Fitter report for lab62
Wed May 11 14:05:31 2022
Quartus Prime Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Ignored Assignments
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. Bidir Pins
 16. Dual Purpose and Dedicated Pins
 17. I/O Bank Usage
 18. All Package Pins
 19. PLL Summary
 20. PLL Usage
 21. I/O Assignment Warnings
 22. Fitter Resource Utilization by Entity
 23. Delay Chain Summary
 24. Pad To Core Delay Chain Fanout
 25. Control Signals
 26. Global & Other Fast Signals
 27. Non-Global High Fan-Out Signals
 28. Fitter RAM Summary
 29. Routing Usage Summary
 30. LAB Logic Elements
 31. LAB-wide Signals
 32. LAB Signals Sourced
 33. LAB Signals Sourced Out
 34. LAB Distinct Inputs
 35. I/O Rules Summary
 36. I/O Rules Details
 37. I/O Rules Matrix
 38. Fitter Device Options
 39. Operating Settings and Conditions
 40. Estimated Delay Added for Hold Timing Summary
 41. Estimated Delay Added for Hold Timing Details
 42. Fitter Messages
 43. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+----------------------------------------------------------------------------------+
; Fitter Summary                                                                   ;
+------------------------------------+---------------------------------------------+
; Fitter Status                      ; Successful - Wed May 11 14:05:31 2022       ;
; Quartus Prime Version              ; 18.1.0 Build 625 09/12/2018 SJ Lite Edition ;
; Revision Name                      ; lab62                                       ;
; Top-level Entity Name              ; lab62                                       ;
; Family                             ; MAX 10                                      ;
; Device                             ; 10M50DAF484C7G                              ;
; Timing Models                      ; Final                                       ;
; Total logic elements               ; 40,751 / 49,760 ( 82 % )                    ;
;     Total combinational functions  ; 40,004 / 49,760 ( 80 % )                    ;
;     Dedicated logic registers      ; 5,135 / 49,760 ( 10 % )                     ;
; Total registers                    ; 5204                                        ;
; Total pins                         ; 153 / 360 ( 43 % )                          ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 11,264 / 1,677,312 ( < 1 % )                ;
; Embedded Multiplier 9-bit elements ; 0 / 288 ( 0 % )                             ;
; Total PLLs                         ; 1 / 4 ( 25 % )                              ;
; UFM blocks                         ; 0 / 1 ( 0 % )                               ;
; ADC blocks                         ; 0 / 2 ( 0 % )                               ;
+------------------------------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; 10M50DAF484C7G                        ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                                    ;                                       ;
; Fit Attempts to Skip                                               ; 0                                     ; 0.0                                   ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                    ; On                                    ; On                                    ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                           ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; PCI I/O                                                            ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input              ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                        ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.49        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  17.6%      ;
;     Processor 3            ;  15.9%      ;
;     Processor 4            ;  15.8%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+-------------------------------------------------------------------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                        ; Action          ; Operation        ; Reason                                 ; Node Port ; Node Port Name ; Destination Node                                                                                                                                                                                     ; Destination Port ; Destination Port Name ;
+-------------------------------------------------------------------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; lab62_soc:u0|lab62_soc_jtag_uart:jtag_uart|alt_jtag_atlantic:lab62_soc_jtag_uart_alt_jtag_atlantic|rdata[0] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; lab62_soc:u0|lab62_soc_jtag_uart:jtag_uart|lab62_soc_jtag_uart_scfifo_w:the_lab62_soc_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|q_b[0] ; PORTBDATAOUT     ;                       ;
; lab62_soc:u0|lab62_soc_jtag_uart:jtag_uart|alt_jtag_atlantic:lab62_soc_jtag_uart_alt_jtag_atlantic|rdata[1] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; lab62_soc:u0|lab62_soc_jtag_uart:jtag_uart|lab62_soc_jtag_uart_scfifo_w:the_lab62_soc_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|q_b[1] ; PORTBDATAOUT     ;                       ;
; lab62_soc:u0|lab62_soc_jtag_uart:jtag_uart|alt_jtag_atlantic:lab62_soc_jtag_uart_alt_jtag_atlantic|rdata[2] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; lab62_soc:u0|lab62_soc_jtag_uart:jtag_uart|lab62_soc_jtag_uart_scfifo_w:the_lab62_soc_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|q_b[2] ; PORTBDATAOUT     ;                       ;
; lab62_soc:u0|lab62_soc_jtag_uart:jtag_uart|alt_jtag_atlantic:lab62_soc_jtag_uart_alt_jtag_atlantic|rdata[3] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; lab62_soc:u0|lab62_soc_jtag_uart:jtag_uart|lab62_soc_jtag_uart_scfifo_w:the_lab62_soc_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|q_b[3] ; PORTBDATAOUT     ;                       ;
; lab62_soc:u0|lab62_soc_jtag_uart:jtag_uart|alt_jtag_atlantic:lab62_soc_jtag_uart_alt_jtag_atlantic|rdata[4] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; lab62_soc:u0|lab62_soc_jtag_uart:jtag_uart|lab62_soc_jtag_uart_scfifo_w:the_lab62_soc_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|q_b[4] ; PORTBDATAOUT     ;                       ;
; lab62_soc:u0|lab62_soc_jtag_uart:jtag_uart|alt_jtag_atlantic:lab62_soc_jtag_uart_alt_jtag_atlantic|rdata[5] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; lab62_soc:u0|lab62_soc_jtag_uart:jtag_uart|lab62_soc_jtag_uart_scfifo_w:the_lab62_soc_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|q_b[5] ; PORTBDATAOUT     ;                       ;
; lab62_soc:u0|lab62_soc_jtag_uart:jtag_uart|alt_jtag_atlantic:lab62_soc_jtag_uart_alt_jtag_atlantic|rdata[6] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; lab62_soc:u0|lab62_soc_jtag_uart:jtag_uart|lab62_soc_jtag_uart_scfifo_w:the_lab62_soc_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|q_b[6] ; PORTBDATAOUT     ;                       ;
; lab62_soc:u0|lab62_soc_jtag_uart:jtag_uart|alt_jtag_atlantic:lab62_soc_jtag_uart_alt_jtag_atlantic|rdata[7] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; lab62_soc:u0|lab62_soc_jtag_uart:jtag_uart|lab62_soc_jtag_uart_scfifo_w:the_lab62_soc_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|q_b[7] ; PORTBDATAOUT     ;                       ;
; lab62_soc:u0|lab62_soc_sdram:sdram|m_addr[0]                                                                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[0]~output                                                                                                                                                                                  ; I                ;                       ;
; lab62_soc:u0|lab62_soc_sdram:sdram|m_addr[1]                                                                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[1]~output                                                                                                                                                                                  ; I                ;                       ;
; lab62_soc:u0|lab62_soc_sdram:sdram|m_addr[2]                                                                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[2]~output                                                                                                                                                                                  ; I                ;                       ;
; lab62_soc:u0|lab62_soc_sdram:sdram|m_addr[3]                                                                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[3]~output                                                                                                                                                                                  ; I                ;                       ;
; lab62_soc:u0|lab62_soc_sdram:sdram|m_addr[4]                                                                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[4]~output                                                                                                                                                                                  ; I                ;                       ;
; lab62_soc:u0|lab62_soc_sdram:sdram|m_addr[5]                                                                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[5]~output                                                                                                                                                                                  ; I                ;                       ;
; lab62_soc:u0|lab62_soc_sdram:sdram|m_addr[6]                                                                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[6]~output                                                                                                                                                                                  ; I                ;                       ;
; lab62_soc:u0|lab62_soc_sdram:sdram|m_addr[7]                                                                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[7]~output                                                                                                                                                                                  ; I                ;                       ;
; lab62_soc:u0|lab62_soc_sdram:sdram|m_addr[8]                                                                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[8]~output                                                                                                                                                                                  ; I                ;                       ;
; lab62_soc:u0|lab62_soc_sdram:sdram|m_addr[9]                                                                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[9]~output                                                                                                                                                                                  ; I                ;                       ;
; lab62_soc:u0|lab62_soc_sdram:sdram|m_addr[10]                                                               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[10]~output                                                                                                                                                                                 ; I                ;                       ;
; lab62_soc:u0|lab62_soc_sdram:sdram|m_addr[11]                                                               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[11]~output                                                                                                                                                                                 ; I                ;                       ;
; lab62_soc:u0|lab62_soc_sdram:sdram|m_addr[12]                                                               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[12]~output                                                                                                                                                                                 ; I                ;                       ;
; lab62_soc:u0|lab62_soc_sdram:sdram|m_bank[0]                                                                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_BA[0]~output                                                                                                                                                                                    ; I                ;                       ;
; lab62_soc:u0|lab62_soc_sdram:sdram|m_bank[1]                                                                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_BA[1]~output                                                                                                                                                                                    ; I                ;                       ;
; lab62_soc:u0|lab62_soc_sdram:sdram|m_cmd[0]                                                                 ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; lab62_soc:u0|lab62_soc_sdram:sdram|m_cmd[0]~_Duplicate_1                                                                                                                                             ; Q                ;                       ;
; lab62_soc:u0|lab62_soc_sdram:sdram|m_cmd[0]                                                                 ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_WE_N~output                                                                                                                                                                                     ; I                ;                       ;
; lab62_soc:u0|lab62_soc_sdram:sdram|m_cmd[0]                                                                 ; Inverted        ; Register Packing ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                      ;                  ;                       ;
; lab62_soc:u0|lab62_soc_sdram:sdram|m_cmd[1]                                                                 ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; lab62_soc:u0|lab62_soc_sdram:sdram|m_cmd[1]~_Duplicate_1                                                                                                                                             ; Q                ;                       ;
; lab62_soc:u0|lab62_soc_sdram:sdram|m_cmd[1]                                                                 ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_CAS_N~output                                                                                                                                                                                    ; I                ;                       ;
; lab62_soc:u0|lab62_soc_sdram:sdram|m_cmd[1]                                                                 ; Inverted        ; Register Packing ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                      ;                  ;                       ;
; lab62_soc:u0|lab62_soc_sdram:sdram|m_cmd[2]                                                                 ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; lab62_soc:u0|lab62_soc_sdram:sdram|m_cmd[2]~_Duplicate_1                                                                                                                                             ; Q                ;                       ;
; lab62_soc:u0|lab62_soc_sdram:sdram|m_cmd[2]                                                                 ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_RAS_N~output                                                                                                                                                                                    ; I                ;                       ;
; lab62_soc:u0|lab62_soc_sdram:sdram|m_cmd[2]                                                                 ; Inverted        ; Register Packing ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                      ;                  ;                       ;
; lab62_soc:u0|lab62_soc_sdram:sdram|m_cmd[3]                                                                 ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_CS_N~output                                                                                                                                                                                     ; I                ;                       ;
; lab62_soc:u0|lab62_soc_sdram:sdram|m_cmd[3]                                                                 ; Inverted        ; Register Packing ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                      ;                  ;                       ;
; lab62_soc:u0|lab62_soc_sdram:sdram|m_data[0]                                                                ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; lab62_soc:u0|lab62_soc_sdram:sdram|m_data[0]~_Duplicate_1                                                                                                                                            ; Q                ;                       ;
; lab62_soc:u0|lab62_soc_sdram:sdram|m_data[0]                                                                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[0]~output                                                                                                                                                                                    ; I                ;                       ;
; lab62_soc:u0|lab62_soc_sdram:sdram|m_data[1]                                                                ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; lab62_soc:u0|lab62_soc_sdram:sdram|m_data[1]~_Duplicate_1                                                                                                                                            ; Q                ;                       ;
; lab62_soc:u0|lab62_soc_sdram:sdram|m_data[1]                                                                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[1]~output                                                                                                                                                                                    ; I                ;                       ;
; lab62_soc:u0|lab62_soc_sdram:sdram|m_data[2]                                                                ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; lab62_soc:u0|lab62_soc_sdram:sdram|m_data[2]~_Duplicate_1                                                                                                                                            ; Q                ;                       ;
; lab62_soc:u0|lab62_soc_sdram:sdram|m_data[2]                                                                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[2]~output                                                                                                                                                                                    ; I                ;                       ;
; lab62_soc:u0|lab62_soc_sdram:sdram|m_data[3]                                                                ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; lab62_soc:u0|lab62_soc_sdram:sdram|m_data[3]~_Duplicate_1                                                                                                                                            ; Q                ;                       ;
; lab62_soc:u0|lab62_soc_sdram:sdram|m_data[3]                                                                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[3]~output                                                                                                                                                                                    ; I                ;                       ;
; lab62_soc:u0|lab62_soc_sdram:sdram|m_data[4]                                                                ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; lab62_soc:u0|lab62_soc_sdram:sdram|m_data[4]~_Duplicate_1                                                                                                                                            ; Q                ;                       ;
; lab62_soc:u0|lab62_soc_sdram:sdram|m_data[4]                                                                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[4]~output                                                                                                                                                                                    ; I                ;                       ;
; lab62_soc:u0|lab62_soc_sdram:sdram|m_data[5]                                                                ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; lab62_soc:u0|lab62_soc_sdram:sdram|m_data[5]~_Duplicate_1                                                                                                                                            ; Q                ;                       ;
; lab62_soc:u0|lab62_soc_sdram:sdram|m_data[5]                                                                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[5]~output                                                                                                                                                                                    ; I                ;                       ;
; lab62_soc:u0|lab62_soc_sdram:sdram|m_data[6]                                                                ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; lab62_soc:u0|lab62_soc_sdram:sdram|m_data[6]~_Duplicate_1                                                                                                                                            ; Q                ;                       ;
; lab62_soc:u0|lab62_soc_sdram:sdram|m_data[6]                                                                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[6]~output                                                                                                                                                                                    ; I                ;                       ;
; lab62_soc:u0|lab62_soc_sdram:sdram|m_data[7]                                                                ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; lab62_soc:u0|lab62_soc_sdram:sdram|m_data[7]~_Duplicate_1                                                                                                                                            ; Q                ;                       ;
; lab62_soc:u0|lab62_soc_sdram:sdram|m_data[7]                                                                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[7]~output                                                                                                                                                                                    ; I                ;                       ;
; lab62_soc:u0|lab62_soc_sdram:sdram|m_data[8]                                                                ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; lab62_soc:u0|lab62_soc_sdram:sdram|m_data[8]~_Duplicate_1                                                                                                                                            ; Q                ;                       ;
; lab62_soc:u0|lab62_soc_sdram:sdram|m_data[8]                                                                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[8]~output                                                                                                                                                                                    ; I                ;                       ;
; lab62_soc:u0|lab62_soc_sdram:sdram|m_data[9]                                                                ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; lab62_soc:u0|lab62_soc_sdram:sdram|m_data[9]~_Duplicate_1                                                                                                                                            ; Q                ;                       ;
; lab62_soc:u0|lab62_soc_sdram:sdram|m_data[9]                                                                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[9]~output                                                                                                                                                                                    ; I                ;                       ;
; lab62_soc:u0|lab62_soc_sdram:sdram|m_data[10]                                                               ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; lab62_soc:u0|lab62_soc_sdram:sdram|m_data[10]~_Duplicate_1                                                                                                                                           ; Q                ;                       ;
; lab62_soc:u0|lab62_soc_sdram:sdram|m_data[10]                                                               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[10]~output                                                                                                                                                                                   ; I                ;                       ;
; lab62_soc:u0|lab62_soc_sdram:sdram|m_data[11]                                                               ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; lab62_soc:u0|lab62_soc_sdram:sdram|m_data[11]~_Duplicate_1                                                                                                                                           ; Q                ;                       ;
; lab62_soc:u0|lab62_soc_sdram:sdram|m_data[11]                                                               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[11]~output                                                                                                                                                                                   ; I                ;                       ;
; lab62_soc:u0|lab62_soc_sdram:sdram|m_data[12]                                                               ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; lab62_soc:u0|lab62_soc_sdram:sdram|m_data[12]~_Duplicate_1                                                                                                                                           ; Q                ;                       ;
; lab62_soc:u0|lab62_soc_sdram:sdram|m_data[12]                                                               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[12]~output                                                                                                                                                                                   ; I                ;                       ;
; lab62_soc:u0|lab62_soc_sdram:sdram|m_data[13]                                                               ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; lab62_soc:u0|lab62_soc_sdram:sdram|m_data[13]~_Duplicate_1                                                                                                                                           ; Q                ;                       ;
; lab62_soc:u0|lab62_soc_sdram:sdram|m_data[13]                                                               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[13]~output                                                                                                                                                                                   ; I                ;                       ;
; lab62_soc:u0|lab62_soc_sdram:sdram|m_data[14]                                                               ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; lab62_soc:u0|lab62_soc_sdram:sdram|m_data[14]~_Duplicate_1                                                                                                                                           ; Q                ;                       ;
; lab62_soc:u0|lab62_soc_sdram:sdram|m_data[14]                                                               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[14]~output                                                                                                                                                                                   ; I                ;                       ;
; lab62_soc:u0|lab62_soc_sdram:sdram|m_data[15]                                                               ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; lab62_soc:u0|lab62_soc_sdram:sdram|m_data[15]~_Duplicate_1                                                                                                                                           ; Q                ;                       ;
; lab62_soc:u0|lab62_soc_sdram:sdram|m_data[15]                                                               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[15]~output                                                                                                                                                                                   ; I                ;                       ;
; lab62_soc:u0|lab62_soc_sdram:sdram|m_dqm[0]                                                                 ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_LDQM~output                                                                                                                                                                                     ; I                ;                       ;
; lab62_soc:u0|lab62_soc_sdram:sdram|m_dqm[1]                                                                 ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_UDQM~output                                                                                                                                                                                     ; I                ;                       ;
; lab62_soc:u0|lab62_soc_sdram:sdram|oe                                                                       ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; lab62_soc:u0|lab62_soc_sdram:sdram|oe~_Duplicate_1                                                                                                                                                   ; Q                ;                       ;
; lab62_soc:u0|lab62_soc_sdram:sdram|oe                                                                       ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[0]~output                                                                                                                                                                                    ; OE               ;                       ;
; lab62_soc:u0|lab62_soc_sdram:sdram|oe                                                                       ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                      ;                  ;                       ;
; lab62_soc:u0|lab62_soc_sdram:sdram|oe~_Duplicate_1                                                          ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; lab62_soc:u0|lab62_soc_sdram:sdram|oe~_Duplicate_2                                                                                                                                                   ; Q                ;                       ;
; lab62_soc:u0|lab62_soc_sdram:sdram|oe~_Duplicate_1                                                          ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[1]~output                                                                                                                                                                                    ; OE               ;                       ;
; lab62_soc:u0|lab62_soc_sdram:sdram|oe~_Duplicate_1                                                          ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                      ;                  ;                       ;
; lab62_soc:u0|lab62_soc_sdram:sdram|oe~_Duplicate_2                                                          ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; lab62_soc:u0|lab62_soc_sdram:sdram|oe~_Duplicate_3                                                                                                                                                   ; Q                ;                       ;
; lab62_soc:u0|lab62_soc_sdram:sdram|oe~_Duplicate_2                                                          ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[2]~output                                                                                                                                                                                    ; OE               ;                       ;
; lab62_soc:u0|lab62_soc_sdram:sdram|oe~_Duplicate_2                                                          ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                      ;                  ;                       ;
; lab62_soc:u0|lab62_soc_sdram:sdram|oe~_Duplicate_3                                                          ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; lab62_soc:u0|lab62_soc_sdram:sdram|oe~_Duplicate_4                                                                                                                                                   ; Q                ;                       ;
; lab62_soc:u0|lab62_soc_sdram:sdram|oe~_Duplicate_3                                                          ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[3]~output                                                                                                                                                                                    ; OE               ;                       ;
; lab62_soc:u0|lab62_soc_sdram:sdram|oe~_Duplicate_3                                                          ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                      ;                  ;                       ;
; lab62_soc:u0|lab62_soc_sdram:sdram|oe~_Duplicate_4                                                          ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; lab62_soc:u0|lab62_soc_sdram:sdram|oe~_Duplicate_5                                                                                                                                                   ; Q                ;                       ;
; lab62_soc:u0|lab62_soc_sdram:sdram|oe~_Duplicate_4                                                          ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[4]~output                                                                                                                                                                                    ; OE               ;                       ;
; lab62_soc:u0|lab62_soc_sdram:sdram|oe~_Duplicate_4                                                          ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                      ;                  ;                       ;
; lab62_soc:u0|lab62_soc_sdram:sdram|oe~_Duplicate_5                                                          ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; lab62_soc:u0|lab62_soc_sdram:sdram|oe~_Duplicate_6                                                                                                                                                   ; Q                ;                       ;
; lab62_soc:u0|lab62_soc_sdram:sdram|oe~_Duplicate_5                                                          ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[5]~output                                                                                                                                                                                    ; OE               ;                       ;
; lab62_soc:u0|lab62_soc_sdram:sdram|oe~_Duplicate_5                                                          ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                      ;                  ;                       ;
; lab62_soc:u0|lab62_soc_sdram:sdram|oe~_Duplicate_6                                                          ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; lab62_soc:u0|lab62_soc_sdram:sdram|oe~_Duplicate_7                                                                                                                                                   ; Q                ;                       ;
; lab62_soc:u0|lab62_soc_sdram:sdram|oe~_Duplicate_6                                                          ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[6]~output                                                                                                                                                                                    ; OE               ;                       ;
; lab62_soc:u0|lab62_soc_sdram:sdram|oe~_Duplicate_6                                                          ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                      ;                  ;                       ;
; lab62_soc:u0|lab62_soc_sdram:sdram|oe~_Duplicate_7                                                          ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; lab62_soc:u0|lab62_soc_sdram:sdram|oe~_Duplicate_8                                                                                                                                                   ; Q                ;                       ;
; lab62_soc:u0|lab62_soc_sdram:sdram|oe~_Duplicate_7                                                          ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[7]~output                                                                                                                                                                                    ; OE               ;                       ;
; lab62_soc:u0|lab62_soc_sdram:sdram|oe~_Duplicate_7                                                          ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                      ;                  ;                       ;
; lab62_soc:u0|lab62_soc_sdram:sdram|oe~_Duplicate_8                                                          ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; lab62_soc:u0|lab62_soc_sdram:sdram|oe~_Duplicate_9                                                                                                                                                   ; Q                ;                       ;
; lab62_soc:u0|lab62_soc_sdram:sdram|oe~_Duplicate_8                                                          ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[8]~output                                                                                                                                                                                    ; OE               ;                       ;
; lab62_soc:u0|lab62_soc_sdram:sdram|oe~_Duplicate_8                                                          ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                      ;                  ;                       ;
; lab62_soc:u0|lab62_soc_sdram:sdram|oe~_Duplicate_9                                                          ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; lab62_soc:u0|lab62_soc_sdram:sdram|oe~_Duplicate_10                                                                                                                                                  ; Q                ;                       ;
; lab62_soc:u0|lab62_soc_sdram:sdram|oe~_Duplicate_9                                                          ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[9]~output                                                                                                                                                                                    ; OE               ;                       ;
; lab62_soc:u0|lab62_soc_sdram:sdram|oe~_Duplicate_9                                                          ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                      ;                  ;                       ;
; lab62_soc:u0|lab62_soc_sdram:sdram|oe~_Duplicate_10                                                         ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; lab62_soc:u0|lab62_soc_sdram:sdram|oe~_Duplicate_11                                                                                                                                                  ; Q                ;                       ;
; lab62_soc:u0|lab62_soc_sdram:sdram|oe~_Duplicate_10                                                         ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[10]~output                                                                                                                                                                                   ; OE               ;                       ;
; lab62_soc:u0|lab62_soc_sdram:sdram|oe~_Duplicate_10                                                         ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                      ;                  ;                       ;
; lab62_soc:u0|lab62_soc_sdram:sdram|oe~_Duplicate_11                                                         ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; lab62_soc:u0|lab62_soc_sdram:sdram|oe~_Duplicate_12                                                                                                                                                  ; Q                ;                       ;
; lab62_soc:u0|lab62_soc_sdram:sdram|oe~_Duplicate_11                                                         ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[11]~output                                                                                                                                                                                   ; OE               ;                       ;
; lab62_soc:u0|lab62_soc_sdram:sdram|oe~_Duplicate_11                                                         ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                      ;                  ;                       ;
; lab62_soc:u0|lab62_soc_sdram:sdram|oe~_Duplicate_12                                                         ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; lab62_soc:u0|lab62_soc_sdram:sdram|oe~_Duplicate_13                                                                                                                                                  ; Q                ;                       ;
; lab62_soc:u0|lab62_soc_sdram:sdram|oe~_Duplicate_12                                                         ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[12]~output                                                                                                                                                                                   ; OE               ;                       ;
; lab62_soc:u0|lab62_soc_sdram:sdram|oe~_Duplicate_12                                                         ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                      ;                  ;                       ;
; lab62_soc:u0|lab62_soc_sdram:sdram|oe~_Duplicate_13                                                         ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; lab62_soc:u0|lab62_soc_sdram:sdram|oe~_Duplicate_14                                                                                                                                                  ; Q                ;                       ;
; lab62_soc:u0|lab62_soc_sdram:sdram|oe~_Duplicate_13                                                         ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[13]~output                                                                                                                                                                                   ; OE               ;                       ;
; lab62_soc:u0|lab62_soc_sdram:sdram|oe~_Duplicate_13                                                         ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                      ;                  ;                       ;
; lab62_soc:u0|lab62_soc_sdram:sdram|oe~_Duplicate_14                                                         ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; lab62_soc:u0|lab62_soc_sdram:sdram|oe~_Duplicate_15                                                                                                                                                  ; Q                ;                       ;
; lab62_soc:u0|lab62_soc_sdram:sdram|oe~_Duplicate_14                                                         ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[14]~output                                                                                                                                                                                   ; OE               ;                       ;
; lab62_soc:u0|lab62_soc_sdram:sdram|oe~_Duplicate_14                                                         ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                      ;                  ;                       ;
; lab62_soc:u0|lab62_soc_sdram:sdram|oe~_Duplicate_15                                                         ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[15]~output                                                                                                                                                                                   ; OE               ;                       ;
; lab62_soc:u0|lab62_soc_sdram:sdram|oe~_Duplicate_15                                                         ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                      ;                  ;                       ;
; lab62_soc:u0|lab62_soc_sdram:sdram|za_data[0]                                                               ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[0]~input                                                                                                                                                                                     ; O                ;                       ;
; lab62_soc:u0|lab62_soc_sdram:sdram|za_data[1]                                                               ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[1]~input                                                                                                                                                                                     ; O                ;                       ;
; lab62_soc:u0|lab62_soc_sdram:sdram|za_data[2]                                                               ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[2]~input                                                                                                                                                                                     ; O                ;                       ;
; lab62_soc:u0|lab62_soc_sdram:sdram|za_data[3]                                                               ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[3]~input                                                                                                                                                                                     ; O                ;                       ;
; lab62_soc:u0|lab62_soc_sdram:sdram|za_data[4]                                                               ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[4]~input                                                                                                                                                                                     ; O                ;                       ;
; lab62_soc:u0|lab62_soc_sdram:sdram|za_data[5]                                                               ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[5]~input                                                                                                                                                                                     ; O                ;                       ;
; lab62_soc:u0|lab62_soc_sdram:sdram|za_data[6]                                                               ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[6]~input                                                                                                                                                                                     ; O                ;                       ;
; lab62_soc:u0|lab62_soc_sdram:sdram|za_data[7]                                                               ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[7]~input                                                                                                                                                                                     ; O                ;                       ;
; lab62_soc:u0|lab62_soc_sdram:sdram|za_data[8]                                                               ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[8]~input                                                                                                                                                                                     ; O                ;                       ;
; lab62_soc:u0|lab62_soc_sdram:sdram|za_data[9]                                                               ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[9]~input                                                                                                                                                                                     ; O                ;                       ;
; lab62_soc:u0|lab62_soc_sdram:sdram|za_data[10]                                                              ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[10]~input                                                                                                                                                                                    ; O                ;                       ;
; lab62_soc:u0|lab62_soc_sdram:sdram|za_data[11]                                                              ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[11]~input                                                                                                                                                                                    ; O                ;                       ;
; lab62_soc:u0|lab62_soc_sdram:sdram|za_data[12]                                                              ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[12]~input                                                                                                                                                                                    ; O                ;                       ;
; lab62_soc:u0|lab62_soc_sdram:sdram|za_data[13]                                                              ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[13]~input                                                                                                                                                                                    ; O                ;                       ;
; lab62_soc:u0|lab62_soc_sdram:sdram|za_data[14]                                                              ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[14]~input                                                                                                                                                                                    ; O                ;                       ;
; lab62_soc:u0|lab62_soc_sdram:sdram|za_data[15]                                                              ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[15]~input                                                                                                                                                                                    ; O                ;                       ;
+-------------------------------------------------------------------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                                                          ;
+-----------------------------+-----------------+--------------+------------------+---------------+----------------------------+
; Name                        ; Ignored Entity  ; Ignored From ; Ignored To       ; Ignored Value ; Ignored Source             ;
+-----------------------------+-----------------+--------------+------------------+---------------+----------------------------+
; Location                    ;                 ;              ; ADC_CLK_10       ; PIN_N5        ; QSF Assignment             ;
; Location                    ;                 ;              ; GPIO[0]          ; PIN_V10       ; QSF Assignment             ;
; Location                    ;                 ;              ; GPIO[10]         ; PIN_W5        ; QSF Assignment             ;
; Location                    ;                 ;              ; GPIO[11]         ; PIN_AA15      ; QSF Assignment             ;
; Location                    ;                 ;              ; GPIO[12]         ; PIN_AA14      ; QSF Assignment             ;
; Location                    ;                 ;              ; GPIO[13]         ; PIN_W13       ; QSF Assignment             ;
; Location                    ;                 ;              ; GPIO[14]         ; PIN_W12       ; QSF Assignment             ;
; Location                    ;                 ;              ; GPIO[15]         ; PIN_AB13      ; QSF Assignment             ;
; Location                    ;                 ;              ; GPIO[16]         ; PIN_AB12      ; QSF Assignment             ;
; Location                    ;                 ;              ; GPIO[17]         ; PIN_Y11       ; QSF Assignment             ;
; Location                    ;                 ;              ; GPIO[18]         ; PIN_AB11      ; QSF Assignment             ;
; Location                    ;                 ;              ; GPIO[19]         ; PIN_W11       ; QSF Assignment             ;
; Location                    ;                 ;              ; GPIO[1]          ; PIN_W10       ; QSF Assignment             ;
; Location                    ;                 ;              ; GPIO[20]         ; PIN_AB10      ; QSF Assignment             ;
; Location                    ;                 ;              ; GPIO[21]         ; PIN_AA10      ; QSF Assignment             ;
; Location                    ;                 ;              ; GPIO[22]         ; PIN_AA9       ; QSF Assignment             ;
; Location                    ;                 ;              ; GPIO[23]         ; PIN_Y8        ; QSF Assignment             ;
; Location                    ;                 ;              ; GPIO[24]         ; PIN_AA8       ; QSF Assignment             ;
; Location                    ;                 ;              ; GPIO[25]         ; PIN_Y7        ; QSF Assignment             ;
; Location                    ;                 ;              ; GPIO[26]         ; PIN_AA7       ; QSF Assignment             ;
; Location                    ;                 ;              ; GPIO[27]         ; PIN_Y6        ; QSF Assignment             ;
; Location                    ;                 ;              ; GPIO[28]         ; PIN_AA6       ; QSF Assignment             ;
; Location                    ;                 ;              ; GPIO[29]         ; PIN_Y5        ; QSF Assignment             ;
; Location                    ;                 ;              ; GPIO[2]          ; PIN_V9        ; QSF Assignment             ;
; Location                    ;                 ;              ; GPIO[30]         ; PIN_AA5       ; QSF Assignment             ;
; Location                    ;                 ;              ; GPIO[31]         ; PIN_Y4        ; QSF Assignment             ;
; Location                    ;                 ;              ; GPIO[32]         ; PIN_AB3       ; QSF Assignment             ;
; Location                    ;                 ;              ; GPIO[33]         ; PIN_Y3        ; QSF Assignment             ;
; Location                    ;                 ;              ; GPIO[34]         ; PIN_AB2       ; QSF Assignment             ;
; Location                    ;                 ;              ; GPIO[35]         ; PIN_AA2       ; QSF Assignment             ;
; Location                    ;                 ;              ; GPIO[3]          ; PIN_W9        ; QSF Assignment             ;
; Location                    ;                 ;              ; GPIO[4]          ; PIN_V8        ; QSF Assignment             ;
; Location                    ;                 ;              ; GPIO[5]          ; PIN_W8        ; QSF Assignment             ;
; Location                    ;                 ;              ; GPIO[6]          ; PIN_V7        ; QSF Assignment             ;
; Location                    ;                 ;              ; GPIO[7]          ; PIN_W7        ; QSF Assignment             ;
; Location                    ;                 ;              ; GPIO[8]          ; PIN_W6        ; QSF Assignment             ;
; Location                    ;                 ;              ; GPIO[9]          ; PIN_V5        ; QSF Assignment             ;
; Location                    ;                 ;              ; GSENSOR_CS_N     ; PIN_AB16      ; QSF Assignment             ;
; Location                    ;                 ;              ; GSENSOR_INT[1]   ; PIN_Y14       ; QSF Assignment             ;
; Location                    ;                 ;              ; GSENSOR_INT[2]   ; PIN_Y13       ; QSF Assignment             ;
; Location                    ;                 ;              ; GSENSOR_SCLK     ; PIN_AB15      ; QSF Assignment             ;
; Location                    ;                 ;              ; GSENSOR_SDI      ; PIN_V11       ; QSF Assignment             ;
; Location                    ;                 ;              ; GSENSOR_SDO      ; PIN_V12       ; QSF Assignment             ;
; Location                    ;                 ;              ; MAX10_CLK2_50    ; PIN_N14       ; QSF Assignment             ;
; Fast Input Register         ; lab62_soc_sdram ;              ; za_data[0]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; lab62_soc_sdram ;              ; za_data[10]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; lab62_soc_sdram ;              ; za_data[11]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; lab62_soc_sdram ;              ; za_data[12]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; lab62_soc_sdram ;              ; za_data[13]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; lab62_soc_sdram ;              ; za_data[14]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; lab62_soc_sdram ;              ; za_data[15]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; lab62_soc_sdram ;              ; za_data[1]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; lab62_soc_sdram ;              ; za_data[2]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; lab62_soc_sdram ;              ; za_data[3]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; lab62_soc_sdram ;              ; za_data[4]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; lab62_soc_sdram ;              ; za_data[5]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; lab62_soc_sdram ;              ; za_data[6]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; lab62_soc_sdram ;              ; za_data[7]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; lab62_soc_sdram ;              ; za_data[8]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; lab62_soc_sdram ;              ; za_data[9]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; lab62_soc_sdram ;              ; m_data[0]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; lab62_soc_sdram ;              ; m_data[10]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; lab62_soc_sdram ;              ; m_data[11]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; lab62_soc_sdram ;              ; m_data[12]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; lab62_soc_sdram ;              ; m_data[13]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; lab62_soc_sdram ;              ; m_data[14]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; lab62_soc_sdram ;              ; m_data[15]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; lab62_soc_sdram ;              ; m_data[1]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; lab62_soc_sdram ;              ; m_data[2]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; lab62_soc_sdram ;              ; m_data[3]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; lab62_soc_sdram ;              ; m_data[4]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; lab62_soc_sdram ;              ; m_data[5]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; lab62_soc_sdram ;              ; m_data[6]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; lab62_soc_sdram ;              ; m_data[7]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; lab62_soc_sdram ;              ; m_data[8]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; lab62_soc_sdram ;              ; m_data[9]        ; ON            ; Compiler or HDL Assignment ;
+-----------------------------+-----------------+--------------+------------------+---------------+----------------------------+


+----------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                       ;
+---------------------+----------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]        ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+----------------------+----------------------------+--------------------------+
; Placement (by node) ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 45643 ) ; 0.00 % ( 0 / 45643 )       ; 0.00 % ( 0 / 45643 )     ;
;     -- Achieved     ; 0.00 % ( 0 / 45643 ) ; 0.00 % ( 0 / 45643 )       ; 0.00 % ( 0 / 45643 )     ;
;                     ;                      ;                            ;                          ;
; Routing (by net)    ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+----------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub               ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 45395 )  ; N/A                     ; Source File       ; N/A                 ;       ;
; sld_hub:auto_hub               ; 0.00 % ( 0 / 237 )    ; N/A                     ; Post-Synthesis    ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 11 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/cardi/Documents/junior_21-22/ECE385/fianl_project/output_files/lab62.pin.


+----------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                              ;
+---------------------------------------------+------------------------------+
; Resource                                    ; Usage                        ;
+---------------------------------------------+------------------------------+
; Total logic elements                        ; 40,751 / 49,760 ( 82 % )     ;
;     -- Combinational with no register       ; 35616                        ;
;     -- Register only                        ; 747                          ;
;     -- Combinational with a register        ; 4388                         ;
;                                             ;                              ;
; Logic element usage by number of LUT inputs ;                              ;
;     -- 4 input functions                    ; 27857                        ;
;     -- 3 input functions                    ; 8163                         ;
;     -- <=2 input functions                  ; 3984                         ;
;     -- Register only                        ; 747                          ;
;                                             ;                              ;
; Logic elements by mode                      ;                              ;
;     -- normal mode                          ; 38943                        ;
;     -- arithmetic mode                      ; 1061                         ;
;                                             ;                              ;
; Total registers*                            ; 5,204 / 51,509 ( 10 % )      ;
;     -- Dedicated logic registers            ; 5,135 / 49,760 ( 10 % )      ;
;     -- I/O registers                        ; 69 / 1,749 ( 4 % )           ;
;                                             ;                              ;
; Total LABs:  partially or completely used   ; 2,882 / 3,110 ( 93 % )       ;
; Virtual pins                                ; 0                            ;
; I/O pins                                    ; 153 / 360 ( 43 % )           ;
;     -- Clock pins                           ; 1 / 8 ( 13 % )               ;
;     -- Dedicated input pins                 ; 1 / 1 ( 100 % )              ;
;                                             ;                              ;
; M9Ks                                        ; 5 / 182 ( 3 % )              ;
; UFM blocks                                  ; 0 / 1 ( 0 % )                ;
; ADC blocks                                  ; 0 / 2 ( 0 % )                ;
; Total block memory bits                     ; 11,264 / 1,677,312 ( < 1 % ) ;
; Total block memory implementation bits      ; 46,080 / 1,677,312 ( 3 % )   ;
; Embedded Multiplier 9-bit elements          ; 0 / 288 ( 0 % )              ;
; PLLs                                        ; 1 / 4 ( 25 % )               ;
; Global signals                              ; 10                           ;
;     -- Global clocks                        ; 10 / 20 ( 50 % )             ;
; JTAGs                                       ; 1 / 1 ( 100 % )              ;
; CRC blocks                                  ; 0 / 1 ( 0 % )                ;
; Remote update blocks                        ; 0 / 1 ( 0 % )                ;
; Oscillator blocks                           ; 0 / 1 ( 0 % )                ;
; Impedance control blocks                    ; 0 / 1 ( 0 % )                ;
; Average interconnect usage (total/H/V)      ; 29.9% / 27.7% / 33.0%        ;
; Peak interconnect usage (total/H/V)         ; 56.2% / 53.9% / 60.3%        ;
; Maximum fan-out                             ; 5204                         ;
; Highest non-global fan-out                  ; 5204                         ;
; Total fan-out                               ; 163172                       ;
; Average fan-out                             ; 3.54                         ;
+---------------------------------------------+------------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+--------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                    ;
+----------------------------------------------+------------------------+-----------------------+--------------------------------+
; Statistic                                    ; Top                    ; sld_hub:auto_hub      ; hard_block:auto_generated_inst ;
+----------------------------------------------+------------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                 ; Low                    ; Low                   ; Low                            ;
;                                              ;                        ;                       ;                                ;
; Total logic elements                         ; 40583 / 49760 ( 82 % ) ; 168 / 49760 ( < 1 % ) ; 0 / 49760 ( 0 % )              ;
;     -- Combinational with no register        ; 35533                  ; 83                    ; 0                              ;
;     -- Register only                         ; 731                    ; 16                    ; 0                              ;
;     -- Combinational with a register         ; 4319                   ; 69                    ; 0                              ;
;                                              ;                        ;                       ;                                ;
; Logic element usage by number of LUT inputs  ;                        ;                       ;                                ;
;     -- 4 input functions                     ; 27786                  ; 71                    ; 0                              ;
;     -- 3 input functions                     ; 8127                   ; 36                    ; 0                              ;
;     -- <=2 input functions                   ; 3939                   ; 45                    ; 0                              ;
;     -- Register only                         ; 731                    ; 16                    ; 0                              ;
;                                              ;                        ;                       ;                                ;
; Logic elements by mode                       ;                        ;                       ;                                ;
;     -- normal mode                           ; 38799                  ; 144                   ; 0                              ;
;     -- arithmetic mode                       ; 1053                   ; 8                     ; 0                              ;
;                                              ;                        ;                       ;                                ;
; Total registers                              ; 5119                   ; 85                    ; 0                              ;
;     -- Dedicated logic registers             ; 5050 / 49760 ( 10 % )  ; 85 / 49760 ( < 1 % )  ; 0 / 49760 ( 0 % )              ;
;     -- I/O registers                         ; 138                    ; 0                     ; 0                              ;
;                                              ;                        ;                       ;                                ;
; Total LABs:  partially or completely used    ; 2868 / 3110 ( 92 % )   ; 14 / 3110 ( < 1 % )   ; 0 / 3110 ( 0 % )               ;
;                                              ;                        ;                       ;                                ;
; Virtual pins                                 ; 0                      ; 0                     ; 0                              ;
; I/O pins                                     ; 153                    ; 0                     ; 0                              ;
; Embedded Multiplier 9-bit elements           ; 0 / 288 ( 0 % )        ; 0 / 288 ( 0 % )       ; 0 / 288 ( 0 % )                ;
; Total memory bits                            ; 11264                  ; 0                     ; 0                              ;
; Total RAM block bits                         ; 46080                  ; 0                     ; 0                              ;
; JTAG                                         ; 1 / 1 ( 100 % )        ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )                  ;
; PLL                                          ; 0 / 4 ( 0 % )          ; 0 / 4 ( 0 % )         ; 1 / 4 ( 25 % )                 ;
; M9K                                          ; 5 / 182 ( 2 % )        ; 0 / 182 ( 0 % )       ; 0 / 182 ( 0 % )                ;
; Clock control block                          ; 8 / 24 ( 33 % )        ; 0 / 24 ( 0 % )        ; 2 / 24 ( 8 % )                 ;
; User Flash Memory                            ; 1 / 1 ( 100 % )        ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )                  ;
; Double data rate I/O input circuitry         ; 16 / 144 ( 11 % )      ; 0 / 144 ( 0 % )       ; 0 / 144 ( 0 % )                ;
; Double Data Rate I/O output circuitry        ; 37 / 500 ( 7 % )       ; 0 / 500 ( 0 % )       ; 0 / 500 ( 0 % )                ;
; Double Data Rate I/O output enable circuitry ; 16 / 500 ( 3 % )       ; 0 / 500 ( 0 % )       ; 0 / 500 ( 0 % )                ;
; Analog-to-Digital Converter                  ; 2 / 2 ( 100 % )        ; 0 / 2 ( 0 % )         ; 0 / 2 ( 0 % )                  ;
;                                              ;                        ;                       ;                                ;
; Connections                                  ;                        ;                       ;                                ;
;     -- Input Connections                     ; 1083                   ; 125                   ; 2                              ;
;     -- Registered Input Connections          ; 913                    ; 93                    ; 0                              ;
;     -- Output Connections                    ; 255                    ; 169                   ; 786                            ;
;     -- Registered Output Connections         ; 6                      ; 169                   ; 0                              ;
;                                              ;                        ;                       ;                                ;
; Internal Connections                         ;                        ;                       ;                                ;
;     -- Total Connections                     ; 162561                 ; 941                   ; 795                            ;
;     -- Registered Connections                ; 28985                  ; 655                   ; 0                              ;
;                                              ;                        ;                       ;                                ;
; External Connections                         ;                        ;                       ;                                ;
;     -- Top                                   ; 258                    ; 292                   ; 788                            ;
;     -- sld_hub:auto_hub                      ; 292                    ; 2                     ; 0                              ;
;     -- hard_block:auto_generated_inst        ; 788                    ; 0                     ; 0                              ;
;                                              ;                        ;                       ;                                ;
; Partition Interface                          ;                        ;                       ;                                ;
;     -- Input Ports                           ; 50                     ; 62                    ; 2                              ;
;     -- Output Ports                          ; 113                    ; 79                    ; 3                              ;
;     -- Bidir Ports                           ; 33                     ; 0                     ; 0                              ;
;                                              ;                        ;                       ;                                ;
; Registered Ports                             ;                        ;                       ;                                ;
;     -- Registered Input Ports                ; 0                      ; 3                     ; 0                              ;
;     -- Registered Output Ports               ; 0                      ; 40                    ; 0                              ;
;                                              ;                        ;                       ;                                ;
; Port Connectivity                            ;                        ;                       ;                                ;
;     -- Input Ports driven by GND             ; 0                      ; 2                     ; 0                              ;
;     -- Output Ports driven by GND            ; 0                      ; 29                    ; 0                              ;
;     -- Input Ports driven by VCC             ; 0                      ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC            ; 0                      ; 0                     ; 0                              ;
;     -- Input Ports with no Source            ; 0                      ; 47                    ; 0                              ;
;     -- Output Ports with no Source           ; 0                      ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout            ; 0                      ; 52                    ; 0                              ;
;     -- Output Ports with no Fanout           ; 0                      ; 59                    ; 0                              ;
+----------------------------------------------+------------------------+-----------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                     ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ; Slew Rate ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; KEY[0]        ; B8    ; 7        ; 46           ; 54           ; 28           ; 3041                  ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
; KEY[1]        ; A7    ; 7        ; 49           ; 54           ; 28           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
; MAX10_CLK1_50 ; P11   ; 3        ; 34           ; 0            ; 28           ; 4236                  ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
; SW[0]         ; C10   ; 7        ; 51           ; 54           ; 28           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
; SW[1]         ; C11   ; 7        ; 51           ; 54           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
; SW[2]         ; D12   ; 7        ; 51           ; 54           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
; SW[3]         ; C12   ; 7        ; 54           ; 54           ; 28           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
; SW[4]         ; A12   ; 7        ; 54           ; 54           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
; SW[5]         ; B12   ; 7        ; 49           ; 54           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
; SW[6]         ; A13   ; 7        ; 54           ; 54           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
; SW[7]         ; A14   ; 7        ; 58           ; 54           ; 28           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
; SW[8]         ; B14   ; 7        ; 56           ; 54           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
; SW[9]         ; F15   ; 7        ; 69           ; 54           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; DRAM_ADDR[0]  ; U17   ; 5        ; 78           ; 3            ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[10] ; T20   ; 5        ; 78           ; 20           ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[11] ; P20   ; 5        ; 78           ; 24           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[12] ; R20   ; 5        ; 78           ; 20           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[1]  ; W19   ; 5        ; 78           ; 16           ; 22           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[2]  ; V18   ; 5        ; 78           ; 15           ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[3]  ; U18   ; 5        ; 78           ; 3            ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[4]  ; U19   ; 5        ; 78           ; 15           ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[5]  ; T18   ; 5        ; 78           ; 20           ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[6]  ; T19   ; 5        ; 78           ; 20           ; 22           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[7]  ; R18   ; 5        ; 78           ; 24           ; 22           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[8]  ; P18   ; 5        ; 78           ; 24           ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[9]  ; P19   ; 5        ; 78           ; 24           ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_BA[0]    ; T21   ; 5        ; 78           ; 18           ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_BA[1]    ; T22   ; 5        ; 78           ; 18           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_CAS_N    ; U21   ; 5        ; 78           ; 21           ; 21           ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_CKE      ; N22   ; 5        ; 78           ; 23           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_CLK      ; L14   ; 6        ; 78           ; 36           ; 22           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_CS_N     ; U20   ; 5        ; 78           ; 17           ; 14           ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_LDQM     ; V22   ; 5        ; 78           ; 17           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_RAS_N    ; U22   ; 5        ; 78           ; 21           ; 14           ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_UDQM     ; J21   ; 6        ; 78           ; 30           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_WE_N     ; V20   ; 5        ; 78           ; 17           ; 21           ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[0]       ; C14   ; 7        ; 58           ; 54           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[1]       ; E15   ; 7        ; 74           ; 54           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[2]       ; C15   ; 7        ; 60           ; 54           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[3]       ; C16   ; 7        ; 62           ; 54           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[4]       ; E16   ; 7        ; 74           ; 54           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[5]       ; D17   ; 7        ; 74           ; 54           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[6]       ; C17   ; 7        ; 74           ; 54           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[7]       ; D15   ; 7        ; 66           ; 54           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[0]       ; C18   ; 7        ; 69           ; 54           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[1]       ; D18   ; 6        ; 78           ; 49           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[2]       ; E18   ; 6        ; 78           ; 49           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[3]       ; B16   ; 7        ; 60           ; 54           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[4]       ; A17   ; 7        ; 64           ; 54           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[5]       ; A18   ; 7        ; 66           ; 54           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[6]       ; B17   ; 7        ; 69           ; 54           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[7]       ; A16   ; 7        ; 60           ; 54           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2[0]       ; B20   ; 6        ; 78           ; 44           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2[1]       ; A20   ; 7        ; 66           ; 54           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2[2]       ; B19   ; 7        ; 69           ; 54           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2[3]       ; A21   ; 6        ; 78           ; 44           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2[4]       ; B21   ; 6        ; 78           ; 43           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2[5]       ; C22   ; 6        ; 78           ; 35           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2[6]       ; B22   ; 6        ; 78           ; 43           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2[7]       ; A19   ; 7        ; 66           ; 54           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3[0]       ; F21   ; 6        ; 78           ; 35           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3[1]       ; E22   ; 6        ; 78           ; 33           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3[2]       ; E21   ; 6        ; 78           ; 33           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3[3]       ; C19   ; 7        ; 69           ; 54           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3[4]       ; C20   ; 6        ; 78           ; 41           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3[5]       ; D19   ; 6        ; 78           ; 41           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3[6]       ; E17   ; 6        ; 78           ; 43           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3[7]       ; D22   ; 6        ; 78           ; 35           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX4[0]       ; F18   ; 6        ; 78           ; 40           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX4[1]       ; E20   ; 6        ; 78           ; 40           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX4[2]       ; E19   ; 6        ; 78           ; 40           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX4[3]       ; J18   ; 6        ; 78           ; 42           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX4[4]       ; H19   ; 6        ; 78           ; 45           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX4[5]       ; F19   ; 6        ; 78           ; 40           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX4[6]       ; F20   ; 6        ; 78           ; 35           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX4[7]       ; F17   ; 6        ; 78           ; 43           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX5[0]       ; J20   ; 6        ; 78           ; 45           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX5[1]       ; K20   ; 6        ; 78           ; 42           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX5[2]       ; L18   ; 6        ; 78           ; 37           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX5[3]       ; N18   ; 6        ; 78           ; 34           ; 22           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX5[4]       ; M20   ; 6        ; 78           ; 34           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX5[5]       ; N19   ; 6        ; 78           ; 34           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX5[6]       ; N20   ; 6        ; 78           ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX5[7]       ; L19   ; 6        ; 78           ; 37           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[0]       ; A8    ; 7        ; 46           ; 54           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[1]       ; A9    ; 7        ; 46           ; 54           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[2]       ; A10   ; 7        ; 51           ; 54           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[3]       ; B10   ; 7        ; 46           ; 54           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[4]       ; D13   ; 7        ; 56           ; 54           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[5]       ; C13   ; 7        ; 58           ; 54           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[6]       ; E14   ; 7        ; 66           ; 54           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[7]       ; D14   ; 7        ; 56           ; 54           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[8]       ; A11   ; 7        ; 51           ; 54           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[9]       ; B11   ; 7        ; 49           ; 54           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_B[0]      ; P1    ; 2        ; 0            ; 13           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_B[1]      ; T1    ; 2        ; 0            ; 15           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_B[2]      ; P4    ; 2        ; 0            ; 23           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_B[3]      ; N2    ; 2        ; 0            ; 18           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_B[4]      ; J4    ; 1A       ; 0            ; 35           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; VGA_B[5]      ; V5    ; 3        ; 14           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; VGA_B[6]      ; J15   ; 6        ; 78           ; 44           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; VGA_B[7]      ; V15   ; 4        ; 58           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; VGA_G[0]      ; W1    ; 2        ; 0            ; 9            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_G[1]      ; T2    ; 2        ; 0            ; 15           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_G[2]      ; R2    ; 2        ; 0            ; 3            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_G[3]      ; R1    ; 2        ; 0            ; 3            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_G[4]      ; Y17   ; 4        ; 58           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; VGA_G[5]      ; AA3   ; 3        ; 26           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; VGA_G[6]      ; R7    ; 2        ; 0            ; 9            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; VGA_G[7]      ; M4    ; 1B       ; 0            ; 25           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; VGA_HS        ; N3    ; 2        ; 0            ; 18           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_R[0]      ; AA1   ; 3        ; 18           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_R[1]      ; V1    ; 2        ; 0            ; 12           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_R[2]      ; Y2    ; 3        ; 16           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_R[3]      ; Y1    ; 3        ; 16           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_R[4]      ; AA16  ; 4        ; 56           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; VGA_R[5]      ; G1    ; 1B       ; 0            ; 26           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; VGA_R[6]      ; AA2   ; 3        ; 18           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; VGA_R[7]      ; M15   ; 6        ; 78           ; 33           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; VGA_VS        ; N1    ; 2        ; 0            ; 13           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+----------------------+----------------------+-----------------------------------------------------+
; Name            ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Output Termination                ; Termination Control Block ; Output Buffer Pre-emphasis ; Location assigned by ; Output Enable Source ; Output Enable Group                                 ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+----------------------+----------------------+-----------------------------------------------------+
; ARDUINO_IO[0]   ; AB5   ; 3        ; 29           ; 0            ; 28           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                   ;
; ARDUINO_IO[10]  ; AB19  ; 4        ; 56           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                   ;
; ARDUINO_IO[11]  ; AA19  ; 4        ; 58           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                   ;
; ARDUINO_IO[12]  ; Y19   ; 4        ; 62           ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                   ;
; ARDUINO_IO[13]  ; AB20  ; 4        ; 56           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                   ;
; ARDUINO_IO[14]  ; AB21  ; 4        ; 62           ; 0            ; 28           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                   ;
; ARDUINO_IO[15]  ; AA20  ; 4        ; 62           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                   ;
; ARDUINO_IO[1]   ; AB6   ; 3        ; 29           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                   ;
; ARDUINO_IO[2]   ; AB7   ; 3        ; 29           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                   ;
; ARDUINO_IO[3]   ; AB8   ; 3        ; 31           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                   ;
; ARDUINO_IO[4]   ; AB9   ; 3        ; 34           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                   ;
; ARDUINO_IO[5]   ; Y10   ; 3        ; 34           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                   ;
; ARDUINO_IO[6]   ; AA11  ; 4        ; 40           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                   ;
; ARDUINO_IO[7]   ; AA12  ; 4        ; 40           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                   ;
; ARDUINO_IO[8]   ; AB17  ; 4        ; 69           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                   ;
; ARDUINO_IO[9]   ; AA17  ; 4        ; 58           ; 0            ; 28           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                   ;
; ARDUINO_RESET_N ; F16   ; 7        ; 71           ; 54           ; 28           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                   ;
; DRAM_DQ[0]      ; Y21   ; 5        ; 78           ; 16           ; 0            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; lab62_soc:u0|lab62_soc_sdram:sdram|oe               ;
; DRAM_DQ[10]     ; H21   ; 6        ; 78           ; 29           ; 0            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; lab62_soc:u0|lab62_soc_sdram:sdram|oe~_Duplicate_10 ;
; DRAM_DQ[11]     ; H22   ; 6        ; 78           ; 29           ; 7            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; lab62_soc:u0|lab62_soc_sdram:sdram|oe~_Duplicate_11 ;
; DRAM_DQ[12]     ; G22   ; 6        ; 78           ; 31           ; 7            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; lab62_soc:u0|lab62_soc_sdram:sdram|oe~_Duplicate_12 ;
; DRAM_DQ[13]     ; G20   ; 6        ; 78           ; 31           ; 21           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; lab62_soc:u0|lab62_soc_sdram:sdram|oe~_Duplicate_13 ;
; DRAM_DQ[14]     ; G19   ; 6        ; 78           ; 31           ; 14           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; lab62_soc:u0|lab62_soc_sdram:sdram|oe~_Duplicate_14 ;
; DRAM_DQ[15]     ; F22   ; 6        ; 78           ; 31           ; 0            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; lab62_soc:u0|lab62_soc_sdram:sdram|oe~_Duplicate_15 ;
; DRAM_DQ[1]      ; Y20   ; 5        ; 78           ; 16           ; 7            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; lab62_soc:u0|lab62_soc_sdram:sdram|oe~_Duplicate_1  ;
; DRAM_DQ[2]      ; AA22  ; 5        ; 78           ; 3            ; 0            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; lab62_soc:u0|lab62_soc_sdram:sdram|oe~_Duplicate_2  ;
; DRAM_DQ[3]      ; AA21  ; 5        ; 78           ; 3            ; 7            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; lab62_soc:u0|lab62_soc_sdram:sdram|oe~_Duplicate_3  ;
; DRAM_DQ[4]      ; Y22   ; 5        ; 78           ; 15           ; 7            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; lab62_soc:u0|lab62_soc_sdram:sdram|oe~_Duplicate_4  ;
; DRAM_DQ[5]      ; W22   ; 5        ; 78           ; 15           ; 0            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; lab62_soc:u0|lab62_soc_sdram:sdram|oe~_Duplicate_5  ;
; DRAM_DQ[6]      ; W20   ; 5        ; 78           ; 16           ; 14           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; lab62_soc:u0|lab62_soc_sdram:sdram|oe~_Duplicate_6  ;
; DRAM_DQ[7]      ; V21   ; 5        ; 78           ; 17           ; 7            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; lab62_soc:u0|lab62_soc_sdram:sdram|oe~_Duplicate_7  ;
; DRAM_DQ[8]      ; P21   ; 5        ; 78           ; 23           ; 7            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; lab62_soc:u0|lab62_soc_sdram:sdram|oe~_Duplicate_8  ;
; DRAM_DQ[9]      ; J22   ; 6        ; 78           ; 30           ; 7            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; lab62_soc:u0|lab62_soc_sdram:sdram|oe~_Duplicate_9  ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+----------------------+----------------------+-----------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                         ;
+----------+----------------------------------------------------+--------------------------------+---------------------+------------------+
; Location ; Pin Name                                           ; Reserved As                    ; User Signal Name    ; Pin Type         ;
+----------+----------------------------------------------------+--------------------------------+---------------------+------------------+
; H2       ; DIFFIO_RX_L17n, DIFFOUT_L17n, TMS, Low_Speed       ; Reserved as secondary function ; altera_reserved_tms ; Dual Purpose Pin ;
; G2       ; DIFFIO_RX_L17p, DIFFOUT_L17p, TCK, Low_Speed       ; Reserved as secondary function ; altera_reserved_tck ; Dual Purpose Pin ;
; L4       ; DIFFIO_RX_L18n, DIFFOUT_L18n, TDI, Low_Speed       ; Reserved as secondary function ; altera_reserved_tdi ; Dual Purpose Pin ;
; M5       ; DIFFIO_RX_L18p, DIFFOUT_L18p, TDO, Low_Speed       ; Reserved as secondary function ; altera_reserved_tdo ; Dual Purpose Pin ;
; H10      ; CONFIG_SEL, Low_Speed                              ; Reserved as secondary function ; ~ALTERA_CONFIG_SEL~ ; Dual Purpose Pin ;
; H9       ; nCONFIG, Low_Speed                                 ; Reserved as secondary function ; ~ALTERA_nCONFIG~    ; Dual Purpose Pin ;
; G9       ; DIFFIO_RX_T50p, DIFFOUT_T50p, nSTATUS, Low_Speed   ; Reserved as secondary function ; ~ALTERA_nSTATUS~    ; Dual Purpose Pin ;
; F8       ; DIFFIO_RX_T50n, DIFFOUT_T50n, CONF_DONE, Low_Speed ; Reserved as secondary function ; ~ALTERA_CONF_DONE~  ; Dual Purpose Pin ;
+----------+----------------------------------------------------+--------------------------------+---------------------+------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1A       ; 1 / 16 ( 6 % )   ; 2.5V          ; --           ;
; 1B       ; 6 / 24 ( 25 % )  ; 2.5V          ; --           ;
; 2        ; 12 / 36 ( 33 % ) ; 2.5V          ; --           ;
; 3        ; 13 / 48 ( 27 % ) ; 2.5V          ; --           ;
; 4        ; 13 / 48 ( 27 % ) ; 2.5V          ; --           ;
; 5        ; 30 / 40 ( 75 % ) ; 2.5V          ; --           ;
; 6        ; 41 / 60 ( 68 % ) ; 2.5V          ; --           ;
; 7        ; 41 / 52 ( 79 % ) ; 2.5V          ; --           ;
; 8        ; 4 / 36 ( 11 % )  ; 2.5V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                            ;
+----------+------------+----------+--------------------------------------+--------+-----------------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                       ; Dir.   ; I/O Standard          ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+--------------------------------------+--------+-----------------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; A2       ; 481        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A3       ; 483        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 475        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ; 473        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A6       ; 471        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 445        ; 7        ; KEY[1]                               ; input  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; A8       ; 447        ; 7        ; LEDR[0]                              ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; A9       ; 449        ; 7        ; LEDR[1]                              ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; A10      ; 439        ; 7        ; LEDR[2]                              ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; A11      ; 437        ; 7        ; LEDR[8]                              ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; A12      ; 435        ; 7        ; SW[4]                                ; input  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; A13      ; 433        ; 7        ; SW[6]                                ; input  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; A14      ; 425        ; 7        ; SW[7]                                ; input  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; A15      ; 421        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A16      ; 419        ; 7        ; HEX1[7]                              ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; A17      ; 407        ; 7        ; HEX1[4]                              ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; A18      ; 405        ; 7        ; HEX1[5]                              ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; A19      ; 403        ; 7        ; HEX2[7]                              ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; A20      ; 401        ; 7        ; HEX2[1]                              ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; A21      ; 371        ; 6        ; HEX2[3]                              ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; A22      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 133        ; 3        ; VGA_R[0]                             ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA2      ; 135        ; 3        ; VGA_R[6]                             ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; AA3      ; 153        ; 3        ; VGA_G[5]                             ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; AA4      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AA5      ; 157        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA6      ; 156        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA7      ; 158        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA8      ; 165        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA9      ; 169        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA10     ; 170        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA11     ; 180        ; 4        ; ARDUINO_IO[6]                        ; bidir  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA12     ; 182        ; 4        ; ARDUINO_IO[7]                        ; bidir  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA13     ; 197        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; --       ; --           ;
; AA14     ; 201        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA15     ; 205        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA16     ; 211        ; 4        ; VGA_R[4]                             ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; AA17     ; 212        ; 4        ; ARDUINO_IO[9]                        ; bidir  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA18     ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AA19     ; 217        ; 4        ; ARDUINO_IO[11]                       ; bidir  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA20     ; 227        ; 4        ; ARDUINO_IO[15]                       ; bidir  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA21     ; 245        ; 5        ; DRAM_DQ[3]                           ; bidir  ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA22     ; 247        ; 5        ; DRAM_DQ[2]                           ; bidir  ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB1      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AB2      ; 145        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB3      ; 147        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB4      ; 155        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB5      ; 159        ; 3        ; ARDUINO_IO[0]                        ; bidir  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB6      ; 161        ; 3        ; ARDUINO_IO[1]                        ; bidir  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB7      ; 163        ; 3        ; ARDUINO_IO[2]                        ; bidir  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB8      ; 167        ; 3        ; ARDUINO_IO[3]                        ; bidir  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB9      ; 171        ; 3        ; ARDUINO_IO[4]                        ; bidir  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB10     ; 177        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB11     ; 179        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB12     ; 181        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB13     ; 183        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB14     ; 199        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB15     ; 203        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB16     ; 209        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB17     ; 241        ; 4        ; ARDUINO_IO[8]                        ; bidir  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB18     ; 243        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB19     ; 213        ; 4        ; ARDUINO_IO[10]                       ; bidir  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB20     ; 215        ; 4        ; ARDUINO_IO[13]                       ; bidir  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB21     ; 225        ; 4        ; ARDUINO_IO[14]                       ; bidir  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB22     ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B1       ; 495        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B2       ; 493        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B3       ; 484        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 486        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ; 485        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B6       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B7       ; 469        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 451        ; 7        ; KEY[0]                               ; input  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; B9       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B10      ; 448        ; 7        ; LEDR[3]                              ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; B11      ; 443        ; 7        ; LEDR[9]                              ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; B12      ; 441        ; 7        ; SW[5]                                ; input  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; B13      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B14      ; 427        ; 7        ; SW[8]                                ; input  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; B15      ; 423        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; --       ; --           ;
; B16      ; 417        ; 7        ; HEX1[3]                              ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; B17      ; 402        ; 7        ; HEX1[6]                              ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; B18      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B19      ; 399        ; 7        ; HEX2[2]                              ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; B20      ; 369        ; 6        ; HEX2[0]                              ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; B21      ; 367        ; 6        ; HEX2[4]                              ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; B22      ; 365        ; 6        ; HEX2[6]                              ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C1       ; 33         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; --       ; --           ;
; C2       ; 499        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C3       ; 497        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ; 487        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C5       ; 489        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C6       ; 477        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C7       ; 467        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C8       ; 465        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ; 450        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C10      ; 442        ; 7        ; SW[0]                                ; input  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; C11      ; 440        ; 7        ; SW[1]                                ; input  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; C12      ; 436        ; 7        ; SW[3]                                ; input  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; C13      ; 426        ; 7        ; LEDR[5]                              ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; C14      ; 424        ; 7        ; HEX0[0]                              ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; C15      ; 418        ; 7        ; HEX0[2]                              ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; C16      ; 416        ; 7        ; HEX0[3]                              ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; C17      ; 391        ; 7        ; HEX0[6]                              ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; C18      ; 400        ; 7        ; HEX1[0]                              ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; C19      ; 397        ; 7        ; HEX3[3]                              ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; C20      ; 357        ; 6        ; HEX3[4]                              ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C21      ; 347        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; C22      ; 343        ; 6        ; HEX2[5]                              ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D1       ; 35         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D2       ; 31         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D3       ; 29         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D4       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D5       ; 491        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D6       ; 496        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D7       ; 479        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; --       ; --           ;
; D8       ; 472        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D9       ; 474        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D10      ; 476        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D11      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D12      ; 438        ; 7        ; SW[2]                                ; input  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; D13      ; 431        ; 7        ; LEDR[4]                              ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; D14      ; 428        ; 7        ; LEDR[7]                              ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; D15      ; 404        ; 7        ; HEX0[7]                              ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; D16      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D17      ; 389        ; 7        ; HEX0[5]                              ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; D18      ; 385        ; 6        ; HEX1[1]                              ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D19      ; 359        ; 6        ; HEX3[5]                              ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D20      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D21      ; 345        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; --       ; --           ;
; D22      ; 341        ; 6        ; HEX3[7]                              ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E1       ; 41         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E2       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; E3       ; 3          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E4       ; 1          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E5       ;            ;          ; NC                                   ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; E6       ; 498        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E7       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; E8       ; 488        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E9       ; 478        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E10      ; 466        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ; 464        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E12      ; 429        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E13      ; 430        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E14      ; 406        ; 7        ; LEDR[6]                              ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; E15      ; 390        ; 7        ; HEX0[1]                              ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; E16      ; 388        ; 7        ; HEX0[4]                              ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; E17      ; 366        ; 6        ; HEX3[6]                              ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E18      ; 387        ; 6        ; HEX1[2]                              ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E19      ; 352        ; 6        ; HEX4[2]                              ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E20      ; 355        ; 6        ; HEX4[1]                              ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E21      ; 335        ; 6        ; HEX3[2]                              ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E22      ; 333        ; 6        ; HEX3[1]                              ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F1       ; 47         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 43         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ; 7          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F4       ; 2          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F5       ; 0          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F6       ;            ;          ; NC                                   ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; F7       ; 490        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; F8       ; 494        ; 8        ; ~ALTERA_CONF_DONE~ / RESERVED_INPUT  ; input  ; 2.5 V Schmitt Trigger ;         ; Column I/O ; N               ; no       ; Off          ;
; F9       ;            ; 8        ; VCCIO8                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; F10      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; F11      ;            ; 8        ; VCCIO8                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; F12      ;            ; 7        ; VCCIO7                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; F13      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; F14      ;            ; 7        ; VCCIO7                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; F15      ; 398        ; 7        ; SW[9]                                ; input  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; F16      ; 396        ; 7        ; ARDUINO_RESET_N                      ; bidir  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; F17      ; 364        ; 6        ; HEX4[7]                              ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F18      ; 354        ; 6        ; HEX4[0]                              ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F19      ; 353        ; 6        ; HEX4[5]                              ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F20      ; 342        ; 6        ; HEX4[6]                              ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F21      ; 340        ; 6        ; HEX3[0]                              ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F22      ; 331        ; 6        ; DRAM_DQ[15]                          ; bidir  ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G1       ; 45         ; 1B       ; VGA_R[5]                             ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; G2       ; 34         ; 1B       ; altera_reserved_tck                  ; input  ; 2.5 V Schmitt Trigger ;         ; Row I/O    ; N               ; no       ; Off          ;
; G3       ; 11         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G4       ; 5          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G5       ;            ;          ; ANAIN1                               ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; G6       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; VCCD_PLL3                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G9       ; 492        ; 8        ; ~ALTERA_nSTATUS~ / RESERVED_INPUT    ; input  ; 2.5 V Schmitt Trigger ;         ; Column I/O ; N               ; no       ; Off          ;
; G10      ;            ; 8        ; VCCIO8                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; G11      ;            ; 8        ; VCCIO8                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; G12      ;            ; 7        ; VCCIO7                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; G13      ;            ; 7        ; VCCIO7                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; G14      ;            ; 7        ; VCCIO7                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; G15      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G16      ;            ;          ; VCCD_PLL2                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; G17      ; 386        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G18      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G19      ; 330        ; 6        ; DRAM_DQ[14]                          ; bidir  ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G20      ; 328        ; 6        ; DRAM_DQ[13]                          ; bidir  ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G21      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G22      ; 329        ; 6        ; DRAM_DQ[12]                          ; bidir  ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H1       ; 44         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H2       ; 32         ; 1B       ; altera_reserved_tms                  ; input  ; 2.5 V Schmitt Trigger ;         ; Row I/O    ; N               ; no       ; Off          ;
; H3       ; 10         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H4       ; 9          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H5       ;            ;          ; REFGND                               ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; ADC_VREF                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; H7       ;            ; --       ; VCCA_ADC                             ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; H8       ;            ; --       ; VCCA3                                ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; H9       ; 482        ; 8        ; ~ALTERA_nCONFIG~ / RESERVED_INPUT    ; input  ; 2.5 V Schmitt Trigger ;         ; Column I/O ; N               ; no       ; Off          ;
; H10      ; 480        ; 8        ; ~ALTERA_CONFIG_SEL~ / RESERVED_INPUT ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; H11      ; 470        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; H12      ; 444        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; H13      ; 432        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; H14      ; 420        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; H15      ;            ; --       ; VCCA2                                ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; H16      ;            ; 6        ; VCCIO6                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; H17      ; 384        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H18      ; 374        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H19      ; 372        ; 6        ; HEX4[4]                              ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H20      ; 375        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H21      ; 323        ; 6        ; DRAM_DQ[10]                          ; bidir  ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H22      ; 321        ; 6        ; DRAM_DQ[11]                          ; bidir  ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J1       ; 46         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J2       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J3       ; 15         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J4       ; 8          ; 1A       ; VGA_B[4]                             ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; J5       ;            ;          ; ANAIN2                               ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; J6       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J7       ;            ;          ; VCCINT                               ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; J8       ; 4          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J9       ; 6          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J10      ; 468        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; J11      ; 446        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; J12      ; 434        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; J13      ; 422        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; J14      ; 368        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J15      ; 370        ; 6        ; VGA_B[6]                             ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; J16      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J17      ;            ; 6        ; VCCIO6                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; J18      ; 362        ; 6        ; HEX4[3]                              ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J19      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J20      ; 373        ; 6        ; HEX5[0]                              ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J21      ; 327        ; 6        ; DRAM_UDQM                            ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J22      ; 325        ; 6        ; DRAM_DQ[9]                           ; bidir  ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K1       ; 49         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K2       ; 37         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K3       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; K4       ; 13         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K5       ; 12         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K6       ; 14         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K7       ;            ; 1A       ; VCCIO1A                              ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; K8       ; 28         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K9       ; 30         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K10      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ; --       ; VCC                                  ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ; --       ; VCC                                  ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ; 356        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K15      ; 358        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K16      ;            ; 6        ; VCCIO6                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; K17      ;            ; 6        ; VCCIO6                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; K18      ; 360        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K19      ; 361        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K20      ; 363        ; 6        ; HEX5[1]                              ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K21      ; 326        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K22      ; 324        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L1       ; 51         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L2       ; 39         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L3       ;            ;          ; DNU                                  ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; L4       ; 36         ; 1B       ; altera_reserved_tdi                  ; input  ; 2.5 V Schmitt Trigger ;         ; Row I/O    ; N               ; no       ; Off          ;
; L5       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L6       ;            ; 1A       ; VCCIO1A                              ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; L7       ;            ; 1B       ; VCCIO1B                              ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; L8       ; 40         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L9       ; 42         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L10      ;            ; --       ; VCC                                  ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; L11      ;            ; --       ; VCC                                  ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; L12      ;            ; --       ; VCC                                  ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L14      ; 344        ; 6        ; DRAM_CLK                             ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L15      ; 346        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L16      ;            ; 6        ; VCCIO6                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L18      ; 350        ; 6        ; HEX5[2]                              ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L19      ; 349        ; 6        ; HEX5[7]                              ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L20      ; 351        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L21      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L22      ; 314        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 79         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M2       ; 77         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; --       ; --           ;
; M3       ; 50         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M4       ; 48         ; 1B       ; VGA_G[7]                             ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; M5       ; 38         ; 1B       ; altera_reserved_tdo                  ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; M6       ;            ; 1B       ; VCCIO1B                              ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; M7       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M8       ; 72         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M9       ; 74         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M10      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ; --       ; VCC                                  ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ; --       ; VCC                                  ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; M13      ;            ; --       ; VCC                                  ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; M14      ; 334        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M15      ; 332        ; 6        ; VGA_R[7]                             ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; M16      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M17      ;            ; 6        ; VCCIO6                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; M18      ; 348        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M19      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M20      ; 337        ; 6        ; HEX5[4]                              ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M21      ; 312        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M22      ; 315        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N1       ; 87         ; 2        ; VGA_VS                               ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N2       ; 75         ; 2        ; VGA_B[3]                             ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N3       ; 73         ; 2        ; VGA_HS                               ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N4       ; 56         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N5       ; 58         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N6       ;            ; 2        ; VCCIO2                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; N7       ;            ; 2        ; VCCIO2                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; N8       ; 84         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N9       ; 86         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N10      ;            ; --       ; VCC                                  ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ; --       ; VCC                                  ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; N14      ; 320        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N15      ; 322        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N16      ;            ; 5        ; VCCIO5                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; N17      ;            ; 6        ; VCCIO6                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; N18      ; 336        ; 6        ; HEX5[3]                              ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N19      ; 338        ; 6        ; HEX5[5]                              ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N20      ; 339        ; 6        ; HEX5[6]                              ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N21      ; 313        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N22      ; 307        ; 5        ; DRAM_CKE                             ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P1       ; 85         ; 2        ; VGA_B[0]                             ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P2       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; P3       ; 76         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P4       ; 57         ; 2        ; VGA_B[2]                             ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P5       ; 59         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P6       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; P7       ;            ; 2        ; VCCIO2                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; P8       ; 96         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P9       ; 142        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; P10      ; 154        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; P11      ; 166        ; 3        ; MAX10_CLK1_50                        ; input  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; P12      ; 178        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; P13      ; 198        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; P14      ; 306        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P15      ; 304        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P16      ;            ; 5        ; VCCIO5                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; P17      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; P18      ; 310        ; 5        ; DRAM_ADDR[8]                         ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P19      ; 309        ; 5        ; DRAM_ADDR[9]                         ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P20      ; 311        ; 5        ; DRAM_ADDR[11]                        ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P21      ; 305        ; 5        ; DRAM_DQ[8]                           ; bidir  ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P22      ; 303        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; --       ; --           ;
; R1       ; 121        ; 2        ; VGA_G[3]                             ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R2       ; 123        ; 2        ; VGA_G[2]                             ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R3       ; 78         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R4       ; 80         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R5       ; 82         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R6       ;            ; 2        ; VCCIO2                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; R7       ; 98         ; 2        ; VGA_G[6]                             ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; R8       ;            ; --       ; VCCA1                                ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; R9       ; 140        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R10      ; 152        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R11      ; 164        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R12      ; 176        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R13      ; 196        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R14      ; 294        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R15      ; 292        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R16      ;            ; 5        ; VCCIO5                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; R17      ;            ; 5        ; VCCIO5                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; R18      ; 308        ; 5        ; DRAM_ADDR[7]                         ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R19      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; R20      ; 299        ; 5        ; DRAM_ADDR[12]                        ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R21      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; R22      ; 301        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ; 81         ; 2        ; VGA_B[1]                             ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T2       ; 83         ; 2        ; VGA_G[1]                             ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T3       ; 88         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T4       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T5       ; 120        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T6       ; 122        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T7       ;            ;          ; VCCD_PLL1                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; T8       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T9       ;            ; 3        ; VCCIO3                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T10      ;            ; 3        ; VCCIO3                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T11      ;            ; 3        ; VCCIO3                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T12      ;            ; 4        ; VCCIO4                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T13      ;            ; 4        ; VCCIO4                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ; --       ; VCCA4                                ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T17      ;            ; 5        ; VCCIO5                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T18      ; 298        ; 5        ; DRAM_ADDR[5]                         ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T19      ; 296        ; 5        ; DRAM_ADDR[6]                         ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T20      ; 297        ; 5        ; DRAM_ADDR[10]                        ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T21      ; 293        ; 5        ; DRAM_BA[0]                           ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T22      ; 295        ; 5        ; DRAM_BA[1]                           ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U1       ; 89         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U2       ; 90         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U3       ; 93         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U4       ; 92         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U5       ; 94         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U6       ; 128        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; U7       ; 130        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; U8       ;            ; 3        ; VCCIO3                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; U9       ;            ; 3        ; VCCIO3                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; U10      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; U11      ;            ; 4        ; VCCIO4                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; U12      ;            ; 4        ; VCCIO4                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; U13      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; U14      ;            ; 4        ; VCCIO4                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; U15      ; 208        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; U16      ;            ;          ; VCCD_PLL4                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ; 246        ; 5        ; DRAM_ADDR[0]                         ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U18      ; 244        ; 5        ; DRAM_ADDR[3]                         ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U19      ; 282        ; 5        ; DRAM_ADDR[4]                         ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U20      ; 290        ; 5        ; DRAM_CS_N                            ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U21      ; 300        ; 5        ; DRAM_CAS_N                           ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U22      ; 302        ; 5        ; DRAM_RAS_N                           ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V1       ; 91         ; 2        ; VGA_R[1]                             ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V2       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; V3       ; 95         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; V4       ; 125        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V5       ; 127        ; 3        ; VGA_B[5]                             ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; V6       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; V7       ; 136        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V8       ; 138        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V9       ; 160        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V10      ; 162        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V11      ; 172        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V12      ; 174        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V13      ; 192        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V14      ; 204        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V15      ; 216        ; 4        ; VGA_B[7]                             ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; V16      ; 210        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V17      ; 242        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V18      ; 280        ; 5        ; DRAM_ADDR[2]                         ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V19      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; V20      ; 288        ; 5        ; DRAM_WE_N                            ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V21      ; 289        ; 5        ; DRAM_DQ[7]                           ; bidir  ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V22      ; 291        ; 5        ; DRAM_LDQM                            ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W1       ; 97         ; 2        ; VGA_G[0]                             ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W2       ; 99         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; W3       ; 134        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W4       ; 132        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W5       ; 124        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W6       ; 126        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W7       ; 148        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W8       ; 150        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W9       ; 144        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W10      ; 146        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W11      ; 173        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W12      ; 193        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W13      ; 195        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W14      ; 194        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W15      ; 206        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W16      ; 218        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W17      ; 240        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W18      ; 226        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W19      ; 284        ; 5        ; DRAM_ADDR[1]                         ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W20      ; 286        ; 5        ; DRAM_DQ[6]                           ; bidir  ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W21      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; W22      ; 283        ; 5        ; DRAM_DQ[5]                           ; bidir  ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y1       ; 129        ; 3        ; VGA_R[3]                             ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y2       ; 131        ; 3        ; VGA_R[2]                             ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y3       ; 149        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y4       ; 151        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y5       ; 137        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y6       ; 139        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y7       ; 141        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y8       ; 143        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y9       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 168        ; 3        ; ARDUINO_IO[5]                        ; bidir  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y11      ; 175        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y12      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; Y13      ; 200        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y14      ; 202        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y15      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; Y16      ; 207        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y17      ; 214        ; 4        ; VGA_G[4]                             ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; Y18      ; 219        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y19      ; 224        ; 4        ; ARDUINO_IO[12]                       ; bidir  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y20      ; 285        ; 5        ; DRAM_DQ[1]                           ; bidir  ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y21      ; 287        ; 5        ; DRAM_DQ[0]                           ; bidir  ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y22      ; 281        ; 5        ; DRAM_DQ[4]                           ; bidir  ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
+----------+------------+----------+--------------------------------------+--------+-----------------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+---------------------------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                                         ;
+-------------------------------+-------------------------------------------------------------------------------------+
; Name                          ; lab62_soc:u0|lab62_soc_sdram_pll:sdram_pll|lab62_soc_sdram_pll_altpll_vg92:sd1|pll7 ;
+-------------------------------+-------------------------------------------------------------------------------------+
; SDC pin name                  ; u0|sdram_pll|sd1|pll7                                                               ;
; PLL mode                      ; Normal                                                                              ;
; Compensate clock              ; clock0                                                                              ;
; Compensated input/output pins ; --                                                                                  ;
; Switchover type               ; --                                                                                  ;
; Input frequency 0             ; 50.0 MHz                                                                            ;
; Input frequency 1             ; --                                                                                  ;
; Nominal PFD frequency         ; 50.0 MHz                                                                            ;
; Nominal VCO frequency         ; 500.0 MHz                                                                           ;
; VCO post scale K counter      ; 2                                                                                   ;
; VCO frequency control         ; Auto                                                                                ;
; VCO phase shift step          ; 250 ps                                                                              ;
; VCO multiply                  ; --                                                                                  ;
; VCO divide                    ; --                                                                                  ;
; Freq min lock                 ; 30.0 MHz                                                                            ;
; Freq max lock                 ; 65.02 MHz                                                                           ;
; M VCO Tap                     ; 4                                                                                   ;
; M Initial                     ; 1                                                                                   ;
; M value                       ; 10                                                                                  ;
; N value                       ; 1                                                                                   ;
; Charge pump current           ; setting 1                                                                           ;
; Loop filter resistance        ; setting 27                                                                          ;
; Loop filter capacitance       ; setting 0                                                                           ;
; Bandwidth                     ; 1.03 MHz to 1.97 MHz                                                                ;
; Bandwidth type                ; Medium                                                                              ;
; Real time reconfigurable      ; Off                                                                                 ;
; Scan chain MIF file           ; --                                                                                  ;
; Preserve PLL counter order    ; Off                                                                                 ;
; PLL location                  ; PLL_1                                                                               ;
; Inclk0 signal                 ; MAX10_CLK1_50                                                                       ;
; Inclk1 signal                 ; --                                                                                  ;
; Inclk0 signal type            ; Dedicated Pin                                                                       ;
; Inclk1 signal type            ; --                                                                                  ;
+-------------------------------+-------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                                 ;
+-------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+----------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+------------------------------+
; Name                                                                                            ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift    ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                 ;
+-------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+----------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+------------------------------+
; lab62_soc:u0|lab62_soc_sdram_pll:sdram_pll|lab62_soc_sdram_pll_altpll_vg92:sd1|wire_pll7_clk[0] ; clock0       ; 1    ; 1   ; 50.0 MHz         ; 0 (0 ps)       ; 4.50 (250 ps)    ; 50/50      ; C0      ; 10            ; 5/5 Even   ; --            ; 1       ; 4       ; u0|sdram_pll|sd1|pll7|clk[0] ;
; lab62_soc:u0|lab62_soc_sdram_pll:sdram_pll|lab62_soc_sdram_pll_altpll_vg92:sd1|wire_pll7_clk[1] ; clock1       ; 1    ; 1   ; 50.0 MHz         ; -18 (-1000 ps) ; 4.50 (250 ps)    ; 50/50      ; C1      ; 10            ; 5/5 Even   ; --            ; 1       ; 0       ; u0|sdram_pll|sd1|pll7|clk[1] ;
+-------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+----------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+------------------------------+


+-------------------------------------------------+
; I/O Assignment Warnings                         ;
+-----------------+-------------------------------+
; Pin Name        ; Reason                        ;
+-----------------+-------------------------------+
; SW[0]           ; Incomplete set of assignments ;
; SW[1]           ; Incomplete set of assignments ;
; SW[2]           ; Incomplete set of assignments ;
; SW[3]           ; Incomplete set of assignments ;
; SW[4]           ; Incomplete set of assignments ;
; SW[5]           ; Incomplete set of assignments ;
; SW[6]           ; Incomplete set of assignments ;
; SW[7]           ; Incomplete set of assignments ;
; SW[8]           ; Incomplete set of assignments ;
; SW[9]           ; Incomplete set of assignments ;
; LEDR[0]         ; Incomplete set of assignments ;
; LEDR[1]         ; Incomplete set of assignments ;
; LEDR[2]         ; Incomplete set of assignments ;
; LEDR[3]         ; Incomplete set of assignments ;
; LEDR[4]         ; Incomplete set of assignments ;
; LEDR[5]         ; Incomplete set of assignments ;
; LEDR[6]         ; Incomplete set of assignments ;
; LEDR[7]         ; Incomplete set of assignments ;
; LEDR[8]         ; Incomplete set of assignments ;
; LEDR[9]         ; Incomplete set of assignments ;
; HEX0[0]         ; Incomplete set of assignments ;
; HEX0[1]         ; Incomplete set of assignments ;
; HEX0[2]         ; Incomplete set of assignments ;
; HEX0[3]         ; Incomplete set of assignments ;
; HEX0[4]         ; Incomplete set of assignments ;
; HEX0[5]         ; Incomplete set of assignments ;
; HEX0[6]         ; Incomplete set of assignments ;
; HEX0[7]         ; Incomplete set of assignments ;
; HEX1[0]         ; Incomplete set of assignments ;
; HEX1[1]         ; Incomplete set of assignments ;
; HEX1[2]         ; Incomplete set of assignments ;
; HEX1[3]         ; Incomplete set of assignments ;
; HEX1[4]         ; Incomplete set of assignments ;
; HEX1[5]         ; Incomplete set of assignments ;
; HEX1[6]         ; Incomplete set of assignments ;
; HEX1[7]         ; Incomplete set of assignments ;
; HEX2[0]         ; Incomplete set of assignments ;
; HEX2[1]         ; Incomplete set of assignments ;
; HEX2[2]         ; Incomplete set of assignments ;
; HEX2[3]         ; Incomplete set of assignments ;
; HEX2[4]         ; Incomplete set of assignments ;
; HEX2[5]         ; Incomplete set of assignments ;
; HEX2[6]         ; Incomplete set of assignments ;
; HEX2[7]         ; Incomplete set of assignments ;
; HEX3[0]         ; Incomplete set of assignments ;
; HEX3[1]         ; Incomplete set of assignments ;
; HEX3[2]         ; Incomplete set of assignments ;
; HEX3[3]         ; Incomplete set of assignments ;
; HEX3[4]         ; Incomplete set of assignments ;
; HEX3[5]         ; Incomplete set of assignments ;
; HEX3[6]         ; Incomplete set of assignments ;
; HEX3[7]         ; Incomplete set of assignments ;
; HEX4[0]         ; Incomplete set of assignments ;
; HEX4[1]         ; Incomplete set of assignments ;
; HEX4[2]         ; Incomplete set of assignments ;
; HEX4[3]         ; Incomplete set of assignments ;
; HEX4[4]         ; Incomplete set of assignments ;
; HEX4[5]         ; Incomplete set of assignments ;
; HEX4[6]         ; Incomplete set of assignments ;
; HEX4[7]         ; Incomplete set of assignments ;
; HEX5[0]         ; Incomplete set of assignments ;
; HEX5[1]         ; Incomplete set of assignments ;
; HEX5[2]         ; Incomplete set of assignments ;
; HEX5[3]         ; Incomplete set of assignments ;
; HEX5[4]         ; Incomplete set of assignments ;
; HEX5[5]         ; Incomplete set of assignments ;
; HEX5[6]         ; Incomplete set of assignments ;
; HEX5[7]         ; Incomplete set of assignments ;
; DRAM_CLK        ; Incomplete set of assignments ;
; DRAM_CKE        ; Incomplete set of assignments ;
; DRAM_ADDR[0]    ; Incomplete set of assignments ;
; DRAM_ADDR[1]    ; Incomplete set of assignments ;
; DRAM_ADDR[2]    ; Incomplete set of assignments ;
; DRAM_ADDR[3]    ; Incomplete set of assignments ;
; DRAM_ADDR[4]    ; Incomplete set of assignments ;
; DRAM_ADDR[5]    ; Incomplete set of assignments ;
; DRAM_ADDR[6]    ; Incomplete set of assignments ;
; DRAM_ADDR[7]    ; Incomplete set of assignments ;
; DRAM_ADDR[8]    ; Incomplete set of assignments ;
; DRAM_ADDR[9]    ; Incomplete set of assignments ;
; DRAM_ADDR[10]   ; Incomplete set of assignments ;
; DRAM_ADDR[11]   ; Incomplete set of assignments ;
; DRAM_ADDR[12]   ; Incomplete set of assignments ;
; DRAM_BA[0]      ; Incomplete set of assignments ;
; DRAM_BA[1]      ; Incomplete set of assignments ;
; DRAM_LDQM       ; Incomplete set of assignments ;
; DRAM_UDQM       ; Incomplete set of assignments ;
; DRAM_CS_N       ; Incomplete set of assignments ;
; DRAM_WE_N       ; Incomplete set of assignments ;
; DRAM_CAS_N      ; Incomplete set of assignments ;
; DRAM_RAS_N      ; Incomplete set of assignments ;
; VGA_HS          ; Incomplete set of assignments ;
; VGA_VS          ; Incomplete set of assignments ;
; VGA_R[0]        ; Incomplete set of assignments ;
; VGA_R[1]        ; Incomplete set of assignments ;
; VGA_R[2]        ; Incomplete set of assignments ;
; VGA_R[3]        ; Incomplete set of assignments ;
; VGA_R[4]        ; Incomplete set of assignments ;
; VGA_R[5]        ; Incomplete set of assignments ;
; VGA_R[6]        ; Incomplete set of assignments ;
; VGA_R[7]        ; Incomplete set of assignments ;
; VGA_G[0]        ; Incomplete set of assignments ;
; VGA_G[1]        ; Incomplete set of assignments ;
; VGA_G[2]        ; Incomplete set of assignments ;
; VGA_G[3]        ; Incomplete set of assignments ;
; VGA_G[4]        ; Incomplete set of assignments ;
; VGA_G[5]        ; Incomplete set of assignments ;
; VGA_G[6]        ; Incomplete set of assignments ;
; VGA_G[7]        ; Incomplete set of assignments ;
; VGA_B[0]        ; Incomplete set of assignments ;
; VGA_B[1]        ; Incomplete set of assignments ;
; VGA_B[2]        ; Incomplete set of assignments ;
; VGA_B[3]        ; Incomplete set of assignments ;
; VGA_B[4]        ; Incomplete set of assignments ;
; VGA_B[5]        ; Incomplete set of assignments ;
; VGA_B[6]        ; Incomplete set of assignments ;
; VGA_B[7]        ; Incomplete set of assignments ;
; ARDUINO_IO[0]   ; Incomplete set of assignments ;
; ARDUINO_IO[1]   ; Incomplete set of assignments ;
; ARDUINO_IO[2]   ; Incomplete set of assignments ;
; ARDUINO_IO[3]   ; Incomplete set of assignments ;
; ARDUINO_IO[4]   ; Incomplete set of assignments ;
; ARDUINO_IO[5]   ; Incomplete set of assignments ;
; ARDUINO_IO[14]  ; Incomplete set of assignments ;
; ARDUINO_IO[15]  ; Incomplete set of assignments ;
; DRAM_DQ[0]      ; Incomplete set of assignments ;
; DRAM_DQ[1]      ; Incomplete set of assignments ;
; DRAM_DQ[2]      ; Incomplete set of assignments ;
; DRAM_DQ[3]      ; Incomplete set of assignments ;
; DRAM_DQ[4]      ; Incomplete set of assignments ;
; DRAM_DQ[5]      ; Incomplete set of assignments ;
; DRAM_DQ[6]      ; Incomplete set of assignments ;
; DRAM_DQ[7]      ; Incomplete set of assignments ;
; DRAM_DQ[8]      ; Incomplete set of assignments ;
; DRAM_DQ[9]      ; Incomplete set of assignments ;
; DRAM_DQ[10]     ; Incomplete set of assignments ;
; DRAM_DQ[11]     ; Incomplete set of assignments ;
; DRAM_DQ[12]     ; Incomplete set of assignments ;
; DRAM_DQ[13]     ; Incomplete set of assignments ;
; DRAM_DQ[14]     ; Incomplete set of assignments ;
; DRAM_DQ[15]     ; Incomplete set of assignments ;
; ARDUINO_IO[6]   ; Incomplete set of assignments ;
; ARDUINO_IO[7]   ; Incomplete set of assignments ;
; ARDUINO_IO[8]   ; Incomplete set of assignments ;
; ARDUINO_IO[9]   ; Incomplete set of assignments ;
; ARDUINO_IO[10]  ; Incomplete set of assignments ;
; ARDUINO_IO[11]  ; Incomplete set of assignments ;
; ARDUINO_IO[12]  ; Incomplete set of assignments ;
; ARDUINO_IO[13]  ; Incomplete set of assignments ;
; ARDUINO_RESET_N ; Incomplete set of assignments ;
; KEY[0]          ; Incomplete set of assignments ;
; MAX10_CLK1_50   ; Incomplete set of assignments ;
; KEY[1]          ; Incomplete set of assignments ;
; VGA_R[4]        ; Missing location assignment   ;
; VGA_R[5]        ; Missing location assignment   ;
; VGA_R[6]        ; Missing location assignment   ;
; VGA_R[7]        ; Missing location assignment   ;
; VGA_G[4]        ; Missing location assignment   ;
; VGA_G[5]        ; Missing location assignment   ;
; VGA_G[6]        ; Missing location assignment   ;
; VGA_G[7]        ; Missing location assignment   ;
; VGA_B[4]        ; Missing location assignment   ;
; VGA_B[5]        ; Missing location assignment   ;
; VGA_B[6]        ; Missing location assignment   ;
; VGA_B[7]        ; Missing location assignment   ;
+-----------------+-------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+-----------------------------------------------------------------------------------------------------------------------------------------+---------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+---------------+-------------------+------------------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------+--------------+
; Compilation Hierarchy Node                                                                                                              ; Logic Cells   ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; UFM Blocks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs  ; Register-Only LCs ; LUT/Register LCs ; ADC blocks ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                                                                                                                         ; Entity Name                                       ; Library Name ;
+-----------------------------------------------------------------------------------------------------------------------------------------+---------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+---------------+-------------------+------------------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------+--------------+
; |lab62                                                                                                                                  ; 40751 (1)     ; 5135 (0)                  ; 69 (69)       ; 11264       ; 5    ; 1          ; 0            ; 0       ; 0         ; 153  ; 0            ; 35616 (1)     ; 747 (0)           ; 4388 (0)         ; 0          ; |lab62                                                                                                                                                                                                                                                                                                                                                                                                                      ; lab62                                             ; work         ;
;    |HexDriver:hex_driver0|                                                                                                              ; 7 (7)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)         ; 0 (0)             ; 2 (2)            ; 0          ; |lab62|HexDriver:hex_driver0                                                                                                                                                                                                                                                                                                                                                                                                ; HexDriver                                         ; work         ;
;    |HexDriver:hex_driver1|                                                                                                              ; 7 (7)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)         ; 0 (0)             ; 0 (0)            ; 0          ; |lab62|HexDriver:hex_driver1                                                                                                                                                                                                                                                                                                                                                                                                ; HexDriver                                         ; work         ;
;    |HexDriver:hex_driver3|                                                                                                              ; 7 (7)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)         ; 0 (0)             ; 0 (0)            ; 0          ; |lab62|HexDriver:hex_driver3                                                                                                                                                                                                                                                                                                                                                                                                ; HexDriver                                         ; work         ;
;    |HexDriver:hex_driver4|                                                                                                              ; 7 (7)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)         ; 0 (0)             ; 4 (4)            ; 0          ; |lab62|HexDriver:hex_driver4                                                                                                                                                                                                                                                                                                                                                                                                ; HexDriver                                         ; work         ;
;    |Score_Board:game_score|                                                                                                             ; 822 (21)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 822 (21)      ; 0 (0)             ; 0 (0)            ; 0          ; |lab62|Score_Board:game_score                                                                                                                                                                                                                                                                                                                                                                                               ; Score_Board                                       ; work         ;
;       |lpm_divide:Div0|                                                                                                                 ; 161 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 161 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |lab62|Score_Board:game_score|lpm_divide:Div0                                                                                                                                                                                                                                                                                                                                                                               ; lpm_divide                                        ; work         ;
;          |lpm_divide_ntl:auto_generated|                                                                                                ; 161 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 161 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |lab62|Score_Board:game_score|lpm_divide:Div0|lpm_divide_ntl:auto_generated                                                                                                                                                                                                                                                                                                                                                 ; lpm_divide_ntl                                    ; work         ;
;             |sign_div_unsign_plh:divider|                                                                                               ; 161 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 161 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |lab62|Score_Board:game_score|lpm_divide:Div0|lpm_divide_ntl:auto_generated|sign_div_unsign_plh:divider                                                                                                                                                                                                                                                                                                                     ; sign_div_unsign_plh                               ; work         ;
;                |alt_u_div_she:divider|                                                                                                  ; 161 (161)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 161 (161)     ; 0 (0)             ; 0 (0)            ; 0          ; |lab62|Score_Board:game_score|lpm_divide:Div0|lpm_divide_ntl:auto_generated|sign_div_unsign_plh:divider|alt_u_div_she:divider                                                                                                                                                                                                                                                                                               ; alt_u_div_she                                     ; work         ;
;       |lpm_divide:Div1|                                                                                                                 ; 157 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 157 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |lab62|Score_Board:game_score|lpm_divide:Div1                                                                                                                                                                                                                                                                                                                                                                               ; lpm_divide                                        ; work         ;
;          |lpm_divide_ptl:auto_generated|                                                                                                ; 157 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 157 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |lab62|Score_Board:game_score|lpm_divide:Div1|lpm_divide_ptl:auto_generated                                                                                                                                                                                                                                                                                                                                                 ; lpm_divide_ptl                                    ; work         ;
;             |sign_div_unsign_rlh:divider|                                                                                               ; 157 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 157 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |lab62|Score_Board:game_score|lpm_divide:Div1|lpm_divide_ptl:auto_generated|sign_div_unsign_rlh:divider                                                                                                                                                                                                                                                                                                                     ; sign_div_unsign_rlh                               ; work         ;
;                |alt_u_div_0ie:divider|                                                                                                  ; 157 (157)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 157 (157)     ; 0 (0)             ; 0 (0)            ; 0          ; |lab62|Score_Board:game_score|lpm_divide:Div1|lpm_divide_ptl:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_0ie:divider                                                                                                                                                                                                                                                                                               ; alt_u_div_0ie                                     ; work         ;
;       |lpm_divide:Div2|                                                                                                                 ; 123 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 123 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |lab62|Score_Board:game_score|lpm_divide:Div2                                                                                                                                                                                                                                                                                                                                                                               ; lpm_divide                                        ; work         ;
;          |lpm_divide_3vl:auto_generated|                                                                                                ; 123 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 123 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |lab62|Score_Board:game_score|lpm_divide:Div2|lpm_divide_3vl:auto_generated                                                                                                                                                                                                                                                                                                                                                 ; lpm_divide_3vl                                    ; work         ;
;             |sign_div_unsign_5nh:divider|                                                                                               ; 123 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 123 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |lab62|Score_Board:game_score|lpm_divide:Div2|lpm_divide_3vl:auto_generated|sign_div_unsign_5nh:divider                                                                                                                                                                                                                                                                                                                     ; sign_div_unsign_5nh                               ; work         ;
;                |alt_u_div_kke:divider|                                                                                                  ; 123 (123)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 123 (123)     ; 0 (0)             ; 0 (0)            ; 0          ; |lab62|Score_Board:game_score|lpm_divide:Div2|lpm_divide_3vl:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_kke:divider                                                                                                                                                                                                                                                                                               ; alt_u_div_kke                                     ; work         ;
;       |lpm_divide:Mod0|                                                                                                                 ; 161 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 161 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |lab62|Score_Board:game_score|lpm_divide:Mod0                                                                                                                                                                                                                                                                                                                                                                               ; lpm_divide                                        ; work         ;
;          |lpm_divide_qll:auto_generated|                                                                                                ; 161 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 161 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |lab62|Score_Board:game_score|lpm_divide:Mod0|lpm_divide_qll:auto_generated                                                                                                                                                                                                                                                                                                                                                 ; lpm_divide_qll                                    ; work         ;
;             |sign_div_unsign_plh:divider|                                                                                               ; 161 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 161 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |lab62|Score_Board:game_score|lpm_divide:Mod0|lpm_divide_qll:auto_generated|sign_div_unsign_plh:divider                                                                                                                                                                                                                                                                                                                     ; sign_div_unsign_plh                               ; work         ;
;                |alt_u_div_she:divider|                                                                                                  ; 161 (161)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 161 (161)     ; 0 (0)             ; 0 (0)            ; 0          ; |lab62|Score_Board:game_score|lpm_divide:Mod0|lpm_divide_qll:auto_generated|sign_div_unsign_plh:divider|alt_u_div_she:divider                                                                                                                                                                                                                                                                                               ; alt_u_div_she                                     ; work         ;
;       |lpm_divide:Mod1|                                                                                                                 ; 125 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 125 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |lab62|Score_Board:game_score|lpm_divide:Mod1                                                                                                                                                                                                                                                                                                                                                                               ; lpm_divide                                        ; work         ;
;          |lpm_divide_qll:auto_generated|                                                                                                ; 125 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 125 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |lab62|Score_Board:game_score|lpm_divide:Mod1|lpm_divide_qll:auto_generated                                                                                                                                                                                                                                                                                                                                                 ; lpm_divide_qll                                    ; work         ;
;             |sign_div_unsign_plh:divider|                                                                                               ; 125 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 125 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |lab62|Score_Board:game_score|lpm_divide:Mod1|lpm_divide_qll:auto_generated|sign_div_unsign_plh:divider                                                                                                                                                                                                                                                                                                                     ; sign_div_unsign_plh                               ; work         ;
;                |alt_u_div_she:divider|                                                                                                  ; 125 (125)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 125 (125)     ; 0 (0)             ; 0 (0)            ; 0          ; |lab62|Score_Board:game_score|lpm_divide:Mod1|lpm_divide_qll:auto_generated|sign_div_unsign_plh:divider|alt_u_div_she:divider                                                                                                                                                                                                                                                                                               ; alt_u_div_she                                     ; work         ;
;       |lpm_divide:Mod2|                                                                                                                 ; 74 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 74 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lab62|Score_Board:game_score|lpm_divide:Mod2                                                                                                                                                                                                                                                                                                                                                                               ; lpm_divide                                        ; work         ;
;          |lpm_divide_qll:auto_generated|                                                                                                ; 74 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 74 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lab62|Score_Board:game_score|lpm_divide:Mod2|lpm_divide_qll:auto_generated                                                                                                                                                                                                                                                                                                                                                 ; lpm_divide_qll                                    ; work         ;
;             |sign_div_unsign_plh:divider|                                                                                               ; 74 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 74 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lab62|Score_Board:game_score|lpm_divide:Mod2|lpm_divide_qll:auto_generated|sign_div_unsign_plh:divider                                                                                                                                                                                                                                                                                                                     ; sign_div_unsign_plh                               ; work         ;
;                |alt_u_div_she:divider|                                                                                                  ; 74 (74)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 74 (74)       ; 0 (0)             ; 0 (0)            ; 0          ; |lab62|Score_Board:game_score|lpm_divide:Mod2|lpm_divide_qll:auto_generated|sign_div_unsign_plh:divider|alt_u_div_she:divider                                                                                                                                                                                                                                                                                               ; alt_u_div_she                                     ; work         ;
;    |block_shape:shape_n_rot|                                                                                                            ; 12 (12)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)       ; 0 (0)             ; 0 (0)            ; 0          ; |lab62|block_shape:shape_n_rot                                                                                                                                                                                                                                                                                                                                                                                              ; block_shape                                       ; work         ;
;    |color_mapper:color|                                                                                                                 ; 1891 (1203)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1891 (1203)   ; 0 (0)             ; 0 (0)            ; 0          ; |lab62|color_mapper:color                                                                                                                                                                                                                                                                                                                                                                                                   ; color_mapper                                      ; work         ;
;       |lpm_divide:Div0|                                                                                                                 ; 85 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 85 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lab62|color_mapper:color|lpm_divide:Div0                                                                                                                                                                                                                                                                                                                                                                                   ; lpm_divide                                        ; work         ;
;          |lpm_divide_jtl:auto_generated|                                                                                                ; 85 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 85 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lab62|color_mapper:color|lpm_divide:Div0|lpm_divide_jtl:auto_generated                                                                                                                                                                                                                                                                                                                                                     ; lpm_divide_jtl                                    ; work         ;
;             |sign_div_unsign_llh:divider|                                                                                               ; 85 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 85 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lab62|color_mapper:color|lpm_divide:Div0|lpm_divide_jtl:auto_generated|sign_div_unsign_llh:divider                                                                                                                                                                                                                                                                                                                         ; sign_div_unsign_llh                               ; work         ;
;                |alt_u_div_khe:divider|                                                                                                  ; 85 (85)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 85 (85)       ; 0 (0)             ; 0 (0)            ; 0          ; |lab62|color_mapper:color|lpm_divide:Div0|lpm_divide_jtl:auto_generated|sign_div_unsign_llh:divider|alt_u_div_khe:divider                                                                                                                                                                                                                                                                                                   ; alt_u_div_khe                                     ; work         ;
;       |lpm_divide:Div1|                                                                                                                 ; 89 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 89 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lab62|color_mapper:color|lpm_divide:Div1                                                                                                                                                                                                                                                                                                                                                                                   ; lpm_divide                                        ; work         ;
;          |lpm_divide_itl:auto_generated|                                                                                                ; 89 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 89 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lab62|color_mapper:color|lpm_divide:Div1|lpm_divide_itl:auto_generated                                                                                                                                                                                                                                                                                                                                                     ; lpm_divide_itl                                    ; work         ;
;             |sign_div_unsign_klh:divider|                                                                                               ; 89 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 89 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lab62|color_mapper:color|lpm_divide:Div1|lpm_divide_itl:auto_generated|sign_div_unsign_klh:divider                                                                                                                                                                                                                                                                                                                         ; sign_div_unsign_klh                               ; work         ;
;                |alt_u_div_ihe:divider|                                                                                                  ; 89 (89)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 89 (89)       ; 0 (0)             ; 0 (0)            ; 0          ; |lab62|color_mapper:color|lpm_divide:Div1|lpm_divide_itl:auto_generated|sign_div_unsign_klh:divider|alt_u_div_ihe:divider                                                                                                                                                                                                                                                                                                   ; alt_u_div_ihe                                     ; work         ;
;       |lpm_divide:Div2|                                                                                                                 ; 89 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 89 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lab62|color_mapper:color|lpm_divide:Div2                                                                                                                                                                                                                                                                                                                                                                                   ; lpm_divide                                        ; work         ;
;          |lpm_divide_itl:auto_generated|                                                                                                ; 89 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 89 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lab62|color_mapper:color|lpm_divide:Div2|lpm_divide_itl:auto_generated                                                                                                                                                                                                                                                                                                                                                     ; lpm_divide_itl                                    ; work         ;
;             |sign_div_unsign_klh:divider|                                                                                               ; 89 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 89 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lab62|color_mapper:color|lpm_divide:Div2|lpm_divide_itl:auto_generated|sign_div_unsign_klh:divider                                                                                                                                                                                                                                                                                                                         ; sign_div_unsign_klh                               ; work         ;
;                |alt_u_div_ihe:divider|                                                                                                  ; 89 (89)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 89 (89)       ; 0 (0)             ; 0 (0)            ; 0          ; |lab62|color_mapper:color|lpm_divide:Div2|lpm_divide_itl:auto_generated|sign_div_unsign_klh:divider|alt_u_div_ihe:divider                                                                                                                                                                                                                                                                                                   ; alt_u_div_ihe                                     ; work         ;
;       |lpm_divide:Div3|                                                                                                                 ; 73 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 73 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lab62|color_mapper:color|lpm_divide:Div3                                                                                                                                                                                                                                                                                                                                                                                   ; lpm_divide                                        ; work         ;
;          |lpm_divide_htl:auto_generated|                                                                                                ; 73 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 73 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lab62|color_mapper:color|lpm_divide:Div3|lpm_divide_htl:auto_generated                                                                                                                                                                                                                                                                                                                                                     ; lpm_divide_htl                                    ; work         ;
;             |sign_div_unsign_jlh:divider|                                                                                               ; 73 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 73 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lab62|color_mapper:color|lpm_divide:Div3|lpm_divide_htl:auto_generated|sign_div_unsign_jlh:divider                                                                                                                                                                                                                                                                                                                         ; sign_div_unsign_jlh                               ; work         ;
;                |alt_u_div_ghe:divider|                                                                                                  ; 73 (73)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 73 (73)       ; 0 (0)             ; 0 (0)            ; 0          ; |lab62|color_mapper:color|lpm_divide:Div3|lpm_divide_htl:auto_generated|sign_div_unsign_jlh:divider|alt_u_div_ghe:divider                                                                                                                                                                                                                                                                                                   ; alt_u_div_ghe                                     ; work         ;
;       |lpm_divide:Mod0|                                                                                                                 ; 90 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 90 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lab62|color_mapper:color|lpm_divide:Mod0                                                                                                                                                                                                                                                                                                                                                                                   ; lpm_divide                                        ; work         ;
;          |lpm_divide_mll:auto_generated|                                                                                                ; 90 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 90 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lab62|color_mapper:color|lpm_divide:Mod0|lpm_divide_mll:auto_generated                                                                                                                                                                                                                                                                                                                                                     ; lpm_divide_mll                                    ; work         ;
;             |sign_div_unsign_llh:divider|                                                                                               ; 90 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 90 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lab62|color_mapper:color|lpm_divide:Mod0|lpm_divide_mll:auto_generated|sign_div_unsign_llh:divider                                                                                                                                                                                                                                                                                                                         ; sign_div_unsign_llh                               ; work         ;
;                |alt_u_div_khe:divider|                                                                                                  ; 90 (90)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 90 (90)       ; 0 (0)             ; 0 (0)            ; 0          ; |lab62|color_mapper:color|lpm_divide:Mod0|lpm_divide_mll:auto_generated|sign_div_unsign_llh:divider|alt_u_div_khe:divider                                                                                                                                                                                                                                                                                                   ; alt_u_div_khe                                     ; work         ;
;       |lpm_divide:Mod1|                                                                                                                 ; 93 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 93 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lab62|color_mapper:color|lpm_divide:Mod1                                                                                                                                                                                                                                                                                                                                                                                   ; lpm_divide                                        ; work         ;
;          |lpm_divide_lll:auto_generated|                                                                                                ; 93 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 93 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lab62|color_mapper:color|lpm_divide:Mod1|lpm_divide_lll:auto_generated                                                                                                                                                                                                                                                                                                                                                     ; lpm_divide_lll                                    ; work         ;
;             |sign_div_unsign_klh:divider|                                                                                               ; 93 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 93 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lab62|color_mapper:color|lpm_divide:Mod1|lpm_divide_lll:auto_generated|sign_div_unsign_klh:divider                                                                                                                                                                                                                                                                                                                         ; sign_div_unsign_klh                               ; work         ;
;                |alt_u_div_ihe:divider|                                                                                                  ; 93 (93)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 93 (93)       ; 0 (0)             ; 0 (0)            ; 0          ; |lab62|color_mapper:color|lpm_divide:Mod1|lpm_divide_lll:auto_generated|sign_div_unsign_klh:divider|alt_u_div_ihe:divider                                                                                                                                                                                                                                                                                                   ; alt_u_div_ihe                                     ; work         ;
;       |lpm_divide:Mod2|                                                                                                                 ; 93 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 93 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lab62|color_mapper:color|lpm_divide:Mod2                                                                                                                                                                                                                                                                                                                                                                                   ; lpm_divide                                        ; work         ;
;          |lpm_divide_lll:auto_generated|                                                                                                ; 93 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 93 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lab62|color_mapper:color|lpm_divide:Mod2|lpm_divide_lll:auto_generated                                                                                                                                                                                                                                                                                                                                                     ; lpm_divide_lll                                    ; work         ;
;             |sign_div_unsign_klh:divider|                                                                                               ; 93 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 93 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lab62|color_mapper:color|lpm_divide:Mod2|lpm_divide_lll:auto_generated|sign_div_unsign_klh:divider                                                                                                                                                                                                                                                                                                                         ; sign_div_unsign_klh                               ; work         ;
;                |alt_u_div_ihe:divider|                                                                                                  ; 93 (93)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 93 (93)       ; 0 (0)             ; 0 (0)            ; 0          ; |lab62|color_mapper:color|lpm_divide:Mod2|lpm_divide_lll:auto_generated|sign_div_unsign_klh:divider|alt_u_div_ihe:divider                                                                                                                                                                                                                                                                                                   ; alt_u_div_ihe                                     ; work         ;
;       |lpm_divide:Mod3|                                                                                                                 ; 76 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 76 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lab62|color_mapper:color|lpm_divide:Mod3                                                                                                                                                                                                                                                                                                                                                                                   ; lpm_divide                                        ; work         ;
;          |lpm_divide_kll:auto_generated|                                                                                                ; 76 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 76 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lab62|color_mapper:color|lpm_divide:Mod3|lpm_divide_kll:auto_generated                                                                                                                                                                                                                                                                                                                                                     ; lpm_divide_kll                                    ; work         ;
;             |sign_div_unsign_jlh:divider|                                                                                               ; 76 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 76 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lab62|color_mapper:color|lpm_divide:Mod3|lpm_divide_kll:auto_generated|sign_div_unsign_jlh:divider                                                                                                                                                                                                                                                                                                                         ; sign_div_unsign_jlh                               ; work         ;
;                |alt_u_div_ghe:divider|                                                                                                  ; 76 (76)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 76 (76)       ; 0 (0)             ; 0 (0)            ; 0          ; |lab62|color_mapper:color|lpm_divide:Mod3|lpm_divide_kll:auto_generated|sign_div_unsign_jlh:divider|alt_u_div_ghe:divider                                                                                                                                                                                                                                                                                                   ; alt_u_div_ghe                                     ; work         ;
;    |datapath:Tetris|                                                                                                                    ; 34456 (0)     ; 2761 (0)                  ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 31695 (0)     ; 129 (0)           ; 2632 (0)         ; 0          ; |lab62|datapath:Tetris                                                                                                                                                                                                                                                                                                                                                                                                      ; datapath                                          ; work         ;
;       |Check_Pixel_Map:checkmap0|                                                                                                       ; 3701 (3558)   ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3677 (3534)   ; 4 (4)             ; 20 (19)          ; 0          ; |lab62|datapath:Tetris|Check_Pixel_Map:checkmap0                                                                                                                                                                                                                                                                                                                                                                            ; Check_Pixel_Map                                   ; work         ;
;          |lpm_divide:Div0|                                                                                                              ; 34 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 34 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lab62|datapath:Tetris|Check_Pixel_Map:checkmap0|lpm_divide:Div0                                                                                                                                                                                                                                                                                                                                                            ; lpm_divide                                        ; work         ;
;             |lpm_divide_jtl:auto_generated|                                                                                             ; 34 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 34 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lab62|datapath:Tetris|Check_Pixel_Map:checkmap0|lpm_divide:Div0|lpm_divide_jtl:auto_generated                                                                                                                                                                                                                                                                                                                              ; lpm_divide_jtl                                    ; work         ;
;                |sign_div_unsign_llh:divider|                                                                                            ; 34 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 34 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lab62|datapath:Tetris|Check_Pixel_Map:checkmap0|lpm_divide:Div0|lpm_divide_jtl:auto_generated|sign_div_unsign_llh:divider                                                                                                                                                                                                                                                                                                  ; sign_div_unsign_llh                               ; work         ;
;                   |alt_u_div_khe:divider|                                                                                               ; 34 (34)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 34 (34)       ; 0 (0)             ; 0 (0)            ; 0          ; |lab62|datapath:Tetris|Check_Pixel_Map:checkmap0|lpm_divide:Div0|lpm_divide_jtl:auto_generated|sign_div_unsign_llh:divider|alt_u_div_khe:divider                                                                                                                                                                                                                                                                            ; alt_u_div_khe                                     ; work         ;
;          |lpm_divide:Div1|                                                                                                              ; 34 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 34 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lab62|datapath:Tetris|Check_Pixel_Map:checkmap0|lpm_divide:Div1                                                                                                                                                                                                                                                                                                                                                            ; lpm_divide                                        ; work         ;
;             |lpm_divide_jtl:auto_generated|                                                                                             ; 34 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 34 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lab62|datapath:Tetris|Check_Pixel_Map:checkmap0|lpm_divide:Div1|lpm_divide_jtl:auto_generated                                                                                                                                                                                                                                                                                                                              ; lpm_divide_jtl                                    ; work         ;
;                |sign_div_unsign_llh:divider|                                                                                            ; 34 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 34 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lab62|datapath:Tetris|Check_Pixel_Map:checkmap0|lpm_divide:Div1|lpm_divide_jtl:auto_generated|sign_div_unsign_llh:divider                                                                                                                                                                                                                                                                                                  ; sign_div_unsign_llh                               ; work         ;
;                   |alt_u_div_khe:divider|                                                                                               ; 34 (34)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 34 (34)       ; 0 (0)             ; 0 (0)            ; 0          ; |lab62|datapath:Tetris|Check_Pixel_Map:checkmap0|lpm_divide:Div1|lpm_divide_jtl:auto_generated|sign_div_unsign_llh:divider|alt_u_div_khe:divider                                                                                                                                                                                                                                                                            ; alt_u_div_khe                                     ; work         ;
;          |lpm_divide:Mod0|                                                                                                              ; 38 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 38 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lab62|datapath:Tetris|Check_Pixel_Map:checkmap0|lpm_divide:Mod0                                                                                                                                                                                                                                                                                                                                                            ; lpm_divide                                        ; work         ;
;             |lpm_divide_mll:auto_generated|                                                                                             ; 38 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 38 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lab62|datapath:Tetris|Check_Pixel_Map:checkmap0|lpm_divide:Mod0|lpm_divide_mll:auto_generated                                                                                                                                                                                                                                                                                                                              ; lpm_divide_mll                                    ; work         ;
;                |sign_div_unsign_llh:divider|                                                                                            ; 38 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 38 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lab62|datapath:Tetris|Check_Pixel_Map:checkmap0|lpm_divide:Mod0|lpm_divide_mll:auto_generated|sign_div_unsign_llh:divider                                                                                                                                                                                                                                                                                                  ; sign_div_unsign_llh                               ; work         ;
;                   |alt_u_div_khe:divider|                                                                                               ; 38 (38)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 38 (38)       ; 0 (0)             ; 0 (0)            ; 0          ; |lab62|datapath:Tetris|Check_Pixel_Map:checkmap0|lpm_divide:Mod0|lpm_divide_mll:auto_generated|sign_div_unsign_llh:divider|alt_u_div_khe:divider                                                                                                                                                                                                                                                                            ; alt_u_div_khe                                     ; work         ;
;          |lpm_divide:Mod1|                                                                                                              ; 38 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 37 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |lab62|datapath:Tetris|Check_Pixel_Map:checkmap0|lpm_divide:Mod1                                                                                                                                                                                                                                                                                                                                                            ; lpm_divide                                        ; work         ;
;             |lpm_divide_mll:auto_generated|                                                                                             ; 38 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 37 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |lab62|datapath:Tetris|Check_Pixel_Map:checkmap0|lpm_divide:Mod1|lpm_divide_mll:auto_generated                                                                                                                                                                                                                                                                                                                              ; lpm_divide_mll                                    ; work         ;
;                |sign_div_unsign_llh:divider|                                                                                            ; 38 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 37 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |lab62|datapath:Tetris|Check_Pixel_Map:checkmap0|lpm_divide:Mod1|lpm_divide_mll:auto_generated|sign_div_unsign_llh:divider                                                                                                                                                                                                                                                                                                  ; sign_div_unsign_llh                               ; work         ;
;                   |alt_u_div_khe:divider|                                                                                               ; 38 (38)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 37 (37)       ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|datapath:Tetris|Check_Pixel_Map:checkmap0|lpm_divide:Mod1|lpm_divide_mll:auto_generated|sign_div_unsign_llh:divider|alt_u_div_khe:divider                                                                                                                                                                                                                                                                            ; alt_u_div_khe                                     ; work         ;
;       |Datapath_state_machine:dsm0|                                                                                                     ; 258 (258)     ; 249 (249)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)         ; 120 (120)         ; 129 (129)        ; 0          ; |lab62|datapath:Tetris|Datapath_state_machine:dsm0                                                                                                                                                                                                                                                                                                                                                                          ; Datapath_state_machine                            ; work         ;
;       |Load_Pixel_Map:loadmap0|                                                                                                         ; 28702 (28702) ; 803 (803)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 27891 (27891) ; 0 (0)             ; 811 (811)        ; 0          ; |lab62|datapath:Tetris|Load_Pixel_Map:loadmap0                                                                                                                                                                                                                                                                                                                                                                              ; Load_Pixel_Map                                    ; work         ;
;       |Pixel_Map_Reg:realpixmap|                                                                                                        ; 806 (806)     ; 800 (800)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)         ; 1 (1)             ; 799 (799)        ; 0          ; |lab62|datapath:Tetris|Pixel_Map_Reg:realpixmap                                                                                                                                                                                                                                                                                                                                                                             ; Pixel_Map_Reg                                     ; work         ;
;       |block:block_inst|                                                                                                                ; 186 (186)     ; 85 (85)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 101 (101)     ; 2 (2)             ; 83 (83)          ; 0          ; |lab62|datapath:Tetris|block:block_inst                                                                                                                                                                                                                                                                                                                                                                                     ; block                                             ; work         ;
;       |frame_buffer:temppixmap|                                                                                                         ; 879 (0)       ; 800 (0)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)        ; 2 (0)             ; 866 (0)          ; 0          ; |lab62|datapath:Tetris|frame_buffer:temppixmap                                                                                                                                                                                                                                                                                                                                                                              ; frame_buffer                                      ; work         ;
;          |Row_Reg:row0|                                                                                                                 ; 47 (47)       ; 40 (40)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)         ; 0 (0)             ; 46 (46)          ; 0          ; |lab62|datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row0                                                                                                                                                                                                                                                                                                                                                                 ; Row_Reg                                           ; work         ;
;          |Row_Reg:row10|                                                                                                                ; 44 (44)       ; 40 (40)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)         ; 0 (0)             ; 43 (43)          ; 0          ; |lab62|datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row10                                                                                                                                                                                                                                                                                                                                                                ; Row_Reg                                           ; work         ;
;          |Row_Reg:row11|                                                                                                                ; 43 (43)       ; 40 (40)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 43 (43)          ; 0          ; |lab62|datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row11                                                                                                                                                                                                                                                                                                                                                                ; Row_Reg                                           ; work         ;
;          |Row_Reg:row12|                                                                                                                ; 43 (43)       ; 40 (40)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 43 (43)          ; 0          ; |lab62|datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row12                                                                                                                                                                                                                                                                                                                                                                ; Row_Reg                                           ; work         ;
;          |Row_Reg:row13|                                                                                                                ; 43 (43)       ; 40 (40)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 43 (43)          ; 0          ; |lab62|datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row13                                                                                                                                                                                                                                                                                                                                                                ; Row_Reg                                           ; work         ;
;          |Row_Reg:row14|                                                                                                                ; 42 (42)       ; 40 (40)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 42 (42)          ; 0          ; |lab62|datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row14                                                                                                                                                                                                                                                                                                                                                                ; Row_Reg                                           ; work         ;
;          |Row_Reg:row15|                                                                                                                ; 42 (42)       ; 40 (40)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 42 (42)          ; 0          ; |lab62|datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row15                                                                                                                                                                                                                                                                                                                                                                ; Row_Reg                                           ; work         ;
;          |Row_Reg:row16|                                                                                                                ; 43 (43)       ; 40 (40)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)         ; 1 (1)             ; 41 (41)          ; 0          ; |lab62|datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row16                                                                                                                                                                                                                                                                                                                                                                ; Row_Reg                                           ; work         ;
;          |Row_Reg:row17|                                                                                                                ; 41 (41)       ; 40 (40)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 41 (41)          ; 0          ; |lab62|datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row17                                                                                                                                                                                                                                                                                                                                                                ; Row_Reg                                           ; work         ;
;          |Row_Reg:row18|                                                                                                                ; 41 (41)       ; 40 (40)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 41 (41)          ; 0          ; |lab62|datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row18                                                                                                                                                                                                                                                                                                                                                                ; Row_Reg                                           ; work         ;
;          |Row_Reg:row19|                                                                                                                ; 42 (42)       ; 40 (40)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)         ; 1 (1)             ; 39 (39)          ; 0          ; |lab62|datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row19                                                                                                                                                                                                                                                                                                                                                                ; Row_Reg                                           ; work         ;
;          |Row_Reg:row1|                                                                                                                 ; 47 (47)       ; 40 (40)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)         ; 0 (0)             ; 46 (46)          ; 0          ; |lab62|datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row1                                                                                                                                                                                                                                                                                                                                                                 ; Row_Reg                                           ; work         ;
;          |Row_Reg:row2|                                                                                                                 ; 46 (46)       ; 40 (40)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)         ; 0 (0)             ; 45 (45)          ; 0          ; |lab62|datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row2                                                                                                                                                                                                                                                                                                                                                                 ; Row_Reg                                           ; work         ;
;          |Row_Reg:row3|                                                                                                                 ; 46 (46)       ; 40 (40)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)         ; 0 (0)             ; 45 (45)          ; 0          ; |lab62|datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row3                                                                                                                                                                                                                                                                                                                                                                 ; Row_Reg                                           ; work         ;
;          |Row_Reg:row4|                                                                                                                 ; 46 (46)       ; 40 (40)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 46 (46)          ; 0          ; |lab62|datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row4                                                                                                                                                                                                                                                                                                                                                                 ; Row_Reg                                           ; work         ;
;          |Row_Reg:row5|                                                                                                                 ; 45 (45)       ; 40 (40)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)         ; 0 (0)             ; 44 (44)          ; 0          ; |lab62|datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row5                                                                                                                                                                                                                                                                                                                                                                 ; Row_Reg                                           ; work         ;
;          |Row_Reg:row6|                                                                                                                 ; 45 (45)       ; 40 (40)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)         ; 0 (0)             ; 44 (44)          ; 0          ; |lab62|datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row6                                                                                                                                                                                                                                                                                                                                                                 ; Row_Reg                                           ; work         ;
;          |Row_Reg:row7|                                                                                                                 ; 45 (45)       ; 40 (40)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)         ; 0 (0)             ; 44 (44)          ; 0          ; |lab62|datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row7                                                                                                                                                                                                                                                                                                                                                                 ; Row_Reg                                           ; work         ;
;          |Row_Reg:row8|                                                                                                                 ; 44 (44)       ; 40 (40)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 44 (44)          ; 0          ; |lab62|datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row8                                                                                                                                                                                                                                                                                                                                                                 ; Row_Reg                                           ; work         ;
;          |Row_Reg:row9|                                                                                                                 ; 44 (44)       ; 40 (40)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 44 (44)          ; 0          ; |lab62|datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row9                                                                                                                                                                                                                                                                                                                                                                 ; Row_Reg                                           ; work         ;
;    |keywait:keys|                                                                                                                       ; 14 (14)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)         ; 0 (0)             ; 9 (9)            ; 0          ; |lab62|keywait:keys                                                                                                                                                                                                                                                                                                                                                                                                         ; keywait                                           ; work         ;
;    |lab62_soc:u0|                                                                                                                       ; 3233 (0)      ; 2222 (0)                  ; 0 (0)         ; 11264       ; 5    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1011 (0)      ; 601 (0)           ; 1621 (0)         ; 0          ; |lab62|lab62_soc:u0                                                                                                                                                                                                                                                                                                                                                                                                         ; lab62_soc                                         ; lab62_soc    ;
;       |altera_reset_controller:rst_controller_001|                                                                                      ; 3 (0)         ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 2 (0)             ; 1 (0)            ; 0          ; |lab62|lab62_soc:u0|altera_reset_controller:rst_controller_001                                                                                                                                                                                                                                                                                                                                                              ; altera_reset_controller                           ; lab62_soc    ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                                   ; 3 (3)         ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 2 (2)             ; 1 (1)            ; 0          ; |lab62|lab62_soc:u0|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                                                                                                   ; altera_reset_synchronizer                         ; lab62_soc    ;
;       |altera_reset_controller:rst_controller_002|                                                                                      ; 3 (0)         ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 2 (0)             ; 1 (0)            ; 0          ; |lab62|lab62_soc:u0|altera_reset_controller:rst_controller_002                                                                                                                                                                                                                                                                                                                                                              ; altera_reset_controller                           ; lab62_soc    ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                                   ; 3 (3)         ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 2 (2)             ; 1 (1)            ; 0          ; |lab62|lab62_soc:u0|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                                                                                                   ; altera_reset_synchronizer                         ; lab62_soc    ;
;       |altera_reset_controller:rst_controller|                                                                                          ; 16 (10)       ; 16 (10)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 9 (5)             ; 7 (5)            ; 0          ; |lab62|lab62_soc:u0|altera_reset_controller:rst_controller                                                                                                                                                                                                                                                                                                                                                                  ; altera_reset_controller                           ; lab62_soc    ;
;          |altera_reset_synchronizer:alt_rst_req_sync_uq1|                                                                               ; 3 (3)         ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 2 (2)             ; 1 (1)            ; 0          ; |lab62|lab62_soc:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_req_sync_uq1                                                                                                                                                                                                                                                                                                                   ; altera_reset_synchronizer                         ; lab62_soc    ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                                   ; 3 (3)         ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 2 (2)             ; 1 (1)            ; 0          ; |lab62|lab62_soc:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                                                                                                       ; altera_reset_synchronizer                         ; lab62_soc    ;
;       |lab62_soc_hex_digits_pio:hex_digits_pio|                                                                                         ; 34 (34)       ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)         ; 10 (10)           ; 22 (22)          ; 0          ; |lab62|lab62_soc:u0|lab62_soc_hex_digits_pio:hex_digits_pio                                                                                                                                                                                                                                                                                                                                                                 ; lab62_soc_hex_digits_pio                          ; lab62_soc    ;
;       |lab62_soc_jtag_uart:jtag_uart|                                                                                                   ; 164 (40)      ; 105 (13)                  ; 0 (0)         ; 1024        ; 2    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 48 (16)       ; 24 (4)            ; 92 (20)          ; 0          ; |lab62|lab62_soc:u0|lab62_soc_jtag_uart:jtag_uart                                                                                                                                                                                                                                                                                                                                                                           ; lab62_soc_jtag_uart                               ; lab62_soc    ;
;          |alt_jtag_atlantic:lab62_soc_jtag_uart_alt_jtag_atlantic|                                                                      ; 73 (73)       ; 52 (52)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (21)       ; 20 (20)           ; 32 (32)          ; 0          ; |lab62|lab62_soc:u0|lab62_soc_jtag_uart:jtag_uart|alt_jtag_atlantic:lab62_soc_jtag_uart_alt_jtag_atlantic                                                                                                                                                                                                                                                                                                                   ; alt_jtag_atlantic                                 ; work         ;
;          |lab62_soc_jtag_uart_scfifo_r:the_lab62_soc_jtag_uart_scfifo_r|                                                                ; 26 (0)        ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)         ; 0 (0)             ; 20 (0)           ; 0          ; |lab62|lab62_soc:u0|lab62_soc_jtag_uart:jtag_uart|lab62_soc_jtag_uart_scfifo_r:the_lab62_soc_jtag_uart_scfifo_r                                                                                                                                                                                                                                                                                                             ; lab62_soc_jtag_uart_scfifo_r                      ; lab62_soc    ;
;             |scfifo:rfifo|                                                                                                              ; 26 (0)        ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)         ; 0 (0)             ; 20 (0)           ; 0          ; |lab62|lab62_soc:u0|lab62_soc_jtag_uart:jtag_uart|lab62_soc_jtag_uart_scfifo_r:the_lab62_soc_jtag_uart_scfifo_r|scfifo:rfifo                                                                                                                                                                                                                                                                                                ; scfifo                                            ; work         ;
;                |scfifo_9621:auto_generated|                                                                                             ; 26 (0)        ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)         ; 0 (0)             ; 20 (0)           ; 0          ; |lab62|lab62_soc:u0|lab62_soc_jtag_uart:jtag_uart|lab62_soc_jtag_uart_scfifo_r:the_lab62_soc_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated                                                                                                                                                                                                                                                                     ; scfifo_9621                                       ; work         ;
;                   |a_dpfifo_bb01:dpfifo|                                                                                                ; 26 (0)        ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)         ; 0 (0)             ; 20 (0)           ; 0          ; |lab62|lab62_soc:u0|lab62_soc_jtag_uart:jtag_uart|lab62_soc_jtag_uart_scfifo_r:the_lab62_soc_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo                                                                                                                                                                                                                                                ; a_dpfifo_bb01                                     ; work         ;
;                      |a_fefifo_7cf:fifo_state|                                                                                          ; 14 (8)        ; 8 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)         ; 0 (0)             ; 8 (2)            ; 0          ; |lab62|lab62_soc:u0|lab62_soc_jtag_uart:jtag_uart|lab62_soc_jtag_uart_scfifo_r:the_lab62_soc_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|a_fefifo_7cf:fifo_state                                                                                                                                                                                                                        ; a_fefifo_7cf                                      ; work         ;
;                         |cntr_337:count_usedw|                                                                                          ; 6 (6)         ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 6 (6)            ; 0          ; |lab62|lab62_soc:u0|lab62_soc_jtag_uart:jtag_uart|lab62_soc_jtag_uart_scfifo_r:the_lab62_soc_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|a_fefifo_7cf:fifo_state|cntr_337:count_usedw                                                                                                                                                                                                   ; cntr_337                                          ; work         ;
;                      |altsyncram_dtn1:FIFOram|                                                                                          ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; 0          ; |lab62|lab62_soc:u0|lab62_soc_jtag_uart:jtag_uart|lab62_soc_jtag_uart_scfifo_r:the_lab62_soc_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram                                                                                                                                                                                                                        ; altsyncram_dtn1                                   ; work         ;
;                      |cntr_n2b:rd_ptr_count|                                                                                            ; 6 (6)         ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 6 (6)            ; 0          ; |lab62|lab62_soc:u0|lab62_soc_jtag_uart:jtag_uart|lab62_soc_jtag_uart_scfifo_r:the_lab62_soc_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|cntr_n2b:rd_ptr_count                                                                                                                                                                                                                          ; cntr_n2b                                          ; work         ;
;                      |cntr_n2b:wr_ptr|                                                                                                  ; 6 (6)         ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 6 (6)            ; 0          ; |lab62|lab62_soc:u0|lab62_soc_jtag_uart:jtag_uart|lab62_soc_jtag_uart_scfifo_r:the_lab62_soc_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|cntr_n2b:wr_ptr                                                                                                                                                                                                                                ; cntr_n2b                                          ; work         ;
;          |lab62_soc_jtag_uart_scfifo_w:the_lab62_soc_jtag_uart_scfifo_w|                                                                ; 25 (0)        ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)         ; 0 (0)             ; 20 (0)           ; 0          ; |lab62|lab62_soc:u0|lab62_soc_jtag_uart:jtag_uart|lab62_soc_jtag_uart_scfifo_w:the_lab62_soc_jtag_uart_scfifo_w                                                                                                                                                                                                                                                                                                             ; lab62_soc_jtag_uart_scfifo_w                      ; lab62_soc    ;
;             |scfifo:wfifo|                                                                                                              ; 25 (0)        ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)         ; 0 (0)             ; 20 (0)           ; 0          ; |lab62|lab62_soc:u0|lab62_soc_jtag_uart:jtag_uart|lab62_soc_jtag_uart_scfifo_w:the_lab62_soc_jtag_uart_scfifo_w|scfifo:wfifo                                                                                                                                                                                                                                                                                                ; scfifo                                            ; work         ;
;                |scfifo_9621:auto_generated|                                                                                             ; 25 (0)        ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)         ; 0 (0)             ; 20 (0)           ; 0          ; |lab62|lab62_soc:u0|lab62_soc_jtag_uart:jtag_uart|lab62_soc_jtag_uart_scfifo_w:the_lab62_soc_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated                                                                                                                                                                                                                                                                     ; scfifo_9621                                       ; work         ;
;                   |a_dpfifo_bb01:dpfifo|                                                                                                ; 25 (0)        ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)         ; 0 (0)             ; 20 (0)           ; 0          ; |lab62|lab62_soc:u0|lab62_soc_jtag_uart:jtag_uart|lab62_soc_jtag_uart_scfifo_w:the_lab62_soc_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo                                                                                                                                                                                                                                                ; a_dpfifo_bb01                                     ; work         ;
;                      |a_fefifo_7cf:fifo_state|                                                                                          ; 13 (7)        ; 8 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)         ; 0 (0)             ; 8 (2)            ; 0          ; |lab62|lab62_soc:u0|lab62_soc_jtag_uart:jtag_uart|lab62_soc_jtag_uart_scfifo_w:the_lab62_soc_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|a_fefifo_7cf:fifo_state                                                                                                                                                                                                                        ; a_fefifo_7cf                                      ; work         ;
;                         |cntr_337:count_usedw|                                                                                          ; 6 (6)         ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 6 (6)            ; 0          ; |lab62|lab62_soc:u0|lab62_soc_jtag_uart:jtag_uart|lab62_soc_jtag_uart_scfifo_w:the_lab62_soc_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|a_fefifo_7cf:fifo_state|cntr_337:count_usedw                                                                                                                                                                                                   ; cntr_337                                          ; work         ;
;                      |altsyncram_dtn1:FIFOram|                                                                                          ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; 0          ; |lab62|lab62_soc:u0|lab62_soc_jtag_uart:jtag_uart|lab62_soc_jtag_uart_scfifo_w:the_lab62_soc_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram                                                                                                                                                                                                                        ; altsyncram_dtn1                                   ; work         ;
;                      |cntr_n2b:rd_ptr_count|                                                                                            ; 6 (6)         ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 6 (6)            ; 0          ; |lab62|lab62_soc:u0|lab62_soc_jtag_uart:jtag_uart|lab62_soc_jtag_uart_scfifo_w:the_lab62_soc_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|cntr_n2b:rd_ptr_count                                                                                                                                                                                                                          ; cntr_n2b                                          ; work         ;
;                      |cntr_n2b:wr_ptr|                                                                                                  ; 6 (6)         ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 6 (6)            ; 0          ; |lab62|lab62_soc:u0|lab62_soc_jtag_uart:jtag_uart|lab62_soc_jtag_uart_scfifo_w:the_lab62_soc_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|cntr_n2b:wr_ptr                                                                                                                                                                                                                                ; cntr_n2b                                          ; work         ;
;       |lab62_soc_key:key|                                                                                                               ; 2 (2)         ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 2 (2)            ; 0          ; |lab62|lab62_soc:u0|lab62_soc_key:key                                                                                                                                                                                                                                                                                                                                                                                       ; lab62_soc_key                                     ; lab62_soc    ;
;       |lab62_soc_keycode:keycode|                                                                                                       ; 17 (17)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)         ; 1 (1)             ; 15 (15)          ; 0          ; |lab62|lab62_soc:u0|lab62_soc_keycode:keycode                                                                                                                                                                                                                                                                                                                                                                               ; lab62_soc_keycode                                 ; lab62_soc    ;
;       |lab62_soc_leds_pio:leds_pio|                                                                                                     ; 32 (32)       ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)         ; 13 (13)           ; 15 (15)          ; 0          ; |lab62|lab62_soc:u0|lab62_soc_leds_pio:leds_pio                                                                                                                                                                                                                                                                                                                                                                             ; lab62_soc_leds_pio                                ; lab62_soc    ;
;       |lab62_soc_mm_interconnect_0:mm_interconnect_0|                                                                                   ; 1250 (0)      ; 905 (0)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 257 (0)       ; 337 (0)           ; 656 (0)          ; 0          ; |lab62|lab62_soc:u0|lab62_soc_mm_interconnect_0:mm_interconnect_0                                                                                                                                                                                                                                                                                                                                                           ; lab62_soc_mm_interconnect_0                       ; lab62_soc    ;
;          |altera_avalon_sc_fifo:hex_digits_pio_s1_agent_rsp_fifo|                                                                       ; 3 (3)         ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)         ; 0 (0)             ; 2 (2)            ; 0          ; |lab62|lab62_soc:u0|lab62_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:hex_digits_pio_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                    ; altera_avalon_sc_fifo                             ; lab62_soc    ;
;          |altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_agent_rsp_fifo|                                                             ; 5 (5)         ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)         ; 0 (0)             ; 2 (2)            ; 0          ; |lab62|lab62_soc:u0|lab62_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_agent_rsp_fifo                                                                                                                                                                                                                                                                                          ; altera_avalon_sc_fifo                             ; lab62_soc    ;
;          |altera_avalon_sc_fifo:key_s1_agent_rsp_fifo|                                                                                  ; 2 (2)         ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 2 (2)            ; 0          ; |lab62|lab62_soc:u0|lab62_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:key_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                               ; altera_avalon_sc_fifo                             ; lab62_soc    ;
;          |altera_avalon_sc_fifo:keycode_s1_agent_rsp_fifo|                                                                              ; 3 (3)         ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)         ; 0 (0)             ; 2 (2)            ; 0          ; |lab62|lab62_soc:u0|lab62_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:keycode_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                           ; altera_avalon_sc_fifo                             ; lab62_soc    ;
;          |altera_avalon_sc_fifo:leds_pio_s1_agent_rsp_fifo|                                                                             ; 7 (7)         ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)         ; 0 (0)             ; 6 (6)            ; 0          ; |lab62|lab62_soc:u0|lab62_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:leds_pio_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                          ; altera_avalon_sc_fifo                             ; lab62_soc    ;
;          |altera_avalon_sc_fifo:nios2_gen2_0_debug_mem_slave_agent_rsp_fifo|                                                            ; 10 (10)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)         ; 0 (0)             ; 6 (6)            ; 0          ; |lab62|lab62_soc:u0|lab62_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:nios2_gen2_0_debug_mem_slave_agent_rsp_fifo                                                                                                                                                                                                                                                                                         ; altera_avalon_sc_fifo                             ; lab62_soc    ;
;          |altera_avalon_sc_fifo:sdram_pll_pll_slave_agent_rsp_fifo|                                                                     ; 9 (9)         ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)         ; 0 (0)             ; 6 (6)            ; 0          ; |lab62|lab62_soc:u0|lab62_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_pll_pll_slave_agent_rsp_fifo                                                                                                                                                                                                                                                                                                  ; altera_avalon_sc_fifo                             ; lab62_soc    ;
;          |altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|                                                                              ; 183 (183)     ; 170 (170)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)       ; 78 (78)           ; 93 (93)          ; 0          ; |lab62|lab62_soc:u0|lab62_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo                                                                                                                                                                                                                                                                                                           ; altera_avalon_sc_fifo                             ; lab62_soc    ;
;          |altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|                                                                                ; 90 (90)       ; 80 (80)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)       ; 7 (7)             ; 73 (73)          ; 0          ; |lab62|lab62_soc:u0|lab62_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                             ; altera_avalon_sc_fifo                             ; lab62_soc    ;
;          |altera_avalon_sc_fifo:spi_spi_control_port_agent_rsp_fifo|                                                                    ; 4 (4)         ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)         ; 0 (0)             ; 2 (2)            ; 0          ; |lab62|lab62_soc:u0|lab62_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:spi_spi_control_port_agent_rsp_fifo                                                                                                                                                                                                                                                                                                 ; altera_avalon_sc_fifo                             ; lab62_soc    ;
;          |altera_avalon_sc_fifo:sysid_qsys_0_control_slave_agent_rsp_fifo|                                                              ; 7 (7)         ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)         ; 0 (0)             ; 6 (6)            ; 0          ; |lab62|lab62_soc:u0|lab62_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sysid_qsys_0_control_slave_agent_rsp_fifo                                                                                                                                                                                                                                                                                           ; altera_avalon_sc_fifo                             ; lab62_soc    ;
;          |altera_avalon_sc_fifo:timer_s1_agent_rsp_fifo|                                                                                ; 4 (4)         ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)         ; 0 (0)             ; 2 (2)            ; 0          ; |lab62|lab62_soc:u0|lab62_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:timer_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                             ; altera_avalon_sc_fifo                             ; lab62_soc    ;
;          |altera_avalon_sc_fifo:usb_gpx_s1_agent_rsp_fifo|                                                                              ; 2 (2)         ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 2 (2)            ; 0          ; |lab62|lab62_soc:u0|lab62_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:usb_gpx_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                           ; altera_avalon_sc_fifo                             ; lab62_soc    ;
;          |altera_avalon_sc_fifo:usb_irq_s1_agent_rsp_fifo|                                                                              ; 2 (2)         ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 2 (2)            ; 0          ; |lab62|lab62_soc:u0|lab62_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:usb_irq_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                           ; altera_avalon_sc_fifo                             ; lab62_soc    ;
;          |altera_avalon_sc_fifo:usb_rst_s1_agent_rsp_fifo|                                                                              ; 4 (4)         ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)         ; 0 (0)             ; 2 (2)            ; 0          ; |lab62|lab62_soc:u0|lab62_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:usb_rst_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                           ; altera_avalon_sc_fifo                             ; lab62_soc    ;
;          |altera_avalon_st_handshake_clock_crosser:crosser_001|                                                                         ; 77 (0)        ; 74 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)         ; 58 (0)            ; 17 (0)           ; 0          ; |lab62|lab62_soc:u0|lab62_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001                                                                                                                                                                                                                                                                                                      ; altera_avalon_st_handshake_clock_crosser          ; lab62_soc    ;
;             |altera_avalon_st_clock_crosser:clock_xer|                                                                                  ; 77 (73)       ; 74 (70)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)         ; 58 (55)           ; 17 (17)          ; 0          ; |lab62|lab62_soc:u0|lab62_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                                                                                             ; altera_avalon_st_clock_crosser                    ; lab62_soc    ;
;                |altera_std_synchronizer_nocut:in_to_out_synchronizer|                                                                   ; 2 (2)         ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 2 (2)             ; 0 (0)            ; 0          ; |lab62|lab62_soc:u0|lab62_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:in_to_out_synchronizer                                                                                                                                                                                                        ; altera_std_synchronizer_nocut                     ; lab62_soc    ;
;                |altera_std_synchronizer_nocut:out_to_in_synchronizer|                                                                   ; 2 (2)         ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 1 (1)             ; 1 (1)            ; 0          ; |lab62|lab62_soc:u0|lab62_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:out_to_in_synchronizer                                                                                                                                                                                                        ; altera_std_synchronizer_nocut                     ; lab62_soc    ;
;          |altera_avalon_st_handshake_clock_crosser:crosser_002|                                                                         ; 71 (0)        ; 70 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)         ; 14 (0)            ; 56 (0)           ; 0          ; |lab62|lab62_soc:u0|lab62_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_002                                                                                                                                                                                                                                                                                                      ; altera_avalon_st_handshake_clock_crosser          ; lab62_soc    ;
;             |altera_avalon_st_clock_crosser:clock_xer|                                                                                  ; 71 (67)       ; 70 (66)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)         ; 14 (11)           ; 56 (55)          ; 0          ; |lab62|lab62_soc:u0|lab62_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                                                                                             ; altera_avalon_st_clock_crosser                    ; lab62_soc    ;
;                |altera_std_synchronizer_nocut:in_to_out_synchronizer|                                                                   ; 2 (2)         ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 2 (2)             ; 0 (0)            ; 0          ; |lab62|lab62_soc:u0|lab62_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:in_to_out_synchronizer                                                                                                                                                                                                        ; altera_std_synchronizer_nocut                     ; lab62_soc    ;
;                |altera_std_synchronizer_nocut:out_to_in_synchronizer|                                                                   ; 2 (2)         ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 1 (1)             ; 1 (1)            ; 0          ; |lab62|lab62_soc:u0|lab62_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:out_to_in_synchronizer                                                                                                                                                                                                        ; altera_std_synchronizer_nocut                     ; lab62_soc    ;
;          |altera_avalon_st_handshake_clock_crosser:crosser_003|                                                                         ; 71 (0)        ; 70 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)         ; 42 (0)            ; 28 (0)           ; 0          ; |lab62|lab62_soc:u0|lab62_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_003                                                                                                                                                                                                                                                                                                      ; altera_avalon_st_handshake_clock_crosser          ; lab62_soc    ;
;             |altera_avalon_st_clock_crosser:clock_xer|                                                                                  ; 71 (67)       ; 70 (66)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)         ; 42 (39)           ; 28 (28)          ; 0          ; |lab62|lab62_soc:u0|lab62_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                                                                                             ; altera_avalon_st_clock_crosser                    ; lab62_soc    ;
;                |altera_std_synchronizer_nocut:in_to_out_synchronizer|                                                                   ; 2 (2)         ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 2 (2)             ; 0 (0)            ; 0          ; |lab62|lab62_soc:u0|lab62_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:in_to_out_synchronizer                                                                                                                                                                                                        ; altera_std_synchronizer_nocut                     ; lab62_soc    ;
;                |altera_std_synchronizer_nocut:out_to_in_synchronizer|                                                                   ; 2 (2)         ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 1 (1)             ; 1 (1)            ; 0          ; |lab62|lab62_soc:u0|lab62_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:out_to_in_synchronizer                                                                                                                                                                                                        ; altera_std_synchronizer_nocut                     ; lab62_soc    ;
;          |altera_avalon_st_handshake_clock_crosser:crosser|                                                                             ; 143 (0)       ; 140 (0)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)         ; 125 (0)           ; 16 (0)           ; 0          ; |lab62|lab62_soc:u0|lab62_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser                                                                                                                                                                                                                                                                                                          ; altera_avalon_st_handshake_clock_crosser          ; lab62_soc    ;
;             |altera_avalon_st_clock_crosser:clock_xer|                                                                                  ; 143 (140)     ; 140 (136)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)         ; 125 (123)         ; 16 (15)          ; 0          ; |lab62|lab62_soc:u0|lab62_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                                                                                                 ; altera_avalon_st_clock_crosser                    ; lab62_soc    ;
;                |altera_std_synchronizer_nocut:in_to_out_synchronizer|                                                                   ; 2 (2)         ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 1 (1)             ; 1 (1)            ; 0          ; |lab62|lab62_soc:u0|lab62_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:in_to_out_synchronizer                                                                                                                                                                                                            ; altera_std_synchronizer_nocut                     ; lab62_soc    ;
;                |altera_std_synchronizer_nocut:out_to_in_synchronizer|                                                                   ; 2 (2)         ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 1 (1)             ; 1 (1)            ; 0          ; |lab62|lab62_soc:u0|lab62_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:out_to_in_synchronizer                                                                                                                                                                                                            ; altera_std_synchronizer_nocut                     ; lab62_soc    ;
;          |altera_merlin_master_agent:nios2_gen2_0_data_master_agent|                                                                    ; 2 (2)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)         ; 0 (0)             ; 0 (0)            ; 0          ; |lab62|lab62_soc:u0|lab62_soc_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:nios2_gen2_0_data_master_agent                                                                                                                                                                                                                                                                                                 ; altera_merlin_master_agent                        ; lab62_soc    ;
;          |altera_merlin_master_translator:nios2_gen2_0_data_master_translator|                                                          ; 8 (8)         ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)         ; 0 (0)             ; 3 (3)            ; 0          ; |lab62|lab62_soc:u0|lab62_soc_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:nios2_gen2_0_data_master_translator                                                                                                                                                                                                                                                                                       ; altera_merlin_master_translator                   ; lab62_soc    ;
;          |altera_merlin_master_translator:nios2_gen2_0_instruction_master_translator|                                                   ; 3 (3)         ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)         ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|lab62_soc:u0|lab62_soc_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:nios2_gen2_0_instruction_master_translator                                                                                                                                                                                                                                                                                ; altera_merlin_master_translator                   ; lab62_soc    ;
;          |altera_merlin_slave_agent:hex_digits_pio_s1_agent|                                                                            ; 1 (1)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)         ; 0 (0)             ; 0 (0)            ; 0          ; |lab62|lab62_soc:u0|lab62_soc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:hex_digits_pio_s1_agent                                                                                                                                                                                                                                                                                                         ; altera_merlin_slave_agent                         ; lab62_soc    ;
;          |altera_merlin_slave_agent:key_s1_agent|                                                                                       ; 1 (1)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)         ; 0 (0)             ; 0 (0)            ; 0          ; |lab62|lab62_soc:u0|lab62_soc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:key_s1_agent                                                                                                                                                                                                                                                                                                                    ; altera_merlin_slave_agent                         ; lab62_soc    ;
;          |altera_merlin_slave_agent:keycode_s1_agent|                                                                                   ; 1 (1)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)         ; 0 (0)             ; 0 (0)            ; 0          ; |lab62|lab62_soc:u0|lab62_soc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:keycode_s1_agent                                                                                                                                                                                                                                                                                                                ; altera_merlin_slave_agent                         ; lab62_soc    ;
;          |altera_merlin_slave_agent:leds_pio_s1_agent|                                                                                  ; 2 (2)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)         ; 0 (0)             ; 0 (0)            ; 0          ; |lab62|lab62_soc:u0|lab62_soc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:leds_pio_s1_agent                                                                                                                                                                                                                                                                                                               ; altera_merlin_slave_agent                         ; lab62_soc    ;
;          |altera_merlin_slave_agent:nios2_gen2_0_debug_mem_slave_agent|                                                                 ; 1 (1)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)         ; 0 (0)             ; 0 (0)            ; 0          ; |lab62|lab62_soc:u0|lab62_soc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:nios2_gen2_0_debug_mem_slave_agent                                                                                                                                                                                                                                                                                              ; altera_merlin_slave_agent                         ; lab62_soc    ;
;          |altera_merlin_slave_agent:sdram_s1_agent|                                                                                     ; 15 (6)        ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (4)        ; 0 (0)             ; 5 (2)            ; 0          ; |lab62|lab62_soc:u0|lab62_soc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sdram_s1_agent                                                                                                                                                                                                                                                                                                                  ; altera_merlin_slave_agent                         ; lab62_soc    ;
;             |altera_merlin_burst_uncompressor:uncompressor|                                                                             ; 9 (9)         ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)         ; 0 (0)             ; 3 (3)            ; 0          ; |lab62|lab62_soc:u0|lab62_soc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sdram_s1_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                                                                                                                                                    ; altera_merlin_burst_uncompressor                  ; lab62_soc    ;
;          |altera_merlin_slave_agent:sysid_qsys_0_control_slave_agent|                                                                   ; 3 (3)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)         ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|lab62_soc:u0|lab62_soc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sysid_qsys_0_control_slave_agent                                                                                                                                                                                                                                                                                                ; altera_merlin_slave_agent                         ; lab62_soc    ;
;          |altera_merlin_slave_agent:timer_s1_agent|                                                                                     ; 2 (2)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)         ; 0 (0)             ; 0 (0)            ; 0          ; |lab62|lab62_soc:u0|lab62_soc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:timer_s1_agent                                                                                                                                                                                                                                                                                                                  ; altera_merlin_slave_agent                         ; lab62_soc    ;
;          |altera_merlin_slave_agent:usb_irq_s1_agent|                                                                                   ; 1 (1)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)         ; 0 (0)             ; 0 (0)            ; 0          ; |lab62|lab62_soc:u0|lab62_soc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:usb_irq_s1_agent                                                                                                                                                                                                                                                                                                                ; altera_merlin_slave_agent                         ; lab62_soc    ;
;          |altera_merlin_slave_agent:usb_rst_s1_agent|                                                                                   ; 1 (1)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)         ; 0 (0)             ; 0 (0)            ; 0          ; |lab62|lab62_soc:u0|lab62_soc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:usb_rst_s1_agent                                                                                                                                                                                                                                                                                                                ; altera_merlin_slave_agent                         ; lab62_soc    ;
;          |altera_merlin_slave_translator:hex_digits_pio_s1_translator|                                                                  ; 22 (22)       ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)         ; 0 (0)             ; 19 (19)          ; 0          ; |lab62|lab62_soc:u0|lab62_soc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:hex_digits_pio_s1_translator                                                                                                                                                                                                                                                                                               ; altera_merlin_slave_translator                    ; lab62_soc    ;
;          |altera_merlin_slave_translator:jtag_uart_avalon_jtag_slave_translator|                                                        ; 24 (24)       ; 23 (23)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)         ; 0 (0)             ; 23 (23)          ; 0          ; |lab62|lab62_soc:u0|lab62_soc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:jtag_uart_avalon_jtag_slave_translator                                                                                                                                                                                                                                                                                     ; altera_merlin_slave_translator                    ; lab62_soc    ;
;          |altera_merlin_slave_translator:key_s1_translator|                                                                             ; 7 (7)         ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)         ; 0 (0)             ; 5 (5)            ; 0          ; |lab62|lab62_soc:u0|lab62_soc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:key_s1_translator                                                                                                                                                                                                                                                                                                          ; altera_merlin_slave_translator                    ; lab62_soc    ;
;          |altera_merlin_slave_translator:keycode_s1_translator|                                                                         ; 13 (13)       ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)         ; 0 (0)             ; 11 (11)          ; 0          ; |lab62|lab62_soc:u0|lab62_soc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:keycode_s1_translator                                                                                                                                                                                                                                                                                                      ; altera_merlin_slave_translator                    ; lab62_soc    ;
;          |altera_merlin_slave_translator:leds_pio_s1_translator|                                                                        ; 23 (23)       ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)         ; 0 (0)             ; 18 (18)          ; 0          ; |lab62|lab62_soc:u0|lab62_soc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:leds_pio_s1_translator                                                                                                                                                                                                                                                                                                     ; altera_merlin_slave_translator                    ; lab62_soc    ;
;          |altera_merlin_slave_translator:nios2_gen2_0_debug_mem_slave_translator|                                                       ; 33 (33)       ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 2 (2)             ; 31 (31)          ; 0          ; |lab62|lab62_soc:u0|lab62_soc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:nios2_gen2_0_debug_mem_slave_translator                                                                                                                                                                                                                                                                                    ; altera_merlin_slave_translator                    ; lab62_soc    ;
;          |altera_merlin_slave_translator:sdram_pll_pll_slave_translator|                                                                ; 3 (3)         ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 3 (3)            ; 0          ; |lab62|lab62_soc:u0|lab62_soc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sdram_pll_pll_slave_translator                                                                                                                                                                                                                                                                                             ; altera_merlin_slave_translator                    ; lab62_soc    ;
;          |altera_merlin_slave_translator:spi_spi_control_port_translator|                                                               ; 21 (21)       ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)         ; 9 (9)             ; 10 (10)          ; 0          ; |lab62|lab62_soc:u0|lab62_soc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:spi_spi_control_port_translator                                                                                                                                                                                                                                                                                            ; altera_merlin_slave_translator                    ; lab62_soc    ;
;          |altera_merlin_slave_translator:sysid_qsys_0_control_slave_translator|                                                         ; 9 (9)         ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)         ; 0 (0)             ; 4 (4)            ; 0          ; |lab62|lab62_soc:u0|lab62_soc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sysid_qsys_0_control_slave_translator                                                                                                                                                                                                                                                                                      ; altera_merlin_slave_translator                    ; lab62_soc    ;
;          |altera_merlin_slave_translator:timer_s1_translator|                                                                           ; 23 (23)       ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)         ; 0 (0)             ; 19 (19)          ; 0          ; |lab62|lab62_soc:u0|lab62_soc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:timer_s1_translator                                                                                                                                                                                                                                                                                                        ; altera_merlin_slave_translator                    ; lab62_soc    ;
;          |altera_merlin_slave_translator:usb_gpx_s1_translator|                                                                         ; 6 (6)         ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)         ; 0 (0)             ; 3 (3)            ; 0          ; |lab62|lab62_soc:u0|lab62_soc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:usb_gpx_s1_translator                                                                                                                                                                                                                                                                                                      ; altera_merlin_slave_translator                    ; lab62_soc    ;
;          |altera_merlin_slave_translator:usb_irq_s1_translator|                                                                         ; 6 (6)         ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)         ; 0 (0)             ; 4 (4)            ; 0          ; |lab62|lab62_soc:u0|lab62_soc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:usb_irq_s1_translator                                                                                                                                                                                                                                                                                                      ; altera_merlin_slave_translator                    ; lab62_soc    ;
;          |altera_merlin_slave_translator:usb_rst_s1_translator|                                                                         ; 6 (6)         ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)         ; 0 (0)             ; 4 (4)            ; 0          ; |lab62|lab62_soc:u0|lab62_soc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:usb_rst_s1_translator                                                                                                                                                                                                                                                                                                      ; altera_merlin_slave_translator                    ; lab62_soc    ;
;          |altera_merlin_width_adapter:sdram_s1_cmd_width_adapter|                                                                       ; 92 (92)       ; 46 (46)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)         ; 0 (0)             ; 89 (89)          ; 0          ; |lab62|lab62_soc:u0|lab62_soc_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sdram_s1_cmd_width_adapter                                                                                                                                                                                                                                                                                                    ; altera_merlin_width_adapter                       ; lab62_soc    ;
;          |altera_merlin_width_adapter:sdram_s1_rsp_width_adapter|                                                                       ; 53 (53)       ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)         ; 0 (0)             ; 49 (49)          ; 0          ; |lab62|lab62_soc:u0|lab62_soc_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sdram_s1_rsp_width_adapter                                                                                                                                                                                                                                                                                                    ; altera_merlin_width_adapter                       ; lab62_soc    ;
;          |lab62_soc_mm_interconnect_0_cmd_demux:cmd_demux|                                                                              ; 18 (18)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)       ; 0 (0)             ; 5 (5)            ; 0          ; |lab62|lab62_soc:u0|lab62_soc_mm_interconnect_0:mm_interconnect_0|lab62_soc_mm_interconnect_0_cmd_demux:cmd_demux                                                                                                                                                                                                                                                                                                           ; lab62_soc_mm_interconnect_0_cmd_demux             ; lab62_soc    ;
;          |lab62_soc_mm_interconnect_0_cmd_demux_001:cmd_demux_001|                                                                      ; 10 (10)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)       ; 0 (0)             ; 0 (0)            ; 0          ; |lab62|lab62_soc:u0|lab62_soc_mm_interconnect_0:mm_interconnect_0|lab62_soc_mm_interconnect_0_cmd_demux_001:cmd_demux_001                                                                                                                                                                                                                                                                                                   ; lab62_soc_mm_interconnect_0_cmd_demux_001         ; lab62_soc    ;
;          |lab62_soc_mm_interconnect_0_cmd_mux_001:cmd_mux_001|                                                                          ; 12 (9)        ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (5)         ; 1 (1)             ; 5 (2)            ; 0          ; |lab62|lab62_soc:u0|lab62_soc_mm_interconnect_0:mm_interconnect_0|lab62_soc_mm_interconnect_0_cmd_mux_001:cmd_mux_001                                                                                                                                                                                                                                                                                                       ; lab62_soc_mm_interconnect_0_cmd_mux_001           ; lab62_soc    ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 4 (4)         ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)         ; 0 (0)             ; 3 (3)            ; 0          ; |lab62|lab62_soc:u0|lab62_soc_mm_interconnect_0:mm_interconnect_0|lab62_soc_mm_interconnect_0_cmd_mux_001:cmd_mux_001|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                          ; altera_merlin_arbitrator                          ; lab62_soc    ;
;          |lab62_soc_mm_interconnect_0_cmd_mux_001:cmd_mux_002|                                                                          ; 56 (53)       ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (4)         ; 0 (0)             ; 51 (48)          ; 0          ; |lab62|lab62_soc:u0|lab62_soc_mm_interconnect_0:mm_interconnect_0|lab62_soc_mm_interconnect_0_cmd_mux_001:cmd_mux_002                                                                                                                                                                                                                                                                                                       ; lab62_soc_mm_interconnect_0_cmd_mux_001           ; lab62_soc    ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 4 (4)         ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)         ; 0 (0)             ; 3 (3)            ; 0          ; |lab62|lab62_soc:u0|lab62_soc_mm_interconnect_0:mm_interconnect_0|lab62_soc_mm_interconnect_0_cmd_mux_001:cmd_mux_002|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                          ; altera_merlin_arbitrator                          ; lab62_soc    ;
;          |lab62_soc_mm_interconnect_0_cmd_mux_001:cmd_mux_003|                                                                          ; 11 (8)        ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (4)         ; 0 (0)             ; 6 (3)            ; 0          ; |lab62|lab62_soc:u0|lab62_soc_mm_interconnect_0:mm_interconnect_0|lab62_soc_mm_interconnect_0_cmd_mux_001:cmd_mux_003                                                                                                                                                                                                                                                                                                       ; lab62_soc_mm_interconnect_0_cmd_mux_001           ; lab62_soc    ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 4 (4)         ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)         ; 0 (0)             ; 3 (3)            ; 0          ; |lab62|lab62_soc:u0|lab62_soc_mm_interconnect_0:mm_interconnect_0|lab62_soc_mm_interconnect_0_cmd_mux_001:cmd_mux_003|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                          ; altera_merlin_arbitrator                          ; lab62_soc    ;
;          |lab62_soc_mm_interconnect_0_cmd_mux_001:cmd_mux_004|                                                                          ; 11 (8)        ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (5)         ; 0 (0)             ; 5 (2)            ; 0          ; |lab62|lab62_soc:u0|lab62_soc_mm_interconnect_0:mm_interconnect_0|lab62_soc_mm_interconnect_0_cmd_mux_001:cmd_mux_004                                                                                                                                                                                                                                                                                                       ; lab62_soc_mm_interconnect_0_cmd_mux_001           ; lab62_soc    ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 4 (4)         ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)         ; 0 (0)             ; 3 (3)            ; 0          ; |lab62|lab62_soc:u0|lab62_soc_mm_interconnect_0:mm_interconnect_0|lab62_soc_mm_interconnect_0_cmd_mux_001:cmd_mux_004|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                          ; altera_merlin_arbitrator                          ; lab62_soc    ;
;          |lab62_soc_mm_interconnect_0_cmd_mux_001:cmd_mux_005|                                                                          ; 56 (53)       ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)         ; 1 (1)             ; 52 (48)          ; 0          ; |lab62|lab62_soc:u0|lab62_soc_mm_interconnect_0:mm_interconnect_0|lab62_soc_mm_interconnect_0_cmd_mux_001:cmd_mux_005                                                                                                                                                                                                                                                                                                       ; lab62_soc_mm_interconnect_0_cmd_mux_001           ; lab62_soc    ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 4 (4)         ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 4 (4)            ; 0          ; |lab62|lab62_soc:u0|lab62_soc_mm_interconnect_0:mm_interconnect_0|lab62_soc_mm_interconnect_0_cmd_mux_001:cmd_mux_005|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                          ; altera_merlin_arbitrator                          ; lab62_soc    ;
;          |lab62_soc_mm_interconnect_0_router:router|                                                                                    ; 34 (34)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (33)       ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|lab62_soc:u0|lab62_soc_mm_interconnect_0:mm_interconnect_0|lab62_soc_mm_interconnect_0_router:router                                                                                                                                                                                                                                                                                                                 ; lab62_soc_mm_interconnect_0_router                ; lab62_soc    ;
;          |lab62_soc_mm_interconnect_0_router_001:router_001|                                                                            ; 15 (15)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)       ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|lab62_soc:u0|lab62_soc_mm_interconnect_0:mm_interconnect_0|lab62_soc_mm_interconnect_0_router_001:router_001                                                                                                                                                                                                                                                                                                         ; lab62_soc_mm_interconnect_0_router_001            ; lab62_soc    ;
;          |lab62_soc_mm_interconnect_0_rsp_demux_001:rsp_demux_002|                                                                      ; 2 (2)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 2 (2)            ; 0          ; |lab62|lab62_soc:u0|lab62_soc_mm_interconnect_0:mm_interconnect_0|lab62_soc_mm_interconnect_0_rsp_demux_001:rsp_demux_002                                                                                                                                                                                                                                                                                                   ; lab62_soc_mm_interconnect_0_rsp_demux_001         ; lab62_soc    ;
;          |lab62_soc_mm_interconnect_0_rsp_demux_001:rsp_demux_003|                                                                      ; 1 (1)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|lab62_soc:u0|lab62_soc_mm_interconnect_0:mm_interconnect_0|lab62_soc_mm_interconnect_0_rsp_demux_001:rsp_demux_003                                                                                                                                                                                                                                                                                                   ; lab62_soc_mm_interconnect_0_rsp_demux_001         ; lab62_soc    ;
;          |lab62_soc_mm_interconnect_0_rsp_demux_001:rsp_demux_004|                                                                      ; 2 (2)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)         ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|lab62_soc:u0|lab62_soc_mm_interconnect_0:mm_interconnect_0|lab62_soc_mm_interconnect_0_rsp_demux_001:rsp_demux_004                                                                                                                                                                                                                                                                                                   ; lab62_soc_mm_interconnect_0_rsp_demux_001         ; lab62_soc    ;
;          |lab62_soc_mm_interconnect_0_rsp_mux:rsp_mux|                                                                                  ; 112 (112)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 40 (40)       ; 0 (0)             ; 72 (72)          ; 0          ; |lab62|lab62_soc:u0|lab62_soc_mm_interconnect_0:mm_interconnect_0|lab62_soc_mm_interconnect_0_rsp_mux:rsp_mux                                                                                                                                                                                                                                                                                                               ; lab62_soc_mm_interconnect_0_rsp_mux               ; lab62_soc    ;
;          |lab62_soc_mm_interconnect_0_rsp_mux_001:rsp_mux_001|                                                                          ; 7 (7)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)         ; 0 (0)             ; 3 (3)            ; 0          ; |lab62|lab62_soc:u0|lab62_soc_mm_interconnect_0:mm_interconnect_0|lab62_soc_mm_interconnect_0_rsp_mux_001:rsp_mux_001                                                                                                                                                                                                                                                                                                       ; lab62_soc_mm_interconnect_0_rsp_mux_001           ; lab62_soc    ;
;       |lab62_soc_nios2_gen2_0:nios2_gen2_0|                                                                                             ; 1103 (0)      ; 594 (0)                   ; 0 (0)         ; 10240       ; 3    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 477 (0)       ; 70 (0)            ; 556 (0)          ; 0          ; |lab62|lab62_soc:u0|lab62_soc_nios2_gen2_0:nios2_gen2_0                                                                                                                                                                                                                                                                                                                                                                     ; lab62_soc_nios2_gen2_0                            ; lab62_soc    ;
;          |lab62_soc_nios2_gen2_0_cpu:cpu|                                                                                               ; 1103 (702)    ; 594 (323)                 ; 0 (0)         ; 10240       ; 3    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 477 (347)     ; 70 (10)           ; 556 (345)        ; 0          ; |lab62|lab62_soc:u0|lab62_soc_nios2_gen2_0:nios2_gen2_0|lab62_soc_nios2_gen2_0_cpu:cpu                                                                                                                                                                                                                                                                                                                                      ; lab62_soc_nios2_gen2_0_cpu                        ; lab62_soc    ;
;             |lab62_soc_nios2_gen2_0_cpu_nios2_oci:the_lab62_soc_nios2_gen2_0_cpu_nios2_oci|                                             ; 401 (87)      ; 271 (80)                  ; 0 (0)         ; 8192        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 130 (7)       ; 60 (4)            ; 211 (76)         ; 0          ; |lab62|lab62_soc:u0|lab62_soc_nios2_gen2_0:nios2_gen2_0|lab62_soc_nios2_gen2_0_cpu:cpu|lab62_soc_nios2_gen2_0_cpu_nios2_oci:the_lab62_soc_nios2_gen2_0_cpu_nios2_oci                                                                                                                                                                                                                                                        ; lab62_soc_nios2_gen2_0_cpu_nios2_oci              ; lab62_soc    ;
;                |lab62_soc_nios2_gen2_0_cpu_debug_slave_wrapper:the_lab62_soc_nios2_gen2_0_cpu_debug_slave_wrapper|                      ; 144 (0)       ; 96 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 48 (0)        ; 51 (0)            ; 45 (0)           ; 0          ; |lab62|lab62_soc:u0|lab62_soc_nios2_gen2_0:nios2_gen2_0|lab62_soc_nios2_gen2_0_cpu:cpu|lab62_soc_nios2_gen2_0_cpu_nios2_oci:the_lab62_soc_nios2_gen2_0_cpu_nios2_oci|lab62_soc_nios2_gen2_0_cpu_debug_slave_wrapper:the_lab62_soc_nios2_gen2_0_cpu_debug_slave_wrapper                                                                                                                                                      ; lab62_soc_nios2_gen2_0_cpu_debug_slave_wrapper    ; lab62_soc    ;
;                   |lab62_soc_nios2_gen2_0_cpu_debug_slave_sysclk:the_lab62_soc_nios2_gen2_0_cpu_debug_slave_sysclk|                     ; 53 (49)       ; 49 (45)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)         ; 42 (39)           ; 7 (6)            ; 0          ; |lab62|lab62_soc:u0|lab62_soc_nios2_gen2_0:nios2_gen2_0|lab62_soc_nios2_gen2_0_cpu:cpu|lab62_soc_nios2_gen2_0_cpu_nios2_oci:the_lab62_soc_nios2_gen2_0_cpu_nios2_oci|lab62_soc_nios2_gen2_0_cpu_debug_slave_wrapper:the_lab62_soc_nios2_gen2_0_cpu_debug_slave_wrapper|lab62_soc_nios2_gen2_0_cpu_debug_slave_sysclk:the_lab62_soc_nios2_gen2_0_cpu_debug_slave_sysclk                                                      ; lab62_soc_nios2_gen2_0_cpu_debug_slave_sysclk     ; lab62_soc    ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer3|                                                             ; 2 (2)         ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 1 (1)             ; 1 (1)            ; 0          ; |lab62|lab62_soc:u0|lab62_soc_nios2_gen2_0:nios2_gen2_0|lab62_soc_nios2_gen2_0_cpu:cpu|lab62_soc_nios2_gen2_0_cpu_nios2_oci:the_lab62_soc_nios2_gen2_0_cpu_nios2_oci|lab62_soc_nios2_gen2_0_cpu_debug_slave_wrapper:the_lab62_soc_nios2_gen2_0_cpu_debug_slave_wrapper|lab62_soc_nios2_gen2_0_cpu_debug_slave_sysclk:the_lab62_soc_nios2_gen2_0_cpu_debug_slave_sysclk|altera_std_synchronizer:the_altera_std_synchronizer3 ; altera_std_synchronizer                           ; work         ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer4|                                                             ; 2 (2)         ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 2 (2)             ; 0 (0)            ; 0          ; |lab62|lab62_soc:u0|lab62_soc_nios2_gen2_0:nios2_gen2_0|lab62_soc_nios2_gen2_0_cpu:cpu|lab62_soc_nios2_gen2_0_cpu_nios2_oci:the_lab62_soc_nios2_gen2_0_cpu_nios2_oci|lab62_soc_nios2_gen2_0_cpu_debug_slave_wrapper:the_lab62_soc_nios2_gen2_0_cpu_debug_slave_wrapper|lab62_soc_nios2_gen2_0_cpu_debug_slave_sysclk:the_lab62_soc_nios2_gen2_0_cpu_debug_slave_sysclk|altera_std_synchronizer:the_altera_std_synchronizer4 ; altera_std_synchronizer                           ; work         ;
;                   |lab62_soc_nios2_gen2_0_cpu_debug_slave_tck:the_lab62_soc_nios2_gen2_0_cpu_debug_slave_tck|                           ; 91 (87)       ; 47 (43)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 41 (41)       ; 9 (5)             ; 41 (41)          ; 0          ; |lab62|lab62_soc:u0|lab62_soc_nios2_gen2_0:nios2_gen2_0|lab62_soc_nios2_gen2_0_cpu:cpu|lab62_soc_nios2_gen2_0_cpu_nios2_oci:the_lab62_soc_nios2_gen2_0_cpu_nios2_oci|lab62_soc_nios2_gen2_0_cpu_debug_slave_wrapper:the_lab62_soc_nios2_gen2_0_cpu_debug_slave_wrapper|lab62_soc_nios2_gen2_0_cpu_debug_slave_tck:the_lab62_soc_nios2_gen2_0_cpu_debug_slave_tck                                                            ; lab62_soc_nios2_gen2_0_cpu_debug_slave_tck        ; lab62_soc    ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer1|                                                             ; 2 (2)         ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 2 (2)             ; 0 (0)            ; 0          ; |lab62|lab62_soc:u0|lab62_soc_nios2_gen2_0:nios2_gen2_0|lab62_soc_nios2_gen2_0_cpu:cpu|lab62_soc_nios2_gen2_0_cpu_nios2_oci:the_lab62_soc_nios2_gen2_0_cpu_nios2_oci|lab62_soc_nios2_gen2_0_cpu_debug_slave_wrapper:the_lab62_soc_nios2_gen2_0_cpu_debug_slave_wrapper|lab62_soc_nios2_gen2_0_cpu_debug_slave_tck:the_lab62_soc_nios2_gen2_0_cpu_debug_slave_tck|altera_std_synchronizer:the_altera_std_synchronizer1       ; altera_std_synchronizer                           ; work         ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer2|                                                             ; 2 (2)         ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 2 (2)             ; 0 (0)            ; 0          ; |lab62|lab62_soc:u0|lab62_soc_nios2_gen2_0:nios2_gen2_0|lab62_soc_nios2_gen2_0_cpu:cpu|lab62_soc_nios2_gen2_0_cpu_nios2_oci:the_lab62_soc_nios2_gen2_0_cpu_nios2_oci|lab62_soc_nios2_gen2_0_cpu_debug_slave_wrapper:the_lab62_soc_nios2_gen2_0_cpu_debug_slave_wrapper|lab62_soc_nios2_gen2_0_cpu_debug_slave_tck:the_lab62_soc_nios2_gen2_0_cpu_debug_slave_tck|altera_std_synchronizer:the_altera_std_synchronizer2       ; altera_std_synchronizer                           ; work         ;
;                   |sld_virtual_jtag_basic:lab62_soc_nios2_gen2_0_cpu_debug_slave_phy|                                                   ; 4 (4)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)         ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|lab62_soc:u0|lab62_soc_nios2_gen2_0:nios2_gen2_0|lab62_soc_nios2_gen2_0_cpu:cpu|lab62_soc_nios2_gen2_0_cpu_nios2_oci:the_lab62_soc_nios2_gen2_0_cpu_nios2_oci|lab62_soc_nios2_gen2_0_cpu_debug_slave_wrapper:the_lab62_soc_nios2_gen2_0_cpu_debug_slave_wrapper|sld_virtual_jtag_basic:lab62_soc_nios2_gen2_0_cpu_debug_slave_phy                                                                                    ; sld_virtual_jtag_basic                            ; work         ;
;                |lab62_soc_nios2_gen2_0_cpu_nios2_avalon_reg:the_lab62_soc_nios2_gen2_0_cpu_nios2_avalon_reg|                            ; 11 (11)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)         ; 0 (0)             ; 5 (5)            ; 0          ; |lab62|lab62_soc:u0|lab62_soc_nios2_gen2_0:nios2_gen2_0|lab62_soc_nios2_gen2_0_cpu:cpu|lab62_soc_nios2_gen2_0_cpu_nios2_oci:the_lab62_soc_nios2_gen2_0_cpu_nios2_oci|lab62_soc_nios2_gen2_0_cpu_nios2_avalon_reg:the_lab62_soc_nios2_gen2_0_cpu_nios2_avalon_reg                                                                                                                                                            ; lab62_soc_nios2_gen2_0_cpu_nios2_avalon_reg       ; lab62_soc    ;
;                |lab62_soc_nios2_gen2_0_cpu_nios2_oci_break:the_lab62_soc_nios2_gen2_0_cpu_nios2_oci_break|                              ; 33 (33)       ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)         ; 0 (0)             ; 32 (32)          ; 0          ; |lab62|lab62_soc:u0|lab62_soc_nios2_gen2_0:nios2_gen2_0|lab62_soc_nios2_gen2_0_cpu:cpu|lab62_soc_nios2_gen2_0_cpu_nios2_oci:the_lab62_soc_nios2_gen2_0_cpu_nios2_oci|lab62_soc_nios2_gen2_0_cpu_nios2_oci_break:the_lab62_soc_nios2_gen2_0_cpu_nios2_oci_break                                                                                                                                                              ; lab62_soc_nios2_gen2_0_cpu_nios2_oci_break        ; lab62_soc    ;
;                |lab62_soc_nios2_gen2_0_cpu_nios2_oci_debug:the_lab62_soc_nios2_gen2_0_cpu_nios2_oci_debug|                              ; 12 (10)       ; 9 (7)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)         ; 4 (2)             ; 6 (6)            ; 0          ; |lab62|lab62_soc:u0|lab62_soc_nios2_gen2_0:nios2_gen2_0|lab62_soc_nios2_gen2_0_cpu:cpu|lab62_soc_nios2_gen2_0_cpu_nios2_oci:the_lab62_soc_nios2_gen2_0_cpu_nios2_oci|lab62_soc_nios2_gen2_0_cpu_nios2_oci_debug:the_lab62_soc_nios2_gen2_0_cpu_nios2_oci_debug                                                                                                                                                              ; lab62_soc_nios2_gen2_0_cpu_nios2_oci_debug        ; lab62_soc    ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer|                                                                 ; 2 (2)         ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 2 (2)             ; 0 (0)            ; 0          ; |lab62|lab62_soc:u0|lab62_soc_nios2_gen2_0:nios2_gen2_0|lab62_soc_nios2_gen2_0_cpu:cpu|lab62_soc_nios2_gen2_0_cpu_nios2_oci:the_lab62_soc_nios2_gen2_0_cpu_nios2_oci|lab62_soc_nios2_gen2_0_cpu_nios2_oci_debug:the_lab62_soc_nios2_gen2_0_cpu_nios2_oci_debug|altera_std_synchronizer:the_altera_std_synchronizer                                                                                                          ; altera_std_synchronizer                           ; work         ;
;                |lab62_soc_nios2_gen2_0_cpu_nios2_ocimem:the_lab62_soc_nios2_gen2_0_cpu_nios2_ocimem|                                    ; 115 (115)     ; 49 (49)                   ; 0 (0)         ; 8192        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 66 (66)       ; 1 (1)             ; 48 (48)          ; 0          ; |lab62|lab62_soc:u0|lab62_soc_nios2_gen2_0:nios2_gen2_0|lab62_soc_nios2_gen2_0_cpu:cpu|lab62_soc_nios2_gen2_0_cpu_nios2_oci:the_lab62_soc_nios2_gen2_0_cpu_nios2_oci|lab62_soc_nios2_gen2_0_cpu_nios2_ocimem:the_lab62_soc_nios2_gen2_0_cpu_nios2_ocimem                                                                                                                                                                    ; lab62_soc_nios2_gen2_0_cpu_nios2_ocimem           ; lab62_soc    ;
;                   |lab62_soc_nios2_gen2_0_cpu_ociram_sp_ram_module:lab62_soc_nios2_gen2_0_cpu_ociram_sp_ram|                            ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; 0          ; |lab62|lab62_soc:u0|lab62_soc_nios2_gen2_0:nios2_gen2_0|lab62_soc_nios2_gen2_0_cpu:cpu|lab62_soc_nios2_gen2_0_cpu_nios2_oci:the_lab62_soc_nios2_gen2_0_cpu_nios2_oci|lab62_soc_nios2_gen2_0_cpu_nios2_ocimem:the_lab62_soc_nios2_gen2_0_cpu_nios2_ocimem|lab62_soc_nios2_gen2_0_cpu_ociram_sp_ram_module:lab62_soc_nios2_gen2_0_cpu_ociram_sp_ram                                                                           ; lab62_soc_nios2_gen2_0_cpu_ociram_sp_ram_module   ; lab62_soc    ;
;                      |altsyncram:the_altsyncram|                                                                                        ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; 0          ; |lab62|lab62_soc:u0|lab62_soc_nios2_gen2_0:nios2_gen2_0|lab62_soc_nios2_gen2_0_cpu:cpu|lab62_soc_nios2_gen2_0_cpu_nios2_oci:the_lab62_soc_nios2_gen2_0_cpu_nios2_oci|lab62_soc_nios2_gen2_0_cpu_nios2_ocimem:the_lab62_soc_nios2_gen2_0_cpu_nios2_ocimem|lab62_soc_nios2_gen2_0_cpu_ociram_sp_ram_module:lab62_soc_nios2_gen2_0_cpu_ociram_sp_ram|altsyncram:the_altsyncram                                                 ; altsyncram                                        ; work         ;
;                         |altsyncram_0n61:auto_generated|                                                                                ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; 0          ; |lab62|lab62_soc:u0|lab62_soc_nios2_gen2_0:nios2_gen2_0|lab62_soc_nios2_gen2_0_cpu:cpu|lab62_soc_nios2_gen2_0_cpu_nios2_oci:the_lab62_soc_nios2_gen2_0_cpu_nios2_oci|lab62_soc_nios2_gen2_0_cpu_nios2_ocimem:the_lab62_soc_nios2_gen2_0_cpu_nios2_ocimem|lab62_soc_nios2_gen2_0_cpu_ociram_sp_ram_module:lab62_soc_nios2_gen2_0_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_0n61:auto_generated                  ; altsyncram_0n61                                   ; work         ;
;             |lab62_soc_nios2_gen2_0_cpu_register_bank_a_module:lab62_soc_nios2_gen2_0_cpu_register_bank_a|                              ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; 0          ; |lab62|lab62_soc:u0|lab62_soc_nios2_gen2_0:nios2_gen2_0|lab62_soc_nios2_gen2_0_cpu:cpu|lab62_soc_nios2_gen2_0_cpu_register_bank_a_module:lab62_soc_nios2_gen2_0_cpu_register_bank_a                                                                                                                                                                                                                                         ; lab62_soc_nios2_gen2_0_cpu_register_bank_a_module ; lab62_soc    ;
;                |altsyncram:the_altsyncram|                                                                                              ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; 0          ; |lab62|lab62_soc:u0|lab62_soc_nios2_gen2_0:nios2_gen2_0|lab62_soc_nios2_gen2_0_cpu:cpu|lab62_soc_nios2_gen2_0_cpu_register_bank_a_module:lab62_soc_nios2_gen2_0_cpu_register_bank_a|altsyncram:the_altsyncram                                                                                                                                                                                                               ; altsyncram                                        ; work         ;
;                   |altsyncram_s0c1:auto_generated|                                                                                      ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; 0          ; |lab62|lab62_soc:u0|lab62_soc_nios2_gen2_0:nios2_gen2_0|lab62_soc_nios2_gen2_0_cpu:cpu|lab62_soc_nios2_gen2_0_cpu_register_bank_a_module:lab62_soc_nios2_gen2_0_cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_s0c1:auto_generated                                                                                                                                                                                ; altsyncram_s0c1                                   ; work         ;
;             |lab62_soc_nios2_gen2_0_cpu_register_bank_b_module:lab62_soc_nios2_gen2_0_cpu_register_bank_b|                              ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; 0          ; |lab62|lab62_soc:u0|lab62_soc_nios2_gen2_0:nios2_gen2_0|lab62_soc_nios2_gen2_0_cpu:cpu|lab62_soc_nios2_gen2_0_cpu_register_bank_b_module:lab62_soc_nios2_gen2_0_cpu_register_bank_b                                                                                                                                                                                                                                         ; lab62_soc_nios2_gen2_0_cpu_register_bank_b_module ; lab62_soc    ;
;                |altsyncram:the_altsyncram|                                                                                              ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; 0          ; |lab62|lab62_soc:u0|lab62_soc_nios2_gen2_0:nios2_gen2_0|lab62_soc_nios2_gen2_0_cpu:cpu|lab62_soc_nios2_gen2_0_cpu_register_bank_b_module:lab62_soc_nios2_gen2_0_cpu_register_bank_b|altsyncram:the_altsyncram                                                                                                                                                                                                               ; altsyncram                                        ; work         ;
;                   |altsyncram_s0c1:auto_generated|                                                                                      ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; 0          ; |lab62|lab62_soc:u0|lab62_soc_nios2_gen2_0:nios2_gen2_0|lab62_soc_nios2_gen2_0_cpu:cpu|lab62_soc_nios2_gen2_0_cpu_register_bank_b_module:lab62_soc_nios2_gen2_0_cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_s0c1:auto_generated                                                                                                                                                                                ; altsyncram_s0c1                                   ; work         ;
;       |lab62_soc_sdram:sdram|                                                                                                           ; 357 (239)     ; 214 (122)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 142 (135)     ; 48 (3)            ; 167 (80)         ; 0          ; |lab62|lab62_soc:u0|lab62_soc_sdram:sdram                                                                                                                                                                                                                                                                                                                                                                                   ; lab62_soc_sdram                                   ; lab62_soc    ;
;          |lab62_soc_sdram_input_efifo_module:the_lab62_soc_sdram_input_efifo_module|                                                    ; 141 (141)     ; 92 (92)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)         ; 45 (45)           ; 89 (89)          ; 0          ; |lab62|lab62_soc:u0|lab62_soc_sdram:sdram|lab62_soc_sdram_input_efifo_module:the_lab62_soc_sdram_input_efifo_module                                                                                                                                                                                                                                                                                                         ; lab62_soc_sdram_input_efifo_module                ; lab62_soc    ;
;       |lab62_soc_sdram_pll:sdram_pll|                                                                                                   ; 12 (8)        ; 6 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)         ; 2 (0)             ; 6 (4)            ; 0          ; |lab62|lab62_soc:u0|lab62_soc_sdram_pll:sdram_pll                                                                                                                                                                                                                                                                                                                                                                           ; lab62_soc_sdram_pll                               ; lab62_soc    ;
;          |lab62_soc_sdram_pll_altpll_vg92:sd1|                                                                                          ; 2 (2)         ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 2 (2)            ; 0          ; |lab62|lab62_soc:u0|lab62_soc_sdram_pll:sdram_pll|lab62_soc_sdram_pll_altpll_vg92:sd1                                                                                                                                                                                                                                                                                                                                       ; lab62_soc_sdram_pll_altpll_vg92                   ; lab62_soc    ;
;          |lab62_soc_sdram_pll_stdsync_sv6:stdsync2|                                                                                     ; 3 (0)         ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 2 (0)             ; 1 (0)            ; 0          ; |lab62|lab62_soc:u0|lab62_soc_sdram_pll:sdram_pll|lab62_soc_sdram_pll_stdsync_sv6:stdsync2                                                                                                                                                                                                                                                                                                                                  ; lab62_soc_sdram_pll_stdsync_sv6                   ; lab62_soc    ;
;             |lab62_soc_sdram_pll_dffpipe_l2c:dffpipe3|                                                                                  ; 3 (3)         ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 2 (2)             ; 1 (1)            ; 0          ; |lab62|lab62_soc:u0|lab62_soc_sdram_pll:sdram_pll|lab62_soc_sdram_pll_stdsync_sv6:stdsync2|lab62_soc_sdram_pll_dffpipe_l2c:dffpipe3                                                                                                                                                                                                                                                                                         ; lab62_soc_sdram_pll_dffpipe_l2c                   ; lab62_soc    ;
;       |lab62_soc_spi:spi|                                                                                                               ; 149 (149)     ; 118 (118)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (31)       ; 37 (37)           ; 81 (81)          ; 0          ; |lab62|lab62_soc:u0|lab62_soc_spi:spi                                                                                                                                                                                                                                                                                                                                                                                       ; lab62_soc_spi                                     ; lab62_soc    ;
;       |lab62_soc_timer:timer|                                                                                                           ; 260 (260)     ; 216 (216)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 44 (44)       ; 46 (46)           ; 170 (170)        ; 0          ; |lab62|lab62_soc:u0|lab62_soc_timer:timer                                                                                                                                                                                                                                                                                                                                                                                   ; lab62_soc_timer                                   ; lab62_soc    ;
;       |lab62_soc_usb_gpx:usb_irq|                                                                                                       ; 1 (1)         ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|lab62_soc:u0|lab62_soc_usb_gpx:usb_irq                                                                                                                                                                                                                                                                                                                                                                               ; lab62_soc_usb_gpx                                 ; lab62_soc    ;
;       |lab62_soc_usb_rst:usb_rst|                                                                                                       ; 3 (3)         ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)         ; 0 (0)             ; 2 (2)            ; 0          ; |lab62|lab62_soc:u0|lab62_soc_usb_rst:usb_rst                                                                                                                                                                                                                                                                                                                                                                               ; lab62_soc_usb_rst                                 ; lab62_soc    ;
;    |random_piece:RNG|                                                                                                                   ; 77 (77)       ; 28 (28)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 49 (49)       ; 1 (1)             ; 27 (27)          ; 0          ; |lab62|random_piece:RNG                                                                                                                                                                                                                                                                                                                                                                                                     ; random_piece                                      ; work         ;
;    |rotating:rotate|                                                                                                                    ; 14 (14)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)         ; 0 (0)             ; 11 (11)          ; 0          ; |lab62|rotating:rotate                                                                                                                                                                                                                                                                                                                                                                                                      ; rotating                                          ; work         ;
;    |screen:gameplay|                                                                                                                    ; 6 (6)         ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)         ; 0 (0)             ; 3 (3)            ; 0          ; |lab62|screen:gameplay                                                                                                                                                                                                                                                                                                                                                                                                      ; screen                                            ; work         ;
;    |sld_hub:auto_hub|                                                                                                                   ; 168 (1)       ; 85 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 83 (1)        ; 16 (0)            ; 69 (0)           ; 0          ; |lab62|sld_hub:auto_hub                                                                                                                                                                                                                                                                                                                                                                                                     ; sld_hub                                           ; altera_sld   ;
;       |alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric| ; 167 (0)       ; 85 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 82 (0)        ; 16 (0)            ; 69 (0)           ; 0          ; |lab62|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric                                                                                                                                                                                                                                                                     ; alt_sld_fab_with_jtag_input                       ; altera_sld   ;
;          |alt_sld_fab:instrumentation_fabric|                                                                                           ; 167 (0)       ; 85 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 82 (0)        ; 16 (0)            ; 69 (0)           ; 0          ; |lab62|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric                                                                                                                                                                                                                                  ; alt_sld_fab                                       ; alt_sld_fab  ;
;             |alt_sld_fab_alt_sld_fab:alt_sld_fab|                                                                                       ; 167 (7)       ; 85 (6)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 82 (1)        ; 16 (3)            ; 69 (0)           ; 0          ; |lab62|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab                                                                                                                                                                                              ; alt_sld_fab_alt_sld_fab                           ; alt_sld_fab  ;
;                |alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|                                                                            ; 163 (0)       ; 79 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 81 (0)        ; 13 (0)            ; 69 (0)           ; 0          ; |lab62|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric                                                                                                                                                  ; alt_sld_fab_alt_sld_fab_sldfabric                 ; alt_sld_fab  ;
;                   |sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|                                                                        ; 163 (118)     ; 79 (51)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 81 (64)       ; 13 (11)           ; 69 (44)          ; 0          ; |lab62|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub                                                                                                     ; sld_jtag_hub                                      ; work         ;
;                      |sld_rom_sr:hub_info_reg|                                                                                          ; 24 (24)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)       ; 0 (0)             ; 9 (9)            ; 0          ; |lab62|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg                                                                             ; sld_rom_sr                                        ; work         ;
;                      |sld_shadow_jsm:shadow_jsm|                                                                                        ; 21 (21)       ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)         ; 2 (2)             ; 17 (17)          ; 0          ; |lab62|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm                                                                           ; sld_shadow_jsm                                    ; altera_sld   ;
;    |vga_controller:VGA|                                                                                                                 ; 42 (42)       ; 23 (23)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (19)       ; 0 (0)             ; 23 (23)          ; 0          ; |lab62|vga_controller:VGA                                                                                                                                                                                                                                                                                                                                                                                                   ; vga_controller                                    ; work         ;
+-----------------------------------------------------------------------------------------------------------------------------------------+---------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+---------------+-------------------+------------------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+----------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                      ;
+-----------------+----------+---------------+---------------+-----------------------+----------+----------+
; Name            ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO      ; TCOE     ;
+-----------------+----------+---------------+---------------+-----------------------+----------+----------+
; SW[0]           ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; SW[1]           ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; SW[2]           ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; SW[3]           ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; SW[4]           ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; SW[5]           ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; SW[6]           ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; SW[7]           ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; SW[8]           ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; SW[9]           ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; LEDR[0]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDR[1]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDR[2]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDR[3]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDR[4]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDR[5]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDR[6]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDR[7]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDR[8]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDR[9]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX0[0]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX0[1]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX0[2]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX0[3]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX0[4]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX0[5]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX0[6]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX0[7]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX1[0]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX1[1]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX1[2]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX1[3]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX1[4]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX1[5]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX1[6]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX1[7]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX2[0]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX2[1]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX2[2]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX2[3]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX2[4]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX2[5]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX2[6]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX2[7]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX3[0]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX3[1]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX3[2]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX3[3]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX3[4]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX3[5]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX3[6]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX3[7]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX4[0]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX4[1]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX4[2]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX4[3]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX4[4]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX4[5]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX4[6]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX4[7]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX5[0]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX5[1]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX5[2]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX5[3]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX5[4]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX5[5]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX5[6]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX5[7]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; DRAM_CLK        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; DRAM_CKE        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; DRAM_ADDR[0]    ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[1]    ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[2]    ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[3]    ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[4]    ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[5]    ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[6]    ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[7]    ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[8]    ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[9]    ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[10]   ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[11]   ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[12]   ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_BA[0]      ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_BA[1]      ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_LDQM       ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_UDQM       ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_CS_N       ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_WE_N       ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_CAS_N      ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_RAS_N      ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; VGA_HS          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; VGA_VS          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; VGA_R[0]        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; VGA_R[1]        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; VGA_R[2]        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; VGA_R[3]        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; VGA_R[4]        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; VGA_R[5]        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; VGA_R[6]        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; VGA_R[7]        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; VGA_G[0]        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; VGA_G[1]        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; VGA_G[2]        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; VGA_G[3]        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; VGA_G[4]        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; VGA_G[5]        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; VGA_G[6]        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; VGA_G[7]        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; VGA_B[0]        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; VGA_B[1]        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; VGA_B[2]        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; VGA_B[3]        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; VGA_B[4]        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; VGA_B[5]        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; VGA_B[6]        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; VGA_B[7]        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; ARDUINO_IO[0]   ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; ARDUINO_IO[1]   ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; ARDUINO_IO[2]   ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; ARDUINO_IO[3]   ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; ARDUINO_IO[4]   ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; ARDUINO_IO[5]   ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; ARDUINO_IO[14]  ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; ARDUINO_IO[15]  ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; DRAM_DQ[0]      ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[1]      ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[2]      ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[3]      ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[4]      ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[5]      ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[6]      ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[7]      ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[8]      ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[9]      ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[10]     ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[11]     ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[12]     ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[13]     ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[14]     ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[15]     ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; ARDUINO_IO[6]   ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; ARDUINO_IO[7]   ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; ARDUINO_IO[8]   ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; ARDUINO_IO[9]   ; Bidir    ; (6) 868 ps    ; --            ; --                    ; --       ; --       ;
; ARDUINO_IO[10]  ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; ARDUINO_IO[11]  ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; ARDUINO_IO[12]  ; Bidir    ; (6) 868 ps    ; --            ; --                    ; --       ; --       ;
; ARDUINO_IO[13]  ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; ARDUINO_RESET_N ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; KEY[0]          ; Input    ; (6) 868 ps    ; --            ; --                    ; --       ; --       ;
; MAX10_CLK1_50   ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --       ;
; KEY[1]          ; Input    ; --            ; (6) 868 ps    ; --                    ; --       ; --       ;
+-----------------+----------+---------------+---------------+-----------------------+----------+----------+


+------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                       ;
+------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                    ; Pad To Core Index ; Setting ;
+------------------------------------------------------------------------+-------------------+---------+
; SW[0]                                                                  ;                   ;         ;
; SW[1]                                                                  ;                   ;         ;
; SW[2]                                                                  ;                   ;         ;
; SW[3]                                                                  ;                   ;         ;
; SW[4]                                                                  ;                   ;         ;
; SW[5]                                                                  ;                   ;         ;
; SW[6]                                                                  ;                   ;         ;
; SW[7]                                                                  ;                   ;         ;
; SW[8]                                                                  ;                   ;         ;
; SW[9]                                                                  ;                   ;         ;
; ARDUINO_IO[0]                                                          ;                   ;         ;
; ARDUINO_IO[1]                                                          ;                   ;         ;
; ARDUINO_IO[2]                                                          ;                   ;         ;
; ARDUINO_IO[3]                                                          ;                   ;         ;
; ARDUINO_IO[4]                                                          ;                   ;         ;
; ARDUINO_IO[5]                                                          ;                   ;         ;
; ARDUINO_IO[14]                                                         ;                   ;         ;
; ARDUINO_IO[15]                                                         ;                   ;         ;
; DRAM_DQ[0]                                                             ;                   ;         ;
; DRAM_DQ[1]                                                             ;                   ;         ;
; DRAM_DQ[2]                                                             ;                   ;         ;
; DRAM_DQ[3]                                                             ;                   ;         ;
; DRAM_DQ[4]                                                             ;                   ;         ;
; DRAM_DQ[5]                                                             ;                   ;         ;
; DRAM_DQ[6]                                                             ;                   ;         ;
; DRAM_DQ[7]                                                             ;                   ;         ;
; DRAM_DQ[8]                                                             ;                   ;         ;
; DRAM_DQ[9]                                                             ;                   ;         ;
; DRAM_DQ[10]                                                            ;                   ;         ;
; DRAM_DQ[11]                                                            ;                   ;         ;
; DRAM_DQ[12]                                                            ;                   ;         ;
; DRAM_DQ[13]                                                            ;                   ;         ;
; DRAM_DQ[14]                                                            ;                   ;         ;
; DRAM_DQ[15]                                                            ;                   ;         ;
; ARDUINO_IO[6]                                                          ;                   ;         ;
; ARDUINO_IO[7]                                                          ;                   ;         ;
; ARDUINO_IO[8]                                                          ;                   ;         ;
; ARDUINO_IO[9]                                                          ;                   ;         ;
;      - lab62_soc:u0|lab62_soc_usb_gpx:usb_irq|read_mux_out             ; 0                 ; 6       ;
; ARDUINO_IO[10]                                                         ;                   ;         ;
; ARDUINO_IO[11]                                                         ;                   ;         ;
; ARDUINO_IO[12]                                                         ;                   ;         ;
;      - lab62_soc:u0|lab62_soc_spi:spi|MISO_reg~0                       ; 0                 ; 6       ;
; ARDUINO_IO[13]                                                         ;                   ;         ;
; ARDUINO_RESET_N                                                        ;                   ;         ;
; KEY[0]                                                                 ;                   ;         ;
;      - vga_controller:VGA|vs                                           ; 0                 ; 6       ;
;      - vga_controller:VGA|hs                                           ; 0                 ; 6       ;
;      - vga_controller:VGA|vc[0]                                        ; 0                 ; 6       ;
;      - vga_controller:VGA|vc[1]                                        ; 0                 ; 6       ;
;      - vga_controller:VGA|vc[2]                                        ; 0                 ; 6       ;
;      - vga_controller:VGA|vc[3]                                        ; 0                 ; 6       ;
;      - vga_controller:VGA|vc[4]                                        ; 0                 ; 6       ;
;      - vga_controller:VGA|vc[5]                                        ; 0                 ; 6       ;
;      - vga_controller:VGA|vc[6]                                        ; 0                 ; 6       ;
;      - vga_controller:VGA|vc[7]                                        ; 0                 ; 6       ;
;      - vga_controller:VGA|vc[8]                                        ; 0                 ; 6       ;
;      - vga_controller:VGA|vc[9]                                        ; 0                 ; 6       ;
;      - vga_controller:VGA|hc[0]                                        ; 0                 ; 6       ;
;      - vga_controller:VGA|hc[1]                                        ; 0                 ; 6       ;
;      - vga_controller:VGA|hc[2]                                        ; 0                 ; 6       ;
;      - vga_controller:VGA|hc[3]                                        ; 0                 ; 6       ;
;      - vga_controller:VGA|hc[4]                                        ; 0                 ; 6       ;
;      - vga_controller:VGA|hc[5]                                        ; 0                 ; 6       ;
;      - vga_controller:VGA|hc[6]                                        ; 0                 ; 6       ;
;      - vga_controller:VGA|hc[7]                                        ; 0                 ; 6       ;
;      - vga_controller:VGA|hc[8]                                        ; 0                 ; 6       ;
;      - vga_controller:VGA|hc[9]                                        ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[3][0][0]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[3][1][0]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[3][2][0]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[3][3][0]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[3][4][0]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[3][5][0]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[3][6][0]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[3][7][0]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[3][8][0]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[3][9][0]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[2][0][0]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[2][1][0]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[2][2][0]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[2][3][0]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[2][4][0]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[2][5][0]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[2][6][0]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[2][7][0]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[2][8][0]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[2][9][0]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[1][0][0]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[1][1][0]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[1][2][0]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[1][3][0]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[1][4][0]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[1][5][0]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[1][6][0]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[1][7][0]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[1][8][0]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[1][9][0]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[0][0][0]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[0][1][0]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[0][2][0]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[0][3][0]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[0][4][0]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[0][5][0]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[0][6][0]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[0][7][0]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[0][8][0]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[0][9][0]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[7][0][0]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[7][1][0]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[7][2][0]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[7][3][0]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[7][4][0]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[7][5][0]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[7][6][0]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[7][7][0]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[7][8][0]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[7][9][0]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[6][0][0]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[6][1][0]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[6][2][0]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[6][3][0]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[6][4][0]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[6][5][0]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[6][6][0]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[6][7][0]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[6][8][0]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[6][9][0]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[5][0][0]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[5][1][0]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[5][2][0]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[5][3][0]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[5][4][0]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[5][5][0]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[5][6][0]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[5][7][0]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[5][8][0]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[5][9][0]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[4][0][0]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[4][1][0]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[4][2][0]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[4][3][0]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[4][4][0]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[4][5][0]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[4][6][0]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[4][7][0]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[4][8][0]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[4][9][0]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[11][0][0]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[11][1][0]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[11][2][0]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[11][3][0]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[11][4][0]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[11][5][0]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[11][6][0]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[11][7][0]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[11][8][0]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[11][9][0]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[10][0][0]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[10][1][0]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[10][2][0]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[10][3][0]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[10][4][0]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[10][5][0]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[10][6][0]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[10][7][0]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[10][8][0]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[10][9][0]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[9][0][0]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[9][1][0]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[9][2][0]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[9][3][0]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[9][4][0]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[9][5][0]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[9][6][0]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[9][7][0]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[9][8][0]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[9][9][0]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[8][0][0]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[8][1][0]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[8][2][0]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[8][3][0]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[8][4][0]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[8][5][0]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[8][6][0]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[8][7][0]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[8][8][0]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[8][9][0]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[15][0][0]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[15][1][0]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[15][2][0]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[15][3][0]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[15][4][0]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[15][5][0]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[15][6][0]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[15][7][0]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[15][8][0]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[15][9][0]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[14][0][0]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[14][1][0]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[14][2][0]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[14][3][0]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[14][4][0]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[14][5][0]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[14][6][0]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[14][7][0]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[14][8][0]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[14][9][0]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[13][0][0]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[13][1][0]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[13][2][0]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[13][3][0]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[13][4][0]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[13][5][0]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[13][6][0]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[13][7][0]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[13][8][0]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[13][9][0]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[12][0][0]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[12][1][0]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[12][2][0]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[12][3][0]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[12][4][0]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[12][5][0]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[12][6][0]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[12][7][0]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[12][8][0]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[12][9][0]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[19][0][0]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[19][1][0]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[19][2][0]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[19][3][0]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[19][4][0]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[19][5][0]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[19][6][0]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[19][7][0]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[19][8][0]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[19][9][0]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[18][0][0]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[18][1][0]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[18][2][0]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[18][3][0]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[18][4][0]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[18][5][0]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[18][6][0]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[18][7][0]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[18][8][0]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[18][9][0]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[17][0][0]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[17][1][0]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[17][2][0]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[17][3][0]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[17][4][0]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[17][5][0]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[17][6][0]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[17][7][0]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[17][8][0]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[17][9][0]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[16][0][0]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[16][1][0]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[16][2][0]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[16][3][0]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[16][4][0]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[16][5][0]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[16][6][0]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[16][7][0]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[16][8][0]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[16][9][0]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[3][0][1]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[3][1][1]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[3][2][1]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[3][3][1]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[3][4][1]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[3][5][1]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[3][6][1]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[3][7][1]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[3][8][1]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[3][9][1]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[2][0][1]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[2][1][1]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[2][2][1]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[2][3][1]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[2][4][1]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[2][5][1]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[2][6][1]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[2][7][1]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[2][8][1]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[2][9][1]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[1][0][1]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[1][1][1]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[1][2][1]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[1][3][1]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[1][4][1]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[1][5][1]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[1][6][1]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[1][7][1]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[1][8][1]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[1][9][1]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[0][0][1]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[0][1][1]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[0][2][1]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[0][3][1]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[0][4][1]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[0][5][1]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[0][6][1]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[0][7][1]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[0][8][1]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[0][9][1]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[7][0][1]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[7][1][1]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[7][2][1]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[7][3][1]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[7][4][1]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[7][5][1]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[7][6][1]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[7][7][1]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[7][8][1]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[7][9][1]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[6][0][1]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[6][1][1]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[6][2][1]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[6][3][1]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[6][4][1]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[6][5][1]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[6][6][1]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[6][7][1]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[6][8][1]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[6][9][1]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[5][0][1]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[5][1][1]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[5][2][1]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[5][3][1]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[5][4][1]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[5][5][1]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[5][6][1]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[5][7][1]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[5][8][1]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[5][9][1]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[4][0][1]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[4][1][1]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[4][2][1]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[4][3][1]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[4][4][1]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[4][5][1]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[4][6][1]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[4][7][1]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[4][8][1]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[4][9][1]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[11][0][1]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[11][1][1]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[11][2][1]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[11][3][1]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[11][4][1]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[11][5][1]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[11][6][1]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[11][7][1]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[11][8][1]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[11][9][1]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[10][0][1]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[10][1][1]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[10][2][1]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[10][3][1]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[10][4][1]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[10][5][1]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[10][6][1]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[10][7][1]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[10][8][1]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[10][9][1]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[9][0][1]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[9][1][1]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[9][2][1]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[9][3][1]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[9][4][1]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[9][5][1]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[9][6][1]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[9][7][1]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[9][8][1]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[9][9][1]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[8][0][1]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[8][1][1]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[8][2][1]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[8][3][1]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[8][4][1]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[8][5][1]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[8][6][1]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[8][7][1]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[8][8][1]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[8][9][1]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[15][0][1]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[15][1][1]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[15][2][1]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[15][3][1]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[15][4][1]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[15][5][1]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[15][6][1]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[15][7][1]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[15][8][1]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[15][9][1]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[14][0][1]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[14][1][1]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[14][2][1]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[14][3][1]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[14][4][1]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[14][5][1]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[14][6][1]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[14][7][1]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[14][8][1]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[14][9][1]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[13][0][1]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[13][1][1]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[13][2][1]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[13][3][1]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[13][4][1]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[13][5][1]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[13][6][1]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[13][7][1]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[13][8][1]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[13][9][1]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[12][0][1]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[12][1][1]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[12][2][1]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[12][3][1]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[12][4][1]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[12][5][1]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[12][6][1]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[12][7][1]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[12][8][1]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[12][9][1]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[19][0][1]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[19][1][1]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[19][2][1]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[19][3][1]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[19][4][1]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[19][5][1]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[19][6][1]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[19][7][1]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[19][8][1]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[19][9][1]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[18][0][1]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[18][1][1]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[18][2][1]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[18][3][1]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[18][4][1]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[18][5][1]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[18][6][1]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[18][7][1]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[18][8][1]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[18][9][1]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[17][0][1]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[17][1][1]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[17][2][1]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[17][3][1]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[17][4][1]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[17][5][1]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[17][6][1]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[17][7][1]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[17][8][1]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[17][9][1]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[16][0][1]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[16][1][1]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[16][2][1]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[16][3][1]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[16][4][1]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[16][5][1]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[16][6][1]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[16][7][1]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[16][8][1]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[16][9][1]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[3][0][2]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[3][1][2]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[3][2][2]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[3][3][2]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[3][4][2]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[3][5][2]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[3][6][2]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[3][7][2]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[3][8][2]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[3][9][2]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[2][0][2]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[2][1][2]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[2][2][2]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[2][3][2]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[2][4][2]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[2][5][2]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[2][6][2]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[2][7][2]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[2][8][2]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[2][9][2]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[1][0][2]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[1][1][2]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[1][2][2]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[1][3][2]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[1][4][2]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[1][5][2]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[1][6][2]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[1][7][2]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[1][8][2]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[1][9][2]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[0][0][2]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[0][1][2]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[0][2][2]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[0][3][2]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[0][4][2]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[0][5][2]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[0][6][2]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[0][7][2]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[0][8][2]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[0][9][2]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[7][0][2]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[7][1][2]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[7][2][2]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[7][3][2]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[7][4][2]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[7][5][2]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[7][6][2]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[7][7][2]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[7][8][2]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[7][9][2]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[6][0][2]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[6][1][2]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[6][2][2]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[6][3][2]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[6][4][2]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[6][5][2]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[6][6][2]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[6][7][2]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[6][8][2]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[6][9][2]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[5][0][2]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[5][1][2]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[5][2][2]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[5][3][2]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[5][4][2]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[5][5][2]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[5][6][2]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[5][7][2]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[5][8][2]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[5][9][2]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[4][0][2]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[4][1][2]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[4][2][2]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[4][3][2]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[4][4][2]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[4][5][2]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[4][6][2]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[4][7][2]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[4][8][2]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[4][9][2]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[11][0][2]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[11][1][2]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[11][2][2]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[11][3][2]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[11][4][2]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[11][5][2]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[11][6][2]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[11][7][2]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[11][8][2]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[11][9][2]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[10][0][2]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[10][1][2]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[10][2][2]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[10][3][2]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[10][4][2]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[10][5][2]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[10][6][2]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[10][7][2]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[10][8][2]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[10][9][2]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[9][0][2]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[9][1][2]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[9][2][2]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[9][3][2]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[9][4][2]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[9][5][2]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[9][6][2]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[9][7][2]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[9][8][2]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[9][9][2]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[8][0][2]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[8][1][2]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[8][2][2]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[8][3][2]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[8][4][2]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[8][5][2]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[8][6][2]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[8][7][2]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[8][8][2]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[8][9][2]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[15][0][2]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[15][1][2]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[15][2][2]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[15][3][2]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[15][4][2]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[15][5][2]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[15][6][2]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[15][7][2]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[15][8][2]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[15][9][2]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[14][0][2]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[14][1][2]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[14][2][2]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[14][3][2]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[14][4][2]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[14][5][2]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[14][6][2]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[14][7][2]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[14][8][2]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[14][9][2]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[13][0][2]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[13][1][2]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[13][2][2]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[13][3][2]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[13][4][2]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[13][5][2]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[13][6][2]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[13][7][2]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[13][8][2]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[13][9][2]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[12][0][2]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[12][1][2]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[12][2][2]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[12][3][2]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[12][4][2]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[12][5][2]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[12][6][2]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[12][7][2]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[12][8][2]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[12][9][2]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[19][0][2]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[19][1][2]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[19][2][2]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[19][3][2]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[19][4][2]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[19][5][2]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[19][6][2]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[19][7][2]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[19][8][2]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[19][9][2]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[18][0][2]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[18][1][2]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[18][2][2]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[18][3][2]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[18][4][2]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[18][5][2]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[18][6][2]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[18][7][2]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[18][8][2]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[18][9][2]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[17][0][2]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[17][1][2]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[17][2][2]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[17][3][2]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[17][4][2]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[17][5][2]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[17][6][2]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[17][7][2]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[17][8][2]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[17][9][2]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[16][0][2]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[16][1][2]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[16][2][2]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[16][3][2]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[16][4][2]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[16][5][2]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[16][6][2]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[16][7][2]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[16][8][2]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[16][9][2]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[3][0][3]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[3][1][3]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[3][2][3]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[3][3][3]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[3][4][3]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[3][5][3]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[3][6][3]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[3][7][3]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[3][8][3]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[3][9][3]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[2][0][3]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[2][1][3]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[2][2][3]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[2][3][3]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[2][4][3]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[2][5][3]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[2][6][3]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[2][7][3]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[2][8][3]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[2][9][3]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[1][0][3]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[1][1][3]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[1][2][3]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[1][3][3]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[1][4][3]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[1][5][3]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[1][6][3]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[1][7][3]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[1][8][3]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[1][9][3]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[0][0][3]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[0][1][3]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[0][2][3]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[0][3][3]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[0][4][3]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[0][5][3]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[0][6][3]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[0][7][3]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[0][8][3]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[0][9][3]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[7][0][3]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[7][1][3]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[7][2][3]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[7][3][3]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[7][4][3]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[7][5][3]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[7][6][3]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[7][7][3]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[7][8][3]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[7][9][3]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[6][0][3]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[6][1][3]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[6][2][3]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[6][3][3]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[6][4][3]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[6][5][3]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[6][6][3]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[6][7][3]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[6][8][3]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[6][9][3]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[5][0][3]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[5][1][3]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[5][2][3]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[5][3][3]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[5][4][3]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[5][5][3]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[5][6][3]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[5][7][3]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[5][8][3]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[5][9][3]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[4][0][3]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[4][1][3]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[4][2][3]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[4][3][3]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[4][4][3]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[4][5][3]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[4][6][3]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[4][7][3]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[4][8][3]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[4][9][3]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[11][0][3]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[11][1][3]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[11][2][3]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[11][3][3]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[11][4][3]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[11][5][3]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[11][6][3]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[11][7][3]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[11][8][3]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[11][9][3]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[10][0][3]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[10][1][3]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[10][2][3]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[10][3][3]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[10][4][3]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[10][5][3]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[10][6][3]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[10][7][3]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[10][8][3]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[10][9][3]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[9][0][3]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[9][1][3]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[9][2][3]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[9][3][3]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[9][4][3]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[9][5][3]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[9][6][3]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[9][7][3]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[9][8][3]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[9][9][3]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[8][0][3]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[8][1][3]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[8][2][3]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[8][3][3]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[8][4][3]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[8][5][3]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[8][6][3]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[8][7][3]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[8][8][3]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[8][9][3]       ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[15][0][3]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[15][1][3]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[15][2][3]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[15][3][3]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[15][4][3]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[15][5][3]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[15][6][3]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[15][7][3]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[15][8][3]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[15][9][3]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[14][0][3]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[14][1][3]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[14][2][3]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[14][3][3]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[14][4][3]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[14][5][3]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[14][6][3]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[14][7][3]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[14][8][3]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[14][9][3]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[13][0][3]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[13][1][3]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[13][2][3]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[13][3][3]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[13][4][3]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[13][5][3]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[13][6][3]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[13][7][3]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[13][8][3]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[13][9][3]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[12][0][3]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[12][1][3]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[12][2][3]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[12][3][3]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[12][4][3]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[12][5][3]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[12][6][3]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[12][7][3]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[12][8][3]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[12][9][3]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[19][0][3]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[19][1][3]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[19][2][3]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[19][3][3]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[19][4][3]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[19][5][3]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[19][6][3]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[19][7][3]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[19][8][3]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[19][9][3]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[18][0][3]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[18][1][3]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[18][2][3]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[18][3][3]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[18][4][3]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[18][5][3]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[18][6][3]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[18][7][3]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[18][8][3]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[18][9][3]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[17][0][3]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[17][1][3]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[17][2][3]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[17][3][3]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[17][4][3]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[17][5][3]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[17][6][3]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[17][7][3]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[17][8][3]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[17][9][3]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[16][0][3]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[16][1][3]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[16][2][3]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[16][3][3]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[16][4][3]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[16][5][3]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[16][6][3]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[16][7][3]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[16][8][3]      ; 0                 ; 6       ;
;      - datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[16][9][3]      ; 0                 ; 6       ;
;      - screen:gameplay|state.play                                      ; 0                 ; 6       ;
;      - datapath:Tetris|block:block_inst|Block_X_Pos[4]                 ; 0                 ; 6       ;
;      - datapath:Tetris|block:block_inst|Block_X_Pos[6]                 ; 0                 ; 6       ;
;      - datapath:Tetris|block:block_inst|Block_X_Pos[7]                 ; 0                 ; 6       ;
;      - random_piece:RNG|counter[0]                                     ; 0                 ; 6       ;
;      - random_piece:RNG|counter[1]                                     ; 0                 ; 6       ;
;      - random_piece:RNG|counter[2]                                     ; 0                 ; 6       ;
;      - random_piece:RNG|counter[3]                                     ; 0                 ; 6       ;
;      - random_piece:RNG|counter[4]                                     ; 0                 ; 6       ;
;      - random_piece:RNG|counter[5]                                     ; 0                 ; 6       ;
;      - random_piece:RNG|counter[6]                                     ; 0                 ; 6       ;
;      - random_piece:RNG|counter[7]                                     ; 0                 ; 6       ;
;      - random_piece:RNG|counter[8]                                     ; 0                 ; 6       ;
;      - random_piece:RNG|counter[9]                                     ; 0                 ; 6       ;
;      - datapath:Tetris|block:block_inst|counter_x[0]                   ; 0                 ; 6       ;
;      - datapath:Tetris|block:block_inst|counter_x[1]                   ; 0                 ; 6       ;
;      - datapath:Tetris|block:block_inst|counter_x[2]                   ; 0                 ; 6       ;
;      - datapath:Tetris|block:block_inst|counter_x[3]                   ; 0                 ; 6       ;
;      - datapath:Tetris|block:block_inst|counter_x[4]                   ; 0                 ; 6       ;
;      - datapath:Tetris|block:block_inst|counter_x[5]                   ; 0                 ; 6       ;
;      - datapath:Tetris|block:block_inst|counter_x[6]                   ; 0                 ; 6       ;
;      - datapath:Tetris|block:block_inst|counter_x[7]                   ; 0                 ; 6       ;
;      - datapath:Tetris|block:block_inst|counter_x[8]                   ; 0                 ; 6       ;
;      - datapath:Tetris|block:block_inst|counter_x[9]                   ; 0                 ; 6       ;
;      - datapath:Tetris|block:block_inst|counter_x[10]                  ; 0                 ; 6       ;
;      - datapath:Tetris|block:block_inst|counter_x[11]                  ; 0                 ; 6       ;
;      - datapath:Tetris|block:block_inst|counter_x[12]                  ; 0                 ; 6       ;
;      - datapath:Tetris|block:block_inst|counter_x[13]                  ; 0                 ; 6       ;
;      - datapath:Tetris|block:block_inst|counter_x[14]                  ; 0                 ; 6       ;
;      - datapath:Tetris|block:block_inst|counter_x[15]                  ; 0                 ; 6       ;
;      - datapath:Tetris|block:block_inst|counter_x[16]                  ; 0                 ; 6       ;
;      - datapath:Tetris|block:block_inst|counter_x[17]                  ; 0                 ; 6       ;
;      - datapath:Tetris|block:block_inst|counter_x[18]                  ; 0                 ; 6       ;
;      - datapath:Tetris|block:block_inst|counter_x[19]                  ; 0                 ; 6       ;
;      - datapath:Tetris|block:block_inst|counter_x[20]                  ; 0                 ; 6       ;
;      - datapath:Tetris|block:block_inst|counter_x[21]                  ; 0                 ; 6       ;
;      - datapath:Tetris|block:block_inst|counter_x[22]                  ; 0                 ; 6       ;
;      - datapath:Tetris|block:block_inst|counter_x[23]                  ; 0                 ; 6       ;
;      - datapath:Tetris|block:block_inst|counter_x[24]                  ; 0                 ; 6       ;
;      - datapath:Tetris|block:block_inst|counter_x[25]                  ; 0                 ; 6       ;
;      - datapath:Tetris|block:block_inst|counter_x[26]                  ; 0                 ; 6       ;
;      - datapath:Tetris|block:block_inst|counter_x[27]                  ; 0                 ; 6       ;
;      - datapath:Tetris|block:block_inst|counter_y[0]                   ; 0                 ; 6       ;
;      - datapath:Tetris|block:block_inst|counter_y[1]                   ; 0                 ; 6       ;
;      - datapath:Tetris|block:block_inst|counter_y[2]                   ; 0                 ; 6       ;
;      - datapath:Tetris|block:block_inst|counter_y[3]                   ; 0                 ; 6       ;
;      - datapath:Tetris|block:block_inst|counter_y[4]                   ; 0                 ; 6       ;
;      - datapath:Tetris|block:block_inst|counter_y[5]                   ; 0                 ; 6       ;
;      - datapath:Tetris|block:block_inst|counter_y[6]                   ; 0                 ; 6       ;
;      - datapath:Tetris|block:block_inst|counter_y[7]                   ; 0                 ; 6       ;
;      - datapath:Tetris|block:block_inst|counter_y[8]                   ; 0                 ; 6       ;
;      - datapath:Tetris|block:block_inst|counter_y[9]                   ; 0                 ; 6       ;
;      - datapath:Tetris|block:block_inst|counter_y[10]                  ; 0                 ; 6       ;
;      - datapath:Tetris|block:block_inst|counter_y[11]                  ; 0                 ; 6       ;
;      - datapath:Tetris|block:block_inst|counter_y[12]                  ; 0                 ; 6       ;
;      - datapath:Tetris|block:block_inst|counter_y[13]                  ; 0                 ; 6       ;
;      - datapath:Tetris|block:block_inst|counter_y[14]                  ; 0                 ; 6       ;
;      - datapath:Tetris|block:block_inst|counter_y[15]                  ; 0                 ; 6       ;
;      - datapath:Tetris|block:block_inst|counter_y[16]                  ; 0                 ; 6       ;
;      - datapath:Tetris|block:block_inst|counter_y[17]                  ; 0                 ; 6       ;
;      - datapath:Tetris|block:block_inst|counter_y[18]                  ; 0                 ; 6       ;
;      - datapath:Tetris|block:block_inst|counter_y[19]                  ; 0                 ; 6       ;
;      - datapath:Tetris|block:block_inst|counter_y[20]                  ; 0                 ; 6       ;
;      - datapath:Tetris|block:block_inst|counter_y[21]                  ; 0                 ; 6       ;
;      - datapath:Tetris|block:block_inst|counter_y[22]                  ; 0                 ; 6       ;
;      - datapath:Tetris|block:block_inst|counter_y[23]                  ; 0                 ; 6       ;
;      - datapath:Tetris|block:block_inst|counter_y[24]                  ; 0                 ; 6       ;
;      - datapath:Tetris|block:block_inst|counter_y[25]                  ; 0                 ; 6       ;
;      - datapath:Tetris|block:block_inst|counter_y[26]                  ; 0                 ; 6       ;
;      - datapath:Tetris|block:block_inst|counter_y[27]                  ; 0                 ; 6       ;
;      - color_mapper:color|color~2                                      ; 0                 ; 6       ;
;      - Score_Board:game_score|thousands[0]~0                           ; 0                 ; 6       ;
;      - color_mapper:color|Mux760~4                                     ; 0                 ; 6       ;
;      - Score_Board:game_score|thousands[1]~1                           ; 0                 ; 6       ;
;      - color_mapper:color|Mux760~7                                     ; 0                 ; 6       ;
;      - Score_Board:game_score|thousands[2]~2                           ; 0                 ; 6       ;
;      - Score_Board:game_score|thousands[3]~3                           ; 0                 ; 6       ;
;      - color_mapper:color|Mux1492~2                                    ; 0                 ; 6       ;
;      - color_mapper:color|Mux1492~3                                    ; 0                 ; 6       ;
;      - Score_Board:game_score|ones[0]~2                                ; 0                 ; 6       ;
;      - color_mapper:color|Mux1492~9                                    ; 0                 ; 6       ;
;      - Score_Board:game_score|ones[1]~3                                ; 0                 ; 6       ;
;      - color_mapper:color|Mux1492~12                                   ; 0                 ; 6       ;
;      - color_mapper:color|Mux1492~13                                   ; 0                 ; 6       ;
;      - color_mapper:color|Mux1248~1                                    ; 0                 ; 6       ;
;      - Score_Board:game_score|tens[1]~2                                ; 0                 ; 6       ;
;      - color_mapper:color|color~13                                     ; 0                 ; 6       ;
;      - Score_Board:game_score|tens[0]~3                                ; 0                 ; 6       ;
;      - color_mapper:color|color~14                                     ; 0                 ; 6       ;
;      - color_mapper:color|color~15                                     ; 0                 ; 6       ;
;      - color_mapper:color|color~16                                     ; 0                 ; 6       ;
;      - color_mapper:color|color~18                                     ; 0                 ; 6       ;
;      - color_mapper:color|Mux1004~0                                    ; 0                 ; 6       ;
;      - Score_Board:game_score|hundreds[1]~3                            ; 0                 ; 6       ;
;      - color_mapper:color|color~20                                     ; 0                 ; 6       ;
;      - Score_Board:game_score|hundreds[0]~4                            ; 0                 ; 6       ;
;      - color_mapper:color|color~21                                     ; 0                 ; 6       ;
;      - Score_Board:game_score|hundreds[3]~6                            ; 0                 ; 6       ;
;      - datapath:Tetris|block:block_inst|Block_X_Pos[9]                 ; 0                 ; 6       ;
;      - datapath:Tetris|block:block_inst|Block_X_Pos[8]                 ; 0                 ; 6       ;
;      - rotating:rotate|state.rot_21                                    ; 0                 ; 6       ;
;      - rotating:rotate|state.rot_11                                    ; 0                 ; 6       ;
;      - rotating:rotate|state.rot_31                                    ; 0                 ; 6       ;
;      - datapath:Tetris|block:block_inst|Block_X_Pos[5]                 ; 0                 ; 6       ;
;      - datapath:Tetris|block:block_inst|Block_Y_Pos[9]                 ; 0                 ; 6       ;
;      - datapath:Tetris|block:block_inst|Block_Y_Pos[8]                 ; 0                 ; 6       ;
;      - datapath:Tetris|block:block_inst|Block_Y_Pos[7]                 ; 0                 ; 6       ;
;      - datapath:Tetris|block:block_inst|Block_Y_Pos[6]                 ; 0                 ; 6       ;
;      - datapath:Tetris|block:block_inst|Block_Y_Pos[5]                 ; 0                 ; 6       ;
;      - datapath:Tetris|block:block_inst|Block_Y_Pos[4]                 ; 0                 ; 6       ;
;      - vga_controller:VGA|clkdiv                                       ; 0                 ; 6       ;
;      - screen:gameplay|state~5                                         ; 0                 ; 6       ;
;      - screen:gameplay|state.idle~0                                    ; 0                 ; 6       ;
;      - datapath:Tetris|Datapath_state_machine:dsm0|always0~0           ; 0                 ; 6       ;
;      - screen:gameplay|state~6                                         ; 0                 ; 6       ;
;      - random_piece:RNG|activate                                       ; 0                 ; 6       ;
;      - random_piece:RNG|pointer[6]~0                                   ; 0                 ; 6       ;
;      - datapath:Tetris|block:block_inst|act_once_x                     ; 0                 ; 6       ;
;      - datapath:Tetris|block:block_inst|Block_X_Motion[9]              ; 0                 ; 6       ;
;      - datapath:Tetris|block:block_inst|Block_X_Motion[8]              ; 0                 ; 6       ;
;      - datapath:Tetris|block:block_inst|Block_X_Motion[7]              ; 0                 ; 6       ;
;      - datapath:Tetris|block:block_inst|Block_X_Motion[6]              ; 0                 ; 6       ;
;      - datapath:Tetris|block:block_inst|Block_X_Motion[5]              ; 0                 ; 6       ;
;      - datapath:Tetris|block:block_inst|Block_X_Motion[4]              ; 0                 ; 6       ;
;      - rotating:rotate|state.rot_12                                    ; 0                 ; 6       ;
;      - rotating:rotate|state.rot_02                                    ; 0                 ; 6       ;
;      - rotating:rotate|state.rot_22                                    ; 0                 ; 6       ;
;      - datapath:Tetris|block:block_inst|accel                          ; 0                 ; 6       ;
;      - datapath:Tetris|block:block_inst|accel_spac                     ; 0                 ; 6       ;
;      - datapath:Tetris|block:block_inst|Block_Y_Motion[4]              ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row19|Out[8][2] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row19|Out[5][2] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row19|Out[6][2] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row19|Out[4][2] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row19|Out[7][2] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row19|Out[2][2] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row19|Out[1][2] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row19|Out[0][2] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row19|Out[3][2] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row19|Out[9][2] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row18|Out[5][2] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row18|Out[6][2] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row18|Out[4][2] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row18|Out[7][2] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row18|Out[8][2] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row18|Out[2][2] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row18|Out[1][2] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row18|Out[0][2] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row18|Out[3][2] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row18|Out[9][2] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row17|Out[8][2] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row17|Out[5][2] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row17|Out[6][2] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row17|Out[4][2] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row17|Out[7][2] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row17|Out[2][2] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row17|Out[1][2] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row17|Out[0][2] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row17|Out[3][2] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row17|Out[9][2] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row16|Out[5][2] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row16|Out[6][2] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row16|Out[4][2] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row16|Out[7][2] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row16|Out[8][2] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row16|Out[2][2] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row16|Out[1][2] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row16|Out[0][2] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row16|Out[3][2] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row16|Out[9][2] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row11|Out[8][2] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row11|Out[5][2] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row11|Out[6][2] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row11|Out[4][2] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row11|Out[7][2] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row11|Out[2][2] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row11|Out[1][2] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row11|Out[0][2] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row11|Out[3][2] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row11|Out[9][2] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row10|Out[5][2] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row10|Out[6][2] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row10|Out[4][2] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row10|Out[7][2] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row10|Out[8][2] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row10|Out[2][2] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row10|Out[1][2] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row10|Out[0][2] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row10|Out[3][2] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row10|Out[9][2] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row9|Out[8][2]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row9|Out[5][2]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row9|Out[6][2]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row9|Out[4][2]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row9|Out[7][2]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row9|Out[2][2]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row9|Out[1][2]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row9|Out[0][2]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row9|Out[3][2]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row9|Out[9][2]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row8|Out[5][2]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row8|Out[6][2]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row8|Out[4][2]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row8|Out[7][2]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row8|Out[8][2]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row8|Out[2][2]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row8|Out[1][2]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row8|Out[0][2]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row8|Out[3][2]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row8|Out[9][2]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row7|Out[8][2]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row7|Out[5][2]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row7|Out[6][2]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row7|Out[4][2]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row7|Out[7][2]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row7|Out[2][2]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row7|Out[1][2]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row7|Out[0][2]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row7|Out[3][2]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row7|Out[9][2]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row6|Out[5][2]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row6|Out[6][2]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row6|Out[4][2]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row6|Out[7][2]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row6|Out[8][2]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row6|Out[2][2]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row6|Out[1][2]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row6|Out[0][2]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row6|Out[3][2]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row6|Out[9][2]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row5|Out[8][2]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row5|Out[5][2]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row5|Out[6][2]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row5|Out[4][2]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row5|Out[7][2]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row5|Out[2][2]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row5|Out[1][2]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row5|Out[0][2]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row5|Out[3][2]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row5|Out[9][2]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row4|Out[5][2]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row4|Out[6][2]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row4|Out[4][2]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row4|Out[7][2]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row4|Out[8][2]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row4|Out[2][2]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row4|Out[1][2]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row4|Out[0][2]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row4|Out[3][2]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row4|Out[9][2]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row3|Out[8][2]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row3|Out[5][2]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row3|Out[6][2]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row3|Out[4][2]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row3|Out[7][2]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row3|Out[2][2]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row3|Out[1][2]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row3|Out[0][2]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row3|Out[3][2]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row3|Out[9][2]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row2|Out[5][2]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row2|Out[6][2]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row2|Out[4][2]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row2|Out[7][2]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row2|Out[8][2]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row2|Out[2][2]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row2|Out[1][2]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row2|Out[0][2]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row2|Out[3][2]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row2|Out[9][2]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row1|Out[8][2]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row1|Out[5][2]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row1|Out[6][2]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row1|Out[4][2]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row1|Out[7][2]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row1|Out[2][2]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row1|Out[1][2]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row1|Out[0][2]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row1|Out[3][2]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row1|Out[9][2]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row0|Out[5][2]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row0|Out[6][2]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row0|Out[4][2]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row0|Out[7][2]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row0|Out[8][2]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row0|Out[2][2]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row0|Out[1][2]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row0|Out[0][2]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row0|Out[3][2]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row0|Out[9][2]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row15|Out[8][2] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row15|Out[5][2] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row15|Out[6][2] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row15|Out[4][2] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row15|Out[7][2] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row15|Out[2][2] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row15|Out[1][2] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row15|Out[0][2] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row15|Out[3][2] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row15|Out[9][2] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row14|Out[5][2] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row14|Out[6][2] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row14|Out[4][2] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row14|Out[7][2] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row14|Out[8][2] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row14|Out[2][2] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row14|Out[1][2] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row14|Out[0][2] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row14|Out[3][2] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row14|Out[9][2] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row13|Out[8][2] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row13|Out[5][2] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row13|Out[6][2] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row13|Out[4][2] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row13|Out[7][2] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row13|Out[2][2] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row13|Out[1][2] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row13|Out[0][2] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row13|Out[3][2] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row13|Out[9][2] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row12|Out[5][2] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row12|Out[6][2] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row12|Out[4][2] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row12|Out[7][2] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row12|Out[8][2] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row12|Out[2][2] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row12|Out[1][2] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row12|Out[0][2] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row12|Out[3][2] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row12|Out[9][2] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row19|Out[8][1] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row19|Out[5][1] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row19|Out[6][1] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row19|Out[4][1] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row19|Out[7][1] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row19|Out[2][1] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row19|Out[1][1] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row19|Out[0][1] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row19|Out[3][1] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row19|Out[9][1] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row18|Out[5][1] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row18|Out[6][1] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row18|Out[4][1] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row18|Out[7][1] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row18|Out[8][1] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row18|Out[2][1] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row18|Out[1][1] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row18|Out[0][1] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row18|Out[3][1] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row18|Out[9][1] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row17|Out[8][1] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row17|Out[5][1] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row17|Out[6][1] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row17|Out[4][1] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row17|Out[7][1] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row17|Out[2][1] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row17|Out[1][1] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row17|Out[0][1] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row17|Out[3][1] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row17|Out[9][1] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row16|Out[5][1] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row16|Out[6][1] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row16|Out[4][1] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row16|Out[7][1] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row16|Out[8][1] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row16|Out[2][1] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row16|Out[1][1] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row16|Out[0][1] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row16|Out[3][1] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row16|Out[9][1] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row7|Out[8][1]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row7|Out[5][1]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row7|Out[6][1]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row7|Out[4][1]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row7|Out[7][1]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row7|Out[2][1]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row7|Out[1][1]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row7|Out[0][1]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row7|Out[3][1]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row7|Out[9][1]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row6|Out[5][1]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row6|Out[6][1]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row6|Out[4][1]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row6|Out[7][1]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row6|Out[8][1]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row6|Out[2][1]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row6|Out[1][1]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row6|Out[0][1]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row6|Out[3][1]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row6|Out[9][1]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row5|Out[8][1]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row5|Out[5][1]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row5|Out[6][1]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row5|Out[4][1]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row5|Out[7][1]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row5|Out[2][1]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row5|Out[1][1]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row5|Out[0][1]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row5|Out[3][1]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row5|Out[9][1]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row4|Out[5][1]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row4|Out[6][1]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row4|Out[4][1]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row4|Out[7][1]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row4|Out[8][1]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row4|Out[2][1]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row4|Out[1][1]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row4|Out[0][1]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row4|Out[3][1]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row4|Out[9][1]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row11|Out[8][1] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row11|Out[5][1] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row11|Out[6][1] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row11|Out[4][1] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row11|Out[7][1] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row11|Out[2][1] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row11|Out[1][1] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row11|Out[0][1] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row11|Out[3][1] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row11|Out[9][1] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row10|Out[5][1] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row10|Out[6][1] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row10|Out[4][1] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row10|Out[7][1] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row10|Out[8][1] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row10|Out[2][1] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row10|Out[1][1] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row10|Out[0][1] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row10|Out[3][1] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row10|Out[9][1] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row9|Out[8][1]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row9|Out[5][1]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row9|Out[6][1]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row9|Out[4][1]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row9|Out[7][1]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row9|Out[2][1]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row9|Out[1][1]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row9|Out[0][1]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row9|Out[3][1]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row9|Out[9][1]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row8|Out[5][1]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row8|Out[6][1]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row8|Out[4][1]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row8|Out[7][1]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row8|Out[8][1]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row8|Out[2][1]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row8|Out[1][1]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row8|Out[0][1]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row8|Out[3][1]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row8|Out[9][1]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row3|Out[8][1]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row3|Out[5][1]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row3|Out[6][1]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row3|Out[4][1]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row3|Out[7][1]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row3|Out[2][1]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row3|Out[1][1]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row3|Out[0][1]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row3|Out[3][1]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row3|Out[9][1]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row2|Out[5][1]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row2|Out[6][1]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row2|Out[4][1]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row2|Out[7][1]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row2|Out[8][1]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row2|Out[2][1]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row2|Out[1][1]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row2|Out[0][1]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row2|Out[3][1]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row2|Out[9][1]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row1|Out[8][1]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row1|Out[5][1]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row1|Out[6][1]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row1|Out[4][1]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row1|Out[7][1]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row1|Out[2][1]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row1|Out[1][1]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row1|Out[0][1]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row1|Out[3][1]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row1|Out[9][1]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row0|Out[5][1]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row0|Out[6][1]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row0|Out[4][1]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row0|Out[7][1]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row0|Out[8][1]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row0|Out[2][1]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row0|Out[1][1]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row0|Out[0][1]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row0|Out[3][1]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row0|Out[9][1]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row15|Out[8][1] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row15|Out[5][1] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row15|Out[6][1] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row15|Out[4][1] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row15|Out[7][1] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row15|Out[2][1] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row15|Out[1][1] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row15|Out[0][1] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row15|Out[3][1] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row15|Out[9][1] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row14|Out[5][1] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row14|Out[6][1] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row14|Out[4][1] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row14|Out[7][1] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row14|Out[8][1] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row14|Out[2][1] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row14|Out[1][1] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row14|Out[0][1] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row14|Out[3][1] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row14|Out[9][1] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row13|Out[8][1] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row13|Out[5][1] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row13|Out[6][1] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row13|Out[4][1] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row13|Out[7][1] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row13|Out[2][1] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row13|Out[1][1] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row13|Out[0][1] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row13|Out[3][1] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row13|Out[9][1] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row12|Out[5][1] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row12|Out[6][1] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row12|Out[4][1] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row12|Out[7][1] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row12|Out[8][1] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row12|Out[2][1] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row12|Out[1][1] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row12|Out[0][1] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row12|Out[3][1] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row12|Out[9][1] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row19|Out[8][0] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row19|Out[5][0] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row19|Out[6][0] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row19|Out[4][0] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row19|Out[7][0] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row19|Out[2][0] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row19|Out[1][0] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row19|Out[0][0] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row19|Out[3][0] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row19|Out[9][0] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row18|Out[5][0] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row18|Out[6][0] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row18|Out[4][0] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row18|Out[7][0] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row18|Out[8][0] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row18|Out[2][0] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row18|Out[1][0] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row18|Out[0][0] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row18|Out[3][0] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row18|Out[9][0] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row17|Out[8][0] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row17|Out[5][0] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row17|Out[6][0] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row17|Out[4][0] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row17|Out[7][0] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row17|Out[2][0] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row17|Out[1][0] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row17|Out[0][0] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row17|Out[3][0] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row17|Out[9][0] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row16|Out[5][0] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row16|Out[6][0] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row16|Out[4][0] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row16|Out[7][0] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row16|Out[8][0] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row16|Out[2][0] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row16|Out[1][0] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row16|Out[0][0] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row16|Out[3][0] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row16|Out[9][0] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row11|Out[8][0] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row11|Out[5][0] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row11|Out[6][0] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row11|Out[4][0] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row11|Out[7][0] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row11|Out[2][0] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row11|Out[1][0] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row11|Out[0][0] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row11|Out[3][0] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row11|Out[9][0] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row10|Out[5][0] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row10|Out[6][0] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row10|Out[4][0] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row10|Out[7][0] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row10|Out[8][0] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row10|Out[2][0] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row10|Out[1][0] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row10|Out[0][0] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row10|Out[3][0] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row10|Out[9][0] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row9|Out[8][0]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row9|Out[5][0]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row9|Out[6][0]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row9|Out[4][0]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row9|Out[7][0]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row9|Out[2][0]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row9|Out[1][0]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row9|Out[0][0]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row9|Out[3][0]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row9|Out[9][0]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row8|Out[5][0]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row8|Out[6][0]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row8|Out[4][0]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row8|Out[7][0]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row8|Out[8][0]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row8|Out[2][0]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row8|Out[1][0]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row8|Out[0][0]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row8|Out[3][0]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row8|Out[9][0]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row7|Out[8][0]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row7|Out[5][0]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row7|Out[6][0]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row7|Out[4][0]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row7|Out[7][0]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row7|Out[2][0]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row7|Out[1][0]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row7|Out[0][0]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row7|Out[3][0]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row7|Out[9][0]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row6|Out[5][0]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row6|Out[6][0]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row6|Out[4][0]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row6|Out[7][0]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row6|Out[8][0]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row6|Out[2][0]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row6|Out[1][0]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row6|Out[0][0]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row6|Out[3][0]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row6|Out[9][0]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row5|Out[8][0]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row5|Out[5][0]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row5|Out[6][0]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row5|Out[4][0]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row5|Out[7][0]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row5|Out[2][0]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row5|Out[1][0]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row5|Out[0][0]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row5|Out[3][0]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row5|Out[9][0]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row4|Out[5][0]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row4|Out[6][0]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row4|Out[4][0]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row4|Out[7][0]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row4|Out[8][0]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row4|Out[2][0]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row4|Out[1][0]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row4|Out[0][0]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row4|Out[3][0]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row4|Out[9][0]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row3|Out[5][0]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row3|Out[6][0]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row3|Out[4][0]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row3|Out[7][0]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row3|Out[8][0]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row3|Out[2][0]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row3|Out[1][0]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row3|Out[0][0]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row3|Out[3][0]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row3|Out[9][0]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row2|Out[5][0]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row2|Out[6][0]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row2|Out[4][0]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row2|Out[7][0]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row2|Out[8][0]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row2|Out[2][0]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row2|Out[1][0]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row2|Out[0][0]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row2|Out[3][0]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row2|Out[9][0]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row1|Out[8][0]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row1|Out[5][0]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row1|Out[6][0]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row1|Out[4][0]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row1|Out[7][0]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row1|Out[2][0]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row1|Out[1][0]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row1|Out[0][0]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row1|Out[3][0]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row1|Out[9][0]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row0|Out[5][0]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row0|Out[6][0]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row0|Out[4][0]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row0|Out[7][0]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row0|Out[8][0]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row0|Out[2][0]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row0|Out[1][0]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row0|Out[0][0]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row0|Out[3][0]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row0|Out[9][0]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row15|Out[8][0] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row15|Out[5][0] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row15|Out[6][0] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row15|Out[4][0] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row15|Out[7][0] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row15|Out[2][0] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row15|Out[1][0] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row15|Out[0][0] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row15|Out[3][0] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row15|Out[9][0] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row14|Out[5][0] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row14|Out[6][0] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row14|Out[4][0] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row14|Out[7][0] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row14|Out[8][0] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row14|Out[2][0] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row14|Out[1][0] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row14|Out[0][0] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row14|Out[3][0] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row14|Out[9][0] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row13|Out[8][0] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row13|Out[5][0] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row13|Out[6][0] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row13|Out[4][0] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row13|Out[7][0] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row13|Out[2][0] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row13|Out[1][0] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row13|Out[0][0] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row13|Out[3][0] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row13|Out[9][0] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row12|Out[5][0] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row12|Out[6][0] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row12|Out[4][0] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row12|Out[7][0] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row12|Out[8][0] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row12|Out[2][0] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row12|Out[1][0] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row12|Out[0][0] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row12|Out[3][0] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row12|Out[9][0] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row19|Out[8][3] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row19|Out[5][3] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row19|Out[6][3] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row19|Out[4][3] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row19|Out[7][3] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row19|Out[2][3] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row19|Out[1][3] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row19|Out[0][3] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row19|Out[3][3] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row19|Out[9][3] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row18|Out[5][3] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row18|Out[6][3] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row18|Out[4][3] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row18|Out[7][3] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row18|Out[8][3] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row18|Out[2][3] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row18|Out[1][3] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row18|Out[0][3] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row18|Out[3][3] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row18|Out[9][3] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row17|Out[8][3] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row17|Out[5][3] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row17|Out[6][3] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row17|Out[4][3] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row17|Out[7][3] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row17|Out[2][3] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row17|Out[1][3] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row17|Out[0][3] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row17|Out[3][3] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row17|Out[9][3] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row16|Out[5][3] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row16|Out[6][3] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row16|Out[4][3] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row16|Out[7][3] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row16|Out[8][3] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row16|Out[2][3] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row16|Out[1][3] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row16|Out[0][3] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row16|Out[3][3] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row16|Out[9][3] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row7|Out[8][3]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row7|Out[5][3]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row7|Out[6][3]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row7|Out[4][3]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row7|Out[7][3]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row7|Out[2][3]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row7|Out[1][3]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row7|Out[0][3]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row7|Out[3][3]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row7|Out[9][3]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row6|Out[5][3]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row6|Out[6][3]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row6|Out[4][3]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row6|Out[7][3]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row6|Out[8][3]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row6|Out[2][3]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row6|Out[1][3]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row6|Out[0][3]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row6|Out[3][3]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row6|Out[9][3]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row5|Out[8][3]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row5|Out[5][3]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row5|Out[6][3]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row5|Out[4][3]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row5|Out[7][3]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row5|Out[2][3]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row5|Out[1][3]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row5|Out[0][3]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row5|Out[3][3]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row5|Out[9][3]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row4|Out[5][3]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row4|Out[6][3]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row4|Out[4][3]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row4|Out[7][3]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row4|Out[8][3]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row4|Out[2][3]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row4|Out[1][3]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row4|Out[0][3]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row4|Out[3][3]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row4|Out[9][3]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row11|Out[8][3] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row11|Out[5][3] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row11|Out[6][3] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row11|Out[4][3] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row11|Out[7][3] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row11|Out[2][3] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row11|Out[1][3] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row11|Out[0][3] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row11|Out[3][3] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row11|Out[9][3] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row10|Out[5][3] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row10|Out[6][3] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row10|Out[4][3] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row10|Out[7][3] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row10|Out[8][3] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row10|Out[2][3] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row10|Out[1][3] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row10|Out[0][3] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row10|Out[3][3] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row10|Out[9][3] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row9|Out[8][3]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row9|Out[5][3]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row9|Out[6][3]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row9|Out[4][3]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row9|Out[7][3]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row9|Out[2][3]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row9|Out[1][3]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row9|Out[0][3]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row9|Out[3][3]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row9|Out[9][3]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row8|Out[5][3]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row8|Out[6][3]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row8|Out[4][3]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row8|Out[7][3]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row8|Out[8][3]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row8|Out[2][3]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row8|Out[1][3]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row8|Out[0][3]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row8|Out[3][3]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row8|Out[9][3]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row3|Out[8][3]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row3|Out[5][3]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row3|Out[6][3]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row3|Out[4][3]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row3|Out[7][3]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row3|Out[2][3]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row3|Out[1][3]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row3|Out[0][3]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row3|Out[3][3]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row3|Out[9][3]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row2|Out[5][3]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row2|Out[6][3]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row2|Out[4][3]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row2|Out[7][3]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row2|Out[8][3]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row2|Out[2][3]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row2|Out[1][3]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row2|Out[0][3]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row2|Out[3][3]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row2|Out[9][3]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row1|Out[8][3]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row1|Out[5][3]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row1|Out[6][3]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row1|Out[4][3]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row1|Out[7][3]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row1|Out[2][3]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row1|Out[1][3]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row1|Out[0][3]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row1|Out[3][3]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row1|Out[9][3]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row0|Out[5][3]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row0|Out[6][3]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row0|Out[4][3]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row0|Out[7][3]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row0|Out[8][3]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row0|Out[2][3]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row0|Out[1][3]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row0|Out[0][3]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row0|Out[3][3]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row0|Out[9][3]  ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row15|Out[8][3] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row15|Out[5][3] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row15|Out[6][3] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row15|Out[4][3] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row15|Out[7][3] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row15|Out[2][3] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row15|Out[1][3] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row15|Out[0][3] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row15|Out[3][3] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row15|Out[9][3] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row14|Out[5][3] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row14|Out[6][3] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row14|Out[4][3] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row14|Out[7][3] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row14|Out[8][3] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row14|Out[2][3] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row14|Out[1][3] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row14|Out[0][3] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row14|Out[3][3] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row14|Out[9][3] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row13|Out[8][3] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row13|Out[5][3] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row13|Out[6][3] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row13|Out[4][3] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row13|Out[7][3] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row13|Out[2][3] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row13|Out[1][3] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row13|Out[0][3] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row13|Out[3][3] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row13|Out[9][3] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row12|Out[5][3] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row12|Out[6][3] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row12|Out[4][3] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row12|Out[7][3] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row12|Out[8][3] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row12|Out[2][3] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row12|Out[1][3] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row12|Out[0][3] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row12|Out[3][3] ; 0                 ; 6       ;
;      - datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row12|Out[9][3] ; 0                 ; 6       ;
;      - screen:gameplay|state~7                                         ; 0                 ; 6       ;
;      - keywait:keys|state.key_space1                                   ; 0                 ; 6       ;
;      - keywait:keys|state.key_S1                                       ; 0                 ; 6       ;
;      - keywait:keys|state.key_D1                                       ; 0                 ; 6       ;
;      - keywait:keys|state.key_A1                                       ; 0                 ; 6       ;
;      - datapath:Tetris|block:block_inst|act_once_y                     ; 0                 ; 6       ;
;      - datapath:Tetris|block:block_inst|speed_y[24]~0                  ; 0                 ; 6       ;
;      - rotating:rotate|state.rot_01                                    ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~3536           ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~3584           ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~3622           ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~3665           ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~3708           ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~3747           ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~3790           ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~3834           ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~3877           ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~3920           ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~3965           ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~4005           ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~4050           ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~4093           ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~4131           ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~4173           ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~4216           ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~4255           ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~4298           ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~4338           ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~4382           ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~4428           ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~4467           ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~4509           ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~4550           ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~4590           ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~4631           ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~4674           ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~4716           ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~4762           ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~4812           ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~4858           ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~4901           ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~4944           ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~4991           ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~5036           ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~5081           ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~5125           ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~5142           ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~5172           ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~5219           ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~5263           ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~5306           ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~5346           ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~5388           ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~5429           ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~5471           ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~5511           ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~5554           ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~5595           ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~5633           ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~5678           ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~5724           ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~5766           ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~5808           ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~5852           ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~5895           ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~5936           ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~5977           ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~5993           ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~6020           ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~6061           ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~6112           ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~6158           ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~6204           ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~6245           ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~6287           ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~6329           ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~6370           ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~6411           ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~6452           ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~6496           ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~6542           ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~6588           ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~6630           ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~6672           ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~6714           ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~6755           ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~6796           ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~6838           ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~6879           ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~6920           ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~6967           ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~7013           ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~7053           ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~7094           ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~7135           ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~7175           ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~7216           ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~7257           ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~7298           ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~7338           ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~7382           ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~7429           ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~7471           ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~7513           ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~7555           ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~7596           ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~7637           ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~7681           ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~7722           ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~7763           ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~7809           ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~7854           ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~7896           ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~7937           ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~7979           ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~8019           ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~8060           ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~8101           ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~8142           ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~8183           ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~8230           ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~8275           ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~8317           ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~8359           ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~8400           ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~8443           ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~8486           ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~8527           ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~8569           ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~8609           ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~8657           ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~8702           ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~8742           ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~8781           ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~8823           ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~8861           ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~8901           ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~8939           ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~8978           ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~9015           ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~9059           ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~9104           ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~9145           ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~9185           ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~9225           ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~9265           ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~9304           ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~9344           ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~9384           ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~9423           ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~9464           ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~9512           ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~9553           ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~9592           ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~9631           ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~9674           ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~9713           ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~9757           ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~9797           ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~9838           ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~9888           ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~9934           ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~9974           ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~10013          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~10052          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~10091          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~10130          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~10170          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~10209          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~10253          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~10295          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~10339          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~10383          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~10425          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~10467          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~10510          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~10552          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~10596          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~10637          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~10683          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~10729          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~10773          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~10815          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~10856          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~10896          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~10939          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~10981          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~11022          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~11063          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~11102          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~11147          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~11192          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~11236          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~11277          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~11318          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~11362          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~11403          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~11444          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~11486          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~11526          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~11574          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~11619          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~11661          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~11703          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~11742          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~11784          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~11826          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~11864          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~11908          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~11948          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~11996          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~12019          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~12026          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~12055          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~12082          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~12107          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~12136          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~12160          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~12189          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~12213          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~12240          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~12267          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~12299          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~12326          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~12345          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~12352          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~12381          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~12408          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~12435          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~12464          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~12489          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~12511          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~12519          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~12548          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~12577          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~12607          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~12635          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~12661          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~12691          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~12716          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~12745          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~12772          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~12798          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~12828          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~12859          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~12890          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~12916          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~12944          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~12973          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~12998          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~13027          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~13053          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~13079          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~13101          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~13129          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~13158          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~13186          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~13211          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~13240          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~13265          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~13294          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~13319          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~13345          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~13369          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~13401          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~13430          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~13455          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~13484          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~13512          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~13536          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~13565          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~13583          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~13590          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~13615          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~13644          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~13666          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~13673          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~13702          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~13730          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~13748          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~13755          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~13783          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~13807          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~13835          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~13860          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~13883          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~13908          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~13939          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~13968          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~13993          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~13996          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~14021          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~14049          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~14074          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~14102          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~14128          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~14154          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~14181          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~14206          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~14234          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~14261          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~14284          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~14312          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~14334          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~14362          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~14379          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~14386          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~14412          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~14436          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~14466          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~14495          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~14518          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~14546          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~14574          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~14592          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~14599          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~14628          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~14651          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~14674          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~14702          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~14728          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~14756          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~14785          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~14803          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~14811          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~14840          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~14859          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~14866          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~14894          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~14918          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~14943          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~14968          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~15000          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~15028          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~15053          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~15081          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~15109          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~15134          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~15163          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~15189          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~15215          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~15242          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~15269          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~15297          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~15324          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~15341          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~15348          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~15376          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~15393          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~15401          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~15429          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~15447          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~15454          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~15472          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~15479          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~15497          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~15504          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~15535          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~15562          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~15585          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~15613          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~15640          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~15657          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~15664          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~15692          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~15709          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~15716          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~15740          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~15768          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~15795          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~15824          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~15853          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~15870          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~15878          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~15907          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~15929          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~15958          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~15975          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~15982          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~16003          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~16027          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~16057          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~16084          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~16109          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~16136          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~16163          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~16180          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~16187          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~16215          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~16237          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~16255          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~16261          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~16290          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~16315          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~16344          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~16372          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~16395          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~16423          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~16446          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~16475          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~16498          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~16523          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~16548          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~16580          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~16608          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~16629          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~16636          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~16665          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~16693          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~16719          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~16748          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~16773          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~16802          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~16831          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~16860          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~16888          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~16916          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~16942          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~16970          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~16992          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~16999          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~17028          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~17056          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~17081          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~17109          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~17140          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~17170          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~17191          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~17199          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~17202          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~17227          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~17255          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~17283          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~17310          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~17338          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~17365          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~17368          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~17379          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~17406          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~17412          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~17428          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~17450          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~17473          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~17479          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~17495          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~17518          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~17523          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~17539          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~17562          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~17567          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~17584          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~17589          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~17607          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~17613          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~17631          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~17653          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~17676          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~17682          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~17698          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~17720          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~17743          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~17749          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~17765          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~17788          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~17794          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~17811          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~17817          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~17833          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~17861          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~17867          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~17883          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~17907          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~17932          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~17938          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~17954          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~17979          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~17984          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~18000          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~18023          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~18048          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~18053          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~18068          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~18096          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~18121          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~18147          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~18151          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~18167          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~18193          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~18219          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~18223          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~18239          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~18266          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~18270          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~18287          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~18293          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~18309          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~18338          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~18344          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~18359          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~18385          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~18412          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~18418          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~18433          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~18460          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~18464          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~18479          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~18512          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~18528          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~18532          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~18552          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~18570          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~18595          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~18619          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~18641          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~18666          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~18699          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~18715          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~18742          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~18746          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~18761          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~18783          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~18810          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~18814          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~18830          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~18854          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~18885          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~18901          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~18926          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~18931          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~18947          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~18972          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~18976          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~18991          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~19016          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~19022          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~19040          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~19064          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~19095          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~19111          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~19135          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~19160          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~19166          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~19182          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~19205          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~19230          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~19236          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~19252          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~19281          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~19287          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~19303          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~19328          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~19359          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~19375          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~19407          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~19423          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~19448          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~19454          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~19471          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~19477          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~19494          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~19498          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~19516          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~19541          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~19573          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~19589          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~19600          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~19614          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~19639          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~19643          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~19659          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~19685          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~19691          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~19714          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~19730          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~19755          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~19779          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~19803          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~19826          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~19850          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~19874          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~19880          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~19896          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~19921          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~19927          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~19944          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~19948          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~19963          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~19988          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~20011          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~20033          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~20057          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~20079          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~20100          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~20124          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~20146          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~20169          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~20200          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~20217          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~20242          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~20266          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~20289          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~20313          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~20344          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~20359          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~20382          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~20405          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~20430          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~20436          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~20453          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~20477          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~20509          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~20524          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~20548          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~20580          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~20595          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~20627          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~20642          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~20666          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~20699          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~20715          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~20739          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~20762          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~20786          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~20811          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~20815          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~20831          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~20854          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~20879          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~20883          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~20906          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~20924          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~20948          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~20973          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~20979          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~20995          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~21019          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~21042          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~21066          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~21095          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~21110          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~21134          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~21166          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~21182          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~21207          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~21233          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~21237          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~21253          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~21283          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~21299          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~21325          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~21329          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~21344          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~21369          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~21374          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~21392          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~21417          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~21442          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~21448          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~21464          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~21488          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~21511          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~21535          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~21558          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~21583          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~21589          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~21605          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~21630          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~21653          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~21677          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~21700          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~21723          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~21746          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~21770          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~21795          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~21801          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~21818          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~21823          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~21838          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~21863          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~21886          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~21907          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~21931          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~21953          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~21974          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~21998          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~22006          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~22020          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~22043          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~22067          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~22088          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~22111          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~22132          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~22153          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~22176          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~22197          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~22199          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~22219          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~22240          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~22242          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~22262          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~22282          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~22284          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~22306          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~22327          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~22348          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~22371          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~22392          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~22413          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~22415          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~22437          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~22458          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~22460          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~22482          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~22504          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~22525          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~22548          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~22569          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~22590          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~22613          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~22634          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~22655          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~22676          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~22699          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~22720          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~22743          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~22766          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~22788          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~22790          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~22810          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~22832          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~22855          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~22876          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~22899          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~22901          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~22921          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~22923          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~22945          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~22967          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~22990          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~23013          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~23036          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~23059          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~23082          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~23105          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~23128          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~23151          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~23174          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~23195          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~23218          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~23241          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~23264          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~23286          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~23309          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~23330          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~23353          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~23376          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~23399          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~23420          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~23442          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~23463          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~23484          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~23486          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~23508          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~23529          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~23552          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~23573          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~23575          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~23597          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~23599          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~23619          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~23642          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~23663          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~23684          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~23686          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~23708          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~23729          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~23750          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~23773          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~23794          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~23796          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~23818          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~23841          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~23864          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~23887          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~23910          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~23933          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~23956          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~23979          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~24000          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~24003          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~24026          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~24049          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~24070          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~24091          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~24114          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~24137          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~24158          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~24182          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~24206          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~24229          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~24252          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~24273          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~24275          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~24295          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~24319          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~24340          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~24361          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~24382          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~24405          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~24426          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~24448          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~24469          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~24490          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~24492          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~24514          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~24537          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~24558          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~24579          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~24602          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~24623          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~24644          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~24646          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~24668          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~24689          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~24712          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~24735          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~24756          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~24779          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~24800          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~24821          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~24844          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~24865          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~24888          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~24909          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~24932          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~24955          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~24978          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~24999          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~25020          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~25043          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~25064          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~25085          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~25108          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~25129          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~25152          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~25174          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~25195          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~25218          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~25239          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~25260          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~25283          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~25304          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~25325          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~25346          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~25369          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~25389          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~25412          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~25433          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~25454          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~25456          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~25478          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~25499          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~25520          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~25543          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~25564          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~25585          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~25587          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~25608          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~25631          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~25633          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~25653          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~25676          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~25699          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~25720          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~25743          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~25764          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~25787          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~25808          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~25830          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~25853          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~25874          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~25895          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~25918          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~25921          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~25941          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~25962          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~25985          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~26006          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~26029          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~26051          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~26072          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~26093          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~26114          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~26135          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~26156          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~26177          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~26200          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~26221          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~26244          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~26264          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~26287          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~26308          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~26329          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~26331          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~26353          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~26374          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~26395          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~26418          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~26439          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~26461          ; 0                 ; 6       ;
;      - keywait:keys|state.idle                                         ; 0                 ; 6       ;
;      - rotating:rotate|state.rot_32                                    ; 0                 ; 6       ;
;      - lab62_soc:u0|lab62_soc_key:key|read_mux_out[0]                  ; 0                 ; 6       ;
;      - color_mapper:color|Mux760~11                                    ; 0                 ; 6       ;
;      - color_mapper:color|color~89                                     ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~26486          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~26493          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~26500          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~26503          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~26507          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~26511          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~26515          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~26523          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~26526          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~26530          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~26537          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~26540          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~26544          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~26551          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~26558          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~26565          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~26567          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~26571          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~26575          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~26579          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~26582          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~26588          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~26591          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~26594          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~26598          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~26601          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~26606          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~26610          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~26613          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~26618          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~26627          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~26628          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~26635          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~26638          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~26639          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~26643          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~26644          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~26650          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~26652          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~26653          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~26658          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~26661          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~26662          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~26666          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~26668          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|Mux137~7                ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~26675          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~26678          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|Mux141~7                ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~26682          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~26684          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~26691          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~26698          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~26705          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~26706          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~26710          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~26712          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~26716          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~26721          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~26724          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~26726          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~26731          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~26734          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~26736          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~26741          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~26742          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~26745          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~26748          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~26753          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~26763          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~26767          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|Mux369~7                ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~26774          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~26777          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~26781          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~26785          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~26793          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~26794          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~26801          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~26804          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~26805          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~26809          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~26810          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~26814          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~26815          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|Mux409~7                ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~26818          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~26819          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~26824          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~26825          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~26828          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~26829          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~26833          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~26836          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~26837          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~26840          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~26842          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~26847          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~26848          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~26853          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~26854          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~26858          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~26859          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~26862          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~26863          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~26867          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~26868          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~26874          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~26875          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~26879          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~26880          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~26884          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~26885          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~26889          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~26890          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~26900          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~26901          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~26904          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~26906          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~26908          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~26912          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~26916          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~26918          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~26920          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~26924          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~26926          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~26928          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~26932          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~26934          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~26937          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~26939          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~26945          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~26947          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~26948          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~26951          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~26952          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~26956          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~26958          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~26960          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~26961          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~26964          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~26965          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~26969          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~26971          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~26972          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~26975          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~26977          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~26979          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~26981          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~26983          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~26984          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~26991          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~26992          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~26995          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~26996          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~27000          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~27001          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~27005          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~27006          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~27009          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~27010          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~27014          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~27015          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~27018          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~27019          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~27023          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~27024          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~27027          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~27031          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~27034          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~27036          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~27038          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~27040          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~27042          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~27044          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~27046          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~27048          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~27050          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~27052          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~27054          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~27056          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~27058          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~27060          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~27062          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~27064          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~27066          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~27068          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~27070          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~27072          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~27073          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~27080          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~27083          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~27085          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~27086          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~27092          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~27093          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~27100          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~27103          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~27105          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~27106          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~27112          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~27115          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~27118          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~27119          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~27126          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~27129          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~27133          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~27136          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~27138          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~27142          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~27144          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~27145          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~27151          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~27152          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~27158          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~27161          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~27163          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~27164          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~27170          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~27171          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~27177          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~27180          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~27182          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~27183          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~27190          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~27193          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~27195          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~27199          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~27203          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~27204          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~27211          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~27212          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~27216          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~27217          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~27223          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~27224          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~27231          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~27232          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~27236          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~27237          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~27243          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~27247          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~27248          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~27255          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~27256          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~27260          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~27266          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~27267          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~27273          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~27274          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~27280          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~27281          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~27287          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~27288          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~27293          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~27294          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~27300          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~27301          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~27307          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~27308          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~27312          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~27313          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~27319          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~27323          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~27324          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~27331          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~27342          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~27346          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~27352          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~27358          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~27364          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|Mux161~7                ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~27367          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~27372          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~27374          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~27375          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~27379          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~27380          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~27386          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~27388          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~27389          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~27394          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~27395          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~27399          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~27401          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~27403          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~27404          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~27409          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~27411          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~27415          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~27417          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~27418          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~27425          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~27428          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~27429          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~27433          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~27434          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~27438          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~27441          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~27442          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~27446          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~27449          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~27450          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~27456          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~27459          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~27468          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~27470          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~27472          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~27474          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~27476          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~27480          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~27482          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~27484          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~27486          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~27488          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~27492          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~27494          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~27496          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~27500          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~27504          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|Mux281~7                ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~27506          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~27510          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~27512          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~27521          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~27523          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~27527          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~27531          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~27535          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~27537          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~27538          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~27542          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~27544          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~27547          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~27549          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~27552          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~27556          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~27573          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~27575          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~27576          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~27588          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~27594          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~27601          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~27625          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~27691          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~27759          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~27763          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~27771          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~27774          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~27778          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~27787          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~27791          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~27795          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~27798          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~27802          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~27804          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~27806          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~27808          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~27811          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~27816          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~27818          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~27820          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~27822          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~27824          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~27850          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~27888          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~27915          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~27946          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~27984          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~27987          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|Mux140~7                ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|Mux124~7                ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~28001          ; 0                 ; 6       ;
;      - datapath:Tetris|Load_Pixel_Map:loadmap0|Mux160~7                ; 0                 ; 6       ;
; MAX10_CLK1_50                                                          ;                   ;         ;
; KEY[1]                                                                 ;                   ;         ;
;      - lab62_soc:u0|lab62_soc_key:key|read_mux_out[1]                  ; 1                 ; 6       ;
+------------------------------------------------------------------------+-------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                                                                                                                                                   ; Location               ; Fan-Out ; Usage                                 ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; KEY[0]                                                                                                                                                                                                                                                                                                                                                                                 ; PIN_B8                 ; 3041    ; Async. clear, Sync. clear             ; no     ; --                   ; --               ; --                        ;
; MAX10_CLK1_50                                                                                                                                                                                                                                                                                                                                                                          ; PIN_P11                ; 3       ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; MAX10_CLK1_50                                                                                                                                                                                                                                                                                                                                                                          ; PIN_P11                ; 4232    ; Clock                                 ; yes    ; Global Clock         ; GCLK16           ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                                                                                                                                                           ; JTAG_X43_Y40_N0        ; 171     ; Clock                                 ; yes    ; Global Clock         ; GCLK14           ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                                                                                                           ; JTAG_X43_Y40_N0        ; 22      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; datapath:Tetris|Datapath_state_machine:dsm0|WideNor0                                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X3_Y37_N0       ; 14      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; datapath:Tetris|Datapath_state_machine:dsm0|always0~0                                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X17_Y15_N28     ; 249     ; Async. clear                          ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[1][9][2]~0                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X9_Y36_N24      ; 800     ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; datapath:Tetris|block:block_inst|Block_X_Motion[5]~12                                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X49_Y42_N2      ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; datapath:Tetris|block:block_inst|Block_X_Pos[6]~1                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X51_Y42_N26     ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; datapath:Tetris|block:block_inst|Block_Y_Pos[4]~4                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X51_Y43_N16     ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; datapath:Tetris|block:block_inst|counter_x[10]~33                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X51_Y43_N6      ; 28      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; datapath:Tetris|block:block_inst|counter_x~31                                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X51_Y42_N30     ; 28      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; datapath:Tetris|block:block_inst|counter_y[20]~31                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X55_Y43_N4      ; 28      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; datapath:Tetris|block:block_inst|counter_y~30                                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X51_Y43_N10     ; 28      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; datapath:Tetris|block:block_inst|speed_y[24]~0                                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X51_Y43_N8      ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; datapath:Tetris|block:block_inst|touching                                                                                                                                                                                                                                                                                                                                              ; FF_X51_Y43_N23         ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row0|Out[4][2]~7                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X41_Y34_N24     ; 40      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row10|Out[4][1]~4                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X10_Y36_N2      ; 40      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row11|Out[3][0]~3                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X11_Y36_N30     ; 40      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row12|Out[4][1]~3                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X11_Y36_N26     ; 40      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row13|Out[7][2]~3                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X11_Y36_N2      ; 40      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row14|Out[5][1]~2                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X12_Y36_N10     ; 40      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row15|Out[3][2]~2                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X12_Y36_N8      ; 40      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row16|Out[1][3]~2                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X13_Y37_N4      ; 40      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row17|Out[2][3]~1                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X13_Y37_N8      ; 40      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row18|Out[7][2]~1                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X13_Y37_N30     ; 40      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row19|Out[3][0]~1                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X55_Y34_N26     ; 40      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row1|Out[1][0]~7                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X12_Y37_N20     ; 40      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row2|Out[6][2]~6                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X13_Y37_N16     ; 40      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row3|Out[3][0]~6                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X12_Y37_N2      ; 40      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row4|Out[0][1]~6                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X9_Y37_N28      ; 40      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row5|Out[0][2]~5                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X9_Y37_N18      ; 40      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row6|Out[6][3]~5                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X7_Y37_N26      ; 40      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row7|Out[6][1]~5                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X8_Y37_N12      ; 40      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row8|Out[6][0]~4                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X9_Y36_N14      ; 40      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; datapath:Tetris|frame_buffer:temppixmap|Row_Reg:row9|Out[2][1]~4                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X9_Y36_N22      ; 40      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab62_soc:u0|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                                                                                             ; FF_X65_Y41_N17         ; 77      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; lab62_soc:u0|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                                                                                             ; FF_X76_Y35_N9          ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab62_soc:u0|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                                                                                             ; FF_X76_Y35_N9          ; 500     ; Async. clear, Async. load             ; yes    ; Global Clock         ; GCLK5            ; --                        ;
; lab62_soc:u0|altera_reset_controller:rst_controller|r_sync_rst                                                                                                                                                                                                                                                                                                                         ; FF_X62_Y48_N21         ; 1107    ; Async. clear                          ; yes    ; Global Clock         ; GCLK12           ; --                        ;
; lab62_soc:u0|lab62_soc_hex_digits_pio:hex_digits_pio|always0~1                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X66_Y45_N20     ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab62_soc:u0|lab62_soc_jtag_uart:jtag_uart|alt_jtag_atlantic:lab62_soc_jtag_uart_alt_jtag_atlantic|r_ena~0                                                                                                                                                                                                                                                                             ; LCCOMB_X54_Y44_N12     ; 1       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab62_soc:u0|lab62_soc_jtag_uart:jtag_uart|alt_jtag_atlantic:lab62_soc_jtag_uart_alt_jtag_atlantic|td_shift[0]~4                                                                                                                                                                                                                                                                       ; LCCOMB_X57_Y44_N16     ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab62_soc:u0|lab62_soc_jtag_uart:jtag_uart|alt_jtag_atlantic:lab62_soc_jtag_uart_alt_jtag_atlantic|wdata[1]~1                                                                                                                                                                                                                                                                          ; LCCOMB_X57_Y44_N18     ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab62_soc:u0|lab62_soc_jtag_uart:jtag_uart|alt_jtag_atlantic:lab62_soc_jtag_uart_alt_jtag_atlantic|write_stalled~1                                                                                                                                                                                                                                                                     ; LCCOMB_X57_Y44_N8      ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab62_soc:u0|lab62_soc_jtag_uart:jtag_uart|fifo_rd~0                                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X63_Y42_N26     ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab62_soc:u0|lab62_soc_jtag_uart:jtag_uart|fifo_wr                                                                                                                                                                                                                                                                                                                                     ; FF_X65_Y43_N11         ; 15      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; lab62_soc:u0|lab62_soc_jtag_uart:jtag_uart|ien_AF~0                                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X65_Y43_N8      ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab62_soc:u0|lab62_soc_jtag_uart:jtag_uart|lab62_soc_jtag_uart_scfifo_r:the_lab62_soc_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|a_fefifo_7cf:fifo_state|_~4                                                                                                                                                                                      ; LCCOMB_X60_Y40_N26     ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab62_soc:u0|lab62_soc_jtag_uart:jtag_uart|lab62_soc_jtag_uart_scfifo_w:the_lab62_soc_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|a_fefifo_7cf:fifo_state|_~0                                                                                                                                                                                      ; LCCOMB_X62_Y40_N6      ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab62_soc:u0|lab62_soc_jtag_uart:jtag_uart|r_val~0                                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X54_Y44_N26     ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab62_soc:u0|lab62_soc_jtag_uart:jtag_uart|read_0                                                                                                                                                                                                                                                                                                                                      ; FF_X65_Y43_N1          ; 16      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; lab62_soc:u0|lab62_soc_jtag_uart:jtag_uart|wr_rfifo                                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X60_Y40_N4      ; 13      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; lab62_soc:u0|lab62_soc_keycode:keycode|always0~0                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X66_Y43_N26     ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab62_soc:u0|lab62_soc_leds_pio:leds_pio|always0~1                                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X64_Y44_N16     ; 14      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab62_soc:u0|lab62_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:leds_pio_s1_agent_rsp_fifo|mem_used[1]~1                                                                                                                                                                                                                                                              ; LCCOMB_X64_Y44_N28     ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab62_soc:u0|lab62_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:nios2_gen2_0_debug_mem_slave_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                                                                                                             ; LCCOMB_X71_Y43_N22     ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab62_soc:u0|lab62_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_pll_pll_slave_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                                                                                                                      ; LCCOMB_X69_Y43_N20     ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab62_soc:u0|lab62_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|internal_out_ready~0                                                                                                                                                                                                                                                        ; LCCOMB_X71_Y37_N0      ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab62_soc:u0|lab62_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|mem~208                                                                                                                                                                                                                                                                     ; LCCOMB_X74_Y36_N12     ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab62_soc:u0|lab62_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|mem~209                                                                                                                                                                                                                                                                     ; LCCOMB_X74_Y36_N10     ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab62_soc:u0|lab62_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|mem~210                                                                                                                                                                                                                                                                     ; LCCOMB_X74_Y36_N28     ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab62_soc:u0|lab62_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|mem~211                                                                                                                                                                                                                                                                     ; LCCOMB_X74_Y36_N30     ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab62_soc:u0|lab62_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|mem~212                                                                                                                                                                                                                                                                     ; LCCOMB_X74_Y36_N16     ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab62_soc:u0|lab62_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|mem~213                                                                                                                                                                                                                                                                     ; LCCOMB_X74_Y36_N22     ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab62_soc:u0|lab62_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|mem~214                                                                                                                                                                                                                                                                     ; LCCOMB_X74_Y36_N8      ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab62_soc:u0|lab62_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|mem~215                                                                                                                                                                                                                                                                     ; LCCOMB_X74_Y36_N14     ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab62_soc:u0|lab62_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|write                                                                                                                                                                                                                                                                       ; LCCOMB_X71_Y37_N30     ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab62_soc:u0|lab62_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|always0~2                                                                                                                                                                                                                                                                     ; LCCOMB_X69_Y38_N2      ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab62_soc:u0|lab62_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|always1~0                                                                                                                                                                                                                                                                     ; LCCOMB_X70_Y38_N20     ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab62_soc:u0|lab62_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|always2~0                                                                                                                                                                                                                                                                     ; LCCOMB_X71_Y38_N22     ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab62_soc:u0|lab62_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|always3~0                                                                                                                                                                                                                                                                     ; LCCOMB_X71_Y38_N16     ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab62_soc:u0|lab62_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|always4~0                                                                                                                                                                                                                                                                     ; LCCOMB_X71_Y39_N4      ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab62_soc:u0|lab62_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|always5~0                                                                                                                                                                                                                                                                     ; LCCOMB_X70_Y39_N24     ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab62_soc:u0|lab62_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|always6~0                                                                                                                                                                                                                                                                     ; LCCOMB_X69_Y39_N24     ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab62_soc:u0|lab62_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem_used[6]~2                                                                                                                                                                                                                                                                 ; LCCOMB_X69_Y38_N28     ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab62_soc:u0|lab62_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sysid_qsys_0_control_slave_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                                                                                                               ; LCCOMB_X65_Y40_N28     ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab62_soc:u0|lab62_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|take_in_data                                                                                                                                                                                                                  ; LCCOMB_X71_Y44_N6      ; 34      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab62_soc:u0|lab62_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer|take_in_data~0                                                                                                                                                                                                                ; LCCOMB_X70_Y37_N8      ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab62_soc:u0|lab62_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer|take_in_data~1                                                                                                                                                                                                                ; LCCOMB_X70_Y37_N16     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab62_soc:u0|lab62_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|take_in_data                                                                                                                                                                                                                      ; LCCOMB_X67_Y42_N10     ; 67      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab62_soc:u0|lab62_soc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sdram_s1_agent|altera_merlin_burst_uncompressor:uncompressor|sink_ready~2                                                                                                                                                                                                                         ; LCCOMB_X70_Y37_N26     ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab62_soc:u0|lab62_soc_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sdram_s1_cmd_width_adapter|data_reg[5]~0                                                                                                                                                                                                                                                        ; LCCOMB_X74_Y40_N16     ; 42      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab62_soc:u0|lab62_soc_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sdram_s1_cmd_width_adapter|use_reg                                                                                                                                                                                                                                                              ; FF_X69_Y39_N17         ; 76      ; Clock enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; lab62_soc:u0|lab62_soc_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sdram_s1_rsp_width_adapter|always9~0                                                                                                                                                                                                                                                            ; LCCOMB_X70_Y37_N18     ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab62_soc:u0|lab62_soc_mm_interconnect_0:mm_interconnect_0|lab62_soc_mm_interconnect_0_cmd_mux_001:cmd_mux_001|altera_merlin_arbitrator:arb|top_priority_reg[0]~2                                                                                                                                                                                                                      ; LCCOMB_X64_Y40_N28     ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab62_soc:u0|lab62_soc_mm_interconnect_0:mm_interconnect_0|lab62_soc_mm_interconnect_0_cmd_mux_001:cmd_mux_001|update_grant~1                                                                                                                                                                                                                                                          ; LCCOMB_X64_Y40_N14     ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab62_soc:u0|lab62_soc_mm_interconnect_0:mm_interconnect_0|lab62_soc_mm_interconnect_0_cmd_mux_001:cmd_mux_002|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                                      ; LCCOMB_X74_Y43_N30     ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab62_soc:u0|lab62_soc_mm_interconnect_0:mm_interconnect_0|lab62_soc_mm_interconnect_0_cmd_mux_001:cmd_mux_002|update_grant~1                                                                                                                                                                                                                                                          ; LCCOMB_X70_Y47_N10     ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab62_soc:u0|lab62_soc_mm_interconnect_0:mm_interconnect_0|lab62_soc_mm_interconnect_0_cmd_mux_001:cmd_mux_003|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                                      ; LCCOMB_X67_Y44_N4      ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab62_soc:u0|lab62_soc_mm_interconnect_0:mm_interconnect_0|lab62_soc_mm_interconnect_0_cmd_mux_001:cmd_mux_003|update_grant~1                                                                                                                                                                                                                                                          ; LCCOMB_X67_Y44_N2      ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab62_soc:u0|lab62_soc_mm_interconnect_0:mm_interconnect_0|lab62_soc_mm_interconnect_0_cmd_mux_001:cmd_mux_004|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                                      ; LCCOMB_X65_Y44_N24     ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab62_soc:u0|lab62_soc_mm_interconnect_0:mm_interconnect_0|lab62_soc_mm_interconnect_0_cmd_mux_001:cmd_mux_004|update_grant~1                                                                                                                                                                                                                                                          ; LCCOMB_X65_Y44_N2      ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab62_soc:u0|lab62_soc_mm_interconnect_0:mm_interconnect_0|lab62_soc_mm_interconnect_0_cmd_mux_001:cmd_mux_005|altera_merlin_arbitrator:arb|top_priority_reg[0]~4                                                                                                                                                                                                                      ; LCCOMB_X66_Y42_N0      ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab62_soc:u0|lab62_soc_mm_interconnect_0:mm_interconnect_0|lab62_soc_mm_interconnect_0_cmd_mux_001:cmd_mux_005|update_grant~0                                                                                                                                                                                                                                                          ; LCCOMB_X66_Y42_N6      ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab62_soc:u0|lab62_soc_nios2_gen2_0:nios2_gen2_0|lab62_soc_nios2_gen2_0_cpu:cpu|D_ctrl_mem8~1                                                                                                                                                                                                                                                                                          ; LCCOMB_X72_Y48_N8      ; 12      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; lab62_soc:u0|lab62_soc_nios2_gen2_0:nios2_gen2_0|lab62_soc_nios2_gen2_0_cpu:cpu|D_iw[2]                                                                                                                                                                                                                                                                                                ; FF_X71_Y47_N25         ; 26      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; lab62_soc:u0|lab62_soc_nios2_gen2_0:nios2_gen2_0|lab62_soc_nios2_gen2_0_cpu:cpu|E_alu_result~0                                                                                                                                                                                                                                                                                         ; LCCOMB_X72_Y49_N12     ; 60      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; lab62_soc:u0|lab62_soc_nios2_gen2_0:nios2_gen2_0|lab62_soc_nios2_gen2_0_cpu:cpu|E_new_inst                                                                                                                                                                                                                                                                                             ; FF_X71_Y50_N17         ; 42      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; lab62_soc:u0|lab62_soc_nios2_gen2_0:nios2_gen2_0|lab62_soc_nios2_gen2_0_cpu:cpu|E_valid_from_R                                                                                                                                                                                                                                                                                         ; FF_X71_Y51_N5          ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab62_soc:u0|lab62_soc_nios2_gen2_0:nios2_gen2_0|lab62_soc_nios2_gen2_0_cpu:cpu|F_valid~0                                                                                                                                                                                                                                                                                              ; LCCOMB_X72_Y44_N8      ; 34      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab62_soc:u0|lab62_soc_nios2_gen2_0:nios2_gen2_0|lab62_soc_nios2_gen2_0_cpu:cpu|R_ctrl_hi_imm16                                                                                                                                                                                                                                                                                        ; FF_X71_Y49_N17         ; 18      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; lab62_soc:u0|lab62_soc_nios2_gen2_0:nios2_gen2_0|lab62_soc_nios2_gen2_0_cpu:cpu|R_ctrl_shift_rot                                                                                                                                                                                                                                                                                       ; FF_X69_Y53_N9          ; 33      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; lab62_soc:u0|lab62_soc_nios2_gen2_0:nios2_gen2_0|lab62_soc_nios2_gen2_0_cpu:cpu|R_src1~13                                                                                                                                                                                                                                                                                              ; LCCOMB_X71_Y51_N24     ; 32      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; lab62_soc:u0|lab62_soc_nios2_gen2_0:nios2_gen2_0|lab62_soc_nios2_gen2_0_cpu:cpu|R_src2_hi~0                                                                                                                                                                                                                                                                                            ; LCCOMB_X74_Y51_N16     ; 15      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; lab62_soc:u0|lab62_soc_nios2_gen2_0:nios2_gen2_0|lab62_soc_nios2_gen2_0_cpu:cpu|W_ienable_reg_nxt~0                                                                                                                                                                                                                                                                                    ; LCCOMB_X63_Y49_N30     ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab62_soc:u0|lab62_soc_nios2_gen2_0:nios2_gen2_0|lab62_soc_nios2_gen2_0_cpu:cpu|W_rf_wren                                                                                                                                                                                                                                                                                              ; LCCOMB_X71_Y51_N14     ; 2       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; lab62_soc:u0|lab62_soc_nios2_gen2_0:nios2_gen2_0|lab62_soc_nios2_gen2_0_cpu:cpu|W_valid                                                                                                                                                                                                                                                                                                ; FF_X71_Y51_N9          ; 29      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab62_soc:u0|lab62_soc_nios2_gen2_0:nios2_gen2_0|lab62_soc_nios2_gen2_0_cpu:cpu|av_ld_byte0_data[1]~0                                                                                                                                                                                                                                                                                  ; LCCOMB_X72_Y46_N26     ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab62_soc:u0|lab62_soc_nios2_gen2_0:nios2_gen2_0|lab62_soc_nios2_gen2_0_cpu:cpu|av_ld_byte1_data_en~0                                                                                                                                                                                                                                                                                  ; LCCOMB_X71_Y45_N0      ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab62_soc:u0|lab62_soc_nios2_gen2_0:nios2_gen2_0|lab62_soc_nios2_gen2_0_cpu:cpu|av_ld_rshift8~1                                                                                                                                                                                                                                                                                        ; LCCOMB_X72_Y46_N16     ; 31      ; Clock enable, Sync. load              ; no     ; --                   ; --               ; --                        ;
; lab62_soc:u0|lab62_soc_nios2_gen2_0:nios2_gen2_0|lab62_soc_nios2_gen2_0_cpu:cpu|lab62_soc_nios2_gen2_0_cpu_nios2_oci:the_lab62_soc_nios2_gen2_0_cpu_nios2_oci|address[8]                                                                                                                                                                                                               ; FF_X76_Y47_N13         ; 37      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; lab62_soc:u0|lab62_soc_nios2_gen2_0:nios2_gen2_0|lab62_soc_nios2_gen2_0_cpu:cpu|lab62_soc_nios2_gen2_0_cpu_nios2_oci:the_lab62_soc_nios2_gen2_0_cpu_nios2_oci|lab62_soc_nios2_gen2_0_cpu_debug_slave_wrapper:the_lab62_soc_nios2_gen2_0_cpu_debug_slave_wrapper|lab62_soc_nios2_gen2_0_cpu_debug_slave_sysclk:the_lab62_soc_nios2_gen2_0_cpu_debug_slave_sysclk|jxuir                  ; FF_X64_Y50_N25         ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab62_soc:u0|lab62_soc_nios2_gen2_0:nios2_gen2_0|lab62_soc_nios2_gen2_0_cpu:cpu|lab62_soc_nios2_gen2_0_cpu_nios2_oci:the_lab62_soc_nios2_gen2_0_cpu_nios2_oci|lab62_soc_nios2_gen2_0_cpu_debug_slave_wrapper:the_lab62_soc_nios2_gen2_0_cpu_debug_slave_wrapper|lab62_soc_nios2_gen2_0_cpu_debug_slave_sysclk:the_lab62_soc_nios2_gen2_0_cpu_debug_slave_sysclk|take_action_ocimem_a   ; LCCOMB_X67_Y50_N6      ; 5       ; Clock enable, Sync. load              ; no     ; --                   ; --               ; --                        ;
; lab62_soc:u0|lab62_soc_nios2_gen2_0:nios2_gen2_0|lab62_soc_nios2_gen2_0_cpu:cpu|lab62_soc_nios2_gen2_0_cpu_nios2_oci:the_lab62_soc_nios2_gen2_0_cpu_nios2_oci|lab62_soc_nios2_gen2_0_cpu_debug_slave_wrapper:the_lab62_soc_nios2_gen2_0_cpu_debug_slave_wrapper|lab62_soc_nios2_gen2_0_cpu_debug_slave_sysclk:the_lab62_soc_nios2_gen2_0_cpu_debug_slave_sysclk|take_action_ocimem_a~0 ; LCCOMB_X67_Y50_N14     ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab62_soc:u0|lab62_soc_nios2_gen2_0:nios2_gen2_0|lab62_soc_nios2_gen2_0_cpu:cpu|lab62_soc_nios2_gen2_0_cpu_nios2_oci:the_lab62_soc_nios2_gen2_0_cpu_nios2_oci|lab62_soc_nios2_gen2_0_cpu_debug_slave_wrapper:the_lab62_soc_nios2_gen2_0_cpu_debug_slave_wrapper|lab62_soc_nios2_gen2_0_cpu_debug_slave_sysclk:the_lab62_soc_nios2_gen2_0_cpu_debug_slave_sysclk|take_action_ocimem_a~1 ; LCCOMB_X67_Y50_N4      ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab62_soc:u0|lab62_soc_nios2_gen2_0:nios2_gen2_0|lab62_soc_nios2_gen2_0_cpu:cpu|lab62_soc_nios2_gen2_0_cpu_nios2_oci:the_lab62_soc_nios2_gen2_0_cpu_nios2_oci|lab62_soc_nios2_gen2_0_cpu_debug_slave_wrapper:the_lab62_soc_nios2_gen2_0_cpu_debug_slave_wrapper|lab62_soc_nios2_gen2_0_cpu_debug_slave_sysclk:the_lab62_soc_nios2_gen2_0_cpu_debug_slave_sysclk|take_action_ocimem_b   ; LCCOMB_X64_Y50_N0      ; 36      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; lab62_soc:u0|lab62_soc_nios2_gen2_0:nios2_gen2_0|lab62_soc_nios2_gen2_0_cpu:cpu|lab62_soc_nios2_gen2_0_cpu_nios2_oci:the_lab62_soc_nios2_gen2_0_cpu_nios2_oci|lab62_soc_nios2_gen2_0_cpu_debug_slave_wrapper:the_lab62_soc_nios2_gen2_0_cpu_debug_slave_wrapper|lab62_soc_nios2_gen2_0_cpu_debug_slave_sysclk:the_lab62_soc_nios2_gen2_0_cpu_debug_slave_sysclk|update_jdo_strobe      ; FF_X64_Y50_N31         ; 39      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab62_soc:u0|lab62_soc_nios2_gen2_0:nios2_gen2_0|lab62_soc_nios2_gen2_0_cpu:cpu|lab62_soc_nios2_gen2_0_cpu_nios2_oci:the_lab62_soc_nios2_gen2_0_cpu_nios2_oci|lab62_soc_nios2_gen2_0_cpu_debug_slave_wrapper:the_lab62_soc_nios2_gen2_0_cpu_debug_slave_wrapper|lab62_soc_nios2_gen2_0_cpu_debug_slave_tck:the_lab62_soc_nios2_gen2_0_cpu_debug_slave_tck|sr[14]~13                    ; LCCOMB_X64_Y49_N8      ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab62_soc:u0|lab62_soc_nios2_gen2_0:nios2_gen2_0|lab62_soc_nios2_gen2_0_cpu:cpu|lab62_soc_nios2_gen2_0_cpu_nios2_oci:the_lab62_soc_nios2_gen2_0_cpu_nios2_oci|lab62_soc_nios2_gen2_0_cpu_debug_slave_wrapper:the_lab62_soc_nios2_gen2_0_cpu_debug_slave_wrapper|lab62_soc_nios2_gen2_0_cpu_debug_slave_tck:the_lab62_soc_nios2_gen2_0_cpu_debug_slave_tck|sr[30]~21                    ; LCCOMB_X66_Y49_N22     ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab62_soc:u0|lab62_soc_nios2_gen2_0:nios2_gen2_0|lab62_soc_nios2_gen2_0_cpu:cpu|lab62_soc_nios2_gen2_0_cpu_nios2_oci:the_lab62_soc_nios2_gen2_0_cpu_nios2_oci|lab62_soc_nios2_gen2_0_cpu_debug_slave_wrapper:the_lab62_soc_nios2_gen2_0_cpu_debug_slave_wrapper|lab62_soc_nios2_gen2_0_cpu_debug_slave_tck:the_lab62_soc_nios2_gen2_0_cpu_debug_slave_tck|sr[36]~28                    ; LCCOMB_X64_Y49_N30     ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab62_soc:u0|lab62_soc_nios2_gen2_0:nios2_gen2_0|lab62_soc_nios2_gen2_0_cpu:cpu|lab62_soc_nios2_gen2_0_cpu_nios2_oci:the_lab62_soc_nios2_gen2_0_cpu_nios2_oci|lab62_soc_nios2_gen2_0_cpu_debug_slave_wrapper:the_lab62_soc_nios2_gen2_0_cpu_debug_slave_wrapper|sld_virtual_jtag_basic:lab62_soc_nios2_gen2_0_cpu_debug_slave_phy|virtual_state_sdr~0                                  ; LCCOMB_X64_Y49_N18     ; 39      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; lab62_soc:u0|lab62_soc_nios2_gen2_0:nios2_gen2_0|lab62_soc_nios2_gen2_0_cpu:cpu|lab62_soc_nios2_gen2_0_cpu_nios2_oci:the_lab62_soc_nios2_gen2_0_cpu_nios2_oci|lab62_soc_nios2_gen2_0_cpu_debug_slave_wrapper:the_lab62_soc_nios2_gen2_0_cpu_debug_slave_wrapper|sld_virtual_jtag_basic:lab62_soc_nios2_gen2_0_cpu_debug_slave_phy|virtual_state_uir~0                                  ; LCCOMB_X64_Y50_N20     ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab62_soc:u0|lab62_soc_nios2_gen2_0:nios2_gen2_0|lab62_soc_nios2_gen2_0_cpu:cpu|lab62_soc_nios2_gen2_0_cpu_nios2_oci:the_lab62_soc_nios2_gen2_0_cpu_nios2_oci|lab62_soc_nios2_gen2_0_cpu_nios2_avalon_reg:the_lab62_soc_nios2_gen2_0_cpu_nios2_avalon_reg|take_action_oci_intr_mask_reg~0                                                                                              ; LCCOMB_X64_Y47_N16     ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab62_soc:u0|lab62_soc_nios2_gen2_0:nios2_gen2_0|lab62_soc_nios2_gen2_0_cpu:cpu|lab62_soc_nios2_gen2_0_cpu_nios2_oci:the_lab62_soc_nios2_gen2_0_cpu_nios2_oci|lab62_soc_nios2_gen2_0_cpu_nios2_oci_break:the_lab62_soc_nios2_gen2_0_cpu_nios2_oci_break|break_readreg[5]~1                                                                                                             ; LCCOMB_X67_Y50_N30     ; 61      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab62_soc:u0|lab62_soc_nios2_gen2_0:nios2_gen2_0|lab62_soc_nios2_gen2_0_cpu:cpu|lab62_soc_nios2_gen2_0_cpu_nios2_oci:the_lab62_soc_nios2_gen2_0_cpu_nios2_oci|lab62_soc_nios2_gen2_0_cpu_nios2_oci_debug:the_lab62_soc_nios2_gen2_0_cpu_nios2_oci_debug|resetrequest                                                                                                                   ; FF_X63_Y50_N15         ; 6       ; Async. clear                          ; yes    ; Global Clock         ; GCLK13           ; --                        ;
; lab62_soc:u0|lab62_soc_nios2_gen2_0:nios2_gen2_0|lab62_soc_nios2_gen2_0_cpu:cpu|lab62_soc_nios2_gen2_0_cpu_nios2_oci:the_lab62_soc_nios2_gen2_0_cpu_nios2_oci|lab62_soc_nios2_gen2_0_cpu_nios2_ocimem:the_lab62_soc_nios2_gen2_0_cpu_nios2_ocimem|MonDReg[0]~12                                                                                                                        ; LCCOMB_X67_Y50_N20     ; 31      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab62_soc:u0|lab62_soc_nios2_gen2_0:nios2_gen2_0|lab62_soc_nios2_gen2_0_cpu:cpu|lab62_soc_nios2_gen2_0_cpu_nios2_oci:the_lab62_soc_nios2_gen2_0_cpu_nios2_oci|lab62_soc_nios2_gen2_0_cpu_nios2_ocimem:the_lab62_soc_nios2_gen2_0_cpu_nios2_ocimem|ociram_reset_req                                                                                                                     ; LCCOMB_X65_Y47_N26     ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab62_soc:u0|lab62_soc_nios2_gen2_0:nios2_gen2_0|lab62_soc_nios2_gen2_0_cpu:cpu|lab62_soc_nios2_gen2_0_cpu_nios2_oci:the_lab62_soc_nios2_gen2_0_cpu_nios2_oci|lab62_soc_nios2_gen2_0_cpu_nios2_ocimem:the_lab62_soc_nios2_gen2_0_cpu_nios2_ocimem|ociram_wr_en~1                                                                                                                       ; LCCOMB_X70_Y47_N20     ; 2       ; Read enable, Write enable             ; no     ; --                   ; --               ; --                        ;
; lab62_soc:u0|lab62_soc_sdram:sdram|Selector27~7                                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X77_Y35_N22     ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab62_soc:u0|lab62_soc_sdram:sdram|Selector34~5                                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X77_Y34_N14     ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab62_soc:u0|lab62_soc_sdram:sdram|WideOr16~0                                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X77_Y38_N26     ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab62_soc:u0|lab62_soc_sdram:sdram|active_rnw~4                                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X76_Y35_N14     ; 44      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab62_soc:u0|lab62_soc_sdram:sdram|lab62_soc_sdram_input_efifo_module:the_lab62_soc_sdram_input_efifo_module|entry_0[43]~0                                                                                                                                                                                                                                                             ; LCCOMB_X71_Y42_N24     ; 44      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab62_soc:u0|lab62_soc_sdram:sdram|lab62_soc_sdram_input_efifo_module:the_lab62_soc_sdram_input_efifo_module|entry_1[43]~0                                                                                                                                                                                                                                                             ; LCCOMB_X71_Y42_N0      ; 44      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab62_soc:u0|lab62_soc_sdram:sdram|m_addr[1]~2                                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X77_Y34_N6      ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab62_soc:u0|lab62_soc_sdram:sdram|m_state.000010000                                                                                                                                                                                                                                                                                                                                   ; FF_X75_Y38_N9          ; 41      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; lab62_soc:u0|lab62_soc_sdram:sdram|m_state.001000000                                                                                                                                                                                                                                                                                                                                   ; FF_X77_Y34_N5          ; 19      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; lab62_soc:u0|lab62_soc_sdram:sdram|oe                                                                                                                                                                                                                                                                                                                                                  ; DDIOOECELL_X78_Y16_N5  ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; lab62_soc:u0|lab62_soc_sdram:sdram|oe~_Duplicate_1                                                                                                                                                                                                                                                                                                                                     ; DDIOOECELL_X78_Y16_N12 ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; lab62_soc:u0|lab62_soc_sdram:sdram|oe~_Duplicate_10                                                                                                                                                                                                                                                                                                                                    ; DDIOOECELL_X78_Y29_N5  ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; lab62_soc:u0|lab62_soc_sdram:sdram|oe~_Duplicate_11                                                                                                                                                                                                                                                                                                                                    ; DDIOOECELL_X78_Y29_N12 ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; lab62_soc:u0|lab62_soc_sdram:sdram|oe~_Duplicate_12                                                                                                                                                                                                                                                                                                                                    ; DDIOOECELL_X78_Y31_N12 ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; lab62_soc:u0|lab62_soc_sdram:sdram|oe~_Duplicate_13                                                                                                                                                                                                                                                                                                                                    ; DDIOOECELL_X78_Y31_N26 ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; lab62_soc:u0|lab62_soc_sdram:sdram|oe~_Duplicate_14                                                                                                                                                                                                                                                                                                                                    ; DDIOOECELL_X78_Y31_N19 ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; lab62_soc:u0|lab62_soc_sdram:sdram|oe~_Duplicate_15                                                                                                                                                                                                                                                                                                                                    ; DDIOOECELL_X78_Y31_N5  ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; lab62_soc:u0|lab62_soc_sdram:sdram|oe~_Duplicate_2                                                                                                                                                                                                                                                                                                                                     ; DDIOOECELL_X78_Y3_N5   ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; lab62_soc:u0|lab62_soc_sdram:sdram|oe~_Duplicate_3                                                                                                                                                                                                                                                                                                                                     ; DDIOOECELL_X78_Y3_N12  ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; lab62_soc:u0|lab62_soc_sdram:sdram|oe~_Duplicate_4                                                                                                                                                                                                                                                                                                                                     ; DDIOOECELL_X78_Y15_N12 ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; lab62_soc:u0|lab62_soc_sdram:sdram|oe~_Duplicate_5                                                                                                                                                                                                                                                                                                                                     ; DDIOOECELL_X78_Y15_N5  ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; lab62_soc:u0|lab62_soc_sdram:sdram|oe~_Duplicate_6                                                                                                                                                                                                                                                                                                                                     ; DDIOOECELL_X78_Y16_N19 ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; lab62_soc:u0|lab62_soc_sdram:sdram|oe~_Duplicate_7                                                                                                                                                                                                                                                                                                                                     ; DDIOOECELL_X78_Y17_N12 ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; lab62_soc:u0|lab62_soc_sdram:sdram|oe~_Duplicate_8                                                                                                                                                                                                                                                                                                                                     ; DDIOOECELL_X78_Y23_N12 ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; lab62_soc:u0|lab62_soc_sdram:sdram|oe~_Duplicate_9                                                                                                                                                                                                                                                                                                                                     ; DDIOOECELL_X78_Y30_N12 ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; lab62_soc:u0|lab62_soc_sdram_pll:sdram_pll|lab62_soc_sdram_pll_altpll_vg92:sd1|wire_pll7_clk[0]                                                                                                                                                                                                                                                                                        ; PLL_1                  ; 783     ; Clock                                 ; yes    ; Global Clock         ; GCLK18           ; --                        ;
; lab62_soc:u0|lab62_soc_sdram_pll:sdram_pll|lab62_soc_sdram_pll_altpll_vg92:sd1|wire_pll7_locked                                                                                                                                                                                                                                                                                        ; PLL_1                  ; 2       ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; lab62_soc:u0|lab62_soc_sdram_pll:sdram_pll|prev_reset                                                                                                                                                                                                                                                                                                                                  ; FF_X69_Y43_N13         ; 2       ; Async. clear                          ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; lab62_soc:u0|lab62_soc_spi:spi|always11~0                                                                                                                                                                                                                                                                                                                                              ; LCCOMB_X62_Y47_N24     ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab62_soc:u0|lab62_soc_spi:spi|always6~0                                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X62_Y45_N4      ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab62_soc:u0|lab62_soc_spi:spi|control_wr_strobe                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X62_Y45_N18     ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab62_soc:u0|lab62_soc_spi:spi|endofpacketvalue_wr_strobe                                                                                                                                                                                                                                                                                                                              ; LCCOMB_X63_Y44_N4      ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab62_soc:u0|lab62_soc_spi:spi|rx_holding_reg[4]~0                                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X62_Y47_N6      ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab62_soc:u0|lab62_soc_spi:spi|shift_reg[4]~10                                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X61_Y47_N28     ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab62_soc:u0|lab62_soc_spi:spi|slaveselect_wr_strobe~0                                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X63_Y44_N2      ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab62_soc:u0|lab62_soc_spi:spi|write_tx_holding                                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X63_Y47_N8      ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab62_soc:u0|lab62_soc_timer:timer|always0~0                                                                                                                                                                                                                                                                                                                                           ; LCCOMB_X59_Y42_N28     ; 64      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; lab62_soc:u0|lab62_soc_timer:timer|always0~1                                                                                                                                                                                                                                                                                                                                           ; LCCOMB_X59_Y42_N6      ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab62_soc:u0|lab62_soc_timer:timer|control_wr_strobe                                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X59_Y42_N18     ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab62_soc:u0|lab62_soc_timer:timer|period_halfword_0_wr_strobe                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X60_Y43_N6      ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab62_soc:u0|lab62_soc_timer:timer|period_halfword_1_wr_strobe                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X60_Y43_N24     ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab62_soc:u0|lab62_soc_timer:timer|period_halfword_2_wr_strobe                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X62_Y42_N0      ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab62_soc:u0|lab62_soc_timer:timer|period_halfword_3_wr_strobe                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X62_Y42_N4      ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab62_soc:u0|lab62_soc_timer:timer|snap_strobe~0                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X63_Y42_N2      ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; random_piece:RNG|LessThan0~2                                                                                                                                                                                                                                                                                                                                                           ; LCCOMB_X57_Y41_N28     ; 10      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; random_piece:RNG|counter[3]~12                                                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X55_Y40_N28     ; 10      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; random_piece:RNG|counter[3]~13                                                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X55_Y40_N30     ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; random_piece:RNG|pointer[6]~0                                                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X55_Y40_N26     ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; screen:gameplay|game_reset                                                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X54_Y42_N28     ; 2091    ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; screen:gameplay|state.play                                                                                                                                                                                                                                                                                                                                                             ; FF_X54_Y42_N1          ; 30      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|clr_reg                                                               ; FF_X58_Y46_N23         ; 59      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_proc~0                                                    ; LCCOMB_X58_Y47_N6      ; 4       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_info_reg_ena                                                      ; LCCOMB_X58_Y47_N18     ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_info_reg_ena~0                                                    ; LCCOMB_X58_Y48_N18     ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|identity_contrib_shift_reg[0]~1                                       ; LCCOMB_X56_Y47_N8      ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][0]~9                                                       ; LCCOMB_X59_Y45_N14     ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[2]~16                                                        ; LCCOMB_X59_Y45_N16     ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[2]~13                                         ; LCCOMB_X57_Y47_N10     ; 5       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[2]~14                                         ; LCCOMB_X57_Y45_N2      ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|node_ena~4                                                            ; LCCOMB_X59_Y46_N14     ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|reset_ena_reg_proc~0                                                  ; LCCOMB_X57_Y45_N24     ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[2][0]~7                                                ; LCCOMB_X60_Y45_N18     ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[0]~20                                 ; LCCOMB_X58_Y47_N8      ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[2]~22                            ; LCCOMB_X59_Y47_N26     ; 5       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[2]~23                            ; LCCOMB_X58_Y47_N4      ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[0]                                    ; FF_X58_Y46_N25         ; 15      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[11]                                   ; FF_X58_Y46_N27         ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[3]                                    ; FF_X58_Y46_N17         ; 33      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[4]                                    ; FF_X57_Y45_N21         ; 45      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_dr_scan_proc~0                                             ; LCCOMB_X58_Y46_N28     ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_scan_reg                                                   ; FF_X57_Y46_N9          ; 29      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[0]~0                                                                                                                                 ; LCCOMB_X57_Y45_N14     ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vga_controller:VGA|Equal0~3                                                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X47_Y44_N22     ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vga_controller:VGA|clkdiv                                                                                                                                                                                                                                                                                                                                                              ; FF_X43_Y1_N29          ; 22      ; Clock                                 ; yes    ; Global Clock         ; GCLK17           ; --                        ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                                                                                                                                                                                                      ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                                 ; Location           ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; MAX10_CLK1_50                                                                                                                                                                                                                                                        ; PIN_P11            ; 4232    ; 5                                    ; Global Clock         ; GCLK16           ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                                         ; JTAG_X43_Y40_N0    ; 171     ; 3                                    ; Global Clock         ; GCLK14           ; --                        ;
; datapath:Tetris|Datapath_state_machine:dsm0|always0~0                                                                                                                                                                                                                ; LCCOMB_X17_Y15_N28 ; 249     ; 0                                    ; Global Clock         ; GCLK3            ; --                        ;
; lab62_soc:u0|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                           ; FF_X76_Y35_N9      ; 500     ; 0                                    ; Global Clock         ; GCLK5            ; --                        ;
; lab62_soc:u0|altera_reset_controller:rst_controller|r_sync_rst                                                                                                                                                                                                       ; FF_X62_Y48_N21     ; 1107    ; 0                                    ; Global Clock         ; GCLK12           ; --                        ;
; lab62_soc:u0|lab62_soc_nios2_gen2_0:nios2_gen2_0|lab62_soc_nios2_gen2_0_cpu:cpu|lab62_soc_nios2_gen2_0_cpu_nios2_oci:the_lab62_soc_nios2_gen2_0_cpu_nios2_oci|lab62_soc_nios2_gen2_0_cpu_nios2_oci_debug:the_lab62_soc_nios2_gen2_0_cpu_nios2_oci_debug|resetrequest ; FF_X63_Y50_N15     ; 6       ; 0                                    ; Global Clock         ; GCLK13           ; --                        ;
; lab62_soc:u0|lab62_soc_sdram_pll:sdram_pll|lab62_soc_sdram_pll_altpll_vg92:sd1|wire_pll7_clk[0]                                                                                                                                                                      ; PLL_1              ; 783     ; 91                                   ; Global Clock         ; GCLK18           ; --                        ;
; lab62_soc:u0|lab62_soc_sdram_pll:sdram_pll|lab62_soc_sdram_pll_altpll_vg92:sd1|wire_pll7_clk[1]                                                                                                                                                                      ; PLL_1              ; 1       ; 0                                    ; Global Clock         ; GCLK19           ; --                        ;
; lab62_soc:u0|lab62_soc_sdram_pll:sdram_pll|prev_reset                                                                                                                                                                                                                ; FF_X69_Y43_N13     ; 2       ; 0                                    ; Global Clock         ; GCLK9            ; --                        ;
; vga_controller:VGA|clkdiv                                                                                                                                                                                                                                            ; FF_X43_Y1_N29      ; 22      ; 0                                    ; Global Clock         ; GCLK17           ; --                        ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                              ;
+--------------------------------------------------------------------+---------+
; Name                                                               ; Fan-Out ;
+--------------------------------------------------------------------+---------+
; rotating:rotate|rotation[0]~0                                      ; 5204    ;
; block_shape:shape_n_rot|shape_size_y[4]~1                          ; 4342    ;
; KEY[0]~input                                                       ; 3041    ;
; random_piece:RNG|Mux2~10                                           ; 2427    ;
; random_piece:RNG|Mux1~9                                            ; 2417    ;
; screen:gameplay|game_reset                                         ; 2091    ;
; datapath:Tetris|Datapath_state_machine:dsm0|always0~0              ; 1019    ;
; datapath:Tetris|Check_Pixel_Map:checkmap0|scaled_x[0]              ; 955     ;
; datapath:Tetris|Load_Pixel_Map:loadmap0|LessThan20~0               ; 836     ;
; datapath:Tetris|Datapath_state_machine:dsm0|State.State_Clear_Prep ; 821     ;
; random_piece:RNG|Mux0~11                                           ; 812     ;
; datapath:Tetris|Datapath_state_machine:dsm0|State.State_Load       ; 802     ;
; datapath:Tetris|Pixel_Map_Reg:realpixmap|PRegOut[1][9][2]~0        ; 800     ;
; datapath:Tetris|Load_Pixel_Map:loadmap0|LessThan18~0               ; 665     ;
; rotating:rotate|state.rot_31                                       ; 623     ;
; rotating:rotate|state.rot_11                                       ; 602     ;
; datapath:Tetris|Load_Pixel_Map:loadmap0|LessThan16~0               ; 513     ;
; datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~4374              ; 510     ;
+--------------------------------------------------------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; Name                                                                                                                                                                                                                                                                                                                                                                                                           ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF  ; Location       ; Mixed Width RDW Mode ; Port A RDW Mode        ; Port B RDW Mode        ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; lab62_soc:u0|lab62_soc_jtag_uart:jtag_uart|lab62_soc_jtag_uart_scfifo_r:the_lab62_soc_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|ALTSYNCRAM                                                                                                                                                                                                       ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 512  ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None ; M9K_X53_Y43_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; lab62_soc:u0|lab62_soc_jtag_uart:jtag_uart|lab62_soc_jtag_uart_scfifo_w:the_lab62_soc_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|ALTSYNCRAM                                                                                                                                                                                                       ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 512  ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None ; M9K_X53_Y44_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; lab62_soc:u0|lab62_soc_nios2_gen2_0:nios2_gen2_0|lab62_soc_nios2_gen2_0_cpu:cpu|lab62_soc_nios2_gen2_0_cpu_nios2_oci:the_lab62_soc_nios2_gen2_0_cpu_nios2_oci|lab62_soc_nios2_gen2_0_cpu_nios2_ocimem:the_lab62_soc_nios2_gen2_0_cpu_nios2_ocimem|lab62_soc_nios2_gen2_0_cpu_ociram_sp_ram_module:lab62_soc_nios2_gen2_0_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_0n61:auto_generated|ALTSYNCRAM ; AUTO ; Single Port      ; Single Clock ; 256          ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 8192 ; 256                         ; 32                          ; --                          ; --                          ; 8192                ; 1    ; None ; M9K_X73_Y47_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; lab62_soc:u0|lab62_soc_nios2_gen2_0:nios2_gen2_0|lab62_soc_nios2_gen2_0_cpu:cpu|lab62_soc_nios2_gen2_0_cpu_register_bank_a_module:lab62_soc_nios2_gen2_0_cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_s0c1:auto_generated|ALTSYNCRAM                                                                                                                                                               ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024 ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; None ; M9K_X73_Y49_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; lab62_soc:u0|lab62_soc_nios2_gen2_0:nios2_gen2_0|lab62_soc_nios2_gen2_0_cpu:cpu|lab62_soc_nios2_gen2_0_cpu_register_bank_b_module:lab62_soc_nios2_gen2_0_cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_s0c1:auto_generated|ALTSYNCRAM                                                                                                                                                               ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024 ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; None ; M9K_X73_Y48_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+---------------------------------------------------+
; Routing Usage Summary                             ;
+-----------------------+---------------------------+
; Routing Resource Type ; Usage                     ;
+-----------------------+---------------------------+
; Block interconnects   ; 63,229 / 148,641 ( 43 % ) ;
; C16 interconnects     ; 1,529 / 5,382 ( 28 % )    ;
; C4 interconnects      ; 33,156 / 106,704 ( 31 % ) ;
; Direct links          ; 6,792 / 148,641 ( 5 % )   ;
; Global clocks         ; 10 / 20 ( 50 % )          ;
; Local interconnects   ; 24,879 / 49,760 ( 50 % )  ;
; NSLEEPs               ; 0 / 500 ( 0 % )           ;
; R24 interconnects     ; 1,816 / 5,406 ( 34 % )    ;
; R4 interconnects      ; 36,082 / 147,764 ( 24 % ) ;
+-----------------------+---------------------------+


+------------------------------------------------------------------------------+
; LAB Logic Elements                                                           ;
+---------------------------------------------+--------------------------------+
; Number of Logic Elements  (Average = 14.14) ; Number of LABs  (Total = 2882) ;
+---------------------------------------------+--------------------------------+
; 1                                           ; 32                             ;
; 2                                           ; 21                             ;
; 3                                           ; 27                             ;
; 4                                           ; 36                             ;
; 5                                           ; 37                             ;
; 6                                           ; 37                             ;
; 7                                           ; 39                             ;
; 8                                           ; 59                             ;
; 9                                           ; 49                             ;
; 10                                          ; 55                             ;
; 11                                          ; 66                             ;
; 12                                          ; 77                             ;
; 13                                          ; 87                             ;
; 14                                          ; 160                            ;
; 15                                          ; 312                            ;
; 16                                          ; 1788                           ;
+---------------------------------------------+--------------------------------+


+---------------------------------------------------------------------+
; LAB-wide Signals                                                    ;
+------------------------------------+--------------------------------+
; LAB-wide Signals  (Average = 0.93) ; Number of LABs  (Total = 2882) ;
+------------------------------------+--------------------------------+
; 1 Async. clear                     ; 550                            ;
; 1 Clock                            ; 1031                           ;
; 1 Clock enable                     ; 552                            ;
; 1 Sync. clear                      ; 259                            ;
; 1 Sync. load                       ; 34                             ;
; 2 Async. clears                    ; 41                             ;
; 2 Clock enables                    ; 168                            ;
; 2 Clocks                           ; 40                             ;
+------------------------------------+--------------------------------+


+-------------------------------------------------------------------------------+
; LAB Signals Sourced                                                           ;
+----------------------------------------------+--------------------------------+
; Number of Signals Sourced  (Average = 15.79) ; Number of LABs  (Total = 2882) ;
+----------------------------------------------+--------------------------------+
; 0                                            ; 1                              ;
; 1                                            ; 25                             ;
; 2                                            ; 17                             ;
; 3                                            ; 19                             ;
; 4                                            ; 24                             ;
; 5                                            ; 31                             ;
; 6                                            ; 40                             ;
; 7                                            ; 22                             ;
; 8                                            ; 43                             ;
; 9                                            ; 30                             ;
; 10                                           ; 51                             ;
; 11                                           ; 47                             ;
; 12                                           ; 52                             ;
; 13                                           ; 82                             ;
; 14                                           ; 127                            ;
; 15                                           ; 252                            ;
; 16                                           ; 1231                           ;
; 17                                           ; 211                            ;
; 18                                           ; 152                            ;
; 19                                           ; 79                             ;
; 20                                           ; 76                             ;
; 21                                           ; 49                             ;
; 22                                           ; 37                             ;
; 23                                           ; 22                             ;
; 24                                           ; 30                             ;
; 25                                           ; 18                             ;
; 26                                           ; 18                             ;
; 27                                           ; 18                             ;
; 28                                           ; 14                             ;
; 29                                           ; 17                             ;
; 30                                           ; 17                             ;
; 31                                           ; 7                              ;
; 32                                           ; 23                             ;
+----------------------------------------------+--------------------------------+


+----------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                          ;
+-------------------------------------------------+--------------------------------+
; Number of Signals Sourced Out  (Average = 6.81) ; Number of LABs  (Total = 2882) ;
+-------------------------------------------------+--------------------------------+
; 0                                               ; 1                              ;
; 1                                               ; 46                             ;
; 2                                               ; 141                            ;
; 3                                               ; 243                            ;
; 4                                               ; 326                            ;
; 5                                               ; 378                            ;
; 6                                               ; 371                            ;
; 7                                               ; 333                            ;
; 8                                               ; 287                            ;
; 9                                               ; 236                            ;
; 10                                              ; 147                            ;
; 11                                              ; 101                            ;
; 12                                              ; 78                             ;
; 13                                              ; 62                             ;
; 14                                              ; 47                             ;
; 15                                              ; 23                             ;
; 16                                              ; 47                             ;
; 17                                              ; 4                              ;
; 18                                              ; 1                              ;
; 19                                              ; 1                              ;
; 20                                              ; 1                              ;
; 21                                              ; 0                              ;
; 22                                              ; 3                              ;
; 23                                              ; 2                              ;
; 24                                              ; 2                              ;
; 25                                              ; 0                              ;
; 26                                              ; 1                              ;
+-------------------------------------------------+--------------------------------+


+-------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                           ;
+----------------------------------------------+--------------------------------+
; Number of Distinct Inputs  (Average = 20.89) ; Number of LABs  (Total = 2882) ;
+----------------------------------------------+--------------------------------+
; 0                                            ; 0                              ;
; 1                                            ; 1                              ;
; 2                                            ; 6                              ;
; 3                                            ; 16                             ;
; 4                                            ; 25                             ;
; 5                                            ; 14                             ;
; 6                                            ; 27                             ;
; 7                                            ; 30                             ;
; 8                                            ; 26                             ;
; 9                                            ; 25                             ;
; 10                                           ; 51                             ;
; 11                                           ; 61                             ;
; 12                                           ; 56                             ;
; 13                                           ; 60                             ;
; 14                                           ; 57                             ;
; 15                                           ; 84                             ;
; 16                                           ; 94                             ;
; 17                                           ; 118                            ;
; 18                                           ; 161                            ;
; 19                                           ; 193                            ;
; 20                                           ; 210                            ;
; 21                                           ; 197                            ;
; 22                                           ; 182                            ;
; 23                                           ; 161                            ;
; 24                                           ; 153                            ;
; 25                                           ; 130                            ;
; 26                                           ; 145                            ;
; 27                                           ; 136                            ;
; 28                                           ; 108                            ;
; 29                                           ; 95                             ;
; 30                                           ; 85                             ;
; 31                                           ; 63                             ;
; 32                                           ; 46                             ;
; 33                                           ; 21                             ;
; 34                                           ; 18                             ;
; 35                                           ; 10                             ;
; 36                                           ; 12                             ;
; 37                                           ; 4                              ;
+----------------------------------------------+--------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 14    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 16    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Pass         ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 160mA for row I/Os and 160mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules           ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass          ; 141          ; 37           ; 141          ; 0            ; 0            ; 157       ; 141          ; 0            ; 157       ; 157       ; 0            ; 140          ; 0            ; 0            ; 46           ; 0            ; 140          ; 46           ; 0            ; 0            ; 11           ; 140          ; 0            ; 0            ; 0            ; 0            ; 0            ; 157       ; 0            ; 0            ;
; Total Unchecked     ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable  ; 16           ; 120          ; 16           ; 157          ; 157          ; 0         ; 16           ; 157          ; 0         ; 0         ; 157          ; 17           ; 157          ; 157          ; 111          ; 157          ; 17           ; 111          ; 157          ; 157          ; 146          ; 17           ; 157          ; 157          ; 157          ; 157          ; 157          ; 0         ; 157          ; 157          ;
; Total Fail          ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; SW[0]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[1]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[2]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[3]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[4]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[5]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[6]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[7]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[8]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[9]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[7]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[8]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[9]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0[7]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1[7]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2[7]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3[7]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX4[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX4[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX4[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX4[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX4[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX4[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX4[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX4[7]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX5[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX5[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX5[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX5[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX5[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX5[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX5[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX5[7]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_CLK            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_CKE            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[0]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[1]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[2]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[3]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[4]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[5]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[6]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[7]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[8]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[9]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[10]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[11]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[12]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_BA[0]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_BA[1]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_LDQM           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_UDQM           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_CS_N           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_WE_N           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_CAS_N          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_RAS_N          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_HS              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_VS              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_R[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_R[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_R[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_R[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_R[4]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_R[5]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_R[6]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_R[7]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_G[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_G[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_G[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_G[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_G[4]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_G[5]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_G[6]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_G[7]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_B[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_B[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_B[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_B[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_B[4]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_B[5]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_B[6]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_B[7]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ARDUINO_IO[0]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ARDUINO_IO[1]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ARDUINO_IO[2]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ARDUINO_IO[3]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ARDUINO_IO[4]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ARDUINO_IO[5]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ARDUINO_IO[14]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ARDUINO_IO[15]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[0]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[1]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[2]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[3]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[4]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[5]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[6]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[7]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[8]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[9]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[10]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[11]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[12]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[13]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[14]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[15]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ARDUINO_IO[6]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ARDUINO_IO[7]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ARDUINO_IO[8]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ARDUINO_IO[9]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ARDUINO_IO[10]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ARDUINO_IO[11]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ARDUINO_IO[12]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ARDUINO_IO[13]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ARDUINO_RESET_N     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; KEY[0]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MAX10_CLK1_50       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; KEY[1]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tms ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tck ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdi ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdo ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+-------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                     ;
+------------------------------------------------------------------+------------------------+
; Option                                                           ; Setting                ;
+------------------------------------------------------------------+------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                    ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                    ;
; Enable device-wide output enable (DEV_OE)                        ; Off                    ;
; Enable INIT_DONE output                                          ; Off                    ;
; Configuration scheme                                             ; Internal Configuration ;
; Enable Error Detection CRC_ERROR pin                             ; Off                    ;
; Enable open drain on CRC_ERROR pin                               ; Off                    ;
; Enable nCONFIG, nSTATUS, and CONF_DONE pins                      ; On                     ;
; Enable JTAG pin sharing                                          ; Off                    ;
; Enable nCE pin                                                   ; Off                    ;
; Enable CONFIG_SEL pin                                            ; On                     ;
; Enable input tri-state on active configuration pins in user mode ; Off                    ;
; Configuration Voltage Level                                      ; Auto                   ;
; Force Configuration Voltage Level                                ; Off                    ;
; Data[0]                                                          ; Unreserved             ;
; Data[1]/ASDO                                                     ; Unreserved             ;
; FLASH_nCE/nCSO                                                   ; Unreserved             ;
; DCLK                                                             ; Unreserved             ;
+------------------------------------------------------------------+------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+---------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                   ;
+------------------------------+------------------------------+-------------------+
; Source Clock(s)              ; Destination Clock(s)         ; Delay Added in ns ;
+------------------------------+------------------------------+-------------------+
; MAX10_CLK1_50                ; MAX10_CLK1_50                ; 8.3               ;
; u0|sdram_pll|sd1|pll7|clk[0] ; u0|sdram_pll|sd1|pll7|clk[0] ; 4.6               ;
+------------------------------+------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                                                                                                                                                                                   ; Destination Register                                                                                                                                                                                                                                                                                                                                                                                                                ; Delay Added in ns ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; lab62_soc:u0|lab62_soc_jtag_uart:jtag_uart|lab62_soc_jtag_uart_scfifo_w:the_lab62_soc_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|cntr_n2b:rd_ptr_count|counter_reg_bit[1]                                                    ; lab62_soc:u0|lab62_soc_jtag_uart:jtag_uart|lab62_soc_jtag_uart_scfifo_w:the_lab62_soc_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|ram_block1a7~portb_address_reg0                                                                                                                                                                                                       ; 0.473             ;
; lab62_soc:u0|lab62_soc_jtag_uart:jtag_uart|lab62_soc_jtag_uart_scfifo_w:the_lab62_soc_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|cntr_n2b:rd_ptr_count|counter_reg_bit[0]                                                    ; lab62_soc:u0|lab62_soc_jtag_uart:jtag_uart|lab62_soc_jtag_uart_scfifo_w:the_lab62_soc_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|ram_block1a7~portb_address_reg0                                                                                                                                                                                                       ; 0.473             ;
; lab62_soc:u0|lab62_soc_jtag_uart:jtag_uart|lab62_soc_jtag_uart_scfifo_w:the_lab62_soc_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|cntr_n2b:rd_ptr_count|counter_reg_bit[4]                                                    ; lab62_soc:u0|lab62_soc_jtag_uart:jtag_uart|lab62_soc_jtag_uart_scfifo_w:the_lab62_soc_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|ram_block1a7~portb_address_reg0                                                                                                                                                                                                       ; 0.473             ;
; lab62_soc:u0|lab62_soc_jtag_uart:jtag_uart|lab62_soc_jtag_uart_scfifo_w:the_lab62_soc_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|cntr_n2b:rd_ptr_count|counter_reg_bit[3]                                                    ; lab62_soc:u0|lab62_soc_jtag_uart:jtag_uart|lab62_soc_jtag_uart_scfifo_w:the_lab62_soc_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|ram_block1a7~portb_address_reg0                                                                                                                                                                                                       ; 0.473             ;
; lab62_soc:u0|lab62_soc_jtag_uart:jtag_uart|lab62_soc_jtag_uart_scfifo_w:the_lab62_soc_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|cntr_n2b:rd_ptr_count|counter_reg_bit[2]                                                    ; lab62_soc:u0|lab62_soc_jtag_uart:jtag_uart|lab62_soc_jtag_uart_scfifo_w:the_lab62_soc_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|ram_block1a7~portb_address_reg0                                                                                                                                                                                                       ; 0.473             ;
; lab62_soc:u0|lab62_soc_jtag_uart:jtag_uart|lab62_soc_jtag_uart_scfifo_w:the_lab62_soc_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|cntr_n2b:rd_ptr_count|counter_reg_bit[5]                                                    ; lab62_soc:u0|lab62_soc_jtag_uart:jtag_uart|lab62_soc_jtag_uart_scfifo_w:the_lab62_soc_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|ram_block1a7~portb_address_reg0                                                                                                                                                                                                       ; 0.473             ;
; lab62_soc:u0|lab62_soc_jtag_uart:jtag_uart|lab62_soc_jtag_uart_scfifo_r:the_lab62_soc_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|cntr_n2b:wr_ptr|counter_reg_bit[5]                                                          ; lab62_soc:u0|lab62_soc_jtag_uart:jtag_uart|lab62_soc_jtag_uart_scfifo_r:the_lab62_soc_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|ram_block1a5~porta_address_reg0                                                                                                                                                                                                       ; 0.352             ;
; lab62_soc:u0|lab62_soc_jtag_uart:jtag_uart|lab62_soc_jtag_uart_scfifo_r:the_lab62_soc_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|cntr_n2b:wr_ptr|counter_reg_bit[4]                                                          ; lab62_soc:u0|lab62_soc_jtag_uart:jtag_uart|lab62_soc_jtag_uart_scfifo_r:the_lab62_soc_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|ram_block1a5~porta_address_reg0                                                                                                                                                                                                       ; 0.352             ;
; lab62_soc:u0|lab62_soc_jtag_uart:jtag_uart|lab62_soc_jtag_uart_scfifo_r:the_lab62_soc_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|cntr_n2b:wr_ptr|counter_reg_bit[3]                                                          ; lab62_soc:u0|lab62_soc_jtag_uart:jtag_uart|lab62_soc_jtag_uart_scfifo_r:the_lab62_soc_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|ram_block1a5~porta_address_reg0                                                                                                                                                                                                       ; 0.352             ;
; lab62_soc:u0|lab62_soc_jtag_uart:jtag_uart|lab62_soc_jtag_uart_scfifo_r:the_lab62_soc_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|cntr_n2b:wr_ptr|counter_reg_bit[2]                                                          ; lab62_soc:u0|lab62_soc_jtag_uart:jtag_uart|lab62_soc_jtag_uart_scfifo_r:the_lab62_soc_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|ram_block1a5~porta_address_reg0                                                                                                                                                                                                       ; 0.352             ;
; lab62_soc:u0|lab62_soc_jtag_uart:jtag_uart|lab62_soc_jtag_uart_scfifo_r:the_lab62_soc_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|cntr_n2b:wr_ptr|counter_reg_bit[1]                                                          ; lab62_soc:u0|lab62_soc_jtag_uart:jtag_uart|lab62_soc_jtag_uart_scfifo_r:the_lab62_soc_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|ram_block1a5~porta_address_reg0                                                                                                                                                                                                       ; 0.352             ;
; lab62_soc:u0|lab62_soc_jtag_uart:jtag_uart|lab62_soc_jtag_uart_scfifo_r:the_lab62_soc_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|cntr_n2b:wr_ptr|counter_reg_bit[0]                                                          ; lab62_soc:u0|lab62_soc_jtag_uart:jtag_uart|lab62_soc_jtag_uart_scfifo_r:the_lab62_soc_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|ram_block1a5~porta_address_reg0                                                                                                                                                                                                       ; 0.352             ;
; lab62_soc:u0|lab62_soc_mm_interconnect_0:mm_interconnect_0|lab62_soc_mm_interconnect_0_cmd_mux_001:cmd_mux_005|altera_merlin_arbitrator:arb|top_priority_reg[1]                                                                                                   ; lab62_soc:u0|lab62_soc_mm_interconnect_0:mm_interconnect_0|lab62_soc_mm_interconnect_0_cmd_mux_001:cmd_mux_005|altera_merlin_arbitrator:arb|top_priority_reg[0]                                                                                                                                                                                                                                                                     ; 0.204             ;
; lab62_soc:u0|lab62_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[3][88]                                                                                                                                               ; lab62_soc:u0|lab62_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[2][88]                                                                                                                                                                                                                                                                                                                 ; 0.195             ;
; lab62_soc:u0|lab62_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[1][88]                                                                                                                                               ; lab62_soc:u0|lab62_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[0][88]                                                                                                                                                                                                                                                                                                                 ; 0.195             ;
; lab62_soc:u0|lab62_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[3][89]                                                                                                                                               ; lab62_soc:u0|lab62_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[2][89]                                                                                                                                                                                                                                                                                                                 ; 0.195             ;
; lab62_soc:u0|lab62_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[3][86]                                                                                                                                               ; lab62_soc:u0|lab62_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[2][86]                                                                                                                                                                                                                                                                                                                 ; 0.195             ;
; lab62_soc:u0|lab62_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[1][86]                                                                                                                                               ; lab62_soc:u0|lab62_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[0][86]                                                                                                                                                                                                                                                                                                                 ; 0.195             ;
; lab62_soc:u0|lab62_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[3][56]                                                                                                                                               ; lab62_soc:u0|lab62_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[2][56]                                                                                                                                                                                                                                                                                                                 ; 0.195             ;
; lab62_soc:u0|lab62_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[1][56]                                                                                                                                               ; lab62_soc:u0|lab62_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[0][56]                                                                                                                                                                                                                                                                                                                 ; 0.195             ;
; lab62_soc:u0|lab62_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[3][19]                                                                                                                                               ; lab62_soc:u0|lab62_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[2][19]                                                                                                                                                                                                                                                                                                                 ; 0.195             ;
; lab62_soc:u0|lab62_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[1][19]                                                                                                                                               ; lab62_soc:u0|lab62_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[0][19]                                                                                                                                                                                                                                                                                                                 ; 0.195             ;
; lab62_soc:u0|lab62_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[1][55]                                                                                                                                               ; lab62_soc:u0|lab62_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[0][55]                                                                                                                                                                                                                                                                                                                 ; 0.195             ;
; lab62_soc:u0|lab62_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[3][67]                                                                                                                                               ; lab62_soc:u0|lab62_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[2][67]                                                                                                                                                                                                                                                                                                                 ; 0.195             ;
; lab62_soc:u0|lab62_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[1][67]                                                                                                                                               ; lab62_soc:u0|lab62_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[0][67]                                                                                                                                                                                                                                                                                                                 ; 0.195             ;
; lab62_soc:u0|lab62_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[3][49]                                                                                                                                               ; lab62_soc:u0|lab62_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[2][49]                                                                                                                                                                                                                                                                                                                 ; 0.195             ;
; lab62_soc:u0|lab62_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|out_payload[4]                                                                                                                                         ; lab62_soc:u0|lab62_soc_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sdram_s1_rsp_width_adapter|data_reg[4]                                                                                                                                                                                                                                                                                                       ; 0.132             ;
; lab62_soc:u0|lab62_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|out_payload[3]                                                                                                                                         ; lab62_soc:u0|lab62_soc_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sdram_s1_rsp_width_adapter|data_reg[3]                                                                                                                                                                                                                                                                                                       ; 0.132             ;
; lab62_soc:u0|lab62_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|out_payload[5]                                                                                                                                         ; lab62_soc:u0|lab62_soc_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sdram_s1_rsp_width_adapter|data_reg[5]                                                                                                                                                                                                                                                                                                       ; 0.132             ;
; lab62_soc:u0|lab62_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|out_payload[1]                                                                                                                                         ; lab62_soc:u0|lab62_soc_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sdram_s1_rsp_width_adapter|data_reg[1]                                                                                                                                                                                                                                                                                                       ; 0.132             ;
; lab62_soc:u0|lab62_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|out_payload[0]                                                                                                                                         ; lab62_soc:u0|lab62_soc_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sdram_s1_rsp_width_adapter|data_reg[0]                                                                                                                                                                                                                                                                                                       ; 0.132             ;
; lab62_soc:u0|lab62_soc_jtag_uart:jtag_uart|lab62_soc_jtag_uart_scfifo_w:the_lab62_soc_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|cntr_n2b:wr_ptr|counter_reg_bit[4]                                                          ; lab62_soc:u0|lab62_soc_jtag_uart:jtag_uart|lab62_soc_jtag_uart_scfifo_w:the_lab62_soc_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|ram_block1a7~porta_address_reg0                                                                                                                                                                                                       ; 0.108             ;
; lab62_soc:u0|lab62_soc_jtag_uart:jtag_uart|lab62_soc_jtag_uart_scfifo_w:the_lab62_soc_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|cntr_n2b:wr_ptr|counter_reg_bit[3]                                                          ; lab62_soc:u0|lab62_soc_jtag_uart:jtag_uart|lab62_soc_jtag_uart_scfifo_w:the_lab62_soc_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|ram_block1a7~porta_address_reg0                                                                                                                                                                                                       ; 0.108             ;
; lab62_soc:u0|lab62_soc_jtag_uart:jtag_uart|lab62_soc_jtag_uart_scfifo_w:the_lab62_soc_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|cntr_n2b:wr_ptr|counter_reg_bit[1]                                                          ; lab62_soc:u0|lab62_soc_jtag_uart:jtag_uart|lab62_soc_jtag_uart_scfifo_w:the_lab62_soc_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|ram_block1a7~porta_address_reg0                                                                                                                                                                                                       ; 0.108             ;
; lab62_soc:u0|lab62_soc_nios2_gen2_0:nios2_gen2_0|lab62_soc_nios2_gen2_0_cpu:cpu|d_writedata[26]                                                                                                                                                                   ; lab62_soc:u0|lab62_soc_nios2_gen2_0:nios2_gen2_0|lab62_soc_nios2_gen2_0_cpu:cpu|lab62_soc_nios2_gen2_0_cpu_nios2_oci:the_lab62_soc_nios2_gen2_0_cpu_nios2_oci|writedata[26]                                                                                                                                                                                                                                                         ; 0.106             ;
; lab62_soc:u0|lab62_soc_nios2_gen2_0:nios2_gen2_0|lab62_soc_nios2_gen2_0_cpu:cpu|d_writedata[24]                                                                                                                                                                   ; lab62_soc:u0|lab62_soc_nios2_gen2_0:nios2_gen2_0|lab62_soc_nios2_gen2_0_cpu:cpu|lab62_soc_nios2_gen2_0_cpu_nios2_oci:the_lab62_soc_nios2_gen2_0_cpu_nios2_oci|writedata[24]                                                                                                                                                                                                                                                         ; 0.106             ;
; lab62_soc:u0|lab62_soc_mm_interconnect_0:mm_interconnect_0|lab62_soc_mm_interconnect_0_cmd_mux_001:cmd_mux_002|altera_merlin_arbitrator:arb|top_priority_reg[1]                                                                                                   ; lab62_soc:u0|lab62_soc_mm_interconnect_0:mm_interconnect_0|lab62_soc_mm_interconnect_0_cmd_mux_001:cmd_mux_002|altera_merlin_arbitrator:arb|top_priority_reg[0]                                                                                                                                                                                                                                                                     ; 0.105             ;
; lab62_soc:u0|lab62_soc_jtag_uart:jtag_uart|ien_AE                                                                                                                                                                                                                 ; lab62_soc:u0|lab62_soc_nios2_gen2_0:nios2_gen2_0|lab62_soc_nios2_gen2_0_cpu:cpu|W_ipending_reg[1]                                                                                                                                                                                                                                                                                                                                   ; 0.105             ;
; lab62_soc:u0|lab62_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[45]                                                                                      ; lab62_soc:u0|lab62_soc_sdram:sdram|lab62_soc_sdram_input_efifo_module:the_lab62_soc_sdram_input_efifo_module|entry_1[26]                                                                                                                                                                                                                                                                                                            ; 0.097             ;
; lab62_soc:u0|lab62_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[57]                                                                                      ; lab62_soc:u0|lab62_soc_sdram:sdram|lab62_soc_sdram_input_efifo_module:the_lab62_soc_sdram_input_efifo_module|entry_1[38]                                                                                                                                                                                                                                                                                                            ; 0.097             ;
; lab62_soc:u0|lab62_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[47]                                                                                      ; lab62_soc:u0|lab62_soc_sdram:sdram|lab62_soc_sdram_input_efifo_module:the_lab62_soc_sdram_input_efifo_module|entry_1[28]                                                                                                                                                                                                                                                                                                            ; 0.097             ;
; lab62_soc:u0|lab62_soc_jtag_uart:jtag_uart|ien_AF                                                                                                                                                                                                                 ; lab62_soc:u0|lab62_soc_nios2_gen2_0:nios2_gen2_0|lab62_soc_nios2_gen2_0_cpu:cpu|W_ipending_reg[1]                                                                                                                                                                                                                                                                                                                                   ; 0.097             ;
; lab62_soc:u0|lab62_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[58]                                                                                      ; lab62_soc:u0|lab62_soc_sdram:sdram|lab62_soc_sdram_input_efifo_module:the_lab62_soc_sdram_input_efifo_module|entry_1[39]                                                                                                                                                                                                                                                                                                            ; 0.096             ;
; lab62_soc:u0|lab62_soc_nios2_gen2_0:nios2_gen2_0|lab62_soc_nios2_gen2_0_cpu:cpu|E_shift_rot_result[6]                                                                                                                                                             ; lab62_soc:u0|lab62_soc_nios2_gen2_0:nios2_gen2_0|lab62_soc_nios2_gen2_0_cpu:cpu|E_shift_rot_result[5]                                                                                                                                                                                                                                                                                                                               ; 0.096             ;
; lab62_soc:u0|lab62_soc_nios2_gen2_0:nios2_gen2_0|lab62_soc_nios2_gen2_0_cpu:cpu|W_status_reg_pie                                                                                                                                                                  ; lab62_soc:u0|lab62_soc_nios2_gen2_0:nios2_gen2_0|lab62_soc_nios2_gen2_0_cpu:cpu|W_control_rd_data[0]                                                                                                                                                                                                                                                                                                                                ; 0.096             ;
; lab62_soc:u0|lab62_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem_used[6]                                                                                                                                              ; lab62_soc:u0|lab62_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem_used[7]                                                                                                                                                                                                                                                                                                                ; 0.096             ;
; lab62_soc:u0|lab62_soc_nios2_gen2_0:nios2_gen2_0|lab62_soc_nios2_gen2_0_cpu:cpu|lab62_soc_nios2_gen2_0_cpu_nios2_oci:the_lab62_soc_nios2_gen2_0_cpu_nios2_oci|writedata[15]                                                                                       ; lab62_soc:u0|lab62_soc_nios2_gen2_0:nios2_gen2_0|lab62_soc_nios2_gen2_0_cpu:cpu|lab62_soc_nios2_gen2_0_cpu_nios2_oci:the_lab62_soc_nios2_gen2_0_cpu_nios2_oci|lab62_soc_nios2_gen2_0_cpu_nios2_ocimem:the_lab62_soc_nios2_gen2_0_cpu_nios2_ocimem|lab62_soc_nios2_gen2_0_cpu_ociram_sp_ram_module:lab62_soc_nios2_gen2_0_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_0n61:auto_generated|ram_block1a15~porta_datain_reg0 ; 0.095             ;
; lab62_soc:u0|lab62_soc_nios2_gen2_0:nios2_gen2_0|lab62_soc_nios2_gen2_0_cpu:cpu|lab62_soc_nios2_gen2_0_cpu_nios2_oci:the_lab62_soc_nios2_gen2_0_cpu_nios2_oci|lab62_soc_nios2_gen2_0_cpu_nios2_ocimem:the_lab62_soc_nios2_gen2_0_cpu_nios2_ocimem|MonDReg[15]     ; lab62_soc:u0|lab62_soc_nios2_gen2_0:nios2_gen2_0|lab62_soc_nios2_gen2_0_cpu:cpu|lab62_soc_nios2_gen2_0_cpu_nios2_oci:the_lab62_soc_nios2_gen2_0_cpu_nios2_oci|lab62_soc_nios2_gen2_0_cpu_nios2_ocimem:the_lab62_soc_nios2_gen2_0_cpu_nios2_ocimem|lab62_soc_nios2_gen2_0_cpu_ociram_sp_ram_module:lab62_soc_nios2_gen2_0_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_0n61:auto_generated|ram_block1a15~porta_datain_reg0 ; 0.095             ;
; lab62_soc:u0|lab62_soc_nios2_gen2_0:nios2_gen2_0|lab62_soc_nios2_gen2_0_cpu:cpu|lab62_soc_nios2_gen2_0_cpu_nios2_oci:the_lab62_soc_nios2_gen2_0_cpu_nios2_oci|lab62_soc_nios2_gen2_0_cpu_nios2_ocimem:the_lab62_soc_nios2_gen2_0_cpu_nios2_ocimem|jtag_ram_access ; lab62_soc:u0|lab62_soc_nios2_gen2_0:nios2_gen2_0|lab62_soc_nios2_gen2_0_cpu:cpu|lab62_soc_nios2_gen2_0_cpu_nios2_oci:the_lab62_soc_nios2_gen2_0_cpu_nios2_oci|lab62_soc_nios2_gen2_0_cpu_nios2_ocimem:the_lab62_soc_nios2_gen2_0_cpu_nios2_ocimem|lab62_soc_nios2_gen2_0_cpu_ociram_sp_ram_module:lab62_soc_nios2_gen2_0_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_0n61:auto_generated|ram_block1a15~porta_datain_reg0 ; 0.095             ;
; lab62_soc:u0|lab62_soc_nios2_gen2_0:nios2_gen2_0|lab62_soc_nios2_gen2_0_cpu:cpu|lab62_soc_nios2_gen2_0_cpu_nios2_oci:the_lab62_soc_nios2_gen2_0_cpu_nios2_oci|writedata[25]                                                                                       ; lab62_soc:u0|lab62_soc_nios2_gen2_0:nios2_gen2_0|lab62_soc_nios2_gen2_0_cpu:cpu|lab62_soc_nios2_gen2_0_cpu_nios2_oci:the_lab62_soc_nios2_gen2_0_cpu_nios2_oci|lab62_soc_nios2_gen2_0_cpu_nios2_ocimem:the_lab62_soc_nios2_gen2_0_cpu_nios2_ocimem|lab62_soc_nios2_gen2_0_cpu_ociram_sp_ram_module:lab62_soc_nios2_gen2_0_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_0n61:auto_generated|ram_block1a25~porta_datain_reg0 ; 0.095             ;
; lab62_soc:u0|lab62_soc_nios2_gen2_0:nios2_gen2_0|lab62_soc_nios2_gen2_0_cpu:cpu|lab62_soc_nios2_gen2_0_cpu_nios2_oci:the_lab62_soc_nios2_gen2_0_cpu_nios2_oci|writedata[0]                                                                                        ; lab62_soc:u0|lab62_soc_nios2_gen2_0:nios2_gen2_0|lab62_soc_nios2_gen2_0_cpu:cpu|lab62_soc_nios2_gen2_0_cpu_nios2_oci:the_lab62_soc_nios2_gen2_0_cpu_nios2_oci|lab62_soc_nios2_gen2_0_cpu_nios2_ocimem:the_lab62_soc_nios2_gen2_0_cpu_nios2_ocimem|lab62_soc_nios2_gen2_0_cpu_ociram_sp_ram_module:lab62_soc_nios2_gen2_0_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_0n61:auto_generated|ram_block1a0~porta_datain_reg0  ; 0.095             ;
; lab62_soc:u0|lab62_soc_nios2_gen2_0:nios2_gen2_0|lab62_soc_nios2_gen2_0_cpu:cpu|lab62_soc_nios2_gen2_0_cpu_nios2_oci:the_lab62_soc_nios2_gen2_0_cpu_nios2_oci|lab62_soc_nios2_gen2_0_cpu_nios2_ocimem:the_lab62_soc_nios2_gen2_0_cpu_nios2_ocimem|MonDReg[0]      ; lab62_soc:u0|lab62_soc_nios2_gen2_0:nios2_gen2_0|lab62_soc_nios2_gen2_0_cpu:cpu|lab62_soc_nios2_gen2_0_cpu_nios2_oci:the_lab62_soc_nios2_gen2_0_cpu_nios2_oci|lab62_soc_nios2_gen2_0_cpu_nios2_ocimem:the_lab62_soc_nios2_gen2_0_cpu_nios2_ocimem|lab62_soc_nios2_gen2_0_cpu_ociram_sp_ram_module:lab62_soc_nios2_gen2_0_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_0n61:auto_generated|ram_block1a0~porta_datain_reg0  ; 0.095             ;
; lab62_soc:u0|lab62_soc_nios2_gen2_0:nios2_gen2_0|lab62_soc_nios2_gen2_0_cpu:cpu|lab62_soc_nios2_gen2_0_cpu_nios2_oci:the_lab62_soc_nios2_gen2_0_cpu_nios2_oci|lab62_soc_nios2_gen2_0_cpu_nios2_ocimem:the_lab62_soc_nios2_gen2_0_cpu_nios2_ocimem|MonDReg[23]     ; lab62_soc:u0|lab62_soc_nios2_gen2_0:nios2_gen2_0|lab62_soc_nios2_gen2_0_cpu:cpu|lab62_soc_nios2_gen2_0_cpu_nios2_oci:the_lab62_soc_nios2_gen2_0_cpu_nios2_oci|lab62_soc_nios2_gen2_0_cpu_nios2_ocimem:the_lab62_soc_nios2_gen2_0_cpu_nios2_ocimem|lab62_soc_nios2_gen2_0_cpu_ociram_sp_ram_module:lab62_soc_nios2_gen2_0_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_0n61:auto_generated|ram_block1a23~porta_datain_reg0 ; 0.095             ;
; lab62_soc:u0|lab62_soc_nios2_gen2_0:nios2_gen2_0|lab62_soc_nios2_gen2_0_cpu:cpu|lab62_soc_nios2_gen2_0_cpu_nios2_oci:the_lab62_soc_nios2_gen2_0_cpu_nios2_oci|writedata[23]                                                                                       ; lab62_soc:u0|lab62_soc_nios2_gen2_0:nios2_gen2_0|lab62_soc_nios2_gen2_0_cpu:cpu|lab62_soc_nios2_gen2_0_cpu_nios2_oci:the_lab62_soc_nios2_gen2_0_cpu_nios2_oci|lab62_soc_nios2_gen2_0_cpu_nios2_ocimem:the_lab62_soc_nios2_gen2_0_cpu_nios2_ocimem|lab62_soc_nios2_gen2_0_cpu_ociram_sp_ram_module:lab62_soc_nios2_gen2_0_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_0n61:auto_generated|ram_block1a23~porta_datain_reg0 ; 0.095             ;
; lab62_soc:u0|lab62_soc_nios2_gen2_0:nios2_gen2_0|lab62_soc_nios2_gen2_0_cpu:cpu|lab62_soc_nios2_gen2_0_cpu_nios2_oci:the_lab62_soc_nios2_gen2_0_cpu_nios2_oci|lab62_soc_nios2_gen2_0_cpu_nios2_ocimem:the_lab62_soc_nios2_gen2_0_cpu_nios2_ocimem|MonDReg[25]     ; lab62_soc:u0|lab62_soc_nios2_gen2_0:nios2_gen2_0|lab62_soc_nios2_gen2_0_cpu:cpu|lab62_soc_nios2_gen2_0_cpu_nios2_oci:the_lab62_soc_nios2_gen2_0_cpu_nios2_oci|lab62_soc_nios2_gen2_0_cpu_nios2_ocimem:the_lab62_soc_nios2_gen2_0_cpu_nios2_ocimem|lab62_soc_nios2_gen2_0_cpu_ociram_sp_ram_module:lab62_soc_nios2_gen2_0_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_0n61:auto_generated|ram_block1a25~porta_datain_reg0 ; 0.095             ;
; lab62_soc:u0|lab62_soc_nios2_gen2_0:nios2_gen2_0|lab62_soc_nios2_gen2_0_cpu:cpu|E_shift_rot_result[27]                                                                                                                                                            ; lab62_soc:u0|lab62_soc_nios2_gen2_0:nios2_gen2_0|lab62_soc_nios2_gen2_0_cpu:cpu|E_shift_rot_result[26]                                                                                                                                                                                                                                                                                                                              ; 0.095             ;
; lab62_soc:u0|lab62_soc_nios2_gen2_0:nios2_gen2_0|lab62_soc_nios2_gen2_0_cpu:cpu|lab62_soc_nios2_gen2_0_cpu_nios2_oci:the_lab62_soc_nios2_gen2_0_cpu_nios2_oci|writedata[30]                                                                                       ; lab62_soc:u0|lab62_soc_nios2_gen2_0:nios2_gen2_0|lab62_soc_nios2_gen2_0_cpu:cpu|lab62_soc_nios2_gen2_0_cpu_nios2_oci:the_lab62_soc_nios2_gen2_0_cpu_nios2_oci|lab62_soc_nios2_gen2_0_cpu_nios2_ocimem:the_lab62_soc_nios2_gen2_0_cpu_nios2_ocimem|lab62_soc_nios2_gen2_0_cpu_ociram_sp_ram_module:lab62_soc_nios2_gen2_0_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_0n61:auto_generated|ram_block1a30~porta_datain_reg0 ; 0.094             ;
; lab62_soc:u0|lab62_soc_nios2_gen2_0:nios2_gen2_0|lab62_soc_nios2_gen2_0_cpu:cpu|lab62_soc_nios2_gen2_0_cpu_nios2_oci:the_lab62_soc_nios2_gen2_0_cpu_nios2_oci|lab62_soc_nios2_gen2_0_cpu_nios2_ocimem:the_lab62_soc_nios2_gen2_0_cpu_nios2_ocimem|MonDReg[30]     ; lab62_soc:u0|lab62_soc_nios2_gen2_0:nios2_gen2_0|lab62_soc_nios2_gen2_0_cpu:cpu|lab62_soc_nios2_gen2_0_cpu_nios2_oci:the_lab62_soc_nios2_gen2_0_cpu_nios2_oci|lab62_soc_nios2_gen2_0_cpu_nios2_ocimem:the_lab62_soc_nios2_gen2_0_cpu_nios2_ocimem|lab62_soc_nios2_gen2_0_cpu_ociram_sp_ram_module:lab62_soc_nios2_gen2_0_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_0n61:auto_generated|ram_block1a30~porta_datain_reg0 ; 0.094             ;
; lab62_soc:u0|lab62_soc_nios2_gen2_0:nios2_gen2_0|lab62_soc_nios2_gen2_0_cpu:cpu|lab62_soc_nios2_gen2_0_cpu_nios2_oci:the_lab62_soc_nios2_gen2_0_cpu_nios2_oci|writedata[14]                                                                                       ; lab62_soc:u0|lab62_soc_nios2_gen2_0:nios2_gen2_0|lab62_soc_nios2_gen2_0_cpu:cpu|lab62_soc_nios2_gen2_0_cpu_nios2_oci:the_lab62_soc_nios2_gen2_0_cpu_nios2_oci|lab62_soc_nios2_gen2_0_cpu_nios2_ocimem:the_lab62_soc_nios2_gen2_0_cpu_nios2_ocimem|lab62_soc_nios2_gen2_0_cpu_ociram_sp_ram_module:lab62_soc_nios2_gen2_0_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_0n61:auto_generated|ram_block1a14~porta_datain_reg0 ; 0.094             ;
; lab62_soc:u0|lab62_soc_nios2_gen2_0:nios2_gen2_0|lab62_soc_nios2_gen2_0_cpu:cpu|lab62_soc_nios2_gen2_0_cpu_nios2_oci:the_lab62_soc_nios2_gen2_0_cpu_nios2_oci|lab62_soc_nios2_gen2_0_cpu_nios2_ocimem:the_lab62_soc_nios2_gen2_0_cpu_nios2_ocimem|MonDReg[14]     ; lab62_soc:u0|lab62_soc_nios2_gen2_0:nios2_gen2_0|lab62_soc_nios2_gen2_0_cpu:cpu|lab62_soc_nios2_gen2_0_cpu_nios2_oci:the_lab62_soc_nios2_gen2_0_cpu_nios2_oci|lab62_soc_nios2_gen2_0_cpu_nios2_ocimem:the_lab62_soc_nios2_gen2_0_cpu_nios2_ocimem|lab62_soc_nios2_gen2_0_cpu_ociram_sp_ram_module:lab62_soc_nios2_gen2_0_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_0n61:auto_generated|ram_block1a14~porta_datain_reg0 ; 0.094             ;
; lab62_soc:u0|lab62_soc_spi:spi|MISO_reg                                                                                                                                                                                                                           ; lab62_soc:u0|lab62_soc_spi:spi|shift_reg[0]                                                                                                                                                                                                                                                                                                                                                                                         ; 0.088             ;
; lab62_soc:u0|lab62_soc_jtag_uart:jtag_uart|lab62_soc_jtag_uart_scfifo_r:the_lab62_soc_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|cntr_n2b:rd_ptr_count|counter_reg_bit[4]                                                    ; lab62_soc:u0|lab62_soc_jtag_uart:jtag_uart|lab62_soc_jtag_uart_scfifo_r:the_lab62_soc_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|ram_block1a5~portb_address_reg0                                                                                                                                                                                                       ; 0.085             ;
; lab62_soc:u0|lab62_soc_jtag_uart:jtag_uart|lab62_soc_jtag_uart_scfifo_r:the_lab62_soc_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|cntr_n2b:rd_ptr_count|counter_reg_bit[5]                                                    ; lab62_soc:u0|lab62_soc_jtag_uart:jtag_uart|lab62_soc_jtag_uart_scfifo_r:the_lab62_soc_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|ram_block1a5~portb_address_reg0                                                                                                                                                                                                       ; 0.085             ;
; lab62_soc:u0|lab62_soc_nios2_gen2_0:nios2_gen2_0|lab62_soc_nios2_gen2_0_cpu:cpu|lab62_soc_nios2_gen2_0_cpu_nios2_oci:the_lab62_soc_nios2_gen2_0_cpu_nios2_oci|byteenable[1]                                                                                       ; lab62_soc:u0|lab62_soc_nios2_gen2_0:nios2_gen2_0|lab62_soc_nios2_gen2_0_cpu:cpu|lab62_soc_nios2_gen2_0_cpu_nios2_oci:the_lab62_soc_nios2_gen2_0_cpu_nios2_oci|lab62_soc_nios2_gen2_0_cpu_nios2_ocimem:the_lab62_soc_nios2_gen2_0_cpu_nios2_ocimem|lab62_soc_nios2_gen2_0_cpu_ociram_sp_ram_module:lab62_soc_nios2_gen2_0_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_0n61:auto_generated|ram_block1a11~porta_bytena_reg0 ; 0.083             ;
; lab62_soc:u0|lab62_soc_nios2_gen2_0:nios2_gen2_0|lab62_soc_nios2_gen2_0_cpu:cpu|lab62_soc_nios2_gen2_0_cpu_nios2_oci:the_lab62_soc_nios2_gen2_0_cpu_nios2_oci|byteenable[2]                                                                                       ; lab62_soc:u0|lab62_soc_nios2_gen2_0:nios2_gen2_0|lab62_soc_nios2_gen2_0_cpu:cpu|lab62_soc_nios2_gen2_0_cpu_nios2_oci:the_lab62_soc_nios2_gen2_0_cpu_nios2_oci|lab62_soc_nios2_gen2_0_cpu_nios2_ocimem:the_lab62_soc_nios2_gen2_0_cpu_nios2_ocimem|lab62_soc_nios2_gen2_0_cpu_ociram_sp_ram_module:lab62_soc_nios2_gen2_0_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_0n61:auto_generated|ram_block1a16~porta_bytena_reg0 ; 0.083             ;
; lab62_soc:u0|lab62_soc_nios2_gen2_0:nios2_gen2_0|lab62_soc_nios2_gen2_0_cpu:cpu|lab62_soc_nios2_gen2_0_cpu_nios2_oci:the_lab62_soc_nios2_gen2_0_cpu_nios2_oci|byteenable[0]                                                                                       ; lab62_soc:u0|lab62_soc_nios2_gen2_0:nios2_gen2_0|lab62_soc_nios2_gen2_0_cpu:cpu|lab62_soc_nios2_gen2_0_cpu_nios2_oci:the_lab62_soc_nios2_gen2_0_cpu_nios2_oci|lab62_soc_nios2_gen2_0_cpu_nios2_ocimem:the_lab62_soc_nios2_gen2_0_cpu_nios2_ocimem|lab62_soc_nios2_gen2_0_cpu_ociram_sp_ram_module:lab62_soc_nios2_gen2_0_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_0n61:auto_generated|ram_block1a4~porta_bytena_reg0  ; 0.083             ;
; lab62_soc:u0|lab62_soc_nios2_gen2_0:nios2_gen2_0|lab62_soc_nios2_gen2_0_cpu:cpu|lab62_soc_nios2_gen2_0_cpu_nios2_oci:the_lab62_soc_nios2_gen2_0_cpu_nios2_oci|byteenable[3]                                                                                       ; lab62_soc:u0|lab62_soc_nios2_gen2_0:nios2_gen2_0|lab62_soc_nios2_gen2_0_cpu:cpu|lab62_soc_nios2_gen2_0_cpu_nios2_oci:the_lab62_soc_nios2_gen2_0_cpu_nios2_oci|lab62_soc_nios2_gen2_0_cpu_nios2_ocimem:the_lab62_soc_nios2_gen2_0_cpu_nios2_ocimem|lab62_soc_nios2_gen2_0_cpu_ociram_sp_ram_module:lab62_soc_nios2_gen2_0_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_0n61:auto_generated|ram_block1a25~porta_bytena_reg0 ; 0.083             ;
; lab62_soc:u0|lab62_soc_jtag_uart:jtag_uart|lab62_soc_jtag_uart_scfifo_r:the_lab62_soc_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|cntr_n2b:rd_ptr_count|counter_reg_bit[3]                                                    ; lab62_soc:u0|lab62_soc_jtag_uart:jtag_uart|lab62_soc_jtag_uart_scfifo_r:the_lab62_soc_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|ram_block1a5~portb_address_reg0                                                                                                                                                                                                       ; 0.081             ;
; lab62_soc:u0|lab62_soc_jtag_uart:jtag_uart|lab62_soc_jtag_uart_scfifo_r:the_lab62_soc_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|cntr_n2b:rd_ptr_count|counter_reg_bit[2]                                                    ; lab62_soc:u0|lab62_soc_jtag_uart:jtag_uart|lab62_soc_jtag_uart_scfifo_r:the_lab62_soc_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|ram_block1a5~portb_address_reg0                                                                                                                                                                                                       ; 0.080             ;
; lab62_soc:u0|lab62_soc_jtag_uart:jtag_uart|lab62_soc_jtag_uart_scfifo_w:the_lab62_soc_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|cntr_n2b:wr_ptr|counter_reg_bit[5]                                                          ; lab62_soc:u0|lab62_soc_jtag_uart:jtag_uart|lab62_soc_jtag_uart_scfifo_w:the_lab62_soc_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|ram_block1a7~porta_address_reg0                                                                                                                                                                                                       ; 0.076             ;
; lab62_soc:u0|lab62_soc_jtag_uart:jtag_uart|lab62_soc_jtag_uart_scfifo_w:the_lab62_soc_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|cntr_n2b:wr_ptr|counter_reg_bit[0]                                                          ; lab62_soc:u0|lab62_soc_jtag_uart:jtag_uart|lab62_soc_jtag_uart_scfifo_w:the_lab62_soc_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|ram_block1a7~porta_address_reg0                                                                                                                                                                                                       ; 0.075             ;
; lab62_soc:u0|lab62_soc_nios2_gen2_0:nios2_gen2_0|lab62_soc_nios2_gen2_0_cpu:cpu|lab62_soc_nios2_gen2_0_cpu_nios2_oci:the_lab62_soc_nios2_gen2_0_cpu_nios2_oci|writedata[1]                                                                                        ; lab62_soc:u0|lab62_soc_nios2_gen2_0:nios2_gen2_0|lab62_soc_nios2_gen2_0_cpu:cpu|lab62_soc_nios2_gen2_0_cpu_nios2_oci:the_lab62_soc_nios2_gen2_0_cpu_nios2_oci|lab62_soc_nios2_gen2_0_cpu_nios2_avalon_reg:the_lab62_soc_nios2_gen2_0_cpu_nios2_avalon_reg|oci_ienable[1]                                                                                                                                                            ; 0.075             ;
; lab62_soc:u0|lab62_soc_nios2_gen2_0:nios2_gen2_0|lab62_soc_nios2_gen2_0_cpu:cpu|lab62_soc_nios2_gen2_0_cpu_nios2_oci:the_lab62_soc_nios2_gen2_0_cpu_nios2_oci|writedata[2]                                                                                        ; lab62_soc:u0|lab62_soc_nios2_gen2_0:nios2_gen2_0|lab62_soc_nios2_gen2_0_cpu:cpu|lab62_soc_nios2_gen2_0_cpu_nios2_oci:the_lab62_soc_nios2_gen2_0_cpu_nios2_oci|lab62_soc_nios2_gen2_0_cpu_nios2_avalon_reg:the_lab62_soc_nios2_gen2_0_cpu_nios2_avalon_reg|oci_ienable[2]                                                                                                                                                            ; 0.075             ;
; lab62_soc:u0|lab62_soc_nios2_gen2_0:nios2_gen2_0|lab62_soc_nios2_gen2_0_cpu:cpu|lab62_soc_nios2_gen2_0_cpu_nios2_oci:the_lab62_soc_nios2_gen2_0_cpu_nios2_oci|writedata[3]                                                                                        ; lab62_soc:u0|lab62_soc_nios2_gen2_0:nios2_gen2_0|lab62_soc_nios2_gen2_0_cpu:cpu|lab62_soc_nios2_gen2_0_cpu_nios2_oci:the_lab62_soc_nios2_gen2_0_cpu_nios2_oci|lab62_soc_nios2_gen2_0_cpu_nios2_avalon_reg:the_lab62_soc_nios2_gen2_0_cpu_nios2_avalon_reg|oci_ienable[3]                                                                                                                                                            ; 0.075             ;
; lab62_soc:u0|lab62_soc_jtag_uart:jtag_uart|lab62_soc_jtag_uart_scfifo_w:the_lab62_soc_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|cntr_n2b:wr_ptr|counter_reg_bit[2]                                                          ; lab62_soc:u0|lab62_soc_jtag_uart:jtag_uart|lab62_soc_jtag_uart_scfifo_w:the_lab62_soc_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|ram_block1a7~porta_address_reg0                                                                                                                                                                                                       ; 0.075             ;
; lab62_soc:u0|lab62_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[52]                                                                                          ; lab62_soc:u0|lab62_soc_sdram:sdram|lab62_soc_sdram_input_efifo_module:the_lab62_soc_sdram_input_efifo_module|entry_1[33]                                                                                                                                                                                                                                                                                                            ; 0.055             ;
; lab62_soc:u0|lab62_soc_jtag_uart:jtag_uart|lab62_soc_jtag_uart_scfifo_r:the_lab62_soc_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|cntr_n2b:rd_ptr_count|counter_reg_bit[0]                                                    ; lab62_soc:u0|lab62_soc_jtag_uart:jtag_uart|lab62_soc_jtag_uart_scfifo_r:the_lab62_soc_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|ram_block1a5~portb_address_reg0                                                                                                                                                                                                       ; 0.054             ;
; lab62_soc:u0|lab62_soc_mm_interconnect_0:mm_interconnect_0|lab62_soc_mm_interconnect_0_cmd_mux_001:cmd_mux_005|altera_merlin_arbitrator:arb|top_priority_reg[0]                                                                                                   ; lab62_soc:u0|lab62_soc_mm_interconnect_0:mm_interconnect_0|lab62_soc_mm_interconnect_0_cmd_mux_001:cmd_mux_005|altera_merlin_arbitrator:arb|top_priority_reg[0]                                                                                                                                                                                                                                                                     ; 0.054             ;
; lab62_soc:u0|lab62_soc_sdram:sdram|i_state.111                                                                                                                                                                                                                    ; lab62_soc:u0|lab62_soc_sdram:sdram|i_count[2]                                                                                                                                                                                                                                                                                                                                                                                       ; 0.048             ;
; lab62_soc:u0|lab62_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem_used[2]                                                                                                                                              ; lab62_soc:u0|lab62_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem_used[3]                                                                                                                                                                                                                                                                                                                ; 0.047             ;
; lab62_soc:u0|lab62_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem_used[3]                                                                                                                                              ; lab62_soc:u0|lab62_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem_used[4]                                                                                                                                                                                                                                                                                                                ; 0.047             ;
; lab62_soc:u0|lab62_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem_used[4]                                                                                                                                              ; lab62_soc:u0|lab62_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem_used[5]                                                                                                                                                                                                                                                                                                                ; 0.047             ;
; lab62_soc:u0|lab62_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem_used[1]                                                                                                                                              ; lab62_soc:u0|lab62_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem_used[2]                                                                                                                                                                                                                                                                                                                ; 0.047             ;
; lab62_soc:u0|lab62_soc_nios2_gen2_0:nios2_gen2_0|lab62_soc_nios2_gen2_0_cpu:cpu|W_ienable_reg[3]                                                                                                                                                                  ; lab62_soc:u0|lab62_soc_nios2_gen2_0:nios2_gen2_0|lab62_soc_nios2_gen2_0_cpu:cpu|W_ipending_reg[3]                                                                                                                                                                                                                                                                                                                                   ; 0.045             ;
; lab62_soc:u0|lab62_soc_nios2_gen2_0:nios2_gen2_0|lab62_soc_nios2_gen2_0_cpu:cpu|W_ienable_reg[2]                                                                                                                                                                  ; lab62_soc:u0|lab62_soc_nios2_gen2_0:nios2_gen2_0|lab62_soc_nios2_gen2_0_cpu:cpu|W_ipending_reg[2]                                                                                                                                                                                                                                                                                                                                   ; 0.044             ;
; lab62_soc:u0|lab62_soc_sdram:sdram|i_state.010                                                                                                                                                                                                                    ; lab62_soc:u0|lab62_soc_sdram:sdram|i_state.011                                                                                                                                                                                                                                                                                                                                                                                      ; 0.042             ;
; lab62_soc:u0|lab62_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:in_to_out_synchronizer|dreg[0]                                             ; lab62_soc:u0|lab62_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|out_data_toggle_flopped                                                                                                                                                                                                                                                    ; 0.040             ;
; lab62_soc:u0|lab62_soc_nios2_gen2_0:nios2_gen2_0|lab62_soc_nios2_gen2_0_cpu:cpu|D_iw[25]                                                                                                                                                                          ; lab62_soc:u0|lab62_soc_nios2_gen2_0:nios2_gen2_0|lab62_soc_nios2_gen2_0_cpu:cpu|lab62_soc_nios2_gen2_0_cpu_register_bank_b_module:lab62_soc_nios2_gen2_0_cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_s0c1:auto_generated|ram_block1a3~portb_address_reg0                                                                                                                                                               ; 0.039             ;
; lab62_soc:u0|lab62_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:in_to_out_synchronizer|dreg[0]                                                 ; lab62_soc:u0|lab62_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|out_data_toggle_flopped                                                                                                                                                                                                                                                        ; 0.039             ;
; lab62_soc:u0|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                        ; lab62_soc:u0|lab62_soc_sdram:sdram|active_cs_n                                                                                                                                                                                                                                                                                                                                                                                      ; 0.039             ;
; lab62_soc:u0|lab62_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|internal_out_valid                                                                                                                                     ; lab62_soc:u0|lab62_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|internal_out_payload[4]                                                                                                                                                                                                                                                                                                  ; 0.038             ;
; lab62_soc:u0|lab62_soc_jtag_uart:jtag_uart|lab62_soc_jtag_uart_scfifo_r:the_lab62_soc_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|cntr_n2b:rd_ptr_count|counter_reg_bit[1]                                                    ; lab62_soc:u0|lab62_soc_jtag_uart:jtag_uart|lab62_soc_jtag_uart_scfifo_r:the_lab62_soc_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|ram_block1a5~portb_address_reg0                                                                                                                                                                                                       ; 0.037             ;
; lab62_soc:u0|lab62_soc_sdram:sdram|i_state.001                                                                                                                                                                                                                    ; lab62_soc:u0|lab62_soc_sdram:sdram|i_next.010                                                                                                                                                                                                                                                                                                                                                                                       ; 0.033             ;
; datapath:Tetris|block:block_inst|touching                                                                                                                                                                                                                         ; random_piece:RNG|activate                                                                                                                                                                                                                                                                                                                                                                                                           ; 0.027             ;
; lab62_soc:u0|lab62_soc_sdram:sdram|i_state.101                                                                                                                                                                                                                    ; lab62_soc:u0|lab62_soc_sdram:sdram|i_cmd[3]                                                                                                                                                                                                                                                                                                                                                                                         ; 0.026             ;
; lab62_soc:u0|lab62_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[6][86]                                                                                                                                               ; lab62_soc:u0|lab62_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[5][86]                                                                                                                                                                                                                                                                                                                 ; 0.010             ;
; lab62_soc:u0|lab62_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[6][19]                                                                                                                                               ; lab62_soc:u0|lab62_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[5][19]                                                                                                                                                                                                                                                                                                                 ; 0.010             ;
; lab62_soc:u0|lab62_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[6][55]                                                                                                                                               ; lab62_soc:u0|lab62_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[5][55]                                                                                                                                                                                                                                                                                                                 ; 0.010             ;
; lab62_soc:u0|lab62_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[6][67]                                                                                                                                               ; lab62_soc:u0|lab62_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[5][67]                                                                                                                                                                                                                                                                                                                 ; 0.010             ;
; lab62_soc:u0|lab62_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[6][58]                                                                                                                                               ; lab62_soc:u0|lab62_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[5][58]                                                                                                                                                                                                                                                                                                                 ; 0.010             ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (119006): Selected device 10M50DAF484C7G for design "lab62"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (15535): Implemented PLL "lab62_soc:u0|lab62_soc_sdram_pll:sdram_pll|lab62_soc_sdram_pll_altpll_vg92:sd1|pll7" as MAX 10 PLL type File: C:/Users/cardi/Documents/junior_21-22/ECE385/fianl_project/lab62_soc/synthesis/submodules/lab62_soc_sdram_pll.v Line: 150
    Info (15099): Implementing clock multiplication of 1, clock division of 1, and phase shift of 0 degrees (0 ps) for lab62_soc:u0|lab62_soc_sdram_pll:sdram_pll|lab62_soc_sdram_pll_altpll_vg92:sd1|wire_pll7_clk[0] port File: C:/Users/cardi/Documents/junior_21-22/ECE385/fianl_project/lab62_soc/synthesis/submodules/lab62_soc_sdram_pll.v Line: 150
    Info (15099): Implementing clock multiplication of 1, clock division of 1, and phase shift of -18 degrees (-1000 ps) for lab62_soc:u0|lab62_soc_sdram_pll:sdram_pll|lab62_soc_sdram_pll_altpll_vg92:sd1|wire_pll7_clk[1] port File: C:/Users/cardi/Documents/junior_21-22/ECE385/fianl_project/lab62_soc/synthesis/submodules/lab62_soc_sdram_pll.v Line: 150
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device 10M08DAF484I7G is compatible
    Info (176445): Device 10M08DAF484I7P is compatible
    Info (176445): Device 10M16DAF484C7G is compatible
    Info (176445): Device 10M16DAF484I7G is compatible
    Info (176445): Device 10M16DAF484I7P is compatible
    Info (176445): Device 10M25DAF484C7G is compatible
    Info (176445): Device 10M25DAF484I7G is compatible
    Info (176445): Device 10M50DAF484I7G is compatible
    Info (176445): Device 10M50DAF484I7P is compatible
    Info (176445): Device 10M40DAF484C7G is compatible
    Info (176445): Device 10M40DAF484I7G is compatible
Info (169124): Fitter converted 4 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_CONFIG_SEL~ is reserved at location H10
    Info (169125): Pin ~ALTERA_nCONFIG~ is reserved at location H9
    Info (169125): Pin ~ALTERA_nSTATUS~ is reserved at location G9
    Info (169125): Pin ~ALTERA_CONF_DONE~ is reserved at location F8
Info (169141): DATA[0] dual-purpose pin not reserved
Info (12825): Data[1]/ASDO dual-purpose pin not reserved
Info (12825): nCSO dual-purpose pin not reserved
Info (12825): DCLK dual-purpose pin not reserved
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (169085): No exact pin location assignment(s) for 12 pins of 153 total pins. For the list of pins please refer to the I/O Assignment Warnings table in the fitter report.
Warning (335093): The Timing Analyzer is analyzing 1 combinational loops as latches. For more details, run the Check Timing command in the Timing Analyzer or view the "User-Specified and Inferred Latches" table in the Analysis & Synthesis report.
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity alt_jtag_atlantic
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|jupdate}] -to [get_registers {*|alt_jtag_atlantic:*|jupdate1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read}] -to [get_registers {*|alt_jtag_atlantic:*|read1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read_req}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rvalid}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|tck_t_dav}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|user_saw_rvalid}] -to [get_registers {*|alt_jtag_atlantic:*|rvalid0*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write}] -to [get_registers {*|alt_jtag_atlantic:*|write1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_ena*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_pause*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_valid}]
    Info (332165): Entity altera_std_synchronizer
        Info (332166): set_false_path -to [get_keepers {*altera_std_synchronizer:*|din_s1}]
    Info (332165): Entity sld_hub
        Info (332166): create_clock -name altera_reserved_tck [get_ports {altera_reserved_tck}] -period 10MHz   
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Info (332104): Reading SDC File: 'lab6.sdc'
Warning (332174): Ignored filter at lab6.sdc(9): ADC_CLK_10 could not be matched with a port File: C:/Users/cardi/Documents/junior_21-22/ECE385/fianl_project/lab6.sdc Line: 9
Warning (332049): Ignored create_clock at lab6.sdc(9): Argument <targets> is an empty collection File: C:/Users/cardi/Documents/junior_21-22/ECE385/fianl_project/lab6.sdc Line: 9
    Info (332050): create_clock -period "10.0 MHz" [get_ports ADC_CLK_10] File: C:/Users/cardi/Documents/junior_21-22/ECE385/fianl_project/lab6.sdc Line: 9
Warning (332174): Ignored filter at lab6.sdc(11): MAX10_CLK2_50 could not be matched with a port File: C:/Users/cardi/Documents/junior_21-22/ECE385/fianl_project/lab6.sdc Line: 11
Warning (332049): Ignored create_clock at lab6.sdc(11): Argument <targets> is an empty collection File: C:/Users/cardi/Documents/junior_21-22/ECE385/fianl_project/lab6.sdc Line: 11
    Info (332050): create_clock -period "50.0 MHz" [get_ports MAX10_CLK2_50] File: C:/Users/cardi/Documents/junior_21-22/ECE385/fianl_project/lab6.sdc Line: 11
Warning (332174): Ignored filter at lab6.sdc(17): MAX10_CLK1_50 could not be matched with a pin File: C:/Users/cardi/Documents/junior_21-22/ECE385/fianl_project/lab6.sdc Line: 17
Warning (332049): Ignored create_generated_clock at lab6.sdc(17): Argument -source is an empty collection File: C:/Users/cardi/Documents/junior_21-22/ECE385/fianl_project/lab6.sdc Line: 17
    Info (332050): create_generated_clock -source [get_pins { MAX10_CLK1_50}] \
                      -name clk_dram_ext [get_ports {DRAM_CLK}] File: C:/Users/cardi/Documents/junior_21-22/ECE385/fianl_project/lab6.sdc Line: 17
Info (332110): Deriving PLL clocks
    Info (332110): create_generated_clock -source {u0|sdram_pll|sd1|pll7|inclk[0]} -duty_cycle 50.00 -name {u0|sdram_pll|sd1|pll7|clk[0]} {u0|sdram_pll|sd1|pll7|clk[0]}
    Info (332110): create_generated_clock -source {u0|sdram_pll|sd1|pll7|inclk[0]} -phase -18.00 -duty_cycle 50.00 -name {u0|sdram_pll|sd1|pll7|clk[1]} {u0|sdram_pll|sd1|pll7|clk[1]}
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Warning (332174): Ignored filter at lab6.sdc(48): clk_dram_ext could not be matched with a clock File: C:/Users/cardi/Documents/junior_21-22/ECE385/fianl_project/lab6.sdc Line: 48
Warning (332049): Ignored set_input_delay at lab6.sdc(48): Argument -clock is not an object ID File: C:/Users/cardi/Documents/junior_21-22/ECE385/fianl_project/lab6.sdc Line: 48
    Info (332050): set_input_delay -max -clock clk_dram_ext 5.9 [get_ports DRAM_DQ*] File: C:/Users/cardi/Documents/junior_21-22/ECE385/fianl_project/lab6.sdc Line: 48
Warning (332049): Ignored set_input_delay at lab6.sdc(49): Argument -clock is not an object ID File: C:/Users/cardi/Documents/junior_21-22/ECE385/fianl_project/lab6.sdc Line: 49
    Info (332050): set_input_delay -min -clock clk_dram_ext 3.0 [get_ports DRAM_DQ*] File: C:/Users/cardi/Documents/junior_21-22/ECE385/fianl_project/lab6.sdc Line: 49
Warning (332174): Ignored filter at lab6.sdc(51): clk could not be matched with a clock File: C:/Users/cardi/Documents/junior_21-22/ECE385/fianl_project/lab6.sdc Line: 51
Warning (332049): Ignored set_input_delay at lab6.sdc(51): Argument -clock is not an object ID File: C:/Users/cardi/Documents/junior_21-22/ECE385/fianl_project/lab6.sdc Line: 51
    Info (332050): set_input_delay -max -clock clk 5.9 [get_ports DRAM_DQ*] File: C:/Users/cardi/Documents/junior_21-22/ECE385/fianl_project/lab6.sdc Line: 51
Warning (332049): Ignored set_input_delay at lab6.sdc(52): Argument -clock is not an object ID File: C:/Users/cardi/Documents/junior_21-22/ECE385/fianl_project/lab6.sdc Line: 52
    Info (332050): set_input_delay -min -clock clk 3.0 [get_ports DRAM_DQ*] File: C:/Users/cardi/Documents/junior_21-22/ECE385/fianl_project/lab6.sdc Line: 52
Warning (332174): Ignored filter at lab6.sdc(57): MAX10_CLK2_50 could not be matched with a clock File: C:/Users/cardi/Documents/junior_21-22/ECE385/fianl_project/lab6.sdc Line: 57
Warning (332049): Ignored set_multicycle_path at lab6.sdc(56): Argument <from> is an empty collection File: C:/Users/cardi/Documents/junior_21-22/ECE385/fianl_project/lab6.sdc Line: 56
    Info (332050): set_multicycle_path -from [get_clocks {clk_dram_ext}] \
                    -to [get_clocks { MAX10_CLK2_50 }] \
                          -setup 2 File: C:/Users/cardi/Documents/junior_21-22/ECE385/fianl_project/lab6.sdc Line: 56
Warning (332049): Ignored set_multicycle_path at lab6.sdc(56): Argument <to> is an empty collection File: C:/Users/cardi/Documents/junior_21-22/ECE385/fianl_project/lab6.sdc Line: 56
Warning (332049): Ignored set_output_delay at lab6.sdc(68): Argument -clock is not an object ID File: C:/Users/cardi/Documents/junior_21-22/ECE385/fianl_project/lab6.sdc Line: 68
    Info (332050): set_output_delay -max -clock clk_dram_ext 1.6  [get_ports {DRAM_DQ* DRAM_*DQM}] File: C:/Users/cardi/Documents/junior_21-22/ECE385/fianl_project/lab6.sdc Line: 68
Warning (332049): Ignored set_output_delay at lab6.sdc(69): Argument -clock is not an object ID File: C:/Users/cardi/Documents/junior_21-22/ECE385/fianl_project/lab6.sdc Line: 69
    Info (332050): set_output_delay -min -clock clk_dram_ext -0.9 [get_ports {DRAM_DQ* DRAM_*DQM}] File: C:/Users/cardi/Documents/junior_21-22/ECE385/fianl_project/lab6.sdc Line: 69
Warning (332049): Ignored set_output_delay at lab6.sdc(70): Argument -clock is not an object ID File: C:/Users/cardi/Documents/junior_21-22/ECE385/fianl_project/lab6.sdc Line: 70
    Info (332050): set_output_delay -max -clock clk_dram_ext 1.6  [get_ports {DRAM_ADDR* DRAM_BA* DRAM_RAS_N DRAM_CAS_N DRAM_WE_N DRAM_CKE DRAM_CS_N}] File: C:/Users/cardi/Documents/junior_21-22/ECE385/fianl_project/lab6.sdc Line: 70
Warning (332049): Ignored set_output_delay at lab6.sdc(71): Argument -clock is not an object ID File: C:/Users/cardi/Documents/junior_21-22/ECE385/fianl_project/lab6.sdc Line: 71
    Info (332050): set_output_delay -min -clock clk_dram_ext -0.9 [get_ports {DRAM_ADDR* DRAM_BA* DRAM_RAS_N DRAM_CAS_N DRAM_WE_N DRAM_CKE DRAM_CS_N}] File: C:/Users/cardi/Documents/junior_21-22/ECE385/fianl_project/lab6.sdc Line: 71
Info (332104): Reading SDC File: 'lab62_soc/synthesis/submodules/altera_reset_controller.sdc'
Info (332104): Reading SDC File: 'lab62_soc/synthesis/submodules/altera_avalon_st_handshake_clock_crosser.sdc'
Info (332104): Reading SDC File: 'lab62_soc/synthesis/submodules/lab62_soc_nios2_gen2_0_cpu.sdc'
Warning (332060): Node: vga_controller:VGA|clkdiv was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register vga_controller:VGA|vc[2] is being clocked by vga_controller:VGA|clkdiv
Info (332097): The following timing edges are non-unate.  The Timing Analyzer will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: altera_internal_jtag  from: tck  to: tckutap
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 4 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):  100.000 altera_reserved_tck
    Info (332111):   20.000 MAX10_CLK1_50
    Info (332111):   20.000 u0|sdram_pll|sd1|pll7|clk[0]
    Info (332111):   20.000 u0|sdram_pll|sd1|pll7|clk[1]
Info (176353): Automatically promoted node lab62_soc:u0|lab62_soc_sdram_pll:sdram_pll|lab62_soc_sdram_pll_altpll_vg92:sd1|wire_pll7_clk[0] (placed in counter C0 of PLL_1) File: C:/Users/cardi/Documents/junior_21-22/ECE385/fianl_project/lab62_soc/synthesis/submodules/lab62_soc_sdram_pll.v Line: 192
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G18
Info (176353): Automatically promoted node lab62_soc:u0|lab62_soc_sdram_pll:sdram_pll|lab62_soc_sdram_pll_altpll_vg92:sd1|wire_pll7_clk[1] (placed in counter C1 of PLL_1) File: C:/Users/cardi/Documents/junior_21-22/ECE385/fianl_project/lab62_soc/synthesis/submodules/lab62_soc_sdram_pll.v Line: 192
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G19
Info (176353): Automatically promoted node MAX10_CLK1_50~input (placed in PIN P11 (CLK7p, DIFFIO_TX_RX_B20p, DIFFOUT_B20p, High_Speed)) File: C:/Users/cardi/Documents/junior_21-22/ECE385/fianl_project/lab62.sv Line: 12
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G16
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node vga_controller:VGA|clkdiv File: C:/Users/cardi/Documents/junior_21-22/ECE385/fianl_project/VGA_controller.sv Line: 57
Info (176353): Automatically promoted node altera_internal_jtag~TCKUTAP 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node vga_controller:VGA|clkdiv  File: C:/Users/cardi/Documents/junior_21-22/ECE385/fianl_project/VGA_controller.sv Line: 57
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node vga_controller:VGA|clkdiv~0 File: C:/Users/cardi/Documents/junior_21-22/ECE385/fianl_project/VGA_controller.sv Line: 57
Info (176353): Automatically promoted node lab62_soc:u0|altera_reset_controller:rst_controller|r_sync_rst  File: C:/Users/cardi/Documents/junior_21-22/ECE385/fianl_project/lab62_soc/synthesis/submodules/altera_reset_controller.v Line: 288
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node lab62_soc:u0|altera_reset_controller:rst_controller|WideOr0~0 File: C:/Users/cardi/Documents/junior_21-22/ECE385/fianl_project/lab62_soc/synthesis/submodules/altera_reset_controller.v Line: 290
        Info (176357): Destination node lab62_soc:u0|lab62_soc_nios2_gen2_0:nios2_gen2_0|lab62_soc_nios2_gen2_0_cpu:cpu|W_rf_wren File: C:/Users/cardi/Documents/junior_21-22/ECE385/fianl_project/lab62_soc/synthesis/submodules/lab62_soc_nios2_gen2_0_cpu.v Line: 3451
        Info (176357): Destination node lab62_soc:u0|lab62_soc_nios2_gen2_0:nios2_gen2_0|lab62_soc_nios2_gen2_0_cpu:cpu|lab62_soc_nios2_gen2_0_cpu_nios2_oci:the_lab62_soc_nios2_gen2_0_cpu_nios2_oci|lab62_soc_nios2_gen2_0_cpu_nios2_oci_debug:the_lab62_soc_nios2_gen2_0_cpu_nios2_oci_debug|altera_std_synchronizer:the_altera_std_synchronizer|din_s1 File: c:/intelfpga_lite/18.1/quartus/libraries/megafunctions/altera_std_synchronizer.v Line: 45
Info (176353): Automatically promoted node lab62_soc:u0|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out  File: C:/Users/cardi/Documents/junior_21-22/ECE385/fianl_project/lab62_soc/synthesis/submodules/altera_reset_synchronizer.v Line: 62
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node lab62_soc:u0|lab62_soc_sdram:sdram|active_cs_n~0 File: C:/Users/cardi/Documents/junior_21-22/ECE385/fianl_project/lab62_soc/synthesis/submodules/lab62_soc_sdram.v Line: 212
        Info (176357): Destination node lab62_soc:u0|lab62_soc_sdram:sdram|active_cs_n~1 File: C:/Users/cardi/Documents/junior_21-22/ECE385/fianl_project/lab62_soc/synthesis/submodules/lab62_soc_sdram.v Line: 212
        Info (176357): Destination node lab62_soc:u0|lab62_soc_sdram:sdram|i_refs[0] File: C:/Users/cardi/Documents/junior_21-22/ECE385/fianl_project/lab62_soc/synthesis/submodules/lab62_soc_sdram.v Line: 356
        Info (176357): Destination node lab62_soc:u0|lab62_soc_sdram:sdram|i_refs[2] File: C:/Users/cardi/Documents/junior_21-22/ECE385/fianl_project/lab62_soc/synthesis/submodules/lab62_soc_sdram.v Line: 356
        Info (176357): Destination node lab62_soc:u0|lab62_soc_sdram:sdram|i_refs[1] File: C:/Users/cardi/Documents/junior_21-22/ECE385/fianl_project/lab62_soc/synthesis/submodules/lab62_soc_sdram.v Line: 356
        Info (176357): Destination node lab62_soc:u0|lab62_soc_sdram:sdram|active_rnw~5 File: C:/Users/cardi/Documents/junior_21-22/ECE385/fianl_project/lab62_soc/synthesis/submodules/lab62_soc_sdram.v Line: 215
Info (176353): Automatically promoted node datapath:Tetris|Datapath_state_machine:dsm0|always0~0 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~3540 File: C:/Users/cardi/Documents/junior_21-22/ECE385/fianl_project/load_Map.sv Line: 10
        Info (176357): Destination node datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~3556 File: C:/Users/cardi/Documents/junior_21-22/ECE385/fianl_project/load_Map.sv Line: 10
        Info (176357): Destination node datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~3571 File: C:/Users/cardi/Documents/junior_21-22/ECE385/fianl_project/load_Map.sv Line: 10
        Info (176357): Destination node datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~3588 File: C:/Users/cardi/Documents/junior_21-22/ECE385/fianl_project/load_Map.sv Line: 10
        Info (176357): Destination node datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~3590 File: C:/Users/cardi/Documents/junior_21-22/ECE385/fianl_project/load_Map.sv Line: 10
        Info (176357): Destination node datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~3598 File: C:/Users/cardi/Documents/junior_21-22/ECE385/fianl_project/load_Map.sv Line: 10
        Info (176357): Destination node datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~3608 File: C:/Users/cardi/Documents/junior_21-22/ECE385/fianl_project/load_Map.sv Line: 10
        Info (176357): Destination node datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~3626 File: C:/Users/cardi/Documents/junior_21-22/ECE385/fianl_project/load_Map.sv Line: 10
        Info (176357): Destination node datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~3639 File: C:/Users/cardi/Documents/junior_21-22/ECE385/fianl_project/load_Map.sv Line: 10
        Info (176357): Destination node datapath:Tetris|Load_Pixel_Map:loadmap0|PixelMap~3653 File: C:/Users/cardi/Documents/junior_21-22/ECE385/fianl_project/load_Map.sv Line: 10
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176353): Automatically promoted node lab62_soc:u0|lab62_soc_nios2_gen2_0:nios2_gen2_0|lab62_soc_nios2_gen2_0_cpu:cpu|lab62_soc_nios2_gen2_0_cpu_nios2_oci:the_lab62_soc_nios2_gen2_0_cpu_nios2_oci|lab62_soc_nios2_gen2_0_cpu_nios2_oci_debug:the_lab62_soc_nios2_gen2_0_cpu_nios2_oci_debug|resetrequest  File: C:/Users/cardi/Documents/junior_21-22/ECE385/fianl_project/lab62_soc/synthesis/submodules/lab62_soc_nios2_gen2_0_cpu.v Line: 186
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node lab62_soc:u0|lab62_soc_sdram_pll:sdram_pll|prev_reset  File: C:/Users/cardi/Documents/junior_21-22/ECE385/fianl_project/lab62_soc/synthesis/submodules/lab62_soc_sdram_pll.v Line: 274
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node lab62_soc:u0|lab62_soc_sdram_pll:sdram_pll|readdata[0]~1 File: C:/Users/cardi/Documents/junior_21-22/ECE385/fianl_project/lab62_soc/synthesis/submodules/lab62_soc_sdram_pll.v Line: 258
Info (176233): Starting register packing
Warning (176250): Ignoring invalid fast I/O register assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (176251): Ignoring some wildcard destinations of fast I/O register assignments
    Info (176252): Wildcard assignment "Fast Output Enable Register=ON" to "oe" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[9]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[8]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[7]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[6]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[5]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[4]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[3]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[2]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[1]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[15]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[14]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[13]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[12]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[11]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[10]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[0]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_cmd[2]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_cmd[1]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_cmd[0]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
Info (176235): Finished register packing
    Extra Info (176218): Packed 8 registers into blocks of type Block RAM
    Extra Info (176218): Packed 16 registers into blocks of type I/O Input Buffer
    Extra Info (176218): Packed 53 registers into blocks of type I/O Output Buffer
    Extra Info (176220): Created 34 register duplicates
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 12 (unused VREF, 2.5V VCCIO, 0 input, 12 output, 0 bidirectional)
        Info (176212): I/O standards used: 2.5 V.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1A does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  16 pins available
        Info (176213): I/O bank number 1B does not use VREF pins and has undetermined VCCIO pins. 4 total pin(s) used --  20 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has 2.5V VCCIO pins. 11 total pin(s) used --  25 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has 2.5V VCCIO pins. 10 total pin(s) used --  38 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has 2.5V VCCIO pins. 10 total pin(s) used --  38 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has 2.5V VCCIO pins. 30 total pin(s) used --  10 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has 2.5V VCCIO pins. 39 total pin(s) used --  21 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has 2.5V VCCIO pins. 41 total pin(s) used --  11 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has undetermined VCCIO pins. 4 total pin(s) used --  32 pins available
Warning (15064): PLL "lab62_soc:u0|lab62_soc_sdram_pll:sdram_pll|lab62_soc_sdram_pll_altpll_vg92:sd1|pll7" output port clk[1] feeds output pin "DRAM_CLK~output" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance File: C:/Users/cardi/Documents/junior_21-22/ECE385/fianl_project/lab62_soc/synthesis/submodules/lab62_soc_sdram_pll.v Line: 150
Warning (15705): Ignored locations or region assignments to the following nodes
    Warning (15706): Node "ADC_CLK_10" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[16]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[17]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[18]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[19]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[20]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[21]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[22]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[23]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[24]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[25]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[26]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[27]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[28]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[29]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[30]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[31]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[32]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[33]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[34]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[35]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GSENSOR_CS_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GSENSOR_INT[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GSENSOR_INT[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GSENSOR_SCLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GSENSOR_SDI" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GSENSOR_SDO" is assigned to location or region, but does not exist in design
    Warning (15706): Node "MAX10_CLK2_50" is assigned to location or region, but does not exist in design
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:34
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:24
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:02:43
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 27% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 53% of the available device resources in the region that extends from location X33_Y22 to location X44_Y32
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:02:18
Info (11888): Total time spent on timing analysis during the Fitter is 52.28 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:01:18
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (169064): Following 17 pins have no output enable or a GND or VCC output enable - later changes to this connectivity may change fitting results
    Info (169065): Pin ARDUINO_IO[0] has a permanently disabled output enable File: C:/Users/cardi/Documents/junior_21-22/ECE385/fianl_project/lab62.sv Line: 53
    Info (169065): Pin ARDUINO_IO[1] has a permanently disabled output enable File: C:/Users/cardi/Documents/junior_21-22/ECE385/fianl_project/lab62.sv Line: 53
    Info (169065): Pin ARDUINO_IO[2] has a permanently disabled output enable File: C:/Users/cardi/Documents/junior_21-22/ECE385/fianl_project/lab62.sv Line: 53
    Info (169065): Pin ARDUINO_IO[3] has a permanently disabled output enable File: C:/Users/cardi/Documents/junior_21-22/ECE385/fianl_project/lab62.sv Line: 53
    Info (169065): Pin ARDUINO_IO[4] has a permanently disabled output enable File: C:/Users/cardi/Documents/junior_21-22/ECE385/fianl_project/lab62.sv Line: 53
    Info (169065): Pin ARDUINO_IO[5] has a permanently disabled output enable File: C:/Users/cardi/Documents/junior_21-22/ECE385/fianl_project/lab62.sv Line: 53
    Info (169065): Pin ARDUINO_IO[14] has a permanently disabled output enable File: C:/Users/cardi/Documents/junior_21-22/ECE385/fianl_project/lab62.sv Line: 53
    Info (169065): Pin ARDUINO_IO[15] has a permanently disabled output enable File: C:/Users/cardi/Documents/junior_21-22/ECE385/fianl_project/lab62.sv Line: 53
    Info (169065): Pin ARDUINO_IO[6] has a permanently enabled output enable File: C:/Users/cardi/Documents/junior_21-22/ECE385/fianl_project/lab62.sv Line: 53
    Info (169065): Pin ARDUINO_IO[7] has a permanently enabled output enable File: C:/Users/cardi/Documents/junior_21-22/ECE385/fianl_project/lab62.sv Line: 53
    Info (169065): Pin ARDUINO_IO[8] has a permanently disabled output enable File: C:/Users/cardi/Documents/junior_21-22/ECE385/fianl_project/lab62.sv Line: 53
    Info (169065): Pin ARDUINO_IO[9] has a permanently disabled output enable File: C:/Users/cardi/Documents/junior_21-22/ECE385/fianl_project/lab62.sv Line: 53
    Info (169065): Pin ARDUINO_IO[10] has a permanently enabled output enable File: C:/Users/cardi/Documents/junior_21-22/ECE385/fianl_project/lab62.sv Line: 53
    Info (169065): Pin ARDUINO_IO[11] has a permanently enabled output enable File: C:/Users/cardi/Documents/junior_21-22/ECE385/fianl_project/lab62.sv Line: 53
    Info (169065): Pin ARDUINO_IO[12] has a permanently disabled output enable File: C:/Users/cardi/Documents/junior_21-22/ECE385/fianl_project/lab62.sv Line: 53
    Info (169065): Pin ARDUINO_IO[13] has a permanently enabled output enable File: C:/Users/cardi/Documents/junior_21-22/ECE385/fianl_project/lab62.sv Line: 53
    Info (169065): Pin ARDUINO_RESET_N has a permanently enabled output enable File: C:/Users/cardi/Documents/junior_21-22/ECE385/fianl_project/lab62.sv Line: 56
Info (144001): Generated suppressed messages file C:/Users/cardi/Documents/junior_21-22/ECE385/fianl_project/output_files/lab62.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 75 warnings
    Info: Peak virtual memory: 6030 megabytes
    Info: Processing ended: Wed May 11 14:05:39 2022
    Info: Elapsed time: 00:08:03
    Info: Total CPU time (on all processors): 00:17:45


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/cardi/Documents/junior_21-22/ECE385/fianl_project/output_files/lab62.fit.smsg.


