SIMLOG:: Cycle           2 PC:     0000 I:     0000 R: 1   0     0000 M: 0 0     0000     0000     0000
SIMLOG:: Cycle           4 PC:     0000 I:     0000 R: 1   0     0000 M: 0 0     0000     0000     0000
SIMLOG:: Cycle           4 PC:     0000 I:     0000 R: 1   0     0000 M: 0 0     0000     0000     0000
SIMLOG:: Cycle           6 PC:     0000 I:     0000 R: 1   0     0000 M: 0 0     0051     0051     0000
SIMLOG:: Cycle           6 PC:     0000 I:     a151 R: 1   1     0051 M: 0 0     5151     5100     0000
SIMLOG:: Cycle           8 PC:     0002 I:     b151 R: 1   1     5151 M: 0 0     00b0     00b0     0000
SIMLOG:: Cycle           8 PC:     0004 I:     a2b0 R: 1   2     00b0 M: 0 0     00b0     0000     0000
SIMLOG:: Cycle          10 PC:     0006 I:     b200 R: 1   2     00b0 M: 0 0     0004     0004     0000
SIMLOG:: Cycle          10 PC:     0008 I:     a304 R: 1   3     0004 M: 0 0     0004     0000     0000
SIMLOG:: Cycle          12 PC:     000a I:     b300 R: 1   3     0004 M: 0 0     00b4     0004     0000
SIMLOG:: Cycle          12 PC:     000c I:     9122 R: 0   5     00b4 M: 0 1     00b4     0004     0000
SIMLOG:: Cycle          14 PC:     000e I:     0523 R: 0   5     00b4 M: 0 1     00b4     0000     0000
SIMLOG:: Cycle          14 PC:     0010 I:     8450 R: 1   4     00b4 M: 0 0     0004     0004     0000
SIMLOG:: Cycle          16 PC:     0012 I:     9452 R: 1   4     0004 M: 0 0     0004     0004     0000
SIMLOG:: Cycle          16 PC:     0012 I:     9452 R: 0   5     0004 M: 0 0     00b4     00b0     0000
SIMLOG:: Cycle          18 PC:     0014 I:     7542 R: 0   5     00b4 M: 0 0     0168     00b4     0000
SIMLOG:: Cycle          18 PC:     0016 I:     3555 R: 0   0     0168 M: 0 0     0000     0000     0000
SIMLOG:: Cycle          20 PC:     0018 I:     f000 R: 0   0     0000 M: 0 0     0000     0000     0000
SIMLOG:: Processor halted

SIMLOG:: sim_cycles          20

SIMLOG:: inst_count          15

