# Vorlesung am 01.12.2022
## ARM9
Übersicht der Pipelinestufen und Components eines ARM9, wie verbaut in
Zynq 7000.

### Instruction Fetch
- Instruction Cache (I$): 16-64KB
- Sprungvorhersage
    - Branch Target Address Cache (256 Einträge mit Addr, taken/not taken)
    - Global History Buffer: 4096x2b (strongly/weakly (not) taken)
    - Return Address Stack: 8 Einträge
- Fast Loop Mode: Loops < 64B stromsparend ohne Zugriff auf I$

### Instruction Decode
- Decode von 2 Instructions pro Takt

### Register Rename
- Auflösen von Abhängigkeiten
- Übersetzt virtuelle Registernamen (ASM) in physikalische Register
- (Moderne CPUs haben viel mehr Register als in ASM ansprechbar)
- Erlaubt mehr out-of-order execution durch Auflösung von Konflikten

### Dispatch
- Akzeptiert 2 dekodierte Instructions
- Kann bis zu 4 an Ausführungseinheiten ausgeben (issue/dispatch)
- Dabei sortieren von Instructions

### Execution Units
- 1x ALU/MUL, 1x ALU, 1x FPU/NEON, 1x Addressing Unit
- Latenz ALUs 1-3 Takte, 1 ohne Shifts, 2 mit Immediate, 3 mit Register
- Latenz NEON 1-32 Takte; 1: VABS, 32: VSQRT
- SIMD mit NEON: 128b breit, 8-64b Integer oder 32b-FP als Operanden

### Speichersystem
- Adressübersetzung: Micro-TLB (1 Takt) und TLB in MMU (variabel)
- Vier aktive Speicheranfragen im Data Cache (D$)
- Prefetching: Bis zu 8 Datenströme, anfragen an D$

### Cache Coherence
- Caches müssen absprechen, damit Werte konsistent
- Austausch von Cores und deren L1
- "Snoop Control Unit": Überwacht Speichersysteme der Cores
    - Protokoll MESI (Modified/Exclusive/Shared/Invalid)
