// Generated by CIRCT firtool-1.62.0
// Standard header to adapt well known macros for register randomization.
`ifndef RANDOMIZE
  `ifdef RANDOMIZE_MEM_INIT
    `define RANDOMIZE
  `endif // RANDOMIZE_MEM_INIT
`endif // not def RANDOMIZE
`ifndef RANDOMIZE
  `ifdef RANDOMIZE_REG_INIT
    `define RANDOMIZE
  `endif // RANDOMIZE_REG_INIT
`endif // not def RANDOMIZE

// RANDOM may be set to an expression that produces a 32-bit random unsigned value.
`ifndef RANDOM
  `define RANDOM $random
`endif // not def RANDOM

// Users can define INIT_RANDOM as general code that gets injected into the
// initializer block for modules with registers.
`ifndef INIT_RANDOM
  `define INIT_RANDOM
`endif // not def INIT_RANDOM

// If using random initialization, you can also define RANDOMIZE_DELAY to
// customize the delay used, otherwise 0.002 is used.
`ifndef RANDOMIZE_DELAY
  `define RANDOMIZE_DELAY 0.002
`endif // not def RANDOMIZE_DELAY

// Define INIT_RANDOM_PROLOG_ for use in our modules below.
`ifndef INIT_RANDOM_PROLOG_
  `ifdef RANDOMIZE
    `ifdef VERILATOR
      `define INIT_RANDOM_PROLOG_ `INIT_RANDOM
    `else  // VERILATOR
      `define INIT_RANDOM_PROLOG_ `INIT_RANDOM #`RANDOMIZE_DELAY begin end
    `endif // VERILATOR
  `else  // RANDOMIZE
    `define INIT_RANDOM_PROLOG_
  `endif // RANDOMIZE
`endif // not def INIT_RANDOM_PROLOG_

// Include register initializers in init blocks unless synthesis is set
`ifndef SYNTHESIS
  `ifndef ENABLE_INITIAL_REG_
    `define ENABLE_INITIAL_REG_
  `endif // not def ENABLE_INITIAL_REG_
`endif // not def SYNTHESIS

// Include rmemory initializers in init blocks unless synthesis is set
`ifndef SYNTHESIS
  `ifndef ENABLE_INITIAL_MEM_
    `define ENABLE_INITIAL_MEM_
  `endif // not def ENABLE_INITIAL_MEM_
`endif // not def SYNTHESIS

module ExceptionGen(
  input         clock,
  input         reset,
  input         io_redirect_valid,
  input         io_redirect_bits_robIdx_flag,
  input  [7:0]  io_redirect_bits_robIdx_value,
  input         io_redirect_bits_level,
  input         io_flush,
  input         io_enq_0_valid,
  input         io_enq_0_bits_robIdx_flag,
  input  [7:0]  io_enq_0_bits_robIdx_value,
  input  [5:0]  io_enq_0_bits_ftqPtr_value,
  input  [3:0]  io_enq_0_bits_ftqOffset,
  input         io_enq_0_bits_hasException,
  input         io_enq_0_bits_exceptionVec_0,
  input         io_enq_0_bits_exceptionVec_1,
  input         io_enq_0_bits_exceptionVec_2,
  input         io_enq_0_bits_exceptionVec_12,
  input         io_enq_0_bits_exceptionVec_20,
  input         io_enq_0_bits_exceptionVec_22,
  input         io_enq_0_bits_flushPipe,
  input         io_enq_0_bits_singleStep,
  input         io_enq_0_bits_crossPageIPFFix,
  input         io_enq_0_bits_trigger_frontendHit_0,
  input         io_enq_0_bits_trigger_frontendHit_1,
  input         io_enq_0_bits_trigger_frontendHit_2,
  input         io_enq_0_bits_trigger_frontendHit_3,
  input         io_enq_0_bits_trigger_frontendCanFire_0,
  input         io_enq_0_bits_trigger_frontendCanFire_1,
  input         io_enq_0_bits_trigger_frontendCanFire_2,
  input         io_enq_0_bits_trigger_frontendCanFire_3,
  input         io_enq_1_valid,
  input         io_enq_1_bits_robIdx_flag,
  input  [7:0]  io_enq_1_bits_robIdx_value,
  input  [5:0]  io_enq_1_bits_ftqPtr_value,
  input  [3:0]  io_enq_1_bits_ftqOffset,
  input         io_enq_1_bits_hasException,
  input         io_enq_1_bits_exceptionVec_0,
  input         io_enq_1_bits_exceptionVec_1,
  input         io_enq_1_bits_exceptionVec_2,
  input         io_enq_1_bits_exceptionVec_12,
  input         io_enq_1_bits_exceptionVec_20,
  input         io_enq_1_bits_exceptionVec_22,
  input         io_enq_1_bits_flushPipe,
  input         io_enq_1_bits_singleStep,
  input         io_enq_1_bits_crossPageIPFFix,
  input         io_enq_1_bits_trigger_frontendHit_0,
  input         io_enq_1_bits_trigger_frontendHit_1,
  input         io_enq_1_bits_trigger_frontendHit_2,
  input         io_enq_1_bits_trigger_frontendHit_3,
  input         io_enq_1_bits_trigger_frontendCanFire_0,
  input         io_enq_1_bits_trigger_frontendCanFire_1,
  input         io_enq_1_bits_trigger_frontendCanFire_2,
  input         io_enq_1_bits_trigger_frontendCanFire_3,
  input         io_enq_2_valid,
  input         io_enq_2_bits_robIdx_flag,
  input  [7:0]  io_enq_2_bits_robIdx_value,
  input  [5:0]  io_enq_2_bits_ftqPtr_value,
  input  [3:0]  io_enq_2_bits_ftqOffset,
  input         io_enq_2_bits_hasException,
  input         io_enq_2_bits_exceptionVec_0,
  input         io_enq_2_bits_exceptionVec_1,
  input         io_enq_2_bits_exceptionVec_2,
  input         io_enq_2_bits_exceptionVec_12,
  input         io_enq_2_bits_exceptionVec_20,
  input         io_enq_2_bits_exceptionVec_22,
  input         io_enq_2_bits_flushPipe,
  input         io_enq_2_bits_crossPageIPFFix,
  input         io_enq_2_bits_trigger_frontendHit_0,
  input         io_enq_2_bits_trigger_frontendHit_1,
  input         io_enq_2_bits_trigger_frontendHit_2,
  input         io_enq_2_bits_trigger_frontendHit_3,
  input         io_enq_2_bits_trigger_frontendCanFire_0,
  input         io_enq_2_bits_trigger_frontendCanFire_1,
  input         io_enq_2_bits_trigger_frontendCanFire_2,
  input         io_enq_2_bits_trigger_frontendCanFire_3,
  input         io_enq_3_valid,
  input         io_enq_3_bits_robIdx_flag,
  input  [7:0]  io_enq_3_bits_robIdx_value,
  input  [5:0]  io_enq_3_bits_ftqPtr_value,
  input  [3:0]  io_enq_3_bits_ftqOffset,
  input         io_enq_3_bits_hasException,
  input         io_enq_3_bits_exceptionVec_0,
  input         io_enq_3_bits_exceptionVec_1,
  input         io_enq_3_bits_exceptionVec_2,
  input         io_enq_3_bits_exceptionVec_12,
  input         io_enq_3_bits_exceptionVec_20,
  input         io_enq_3_bits_exceptionVec_22,
  input         io_enq_3_bits_flushPipe,
  input         io_enq_3_bits_crossPageIPFFix,
  input         io_enq_3_bits_trigger_frontendHit_0,
  input         io_enq_3_bits_trigger_frontendHit_1,
  input         io_enq_3_bits_trigger_frontendHit_2,
  input         io_enq_3_bits_trigger_frontendHit_3,
  input         io_enq_3_bits_trigger_frontendCanFire_0,
  input         io_enq_3_bits_trigger_frontendCanFire_1,
  input         io_enq_3_bits_trigger_frontendCanFire_2,
  input         io_enq_3_bits_trigger_frontendCanFire_3,
  input         io_enq_4_valid,
  input         io_enq_4_bits_robIdx_flag,
  input  [7:0]  io_enq_4_bits_robIdx_value,
  input  [5:0]  io_enq_4_bits_ftqPtr_value,
  input  [3:0]  io_enq_4_bits_ftqOffset,
  input         io_enq_4_bits_hasException,
  input         io_enq_4_bits_exceptionVec_0,
  input         io_enq_4_bits_exceptionVec_1,
  input         io_enq_4_bits_exceptionVec_2,
  input         io_enq_4_bits_exceptionVec_12,
  input         io_enq_4_bits_exceptionVec_20,
  input         io_enq_4_bits_exceptionVec_22,
  input         io_enq_4_bits_flushPipe,
  input         io_enq_4_bits_crossPageIPFFix,
  input         io_enq_4_bits_trigger_frontendHit_0,
  input         io_enq_4_bits_trigger_frontendHit_1,
  input         io_enq_4_bits_trigger_frontendHit_2,
  input         io_enq_4_bits_trigger_frontendHit_3,
  input         io_enq_4_bits_trigger_frontendCanFire_0,
  input         io_enq_4_bits_trigger_frontendCanFire_1,
  input         io_enq_4_bits_trigger_frontendCanFire_2,
  input         io_enq_4_bits_trigger_frontendCanFire_3,
  input         io_enq_5_valid,
  input         io_enq_5_bits_robIdx_flag,
  input  [7:0]  io_enq_5_bits_robIdx_value,
  input  [5:0]  io_enq_5_bits_ftqPtr_value,
  input  [3:0]  io_enq_5_bits_ftqOffset,
  input         io_enq_5_bits_hasException,
  input         io_enq_5_bits_exceptionVec_0,
  input         io_enq_5_bits_exceptionVec_1,
  input         io_enq_5_bits_exceptionVec_2,
  input         io_enq_5_bits_exceptionVec_12,
  input         io_enq_5_bits_exceptionVec_20,
  input         io_enq_5_bits_exceptionVec_22,
  input         io_enq_5_bits_flushPipe,
  input         io_enq_5_bits_crossPageIPFFix,
  input         io_enq_5_bits_trigger_frontendHit_0,
  input         io_enq_5_bits_trigger_frontendHit_1,
  input         io_enq_5_bits_trigger_frontendHit_2,
  input         io_enq_5_bits_trigger_frontendHit_3,
  input         io_enq_5_bits_trigger_frontendCanFire_0,
  input         io_enq_5_bits_trigger_frontendCanFire_1,
  input         io_enq_5_bits_trigger_frontendCanFire_2,
  input         io_enq_5_bits_trigger_frontendCanFire_3,
  input         io_wb_0_valid,
  input         io_wb_0_bits_robIdx_flag,
  input  [7:0]  io_wb_0_bits_robIdx_value,
  input         io_wb_0_bits_hasException,
  input         io_wb_0_bits_exceptionVec_2,
  input         io_wb_0_bits_exceptionVec_3,
  input         io_wb_0_bits_exceptionVec_8,
  input         io_wb_0_bits_exceptionVec_9,
  input         io_wb_0_bits_exceptionVec_10,
  input         io_wb_0_bits_exceptionVec_11,
  input         io_wb_0_bits_exceptionVec_22,
  input         io_wb_0_bits_flushPipe,
  input         io_wb_1_valid,
  input         io_wb_1_bits_robIdx_flag,
  input  [7:0]  io_wb_1_bits_robIdx_value,
  input         io_wb_1_bits_hasException,
  input         io_wb_1_bits_exceptionVec_2,
  input         io_wb_2_valid,
  input         io_wb_2_bits_robIdx_flag,
  input  [7:0]  io_wb_2_bits_robIdx_value,
  input         io_wb_2_bits_hasException,
  input         io_wb_2_bits_exceptionVec_2,
  input         io_wb_3_bits_robIdx_flag,
  input  [7:0]  io_wb_3_bits_robIdx_value,
  input         io_wb_4_bits_robIdx_flag,
  input  [7:0]  io_wb_4_bits_robIdx_value,
  input         io_wb_5_bits_robIdx_flag,
  input  [7:0]  io_wb_5_bits_robIdx_value,
  input         io_wb_6_valid,
  input         io_wb_6_bits_robIdx_flag,
  input  [7:0]  io_wb_6_bits_robIdx_value,
  input         io_wb_6_bits_hasException,
  input         io_wb_6_bits_exceptionVec_0,
  input         io_wb_6_bits_exceptionVec_1,
  input         io_wb_6_bits_exceptionVec_2,
  input         io_wb_6_bits_exceptionVec_3,
  input         io_wb_6_bits_exceptionVec_4,
  input         io_wb_6_bits_exceptionVec_5,
  input         io_wb_6_bits_exceptionVec_6,
  input         io_wb_6_bits_exceptionVec_7,
  input         io_wb_6_bits_exceptionVec_8,
  input         io_wb_6_bits_exceptionVec_9,
  input         io_wb_6_bits_exceptionVec_10,
  input         io_wb_6_bits_exceptionVec_11,
  input         io_wb_6_bits_exceptionVec_12,
  input         io_wb_6_bits_exceptionVec_13,
  input         io_wb_6_bits_exceptionVec_14,
  input         io_wb_6_bits_exceptionVec_15,
  input         io_wb_6_bits_exceptionVec_16,
  input         io_wb_6_bits_exceptionVec_17,
  input         io_wb_6_bits_exceptionVec_18,
  input         io_wb_6_bits_exceptionVec_19,
  input         io_wb_6_bits_exceptionVec_20,
  input         io_wb_6_bits_exceptionVec_21,
  input         io_wb_6_bits_exceptionVec_22,
  input         io_wb_6_bits_exceptionVec_23,
  input         io_wb_6_bits_trigger_backendHit_0,
  input         io_wb_6_bits_trigger_backendHit_1,
  input         io_wb_6_bits_trigger_backendHit_2,
  input         io_wb_6_bits_trigger_backendHit_3,
  input         io_wb_6_bits_trigger_backendCanFire_0,
  input         io_wb_6_bits_trigger_backendCanFire_1,
  input         io_wb_6_bits_trigger_backendCanFire_2,
  input         io_wb_6_bits_trigger_backendCanFire_3,
  input         io_wb_7_valid,
  input         io_wb_7_bits_robIdx_flag,
  input  [7:0]  io_wb_7_bits_robIdx_value,
  input         io_wb_7_bits_hasException,
  input         io_wb_7_bits_exceptionVec_3,
  input         io_wb_7_bits_exceptionVec_6,
  input         io_wb_7_bits_exceptionVec_7,
  input         io_wb_7_bits_exceptionVec_15,
  input         io_wb_7_bits_exceptionVec_23,
  input         io_wb_7_bits_trigger_backendHit_0,
  input         io_wb_7_bits_trigger_backendHit_1,
  input         io_wb_7_bits_trigger_backendHit_2,
  input         io_wb_7_bits_trigger_backendHit_3,
  input         io_wb_7_bits_trigger_backendCanFire_0,
  input         io_wb_7_bits_trigger_backendCanFire_1,
  input         io_wb_7_bits_trigger_backendCanFire_2,
  input         io_wb_7_bits_trigger_backendCanFire_3,
  input         io_wb_8_valid,
  input         io_wb_8_bits_robIdx_flag,
  input  [7:0]  io_wb_8_bits_robIdx_value,
  input         io_wb_8_bits_hasException,
  input         io_wb_8_bits_exceptionVec_0,
  input         io_wb_8_bits_exceptionVec_1,
  input         io_wb_8_bits_exceptionVec_2,
  input         io_wb_8_bits_exceptionVec_3,
  input         io_wb_8_bits_exceptionVec_4,
  input         io_wb_8_bits_exceptionVec_5,
  input         io_wb_8_bits_exceptionVec_6,
  input         io_wb_8_bits_exceptionVec_7,
  input         io_wb_8_bits_exceptionVec_8,
  input         io_wb_8_bits_exceptionVec_9,
  input         io_wb_8_bits_exceptionVec_10,
  input         io_wb_8_bits_exceptionVec_11,
  input         io_wb_8_bits_exceptionVec_12,
  input         io_wb_8_bits_exceptionVec_13,
  input         io_wb_8_bits_exceptionVec_14,
  input         io_wb_8_bits_exceptionVec_15,
  input         io_wb_8_bits_exceptionVec_16,
  input         io_wb_8_bits_exceptionVec_17,
  input         io_wb_8_bits_exceptionVec_18,
  input         io_wb_8_bits_exceptionVec_19,
  input         io_wb_8_bits_exceptionVec_20,
  input         io_wb_8_bits_exceptionVec_21,
  input         io_wb_8_bits_exceptionVec_22,
  input         io_wb_8_bits_exceptionVec_23,
  input         io_wb_8_bits_flushPipe,
  input         io_wb_8_bits_replayInst,
  input         io_wb_8_bits_trigger_backendHit_0,
  input         io_wb_8_bits_trigger_backendHit_1,
  input         io_wb_8_bits_trigger_backendHit_2,
  input         io_wb_8_bits_trigger_backendHit_3,
  input         io_wb_8_bits_trigger_backendCanFire_0,
  input         io_wb_8_bits_trigger_backendCanFire_1,
  input         io_wb_8_bits_trigger_backendCanFire_2,
  input         io_wb_8_bits_trigger_backendCanFire_3,
  input         io_wb_9_valid,
  input         io_wb_9_bits_robIdx_flag,
  input  [7:0]  io_wb_9_bits_robIdx_value,
  input         io_wb_9_bits_hasException,
  input         io_wb_9_bits_exceptionVec_4,
  input         io_wb_9_bits_exceptionVec_5,
  input         io_wb_9_bits_exceptionVec_13,
  input         io_wb_9_bits_exceptionVec_21,
  input         io_wb_9_bits_flushPipe,
  input         io_wb_9_bits_replayInst,
  input         io_wb_9_bits_trigger_backendHit_0,
  input         io_wb_9_bits_trigger_backendHit_1,
  input         io_wb_9_bits_trigger_backendHit_2,
  input         io_wb_9_bits_trigger_backendHit_3,
  input         io_wb_9_bits_trigger_backendCanFire_0,
  input         io_wb_9_bits_trigger_backendCanFire_1,
  input         io_wb_9_bits_trigger_backendCanFire_2,
  input         io_wb_9_bits_trigger_backendCanFire_3,
  input         io_wb_10_valid,
  input         io_wb_10_bits_robIdx_flag,
  input  [7:0]  io_wb_10_bits_robIdx_value,
  input         io_wb_10_bits_hasException,
  input         io_wb_10_bits_exceptionVec_4,
  input         io_wb_10_bits_exceptionVec_5,
  input         io_wb_10_bits_exceptionVec_13,
  input         io_wb_10_bits_exceptionVec_21,
  input         io_wb_10_bits_flushPipe,
  input         io_wb_10_bits_replayInst,
  input         io_wb_10_bits_trigger_backendHit_0,
  input         io_wb_10_bits_trigger_backendHit_1,
  input         io_wb_10_bits_trigger_backendHit_2,
  input         io_wb_10_bits_trigger_backendHit_3,
  input         io_wb_10_bits_trigger_backendCanFire_0,
  input         io_wb_10_bits_trigger_backendCanFire_1,
  input         io_wb_10_bits_trigger_backendCanFire_2,
  input         io_wb_10_bits_trigger_backendCanFire_3,
  input         io_wb_11_valid,
  input         io_wb_11_bits_robIdx_flag,
  input  [7:0]  io_wb_11_bits_robIdx_value,
  input         io_wb_11_bits_hasException,
  input         io_wb_11_bits_exceptionVec_0,
  input         io_wb_11_bits_exceptionVec_1,
  input         io_wb_11_bits_exceptionVec_2,
  input         io_wb_11_bits_exceptionVec_3,
  input         io_wb_11_bits_exceptionVec_4,
  input         io_wb_11_bits_exceptionVec_5,
  input         io_wb_11_bits_exceptionVec_6,
  input         io_wb_11_bits_exceptionVec_7,
  input         io_wb_11_bits_exceptionVec_8,
  input         io_wb_11_bits_exceptionVec_9,
  input         io_wb_11_bits_exceptionVec_10,
  input         io_wb_11_bits_exceptionVec_11,
  input         io_wb_11_bits_exceptionVec_12,
  input         io_wb_11_bits_exceptionVec_13,
  input         io_wb_11_bits_exceptionVec_14,
  input         io_wb_11_bits_exceptionVec_15,
  input         io_wb_11_bits_exceptionVec_16,
  input         io_wb_11_bits_exceptionVec_17,
  input         io_wb_11_bits_exceptionVec_18,
  input         io_wb_11_bits_exceptionVec_19,
  input         io_wb_11_bits_exceptionVec_20,
  input         io_wb_11_bits_exceptionVec_21,
  input         io_wb_11_bits_exceptionVec_22,
  input         io_wb_11_bits_exceptionVec_23,
  input         io_wb_11_bits_flushPipe,
  input         io_wb_11_bits_replayInst,
  input         io_wb_12_valid,
  input         io_wb_12_bits_robIdx_flag,
  input  [7:0]  io_wb_12_bits_robIdx_value,
  input         io_wb_12_bits_hasException,
  input         io_wb_12_bits_exceptionVec_4,
  input         io_wb_12_bits_exceptionVec_5,
  input         io_wb_12_bits_exceptionVec_6,
  input         io_wb_12_bits_exceptionVec_7,
  input         io_wb_12_bits_exceptionVec_13,
  input         io_wb_12_bits_exceptionVec_15,
  input         io_wb_12_bits_exceptionVec_21,
  input         io_wb_12_bits_exceptionVec_23,
  input         io_wb_12_bits_flushPipe,
  input         io_wb_12_bits_replayInst,
  output        io_state_valid,
  output        io_state_bits_robIdx_flag,
  output [7:0]  io_state_bits_robIdx_value,
  output [5:0]  io_state_bits_ftqPtr_value,
  output [3:0]  io_state_bits_ftqOffset,
  output        io_state_bits_hasException,
  output        io_state_bits_exceptionVec_0,
  output        io_state_bits_exceptionVec_1,
  output        io_state_bits_exceptionVec_2,
  output        io_state_bits_exceptionVec_3,
  output        io_state_bits_exceptionVec_4,
  output        io_state_bits_exceptionVec_5,
  output        io_state_bits_exceptionVec_6,
  output        io_state_bits_exceptionVec_7,
  output        io_state_bits_exceptionVec_8,
  output        io_state_bits_exceptionVec_9,
  output        io_state_bits_exceptionVec_10,
  output        io_state_bits_exceptionVec_11,
  output        io_state_bits_exceptionVec_12,
  output        io_state_bits_exceptionVec_13,
  output        io_state_bits_exceptionVec_14,
  output        io_state_bits_exceptionVec_15,
  output        io_state_bits_exceptionVec_16,
  output        io_state_bits_exceptionVec_17,
  output        io_state_bits_exceptionVec_18,
  output        io_state_bits_exceptionVec_19,
  output        io_state_bits_exceptionVec_20,
  output        io_state_bits_exceptionVec_21,
  output        io_state_bits_exceptionVec_22,
  output        io_state_bits_exceptionVec_23,
  output        io_state_bits_flushPipe,
  output        io_state_bits_replayInst,
  output        io_state_bits_singleStep,
  output        io_state_bits_crossPageIPFFix,
  output        io_state_bits_trigger_frontendCanFire_0,
  output        io_state_bits_trigger_frontendCanFire_1,
  output        io_state_bits_trigger_frontendCanFire_2,
  output        io_state_bits_trigger_frontendCanFire_3,
  output        io_state_bits_trigger_backendCanFire_0,
  output        io_state_bits_trigger_backendCanFire_1,
  output        io_state_bits_trigger_backendCanFire_2,
  output        io_state_bits_trigger_backendCanFire_3,
  output        io_state_bits_vstartEn,
  output [63:0] io_state_bits_vstart
);

  reg         currentValid;
  reg         current_robIdx_flag;
  reg  [7:0]  current_robIdx_value;
  reg  [5:0]  current_ftqPtr_value;
  reg  [3:0]  current_ftqOffset;
  reg         current_hasException;
  reg         current_exceptionVec_0;
  reg         current_exceptionVec_1;
  reg         current_exceptionVec_2;
  reg         current_exceptionVec_3;
  reg         current_exceptionVec_4;
  reg         current_exceptionVec_5;
  reg         current_exceptionVec_6;
  reg         current_exceptionVec_7;
  reg         current_exceptionVec_8;
  reg         current_exceptionVec_9;
  reg         current_exceptionVec_10;
  reg         current_exceptionVec_11;
  reg         current_exceptionVec_12;
  reg         current_exceptionVec_13;
  reg         current_exceptionVec_14;
  reg         current_exceptionVec_15;
  reg         current_exceptionVec_16;
  reg         current_exceptionVec_17;
  reg         current_exceptionVec_18;
  reg         current_exceptionVec_19;
  reg         current_exceptionVec_20;
  reg         current_exceptionVec_21;
  reg         current_exceptionVec_22;
  reg         current_exceptionVec_23;
  reg         current_flushPipe;
  reg         current_replayInst;
  reg         current_singleStep;
  reg         current_crossPageIPFFix;
  reg         current_trigger_frontendHit_0;
  reg         current_trigger_frontendHit_1;
  reg         current_trigger_frontendHit_2;
  reg         current_trigger_frontendHit_3;
  reg         current_trigger_frontendCanFire_0;
  reg         current_trigger_frontendCanFire_1;
  reg         current_trigger_frontendCanFire_2;
  reg         current_trigger_frontendCanFire_3;
  reg         current_trigger_backendHit_0;
  reg         current_trigger_backendHit_1;
  reg         current_trigger_backendHit_2;
  reg         current_trigger_backendHit_3;
  reg         current_trigger_backendCanFire_0;
  reg         current_trigger_backendCanFire_1;
  reg         current_trigger_backendCanFire_2;
  reg         current_trigger_backendCanFire_3;
  reg         current_vstartEn;
  reg  [63:0] current_vstart;
  reg         lastCycleFlush;
  wire [8:0]  _s1_flush_flushItself_T_2 =
    {io_redirect_bits_robIdx_flag, io_redirect_bits_robIdx_value};
  reg         s0_out_valid_0;
  reg         s0_out_valid_1;
  reg         s0_out_valid_2;
  reg         s0_out_valid_3;
  reg         s0_out_valid_4;
  reg         s0_out_bits_0_robIdx_flag;
  reg  [7:0]  s0_out_bits_0_robIdx_value;
  reg         s0_out_bits_0_hasException;
  reg         s0_out_bits_0_exceptionVec_0;
  reg         s0_out_bits_0_exceptionVec_1;
  reg         s0_out_bits_0_exceptionVec_2;
  reg         s0_out_bits_0_exceptionVec_3;
  reg         s0_out_bits_0_exceptionVec_4;
  reg         s0_out_bits_0_exceptionVec_5;
  reg         s0_out_bits_0_exceptionVec_6;
  reg         s0_out_bits_0_exceptionVec_7;
  reg         s0_out_bits_0_exceptionVec_8;
  reg         s0_out_bits_0_exceptionVec_9;
  reg         s0_out_bits_0_exceptionVec_10;
  reg         s0_out_bits_0_exceptionVec_11;
  reg         s0_out_bits_0_exceptionVec_12;
  reg         s0_out_bits_0_exceptionVec_13;
  reg         s0_out_bits_0_exceptionVec_14;
  reg         s0_out_bits_0_exceptionVec_15;
  reg         s0_out_bits_0_exceptionVec_16;
  reg         s0_out_bits_0_exceptionVec_17;
  reg         s0_out_bits_0_exceptionVec_18;
  reg         s0_out_bits_0_exceptionVec_19;
  reg         s0_out_bits_0_exceptionVec_20;
  reg         s0_out_bits_0_exceptionVec_21;
  reg         s0_out_bits_0_exceptionVec_22;
  reg         s0_out_bits_0_exceptionVec_23;
  reg         s0_out_bits_0_flushPipe;
  reg         s0_out_bits_1_robIdx_flag;
  reg  [7:0]  s0_out_bits_1_robIdx_value;
  reg         s0_out_bits_1_hasException;
  reg         s0_out_bits_1_exceptionVec_0;
  reg         s0_out_bits_1_exceptionVec_1;
  reg         s0_out_bits_1_exceptionVec_2;
  reg         s0_out_bits_1_exceptionVec_3;
  reg         s0_out_bits_1_exceptionVec_4;
  reg         s0_out_bits_1_exceptionVec_5;
  reg         s0_out_bits_1_exceptionVec_6;
  reg         s0_out_bits_1_exceptionVec_7;
  reg         s0_out_bits_1_exceptionVec_8;
  reg         s0_out_bits_1_exceptionVec_9;
  reg         s0_out_bits_1_exceptionVec_10;
  reg         s0_out_bits_1_exceptionVec_11;
  reg         s0_out_bits_1_exceptionVec_12;
  reg         s0_out_bits_1_exceptionVec_13;
  reg         s0_out_bits_1_exceptionVec_14;
  reg         s0_out_bits_1_exceptionVec_15;
  reg         s0_out_bits_1_exceptionVec_16;
  reg         s0_out_bits_1_exceptionVec_17;
  reg         s0_out_bits_1_exceptionVec_18;
  reg         s0_out_bits_1_exceptionVec_19;
  reg         s0_out_bits_1_exceptionVec_20;
  reg         s0_out_bits_1_exceptionVec_21;
  reg         s0_out_bits_1_exceptionVec_22;
  reg         s0_out_bits_1_exceptionVec_23;
  reg         s0_out_bits_1_flushPipe;
  reg         s0_out_bits_1_replayInst;
  reg         s0_out_bits_1_trigger_backendHit_0;
  reg         s0_out_bits_1_trigger_backendHit_1;
  reg         s0_out_bits_1_trigger_backendHit_2;
  reg         s0_out_bits_1_trigger_backendHit_3;
  reg         s0_out_bits_1_trigger_backendCanFire_0;
  reg         s0_out_bits_1_trigger_backendCanFire_1;
  reg         s0_out_bits_1_trigger_backendCanFire_2;
  reg         s0_out_bits_1_trigger_backendCanFire_3;
  reg         s0_out_bits_2_robIdx_flag;
  reg  [7:0]  s0_out_bits_2_robIdx_value;
  reg         s0_out_bits_2_hasException;
  reg         s0_out_bits_2_exceptionVec_0;
  reg         s0_out_bits_2_exceptionVec_1;
  reg         s0_out_bits_2_exceptionVec_2;
  reg         s0_out_bits_2_exceptionVec_3;
  reg         s0_out_bits_2_exceptionVec_4;
  reg         s0_out_bits_2_exceptionVec_5;
  reg         s0_out_bits_2_exceptionVec_6;
  reg         s0_out_bits_2_exceptionVec_7;
  reg         s0_out_bits_2_exceptionVec_8;
  reg         s0_out_bits_2_exceptionVec_9;
  reg         s0_out_bits_2_exceptionVec_10;
  reg         s0_out_bits_2_exceptionVec_11;
  reg         s0_out_bits_2_exceptionVec_12;
  reg         s0_out_bits_2_exceptionVec_13;
  reg         s0_out_bits_2_exceptionVec_14;
  reg         s0_out_bits_2_exceptionVec_15;
  reg         s0_out_bits_2_exceptionVec_16;
  reg         s0_out_bits_2_exceptionVec_17;
  reg         s0_out_bits_2_exceptionVec_18;
  reg         s0_out_bits_2_exceptionVec_19;
  reg         s0_out_bits_2_exceptionVec_20;
  reg         s0_out_bits_2_exceptionVec_21;
  reg         s0_out_bits_2_exceptionVec_22;
  reg         s0_out_bits_2_exceptionVec_23;
  reg         s0_out_bits_2_trigger_backendHit_0;
  reg         s0_out_bits_2_trigger_backendHit_1;
  reg         s0_out_bits_2_trigger_backendHit_2;
  reg         s0_out_bits_2_trigger_backendHit_3;
  reg         s0_out_bits_2_trigger_backendCanFire_0;
  reg         s0_out_bits_2_trigger_backendCanFire_1;
  reg         s0_out_bits_2_trigger_backendCanFire_2;
  reg         s0_out_bits_2_trigger_backendCanFire_3;
  reg         s0_out_bits_3_robIdx_flag;
  reg  [7:0]  s0_out_bits_3_robIdx_value;
  reg         s0_out_bits_3_hasException;
  reg         s0_out_bits_3_exceptionVec_0;
  reg         s0_out_bits_3_exceptionVec_1;
  reg         s0_out_bits_3_exceptionVec_2;
  reg         s0_out_bits_3_exceptionVec_3;
  reg         s0_out_bits_3_exceptionVec_4;
  reg         s0_out_bits_3_exceptionVec_5;
  reg         s0_out_bits_3_exceptionVec_6;
  reg         s0_out_bits_3_exceptionVec_7;
  reg         s0_out_bits_3_exceptionVec_8;
  reg         s0_out_bits_3_exceptionVec_9;
  reg         s0_out_bits_3_exceptionVec_10;
  reg         s0_out_bits_3_exceptionVec_11;
  reg         s0_out_bits_3_exceptionVec_12;
  reg         s0_out_bits_3_exceptionVec_13;
  reg         s0_out_bits_3_exceptionVec_14;
  reg         s0_out_bits_3_exceptionVec_15;
  reg         s0_out_bits_3_exceptionVec_16;
  reg         s0_out_bits_3_exceptionVec_17;
  reg         s0_out_bits_3_exceptionVec_18;
  reg         s0_out_bits_3_exceptionVec_19;
  reg         s0_out_bits_3_exceptionVec_20;
  reg         s0_out_bits_3_exceptionVec_21;
  reg         s0_out_bits_3_exceptionVec_22;
  reg         s0_out_bits_3_exceptionVec_23;
  reg         s0_out_bits_4_robIdx_flag;
  reg  [7:0]  s0_out_bits_4_robIdx_value;
  reg         s0_out_bits_4_hasException;
  reg         s0_out_bits_4_exceptionVec_0;
  reg         s0_out_bits_4_exceptionVec_1;
  reg         s0_out_bits_4_exceptionVec_2;
  reg         s0_out_bits_4_exceptionVec_3;
  reg         s0_out_bits_4_exceptionVec_4;
  reg         s0_out_bits_4_exceptionVec_5;
  reg         s0_out_bits_4_exceptionVec_6;
  reg         s0_out_bits_4_exceptionVec_7;
  reg         s0_out_bits_4_exceptionVec_8;
  reg         s0_out_bits_4_exceptionVec_9;
  reg         s0_out_bits_4_exceptionVec_10;
  reg         s0_out_bits_4_exceptionVec_11;
  reg         s0_out_bits_4_exceptionVec_12;
  reg         s0_out_bits_4_exceptionVec_13;
  reg         s0_out_bits_4_exceptionVec_14;
  reg         s0_out_bits_4_exceptionVec_15;
  reg         s0_out_bits_4_exceptionVec_16;
  reg         s0_out_bits_4_exceptionVec_17;
  reg         s0_out_bits_4_exceptionVec_18;
  reg         s0_out_bits_4_exceptionVec_19;
  reg         s0_out_bits_4_exceptionVec_20;
  reg         s0_out_bits_4_exceptionVec_21;
  reg         s0_out_bits_4_exceptionVec_22;
  reg         s0_out_bits_4_exceptionVec_23;
  reg         s0_out_bits_4_flushPipe;
  reg         s0_out_bits_4_replayInst;
  reg         s1_out_bits_robIdx_flag;
  reg  [7:0]  s1_out_bits_robIdx_value;
  reg         s1_out_bits_hasException;
  reg         s1_out_bits_exceptionVec_0;
  reg         s1_out_bits_exceptionVec_1;
  reg         s1_out_bits_exceptionVec_2;
  reg         s1_out_bits_exceptionVec_3;
  reg         s1_out_bits_exceptionVec_4;
  reg         s1_out_bits_exceptionVec_5;
  reg         s1_out_bits_exceptionVec_6;
  reg         s1_out_bits_exceptionVec_7;
  reg         s1_out_bits_exceptionVec_8;
  reg         s1_out_bits_exceptionVec_9;
  reg         s1_out_bits_exceptionVec_10;
  reg         s1_out_bits_exceptionVec_11;
  reg         s1_out_bits_exceptionVec_12;
  reg         s1_out_bits_exceptionVec_13;
  reg         s1_out_bits_exceptionVec_14;
  reg         s1_out_bits_exceptionVec_15;
  reg         s1_out_bits_exceptionVec_16;
  reg         s1_out_bits_exceptionVec_17;
  reg         s1_out_bits_exceptionVec_18;
  reg         s1_out_bits_exceptionVec_19;
  reg         s1_out_bits_exceptionVec_20;
  reg         s1_out_bits_exceptionVec_21;
  reg         s1_out_bits_exceptionVec_22;
  reg         s1_out_bits_exceptionVec_23;
  reg         s1_out_bits_flushPipe;
  reg         s1_out_bits_replayInst;
  reg         s1_out_bits_trigger_backendHit_0;
  reg         s1_out_bits_trigger_backendHit_1;
  reg         s1_out_bits_trigger_backendHit_2;
  reg         s1_out_bits_trigger_backendHit_3;
  reg         s1_out_bits_trigger_backendCanFire_0;
  reg         s1_out_bits_trigger_backendCanFire_1;
  reg         s1_out_bits_trigger_backendCanFire_2;
  reg         s1_out_bits_trigger_backendCanFire_3;
  reg         s1_out_valid;
  reg         enq_s1_valid;
  reg         enq_s1_bits_robIdx_flag;
  reg  [7:0]  enq_s1_bits_robIdx_value;
  reg  [5:0]  enq_s1_bits_ftqPtr_value;
  reg  [3:0]  enq_s1_bits_ftqOffset;
  reg         enq_s1_bits_hasException;
  reg         enq_s1_bits_exceptionVec_0;
  reg         enq_s1_bits_exceptionVec_1;
  reg         enq_s1_bits_exceptionVec_2;
  reg         enq_s1_bits_exceptionVec_12;
  reg         enq_s1_bits_exceptionVec_20;
  reg         enq_s1_bits_exceptionVec_22;
  reg         enq_s1_bits_flushPipe;
  reg         enq_s1_bits_singleStep;
  reg         enq_s1_bits_crossPageIPFFix;
  reg         enq_s1_bits_trigger_frontendHit_0;
  reg         enq_s1_bits_trigger_frontendHit_1;
  reg         enq_s1_bits_trigger_frontendHit_2;
  reg         enq_s1_bits_trigger_frontendHit_3;
  reg         enq_s1_bits_trigger_frontendCanFire_0;
  reg         enq_s1_bits_trigger_frontendCanFire_1;
  reg         enq_s1_bits_trigger_frontendCanFire_2;
  reg         enq_s1_bits_trigger_frontendCanFire_3;
  wire [8:0]  _current_flush_flushItself_T_1 =
    {current_robIdx_flag, current_robIdx_value};
  wire [8:0]  _s1_flush_flushItself_T_1 =
    {s1_out_bits_robIdx_flag, s1_out_bits_robIdx_value};
  wire        s1_flush =
    io_redirect_valid
    & (io_redirect_bits_level & _s1_flush_flushItself_T_1 == _s1_flush_flushItself_T_2
       | s1_out_bits_robIdx_flag ^ io_redirect_bits_robIdx_flag
       ^ s1_out_bits_robIdx_value > io_redirect_bits_robIdx_value) | io_flush;
  wire        _GEN = s1_out_valid & ~s1_flush;
  wire        _GEN_0 = enq_s1_valid & ~(io_redirect_valid | io_flush);
  wire        _GEN_1 = _GEN | _GEN_0;
  always @(posedge clock or posedge reset) begin
    if (reset)
      currentValid <= 1'h0;
    else if (currentValid) begin
      if (io_redirect_valid
          & (io_redirect_bits_level
             & _current_flush_flushItself_T_1 == _s1_flush_flushItself_T_2
             | current_robIdx_flag ^ io_redirect_bits_robIdx_flag
             ^ current_robIdx_value > io_redirect_bits_robIdx_value) | io_flush)
        currentValid <= ~s1_flush & s1_out_valid;
    end
    else
      currentValid <= _GEN_1 | currentValid;
  end // always @(posedge, posedge)
  wire [23:0] _GEN_2 =
    {s1_out_bits_exceptionVec_23,
     s1_out_bits_exceptionVec_22,
     s1_out_bits_exceptionVec_21,
     s1_out_bits_exceptionVec_20,
     s1_out_bits_exceptionVec_19,
     s1_out_bits_exceptionVec_18,
     s1_out_bits_exceptionVec_17,
     s1_out_bits_exceptionVec_16,
     s1_out_bits_exceptionVec_15,
     s1_out_bits_exceptionVec_14,
     s1_out_bits_exceptionVec_13,
     s1_out_bits_exceptionVec_12,
     s1_out_bits_exceptionVec_11,
     s1_out_bits_exceptionVec_10,
     s1_out_bits_exceptionVec_9,
     s1_out_bits_exceptionVec_8,
     s1_out_bits_exceptionVec_7,
     s1_out_bits_exceptionVec_6,
     s1_out_bits_exceptionVec_5,
     s1_out_bits_exceptionVec_4,
     s1_out_bits_exceptionVec_3,
     s1_out_bits_exceptionVec_2,
     s1_out_bits_exceptionVec_1,
     s1_out_bits_exceptionVec_0}
    | {current_exceptionVec_23,
       current_exceptionVec_22,
       current_exceptionVec_21,
       current_exceptionVec_20,
       current_exceptionVec_19,
       current_exceptionVec_18,
       current_exceptionVec_17,
       current_exceptionVec_16,
       current_exceptionVec_15,
       current_exceptionVec_14,
       current_exceptionVec_13,
       current_exceptionVec_12,
       current_exceptionVec_11,
       current_exceptionVec_10,
       current_exceptionVec_9,
       current_exceptionVec_8,
       current_exceptionVec_7,
       current_exceptionVec_6,
       current_exceptionVec_5,
       current_exceptionVec_4,
       current_exceptionVec_3,
       current_exceptionVec_2,
       current_exceptionVec_1,
       current_exceptionVec_0};
  wire        _GEN_3 = _current_flush_flushItself_T_1 == _s1_flush_flushItself_T_1;
  wire        _s1_out_bits_left_oldest_T_3 =
    ~s0_out_valid_1 | s0_out_valid_0
    & (s0_out_bits_1_robIdx_flag ^ s0_out_bits_0_robIdx_flag
       ^ s0_out_bits_1_robIdx_value > s0_out_bits_0_robIdx_value);
  wire        s1_out_bits_res_0_bits_robIdx_flag =
    _s1_out_bits_left_oldest_T_3 ? s0_out_bits_0_robIdx_flag : s0_out_bits_1_robIdx_flag;
  wire [7:0]  s1_out_bits_res_0_bits_robIdx_value =
    _s1_out_bits_left_oldest_T_3
      ? s0_out_bits_0_robIdx_value
      : s0_out_bits_1_robIdx_value;
  wire        _s1_out_bits_right_right_oldest_T_3 =
    ~s0_out_valid_4 | s0_out_valid_3
    & (s0_out_bits_4_robIdx_flag ^ s0_out_bits_3_robIdx_flag
       ^ s0_out_bits_4_robIdx_value > s0_out_bits_3_robIdx_value);
  wire        s1_out_bits_right_res_1_valid =
    _s1_out_bits_right_right_oldest_T_3 ? s0_out_valid_3 : s0_out_valid_4;
  wire        s1_out_bits_right_res_1_bits_robIdx_flag =
    _s1_out_bits_right_right_oldest_T_3
      ? s0_out_bits_3_robIdx_flag
      : s0_out_bits_4_robIdx_flag;
  wire [7:0]  s1_out_bits_right_res_1_bits_robIdx_value =
    _s1_out_bits_right_right_oldest_T_3
      ? s0_out_bits_3_robIdx_value
      : s0_out_bits_4_robIdx_value;
  wire        _s1_out_bits_right_oldest_T_3 =
    ~s1_out_bits_right_res_1_valid | s0_out_valid_2
    & (s1_out_bits_right_res_1_bits_robIdx_flag ^ s0_out_bits_2_robIdx_flag
       ^ s1_out_bits_right_res_1_bits_robIdx_value > s0_out_bits_2_robIdx_value);
  wire        s1_out_bits_res_1_bits_robIdx_flag =
    _s1_out_bits_right_oldest_T_3
      ? s0_out_bits_2_robIdx_flag
      : s1_out_bits_right_res_1_bits_robIdx_flag;
  wire [7:0]  s1_out_bits_res_1_bits_robIdx_value =
    _s1_out_bits_right_oldest_T_3
      ? s0_out_bits_2_robIdx_value
      : s1_out_bits_right_res_1_bits_robIdx_value;
  wire        _s1_out_bits_oldest_T_3 =
    ~(_s1_out_bits_right_oldest_T_3 ? s0_out_valid_2 : s1_out_bits_right_res_1_valid)
    | (_s1_out_bits_left_oldest_T_3 ? s0_out_valid_0 : s0_out_valid_1)
    & (s1_out_bits_res_1_bits_robIdx_flag ^ s1_out_bits_res_0_bits_robIdx_flag
       ^ s1_out_bits_res_1_bits_robIdx_value > s1_out_bits_res_0_bits_robIdx_value);
  wire        enq_s0_valid_0 =
    io_enq_0_valid
    & (io_enq_0_bits_hasException | io_enq_0_bits_flushPipe | io_enq_0_bits_singleStep
       | io_enq_0_bits_trigger_frontendCanFire_0 | io_enq_0_bits_trigger_frontendCanFire_1
       | io_enq_0_bits_trigger_frontendCanFire_2
       | io_enq_0_bits_trigger_frontendCanFire_3) & ~lastCycleFlush;
  wire        enq_s0_valid_1 =
    io_enq_1_valid
    & (io_enq_1_bits_hasException | io_enq_1_bits_flushPipe | io_enq_1_bits_singleStep
       | io_enq_1_bits_trigger_frontendCanFire_0 | io_enq_1_bits_trigger_frontendCanFire_1
       | io_enq_1_bits_trigger_frontendCanFire_2
       | io_enq_1_bits_trigger_frontendCanFire_3) & ~lastCycleFlush;
  wire        enq_s0_valid_2 =
    io_enq_2_valid
    & (io_enq_2_bits_hasException | io_enq_2_bits_flushPipe
       | io_enq_2_bits_trigger_frontendCanFire_0 | io_enq_2_bits_trigger_frontendCanFire_1
       | io_enq_2_bits_trigger_frontendCanFire_2
       | io_enq_2_bits_trigger_frontendCanFire_3) & ~lastCycleFlush;
  wire        enq_s0_valid_3 =
    io_enq_3_valid
    & (io_enq_3_bits_hasException | io_enq_3_bits_flushPipe
       | io_enq_3_bits_trigger_frontendCanFire_0 | io_enq_3_bits_trigger_frontendCanFire_1
       | io_enq_3_bits_trigger_frontendCanFire_2
       | io_enq_3_bits_trigger_frontendCanFire_3) & ~lastCycleFlush;
  wire        enq_s0_valid_4 =
    io_enq_4_valid
    & (io_enq_4_bits_hasException | io_enq_4_bits_flushPipe
       | io_enq_4_bits_trigger_frontendCanFire_0 | io_enq_4_bits_trigger_frontendCanFire_1
       | io_enq_4_bits_trigger_frontendCanFire_2
       | io_enq_4_bits_trigger_frontendCanFire_3) & ~lastCycleFlush;
  wire        enq_s0_valid_5 =
    io_enq_5_valid
    & (io_enq_5_bits_hasException | io_enq_5_bits_flushPipe
       | io_enq_5_bits_trigger_frontendCanFire_0 | io_enq_5_bits_trigger_frontendCanFire_1
       | io_enq_5_bits_trigger_frontendCanFire_2
       | io_enq_5_bits_trigger_frontendCanFire_3) & ~lastCycleFlush;
  wire        in_wb_valids_1_0 =
    io_wb_8_valid
    & (io_wb_8_bits_hasException | io_wb_8_bits_flushPipe | io_wb_8_bits_replayInst
       | io_wb_8_bits_trigger_backendCanFire_0 | io_wb_8_bits_trigger_backendCanFire_1
       | io_wb_8_bits_trigger_backendCanFire_2 | io_wb_8_bits_trigger_backendCanFire_3)
    & ~lastCycleFlush;
  wire        in_wb_valids_1_1 =
    io_wb_9_valid
    & (io_wb_9_bits_hasException | io_wb_9_bits_flushPipe | io_wb_9_bits_replayInst
       | io_wb_9_bits_trigger_backendCanFire_0 | io_wb_9_bits_trigger_backendCanFire_1
       | io_wb_9_bits_trigger_backendCanFire_2 | io_wb_9_bits_trigger_backendCanFire_3)
    & ~lastCycleFlush;
  wire        in_wb_valids_1_2 =
    io_wb_10_valid
    & (io_wb_10_bits_hasException | io_wb_10_bits_flushPipe | io_wb_10_bits_replayInst
       | io_wb_10_bits_trigger_backendCanFire_0 | io_wb_10_bits_trigger_backendCanFire_1
       | io_wb_10_bits_trigger_backendCanFire_2 | io_wb_10_bits_trigger_backendCanFire_3)
    & ~lastCycleFlush;
  wire        in_wb_valids_2_0 =
    io_wb_6_valid
    & (io_wb_6_bits_hasException | io_wb_6_bits_trigger_backendCanFire_0
       | io_wb_6_bits_trigger_backendCanFire_1 | io_wb_6_bits_trigger_backendCanFire_2
       | io_wb_6_bits_trigger_backendCanFire_3) & ~lastCycleFlush;
  wire        in_wb_valids_2_1 =
    io_wb_7_valid
    & (io_wb_7_bits_hasException | io_wb_7_bits_trigger_backendCanFire_0
       | io_wb_7_bits_trigger_backendCanFire_1 | io_wb_7_bits_trigger_backendCanFire_2
       | io_wb_7_bits_trigger_backendCanFire_3) & ~lastCycleFlush;
  wire        in_wb_valids_3_0 =
    io_wb_1_valid & io_wb_1_bits_hasException & ~lastCycleFlush;
  wire        in_wb_valids_3_1 =
    io_wb_2_valid & io_wb_2_bits_hasException & ~lastCycleFlush;
  wire        in_wb_valids_4_0 =
    io_wb_11_valid
    & (io_wb_11_bits_hasException | io_wb_11_bits_flushPipe | io_wb_11_bits_replayInst)
    & ~lastCycleFlush;
  wire        in_wb_valids_4_1 =
    io_wb_12_valid
    & (io_wb_12_bits_hasException | io_wb_12_bits_flushPipe | io_wb_12_bits_replayInst)
    & ~lastCycleFlush;
  wire        wb_valid_0 =
    io_wb_0_valid & (io_wb_0_bits_hasException | io_wb_0_bits_flushPipe) & ~lastCycleFlush
    & ~(io_redirect_valid
        & (io_redirect_bits_level
           & {io_wb_0_bits_robIdx_flag,
              io_wb_0_bits_robIdx_value} == _s1_flush_flushItself_T_2
           | io_wb_0_bits_robIdx_flag ^ io_redirect_bits_robIdx_flag
           ^ io_wb_0_bits_robIdx_value > io_redirect_bits_robIdx_value) | io_flush);
  wire        wb_valid_1 =
    in_wb_valids_1_0
    & ~(io_redirect_valid
        & (io_redirect_bits_level
           & {io_wb_8_bits_robIdx_flag,
              io_wb_8_bits_robIdx_value} == _s1_flush_flushItself_T_2
           | io_wb_8_bits_robIdx_flag ^ io_redirect_bits_robIdx_flag
           ^ io_wb_8_bits_robIdx_value > io_redirect_bits_robIdx_value) | io_flush)
    | in_wb_valids_1_1
    & ~(io_redirect_valid
        & (io_redirect_bits_level
           & {io_wb_9_bits_robIdx_flag,
              io_wb_9_bits_robIdx_value} == _s1_flush_flushItself_T_2
           | io_wb_9_bits_robIdx_flag ^ io_redirect_bits_robIdx_flag
           ^ io_wb_9_bits_robIdx_value > io_redirect_bits_robIdx_value) | io_flush)
    | in_wb_valids_1_2
    & ~(io_redirect_valid
        & (io_redirect_bits_level
           & {io_wb_10_bits_robIdx_flag,
              io_wb_10_bits_robIdx_value} == _s1_flush_flushItself_T_2
           | io_wb_10_bits_robIdx_flag ^ io_redirect_bits_robIdx_flag
           ^ io_wb_10_bits_robIdx_value > io_redirect_bits_robIdx_value) | io_flush);
  wire        wb_valid_2 =
    in_wb_valids_2_0
    & ~(io_redirect_valid
        & (io_redirect_bits_level
           & {io_wb_6_bits_robIdx_flag,
              io_wb_6_bits_robIdx_value} == _s1_flush_flushItself_T_2
           | io_wb_6_bits_robIdx_flag ^ io_redirect_bits_robIdx_flag
           ^ io_wb_6_bits_robIdx_value > io_redirect_bits_robIdx_value) | io_flush)
    | in_wb_valids_2_1
    & ~(io_redirect_valid
        & (io_redirect_bits_level
           & {io_wb_7_bits_robIdx_flag,
              io_wb_7_bits_robIdx_value} == _s1_flush_flushItself_T_2
           | io_wb_7_bits_robIdx_flag ^ io_redirect_bits_robIdx_flag
           ^ io_wb_7_bits_robIdx_value > io_redirect_bits_robIdx_value) | io_flush);
  wire        _wb_valid_T_66 =
    in_wb_valids_3_0
    & ~(io_redirect_valid
        & (io_redirect_bits_level
           & {io_wb_1_bits_robIdx_flag,
              io_wb_1_bits_robIdx_value} == _s1_flush_flushItself_T_2
           | io_wb_1_bits_robIdx_flag ^ io_redirect_bits_robIdx_flag
           ^ io_wb_1_bits_robIdx_value > io_redirect_bits_robIdx_value) | io_flush)
    | in_wb_valids_3_1
    & ~(io_redirect_valid
        & (io_redirect_bits_level
           & {io_wb_2_bits_robIdx_flag,
              io_wb_2_bits_robIdx_value} == _s1_flush_flushItself_T_2
           | io_wb_2_bits_robIdx_flag ^ io_redirect_bits_robIdx_flag
           ^ io_wb_2_bits_robIdx_value > io_redirect_bits_robIdx_value) | io_flush);
  wire        wb_valid_4 =
    in_wb_valids_4_0
    & ~(io_redirect_valid
        & (io_redirect_bits_level
           & {io_wb_11_bits_robIdx_flag,
              io_wb_11_bits_robIdx_value} == _s1_flush_flushItself_T_2
           | io_wb_11_bits_robIdx_flag ^ io_redirect_bits_robIdx_flag
           ^ io_wb_11_bits_robIdx_value > io_redirect_bits_robIdx_value) | io_flush)
    | in_wb_valids_4_1
    & ~(io_redirect_valid
        & (io_redirect_bits_level
           & {io_wb_12_bits_robIdx_flag,
              io_wb_12_bits_robIdx_value} == _s1_flush_flushItself_T_2
           | io_wb_12_bits_robIdx_flag ^ io_redirect_bits_robIdx_flag
           ^ io_wb_12_bits_robIdx_value > io_redirect_bits_robIdx_value) | io_flush);
  wire        s1_valid_0 =
    s0_out_valid_0
    & ~(io_redirect_valid
        & (io_redirect_bits_level
           & {s0_out_bits_0_robIdx_flag,
              s0_out_bits_0_robIdx_value} == _s1_flush_flushItself_T_2
           | s0_out_bits_0_robIdx_flag ^ io_redirect_bits_robIdx_flag
           ^ s0_out_bits_0_robIdx_value > io_redirect_bits_robIdx_value) | io_flush);
  wire        s1_valid_1 =
    s0_out_valid_1
    & ~(io_redirect_valid
        & (io_redirect_bits_level
           & {s0_out_bits_1_robIdx_flag,
              s0_out_bits_1_robIdx_value} == _s1_flush_flushItself_T_2
           | s0_out_bits_1_robIdx_flag ^ io_redirect_bits_robIdx_flag
           ^ s0_out_bits_1_robIdx_value > io_redirect_bits_robIdx_value) | io_flush);
  wire        s1_valid_2 =
    s0_out_valid_2
    & ~(io_redirect_valid
        & (io_redirect_bits_level
           & {s0_out_bits_2_robIdx_flag,
              s0_out_bits_2_robIdx_value} == _s1_flush_flushItself_T_2
           | s0_out_bits_2_robIdx_flag ^ io_redirect_bits_robIdx_flag
           ^ s0_out_bits_2_robIdx_value > io_redirect_bits_robIdx_value) | io_flush);
  wire        s1_valid_3 =
    s0_out_valid_3
    & ~(io_redirect_valid
        & (io_redirect_bits_level
           & {s0_out_bits_3_robIdx_flag,
              s0_out_bits_3_robIdx_value} == _s1_flush_flushItself_T_2
           | s0_out_bits_3_robIdx_flag ^ io_redirect_bits_robIdx_flag
           ^ s0_out_bits_3_robIdx_value > io_redirect_bits_robIdx_value) | io_flush);
  wire        s1_valid_4 =
    s0_out_valid_4
    & ~(io_redirect_valid
        & (io_redirect_bits_level
           & {s0_out_bits_4_robIdx_flag,
              s0_out_bits_4_robIdx_value} == _s1_flush_flushItself_T_2
           | s0_out_bits_4_robIdx_flag ^ io_redirect_bits_robIdx_flag
           ^ s0_out_bits_4_robIdx_value > io_redirect_bits_robIdx_value) | io_flush);
  wire        _GEN_4 =
    current_robIdx_flag ^ s1_out_bits_robIdx_flag
    ^ current_robIdx_value > s1_out_bits_robIdx_value;
  wire        _GEN_5 = _GEN & _GEN_4;
  wire        _GEN_6 = ~_GEN | ~_GEN_4;
  wire        _wb_bits_right_oldest_T_3 =
    ~in_wb_valids_1_2 | in_wb_valids_1_1
    & (io_wb_10_bits_robIdx_flag ^ io_wb_9_bits_robIdx_flag
       ^ io_wb_10_bits_robIdx_value > io_wb_9_bits_robIdx_value);
  wire        wb_bits_res_1_bits_robIdx_flag =
    _wb_bits_right_oldest_T_3 ? io_wb_9_bits_robIdx_flag : io_wb_10_bits_robIdx_flag;
  wire [7:0]  wb_bits_res_1_bits_robIdx_value =
    _wb_bits_right_oldest_T_3 ? io_wb_9_bits_robIdx_value : io_wb_10_bits_robIdx_value;
  wire        _wb_bits_oldest_T_3 =
    ~(_wb_bits_right_oldest_T_3 ? in_wb_valids_1_1 : in_wb_valids_1_2) | in_wb_valids_1_0
    & (wb_bits_res_1_bits_robIdx_flag ^ io_wb_8_bits_robIdx_flag
       ^ wb_bits_res_1_bits_robIdx_value > io_wb_8_bits_robIdx_value);
  wire        _wb_bits_oldest_T_7 =
    ~in_wb_valids_2_1 | in_wb_valids_2_0
    & (io_wb_7_bits_robIdx_flag ^ io_wb_6_bits_robIdx_flag
       ^ io_wb_7_bits_robIdx_value > io_wb_6_bits_robIdx_value);
  wire        _wb_bits_left_oldest_T_3 =
    ~in_wb_valids_3_1 | in_wb_valids_3_0
    & (io_wb_2_bits_robIdx_flag ^ io_wb_1_bits_robIdx_flag
       ^ io_wb_2_bits_robIdx_value > io_wb_1_bits_robIdx_value);
  wire        _wb_bits_oldest_T_15 =
    ~in_wb_valids_4_1 | in_wb_valids_4_0
    & (io_wb_12_bits_robIdx_flag ^ io_wb_11_bits_robIdx_flag
       ^ io_wb_12_bits_robIdx_value > io_wb_11_bits_robIdx_value);
  wire        _enq_s1_bits_T_2 = enq_s0_valid_0 | enq_s0_valid_1 | enq_s0_valid_2;
  always @(posedge clock) begin
    if (currentValid) begin
      if (_GEN_5) begin
        current_robIdx_flag <= s1_out_bits_robIdx_flag;
        current_robIdx_value <= s1_out_bits_robIdx_value;
        current_ftqPtr_value <= 6'h0;
        current_ftqOffset <= 4'h0;
        current_hasException <= s1_out_bits_hasException;
      end
      if (_GEN) begin
        if (_GEN_4) begin
          current_exceptionVec_0 <= s1_out_bits_exceptionVec_0;
          current_exceptionVec_1 <= s1_out_bits_exceptionVec_1;
          current_exceptionVec_2 <= s1_out_bits_exceptionVec_2;
          current_exceptionVec_3 <= s1_out_bits_exceptionVec_3;
          current_exceptionVec_4 <= s1_out_bits_exceptionVec_4;
          current_exceptionVec_5 <= s1_out_bits_exceptionVec_5;
          current_exceptionVec_6 <= s1_out_bits_exceptionVec_6;
          current_exceptionVec_7 <= s1_out_bits_exceptionVec_7;
          current_exceptionVec_8 <= s1_out_bits_exceptionVec_8;
          current_exceptionVec_9 <= s1_out_bits_exceptionVec_9;
          current_exceptionVec_10 <= s1_out_bits_exceptionVec_10;
          current_exceptionVec_11 <= s1_out_bits_exceptionVec_11;
          current_exceptionVec_12 <= s1_out_bits_exceptionVec_12;
          current_exceptionVec_13 <= s1_out_bits_exceptionVec_13;
          current_exceptionVec_14 <= s1_out_bits_exceptionVec_14;
          current_exceptionVec_15 <= s1_out_bits_exceptionVec_15;
          current_exceptionVec_16 <= s1_out_bits_exceptionVec_16;
          current_exceptionVec_17 <= s1_out_bits_exceptionVec_17;
          current_exceptionVec_18 <= s1_out_bits_exceptionVec_18;
          current_exceptionVec_19 <= s1_out_bits_exceptionVec_19;
          current_exceptionVec_20 <= s1_out_bits_exceptionVec_20;
          current_exceptionVec_21 <= s1_out_bits_exceptionVec_21;
          current_exceptionVec_22 <= s1_out_bits_exceptionVec_22;
          current_exceptionVec_23 <= s1_out_bits_exceptionVec_23;
          current_flushPipe <= s1_out_bits_flushPipe;
          current_replayInst <= s1_out_bits_replayInst;
          current_trigger_backendHit_0 <= s1_out_bits_trigger_backendHit_0;
          current_trigger_backendHit_1 <= s1_out_bits_trigger_backendHit_1;
          current_trigger_backendHit_2 <= s1_out_bits_trigger_backendHit_2;
          current_trigger_backendHit_3 <= s1_out_bits_trigger_backendHit_3;
          current_trigger_backendCanFire_0 <= s1_out_bits_trigger_backendCanFire_0;
          current_trigger_backendCanFire_1 <= s1_out_bits_trigger_backendCanFire_1;
          current_trigger_backendCanFire_2 <= s1_out_bits_trigger_backendCanFire_2;
          current_trigger_backendCanFire_3 <= s1_out_bits_trigger_backendCanFire_3;
        end
        else begin
          if (_GEN_3) begin
            current_exceptionVec_0 <= _GEN_2[0];
            current_exceptionVec_1 <= _GEN_2[1];
            current_exceptionVec_2 <= _GEN_2[2];
            current_exceptionVec_3 <= _GEN_2[3];
            current_exceptionVec_4 <= _GEN_2[4];
            current_exceptionVec_5 <= _GEN_2[5];
            current_exceptionVec_6 <= _GEN_2[6];
            current_exceptionVec_7 <= _GEN_2[7];
            current_exceptionVec_8 <= _GEN_2[8];
            current_exceptionVec_9 <= _GEN_2[9];
            current_exceptionVec_10 <= _GEN_2[10];
            current_exceptionVec_11 <= _GEN_2[11];
            current_exceptionVec_12 <= _GEN_2[12];
            current_exceptionVec_13 <= _GEN_2[13];
            current_exceptionVec_14 <= _GEN_2[14];
            current_exceptionVec_15 <= _GEN_2[15];
            current_exceptionVec_16 <= _GEN_2[16];
            current_exceptionVec_17 <= _GEN_2[17];
            current_exceptionVec_18 <= _GEN_2[18];
            current_exceptionVec_19 <= _GEN_2[19];
            current_exceptionVec_20 <= _GEN_2[20];
            current_exceptionVec_21 <= _GEN_2[21];
            current_exceptionVec_22 <= _GEN_2[22];
            current_exceptionVec_23 <= _GEN_2[23];
          end
          current_flushPipe <= _GEN_3 & s1_out_bits_flushPipe | current_flushPipe;
          current_replayInst <= _GEN_3 & s1_out_bits_replayInst | current_replayInst;
          current_trigger_backendHit_0 <=
            _GEN_3 & s1_out_bits_trigger_backendHit_0 | current_trigger_backendHit_0;
          current_trigger_backendHit_1 <=
            _GEN_3 & s1_out_bits_trigger_backendHit_1 | current_trigger_backendHit_1;
          current_trigger_backendHit_2 <=
            _GEN_3 & s1_out_bits_trigger_backendHit_2 | current_trigger_backendHit_2;
          current_trigger_backendHit_3 <=
            _GEN_3 & s1_out_bits_trigger_backendHit_3 | current_trigger_backendHit_3;
          current_trigger_backendCanFire_0 <=
            _GEN_3 & s1_out_bits_trigger_backendCanFire_0
            | current_trigger_backendCanFire_0;
          current_trigger_backendCanFire_1 <=
            _GEN_3 & s1_out_bits_trigger_backendCanFire_1
            | current_trigger_backendCanFire_1;
          current_trigger_backendCanFire_2 <=
            _GEN_3 & s1_out_bits_trigger_backendCanFire_2
            | current_trigger_backendCanFire_2;
          current_trigger_backendCanFire_3 <=
            _GEN_3 & s1_out_bits_trigger_backendCanFire_3
            | current_trigger_backendCanFire_3;
        end
      end
      current_singleStep <= ~_GEN_5 & current_singleStep;
      current_crossPageIPFFix <= ~_GEN_5 & current_crossPageIPFFix;
      current_trigger_frontendHit_0 <= _GEN_6 & current_trigger_frontendHit_0;
      current_trigger_frontendHit_1 <= _GEN_6 & current_trigger_frontendHit_1;
      current_trigger_frontendHit_2 <= _GEN_6 & current_trigger_frontendHit_2;
      current_trigger_frontendHit_3 <= _GEN_6 & current_trigger_frontendHit_3;
      current_trigger_frontendCanFire_0 <= _GEN_6 & current_trigger_frontendCanFire_0;
      current_trigger_frontendCanFire_1 <= _GEN_6 & current_trigger_frontendCanFire_1;
      current_trigger_frontendCanFire_2 <= _GEN_6 & current_trigger_frontendCanFire_2;
      current_trigger_frontendCanFire_3 <= _GEN_6 & current_trigger_frontendCanFire_3;
      current_vstartEn <= ~_GEN_5 & current_vstartEn;
    end
    else begin
      if (_GEN) begin
        current_robIdx_flag <= s1_out_bits_robIdx_flag;
        current_robIdx_value <= s1_out_bits_robIdx_value;
        current_ftqPtr_value <= 6'h0;
        current_ftqOffset <= 4'h0;
        current_hasException <= s1_out_bits_hasException;
        current_exceptionVec_0 <= s1_out_bits_exceptionVec_0;
        current_exceptionVec_1 <= s1_out_bits_exceptionVec_1;
        current_exceptionVec_2 <= s1_out_bits_exceptionVec_2;
        current_exceptionVec_3 <= s1_out_bits_exceptionVec_3;
        current_exceptionVec_4 <= s1_out_bits_exceptionVec_4;
        current_exceptionVec_5 <= s1_out_bits_exceptionVec_5;
        current_exceptionVec_6 <= s1_out_bits_exceptionVec_6;
        current_exceptionVec_7 <= s1_out_bits_exceptionVec_7;
        current_exceptionVec_8 <= s1_out_bits_exceptionVec_8;
        current_exceptionVec_9 <= s1_out_bits_exceptionVec_9;
        current_exceptionVec_10 <= s1_out_bits_exceptionVec_10;
        current_exceptionVec_11 <= s1_out_bits_exceptionVec_11;
        current_exceptionVec_12 <= s1_out_bits_exceptionVec_12;
        current_exceptionVec_13 <= s1_out_bits_exceptionVec_13;
        current_exceptionVec_14 <= s1_out_bits_exceptionVec_14;
        current_exceptionVec_15 <= s1_out_bits_exceptionVec_15;
        current_exceptionVec_16 <= s1_out_bits_exceptionVec_16;
        current_exceptionVec_17 <= s1_out_bits_exceptionVec_17;
        current_exceptionVec_18 <= s1_out_bits_exceptionVec_18;
        current_exceptionVec_19 <= s1_out_bits_exceptionVec_19;
        current_exceptionVec_20 <= s1_out_bits_exceptionVec_20;
        current_exceptionVec_21 <= s1_out_bits_exceptionVec_21;
        current_exceptionVec_22 <= s1_out_bits_exceptionVec_22;
        current_exceptionVec_23 <= s1_out_bits_exceptionVec_23;
        current_flushPipe <= s1_out_bits_flushPipe;
        current_replayInst <= s1_out_bits_replayInst;
        current_trigger_backendHit_0 <= s1_out_bits_trigger_backendHit_0;
        current_trigger_backendHit_1 <= s1_out_bits_trigger_backendHit_1;
        current_trigger_backendHit_2 <= s1_out_bits_trigger_backendHit_2;
        current_trigger_backendHit_3 <= s1_out_bits_trigger_backendHit_3;
        current_trigger_backendCanFire_0 <= s1_out_bits_trigger_backendCanFire_0;
        current_trigger_backendCanFire_1 <= s1_out_bits_trigger_backendCanFire_1;
        current_trigger_backendCanFire_2 <= s1_out_bits_trigger_backendCanFire_2;
        current_trigger_backendCanFire_3 <= s1_out_bits_trigger_backendCanFire_3;
      end
      else begin
        if (_GEN_0) begin
          current_robIdx_flag <= enq_s1_bits_robIdx_flag;
          current_robIdx_value <= enq_s1_bits_robIdx_value;
          current_ftqPtr_value <= enq_s1_bits_ftqPtr_value;
          current_ftqOffset <= enq_s1_bits_ftqOffset;
          current_hasException <= enq_s1_bits_hasException;
          current_exceptionVec_0 <= enq_s1_bits_exceptionVec_0;
          current_exceptionVec_1 <= enq_s1_bits_exceptionVec_1;
          current_exceptionVec_2 <= enq_s1_bits_exceptionVec_2;
          current_exceptionVec_12 <= enq_s1_bits_exceptionVec_12;
          current_exceptionVec_20 <= enq_s1_bits_exceptionVec_20;
          current_exceptionVec_22 <= enq_s1_bits_exceptionVec_22;
          current_flushPipe <= enq_s1_bits_flushPipe;
        end
        current_exceptionVec_3 <= ~_GEN_0 & current_exceptionVec_3;
        current_exceptionVec_4 <= ~_GEN_0 & current_exceptionVec_4;
        current_exceptionVec_5 <= ~_GEN_0 & current_exceptionVec_5;
        current_exceptionVec_6 <= ~_GEN_0 & current_exceptionVec_6;
        current_exceptionVec_7 <= ~_GEN_0 & current_exceptionVec_7;
        current_exceptionVec_8 <= ~_GEN_0 & current_exceptionVec_8;
        current_exceptionVec_9 <= ~_GEN_0 & current_exceptionVec_9;
        current_exceptionVec_10 <= ~_GEN_0 & current_exceptionVec_10;
        current_exceptionVec_11 <= ~_GEN_0 & current_exceptionVec_11;
        current_exceptionVec_13 <= ~_GEN_0 & current_exceptionVec_13;
        current_exceptionVec_14 <= ~_GEN_0 & current_exceptionVec_14;
        current_exceptionVec_15 <= ~_GEN_0 & current_exceptionVec_15;
        current_exceptionVec_16 <= ~_GEN_0 & current_exceptionVec_16;
        current_exceptionVec_17 <= ~_GEN_0 & current_exceptionVec_17;
        current_exceptionVec_18 <= ~_GEN_0 & current_exceptionVec_18;
        current_exceptionVec_19 <= ~_GEN_0 & current_exceptionVec_19;
        current_exceptionVec_21 <= ~_GEN_0 & current_exceptionVec_21;
        current_exceptionVec_23 <= ~_GEN_0 & current_exceptionVec_23;
        current_replayInst <= ~_GEN_0 & current_replayInst;
        current_trigger_backendHit_0 <= ~_GEN_0 & current_trigger_backendHit_0;
        current_trigger_backendHit_1 <= ~_GEN_0 & current_trigger_backendHit_1;
        current_trigger_backendHit_2 <= ~_GEN_0 & current_trigger_backendHit_2;
        current_trigger_backendHit_3 <= ~_GEN_0 & current_trigger_backendHit_3;
        current_trigger_backendCanFire_0 <= ~_GEN_0 & current_trigger_backendCanFire_0;
        current_trigger_backendCanFire_1 <= ~_GEN_0 & current_trigger_backendCanFire_1;
        current_trigger_backendCanFire_2 <= ~_GEN_0 & current_trigger_backendCanFire_2;
        current_trigger_backendCanFire_3 <= ~_GEN_0 & current_trigger_backendCanFire_3;
      end
      current_singleStep <=
        ~_GEN & (_GEN_0 ? enq_s1_bits_singleStep : current_singleStep);
      current_crossPageIPFFix <=
        ~_GEN & (_GEN_0 ? enq_s1_bits_crossPageIPFFix : current_crossPageIPFFix);
      current_trigger_frontendHit_0 <=
        ~_GEN
        & (_GEN_0 ? enq_s1_bits_trigger_frontendHit_0 : current_trigger_frontendHit_0);
      current_trigger_frontendHit_1 <=
        ~_GEN
        & (_GEN_0 ? enq_s1_bits_trigger_frontendHit_1 : current_trigger_frontendHit_1);
      current_trigger_frontendHit_2 <=
        ~_GEN
        & (_GEN_0 ? enq_s1_bits_trigger_frontendHit_2 : current_trigger_frontendHit_2);
      current_trigger_frontendHit_3 <=
        ~_GEN
        & (_GEN_0 ? enq_s1_bits_trigger_frontendHit_3 : current_trigger_frontendHit_3);
      current_trigger_frontendCanFire_0 <=
        ~_GEN
        & (_GEN_0
             ? enq_s1_bits_trigger_frontendCanFire_0
             : current_trigger_frontendCanFire_0);
      current_trigger_frontendCanFire_1 <=
        ~_GEN
        & (_GEN_0
             ? enq_s1_bits_trigger_frontendCanFire_1
             : current_trigger_frontendCanFire_1);
      current_trigger_frontendCanFire_2 <=
        ~_GEN
        & (_GEN_0
             ? enq_s1_bits_trigger_frontendCanFire_2
             : current_trigger_frontendCanFire_2);
      current_trigger_frontendCanFire_3 <=
        ~_GEN
        & (_GEN_0
             ? enq_s1_bits_trigger_frontendCanFire_3
             : current_trigger_frontendCanFire_3);
      current_vstartEn <= ~_GEN_1 & current_vstartEn;
    end
    if (currentValid ? _GEN_5 : _GEN_1)
      current_vstart <= 64'h0;
    lastCycleFlush <= io_flush;
    s0_out_valid_0 <= wb_valid_0;
    s0_out_valid_1 <= wb_valid_1;
    s0_out_valid_2 <= wb_valid_2;
    s0_out_valid_3 <= _wb_valid_T_66;
    s0_out_valid_4 <= wb_valid_4;
    if (wb_valid_0) begin
      s0_out_bits_0_robIdx_flag <= io_wb_0_bits_robIdx_flag;
      s0_out_bits_0_robIdx_value <= io_wb_0_bits_robIdx_value;
      s0_out_bits_0_hasException <= io_wb_0_bits_hasException;
      s0_out_bits_0_exceptionVec_2 <= io_wb_0_bits_exceptionVec_2;
      s0_out_bits_0_exceptionVec_3 <= io_wb_0_bits_exceptionVec_3;
      s0_out_bits_0_exceptionVec_8 <= io_wb_0_bits_exceptionVec_8;
      s0_out_bits_0_exceptionVec_9 <= io_wb_0_bits_exceptionVec_9;
      s0_out_bits_0_exceptionVec_10 <= io_wb_0_bits_exceptionVec_10;
      s0_out_bits_0_exceptionVec_11 <= io_wb_0_bits_exceptionVec_11;
      s0_out_bits_0_exceptionVec_22 <= io_wb_0_bits_exceptionVec_22;
      s0_out_bits_0_flushPipe <= io_wb_0_bits_flushPipe;
    end
    s0_out_bits_0_exceptionVec_0 <= ~wb_valid_0 & s0_out_bits_0_exceptionVec_0;
    s0_out_bits_0_exceptionVec_1 <= ~wb_valid_0 & s0_out_bits_0_exceptionVec_1;
    s0_out_bits_0_exceptionVec_4 <= ~wb_valid_0 & s0_out_bits_0_exceptionVec_4;
    s0_out_bits_0_exceptionVec_5 <= ~wb_valid_0 & s0_out_bits_0_exceptionVec_5;
    s0_out_bits_0_exceptionVec_6 <= ~wb_valid_0 & s0_out_bits_0_exceptionVec_6;
    s0_out_bits_0_exceptionVec_7 <= ~wb_valid_0 & s0_out_bits_0_exceptionVec_7;
    s0_out_bits_0_exceptionVec_12 <= ~wb_valid_0 & s0_out_bits_0_exceptionVec_12;
    s0_out_bits_0_exceptionVec_13 <= ~wb_valid_0 & s0_out_bits_0_exceptionVec_13;
    s0_out_bits_0_exceptionVec_14 <= ~wb_valid_0 & s0_out_bits_0_exceptionVec_14;
    s0_out_bits_0_exceptionVec_15 <= ~wb_valid_0 & s0_out_bits_0_exceptionVec_15;
    s0_out_bits_0_exceptionVec_16 <= ~wb_valid_0 & s0_out_bits_0_exceptionVec_16;
    s0_out_bits_0_exceptionVec_17 <= ~wb_valid_0 & s0_out_bits_0_exceptionVec_17;
    s0_out_bits_0_exceptionVec_18 <= ~wb_valid_0 & s0_out_bits_0_exceptionVec_18;
    s0_out_bits_0_exceptionVec_19 <= ~wb_valid_0 & s0_out_bits_0_exceptionVec_19;
    s0_out_bits_0_exceptionVec_20 <= ~wb_valid_0 & s0_out_bits_0_exceptionVec_20;
    s0_out_bits_0_exceptionVec_21 <= ~wb_valid_0 & s0_out_bits_0_exceptionVec_21;
    s0_out_bits_0_exceptionVec_23 <= ~wb_valid_0 & s0_out_bits_0_exceptionVec_23;
    if (wb_valid_1) begin
      s0_out_bits_1_robIdx_flag <=
        _wb_bits_oldest_T_3 ? io_wb_8_bits_robIdx_flag : wb_bits_res_1_bits_robIdx_flag;
      s0_out_bits_1_robIdx_value <=
        _wb_bits_oldest_T_3 ? io_wb_8_bits_robIdx_value : wb_bits_res_1_bits_robIdx_value;
      s0_out_bits_1_hasException <=
        _wb_bits_oldest_T_3
          ? io_wb_8_bits_hasException
          : _wb_bits_right_oldest_T_3
              ? io_wb_9_bits_hasException
              : io_wb_10_bits_hasException;
      s0_out_bits_1_exceptionVec_0 <= _wb_bits_oldest_T_3 & io_wb_8_bits_exceptionVec_0;
      s0_out_bits_1_exceptionVec_1 <= _wb_bits_oldest_T_3 & io_wb_8_bits_exceptionVec_1;
      s0_out_bits_1_exceptionVec_2 <= _wb_bits_oldest_T_3 & io_wb_8_bits_exceptionVec_2;
      s0_out_bits_1_exceptionVec_3 <= _wb_bits_oldest_T_3 & io_wb_8_bits_exceptionVec_3;
      s0_out_bits_1_exceptionVec_4 <=
        _wb_bits_oldest_T_3
          ? io_wb_8_bits_exceptionVec_4
          : _wb_bits_right_oldest_T_3
              ? io_wb_9_bits_exceptionVec_4
              : io_wb_10_bits_exceptionVec_4;
      s0_out_bits_1_exceptionVec_5 <=
        _wb_bits_oldest_T_3
          ? io_wb_8_bits_exceptionVec_5
          : _wb_bits_right_oldest_T_3
              ? io_wb_9_bits_exceptionVec_5
              : io_wb_10_bits_exceptionVec_5;
      s0_out_bits_1_exceptionVec_6 <= _wb_bits_oldest_T_3 & io_wb_8_bits_exceptionVec_6;
      s0_out_bits_1_exceptionVec_7 <= _wb_bits_oldest_T_3 & io_wb_8_bits_exceptionVec_7;
      s0_out_bits_1_exceptionVec_8 <= _wb_bits_oldest_T_3 & io_wb_8_bits_exceptionVec_8;
      s0_out_bits_1_exceptionVec_9 <= _wb_bits_oldest_T_3 & io_wb_8_bits_exceptionVec_9;
      s0_out_bits_1_exceptionVec_10 <= _wb_bits_oldest_T_3 & io_wb_8_bits_exceptionVec_10;
      s0_out_bits_1_exceptionVec_11 <= _wb_bits_oldest_T_3 & io_wb_8_bits_exceptionVec_11;
      s0_out_bits_1_exceptionVec_12 <= _wb_bits_oldest_T_3 & io_wb_8_bits_exceptionVec_12;
      s0_out_bits_1_exceptionVec_13 <=
        _wb_bits_oldest_T_3
          ? io_wb_8_bits_exceptionVec_13
          : _wb_bits_right_oldest_T_3
              ? io_wb_9_bits_exceptionVec_13
              : io_wb_10_bits_exceptionVec_13;
      s0_out_bits_1_exceptionVec_14 <= _wb_bits_oldest_T_3 & io_wb_8_bits_exceptionVec_14;
      s0_out_bits_1_exceptionVec_15 <= _wb_bits_oldest_T_3 & io_wb_8_bits_exceptionVec_15;
      s0_out_bits_1_exceptionVec_16 <= _wb_bits_oldest_T_3 & io_wb_8_bits_exceptionVec_16;
      s0_out_bits_1_exceptionVec_17 <= _wb_bits_oldest_T_3 & io_wb_8_bits_exceptionVec_17;
      s0_out_bits_1_exceptionVec_18 <= _wb_bits_oldest_T_3 & io_wb_8_bits_exceptionVec_18;
      s0_out_bits_1_exceptionVec_19 <= _wb_bits_oldest_T_3 & io_wb_8_bits_exceptionVec_19;
      s0_out_bits_1_exceptionVec_20 <= _wb_bits_oldest_T_3 & io_wb_8_bits_exceptionVec_20;
      s0_out_bits_1_exceptionVec_21 <=
        _wb_bits_oldest_T_3
          ? io_wb_8_bits_exceptionVec_21
          : _wb_bits_right_oldest_T_3
              ? io_wb_9_bits_exceptionVec_21
              : io_wb_10_bits_exceptionVec_21;
      s0_out_bits_1_exceptionVec_22 <= _wb_bits_oldest_T_3 & io_wb_8_bits_exceptionVec_22;
      s0_out_bits_1_exceptionVec_23 <= _wb_bits_oldest_T_3 & io_wb_8_bits_exceptionVec_23;
      s0_out_bits_1_flushPipe <=
        _wb_bits_oldest_T_3
          ? io_wb_8_bits_flushPipe
          : _wb_bits_right_oldest_T_3 ? io_wb_9_bits_flushPipe : io_wb_10_bits_flushPipe;
      s0_out_bits_1_replayInst <=
        _wb_bits_oldest_T_3
          ? io_wb_8_bits_replayInst
          : _wb_bits_right_oldest_T_3
              ? io_wb_9_bits_replayInst
              : io_wb_10_bits_replayInst;
      s0_out_bits_1_trigger_backendHit_0 <=
        _wb_bits_oldest_T_3
          ? io_wb_8_bits_trigger_backendHit_0
          : _wb_bits_right_oldest_T_3
              ? io_wb_9_bits_trigger_backendHit_0
              : io_wb_10_bits_trigger_backendHit_0;
      s0_out_bits_1_trigger_backendHit_1 <=
        _wb_bits_oldest_T_3
          ? io_wb_8_bits_trigger_backendHit_1
          : _wb_bits_right_oldest_T_3
              ? io_wb_9_bits_trigger_backendHit_1
              : io_wb_10_bits_trigger_backendHit_1;
      s0_out_bits_1_trigger_backendHit_2 <=
        _wb_bits_oldest_T_3
          ? io_wb_8_bits_trigger_backendHit_2
          : _wb_bits_right_oldest_T_3
              ? io_wb_9_bits_trigger_backendHit_2
              : io_wb_10_bits_trigger_backendHit_2;
      s0_out_bits_1_trigger_backendHit_3 <=
        _wb_bits_oldest_T_3
          ? io_wb_8_bits_trigger_backendHit_3
          : _wb_bits_right_oldest_T_3
              ? io_wb_9_bits_trigger_backendHit_3
              : io_wb_10_bits_trigger_backendHit_3;
      s0_out_bits_1_trigger_backendCanFire_0 <=
        _wb_bits_oldest_T_3
          ? io_wb_8_bits_trigger_backendCanFire_0
          : _wb_bits_right_oldest_T_3
              ? io_wb_9_bits_trigger_backendCanFire_0
              : io_wb_10_bits_trigger_backendCanFire_0;
      s0_out_bits_1_trigger_backendCanFire_1 <=
        _wb_bits_oldest_T_3
          ? io_wb_8_bits_trigger_backendCanFire_1
          : _wb_bits_right_oldest_T_3
              ? io_wb_9_bits_trigger_backendCanFire_1
              : io_wb_10_bits_trigger_backendCanFire_1;
      s0_out_bits_1_trigger_backendCanFire_2 <=
        _wb_bits_oldest_T_3
          ? io_wb_8_bits_trigger_backendCanFire_2
          : _wb_bits_right_oldest_T_3
              ? io_wb_9_bits_trigger_backendCanFire_2
              : io_wb_10_bits_trigger_backendCanFire_2;
      s0_out_bits_1_trigger_backendCanFire_3 <=
        _wb_bits_oldest_T_3
          ? io_wb_8_bits_trigger_backendCanFire_3
          : _wb_bits_right_oldest_T_3
              ? io_wb_9_bits_trigger_backendCanFire_3
              : io_wb_10_bits_trigger_backendCanFire_3;
    end
    if (wb_valid_2) begin
      s0_out_bits_2_robIdx_flag <=
        _wb_bits_oldest_T_7 ? io_wb_6_bits_robIdx_flag : io_wb_7_bits_robIdx_flag;
      s0_out_bits_2_robIdx_value <=
        _wb_bits_oldest_T_7 ? io_wb_6_bits_robIdx_value : io_wb_7_bits_robIdx_value;
      s0_out_bits_2_hasException <=
        _wb_bits_oldest_T_7 ? io_wb_6_bits_hasException : io_wb_7_bits_hasException;
      s0_out_bits_2_exceptionVec_0 <= _wb_bits_oldest_T_7 & io_wb_6_bits_exceptionVec_0;
      s0_out_bits_2_exceptionVec_1 <= _wb_bits_oldest_T_7 & io_wb_6_bits_exceptionVec_1;
      s0_out_bits_2_exceptionVec_2 <= _wb_bits_oldest_T_7 & io_wb_6_bits_exceptionVec_2;
      s0_out_bits_2_exceptionVec_3 <=
        _wb_bits_oldest_T_7 ? io_wb_6_bits_exceptionVec_3 : io_wb_7_bits_exceptionVec_3;
      s0_out_bits_2_exceptionVec_4 <= _wb_bits_oldest_T_7 & io_wb_6_bits_exceptionVec_4;
      s0_out_bits_2_exceptionVec_5 <= _wb_bits_oldest_T_7 & io_wb_6_bits_exceptionVec_5;
      s0_out_bits_2_exceptionVec_6 <=
        _wb_bits_oldest_T_7 ? io_wb_6_bits_exceptionVec_6 : io_wb_7_bits_exceptionVec_6;
      s0_out_bits_2_exceptionVec_7 <=
        _wb_bits_oldest_T_7 ? io_wb_6_bits_exceptionVec_7 : io_wb_7_bits_exceptionVec_7;
      s0_out_bits_2_exceptionVec_8 <= _wb_bits_oldest_T_7 & io_wb_6_bits_exceptionVec_8;
      s0_out_bits_2_exceptionVec_9 <= _wb_bits_oldest_T_7 & io_wb_6_bits_exceptionVec_9;
      s0_out_bits_2_exceptionVec_10 <= _wb_bits_oldest_T_7 & io_wb_6_bits_exceptionVec_10;
      s0_out_bits_2_exceptionVec_11 <= _wb_bits_oldest_T_7 & io_wb_6_bits_exceptionVec_11;
      s0_out_bits_2_exceptionVec_12 <= _wb_bits_oldest_T_7 & io_wb_6_bits_exceptionVec_12;
      s0_out_bits_2_exceptionVec_13 <= _wb_bits_oldest_T_7 & io_wb_6_bits_exceptionVec_13;
      s0_out_bits_2_exceptionVec_14 <= _wb_bits_oldest_T_7 & io_wb_6_bits_exceptionVec_14;
      s0_out_bits_2_exceptionVec_15 <=
        _wb_bits_oldest_T_7 ? io_wb_6_bits_exceptionVec_15 : io_wb_7_bits_exceptionVec_15;
      s0_out_bits_2_exceptionVec_16 <= _wb_bits_oldest_T_7 & io_wb_6_bits_exceptionVec_16;
      s0_out_bits_2_exceptionVec_17 <= _wb_bits_oldest_T_7 & io_wb_6_bits_exceptionVec_17;
      s0_out_bits_2_exceptionVec_18 <= _wb_bits_oldest_T_7 & io_wb_6_bits_exceptionVec_18;
      s0_out_bits_2_exceptionVec_19 <= _wb_bits_oldest_T_7 & io_wb_6_bits_exceptionVec_19;
      s0_out_bits_2_exceptionVec_20 <= _wb_bits_oldest_T_7 & io_wb_6_bits_exceptionVec_20;
      s0_out_bits_2_exceptionVec_21 <= _wb_bits_oldest_T_7 & io_wb_6_bits_exceptionVec_21;
      s0_out_bits_2_exceptionVec_22 <= _wb_bits_oldest_T_7 & io_wb_6_bits_exceptionVec_22;
      s0_out_bits_2_exceptionVec_23 <=
        _wb_bits_oldest_T_7 ? io_wb_6_bits_exceptionVec_23 : io_wb_7_bits_exceptionVec_23;
      s0_out_bits_2_trigger_backendHit_0 <=
        _wb_bits_oldest_T_7
          ? io_wb_6_bits_trigger_backendHit_0
          : io_wb_7_bits_trigger_backendHit_0;
      s0_out_bits_2_trigger_backendHit_1 <=
        _wb_bits_oldest_T_7
          ? io_wb_6_bits_trigger_backendHit_1
          : io_wb_7_bits_trigger_backendHit_1;
      s0_out_bits_2_trigger_backendHit_2 <=
        _wb_bits_oldest_T_7
          ? io_wb_6_bits_trigger_backendHit_2
          : io_wb_7_bits_trigger_backendHit_2;
      s0_out_bits_2_trigger_backendHit_3 <=
        _wb_bits_oldest_T_7
          ? io_wb_6_bits_trigger_backendHit_3
          : io_wb_7_bits_trigger_backendHit_3;
      s0_out_bits_2_trigger_backendCanFire_0 <=
        _wb_bits_oldest_T_7
          ? io_wb_6_bits_trigger_backendCanFire_0
          : io_wb_7_bits_trigger_backendCanFire_0;
      s0_out_bits_2_trigger_backendCanFire_1 <=
        _wb_bits_oldest_T_7
          ? io_wb_6_bits_trigger_backendCanFire_1
          : io_wb_7_bits_trigger_backendCanFire_1;
      s0_out_bits_2_trigger_backendCanFire_2 <=
        _wb_bits_oldest_T_7
          ? io_wb_6_bits_trigger_backendCanFire_2
          : io_wb_7_bits_trigger_backendCanFire_2;
      s0_out_bits_2_trigger_backendCanFire_3 <=
        _wb_bits_oldest_T_7
          ? io_wb_6_bits_trigger_backendCanFire_3
          : io_wb_7_bits_trigger_backendCanFire_3;
    end
    if (_wb_valid_T_66) begin
      s0_out_bits_3_robIdx_flag <=
        _wb_bits_left_oldest_T_3 ? io_wb_1_bits_robIdx_flag : io_wb_2_bits_robIdx_flag;
      s0_out_bits_3_robIdx_value <=
        _wb_bits_left_oldest_T_3 ? io_wb_1_bits_robIdx_value : io_wb_2_bits_robIdx_value;
      s0_out_bits_3_hasException <=
        _wb_bits_left_oldest_T_3 ? io_wb_1_bits_hasException : io_wb_2_bits_hasException;
      s0_out_bits_3_exceptionVec_2 <=
        _wb_bits_left_oldest_T_3
          ? io_wb_1_bits_exceptionVec_2
          : io_wb_2_bits_exceptionVec_2;
    end
    s0_out_bits_3_exceptionVec_0 <= ~_wb_valid_T_66 & s0_out_bits_3_exceptionVec_0;
    s0_out_bits_3_exceptionVec_1 <= ~_wb_valid_T_66 & s0_out_bits_3_exceptionVec_1;
    s0_out_bits_3_exceptionVec_3 <= ~_wb_valid_T_66 & s0_out_bits_3_exceptionVec_3;
    s0_out_bits_3_exceptionVec_4 <= ~_wb_valid_T_66 & s0_out_bits_3_exceptionVec_4;
    s0_out_bits_3_exceptionVec_5 <= ~_wb_valid_T_66 & s0_out_bits_3_exceptionVec_5;
    s0_out_bits_3_exceptionVec_6 <= ~_wb_valid_T_66 & s0_out_bits_3_exceptionVec_6;
    s0_out_bits_3_exceptionVec_7 <= ~_wb_valid_T_66 & s0_out_bits_3_exceptionVec_7;
    s0_out_bits_3_exceptionVec_8 <= ~_wb_valid_T_66 & s0_out_bits_3_exceptionVec_8;
    s0_out_bits_3_exceptionVec_9 <= ~_wb_valid_T_66 & s0_out_bits_3_exceptionVec_9;
    s0_out_bits_3_exceptionVec_10 <= ~_wb_valid_T_66 & s0_out_bits_3_exceptionVec_10;
    s0_out_bits_3_exceptionVec_11 <= ~_wb_valid_T_66 & s0_out_bits_3_exceptionVec_11;
    s0_out_bits_3_exceptionVec_12 <= ~_wb_valid_T_66 & s0_out_bits_3_exceptionVec_12;
    s0_out_bits_3_exceptionVec_13 <= ~_wb_valid_T_66 & s0_out_bits_3_exceptionVec_13;
    s0_out_bits_3_exceptionVec_14 <= ~_wb_valid_T_66 & s0_out_bits_3_exceptionVec_14;
    s0_out_bits_3_exceptionVec_15 <= ~_wb_valid_T_66 & s0_out_bits_3_exceptionVec_15;
    s0_out_bits_3_exceptionVec_16 <= ~_wb_valid_T_66 & s0_out_bits_3_exceptionVec_16;
    s0_out_bits_3_exceptionVec_17 <= ~_wb_valid_T_66 & s0_out_bits_3_exceptionVec_17;
    s0_out_bits_3_exceptionVec_18 <= ~_wb_valid_T_66 & s0_out_bits_3_exceptionVec_18;
    s0_out_bits_3_exceptionVec_19 <= ~_wb_valid_T_66 & s0_out_bits_3_exceptionVec_19;
    s0_out_bits_3_exceptionVec_20 <= ~_wb_valid_T_66 & s0_out_bits_3_exceptionVec_20;
    s0_out_bits_3_exceptionVec_21 <= ~_wb_valid_T_66 & s0_out_bits_3_exceptionVec_21;
    s0_out_bits_3_exceptionVec_22 <= ~_wb_valid_T_66 & s0_out_bits_3_exceptionVec_22;
    s0_out_bits_3_exceptionVec_23 <= ~_wb_valid_T_66 & s0_out_bits_3_exceptionVec_23;
    if (wb_valid_4) begin
      s0_out_bits_4_robIdx_flag <=
        _wb_bits_oldest_T_15 ? io_wb_11_bits_robIdx_flag : io_wb_12_bits_robIdx_flag;
      s0_out_bits_4_robIdx_value <=
        _wb_bits_oldest_T_15 ? io_wb_11_bits_robIdx_value : io_wb_12_bits_robIdx_value;
      s0_out_bits_4_hasException <=
        _wb_bits_oldest_T_15 ? io_wb_11_bits_hasException : io_wb_12_bits_hasException;
      s0_out_bits_4_exceptionVec_0 <= _wb_bits_oldest_T_15 & io_wb_11_bits_exceptionVec_0;
      s0_out_bits_4_exceptionVec_1 <= _wb_bits_oldest_T_15 & io_wb_11_bits_exceptionVec_1;
      s0_out_bits_4_exceptionVec_2 <= _wb_bits_oldest_T_15 & io_wb_11_bits_exceptionVec_2;
      s0_out_bits_4_exceptionVec_3 <= _wb_bits_oldest_T_15 & io_wb_11_bits_exceptionVec_3;
      s0_out_bits_4_exceptionVec_4 <=
        _wb_bits_oldest_T_15
          ? io_wb_11_bits_exceptionVec_4
          : io_wb_12_bits_exceptionVec_4;
      s0_out_bits_4_exceptionVec_5 <=
        _wb_bits_oldest_T_15
          ? io_wb_11_bits_exceptionVec_5
          : io_wb_12_bits_exceptionVec_5;
      s0_out_bits_4_exceptionVec_6 <=
        _wb_bits_oldest_T_15
          ? io_wb_11_bits_exceptionVec_6
          : io_wb_12_bits_exceptionVec_6;
      s0_out_bits_4_exceptionVec_7 <=
        _wb_bits_oldest_T_15
          ? io_wb_11_bits_exceptionVec_7
          : io_wb_12_bits_exceptionVec_7;
      s0_out_bits_4_exceptionVec_8 <= _wb_bits_oldest_T_15 & io_wb_11_bits_exceptionVec_8;
      s0_out_bits_4_exceptionVec_9 <= _wb_bits_oldest_T_15 & io_wb_11_bits_exceptionVec_9;
      s0_out_bits_4_exceptionVec_10 <=
        _wb_bits_oldest_T_15 & io_wb_11_bits_exceptionVec_10;
      s0_out_bits_4_exceptionVec_11 <=
        _wb_bits_oldest_T_15 & io_wb_11_bits_exceptionVec_11;
      s0_out_bits_4_exceptionVec_12 <=
        _wb_bits_oldest_T_15 & io_wb_11_bits_exceptionVec_12;
      s0_out_bits_4_exceptionVec_13 <=
        _wb_bits_oldest_T_15
          ? io_wb_11_bits_exceptionVec_13
          : io_wb_12_bits_exceptionVec_13;
      s0_out_bits_4_exceptionVec_14 <=
        _wb_bits_oldest_T_15 & io_wb_11_bits_exceptionVec_14;
      s0_out_bits_4_exceptionVec_15 <=
        _wb_bits_oldest_T_15
          ? io_wb_11_bits_exceptionVec_15
          : io_wb_12_bits_exceptionVec_15;
      s0_out_bits_4_exceptionVec_16 <=
        _wb_bits_oldest_T_15 & io_wb_11_bits_exceptionVec_16;
      s0_out_bits_4_exceptionVec_17 <=
        _wb_bits_oldest_T_15 & io_wb_11_bits_exceptionVec_17;
      s0_out_bits_4_exceptionVec_18 <=
        _wb_bits_oldest_T_15 & io_wb_11_bits_exceptionVec_18;
      s0_out_bits_4_exceptionVec_19 <=
        _wb_bits_oldest_T_15 & io_wb_11_bits_exceptionVec_19;
      s0_out_bits_4_exceptionVec_20 <=
        _wb_bits_oldest_T_15 & io_wb_11_bits_exceptionVec_20;
      s0_out_bits_4_exceptionVec_21 <=
        _wb_bits_oldest_T_15
          ? io_wb_11_bits_exceptionVec_21
          : io_wb_12_bits_exceptionVec_21;
      s0_out_bits_4_exceptionVec_22 <=
        _wb_bits_oldest_T_15 & io_wb_11_bits_exceptionVec_22;
      s0_out_bits_4_exceptionVec_23 <=
        _wb_bits_oldest_T_15
          ? io_wb_11_bits_exceptionVec_23
          : io_wb_12_bits_exceptionVec_23;
      s0_out_bits_4_flushPipe <=
        _wb_bits_oldest_T_15 ? io_wb_11_bits_flushPipe : io_wb_12_bits_flushPipe;
      s0_out_bits_4_replayInst <=
        _wb_bits_oldest_T_15 ? io_wb_11_bits_replayInst : io_wb_12_bits_replayInst;
    end
    if (|{s1_valid_4, s1_valid_3, s1_valid_2, s1_valid_1, s1_valid_0}) begin
      s1_out_bits_robIdx_flag <=
        _s1_out_bits_oldest_T_3
          ? s1_out_bits_res_0_bits_robIdx_flag
          : s1_out_bits_res_1_bits_robIdx_flag;
      s1_out_bits_robIdx_value <=
        _s1_out_bits_oldest_T_3
          ? s1_out_bits_res_0_bits_robIdx_value
          : s1_out_bits_res_1_bits_robIdx_value;
      s1_out_bits_hasException <=
        _s1_out_bits_oldest_T_3
          ? (_s1_out_bits_left_oldest_T_3
               ? s0_out_bits_0_hasException
               : s0_out_bits_1_hasException)
          : _s1_out_bits_right_oldest_T_3
              ? s0_out_bits_2_hasException
              : _s1_out_bits_right_right_oldest_T_3
                  ? s0_out_bits_3_hasException
                  : s0_out_bits_4_hasException;
      s1_out_bits_exceptionVec_0 <=
        _s1_out_bits_oldest_T_3
          ? (_s1_out_bits_left_oldest_T_3
               ? s0_out_bits_0_exceptionVec_0
               : s0_out_bits_1_exceptionVec_0)
          : _s1_out_bits_right_oldest_T_3
              ? s0_out_bits_2_exceptionVec_0
              : _s1_out_bits_right_right_oldest_T_3
                  ? s0_out_bits_3_exceptionVec_0
                  : s0_out_bits_4_exceptionVec_0;
      s1_out_bits_exceptionVec_1 <=
        _s1_out_bits_oldest_T_3
          ? (_s1_out_bits_left_oldest_T_3
               ? s0_out_bits_0_exceptionVec_1
               : s0_out_bits_1_exceptionVec_1)
          : _s1_out_bits_right_oldest_T_3
              ? s0_out_bits_2_exceptionVec_1
              : _s1_out_bits_right_right_oldest_T_3
                  ? s0_out_bits_3_exceptionVec_1
                  : s0_out_bits_4_exceptionVec_1;
      s1_out_bits_exceptionVec_2 <=
        _s1_out_bits_oldest_T_3
          ? (_s1_out_bits_left_oldest_T_3
               ? s0_out_bits_0_exceptionVec_2
               : s0_out_bits_1_exceptionVec_2)
          : _s1_out_bits_right_oldest_T_3
              ? s0_out_bits_2_exceptionVec_2
              : _s1_out_bits_right_right_oldest_T_3
                  ? s0_out_bits_3_exceptionVec_2
                  : s0_out_bits_4_exceptionVec_2;
      s1_out_bits_exceptionVec_3 <=
        _s1_out_bits_oldest_T_3
          ? (_s1_out_bits_left_oldest_T_3
               ? s0_out_bits_0_exceptionVec_3
               : s0_out_bits_1_exceptionVec_3)
          : _s1_out_bits_right_oldest_T_3
              ? s0_out_bits_2_exceptionVec_3
              : _s1_out_bits_right_right_oldest_T_3
                  ? s0_out_bits_3_exceptionVec_3
                  : s0_out_bits_4_exceptionVec_3;
      s1_out_bits_exceptionVec_4 <=
        _s1_out_bits_oldest_T_3
          ? (_s1_out_bits_left_oldest_T_3
               ? s0_out_bits_0_exceptionVec_4
               : s0_out_bits_1_exceptionVec_4)
          : _s1_out_bits_right_oldest_T_3
              ? s0_out_bits_2_exceptionVec_4
              : _s1_out_bits_right_right_oldest_T_3
                  ? s0_out_bits_3_exceptionVec_4
                  : s0_out_bits_4_exceptionVec_4;
      s1_out_bits_exceptionVec_5 <=
        _s1_out_bits_oldest_T_3
          ? (_s1_out_bits_left_oldest_T_3
               ? s0_out_bits_0_exceptionVec_5
               : s0_out_bits_1_exceptionVec_5)
          : _s1_out_bits_right_oldest_T_3
              ? s0_out_bits_2_exceptionVec_5
              : _s1_out_bits_right_right_oldest_T_3
                  ? s0_out_bits_3_exceptionVec_5
                  : s0_out_bits_4_exceptionVec_5;
      s1_out_bits_exceptionVec_6 <=
        _s1_out_bits_oldest_T_3
          ? (_s1_out_bits_left_oldest_T_3
               ? s0_out_bits_0_exceptionVec_6
               : s0_out_bits_1_exceptionVec_6)
          : _s1_out_bits_right_oldest_T_3
              ? s0_out_bits_2_exceptionVec_6
              : _s1_out_bits_right_right_oldest_T_3
                  ? s0_out_bits_3_exceptionVec_6
                  : s0_out_bits_4_exceptionVec_6;
      s1_out_bits_exceptionVec_7 <=
        _s1_out_bits_oldest_T_3
          ? (_s1_out_bits_left_oldest_T_3
               ? s0_out_bits_0_exceptionVec_7
               : s0_out_bits_1_exceptionVec_7)
          : _s1_out_bits_right_oldest_T_3
              ? s0_out_bits_2_exceptionVec_7
              : _s1_out_bits_right_right_oldest_T_3
                  ? s0_out_bits_3_exceptionVec_7
                  : s0_out_bits_4_exceptionVec_7;
      s1_out_bits_exceptionVec_8 <=
        _s1_out_bits_oldest_T_3
          ? (_s1_out_bits_left_oldest_T_3
               ? s0_out_bits_0_exceptionVec_8
               : s0_out_bits_1_exceptionVec_8)
          : _s1_out_bits_right_oldest_T_3
              ? s0_out_bits_2_exceptionVec_8
              : _s1_out_bits_right_right_oldest_T_3
                  ? s0_out_bits_3_exceptionVec_8
                  : s0_out_bits_4_exceptionVec_8;
      s1_out_bits_exceptionVec_9 <=
        _s1_out_bits_oldest_T_3
          ? (_s1_out_bits_left_oldest_T_3
               ? s0_out_bits_0_exceptionVec_9
               : s0_out_bits_1_exceptionVec_9)
          : _s1_out_bits_right_oldest_T_3
              ? s0_out_bits_2_exceptionVec_9
              : _s1_out_bits_right_right_oldest_T_3
                  ? s0_out_bits_3_exceptionVec_9
                  : s0_out_bits_4_exceptionVec_9;
      s1_out_bits_exceptionVec_10 <=
        _s1_out_bits_oldest_T_3
          ? (_s1_out_bits_left_oldest_T_3
               ? s0_out_bits_0_exceptionVec_10
               : s0_out_bits_1_exceptionVec_10)
          : _s1_out_bits_right_oldest_T_3
              ? s0_out_bits_2_exceptionVec_10
              : _s1_out_bits_right_right_oldest_T_3
                  ? s0_out_bits_3_exceptionVec_10
                  : s0_out_bits_4_exceptionVec_10;
      s1_out_bits_exceptionVec_11 <=
        _s1_out_bits_oldest_T_3
          ? (_s1_out_bits_left_oldest_T_3
               ? s0_out_bits_0_exceptionVec_11
               : s0_out_bits_1_exceptionVec_11)
          : _s1_out_bits_right_oldest_T_3
              ? s0_out_bits_2_exceptionVec_11
              : _s1_out_bits_right_right_oldest_T_3
                  ? s0_out_bits_3_exceptionVec_11
                  : s0_out_bits_4_exceptionVec_11;
      s1_out_bits_exceptionVec_12 <=
        _s1_out_bits_oldest_T_3
          ? (_s1_out_bits_left_oldest_T_3
               ? s0_out_bits_0_exceptionVec_12
               : s0_out_bits_1_exceptionVec_12)
          : _s1_out_bits_right_oldest_T_3
              ? s0_out_bits_2_exceptionVec_12
              : _s1_out_bits_right_right_oldest_T_3
                  ? s0_out_bits_3_exceptionVec_12
                  : s0_out_bits_4_exceptionVec_12;
      s1_out_bits_exceptionVec_13 <=
        _s1_out_bits_oldest_T_3
          ? (_s1_out_bits_left_oldest_T_3
               ? s0_out_bits_0_exceptionVec_13
               : s0_out_bits_1_exceptionVec_13)
          : _s1_out_bits_right_oldest_T_3
              ? s0_out_bits_2_exceptionVec_13
              : _s1_out_bits_right_right_oldest_T_3
                  ? s0_out_bits_3_exceptionVec_13
                  : s0_out_bits_4_exceptionVec_13;
      s1_out_bits_exceptionVec_14 <=
        _s1_out_bits_oldest_T_3
          ? (_s1_out_bits_left_oldest_T_3
               ? s0_out_bits_0_exceptionVec_14
               : s0_out_bits_1_exceptionVec_14)
          : _s1_out_bits_right_oldest_T_3
              ? s0_out_bits_2_exceptionVec_14
              : _s1_out_bits_right_right_oldest_T_3
                  ? s0_out_bits_3_exceptionVec_14
                  : s0_out_bits_4_exceptionVec_14;
      s1_out_bits_exceptionVec_15 <=
        _s1_out_bits_oldest_T_3
          ? (_s1_out_bits_left_oldest_T_3
               ? s0_out_bits_0_exceptionVec_15
               : s0_out_bits_1_exceptionVec_15)
          : _s1_out_bits_right_oldest_T_3
              ? s0_out_bits_2_exceptionVec_15
              : _s1_out_bits_right_right_oldest_T_3
                  ? s0_out_bits_3_exceptionVec_15
                  : s0_out_bits_4_exceptionVec_15;
      s1_out_bits_exceptionVec_16 <=
        _s1_out_bits_oldest_T_3
          ? (_s1_out_bits_left_oldest_T_3
               ? s0_out_bits_0_exceptionVec_16
               : s0_out_bits_1_exceptionVec_16)
          : _s1_out_bits_right_oldest_T_3
              ? s0_out_bits_2_exceptionVec_16
              : _s1_out_bits_right_right_oldest_T_3
                  ? s0_out_bits_3_exceptionVec_16
                  : s0_out_bits_4_exceptionVec_16;
      s1_out_bits_exceptionVec_17 <=
        _s1_out_bits_oldest_T_3
          ? (_s1_out_bits_left_oldest_T_3
               ? s0_out_bits_0_exceptionVec_17
               : s0_out_bits_1_exceptionVec_17)
          : _s1_out_bits_right_oldest_T_3
              ? s0_out_bits_2_exceptionVec_17
              : _s1_out_bits_right_right_oldest_T_3
                  ? s0_out_bits_3_exceptionVec_17
                  : s0_out_bits_4_exceptionVec_17;
      s1_out_bits_exceptionVec_18 <=
        _s1_out_bits_oldest_T_3
          ? (_s1_out_bits_left_oldest_T_3
               ? s0_out_bits_0_exceptionVec_18
               : s0_out_bits_1_exceptionVec_18)
          : _s1_out_bits_right_oldest_T_3
              ? s0_out_bits_2_exceptionVec_18
              : _s1_out_bits_right_right_oldest_T_3
                  ? s0_out_bits_3_exceptionVec_18
                  : s0_out_bits_4_exceptionVec_18;
      s1_out_bits_exceptionVec_19 <=
        _s1_out_bits_oldest_T_3
          ? (_s1_out_bits_left_oldest_T_3
               ? s0_out_bits_0_exceptionVec_19
               : s0_out_bits_1_exceptionVec_19)
          : _s1_out_bits_right_oldest_T_3
              ? s0_out_bits_2_exceptionVec_19
              : _s1_out_bits_right_right_oldest_T_3
                  ? s0_out_bits_3_exceptionVec_19
                  : s0_out_bits_4_exceptionVec_19;
      s1_out_bits_exceptionVec_20 <=
        _s1_out_bits_oldest_T_3
          ? (_s1_out_bits_left_oldest_T_3
               ? s0_out_bits_0_exceptionVec_20
               : s0_out_bits_1_exceptionVec_20)
          : _s1_out_bits_right_oldest_T_3
              ? s0_out_bits_2_exceptionVec_20
              : _s1_out_bits_right_right_oldest_T_3
                  ? s0_out_bits_3_exceptionVec_20
                  : s0_out_bits_4_exceptionVec_20;
      s1_out_bits_exceptionVec_21 <=
        _s1_out_bits_oldest_T_3
          ? (_s1_out_bits_left_oldest_T_3
               ? s0_out_bits_0_exceptionVec_21
               : s0_out_bits_1_exceptionVec_21)
          : _s1_out_bits_right_oldest_T_3
              ? s0_out_bits_2_exceptionVec_21
              : _s1_out_bits_right_right_oldest_T_3
                  ? s0_out_bits_3_exceptionVec_21
                  : s0_out_bits_4_exceptionVec_21;
      s1_out_bits_exceptionVec_22 <=
        _s1_out_bits_oldest_T_3
          ? (_s1_out_bits_left_oldest_T_3
               ? s0_out_bits_0_exceptionVec_22
               : s0_out_bits_1_exceptionVec_22)
          : _s1_out_bits_right_oldest_T_3
              ? s0_out_bits_2_exceptionVec_22
              : _s1_out_bits_right_right_oldest_T_3
                  ? s0_out_bits_3_exceptionVec_22
                  : s0_out_bits_4_exceptionVec_22;
      s1_out_bits_exceptionVec_23 <=
        _s1_out_bits_oldest_T_3
          ? (_s1_out_bits_left_oldest_T_3
               ? s0_out_bits_0_exceptionVec_23
               : s0_out_bits_1_exceptionVec_23)
          : _s1_out_bits_right_oldest_T_3
              ? s0_out_bits_2_exceptionVec_23
              : _s1_out_bits_right_right_oldest_T_3
                  ? s0_out_bits_3_exceptionVec_23
                  : s0_out_bits_4_exceptionVec_23;
      s1_out_bits_flushPipe <=
        _s1_out_bits_oldest_T_3
          ? (_s1_out_bits_left_oldest_T_3
               ? s0_out_bits_0_flushPipe
               : s0_out_bits_1_flushPipe)
          : ~_s1_out_bits_right_oldest_T_3 & ~_s1_out_bits_right_right_oldest_T_3
            & s0_out_bits_4_flushPipe;
      s1_out_bits_replayInst <=
        _s1_out_bits_oldest_T_3
          ? ~_s1_out_bits_left_oldest_T_3 & s0_out_bits_1_replayInst
          : ~_s1_out_bits_right_oldest_T_3 & ~_s1_out_bits_right_right_oldest_T_3
            & s0_out_bits_4_replayInst;
      s1_out_bits_trigger_backendHit_0 <=
        _s1_out_bits_oldest_T_3
          ? ~_s1_out_bits_left_oldest_T_3 & s0_out_bits_1_trigger_backendHit_0
          : _s1_out_bits_right_oldest_T_3 & s0_out_bits_2_trigger_backendHit_0;
      s1_out_bits_trigger_backendHit_1 <=
        _s1_out_bits_oldest_T_3
          ? ~_s1_out_bits_left_oldest_T_3 & s0_out_bits_1_trigger_backendHit_1
          : _s1_out_bits_right_oldest_T_3 & s0_out_bits_2_trigger_backendHit_1;
      s1_out_bits_trigger_backendHit_2 <=
        _s1_out_bits_oldest_T_3
          ? ~_s1_out_bits_left_oldest_T_3 & s0_out_bits_1_trigger_backendHit_2
          : _s1_out_bits_right_oldest_T_3 & s0_out_bits_2_trigger_backendHit_2;
      s1_out_bits_trigger_backendHit_3 <=
        _s1_out_bits_oldest_T_3
          ? ~_s1_out_bits_left_oldest_T_3 & s0_out_bits_1_trigger_backendHit_3
          : _s1_out_bits_right_oldest_T_3 & s0_out_bits_2_trigger_backendHit_3;
      s1_out_bits_trigger_backendCanFire_0 <=
        _s1_out_bits_oldest_T_3
          ? ~_s1_out_bits_left_oldest_T_3 & s0_out_bits_1_trigger_backendCanFire_0
          : _s1_out_bits_right_oldest_T_3 & s0_out_bits_2_trigger_backendCanFire_0;
      s1_out_bits_trigger_backendCanFire_1 <=
        _s1_out_bits_oldest_T_3
          ? ~_s1_out_bits_left_oldest_T_3 & s0_out_bits_1_trigger_backendCanFire_1
          : _s1_out_bits_right_oldest_T_3 & s0_out_bits_2_trigger_backendCanFire_1;
      s1_out_bits_trigger_backendCanFire_2 <=
        _s1_out_bits_oldest_T_3
          ? ~_s1_out_bits_left_oldest_T_3 & s0_out_bits_1_trigger_backendCanFire_2
          : _s1_out_bits_right_oldest_T_3 & s0_out_bits_2_trigger_backendCanFire_2;
      s1_out_bits_trigger_backendCanFire_3 <=
        _s1_out_bits_oldest_T_3
          ? ~_s1_out_bits_left_oldest_T_3 & s0_out_bits_1_trigger_backendCanFire_3
          : _s1_out_bits_right_oldest_T_3 & s0_out_bits_2_trigger_backendCanFire_3;
    end
    s1_out_valid <= |{s1_valid_4, s1_valid_3, s1_valid_2, s1_valid_1, s1_valid_0};
    enq_s1_valid <=
      (|{enq_s0_valid_5,
         enq_s0_valid_4,
         enq_s0_valid_3,
         enq_s0_valid_2,
         enq_s0_valid_1,
         enq_s0_valid_0}) & ~io_redirect_valid & ~io_flush;
    if ((|{enq_s0_valid_5,
           enq_s0_valid_4,
           enq_s0_valid_3,
           enq_s0_valid_2,
           enq_s0_valid_1,
           enq_s0_valid_0}) & ~io_redirect_valid & ~io_flush) begin
      enq_s1_bits_robIdx_flag <=
        _enq_s1_bits_T_2
          ? (enq_s0_valid_0
               ? io_enq_0_bits_robIdx_flag
               : enq_s0_valid_1 ? io_enq_1_bits_robIdx_flag : io_enq_2_bits_robIdx_flag)
          : enq_s0_valid_3
              ? io_enq_3_bits_robIdx_flag
              : enq_s0_valid_4 ? io_enq_4_bits_robIdx_flag : io_enq_5_bits_robIdx_flag;
      enq_s1_bits_robIdx_value <=
        _enq_s1_bits_T_2
          ? (enq_s0_valid_0
               ? io_enq_0_bits_robIdx_value
               : enq_s0_valid_1 ? io_enq_1_bits_robIdx_value : io_enq_2_bits_robIdx_value)
          : enq_s0_valid_3
              ? io_enq_3_bits_robIdx_value
              : enq_s0_valid_4 ? io_enq_4_bits_robIdx_value : io_enq_5_bits_robIdx_value;
      enq_s1_bits_ftqPtr_value <=
        _enq_s1_bits_T_2
          ? (enq_s0_valid_0
               ? io_enq_0_bits_ftqPtr_value
               : enq_s0_valid_1 ? io_enq_1_bits_ftqPtr_value : io_enq_2_bits_ftqPtr_value)
          : enq_s0_valid_3
              ? io_enq_3_bits_ftqPtr_value
              : enq_s0_valid_4 ? io_enq_4_bits_ftqPtr_value : io_enq_5_bits_ftqPtr_value;
      enq_s1_bits_ftqOffset <=
        _enq_s1_bits_T_2
          ? (enq_s0_valid_0
               ? io_enq_0_bits_ftqOffset
               : enq_s0_valid_1 ? io_enq_1_bits_ftqOffset : io_enq_2_bits_ftqOffset)
          : enq_s0_valid_3
              ? io_enq_3_bits_ftqOffset
              : enq_s0_valid_4 ? io_enq_4_bits_ftqOffset : io_enq_5_bits_ftqOffset;
      enq_s1_bits_hasException <=
        _enq_s1_bits_T_2
          ? (enq_s0_valid_0
               ? io_enq_0_bits_hasException
               : enq_s0_valid_1 ? io_enq_1_bits_hasException : io_enq_2_bits_hasException)
          : enq_s0_valid_3
              ? io_enq_3_bits_hasException
              : enq_s0_valid_4 ? io_enq_4_bits_hasException : io_enq_5_bits_hasException;
      enq_s1_bits_exceptionVec_0 <=
        _enq_s1_bits_T_2
          ? (enq_s0_valid_0
               ? io_enq_0_bits_exceptionVec_0
               : enq_s0_valid_1
                   ? io_enq_1_bits_exceptionVec_0
                   : io_enq_2_bits_exceptionVec_0)
          : enq_s0_valid_3
              ? io_enq_3_bits_exceptionVec_0
              : enq_s0_valid_4
                  ? io_enq_4_bits_exceptionVec_0
                  : io_enq_5_bits_exceptionVec_0;
      enq_s1_bits_exceptionVec_1 <=
        _enq_s1_bits_T_2
          ? (enq_s0_valid_0
               ? io_enq_0_bits_exceptionVec_1
               : enq_s0_valid_1
                   ? io_enq_1_bits_exceptionVec_1
                   : io_enq_2_bits_exceptionVec_1)
          : enq_s0_valid_3
              ? io_enq_3_bits_exceptionVec_1
              : enq_s0_valid_4
                  ? io_enq_4_bits_exceptionVec_1
                  : io_enq_5_bits_exceptionVec_1;
      enq_s1_bits_exceptionVec_2 <=
        _enq_s1_bits_T_2
          ? (enq_s0_valid_0
               ? io_enq_0_bits_exceptionVec_2
               : enq_s0_valid_1
                   ? io_enq_1_bits_exceptionVec_2
                   : io_enq_2_bits_exceptionVec_2)
          : enq_s0_valid_3
              ? io_enq_3_bits_exceptionVec_2
              : enq_s0_valid_4
                  ? io_enq_4_bits_exceptionVec_2
                  : io_enq_5_bits_exceptionVec_2;
      enq_s1_bits_exceptionVec_12 <=
        _enq_s1_bits_T_2
          ? (enq_s0_valid_0
               ? io_enq_0_bits_exceptionVec_12
               : enq_s0_valid_1
                   ? io_enq_1_bits_exceptionVec_12
                   : io_enq_2_bits_exceptionVec_12)
          : enq_s0_valid_3
              ? io_enq_3_bits_exceptionVec_12
              : enq_s0_valid_4
                  ? io_enq_4_bits_exceptionVec_12
                  : io_enq_5_bits_exceptionVec_12;
      enq_s1_bits_exceptionVec_20 <=
        _enq_s1_bits_T_2
          ? (enq_s0_valid_0
               ? io_enq_0_bits_exceptionVec_20
               : enq_s0_valid_1
                   ? io_enq_1_bits_exceptionVec_20
                   : io_enq_2_bits_exceptionVec_20)
          : enq_s0_valid_3
              ? io_enq_3_bits_exceptionVec_20
              : enq_s0_valid_4
                  ? io_enq_4_bits_exceptionVec_20
                  : io_enq_5_bits_exceptionVec_20;
      enq_s1_bits_exceptionVec_22 <=
        _enq_s1_bits_T_2
          ? (enq_s0_valid_0
               ? io_enq_0_bits_exceptionVec_22
               : enq_s0_valid_1
                   ? io_enq_1_bits_exceptionVec_22
                   : io_enq_2_bits_exceptionVec_22)
          : enq_s0_valid_3
              ? io_enq_3_bits_exceptionVec_22
              : enq_s0_valid_4
                  ? io_enq_4_bits_exceptionVec_22
                  : io_enq_5_bits_exceptionVec_22;
      enq_s1_bits_flushPipe <=
        _enq_s1_bits_T_2
          ? (enq_s0_valid_0
               ? io_enq_0_bits_flushPipe & ~io_enq_0_bits_hasException
               : enq_s0_valid_1
                   ? io_enq_1_bits_flushPipe & ~io_enq_1_bits_hasException
                   : io_enq_2_bits_flushPipe & ~io_enq_2_bits_hasException)
          : enq_s0_valid_3
              ? io_enq_3_bits_flushPipe & ~io_enq_3_bits_hasException
              : enq_s0_valid_4
                  ? io_enq_4_bits_flushPipe & ~io_enq_4_bits_hasException
                  : io_enq_5_bits_flushPipe & ~io_enq_5_bits_hasException;
      enq_s1_bits_singleStep <=
        _enq_s1_bits_T_2
        & (enq_s0_valid_0
             ? io_enq_0_bits_singleStep
             : enq_s0_valid_1 & io_enq_1_bits_singleStep);
      enq_s1_bits_crossPageIPFFix <=
        _enq_s1_bits_T_2
          ? (enq_s0_valid_0
               ? io_enq_0_bits_crossPageIPFFix
               : enq_s0_valid_1
                   ? io_enq_1_bits_crossPageIPFFix
                   : io_enq_2_bits_crossPageIPFFix)
          : enq_s0_valid_3
              ? io_enq_3_bits_crossPageIPFFix
              : enq_s0_valid_4
                  ? io_enq_4_bits_crossPageIPFFix
                  : io_enq_5_bits_crossPageIPFFix;
      enq_s1_bits_trigger_frontendHit_0 <=
        _enq_s1_bits_T_2
          ? (enq_s0_valid_0
               ? io_enq_0_bits_trigger_frontendHit_0
               : enq_s0_valid_1
                   ? io_enq_1_bits_trigger_frontendHit_0
                   : io_enq_2_bits_trigger_frontendHit_0)
          : enq_s0_valid_3
              ? io_enq_3_bits_trigger_frontendHit_0
              : enq_s0_valid_4
                  ? io_enq_4_bits_trigger_frontendHit_0
                  : io_enq_5_bits_trigger_frontendHit_0;
      enq_s1_bits_trigger_frontendHit_1 <=
        _enq_s1_bits_T_2
          ? (enq_s0_valid_0
               ? io_enq_0_bits_trigger_frontendHit_1
               : enq_s0_valid_1
                   ? io_enq_1_bits_trigger_frontendHit_1
                   : io_enq_2_bits_trigger_frontendHit_1)
          : enq_s0_valid_3
              ? io_enq_3_bits_trigger_frontendHit_1
              : enq_s0_valid_4
                  ? io_enq_4_bits_trigger_frontendHit_1
                  : io_enq_5_bits_trigger_frontendHit_1;
      enq_s1_bits_trigger_frontendHit_2 <=
        _enq_s1_bits_T_2
          ? (enq_s0_valid_0
               ? io_enq_0_bits_trigger_frontendHit_2
               : enq_s0_valid_1
                   ? io_enq_1_bits_trigger_frontendHit_2
                   : io_enq_2_bits_trigger_frontendHit_2)
          : enq_s0_valid_3
              ? io_enq_3_bits_trigger_frontendHit_2
              : enq_s0_valid_4
                  ? io_enq_4_bits_trigger_frontendHit_2
                  : io_enq_5_bits_trigger_frontendHit_2;
      enq_s1_bits_trigger_frontendHit_3 <=
        _enq_s1_bits_T_2
          ? (enq_s0_valid_0
               ? io_enq_0_bits_trigger_frontendHit_3
               : enq_s0_valid_1
                   ? io_enq_1_bits_trigger_frontendHit_3
                   : io_enq_2_bits_trigger_frontendHit_3)
          : enq_s0_valid_3
              ? io_enq_3_bits_trigger_frontendHit_3
              : enq_s0_valid_4
                  ? io_enq_4_bits_trigger_frontendHit_3
                  : io_enq_5_bits_trigger_frontendHit_3;
      enq_s1_bits_trigger_frontendCanFire_0 <=
        _enq_s1_bits_T_2
          ? (enq_s0_valid_0
               ? io_enq_0_bits_trigger_frontendCanFire_0
               : enq_s0_valid_1
                   ? io_enq_1_bits_trigger_frontendCanFire_0
                   : io_enq_2_bits_trigger_frontendCanFire_0)
          : enq_s0_valid_3
              ? io_enq_3_bits_trigger_frontendCanFire_0
              : enq_s0_valid_4
                  ? io_enq_4_bits_trigger_frontendCanFire_0
                  : io_enq_5_bits_trigger_frontendCanFire_0;
      enq_s1_bits_trigger_frontendCanFire_1 <=
        _enq_s1_bits_T_2
          ? (enq_s0_valid_0
               ? io_enq_0_bits_trigger_frontendCanFire_1
               : enq_s0_valid_1
                   ? io_enq_1_bits_trigger_frontendCanFire_1
                   : io_enq_2_bits_trigger_frontendCanFire_1)
          : enq_s0_valid_3
              ? io_enq_3_bits_trigger_frontendCanFire_1
              : enq_s0_valid_4
                  ? io_enq_4_bits_trigger_frontendCanFire_1
                  : io_enq_5_bits_trigger_frontendCanFire_1;
      enq_s1_bits_trigger_frontendCanFire_2 <=
        _enq_s1_bits_T_2
          ? (enq_s0_valid_0
               ? io_enq_0_bits_trigger_frontendCanFire_2
               : enq_s0_valid_1
                   ? io_enq_1_bits_trigger_frontendCanFire_2
                   : io_enq_2_bits_trigger_frontendCanFire_2)
          : enq_s0_valid_3
              ? io_enq_3_bits_trigger_frontendCanFire_2
              : enq_s0_valid_4
                  ? io_enq_4_bits_trigger_frontendCanFire_2
                  : io_enq_5_bits_trigger_frontendCanFire_2;
      enq_s1_bits_trigger_frontendCanFire_3 <=
        _enq_s1_bits_T_2
          ? (enq_s0_valid_0
               ? io_enq_0_bits_trigger_frontendCanFire_3
               : enq_s0_valid_1
                   ? io_enq_1_bits_trigger_frontendCanFire_3
                   : io_enq_2_bits_trigger_frontendCanFire_3)
          : enq_s0_valid_3
              ? io_enq_3_bits_trigger_frontendCanFire_3
              : enq_s0_valid_4
                  ? io_enq_4_bits_trigger_frontendCanFire_3
                  : io_enq_5_bits_trigger_frontendCanFire_3;
    end
  end // always @(posedge)
  `ifdef ENABLE_INITIAL_REG_
    `ifdef FIRRTL_BEFORE_INITIAL
      `FIRRTL_BEFORE_INITIAL
    `endif // FIRRTL_BEFORE_INITIAL
    logic [31:0] _RANDOM[0:30];
    initial begin
      `ifdef INIT_RANDOM_PROLOG_
        `INIT_RANDOM_PROLOG_
      `endif // INIT_RANDOM_PROLOG_
      `ifdef RANDOMIZE_REG_INIT
        for (logic [4:0] i = 5'h0; i < 5'h1F; i += 5'h1) begin
          _RANDOM[i] = `RANDOM;
        end
        currentValid = _RANDOM[5'h0][0];
        current_robIdx_flag = _RANDOM[5'h0][1];
        current_robIdx_value = _RANDOM[5'h0][9:2];
        current_ftqPtr_value = _RANDOM[5'h0][16:11];
        current_ftqOffset = _RANDOM[5'h0][20:17];
        current_hasException = _RANDOM[5'h0][21];
        current_exceptionVec_0 = _RANDOM[5'h0][22];
        current_exceptionVec_1 = _RANDOM[5'h0][23];
        current_exceptionVec_2 = _RANDOM[5'h0][24];
        current_exceptionVec_3 = _RANDOM[5'h0][25];
        current_exceptionVec_4 = _RANDOM[5'h0][26];
        current_exceptionVec_5 = _RANDOM[5'h0][27];
        current_exceptionVec_6 = _RANDOM[5'h0][28];
        current_exceptionVec_7 = _RANDOM[5'h0][29];
        current_exceptionVec_8 = _RANDOM[5'h0][30];
        current_exceptionVec_9 = _RANDOM[5'h0][31];
        current_exceptionVec_10 = _RANDOM[5'h1][0];
        current_exceptionVec_11 = _RANDOM[5'h1][1];
        current_exceptionVec_12 = _RANDOM[5'h1][2];
        current_exceptionVec_13 = _RANDOM[5'h1][3];
        current_exceptionVec_14 = _RANDOM[5'h1][4];
        current_exceptionVec_15 = _RANDOM[5'h1][5];
        current_exceptionVec_16 = _RANDOM[5'h1][6];
        current_exceptionVec_17 = _RANDOM[5'h1][7];
        current_exceptionVec_18 = _RANDOM[5'h1][8];
        current_exceptionVec_19 = _RANDOM[5'h1][9];
        current_exceptionVec_20 = _RANDOM[5'h1][10];
        current_exceptionVec_21 = _RANDOM[5'h1][11];
        current_exceptionVec_22 = _RANDOM[5'h1][12];
        current_exceptionVec_23 = _RANDOM[5'h1][13];
        current_flushPipe = _RANDOM[5'h1][14];
        current_replayInst = _RANDOM[5'h1][16];
        current_singleStep = _RANDOM[5'h1][17];
        current_crossPageIPFFix = _RANDOM[5'h1][18];
        current_trigger_frontendHit_0 = _RANDOM[5'h1][19];
        current_trigger_frontendHit_1 = _RANDOM[5'h1][20];
        current_trigger_frontendHit_2 = _RANDOM[5'h1][21];
        current_trigger_frontendHit_3 = _RANDOM[5'h1][22];
        current_trigger_frontendCanFire_0 = _RANDOM[5'h1][23];
        current_trigger_frontendCanFire_1 = _RANDOM[5'h1][24];
        current_trigger_frontendCanFire_2 = _RANDOM[5'h1][25];
        current_trigger_frontendCanFire_3 = _RANDOM[5'h1][26];
        current_trigger_backendHit_0 = _RANDOM[5'h1][27];
        current_trigger_backendHit_1 = _RANDOM[5'h1][28];
        current_trigger_backendHit_2 = _RANDOM[5'h1][29];
        current_trigger_backendHit_3 = _RANDOM[5'h1][30];
        current_trigger_backendCanFire_0 = _RANDOM[5'h1][31];
        current_trigger_backendCanFire_1 = _RANDOM[5'h2][0];
        current_trigger_backendCanFire_2 = _RANDOM[5'h2][1];
        current_trigger_backendCanFire_3 = _RANDOM[5'h2][2];
        current_vstartEn = _RANDOM[5'h2][3];
        current_vstart = {_RANDOM[5'h2][31:4], _RANDOM[5'h3], _RANDOM[5'h4][3:0]};
        lastCycleFlush = _RANDOM[5'h4][4];
        s0_out_valid_0 = _RANDOM[5'h4][5];
        s0_out_valid_1 = _RANDOM[5'h4][6];
        s0_out_valid_2 = _RANDOM[5'h4][7];
        s0_out_valid_3 = _RANDOM[5'h4][8];
        s0_out_valid_4 = _RANDOM[5'h4][9];
        s0_out_bits_0_robIdx_flag = _RANDOM[5'h4][10];
        s0_out_bits_0_robIdx_value = _RANDOM[5'h4][18:11];
        s0_out_bits_0_hasException = _RANDOM[5'h4][30];
        s0_out_bits_0_exceptionVec_0 = _RANDOM[5'h4][31];
        s0_out_bits_0_exceptionVec_1 = _RANDOM[5'h5][0];
        s0_out_bits_0_exceptionVec_2 = _RANDOM[5'h5][1];
        s0_out_bits_0_exceptionVec_3 = _RANDOM[5'h5][2];
        s0_out_bits_0_exceptionVec_4 = _RANDOM[5'h5][3];
        s0_out_bits_0_exceptionVec_5 = _RANDOM[5'h5][4];
        s0_out_bits_0_exceptionVec_6 = _RANDOM[5'h5][5];
        s0_out_bits_0_exceptionVec_7 = _RANDOM[5'h5][6];
        s0_out_bits_0_exceptionVec_8 = _RANDOM[5'h5][7];
        s0_out_bits_0_exceptionVec_9 = _RANDOM[5'h5][8];
        s0_out_bits_0_exceptionVec_10 = _RANDOM[5'h5][9];
        s0_out_bits_0_exceptionVec_11 = _RANDOM[5'h5][10];
        s0_out_bits_0_exceptionVec_12 = _RANDOM[5'h5][11];
        s0_out_bits_0_exceptionVec_13 = _RANDOM[5'h5][12];
        s0_out_bits_0_exceptionVec_14 = _RANDOM[5'h5][13];
        s0_out_bits_0_exceptionVec_15 = _RANDOM[5'h5][14];
        s0_out_bits_0_exceptionVec_16 = _RANDOM[5'h5][15];
        s0_out_bits_0_exceptionVec_17 = _RANDOM[5'h5][16];
        s0_out_bits_0_exceptionVec_18 = _RANDOM[5'h5][17];
        s0_out_bits_0_exceptionVec_19 = _RANDOM[5'h5][18];
        s0_out_bits_0_exceptionVec_20 = _RANDOM[5'h5][19];
        s0_out_bits_0_exceptionVec_21 = _RANDOM[5'h5][20];
        s0_out_bits_0_exceptionVec_22 = _RANDOM[5'h5][21];
        s0_out_bits_0_exceptionVec_23 = _RANDOM[5'h5][22];
        s0_out_bits_0_flushPipe = _RANDOM[5'h5][23];
        s0_out_bits_1_robIdx_flag = _RANDOM[5'h8][13];
        s0_out_bits_1_robIdx_value = _RANDOM[5'h8][21:14];
        s0_out_bits_1_hasException = _RANDOM[5'h9][1];
        s0_out_bits_1_exceptionVec_0 = _RANDOM[5'h9][2];
        s0_out_bits_1_exceptionVec_1 = _RANDOM[5'h9][3];
        s0_out_bits_1_exceptionVec_2 = _RANDOM[5'h9][4];
        s0_out_bits_1_exceptionVec_3 = _RANDOM[5'h9][5];
        s0_out_bits_1_exceptionVec_4 = _RANDOM[5'h9][6];
        s0_out_bits_1_exceptionVec_5 = _RANDOM[5'h9][7];
        s0_out_bits_1_exceptionVec_6 = _RANDOM[5'h9][8];
        s0_out_bits_1_exceptionVec_7 = _RANDOM[5'h9][9];
        s0_out_bits_1_exceptionVec_8 = _RANDOM[5'h9][10];
        s0_out_bits_1_exceptionVec_9 = _RANDOM[5'h9][11];
        s0_out_bits_1_exceptionVec_10 = _RANDOM[5'h9][12];
        s0_out_bits_1_exceptionVec_11 = _RANDOM[5'h9][13];
        s0_out_bits_1_exceptionVec_12 = _RANDOM[5'h9][14];
        s0_out_bits_1_exceptionVec_13 = _RANDOM[5'h9][15];
        s0_out_bits_1_exceptionVec_14 = _RANDOM[5'h9][16];
        s0_out_bits_1_exceptionVec_15 = _RANDOM[5'h9][17];
        s0_out_bits_1_exceptionVec_16 = _RANDOM[5'h9][18];
        s0_out_bits_1_exceptionVec_17 = _RANDOM[5'h9][19];
        s0_out_bits_1_exceptionVec_18 = _RANDOM[5'h9][20];
        s0_out_bits_1_exceptionVec_19 = _RANDOM[5'h9][21];
        s0_out_bits_1_exceptionVec_20 = _RANDOM[5'h9][22];
        s0_out_bits_1_exceptionVec_21 = _RANDOM[5'h9][23];
        s0_out_bits_1_exceptionVec_22 = _RANDOM[5'h9][24];
        s0_out_bits_1_exceptionVec_23 = _RANDOM[5'h9][25];
        s0_out_bits_1_flushPipe = _RANDOM[5'h9][26];
        s0_out_bits_1_replayInst = _RANDOM[5'h9][28];
        s0_out_bits_1_trigger_backendHit_0 = _RANDOM[5'hA][7];
        s0_out_bits_1_trigger_backendHit_1 = _RANDOM[5'hA][8];
        s0_out_bits_1_trigger_backendHit_2 = _RANDOM[5'hA][9];
        s0_out_bits_1_trigger_backendHit_3 = _RANDOM[5'hA][10];
        s0_out_bits_1_trigger_backendCanFire_0 = _RANDOM[5'hA][11];
        s0_out_bits_1_trigger_backendCanFire_1 = _RANDOM[5'hA][12];
        s0_out_bits_1_trigger_backendCanFire_2 = _RANDOM[5'hA][13];
        s0_out_bits_1_trigger_backendCanFire_3 = _RANDOM[5'hA][14];
        s0_out_bits_2_robIdx_flag = _RANDOM[5'hC][16];
        s0_out_bits_2_robIdx_value = _RANDOM[5'hC][24:17];
        s0_out_bits_2_hasException = _RANDOM[5'hD][4];
        s0_out_bits_2_exceptionVec_0 = _RANDOM[5'hD][5];
        s0_out_bits_2_exceptionVec_1 = _RANDOM[5'hD][6];
        s0_out_bits_2_exceptionVec_2 = _RANDOM[5'hD][7];
        s0_out_bits_2_exceptionVec_3 = _RANDOM[5'hD][8];
        s0_out_bits_2_exceptionVec_4 = _RANDOM[5'hD][9];
        s0_out_bits_2_exceptionVec_5 = _RANDOM[5'hD][10];
        s0_out_bits_2_exceptionVec_6 = _RANDOM[5'hD][11];
        s0_out_bits_2_exceptionVec_7 = _RANDOM[5'hD][12];
        s0_out_bits_2_exceptionVec_8 = _RANDOM[5'hD][13];
        s0_out_bits_2_exceptionVec_9 = _RANDOM[5'hD][14];
        s0_out_bits_2_exceptionVec_10 = _RANDOM[5'hD][15];
        s0_out_bits_2_exceptionVec_11 = _RANDOM[5'hD][16];
        s0_out_bits_2_exceptionVec_12 = _RANDOM[5'hD][17];
        s0_out_bits_2_exceptionVec_13 = _RANDOM[5'hD][18];
        s0_out_bits_2_exceptionVec_14 = _RANDOM[5'hD][19];
        s0_out_bits_2_exceptionVec_15 = _RANDOM[5'hD][20];
        s0_out_bits_2_exceptionVec_16 = _RANDOM[5'hD][21];
        s0_out_bits_2_exceptionVec_17 = _RANDOM[5'hD][22];
        s0_out_bits_2_exceptionVec_18 = _RANDOM[5'hD][23];
        s0_out_bits_2_exceptionVec_19 = _RANDOM[5'hD][24];
        s0_out_bits_2_exceptionVec_20 = _RANDOM[5'hD][25];
        s0_out_bits_2_exceptionVec_21 = _RANDOM[5'hD][26];
        s0_out_bits_2_exceptionVec_22 = _RANDOM[5'hD][27];
        s0_out_bits_2_exceptionVec_23 = _RANDOM[5'hD][28];
        s0_out_bits_2_trigger_backendHit_0 = _RANDOM[5'hE][10];
        s0_out_bits_2_trigger_backendHit_1 = _RANDOM[5'hE][11];
        s0_out_bits_2_trigger_backendHit_2 = _RANDOM[5'hE][12];
        s0_out_bits_2_trigger_backendHit_3 = _RANDOM[5'hE][13];
        s0_out_bits_2_trigger_backendCanFire_0 = _RANDOM[5'hE][14];
        s0_out_bits_2_trigger_backendCanFire_1 = _RANDOM[5'hE][15];
        s0_out_bits_2_trigger_backendCanFire_2 = _RANDOM[5'hE][16];
        s0_out_bits_2_trigger_backendCanFire_3 = _RANDOM[5'hE][17];
        s0_out_bits_3_robIdx_flag = _RANDOM[5'h10][19];
        s0_out_bits_3_robIdx_value = _RANDOM[5'h10][27:20];
        s0_out_bits_3_hasException = _RANDOM[5'h11][7];
        s0_out_bits_3_exceptionVec_0 = _RANDOM[5'h11][8];
        s0_out_bits_3_exceptionVec_1 = _RANDOM[5'h11][9];
        s0_out_bits_3_exceptionVec_2 = _RANDOM[5'h11][10];
        s0_out_bits_3_exceptionVec_3 = _RANDOM[5'h11][11];
        s0_out_bits_3_exceptionVec_4 = _RANDOM[5'h11][12];
        s0_out_bits_3_exceptionVec_5 = _RANDOM[5'h11][13];
        s0_out_bits_3_exceptionVec_6 = _RANDOM[5'h11][14];
        s0_out_bits_3_exceptionVec_7 = _RANDOM[5'h11][15];
        s0_out_bits_3_exceptionVec_8 = _RANDOM[5'h11][16];
        s0_out_bits_3_exceptionVec_9 = _RANDOM[5'h11][17];
        s0_out_bits_3_exceptionVec_10 = _RANDOM[5'h11][18];
        s0_out_bits_3_exceptionVec_11 = _RANDOM[5'h11][19];
        s0_out_bits_3_exceptionVec_12 = _RANDOM[5'h11][20];
        s0_out_bits_3_exceptionVec_13 = _RANDOM[5'h11][21];
        s0_out_bits_3_exceptionVec_14 = _RANDOM[5'h11][22];
        s0_out_bits_3_exceptionVec_15 = _RANDOM[5'h11][23];
        s0_out_bits_3_exceptionVec_16 = _RANDOM[5'h11][24];
        s0_out_bits_3_exceptionVec_17 = _RANDOM[5'h11][25];
        s0_out_bits_3_exceptionVec_18 = _RANDOM[5'h11][26];
        s0_out_bits_3_exceptionVec_19 = _RANDOM[5'h11][27];
        s0_out_bits_3_exceptionVec_20 = _RANDOM[5'h11][28];
        s0_out_bits_3_exceptionVec_21 = _RANDOM[5'h11][29];
        s0_out_bits_3_exceptionVec_22 = _RANDOM[5'h11][30];
        s0_out_bits_3_exceptionVec_23 = _RANDOM[5'h11][31];
        s0_out_bits_4_robIdx_flag = _RANDOM[5'h14][22];
        s0_out_bits_4_robIdx_value = _RANDOM[5'h14][30:23];
        s0_out_bits_4_hasException = _RANDOM[5'h15][10];
        s0_out_bits_4_exceptionVec_0 = _RANDOM[5'h15][11];
        s0_out_bits_4_exceptionVec_1 = _RANDOM[5'h15][12];
        s0_out_bits_4_exceptionVec_2 = _RANDOM[5'h15][13];
        s0_out_bits_4_exceptionVec_3 = _RANDOM[5'h15][14];
        s0_out_bits_4_exceptionVec_4 = _RANDOM[5'h15][15];
        s0_out_bits_4_exceptionVec_5 = _RANDOM[5'h15][16];
        s0_out_bits_4_exceptionVec_6 = _RANDOM[5'h15][17];
        s0_out_bits_4_exceptionVec_7 = _RANDOM[5'h15][18];
        s0_out_bits_4_exceptionVec_8 = _RANDOM[5'h15][19];
        s0_out_bits_4_exceptionVec_9 = _RANDOM[5'h15][20];
        s0_out_bits_4_exceptionVec_10 = _RANDOM[5'h15][21];
        s0_out_bits_4_exceptionVec_11 = _RANDOM[5'h15][22];
        s0_out_bits_4_exceptionVec_12 = _RANDOM[5'h15][23];
        s0_out_bits_4_exceptionVec_13 = _RANDOM[5'h15][24];
        s0_out_bits_4_exceptionVec_14 = _RANDOM[5'h15][25];
        s0_out_bits_4_exceptionVec_15 = _RANDOM[5'h15][26];
        s0_out_bits_4_exceptionVec_16 = _RANDOM[5'h15][27];
        s0_out_bits_4_exceptionVec_17 = _RANDOM[5'h15][28];
        s0_out_bits_4_exceptionVec_18 = _RANDOM[5'h15][29];
        s0_out_bits_4_exceptionVec_19 = _RANDOM[5'h15][30];
        s0_out_bits_4_exceptionVec_20 = _RANDOM[5'h15][31];
        s0_out_bits_4_exceptionVec_21 = _RANDOM[5'h16][0];
        s0_out_bits_4_exceptionVec_22 = _RANDOM[5'h16][1];
        s0_out_bits_4_exceptionVec_23 = _RANDOM[5'h16][2];
        s0_out_bits_4_flushPipe = _RANDOM[5'h16][3];
        s0_out_bits_4_replayInst = _RANDOM[5'h16][5];
        s1_out_bits_robIdx_flag = _RANDOM[5'h18][25];
        s1_out_bits_robIdx_value = {_RANDOM[5'h18][31:26], _RANDOM[5'h19][1:0]};
        s1_out_bits_hasException = _RANDOM[5'h19][13];
        s1_out_bits_exceptionVec_0 = _RANDOM[5'h19][14];
        s1_out_bits_exceptionVec_1 = _RANDOM[5'h19][15];
        s1_out_bits_exceptionVec_2 = _RANDOM[5'h19][16];
        s1_out_bits_exceptionVec_3 = _RANDOM[5'h19][17];
        s1_out_bits_exceptionVec_4 = _RANDOM[5'h19][18];
        s1_out_bits_exceptionVec_5 = _RANDOM[5'h19][19];
        s1_out_bits_exceptionVec_6 = _RANDOM[5'h19][20];
        s1_out_bits_exceptionVec_7 = _RANDOM[5'h19][21];
        s1_out_bits_exceptionVec_8 = _RANDOM[5'h19][22];
        s1_out_bits_exceptionVec_9 = _RANDOM[5'h19][23];
        s1_out_bits_exceptionVec_10 = _RANDOM[5'h19][24];
        s1_out_bits_exceptionVec_11 = _RANDOM[5'h19][25];
        s1_out_bits_exceptionVec_12 = _RANDOM[5'h19][26];
        s1_out_bits_exceptionVec_13 = _RANDOM[5'h19][27];
        s1_out_bits_exceptionVec_14 = _RANDOM[5'h19][28];
        s1_out_bits_exceptionVec_15 = _RANDOM[5'h19][29];
        s1_out_bits_exceptionVec_16 = _RANDOM[5'h19][30];
        s1_out_bits_exceptionVec_17 = _RANDOM[5'h19][31];
        s1_out_bits_exceptionVec_18 = _RANDOM[5'h1A][0];
        s1_out_bits_exceptionVec_19 = _RANDOM[5'h1A][1];
        s1_out_bits_exceptionVec_20 = _RANDOM[5'h1A][2];
        s1_out_bits_exceptionVec_21 = _RANDOM[5'h1A][3];
        s1_out_bits_exceptionVec_22 = _RANDOM[5'h1A][4];
        s1_out_bits_exceptionVec_23 = _RANDOM[5'h1A][5];
        s1_out_bits_flushPipe = _RANDOM[5'h1A][6];
        s1_out_bits_replayInst = _RANDOM[5'h1A][8];
        s1_out_bits_trigger_backendHit_0 = _RANDOM[5'h1A][19];
        s1_out_bits_trigger_backendHit_1 = _RANDOM[5'h1A][20];
        s1_out_bits_trigger_backendHit_2 = _RANDOM[5'h1A][21];
        s1_out_bits_trigger_backendHit_3 = _RANDOM[5'h1A][22];
        s1_out_bits_trigger_backendCanFire_0 = _RANDOM[5'h1A][23];
        s1_out_bits_trigger_backendCanFire_1 = _RANDOM[5'h1A][24];
        s1_out_bits_trigger_backendCanFire_2 = _RANDOM[5'h1A][25];
        s1_out_bits_trigger_backendCanFire_3 = _RANDOM[5'h1A][26];
        s1_out_valid = _RANDOM[5'h1C][28];
        enq_s1_valid = _RANDOM[5'h1C][29];
        enq_s1_bits_robIdx_flag = _RANDOM[5'h1C][30];
        enq_s1_bits_robIdx_value = {_RANDOM[5'h1C][31], _RANDOM[5'h1D][6:0]};
        enq_s1_bits_ftqPtr_value = _RANDOM[5'h1D][13:8];
        enq_s1_bits_ftqOffset = _RANDOM[5'h1D][17:14];
        enq_s1_bits_hasException = _RANDOM[5'h1D][18];
        enq_s1_bits_exceptionVec_0 = _RANDOM[5'h1D][19];
        enq_s1_bits_exceptionVec_1 = _RANDOM[5'h1D][20];
        enq_s1_bits_exceptionVec_2 = _RANDOM[5'h1D][21];
        enq_s1_bits_exceptionVec_12 = _RANDOM[5'h1D][31];
        enq_s1_bits_exceptionVec_20 = _RANDOM[5'h1E][7];
        enq_s1_bits_exceptionVec_22 = _RANDOM[5'h1E][9];
        enq_s1_bits_flushPipe = _RANDOM[5'h1E][11];
        enq_s1_bits_singleStep = _RANDOM[5'h1E][14];
        enq_s1_bits_crossPageIPFFix = _RANDOM[5'h1E][15];
        enq_s1_bits_trigger_frontendHit_0 = _RANDOM[5'h1E][16];
        enq_s1_bits_trigger_frontendHit_1 = _RANDOM[5'h1E][17];
        enq_s1_bits_trigger_frontendHit_2 = _RANDOM[5'h1E][18];
        enq_s1_bits_trigger_frontendHit_3 = _RANDOM[5'h1E][19];
        enq_s1_bits_trigger_frontendCanFire_0 = _RANDOM[5'h1E][20];
        enq_s1_bits_trigger_frontendCanFire_1 = _RANDOM[5'h1E][21];
        enq_s1_bits_trigger_frontendCanFire_2 = _RANDOM[5'h1E][22];
        enq_s1_bits_trigger_frontendCanFire_3 = _RANDOM[5'h1E][23];
      `endif // RANDOMIZE_REG_INIT
      if (reset)
        currentValid = 1'h0;
    end // initial
    `ifdef FIRRTL_AFTER_INITIAL
      `FIRRTL_AFTER_INITIAL
    `endif // FIRRTL_AFTER_INITIAL
  `endif // ENABLE_INITIAL_REG_
  assign io_state_valid = currentValid;
  assign io_state_bits_robIdx_flag = current_robIdx_flag;
  assign io_state_bits_robIdx_value = current_robIdx_value;
  assign io_state_bits_ftqPtr_value = current_ftqPtr_value;
  assign io_state_bits_ftqOffset = current_ftqOffset;
  assign io_state_bits_hasException = current_hasException;
  assign io_state_bits_exceptionVec_0 = current_exceptionVec_0;
  assign io_state_bits_exceptionVec_1 = current_exceptionVec_1;
  assign io_state_bits_exceptionVec_2 = current_exceptionVec_2;
  assign io_state_bits_exceptionVec_3 = current_exceptionVec_3;
  assign io_state_bits_exceptionVec_4 = current_exceptionVec_4;
  assign io_state_bits_exceptionVec_5 = current_exceptionVec_5;
  assign io_state_bits_exceptionVec_6 = current_exceptionVec_6;
  assign io_state_bits_exceptionVec_7 = current_exceptionVec_7;
  assign io_state_bits_exceptionVec_8 = current_exceptionVec_8;
  assign io_state_bits_exceptionVec_9 = current_exceptionVec_9;
  assign io_state_bits_exceptionVec_10 = current_exceptionVec_10;
  assign io_state_bits_exceptionVec_11 = current_exceptionVec_11;
  assign io_state_bits_exceptionVec_12 = current_exceptionVec_12;
  assign io_state_bits_exceptionVec_13 = current_exceptionVec_13;
  assign io_state_bits_exceptionVec_14 = current_exceptionVec_14;
  assign io_state_bits_exceptionVec_15 = current_exceptionVec_15;
  assign io_state_bits_exceptionVec_16 = current_exceptionVec_16;
  assign io_state_bits_exceptionVec_17 = current_exceptionVec_17;
  assign io_state_bits_exceptionVec_18 = current_exceptionVec_18;
  assign io_state_bits_exceptionVec_19 = current_exceptionVec_19;
  assign io_state_bits_exceptionVec_20 = current_exceptionVec_20;
  assign io_state_bits_exceptionVec_21 = current_exceptionVec_21;
  assign io_state_bits_exceptionVec_22 = current_exceptionVec_22;
  assign io_state_bits_exceptionVec_23 = current_exceptionVec_23;
  assign io_state_bits_flushPipe = current_flushPipe;
  assign io_state_bits_replayInst = current_replayInst;
  assign io_state_bits_singleStep = current_singleStep;
  assign io_state_bits_crossPageIPFFix = current_crossPageIPFFix;
  assign io_state_bits_trigger_frontendCanFire_0 = current_trigger_frontendCanFire_0;
  assign io_state_bits_trigger_frontendCanFire_1 = current_trigger_frontendCanFire_1;
  assign io_state_bits_trigger_frontendCanFire_2 = current_trigger_frontendCanFire_2;
  assign io_state_bits_trigger_frontendCanFire_3 = current_trigger_frontendCanFire_3;
  assign io_state_bits_trigger_backendCanFire_0 = current_trigger_backendCanFire_0;
  assign io_state_bits_trigger_backendCanFire_1 = current_trigger_backendCanFire_1;
  assign io_state_bits_trigger_backendCanFire_2 = current_trigger_backendCanFire_2;
  assign io_state_bits_trigger_backendCanFire_3 = current_trigger_backendCanFire_3;
  assign io_state_bits_vstartEn = current_vstartEn;
  assign io_state_bits_vstart = current_vstart;
endmodule

