UDMA_AXI_S2M_COMP_WR_CFG_1_AWBURST_MASK,VAR_0
UDMA_AXI_S2M_COMP_WR_CFG_1_AWBURST_SHIFT,VAR_1
UDMA_AXI_S2M_COMP_WR_CFG_1_AWCACHE_MASK,VAR_2
UDMA_AXI_S2M_COMP_WR_CFG_1_AWCACHE_SHIFT,VAR_3
UDMA_AXI_S2M_COMP_WR_CFG_1_AWID_MASK,VAR_4
UDMA_AXI_S2M_COMP_WR_CFG_2_AWPROT_MASK,VAR_5
UDMA_AXI_S2M_COMP_WR_CFG_2_AWPROT_SHIFT,VAR_6
UDMA_AXI_S2M_COMP_WR_CFG_2_AWQOS_MASK,VAR_7
UDMA_AXI_S2M_COMP_WR_CFG_2_AWQOS_SHIFT,VAR_8
UDMA_AXI_S2M_COMP_WR_CFG_2_AWSIZE_MASK,VAR_9
UDMA_AXI_S2M_COMP_WR_CFG_2_AWSIZE_SHIFT,VAR_10
UDMA_AXI_S2M_COMP_WR_CFG_2_AWUSER_MASK,VAR_11
UDMA_AXI_S2M_DESC_WR_CFG_1_MAX_AXI_BEATS_MASK,VAR_12
al_reg_read32,FUNC_0
al_reg_write32,FUNC_1
al_udma_s2m_axi_sm_set,FUNC_2
s2m_sm,VAR_13
cfg_1,VAR_14
cfg_2,VAR_15
cfg_max_beats,VAR_16
reg,VAR_17
