Timing Analyzer report for test_sistema_completo_uart
Sun Jan  5 21:23:55 2025
Quartus Prime Version 23.1std.0 Build 991 11/28/2023 SC Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk_50'
 13. Slow 1200mV 85C Model Hold: 'clk_50'
 14. Slow 1200mV 85C Model Recovery: 'clk_50'
 15. Slow 1200mV 85C Model Removal: 'clk_50'
 16. Slow 1200mV 85C Model Metastability Summary
 17. Slow 1200mV 0C Model Fmax Summary
 18. Slow 1200mV 0C Model Setup Summary
 19. Slow 1200mV 0C Model Hold Summary
 20. Slow 1200mV 0C Model Recovery Summary
 21. Slow 1200mV 0C Model Removal Summary
 22. Slow 1200mV 0C Model Minimum Pulse Width Summary
 23. Slow 1200mV 0C Model Setup: 'clk_50'
 24. Slow 1200mV 0C Model Hold: 'clk_50'
 25. Slow 1200mV 0C Model Recovery: 'clk_50'
 26. Slow 1200mV 0C Model Removal: 'clk_50'
 27. Slow 1200mV 0C Model Metastability Summary
 28. Fast 1200mV 0C Model Setup Summary
 29. Fast 1200mV 0C Model Hold Summary
 30. Fast 1200mV 0C Model Recovery Summary
 31. Fast 1200mV 0C Model Removal Summary
 32. Fast 1200mV 0C Model Minimum Pulse Width Summary
 33. Fast 1200mV 0C Model Setup: 'clk_50'
 34. Fast 1200mV 0C Model Hold: 'clk_50'
 35. Fast 1200mV 0C Model Recovery: 'clk_50'
 36. Fast 1200mV 0C Model Removal: 'clk_50'
 37. Fast 1200mV 0C Model Metastability Summary
 38. Multicorner Timing Analysis Summary
 39. Board Trace Model Assignments
 40. Input Transition Times
 41. Signal Integrity Metrics (Slow 1200mv 0c Model)
 42. Signal Integrity Metrics (Slow 1200mv 85c Model)
 43. Signal Integrity Metrics (Fast 1200mv 0c Model)
 44. Setup Transfers
 45. Hold Transfers
 46. Recovery Transfers
 47. Removal Transfers
 48. Report TCCS
 49. Report RSKM
 50. Unconstrained Paths Summary
 51. Clock Status Summary
 52. Unconstrained Input Ports
 53. Unconstrained Output Ports
 54. Unconstrained Input Ports
 55. Unconstrained Output Ports
 56. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2023  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+--------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                        ;
+-----------------------+--------------------------------------------------------+
; Quartus Prime Version ; Version 23.1std.0 Build 991 11/28/2023 SC Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                                 ;
; Revision Name         ; test_sistema_completo_uart                             ;
; Device Family         ; Cyclone IV E                                           ;
; Device Name           ; EP4CE115F29C7                                          ;
; Timing Models         ; Final                                                  ;
; Delay Model           ; Combined                                               ;
; Rise/Fall Delays      ; Enabled                                                ;
+-----------------------+--------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.07        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   6.9%      ;
+----------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                             ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets    ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+
; clk_50     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_50 } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 148.41 MHz ; 148.41 MHz      ; clk_50     ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+--------+--------+-------------------+
; Clock  ; Slack  ; End Point TNS     ;
+--------+--------+-------------------+
; clk_50 ; -5.738 ; -1498.197         ;
+--------+--------+-------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+--------+-------+-------------------+
; Clock  ; Slack ; End Point TNS     ;
+--------+-------+-------------------+
; clk_50 ; 0.385 ; 0.000             ;
+--------+-------+-------------------+


+----------------------------------------+
; Slow 1200mV 85C Model Recovery Summary ;
+--------+--------+----------------------+
; Clock  ; Slack  ; End Point TNS        ;
+--------+--------+----------------------+
; clk_50 ; -2.908 ; -554.803             ;
+--------+--------+----------------------+


+---------------------------------------+
; Slow 1200mV 85C Model Removal Summary ;
+--------+-------+----------------------+
; Clock  ; Slack ; End Point TNS        ;
+--------+-------+----------------------+
; clk_50 ; 1.812 ; 0.000                ;
+--------+-------+----------------------+


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+--------+--------+---------------------------------+
; Clock  ; Slack  ; End Point TNS                   ;
+--------+--------+---------------------------------+
; clk_50 ; -3.000 ; -661.124                        ;
+--------+--------+---------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk_50'                                                                                                                    ;
+--------+-----------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -5.738 ; algo_3_final:inst|reg_anterior[1] ; algo_3_final:inst|data_a_escribir[0]  ; clk_50       ; clk_50      ; 1.000        ; -0.067     ; 6.669      ;
; -5.721 ; algo_3_final:inst|reg_ancho_2[1]  ; algo_3_final:inst|data_a_escribir[0]  ; clk_50       ; clk_50      ; 1.000        ; -0.074     ; 6.645      ;
; -5.708 ; algo_3_final:inst|reg_ancho_1[2]  ; algo_3_final:inst|data_a_escribir[0]  ; clk_50       ; clk_50      ; 1.000        ; -0.073     ; 6.633      ;
; -5.678 ; algo_3_final:inst|reg_ancho_1[0]  ; algo_3_final:inst|data_a_escribir[0]  ; clk_50       ; clk_50      ; 1.000        ; -0.074     ; 6.602      ;
; -5.670 ; algo_3_final:inst|reg_anterior[9] ; algo_3_final:inst|data_a_escribir[0]  ; clk_50       ; clk_50      ; 1.000        ; -0.498     ; 6.170      ;
; -5.638 ; algo_3_final:inst|reg_ancho_1[3]  ; algo_3_final:inst|data_a_escribir[0]  ; clk_50       ; clk_50      ; 1.000        ; -0.074     ; 6.562      ;
; -5.637 ; algo_3_final:inst|reg_anterior[0] ; algo_3_final:inst|data_a_escribir[0]  ; clk_50       ; clk_50      ; 1.000        ; -0.066     ; 6.569      ;
; -5.628 ; algo_3_final:inst|reg_ancho_2[0]  ; algo_3_final:inst|data_a_escribir[0]  ; clk_50       ; clk_50      ; 1.000        ; -0.074     ; 6.552      ;
; -5.602 ; algo_3_final:inst|reg_anterior[3] ; algo_3_final:inst|data_a_escribir[0]  ; clk_50       ; clk_50      ; 1.000        ; -0.066     ; 6.534      ;
; -5.599 ; algo_3_final:inst|reg_ancho_1[1]  ; algo_3_final:inst|data_a_escribir[0]  ; clk_50       ; clk_50      ; 1.000        ; -0.074     ; 6.523      ;
; -5.592 ; algo_3_final:inst|reg_ancho_2[3]  ; algo_3_final:inst|data_a_escribir[0]  ; clk_50       ; clk_50      ; 1.000        ; -0.074     ; 6.516      ;
; -5.567 ; algo_3_final:inst|reg_ancho_1[4]  ; algo_3_final:inst|data_a_escribir[0]  ; clk_50       ; clk_50      ; 1.000        ; -0.073     ; 6.492      ;
; -5.544 ; algo_3_final:inst|reg_ancho_3[0]  ; algo_3_final:inst|data_a_escribir[0]  ; clk_50       ; clk_50      ; 1.000        ; -0.067     ; 6.475      ;
; -5.512 ; algo_3_final:inst|reg_ancho_2[4]  ; algo_3_final:inst|data_a_escribir[0]  ; clk_50       ; clk_50      ; 1.000        ; -0.074     ; 6.436      ;
; -5.507 ; algo_3_final:inst|reg_ancho_1[5]  ; algo_3_final:inst|data_a_escribir[0]  ; clk_50       ; clk_50      ; 1.000        ; -0.073     ; 6.432      ;
; -5.494 ; algo_3_final:inst|reg_ancho_2[2]  ; algo_3_final:inst|data_a_escribir[0]  ; clk_50       ; clk_50      ; 1.000        ; -0.074     ; 6.418      ;
; -5.467 ; algo_3_final:inst|reg_anterior[6] ; algo_3_final:inst|data_a_escribir[0]  ; clk_50       ; clk_50      ; 1.000        ; -0.066     ; 6.399      ;
; -5.460 ; algo_3_final:inst|reg_ancho_2[5]  ; algo_3_final:inst|data_a_escribir[0]  ; clk_50       ; clk_50      ; 1.000        ; -0.074     ; 6.384      ;
; -5.459 ; algo_3_final:inst|reg_ancho_3[1]  ; algo_3_final:inst|data_a_escribir[0]  ; clk_50       ; clk_50      ; 1.000        ; -0.067     ; 6.390      ;
; -5.450 ; algo_3_final:inst|reg_ancho_1[6]  ; algo_3_final:inst|data_a_escribir[0]  ; clk_50       ; clk_50      ; 1.000        ; -0.073     ; 6.375      ;
; -5.431 ; algo_3_final:inst|reg_ancho_1[7]  ; algo_3_final:inst|data_a_escribir[0]  ; clk_50       ; clk_50      ; 1.000        ; -0.073     ; 6.356      ;
; -5.418 ; algo_3_final:inst|reg_anterior[4] ; algo_3_final:inst|data_a_escribir[0]  ; clk_50       ; clk_50      ; 1.000        ; -0.066     ; 6.350      ;
; -5.395 ; algo_3_final:inst|reg_ancho_3[2]  ; algo_3_final:inst|data_a_escribir[0]  ; clk_50       ; clk_50      ; 1.000        ; -0.067     ; 6.326      ;
; -5.375 ; algo_3_final:inst|reg_anterior[2] ; algo_3_final:inst|data_a_escribir[0]  ; clk_50       ; clk_50      ; 1.000        ; -0.067     ; 6.306      ;
; -5.331 ; algo_3_final:inst|reg_ancho_3[3]  ; algo_3_final:inst|data_a_escribir[0]  ; clk_50       ; clk_50      ; 1.000        ; -0.067     ; 6.262      ;
; -5.318 ; algo_3_final:inst|reg_anterior[5] ; algo_3_final:inst|data_a_escribir[0]  ; clk_50       ; clk_50      ; 1.000        ; -0.067     ; 6.249      ;
; -5.312 ; algo_3_final:inst|reg_ancho_2[7]  ; algo_3_final:inst|data_a_escribir[0]  ; clk_50       ; clk_50      ; 1.000        ; -0.074     ; 6.236      ;
; -5.264 ; algo_3_final:inst|reg_ancho_3[4]  ; algo_3_final:inst|data_a_escribir[0]  ; clk_50       ; clk_50      ; 1.000        ; -0.067     ; 6.195      ;
; -5.247 ; algo_3_final:inst|reg_ancho_2[6]  ; algo_3_final:inst|data_a_escribir[0]  ; clk_50       ; clk_50      ; 1.000        ; -0.074     ; 6.171      ;
; -5.236 ; algo_3_final:inst|reg_ancho_3[7]  ; algo_3_final:inst|data_a_escribir[0]  ; clk_50       ; clk_50      ; 1.000        ; -0.067     ; 6.167      ;
; -5.216 ; algo_3_final:inst|reg_ancho_3[5]  ; algo_3_final:inst|data_a_escribir[0]  ; clk_50       ; clk_50      ; 1.000        ; -0.067     ; 6.147      ;
; -5.198 ; algo_3_final:inst|reg_anterior[7] ; algo_3_final:inst|data_a_escribir[0]  ; clk_50       ; clk_50      ; 1.000        ; -0.067     ; 6.129      ;
; -5.186 ; algo_3_final:inst|reg_ancho_2[9]  ; algo_3_final:inst|data_a_escribir[0]  ; clk_50       ; clk_50      ; 1.000        ; -0.074     ; 6.110      ;
; -5.139 ; algo_3_final:inst|reg_anterior[8] ; algo_3_final:inst|data_a_escribir[0]  ; clk_50       ; clk_50      ; 1.000        ; -0.067     ; 6.070      ;
; -5.135 ; algo_3_final:inst|reg_ancho_1[8]  ; algo_3_final:inst|data_a_escribir[0]  ; clk_50       ; clk_50      ; 1.000        ; -0.074     ; 6.059      ;
; -5.129 ; algo_3_final:inst|reg_ancho_3[6]  ; algo_3_final:inst|data_a_escribir[0]  ; clk_50       ; clk_50      ; 1.000        ; -0.067     ; 6.060      ;
; -5.093 ; algo_3_final:inst|reg_ancho_2[8]  ; algo_3_final:inst|data_a_escribir[0]  ; clk_50       ; clk_50      ; 1.000        ; -0.074     ; 6.017      ;
; -5.082 ; algo_3_final:inst|reg_ancho_1[10] ; algo_3_final:inst|data_a_escribir[0]  ; clk_50       ; clk_50      ; 1.000        ; -0.508     ; 5.572      ;
; -5.060 ; algo_3_final:inst|reg_ancho_1[9]  ; algo_3_final:inst|data_a_escribir[0]  ; clk_50       ; clk_50      ; 1.000        ; -0.074     ; 5.984      ;
; -5.019 ; algo_3_final:inst|indice[1]       ; algo_3_final:inst|dir_mem_1[10]       ; clk_50       ; clk_50      ; 1.000        ; -0.493     ; 5.524      ;
; -5.019 ; algo_3_final:inst|indice[1]       ; algo_3_final:inst|dir_mem_1[9]        ; clk_50       ; clk_50      ; 1.000        ; -0.493     ; 5.524      ;
; -5.019 ; algo_3_final:inst|indice[1]       ; algo_3_final:inst|dir_mem_1[8]        ; clk_50       ; clk_50      ; 1.000        ; -0.493     ; 5.524      ;
; -5.019 ; algo_3_final:inst|indice[1]       ; algo_3_final:inst|dir_mem_1[7]        ; clk_50       ; clk_50      ; 1.000        ; -0.493     ; 5.524      ;
; -5.019 ; algo_3_final:inst|indice[1]       ; algo_3_final:inst|dir_mem_1[6]        ; clk_50       ; clk_50      ; 1.000        ; -0.493     ; 5.524      ;
; -5.019 ; algo_3_final:inst|indice[1]       ; algo_3_final:inst|dir_mem_1[5]        ; clk_50       ; clk_50      ; 1.000        ; -0.493     ; 5.524      ;
; -5.016 ; algo_3_final:inst|reg_anterior[1] ; algo_3_final:inst|data_a_escribir[5]  ; clk_50       ; clk_50      ; 1.000        ; -0.067     ; 5.947      ;
; -5.014 ; algo_3_final:inst|reg_anterior[1] ; algo_3_final:inst|data_a_escribir[7]  ; clk_50       ; clk_50      ; 1.000        ; -0.067     ; 5.945      ;
; -5.013 ; algo_3_final:inst|reg_anterior[1] ; algo_3_final:inst|data_a_escribir[10] ; clk_50       ; clk_50      ; 1.000        ; -0.067     ; 5.944      ;
; -5.012 ; algo_3_final:inst|reg_anterior[1] ; algo_3_final:inst|data_a_escribir[6]  ; clk_50       ; clk_50      ; 1.000        ; -0.067     ; 5.943      ;
; -5.010 ; algo_3_final:inst|reg_anterior[1] ; algo_3_final:inst|data_a_escribir[4]  ; clk_50       ; clk_50      ; 1.000        ; -0.067     ; 5.941      ;
; -5.010 ; algo_3_final:inst|reg_anterior[1] ; algo_3_final:inst|data_a_escribir[8]  ; clk_50       ; clk_50      ; 1.000        ; -0.067     ; 5.941      ;
; -5.009 ; algo_3_final:inst|indice[0]       ; algo_3_final:inst|dir_mem_1[10]       ; clk_50       ; clk_50      ; 1.000        ; -0.526     ; 5.481      ;
; -5.009 ; algo_3_final:inst|indice[0]       ; algo_3_final:inst|dir_mem_1[9]        ; clk_50       ; clk_50      ; 1.000        ; -0.526     ; 5.481      ;
; -5.009 ; algo_3_final:inst|indice[0]       ; algo_3_final:inst|dir_mem_1[8]        ; clk_50       ; clk_50      ; 1.000        ; -0.526     ; 5.481      ;
; -5.009 ; algo_3_final:inst|indice[0]       ; algo_3_final:inst|dir_mem_1[7]        ; clk_50       ; clk_50      ; 1.000        ; -0.526     ; 5.481      ;
; -5.009 ; algo_3_final:inst|indice[0]       ; algo_3_final:inst|dir_mem_1[6]        ; clk_50       ; clk_50      ; 1.000        ; -0.526     ; 5.481      ;
; -5.009 ; algo_3_final:inst|indice[0]       ; algo_3_final:inst|dir_mem_1[5]        ; clk_50       ; clk_50      ; 1.000        ; -0.526     ; 5.481      ;
; -5.001 ; algo_3_final:inst|reg_ancho_3[8]  ; algo_3_final:inst|data_a_escribir[0]  ; clk_50       ; clk_50      ; 1.000        ; -0.067     ; 5.932      ;
; -4.999 ; algo_3_final:inst|reg_ancho_2[1]  ; algo_3_final:inst|data_a_escribir[5]  ; clk_50       ; clk_50      ; 1.000        ; -0.074     ; 5.923      ;
; -4.997 ; algo_3_final:inst|reg_ancho_2[1]  ; algo_3_final:inst|data_a_escribir[7]  ; clk_50       ; clk_50      ; 1.000        ; -0.074     ; 5.921      ;
; -4.996 ; algo_3_final:inst|reg_ancho_2[1]  ; algo_3_final:inst|data_a_escribir[10] ; clk_50       ; clk_50      ; 1.000        ; -0.074     ; 5.920      ;
; -4.995 ; algo_3_final:inst|reg_ancho_2[1]  ; algo_3_final:inst|data_a_escribir[6]  ; clk_50       ; clk_50      ; 1.000        ; -0.074     ; 5.919      ;
; -4.993 ; algo_3_final:inst|reg_ancho_2[1]  ; algo_3_final:inst|data_a_escribir[4]  ; clk_50       ; clk_50      ; 1.000        ; -0.074     ; 5.917      ;
; -4.993 ; algo_3_final:inst|reg_ancho_2[1]  ; algo_3_final:inst|data_a_escribir[8]  ; clk_50       ; clk_50      ; 1.000        ; -0.074     ; 5.917      ;
; -4.986 ; algo_3_final:inst|reg_ancho_1[2]  ; algo_3_final:inst|data_a_escribir[5]  ; clk_50       ; clk_50      ; 1.000        ; -0.073     ; 5.911      ;
; -4.984 ; algo_3_final:inst|reg_ancho_1[2]  ; algo_3_final:inst|data_a_escribir[7]  ; clk_50       ; clk_50      ; 1.000        ; -0.073     ; 5.909      ;
; -4.983 ; algo_3_final:inst|reg_ancho_1[2]  ; algo_3_final:inst|data_a_escribir[10] ; clk_50       ; clk_50      ; 1.000        ; -0.073     ; 5.908      ;
; -4.982 ; algo_3_final:inst|reg_ancho_1[2]  ; algo_3_final:inst|data_a_escribir[6]  ; clk_50       ; clk_50      ; 1.000        ; -0.073     ; 5.907      ;
; -4.980 ; algo_3_final:inst|reg_ancho_1[2]  ; algo_3_final:inst|data_a_escribir[4]  ; clk_50       ; clk_50      ; 1.000        ; -0.073     ; 5.905      ;
; -4.980 ; algo_3_final:inst|reg_ancho_1[2]  ; algo_3_final:inst|data_a_escribir[8]  ; clk_50       ; clk_50      ; 1.000        ; -0.073     ; 5.905      ;
; -4.956 ; algo_3_final:inst|reg_ancho_1[0]  ; algo_3_final:inst|data_a_escribir[5]  ; clk_50       ; clk_50      ; 1.000        ; -0.074     ; 5.880      ;
; -4.954 ; algo_3_final:inst|reg_ancho_1[0]  ; algo_3_final:inst|data_a_escribir[7]  ; clk_50       ; clk_50      ; 1.000        ; -0.074     ; 5.878      ;
; -4.953 ; algo_3_final:inst|reg_ancho_1[0]  ; algo_3_final:inst|data_a_escribir[10] ; clk_50       ; clk_50      ; 1.000        ; -0.074     ; 5.877      ;
; -4.952 ; algo_3_final:inst|reg_ancho_1[0]  ; algo_3_final:inst|data_a_escribir[6]  ; clk_50       ; clk_50      ; 1.000        ; -0.074     ; 5.876      ;
; -4.950 ; algo_3_final:inst|reg_ancho_1[0]  ; algo_3_final:inst|data_a_escribir[4]  ; clk_50       ; clk_50      ; 1.000        ; -0.074     ; 5.874      ;
; -4.950 ; algo_3_final:inst|reg_ancho_1[0]  ; algo_3_final:inst|data_a_escribir[8]  ; clk_50       ; clk_50      ; 1.000        ; -0.074     ; 5.874      ;
; -4.948 ; algo_3_final:inst|reg_anterior[9] ; algo_3_final:inst|data_a_escribir[5]  ; clk_50       ; clk_50      ; 1.000        ; -0.498     ; 5.448      ;
; -4.946 ; algo_3_final:inst|reg_anterior[9] ; algo_3_final:inst|data_a_escribir[7]  ; clk_50       ; clk_50      ; 1.000        ; -0.498     ; 5.446      ;
; -4.945 ; algo_3_final:inst|reg_anterior[9] ; algo_3_final:inst|data_a_escribir[10] ; clk_50       ; clk_50      ; 1.000        ; -0.498     ; 5.445      ;
; -4.944 ; algo_3_final:inst|reg_anterior[9] ; algo_3_final:inst|data_a_escribir[6]  ; clk_50       ; clk_50      ; 1.000        ; -0.498     ; 5.444      ;
; -4.942 ; algo_3_final:inst|cuenta[2]       ; algo_3_final:inst|data_a_escribir[3]  ; clk_50       ; clk_50      ; 1.000        ; -0.089     ; 5.851      ;
; -4.942 ; algo_3_final:inst|cuenta[2]       ; algo_3_final:inst|data_a_escribir[2]  ; clk_50       ; clk_50      ; 1.000        ; -0.089     ; 5.851      ;
; -4.942 ; algo_3_final:inst|cuenta[2]       ; algo_3_final:inst|data_a_escribir[1]  ; clk_50       ; clk_50      ; 1.000        ; -0.089     ; 5.851      ;
; -4.942 ; algo_3_final:inst|cuenta[2]       ; algo_3_final:inst|data_a_escribir[9]  ; clk_50       ; clk_50      ; 1.000        ; -0.089     ; 5.851      ;
; -4.942 ; algo_3_final:inst|reg_anterior[9] ; algo_3_final:inst|data_a_escribir[4]  ; clk_50       ; clk_50      ; 1.000        ; -0.498     ; 5.442      ;
; -4.942 ; algo_3_final:inst|reg_anterior[9] ; algo_3_final:inst|data_a_escribir[8]  ; clk_50       ; clk_50      ; 1.000        ; -0.498     ; 5.442      ;
; -4.937 ; algo_3_final:inst|reg_ancho_3[9]  ; algo_3_final:inst|data_a_escribir[0]  ; clk_50       ; clk_50      ; 1.000        ; -0.067     ; 5.868      ;
; -4.916 ; algo_3_final:inst|reg_ancho_1[3]  ; algo_3_final:inst|data_a_escribir[5]  ; clk_50       ; clk_50      ; 1.000        ; -0.074     ; 5.840      ;
; -4.915 ; algo_3_final:inst|reg_anterior[0] ; algo_3_final:inst|data_a_escribir[5]  ; clk_50       ; clk_50      ; 1.000        ; -0.066     ; 5.847      ;
; -4.914 ; algo_3_final:inst|reg_ancho_1[3]  ; algo_3_final:inst|data_a_escribir[7]  ; clk_50       ; clk_50      ; 1.000        ; -0.074     ; 5.838      ;
; -4.913 ; algo_3_final:inst|cuenta[2]       ; algo_3_final:inst|data_a_escribir[6]  ; clk_50       ; clk_50      ; 1.000        ; -0.507     ; 5.404      ;
; -4.913 ; algo_3_final:inst|cuenta[2]       ; algo_3_final:inst|data_a_escribir[5]  ; clk_50       ; clk_50      ; 1.000        ; -0.507     ; 5.404      ;
; -4.913 ; algo_3_final:inst|cuenta[2]       ; algo_3_final:inst|data_a_escribir[4]  ; clk_50       ; clk_50      ; 1.000        ; -0.507     ; 5.404      ;
; -4.913 ; algo_3_final:inst|cuenta[2]       ; algo_3_final:inst|data_a_escribir[10] ; clk_50       ; clk_50      ; 1.000        ; -0.507     ; 5.404      ;
; -4.913 ; algo_3_final:inst|cuenta[2]       ; algo_3_final:inst|data_a_escribir[8]  ; clk_50       ; clk_50      ; 1.000        ; -0.507     ; 5.404      ;
; -4.913 ; algo_3_final:inst|cuenta[2]       ; algo_3_final:inst|data_a_escribir[7]  ; clk_50       ; clk_50      ; 1.000        ; -0.507     ; 5.404      ;
; -4.913 ; algo_3_final:inst|reg_anterior[0] ; algo_3_final:inst|data_a_escribir[7]  ; clk_50       ; clk_50      ; 1.000        ; -0.066     ; 5.845      ;
; -4.913 ; algo_3_final:inst|reg_ancho_1[3]  ; algo_3_final:inst|data_a_escribir[10] ; clk_50       ; clk_50      ; 1.000        ; -0.074     ; 5.837      ;
; -4.912 ; algo_3_final:inst|reg_anterior[0] ; algo_3_final:inst|data_a_escribir[10] ; clk_50       ; clk_50      ; 1.000        ; -0.066     ; 5.844      ;
; -4.912 ; algo_3_final:inst|reg_ancho_1[3]  ; algo_3_final:inst|data_a_escribir[6]  ; clk_50       ; clk_50      ; 1.000        ; -0.074     ; 5.836      ;
+--------+-----------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk_50'                                                                                                                                                                         ;
+-------+-------------------------------------------------------------+------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                   ; To Node                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------+------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.385 ; algo_3_final:inst|ignorar_anterior                          ; algo_3_final:inst|ignorar_anterior                               ; clk_50       ; clk_50      ; 0.000        ; 0.098      ; 0.669      ;
; 0.385 ; algo_3_final:inst|ignorar_ancho_1                           ; algo_3_final:inst|ignorar_ancho_1                                ; clk_50       ; clk_50      ; 0.000        ; 0.098      ; 0.669      ;
; 0.385 ; uart_algo_nuevo:inst10|state                                ; uart_algo_nuevo:inst10|state                                     ; clk_50       ; clk_50      ; 0.000        ; 0.098      ; 0.669      ;
; 0.385 ; algo_3_final:inst|state.fin                                 ; algo_3_final:inst|state.fin                                      ; clk_50       ; clk_50      ; 0.000        ; 0.098      ; 0.669      ;
; 0.386 ; algo_3_final:inst|indice[0]                                 ; algo_3_final:inst|indice[0]                                      ; clk_50       ; clk_50      ; 0.000        ; 0.097      ; 0.669      ;
; 0.386 ; algo_3_final:inst|state.lectura_cantidad_energia            ; algo_3_final:inst|state.lectura_cantidad_energia                 ; clk_50       ; clk_50      ; 0.000        ; 0.097      ; 0.669      ;
; 0.387 ; histograma_chat:inst15|escritura_signal                     ; histograma_chat:inst15|escritura_signal                          ; clk_50       ; clk_50      ; 0.000        ; 0.096      ; 0.669      ;
; 0.387 ; UART_RX:inst11|r_RX_Byte[7]                                 ; UART_RX:inst11|r_RX_Byte[7]                                      ; clk_50       ; clk_50      ; 0.000        ; 0.096      ; 0.669      ;
; 0.387 ; UART_RX:inst11|r_RX_Byte[6]                                 ; UART_RX:inst11|r_RX_Byte[6]                                      ; clk_50       ; clk_50      ; 0.000        ; 0.096      ; 0.669      ;
; 0.387 ; UART_RX:inst11|r_RX_Byte[0]                                 ; UART_RX:inst11|r_RX_Byte[0]                                      ; clk_50       ; clk_50      ; 0.000        ; 0.096      ; 0.669      ;
; 0.387 ; UART_RX:inst11|r_RX_Byte[5]                                 ; UART_RX:inst11|r_RX_Byte[5]                                      ; clk_50       ; clk_50      ; 0.000        ; 0.096      ; 0.669      ;
; 0.387 ; UART_RX:inst11|r_RX_Byte[2]                                 ; UART_RX:inst11|r_RX_Byte[2]                                      ; clk_50       ; clk_50      ; 0.000        ; 0.096      ; 0.669      ;
; 0.387 ; UART_RX:inst11|r_RX_Byte[3]                                 ; UART_RX:inst11|r_RX_Byte[3]                                      ; clk_50       ; clk_50      ; 0.000        ; 0.096      ; 0.669      ;
; 0.387 ; UART_RX:inst11|r_RX_Byte[4]                                 ; UART_RX:inst11|r_RX_Byte[4]                                      ; clk_50       ; clk_50      ; 0.000        ; 0.096      ; 0.669      ;
; 0.387 ; UART_RX:inst11|r_RX_Byte[1]                                 ; UART_RX:inst11|r_RX_Byte[1]                                      ; clk_50       ; clk_50      ; 0.000        ; 0.096      ; 0.669      ;
; 0.387 ; UART_RX:inst11|r_Bit_Index[2]                               ; UART_RX:inst11|r_Bit_Index[2]                                    ; clk_50       ; clk_50      ; 0.000        ; 0.096      ; 0.669      ;
; 0.388 ; algo_3_final:inst|eventos[0]                                ; algo_3_final:inst|eventos[0]                                     ; clk_50       ; clk_50      ; 0.000        ; 0.095      ; 0.669      ;
; 0.388 ; algo_3_final:inst|state.lectura_ancho_2                     ; algo_3_final:inst|state.lectura_ancho_2                          ; clk_50       ; clk_50      ; 0.000        ; 0.095      ; 0.669      ;
; 0.388 ; algo_3_final:inst|state.lectura_ancho_1                     ; algo_3_final:inst|state.lectura_ancho_1                          ; clk_50       ; clk_50      ; 0.000        ; 0.095      ; 0.669      ;
; 0.388 ; algo_3_final:inst|state.lectura_ancho_3                     ; algo_3_final:inst|state.lectura_ancho_3                          ; clk_50       ; clk_50      ; 0.000        ; 0.095      ; 0.669      ;
; 0.388 ; algo_3_final:inst|state.lectura_anterior                    ; algo_3_final:inst|state.lectura_anterior                         ; clk_50       ; clk_50      ; 0.000        ; 0.095      ; 0.669      ;
; 0.391 ; algo_3_final:inst|pix_count_int[0]                          ; algo_3_final:inst|pix_count_int[0]                               ; clk_50       ; clk_50      ; 0.000        ; 0.097      ; 0.674      ;
; 0.392 ; histograma_chat:inst15|cuenta[0]                            ; histograma_chat:inst15|cuenta[0]                                 ; clk_50       ; clk_50      ; 0.000        ; 0.096      ; 0.674      ;
; 0.402 ; coordinador_mod_tes:inst8|img[1]                            ; coordinador_mod_tes:inst8|img[1]                                 ; clk_50       ; clk_50      ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; coordinador_mod_tes:inst8|flag_esp_fin_histograma           ; coordinador_mod_tes:inst8|flag_esp_fin_histograma                ; clk_50       ; clk_50      ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; coordinador_mod_tes:inst8|state.esp_fin_escritura           ; coordinador_mod_tes:inst8|state.esp_fin_escritura                ; clk_50       ; clk_50      ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; coordinador_mod_tes:inst8|flag_esp_fin_algo                 ; coordinador_mod_tes:inst8|flag_esp_fin_algo                      ; clk_50       ; clk_50      ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; coordinador_mod_tes:inst8|flag_borrado_2                    ; coordinador_mod_tes:inst8|flag_borrado_2                         ; clk_50       ; clk_50      ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; coordinador_mod_tes:inst8|state.esp_borrado_1               ; coordinador_mod_tes:inst8|state.esp_borrado_1                    ; clk_50       ; clk_50      ; 0.000        ; 0.081      ; 0.669      ;
; 0.403 ; uart_tx:inst12|data_to_send[5]                              ; uart_tx:inst12|data_to_send[5]                                   ; clk_50       ; clk_50      ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; ack_sender:inst14|uart_byte[0]                              ; ack_sender:inst14|uart_byte[0]                                   ; clk_50       ; clk_50      ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; uart_tx:inst12|fsm_state.FSM_START                          ; uart_tx:inst12|fsm_state.FSM_START                               ; clk_50       ; clk_50      ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; uart_tx:inst12|fsm_state.FSM_SEND                           ; uart_tx:inst12|fsm_state.FSM_SEND                                ; clk_50       ; clk_50      ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; ack_sender:inst14|tx_enable                                 ; ack_sender:inst14|tx_enable                                      ; clk_50       ; clk_50      ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; ack_sender:inst14|state.WAIT_BUSY                           ; ack_sender:inst14|state.WAIT_BUSY                                ; clk_50       ; clk_50      ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; ack_sender:inst14|state.SEND                                ; ack_sender:inst14|state.SEND                                     ; clk_50       ; clk_50      ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; coordinador_mod_tes:inst8|state.envio_uart_4                ; coordinador_mod_tes:inst8|state.envio_uart_4                     ; clk_50       ; clk_50      ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; coordinador_mod_tes:inst8|state.envio_uart_2                ; coordinador_mod_tes:inst8|state.envio_uart_2                     ; clk_50       ; clk_50      ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; histograma_chat:inst15|fin_procesado                        ; histograma_chat:inst15|fin_procesado                             ; clk_50       ; clk_50      ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; histograma_chat:inst15|state.idle                           ; histograma_chat:inst15|state.idle                                ; clk_50       ; clk_50      ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; histograma_chat:inst15|cuenta[1]                            ; histograma_chat:inst15|cuenta[1]                                 ; clk_50       ; clk_50      ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; UART_RX:inst11|r_RX_DV                                      ; UART_RX:inst11|r_RX_DV                                           ; clk_50       ; clk_50      ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; UART_RX:inst11|r_SM_Main.s_RX_Stop_Bit                      ; UART_RX:inst11|r_SM_Main.s_RX_Stop_Bit                           ; clk_50       ; clk_50      ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; UART_RX:inst11|r_Bit_Index[1]                               ; UART_RX:inst11|r_Bit_Index[1]                                    ; clk_50       ; clk_50      ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; UART_RX:inst11|r_Bit_Index[0]                               ; UART_RX:inst11|r_Bit_Index[0]                                    ; clk_50       ; clk_50      ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; UART_RX:inst11|r_SM_Main.s_RX_Data_Bits                     ; UART_RX:inst11|r_SM_Main.s_RX_Data_Bits                          ; clk_50       ; clk_50      ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; UART_RX:inst11|r_SM_Main.s_Idle                             ; UART_RX:inst11|r_SM_Main.s_Idle                                  ; clk_50       ; clk_50      ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; UART_RX:inst11|r_SM_Main.s_RX_Start_Bit                     ; UART_RX:inst11|r_SM_Main.s_RX_Start_Bit                          ; clk_50       ; clk_50      ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; uart_tx:inst12|fsm_state.FSM_STOP                           ; uart_tx:inst12|fsm_state.FSM_STOP                                ; clk_50       ; clk_50      ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; uart_tx:inst12|bit_counter[2]                               ; uart_tx:inst12|bit_counter[2]                                    ; clk_50       ; clk_50      ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; uart_tx:inst12|bit_counter[1]                               ; uart_tx:inst12|bit_counter[1]                                    ; clk_50       ; clk_50      ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; uart_tx:inst12|bit_counter[3]                               ; uart_tx:inst12|bit_counter[3]                                    ; clk_50       ; clk_50      ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; uart_tx:inst12|bit_counter[0]                               ; uart_tx:inst12|bit_counter[0]                                    ; clk_50       ; clk_50      ; 0.000        ; 0.080      ; 0.669      ;
; 0.404 ; algo_3_final:inst|data_a_escribir[0]                        ; algo_3_final:inst|data_a_escribir[0]                             ; clk_50       ; clk_50      ; 0.000        ; 0.079      ; 0.669      ;
; 0.408 ; histograma_chat:inst15|state.escritura_1                    ; histograma_chat:inst15|state.escritura_1                         ; clk_50       ; clk_50      ; 0.000        ; 0.080      ; 0.674      ;
; 0.411 ; algo_3_final:inst|pix_count_int[20]                         ; algo_3_final:inst|pix_count_int[20]                              ; clk_50       ; clk_50      ; 0.000        ; 0.097      ; 0.694      ;
; 0.425 ; algo_3_final:inst|eventos[10]                               ; algo_3_final:inst|eventos[10]                                    ; clk_50       ; clk_50      ; 0.000        ; 0.097      ; 0.708      ;
; 0.426 ; uart_tx:inst12|cycle_counter[9]                             ; uart_tx:inst12|cycle_counter[9]                                  ; clk_50       ; clk_50      ; 0.000        ; 0.080      ; 0.692      ;
; 0.429 ; UART_RX:inst11|r_SM_Main.s_Cleanup                          ; UART_RX:inst11|r_SM_Main.s_Idle                                  ; clk_50       ; clk_50      ; 0.000        ; 0.080      ; 0.695      ;
; 0.436 ; coordinador_mod_tes:inst8|state.fin_prog                    ; coordinador_mod_tes:inst8|state.trigger_algorimo                 ; clk_50       ; clk_50      ; 0.000        ; 0.081      ; 0.703      ;
; 0.437 ; UART_RX:inst11|r_SM_Main.s_RX_Stop_Bit                      ; UART_RX:inst11|r_SM_Main.s_Cleanup                               ; clk_50       ; clk_50      ; 0.000        ; 0.080      ; 0.703      ;
; 0.448 ; coordinador_mod_tes:inst8|addr_histograma_int[9]            ; coordinador_mod_tes:inst8|addr_histograma_int[9]                 ; clk_50       ; clk_50      ; 0.000        ; 0.080      ; 0.714      ;
; 0.448 ; histograma_chat:inst15|state.escritura_2                    ; histograma_chat:inst15|escritura_signal                          ; clk_50       ; clk_50      ; 0.000        ; 0.096      ; 0.730      ;
; 0.451 ; uart_tx:inst12|fsm_state.FSM_START                          ; uart_tx:inst12|fsm_state.FSM_SEND                                ; clk_50       ; clk_50      ; 0.000        ; 0.080      ; 0.717      ;
; 0.456 ; UART_RX:inst11|r_Clk_Count[8]                               ; UART_RX:inst11|r_Clk_Count[8]                                    ; clk_50       ; clk_50      ; 0.000        ; 0.080      ; 0.722      ;
; 0.457 ; UART_RX:inst11|r_RX_Data                                    ; UART_RX:inst11|r_SM_Main.s_RX_Start_Bit                          ; clk_50       ; clk_50      ; 0.000        ; 0.080      ; 0.723      ;
; 0.458 ; coordinador_mod_tes:inst8|state.envio_uart_4                ; coordinador_mod_tes:inst8|state.incremento_addr_histograma_envio ; clk_50       ; clk_50      ; 0.000        ; 0.080      ; 0.724      ;
; 0.459 ; coordinador_mod_tes:inst8|state.envio_uart_1                ; coordinador_mod_tes:inst8|state.envio_uart_2                     ; clk_50       ; clk_50      ; 0.000        ; 0.080      ; 0.725      ;
; 0.460 ; coordinador_mod_tes:inst8|state.enable_histograma_escritura ; coordinador_mod_tes:inst8|state.esp_fin_escritura                ; clk_50       ; clk_50      ; 0.000        ; 0.081      ; 0.727      ;
; 0.460 ; coordinador_mod_tes:inst8|state.envio_uart_3                ; coordinador_mod_tes:inst8|state.envio_uart_4                     ; clk_50       ; clk_50      ; 0.000        ; 0.080      ; 0.726      ;
; 0.476 ; histograma_chat:inst15|state.procesar                       ; histograma_chat:inst15|fin_procesado                             ; clk_50       ; clk_50      ; 0.000        ; 0.080      ; 0.742      ;
; 0.476 ; histograma_chat:inst15|state.procesar                       ; histograma_chat:inst15|cuenta[1]                                 ; clk_50       ; clk_50      ; 0.000        ; 0.080      ; 0.742      ;
; 0.576 ; algo_3_final:inst|state.lectura_ancho_2                     ; algo_3_final:inst|state.dir_ancho_1                              ; clk_50       ; clk_50      ; 0.000        ; 0.095      ; 0.857      ;
; 0.591 ; algo_3_final:inst|state.incremento_indice                   ; algo_3_final:inst|state.nuevo_pix                                ; clk_50       ; clk_50      ; 0.000        ; 0.131      ; 0.908      ;
; 0.608 ; algo_3_final:inst|state.escritura_erase_1                   ; algo_3_final:inst|state.escritura_erase_2                        ; clk_50       ; clk_50      ; 0.000        ; 0.079      ; 0.873      ;
; 0.609 ; algo_3_final:inst|eventos[0]                                ; algo_3_final:inst|eventos[1]                                     ; clk_50       ; clk_50      ; 0.000        ; 0.129      ; 0.924      ;
; 0.614 ; coordinador_mod_tes:inst8|flag_borrado_2                    ; coordinador_mod_tes:inst8|state.esp_borrado_2                    ; clk_50       ; clk_50      ; 0.000        ; 0.081      ; 0.881      ;
; 0.618 ; histograma_chat:inst15|reg_cantidad[0]                      ; histograma_chat:inst15|data_histograma[0]                        ; clk_50       ; clk_50      ; 0.000        ; 0.064      ; 0.868      ;
; 0.618 ; algo_3_final:inst|state.escritura_2                         ; algo_3_final:inst|state.incremento_indice                        ; clk_50       ; clk_50      ; 0.000        ; 0.059      ; 0.863      ;
; 0.619 ; algo_3_final:inst|cuenta_pixel[7]                           ; algo_3_final:inst|cuenta_pixel[7]                                ; clk_50       ; clk_50      ; 0.000        ; 0.097      ; 0.902      ;
; 0.622 ; algo_3_final:inst|cuenta_pixel[8]                           ; algo_3_final:inst|cuenta_pixel[8]                                ; clk_50       ; clk_50      ; 0.000        ; 0.097      ; 0.905      ;
; 0.624 ; algo_3_final:inst|pix_count_int[6]                          ; algo_3_final:inst|pix_count_int[6]                               ; clk_50       ; clk_50      ; 0.000        ; 0.097      ; 0.907      ;
; 0.624 ; algo_3_final:inst|pix_count_int[8]                          ; algo_3_final:inst|pix_count_int[8]                               ; clk_50       ; clk_50      ; 0.000        ; 0.097      ; 0.907      ;
; 0.624 ; algo_3_final:inst|pix_count_int[14]                         ; algo_3_final:inst|pix_count_int[14]                              ; clk_50       ; clk_50      ; 0.000        ; 0.097      ; 0.907      ;
; 0.625 ; histograma_chat:inst15|reg_cantidad[2]                      ; histograma_chat:inst15|data_histograma[2]                        ; clk_50       ; clk_50      ; 0.000        ; 0.064      ; 0.875      ;
; 0.625 ; algo_3_final:inst|pix_count_int[12]                         ; algo_3_final:inst|pix_count_int[12]                              ; clk_50       ; clk_50      ; 0.000        ; 0.097      ; 0.908      ;
; 0.625 ; algo_3_final:inst|pix_count_int[16]                         ; algo_3_final:inst|pix_count_int[16]                              ; clk_50       ; clk_50      ; 0.000        ; 0.097      ; 0.908      ;
; 0.625 ; algo_3_final:inst|eventos[1]                                ; algo_3_final:inst|eventos[1]                                     ; clk_50       ; clk_50      ; 0.000        ; 0.097      ; 0.908      ;
; 0.627 ; algo_3_final:inst|eventos[2]                                ; algo_3_final:inst|eventos[2]                                     ; clk_50       ; clk_50      ; 0.000        ; 0.097      ; 0.910      ;
; 0.628 ; algo_3_final:inst|eventos[3]                                ; algo_3_final:inst|eventos[3]                                     ; clk_50       ; clk_50      ; 0.000        ; 0.097      ; 0.911      ;
; 0.628 ; algo_3_final:inst|eventos[9]                                ; algo_3_final:inst|eventos[9]                                     ; clk_50       ; clk_50      ; 0.000        ; 0.097      ; 0.911      ;
; 0.628 ; algo_3_final:inst|pix_count_int[2]                          ; algo_3_final:inst|pix_count_int[2]                               ; clk_50       ; clk_50      ; 0.000        ; 0.097      ; 0.911      ;
; 0.628 ; algo_3_final:inst|pix_count_int[9]                          ; algo_3_final:inst|pix_count_int[9]                               ; clk_50       ; clk_50      ; 0.000        ; 0.097      ; 0.911      ;
; 0.628 ; algo_3_final:inst|pix_count_int[11]                         ; algo_3_final:inst|pix_count_int[11]                              ; clk_50       ; clk_50      ; 0.000        ; 0.097      ; 0.911      ;
; 0.628 ; algo_3_final:inst|pix_count_int[17]                         ; algo_3_final:inst|pix_count_int[17]                              ; clk_50       ; clk_50      ; 0.000        ; 0.097      ; 0.911      ;
; 0.629 ; algo_3_final:inst|eventos[8]                                ; algo_3_final:inst|eventos[8]                                     ; clk_50       ; clk_50      ; 0.000        ; 0.097      ; 0.912      ;
; 0.629 ; algo_3_final:inst|pix_count_int[7]                          ; algo_3_final:inst|pix_count_int[7]                               ; clk_50       ; clk_50      ; 0.000        ; 0.097      ; 0.912      ;
; 0.629 ; algo_3_final:inst|pix_count_int[13]                         ; algo_3_final:inst|pix_count_int[13]                              ; clk_50       ; clk_50      ; 0.000        ; 0.097      ; 0.912      ;
; 0.629 ; algo_3_final:inst|pix_count_int[18]                         ; algo_3_final:inst|pix_count_int[18]                              ; clk_50       ; clk_50      ; 0.000        ; 0.097      ; 0.912      ;
; 0.629 ; algo_3_final:inst|state.erase                               ; algo_3_final:inst|cuenta[1]                                      ; clk_50       ; clk_50      ; 0.000        ; 0.079      ; 0.894      ;
+-------+-------------------------------------------------------------+------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'clk_50'                                                                                                                                    ;
+--------+--------------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                        ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.908 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; uart_algo_nuevo:inst10|reg_data[1]        ; clk_50       ; clk_50      ; 1.000        ; -0.097     ; 3.809      ;
; -2.908 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; uart_algo_nuevo:inst10|reg_data[4]        ; clk_50       ; clk_50      ; 1.000        ; -0.097     ; 3.809      ;
; -2.908 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; uart_algo_nuevo:inst10|reg_data[3]        ; clk_50       ; clk_50      ; 1.000        ; -0.097     ; 3.809      ;
; -2.908 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; uart_algo_nuevo:inst10|reg_data[2]        ; clk_50       ; clk_50      ; 1.000        ; -0.097     ; 3.809      ;
; -2.908 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; uart_algo_nuevo:inst10|reg_data[5]        ; clk_50       ; clk_50      ; 1.000        ; -0.098     ; 3.808      ;
; -2.908 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; uart_algo_nuevo:inst10|reg_data[0]        ; clk_50       ; clk_50      ; 1.000        ; -0.098     ; 3.808      ;
; -2.908 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; uart_algo_nuevo:inst10|reg_data[6]        ; clk_50       ; clk_50      ; 1.000        ; -0.098     ; 3.808      ;
; -2.908 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; uart_algo_nuevo:inst10|reg_data[7]        ; clk_50       ; clk_50      ; 1.000        ; -0.098     ; 3.808      ;
; -2.908 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|pix_data_reg[0]         ; clk_50       ; clk_50      ; 1.000        ; -0.099     ; 3.807      ;
; -2.908 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|pix_data_reg[3]         ; clk_50       ; clk_50      ; 1.000        ; -0.099     ; 3.807      ;
; -2.908 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|pix_data_reg[2]         ; clk_50       ; clk_50      ; 1.000        ; -0.099     ; 3.807      ;
; -2.908 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|pix_data_reg[1]         ; clk_50       ; clk_50      ; 1.000        ; -0.099     ; 3.807      ;
; -2.908 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|pix_data_reg[4]         ; clk_50       ; clk_50      ; 1.000        ; -0.099     ; 3.807      ;
; -2.908 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|pix_data_reg[5]         ; clk_50       ; clk_50      ; 1.000        ; -0.099     ; 3.807      ;
; -2.908 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|pix_data_reg[6]         ; clk_50       ; clk_50      ; 1.000        ; -0.099     ; 3.807      ;
; -2.908 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|pix_data_reg[7]         ; clk_50       ; clk_50      ; 1.000        ; -0.099     ; 3.807      ;
; -2.904 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|cuenta[3]               ; clk_50       ; clk_50      ; 1.000        ; -0.129     ; 3.773      ;
; -2.904 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|cuenta[6]               ; clk_50       ; clk_50      ; 1.000        ; -0.129     ; 3.773      ;
; -2.904 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|cuenta[4]               ; clk_50       ; clk_50      ; 1.000        ; -0.129     ; 3.773      ;
; -2.904 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|cuenta[1]               ; clk_50       ; clk_50      ; 1.000        ; -0.129     ; 3.773      ;
; -2.904 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|cuenta[8]               ; clk_50       ; clk_50      ; 1.000        ; -0.129     ; 3.773      ;
; -2.904 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|cuenta[9]               ; clk_50       ; clk_50      ; 1.000        ; -0.129     ; 3.773      ;
; -2.904 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|cuenta[10]              ; clk_50       ; clk_50      ; 1.000        ; -0.129     ; 3.773      ;
; -2.904 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|state.escritura_erase_1 ; clk_50       ; clk_50      ; 1.000        ; -0.129     ; 3.773      ;
; -2.904 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|state.escritura_erase_2 ; clk_50       ; clk_50      ; 1.000        ; -0.129     ; 3.773      ;
; -2.904 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|state.erase             ; clk_50       ; clk_50      ; 1.000        ; -0.129     ; 3.773      ;
; -2.904 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|cuenta[7]               ; clk_50       ; clk_50      ; 1.000        ; -0.129     ; 3.773      ;
; -2.904 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|cuenta[0]               ; clk_50       ; clk_50      ; 1.000        ; -0.129     ; 3.773      ;
; -2.900 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|reg_ancho_3[10]         ; clk_50       ; clk_50      ; 1.000        ; -0.138     ; 3.760      ;
; -2.900 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|reg_ancho_3[9]          ; clk_50       ; clk_50      ; 1.000        ; -0.138     ; 3.760      ;
; -2.900 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|reg_ancho_3[8]          ; clk_50       ; clk_50      ; 1.000        ; -0.138     ; 3.760      ;
; -2.900 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|reg_anterior[8]         ; clk_50       ; clk_50      ; 1.000        ; -0.138     ; 3.760      ;
; -2.900 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|reg_anterior[7]         ; clk_50       ; clk_50      ; 1.000        ; -0.138     ; 3.760      ;
; -2.900 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|reg_ancho_3[7]          ; clk_50       ; clk_50      ; 1.000        ; -0.138     ; 3.760      ;
; -2.900 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|reg_anterior[6]         ; clk_50       ; clk_50      ; 1.000        ; -0.139     ; 3.759      ;
; -2.900 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|reg_ancho_3[6]          ; clk_50       ; clk_50      ; 1.000        ; -0.138     ; 3.760      ;
; -2.900 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|reg_anterior[5]         ; clk_50       ; clk_50      ; 1.000        ; -0.138     ; 3.760      ;
; -2.900 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|reg_ancho_3[5]          ; clk_50       ; clk_50      ; 1.000        ; -0.138     ; 3.760      ;
; -2.900 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|reg_ancho_3[4]          ; clk_50       ; clk_50      ; 1.000        ; -0.138     ; 3.760      ;
; -2.900 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|reg_anterior[4]         ; clk_50       ; clk_50      ; 1.000        ; -0.139     ; 3.759      ;
; -2.900 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|reg_ancho_3[3]          ; clk_50       ; clk_50      ; 1.000        ; -0.138     ; 3.760      ;
; -2.900 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|reg_anterior[3]         ; clk_50       ; clk_50      ; 1.000        ; -0.139     ; 3.759      ;
; -2.900 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|reg_ancho_3[2]          ; clk_50       ; clk_50      ; 1.000        ; -0.138     ; 3.760      ;
; -2.900 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|reg_anterior[2]         ; clk_50       ; clk_50      ; 1.000        ; -0.138     ; 3.760      ;
; -2.900 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|reg_anterior[1]         ; clk_50       ; clk_50      ; 1.000        ; -0.138     ; 3.760      ;
; -2.900 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|reg_ancho_3[1]          ; clk_50       ; clk_50      ; 1.000        ; -0.138     ; 3.760      ;
; -2.900 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|reg_ancho_3[0]          ; clk_50       ; clk_50      ; 1.000        ; -0.138     ; 3.760      ;
; -2.900 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|reg_anterior[0]         ; clk_50       ; clk_50      ; 1.000        ; -0.139     ; 3.759      ;
; -2.899 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|reg_ancho_1[0]          ; clk_50       ; clk_50      ; 1.000        ; -0.132     ; 3.765      ;
; -2.899 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|reg_ancho_1[9]          ; clk_50       ; clk_50      ; 1.000        ; -0.132     ; 3.765      ;
; -2.899 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|reg_ancho_1[8]          ; clk_50       ; clk_50      ; 1.000        ; -0.132     ; 3.765      ;
; -2.899 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|reg_ancho_1[3]          ; clk_50       ; clk_50      ; 1.000        ; -0.132     ; 3.765      ;
; -2.899 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|reg_ancho_1[1]          ; clk_50       ; clk_50      ; 1.000        ; -0.132     ; 3.765      ;
; -2.899 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|reg_ancho_2[2]          ; clk_50       ; clk_50      ; 1.000        ; -0.132     ; 3.765      ;
; -2.899 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|reg_ancho_2[6]          ; clk_50       ; clk_50      ; 1.000        ; -0.132     ; 3.765      ;
; -2.899 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|reg_ancho_2[0]          ; clk_50       ; clk_50      ; 1.000        ; -0.132     ; 3.765      ;
; -2.899 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|reg_ancho_2[1]          ; clk_50       ; clk_50      ; 1.000        ; -0.132     ; 3.765      ;
; -2.899 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|reg_ancho_2[3]          ; clk_50       ; clk_50      ; 1.000        ; -0.132     ; 3.765      ;
; -2.899 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|reg_ancho_2[4]          ; clk_50       ; clk_50      ; 1.000        ; -0.132     ; 3.765      ;
; -2.899 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|reg_ancho_2[5]          ; clk_50       ; clk_50      ; 1.000        ; -0.132     ; 3.765      ;
; -2.899 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|reg_ancho_2[7]          ; clk_50       ; clk_50      ; 1.000        ; -0.132     ; 3.765      ;
; -2.899 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|reg_ancho_2[8]          ; clk_50       ; clk_50      ; 1.000        ; -0.132     ; 3.765      ;
; -2.899 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|reg_ancho_2[9]          ; clk_50       ; clk_50      ; 1.000        ; -0.132     ; 3.765      ;
; -2.899 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|reg_ancho_2[10]         ; clk_50       ; clk_50      ; 1.000        ; -0.132     ; 3.765      ;
; -2.898 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|reg_ancho_1[4]          ; clk_50       ; clk_50      ; 1.000        ; -0.132     ; 3.764      ;
; -2.898 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|reg_ancho_1[7]          ; clk_50       ; clk_50      ; 1.000        ; -0.132     ; 3.764      ;
; -2.898 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|reg_ancho_1[5]          ; clk_50       ; clk_50      ; 1.000        ; -0.132     ; 3.764      ;
; -2.898 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|reg_ancho_1[6]          ; clk_50       ; clk_50      ; 1.000        ; -0.132     ; 3.764      ;
; -2.898 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|reg_ancho_1[2]          ; clk_50       ; clk_50      ; 1.000        ; -0.132     ; 3.764      ;
; -2.791 ; coordinador_mod_tes:inst8|state.reset_todo       ; uart_algo_nuevo:inst10|reg_data[1]        ; clk_50       ; clk_50      ; 1.000        ; -0.097     ; 3.692      ;
; -2.791 ; coordinador_mod_tes:inst8|state.reset_todo       ; uart_algo_nuevo:inst10|reg_data[4]        ; clk_50       ; clk_50      ; 1.000        ; -0.097     ; 3.692      ;
; -2.791 ; coordinador_mod_tes:inst8|state.reset_todo       ; uart_algo_nuevo:inst10|reg_data[3]        ; clk_50       ; clk_50      ; 1.000        ; -0.097     ; 3.692      ;
; -2.791 ; coordinador_mod_tes:inst8|state.reset_todo       ; uart_algo_nuevo:inst10|reg_data[2]        ; clk_50       ; clk_50      ; 1.000        ; -0.097     ; 3.692      ;
; -2.791 ; coordinador_mod_tes:inst8|state.reset_todo       ; uart_algo_nuevo:inst10|reg_data[5]        ; clk_50       ; clk_50      ; 1.000        ; -0.098     ; 3.691      ;
; -2.791 ; coordinador_mod_tes:inst8|state.reset_todo       ; uart_algo_nuevo:inst10|reg_data[0]        ; clk_50       ; clk_50      ; 1.000        ; -0.098     ; 3.691      ;
; -2.791 ; coordinador_mod_tes:inst8|state.reset_todo       ; uart_algo_nuevo:inst10|reg_data[6]        ; clk_50       ; clk_50      ; 1.000        ; -0.098     ; 3.691      ;
; -2.791 ; coordinador_mod_tes:inst8|state.reset_todo       ; uart_algo_nuevo:inst10|reg_data[7]        ; clk_50       ; clk_50      ; 1.000        ; -0.098     ; 3.691      ;
; -2.791 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|pix_data_reg[0]         ; clk_50       ; clk_50      ; 1.000        ; -0.099     ; 3.690      ;
; -2.791 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|pix_data_reg[3]         ; clk_50       ; clk_50      ; 1.000        ; -0.099     ; 3.690      ;
; -2.791 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|pix_data_reg[2]         ; clk_50       ; clk_50      ; 1.000        ; -0.099     ; 3.690      ;
; -2.791 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|pix_data_reg[1]         ; clk_50       ; clk_50      ; 1.000        ; -0.099     ; 3.690      ;
; -2.791 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|pix_data_reg[4]         ; clk_50       ; clk_50      ; 1.000        ; -0.099     ; 3.690      ;
; -2.791 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|pix_data_reg[5]         ; clk_50       ; clk_50      ; 1.000        ; -0.099     ; 3.690      ;
; -2.791 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|pix_data_reg[6]         ; clk_50       ; clk_50      ; 1.000        ; -0.099     ; 3.690      ;
; -2.791 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|pix_data_reg[7]         ; clk_50       ; clk_50      ; 1.000        ; -0.099     ; 3.690      ;
; -2.788 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|cuenta[3]               ; clk_50       ; clk_50      ; 1.000        ; -0.129     ; 3.657      ;
; -2.788 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|cuenta[6]               ; clk_50       ; clk_50      ; 1.000        ; -0.129     ; 3.657      ;
; -2.788 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|cuenta[4]               ; clk_50       ; clk_50      ; 1.000        ; -0.129     ; 3.657      ;
; -2.788 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|cuenta[1]               ; clk_50       ; clk_50      ; 1.000        ; -0.129     ; 3.657      ;
; -2.788 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|cuenta[8]               ; clk_50       ; clk_50      ; 1.000        ; -0.129     ; 3.657      ;
; -2.788 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|cuenta[9]               ; clk_50       ; clk_50      ; 1.000        ; -0.129     ; 3.657      ;
; -2.788 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|cuenta[10]              ; clk_50       ; clk_50      ; 1.000        ; -0.129     ; 3.657      ;
; -2.788 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|state.escritura_erase_1 ; clk_50       ; clk_50      ; 1.000        ; -0.129     ; 3.657      ;
; -2.788 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|state.escritura_erase_2 ; clk_50       ; clk_50      ; 1.000        ; -0.129     ; 3.657      ;
; -2.788 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|state.erase             ; clk_50       ; clk_50      ; 1.000        ; -0.129     ; 3.657      ;
; -2.788 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|cuenta[7]               ; clk_50       ; clk_50      ; 1.000        ; -0.129     ; 3.657      ;
; -2.788 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|cuenta[0]               ; clk_50       ; clk_50      ; 1.000        ; -0.129     ; 3.657      ;
; -2.787 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|reg_ancho_1[0]          ; clk_50       ; clk_50      ; 1.000        ; -0.132     ; 3.653      ;
; -2.787 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|reg_ancho_1[9]          ; clk_50       ; clk_50      ; 1.000        ; -0.132     ; 3.653      ;
; -2.787 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|reg_ancho_1[8]          ; clk_50       ; clk_50      ; 1.000        ; -0.132     ; 3.653      ;
+--------+--------------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'clk_50'                                                                                                                                           ;
+-------+--------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                        ; To Node                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.812 ; coordinador_mod_tes:inst8|state.reset_histograma ; histograma_chat:inst15|escritura_signal          ; clk_50       ; clk_50      ; 0.000        ; 0.484      ; 2.482      ;
; 1.812 ; coordinador_mod_tes:inst8|state.reset_histograma ; histograma_chat:inst15|state.escritura_2         ; clk_50       ; clk_50      ; 0.000        ; 0.484      ; 2.482      ;
; 2.086 ; coordinador_mod_tes:inst8|state.reset_todo       ; histograma_chat:inst15|escritura_signal          ; clk_50       ; clk_50      ; 0.000        ; 0.474      ; 2.746      ;
; 2.086 ; coordinador_mod_tes:inst8|state.reset_todo       ; histograma_chat:inst15|state.escritura_2         ; clk_50       ; clk_50      ; 0.000        ; 0.474      ; 2.746      ;
; 2.101 ; coordinador_mod_tes:inst8|state.reset_histograma ; histograma_chat:inst15|dir_mem[9]                ; clk_50       ; clk_50      ; 0.000        ; 0.507      ; 2.794      ;
; 2.101 ; coordinador_mod_tes:inst8|state.reset_histograma ; histograma_chat:inst15|dir_mem[8]                ; clk_50       ; clk_50      ; 0.000        ; 0.507      ; 2.794      ;
; 2.101 ; coordinador_mod_tes:inst8|state.reset_histograma ; histograma_chat:inst15|dir_mem[7]                ; clk_50       ; clk_50      ; 0.000        ; 0.507      ; 2.794      ;
; 2.101 ; coordinador_mod_tes:inst8|state.reset_histograma ; histograma_chat:inst15|dir_mem[6]                ; clk_50       ; clk_50      ; 0.000        ; 0.507      ; 2.794      ;
; 2.101 ; coordinador_mod_tes:inst8|state.reset_histograma ; histograma_chat:inst15|dir_mem[5]                ; clk_50       ; clk_50      ; 0.000        ; 0.507      ; 2.794      ;
; 2.101 ; coordinador_mod_tes:inst8|state.reset_histograma ; histograma_chat:inst15|dir_mem[4]                ; clk_50       ; clk_50      ; 0.000        ; 0.507      ; 2.794      ;
; 2.101 ; coordinador_mod_tes:inst8|state.reset_histograma ; histograma_chat:inst15|dir_mem[3]                ; clk_50       ; clk_50      ; 0.000        ; 0.507      ; 2.794      ;
; 2.101 ; coordinador_mod_tes:inst8|state.reset_histograma ; histograma_chat:inst15|dir_mem[2]                ; clk_50       ; clk_50      ; 0.000        ; 0.507      ; 2.794      ;
; 2.101 ; coordinador_mod_tes:inst8|state.reset_histograma ; histograma_chat:inst15|dir_mem[1]                ; clk_50       ; clk_50      ; 0.000        ; 0.507      ; 2.794      ;
; 2.101 ; coordinador_mod_tes:inst8|state.reset_histograma ; histograma_chat:inst15|dir_mem[0]                ; clk_50       ; clk_50      ; 0.000        ; 0.507      ; 2.794      ;
; 2.101 ; coordinador_mod_tes:inst8|state.reset_histograma ; histograma_chat:inst15|dir_mem[10]               ; clk_50       ; clk_50      ; 0.000        ; 0.507      ; 2.794      ;
; 2.212 ; coordinador_mod_tes:inst8|state.reset_histograma ; histograma_chat:inst15|dir_hist[9]               ; clk_50       ; clk_50      ; 0.000        ; 0.084      ; 2.482      ;
; 2.212 ; coordinador_mod_tes:inst8|state.reset_histograma ; histograma_chat:inst15|dir_hist[8]               ; clk_50       ; clk_50      ; 0.000        ; 0.084      ; 2.482      ;
; 2.212 ; coordinador_mod_tes:inst8|state.reset_histograma ; histograma_chat:inst15|dir_hist[7]               ; clk_50       ; clk_50      ; 0.000        ; 0.084      ; 2.482      ;
; 2.212 ; coordinador_mod_tes:inst8|state.reset_histograma ; histograma_chat:inst15|dir_hist[6]               ; clk_50       ; clk_50      ; 0.000        ; 0.084      ; 2.482      ;
; 2.212 ; coordinador_mod_tes:inst8|state.reset_histograma ; histograma_chat:inst15|dir_hist[5]               ; clk_50       ; clk_50      ; 0.000        ; 0.084      ; 2.482      ;
; 2.212 ; coordinador_mod_tes:inst8|state.reset_histograma ; histograma_chat:inst15|dir_hist[4]               ; clk_50       ; clk_50      ; 0.000        ; 0.084      ; 2.482      ;
; 2.212 ; coordinador_mod_tes:inst8|state.reset_histograma ; histograma_chat:inst15|dir_hist[3]               ; clk_50       ; clk_50      ; 0.000        ; 0.084      ; 2.482      ;
; 2.212 ; coordinador_mod_tes:inst8|state.reset_histograma ; histograma_chat:inst15|dir_hist[2]               ; clk_50       ; clk_50      ; 0.000        ; 0.084      ; 2.482      ;
; 2.212 ; coordinador_mod_tes:inst8|state.reset_histograma ; histograma_chat:inst15|dir_hist[1]               ; clk_50       ; clk_50      ; 0.000        ; 0.084      ; 2.482      ;
; 2.212 ; coordinador_mod_tes:inst8|state.reset_histograma ; histograma_chat:inst15|dir_hist[0]               ; clk_50       ; clk_50      ; 0.000        ; 0.084      ; 2.482      ;
; 2.375 ; coordinador_mod_tes:inst8|state.reset_todo       ; histograma_chat:inst15|dir_mem[9]                ; clk_50       ; clk_50      ; 0.000        ; 0.497      ; 3.058      ;
; 2.375 ; coordinador_mod_tes:inst8|state.reset_todo       ; histograma_chat:inst15|dir_mem[8]                ; clk_50       ; clk_50      ; 0.000        ; 0.497      ; 3.058      ;
; 2.375 ; coordinador_mod_tes:inst8|state.reset_todo       ; histograma_chat:inst15|dir_mem[7]                ; clk_50       ; clk_50      ; 0.000        ; 0.497      ; 3.058      ;
; 2.375 ; coordinador_mod_tes:inst8|state.reset_todo       ; histograma_chat:inst15|dir_mem[6]                ; clk_50       ; clk_50      ; 0.000        ; 0.497      ; 3.058      ;
; 2.375 ; coordinador_mod_tes:inst8|state.reset_todo       ; histograma_chat:inst15|dir_mem[5]                ; clk_50       ; clk_50      ; 0.000        ; 0.497      ; 3.058      ;
; 2.375 ; coordinador_mod_tes:inst8|state.reset_todo       ; histograma_chat:inst15|dir_mem[4]                ; clk_50       ; clk_50      ; 0.000        ; 0.497      ; 3.058      ;
; 2.375 ; coordinador_mod_tes:inst8|state.reset_todo       ; histograma_chat:inst15|dir_mem[3]                ; clk_50       ; clk_50      ; 0.000        ; 0.497      ; 3.058      ;
; 2.375 ; coordinador_mod_tes:inst8|state.reset_todo       ; histograma_chat:inst15|dir_mem[2]                ; clk_50       ; clk_50      ; 0.000        ; 0.497      ; 3.058      ;
; 2.375 ; coordinador_mod_tes:inst8|state.reset_todo       ; histograma_chat:inst15|dir_mem[1]                ; clk_50       ; clk_50      ; 0.000        ; 0.497      ; 3.058      ;
; 2.375 ; coordinador_mod_tes:inst8|state.reset_todo       ; histograma_chat:inst15|dir_mem[0]                ; clk_50       ; clk_50      ; 0.000        ; 0.497      ; 3.058      ;
; 2.375 ; coordinador_mod_tes:inst8|state.reset_todo       ; histograma_chat:inst15|dir_mem[10]               ; clk_50       ; clk_50      ; 0.000        ; 0.497      ; 3.058      ;
; 2.486 ; coordinador_mod_tes:inst8|state.reset_todo       ; histograma_chat:inst15|dir_hist[9]               ; clk_50       ; clk_50      ; 0.000        ; 0.074      ; 2.746      ;
; 2.486 ; coordinador_mod_tes:inst8|state.reset_todo       ; histograma_chat:inst15|dir_hist[8]               ; clk_50       ; clk_50      ; 0.000        ; 0.074      ; 2.746      ;
; 2.486 ; coordinador_mod_tes:inst8|state.reset_todo       ; histograma_chat:inst15|dir_hist[7]               ; clk_50       ; clk_50      ; 0.000        ; 0.074      ; 2.746      ;
; 2.486 ; coordinador_mod_tes:inst8|state.reset_todo       ; histograma_chat:inst15|dir_hist[6]               ; clk_50       ; clk_50      ; 0.000        ; 0.074      ; 2.746      ;
; 2.486 ; coordinador_mod_tes:inst8|state.reset_todo       ; histograma_chat:inst15|dir_hist[5]               ; clk_50       ; clk_50      ; 0.000        ; 0.074      ; 2.746      ;
; 2.486 ; coordinador_mod_tes:inst8|state.reset_todo       ; histograma_chat:inst15|dir_hist[4]               ; clk_50       ; clk_50      ; 0.000        ; 0.074      ; 2.746      ;
; 2.486 ; coordinador_mod_tes:inst8|state.reset_todo       ; histograma_chat:inst15|dir_hist[3]               ; clk_50       ; clk_50      ; 0.000        ; 0.074      ; 2.746      ;
; 2.486 ; coordinador_mod_tes:inst8|state.reset_todo       ; histograma_chat:inst15|dir_hist[2]               ; clk_50       ; clk_50      ; 0.000        ; 0.074      ; 2.746      ;
; 2.486 ; coordinador_mod_tes:inst8|state.reset_todo       ; histograma_chat:inst15|dir_hist[1]               ; clk_50       ; clk_50      ; 0.000        ; 0.074      ; 2.746      ;
; 2.486 ; coordinador_mod_tes:inst8|state.reset_todo       ; histograma_chat:inst15|dir_hist[0]               ; clk_50       ; clk_50      ; 0.000        ; 0.074      ; 2.746      ;
; 2.520 ; coordinador_mod_tes:inst8|state.reset_histograma ; histograma_chat:inst15|fin_procesado             ; clk_50       ; clk_50      ; 0.000        ; 0.080      ; 2.786      ;
; 2.520 ; coordinador_mod_tes:inst8|state.reset_histograma ; histograma_chat:inst15|state.procesar            ; clk_50       ; clk_50      ; 0.000        ; 0.080      ; 2.786      ;
; 2.520 ; coordinador_mod_tes:inst8|state.reset_histograma ; histograma_chat:inst15|state.fin                 ; clk_50       ; clk_50      ; 0.000        ; 0.080      ; 2.786      ;
; 2.520 ; coordinador_mod_tes:inst8|state.reset_histograma ; histograma_chat:inst15|state.escritura_1         ; clk_50       ; clk_50      ; 0.000        ; 0.080      ; 2.786      ;
; 2.520 ; coordinador_mod_tes:inst8|state.reset_histograma ; histograma_chat:inst15|state.idle                ; clk_50       ; clk_50      ; 0.000        ; 0.080      ; 2.786      ;
; 2.767 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|indice[0]                      ; clk_50       ; clk_50      ; 0.000        ; 0.482      ; 3.435      ;
; 2.770 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|ignorar_anterior               ; clk_50       ; clk_50      ; 0.000        ; 0.492      ; 3.448      ;
; 2.770 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|ignorar_ancho_1                ; clk_50       ; clk_50      ; 0.000        ; 0.492      ; 3.448      ;
; 2.770 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|state.dir_ancho_2              ; clk_50       ; clk_50      ; 0.000        ; 0.492      ; 3.448      ;
; 2.770 ; coordinador_mod_tes:inst8|state.reset_todo       ; uart_algo_nuevo:inst10|state                     ; clk_50       ; clk_50      ; 0.000        ; 0.492      ; 3.448      ;
; 2.770 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|state.nuevo_pix                ; clk_50       ; clk_50      ; 0.000        ; 0.492      ; 3.448      ;
; 2.770 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|state.fin                      ; clk_50       ; clk_50      ; 0.000        ; 0.492      ; 3.448      ;
; 2.771 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|pix_count_int[11]              ; clk_50       ; clk_50      ; 0.000        ; 0.491      ; 3.448      ;
; 2.771 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|pix_count_int[12]              ; clk_50       ; clk_50      ; 0.000        ; 0.491      ; 3.448      ;
; 2.771 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|pix_count_int[13]              ; clk_50       ; clk_50      ; 0.000        ; 0.491      ; 3.448      ;
; 2.771 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|pix_count_int[14]              ; clk_50       ; clk_50      ; 0.000        ; 0.491      ; 3.448      ;
; 2.771 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|pix_count_int[15]              ; clk_50       ; clk_50      ; 0.000        ; 0.491      ; 3.448      ;
; 2.771 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|pix_count_int[16]              ; clk_50       ; clk_50      ; 0.000        ; 0.491      ; 3.448      ;
; 2.771 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|pix_count_int[17]              ; clk_50       ; clk_50      ; 0.000        ; 0.491      ; 3.448      ;
; 2.771 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|pix_count_int[18]              ; clk_50       ; clk_50      ; 0.000        ; 0.491      ; 3.448      ;
; 2.771 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|pix_count_int[19]              ; clk_50       ; clk_50      ; 0.000        ; 0.491      ; 3.448      ;
; 2.771 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|pix_count_int[20]              ; clk_50       ; clk_50      ; 0.000        ; 0.491      ; 3.448      ;
; 2.772 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|eventos[2]                     ; clk_50       ; clk_50      ; 0.000        ; 0.476      ; 3.434      ;
; 2.772 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|eventos[6]                     ; clk_50       ; clk_50      ; 0.000        ; 0.476      ; 3.434      ;
; 2.772 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|eventos[1]                     ; clk_50       ; clk_50      ; 0.000        ; 0.476      ; 3.434      ;
; 2.772 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|eventos[3]                     ; clk_50       ; clk_50      ; 0.000        ; 0.476      ; 3.434      ;
; 2.772 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|eventos[4]                     ; clk_50       ; clk_50      ; 0.000        ; 0.476      ; 3.434      ;
; 2.772 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|eventos[5]                     ; clk_50       ; clk_50      ; 0.000        ; 0.476      ; 3.434      ;
; 2.772 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|eventos[10]                    ; clk_50       ; clk_50      ; 0.000        ; 0.476      ; 3.434      ;
; 2.772 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|eventos[7]                     ; clk_50       ; clk_50      ; 0.000        ; 0.476      ; 3.434      ;
; 2.772 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|eventos[8]                     ; clk_50       ; clk_50      ; 0.000        ; 0.476      ; 3.434      ;
; 2.772 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|eventos[9]                     ; clk_50       ; clk_50      ; 0.000        ; 0.476      ; 3.434      ;
; 2.772 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|state.dir_cantidad_energia     ; clk_50       ; clk_50      ; 0.000        ; 0.495      ; 3.453      ;
; 2.772 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|state.lectura_cantidad_energia ; clk_50       ; clk_50      ; 0.000        ; 0.495      ; 3.453      ;
; 2.772 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|state.escritura_1              ; clk_50       ; clk_50      ; 0.000        ; 0.495      ; 3.453      ;
; 2.772 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|state.escritura_2              ; clk_50       ; clk_50      ; 0.000        ; 0.495      ; 3.453      ;
; 2.774 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|energia_temp[3]                ; clk_50       ; clk_50      ; 0.000        ; 0.488      ; 3.448      ;
; 2.774 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|energia_temp[2]                ; clk_50       ; clk_50      ; 0.000        ; 0.488      ; 3.448      ;
; 2.774 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|energia_temp[1]                ; clk_50       ; clk_50      ; 0.000        ; 0.488      ; 3.448      ;
; 2.774 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|energia_temp[0]                ; clk_50       ; clk_50      ; 0.000        ; 0.490      ; 3.450      ;
; 2.774 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|energia_temp[4]                ; clk_50       ; clk_50      ; 0.000        ; 0.488      ; 3.448      ;
; 2.774 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|energia_temp[5]                ; clk_50       ; clk_50      ; 0.000        ; 0.488      ; 3.448      ;
; 2.774 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|energia_temp[6]                ; clk_50       ; clk_50      ; 0.000        ; 0.488      ; 3.448      ;
; 2.774 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|energia_temp[9]                ; clk_50       ; clk_50      ; 0.000        ; 0.488      ; 3.448      ;
; 2.774 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|cantidad_temp[0]               ; clk_50       ; clk_50      ; 0.000        ; 0.490      ; 3.450      ;
; 2.774 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|cantidad_temp[1]               ; clk_50       ; clk_50      ; 0.000        ; 0.490      ; 3.450      ;
; 2.774 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|cantidad_temp[2]               ; clk_50       ; clk_50      ; 0.000        ; 0.490      ; 3.450      ;
; 2.774 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|cantidad_temp[3]               ; clk_50       ; clk_50      ; 0.000        ; 0.488      ; 3.448      ;
; 2.774 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|cantidad_temp[4]               ; clk_50       ; clk_50      ; 0.000        ; 0.490      ; 3.450      ;
; 2.774 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|cantidad_temp[5]               ; clk_50       ; clk_50      ; 0.000        ; 0.490      ; 3.450      ;
; 2.775 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|reg_ancho_1[10]                ; clk_50       ; clk_50      ; 0.000        ; 0.462      ; 3.423      ;
; 2.777 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|cuenta_pixel[6]                ; clk_50       ; clk_50      ; 0.000        ; 0.486      ; 3.449      ;
; 2.777 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|cuenta_pixel[0]                ; clk_50       ; clk_50      ; 0.000        ; 0.486      ; 3.449      ;
; 2.777 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|cuenta_pixel[10]               ; clk_50       ; clk_50      ; 0.000        ; 0.486      ; 3.449      ;
+-------+--------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 165.51 MHz ; 165.51 MHz      ; clk_50     ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+--------+--------+------------------+
; Clock  ; Slack  ; End Point TNS    ;
+--------+--------+------------------+
; clk_50 ; -5.042 ; -1328.981        ;
+--------+--------+------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+--------+-------+------------------+
; Clock  ; Slack ; End Point TNS    ;
+--------+-------+------------------+
; clk_50 ; 0.338 ; 0.000            ;
+--------+-------+------------------+


+---------------------------------------+
; Slow 1200mV 0C Model Recovery Summary ;
+--------+--------+---------------------+
; Clock  ; Slack  ; End Point TNS       ;
+--------+--------+---------------------+
; clk_50 ; -2.497 ; -474.799            ;
+--------+--------+---------------------+


+--------------------------------------+
; Slow 1200mV 0C Model Removal Summary ;
+--------+-------+---------------------+
; Clock  ; Slack ; End Point TNS       ;
+--------+-------+---------------------+
; clk_50 ; 1.678 ; 0.000               ;
+--------+-------+---------------------+


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+--------+--------+--------------------------------+
; Clock  ; Slack  ; End Point TNS                  ;
+--------+--------+--------------------------------+
; clk_50 ; -3.000 ; -659.672                       ;
+--------+--------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk_50'                                                                                                                                                                           ;
+--------+-----------------------------------------------------------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                               ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -5.042 ; algo_3_final:inst|reg_anterior[1]                                                       ; algo_3_final:inst|data_a_escribir[0]  ; clk_50       ; clk_50      ; 1.000        ; -0.058     ; 5.983      ;
; -4.991 ; algo_3_final:inst|reg_anterior[9]                                                       ; algo_3_final:inst|data_a_escribir[0]  ; clk_50       ; clk_50      ; 1.000        ; -0.452     ; 5.538      ;
; -4.989 ; algo_3_final:inst|reg_ancho_1[2]                                                        ; algo_3_final:inst|data_a_escribir[0]  ; clk_50       ; clk_50      ; 1.000        ; -0.064     ; 5.924      ;
; -4.983 ; algo_3_final:inst|reg_ancho_2[1]                                                        ; algo_3_final:inst|data_a_escribir[0]  ; clk_50       ; clk_50      ; 1.000        ; -0.065     ; 5.917      ;
; -4.969 ; algo_3_final:inst|reg_ancho_1[0]                                                        ; algo_3_final:inst|data_a_escribir[0]  ; clk_50       ; clk_50      ; 1.000        ; -0.065     ; 5.903      ;
; -4.950 ; algo_3_final:inst|reg_anterior[0]                                                       ; algo_3_final:inst|data_a_escribir[0]  ; clk_50       ; clk_50      ; 1.000        ; -0.057     ; 5.892      ;
; -4.936 ; algo_3_final:inst|reg_ancho_1[3]                                                        ; algo_3_final:inst|data_a_escribir[0]  ; clk_50       ; clk_50      ; 1.000        ; -0.065     ; 5.870      ;
; -4.919 ; algo_3_final:inst|reg_anterior[3]                                                       ; algo_3_final:inst|data_a_escribir[0]  ; clk_50       ; clk_50      ; 1.000        ; -0.057     ; 5.861      ;
; -4.903 ; algo_3_final:inst|reg_ancho_2[0]                                                        ; algo_3_final:inst|data_a_escribir[0]  ; clk_50       ; clk_50      ; 1.000        ; -0.065     ; 5.837      ;
; -4.899 ; algo_3_final:inst|reg_ancho_3[0]                                                        ; algo_3_final:inst|data_a_escribir[0]  ; clk_50       ; clk_50      ; 1.000        ; -0.058     ; 5.840      ;
; -4.885 ; algo_3_final:inst|reg_ancho_1[1]                                                        ; algo_3_final:inst|data_a_escribir[0]  ; clk_50       ; clk_50      ; 1.000        ; -0.065     ; 5.819      ;
; -4.870 ; algo_3_final:inst|reg_ancho_2[3]                                                        ; algo_3_final:inst|data_a_escribir[0]  ; clk_50       ; clk_50      ; 1.000        ; -0.065     ; 5.804      ;
; -4.868 ; algo_3_final:inst|reg_ancho_1[4]                                                        ; algo_3_final:inst|data_a_escribir[0]  ; clk_50       ; clk_50      ; 1.000        ; -0.064     ; 5.803      ;
; -4.859 ; algo_3_final:inst|reg_anterior[6]                                                       ; algo_3_final:inst|data_a_escribir[0]  ; clk_50       ; clk_50      ; 1.000        ; -0.057     ; 5.801      ;
; -4.822 ; algo_3_final:inst|reg_ancho_1[5]                                                        ; algo_3_final:inst|data_a_escribir[0]  ; clk_50       ; clk_50      ; 1.000        ; -0.064     ; 5.757      ;
; -4.806 ; algo_3_final:inst|reg_ancho_3[1]                                                        ; algo_3_final:inst|data_a_escribir[0]  ; clk_50       ; clk_50      ; 1.000        ; -0.058     ; 5.747      ;
; -4.797 ; algo_3_final:inst|reg_ancho_2[4]                                                        ; algo_3_final:inst|data_a_escribir[0]  ; clk_50       ; clk_50      ; 1.000        ; -0.065     ; 5.731      ;
; -4.785 ; algo_3_final:inst|reg_ancho_2[2]                                                        ; algo_3_final:inst|data_a_escribir[0]  ; clk_50       ; clk_50      ; 1.000        ; -0.065     ; 5.719      ;
; -4.768 ; algo_3_final:inst|reg_ancho_3[2]                                                        ; algo_3_final:inst|data_a_escribir[0]  ; clk_50       ; clk_50      ; 1.000        ; -0.058     ; 5.709      ;
; -4.765 ; algo_3_final:inst|reg_ancho_1[6]                                                        ; algo_3_final:inst|data_a_escribir[0]  ; clk_50       ; clk_50      ; 1.000        ; -0.064     ; 5.700      ;
; -4.764 ; algo_3_final:inst|reg_anterior[4]                                                       ; algo_3_final:inst|data_a_escribir[0]  ; clk_50       ; clk_50      ; 1.000        ; -0.057     ; 5.706      ;
; -4.758 ; algo_3_final:inst|reg_ancho_1[7]                                                        ; algo_3_final:inst|data_a_escribir[0]  ; clk_50       ; clk_50      ; 1.000        ; -0.064     ; 5.693      ;
; -4.754 ; algo_3_final:inst|reg_ancho_2[5]                                                        ; algo_3_final:inst|data_a_escribir[0]  ; clk_50       ; clk_50      ; 1.000        ; -0.065     ; 5.688      ;
; -4.725 ; algo_3_final:inst|reg_anterior[2]                                                       ; algo_3_final:inst|data_a_escribir[0]  ; clk_50       ; clk_50      ; 1.000        ; -0.058     ; 5.666      ;
; -4.694 ; algo_3_final:inst|reg_ancho_3[3]                                                        ; algo_3_final:inst|data_a_escribir[0]  ; clk_50       ; clk_50      ; 1.000        ; -0.058     ; 5.635      ;
; -4.673 ; algo_3_final:inst|reg_anterior[5]                                                       ; algo_3_final:inst|data_a_escribir[0]  ; clk_50       ; clk_50      ; 1.000        ; -0.058     ; 5.614      ;
; -4.653 ; algo_3_final:inst|reg_ancho_3[4]                                                        ; algo_3_final:inst|data_a_escribir[0]  ; clk_50       ; clk_50      ; 1.000        ; -0.058     ; 5.594      ;
; -4.628 ; algo_3_final:inst|reg_ancho_3[7]                                                        ; algo_3_final:inst|data_a_escribir[0]  ; clk_50       ; clk_50      ; 1.000        ; -0.058     ; 5.569      ;
; -4.623 ; algo_3_final:inst|reg_ancho_2[7]                                                        ; algo_3_final:inst|data_a_escribir[0]  ; clk_50       ; clk_50      ; 1.000        ; -0.065     ; 5.557      ;
; -4.591 ; algo_3_final:inst|reg_ancho_3[5]                                                        ; algo_3_final:inst|data_a_escribir[0]  ; clk_50       ; clk_50      ; 1.000        ; -0.058     ; 5.532      ;
; -4.568 ; algo_3_final:inst|reg_anterior[7]                                                       ; algo_3_final:inst|data_a_escribir[0]  ; clk_50       ; clk_50      ; 1.000        ; -0.058     ; 5.509      ;
; -4.567 ; algo_3_final:inst|reg_ancho_2[6]                                                        ; algo_3_final:inst|data_a_escribir[0]  ; clk_50       ; clk_50      ; 1.000        ; -0.065     ; 5.501      ;
; -4.534 ; algo_3_final:inst|reg_ancho_3[6]                                                        ; algo_3_final:inst|data_a_escribir[0]  ; clk_50       ; clk_50      ; 1.000        ; -0.058     ; 5.475      ;
; -4.524 ; algo_3_final:inst|reg_anterior[8]                                                       ; algo_3_final:inst|data_a_escribir[0]  ; clk_50       ; clk_50      ; 1.000        ; -0.058     ; 5.465      ;
; -4.513 ; algo_3_final:inst|reg_ancho_2[9]                                                        ; algo_3_final:inst|data_a_escribir[0]  ; clk_50       ; clk_50      ; 1.000        ; -0.065     ; 5.447      ;
; -4.491 ; algo_3_final:inst|reg_ancho_1[8]                                                        ; algo_3_final:inst|data_a_escribir[0]  ; clk_50       ; clk_50      ; 1.000        ; -0.065     ; 5.425      ;
; -4.476 ; algo_3_final:inst|indice[0]                                                             ; algo_3_final:inst|dir_mem_1[10]       ; clk_50       ; clk_50      ; 1.000        ; -0.482     ; 4.993      ;
; -4.476 ; algo_3_final:inst|indice[0]                                                             ; algo_3_final:inst|dir_mem_1[9]        ; clk_50       ; clk_50      ; 1.000        ; -0.482     ; 4.993      ;
; -4.476 ; algo_3_final:inst|indice[0]                                                             ; algo_3_final:inst|dir_mem_1[8]        ; clk_50       ; clk_50      ; 1.000        ; -0.482     ; 4.993      ;
; -4.476 ; algo_3_final:inst|indice[0]                                                             ; algo_3_final:inst|dir_mem_1[7]        ; clk_50       ; clk_50      ; 1.000        ; -0.482     ; 4.993      ;
; -4.476 ; algo_3_final:inst|indice[0]                                                             ; algo_3_final:inst|dir_mem_1[6]        ; clk_50       ; clk_50      ; 1.000        ; -0.482     ; 4.993      ;
; -4.476 ; algo_3_final:inst|indice[0]                                                             ; algo_3_final:inst|dir_mem_1[5]        ; clk_50       ; clk_50      ; 1.000        ; -0.482     ; 4.993      ;
; -4.463 ; algo_3_final:inst|cuenta[2]                                                             ; algo_3_final:inst|data_a_escribir[3]  ; clk_50       ; clk_50      ; 1.000        ; -0.079     ; 5.383      ;
; -4.463 ; algo_3_final:inst|cuenta[2]                                                             ; algo_3_final:inst|data_a_escribir[2]  ; clk_50       ; clk_50      ; 1.000        ; -0.079     ; 5.383      ;
; -4.463 ; algo_3_final:inst|cuenta[2]                                                             ; algo_3_final:inst|data_a_escribir[1]  ; clk_50       ; clk_50      ; 1.000        ; -0.079     ; 5.383      ;
; -4.463 ; algo_3_final:inst|cuenta[2]                                                             ; algo_3_final:inst|data_a_escribir[9]  ; clk_50       ; clk_50      ; 1.000        ; -0.079     ; 5.383      ;
; -4.457 ; algo_3_final:inst|reg_ancho_1[10]                                                       ; algo_3_final:inst|data_a_escribir[0]  ; clk_50       ; clk_50      ; 1.000        ; -0.462     ; 4.994      ;
; -4.449 ; algo_3_final:inst|pix_count_int[1]                                                      ; algo_3_final:inst|data_a_escribir[3]  ; clk_50       ; clk_50      ; 1.000        ; -0.096     ; 5.352      ;
; -4.449 ; algo_3_final:inst|pix_count_int[1]                                                      ; algo_3_final:inst|data_a_escribir[2]  ; clk_50       ; clk_50      ; 1.000        ; -0.096     ; 5.352      ;
; -4.449 ; algo_3_final:inst|pix_count_int[1]                                                      ; algo_3_final:inst|data_a_escribir[1]  ; clk_50       ; clk_50      ; 1.000        ; -0.096     ; 5.352      ;
; -4.449 ; algo_3_final:inst|pix_count_int[1]                                                      ; algo_3_final:inst|data_a_escribir[9]  ; clk_50       ; clk_50      ; 1.000        ; -0.096     ; 5.352      ;
; -4.444 ; algo_3_final:inst|pix_count_int[4]                                                      ; algo_3_final:inst|data_a_escribir[3]  ; clk_50       ; clk_50      ; 1.000        ; -0.096     ; 5.347      ;
; -4.444 ; algo_3_final:inst|pix_count_int[4]                                                      ; algo_3_final:inst|data_a_escribir[2]  ; clk_50       ; clk_50      ; 1.000        ; -0.096     ; 5.347      ;
; -4.444 ; algo_3_final:inst|pix_count_int[4]                                                      ; algo_3_final:inst|data_a_escribir[1]  ; clk_50       ; clk_50      ; 1.000        ; -0.096     ; 5.347      ;
; -4.444 ; algo_3_final:inst|pix_count_int[4]                                                      ; algo_3_final:inst|data_a_escribir[9]  ; clk_50       ; clk_50      ; 1.000        ; -0.096     ; 5.347      ;
; -4.431 ; algo_3_final:inst|reg_ancho_2[8]                                                        ; algo_3_final:inst|data_a_escribir[0]  ; clk_50       ; clk_50      ; 1.000        ; -0.065     ; 5.365      ;
; -4.428 ; algo_3_final:inst|indice[1]                                                             ; algo_3_final:inst|dir_mem_1[10]       ; clk_50       ; clk_50      ; 1.000        ; -0.449     ; 4.978      ;
; -4.428 ; algo_3_final:inst|indice[1]                                                             ; algo_3_final:inst|dir_mem_1[9]        ; clk_50       ; clk_50      ; 1.000        ; -0.449     ; 4.978      ;
; -4.428 ; algo_3_final:inst|indice[1]                                                             ; algo_3_final:inst|dir_mem_1[8]        ; clk_50       ; clk_50      ; 1.000        ; -0.449     ; 4.978      ;
; -4.428 ; algo_3_final:inst|indice[1]                                                             ; algo_3_final:inst|dir_mem_1[7]        ; clk_50       ; clk_50      ; 1.000        ; -0.449     ; 4.978      ;
; -4.428 ; algo_3_final:inst|indice[1]                                                             ; algo_3_final:inst|dir_mem_1[6]        ; clk_50       ; clk_50      ; 1.000        ; -0.449     ; 4.978      ;
; -4.428 ; algo_3_final:inst|indice[1]                                                             ; algo_3_final:inst|dir_mem_1[5]        ; clk_50       ; clk_50      ; 1.000        ; -0.449     ; 4.978      ;
; -4.422 ; algo_3_final:inst|reg_ancho_3[8]                                                        ; algo_3_final:inst|data_a_escribir[0]  ; clk_50       ; clk_50      ; 1.000        ; -0.058     ; 5.363      ;
; -4.415 ; algo_3_final:inst|cuenta[2]                                                             ; algo_3_final:inst|data_a_escribir[6]  ; clk_50       ; clk_50      ; 1.000        ; -0.461     ; 4.953      ;
; -4.415 ; algo_3_final:inst|cuenta[2]                                                             ; algo_3_final:inst|data_a_escribir[5]  ; clk_50       ; clk_50      ; 1.000        ; -0.461     ; 4.953      ;
; -4.415 ; algo_3_final:inst|cuenta[2]                                                             ; algo_3_final:inst|data_a_escribir[4]  ; clk_50       ; clk_50      ; 1.000        ; -0.461     ; 4.953      ;
; -4.415 ; algo_3_final:inst|cuenta[2]                                                             ; algo_3_final:inst|data_a_escribir[10] ; clk_50       ; clk_50      ; 1.000        ; -0.461     ; 4.953      ;
; -4.415 ; algo_3_final:inst|cuenta[2]                                                             ; algo_3_final:inst|data_a_escribir[8]  ; clk_50       ; clk_50      ; 1.000        ; -0.461     ; 4.953      ;
; -4.415 ; algo_3_final:inst|cuenta[2]                                                             ; algo_3_final:inst|data_a_escribir[7]  ; clk_50       ; clk_50      ; 1.000        ; -0.461     ; 4.953      ;
; -4.412 ; algo_3_final:inst|reg_ancho_1[9]                                                        ; algo_3_final:inst|data_a_escribir[0]  ; clk_50       ; clk_50      ; 1.000        ; -0.065     ; 5.346      ;
; -4.409 ; ram:inst2|altsyncram:mem_rtl_0|altsyncram_jg81:auto_generated|ram_block1a0~porta_we_reg ; algo_3_final:inst|reg_anterior[2]     ; clk_50       ; clk_50      ; 1.000        ; -0.409     ; 4.999      ;
; -4.408 ; ram:inst2|altsyncram:mem_rtl_0|altsyncram_jg81:auto_generated|ram_block1a0~porta_we_reg ; algo_3_final:inst|reg_ancho_3[2]      ; clk_50       ; clk_50      ; 1.000        ; -0.409     ; 4.998      ;
; -4.401 ; algo_3_final:inst|pix_count_int[1]                                                      ; algo_3_final:inst|data_a_escribir[6]  ; clk_50       ; clk_50      ; 1.000        ; -0.478     ; 4.922      ;
; -4.401 ; algo_3_final:inst|pix_count_int[1]                                                      ; algo_3_final:inst|data_a_escribir[5]  ; clk_50       ; clk_50      ; 1.000        ; -0.478     ; 4.922      ;
; -4.401 ; algo_3_final:inst|pix_count_int[1]                                                      ; algo_3_final:inst|data_a_escribir[4]  ; clk_50       ; clk_50      ; 1.000        ; -0.478     ; 4.922      ;
; -4.401 ; algo_3_final:inst|pix_count_int[1]                                                      ; algo_3_final:inst|data_a_escribir[10] ; clk_50       ; clk_50      ; 1.000        ; -0.478     ; 4.922      ;
; -4.401 ; algo_3_final:inst|pix_count_int[1]                                                      ; algo_3_final:inst|data_a_escribir[8]  ; clk_50       ; clk_50      ; 1.000        ; -0.478     ; 4.922      ;
; -4.401 ; algo_3_final:inst|pix_count_int[1]                                                      ; algo_3_final:inst|data_a_escribir[7]  ; clk_50       ; clk_50      ; 1.000        ; -0.478     ; 4.922      ;
; -4.396 ; algo_3_final:inst|pix_count_int[4]                                                      ; algo_3_final:inst|data_a_escribir[6]  ; clk_50       ; clk_50      ; 1.000        ; -0.478     ; 4.917      ;
; -4.396 ; algo_3_final:inst|pix_count_int[4]                                                      ; algo_3_final:inst|data_a_escribir[5]  ; clk_50       ; clk_50      ; 1.000        ; -0.478     ; 4.917      ;
; -4.396 ; algo_3_final:inst|pix_count_int[4]                                                      ; algo_3_final:inst|data_a_escribir[4]  ; clk_50       ; clk_50      ; 1.000        ; -0.478     ; 4.917      ;
; -4.396 ; algo_3_final:inst|pix_count_int[4]                                                      ; algo_3_final:inst|data_a_escribir[10] ; clk_50       ; clk_50      ; 1.000        ; -0.478     ; 4.917      ;
; -4.396 ; algo_3_final:inst|pix_count_int[4]                                                      ; algo_3_final:inst|data_a_escribir[8]  ; clk_50       ; clk_50      ; 1.000        ; -0.478     ; 4.917      ;
; -4.396 ; algo_3_final:inst|pix_count_int[4]                                                      ; algo_3_final:inst|data_a_escribir[7]  ; clk_50       ; clk_50      ; 1.000        ; -0.478     ; 4.917      ;
; -4.387 ; algo_3_final:inst|reg_anterior[1]                                                       ; algo_3_final:inst|data_a_escribir[5]  ; clk_50       ; clk_50      ; 1.000        ; -0.058     ; 5.328      ;
; -4.385 ; algo_3_final:inst|reg_anterior[1]                                                       ; algo_3_final:inst|data_a_escribir[7]  ; clk_50       ; clk_50      ; 1.000        ; -0.058     ; 5.326      ;
; -4.383 ; algo_3_final:inst|reg_anterior[1]                                                       ; algo_3_final:inst|data_a_escribir[6]  ; clk_50       ; clk_50      ; 1.000        ; -0.058     ; 5.324      ;
; -4.383 ; algo_3_final:inst|reg_anterior[1]                                                       ; algo_3_final:inst|data_a_escribir[10] ; clk_50       ; clk_50      ; 1.000        ; -0.058     ; 5.324      ;
; -4.381 ; algo_3_final:inst|reg_anterior[1]                                                       ; algo_3_final:inst|data_a_escribir[4]  ; clk_50       ; clk_50      ; 1.000        ; -0.058     ; 5.322      ;
; -4.381 ; algo_3_final:inst|reg_anterior[1]                                                       ; algo_3_final:inst|data_a_escribir[8]  ; clk_50       ; clk_50      ; 1.000        ; -0.058     ; 5.322      ;
; -4.348 ; algo_3_final:inst|reg_ancho_3[9]                                                        ; algo_3_final:inst|data_a_escribir[0]  ; clk_50       ; clk_50      ; 1.000        ; -0.058     ; 5.289      ;
; -4.341 ; algo_3_final:inst|indice[2]                                                             ; algo_3_final:inst|dir_mem_1[10]       ; clk_50       ; clk_50      ; 1.000        ; -0.449     ; 4.891      ;
; -4.341 ; algo_3_final:inst|indice[2]                                                             ; algo_3_final:inst|dir_mem_1[9]        ; clk_50       ; clk_50      ; 1.000        ; -0.449     ; 4.891      ;
; -4.341 ; algo_3_final:inst|indice[2]                                                             ; algo_3_final:inst|dir_mem_1[8]        ; clk_50       ; clk_50      ; 1.000        ; -0.449     ; 4.891      ;
; -4.341 ; algo_3_final:inst|indice[2]                                                             ; algo_3_final:inst|dir_mem_1[7]        ; clk_50       ; clk_50      ; 1.000        ; -0.449     ; 4.891      ;
; -4.341 ; algo_3_final:inst|indice[2]                                                             ; algo_3_final:inst|dir_mem_1[6]        ; clk_50       ; clk_50      ; 1.000        ; -0.449     ; 4.891      ;
; -4.341 ; algo_3_final:inst|indice[2]                                                             ; algo_3_final:inst|dir_mem_1[5]        ; clk_50       ; clk_50      ; 1.000        ; -0.449     ; 4.891      ;
; -4.336 ; algo_3_final:inst|reg_anterior[9]                                                       ; algo_3_final:inst|data_a_escribir[5]  ; clk_50       ; clk_50      ; 1.000        ; -0.452     ; 4.883      ;
; -4.334 ; algo_3_final:inst|reg_anterior[9]                                                       ; algo_3_final:inst|data_a_escribir[7]  ; clk_50       ; clk_50      ; 1.000        ; -0.452     ; 4.881      ;
; -4.334 ; algo_3_final:inst|reg_ancho_1[2]                                                        ; algo_3_final:inst|data_a_escribir[5]  ; clk_50       ; clk_50      ; 1.000        ; -0.064     ; 5.269      ;
+--------+-----------------------------------------------------------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk_50'                                                                                                                                                                          ;
+-------+-------------------------------------------------------------+------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                   ; To Node                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------+------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.338 ; algo_3_final:inst|state.lectura_cantidad_energia            ; algo_3_final:inst|state.lectura_cantidad_energia                 ; clk_50       ; clk_50      ; 0.000        ; 0.088      ; 0.597      ;
; 0.339 ; algo_3_final:inst|indice[0]                                 ; algo_3_final:inst|indice[0]                                      ; clk_50       ; clk_50      ; 0.000        ; 0.087      ; 0.597      ;
; 0.339 ; algo_3_final:inst|ignorar_anterior                          ; algo_3_final:inst|ignorar_anterior                               ; clk_50       ; clk_50      ; 0.000        ; 0.087      ; 0.597      ;
; 0.339 ; algo_3_final:inst|ignorar_ancho_1                           ; algo_3_final:inst|ignorar_ancho_1                                ; clk_50       ; clk_50      ; 0.000        ; 0.087      ; 0.597      ;
; 0.339 ; uart_algo_nuevo:inst10|state                                ; uart_algo_nuevo:inst10|state                                     ; clk_50       ; clk_50      ; 0.000        ; 0.087      ; 0.597      ;
; 0.339 ; algo_3_final:inst|state.fin                                 ; algo_3_final:inst|state.fin                                      ; clk_50       ; clk_50      ; 0.000        ; 0.087      ; 0.597      ;
; 0.340 ; histograma_chat:inst15|escritura_signal                     ; histograma_chat:inst15|escritura_signal                          ; clk_50       ; clk_50      ; 0.000        ; 0.086      ; 0.597      ;
; 0.340 ; algo_3_final:inst|state.lectura_ancho_2                     ; algo_3_final:inst|state.lectura_ancho_2                          ; clk_50       ; clk_50      ; 0.000        ; 0.086      ; 0.597      ;
; 0.340 ; algo_3_final:inst|state.lectura_ancho_1                     ; algo_3_final:inst|state.lectura_ancho_1                          ; clk_50       ; clk_50      ; 0.000        ; 0.086      ; 0.597      ;
; 0.340 ; algo_3_final:inst|state.lectura_ancho_3                     ; algo_3_final:inst|state.lectura_ancho_3                          ; clk_50       ; clk_50      ; 0.000        ; 0.086      ; 0.597      ;
; 0.340 ; algo_3_final:inst|state.lectura_anterior                    ; algo_3_final:inst|state.lectura_anterior                         ; clk_50       ; clk_50      ; 0.000        ; 0.086      ; 0.597      ;
; 0.340 ; UART_RX:inst11|r_RX_Byte[7]                                 ; UART_RX:inst11|r_RX_Byte[7]                                      ; clk_50       ; clk_50      ; 0.000        ; 0.086      ; 0.597      ;
; 0.340 ; UART_RX:inst11|r_RX_Byte[6]                                 ; UART_RX:inst11|r_RX_Byte[6]                                      ; clk_50       ; clk_50      ; 0.000        ; 0.086      ; 0.597      ;
; 0.340 ; UART_RX:inst11|r_RX_Byte[0]                                 ; UART_RX:inst11|r_RX_Byte[0]                                      ; clk_50       ; clk_50      ; 0.000        ; 0.086      ; 0.597      ;
; 0.340 ; UART_RX:inst11|r_RX_Byte[5]                                 ; UART_RX:inst11|r_RX_Byte[5]                                      ; clk_50       ; clk_50      ; 0.000        ; 0.086      ; 0.597      ;
; 0.340 ; UART_RX:inst11|r_RX_Byte[2]                                 ; UART_RX:inst11|r_RX_Byte[2]                                      ; clk_50       ; clk_50      ; 0.000        ; 0.086      ; 0.597      ;
; 0.340 ; UART_RX:inst11|r_RX_Byte[3]                                 ; UART_RX:inst11|r_RX_Byte[3]                                      ; clk_50       ; clk_50      ; 0.000        ; 0.086      ; 0.597      ;
; 0.340 ; UART_RX:inst11|r_RX_Byte[4]                                 ; UART_RX:inst11|r_RX_Byte[4]                                      ; clk_50       ; clk_50      ; 0.000        ; 0.086      ; 0.597      ;
; 0.340 ; UART_RX:inst11|r_RX_Byte[1]                                 ; UART_RX:inst11|r_RX_Byte[1]                                      ; clk_50       ; clk_50      ; 0.000        ; 0.086      ; 0.597      ;
; 0.340 ; UART_RX:inst11|r_Bit_Index[2]                               ; UART_RX:inst11|r_Bit_Index[2]                                    ; clk_50       ; clk_50      ; 0.000        ; 0.086      ; 0.597      ;
; 0.341 ; algo_3_final:inst|eventos[0]                                ; algo_3_final:inst|eventos[0]                                     ; clk_50       ; clk_50      ; 0.000        ; 0.085      ; 0.597      ;
; 0.350 ; algo_3_final:inst|pix_count_int[0]                          ; algo_3_final:inst|pix_count_int[0]                               ; clk_50       ; clk_50      ; 0.000        ; 0.087      ; 0.608      ;
; 0.351 ; histograma_chat:inst15|cuenta[0]                            ; histograma_chat:inst15|cuenta[0]                                 ; clk_50       ; clk_50      ; 0.000        ; 0.086      ; 0.608      ;
; 0.354 ; uart_tx:inst12|data_to_send[5]                              ; uart_tx:inst12|data_to_send[5]                                   ; clk_50       ; clk_50      ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; ack_sender:inst14|uart_byte[0]                              ; ack_sender:inst14|uart_byte[0]                                   ; clk_50       ; clk_50      ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; ack_sender:inst14|tx_enable                                 ; ack_sender:inst14|tx_enable                                      ; clk_50       ; clk_50      ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; ack_sender:inst14|state.WAIT_BUSY                           ; ack_sender:inst14|state.WAIT_BUSY                                ; clk_50       ; clk_50      ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; ack_sender:inst14|state.SEND                                ; ack_sender:inst14|state.SEND                                     ; clk_50       ; clk_50      ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; coordinador_mod_tes:inst8|img[1]                            ; coordinador_mod_tes:inst8|img[1]                                 ; clk_50       ; clk_50      ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; coordinador_mod_tes:inst8|flag_esp_fin_histograma           ; coordinador_mod_tes:inst8|flag_esp_fin_histograma                ; clk_50       ; clk_50      ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; coordinador_mod_tes:inst8|state.esp_fin_escritura           ; coordinador_mod_tes:inst8|state.esp_fin_escritura                ; clk_50       ; clk_50      ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; coordinador_mod_tes:inst8|flag_esp_fin_algo                 ; coordinador_mod_tes:inst8|flag_esp_fin_algo                      ; clk_50       ; clk_50      ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; coordinador_mod_tes:inst8|flag_borrado_2                    ; coordinador_mod_tes:inst8|flag_borrado_2                         ; clk_50       ; clk_50      ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; coordinador_mod_tes:inst8|state.esp_borrado_1               ; coordinador_mod_tes:inst8|state.esp_borrado_1                    ; clk_50       ; clk_50      ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; UART_RX:inst11|r_SM_Main.s_RX_Stop_Bit                      ; UART_RX:inst11|r_SM_Main.s_RX_Stop_Bit                           ; clk_50       ; clk_50      ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; UART_RX:inst11|r_Bit_Index[1]                               ; UART_RX:inst11|r_Bit_Index[1]                                    ; clk_50       ; clk_50      ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; UART_RX:inst11|r_Bit_Index[0]                               ; UART_RX:inst11|r_Bit_Index[0]                                    ; clk_50       ; clk_50      ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; UART_RX:inst11|r_SM_Main.s_RX_Data_Bits                     ; UART_RX:inst11|r_SM_Main.s_RX_Data_Bits                          ; clk_50       ; clk_50      ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; UART_RX:inst11|r_SM_Main.s_Idle                             ; UART_RX:inst11|r_SM_Main.s_Idle                                  ; clk_50       ; clk_50      ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; UART_RX:inst11|r_SM_Main.s_RX_Start_Bit                     ; UART_RX:inst11|r_SM_Main.s_RX_Start_Bit                          ; clk_50       ; clk_50      ; 0.000        ; 0.072      ; 0.597      ;
; 0.355 ; uart_tx:inst12|fsm_state.FSM_START                          ; uart_tx:inst12|fsm_state.FSM_START                               ; clk_50       ; clk_50      ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; uart_tx:inst12|fsm_state.FSM_SEND                           ; uart_tx:inst12|fsm_state.FSM_SEND                                ; clk_50       ; clk_50      ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; coordinador_mod_tes:inst8|state.envio_uart_4                ; coordinador_mod_tes:inst8|state.envio_uart_4                     ; clk_50       ; clk_50      ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; coordinador_mod_tes:inst8|state.envio_uart_2                ; coordinador_mod_tes:inst8|state.envio_uart_2                     ; clk_50       ; clk_50      ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; histograma_chat:inst15|fin_procesado                        ; histograma_chat:inst15|fin_procesado                             ; clk_50       ; clk_50      ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; histograma_chat:inst15|state.idle                           ; histograma_chat:inst15|state.idle                                ; clk_50       ; clk_50      ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; histograma_chat:inst15|cuenta[1]                            ; histograma_chat:inst15|cuenta[1]                                 ; clk_50       ; clk_50      ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; UART_RX:inst11|r_RX_DV                                      ; UART_RX:inst11|r_RX_DV                                           ; clk_50       ; clk_50      ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; uart_tx:inst12|fsm_state.FSM_STOP                           ; uart_tx:inst12|fsm_state.FSM_STOP                                ; clk_50       ; clk_50      ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; uart_tx:inst12|bit_counter[2]                               ; uart_tx:inst12|bit_counter[2]                                    ; clk_50       ; clk_50      ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; uart_tx:inst12|bit_counter[1]                               ; uart_tx:inst12|bit_counter[1]                                    ; clk_50       ; clk_50      ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; uart_tx:inst12|bit_counter[3]                               ; uart_tx:inst12|bit_counter[3]                                    ; clk_50       ; clk_50      ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; uart_tx:inst12|bit_counter[0]                               ; uart_tx:inst12|bit_counter[0]                                    ; clk_50       ; clk_50      ; 0.000        ; 0.071      ; 0.597      ;
; 0.356 ; algo_3_final:inst|data_a_escribir[0]                        ; algo_3_final:inst|data_a_escribir[0]                             ; clk_50       ; clk_50      ; 0.000        ; 0.070      ; 0.597      ;
; 0.366 ; histograma_chat:inst15|state.escritura_1                    ; histograma_chat:inst15|state.escritura_1                         ; clk_50       ; clk_50      ; 0.000        ; 0.071      ; 0.608      ;
; 0.372 ; algo_3_final:inst|pix_count_int[20]                         ; algo_3_final:inst|pix_count_int[20]                              ; clk_50       ; clk_50      ; 0.000        ; 0.087      ; 0.630      ;
; 0.384 ; uart_tx:inst12|cycle_counter[9]                             ; uart_tx:inst12|cycle_counter[9]                                  ; clk_50       ; clk_50      ; 0.000        ; 0.072      ; 0.627      ;
; 0.385 ; algo_3_final:inst|eventos[10]                               ; algo_3_final:inst|eventos[10]                                    ; clk_50       ; clk_50      ; 0.000        ; 0.087      ; 0.643      ;
; 0.388 ; UART_RX:inst11|r_SM_Main.s_Cleanup                          ; UART_RX:inst11|r_SM_Main.s_Idle                                  ; clk_50       ; clk_50      ; 0.000        ; 0.072      ; 0.631      ;
; 0.402 ; UART_RX:inst11|r_SM_Main.s_RX_Stop_Bit                      ; UART_RX:inst11|r_SM_Main.s_Cleanup                               ; clk_50       ; clk_50      ; 0.000        ; 0.072      ; 0.645      ;
; 0.403 ; coordinador_mod_tes:inst8|state.fin_prog                    ; coordinador_mod_tes:inst8|state.trigger_algorimo                 ; clk_50       ; clk_50      ; 0.000        ; 0.072      ; 0.646      ;
; 0.406 ; coordinador_mod_tes:inst8|addr_histograma_int[9]            ; coordinador_mod_tes:inst8|addr_histograma_int[9]                 ; clk_50       ; clk_50      ; 0.000        ; 0.071      ; 0.648      ;
; 0.412 ; UART_RX:inst11|r_Clk_Count[8]                               ; UART_RX:inst11|r_Clk_Count[8]                                    ; clk_50       ; clk_50      ; 0.000        ; 0.072      ; 0.655      ;
; 0.412 ; UART_RX:inst11|r_RX_Data                                    ; UART_RX:inst11|r_SM_Main.s_RX_Start_Bit                          ; clk_50       ; clk_50      ; 0.000        ; 0.072      ; 0.655      ;
; 0.413 ; histograma_chat:inst15|state.escritura_2                    ; histograma_chat:inst15|escritura_signal                          ; clk_50       ; clk_50      ; 0.000        ; 0.086      ; 0.670      ;
; 0.417 ; uart_tx:inst12|fsm_state.FSM_START                          ; uart_tx:inst12|fsm_state.FSM_SEND                                ; clk_50       ; clk_50      ; 0.000        ; 0.071      ; 0.659      ;
; 0.423 ; coordinador_mod_tes:inst8|state.envio_uart_4                ; coordinador_mod_tes:inst8|state.incremento_addr_histograma_envio ; clk_50       ; clk_50      ; 0.000        ; 0.071      ; 0.665      ;
; 0.424 ; coordinador_mod_tes:inst8|state.envio_uart_3                ; coordinador_mod_tes:inst8|state.envio_uart_4                     ; clk_50       ; clk_50      ; 0.000        ; 0.071      ; 0.666      ;
; 0.424 ; coordinador_mod_tes:inst8|state.envio_uart_1                ; coordinador_mod_tes:inst8|state.envio_uart_2                     ; clk_50       ; clk_50      ; 0.000        ; 0.071      ; 0.666      ;
; 0.425 ; coordinador_mod_tes:inst8|state.enable_histograma_escritura ; coordinador_mod_tes:inst8|state.esp_fin_escritura                ; clk_50       ; clk_50      ; 0.000        ; 0.072      ; 0.668      ;
; 0.431 ; histograma_chat:inst15|state.procesar                       ; histograma_chat:inst15|fin_procesado                             ; clk_50       ; clk_50      ; 0.000        ; 0.071      ; 0.673      ;
; 0.431 ; histograma_chat:inst15|state.procesar                       ; histograma_chat:inst15|cuenta[1]                                 ; clk_50       ; clk_50      ; 0.000        ; 0.071      ; 0.673      ;
; 0.527 ; algo_3_final:inst|state.lectura_ancho_2                     ; algo_3_final:inst|state.dir_ancho_1                              ; clk_50       ; clk_50      ; 0.000        ; 0.086      ; 0.784      ;
; 0.550 ; algo_3_final:inst|state.incremento_indice                   ; algo_3_final:inst|state.nuevo_pix                                ; clk_50       ; clk_50      ; 0.000        ; 0.121      ; 0.842      ;
; 0.554 ; algo_3_final:inst|eventos[0]                                ; algo_3_final:inst|eventos[1]                                     ; clk_50       ; clk_50      ; 0.000        ; 0.120      ; 0.845      ;
; 0.556 ; algo_3_final:inst|state.escritura_erase_1                   ; algo_3_final:inst|state.escritura_erase_2                        ; clk_50       ; clk_50      ; 0.000        ; 0.071      ; 0.798      ;
; 0.567 ; histograma_chat:inst15|reg_cantidad[0]                      ; histograma_chat:inst15|data_histograma[0]                        ; clk_50       ; clk_50      ; 0.000        ; 0.054      ; 0.792      ;
; 0.567 ; algo_3_final:inst|cuenta_pixel[7]                           ; algo_3_final:inst|cuenta_pixel[7]                                ; clk_50       ; clk_50      ; 0.000        ; 0.087      ; 0.825      ;
; 0.569 ; algo_3_final:inst|cuenta_pixel[8]                           ; algo_3_final:inst|cuenta_pixel[8]                                ; clk_50       ; clk_50      ; 0.000        ; 0.087      ; 0.827      ;
; 0.569 ; algo_3_final:inst|pix_count_int[8]                          ; algo_3_final:inst|pix_count_int[8]                               ; clk_50       ; clk_50      ; 0.000        ; 0.087      ; 0.827      ;
; 0.570 ; algo_3_final:inst|pix_count_int[6]                          ; algo_3_final:inst|pix_count_int[6]                               ; clk_50       ; clk_50      ; 0.000        ; 0.087      ; 0.828      ;
; 0.570 ; algo_3_final:inst|pix_count_int[14]                         ; algo_3_final:inst|pix_count_int[14]                              ; clk_50       ; clk_50      ; 0.000        ; 0.087      ; 0.828      ;
; 0.571 ; algo_3_final:inst|eventos[1]                                ; algo_3_final:inst|eventos[1]                                     ; clk_50       ; clk_50      ; 0.000        ; 0.087      ; 0.829      ;
; 0.572 ; algo_3_final:inst|pix_count_int[12]                         ; algo_3_final:inst|pix_count_int[12]                              ; clk_50       ; clk_50      ; 0.000        ; 0.087      ; 0.830      ;
; 0.572 ; algo_3_final:inst|pix_count_int[16]                         ; algo_3_final:inst|pix_count_int[16]                              ; clk_50       ; clk_50      ; 0.000        ; 0.087      ; 0.830      ;
; 0.573 ; algo_3_final:inst|state.erase                               ; algo_3_final:inst|cuenta[1]                                      ; clk_50       ; clk_50      ; 0.000        ; 0.071      ; 0.815      ;
; 0.574 ; histograma_chat:inst15|reg_cantidad[2]                      ; histograma_chat:inst15|data_histograma[2]                        ; clk_50       ; clk_50      ; 0.000        ; 0.054      ; 0.799      ;
; 0.574 ; algo_3_final:inst|eventos[2]                                ; algo_3_final:inst|eventos[2]                                     ; clk_50       ; clk_50      ; 0.000        ; 0.087      ; 0.832      ;
; 0.574 ; algo_3_final:inst|eventos[3]                                ; algo_3_final:inst|eventos[3]                                     ; clk_50       ; clk_50      ; 0.000        ; 0.087      ; 0.832      ;
; 0.574 ; algo_3_final:inst|eventos[9]                                ; algo_3_final:inst|eventos[9]                                     ; clk_50       ; clk_50      ; 0.000        ; 0.087      ; 0.832      ;
; 0.574 ; algo_3_final:inst|pix_count_int[9]                          ; algo_3_final:inst|pix_count_int[9]                               ; clk_50       ; clk_50      ; 0.000        ; 0.087      ; 0.832      ;
; 0.574 ; algo_3_final:inst|pix_count_int[11]                         ; algo_3_final:inst|pix_count_int[11]                              ; clk_50       ; clk_50      ; 0.000        ; 0.087      ; 0.832      ;
; 0.574 ; algo_3_final:inst|pix_count_int[17]                         ; algo_3_final:inst|pix_count_int[17]                              ; clk_50       ; clk_50      ; 0.000        ; 0.087      ; 0.832      ;
; 0.574 ; algo_3_final:inst|state.erase                               ; algo_3_final:inst|state.escritura_erase_1                        ; clk_50       ; clk_50      ; 0.000        ; 0.071      ; 0.816      ;
; 0.574 ; algo_3_final:inst|state.escritura_2                         ; algo_3_final:inst|state.incremento_indice                        ; clk_50       ; clk_50      ; 0.000        ; 0.050      ; 0.795      ;
; 0.575 ; algo_3_final:inst|pix_count_int[2]                          ; algo_3_final:inst|pix_count_int[2]                               ; clk_50       ; clk_50      ; 0.000        ; 0.087      ; 0.833      ;
; 0.575 ; algo_3_final:inst|pix_count_int[7]                          ; algo_3_final:inst|pix_count_int[7]                               ; clk_50       ; clk_50      ; 0.000        ; 0.087      ; 0.833      ;
; 0.575 ; algo_3_final:inst|pix_count_int[13]                         ; algo_3_final:inst|pix_count_int[13]                              ; clk_50       ; clk_50      ; 0.000        ; 0.087      ; 0.833      ;
; 0.576 ; algo_3_final:inst|eventos[8]                                ; algo_3_final:inst|eventos[8]                                     ; clk_50       ; clk_50      ; 0.000        ; 0.087      ; 0.834      ;
; 0.576 ; algo_3_final:inst|pix_count_int[3]                          ; algo_3_final:inst|pix_count_int[3]                               ; clk_50       ; clk_50      ; 0.000        ; 0.087      ; 0.834      ;
+-------+-------------------------------------------------------------+------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'clk_50'                                                                                                                                     ;
+--------+--------------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                        ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.497 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; uart_algo_nuevo:inst10|reg_data[5]        ; clk_50       ; clk_50      ; 1.000        ; -0.089     ; 3.407      ;
; -2.497 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; uart_algo_nuevo:inst10|reg_data[0]        ; clk_50       ; clk_50      ; 1.000        ; -0.089     ; 3.407      ;
; -2.497 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; uart_algo_nuevo:inst10|reg_data[6]        ; clk_50       ; clk_50      ; 1.000        ; -0.089     ; 3.407      ;
; -2.497 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; uart_algo_nuevo:inst10|reg_data[7]        ; clk_50       ; clk_50      ; 1.000        ; -0.089     ; 3.407      ;
; -2.496 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; uart_algo_nuevo:inst10|reg_data[1]        ; clk_50       ; clk_50      ; 1.000        ; -0.088     ; 3.407      ;
; -2.496 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; uart_algo_nuevo:inst10|reg_data[4]        ; clk_50       ; clk_50      ; 1.000        ; -0.088     ; 3.407      ;
; -2.496 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; uart_algo_nuevo:inst10|reg_data[3]        ; clk_50       ; clk_50      ; 1.000        ; -0.088     ; 3.407      ;
; -2.496 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; uart_algo_nuevo:inst10|reg_data[2]        ; clk_50       ; clk_50      ; 1.000        ; -0.088     ; 3.407      ;
; -2.496 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|pix_data_reg[0]         ; clk_50       ; clk_50      ; 1.000        ; -0.090     ; 3.405      ;
; -2.496 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|pix_data_reg[3]         ; clk_50       ; clk_50      ; 1.000        ; -0.090     ; 3.405      ;
; -2.496 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|pix_data_reg[2]         ; clk_50       ; clk_50      ; 1.000        ; -0.090     ; 3.405      ;
; -2.496 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|pix_data_reg[1]         ; clk_50       ; clk_50      ; 1.000        ; -0.090     ; 3.405      ;
; -2.496 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|pix_data_reg[4]         ; clk_50       ; clk_50      ; 1.000        ; -0.090     ; 3.405      ;
; -2.496 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|pix_data_reg[5]         ; clk_50       ; clk_50      ; 1.000        ; -0.090     ; 3.405      ;
; -2.496 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|pix_data_reg[6]         ; clk_50       ; clk_50      ; 1.000        ; -0.090     ; 3.405      ;
; -2.496 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|pix_data_reg[7]         ; clk_50       ; clk_50      ; 1.000        ; -0.090     ; 3.405      ;
; -2.494 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|cuenta[3]               ; clk_50       ; clk_50      ; 1.000        ; -0.121     ; 3.372      ;
; -2.494 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|cuenta[6]               ; clk_50       ; clk_50      ; 1.000        ; -0.121     ; 3.372      ;
; -2.494 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|cuenta[4]               ; clk_50       ; clk_50      ; 1.000        ; -0.121     ; 3.372      ;
; -2.494 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|cuenta[1]               ; clk_50       ; clk_50      ; 1.000        ; -0.121     ; 3.372      ;
; -2.494 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|cuenta[8]               ; clk_50       ; clk_50      ; 1.000        ; -0.121     ; 3.372      ;
; -2.494 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|cuenta[9]               ; clk_50       ; clk_50      ; 1.000        ; -0.121     ; 3.372      ;
; -2.494 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|cuenta[10]              ; clk_50       ; clk_50      ; 1.000        ; -0.121     ; 3.372      ;
; -2.494 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|state.escritura_erase_1 ; clk_50       ; clk_50      ; 1.000        ; -0.121     ; 3.372      ;
; -2.494 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|state.escritura_erase_2 ; clk_50       ; clk_50      ; 1.000        ; -0.121     ; 3.372      ;
; -2.494 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|state.erase             ; clk_50       ; clk_50      ; 1.000        ; -0.121     ; 3.372      ;
; -2.494 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|cuenta[7]               ; clk_50       ; clk_50      ; 1.000        ; -0.121     ; 3.372      ;
; -2.494 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|cuenta[0]               ; clk_50       ; clk_50      ; 1.000        ; -0.121     ; 3.372      ;
; -2.490 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|reg_ancho_1[4]          ; clk_50       ; clk_50      ; 1.000        ; -0.123     ; 3.366      ;
; -2.490 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|reg_ancho_1[7]          ; clk_50       ; clk_50      ; 1.000        ; -0.123     ; 3.366      ;
; -2.490 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|reg_ancho_1[5]          ; clk_50       ; clk_50      ; 1.000        ; -0.123     ; 3.366      ;
; -2.490 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|reg_ancho_1[6]          ; clk_50       ; clk_50      ; 1.000        ; -0.123     ; 3.366      ;
; -2.490 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|reg_ancho_1[2]          ; clk_50       ; clk_50      ; 1.000        ; -0.123     ; 3.366      ;
; -2.489 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|reg_ancho_1[0]          ; clk_50       ; clk_50      ; 1.000        ; -0.122     ; 3.366      ;
; -2.489 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|reg_ancho_1[9]          ; clk_50       ; clk_50      ; 1.000        ; -0.122     ; 3.366      ;
; -2.489 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|reg_ancho_1[8]          ; clk_50       ; clk_50      ; 1.000        ; -0.122     ; 3.366      ;
; -2.489 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|reg_ancho_1[3]          ; clk_50       ; clk_50      ; 1.000        ; -0.122     ; 3.366      ;
; -2.489 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|reg_ancho_1[1]          ; clk_50       ; clk_50      ; 1.000        ; -0.122     ; 3.366      ;
; -2.489 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|reg_ancho_2[2]          ; clk_50       ; clk_50      ; 1.000        ; -0.122     ; 3.366      ;
; -2.489 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|reg_ancho_2[6]          ; clk_50       ; clk_50      ; 1.000        ; -0.122     ; 3.366      ;
; -2.489 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|reg_ancho_2[0]          ; clk_50       ; clk_50      ; 1.000        ; -0.122     ; 3.366      ;
; -2.489 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|reg_ancho_2[1]          ; clk_50       ; clk_50      ; 1.000        ; -0.122     ; 3.366      ;
; -2.489 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|reg_ancho_2[3]          ; clk_50       ; clk_50      ; 1.000        ; -0.122     ; 3.366      ;
; -2.489 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|reg_ancho_2[4]          ; clk_50       ; clk_50      ; 1.000        ; -0.122     ; 3.366      ;
; -2.489 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|reg_ancho_2[5]          ; clk_50       ; clk_50      ; 1.000        ; -0.122     ; 3.366      ;
; -2.489 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|reg_ancho_2[7]          ; clk_50       ; clk_50      ; 1.000        ; -0.122     ; 3.366      ;
; -2.489 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|reg_ancho_2[8]          ; clk_50       ; clk_50      ; 1.000        ; -0.122     ; 3.366      ;
; -2.489 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|reg_ancho_2[9]          ; clk_50       ; clk_50      ; 1.000        ; -0.122     ; 3.366      ;
; -2.489 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|reg_ancho_2[10]         ; clk_50       ; clk_50      ; 1.000        ; -0.122     ; 3.366      ;
; -2.487 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|reg_ancho_3[10]         ; clk_50       ; clk_50      ; 1.000        ; -0.129     ; 3.357      ;
; -2.487 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|reg_ancho_3[9]          ; clk_50       ; clk_50      ; 1.000        ; -0.129     ; 3.357      ;
; -2.487 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|reg_ancho_3[8]          ; clk_50       ; clk_50      ; 1.000        ; -0.129     ; 3.357      ;
; -2.487 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|reg_anterior[8]         ; clk_50       ; clk_50      ; 1.000        ; -0.129     ; 3.357      ;
; -2.487 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|reg_anterior[7]         ; clk_50       ; clk_50      ; 1.000        ; -0.129     ; 3.357      ;
; -2.487 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|reg_ancho_3[7]          ; clk_50       ; clk_50      ; 1.000        ; -0.129     ; 3.357      ;
; -2.487 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|reg_ancho_3[6]          ; clk_50       ; clk_50      ; 1.000        ; -0.129     ; 3.357      ;
; -2.487 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|reg_anterior[5]         ; clk_50       ; clk_50      ; 1.000        ; -0.129     ; 3.357      ;
; -2.487 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|reg_ancho_3[5]          ; clk_50       ; clk_50      ; 1.000        ; -0.129     ; 3.357      ;
; -2.487 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|reg_ancho_3[4]          ; clk_50       ; clk_50      ; 1.000        ; -0.129     ; 3.357      ;
; -2.487 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|reg_ancho_3[3]          ; clk_50       ; clk_50      ; 1.000        ; -0.129     ; 3.357      ;
; -2.487 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|reg_ancho_3[2]          ; clk_50       ; clk_50      ; 1.000        ; -0.129     ; 3.357      ;
; -2.487 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|reg_anterior[2]         ; clk_50       ; clk_50      ; 1.000        ; -0.129     ; 3.357      ;
; -2.487 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|reg_anterior[1]         ; clk_50       ; clk_50      ; 1.000        ; -0.129     ; 3.357      ;
; -2.487 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|reg_ancho_3[1]          ; clk_50       ; clk_50      ; 1.000        ; -0.129     ; 3.357      ;
; -2.487 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|reg_ancho_3[0]          ; clk_50       ; clk_50      ; 1.000        ; -0.129     ; 3.357      ;
; -2.486 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|reg_anterior[6]         ; clk_50       ; clk_50      ; 1.000        ; -0.129     ; 3.356      ;
; -2.486 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|reg_anterior[4]         ; clk_50       ; clk_50      ; 1.000        ; -0.129     ; 3.356      ;
; -2.486 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|reg_anterior[3]         ; clk_50       ; clk_50      ; 1.000        ; -0.129     ; 3.356      ;
; -2.486 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|reg_anterior[0]         ; clk_50       ; clk_50      ; 1.000        ; -0.129     ; 3.356      ;
; -2.394 ; coordinador_mod_tes:inst8|state.reset_todo       ; uart_algo_nuevo:inst10|reg_data[1]        ; clk_50       ; clk_50      ; 1.000        ; -0.088     ; 3.305      ;
; -2.394 ; coordinador_mod_tes:inst8|state.reset_todo       ; uart_algo_nuevo:inst10|reg_data[4]        ; clk_50       ; clk_50      ; 1.000        ; -0.088     ; 3.305      ;
; -2.394 ; coordinador_mod_tes:inst8|state.reset_todo       ; uart_algo_nuevo:inst10|reg_data[3]        ; clk_50       ; clk_50      ; 1.000        ; -0.088     ; 3.305      ;
; -2.394 ; coordinador_mod_tes:inst8|state.reset_todo       ; uart_algo_nuevo:inst10|reg_data[2]        ; clk_50       ; clk_50      ; 1.000        ; -0.088     ; 3.305      ;
; -2.394 ; coordinador_mod_tes:inst8|state.reset_todo       ; uart_algo_nuevo:inst10|reg_data[5]        ; clk_50       ; clk_50      ; 1.000        ; -0.089     ; 3.304      ;
; -2.394 ; coordinador_mod_tes:inst8|state.reset_todo       ; uart_algo_nuevo:inst10|reg_data[0]        ; clk_50       ; clk_50      ; 1.000        ; -0.089     ; 3.304      ;
; -2.394 ; coordinador_mod_tes:inst8|state.reset_todo       ; uart_algo_nuevo:inst10|reg_data[6]        ; clk_50       ; clk_50      ; 1.000        ; -0.089     ; 3.304      ;
; -2.394 ; coordinador_mod_tes:inst8|state.reset_todo       ; uart_algo_nuevo:inst10|reg_data[7]        ; clk_50       ; clk_50      ; 1.000        ; -0.089     ; 3.304      ;
; -2.394 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|pix_data_reg[0]         ; clk_50       ; clk_50      ; 1.000        ; -0.090     ; 3.303      ;
; -2.394 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|pix_data_reg[3]         ; clk_50       ; clk_50      ; 1.000        ; -0.090     ; 3.303      ;
; -2.394 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|pix_data_reg[2]         ; clk_50       ; clk_50      ; 1.000        ; -0.090     ; 3.303      ;
; -2.394 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|pix_data_reg[1]         ; clk_50       ; clk_50      ; 1.000        ; -0.090     ; 3.303      ;
; -2.394 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|pix_data_reg[4]         ; clk_50       ; clk_50      ; 1.000        ; -0.090     ; 3.303      ;
; -2.394 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|pix_data_reg[5]         ; clk_50       ; clk_50      ; 1.000        ; -0.090     ; 3.303      ;
; -2.394 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|pix_data_reg[6]         ; clk_50       ; clk_50      ; 1.000        ; -0.090     ; 3.303      ;
; -2.394 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|pix_data_reg[7]         ; clk_50       ; clk_50      ; 1.000        ; -0.090     ; 3.303      ;
; -2.390 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|cuenta[3]               ; clk_50       ; clk_50      ; 1.000        ; -0.121     ; 3.268      ;
; -2.390 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|cuenta[6]               ; clk_50       ; clk_50      ; 1.000        ; -0.121     ; 3.268      ;
; -2.390 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|cuenta[4]               ; clk_50       ; clk_50      ; 1.000        ; -0.121     ; 3.268      ;
; -2.390 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|cuenta[1]               ; clk_50       ; clk_50      ; 1.000        ; -0.121     ; 3.268      ;
; -2.390 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|cuenta[8]               ; clk_50       ; clk_50      ; 1.000        ; -0.121     ; 3.268      ;
; -2.390 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|cuenta[9]               ; clk_50       ; clk_50      ; 1.000        ; -0.121     ; 3.268      ;
; -2.390 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|cuenta[10]              ; clk_50       ; clk_50      ; 1.000        ; -0.121     ; 3.268      ;
; -2.390 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|state.escritura_erase_1 ; clk_50       ; clk_50      ; 1.000        ; -0.121     ; 3.268      ;
; -2.390 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|state.escritura_erase_2 ; clk_50       ; clk_50      ; 1.000        ; -0.121     ; 3.268      ;
; -2.390 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|state.erase             ; clk_50       ; clk_50      ; 1.000        ; -0.121     ; 3.268      ;
; -2.390 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|cuenta[7]               ; clk_50       ; clk_50      ; 1.000        ; -0.121     ; 3.268      ;
; -2.390 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|cuenta[0]               ; clk_50       ; clk_50      ; 1.000        ; -0.121     ; 3.268      ;
; -2.387 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|reg_ancho_1[0]          ; clk_50       ; clk_50      ; 1.000        ; -0.122     ; 3.264      ;
; -2.387 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|reg_ancho_1[4]          ; clk_50       ; clk_50      ; 1.000        ; -0.123     ; 3.263      ;
; -2.387 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|reg_ancho_1[9]          ; clk_50       ; clk_50      ; 1.000        ; -0.122     ; 3.264      ;
+--------+--------------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'clk_50'                                                                                                                                            ;
+-------+--------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                        ; To Node                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.678 ; coordinador_mod_tes:inst8|state.reset_histograma ; histograma_chat:inst15|escritura_signal          ; clk_50       ; clk_50      ; 0.000        ; 0.440      ; 2.289      ;
; 1.678 ; coordinador_mod_tes:inst8|state.reset_histograma ; histograma_chat:inst15|state.escritura_2         ; clk_50       ; clk_50      ; 0.000        ; 0.440      ; 2.289      ;
; 1.882 ; coordinador_mod_tes:inst8|state.reset_todo       ; histograma_chat:inst15|escritura_signal          ; clk_50       ; clk_50      ; 0.000        ; 0.431      ; 2.484      ;
; 1.882 ; coordinador_mod_tes:inst8|state.reset_todo       ; histograma_chat:inst15|state.escritura_2         ; clk_50       ; clk_50      ; 0.000        ; 0.431      ; 2.484      ;
; 1.942 ; coordinador_mod_tes:inst8|state.reset_histograma ; histograma_chat:inst15|dir_mem[9]                ; clk_50       ; clk_50      ; 0.000        ; 0.463      ; 2.576      ;
; 1.942 ; coordinador_mod_tes:inst8|state.reset_histograma ; histograma_chat:inst15|dir_mem[8]                ; clk_50       ; clk_50      ; 0.000        ; 0.463      ; 2.576      ;
; 1.942 ; coordinador_mod_tes:inst8|state.reset_histograma ; histograma_chat:inst15|dir_mem[7]                ; clk_50       ; clk_50      ; 0.000        ; 0.463      ; 2.576      ;
; 1.942 ; coordinador_mod_tes:inst8|state.reset_histograma ; histograma_chat:inst15|dir_mem[6]                ; clk_50       ; clk_50      ; 0.000        ; 0.463      ; 2.576      ;
; 1.942 ; coordinador_mod_tes:inst8|state.reset_histograma ; histograma_chat:inst15|dir_mem[5]                ; clk_50       ; clk_50      ; 0.000        ; 0.463      ; 2.576      ;
; 1.942 ; coordinador_mod_tes:inst8|state.reset_histograma ; histograma_chat:inst15|dir_mem[4]                ; clk_50       ; clk_50      ; 0.000        ; 0.463      ; 2.576      ;
; 1.942 ; coordinador_mod_tes:inst8|state.reset_histograma ; histograma_chat:inst15|dir_mem[3]                ; clk_50       ; clk_50      ; 0.000        ; 0.463      ; 2.576      ;
; 1.942 ; coordinador_mod_tes:inst8|state.reset_histograma ; histograma_chat:inst15|dir_mem[2]                ; clk_50       ; clk_50      ; 0.000        ; 0.463      ; 2.576      ;
; 1.942 ; coordinador_mod_tes:inst8|state.reset_histograma ; histograma_chat:inst15|dir_mem[1]                ; clk_50       ; clk_50      ; 0.000        ; 0.463      ; 2.576      ;
; 1.942 ; coordinador_mod_tes:inst8|state.reset_histograma ; histograma_chat:inst15|dir_mem[0]                ; clk_50       ; clk_50      ; 0.000        ; 0.463      ; 2.576      ;
; 1.942 ; coordinador_mod_tes:inst8|state.reset_histograma ; histograma_chat:inst15|dir_mem[10]               ; clk_50       ; clk_50      ; 0.000        ; 0.463      ; 2.576      ;
; 2.044 ; coordinador_mod_tes:inst8|state.reset_histograma ; histograma_chat:inst15|dir_hist[9]               ; clk_50       ; clk_50      ; 0.000        ; 0.074      ; 2.289      ;
; 2.044 ; coordinador_mod_tes:inst8|state.reset_histograma ; histograma_chat:inst15|dir_hist[8]               ; clk_50       ; clk_50      ; 0.000        ; 0.074      ; 2.289      ;
; 2.044 ; coordinador_mod_tes:inst8|state.reset_histograma ; histograma_chat:inst15|dir_hist[7]               ; clk_50       ; clk_50      ; 0.000        ; 0.074      ; 2.289      ;
; 2.044 ; coordinador_mod_tes:inst8|state.reset_histograma ; histograma_chat:inst15|dir_hist[6]               ; clk_50       ; clk_50      ; 0.000        ; 0.074      ; 2.289      ;
; 2.044 ; coordinador_mod_tes:inst8|state.reset_histograma ; histograma_chat:inst15|dir_hist[5]               ; clk_50       ; clk_50      ; 0.000        ; 0.074      ; 2.289      ;
; 2.044 ; coordinador_mod_tes:inst8|state.reset_histograma ; histograma_chat:inst15|dir_hist[4]               ; clk_50       ; clk_50      ; 0.000        ; 0.074      ; 2.289      ;
; 2.044 ; coordinador_mod_tes:inst8|state.reset_histograma ; histograma_chat:inst15|dir_hist[3]               ; clk_50       ; clk_50      ; 0.000        ; 0.074      ; 2.289      ;
; 2.044 ; coordinador_mod_tes:inst8|state.reset_histograma ; histograma_chat:inst15|dir_hist[2]               ; clk_50       ; clk_50      ; 0.000        ; 0.074      ; 2.289      ;
; 2.044 ; coordinador_mod_tes:inst8|state.reset_histograma ; histograma_chat:inst15|dir_hist[1]               ; clk_50       ; clk_50      ; 0.000        ; 0.074      ; 2.289      ;
; 2.044 ; coordinador_mod_tes:inst8|state.reset_histograma ; histograma_chat:inst15|dir_hist[0]               ; clk_50       ; clk_50      ; 0.000        ; 0.074      ; 2.289      ;
; 2.153 ; coordinador_mod_tes:inst8|state.reset_todo       ; histograma_chat:inst15|dir_mem[9]                ; clk_50       ; clk_50      ; 0.000        ; 0.454      ; 2.778      ;
; 2.153 ; coordinador_mod_tes:inst8|state.reset_todo       ; histograma_chat:inst15|dir_mem[8]                ; clk_50       ; clk_50      ; 0.000        ; 0.454      ; 2.778      ;
; 2.153 ; coordinador_mod_tes:inst8|state.reset_todo       ; histograma_chat:inst15|dir_mem[7]                ; clk_50       ; clk_50      ; 0.000        ; 0.454      ; 2.778      ;
; 2.153 ; coordinador_mod_tes:inst8|state.reset_todo       ; histograma_chat:inst15|dir_mem[6]                ; clk_50       ; clk_50      ; 0.000        ; 0.454      ; 2.778      ;
; 2.153 ; coordinador_mod_tes:inst8|state.reset_todo       ; histograma_chat:inst15|dir_mem[5]                ; clk_50       ; clk_50      ; 0.000        ; 0.454      ; 2.778      ;
; 2.153 ; coordinador_mod_tes:inst8|state.reset_todo       ; histograma_chat:inst15|dir_mem[4]                ; clk_50       ; clk_50      ; 0.000        ; 0.454      ; 2.778      ;
; 2.153 ; coordinador_mod_tes:inst8|state.reset_todo       ; histograma_chat:inst15|dir_mem[3]                ; clk_50       ; clk_50      ; 0.000        ; 0.454      ; 2.778      ;
; 2.153 ; coordinador_mod_tes:inst8|state.reset_todo       ; histograma_chat:inst15|dir_mem[2]                ; clk_50       ; clk_50      ; 0.000        ; 0.454      ; 2.778      ;
; 2.153 ; coordinador_mod_tes:inst8|state.reset_todo       ; histograma_chat:inst15|dir_mem[1]                ; clk_50       ; clk_50      ; 0.000        ; 0.454      ; 2.778      ;
; 2.153 ; coordinador_mod_tes:inst8|state.reset_todo       ; histograma_chat:inst15|dir_mem[0]                ; clk_50       ; clk_50      ; 0.000        ; 0.454      ; 2.778      ;
; 2.153 ; coordinador_mod_tes:inst8|state.reset_todo       ; histograma_chat:inst15|dir_mem[10]               ; clk_50       ; clk_50      ; 0.000        ; 0.454      ; 2.778      ;
; 2.248 ; coordinador_mod_tes:inst8|state.reset_todo       ; histograma_chat:inst15|dir_hist[9]               ; clk_50       ; clk_50      ; 0.000        ; 0.065      ; 2.484      ;
; 2.248 ; coordinador_mod_tes:inst8|state.reset_todo       ; histograma_chat:inst15|dir_hist[8]               ; clk_50       ; clk_50      ; 0.000        ; 0.065      ; 2.484      ;
; 2.248 ; coordinador_mod_tes:inst8|state.reset_todo       ; histograma_chat:inst15|dir_hist[7]               ; clk_50       ; clk_50      ; 0.000        ; 0.065      ; 2.484      ;
; 2.248 ; coordinador_mod_tes:inst8|state.reset_todo       ; histograma_chat:inst15|dir_hist[6]               ; clk_50       ; clk_50      ; 0.000        ; 0.065      ; 2.484      ;
; 2.248 ; coordinador_mod_tes:inst8|state.reset_todo       ; histograma_chat:inst15|dir_hist[5]               ; clk_50       ; clk_50      ; 0.000        ; 0.065      ; 2.484      ;
; 2.248 ; coordinador_mod_tes:inst8|state.reset_todo       ; histograma_chat:inst15|dir_hist[4]               ; clk_50       ; clk_50      ; 0.000        ; 0.065      ; 2.484      ;
; 2.248 ; coordinador_mod_tes:inst8|state.reset_todo       ; histograma_chat:inst15|dir_hist[3]               ; clk_50       ; clk_50      ; 0.000        ; 0.065      ; 2.484      ;
; 2.248 ; coordinador_mod_tes:inst8|state.reset_todo       ; histograma_chat:inst15|dir_hist[2]               ; clk_50       ; clk_50      ; 0.000        ; 0.065      ; 2.484      ;
; 2.248 ; coordinador_mod_tes:inst8|state.reset_todo       ; histograma_chat:inst15|dir_hist[1]               ; clk_50       ; clk_50      ; 0.000        ; 0.065      ; 2.484      ;
; 2.248 ; coordinador_mod_tes:inst8|state.reset_todo       ; histograma_chat:inst15|dir_hist[0]               ; clk_50       ; clk_50      ; 0.000        ; 0.065      ; 2.484      ;
; 2.324 ; coordinador_mod_tes:inst8|state.reset_histograma ; histograma_chat:inst15|fin_procesado             ; clk_50       ; clk_50      ; 0.000        ; 0.071      ; 2.566      ;
; 2.324 ; coordinador_mod_tes:inst8|state.reset_histograma ; histograma_chat:inst15|state.procesar            ; clk_50       ; clk_50      ; 0.000        ; 0.071      ; 2.566      ;
; 2.324 ; coordinador_mod_tes:inst8|state.reset_histograma ; histograma_chat:inst15|state.fin                 ; clk_50       ; clk_50      ; 0.000        ; 0.071      ; 2.566      ;
; 2.324 ; coordinador_mod_tes:inst8|state.reset_histograma ; histograma_chat:inst15|state.escritura_1         ; clk_50       ; clk_50      ; 0.000        ; 0.071      ; 2.566      ;
; 2.324 ; coordinador_mod_tes:inst8|state.reset_histograma ; histograma_chat:inst15|state.idle                ; clk_50       ; clk_50      ; 0.000        ; 0.071      ; 2.566      ;
; 2.464 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|indice[0]                      ; clk_50       ; clk_50      ; 0.000        ; 0.436      ; 3.071      ;
; 2.466 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|eventos[2]                     ; clk_50       ; clk_50      ; 0.000        ; 0.430      ; 3.067      ;
; 2.466 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|eventos[6]                     ; clk_50       ; clk_50      ; 0.000        ; 0.430      ; 3.067      ;
; 2.466 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|eventos[1]                     ; clk_50       ; clk_50      ; 0.000        ; 0.430      ; 3.067      ;
; 2.466 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|eventos[3]                     ; clk_50       ; clk_50      ; 0.000        ; 0.430      ; 3.067      ;
; 2.466 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|eventos[4]                     ; clk_50       ; clk_50      ; 0.000        ; 0.430      ; 3.067      ;
; 2.466 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|eventos[5]                     ; clk_50       ; clk_50      ; 0.000        ; 0.430      ; 3.067      ;
; 2.466 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|eventos[10]                    ; clk_50       ; clk_50      ; 0.000        ; 0.430      ; 3.067      ;
; 2.466 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|eventos[7]                     ; clk_50       ; clk_50      ; 0.000        ; 0.430      ; 3.067      ;
; 2.466 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|eventos[8]                     ; clk_50       ; clk_50      ; 0.000        ; 0.430      ; 3.067      ;
; 2.466 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|eventos[9]                     ; clk_50       ; clk_50      ; 0.000        ; 0.430      ; 3.067      ;
; 2.468 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|ignorar_anterior               ; clk_50       ; clk_50      ; 0.000        ; 0.445      ; 3.084      ;
; 2.468 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|ignorar_ancho_1                ; clk_50       ; clk_50      ; 0.000        ; 0.445      ; 3.084      ;
; 2.468 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|pix_count_int[11]              ; clk_50       ; clk_50      ; 0.000        ; 0.444      ; 3.083      ;
; 2.468 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|pix_count_int[12]              ; clk_50       ; clk_50      ; 0.000        ; 0.444      ; 3.083      ;
; 2.468 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|pix_count_int[13]              ; clk_50       ; clk_50      ; 0.000        ; 0.444      ; 3.083      ;
; 2.468 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|pix_count_int[14]              ; clk_50       ; clk_50      ; 0.000        ; 0.444      ; 3.083      ;
; 2.468 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|pix_count_int[15]              ; clk_50       ; clk_50      ; 0.000        ; 0.444      ; 3.083      ;
; 2.468 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|pix_count_int[16]              ; clk_50       ; clk_50      ; 0.000        ; 0.444      ; 3.083      ;
; 2.468 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|pix_count_int[17]              ; clk_50       ; clk_50      ; 0.000        ; 0.444      ; 3.083      ;
; 2.468 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|pix_count_int[18]              ; clk_50       ; clk_50      ; 0.000        ; 0.444      ; 3.083      ;
; 2.468 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|pix_count_int[19]              ; clk_50       ; clk_50      ; 0.000        ; 0.444      ; 3.083      ;
; 2.468 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|pix_count_int[20]              ; clk_50       ; clk_50      ; 0.000        ; 0.444      ; 3.083      ;
; 2.468 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|state.dir_ancho_2              ; clk_50       ; clk_50      ; 0.000        ; 0.445      ; 3.084      ;
; 2.468 ; coordinador_mod_tes:inst8|state.reset_todo       ; uart_algo_nuevo:inst10|state                     ; clk_50       ; clk_50      ; 0.000        ; 0.445      ; 3.084      ;
; 2.468 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|state.nuevo_pix                ; clk_50       ; clk_50      ; 0.000        ; 0.445      ; 3.084      ;
; 2.468 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|state.fin                      ; clk_50       ; clk_50      ; 0.000        ; 0.445      ; 3.084      ;
; 2.468 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|energia_temp[3]                ; clk_50       ; clk_50      ; 0.000        ; 0.443      ; 3.082      ;
; 2.468 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|energia_temp[2]                ; clk_50       ; clk_50      ; 0.000        ; 0.443      ; 3.082      ;
; 2.468 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|energia_temp[1]                ; clk_50       ; clk_50      ; 0.000        ; 0.443      ; 3.082      ;
; 2.468 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|energia_temp[0]                ; clk_50       ; clk_50      ; 0.000        ; 0.445      ; 3.084      ;
; 2.468 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|energia_temp[4]                ; clk_50       ; clk_50      ; 0.000        ; 0.443      ; 3.082      ;
; 2.468 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|energia_temp[5]                ; clk_50       ; clk_50      ; 0.000        ; 0.443      ; 3.082      ;
; 2.468 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|energia_temp[6]                ; clk_50       ; clk_50      ; 0.000        ; 0.443      ; 3.082      ;
; 2.468 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|energia_temp[9]                ; clk_50       ; clk_50      ; 0.000        ; 0.443      ; 3.082      ;
; 2.468 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|cantidad_temp[0]               ; clk_50       ; clk_50      ; 0.000        ; 0.445      ; 3.084      ;
; 2.468 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|cantidad_temp[1]               ; clk_50       ; clk_50      ; 0.000        ; 0.445      ; 3.084      ;
; 2.468 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|cantidad_temp[2]               ; clk_50       ; clk_50      ; 0.000        ; 0.445      ; 3.084      ;
; 2.468 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|cantidad_temp[3]               ; clk_50       ; clk_50      ; 0.000        ; 0.443      ; 3.082      ;
; 2.468 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|cantidad_temp[4]               ; clk_50       ; clk_50      ; 0.000        ; 0.445      ; 3.084      ;
; 2.468 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|cantidad_temp[5]               ; clk_50       ; clk_50      ; 0.000        ; 0.445      ; 3.084      ;
; 2.469 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|state.dir_cantidad_energia     ; clk_50       ; clk_50      ; 0.000        ; 0.448      ; 3.088      ;
; 2.469 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|state.lectura_cantidad_energia ; clk_50       ; clk_50      ; 0.000        ; 0.448      ; 3.088      ;
; 2.469 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|state.escritura_1              ; clk_50       ; clk_50      ; 0.000        ; 0.448      ; 3.088      ;
; 2.469 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|state.escritura_2              ; clk_50       ; clk_50      ; 0.000        ; 0.448      ; 3.088      ;
; 2.471 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|reg_ancho_1[10]                ; clk_50       ; clk_50      ; 0.000        ; 0.417      ; 3.059      ;
; 2.472 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|reg_anterior[10]               ; clk_50       ; clk_50      ; 0.000        ; 0.407      ; 3.050      ;
; 2.472 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|reg_anterior[9]                ; clk_50       ; clk_50      ; 0.000        ; 0.407      ; 3.050      ;
; 2.473 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|cuenta_pixel[6]                ; clk_50       ; clk_50      ; 0.000        ; 0.441      ; 3.085      ;
+-------+--------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+--------+--------+------------------+
; Clock  ; Slack  ; End Point TNS    ;
+--------+--------+------------------+
; clk_50 ; -2.343 ; -493.707         ;
+--------+--------+------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+--------+-------+------------------+
; Clock  ; Slack ; End Point TNS    ;
+--------+-------+------------------+
; clk_50 ; 0.174 ; 0.000            ;
+--------+-------+------------------+


+---------------------------------------+
; Fast 1200mV 0C Model Recovery Summary ;
+--------+--------+---------------------+
; Clock  ; Slack  ; End Point TNS       ;
+--------+--------+---------------------+
; clk_50 ; -1.049 ; -187.197            ;
+--------+--------+---------------------+


+--------------------------------------+
; Fast 1200mV 0C Model Removal Summary ;
+--------+-------+---------------------+
; Clock  ; Slack ; End Point TNS       ;
+--------+-------+---------------------+
; clk_50 ; 0.855 ; 0.000               ;
+--------+-------+---------------------+


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+--------+--------+--------------------------------+
; Clock  ; Slack  ; End Point TNS                  ;
+--------+--------+--------------------------------+
; clk_50 ; -3.000 ; -514.627                       ;
+--------+--------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk_50'                                                                                                                     ;
+--------+-----------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.343 ; algo_3_final:inst|reg_ancho_2[1]  ; algo_3_final:inst|data_a_escribir[0]  ; clk_50       ; clk_50      ; 1.000        ; -0.036     ; 3.294      ;
; -2.318 ; algo_3_final:inst|reg_ancho_1[2]  ; algo_3_final:inst|data_a_escribir[0]  ; clk_50       ; clk_50      ; 1.000        ; -0.034     ; 3.271      ;
; -2.301 ; algo_3_final:inst|reg_ancho_1[0]  ; algo_3_final:inst|data_a_escribir[0]  ; clk_50       ; clk_50      ; 1.000        ; -0.036     ; 3.252      ;
; -2.293 ; algo_3_final:inst|reg_anterior[1] ; algo_3_final:inst|data_a_escribir[0]  ; clk_50       ; clk_50      ; 1.000        ; -0.028     ; 3.252      ;
; -2.293 ; algo_3_final:inst|reg_ancho_2[0]  ; algo_3_final:inst|data_a_escribir[0]  ; clk_50       ; clk_50      ; 1.000        ; -0.036     ; 3.244      ;
; -2.277 ; algo_3_final:inst|reg_ancho_2[3]  ; algo_3_final:inst|data_a_escribir[0]  ; clk_50       ; clk_50      ; 1.000        ; -0.036     ; 3.228      ;
; -2.273 ; algo_3_final:inst|reg_ancho_1[3]  ; algo_3_final:inst|data_a_escribir[0]  ; clk_50       ; clk_50      ; 1.000        ; -0.036     ; 3.224      ;
; -2.266 ; algo_3_final:inst|reg_ancho_1[1]  ; algo_3_final:inst|data_a_escribir[0]  ; clk_50       ; clk_50      ; 1.000        ; -0.036     ; 3.217      ;
; -2.245 ; algo_3_final:inst|reg_ancho_1[4]  ; algo_3_final:inst|data_a_escribir[0]  ; clk_50       ; clk_50      ; 1.000        ; -0.034     ; 3.198      ;
; -2.237 ; algo_3_final:inst|reg_anterior[9] ; algo_3_final:inst|data_a_escribir[0]  ; clk_50       ; clk_50      ; 1.000        ; -0.230     ; 2.994      ;
; -2.236 ; algo_3_final:inst|reg_ancho_2[4]  ; algo_3_final:inst|data_a_escribir[0]  ; clk_50       ; clk_50      ; 1.000        ; -0.036     ; 3.187      ;
; -2.234 ; algo_3_final:inst|reg_anterior[0] ; algo_3_final:inst|data_a_escribir[0]  ; clk_50       ; clk_50      ; 1.000        ; -0.027     ; 3.194      ;
; -2.221 ; algo_3_final:inst|reg_ancho_2[2]  ; algo_3_final:inst|data_a_escribir[0]  ; clk_50       ; clk_50      ; 1.000        ; -0.036     ; 3.172      ;
; -2.218 ; algo_3_final:inst|reg_anterior[3] ; algo_3_final:inst|data_a_escribir[0]  ; clk_50       ; clk_50      ; 1.000        ; -0.027     ; 3.178      ;
; -2.209 ; algo_3_final:inst|reg_ancho_2[5]  ; algo_3_final:inst|data_a_escribir[0]  ; clk_50       ; clk_50      ; 1.000        ; -0.036     ; 3.160      ;
; -2.202 ; algo_3_final:inst|reg_ancho_1[5]  ; algo_3_final:inst|data_a_escribir[0]  ; clk_50       ; clk_50      ; 1.000        ; -0.034     ; 3.155      ;
; -2.184 ; algo_3_final:inst|reg_ancho_3[0]  ; algo_3_final:inst|data_a_escribir[0]  ; clk_50       ; clk_50      ; 1.000        ; -0.028     ; 3.143      ;
; -2.182 ; algo_3_final:inst|reg_ancho_1[6]  ; algo_3_final:inst|data_a_escribir[0]  ; clk_50       ; clk_50      ; 1.000        ; -0.034     ; 3.135      ;
; -2.154 ; algo_3_final:inst|reg_anterior[6] ; algo_3_final:inst|data_a_escribir[0]  ; clk_50       ; clk_50      ; 1.000        ; -0.027     ; 3.114      ;
; -2.152 ; algo_3_final:inst|reg_ancho_1[7]  ; algo_3_final:inst|data_a_escribir[0]  ; clk_50       ; clk_50      ; 1.000        ; -0.034     ; 3.105      ;
; -2.131 ; algo_3_final:inst|reg_ancho_3[1]  ; algo_3_final:inst|data_a_escribir[0]  ; clk_50       ; clk_50      ; 1.000        ; -0.028     ; 3.090      ;
; -2.130 ; algo_3_final:inst|reg_ancho_2[7]  ; algo_3_final:inst|data_a_escribir[0]  ; clk_50       ; clk_50      ; 1.000        ; -0.036     ; 3.081      ;
; -2.123 ; algo_3_final:inst|reg_anterior[4] ; algo_3_final:inst|data_a_escribir[0]  ; clk_50       ; clk_50      ; 1.000        ; -0.027     ; 3.083      ;
; -2.105 ; algo_3_final:inst|reg_ancho_3[2]  ; algo_3_final:inst|data_a_escribir[0]  ; clk_50       ; clk_50      ; 1.000        ; -0.028     ; 3.064      ;
; -2.097 ; algo_3_final:inst|reg_ancho_2[6]  ; algo_3_final:inst|data_a_escribir[0]  ; clk_50       ; clk_50      ; 1.000        ; -0.036     ; 3.048      ;
; -2.096 ; algo_3_final:inst|reg_anterior[2] ; algo_3_final:inst|data_a_escribir[0]  ; clk_50       ; clk_50      ; 1.000        ; -0.028     ; 3.055      ;
; -2.071 ; algo_3_final:inst|reg_anterior[5] ; algo_3_final:inst|data_a_escribir[0]  ; clk_50       ; clk_50      ; 1.000        ; -0.028     ; 3.030      ;
; -2.070 ; algo_3_final:inst|reg_ancho_2[9]  ; algo_3_final:inst|data_a_escribir[0]  ; clk_50       ; clk_50      ; 1.000        ; -0.036     ; 3.021      ;
; -2.063 ; algo_3_final:inst|reg_ancho_3[3]  ; algo_3_final:inst|data_a_escribir[0]  ; clk_50       ; clk_50      ; 1.000        ; -0.028     ; 3.022      ;
; -2.037 ; algo_3_final:inst|reg_ancho_3[4]  ; algo_3_final:inst|data_a_escribir[0]  ; clk_50       ; clk_50      ; 1.000        ; -0.028     ; 2.996      ;
; -2.019 ; algo_3_final:inst|reg_ancho_1[8]  ; algo_3_final:inst|data_a_escribir[0]  ; clk_50       ; clk_50      ; 1.000        ; -0.036     ; 2.970      ;
; -2.018 ; algo_3_final:inst|reg_ancho_2[8]  ; algo_3_final:inst|data_a_escribir[0]  ; clk_50       ; clk_50      ; 1.000        ; -0.036     ; 2.969      ;
; -2.011 ; algo_3_final:inst|reg_anterior[7] ; algo_3_final:inst|data_a_escribir[0]  ; clk_50       ; clk_50      ; 1.000        ; -0.028     ; 2.970      ;
; -2.004 ; algo_3_final:inst|reg_ancho_2[1]  ; algo_3_final:inst|data_a_escribir[5]  ; clk_50       ; clk_50      ; 1.000        ; -0.036     ; 2.955      ;
; -2.004 ; algo_3_final:inst|reg_ancho_3[5]  ; algo_3_final:inst|data_a_escribir[0]  ; clk_50       ; clk_50      ; 1.000        ; -0.028     ; 2.963      ;
; -2.001 ; algo_3_final:inst|reg_ancho_2[1]  ; algo_3_final:inst|data_a_escribir[7]  ; clk_50       ; clk_50      ; 1.000        ; -0.036     ; 2.952      ;
; -2.001 ; algo_3_final:inst|reg_ancho_1[10] ; algo_3_final:inst|data_a_escribir[0]  ; clk_50       ; clk_50      ; 1.000        ; -0.239     ; 2.749      ;
; -2.000 ; algo_3_final:inst|reg_ancho_2[1]  ; algo_3_final:inst|data_a_escribir[6]  ; clk_50       ; clk_50      ; 1.000        ; -0.036     ; 2.951      ;
; -2.000 ; algo_3_final:inst|reg_ancho_2[1]  ; algo_3_final:inst|data_a_escribir[10] ; clk_50       ; clk_50      ; 1.000        ; -0.036     ; 2.951      ;
; -1.999 ; algo_3_final:inst|reg_ancho_2[1]  ; algo_3_final:inst|data_a_escribir[4]  ; clk_50       ; clk_50      ; 1.000        ; -0.036     ; 2.950      ;
; -1.998 ; algo_3_final:inst|reg_ancho_2[1]  ; algo_3_final:inst|data_a_escribir[8]  ; clk_50       ; clk_50      ; 1.000        ; -0.036     ; 2.949      ;
; -1.998 ; algo_3_final:inst|reg_ancho_3[7]  ; algo_3_final:inst|data_a_escribir[0]  ; clk_50       ; clk_50      ; 1.000        ; -0.028     ; 2.957      ;
; -1.990 ; algo_3_final:inst|reg_ancho_1[9]  ; algo_3_final:inst|data_a_escribir[0]  ; clk_50       ; clk_50      ; 1.000        ; -0.036     ; 2.941      ;
; -1.979 ; algo_3_final:inst|reg_anterior[8] ; algo_3_final:inst|data_a_escribir[0]  ; clk_50       ; clk_50      ; 1.000        ; -0.028     ; 2.938      ;
; -1.979 ; algo_3_final:inst|reg_ancho_1[2]  ; algo_3_final:inst|data_a_escribir[5]  ; clk_50       ; clk_50      ; 1.000        ; -0.034     ; 2.932      ;
; -1.976 ; algo_3_final:inst|reg_ancho_1[2]  ; algo_3_final:inst|data_a_escribir[7]  ; clk_50       ; clk_50      ; 1.000        ; -0.034     ; 2.929      ;
; -1.975 ; algo_3_final:inst|reg_ancho_1[2]  ; algo_3_final:inst|data_a_escribir[6]  ; clk_50       ; clk_50      ; 1.000        ; -0.034     ; 2.928      ;
; -1.975 ; algo_3_final:inst|reg_ancho_1[2]  ; algo_3_final:inst|data_a_escribir[10] ; clk_50       ; clk_50      ; 1.000        ; -0.034     ; 2.928      ;
; -1.974 ; algo_3_final:inst|reg_ancho_1[2]  ; algo_3_final:inst|data_a_escribir[4]  ; clk_50       ; clk_50      ; 1.000        ; -0.034     ; 2.927      ;
; -1.973 ; algo_3_final:inst|reg_ancho_1[2]  ; algo_3_final:inst|data_a_escribir[8]  ; clk_50       ; clk_50      ; 1.000        ; -0.034     ; 2.926      ;
; -1.965 ; algo_3_final:inst|reg_ancho_3[6]  ; algo_3_final:inst|data_a_escribir[0]  ; clk_50       ; clk_50      ; 1.000        ; -0.028     ; 2.924      ;
; -1.962 ; algo_3_final:inst|reg_ancho_1[0]  ; algo_3_final:inst|data_a_escribir[5]  ; clk_50       ; clk_50      ; 1.000        ; -0.036     ; 2.913      ;
; -1.959 ; algo_3_final:inst|reg_ancho_1[0]  ; algo_3_final:inst|data_a_escribir[7]  ; clk_50       ; clk_50      ; 1.000        ; -0.036     ; 2.910      ;
; -1.958 ; algo_3_final:inst|reg_ancho_1[0]  ; algo_3_final:inst|data_a_escribir[6]  ; clk_50       ; clk_50      ; 1.000        ; -0.036     ; 2.909      ;
; -1.958 ; algo_3_final:inst|reg_ancho_1[0]  ; algo_3_final:inst|data_a_escribir[10] ; clk_50       ; clk_50      ; 1.000        ; -0.036     ; 2.909      ;
; -1.957 ; algo_3_final:inst|reg_ancho_1[0]  ; algo_3_final:inst|data_a_escribir[4]  ; clk_50       ; clk_50      ; 1.000        ; -0.036     ; 2.908      ;
; -1.956 ; algo_3_final:inst|reg_ancho_1[0]  ; algo_3_final:inst|data_a_escribir[8]  ; clk_50       ; clk_50      ; 1.000        ; -0.036     ; 2.907      ;
; -1.955 ; algo_3_final:inst|reg_anterior[1] ; algo_3_final:inst|data_a_escribir[5]  ; clk_50       ; clk_50      ; 1.000        ; -0.028     ; 2.914      ;
; -1.954 ; algo_3_final:inst|reg_ancho_2[0]  ; algo_3_final:inst|data_a_escribir[5]  ; clk_50       ; clk_50      ; 1.000        ; -0.036     ; 2.905      ;
; -1.953 ; algo_3_final:inst|reg_anterior[1] ; algo_3_final:inst|data_a_escribir[7]  ; clk_50       ; clk_50      ; 1.000        ; -0.028     ; 2.912      ;
; -1.952 ; algo_3_final:inst|reg_anterior[1] ; algo_3_final:inst|data_a_escribir[10] ; clk_50       ; clk_50      ; 1.000        ; -0.028     ; 2.911      ;
; -1.951 ; algo_3_final:inst|reg_ancho_2[0]  ; algo_3_final:inst|data_a_escribir[7]  ; clk_50       ; clk_50      ; 1.000        ; -0.036     ; 2.902      ;
; -1.951 ; algo_3_final:inst|reg_anterior[1] ; algo_3_final:inst|data_a_escribir[6]  ; clk_50       ; clk_50      ; 1.000        ; -0.028     ; 2.910      ;
; -1.951 ; algo_3_final:inst|reg_anterior[1] ; algo_3_final:inst|data_a_escribir[4]  ; clk_50       ; clk_50      ; 1.000        ; -0.028     ; 2.910      ;
; -1.950 ; algo_3_final:inst|reg_ancho_2[0]  ; algo_3_final:inst|data_a_escribir[6]  ; clk_50       ; clk_50      ; 1.000        ; -0.036     ; 2.901      ;
; -1.950 ; algo_3_final:inst|reg_ancho_2[0]  ; algo_3_final:inst|data_a_escribir[10] ; clk_50       ; clk_50      ; 1.000        ; -0.036     ; 2.901      ;
; -1.949 ; algo_3_final:inst|reg_ancho_2[0]  ; algo_3_final:inst|data_a_escribir[4]  ; clk_50       ; clk_50      ; 1.000        ; -0.036     ; 2.900      ;
; -1.949 ; algo_3_final:inst|reg_anterior[1] ; algo_3_final:inst|data_a_escribir[8]  ; clk_50       ; clk_50      ; 1.000        ; -0.028     ; 2.908      ;
; -1.948 ; algo_3_final:inst|reg_ancho_2[0]  ; algo_3_final:inst|data_a_escribir[8]  ; clk_50       ; clk_50      ; 1.000        ; -0.036     ; 2.899      ;
; -1.938 ; algo_3_final:inst|reg_ancho_2[3]  ; algo_3_final:inst|data_a_escribir[5]  ; clk_50       ; clk_50      ; 1.000        ; -0.036     ; 2.889      ;
; -1.935 ; algo_3_final:inst|reg_ancho_2[3]  ; algo_3_final:inst|data_a_escribir[7]  ; clk_50       ; clk_50      ; 1.000        ; -0.036     ; 2.886      ;
; -1.934 ; algo_3_final:inst|reg_ancho_1[3]  ; algo_3_final:inst|data_a_escribir[5]  ; clk_50       ; clk_50      ; 1.000        ; -0.036     ; 2.885      ;
; -1.934 ; algo_3_final:inst|reg_ancho_2[3]  ; algo_3_final:inst|data_a_escribir[6]  ; clk_50       ; clk_50      ; 1.000        ; -0.036     ; 2.885      ;
; -1.934 ; algo_3_final:inst|reg_ancho_2[3]  ; algo_3_final:inst|data_a_escribir[10] ; clk_50       ; clk_50      ; 1.000        ; -0.036     ; 2.885      ;
; -1.933 ; algo_3_final:inst|reg_ancho_2[3]  ; algo_3_final:inst|data_a_escribir[4]  ; clk_50       ; clk_50      ; 1.000        ; -0.036     ; 2.884      ;
; -1.932 ; algo_3_final:inst|reg_ancho_2[3]  ; algo_3_final:inst|data_a_escribir[8]  ; clk_50       ; clk_50      ; 1.000        ; -0.036     ; 2.883      ;
; -1.931 ; algo_3_final:inst|reg_ancho_1[3]  ; algo_3_final:inst|data_a_escribir[7]  ; clk_50       ; clk_50      ; 1.000        ; -0.036     ; 2.882      ;
; -1.930 ; algo_3_final:inst|reg_ancho_1[3]  ; algo_3_final:inst|data_a_escribir[6]  ; clk_50       ; clk_50      ; 1.000        ; -0.036     ; 2.881      ;
; -1.930 ; algo_3_final:inst|reg_ancho_1[3]  ; algo_3_final:inst|data_a_escribir[10] ; clk_50       ; clk_50      ; 1.000        ; -0.036     ; 2.881      ;
; -1.929 ; algo_3_final:inst|reg_ancho_1[3]  ; algo_3_final:inst|data_a_escribir[4]  ; clk_50       ; clk_50      ; 1.000        ; -0.036     ; 2.880      ;
; -1.928 ; algo_3_final:inst|reg_ancho_1[3]  ; algo_3_final:inst|data_a_escribir[8]  ; clk_50       ; clk_50      ; 1.000        ; -0.036     ; 2.879      ;
; -1.927 ; algo_3_final:inst|reg_ancho_1[1]  ; algo_3_final:inst|data_a_escribir[5]  ; clk_50       ; clk_50      ; 1.000        ; -0.036     ; 2.878      ;
; -1.924 ; algo_3_final:inst|reg_ancho_1[1]  ; algo_3_final:inst|data_a_escribir[7]  ; clk_50       ; clk_50      ; 1.000        ; -0.036     ; 2.875      ;
; -1.923 ; algo_3_final:inst|reg_ancho_1[1]  ; algo_3_final:inst|data_a_escribir[6]  ; clk_50       ; clk_50      ; 1.000        ; -0.036     ; 2.874      ;
; -1.923 ; algo_3_final:inst|reg_ancho_1[1]  ; algo_3_final:inst|data_a_escribir[10] ; clk_50       ; clk_50      ; 1.000        ; -0.036     ; 2.874      ;
; -1.922 ; algo_3_final:inst|reg_ancho_1[1]  ; algo_3_final:inst|data_a_escribir[4]  ; clk_50       ; clk_50      ; 1.000        ; -0.036     ; 2.873      ;
; -1.921 ; algo_3_final:inst|indice[1]       ; algo_3_final:inst|dir_mem_1[10]       ; clk_50       ; clk_50      ; 1.000        ; -0.236     ; 2.672      ;
; -1.921 ; algo_3_final:inst|indice[1]       ; algo_3_final:inst|dir_mem_1[9]        ; clk_50       ; clk_50      ; 1.000        ; -0.236     ; 2.672      ;
; -1.921 ; algo_3_final:inst|indice[1]       ; algo_3_final:inst|dir_mem_1[8]        ; clk_50       ; clk_50      ; 1.000        ; -0.236     ; 2.672      ;
; -1.921 ; algo_3_final:inst|indice[1]       ; algo_3_final:inst|dir_mem_1[7]        ; clk_50       ; clk_50      ; 1.000        ; -0.236     ; 2.672      ;
; -1.921 ; algo_3_final:inst|indice[1]       ; algo_3_final:inst|dir_mem_1[6]        ; clk_50       ; clk_50      ; 1.000        ; -0.236     ; 2.672      ;
; -1.921 ; algo_3_final:inst|indice[1]       ; algo_3_final:inst|dir_mem_1[5]        ; clk_50       ; clk_50      ; 1.000        ; -0.236     ; 2.672      ;
; -1.921 ; algo_3_final:inst|reg_ancho_1[1]  ; algo_3_final:inst|data_a_escribir[8]  ; clk_50       ; clk_50      ; 1.000        ; -0.036     ; 2.872      ;
; -1.906 ; algo_3_final:inst|reg_ancho_1[4]  ; algo_3_final:inst|data_a_escribir[5]  ; clk_50       ; clk_50      ; 1.000        ; -0.034     ; 2.859      ;
; -1.903 ; algo_3_final:inst|reg_ancho_1[4]  ; algo_3_final:inst|data_a_escribir[7]  ; clk_50       ; clk_50      ; 1.000        ; -0.034     ; 2.856      ;
; -1.902 ; algo_3_final:inst|reg_ancho_1[4]  ; algo_3_final:inst|data_a_escribir[6]  ; clk_50       ; clk_50      ; 1.000        ; -0.034     ; 2.855      ;
; -1.902 ; algo_3_final:inst|reg_ancho_1[4]  ; algo_3_final:inst|data_a_escribir[10] ; clk_50       ; clk_50      ; 1.000        ; -0.034     ; 2.855      ;
; -1.901 ; algo_3_final:inst|reg_ancho_3[8]  ; algo_3_final:inst|data_a_escribir[0]  ; clk_50       ; clk_50      ; 1.000        ; -0.028     ; 2.860      ;
; -1.901 ; algo_3_final:inst|reg_ancho_1[4]  ; algo_3_final:inst|data_a_escribir[4]  ; clk_50       ; clk_50      ; 1.000        ; -0.034     ; 2.854      ;
; -1.901 ; algo_3_final:inst|indice[0]       ; algo_3_final:inst|dir_mem_1[10]       ; clk_50       ; clk_50      ; 1.000        ; -0.251     ; 2.637      ;
+--------+-----------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk_50'                                                                                                                                                                          ;
+-------+-------------------------------------------------------------+------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                   ; To Node                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------+------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.174 ; histograma_chat:inst15|escritura_signal                     ; histograma_chat:inst15|escritura_signal                          ; clk_50       ; clk_50      ; 0.000        ; 0.049      ; 0.307      ;
; 0.174 ; algo_3_final:inst|ignorar_anterior                          ; algo_3_final:inst|ignorar_anterior                               ; clk_50       ; clk_50      ; 0.000        ; 0.049      ; 0.307      ;
; 0.174 ; algo_3_final:inst|ignorar_ancho_1                           ; algo_3_final:inst|ignorar_ancho_1                                ; clk_50       ; clk_50      ; 0.000        ; 0.049      ; 0.307      ;
; 0.174 ; uart_algo_nuevo:inst10|state                                ; uart_algo_nuevo:inst10|state                                     ; clk_50       ; clk_50      ; 0.000        ; 0.049      ; 0.307      ;
; 0.174 ; algo_3_final:inst|state.lectura_cantidad_energia            ; algo_3_final:inst|state.lectura_cantidad_energia                 ; clk_50       ; clk_50      ; 0.000        ; 0.049      ; 0.307      ;
; 0.174 ; algo_3_final:inst|state.fin                                 ; algo_3_final:inst|state.fin                                      ; clk_50       ; clk_50      ; 0.000        ; 0.049      ; 0.307      ;
; 0.174 ; UART_RX:inst11|r_RX_Byte[7]                                 ; UART_RX:inst11|r_RX_Byte[7]                                      ; clk_50       ; clk_50      ; 0.000        ; 0.049      ; 0.307      ;
; 0.174 ; UART_RX:inst11|r_RX_Byte[6]                                 ; UART_RX:inst11|r_RX_Byte[6]                                      ; clk_50       ; clk_50      ; 0.000        ; 0.049      ; 0.307      ;
; 0.174 ; UART_RX:inst11|r_RX_Byte[0]                                 ; UART_RX:inst11|r_RX_Byte[0]                                      ; clk_50       ; clk_50      ; 0.000        ; 0.049      ; 0.307      ;
; 0.174 ; UART_RX:inst11|r_RX_Byte[5]                                 ; UART_RX:inst11|r_RX_Byte[5]                                      ; clk_50       ; clk_50      ; 0.000        ; 0.049      ; 0.307      ;
; 0.174 ; UART_RX:inst11|r_RX_Byte[2]                                 ; UART_RX:inst11|r_RX_Byte[2]                                      ; clk_50       ; clk_50      ; 0.000        ; 0.049      ; 0.307      ;
; 0.174 ; UART_RX:inst11|r_RX_Byte[3]                                 ; UART_RX:inst11|r_RX_Byte[3]                                      ; clk_50       ; clk_50      ; 0.000        ; 0.049      ; 0.307      ;
; 0.174 ; UART_RX:inst11|r_RX_Byte[4]                                 ; UART_RX:inst11|r_RX_Byte[4]                                      ; clk_50       ; clk_50      ; 0.000        ; 0.049      ; 0.307      ;
; 0.174 ; UART_RX:inst11|r_RX_Byte[1]                                 ; UART_RX:inst11|r_RX_Byte[1]                                      ; clk_50       ; clk_50      ; 0.000        ; 0.049      ; 0.307      ;
; 0.174 ; UART_RX:inst11|r_Bit_Index[2]                               ; UART_RX:inst11|r_Bit_Index[2]                                    ; clk_50       ; clk_50      ; 0.000        ; 0.049      ; 0.307      ;
; 0.175 ; algo_3_final:inst|eventos[0]                                ; algo_3_final:inst|eventos[0]                                     ; clk_50       ; clk_50      ; 0.000        ; 0.048      ; 0.307      ;
; 0.175 ; algo_3_final:inst|indice[0]                                 ; algo_3_final:inst|indice[0]                                      ; clk_50       ; clk_50      ; 0.000        ; 0.048      ; 0.307      ;
; 0.175 ; algo_3_final:inst|state.lectura_ancho_2                     ; algo_3_final:inst|state.lectura_ancho_2                          ; clk_50       ; clk_50      ; 0.000        ; 0.048      ; 0.307      ;
; 0.175 ; algo_3_final:inst|state.lectura_ancho_1                     ; algo_3_final:inst|state.lectura_ancho_1                          ; clk_50       ; clk_50      ; 0.000        ; 0.048      ; 0.307      ;
; 0.175 ; algo_3_final:inst|state.lectura_ancho_3                     ; algo_3_final:inst|state.lectura_ancho_3                          ; clk_50       ; clk_50      ; 0.000        ; 0.048      ; 0.307      ;
; 0.175 ; algo_3_final:inst|state.lectura_anterior                    ; algo_3_final:inst|state.lectura_anterior                         ; clk_50       ; clk_50      ; 0.000        ; 0.048      ; 0.307      ;
; 0.181 ; uart_tx:inst12|fsm_state.FSM_START                          ; uart_tx:inst12|fsm_state.FSM_START                               ; clk_50       ; clk_50      ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; uart_tx:inst12|fsm_state.FSM_SEND                           ; uart_tx:inst12|fsm_state.FSM_SEND                                ; clk_50       ; clk_50      ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; coordinador_mod_tes:inst8|img[1]                            ; coordinador_mod_tes:inst8|img[1]                                 ; clk_50       ; clk_50      ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; histograma_chat:inst15|fin_procesado                        ; histograma_chat:inst15|fin_procesado                             ; clk_50       ; clk_50      ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; histograma_chat:inst15|state.idle                           ; histograma_chat:inst15|state.idle                                ; clk_50       ; clk_50      ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; histograma_chat:inst15|cuenta[1]                            ; histograma_chat:inst15|cuenta[1]                                 ; clk_50       ; clk_50      ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; histograma_chat:inst15|cuenta[0]                            ; histograma_chat:inst15|cuenta[0]                                 ; clk_50       ; clk_50      ; 0.000        ; 0.049      ; 0.314      ;
; 0.181 ; coordinador_mod_tes:inst8|flag_esp_fin_algo                 ; coordinador_mod_tes:inst8|flag_esp_fin_algo                      ; clk_50       ; clk_50      ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; uart_tx:inst12|fsm_state.FSM_STOP                           ; uart_tx:inst12|fsm_state.FSM_STOP                                ; clk_50       ; clk_50      ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; uart_tx:inst12|bit_counter[2]                               ; uart_tx:inst12|bit_counter[2]                                    ; clk_50       ; clk_50      ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; uart_tx:inst12|bit_counter[1]                               ; uart_tx:inst12|bit_counter[1]                                    ; clk_50       ; clk_50      ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; uart_tx:inst12|bit_counter[3]                               ; uart_tx:inst12|bit_counter[3]                                    ; clk_50       ; clk_50      ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; uart_tx:inst12|bit_counter[0]                               ; uart_tx:inst12|bit_counter[0]                                    ; clk_50       ; clk_50      ; 0.000        ; 0.042      ; 0.307      ;
; 0.182 ; uart_tx:inst12|data_to_send[5]                              ; uart_tx:inst12|data_to_send[5]                                   ; clk_50       ; clk_50      ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; ack_sender:inst14|uart_byte[0]                              ; ack_sender:inst14|uart_byte[0]                                   ; clk_50       ; clk_50      ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; ack_sender:inst14|tx_enable                                 ; ack_sender:inst14|tx_enable                                      ; clk_50       ; clk_50      ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; ack_sender:inst14|state.WAIT_BUSY                           ; ack_sender:inst14|state.WAIT_BUSY                                ; clk_50       ; clk_50      ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; ack_sender:inst14|state.SEND                                ; ack_sender:inst14|state.SEND                                     ; clk_50       ; clk_50      ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; coordinador_mod_tes:inst8|state.envio_uart_4                ; coordinador_mod_tes:inst8|state.envio_uart_4                     ; clk_50       ; clk_50      ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; coordinador_mod_tes:inst8|state.envio_uart_2                ; coordinador_mod_tes:inst8|state.envio_uart_2                     ; clk_50       ; clk_50      ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; coordinador_mod_tes:inst8|flag_esp_fin_histograma           ; coordinador_mod_tes:inst8|flag_esp_fin_histograma                ; clk_50       ; clk_50      ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; coordinador_mod_tes:inst8|state.esp_fin_escritura           ; coordinador_mod_tes:inst8|state.esp_fin_escritura                ; clk_50       ; clk_50      ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; coordinador_mod_tes:inst8|flag_borrado_2                    ; coordinador_mod_tes:inst8|flag_borrado_2                         ; clk_50       ; clk_50      ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; coordinador_mod_tes:inst8|state.esp_borrado_1               ; coordinador_mod_tes:inst8|state.esp_borrado_1                    ; clk_50       ; clk_50      ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; algo_3_final:inst|pix_count_int[0]                          ; algo_3_final:inst|pix_count_int[0]                               ; clk_50       ; clk_50      ; 0.000        ; 0.048      ; 0.314      ;
; 0.182 ; UART_RX:inst11|r_RX_DV                                      ; UART_RX:inst11|r_RX_DV                                           ; clk_50       ; clk_50      ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; UART_RX:inst11|r_SM_Main.s_RX_Stop_Bit                      ; UART_RX:inst11|r_SM_Main.s_RX_Stop_Bit                           ; clk_50       ; clk_50      ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; UART_RX:inst11|r_Bit_Index[1]                               ; UART_RX:inst11|r_Bit_Index[1]                                    ; clk_50       ; clk_50      ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; UART_RX:inst11|r_Bit_Index[0]                               ; UART_RX:inst11|r_Bit_Index[0]                                    ; clk_50       ; clk_50      ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; UART_RX:inst11|r_SM_Main.s_RX_Data_Bits                     ; UART_RX:inst11|r_SM_Main.s_RX_Data_Bits                          ; clk_50       ; clk_50      ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; UART_RX:inst11|r_SM_Main.s_Idle                             ; UART_RX:inst11|r_SM_Main.s_Idle                                  ; clk_50       ; clk_50      ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; UART_RX:inst11|r_SM_Main.s_RX_Start_Bit                     ; UART_RX:inst11|r_SM_Main.s_RX_Start_Bit                          ; clk_50       ; clk_50      ; 0.000        ; 0.041      ; 0.307      ;
; 0.183 ; algo_3_final:inst|data_a_escribir[0]                        ; algo_3_final:inst|data_a_escribir[0]                             ; clk_50       ; clk_50      ; 0.000        ; 0.040      ; 0.307      ;
; 0.185 ; algo_3_final:inst|pix_count_int[20]                         ; algo_3_final:inst|pix_count_int[20]                              ; clk_50       ; clk_50      ; 0.000        ; 0.048      ; 0.317      ;
; 0.188 ; histograma_chat:inst15|state.escritura_1                    ; histograma_chat:inst15|state.escritura_1                         ; clk_50       ; clk_50      ; 0.000        ; 0.042      ; 0.314      ;
; 0.191 ; uart_tx:inst12|cycle_counter[9]                             ; uart_tx:inst12|cycle_counter[9]                                  ; clk_50       ; clk_50      ; 0.000        ; 0.041      ; 0.316      ;
; 0.193 ; algo_3_final:inst|eventos[10]                               ; algo_3_final:inst|eventos[10]                                    ; clk_50       ; clk_50      ; 0.000        ; 0.048      ; 0.325      ;
; 0.193 ; coordinador_mod_tes:inst8|state.fin_prog                    ; coordinador_mod_tes:inst8|state.trigger_algorimo                 ; clk_50       ; clk_50      ; 0.000        ; 0.041      ; 0.318      ;
; 0.193 ; UART_RX:inst11|r_SM_Main.s_RX_Stop_Bit                      ; UART_RX:inst11|r_SM_Main.s_Cleanup                               ; clk_50       ; clk_50      ; 0.000        ; 0.041      ; 0.318      ;
; 0.198 ; UART_RX:inst11|r_SM_Main.s_Cleanup                          ; UART_RX:inst11|r_SM_Main.s_Idle                                  ; clk_50       ; clk_50      ; 0.000        ; 0.041      ; 0.323      ;
; 0.199 ; uart_tx:inst12|fsm_state.FSM_START                          ; uart_tx:inst12|fsm_state.FSM_SEND                                ; clk_50       ; clk_50      ; 0.000        ; 0.042      ; 0.325      ;
; 0.200 ; histograma_chat:inst15|state.escritura_2                    ; histograma_chat:inst15|escritura_signal                          ; clk_50       ; clk_50      ; 0.000        ; 0.049      ; 0.333      ;
; 0.202 ; coordinador_mod_tes:inst8|addr_histograma_int[9]            ; coordinador_mod_tes:inst8|addr_histograma_int[9]                 ; clk_50       ; clk_50      ; 0.000        ; 0.042      ; 0.328      ;
; 0.204 ; coordinador_mod_tes:inst8|state.envio_uart_4                ; coordinador_mod_tes:inst8|state.incremento_addr_histograma_envio ; clk_50       ; clk_50      ; 0.000        ; 0.041      ; 0.329      ;
; 0.205 ; coordinador_mod_tes:inst8|state.envio_uart_3                ; coordinador_mod_tes:inst8|state.envio_uart_4                     ; clk_50       ; clk_50      ; 0.000        ; 0.041      ; 0.330      ;
; 0.205 ; coordinador_mod_tes:inst8|state.envio_uart_1                ; coordinador_mod_tes:inst8|state.envio_uart_2                     ; clk_50       ; clk_50      ; 0.000        ; 0.041      ; 0.330      ;
; 0.206 ; coordinador_mod_tes:inst8|state.enable_histograma_escritura ; coordinador_mod_tes:inst8|state.esp_fin_escritura                ; clk_50       ; clk_50      ; 0.000        ; 0.041      ; 0.331      ;
; 0.207 ; UART_RX:inst11|r_Clk_Count[8]                               ; UART_RX:inst11|r_Clk_Count[8]                                    ; clk_50       ; clk_50      ; 0.000        ; 0.041      ; 0.332      ;
; 0.212 ; UART_RX:inst11|r_RX_Data                                    ; UART_RX:inst11|r_SM_Main.s_RX_Start_Bit                          ; clk_50       ; clk_50      ; 0.000        ; 0.041      ; 0.337      ;
; 0.219 ; histograma_chat:inst15|state.procesar                       ; histograma_chat:inst15|cuenta[1]                                 ; clk_50       ; clk_50      ; 0.000        ; 0.042      ; 0.345      ;
; 0.222 ; histograma_chat:inst15|state.procesar                       ; histograma_chat:inst15|fin_procesado                             ; clk_50       ; clk_50      ; 0.000        ; 0.042      ; 0.348      ;
; 0.257 ; algo_3_final:inst|state.incremento_indice                   ; algo_3_final:inst|state.nuevo_pix                                ; clk_50       ; clk_50      ; 0.000        ; 0.065      ; 0.406      ;
; 0.263 ; algo_3_final:inst|state.lectura_ancho_2                     ; algo_3_final:inst|state.dir_ancho_1                              ; clk_50       ; clk_50      ; 0.000        ; 0.048      ; 0.395      ;
; 0.269 ; algo_3_final:inst|state.escritura_erase_1                   ; algo_3_final:inst|state.escritura_erase_2                        ; clk_50       ; clk_50      ; 0.000        ; 0.039      ; 0.392      ;
; 0.269 ; coordinador_mod_tes:inst8|flag_borrado_2                    ; coordinador_mod_tes:inst8|state.esp_borrado_2                    ; clk_50       ; clk_50      ; 0.000        ; 0.041      ; 0.394      ;
; 0.271 ; histograma_chat:inst15|reg_cantidad[0]                      ; histograma_chat:inst15|data_histograma[0]                        ; clk_50       ; clk_50      ; 0.000        ; 0.034      ; 0.389      ;
; 0.271 ; algo_3_final:inst|state.escritura_2                         ; algo_3_final:inst|state.incremento_indice                        ; clk_50       ; clk_50      ; 0.000        ; 0.029      ; 0.384      ;
; 0.275 ; histograma_chat:inst15|reg_cantidad[2]                      ; histograma_chat:inst15|data_histograma[2]                        ; clk_50       ; clk_50      ; 0.000        ; 0.034      ; 0.393      ;
; 0.279 ; algo_3_final:inst|eventos[0]                                ; algo_3_final:inst|eventos[1]                                     ; clk_50       ; clk_50      ; 0.000        ; 0.063      ; 0.426      ;
; 0.281 ; algo_3_final:inst|cuenta_pixel[7]                           ; algo_3_final:inst|cuenta_pixel[7]                                ; clk_50       ; clk_50      ; 0.000        ; 0.049      ; 0.414      ;
; 0.282 ; histograma_chat:inst15|reg_cantidad[1]                      ; histograma_chat:inst15|data_histograma[1]                        ; clk_50       ; clk_50      ; 0.000        ; 0.034      ; 0.400      ;
; 0.283 ; algo_3_final:inst|data_a_escribir[10]                       ; algo_3_final:inst|dir_energia[10]                                ; clk_50       ; clk_50      ; 0.000        ; 0.253      ; 0.620      ;
; 0.283 ; algo_3_final:inst|cuenta_pixel[8]                           ; algo_3_final:inst|cuenta_pixel[8]                                ; clk_50       ; clk_50      ; 0.000        ; 0.049      ; 0.416      ;
; 0.285 ; algo_3_final:inst|pix_count_int[8]                          ; algo_3_final:inst|pix_count_int[8]                               ; clk_50       ; clk_50      ; 0.000        ; 0.048      ; 0.417      ;
; 0.285 ; algo_3_final:inst|pix_count_int[14]                         ; algo_3_final:inst|pix_count_int[14]                              ; clk_50       ; clk_50      ; 0.000        ; 0.048      ; 0.417      ;
; 0.286 ; uart_tx:inst12|fsm_state.FSM_START                          ; uart_tx:inst12|txd_reg                                           ; clk_50       ; clk_50      ; 0.000        ; 0.040      ; 0.410      ;
; 0.286 ; algo_3_final:inst|pix_count_int[6]                          ; algo_3_final:inst|pix_count_int[6]                               ; clk_50       ; clk_50      ; 0.000        ; 0.048      ; 0.418      ;
; 0.286 ; algo_3_final:inst|pix_count_int[11]                         ; algo_3_final:inst|pix_count_int[11]                              ; clk_50       ; clk_50      ; 0.000        ; 0.048      ; 0.418      ;
; 0.286 ; algo_3_final:inst|pix_count_int[12]                         ; algo_3_final:inst|pix_count_int[12]                              ; clk_50       ; clk_50      ; 0.000        ; 0.048      ; 0.418      ;
; 0.286 ; coordinador_mod_tes:inst8|state.esp_fin_algorimo            ; coordinador_mod_tes:inst8|state.enable_histograma                ; clk_50       ; clk_50      ; 0.000        ; 0.041      ; 0.411      ;
; 0.286 ; algo_3_final:inst|eventos[1]                                ; algo_3_final:inst|eventos[1]                                     ; clk_50       ; clk_50      ; 0.000        ; 0.048      ; 0.418      ;
; 0.287 ; algo_3_final:inst|eventos[2]                                ; algo_3_final:inst|eventos[2]                                     ; clk_50       ; clk_50      ; 0.000        ; 0.048      ; 0.419      ;
; 0.287 ; algo_3_final:inst|pix_count_int[2]                          ; algo_3_final:inst|pix_count_int[2]                               ; clk_50       ; clk_50      ; 0.000        ; 0.048      ; 0.419      ;
; 0.287 ; algo_3_final:inst|pix_count_int[7]                          ; algo_3_final:inst|pix_count_int[7]                               ; clk_50       ; clk_50      ; 0.000        ; 0.048      ; 0.419      ;
; 0.287 ; algo_3_final:inst|pix_count_int[9]                          ; algo_3_final:inst|pix_count_int[9]                               ; clk_50       ; clk_50      ; 0.000        ; 0.048      ; 0.419      ;
; 0.287 ; algo_3_final:inst|pix_count_int[16]                         ; algo_3_final:inst|pix_count_int[16]                              ; clk_50       ; clk_50      ; 0.000        ; 0.048      ; 0.419      ;
; 0.287 ; algo_3_final:inst|pix_count_int[18]                         ; algo_3_final:inst|pix_count_int[18]                              ; clk_50       ; clk_50      ; 0.000        ; 0.048      ; 0.419      ;
; 0.288 ; algo_3_final:inst|eventos[3]                                ; algo_3_final:inst|eventos[3]                                     ; clk_50       ; clk_50      ; 0.000        ; 0.048      ; 0.420      ;
; 0.288 ; algo_3_final:inst|eventos[8]                                ; algo_3_final:inst|eventos[8]                                     ; clk_50       ; clk_50      ; 0.000        ; 0.048      ; 0.420      ;
+-------+-------------------------------------------------------------+------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'clk_50'                                                                                                                                     ;
+--------+--------------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                        ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.049 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; uart_algo_nuevo:inst10|reg_data[1]        ; clk_50       ; clk_50      ; 1.000        ; -0.061     ; 1.975      ;
; -1.049 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; uart_algo_nuevo:inst10|reg_data[4]        ; clk_50       ; clk_50      ; 1.000        ; -0.061     ; 1.975      ;
; -1.049 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; uart_algo_nuevo:inst10|reg_data[3]        ; clk_50       ; clk_50      ; 1.000        ; -0.061     ; 1.975      ;
; -1.049 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; uart_algo_nuevo:inst10|reg_data[2]        ; clk_50       ; clk_50      ; 1.000        ; -0.061     ; 1.975      ;
; -1.049 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; uart_algo_nuevo:inst10|reg_data[5]        ; clk_50       ; clk_50      ; 1.000        ; -0.062     ; 1.974      ;
; -1.049 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; uart_algo_nuevo:inst10|reg_data[0]        ; clk_50       ; clk_50      ; 1.000        ; -0.062     ; 1.974      ;
; -1.049 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; uart_algo_nuevo:inst10|reg_data[6]        ; clk_50       ; clk_50      ; 1.000        ; -0.062     ; 1.974      ;
; -1.049 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; uart_algo_nuevo:inst10|reg_data[7]        ; clk_50       ; clk_50      ; 1.000        ; -0.062     ; 1.974      ;
; -1.048 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|pix_data_reg[0]         ; clk_50       ; clk_50      ; 1.000        ; -0.063     ; 1.972      ;
; -1.048 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|pix_data_reg[3]         ; clk_50       ; clk_50      ; 1.000        ; -0.063     ; 1.972      ;
; -1.048 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|pix_data_reg[2]         ; clk_50       ; clk_50      ; 1.000        ; -0.063     ; 1.972      ;
; -1.048 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|pix_data_reg[1]         ; clk_50       ; clk_50      ; 1.000        ; -0.063     ; 1.972      ;
; -1.048 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|pix_data_reg[4]         ; clk_50       ; clk_50      ; 1.000        ; -0.063     ; 1.972      ;
; -1.048 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|pix_data_reg[5]         ; clk_50       ; clk_50      ; 1.000        ; -0.063     ; 1.972      ;
; -1.048 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|pix_data_reg[6]         ; clk_50       ; clk_50      ; 1.000        ; -0.063     ; 1.972      ;
; -1.048 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|pix_data_reg[7]         ; clk_50       ; clk_50      ; 1.000        ; -0.063     ; 1.972      ;
; -1.042 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|cuenta[3]               ; clk_50       ; clk_50      ; 1.000        ; -0.092     ; 1.937      ;
; -1.042 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|cuenta[6]               ; clk_50       ; clk_50      ; 1.000        ; -0.092     ; 1.937      ;
; -1.042 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|cuenta[4]               ; clk_50       ; clk_50      ; 1.000        ; -0.092     ; 1.937      ;
; -1.042 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|cuenta[1]               ; clk_50       ; clk_50      ; 1.000        ; -0.092     ; 1.937      ;
; -1.042 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|cuenta[8]               ; clk_50       ; clk_50      ; 1.000        ; -0.092     ; 1.937      ;
; -1.042 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|cuenta[9]               ; clk_50       ; clk_50      ; 1.000        ; -0.092     ; 1.937      ;
; -1.042 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|cuenta[10]              ; clk_50       ; clk_50      ; 1.000        ; -0.092     ; 1.937      ;
; -1.042 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|state.escritura_erase_1 ; clk_50       ; clk_50      ; 1.000        ; -0.092     ; 1.937      ;
; -1.042 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|state.escritura_erase_2 ; clk_50       ; clk_50      ; 1.000        ; -0.092     ; 1.937      ;
; -1.042 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|state.erase             ; clk_50       ; clk_50      ; 1.000        ; -0.092     ; 1.937      ;
; -1.042 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|cuenta[7]               ; clk_50       ; clk_50      ; 1.000        ; -0.092     ; 1.937      ;
; -1.042 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|cuenta[0]               ; clk_50       ; clk_50      ; 1.000        ; -0.092     ; 1.937      ;
; -1.040 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|reg_ancho_1[0]          ; clk_50       ; clk_50      ; 1.000        ; -0.095     ; 1.932      ;
; -1.040 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|reg_ancho_1[4]          ; clk_50       ; clk_50      ; 1.000        ; -0.096     ; 1.931      ;
; -1.040 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|reg_ancho_1[9]          ; clk_50       ; clk_50      ; 1.000        ; -0.095     ; 1.932      ;
; -1.040 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|reg_ancho_1[8]          ; clk_50       ; clk_50      ; 1.000        ; -0.095     ; 1.932      ;
; -1.040 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|reg_ancho_1[7]          ; clk_50       ; clk_50      ; 1.000        ; -0.096     ; 1.931      ;
; -1.040 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|reg_ancho_1[5]          ; clk_50       ; clk_50      ; 1.000        ; -0.096     ; 1.931      ;
; -1.040 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|reg_ancho_1[3]          ; clk_50       ; clk_50      ; 1.000        ; -0.095     ; 1.932      ;
; -1.040 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|reg_ancho_1[1]          ; clk_50       ; clk_50      ; 1.000        ; -0.095     ; 1.932      ;
; -1.040 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|reg_ancho_1[6]          ; clk_50       ; clk_50      ; 1.000        ; -0.096     ; 1.931      ;
; -1.040 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|reg_ancho_1[2]          ; clk_50       ; clk_50      ; 1.000        ; -0.096     ; 1.931      ;
; -1.040 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|reg_ancho_2[2]          ; clk_50       ; clk_50      ; 1.000        ; -0.095     ; 1.932      ;
; -1.040 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|reg_ancho_2[6]          ; clk_50       ; clk_50      ; 1.000        ; -0.095     ; 1.932      ;
; -1.040 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|reg_ancho_2[0]          ; clk_50       ; clk_50      ; 1.000        ; -0.095     ; 1.932      ;
; -1.040 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|reg_ancho_2[1]          ; clk_50       ; clk_50      ; 1.000        ; -0.095     ; 1.932      ;
; -1.040 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|reg_ancho_2[3]          ; clk_50       ; clk_50      ; 1.000        ; -0.095     ; 1.932      ;
; -1.040 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|reg_ancho_2[4]          ; clk_50       ; clk_50      ; 1.000        ; -0.095     ; 1.932      ;
; -1.040 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|reg_ancho_2[5]          ; clk_50       ; clk_50      ; 1.000        ; -0.095     ; 1.932      ;
; -1.040 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|reg_ancho_2[7]          ; clk_50       ; clk_50      ; 1.000        ; -0.095     ; 1.932      ;
; -1.040 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|reg_ancho_2[8]          ; clk_50       ; clk_50      ; 1.000        ; -0.095     ; 1.932      ;
; -1.040 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|reg_ancho_2[9]          ; clk_50       ; clk_50      ; 1.000        ; -0.095     ; 1.932      ;
; -1.040 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|reg_ancho_2[10]         ; clk_50       ; clk_50      ; 1.000        ; -0.095     ; 1.932      ;
; -1.039 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|reg_ancho_3[10]         ; clk_50       ; clk_50      ; 1.000        ; -0.102     ; 1.924      ;
; -1.039 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|reg_ancho_3[9]          ; clk_50       ; clk_50      ; 1.000        ; -0.102     ; 1.924      ;
; -1.039 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|reg_ancho_3[8]          ; clk_50       ; clk_50      ; 1.000        ; -0.102     ; 1.924      ;
; -1.039 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|reg_anterior[8]         ; clk_50       ; clk_50      ; 1.000        ; -0.102     ; 1.924      ;
; -1.039 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|reg_anterior[7]         ; clk_50       ; clk_50      ; 1.000        ; -0.102     ; 1.924      ;
; -1.039 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|reg_ancho_3[7]          ; clk_50       ; clk_50      ; 1.000        ; -0.102     ; 1.924      ;
; -1.039 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|reg_anterior[6]         ; clk_50       ; clk_50      ; 1.000        ; -0.103     ; 1.923      ;
; -1.039 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|reg_ancho_3[6]          ; clk_50       ; clk_50      ; 1.000        ; -0.102     ; 1.924      ;
; -1.039 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|reg_anterior[5]         ; clk_50       ; clk_50      ; 1.000        ; -0.102     ; 1.924      ;
; -1.039 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|reg_ancho_3[5]          ; clk_50       ; clk_50      ; 1.000        ; -0.102     ; 1.924      ;
; -1.039 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|reg_ancho_3[4]          ; clk_50       ; clk_50      ; 1.000        ; -0.102     ; 1.924      ;
; -1.039 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|reg_anterior[4]         ; clk_50       ; clk_50      ; 1.000        ; -0.103     ; 1.923      ;
; -1.039 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|reg_ancho_3[3]          ; clk_50       ; clk_50      ; 1.000        ; -0.102     ; 1.924      ;
; -1.039 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|reg_anterior[3]         ; clk_50       ; clk_50      ; 1.000        ; -0.103     ; 1.923      ;
; -1.039 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|reg_ancho_3[2]          ; clk_50       ; clk_50      ; 1.000        ; -0.102     ; 1.924      ;
; -1.039 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|reg_anterior[2]         ; clk_50       ; clk_50      ; 1.000        ; -0.102     ; 1.924      ;
; -1.039 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|reg_anterior[1]         ; clk_50       ; clk_50      ; 1.000        ; -0.102     ; 1.924      ;
; -1.039 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|reg_ancho_3[1]          ; clk_50       ; clk_50      ; 1.000        ; -0.102     ; 1.924      ;
; -1.039 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|reg_ancho_3[0]          ; clk_50       ; clk_50      ; 1.000        ; -0.102     ; 1.924      ;
; -1.039 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|reg_anterior[0]         ; clk_50       ; clk_50      ; 1.000        ; -0.103     ; 1.923      ;
; -0.971 ; coordinador_mod_tes:inst8|state.reset_todo       ; uart_algo_nuevo:inst10|reg_data[1]        ; clk_50       ; clk_50      ; 1.000        ; -0.061     ; 1.897      ;
; -0.971 ; coordinador_mod_tes:inst8|state.reset_todo       ; uart_algo_nuevo:inst10|reg_data[4]        ; clk_50       ; clk_50      ; 1.000        ; -0.061     ; 1.897      ;
; -0.971 ; coordinador_mod_tes:inst8|state.reset_todo       ; uart_algo_nuevo:inst10|reg_data[3]        ; clk_50       ; clk_50      ; 1.000        ; -0.061     ; 1.897      ;
; -0.971 ; coordinador_mod_tes:inst8|state.reset_todo       ; uart_algo_nuevo:inst10|reg_data[2]        ; clk_50       ; clk_50      ; 1.000        ; -0.061     ; 1.897      ;
; -0.971 ; coordinador_mod_tes:inst8|state.reset_todo       ; uart_algo_nuevo:inst10|reg_data[5]        ; clk_50       ; clk_50      ; 1.000        ; -0.062     ; 1.896      ;
; -0.971 ; coordinador_mod_tes:inst8|state.reset_todo       ; uart_algo_nuevo:inst10|reg_data[0]        ; clk_50       ; clk_50      ; 1.000        ; -0.062     ; 1.896      ;
; -0.971 ; coordinador_mod_tes:inst8|state.reset_todo       ; uart_algo_nuevo:inst10|reg_data[6]        ; clk_50       ; clk_50      ; 1.000        ; -0.062     ; 1.896      ;
; -0.971 ; coordinador_mod_tes:inst8|state.reset_todo       ; uart_algo_nuevo:inst10|reg_data[7]        ; clk_50       ; clk_50      ; 1.000        ; -0.062     ; 1.896      ;
; -0.970 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|pix_data_reg[0]         ; clk_50       ; clk_50      ; 1.000        ; -0.063     ; 1.894      ;
; -0.970 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|pix_data_reg[3]         ; clk_50       ; clk_50      ; 1.000        ; -0.063     ; 1.894      ;
; -0.970 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|pix_data_reg[2]         ; clk_50       ; clk_50      ; 1.000        ; -0.063     ; 1.894      ;
; -0.970 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|pix_data_reg[1]         ; clk_50       ; clk_50      ; 1.000        ; -0.063     ; 1.894      ;
; -0.970 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|pix_data_reg[4]         ; clk_50       ; clk_50      ; 1.000        ; -0.063     ; 1.894      ;
; -0.970 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|pix_data_reg[5]         ; clk_50       ; clk_50      ; 1.000        ; -0.063     ; 1.894      ;
; -0.970 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|pix_data_reg[6]         ; clk_50       ; clk_50      ; 1.000        ; -0.063     ; 1.894      ;
; -0.970 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|pix_data_reg[7]         ; clk_50       ; clk_50      ; 1.000        ; -0.063     ; 1.894      ;
; -0.966 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|cuenta[3]               ; clk_50       ; clk_50      ; 1.000        ; -0.092     ; 1.861      ;
; -0.966 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|cuenta[6]               ; clk_50       ; clk_50      ; 1.000        ; -0.092     ; 1.861      ;
; -0.966 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|cuenta[4]               ; clk_50       ; clk_50      ; 1.000        ; -0.092     ; 1.861      ;
; -0.966 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|cuenta[1]               ; clk_50       ; clk_50      ; 1.000        ; -0.092     ; 1.861      ;
; -0.966 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|cuenta[8]               ; clk_50       ; clk_50      ; 1.000        ; -0.092     ; 1.861      ;
; -0.966 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|cuenta[9]               ; clk_50       ; clk_50      ; 1.000        ; -0.092     ; 1.861      ;
; -0.966 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|cuenta[10]              ; clk_50       ; clk_50      ; 1.000        ; -0.092     ; 1.861      ;
; -0.966 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|state.escritura_erase_1 ; clk_50       ; clk_50      ; 1.000        ; -0.092     ; 1.861      ;
; -0.966 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|state.escritura_erase_2 ; clk_50       ; clk_50      ; 1.000        ; -0.092     ; 1.861      ;
; -0.966 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|state.erase             ; clk_50       ; clk_50      ; 1.000        ; -0.092     ; 1.861      ;
; -0.966 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|cuenta[7]               ; clk_50       ; clk_50      ; 1.000        ; -0.092     ; 1.861      ;
; -0.966 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|cuenta[0]               ; clk_50       ; clk_50      ; 1.000        ; -0.092     ; 1.861      ;
; -0.963 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|reg_ancho_3[10]         ; clk_50       ; clk_50      ; 1.000        ; -0.102     ; 1.848      ;
; -0.963 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|reg_ancho_3[9]          ; clk_50       ; clk_50      ; 1.000        ; -0.102     ; 1.848      ;
; -0.963 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|reg_ancho_3[8]          ; clk_50       ; clk_50      ; 1.000        ; -0.102     ; 1.848      ;
+--------+--------------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'clk_50'                                                                                                                                            ;
+-------+--------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                        ; To Node                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.855 ; coordinador_mod_tes:inst8|state.reset_histograma ; histograma_chat:inst15|escritura_signal          ; clk_50       ; clk_50      ; 0.000        ; 0.233      ; 1.172      ;
; 0.855 ; coordinador_mod_tes:inst8|state.reset_histograma ; histograma_chat:inst15|state.escritura_2         ; clk_50       ; clk_50      ; 0.000        ; 0.233      ; 1.172      ;
; 1.004 ; coordinador_mod_tes:inst8|state.reset_histograma ; histograma_chat:inst15|dir_mem[9]                ; clk_50       ; clk_50      ; 0.000        ; 0.238      ; 1.326      ;
; 1.004 ; coordinador_mod_tes:inst8|state.reset_histograma ; histograma_chat:inst15|dir_mem[8]                ; clk_50       ; clk_50      ; 0.000        ; 0.238      ; 1.326      ;
; 1.004 ; coordinador_mod_tes:inst8|state.reset_histograma ; histograma_chat:inst15|dir_mem[7]                ; clk_50       ; clk_50      ; 0.000        ; 0.238      ; 1.326      ;
; 1.004 ; coordinador_mod_tes:inst8|state.reset_histograma ; histograma_chat:inst15|dir_mem[6]                ; clk_50       ; clk_50      ; 0.000        ; 0.238      ; 1.326      ;
; 1.004 ; coordinador_mod_tes:inst8|state.reset_histograma ; histograma_chat:inst15|dir_mem[5]                ; clk_50       ; clk_50      ; 0.000        ; 0.238      ; 1.326      ;
; 1.004 ; coordinador_mod_tes:inst8|state.reset_histograma ; histograma_chat:inst15|dir_mem[4]                ; clk_50       ; clk_50      ; 0.000        ; 0.238      ; 1.326      ;
; 1.004 ; coordinador_mod_tes:inst8|state.reset_histograma ; histograma_chat:inst15|dir_mem[3]                ; clk_50       ; clk_50      ; 0.000        ; 0.238      ; 1.326      ;
; 1.004 ; coordinador_mod_tes:inst8|state.reset_histograma ; histograma_chat:inst15|dir_mem[2]                ; clk_50       ; clk_50      ; 0.000        ; 0.238      ; 1.326      ;
; 1.004 ; coordinador_mod_tes:inst8|state.reset_histograma ; histograma_chat:inst15|dir_mem[1]                ; clk_50       ; clk_50      ; 0.000        ; 0.238      ; 1.326      ;
; 1.004 ; coordinador_mod_tes:inst8|state.reset_histograma ; histograma_chat:inst15|dir_mem[0]                ; clk_50       ; clk_50      ; 0.000        ; 0.238      ; 1.326      ;
; 1.004 ; coordinador_mod_tes:inst8|state.reset_histograma ; histograma_chat:inst15|dir_mem[10]               ; clk_50       ; clk_50      ; 0.000        ; 0.238      ; 1.326      ;
; 1.005 ; coordinador_mod_tes:inst8|state.reset_todo       ; histograma_chat:inst15|escritura_signal          ; clk_50       ; clk_50      ; 0.000        ; 0.227      ; 1.316      ;
; 1.005 ; coordinador_mod_tes:inst8|state.reset_todo       ; histograma_chat:inst15|state.escritura_2         ; clk_50       ; clk_50      ; 0.000        ; 0.227      ; 1.316      ;
; 1.044 ; coordinador_mod_tes:inst8|state.reset_histograma ; histograma_chat:inst15|dir_hist[9]               ; clk_50       ; clk_50      ; 0.000        ; 0.044      ; 1.172      ;
; 1.044 ; coordinador_mod_tes:inst8|state.reset_histograma ; histograma_chat:inst15|dir_hist[8]               ; clk_50       ; clk_50      ; 0.000        ; 0.044      ; 1.172      ;
; 1.044 ; coordinador_mod_tes:inst8|state.reset_histograma ; histograma_chat:inst15|dir_hist[7]               ; clk_50       ; clk_50      ; 0.000        ; 0.044      ; 1.172      ;
; 1.044 ; coordinador_mod_tes:inst8|state.reset_histograma ; histograma_chat:inst15|dir_hist[6]               ; clk_50       ; clk_50      ; 0.000        ; 0.044      ; 1.172      ;
; 1.044 ; coordinador_mod_tes:inst8|state.reset_histograma ; histograma_chat:inst15|dir_hist[5]               ; clk_50       ; clk_50      ; 0.000        ; 0.044      ; 1.172      ;
; 1.044 ; coordinador_mod_tes:inst8|state.reset_histograma ; histograma_chat:inst15|dir_hist[4]               ; clk_50       ; clk_50      ; 0.000        ; 0.044      ; 1.172      ;
; 1.044 ; coordinador_mod_tes:inst8|state.reset_histograma ; histograma_chat:inst15|dir_hist[3]               ; clk_50       ; clk_50      ; 0.000        ; 0.044      ; 1.172      ;
; 1.044 ; coordinador_mod_tes:inst8|state.reset_histograma ; histograma_chat:inst15|dir_hist[2]               ; clk_50       ; clk_50      ; 0.000        ; 0.044      ; 1.172      ;
; 1.044 ; coordinador_mod_tes:inst8|state.reset_histograma ; histograma_chat:inst15|dir_hist[1]               ; clk_50       ; clk_50      ; 0.000        ; 0.044      ; 1.172      ;
; 1.044 ; coordinador_mod_tes:inst8|state.reset_histograma ; histograma_chat:inst15|dir_hist[0]               ; clk_50       ; clk_50      ; 0.000        ; 0.044      ; 1.172      ;
; 1.178 ; coordinador_mod_tes:inst8|state.reset_todo       ; histograma_chat:inst15|dir_mem[9]                ; clk_50       ; clk_50      ; 0.000        ; 0.232      ; 1.494      ;
; 1.178 ; coordinador_mod_tes:inst8|state.reset_todo       ; histograma_chat:inst15|dir_mem[8]                ; clk_50       ; clk_50      ; 0.000        ; 0.232      ; 1.494      ;
; 1.178 ; coordinador_mod_tes:inst8|state.reset_todo       ; histograma_chat:inst15|dir_mem[7]                ; clk_50       ; clk_50      ; 0.000        ; 0.232      ; 1.494      ;
; 1.178 ; coordinador_mod_tes:inst8|state.reset_todo       ; histograma_chat:inst15|dir_mem[6]                ; clk_50       ; clk_50      ; 0.000        ; 0.232      ; 1.494      ;
; 1.178 ; coordinador_mod_tes:inst8|state.reset_todo       ; histograma_chat:inst15|dir_mem[5]                ; clk_50       ; clk_50      ; 0.000        ; 0.232      ; 1.494      ;
; 1.178 ; coordinador_mod_tes:inst8|state.reset_todo       ; histograma_chat:inst15|dir_mem[4]                ; clk_50       ; clk_50      ; 0.000        ; 0.232      ; 1.494      ;
; 1.178 ; coordinador_mod_tes:inst8|state.reset_todo       ; histograma_chat:inst15|dir_mem[3]                ; clk_50       ; clk_50      ; 0.000        ; 0.232      ; 1.494      ;
; 1.178 ; coordinador_mod_tes:inst8|state.reset_todo       ; histograma_chat:inst15|dir_mem[2]                ; clk_50       ; clk_50      ; 0.000        ; 0.232      ; 1.494      ;
; 1.178 ; coordinador_mod_tes:inst8|state.reset_todo       ; histograma_chat:inst15|dir_mem[1]                ; clk_50       ; clk_50      ; 0.000        ; 0.232      ; 1.494      ;
; 1.178 ; coordinador_mod_tes:inst8|state.reset_todo       ; histograma_chat:inst15|dir_mem[0]                ; clk_50       ; clk_50      ; 0.000        ; 0.232      ; 1.494      ;
; 1.178 ; coordinador_mod_tes:inst8|state.reset_todo       ; histograma_chat:inst15|dir_mem[10]               ; clk_50       ; clk_50      ; 0.000        ; 0.232      ; 1.494      ;
; 1.194 ; coordinador_mod_tes:inst8|state.reset_todo       ; histograma_chat:inst15|dir_hist[9]               ; clk_50       ; clk_50      ; 0.000        ; 0.038      ; 1.316      ;
; 1.194 ; coordinador_mod_tes:inst8|state.reset_todo       ; histograma_chat:inst15|dir_hist[8]               ; clk_50       ; clk_50      ; 0.000        ; 0.038      ; 1.316      ;
; 1.194 ; coordinador_mod_tes:inst8|state.reset_todo       ; histograma_chat:inst15|dir_hist[7]               ; clk_50       ; clk_50      ; 0.000        ; 0.038      ; 1.316      ;
; 1.194 ; coordinador_mod_tes:inst8|state.reset_todo       ; histograma_chat:inst15|dir_hist[6]               ; clk_50       ; clk_50      ; 0.000        ; 0.038      ; 1.316      ;
; 1.194 ; coordinador_mod_tes:inst8|state.reset_todo       ; histograma_chat:inst15|dir_hist[5]               ; clk_50       ; clk_50      ; 0.000        ; 0.038      ; 1.316      ;
; 1.194 ; coordinador_mod_tes:inst8|state.reset_todo       ; histograma_chat:inst15|dir_hist[4]               ; clk_50       ; clk_50      ; 0.000        ; 0.038      ; 1.316      ;
; 1.194 ; coordinador_mod_tes:inst8|state.reset_todo       ; histograma_chat:inst15|dir_hist[3]               ; clk_50       ; clk_50      ; 0.000        ; 0.038      ; 1.316      ;
; 1.194 ; coordinador_mod_tes:inst8|state.reset_todo       ; histograma_chat:inst15|dir_hist[2]               ; clk_50       ; clk_50      ; 0.000        ; 0.038      ; 1.316      ;
; 1.194 ; coordinador_mod_tes:inst8|state.reset_todo       ; histograma_chat:inst15|dir_hist[1]               ; clk_50       ; clk_50      ; 0.000        ; 0.038      ; 1.316      ;
; 1.194 ; coordinador_mod_tes:inst8|state.reset_todo       ; histograma_chat:inst15|dir_hist[0]               ; clk_50       ; clk_50      ; 0.000        ; 0.038      ; 1.316      ;
; 1.200 ; coordinador_mod_tes:inst8|state.reset_histograma ; histograma_chat:inst15|fin_procesado             ; clk_50       ; clk_50      ; 0.000        ; 0.041      ; 1.325      ;
; 1.200 ; coordinador_mod_tes:inst8|state.reset_histograma ; histograma_chat:inst15|state.procesar            ; clk_50       ; clk_50      ; 0.000        ; 0.041      ; 1.325      ;
; 1.200 ; coordinador_mod_tes:inst8|state.reset_histograma ; histograma_chat:inst15|state.fin                 ; clk_50       ; clk_50      ; 0.000        ; 0.041      ; 1.325      ;
; 1.200 ; coordinador_mod_tes:inst8|state.reset_histograma ; histograma_chat:inst15|state.escritura_1         ; clk_50       ; clk_50      ; 0.000        ; 0.041      ; 1.325      ;
; 1.200 ; coordinador_mod_tes:inst8|state.reset_histograma ; histograma_chat:inst15|state.idle                ; clk_50       ; clk_50      ; 0.000        ; 0.041      ; 1.325      ;
; 1.369 ; coordinador_mod_tes:inst8|state.reset_todo       ; histograma_chat:inst15|fin_procesado             ; clk_50       ; clk_50      ; 0.000        ; 0.035      ; 1.488      ;
; 1.369 ; coordinador_mod_tes:inst8|state.reset_todo       ; histograma_chat:inst15|state.procesar            ; clk_50       ; clk_50      ; 0.000        ; 0.035      ; 1.488      ;
; 1.369 ; coordinador_mod_tes:inst8|state.reset_todo       ; histograma_chat:inst15|state.fin                 ; clk_50       ; clk_50      ; 0.000        ; 0.035      ; 1.488      ;
; 1.369 ; coordinador_mod_tes:inst8|state.reset_todo       ; histograma_chat:inst15|state.escritura_1         ; clk_50       ; clk_50      ; 0.000        ; 0.035      ; 1.488      ;
; 1.369 ; coordinador_mod_tes:inst8|state.reset_todo       ; histograma_chat:inst15|state.idle                ; clk_50       ; clk_50      ; 0.000        ; 0.035      ; 1.488      ;
; 1.482 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|eventos[2]                     ; clk_50       ; clk_50      ; 0.000        ; 0.201      ; 1.767      ;
; 1.482 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|eventos[6]                     ; clk_50       ; clk_50      ; 0.000        ; 0.201      ; 1.767      ;
; 1.482 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|eventos[1]                     ; clk_50       ; clk_50      ; 0.000        ; 0.201      ; 1.767      ;
; 1.482 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|eventos[3]                     ; clk_50       ; clk_50      ; 0.000        ; 0.201      ; 1.767      ;
; 1.482 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|eventos[4]                     ; clk_50       ; clk_50      ; 0.000        ; 0.201      ; 1.767      ;
; 1.482 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|eventos[5]                     ; clk_50       ; clk_50      ; 0.000        ; 0.201      ; 1.767      ;
; 1.482 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|eventos[10]                    ; clk_50       ; clk_50      ; 0.000        ; 0.201      ; 1.767      ;
; 1.482 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|eventos[7]                     ; clk_50       ; clk_50      ; 0.000        ; 0.201      ; 1.767      ;
; 1.482 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|eventos[8]                     ; clk_50       ; clk_50      ; 0.000        ; 0.201      ; 1.767      ;
; 1.482 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|eventos[9]                     ; clk_50       ; clk_50      ; 0.000        ; 0.201      ; 1.767      ;
; 1.482 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|indice[0]                      ; clk_50       ; clk_50      ; 0.000        ; 0.203      ; 1.769      ;
; 1.483 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|ignorar_anterior               ; clk_50       ; clk_50      ; 0.000        ; 0.215      ; 1.782      ;
; 1.483 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|ignorar_ancho_1                ; clk_50       ; clk_50      ; 0.000        ; 0.215      ; 1.782      ;
; 1.483 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|state.dir_ancho_2              ; clk_50       ; clk_50      ; 0.000        ; 0.215      ; 1.782      ;
; 1.483 ; coordinador_mod_tes:inst8|state.reset_todo       ; uart_algo_nuevo:inst10|state                     ; clk_50       ; clk_50      ; 0.000        ; 0.215      ; 1.782      ;
; 1.483 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|state.nuevo_pix                ; clk_50       ; clk_50      ; 0.000        ; 0.215      ; 1.782      ;
; 1.483 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|state.fin                      ; clk_50       ; clk_50      ; 0.000        ; 0.215      ; 1.782      ;
; 1.484 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|pix_count_int[11]              ; clk_50       ; clk_50      ; 0.000        ; 0.213      ; 1.781      ;
; 1.484 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|pix_count_int[12]              ; clk_50       ; clk_50      ; 0.000        ; 0.213      ; 1.781      ;
; 1.484 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|pix_count_int[13]              ; clk_50       ; clk_50      ; 0.000        ; 0.213      ; 1.781      ;
; 1.484 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|pix_count_int[14]              ; clk_50       ; clk_50      ; 0.000        ; 0.213      ; 1.781      ;
; 1.484 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|pix_count_int[15]              ; clk_50       ; clk_50      ; 0.000        ; 0.213      ; 1.781      ;
; 1.484 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|pix_count_int[16]              ; clk_50       ; clk_50      ; 0.000        ; 0.213      ; 1.781      ;
; 1.484 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|pix_count_int[17]              ; clk_50       ; clk_50      ; 0.000        ; 0.213      ; 1.781      ;
; 1.484 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|pix_count_int[18]              ; clk_50       ; clk_50      ; 0.000        ; 0.213      ; 1.781      ;
; 1.484 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|pix_count_int[19]              ; clk_50       ; clk_50      ; 0.000        ; 0.213      ; 1.781      ;
; 1.484 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|pix_count_int[20]              ; clk_50       ; clk_50      ; 0.000        ; 0.213      ; 1.781      ;
; 1.484 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|state.dir_cantidad_energia     ; clk_50       ; clk_50      ; 0.000        ; 0.218      ; 1.786      ;
; 1.484 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|state.lectura_cantidad_energia ; clk_50       ; clk_50      ; 0.000        ; 0.218      ; 1.786      ;
; 1.484 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|state.escritura_1              ; clk_50       ; clk_50      ; 0.000        ; 0.218      ; 1.786      ;
; 1.484 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|state.escritura_2              ; clk_50       ; clk_50      ; 0.000        ; 0.218      ; 1.786      ;
; 1.485 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|reg_ancho_1[10]                ; clk_50       ; clk_50      ; 0.000        ; 0.189      ; 1.758      ;
; 1.487 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|reg_anterior[10]               ; clk_50       ; clk_50      ; 0.000        ; 0.180      ; 1.751      ;
; 1.487 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|reg_anterior[9]                ; clk_50       ; clk_50      ; 0.000        ; 0.180      ; 1.751      ;
; 1.487 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|cuenta_pixel[6]                ; clk_50       ; clk_50      ; 0.000        ; 0.213      ; 1.784      ;
; 1.487 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|cuenta_pixel[0]                ; clk_50       ; clk_50      ; 0.000        ; 0.213      ; 1.784      ;
; 1.487 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|cuenta_pixel[10]               ; clk_50       ; clk_50      ; 0.000        ; 0.213      ; 1.784      ;
; 1.487 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|cuenta_pixel[9]                ; clk_50       ; clk_50      ; 0.000        ; 0.213      ; 1.784      ;
; 1.487 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|cuenta_pixel[8]                ; clk_50       ; clk_50      ; 0.000        ; 0.213      ; 1.784      ;
; 1.487 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|cuenta_pixel[7]                ; clk_50       ; clk_50      ; 0.000        ; 0.213      ; 1.784      ;
; 1.487 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|cuenta_pixel[4]                ; clk_50       ; clk_50      ; 0.000        ; 0.213      ; 1.784      ;
; 1.487 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|cuenta_pixel[3]                ; clk_50       ; clk_50      ; 0.000        ; 0.213      ; 1.784      ;
; 1.487 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|cuenta_pixel[2]                ; clk_50       ; clk_50      ; 0.000        ; 0.213      ; 1.784      ;
; 1.487 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|energia_temp[3]                ; clk_50       ; clk_50      ; 0.000        ; 0.211      ; 1.782      ;
+-------+--------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
The design MTBF is not calculated because there are no specified synchronizers in the design.
Number of Synchronizer Chains Found: 1
Shortest Synchronizer Chain: 2 Registers
Fraction of Chains for which MTBFs Could Not be Calculated: 1.000
Worst Case Available Settling Time: 0.498 ns




+---------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                             ;
+------------------+-----------+-------+----------+---------+---------------------+
; Clock            ; Setup     ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -5.738    ; 0.174 ; -2.908   ; 0.855   ; -3.000              ;
;  clk_50          ; -5.738    ; 0.174 ; -2.908   ; 0.855   ; -3.000              ;
; Design-wide TNS  ; -1498.197 ; 0.0   ; -554.803 ; 0.0     ; -661.124            ;
;  clk_50          ; -1498.197 ; 0.000 ; -554.803 ; 0.000   ; -661.124            ;
+------------------+-----------+-------+----------+---------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                      ;
+-----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin             ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+-----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; led_sw          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; uart_tx_o       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ignorar[5]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ignorar[4]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ignorar[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ignorar[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ignorar[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ignorar[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_energia[13] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_energia[12] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_energia[11] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_energia[10] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_energia[9]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_energia[8]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_energia[7]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_energia[6]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_energia[5]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_energia[4]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_energia[3]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_energia[2]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_energia[1]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_energia[0]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+-----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; swtches[10]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; swtches[9]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; swtches[8]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; swtches[7]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; swtches[6]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; swtches[5]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; swtches[4]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; swtches[3]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; swtches[2]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; swtches[1]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; swtches[0]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; envio_btn               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk_50                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; reset_btn               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; UART_RX_I               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin             ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; led_sw          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; uart_tx_o       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ignorar[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ignorar[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ignorar[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ignorar[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ignorar[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ignorar[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; led_energia[13] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; led_energia[12] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; led_energia[11] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; led_energia[10] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; led_energia[9]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; led_energia[8]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; led_energia[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; led_energia[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; led_energia[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; led_energia[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; led_energia[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; led_energia[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; led_energia[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; led_energia[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin             ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; led_sw          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; uart_tx_o       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ignorar[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ignorar[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ignorar[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ignorar[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ignorar[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ignorar[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; led_energia[13] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; led_energia[12] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; led_energia[11] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; led_energia[10] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; led_energia[9]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; led_energia[8]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; led_energia[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; led_energia[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; led_energia[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; led_energia[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; led_energia[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; led_energia[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; led_energia[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; led_energia[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin             ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; led_sw          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; uart_tx_o       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ignorar[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ignorar[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ignorar[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ignorar[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ignorar[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ignorar[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; led_energia[13] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; led_energia[12] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; led_energia[11] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; led_energia[10] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; led_energia[9]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; led_energia[8]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; led_energia[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; led_energia[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; led_energia[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; led_energia[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; led_energia[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; led_energia[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; led_energia[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; led_energia[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk_50     ; clk_50   ; 22172    ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk_50     ; clk_50   ; 22172    ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk_50     ; clk_50   ; 434      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk_50     ; clk_50   ; 434      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 3     ; 3    ;
; Unconstrained Input Port Paths  ; 138   ; 138  ;
; Unconstrained Output Ports      ; 22    ; 22   ;
; Unconstrained Output Port Paths ; 22    ; 22   ;
+---------------------------------+-------+------+


+--------------------------------------+
; Clock Status Summary                 ;
+--------+--------+------+-------------+
; Target ; Clock  ; Type ; Status      ;
+--------+--------+------+-------------+
; clk_50 ; clk_50 ; Base ; Constrained ;
+--------+--------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; UART_RX_I  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; envio_btn  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; reset_btn  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                              ;
+-----------------+---------------------------------------------------------------------------------------+
; Output Port     ; Comment                                                                               ;
+-----------------+---------------------------------------------------------------------------------------+
; ignorar[0]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ignorar[1]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ignorar[2]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ignorar[3]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ignorar[4]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ignorar[5]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_energia[0]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_energia[1]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_energia[2]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_energia[3]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_energia[4]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_energia[5]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_energia[6]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_energia[7]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_energia[8]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_energia[9]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_energia[10] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_energia[11] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_energia[12] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_energia[13] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_sw          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; uart_tx_o       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-----------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; UART_RX_I  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; envio_btn  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; reset_btn  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                              ;
+-----------------+---------------------------------------------------------------------------------------+
; Output Port     ; Comment                                                                               ;
+-----------------+---------------------------------------------------------------------------------------+
; ignorar[0]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ignorar[1]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ignorar[2]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ignorar[3]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ignorar[4]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ignorar[5]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_energia[0]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_energia[1]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_energia[2]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_energia[3]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_energia[4]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_energia[5]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_energia[6]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_energia[7]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_energia[8]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_energia[9]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_energia[10] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_energia[11] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_energia[12] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_energia[13] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_sw          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; uart_tx_o       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-----------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 23.1std.0 Build 991 11/28/2023 SC Lite Edition
    Info: Processing started: Sun Jan  5 21:23:51 2025
Info: Command: quartus_sta test_sistema_completo_uart -c test_sistema_completo_uart
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 2 of the 2 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'test_sistema_completo_uart.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk_50 clk_50
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -5.738
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -5.738           -1498.197 clk_50 
Info (332146): Worst-case hold slack is 0.385
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.385               0.000 clk_50 
Info (332146): Worst-case recovery slack is -2.908
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.908            -554.803 clk_50 
Info (332146): Worst-case removal slack is 1.812
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.812               0.000 clk_50 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -661.124 clk_50 
Info (332114): Report Metastability: Found 1 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -5.042
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -5.042           -1328.981 clk_50 
Info (332146): Worst-case hold slack is 0.338
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.338               0.000 clk_50 
Info (332146): Worst-case recovery slack is -2.497
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.497            -474.799 clk_50 
Info (332146): Worst-case removal slack is 1.678
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.678               0.000 clk_50 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -659.672 clk_50 
Info (332114): Report Metastability: Found 1 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -2.343
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.343            -493.707 clk_50 
Info (332146): Worst-case hold slack is 0.174
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.174               0.000 clk_50 
Info (332146): Worst-case recovery slack is -1.049
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.049            -187.197 clk_50 
Info (332146): Worst-case removal slack is 0.855
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.855               0.000 clk_50 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -514.627 clk_50 
Info (332114): Report Metastability: Found 1 synchronizer chains.
    Info (332114): The design MTBF is not calculated because there are no specified synchronizers in the design.
    Info (332114): Number of Synchronizer Chains Found: 1
    Info (332114): Shortest Synchronizer Chain: 2 Registers
    Info (332114): Fraction of Chains for which MTBFs Could Not be Calculated: 1.000
    Info (332114): Worst Case Available Settling Time: 0.498 ns
    Info (332114): 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4841 megabytes
    Info: Processing ended: Sun Jan  5 21:23:55 2025
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:04


