[TOC]

# 数据种类

- 0
- 1
- x or X
- z or Z

# 整数的表示

1. 指明位宽
2. 指明进制
   - 十进制('d or 'D)
   - 十六进制('h or 'H)
   - 二进制('b or 'B)
   - 八进制('o or 'O)
3. 指明数值

例子：

```
4'b1011		//	4bit二进制数1011
32'h3022_c0de		//32bit十六进制数3022_c0de(下划线是为了方便阅读)

/*若不指明位宽*/
默认为十进制表示
counter = 'd100;
counter = 100;
counter - 32'h64
/*以上三种方式等价*/
```

# 数据类型

1. wire
2. reg

### 对wire类型的赋值(创建变量之间的连接，在物理上看起来就像把线连在一起同电位)

```verilog
module top_module(
    input a,b,c,
    output w,x,y,z);
    assign x = a & b;
endmodule
```

# 运算符

| 按位取反 |  ~   |
| :------: | :--: |
|    与    |  &   |
|    或    |  \|  |
|   异或   |  ^   |
|   同或   |  ~^  |

| 操作符       | 操作符号  | 优先级 |
| :----------- | :-------- | :----- |
| 单目运算     | + - ! ~   | 最高   |
| 乘、除、取模 | * / %     |        |
| 加减         | + -       |        |
| 移位         | <<  >>    |        |
| 关系         | < <= > >= |        |
| 等价         | ==  !=    |        |
| 归约         | & ~&      |        |
|              | ^ ~^      |        |
|              | \| ~\|    |        |
| 逻辑         | &&        |        |
|              | \|\|      |        |
| 条件         | ?:        | 最低   |

