---
title: "DDS_Chap10_User Defined Primitives"
excerpt: "Chapter10_User Defiend Primitives"

categories:
  - DesignOfDigitalSystem
tags:
  - [Design Of Digital System]

permalink: /categories/DDS/Chapter10_DSS

toc: true
toc_sticky: true

date: 2025-05-27
last_modified_at: 2025-05-27
---

# 📘 Chapter 10: User Defined Primitives (UDP)

## 1. UDP Basics
- Built-in vs. User-Defined Primitives
- UDP 정의 구조
- 입력/출력 규칙
- 선언 규칙 (scalar only, reg, input 등)

## 2. Combinational UDPs
- 기본 정의 형식 및 예제 (AND, OR)
- State Table 문법
- Don't care (`?`) 사용법
- UDP instantiation 예시 (Full Adder)
- Mux 예제 및 자극(stimulus), 시뮬레이션 결과

## 3. Sequential UDPs
- 정의 형식 (current state 포함)
- Level-sensitive / Edge-sensitive UDP
- 예제: latch, DFF, TFF, ripple counter

## 4. UDP Table Shorthand Symbols
- `?`, `-`, `r`, `f`, `p`, `n`, `*` 의미 정리
- 적용 예시

## 5. Guidelines for UDP Design
- UDP 설계 시 주의사항
- 입력 수 제한, 상태표 완전성, shorthand 사용

## 6. Summary
- UDP 핵심 특성 요약 (1-bit output, truth table 기반 등)

---

# 1. UDP Basics – 사용자 정의 논리 프리미티브 개요

## ✅ 개념 흐름 요약
Verilog는 기본적으로 `and`, `or`, `not` 같은 **built-in 게이트**를 제공하지만,  
사용자가 직접 논리 게이트 또는 플립플롭 등을 정의할 수 있도록  
**User-Defined Primitive (UDP)** 문법도 지원한다.

UDP는 **truth table 기반의 단순한 회로**를 직접 정의하고 재사용할 수 있게 한다.

---

## ✅ Built-in vs User-Defined Primitives

| 항목             | Built-in Gate        | User-Defined Primitive (UDP) |
|------------------|----------------------|-------------------------------|
| 예시             | `and`, `or`, `not`   | 사용자 정의 조합/순차 회로     |
| 확장성           | 제한적               | 사용자가 직접 테이블 정의 가능 |
| 입력 포맷        | 고정                 | 자유로운 상태표 사용 가능      |
| 합성 가능 여부    | ✅ 가능               | ✅ 가능 (단 1비트만 허용)        |

---

## ✅ UDP 정의 기본 구조

```verilog
primitive udp_name (out, in1, in2, ...);
  output out;
  input in1, in2, ...;

  table
    // input_patterns : output_value ;
  endtable
endprimitive
```

- 키워드: `primitive` ~ `endprimitive`
- 반드시 **1-bit scalar 출력**만 허용
- 입력도 **scalar only** (vector 불가)
- 출력은 내부적으로 **`reg`로 취급됨**

---

## ✅ 선언 규칙 요약

| 항목           | 규칙                                           |
|----------------|------------------------------------------------|
| 출력           | 단일 비트 (scalar), 항상 첫 번째 포트           |
| 입력           | 여러 개 가능, scalar만 허용                    |
| 출력 선언      | `output`만 가능 (`output reg` 아님)             |
| 입력 선언      | `input`만 가능 (`wire`, `reg`, `logic` 불가)   |
| 내부 변수      | ❌ 사용 불가 (local variable 없음)             |
| 초기화         | 가능 (output에 대해)                           |
| 복수 출력      | ❌ 허용되지 않음                                |

---

## ✅ 예시: 기본 AND UDP 정의

```verilog
primitive and2(out, a, b);
  output out;
  input  a, b;

  table
    // a b : out
       0 ? : 0;
       ? 0 : 0;
       1 1 : 1;
  endtable
endprimitive
```

- 입력 조합에 따른 출력을 truth table 형태로 정의
- `?`는 don’t care를 의미

---

## ✅ UDP 인스턴스화 예시

```verilog
and2 G1 (out, in1, in2);
```

---

## ✅ 정리 포인트

| 항목               | 내용                                      |
|--------------------|-------------------------------------------|
| 정의 키워드         | `primitive ... endprimitive`              |
| 출력               | 반드시 scalar, 첫 번째 포트               |
| 입력               | 여러 개 가능, scalar만 허용               |
| 구조               | `output`, `input`, `table` 블록 필수 포함 |
| 출력 데이터 타입    | 내부적으로 `reg`로 간주됨                 |
| 내부 변수 사용      | ❌ 불가능                                 |
| 합성 가능 여부      | ✅ 가능 (1-bit 조합/순차 회로만 해당)      |

> ✅ UDP는 **진리표 기반의 단순 회로 정의**에 매우 적합하며,  
> 특히 **사용자만의 논리 게이트 또는 간단한 플립플롭**을 정의할 때 유용하다.

---

# 2. Combinational UDPs – 조합 논리 사용자 정의 프리미티브

## ✅ 개념 흐름 요약
Combinational UDP는 **메모리 없는(무상태)** 회로로,  
입력 조합에 따라 출력을 즉시 결정하는 **진리표 기반** 구조다.

모든 출력은 **현재 입력값만을 기준으로 결정**되며,  
`table` 블록 안에 조합 가능한 모든 입력 패턴을 명시한다.

---

## ✅ UDP 정의 형식 (조합 논리용)

```verilog
primitive udp_name(out, in1, in2, ...);
  output out;
  input  in1, in2, ...;

  table
    // in1 in2 ... : out;
    0   0        : 0;
    0   1        : 0;
    1   0        : 0;
    1   1        : 1;
  endtable
endprimitive
```

- Truth Table 형식으로 정의
- 모든 가능한 입력 조합을 나열
- `?`를 사용하면 don't care 간략화 가능

---

## ✅ 예제 1: 2-input OR 게이트

```verilog
primitive or2(out, a, b);
  output out;
  input  a, b;

  table
    // a b : out
       0 ? : ?;  // 오타! 잘못된 예
       ? 0 : ?;
       1 ? : 1;
       ? 1 : 1;
  endtable
endprimitive
```

- 위 코드는 **잘못된 상태표** 예 (출력이 '?'면 정의 불완전함)
- 모든 입력 조합에 대해 **출력이 명확히 정해져야 함**

---

## ✅ 예제 2: Full Adder에서 XOR UDP 사용

```verilog
primitive xor2(out, a, b);
  output out;
  input  a, b;

  table
    // a b : out
       0 0 : 0;
       0 1 : 1;
       1 0 : 1;
       1 1 : 0;
  endtable
endprimitive
```

- 이 XOR 게이트를 Full Adder 설계에 활용 가능

---

## ✅ 예제 3: MUX with Select Line

```verilog
primitive mux2(out, sel, in0, in1);
  output out;
  input  sel, in0, in1;

  table
    // sel in0 in1 : out
       0   ?   ?   : in0;
       1   ?   ?   : in1;
  endtable
endprimitive
```

→ **불가능한 정의**: 출력은 **상수값(0, 1, x)**만 허용  
→ 즉, **변수 in0, in1을 출력에 직접 넣을 수 없음!**

🛑 조합 UDP는 **상수 출력만 가능하며 변수 전달은 불가**

---

## ✅ 올바른 MUX 정의 예 (3:1)

```verilog
primitive mux3(out, a, b, sel1, sel0);
  output out;
  input  a, b, sel1, sel0;

  table
    // a b sel1 sel0 : out
       0 ?   0    0  : 0;
       1 ?   0    0  : 1;
       ? 0   0    1  : 0;
       ? 1   0    1  : 1;
       0 ?   1    0  : 0;
       1 ?   1    0  : 1;
       ? 0   1    1  : 0;
       ? 1   1    1  : 1;
  endtable
endprimitive
```

---

## ✅ 테스트벤치에서 UDP 사용

```verilog
module test;
  reg a, b;
  wire out;

  xor2 u1(out, a, b);  // UDP 인스턴스화

  initial begin
    a = 0; b = 0;
    #10 a = 1;
    #10 b = 1;
    #10 a = 0;
    #10 $finish;
  end

  initial $monitor("a=%b b=%b out=%b", a, b, out);
endmodule
```

---

## ✅ 정리 포인트

| 특징                     | 내용                                      |
|--------------------------|-------------------------------------------|
| 메모리 존재 여부          | 없음 (순수 조합 논리)                     |
| 출력 가능값               | 0, 1, x (변수 자체는 출력 불가)           |
| 입력 패턴 처리             | Truth Table 기반                          |
| Don't Care (`?`) 사용     | 가능 → 패턴 간략화                         |
| 내부 변수 사용             | ❌ 불가능                                  |
| 재사용 가능성             | ✅ (게이트 수준 설계 재활용에 유용)        |

> ✅ Combinational UDP는 **작고 반복적인 논리 게이트나 연산을  
> Truth Table 기반으로 깔끔하게 정의**할 때 적합하다.

---

# 3. Sequential UDPs – 순차 논리 사용자 정의 프리미티브

## ✅ 개념 흐름 요약
Sequential UDP는 **이전 상태(current state)**를 기억하고,  
입력과 상태에 따라 다음 출력을 결정하는 **메모리성 회로**를 정의한다.

- truth table에 **현재 상태 값**을 명시
- Latch, FF, Counter 등 **순차 회로** 모델링에 적합
- `reg` 기반 출력 → **초기값 설정 가능**

---

## ✅ UDP 정의 형식 (순차 논리용)

```verilog
primitive udp_seq(out, clk, d);
  output out;
  input  clk, d;
  reg    out;   // 현재 상태 저장

  initial out = 1'b0;  // 초기 상태

  table
    // clk d : out : next_state
    ... ...
  endtable
endprimitive
```

- 마지막 필드는 "next state"
- `reg` 선언 필수
- 반드시 **initial 상태 지정 가능**

---

## ✅ 예제 1: Level-sensitive latch

```verilog
primitive latch(out, data, en);
  output out;
  input  data, en;
  reg    out;

  table
    // en data : out : next_state
       1   0   : ?   : 0;
       1   1   : ?   : 1;
       0   ?   : 0   : 0;
       0   ?   : 1   : 1;
  endtable
endprimitive
```

- enable이 1이면 data 통과
- enable이 0이면 현재 상태 유지

---

## ✅ 예제 2: Edge-triggered D Flip-Flop

```verilog
primitive dff(q, clk, d);
  output q;
  input  clk, d;
  reg    q;

  table
    // clk d : q : next_q
       (01) 0 : ? : 0;
       (01) 1 : ? : 1;
       (0x) ? : ? : -;
       (1x) ? : ? : -;
  endtable
endprimitive
```

- `(01)` → posedge 감지
- `-` → 값 변화 없음

---

## ✅ 예제 3: T Flip-Flop

```verilog
primitive tff(q, clk, t);
  output q;
  input  clk, t;
  reg    q;

  table
    // clk t : q : next_q
       (01) 0 : ? : q;        // 유지
       (01) 1 : 0 : 1;        // 토글
       (01) 1 : 1 : 0;
  endtable
endprimitive
```

---

## ✅ 예제 4: Ripple Counter (하나의 플립플롭 기반)

```verilog
primitive counter(q, clk);
  output q;
  input  clk;
  reg    q;

  table
    // clk : q : next_q
       (01) : 0 : 1;
       (01) : 1 : 0;
  endtable
endprimitive
```

- 외부에서 여러 인스턴스를 연결해 ripple counter 구성 가능

---

## ✅ 초기화 (initial)

```verilog
reg out;
initial out = 1'b0;
```

- sequential UDP는 상태 저장을 위한 `reg` 사용
- 초기값은 반드시 **1비트 값으로 지정**

---

## ✅ 정리 포인트

| 항목               | 내용                                        |
|--------------------|---------------------------------------------|
| 출력 타입           | `reg` (현재 상태 저장용)                   |
| 상태표 필드 구성     | 입력 → 현재 상태 → 다음 상태               |
| 상태 기반 동작      | latch, FF 등 sequential 요소 가능           |
| 엣지 감지 가능 여부  | ✅ `(01)`, `(10)` 등을 통해 지원             |
| 초기값 설정         | ✅ `initial out = 1'b0;` 형식               |
| 합성 가능 여부      | ✅ 가능 (단일 비트 회로로 한정)             |

> ✅ Sequential UDP는 **작고 반복적인 상태 회로 (FF, Latch 등)**를  
> compact하게 정의할 때 매우 유용하다.

---

# 4. UDP Table Shorthand Symbols – 상태표 축약 표현 기호

## ✅ 개념 흐름 요약
Verilog UDP의 `table` 블록에서는 **입력 및 상태 조합**을 간단하게 표현하기 위해  
다양한 **shorthand symbol (축약 기호)**을 사용할 수 있다.

이 기호들은 **논리적 상태**뿐만 아니라 **변화(edge)**까지도 표현 가능하게 해준다.

---

## ✅ 주요 기호 정리표

| 기호  | 의미                                 | 사용 위치            |
|-------|--------------------------------------|----------------------|
| `?`   | don’t care (0, 1, x 가능)            | 입력, 현재 상태      |
| `-`   | no change (출력이 이전 상태 유지)     | 다음 상태 (sequential only) |
| `x`   | unknown (0, 1 아님)                  | 입력                 |
| `r`   | rising edge (0 → 1)                  | 클럭 입력            |
| `f`   | falling edge (1 → 0)                 | 클럭 입력            |
| `p`   | positive edge (`(01)`, `(0x)`, `(x1)`) | 클럭 입력          |
| `n`   | negative edge (`(10)`, `(1x)`, `(x0)`) | 클럭 입력          |
| `*`   | any change (`(01)`, `(10)`, `(x1)` 등 포함) | 클럭 입력    |

---

## ✅ 예시: `?`, `-` 사용

```verilog
table
  1 ? : ? : 1;   // en=1이면 data에 상관없이 out=1
  0 ? : 1 : -;   // en=0이면 out 그대로 유지
endtable
```

- `-`는 **출력 상태 유지**를 의미 (sequential UDP에서만 사용)

---

## ✅ 예시: `r`, `f`, `*`

```verilog
table
  r 0 : ? : 0;   // 0 → 1 상승 시에만 out ← 0
  f 1 : ? : 1;   // 1 → 0 하강 시에만 out ← 1
  * ? : ? : -;   // 어떤 변화든 유지
endtable
```

---

## ✅ 예시: `p`, `n` 엣지 단순화

```verilog
table
  p 1 : ? : 1;   // posedge에서만 1 출력
  n 1 : ? : 0;   // negedge에서만 0 출력
endtable
```

- `p`는 `(01)`, `(0x)`, `(x1)`의 집합
- `n`는 `(10)`, `(1x)`, `(x0)`의 집합

---

## ✅ shorthand 기호 요약 그림

```text
p = 01, 0x, x1     → posedge
n = 10, 1x, x0     → negedge
r = 01             → strict rising
f = 10             → strict falling
* = any change (01,10,x1,x0, etc)
```

---

## ✅ 정리 포인트

| 기호 | 의미                          | 주요 활용                           |
|------|-------------------------------|--------------------------------------|
| `?`  | don't care                   | 패턴 단순화, 상태 무관 동작 정의     |
| `-`  | 이전 상태 유지               | sequential UDP에서 only              |
| `r/f`| 정확한 상승/하강 감지         | 클럭 신호 구체적 모델링              |
| `p/n`| generalized pos/negedge 감지  | glitch 포함, 실용적인 엣지 감지       |
| `*`  | 변화 감지 (엣지 무관)         | 비동기 입력 트리거 등                 |

> ✅ UDP 테이블은 **shorthand 기호를 적절히 사용하면**  
> 코드가 간결해지고, 의미 전달력이 높아진다.

---

# 5. Guidelines for UDP Design – 설계 시 주의사항

## ✅ 개념 흐름 요약
UDP는 간단한 게이트 수준 또는 순차 회로를 직접 정의할 수 있지만,  
몇 가지 **엄격한 문법 규칙과 제약**이 있으므로 설계 시 유의해야 한다.

---

## ✅ UDP 설계 시 주요 제약

### 1. 출력은 반드시 **scalar 1-bit**
- vector 불가
- multi-output 불가

### 2. 입력은 **input** 키워드만 사용
- `inout`, `output` 불가
- scalar만 허용 (vector 불가)

### 3. 출력은 **항상 첫 번째 포트**
- 문법적으로 순서 중요

### 4. 내부 변수 사용 불가
- local reg, wire 등 선언 ❌

### 5. 출력 타입은 `reg` (순차적 경우)
- combinational: output만 사용
- sequential: 내부적으로 reg 선언 필요

---

## ✅ 상태표 완전성 체크

- 모든 가능한 입력 조합과 상태 조합이 정의되어 있어야 함
- **누락된 경우 시뮬레이션 오류 또는 x 출력 발생**
- 특히 sequential UDP는 **현재 상태까지 포함된 패턴 정의 필수**

---

## ✅ shorthand 기호 사용 가이드

| 기호 | 권장 사용 상황                         |
|------|----------------------------------------|
| `?`  | 입력의 특정 비트가 중요하지 않을 때    |
| `-`  | 출력 상태 유지 표현 (sequential only) |
| `p`  | 엣지 감지가 필요할 때 (posedge 등)     |
| `*`  | 비동기적 트리거 표현                   |

---

## ✅ 에러 방지 팁

- 출력 표현에 **변수를 직접 출력**하려 하지 말 것 → 오직 상수값(0,1,x)만 허용
- table의 각 행은 **정확한 개수의 입력/상태 항목** 포함해야 함
- `endprimitive` 반드시 사용

---

## ✅ 기타 팁

- UDP는 게이트 수준 모델링에서 가독성 + 모듈화에 유리
- 매우 복잡한 조합 회로나 멀티비트 회로에는 부적합
- 반복 사용 가능한 **작은 building block**으로 이상적

---

## ✅ 정리 포인트

| 항목           | 권장 사항/주의점                             |
|----------------|-----------------------------------------------|
| 출력           | 단일 비트, scalar only                        |
| 입력           | input만, vector 사용 불가                     |
| 상태표         | 가능한 모든 입력/상태 조합 명시               |
| 내부 변수       | 사용 불가                                     |
| shorthand 사용  | 적절히 활용하면 간결한 정의 가능              |
| 테스트 시 유용  | 간단한 게이트/플립플롭 직접 구현에 적합      |

> ✅ UDP는 **작고 정제된 회로 단위 설계**에 유리하지만,  
> 문법이 엄격하므로 위 가이드라인을 반드시 따라야 안정적인 시뮬레이션이 가능하다.

---

# 6. Summary – User Defined Primitives (UDP) 요약

## ✅ 전체 요약 개념
User Defined Primitives (UDP)는 Verilog에서 제공하는  
**간단한 조합 논리 회로 또는 순차 회로를 truth table 기반으로 직접 정의**하는 기능이다.

UDP는 일반적인 module과 다르게 **표현이 간결하고 구조가 단순**하여  
게이트 수준 회로나 작은 플립플롭 구조에 적합하다.

---

## ✅ UDP 주요 특징 요약

| 항목            | 설명                                       |
|-----------------|--------------------------------------------|
| 정의 키워드      | `primitive ... endprimitive`               |
| 출력 제한        | 단일 비트(scalar), 첫 번째 포트에 위치     |
| 입력 제한        | `input`만 허용, scalar only                |
| 내부 변수        | ❌ 사용 불가                                |
| 출력 타입        | combinational → implicit wire, sequential → `reg` |
| 합성 가능 여부   | ✅ 가능 (간단한 구조에 한함)                |
| 상태표 방식      | 입력 → 출력 또는 입력 + 상태 → 다음 상태   |

---

## ✅ 종류 구분

| 종류                | 특징                                     | 예시            |
|---------------------|------------------------------------------|------------------|
| Combinational UDP   | 메모리 없음, 입력에 따라 즉시 출력 결정 | AND, OR, XOR     |
| Sequential UDP      | 현재 상태 기반 동작, 출력은 `reg` 사용   | latch, DFF, TFF  |

---

## ✅ Truth Table 표현 기호 요약

| 기호 | 의미                                  |
|------|---------------------------------------|
| `?`  | don’t care                            |
| `-`  | no change (현재 상태 유지)            |
| `r`  | rising edge (0→1)                     |
| `f`  | falling edge (1→0)                    |
| `p`  | positive edge (`(01)`, `(0x)`, `(x1)`) |
| `n`  | negative edge (`(10)`, `(1x)`, `(x0)`) |
| `*`  | any change                             |

---

## ✅ 사용시 주의사항

- 출력에는 반드시 **상수값(0, 1, x)**만 사용 가능
- 출력에 다른 입력변수 이름 사용 ❌
- 상태표는 가능한 조합을 **명확하게 정의**
- 복잡한 회로나 multi-bit 회로에는 **부적합**

---

## ✅ 마무리 요약 문장

> ✅ UDP는 Verilog에서 **작고 반복적인 논리 블록(게이트, FF 등)**을  
> 명확하게 정의하고 재사용할 수 있는 간단하고 강력한 기능이다.  
> 문법적 제약을 잘 이해하고 사용하면, **고가독성 + 고재사용성** 설계를 실현할 수 있다.