# 计组
## 计组小白的上机

本人比较菜鸡，所写代码可能存在bug，**代码仅供参考**

Verilog部分使用的是Vscode编写仿真测试，综合使用的是ISE。如果使用ISE，对于tb文件只需删去\`include及\$dumpfile和\$dumpvars这三行，可以直接进行仿真。
