### 先把大局想清楚

在 **单元测试** 里，我们必须做两件事：

1. **给 DUT 喂数据、收结果**——这就是 **Testbench 主体骨架** (2.2)。
2. **让 DUT 能访问一块“假的”单端口 RAM**——这就是 **RAM 行为级模型** (2.1)。

下面按“放到文件里 → 编译 → 跑仿真”的顺序，把两段代码各自的角色 & 用法讲清楚。

---

## 1. 2.1 RAM 模型（行为级）——只在 Testbench 里“充当内存”

### 作用

`mag_sqr_fft` 用 4 个端口（`addr/din/dout/we`）去读写片内 Block-RAM。
真 FPGA 上 Quartus 会自动推 Block-RAM；可是在 **仿真** 里没有硬件，所以 Testbench 里要写一段 *行为级* 代码来 **模仿** 这块 RAM：

```vhdl
type mem_t is array (0 to (N_POINTS*2)-1) of signed(DATA_WIDTH-1 downto 0);
shared variable mem : mem_t := (others => (others => '0'));

procedure ram_access(
        signal clk  : in  std_logic;
        signal we   : in  std_logic;
        signal addr : in  addr_t;
        signal din  : in  signed;
        signal dout : out signed) is
    variable a : integer := to_integer(addr);
begin
    if rising_edge(clk) then
        if we = '1' then
            mem(a) := din;          -- 写
        end if;
        dout <= mem(a);             -- 读（单端口同步）
    end if;
end;
```

*特点*

* **shared variable** `mem` 就是一整块数组 → 存数据。
* `ram_access` 每个时钟沿把读/写动作同步完成，行为效果 = 单端口同步 RAM。
* 纯 **仿真专用**，综合时不会进 FPGA（Testbench 从来就不参加综合）。

*用法*
在 Testbench 里声明一个时钟过程，把 **DUT 的端口**喂进去即可：

```vhdl
ram_p : process(clk) is
begin
    ram_access(clk, we, addr, dout, din);
end process;
```

这里

* `we / addr / dout` 由 **DUT** 驱动，
* `din` 是 **读取回来的数据**，最后连到 DUT 的 `ram_din`。

---

## 2. 2.2 Testbench 主体骨架——“导演 + 剧本”

### 作用

* **实例化 DUT（mag\_sqr\_fft）**
* 生成 `clk / rst_n / start` 激励
* 预装 RAM 数据 & 读取 RAM 结果
* 比对黄金 → `assert … severity error` 抛错 / 通过
* 打印 “PASS” 之类，让你一眼知道哪条向量过了

### 最小工作示例片段

```vhdl
architecture sim of tb_mag_sqr_fft is
    -- ========= 信号 =========
    signal clk   : std_logic := '0';
    signal rst_n : std_logic := '0';
    signal start : std_logic := '0';
    signal done  : std_logic;

    signal addr  : addr_t;
    signal din   : signed(DATA_WIDTH-1 downto 0);  -- 给 DUT
    signal dout  : signed(DATA_WIDTH-1 downto 0);  -- DUT 写
    signal we    : std_logic;

    constant CLKPER : time := 10 ns;
begin
    clk <= not clk after CLKPER/2;                 -- 1. 时钟

    -- 2. DUT
    dut : entity work.mag_sqr_fft
        port map(clk,rst_n,start,done,addr,din,dout,we);

    -- 3. RAM（调用 2.1 里的过程）
    ram_p : process(clk)
    begin
        ram_access(clk,we,addr,dout,din);          -- 掉包的读写
    end process;

    -- 4. 流程：加载→start→等待done→比对
    stim : process
        procedure load_vector(fname : string) is
            file f : binary open read_mode is fname;
            variable buf : signed(15 downto 0);
            variable idx : integer := 0;
        begin
            while not endfile(f) loop
                read(f, buf);
                mem(idx) := buf;   -- 直接写 shared mem
                idx := idx + 1;
            end loop;
            file_close(f);
        end;

        procedure compare_result(fname : string) is
            file f : binary open read_mode is fname;
            variable buf : signed(15 downto 0);
            variable idx : integer := 0;
        begin
            while not endfile(f) loop
                read(f, buf);
                assert mem(idx*2) = buf
                  report "Mismatch @" & integer'image(idx)
                  severity error;
                idx := idx + 1;
            end loop;
            file_close(f);
        end;
    begin
        wait for 2*CLKPER;
        rst_n <= '1';                               -- 复位释放

        -- -------- 向量 #0 ----------
        load_vector("stim/impulse_in.bin");         -- 往 RAM 预装
        start <= '1'; wait until rising_edge(clk);  -- 1 拍脉冲
        start <= '0';

        wait until done = '1';                      -- 等 FFT 完
        compare_result("stim/impulse_gold.bin");    -- 比黄金
        report "impulse PASS";

        -- ……向量 #1, #2 同理 ……

        report "ALL PASS!" severity note;
        wait;                                       -- 结束仿真
    end process;
end;
```

*关键点解释*

| 行为                                           | 为什么这么做                                                             |   |                |
| -------------------------------------------- | ------------------------------------------------------------------ | - | -------------- |
| **`load_vector` 把激励写 `shared variable mem`** | RAM 是 Testbench 维护的；DUT 只是从 RAM 读，所以预装数据 = 改 shared var。           |   |                |
| **交织格式 Re0,Im0,…**                           | 要与 RTL `cpx_to_addr()` 地址规则一致，否则 DUT 读到的就不对。                       |   |                |
| **`start` 只拉高一个时钟**                          | 你的 RTL 检测的是 `start='1'` 的那一拍，从 `IDLE → S0_RD_TOP_RE`；高于 1 拍也行但没必要。 |   |                |
| **`wait until done='1'`**                    | 阻塞，直到 FFT +                                                        | X | ² 全部算完；然后才去比对。 |
| **`assert … severity error`**                | 任何误差都会直接终止仿真并打印 mismatch，所以 “ALL PASS” 真能说明模块正确。                   |   |                |

---

## 3. 在工程里具体放哪、怎么跑？

1. **文件位置**

   ```
   src/
     rtl/fft/mag_sqr_fft.vhd
     tb/fft/tb_mag_sqr_fft.vhd      ← 整个 Testbench (含 2.1 & 2.2)
     tb/fft/stim/*.bin              ← gen_vec.py 生成的 6 个文件
   ```

2. **编译脚本 (`tb/fft/run.do`)**

   ```tcl
   vlib work
   vcom -2008 ../../rtl/common/spect_pkg.vhd
   vcom -2008 ../../rtl/fft/mag_sqr_fft.vhd
   vcom -2008 tb_mag_sqr_fft.vhd
   vsim -novopt tb_mag_sqr_fft
   run -all
   quit -f
   ```

3. **运行**

   ```bash
   # 先生成激励
   python src/tb/fft/gen_vec.py

   # 再跑 ModelSim
   cd src/tb/fft
   vsim -c -do run.do              # -c = console 模式
   ```

   看到输出

   ```
   # impulse PASS
   # tone1   PASS
   # random  PASS
   # ALL PASS!
   ```

   就 OK 了。

---

### 一句话总结

* **RAM 行为模型** = Testbench 里的一段过程/实体 → 让 DUT 在仿真时“有地方读写”。
* **Testbench 主体骨架** = 整个测试剧本 → 建时钟、连 RAM、送激励、收结果、比黄金。
  两段代码放进同一个 `tb_xxx.vhd` 里最方便：前半段声明 RAM & procedure，后半段写 `architecture sim` 的流程。这样就能“一键编译 + run”完成该模块的单元测试。
