// Copyright (c) 2025-2026 Advanced Micro Devices, Inc.
// SPDX-License-Identifier: MIT

// This file was automatically generated. Do not modify.

#ifndef ROCJITSU_ISA_ARCH_AMDGPU_CDNA3_MACHINE_INSTS_H_
#define ROCJITSU_ISA_ARCH_AMDGPU_CDNA3_MACHINE_INSTS_H_

#include <cstdint>

namespace rocjitsu {
namespace cdna3 {

using MachineInst = uint32_t;

struct Sop1MachineInst {
  uint32_t ssrc0 : 8;
  uint32_t op : 8;
  uint32_t sdst : 7;
  uint32_t encoding : 9;
};

struct SopcMachineInst {
  uint32_t ssrc0 : 8;
  uint32_t ssrc1 : 8;
  uint32_t op : 7;
  uint32_t encoding : 9;
};

struct SoppMachineInst {
  uint32_t simm16 : 16;
  uint32_t op : 7;
  uint32_t encoding : 9;
};

struct SopkMachineInst {
  uint32_t simm16 : 16;
  uint32_t sdst : 7;
  uint32_t op : 5;
  uint32_t encoding : 4;
};

struct Sop2MachineInst {
  uint32_t ssrc0 : 8;
  uint32_t ssrc1 : 8;
  uint32_t sdst : 7;
  uint32_t op : 7;
  uint32_t encoding : 2;
};

struct SmemMachineInst {
  uint32_t sbase : 6;
  uint32_t sdata : 7;
  uint32_t pad_13 : 1;
  uint32_t soffset_en : 1;
  uint32_t nv : 1;
  uint32_t glc : 1;
  uint32_t imm : 1;
  uint32_t op : 8;
  uint32_t encoding : 6;
  uint32_t offset : 21;
  uint32_t pad_53_56 : 4;
  uint32_t soffset : 7;
};

struct Vop1MachineInst {
  uint32_t src0 : 9;
  uint32_t op : 8;
  uint32_t vdst : 8;
  uint32_t encoding : 7;
};

struct VopcMachineInst {
  uint32_t src0 : 9;
  uint32_t vsrc1 : 8;
  uint32_t op : 8;
  uint32_t encoding : 7;
};

struct Vop2MachineInst {
  uint32_t src0 : 9;
  uint32_t vsrc1 : 8;
  uint32_t vdst : 8;
  uint32_t op : 6;
  uint32_t encoding : 1;
};

struct Vop3pMachineInst {
  uint32_t vdst : 8;
  uint32_t neg_hi : 3;
  uint32_t op_sel : 3;
  uint32_t op_sel_hi_2 : 1;
  uint32_t clamp : 1;
  uint32_t op : 7;
  uint32_t encoding : 9;
  uint32_t src0 : 9;
  uint32_t src1 : 9;
  uint32_t src2 : 9;
  uint32_t op_sel_hi : 2;
  uint32_t neg : 3;
};

struct Vop3MachineInst {
  uint32_t vdst : 8;
  uint32_t abs : 3;
  uint32_t op_sel : 4;
  uint32_t clamp : 1;
  uint32_t op : 10;
  uint32_t encoding : 6;
  uint32_t src0 : 9;
  uint32_t src1 : 9;
  uint32_t src2 : 9;
  uint32_t omod : 2;
  uint32_t neg : 3;
};

struct DsMachineInst {
  uint32_t offset0 : 8;
  uint32_t offset1 : 8;
  uint32_t gds : 1;
  uint32_t op : 8;
  uint32_t acc : 1;
  uint32_t encoding : 6;
  uint32_t addr : 8;
  uint32_t data0 : 8;
  uint32_t data1 : 8;
  uint32_t vdst : 8;
};

struct MubufMachineInst {
  uint32_t offset : 12;
  uint32_t offen : 1;
  uint32_t idxen : 1;
  uint32_t sc0 : 1;
  uint32_t sc1 : 1;
  uint32_t lds : 1;
  uint32_t nt : 1;
  uint32_t op : 7;
  uint32_t pad_25 : 1;
  uint32_t encoding : 6;
  uint32_t vaddr : 8;
  uint32_t vdata : 8;
  uint32_t srsrc : 5;
  uint32_t pad_53_54 : 2;
  uint32_t acc : 1;
  uint32_t soffset : 8;
};

struct MtbufMachineInst {
  uint32_t offset : 12;
  uint32_t offen : 1;
  uint32_t idxen : 1;
  uint32_t sc0 : 1;
  uint32_t op : 4;
  uint32_t dfmt : 4;
  uint32_t nfmt : 3;
  uint32_t encoding : 6;
  uint32_t vaddr : 8;
  uint32_t vdata : 8;
  uint32_t srsrc : 5;
  uint32_t sc1 : 1;
  uint32_t nt : 1;
  uint32_t acc : 1;
  uint32_t soffset : 8;
};

struct FlatMachineInst {
  uint32_t offset : 12;
  uint32_t pad_12 : 1;
  uint32_t sve : 1;
  uint32_t seg : 2;
  uint32_t sc0 : 1;
  uint32_t nt : 1;
  uint32_t op : 7;
  uint32_t sc1 : 1;
  uint32_t encoding : 6;
  uint32_t addr : 8;
  uint32_t data : 8;
  uint32_t saddr : 7;
  uint32_t acc : 1;
  uint32_t vdst : 8;
};

struct FlatGlblMachineInst {
  uint32_t offset : 13;
  uint32_t sve : 1;
  uint32_t seg : 2;
  uint32_t sc0 : 1;
  uint32_t nt : 1;
  uint32_t op : 7;
  uint32_t sc1 : 1;
  uint32_t encoding : 6;
  uint32_t addr : 8;
  uint32_t data : 8;
  uint32_t saddr : 7;
  uint32_t acc : 1;
  uint32_t vdst : 8;
};

struct FlatScratchMachineInst {
  uint32_t offset : 13;
  uint32_t sve : 1;
  uint32_t seg : 2;
  uint32_t sc0 : 1;
  uint32_t nt : 1;
  uint32_t op : 7;
  uint32_t sc1 : 1;
  uint32_t encoding : 6;
  uint32_t addr : 8;
  uint32_t data : 8;
  uint32_t saddr : 7;
  uint32_t acc : 1;
  uint32_t vdst : 8;
};

struct Sop1InstLiteralMachineInst {
  uint32_t ssrc0 : 8;
  uint32_t op : 8;
  uint32_t sdst : 7;
  uint32_t encoding : 9;
  uint32_t simm32 : 32;
};

struct Sop2InstLiteralMachineInst {
  uint32_t ssrc0 : 8;
  uint32_t ssrc1 : 8;
  uint32_t sdst : 7;
  uint32_t op : 7;
  uint32_t encoding : 2;
  uint32_t simm32 : 32;
};

struct SopcInstLiteralMachineInst {
  uint32_t ssrc0 : 8;
  uint32_t ssrc1 : 8;
  uint32_t op : 7;
  uint32_t encoding : 9;
  uint32_t simm32 : 32;
};

struct SopkInstLiteralMachineInst {
  uint32_t simm16 : 16;
  uint32_t sdst : 7;
  uint32_t op : 5;
  uint32_t encoding : 4;
  uint32_t simm32 : 32;
};

struct Vop1InstLiteralMachineInst {
  uint32_t src0 : 9;
  uint32_t op : 8;
  uint32_t vdst : 8;
  uint32_t encoding : 7;
  uint32_t simm32 : 32;
};

struct Vop1VopDppMachineInst {
  uint32_t src0 : 9;
  uint32_t op : 8;
  uint32_t vdst : 8;
  uint32_t encoding : 7;
  uint32_t vsrc0 : 8;
  uint32_t dpp_ctrl : 9;
  uint32_t pad_49_50 : 2;
  uint32_t bound_ctrl : 1;
  uint32_t src0_neg : 1;
  uint32_t src0_abs : 1;
  uint32_t src1_neg : 1;
  uint32_t src1_abs : 1;
  uint32_t bank_mask : 4;
  uint32_t row_mask : 4;
};

struct Vop1VopSdwaMachineInst {
  uint32_t src0 : 9;
  uint32_t op : 8;
  uint32_t vdst : 8;
  uint32_t encoding : 7;
  uint32_t vsrc0 : 8;
  uint32_t dst_sel : 3;
  uint32_t dst_unused : 2;
  uint32_t clamp : 1;
  uint32_t omod : 2;
  uint32_t src0_sel : 3;
  uint32_t src0_sext : 1;
  uint32_t src0_neg : 1;
  uint32_t src0_abs : 1;
  uint32_t pad_54 : 1;
  uint32_t s0 : 1;
  uint32_t src1_sel : 3;
  uint32_t src1_sext : 1;
  uint32_t src1_neg : 1;
  uint32_t src1_abs : 1;
  uint32_t pad_62 : 1;
  uint32_t s1 : 1;
};

struct Vop2InstLiteralMachineInst {
  uint32_t src0 : 9;
  uint32_t vsrc1 : 8;
  uint32_t vdst : 8;
  uint32_t op : 6;
  uint32_t encoding : 1;
  uint32_t simm32 : 32;
};

struct Vop2VopDppMachineInst {
  uint32_t src0 : 9;
  uint32_t vsrc1 : 8;
  uint32_t vdst : 8;
  uint32_t op : 6;
  uint32_t encoding : 1;
  uint32_t vsrc0 : 8;
  uint32_t dpp_ctrl : 9;
  uint32_t pad_49_50 : 2;
  uint32_t bound_ctrl : 1;
  uint32_t src0_neg : 1;
  uint32_t src0_abs : 1;
  uint32_t src1_neg : 1;
  uint32_t src1_abs : 1;
  uint32_t bank_mask : 4;
  uint32_t row_mask : 4;
};

struct Vop2VopSdwaMachineInst {
  uint32_t src0 : 9;
  uint32_t vsrc1 : 8;
  uint32_t vdst : 8;
  uint32_t op : 6;
  uint32_t encoding : 1;
  uint32_t vsrc0 : 8;
  uint32_t dst_sel : 3;
  uint32_t dst_unused : 2;
  uint32_t clamp : 1;
  uint32_t omod : 2;
  uint32_t src0_sel : 3;
  uint32_t src0_sext : 1;
  uint32_t src0_neg : 1;
  uint32_t src0_abs : 1;
  uint32_t pad_54 : 1;
  uint32_t s0 : 1;
  uint32_t src1_sel : 3;
  uint32_t src1_sext : 1;
  uint32_t src1_neg : 1;
  uint32_t src1_abs : 1;
  uint32_t pad_62 : 1;
  uint32_t s1 : 1;
};

struct Vop2VopSdwaSdstEncMachineInst {
  uint32_t src0 : 9;
  uint32_t vsrc1 : 8;
  uint32_t vdst : 8;
  uint32_t op : 6;
  uint32_t encoding : 1;
  uint32_t vsrc0 : 8;
  uint32_t sdst : 7;
  uint32_t sd : 1;
  uint32_t src0_sel : 3;
  uint32_t src0_sext : 1;
  uint32_t src0_neg : 1;
  uint32_t src0_abs : 1;
  uint32_t pad_54 : 1;
  uint32_t s0 : 1;
  uint32_t src1_sel : 3;
  uint32_t src1_sext : 1;
  uint32_t src1_neg : 1;
  uint32_t src1_abs : 1;
  uint32_t pad_62 : 1;
  uint32_t s1 : 1;
};

struct Vop3SdstEncMachineInst {
  uint32_t vdst : 8;
  uint32_t sdst : 7;
  uint32_t clamp : 1;
  uint32_t op : 10;
  uint32_t encoding : 6;
  uint32_t src0 : 9;
  uint32_t src1 : 9;
  uint32_t src2 : 9;
  uint32_t omod : 2;
  uint32_t neg : 3;
};

struct Vop3pMfmaMachineInst {
  uint32_t vdst : 8;
  uint32_t cbsz : 3;
  uint32_t abid : 4;
  uint32_t acc_cd : 1;
  uint32_t op : 7;
  uint32_t encoding : 9;
  uint32_t src0 : 9;
  uint32_t src1 : 9;
  uint32_t src2 : 9;
  uint32_t acc : 2;
  uint32_t blgp : 3;
};

struct VopcInstLiteralMachineInst {
  uint32_t src0 : 9;
  uint32_t vsrc1 : 8;
  uint32_t op : 8;
  uint32_t encoding : 7;
  uint32_t simm32 : 32;
};

struct VopcVopSdwaSdstEncMachineInst {
  uint32_t src0 : 9;
  uint32_t vsrc1 : 8;
  uint32_t op : 8;
  uint32_t encoding : 7;
  uint32_t vsrc0 : 8;
  uint32_t sdst : 7;
  uint32_t sd : 1;
  uint32_t src0_sel : 3;
  uint32_t src0_sext : 1;
  uint32_t src0_neg : 1;
  uint32_t src0_abs : 1;
  uint32_t pad_54 : 1;
  uint32_t s0 : 1;
  uint32_t src1_sel : 3;
  uint32_t src1_sext : 1;
  uint32_t src1_neg : 1;
  uint32_t src1_abs : 1;
  uint32_t pad_62 : 1;
  uint32_t s1 : 1;
};

} // namespace cdna3
} // namespace rocjitsu

#endif // ROCJITSU_ISA_ARCH_AMDGPU_CDNA3_MACHINE_INSTS_H_
