 1
矽基材新異電蝕製程之開發及其光電特性之應用研究(I) 
Si-based Novel Electrolysis Processing, Optic-Electrical Properties and Applications 
計畫編號：NSC 96-2221-E-129-012 
執行期間：96 年 8 月 1 日 至 97 年 7 月 31 日 
主持人：林嘉洤 聖約翰科技大學 電子工程系 教授 
 
一、 摘要 
A、中文摘要 
由於多孔矽(PS)具有高表面積/體積比，以
及常態下表面易於氧化的特性，最早曾被運用
於絕緣技術，於 1970 年代被廣泛地應用於 SOI
的技術上。1981 年，Kazuo Imai 提出 FIPOS
技術，將多孔矽氧化以達到絕緣目的。這種方
法是利用高溫下進行氧化作用，由於其多孔矽
與空氣接觸的表面積增加，多孔矽層可迅速氧
化形成多孔氧化矽。P 型矽基板中將 N 型區域
包圍會形成絕緣島的應用價值。除此之外，多
孔矽在光電方面的應用價值極廣。 
另一方面，半導體的發光元件或光敏元件
大部份集中於化合物半導體材料；而且，矽(Si)
材料由於間接能隙特質的缺憾使其在發光特
性上一直無法有良好的表現。然而，成本低且
與 IC 製程整合的優勢卻使矽基材的發光一直
令人期待。本計畫將以主持人近年所初步成功
研發的新異電蝕製程，在矽基材上開發相關的
光電特性，並應用至光電整合系統技術。其中
所引用的技術，是將矽基材以特殊電蝕方式，
把矽塊材蝕刻出規則的奈米級孔洞或矽柱，改
變其能帶結構，進而發出室溫下的可見光。此
外，這一項奈米材料與結構的突破，亦可使矽
提高其介電能力，並應用於高絕緣材料的範
疇，可使半導體元件朝向更高集積度發展。本
研究形成的奈米矽柱(Nano Si wire)可經由適
當地週期性調變其電流密度、氫氟酸溶度或有
無照光等蝕刻參數，調整其幾何形狀；此結構
亦可輕易地藉著照光或調變蝕刻參數等方式
改變奈米矽柱之週期與長寬比，造成相對應薄
膜結構的改變，並使發光波長亦隨之變化。同
時將以多孔薄膜與奈米矽柱在微電子元件及
光電元件的應用研究為主題，以超臨界流體技
術(Supercritical fluid, SCF)來改善多孔薄膜與
金屬的界面電阻，開發此奈米多孔膜與奈米金
屬微粒之新製程，增加多孔矽在元件上的應用
價值。 
B、英文摘要 
As we know, porous silicon (PS) structures 
consisting of many pores and pillars are widely 
used to yield efficient visible photoluminescence 
(PL) at room temperature. For p-type Si, the 
holes are the majority charge carriers, so the 
p-type PS (p-PS) layers are fairly easily 
produced. Conversely, n-type PS (n-PS) is very 
difficult to form, as a result of the lack of holes. 
Previously, most of the research done on PS has 
been made on hole-rich p-type Si. However, the 
control of n-PS is always required, for example, 
in light emitting diode (LED) technology and 
microelectronic technology. Up till now, to get 
an n-PS layer, illumination has still been the 
popular way (even indispensable way) to 
generate the holes required in the 
electrochemical etching process on the hole-poor 
n-type samples. 
In this study, we focus on the techniques of 
PS formation. Two new approaches for the 
fabrication of n-type porous silicon layer are 
proposed. In addition, these new techniques are 
also explored to overcome the high contact 
resistances in metal-PS contacts. Therefore, the 
pores and the pillars can be controlled. The 
present methods of PS formation would provide 
an effective and simple way for future 
developments of optoelectronic devices and 
Si-based microelectronic devices due to its novel 
structures and simple fabrication process. 
二、 計畫的緣由與目的 
在半導體工業發達的今日，整合性的 IC
是發展的重要趨勢；而在光電積體電路方面，
對目前技術最成熟的矽半導體來說，則因單晶
 3
刻，在一均勻摻雜的矽基板上利用週期性改變
蝕刻參數而製成。 
外加磁場電解方式主要是將外加電極從
圖一的蝕刻槽上移除，另外加入磁場對 N-type 
矽晶片進行蝕刻，實驗設計如圖二所示，X 方
向加上磁場、Z 方向加上電流。蝕刻成功最主
要是藉著外加磁場使 N-type 矽晶片裡的電子
被驅趕於被蝕刻面的另一端，相對電洞則會聚
集於另一面，這樣則可達到電洞趨於被蝕刻
面，以利於被蝕刻。圖三所示為外加磁場蝕刻
N-type 矽晶片後所產生的 SEM 正面圖，蝕刻
有著明顯的分布，由正極向負極優層次的遞
減；圖四是外加磁場蝕刻 N-type 矽晶片側面
圖，更可以發現矽晶片被蝕刻程度的不同有著
明顯變化。外加磁場蝕刻法的主要優點：1.不
需垂直電場 2.蝕刻溶液只需覆蓋蝕刻區即
可，可大量減少耗材成本並環保 3.不需有黃金
當陽極，減少耗材的浪費 4.蝕刻反應進行時，
反應溫和，不會有大量氣泡產生等優點。 
 
圖二、垂直電場外加磁場電解蝕刻之設備圖 
 
圖三、外加磁場蝕刻產生PS 之SEM 正面圖 
 
圖四、外加磁場電解蝕刻PS之SEM側面圖 
本計劃提出之第二種電蝕製程，主要是利用具
有 P-N junction 的矽基板(P/N-Si)於順偏下進
行蝕刻，希望藉由 P-N junction 中的順偏(如圖
五所示)，改善 N 型矽基板較難蝕刻的結果。 
圖六所示為分別對 N-Si 及 P/N-Si 電解蝕
刻所產生 PS 的 SEM 圖，圖中可以看到 P/N-Si 
的矽晶片，形成多孔矽之孔洞較小，孔隙較密
集。主因是在順向電壓下，電池的正端吸引電
子，排斥電洞，電池的負端吸引電洞，排斥電
子，使得 P-type 中的電洞不斷越過 P-N 接合面
到 N-type 中，與電子結合，如此一來，電子
電洞在接合面所受到的能量障壁越來越低，空
乏區寬度也因而變小，最後終而消失，而使得
電洞可源源不絕的供應，用以提供反應，進而
獲得不同於一般的多孔矽結構。 
 
 
圖五、電解蝕刻P/N-Si之示意圖 
圖七是藉由電解蝕刻 N-Si 及 P/N-Si 多孔
矽試片之光激發光圖 (PL)，可以發現 P-N 
junction的所形成的多孔矽試片具有較大的PL 
峰值及峰值藍移現象產生，主要是因為多孔矽
之孔洞較小，孔隙較密集及蝕刻深度較深導致
之現象。 
 5
[9] T. Taiercio, M. Dihan, E. Massone, A. M. Gue, B. 
Fraisse, A. Foucaran, Thin Solid Films 255, 310 
(1995) 
[10] D. J. Lockwoodm, G. C. Aers, L.B. Allard, B. 
Bryskiewicz, S. Charbonneau, D. C. Houghton, J. 
P. McCaffrey, and A. Wang, Can. J. Phys. 70, 
1184 (1992) 
[11] J. R. Proot, C. Delerue, and G. Allen, Appl. Phys. 
Lett. 61, 1948 (1992) 
[12] G. Zhao,Y. HUNG and M. BAO, Sensors and 
Actuators. A21-A23, 840 (1990) 
[13] R. C. Anderson, R. S. Muller and Charles 
A21-A23, 835 (1990) 
[14] T. Unagami and K. Kato, Trans. IEE Jap. 98-A, 
15 (1978) 
[15] J. C. Lin, W. C. Tsai, and W. S. Lee, 
Nanotechnology 17, 2968 (2006) 
[16] J. C. Lin, P. W. Lee, and W. C. Tsai, Appl. Phys. 
Lett. 89, 121119 (2006) 
[17] J. C. Lin, W. L. Chen, and W. C. Tsai, Opt. 
Express 14, 9764 (2006) 
[18] C. T. Hseih, J. M. Chen, H. H. Lin, and H. C. 
Shih, Appl. Phys. Lett. 83, 3383 (2003) 
[19] J. J. Li, W. T. Zheng, Z. S. Jin, X. Wang, H. J. 
Bian, G. R. Gu, Y. N. Zhao, S. H. Meng, X. D. 
He, and J. C. Han, J. Vac. Sci. Technol. B 21, 
2382 (2003) 
六、 計畫成果自評（含已發表之成果） 
本計劃達成計畫所擬訂之預期目標；其相
關研究結果，分別發表於 Applied Physics 
Letters (SCI, Impact factor=3.596@2007), 
Optics Express (SCI, Impact factor 
=3.709@2007), Nanotechnology (SCI, Impact 
factor=3.310@2007), Electro- chemistry 
Communications (SCI, Impact factor 
=4.186@2007) ......等 SCI 重點期刊。另有 12
篇較為知名之國際研討會論文發表。 
A、已發表之SCI論文 
1. J. C. Lin*, P. W. Lee, and W. C. Tsai, 
“Manufacturing Method for N-type Porous Silicon 
Based on Hall Effect without Illumination,＂ Applied 
Physics Letter, Vol. 89, No. 12, pp. 121119-121121, 
2006. 
2. J. C. Lin*, W. L. Chen, and W. C. Tsai, 
“Photoluminescence from N-type Porous Silicon 
Layer Enhanced by a Forward-Biased NP-Junction,＂ 
Optics Express, Vol. 14, No. 21, pp. 9764-9769, 
2006. 
3. J. C. Lin*, W. C. Tsai and W. S. Lee, “The 
Improved Electrical Contact Between a Metal and 
Porous Silicon by Deposition Using a Supercritical 
Fluid,＂ Nanotechnology, Vol. 17, pp. 2968-2971, 
2006. 
4. J. C. Lin*, W. C. Tsai, and W. L. Chen, “Light- 
Emission and Negative-Differential-Conductance of 
N-Type Nanoporous Silicon with Buried P-Layer 
Assistance,＂ Appl. Phys. Lett., Vol. 90, pp. 1-4, 
2007.  
5. J. C. Lin*, W. C. Tsai, and P. W. Lee, “The 
Enhancement of Photoluminescence of N-Type 
Porous Silicon by Hall-Effect Assistance during 
Electro- chemical Anodization, ＂ Electrochemistry 
Com- munications, Vol. 9, pp. 449–453, 2007.  
6. J. C. Lin*, H. T. Hou, and W. C. Tsai, “A Mask- 
Free Method of Patterned Porous Silicon Formation 
by a Localized Electrical Field,＂ Microelectronic 
Engineering, Vol. 84, pp. 336-339, 2007 
7. J. C. Lin*, Y. C. Chen, W. C. Tsai, and P. Y. Yang, 
“Structure Design Criteria of Dual-Channel High 
Mobility Electron Transistors, ＂  Solid State 
Electronics, Vol.51, pp. 42-46, 2007.  
8. J. C. Lin*, W. C. Tsai, and W. L. Chen, “Disperse 
Pipe Trench on Silicon by Electrochemical Etching 
with Pulsed Voltage or Pulsed Illumination, ＂ 
Electronics Lett., Vol. 43, No. 4, pp. 247-248, Feb. 
2007. 
B、已發表之研討會論文 
1. J. C. Lin, W.C. Tsai, H. T. Hou and S. J. Wang “A 
Maskless Method of Patterned Porous Silicon 
Formation by a Localized Electrical Field,”2008 
International Conference on Solid State Devices and 
Materials (SSDM 2008), Tsukuba, Ibaraki, Japan, 
Sept. 23-26, 2008. 
2. J. C. Lin, W.C. Tsai, K.M. Huangc and S.J. Wang 
“Porous Silicon Fabrication for Visible Light 
Emissions and its White Light Responses,”2008 
International Conference on Solid State Devices and 
Materials (SSDM 2008), Tsukuba, Ibaraki, Japan, 
Sept. 23-26, 2008. (Oral Presentation) 
3. J. C. Lin, C. H. Fu, and H. T. Hou, “鈦膜厚度對多孔
矽光電特性之影響研究 ,” Optics and Photonics 
Taiwan 2007 (OPT 2007), p. 77 (AP121), November 
30–December 1, 2007. 
4. J. C. Lin*, J. W. Chen, and H. T. Hou, “使用加熱
電化學蝕刻的光激發光結構 , ＂  Optics and 
Photonics Taiwan 2007 (OPT 2007), p. 81 (AP157), 
November 30–December 1, 2007. 
5. J. C. Lin* and K. M. Huang, 超常溫蝕刻之N-type多
孔矽及微結構分析之研究, 2007Material Research 
Science (MRS 2007), p. 197, November 16-17, 2007.  
 2
z 註冊費，Regular (not student)為 JPN 50,000 元，價錢頗高。但會場設施完善，接待良好。 
z 本研討會共分 13 主題，參加人數約 1000 多人，發表之論文數 500 多篇。 
z 會議資料細目： 
1. Extended Abstracts  
   of the 2008 International Conference On Solid State Devices and Materials (共 1202 頁)。 
2. The 40th Anniversary of International Conference on Solid State Devices and Materials  
   (共 203 頁) 
3. DVD of the SSDM2008 (The 40th Anniversary)。 
 
二、與會心得 
z International Conference on Solid State Devices and Materials 為日本每年一度的固態電子元
件與材料會議，與會的人數很多，大多來自亞洲各國。此次更為 40 週年，因此更為盛大。 
z 此研討會為 JJAP 協會所辦，本研討會優質論文可轉投至 JJAP。 
z 日本研究者在發問過程中，顯然光電實務經驗不錯，因此也交流不少新觀念。 
z 日本所主辦的活動相當細心且認真，對於初到的學者有很好的導引與接待。 
z 所有資料與流程都簡明清楚，值得學習。 
z 會議場地非常現代化，可由許多導覽螢幕知曉各會議廳的狀況，非常有效率。 
z 對於單鎗投影機與筆記型電腦的相容問題，承辦單位也作了很好的設計與安排，避免了許
多機器不相容造成會議時間延宕的問題，值得效法。 
z 日本各地的潔淨與秩序，相當令人敬佩。 
z 該會議的服務同學(大學生)相當有禮貌且敬業，總保持微笑與禮貌，這使得會議令人愉悅。 
z 此研討會的流程、接待與內容，可圈可點，值得國內相關學者參加。 
z 更感謝國科會的經費補助使本研究成果得以在國外發表。 
