INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/usuario/Desktop/GIT/Proyecto_prueba2/Proyecto_prueba2.sim/sim_1/synth/func/xsim/ALU_suma_TB_func_synth.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module ALU_suma
INFO: [VRFC 10-311] analyzing module glbl
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/usuario/Desktop/GIT/Proyecto_prueba2/Proyecto_prueba2.srcs/sim_1/new/ALU_suma_TB.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module ALU_suma_TB
