TimeQuest Timing Analyzer report for vgasync
Mon Jun  1 18:37:02 2015
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'comb_4|altpll_0|sd1|pll7|clk[0]'
 13. Slow 1200mV 85C Model Hold: 'comb_4|altpll_0|sd1|pll7|clk[0]'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 'CLOCK_50'
 15. Slow 1200mV 85C Model Minimum Pulse Width: 'comb_4|altpll_0|sd1|pll7|clk[0]'
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Slow 1200mV 85C Model Metastability Report
 19. Slow 1200mV 0C Model Fmax Summary
 20. Slow 1200mV 0C Model Setup Summary
 21. Slow 1200mV 0C Model Hold Summary
 22. Slow 1200mV 0C Model Recovery Summary
 23. Slow 1200mV 0C Model Removal Summary
 24. Slow 1200mV 0C Model Minimum Pulse Width Summary
 25. Slow 1200mV 0C Model Setup: 'comb_4|altpll_0|sd1|pll7|clk[0]'
 26. Slow 1200mV 0C Model Hold: 'comb_4|altpll_0|sd1|pll7|clk[0]'
 27. Slow 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'
 28. Slow 1200mV 0C Model Minimum Pulse Width: 'comb_4|altpll_0|sd1|pll7|clk[0]'
 29. Clock to Output Times
 30. Minimum Clock to Output Times
 31. Slow 1200mV 0C Model Metastability Report
 32. Fast 1200mV 0C Model Setup Summary
 33. Fast 1200mV 0C Model Hold Summary
 34. Fast 1200mV 0C Model Recovery Summary
 35. Fast 1200mV 0C Model Removal Summary
 36. Fast 1200mV 0C Model Minimum Pulse Width Summary
 37. Fast 1200mV 0C Model Setup: 'comb_4|altpll_0|sd1|pll7|clk[0]'
 38. Fast 1200mV 0C Model Hold: 'comb_4|altpll_0|sd1|pll7|clk[0]'
 39. Fast 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'
 40. Fast 1200mV 0C Model Minimum Pulse Width: 'comb_4|altpll_0|sd1|pll7|clk[0]'
 41. Clock to Output Times
 42. Minimum Clock to Output Times
 43. Fast 1200mV 0C Model Metastability Report
 44. Multicorner Timing Analysis Summary
 45. Clock to Output Times
 46. Minimum Clock to Output Times
 47. Board Trace Model Assignments
 48. Input Transition Times
 49. Slow Corner Signal Integrity Metrics
 50. Fast Corner Signal Integrity Metrics
 51. Setup Transfers
 52. Hold Transfers
 53. Report TCCS
 54. Report RSKM
 55. Unconstrained Paths
 56. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; vgasync                                                           ;
; Device Family      ; Cyclone III                                                       ;
; Device Name        ; EP3C16F484C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Enabled                                                           ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                             ;
+---------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+-----------------------------------+-------------------------------------+
; Clock Name                      ; Type      ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master   ; Source                            ; Targets                             ;
+---------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+-----------------------------------+-------------------------------------+
; CLOCK_50                        ; Base      ; 20.000 ; 50.0 MHz  ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;          ;                                   ; { CLOCK_50 }                        ;
; comb_4|altpll_0|sd1|pll7|clk[0] ; Generated ; 39.729 ; 25.17 MHz ; 0.000 ; 19.864 ; 50.00      ; 147       ; 74          ;       ;        ;           ;            ; false    ; CLOCK_50 ; comb_4|altpll_0|sd1|pll7|inclk[0] ; { comb_4|altpll_0|sd1|pll7|clk[0] } ;
+---------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+-----------------------------------+-------------------------------------+


+----------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                   ;
+-----------+-----------------+---------------------------------+------+
; Fmax      ; Restricted Fmax ; Clock Name                      ; Note ;
+-----------+-----------------+---------------------------------+------+
; 24.54 MHz ; 24.54 MHz       ; comb_4|altpll_0|sd1|pll7|clk[0] ;      ;
+-----------+-----------------+---------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+----------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                      ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; comb_4|altpll_0|sd1|pll7|clk[0] ; -1.016 ; -11.298       ;
+---------------------------------+--------+---------------+


+---------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                      ;
+---------------------------------+-------+---------------+
; Clock                           ; Slack ; End Point TNS ;
+---------------------------------+-------+---------------+
; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.359 ; 0.000         ;
+---------------------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+----------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary        ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; CLOCK_50                        ; 9.740  ; 0.000         ;
; comb_4|altpll_0|sd1|pll7|clk[0] ; 19.618 ; 0.000         ;
+---------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'comb_4|altpll_0|sd1|pll7|clk[0]'                                                                                                                    ;
+--------+--------------------------------+----------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                    ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+----------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; -1.016 ; vga_frame:comb_5|clock_num[19] ; vga_frame:comb_5|VGA_VS[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.126     ; 40.519     ;
; -0.939 ; vga_frame:comb_5|clock_num[19] ; vga_frame:comb_5|VGA_R[3]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.134     ; 40.434     ;
; -0.939 ; vga_frame:comb_5|clock_num[19] ; vga_frame:comb_5|VGA_G[2]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.134     ; 40.434     ;
; -0.939 ; vga_frame:comb_5|clock_num[19] ; vga_frame:comb_5|VGA_B[3]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.134     ; 40.434     ;
; -0.939 ; vga_frame:comb_5|clock_num[20] ; vga_frame:comb_5|VGA_VS[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.126     ; 40.442     ;
; -0.927 ; vga_frame:comb_5|clock_num[19] ; vga_frame:comb_5|VGA_B[0]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.128     ; 40.428     ;
; -0.927 ; vga_frame:comb_5|clock_num[19] ; vga_frame:comb_5|VGA_B[1]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.128     ; 40.428     ;
; -0.927 ; vga_frame:comb_5|clock_num[19] ; vga_frame:comb_5|VGA_B[2]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.128     ; 40.428     ;
; -0.901 ; vga_frame:comb_5|clock_num[19] ; vga_frame:comb_5|VGA_G[1]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.126     ; 40.404     ;
; -0.900 ; vga_frame:comb_5|clock_num[19] ; vga_frame:comb_5|VGA_R[0]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.128     ; 40.401     ;
; -0.898 ; vga_frame:comb_5|clock_num[21] ; vga_frame:comb_5|VGA_VS[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.126     ; 40.401     ;
; -0.869 ; vga_frame:comb_5|clock_num[20] ; vga_frame:comb_5|VGA_R[3]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.134     ; 40.364     ;
; -0.869 ; vga_frame:comb_5|clock_num[20] ; vga_frame:comb_5|VGA_G[2]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.134     ; 40.364     ;
; -0.869 ; vga_frame:comb_5|clock_num[20] ; vga_frame:comb_5|VGA_B[3]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.134     ; 40.364     ;
; -0.857 ; vga_frame:comb_5|clock_num[20] ; vga_frame:comb_5|VGA_B[0]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.128     ; 40.358     ;
; -0.857 ; vga_frame:comb_5|clock_num[20] ; vga_frame:comb_5|VGA_B[1]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.128     ; 40.358     ;
; -0.857 ; vga_frame:comb_5|clock_num[20] ; vga_frame:comb_5|VGA_B[2]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.128     ; 40.358     ;
; -0.831 ; vga_frame:comb_5|clock_num[20] ; vga_frame:comb_5|VGA_G[1]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.126     ; 40.334     ;
; -0.830 ; vga_frame:comb_5|clock_num[20] ; vga_frame:comb_5|VGA_R[0]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.128     ; 40.331     ;
; -0.825 ; vga_frame:comb_5|clock_num[21] ; vga_frame:comb_5|VGA_R[3]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.134     ; 40.320     ;
; -0.825 ; vga_frame:comb_5|clock_num[21] ; vga_frame:comb_5|VGA_G[2]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.134     ; 40.320     ;
; -0.825 ; vga_frame:comb_5|clock_num[21] ; vga_frame:comb_5|VGA_B[3]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.134     ; 40.320     ;
; -0.820 ; vga_frame:comb_5|clock_num[22] ; vga_frame:comb_5|VGA_VS[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.126     ; 40.323     ;
; -0.813 ; vga_frame:comb_5|clock_num[21] ; vga_frame:comb_5|VGA_B[0]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.128     ; 40.314     ;
; -0.813 ; vga_frame:comb_5|clock_num[21] ; vga_frame:comb_5|VGA_B[1]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.128     ; 40.314     ;
; -0.813 ; vga_frame:comb_5|clock_num[21] ; vga_frame:comb_5|VGA_B[2]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.128     ; 40.314     ;
; -0.787 ; vga_frame:comb_5|clock_num[21] ; vga_frame:comb_5|VGA_G[1]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.126     ; 40.290     ;
; -0.786 ; vga_frame:comb_5|clock_num[21] ; vga_frame:comb_5|VGA_R[0]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.128     ; 40.287     ;
; -0.785 ; vga_frame:comb_5|clock_num[23] ; vga_frame:comb_5|VGA_VS[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.126     ; 40.288     ;
; -0.757 ; vga_frame:comb_5|clock_num[22] ; vga_frame:comb_5|VGA_R[3]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.134     ; 40.252     ;
; -0.757 ; vga_frame:comb_5|clock_num[22] ; vga_frame:comb_5|VGA_G[2]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.134     ; 40.252     ;
; -0.757 ; vga_frame:comb_5|clock_num[22] ; vga_frame:comb_5|VGA_B[3]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.134     ; 40.252     ;
; -0.745 ; vga_frame:comb_5|clock_num[22] ; vga_frame:comb_5|VGA_B[0]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.128     ; 40.246     ;
; -0.745 ; vga_frame:comb_5|clock_num[22] ; vga_frame:comb_5|VGA_B[1]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.128     ; 40.246     ;
; -0.745 ; vga_frame:comb_5|clock_num[22] ; vga_frame:comb_5|VGA_B[2]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.128     ; 40.246     ;
; -0.719 ; vga_frame:comb_5|clock_num[22] ; vga_frame:comb_5|VGA_G[1]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.126     ; 40.222     ;
; -0.718 ; vga_frame:comb_5|clock_num[22] ; vga_frame:comb_5|VGA_R[0]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.128     ; 40.219     ;
; -0.708 ; vga_frame:comb_5|clock_num[23] ; vga_frame:comb_5|VGA_R[3]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.134     ; 40.203     ;
; -0.708 ; vga_frame:comb_5|clock_num[23] ; vga_frame:comb_5|VGA_G[2]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.134     ; 40.203     ;
; -0.708 ; vga_frame:comb_5|clock_num[23] ; vga_frame:comb_5|VGA_B[3]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.134     ; 40.203     ;
; -0.696 ; vga_frame:comb_5|clock_num[23] ; vga_frame:comb_5|VGA_B[0]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.128     ; 40.197     ;
; -0.696 ; vga_frame:comb_5|clock_num[23] ; vga_frame:comb_5|VGA_B[1]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.128     ; 40.197     ;
; -0.696 ; vga_frame:comb_5|clock_num[23] ; vga_frame:comb_5|VGA_B[2]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.128     ; 40.197     ;
; -0.670 ; vga_frame:comb_5|clock_num[23] ; vga_frame:comb_5|VGA_G[1]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.126     ; 40.173     ;
; -0.669 ; vga_frame:comb_5|clock_num[23] ; vga_frame:comb_5|VGA_R[0]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.128     ; 40.170     ;
; -0.650 ; vga_frame:comb_5|clock_num[19] ; vga_frame:comb_5|VGA_R[1]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.123     ; 40.156     ;
; -0.624 ; vga_frame:comb_5|clock_num[19] ; vga_frame:comb_5|VGA_R[2]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.130     ; 40.123     ;
; -0.619 ; vga_frame:comb_5|clock_num[19] ; vga_frame:comb_5|VGA_G[0]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.130     ; 40.118     ;
; -0.619 ; vga_frame:comb_5|clock_num[19] ; vga_frame:comb_5|VGA_G[3]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.130     ; 40.118     ;
; -0.580 ; vga_frame:comb_5|clock_num[20] ; vga_frame:comb_5|VGA_R[1]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.123     ; 40.086     ;
; -0.554 ; vga_frame:comb_5|clock_num[20] ; vga_frame:comb_5|VGA_R[2]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.130     ; 40.053     ;
; -0.549 ; vga_frame:comb_5|clock_num[20] ; vga_frame:comb_5|VGA_G[0]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.130     ; 40.048     ;
; -0.549 ; vga_frame:comb_5|clock_num[20] ; vga_frame:comb_5|VGA_G[3]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.130     ; 40.048     ;
; -0.536 ; vga_frame:comb_5|clock_num[21] ; vga_frame:comb_5|VGA_R[1]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.123     ; 40.042     ;
; -0.510 ; vga_frame:comb_5|clock_num[21] ; vga_frame:comb_5|VGA_R[2]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.130     ; 40.009     ;
; -0.505 ; vga_frame:comb_5|clock_num[21] ; vga_frame:comb_5|VGA_G[0]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.130     ; 40.004     ;
; -0.505 ; vga_frame:comb_5|clock_num[21] ; vga_frame:comb_5|VGA_G[3]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.130     ; 40.004     ;
; -0.468 ; vga_frame:comb_5|clock_num[22] ; vga_frame:comb_5|VGA_R[1]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.123     ; 39.974     ;
; -0.442 ; vga_frame:comb_5|clock_num[22] ; vga_frame:comb_5|VGA_R[2]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.130     ; 39.941     ;
; -0.437 ; vga_frame:comb_5|clock_num[22] ; vga_frame:comb_5|VGA_G[0]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.130     ; 39.936     ;
; -0.437 ; vga_frame:comb_5|clock_num[22] ; vga_frame:comb_5|VGA_G[3]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.130     ; 39.936     ;
; -0.419 ; vga_frame:comb_5|clock_num[23] ; vga_frame:comb_5|VGA_R[1]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.123     ; 39.925     ;
; -0.393 ; vga_frame:comb_5|clock_num[23] ; vga_frame:comb_5|VGA_R[2]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.130     ; 39.892     ;
; -0.388 ; vga_frame:comb_5|clock_num[23] ; vga_frame:comb_5|VGA_G[0]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.130     ; 39.887     ;
; -0.388 ; vga_frame:comb_5|clock_num[23] ; vga_frame:comb_5|VGA_G[3]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.130     ; 39.887     ;
; -0.371 ; vga_frame:comb_5|clock_num[19] ; vga_frame:comb_5|VGA_HS[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.126     ; 39.874     ;
; -0.301 ; vga_frame:comb_5|clock_num[20] ; vga_frame:comb_5|VGA_HS[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.126     ; 39.804     ;
; -0.257 ; vga_frame:comb_5|clock_num[21] ; vga_frame:comb_5|VGA_HS[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.126     ; 39.760     ;
; -0.189 ; vga_frame:comb_5|clock_num[22] ; vga_frame:comb_5|VGA_HS[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.126     ; 39.692     ;
; -0.140 ; vga_frame:comb_5|clock_num[23] ; vga_frame:comb_5|VGA_HS[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.126     ; 39.643     ;
; 0.566  ; vga_frame:comb_5|clock_num[18] ; vga_frame:comb_5|VGA_VS[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.123     ; 38.940     ;
; 0.699  ; vga_frame:comb_5|clock_num[18] ; vga_frame:comb_5|VGA_R[3]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.131     ; 38.799     ;
; 0.699  ; vga_frame:comb_5|clock_num[18] ; vga_frame:comb_5|VGA_G[2]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.131     ; 38.799     ;
; 0.699  ; vga_frame:comb_5|clock_num[18] ; vga_frame:comb_5|VGA_B[3]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.131     ; 38.799     ;
; 0.711  ; vga_frame:comb_5|clock_num[18] ; vga_frame:comb_5|VGA_B[0]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.125     ; 38.793     ;
; 0.711  ; vga_frame:comb_5|clock_num[18] ; vga_frame:comb_5|VGA_B[1]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.125     ; 38.793     ;
; 0.711  ; vga_frame:comb_5|clock_num[18] ; vga_frame:comb_5|VGA_B[2]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.125     ; 38.793     ;
; 0.737  ; vga_frame:comb_5|clock_num[18] ; vga_frame:comb_5|VGA_G[1]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.123     ; 38.769     ;
; 0.738  ; vga_frame:comb_5|clock_num[18] ; vga_frame:comb_5|VGA_R[0]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.125     ; 38.766     ;
; 0.988  ; vga_frame:comb_5|clock_num[18] ; vga_frame:comb_5|VGA_R[1]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.120     ; 38.521     ;
; 1.014  ; vga_frame:comb_5|clock_num[18] ; vga_frame:comb_5|VGA_R[2]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.127     ; 38.488     ;
; 1.019  ; vga_frame:comb_5|clock_num[18] ; vga_frame:comb_5|VGA_G[0]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.127     ; 38.483     ;
; 1.019  ; vga_frame:comb_5|clock_num[18] ; vga_frame:comb_5|VGA_G[3]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.127     ; 38.483     ;
; 1.267  ; vga_frame:comb_5|clock_num[18] ; vga_frame:comb_5|VGA_HS[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.123     ; 38.239     ;
; 2.320  ; vga_frame:comb_5|clock_num[17] ; vga_frame:comb_5|VGA_VS[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.123     ; 37.186     ;
; 3.105  ; vga_frame:comb_5|clock_num[17] ; vga_frame:comb_5|VGA_R[3]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.131     ; 36.393     ;
; 3.105  ; vga_frame:comb_5|clock_num[17] ; vga_frame:comb_5|VGA_G[2]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.131     ; 36.393     ;
; 3.105  ; vga_frame:comb_5|clock_num[17] ; vga_frame:comb_5|VGA_B[3]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.131     ; 36.393     ;
; 3.117  ; vga_frame:comb_5|clock_num[17] ; vga_frame:comb_5|VGA_B[0]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.125     ; 36.387     ;
; 3.117  ; vga_frame:comb_5|clock_num[17] ; vga_frame:comb_5|VGA_B[1]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.125     ; 36.387     ;
; 3.117  ; vga_frame:comb_5|clock_num[17] ; vga_frame:comb_5|VGA_B[2]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.125     ; 36.387     ;
; 3.143  ; vga_frame:comb_5|clock_num[17] ; vga_frame:comb_5|VGA_G[1]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.123     ; 36.363     ;
; 3.144  ; vga_frame:comb_5|clock_num[17] ; vga_frame:comb_5|VGA_R[0]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.125     ; 36.360     ;
; 3.394  ; vga_frame:comb_5|clock_num[17] ; vga_frame:comb_5|VGA_R[1]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.120     ; 36.115     ;
; 3.420  ; vga_frame:comb_5|clock_num[17] ; vga_frame:comb_5|VGA_R[2]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.127     ; 36.082     ;
; 3.425  ; vga_frame:comb_5|clock_num[17] ; vga_frame:comb_5|VGA_G[0]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.127     ; 36.077     ;
; 3.425  ; vga_frame:comb_5|clock_num[17] ; vga_frame:comb_5|VGA_G[3]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.127     ; 36.077     ;
; 3.673  ; vga_frame:comb_5|clock_num[17] ; vga_frame:comb_5|VGA_HS[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.123     ; 35.833     ;
; 4.219  ; vga_frame:comb_5|clock_num[16] ; vga_frame:comb_5|VGA_R[3]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.131     ; 35.279     ;
; 4.219  ; vga_frame:comb_5|clock_num[16] ; vga_frame:comb_5|VGA_G[2]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.131     ; 35.279     ;
+--------+--------------------------------+----------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'comb_4|altpll_0|sd1|pll7|clk[0]'                                                                                                                        ;
+-------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.359 ; vga_frame:comb_5|bw[2]         ; vga_frame:comb_5|bw[2]         ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.061      ; 0.577      ;
; 0.558 ; vga_frame:comb_5|clock_num[2]  ; vga_frame:comb_5|clock_num[2]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.061      ; 0.776      ;
; 0.560 ; vga_frame:comb_5|clock_num[3]  ; vga_frame:comb_5|clock_num[3]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.061      ; 0.778      ;
; 0.568 ; vga_frame:comb_5|clock_num[9]  ; vga_frame:comb_5|clock_num[9]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.061      ; 0.786      ;
; 0.570 ; vga_frame:comb_5|clock_num[1]  ; vga_frame:comb_5|clock_num[1]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.061      ; 0.788      ;
; 0.574 ; vga_frame:comb_5|clock_num[4]  ; vga_frame:comb_5|clock_num[4]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.061      ; 0.792      ;
; 0.582 ; vga_frame:comb_5|clock_num[6]  ; vga_frame:comb_5|clock_num[6]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.061      ; 0.800      ;
; 0.698 ; vga_frame:comb_5|clock_num[5]  ; vga_frame:comb_5|clock_num[5]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.061      ; 0.916      ;
; 0.834 ; vga_frame:comb_5|clock_num[3]  ; vga_frame:comb_5|clock_num[4]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.061      ; 1.052      ;
; 0.845 ; vga_frame:comb_5|clock_num[1]  ; vga_frame:comb_5|clock_num[2]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.061      ; 1.063      ;
; 0.846 ; vga_frame:comb_5|clock_num[2]  ; vga_frame:comb_5|clock_num[3]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.061      ; 1.064      ;
; 0.848 ; vga_frame:comb_5|clock_num[2]  ; vga_frame:comb_5|clock_num[4]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.061      ; 1.066      ;
; 0.861 ; vga_frame:comb_5|clock_num[4]  ; vga_frame:comb_5|clock_num[5]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.061      ; 1.079      ;
; 0.863 ; vga_frame:comb_5|clock_num[4]  ; vga_frame:comb_5|clock_num[6]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.061      ; 1.081      ;
; 0.877 ; vga_frame:comb_5|clock_num[12] ; vga_frame:comb_5|clock_num[12] ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.061      ; 1.095      ;
; 0.944 ; vga_frame:comb_5|clock_num[3]  ; vga_frame:comb_5|clock_num[5]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.061      ; 1.162      ;
; 0.946 ; vga_frame:comb_5|clock_num[3]  ; vga_frame:comb_5|clock_num[6]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.061      ; 1.164      ;
; 0.955 ; vga_frame:comb_5|clock_num[1]  ; vga_frame:comb_5|clock_num[3]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.061      ; 1.173      ;
; 0.957 ; vga_frame:comb_5|clock_num[1]  ; vga_frame:comb_5|clock_num[4]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.061      ; 1.175      ;
; 0.958 ; vga_frame:comb_5|clock_num[2]  ; vga_frame:comb_5|clock_num[5]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.061      ; 1.176      ;
; 0.960 ; vga_frame:comb_5|clock_num[2]  ; vga_frame:comb_5|clock_num[6]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.061      ; 1.178      ;
; 0.973 ; vga_frame:comb_5|clock_num[5]  ; vga_frame:comb_5|clock_num[6]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.061      ; 1.191      ;
; 0.981 ; vga_frame:comb_5|clock_num[6]  ; vga_frame:comb_5|clock_num[9]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.061      ; 1.199      ;
; 0.987 ; vga_frame:comb_5|clock_num[0]  ; vga_frame:comb_5|clock_num[1]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.062      ; 1.206      ;
; 0.989 ; vga_frame:comb_5|clock_num[0]  ; vga_frame:comb_5|clock_num[2]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.062      ; 1.208      ;
; 1.012 ; vga_frame:comb_5|clock_num[16] ; vga_frame:comb_5|clock_num[16] ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.061      ; 1.230      ;
; 1.067 ; vga_frame:comb_5|clock_num[1]  ; vga_frame:comb_5|clock_num[5]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.061      ; 1.285      ;
; 1.069 ; vga_frame:comb_5|clock_num[1]  ; vga_frame:comb_5|clock_num[6]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.061      ; 1.287      ;
; 1.085 ; vga_frame:comb_5|clock_num[4]  ; vga_frame:comb_5|clock_num[9]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.061      ; 1.303      ;
; 1.099 ; vga_frame:comb_5|clock_num[0]  ; vga_frame:comb_5|clock_num[3]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.062      ; 1.318      ;
; 1.101 ; vga_frame:comb_5|clock_num[0]  ; vga_frame:comb_5|clock_num[4]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.062      ; 1.320      ;
; 1.131 ; vga_frame:comb_5|clock_num[0]  ; vga_frame:comb_5|clock_num[0]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.061      ; 1.349      ;
; 1.134 ; vga_frame:comb_5|clock_num[7]  ; vga_frame:comb_5|clock_num[9]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.062      ; 1.353      ;
; 1.148 ; vga_frame:comb_5|clock_num[11] ; vga_frame:comb_5|clock_num[11] ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.061      ; 1.366      ;
; 1.150 ; vga_frame:comb_5|clock_num[15] ; vga_frame:comb_5|clock_num[15] ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.061      ; 1.368      ;
; 1.168 ; vga_frame:comb_5|clock_num[3]  ; vga_frame:comb_5|clock_num[9]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.061      ; 1.386      ;
; 1.182 ; vga_frame:comb_5|clock_num[2]  ; vga_frame:comb_5|clock_num[9]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.061      ; 1.400      ;
; 1.195 ; vga_frame:comb_5|clock_num[5]  ; vga_frame:comb_5|clock_num[9]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.061      ; 1.413      ;
; 1.211 ; vga_frame:comb_5|clock_num[0]  ; vga_frame:comb_5|clock_num[5]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.062      ; 1.430      ;
; 1.213 ; vga_frame:comb_5|clock_num[0]  ; vga_frame:comb_5|clock_num[6]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.062      ; 1.432      ;
; 1.226 ; vga_frame:comb_5|clock_num[8]  ; vga_frame:comb_5|clock_num[9]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.062      ; 1.445      ;
; 1.248 ; vga_frame:comb_5|clock_num[9]  ; vga_frame:comb_5|clock_num[12] ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.062      ; 1.467      ;
; 1.279 ; vga_frame:comb_5|clock_num[11] ; vga_frame:comb_5|clock_num[12] ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.062      ; 1.498      ;
; 1.281 ; vga_frame:comb_5|clock_num[11] ; vga_frame:comb_5|clock_num[14] ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.062      ; 1.500      ;
; 1.282 ; vga_frame:comb_5|clock_num[15] ; vga_frame:comb_5|clock_num[16] ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.061      ; 1.500      ;
; 1.286 ; vga_frame:comb_5|clock_num[11] ; vga_frame:comb_5|clock_num[17] ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.062      ; 1.505      ;
; 1.286 ; vga_frame:comb_5|clock_num[11] ; vga_frame:comb_5|clock_num[18] ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.062      ; 1.505      ;
; 1.289 ; vga_frame:comb_5|clock_num[9]  ; vga_frame:comb_5|clock_num[10] ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.060      ; 1.506      ;
; 1.291 ; vga_frame:comb_5|clock_num[1]  ; vga_frame:comb_5|clock_num[9]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.061      ; 1.509      ;
; 1.301 ; vga_frame:comb_5|clock_num[7]  ; vga_frame:comb_5|clock_num[14] ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.063      ; 1.521      ;
; 1.306 ; vga_frame:comb_5|clock_num[7]  ; vga_frame:comb_5|clock_num[17] ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.063      ; 1.526      ;
; 1.306 ; vga_frame:comb_5|clock_num[7]  ; vga_frame:comb_5|clock_num[18] ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.063      ; 1.526      ;
; 1.319 ; vga_frame:comb_5|clock_num[6]  ; vga_frame:comb_5|clock_num[8]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.060      ; 1.536      ;
; 1.365 ; vga_frame:comb_5|clock_num[2]  ; vga_frame:comb_5|clock_num[14] ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.062      ; 1.584      ;
; 1.370 ; vga_frame:comb_5|clock_num[2]  ; vga_frame:comb_5|clock_num[17] ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.062      ; 1.589      ;
; 1.370 ; vga_frame:comb_5|clock_num[2]  ; vga_frame:comb_5|clock_num[18] ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.062      ; 1.589      ;
; 1.370 ; vga_frame:comb_5|clock_num[6]  ; vga_frame:comb_5|clock_num[14] ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.062      ; 1.589      ;
; 1.376 ; vga_frame:comb_5|clock_num[6]  ; vga_frame:comb_5|clock_num[17] ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.062      ; 1.595      ;
; 1.376 ; vga_frame:comb_5|clock_num[6]  ; vga_frame:comb_5|clock_num[18] ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.062      ; 1.595      ;
; 1.387 ; vga_frame:comb_5|clock_num[8]  ; vga_frame:comb_5|clock_num[8]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.061      ; 1.605      ;
; 1.388 ; vga_frame:comb_5|clock_num[6]  ; vga_frame:comb_5|clock_num[12] ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.062      ; 1.607      ;
; 1.389 ; vga_frame:comb_5|clock_num[5]  ; vga_frame:comb_5|clock_num[14] ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.062      ; 1.608      ;
; 1.390 ; vga_frame:comb_5|clock_num[9]  ; vga_frame:comb_5|clock_num[11] ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.061      ; 1.608      ;
; 1.395 ; vga_frame:comb_5|clock_num[5]  ; vga_frame:comb_5|clock_num[17] ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.062      ; 1.614      ;
; 1.395 ; vga_frame:comb_5|clock_num[5]  ; vga_frame:comb_5|clock_num[18] ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.062      ; 1.614      ;
; 1.397 ; vga_frame:comb_5|clock_num[7]  ; vga_frame:comb_5|clock_num[7]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.061      ; 1.615      ;
; 1.421 ; vga_frame:comb_5|clock_num[12] ; vga_frame:comb_5|clock_num[16] ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.061      ; 1.639      ;
; 1.423 ; vga_frame:comb_5|clock_num[4]  ; vga_frame:comb_5|clock_num[8]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.060      ; 1.640      ;
; 1.429 ; vga_frame:comb_5|clock_num[6]  ; vga_frame:comb_5|clock_num[10] ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.060      ; 1.646      ;
; 1.435 ; vga_frame:comb_5|clock_num[0]  ; vga_frame:comb_5|clock_num[9]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.062      ; 1.654      ;
; 1.439 ; vga_frame:comb_5|clock_num[10] ; vga_frame:comb_5|clock_num[10] ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.061      ; 1.657      ;
; 1.458 ; vga_frame:comb_5|clock_num[3]  ; vga_frame:comb_5|clock_num[14] ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.062      ; 1.677      ;
; 1.463 ; vga_frame:comb_5|clock_num[3]  ; vga_frame:comb_5|clock_num[17] ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.062      ; 1.682      ;
; 1.463 ; vga_frame:comb_5|clock_num[3]  ; vga_frame:comb_5|clock_num[18] ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.062      ; 1.682      ;
; 1.472 ; vga_frame:comb_5|clock_num[7]  ; vga_frame:comb_5|clock_num[8]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.061      ; 1.690      ;
; 1.492 ; vga_frame:comb_5|clock_num[4]  ; vga_frame:comb_5|clock_num[12] ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.062      ; 1.711      ;
; 1.503 ; vga_frame:comb_5|clock_num[4]  ; vga_frame:comb_5|clock_num[14] ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.062      ; 1.722      ;
; 1.506 ; vga_frame:comb_5|clock_num[3]  ; vga_frame:comb_5|clock_num[8]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.060      ; 1.723      ;
; 1.508 ; vga_frame:comb_5|clock_num[6]  ; vga_frame:comb_5|clock_num[7]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.060      ; 1.725      ;
; 1.509 ; vga_frame:comb_5|clock_num[4]  ; vga_frame:comb_5|clock_num[17] ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.062      ; 1.728      ;
; 1.509 ; vga_frame:comb_5|clock_num[4]  ; vga_frame:comb_5|clock_num[18] ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.062      ; 1.728      ;
; 1.520 ; vga_frame:comb_5|clock_num[2]  ; vga_frame:comb_5|clock_num[8]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.060      ; 1.737      ;
; 1.530 ; vga_frame:comb_5|clock_num[9]  ; vga_frame:comb_5|clock_num[14] ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.062      ; 1.749      ;
; 1.530 ; vga_frame:comb_5|clock_num[6]  ; vga_frame:comb_5|clock_num[11] ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.061      ; 1.748      ;
; 1.533 ; vga_frame:comb_5|clock_num[5]  ; vga_frame:comb_5|clock_num[8]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.060      ; 1.750      ;
; 1.533 ; vga_frame:comb_5|clock_num[4]  ; vga_frame:comb_5|clock_num[10] ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.060      ; 1.750      ;
; 1.535 ; vga_frame:comb_5|clock_num[9]  ; vga_frame:comb_5|clock_num[17] ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.062      ; 1.754      ;
; 1.535 ; vga_frame:comb_5|clock_num[9]  ; vga_frame:comb_5|clock_num[18] ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.062      ; 1.754      ;
; 1.541 ; vga_frame:comb_5|clock_num[7]  ; vga_frame:comb_5|clock_num[12] ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.063      ; 1.761      ;
; 1.546 ; vga_frame:comb_5|clock_num[12] ; vga_frame:comb_5|clock_num[13] ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.059      ; 1.762      ;
; 1.563 ; vga_frame:comb_5|clock_num[12] ; vga_frame:comb_5|clock_num[15] ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.061      ; 1.781      ;
; 1.575 ; vga_frame:comb_5|clock_num[3]  ; vga_frame:comb_5|clock_num[12] ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.062      ; 1.794      ;
; 1.576 ; vga_frame:comb_5|clock_num[10] ; vga_frame:comb_5|clock_num[12] ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.063      ; 1.796      ;
; 1.582 ; vga_frame:comb_5|clock_num[7]  ; vga_frame:comb_5|clock_num[10] ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.061      ; 1.800      ;
; 1.589 ; vga_frame:comb_5|clock_num[2]  ; vga_frame:comb_5|clock_num[12] ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.062      ; 1.808      ;
; 1.591 ; vga_frame:comb_5|clock_num[15] ; vga_frame:comb_5|clock_num[14] ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.061      ; 1.809      ;
; 1.596 ; vga_frame:comb_5|clock_num[15] ; vga_frame:comb_5|clock_num[17] ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.061      ; 1.814      ;
; 1.596 ; vga_frame:comb_5|clock_num[15] ; vga_frame:comb_5|clock_num[18] ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.061      ; 1.814      ;
; 1.602 ; vga_frame:comb_5|clock_num[5]  ; vga_frame:comb_5|clock_num[12] ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.062      ; 1.821      ;
; 1.612 ; vga_frame:comb_5|clock_num[4]  ; vga_frame:comb_5|clock_num[7]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.060      ; 1.829      ;
+-------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'CLOCK_50'                                                                         ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------+
; 9.740  ; 9.740        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; comb_4|altpll_0|sd1|pll7|clk[0]           ;
; 9.740  ; 9.740        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; comb_4|altpll_0|sd1|pll7|observablevcoout ;
; 9.745  ; 9.745        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~input|o                          ;
; 9.766  ; 9.766        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; comb_4|altpll_0|sd1|pll7|inclk[0]         ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~input|i                          ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~input|i                          ;
; 10.234 ; 10.234       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; comb_4|altpll_0|sd1|pll7|inclk[0]         ;
; 10.255 ; 10.255       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~input|o                          ;
; 10.258 ; 10.258       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; comb_4|altpll_0|sd1|pll7|clk[0]           ;
; 10.258 ; 10.258       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; comb_4|altpll_0|sd1|pll7|observablevcoout ;
; 16.000 ; 20.000       ; 4.000          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                                  ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'comb_4|altpll_0|sd1|pll7|clk[0]'                                                                                     ;
+--------+--------------+----------------+------------------+---------------------------------+------------+-------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                                                ;
+--------+--------------+----------------+------------------+---------------------------------+------------+-------------------------------------------------------+
; 19.618 ; 19.834       ; 0.216          ; High Pulse Width ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; vga_frame:comb_5|bw[2]                                ;
; 19.618 ; 19.834       ; 0.216          ; High Pulse Width ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; vga_frame:comb_5|clock_num[0]                         ;
; 19.618 ; 19.834       ; 0.216          ; High Pulse Width ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; vga_frame:comb_5|clock_num[10]                        ;
; 19.618 ; 19.834       ; 0.216          ; High Pulse Width ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; vga_frame:comb_5|clock_num[11]                        ;
; 19.618 ; 19.834       ; 0.216          ; High Pulse Width ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; vga_frame:comb_5|clock_num[12]                        ;
; 19.618 ; 19.834       ; 0.216          ; High Pulse Width ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; vga_frame:comb_5|clock_num[13]                        ;
; 19.618 ; 19.834       ; 0.216          ; High Pulse Width ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; vga_frame:comb_5|clock_num[15]                        ;
; 19.618 ; 19.834       ; 0.216          ; High Pulse Width ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; vga_frame:comb_5|clock_num[16]                        ;
; 19.618 ; 19.834       ; 0.216          ; High Pulse Width ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; vga_frame:comb_5|clock_num[1]                         ;
; 19.618 ; 19.834       ; 0.216          ; High Pulse Width ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; vga_frame:comb_5|clock_num[2]                         ;
; 19.618 ; 19.834       ; 0.216          ; High Pulse Width ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; vga_frame:comb_5|clock_num[3]                         ;
; 19.618 ; 19.834       ; 0.216          ; High Pulse Width ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; vga_frame:comb_5|clock_num[4]                         ;
; 19.618 ; 19.834       ; 0.216          ; High Pulse Width ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; vga_frame:comb_5|clock_num[5]                         ;
; 19.618 ; 19.834       ; 0.216          ; High Pulse Width ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; vga_frame:comb_5|clock_num[6]                         ;
; 19.618 ; 19.834       ; 0.216          ; High Pulse Width ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; vga_frame:comb_5|clock_num[7]                         ;
; 19.618 ; 19.834       ; 0.216          ; High Pulse Width ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; vga_frame:comb_5|clock_num[8]                         ;
; 19.618 ; 19.834       ; 0.216          ; High Pulse Width ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; vga_frame:comb_5|clock_num[9]                         ;
; 19.619 ; 19.835       ; 0.216          ; High Pulse Width ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; vga_frame:comb_5|clock_num[14]                        ;
; 19.619 ; 19.835       ; 0.216          ; High Pulse Width ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; vga_frame:comb_5|clock_num[17]                        ;
; 19.619 ; 19.835       ; 0.216          ; High Pulse Width ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; vga_frame:comb_5|clock_num[18]                        ;
; 19.619 ; 19.835       ; 0.216          ; High Pulse Width ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; vga_frame:comb_5|clock_num[19]                        ;
; 19.619 ; 19.835       ; 0.216          ; High Pulse Width ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; vga_frame:comb_5|clock_num[20]                        ;
; 19.619 ; 19.835       ; 0.216          ; High Pulse Width ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; vga_frame:comb_5|clock_num[21]                        ;
; 19.619 ; 19.835       ; 0.216          ; High Pulse Width ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; vga_frame:comb_5|clock_num[22]                        ;
; 19.619 ; 19.835       ; 0.216          ; High Pulse Width ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; vga_frame:comb_5|clock_num[23]                        ;
; 19.699 ; 19.854       ; 0.155          ; Low Pulse Width  ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; vga_frame:comb_5|VGA_B[0]                             ;
; 19.699 ; 19.854       ; 0.155          ; Low Pulse Width  ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; vga_frame:comb_5|VGA_B[1]                             ;
; 19.699 ; 19.854       ; 0.155          ; Low Pulse Width  ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; vga_frame:comb_5|VGA_B[2]                             ;
; 19.699 ; 19.854       ; 0.155          ; Low Pulse Width  ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; vga_frame:comb_5|VGA_B[3]                             ;
; 19.699 ; 19.854       ; 0.155          ; Low Pulse Width  ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; vga_frame:comb_5|VGA_G[1]                             ;
; 19.699 ; 19.854       ; 0.155          ; Low Pulse Width  ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; vga_frame:comb_5|VGA_G[2]                             ;
; 19.699 ; 19.854       ; 0.155          ; Low Pulse Width  ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; vga_frame:comb_5|VGA_HS[0]                            ;
; 19.699 ; 19.854       ; 0.155          ; Low Pulse Width  ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; vga_frame:comb_5|VGA_R[0]                             ;
; 19.699 ; 19.854       ; 0.155          ; Low Pulse Width  ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; vga_frame:comb_5|VGA_R[3]                             ;
; 19.699 ; 19.854       ; 0.155          ; Low Pulse Width  ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; vga_frame:comb_5|VGA_VS[0]                            ;
; 19.700 ; 19.855       ; 0.155          ; Low Pulse Width  ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; vga_frame:comb_5|VGA_G[0]                             ;
; 19.700 ; 19.855       ; 0.155          ; Low Pulse Width  ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; vga_frame:comb_5|VGA_G[3]                             ;
; 19.700 ; 19.855       ; 0.155          ; Low Pulse Width  ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; vga_frame:comb_5|VGA_R[1]                             ;
; 19.700 ; 19.855       ; 0.155          ; Low Pulse Width  ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; vga_frame:comb_5|VGA_R[2]                             ;
; 19.709 ; 19.893       ; 0.184          ; Low Pulse Width  ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; vga_frame:comb_5|bw[2]                                ;
; 19.709 ; 19.893       ; 0.184          ; Low Pulse Width  ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; vga_frame:comb_5|clock_num[0]                         ;
; 19.709 ; 19.893       ; 0.184          ; Low Pulse Width  ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; vga_frame:comb_5|clock_num[10]                        ;
; 19.709 ; 19.893       ; 0.184          ; Low Pulse Width  ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; vga_frame:comb_5|clock_num[11]                        ;
; 19.709 ; 19.893       ; 0.184          ; Low Pulse Width  ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; vga_frame:comb_5|clock_num[12]                        ;
; 19.709 ; 19.893       ; 0.184          ; Low Pulse Width  ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; vga_frame:comb_5|clock_num[13]                        ;
; 19.709 ; 19.893       ; 0.184          ; Low Pulse Width  ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; vga_frame:comb_5|clock_num[14]                        ;
; 19.709 ; 19.893       ; 0.184          ; Low Pulse Width  ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; vga_frame:comb_5|clock_num[15]                        ;
; 19.709 ; 19.893       ; 0.184          ; Low Pulse Width  ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; vga_frame:comb_5|clock_num[16]                        ;
; 19.709 ; 19.893       ; 0.184          ; Low Pulse Width  ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; vga_frame:comb_5|clock_num[17]                        ;
; 19.709 ; 19.893       ; 0.184          ; Low Pulse Width  ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; vga_frame:comb_5|clock_num[18]                        ;
; 19.709 ; 19.893       ; 0.184          ; Low Pulse Width  ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; vga_frame:comb_5|clock_num[19]                        ;
; 19.709 ; 19.893       ; 0.184          ; Low Pulse Width  ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; vga_frame:comb_5|clock_num[1]                         ;
; 19.709 ; 19.893       ; 0.184          ; Low Pulse Width  ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; vga_frame:comb_5|clock_num[20]                        ;
; 19.709 ; 19.893       ; 0.184          ; Low Pulse Width  ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; vga_frame:comb_5|clock_num[21]                        ;
; 19.709 ; 19.893       ; 0.184          ; Low Pulse Width  ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; vga_frame:comb_5|clock_num[22]                        ;
; 19.709 ; 19.893       ; 0.184          ; Low Pulse Width  ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; vga_frame:comb_5|clock_num[23]                        ;
; 19.709 ; 19.893       ; 0.184          ; Low Pulse Width  ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; vga_frame:comb_5|clock_num[2]                         ;
; 19.709 ; 19.893       ; 0.184          ; Low Pulse Width  ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; vga_frame:comb_5|clock_num[3]                         ;
; 19.709 ; 19.893       ; 0.184          ; Low Pulse Width  ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; vga_frame:comb_5|clock_num[4]                         ;
; 19.709 ; 19.893       ; 0.184          ; Low Pulse Width  ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; vga_frame:comb_5|clock_num[5]                         ;
; 19.709 ; 19.893       ; 0.184          ; Low Pulse Width  ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; vga_frame:comb_5|clock_num[6]                         ;
; 19.709 ; 19.893       ; 0.184          ; Low Pulse Width  ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; vga_frame:comb_5|clock_num[7]                         ;
; 19.709 ; 19.893       ; 0.184          ; Low Pulse Width  ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; vga_frame:comb_5|clock_num[8]                         ;
; 19.709 ; 19.893       ; 0.184          ; Low Pulse Width  ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; vga_frame:comb_5|clock_num[9]                         ;
; 19.723 ; 19.873       ; 0.150          ; High Pulse Width ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; vga_frame:comb_5|VGA_R[1]                             ;
; 19.724 ; 19.874       ; 0.150          ; High Pulse Width ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; vga_frame:comb_5|VGA_B[0]                             ;
; 19.724 ; 19.874       ; 0.150          ; High Pulse Width ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; vga_frame:comb_5|VGA_B[1]                             ;
; 19.724 ; 19.874       ; 0.150          ; High Pulse Width ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; vga_frame:comb_5|VGA_B[2]                             ;
; 19.724 ; 19.874       ; 0.150          ; High Pulse Width ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; vga_frame:comb_5|VGA_G[0]                             ;
; 19.724 ; 19.874       ; 0.150          ; High Pulse Width ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; vga_frame:comb_5|VGA_G[3]                             ;
; 19.724 ; 19.874       ; 0.150          ; High Pulse Width ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; vga_frame:comb_5|VGA_R[0]                             ;
; 19.724 ; 19.874       ; 0.150          ; High Pulse Width ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; vga_frame:comb_5|VGA_R[2]                             ;
; 19.725 ; 19.875       ; 0.150          ; High Pulse Width ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; vga_frame:comb_5|VGA_B[3]                             ;
; 19.725 ; 19.875       ; 0.150          ; High Pulse Width ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; vga_frame:comb_5|VGA_G[1]                             ;
; 19.725 ; 19.875       ; 0.150          ; High Pulse Width ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; vga_frame:comb_5|VGA_G[2]                             ;
; 19.725 ; 19.875       ; 0.150          ; High Pulse Width ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; vga_frame:comb_5|VGA_HS[0]                            ;
; 19.725 ; 19.875       ; 0.150          ; High Pulse Width ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; vga_frame:comb_5|VGA_R[3]                             ;
; 19.725 ; 19.875       ; 0.150          ; High Pulse Width ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; vga_frame:comb_5|VGA_VS[0]                            ;
; 19.852 ; 19.852       ; 0.000          ; High Pulse Width ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; comb_4|altpll_0|sd1|wire_pll7_clk[0]~clkctrl|inclk[0] ;
; 19.852 ; 19.852       ; 0.000          ; High Pulse Width ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; comb_4|altpll_0|sd1|wire_pll7_clk[0]~clkctrl|outclk   ;
; 19.858 ; 19.858       ; 0.000          ; High Pulse Width ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; comb_5|bw[2]|clk                                      ;
; 19.858 ; 19.858       ; 0.000          ; High Pulse Width ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; comb_5|clock_num[0]|clk                               ;
; 19.858 ; 19.858       ; 0.000          ; High Pulse Width ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; comb_5|clock_num[10]|clk                              ;
; 19.858 ; 19.858       ; 0.000          ; High Pulse Width ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; comb_5|clock_num[11]|clk                              ;
; 19.858 ; 19.858       ; 0.000          ; High Pulse Width ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; comb_5|clock_num[12]|clk                              ;
; 19.858 ; 19.858       ; 0.000          ; High Pulse Width ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; comb_5|clock_num[13]|clk                              ;
; 19.858 ; 19.858       ; 0.000          ; High Pulse Width ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; comb_5|clock_num[14]|clk                              ;
; 19.858 ; 19.858       ; 0.000          ; High Pulse Width ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; comb_5|clock_num[15]|clk                              ;
; 19.858 ; 19.858       ; 0.000          ; High Pulse Width ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; comb_5|clock_num[16]|clk                              ;
; 19.858 ; 19.858       ; 0.000          ; High Pulse Width ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; comb_5|clock_num[17]|clk                              ;
; 19.858 ; 19.858       ; 0.000          ; High Pulse Width ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; comb_5|clock_num[18]|clk                              ;
; 19.858 ; 19.858       ; 0.000          ; High Pulse Width ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; comb_5|clock_num[19]|clk                              ;
; 19.858 ; 19.858       ; 0.000          ; High Pulse Width ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; comb_5|clock_num[1]|clk                               ;
; 19.858 ; 19.858       ; 0.000          ; High Pulse Width ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; comb_5|clock_num[20]|clk                              ;
; 19.858 ; 19.858       ; 0.000          ; High Pulse Width ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; comb_5|clock_num[21]|clk                              ;
; 19.858 ; 19.858       ; 0.000          ; High Pulse Width ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; comb_5|clock_num[22]|clk                              ;
; 19.858 ; 19.858       ; 0.000          ; High Pulse Width ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; comb_5|clock_num[23]|clk                              ;
; 19.858 ; 19.858       ; 0.000          ; High Pulse Width ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; comb_5|clock_num[2]|clk                               ;
; 19.858 ; 19.858       ; 0.000          ; High Pulse Width ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; comb_5|clock_num[3]|clk                               ;
; 19.858 ; 19.858       ; 0.000          ; High Pulse Width ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; comb_5|clock_num[4]|clk                               ;
+--------+--------------+----------------+------------------+---------------------------------+------------+-------------------------------------------------------+


+----------------------------------------------------------------------------------------+
; Clock to Output Times                                                                  ;
+------------+------------+-------+-------+------------+---------------------------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+------------+------------+-------+-------+------------+---------------------------------+
; VGA_B[*]   ; CLOCK_50   ; 2.833 ; 2.676 ; Rise       ; comb_4|altpll_0|sd1|pll7|clk[0] ;
;  VGA_B[0]  ; CLOCK_50   ; 2.833 ; 2.676 ; Rise       ; comb_4|altpll_0|sd1|pll7|clk[0] ;
;  VGA_B[1]  ; CLOCK_50   ; 2.833 ; 2.676 ; Rise       ; comb_4|altpll_0|sd1|pll7|clk[0] ;
;  VGA_B[2]  ; CLOCK_50   ; 2.833 ; 2.676 ; Rise       ; comb_4|altpll_0|sd1|pll7|clk[0] ;
;  VGA_B[3]  ; CLOCK_50   ; 2.817 ; 2.660 ; Rise       ; comb_4|altpll_0|sd1|pll7|clk[0] ;
; VGA_G[*]   ; CLOCK_50   ; 2.841 ; 2.684 ; Rise       ; comb_4|altpll_0|sd1|pll7|clk[0] ;
;  VGA_G[0]  ; CLOCK_50   ; 2.841 ; 2.684 ; Rise       ; comb_4|altpll_0|sd1|pll7|clk[0] ;
;  VGA_G[1]  ; CLOCK_50   ; 2.825 ; 2.668 ; Rise       ; comb_4|altpll_0|sd1|pll7|clk[0] ;
;  VGA_G[2]  ; CLOCK_50   ; 2.817 ; 2.660 ; Rise       ; comb_4|altpll_0|sd1|pll7|clk[0] ;
;  VGA_G[3]  ; CLOCK_50   ; 2.831 ; 2.674 ; Rise       ; comb_4|altpll_0|sd1|pll7|clk[0] ;
; VGA_HS[*]  ; CLOCK_50   ; 2.835 ; 2.678 ; Rise       ; comb_4|altpll_0|sd1|pll7|clk[0] ;
;  VGA_HS[0] ; CLOCK_50   ; 2.835 ; 2.678 ; Rise       ; comb_4|altpll_0|sd1|pll7|clk[0] ;
; VGA_R[*]   ; CLOCK_50   ; 2.837 ; 2.680 ; Rise       ; comb_4|altpll_0|sd1|pll7|clk[0] ;
;  VGA_R[0]  ; CLOCK_50   ; 2.833 ; 2.676 ; Rise       ; comb_4|altpll_0|sd1|pll7|clk[0] ;
;  VGA_R[1]  ; CLOCK_50   ; 2.818 ; 2.661 ; Rise       ; comb_4|altpll_0|sd1|pll7|clk[0] ;
;  VGA_R[2]  ; CLOCK_50   ; 2.821 ; 2.664 ; Rise       ; comb_4|altpll_0|sd1|pll7|clk[0] ;
;  VGA_R[3]  ; CLOCK_50   ; 2.837 ; 2.680 ; Rise       ; comb_4|altpll_0|sd1|pll7|clk[0] ;
; VGA_VS[*]  ; CLOCK_50   ; 2.835 ; 2.678 ; Rise       ; comb_4|altpll_0|sd1|pll7|clk[0] ;
;  VGA_VS[0] ; CLOCK_50   ; 2.835 ; 2.678 ; Rise       ; comb_4|altpll_0|sd1|pll7|clk[0] ;
+------------+------------+-------+-------+------------+---------------------------------+


+----------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                          ;
+------------+------------+-------+-------+------------+---------------------------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+------------+------------+-------+-------+------------+---------------------------------+
; VGA_B[*]   ; CLOCK_50   ; 2.408 ; 2.251 ; Rise       ; comb_4|altpll_0|sd1|pll7|clk[0] ;
;  VGA_B[0]  ; CLOCK_50   ; 2.424 ; 2.267 ; Rise       ; comb_4|altpll_0|sd1|pll7|clk[0] ;
;  VGA_B[1]  ; CLOCK_50   ; 2.424 ; 2.267 ; Rise       ; comb_4|altpll_0|sd1|pll7|clk[0] ;
;  VGA_B[2]  ; CLOCK_50   ; 2.424 ; 2.267 ; Rise       ; comb_4|altpll_0|sd1|pll7|clk[0] ;
;  VGA_B[3]  ; CLOCK_50   ; 2.408 ; 2.251 ; Rise       ; comb_4|altpll_0|sd1|pll7|clk[0] ;
; VGA_G[*]   ; CLOCK_50   ; 2.408 ; 2.251 ; Rise       ; comb_4|altpll_0|sd1|pll7|clk[0] ;
;  VGA_G[0]  ; CLOCK_50   ; 2.432 ; 2.275 ; Rise       ; comb_4|altpll_0|sd1|pll7|clk[0] ;
;  VGA_G[1]  ; CLOCK_50   ; 2.416 ; 2.259 ; Rise       ; comb_4|altpll_0|sd1|pll7|clk[0] ;
;  VGA_G[2]  ; CLOCK_50   ; 2.408 ; 2.251 ; Rise       ; comb_4|altpll_0|sd1|pll7|clk[0] ;
;  VGA_G[3]  ; CLOCK_50   ; 2.422 ; 2.265 ; Rise       ; comb_4|altpll_0|sd1|pll7|clk[0] ;
; VGA_HS[*]  ; CLOCK_50   ; 2.426 ; 2.269 ; Rise       ; comb_4|altpll_0|sd1|pll7|clk[0] ;
;  VGA_HS[0] ; CLOCK_50   ; 2.426 ; 2.269 ; Rise       ; comb_4|altpll_0|sd1|pll7|clk[0] ;
; VGA_R[*]   ; CLOCK_50   ; 2.409 ; 2.252 ; Rise       ; comb_4|altpll_0|sd1|pll7|clk[0] ;
;  VGA_R[0]  ; CLOCK_50   ; 2.424 ; 2.267 ; Rise       ; comb_4|altpll_0|sd1|pll7|clk[0] ;
;  VGA_R[1]  ; CLOCK_50   ; 2.409 ; 2.252 ; Rise       ; comb_4|altpll_0|sd1|pll7|clk[0] ;
;  VGA_R[2]  ; CLOCK_50   ; 2.412 ; 2.255 ; Rise       ; comb_4|altpll_0|sd1|pll7|clk[0] ;
;  VGA_R[3]  ; CLOCK_50   ; 2.428 ; 2.271 ; Rise       ; comb_4|altpll_0|sd1|pll7|clk[0] ;
; VGA_VS[*]  ; CLOCK_50   ; 2.426 ; 2.269 ; Rise       ; comb_4|altpll_0|sd1|pll7|clk[0] ;
;  VGA_VS[0] ; CLOCK_50   ; 2.426 ; 2.269 ; Rise       ; comb_4|altpll_0|sd1|pll7|clk[0] ;
+------------+------------+-------+-------+------------+---------------------------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                    ;
+-----------+-----------------+---------------------------------+------+
; Fmax      ; Restricted Fmax ; Clock Name                      ; Note ;
+-----------+-----------------+---------------------------------+------+
; 27.36 MHz ; 27.36 MHz       ; comb_4|altpll_0|sd1|pll7|clk[0] ;      ;
+-----------+-----------------+---------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                      ;
+---------------------------------+-------+---------------+
; Clock                           ; Slack ; End Point TNS ;
+---------------------------------+-------+---------------+
; comb_4|altpll_0|sd1|pll7|clk[0] ; 3.173 ; 0.000         ;
+---------------------------------+-------+---------------+


+---------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                       ;
+---------------------------------+-------+---------------+
; Clock                           ; Slack ; End Point TNS ;
+---------------------------------+-------+---------------+
; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.312 ; 0.000         ;
+---------------------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+----------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary         ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; CLOCK_50                        ; 9.713  ; 0.000         ;
; comb_4|altpll_0|sd1|pll7|clk[0] ; 19.613 ; 0.000         ;
+---------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'comb_4|altpll_0|sd1|pll7|clk[0]'                                                                                                                    ;
+-------+--------------------------------+----------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                    ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+----------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 3.173 ; vga_frame:comb_5|clock_num[19] ; vga_frame:comb_5|VGA_VS[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.113     ; 36.348     ;
; 3.241 ; vga_frame:comb_5|clock_num[20] ; vga_frame:comb_5|VGA_VS[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.113     ; 36.280     ;
; 3.274 ; vga_frame:comb_5|clock_num[21] ; vga_frame:comb_5|VGA_VS[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.113     ; 36.247     ;
; 3.344 ; vga_frame:comb_5|clock_num[22] ; vga_frame:comb_5|VGA_VS[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.113     ; 36.177     ;
; 3.352 ; vga_frame:comb_5|clock_num[19] ; vga_frame:comb_5|VGA_R[3]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.120     ; 36.162     ;
; 3.352 ; vga_frame:comb_5|clock_num[19] ; vga_frame:comb_5|VGA_G[2]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.120     ; 36.162     ;
; 3.352 ; vga_frame:comb_5|clock_num[19] ; vga_frame:comb_5|VGA_B[3]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.120     ; 36.162     ;
; 3.372 ; vga_frame:comb_5|clock_num[23] ; vga_frame:comb_5|VGA_VS[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.113     ; 36.149     ;
; 3.379 ; vga_frame:comb_5|clock_num[20] ; vga_frame:comb_5|VGA_R[3]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.120     ; 36.135     ;
; 3.379 ; vga_frame:comb_5|clock_num[20] ; vga_frame:comb_5|VGA_G[2]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.120     ; 36.135     ;
; 3.379 ; vga_frame:comb_5|clock_num[20] ; vga_frame:comb_5|VGA_B[3]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.120     ; 36.135     ;
; 3.380 ; vga_frame:comb_5|clock_num[19] ; vga_frame:comb_5|VGA_B[0]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.115     ; 36.139     ;
; 3.380 ; vga_frame:comb_5|clock_num[19] ; vga_frame:comb_5|VGA_B[1]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.115     ; 36.139     ;
; 3.380 ; vga_frame:comb_5|clock_num[19] ; vga_frame:comb_5|VGA_B[2]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.115     ; 36.139     ;
; 3.407 ; vga_frame:comb_5|clock_num[20] ; vga_frame:comb_5|VGA_B[0]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.115     ; 36.112     ;
; 3.407 ; vga_frame:comb_5|clock_num[20] ; vga_frame:comb_5|VGA_B[1]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.115     ; 36.112     ;
; 3.407 ; vga_frame:comb_5|clock_num[20] ; vga_frame:comb_5|VGA_B[2]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.115     ; 36.112     ;
; 3.409 ; vga_frame:comb_5|clock_num[19] ; vga_frame:comb_5|VGA_R[0]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.115     ; 36.110     ;
; 3.411 ; vga_frame:comb_5|clock_num[19] ; vga_frame:comb_5|VGA_G[1]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.113     ; 36.110     ;
; 3.436 ; vga_frame:comb_5|clock_num[20] ; vga_frame:comb_5|VGA_R[0]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.115     ; 36.083     ;
; 3.438 ; vga_frame:comb_5|clock_num[20] ; vga_frame:comb_5|VGA_G[1]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.113     ; 36.083     ;
; 3.449 ; vga_frame:comb_5|clock_num[21] ; vga_frame:comb_5|VGA_R[3]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.120     ; 36.065     ;
; 3.449 ; vga_frame:comb_5|clock_num[21] ; vga_frame:comb_5|VGA_G[2]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.120     ; 36.065     ;
; 3.449 ; vga_frame:comb_5|clock_num[21] ; vga_frame:comb_5|VGA_B[3]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.120     ; 36.065     ;
; 3.474 ; vga_frame:comb_5|clock_num[22] ; vga_frame:comb_5|VGA_R[3]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.120     ; 36.040     ;
; 3.474 ; vga_frame:comb_5|clock_num[22] ; vga_frame:comb_5|VGA_G[2]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.120     ; 36.040     ;
; 3.474 ; vga_frame:comb_5|clock_num[22] ; vga_frame:comb_5|VGA_B[3]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.120     ; 36.040     ;
; 3.477 ; vga_frame:comb_5|clock_num[21] ; vga_frame:comb_5|VGA_B[0]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.115     ; 36.042     ;
; 3.477 ; vga_frame:comb_5|clock_num[21] ; vga_frame:comb_5|VGA_B[1]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.115     ; 36.042     ;
; 3.477 ; vga_frame:comb_5|clock_num[21] ; vga_frame:comb_5|VGA_B[2]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.115     ; 36.042     ;
; 3.502 ; vga_frame:comb_5|clock_num[22] ; vga_frame:comb_5|VGA_B[0]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.115     ; 36.017     ;
; 3.502 ; vga_frame:comb_5|clock_num[22] ; vga_frame:comb_5|VGA_B[1]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.115     ; 36.017     ;
; 3.502 ; vga_frame:comb_5|clock_num[22] ; vga_frame:comb_5|VGA_B[2]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.115     ; 36.017     ;
; 3.506 ; vga_frame:comb_5|clock_num[21] ; vga_frame:comb_5|VGA_R[0]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.115     ; 36.013     ;
; 3.508 ; vga_frame:comb_5|clock_num[21] ; vga_frame:comb_5|VGA_G[1]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.113     ; 36.013     ;
; 3.531 ; vga_frame:comb_5|clock_num[22] ; vga_frame:comb_5|VGA_R[0]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.115     ; 35.988     ;
; 3.533 ; vga_frame:comb_5|clock_num[22] ; vga_frame:comb_5|VGA_G[1]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.113     ; 35.988     ;
; 3.550 ; vga_frame:comb_5|clock_num[23] ; vga_frame:comb_5|VGA_R[3]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.120     ; 35.964     ;
; 3.550 ; vga_frame:comb_5|clock_num[23] ; vga_frame:comb_5|VGA_G[2]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.120     ; 35.964     ;
; 3.550 ; vga_frame:comb_5|clock_num[23] ; vga_frame:comb_5|VGA_B[3]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.120     ; 35.964     ;
; 3.578 ; vga_frame:comb_5|clock_num[23] ; vga_frame:comb_5|VGA_B[0]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.115     ; 35.941     ;
; 3.578 ; vga_frame:comb_5|clock_num[23] ; vga_frame:comb_5|VGA_B[1]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.115     ; 35.941     ;
; 3.578 ; vga_frame:comb_5|clock_num[23] ; vga_frame:comb_5|VGA_B[2]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.115     ; 35.941     ;
; 3.607 ; vga_frame:comb_5|clock_num[23] ; vga_frame:comb_5|VGA_R[0]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.115     ; 35.912     ;
; 3.609 ; vga_frame:comb_5|clock_num[23] ; vga_frame:comb_5|VGA_G[1]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.113     ; 35.912     ;
; 3.639 ; vga_frame:comb_5|clock_num[19] ; vga_frame:comb_5|VGA_R[1]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.112     ; 35.883     ;
; 3.664 ; vga_frame:comb_5|clock_num[19] ; vga_frame:comb_5|VGA_G[0]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.117     ; 35.853     ;
; 3.664 ; vga_frame:comb_5|clock_num[19] ; vga_frame:comb_5|VGA_G[3]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.117     ; 35.853     ;
; 3.666 ; vga_frame:comb_5|clock_num[20] ; vga_frame:comb_5|VGA_R[1]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.112     ; 35.856     ;
; 3.668 ; vga_frame:comb_5|clock_num[19] ; vga_frame:comb_5|VGA_R[2]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.117     ; 35.849     ;
; 3.691 ; vga_frame:comb_5|clock_num[20] ; vga_frame:comb_5|VGA_G[0]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.117     ; 35.826     ;
; 3.691 ; vga_frame:comb_5|clock_num[20] ; vga_frame:comb_5|VGA_G[3]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.117     ; 35.826     ;
; 3.695 ; vga_frame:comb_5|clock_num[20] ; vga_frame:comb_5|VGA_R[2]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.117     ; 35.822     ;
; 3.736 ; vga_frame:comb_5|clock_num[21] ; vga_frame:comb_5|VGA_R[1]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.112     ; 35.786     ;
; 3.761 ; vga_frame:comb_5|clock_num[21] ; vga_frame:comb_5|VGA_G[0]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.117     ; 35.756     ;
; 3.761 ; vga_frame:comb_5|clock_num[21] ; vga_frame:comb_5|VGA_G[3]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.117     ; 35.756     ;
; 3.761 ; vga_frame:comb_5|clock_num[22] ; vga_frame:comb_5|VGA_R[1]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.112     ; 35.761     ;
; 3.765 ; vga_frame:comb_5|clock_num[21] ; vga_frame:comb_5|VGA_R[2]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.117     ; 35.752     ;
; 3.786 ; vga_frame:comb_5|clock_num[22] ; vga_frame:comb_5|VGA_G[0]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.117     ; 35.731     ;
; 3.786 ; vga_frame:comb_5|clock_num[22] ; vga_frame:comb_5|VGA_G[3]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.117     ; 35.731     ;
; 3.790 ; vga_frame:comb_5|clock_num[22] ; vga_frame:comb_5|VGA_R[2]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.117     ; 35.727     ;
; 3.837 ; vga_frame:comb_5|clock_num[23] ; vga_frame:comb_5|VGA_R[1]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.112     ; 35.685     ;
; 3.862 ; vga_frame:comb_5|clock_num[23] ; vga_frame:comb_5|VGA_G[0]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.117     ; 35.655     ;
; 3.862 ; vga_frame:comb_5|clock_num[23] ; vga_frame:comb_5|VGA_G[3]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.117     ; 35.655     ;
; 3.866 ; vga_frame:comb_5|clock_num[23] ; vga_frame:comb_5|VGA_R[2]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.117     ; 35.651     ;
; 3.889 ; vga_frame:comb_5|clock_num[19] ; vga_frame:comb_5|VGA_HS[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.113     ; 35.632     ;
; 3.916 ; vga_frame:comb_5|clock_num[20] ; vga_frame:comb_5|VGA_HS[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.113     ; 35.605     ;
; 3.986 ; vga_frame:comb_5|clock_num[21] ; vga_frame:comb_5|VGA_HS[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.113     ; 35.535     ;
; 4.011 ; vga_frame:comb_5|clock_num[22] ; vga_frame:comb_5|VGA_HS[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.113     ; 35.510     ;
; 4.087 ; vga_frame:comb_5|clock_num[23] ; vga_frame:comb_5|VGA_HS[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.113     ; 35.434     ;
; 4.590 ; vga_frame:comb_5|clock_num[18] ; vga_frame:comb_5|VGA_VS[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.110     ; 34.934     ;
; 4.785 ; vga_frame:comb_5|clock_num[18] ; vga_frame:comb_5|VGA_R[3]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.117     ; 34.732     ;
; 4.785 ; vga_frame:comb_5|clock_num[18] ; vga_frame:comb_5|VGA_G[2]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.117     ; 34.732     ;
; 4.785 ; vga_frame:comb_5|clock_num[18] ; vga_frame:comb_5|VGA_B[3]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.117     ; 34.732     ;
; 4.813 ; vga_frame:comb_5|clock_num[18] ; vga_frame:comb_5|VGA_B[0]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.112     ; 34.709     ;
; 4.813 ; vga_frame:comb_5|clock_num[18] ; vga_frame:comb_5|VGA_B[1]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.112     ; 34.709     ;
; 4.813 ; vga_frame:comb_5|clock_num[18] ; vga_frame:comb_5|VGA_B[2]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.112     ; 34.709     ;
; 4.842 ; vga_frame:comb_5|clock_num[18] ; vga_frame:comb_5|VGA_R[0]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.112     ; 34.680     ;
; 4.844 ; vga_frame:comb_5|clock_num[18] ; vga_frame:comb_5|VGA_G[1]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.110     ; 34.680     ;
; 5.072 ; vga_frame:comb_5|clock_num[18] ; vga_frame:comb_5|VGA_R[1]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.109     ; 34.453     ;
; 5.097 ; vga_frame:comb_5|clock_num[18] ; vga_frame:comb_5|VGA_G[0]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.114     ; 34.423     ;
; 5.097 ; vga_frame:comb_5|clock_num[18] ; vga_frame:comb_5|VGA_G[3]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.114     ; 34.423     ;
; 5.101 ; vga_frame:comb_5|clock_num[18] ; vga_frame:comb_5|VGA_R[2]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.114     ; 34.419     ;
; 5.322 ; vga_frame:comb_5|clock_num[18] ; vga_frame:comb_5|VGA_HS[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.110     ; 34.202     ;
; 6.166 ; vga_frame:comb_5|clock_num[17] ; vga_frame:comb_5|VGA_VS[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.110     ; 33.358     ;
; 6.930 ; vga_frame:comb_5|clock_num[17] ; vga_frame:comb_5|VGA_R[3]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.117     ; 32.587     ;
; 6.930 ; vga_frame:comb_5|clock_num[17] ; vga_frame:comb_5|VGA_G[2]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.117     ; 32.587     ;
; 6.930 ; vga_frame:comb_5|clock_num[17] ; vga_frame:comb_5|VGA_B[3]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.117     ; 32.587     ;
; 6.958 ; vga_frame:comb_5|clock_num[17] ; vga_frame:comb_5|VGA_B[0]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.112     ; 32.564     ;
; 6.958 ; vga_frame:comb_5|clock_num[17] ; vga_frame:comb_5|VGA_B[1]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.112     ; 32.564     ;
; 6.958 ; vga_frame:comb_5|clock_num[17] ; vga_frame:comb_5|VGA_B[2]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.112     ; 32.564     ;
; 6.987 ; vga_frame:comb_5|clock_num[17] ; vga_frame:comb_5|VGA_R[0]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.112     ; 32.535     ;
; 6.989 ; vga_frame:comb_5|clock_num[17] ; vga_frame:comb_5|VGA_G[1]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.110     ; 32.535     ;
; 7.217 ; vga_frame:comb_5|clock_num[17] ; vga_frame:comb_5|VGA_R[1]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.109     ; 32.308     ;
; 7.242 ; vga_frame:comb_5|clock_num[17] ; vga_frame:comb_5|VGA_G[0]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.114     ; 32.278     ;
; 7.242 ; vga_frame:comb_5|clock_num[17] ; vga_frame:comb_5|VGA_G[3]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.114     ; 32.278     ;
; 7.246 ; vga_frame:comb_5|clock_num[17] ; vga_frame:comb_5|VGA_R[2]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.114     ; 32.274     ;
; 7.467 ; vga_frame:comb_5|clock_num[17] ; vga_frame:comb_5|VGA_HS[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.110     ; 32.057     ;
; 7.937 ; vga_frame:comb_5|clock_num[16] ; vga_frame:comb_5|VGA_R[3]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.117     ; 31.580     ;
; 7.937 ; vga_frame:comb_5|clock_num[16] ; vga_frame:comb_5|VGA_G[2]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.117     ; 31.580     ;
+-------+--------------------------------+----------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'comb_4|altpll_0|sd1|pll7|clk[0]'                                                                                                                         ;
+-------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.312 ; vga_frame:comb_5|bw[2]         ; vga_frame:comb_5|bw[2]         ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.501 ; vga_frame:comb_5|clock_num[2]  ; vga_frame:comb_5|clock_num[2]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.055      ; 0.700      ;
; 0.502 ; vga_frame:comb_5|clock_num[3]  ; vga_frame:comb_5|clock_num[3]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.055      ; 0.701      ;
; 0.509 ; vga_frame:comb_5|clock_num[9]  ; vga_frame:comb_5|clock_num[9]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.055      ; 0.708      ;
; 0.511 ; vga_frame:comb_5|clock_num[1]  ; vga_frame:comb_5|clock_num[1]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.055      ; 0.710      ;
; 0.516 ; vga_frame:comb_5|clock_num[4]  ; vga_frame:comb_5|clock_num[4]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.055      ; 0.715      ;
; 0.521 ; vga_frame:comb_5|clock_num[6]  ; vga_frame:comb_5|clock_num[6]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.055      ; 0.720      ;
; 0.638 ; vga_frame:comb_5|clock_num[5]  ; vga_frame:comb_5|clock_num[5]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.055      ; 0.837      ;
; 0.747 ; vga_frame:comb_5|clock_num[3]  ; vga_frame:comb_5|clock_num[4]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.055      ; 0.946      ;
; 0.750 ; vga_frame:comb_5|clock_num[2]  ; vga_frame:comb_5|clock_num[3]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.055      ; 0.949      ;
; 0.755 ; vga_frame:comb_5|clock_num[1]  ; vga_frame:comb_5|clock_num[2]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.055      ; 0.954      ;
; 0.757 ; vga_frame:comb_5|clock_num[2]  ; vga_frame:comb_5|clock_num[4]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.055      ; 0.956      ;
; 0.765 ; vga_frame:comb_5|clock_num[4]  ; vga_frame:comb_5|clock_num[5]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.055      ; 0.964      ;
; 0.772 ; vga_frame:comb_5|clock_num[4]  ; vga_frame:comb_5|clock_num[6]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.055      ; 0.971      ;
; 0.793 ; vga_frame:comb_5|clock_num[12] ; vga_frame:comb_5|clock_num[12] ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.055      ; 0.992      ;
; 0.836 ; vga_frame:comb_5|clock_num[3]  ; vga_frame:comb_5|clock_num[5]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.055      ; 1.035      ;
; 0.843 ; vga_frame:comb_5|clock_num[3]  ; vga_frame:comb_5|clock_num[6]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.055      ; 1.042      ;
; 0.844 ; vga_frame:comb_5|clock_num[1]  ; vga_frame:comb_5|clock_num[3]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.055      ; 1.043      ;
; 0.846 ; vga_frame:comb_5|clock_num[2]  ; vga_frame:comb_5|clock_num[5]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.055      ; 1.045      ;
; 0.851 ; vga_frame:comb_5|clock_num[1]  ; vga_frame:comb_5|clock_num[4]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.055      ; 1.050      ;
; 0.853 ; vga_frame:comb_5|clock_num[2]  ; vga_frame:comb_5|clock_num[6]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.055      ; 1.052      ;
; 0.866 ; vga_frame:comb_5|clock_num[6]  ; vga_frame:comb_5|clock_num[9]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.055      ; 1.065      ;
; 0.882 ; vga_frame:comb_5|clock_num[5]  ; vga_frame:comb_5|clock_num[6]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.055      ; 1.081      ;
; 0.885 ; vga_frame:comb_5|clock_num[0]  ; vga_frame:comb_5|clock_num[1]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.056      ; 1.085      ;
; 0.892 ; vga_frame:comb_5|clock_num[0]  ; vga_frame:comb_5|clock_num[2]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.056      ; 1.092      ;
; 0.913 ; vga_frame:comb_5|clock_num[16] ; vga_frame:comb_5|clock_num[16] ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.055      ; 1.112      ;
; 0.940 ; vga_frame:comb_5|clock_num[1]  ; vga_frame:comb_5|clock_num[5]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.055      ; 1.139      ;
; 0.947 ; vga_frame:comb_5|clock_num[1]  ; vga_frame:comb_5|clock_num[6]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.055      ; 1.146      ;
; 0.957 ; vga_frame:comb_5|clock_num[4]  ; vga_frame:comb_5|clock_num[9]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.055      ; 1.156      ;
; 0.981 ; vga_frame:comb_5|clock_num[0]  ; vga_frame:comb_5|clock_num[3]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.056      ; 1.181      ;
; 0.988 ; vga_frame:comb_5|clock_num[0]  ; vga_frame:comb_5|clock_num[4]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.056      ; 1.188      ;
; 1.013 ; vga_frame:comb_5|clock_num[7]  ; vga_frame:comb_5|clock_num[9]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.056      ; 1.213      ;
; 1.022 ; vga_frame:comb_5|clock_num[0]  ; vga_frame:comb_5|clock_num[0]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.055      ; 1.221      ;
; 1.028 ; vga_frame:comb_5|clock_num[3]  ; vga_frame:comb_5|clock_num[9]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.055      ; 1.227      ;
; 1.038 ; vga_frame:comb_5|clock_num[2]  ; vga_frame:comb_5|clock_num[9]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.055      ; 1.237      ;
; 1.040 ; vga_frame:comb_5|clock_num[11] ; vga_frame:comb_5|clock_num[11] ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.055      ; 1.239      ;
; 1.044 ; vga_frame:comb_5|clock_num[15] ; vga_frame:comb_5|clock_num[15] ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.055      ; 1.243      ;
; 1.067 ; vga_frame:comb_5|clock_num[5]  ; vga_frame:comb_5|clock_num[9]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.055      ; 1.266      ;
; 1.077 ; vga_frame:comb_5|clock_num[0]  ; vga_frame:comb_5|clock_num[5]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.056      ; 1.277      ;
; 1.084 ; vga_frame:comb_5|clock_num[0]  ; vga_frame:comb_5|clock_num[6]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.056      ; 1.284      ;
; 1.104 ; vga_frame:comb_5|clock_num[8]  ; vga_frame:comb_5|clock_num[9]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.056      ; 1.304      ;
; 1.117 ; vga_frame:comb_5|clock_num[9]  ; vga_frame:comb_5|clock_num[12] ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.056      ; 1.317      ;
; 1.132 ; vga_frame:comb_5|clock_num[1]  ; vga_frame:comb_5|clock_num[9]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.055      ; 1.331      ;
; 1.152 ; vga_frame:comb_5|clock_num[15] ; vga_frame:comb_5|clock_num[16] ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.055      ; 1.351      ;
; 1.156 ; vga_frame:comb_5|clock_num[11] ; vga_frame:comb_5|clock_num[14] ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.056      ; 1.356      ;
; 1.158 ; vga_frame:comb_5|clock_num[11] ; vga_frame:comb_5|clock_num[12] ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.056      ; 1.358      ;
; 1.161 ; vga_frame:comb_5|clock_num[11] ; vga_frame:comb_5|clock_num[17] ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.056      ; 1.361      ;
; 1.161 ; vga_frame:comb_5|clock_num[11] ; vga_frame:comb_5|clock_num[18] ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.056      ; 1.361      ;
; 1.165 ; vga_frame:comb_5|clock_num[9]  ; vga_frame:comb_5|clock_num[10] ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.054      ; 1.363      ;
; 1.191 ; vga_frame:comb_5|clock_num[6]  ; vga_frame:comb_5|clock_num[8]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.054      ; 1.389      ;
; 1.194 ; vga_frame:comb_5|clock_num[7]  ; vga_frame:comb_5|clock_num[14] ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.057      ; 1.395      ;
; 1.199 ; vga_frame:comb_5|clock_num[7]  ; vga_frame:comb_5|clock_num[17] ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.057      ; 1.400      ;
; 1.199 ; vga_frame:comb_5|clock_num[7]  ; vga_frame:comb_5|clock_num[18] ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.057      ; 1.400      ;
; 1.219 ; vga_frame:comb_5|clock_num[6]  ; vga_frame:comb_5|clock_num[14] ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.056      ; 1.419      ;
; 1.222 ; vga_frame:comb_5|clock_num[2]  ; vga_frame:comb_5|clock_num[14] ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.056      ; 1.422      ;
; 1.225 ; vga_frame:comb_5|clock_num[6]  ; vga_frame:comb_5|clock_num[17] ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.056      ; 1.425      ;
; 1.225 ; vga_frame:comb_5|clock_num[6]  ; vga_frame:comb_5|clock_num[18] ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.056      ; 1.425      ;
; 1.228 ; vga_frame:comb_5|clock_num[2]  ; vga_frame:comb_5|clock_num[17] ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.056      ; 1.428      ;
; 1.228 ; vga_frame:comb_5|clock_num[2]  ; vga_frame:comb_5|clock_num[18] ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.056      ; 1.428      ;
; 1.237 ; vga_frame:comb_5|clock_num[6]  ; vga_frame:comb_5|clock_num[12] ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.056      ; 1.437      ;
; 1.243 ; vga_frame:comb_5|clock_num[9]  ; vga_frame:comb_5|clock_num[11] ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.055      ; 1.442      ;
; 1.250 ; vga_frame:comb_5|clock_num[5]  ; vga_frame:comb_5|clock_num[14] ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.056      ; 1.450      ;
; 1.256 ; vga_frame:comb_5|clock_num[5]  ; vga_frame:comb_5|clock_num[17] ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.056      ; 1.456      ;
; 1.256 ; vga_frame:comb_5|clock_num[5]  ; vga_frame:comb_5|clock_num[18] ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.056      ; 1.456      ;
; 1.269 ; vga_frame:comb_5|clock_num[0]  ; vga_frame:comb_5|clock_num[9]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.056      ; 1.469      ;
; 1.271 ; vga_frame:comb_5|clock_num[7]  ; vga_frame:comb_5|clock_num[7]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.055      ; 1.470      ;
; 1.272 ; vga_frame:comb_5|clock_num[12] ; vga_frame:comb_5|clock_num[16] ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.055      ; 1.471      ;
; 1.273 ; vga_frame:comb_5|clock_num[8]  ; vga_frame:comb_5|clock_num[8]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.055      ; 1.472      ;
; 1.282 ; vga_frame:comb_5|clock_num[4]  ; vga_frame:comb_5|clock_num[8]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.054      ; 1.480      ;
; 1.285 ; vga_frame:comb_5|clock_num[6]  ; vga_frame:comb_5|clock_num[10] ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.054      ; 1.483      ;
; 1.311 ; vga_frame:comb_5|clock_num[3]  ; vga_frame:comb_5|clock_num[14] ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.056      ; 1.511      ;
; 1.315 ; vga_frame:comb_5|clock_num[10] ; vga_frame:comb_5|clock_num[10] ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.055      ; 1.514      ;
; 1.317 ; vga_frame:comb_5|clock_num[3]  ; vga_frame:comb_5|clock_num[17] ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.056      ; 1.517      ;
; 1.317 ; vga_frame:comb_5|clock_num[3]  ; vga_frame:comb_5|clock_num[18] ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.056      ; 1.517      ;
; 1.328 ; vga_frame:comb_5|clock_num[4]  ; vga_frame:comb_5|clock_num[12] ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.056      ; 1.528      ;
; 1.337 ; vga_frame:comb_5|clock_num[6]  ; vga_frame:comb_5|clock_num[7]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.054      ; 1.535      ;
; 1.345 ; vga_frame:comb_5|clock_num[7]  ; vga_frame:comb_5|clock_num[8]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.055      ; 1.544      ;
; 1.350 ; vga_frame:comb_5|clock_num[4]  ; vga_frame:comb_5|clock_num[14] ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.056      ; 1.550      ;
; 1.353 ; vga_frame:comb_5|clock_num[3]  ; vga_frame:comb_5|clock_num[8]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.054      ; 1.551      ;
; 1.356 ; vga_frame:comb_5|clock_num[4]  ; vga_frame:comb_5|clock_num[17] ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.056      ; 1.556      ;
; 1.356 ; vga_frame:comb_5|clock_num[4]  ; vga_frame:comb_5|clock_num[18] ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.056      ; 1.556      ;
; 1.363 ; vga_frame:comb_5|clock_num[6]  ; vga_frame:comb_5|clock_num[11] ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.055      ; 1.562      ;
; 1.363 ; vga_frame:comb_5|clock_num[2]  ; vga_frame:comb_5|clock_num[8]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.054      ; 1.561      ;
; 1.376 ; vga_frame:comb_5|clock_num[4]  ; vga_frame:comb_5|clock_num[10] ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.054      ; 1.574      ;
; 1.377 ; vga_frame:comb_5|clock_num[12] ; vga_frame:comb_5|clock_num[13] ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.053      ; 1.574      ;
; 1.378 ; vga_frame:comb_5|clock_num[9]  ; vga_frame:comb_5|clock_num[14] ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.056      ; 1.578      ;
; 1.383 ; vga_frame:comb_5|clock_num[9]  ; vga_frame:comb_5|clock_num[17] ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.056      ; 1.583      ;
; 1.383 ; vga_frame:comb_5|clock_num[9]  ; vga_frame:comb_5|clock_num[18] ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.056      ; 1.583      ;
; 1.391 ; vga_frame:comb_5|clock_num[7]  ; vga_frame:comb_5|clock_num[12] ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.057      ; 1.592      ;
; 1.392 ; vga_frame:comb_5|clock_num[5]  ; vga_frame:comb_5|clock_num[8]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.054      ; 1.590      ;
; 1.399 ; vga_frame:comb_5|clock_num[12] ; vga_frame:comb_5|clock_num[15] ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.055      ; 1.598      ;
; 1.399 ; vga_frame:comb_5|clock_num[3]  ; vga_frame:comb_5|clock_num[12] ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.056      ; 1.599      ;
; 1.409 ; vga_frame:comb_5|clock_num[2]  ; vga_frame:comb_5|clock_num[12] ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.056      ; 1.609      ;
; 1.427 ; vga_frame:comb_5|clock_num[10] ; vga_frame:comb_5|clock_num[12] ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.057      ; 1.628      ;
; 1.428 ; vga_frame:comb_5|clock_num[4]  ; vga_frame:comb_5|clock_num[7]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.054      ; 1.626      ;
; 1.436 ; vga_frame:comb_5|clock_num[9]  ; vga_frame:comb_5|clock_num[16] ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.056      ; 1.636      ;
; 1.438 ; vga_frame:comb_5|clock_num[5]  ; vga_frame:comb_5|clock_num[12] ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.056      ; 1.638      ;
; 1.439 ; vga_frame:comb_5|clock_num[7]  ; vga_frame:comb_5|clock_num[10] ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.055      ; 1.638      ;
; 1.447 ; vga_frame:comb_5|clock_num[3]  ; vga_frame:comb_5|clock_num[10] ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.054      ; 1.645      ;
; 1.453 ; vga_frame:comb_5|clock_num[15] ; vga_frame:comb_5|clock_num[14] ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.055      ; 1.652      ;
+-------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'                                                                          ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------+
; 9.713  ; 9.713        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; comb_4|altpll_0|sd1|pll7|clk[0]           ;
; 9.713  ; 9.713        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; comb_4|altpll_0|sd1|pll7|observablevcoout ;
; 9.745  ; 9.745        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~input|o                          ;
; 9.766  ; 9.766        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; comb_4|altpll_0|sd1|pll7|inclk[0]         ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~input|i                          ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~input|i                          ;
; 10.233 ; 10.233       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; comb_4|altpll_0|sd1|pll7|inclk[0]         ;
; 10.255 ; 10.255       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~input|o                          ;
; 10.286 ; 10.286       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; comb_4|altpll_0|sd1|pll7|clk[0]           ;
; 10.286 ; 10.286       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; comb_4|altpll_0|sd1|pll7|observablevcoout ;
; 16.000 ; 20.000       ; 4.000          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                                  ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'comb_4|altpll_0|sd1|pll7|clk[0]'                                                                                      ;
+--------+--------------+----------------+------------------+---------------------------------+------------+-------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                                                ;
+--------+--------------+----------------+------------------+---------------------------------+------------+-------------------------------------------------------+
; 19.613 ; 19.829       ; 0.216          ; High Pulse Width ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; vga_frame:comb_5|bw[2]                                ;
; 19.613 ; 19.829       ; 0.216          ; High Pulse Width ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; vga_frame:comb_5|clock_num[0]                         ;
; 19.613 ; 19.829       ; 0.216          ; High Pulse Width ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; vga_frame:comb_5|clock_num[10]                        ;
; 19.613 ; 19.829       ; 0.216          ; High Pulse Width ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; vga_frame:comb_5|clock_num[11]                        ;
; 19.613 ; 19.829       ; 0.216          ; High Pulse Width ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; vga_frame:comb_5|clock_num[12]                        ;
; 19.613 ; 19.829       ; 0.216          ; High Pulse Width ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; vga_frame:comb_5|clock_num[13]                        ;
; 19.613 ; 19.829       ; 0.216          ; High Pulse Width ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; vga_frame:comb_5|clock_num[14]                        ;
; 19.613 ; 19.829       ; 0.216          ; High Pulse Width ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; vga_frame:comb_5|clock_num[15]                        ;
; 19.613 ; 19.829       ; 0.216          ; High Pulse Width ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; vga_frame:comb_5|clock_num[16]                        ;
; 19.613 ; 19.829       ; 0.216          ; High Pulse Width ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; vga_frame:comb_5|clock_num[17]                        ;
; 19.613 ; 19.829       ; 0.216          ; High Pulse Width ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; vga_frame:comb_5|clock_num[18]                        ;
; 19.613 ; 19.829       ; 0.216          ; High Pulse Width ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; vga_frame:comb_5|clock_num[19]                        ;
; 19.613 ; 19.829       ; 0.216          ; High Pulse Width ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; vga_frame:comb_5|clock_num[1]                         ;
; 19.613 ; 19.829       ; 0.216          ; High Pulse Width ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; vga_frame:comb_5|clock_num[20]                        ;
; 19.613 ; 19.829       ; 0.216          ; High Pulse Width ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; vga_frame:comb_5|clock_num[21]                        ;
; 19.613 ; 19.829       ; 0.216          ; High Pulse Width ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; vga_frame:comb_5|clock_num[22]                        ;
; 19.613 ; 19.829       ; 0.216          ; High Pulse Width ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; vga_frame:comb_5|clock_num[23]                        ;
; 19.613 ; 19.829       ; 0.216          ; High Pulse Width ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; vga_frame:comb_5|clock_num[2]                         ;
; 19.613 ; 19.829       ; 0.216          ; High Pulse Width ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; vga_frame:comb_5|clock_num[3]                         ;
; 19.613 ; 19.829       ; 0.216          ; High Pulse Width ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; vga_frame:comb_5|clock_num[4]                         ;
; 19.613 ; 19.829       ; 0.216          ; High Pulse Width ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; vga_frame:comb_5|clock_num[5]                         ;
; 19.613 ; 19.829       ; 0.216          ; High Pulse Width ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; vga_frame:comb_5|clock_num[6]                         ;
; 19.613 ; 19.829       ; 0.216          ; High Pulse Width ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; vga_frame:comb_5|clock_num[7]                         ;
; 19.613 ; 19.829       ; 0.216          ; High Pulse Width ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; vga_frame:comb_5|clock_num[8]                         ;
; 19.613 ; 19.829       ; 0.216          ; High Pulse Width ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; vga_frame:comb_5|clock_num[9]                         ;
; 19.711 ; 19.866       ; 0.155          ; Low Pulse Width  ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; vga_frame:comb_5|VGA_B[0]                             ;
; 19.711 ; 19.866       ; 0.155          ; Low Pulse Width  ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; vga_frame:comb_5|VGA_B[1]                             ;
; 19.711 ; 19.866       ; 0.155          ; Low Pulse Width  ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; vga_frame:comb_5|VGA_B[2]                             ;
; 19.711 ; 19.861       ; 0.150          ; High Pulse Width ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; vga_frame:comb_5|VGA_B[3]                             ;
; 19.711 ; 19.866       ; 0.155          ; Low Pulse Width  ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; vga_frame:comb_5|VGA_G[0]                             ;
; 19.711 ; 19.866       ; 0.155          ; Low Pulse Width  ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; vga_frame:comb_5|VGA_G[1]                             ;
; 19.711 ; 19.861       ; 0.150          ; High Pulse Width ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; vga_frame:comb_5|VGA_G[2]                             ;
; 19.711 ; 19.866       ; 0.155          ; Low Pulse Width  ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; vga_frame:comb_5|VGA_G[3]                             ;
; 19.711 ; 19.866       ; 0.155          ; Low Pulse Width  ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; vga_frame:comb_5|VGA_HS[0]                            ;
; 19.711 ; 19.866       ; 0.155          ; Low Pulse Width  ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; vga_frame:comb_5|VGA_R[0]                             ;
; 19.711 ; 19.866       ; 0.155          ; Low Pulse Width  ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; vga_frame:comb_5|VGA_R[1]                             ;
; 19.711 ; 19.866       ; 0.155          ; Low Pulse Width  ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; vga_frame:comb_5|VGA_R[2]                             ;
; 19.711 ; 19.861       ; 0.150          ; High Pulse Width ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; vga_frame:comb_5|VGA_R[3]                             ;
; 19.711 ; 19.866       ; 0.155          ; Low Pulse Width  ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; vga_frame:comb_5|VGA_VS[0]                            ;
; 19.712 ; 19.862       ; 0.150          ; High Pulse Width ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; vga_frame:comb_5|VGA_G[1]                             ;
; 19.712 ; 19.862       ; 0.150          ; High Pulse Width ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; vga_frame:comb_5|VGA_HS[0]                            ;
; 19.712 ; 19.862       ; 0.150          ; High Pulse Width ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; vga_frame:comb_5|VGA_VS[0]                            ;
; 19.713 ; 19.863       ; 0.150          ; High Pulse Width ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; vga_frame:comb_5|VGA_B[0]                             ;
; 19.713 ; 19.863       ; 0.150          ; High Pulse Width ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; vga_frame:comb_5|VGA_B[1]                             ;
; 19.713 ; 19.863       ; 0.150          ; High Pulse Width ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; vga_frame:comb_5|VGA_B[2]                             ;
; 19.713 ; 19.868       ; 0.155          ; Low Pulse Width  ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; vga_frame:comb_5|VGA_B[3]                             ;
; 19.713 ; 19.863       ; 0.150          ; High Pulse Width ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; vga_frame:comb_5|VGA_G[0]                             ;
; 19.713 ; 19.868       ; 0.155          ; Low Pulse Width  ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; vga_frame:comb_5|VGA_G[2]                             ;
; 19.713 ; 19.863       ; 0.150          ; High Pulse Width ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; vga_frame:comb_5|VGA_G[3]                             ;
; 19.713 ; 19.863       ; 0.150          ; High Pulse Width ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; vga_frame:comb_5|VGA_R[0]                             ;
; 19.713 ; 19.863       ; 0.150          ; High Pulse Width ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; vga_frame:comb_5|VGA_R[1]                             ;
; 19.713 ; 19.863       ; 0.150          ; High Pulse Width ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; vga_frame:comb_5|VGA_R[2]                             ;
; 19.713 ; 19.868       ; 0.155          ; Low Pulse Width  ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; vga_frame:comb_5|VGA_R[3]                             ;
; 19.715 ; 19.899       ; 0.184          ; Low Pulse Width  ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; vga_frame:comb_5|bw[2]                                ;
; 19.715 ; 19.899       ; 0.184          ; Low Pulse Width  ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; vga_frame:comb_5|clock_num[0]                         ;
; 19.715 ; 19.899       ; 0.184          ; Low Pulse Width  ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; vga_frame:comb_5|clock_num[10]                        ;
; 19.715 ; 19.899       ; 0.184          ; Low Pulse Width  ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; vga_frame:comb_5|clock_num[11]                        ;
; 19.715 ; 19.899       ; 0.184          ; Low Pulse Width  ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; vga_frame:comb_5|clock_num[12]                        ;
; 19.715 ; 19.899       ; 0.184          ; Low Pulse Width  ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; vga_frame:comb_5|clock_num[13]                        ;
; 19.715 ; 19.899       ; 0.184          ; Low Pulse Width  ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; vga_frame:comb_5|clock_num[14]                        ;
; 19.715 ; 19.899       ; 0.184          ; Low Pulse Width  ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; vga_frame:comb_5|clock_num[15]                        ;
; 19.715 ; 19.899       ; 0.184          ; Low Pulse Width  ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; vga_frame:comb_5|clock_num[16]                        ;
; 19.715 ; 19.899       ; 0.184          ; Low Pulse Width  ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; vga_frame:comb_5|clock_num[17]                        ;
; 19.715 ; 19.899       ; 0.184          ; Low Pulse Width  ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; vga_frame:comb_5|clock_num[18]                        ;
; 19.715 ; 19.899       ; 0.184          ; Low Pulse Width  ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; vga_frame:comb_5|clock_num[19]                        ;
; 19.715 ; 19.899       ; 0.184          ; Low Pulse Width  ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; vga_frame:comb_5|clock_num[1]                         ;
; 19.715 ; 19.899       ; 0.184          ; Low Pulse Width  ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; vga_frame:comb_5|clock_num[20]                        ;
; 19.715 ; 19.899       ; 0.184          ; Low Pulse Width  ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; vga_frame:comb_5|clock_num[21]                        ;
; 19.715 ; 19.899       ; 0.184          ; Low Pulse Width  ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; vga_frame:comb_5|clock_num[22]                        ;
; 19.715 ; 19.899       ; 0.184          ; Low Pulse Width  ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; vga_frame:comb_5|clock_num[23]                        ;
; 19.715 ; 19.899       ; 0.184          ; Low Pulse Width  ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; vga_frame:comb_5|clock_num[2]                         ;
; 19.715 ; 19.899       ; 0.184          ; Low Pulse Width  ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; vga_frame:comb_5|clock_num[3]                         ;
; 19.715 ; 19.899       ; 0.184          ; Low Pulse Width  ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; vga_frame:comb_5|clock_num[4]                         ;
; 19.715 ; 19.899       ; 0.184          ; Low Pulse Width  ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; vga_frame:comb_5|clock_num[5]                         ;
; 19.715 ; 19.899       ; 0.184          ; Low Pulse Width  ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; vga_frame:comb_5|clock_num[6]                         ;
; 19.715 ; 19.899       ; 0.184          ; Low Pulse Width  ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; vga_frame:comb_5|clock_num[7]                         ;
; 19.715 ; 19.899       ; 0.184          ; Low Pulse Width  ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; vga_frame:comb_5|clock_num[8]                         ;
; 19.715 ; 19.899       ; 0.184          ; Low Pulse Width  ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; vga_frame:comb_5|clock_num[9]                         ;
; 19.850 ; 19.850       ; 0.000          ; High Pulse Width ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; comb_4|altpll_0|sd1|wire_pll7_clk[0]~clkctrl|inclk[0] ;
; 19.850 ; 19.850       ; 0.000          ; High Pulse Width ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; comb_4|altpll_0|sd1|wire_pll7_clk[0]~clkctrl|outclk   ;
; 19.853 ; 19.853       ; 0.000          ; High Pulse Width ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; comb_5|bw[2]|clk                                      ;
; 19.853 ; 19.853       ; 0.000          ; High Pulse Width ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; comb_5|clock_num[0]|clk                               ;
; 19.853 ; 19.853       ; 0.000          ; High Pulse Width ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; comb_5|clock_num[10]|clk                              ;
; 19.853 ; 19.853       ; 0.000          ; High Pulse Width ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; comb_5|clock_num[11]|clk                              ;
; 19.853 ; 19.853       ; 0.000          ; High Pulse Width ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; comb_5|clock_num[12]|clk                              ;
; 19.853 ; 19.853       ; 0.000          ; High Pulse Width ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; comb_5|clock_num[13]|clk                              ;
; 19.853 ; 19.853       ; 0.000          ; High Pulse Width ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; comb_5|clock_num[14]|clk                              ;
; 19.853 ; 19.853       ; 0.000          ; High Pulse Width ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; comb_5|clock_num[15]|clk                              ;
; 19.853 ; 19.853       ; 0.000          ; High Pulse Width ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; comb_5|clock_num[16]|clk                              ;
; 19.853 ; 19.853       ; 0.000          ; High Pulse Width ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; comb_5|clock_num[17]|clk                              ;
; 19.853 ; 19.853       ; 0.000          ; High Pulse Width ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; comb_5|clock_num[18]|clk                              ;
; 19.853 ; 19.853       ; 0.000          ; High Pulse Width ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; comb_5|clock_num[19]|clk                              ;
; 19.853 ; 19.853       ; 0.000          ; High Pulse Width ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; comb_5|clock_num[1]|clk                               ;
; 19.853 ; 19.853       ; 0.000          ; High Pulse Width ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; comb_5|clock_num[20]|clk                              ;
; 19.853 ; 19.853       ; 0.000          ; High Pulse Width ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; comb_5|clock_num[21]|clk                              ;
; 19.853 ; 19.853       ; 0.000          ; High Pulse Width ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; comb_5|clock_num[22]|clk                              ;
; 19.853 ; 19.853       ; 0.000          ; High Pulse Width ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; comb_5|clock_num[23]|clk                              ;
; 19.853 ; 19.853       ; 0.000          ; High Pulse Width ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; comb_5|clock_num[2]|clk                               ;
; 19.853 ; 19.853       ; 0.000          ; High Pulse Width ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; comb_5|clock_num[3]|clk                               ;
; 19.853 ; 19.853       ; 0.000          ; High Pulse Width ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; comb_5|clock_num[4]|clk                               ;
+--------+--------------+----------------+------------------+---------------------------------+------------+-------------------------------------------------------+


+----------------------------------------------------------------------------------------+
; Clock to Output Times                                                                  ;
+------------+------------+-------+-------+------------+---------------------------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+------------+------------+-------+-------+------------+---------------------------------+
; VGA_B[*]   ; CLOCK_50   ; 2.899 ; 2.748 ; Rise       ; comb_4|altpll_0|sd1|pll7|clk[0] ;
;  VGA_B[0]  ; CLOCK_50   ; 2.899 ; 2.748 ; Rise       ; comb_4|altpll_0|sd1|pll7|clk[0] ;
;  VGA_B[1]  ; CLOCK_50   ; 2.899 ; 2.748 ; Rise       ; comb_4|altpll_0|sd1|pll7|clk[0] ;
;  VGA_B[2]  ; CLOCK_50   ; 2.899 ; 2.748 ; Rise       ; comb_4|altpll_0|sd1|pll7|clk[0] ;
;  VGA_B[3]  ; CLOCK_50   ; 2.884 ; 2.733 ; Rise       ; comb_4|altpll_0|sd1|pll7|clk[0] ;
; VGA_G[*]   ; CLOCK_50   ; 2.907 ; 2.756 ; Rise       ; comb_4|altpll_0|sd1|pll7|clk[0] ;
;  VGA_G[0]  ; CLOCK_50   ; 2.907 ; 2.756 ; Rise       ; comb_4|altpll_0|sd1|pll7|clk[0] ;
;  VGA_G[1]  ; CLOCK_50   ; 2.891 ; 2.740 ; Rise       ; comb_4|altpll_0|sd1|pll7|clk[0] ;
;  VGA_G[2]  ; CLOCK_50   ; 2.884 ; 2.733 ; Rise       ; comb_4|altpll_0|sd1|pll7|clk[0] ;
;  VGA_G[3]  ; CLOCK_50   ; 2.897 ; 2.746 ; Rise       ; comb_4|altpll_0|sd1|pll7|clk[0] ;
; VGA_HS[*]  ; CLOCK_50   ; 2.901 ; 2.750 ; Rise       ; comb_4|altpll_0|sd1|pll7|clk[0] ;
;  VGA_HS[0] ; CLOCK_50   ; 2.901 ; 2.750 ; Rise       ; comb_4|altpll_0|sd1|pll7|clk[0] ;
; VGA_R[*]   ; CLOCK_50   ; 2.904 ; 2.753 ; Rise       ; comb_4|altpll_0|sd1|pll7|clk[0] ;
;  VGA_R[0]  ; CLOCK_50   ; 2.899 ; 2.748 ; Rise       ; comb_4|altpll_0|sd1|pll7|clk[0] ;
;  VGA_R[1]  ; CLOCK_50   ; 2.882 ; 2.731 ; Rise       ; comb_4|altpll_0|sd1|pll7|clk[0] ;
;  VGA_R[2]  ; CLOCK_50   ; 2.887 ; 2.736 ; Rise       ; comb_4|altpll_0|sd1|pll7|clk[0] ;
;  VGA_R[3]  ; CLOCK_50   ; 2.904 ; 2.753 ; Rise       ; comb_4|altpll_0|sd1|pll7|clk[0] ;
; VGA_VS[*]  ; CLOCK_50   ; 2.901 ; 2.750 ; Rise       ; comb_4|altpll_0|sd1|pll7|clk[0] ;
;  VGA_VS[0] ; CLOCK_50   ; 2.901 ; 2.750 ; Rise       ; comb_4|altpll_0|sd1|pll7|clk[0] ;
+------------+------------+-------+-------+------------+---------------------------------+


+----------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                          ;
+------------+------------+-------+-------+------------+---------------------------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+------------+------------+-------+-------+------------+---------------------------------+
; VGA_B[*]   ; CLOCK_50   ; 2.522 ; 2.371 ; Rise       ; comb_4|altpll_0|sd1|pll7|clk[0] ;
;  VGA_B[0]  ; CLOCK_50   ; 2.537 ; 2.386 ; Rise       ; comb_4|altpll_0|sd1|pll7|clk[0] ;
;  VGA_B[1]  ; CLOCK_50   ; 2.537 ; 2.386 ; Rise       ; comb_4|altpll_0|sd1|pll7|clk[0] ;
;  VGA_B[2]  ; CLOCK_50   ; 2.537 ; 2.386 ; Rise       ; comb_4|altpll_0|sd1|pll7|clk[0] ;
;  VGA_B[3]  ; CLOCK_50   ; 2.522 ; 2.371 ; Rise       ; comb_4|altpll_0|sd1|pll7|clk[0] ;
; VGA_G[*]   ; CLOCK_50   ; 2.522 ; 2.371 ; Rise       ; comb_4|altpll_0|sd1|pll7|clk[0] ;
;  VGA_G[0]  ; CLOCK_50   ; 2.545 ; 2.394 ; Rise       ; comb_4|altpll_0|sd1|pll7|clk[0] ;
;  VGA_G[1]  ; CLOCK_50   ; 2.529 ; 2.378 ; Rise       ; comb_4|altpll_0|sd1|pll7|clk[0] ;
;  VGA_G[2]  ; CLOCK_50   ; 2.522 ; 2.371 ; Rise       ; comb_4|altpll_0|sd1|pll7|clk[0] ;
;  VGA_G[3]  ; CLOCK_50   ; 2.535 ; 2.384 ; Rise       ; comb_4|altpll_0|sd1|pll7|clk[0] ;
; VGA_HS[*]  ; CLOCK_50   ; 2.539 ; 2.388 ; Rise       ; comb_4|altpll_0|sd1|pll7|clk[0] ;
;  VGA_HS[0] ; CLOCK_50   ; 2.539 ; 2.388 ; Rise       ; comb_4|altpll_0|sd1|pll7|clk[0] ;
; VGA_R[*]   ; CLOCK_50   ; 2.520 ; 2.369 ; Rise       ; comb_4|altpll_0|sd1|pll7|clk[0] ;
;  VGA_R[0]  ; CLOCK_50   ; 2.537 ; 2.386 ; Rise       ; comb_4|altpll_0|sd1|pll7|clk[0] ;
;  VGA_R[1]  ; CLOCK_50   ; 2.520 ; 2.369 ; Rise       ; comb_4|altpll_0|sd1|pll7|clk[0] ;
;  VGA_R[2]  ; CLOCK_50   ; 2.525 ; 2.374 ; Rise       ; comb_4|altpll_0|sd1|pll7|clk[0] ;
;  VGA_R[3]  ; CLOCK_50   ; 2.542 ; 2.391 ; Rise       ; comb_4|altpll_0|sd1|pll7|clk[0] ;
; VGA_VS[*]  ; CLOCK_50   ; 2.539 ; 2.388 ; Rise       ; comb_4|altpll_0|sd1|pll7|clk[0] ;
;  VGA_VS[0] ; CLOCK_50   ; 2.539 ; 2.388 ; Rise       ; comb_4|altpll_0|sd1|pll7|clk[0] ;
+------------+------------+-------+-------+------------+---------------------------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                       ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; comb_4|altpll_0|sd1|pll7|clk[0] ; 16.750 ; 0.000         ;
+---------------------------------+--------+---------------+


+---------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                       ;
+---------------------------------+-------+---------------+
; Clock                           ; Slack ; End Point TNS ;
+---------------------------------+-------+---------------+
; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.187 ; 0.000         ;
+---------------------------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+----------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary         ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; CLOCK_50                        ; 9.425  ; 0.000         ;
; comb_4|altpll_0|sd1|pll7|clk[0] ; 19.649 ; 0.000         ;
+---------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'comb_4|altpll_0|sd1|pll7|clk[0]'                                                                                                                     ;
+--------+--------------------------------+----------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                    ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+----------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 16.750 ; vga_frame:comb_5|clock_num[19] ; vga_frame:comb_5|VGA_R[3]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.087     ; 22.832     ;
; 16.750 ; vga_frame:comb_5|clock_num[19] ; vga_frame:comb_5|VGA_G[2]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.087     ; 22.832     ;
; 16.750 ; vga_frame:comb_5|clock_num[19] ; vga_frame:comb_5|VGA_B[3]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.087     ; 22.832     ;
; 16.770 ; vga_frame:comb_5|clock_num[19] ; vga_frame:comb_5|VGA_B[0]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.082     ; 22.817     ;
; 16.770 ; vga_frame:comb_5|clock_num[19] ; vga_frame:comb_5|VGA_B[1]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.082     ; 22.817     ;
; 16.770 ; vga_frame:comb_5|clock_num[19] ; vga_frame:comb_5|VGA_B[2]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.082     ; 22.817     ;
; 16.786 ; vga_frame:comb_5|clock_num[19] ; vga_frame:comb_5|VGA_G[1]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.080     ; 22.803     ;
; 16.796 ; vga_frame:comb_5|clock_num[19] ; vga_frame:comb_5|VGA_R[0]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.082     ; 22.791     ;
; 16.807 ; vga_frame:comb_5|clock_num[20] ; vga_frame:comb_5|VGA_R[3]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.087     ; 22.775     ;
; 16.807 ; vga_frame:comb_5|clock_num[20] ; vga_frame:comb_5|VGA_G[2]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.087     ; 22.775     ;
; 16.807 ; vga_frame:comb_5|clock_num[20] ; vga_frame:comb_5|VGA_B[3]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.087     ; 22.775     ;
; 16.814 ; vga_frame:comb_5|clock_num[21] ; vga_frame:comb_5|VGA_R[3]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.087     ; 22.768     ;
; 16.814 ; vga_frame:comb_5|clock_num[21] ; vga_frame:comb_5|VGA_G[2]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.087     ; 22.768     ;
; 16.814 ; vga_frame:comb_5|clock_num[21] ; vga_frame:comb_5|VGA_B[3]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.087     ; 22.768     ;
; 16.827 ; vga_frame:comb_5|clock_num[20] ; vga_frame:comb_5|VGA_B[0]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.082     ; 22.760     ;
; 16.827 ; vga_frame:comb_5|clock_num[20] ; vga_frame:comb_5|VGA_B[1]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.082     ; 22.760     ;
; 16.827 ; vga_frame:comb_5|clock_num[20] ; vga_frame:comb_5|VGA_B[2]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.082     ; 22.760     ;
; 16.830 ; vga_frame:comb_5|clock_num[19] ; vga_frame:comb_5|VGA_VS[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.080     ; 22.759     ;
; 16.834 ; vga_frame:comb_5|clock_num[21] ; vga_frame:comb_5|VGA_B[0]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.082     ; 22.753     ;
; 16.834 ; vga_frame:comb_5|clock_num[21] ; vga_frame:comb_5|VGA_B[1]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.082     ; 22.753     ;
; 16.834 ; vga_frame:comb_5|clock_num[21] ; vga_frame:comb_5|VGA_B[2]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.082     ; 22.753     ;
; 16.843 ; vga_frame:comb_5|clock_num[20] ; vga_frame:comb_5|VGA_G[1]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.080     ; 22.746     ;
; 16.850 ; vga_frame:comb_5|clock_num[21] ; vga_frame:comb_5|VGA_G[1]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.080     ; 22.739     ;
; 16.853 ; vga_frame:comb_5|clock_num[20] ; vga_frame:comb_5|VGA_R[0]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.082     ; 22.734     ;
; 16.860 ; vga_frame:comb_5|clock_num[21] ; vga_frame:comb_5|VGA_R[0]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.082     ; 22.727     ;
; 16.865 ; vga_frame:comb_5|clock_num[20] ; vga_frame:comb_5|VGA_VS[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.080     ; 22.724     ;
; 16.870 ; vga_frame:comb_5|clock_num[22] ; vga_frame:comb_5|VGA_R[3]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.087     ; 22.712     ;
; 16.870 ; vga_frame:comb_5|clock_num[22] ; vga_frame:comb_5|VGA_G[2]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.087     ; 22.712     ;
; 16.870 ; vga_frame:comb_5|clock_num[22] ; vga_frame:comb_5|VGA_B[3]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.087     ; 22.712     ;
; 16.884 ; vga_frame:comb_5|clock_num[23] ; vga_frame:comb_5|VGA_R[3]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.087     ; 22.698     ;
; 16.884 ; vga_frame:comb_5|clock_num[23] ; vga_frame:comb_5|VGA_G[2]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.087     ; 22.698     ;
; 16.884 ; vga_frame:comb_5|clock_num[23] ; vga_frame:comb_5|VGA_B[3]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.087     ; 22.698     ;
; 16.890 ; vga_frame:comb_5|clock_num[22] ; vga_frame:comb_5|VGA_B[0]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.082     ; 22.697     ;
; 16.890 ; vga_frame:comb_5|clock_num[22] ; vga_frame:comb_5|VGA_B[1]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.082     ; 22.697     ;
; 16.890 ; vga_frame:comb_5|clock_num[22] ; vga_frame:comb_5|VGA_B[2]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.082     ; 22.697     ;
; 16.900 ; vga_frame:comb_5|clock_num[21] ; vga_frame:comb_5|VGA_VS[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.080     ; 22.689     ;
; 16.904 ; vga_frame:comb_5|clock_num[23] ; vga_frame:comb_5|VGA_B[0]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.082     ; 22.683     ;
; 16.904 ; vga_frame:comb_5|clock_num[23] ; vga_frame:comb_5|VGA_B[1]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.082     ; 22.683     ;
; 16.904 ; vga_frame:comb_5|clock_num[23] ; vga_frame:comb_5|VGA_B[2]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.082     ; 22.683     ;
; 16.906 ; vga_frame:comb_5|clock_num[22] ; vga_frame:comb_5|VGA_G[1]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.080     ; 22.683     ;
; 16.916 ; vga_frame:comb_5|clock_num[22] ; vga_frame:comb_5|VGA_R[0]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.082     ; 22.671     ;
; 16.920 ; vga_frame:comb_5|clock_num[23] ; vga_frame:comb_5|VGA_G[1]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.080     ; 22.669     ;
; 16.930 ; vga_frame:comb_5|clock_num[23] ; vga_frame:comb_5|VGA_R[0]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.082     ; 22.657     ;
; 16.935 ; vga_frame:comb_5|clock_num[22] ; vga_frame:comb_5|VGA_VS[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.080     ; 22.654     ;
; 16.946 ; vga_frame:comb_5|clock_num[19] ; vga_frame:comb_5|VGA_R[1]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.078     ; 22.645     ;
; 16.962 ; vga_frame:comb_5|clock_num[19] ; vga_frame:comb_5|VGA_G[0]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.085     ; 22.622     ;
; 16.962 ; vga_frame:comb_5|clock_num[19] ; vga_frame:comb_5|VGA_G[3]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.085     ; 22.622     ;
; 16.965 ; vga_frame:comb_5|clock_num[19] ; vga_frame:comb_5|VGA_R[2]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.085     ; 22.619     ;
; 16.965 ; vga_frame:comb_5|clock_num[23] ; vga_frame:comb_5|VGA_VS[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.080     ; 22.624     ;
; 17.003 ; vga_frame:comb_5|clock_num[20] ; vga_frame:comb_5|VGA_R[1]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.078     ; 22.588     ;
; 17.010 ; vga_frame:comb_5|clock_num[21] ; vga_frame:comb_5|VGA_R[1]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.078     ; 22.581     ;
; 17.019 ; vga_frame:comb_5|clock_num[20] ; vga_frame:comb_5|VGA_G[0]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.085     ; 22.565     ;
; 17.019 ; vga_frame:comb_5|clock_num[20] ; vga_frame:comb_5|VGA_G[3]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.085     ; 22.565     ;
; 17.022 ; vga_frame:comb_5|clock_num[20] ; vga_frame:comb_5|VGA_R[2]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.085     ; 22.562     ;
; 17.026 ; vga_frame:comb_5|clock_num[21] ; vga_frame:comb_5|VGA_G[0]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.085     ; 22.558     ;
; 17.026 ; vga_frame:comb_5|clock_num[21] ; vga_frame:comb_5|VGA_G[3]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.085     ; 22.558     ;
; 17.029 ; vga_frame:comb_5|clock_num[21] ; vga_frame:comb_5|VGA_R[2]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.085     ; 22.555     ;
; 17.066 ; vga_frame:comb_5|clock_num[22] ; vga_frame:comb_5|VGA_R[1]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.078     ; 22.525     ;
; 17.080 ; vga_frame:comb_5|clock_num[23] ; vga_frame:comb_5|VGA_R[1]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.078     ; 22.511     ;
; 17.082 ; vga_frame:comb_5|clock_num[22] ; vga_frame:comb_5|VGA_G[0]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.085     ; 22.502     ;
; 17.082 ; vga_frame:comb_5|clock_num[22] ; vga_frame:comb_5|VGA_G[3]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.085     ; 22.502     ;
; 17.085 ; vga_frame:comb_5|clock_num[22] ; vga_frame:comb_5|VGA_R[2]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.085     ; 22.499     ;
; 17.096 ; vga_frame:comb_5|clock_num[23] ; vga_frame:comb_5|VGA_G[0]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.085     ; 22.488     ;
; 17.096 ; vga_frame:comb_5|clock_num[23] ; vga_frame:comb_5|VGA_G[3]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.085     ; 22.488     ;
; 17.099 ; vga_frame:comb_5|clock_num[23] ; vga_frame:comb_5|VGA_R[2]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.085     ; 22.485     ;
; 17.117 ; vga_frame:comb_5|clock_num[19] ; vga_frame:comb_5|VGA_HS[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.080     ; 22.472     ;
; 17.174 ; vga_frame:comb_5|clock_num[20] ; vga_frame:comb_5|VGA_HS[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.080     ; 22.415     ;
; 17.181 ; vga_frame:comb_5|clock_num[21] ; vga_frame:comb_5|VGA_HS[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.080     ; 22.408     ;
; 17.237 ; vga_frame:comb_5|clock_num[22] ; vga_frame:comb_5|VGA_HS[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.080     ; 22.352     ;
; 17.251 ; vga_frame:comb_5|clock_num[23] ; vga_frame:comb_5|VGA_HS[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.080     ; 22.338     ;
; 17.679 ; vga_frame:comb_5|clock_num[18] ; vga_frame:comb_5|VGA_R[3]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.084     ; 21.906     ;
; 17.679 ; vga_frame:comb_5|clock_num[18] ; vga_frame:comb_5|VGA_G[2]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.084     ; 21.906     ;
; 17.679 ; vga_frame:comb_5|clock_num[18] ; vga_frame:comb_5|VGA_B[3]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.084     ; 21.906     ;
; 17.698 ; vga_frame:comb_5|clock_num[18] ; vga_frame:comb_5|VGA_VS[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.077     ; 21.894     ;
; 17.699 ; vga_frame:comb_5|clock_num[18] ; vga_frame:comb_5|VGA_B[0]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.079     ; 21.891     ;
; 17.699 ; vga_frame:comb_5|clock_num[18] ; vga_frame:comb_5|VGA_B[1]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.079     ; 21.891     ;
; 17.699 ; vga_frame:comb_5|clock_num[18] ; vga_frame:comb_5|VGA_B[2]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.079     ; 21.891     ;
; 17.715 ; vga_frame:comb_5|clock_num[18] ; vga_frame:comb_5|VGA_G[1]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.077     ; 21.877     ;
; 17.725 ; vga_frame:comb_5|clock_num[18] ; vga_frame:comb_5|VGA_R[0]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.079     ; 21.865     ;
; 17.875 ; vga_frame:comb_5|clock_num[18] ; vga_frame:comb_5|VGA_R[1]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.075     ; 21.719     ;
; 17.891 ; vga_frame:comb_5|clock_num[18] ; vga_frame:comb_5|VGA_G[0]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.082     ; 21.696     ;
; 17.891 ; vga_frame:comb_5|clock_num[18] ; vga_frame:comb_5|VGA_G[3]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.082     ; 21.696     ;
; 17.894 ; vga_frame:comb_5|clock_num[18] ; vga_frame:comb_5|VGA_R[2]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.082     ; 21.693     ;
; 18.046 ; vga_frame:comb_5|clock_num[18] ; vga_frame:comb_5|VGA_HS[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.077     ; 21.546     ;
; 18.709 ; vga_frame:comb_5|clock_num[17] ; vga_frame:comb_5|VGA_VS[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.077     ; 20.883     ;
; 19.029 ; vga_frame:comb_5|clock_num[17] ; vga_frame:comb_5|VGA_R[3]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.084     ; 20.556     ;
; 19.029 ; vga_frame:comb_5|clock_num[17] ; vga_frame:comb_5|VGA_G[2]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.084     ; 20.556     ;
; 19.029 ; vga_frame:comb_5|clock_num[17] ; vga_frame:comb_5|VGA_B[3]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.084     ; 20.556     ;
; 19.049 ; vga_frame:comb_5|clock_num[17] ; vga_frame:comb_5|VGA_B[0]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.079     ; 20.541     ;
; 19.049 ; vga_frame:comb_5|clock_num[17] ; vga_frame:comb_5|VGA_B[1]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.079     ; 20.541     ;
; 19.049 ; vga_frame:comb_5|clock_num[17] ; vga_frame:comb_5|VGA_B[2]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.079     ; 20.541     ;
; 19.065 ; vga_frame:comb_5|clock_num[17] ; vga_frame:comb_5|VGA_G[1]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.077     ; 20.527     ;
; 19.075 ; vga_frame:comb_5|clock_num[17] ; vga_frame:comb_5|VGA_R[0]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.079     ; 20.515     ;
; 19.225 ; vga_frame:comb_5|clock_num[17] ; vga_frame:comb_5|VGA_R[1]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.075     ; 20.369     ;
; 19.241 ; vga_frame:comb_5|clock_num[17] ; vga_frame:comb_5|VGA_G[0]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.082     ; 20.346     ;
; 19.241 ; vga_frame:comb_5|clock_num[17] ; vga_frame:comb_5|VGA_G[3]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.082     ; 20.346     ;
; 19.244 ; vga_frame:comb_5|clock_num[17] ; vga_frame:comb_5|VGA_R[2]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.082     ; 20.343     ;
; 19.396 ; vga_frame:comb_5|clock_num[17] ; vga_frame:comb_5|VGA_HS[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.077     ; 20.196     ;
; 19.618 ; vga_frame:comb_5|clock_num[16] ; vga_frame:comb_5|VGA_R[3]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.084     ; 19.967     ;
; 19.618 ; vga_frame:comb_5|clock_num[16] ; vga_frame:comb_5|VGA_G[2]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.084     ; 19.967     ;
+--------+--------------------------------+----------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'comb_4|altpll_0|sd1|pll7|clk[0]'                                                                                                                         ;
+-------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.187 ; vga_frame:comb_5|bw[2]         ; vga_frame:comb_5|bw[2]         ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.299 ; vga_frame:comb_5|clock_num[2]  ; vga_frame:comb_5|clock_num[2]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.035      ; 0.418      ;
; 0.300 ; vga_frame:comb_5|clock_num[3]  ; vga_frame:comb_5|clock_num[3]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.035      ; 0.419      ;
; 0.304 ; vga_frame:comb_5|clock_num[9]  ; vga_frame:comb_5|clock_num[9]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.035      ; 0.423      ;
; 0.305 ; vga_frame:comb_5|clock_num[1]  ; vga_frame:comb_5|clock_num[1]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.035      ; 0.424      ;
; 0.307 ; vga_frame:comb_5|clock_num[4]  ; vga_frame:comb_5|clock_num[4]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.035      ; 0.426      ;
; 0.312 ; vga_frame:comb_5|clock_num[6]  ; vga_frame:comb_5|clock_num[6]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.035      ; 0.431      ;
; 0.368 ; vga_frame:comb_5|clock_num[5]  ; vga_frame:comb_5|clock_num[5]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.035      ; 0.487      ;
; 0.449 ; vga_frame:comb_5|clock_num[3]  ; vga_frame:comb_5|clock_num[4]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.035      ; 0.568      ;
; 0.454 ; vga_frame:comb_5|clock_num[1]  ; vga_frame:comb_5|clock_num[2]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.035      ; 0.573      ;
; 0.457 ; vga_frame:comb_5|clock_num[2]  ; vga_frame:comb_5|clock_num[3]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.035      ; 0.576      ;
; 0.460 ; vga_frame:comb_5|clock_num[2]  ; vga_frame:comb_5|clock_num[4]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.035      ; 0.579      ;
; 0.465 ; vga_frame:comb_5|clock_num[4]  ; vga_frame:comb_5|clock_num[5]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.035      ; 0.584      ;
; 0.468 ; vga_frame:comb_5|clock_num[12] ; vga_frame:comb_5|clock_num[12] ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.035      ; 0.587      ;
; 0.468 ; vga_frame:comb_5|clock_num[4]  ; vga_frame:comb_5|clock_num[6]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.035      ; 0.587      ;
; 0.512 ; vga_frame:comb_5|clock_num[3]  ; vga_frame:comb_5|clock_num[5]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.035      ; 0.631      ;
; 0.515 ; vga_frame:comb_5|clock_num[3]  ; vga_frame:comb_5|clock_num[6]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.035      ; 0.634      ;
; 0.517 ; vga_frame:comb_5|clock_num[1]  ; vga_frame:comb_5|clock_num[3]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.035      ; 0.636      ;
; 0.517 ; vga_frame:comb_5|clock_num[5]  ; vga_frame:comb_5|clock_num[6]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.035      ; 0.636      ;
; 0.520 ; vga_frame:comb_5|clock_num[1]  ; vga_frame:comb_5|clock_num[4]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.035      ; 0.639      ;
; 0.523 ; vga_frame:comb_5|clock_num[2]  ; vga_frame:comb_5|clock_num[5]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.035      ; 0.642      ;
; 0.526 ; vga_frame:comb_5|clock_num[0]  ; vga_frame:comb_5|clock_num[1]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.036      ; 0.646      ;
; 0.526 ; vga_frame:comb_5|clock_num[2]  ; vga_frame:comb_5|clock_num[6]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.035      ; 0.645      ;
; 0.529 ; vga_frame:comb_5|clock_num[0]  ; vga_frame:comb_5|clock_num[2]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.036      ; 0.649      ;
; 0.536 ; vga_frame:comb_5|clock_num[6]  ; vga_frame:comb_5|clock_num[9]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.035      ; 0.655      ;
; 0.537 ; vga_frame:comb_5|clock_num[16] ; vga_frame:comb_5|clock_num[16] ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.035      ; 0.656      ;
; 0.583 ; vga_frame:comb_5|clock_num[1]  ; vga_frame:comb_5|clock_num[5]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.035      ; 0.702      ;
; 0.586 ; vga_frame:comb_5|clock_num[1]  ; vga_frame:comb_5|clock_num[6]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.035      ; 0.705      ;
; 0.592 ; vga_frame:comb_5|clock_num[0]  ; vga_frame:comb_5|clock_num[3]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.036      ; 0.712      ;
; 0.595 ; vga_frame:comb_5|clock_num[0]  ; vga_frame:comb_5|clock_num[4]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.036      ; 0.715      ;
; 0.597 ; vga_frame:comb_5|clock_num[4]  ; vga_frame:comb_5|clock_num[9]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.035      ; 0.716      ;
; 0.604 ; vga_frame:comb_5|clock_num[0]  ; vga_frame:comb_5|clock_num[0]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.036      ; 0.724      ;
; 0.605 ; vga_frame:comb_5|clock_num[15] ; vga_frame:comb_5|clock_num[15] ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.035      ; 0.724      ;
; 0.605 ; vga_frame:comb_5|clock_num[11] ; vga_frame:comb_5|clock_num[11] ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.035      ; 0.724      ;
; 0.606 ; vga_frame:comb_5|clock_num[7]  ; vga_frame:comb_5|clock_num[9]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.036      ; 0.726      ;
; 0.644 ; vga_frame:comb_5|clock_num[3]  ; vga_frame:comb_5|clock_num[9]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.035      ; 0.763      ;
; 0.646 ; vga_frame:comb_5|clock_num[5]  ; vga_frame:comb_5|clock_num[9]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.035      ; 0.765      ;
; 0.655 ; vga_frame:comb_5|clock_num[2]  ; vga_frame:comb_5|clock_num[9]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.035      ; 0.774      ;
; 0.656 ; vga_frame:comb_5|clock_num[8]  ; vga_frame:comb_5|clock_num[9]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.036      ; 0.776      ;
; 0.658 ; vga_frame:comb_5|clock_num[0]  ; vga_frame:comb_5|clock_num[5]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.036      ; 0.778      ;
; 0.661 ; vga_frame:comb_5|clock_num[0]  ; vga_frame:comb_5|clock_num[6]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.036      ; 0.781      ;
; 0.672 ; vga_frame:comb_5|clock_num[9]  ; vga_frame:comb_5|clock_num[12] ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.036      ; 0.792      ;
; 0.678 ; vga_frame:comb_5|clock_num[7]  ; vga_frame:comb_5|clock_num[14] ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.037      ; 0.799      ;
; 0.679 ; vga_frame:comb_5|clock_num[11] ; vga_frame:comb_5|clock_num[12] ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.036      ; 0.799      ;
; 0.681 ; vga_frame:comb_5|clock_num[9]  ; vga_frame:comb_5|clock_num[10] ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.035      ; 0.800      ;
; 0.683 ; vga_frame:comb_5|clock_num[7]  ; vga_frame:comb_5|clock_num[17] ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.037      ; 0.804      ;
; 0.683 ; vga_frame:comb_5|clock_num[7]  ; vga_frame:comb_5|clock_num[18] ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.037      ; 0.804      ;
; 0.683 ; vga_frame:comb_5|clock_num[15] ; vga_frame:comb_5|clock_num[16] ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.035      ; 0.802      ;
; 0.683 ; vga_frame:comb_5|clock_num[11] ; vga_frame:comb_5|clock_num[14] ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.036      ; 0.803      ;
; 0.688 ; vga_frame:comb_5|clock_num[11] ; vga_frame:comb_5|clock_num[17] ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.036      ; 0.808      ;
; 0.688 ; vga_frame:comb_5|clock_num[11] ; vga_frame:comb_5|clock_num[18] ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.036      ; 0.808      ;
; 0.702 ; vga_frame:comb_5|clock_num[6]  ; vga_frame:comb_5|clock_num[8]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.035      ; 0.821      ;
; 0.715 ; vga_frame:comb_5|clock_num[1]  ; vga_frame:comb_5|clock_num[9]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.035      ; 0.834      ;
; 0.726 ; vga_frame:comb_5|clock_num[7]  ; vga_frame:comb_5|clock_num[7]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.036      ; 0.846      ;
; 0.727 ; vga_frame:comb_5|clock_num[2]  ; vga_frame:comb_5|clock_num[14] ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.036      ; 0.847      ;
; 0.727 ; vga_frame:comb_5|clock_num[8]  ; vga_frame:comb_5|clock_num[8]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.036      ; 0.847      ;
; 0.732 ; vga_frame:comb_5|clock_num[2]  ; vga_frame:comb_5|clock_num[17] ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.036      ; 0.852      ;
; 0.732 ; vga_frame:comb_5|clock_num[2]  ; vga_frame:comb_5|clock_num[18] ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.036      ; 0.852      ;
; 0.744 ; vga_frame:comb_5|clock_num[9]  ; vga_frame:comb_5|clock_num[11] ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.035      ; 0.863      ;
; 0.746 ; vga_frame:comb_5|clock_num[10] ; vga_frame:comb_5|clock_num[10] ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.036      ; 0.866      ;
; 0.750 ; vga_frame:comb_5|clock_num[6]  ; vga_frame:comb_5|clock_num[14] ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.036      ; 0.870      ;
; 0.755 ; vga_frame:comb_5|clock_num[5]  ; vga_frame:comb_5|clock_num[14] ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.036      ; 0.875      ;
; 0.756 ; vga_frame:comb_5|clock_num[6]  ; vga_frame:comb_5|clock_num[17] ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.036      ; 0.876      ;
; 0.756 ; vga_frame:comb_5|clock_num[6]  ; vga_frame:comb_5|clock_num[18] ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.036      ; 0.876      ;
; 0.758 ; vga_frame:comb_5|clock_num[6]  ; vga_frame:comb_5|clock_num[12] ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.036      ; 0.878      ;
; 0.761 ; vga_frame:comb_5|clock_num[5]  ; vga_frame:comb_5|clock_num[17] ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.036      ; 0.881      ;
; 0.761 ; vga_frame:comb_5|clock_num[5]  ; vga_frame:comb_5|clock_num[18] ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.036      ; 0.881      ;
; 0.763 ; vga_frame:comb_5|clock_num[4]  ; vga_frame:comb_5|clock_num[8]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.035      ; 0.882      ;
; 0.767 ; vga_frame:comb_5|clock_num[6]  ; vga_frame:comb_5|clock_num[10] ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.035      ; 0.886      ;
; 0.768 ; vga_frame:comb_5|clock_num[12] ; vga_frame:comb_5|clock_num[16] ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.035      ; 0.887      ;
; 0.772 ; vga_frame:comb_5|clock_num[7]  ; vga_frame:comb_5|clock_num[8]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.036      ; 0.892      ;
; 0.776 ; vga_frame:comb_5|clock_num[3]  ; vga_frame:comb_5|clock_num[14] ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.036      ; 0.896      ;
; 0.781 ; vga_frame:comb_5|clock_num[3]  ; vga_frame:comb_5|clock_num[17] ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.036      ; 0.901      ;
; 0.781 ; vga_frame:comb_5|clock_num[3]  ; vga_frame:comb_5|clock_num[18] ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.036      ; 0.901      ;
; 0.790 ; vga_frame:comb_5|clock_num[0]  ; vga_frame:comb_5|clock_num[9]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.036      ; 0.910      ;
; 0.802 ; vga_frame:comb_5|clock_num[6]  ; vga_frame:comb_5|clock_num[7]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.035      ; 0.921      ;
; 0.810 ; vga_frame:comb_5|clock_num[3]  ; vga_frame:comb_5|clock_num[8]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.035      ; 0.929      ;
; 0.812 ; vga_frame:comb_5|clock_num[5]  ; vga_frame:comb_5|clock_num[8]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.035      ; 0.931      ;
; 0.814 ; vga_frame:comb_5|clock_num[4]  ; vga_frame:comb_5|clock_num[14] ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.036      ; 0.934      ;
; 0.819 ; vga_frame:comb_5|clock_num[4]  ; vga_frame:comb_5|clock_num[12] ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.036      ; 0.939      ;
; 0.820 ; vga_frame:comb_5|clock_num[4]  ; vga_frame:comb_5|clock_num[17] ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.036      ; 0.940      ;
; 0.820 ; vga_frame:comb_5|clock_num[4]  ; vga_frame:comb_5|clock_num[18] ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.036      ; 0.940      ;
; 0.821 ; vga_frame:comb_5|clock_num[2]  ; vga_frame:comb_5|clock_num[8]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.035      ; 0.940      ;
; 0.826 ; vga_frame:comb_5|clock_num[9]  ; vga_frame:comb_5|clock_num[14] ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.036      ; 0.946      ;
; 0.828 ; vga_frame:comb_5|clock_num[7]  ; vga_frame:comb_5|clock_num[12] ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.037      ; 0.949      ;
; 0.828 ; vga_frame:comb_5|clock_num[4]  ; vga_frame:comb_5|clock_num[10] ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.035      ; 0.947      ;
; 0.830 ; vga_frame:comb_5|clock_num[6]  ; vga_frame:comb_5|clock_num[11] ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.035      ; 0.949      ;
; 0.831 ; vga_frame:comb_5|clock_num[9]  ; vga_frame:comb_5|clock_num[17] ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.036      ; 0.951      ;
; 0.831 ; vga_frame:comb_5|clock_num[9]  ; vga_frame:comb_5|clock_num[18] ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.036      ; 0.951      ;
; 0.832 ; vga_frame:comb_5|clock_num[10] ; vga_frame:comb_5|clock_num[12] ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.037      ; 0.953      ;
; 0.836 ; vga_frame:comb_5|clock_num[12] ; vga_frame:comb_5|clock_num[15] ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.035      ; 0.955      ;
; 0.837 ; vga_frame:comb_5|clock_num[12] ; vga_frame:comb_5|clock_num[13] ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.034      ; 0.955      ;
; 0.837 ; vga_frame:comb_5|clock_num[7]  ; vga_frame:comb_5|clock_num[10] ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.036      ; 0.957      ;
; 0.851 ; vga_frame:comb_5|clock_num[15] ; vga_frame:comb_5|clock_num[14] ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.035      ; 0.970      ;
; 0.856 ; vga_frame:comb_5|clock_num[15] ; vga_frame:comb_5|clock_num[17] ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.035      ; 0.975      ;
; 0.856 ; vga_frame:comb_5|clock_num[15] ; vga_frame:comb_5|clock_num[18] ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.035      ; 0.975      ;
; 0.863 ; vga_frame:comb_5|clock_num[4]  ; vga_frame:comb_5|clock_num[7]  ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.035      ; 0.982      ;
; 0.866 ; vga_frame:comb_5|clock_num[3]  ; vga_frame:comb_5|clock_num[12] ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.036      ; 0.986      ;
; 0.868 ; vga_frame:comb_5|clock_num[5]  ; vga_frame:comb_5|clock_num[12] ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.036      ; 0.988      ;
; 0.875 ; vga_frame:comb_5|clock_num[3]  ; vga_frame:comb_5|clock_num[10] ; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.035      ; 0.994      ;
+-------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'                                                                          ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------+
; 9.425  ; 9.425        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; comb_4|altpll_0|sd1|pll7|clk[0]           ;
; 9.425  ; 9.425        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; comb_4|altpll_0|sd1|pll7|observablevcoout ;
; 9.441  ; 9.441        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~input|o                          ;
; 9.451  ; 9.451        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; comb_4|altpll_0|sd1|pll7|inclk[0]         ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~input|i                          ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~input|i                          ;
; 10.548 ; 10.548       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; comb_4|altpll_0|sd1|pll7|inclk[0]         ;
; 10.559 ; 10.559       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~input|o                          ;
; 10.573 ; 10.573       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; comb_4|altpll_0|sd1|pll7|clk[0]           ;
; 10.573 ; 10.573       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; comb_4|altpll_0|sd1|pll7|observablevcoout ;
; 16.000 ; 20.000       ; 4.000          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                                  ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'comb_4|altpll_0|sd1|pll7|clk[0]'                                                               ;
+--------+--------------+----------------+------------------+---------------------------------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+---------------------------------+------------+--------------------------------+
; 19.649 ; 19.865       ; 0.216          ; High Pulse Width ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; vga_frame:comb_5|clock_num[11] ;
; 19.649 ; 19.865       ; 0.216          ; High Pulse Width ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; vga_frame:comb_5|clock_num[12] ;
; 19.649 ; 19.865       ; 0.216          ; High Pulse Width ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; vga_frame:comb_5|clock_num[15] ;
; 19.649 ; 19.865       ; 0.216          ; High Pulse Width ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; vga_frame:comb_5|clock_num[16] ;
; 19.649 ; 19.865       ; 0.216          ; High Pulse Width ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; vga_frame:comb_5|clock_num[1]  ;
; 19.649 ; 19.865       ; 0.216          ; High Pulse Width ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; vga_frame:comb_5|clock_num[2]  ;
; 19.649 ; 19.865       ; 0.216          ; High Pulse Width ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; vga_frame:comb_5|clock_num[3]  ;
; 19.649 ; 19.865       ; 0.216          ; High Pulse Width ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; vga_frame:comb_5|clock_num[4]  ;
; 19.649 ; 19.865       ; 0.216          ; High Pulse Width ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; vga_frame:comb_5|clock_num[5]  ;
; 19.649 ; 19.865       ; 0.216          ; High Pulse Width ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; vga_frame:comb_5|clock_num[6]  ;
; 19.649 ; 19.865       ; 0.216          ; High Pulse Width ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; vga_frame:comb_5|clock_num[9]  ;
; 19.650 ; 19.866       ; 0.216          ; High Pulse Width ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; vga_frame:comb_5|bw[2]         ;
; 19.650 ; 19.866       ; 0.216          ; High Pulse Width ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; vga_frame:comb_5|clock_num[0]  ;
; 19.650 ; 19.866       ; 0.216          ; High Pulse Width ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; vga_frame:comb_5|clock_num[10] ;
; 19.650 ; 19.866       ; 0.216          ; High Pulse Width ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; vga_frame:comb_5|clock_num[13] ;
; 19.650 ; 19.866       ; 0.216          ; High Pulse Width ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; vga_frame:comb_5|clock_num[14] ;
; 19.650 ; 19.866       ; 0.216          ; High Pulse Width ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; vga_frame:comb_5|clock_num[17] ;
; 19.650 ; 19.866       ; 0.216          ; High Pulse Width ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; vga_frame:comb_5|clock_num[18] ;
; 19.650 ; 19.866       ; 0.216          ; High Pulse Width ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; vga_frame:comb_5|clock_num[19] ;
; 19.650 ; 19.866       ; 0.216          ; High Pulse Width ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; vga_frame:comb_5|clock_num[20] ;
; 19.650 ; 19.866       ; 0.216          ; High Pulse Width ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; vga_frame:comb_5|clock_num[21] ;
; 19.650 ; 19.866       ; 0.216          ; High Pulse Width ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; vga_frame:comb_5|clock_num[22] ;
; 19.650 ; 19.866       ; 0.216          ; High Pulse Width ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; vga_frame:comb_5|clock_num[23] ;
; 19.650 ; 19.866       ; 0.216          ; High Pulse Width ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; vga_frame:comb_5|clock_num[7]  ;
; 19.650 ; 19.866       ; 0.216          ; High Pulse Width ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; vga_frame:comb_5|clock_num[8]  ;
; 19.677 ; 19.861       ; 0.184          ; Low Pulse Width  ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; vga_frame:comb_5|bw[2]         ;
; 19.677 ; 19.861       ; 0.184          ; Low Pulse Width  ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; vga_frame:comb_5|clock_num[0]  ;
; 19.677 ; 19.861       ; 0.184          ; Low Pulse Width  ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; vga_frame:comb_5|clock_num[10] ;
; 19.677 ; 19.861       ; 0.184          ; Low Pulse Width  ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; vga_frame:comb_5|clock_num[11] ;
; 19.677 ; 19.861       ; 0.184          ; Low Pulse Width  ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; vga_frame:comb_5|clock_num[12] ;
; 19.677 ; 19.861       ; 0.184          ; Low Pulse Width  ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; vga_frame:comb_5|clock_num[13] ;
; 19.677 ; 19.861       ; 0.184          ; Low Pulse Width  ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; vga_frame:comb_5|clock_num[14] ;
; 19.677 ; 19.861       ; 0.184          ; Low Pulse Width  ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; vga_frame:comb_5|clock_num[15] ;
; 19.677 ; 19.861       ; 0.184          ; Low Pulse Width  ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; vga_frame:comb_5|clock_num[16] ;
; 19.677 ; 19.861       ; 0.184          ; Low Pulse Width  ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; vga_frame:comb_5|clock_num[17] ;
; 19.677 ; 19.861       ; 0.184          ; Low Pulse Width  ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; vga_frame:comb_5|clock_num[18] ;
; 19.677 ; 19.861       ; 0.184          ; Low Pulse Width  ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; vga_frame:comb_5|clock_num[1]  ;
; 19.677 ; 19.861       ; 0.184          ; Low Pulse Width  ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; vga_frame:comb_5|clock_num[2]  ;
; 19.677 ; 19.861       ; 0.184          ; Low Pulse Width  ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; vga_frame:comb_5|clock_num[3]  ;
; 19.677 ; 19.861       ; 0.184          ; Low Pulse Width  ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; vga_frame:comb_5|clock_num[4]  ;
; 19.677 ; 19.861       ; 0.184          ; Low Pulse Width  ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; vga_frame:comb_5|clock_num[5]  ;
; 19.677 ; 19.861       ; 0.184          ; Low Pulse Width  ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; vga_frame:comb_5|clock_num[6]  ;
; 19.677 ; 19.861       ; 0.184          ; Low Pulse Width  ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; vga_frame:comb_5|clock_num[7]  ;
; 19.677 ; 19.861       ; 0.184          ; Low Pulse Width  ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; vga_frame:comb_5|clock_num[8]  ;
; 19.677 ; 19.861       ; 0.184          ; Low Pulse Width  ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; vga_frame:comb_5|clock_num[9]  ;
; 19.678 ; 19.862       ; 0.184          ; Low Pulse Width  ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; vga_frame:comb_5|clock_num[19] ;
; 19.678 ; 19.862       ; 0.184          ; Low Pulse Width  ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; vga_frame:comb_5|clock_num[20] ;
; 19.678 ; 19.862       ; 0.184          ; Low Pulse Width  ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; vga_frame:comb_5|clock_num[21] ;
; 19.678 ; 19.862       ; 0.184          ; Low Pulse Width  ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; vga_frame:comb_5|clock_num[22] ;
; 19.678 ; 19.862       ; 0.184          ; Low Pulse Width  ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; vga_frame:comb_5|clock_num[23] ;
; 19.682 ; 19.837       ; 0.155          ; Low Pulse Width  ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; vga_frame:comb_5|VGA_B[3]      ;
; 19.682 ; 19.837       ; 0.155          ; Low Pulse Width  ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; vga_frame:comb_5|VGA_G[0]      ;
; 19.682 ; 19.837       ; 0.155          ; Low Pulse Width  ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; vga_frame:comb_5|VGA_G[1]      ;
; 19.682 ; 19.837       ; 0.155          ; Low Pulse Width  ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; vga_frame:comb_5|VGA_G[2]      ;
; 19.682 ; 19.837       ; 0.155          ; Low Pulse Width  ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; vga_frame:comb_5|VGA_G[3]      ;
; 19.682 ; 19.837       ; 0.155          ; Low Pulse Width  ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; vga_frame:comb_5|VGA_HS[0]     ;
; 19.682 ; 19.837       ; 0.155          ; Low Pulse Width  ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; vga_frame:comb_5|VGA_R[1]      ;
; 19.682 ; 19.837       ; 0.155          ; Low Pulse Width  ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; vga_frame:comb_5|VGA_R[2]      ;
; 19.682 ; 19.837       ; 0.155          ; Low Pulse Width  ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; vga_frame:comb_5|VGA_R[3]      ;
; 19.682 ; 19.837       ; 0.155          ; Low Pulse Width  ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; vga_frame:comb_5|VGA_VS[0]     ;
; 19.683 ; 19.838       ; 0.155          ; Low Pulse Width  ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; vga_frame:comb_5|VGA_B[0]      ;
; 19.683 ; 19.838       ; 0.155          ; Low Pulse Width  ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; vga_frame:comb_5|VGA_B[1]      ;
; 19.683 ; 19.838       ; 0.155          ; Low Pulse Width  ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; vga_frame:comb_5|VGA_B[2]      ;
; 19.683 ; 19.838       ; 0.155          ; Low Pulse Width  ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; vga_frame:comb_5|VGA_R[0]      ;
; 19.734 ; 19.884       ; 0.150          ; High Pulse Width ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; vga_frame:comb_5|VGA_B[0]      ;
; 19.734 ; 19.884       ; 0.150          ; High Pulse Width ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; vga_frame:comb_5|VGA_B[1]      ;
; 19.734 ; 19.884       ; 0.150          ; High Pulse Width ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; vga_frame:comb_5|VGA_B[2]      ;
; 19.734 ; 19.884       ; 0.150          ; High Pulse Width ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; vga_frame:comb_5|VGA_B[3]      ;
; 19.734 ; 19.884       ; 0.150          ; High Pulse Width ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; vga_frame:comb_5|VGA_G[0]      ;
; 19.734 ; 19.884       ; 0.150          ; High Pulse Width ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; vga_frame:comb_5|VGA_G[2]      ;
; 19.734 ; 19.884       ; 0.150          ; High Pulse Width ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; vga_frame:comb_5|VGA_G[3]      ;
; 19.734 ; 19.884       ; 0.150          ; High Pulse Width ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; vga_frame:comb_5|VGA_R[0]      ;
; 19.734 ; 19.884       ; 0.150          ; High Pulse Width ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; vga_frame:comb_5|VGA_R[1]      ;
; 19.734 ; 19.884       ; 0.150          ; High Pulse Width ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; vga_frame:comb_5|VGA_R[2]      ;
; 19.734 ; 19.884       ; 0.150          ; High Pulse Width ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; vga_frame:comb_5|VGA_R[3]      ;
; 19.735 ; 19.885       ; 0.150          ; High Pulse Width ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; vga_frame:comb_5|VGA_G[1]      ;
; 19.735 ; 19.885       ; 0.150          ; High Pulse Width ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; vga_frame:comb_5|VGA_HS[0]     ;
; 19.735 ; 19.885       ; 0.150          ; High Pulse Width ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; vga_frame:comb_5|VGA_VS[0]     ;
; 19.855 ; 19.855       ; 0.000          ; Low Pulse Width  ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; comb_5|VGA_B[3]|clk            ;
; 19.855 ; 19.855       ; 0.000          ; Low Pulse Width  ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; comb_5|VGA_G[0]|clk            ;
; 19.855 ; 19.855       ; 0.000          ; Low Pulse Width  ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; comb_5|VGA_G[1]|clk            ;
; 19.855 ; 19.855       ; 0.000          ; Low Pulse Width  ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; comb_5|VGA_G[2]|clk            ;
; 19.855 ; 19.855       ; 0.000          ; Low Pulse Width  ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; comb_5|VGA_G[3]|clk            ;
; 19.855 ; 19.855       ; 0.000          ; Low Pulse Width  ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; comb_5|VGA_HS[0]|clk           ;
; 19.855 ; 19.855       ; 0.000          ; Low Pulse Width  ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; comb_5|VGA_R[1]|clk            ;
; 19.855 ; 19.855       ; 0.000          ; Low Pulse Width  ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; comb_5|VGA_R[2]|clk            ;
; 19.855 ; 19.855       ; 0.000          ; Low Pulse Width  ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; comb_5|VGA_R[3]|clk            ;
; 19.855 ; 19.855       ; 0.000          ; Low Pulse Width  ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; comb_5|VGA_VS[0]|clk           ;
; 19.856 ; 19.856       ; 0.000          ; Low Pulse Width  ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; comb_5|VGA_B[0]|clk            ;
; 19.856 ; 19.856       ; 0.000          ; Low Pulse Width  ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; comb_5|VGA_B[1]|clk            ;
; 19.856 ; 19.856       ; 0.000          ; Low Pulse Width  ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; comb_5|VGA_B[2]|clk            ;
; 19.856 ; 19.856       ; 0.000          ; Low Pulse Width  ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; comb_5|VGA_R[0]|clk            ;
; 19.857 ; 19.857       ; 0.000          ; Low Pulse Width  ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; comb_5|bw[2]|clk               ;
; 19.857 ; 19.857       ; 0.000          ; Low Pulse Width  ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; comb_5|clock_num[0]|clk        ;
; 19.857 ; 19.857       ; 0.000          ; Low Pulse Width  ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; comb_5|clock_num[10]|clk       ;
; 19.857 ; 19.857       ; 0.000          ; Low Pulse Width  ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; comb_5|clock_num[11]|clk       ;
; 19.857 ; 19.857       ; 0.000          ; Low Pulse Width  ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; comb_5|clock_num[12]|clk       ;
; 19.857 ; 19.857       ; 0.000          ; Low Pulse Width  ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; comb_5|clock_num[13]|clk       ;
; 19.857 ; 19.857       ; 0.000          ; Low Pulse Width  ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; comb_5|clock_num[14]|clk       ;
; 19.857 ; 19.857       ; 0.000          ; Low Pulse Width  ; comb_4|altpll_0|sd1|pll7|clk[0] ; Rise       ; comb_5|clock_num[15]|clk       ;
+--------+--------------+----------------+------------------+---------------------------------+------------+--------------------------------+


+----------------------------------------------------------------------------------------+
; Clock to Output Times                                                                  ;
+------------+------------+-------+-------+------------+---------------------------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+------------+------------+-------+-------+------------+---------------------------------+
; VGA_B[*]   ; CLOCK_50   ; 1.753 ; 1.665 ; Rise       ; comb_4|altpll_0|sd1|pll7|clk[0] ;
;  VGA_B[0]  ; CLOCK_50   ; 1.753 ; 1.665 ; Rise       ; comb_4|altpll_0|sd1|pll7|clk[0] ;
;  VGA_B[1]  ; CLOCK_50   ; 1.753 ; 1.665 ; Rise       ; comb_4|altpll_0|sd1|pll7|clk[0] ;
;  VGA_B[2]  ; CLOCK_50   ; 1.753 ; 1.665 ; Rise       ; comb_4|altpll_0|sd1|pll7|clk[0] ;
;  VGA_B[3]  ; CLOCK_50   ; 1.737 ; 1.649 ; Rise       ; comb_4|altpll_0|sd1|pll7|clk[0] ;
; VGA_G[*]   ; CLOCK_50   ; 1.760 ; 1.672 ; Rise       ; comb_4|altpll_0|sd1|pll7|clk[0] ;
;  VGA_G[0]  ; CLOCK_50   ; 1.760 ; 1.672 ; Rise       ; comb_4|altpll_0|sd1|pll7|clk[0] ;
;  VGA_G[1]  ; CLOCK_50   ; 1.745 ; 1.657 ; Rise       ; comb_4|altpll_0|sd1|pll7|clk[0] ;
;  VGA_G[2]  ; CLOCK_50   ; 1.737 ; 1.649 ; Rise       ; comb_4|altpll_0|sd1|pll7|clk[0] ;
;  VGA_G[3]  ; CLOCK_50   ; 1.750 ; 1.662 ; Rise       ; comb_4|altpll_0|sd1|pll7|clk[0] ;
; VGA_HS[*]  ; CLOCK_50   ; 1.755 ; 1.667 ; Rise       ; comb_4|altpll_0|sd1|pll7|clk[0] ;
;  VGA_HS[0] ; CLOCK_50   ; 1.755 ; 1.667 ; Rise       ; comb_4|altpll_0|sd1|pll7|clk[0] ;
; VGA_R[*]   ; CLOCK_50   ; 1.757 ; 1.669 ; Rise       ; comb_4|altpll_0|sd1|pll7|clk[0] ;
;  VGA_R[0]  ; CLOCK_50   ; 1.753 ; 1.665 ; Rise       ; comb_4|altpll_0|sd1|pll7|clk[0] ;
;  VGA_R[1]  ; CLOCK_50   ; 1.737 ; 1.649 ; Rise       ; comb_4|altpll_0|sd1|pll7|clk[0] ;
;  VGA_R[2]  ; CLOCK_50   ; 1.740 ; 1.652 ; Rise       ; comb_4|altpll_0|sd1|pll7|clk[0] ;
;  VGA_R[3]  ; CLOCK_50   ; 1.757 ; 1.669 ; Rise       ; comb_4|altpll_0|sd1|pll7|clk[0] ;
; VGA_VS[*]  ; CLOCK_50   ; 1.755 ; 1.667 ; Rise       ; comb_4|altpll_0|sd1|pll7|clk[0] ;
;  VGA_VS[0] ; CLOCK_50   ; 1.755 ; 1.667 ; Rise       ; comb_4|altpll_0|sd1|pll7|clk[0] ;
+------------+------------+-------+-------+------------+---------------------------------+


+----------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                          ;
+------------+------------+-------+-------+------------+---------------------------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+------------+------------+-------+-------+------------+---------------------------------+
; VGA_B[*]   ; CLOCK_50   ; 1.492 ; 1.404 ; Rise       ; comb_4|altpll_0|sd1|pll7|clk[0] ;
;  VGA_B[0]  ; CLOCK_50   ; 1.507 ; 1.419 ; Rise       ; comb_4|altpll_0|sd1|pll7|clk[0] ;
;  VGA_B[1]  ; CLOCK_50   ; 1.507 ; 1.419 ; Rise       ; comb_4|altpll_0|sd1|pll7|clk[0] ;
;  VGA_B[2]  ; CLOCK_50   ; 1.507 ; 1.419 ; Rise       ; comb_4|altpll_0|sd1|pll7|clk[0] ;
;  VGA_B[3]  ; CLOCK_50   ; 1.492 ; 1.404 ; Rise       ; comb_4|altpll_0|sd1|pll7|clk[0] ;
; VGA_G[*]   ; CLOCK_50   ; 1.492 ; 1.404 ; Rise       ; comb_4|altpll_0|sd1|pll7|clk[0] ;
;  VGA_G[0]  ; CLOCK_50   ; 1.514 ; 1.426 ; Rise       ; comb_4|altpll_0|sd1|pll7|clk[0] ;
;  VGA_G[1]  ; CLOCK_50   ; 1.499 ; 1.411 ; Rise       ; comb_4|altpll_0|sd1|pll7|clk[0] ;
;  VGA_G[2]  ; CLOCK_50   ; 1.492 ; 1.404 ; Rise       ; comb_4|altpll_0|sd1|pll7|clk[0] ;
;  VGA_G[3]  ; CLOCK_50   ; 1.504 ; 1.416 ; Rise       ; comb_4|altpll_0|sd1|pll7|clk[0] ;
; VGA_HS[*]  ; CLOCK_50   ; 1.509 ; 1.421 ; Rise       ; comb_4|altpll_0|sd1|pll7|clk[0] ;
;  VGA_HS[0] ; CLOCK_50   ; 1.509 ; 1.421 ; Rise       ; comb_4|altpll_0|sd1|pll7|clk[0] ;
; VGA_R[*]   ; CLOCK_50   ; 1.491 ; 1.403 ; Rise       ; comb_4|altpll_0|sd1|pll7|clk[0] ;
;  VGA_R[0]  ; CLOCK_50   ; 1.507 ; 1.419 ; Rise       ; comb_4|altpll_0|sd1|pll7|clk[0] ;
;  VGA_R[1]  ; CLOCK_50   ; 1.491 ; 1.403 ; Rise       ; comb_4|altpll_0|sd1|pll7|clk[0] ;
;  VGA_R[2]  ; CLOCK_50   ; 1.494 ; 1.406 ; Rise       ; comb_4|altpll_0|sd1|pll7|clk[0] ;
;  VGA_R[3]  ; CLOCK_50   ; 1.512 ; 1.424 ; Rise       ; comb_4|altpll_0|sd1|pll7|clk[0] ;
; VGA_VS[*]  ; CLOCK_50   ; 1.509 ; 1.421 ; Rise       ; comb_4|altpll_0|sd1|pll7|clk[0] ;
;  VGA_VS[0] ; CLOCK_50   ; 1.509 ; 1.421 ; Rise       ; comb_4|altpll_0|sd1|pll7|clk[0] ;
+------------+------------+-------+-------+------------+---------------------------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                           ;
+----------------------------------+---------+-------+----------+---------+---------------------+
; Clock                            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+----------------------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack                 ; -1.016  ; 0.187 ; N/A      ; N/A     ; 9.425               ;
;  CLOCK_50                        ; N/A     ; N/A   ; N/A      ; N/A     ; 9.425               ;
;  comb_4|altpll_0|sd1|pll7|clk[0] ; -1.016  ; 0.187 ; N/A      ; N/A     ; 19.613              ;
; Design-wide TNS                  ; -11.298 ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  CLOCK_50                        ; N/A     ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  comb_4|altpll_0|sd1|pll7|clk[0] ; -11.298 ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+----------------------------------+---------+-------+----------+---------+---------------------+


+----------------------------------------------------------------------------------------+
; Clock to Output Times                                                                  ;
+------------+------------+-------+-------+------------+---------------------------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+------------+------------+-------+-------+------------+---------------------------------+
; VGA_B[*]   ; CLOCK_50   ; 2.899 ; 2.748 ; Rise       ; comb_4|altpll_0|sd1|pll7|clk[0] ;
;  VGA_B[0]  ; CLOCK_50   ; 2.899 ; 2.748 ; Rise       ; comb_4|altpll_0|sd1|pll7|clk[0] ;
;  VGA_B[1]  ; CLOCK_50   ; 2.899 ; 2.748 ; Rise       ; comb_4|altpll_0|sd1|pll7|clk[0] ;
;  VGA_B[2]  ; CLOCK_50   ; 2.899 ; 2.748 ; Rise       ; comb_4|altpll_0|sd1|pll7|clk[0] ;
;  VGA_B[3]  ; CLOCK_50   ; 2.884 ; 2.733 ; Rise       ; comb_4|altpll_0|sd1|pll7|clk[0] ;
; VGA_G[*]   ; CLOCK_50   ; 2.907 ; 2.756 ; Rise       ; comb_4|altpll_0|sd1|pll7|clk[0] ;
;  VGA_G[0]  ; CLOCK_50   ; 2.907 ; 2.756 ; Rise       ; comb_4|altpll_0|sd1|pll7|clk[0] ;
;  VGA_G[1]  ; CLOCK_50   ; 2.891 ; 2.740 ; Rise       ; comb_4|altpll_0|sd1|pll7|clk[0] ;
;  VGA_G[2]  ; CLOCK_50   ; 2.884 ; 2.733 ; Rise       ; comb_4|altpll_0|sd1|pll7|clk[0] ;
;  VGA_G[3]  ; CLOCK_50   ; 2.897 ; 2.746 ; Rise       ; comb_4|altpll_0|sd1|pll7|clk[0] ;
; VGA_HS[*]  ; CLOCK_50   ; 2.901 ; 2.750 ; Rise       ; comb_4|altpll_0|sd1|pll7|clk[0] ;
;  VGA_HS[0] ; CLOCK_50   ; 2.901 ; 2.750 ; Rise       ; comb_4|altpll_0|sd1|pll7|clk[0] ;
; VGA_R[*]   ; CLOCK_50   ; 2.904 ; 2.753 ; Rise       ; comb_4|altpll_0|sd1|pll7|clk[0] ;
;  VGA_R[0]  ; CLOCK_50   ; 2.899 ; 2.748 ; Rise       ; comb_4|altpll_0|sd1|pll7|clk[0] ;
;  VGA_R[1]  ; CLOCK_50   ; 2.882 ; 2.731 ; Rise       ; comb_4|altpll_0|sd1|pll7|clk[0] ;
;  VGA_R[2]  ; CLOCK_50   ; 2.887 ; 2.736 ; Rise       ; comb_4|altpll_0|sd1|pll7|clk[0] ;
;  VGA_R[3]  ; CLOCK_50   ; 2.904 ; 2.753 ; Rise       ; comb_4|altpll_0|sd1|pll7|clk[0] ;
; VGA_VS[*]  ; CLOCK_50   ; 2.901 ; 2.750 ; Rise       ; comb_4|altpll_0|sd1|pll7|clk[0] ;
;  VGA_VS[0] ; CLOCK_50   ; 2.901 ; 2.750 ; Rise       ; comb_4|altpll_0|sd1|pll7|clk[0] ;
+------------+------------+-------+-------+------------+---------------------------------+


+----------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                          ;
+------------+------------+-------+-------+------------+---------------------------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+------------+------------+-------+-------+------------+---------------------------------+
; VGA_B[*]   ; CLOCK_50   ; 1.492 ; 1.404 ; Rise       ; comb_4|altpll_0|sd1|pll7|clk[0] ;
;  VGA_B[0]  ; CLOCK_50   ; 1.507 ; 1.419 ; Rise       ; comb_4|altpll_0|sd1|pll7|clk[0] ;
;  VGA_B[1]  ; CLOCK_50   ; 1.507 ; 1.419 ; Rise       ; comb_4|altpll_0|sd1|pll7|clk[0] ;
;  VGA_B[2]  ; CLOCK_50   ; 1.507 ; 1.419 ; Rise       ; comb_4|altpll_0|sd1|pll7|clk[0] ;
;  VGA_B[3]  ; CLOCK_50   ; 1.492 ; 1.404 ; Rise       ; comb_4|altpll_0|sd1|pll7|clk[0] ;
; VGA_G[*]   ; CLOCK_50   ; 1.492 ; 1.404 ; Rise       ; comb_4|altpll_0|sd1|pll7|clk[0] ;
;  VGA_G[0]  ; CLOCK_50   ; 1.514 ; 1.426 ; Rise       ; comb_4|altpll_0|sd1|pll7|clk[0] ;
;  VGA_G[1]  ; CLOCK_50   ; 1.499 ; 1.411 ; Rise       ; comb_4|altpll_0|sd1|pll7|clk[0] ;
;  VGA_G[2]  ; CLOCK_50   ; 1.492 ; 1.404 ; Rise       ; comb_4|altpll_0|sd1|pll7|clk[0] ;
;  VGA_G[3]  ; CLOCK_50   ; 1.504 ; 1.416 ; Rise       ; comb_4|altpll_0|sd1|pll7|clk[0] ;
; VGA_HS[*]  ; CLOCK_50   ; 1.509 ; 1.421 ; Rise       ; comb_4|altpll_0|sd1|pll7|clk[0] ;
;  VGA_HS[0] ; CLOCK_50   ; 1.509 ; 1.421 ; Rise       ; comb_4|altpll_0|sd1|pll7|clk[0] ;
; VGA_R[*]   ; CLOCK_50   ; 1.491 ; 1.403 ; Rise       ; comb_4|altpll_0|sd1|pll7|clk[0] ;
;  VGA_R[0]  ; CLOCK_50   ; 1.507 ; 1.419 ; Rise       ; comb_4|altpll_0|sd1|pll7|clk[0] ;
;  VGA_R[1]  ; CLOCK_50   ; 1.491 ; 1.403 ; Rise       ; comb_4|altpll_0|sd1|pll7|clk[0] ;
;  VGA_R[2]  ; CLOCK_50   ; 1.494 ; 1.406 ; Rise       ; comb_4|altpll_0|sd1|pll7|clk[0] ;
;  VGA_R[3]  ; CLOCK_50   ; 1.512 ; 1.424 ; Rise       ; comb_4|altpll_0|sd1|pll7|clk[0] ;
; VGA_VS[*]  ; CLOCK_50   ; 1.509 ; 1.421 ; Rise       ; comb_4|altpll_0|sd1|pll7|clk[0] ;
;  VGA_VS[0] ; CLOCK_50   ; 1.509 ; 1.421 ; Rise       ; comb_4|altpll_0|sd1|pll7|clk[0] ;
+------------+------------+-------+-------+------------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; VGA_VS[0]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_HS[0]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_R[0]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_R[1]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_R[2]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_R[3]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_G[0]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_G[1]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_G[2]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_G[3]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_B[0]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_B[1]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_B[2]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_B[3]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+------------------------------------------------------------------------+
; Input Transition Times                                                 ;
+---------------------+--------------+-----------------+-----------------+
; Pin                 ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+---------------------+--------------+-----------------+-----------------+
; CLOCK_50            ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_ASDO_DATA1~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+---------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; VGA_VS[0]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; VGA_HS[0]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; VGA_R[0]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; VGA_R[1]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; VGA_R[2]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; VGA_R[3]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; VGA_G[0]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; VGA_G[1]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; VGA_G[2]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; VGA_G[3]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; VGA_B[0]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; VGA_B[1]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; VGA_B[2]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; VGA_B[3]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.68e-07 V                   ; 2.35 V              ; -0.0132 V           ; 0.2 V                                ; 0.027 V                              ; 5.26e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.68e-07 V                  ; 2.35 V             ; -0.0132 V          ; 0.2 V                               ; 0.027 V                             ; 5.26e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; VGA_VS[0]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; VGA_HS[0]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; VGA_R[0]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; VGA_R[1]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; VGA_R[2]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; VGA_R[3]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; VGA_G[0]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; VGA_G[1]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; VGA_G[2]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; VGA_G[3]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; VGA_B[0]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; VGA_B[1]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; VGA_B[2]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; VGA_B[3]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.72 V              ; -0.0747 V           ; 0.28 V                               ; 0.169 V                              ; 3.1e-10 s                   ; 3.01e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.72 V             ; -0.0747 V          ; 0.28 V                              ; 0.169 V                             ; 3.1e-10 s                  ; 3.01e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                   ;
+---------------------------------+---------------------------------+--------------+----------+----------+----------+
; From Clock                      ; To Clock                        ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------+---------------------------------+--------------+----------+----------+----------+
; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; > 2147483647 ; 0        ; 0        ; 0        ;
+---------------------------------+---------------------------------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                    ;
+---------------------------------+---------------------------------+--------------+----------+----------+----------+
; From Clock                      ; To Clock                        ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------+---------------------------------+--------------+----------+----------+----------+
; comb_4|altpll_0|sd1|pll7|clk[0] ; comb_4|altpll_0|sd1|pll7|clk[0] ; > 2147483647 ; 0        ; 0        ; 0        ;
+---------------------------------+---------------------------------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 0     ; 0    ;
; Unconstrained Input Port Paths  ; 0     ; 0    ;
; Unconstrained Output Ports      ; 14    ; 14   ;
; Unconstrained Output Port Paths ; 14    ; 14   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Mon Jun  1 18:36:58 2015
Info: Command: quartus_sta vgasync -c vgasync
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'vgasync.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained generated clocks found in the design. Calling "derive_pll_clocks -create_base_clocks"
Info (332110): Deriving PLL clocks
    Info (332110): create_clock -period 20.000 -waveform {0.000 10.000} -name CLOCK_50 CLOCK_50
    Info (332110): create_generated_clock -source {comb_4|altpll_0|sd1|pll7|inclk[0]} -divide_by 147 -multiply_by 74 -duty_cycle 50.00 -name {comb_4|altpll_0|sd1|pll7|clk[0]} {comb_4|altpll_0|sd1|pll7|clk[0]}
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332096): The command derive_clocks did not find any clocks to derive.  No clocks were created or changed.
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.016
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.016       -11.298 comb_4|altpll_0|sd1|pll7|clk[0] 
Info (332146): Worst-case hold slack is 0.359
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.359         0.000 comb_4|altpll_0|sd1|pll7|clk[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 9.740
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     9.740         0.000 CLOCK_50 
    Info (332119):    19.618         0.000 comb_4|altpll_0|sd1|pll7|clk[0] 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332146): Worst-case setup slack is 3.173
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     3.173         0.000 comb_4|altpll_0|sd1|pll7|clk[0] 
Info (332146): Worst-case hold slack is 0.312
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.312         0.000 comb_4|altpll_0|sd1|pll7|clk[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 9.713
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     9.713         0.000 CLOCK_50 
    Info (332119):    19.613         0.000 comb_4|altpll_0|sd1|pll7|clk[0] 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332146): Worst-case setup slack is 16.750
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    16.750         0.000 comb_4|altpll_0|sd1|pll7|clk[0] 
Info (332146): Worst-case hold slack is 0.187
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.187         0.000 comb_4|altpll_0|sd1|pll7|clk[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 9.425
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     9.425         0.000 CLOCK_50 
    Info (332119):    19.649         0.000 comb_4|altpll_0|sd1|pll7|clk[0] 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 567 megabytes
    Info: Processing ended: Mon Jun  1 18:37:02 2015
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:04


