JP2018524658A - Adjusting processor core operation - Google Patents
Adjusting processor core operation Download PDFInfo
- Publication number
- JP2018524658A JP2018524658A JP2017556877A JP2017556877A JP2018524658A JP 2018524658 A JP2018524658 A JP 2018524658A JP 2017556877 A JP2017556877 A JP 2017556877A JP 2017556877 A JP2017556877 A JP 2017556877A JP 2018524658 A JP2018524658 A JP 2018524658A
- Authority
- JP
- Japan
- Prior art keywords
- capacity
- cores
- core
- rated
- processor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
- G06F9/5061—Partitioning or combining of resources
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/80—Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Abstract
専用コアを使用することによってプロセッサレイテンシを減少させるための方法、システム、および装置である（コンピュータ記憶媒体上に符号化されたコンピュータプログラムを含む）。一態様において、上記方法は、ｎ個のコアを有するマルチコアプロセッサを含む。上記方法は、ｎ個のコアのプロセッサにおいて、専用の低レイテンシ動作を行なうために、マルチコアプロセッサのｎ個のコアのうちのｋ個のコアを選択することを含む。ｋはｎ未満であり、ｍ個のコアは非選択であり、マルチコアプロセッサの各コアは定格コア容量を有する。上記方法は、選択されたｋ個のコアが不使用容量の分、合計でフル使用されないように、選択されたｋ個のコアを定格コア容量未満で動作させる。また、上記方法は、上記ｍ個のコアが当該ｍ個のコアの定格コア容量の合計容量を超える合計容量で動作するように、当該ｍ個のコアのうちの１つ以上を定格コア容量を超える容量で動作させる。 A method, system, and apparatus for reducing processor latency by using a dedicated core (including a computer program encoded on a computer storage medium). In one aspect, the method includes a multi-core processor having n cores. The method includes selecting k cores of the n cores of the multi-core processor to perform dedicated low latency operations in the n core processors. k is less than n, m cores are unselected, and each core of the multi-core processor has a rated core capacity. The method operates the selected k cores below the rated core capacity so that the selected k cores are not fully used for the unused capacity. In addition, the method may be configured such that at least one of the m cores has a rated core capacity so that the m cores operate at a total capacity that exceeds a total capacity of the m cores. Operate with more capacity.
Description
背景
本明細書は、プロセッサ性能を改善するための技術に関する。
BACKGROUND This specification relates to techniques for improving processor performance.
近頃のコンピュータプロセッサは、典型的には、複数の独立したプロセッサコアを含む。現在のコンピューティングシステムは、複数ミリ秒を要するイベントを（プロセスコンテキストスイッチなどの、オペレーティングシステムにサポートされたマルチプログラミングメカニズムによって）効率的に処理するために、または、数十ナノ秒を要するイベントを（プリフェッチ、アウト・オブ・オーダー実行、予測などの、ハードウェアプロセッサ特徴によって）効率的に処理するために、最適化されてきた。 Modern computer processors typically include multiple independent processor cores. Current computing systems handle events that take multiple milliseconds (through multi-programming mechanisms supported by the operating system, such as process context switches) or events that take tens of nanoseconds It has been optimized for efficient processing (due to hardware processor features such as prefetching, out-of-order execution, prediction, etc.).
特に低レイテンシの応答時間が求められる場合、複数マイクロ秒を要するイベントを効率的にサポートすることが、依然として課題となっている。そのようなマイクロ秒−粒度のイベントは、高性能のネットワーキングファブリック、フラッシュおよび相変化メモリなどの新たな不揮発性ストレージ技術、または、グラフィックス・プロセッシング・ユニット（ＧＰＵ）などのコンピューティングアクセラレータを用いたデータ交換において、より一般的になりつつある。マイクロ秒レベルのイベントは、コンテキストスイッチのオーバーヘッドおよびオペレーティングシステム割込みをもたらすには短すぎるが、現在のマイクロプロセッサにおけるハードウェアプロセッサアーキテクチャ特徴によって容易に対処するには長すぎる。 Efficiently supporting events that require multiple microseconds remains a challenge, especially when low latency response times are required. Such microsecond-grained events used high-performance networking fabrics, new non-volatile storage technologies such as flash and phase change memory, or computing accelerators such as graphics processing units (GPUs). It is becoming more common in data exchange. Microsecond-level events are too short to cause context switch overhead and operating system interrupts, but are too long to be easily handled by the hardware processor architecture features in current microprocessors.
特定の低レイテンシ動作を処理するためにプロセッサコアを専用とすること（スピニング（spinning）と呼ばれる場合もある）は、マイクロ秒−粒度の動作における低レイテンシを達成するための可能な解決策である。しかしながら、プロセッサを特定のＩ／Ｏ動作専用にすることは、マルチコアプロセッサから実質的な計算能力を減じることになり得る。 Dedicating the processor core to handle certain low latency operations (sometimes called spinning) is a possible solution to achieve low latency in microsecond-granular operations . However, dedicating a processor to a specific I / O operation can reduce substantial computing power from a multi-core processor.
概要
概括的に、本明細書に記載された主題の革新的な一態様は、ｎ個のコアを有するマルチコアプロセッサで実現される動作を含む方法で具現化され得る。当該方法は、ｎ個のコアのプロセッサにおいて、専用の低レイテンシ動作を行なうために、マルチコアプロセッサのｎ個のコアのうちのｋ個のコアを選択することを含む。ｋはｎ未満であり、ｍ個のコアは非選択であり、マルチコアプロセッサの各コアは定格コア容量を有する。上記方法は、選択されたｋ個のコアが不使用容量の分、合計でフル使用されないように、選択されたｋ個のコアを定格コア容量未満で動作させる。また、上記方法は、上記ｍ個のコアが当該ｍ個のコアの定格コア容量の合計容量を超える合計容量で動作するように、当該ｍ個のコアのうちの１つ以上を定格コア容量を超える容量で動作させる。
In general, an innovative aspect of the subject matter described herein can be embodied in a method that includes operations implemented on a multi-core processor having n cores. The method includes selecting k of the n cores of the multi-core processor to perform a dedicated low latency operation in an n core processor. k is less than n, m cores are unselected, and each core of the multi-core processor has a rated core capacity. The method operates the selected k cores below the rated core capacity so that the selected k cores are not fully used for the unused capacity. In addition, the method may be configured such that at least one of the m cores has a rated core capacity so that the m cores operate at a total capacity that exceeds a total capacity of the m cores. Operate with more capacity.
この態様の他の実施形態は、対応するシステム、装置、および、上記方法の動作を行なうように構成されるとともにコンピュータ記憶装置上に符号化されたコンピュータプログラムを含む。 Other embodiments of this aspect include corresponding systems, devices, and computer programs configured to perform the operations of the above methods and encoded on a computer storage device.
本明細書に記載された主題の特定の実施形態は、以下の利点のうちの１つ以上を達成するために実施され得る。本システムおよび方法によって、マルチコアプロセッサの特定の数の独立のプロセッサコアが入力／出力（Ｉ／Ｏ）動作のみを専用に、それも低減された動作容量で行なうことが可能になる。その結果として、マルチコアプロセッサの残りのコアに追加の動作容量が与えられる。プロセッサコアを低レイテンシ動作専用にすることによって、コアをフル容量で低レイテンシ動作専用にすることのマイナス影響を低減させつつ、マルチコアプロセッサの安定した低レイテンシを実現することができる。プロセッサコアを低減容量で低レイテンシ動作専用にすることによって、フル使用されない専用プロセッサコアから得られたエネルギを用いて、マルチコアプロセッサの残りのコアの性能を高めることができる。 Particular embodiments of the subject matter described in this specification can be implemented to achieve one or more of the following advantages. The present system and method allows a specific number of independent processor cores of a multi-core processor to exclusively perform input / output (I / O) operations, also with reduced operating capacity. As a result, additional operating capacity is provided to the remaining cores of the multi-core processor. By dedicating the processor core to the low latency operation, it is possible to realize the stable low latency of the multi-core processor while reducing the negative effect of dedicating the core to the low latency operation with the full capacity. By dedicating processor cores with reduced capacity and low latency operation, the energy gained from dedicated processor cores that are not fully utilized can be used to enhance the performance of the remaining cores of the multi-core processor.
本明細書に記載された主題の１つ以上の実施形態の詳細を添付の図面および以下の説明で述べる。説明、図面、および特許請求の範囲から、主題の他の特徴、態様、および利点が明らかになるであろう。 The details of one or more embodiments of the subject matter described in this specification are set forth in the accompanying drawings and the description below. Other features, aspects, and advantages of the subject matter will become apparent from the description, drawings, and claims.
さまざまな図面における同様の参照番号および呼称は、同様の要素を指す。 Like reference numbers and designations in the various drawings indicate like elements.
詳細な説明
以下で説明するシステムおよび方法は、低レイテンシを達成するとともに全体の一般動作プロセッサコア性能を高めるために、マルチコアＣＰＵ（たとえば、プロセッサ）内の独立のプロセッサコアを専用とすることに関する。いくつかの実現例では、マルチコアプロセッサの第１のセットのプロセッサコアが、低レイテンシ動作を行なうための専用とされる。たとえば、低レイテンシ動作は、入力／出力（Ｉ／Ｏ）動作、他のプロセッサコアと通信するメモリ（たとえば、ソリッドステートドライブ、フラッシュデバイスなど）内のデータへのアクセス、超高速メッセージ（たとえば、１μＳ〜１００μＳ）をやり取りするためのスーパーコンピューティング型ネットワークファブリックなどの不揮発性ストレージ技術、および他の低レイテンシ動作を含み得る。マルチコアプロセッサの第２のセットのプロセッサコアは、低レイテンシ動作を行なうことのみに限定されないプロセッサコアである。たとえば、第２のセットのプロセッサコアは、プロセッサに要求される多数のさまざまな動作を行ない得る。典型的には、ｎ個のコアのプロセッサにおいて、専用の低レイテンシ動作のためにｋ個のコアが選択され、残りの動作を行なうために残りのコアが選択される。ただし、第２のセットのコアは、必ずしも残りのコアを含むとは限らない。たとえば、ｎ個のコアのプロセッサにおいて、ｎ−ｋ＝ｍとすると、第２のセットのコアは、カーディナリティ（cardinality）ｍ、またはｍ未満であるカーディナリティを有し得る。
DETAILED DESCRIPTION The systems and methods described below relate to dedicating independent processor cores within a multi-core CPU (eg, processor) to achieve low latency and increase overall general operating processor core performance. In some implementations, the first set of processor cores of the multi-core processor is dedicated to performing low latency operations. For example, low latency operations include input / output (I / O) operations, access to data in memory (eg, solid state drives, flash devices, etc.) communicating with other processor cores, ultra-fast messages (eg, 1 μS Non-volatile storage technologies such as supercomputing network fabrics for communicating (˜100 μS), and other low latency operations. The second set of processor cores of the multi-core processor are processor cores that are not limited to only performing low latency operations. For example, the second set of processor cores may perform a number of different operations required by the processor. Typically, in an n-core processor, k cores are selected for dedicated low latency operation and the remaining cores are selected to perform the remaining operations. However, the second set of cores does not necessarily include the remaining cores. For example, in an n-core processor, where n−k = m, the second set of cores may have a cardinality m, or a cardinality that is less than m.
典型的には、低レイテンシ動作に専用のプロセッサコアを有するマルチコアプロセッサは、専用の低レイテンシプロセッサコアをフルには使用せず、使用可能なエネルギのうちの未使用分が残る。マルチコアプロセッサは、低レイテンシプロセッサコアによって使用される電力（たとえば、電圧／周波数）の量を低減することができる。低レイテンシプロセッサコアの消費電力を低減することによって生み出された余剰電力容量は、残りの汎用プロセッサコアに使用可能な全体の電力容量に加えられ得る。汎用プロセッサコアによって追加の使用可能な電力容量を使用することによって、残りの汎用プロセッサコアの性能が高まる。これによって、一連の計算能力のうちの一部が排除される。 Typically, a multi-core processor having a processor core dedicated to low latency operation does not fully use the dedicated low latency processor core, leaving an unused portion of available energy. A multi-core processor can reduce the amount of power (eg, voltage / frequency) used by a low latency processor core. The surplus power capacity created by reducing the power consumption of the low latency processor core can be added to the total power capacity available for the remaining general purpose processor cores. Using the additional available power capacity by the general purpose processor core increases the performance of the remaining general purpose processor cores. This eliminates some of the set of computational capabilities.
上記特徴および他の特徴を、以下でより詳細に説明する。
図１は、特定の数のプロセッサコアを低レイテンシ動作専用にすることができる環境１００のブロック図であり、各専用処理コアがフル使用されていない図である。図示のように、環境１００は、バス１０８に接続されたマルチコアプロセッサ１０２を含む。バス１０８は、プロセッサ１０２を、フラッシュメモリ１１０、ランダムアクセスメモリ（ＲＡＭ）１１２、およびグラフィックス・プロセッシング・ユニット（ＧＰＵ）１１４を含む外部リソースのセットに、通信可能に結合している。マルチコアプロセッサ１０２は、命令を実行するように動作可能なプロセッサコア１０４−１〜１０４−ｎ（ｎ個のコア）を含む。また、マルチコアプロセッサ１０２は、プロセッサコア１０４−１とプロセッサコア１０４−２とを含む第１のセットのｋ個のプロセッサコア１０６を有する。図１の例ではｋの値は２であるが、ｋの他の値も用いられ得る。
These and other features are described in more detail below.
FIG. 1 is a block diagram of an
マルチコアプロセッサ１０２は、複数のプロセッサコア、ストレージリソース、および他のコンポーネントを含む１つの中央処理装置（ＣＰＵ）チップであってもよい。また、マルチコアプロセッサ１０２は、オンチップストレージに格納され、本明細書に記載の技術を実現するように動作可能なファームウェア命令またはマイクロコード命令を含んでもよい。いくつかの実現例では、本明細書に記載の技術を実現するために必要な命令は、シリコンで実現され得る。また、マルチコアプロセッサ１０２は複数のプロセッサを含んでもよく、各プロセッサは、それ自体のプロセッサコア、ストレージリソース、および／または他のコンポーネントを含んでもよい。 Multi-core processor 102 may be a central processing unit (CPU) chip that includes multiple processor cores, storage resources, and other components. The multi-core processor 102 may also include firmware instructions or microcode instructions stored in on-chip storage and operable to implement the techniques described herein. In some implementations, the instructions necessary to implement the techniques described herein may be implemented in silicon. The multi-core processor 102 may also include multiple processors, and each processor may include its own processor core, storage resources, and / or other components.
マルチコアプロセッサ１０２は、データバス１０８に接続されている。いくつかの実現例では、データバス１０８は、コンピューティングデバイス筐体内のコンポーネント間でデータを伝送するために用いられる高速データ転送メカニズムであってもよい。データバス１０８は、そのようなデータ転送を行なうことが可能な如何なる種類のバスであってもよい。
The multi-core processor 102 is connected to the
フラッシュメモリ１１０、ＲＡＭ１１２、およびＧＰＵ１１４を含む複数のリソースがデータバス１０８に接続されている。いくつかの実現例では、追加のリソースがデータバス１０８に接続されてもよい。追加のリソースは、ダイレクトメモリアクセス（ＤＭＡ）コントローラ、グラフィックスカード、ネットワークカード、ＲＡＩＤコントローラ、および／または他のリソースを含むが、これらに限定されない。
A plurality of resources including the
図示のように、マルチコアプロセッサ１０２は、プロセッサコア１０４−１〜１０４−ｎを含む。プロセッサコア１０４−１〜１０４−ｎは、データバスまたはブリッジによってマルチコアプロセッサ１０２の他のコンポーネントに接続された別個のコンポーネントであってもよい。マルチコアプロセッサ１０２は、プロセッサコア１０４−１〜１０４−ｎを含んでおり、ｎは、通常のマルチコアプロセッサ１０２の機能を果たすための、プロセッサコアの任意の好適な数である。 As illustrated, the multi-core processor 102 includes processor cores 104-1 to 104-n. The processor cores 104-1 to 104-n may be separate components connected to other components of the multi-core processor 102 by data buses or bridges. The multi-core processor 102 includes processor cores 104-1 to 104-n, where n is any suitable number of processor cores for performing the functions of a normal multi-core processor 102.
マルチコアプロセッサ１０２における各プロセッサコア１０４は、定格コア容量を有する。定格コア容量は、最大性能容量の大きさ（たとえば、プロセッサコアが、当該プロセッサコアへのダメージを生じさせることなく達成でき、かつ、当該プロセッサコアの正常な動作を維持することができる最大の電圧／周波数の比）であり得る。それは、各プロセッサコア１０４が、当該プロセッサコアにダメージを与えることなく消費可能な電力の量を表わす。容量は、消費電力、最大周波数、所与の電圧に対する最大周波数、最大電流、最大動作温度、または、コアによる消費電力を示す他の任意の測定値によってなど、さまざまな方法で測定され得る。 Each processor core 104 in the multi-core processor 102 has a rated core capacity. The rated core capacity is the size of the maximum performance capacity (for example, the maximum voltage that a processor core can achieve without causing damage to the processor core and can maintain normal operation of the processor core) / Frequency ratio). It represents the amount of power that each processor core 104 can consume without damaging the processor core. Capacity may be measured in various ways, such as by power consumption, maximum frequency, maximum frequency for a given voltage, maximum current, maximum operating temperature, or any other measurement that indicates power consumption by the core.
いくつかの実現例では、プロセッサコア１０４は、他の一体化されたコンポーネントを含み得る。たとえば、Ｌ１キャッシュなどの専用キャッシュメモリ、ハードウェアコンテキストストレージ、ファームウェアストレージ、マイクロコードストレージ、および／または、他の一体化されたコンポーネントなどである。 In some implementations, the processor core 104 may include other integrated components. For example, dedicated cache memory such as L1 cache, hardware context storage, firmware storage, microcode storage, and / or other integrated components.
プロセッサコア１０４−１〜１０４−ｎは、スレッドを割当てられてもよい。いくつかの実現例では、スレッドは、プロセッサコア１０４上で実行される命令のセットであってもよい。たとえば、スレッドは、マルチコアプロセッサ１０２上で実行されるソフトウェアアプリケーションであってもよい。スレッドは、１つのソフトウェアアプリケーション内の、マルチコアプロセッサ１０２上で実行されている多数のスレッドのうちの１つであってもよい。 The processor cores 104-1 to 104-n may be assigned threads. In some implementations, a thread may be a set of instructions that are executed on the processor core 104. For example, the thread may be a software application running on the multi-core processor 102. The thread may be one of a number of threads executing on the multi-core processor 102 within a software application.
ｋ個のプロセッサコア１０６は、低レイテンシ動作のみに専用の特定の数の処理コアであってもよい。Ｉ／Ｏ動作のみに専用である場合、ｋ個のプロセッサコア１０６は、汎用処理タスクの割当てのためのオペレーティングシステムスケジューラには使用することができず、Ｉ／Ｏに関する命令（たとえば、フラッシュメモリ１１０からのデータ検索／送信、ＲＡＭ１１２からのデータ検索／送信、ＧＰＵ１１４からのデータ検索／送信など）を実行するのみである。いくつかの実現例では、低レイテンシ動作は、マイクロ秒低レイテンシ動作であり、これは、各動作の速度の大きさである。他の実現例では、低レイテンシ動作は専用コアによって行なわれてもよく、ナノ秒動作およびマイクロ秒動作を含んでもよい。図１に示すように、ｋ個のプロセッサコア１０６は２個のプロセッサコア１０６−１および１０６−２を含む。いくつかの実現例では、ｋ個のプロセッサコア１０６は、任意の好適な数のプロセッサコアを含んでもよいが、プロセッサ１０２の正常な動作を保証するために、その数は処理コアの総数よりも少ない。すなわち、ｋ＜ｎである。
The k processor cores 106 may be a specific number of processing cores dedicated to low latency operations only. If dedicated to I / O operations only, the k processor cores 106 cannot be used by the operating system scheduler for general-purpose task assignment, and instructions related to I / O (eg,
ｋ個のプロセッサコア１０６は、低レイテンシ動作に関してマルチコアプロセッサ１０２の応答時間を減少させることによって、プロセッサ１０２のレイテンシを減少させる。マルチコアプロセッサ１０２の応答時間は、ｋ個のコアにおいて低レイテンシ動作を実行することによって減少する。これにより、残りのｍ個のコアにおける他のスレッドを中断して低レイテンシ動作を他のコアによって実行する必要がなくなる。 The k processor cores 106 reduce the latency of the processor 102 by reducing the response time of the multi-core processor 102 for low latency operation. The response time of the multi-core processor 102 is reduced by performing a low latency operation on k cores. This eliminates the need to interrupt other threads in the remaining m cores and perform low latency operations by other cores.
ｋ個のプロセッサコア１０６は、フル容量までは使用されない。なぜなら、高い使用度は処理待ち行列の一時的な蓄積につながり、それはプロセッサ１０２のレイテンシを増大させることになるからである。残りのプロセッサコア１０４−ｋ〜１０４−ｎ（たとえばｍ個のコア）は、汎用処理タスク専用である。典型的には、残りのプロセッサコア１０４−ｋ〜１０４−ｎの数ｍは、処理コアの総数からｋ個のプロセッサコア１０６を引いたものに等しい。たとえば、ｎ個のコアのプロセッサにおいて、ｎ個のコアは、ｍ個のコアとｋ個のコアとを足したものに等しい。 The k processor cores 106 are not used up to the full capacity. This is because high usage leads to a temporary accumulation of processing queues, which increases the latency of the processor 102. The remaining processor cores 104-k to 104-n (eg, m cores) are dedicated to general-purpose processing tasks. Typically, the number m of remaining processor cores 104-k-104-n is equal to the total number of processing cores minus k processor cores 106. For example, in a processor with n cores, n cores is equal to m cores plus k cores.
処理コアの消耗を低減させるために、プロセッサ１０２は、マルチコアプロセッサにおいてｋ個のコア（たとえば、専用の低レイテンシプロセッサコア）の選択を周期的に変化させてもよい。ｋ個のコアを周期的に変化させることによって、ある期間にわたって、各コアが、他のコアと同じ期間フル使用されないことが保証される。これにより、処理コア間での消耗の均一化が促される。 To reduce processing core consumption, the processor 102 may periodically change the selection of k cores (eg, dedicated low latency processor cores) in a multi-core processor. By periodically changing the k cores, it is ensured that over a period, each core is not fully used for the same period as the other cores. This promotes uniform consumption between the processing cores.
前述の通り、専用の低レイテンシプロセッサコアとして機能するｋ個のプロセッサコア１０６の各々は、フル使用されない。マルチコアプロセッサにおける各コアは、定格コア容量を有する。典型的には、定格コア容量は、各コアで同じである。 As described above, each of the k processor cores 106 functioning as dedicated low-latency processor cores is not fully used. Each core in the multi-core processor has a rated core capacity. Typically, the rated core capacity is the same for each core.
ｋ個のプロセッサコアの各々の消費電力は、フルの定格コア容量よりも小さい。ｋ個のプロセッサコア１０６からの残りの余剰電力容量は、ｍ個のコアによって使用される。これによって、ｍ個のコアの性能が高まる。我々の解決策が依拠するのは、近頃のマルチコアＣＰＵは、全てのコアが同時に最大性能で動作できるわけではないように作られている（なぜなら、そのようにすれば、ＣＰＵパッケージが動作温度範囲内に留まりながら熱として放散できるよりも、多くのエネルギが必要となり得るからである）という事実である（先行のダークシリコンの文献参照）。したがって、ＣＰＵがそのコアのサブセットを最大性能（最大周波数設定／最大電圧設定）で動作させることが可能であるのは、残りのＣＰＵのアクティブ度が低く、ひいては発生する熱が少なく、場合によっては低周波数設定／低電圧設定で動作する場合のみである。 The power consumption of each of the k processor cores is smaller than the full rated core capacity. The remaining surplus power capacity from the k processor cores 106 is used by the m cores. This increases the performance of the m cores. Our solution relies on modern multi-core CPUs that are not designed to allow all cores to operate at maximum performance at the same time (because the CPU package will operate in the operating temperature range). This is because more energy can be needed than can be dissipated as heat while staying inside (see previous dark silicon literature). Therefore, it is possible for the CPU to operate a subset of its cores with maximum performance (maximum frequency setting / maximum voltage setting) because the remaining CPU is less active and thus generates less heat, and in some cases Only when operating at low frequency / low voltage settings.
ｋ個のコアをフル使用しないことは、既定の熱設計電力（ＴＤＰ）制約下において公称動作電圧でパワーオンすることができるシリコンの量を考慮し得る。結果として生じる相応の汎用計算能力の低下は、ｋ／ｎよりも小さい。このことは、マイクロ秒レベルのＩ／Ｏ動作に関して比較的低いレイテンシを達成するための、低レイテンシ動作専用のコアのマイナス影響を低減する。 Not fully using k cores may take into account the amount of silicon that can be powered on at the nominal operating voltage under predetermined thermal design power (TDP) constraints. The resulting reduction in the general purpose computing power is less than k / n. This reduces the negative impact of the core dedicated to low latency operations to achieve relatively low latency for microsecond level I / O operations.
図２は、プロセッサコアをフル使用しない結果生じた余剰エネルギを使用することによって、一般動作プロセッサコアの性能を高めるための処理の例の流れ図である。 FIG. 2 is a flowchart of an example process for improving the performance of a general operating processor core by using surplus energy resulting from not fully using the processor core.
この処理は、ｎ個のコアを有するマルチコアプロセッサで実現され得る。マルチコアプロセッサ１０２は、エネルギ定格／容量ｎ×Ｅを有する（ｎはコアの数であり、Ｅはコア１個当たりの定格コア容量である）。 This process can be realized with a multi-core processor having n cores. Multi-core processor 102 has an energy rating / capacity n × E (where n is the number of cores and E is the rated core capacity per core).
上記処理は、ｎ個のコアのプロセッサ１０２に関して、専用の入力／出力動作を行なうために、マルチコアプロセッサ１０２のｎ個のコアのうちのｋ個のコアを選択する（ｋはｎ未満であり、ｍ個のコアは非選択であり、マルチコアプロセッサの各コアは定格コア容量を有する）（２０２）。定格コア容量は、処理コア１０４がダメージを受けることなく動作する技術的限界（たとえば、熱設計電力、クロックスピード、消費電力など）である。たとえば、定格コア容量は、定格コア動作可能周波数、定格コア消費電力、定格コア動作可能温度、または、処理コアがクロックスピード（すなわち周波数）につき使用する電圧量の比であってもよい。 The above processing selects k cores of the n cores of the multi-core processor 102 to perform dedicated input / output operations with respect to the n core processors 102 (k is less than n, m cores are unselected and each core of the multi-core processor has a rated core capacity) (202). The rated core capacity is a technical limit (for example, thermal design power, clock speed, power consumption, etc.) at which the processing core 104 operates without being damaged. For example, the rated core capacity may be the rated core operable frequency, the rated core power consumption, the rated core operable temperature, or the ratio of the amount of voltage that the processing core uses per clock speed (ie frequency).
いくつかの実現例では、定格コア容量は、処理コア１０４の最大性能レベル（たとえば、プロセッサコアが、当該プロセッサコアへのダメージを生じさせることなく達成でき、かつ、当該プロセッサコアの正常な動作を維持することができる最大の電圧／周波数の比）に等しい。なお、コアは、ある期間の間、ダメージを受けることなく、定格容量を超えて動作することができる。 In some implementations, the rated core capacity is the maximum performance level of the processing core 104 (eg, that the processor core can achieve without causing damage to the processor core and that the processor core operates normally). Equal to the maximum voltage / frequency ratio that can be maintained). Note that the core can operate over its rated capacity without being damaged for a period of time.
さらに、ｎ個のコアのプロセッサは、プロセッサ定格容量を有し得る。プロセッサの定格容量は、定格コア容量の合計、たとえばｎ×Ｅと等しくてもよい。しかしながら、いくつかのプロセッサにおいては、定格プロセッサ容量は、定格コア容量の合計未満であってもよい。これは、ダークシリコン効果によるものである。ダークシリコン効果は、既定の熱設計電力（ＴＤＰ）制約下において公称動作電圧でパワーオンすることができないシリコンの量を規定する。 Further, the n core processor may have a processor rated capacity. The rated capacity of the processor may be equal to the sum of the rated core capacity, eg, n × E. However, for some processors, the rated processor capacity may be less than the sum of the rated core capacity. This is due to the dark silicon effect. The dark silicon effect defines the amount of silicon that cannot be powered on at the nominal operating voltage under predetermined thermal design power (TDP) constraints.
上記処理は、選択されたｋ個のコアが不使用容量の分、合計でフル使用されないように、当該選択されたｋ個のコアを定格コア容量未満で動作させる（２０４）。前述の通り、ｋ個のコアはｚ容量で動作し、不使用容量（ｕ）は、下記の式（１）に従って算出され得る。 The above processing causes the selected k cores to operate below the rated core capacity so that the selected k cores are not fully used for the unused capacity (204). As described above, the k cores operate with the z capacity, and the unused capacity (u) can be calculated according to the following equation (1).
ｕ＝（１００％容量−ｚ容量） （１）
容量をフル使用しないことによって、マルチコアプロセッサ１０２は追加の電力を使用可能になる。上述の理由により、不使用容量のうちの全てがプロセッサに使用可能なわけではない。
u = (100% capacity-z capacity) (1)
By not using the full capacity, the multi-core processor 102 can use additional power. For the reasons described above, not all unused capacity is available to the processor.
上記処理は、ｍ個のコアが当該ｍ個のコアの合計定格コア容量を超える合計容量で動作するように、当該ｍ個のコアのうちの１つ以上を定格コア容量を超える容量で動作させる（２０６）。いくつかの実現例では、プロセッサ１０２は、残りのコアのうちの全部よりも少ないコアを選択して定格コア容量を超える容量で動作させ得るが、依然として、残りのプロセッサコア全部の合計よりも高い容量で動作させ得る。ｍ個のコアのうちの１つ以上は、下記の式（２）で示されるエネルギ定格／容量またはそれ以下で動作し得る。 The above processing causes one or more of the m cores to operate at a capacity that exceeds the rated core capacity so that the m cores operate at a total capacity that exceeds the total rated core capacity of the m cores. (206). In some implementations, the processor 102 may select fewer than all of the remaining cores to operate at a capacity that exceeds the rated core capacity, but is still higher than the sum of all remaining processor cores. Can operate with capacity. One or more of the m cores may operate at or below the energy rating / capacity shown in equation (2) below.
ｍ個のコアの電力使用＝［（ｎ−ｋ）＋（ｕ）×ｋ］×Ｅ （２）
いくつかの実現例では、ｍ個のコアのうちの１つ以上を定格コア容量を超える容量で動作させることは、ｍ個のコアのうちの１つ以上を、ｍ個の定格コア容量および不使用容量の合計を一時的に超える容量で動作させることを含む。１つ以上のプロセッサコアは、個別に、または合計で、定格コア容量を一時的に超える場合がある。
Power usage of m cores = [(n−k) + (u) × k] × E (2)
In some implementations, operating one or more of the m cores with a capacity that exceeds the rated core capacity may cause one or more of the m cores to operate with m rated core capacity and non-rated capacity. This includes operating at a capacity that temporarily exceeds the total capacity used. One or more processor cores may individually or in total temporarily exceed the rated core capacity.
他の実現例では、ｍ個のコアのうちの１つ以上を定格コア容量を超える容量で動作させることは、ｍ個のコアのうちの１つ以上を、ｍ個の定格コア容量および不使用容量の合計を超えない容量で動作させることを含む。ｍ個の定格コアは、ｋ個のコアの不使用容量を超えるに過ぎない容量で動作してもよく、それは定格プロセッサ容量以下であってもよい。たとえば、ｍ個のコアのうちの１つ以上を定格コア容量を超える容量で動作させることは、ｍ個のコアのうちの１つ以上を、ｍ個のコアが動作している容量の合計と、ｋ個のコアが動作している容量の合計とがプロセッサ定格容量を超えないような容量で動作させることを含む。 In other implementations, operating one or more of the m cores with a capacity that exceeds the rated core capacity may cause one or more of the m cores to be used with the m rated core capacity and unused. Including operating at a capacity not exceeding the total capacity. The m rated cores may operate with a capacity that only exceeds the unused capacity of the k cores, which may be less than or equal to the rated processor capacity. For example, operating one or more of the m cores with a capacity that exceeds the rated core capacity means that one or more of the m cores is a sum of the capacities at which the m cores are operating. , Operating with a capacity such that the total capacity at which k cores are operating does not exceed the processor rated capacity.
定格コア容量と同様に、定格プロセッサ容量は、プロセッサがダメージを受けることなく、しかしそれでも最適な性能レベルで動作する技術的限界（たとえば、過剰な電力を消費することなく、高速性能を発揮する電圧／周波数の比）として表わされ得る。プロセッサ定格容量は、ｎ個のコアの定格コア容量の合計未満として定義されてもよい。 Similar to the rated core capacity, the rated processor capacity is the technical limit at which the processor does not suffer damage, but still operates at the optimal performance level (for example, voltage that provides high speed performance without consuming excessive power). / Frequency ratio). The processor rated capacity may be defined as less than the sum of the rated core capacity of n cores.
ここで論じられたシステムがユーザに関する個人情報を収集するか、または、個人情報を利用し得る状況において、アプリケーションまたは特徴がユーザ情報を収集するか否かを制御する機会（たとえば、ユーザのソーシャルネットワーク、ソーシャルアクションもしくはアクティビティ、職業、ユーザのプレファレンス、または、ユーザの現在の位置に関する情報）、または、当該ユーザにより関連し得るコンテンツを受け取るか否かおよび／もしくは受け取る方法を制御する機会がユーザに与えられ得る。さらに、あるデータは、個人を識別可能である情報が除去されるように、格納または使用される前に１つ以上の態様で処理され得る。たとえば、個人を識別可能である情報が当該ユーザについて特定され得ないようにユーザの身元が処理され得るか、または、位置情報が得られたユーザの地理的な位置が、ユーザの特定の位置が特定され得ないように、（たとえば都市、ＺＩＰコードまたは州レベルまで）一般化され得る。したがって、ユーザは、情報がどのようにユーザに関して収集されるか、および、コンテンツサーバによって使用されるかについて制御を有し得る。 Opportunities to control whether an application or feature collects user information in situations where the system discussed herein collects or can use personal information about the user (eg, the user's social network , Social actions or activities, occupations, user preferences, or information about the user's current location), or the opportunity to control whether and / or how to receive content that may be relevant to the user Can be given. Furthermore, certain data may be processed in one or more ways before being stored or used so that information that can identify an individual is removed. For example, the identity of a user can be processed such that no personally identifiable information can be identified for the user, or the user's geographic location from which location information is obtained is It can be generalized (eg up to city, ZIP code or state level) so that it cannot be specified. Thus, the user may have control over how information is collected about the user and used by the content server.
本明細書に記載の主題および動作の実施形態は、デジタル電子回路で実現されてもよく、本明細書に開示の構造およびそれらの構造的等価物を含むコンピュータソフトウェア、ファームウェア、もしくはハードウェアで実現されてもよく、またはそれらのうちの１つ以上の組合わせで実現されてもよい。本明細書に記載された主題の実施形態は、１つ以上のコンピュータプログラムとして実現されてもよい。すなわち、データ処理装置による実行またはデータ処理装置の動作の制御のために、コンピュータ記憶媒体上に符号化されたコンピュータプログラム命令の１つ以上のモジュールとして実現されてもよい。 Embodiments of the subject matter and operations described herein may be implemented in digital electronic circuitry, implemented in computer software, firmware, or hardware including the structures disclosed herein and their structural equivalents. Or may be implemented in combination of one or more of them. Embodiments of the subject matter described in this specification can be implemented as one or more computer programs. That is, it may be implemented as one or more modules of computer program instructions encoded on a computer storage medium for execution by the data processing device or control of the operation of the data processing device.
コンピュータ記憶媒体は、コンピュータ読取可能な記憶装置、コンピュータ読取可能な記憶基板、ランダムもしくはシリアルアクセスメモリアレイもしくはデバイス、またはそれらのうちの１つ以上の組合わせであってもよく、または、それらに含まれてもよい。さらに、コンピュータ記憶媒体は伝搬信号ではないが、コンピュータ記憶媒体は、人為的に生成された伝搬信号に符号化されたコンピュータプログラム命令のソースまたは宛先であり得る。また、コンピュータ記憶媒体は、１つ以上の別個の物理コンポーネントまたは媒体（たとえば、複数のＣＤ、ディスク、または他の記憶装置）であってもよく、またはそれらに含まれてもよい。 The computer storage medium may be or be included in a computer readable storage device, a computer readable storage substrate, a random or serial access memory array or device, or a combination of one or more thereof. May be. Further, although a computer storage medium is not a propagated signal, a computer storage medium may be a source or destination for computer program instructions encoded in an artificially generated propagated signal. A computer storage medium may also be or be included in one or more separate physical components or media (eg, multiple CDs, disks, or other storage devices).
本明細書に記載の動作は、１つ以上のコンピュータ読取可能な記憶装置に格納されたデータ、もしくは他のソースから受信したデータに対して、データ処理装置によって行なわれる動作として実現することができる。 The operations described herein may be implemented as operations performed by a data processing device on data stored in one or more computer readable storage devices or received from other sources. .
「データ処理装置」という用語は、例として、プログラム可能なプロセッサ、コンピュータ、システム・オン・チップ、または複数のプロセッサ、コンピュータ、もしくはシステム・オン・チップ、またはこれらの組合せを含む、データを処理するための全ての種類の装置、デバイスおよび機械を包含する。当該装置は、専用論理回路、たとえばＦＰＧＡ（フィールドプログラマブルゲートアレイ）またはＡＳＩＣ（特定用途向け集積回路）を含み得る。当該装置は、ハードウェアに加えて、対象のコンピュータプログラムのための実行環境を作成するコード、たとえばプロセッサファームウェア、プロトコルスタック、データベース管理システム、オペレーティングシステム、クロスプラットフォームランタイム環境、仮想機械、またはそれらのうちの１つ以上の組合わせを構成するコードも含み得る。装置および実行環境は、ウェブサービス、分散コンピューティングインフラストラクチャおよびグリッドコンピューティングインフラストラクチャなど、さまざまな異なるコンピューティングモデルインフラストラクチャを実現することができる。 The term “data processing apparatus” processes data including, by way of example, a programmable processor, computer, system on chip, or multiple processors, computers, or system on chip, or combinations thereof. Includes all kinds of equipment, devices and machines for. The device may include dedicated logic, such as an FPGA (Field Programmable Gate Array) or an ASIC (Application Specific Integrated Circuit). In addition to hardware, the device may include code that creates an execution environment for the subject computer program, eg, processor firmware, protocol stack, database management system, operating system, cross-platform runtime environment, virtual machine, or any of them May also include code comprising one or more combinations of The devices and execution environments can implement a variety of different computing model infrastructures such as web services, distributed computing infrastructures and grid computing infrastructures.
コンピュータプログラム（プログラム、ソフトウェア、ソフトウェアアプリケーション、スクリプトまたはコードとしても知られる）は、コンパイル言語またはインタープリタ言語、宣言型言語または手続き型言語を含む任意の形式のプログラミング言語で記述することができ、スタンドアロンプログラムとしてまたはコンピューティング環境内の使用に適したモジュール、コンポーネント、サブルーチン、オブジェクトまたはその他のユニットとしての任意の形で用いることができる。コンピュータプログラムは、ファイルシステム内のファイルに対応し得るが、必ずしも対応しなくてもよい。プログラムは、他のプログラムまたはデータ（たとえば、マークアップ言語文書に記憶された１つ以上のスクリプト）を保持するファイルの一部、関与しているプログラムに専用の単一ファイル、または複数の同格ファイル（たとえば、１つ以上のモジュール、サブプログラムまたはコードの一部を記憶するファイル）に記憶されてもよい。コンピュータプログラムは、１つのコンピュータ上で、または１つのサイトに配置されまたは複数のサイトにわたって分散され、通信ネットワークによって相互接続されている複数のコンピュータ上で実行するように実装することができる。 Computer programs (also known as programs, software, software applications, scripts or code) can be written in any form of programming language, including compiled or interpreted languages, declarative or procedural languages, and stand-alone programs Or as any module, component, subroutine, object or other unit suitable for use within a computing environment. A computer program can correspond to a file in a file system, but does not necessarily correspond. A program can be part of a file that holds other programs or data (eg, one or more scripts stored in a markup language document), a single file dedicated to the program involved, or multiple equivalent files (Eg, one or more modules, subprograms, or files that store portions of code). A computer program can be implemented to run on one computer or on multiple computers located at one site or distributed across multiple sites and interconnected by a communication network.
本明細書に記載のプロセスおよびロジックフローは、入力データを処理して出力を生成することによって動作を行う１つ以上のコンピュータプログラムを実行する１つ以上のプログラム可能なプロセッサによって実施され得る。また、プロセスおよびロジックフローは、ＦＰＧＡ（フィールドプログラマブルゲートアレイ）またはＡＳＩＣ（特定用途向け集積回路）などの専用論理回路によって実施されてもよく、装置は、ＦＰＧＡまたはＡＳＩＣなどの専用論理回路として実現されてもよい。 The processes and logic flows described herein may be implemented by one or more programmable processors executing one or more computer programs that operate by processing input data and generating output. Also, the process and logic flow may be implemented by a dedicated logic circuit such as an FPGA (Field Programmable Gate Array) or ASIC (Application Specific Integrated Circuit), and the device is implemented as a dedicated logic circuit such as an FPGA or ASIC. May be.
コンピュータプログラムの実行に適したプロセッサは、例として、汎用マイクロプロセッサ、専用マイクロプロセッサ、および任意の種類のデジタルコンピュータの任意の１つ以上のプロセッサを含む。一般的に、プロセッサは、読出専用メモリまたはランダムアクセスメモリまたはその両方から、命令およびデータを受信する。コンピュータの必須要素は、命令に従って動作を実行するためのプロセッサと、命令およびデータを記憶するための１つ以上のメモリデバイスとである。一般的に、コンピュータは、データを記憶するための１つ以上の大容量記憶装置、たとえば磁気ディスク、光磁気ディスクまたは光ディスクを含むであろう。または、コンピュータは、これらの大容量記憶装置との間でデータを送受信するように動作可能に結合されるであろう。しかしながら、コンピュータは、これらの装置を有さなくてもよい。さらに、コンピュータは別のデバイス内に組込まれてもよい。当該別のデバイスの例をほんのいくつか挙げると、携帯電話、携帯情報端末（ＰＤＡ）、モバイルオーディオまたはビデオプレーヤ、ゲームコンソール、全地球測位システム（ＧＰＳ）受信機、または携帯型記憶装置（たとえば、ユニバーサルシリアルバス（ＵＳＢ）フラッシュドライブ）などがある。コンピュータプログラム命令およびデータの記憶に適したデバイスは、例として、半導体メモリデバイス（たとえば、ＥＰＲＯＭ、ＥＥＰＲＯＭおよびフラッシュメモリデバイス）、磁気ディスク（たとえば、内蔵ハードディスクまたはリムーバブルディスク）、光磁気ディスク、ＣＤ−ＲＯＭおよびＤＶＤ−ＲＯＭディスクを含む全ての種類の不揮発性メモリ、媒体およびメモリデバイスを含む。プロセッサおよびメモリは、専用論理回路によって補完されてもよく、専用論理回路に組み込まれてもよい。 Processors suitable for executing computer programs include, by way of example, general purpose microprocessors, special purpose microprocessors, and any one or more processors of any type of digital computer. Generally, a processor will receive instructions and data from a read-only memory or a random access memory or both. The essential elements of a computer are a processor for performing operations in accordance with instructions and one or more memory devices for storing instructions and data. Generally, a computer will include one or more mass storage devices for storing data, such as a magnetic disk, a magneto-optical disk, or an optical disk. Or, the computer would be operably coupled to send and receive data to and from these mass storage devices. However, the computer may not have these devices. Further, the computer may be incorporated in another device. Just a few examples of such other devices include cell phones, personal digital assistants (PDAs), mobile audio or video players, game consoles, global positioning system (GPS) receivers, or portable storage devices (e.g., Universal serial bus (USB) flash drive). Suitable devices for storing computer program instructions and data include, by way of example, semiconductor memory devices (eg, EPROM, EEPROM and flash memory devices), magnetic disks (eg, internal hard disks or removable disks), magneto-optical disks, CD-ROMs. And all types of non-volatile memory, media and memory devices including DVD-ROM discs. The processor and the memory may be supplemented by a dedicated logic circuit or may be incorporated in the dedicated logic circuit.
ユーザとの対話を提供するために、本明細書に記載された主題の実施形態は、情報をユーザに提示するための表示装置（たとえば、ＣＲＴ（陰極線管）モニタまたはＬＣＤ（液晶ディスプレイ）モニタ）、ユーザがコンピュータに入力を提供することができるキーボードおよびポインティングデバイス（たとえば、マウスまたはトラックボール）を備えたコンピュータ上で実現することができる。他の種類の装置を用いて、ユーザとの対話を提供することもできる。たとえば、ユーザに提供されるフィードバックは、任意種類の感覚フィードバック、たとえば視覚フィードバック、聴覚フィードバックまたは触覚フィードバックであってもよく、ユーザからの入力は、音響入力、音声入力または触覚入力を含む任意の形で受信することができる。さらに、コンピュータは、ユーザによって使用されるデバイスとの間でドキュメントを送受信することによって、たとえば、ウェブブラウザから受信した要求に応答して、ユーザのユーザ装置上のウェブブラウザにウェブページを送信することによって、ユーザと対話することができる。 To provide user interaction, embodiments of the subject matter described herein provide a display device (eg, a CRT (cathode ray tube) monitor or LCD (liquid crystal display) monitor) for presenting information to the user. Can be implemented on a computer with a keyboard and pointing device (eg, a mouse or trackball) that allows the user to provide input to the computer. Other types of devices can also be used to provide user interaction. For example, the feedback provided to the user may be any type of sensory feedback, such as visual feedback, audio feedback or tactile feedback, and the input from the user may be in any form including acoustic input, audio input or tactile input. Can be received. In addition, the computer can send a web page to the web browser on the user's user device, for example, in response to a request received from the web browser, by sending and receiving documents to and from the device used by the user. Can interact with the user.
本明細書に記載された主題の実施形態は、バックエンドコンポーネント（たとえばデータサーバ）を含むコンピューティングシステムで、またはミドルウェアコンポーネント（たとえばアプリケーションサーバ）を含むコンピューティングシステムで、またはフロントコンポーネント（たとえば、ユーザが本明細書に記載された主題の実装と対話することができるグラフィカルユーザインターフェイスまたはウェブブラウザを有するユーザコンピュータ）を含むコンピューティングシステムで、または１つ以上の上記のバックエンドコンポーネント、ミドルウェアコンポーネントもしくはフロントエンドコンポーネントの任意の組合わせを含むコンピューティングシステムで実現することができる。システムのコンポーネントは、任意の形式または媒体のデジタルデータ通信、たとえば通信ネットワークで相互接続することができる。通信ネットワークの例として、ローカルエリアネットワーク（ＬＡＮ）、ワイドエリアネットワーク（ＷＡＮ）、ネットワーク間（たとえば、インターネット）、およびピアツーピアネットワーク（たとえば、臨時用ピアツーピアネットワーク）が挙げられる。 Embodiments of the subject matter described herein can be found in computing systems that include a back-end component (eg, a data server) or in a computing system that includes a middleware component (eg, an application server) or in front components (eg, users) A computing system comprising a graphical user interface or a user computer having a web browser that can interact with an implementation of the subject matter described herein, or one or more of the above backend components, middleware components or fronts It can be implemented in a computing system that includes any combination of end components. The components of the system can be interconnected by any form or medium of digital data communication, eg, a communication network. Examples of communication networks include a local area network (LAN), a wide area network (WAN), an inter-network (eg, the Internet), and a peer-to-peer network (eg, a temporary peer-to-peer network).
コンピューティングシステムは、ユーザおよびサーバを含むことができる。ユーザとサーバとは、一般的に互いに遠隔であり、典型的には通信ネットワークを介して対話する。ユーザとサーバとの関係は、それぞれのコンピュータ上で実行され、互いにユーザ−サーバ関係を有するコンピュータプログラムによって生じる。いくつかの実施形態において、サーバは、（たとえば、ユーザ装置と対話するユーザにデータを表示し、ユーザからユーザ入力を受信するために）データ（たとえば、ＨＴＭＬページ）をユーザ装置に送信する。ユーザ装置で生成されたデータ（たとえば、ユーザ対話の結果）は、サーバ上でユーザ装置から受信することができる。 The computing system can include users and servers. A user and a server are generally remote from each other and typically interact through a communication network. The relationship between the user and the server is generated by a computer program that is executed on each computer and has a user-server relationship with each other. In some embodiments, the server sends data (eg, an HTML page) to the user device (eg, for displaying data to a user interacting with the user device and receiving user input from the user). Data generated on the user device (eg, the result of a user interaction) can be received from the user device on the server.
本明細書は、多くの具体的な実施詳細を含むが、これらの詳細は、特徴の範囲または請求され得る事項の範囲を限定するものではなく、むしろ特定の実施形態に特有の特徴の説明として考えるべきである。本明細書において別個の実施形態の文脈で記載された特定の特徴は、単一の実施形態において組合わせて実施することもできる。逆に、単一の実施形態の文脈で記載されたさまざまな特徴は、複数の実施形態において、別々にまたは任意の適切なサブコンビネーションで実施することもできる。さらに、特徴が特定の組合わせで作用するものとして上では説明し、初めはそのように請求するが、請求された組合せのうちの１つ以上の特徴は、場合によっては組合わせから削除されてもよく、請求された組合わせは、サブコンビネーションまたはサブコンビネーションの変形例に向けられてもよい。 This specification includes many specific implementation details, but these details are not intended to limit the scope of the features or what may be claimed, but rather as a description of the features specific to a particular embodiment. Should be considered. Certain features that are described in this specification in the context of separate embodiments can also be implemented in combination in a single embodiment. Conversely, various features that are described in the context of a single embodiment can also be implemented in multiple embodiments separately or in any suitable subcombination. Furthermore, while features are described above as acting in particular combinations and initially claimed as such, one or more features of the claimed combinations may be deleted from the combination in some cases. Alternatively, the claimed combination may be directed to sub-combinations or variations of sub-combinations.
同様に、動作が特定の順序で図面に示されているが、望ましい結果を達成するために、図示された特定の順序または順番でこれらの動作を実行する必要があると理解すべきではなく、または図示された全ての動作を実行する必要があると理解すべきではない。特定の状況において、マルチタスキングおよび並列処理が有利である場合がある。さらに、上述の実施形態におけるさまざまなシステムコンポーネントの分離は、全ての実施形態においてそのような分離が必要であると理解すべきではなく、記載されたプログラムコンポーネントおよびシステムは、一般的に、単一のソフトウェア製品に一体化されまたは複数のソフトウェア製品にパッケージ化することができると理解すべきである。 Similarly, although operations are illustrated in a particular order in the drawings, it should not be understood that these operations need to be performed in the particular order or sequence illustrated in order to achieve the desired results, Or it should not be understood that all illustrated operations need to be performed. In certain situations, multitasking and parallel processing may be advantageous. Further, the separation of the various system components in the above embodiments should not be construed as requiring such a separation in all embodiments, and the program components and systems described are generally single. It should be understood that it can be integrated into a single software product or packaged into multiple software products.
このように、主題の特定の実施形態を説明した。他の実施形態は、下記の特許請求の範囲内にある。場合によっては、請求項に列挙された動作は、異なる順序で実行され、依然として望ましい結果を達成することができる。さらに、望ましい結果を達成するために、添付の図面に示されるプロセスは、必ずしも示された特定の順序または順番に従う必要がない。特定の実現例において、マルチタスキングおよび並列処理が有利である場合がある。 Thus, specific embodiments of the subject matter have been described. Other embodiments are within the scope of the following claims. In some cases, the actions recited in the claims can be performed in a different order and still achieve desirable results. Moreover, to achieve the desired results, the processes shown in the accompanying drawings need not necessarily follow the specific order or sequence shown. In certain implementations, multitasking and parallel processing may be advantageous.
Claims (24)
前記ｎ個のコアのプロセッサにおいて、専用の低レイテンシ動作を行なうために、前記マルチコアプロセッサの前記ｎ個のコアのうちのｋ個のコアを選択するステップを含み、
ｋはｎ未満であり、
ｍ個のコアは非選択であり、
前記マルチコアプロセッサの各コアは定格コア容量を有し、前記方法はさらに、
前記選択されたｋ個のコアが不使用容量の分、合計でフル使用されないように、前記選択されたｋ個のコアを前記定格コア容量未満で動作させるステップと、
前記ｍ個のコアが前記ｍ個のコアの定格コア容量の合計容量を超える合計容量で動作するように、前記ｍ個のコアのうちの１つ以上を前記定格コア容量を超える容量で動作させるステップとを含む、方法。 A method realized by a multi-core processor having n cores,
Selecting k cores of the n cores of the multi-core processor to perform a dedicated low latency operation in the n core processors;
k is less than n,
m cores are unselected,
Each core of the multi-core processor has a rated core capacity, and the method further includes:
Operating the selected k cores below the rated core capacity such that the selected k cores are not fully utilized in total for unused capacity;
One or more of the m cores are operated at a capacity that exceeds the rated core capacity so that the m cores operate at a total capacity that exceeds a total capacity of the rated core capacity of the m cores. Including a step.
前記ｍ個のコアのうちの１つ以上を前記定格コア容量を超える容量で動作させるステップは、前記ｍ個のコアのうちの前記１つ以上を、前記ｍ個のコアが動作している容量の合計および前記ｋ個のコアが動作している容量の合計が前記プロセッサ定格容量を超えないような容量で動作させるステップを含む、請求項１に記載の方法。 The multi-core processor has a processor rated capacity;
The step of operating one or more of the m cores with a capacity exceeding the rated core capacity is a capacity in which the m cores are operating with the one or more of the m cores. And operating at a capacity such that the sum of the capacities at which the k cores are operating does not exceed the processor rated capacity.
前記ｎ個のコアのプロセッサにおいて、専用の低レイテンシ動作を行なうために、前記マルチコアプロセッサの前記ｎ個のコアのうちのｋ個のコアを選択するステップを含み、ｋはｎ未満であり、ｍ個のコアは非選択であり、前記マルチコアプロセッサの各コアは定格コア容量を有し、前記動作はさらに、
前記選択されたｋ個のコアが不使用容量の分、合計でフル使用されないように、前記選択されたｋ個のコアを前記定格コア容量未満で動作させるステップと、
前記ｍ個のコアが前記ｍ個のコアの定格コア容量の合計容量を超える合計容量で動作するように、前記ｍ個のコアのうちの１つ以上を前記定格コア容量を超える容量で動作させるステップとを含む、非一時的な記憶媒体。 A non-transitory storage medium that communicates data with a multi-core processor having n cores and stores instructions that cause the multi-core processor to perform an operation.
Selecting k cores of the n cores of the multi-core processor to perform dedicated low latency operation in the n core processors, wherein k is less than n, m Cores are unselected, each core of the multi-core processor has a rated core capacity, and the operation further includes:
Operating the selected k cores below the rated core capacity such that the selected k cores are not fully utilized in total for unused capacity;
One or more of the m cores are operated at a capacity that exceeds the rated core capacity so that the m cores operate at a total capacity that exceeds a total capacity of the rated core capacity of the m cores. A non-transitory storage medium comprising steps.
前記ｍ個のコアのうちの１つ以上を前記定格コア容量を超える容量で動作させるステップは、前記ｍ個のコアのうちの前記１つ以上を、前記ｍ個のコアが動作している容量の合計および前記ｋ個のコアが動作している容量の合計が前記プロセッサ定格容量を超えないような容量で動作させるステップを含む、請求項１３に記載の非一時的な記憶媒体。 The multi-core processor has a processor rated capacity;
The step of operating one or more of the m cores with a capacity exceeding the rated core capacity is a capacity in which the m cores are operating with the one or more of the m cores. The non-transitory storage medium according to claim 13, further comprising the step of operating at a capacity such that a sum of the capacity of the k cores and a capacity of operating the k cores does not exceed the processor rated capacity.
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201562191763P | 2015-07-13 | 2015-07-13 | |
US62/191,763 | 2015-07-13 | ||
US14/854,787 | 2015-09-15 | ||
US14/854,787 US9779058B2 (en) | 2015-07-13 | 2015-09-15 | Modulating processsor core operations |
PCT/US2016/039803 WO2017011180A1 (en) | 2015-07-13 | 2016-06-28 | Modulating processor core operations |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018524658A true JP2018524658A (en) | 2018-08-30 |
JP6549728B2 JP6549728B2 (en) | 2019-07-24 |
Family
ID=56507817
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017556877A Active JP6549728B2 (en) | 2015-07-13 | 2016-06-28 | Adjust processor core operation |
Country Status (10)
Country | Link |
---|---|
US (1) | US9779058B2 (en) |
EP (1) | EP3323045B1 (en) |
JP (1) | JP6549728B2 (en) |
KR (1) | KR101993916B1 (en) |
CN (1) | CN107636636B (en) |
DE (2) | DE112016002332B4 (en) |
DK (1) | DK3323045T3 (en) |
FI (1) | FI3323045T3 (en) |
GB (1) | GB2554821B (en) |
WO (1) | WO2017011180A1 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP3543811A1 (en) * | 2018-03-20 | 2019-09-25 | Siemens Aktiengesellschaft | Numerical controller with scalable performance |
KR20220134899A (en) * | 2021-03-29 | 2022-10-06 | 삼성전자주식회사 | Electronic device and method for processing a data packet received in the electronic device |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009503728A (en) * | 2005-08-02 | 2009-01-29 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | Increased workload performance of one or more cores of multiple core processors |
JP2012048545A (en) * | 2010-08-27 | 2012-03-08 | Lenovo Singapore Pte Ltd | Method and computer for processing specific process in short time |
JP2017021513A (en) * | 2015-07-09 | 2017-01-26 | 富士通株式会社 | Multi-core processor, clock control method of multi-core processor and clock control program |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6564328B1 (en) * | 1999-12-23 | 2003-05-13 | Intel Corporation | Microprocessor with digital power throttle |
US7461144B1 (en) * | 2001-02-16 | 2008-12-02 | Swsoft Holdings, Ltd. | Virtual private server with enhanced security |
US6711447B1 (en) | 2003-01-22 | 2004-03-23 | Intel Corporation | Modulating CPU frequency and voltage in a multi-core CPU architecture |
US20070220293A1 (en) * | 2006-03-16 | 2007-09-20 | Toshiba America Electronic Components | Systems and methods for managing power consumption in data processors using execution mode selection |
US7949887B2 (en) * | 2006-11-01 | 2011-05-24 | Intel Corporation | Independent power control of processing cores |
US20080115010A1 (en) | 2006-11-15 | 2008-05-15 | Rothman Michael A | System and method to establish fine-grained platform control |
US8296773B2 (en) * | 2008-06-30 | 2012-10-23 | International Business Machines Corporation | Systems and methods for thread assignment and core turn-off for integrated circuit energy efficiency and high-performance |
US8984523B2 (en) * | 2009-05-26 | 2015-03-17 | Telefonaktiebolaget L M Ericsson (Publ) | Method for executing sequential code on the scalable processor at increased frequency while switching off the non-scalable processor core of a multicore chip |
US8365131B2 (en) * | 2010-01-11 | 2013-01-29 | Empire Technology Development Llc | Hardware synthesis using thermally aware scheduling and binding |
US8595731B2 (en) * | 2010-02-02 | 2013-11-26 | International Business Machines Corporation | Low overhead dynamic thermal management in many-core cluster architecture |
US9304570B2 (en) * | 2011-12-15 | 2016-04-05 | Intel Corporation | Method, apparatus, and system for energy efficiency and energy conservation including power and performance workload-based balancing between multiple processing elements |
WO2013137865A1 (en) * | 2012-03-13 | 2013-09-19 | Intel Corporation | Method and apparatus for per core performance states |
CN102866921B (en) | 2012-08-29 | 2016-05-11 | 惠州Tcl移动通信有限公司 | A kind of regulate and control method of multi-core CPU and system |
US9141426B2 (en) * | 2012-09-28 | 2015-09-22 | Intel Corporation | Processor having per core and package level P0 determination functionality |
CN103037109B (en) | 2012-12-12 | 2015-02-25 | 中国联合网络通信集团有限公司 | Multicore equipment energy consumption management method and device |
US20140201542A1 (en) * | 2013-01-17 | 2014-07-17 | Advanced Micro Devices, Inc. | Adaptive performance optimization of system-on-chip components |
US9442559B2 (en) * | 2013-03-14 | 2016-09-13 | Intel Corporation | Exploiting process variation in a multicore processor |
US10423216B2 (en) * | 2013-03-26 | 2019-09-24 | Via Technologies, Inc. | Asymmetric multi-core processor with native switching mechanism |
CN104490478A (en) * | 2015-01-09 | 2015-04-08 | 王小楠 | Medical ray locating film and conveniently-located photographing method for lesion site |
-
2015
- 2015-09-15 US US14/854,787 patent/US9779058B2/en active Active
-
2016
- 2016-06-28 CN CN201680028183.5A patent/CN107636636B/en active Active
- 2016-06-28 GB GB1717378.2A patent/GB2554821B/en active Active
- 2016-06-28 WO PCT/US2016/039803 patent/WO2017011180A1/en active Application Filing
- 2016-06-28 DE DE112016002332.4T patent/DE112016002332B4/en active Active
- 2016-06-28 KR KR1020177031673A patent/KR101993916B1/en active IP Right Grant
- 2016-06-28 EP EP16741734.4A patent/EP3323045B1/en active Active
- 2016-06-28 FI FIEP16741734.4T patent/FI3323045T3/en active
- 2016-06-28 DK DK16741734.4T patent/DK3323045T3/en active
- 2016-06-28 DE DE202016107027.9U patent/DE202016107027U1/en active Active
- 2016-06-28 JP JP2017556877A patent/JP6549728B2/en active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009503728A (en) * | 2005-08-02 | 2009-01-29 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | Increased workload performance of one or more cores of multiple core processors |
JP2012048545A (en) * | 2010-08-27 | 2012-03-08 | Lenovo Singapore Pte Ltd | Method and computer for processing specific process in short time |
JP2017021513A (en) * | 2015-07-09 | 2017-01-26 | 富士通株式会社 | Multi-core processor, clock control method of multi-core processor and clock control program |
Also Published As
Publication number | Publication date |
---|---|
EP3323045B1 (en) | 2022-11-30 |
GB2554821A (en) | 2018-04-11 |
JP6549728B2 (en) | 2019-07-24 |
DE202016107027U1 (en) | 2017-02-02 |
KR20170134584A (en) | 2017-12-06 |
CN107636636A (en) | 2018-01-26 |
DE112016002332B4 (en) | 2019-02-07 |
FI3323045T3 (en) | 2023-03-17 |
CN107636636B (en) | 2021-01-08 |
DK3323045T3 (en) | 2023-03-06 |
GB2554821B (en) | 2021-09-22 |
US9779058B2 (en) | 2017-10-03 |
GB201717378D0 (en) | 2017-12-06 |
WO2017011180A1 (en) | 2017-01-19 |
EP3323045A1 (en) | 2018-05-23 |
US20170017611A1 (en) | 2017-01-19 |
KR101993916B1 (en) | 2019-06-27 |
DE112016002332T5 (en) | 2018-02-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6005895B1 (en) | Intelligent multi-core control for optimal performance per watt | |
US8484495B2 (en) | Power management in a multi-processor computer system | |
US10277524B1 (en) | Monitoring data streams and scaling computing resources based on the data streams | |
US10355966B2 (en) | Managing variations among nodes in parallel system frameworks | |
Kim et al. | Utilization-aware load balancing for the energy efficient operation of the big. LITTLE processor | |
KR20170054485A (en) | Heuristic processor power management in operating systems | |
TWI564684B (en) | Generic host-based controller latency method and apparatus | |
Moulik | RESET: A real-time scheduler for energy and temperature aware heterogeneous multi-core systems | |
TWI512629B (en) | Apparatus and method for table driven multiple passive trip platform passive thermal management, computeing system, and computer-readable medium | |
US20160170474A1 (en) | Power-saving control system, control device, control method, and control program for server equipped with non-volatile memory | |
JP6549728B2 (en) | Adjust processor core operation | |
JP5621613B2 (en) | Information processing apparatus, control method, and program | |
US20130173933A1 (en) | Performance of a power constrained processor | |
US9323642B2 (en) | Calculation apparatus, calculation method, and recording medium for calculation program | |
EP4163795A1 (en) | Techniques for core-specific metrics collection | |
KR20180078558A (en) | Method of operating system on chip, system on chip performing the same and electronic system including the same | |
Xiao et al. | Energy-efficiency enhanced virtual machine scheduling policy for mixed workloads in cloud environments | |
JP2014206805A (en) | Control device | |
TW201428469A (en) | Priority based intelligent platform passive thermal management | |
JP5444964B2 (en) | Information processing apparatus and scheduling method | |
Song et al. | User-Centric Thermal Management for Smartphones | |
Kedar et al. | Optimized DVFS Policies for Multi-Core Real-Time Embedded Systems |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007Effective date: 20181228 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131Effective date: 20190122 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523Effective date: 20190228 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01Effective date: 20190604 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61Effective date: 20190627 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6549728Country of ref document: JPFree format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |