# Anima√ß√£o de Segmentos com M√°quina de Estados em VHDL

Este projeto implementa uma **m√°quina de estados finita (FSM)** em VHDL para animar os LEDs de um display de 7 segmentos (simulado como vetor), controlando o sentido da anima√ß√£o atrav√©s de uma entrada de dire√ß√£o (`direction`) e a velocidade com um divisor de clock configur√°vel.

## üìÅ Arquivos do Projeto

| Arquivo               | Descri√ß√£o |
|------------------------|-----------|
| `seven_segs.vhd`          | Converte o vetor de 8 bits para controle dos segmentos de um display.|
| `clock_divider.vhd`       | Divide o clock de entrada com base na entrada `speed`. |
| `fsm_animation_segs.vhd`  | Implementa a m√°quina de estados que gera a anima√ß√£o dos segmentos. |
| `animation_segs.vhd`      | M√≥dulo top-level que integra o divisor de clock e a FSM de anima√ß√£o. |
| `tb_animation_segs.vhd`   | Testbench que simula o comportamento da FSM com controle de dire√ß√£o e velocidade. |
| `tb.do`   | Script do ModelSim que compila os arquivos VHDL do projeto, roda a simula√ß√£o do testbench `tb_animation_segs` e exibe os sinais. |

---

## ‚öôÔ∏è Organiza√ß√£o do projeto

Os blocos e sinais est√£o conectados como ilustra abaixo:

![Diagrama de Blocos ](media/diagrama_blocos.png)

A FSM possui estados definidos para alternar os bits acesos em `segs`, com comportamento dependente do sinal `direction` e o controle de velocidade √© feito por um contador interno que depende do valor do vetor `speed`.


| Sinal       | Dire√ß√£o | Tipo                           | Descri√ß√£o                                                                 |
|------------|-----------|--------------------------------|-----------------------------------------------------------------------------|
| `clk`      | in        | `std_logic`                    | Clock principal do sistema                                                 |
| `direction`| in        | `std_logic`                    | Dire√ß√£o da anima√ß√£o ('0' para esquerda, '1' para direita)                  |
| `rst`      | in        | `std_logic`                    | Sinal de reset s√≠ncrono para reiniciar a anima√ß√£o                          |
| `speed`    | in        | `std_logic_vector(1 downto 0)` | Sele√ß√£o da velocidade (2 bits = 4 velocidades poss√≠veis)                   |
| `segs`     | out       | `std_logic_vector(7 downto 0)` | Sa√≠da para os segmentos do display (ativo baixo ou alto, depende do hardware) |



A FSM percorre estados que representam padr√µes nos 8 bits de sa√≠da (`segs`), acendendo um bit por vez da esquerda para a direita ou vice-versa, conforme a dire√ß√£o:

```text
Dire√ß√£o = '1':   A ‚Üí AB ‚Üí ... ‚Üí FA
Dire√ß√£o = '0':   A ‚Üí FA ‚Üí ... ‚Üí AB
```

![Estados da M√°quina de Estados](media/fsm_states.png)

## üîÅ Simula√ß√£o

A simula√ß√£o foi realizada no ModelSim com testes (`tb_animation_segs.vhd`), que gera est√≠mulos para `clk`, `rst`, `speed `e `direction`.

### üì∑ Screenshot da simula√ß√£o

![Simula√ß√£o no ModelSim](media/simulacao_modelsim.png)

## S√≠ntese e grava√ß√£o do projeto

| Arquivo       | Descri√ß√£o|
|------------|-----------|
| `de10_lite.vhd` |	Arquivo top-level do projeto, conecta todos os blocos √† placa|
|`clk.vhd `|PLL para gerar clock est√°vel a partir do ADC_CLK_10|


1. Abra o projeto `de10_lite.qpf` no Quartus.
2. Compile o projeto *Processing > Start Compilation*.
3. Grave o arquivo na placa em *Tools > Programmer*.
4. Use as chaves SW7 (reset), SW6 (dire√ß√£o) e SW1-SW0 (velocidade da anima√ß√£o).


### GIF do funcionamento

![GIF da anima√ß√£o](media/animation_gif.gif)


