# Verilog-HDLによる回路記述と設計方法
## 初めに
 対象:Verilogを使って回路記述を始める初学者。
 1:Verilogには文法上許されており、2:合成可能であり、3:狙いの回路に合成可能な記述であり、
 4:古い記述を用いない、5:過度な制約を設けない。
 バッドパターンとの対比。
 回路記述初心者が身に着けるべき考え方。
  回路図とタイミングチャートを考え、回路記述に変換する。
 

## 準備
### モジュール宣言
### input

## 組み合わせ回路
### 組み合わせ回路とは
### assgin文
### and or not nand nor xor
### コラム演算子の優先順位 
### wire宣言
### 多bit信号
### ~and
### 加算回路
### Signed Unsigned
### 三項演算子
### if文
### switch文

## 順序回路
### 順序回路とは
### always文と順序回路
### reg宣言

## 回路基礎
### 立ち上がり検知/立下り検知
### カウンタ回路
### ステートマシン
### メモリ回路

## IC外部との接続
### inout宣言
### ハイインピーダンス

## 効率化のための記述
### parameter宣言とlocalparam宣言
### インスタンス宣言
### #include文

## コラム VHDLとの比較
## コラム ASIC設計との比較
## コラム リセットについて
