`timescale 1ps / 1ps

// Generated by Cadence Genus(TM) Synthesis Solution 17.11-s014_1
// Generated on: May  5 2021 02:01:15 CST (May  4 2021 18:01:15 UTC)

module DC_Filter_Add_12U_30_1(in1, out1);
  input [11:0] in1;
  output [11:0] out1;
  wire [11:0] in1;
  wire [11:0] out1;
  wire add_21_2_n_0, add_21_2_n_5, add_21_2_n_7, add_21_2_n_8,
       add_21_2_n_9, add_21_2_n_10, add_21_2_n_12, add_21_2_n_13;
  wire add_21_2_n_14, add_21_2_n_15, add_21_2_n_16, add_21_2_n_17,
       add_21_2_n_19, add_21_2_n_20, add_21_2_n_21, add_21_2_n_22;
  wire add_21_2_n_23, add_21_2_n_25, add_21_2_n_26, add_21_2_n_27,
       add_21_2_n_28, add_21_2_n_29, add_21_2_n_30, add_21_2_n_31;
  wire add_21_2_n_58, add_21_2_n_59, add_21_2_n_60, add_21_2_n_62,
       add_21_2_n_63, add_21_2_n_64;
  INVX1 g7(.A (in1[0]), .Y (out1[0]));
  MXI2XL add_21_2_g212(.A (add_21_2_n_8), .B (in1[7]), .S0
       (add_21_2_n_5), .Y (out1[7]));
  MXI2XL add_21_2_g214(.A (add_21_2_n_58), .B (add_21_2_n_59), .S0
       (add_21_2_n_26), .Y (out1[5]));
  MXI2X1 add_21_2_g215(.A (add_21_2_n_12), .B (in1[10]), .S0
       (add_21_2_n_31), .Y (out1[10]));
  MXI2XL add_21_2_g217(.A (add_21_2_n_7), .B (in1[3]), .S0
       (add_21_2_n_23), .Y (out1[3]));
  NOR2X1 add_21_2_g218(.A (add_21_2_n_15), .B (add_21_2_n_27), .Y
       (add_21_2_n_31));
  NAND2X1 add_21_2_g219(.A (in1[8]), .B (add_21_2_n_28), .Y
       (add_21_2_n_30));
  NAND2X1 add_21_2_g221(.A (add_21_2_n_19), .B (add_21_2_n_28), .Y
       (add_21_2_n_29));
  INVX1 add_21_2_g225(.A (add_21_2_n_28), .Y (add_21_2_n_27));
  NAND2X2 add_21_2_g226(.A (add_21_2_n_17), .B (add_21_2_n_25), .Y
       (add_21_2_n_28));
  NAND2XL add_21_2_g228(.A (in1[4]), .B (add_21_2_n_63), .Y
       (add_21_2_n_26));
  NAND2X2 add_21_2_g230(.A (add_21_2_n_13), .B (add_21_2_n_21), .Y
       (add_21_2_n_25));
  NAND2BXL add_21_2_g231(.AN (add_21_2_n_23), .B (add_21_2_n_22), .Y
       (out1[2]));
  NOR2X1 add_21_2_g232(.A (in1[2]), .B (add_21_2_n_20), .Y
       (add_21_2_n_23));
  NAND2X1 add_21_2_g233(.A (in1[2]), .B (add_21_2_n_20), .Y
       (add_21_2_n_22));
  NAND2X4 add_21_2_g235(.A (add_21_2_n_14), .B (add_21_2_n_16), .Y
       (add_21_2_n_21));
  INVX1 add_21_2_g236(.A (add_21_2_n_14), .Y (add_21_2_n_20));
  NOR2X1 add_21_2_g237(.A (add_21_2_n_12), .B (add_21_2_n_15), .Y
       (add_21_2_n_19));
  MXI2XL add_21_2_g238(.A (in1[1]), .B (add_21_2_n_10), .S0 (in1[0]),
       .Y (out1[1]));
  NOR2X1 add_21_2_g239(.A (in1[7]), .B (in1[6]), .Y (add_21_2_n_17));
  NOR2X4 add_21_2_g240(.A (in1[3]), .B (in1[2]), .Y (add_21_2_n_16));
  NAND2X1 add_21_2_g241(.A (in1[9]), .B (in1[8]), .Y (add_21_2_n_15));
  NOR2X8 add_21_2_g242(.A (in1[1]), .B (in1[0]), .Y (add_21_2_n_14));
  NOR2X4 add_21_2_g243(.A (add_21_2_n_60), .B (add_21_2_n_9), .Y
       (add_21_2_n_13));
  INVX1 add_21_2_g244(.A (in1[10]), .Y (add_21_2_n_12));
  INVX1 add_21_2_g246(.A (in1[1]), .Y (add_21_2_n_10));
  CLKINVX3 add_21_2_g247(.A (in1[4]), .Y (add_21_2_n_9));
  INVXL add_21_2_g251(.A (in1[7]), .Y (add_21_2_n_8));
  INVXL add_21_2_g253(.A (in1[3]), .Y (add_21_2_n_7));
  OR2XL add_21_2_g2(.A (add_21_2_n_0), .B (add_21_2_n_5), .Y (out1[6]));
  NOR2BX1 add_21_2_g254(.AN (add_21_2_n_25), .B (in1[6]), .Y
       (add_21_2_n_5));
  MXI2XL add_21_2_g255(.A (add_21_2_n_9), .B (in1[4]), .S0
       (add_21_2_n_62), .Y (out1[4]));
  XNOR2X1 add_21_2_g256(.A (in1[8]), .B (add_21_2_n_27), .Y (out1[8]));
  XNOR2X1 add_21_2_g257(.A (in1[11]), .B (add_21_2_n_29), .Y
       (out1[11]));
  XNOR2X1 add_21_2_g258(.A (in1[9]), .B (add_21_2_n_30), .Y (out1[9]));
  NOR2BXL add_21_2_g259(.AN (in1[6]), .B (add_21_2_n_25), .Y
       (add_21_2_n_0));
  INVXL add_21_2_fopt260(.A (add_21_2_n_59), .Y (add_21_2_n_58));
  INVXL add_21_2_fopt261(.A (in1[5]), .Y (add_21_2_n_59));
  CLKINVX20 add_21_2_fopt262(.A (in1[5]), .Y (add_21_2_n_60));
  INVXL add_21_2_fopt263(.A (add_21_2_n_64), .Y (add_21_2_n_62));
  INVXL add_21_2_fopt264(.A (add_21_2_n_64), .Y (add_21_2_n_63));
  INVXL add_21_2_fopt265(.A (add_21_2_n_21), .Y (add_21_2_n_64));
endmodule


