# Tema 2: Segmentación Básica del procesador

## El proceso de segmentación

### Concepto

**Descomposición de un sistema** que ejecuta un determinado proceso en varias **etapas**, de manera que:

* Cada etapa se ocupa de una parte del proceso global utilizando recursos propios. 
* El proceso global requiere la aplicación ordenada de todas las etapas. 
* Todas las etapas trabajan simultáneamente (cada una en un proceso distinto)

El **objetivo** es aumentar el paralelismo (temporal) de los procesos y por tanto, aumentar la productividad.

* Entrada:

  * Operador lógico *P*  que opera sobre los datos de entrada.

  * *P* se considera constituido por *k*  etapas *Pi*  que operan de manera secuencial sobre los datos.

  * Consideraciones temporales:

    * Retardo del circuito: *T*
    * Cada etapa *Pi*  tiene necesidades temporales (retardo) distintas: $\tau_i$

    $$
    T=\sum_{i=1}^k\tau_i
    $$

* Salida (circuito segmentado)

  * *k* etapas (profundidad de segmentación: *k* )
    * Cada etapa va precedida de un registro de etapa (*staging latch*)
    * Etapa *i*:
      * Entrada: contenido del registro *i*
      * Salida: se almacena en el registro *i+l*
    * Registro de capa *i* :
      * Recoge los datos producidos por la etapa *i-l*
      * Suministra datos a la etapa *i*
    * Todos los registros de etapa se actualizan en el mismo flanco de reloj
    * Los registros de etapa incrementan el coste del circuito

* Sincronización del circuito

  * Parámetros del reloj: *f* (frecuencia) y $\tau$ (tiempo de ciclo)

  * Consideraciones temporales:

    * El retardo de los registros $T_R$ debe considerarse en el tiempo de ciclo:
      $$
      \tau = \text{max }\{\tau_i\}+T_R \quad \quad f=\frac{1}{\tau}
      $$

    * La segmentación penaliza el tiempo de proceso de una operación individual
      $$
      T \leq k \times \tau
      $$
      

### Diagramas temporales


### Prestaciones

* Medidas de prestaciones (*n* datos)

  * **Productividad**: trabajo realizado por unidad de tiempo ***(completar con incluye...)***

    * Operador no segmentado

    $$
    \text{Retardo } = T = \sum_i^k\tau_i\\
    \chi_{NS}(n)=\frac{n}{nT}=\frac{1}{T}
    $$

    * Operador segmentado
      $$
      \text{Retardo } \tau = \text{max } \{\tau\}+T_\text{registro} \rightarrow f_\text{clk}=\frac{1}{\tau}\\
      \chi_s(n)=\frac{n}{(n+k-1)\tau} \quad \quad \quad \chi_s(\infty)= \lim_{n \rightarrow \infty}{\chi_s(n)}=\frac{1}{2}
      $$

* Aceleración: ganancia de velocidad respecto al circuito no segmentado
  $$
  S(n)=\frac{\chi_s(n)}{\chi_{NS}(n)}=\frac{\frac{n}{t_s(n)}}{\frac{n}{t_{ns}(n)}}=\frac{t_{ns}(n)}{t_s(n)}=\frac{nT}{(n+k-1)\tau}\quad  \quad \quad S(\infty)=\frac{T}{\tau}\leq k
  $$

* Conclusiones:
  * Como $T\leq k \cdot \tau$ si *n = 1* entonces $S\leq1$: la segmentación no beneficia
  * Cuanto mayor sea *n* (datos a procesar), mayores beneficios (S)
    * Si $n \rightarrow \infty$, entonces $S \rightarrow \frac{}{}$___Completar___

## Segmentación de la ruta de datos básica

### Identificación de las fases de ejecución de las instrucciones
Etapas comunes a todas las instrucciones
* **LI** (*lectura de instrucción*): Etapa de lectura de instrucción (e incremento del PC).
* **DI** (*decodificación instrucción*): etapa de decodificación de instrucción (y lectura de registros).

Etapas que dependen del tipo de instrucción
> Completar


### Diseño de las etapas

### Soporte Instrucción de salto

$$
distancia = \frac{\text{dirección objetivo - dirección siguiente}}{4}
$$

### Cálculo de la Condición de salto
* La ALU ha de tener la operación identidad: ALUout = A.
* Ha de suministrar dos indicadores:
    * Z (resultado igual a zero).
    * S (bit de signo del resultado).

> Meter tabla



## Conflictos y riesgos (del pipeline)
* **Riesgos estructurales** (*structural hazard*): una instrucción en curso no se puede ejecutar en el ciclo de reloj adecuado porque el hardware no admite la combinación de instrucciones que se pretenden ejecutar en ese ciclo de reloj.
* **Riesgos de datos** (*data hazards*): El pipeline se debe bloquear debido a que un paso de ejecución debe esperar a que otro paso sea completado.
    * Se llama **anticipación de resultados (forwarding)** o **realimentación (bypassing)** al uso de hardware extra para anticipar antes el dato buscado usando los recursos internos del procesador.
    * **Riesgo del dato de una carga** (*load-use data hazard*): forma específica de riesgo en la que el dato de una instrucción de carga no está aún disponible cuando es pedido por otra instrucción.
    * **Bloque del pipeline o burbuja** (*pipeline stall/bubble*): bloqueo iniciado para resolver un riesgo. 
* **Riesgo de control** (*control hazard*): caso en el que la instrucción en curso no se puede ejecutar en el ciclo de reloj adecuado porque la instrucción que ha sido buscada no es la que requería; esto es, el flujo de direcciones de instrucciones no es el que el pipeline esperaba.
    * **Predicción de saltos**: método de resolver los riesgos de saltos que presupone un determinado resultado para el salto y procede a partir de esta suposición, en lugar de esperar a que se establezca el resultado real.

### Conflictos de datos



### Conflictos de control (flujo)
