首先对于讲座中的一些感兴趣的概念做整理:
1. 侧信道攻击:攻击者直接从安全和加密的软件运行的硬件上窃取信息。最有力的硬件安全威胁之一是侧信道攻击(SCA)。侧信道攻击可以利用如：电源轨，电磁辐射，时序信息等在非侵入的情况下对密码进行破密。
2. Chiplet：将大芯片在设计时根据功能和结构，合理拆分成几个die，之后利用先进封装技术进行异构集成。
3. GPGPU：即通用图形处理器（General-Purpose Graphics Processing Unit），GPU向通用计算领域的扩展，不仅仅局限于处理图形渲染的任务。
5. SIMD：单指令流多数据流，是一种采用一个控制器来控制多个处理器，同时对一组数据（又称“数据向量”）中的每一个分别执行相同的操作从而实现空间上的并行性的技术。简单来说就是一个指令能够同时处理多个数据。
6. CUDA：一种并行计算架构和编程模型，专用于英伟达的，通过C语言和其扩展编写可以调用GPU进行通用计算的程序。
7. 双核锁步安全芯片：双核锁步CPU是一种CPU冗余技术，在一个芯片中包含两个相同的处理器，一个作为master，一个作为slave，它们执行相同的代码并严格同步，master可以访问系统内存并输出指令，而slave不断执行在总线上的指令（即由主处理器获取的指令）。slave产生的输出，包括地址位和数据位，发送到比较逻辑模块，由master和slave总线接口的比较器电路组成，检查它们之间的数据、地址和控制线的一致性。检测到任何总线的值不一致时，就会发现其中一个CPU 上存在故障，但不会确定是哪个CPU故障。常用在交通工具之中。
8. 近存计算 (PNM)，存内处理，存内计算：
	1. 近存计算通过芯片封装和板卡组装等方式，将存储单元和计算单元集成，增加访存带宽、减少数据搬移，提升整体计算效率。
	2. 存内处理是在芯片制造的过程中，将存和算集成在同一个晶粒 (Die)中，使存储器本身具备了一定算的能力
	3. 存内计算即狭义的存算一体，在芯片设计过程中，不再区分存储单元和计算单元，真正实现存算融合，如图2-4。存内计算是计算新范式的研究热点，其本质是利用不同存储介质的物理特性，对存储电路进行重新设计使其同时具备计算和存储能力，直接消除“存〞“算〞界限，使计算能效达到数量级提升的目标。
9. 哈希函数：哈希函数是一种将任意长度的输入数据转换为固定长度输出数据的特殊函数。它具有固定输出长度，易计算，抗碰撞，难逆性的特点。
10. ORB-SLAM：一种基于特征点的视觉SLAM（Simultaneous Localization and Mapping，同时定位与地图构建）系统。它利用ORB（Oriented FAST and Rotated BRIEF）特征点描述子来进行实时的相机定位和环境地图构建。具体来说，ORB-SLAM主要包括以下几个关键步骤：
	1. 特征提取与匹配：ORB-SLAM使用FAST角点检测器检测关键点，并计算旋转BRIEF描述子以描述这些关键点。然后通过描述子匹配来追踪关键点在不同帧之间的对应关系。
    2. 位姿估计：通过匹配的关键点对，ORB-SLAM可以估计相机在三维空间中的位姿，即相机的位置和方向。
    3. 地图构建：通过不断地观测环境并更新位姿估计，ORB-SLAM可以构建出一个包含关键点位置信息的稀疏或稠密地图，用于表示相机所处的环境。
    4. 回环检测：ORB-SLAM还包括回环检测功能，用于检测相机是否经过之前已经观察过的位置，从而提高定位的准确性。
11. Shor算法：其基于量子计算原理，利用量子并行性和量子傅立叶变换概念，在多项式时间内解决整数分解问题。Shor算法可以在O((log N)^3)的时间复杂度内，对一个N位的大整数进行分解，相比之下，经典算法的时间复杂度是O(exp((log N)^(1/3))。
12. HLS：高层次综合（High-level Synthesis），将高层次语言直接综合为RTL代码。
13. 存储器分级：利用局部性原理，存储器是分层次的，离CPU越近的存储器，速度越快，每字节的成本越高，同时容量也因此越小。寄存器速度最快，离CPU最近，成本最高，所以个数容量有限，其次是高速缓存（缓存也是分级，有L1，L2等缓存），再次是主存（普通内存），再次是本地磁盘。
14. cache：
	1. 时间局部性，指的是同一份数据在短时间内往往会被多次重复使用。比如说如果我们打开了一个文件，那么接下来一段时间我们很有可能会不断访问这个文件。
	2. 空间局部性，指的是如果我们访问了某个数据，那么我们往往也需要访问它附近的数据。比如说如果我们访问了一个数组里的某一个元素，往往也会随之访问这个数组里的其它元素。
	   利用这两点特性，cache缓存特定空间和时间的数据，使得访问数据的速度提高。
15. 交叉编译：cross-compilation是指在某个主机平台上（比如PC上）用交叉编译器编译出可在其他平台上（比如ARM上）运行的代码的过程。
通过老师的讲座，了解了更多有关计算机体系结构的内容。ISA指令集是沟通软件和硬件的桥梁。指令集架构主要分为复杂指令集（Complex Instruction Set Computer，CISC）和精简指令集（Reduced Instruction Set Computer，RISC）。
- ISC 不仅包含了处理器常用的指令，还包含了许多不常用的特殊指令。其指令数目比较多，所以称为复杂指令集。
- RISC 只包含处理器常用的指令，而对于不常用的操作，则通过执行多条常用指令的方式来达到同样的效果。由于其指令数目比较精简，所以称为精简指令集。
处理器架构的位数是指通用寄存器的宽度，其决定了寻址范围的大小、数据运算能力的强弱。RSIC-V指令集是一种简单且开放免费的指令集架构。其使用模块化的方式进行组织，每一个模块使用一个英文字母来表示。RSIC-V的核心是一个名为RV32I的基础ISA，运行一个完整的软件栈。其内容已经固定，是不会改变的。
此外，AI对于芯片设计的冲击也十分大。首先是对于需求侧的改变，现在例如H100等高端芯片为大模型的推理训练提供了实现的可能。但是，由于中美的竞争格局，GPU芯片对于中国的出口限制极大的限制了中国的AI相关产业发展。随着AI上游产业规模的加大，中国的芯片设计公司很难抓住这一风口。此外，AI的方法可以极大的促进芯片设计以及验证的流程，比如HLS高层次综合、OPC等，这也是我在讲座中收获的另一点。