[
  {
    "class":"firrtl.transforms.DedupedResult",
    "original":"~interVox_Reciever|edgeDetector",
    "duplicate":"~interVox_Reciever|interVox_Reciever/clockRec:clock_Recovery/DATAEDGE:edgeDetector",
    "index":0.16666666666666666
  },
  {
    "class":"firrtl.transforms.DedupedResult",
    "original":"~interVox_Reciever|edgeDetector_1",
    "duplicate":"~interVox_Reciever|interVox_Reciever/clockRec:clock_Recovery/CLKREC_EDGE:edgeDetector",
    "index":0.3333333333333333
  },
  {
    "class":"firrtl.transforms.DedupedResult",
    "original":"~interVox_Reciever|edgeDetector_2",
    "duplicate":"~interVox_Reciever|interVox_Reciever/i2sTrans:i2s_Transmitter/BCLKEDGE:edgeDetector",
    "index":0.6666666666666666
  },
  {
    "class":"firrtl.EmitCircuitAnnotation",
    "emitter":"firrtl.VerilogEmitter"
  },
  {
    "class":"firrtl.transforms.BlackBoxTargetDirAnno",
    "targetDir":"."
  }
]