headline,mainEntityOfPage,image,datePublished,dateModified,author,media_en,media_jp,str_count,body,images,external_links
スピントロニクスでAI時代の電力問題に挑む　TDKが最先端技術を紹介（EE Times Japan）,https://news.yahoo.co.jp/articles/f6a0d782c97cb3d979d02f9164f59014c06055ed,https://newsatcl-pctr.c.yimg.jp/t/amd-img/20250909-00000025-it_eetimes-000-1-view.jpg?exp=10800,2025-09-09T17:30:15+09:00,2025-09-09T17:30:15+09:00,EE Times Japan,it_eetimes,EE Times Japan,1972,"Better」,TDK新タグライン「In Everything, Better」［クリックで拡大］出所：TDK
TDKは2025年9月1日、同社の経営計画に関する説明会「TDK Investor Day 2025」を開催した。「未財務資本を通じた企業価値向上に向けて」というテーマのもと、同社の人材戦略および、研究中の最先端技術について解説した。
TDK Investor Day 2024で掲げられたコミットメント［クリックで拡大］出所：TDK
「社会をベターにし続ける」新タグラインを発表
TDKは2024年のInvestor Dayにて、社会のトランスフォーメーションに貢献し、TDK自身もトランスフォームし続けるという2つの意味が込められた長期ビジョン「TDK Transformation」を策定している。そこで掲げられたコミットメントのうち、未財務資本の強化について解説された。

　冒頭でTDKのCEOである齋藤昇氏が、同社のブランドアイデンティティーをトランスフォームし、「In Everything, Better」を新たなタグラインとすることを発表した。

　齋藤氏は「TDKの製品は人々の生活を支えるあらゆるものに組み込まれているため、社会にインパクトを与えるイノベーションや、進化のドライバーとして、社会をベターにし続ける存在でありたい。新たなブランドアイデンティティーは、長期ビジョンを活性化させるドライバーになると考えている」と意気込みを表明した。

　続いて最高人事責任者（CHRO）兼人材本部長のAndreas Keller氏が登壇し、人材戦略について述べた。グローバルマネジメント育成プログラムやM&Aの実施などもあり、2017年と比較すると、TDKグループにおける女性リーダーの割合は10%から46%に、外国人の割合は10%から74%にと、多様性のある組織体制に変わっているという。

　Keller氏によれば、こうした変革を下支えしているのが「役職に上下はあっても役目に上下はない」という考え方のもと、全社員が平等に意見を出し合える独自の企業文化「機能対等」だという。2024年に設立された、AI技術と複数のセンサーをエッジ側で融合させたプラットフォームの開発などを行う新会社「TDK SensEI」も、機能対等の風土によって、組織の垣根を超えた意見が集まり発展しているとする。
AI演算の超低消費電力化に効くスピントロニクス技術
研究中の最先端技術としては、電子の持つ磁気と電気の特性を同時に使う「スピントロニクス」技術から派生した「ニューロモルフィックデバイス」「スピンフォトディテクター」の2つが紹介された。

　ニューロモルフィックデバイスは、シナプスとニューロンからなる人間の脳を、メモリスタ素子と半導体回路によって電気的に模したコンピュータデバイス。メモリとプロセッサが一体であることやデータをアナログで信号処理する特徴から、従来のAIデバイスと比べて100分の1の消費電力で駆動できる。

　TDKのニューロモルフィックデバイスではスピントロニクス技術を活用し、データ保持性能が高い「スピンメモリスタ」素子を用いている。TDKは、これとセンサーを組み合わせたエッジAIソリューションを提供する計画だ。

　TDK Investor Dayの会場では、6個の素子で構成されたニューロモルフィックデバイスを4基、合計24個の素子を用いて、音声分離のデモンストレーションを行っていた。2027～2028年頃を目標に、100万個の素子を搭載したデバイスを開発中だという。

　スピンフォトディテクターは、光信号を電気信号に変換するフォトディテクターに、スピントロニクス技術が使われたHDD用磁気ヘッドの磁性技術を応用したものだ。

　20ピコ秒の超高速応答が可能なことや、従来の半導体フォトディテクターと比べて1000分の1の小型サイズを実現できること、半導体を使わないため素材の供給状況による影響を受けず、かつ基板材料の自由度が高いなどのメリットを有している。

　超高速通信が求められるAIサーバ周りで優位性を発揮できるのに加え、スマートグラスや超高速イメージセンサー、検体の分光分析装置など、幅広い光デバイスでの活躍が期待できるとしている。

　最高技術責任者（CTO）兼技術・知財本部長の橋山秀一氏は「データセンターがもたらす電力需要の増大は社会課題になっているとともに、通信の省電力化に貢献するとされるフォトニック集積回路の市場は大きな成長が見込まれている」としつつ、「TDKはこれ以外にも、さまざまな特徴的な技術でエコシステム全体に貢献し続けたい」と述べた。
EE Times Japan",[],[]
「業界初」2nm SRAMがAIデータセンターで果たす役割（EE Times Japan）,https://news.yahoo.co.jp/articles/a0422892b5ccdc6fff90edbc57b0011363ff04c5,https://newsatcl-pctr.c.yimg.jp/t/amd-img/20250909-00000009-it_eetimes-000-1-view.jpg?exp=10800,2025-09-09T15:30:13+09:00,2025-09-09T15:30:13+09:00,EE Times Japan,it_eetimes,EE Times Japan,2164,"Marvell Technology リードメモリアーキテクト Darren Anand氏 出所：Marvell Technology
SRAMは、今や市販の「配管」のような存在として認識されるほど定着したメモリとなったが、Marvell Technology（以下、Marvell）の最新のカスタムSRAMは、この既存メモリがAIデータセンターにおいてどのような役割を担うのか実証しようとしている。
消費電力とダイ面積を大幅に削減
Marvellは同社のカスタムSRAMを「業界初となる2nmのカスタムSRAM」だとしている。アクセラレーテッドインフラストラクチャ内のメモリ階層の性能を高め、最大6Gビットの高速メモリを提供することで、カスタムXPU（プロセッサ、アクセラレーター、GPU）／デバイスの性能向上を実現する設計だ。また、同じ密度でメモリ消費電力とダイ面積を大幅に削減できるという。

　同社のSRAMは、密度が同程度の標準的なオンチップSRAMと比べて消費電力を最大66％削減していて、最大3.75GHzで動作する。消費電力は、エネルギーフットプリントを管理して効率的に部品を冷却したいAIクラスタやデータセンターにとって重要な指標だ。

　MarvellのリードメモリアーキテクトであるDarren Anand氏は、米国EE Timesとのブリーフィングの中で「Marvellは、AI／機械学習アプリケーション向けたSRAMの最適化に力を入れてきた。われわれが現在取り組んでいるパッケージングやカスタム広帯域メモリ（HBM）の取り組みとの相乗効果が非常に大きく、XPU上でより多くのダイ面積をコンピューティングに解放できる」と述べている。
「SRAMにはイノベーションのチャンスがある」
Anand氏は「MarvellのSRAMは常にHBMにアクセスするのではなく、一部のワークロードをダイ上で保持し、AIワークロードに必要な高帯域幅や幅広いIOをサポートする。これによって、デバイス全体のパフォーマンスを高められる可能性がある」と述べる。

　「SRAMは、1桁台のプロセスノードで利用できる唯一のメモリなので、ニアメモリコンピューティングアーキテクチャをサポート可能な唯一の高性能メモリだ。このような最先端ノードでは、同じシリコン上にDRAMを搭載することはできない。同様に、NANDフラッシュメモリや磁気抵抗メモリ（MRAM）、抵抗変化型メモリ（ReRAM）、相変化メモリ（PCM）などの新興メモリも、最先端ノードでは利用できない」（同氏）

　Anand氏は「SRAMは最先端ノードのロジックと同じダイに組み込んで、XPU上のプロセッサやロジックエンジンなどが即座に利用できるメモリ階層をサポートできる」と説明する。この点で、メモリとロジックを接続する一般的なノイマン型アーキテクチャとは異なっている。ニアメモリコンピューティングアーキテクチャは、必要とされる場所のより近くにデータを配置することで、データ移動に必要な電力を低減しながら帯域幅を拡大できる。

　同氏は「典型的なXPUでは、シリコン面積の少なくとも30％がSRAM専用とされ、中にはダイ面積の50～60％を超える設計もある。われわれがそれを最適化しようとしているのは、チップのダイサイズやコストを大きく変えられるからだ」と付け加えた。

　「業界では、SRAMは基本的なIP（Intellectual Property）の『配管』のような存在になりつつある。つまり、さまざまな場所で必要とされるが、技術的なイノベーションが全くないということだ。実際には、SRAMアーキテクチャに実装できる新しい技術は多く存在し、電力や帯域幅をはじめ、その他のさまざまなメトリクスを最適化できる。私たちはSRAMを単なる配管としては見ない。むしろイノベーションのチャンスだと考えている」（Anand氏）

　Anand氏によると、SRAMの最大の課題は面積のスケーリングだという。これまでロジックとメモリはいずれも、何世代にもわたってスケーリングされてきたが、SRAMセルは壁にぶつかり始めたとみられ、過去数世代の先進ノードのスケーリングが伸び悩んでいる。Anand氏は「ロジックは引き続きスケーリングしているが、メモリビットセルはそうではない」と指摘する。

　Objective Analysisの主席アナリストであるJim Handy氏は「Marvellの手法は、SRAMチップがプロセスに比例して微細化していないという事実を受け入れながら、電力削減と速度向上を実現している。同社はこのようなプロセスジオメトリに対し、SRAMをわずかながら微細化させているのだ」と述べている。

　Handy氏は「SRAMは、高性能プロセッサチップ上のキャッシュメモリに広く使われている。チップがメモリを使用するために外部メモリにアクセスする必要がなければ、さらに高速化できる。実際、チップに搭載されている全てのコアがサイクルごとに1つの命令を実行でき、非常に高速だ」とした。

※米国EE Timesの記事を翻訳／編集したものです。
EE Times Japan",[],[]
