<?xml version="1.0" encoding="UTF-8"?>
<DARoots Version="1" Minor="26">
  <FileSet Name="sources" Type="DesignSrcs" RelSrcDir="$PSRCDIR/sources_1">
    <Filter Type="Srcs"/>
    <File Path="$PSRCDIR/sources_1/imports/verilog/shift_43.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../verilog/shift_43.v"/>
        <Attr Name="ImportTime" Val="1512703194"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInImplementation" Val="1"/>
        <Attr Name="UsedInSimulation" Val="1"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog/compare_45.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../verilog/compare_45.v"/>
        <Attr Name="ImportTime" Val="1512703194"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInImplementation" Val="1"/>
        <Attr Name="UsedInSimulation" Val="1"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog/boole_44.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../verilog/boole_44.v"/>
        <Attr Name="ImportTime" Val="1512703194"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInImplementation" Val="1"/>
        <Attr Name="UsedInSimulation" Val="1"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog/adder_42.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../verilog/adder_42.v"/>
        <Attr Name="ImportTime" Val="1512703194"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInImplementation" Val="1"/>
        <Attr Name="UsedInSimulation" Val="1"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog/get_position_23.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../verilog/get_position_23.v"/>
        <Attr Name="ImportTime" Val="1512703194"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInImplementation" Val="1"/>
        <Attr Name="UsedInSimulation" Val="1"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog/alu_37.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../verilog/alu_37.v"/>
        <Attr Name="ImportTime" Val="1512703194"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInImplementation" Val="1"/>
        <Attr Name="UsedInSimulation" Val="1"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog/pipeline_30.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../verilog/pipeline_30.v"/>
        <Attr Name="ImportTime" Val="1512703194"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInImplementation" Val="1"/>
        <Attr Name="UsedInSimulation" Val="1"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog/get_neighbours_x_39.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../verilog/get_neighbours_x_39.v"/>
        <Attr Name="ImportTime" Val="1512703194"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInImplementation" Val="1"/>
        <Attr Name="UsedInSimulation" Val="1"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog/get_neighbours_38.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../verilog/get_neighbours_38.v"/>
        <Attr Name="ImportTime" Val="1512703194"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInImplementation" Val="1"/>
        <Attr Name="UsedInSimulation" Val="1"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog/toggle_map_19.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../verilog/toggle_map_19.v"/>
        <Attr Name="ImportTime" Val="1512703194"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInImplementation" Val="1"/>
        <Attr Name="UsedInSimulation" Val="1"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog/shift_cursor_20.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../verilog/shift_cursor_20.v"/>
        <Attr Name="ImportTime" Val="1512703194"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInImplementation" Val="1"/>
        <Attr Name="UsedInSimulation" Val="1"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog/seven_seg_26.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../verilog/seven_seg_26.v"/>
        <Attr Name="ImportTime" Val="1512703194"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInImplementation" Val="1"/>
        <Attr Name="UsedInSimulation" Val="1"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog/gen_map_temp_22.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../verilog/gen_map_temp_22.v"/>
        <Attr Name="ImportTime" Val="1512703194"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInImplementation" Val="1"/>
        <Attr Name="UsedInSimulation" Val="1"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog/edge_detector_4.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../verilog/edge_detector_4.v"/>
        <Attr Name="ImportTime" Val="1512703194"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInImplementation" Val="1"/>
        <Attr Name="UsedInSimulation" Val="1"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog/decimal2_24.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../verilog/decimal2_24.v"/>
        <Attr Name="ImportTime" Val="1512703194"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInImplementation" Val="1"/>
        <Attr Name="UsedInSimulation" Val="1"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog/counter_18.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../verilog/counter_18.v"/>
        <Attr Name="ImportTime" Val="1512703194"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInImplementation" Val="1"/>
        <Attr Name="UsedInSimulation" Val="1"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog/check_lighted_21.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../verilog/check_lighted_21.v"/>
        <Attr Name="ImportTime" Val="1512703194"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInImplementation" Val="1"/>
        <Attr Name="UsedInSimulation" Val="1"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog/button_conditioner_5.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../verilog/button_conditioner_5.v"/>
        <Attr Name="ImportTime" Val="1512703194"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInImplementation" Val="1"/>
        <Attr Name="UsedInSimulation" Val="1"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog/reset_conditioner_1.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../verilog/reset_conditioner_1.v"/>
        <Attr Name="ImportTime" Val="1512703194"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInImplementation" Val="1"/>
        <Attr Name="UsedInSimulation" Val="1"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog/processor_2.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../verilog/processor_2.v"/>
        <Attr Name="ImportTime" Val="1512703194"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInImplementation" Val="1"/>
        <Attr Name="UsedInSimulation" Val="1"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog/counter_3.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../verilog/counter_3.v"/>
        <Attr Name="ImportTime" Val="1512703194"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInImplementation" Val="1"/>
        <Attr Name="UsedInSimulation" Val="1"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog/mojo_top_0.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../verilog/mojo_top_0.v"/>
        <Attr Name="ImportTime" Val="1512703194"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInImplementation" Val="1"/>
        <Attr Name="UsedInSimulation" Val="1"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="DesignMode" Val="RTL"/>
      <Option Name="TopModule" Val="mojo_top_0"/>
      <Option Name="TopLib" Val="work"/>
      <Option Name="TopRTLFile" Val="$PSRCDIR/sources_1/imports/verilog/mojo_top_0.v"/>
      <Option Name="TopAutoSet" Val="TRUE"/>
    </Config>
  </FileSet>
</DARoots>
