TimeQuest Timing Analyzer report for smul
Wed Nov 17 11:19:51 2021
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Hold: 'clk'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Propagation Delay
 20. Minimum Propagation Delay
 21. Slow 1200mV 85C Model Metastability Report
 22. Slow 1200mV 0C Model Fmax Summary
 23. Slow 1200mV 0C Model Setup Summary
 24. Slow 1200mV 0C Model Hold Summary
 25. Slow 1200mV 0C Model Recovery Summary
 26. Slow 1200mV 0C Model Removal Summary
 27. Slow 1200mV 0C Model Minimum Pulse Width Summary
 28. Slow 1200mV 0C Model Setup: 'clk'
 29. Slow 1200mV 0C Model Hold: 'clk'
 30. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 31. Setup Times
 32. Hold Times
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Propagation Delay
 36. Minimum Propagation Delay
 37. Slow 1200mV 0C Model Metastability Report
 38. Fast 1200mV 0C Model Setup Summary
 39. Fast 1200mV 0C Model Hold Summary
 40. Fast 1200mV 0C Model Recovery Summary
 41. Fast 1200mV 0C Model Removal Summary
 42. Fast 1200mV 0C Model Minimum Pulse Width Summary
 43. Fast 1200mV 0C Model Setup: 'clk'
 44. Fast 1200mV 0C Model Hold: 'clk'
 45. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 46. Setup Times
 47. Hold Times
 48. Clock to Output Times
 49. Minimum Clock to Output Times
 50. Propagation Delay
 51. Minimum Propagation Delay
 52. Fast 1200mV 0C Model Metastability Report
 53. Multicorner Timing Analysis Summary
 54. Setup Times
 55. Hold Times
 56. Clock to Output Times
 57. Minimum Clock to Output Times
 58. Progagation Delay
 59. Minimum Progagation Delay
 60. Board Trace Model Assignments
 61. Input Transition Times
 62. Signal Integrity Metrics (Slow 1200mv 0c Model)
 63. Signal Integrity Metrics (Slow 1200mv 85c Model)
 64. Signal Integrity Metrics (Fast 1200mv 0c Model)
 65. Setup Transfers
 66. Hold Transfers
 67. Report TCCS
 68. Report RSKM
 69. Unconstrained Paths
 70. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; smul                                                              ;
; Device Family      ; Cyclone IV E                                                      ;
; Device Name        ; EP4CE115F29C7                                                     ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Enabled                                                           ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 24     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                       ;
+-----------+-----------------+------------+---------------------------------------------------------------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note                                                          ;
+-----------+-----------------+------------+---------------------------------------------------------------+
; 294.9 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+-----------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; -2.391 ; -23.058            ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.440 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -22.275                          ;
+-------+--------+----------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                         ;
+--------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; -2.391 ; controller:u2|state          ; datapaths:u1|product[6]      ; clk          ; clk         ; 1.000        ; -0.109     ; 3.300      ;
; -2.379 ; controller:u2|count[1]       ; datapaths:u1|product[6]      ; clk          ; clk         ; 1.000        ; -0.109     ; 3.288      ;
; -2.218 ; controller:u2|count[0]       ; datapaths:u1|product[3]      ; clk          ; clk         ; 1.000        ; -0.049     ; 3.187      ;
; -2.209 ; controller:u2|count[0]       ; datapaths:u1|product[6]      ; clk          ; clk         ; 1.000        ; -0.109     ; 3.118      ;
; -2.095 ; controller:u2|state          ; datapaths:u1|product[4]      ; clk          ; clk         ; 1.000        ; -0.109     ; 3.004      ;
; -2.094 ; controller:u2|count[0]       ; datapaths:u1|product[5]      ; clk          ; clk         ; 1.000        ; -0.109     ; 3.003      ;
; -2.083 ; controller:u2|count[1]       ; datapaths:u1|product[4]      ; clk          ; clk         ; 1.000        ; -0.109     ; 2.992      ;
; -2.074 ; controller:u2|state          ; datapaths:u1|product[5]      ; clk          ; clk         ; 1.000        ; -0.109     ; 2.983      ;
; -2.073 ; controller:u2|count[1]       ; datapaths:u1|product[3]      ; clk          ; clk         ; 1.000        ; -0.049     ; 3.042      ;
; -2.062 ; controller:u2|count[1]       ; datapaths:u1|product[5]      ; clk          ; clk         ; 1.000        ; -0.109     ; 2.971      ;
; -1.979 ; controller:u2|state          ; datapaths:u1|product[7]      ; clk          ; clk         ; 1.000        ; -0.049     ; 2.948      ;
; -1.977 ; controller:u2|count[0]       ; datapaths:u1|product[7]      ; clk          ; clk         ; 1.000        ; -0.049     ; 2.946      ;
; -1.967 ; controller:u2|count[1]       ; datapaths:u1|product[7]      ; clk          ; clk         ; 1.000        ; -0.049     ; 2.936      ;
; -1.926 ; datapaths:u1|multiplicand[0] ; datapaths:u1|product[6]      ; clk          ; clk         ; 1.000        ; -0.066     ; 2.878      ;
; -1.888 ; controller:u2|count[0]       ; datapaths:u1|product[4]      ; clk          ; clk         ; 1.000        ; -0.109     ; 2.797      ;
; -1.798 ; datapaths:u1|multiplicand[2] ; datapaths:u1|product[6]      ; clk          ; clk         ; 1.000        ; -0.066     ; 2.750      ;
; -1.782 ; datapaths:u1|product[4]      ; datapaths:u1|product[6]      ; clk          ; clk         ; 1.000        ; -0.048     ; 2.752      ;
; -1.767 ; controller:u2|state          ; datapaths:u1|product[3]      ; clk          ; clk         ; 1.000        ; -0.049     ; 2.736      ;
; -1.713 ; datapaths:u1|multiplicand[1] ; datapaths:u1|product[6]      ; clk          ; clk         ; 1.000        ; -0.066     ; 2.665      ;
; -1.660 ; datapaths:u1|product[6]      ; datapaths:u1|product[6]      ; clk          ; clk         ; 1.000        ; -0.048     ; 2.630      ;
; -1.630 ; datapaths:u1|multiplicand[0] ; datapaths:u1|product[4]      ; clk          ; clk         ; 1.000        ; -0.066     ; 2.582      ;
; -1.624 ; controller:u2|state          ; datapaths:u1|multiplicand[0] ; clk          ; clk         ; 1.000        ; -0.098     ; 2.544      ;
; -1.624 ; controller:u2|state          ; datapaths:u1|multiplicand[1] ; clk          ; clk         ; 1.000        ; -0.098     ; 2.544      ;
; -1.624 ; controller:u2|state          ; datapaths:u1|multiplicand[2] ; clk          ; clk         ; 1.000        ; -0.098     ; 2.544      ;
; -1.624 ; controller:u2|state          ; datapaths:u1|multiplicand[3] ; clk          ; clk         ; 1.000        ; -0.098     ; 2.544      ;
; -1.609 ; datapaths:u1|multiplicand[0] ; datapaths:u1|product[5]      ; clk          ; clk         ; 1.000        ; -0.066     ; 2.561      ;
; -1.564 ; datapaths:u1|multiplicand[1] ; datapaths:u1|product[5]      ; clk          ; clk         ; 1.000        ; -0.066     ; 2.516      ;
; -1.557 ; datapaths:u1|product[5]      ; datapaths:u1|product[6]      ; clk          ; clk         ; 1.000        ; -0.048     ; 2.527      ;
; -1.522 ; datapaths:u1|multiplicand[0] ; datapaths:u1|product[7]      ; clk          ; clk         ; 1.000        ; -0.014     ; 2.526      ;
; -1.486 ; datapaths:u1|product[4]      ; datapaths:u1|product[4]      ; clk          ; clk         ; 1.000        ; -0.048     ; 2.456      ;
; -1.465 ; datapaths:u1|product[4]      ; datapaths:u1|product[5]      ; clk          ; clk         ; 1.000        ; -0.048     ; 2.435      ;
; -1.464 ; datapaths:u1|product[4]      ; datapaths:u1|product[7]      ; clk          ; clk         ; 1.000        ; -0.082     ; 2.400      ;
; -1.455 ; datapaths:u1|multiplicand[1] ; datapaths:u1|product[7]      ; clk          ; clk         ; 1.000        ; -0.014     ; 2.459      ;
; -1.417 ; datapaths:u1|product[5]      ; datapaths:u1|product[5]      ; clk          ; clk         ; 1.000        ; -0.048     ; 2.387      ;
; -1.394 ; datapaths:u1|product[5]      ; datapaths:u1|product[7]      ; clk          ; clk         ; 1.000        ; -0.082     ; 2.330      ;
; -1.394 ; datapaths:u1|multiplicand[2] ; datapaths:u1|product[7]      ; clk          ; clk         ; 1.000        ; -0.014     ; 2.398      ;
; -1.342 ; datapaths:u1|product[6]      ; datapaths:u1|product[7]      ; clk          ; clk         ; 1.000        ; -0.082     ; 2.278      ;
; -1.336 ; datapaths:u1|multiplicand[3] ; datapaths:u1|product[7]      ; clk          ; clk         ; 1.000        ; -0.014     ; 2.340      ;
; -1.303 ; datapaths:u1|multiplicand[0] ; datapaths:u1|product[3]      ; clk          ; clk         ; 1.000        ; -0.014     ; 2.307      ;
; -1.246 ; datapaths:u1|product[4]      ; datapaths:u1|product[3]      ; clk          ; clk         ; 1.000        ; -0.082     ; 2.182      ;
; -1.191 ; controller:u2|state          ; controller:u2|count[1]       ; clk          ; clk         ; 1.000        ; -0.049     ; 2.160      ;
; -1.188 ; datapaths:u1|product[7]      ; datapaths:u1|product[7]      ; clk          ; clk         ; 1.000        ; -0.049     ; 2.157      ;
; -1.184 ; datapaths:u1|multiplicand[3] ; datapaths:u1|product[6]      ; clk          ; clk         ; 1.000        ; -0.066     ; 2.136      ;
; -1.167 ; controller:u2|state          ; datapaths:u1|product[2]      ; clk          ; clk         ; 1.000        ; -0.109     ; 2.076      ;
; -1.167 ; controller:u2|state          ; datapaths:u1|product[1]      ; clk          ; clk         ; 1.000        ; -0.109     ; 2.076      ;
; -1.167 ; controller:u2|state          ; datapaths:u1|product[0]      ; clk          ; clk         ; 1.000        ; -0.109     ; 2.076      ;
; -1.134 ; controller:u2|count[0]       ; controller:u2|count[1]       ; clk          ; clk         ; 1.000        ; -0.049     ; 2.103      ;
; -1.057 ; datapaths:u1|multiplicand[2] ; datapaths:u1|product[5]      ; clk          ; clk         ; 1.000        ; -0.066     ; 2.009      ;
; -1.039 ; datapaths:u1|product[3]      ; datapaths:u1|product[3]      ; clk          ; clk         ; 1.000        ; -0.049     ; 2.008      ;
; -0.990 ; datapaths:u1|multiplicand[1] ; datapaths:u1|product[4]      ; clk          ; clk         ; 1.000        ; -0.066     ; 1.942      ;
; -0.925 ; datapaths:u1|product[7]      ; datapaths:u1|product[6]      ; clk          ; clk         ; 1.000        ; -0.109     ; 1.834      ;
; -0.918 ; datapaths:u1|product[6]      ; datapaths:u1|product[5]      ; clk          ; clk         ; 1.000        ; -0.048     ; 1.888      ;
; -0.879 ; controller:u2|count[1]       ; controller:u2|count[1]       ; clk          ; clk         ; 1.000        ; -0.043     ; 1.854      ;
; -0.859 ; datapaths:u1|product[0]      ; datapaths:u1|product[3]      ; clk          ; clk         ; 1.000        ; -0.082     ; 1.795      ;
; -0.831 ; datapaths:u1|product[5]      ; datapaths:u1|product[4]      ; clk          ; clk         ; 1.000        ; -0.048     ; 1.801      ;
; -0.727 ; datapaths:u1|product[0]      ; datapaths:u1|product[7]      ; clk          ; clk         ; 1.000        ; -0.082     ; 1.663      ;
; -0.591 ; controller:u2|state          ; controller:u2|count[0]       ; clk          ; clk         ; 1.000        ; -0.049     ; 1.560      ;
; -0.558 ; controller:u2|count[1]       ; controller:u2|count[0]       ; clk          ; clk         ; 1.000        ; -0.049     ; 1.527      ;
; -0.519 ; datapaths:u1|product[0]      ; datapaths:u1|product[4]      ; clk          ; clk         ; 1.000        ; -0.048     ; 1.489      ;
; -0.519 ; datapaths:u1|product[0]      ; datapaths:u1|product[5]      ; clk          ; clk         ; 1.000        ; -0.048     ; 1.489      ;
; -0.502 ; controller:u2|count[1]       ; controller:u2|state          ; clk          ; clk         ; 1.000        ; -0.049     ; 1.471      ;
; -0.292 ; controller:u2|count[0]       ; controller:u2|state          ; clk          ; clk         ; 1.000        ; -0.049     ; 1.261      ;
; -0.243 ; datapaths:u1|product[0]      ; datapaths:u1|product[6]      ; clk          ; clk         ; 1.000        ; -0.048     ; 1.213      ;
; -0.211 ; datapaths:u1|product[3]      ; datapaths:u1|product[2]      ; clk          ; clk         ; 1.000        ; -0.109     ; 1.120      ;
; -0.164 ; datapaths:u1|product[2]      ; datapaths:u1|product[1]      ; clk          ; clk         ; 1.000        ; -0.048     ; 1.134      ;
; 0.157  ; datapaths:u1|product[1]      ; datapaths:u1|product[0]      ; clk          ; clk         ; 1.000        ; -0.048     ; 0.813      ;
; 0.210  ; controller:u2|state          ; controller:u2|state          ; clk          ; clk         ; 1.000        ; -0.043     ; 0.765      ;
; 0.210  ; controller:u2|count[0]       ; controller:u2|count[0]       ; clk          ; clk         ; 1.000        ; -0.043     ; 0.765      ;
+--------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                         ;
+-------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; 0.440 ; controller:u2|state          ; controller:u2|state          ; clk          ; clk         ; 0.000        ; 0.043      ; 0.669      ;
; 0.440 ; controller:u2|count[0]       ; controller:u2|count[0]       ; clk          ; clk         ; 0.000        ; 0.043      ; 0.669      ;
; 0.484 ; datapaths:u1|product[1]      ; datapaths:u1|product[0]      ; clk          ; clk         ; 0.000        ; 0.048      ; 0.718      ;
; 0.607 ; datapaths:u1|product[6]      ; datapaths:u1|product[5]      ; clk          ; clk         ; 0.000        ; 0.048      ; 0.841      ;
; 0.696 ; datapaths:u1|product[2]      ; datapaths:u1|product[1]      ; clk          ; clk         ; 0.000        ; 0.048      ; 0.930      ;
; 0.726 ; datapaths:u1|product[0]      ; datapaths:u1|product[7]      ; clk          ; clk         ; 0.000        ; 0.109      ; 1.021      ;
; 0.765 ; datapaths:u1|product[5]      ; datapaths:u1|product[4]      ; clk          ; clk         ; 0.000        ; 0.048      ; 0.999      ;
; 0.792 ; datapaths:u1|product[3]      ; datapaths:u1|product[2]      ; clk          ; clk         ; 0.000        ; 0.082      ; 1.060      ;
; 0.828 ; datapaths:u1|product[7]      ; datapaths:u1|product[6]      ; clk          ; clk         ; 0.000        ; 0.082      ; 1.096      ;
; 0.854 ; datapaths:u1|product[0]      ; datapaths:u1|product[6]      ; clk          ; clk         ; 0.000        ; 0.048      ; 1.088      ;
; 0.856 ; controller:u2|state          ; datapaths:u1|product[1]      ; clk          ; clk         ; 0.000        ; 0.082      ; 1.124      ;
; 0.902 ; controller:u2|count[0]       ; controller:u2|state          ; clk          ; clk         ; 0.000        ; 0.049      ; 1.137      ;
; 0.979 ; controller:u2|state          ; datapaths:u1|product[2]      ; clk          ; clk         ; 0.000        ; 0.082      ; 1.247      ;
; 0.987 ; controller:u2|state          ; datapaths:u1|product[0]      ; clk          ; clk         ; 0.000        ; 0.082      ; 1.255      ;
; 1.041 ; datapaths:u1|product[7]      ; datapaths:u1|product[7]      ; clk          ; clk         ; 0.000        ; 0.049      ; 1.276      ;
; 1.089 ; controller:u2|count[1]       ; controller:u2|count[0]       ; clk          ; clk         ; 0.000        ; 0.049      ; 1.324      ;
; 1.106 ; datapaths:u1|product[0]      ; datapaths:u1|product[5]      ; clk          ; clk         ; 0.000        ; 0.048      ; 1.340      ;
; 1.106 ; datapaths:u1|product[0]      ; datapaths:u1|product[4]      ; clk          ; clk         ; 0.000        ; 0.048      ; 1.340      ;
; 1.109 ; controller:u2|count[1]       ; controller:u2|state          ; clk          ; clk         ; 0.000        ; 0.049      ; 1.344      ;
; 1.155 ; controller:u2|state          ; datapaths:u1|product[7]      ; clk          ; clk         ; 0.000        ; 0.049      ; 1.390      ;
; 1.161 ; controller:u2|state          ; controller:u2|count[0]       ; clk          ; clk         ; 0.000        ; 0.049      ; 1.396      ;
; 1.218 ; controller:u2|state          ; datapaths:u1|product[6]      ; clk          ; clk         ; 0.000        ; 0.082      ; 1.486      ;
; 1.299 ; datapaths:u1|product[0]      ; datapaths:u1|product[3]      ; clk          ; clk         ; 0.000        ; 0.109      ; 1.594      ;
; 1.302 ; datapaths:u1|multiplicand[3] ; datapaths:u1|product[7]      ; clk          ; clk         ; 0.000        ; 0.098      ; 1.586      ;
; 1.319 ; datapaths:u1|product[4]      ; datapaths:u1|product[3]      ; clk          ; clk         ; 0.000        ; 0.109      ; 1.614      ;
; 1.414 ; datapaths:u1|multiplicand[1] ; datapaths:u1|product[4]      ; clk          ; clk         ; 0.000        ; 0.123      ; 1.723      ;
; 1.435 ; controller:u2|state          ; datapaths:u1|product[5]      ; clk          ; clk         ; 0.000        ; 0.082      ; 1.703      ;
; 1.435 ; controller:u2|state          ; datapaths:u1|product[4]      ; clk          ; clk         ; 0.000        ; 0.082      ; 1.703      ;
; 1.437 ; datapaths:u1|multiplicand[2] ; datapaths:u1|product[5]      ; clk          ; clk         ; 0.000        ; 0.123      ; 1.746      ;
; 1.516 ; controller:u2|state          ; datapaths:u1|product[3]      ; clk          ; clk         ; 0.000        ; 0.049      ; 1.751      ;
; 1.559 ; controller:u2|count[1]       ; controller:u2|count[1]       ; clk          ; clk         ; 0.000        ; 0.043      ; 1.788      ;
; 1.567 ; controller:u2|count[0]       ; datapaths:u1|product[5]      ; clk          ; clk         ; 0.000        ; 0.082      ; 1.835      ;
; 1.587 ; datapaths:u1|multiplicand[3] ; datapaths:u1|product[6]      ; clk          ; clk         ; 0.000        ; 0.123      ; 1.896      ;
; 1.589 ; datapaths:u1|product[3]      ; datapaths:u1|product[3]      ; clk          ; clk         ; 0.000        ; 0.049      ; 1.824      ;
; 1.613 ; datapaths:u1|product[6]      ; datapaths:u1|product[7]      ; clk          ; clk         ; 0.000        ; 0.109      ; 1.908      ;
; 1.619 ; datapaths:u1|product[5]      ; datapaths:u1|product[7]      ; clk          ; clk         ; 0.000        ; 0.109      ; 1.914      ;
; 1.643 ; controller:u2|count[1]       ; datapaths:u1|product[7]      ; clk          ; clk         ; 0.000        ; 0.049      ; 1.878      ;
; 1.675 ; controller:u2|count[0]       ; datapaths:u1|product[7]      ; clk          ; clk         ; 0.000        ; 0.049      ; 1.910      ;
; 1.690 ; datapaths:u1|multiplicand[2] ; datapaths:u1|product[7]      ; clk          ; clk         ; 0.000        ; 0.098      ; 1.974      ;
; 1.706 ; datapaths:u1|product[4]      ; datapaths:u1|product[4]      ; clk          ; clk         ; 0.000        ; 0.048      ; 1.940      ;
; 1.714 ; datapaths:u1|product[5]      ; datapaths:u1|product[5]      ; clk          ; clk         ; 0.000        ; 0.048      ; 1.948      ;
; 1.727 ; controller:u2|state          ; controller:u2|count[1]       ; clk          ; clk         ; 0.000        ; 0.049      ; 1.962      ;
; 1.730 ; datapaths:u1|product[4]      ; datapaths:u1|product[7]      ; clk          ; clk         ; 0.000        ; 0.109      ; 2.025      ;
; 1.731 ; datapaths:u1|multiplicand[1] ; datapaths:u1|product[7]      ; clk          ; clk         ; 0.000        ; 0.098      ; 2.015      ;
; 1.735 ; datapaths:u1|multiplicand[0] ; datapaths:u1|product[4]      ; clk          ; clk         ; 0.000        ; 0.123      ; 2.044      ;
; 1.745 ; datapaths:u1|multiplicand[1] ; datapaths:u1|product[5]      ; clk          ; clk         ; 0.000        ; 0.123      ; 2.054      ;
; 1.751 ; controller:u2|count[1]       ; datapaths:u1|product[4]      ; clk          ; clk         ; 0.000        ; 0.082      ; 2.019      ;
; 1.754 ; controller:u2|count[0]       ; controller:u2|count[1]       ; clk          ; clk         ; 0.000        ; 0.049      ; 1.989      ;
; 1.760 ; datapaths:u1|multiplicand[0] ; datapaths:u1|product[3]      ; clk          ; clk         ; 0.000        ; 0.098      ; 2.044      ;
; 1.781 ; controller:u2|count[0]       ; datapaths:u1|product[4]      ; clk          ; clk         ; 0.000        ; 0.082      ; 2.049      ;
; 1.801 ; controller:u2|count[1]       ; datapaths:u1|product[5]      ; clk          ; clk         ; 0.000        ; 0.082      ; 2.069      ;
; 1.810 ; datapaths:u1|multiplicand[0] ; datapaths:u1|product[7]      ; clk          ; clk         ; 0.000        ; 0.098      ; 2.094      ;
; 1.825 ; datapaths:u1|product[4]      ; datapaths:u1|product[5]      ; clk          ; clk         ; 0.000        ; 0.048      ; 2.059      ;
; 1.841 ; datapaths:u1|multiplicand[0] ; datapaths:u1|product[5]      ; clk          ; clk         ; 0.000        ; 0.123      ; 2.150      ;
; 1.879 ; datapaths:u1|product[5]      ; datapaths:u1|product[6]      ; clk          ; clk         ; 0.000        ; 0.048      ; 2.113      ;
; 1.884 ; datapaths:u1|product[6]      ; datapaths:u1|product[6]      ; clk          ; clk         ; 0.000        ; 0.048      ; 2.118      ;
; 1.895 ; datapaths:u1|multiplicand[2] ; datapaths:u1|product[6]      ; clk          ; clk         ; 0.000        ; 0.123      ; 2.204      ;
; 1.903 ; controller:u2|count[0]       ; datapaths:u1|product[3]      ; clk          ; clk         ; 0.000        ; 0.049      ; 2.138      ;
; 1.910 ; datapaths:u1|multiplicand[1] ; datapaths:u1|product[6]      ; clk          ; clk         ; 0.000        ; 0.123      ; 2.219      ;
; 1.920 ; controller:u2|count[1]       ; datapaths:u1|product[6]      ; clk          ; clk         ; 0.000        ; 0.082      ; 2.188      ;
; 1.952 ; controller:u2|count[0]       ; datapaths:u1|product[6]      ; clk          ; clk         ; 0.000        ; 0.082      ; 2.220      ;
; 1.990 ; datapaths:u1|product[4]      ; datapaths:u1|product[6]      ; clk          ; clk         ; 0.000        ; 0.048      ; 2.224      ;
; 2.019 ; datapaths:u1|multiplicand[0] ; datapaths:u1|product[6]      ; clk          ; clk         ; 0.000        ; 0.123      ; 2.328      ;
; 2.125 ; controller:u2|count[1]       ; datapaths:u1|product[3]      ; clk          ; clk         ; 0.000        ; 0.049      ; 2.360      ;
; 2.279 ; controller:u2|state          ; datapaths:u1|multiplicand[0] ; clk          ; clk         ; 0.000        ; 0.014      ; 2.479      ;
; 2.279 ; controller:u2|state          ; datapaths:u1|multiplicand[1] ; clk          ; clk         ; 0.000        ; 0.014      ; 2.479      ;
; 2.279 ; controller:u2|state          ; datapaths:u1|multiplicand[2] ; clk          ; clk         ; 0.000        ; 0.014      ; 2.479      ;
; 2.279 ; controller:u2|state          ; datapaths:u1|multiplicand[3] ; clk          ; clk         ; 0.000        ; 0.014      ; 2.479      ;
+-------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                              ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; controller:u2|count[0]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; controller:u2|count[1]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; controller:u2|state          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; datapaths:u1|multiplicand[0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; datapaths:u1|multiplicand[1] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; datapaths:u1|multiplicand[2] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; datapaths:u1|multiplicand[3] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; datapaths:u1|product[0]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; datapaths:u1|product[1]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; datapaths:u1|product[2]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; datapaths:u1|product[3]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; datapaths:u1|product[4]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; datapaths:u1|product[5]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; datapaths:u1|product[6]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; datapaths:u1|product[7]      ;
; 0.283  ; 0.471        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; controller:u2|count[0]       ;
; 0.283  ; 0.471        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; controller:u2|count[1]       ;
; 0.283  ; 0.471        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; controller:u2|state          ;
; 0.283  ; 0.471        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; datapaths:u1|product[3]      ;
; 0.283  ; 0.471        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; datapaths:u1|product[7]      ;
; 0.293  ; 0.481        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; datapaths:u1|multiplicand[0] ;
; 0.293  ; 0.481        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; datapaths:u1|multiplicand[1] ;
; 0.293  ; 0.481        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; datapaths:u1|multiplicand[2] ;
; 0.293  ; 0.481        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; datapaths:u1|multiplicand[3] ;
; 0.294  ; 0.514        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; datapaths:u1|product[0]      ;
; 0.294  ; 0.514        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; datapaths:u1|product[1]      ;
; 0.294  ; 0.514        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; datapaths:u1|product[2]      ;
; 0.294  ; 0.514        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; datapaths:u1|product[4]      ;
; 0.294  ; 0.514        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; datapaths:u1|product[5]      ;
; 0.294  ; 0.514        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; datapaths:u1|product[6]      ;
; 0.297  ; 0.517        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; datapaths:u1|multiplicand[0] ;
; 0.297  ; 0.517        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; datapaths:u1|multiplicand[1] ;
; 0.297  ; 0.517        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; datapaths:u1|multiplicand[2] ;
; 0.297  ; 0.517        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; datapaths:u1|multiplicand[3] ;
; 0.297  ; 0.485        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; datapaths:u1|product[0]      ;
; 0.297  ; 0.485        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; datapaths:u1|product[1]      ;
; 0.297  ; 0.485        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; datapaths:u1|product[2]      ;
; 0.297  ; 0.485        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; datapaths:u1|product[4]      ;
; 0.297  ; 0.485        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; datapaths:u1|product[5]      ;
; 0.297  ; 0.485        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; datapaths:u1|product[6]      ;
; 0.308  ; 0.528        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; controller:u2|count[0]       ;
; 0.308  ; 0.528        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; controller:u2|count[1]       ;
; 0.308  ; 0.528        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; controller:u2|state          ;
; 0.308  ; 0.528        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; datapaths:u1|product[3]      ;
; 0.308  ; 0.528        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; datapaths:u1|product[7]      ;
; 0.394  ; 0.394        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                  ;
; 0.435  ; 0.435        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u1|product[3]|clk            ;
; 0.435  ; 0.435        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u1|product[7]|clk            ;
; 0.435  ; 0.435        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u2|count[0]|clk              ;
; 0.435  ; 0.435        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u2|count[1]|clk              ;
; 0.435  ; 0.435        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u2|state|clk                 ;
; 0.445  ; 0.445        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u1|multiplicand[0]|clk       ;
; 0.445  ; 0.445        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u1|multiplicand[1]|clk       ;
; 0.445  ; 0.445        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u1|multiplicand[2]|clk       ;
; 0.445  ; 0.445        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u1|multiplicand[3]|clk       ;
; 0.449  ; 0.449        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u1|product[0]|clk            ;
; 0.449  ; 0.449        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u1|product[1]|clk            ;
; 0.449  ; 0.449        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u1|product[2]|clk            ;
; 0.449  ; 0.449        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u1|product[4]|clk            ;
; 0.449  ; 0.449        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u1|product[5]|clk            ;
; 0.449  ; 0.449        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u1|product[6]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i                  ;
; 0.549  ; 0.549        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u1|product[0]|clk            ;
; 0.549  ; 0.549        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u1|product[1]|clk            ;
; 0.549  ; 0.549        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u1|product[2]|clk            ;
; 0.549  ; 0.549        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u1|product[4]|clk            ;
; 0.549  ; 0.549        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u1|product[5]|clk            ;
; 0.549  ; 0.549        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u1|product[6]|clk            ;
; 0.552  ; 0.552        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u1|multiplicand[0]|clk       ;
; 0.552  ; 0.552        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u1|multiplicand[1]|clk       ;
; 0.552  ; 0.552        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u1|multiplicand[2]|clk       ;
; 0.552  ; 0.552        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u1|multiplicand[3]|clk       ;
; 0.563  ; 0.563        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u1|product[3]|clk            ;
; 0.563  ; 0.563        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u1|product[7]|clk            ;
; 0.563  ; 0.563        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u2|count[0]|clk              ;
; 0.563  ; 0.563        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u2|count[1]|clk              ;
; 0.563  ; 0.563        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u2|state|clk                 ;
; 0.606  ; 0.606        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|o                  ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; start     ; clk        ; 4.595 ; 4.984 ; Rise       ; clk             ;
; word1[*]  ; clk        ; 3.594 ; 4.111 ; Rise       ; clk             ;
;  word1[0] ; clk        ; 3.090 ; 3.443 ; Rise       ; clk             ;
;  word1[1] ; clk        ; 2.775 ; 3.167 ; Rise       ; clk             ;
;  word1[2] ; clk        ; 2.834 ; 3.225 ; Rise       ; clk             ;
;  word1[3] ; clk        ; 3.594 ; 4.111 ; Rise       ; clk             ;
; word2[*]  ; clk        ; 4.498 ; 4.933 ; Rise       ; clk             ;
;  word2[0] ; clk        ; 2.907 ; 3.286 ; Rise       ; clk             ;
;  word2[1] ; clk        ; 2.692 ; 3.092 ; Rise       ; clk             ;
;  word2[2] ; clk        ; 2.998 ; 3.384 ; Rise       ; clk             ;
;  word2[3] ; clk        ; 4.498 ; 4.933 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; start     ; clk        ; -2.172 ; -2.543 ; Rise       ; clk             ;
; word1[*]  ; clk        ; -2.332 ; -2.709 ; Rise       ; clk             ;
;  word1[0] ; clk        ; -2.634 ; -2.973 ; Rise       ; clk             ;
;  word1[1] ; clk        ; -2.332 ; -2.709 ; Rise       ; clk             ;
;  word1[2] ; clk        ; -2.389 ; -2.765 ; Rise       ; clk             ;
;  word1[3] ; clk        ; -3.111 ; -3.613 ; Rise       ; clk             ;
; word2[*]  ; clk        ; -2.236 ; -2.611 ; Rise       ; clk             ;
;  word2[0] ; clk        ; -2.404 ; -2.755 ; Rise       ; clk             ;
;  word2[1] ; clk        ; -2.236 ; -2.611 ; Rise       ; clk             ;
;  word2[2] ; clk        ; -2.490 ; -2.849 ; Rise       ; clk             ;
;  word2[3] ; clk        ; -3.834 ; -4.222 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; product[*]  ; clk        ; 10.801 ; 10.843 ; Rise       ; clk             ;
;  product[0] ; clk        ; 8.339  ; 8.424  ; Rise       ; clk             ;
;  product[1] ; clk        ; 9.803  ; 9.783  ; Rise       ; clk             ;
;  product[2] ; clk        ; 9.448  ; 9.397  ; Rise       ; clk             ;
;  product[3] ; clk        ; 7.937  ; 8.026  ; Rise       ; clk             ;
;  product[4] ; clk        ; 9.430  ; 9.449  ; Rise       ; clk             ;
;  product[5] ; clk        ; 9.586  ; 9.628  ; Rise       ; clk             ;
;  product[6] ; clk        ; 10.801 ; 10.843 ; Rise       ; clk             ;
;  product[7] ; clk        ; 10.378 ; 10.289 ; Rise       ; clk             ;
; ready       ; clk        ; 8.246  ; 8.217  ; Rise       ; clk             ;
+-------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; product[*]  ; clk        ; 7.656  ; 7.740  ; Rise       ; clk             ;
;  product[0] ; clk        ; 8.045  ; 8.125  ; Rise       ; clk             ;
;  product[1] ; clk        ; 9.448  ; 9.428  ; Rise       ; clk             ;
;  product[2] ; clk        ; 9.107  ; 9.057  ; Rise       ; clk             ;
;  product[3] ; clk        ; 7.656  ; 7.740  ; Rise       ; clk             ;
;  product[4] ; clk        ; 9.090  ; 9.107  ; Rise       ; clk             ;
;  product[5] ; clk        ; 9.240  ; 9.279  ; Rise       ; clk             ;
;  product[6] ; clk        ; 10.407 ; 10.446 ; Rise       ; clk             ;
;  product[7] ; clk        ; 10.000 ; 9.913  ; Rise       ; clk             ;
; ready       ; clk        ; 7.950  ; 7.925  ; Rise       ; clk             ;
+-------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+----+-------+-------+----+
; Input Port ; Output Port ; RR ; RF    ; FR    ; FF ;
+------------+-------------+----+-------+-------+----+
; reset      ; ready       ;    ; 9.457 ; 9.790 ;    ;
+------------+-------------+----+-------+-------+----+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+----+-------+-------+----+
; Input Port ; Output Port ; RR ; RF    ; FR    ; FF ;
+------------+-------------+----+-------+-------+----+
; reset      ; ready       ;    ; 9.050 ; 9.356 ;    ;
+------------+-------------+----+-------+-------+----+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 325.73 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -2.070 ; -19.653           ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.387 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -22.275                         ;
+-------+--------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                          ;
+--------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; -2.070 ; controller:u2|state          ; datapaths:u1|product[6]      ; clk          ; clk         ; 1.000        ; -0.105     ; 2.984      ;
; -2.064 ; controller:u2|count[1]       ; datapaths:u1|product[6]      ; clk          ; clk         ; 1.000        ; -0.105     ; 2.978      ;
; -1.891 ; controller:u2|count[0]       ; datapaths:u1|product[3]      ; clk          ; clk         ; 1.000        ; -0.045     ; 2.865      ;
; -1.864 ; controller:u2|count[0]       ; datapaths:u1|product[6]      ; clk          ; clk         ; 1.000        ; -0.105     ; 2.778      ;
; -1.802 ; controller:u2|state          ; datapaths:u1|product[4]      ; clk          ; clk         ; 1.000        ; -0.105     ; 2.716      ;
; -1.796 ; controller:u2|count[0]       ; datapaths:u1|product[5]      ; clk          ; clk         ; 1.000        ; -0.105     ; 2.710      ;
; -1.796 ; controller:u2|count[1]       ; datapaths:u1|product[4]      ; clk          ; clk         ; 1.000        ; -0.105     ; 2.710      ;
; -1.766 ; controller:u2|state          ; datapaths:u1|product[5]      ; clk          ; clk         ; 1.000        ; -0.105     ; 2.680      ;
; -1.765 ; controller:u2|count[1]       ; datapaths:u1|product[5]      ; clk          ; clk         ; 1.000        ; -0.105     ; 2.679      ;
; -1.755 ; controller:u2|count[1]       ; datapaths:u1|product[3]      ; clk          ; clk         ; 1.000        ; -0.045     ; 2.729      ;
; -1.668 ; controller:u2|count[0]       ; datapaths:u1|product[7]      ; clk          ; clk         ; 1.000        ; -0.045     ; 2.642      ;
; -1.654 ; controller:u2|state          ; datapaths:u1|product[7]      ; clk          ; clk         ; 1.000        ; -0.045     ; 2.628      ;
; -1.648 ; controller:u2|count[1]       ; datapaths:u1|product[7]      ; clk          ; clk         ; 1.000        ; -0.045     ; 2.622      ;
; -1.646 ; datapaths:u1|multiplicand[0] ; datapaths:u1|product[6]      ; clk          ; clk         ; 1.000        ; -0.063     ; 2.602      ;
; -1.596 ; controller:u2|count[0]       ; datapaths:u1|product[4]      ; clk          ; clk         ; 1.000        ; -0.105     ; 2.510      ;
; -1.535 ; datapaths:u1|multiplicand[2] ; datapaths:u1|product[6]      ; clk          ; clk         ; 1.000        ; -0.063     ; 2.491      ;
; -1.518 ; controller:u2|state          ; datapaths:u1|product[3]      ; clk          ; clk         ; 1.000        ; -0.045     ; 2.492      ;
; -1.509 ; datapaths:u1|product[4]      ; datapaths:u1|product[6]      ; clk          ; clk         ; 1.000        ; -0.043     ; 2.485      ;
; -1.461 ; datapaths:u1|multiplicand[1] ; datapaths:u1|product[6]      ; clk          ; clk         ; 1.000        ; -0.063     ; 2.417      ;
; -1.423 ; controller:u2|state          ; datapaths:u1|multiplicand[0] ; clk          ; clk         ; 1.000        ; -0.094     ; 2.348      ;
; -1.423 ; controller:u2|state          ; datapaths:u1|multiplicand[1] ; clk          ; clk         ; 1.000        ; -0.094     ; 2.348      ;
; -1.423 ; controller:u2|state          ; datapaths:u1|multiplicand[2] ; clk          ; clk         ; 1.000        ; -0.094     ; 2.348      ;
; -1.423 ; controller:u2|state          ; datapaths:u1|multiplicand[3] ; clk          ; clk         ; 1.000        ; -0.094     ; 2.348      ;
; -1.404 ; datapaths:u1|product[6]      ; datapaths:u1|product[6]      ; clk          ; clk         ; 1.000        ; -0.043     ; 2.380      ;
; -1.378 ; datapaths:u1|multiplicand[0] ; datapaths:u1|product[4]      ; clk          ; clk         ; 1.000        ; -0.063     ; 2.334      ;
; -1.342 ; datapaths:u1|multiplicand[0] ; datapaths:u1|product[5]      ; clk          ; clk         ; 1.000        ; -0.063     ; 2.298      ;
; -1.335 ; datapaths:u1|multiplicand[1] ; datapaths:u1|product[5]      ; clk          ; clk         ; 1.000        ; -0.063     ; 2.291      ;
; -1.311 ; datapaths:u1|product[5]      ; datapaths:u1|product[6]      ; clk          ; clk         ; 1.000        ; -0.043     ; 2.287      ;
; -1.241 ; datapaths:u1|product[4]      ; datapaths:u1|product[4]      ; clk          ; clk         ; 1.000        ; -0.043     ; 2.217      ;
; -1.238 ; datapaths:u1|multiplicand[0] ; datapaths:u1|product[7]      ; clk          ; clk         ; 1.000        ; -0.011     ; 2.246      ;
; -1.217 ; datapaths:u1|product[5]      ; datapaths:u1|product[5]      ; clk          ; clk         ; 1.000        ; -0.043     ; 2.193      ;
; -1.215 ; datapaths:u1|multiplicand[1] ; datapaths:u1|product[7]      ; clk          ; clk         ; 1.000        ; -0.011     ; 2.223      ;
; -1.205 ; datapaths:u1|product[4]      ; datapaths:u1|product[5]      ; clk          ; clk         ; 1.000        ; -0.043     ; 2.181      ;
; -1.180 ; datapaths:u1|product[4]      ; datapaths:u1|product[7]      ; clk          ; clk         ; 1.000        ; -0.070     ; 2.129      ;
; -1.176 ; datapaths:u1|product[5]      ; datapaths:u1|product[7]      ; clk          ; clk         ; 1.000        ; -0.070     ; 2.125      ;
; -1.127 ; datapaths:u1|multiplicand[2] ; datapaths:u1|product[7]      ; clk          ; clk         ; 1.000        ; -0.011     ; 2.135      ;
; -1.110 ; datapaths:u1|multiplicand[3] ; datapaths:u1|product[7]      ; clk          ; clk         ; 1.000        ; -0.011     ; 2.118      ;
; -1.085 ; datapaths:u1|multiplicand[0] ; datapaths:u1|product[3]      ; clk          ; clk         ; 1.000        ; -0.011     ; 2.093      ;
; -1.075 ; datapaths:u1|product[6]      ; datapaths:u1|product[7]      ; clk          ; clk         ; 1.000        ; -0.070     ; 2.024      ;
; -1.026 ; datapaths:u1|product[4]      ; datapaths:u1|product[3]      ; clk          ; clk         ; 1.000        ; -0.070     ; 1.975      ;
; -0.993 ; controller:u2|state          ; controller:u2|count[1]       ; clk          ; clk         ; 1.000        ; -0.045     ; 1.967      ;
; -0.972 ; controller:u2|state          ; datapaths:u1|product[2]      ; clk          ; clk         ; 1.000        ; -0.105     ; 1.886      ;
; -0.972 ; controller:u2|state          ; datapaths:u1|product[1]      ; clk          ; clk         ; 1.000        ; -0.105     ; 1.886      ;
; -0.972 ; controller:u2|state          ; datapaths:u1|product[0]      ; clk          ; clk         ; 1.000        ; -0.105     ; 1.886      ;
; -0.961 ; datapaths:u1|multiplicand[3] ; datapaths:u1|product[6]      ; clk          ; clk         ; 1.000        ; -0.063     ; 1.917      ;
; -0.953 ; datapaths:u1|product[7]      ; datapaths:u1|product[7]      ; clk          ; clk         ; 1.000        ; -0.045     ; 1.927      ;
; -0.950 ; controller:u2|count[0]       ; controller:u2|count[1]       ; clk          ; clk         ; 1.000        ; -0.045     ; 1.924      ;
; -0.895 ; datapaths:u1|product[3]      ; datapaths:u1|product[3]      ; clk          ; clk         ; 1.000        ; -0.045     ; 1.869      ;
; -0.870 ; datapaths:u1|multiplicand[2] ; datapaths:u1|product[5]      ; clk          ; clk         ; 1.000        ; -0.063     ; 1.826      ;
; -0.796 ; datapaths:u1|multiplicand[1] ; datapaths:u1|product[4]      ; clk          ; clk         ; 1.000        ; -0.063     ; 1.752      ;
; -0.751 ; controller:u2|count[1]       ; controller:u2|count[1]       ; clk          ; clk         ; 1.000        ; -0.039     ; 1.731      ;
; -0.740 ; datapaths:u1|product[6]      ; datapaths:u1|product[5]      ; clk          ; clk         ; 1.000        ; -0.043     ; 1.716      ;
; -0.732 ; datapaths:u1|product[7]      ; datapaths:u1|product[6]      ; clk          ; clk         ; 1.000        ; -0.105     ; 1.646      ;
; -0.681 ; datapaths:u1|product[0]      ; datapaths:u1|product[3]      ; clk          ; clk         ; 1.000        ; -0.070     ; 1.630      ;
; -0.673 ; datapaths:u1|product[5]      ; datapaths:u1|product[4]      ; clk          ; clk         ; 1.000        ; -0.043     ; 1.649      ;
; -0.583 ; datapaths:u1|product[0]      ; datapaths:u1|product[7]      ; clk          ; clk         ; 1.000        ; -0.070     ; 1.532      ;
; -0.451 ; controller:u2|state          ; controller:u2|count[0]       ; clk          ; clk         ; 1.000        ; -0.045     ; 1.425      ;
; -0.389 ; controller:u2|count[1]       ; controller:u2|count[0]       ; clk          ; clk         ; 1.000        ; -0.045     ; 1.363      ;
; -0.386 ; datapaths:u1|product[0]      ; datapaths:u1|product[4]      ; clk          ; clk         ; 1.000        ; -0.043     ; 1.362      ;
; -0.386 ; datapaths:u1|product[0]      ; datapaths:u1|product[5]      ; clk          ; clk         ; 1.000        ; -0.043     ; 1.362      ;
; -0.374 ; controller:u2|count[1]       ; controller:u2|state          ; clk          ; clk         ; 1.000        ; -0.045     ; 1.348      ;
; -0.165 ; controller:u2|count[0]       ; controller:u2|state          ; clk          ; clk         ; 1.000        ; -0.045     ; 1.139      ;
; -0.135 ; datapaths:u1|product[3]      ; datapaths:u1|product[2]      ; clk          ; clk         ; 1.000        ; -0.105     ; 1.049      ;
; -0.134 ; datapaths:u1|product[0]      ; datapaths:u1|product[6]      ; clk          ; clk         ; 1.000        ; -0.043     ; 1.110      ;
; -0.044 ; datapaths:u1|product[2]      ; datapaths:u1|product[1]      ; clk          ; clk         ; 1.000        ; -0.043     ; 1.020      ;
; 0.244  ; datapaths:u1|product[1]      ; datapaths:u1|product[0]      ; clk          ; clk         ; 1.000        ; -0.043     ; 0.732      ;
; 0.297  ; controller:u2|state          ; controller:u2|state          ; clk          ; clk         ; 1.000        ; -0.039     ; 0.683      ;
; 0.297  ; controller:u2|count[0]       ; controller:u2|count[0]       ; clk          ; clk         ; 1.000        ; -0.039     ; 0.683      ;
+--------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                          ;
+-------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; 0.387 ; controller:u2|state          ; controller:u2|state          ; clk          ; clk         ; 0.000        ; 0.039      ; 0.597      ;
; 0.387 ; controller:u2|count[0]       ; controller:u2|count[0]       ; clk          ; clk         ; 0.000        ; 0.039      ; 0.597      ;
; 0.446 ; datapaths:u1|product[1]      ; datapaths:u1|product[0]      ; clk          ; clk         ; 0.000        ; 0.043      ; 0.660      ;
; 0.555 ; datapaths:u1|product[6]      ; datapaths:u1|product[5]      ; clk          ; clk         ; 0.000        ; 0.043      ; 0.769      ;
; 0.636 ; datapaths:u1|product[2]      ; datapaths:u1|product[1]      ; clk          ; clk         ; 0.000        ; 0.043      ; 0.850      ;
; 0.670 ; datapaths:u1|product[0]      ; datapaths:u1|product[7]      ; clk          ; clk         ; 0.000        ; 0.105      ; 0.946      ;
; 0.705 ; datapaths:u1|product[3]      ; datapaths:u1|product[2]      ; clk          ; clk         ; 0.000        ; 0.070      ; 0.946      ;
; 0.711 ; datapaths:u1|product[5]      ; datapaths:u1|product[4]      ; clk          ; clk         ; 0.000        ; 0.043      ; 0.925      ;
; 0.770 ; datapaths:u1|product[7]      ; datapaths:u1|product[6]      ; clk          ; clk         ; 0.000        ; 0.070      ; 1.011      ;
; 0.772 ; datapaths:u1|product[0]      ; datapaths:u1|product[6]      ; clk          ; clk         ; 0.000        ; 0.043      ; 0.986      ;
; 0.783 ; controller:u2|state          ; datapaths:u1|product[1]      ; clk          ; clk         ; 0.000        ; 0.070      ; 1.024      ;
; 0.816 ; controller:u2|count[0]       ; controller:u2|state          ; clk          ; clk         ; 0.000        ; 0.045      ; 1.032      ;
; 0.903 ; controller:u2|state          ; datapaths:u1|product[2]      ; clk          ; clk         ; 0.000        ; 0.070      ; 1.144      ;
; 0.910 ; controller:u2|state          ; datapaths:u1|product[0]      ; clk          ; clk         ; 0.000        ; 0.070      ; 1.151      ;
; 0.954 ; datapaths:u1|product[7]      ; datapaths:u1|product[7]      ; clk          ; clk         ; 0.000        ; 0.045      ; 1.170      ;
; 0.993 ; controller:u2|count[1]       ; controller:u2|state          ; clk          ; clk         ; 0.000        ; 0.045      ; 1.209      ;
; 0.998 ; datapaths:u1|product[0]      ; datapaths:u1|product[5]      ; clk          ; clk         ; 0.000        ; 0.043      ; 1.212      ;
; 0.998 ; datapaths:u1|product[0]      ; datapaths:u1|product[4]      ; clk          ; clk         ; 0.000        ; 0.043      ; 1.212      ;
; 1.012 ; controller:u2|count[1]       ; controller:u2|count[0]       ; clk          ; clk         ; 0.000        ; 0.045      ; 1.228      ;
; 1.024 ; controller:u2|state          ; datapaths:u1|product[7]      ; clk          ; clk         ; 0.000        ; 0.045      ; 1.240      ;
; 1.038 ; controller:u2|state          ; controller:u2|count[0]       ; clk          ; clk         ; 0.000        ; 0.045      ; 1.254      ;
; 1.119 ; controller:u2|state          ; datapaths:u1|product[6]      ; clk          ; clk         ; 0.000        ; 0.070      ; 1.360      ;
; 1.165 ; datapaths:u1|multiplicand[3] ; datapaths:u1|product[7]      ; clk          ; clk         ; 0.000        ; 0.094      ; 1.430      ;
; 1.197 ; datapaths:u1|product[0]      ; datapaths:u1|product[3]      ; clk          ; clk         ; 0.000        ; 0.105      ; 1.473      ;
; 1.214 ; datapaths:u1|product[4]      ; datapaths:u1|product[3]      ; clk          ; clk         ; 0.000        ; 0.105      ; 1.490      ;
; 1.256 ; datapaths:u1|multiplicand[1] ; datapaths:u1|product[4]      ; clk          ; clk         ; 0.000        ; 0.111      ; 1.538      ;
; 1.276 ; datapaths:u1|multiplicand[2] ; datapaths:u1|product[5]      ; clk          ; clk         ; 0.000        ; 0.111      ; 1.558      ;
; 1.318 ; controller:u2|state          ; datapaths:u1|product[4]      ; clk          ; clk         ; 0.000        ; 0.070      ; 1.559      ;
; 1.319 ; controller:u2|state          ; datapaths:u1|product[5]      ; clk          ; clk         ; 0.000        ; 0.070      ; 1.560      ;
; 1.397 ; controller:u2|count[1]       ; controller:u2|count[1]       ; clk          ; clk         ; 0.000        ; 0.039      ; 1.607      ;
; 1.401 ; controller:u2|state          ; datapaths:u1|product[3]      ; clk          ; clk         ; 0.000        ; 0.045      ; 1.617      ;
; 1.406 ; controller:u2|count[0]       ; datapaths:u1|product[5]      ; clk          ; clk         ; 0.000        ; 0.070      ; 1.647      ;
; 1.408 ; datapaths:u1|product[3]      ; datapaths:u1|product[3]      ; clk          ; clk         ; 0.000        ; 0.045      ; 1.624      ;
; 1.425 ; datapaths:u1|multiplicand[3] ; datapaths:u1|product[6]      ; clk          ; clk         ; 0.000        ; 0.111      ; 1.707      ;
; 1.441 ; datapaths:u1|product[6]      ; datapaths:u1|product[7]      ; clk          ; clk         ; 0.000        ; 0.105      ; 1.717      ;
; 1.453 ; datapaths:u1|product[5]      ; datapaths:u1|product[7]      ; clk          ; clk         ; 0.000        ; 0.105      ; 1.729      ;
; 1.509 ; controller:u2|count[1]       ; datapaths:u1|product[7]      ; clk          ; clk         ; 0.000        ; 0.045      ; 1.725      ;
; 1.514 ; datapaths:u1|multiplicand[2] ; datapaths:u1|product[7]      ; clk          ; clk         ; 0.000        ; 0.094      ; 1.779      ;
; 1.532 ; controller:u2|count[0]       ; datapaths:u1|product[7]      ; clk          ; clk         ; 0.000        ; 0.045      ; 1.748      ;
; 1.542 ; datapaths:u1|product[4]      ; datapaths:u1|product[7]      ; clk          ; clk         ; 0.000        ; 0.105      ; 1.818      ;
; 1.546 ; datapaths:u1|product[5]      ; datapaths:u1|product[5]      ; clk          ; clk         ; 0.000        ; 0.043      ; 1.760      ;
; 1.550 ; datapaths:u1|multiplicand[1] ; datapaths:u1|product[7]      ; clk          ; clk         ; 0.000        ; 0.094      ; 1.815      ;
; 1.553 ; datapaths:u1|product[4]      ; datapaths:u1|product[4]      ; clk          ; clk         ; 0.000        ; 0.043      ; 1.767      ;
; 1.557 ; datapaths:u1|multiplicand[0] ; datapaths:u1|product[4]      ; clk          ; clk         ; 0.000        ; 0.111      ; 1.839      ;
; 1.564 ; datapaths:u1|multiplicand[1] ; datapaths:u1|product[5]      ; clk          ; clk         ; 0.000        ; 0.111      ; 1.846      ;
; 1.573 ; controller:u2|state          ; controller:u2|count[1]       ; clk          ; clk         ; 0.000        ; 0.045      ; 1.789      ;
; 1.592 ; controller:u2|count[1]       ; datapaths:u1|product[4]      ; clk          ; clk         ; 0.000        ; 0.070      ; 1.833      ;
; 1.601 ; datapaths:u1|multiplicand[0] ; datapaths:u1|product[3]      ; clk          ; clk         ; 0.000        ; 0.094      ; 1.866      ;
; 1.602 ; controller:u2|count[0]       ; controller:u2|count[1]       ; clk          ; clk         ; 0.000        ; 0.045      ; 1.818      ;
; 1.613 ; controller:u2|count[0]       ; datapaths:u1|product[4]      ; clk          ; clk         ; 0.000        ; 0.070      ; 1.854      ;
; 1.618 ; datapaths:u1|multiplicand[0] ; datapaths:u1|product[7]      ; clk          ; clk         ; 0.000        ; 0.094      ; 1.883      ;
; 1.632 ; datapaths:u1|multiplicand[0] ; datapaths:u1|product[5]      ; clk          ; clk         ; 0.000        ; 0.111      ; 1.914      ;
; 1.635 ; datapaths:u1|product[4]      ; datapaths:u1|product[5]      ; clk          ; clk         ; 0.000        ; 0.043      ; 1.849      ;
; 1.640 ; controller:u2|count[1]       ; datapaths:u1|product[5]      ; clk          ; clk         ; 0.000        ; 0.070      ; 1.881      ;
; 1.725 ; datapaths:u1|multiplicand[2] ; datapaths:u1|product[6]      ; clk          ; clk         ; 0.000        ; 0.111      ; 2.007      ;
; 1.728 ; datapaths:u1|product[5]      ; datapaths:u1|product[6]      ; clk          ; clk         ; 0.000        ; 0.043      ; 1.942      ;
; 1.732 ; datapaths:u1|product[6]      ; datapaths:u1|product[6]      ; clk          ; clk         ; 0.000        ; 0.043      ; 1.946      ;
; 1.735 ; datapaths:u1|multiplicand[1] ; datapaths:u1|product[6]      ; clk          ; clk         ; 0.000        ; 0.111      ; 2.017      ;
; 1.744 ; controller:u2|count[0]       ; datapaths:u1|product[3]      ; clk          ; clk         ; 0.000        ; 0.045      ; 1.960      ;
; 1.761 ; controller:u2|count[1]       ; datapaths:u1|product[6]      ; clk          ; clk         ; 0.000        ; 0.070      ; 2.002      ;
; 1.784 ; controller:u2|count[0]       ; datapaths:u1|product[6]      ; clk          ; clk         ; 0.000        ; 0.070      ; 2.025      ;
; 1.826 ; datapaths:u1|product[4]      ; datapaths:u1|product[6]      ; clk          ; clk         ; 0.000        ; 0.043      ; 2.040      ;
; 1.830 ; datapaths:u1|multiplicand[0] ; datapaths:u1|product[6]      ; clk          ; clk         ; 0.000        ; 0.111      ; 2.112      ;
; 1.948 ; controller:u2|count[1]       ; datapaths:u1|product[3]      ; clk          ; clk         ; 0.000        ; 0.045      ; 2.164      ;
; 2.073 ; controller:u2|state          ; datapaths:u1|multiplicand[0] ; clk          ; clk         ; 0.000        ; 0.011      ; 2.255      ;
; 2.073 ; controller:u2|state          ; datapaths:u1|multiplicand[1] ; clk          ; clk         ; 0.000        ; 0.011      ; 2.255      ;
; 2.073 ; controller:u2|state          ; datapaths:u1|multiplicand[2] ; clk          ; clk         ; 0.000        ; 0.011      ; 2.255      ;
; 2.073 ; controller:u2|state          ; datapaths:u1|multiplicand[3] ; clk          ; clk         ; 0.000        ; 0.011      ; 2.255      ;
+-------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                               ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; controller:u2|count[0]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; controller:u2|count[1]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; controller:u2|state          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; datapaths:u1|multiplicand[0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; datapaths:u1|multiplicand[1] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; datapaths:u1|multiplicand[2] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; datapaths:u1|multiplicand[3] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; datapaths:u1|product[0]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; datapaths:u1|product[1]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; datapaths:u1|product[2]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; datapaths:u1|product[3]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; datapaths:u1|product[4]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; datapaths:u1|product[5]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; datapaths:u1|product[6]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; datapaths:u1|product[7]      ;
; 0.221  ; 0.439        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; datapaths:u1|product[0]      ;
; 0.221  ; 0.439        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; datapaths:u1|product[1]      ;
; 0.221  ; 0.439        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; datapaths:u1|product[2]      ;
; 0.221  ; 0.439        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; datapaths:u1|product[4]      ;
; 0.221  ; 0.439        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; datapaths:u1|product[5]      ;
; 0.221  ; 0.439        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; datapaths:u1|product[6]      ;
; 0.224  ; 0.442        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; datapaths:u1|multiplicand[0] ;
; 0.224  ; 0.442        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; datapaths:u1|multiplicand[1] ;
; 0.224  ; 0.442        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; datapaths:u1|multiplicand[2] ;
; 0.224  ; 0.442        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; datapaths:u1|multiplicand[3] ;
; 0.230  ; 0.448        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; controller:u2|count[0]       ;
; 0.230  ; 0.448        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; controller:u2|count[1]       ;
; 0.230  ; 0.448        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; controller:u2|state          ;
; 0.230  ; 0.448        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; datapaths:u1|product[3]      ;
; 0.230  ; 0.448        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; datapaths:u1|product[7]      ;
; 0.361  ; 0.547        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; controller:u2|count[0]       ;
; 0.361  ; 0.547        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; controller:u2|count[1]       ;
; 0.361  ; 0.547        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; controller:u2|state          ;
; 0.361  ; 0.547        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; datapaths:u1|product[3]      ;
; 0.361  ; 0.547        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; datapaths:u1|product[7]      ;
; 0.365  ; 0.551        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; datapaths:u1|multiplicand[0] ;
; 0.365  ; 0.551        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; datapaths:u1|multiplicand[1] ;
; 0.365  ; 0.551        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; datapaths:u1|multiplicand[2] ;
; 0.365  ; 0.551        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; datapaths:u1|multiplicand[3] ;
; 0.370  ; 0.556        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; datapaths:u1|product[0]      ;
; 0.370  ; 0.556        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; datapaths:u1|product[1]      ;
; 0.370  ; 0.556        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; datapaths:u1|product[2]      ;
; 0.370  ; 0.556        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; datapaths:u1|product[4]      ;
; 0.370  ; 0.556        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; datapaths:u1|product[5]      ;
; 0.370  ; 0.556        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; datapaths:u1|product[6]      ;
; 0.416  ; 0.416        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                  ;
; 0.479  ; 0.479        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u1|product[0]|clk            ;
; 0.479  ; 0.479        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u1|product[1]|clk            ;
; 0.479  ; 0.479        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u1|product[2]|clk            ;
; 0.479  ; 0.479        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u1|product[4]|clk            ;
; 0.479  ; 0.479        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u1|product[5]|clk            ;
; 0.479  ; 0.479        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u1|product[6]|clk            ;
; 0.482  ; 0.482        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u1|multiplicand[0]|clk       ;
; 0.482  ; 0.482        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u1|multiplicand[1]|clk       ;
; 0.482  ; 0.482        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u1|multiplicand[2]|clk       ;
; 0.482  ; 0.482        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u1|multiplicand[3]|clk       ;
; 0.488  ; 0.488        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u1|product[3]|clk            ;
; 0.488  ; 0.488        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u1|product[7]|clk            ;
; 0.488  ; 0.488        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u2|count[0]|clk              ;
; 0.488  ; 0.488        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u2|count[1]|clk              ;
; 0.488  ; 0.488        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u2|state|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i                  ;
; 0.509  ; 0.509        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u1|product[3]|clk            ;
; 0.509  ; 0.509        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u1|product[7]|clk            ;
; 0.509  ; 0.509        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u2|count[0]|clk              ;
; 0.509  ; 0.509        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u2|count[1]|clk              ;
; 0.509  ; 0.509        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u2|state|clk                 ;
; 0.513  ; 0.513        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u1|multiplicand[0]|clk       ;
; 0.513  ; 0.513        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u1|multiplicand[1]|clk       ;
; 0.513  ; 0.513        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u1|multiplicand[2]|clk       ;
; 0.513  ; 0.513        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u1|multiplicand[3]|clk       ;
; 0.518  ; 0.518        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u1|product[0]|clk            ;
; 0.518  ; 0.518        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u1|product[1]|clk            ;
; 0.518  ; 0.518        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u1|product[2]|clk            ;
; 0.518  ; 0.518        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u1|product[4]|clk            ;
; 0.518  ; 0.518        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u1|product[5]|clk            ;
; 0.518  ; 0.518        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u1|product[6]|clk            ;
; 0.584  ; 0.584        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|o                  ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; start     ; clk        ; 4.100 ; 4.264 ; Rise       ; clk             ;
; word1[*]  ; clk        ; 3.151 ; 3.484 ; Rise       ; clk             ;
;  word1[0] ; clk        ; 2.688 ; 2.894 ; Rise       ; clk             ;
;  word1[1] ; clk        ; 2.393 ; 2.639 ; Rise       ; clk             ;
;  word1[2] ; clk        ; 2.445 ; 2.693 ; Rise       ; clk             ;
;  word1[3] ; clk        ; 3.151 ; 3.484 ; Rise       ; clk             ;
; word2[*]  ; clk        ; 3.994 ; 4.216 ; Rise       ; clk             ;
;  word2[0] ; clk        ; 2.521 ; 2.730 ; Rise       ; clk             ;
;  word2[1] ; clk        ; 2.325 ; 2.564 ; Rise       ; clk             ;
;  word2[2] ; clk        ; 2.596 ; 2.827 ; Rise       ; clk             ;
;  word2[3] ; clk        ; 3.994 ; 4.216 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; start     ; clk        ; -1.845 ; -2.063 ; Rise       ; clk             ;
; word1[*]  ; clk        ; -1.995 ; -2.229 ; Rise       ; clk             ;
;  word1[0] ; clk        ; -2.278 ; -2.474 ; Rise       ; clk             ;
;  word1[1] ; clk        ; -1.995 ; -2.229 ; Rise       ; clk             ;
;  word1[2] ; clk        ; -2.045 ; -2.281 ; Rise       ; clk             ;
;  word1[3] ; clk        ; -2.717 ; -3.039 ; Rise       ; clk             ;
; word2[*]  ; clk        ; -1.915 ; -2.134 ; Rise       ; clk             ;
;  word2[0] ; clk        ; -2.066 ; -2.255 ; Rise       ; clk             ;
;  word2[1] ; clk        ; -1.915 ; -2.134 ; Rise       ; clk             ;
;  word2[2] ; clk        ; -2.138 ; -2.348 ; Rise       ; clk             ;
;  word2[3] ; clk        ; -3.391 ; -3.577 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; product[*]  ; clk        ; 9.981 ; 9.818 ; Rise       ; clk             ;
;  product[0] ; clk        ; 7.676 ; 7.638 ; Rise       ; clk             ;
;  product[1] ; clk        ; 9.060 ; 8.856 ; Rise       ; clk             ;
;  product[2] ; clk        ; 8.722 ; 8.511 ; Rise       ; clk             ;
;  product[3] ; clk        ; 7.293 ; 7.280 ; Rise       ; clk             ;
;  product[4] ; clk        ; 8.684 ; 8.553 ; Rise       ; clk             ;
;  product[5] ; clk        ; 8.849 ; 8.704 ; Rise       ; clk             ;
;  product[6] ; clk        ; 9.981 ; 9.818 ; Rise       ; clk             ;
;  product[7] ; clk        ; 9.603 ; 9.326 ; Rise       ; clk             ;
; ready       ; clk        ; 7.476 ; 7.553 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; product[*]  ; clk        ; 7.019 ; 7.005 ; Rise       ; clk             ;
;  product[0] ; clk        ; 7.389 ; 7.352 ; Rise       ; clk             ;
;  product[1] ; clk        ; 8.715 ; 8.519 ; Rise       ; clk             ;
;  product[2] ; clk        ; 8.391 ; 8.187 ; Rise       ; clk             ;
;  product[3] ; clk        ; 7.019 ; 7.005 ; Rise       ; clk             ;
;  product[4] ; clk        ; 8.354 ; 8.227 ; Rise       ; clk             ;
;  product[5] ; clk        ; 8.512 ; 8.373 ; Rise       ; clk             ;
;  product[6] ; clk        ; 9.600 ; 9.443 ; Rise       ; clk             ;
;  product[7] ; clk        ; 9.236 ; 8.970 ; Rise       ; clk             ;
; ready       ; clk        ; 7.193 ; 7.267 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+----+-------+-------+----+
; Input Port ; Output Port ; RR ; RF    ; FR    ; FF ;
+------------+-------------+----+-------+-------+----+
; reset      ; ready       ;    ; 8.529 ; 8.636 ;    ;
+------------+-------------+----+-------+-------+----+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+----+-------+-------+----+
; Input Port ; Output Port ; RR ; RF    ; FR    ; FF ;
+------------+-------------+----+-------+-------+----+
; reset      ; ready       ;    ; 8.144 ; 8.234 ;    ;
+------------+-------------+----+-------+-------+----+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -0.642 ; -3.828            ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.201 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -19.667                         ;
+-------+--------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                          ;
+--------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; -0.642 ; controller:u2|state          ; datapaths:u1|product[6]      ; clk          ; clk         ; 1.000        ; -0.058     ; 1.591      ;
; -0.637 ; controller:u2|count[1]       ; datapaths:u1|product[6]      ; clk          ; clk         ; 1.000        ; -0.058     ; 1.586      ;
; -0.583 ; controller:u2|count[0]       ; datapaths:u1|product[6]      ; clk          ; clk         ; 1.000        ; -0.058     ; 1.532      ;
; -0.561 ; controller:u2|count[0]       ; datapaths:u1|product[3]      ; clk          ; clk         ; 1.000        ; -0.024     ; 1.544      ;
; -0.504 ; controller:u2|count[0]       ; datapaths:u1|product[5]      ; clk          ; clk         ; 1.000        ; -0.058     ; 1.453      ;
; -0.503 ; controller:u2|state          ; datapaths:u1|product[5]      ; clk          ; clk         ; 1.000        ; -0.058     ; 1.452      ;
; -0.498 ; controller:u2|count[1]       ; datapaths:u1|product[5]      ; clk          ; clk         ; 1.000        ; -0.058     ; 1.447      ;
; -0.489 ; controller:u2|count[1]       ; datapaths:u1|product[3]      ; clk          ; clk         ; 1.000        ; -0.024     ; 1.472      ;
; -0.487 ; controller:u2|state          ; datapaths:u1|product[4]      ; clk          ; clk         ; 1.000        ; -0.058     ; 1.436      ;
; -0.482 ; controller:u2|count[1]       ; datapaths:u1|product[4]      ; clk          ; clk         ; 1.000        ; -0.058     ; 1.431      ;
; -0.448 ; controller:u2|count[0]       ; datapaths:u1|product[7]      ; clk          ; clk         ; 1.000        ; -0.024     ; 1.431      ;
; -0.447 ; controller:u2|state          ; datapaths:u1|product[7]      ; clk          ; clk         ; 1.000        ; -0.024     ; 1.430      ;
; -0.442 ; controller:u2|count[1]       ; datapaths:u1|product[7]      ; clk          ; clk         ; 1.000        ; -0.024     ; 1.425      ;
; -0.428 ; controller:u2|count[0]       ; datapaths:u1|product[4]      ; clk          ; clk         ; 1.000        ; -0.058     ; 1.377      ;
; -0.415 ; datapaths:u1|multiplicand[0] ; datapaths:u1|product[6]      ; clk          ; clk         ; 1.000        ; -0.040     ; 1.382      ;
; -0.355 ; datapaths:u1|product[4]      ; datapaths:u1|product[6]      ; clk          ; clk         ; 1.000        ; -0.026     ; 1.336      ;
; -0.352 ; datapaths:u1|multiplicand[2] ; datapaths:u1|product[6]      ; clk          ; clk         ; 1.000        ; -0.040     ; 1.319      ;
; -0.315 ; controller:u2|state          ; datapaths:u1|product[3]      ; clk          ; clk         ; 1.000        ; -0.024     ; 1.298      ;
; -0.303 ; datapaths:u1|multiplicand[1] ; datapaths:u1|product[6]      ; clk          ; clk         ; 1.000        ; -0.040     ; 1.270      ;
; -0.288 ; datapaths:u1|product[6]      ; datapaths:u1|product[6]      ; clk          ; clk         ; 1.000        ; -0.026     ; 1.269      ;
; -0.276 ; datapaths:u1|multiplicand[0] ; datapaths:u1|product[5]      ; clk          ; clk         ; 1.000        ; -0.040     ; 1.243      ;
; -0.260 ; datapaths:u1|multiplicand[0] ; datapaths:u1|product[4]      ; clk          ; clk         ; 1.000        ; -0.040     ; 1.227      ;
; -0.240 ; controller:u2|state          ; datapaths:u1|multiplicand[0] ; clk          ; clk         ; 1.000        ; -0.045     ; 1.202      ;
; -0.240 ; controller:u2|state          ; datapaths:u1|multiplicand[1] ; clk          ; clk         ; 1.000        ; -0.045     ; 1.202      ;
; -0.240 ; controller:u2|state          ; datapaths:u1|multiplicand[2] ; clk          ; clk         ; 1.000        ; -0.045     ; 1.202      ;
; -0.240 ; controller:u2|state          ; datapaths:u1|multiplicand[3] ; clk          ; clk         ; 1.000        ; -0.045     ; 1.202      ;
; -0.237 ; datapaths:u1|product[5]      ; datapaths:u1|product[6]      ; clk          ; clk         ; 1.000        ; -0.026     ; 1.218      ;
; -0.224 ; datapaths:u1|multiplicand[0] ; datapaths:u1|product[7]      ; clk          ; clk         ; 1.000        ; -0.010     ; 1.221      ;
; -0.216 ; datapaths:u1|product[4]      ; datapaths:u1|product[5]      ; clk          ; clk         ; 1.000        ; -0.026     ; 1.197      ;
; -0.210 ; datapaths:u1|multiplicand[1] ; datapaths:u1|product[5]      ; clk          ; clk         ; 1.000        ; -0.040     ; 1.177      ;
; -0.206 ; datapaths:u1|product[4]      ; datapaths:u1|product[7]      ; clk          ; clk         ; 1.000        ; -0.038     ; 1.175      ;
; -0.200 ; datapaths:u1|product[4]      ; datapaths:u1|product[4]      ; clk          ; clk         ; 1.000        ; -0.026     ; 1.181      ;
; -0.161 ; datapaths:u1|multiplicand[2] ; datapaths:u1|product[7]      ; clk          ; clk         ; 1.000        ; -0.010     ; 1.158      ;
; -0.158 ; datapaths:u1|multiplicand[1] ; datapaths:u1|product[7]      ; clk          ; clk         ; 1.000        ; -0.010     ; 1.155      ;
; -0.139 ; datapaths:u1|product[6]      ; datapaths:u1|product[7]      ; clk          ; clk         ; 1.000        ; -0.038     ; 1.108      ;
; -0.119 ; datapaths:u1|product[5]      ; datapaths:u1|product[5]      ; clk          ; clk         ; 1.000        ; -0.026     ; 1.100      ;
; -0.109 ; datapaths:u1|product[5]      ; datapaths:u1|product[7]      ; clk          ; clk         ; 1.000        ; -0.038     ; 1.078      ;
; -0.095 ; datapaths:u1|multiplicand[3] ; datapaths:u1|product[7]      ; clk          ; clk         ; 1.000        ; -0.010     ; 1.092      ;
; -0.090 ; datapaths:u1|multiplicand[0] ; datapaths:u1|product[3]      ; clk          ; clk         ; 1.000        ; -0.010     ; 1.087      ;
; -0.073 ; datapaths:u1|product[7]      ; datapaths:u1|product[7]      ; clk          ; clk         ; 1.000        ; -0.024     ; 1.056      ;
; -0.066 ; datapaths:u1|product[4]      ; datapaths:u1|product[3]      ; clk          ; clk         ; 1.000        ; -0.038     ; 1.035      ;
; -0.061 ; controller:u2|state          ; datapaths:u1|product[2]      ; clk          ; clk         ; 1.000        ; -0.058     ; 1.010      ;
; -0.061 ; controller:u2|state          ; datapaths:u1|product[1]      ; clk          ; clk         ; 1.000        ; -0.058     ; 1.010      ;
; -0.061 ; controller:u2|state          ; datapaths:u1|product[0]      ; clk          ; clk         ; 1.000        ; -0.058     ; 1.010      ;
; -0.061 ; datapaths:u1|multiplicand[3] ; datapaths:u1|product[6]      ; clk          ; clk         ; 1.000        ; -0.040     ; 1.028      ;
; -0.043 ; controller:u2|state          ; controller:u2|count[1]       ; clk          ; clk         ; 1.000        ; -0.024     ; 1.026      ;
; -0.034 ; controller:u2|count[0]       ; controller:u2|count[1]       ; clk          ; clk         ; 1.000        ; -0.024     ; 1.017      ;
; -0.005 ; datapaths:u1|product[3]      ; datapaths:u1|product[3]      ; clk          ; clk         ; 1.000        ; -0.024     ; 0.988      ;
; 0.030  ; datapaths:u1|multiplicand[1] ; datapaths:u1|product[4]      ; clk          ; clk         ; 1.000        ; -0.040     ; 0.937      ;
; 0.032  ; datapaths:u1|multiplicand[2] ; datapaths:u1|product[5]      ; clk          ; clk         ; 1.000        ; -0.040     ; 0.935      ;
; 0.065  ; datapaths:u1|product[7]      ; datapaths:u1|product[6]      ; clk          ; clk         ; 1.000        ; -0.058     ; 0.884      ;
; 0.091  ; controller:u2|count[1]       ; controller:u2|count[1]       ; clk          ; clk         ; 1.000        ; -0.022     ; 0.894      ;
; 0.095  ; datapaths:u1|product[6]      ; datapaths:u1|product[5]      ; clk          ; clk         ; 1.000        ; -0.026     ; 0.886      ;
; 0.100  ; datapaths:u1|product[5]      ; datapaths:u1|product[4]      ; clk          ; clk         ; 1.000        ; -0.026     ; 0.881      ;
; 0.112  ; datapaths:u1|product[0]      ; datapaths:u1|product[3]      ; clk          ; clk         ; 1.000        ; -0.038     ; 0.857      ;
; 0.183  ; datapaths:u1|product[0]      ; datapaths:u1|product[7]      ; clk          ; clk         ; 1.000        ; -0.038     ; 0.786      ;
; 0.214  ; controller:u2|state          ; controller:u2|count[0]       ; clk          ; clk         ; 1.000        ; -0.024     ; 0.769      ;
; 0.237  ; controller:u2|count[1]       ; controller:u2|count[0]       ; clk          ; clk         ; 1.000        ; -0.024     ; 0.746      ;
; 0.262  ; controller:u2|count[1]       ; controller:u2|state          ; clk          ; clk         ; 1.000        ; -0.024     ; 0.721      ;
; 0.278  ; datapaths:u1|product[0]      ; datapaths:u1|product[5]      ; clk          ; clk         ; 1.000        ; -0.026     ; 0.703      ;
; 0.279  ; datapaths:u1|product[0]      ; datapaths:u1|product[4]      ; clk          ; clk         ; 1.000        ; -0.026     ; 0.702      ;
; 0.374  ; controller:u2|count[0]       ; controller:u2|state          ; clk          ; clk         ; 1.000        ; -0.024     ; 0.609      ;
; 0.401  ; datapaths:u1|product[3]      ; datapaths:u1|product[2]      ; clk          ; clk         ; 1.000        ; -0.058     ; 0.548      ;
; 0.408  ; datapaths:u1|product[0]      ; datapaths:u1|product[6]      ; clk          ; clk         ; 1.000        ; -0.026     ; 0.573      ;
; 0.441  ; datapaths:u1|product[2]      ; datapaths:u1|product[1]      ; clk          ; clk         ; 1.000        ; -0.026     ; 0.540      ;
; 0.595  ; datapaths:u1|product[1]      ; datapaths:u1|product[0]      ; clk          ; clk         ; 1.000        ; -0.026     ; 0.386      ;
; 0.626  ; controller:u2|state          ; controller:u2|state          ; clk          ; clk         ; 1.000        ; -0.022     ; 0.359      ;
; 0.626  ; controller:u2|count[0]       ; controller:u2|count[0]       ; clk          ; clk         ; 1.000        ; -0.022     ; 0.359      ;
+--------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                          ;
+-------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; 0.201 ; controller:u2|state          ; controller:u2|state          ; clk          ; clk         ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; controller:u2|count[0]       ; controller:u2|count[0]       ; clk          ; clk         ; 0.000        ; 0.022      ; 0.307      ;
; 0.216 ; datapaths:u1|product[1]      ; datapaths:u1|product[0]      ; clk          ; clk         ; 0.000        ; 0.026      ; 0.326      ;
; 0.274 ; datapaths:u1|product[6]      ; datapaths:u1|product[5]      ; clk          ; clk         ; 0.000        ; 0.026      ; 0.384      ;
; 0.318 ; datapaths:u1|product[2]      ; datapaths:u1|product[1]      ; clk          ; clk         ; 0.000        ; 0.026      ; 0.428      ;
; 0.320 ; datapaths:u1|product[0]      ; datapaths:u1|product[7]      ; clk          ; clk         ; 0.000        ; 0.058      ; 0.462      ;
; 0.339 ; datapaths:u1|product[5]      ; datapaths:u1|product[4]      ; clk          ; clk         ; 0.000        ; 0.026      ; 0.449      ;
; 0.347 ; datapaths:u1|product[3]      ; datapaths:u1|product[2]      ; clk          ; clk         ; 0.000        ; 0.038      ; 0.469      ;
; 0.376 ; datapaths:u1|product[7]      ; datapaths:u1|product[6]      ; clk          ; clk         ; 0.000        ; 0.038      ; 0.498      ;
; 0.397 ; controller:u2|state          ; datapaths:u1|product[1]      ; clk          ; clk         ; 0.000        ; 0.038      ; 0.519      ;
; 0.405 ; controller:u2|count[0]       ; controller:u2|state          ; clk          ; clk         ; 0.000        ; 0.024      ; 0.513      ;
; 0.410 ; datapaths:u1|product[0]      ; datapaths:u1|product[6]      ; clk          ; clk         ; 0.000        ; 0.026      ; 0.520      ;
; 0.453 ; controller:u2|state          ; datapaths:u1|product[2]      ; clk          ; clk         ; 0.000        ; 0.038      ; 0.575      ;
; 0.461 ; controller:u2|state          ; datapaths:u1|product[0]      ; clk          ; clk         ; 0.000        ; 0.038      ; 0.583      ;
; 0.474 ; datapaths:u1|product[7]      ; datapaths:u1|product[7]      ; clk          ; clk         ; 0.000        ; 0.024      ; 0.582      ;
; 0.486 ; controller:u2|count[1]       ; controller:u2|count[0]       ; clk          ; clk         ; 0.000        ; 0.024      ; 0.594      ;
; 0.494 ; controller:u2|count[1]       ; controller:u2|state          ; clk          ; clk         ; 0.000        ; 0.024      ; 0.602      ;
; 0.521 ; controller:u2|state          ; datapaths:u1|product[7]      ; clk          ; clk         ; 0.000        ; 0.024      ; 0.629      ;
; 0.523 ; controller:u2|state          ; controller:u2|count[0]       ; clk          ; clk         ; 0.000        ; 0.024      ; 0.631      ;
; 0.528 ; datapaths:u1|product[0]      ; datapaths:u1|product[4]      ; clk          ; clk         ; 0.000        ; 0.026      ; 0.638      ;
; 0.529 ; datapaths:u1|product[0]      ; datapaths:u1|product[5]      ; clk          ; clk         ; 0.000        ; 0.026      ; 0.639      ;
; 0.562 ; controller:u2|state          ; datapaths:u1|product[6]      ; clk          ; clk         ; 0.000        ; 0.038      ; 0.684      ;
; 0.583 ; datapaths:u1|product[0]      ; datapaths:u1|product[3]      ; clk          ; clk         ; 0.000        ; 0.058      ; 0.725      ;
; 0.587 ; datapaths:u1|product[4]      ; datapaths:u1|product[3]      ; clk          ; clk         ; 0.000        ; 0.058      ; 0.729      ;
; 0.590 ; datapaths:u1|multiplicand[3] ; datapaths:u1|product[7]      ; clk          ; clk         ; 0.000        ; 0.045      ; 0.719      ;
; 0.638 ; datapaths:u1|multiplicand[1] ; datapaths:u1|product[4]      ; clk          ; clk         ; 0.000        ; 0.055      ; 0.777      ;
; 0.649 ; datapaths:u1|multiplicand[2] ; datapaths:u1|product[5]      ; clk          ; clk         ; 0.000        ; 0.055      ; 0.788      ;
; 0.661 ; controller:u2|state          ; datapaths:u1|product[4]      ; clk          ; clk         ; 0.000        ; 0.038      ; 0.783      ;
; 0.662 ; controller:u2|state          ; datapaths:u1|product[5]      ; clk          ; clk         ; 0.000        ; 0.038      ; 0.784      ;
; 0.679 ; controller:u2|state          ; datapaths:u1|product[3]      ; clk          ; clk         ; 0.000        ; 0.024      ; 0.787      ;
; 0.680 ; controller:u2|count[1]       ; controller:u2|count[1]       ; clk          ; clk         ; 0.000        ; 0.022      ; 0.786      ;
; 0.700 ; datapaths:u1|product[3]      ; datapaths:u1|product[3]      ; clk          ; clk         ; 0.000        ; 0.024      ; 0.808      ;
; 0.712 ; controller:u2|count[0]       ; datapaths:u1|product[5]      ; clk          ; clk         ; 0.000        ; 0.038      ; 0.834      ;
; 0.714 ; datapaths:u1|multiplicand[3] ; datapaths:u1|product[6]      ; clk          ; clk         ; 0.000        ; 0.055      ; 0.853      ;
; 0.736 ; datapaths:u1|product[6]      ; datapaths:u1|product[7]      ; clk          ; clk         ; 0.000        ; 0.058      ; 0.878      ;
; 0.739 ; datapaths:u1|product[5]      ; datapaths:u1|product[7]      ; clk          ; clk         ; 0.000        ; 0.058      ; 0.881      ;
; 0.752 ; controller:u2|count[1]       ; datapaths:u1|product[7]      ; clk          ; clk         ; 0.000        ; 0.024      ; 0.860      ;
; 0.763 ; datapaths:u1|product[4]      ; datapaths:u1|product[4]      ; clk          ; clk         ; 0.000        ; 0.026      ; 0.873      ;
; 0.768 ; controller:u2|count[0]       ; datapaths:u1|product[7]      ; clk          ; clk         ; 0.000        ; 0.024      ; 0.876      ;
; 0.773 ; controller:u2|count[0]       ; controller:u2|count[1]       ; clk          ; clk         ; 0.000        ; 0.024      ; 0.881      ;
; 0.780 ; datapaths:u1|product[5]      ; datapaths:u1|product[5]      ; clk          ; clk         ; 0.000        ; 0.026      ; 0.890      ;
; 0.786 ; datapaths:u1|multiplicand[0] ; datapaths:u1|product[4]      ; clk          ; clk         ; 0.000        ; 0.055      ; 0.925      ;
; 0.794 ; datapaths:u1|product[4]      ; datapaths:u1|product[7]      ; clk          ; clk         ; 0.000        ; 0.058      ; 0.936      ;
; 0.795 ; datapaths:u1|multiplicand[2] ; datapaths:u1|product[7]      ; clk          ; clk         ; 0.000        ; 0.045      ; 0.924      ;
; 0.796 ; datapaths:u1|multiplicand[0] ; datapaths:u1|product[3]      ; clk          ; clk         ; 0.000        ; 0.045      ; 0.925      ;
; 0.797 ; controller:u2|count[1]       ; datapaths:u1|product[4]      ; clk          ; clk         ; 0.000        ; 0.038      ; 0.919      ;
; 0.806 ; datapaths:u1|multiplicand[1] ; datapaths:u1|product[5]      ; clk          ; clk         ; 0.000        ; 0.055      ; 0.945      ;
; 0.807 ; controller:u2|state          ; controller:u2|count[1]       ; clk          ; clk         ; 0.000        ; 0.024      ; 0.915      ;
; 0.807 ; datapaths:u1|multiplicand[1] ; datapaths:u1|product[7]      ; clk          ; clk         ; 0.000        ; 0.045      ; 0.936      ;
; 0.809 ; controller:u2|count[0]       ; datapaths:u1|product[4]      ; clk          ; clk         ; 0.000        ; 0.038      ; 0.931      ;
; 0.821 ; controller:u2|count[1]       ; datapaths:u1|product[5]      ; clk          ; clk         ; 0.000        ; 0.038      ; 0.943      ;
; 0.835 ; datapaths:u1|product[4]      ; datapaths:u1|product[5]      ; clk          ; clk         ; 0.000        ; 0.026      ; 0.945      ;
; 0.841 ; datapaths:u1|product[6]      ; datapaths:u1|product[6]      ; clk          ; clk         ; 0.000        ; 0.026      ; 0.951      ;
; 0.844 ; datapaths:u1|product[5]      ; datapaths:u1|product[6]      ; clk          ; clk         ; 0.000        ; 0.026      ; 0.954      ;
; 0.858 ; datapaths:u1|multiplicand[2] ; datapaths:u1|product[6]      ; clk          ; clk         ; 0.000        ; 0.055      ; 0.997      ;
; 0.858 ; datapaths:u1|multiplicand[0] ; datapaths:u1|product[5]      ; clk          ; clk         ; 0.000        ; 0.055      ; 0.997      ;
; 0.859 ; datapaths:u1|multiplicand[0] ; datapaths:u1|product[7]      ; clk          ; clk         ; 0.000        ; 0.045      ; 0.988      ;
; 0.863 ; controller:u2|count[0]       ; datapaths:u1|product[3]      ; clk          ; clk         ; 0.000        ; 0.024      ; 0.971      ;
; 0.870 ; datapaths:u1|multiplicand[1] ; datapaths:u1|product[6]      ; clk          ; clk         ; 0.000        ; 0.055      ; 1.009      ;
; 0.872 ; controller:u2|count[1]       ; datapaths:u1|product[6]      ; clk          ; clk         ; 0.000        ; 0.038      ; 0.994      ;
; 0.888 ; controller:u2|count[0]       ; datapaths:u1|product[6]      ; clk          ; clk         ; 0.000        ; 0.038      ; 1.010      ;
; 0.899 ; datapaths:u1|product[4]      ; datapaths:u1|product[6]      ; clk          ; clk         ; 0.000        ; 0.026      ; 1.009      ;
; 0.922 ; datapaths:u1|multiplicand[0] ; datapaths:u1|product[6]      ; clk          ; clk         ; 0.000        ; 0.055      ; 1.061      ;
; 0.972 ; controller:u2|count[1]       ; datapaths:u1|product[3]      ; clk          ; clk         ; 0.000        ; 0.024      ; 1.080      ;
; 1.097 ; controller:u2|state          ; datapaths:u1|multiplicand[0] ; clk          ; clk         ; 0.000        ; 0.010      ; 1.191      ;
; 1.097 ; controller:u2|state          ; datapaths:u1|multiplicand[1] ; clk          ; clk         ; 0.000        ; 0.010      ; 1.191      ;
; 1.097 ; controller:u2|state          ; datapaths:u1|multiplicand[2] ; clk          ; clk         ; 0.000        ; 0.010      ; 1.191      ;
; 1.097 ; controller:u2|state          ; datapaths:u1|multiplicand[3] ; clk          ; clk         ; 0.000        ; 0.010      ; 1.191      ;
+-------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                               ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; controller:u2|count[0]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; controller:u2|count[1]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; controller:u2|state          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; datapaths:u1|multiplicand[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; datapaths:u1|multiplicand[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; datapaths:u1|multiplicand[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; datapaths:u1|multiplicand[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; datapaths:u1|product[0]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; datapaths:u1|product[1]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; datapaths:u1|product[2]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; datapaths:u1|product[3]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; datapaths:u1|product[4]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; datapaths:u1|product[5]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; datapaths:u1|product[6]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; datapaths:u1|product[7]      ;
; -0.115 ; 0.069        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; controller:u2|count[0]       ;
; -0.115 ; 0.069        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; controller:u2|count[1]       ;
; -0.115 ; 0.069        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; controller:u2|state          ;
; -0.115 ; 0.069        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; datapaths:u1|product[3]      ;
; -0.115 ; 0.069        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; datapaths:u1|product[7]      ;
; -0.112 ; 0.072        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; datapaths:u1|product[0]      ;
; -0.112 ; 0.072        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; datapaths:u1|product[1]      ;
; -0.112 ; 0.072        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; datapaths:u1|product[2]      ;
; -0.112 ; 0.072        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; datapaths:u1|product[4]      ;
; -0.112 ; 0.072        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; datapaths:u1|product[5]      ;
; -0.112 ; 0.072        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; datapaths:u1|product[6]      ;
; -0.105 ; 0.079        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; datapaths:u1|multiplicand[0] ;
; -0.105 ; 0.079        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; datapaths:u1|multiplicand[1] ;
; -0.105 ; 0.079        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; datapaths:u1|multiplicand[2] ;
; -0.105 ; 0.079        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; datapaths:u1|multiplicand[3] ;
; 0.065  ; 0.065        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u1|product[3]|clk            ;
; 0.065  ; 0.065        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u1|product[7]|clk            ;
; 0.065  ; 0.065        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u2|count[0]|clk              ;
; 0.065  ; 0.065        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u2|count[1]|clk              ;
; 0.065  ; 0.065        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u2|state|clk                 ;
; 0.068  ; 0.068        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u1|product[0]|clk            ;
; 0.068  ; 0.068        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u1|product[1]|clk            ;
; 0.068  ; 0.068        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u1|product[2]|clk            ;
; 0.068  ; 0.068        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u1|product[4]|clk            ;
; 0.068  ; 0.068        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u1|product[5]|clk            ;
; 0.068  ; 0.068        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u1|product[6]|clk            ;
; 0.075  ; 0.075        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u1|multiplicand[0]|clk       ;
; 0.075  ; 0.075        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u1|multiplicand[1]|clk       ;
; 0.075  ; 0.075        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u1|multiplicand[2]|clk       ;
; 0.075  ; 0.075        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u1|multiplicand[3]|clk       ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i                  ;
; 0.702  ; 0.918        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; datapaths:u1|multiplicand[0] ;
; 0.702  ; 0.918        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; datapaths:u1|multiplicand[1] ;
; 0.702  ; 0.918        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; datapaths:u1|multiplicand[2] ;
; 0.702  ; 0.918        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; datapaths:u1|multiplicand[3] ;
; 0.710  ; 0.926        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; datapaths:u1|product[0]      ;
; 0.710  ; 0.926        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; datapaths:u1|product[1]      ;
; 0.710  ; 0.926        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; datapaths:u1|product[2]      ;
; 0.710  ; 0.926        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; datapaths:u1|product[4]      ;
; 0.710  ; 0.926        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; datapaths:u1|product[5]      ;
; 0.710  ; 0.926        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; datapaths:u1|product[6]      ;
; 0.713  ; 0.929        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; controller:u2|count[0]       ;
; 0.713  ; 0.929        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; controller:u2|count[1]       ;
; 0.713  ; 0.929        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; controller:u2|state          ;
; 0.713  ; 0.929        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; datapaths:u1|product[3]      ;
; 0.713  ; 0.929        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; datapaths:u1|product[7]      ;
; 0.880  ; 0.880        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|o                  ;
; 0.924  ; 0.924        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u1|multiplicand[0]|clk       ;
; 0.924  ; 0.924        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u1|multiplicand[1]|clk       ;
; 0.924  ; 0.924        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u1|multiplicand[2]|clk       ;
; 0.924  ; 0.924        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u1|multiplicand[3]|clk       ;
; 0.932  ; 0.932        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u1|product[0]|clk            ;
; 0.932  ; 0.932        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u1|product[1]|clk            ;
; 0.932  ; 0.932        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u1|product[2]|clk            ;
; 0.932  ; 0.932        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u1|product[4]|clk            ;
; 0.932  ; 0.932        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u1|product[5]|clk            ;
; 0.932  ; 0.932        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u1|product[6]|clk            ;
; 0.935  ; 0.935        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u1|product[3]|clk            ;
; 0.935  ; 0.935        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u1|product[7]|clk            ;
; 0.935  ; 0.935        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u2|count[0]|clk              ;
; 0.935  ; 0.935        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u2|count[1]|clk              ;
; 0.935  ; 0.935        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u2|state|clk                 ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; start     ; clk        ; 2.335 ; 3.067 ; Rise       ; clk             ;
; word1[*]  ; clk        ; 1.924 ; 2.663 ; Rise       ; clk             ;
;  word1[0] ; clk        ; 1.645 ; 2.297 ; Rise       ; clk             ;
;  word1[1] ; clk        ; 1.488 ; 2.126 ; Rise       ; clk             ;
;  word1[2] ; clk        ; 1.533 ; 2.169 ; Rise       ; clk             ;
;  word1[3] ; clk        ; 1.924 ; 2.663 ; Rise       ; clk             ;
; word2[*]  ; clk        ; 2.326 ; 3.107 ; Rise       ; clk             ;
;  word2[0] ; clk        ; 1.566 ; 2.218 ; Rise       ; clk             ;
;  word2[1] ; clk        ; 1.489 ; 2.147 ; Rise       ; clk             ;
;  word2[2] ; clk        ; 1.615 ; 2.276 ; Rise       ; clk             ;
;  word2[3] ; clk        ; 2.326 ; 3.107 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; start     ; clk        ; -1.202 ; -1.842 ; Rise       ; clk             ;
; word1[*]  ; clk        ; -1.269 ; -1.899 ; Rise       ; clk             ;
;  word1[0] ; clk        ; -1.419 ; -2.062 ; Rise       ; clk             ;
;  word1[1] ; clk        ; -1.269 ; -1.899 ; Rise       ; clk             ;
;  word1[2] ; clk        ; -1.313 ; -1.940 ; Rise       ; clk             ;
;  word1[3] ; clk        ; -1.688 ; -2.412 ; Rise       ; clk             ;
; word2[*]  ; clk        ; -1.265 ; -1.906 ; Rise       ; clk             ;
;  word2[0] ; clk        ; -1.319 ; -1.954 ; Rise       ; clk             ;
;  word2[1] ; clk        ; -1.265 ; -1.906 ; Rise       ; clk             ;
;  word2[2] ; clk        ; -1.367 ; -2.010 ; Rise       ; clk             ;
;  word2[3] ; clk        ; -2.004 ; -2.755 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; product[*]  ; clk        ; 5.447 ; 5.835 ; Rise       ; clk             ;
;  product[0] ; clk        ; 4.235 ; 4.461 ; Rise       ; clk             ;
;  product[1] ; clk        ; 4.913 ; 5.211 ; Rise       ; clk             ;
;  product[2] ; clk        ; 4.724 ; 4.988 ; Rise       ; clk             ;
;  product[3] ; clk        ; 4.019 ; 4.217 ; Rise       ; clk             ;
;  product[4] ; clk        ; 4.721 ; 5.013 ; Rise       ; clk             ;
;  product[5] ; clk        ; 4.800 ; 5.106 ; Rise       ; clk             ;
;  product[6] ; clk        ; 5.447 ; 5.835 ; Rise       ; clk             ;
;  product[7] ; clk        ; 5.212 ; 5.529 ; Rise       ; clk             ;
; ready       ; clk        ; 4.301 ; 4.105 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; product[*]  ; clk        ; 3.877 ; 4.068 ; Rise       ; clk             ;
;  product[0] ; clk        ; 4.087 ; 4.305 ; Rise       ; clk             ;
;  product[1] ; clk        ; 4.735 ; 5.022 ; Rise       ; clk             ;
;  product[2] ; clk        ; 4.554 ; 4.808 ; Rise       ; clk             ;
;  product[3] ; clk        ; 3.877 ; 4.068 ; Rise       ; clk             ;
;  product[4] ; clk        ; 4.551 ; 4.832 ; Rise       ; clk             ;
;  product[5] ; clk        ; 4.627 ; 4.922 ; Rise       ; clk             ;
;  product[6] ; clk        ; 5.249 ; 5.622 ; Rise       ; clk             ;
;  product[7] ; clk        ; 5.024 ; 5.329 ; Rise       ; clk             ;
; ready       ; clk        ; 4.149 ; 3.961 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+----+-------+-------+----+
; Input Port ; Output Port ; RR ; RF    ; FR    ; FF ;
+------------+-------------+----+-------+-------+----+
; reset      ; ready       ;    ; 4.842 ; 5.595 ;    ;
+------------+-------------+----+-------+-------+----+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+----+-------+-------+----+
; Input Port ; Output Port ; RR ; RF    ; FR    ; FF ;
+------------+-------------+----+-------+-------+----+
; reset      ; ready       ;    ; 4.638 ; 5.369 ;    ;
+------------+-------------+----+-------+-------+----+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -2.391  ; 0.201 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -2.391  ; 0.201 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -23.058 ; 0.0   ; 0.0      ; 0.0     ; -22.275             ;
;  clk             ; -23.058 ; 0.000 ; N/A      ; N/A     ; -22.275             ;
+------------------+---------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; start     ; clk        ; 4.595 ; 4.984 ; Rise       ; clk             ;
; word1[*]  ; clk        ; 3.594 ; 4.111 ; Rise       ; clk             ;
;  word1[0] ; clk        ; 3.090 ; 3.443 ; Rise       ; clk             ;
;  word1[1] ; clk        ; 2.775 ; 3.167 ; Rise       ; clk             ;
;  word1[2] ; clk        ; 2.834 ; 3.225 ; Rise       ; clk             ;
;  word1[3] ; clk        ; 3.594 ; 4.111 ; Rise       ; clk             ;
; word2[*]  ; clk        ; 4.498 ; 4.933 ; Rise       ; clk             ;
;  word2[0] ; clk        ; 2.907 ; 3.286 ; Rise       ; clk             ;
;  word2[1] ; clk        ; 2.692 ; 3.092 ; Rise       ; clk             ;
;  word2[2] ; clk        ; 2.998 ; 3.384 ; Rise       ; clk             ;
;  word2[3] ; clk        ; 4.498 ; 4.933 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; start     ; clk        ; -1.202 ; -1.842 ; Rise       ; clk             ;
; word1[*]  ; clk        ; -1.269 ; -1.899 ; Rise       ; clk             ;
;  word1[0] ; clk        ; -1.419 ; -2.062 ; Rise       ; clk             ;
;  word1[1] ; clk        ; -1.269 ; -1.899 ; Rise       ; clk             ;
;  word1[2] ; clk        ; -1.313 ; -1.940 ; Rise       ; clk             ;
;  word1[3] ; clk        ; -1.688 ; -2.412 ; Rise       ; clk             ;
; word2[*]  ; clk        ; -1.265 ; -1.906 ; Rise       ; clk             ;
;  word2[0] ; clk        ; -1.319 ; -1.954 ; Rise       ; clk             ;
;  word2[1] ; clk        ; -1.265 ; -1.906 ; Rise       ; clk             ;
;  word2[2] ; clk        ; -1.367 ; -2.010 ; Rise       ; clk             ;
;  word2[3] ; clk        ; -2.004 ; -2.755 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; product[*]  ; clk        ; 10.801 ; 10.843 ; Rise       ; clk             ;
;  product[0] ; clk        ; 8.339  ; 8.424  ; Rise       ; clk             ;
;  product[1] ; clk        ; 9.803  ; 9.783  ; Rise       ; clk             ;
;  product[2] ; clk        ; 9.448  ; 9.397  ; Rise       ; clk             ;
;  product[3] ; clk        ; 7.937  ; 8.026  ; Rise       ; clk             ;
;  product[4] ; clk        ; 9.430  ; 9.449  ; Rise       ; clk             ;
;  product[5] ; clk        ; 9.586  ; 9.628  ; Rise       ; clk             ;
;  product[6] ; clk        ; 10.801 ; 10.843 ; Rise       ; clk             ;
;  product[7] ; clk        ; 10.378 ; 10.289 ; Rise       ; clk             ;
; ready       ; clk        ; 8.246  ; 8.217  ; Rise       ; clk             ;
+-------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; product[*]  ; clk        ; 3.877 ; 4.068 ; Rise       ; clk             ;
;  product[0] ; clk        ; 4.087 ; 4.305 ; Rise       ; clk             ;
;  product[1] ; clk        ; 4.735 ; 5.022 ; Rise       ; clk             ;
;  product[2] ; clk        ; 4.554 ; 4.808 ; Rise       ; clk             ;
;  product[3] ; clk        ; 3.877 ; 4.068 ; Rise       ; clk             ;
;  product[4] ; clk        ; 4.551 ; 4.832 ; Rise       ; clk             ;
;  product[5] ; clk        ; 4.627 ; 4.922 ; Rise       ; clk             ;
;  product[6] ; clk        ; 5.249 ; 5.622 ; Rise       ; clk             ;
;  product[7] ; clk        ; 5.024 ; 5.329 ; Rise       ; clk             ;
; ready       ; clk        ; 4.149 ; 3.961 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------+
; Progagation Delay                                  ;
+------------+-------------+----+-------+-------+----+
; Input Port ; Output Port ; RR ; RF    ; FR    ; FF ;
+------------+-------------+----+-------+-------+----+
; reset      ; ready       ;    ; 9.457 ; 9.790 ;    ;
+------------+-------------+----+-------+-------+----+


+----------------------------------------------------+
; Minimum Progagation Delay                          ;
+------------+-------------+----+-------+-------+----+
; Input Port ; Output Port ; RR ; RF    ; FR    ; FF ;
+------------+-------------+----+-------+-------+----+
; reset      ; ready       ;    ; 4.638 ; 5.369 ;    ;
+------------+-------------+----+-------+-------+----+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; product[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; product[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; product[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; product[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; product[4]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; product[5]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; product[6]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; product[7]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ready         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; reset                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; word2[0]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; start                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; word2[1]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; word2[2]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; word2[3]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; word1[0]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; word1[1]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; word1[2]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; word1[3]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; product[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; product[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; product[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; product[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; product[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; product[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; product[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; product[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ready         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; product[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; product[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; product[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; product[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; product[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; product[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; product[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; product[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ready         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; product[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; product[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; product[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; product[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; product[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; product[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; product[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; product[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ready         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 137      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 137      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 10    ; 10   ;
; Unconstrained Input Port Paths  ; 39    ; 39   ;
; Unconstrained Output Ports      ; 9     ; 9    ;
; Unconstrained Output Port Paths ; 10    ; 10   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Wed Nov 17 11:19:50 2021
Info: Command: quartus_sta smul -c smul
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'smul.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.391
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.391       -23.058 clk 
Info (332146): Worst-case hold slack is 0.440
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.440         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -22.275 clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.070
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.070       -19.653 clk 
Info (332146): Worst-case hold slack is 0.387
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.387         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -22.275 clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.642
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.642        -3.828 clk 
Info (332146): Worst-case hold slack is 0.201
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.201         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -19.667 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4651 megabytes
    Info: Processing ended: Wed Nov 17 11:19:51 2021
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


