<center>
**Implementacja fizyczna układów cyfrowych**
Architektura komputerów 2
Projekt
</center>
Celem projektu  jest  synteza  logiczna  fizyczna 6-bitowego 
sumatora prefiksowego z wykorzystaniem narzedzi Yosys/Qflow.
