`timescale 1ns / 1ns

module tb_dc();

//моделируем тактовую частоту
reg clk;
initial clk=0;
always
  #5 clk=~clk;

//сделаем 4х битный счетчик
reg [3:0]cnt;
initial cnt=0;
always @(posedge clk)
  cnt = cnt+1;

//моделируем провода подключенные к каждому из сегментов индикатора
wire seg0,seg1,seg2,seg3,seg4,seg5,seg6;

//вставляем в тестбенч экземпляр дешифратора
indicator16 indic(
  .code(cnt),
  .segments( {seg6,seg5,seg4,seg3,seg2,seg1,seg0} )
);

initial
begin
  //объявляем генерируемый Waveform файл
  $dumpfile("out.vcd");
  $dumpvars(0,test16);
  #200 $finish;
end

endmodule