TimeQuest Timing Analyzer report for check
Fri May 22 01:12:59 2015
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'FIFO:FIFO_instant|clock'
 12. Slow Model Setup: 'CLKPLL_inst|altpll_component|pll|clk[0]'
 13. Slow Model Setup: 'SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2]'
 14. Slow Model Setup: 'CLK_312k5HZ[6]'
 15. Slow Model Hold: 'CLK_312k5HZ[6]'
 16. Slow Model Hold: 'SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2]'
 17. Slow Model Hold: 'FIFO:FIFO_instant|clock'
 18. Slow Model Hold: 'CLKPLL_inst|altpll_component|pll|clk[0]'
 19. Slow Model Recovery: 'FIFO:FIFO_instant|clock'
 20. Slow Model Removal: 'FIFO:FIFO_instant|clock'
 21. Slow Model Minimum Pulse Width: 'FIFO:FIFO_instant|clock'
 22. Slow Model Minimum Pulse Width: 'SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2]'
 23. Slow Model Minimum Pulse Width: 'CLK_312k5HZ[6]'
 24. Slow Model Minimum Pulse Width: 'iCLK_50'
 25. Slow Model Minimum Pulse Width: 'CLKPLL_inst|altpll_component|pll|clk[0]'
 26. Setup Times
 27. Hold Times
 28. Clock to Output Times
 29. Minimum Clock to Output Times
 30. Fast Model Setup Summary
 31. Fast Model Hold Summary
 32. Fast Model Recovery Summary
 33. Fast Model Removal Summary
 34. Fast Model Minimum Pulse Width Summary
 35. Fast Model Setup: 'FIFO:FIFO_instant|clock'
 36. Fast Model Setup: 'CLKPLL_inst|altpll_component|pll|clk[0]'
 37. Fast Model Setup: 'SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2]'
 38. Fast Model Setup: 'CLK_312k5HZ[6]'
 39. Fast Model Hold: 'SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2]'
 40. Fast Model Hold: 'FIFO:FIFO_instant|clock'
 41. Fast Model Hold: 'CLK_312k5HZ[6]'
 42. Fast Model Hold: 'CLKPLL_inst|altpll_component|pll|clk[0]'
 43. Fast Model Recovery: 'FIFO:FIFO_instant|clock'
 44. Fast Model Removal: 'FIFO:FIFO_instant|clock'
 45. Fast Model Minimum Pulse Width: 'FIFO:FIFO_instant|clock'
 46. Fast Model Minimum Pulse Width: 'SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2]'
 47. Fast Model Minimum Pulse Width: 'CLK_312k5HZ[6]'
 48. Fast Model Minimum Pulse Width: 'iCLK_50'
 49. Fast Model Minimum Pulse Width: 'CLKPLL_inst|altpll_component|pll|clk[0]'
 50. Setup Times
 51. Hold Times
 52. Clock to Output Times
 53. Minimum Clock to Output Times
 54. Multicorner Timing Analysis Summary
 55. Setup Times
 56. Hold Times
 57. Clock to Output Times
 58. Minimum Clock to Output Times
 59. Setup Transfers
 60. Hold Transfers
 61. Recovery Transfers
 62. Removal Transfers
 63. Report TCCS
 64. Report RSKM
 65. Unconstrained Paths
 66. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                       ;
+--------------------+--------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version ;
; Revision Name      ; check                                                              ;
; Device Family      ; Cyclone II                                                         ;
; Device Name        ; EP2C70F896C6                                                       ;
; Timing Models      ; Final                                                              ;
; Delay Model        ; Combined                                                           ;
; Rise/Fall Delays   ; Unavailable                                                        ;
+--------------------+--------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ; < 0.1%      ;
;     Processors 3-4         ;   0.0%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                     ;
+-----------------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+---------+-------------------------------------------+---------------------------------------------+
; Clock Name                              ; Type      ; Period ; Frequency  ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master  ; Source                                    ; Targets                                     ;
+-----------------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+---------+-------------------------------------------+---------------------------------------------+
; CLK_312k5HZ[6]                          ; Base      ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;         ;                                           ; { CLK_312k5HZ[6] }                          ;
; CLKPLL_inst|altpll_component|pll|clk[0] ; Generated ; 25.000 ; 40.0 MHz   ; 0.000 ; 12.500 ; 50.00      ; 5         ; 4           ;       ;        ;           ;            ; false    ; iCLK_50 ; CLKPLL_inst|altpll_component|pll|inclk[0] ; { CLKPLL_inst|altpll_component|pll|clk[0] } ;
; FIFO:FIFO_instant|clock                 ; Base      ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;         ;                                           ; { FIFO:FIFO_instant|clock }                 ;
; iCLK_50                                 ; Base      ; 20.000 ; 50.0 MHz   ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;         ;                                           ; { iCLK_50 }                                 ;
; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; Base      ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;         ;                                           ; { SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] } ;
+-----------------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+---------+-------------------------------------------+---------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                                                        ;
+------------+-----------------+-----------------------------------------+-------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                              ; Note                                                  ;
+------------+-----------------+-----------------------------------------+-------------------------------------------------------+
; 163.37 MHz ; 163.37 MHz      ; FIFO:FIFO_instant|clock                 ;                                                       ;
; 381.83 MHz ; 381.83 MHz      ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ;                                                       ;
; 400.32 MHz ; 400.32 MHz      ; CLK_312k5HZ[6]                          ;                                                       ;
; 523.29 MHz ; 500.0 MHz       ; CLKPLL_inst|altpll_component|pll|clk[0] ; limit due to high minimum pulse width violation (tch) ;
+------------+-----------------+-----------------------------------------+-------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------------------------------------+
; Slow Model Setup Summary                                         ;
+-----------------------------------------+--------+---------------+
; Clock                                   ; Slack  ; End Point TNS ;
+-----------------------------------------+--------+---------------+
; FIFO:FIFO_instant|clock                 ; -5.121 ; -4956.210     ;
; CLKPLL_inst|altpll_component|pll|clk[0] ; -2.145 ; -6.201        ;
; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; -1.619 ; -29.680       ;
; CLK_312k5HZ[6]                          ; -1.498 ; -14.432       ;
+-----------------------------------------+--------+---------------+


+------------------------------------------------------------------+
; Slow Model Hold Summary                                          ;
+-----------------------------------------+--------+---------------+
; Clock                                   ; Slack  ; End Point TNS ;
+-----------------------------------------+--------+---------------+
; CLK_312k5HZ[6]                          ; -1.303 ; -20.848       ;
; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; -1.213 ; -1.213        ;
; FIFO:FIFO_instant|clock                 ; -1.186 ; -10.272       ;
; CLKPLL_inst|altpll_component|pll|clk[0] ; -0.049 ; -0.057        ;
+-----------------------------------------+--------+---------------+


+-------------------------------------------------+
; Slow Model Recovery Summary                     ;
+-------------------------+-------+---------------+
; Clock                   ; Slack ; End Point TNS ;
+-------------------------+-------+---------------+
; FIFO:FIFO_instant|clock ; 0.965 ; 0.000         ;
+-------------------------+-------+---------------+


+--------------------------------------------------+
; Slow Model Removal Summary                       ;
+-------------------------+--------+---------------+
; Clock                   ; Slack  ; End Point TNS ;
+-------------------------+--------+---------------+
; FIFO:FIFO_instant|clock ; -1.212 ; -13.755       ;
+-------------------------+--------+---------------+


+------------------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                           ;
+-----------------------------------------+--------+---------------+
; Clock                                   ; Slack  ; End Point TNS ;
+-----------------------------------------+--------+---------------+
; FIFO:FIFO_instant|clock                 ; -1.627 ; -5722.912     ;
; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; -0.500 ; -25.000       ;
; CLK_312k5HZ[6]                          ; -0.500 ; -16.000       ;
; iCLK_50                                 ; 10.000 ; 0.000         ;
; CLKPLL_inst|altpll_component|pll|clk[0] ; 11.500 ; 0.000         ;
+-----------------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'FIFO:FIFO_instant|clock'                                                                                                                                                                                                    ;
+--------+--------------------------------------------------------------------------------------------------------------+---------------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                    ; To Node                   ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------------------------+---------------------------+-------------------------+-------------------------+--------------+------------+------------+
; -5.121 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a47~portb_address_reg0  ; FIFO:FIFO_instant|out[15] ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.086     ; 6.071      ;
; -5.121 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a47~portb_address_reg1  ; FIFO:FIFO_instant|out[15] ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.086     ; 6.071      ;
; -5.121 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a47~portb_address_reg2  ; FIFO:FIFO_instant|out[15] ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.086     ; 6.071      ;
; -5.121 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a47~portb_address_reg3  ; FIFO:FIFO_instant|out[15] ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.086     ; 6.071      ;
; -5.121 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a47~portb_address_reg4  ; FIFO:FIFO_instant|out[15] ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.086     ; 6.071      ;
; -5.121 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a47~portb_address_reg5  ; FIFO:FIFO_instant|out[15] ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.086     ; 6.071      ;
; -5.121 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a47~portb_address_reg6  ; FIFO:FIFO_instant|out[15] ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.086     ; 6.071      ;
; -5.121 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a47~portb_address_reg7  ; FIFO:FIFO_instant|out[15] ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.086     ; 6.071      ;
; -5.121 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a47~portb_address_reg8  ; FIFO:FIFO_instant|out[15] ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.086     ; 6.071      ;
; -5.121 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a47~portb_address_reg9  ; FIFO:FIFO_instant|out[15] ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.086     ; 6.071      ;
; -5.121 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a47~portb_address_reg10 ; FIFO:FIFO_instant|out[15] ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.086     ; 6.071      ;
; -5.121 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a47~portb_address_reg11 ; FIFO:FIFO_instant|out[15] ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.086     ; 6.071      ;
; -5.087 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a18~portb_address_reg0  ; FIFO:FIFO_instant|out[2]  ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.104     ; 6.019      ;
; -5.087 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a18~portb_address_reg1  ; FIFO:FIFO_instant|out[2]  ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.104     ; 6.019      ;
; -5.087 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a18~portb_address_reg2  ; FIFO:FIFO_instant|out[2]  ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.104     ; 6.019      ;
; -5.087 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a18~portb_address_reg3  ; FIFO:FIFO_instant|out[2]  ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.104     ; 6.019      ;
; -5.087 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a18~portb_address_reg4  ; FIFO:FIFO_instant|out[2]  ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.104     ; 6.019      ;
; -5.087 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a18~portb_address_reg5  ; FIFO:FIFO_instant|out[2]  ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.104     ; 6.019      ;
; -5.087 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a18~portb_address_reg6  ; FIFO:FIFO_instant|out[2]  ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.104     ; 6.019      ;
; -5.087 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a18~portb_address_reg7  ; FIFO:FIFO_instant|out[2]  ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.104     ; 6.019      ;
; -5.087 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a18~portb_address_reg8  ; FIFO:FIFO_instant|out[2]  ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.104     ; 6.019      ;
; -5.087 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a18~portb_address_reg9  ; FIFO:FIFO_instant|out[2]  ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.104     ; 6.019      ;
; -5.087 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a18~portb_address_reg10 ; FIFO:FIFO_instant|out[2]  ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.104     ; 6.019      ;
; -5.087 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a18~portb_address_reg11 ; FIFO:FIFO_instant|out[2]  ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.104     ; 6.019      ;
; -5.046 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a43~portb_address_reg0  ; FIFO:FIFO_instant|out[11] ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.089     ; 5.993      ;
; -5.046 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a43~portb_address_reg1  ; FIFO:FIFO_instant|out[11] ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.089     ; 5.993      ;
; -5.046 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a43~portb_address_reg2  ; FIFO:FIFO_instant|out[11] ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.089     ; 5.993      ;
; -5.046 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a43~portb_address_reg3  ; FIFO:FIFO_instant|out[11] ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.089     ; 5.993      ;
; -5.046 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a43~portb_address_reg4  ; FIFO:FIFO_instant|out[11] ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.089     ; 5.993      ;
; -5.046 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a43~portb_address_reg5  ; FIFO:FIFO_instant|out[11] ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.089     ; 5.993      ;
; -5.046 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a43~portb_address_reg6  ; FIFO:FIFO_instant|out[11] ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.089     ; 5.993      ;
; -5.046 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a43~portb_address_reg7  ; FIFO:FIFO_instant|out[11] ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.089     ; 5.993      ;
; -5.046 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a43~portb_address_reg8  ; FIFO:FIFO_instant|out[11] ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.089     ; 5.993      ;
; -5.046 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a43~portb_address_reg9  ; FIFO:FIFO_instant|out[11] ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.089     ; 5.993      ;
; -5.046 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a43~portb_address_reg10 ; FIFO:FIFO_instant|out[11] ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.089     ; 5.993      ;
; -5.046 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a43~portb_address_reg11 ; FIFO:FIFO_instant|out[11] ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.089     ; 5.993      ;
; -5.043 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a1~portb_address_reg0   ; FIFO:FIFO_instant|out[1]  ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.073     ; 6.006      ;
; -5.043 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a1~portb_address_reg1   ; FIFO:FIFO_instant|out[1]  ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.073     ; 6.006      ;
; -5.043 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a1~portb_address_reg2   ; FIFO:FIFO_instant|out[1]  ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.073     ; 6.006      ;
; -5.043 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a1~portb_address_reg3   ; FIFO:FIFO_instant|out[1]  ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.073     ; 6.006      ;
; -5.043 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a1~portb_address_reg4   ; FIFO:FIFO_instant|out[1]  ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.073     ; 6.006      ;
; -5.043 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a1~portb_address_reg5   ; FIFO:FIFO_instant|out[1]  ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.073     ; 6.006      ;
; -5.043 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a1~portb_address_reg6   ; FIFO:FIFO_instant|out[1]  ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.073     ; 6.006      ;
; -5.043 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a1~portb_address_reg7   ; FIFO:FIFO_instant|out[1]  ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.073     ; 6.006      ;
; -5.043 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a1~portb_address_reg8   ; FIFO:FIFO_instant|out[1]  ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.073     ; 6.006      ;
; -5.043 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a1~portb_address_reg9   ; FIFO:FIFO_instant|out[1]  ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.073     ; 6.006      ;
; -5.043 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a1~portb_address_reg10  ; FIFO:FIFO_instant|out[1]  ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.073     ; 6.006      ;
; -5.043 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a1~portb_address_reg11  ; FIFO:FIFO_instant|out[1]  ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.073     ; 6.006      ;
; -5.017 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a34~portb_address_reg0  ; FIFO:FIFO_instant|out[2]  ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.093     ; 5.960      ;
; -5.017 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a34~portb_address_reg1  ; FIFO:FIFO_instant|out[2]  ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.093     ; 5.960      ;
; -5.017 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a34~portb_address_reg2  ; FIFO:FIFO_instant|out[2]  ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.093     ; 5.960      ;
; -5.017 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a34~portb_address_reg3  ; FIFO:FIFO_instant|out[2]  ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.093     ; 5.960      ;
; -5.017 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a34~portb_address_reg4  ; FIFO:FIFO_instant|out[2]  ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.093     ; 5.960      ;
; -5.017 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a34~portb_address_reg5  ; FIFO:FIFO_instant|out[2]  ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.093     ; 5.960      ;
; -5.017 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a34~portb_address_reg6  ; FIFO:FIFO_instant|out[2]  ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.093     ; 5.960      ;
; -5.017 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a34~portb_address_reg7  ; FIFO:FIFO_instant|out[2]  ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.093     ; 5.960      ;
; -5.017 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a34~portb_address_reg8  ; FIFO:FIFO_instant|out[2]  ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.093     ; 5.960      ;
; -5.017 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a34~portb_address_reg9  ; FIFO:FIFO_instant|out[2]  ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.093     ; 5.960      ;
; -5.017 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a34~portb_address_reg10 ; FIFO:FIFO_instant|out[2]  ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.093     ; 5.960      ;
; -5.017 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a34~portb_address_reg11 ; FIFO:FIFO_instant|out[2]  ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.093     ; 5.960      ;
; -5.007 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a16~portb_address_reg0  ; FIFO:FIFO_instant|out[0]  ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.102     ; 5.941      ;
; -5.007 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a16~portb_address_reg1  ; FIFO:FIFO_instant|out[0]  ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.102     ; 5.941      ;
; -5.007 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a16~portb_address_reg2  ; FIFO:FIFO_instant|out[0]  ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.102     ; 5.941      ;
; -5.007 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a16~portb_address_reg3  ; FIFO:FIFO_instant|out[0]  ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.102     ; 5.941      ;
; -5.007 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a16~portb_address_reg4  ; FIFO:FIFO_instant|out[0]  ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.102     ; 5.941      ;
; -5.007 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a16~portb_address_reg5  ; FIFO:FIFO_instant|out[0]  ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.102     ; 5.941      ;
; -5.007 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a16~portb_address_reg6  ; FIFO:FIFO_instant|out[0]  ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.102     ; 5.941      ;
; -5.007 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a16~portb_address_reg7  ; FIFO:FIFO_instant|out[0]  ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.102     ; 5.941      ;
; -5.007 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a16~portb_address_reg8  ; FIFO:FIFO_instant|out[0]  ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.102     ; 5.941      ;
; -5.007 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a16~portb_address_reg9  ; FIFO:FIFO_instant|out[0]  ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.102     ; 5.941      ;
; -5.007 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a16~portb_address_reg10 ; FIFO:FIFO_instant|out[0]  ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.102     ; 5.941      ;
; -5.007 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a16~portb_address_reg11 ; FIFO:FIFO_instant|out[0]  ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.102     ; 5.941      ;
; -4.999 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a10~portb_address_reg0  ; FIFO:FIFO_instant|out[10] ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.094     ; 5.941      ;
; -4.999 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a10~portb_address_reg1  ; FIFO:FIFO_instant|out[10] ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.094     ; 5.941      ;
; -4.999 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a10~portb_address_reg2  ; FIFO:FIFO_instant|out[10] ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.094     ; 5.941      ;
; -4.999 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a10~portb_address_reg3  ; FIFO:FIFO_instant|out[10] ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.094     ; 5.941      ;
; -4.999 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a10~portb_address_reg4  ; FIFO:FIFO_instant|out[10] ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.094     ; 5.941      ;
; -4.999 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a10~portb_address_reg5  ; FIFO:FIFO_instant|out[10] ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.094     ; 5.941      ;
; -4.999 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a10~portb_address_reg6  ; FIFO:FIFO_instant|out[10] ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.094     ; 5.941      ;
; -4.999 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a10~portb_address_reg7  ; FIFO:FIFO_instant|out[10] ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.094     ; 5.941      ;
; -4.999 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a10~portb_address_reg8  ; FIFO:FIFO_instant|out[10] ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.094     ; 5.941      ;
; -4.999 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a10~portb_address_reg9  ; FIFO:FIFO_instant|out[10] ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.094     ; 5.941      ;
; -4.999 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a10~portb_address_reg10 ; FIFO:FIFO_instant|out[10] ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.094     ; 5.941      ;
; -4.999 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a10~portb_address_reg11 ; FIFO:FIFO_instant|out[10] ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.094     ; 5.941      ;
; -4.990 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a46~portb_address_reg0  ; FIFO:FIFO_instant|out[14] ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.088     ; 5.938      ;
; -4.990 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a46~portb_address_reg1  ; FIFO:FIFO_instant|out[14] ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.088     ; 5.938      ;
; -4.990 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a46~portb_address_reg2  ; FIFO:FIFO_instant|out[14] ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.088     ; 5.938      ;
; -4.990 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a46~portb_address_reg3  ; FIFO:FIFO_instant|out[14] ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.088     ; 5.938      ;
; -4.990 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a46~portb_address_reg4  ; FIFO:FIFO_instant|out[14] ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.088     ; 5.938      ;
; -4.990 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a46~portb_address_reg5  ; FIFO:FIFO_instant|out[14] ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.088     ; 5.938      ;
; -4.990 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a46~portb_address_reg6  ; FIFO:FIFO_instant|out[14] ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.088     ; 5.938      ;
; -4.990 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a46~portb_address_reg7  ; FIFO:FIFO_instant|out[14] ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.088     ; 5.938      ;
; -4.990 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a46~portb_address_reg8  ; FIFO:FIFO_instant|out[14] ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.088     ; 5.938      ;
; -4.990 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a46~portb_address_reg9  ; FIFO:FIFO_instant|out[14] ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.088     ; 5.938      ;
; -4.990 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a46~portb_address_reg10 ; FIFO:FIFO_instant|out[14] ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.088     ; 5.938      ;
; -4.990 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a46~portb_address_reg11 ; FIFO:FIFO_instant|out[14] ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.088     ; 5.938      ;
; -4.979 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a61~portb_address_reg0  ; FIFO:FIFO_instant|out[13] ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.085     ; 5.930      ;
; -4.979 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a61~portb_address_reg1  ; FIFO:FIFO_instant|out[13] ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.085     ; 5.930      ;
; -4.979 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a61~portb_address_reg2  ; FIFO:FIFO_instant|out[13] ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.085     ; 5.930      ;
; -4.979 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a61~portb_address_reg3  ; FIFO:FIFO_instant|out[13] ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.085     ; 5.930      ;
+--------+--------------------------------------------------------------------------------------------------------------+---------------------------+-------------------------+-------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLKPLL_inst|altpll_component|pll|clk[0]'                                                                                                                                                             ;
+--------+-----------------------------------------+-----------------------------------------+-----------------------------------------+-----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                               ; To Node                                 ; Launch Clock                            ; Latch Clock                             ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------+-----------------------------------------+-----------------------------------------+-----------------------------------------+--------------+------------+------------+
; -2.145 ; SPI_MASTER_UC:mbed_instant|FIN          ; SPI_ON                                  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 1.000        ; -2.200     ; 0.981      ;
; -2.029 ; FIFO:FIFO_instant|empty_reg             ; MBED_RDY                                ; FIFO:FIFO_instant|clock                 ; CLKPLL_inst|altpll_component|pll|clk[0] ; 1.000        ; -2.249     ; 0.816      ;
; -2.027 ; FIFO:FIFO_instant|empty_reg             ; manual_rd                               ; FIFO:FIFO_instant|clock                 ; CLKPLL_inst|altpll_component|pll|clk[0] ; 1.000        ; -2.249     ; 0.814      ;
; 0.027  ; CLK_312k5HZ[6]                          ; ff_1                                    ; CLK_312k5HZ[6]                          ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.500        ; 0.190      ; 0.949      ;
; 0.033  ; CLK_312k5HZ[6]                          ; CLK_312k5HZ[6]                          ; CLK_312k5HZ[6]                          ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.500        ; 0.190      ; 0.943      ;
; 0.034  ; CLK_312k5HZ[6]                          ; wr                                      ; CLK_312k5HZ[6]                          ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.500        ; 0.190      ; 0.942      ;
; 0.278  ; FIFO:FIFO_instant|clock                 ; FIFO:FIFO_instant|clock                 ; FIFO:FIFO_instant|clock                 ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.500        ; 0.149      ; 0.657      ;
; 0.319  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.500        ; 0.190      ; 0.657      ;
; 0.527  ; CLK_312k5HZ[6]                          ; ff_1                                    ; CLK_312k5HZ[6]                          ; CLKPLL_inst|altpll_component|pll|clk[0] ; 1.000        ; 0.190      ; 0.949      ;
; 0.533  ; CLK_312k5HZ[6]                          ; CLK_312k5HZ[6]                          ; CLK_312k5HZ[6]                          ; CLKPLL_inst|altpll_component|pll|clk[0] ; 1.000        ; 0.190      ; 0.943      ;
; 0.534  ; CLK_312k5HZ[6]                          ; wr                                      ; CLK_312k5HZ[6]                          ; CLKPLL_inst|altpll_component|pll|clk[0] ; 1.000        ; 0.190      ; 0.942      ;
; 0.778  ; FIFO:FIFO_instant|clock                 ; FIFO:FIFO_instant|clock                 ; FIFO:FIFO_instant|clock                 ; CLKPLL_inst|altpll_component|pll|clk[0] ; 1.000        ; 0.149      ; 0.657      ;
; 0.819  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 1.000        ; 0.190      ; 0.657      ;
; 23.089 ; CLK_312k5HZ[1]                          ; CLK_312k5HZ[6]                          ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 1.947      ;
; 23.160 ; CLK_312k5HZ[1]                          ; CLK_312k5HZ[5]                          ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 1.876      ;
; 23.231 ; CLK_312k5HZ[1]                          ; CLK_312k5HZ[4]                          ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 1.805      ;
; 23.302 ; CLK_312k5HZ[1]                          ; CLK_312k5HZ[3]                          ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 1.734      ;
; 23.306 ; CLK_312k5HZ[0]                          ; CLK_312k5HZ[6]                          ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 1.730      ;
; 23.340 ; CLK_312k5HZ[2]                          ; CLK_312k5HZ[6]                          ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 1.696      ;
; 23.373 ; CLK_312k5HZ[1]                          ; CLK_312k5HZ[2]                          ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 1.663      ;
; 23.377 ; CLK_312k5HZ[0]                          ; CLK_312k5HZ[5]                          ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 1.659      ;
; 23.411 ; CLK_312k5HZ[2]                          ; CLK_312k5HZ[5]                          ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 1.625      ;
; 23.447 ; CLK_312k5HZ[3]                          ; CLK_312k5HZ[6]                          ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 1.589      ;
; 23.448 ; CLK_312k5HZ[0]                          ; CLK_312k5HZ[4]                          ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 1.588      ;
; 23.481 ; CLK_312k5HZ[4]                          ; CLK_312k5HZ[6]                          ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 1.555      ;
; 23.482 ; CLK_312k5HZ[2]                          ; CLK_312k5HZ[4]                          ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 1.554      ;
; 23.488 ; CLK_312k5HZ[0]                          ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 1.548      ;
; 23.518 ; CLK_312k5HZ[3]                          ; CLK_312k5HZ[5]                          ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 1.518      ;
; 23.519 ; CLK_312k5HZ[0]                          ; CLK_312k5HZ[3]                          ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 1.517      ;
; 23.552 ; CLK_312k5HZ[5]                          ; CLK_312k5HZ[6]                          ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 1.484      ;
; 23.552 ; CLK_312k5HZ[4]                          ; CLK_312k5HZ[5]                          ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 1.484      ;
; 23.553 ; CLK_312k5HZ[2]                          ; CLK_312k5HZ[3]                          ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 1.483      ;
; 23.589 ; CLK_312k5HZ[3]                          ; CLK_312k5HZ[4]                          ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 1.447      ;
; 23.590 ; CLK_312k5HZ[0]                          ; CLK_312k5HZ[2]                          ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 1.446      ;
; 23.760 ; CLK_312k5HZ[1]                          ; CLK_312k5HZ[1]                          ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 1.276      ;
; 23.765 ; CLK_312k5HZ[1]                          ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 1.271      ;
; 23.804 ; MBED_RDY                                ; MBED_RDY_PREV                           ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; -0.002     ; 1.230      ;
; 23.804 ; MBED_RDY                                ; MBED_RDY_EDGE                           ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; -0.002     ; 1.230      ;
; 23.938 ; CLK_312k5HZ[5]                          ; CLK_312k5HZ[5]                          ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 1.098      ;
; 23.938 ; CLK_312k5HZ[4]                          ; CLK_312k5HZ[4]                          ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 1.098      ;
; 23.939 ; CLK_312k5HZ[2]                          ; CLK_312k5HZ[2]                          ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 1.097      ;
; 23.945 ; MBED_RDY_EDGE                           ; SPI_ON                                  ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 1.091      ;
; 23.972 ; CLK_312k5HZ[3]                          ; CLK_312k5HZ[3]                          ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 1.064      ;
; 23.973 ; CLK_312k5HZ[0]                          ; CLK_312k5HZ[1]                          ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 1.063      ;
; 24.018 ; MBED_RDY_PREV                           ; MBED_RDY_EDGE                           ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 1.018      ;
; 24.253 ; ff_1                                    ; wr                                      ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 0.783      ;
; 24.379 ; CLK_312k5HZ[0]                          ; CLK_312k5HZ[0]                          ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 0.657      ;
; 24.379 ; SPI_ON                                  ; SPI_ON                                  ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 0.657      ;
+--------+-----------------------------------------+-----------------------------------------+-----------------------------------------+-----------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2]'                                                                                                                                                             ;
+--------+-----------------------------------------+-----------------------------------------+-----------------------------------------+-----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                               ; To Node                                 ; Launch Clock                            ; Latch Clock                             ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------+-----------------------------------------+-----------------------------------------+-----------------------------------------+--------------+------------+------------+
; -1.619 ; SPI_MASTER_UC:mbed_instant|icounter[5]  ; SPI_MASTER_UC:mbed_instant|data_out[8]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 1.000        ; 0.022      ; 2.677      ;
; -1.590 ; SPI_MASTER_UC:mbed_instant|icounter[5]  ; SPI_MASTER_UC:mbed_instant|data_out[12] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 1.000        ; -0.014     ; 2.612      ;
; -1.590 ; SPI_MASTER_UC:mbed_instant|icounter[5]  ; SPI_MASTER_UC:mbed_instant|data_out[13] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 1.000        ; -0.014     ; 2.612      ;
; -1.590 ; SPI_MASTER_UC:mbed_instant|icounter[5]  ; SPI_MASTER_UC:mbed_instant|data_out[15] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 1.000        ; -0.014     ; 2.612      ;
; -1.589 ; SPI_MASTER_UC:mbed_instant|icounter[5]  ; SPI_MASTER_UC:mbed_instant|data_out[1]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 1.000        ; 0.004      ; 2.629      ;
; -1.589 ; SPI_MASTER_UC:mbed_instant|icounter[5]  ; SPI_MASTER_UC:mbed_instant|data_out[2]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 1.000        ; 0.004      ; 2.629      ;
; -1.509 ; SPI_MASTER_UC:mbed_instant|icounter[4]  ; SPI_MASTER_UC:mbed_instant|data_out[8]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 1.000        ; 0.022      ; 2.567      ;
; -1.498 ; SPI_MASTER_UC:mbed_instant|icounter[5]  ; SPI_MASTER_UC:mbed_instant|data_out[7]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 1.000        ; 0.007      ; 2.541      ;
; -1.480 ; SPI_MASTER_UC:mbed_instant|icounter[4]  ; SPI_MASTER_UC:mbed_instant|data_out[12] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 1.000        ; -0.014     ; 2.502      ;
; -1.480 ; SPI_MASTER_UC:mbed_instant|icounter[4]  ; SPI_MASTER_UC:mbed_instant|data_out[13] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 1.000        ; -0.014     ; 2.502      ;
; -1.480 ; SPI_MASTER_UC:mbed_instant|icounter[4]  ; SPI_MASTER_UC:mbed_instant|data_out[15] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 1.000        ; -0.014     ; 2.502      ;
; -1.479 ; SPI_MASTER_UC:mbed_instant|icounter[4]  ; SPI_MASTER_UC:mbed_instant|data_out[1]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 1.000        ; 0.004      ; 2.519      ;
; -1.479 ; SPI_MASTER_UC:mbed_instant|icounter[4]  ; SPI_MASTER_UC:mbed_instant|data_out[2]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 1.000        ; 0.004      ; 2.519      ;
; -1.409 ; SPI_MASTER_UC:mbed_instant|icounter[0]  ; SPI_MASTER_UC:mbed_instant|icounter[5]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 1.000        ; 0.000      ; 2.445      ;
; -1.388 ; SPI_MASTER_UC:mbed_instant|icounter[4]  ; SPI_MASTER_UC:mbed_instant|data_out[7]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 1.000        ; 0.007      ; 2.431      ;
; -1.378 ; SPI_MASTER_UC:mbed_instant|CSbar        ; SPI_MASTER_UC:mbed_instant|data_out[8]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 1.000        ; 0.022      ; 2.436      ;
; -1.376 ; SPI_MASTER_UC:mbed_instant|icounter[5]  ; SPI_MASTER_UC:mbed_instant|data_out[4]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 1.000        ; -0.037     ; 2.375      ;
; -1.376 ; SPI_MASTER_UC:mbed_instant|icounter[5]  ; SPI_MASTER_UC:mbed_instant|data_out[5]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 1.000        ; -0.037     ; 2.375      ;
; -1.376 ; SPI_MASTER_UC:mbed_instant|icounter[5]  ; SPI_MASTER_UC:mbed_instant|data_out[6]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 1.000        ; -0.037     ; 2.375      ;
; -1.376 ; SPI_MASTER_UC:mbed_instant|icounter[5]  ; SPI_MASTER_UC:mbed_instant|data_out[14] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 1.000        ; -0.037     ; 2.375      ;
; -1.349 ; SPI_MASTER_UC:mbed_instant|CSbar        ; SPI_MASTER_UC:mbed_instant|data_out[12] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 1.000        ; -0.014     ; 2.371      ;
; -1.349 ; SPI_MASTER_UC:mbed_instant|CSbar        ; SPI_MASTER_UC:mbed_instant|data_out[13] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 1.000        ; -0.014     ; 2.371      ;
; -1.349 ; SPI_MASTER_UC:mbed_instant|CSbar        ; SPI_MASTER_UC:mbed_instant|data_out[15] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 1.000        ; -0.014     ; 2.371      ;
; -1.348 ; SPI_MASTER_UC:mbed_instant|CSbar        ; SPI_MASTER_UC:mbed_instant|data_out[1]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 1.000        ; 0.004      ; 2.388      ;
; -1.348 ; SPI_MASTER_UC:mbed_instant|CSbar        ; SPI_MASTER_UC:mbed_instant|data_out[2]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 1.000        ; 0.004      ; 2.388      ;
; -1.321 ; SPI_MASTER_UC:mbed_instant|icounter[5]  ; SPI_MASTER_UC:mbed_instant|data_out[9]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 1.000        ; 0.010      ; 2.367      ;
; -1.321 ; SPI_MASTER_UC:mbed_instant|icounter[5]  ; SPI_MASTER_UC:mbed_instant|data_out[10] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 1.000        ; 0.010      ; 2.367      ;
; -1.321 ; SPI_MASTER_UC:mbed_instant|icounter[5]  ; SPI_MASTER_UC:mbed_instant|data_out[11] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 1.000        ; 0.010      ; 2.367      ;
; -1.313 ; SPI_MASTER_UC:mbed_instant|icounter[5]  ; SPI_MASTER_UC:mbed_instant|data_out[3]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 1.000        ; 0.011      ; 2.360      ;
; -1.303 ; SPI_MASTER_UC:mbed_instant|icounter[1]  ; SPI_MASTER_UC:mbed_instant|icounter[5]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 1.000        ; 0.000      ; 2.339      ;
; -1.266 ; SPI_MASTER_UC:mbed_instant|icounter[4]  ; SPI_MASTER_UC:mbed_instant|data_out[4]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 1.000        ; -0.037     ; 2.265      ;
; -1.266 ; SPI_MASTER_UC:mbed_instant|icounter[4]  ; SPI_MASTER_UC:mbed_instant|data_out[5]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 1.000        ; -0.037     ; 2.265      ;
; -1.266 ; SPI_MASTER_UC:mbed_instant|icounter[4]  ; SPI_MASTER_UC:mbed_instant|data_out[6]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 1.000        ; -0.037     ; 2.265      ;
; -1.266 ; SPI_MASTER_UC:mbed_instant|icounter[4]  ; SPI_MASTER_UC:mbed_instant|data_out[14] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 1.000        ; -0.037     ; 2.265      ;
; -1.257 ; SPI_MASTER_UC:mbed_instant|CSbar        ; SPI_MASTER_UC:mbed_instant|data_out[7]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 1.000        ; 0.007      ; 2.300      ;
; -1.220 ; SPI_MASTER_UC:mbed_instant|icounter[2]  ; SPI_MASTER_UC:mbed_instant|icounter[5]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 1.000        ; 0.000      ; 2.256      ;
; -1.211 ; SPI_MASTER_UC:mbed_instant|icounter[4]  ; SPI_MASTER_UC:mbed_instant|data_out[9]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 1.000        ; 0.010      ; 2.257      ;
; -1.211 ; SPI_MASTER_UC:mbed_instant|icounter[4]  ; SPI_MASTER_UC:mbed_instant|data_out[10] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 1.000        ; 0.010      ; 2.257      ;
; -1.211 ; SPI_MASTER_UC:mbed_instant|icounter[4]  ; SPI_MASTER_UC:mbed_instant|data_out[11] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 1.000        ; 0.010      ; 2.257      ;
; -1.205 ; SPI_MASTER_UC:mbed_instant|icounter[0]  ; SPI_MASTER_UC:mbed_instant|icounter[4]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 1.000        ; 0.000      ; 2.241      ;
; -1.203 ; SPI_MASTER_UC:mbed_instant|icounter[4]  ; SPI_MASTER_UC:mbed_instant|data_out[3]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 1.000        ; 0.011      ; 2.250      ;
; -1.160 ; SPI_MASTER_UC:mbed_instant|icounter[3]  ; SPI_MASTER_UC:mbed_instant|icounter[5]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 1.000        ; 0.000      ; 2.196      ;
; -1.136 ; SPI_MASTER_UC:mbed_instant|icounter[4]  ; SPI_MASTER_UC:mbed_instant|icounter[5]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 1.000        ; 0.000      ; 2.172      ;
; -1.135 ; SPI_MASTER_UC:mbed_instant|CSbar        ; SPI_MASTER_UC:mbed_instant|data_out[4]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 1.000        ; -0.037     ; 2.134      ;
; -1.135 ; SPI_MASTER_UC:mbed_instant|CSbar        ; SPI_MASTER_UC:mbed_instant|data_out[5]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 1.000        ; -0.037     ; 2.134      ;
; -1.135 ; SPI_MASTER_UC:mbed_instant|CSbar        ; SPI_MASTER_UC:mbed_instant|data_out[6]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 1.000        ; -0.037     ; 2.134      ;
; -1.135 ; SPI_MASTER_UC:mbed_instant|CSbar        ; SPI_MASTER_UC:mbed_instant|data_out[14] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 1.000        ; -0.037     ; 2.134      ;
; -1.128 ; SPI_MASTER_UC:mbed_instant|data_out[7]  ; SPI_MASTER_UC:mbed_instant|data_out[8]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 1.000        ; 0.015      ; 2.179      ;
; -1.099 ; SPI_MASTER_UC:mbed_instant|icounter[1]  ; SPI_MASTER_UC:mbed_instant|icounter[4]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 1.000        ; 0.000      ; 2.135      ;
; -1.080 ; SPI_MASTER_UC:mbed_instant|CSbar        ; SPI_MASTER_UC:mbed_instant|data_out[9]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 1.000        ; 0.010      ; 2.126      ;
; -1.080 ; SPI_MASTER_UC:mbed_instant|CSbar        ; SPI_MASTER_UC:mbed_instant|data_out[10] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 1.000        ; 0.010      ; 2.126      ;
; -1.080 ; SPI_MASTER_UC:mbed_instant|CSbar        ; SPI_MASTER_UC:mbed_instant|data_out[11] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 1.000        ; 0.010      ; 2.126      ;
; -1.072 ; SPI_MASTER_UC:mbed_instant|CSbar        ; SPI_MASTER_UC:mbed_instant|data_out[3]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 1.000        ; 0.011      ; 2.119      ;
; -1.033 ; SPI_MASTER_UC:mbed_instant|icounter[0]  ; SPI_MASTER_UC:mbed_instant|icounter[1]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 1.000        ; 0.000      ; 2.069      ;
; -1.016 ; SPI_MASTER_UC:mbed_instant|icounter[2]  ; SPI_MASTER_UC:mbed_instant|icounter[4]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 1.000        ; 0.000      ; 2.052      ;
; -0.991 ; SPI_MASTER_UC:mbed_instant|icounter[0]  ; SPI_MASTER_UC:mbed_instant|icounter[3]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 1.000        ; 0.000      ; 2.027      ;
; -0.956 ; SPI_MASTER_UC:mbed_instant|icounter[3]  ; SPI_MASTER_UC:mbed_instant|icounter[4]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 1.000        ; 0.000      ; 1.992      ;
; -0.945 ; SPI_MASTER_UC:mbed_instant|CSbar        ; SPI_MASTER_UC:mbed_instant|data_out[0]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 1.000        ; 0.003      ; 1.984      ;
; -0.943 ; SPI_MASTER_UC:mbed_instant|data_out[6]  ; SPI_MASTER_UC:mbed_instant|data_out[7]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 1.000        ; 0.044      ; 2.023      ;
; -0.918 ; SPI_MASTER_UC:mbed_instant|icounter[0]  ; SPI_MASTER_UC:mbed_instant|icounter[2]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 1.000        ; 0.000      ; 1.954      ;
; -0.885 ; SPI_MASTER_UC:mbed_instant|icounter[1]  ; SPI_MASTER_UC:mbed_instant|icounter[3]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 1.000        ; 0.000      ; 1.921      ;
; -0.859 ; SPI_MASTER_UC:mbed_instant|icounter[5]  ; SPI_MASTER_UC:mbed_instant|icounter[5]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 1.000        ; 0.000      ; 1.895      ;
; -0.832 ; SPI_MASTER_UC:mbed_instant|icounter[5]  ; SPI_MASTER_UC:mbed_instant|icounter[0]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 1.000        ; 0.000      ; 1.868      ;
; -0.832 ; SPI_MASTER_UC:mbed_instant|icounter[5]  ; SPI_MASTER_UC:mbed_instant|icounter[1]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 1.000        ; 0.000      ; 1.868      ;
; -0.832 ; SPI_MASTER_UC:mbed_instant|icounter[5]  ; SPI_MASTER_UC:mbed_instant|icounter[2]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 1.000        ; 0.000      ; 1.868      ;
; -0.832 ; SPI_MASTER_UC:mbed_instant|icounter[5]  ; SPI_MASTER_UC:mbed_instant|icounter[3]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 1.000        ; 0.000      ; 1.868      ;
; -0.814 ; SPI_MASTER_UC:mbed_instant|icounter[4]  ; SPI_MASTER_UC:mbed_instant|data_out[0]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 1.000        ; 0.003      ; 1.853      ;
; -0.812 ; SPI_MASTER_UC:mbed_instant|icounter[1]  ; SPI_MASTER_UC:mbed_instant|icounter[2]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 1.000        ; 0.000      ; 1.848      ;
; -0.802 ; SPI_MASTER_UC:mbed_instant|icounter[2]  ; SPI_MASTER_UC:mbed_instant|icounter[3]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 1.000        ; 0.000      ; 1.838      ;
; -0.766 ; SPI_MASTER_UC:mbed_instant|data_out[11] ; SPI_MASTER_UC:mbed_instant|data_out[12] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 1.000        ; -0.024     ; 1.778      ;
; -0.722 ; SPI_MASTER_UC:mbed_instant|icounter[4]  ; SPI_MASTER_UC:mbed_instant|icounter[0]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 1.000        ; 0.000      ; 1.758      ;
; -0.722 ; SPI_MASTER_UC:mbed_instant|icounter[4]  ; SPI_MASTER_UC:mbed_instant|icounter[1]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 1.000        ; 0.000      ; 1.758      ;
; -0.722 ; SPI_MASTER_UC:mbed_instant|icounter[4]  ; SPI_MASTER_UC:mbed_instant|icounter[2]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 1.000        ; 0.000      ; 1.758      ;
; -0.722 ; SPI_MASTER_UC:mbed_instant|icounter[4]  ; SPI_MASTER_UC:mbed_instant|icounter[3]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 1.000        ; 0.000      ; 1.758      ;
; -0.706 ; SPI_MASTER_UC:mbed_instant|data_out[3]  ; SPI_MASTER_UC:mbed_instant|data_out[4]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 1.000        ; -0.048     ; 1.694      ;
; -0.698 ; SPI_MASTER_UC:mbed_instant|data_out[14] ; SPI_MASTER_UC:mbed_instant|data_out[15] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 1.000        ; 0.023      ; 1.757      ;
; -0.615 ; SPI_MASTER_UC:mbed_instant|icounter[4]  ; SPI_MASTER_UC:mbed_instant|icounter[4]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 1.000        ; 0.000      ; 1.651      ;
; -0.615 ; SPI_MASTER_UC:mbed_instant|icounter[1]  ; SPI_MASTER_UC:mbed_instant|icounter[1]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 1.000        ; 0.000      ; 1.651      ;
; -0.596 ; SPI_MASTER_UC:mbed_instant|data_out[13] ; SPI_MASTER_UC:mbed_instant|data_out[14] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 1.000        ; -0.023     ; 1.609      ;
; -0.591 ; SPI_MASTER_UC:mbed_instant|CSbar        ; SPI_MASTER_UC:mbed_instant|icounter[0]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 1.000        ; 0.000      ; 1.627      ;
; -0.591 ; SPI_MASTER_UC:mbed_instant|CSbar        ; SPI_MASTER_UC:mbed_instant|icounter[1]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 1.000        ; 0.000      ; 1.627      ;
; -0.591 ; SPI_MASTER_UC:mbed_instant|CSbar        ; SPI_MASTER_UC:mbed_instant|icounter[2]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 1.000        ; 0.000      ; 1.627      ;
; -0.591 ; SPI_MASTER_UC:mbed_instant|CSbar        ; SPI_MASTER_UC:mbed_instant|icounter[3]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 1.000        ; 0.000      ; 1.627      ;
; -0.525 ; SPI_MASTER_UC:mbed_instant|icounter[5]  ; SPI_MASTER_UC:mbed_instant|data_out[0]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 1.000        ; 0.003      ; 1.564      ;
; -0.464 ; SPI_MASTER_UC:mbed_instant|icounter[0]  ; SPI_MASTER_UC:mbed_instant|icounter[0]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 1.000        ; 0.000      ; 1.500      ;
; -0.459 ; SPI_MASTER_UC:mbed_instant|data_out[2]  ; SPI_MASTER_UC:mbed_instant|data_out[3]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 1.000        ; 0.007      ; 1.502      ;
; -0.439 ; SPI_MASTER_UC:mbed_instant|data_out[15] ; SPI_MASTER_UC:mbed_instant|MOSI         ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 1.000        ; 0.014      ; 1.489      ;
; -0.430 ; SPI_MASTER_UC:mbed_instant|icounter[3]  ; SPI_MASTER_UC:mbed_instant|icounter[3]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 1.000        ; 0.000      ; 1.466      ;
; -0.417 ; SPI_MASTER_UC:mbed_instant|icounter[2]  ; SPI_MASTER_UC:mbed_instant|icounter[2]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 1.000        ; 0.000      ; 1.453      ;
; -0.386 ; SPI_MASTER_UC:mbed_instant|data_out[8]  ; SPI_MASTER_UC:mbed_instant|data_out[9]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 1.000        ; -0.012     ; 1.410      ;
; -0.276 ; SPI_MASTER_UC:mbed_instant|CSbar        ; SPI_MASTER_UC:mbed_instant|icounter[5]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 1.000        ; 0.000      ; 1.312      ;
; -0.276 ; SPI_MASTER_UC:mbed_instant|CSbar        ; SPI_MASTER_UC:mbed_instant|icounter[4]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 1.000        ; 0.000      ; 1.312      ;
; -0.272 ; SPI_MASTER_UC:mbed_instant|icounter[5]  ; SPI_MASTER_UC:mbed_instant|icounter[4]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 1.000        ; 0.000      ; 1.308      ;
; -0.234 ; SPI_MASTER_UC:mbed_instant|data_out[0]  ; SPI_MASTER_UC:mbed_instant|data_out[1]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 1.000        ; 0.001      ; 1.271      ;
; -0.152 ; SPI_MASTER_UC:mbed_instant|CSbar        ; SPI_MASTER_UC:mbed_instant|MOSI         ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 1.000        ; 0.000      ; 1.188      ;
; -0.133 ; FIFO:FIFO_instant|out[0]                ; SPI_MASTER_UC:mbed_instant|data_out[0]  ; FIFO:FIFO_instant|clock                 ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 1.000        ; -0.052     ; 1.117      ;
; -0.064 ; SPI_MASTER_UC:mbed_instant|data_out[12] ; SPI_MASTER_UC:mbed_instant|data_out[13] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 1.000        ; 0.000      ; 1.100      ;
; -0.063 ; SPI_MASTER_UC:mbed_instant|icounter[5]  ; SPI_MASTER_UC:mbed_instant|FIN          ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 1.000        ; 0.000      ; 1.099      ;
; -0.032 ; SPI_MASTER_UC:mbed_instant|data_out[10] ; SPI_MASTER_UC:mbed_instant|data_out[11] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 1.000        ; 0.000      ; 1.068      ;
; -0.029 ; SPI_MASTER_UC:mbed_instant|data_out[1]  ; SPI_MASTER_UC:mbed_instant|data_out[2]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 1.000        ; 0.000      ; 1.065      ;
+--------+-----------------------------------------+-----------------------------------------+-----------------------------------------+-----------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLK_312k5HZ[6]'                                                                                          ;
+--------+--------------------+--------------------+----------------+----------------+--------------+------------+------------+
; Slack  ; From Node          ; To Node            ; Launch Clock   ; Latch Clock    ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------+--------------------+----------------+----------------+--------------+------------+------------+
; -1.498 ; sample_counter[0]  ; sample_counter[15] ; CLK_312k5HZ[6] ; CLK_312k5HZ[6] ; 1.000        ; 0.000      ; 2.534      ;
; -1.437 ; sample_counter[1]  ; sample_counter[15] ; CLK_312k5HZ[6] ; CLK_312k5HZ[6] ; 1.000        ; 0.000      ; 2.473      ;
; -1.427 ; sample_counter[0]  ; sample_counter[14] ; CLK_312k5HZ[6] ; CLK_312k5HZ[6] ; 1.000        ; 0.000      ; 2.463      ;
; -1.367 ; sample_counter[2]  ; sample_counter[15] ; CLK_312k5HZ[6] ; CLK_312k5HZ[6] ; 1.000        ; 0.000      ; 2.403      ;
; -1.366 ; sample_counter[1]  ; sample_counter[14] ; CLK_312k5HZ[6] ; CLK_312k5HZ[6] ; 1.000        ; 0.000      ; 2.402      ;
; -1.356 ; sample_counter[0]  ; sample_counter[13] ; CLK_312k5HZ[6] ; CLK_312k5HZ[6] ; 1.000        ; 0.000      ; 2.392      ;
; -1.331 ; sample_counter[3]  ; sample_counter[15] ; CLK_312k5HZ[6] ; CLK_312k5HZ[6] ; 1.000        ; 0.000      ; 2.367      ;
; -1.296 ; sample_counter[2]  ; sample_counter[14] ; CLK_312k5HZ[6] ; CLK_312k5HZ[6] ; 1.000        ; 0.000      ; 2.332      ;
; -1.295 ; sample_counter[1]  ; sample_counter[13] ; CLK_312k5HZ[6] ; CLK_312k5HZ[6] ; 1.000        ; 0.000      ; 2.331      ;
; -1.285 ; sample_counter[0]  ; sample_counter[12] ; CLK_312k5HZ[6] ; CLK_312k5HZ[6] ; 1.000        ; 0.000      ; 2.321      ;
; -1.260 ; sample_counter[3]  ; sample_counter[14] ; CLK_312k5HZ[6] ; CLK_312k5HZ[6] ; 1.000        ; 0.000      ; 2.296      ;
; -1.225 ; sample_counter[4]  ; sample_counter[15] ; CLK_312k5HZ[6] ; CLK_312k5HZ[6] ; 1.000        ; 0.000      ; 2.261      ;
; -1.225 ; sample_counter[2]  ; sample_counter[13] ; CLK_312k5HZ[6] ; CLK_312k5HZ[6] ; 1.000        ; 0.000      ; 2.261      ;
; -1.224 ; sample_counter[1]  ; sample_counter[12] ; CLK_312k5HZ[6] ; CLK_312k5HZ[6] ; 1.000        ; 0.000      ; 2.260      ;
; -1.214 ; sample_counter[0]  ; sample_counter[11] ; CLK_312k5HZ[6] ; CLK_312k5HZ[6] ; 1.000        ; 0.000      ; 2.250      ;
; -1.190 ; sample_counter[5]  ; sample_counter[15] ; CLK_312k5HZ[6] ; CLK_312k5HZ[6] ; 1.000        ; 0.000      ; 2.226      ;
; -1.189 ; sample_counter[3]  ; sample_counter[13] ; CLK_312k5HZ[6] ; CLK_312k5HZ[6] ; 1.000        ; 0.000      ; 2.225      ;
; -1.154 ; sample_counter[4]  ; sample_counter[14] ; CLK_312k5HZ[6] ; CLK_312k5HZ[6] ; 1.000        ; 0.000      ; 2.190      ;
; -1.154 ; sample_counter[2]  ; sample_counter[12] ; CLK_312k5HZ[6] ; CLK_312k5HZ[6] ; 1.000        ; 0.000      ; 2.190      ;
; -1.153 ; sample_counter[1]  ; sample_counter[11] ; CLK_312k5HZ[6] ; CLK_312k5HZ[6] ; 1.000        ; 0.000      ; 2.189      ;
; -1.143 ; sample_counter[0]  ; sample_counter[10] ; CLK_312k5HZ[6] ; CLK_312k5HZ[6] ; 1.000        ; 0.000      ; 2.179      ;
; -1.119 ; sample_counter[6]  ; sample_counter[15] ; CLK_312k5HZ[6] ; CLK_312k5HZ[6] ; 1.000        ; 0.000      ; 2.155      ;
; -1.119 ; sample_counter[5]  ; sample_counter[14] ; CLK_312k5HZ[6] ; CLK_312k5HZ[6] ; 1.000        ; 0.000      ; 2.155      ;
; -1.118 ; sample_counter[3]  ; sample_counter[12] ; CLK_312k5HZ[6] ; CLK_312k5HZ[6] ; 1.000        ; 0.000      ; 2.154      ;
; -1.083 ; sample_counter[4]  ; sample_counter[13] ; CLK_312k5HZ[6] ; CLK_312k5HZ[6] ; 1.000        ; 0.000      ; 2.119      ;
; -1.083 ; sample_counter[2]  ; sample_counter[11] ; CLK_312k5HZ[6] ; CLK_312k5HZ[6] ; 1.000        ; 0.000      ; 2.119      ;
; -1.082 ; sample_counter[1]  ; sample_counter[10] ; CLK_312k5HZ[6] ; CLK_312k5HZ[6] ; 1.000        ; 0.000      ; 2.118      ;
; -1.072 ; sample_counter[0]  ; sample_counter[9]  ; CLK_312k5HZ[6] ; CLK_312k5HZ[6] ; 1.000        ; 0.000      ; 2.108      ;
; -1.048 ; sample_counter[6]  ; sample_counter[14] ; CLK_312k5HZ[6] ; CLK_312k5HZ[6] ; 1.000        ; 0.000      ; 2.084      ;
; -1.048 ; sample_counter[5]  ; sample_counter[13] ; CLK_312k5HZ[6] ; CLK_312k5HZ[6] ; 1.000        ; 0.000      ; 2.084      ;
; -1.047 ; sample_counter[3]  ; sample_counter[11] ; CLK_312k5HZ[6] ; CLK_312k5HZ[6] ; 1.000        ; 0.000      ; 2.083      ;
; -1.016 ; sample_counter[7]  ; sample_counter[15] ; CLK_312k5HZ[6] ; CLK_312k5HZ[6] ; 1.000        ; 0.000      ; 2.052      ;
; -1.012 ; sample_counter[4]  ; sample_counter[12] ; CLK_312k5HZ[6] ; CLK_312k5HZ[6] ; 1.000        ; 0.000      ; 2.048      ;
; -1.012 ; sample_counter[2]  ; sample_counter[10] ; CLK_312k5HZ[6] ; CLK_312k5HZ[6] ; 1.000        ; 0.000      ; 2.048      ;
; -1.011 ; sample_counter[1]  ; sample_counter[9]  ; CLK_312k5HZ[6] ; CLK_312k5HZ[6] ; 1.000        ; 0.000      ; 2.047      ;
; -1.001 ; sample_counter[0]  ; sample_counter[8]  ; CLK_312k5HZ[6] ; CLK_312k5HZ[6] ; 1.000        ; 0.000      ; 2.037      ;
; -0.977 ; sample_counter[6]  ; sample_counter[13] ; CLK_312k5HZ[6] ; CLK_312k5HZ[6] ; 1.000        ; 0.000      ; 2.013      ;
; -0.977 ; sample_counter[5]  ; sample_counter[12] ; CLK_312k5HZ[6] ; CLK_312k5HZ[6] ; 1.000        ; 0.000      ; 2.013      ;
; -0.976 ; sample_counter[3]  ; sample_counter[10] ; CLK_312k5HZ[6] ; CLK_312k5HZ[6] ; 1.000        ; 0.000      ; 2.012      ;
; -0.945 ; sample_counter[7]  ; sample_counter[14] ; CLK_312k5HZ[6] ; CLK_312k5HZ[6] ; 1.000        ; 0.000      ; 1.981      ;
; -0.941 ; sample_counter[4]  ; sample_counter[11] ; CLK_312k5HZ[6] ; CLK_312k5HZ[6] ; 1.000        ; 0.000      ; 1.977      ;
; -0.941 ; sample_counter[2]  ; sample_counter[9]  ; CLK_312k5HZ[6] ; CLK_312k5HZ[6] ; 1.000        ; 0.000      ; 1.977      ;
; -0.940 ; sample_counter[1]  ; sample_counter[8]  ; CLK_312k5HZ[6] ; CLK_312k5HZ[6] ; 1.000        ; 0.000      ; 1.976      ;
; -0.906 ; sample_counter[6]  ; sample_counter[12] ; CLK_312k5HZ[6] ; CLK_312k5HZ[6] ; 1.000        ; 0.000      ; 1.942      ;
; -0.906 ; sample_counter[5]  ; sample_counter[11] ; CLK_312k5HZ[6] ; CLK_312k5HZ[6] ; 1.000        ; 0.000      ; 1.942      ;
; -0.905 ; sample_counter[3]  ; sample_counter[9]  ; CLK_312k5HZ[6] ; CLK_312k5HZ[6] ; 1.000        ; 0.000      ; 1.941      ;
; -0.888 ; sample_counter[8]  ; sample_counter[15] ; CLK_312k5HZ[6] ; CLK_312k5HZ[6] ; 1.000        ; 0.000      ; 1.924      ;
; -0.874 ; sample_counter[7]  ; sample_counter[13] ; CLK_312k5HZ[6] ; CLK_312k5HZ[6] ; 1.000        ; 0.000      ; 1.910      ;
; -0.870 ; sample_counter[4]  ; sample_counter[10] ; CLK_312k5HZ[6] ; CLK_312k5HZ[6] ; 1.000        ; 0.000      ; 1.906      ;
; -0.870 ; sample_counter[2]  ; sample_counter[8]  ; CLK_312k5HZ[6] ; CLK_312k5HZ[6] ; 1.000        ; 0.000      ; 1.906      ;
; -0.842 ; sample_counter[0]  ; sample_counter[7]  ; CLK_312k5HZ[6] ; CLK_312k5HZ[6] ; 1.000        ; 0.000      ; 1.878      ;
; -0.835 ; sample_counter[6]  ; sample_counter[11] ; CLK_312k5HZ[6] ; CLK_312k5HZ[6] ; 1.000        ; 0.000      ; 1.871      ;
; -0.835 ; sample_counter[5]  ; sample_counter[10] ; CLK_312k5HZ[6] ; CLK_312k5HZ[6] ; 1.000        ; 0.000      ; 1.871      ;
; -0.834 ; sample_counter[3]  ; sample_counter[8]  ; CLK_312k5HZ[6] ; CLK_312k5HZ[6] ; 1.000        ; 0.000      ; 1.870      ;
; -0.817 ; sample_counter[8]  ; sample_counter[14] ; CLK_312k5HZ[6] ; CLK_312k5HZ[6] ; 1.000        ; 0.000      ; 1.853      ;
; -0.803 ; sample_counter[7]  ; sample_counter[12] ; CLK_312k5HZ[6] ; CLK_312k5HZ[6] ; 1.000        ; 0.000      ; 1.839      ;
; -0.799 ; sample_counter[4]  ; sample_counter[9]  ; CLK_312k5HZ[6] ; CLK_312k5HZ[6] ; 1.000        ; 0.000      ; 1.835      ;
; -0.782 ; sample_counter[9]  ; sample_counter[15] ; CLK_312k5HZ[6] ; CLK_312k5HZ[6] ; 1.000        ; 0.000      ; 1.818      ;
; -0.781 ; sample_counter[1]  ; sample_counter[7]  ; CLK_312k5HZ[6] ; CLK_312k5HZ[6] ; 1.000        ; 0.000      ; 1.817      ;
; -0.771 ; sample_counter[0]  ; sample_counter[6]  ; CLK_312k5HZ[6] ; CLK_312k5HZ[6] ; 1.000        ; 0.000      ; 1.807      ;
; -0.764 ; sample_counter[6]  ; sample_counter[10] ; CLK_312k5HZ[6] ; CLK_312k5HZ[6] ; 1.000        ; 0.000      ; 1.800      ;
; -0.764 ; sample_counter[5]  ; sample_counter[9]  ; CLK_312k5HZ[6] ; CLK_312k5HZ[6] ; 1.000        ; 0.000      ; 1.800      ;
; -0.746 ; sample_counter[10] ; sample_counter[15] ; CLK_312k5HZ[6] ; CLK_312k5HZ[6] ; 1.000        ; 0.000      ; 1.782      ;
; -0.746 ; sample_counter[8]  ; sample_counter[13] ; CLK_312k5HZ[6] ; CLK_312k5HZ[6] ; 1.000        ; 0.000      ; 1.782      ;
; -0.732 ; sample_counter[7]  ; sample_counter[11] ; CLK_312k5HZ[6] ; CLK_312k5HZ[6] ; 1.000        ; 0.000      ; 1.768      ;
; -0.728 ; sample_counter[4]  ; sample_counter[8]  ; CLK_312k5HZ[6] ; CLK_312k5HZ[6] ; 1.000        ; 0.000      ; 1.764      ;
; -0.711 ; sample_counter[9]  ; sample_counter[14] ; CLK_312k5HZ[6] ; CLK_312k5HZ[6] ; 1.000        ; 0.000      ; 1.747      ;
; -0.711 ; sample_counter[2]  ; sample_counter[7]  ; CLK_312k5HZ[6] ; CLK_312k5HZ[6] ; 1.000        ; 0.000      ; 1.747      ;
; -0.710 ; sample_counter[1]  ; sample_counter[6]  ; CLK_312k5HZ[6] ; CLK_312k5HZ[6] ; 1.000        ; 0.000      ; 1.746      ;
; -0.700 ; sample_counter[0]  ; sample_counter[5]  ; CLK_312k5HZ[6] ; CLK_312k5HZ[6] ; 1.000        ; 0.000      ; 1.736      ;
; -0.693 ; sample_counter[6]  ; sample_counter[9]  ; CLK_312k5HZ[6] ; CLK_312k5HZ[6] ; 1.000        ; 0.000      ; 1.729      ;
; -0.693 ; sample_counter[5]  ; sample_counter[8]  ; CLK_312k5HZ[6] ; CLK_312k5HZ[6] ; 1.000        ; 0.000      ; 1.729      ;
; -0.675 ; sample_counter[10] ; sample_counter[14] ; CLK_312k5HZ[6] ; CLK_312k5HZ[6] ; 1.000        ; 0.000      ; 1.711      ;
; -0.675 ; sample_counter[8]  ; sample_counter[12] ; CLK_312k5HZ[6] ; CLK_312k5HZ[6] ; 1.000        ; 0.000      ; 1.711      ;
; -0.675 ; sample_counter[3]  ; sample_counter[7]  ; CLK_312k5HZ[6] ; CLK_312k5HZ[6] ; 1.000        ; 0.000      ; 1.711      ;
; -0.661 ; sample_counter[7]  ; sample_counter[10] ; CLK_312k5HZ[6] ; CLK_312k5HZ[6] ; 1.000        ; 0.000      ; 1.697      ;
; -0.640 ; sample_counter[11] ; sample_counter[15] ; CLK_312k5HZ[6] ; CLK_312k5HZ[6] ; 1.000        ; 0.000      ; 1.676      ;
; -0.640 ; sample_counter[9]  ; sample_counter[13] ; CLK_312k5HZ[6] ; CLK_312k5HZ[6] ; 1.000        ; 0.000      ; 1.676      ;
; -0.640 ; sample_counter[2]  ; sample_counter[6]  ; CLK_312k5HZ[6] ; CLK_312k5HZ[6] ; 1.000        ; 0.000      ; 1.676      ;
; -0.639 ; sample_counter[1]  ; sample_counter[5]  ; CLK_312k5HZ[6] ; CLK_312k5HZ[6] ; 1.000        ; 0.000      ; 1.675      ;
; -0.629 ; sample_counter[0]  ; sample_counter[4]  ; CLK_312k5HZ[6] ; CLK_312k5HZ[6] ; 1.000        ; 0.000      ; 1.665      ;
; -0.622 ; sample_counter[6]  ; sample_counter[8]  ; CLK_312k5HZ[6] ; CLK_312k5HZ[6] ; 1.000        ; 0.000      ; 1.658      ;
; -0.604 ; sample_counter[12] ; sample_counter[15] ; CLK_312k5HZ[6] ; CLK_312k5HZ[6] ; 1.000        ; 0.000      ; 1.640      ;
; -0.604 ; sample_counter[10] ; sample_counter[13] ; CLK_312k5HZ[6] ; CLK_312k5HZ[6] ; 1.000        ; 0.000      ; 1.640      ;
; -0.604 ; sample_counter[8]  ; sample_counter[11] ; CLK_312k5HZ[6] ; CLK_312k5HZ[6] ; 1.000        ; 0.000      ; 1.640      ;
; -0.604 ; sample_counter[3]  ; sample_counter[6]  ; CLK_312k5HZ[6] ; CLK_312k5HZ[6] ; 1.000        ; 0.000      ; 1.640      ;
; -0.590 ; sample_counter[7]  ; sample_counter[9]  ; CLK_312k5HZ[6] ; CLK_312k5HZ[6] ; 1.000        ; 0.000      ; 1.626      ;
; -0.569 ; sample_counter[11] ; sample_counter[14] ; CLK_312k5HZ[6] ; CLK_312k5HZ[6] ; 1.000        ; 0.000      ; 1.605      ;
; -0.569 ; sample_counter[9]  ; sample_counter[12] ; CLK_312k5HZ[6] ; CLK_312k5HZ[6] ; 1.000        ; 0.000      ; 1.605      ;
; -0.569 ; sample_counter[4]  ; sample_counter[7]  ; CLK_312k5HZ[6] ; CLK_312k5HZ[6] ; 1.000        ; 0.000      ; 1.605      ;
; -0.569 ; sample_counter[2]  ; sample_counter[5]  ; CLK_312k5HZ[6] ; CLK_312k5HZ[6] ; 1.000        ; 0.000      ; 1.605      ;
; -0.568 ; sample_counter[1]  ; sample_counter[4]  ; CLK_312k5HZ[6] ; CLK_312k5HZ[6] ; 1.000        ; 0.000      ; 1.604      ;
; -0.558 ; sample_counter[0]  ; sample_counter[3]  ; CLK_312k5HZ[6] ; CLK_312k5HZ[6] ; 1.000        ; 0.000      ; 1.594      ;
; -0.534 ; sample_counter[5]  ; sample_counter[7]  ; CLK_312k5HZ[6] ; CLK_312k5HZ[6] ; 1.000        ; 0.000      ; 1.570      ;
; -0.533 ; sample_counter[12] ; sample_counter[14] ; CLK_312k5HZ[6] ; CLK_312k5HZ[6] ; 1.000        ; 0.000      ; 1.569      ;
; -0.533 ; sample_counter[10] ; sample_counter[12] ; CLK_312k5HZ[6] ; CLK_312k5HZ[6] ; 1.000        ; 0.000      ; 1.569      ;
; -0.533 ; sample_counter[8]  ; sample_counter[10] ; CLK_312k5HZ[6] ; CLK_312k5HZ[6] ; 1.000        ; 0.000      ; 1.569      ;
; -0.533 ; sample_counter[3]  ; sample_counter[5]  ; CLK_312k5HZ[6] ; CLK_312k5HZ[6] ; 1.000        ; 0.000      ; 1.569      ;
; -0.519 ; sample_counter[7]  ; sample_counter[8]  ; CLK_312k5HZ[6] ; CLK_312k5HZ[6] ; 1.000        ; 0.000      ; 1.555      ;
; -0.498 ; sample_counter[11] ; sample_counter[13] ; CLK_312k5HZ[6] ; CLK_312k5HZ[6] ; 1.000        ; 0.000      ; 1.534      ;
+--------+--------------------+--------------------+----------------+----------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLK_312k5HZ[6]'                                                                                                                    ;
+--------+--------------------+--------------------+-----------------------------------------+----------------+--------------+------------+------------+
; Slack  ; From Node          ; To Node            ; Launch Clock                            ; Latch Clock    ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------+--------------------+-----------------------------------------+----------------+--------------+------------+------------+
; -1.303 ; rst                ; sample_counter[0]  ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLK_312k5HZ[6] ; 0.000        ; 2.517      ; 1.480      ;
; -1.303 ; rst                ; sample_counter[1]  ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLK_312k5HZ[6] ; 0.000        ; 2.517      ; 1.480      ;
; -1.303 ; rst                ; sample_counter[2]  ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLK_312k5HZ[6] ; 0.000        ; 2.517      ; 1.480      ;
; -1.303 ; rst                ; sample_counter[3]  ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLK_312k5HZ[6] ; 0.000        ; 2.517      ; 1.480      ;
; -1.303 ; rst                ; sample_counter[4]  ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLK_312k5HZ[6] ; 0.000        ; 2.517      ; 1.480      ;
; -1.303 ; rst                ; sample_counter[5]  ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLK_312k5HZ[6] ; 0.000        ; 2.517      ; 1.480      ;
; -1.303 ; rst                ; sample_counter[6]  ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLK_312k5HZ[6] ; 0.000        ; 2.517      ; 1.480      ;
; -1.303 ; rst                ; sample_counter[7]  ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLK_312k5HZ[6] ; 0.000        ; 2.517      ; 1.480      ;
; -1.303 ; rst                ; sample_counter[8]  ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLK_312k5HZ[6] ; 0.000        ; 2.517      ; 1.480      ;
; -1.303 ; rst                ; sample_counter[9]  ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLK_312k5HZ[6] ; 0.000        ; 2.517      ; 1.480      ;
; -1.303 ; rst                ; sample_counter[10] ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLK_312k5HZ[6] ; 0.000        ; 2.517      ; 1.480      ;
; -1.303 ; rst                ; sample_counter[11] ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLK_312k5HZ[6] ; 0.000        ; 2.517      ; 1.480      ;
; -1.303 ; rst                ; sample_counter[12] ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLK_312k5HZ[6] ; 0.000        ; 2.517      ; 1.480      ;
; -1.303 ; rst                ; sample_counter[13] ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLK_312k5HZ[6] ; 0.000        ; 2.517      ; 1.480      ;
; -1.303 ; rst                ; sample_counter[14] ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLK_312k5HZ[6] ; 0.000        ; 2.517      ; 1.480      ;
; -1.303 ; rst                ; sample_counter[15] ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLK_312k5HZ[6] ; 0.000        ; 2.517      ; 1.480      ;
; 0.539  ; sample_counter[15] ; sample_counter[15] ; CLK_312k5HZ[6]                          ; CLK_312k5HZ[6] ; 0.000        ; 0.000      ; 0.805      ;
; 0.803  ; sample_counter[0]  ; sample_counter[0]  ; CLK_312k5HZ[6]                          ; CLK_312k5HZ[6] ; 0.000        ; 0.000      ; 1.069      ;
; 0.806  ; sample_counter[13] ; sample_counter[13] ; CLK_312k5HZ[6]                          ; CLK_312k5HZ[6] ; 0.000        ; 0.000      ; 1.072      ;
; 0.813  ; sample_counter[1]  ; sample_counter[1]  ; CLK_312k5HZ[6]                          ; CLK_312k5HZ[6] ; 0.000        ; 0.000      ; 1.079      ;
; 0.814  ; sample_counter[2]  ; sample_counter[2]  ; CLK_312k5HZ[6]                          ; CLK_312k5HZ[6] ; 0.000        ; 0.000      ; 1.080      ;
; 0.814  ; sample_counter[4]  ; sample_counter[4]  ; CLK_312k5HZ[6]                          ; CLK_312k5HZ[6] ; 0.000        ; 0.000      ; 1.080      ;
; 0.814  ; sample_counter[7]  ; sample_counter[7]  ; CLK_312k5HZ[6]                          ; CLK_312k5HZ[6] ; 0.000        ; 0.000      ; 1.080      ;
; 0.814  ; sample_counter[9]  ; sample_counter[9]  ; CLK_312k5HZ[6]                          ; CLK_312k5HZ[6] ; 0.000        ; 0.000      ; 1.080      ;
; 0.814  ; sample_counter[11] ; sample_counter[11] ; CLK_312k5HZ[6]                          ; CLK_312k5HZ[6] ; 0.000        ; 0.000      ; 1.080      ;
; 0.814  ; sample_counter[14] ; sample_counter[14] ; CLK_312k5HZ[6]                          ; CLK_312k5HZ[6] ; 0.000        ; 0.000      ; 1.080      ;
; 0.846  ; sample_counter[3]  ; sample_counter[3]  ; CLK_312k5HZ[6]                          ; CLK_312k5HZ[6] ; 0.000        ; 0.000      ; 1.112      ;
; 0.846  ; sample_counter[8]  ; sample_counter[8]  ; CLK_312k5HZ[6]                          ; CLK_312k5HZ[6] ; 0.000        ; 0.000      ; 1.112      ;
; 0.846  ; sample_counter[10] ; sample_counter[10] ; CLK_312k5HZ[6]                          ; CLK_312k5HZ[6] ; 0.000        ; 0.000      ; 1.112      ;
; 0.846  ; sample_counter[12] ; sample_counter[12] ; CLK_312k5HZ[6]                          ; CLK_312k5HZ[6] ; 0.000        ; 0.000      ; 1.112      ;
; 0.847  ; sample_counter[5]  ; sample_counter[5]  ; CLK_312k5HZ[6]                          ; CLK_312k5HZ[6] ; 0.000        ; 0.000      ; 1.113      ;
; 0.847  ; sample_counter[6]  ; sample_counter[6]  ; CLK_312k5HZ[6]                          ; CLK_312k5HZ[6] ; 0.000        ; 0.000      ; 1.113      ;
; 1.186  ; sample_counter[0]  ; sample_counter[1]  ; CLK_312k5HZ[6]                          ; CLK_312k5HZ[6] ; 0.000        ; 0.000      ; 1.452      ;
; 1.189  ; sample_counter[13] ; sample_counter[14] ; CLK_312k5HZ[6]                          ; CLK_312k5HZ[6] ; 0.000        ; 0.000      ; 1.455      ;
; 1.196  ; sample_counter[1]  ; sample_counter[2]  ; CLK_312k5HZ[6]                          ; CLK_312k5HZ[6] ; 0.000        ; 0.000      ; 1.462      ;
; 1.197  ; sample_counter[14] ; sample_counter[15] ; CLK_312k5HZ[6]                          ; CLK_312k5HZ[6] ; 0.000        ; 0.000      ; 1.463      ;
; 1.197  ; sample_counter[2]  ; sample_counter[3]  ; CLK_312k5HZ[6]                          ; CLK_312k5HZ[6] ; 0.000        ; 0.000      ; 1.463      ;
; 1.197  ; sample_counter[9]  ; sample_counter[10] ; CLK_312k5HZ[6]                          ; CLK_312k5HZ[6] ; 0.000        ; 0.000      ; 1.463      ;
; 1.197  ; sample_counter[11] ; sample_counter[12] ; CLK_312k5HZ[6]                          ; CLK_312k5HZ[6] ; 0.000        ; 0.000      ; 1.463      ;
; 1.197  ; sample_counter[4]  ; sample_counter[5]  ; CLK_312k5HZ[6]                          ; CLK_312k5HZ[6] ; 0.000        ; 0.000      ; 1.463      ;
; 1.232  ; sample_counter[12] ; sample_counter[13] ; CLK_312k5HZ[6]                          ; CLK_312k5HZ[6] ; 0.000        ; 0.000      ; 1.498      ;
; 1.232  ; sample_counter[3]  ; sample_counter[4]  ; CLK_312k5HZ[6]                          ; CLK_312k5HZ[6] ; 0.000        ; 0.000      ; 1.498      ;
; 1.232  ; sample_counter[8]  ; sample_counter[9]  ; CLK_312k5HZ[6]                          ; CLK_312k5HZ[6] ; 0.000        ; 0.000      ; 1.498      ;
; 1.232  ; sample_counter[10] ; sample_counter[11] ; CLK_312k5HZ[6]                          ; CLK_312k5HZ[6] ; 0.000        ; 0.000      ; 1.498      ;
; 1.233  ; sample_counter[6]  ; sample_counter[7]  ; CLK_312k5HZ[6]                          ; CLK_312k5HZ[6] ; 0.000        ; 0.000      ; 1.499      ;
; 1.233  ; sample_counter[5]  ; sample_counter[6]  ; CLK_312k5HZ[6]                          ; CLK_312k5HZ[6] ; 0.000        ; 0.000      ; 1.499      ;
; 1.257  ; sample_counter[0]  ; sample_counter[2]  ; CLK_312k5HZ[6]                          ; CLK_312k5HZ[6] ; 0.000        ; 0.000      ; 1.523      ;
; 1.260  ; sample_counter[13] ; sample_counter[15] ; CLK_312k5HZ[6]                          ; CLK_312k5HZ[6] ; 0.000        ; 0.000      ; 1.526      ;
; 1.267  ; sample_counter[1]  ; sample_counter[3]  ; CLK_312k5HZ[6]                          ; CLK_312k5HZ[6] ; 0.000        ; 0.000      ; 1.533      ;
; 1.268  ; sample_counter[11] ; sample_counter[13] ; CLK_312k5HZ[6]                          ; CLK_312k5HZ[6] ; 0.000        ; 0.000      ; 1.534      ;
; 1.268  ; sample_counter[2]  ; sample_counter[4]  ; CLK_312k5HZ[6]                          ; CLK_312k5HZ[6] ; 0.000        ; 0.000      ; 1.534      ;
; 1.268  ; sample_counter[9]  ; sample_counter[11] ; CLK_312k5HZ[6]                          ; CLK_312k5HZ[6] ; 0.000        ; 0.000      ; 1.534      ;
; 1.268  ; sample_counter[4]  ; sample_counter[6]  ; CLK_312k5HZ[6]                          ; CLK_312k5HZ[6] ; 0.000        ; 0.000      ; 1.534      ;
; 1.289  ; sample_counter[7]  ; sample_counter[8]  ; CLK_312k5HZ[6]                          ; CLK_312k5HZ[6] ; 0.000        ; 0.000      ; 1.555      ;
; 1.303  ; sample_counter[12] ; sample_counter[14] ; CLK_312k5HZ[6]                          ; CLK_312k5HZ[6] ; 0.000        ; 0.000      ; 1.569      ;
; 1.303  ; sample_counter[8]  ; sample_counter[10] ; CLK_312k5HZ[6]                          ; CLK_312k5HZ[6] ; 0.000        ; 0.000      ; 1.569      ;
; 1.303  ; sample_counter[10] ; sample_counter[12] ; CLK_312k5HZ[6]                          ; CLK_312k5HZ[6] ; 0.000        ; 0.000      ; 1.569      ;
; 1.303  ; sample_counter[3]  ; sample_counter[5]  ; CLK_312k5HZ[6]                          ; CLK_312k5HZ[6] ; 0.000        ; 0.000      ; 1.569      ;
; 1.304  ; sample_counter[5]  ; sample_counter[7]  ; CLK_312k5HZ[6]                          ; CLK_312k5HZ[6] ; 0.000        ; 0.000      ; 1.570      ;
; 1.328  ; sample_counter[0]  ; sample_counter[3]  ; CLK_312k5HZ[6]                          ; CLK_312k5HZ[6] ; 0.000        ; 0.000      ; 1.594      ;
; 1.338  ; sample_counter[1]  ; sample_counter[4]  ; CLK_312k5HZ[6]                          ; CLK_312k5HZ[6] ; 0.000        ; 0.000      ; 1.604      ;
; 1.339  ; sample_counter[11] ; sample_counter[14] ; CLK_312k5HZ[6]                          ; CLK_312k5HZ[6] ; 0.000        ; 0.000      ; 1.605      ;
; 1.339  ; sample_counter[9]  ; sample_counter[12] ; CLK_312k5HZ[6]                          ; CLK_312k5HZ[6] ; 0.000        ; 0.000      ; 1.605      ;
; 1.339  ; sample_counter[2]  ; sample_counter[5]  ; CLK_312k5HZ[6]                          ; CLK_312k5HZ[6] ; 0.000        ; 0.000      ; 1.605      ;
; 1.339  ; sample_counter[4]  ; sample_counter[7]  ; CLK_312k5HZ[6]                          ; CLK_312k5HZ[6] ; 0.000        ; 0.000      ; 1.605      ;
; 1.360  ; sample_counter[7]  ; sample_counter[9]  ; CLK_312k5HZ[6]                          ; CLK_312k5HZ[6] ; 0.000        ; 0.000      ; 1.626      ;
; 1.374  ; sample_counter[12] ; sample_counter[15] ; CLK_312k5HZ[6]                          ; CLK_312k5HZ[6] ; 0.000        ; 0.000      ; 1.640      ;
; 1.374  ; sample_counter[10] ; sample_counter[13] ; CLK_312k5HZ[6]                          ; CLK_312k5HZ[6] ; 0.000        ; 0.000      ; 1.640      ;
; 1.374  ; sample_counter[8]  ; sample_counter[11] ; CLK_312k5HZ[6]                          ; CLK_312k5HZ[6] ; 0.000        ; 0.000      ; 1.640      ;
; 1.374  ; sample_counter[3]  ; sample_counter[6]  ; CLK_312k5HZ[6]                          ; CLK_312k5HZ[6] ; 0.000        ; 0.000      ; 1.640      ;
; 1.392  ; sample_counter[6]  ; sample_counter[8]  ; CLK_312k5HZ[6]                          ; CLK_312k5HZ[6] ; 0.000        ; 0.000      ; 1.658      ;
; 1.399  ; sample_counter[0]  ; sample_counter[4]  ; CLK_312k5HZ[6]                          ; CLK_312k5HZ[6] ; 0.000        ; 0.000      ; 1.665      ;
; 1.409  ; sample_counter[1]  ; sample_counter[5]  ; CLK_312k5HZ[6]                          ; CLK_312k5HZ[6] ; 0.000        ; 0.000      ; 1.675      ;
; 1.410  ; sample_counter[11] ; sample_counter[15] ; CLK_312k5HZ[6]                          ; CLK_312k5HZ[6] ; 0.000        ; 0.000      ; 1.676      ;
; 1.410  ; sample_counter[9]  ; sample_counter[13] ; CLK_312k5HZ[6]                          ; CLK_312k5HZ[6] ; 0.000        ; 0.000      ; 1.676      ;
; 1.410  ; sample_counter[2]  ; sample_counter[6]  ; CLK_312k5HZ[6]                          ; CLK_312k5HZ[6] ; 0.000        ; 0.000      ; 1.676      ;
; 1.431  ; sample_counter[7]  ; sample_counter[10] ; CLK_312k5HZ[6]                          ; CLK_312k5HZ[6] ; 0.000        ; 0.000      ; 1.697      ;
; 1.445  ; sample_counter[10] ; sample_counter[14] ; CLK_312k5HZ[6]                          ; CLK_312k5HZ[6] ; 0.000        ; 0.000      ; 1.711      ;
; 1.445  ; sample_counter[8]  ; sample_counter[12] ; CLK_312k5HZ[6]                          ; CLK_312k5HZ[6] ; 0.000        ; 0.000      ; 1.711      ;
; 1.445  ; sample_counter[3]  ; sample_counter[7]  ; CLK_312k5HZ[6]                          ; CLK_312k5HZ[6] ; 0.000        ; 0.000      ; 1.711      ;
; 1.463  ; sample_counter[6]  ; sample_counter[9]  ; CLK_312k5HZ[6]                          ; CLK_312k5HZ[6] ; 0.000        ; 0.000      ; 1.729      ;
; 1.463  ; sample_counter[5]  ; sample_counter[8]  ; CLK_312k5HZ[6]                          ; CLK_312k5HZ[6] ; 0.000        ; 0.000      ; 1.729      ;
; 1.470  ; sample_counter[0]  ; sample_counter[5]  ; CLK_312k5HZ[6]                          ; CLK_312k5HZ[6] ; 0.000        ; 0.000      ; 1.736      ;
; 1.480  ; sample_counter[1]  ; sample_counter[6]  ; CLK_312k5HZ[6]                          ; CLK_312k5HZ[6] ; 0.000        ; 0.000      ; 1.746      ;
; 1.481  ; sample_counter[9]  ; sample_counter[14] ; CLK_312k5HZ[6]                          ; CLK_312k5HZ[6] ; 0.000        ; 0.000      ; 1.747      ;
; 1.481  ; sample_counter[2]  ; sample_counter[7]  ; CLK_312k5HZ[6]                          ; CLK_312k5HZ[6] ; 0.000        ; 0.000      ; 1.747      ;
; 1.498  ; sample_counter[4]  ; sample_counter[8]  ; CLK_312k5HZ[6]                          ; CLK_312k5HZ[6] ; 0.000        ; 0.000      ; 1.764      ;
; 1.502  ; sample_counter[7]  ; sample_counter[11] ; CLK_312k5HZ[6]                          ; CLK_312k5HZ[6] ; 0.000        ; 0.000      ; 1.768      ;
; 1.516  ; sample_counter[10] ; sample_counter[15] ; CLK_312k5HZ[6]                          ; CLK_312k5HZ[6] ; 0.000        ; 0.000      ; 1.782      ;
; 1.516  ; sample_counter[8]  ; sample_counter[13] ; CLK_312k5HZ[6]                          ; CLK_312k5HZ[6] ; 0.000        ; 0.000      ; 1.782      ;
; 1.534  ; sample_counter[6]  ; sample_counter[10] ; CLK_312k5HZ[6]                          ; CLK_312k5HZ[6] ; 0.000        ; 0.000      ; 1.800      ;
; 1.534  ; sample_counter[5]  ; sample_counter[9]  ; CLK_312k5HZ[6]                          ; CLK_312k5HZ[6] ; 0.000        ; 0.000      ; 1.800      ;
; 1.541  ; sample_counter[0]  ; sample_counter[6]  ; CLK_312k5HZ[6]                          ; CLK_312k5HZ[6] ; 0.000        ; 0.000      ; 1.807      ;
; 1.551  ; sample_counter[1]  ; sample_counter[7]  ; CLK_312k5HZ[6]                          ; CLK_312k5HZ[6] ; 0.000        ; 0.000      ; 1.817      ;
; 1.552  ; sample_counter[9]  ; sample_counter[15] ; CLK_312k5HZ[6]                          ; CLK_312k5HZ[6] ; 0.000        ; 0.000      ; 1.818      ;
; 1.569  ; sample_counter[4]  ; sample_counter[9]  ; CLK_312k5HZ[6]                          ; CLK_312k5HZ[6] ; 0.000        ; 0.000      ; 1.835      ;
; 1.573  ; sample_counter[7]  ; sample_counter[12] ; CLK_312k5HZ[6]                          ; CLK_312k5HZ[6] ; 0.000        ; 0.000      ; 1.839      ;
; 1.587  ; sample_counter[8]  ; sample_counter[14] ; CLK_312k5HZ[6]                          ; CLK_312k5HZ[6] ; 0.000        ; 0.000      ; 1.853      ;
; 1.604  ; sample_counter[3]  ; sample_counter[8]  ; CLK_312k5HZ[6]                          ; CLK_312k5HZ[6] ; 0.000        ; 0.000      ; 1.870      ;
; 1.605  ; sample_counter[6]  ; sample_counter[11] ; CLK_312k5HZ[6]                          ; CLK_312k5HZ[6] ; 0.000        ; 0.000      ; 1.871      ;
+--------+--------------------+--------------------+-----------------------------------------+----------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2]'                                                                                                                                                              ;
+--------+-----------------------------------------+-----------------------------------------+-----------------------------------------+-----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                               ; To Node                                 ; Launch Clock                            ; Latch Clock                             ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------+-----------------------------------------+-----------------------------------------+-----------------------------------------+--------------+------------+------------+
; -1.213 ; SPI_ON                                  ; SPI_MASTER_UC:mbed_instant|CSbar        ; CLKPLL_inst|altpll_component|pll|clk[0] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 0.000        ; 2.200      ; 1.253      ;
; 0.391  ; SPI_MASTER_UC:mbed_instant|icounter[5]  ; SPI_MASTER_UC:mbed_instant|icounter[5]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; SPI_MASTER_UC:mbed_instant|icounter[4]  ; SPI_MASTER_UC:mbed_instant|icounter[4]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; SPI_MASTER_UC:mbed_instant|data_out[0]  ; SPI_MASTER_UC:mbed_instant|data_out[0]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 0.000        ; 0.000      ; 0.657      ;
; 0.574  ; FIFO:FIFO_instant|out[7]                ; SPI_MASTER_UC:mbed_instant|data_out[7]  ; FIFO:FIFO_instant|clock                 ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 0.000        ; -0.050     ; 0.790      ;
; 0.574  ; FIFO:FIFO_instant|out[8]                ; SPI_MASTER_UC:mbed_instant|data_out[8]  ; FIFO:FIFO_instant|clock                 ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 0.000        ; -0.050     ; 0.790      ;
; 0.575  ; FIFO:FIFO_instant|out[3]                ; SPI_MASTER_UC:mbed_instant|data_out[3]  ; FIFO:FIFO_instant|clock                 ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 0.000        ; -0.051     ; 0.790      ;
; 0.577  ; FIFO:FIFO_instant|out[13]               ; SPI_MASTER_UC:mbed_instant|data_out[13] ; FIFO:FIFO_instant|clock                 ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 0.000        ; -0.051     ; 0.792      ;
; 0.583  ; FIFO:FIFO_instant|out[9]                ; SPI_MASTER_UC:mbed_instant|data_out[9]  ; FIFO:FIFO_instant|clock                 ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 0.000        ; -0.051     ; 0.798      ;
; 0.583  ; FIFO:FIFO_instant|out[12]               ; SPI_MASTER_UC:mbed_instant|data_out[12] ; FIFO:FIFO_instant|clock                 ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 0.000        ; -0.051     ; 0.798      ;
; 0.584  ; FIFO:FIFO_instant|out[10]               ; SPI_MASTER_UC:mbed_instant|data_out[10] ; FIFO:FIFO_instant|clock                 ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 0.000        ; -0.051     ; 0.799      ;
; 0.590  ; FIFO:FIFO_instant|out[1]                ; SPI_MASTER_UC:mbed_instant|data_out[1]  ; FIFO:FIFO_instant|clock                 ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 0.000        ; -0.051     ; 0.805      ;
; 0.593  ; FIFO:FIFO_instant|out[2]                ; SPI_MASTER_UC:mbed_instant|data_out[2]  ; FIFO:FIFO_instant|clock                 ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 0.000        ; -0.051     ; 0.808      ;
; 0.651  ; SPI_MASTER_UC:mbed_instant|data_out[9]  ; SPI_MASTER_UC:mbed_instant|data_out[10] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 0.000        ; 0.000      ; 0.917      ;
; 0.710  ; FIFO:FIFO_instant|out[11]               ; SPI_MASTER_UC:mbed_instant|data_out[11] ; FIFO:FIFO_instant|clock                 ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 0.000        ; -0.051     ; 0.925      ;
; 0.712  ; FIFO:FIFO_instant|out[6]                ; SPI_MASTER_UC:mbed_instant|data_out[6]  ; FIFO:FIFO_instant|clock                 ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 0.000        ; -0.049     ; 0.929      ;
; 0.713  ; FIFO:FIFO_instant|out[15]               ; SPI_MASTER_UC:mbed_instant|data_out[15] ; FIFO:FIFO_instant|clock                 ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 0.000        ; -0.051     ; 0.928      ;
; 0.731  ; SPI_MASTER_UC:mbed_instant|icounter[4]  ; SPI_MASTER_UC:mbed_instant|FIN          ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 0.000        ; 0.000      ; 0.997      ;
; 0.755  ; FIFO:FIFO_instant|out[14]               ; SPI_MASTER_UC:mbed_instant|data_out[14] ; FIFO:FIFO_instant|clock                 ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 0.000        ; -0.049     ; 0.972      ;
; 0.756  ; FIFO:FIFO_instant|out[4]                ; SPI_MASTER_UC:mbed_instant|data_out[4]  ; FIFO:FIFO_instant|clock                 ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 0.000        ; -0.049     ; 0.973      ;
; 0.758  ; FIFO:FIFO_instant|out[5]                ; SPI_MASTER_UC:mbed_instant|data_out[5]  ; FIFO:FIFO_instant|clock                 ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 0.000        ; -0.049     ; 0.975      ;
; 0.768  ; FIFO:FIFO_instant|empty_reg             ; SPI_MASTER_UC:mbed_instant|CSbar        ; FIFO:FIFO_instant|clock                 ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 0.000        ; -0.051     ; 0.983      ;
; 0.790  ; SPI_MASTER_UC:mbed_instant|data_out[5]  ; SPI_MASTER_UC:mbed_instant|data_out[6]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 0.000        ; 0.000      ; 1.056      ;
; 0.793  ; SPI_MASTER_UC:mbed_instant|data_out[4]  ; SPI_MASTER_UC:mbed_instant|data_out[5]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 0.000        ; 0.000      ; 1.059      ;
; 0.799  ; SPI_MASTER_UC:mbed_instant|data_out[1]  ; SPI_MASTER_UC:mbed_instant|data_out[2]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 0.000        ; 0.000      ; 1.065      ;
; 0.802  ; SPI_MASTER_UC:mbed_instant|data_out[10] ; SPI_MASTER_UC:mbed_instant|data_out[11] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 0.000        ; 0.000      ; 1.068      ;
; 0.833  ; SPI_MASTER_UC:mbed_instant|icounter[5]  ; SPI_MASTER_UC:mbed_instant|FIN          ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 0.000        ; 0.000      ; 1.099      ;
; 0.834  ; SPI_MASTER_UC:mbed_instant|data_out[12] ; SPI_MASTER_UC:mbed_instant|data_out[13] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 0.000        ; 0.000      ; 1.100      ;
; 0.903  ; FIFO:FIFO_instant|out[0]                ; SPI_MASTER_UC:mbed_instant|data_out[0]  ; FIFO:FIFO_instant|clock                 ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 0.000        ; -0.052     ; 1.117      ;
; 0.916  ; SPI_MASTER_UC:mbed_instant|CSbar        ; SPI_MASTER_UC:mbed_instant|icounter[3]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 0.000        ; 0.000      ; 1.182      ;
; 0.917  ; SPI_MASTER_UC:mbed_instant|CSbar        ; SPI_MASTER_UC:mbed_instant|icounter[0]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 0.000        ; 0.000      ; 1.183      ;
; 0.921  ; SPI_MASTER_UC:mbed_instant|CSbar        ; SPI_MASTER_UC:mbed_instant|icounter[2]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 0.000        ; 0.000      ; 1.187      ;
; 0.922  ; SPI_MASTER_UC:mbed_instant|CSbar        ; SPI_MASTER_UC:mbed_instant|MOSI         ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 0.000        ; 0.000      ; 1.188      ;
; 1.004  ; SPI_MASTER_UC:mbed_instant|data_out[0]  ; SPI_MASTER_UC:mbed_instant|data_out[1]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 0.000        ; 0.001      ; 1.271      ;
; 1.006  ; SPI_MASTER_UC:mbed_instant|icounter[4]  ; SPI_MASTER_UC:mbed_instant|icounter[5]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 0.000        ; 0.000      ; 1.272      ;
; 1.042  ; SPI_MASTER_UC:mbed_instant|icounter[5]  ; SPI_MASTER_UC:mbed_instant|icounter[4]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 0.000        ; 0.000      ; 1.308      ;
; 1.046  ; SPI_MASTER_UC:mbed_instant|CSbar        ; SPI_MASTER_UC:mbed_instant|icounter[5]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 0.000        ; 0.000      ; 1.312      ;
; 1.046  ; SPI_MASTER_UC:mbed_instant|CSbar        ; SPI_MASTER_UC:mbed_instant|icounter[4]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 0.000        ; 0.000      ; 1.312      ;
; 1.052  ; SPI_MASTER_UC:mbed_instant|CSbar        ; SPI_MASTER_UC:mbed_instant|icounter[1]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 0.000        ; 0.000      ; 1.318      ;
; 1.156  ; SPI_MASTER_UC:mbed_instant|data_out[8]  ; SPI_MASTER_UC:mbed_instant|data_out[9]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 0.000        ; -0.012     ; 1.410      ;
; 1.157  ; SPI_MASTER_UC:mbed_instant|CSbar        ; SPI_MASTER_UC:mbed_instant|data_out[3]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 0.000        ; 0.011      ; 1.434      ;
; 1.187  ; SPI_MASTER_UC:mbed_instant|icounter[2]  ; SPI_MASTER_UC:mbed_instant|icounter[2]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 0.000        ; 0.000      ; 1.453      ;
; 1.200  ; SPI_MASTER_UC:mbed_instant|icounter[3]  ; SPI_MASTER_UC:mbed_instant|icounter[3]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 0.000        ; 0.000      ; 1.466      ;
; 1.201  ; SPI_MASTER_UC:mbed_instant|CSbar        ; SPI_MASTER_UC:mbed_instant|data_out[6]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 0.000        ; -0.037     ; 1.430      ;
; 1.202  ; SPI_MASTER_UC:mbed_instant|CSbar        ; SPI_MASTER_UC:mbed_instant|data_out[5]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 0.000        ; -0.037     ; 1.431      ;
; 1.209  ; SPI_MASTER_UC:mbed_instant|data_out[15] ; SPI_MASTER_UC:mbed_instant|MOSI         ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 0.000        ; 0.014      ; 1.489      ;
; 1.229  ; SPI_MASTER_UC:mbed_instant|data_out[2]  ; SPI_MASTER_UC:mbed_instant|data_out[3]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 0.000        ; 0.007      ; 1.502      ;
; 1.234  ; SPI_MASTER_UC:mbed_instant|icounter[0]  ; SPI_MASTER_UC:mbed_instant|icounter[0]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 0.000        ; 0.000      ; 1.500      ;
; 1.295  ; SPI_MASTER_UC:mbed_instant|icounter[5]  ; SPI_MASTER_UC:mbed_instant|data_out[0]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 0.000        ; 0.003      ; 1.564      ;
; 1.322  ; SPI_MASTER_UC:mbed_instant|CSbar        ; SPI_MASTER_UC:mbed_instant|data_out[7]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 0.000        ; 0.007      ; 1.595      ;
; 1.350  ; SPI_MASTER_UC:mbed_instant|CSbar        ; SPI_MASTER_UC:mbed_instant|data_out[10] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 0.000        ; 0.010      ; 1.626      ;
; 1.352  ; SPI_MASTER_UC:mbed_instant|CSbar        ; SPI_MASTER_UC:mbed_instant|data_out[4]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 0.000        ; -0.037     ; 1.581      ;
; 1.354  ; SPI_MASTER_UC:mbed_instant|CSbar        ; SPI_MASTER_UC:mbed_instant|data_out[14] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 0.000        ; -0.037     ; 1.583      ;
; 1.355  ; SPI_MASTER_UC:mbed_instant|CSbar        ; SPI_MASTER_UC:mbed_instant|data_out[9]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 0.000        ; 0.010      ; 1.631      ;
; 1.366  ; SPI_MASTER_UC:mbed_instant|data_out[13] ; SPI_MASTER_UC:mbed_instant|data_out[14] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 0.000        ; -0.023     ; 1.609      ;
; 1.380  ; SPI_MASTER_UC:mbed_instant|CSbar        ; SPI_MASTER_UC:mbed_instant|data_out[11] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 0.000        ; 0.010      ; 1.656      ;
; 1.385  ; SPI_MASTER_UC:mbed_instant|icounter[1]  ; SPI_MASTER_UC:mbed_instant|icounter[1]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 0.000        ; 0.000      ; 1.651      ;
; 1.407  ; SPI_MASTER_UC:mbed_instant|CSbar        ; SPI_MASTER_UC:mbed_instant|data_out[12] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 0.000        ; -0.014     ; 1.659      ;
; 1.413  ; SPI_MASTER_UC:mbed_instant|CSbar        ; SPI_MASTER_UC:mbed_instant|data_out[13] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 0.000        ; -0.014     ; 1.665      ;
; 1.468  ; SPI_MASTER_UC:mbed_instant|data_out[14] ; SPI_MASTER_UC:mbed_instant|data_out[15] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 0.000        ; 0.023      ; 1.757      ;
; 1.476  ; SPI_MASTER_UC:mbed_instant|data_out[3]  ; SPI_MASTER_UC:mbed_instant|data_out[4]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 0.000        ; -0.048     ; 1.694      ;
; 1.477  ; SPI_MASTER_UC:mbed_instant|CSbar        ; SPI_MASTER_UC:mbed_instant|data_out[2]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 0.000        ; 0.004      ; 1.747      ;
; 1.477  ; SPI_MASTER_UC:mbed_instant|CSbar        ; SPI_MASTER_UC:mbed_instant|data_out[1]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 0.000        ; 0.004      ; 1.747      ;
; 1.492  ; SPI_MASTER_UC:mbed_instant|icounter[4]  ; SPI_MASTER_UC:mbed_instant|icounter[0]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 0.000        ; 0.000      ; 1.758      ;
; 1.492  ; SPI_MASTER_UC:mbed_instant|icounter[4]  ; SPI_MASTER_UC:mbed_instant|icounter[1]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 0.000        ; 0.000      ; 1.758      ;
; 1.492  ; SPI_MASTER_UC:mbed_instant|icounter[4]  ; SPI_MASTER_UC:mbed_instant|icounter[2]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 0.000        ; 0.000      ; 1.758      ;
; 1.492  ; SPI_MASTER_UC:mbed_instant|icounter[4]  ; SPI_MASTER_UC:mbed_instant|icounter[3]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 0.000        ; 0.000      ; 1.758      ;
; 1.536  ; SPI_MASTER_UC:mbed_instant|data_out[11] ; SPI_MASTER_UC:mbed_instant|data_out[12] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 0.000        ; -0.024     ; 1.778      ;
; 1.572  ; SPI_MASTER_UC:mbed_instant|icounter[2]  ; SPI_MASTER_UC:mbed_instant|icounter[3]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 0.000        ; 0.000      ; 1.838      ;
; 1.582  ; SPI_MASTER_UC:mbed_instant|icounter[1]  ; SPI_MASTER_UC:mbed_instant|icounter[2]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 0.000        ; 0.000      ; 1.848      ;
; 1.584  ; SPI_MASTER_UC:mbed_instant|icounter[4]  ; SPI_MASTER_UC:mbed_instant|data_out[0]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 0.000        ; 0.003      ; 1.853      ;
; 1.590  ; SPI_MASTER_UC:mbed_instant|CSbar        ; SPI_MASTER_UC:mbed_instant|data_out[15] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 0.000        ; -0.014     ; 1.842      ;
; 1.602  ; SPI_MASTER_UC:mbed_instant|icounter[5]  ; SPI_MASTER_UC:mbed_instant|icounter[0]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 0.000        ; 0.000      ; 1.868      ;
; 1.602  ; SPI_MASTER_UC:mbed_instant|icounter[5]  ; SPI_MASTER_UC:mbed_instant|icounter[1]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 0.000        ; 0.000      ; 1.868      ;
; 1.602  ; SPI_MASTER_UC:mbed_instant|icounter[5]  ; SPI_MASTER_UC:mbed_instant|icounter[2]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 0.000        ; 0.000      ; 1.868      ;
; 1.602  ; SPI_MASTER_UC:mbed_instant|icounter[5]  ; SPI_MASTER_UC:mbed_instant|icounter[3]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 0.000        ; 0.000      ; 1.868      ;
; 1.638  ; SPI_MASTER_UC:mbed_instant|CSbar        ; SPI_MASTER_UC:mbed_instant|data_out[8]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 0.000        ; 0.022      ; 1.926      ;
; 1.655  ; SPI_MASTER_UC:mbed_instant|icounter[1]  ; SPI_MASTER_UC:mbed_instant|icounter[3]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 0.000        ; 0.000      ; 1.921      ;
; 1.688  ; SPI_MASTER_UC:mbed_instant|icounter[0]  ; SPI_MASTER_UC:mbed_instant|icounter[2]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 0.000        ; 0.000      ; 1.954      ;
; 1.713  ; SPI_MASTER_UC:mbed_instant|data_out[6]  ; SPI_MASTER_UC:mbed_instant|data_out[7]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 0.000        ; 0.044      ; 2.023      ;
; 1.715  ; SPI_MASTER_UC:mbed_instant|CSbar        ; SPI_MASTER_UC:mbed_instant|data_out[0]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 0.000        ; 0.003      ; 1.984      ;
; 1.726  ; SPI_MASTER_UC:mbed_instant|icounter[3]  ; SPI_MASTER_UC:mbed_instant|icounter[4]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 0.000        ; 0.000      ; 1.992      ;
; 1.761  ; SPI_MASTER_UC:mbed_instant|icounter[0]  ; SPI_MASTER_UC:mbed_instant|icounter[3]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 0.000        ; 0.000      ; 2.027      ;
; 1.786  ; SPI_MASTER_UC:mbed_instant|icounter[2]  ; SPI_MASTER_UC:mbed_instant|icounter[4]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 0.000        ; 0.000      ; 2.052      ;
; 1.803  ; SPI_MASTER_UC:mbed_instant|icounter[0]  ; SPI_MASTER_UC:mbed_instant|icounter[1]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 0.000        ; 0.000      ; 2.069      ;
; 1.869  ; SPI_MASTER_UC:mbed_instant|icounter[1]  ; SPI_MASTER_UC:mbed_instant|icounter[4]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 0.000        ; 0.000      ; 2.135      ;
; 1.898  ; SPI_MASTER_UC:mbed_instant|data_out[7]  ; SPI_MASTER_UC:mbed_instant|data_out[8]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 0.000        ; 0.015      ; 2.179      ;
; 1.930  ; SPI_MASTER_UC:mbed_instant|icounter[3]  ; SPI_MASTER_UC:mbed_instant|icounter[5]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 0.000        ; 0.000      ; 2.196      ;
; 1.973  ; SPI_MASTER_UC:mbed_instant|icounter[4]  ; SPI_MASTER_UC:mbed_instant|data_out[3]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 0.000        ; 0.011      ; 2.250      ;
; 1.975  ; SPI_MASTER_UC:mbed_instant|icounter[0]  ; SPI_MASTER_UC:mbed_instant|icounter[4]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 0.000        ; 0.000      ; 2.241      ;
; 1.981  ; SPI_MASTER_UC:mbed_instant|icounter[4]  ; SPI_MASTER_UC:mbed_instant|data_out[9]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 0.000        ; 0.010      ; 2.257      ;
; 1.981  ; SPI_MASTER_UC:mbed_instant|icounter[4]  ; SPI_MASTER_UC:mbed_instant|data_out[10] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 0.000        ; 0.010      ; 2.257      ;
; 1.981  ; SPI_MASTER_UC:mbed_instant|icounter[4]  ; SPI_MASTER_UC:mbed_instant|data_out[11] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 0.000        ; 0.010      ; 2.257      ;
; 1.990  ; SPI_MASTER_UC:mbed_instant|icounter[2]  ; SPI_MASTER_UC:mbed_instant|icounter[5]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 0.000        ; 0.000      ; 2.256      ;
; 2.036  ; SPI_MASTER_UC:mbed_instant|icounter[4]  ; SPI_MASTER_UC:mbed_instant|data_out[4]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 0.000        ; -0.037     ; 2.265      ;
; 2.036  ; SPI_MASTER_UC:mbed_instant|icounter[4]  ; SPI_MASTER_UC:mbed_instant|data_out[5]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 0.000        ; -0.037     ; 2.265      ;
; 2.036  ; SPI_MASTER_UC:mbed_instant|icounter[4]  ; SPI_MASTER_UC:mbed_instant|data_out[6]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 0.000        ; -0.037     ; 2.265      ;
; 2.036  ; SPI_MASTER_UC:mbed_instant|icounter[4]  ; SPI_MASTER_UC:mbed_instant|data_out[14] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 0.000        ; -0.037     ; 2.265      ;
; 2.073  ; SPI_MASTER_UC:mbed_instant|icounter[1]  ; SPI_MASTER_UC:mbed_instant|icounter[5]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 0.000        ; 0.000      ; 2.339      ;
; 2.083  ; SPI_MASTER_UC:mbed_instant|icounter[5]  ; SPI_MASTER_UC:mbed_instant|data_out[3]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 0.000        ; 0.011      ; 2.360      ;
+--------+-----------------------------------------+-----------------------------------------+-----------------------------------------+-----------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'FIFO:FIFO_instant|clock'                                                                                                                                                                                                                                      ;
+--------+---------------------------------------------+-------------------------------------------------------------------------------------------------------------+-----------------------------------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                                                                                                     ; Launch Clock                            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+-------------------------------------------------------------------------------------------------------------+-----------------------------------------+-------------------------+--------------+------------+------------+
; -1.186 ; manual_rd                                   ; FIFO:FIFO_instant|dffr1                                                                                     ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 2.247      ; 1.327      ;
; -0.807 ; manual_wr                                   ; FIFO:FIFO_instant|dffw1                                                                                     ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 2.278      ; 1.737      ;
; -0.734 ; rst                                         ; FIFO:FIFO_instant|out[3]                                                                                    ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 2.262      ; 1.794      ;
; -0.729 ; rst                                         ; FIFO:FIFO_instant|out[9]                                                                                    ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 2.261      ; 1.798      ;
; -0.729 ; rst                                         ; FIFO:FIFO_instant|out[10]                                                                                   ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 2.261      ; 1.798      ;
; -0.729 ; rst                                         ; FIFO:FIFO_instant|out[11]                                                                                   ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 2.261      ; 1.798      ;
; -0.702 ; rst                                         ; FIFO:FIFO_instant|out[0]                                                                                    ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 2.255      ; 1.819      ;
; -0.702 ; rst                                         ; FIFO:FIFO_instant|out[1]                                                                                    ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 2.255      ; 1.819      ;
; -0.702 ; rst                                         ; FIFO:FIFO_instant|out[2]                                                                                    ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 2.255      ; 1.819      ;
; -0.639 ; rst                                         ; FIFO:FIFO_instant|out[8]                                                                                    ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 2.272      ; 1.899      ;
; -0.549 ; rst                                         ; FIFO:FIFO_instant|out[7]                                                                                    ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 2.257      ; 1.974      ;
; -0.363 ; rst                                         ; FIFO:FIFO_instant|out[4]                                                                                    ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 2.212      ; 2.115      ;
; -0.363 ; rst                                         ; FIFO:FIFO_instant|out[5]                                                                                    ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 2.212      ; 2.115      ;
; -0.363 ; rst                                         ; FIFO:FIFO_instant|out[6]                                                                                    ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 2.212      ; 2.115      ;
; -0.363 ; rst                                         ; FIFO:FIFO_instant|out[14]                                                                                   ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 2.212      ; 2.115      ;
; -0.204 ; rst                                         ; FIFO:FIFO_instant|out[12]                                                                                   ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 2.237      ; 2.299      ;
; -0.204 ; rst                                         ; FIFO:FIFO_instant|out[13]                                                                                   ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 2.237      ; 2.299      ;
; -0.204 ; rst                                         ; FIFO:FIFO_instant|out[15]                                                                                   ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 2.237      ; 2.299      ;
; 0.022  ; wr                                          ; FIFO:FIFO_instant|dffw1                                                                                     ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 2.219      ; 2.507      ;
; 0.391  ; FIFO:FIFO_instant|rd_reg[11]                ; FIFO:FIFO_instant|rd_reg[11]                                                                                ; FIFO:FIFO_instant|clock                 ; FIFO:FIFO_instant|clock ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; FIFO:FIFO_instant|empty_reg                 ; FIFO:FIFO_instant|empty_reg                                                                                 ; FIFO:FIFO_instant|clock                 ; FIFO:FIFO_instant|clock ; 0.000        ; 0.000      ; 0.657      ;
; 0.660  ; FIFO:FIFO_instant|regarray_rtl_0_bypass[35] ; FIFO:FIFO_instant|out[6]                                                                                    ; FIFO:FIFO_instant|clock                 ; FIFO:FIFO_instant|clock ; 0.000        ; 0.000      ; 0.926      ;
; 0.663  ; FIFO:FIFO_instant|regarray_rtl_0_bypass[33] ; FIFO:FIFO_instant|out[4]                                                                                    ; FIFO:FIFO_instant|clock                 ; FIFO:FIFO_instant|clock ; 0.000        ; 0.000      ; 0.929      ;
; 0.663  ; FIFO:FIFO_instant|regarray_rtl_0_bypass[34] ; FIFO:FIFO_instant|out[5]                                                                                    ; FIFO:FIFO_instant|clock                 ; FIFO:FIFO_instant|clock ; 0.000        ; 0.000      ; 0.929      ;
; 0.665  ; SPI_MASTER_UC:mbed_instant|FIN              ; FIFO:FIFO_instant|dffr1                                                                                     ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; FIFO:FIFO_instant|clock ; 0.000        ; 0.049      ; 0.980      ;
; 0.801  ; FIFO:FIFO_instant|wr_reg[0]                 ; FIFO:FIFO_instant|wr_reg[0]                                                                                 ; FIFO:FIFO_instant|clock                 ; FIFO:FIFO_instant|clock ; 0.000        ; 0.000      ; 1.067      ;
; 0.802  ; FIFO:FIFO_instant|wr_reg[2]                 ; FIFO:FIFO_instant|wr_reg[2]                                                                                 ; FIFO:FIFO_instant|clock                 ; FIFO:FIFO_instant|clock ; 0.000        ; 0.000      ; 1.068      ;
; 0.805  ; FIFO:FIFO_instant|wr_reg[7]                 ; FIFO:FIFO_instant|wr_reg[7]                                                                                 ; FIFO:FIFO_instant|clock                 ; FIFO:FIFO_instant|clock ; 0.000        ; 0.000      ; 1.071      ;
; 0.806  ; FIFO:FIFO_instant|wr_reg[9]                 ; FIFO:FIFO_instant|wr_reg[9]                                                                                 ; FIFO:FIFO_instant|clock                 ; FIFO:FIFO_instant|clock ; 0.000        ; 0.000      ; 1.072      ;
; 0.835  ; FIFO:FIFO_instant|wr_reg[1]                 ; FIFO:FIFO_instant|wr_reg[1]                                                                                 ; FIFO:FIFO_instant|clock                 ; FIFO:FIFO_instant|clock ; 0.000        ; 0.000      ; 1.101      ;
; 0.835  ; FIFO:FIFO_instant|wr_reg[4]                 ; FIFO:FIFO_instant|wr_reg[4]                                                                                 ; FIFO:FIFO_instant|clock                 ; FIFO:FIFO_instant|clock ; 0.000        ; 0.000      ; 1.101      ;
; 0.837  ; FIFO:FIFO_instant|wr_reg[6]                 ; FIFO:FIFO_instant|wr_reg[6]                                                                                 ; FIFO:FIFO_instant|clock                 ; FIFO:FIFO_instant|clock ; 0.000        ; 0.000      ; 1.103      ;
; 0.838  ; FIFO:FIFO_instant|wr_reg[8]                 ; FIFO:FIFO_instant|wr_reg[8]                                                                                 ; FIFO:FIFO_instant|clock                 ; FIFO:FIFO_instant|clock ; 0.000        ; 0.000      ; 1.104      ;
; 0.869  ; FIFO:FIFO_instant|dffw1                     ; FIFO:FIFO_instant|dffw2                                                                                     ; FIFO:FIFO_instant|clock                 ; FIFO:FIFO_instant|clock ; 0.000        ; 0.000      ; 1.135      ;
; 0.981  ; FIFO:FIFO_instant|regarray~5                ; FIFO:FIFO_instant|out[4]                                                                                    ; FIFO:FIFO_instant|clock                 ; FIFO:FIFO_instant|clock ; 0.000        ; -0.002     ; 1.245      ;
; 0.984  ; FIFO:FIFO_instant|wr_reg[10]                ; FIFO:FIFO_instant|wr_reg[10]                                                                                ; FIFO:FIFO_instant|clock                 ; FIFO:FIFO_instant|clock ; 0.000        ; 0.000      ; 1.250      ;
; 0.985  ; FIFO:FIFO_instant|regarray~7                ; FIFO:FIFO_instant|out[6]                                                                                    ; FIFO:FIFO_instant|clock                 ; FIFO:FIFO_instant|clock ; 0.000        ; -0.002     ; 1.249      ;
; 0.986  ; FIFO:FIFO_instant|regarray~6                ; FIFO:FIFO_instant|out[5]                                                                                    ; FIFO:FIFO_instant|clock                 ; FIFO:FIFO_instant|clock ; 0.000        ; -0.002     ; 1.250      ;
; 0.996  ; FIFO:FIFO_instant|wr_reg[5]                 ; FIFO:FIFO_instant|wr_reg[5]                                                                                 ; FIFO:FIFO_instant|clock                 ; FIFO:FIFO_instant|clock ; 0.000        ; 0.000      ; 1.262      ;
; 0.997  ; sample_counter[14]                          ; FIFO:FIFO_instant|regarray~15                                                                               ; CLK_312k5HZ[6]                          ; FIFO:FIFO_instant|clock ; 0.000        ; -0.264     ; 0.999      ;
; 0.998  ; sample_counter[14]                          ; FIFO:FIFO_instant|regarray_rtl_0_bypass[43]                                                                 ; CLK_312k5HZ[6]                          ; FIFO:FIFO_instant|clock ; 0.000        ; -0.264     ; 1.000      ;
; 1.007  ; FIFO:FIFO_instant|rd_reg[12]                ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|address_reg_b[0]                 ; FIFO:FIFO_instant|clock                 ; FIFO:FIFO_instant|clock ; 0.000        ; -0.001     ; 1.272      ;
; 1.011  ; FIFO:FIFO_instant|wr_reg[12]                ; FIFO:FIFO_instant|wr_reg[12]                                                                                ; FIFO:FIFO_instant|clock                 ; FIFO:FIFO_instant|clock ; 0.000        ; 0.000      ; 1.277      ;
; 1.016  ; FIFO:FIFO_instant|wr_reg[11]                ; FIFO:FIFO_instant|wr_reg[11]                                                                                ; FIFO:FIFO_instant|clock                 ; FIFO:FIFO_instant|clock ; 0.000        ; 0.000      ; 1.282      ;
; 1.068  ; FIFO:FIFO_instant|regarray_rtl_0_bypass[36] ; FIFO:FIFO_instant|out[7]                                                                                    ; FIFO:FIFO_instant|clock                 ; FIFO:FIFO_instant|clock ; 0.000        ; 0.001      ; 1.335      ;
; 1.115  ; FIFO:FIFO_instant|dffr2                     ; FIFO:FIFO_instant|rd_reg[11]                                                                                ; FIFO:FIFO_instant|clock                 ; FIFO:FIFO_instant|clock ; 0.000        ; 0.000      ; 1.381      ;
; 1.120  ; sample_counter[12]                          ; FIFO:FIFO_instant|regarray_rtl_0_bypass[41]                                                                 ; CLK_312k5HZ[6]                          ; FIFO:FIFO_instant|clock ; 0.000        ; -0.264     ; 1.122      ;
; 1.127  ; FIFO:FIFO_instant|regarray_rtl_0_bypass[38] ; FIFO:FIFO_instant|out[9]                                                                                    ; FIFO:FIFO_instant|clock                 ; FIFO:FIFO_instant|clock ; 0.000        ; 0.019      ; 1.412      ;
; 1.128  ; FIFO:FIFO_instant|regarray_rtl_0_bypass[30] ; FIFO:FIFO_instant|out[1]                                                                                    ; FIFO:FIFO_instant|clock                 ; FIFO:FIFO_instant|clock ; 0.000        ; 0.012      ; 1.406      ;
; 1.129  ; sample_counter[12]                          ; FIFO:FIFO_instant|regarray~13                                                                               ; CLK_312k5HZ[6]                          ; FIFO:FIFO_instant|clock ; 0.000        ; -0.264     ; 1.131      ;
; 1.130  ; FIFO:FIFO_instant|regarray_rtl_0_bypass[39] ; FIFO:FIFO_instant|out[10]                                                                                   ; FIFO:FIFO_instant|clock                 ; FIFO:FIFO_instant|clock ; 0.000        ; 0.019      ; 1.415      ;
; 1.132  ; FIFO:FIFO_instant|regarray_rtl_0_bypass[31] ; FIFO:FIFO_instant|out[2]                                                                                    ; FIFO:FIFO_instant|clock                 ; FIFO:FIFO_instant|clock ; 0.000        ; 0.012      ; 1.410      ;
; 1.133  ; sample_counter[13]                          ; FIFO:FIFO_instant|regarray~14                                                                               ; CLK_312k5HZ[6]                          ; FIFO:FIFO_instant|clock ; 0.000        ; -0.264     ; 1.135      ;
; 1.133  ; FIFO:FIFO_instant|regarray_rtl_0_bypass[29] ; FIFO:FIFO_instant|out[0]                                                                                    ; FIFO:FIFO_instant|clock                 ; FIFO:FIFO_instant|clock ; 0.000        ; 0.012      ; 1.411      ;
; 1.137  ; sample_counter[13]                          ; FIFO:FIFO_instant|regarray_rtl_0_bypass[42]                                                                 ; CLK_312k5HZ[6]                          ; FIFO:FIFO_instant|clock ; 0.000        ; -0.264     ; 1.139      ;
; 1.165  ; FIFO:FIFO_instant|regarray_rtl_0_bypass[42] ; FIFO:FIFO_instant|out[13]                                                                                   ; FIFO:FIFO_instant|clock                 ; FIFO:FIFO_instant|clock ; 0.000        ; -0.016     ; 1.415      ;
; 1.166  ; FIFO:FIFO_instant|regarray_rtl_0_bypass[44] ; FIFO:FIFO_instant|out[15]                                                                                   ; FIFO:FIFO_instant|clock                 ; FIFO:FIFO_instant|clock ; 0.000        ; -0.016     ; 1.416      ;
; 1.181  ; FIFO:FIFO_instant|wr_reg[3]                 ; FIFO:FIFO_instant|wr_reg[4]                                                                                 ; FIFO:FIFO_instant|clock                 ; FIFO:FIFO_instant|clock ; 0.000        ; 0.000      ; 1.447      ;
; 1.182  ; sample_counter[15]                          ; FIFO:FIFO_instant|regarray_rtl_0_bypass[44]                                                                 ; CLK_312k5HZ[6]                          ; FIFO:FIFO_instant|clock ; 0.000        ; -0.264     ; 1.184      ;
; 1.184  ; sample_counter[15]                          ; FIFO:FIFO_instant|regarray~16                                                                               ; CLK_312k5HZ[6]                          ; FIFO:FIFO_instant|clock ; 0.000        ; -0.264     ; 1.186      ;
; 1.184  ; FIFO:FIFO_instant|wr_reg[0]                 ; FIFO:FIFO_instant|wr_reg[1]                                                                                 ; FIFO:FIFO_instant|clock                 ; FIFO:FIFO_instant|clock ; 0.000        ; 0.000      ; 1.450      ;
; 1.188  ; FIFO:FIFO_instant|wr_reg[7]                 ; FIFO:FIFO_instant|wr_reg[8]                                                                                 ; FIFO:FIFO_instant|clock                 ; FIFO:FIFO_instant|clock ; 0.000        ; 0.000      ; 1.454      ;
; 1.189  ; FIFO:FIFO_instant|wr_reg[9]                 ; FIFO:FIFO_instant|wr_reg[10]                                                                                ; FIFO:FIFO_instant|clock                 ; FIFO:FIFO_instant|clock ; 0.000        ; 0.000      ; 1.455      ;
; 1.210  ; sample_counter[7]                           ; FIFO:FIFO_instant|regarray_rtl_0_bypass[36]                                                                 ; CLK_312k5HZ[6]                          ; FIFO:FIFO_instant|clock ; 0.000        ; -0.261     ; 1.215      ;
; 1.210  ; sample_counter[7]                           ; FIFO:FIFO_instant|regarray~8                                                                                ; CLK_312k5HZ[6]                          ; FIFO:FIFO_instant|clock ; 0.000        ; -0.261     ; 1.215      ;
; 1.214  ; FIFO:FIFO_instant|wr_reg[9]                 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a32~porta_address_reg9 ; FIFO:FIFO_instant|clock                 ; FIFO:FIFO_instant|clock ; 0.000        ; 0.046      ; 1.494      ;
; 1.215  ; FIFO:FIFO_instant|wr_reg[4]                 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a32~porta_address_reg4 ; FIFO:FIFO_instant|clock                 ; FIFO:FIFO_instant|clock ; 0.000        ; 0.046      ; 1.495      ;
; 1.217  ; FIFO:FIFO_instant|wr_reg[7]                 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a32~porta_address_reg7 ; FIFO:FIFO_instant|clock                 ; FIFO:FIFO_instant|clock ; 0.000        ; 0.046      ; 1.497      ;
; 1.220  ; FIFO:FIFO_instant|wr_reg[13]                ; FIFO:FIFO_instant|wr_reg[13]                                                                                ; FIFO:FIFO_instant|clock                 ; FIFO:FIFO_instant|clock ; 0.000        ; 0.000      ; 1.486      ;
; 1.221  ; FIFO:FIFO_instant|wr_reg[1]                 ; FIFO:FIFO_instant|wr_reg[2]                                                                                 ; FIFO:FIFO_instant|clock                 ; FIFO:FIFO_instant|clock ; 0.000        ; 0.000      ; 1.487      ;
; 1.221  ; FIFO:FIFO_instant|wr_reg[4]                 ; FIFO:FIFO_instant|wr_reg[5]                                                                                 ; FIFO:FIFO_instant|clock                 ; FIFO:FIFO_instant|clock ; 0.000        ; 0.000      ; 1.487      ;
; 1.223  ; FIFO:FIFO_instant|wr_reg[6]                 ; FIFO:FIFO_instant|wr_reg[7]                                                                                 ; FIFO:FIFO_instant|clock                 ; FIFO:FIFO_instant|clock ; 0.000        ; 0.000      ; 1.489      ;
; 1.224  ; FIFO:FIFO_instant|wr_reg[8]                 ; FIFO:FIFO_instant|wr_reg[9]                                                                                 ; FIFO:FIFO_instant|clock                 ; FIFO:FIFO_instant|clock ; 0.000        ; 0.000      ; 1.490      ;
; 1.225  ; FIFO:FIFO_instant|empty_reg                 ; FIFO:FIFO_instant|full_reg                                                                                  ; FIFO:FIFO_instant|clock                 ; FIFO:FIFO_instant|clock ; 0.000        ; 0.000      ; 1.491      ;
; 1.231  ; FIFO:FIFO_instant|dffr2                     ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|address_reg_b[1]                 ; FIFO:FIFO_instant|clock                 ; FIFO:FIFO_instant|clock ; 0.000        ; -0.002     ; 1.495      ;
; 1.235  ; FIFO:FIFO_instant|dffr2                     ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|address_reg_b[0]                 ; FIFO:FIFO_instant|clock                 ; FIFO:FIFO_instant|clock ; 0.000        ; -0.002     ; 1.499      ;
; 1.237  ; FIFO:FIFO_instant|rd_reg[13]                ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|address_reg_b[1]                 ; FIFO:FIFO_instant|clock                 ; FIFO:FIFO_instant|clock ; 0.000        ; -0.001     ; 1.502      ;
; 1.251  ; FIFO:FIFO_instant|regarray~8                ; FIFO:FIFO_instant|out[7]                                                                                    ; FIFO:FIFO_instant|clock                 ; FIFO:FIFO_instant|clock ; 0.000        ; 0.001      ; 1.518      ;
; 1.252  ; FIFO:FIFO_instant|wr_reg[3]                 ; FIFO:FIFO_instant|wr_reg[5]                                                                                 ; FIFO:FIFO_instant|clock                 ; FIFO:FIFO_instant|clock ; 0.000        ; 0.000      ; 1.518      ;
; 1.255  ; FIFO:FIFO_instant|wr_reg[0]                 ; FIFO:FIFO_instant|wr_reg[2]                                                                                 ; FIFO:FIFO_instant|clock                 ; FIFO:FIFO_instant|clock ; 0.000        ; 0.000      ; 1.521      ;
; 1.256  ; FIFO:FIFO_instant|wr_reg[2]                 ; FIFO:FIFO_instant|wr_reg[4]                                                                                 ; FIFO:FIFO_instant|clock                 ; FIFO:FIFO_instant|clock ; 0.000        ; 0.000      ; 1.522      ;
; 1.259  ; FIFO:FIFO_instant|wr_reg[2]                 ; FIFO:FIFO_instant|regarray_rtl_0_bypass[5]                                                                  ; FIFO:FIFO_instant|clock                 ; FIFO:FIFO_instant|clock ; 0.000        ; 0.003      ; 1.528      ;
; 1.259  ; FIFO:FIFO_instant|wr_reg[7]                 ; FIFO:FIFO_instant|wr_reg[9]                                                                                 ; FIFO:FIFO_instant|clock                 ; FIFO:FIFO_instant|clock ; 0.000        ; 0.000      ; 1.525      ;
; 1.260  ; FIFO:FIFO_instant|wr_reg[9]                 ; FIFO:FIFO_instant|wr_reg[11]                                                                                ; FIFO:FIFO_instant|clock                 ; FIFO:FIFO_instant|clock ; 0.000        ; 0.000      ; 1.526      ;
; 1.268  ; FIFO:FIFO_instant|wr_reg[8]                 ; FIFO:FIFO_instant|regarray_rtl_0_bypass[17]                                                                 ; FIFO:FIFO_instant|clock                 ; FIFO:FIFO_instant|clock ; 0.000        ; 0.001      ; 1.535      ;
; 1.288  ; FIFO:FIFO_instant|wr_reg[13]                ; FIFO:FIFO_instant|regarray_rtl_0_bypass[27]                                                                 ; FIFO:FIFO_instant|clock                 ; FIFO:FIFO_instant|clock ; 0.000        ; 0.001      ; 1.555      ;
; 1.294  ; FIFO:FIFO_instant|wr_reg[6]                 ; FIFO:FIFO_instant|wr_reg[8]                                                                                 ; FIFO:FIFO_instant|clock                 ; FIFO:FIFO_instant|clock ; 0.000        ; 0.000      ; 1.560      ;
; 1.295  ; FIFO:FIFO_instant|wr_reg[8]                 ; FIFO:FIFO_instant|wr_reg[10]                                                                                ; FIFO:FIFO_instant|clock                 ; FIFO:FIFO_instant|clock ; 0.000        ; 0.000      ; 1.561      ;
; 1.296  ; FIFO:FIFO_instant|regarray~3                ; FIFO:FIFO_instant|out[2]                                                                                    ; FIFO:FIFO_instant|clock                 ; FIFO:FIFO_instant|clock ; 0.000        ; 0.012      ; 1.574      ;
; 1.308  ; FIFO:FIFO_instant|regarray~1                ; FIFO:FIFO_instant|out[0]                                                                                    ; FIFO:FIFO_instant|clock                 ; FIFO:FIFO_instant|clock ; 0.000        ; 0.012      ; 1.586      ;
; 1.313  ; FIFO:FIFO_instant|regarray~12               ; FIFO:FIFO_instant|out[11]                                                                                   ; FIFO:FIFO_instant|clock                 ; FIFO:FIFO_instant|clock ; 0.000        ; 0.019      ; 1.598      ;
; 1.314  ; FIFO:FIFO_instant|regarray~10               ; FIFO:FIFO_instant|out[9]                                                                                    ; FIFO:FIFO_instant|clock                 ; FIFO:FIFO_instant|clock ; 0.000        ; 0.019      ; 1.599      ;
; 1.322  ; FIFO:FIFO_instant|regarray~11               ; FIFO:FIFO_instant|out[10]                                                                                   ; FIFO:FIFO_instant|clock                 ; FIFO:FIFO_instant|clock ; 0.000        ; 0.019      ; 1.607      ;
; 1.327  ; FIFO:FIFO_instant|wr_reg[2]                 ; FIFO:FIFO_instant|wr_reg[5]                                                                                 ; FIFO:FIFO_instant|clock                 ; FIFO:FIFO_instant|clock ; 0.000        ; 0.000      ; 1.593      ;
; 1.330  ; FIFO:FIFO_instant|wr_reg[7]                 ; FIFO:FIFO_instant|wr_reg[10]                                                                                ; FIFO:FIFO_instant|clock                 ; FIFO:FIFO_instant|clock ; 0.000        ; 0.000      ; 1.596      ;
; 1.331  ; FIFO:FIFO_instant|wr_reg[9]                 ; FIFO:FIFO_instant|wr_reg[12]                                                                                ; FIFO:FIFO_instant|clock                 ; FIFO:FIFO_instant|clock ; 0.000        ; 0.000      ; 1.597      ;
; 1.337  ; FIFO:FIFO_instant|regarray~14               ; FIFO:FIFO_instant|out[13]                                                                                   ; FIFO:FIFO_instant|clock                 ; FIFO:FIFO_instant|clock ; 0.000        ; -0.016     ; 1.587      ;
; 1.354  ; FIFO:FIFO_instant|regarray_rtl_0_bypass[40] ; FIFO:FIFO_instant|out[11]                                                                                   ; FIFO:FIFO_instant|clock                 ; FIFO:FIFO_instant|clock ; 0.000        ; 0.019      ; 1.639      ;
; 1.363  ; FIFO:FIFO_instant|wr_reg[1]                 ; FIFO:FIFO_instant|wr_reg[4]                                                                                 ; FIFO:FIFO_instant|clock                 ; FIFO:FIFO_instant|clock ; 0.000        ; 0.000      ; 1.629      ;
; 1.364  ; FIFO:FIFO_instant|wr_reg[4]                 ; FIFO:FIFO_instant|regarray_rtl_0_bypass[9]                                                                  ; FIFO:FIFO_instant|clock                 ; FIFO:FIFO_instant|clock ; 0.000        ; 0.003      ; 1.633      ;
+--------+---------------------------------------------+-------------------------------------------------------------------------------------------------------------+-----------------------------------------+-------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLKPLL_inst|altpll_component|pll|clk[0]'                                                                                                                                                              ;
+--------+-----------------------------------------+-----------------------------------------+-----------------------------------------+-----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                               ; To Node                                 ; Launch Clock                            ; Latch Clock                             ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------+-----------------------------------------+-----------------------------------------+-----------------------------------------+--------------+------------+------------+
; -0.049 ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.190      ; 0.657      ;
; -0.008 ; FIFO:FIFO_instant|clock                 ; FIFO:FIFO_instant|clock                 ; FIFO:FIFO_instant|clock                 ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.149      ; 0.657      ;
; 0.236  ; CLK_312k5HZ[6]                          ; wr                                      ; CLK_312k5HZ[6]                          ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.190      ; 0.942      ;
; 0.237  ; CLK_312k5HZ[6]                          ; CLK_312k5HZ[6]                          ; CLK_312k5HZ[6]                          ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.190      ; 0.943      ;
; 0.243  ; CLK_312k5HZ[6]                          ; ff_1                                    ; CLK_312k5HZ[6]                          ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.190      ; 0.949      ;
; 0.391  ; CLK_312k5HZ[0]                          ; CLK_312k5HZ[0]                          ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; SPI_ON                                  ; SPI_ON                                  ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.451  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; CLKPLL_inst|altpll_component|pll|clk[0] ; -0.500       ; 0.190      ; 0.657      ;
; 0.492  ; FIFO:FIFO_instant|clock                 ; FIFO:FIFO_instant|clock                 ; FIFO:FIFO_instant|clock                 ; CLKPLL_inst|altpll_component|pll|clk[0] ; -0.500       ; 0.149      ; 0.657      ;
; 0.517  ; ff_1                                    ; wr                                      ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.783      ;
; 0.736  ; CLK_312k5HZ[6]                          ; wr                                      ; CLK_312k5HZ[6]                          ; CLKPLL_inst|altpll_component|pll|clk[0] ; -0.500       ; 0.190      ; 0.942      ;
; 0.737  ; CLK_312k5HZ[6]                          ; CLK_312k5HZ[6]                          ; CLK_312k5HZ[6]                          ; CLKPLL_inst|altpll_component|pll|clk[0] ; -0.500       ; 0.190      ; 0.943      ;
; 0.743  ; CLK_312k5HZ[6]                          ; ff_1                                    ; CLK_312k5HZ[6]                          ; CLKPLL_inst|altpll_component|pll|clk[0] ; -0.500       ; 0.190      ; 0.949      ;
; 0.752  ; MBED_RDY_PREV                           ; MBED_RDY_EDGE                           ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.018      ;
; 0.797  ; CLK_312k5HZ[0]                          ; CLK_312k5HZ[1]                          ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.063      ;
; 0.798  ; CLK_312k5HZ[3]                          ; CLK_312k5HZ[3]                          ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.064      ;
; 0.825  ; MBED_RDY_EDGE                           ; SPI_ON                                  ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.091      ;
; 0.831  ; CLK_312k5HZ[2]                          ; CLK_312k5HZ[2]                          ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.097      ;
; 0.832  ; CLK_312k5HZ[4]                          ; CLK_312k5HZ[4]                          ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.098      ;
; 0.832  ; CLK_312k5HZ[5]                          ; CLK_312k5HZ[5]                          ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.098      ;
; 0.966  ; MBED_RDY                                ; MBED_RDY_PREV                           ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.002     ; 1.230      ;
; 0.966  ; MBED_RDY                                ; MBED_RDY_EDGE                           ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.002     ; 1.230      ;
; 1.005  ; CLK_312k5HZ[1]                          ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.271      ;
; 1.010  ; CLK_312k5HZ[1]                          ; CLK_312k5HZ[1]                          ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.276      ;
; 1.180  ; CLK_312k5HZ[0]                          ; CLK_312k5HZ[2]                          ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.446      ;
; 1.181  ; CLK_312k5HZ[3]                          ; CLK_312k5HZ[4]                          ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.447      ;
; 1.217  ; CLK_312k5HZ[2]                          ; CLK_312k5HZ[3]                          ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.483      ;
; 1.218  ; CLK_312k5HZ[5]                          ; CLK_312k5HZ[6]                          ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.484      ;
; 1.218  ; CLK_312k5HZ[4]                          ; CLK_312k5HZ[5]                          ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.484      ;
; 1.251  ; CLK_312k5HZ[0]                          ; CLK_312k5HZ[3]                          ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.517      ;
; 1.252  ; CLK_312k5HZ[3]                          ; CLK_312k5HZ[5]                          ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.518      ;
; 1.282  ; CLK_312k5HZ[0]                          ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.548      ;
; 1.288  ; CLK_312k5HZ[2]                          ; CLK_312k5HZ[4]                          ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.554      ;
; 1.289  ; CLK_312k5HZ[4]                          ; CLK_312k5HZ[6]                          ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.555      ;
; 1.322  ; CLK_312k5HZ[0]                          ; CLK_312k5HZ[4]                          ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.588      ;
; 1.323  ; CLK_312k5HZ[3]                          ; CLK_312k5HZ[6]                          ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.589      ;
; 1.359  ; CLK_312k5HZ[2]                          ; CLK_312k5HZ[5]                          ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.625      ;
; 1.393  ; CLK_312k5HZ[0]                          ; CLK_312k5HZ[5]                          ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.659      ;
; 1.397  ; CLK_312k5HZ[1]                          ; CLK_312k5HZ[2]                          ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.663      ;
; 1.430  ; CLK_312k5HZ[2]                          ; CLK_312k5HZ[6]                          ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.696      ;
; 1.464  ; CLK_312k5HZ[0]                          ; CLK_312k5HZ[6]                          ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.730      ;
; 1.468  ; CLK_312k5HZ[1]                          ; CLK_312k5HZ[3]                          ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.734      ;
; 1.539  ; CLK_312k5HZ[1]                          ; CLK_312k5HZ[4]                          ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.805      ;
; 1.610  ; CLK_312k5HZ[1]                          ; CLK_312k5HZ[5]                          ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.876      ;
; 1.681  ; CLK_312k5HZ[1]                          ; CLK_312k5HZ[6]                          ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.947      ;
; 2.797  ; FIFO:FIFO_instant|empty_reg             ; manual_rd                               ; FIFO:FIFO_instant|clock                 ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -2.249     ; 0.814      ;
; 2.799  ; FIFO:FIFO_instant|empty_reg             ; MBED_RDY                                ; FIFO:FIFO_instant|clock                 ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -2.249     ; 0.816      ;
; 2.915  ; SPI_MASTER_UC:mbed_instant|FIN          ; SPI_ON                                  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -2.200     ; 0.981      ;
+--------+-----------------------------------------+-----------------------------------------+-----------------------------------------+-----------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'FIFO:FIFO_instant|clock'                                                                                                                ;
+-------+-----------+------------------------------+-----------------------------------------+-------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node                      ; Launch Clock                            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+------------------------------+-----------------------------------------+-------------------------+--------------+------------+------------+
; 0.965 ; rst       ; FIFO:FIFO_instant|rd_reg[0]  ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 1.000        ; 2.258      ; 2.329      ;
; 0.965 ; rst       ; FIFO:FIFO_instant|rd_reg[3]  ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 1.000        ; 2.258      ; 2.329      ;
; 0.965 ; rst       ; FIFO:FIFO_instant|rd_reg[4]  ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 1.000        ; 2.258      ; 2.329      ;
; 0.965 ; rst       ; FIFO:FIFO_instant|rd_reg[5]  ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 1.000        ; 2.258      ; 2.329      ;
; 0.965 ; rst       ; FIFO:FIFO_instant|rd_reg[6]  ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 1.000        ; 2.258      ; 2.329      ;
; 0.965 ; rst       ; FIFO:FIFO_instant|rd_reg[7]  ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 1.000        ; 2.258      ; 2.329      ;
; 0.965 ; rst       ; FIFO:FIFO_instant|rd_reg[8]  ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 1.000        ; 2.258      ; 2.329      ;
; 0.965 ; rst       ; FIFO:FIFO_instant|rd_reg[9]  ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 1.000        ; 2.258      ; 2.329      ;
; 0.965 ; rst       ; FIFO:FIFO_instant|rd_reg[10] ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 1.000        ; 2.258      ; 2.329      ;
; 0.965 ; rst       ; FIFO:FIFO_instant|rd_reg[12] ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 1.000        ; 2.258      ; 2.329      ;
; 0.965 ; rst       ; FIFO:FIFO_instant|rd_reg[13] ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 1.000        ; 2.258      ; 2.329      ;
; 1.266 ; rst       ; FIFO:FIFO_instant|rd_reg[1]  ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 1.000        ; 2.259      ; 2.029      ;
; 1.266 ; rst       ; FIFO:FIFO_instant|rd_reg[2]  ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 1.000        ; 2.259      ; 2.029      ;
; 1.266 ; rst       ; FIFO:FIFO_instant|rd_reg[11] ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 1.000        ; 2.259      ; 2.029      ;
; 1.295 ; rst       ; FIFO:FIFO_instant|wr_reg[0]  ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 1.000        ; 2.256      ; 1.997      ;
; 1.295 ; rst       ; FIFO:FIFO_instant|wr_reg[1]  ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 1.000        ; 2.256      ; 1.997      ;
; 1.295 ; rst       ; FIFO:FIFO_instant|wr_reg[2]  ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 1.000        ; 2.256      ; 1.997      ;
; 1.295 ; rst       ; FIFO:FIFO_instant|wr_reg[3]  ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 1.000        ; 2.256      ; 1.997      ;
; 1.295 ; rst       ; FIFO:FIFO_instant|wr_reg[4]  ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 1.000        ; 2.256      ; 1.997      ;
; 1.295 ; rst       ; FIFO:FIFO_instant|wr_reg[6]  ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 1.000        ; 2.256      ; 1.997      ;
; 1.295 ; rst       ; FIFO:FIFO_instant|wr_reg[7]  ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 1.000        ; 2.256      ; 1.997      ;
; 1.295 ; rst       ; FIFO:FIFO_instant|wr_reg[8]  ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 1.000        ; 2.256      ; 1.997      ;
; 1.295 ; rst       ; FIFO:FIFO_instant|wr_reg[9]  ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 1.000        ; 2.256      ; 1.997      ;
; 1.295 ; rst       ; FIFO:FIFO_instant|wr_reg[10] ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 1.000        ; 2.256      ; 1.997      ;
; 1.295 ; rst       ; FIFO:FIFO_instant|wr_reg[11] ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 1.000        ; 2.256      ; 1.997      ;
; 1.295 ; rst       ; FIFO:FIFO_instant|wr_reg[12] ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 1.000        ; 2.256      ; 1.997      ;
; 1.295 ; rst       ; FIFO:FIFO_instant|wr_reg[13] ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 1.000        ; 2.256      ; 1.997      ;
; 1.295 ; rst       ; FIFO:FIFO_instant|wr_reg[5]  ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 1.000        ; 2.256      ; 1.997      ;
; 1.550 ; rst       ; FIFO:FIFO_instant|full_reg   ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 1.000        ; 2.251      ; 1.737      ;
; 1.550 ; rst       ; FIFO:FIFO_instant|empty_reg  ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 1.000        ; 2.251      ; 1.737      ;
; 1.982 ; rst       ; FIFO:FIFO_instant|regarray~0 ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 1.000        ; 2.249      ; 1.303      ;
+-------+-----------+------------------------------+-----------------------------------------+-------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'FIFO:FIFO_instant|clock'                                                                                                                  ;
+--------+-----------+------------------------------+-----------------------------------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                      ; Launch Clock                            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+------------------------------+-----------------------------------------+-------------------------+--------------+------------+------------+
; -1.212 ; rst       ; FIFO:FIFO_instant|regarray~0 ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 2.249      ; 1.303      ;
; -0.780 ; rst       ; FIFO:FIFO_instant|full_reg   ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 2.251      ; 1.737      ;
; -0.780 ; rst       ; FIFO:FIFO_instant|empty_reg  ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 2.251      ; 1.737      ;
; -0.525 ; rst       ; FIFO:FIFO_instant|wr_reg[0]  ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 2.256      ; 1.997      ;
; -0.525 ; rst       ; FIFO:FIFO_instant|wr_reg[1]  ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 2.256      ; 1.997      ;
; -0.525 ; rst       ; FIFO:FIFO_instant|wr_reg[2]  ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 2.256      ; 1.997      ;
; -0.525 ; rst       ; FIFO:FIFO_instant|wr_reg[3]  ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 2.256      ; 1.997      ;
; -0.525 ; rst       ; FIFO:FIFO_instant|wr_reg[4]  ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 2.256      ; 1.997      ;
; -0.525 ; rst       ; FIFO:FIFO_instant|wr_reg[6]  ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 2.256      ; 1.997      ;
; -0.525 ; rst       ; FIFO:FIFO_instant|wr_reg[7]  ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 2.256      ; 1.997      ;
; -0.525 ; rst       ; FIFO:FIFO_instant|wr_reg[8]  ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 2.256      ; 1.997      ;
; -0.525 ; rst       ; FIFO:FIFO_instant|wr_reg[9]  ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 2.256      ; 1.997      ;
; -0.525 ; rst       ; FIFO:FIFO_instant|wr_reg[10] ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 2.256      ; 1.997      ;
; -0.525 ; rst       ; FIFO:FIFO_instant|wr_reg[11] ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 2.256      ; 1.997      ;
; -0.525 ; rst       ; FIFO:FIFO_instant|wr_reg[12] ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 2.256      ; 1.997      ;
; -0.525 ; rst       ; FIFO:FIFO_instant|wr_reg[13] ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 2.256      ; 1.997      ;
; -0.525 ; rst       ; FIFO:FIFO_instant|wr_reg[5]  ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 2.256      ; 1.997      ;
; -0.496 ; rst       ; FIFO:FIFO_instant|rd_reg[1]  ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 2.259      ; 2.029      ;
; -0.496 ; rst       ; FIFO:FIFO_instant|rd_reg[2]  ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 2.259      ; 2.029      ;
; -0.496 ; rst       ; FIFO:FIFO_instant|rd_reg[11] ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 2.259      ; 2.029      ;
; -0.195 ; rst       ; FIFO:FIFO_instant|rd_reg[0]  ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 2.258      ; 2.329      ;
; -0.195 ; rst       ; FIFO:FIFO_instant|rd_reg[3]  ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 2.258      ; 2.329      ;
; -0.195 ; rst       ; FIFO:FIFO_instant|rd_reg[4]  ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 2.258      ; 2.329      ;
; -0.195 ; rst       ; FIFO:FIFO_instant|rd_reg[5]  ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 2.258      ; 2.329      ;
; -0.195 ; rst       ; FIFO:FIFO_instant|rd_reg[6]  ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 2.258      ; 2.329      ;
; -0.195 ; rst       ; FIFO:FIFO_instant|rd_reg[7]  ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 2.258      ; 2.329      ;
; -0.195 ; rst       ; FIFO:FIFO_instant|rd_reg[8]  ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 2.258      ; 2.329      ;
; -0.195 ; rst       ; FIFO:FIFO_instant|rd_reg[9]  ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 2.258      ; 2.329      ;
; -0.195 ; rst       ; FIFO:FIFO_instant|rd_reg[10] ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 2.258      ; 2.329      ;
; -0.195 ; rst       ; FIFO:FIFO_instant|rd_reg[12] ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 2.258      ; 2.329      ;
; -0.195 ; rst       ; FIFO:FIFO_instant|rd_reg[13] ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 2.258      ; 2.329      ;
+--------+-----------+------------------------------+-----------------------------------------+-------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'FIFO:FIFO_instant|clock'                                                                                                                                                       ;
+--------+--------------+----------------+------------------+-------------------------+------------+--------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                   ; Clock Edge ; Target                                                                                                       ;
+--------+--------------+----------------+------------------+-------------------------+------------+--------------------------------------------------------------------------------------------------------------+
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a0~porta_address_reg0   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a0~porta_address_reg0   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a0~porta_address_reg1   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a0~porta_address_reg1   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a0~porta_address_reg10  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a0~porta_address_reg10  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a0~porta_address_reg11  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a0~porta_address_reg11  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a0~porta_address_reg2   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a0~porta_address_reg2   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a0~porta_address_reg3   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a0~porta_address_reg3   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a0~porta_address_reg4   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a0~porta_address_reg4   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a0~porta_address_reg5   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a0~porta_address_reg5   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a0~porta_address_reg6   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a0~porta_address_reg6   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a0~porta_address_reg7   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a0~porta_address_reg7   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a0~porta_address_reg8   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a0~porta_address_reg8   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a0~porta_address_reg9   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a0~porta_address_reg9   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a0~porta_datain_reg0    ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a0~porta_datain_reg0    ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a0~porta_memory_reg0    ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a0~porta_memory_reg0    ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a0~porta_we_reg         ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a0~porta_we_reg         ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a0~portb_address_reg0   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a0~portb_address_reg0   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a0~portb_address_reg1   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a0~portb_address_reg1   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a0~portb_address_reg10  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a0~portb_address_reg10  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a0~portb_address_reg11  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a0~portb_address_reg11  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a0~portb_address_reg2   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a0~portb_address_reg2   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a0~portb_address_reg3   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a0~portb_address_reg3   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a0~portb_address_reg4   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a0~portb_address_reg4   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a0~portb_address_reg5   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a0~portb_address_reg5   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a0~portb_address_reg6   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a0~portb_address_reg6   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a0~portb_address_reg7   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a0~portb_address_reg7   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a0~portb_address_reg8   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a0~portb_address_reg8   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a0~portb_address_reg9   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a0~portb_address_reg9   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a10~porta_address_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a10~porta_address_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a10~porta_address_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a10~porta_address_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a10~porta_address_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a10~porta_address_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a10~porta_address_reg11 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a10~porta_address_reg11 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a10~porta_address_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a10~porta_address_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a10~porta_address_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a10~porta_address_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a10~porta_address_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a10~porta_address_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a10~porta_address_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a10~porta_address_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a10~porta_address_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a10~porta_address_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a10~porta_address_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a10~porta_address_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a10~porta_address_reg8  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a10~porta_address_reg8  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a10~porta_address_reg9  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a10~porta_address_reg9  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a10~porta_datain_reg0   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a10~porta_datain_reg0   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a10~porta_memory_reg0   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a10~porta_memory_reg0   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a10~porta_we_reg        ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a10~porta_we_reg        ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a10~portb_address_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a10~portb_address_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a10~portb_address_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a10~portb_address_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a10~portb_address_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a10~portb_address_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a10~portb_address_reg11 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a10~portb_address_reg11 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a10~portb_address_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a10~portb_address_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a10~portb_address_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a10~portb_address_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a10~portb_address_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a10~portb_address_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a10~portb_address_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a10~portb_address_reg5  ;
+--------+--------------+----------------+------------------+-------------------------+------------+--------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2]'                                                                                     ;
+--------+--------------+----------------+------------------+-----------------------------------------+------------+--------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                   ; Clock Edge ; Target                                     ;
+--------+--------------+----------------+------------------+-----------------------------------------+------------+--------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; Rise       ; SPI_MASTER_UC:mbed_instant|CSbar           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; Rise       ; SPI_MASTER_UC:mbed_instant|CSbar           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; Rise       ; SPI_MASTER_UC:mbed_instant|FIN             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; Rise       ; SPI_MASTER_UC:mbed_instant|FIN             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; Rise       ; SPI_MASTER_UC:mbed_instant|MOSI            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; Rise       ; SPI_MASTER_UC:mbed_instant|MOSI            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; Rise       ; SPI_MASTER_UC:mbed_instant|data_out[0]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; Rise       ; SPI_MASTER_UC:mbed_instant|data_out[0]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; Rise       ; SPI_MASTER_UC:mbed_instant|data_out[10]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; Rise       ; SPI_MASTER_UC:mbed_instant|data_out[10]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; Rise       ; SPI_MASTER_UC:mbed_instant|data_out[11]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; Rise       ; SPI_MASTER_UC:mbed_instant|data_out[11]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; Rise       ; SPI_MASTER_UC:mbed_instant|data_out[12]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; Rise       ; SPI_MASTER_UC:mbed_instant|data_out[12]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; Rise       ; SPI_MASTER_UC:mbed_instant|data_out[13]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; Rise       ; SPI_MASTER_UC:mbed_instant|data_out[13]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; Rise       ; SPI_MASTER_UC:mbed_instant|data_out[14]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; Rise       ; SPI_MASTER_UC:mbed_instant|data_out[14]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; Rise       ; SPI_MASTER_UC:mbed_instant|data_out[15]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; Rise       ; SPI_MASTER_UC:mbed_instant|data_out[15]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; Rise       ; SPI_MASTER_UC:mbed_instant|data_out[1]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; Rise       ; SPI_MASTER_UC:mbed_instant|data_out[1]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; Rise       ; SPI_MASTER_UC:mbed_instant|data_out[2]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; Rise       ; SPI_MASTER_UC:mbed_instant|data_out[2]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; Rise       ; SPI_MASTER_UC:mbed_instant|data_out[3]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; Rise       ; SPI_MASTER_UC:mbed_instant|data_out[3]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; Rise       ; SPI_MASTER_UC:mbed_instant|data_out[4]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; Rise       ; SPI_MASTER_UC:mbed_instant|data_out[4]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; Rise       ; SPI_MASTER_UC:mbed_instant|data_out[5]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; Rise       ; SPI_MASTER_UC:mbed_instant|data_out[5]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; Rise       ; SPI_MASTER_UC:mbed_instant|data_out[6]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; Rise       ; SPI_MASTER_UC:mbed_instant|data_out[6]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; Rise       ; SPI_MASTER_UC:mbed_instant|data_out[7]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; Rise       ; SPI_MASTER_UC:mbed_instant|data_out[7]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; Rise       ; SPI_MASTER_UC:mbed_instant|data_out[8]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; Rise       ; SPI_MASTER_UC:mbed_instant|data_out[8]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; Rise       ; SPI_MASTER_UC:mbed_instant|data_out[9]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; Rise       ; SPI_MASTER_UC:mbed_instant|data_out[9]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; Rise       ; SPI_MASTER_UC:mbed_instant|icounter[0]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; Rise       ; SPI_MASTER_UC:mbed_instant|icounter[0]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; Rise       ; SPI_MASTER_UC:mbed_instant|icounter[1]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; Rise       ; SPI_MASTER_UC:mbed_instant|icounter[1]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; Rise       ; SPI_MASTER_UC:mbed_instant|icounter[2]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; Rise       ; SPI_MASTER_UC:mbed_instant|icounter[2]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; Rise       ; SPI_MASTER_UC:mbed_instant|icounter[3]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; Rise       ; SPI_MASTER_UC:mbed_instant|icounter[3]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; Rise       ; SPI_MASTER_UC:mbed_instant|icounter[4]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; Rise       ; SPI_MASTER_UC:mbed_instant|icounter[4]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; Rise       ; SPI_MASTER_UC:mbed_instant|icounter[5]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; Rise       ; SPI_MASTER_UC:mbed_instant|icounter[5]     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; Rise       ; mbed_instant|CSbar|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; Rise       ; mbed_instant|CSbar|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; Rise       ; mbed_instant|FIN|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; Rise       ; mbed_instant|FIN|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; Rise       ; mbed_instant|MOSI|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; Rise       ; mbed_instant|MOSI|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; Rise       ; mbed_instant|SPI_CLK_5[2]|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; Rise       ; mbed_instant|SPI_CLK_5[2]|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; Rise       ; mbed_instant|SPI_CLK_5[2]~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; Rise       ; mbed_instant|SPI_CLK_5[2]~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; Rise       ; mbed_instant|SPI_CLK_5[2]~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; Rise       ; mbed_instant|SPI_CLK_5[2]~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; Rise       ; mbed_instant|data_out[0]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; Rise       ; mbed_instant|data_out[0]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; Rise       ; mbed_instant|data_out[10]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; Rise       ; mbed_instant|data_out[10]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; Rise       ; mbed_instant|data_out[11]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; Rise       ; mbed_instant|data_out[11]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; Rise       ; mbed_instant|data_out[12]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; Rise       ; mbed_instant|data_out[12]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; Rise       ; mbed_instant|data_out[13]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; Rise       ; mbed_instant|data_out[13]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; Rise       ; mbed_instant|data_out[14]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; Rise       ; mbed_instant|data_out[14]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; Rise       ; mbed_instant|data_out[15]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; Rise       ; mbed_instant|data_out[15]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; Rise       ; mbed_instant|data_out[1]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; Rise       ; mbed_instant|data_out[1]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; Rise       ; mbed_instant|data_out[2]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; Rise       ; mbed_instant|data_out[2]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; Rise       ; mbed_instant|data_out[3]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; Rise       ; mbed_instant|data_out[3]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; Rise       ; mbed_instant|data_out[4]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; Rise       ; mbed_instant|data_out[4]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; Rise       ; mbed_instant|data_out[5]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; Rise       ; mbed_instant|data_out[5]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; Rise       ; mbed_instant|data_out[6]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; Rise       ; mbed_instant|data_out[6]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; Rise       ; mbed_instant|data_out[7]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; Rise       ; mbed_instant|data_out[7]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; Rise       ; mbed_instant|data_out[8]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; Rise       ; mbed_instant|data_out[8]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; Rise       ; mbed_instant|data_out[9]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; Rise       ; mbed_instant|data_out[9]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; Rise       ; mbed_instant|icounter[0]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; Rise       ; mbed_instant|icounter[0]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; Rise       ; mbed_instant|icounter[1]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; Rise       ; mbed_instant|icounter[1]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; Rise       ; mbed_instant|icounter[2]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; Rise       ; mbed_instant|icounter[2]|clk               ;
+--------+--------------+----------------+------------------+-----------------------------------------+------------+--------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLK_312k5HZ[6]'                                                                          ;
+--------+--------------+----------------+------------------+----------------+------------+---------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock          ; Clock Edge ; Target                          ;
+--------+--------------+----------------+------------------+----------------+------------+---------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_312k5HZ[6] ; Rise       ; sample_counter[0]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_312k5HZ[6] ; Rise       ; sample_counter[0]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_312k5HZ[6] ; Rise       ; sample_counter[10]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_312k5HZ[6] ; Rise       ; sample_counter[10]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_312k5HZ[6] ; Rise       ; sample_counter[11]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_312k5HZ[6] ; Rise       ; sample_counter[11]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_312k5HZ[6] ; Rise       ; sample_counter[12]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_312k5HZ[6] ; Rise       ; sample_counter[12]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_312k5HZ[6] ; Rise       ; sample_counter[13]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_312k5HZ[6] ; Rise       ; sample_counter[13]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_312k5HZ[6] ; Rise       ; sample_counter[14]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_312k5HZ[6] ; Rise       ; sample_counter[14]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_312k5HZ[6] ; Rise       ; sample_counter[15]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_312k5HZ[6] ; Rise       ; sample_counter[15]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_312k5HZ[6] ; Rise       ; sample_counter[1]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_312k5HZ[6] ; Rise       ; sample_counter[1]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_312k5HZ[6] ; Rise       ; sample_counter[2]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_312k5HZ[6] ; Rise       ; sample_counter[2]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_312k5HZ[6] ; Rise       ; sample_counter[3]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_312k5HZ[6] ; Rise       ; sample_counter[3]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_312k5HZ[6] ; Rise       ; sample_counter[4]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_312k5HZ[6] ; Rise       ; sample_counter[4]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_312k5HZ[6] ; Rise       ; sample_counter[5]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_312k5HZ[6] ; Rise       ; sample_counter[5]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_312k5HZ[6] ; Rise       ; sample_counter[6]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_312k5HZ[6] ; Rise       ; sample_counter[6]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_312k5HZ[6] ; Rise       ; sample_counter[7]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_312k5HZ[6] ; Rise       ; sample_counter[7]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_312k5HZ[6] ; Rise       ; sample_counter[8]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_312k5HZ[6] ; Rise       ; sample_counter[8]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_312k5HZ[6] ; Rise       ; sample_counter[9]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_312k5HZ[6] ; Rise       ; sample_counter[9]               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_312k5HZ[6] ; Rise       ; CLK_312k5HZ[6]|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_312k5HZ[6] ; Rise       ; CLK_312k5HZ[6]|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_312k5HZ[6] ; Rise       ; CLK_312k5HZ[6]~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_312k5HZ[6] ; Rise       ; CLK_312k5HZ[6]~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_312k5HZ[6] ; Rise       ; CLK_312k5HZ[6]~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_312k5HZ[6] ; Rise       ; CLK_312k5HZ[6]~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_312k5HZ[6] ; Rise       ; sample_counter[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_312k5HZ[6] ; Rise       ; sample_counter[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_312k5HZ[6] ; Rise       ; sample_counter[10]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_312k5HZ[6] ; Rise       ; sample_counter[10]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_312k5HZ[6] ; Rise       ; sample_counter[11]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_312k5HZ[6] ; Rise       ; sample_counter[11]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_312k5HZ[6] ; Rise       ; sample_counter[12]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_312k5HZ[6] ; Rise       ; sample_counter[12]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_312k5HZ[6] ; Rise       ; sample_counter[13]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_312k5HZ[6] ; Rise       ; sample_counter[13]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_312k5HZ[6] ; Rise       ; sample_counter[14]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_312k5HZ[6] ; Rise       ; sample_counter[14]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_312k5HZ[6] ; Rise       ; sample_counter[15]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_312k5HZ[6] ; Rise       ; sample_counter[15]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_312k5HZ[6] ; Rise       ; sample_counter[1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_312k5HZ[6] ; Rise       ; sample_counter[1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_312k5HZ[6] ; Rise       ; sample_counter[2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_312k5HZ[6] ; Rise       ; sample_counter[2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_312k5HZ[6] ; Rise       ; sample_counter[3]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_312k5HZ[6] ; Rise       ; sample_counter[3]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_312k5HZ[6] ; Rise       ; sample_counter[4]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_312k5HZ[6] ; Rise       ; sample_counter[4]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_312k5HZ[6] ; Rise       ; sample_counter[5]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_312k5HZ[6] ; Rise       ; sample_counter[5]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_312k5HZ[6] ; Rise       ; sample_counter[6]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_312k5HZ[6] ; Rise       ; sample_counter[6]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_312k5HZ[6] ; Rise       ; sample_counter[7]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_312k5HZ[6] ; Rise       ; sample_counter[7]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_312k5HZ[6] ; Rise       ; sample_counter[8]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_312k5HZ[6] ; Rise       ; sample_counter[8]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_312k5HZ[6] ; Rise       ; sample_counter[9]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_312k5HZ[6] ; Rise       ; sample_counter[9]|clk           ;
+--------+--------------+----------------+------------------+----------------+------------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'iCLK_50'                                                                                    ;
+--------+--------------+----------------+------------------+---------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+---------+------------+-------------------------------------------+
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; iCLK_50 ; Rise       ; CLKPLL_inst|altpll_component|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; CLKPLL_inst|altpll_component|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; iCLK_50 ; Rise       ; CLKPLL_inst|altpll_component|pll|inclk[0] ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; CLKPLL_inst|altpll_component|pll|inclk[0] ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; iCLK_50 ; Rise       ; iCLK_50|combout                           ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; iCLK_50|combout                           ;
; 17.620 ; 20.000       ; 2.380          ; Port Rate        ; iCLK_50 ; Rise       ; iCLK_50                                   ;
+--------+--------------+----------------+------------------+---------+------------+-------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLKPLL_inst|altpll_component|pll|clk[0]'                                                                                              ;
+--------+--------------+----------------+------------------+-----------------------------------------+------------+-----------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                   ; Clock Edge ; Target                                              ;
+--------+--------------+----------------+------------------+-----------------------------------------+------------+-----------------------------------------------------+
; 11.500 ; 12.500       ; 1.000          ; High Pulse Width ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; CLK_312k5HZ[0]                                      ;
; 11.500 ; 12.500       ; 1.000          ; Low Pulse Width  ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; CLK_312k5HZ[0]                                      ;
; 11.500 ; 12.500       ; 1.000          ; High Pulse Width ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; CLK_312k5HZ[1]                                      ;
; 11.500 ; 12.500       ; 1.000          ; Low Pulse Width  ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; CLK_312k5HZ[1]                                      ;
; 11.500 ; 12.500       ; 1.000          ; High Pulse Width ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; CLK_312k5HZ[2]                                      ;
; 11.500 ; 12.500       ; 1.000          ; Low Pulse Width  ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; CLK_312k5HZ[2]                                      ;
; 11.500 ; 12.500       ; 1.000          ; High Pulse Width ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; CLK_312k5HZ[3]                                      ;
; 11.500 ; 12.500       ; 1.000          ; Low Pulse Width  ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; CLK_312k5HZ[3]                                      ;
; 11.500 ; 12.500       ; 1.000          ; High Pulse Width ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; CLK_312k5HZ[4]                                      ;
; 11.500 ; 12.500       ; 1.000          ; Low Pulse Width  ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; CLK_312k5HZ[4]                                      ;
; 11.500 ; 12.500       ; 1.000          ; High Pulse Width ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; CLK_312k5HZ[5]                                      ;
; 11.500 ; 12.500       ; 1.000          ; Low Pulse Width  ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; CLK_312k5HZ[5]                                      ;
; 11.500 ; 12.500       ; 1.000          ; High Pulse Width ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; CLK_312k5HZ[6]                                      ;
; 11.500 ; 12.500       ; 1.000          ; Low Pulse Width  ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; CLK_312k5HZ[6]                                      ;
; 11.500 ; 12.500       ; 1.000          ; High Pulse Width ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; FIFO:FIFO_instant|clock                             ;
; 11.500 ; 12.500       ; 1.000          ; Low Pulse Width  ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; FIFO:FIFO_instant|clock                             ;
; 11.500 ; 12.500       ; 1.000          ; High Pulse Width ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; MBED_RDY                                            ;
; 11.500 ; 12.500       ; 1.000          ; Low Pulse Width  ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; MBED_RDY                                            ;
; 11.500 ; 12.500       ; 1.000          ; High Pulse Width ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; MBED_RDY_EDGE                                       ;
; 11.500 ; 12.500       ; 1.000          ; Low Pulse Width  ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; MBED_RDY_EDGE                                       ;
; 11.500 ; 12.500       ; 1.000          ; High Pulse Width ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; MBED_RDY_PREV                                       ;
; 11.500 ; 12.500       ; 1.000          ; Low Pulse Width  ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; MBED_RDY_PREV                                       ;
; 11.500 ; 12.500       ; 1.000          ; High Pulse Width ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2]             ;
; 11.500 ; 12.500       ; 1.000          ; Low Pulse Width  ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2]             ;
; 11.500 ; 12.500       ; 1.000          ; High Pulse Width ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; SPI_ON                                              ;
; 11.500 ; 12.500       ; 1.000          ; Low Pulse Width  ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; SPI_ON                                              ;
; 11.500 ; 12.500       ; 1.000          ; High Pulse Width ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; ff_1                                                ;
; 11.500 ; 12.500       ; 1.000          ; Low Pulse Width  ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; ff_1                                                ;
; 11.500 ; 12.500       ; 1.000          ; High Pulse Width ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; manual_rd                                           ;
; 11.500 ; 12.500       ; 1.000          ; Low Pulse Width  ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; manual_rd                                           ;
; 11.500 ; 12.500       ; 1.000          ; High Pulse Width ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; manual_wr                                           ;
; 11.500 ; 12.500       ; 1.000          ; Low Pulse Width  ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; manual_wr                                           ;
; 11.500 ; 12.500       ; 1.000          ; High Pulse Width ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; rst                                                 ;
; 11.500 ; 12.500       ; 1.000          ; Low Pulse Width  ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; rst                                                 ;
; 11.500 ; 12.500       ; 1.000          ; High Pulse Width ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; wr                                                  ;
; 11.500 ; 12.500       ; 1.000          ; Low Pulse Width  ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; wr                                                  ;
; 12.500 ; 12.500       ; 0.000          ; High Pulse Width ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; CLKPLL_inst|altpll_component|_clk0~clkctrl|inclk[0] ;
; 12.500 ; 12.500       ; 0.000          ; Low Pulse Width  ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; CLKPLL_inst|altpll_component|_clk0~clkctrl|inclk[0] ;
; 12.500 ; 12.500       ; 0.000          ; High Pulse Width ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; CLKPLL_inst|altpll_component|_clk0~clkctrl|outclk   ;
; 12.500 ; 12.500       ; 0.000          ; Low Pulse Width  ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; CLKPLL_inst|altpll_component|_clk0~clkctrl|outclk   ;
; 12.500 ; 12.500       ; 0.000          ; High Pulse Width ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; CLK_312k5HZ[0]|clk                                  ;
; 12.500 ; 12.500       ; 0.000          ; Low Pulse Width  ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; CLK_312k5HZ[0]|clk                                  ;
; 12.500 ; 12.500       ; 0.000          ; High Pulse Width ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; CLK_312k5HZ[1]|clk                                  ;
; 12.500 ; 12.500       ; 0.000          ; Low Pulse Width  ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; CLK_312k5HZ[1]|clk                                  ;
; 12.500 ; 12.500       ; 0.000          ; High Pulse Width ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; CLK_312k5HZ[2]|clk                                  ;
; 12.500 ; 12.500       ; 0.000          ; Low Pulse Width  ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; CLK_312k5HZ[2]|clk                                  ;
; 12.500 ; 12.500       ; 0.000          ; High Pulse Width ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; CLK_312k5HZ[3]|clk                                  ;
; 12.500 ; 12.500       ; 0.000          ; Low Pulse Width  ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; CLK_312k5HZ[3]|clk                                  ;
; 12.500 ; 12.500       ; 0.000          ; High Pulse Width ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; CLK_312k5HZ[4]|clk                                  ;
; 12.500 ; 12.500       ; 0.000          ; Low Pulse Width  ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; CLK_312k5HZ[4]|clk                                  ;
; 12.500 ; 12.500       ; 0.000          ; High Pulse Width ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; CLK_312k5HZ[5]|clk                                  ;
; 12.500 ; 12.500       ; 0.000          ; Low Pulse Width  ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; CLK_312k5HZ[5]|clk                                  ;
; 12.500 ; 12.500       ; 0.000          ; High Pulse Width ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; CLK_312k5HZ[6]|clk                                  ;
; 12.500 ; 12.500       ; 0.000          ; Low Pulse Width  ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; CLK_312k5HZ[6]|clk                                  ;
; 12.500 ; 12.500       ; 0.000          ; High Pulse Width ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; FIFO_instant|clock|clk                              ;
; 12.500 ; 12.500       ; 0.000          ; Low Pulse Width  ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; FIFO_instant|clock|clk                              ;
; 12.500 ; 12.500       ; 0.000          ; High Pulse Width ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; MBED_RDY_EDGE|clk                                   ;
; 12.500 ; 12.500       ; 0.000          ; Low Pulse Width  ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; MBED_RDY_EDGE|clk                                   ;
; 12.500 ; 12.500       ; 0.000          ; High Pulse Width ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; MBED_RDY_PREV|clk                                   ;
; 12.500 ; 12.500       ; 0.000          ; Low Pulse Width  ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; MBED_RDY_PREV|clk                                   ;
; 12.500 ; 12.500       ; 0.000          ; High Pulse Width ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; MBED_RDY|clk                                        ;
; 12.500 ; 12.500       ; 0.000          ; Low Pulse Width  ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; MBED_RDY|clk                                        ;
; 12.500 ; 12.500       ; 0.000          ; High Pulse Width ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; SPI_ON|clk                                          ;
; 12.500 ; 12.500       ; 0.000          ; Low Pulse Width  ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; SPI_ON|clk                                          ;
; 12.500 ; 12.500       ; 0.000          ; High Pulse Width ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; ff_1|clk                                            ;
; 12.500 ; 12.500       ; 0.000          ; Low Pulse Width  ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; ff_1|clk                                            ;
; 12.500 ; 12.500       ; 0.000          ; High Pulse Width ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; manual_rd|clk                                       ;
; 12.500 ; 12.500       ; 0.000          ; Low Pulse Width  ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; manual_rd|clk                                       ;
; 12.500 ; 12.500       ; 0.000          ; High Pulse Width ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; manual_wr|clk                                       ;
; 12.500 ; 12.500       ; 0.000          ; Low Pulse Width  ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; manual_wr|clk                                       ;
; 12.500 ; 12.500       ; 0.000          ; High Pulse Width ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; mbed_instant|SPI_CLK_5[2]|clk                       ;
; 12.500 ; 12.500       ; 0.000          ; Low Pulse Width  ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; mbed_instant|SPI_CLK_5[2]|clk                       ;
; 12.500 ; 12.500       ; 0.000          ; High Pulse Width ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; rst|clk                                             ;
; 12.500 ; 12.500       ; 0.000          ; Low Pulse Width  ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; rst|clk                                             ;
; 12.500 ; 12.500       ; 0.000          ; High Pulse Width ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; wr|clk                                              ;
; 12.500 ; 12.500       ; 0.000          ; Low Pulse Width  ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; wr|clk                                              ;
+--------+--------------+----------------+------------------+-----------------------------------------+------------+-----------------------------------------------------+


+------------------------------------------------------------------------------------------------+
; Setup Times                                                                                    ;
+------------+------------+-------+-------+------------+-----------------------------------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                         ;
+------------+------------+-------+-------+------------+-----------------------------------------+
; GPIO_1[*]  ; iCLK_50    ; 7.642 ; 7.642 ; Rise       ; CLKPLL_inst|altpll_component|pll|clk[0] ;
;  GPIO_1[7] ; iCLK_50    ; 7.642 ; 7.642 ; Rise       ; CLKPLL_inst|altpll_component|pll|clk[0] ;
; iKEY[*]    ; iCLK_50    ; 8.914 ; 8.914 ; Rise       ; CLKPLL_inst|altpll_component|pll|clk[0] ;
;  iKEY[0]   ; iCLK_50    ; 7.261 ; 7.261 ; Rise       ; CLKPLL_inst|altpll_component|pll|clk[0] ;
;  iKEY[2]   ; iCLK_50    ; 8.914 ; 8.914 ; Rise       ; CLKPLL_inst|altpll_component|pll|clk[0] ;
;  iKEY[3]   ; iCLK_50    ; 7.198 ; 7.198 ; Rise       ; CLKPLL_inst|altpll_component|pll|clk[0] ;
+------------+------------+-------+-------+------------+-----------------------------------------+


+--------------------------------------------------------------------------------------------------+
; Hold Times                                                                                       ;
+------------+------------+--------+--------+------------+-----------------------------------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                         ;
+------------+------------+--------+--------+------------+-----------------------------------------+
; GPIO_1[*]  ; iCLK_50    ; -7.412 ; -7.412 ; Rise       ; CLKPLL_inst|altpll_component|pll|clk[0] ;
;  GPIO_1[7] ; iCLK_50    ; -7.412 ; -7.412 ; Rise       ; CLKPLL_inst|altpll_component|pll|clk[0] ;
; iKEY[*]    ; iCLK_50    ; -6.968 ; -6.968 ; Rise       ; CLKPLL_inst|altpll_component|pll|clk[0] ;
;  iKEY[0]   ; iCLK_50    ; -7.031 ; -7.031 ; Rise       ; CLKPLL_inst|altpll_component|pll|clk[0] ;
;  iKEY[2]   ; iCLK_50    ; -8.684 ; -8.684 ; Rise       ; CLKPLL_inst|altpll_component|pll|clk[0] ;
;  iKEY[3]   ; iCLK_50    ; -6.968 ; -6.968 ; Rise       ; CLKPLL_inst|altpll_component|pll|clk[0] ;
+------------+------------+--------+--------+------------+-----------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                          ;
+-------------+-----------------------------------------+--------+--------+------------+-----------------------------------------+
; Data Port   ; Clock Port                              ; Rise   ; Fall   ; Clock Edge ; Clock Reference                         ;
+-------------+-----------------------------------------+--------+--------+------------+-----------------------------------------+
; oHEX0_D[*]  ; CLK_312k5HZ[6]                          ; 12.381 ; 12.381 ; Rise       ; CLK_312k5HZ[6]                          ;
;  oHEX0_D[0] ; CLK_312k5HZ[6]                          ; 12.381 ; 12.381 ; Rise       ; CLK_312k5HZ[6]                          ;
;  oHEX0_D[1] ; CLK_312k5HZ[6]                          ; 9.990  ; 9.990  ; Rise       ; CLK_312k5HZ[6]                          ;
;  oHEX0_D[2] ; CLK_312k5HZ[6]                          ; 10.384 ; 10.384 ; Rise       ; CLK_312k5HZ[6]                          ;
;  oHEX0_D[3] ; CLK_312k5HZ[6]                          ; 10.207 ; 10.207 ; Rise       ; CLK_312k5HZ[6]                          ;
;  oHEX0_D[4] ; CLK_312k5HZ[6]                          ; 10.436 ; 10.436 ; Rise       ; CLK_312k5HZ[6]                          ;
;  oHEX0_D[5] ; CLK_312k5HZ[6]                          ; 10.410 ; 10.410 ; Rise       ; CLK_312k5HZ[6]                          ;
;  oHEX0_D[6] ; CLK_312k5HZ[6]                          ; 10.180 ; 10.180 ; Rise       ; CLK_312k5HZ[6]                          ;
; oHEX1_D[*]  ; CLK_312k5HZ[6]                          ; 10.404 ; 10.404 ; Rise       ; CLK_312k5HZ[6]                          ;
;  oHEX1_D[0] ; CLK_312k5HZ[6]                          ; 9.544  ; 9.544  ; Rise       ; CLK_312k5HZ[6]                          ;
;  oHEX1_D[1] ; CLK_312k5HZ[6]                          ; 9.698  ; 9.698  ; Rise       ; CLK_312k5HZ[6]                          ;
;  oHEX1_D[2] ; CLK_312k5HZ[6]                          ; 9.977  ; 9.977  ; Rise       ; CLK_312k5HZ[6]                          ;
;  oHEX1_D[3] ; CLK_312k5HZ[6]                          ; 9.997  ; 9.997  ; Rise       ; CLK_312k5HZ[6]                          ;
;  oHEX1_D[4] ; CLK_312k5HZ[6]                          ; 10.027 ; 10.027 ; Rise       ; CLK_312k5HZ[6]                          ;
;  oHEX1_D[5] ; CLK_312k5HZ[6]                          ; 10.404 ; 10.404 ; Rise       ; CLK_312k5HZ[6]                          ;
;  oHEX1_D[6] ; CLK_312k5HZ[6]                          ; 10.174 ; 10.174 ; Rise       ; CLK_312k5HZ[6]                          ;
; oHEX2_D[*]  ; CLK_312k5HZ[6]                          ; 11.046 ; 11.046 ; Rise       ; CLK_312k5HZ[6]                          ;
;  oHEX2_D[0] ; CLK_312k5HZ[6]                          ; 9.717  ; 9.717  ; Rise       ; CLK_312k5HZ[6]                          ;
;  oHEX2_D[1] ; CLK_312k5HZ[6]                          ; 11.046 ; 11.046 ; Rise       ; CLK_312k5HZ[6]                          ;
;  oHEX2_D[2] ; CLK_312k5HZ[6]                          ; 9.982  ; 9.982  ; Rise       ; CLK_312k5HZ[6]                          ;
;  oHEX2_D[3] ; CLK_312k5HZ[6]                          ; 10.852 ; 10.852 ; Rise       ; CLK_312k5HZ[6]                          ;
;  oHEX2_D[4] ; CLK_312k5HZ[6]                          ; 9.833  ; 9.833  ; Rise       ; CLK_312k5HZ[6]                          ;
;  oHEX2_D[5] ; CLK_312k5HZ[6]                          ; 11.019 ; 11.019 ; Rise       ; CLK_312k5HZ[6]                          ;
;  oHEX2_D[6] ; CLK_312k5HZ[6]                          ; 10.664 ; 10.664 ; Rise       ; CLK_312k5HZ[6]                          ;
; oHEX3_D[*]  ; CLK_312k5HZ[6]                          ; 12.025 ; 12.025 ; Rise       ; CLK_312k5HZ[6]                          ;
;  oHEX3_D[0] ; CLK_312k5HZ[6]                          ; 10.963 ; 10.963 ; Rise       ; CLK_312k5HZ[6]                          ;
;  oHEX3_D[1] ; CLK_312k5HZ[6]                          ; 11.865 ; 11.865 ; Rise       ; CLK_312k5HZ[6]                          ;
;  oHEX3_D[2] ; CLK_312k5HZ[6]                          ; 9.908  ; 9.908  ; Rise       ; CLK_312k5HZ[6]                          ;
;  oHEX3_D[3] ; CLK_312k5HZ[6]                          ; 11.448 ; 11.448 ; Rise       ; CLK_312k5HZ[6]                          ;
;  oHEX3_D[4] ; CLK_312k5HZ[6]                          ; 12.025 ; 12.025 ; Rise       ; CLK_312k5HZ[6]                          ;
;  oHEX3_D[5] ; CLK_312k5HZ[6]                          ; 10.937 ; 10.937 ; Rise       ; CLK_312k5HZ[6]                          ;
;  oHEX3_D[6] ; CLK_312k5HZ[6]                          ; 11.475 ; 11.475 ; Rise       ; CLK_312k5HZ[6]                          ;
; oHEX4_D[*]  ; FIFO:FIFO_instant|clock                 ; 11.216 ; 11.216 ; Rise       ; FIFO:FIFO_instant|clock                 ;
;  oHEX4_D[0] ; FIFO:FIFO_instant|clock                 ; 9.514  ; 9.514  ; Rise       ; FIFO:FIFO_instant|clock                 ;
;  oHEX4_D[1] ; FIFO:FIFO_instant|clock                 ; 10.787 ; 10.787 ; Rise       ; FIFO:FIFO_instant|clock                 ;
;  oHEX4_D[2] ; FIFO:FIFO_instant|clock                 ; 11.216 ; 11.216 ; Rise       ; FIFO:FIFO_instant|clock                 ;
;  oHEX4_D[3] ; FIFO:FIFO_instant|clock                 ; 10.352 ; 10.352 ; Rise       ; FIFO:FIFO_instant|clock                 ;
;  oHEX4_D[4] ; FIFO:FIFO_instant|clock                 ; 9.558  ; 9.558  ; Rise       ; FIFO:FIFO_instant|clock                 ;
;  oHEX4_D[5] ; FIFO:FIFO_instant|clock                 ; 10.070 ; 10.070 ; Rise       ; FIFO:FIFO_instant|clock                 ;
;  oHEX4_D[6] ; FIFO:FIFO_instant|clock                 ; 9.344  ; 9.344  ; Rise       ; FIFO:FIFO_instant|clock                 ;
; oHEX5_D[*]  ; FIFO:FIFO_instant|clock                 ; 11.682 ; 11.682 ; Rise       ; FIFO:FIFO_instant|clock                 ;
;  oHEX5_D[0] ; FIFO:FIFO_instant|clock                 ; 11.060 ; 11.060 ; Rise       ; FIFO:FIFO_instant|clock                 ;
;  oHEX5_D[1] ; FIFO:FIFO_instant|clock                 ; 11.057 ; 11.057 ; Rise       ; FIFO:FIFO_instant|clock                 ;
;  oHEX5_D[2] ; FIFO:FIFO_instant|clock                 ; 11.025 ; 11.025 ; Rise       ; FIFO:FIFO_instant|clock                 ;
;  oHEX5_D[3] ; FIFO:FIFO_instant|clock                 ; 11.340 ; 11.340 ; Rise       ; FIFO:FIFO_instant|clock                 ;
;  oHEX5_D[4] ; FIFO:FIFO_instant|clock                 ; 11.058 ; 11.058 ; Rise       ; FIFO:FIFO_instant|clock                 ;
;  oHEX5_D[5] ; FIFO:FIFO_instant|clock                 ; 11.344 ; 11.344 ; Rise       ; FIFO:FIFO_instant|clock                 ;
;  oHEX5_D[6] ; FIFO:FIFO_instant|clock                 ; 11.682 ; 11.682 ; Rise       ; FIFO:FIFO_instant|clock                 ;
; oHEX6_D[*]  ; FIFO:FIFO_instant|clock                 ; 11.157 ; 11.157 ; Rise       ; FIFO:FIFO_instant|clock                 ;
;  oHEX6_D[0] ; FIFO:FIFO_instant|clock                 ; 11.100 ; 11.100 ; Rise       ; FIFO:FIFO_instant|clock                 ;
;  oHEX6_D[1] ; FIFO:FIFO_instant|clock                 ; 11.116 ; 11.116 ; Rise       ; FIFO:FIFO_instant|clock                 ;
;  oHEX6_D[2] ; FIFO:FIFO_instant|clock                 ; 11.120 ; 11.120 ; Rise       ; FIFO:FIFO_instant|clock                 ;
;  oHEX6_D[3] ; FIFO:FIFO_instant|clock                 ; 11.132 ; 11.132 ; Rise       ; FIFO:FIFO_instant|clock                 ;
;  oHEX6_D[4] ; FIFO:FIFO_instant|clock                 ; 11.124 ; 11.124 ; Rise       ; FIFO:FIFO_instant|clock                 ;
;  oHEX6_D[5] ; FIFO:FIFO_instant|clock                 ; 11.157 ; 11.157 ; Rise       ; FIFO:FIFO_instant|clock                 ;
;  oHEX6_D[6] ; FIFO:FIFO_instant|clock                 ; 11.130 ; 11.130 ; Rise       ; FIFO:FIFO_instant|clock                 ;
; oHEX7_D[*]  ; FIFO:FIFO_instant|clock                 ; 11.533 ; 11.533 ; Rise       ; FIFO:FIFO_instant|clock                 ;
;  oHEX7_D[0] ; FIFO:FIFO_instant|clock                 ; 11.212 ; 11.212 ; Rise       ; FIFO:FIFO_instant|clock                 ;
;  oHEX7_D[1] ; FIFO:FIFO_instant|clock                 ; 10.917 ; 10.917 ; Rise       ; FIFO:FIFO_instant|clock                 ;
;  oHEX7_D[2] ; FIFO:FIFO_instant|clock                 ; 10.908 ; 10.908 ; Rise       ; FIFO:FIFO_instant|clock                 ;
;  oHEX7_D[3] ; FIFO:FIFO_instant|clock                 ; 11.228 ; 11.228 ; Rise       ; FIFO:FIFO_instant|clock                 ;
;  oHEX7_D[4] ; FIFO:FIFO_instant|clock                 ; 11.219 ; 11.219 ; Rise       ; FIFO:FIFO_instant|clock                 ;
;  oHEX7_D[5] ; FIFO:FIFO_instant|clock                 ; 11.533 ; 11.533 ; Rise       ; FIFO:FIFO_instant|clock                 ;
;  oHEX7_D[6] ; FIFO:FIFO_instant|clock                 ; 11.243 ; 11.243 ; Rise       ; FIFO:FIFO_instant|clock                 ;
; oLEDR[*]    ; FIFO:FIFO_instant|clock                 ; 9.049  ; 9.049  ; Rise       ; FIFO:FIFO_instant|clock                 ;
;  oLEDR[16]  ; FIFO:FIFO_instant|clock                 ; 9.049  ; 9.049  ; Rise       ; FIFO:FIFO_instant|clock                 ;
;  oLEDR[17]  ; FIFO:FIFO_instant|clock                 ; 7.806  ; 7.806  ; Rise       ; FIFO:FIFO_instant|clock                 ;
; GPIO_1[*]   ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 8.792  ; 8.792  ; Rise       ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ;
;  GPIO_1[1]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 8.785  ; 8.785  ; Rise       ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ;
;  GPIO_1[3]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 4.338  ;        ; Rise       ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ;
;  GPIO_1[5]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 8.792  ; 8.792  ; Rise       ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ;
; oLEDG[*]    ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 7.516  ; 7.516  ; Rise       ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ;
;  oLEDG[8]   ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 7.516  ; 7.516  ; Rise       ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ;
; GPIO_1[*]   ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ;        ; 4.338  ; Fall       ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ;
;  GPIO_1[3]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ;        ; 4.338  ; Fall       ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ;
+-------------+-----------------------------------------+--------+--------+------------+-----------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                  ;
+-------------+-----------------------------------------+--------+--------+------------+-----------------------------------------+
; Data Port   ; Clock Port                              ; Rise   ; Fall   ; Clock Edge ; Clock Reference                         ;
+-------------+-----------------------------------------+--------+--------+------------+-----------------------------------------+
; oHEX0_D[*]  ; CLK_312k5HZ[6]                          ; 9.276  ; 9.276  ; Rise       ; CLK_312k5HZ[6]                          ;
;  oHEX0_D[0] ; CLK_312k5HZ[6]                          ; 11.683 ; 11.683 ; Rise       ; CLK_312k5HZ[6]                          ;
;  oHEX0_D[1] ; CLK_312k5HZ[6]                          ; 9.276  ; 9.276  ; Rise       ; CLK_312k5HZ[6]                          ;
;  oHEX0_D[2] ; CLK_312k5HZ[6]                          ; 9.710  ; 9.710  ; Rise       ; CLK_312k5HZ[6]                          ;
;  oHEX0_D[3] ; CLK_312k5HZ[6]                          ; 9.491  ; 9.491  ; Rise       ; CLK_312k5HZ[6]                          ;
;  oHEX0_D[4] ; CLK_312k5HZ[6]                          ; 9.721  ; 9.721  ; Rise       ; CLK_312k5HZ[6]                          ;
;  oHEX0_D[5] ; CLK_312k5HZ[6]                          ; 9.706  ; 9.706  ; Rise       ; CLK_312k5HZ[6]                          ;
;  oHEX0_D[6] ; CLK_312k5HZ[6]                          ; 9.464  ; 9.464  ; Rise       ; CLK_312k5HZ[6]                          ;
; oHEX1_D[*]  ; CLK_312k5HZ[6]                          ; 9.047  ; 9.047  ; Rise       ; CLK_312k5HZ[6]                          ;
;  oHEX1_D[0] ; CLK_312k5HZ[6]                          ; 9.047  ; 9.047  ; Rise       ; CLK_312k5HZ[6]                          ;
;  oHEX1_D[1] ; CLK_312k5HZ[6]                          ; 9.232  ; 9.232  ; Rise       ; CLK_312k5HZ[6]                          ;
;  oHEX1_D[2] ; CLK_312k5HZ[6]                          ; 9.500  ; 9.500  ; Rise       ; CLK_312k5HZ[6]                          ;
;  oHEX1_D[3] ; CLK_312k5HZ[6]                          ; 9.523  ; 9.523  ; Rise       ; CLK_312k5HZ[6]                          ;
;  oHEX1_D[4] ; CLK_312k5HZ[6]                          ; 9.516  ; 9.516  ; Rise       ; CLK_312k5HZ[6]                          ;
;  oHEX1_D[5] ; CLK_312k5HZ[6]                          ; 9.908  ; 9.908  ; Rise       ; CLK_312k5HZ[6]                          ;
;  oHEX1_D[6] ; CLK_312k5HZ[6]                          ; 9.701  ; 9.701  ; Rise       ; CLK_312k5HZ[6]                          ;
; oHEX2_D[*]  ; CLK_312k5HZ[6]                          ; 9.372  ; 9.372  ; Rise       ; CLK_312k5HZ[6]                          ;
;  oHEX2_D[0] ; CLK_312k5HZ[6]                          ; 9.372  ; 9.372  ; Rise       ; CLK_312k5HZ[6]                          ;
;  oHEX2_D[1] ; CLK_312k5HZ[6]                          ; 10.699 ; 10.699 ; Rise       ; CLK_312k5HZ[6]                          ;
;  oHEX2_D[2] ; CLK_312k5HZ[6]                          ; 9.661  ; 9.661  ; Rise       ; CLK_312k5HZ[6]                          ;
;  oHEX2_D[3] ; CLK_312k5HZ[6]                          ; 10.504 ; 10.504 ; Rise       ; CLK_312k5HZ[6]                          ;
;  oHEX2_D[4] ; CLK_312k5HZ[6]                          ; 9.489  ; 9.489  ; Rise       ; CLK_312k5HZ[6]                          ;
;  oHEX2_D[5] ; CLK_312k5HZ[6]                          ; 10.671 ; 10.671 ; Rise       ; CLK_312k5HZ[6]                          ;
;  oHEX2_D[6] ; CLK_312k5HZ[6]                          ; 10.316 ; 10.316 ; Rise       ; CLK_312k5HZ[6]                          ;
; oHEX3_D[*]  ; CLK_312k5HZ[6]                          ; 9.125  ; 9.125  ; Rise       ; CLK_312k5HZ[6]                          ;
;  oHEX3_D[0] ; CLK_312k5HZ[6]                          ; 10.188 ; 10.188 ; Rise       ; CLK_312k5HZ[6]                          ;
;  oHEX3_D[1] ; CLK_312k5HZ[6]                          ; 11.081 ; 11.081 ; Rise       ; CLK_312k5HZ[6]                          ;
;  oHEX3_D[2] ; CLK_312k5HZ[6]                          ; 9.125  ; 9.125  ; Rise       ; CLK_312k5HZ[6]                          ;
;  oHEX3_D[3] ; CLK_312k5HZ[6]                          ; 10.672 ; 10.672 ; Rise       ; CLK_312k5HZ[6]                          ;
;  oHEX3_D[4] ; CLK_312k5HZ[6]                          ; 11.249 ; 11.249 ; Rise       ; CLK_312k5HZ[6]                          ;
;  oHEX3_D[5] ; CLK_312k5HZ[6]                          ; 10.188 ; 10.188 ; Rise       ; CLK_312k5HZ[6]                          ;
;  oHEX3_D[6] ; CLK_312k5HZ[6]                          ; 10.691 ; 10.691 ; Rise       ; CLK_312k5HZ[6]                          ;
; oHEX4_D[*]  ; FIFO:FIFO_instant|clock                 ; 8.702  ; 8.702  ; Rise       ; FIFO:FIFO_instant|clock                 ;
;  oHEX4_D[0] ; FIFO:FIFO_instant|clock                 ; 8.874  ; 8.874  ; Rise       ; FIFO:FIFO_instant|clock                 ;
;  oHEX4_D[1] ; FIFO:FIFO_instant|clock                 ; 9.931  ; 9.931  ; Rise       ; FIFO:FIFO_instant|clock                 ;
;  oHEX4_D[2] ; FIFO:FIFO_instant|clock                 ; 10.388 ; 10.388 ; Rise       ; FIFO:FIFO_instant|clock                 ;
;  oHEX4_D[3] ; FIFO:FIFO_instant|clock                 ; 9.717  ; 9.717  ; Rise       ; FIFO:FIFO_instant|clock                 ;
;  oHEX4_D[4] ; FIFO:FIFO_instant|clock                 ; 8.923  ; 8.923  ; Rise       ; FIFO:FIFO_instant|clock                 ;
;  oHEX4_D[5] ; FIFO:FIFO_instant|clock                 ; 9.432  ; 9.432  ; Rise       ; FIFO:FIFO_instant|clock                 ;
;  oHEX4_D[6] ; FIFO:FIFO_instant|clock                 ; 8.702  ; 8.702  ; Rise       ; FIFO:FIFO_instant|clock                 ;
; oHEX5_D[*]  ; FIFO:FIFO_instant|clock                 ; 9.192  ; 9.192  ; Rise       ; FIFO:FIFO_instant|clock                 ;
;  oHEX5_D[0] ; FIFO:FIFO_instant|clock                 ; 9.200  ; 9.200  ; Rise       ; FIFO:FIFO_instant|clock                 ;
;  oHEX5_D[1] ; FIFO:FIFO_instant|clock                 ; 9.199  ; 9.199  ; Rise       ; FIFO:FIFO_instant|clock                 ;
;  oHEX5_D[2] ; FIFO:FIFO_instant|clock                 ; 9.192  ; 9.192  ; Rise       ; FIFO:FIFO_instant|clock                 ;
;  oHEX5_D[3] ; FIFO:FIFO_instant|clock                 ; 9.481  ; 9.481  ; Rise       ; FIFO:FIFO_instant|clock                 ;
;  oHEX5_D[4] ; FIFO:FIFO_instant|clock                 ; 9.200  ; 9.200  ; Rise       ; FIFO:FIFO_instant|clock                 ;
;  oHEX5_D[5] ; FIFO:FIFO_instant|clock                 ; 9.508  ; 9.508  ; Rise       ; FIFO:FIFO_instant|clock                 ;
;  oHEX5_D[6] ; FIFO:FIFO_instant|clock                 ; 9.821  ; 9.821  ; Rise       ; FIFO:FIFO_instant|clock                 ;
; oHEX6_D[*]  ; FIFO:FIFO_instant|clock                 ; 8.769  ; 8.769  ; Rise       ; FIFO:FIFO_instant|clock                 ;
;  oHEX6_D[0] ; FIFO:FIFO_instant|clock                 ; 8.777  ; 8.777  ; Rise       ; FIFO:FIFO_instant|clock                 ;
;  oHEX6_D[1] ; FIFO:FIFO_instant|clock                 ; 8.769  ; 8.769  ; Rise       ; FIFO:FIFO_instant|clock                 ;
;  oHEX6_D[2] ; FIFO:FIFO_instant|clock                 ; 8.772  ; 8.772  ; Rise       ; FIFO:FIFO_instant|clock                 ;
;  oHEX6_D[3] ; FIFO:FIFO_instant|clock                 ; 8.784  ; 8.784  ; Rise       ; FIFO:FIFO_instant|clock                 ;
;  oHEX6_D[4] ; FIFO:FIFO_instant|clock                 ; 8.806  ; 8.806  ; Rise       ; FIFO:FIFO_instant|clock                 ;
;  oHEX6_D[5] ; FIFO:FIFO_instant|clock                 ; 8.809  ; 8.809  ; Rise       ; FIFO:FIFO_instant|clock                 ;
;  oHEX6_D[6] ; FIFO:FIFO_instant|clock                 ; 8.782  ; 8.782  ; Rise       ; FIFO:FIFO_instant|clock                 ;
; oHEX7_D[*]  ; FIFO:FIFO_instant|clock                 ; 10.093 ; 10.093 ; Rise       ; FIFO:FIFO_instant|clock                 ;
;  oHEX7_D[0] ; FIFO:FIFO_instant|clock                 ; 10.406 ; 10.406 ; Rise       ; FIFO:FIFO_instant|clock                 ;
;  oHEX7_D[1] ; FIFO:FIFO_instant|clock                 ; 10.112 ; 10.112 ; Rise       ; FIFO:FIFO_instant|clock                 ;
;  oHEX7_D[2] ; FIFO:FIFO_instant|clock                 ; 10.093 ; 10.093 ; Rise       ; FIFO:FIFO_instant|clock                 ;
;  oHEX7_D[3] ; FIFO:FIFO_instant|clock                 ; 10.438 ; 10.438 ; Rise       ; FIFO:FIFO_instant|clock                 ;
;  oHEX7_D[4] ; FIFO:FIFO_instant|clock                 ; 10.415 ; 10.415 ; Rise       ; FIFO:FIFO_instant|clock                 ;
;  oHEX7_D[5] ; FIFO:FIFO_instant|clock                 ; 10.731 ; 10.731 ; Rise       ; FIFO:FIFO_instant|clock                 ;
;  oHEX7_D[6] ; FIFO:FIFO_instant|clock                 ; 10.445 ; 10.445 ; Rise       ; FIFO:FIFO_instant|clock                 ;
; oLEDR[*]    ; FIFO:FIFO_instant|clock                 ; 7.806  ; 7.806  ; Rise       ; FIFO:FIFO_instant|clock                 ;
;  oLEDR[16]  ; FIFO:FIFO_instant|clock                 ; 9.049  ; 9.049  ; Rise       ; FIFO:FIFO_instant|clock                 ;
;  oLEDR[17]  ; FIFO:FIFO_instant|clock                 ; 7.806  ; 7.806  ; Rise       ; FIFO:FIFO_instant|clock                 ;
; GPIO_1[*]   ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 4.338  ; 8.785  ; Rise       ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ;
;  GPIO_1[1]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 8.785  ; 8.785  ; Rise       ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ;
;  GPIO_1[3]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 4.338  ;        ; Rise       ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ;
;  GPIO_1[5]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 8.792  ; 8.792  ; Rise       ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ;
; oLEDG[*]    ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 7.516  ; 7.516  ; Rise       ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ;
;  oLEDG[8]   ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 7.516  ; 7.516  ; Rise       ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ;
; GPIO_1[*]   ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ;        ; 4.338  ; Fall       ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ;
;  GPIO_1[3]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ;        ; 4.338  ; Fall       ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ;
+-------------+-----------------------------------------+--------+--------+------------+-----------------------------------------+


+------------------------------------------------------------------+
; Fast Model Setup Summary                                         ;
+-----------------------------------------+--------+---------------+
; Clock                                   ; Slack  ; End Point TNS ;
+-----------------------------------------+--------+---------------+
; FIFO:FIFO_instant|clock                 ; -2.381 ; -1421.407     ;
; CLKPLL_inst|altpll_component|pll|clk[0] ; -0.855 ; -2.493        ;
; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; -0.284 ; -3.307        ;
; CLK_312k5HZ[6]                          ; -0.165 ; -0.475        ;
+-----------------------------------------+--------+---------------+


+------------------------------------------------------------------+
; Fast Model Hold Summary                                          ;
+-----------------------------------------+--------+---------------+
; Clock                                   ; Slack  ; End Point TNS ;
+-----------------------------------------+--------+---------------+
; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; -0.962 ; -0.962        ;
; FIFO:FIFO_instant|clock                 ; -0.954 ; -11.059       ;
; CLK_312k5HZ[6]                          ; -0.938 ; -15.008       ;
; CLKPLL_inst|altpll_component|pll|clk[0] ; -0.030 ; -0.030        ;
+-----------------------------------------+--------+---------------+


+-------------------------------------------------+
; Fast Model Recovery Summary                     ;
+-------------------------+-------+---------------+
; Clock                   ; Slack ; End Point TNS ;
+-------------------------+-------+---------------+
; FIFO:FIFO_instant|clock ; 1.275 ; 0.000         ;
+-------------------------+-------+---------------+


+--------------------------------------------------+
; Fast Model Removal Summary                       ;
+-------------------------+--------+---------------+
; Clock                   ; Slack  ; End Point TNS ;
+-------------------------+--------+---------------+
; FIFO:FIFO_instant|clock ; -0.862 ; -15.836       ;
+-------------------------+--------+---------------+


+------------------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                           ;
+-----------------------------------------+--------+---------------+
; Clock                                   ; Slack  ; End Point TNS ;
+-----------------------------------------+--------+---------------+
; FIFO:FIFO_instant|clock                 ; -1.627 ; -5722.912     ;
; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; -0.500 ; -25.000       ;
; CLK_312k5HZ[6]                          ; -0.500 ; -16.000       ;
; iCLK_50                                 ; 10.000 ; 0.000         ;
; CLKPLL_inst|altpll_component|pll|clk[0] ; 11.500 ; 0.000         ;
+-----------------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'FIFO:FIFO_instant|clock'                                                                                                                                                                                                    ;
+--------+--------------------------------------------------------------------------------------------------------------+---------------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                    ; To Node                   ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------------------------+---------------------------+-------------------------+-------------------------+--------------+------------+------------+
; -2.381 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a18~portb_address_reg0  ; FIFO:FIFO_instant|out[2]  ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.079     ; 3.334      ;
; -2.381 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a18~portb_address_reg1  ; FIFO:FIFO_instant|out[2]  ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.079     ; 3.334      ;
; -2.381 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a18~portb_address_reg2  ; FIFO:FIFO_instant|out[2]  ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.079     ; 3.334      ;
; -2.381 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a18~portb_address_reg3  ; FIFO:FIFO_instant|out[2]  ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.079     ; 3.334      ;
; -2.381 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a18~portb_address_reg4  ; FIFO:FIFO_instant|out[2]  ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.079     ; 3.334      ;
; -2.381 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a18~portb_address_reg5  ; FIFO:FIFO_instant|out[2]  ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.079     ; 3.334      ;
; -2.381 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a18~portb_address_reg6  ; FIFO:FIFO_instant|out[2]  ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.079     ; 3.334      ;
; -2.381 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a18~portb_address_reg7  ; FIFO:FIFO_instant|out[2]  ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.079     ; 3.334      ;
; -2.381 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a18~portb_address_reg8  ; FIFO:FIFO_instant|out[2]  ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.079     ; 3.334      ;
; -2.381 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a18~portb_address_reg9  ; FIFO:FIFO_instant|out[2]  ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.079     ; 3.334      ;
; -2.381 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a18~portb_address_reg10 ; FIFO:FIFO_instant|out[2]  ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.079     ; 3.334      ;
; -2.381 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a18~portb_address_reg11 ; FIFO:FIFO_instant|out[2]  ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.079     ; 3.334      ;
; -2.362 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a61~portb_address_reg0  ; FIFO:FIFO_instant|out[13] ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.061     ; 3.333      ;
; -2.362 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a61~portb_address_reg1  ; FIFO:FIFO_instant|out[13] ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.061     ; 3.333      ;
; -2.362 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a61~portb_address_reg2  ; FIFO:FIFO_instant|out[13] ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.061     ; 3.333      ;
; -2.362 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a61~portb_address_reg3  ; FIFO:FIFO_instant|out[13] ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.061     ; 3.333      ;
; -2.362 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a61~portb_address_reg4  ; FIFO:FIFO_instant|out[13] ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.061     ; 3.333      ;
; -2.362 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a61~portb_address_reg5  ; FIFO:FIFO_instant|out[13] ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.061     ; 3.333      ;
; -2.362 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a61~portb_address_reg6  ; FIFO:FIFO_instant|out[13] ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.061     ; 3.333      ;
; -2.362 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a61~portb_address_reg7  ; FIFO:FIFO_instant|out[13] ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.061     ; 3.333      ;
; -2.362 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a61~portb_address_reg8  ; FIFO:FIFO_instant|out[13] ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.061     ; 3.333      ;
; -2.362 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a61~portb_address_reg9  ; FIFO:FIFO_instant|out[13] ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.061     ; 3.333      ;
; -2.362 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a61~portb_address_reg10 ; FIFO:FIFO_instant|out[13] ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.061     ; 3.333      ;
; -2.362 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a61~portb_address_reg11 ; FIFO:FIFO_instant|out[13] ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.061     ; 3.333      ;
; -2.361 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a16~portb_address_reg0  ; FIFO:FIFO_instant|out[0]  ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.077     ; 3.316      ;
; -2.361 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a16~portb_address_reg1  ; FIFO:FIFO_instant|out[0]  ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.077     ; 3.316      ;
; -2.361 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a16~portb_address_reg2  ; FIFO:FIFO_instant|out[0]  ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.077     ; 3.316      ;
; -2.361 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a16~portb_address_reg3  ; FIFO:FIFO_instant|out[0]  ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.077     ; 3.316      ;
; -2.361 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a16~portb_address_reg4  ; FIFO:FIFO_instant|out[0]  ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.077     ; 3.316      ;
; -2.361 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a16~portb_address_reg5  ; FIFO:FIFO_instant|out[0]  ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.077     ; 3.316      ;
; -2.361 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a16~portb_address_reg6  ; FIFO:FIFO_instant|out[0]  ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.077     ; 3.316      ;
; -2.361 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a16~portb_address_reg7  ; FIFO:FIFO_instant|out[0]  ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.077     ; 3.316      ;
; -2.361 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a16~portb_address_reg8  ; FIFO:FIFO_instant|out[0]  ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.077     ; 3.316      ;
; -2.361 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a16~portb_address_reg9  ; FIFO:FIFO_instant|out[0]  ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.077     ; 3.316      ;
; -2.361 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a16~portb_address_reg10 ; FIFO:FIFO_instant|out[0]  ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.077     ; 3.316      ;
; -2.361 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a16~portb_address_reg11 ; FIFO:FIFO_instant|out[0]  ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.077     ; 3.316      ;
; -2.356 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a43~portb_address_reg0  ; FIFO:FIFO_instant|out[11] ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.064     ; 3.324      ;
; -2.356 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a43~portb_address_reg1  ; FIFO:FIFO_instant|out[11] ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.064     ; 3.324      ;
; -2.356 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a43~portb_address_reg2  ; FIFO:FIFO_instant|out[11] ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.064     ; 3.324      ;
; -2.356 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a43~portb_address_reg3  ; FIFO:FIFO_instant|out[11] ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.064     ; 3.324      ;
; -2.356 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a43~portb_address_reg4  ; FIFO:FIFO_instant|out[11] ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.064     ; 3.324      ;
; -2.356 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a43~portb_address_reg5  ; FIFO:FIFO_instant|out[11] ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.064     ; 3.324      ;
; -2.356 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a43~portb_address_reg6  ; FIFO:FIFO_instant|out[11] ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.064     ; 3.324      ;
; -2.356 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a43~portb_address_reg7  ; FIFO:FIFO_instant|out[11] ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.064     ; 3.324      ;
; -2.356 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a43~portb_address_reg8  ; FIFO:FIFO_instant|out[11] ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.064     ; 3.324      ;
; -2.356 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a43~portb_address_reg9  ; FIFO:FIFO_instant|out[11] ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.064     ; 3.324      ;
; -2.356 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a43~portb_address_reg10 ; FIFO:FIFO_instant|out[11] ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.064     ; 3.324      ;
; -2.356 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a43~portb_address_reg11 ; FIFO:FIFO_instant|out[11] ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.064     ; 3.324      ;
; -2.351 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a47~portb_address_reg0  ; FIFO:FIFO_instant|out[15] ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.062     ; 3.321      ;
; -2.351 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a47~portb_address_reg1  ; FIFO:FIFO_instant|out[15] ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.062     ; 3.321      ;
; -2.351 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a47~portb_address_reg2  ; FIFO:FIFO_instant|out[15] ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.062     ; 3.321      ;
; -2.351 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a47~portb_address_reg3  ; FIFO:FIFO_instant|out[15] ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.062     ; 3.321      ;
; -2.351 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a47~portb_address_reg4  ; FIFO:FIFO_instant|out[15] ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.062     ; 3.321      ;
; -2.351 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a47~portb_address_reg5  ; FIFO:FIFO_instant|out[15] ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.062     ; 3.321      ;
; -2.351 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a47~portb_address_reg6  ; FIFO:FIFO_instant|out[15] ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.062     ; 3.321      ;
; -2.351 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a47~portb_address_reg7  ; FIFO:FIFO_instant|out[15] ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.062     ; 3.321      ;
; -2.351 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a47~portb_address_reg8  ; FIFO:FIFO_instant|out[15] ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.062     ; 3.321      ;
; -2.351 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a47~portb_address_reg9  ; FIFO:FIFO_instant|out[15] ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.062     ; 3.321      ;
; -2.351 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a47~portb_address_reg10 ; FIFO:FIFO_instant|out[15] ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.062     ; 3.321      ;
; -2.351 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a47~portb_address_reg11 ; FIFO:FIFO_instant|out[15] ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.062     ; 3.321      ;
; -2.341 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a58~portb_address_reg0  ; FIFO:FIFO_instant|out[10] ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.065     ; 3.308      ;
; -2.341 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a58~portb_address_reg1  ; FIFO:FIFO_instant|out[10] ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.065     ; 3.308      ;
; -2.341 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a58~portb_address_reg2  ; FIFO:FIFO_instant|out[10] ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.065     ; 3.308      ;
; -2.341 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a58~portb_address_reg3  ; FIFO:FIFO_instant|out[10] ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.065     ; 3.308      ;
; -2.341 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a58~portb_address_reg4  ; FIFO:FIFO_instant|out[10] ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.065     ; 3.308      ;
; -2.341 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a58~portb_address_reg5  ; FIFO:FIFO_instant|out[10] ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.065     ; 3.308      ;
; -2.341 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a58~portb_address_reg6  ; FIFO:FIFO_instant|out[10] ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.065     ; 3.308      ;
; -2.341 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a58~portb_address_reg7  ; FIFO:FIFO_instant|out[10] ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.065     ; 3.308      ;
; -2.341 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a58~portb_address_reg8  ; FIFO:FIFO_instant|out[10] ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.065     ; 3.308      ;
; -2.341 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a58~portb_address_reg9  ; FIFO:FIFO_instant|out[10] ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.065     ; 3.308      ;
; -2.341 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a58~portb_address_reg10 ; FIFO:FIFO_instant|out[10] ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.065     ; 3.308      ;
; -2.341 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a58~portb_address_reg11 ; FIFO:FIFO_instant|out[10] ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.065     ; 3.308      ;
; -2.340 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a31~portb_address_reg0  ; FIFO:FIFO_instant|out[15] ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.076     ; 3.296      ;
; -2.340 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a31~portb_address_reg1  ; FIFO:FIFO_instant|out[15] ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.076     ; 3.296      ;
; -2.340 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a31~portb_address_reg2  ; FIFO:FIFO_instant|out[15] ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.076     ; 3.296      ;
; -2.340 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a31~portb_address_reg3  ; FIFO:FIFO_instant|out[15] ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.076     ; 3.296      ;
; -2.340 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a31~portb_address_reg4  ; FIFO:FIFO_instant|out[15] ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.076     ; 3.296      ;
; -2.340 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a31~portb_address_reg5  ; FIFO:FIFO_instant|out[15] ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.076     ; 3.296      ;
; -2.340 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a31~portb_address_reg6  ; FIFO:FIFO_instant|out[15] ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.076     ; 3.296      ;
; -2.340 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a31~portb_address_reg7  ; FIFO:FIFO_instant|out[15] ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.076     ; 3.296      ;
; -2.340 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a31~portb_address_reg8  ; FIFO:FIFO_instant|out[15] ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.076     ; 3.296      ;
; -2.340 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a31~portb_address_reg9  ; FIFO:FIFO_instant|out[15] ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.076     ; 3.296      ;
; -2.340 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a31~portb_address_reg10 ; FIFO:FIFO_instant|out[15] ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.076     ; 3.296      ;
; -2.340 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a31~portb_address_reg11 ; FIFO:FIFO_instant|out[15] ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.076     ; 3.296      ;
; -2.339 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a10~portb_address_reg0  ; FIFO:FIFO_instant|out[10] ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.068     ; 3.303      ;
; -2.339 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a10~portb_address_reg1  ; FIFO:FIFO_instant|out[10] ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.068     ; 3.303      ;
; -2.339 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a10~portb_address_reg2  ; FIFO:FIFO_instant|out[10] ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.068     ; 3.303      ;
; -2.339 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a10~portb_address_reg3  ; FIFO:FIFO_instant|out[10] ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.068     ; 3.303      ;
; -2.339 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a10~portb_address_reg4  ; FIFO:FIFO_instant|out[10] ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.068     ; 3.303      ;
; -2.339 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a10~portb_address_reg5  ; FIFO:FIFO_instant|out[10] ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.068     ; 3.303      ;
; -2.339 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a10~portb_address_reg6  ; FIFO:FIFO_instant|out[10] ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.068     ; 3.303      ;
; -2.339 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a10~portb_address_reg7  ; FIFO:FIFO_instant|out[10] ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.068     ; 3.303      ;
; -2.339 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a10~portb_address_reg8  ; FIFO:FIFO_instant|out[10] ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.068     ; 3.303      ;
; -2.339 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a10~portb_address_reg9  ; FIFO:FIFO_instant|out[10] ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.068     ; 3.303      ;
; -2.339 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a10~portb_address_reg10 ; FIFO:FIFO_instant|out[10] ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.068     ; 3.303      ;
; -2.339 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a10~portb_address_reg11 ; FIFO:FIFO_instant|out[10] ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.068     ; 3.303      ;
; -2.320 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a46~portb_address_reg0  ; FIFO:FIFO_instant|out[14] ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.062     ; 3.290      ;
; -2.320 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a46~portb_address_reg1  ; FIFO:FIFO_instant|out[14] ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.062     ; 3.290      ;
; -2.320 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a46~portb_address_reg2  ; FIFO:FIFO_instant|out[14] ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.062     ; 3.290      ;
; -2.320 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a46~portb_address_reg3  ; FIFO:FIFO_instant|out[14] ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.062     ; 3.290      ;
+--------+--------------------------------------------------------------------------------------------------------------+---------------------------+-------------------------+-------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLKPLL_inst|altpll_component|pll|clk[0]'                                                                                                                                                             ;
+--------+-----------------------------------------+-----------------------------------------+-----------------------------------------+-----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                               ; To Node                                 ; Launch Clock                            ; Latch Clock                             ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------+-----------------------------------------+-----------------------------------------+-----------------------------------------+--------------+------------+------------+
; -0.855 ; SPI_MASTER_UC:mbed_instant|FIN          ; SPI_ON                                  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 1.000        ; -1.407     ; 0.480      ;
; -0.820 ; FIFO:FIFO_instant|empty_reg             ; MBED_RDY                                ; FIFO:FIFO_instant|clock                 ; CLKPLL_inst|altpll_component|pll|clk[0] ; 1.000        ; -1.446     ; 0.406      ;
; -0.818 ; FIFO:FIFO_instant|empty_reg             ; manual_rd                               ; FIFO:FIFO_instant|clock                 ; CLKPLL_inst|altpll_component|pll|clk[0] ; 1.000        ; -1.446     ; 0.404      ;
; 0.289  ; CLK_312k5HZ[6]                          ; ff_1                                    ; CLK_312k5HZ[6]                          ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.500        ; 0.103      ; 0.487      ;
; 0.297  ; CLK_312k5HZ[6]                          ; wr                                      ; CLK_312k5HZ[6]                          ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.500        ; 0.103      ; 0.479      ;
; 0.310  ; CLK_312k5HZ[6]                          ; CLK_312k5HZ[6]                          ; CLK_312k5HZ[6]                          ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.500        ; 0.103      ; 0.466      ;
; 0.370  ; FIFO:FIFO_instant|clock                 ; FIFO:FIFO_instant|clock                 ; FIFO:FIFO_instant|clock                 ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.500        ; 0.064      ; 0.367      ;
; 0.410  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.500        ; 0.104      ; 0.367      ;
; 0.789  ; CLK_312k5HZ[6]                          ; ff_1                                    ; CLK_312k5HZ[6]                          ; CLKPLL_inst|altpll_component|pll|clk[0] ; 1.000        ; 0.103      ; 0.487      ;
; 0.797  ; CLK_312k5HZ[6]                          ; wr                                      ; CLK_312k5HZ[6]                          ; CLKPLL_inst|altpll_component|pll|clk[0] ; 1.000        ; 0.103      ; 0.479      ;
; 0.810  ; CLK_312k5HZ[6]                          ; CLK_312k5HZ[6]                          ; CLK_312k5HZ[6]                          ; CLKPLL_inst|altpll_component|pll|clk[0] ; 1.000        ; 0.103      ; 0.466      ;
; 0.870  ; FIFO:FIFO_instant|clock                 ; FIFO:FIFO_instant|clock                 ; FIFO:FIFO_instant|clock                 ; CLKPLL_inst|altpll_component|pll|clk[0] ; 1.000        ; 0.064      ; 0.367      ;
; 0.910  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 1.000        ; 0.104      ; 0.367      ;
; 24.153 ; CLK_312k5HZ[1]                          ; CLK_312k5HZ[6]                          ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 0.879      ;
; 24.188 ; CLK_312k5HZ[1]                          ; CLK_312k5HZ[5]                          ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 0.844      ;
; 24.223 ; CLK_312k5HZ[1]                          ; CLK_312k5HZ[4]                          ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 0.809      ;
; 24.246 ; CLK_312k5HZ[0]                          ; CLK_312k5HZ[6]                          ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 0.786      ;
; 24.258 ; CLK_312k5HZ[1]                          ; CLK_312k5HZ[3]                          ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 0.774      ;
; 24.266 ; CLK_312k5HZ[2]                          ; CLK_312k5HZ[6]                          ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 0.766      ;
; 24.281 ; CLK_312k5HZ[0]                          ; CLK_312k5HZ[5]                          ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 0.751      ;
; 24.293 ; CLK_312k5HZ[1]                          ; CLK_312k5HZ[2]                          ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 0.739      ;
; 24.299 ; CLK_312k5HZ[0]                          ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.001      ; 0.734      ;
; 24.301 ; CLK_312k5HZ[2]                          ; CLK_312k5HZ[5]                          ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 0.731      ;
; 24.313 ; CLK_312k5HZ[3]                          ; CLK_312k5HZ[6]                          ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 0.719      ;
; 24.316 ; CLK_312k5HZ[0]                          ; CLK_312k5HZ[4]                          ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 0.716      ;
; 24.335 ; CLK_312k5HZ[4]                          ; CLK_312k5HZ[6]                          ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 0.697      ;
; 24.336 ; CLK_312k5HZ[2]                          ; CLK_312k5HZ[4]                          ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 0.696      ;
; 24.348 ; CLK_312k5HZ[3]                          ; CLK_312k5HZ[5]                          ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 0.684      ;
; 24.351 ; CLK_312k5HZ[0]                          ; CLK_312k5HZ[3]                          ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 0.681      ;
; 24.370 ; CLK_312k5HZ[5]                          ; CLK_312k5HZ[6]                          ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 0.662      ;
; 24.370 ; CLK_312k5HZ[4]                          ; CLK_312k5HZ[5]                          ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 0.662      ;
; 24.371 ; CLK_312k5HZ[2]                          ; CLK_312k5HZ[3]                          ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 0.661      ;
; 24.383 ; CLK_312k5HZ[3]                          ; CLK_312k5HZ[4]                          ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 0.649      ;
; 24.386 ; CLK_312k5HZ[0]                          ; CLK_312k5HZ[2]                          ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 0.646      ;
; 24.421 ; CLK_312k5HZ[1]                          ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.001      ; 0.612      ;
; 24.433 ; CLK_312k5HZ[1]                          ; CLK_312k5HZ[1]                          ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 0.599      ;
; 24.438 ; MBED_RDY                                ; MBED_RDY_PREV                           ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; -0.001     ; 0.593      ;
; 24.438 ; MBED_RDY                                ; MBED_RDY_EDGE                           ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; -0.001     ; 0.593      ;
; 24.507 ; MBED_RDY_EDGE                           ; SPI_ON                                  ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 0.525      ;
; 24.510 ; CLK_312k5HZ[5]                          ; CLK_312k5HZ[5]                          ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 0.522      ;
; 24.510 ; CLK_312k5HZ[4]                          ; CLK_312k5HZ[4]                          ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 0.522      ;
; 24.511 ; CLK_312k5HZ[2]                          ; CLK_312k5HZ[2]                          ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 0.521      ;
; 24.520 ; MBED_RDY_PREV                           ; MBED_RDY_EDGE                           ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 0.512      ;
; 24.521 ; CLK_312k5HZ[3]                          ; CLK_312k5HZ[3]                          ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 0.511      ;
; 24.521 ; CLK_312k5HZ[0]                          ; CLK_312k5HZ[1]                          ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 0.511      ;
; 24.642 ; ff_1                                    ; wr                                      ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 0.390      ;
; 24.665 ; CLK_312k5HZ[0]                          ; CLK_312k5HZ[0]                          ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 0.367      ;
; 24.665 ; SPI_ON                                  ; SPI_ON                                  ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 0.367      ;
+--------+-----------------------------------------+-----------------------------------------+-----------------------------------------+-----------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2]'                                                                                                                                                             ;
+--------+-----------------------------------------+-----------------------------------------+-----------------------------------------+-----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                               ; To Node                                 ; Launch Clock                            ; Latch Clock                             ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------+-----------------------------------------+-----------------------------------------+-----------------------------------------+--------------+------------+------------+
; -0.284 ; SPI_MASTER_UC:mbed_instant|icounter[5]  ; SPI_MASTER_UC:mbed_instant|data_out[8]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 1.000        ; 0.020      ; 1.336      ;
; -0.278 ; SPI_MASTER_UC:mbed_instant|icounter[5]  ; SPI_MASTER_UC:mbed_instant|data_out[12] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 1.000        ; -0.014     ; 1.296      ;
; -0.278 ; SPI_MASTER_UC:mbed_instant|icounter[5]  ; SPI_MASTER_UC:mbed_instant|data_out[13] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 1.000        ; -0.014     ; 1.296      ;
; -0.278 ; SPI_MASTER_UC:mbed_instant|icounter[5]  ; SPI_MASTER_UC:mbed_instant|data_out[15] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 1.000        ; -0.014     ; 1.296      ;
; -0.275 ; SPI_MASTER_UC:mbed_instant|icounter[5]  ; SPI_MASTER_UC:mbed_instant|data_out[1]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 1.000        ; 0.003      ; 1.310      ;
; -0.275 ; SPI_MASTER_UC:mbed_instant|icounter[5]  ; SPI_MASTER_UC:mbed_instant|data_out[2]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 1.000        ; 0.003      ; 1.310      ;
; -0.224 ; SPI_MASTER_UC:mbed_instant|icounter[4]  ; SPI_MASTER_UC:mbed_instant|data_out[8]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 1.000        ; 0.020      ; 1.276      ;
; -0.222 ; SPI_MASTER_UC:mbed_instant|icounter[5]  ; SPI_MASTER_UC:mbed_instant|data_out[7]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 1.000        ; 0.005      ; 1.259      ;
; -0.218 ; SPI_MASTER_UC:mbed_instant|icounter[4]  ; SPI_MASTER_UC:mbed_instant|data_out[12] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 1.000        ; -0.014     ; 1.236      ;
; -0.218 ; SPI_MASTER_UC:mbed_instant|icounter[4]  ; SPI_MASTER_UC:mbed_instant|data_out[13] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 1.000        ; -0.014     ; 1.236      ;
; -0.218 ; SPI_MASTER_UC:mbed_instant|icounter[4]  ; SPI_MASTER_UC:mbed_instant|data_out[15] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 1.000        ; -0.014     ; 1.236      ;
; -0.215 ; SPI_MASTER_UC:mbed_instant|icounter[4]  ; SPI_MASTER_UC:mbed_instant|data_out[1]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 1.000        ; 0.003      ; 1.250      ;
; -0.215 ; SPI_MASTER_UC:mbed_instant|icounter[4]  ; SPI_MASTER_UC:mbed_instant|data_out[2]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 1.000        ; 0.003      ; 1.250      ;
; -0.195 ; SPI_MASTER_UC:mbed_instant|icounter[5]  ; SPI_MASTER_UC:mbed_instant|data_out[4]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 1.000        ; -0.036     ; 1.191      ;
; -0.195 ; SPI_MASTER_UC:mbed_instant|icounter[5]  ; SPI_MASTER_UC:mbed_instant|data_out[5]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 1.000        ; -0.036     ; 1.191      ;
; -0.195 ; SPI_MASTER_UC:mbed_instant|icounter[5]  ; SPI_MASTER_UC:mbed_instant|data_out[6]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 1.000        ; -0.036     ; 1.191      ;
; -0.195 ; SPI_MASTER_UC:mbed_instant|icounter[5]  ; SPI_MASTER_UC:mbed_instant|data_out[14] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 1.000        ; -0.036     ; 1.191      ;
; -0.170 ; SPI_MASTER_UC:mbed_instant|CSbar        ; SPI_MASTER_UC:mbed_instant|data_out[8]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 1.000        ; 0.020      ; 1.222      ;
; -0.164 ; SPI_MASTER_UC:mbed_instant|CSbar        ; SPI_MASTER_UC:mbed_instant|data_out[12] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 1.000        ; -0.014     ; 1.182      ;
; -0.164 ; SPI_MASTER_UC:mbed_instant|CSbar        ; SPI_MASTER_UC:mbed_instant|data_out[13] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 1.000        ; -0.014     ; 1.182      ;
; -0.164 ; SPI_MASTER_UC:mbed_instant|CSbar        ; SPI_MASTER_UC:mbed_instant|data_out[15] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 1.000        ; -0.014     ; 1.182      ;
; -0.162 ; SPI_MASTER_UC:mbed_instant|icounter[4]  ; SPI_MASTER_UC:mbed_instant|data_out[7]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 1.000        ; 0.005      ; 1.199      ;
; -0.161 ; SPI_MASTER_UC:mbed_instant|CSbar        ; SPI_MASTER_UC:mbed_instant|data_out[1]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 1.000        ; 0.003      ; 1.196      ;
; -0.161 ; SPI_MASTER_UC:mbed_instant|CSbar        ; SPI_MASTER_UC:mbed_instant|data_out[2]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 1.000        ; 0.003      ; 1.196      ;
; -0.140 ; SPI_MASTER_UC:mbed_instant|icounter[5]  ; SPI_MASTER_UC:mbed_instant|data_out[9]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 1.000        ; 0.010      ; 1.182      ;
; -0.140 ; SPI_MASTER_UC:mbed_instant|icounter[5]  ; SPI_MASTER_UC:mbed_instant|data_out[10] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 1.000        ; 0.010      ; 1.182      ;
; -0.140 ; SPI_MASTER_UC:mbed_instant|icounter[5]  ; SPI_MASTER_UC:mbed_instant|data_out[11] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 1.000        ; 0.010      ; 1.182      ;
; -0.135 ; SPI_MASTER_UC:mbed_instant|icounter[5]  ; SPI_MASTER_UC:mbed_instant|data_out[3]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 1.000        ; 0.011      ; 1.178      ;
; -0.135 ; SPI_MASTER_UC:mbed_instant|icounter[4]  ; SPI_MASTER_UC:mbed_instant|data_out[4]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 1.000        ; -0.036     ; 1.131      ;
; -0.135 ; SPI_MASTER_UC:mbed_instant|icounter[4]  ; SPI_MASTER_UC:mbed_instant|data_out[5]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 1.000        ; -0.036     ; 1.131      ;
; -0.135 ; SPI_MASTER_UC:mbed_instant|icounter[4]  ; SPI_MASTER_UC:mbed_instant|data_out[6]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 1.000        ; -0.036     ; 1.131      ;
; -0.135 ; SPI_MASTER_UC:mbed_instant|icounter[4]  ; SPI_MASTER_UC:mbed_instant|data_out[14] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 1.000        ; -0.036     ; 1.131      ;
; -0.108 ; SPI_MASTER_UC:mbed_instant|CSbar        ; SPI_MASTER_UC:mbed_instant|data_out[7]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 1.000        ; 0.005      ; 1.145      ;
; -0.082 ; SPI_MASTER_UC:mbed_instant|icounter[0]  ; SPI_MASTER_UC:mbed_instant|icounter[5]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 1.000        ; 0.000      ; 1.114      ;
; -0.081 ; SPI_MASTER_UC:mbed_instant|CSbar        ; SPI_MASTER_UC:mbed_instant|data_out[4]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 1.000        ; -0.036     ; 1.077      ;
; -0.081 ; SPI_MASTER_UC:mbed_instant|CSbar        ; SPI_MASTER_UC:mbed_instant|data_out[5]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 1.000        ; -0.036     ; 1.077      ;
; -0.081 ; SPI_MASTER_UC:mbed_instant|CSbar        ; SPI_MASTER_UC:mbed_instant|data_out[6]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 1.000        ; -0.036     ; 1.077      ;
; -0.081 ; SPI_MASTER_UC:mbed_instant|CSbar        ; SPI_MASTER_UC:mbed_instant|data_out[14] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 1.000        ; -0.036     ; 1.077      ;
; -0.080 ; SPI_MASTER_UC:mbed_instant|icounter[4]  ; SPI_MASTER_UC:mbed_instant|data_out[9]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 1.000        ; 0.010      ; 1.122      ;
; -0.080 ; SPI_MASTER_UC:mbed_instant|icounter[4]  ; SPI_MASTER_UC:mbed_instant|data_out[10] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 1.000        ; 0.010      ; 1.122      ;
; -0.080 ; SPI_MASTER_UC:mbed_instant|icounter[4]  ; SPI_MASTER_UC:mbed_instant|data_out[11] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 1.000        ; 0.010      ; 1.122      ;
; -0.075 ; SPI_MASTER_UC:mbed_instant|icounter[4]  ; SPI_MASTER_UC:mbed_instant|data_out[3]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 1.000        ; 0.011      ; 1.118      ;
; -0.033 ; SPI_MASTER_UC:mbed_instant|icounter[1]  ; SPI_MASTER_UC:mbed_instant|icounter[5]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 1.000        ; 0.000      ; 1.065      ;
; -0.026 ; SPI_MASTER_UC:mbed_instant|CSbar        ; SPI_MASTER_UC:mbed_instant|data_out[9]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 1.000        ; 0.010      ; 1.068      ;
; -0.026 ; SPI_MASTER_UC:mbed_instant|CSbar        ; SPI_MASTER_UC:mbed_instant|data_out[10] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 1.000        ; 0.010      ; 1.068      ;
; -0.026 ; SPI_MASTER_UC:mbed_instant|CSbar        ; SPI_MASTER_UC:mbed_instant|data_out[11] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 1.000        ; 0.010      ; 1.068      ;
; -0.021 ; SPI_MASTER_UC:mbed_instant|CSbar        ; SPI_MASTER_UC:mbed_instant|data_out[3]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 1.000        ; 0.011      ; 1.064      ;
; 0.010  ; SPI_MASTER_UC:mbed_instant|icounter[2]  ; SPI_MASTER_UC:mbed_instant|icounter[5]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 1.000        ; 0.000      ; 1.022      ;
; 0.023  ; SPI_MASTER_UC:mbed_instant|data_out[7]  ; SPI_MASTER_UC:mbed_instant|data_out[8]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 1.000        ; 0.015      ; 1.024      ;
; 0.026  ; SPI_MASTER_UC:mbed_instant|icounter[0]  ; SPI_MASTER_UC:mbed_instant|icounter[4]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 1.000        ; 0.000      ; 1.006      ;
; 0.037  ; SPI_MASTER_UC:mbed_instant|CSbar        ; SPI_MASTER_UC:mbed_instant|data_out[0]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 1.000        ; 0.002      ; 0.997      ;
; 0.038  ; SPI_MASTER_UC:mbed_instant|icounter[3]  ; SPI_MASTER_UC:mbed_instant|icounter[5]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 1.000        ; 0.000      ; 0.994      ;
; 0.061  ; SPI_MASTER_UC:mbed_instant|icounter[4]  ; SPI_MASTER_UC:mbed_instant|icounter[5]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 1.000        ; 0.000      ; 0.971      ;
; 0.075  ; SPI_MASTER_UC:mbed_instant|icounter[1]  ; SPI_MASTER_UC:mbed_instant|icounter[4]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 1.000        ; 0.000      ; 0.957      ;
; 0.078  ; SPI_MASTER_UC:mbed_instant|icounter[5]  ; SPI_MASTER_UC:mbed_instant|icounter[0]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 1.000        ; 0.000      ; 0.954      ;
; 0.078  ; SPI_MASTER_UC:mbed_instant|icounter[5]  ; SPI_MASTER_UC:mbed_instant|icounter[1]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 1.000        ; 0.000      ; 0.954      ;
; 0.078  ; SPI_MASTER_UC:mbed_instant|icounter[5]  ; SPI_MASTER_UC:mbed_instant|icounter[2]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 1.000        ; 0.000      ; 0.954      ;
; 0.078  ; SPI_MASTER_UC:mbed_instant|icounter[5]  ; SPI_MASTER_UC:mbed_instant|icounter[3]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 1.000        ; 0.000      ; 0.954      ;
; 0.118  ; SPI_MASTER_UC:mbed_instant|icounter[2]  ; SPI_MASTER_UC:mbed_instant|icounter[4]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 1.000        ; 0.000      ; 0.914      ;
; 0.119  ; SPI_MASTER_UC:mbed_instant|icounter[0]  ; SPI_MASTER_UC:mbed_instant|icounter[1]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 1.000        ; 0.000      ; 0.913      ;
; 0.124  ; SPI_MASTER_UC:mbed_instant|data_out[6]  ; SPI_MASTER_UC:mbed_instant|data_out[7]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 1.000        ; 0.041      ; 0.949      ;
; 0.130  ; SPI_MASTER_UC:mbed_instant|icounter[0]  ; SPI_MASTER_UC:mbed_instant|icounter[3]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 1.000        ; 0.000      ; 0.902      ;
; 0.138  ; SPI_MASTER_UC:mbed_instant|icounter[4]  ; SPI_MASTER_UC:mbed_instant|icounter[0]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 1.000        ; 0.000      ; 0.894      ;
; 0.138  ; SPI_MASTER_UC:mbed_instant|icounter[4]  ; SPI_MASTER_UC:mbed_instant|icounter[1]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 1.000        ; 0.000      ; 0.894      ;
; 0.138  ; SPI_MASTER_UC:mbed_instant|icounter[4]  ; SPI_MASTER_UC:mbed_instant|icounter[2]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 1.000        ; 0.000      ; 0.894      ;
; 0.138  ; SPI_MASTER_UC:mbed_instant|icounter[4]  ; SPI_MASTER_UC:mbed_instant|icounter[3]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 1.000        ; 0.000      ; 0.894      ;
; 0.146  ; SPI_MASTER_UC:mbed_instant|icounter[3]  ; SPI_MASTER_UC:mbed_instant|icounter[4]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 1.000        ; 0.000      ; 0.886      ;
; 0.150  ; SPI_MASTER_UC:mbed_instant|icounter[5]  ; SPI_MASTER_UC:mbed_instant|icounter[5]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 1.000        ; 0.000      ; 0.882      ;
; 0.162  ; SPI_MASTER_UC:mbed_instant|icounter[4]  ; SPI_MASTER_UC:mbed_instant|data_out[0]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 1.000        ; 0.002      ; 0.872      ;
; 0.167  ; SPI_MASTER_UC:mbed_instant|icounter[0]  ; SPI_MASTER_UC:mbed_instant|icounter[2]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 1.000        ; 0.000      ; 0.865      ;
; 0.167  ; SPI_MASTER_UC:mbed_instant|data_out[11] ; SPI_MASTER_UC:mbed_instant|data_out[12] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 1.000        ; -0.024     ; 0.841      ;
; 0.179  ; SPI_MASTER_UC:mbed_instant|icounter[1]  ; SPI_MASTER_UC:mbed_instant|icounter[3]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 1.000        ; 0.000      ; 0.853      ;
; 0.181  ; SPI_MASTER_UC:mbed_instant|data_out[3]  ; SPI_MASTER_UC:mbed_instant|data_out[4]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 1.000        ; -0.047     ; 0.804      ;
; 0.192  ; SPI_MASTER_UC:mbed_instant|CSbar        ; SPI_MASTER_UC:mbed_instant|icounter[0]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 1.000        ; 0.000      ; 0.840      ;
; 0.192  ; SPI_MASTER_UC:mbed_instant|CSbar        ; SPI_MASTER_UC:mbed_instant|icounter[1]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 1.000        ; 0.000      ; 0.840      ;
; 0.192  ; SPI_MASTER_UC:mbed_instant|CSbar        ; SPI_MASTER_UC:mbed_instant|icounter[2]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 1.000        ; 0.000      ; 0.840      ;
; 0.192  ; SPI_MASTER_UC:mbed_instant|CSbar        ; SPI_MASTER_UC:mbed_instant|icounter[3]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 1.000        ; 0.000      ; 0.840      ;
; 0.216  ; SPI_MASTER_UC:mbed_instant|icounter[1]  ; SPI_MASTER_UC:mbed_instant|icounter[2]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 1.000        ; 0.000      ; 0.816      ;
; 0.222  ; SPI_MASTER_UC:mbed_instant|icounter[2]  ; SPI_MASTER_UC:mbed_instant|icounter[3]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 1.000        ; 0.000      ; 0.810      ;
; 0.224  ; SPI_MASTER_UC:mbed_instant|data_out[14] ; SPI_MASTER_UC:mbed_instant|data_out[15] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 1.000        ; 0.022      ; 0.830      ;
; 0.252  ; SPI_MASTER_UC:mbed_instant|data_out[13] ; SPI_MASTER_UC:mbed_instant|data_out[14] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 1.000        ; -0.022     ; 0.758      ;
; 0.263  ; SPI_MASTER_UC:mbed_instant|icounter[5]  ; SPI_MASTER_UC:mbed_instant|data_out[0]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 1.000        ; 0.002      ; 0.771      ;
; 0.269  ; SPI_MASTER_UC:mbed_instant|icounter[4]  ; SPI_MASTER_UC:mbed_instant|icounter[4]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 1.000        ; 0.000      ; 0.763      ;
; 0.271  ; SPI_MASTER_UC:mbed_instant|icounter[1]  ; SPI_MASTER_UC:mbed_instant|icounter[1]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 1.000        ; 0.000      ; 0.761      ;
; 0.327  ; SPI_MASTER_UC:mbed_instant|CSbar        ; SPI_MASTER_UC:mbed_instant|icounter[5]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 1.000        ; 0.000      ; 0.705      ;
; 0.327  ; SPI_MASTER_UC:mbed_instant|CSbar        ; SPI_MASTER_UC:mbed_instant|icounter[4]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 1.000        ; 0.000      ; 0.705      ;
; 0.328  ; SPI_MASTER_UC:mbed_instant|data_out[2]  ; SPI_MASTER_UC:mbed_instant|data_out[3]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 1.000        ; 0.008      ; 0.712      ;
; 0.338  ; SPI_MASTER_UC:mbed_instant|icounter[0]  ; SPI_MASTER_UC:mbed_instant|icounter[0]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 1.000        ; 0.000      ; 0.694      ;
; 0.340  ; SPI_MASTER_UC:mbed_instant|data_out[15] ; SPI_MASTER_UC:mbed_instant|MOSI         ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 1.000        ; 0.014      ; 0.706      ;
; 0.346  ; SPI_MASTER_UC:mbed_instant|data_out[8]  ; SPI_MASTER_UC:mbed_instant|data_out[9]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 1.000        ; -0.010     ; 0.676      ;
; 0.353  ; SPI_MASTER_UC:mbed_instant|icounter[3]  ; SPI_MASTER_UC:mbed_instant|icounter[3]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 1.000        ; 0.000      ; 0.679      ;
; 0.362  ; SPI_MASTER_UC:mbed_instant|icounter[2]  ; SPI_MASTER_UC:mbed_instant|icounter[2]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 1.000        ; 0.000      ; 0.670      ;
; 0.400  ; SPI_MASTER_UC:mbed_instant|icounter[5]  ; SPI_MASTER_UC:mbed_instant|icounter[4]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 1.000        ; 0.000      ; 0.632      ;
; 0.430  ; SPI_MASTER_UC:mbed_instant|data_out[0]  ; SPI_MASTER_UC:mbed_instant|data_out[1]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 1.000        ; 0.001      ; 0.603      ;
; 0.432  ; FIFO:FIFO_instant|out[0]                ; SPI_MASTER_UC:mbed_instant|data_out[0]  ; FIFO:FIFO_instant|clock                 ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 1.000        ; -0.041     ; 0.559      ;
; 0.458  ; SPI_MASTER_UC:mbed_instant|CSbar        ; SPI_MASTER_UC:mbed_instant|MOSI         ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 1.000        ; 0.000      ; 0.574      ;
; 0.480  ; SPI_MASTER_UC:mbed_instant|icounter[5]  ; SPI_MASTER_UC:mbed_instant|FIN          ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 1.000        ; 0.000      ; 0.552      ;
; 0.495  ; FIFO:FIFO_instant|empty_reg             ; SPI_MASTER_UC:mbed_instant|CSbar        ; FIFO:FIFO_instant|clock                 ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 1.000        ; -0.040     ; 0.497      ;
; 0.508  ; SPI_MASTER_UC:mbed_instant|data_out[12] ; SPI_MASTER_UC:mbed_instant|data_out[13] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 1.000        ; 0.000      ; 0.524      ;
; 0.513  ; SPI_MASTER_UC:mbed_instant|data_out[10] ; SPI_MASTER_UC:mbed_instant|data_out[11] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 1.000        ; 0.000      ; 0.519      ;
+--------+-----------------------------------------+-----------------------------------------+-----------------------------------------+-----------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLK_312k5HZ[6]'                                                                                          ;
+--------+--------------------+--------------------+----------------+----------------+--------------+------------+------------+
; Slack  ; From Node          ; To Node            ; Launch Clock   ; Latch Clock    ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------+--------------------+----------------+----------------+--------------+------------+------------+
; -0.165 ; sample_counter[0]  ; sample_counter[15] ; CLK_312k5HZ[6] ; CLK_312k5HZ[6] ; 1.000        ; 0.000      ; 1.197      ;
; -0.134 ; sample_counter[1]  ; sample_counter[15] ; CLK_312k5HZ[6] ; CLK_312k5HZ[6] ; 1.000        ; 0.000      ; 1.166      ;
; -0.130 ; sample_counter[0]  ; sample_counter[14] ; CLK_312k5HZ[6] ; CLK_312k5HZ[6] ; 1.000        ; 0.000      ; 1.162      ;
; -0.100 ; sample_counter[2]  ; sample_counter[15] ; CLK_312k5HZ[6] ; CLK_312k5HZ[6] ; 1.000        ; 0.000      ; 1.132      ;
; -0.099 ; sample_counter[1]  ; sample_counter[14] ; CLK_312k5HZ[6] ; CLK_312k5HZ[6] ; 1.000        ; 0.000      ; 1.131      ;
; -0.095 ; sample_counter[0]  ; sample_counter[13] ; CLK_312k5HZ[6] ; CLK_312k5HZ[6] ; 1.000        ; 0.000      ; 1.127      ;
; -0.078 ; sample_counter[3]  ; sample_counter[15] ; CLK_312k5HZ[6] ; CLK_312k5HZ[6] ; 1.000        ; 0.000      ; 1.110      ;
; -0.065 ; sample_counter[2]  ; sample_counter[14] ; CLK_312k5HZ[6] ; CLK_312k5HZ[6] ; 1.000        ; 0.000      ; 1.097      ;
; -0.064 ; sample_counter[1]  ; sample_counter[13] ; CLK_312k5HZ[6] ; CLK_312k5HZ[6] ; 1.000        ; 0.000      ; 1.096      ;
; -0.060 ; sample_counter[0]  ; sample_counter[12] ; CLK_312k5HZ[6] ; CLK_312k5HZ[6] ; 1.000        ; 0.000      ; 1.092      ;
; -0.043 ; sample_counter[3]  ; sample_counter[14] ; CLK_312k5HZ[6] ; CLK_312k5HZ[6] ; 1.000        ; 0.000      ; 1.075      ;
; -0.031 ; sample_counter[4]  ; sample_counter[15] ; CLK_312k5HZ[6] ; CLK_312k5HZ[6] ; 1.000        ; 0.000      ; 1.063      ;
; -0.030 ; sample_counter[2]  ; sample_counter[13] ; CLK_312k5HZ[6] ; CLK_312k5HZ[6] ; 1.000        ; 0.000      ; 1.062      ;
; -0.029 ; sample_counter[1]  ; sample_counter[12] ; CLK_312k5HZ[6] ; CLK_312k5HZ[6] ; 1.000        ; 0.000      ; 1.061      ;
; -0.025 ; sample_counter[0]  ; sample_counter[11] ; CLK_312k5HZ[6] ; CLK_312k5HZ[6] ; 1.000        ; 0.000      ; 1.057      ;
; -0.009 ; sample_counter[5]  ; sample_counter[15] ; CLK_312k5HZ[6] ; CLK_312k5HZ[6] ; 1.000        ; 0.000      ; 1.041      ;
; -0.008 ; sample_counter[3]  ; sample_counter[13] ; CLK_312k5HZ[6] ; CLK_312k5HZ[6] ; 1.000        ; 0.000      ; 1.040      ;
; 0.004  ; sample_counter[4]  ; sample_counter[14] ; CLK_312k5HZ[6] ; CLK_312k5HZ[6] ; 1.000        ; 0.000      ; 1.028      ;
; 0.005  ; sample_counter[2]  ; sample_counter[12] ; CLK_312k5HZ[6] ; CLK_312k5HZ[6] ; 1.000        ; 0.000      ; 1.027      ;
; 0.006  ; sample_counter[1]  ; sample_counter[11] ; CLK_312k5HZ[6] ; CLK_312k5HZ[6] ; 1.000        ; 0.000      ; 1.026      ;
; 0.010  ; sample_counter[0]  ; sample_counter[10] ; CLK_312k5HZ[6] ; CLK_312k5HZ[6] ; 1.000        ; 0.000      ; 1.022      ;
; 0.026  ; sample_counter[6]  ; sample_counter[15] ; CLK_312k5HZ[6] ; CLK_312k5HZ[6] ; 1.000        ; 0.000      ; 1.006      ;
; 0.026  ; sample_counter[5]  ; sample_counter[14] ; CLK_312k5HZ[6] ; CLK_312k5HZ[6] ; 1.000        ; 0.000      ; 1.006      ;
; 0.027  ; sample_counter[3]  ; sample_counter[12] ; CLK_312k5HZ[6] ; CLK_312k5HZ[6] ; 1.000        ; 0.000      ; 1.005      ;
; 0.039  ; sample_counter[4]  ; sample_counter[13] ; CLK_312k5HZ[6] ; CLK_312k5HZ[6] ; 1.000        ; 0.000      ; 0.993      ;
; 0.040  ; sample_counter[2]  ; sample_counter[11] ; CLK_312k5HZ[6] ; CLK_312k5HZ[6] ; 1.000        ; 0.000      ; 0.992      ;
; 0.041  ; sample_counter[1]  ; sample_counter[10] ; CLK_312k5HZ[6] ; CLK_312k5HZ[6] ; 1.000        ; 0.000      ; 0.991      ;
; 0.045  ; sample_counter[0]  ; sample_counter[9]  ; CLK_312k5HZ[6] ; CLK_312k5HZ[6] ; 1.000        ; 0.000      ; 0.987      ;
; 0.061  ; sample_counter[6]  ; sample_counter[14] ; CLK_312k5HZ[6] ; CLK_312k5HZ[6] ; 1.000        ; 0.000      ; 0.971      ;
; 0.061  ; sample_counter[5]  ; sample_counter[13] ; CLK_312k5HZ[6] ; CLK_312k5HZ[6] ; 1.000        ; 0.000      ; 0.971      ;
; 0.062  ; sample_counter[3]  ; sample_counter[11] ; CLK_312k5HZ[6] ; CLK_312k5HZ[6] ; 1.000        ; 0.000      ; 0.970      ;
; 0.074  ; sample_counter[4]  ; sample_counter[12] ; CLK_312k5HZ[6] ; CLK_312k5HZ[6] ; 1.000        ; 0.000      ; 0.958      ;
; 0.075  ; sample_counter[2]  ; sample_counter[10] ; CLK_312k5HZ[6] ; CLK_312k5HZ[6] ; 1.000        ; 0.000      ; 0.957      ;
; 0.076  ; sample_counter[1]  ; sample_counter[9]  ; CLK_312k5HZ[6] ; CLK_312k5HZ[6] ; 1.000        ; 0.000      ; 0.956      ;
; 0.078  ; sample_counter[7]  ; sample_counter[15] ; CLK_312k5HZ[6] ; CLK_312k5HZ[6] ; 1.000        ; 0.000      ; 0.954      ;
; 0.080  ; sample_counter[0]  ; sample_counter[8]  ; CLK_312k5HZ[6] ; CLK_312k5HZ[6] ; 1.000        ; 0.000      ; 0.952      ;
; 0.096  ; sample_counter[6]  ; sample_counter[13] ; CLK_312k5HZ[6] ; CLK_312k5HZ[6] ; 1.000        ; 0.000      ; 0.936      ;
; 0.096  ; sample_counter[5]  ; sample_counter[12] ; CLK_312k5HZ[6] ; CLK_312k5HZ[6] ; 1.000        ; 0.000      ; 0.936      ;
; 0.097  ; sample_counter[3]  ; sample_counter[10] ; CLK_312k5HZ[6] ; CLK_312k5HZ[6] ; 1.000        ; 0.000      ; 0.935      ;
; 0.109  ; sample_counter[4]  ; sample_counter[11] ; CLK_312k5HZ[6] ; CLK_312k5HZ[6] ; 1.000        ; 0.000      ; 0.923      ;
; 0.110  ; sample_counter[2]  ; sample_counter[9]  ; CLK_312k5HZ[6] ; CLK_312k5HZ[6] ; 1.000        ; 0.000      ; 0.922      ;
; 0.111  ; sample_counter[1]  ; sample_counter[8]  ; CLK_312k5HZ[6] ; CLK_312k5HZ[6] ; 1.000        ; 0.000      ; 0.921      ;
; 0.113  ; sample_counter[7]  ; sample_counter[14] ; CLK_312k5HZ[6] ; CLK_312k5HZ[6] ; 1.000        ; 0.000      ; 0.919      ;
; 0.131  ; sample_counter[6]  ; sample_counter[12] ; CLK_312k5HZ[6] ; CLK_312k5HZ[6] ; 1.000        ; 0.000      ; 0.901      ;
; 0.131  ; sample_counter[5]  ; sample_counter[11] ; CLK_312k5HZ[6] ; CLK_312k5HZ[6] ; 1.000        ; 0.000      ; 0.901      ;
; 0.132  ; sample_counter[3]  ; sample_counter[9]  ; CLK_312k5HZ[6] ; CLK_312k5HZ[6] ; 1.000        ; 0.000      ; 0.900      ;
; 0.144  ; sample_counter[4]  ; sample_counter[10] ; CLK_312k5HZ[6] ; CLK_312k5HZ[6] ; 1.000        ; 0.000      ; 0.888      ;
; 0.145  ; sample_counter[2]  ; sample_counter[8]  ; CLK_312k5HZ[6] ; CLK_312k5HZ[6] ; 1.000        ; 0.000      ; 0.887      ;
; 0.148  ; sample_counter[7]  ; sample_counter[13] ; CLK_312k5HZ[6] ; CLK_312k5HZ[6] ; 1.000        ; 0.000      ; 0.884      ;
; 0.156  ; sample_counter[8]  ; sample_counter[15] ; CLK_312k5HZ[6] ; CLK_312k5HZ[6] ; 1.000        ; 0.000      ; 0.876      ;
; 0.166  ; sample_counter[6]  ; sample_counter[11] ; CLK_312k5HZ[6] ; CLK_312k5HZ[6] ; 1.000        ; 0.000      ; 0.866      ;
; 0.166  ; sample_counter[5]  ; sample_counter[10] ; CLK_312k5HZ[6] ; CLK_312k5HZ[6] ; 1.000        ; 0.000      ; 0.866      ;
; 0.167  ; sample_counter[3]  ; sample_counter[8]  ; CLK_312k5HZ[6] ; CLK_312k5HZ[6] ; 1.000        ; 0.000      ; 0.865      ;
; 0.174  ; sample_counter[0]  ; sample_counter[7]  ; CLK_312k5HZ[6] ; CLK_312k5HZ[6] ; 1.000        ; 0.000      ; 0.858      ;
; 0.179  ; sample_counter[4]  ; sample_counter[9]  ; CLK_312k5HZ[6] ; CLK_312k5HZ[6] ; 1.000        ; 0.000      ; 0.853      ;
; 0.183  ; sample_counter[7]  ; sample_counter[12] ; CLK_312k5HZ[6] ; CLK_312k5HZ[6] ; 1.000        ; 0.000      ; 0.849      ;
; 0.191  ; sample_counter[8]  ; sample_counter[14] ; CLK_312k5HZ[6] ; CLK_312k5HZ[6] ; 1.000        ; 0.000      ; 0.841      ;
; 0.201  ; sample_counter[6]  ; sample_counter[10] ; CLK_312k5HZ[6] ; CLK_312k5HZ[6] ; 1.000        ; 0.000      ; 0.831      ;
; 0.201  ; sample_counter[5]  ; sample_counter[9]  ; CLK_312k5HZ[6] ; CLK_312k5HZ[6] ; 1.000        ; 0.000      ; 0.831      ;
; 0.204  ; sample_counter[9]  ; sample_counter[15] ; CLK_312k5HZ[6] ; CLK_312k5HZ[6] ; 1.000        ; 0.000      ; 0.828      ;
; 0.205  ; sample_counter[1]  ; sample_counter[7]  ; CLK_312k5HZ[6] ; CLK_312k5HZ[6] ; 1.000        ; 0.000      ; 0.827      ;
; 0.209  ; sample_counter[0]  ; sample_counter[6]  ; CLK_312k5HZ[6] ; CLK_312k5HZ[6] ; 1.000        ; 0.000      ; 0.823      ;
; 0.214  ; sample_counter[4]  ; sample_counter[8]  ; CLK_312k5HZ[6] ; CLK_312k5HZ[6] ; 1.000        ; 0.000      ; 0.818      ;
; 0.218  ; sample_counter[7]  ; sample_counter[11] ; CLK_312k5HZ[6] ; CLK_312k5HZ[6] ; 1.000        ; 0.000      ; 0.814      ;
; 0.226  ; sample_counter[10] ; sample_counter[15] ; CLK_312k5HZ[6] ; CLK_312k5HZ[6] ; 1.000        ; 0.000      ; 0.806      ;
; 0.226  ; sample_counter[8]  ; sample_counter[13] ; CLK_312k5HZ[6] ; CLK_312k5HZ[6] ; 1.000        ; 0.000      ; 0.806      ;
; 0.236  ; sample_counter[6]  ; sample_counter[9]  ; CLK_312k5HZ[6] ; CLK_312k5HZ[6] ; 1.000        ; 0.000      ; 0.796      ;
; 0.236  ; sample_counter[5]  ; sample_counter[8]  ; CLK_312k5HZ[6] ; CLK_312k5HZ[6] ; 1.000        ; 0.000      ; 0.796      ;
; 0.239  ; sample_counter[9]  ; sample_counter[14] ; CLK_312k5HZ[6] ; CLK_312k5HZ[6] ; 1.000        ; 0.000      ; 0.793      ;
; 0.239  ; sample_counter[2]  ; sample_counter[7]  ; CLK_312k5HZ[6] ; CLK_312k5HZ[6] ; 1.000        ; 0.000      ; 0.793      ;
; 0.240  ; sample_counter[1]  ; sample_counter[6]  ; CLK_312k5HZ[6] ; CLK_312k5HZ[6] ; 1.000        ; 0.000      ; 0.792      ;
; 0.244  ; sample_counter[0]  ; sample_counter[5]  ; CLK_312k5HZ[6] ; CLK_312k5HZ[6] ; 1.000        ; 0.000      ; 0.788      ;
; 0.253  ; sample_counter[7]  ; sample_counter[10] ; CLK_312k5HZ[6] ; CLK_312k5HZ[6] ; 1.000        ; 0.000      ; 0.779      ;
; 0.261  ; sample_counter[10] ; sample_counter[14] ; CLK_312k5HZ[6] ; CLK_312k5HZ[6] ; 1.000        ; 0.000      ; 0.771      ;
; 0.261  ; sample_counter[8]  ; sample_counter[12] ; CLK_312k5HZ[6] ; CLK_312k5HZ[6] ; 1.000        ; 0.000      ; 0.771      ;
; 0.261  ; sample_counter[3]  ; sample_counter[7]  ; CLK_312k5HZ[6] ; CLK_312k5HZ[6] ; 1.000        ; 0.000      ; 0.771      ;
; 0.271  ; sample_counter[6]  ; sample_counter[8]  ; CLK_312k5HZ[6] ; CLK_312k5HZ[6] ; 1.000        ; 0.000      ; 0.761      ;
; 0.274  ; sample_counter[11] ; sample_counter[15] ; CLK_312k5HZ[6] ; CLK_312k5HZ[6] ; 1.000        ; 0.000      ; 0.758      ;
; 0.274  ; sample_counter[9]  ; sample_counter[13] ; CLK_312k5HZ[6] ; CLK_312k5HZ[6] ; 1.000        ; 0.000      ; 0.758      ;
; 0.274  ; sample_counter[2]  ; sample_counter[6]  ; CLK_312k5HZ[6] ; CLK_312k5HZ[6] ; 1.000        ; 0.000      ; 0.758      ;
; 0.275  ; sample_counter[1]  ; sample_counter[5]  ; CLK_312k5HZ[6] ; CLK_312k5HZ[6] ; 1.000        ; 0.000      ; 0.757      ;
; 0.279  ; sample_counter[0]  ; sample_counter[4]  ; CLK_312k5HZ[6] ; CLK_312k5HZ[6] ; 1.000        ; 0.000      ; 0.753      ;
; 0.288  ; sample_counter[7]  ; sample_counter[9]  ; CLK_312k5HZ[6] ; CLK_312k5HZ[6] ; 1.000        ; 0.000      ; 0.744      ;
; 0.295  ; sample_counter[12] ; sample_counter[15] ; CLK_312k5HZ[6] ; CLK_312k5HZ[6] ; 1.000        ; 0.000      ; 0.737      ;
; 0.296  ; sample_counter[10] ; sample_counter[13] ; CLK_312k5HZ[6] ; CLK_312k5HZ[6] ; 1.000        ; 0.000      ; 0.736      ;
; 0.296  ; sample_counter[8]  ; sample_counter[11] ; CLK_312k5HZ[6] ; CLK_312k5HZ[6] ; 1.000        ; 0.000      ; 0.736      ;
; 0.296  ; sample_counter[3]  ; sample_counter[6]  ; CLK_312k5HZ[6] ; CLK_312k5HZ[6] ; 1.000        ; 0.000      ; 0.736      ;
; 0.308  ; sample_counter[4]  ; sample_counter[7]  ; CLK_312k5HZ[6] ; CLK_312k5HZ[6] ; 1.000        ; 0.000      ; 0.724      ;
; 0.309  ; sample_counter[11] ; sample_counter[14] ; CLK_312k5HZ[6] ; CLK_312k5HZ[6] ; 1.000        ; 0.000      ; 0.723      ;
; 0.309  ; sample_counter[9]  ; sample_counter[12] ; CLK_312k5HZ[6] ; CLK_312k5HZ[6] ; 1.000        ; 0.000      ; 0.723      ;
; 0.309  ; sample_counter[2]  ; sample_counter[5]  ; CLK_312k5HZ[6] ; CLK_312k5HZ[6] ; 1.000        ; 0.000      ; 0.723      ;
; 0.310  ; sample_counter[1]  ; sample_counter[4]  ; CLK_312k5HZ[6] ; CLK_312k5HZ[6] ; 1.000        ; 0.000      ; 0.722      ;
; 0.314  ; sample_counter[0]  ; sample_counter[3]  ; CLK_312k5HZ[6] ; CLK_312k5HZ[6] ; 1.000        ; 0.000      ; 0.718      ;
; 0.323  ; sample_counter[7]  ; sample_counter[8]  ; CLK_312k5HZ[6] ; CLK_312k5HZ[6] ; 1.000        ; 0.000      ; 0.709      ;
; 0.330  ; sample_counter[12] ; sample_counter[14] ; CLK_312k5HZ[6] ; CLK_312k5HZ[6] ; 1.000        ; 0.000      ; 0.702      ;
; 0.330  ; sample_counter[5]  ; sample_counter[7]  ; CLK_312k5HZ[6] ; CLK_312k5HZ[6] ; 1.000        ; 0.000      ; 0.702      ;
; 0.331  ; sample_counter[10] ; sample_counter[12] ; CLK_312k5HZ[6] ; CLK_312k5HZ[6] ; 1.000        ; 0.000      ; 0.701      ;
; 0.331  ; sample_counter[8]  ; sample_counter[10] ; CLK_312k5HZ[6] ; CLK_312k5HZ[6] ; 1.000        ; 0.000      ; 0.701      ;
; 0.331  ; sample_counter[3]  ; sample_counter[5]  ; CLK_312k5HZ[6] ; CLK_312k5HZ[6] ; 1.000        ; 0.000      ; 0.701      ;
; 0.343  ; sample_counter[4]  ; sample_counter[6]  ; CLK_312k5HZ[6] ; CLK_312k5HZ[6] ; 1.000        ; 0.000      ; 0.689      ;
+--------+--------------------+--------------------+----------------+----------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2]'                                                                                                                                                              ;
+--------+-----------------------------------------+-----------------------------------------+-----------------------------------------+-----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                               ; To Node                                 ; Launch Clock                            ; Latch Clock                             ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------+-----------------------------------------+-----------------------------------------+-----------------------------------------+--------------+------------+------------+
; -0.962 ; SPI_ON                                  ; SPI_MASTER_UC:mbed_instant|CSbar        ; CLKPLL_inst|altpll_component|pll|clk[0] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 0.000        ; 1.407      ; 0.597      ;
; 0.215  ; SPI_MASTER_UC:mbed_instant|icounter[5]  ; SPI_MASTER_UC:mbed_instant|icounter[5]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SPI_MASTER_UC:mbed_instant|icounter[4]  ; SPI_MASTER_UC:mbed_instant|icounter[4]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SPI_MASTER_UC:mbed_instant|data_out[0]  ; SPI_MASTER_UC:mbed_instant|data_out[0]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.279  ; FIFO:FIFO_instant|out[3]                ; SPI_MASTER_UC:mbed_instant|data_out[3]  ; FIFO:FIFO_instant|clock                 ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 0.000        ; -0.040     ; 0.391      ;
; 0.280  ; FIFO:FIFO_instant|out[7]                ; SPI_MASTER_UC:mbed_instant|data_out[7]  ; FIFO:FIFO_instant|clock                 ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 0.000        ; -0.040     ; 0.392      ;
; 0.280  ; FIFO:FIFO_instant|out[8]                ; SPI_MASTER_UC:mbed_instant|data_out[8]  ; FIFO:FIFO_instant|clock                 ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 0.000        ; -0.040     ; 0.392      ;
; 0.282  ; FIFO:FIFO_instant|out[13]               ; SPI_MASTER_UC:mbed_instant|data_out[13] ; FIFO:FIFO_instant|clock                 ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 0.000        ; -0.041     ; 0.393      ;
; 0.285  ; FIFO:FIFO_instant|out[9]                ; SPI_MASTER_UC:mbed_instant|data_out[9]  ; FIFO:FIFO_instant|clock                 ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 0.000        ; -0.040     ; 0.397      ;
; 0.285  ; FIFO:FIFO_instant|out[12]               ; SPI_MASTER_UC:mbed_instant|data_out[12] ; FIFO:FIFO_instant|clock                 ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 0.000        ; -0.041     ; 0.396      ;
; 0.286  ; FIFO:FIFO_instant|out[10]               ; SPI_MASTER_UC:mbed_instant|data_out[10] ; FIFO:FIFO_instant|clock                 ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 0.000        ; -0.040     ; 0.398      ;
; 0.287  ; FIFO:FIFO_instant|out[1]                ; SPI_MASTER_UC:mbed_instant|data_out[1]  ; FIFO:FIFO_instant|clock                 ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 0.000        ; -0.040     ; 0.399      ;
; 0.290  ; FIFO:FIFO_instant|out[2]                ; SPI_MASTER_UC:mbed_instant|data_out[2]  ; FIFO:FIFO_instant|clock                 ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 0.000        ; -0.040     ; 0.402      ;
; 0.291  ; SPI_MASTER_UC:mbed_instant|data_out[9]  ; SPI_MASTER_UC:mbed_instant|data_out[10] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 0.000        ; 0.000      ; 0.443      ;
; 0.330  ; FIFO:FIFO_instant|out[11]               ; SPI_MASTER_UC:mbed_instant|data_out[11] ; FIFO:FIFO_instant|clock                 ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 0.000        ; -0.040     ; 0.442      ;
; 0.334  ; FIFO:FIFO_instant|out[15]               ; SPI_MASTER_UC:mbed_instant|data_out[15] ; FIFO:FIFO_instant|clock                 ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 0.000        ; -0.041     ; 0.445      ;
; 0.335  ; SPI_MASTER_UC:mbed_instant|icounter[4]  ; SPI_MASTER_UC:mbed_instant|FIN          ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 0.000        ; 0.000      ; 0.487      ;
; 0.349  ; FIFO:FIFO_instant|out[6]                ; SPI_MASTER_UC:mbed_instant|data_out[6]  ; FIFO:FIFO_instant|clock                 ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 0.000        ; -0.040     ; 0.461      ;
; 0.354  ; SPI_MASTER_UC:mbed_instant|data_out[5]  ; SPI_MASTER_UC:mbed_instant|data_out[6]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 0.000        ; 0.000      ; 0.506      ;
; 0.356  ; SPI_MASTER_UC:mbed_instant|data_out[4]  ; SPI_MASTER_UC:mbed_instant|data_out[5]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 0.000        ; 0.000      ; 0.508      ;
; 0.359  ; SPI_MASTER_UC:mbed_instant|data_out[1]  ; SPI_MASTER_UC:mbed_instant|data_out[2]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 0.000        ; 0.000      ; 0.511      ;
; 0.361  ; FIFO:FIFO_instant|out[4]                ; SPI_MASTER_UC:mbed_instant|data_out[4]  ; FIFO:FIFO_instant|clock                 ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 0.000        ; -0.040     ; 0.473      ;
; 0.361  ; FIFO:FIFO_instant|out[14]               ; SPI_MASTER_UC:mbed_instant|data_out[14] ; FIFO:FIFO_instant|clock                 ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 0.000        ; -0.040     ; 0.473      ;
; 0.363  ; FIFO:FIFO_instant|out[5]                ; SPI_MASTER_UC:mbed_instant|data_out[5]  ; FIFO:FIFO_instant|clock                 ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 0.000        ; -0.040     ; 0.475      ;
; 0.367  ; SPI_MASTER_UC:mbed_instant|data_out[10] ; SPI_MASTER_UC:mbed_instant|data_out[11] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 0.000        ; 0.000      ; 0.519      ;
; 0.372  ; SPI_MASTER_UC:mbed_instant|data_out[12] ; SPI_MASTER_UC:mbed_instant|data_out[13] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 0.000        ; 0.000      ; 0.524      ;
; 0.385  ; FIFO:FIFO_instant|empty_reg             ; SPI_MASTER_UC:mbed_instant|CSbar        ; FIFO:FIFO_instant|clock                 ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 0.000        ; -0.040     ; 0.497      ;
; 0.400  ; SPI_MASTER_UC:mbed_instant|icounter[5]  ; SPI_MASTER_UC:mbed_instant|FIN          ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 0.000        ; 0.000      ; 0.552      ;
; 0.418  ; SPI_MASTER_UC:mbed_instant|CSbar        ; SPI_MASTER_UC:mbed_instant|icounter[0]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 0.000        ; 0.000      ; 0.570      ;
; 0.418  ; SPI_MASTER_UC:mbed_instant|CSbar        ; SPI_MASTER_UC:mbed_instant|icounter[3]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 0.000        ; 0.000      ; 0.570      ;
; 0.422  ; SPI_MASTER_UC:mbed_instant|CSbar        ; SPI_MASTER_UC:mbed_instant|icounter[2]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 0.000        ; 0.000      ; 0.574      ;
; 0.422  ; SPI_MASTER_UC:mbed_instant|CSbar        ; SPI_MASTER_UC:mbed_instant|MOSI         ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 0.000        ; 0.000      ; 0.574      ;
; 0.448  ; FIFO:FIFO_instant|out[0]                ; SPI_MASTER_UC:mbed_instant|data_out[0]  ; FIFO:FIFO_instant|clock                 ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 0.000        ; -0.041     ; 0.559      ;
; 0.450  ; SPI_MASTER_UC:mbed_instant|data_out[0]  ; SPI_MASTER_UC:mbed_instant|data_out[1]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 0.000        ; 0.001      ; 0.603      ;
; 0.453  ; SPI_MASTER_UC:mbed_instant|icounter[4]  ; SPI_MASTER_UC:mbed_instant|icounter[5]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 0.000        ; 0.000      ; 0.605      ;
; 0.480  ; SPI_MASTER_UC:mbed_instant|icounter[5]  ; SPI_MASTER_UC:mbed_instant|icounter[4]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 0.000        ; 0.000      ; 0.632      ;
; 0.498  ; SPI_MASTER_UC:mbed_instant|CSbar        ; SPI_MASTER_UC:mbed_instant|icounter[1]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 0.000        ; 0.000      ; 0.650      ;
; 0.518  ; SPI_MASTER_UC:mbed_instant|CSbar        ; SPI_MASTER_UC:mbed_instant|data_out[3]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 0.000        ; 0.011      ; 0.681      ;
; 0.518  ; SPI_MASTER_UC:mbed_instant|icounter[2]  ; SPI_MASTER_UC:mbed_instant|icounter[2]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 0.000        ; 0.000      ; 0.670      ;
; 0.527  ; SPI_MASTER_UC:mbed_instant|icounter[3]  ; SPI_MASTER_UC:mbed_instant|icounter[3]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 0.000        ; 0.000      ; 0.679      ;
; 0.534  ; SPI_MASTER_UC:mbed_instant|data_out[8]  ; SPI_MASTER_UC:mbed_instant|data_out[9]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 0.000        ; -0.010     ; 0.676      ;
; 0.540  ; SPI_MASTER_UC:mbed_instant|data_out[15] ; SPI_MASTER_UC:mbed_instant|MOSI         ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 0.000        ; 0.014      ; 0.706      ;
; 0.542  ; SPI_MASTER_UC:mbed_instant|icounter[0]  ; SPI_MASTER_UC:mbed_instant|icounter[0]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 0.000        ; 0.000      ; 0.694      ;
; 0.552  ; SPI_MASTER_UC:mbed_instant|data_out[2]  ; SPI_MASTER_UC:mbed_instant|data_out[3]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 0.000        ; 0.008      ; 0.712      ;
; 0.553  ; SPI_MASTER_UC:mbed_instant|CSbar        ; SPI_MASTER_UC:mbed_instant|icounter[5]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 0.000        ; 0.000      ; 0.705      ;
; 0.553  ; SPI_MASTER_UC:mbed_instant|CSbar        ; SPI_MASTER_UC:mbed_instant|icounter[4]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 0.000        ; 0.000      ; 0.705      ;
; 0.579  ; SPI_MASTER_UC:mbed_instant|CSbar        ; SPI_MASTER_UC:mbed_instant|data_out[6]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 0.000        ; -0.036     ; 0.695      ;
; 0.580  ; SPI_MASTER_UC:mbed_instant|CSbar        ; SPI_MASTER_UC:mbed_instant|data_out[5]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 0.000        ; -0.036     ; 0.696      ;
; 0.592  ; SPI_MASTER_UC:mbed_instant|CSbar        ; SPI_MASTER_UC:mbed_instant|data_out[7]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 0.000        ; 0.005      ; 0.749      ;
; 0.609  ; SPI_MASTER_UC:mbed_instant|icounter[1]  ; SPI_MASTER_UC:mbed_instant|icounter[1]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 0.000        ; 0.000      ; 0.761      ;
; 0.616  ; SPI_MASTER_UC:mbed_instant|CSbar        ; SPI_MASTER_UC:mbed_instant|data_out[10] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 0.000        ; 0.010      ; 0.778      ;
; 0.617  ; SPI_MASTER_UC:mbed_instant|icounter[5]  ; SPI_MASTER_UC:mbed_instant|data_out[0]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 0.000        ; 0.002      ; 0.771      ;
; 0.623  ; SPI_MASTER_UC:mbed_instant|CSbar        ; SPI_MASTER_UC:mbed_instant|data_out[11] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 0.000        ; 0.010      ; 0.785      ;
; 0.623  ; SPI_MASTER_UC:mbed_instant|CSbar        ; SPI_MASTER_UC:mbed_instant|data_out[9]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 0.000        ; 0.010      ; 0.785      ;
; 0.628  ; SPI_MASTER_UC:mbed_instant|data_out[13] ; SPI_MASTER_UC:mbed_instant|data_out[14] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 0.000        ; -0.022     ; 0.758      ;
; 0.640  ; SPI_MASTER_UC:mbed_instant|CSbar        ; SPI_MASTER_UC:mbed_instant|data_out[12] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 0.000        ; -0.014     ; 0.778      ;
; 0.645  ; SPI_MASTER_UC:mbed_instant|CSbar        ; SPI_MASTER_UC:mbed_instant|data_out[13] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 0.000        ; -0.014     ; 0.783      ;
; 0.656  ; SPI_MASTER_UC:mbed_instant|data_out[14] ; SPI_MASTER_UC:mbed_instant|data_out[15] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 0.000        ; 0.022      ; 0.830      ;
; 0.657  ; SPI_MASTER_UC:mbed_instant|CSbar        ; SPI_MASTER_UC:mbed_instant|data_out[4]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 0.000        ; -0.036     ; 0.773      ;
; 0.658  ; SPI_MASTER_UC:mbed_instant|icounter[2]  ; SPI_MASTER_UC:mbed_instant|icounter[3]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 0.000        ; 0.000      ; 0.810      ;
; 0.658  ; SPI_MASTER_UC:mbed_instant|CSbar        ; SPI_MASTER_UC:mbed_instant|data_out[14] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 0.000        ; -0.036     ; 0.774      ;
; 0.664  ; SPI_MASTER_UC:mbed_instant|icounter[1]  ; SPI_MASTER_UC:mbed_instant|icounter[2]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 0.000        ; 0.000      ; 0.816      ;
; 0.679  ; SPI_MASTER_UC:mbed_instant|CSbar        ; SPI_MASTER_UC:mbed_instant|data_out[2]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 0.000        ; 0.003      ; 0.834      ;
; 0.679  ; SPI_MASTER_UC:mbed_instant|CSbar        ; SPI_MASTER_UC:mbed_instant|data_out[1]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 0.000        ; 0.003      ; 0.834      ;
; 0.699  ; SPI_MASTER_UC:mbed_instant|data_out[3]  ; SPI_MASTER_UC:mbed_instant|data_out[4]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 0.000        ; -0.047     ; 0.804      ;
; 0.701  ; SPI_MASTER_UC:mbed_instant|icounter[1]  ; SPI_MASTER_UC:mbed_instant|icounter[3]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 0.000        ; 0.000      ; 0.853      ;
; 0.713  ; SPI_MASTER_UC:mbed_instant|data_out[11] ; SPI_MASTER_UC:mbed_instant|data_out[12] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 0.000        ; -0.024     ; 0.841      ;
; 0.713  ; SPI_MASTER_UC:mbed_instant|icounter[0]  ; SPI_MASTER_UC:mbed_instant|icounter[2]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 0.000        ; 0.000      ; 0.865      ;
; 0.718  ; SPI_MASTER_UC:mbed_instant|icounter[4]  ; SPI_MASTER_UC:mbed_instant|data_out[0]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 0.000        ; 0.002      ; 0.872      ;
; 0.724  ; SPI_MASTER_UC:mbed_instant|CSbar        ; SPI_MASTER_UC:mbed_instant|data_out[15] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 0.000        ; -0.014     ; 0.862      ;
; 0.734  ; SPI_MASTER_UC:mbed_instant|icounter[3]  ; SPI_MASTER_UC:mbed_instant|icounter[4]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 0.000        ; 0.000      ; 0.886      ;
; 0.742  ; SPI_MASTER_UC:mbed_instant|icounter[4]  ; SPI_MASTER_UC:mbed_instant|icounter[0]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 0.000        ; 0.000      ; 0.894      ;
; 0.742  ; SPI_MASTER_UC:mbed_instant|icounter[4]  ; SPI_MASTER_UC:mbed_instant|icounter[1]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 0.000        ; 0.000      ; 0.894      ;
; 0.742  ; SPI_MASTER_UC:mbed_instant|icounter[4]  ; SPI_MASTER_UC:mbed_instant|icounter[2]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 0.000        ; 0.000      ; 0.894      ;
; 0.742  ; SPI_MASTER_UC:mbed_instant|icounter[4]  ; SPI_MASTER_UC:mbed_instant|icounter[3]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 0.000        ; 0.000      ; 0.894      ;
; 0.750  ; SPI_MASTER_UC:mbed_instant|icounter[0]  ; SPI_MASTER_UC:mbed_instant|icounter[3]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 0.000        ; 0.000      ; 0.902      ;
; 0.756  ; SPI_MASTER_UC:mbed_instant|data_out[6]  ; SPI_MASTER_UC:mbed_instant|data_out[7]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 0.000        ; 0.041      ; 0.949      ;
; 0.758  ; SPI_MASTER_UC:mbed_instant|CSbar        ; SPI_MASTER_UC:mbed_instant|data_out[8]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 0.000        ; 0.020      ; 0.930      ;
; 0.761  ; SPI_MASTER_UC:mbed_instant|icounter[0]  ; SPI_MASTER_UC:mbed_instant|icounter[1]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 0.000        ; 0.000      ; 0.913      ;
; 0.762  ; SPI_MASTER_UC:mbed_instant|icounter[2]  ; SPI_MASTER_UC:mbed_instant|icounter[4]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 0.000        ; 0.000      ; 0.914      ;
; 0.802  ; SPI_MASTER_UC:mbed_instant|icounter[5]  ; SPI_MASTER_UC:mbed_instant|icounter[0]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 0.000        ; 0.000      ; 0.954      ;
; 0.802  ; SPI_MASTER_UC:mbed_instant|icounter[5]  ; SPI_MASTER_UC:mbed_instant|icounter[1]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 0.000        ; 0.000      ; 0.954      ;
; 0.802  ; SPI_MASTER_UC:mbed_instant|icounter[5]  ; SPI_MASTER_UC:mbed_instant|icounter[2]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 0.000        ; 0.000      ; 0.954      ;
; 0.802  ; SPI_MASTER_UC:mbed_instant|icounter[5]  ; SPI_MASTER_UC:mbed_instant|icounter[3]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 0.000        ; 0.000      ; 0.954      ;
; 0.805  ; SPI_MASTER_UC:mbed_instant|icounter[1]  ; SPI_MASTER_UC:mbed_instant|icounter[4]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 0.000        ; 0.000      ; 0.957      ;
; 0.842  ; SPI_MASTER_UC:mbed_instant|icounter[3]  ; SPI_MASTER_UC:mbed_instant|icounter[5]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 0.000        ; 0.000      ; 0.994      ;
; 0.843  ; SPI_MASTER_UC:mbed_instant|CSbar        ; SPI_MASTER_UC:mbed_instant|data_out[0]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 0.000        ; 0.002      ; 0.997      ;
; 0.854  ; SPI_MASTER_UC:mbed_instant|icounter[0]  ; SPI_MASTER_UC:mbed_instant|icounter[4]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 0.000        ; 0.000      ; 1.006      ;
; 0.857  ; SPI_MASTER_UC:mbed_instant|data_out[7]  ; SPI_MASTER_UC:mbed_instant|data_out[8]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 0.000        ; 0.015      ; 1.024      ;
; 0.870  ; SPI_MASTER_UC:mbed_instant|icounter[2]  ; SPI_MASTER_UC:mbed_instant|icounter[5]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 0.000        ; 0.000      ; 1.022      ;
; 0.913  ; SPI_MASTER_UC:mbed_instant|icounter[1]  ; SPI_MASTER_UC:mbed_instant|icounter[5]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 0.000        ; 0.000      ; 1.065      ;
; 0.955  ; SPI_MASTER_UC:mbed_instant|icounter[4]  ; SPI_MASTER_UC:mbed_instant|data_out[3]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 0.000        ; 0.011      ; 1.118      ;
; 0.960  ; SPI_MASTER_UC:mbed_instant|icounter[4]  ; SPI_MASTER_UC:mbed_instant|data_out[9]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 0.000        ; 0.010      ; 1.122      ;
; 0.960  ; SPI_MASTER_UC:mbed_instant|icounter[4]  ; SPI_MASTER_UC:mbed_instant|data_out[10] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 0.000        ; 0.010      ; 1.122      ;
; 0.960  ; SPI_MASTER_UC:mbed_instant|icounter[4]  ; SPI_MASTER_UC:mbed_instant|data_out[11] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 0.000        ; 0.010      ; 1.122      ;
; 0.962  ; SPI_MASTER_UC:mbed_instant|icounter[0]  ; SPI_MASTER_UC:mbed_instant|icounter[5]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 0.000        ; 0.000      ; 1.114      ;
; 1.015  ; SPI_MASTER_UC:mbed_instant|icounter[5]  ; SPI_MASTER_UC:mbed_instant|data_out[3]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 0.000        ; 0.011      ; 1.178      ;
; 1.015  ; SPI_MASTER_UC:mbed_instant|icounter[4]  ; SPI_MASTER_UC:mbed_instant|data_out[4]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 0.000        ; -0.036     ; 1.131      ;
; 1.015  ; SPI_MASTER_UC:mbed_instant|icounter[4]  ; SPI_MASTER_UC:mbed_instant|data_out[5]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 0.000        ; -0.036     ; 1.131      ;
; 1.015  ; SPI_MASTER_UC:mbed_instant|icounter[4]  ; SPI_MASTER_UC:mbed_instant|data_out[6]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 0.000        ; -0.036     ; 1.131      ;
+--------+-----------------------------------------+-----------------------------------------+-----------------------------------------+-----------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'FIFO:FIFO_instant|clock'                                                                                                                                                                                                                                      ;
+--------+---------------------------------------------+-------------------------------------------------------------------------------------------------------------+-----------------------------------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                                                                                                     ; Launch Clock                            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+-------------------------------------------------------------------------------------------------------------+-----------------------------------------+-------------------------+--------------+------------+------------+
; -0.954 ; manual_rd                                   ; FIFO:FIFO_instant|dffr1                                                                                     ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 1.446      ; 0.644      ;
; -0.813 ; manual_wr                                   ; FIFO:FIFO_instant|dffw1                                                                                     ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 1.479      ; 0.818      ;
; -0.693 ; rst                                         ; FIFO:FIFO_instant|out[3]                                                                                    ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 1.458      ; 0.917      ;
; -0.690 ; rst                                         ; FIFO:FIFO_instant|out[9]                                                                                    ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 1.457      ; 0.919      ;
; -0.690 ; rst                                         ; FIFO:FIFO_instant|out[10]                                                                                   ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 1.457      ; 0.919      ;
; -0.690 ; rst                                         ; FIFO:FIFO_instant|out[11]                                                                                   ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 1.457      ; 0.919      ;
; -0.668 ; rst                                         ; FIFO:FIFO_instant|out[0]                                                                                    ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 1.450      ; 0.934      ;
; -0.668 ; rst                                         ; FIFO:FIFO_instant|out[1]                                                                                    ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 1.450      ; 0.934      ;
; -0.668 ; rst                                         ; FIFO:FIFO_instant|out[2]                                                                                    ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 1.450      ; 0.934      ;
; -0.639 ; rst                                         ; FIFO:FIFO_instant|out[8]                                                                                    ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 1.467      ; 0.980      ;
; -0.595 ; rst                                         ; FIFO:FIFO_instant|out[7]                                                                                    ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 1.452      ; 1.009      ;
; -0.492 ; rst                                         ; FIFO:FIFO_instant|out[4]                                                                                    ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 1.411      ; 1.071      ;
; -0.492 ; rst                                         ; FIFO:FIFO_instant|out[5]                                                                                    ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 1.411      ; 1.071      ;
; -0.492 ; rst                                         ; FIFO:FIFO_instant|out[6]                                                                                    ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 1.411      ; 1.071      ;
; -0.492 ; rst                                         ; FIFO:FIFO_instant|out[14]                                                                                   ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 1.411      ; 1.071      ;
; -0.441 ; rst                                         ; FIFO:FIFO_instant|out[12]                                                                                   ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 1.434      ; 1.145      ;
; -0.441 ; rst                                         ; FIFO:FIFO_instant|out[13]                                                                                   ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 1.434      ; 1.145      ;
; -0.441 ; rst                                         ; FIFO:FIFO_instant|out[15]                                                                                   ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 1.434      ; 1.145      ;
; -0.300 ; wr                                          ; FIFO:FIFO_instant|dffw1                                                                                     ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 1.423      ; 1.275      ;
; 0.215  ; FIFO:FIFO_instant|rd_reg[11]                ; FIFO:FIFO_instant|rd_reg[11]                                                                                ; FIFO:FIFO_instant|clock                 ; FIFO:FIFO_instant|clock ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; FIFO:FIFO_instant|empty_reg                 ; FIFO:FIFO_instant|empty_reg                                                                                 ; FIFO:FIFO_instant|clock                 ; FIFO:FIFO_instant|clock ; 0.000        ; 0.000      ; 0.367      ;
; 0.287  ; SPI_MASTER_UC:mbed_instant|FIN              ; FIFO:FIFO_instant|dffr1                                                                                     ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; FIFO:FIFO_instant|clock ; 0.000        ; 0.040      ; 0.479      ;
; 0.325  ; FIFO:FIFO_instant|regarray_rtl_0_bypass[35] ; FIFO:FIFO_instant|out[6]                                                                                    ; FIFO:FIFO_instant|clock                 ; FIFO:FIFO_instant|clock ; 0.000        ; 0.000      ; 0.477      ;
; 0.327  ; FIFO:FIFO_instant|regarray_rtl_0_bypass[34] ; FIFO:FIFO_instant|out[5]                                                                                    ; FIFO:FIFO_instant|clock                 ; FIFO:FIFO_instant|clock ; 0.000        ; 0.000      ; 0.479      ;
; 0.328  ; FIFO:FIFO_instant|regarray_rtl_0_bypass[33] ; FIFO:FIFO_instant|out[4]                                                                                    ; FIFO:FIFO_instant|clock                 ; FIFO:FIFO_instant|clock ; 0.000        ; 0.000      ; 0.480      ;
; 0.358  ; FIFO:FIFO_instant|wr_reg[0]                 ; FIFO:FIFO_instant|wr_reg[0]                                                                                 ; FIFO:FIFO_instant|clock                 ; FIFO:FIFO_instant|clock ; 0.000        ; 0.000      ; 0.510      ;
; 0.358  ; FIFO:FIFO_instant|wr_reg[2]                 ; FIFO:FIFO_instant|wr_reg[2]                                                                                 ; FIFO:FIFO_instant|clock                 ; FIFO:FIFO_instant|clock ; 0.000        ; 0.000      ; 0.510      ;
; 0.360  ; FIFO:FIFO_instant|wr_reg[7]                 ; FIFO:FIFO_instant|wr_reg[7]                                                                                 ; FIFO:FIFO_instant|clock                 ; FIFO:FIFO_instant|clock ; 0.000        ; 0.000      ; 0.512      ;
; 0.360  ; FIFO:FIFO_instant|wr_reg[9]                 ; FIFO:FIFO_instant|wr_reg[9]                                                                                 ; FIFO:FIFO_instant|clock                 ; FIFO:FIFO_instant|clock ; 0.000        ; 0.000      ; 0.512      ;
; 0.369  ; FIFO:FIFO_instant|wr_reg[1]                 ; FIFO:FIFO_instant|wr_reg[1]                                                                                 ; FIFO:FIFO_instant|clock                 ; FIFO:FIFO_instant|clock ; 0.000        ; 0.000      ; 0.521      ;
; 0.369  ; FIFO:FIFO_instant|wr_reg[4]                 ; FIFO:FIFO_instant|wr_reg[4]                                                                                 ; FIFO:FIFO_instant|clock                 ; FIFO:FIFO_instant|clock ; 0.000        ; 0.000      ; 0.521      ;
; 0.370  ; FIFO:FIFO_instant|wr_reg[6]                 ; FIFO:FIFO_instant|wr_reg[6]                                                                                 ; FIFO:FIFO_instant|clock                 ; FIFO:FIFO_instant|clock ; 0.000        ; 0.000      ; 0.522      ;
; 0.371  ; FIFO:FIFO_instant|wr_reg[8]                 ; FIFO:FIFO_instant|wr_reg[8]                                                                                 ; FIFO:FIFO_instant|clock                 ; FIFO:FIFO_instant|clock ; 0.000        ; 0.000      ; 0.523      ;
; 0.420  ; FIFO:FIFO_instant|dffw1                     ; FIFO:FIFO_instant|dffw2                                                                                     ; FIFO:FIFO_instant|clock                 ; FIFO:FIFO_instant|clock ; 0.000        ; 0.000      ; 0.572      ;
; 0.441  ; FIFO:FIFO_instant|wr_reg[10]                ; FIFO:FIFO_instant|wr_reg[10]                                                                                ; FIFO:FIFO_instant|clock                 ; FIFO:FIFO_instant|clock ; 0.000        ; 0.000      ; 0.593      ;
; 0.443  ; sample_counter[14]                          ; FIFO:FIFO_instant|regarray_rtl_0_bypass[43]                                                                 ; CLK_312k5HZ[6]                          ; FIFO:FIFO_instant|clock ; 0.000        ; -0.107     ; 0.488      ;
; 0.443  ; sample_counter[14]                          ; FIFO:FIFO_instant|regarray~15                                                                               ; CLK_312k5HZ[6]                          ; FIFO:FIFO_instant|clock ; 0.000        ; -0.107     ; 0.488      ;
; 0.446  ; FIFO:FIFO_instant|regarray~5                ; FIFO:FIFO_instant|out[4]                                                                                    ; FIFO:FIFO_instant|clock                 ; FIFO:FIFO_instant|clock ; 0.000        ; -0.002     ; 0.596      ;
; 0.448  ; FIFO:FIFO_instant|wr_reg[12]                ; FIFO:FIFO_instant|wr_reg[12]                                                                                ; FIFO:FIFO_instant|clock                 ; FIFO:FIFO_instant|clock ; 0.000        ; 0.000      ; 0.600      ;
; 0.448  ; FIFO:FIFO_instant|regarray~6                ; FIFO:FIFO_instant|out[5]                                                                                    ; FIFO:FIFO_instant|clock                 ; FIFO:FIFO_instant|clock ; 0.000        ; -0.002     ; 0.598      ;
; 0.449  ; FIFO:FIFO_instant|regarray~7                ; FIFO:FIFO_instant|out[6]                                                                                    ; FIFO:FIFO_instant|clock                 ; FIFO:FIFO_instant|clock ; 0.000        ; -0.002     ; 0.599      ;
; 0.452  ; FIFO:FIFO_instant|wr_reg[11]                ; FIFO:FIFO_instant|wr_reg[11]                                                                                ; FIFO:FIFO_instant|clock                 ; FIFO:FIFO_instant|clock ; 0.000        ; 0.000      ; 0.604      ;
; 0.452  ; FIFO:FIFO_instant|wr_reg[5]                 ; FIFO:FIFO_instant|wr_reg[5]                                                                                 ; FIFO:FIFO_instant|clock                 ; FIFO:FIFO_instant|clock ; 0.000        ; 0.000      ; 0.604      ;
; 0.458  ; FIFO:FIFO_instant|rd_reg[12]                ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|address_reg_b[0]                 ; FIFO:FIFO_instant|clock                 ; FIFO:FIFO_instant|clock ; 0.000        ; 0.000      ; 0.610      ;
; 0.495  ; FIFO:FIFO_instant|wr_reg[3]                 ; FIFO:FIFO_instant|wr_reg[4]                                                                                 ; FIFO:FIFO_instant|clock                 ; FIFO:FIFO_instant|clock ; 0.000        ; 0.000      ; 0.647      ;
; 0.496  ; FIFO:FIFO_instant|wr_reg[0]                 ; FIFO:FIFO_instant|wr_reg[1]                                                                                 ; FIFO:FIFO_instant|clock                 ; FIFO:FIFO_instant|clock ; 0.000        ; 0.000      ; 0.648      ;
; 0.498  ; FIFO:FIFO_instant|wr_reg[7]                 ; FIFO:FIFO_instant|wr_reg[8]                                                                                 ; FIFO:FIFO_instant|clock                 ; FIFO:FIFO_instant|clock ; 0.000        ; 0.000      ; 0.650      ;
; 0.498  ; FIFO:FIFO_instant|wr_reg[9]                 ; FIFO:FIFO_instant|wr_reg[10]                                                                                ; FIFO:FIFO_instant|clock                 ; FIFO:FIFO_instant|clock ; 0.000        ; 0.000      ; 0.650      ;
; 0.506  ; FIFO:FIFO_instant|regarray_rtl_0_bypass[36] ; FIFO:FIFO_instant|out[7]                                                                                    ; FIFO:FIFO_instant|clock                 ; FIFO:FIFO_instant|clock ; 0.000        ; 0.001      ; 0.659      ;
; 0.509  ; FIFO:FIFO_instant|wr_reg[1]                 ; FIFO:FIFO_instant|wr_reg[2]                                                                                 ; FIFO:FIFO_instant|clock                 ; FIFO:FIFO_instant|clock ; 0.000        ; 0.000      ; 0.661      ;
; 0.509  ; FIFO:FIFO_instant|wr_reg[4]                 ; FIFO:FIFO_instant|wr_reg[5]                                                                                 ; FIFO:FIFO_instant|clock                 ; FIFO:FIFO_instant|clock ; 0.000        ; 0.000      ; 0.661      ;
; 0.510  ; FIFO:FIFO_instant|wr_reg[6]                 ; FIFO:FIFO_instant|wr_reg[7]                                                                                 ; FIFO:FIFO_instant|clock                 ; FIFO:FIFO_instant|clock ; 0.000        ; 0.000      ; 0.662      ;
; 0.511  ; FIFO:FIFO_instant|wr_reg[8]                 ; FIFO:FIFO_instant|wr_reg[9]                                                                                 ; FIFO:FIFO_instant|clock                 ; FIFO:FIFO_instant|clock ; 0.000        ; 0.000      ; 0.663      ;
; 0.515  ; sample_counter[12]                          ; FIFO:FIFO_instant|regarray_rtl_0_bypass[41]                                                                 ; CLK_312k5HZ[6]                          ; FIFO:FIFO_instant|clock ; 0.000        ; -0.107     ; 0.560      ;
; 0.521  ; sample_counter[13]                          ; FIFO:FIFO_instant|regarray~14                                                                               ; CLK_312k5HZ[6]                          ; FIFO:FIFO_instant|clock ; 0.000        ; -0.107     ; 0.566      ;
; 0.522  ; sample_counter[12]                          ; FIFO:FIFO_instant|regarray~13                                                                               ; CLK_312k5HZ[6]                          ; FIFO:FIFO_instant|clock ; 0.000        ; -0.107     ; 0.567      ;
; 0.524  ; sample_counter[13]                          ; FIFO:FIFO_instant|regarray_rtl_0_bypass[42]                                                                 ; CLK_312k5HZ[6]                          ; FIFO:FIFO_instant|clock ; 0.000        ; -0.107     ; 0.569      ;
; 0.527  ; FIFO:FIFO_instant|dffr2                     ; FIFO:FIFO_instant|rd_reg[11]                                                                                ; FIFO:FIFO_instant|clock                 ; FIFO:FIFO_instant|clock ; 0.000        ; 0.000      ; 0.679      ;
; 0.530  ; FIFO:FIFO_instant|wr_reg[3]                 ; FIFO:FIFO_instant|wr_reg[5]                                                                                 ; FIFO:FIFO_instant|clock                 ; FIFO:FIFO_instant|clock ; 0.000        ; 0.000      ; 0.682      ;
; 0.531  ; FIFO:FIFO_instant|wr_reg[2]                 ; FIFO:FIFO_instant|wr_reg[4]                                                                                 ; FIFO:FIFO_instant|clock                 ; FIFO:FIFO_instant|clock ; 0.000        ; 0.000      ; 0.683      ;
; 0.531  ; FIFO:FIFO_instant|wr_reg[0]                 ; FIFO:FIFO_instant|wr_reg[2]                                                                                 ; FIFO:FIFO_instant|clock                 ; FIFO:FIFO_instant|clock ; 0.000        ; 0.000      ; 0.683      ;
; 0.533  ; FIFO:FIFO_instant|wr_reg[9]                 ; FIFO:FIFO_instant|wr_reg[11]                                                                                ; FIFO:FIFO_instant|clock                 ; FIFO:FIFO_instant|clock ; 0.000        ; 0.000      ; 0.685      ;
; 0.533  ; FIFO:FIFO_instant|wr_reg[7]                 ; FIFO:FIFO_instant|wr_reg[9]                                                                                 ; FIFO:FIFO_instant|clock                 ; FIFO:FIFO_instant|clock ; 0.000        ; 0.000      ; 0.685      ;
; 0.536  ; FIFO:FIFO_instant|regarray_rtl_0_bypass[30] ; FIFO:FIFO_instant|out[1]                                                                                    ; FIFO:FIFO_instant|clock                 ; FIFO:FIFO_instant|clock ; 0.000        ; 0.010      ; 0.698      ;
; 0.536  ; FIFO:FIFO_instant|regarray_rtl_0_bypass[31] ; FIFO:FIFO_instant|out[2]                                                                                    ; FIFO:FIFO_instant|clock                 ; FIFO:FIFO_instant|clock ; 0.000        ; 0.010      ; 0.698      ;
; 0.536  ; FIFO:FIFO_instant|regarray_rtl_0_bypass[38] ; FIFO:FIFO_instant|out[9]                                                                                    ; FIFO:FIFO_instant|clock                 ; FIFO:FIFO_instant|clock ; 0.000        ; 0.017      ; 0.705      ;
; 0.536  ; FIFO:FIFO_instant|regarray_rtl_0_bypass[39] ; FIFO:FIFO_instant|out[10]                                                                                   ; FIFO:FIFO_instant|clock                 ; FIFO:FIFO_instant|clock ; 0.000        ; 0.017      ; 0.705      ;
; 0.539  ; FIFO:FIFO_instant|regarray_rtl_0_bypass[29] ; FIFO:FIFO_instant|out[0]                                                                                    ; FIFO:FIFO_instant|clock                 ; FIFO:FIFO_instant|clock ; 0.000        ; 0.010      ; 0.701      ;
; 0.541  ; FIFO:FIFO_instant|wr_reg[9]                 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a32~porta_address_reg9 ; FIFO:FIFO_instant|clock                 ; FIFO:FIFO_instant|clock ; 0.000        ; 0.051      ; 0.730      ;
; 0.542  ; FIFO:FIFO_instant|empty_reg                 ; FIFO:FIFO_instant|full_reg                                                                                  ; FIFO:FIFO_instant|clock                 ; FIFO:FIFO_instant|clock ; 0.000        ; 0.000      ; 0.694      ;
; 0.542  ; FIFO:FIFO_instant|wr_reg[7]                 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a32~porta_address_reg7 ; FIFO:FIFO_instant|clock                 ; FIFO:FIFO_instant|clock ; 0.000        ; 0.051      ; 0.731      ;
; 0.543  ; FIFO:FIFO_instant|wr_reg[4]                 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a32~porta_address_reg4 ; FIFO:FIFO_instant|clock                 ; FIFO:FIFO_instant|clock ; 0.000        ; 0.051      ; 0.732      ;
; 0.545  ; FIFO:FIFO_instant|wr_reg[6]                 ; FIFO:FIFO_instant|wr_reg[8]                                                                                 ; FIFO:FIFO_instant|clock                 ; FIFO:FIFO_instant|clock ; 0.000        ; 0.000      ; 0.697      ;
; 0.546  ; FIFO:FIFO_instant|wr_reg[8]                 ; FIFO:FIFO_instant|wr_reg[10]                                                                                ; FIFO:FIFO_instant|clock                 ; FIFO:FIFO_instant|clock ; 0.000        ; 0.000      ; 0.698      ;
; 0.549  ; sample_counter[7]                           ; FIFO:FIFO_instant|regarray_rtl_0_bypass[36]                                                                 ; CLK_312k5HZ[6]                          ; FIFO:FIFO_instant|clock ; 0.000        ; -0.105     ; 0.596      ;
; 0.549  ; sample_counter[7]                           ; FIFO:FIFO_instant|regarray~8                                                                                ; CLK_312k5HZ[6]                          ; FIFO:FIFO_instant|clock ; 0.000        ; -0.105     ; 0.596      ;
; 0.550  ; FIFO:FIFO_instant|rd_reg[13]                ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|address_reg_b[1]                 ; FIFO:FIFO_instant|clock                 ; FIFO:FIFO_instant|clock ; 0.000        ; 0.000      ; 0.702      ;
; 0.559  ; FIFO:FIFO_instant|regarray~8                ; FIFO:FIFO_instant|out[7]                                                                                    ; FIFO:FIFO_instant|clock                 ; FIFO:FIFO_instant|clock ; 0.000        ; 0.001      ; 0.712      ;
; 0.565  ; FIFO:FIFO_instant|regarray_rtl_0_bypass[42] ; FIFO:FIFO_instant|out[13]                                                                                   ; FIFO:FIFO_instant|clock                 ; FIFO:FIFO_instant|clock ; 0.000        ; -0.015     ; 0.702      ;
; 0.566  ; FIFO:FIFO_instant|wr_reg[2]                 ; FIFO:FIFO_instant|wr_reg[5]                                                                                 ; FIFO:FIFO_instant|clock                 ; FIFO:FIFO_instant|clock ; 0.000        ; 0.000      ; 0.718      ;
; 0.568  ; FIFO:FIFO_instant|wr_reg[9]                 ; FIFO:FIFO_instant|wr_reg[12]                                                                                ; FIFO:FIFO_instant|clock                 ; FIFO:FIFO_instant|clock ; 0.000        ; 0.000      ; 0.720      ;
; 0.568  ; FIFO:FIFO_instant|wr_reg[7]                 ; FIFO:FIFO_instant|wr_reg[10]                                                                                ; FIFO:FIFO_instant|clock                 ; FIFO:FIFO_instant|clock ; 0.000        ; 0.000      ; 0.720      ;
; 0.569  ; FIFO:FIFO_instant|wr_reg[2]                 ; FIFO:FIFO_instant|regarray_rtl_0_bypass[5]                                                                  ; FIFO:FIFO_instant|clock                 ; FIFO:FIFO_instant|clock ; 0.000        ; 0.005      ; 0.726      ;
; 0.570  ; FIFO:FIFO_instant|wr_reg[13]                ; FIFO:FIFO_instant|wr_reg[13]                                                                                ; FIFO:FIFO_instant|clock                 ; FIFO:FIFO_instant|clock ; 0.000        ; 0.000      ; 0.722      ;
; 0.573  ; FIFO:FIFO_instant|wr_reg[8]                 ; FIFO:FIFO_instant|regarray_rtl_0_bypass[17]                                                                 ; FIFO:FIFO_instant|clock                 ; FIFO:FIFO_instant|clock ; 0.000        ; 0.003      ; 0.728      ;
; 0.574  ; sample_counter[15]                          ; FIFO:FIFO_instant|regarray_rtl_0_bypass[44]                                                                 ; CLK_312k5HZ[6]                          ; FIFO:FIFO_instant|clock ; 0.000        ; -0.107     ; 0.619      ;
; 0.577  ; sample_counter[15]                          ; FIFO:FIFO_instant|regarray~16                                                                               ; CLK_312k5HZ[6]                          ; FIFO:FIFO_instant|clock ; 0.000        ; -0.107     ; 0.622      ;
; 0.577  ; FIFO:FIFO_instant|dffr2                     ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|address_reg_b[1]                 ; FIFO:FIFO_instant|clock                 ; FIFO:FIFO_instant|clock ; 0.000        ; -0.001     ; 0.728      ;
; 0.579  ; FIFO:FIFO_instant|regarray~3                ; FIFO:FIFO_instant|out[2]                                                                                    ; FIFO:FIFO_instant|clock                 ; FIFO:FIFO_instant|clock ; 0.000        ; 0.010      ; 0.741      ;
; 0.579  ; FIFO:FIFO_instant|regarray_rtl_0_bypass[44] ; FIFO:FIFO_instant|out[15]                                                                                   ; FIFO:FIFO_instant|clock                 ; FIFO:FIFO_instant|clock ; 0.000        ; -0.015     ; 0.716      ;
; 0.579  ; FIFO:FIFO_instant|wr_reg[1]                 ; FIFO:FIFO_instant|wr_reg[4]                                                                                 ; FIFO:FIFO_instant|clock                 ; FIFO:FIFO_instant|clock ; 0.000        ; 0.000      ; 0.731      ;
; 0.579  ; FIFO:FIFO_instant|wr_reg[10]                ; FIFO:FIFO_instant|wr_reg[11]                                                                                ; FIFO:FIFO_instant|clock                 ; FIFO:FIFO_instant|clock ; 0.000        ; 0.000      ; 0.731      ;
; 0.580  ; FIFO:FIFO_instant|dffr2                     ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|address_reg_b[0]                 ; FIFO:FIFO_instant|clock                 ; FIFO:FIFO_instant|clock ; 0.000        ; -0.001     ; 0.731      ;
; 0.580  ; FIFO:FIFO_instant|wr_reg[6]                 ; FIFO:FIFO_instant|wr_reg[9]                                                                                 ; FIFO:FIFO_instant|clock                 ; FIFO:FIFO_instant|clock ; 0.000        ; 0.000      ; 0.732      ;
; 0.581  ; FIFO:FIFO_instant|wr_reg[8]                 ; FIFO:FIFO_instant|wr_reg[11]                                                                                ; FIFO:FIFO_instant|clock                 ; FIFO:FIFO_instant|clock ; 0.000        ; 0.000      ; 0.733      ;
; 0.587  ; FIFO:FIFO_instant|regarray~12               ; FIFO:FIFO_instant|out[11]                                                                                   ; FIFO:FIFO_instant|clock                 ; FIFO:FIFO_instant|clock ; 0.000        ; 0.017      ; 0.756      ;
; 0.588  ; FIFO:FIFO_instant|regarray~10               ; FIFO:FIFO_instant|out[9]                                                                                    ; FIFO:FIFO_instant|clock                 ; FIFO:FIFO_instant|clock ; 0.000        ; 0.017      ; 0.757      ;
; 0.592  ; FIFO:FIFO_instant|wr_reg[11]                ; FIFO:FIFO_instant|wr_reg[12]                                                                                ; FIFO:FIFO_instant|clock                 ; FIFO:FIFO_instant|clock ; 0.000        ; 0.000      ; 0.744      ;
; 0.593  ; FIFO:FIFO_instant|regarray~11               ; FIFO:FIFO_instant|out[10]                                                                                   ; FIFO:FIFO_instant|clock                 ; FIFO:FIFO_instant|clock ; 0.000        ; 0.017      ; 0.762      ;
; 0.598  ; FIFO:FIFO_instant|regarray~1                ; FIFO:FIFO_instant|out[0]                                                                                    ; FIFO:FIFO_instant|clock                 ; FIFO:FIFO_instant|clock ; 0.000        ; 0.010      ; 0.760      ;
+--------+---------------------------------------------+-------------------------------------------------------------------------------------------------------------+-----------------------------------------+-------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLK_312k5HZ[6]'                                                                                                                    ;
+--------+--------------------+--------------------+-----------------------------------------+----------------+--------------+------------+------------+
; Slack  ; From Node          ; To Node            ; Launch Clock                            ; Latch Clock    ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------+--------------------+-----------------------------------------+----------------+--------------+------------+------------+
; -0.938 ; rst                ; sample_counter[0]  ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLK_312k5HZ[6] ; 0.000        ; 1.556      ; 0.770      ;
; -0.938 ; rst                ; sample_counter[1]  ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLK_312k5HZ[6] ; 0.000        ; 1.556      ; 0.770      ;
; -0.938 ; rst                ; sample_counter[2]  ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLK_312k5HZ[6] ; 0.000        ; 1.556      ; 0.770      ;
; -0.938 ; rst                ; sample_counter[3]  ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLK_312k5HZ[6] ; 0.000        ; 1.556      ; 0.770      ;
; -0.938 ; rst                ; sample_counter[4]  ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLK_312k5HZ[6] ; 0.000        ; 1.556      ; 0.770      ;
; -0.938 ; rst                ; sample_counter[5]  ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLK_312k5HZ[6] ; 0.000        ; 1.556      ; 0.770      ;
; -0.938 ; rst                ; sample_counter[6]  ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLK_312k5HZ[6] ; 0.000        ; 1.556      ; 0.770      ;
; -0.938 ; rst                ; sample_counter[7]  ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLK_312k5HZ[6] ; 0.000        ; 1.556      ; 0.770      ;
; -0.938 ; rst                ; sample_counter[8]  ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLK_312k5HZ[6] ; 0.000        ; 1.556      ; 0.770      ;
; -0.938 ; rst                ; sample_counter[9]  ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLK_312k5HZ[6] ; 0.000        ; 1.556      ; 0.770      ;
; -0.938 ; rst                ; sample_counter[10] ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLK_312k5HZ[6] ; 0.000        ; 1.556      ; 0.770      ;
; -0.938 ; rst                ; sample_counter[11] ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLK_312k5HZ[6] ; 0.000        ; 1.556      ; 0.770      ;
; -0.938 ; rst                ; sample_counter[12] ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLK_312k5HZ[6] ; 0.000        ; 1.556      ; 0.770      ;
; -0.938 ; rst                ; sample_counter[13] ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLK_312k5HZ[6] ; 0.000        ; 1.556      ; 0.770      ;
; -0.938 ; rst                ; sample_counter[14] ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLK_312k5HZ[6] ; 0.000        ; 1.556      ; 0.770      ;
; -0.938 ; rst                ; sample_counter[15] ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLK_312k5HZ[6] ; 0.000        ; 1.556      ; 0.770      ;
; 0.246  ; sample_counter[15] ; sample_counter[15] ; CLK_312k5HZ[6]                          ; CLK_312k5HZ[6] ; 0.000        ; 0.000      ; 0.398      ;
; 0.358  ; sample_counter[0]  ; sample_counter[0]  ; CLK_312k5HZ[6]                          ; CLK_312k5HZ[6] ; 0.000        ; 0.000      ; 0.510      ;
; 0.361  ; sample_counter[13] ; sample_counter[13] ; CLK_312k5HZ[6]                          ; CLK_312k5HZ[6] ; 0.000        ; 0.000      ; 0.513      ;
; 0.362  ; sample_counter[1]  ; sample_counter[1]  ; CLK_312k5HZ[6]                          ; CLK_312k5HZ[6] ; 0.000        ; 0.000      ; 0.514      ;
; 0.363  ; sample_counter[2]  ; sample_counter[2]  ; CLK_312k5HZ[6]                          ; CLK_312k5HZ[6] ; 0.000        ; 0.000      ; 0.515      ;
; 0.363  ; sample_counter[9]  ; sample_counter[9]  ; CLK_312k5HZ[6]                          ; CLK_312k5HZ[6] ; 0.000        ; 0.000      ; 0.515      ;
; 0.363  ; sample_counter[11] ; sample_counter[11] ; CLK_312k5HZ[6]                          ; CLK_312k5HZ[6] ; 0.000        ; 0.000      ; 0.515      ;
; 0.364  ; sample_counter[4]  ; sample_counter[4]  ; CLK_312k5HZ[6]                          ; CLK_312k5HZ[6] ; 0.000        ; 0.000      ; 0.516      ;
; 0.364  ; sample_counter[7]  ; sample_counter[7]  ; CLK_312k5HZ[6]                          ; CLK_312k5HZ[6] ; 0.000        ; 0.000      ; 0.516      ;
; 0.364  ; sample_counter[14] ; sample_counter[14] ; CLK_312k5HZ[6]                          ; CLK_312k5HZ[6] ; 0.000        ; 0.000      ; 0.516      ;
; 0.374  ; sample_counter[3]  ; sample_counter[3]  ; CLK_312k5HZ[6]                          ; CLK_312k5HZ[6] ; 0.000        ; 0.000      ; 0.526      ;
; 0.374  ; sample_counter[8]  ; sample_counter[8]  ; CLK_312k5HZ[6]                          ; CLK_312k5HZ[6] ; 0.000        ; 0.000      ; 0.526      ;
; 0.374  ; sample_counter[10] ; sample_counter[10] ; CLK_312k5HZ[6]                          ; CLK_312k5HZ[6] ; 0.000        ; 0.000      ; 0.526      ;
; 0.375  ; sample_counter[5]  ; sample_counter[5]  ; CLK_312k5HZ[6]                          ; CLK_312k5HZ[6] ; 0.000        ; 0.000      ; 0.527      ;
; 0.375  ; sample_counter[6]  ; sample_counter[6]  ; CLK_312k5HZ[6]                          ; CLK_312k5HZ[6] ; 0.000        ; 0.000      ; 0.527      ;
; 0.375  ; sample_counter[12] ; sample_counter[12] ; CLK_312k5HZ[6]                          ; CLK_312k5HZ[6] ; 0.000        ; 0.000      ; 0.527      ;
; 0.496  ; sample_counter[0]  ; sample_counter[1]  ; CLK_312k5HZ[6]                          ; CLK_312k5HZ[6] ; 0.000        ; 0.000      ; 0.648      ;
; 0.499  ; sample_counter[13] ; sample_counter[14] ; CLK_312k5HZ[6]                          ; CLK_312k5HZ[6] ; 0.000        ; 0.000      ; 0.651      ;
; 0.500  ; sample_counter[1]  ; sample_counter[2]  ; CLK_312k5HZ[6]                          ; CLK_312k5HZ[6] ; 0.000        ; 0.000      ; 0.652      ;
; 0.501  ; sample_counter[2]  ; sample_counter[3]  ; CLK_312k5HZ[6]                          ; CLK_312k5HZ[6] ; 0.000        ; 0.000      ; 0.653      ;
; 0.501  ; sample_counter[9]  ; sample_counter[10] ; CLK_312k5HZ[6]                          ; CLK_312k5HZ[6] ; 0.000        ; 0.000      ; 0.653      ;
; 0.501  ; sample_counter[11] ; sample_counter[12] ; CLK_312k5HZ[6]                          ; CLK_312k5HZ[6] ; 0.000        ; 0.000      ; 0.653      ;
; 0.502  ; sample_counter[14] ; sample_counter[15] ; CLK_312k5HZ[6]                          ; CLK_312k5HZ[6] ; 0.000        ; 0.000      ; 0.654      ;
; 0.502  ; sample_counter[4]  ; sample_counter[5]  ; CLK_312k5HZ[6]                          ; CLK_312k5HZ[6] ; 0.000        ; 0.000      ; 0.654      ;
; 0.514  ; sample_counter[8]  ; sample_counter[9]  ; CLK_312k5HZ[6]                          ; CLK_312k5HZ[6] ; 0.000        ; 0.000      ; 0.666      ;
; 0.514  ; sample_counter[10] ; sample_counter[11] ; CLK_312k5HZ[6]                          ; CLK_312k5HZ[6] ; 0.000        ; 0.000      ; 0.666      ;
; 0.514  ; sample_counter[3]  ; sample_counter[4]  ; CLK_312k5HZ[6]                          ; CLK_312k5HZ[6] ; 0.000        ; 0.000      ; 0.666      ;
; 0.515  ; sample_counter[12] ; sample_counter[13] ; CLK_312k5HZ[6]                          ; CLK_312k5HZ[6] ; 0.000        ; 0.000      ; 0.667      ;
; 0.515  ; sample_counter[6]  ; sample_counter[7]  ; CLK_312k5HZ[6]                          ; CLK_312k5HZ[6] ; 0.000        ; 0.000      ; 0.667      ;
; 0.515  ; sample_counter[5]  ; sample_counter[6]  ; CLK_312k5HZ[6]                          ; CLK_312k5HZ[6] ; 0.000        ; 0.000      ; 0.667      ;
; 0.531  ; sample_counter[0]  ; sample_counter[2]  ; CLK_312k5HZ[6]                          ; CLK_312k5HZ[6] ; 0.000        ; 0.000      ; 0.683      ;
; 0.534  ; sample_counter[13] ; sample_counter[15] ; CLK_312k5HZ[6]                          ; CLK_312k5HZ[6] ; 0.000        ; 0.000      ; 0.686      ;
; 0.535  ; sample_counter[1]  ; sample_counter[3]  ; CLK_312k5HZ[6]                          ; CLK_312k5HZ[6] ; 0.000        ; 0.000      ; 0.687      ;
; 0.536  ; sample_counter[9]  ; sample_counter[11] ; CLK_312k5HZ[6]                          ; CLK_312k5HZ[6] ; 0.000        ; 0.000      ; 0.688      ;
; 0.536  ; sample_counter[2]  ; sample_counter[4]  ; CLK_312k5HZ[6]                          ; CLK_312k5HZ[6] ; 0.000        ; 0.000      ; 0.688      ;
; 0.536  ; sample_counter[11] ; sample_counter[13] ; CLK_312k5HZ[6]                          ; CLK_312k5HZ[6] ; 0.000        ; 0.000      ; 0.688      ;
; 0.537  ; sample_counter[4]  ; sample_counter[6]  ; CLK_312k5HZ[6]                          ; CLK_312k5HZ[6] ; 0.000        ; 0.000      ; 0.689      ;
; 0.549  ; sample_counter[8]  ; sample_counter[10] ; CLK_312k5HZ[6]                          ; CLK_312k5HZ[6] ; 0.000        ; 0.000      ; 0.701      ;
; 0.549  ; sample_counter[10] ; sample_counter[12] ; CLK_312k5HZ[6]                          ; CLK_312k5HZ[6] ; 0.000        ; 0.000      ; 0.701      ;
; 0.549  ; sample_counter[3]  ; sample_counter[5]  ; CLK_312k5HZ[6]                          ; CLK_312k5HZ[6] ; 0.000        ; 0.000      ; 0.701      ;
; 0.550  ; sample_counter[12] ; sample_counter[14] ; CLK_312k5HZ[6]                          ; CLK_312k5HZ[6] ; 0.000        ; 0.000      ; 0.702      ;
; 0.550  ; sample_counter[5]  ; sample_counter[7]  ; CLK_312k5HZ[6]                          ; CLK_312k5HZ[6] ; 0.000        ; 0.000      ; 0.702      ;
; 0.557  ; sample_counter[7]  ; sample_counter[8]  ; CLK_312k5HZ[6]                          ; CLK_312k5HZ[6] ; 0.000        ; 0.000      ; 0.709      ;
; 0.566  ; sample_counter[0]  ; sample_counter[3]  ; CLK_312k5HZ[6]                          ; CLK_312k5HZ[6] ; 0.000        ; 0.000      ; 0.718      ;
; 0.570  ; sample_counter[1]  ; sample_counter[4]  ; CLK_312k5HZ[6]                          ; CLK_312k5HZ[6] ; 0.000        ; 0.000      ; 0.722      ;
; 0.571  ; sample_counter[9]  ; sample_counter[12] ; CLK_312k5HZ[6]                          ; CLK_312k5HZ[6] ; 0.000        ; 0.000      ; 0.723      ;
; 0.571  ; sample_counter[2]  ; sample_counter[5]  ; CLK_312k5HZ[6]                          ; CLK_312k5HZ[6] ; 0.000        ; 0.000      ; 0.723      ;
; 0.571  ; sample_counter[11] ; sample_counter[14] ; CLK_312k5HZ[6]                          ; CLK_312k5HZ[6] ; 0.000        ; 0.000      ; 0.723      ;
; 0.572  ; sample_counter[4]  ; sample_counter[7]  ; CLK_312k5HZ[6]                          ; CLK_312k5HZ[6] ; 0.000        ; 0.000      ; 0.724      ;
; 0.584  ; sample_counter[8]  ; sample_counter[11] ; CLK_312k5HZ[6]                          ; CLK_312k5HZ[6] ; 0.000        ; 0.000      ; 0.736      ;
; 0.584  ; sample_counter[10] ; sample_counter[13] ; CLK_312k5HZ[6]                          ; CLK_312k5HZ[6] ; 0.000        ; 0.000      ; 0.736      ;
; 0.584  ; sample_counter[3]  ; sample_counter[6]  ; CLK_312k5HZ[6]                          ; CLK_312k5HZ[6] ; 0.000        ; 0.000      ; 0.736      ;
; 0.585  ; sample_counter[12] ; sample_counter[15] ; CLK_312k5HZ[6]                          ; CLK_312k5HZ[6] ; 0.000        ; 0.000      ; 0.737      ;
; 0.592  ; sample_counter[7]  ; sample_counter[9]  ; CLK_312k5HZ[6]                          ; CLK_312k5HZ[6] ; 0.000        ; 0.000      ; 0.744      ;
; 0.601  ; sample_counter[0]  ; sample_counter[4]  ; CLK_312k5HZ[6]                          ; CLK_312k5HZ[6] ; 0.000        ; 0.000      ; 0.753      ;
; 0.605  ; sample_counter[1]  ; sample_counter[5]  ; CLK_312k5HZ[6]                          ; CLK_312k5HZ[6] ; 0.000        ; 0.000      ; 0.757      ;
; 0.606  ; sample_counter[9]  ; sample_counter[13] ; CLK_312k5HZ[6]                          ; CLK_312k5HZ[6] ; 0.000        ; 0.000      ; 0.758      ;
; 0.606  ; sample_counter[2]  ; sample_counter[6]  ; CLK_312k5HZ[6]                          ; CLK_312k5HZ[6] ; 0.000        ; 0.000      ; 0.758      ;
; 0.606  ; sample_counter[11] ; sample_counter[15] ; CLK_312k5HZ[6]                          ; CLK_312k5HZ[6] ; 0.000        ; 0.000      ; 0.758      ;
; 0.609  ; sample_counter[6]  ; sample_counter[8]  ; CLK_312k5HZ[6]                          ; CLK_312k5HZ[6] ; 0.000        ; 0.000      ; 0.761      ;
; 0.619  ; sample_counter[8]  ; sample_counter[12] ; CLK_312k5HZ[6]                          ; CLK_312k5HZ[6] ; 0.000        ; 0.000      ; 0.771      ;
; 0.619  ; sample_counter[10] ; sample_counter[14] ; CLK_312k5HZ[6]                          ; CLK_312k5HZ[6] ; 0.000        ; 0.000      ; 0.771      ;
; 0.619  ; sample_counter[3]  ; sample_counter[7]  ; CLK_312k5HZ[6]                          ; CLK_312k5HZ[6] ; 0.000        ; 0.000      ; 0.771      ;
; 0.627  ; sample_counter[7]  ; sample_counter[10] ; CLK_312k5HZ[6]                          ; CLK_312k5HZ[6] ; 0.000        ; 0.000      ; 0.779      ;
; 0.636  ; sample_counter[0]  ; sample_counter[5]  ; CLK_312k5HZ[6]                          ; CLK_312k5HZ[6] ; 0.000        ; 0.000      ; 0.788      ;
; 0.640  ; sample_counter[1]  ; sample_counter[6]  ; CLK_312k5HZ[6]                          ; CLK_312k5HZ[6] ; 0.000        ; 0.000      ; 0.792      ;
; 0.641  ; sample_counter[9]  ; sample_counter[14] ; CLK_312k5HZ[6]                          ; CLK_312k5HZ[6] ; 0.000        ; 0.000      ; 0.793      ;
; 0.641  ; sample_counter[2]  ; sample_counter[7]  ; CLK_312k5HZ[6]                          ; CLK_312k5HZ[6] ; 0.000        ; 0.000      ; 0.793      ;
; 0.644  ; sample_counter[6]  ; sample_counter[9]  ; CLK_312k5HZ[6]                          ; CLK_312k5HZ[6] ; 0.000        ; 0.000      ; 0.796      ;
; 0.644  ; sample_counter[5]  ; sample_counter[8]  ; CLK_312k5HZ[6]                          ; CLK_312k5HZ[6] ; 0.000        ; 0.000      ; 0.796      ;
; 0.654  ; sample_counter[8]  ; sample_counter[13] ; CLK_312k5HZ[6]                          ; CLK_312k5HZ[6] ; 0.000        ; 0.000      ; 0.806      ;
; 0.654  ; sample_counter[10] ; sample_counter[15] ; CLK_312k5HZ[6]                          ; CLK_312k5HZ[6] ; 0.000        ; 0.000      ; 0.806      ;
; 0.662  ; sample_counter[7]  ; sample_counter[11] ; CLK_312k5HZ[6]                          ; CLK_312k5HZ[6] ; 0.000        ; 0.000      ; 0.814      ;
; 0.666  ; sample_counter[4]  ; sample_counter[8]  ; CLK_312k5HZ[6]                          ; CLK_312k5HZ[6] ; 0.000        ; 0.000      ; 0.818      ;
; 0.671  ; sample_counter[0]  ; sample_counter[6]  ; CLK_312k5HZ[6]                          ; CLK_312k5HZ[6] ; 0.000        ; 0.000      ; 0.823      ;
; 0.675  ; sample_counter[1]  ; sample_counter[7]  ; CLK_312k5HZ[6]                          ; CLK_312k5HZ[6] ; 0.000        ; 0.000      ; 0.827      ;
; 0.676  ; sample_counter[9]  ; sample_counter[15] ; CLK_312k5HZ[6]                          ; CLK_312k5HZ[6] ; 0.000        ; 0.000      ; 0.828      ;
; 0.679  ; sample_counter[6]  ; sample_counter[10] ; CLK_312k5HZ[6]                          ; CLK_312k5HZ[6] ; 0.000        ; 0.000      ; 0.831      ;
; 0.679  ; sample_counter[5]  ; sample_counter[9]  ; CLK_312k5HZ[6]                          ; CLK_312k5HZ[6] ; 0.000        ; 0.000      ; 0.831      ;
; 0.689  ; sample_counter[8]  ; sample_counter[14] ; CLK_312k5HZ[6]                          ; CLK_312k5HZ[6] ; 0.000        ; 0.000      ; 0.841      ;
; 0.697  ; sample_counter[7]  ; sample_counter[12] ; CLK_312k5HZ[6]                          ; CLK_312k5HZ[6] ; 0.000        ; 0.000      ; 0.849      ;
; 0.701  ; sample_counter[4]  ; sample_counter[9]  ; CLK_312k5HZ[6]                          ; CLK_312k5HZ[6] ; 0.000        ; 0.000      ; 0.853      ;
; 0.706  ; sample_counter[0]  ; sample_counter[7]  ; CLK_312k5HZ[6]                          ; CLK_312k5HZ[6] ; 0.000        ; 0.000      ; 0.858      ;
; 0.713  ; sample_counter[3]  ; sample_counter[8]  ; CLK_312k5HZ[6]                          ; CLK_312k5HZ[6] ; 0.000        ; 0.000      ; 0.865      ;
+--------+--------------------+--------------------+-----------------------------------------+----------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLKPLL_inst|altpll_component|pll|clk[0]'                                                                                                                                                              ;
+--------+-----------------------------------------+-----------------------------------------+-----------------------------------------+-----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                               ; To Node                                 ; Launch Clock                            ; Latch Clock                             ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------+-----------------------------------------+-----------------------------------------+-----------------------------------------+--------------+------------+------------+
; -0.030 ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.104      ; 0.367      ;
; 0.010  ; FIFO:FIFO_instant|clock                 ; FIFO:FIFO_instant|clock                 ; FIFO:FIFO_instant|clock                 ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.064      ; 0.367      ;
; 0.070  ; CLK_312k5HZ[6]                          ; CLK_312k5HZ[6]                          ; CLK_312k5HZ[6]                          ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.103      ; 0.466      ;
; 0.083  ; CLK_312k5HZ[6]                          ; wr                                      ; CLK_312k5HZ[6]                          ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.103      ; 0.479      ;
; 0.091  ; CLK_312k5HZ[6]                          ; ff_1                                    ; CLK_312k5HZ[6]                          ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.103      ; 0.487      ;
; 0.215  ; CLK_312k5HZ[0]                          ; CLK_312k5HZ[0]                          ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SPI_ON                                  ; SPI_ON                                  ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.238  ; ff_1                                    ; wr                                      ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.390      ;
; 0.359  ; CLK_312k5HZ[0]                          ; CLK_312k5HZ[1]                          ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.511      ;
; 0.359  ; CLK_312k5HZ[3]                          ; CLK_312k5HZ[3]                          ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.511      ;
; 0.360  ; MBED_RDY_PREV                           ; MBED_RDY_EDGE                           ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.512      ;
; 0.369  ; CLK_312k5HZ[2]                          ; CLK_312k5HZ[2]                          ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.521      ;
; 0.370  ; CLK_312k5HZ[4]                          ; CLK_312k5HZ[4]                          ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.522      ;
; 0.370  ; CLK_312k5HZ[5]                          ; CLK_312k5HZ[5]                          ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.522      ;
; 0.373  ; MBED_RDY_EDGE                           ; SPI_ON                                  ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.525      ;
; 0.442  ; MBED_RDY                                ; MBED_RDY_PREV                           ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.593      ;
; 0.442  ; MBED_RDY                                ; MBED_RDY_EDGE                           ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.593      ;
; 0.447  ; CLK_312k5HZ[1]                          ; CLK_312k5HZ[1]                          ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.599      ;
; 0.459  ; CLK_312k5HZ[1]                          ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.612      ;
; 0.470  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; CLKPLL_inst|altpll_component|pll|clk[0] ; -0.500       ; 0.104      ; 0.367      ;
; 0.494  ; CLK_312k5HZ[0]                          ; CLK_312k5HZ[2]                          ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.646      ;
; 0.497  ; CLK_312k5HZ[3]                          ; CLK_312k5HZ[4]                          ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.649      ;
; 0.509  ; CLK_312k5HZ[2]                          ; CLK_312k5HZ[3]                          ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.661      ;
; 0.510  ; CLK_312k5HZ[5]                          ; CLK_312k5HZ[6]                          ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.662      ;
; 0.510  ; CLK_312k5HZ[4]                          ; CLK_312k5HZ[5]                          ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.662      ;
; 0.510  ; FIFO:FIFO_instant|clock                 ; FIFO:FIFO_instant|clock                 ; FIFO:FIFO_instant|clock                 ; CLKPLL_inst|altpll_component|pll|clk[0] ; -0.500       ; 0.064      ; 0.367      ;
; 0.529  ; CLK_312k5HZ[0]                          ; CLK_312k5HZ[3]                          ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.681      ;
; 0.532  ; CLK_312k5HZ[3]                          ; CLK_312k5HZ[5]                          ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.684      ;
; 0.544  ; CLK_312k5HZ[2]                          ; CLK_312k5HZ[4]                          ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.696      ;
; 0.545  ; CLK_312k5HZ[4]                          ; CLK_312k5HZ[6]                          ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.697      ;
; 0.564  ; CLK_312k5HZ[0]                          ; CLK_312k5HZ[4]                          ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.716      ;
; 0.567  ; CLK_312k5HZ[3]                          ; CLK_312k5HZ[6]                          ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.719      ;
; 0.570  ; CLK_312k5HZ[6]                          ; CLK_312k5HZ[6]                          ; CLK_312k5HZ[6]                          ; CLKPLL_inst|altpll_component|pll|clk[0] ; -0.500       ; 0.103      ; 0.466      ;
; 0.579  ; CLK_312k5HZ[2]                          ; CLK_312k5HZ[5]                          ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.581  ; CLK_312k5HZ[0]                          ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.734      ;
; 0.583  ; CLK_312k5HZ[6]                          ; wr                                      ; CLK_312k5HZ[6]                          ; CLKPLL_inst|altpll_component|pll|clk[0] ; -0.500       ; 0.103      ; 0.479      ;
; 0.587  ; CLK_312k5HZ[1]                          ; CLK_312k5HZ[2]                          ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.739      ;
; 0.591  ; CLK_312k5HZ[6]                          ; ff_1                                    ; CLK_312k5HZ[6]                          ; CLKPLL_inst|altpll_component|pll|clk[0] ; -0.500       ; 0.103      ; 0.487      ;
; 0.599  ; CLK_312k5HZ[0]                          ; CLK_312k5HZ[5]                          ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.751      ;
; 0.614  ; CLK_312k5HZ[2]                          ; CLK_312k5HZ[6]                          ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.766      ;
; 0.622  ; CLK_312k5HZ[1]                          ; CLK_312k5HZ[3]                          ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.774      ;
; 0.634  ; CLK_312k5HZ[0]                          ; CLK_312k5HZ[6]                          ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.786      ;
; 0.657  ; CLK_312k5HZ[1]                          ; CLK_312k5HZ[4]                          ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.809      ;
; 0.692  ; CLK_312k5HZ[1]                          ; CLK_312k5HZ[5]                          ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.844      ;
; 0.727  ; CLK_312k5HZ[1]                          ; CLK_312k5HZ[6]                          ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.879      ;
; 1.698  ; FIFO:FIFO_instant|empty_reg             ; manual_rd                               ; FIFO:FIFO_instant|clock                 ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -1.446     ; 0.404      ;
; 1.700  ; FIFO:FIFO_instant|empty_reg             ; MBED_RDY                                ; FIFO:FIFO_instant|clock                 ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -1.446     ; 0.406      ;
; 1.735  ; SPI_MASTER_UC:mbed_instant|FIN          ; SPI_ON                                  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -1.407     ; 0.480      ;
+--------+-----------------------------------------+-----------------------------------------+-----------------------------------------+-----------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'FIFO:FIFO_instant|clock'                                                                                                                ;
+-------+-----------+------------------------------+-----------------------------------------+-------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node                      ; Launch Clock                            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+------------------------------+-----------------------------------------+-------------------------+--------------+------------+------------+
; 1.275 ; rst       ; FIFO:FIFO_instant|rd_reg[0]  ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 1.000        ; 1.453      ; 1.210      ;
; 1.275 ; rst       ; FIFO:FIFO_instant|rd_reg[3]  ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 1.000        ; 1.453      ; 1.210      ;
; 1.275 ; rst       ; FIFO:FIFO_instant|rd_reg[4]  ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 1.000        ; 1.453      ; 1.210      ;
; 1.275 ; rst       ; FIFO:FIFO_instant|rd_reg[5]  ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 1.000        ; 1.453      ; 1.210      ;
; 1.275 ; rst       ; FIFO:FIFO_instant|rd_reg[6]  ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 1.000        ; 1.453      ; 1.210      ;
; 1.275 ; rst       ; FIFO:FIFO_instant|rd_reg[7]  ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 1.000        ; 1.453      ; 1.210      ;
; 1.275 ; rst       ; FIFO:FIFO_instant|rd_reg[8]  ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 1.000        ; 1.453      ; 1.210      ;
; 1.275 ; rst       ; FIFO:FIFO_instant|rd_reg[9]  ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 1.000        ; 1.453      ; 1.210      ;
; 1.275 ; rst       ; FIFO:FIFO_instant|rd_reg[10] ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 1.000        ; 1.453      ; 1.210      ;
; 1.275 ; rst       ; FIFO:FIFO_instant|rd_reg[12] ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 1.000        ; 1.453      ; 1.210      ;
; 1.275 ; rst       ; FIFO:FIFO_instant|rd_reg[13] ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 1.000        ; 1.453      ; 1.210      ;
; 1.421 ; rst       ; FIFO:FIFO_instant|rd_reg[1]  ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 1.000        ; 1.454      ; 1.065      ;
; 1.421 ; rst       ; FIFO:FIFO_instant|rd_reg[2]  ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 1.000        ; 1.454      ; 1.065      ;
; 1.421 ; rst       ; FIFO:FIFO_instant|rd_reg[11] ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 1.000        ; 1.454      ; 1.065      ;
; 1.428 ; rst       ; FIFO:FIFO_instant|wr_reg[0]  ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 1.000        ; 1.450      ; 1.054      ;
; 1.428 ; rst       ; FIFO:FIFO_instant|wr_reg[1]  ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 1.000        ; 1.450      ; 1.054      ;
; 1.428 ; rst       ; FIFO:FIFO_instant|wr_reg[2]  ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 1.000        ; 1.450      ; 1.054      ;
; 1.428 ; rst       ; FIFO:FIFO_instant|wr_reg[3]  ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 1.000        ; 1.450      ; 1.054      ;
; 1.428 ; rst       ; FIFO:FIFO_instant|wr_reg[4]  ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 1.000        ; 1.450      ; 1.054      ;
; 1.428 ; rst       ; FIFO:FIFO_instant|wr_reg[6]  ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 1.000        ; 1.450      ; 1.054      ;
; 1.428 ; rst       ; FIFO:FIFO_instant|wr_reg[7]  ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 1.000        ; 1.450      ; 1.054      ;
; 1.428 ; rst       ; FIFO:FIFO_instant|wr_reg[8]  ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 1.000        ; 1.450      ; 1.054      ;
; 1.428 ; rst       ; FIFO:FIFO_instant|wr_reg[9]  ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 1.000        ; 1.450      ; 1.054      ;
; 1.428 ; rst       ; FIFO:FIFO_instant|wr_reg[10] ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 1.000        ; 1.450      ; 1.054      ;
; 1.428 ; rst       ; FIFO:FIFO_instant|wr_reg[11] ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 1.000        ; 1.450      ; 1.054      ;
; 1.428 ; rst       ; FIFO:FIFO_instant|wr_reg[12] ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 1.000        ; 1.450      ; 1.054      ;
; 1.428 ; rst       ; FIFO:FIFO_instant|wr_reg[13] ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 1.000        ; 1.450      ; 1.054      ;
; 1.428 ; rst       ; FIFO:FIFO_instant|wr_reg[5]  ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 1.000        ; 1.450      ; 1.054      ;
; 1.547 ; rst       ; FIFO:FIFO_instant|full_reg   ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 1.000        ; 1.447      ; 0.932      ;
; 1.547 ; rst       ; FIFO:FIFO_instant|empty_reg  ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 1.000        ; 1.447      ; 0.932      ;
; 1.742 ; rst       ; FIFO:FIFO_instant|regarray~0 ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 1.000        ; 1.447      ; 0.737      ;
+-------+-----------+------------------------------+-----------------------------------------+-------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'FIFO:FIFO_instant|clock'                                                                                                                  ;
+--------+-----------+------------------------------+-----------------------------------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                      ; Launch Clock                            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+------------------------------+-----------------------------------------+-------------------------+--------------+------------+------------+
; -0.862 ; rst       ; FIFO:FIFO_instant|regarray~0 ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 1.447      ; 0.737      ;
; -0.667 ; rst       ; FIFO:FIFO_instant|full_reg   ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 1.447      ; 0.932      ;
; -0.667 ; rst       ; FIFO:FIFO_instant|empty_reg  ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 1.447      ; 0.932      ;
; -0.548 ; rst       ; FIFO:FIFO_instant|wr_reg[0]  ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 1.450      ; 1.054      ;
; -0.548 ; rst       ; FIFO:FIFO_instant|wr_reg[1]  ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 1.450      ; 1.054      ;
; -0.548 ; rst       ; FIFO:FIFO_instant|wr_reg[2]  ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 1.450      ; 1.054      ;
; -0.548 ; rst       ; FIFO:FIFO_instant|wr_reg[3]  ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 1.450      ; 1.054      ;
; -0.548 ; rst       ; FIFO:FIFO_instant|wr_reg[4]  ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 1.450      ; 1.054      ;
; -0.548 ; rst       ; FIFO:FIFO_instant|wr_reg[6]  ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 1.450      ; 1.054      ;
; -0.548 ; rst       ; FIFO:FIFO_instant|wr_reg[7]  ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 1.450      ; 1.054      ;
; -0.548 ; rst       ; FIFO:FIFO_instant|wr_reg[8]  ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 1.450      ; 1.054      ;
; -0.548 ; rst       ; FIFO:FIFO_instant|wr_reg[9]  ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 1.450      ; 1.054      ;
; -0.548 ; rst       ; FIFO:FIFO_instant|wr_reg[10] ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 1.450      ; 1.054      ;
; -0.548 ; rst       ; FIFO:FIFO_instant|wr_reg[11] ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 1.450      ; 1.054      ;
; -0.548 ; rst       ; FIFO:FIFO_instant|wr_reg[12] ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 1.450      ; 1.054      ;
; -0.548 ; rst       ; FIFO:FIFO_instant|wr_reg[13] ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 1.450      ; 1.054      ;
; -0.548 ; rst       ; FIFO:FIFO_instant|wr_reg[5]  ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 1.450      ; 1.054      ;
; -0.541 ; rst       ; FIFO:FIFO_instant|rd_reg[1]  ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 1.454      ; 1.065      ;
; -0.541 ; rst       ; FIFO:FIFO_instant|rd_reg[2]  ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 1.454      ; 1.065      ;
; -0.541 ; rst       ; FIFO:FIFO_instant|rd_reg[11] ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 1.454      ; 1.065      ;
; -0.395 ; rst       ; FIFO:FIFO_instant|rd_reg[0]  ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 1.453      ; 1.210      ;
; -0.395 ; rst       ; FIFO:FIFO_instant|rd_reg[3]  ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 1.453      ; 1.210      ;
; -0.395 ; rst       ; FIFO:FIFO_instant|rd_reg[4]  ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 1.453      ; 1.210      ;
; -0.395 ; rst       ; FIFO:FIFO_instant|rd_reg[5]  ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 1.453      ; 1.210      ;
; -0.395 ; rst       ; FIFO:FIFO_instant|rd_reg[6]  ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 1.453      ; 1.210      ;
; -0.395 ; rst       ; FIFO:FIFO_instant|rd_reg[7]  ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 1.453      ; 1.210      ;
; -0.395 ; rst       ; FIFO:FIFO_instant|rd_reg[8]  ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 1.453      ; 1.210      ;
; -0.395 ; rst       ; FIFO:FIFO_instant|rd_reg[9]  ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 1.453      ; 1.210      ;
; -0.395 ; rst       ; FIFO:FIFO_instant|rd_reg[10] ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 1.453      ; 1.210      ;
; -0.395 ; rst       ; FIFO:FIFO_instant|rd_reg[12] ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 1.453      ; 1.210      ;
; -0.395 ; rst       ; FIFO:FIFO_instant|rd_reg[13] ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 1.453      ; 1.210      ;
+--------+-----------+------------------------------+-----------------------------------------+-------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'FIFO:FIFO_instant|clock'                                                                                                                                                       ;
+--------+--------------+----------------+------------------+-------------------------+------------+--------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                   ; Clock Edge ; Target                                                                                                       ;
+--------+--------------+----------------+------------------+-------------------------+------------+--------------------------------------------------------------------------------------------------------------+
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a0~porta_address_reg0   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a0~porta_address_reg0   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a0~porta_address_reg1   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a0~porta_address_reg1   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a0~porta_address_reg10  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a0~porta_address_reg10  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a0~porta_address_reg11  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a0~porta_address_reg11  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a0~porta_address_reg2   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a0~porta_address_reg2   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a0~porta_address_reg3   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a0~porta_address_reg3   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a0~porta_address_reg4   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a0~porta_address_reg4   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a0~porta_address_reg5   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a0~porta_address_reg5   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a0~porta_address_reg6   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a0~porta_address_reg6   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a0~porta_address_reg7   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a0~porta_address_reg7   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a0~porta_address_reg8   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a0~porta_address_reg8   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a0~porta_address_reg9   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a0~porta_address_reg9   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a0~porta_datain_reg0    ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a0~porta_datain_reg0    ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a0~porta_memory_reg0    ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a0~porta_memory_reg0    ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a0~porta_we_reg         ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a0~porta_we_reg         ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a0~portb_address_reg0   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a0~portb_address_reg0   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a0~portb_address_reg1   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a0~portb_address_reg1   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a0~portb_address_reg10  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a0~portb_address_reg10  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a0~portb_address_reg11  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a0~portb_address_reg11  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a0~portb_address_reg2   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a0~portb_address_reg2   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a0~portb_address_reg3   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a0~portb_address_reg3   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a0~portb_address_reg4   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a0~portb_address_reg4   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a0~portb_address_reg5   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a0~portb_address_reg5   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a0~portb_address_reg6   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a0~portb_address_reg6   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a0~portb_address_reg7   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a0~portb_address_reg7   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a0~portb_address_reg8   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a0~portb_address_reg8   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a0~portb_address_reg9   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a0~portb_address_reg9   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a10~porta_address_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a10~porta_address_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a10~porta_address_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a10~porta_address_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a10~porta_address_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a10~porta_address_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a10~porta_address_reg11 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a10~porta_address_reg11 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a10~porta_address_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a10~porta_address_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a10~porta_address_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a10~porta_address_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a10~porta_address_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a10~porta_address_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a10~porta_address_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a10~porta_address_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a10~porta_address_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a10~porta_address_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a10~porta_address_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a10~porta_address_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a10~porta_address_reg8  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a10~porta_address_reg8  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a10~porta_address_reg9  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a10~porta_address_reg9  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a10~porta_datain_reg0   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a10~porta_datain_reg0   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a10~porta_memory_reg0   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a10~porta_memory_reg0   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a10~porta_we_reg        ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a10~porta_we_reg        ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a10~portb_address_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a10~portb_address_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a10~portb_address_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a10~portb_address_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a10~portb_address_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a10~portb_address_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a10~portb_address_reg11 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a10~portb_address_reg11 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a10~portb_address_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a10~portb_address_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a10~portb_address_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a10~portb_address_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a10~portb_address_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a10~portb_address_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a10~portb_address_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a10~portb_address_reg5  ;
+--------+--------------+----------------+------------------+-------------------------+------------+--------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2]'                                                                                     ;
+--------+--------------+----------------+------------------+-----------------------------------------+------------+--------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                   ; Clock Edge ; Target                                     ;
+--------+--------------+----------------+------------------+-----------------------------------------+------------+--------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; Rise       ; SPI_MASTER_UC:mbed_instant|CSbar           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; Rise       ; SPI_MASTER_UC:mbed_instant|CSbar           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; Rise       ; SPI_MASTER_UC:mbed_instant|FIN             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; Rise       ; SPI_MASTER_UC:mbed_instant|FIN             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; Rise       ; SPI_MASTER_UC:mbed_instant|MOSI            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; Rise       ; SPI_MASTER_UC:mbed_instant|MOSI            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; Rise       ; SPI_MASTER_UC:mbed_instant|data_out[0]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; Rise       ; SPI_MASTER_UC:mbed_instant|data_out[0]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; Rise       ; SPI_MASTER_UC:mbed_instant|data_out[10]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; Rise       ; SPI_MASTER_UC:mbed_instant|data_out[10]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; Rise       ; SPI_MASTER_UC:mbed_instant|data_out[11]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; Rise       ; SPI_MASTER_UC:mbed_instant|data_out[11]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; Rise       ; SPI_MASTER_UC:mbed_instant|data_out[12]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; Rise       ; SPI_MASTER_UC:mbed_instant|data_out[12]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; Rise       ; SPI_MASTER_UC:mbed_instant|data_out[13]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; Rise       ; SPI_MASTER_UC:mbed_instant|data_out[13]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; Rise       ; SPI_MASTER_UC:mbed_instant|data_out[14]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; Rise       ; SPI_MASTER_UC:mbed_instant|data_out[14]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; Rise       ; SPI_MASTER_UC:mbed_instant|data_out[15]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; Rise       ; SPI_MASTER_UC:mbed_instant|data_out[15]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; Rise       ; SPI_MASTER_UC:mbed_instant|data_out[1]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; Rise       ; SPI_MASTER_UC:mbed_instant|data_out[1]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; Rise       ; SPI_MASTER_UC:mbed_instant|data_out[2]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; Rise       ; SPI_MASTER_UC:mbed_instant|data_out[2]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; Rise       ; SPI_MASTER_UC:mbed_instant|data_out[3]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; Rise       ; SPI_MASTER_UC:mbed_instant|data_out[3]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; Rise       ; SPI_MASTER_UC:mbed_instant|data_out[4]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; Rise       ; SPI_MASTER_UC:mbed_instant|data_out[4]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; Rise       ; SPI_MASTER_UC:mbed_instant|data_out[5]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; Rise       ; SPI_MASTER_UC:mbed_instant|data_out[5]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; Rise       ; SPI_MASTER_UC:mbed_instant|data_out[6]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; Rise       ; SPI_MASTER_UC:mbed_instant|data_out[6]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; Rise       ; SPI_MASTER_UC:mbed_instant|data_out[7]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; Rise       ; SPI_MASTER_UC:mbed_instant|data_out[7]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; Rise       ; SPI_MASTER_UC:mbed_instant|data_out[8]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; Rise       ; SPI_MASTER_UC:mbed_instant|data_out[8]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; Rise       ; SPI_MASTER_UC:mbed_instant|data_out[9]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; Rise       ; SPI_MASTER_UC:mbed_instant|data_out[9]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; Rise       ; SPI_MASTER_UC:mbed_instant|icounter[0]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; Rise       ; SPI_MASTER_UC:mbed_instant|icounter[0]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; Rise       ; SPI_MASTER_UC:mbed_instant|icounter[1]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; Rise       ; SPI_MASTER_UC:mbed_instant|icounter[1]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; Rise       ; SPI_MASTER_UC:mbed_instant|icounter[2]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; Rise       ; SPI_MASTER_UC:mbed_instant|icounter[2]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; Rise       ; SPI_MASTER_UC:mbed_instant|icounter[3]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; Rise       ; SPI_MASTER_UC:mbed_instant|icounter[3]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; Rise       ; SPI_MASTER_UC:mbed_instant|icounter[4]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; Rise       ; SPI_MASTER_UC:mbed_instant|icounter[4]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; Rise       ; SPI_MASTER_UC:mbed_instant|icounter[5]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; Rise       ; SPI_MASTER_UC:mbed_instant|icounter[5]     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; Rise       ; mbed_instant|CSbar|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; Rise       ; mbed_instant|CSbar|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; Rise       ; mbed_instant|FIN|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; Rise       ; mbed_instant|FIN|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; Rise       ; mbed_instant|MOSI|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; Rise       ; mbed_instant|MOSI|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; Rise       ; mbed_instant|SPI_CLK_5[2]|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; Rise       ; mbed_instant|SPI_CLK_5[2]|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; Rise       ; mbed_instant|SPI_CLK_5[2]~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; Rise       ; mbed_instant|SPI_CLK_5[2]~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; Rise       ; mbed_instant|SPI_CLK_5[2]~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; Rise       ; mbed_instant|SPI_CLK_5[2]~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; Rise       ; mbed_instant|data_out[0]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; Rise       ; mbed_instant|data_out[0]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; Rise       ; mbed_instant|data_out[10]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; Rise       ; mbed_instant|data_out[10]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; Rise       ; mbed_instant|data_out[11]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; Rise       ; mbed_instant|data_out[11]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; Rise       ; mbed_instant|data_out[12]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; Rise       ; mbed_instant|data_out[12]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; Rise       ; mbed_instant|data_out[13]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; Rise       ; mbed_instant|data_out[13]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; Rise       ; mbed_instant|data_out[14]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; Rise       ; mbed_instant|data_out[14]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; Rise       ; mbed_instant|data_out[15]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; Rise       ; mbed_instant|data_out[15]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; Rise       ; mbed_instant|data_out[1]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; Rise       ; mbed_instant|data_out[1]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; Rise       ; mbed_instant|data_out[2]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; Rise       ; mbed_instant|data_out[2]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; Rise       ; mbed_instant|data_out[3]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; Rise       ; mbed_instant|data_out[3]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; Rise       ; mbed_instant|data_out[4]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; Rise       ; mbed_instant|data_out[4]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; Rise       ; mbed_instant|data_out[5]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; Rise       ; mbed_instant|data_out[5]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; Rise       ; mbed_instant|data_out[6]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; Rise       ; mbed_instant|data_out[6]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; Rise       ; mbed_instant|data_out[7]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; Rise       ; mbed_instant|data_out[7]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; Rise       ; mbed_instant|data_out[8]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; Rise       ; mbed_instant|data_out[8]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; Rise       ; mbed_instant|data_out[9]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; Rise       ; mbed_instant|data_out[9]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; Rise       ; mbed_instant|icounter[0]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; Rise       ; mbed_instant|icounter[0]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; Rise       ; mbed_instant|icounter[1]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; Rise       ; mbed_instant|icounter[1]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; Rise       ; mbed_instant|icounter[2]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; Rise       ; mbed_instant|icounter[2]|clk               ;
+--------+--------------+----------------+------------------+-----------------------------------------+------------+--------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLK_312k5HZ[6]'                                                                          ;
+--------+--------------+----------------+------------------+----------------+------------+---------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock          ; Clock Edge ; Target                          ;
+--------+--------------+----------------+------------------+----------------+------------+---------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_312k5HZ[6] ; Rise       ; sample_counter[0]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_312k5HZ[6] ; Rise       ; sample_counter[0]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_312k5HZ[6] ; Rise       ; sample_counter[10]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_312k5HZ[6] ; Rise       ; sample_counter[10]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_312k5HZ[6] ; Rise       ; sample_counter[11]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_312k5HZ[6] ; Rise       ; sample_counter[11]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_312k5HZ[6] ; Rise       ; sample_counter[12]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_312k5HZ[6] ; Rise       ; sample_counter[12]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_312k5HZ[6] ; Rise       ; sample_counter[13]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_312k5HZ[6] ; Rise       ; sample_counter[13]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_312k5HZ[6] ; Rise       ; sample_counter[14]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_312k5HZ[6] ; Rise       ; sample_counter[14]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_312k5HZ[6] ; Rise       ; sample_counter[15]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_312k5HZ[6] ; Rise       ; sample_counter[15]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_312k5HZ[6] ; Rise       ; sample_counter[1]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_312k5HZ[6] ; Rise       ; sample_counter[1]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_312k5HZ[6] ; Rise       ; sample_counter[2]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_312k5HZ[6] ; Rise       ; sample_counter[2]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_312k5HZ[6] ; Rise       ; sample_counter[3]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_312k5HZ[6] ; Rise       ; sample_counter[3]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_312k5HZ[6] ; Rise       ; sample_counter[4]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_312k5HZ[6] ; Rise       ; sample_counter[4]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_312k5HZ[6] ; Rise       ; sample_counter[5]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_312k5HZ[6] ; Rise       ; sample_counter[5]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_312k5HZ[6] ; Rise       ; sample_counter[6]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_312k5HZ[6] ; Rise       ; sample_counter[6]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_312k5HZ[6] ; Rise       ; sample_counter[7]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_312k5HZ[6] ; Rise       ; sample_counter[7]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_312k5HZ[6] ; Rise       ; sample_counter[8]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_312k5HZ[6] ; Rise       ; sample_counter[8]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_312k5HZ[6] ; Rise       ; sample_counter[9]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_312k5HZ[6] ; Rise       ; sample_counter[9]               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_312k5HZ[6] ; Rise       ; CLK_312k5HZ[6]|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_312k5HZ[6] ; Rise       ; CLK_312k5HZ[6]|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_312k5HZ[6] ; Rise       ; CLK_312k5HZ[6]~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_312k5HZ[6] ; Rise       ; CLK_312k5HZ[6]~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_312k5HZ[6] ; Rise       ; CLK_312k5HZ[6]~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_312k5HZ[6] ; Rise       ; CLK_312k5HZ[6]~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_312k5HZ[6] ; Rise       ; sample_counter[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_312k5HZ[6] ; Rise       ; sample_counter[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_312k5HZ[6] ; Rise       ; sample_counter[10]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_312k5HZ[6] ; Rise       ; sample_counter[10]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_312k5HZ[6] ; Rise       ; sample_counter[11]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_312k5HZ[6] ; Rise       ; sample_counter[11]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_312k5HZ[6] ; Rise       ; sample_counter[12]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_312k5HZ[6] ; Rise       ; sample_counter[12]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_312k5HZ[6] ; Rise       ; sample_counter[13]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_312k5HZ[6] ; Rise       ; sample_counter[13]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_312k5HZ[6] ; Rise       ; sample_counter[14]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_312k5HZ[6] ; Rise       ; sample_counter[14]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_312k5HZ[6] ; Rise       ; sample_counter[15]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_312k5HZ[6] ; Rise       ; sample_counter[15]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_312k5HZ[6] ; Rise       ; sample_counter[1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_312k5HZ[6] ; Rise       ; sample_counter[1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_312k5HZ[6] ; Rise       ; sample_counter[2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_312k5HZ[6] ; Rise       ; sample_counter[2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_312k5HZ[6] ; Rise       ; sample_counter[3]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_312k5HZ[6] ; Rise       ; sample_counter[3]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_312k5HZ[6] ; Rise       ; sample_counter[4]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_312k5HZ[6] ; Rise       ; sample_counter[4]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_312k5HZ[6] ; Rise       ; sample_counter[5]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_312k5HZ[6] ; Rise       ; sample_counter[5]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_312k5HZ[6] ; Rise       ; sample_counter[6]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_312k5HZ[6] ; Rise       ; sample_counter[6]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_312k5HZ[6] ; Rise       ; sample_counter[7]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_312k5HZ[6] ; Rise       ; sample_counter[7]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_312k5HZ[6] ; Rise       ; sample_counter[8]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_312k5HZ[6] ; Rise       ; sample_counter[8]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_312k5HZ[6] ; Rise       ; sample_counter[9]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_312k5HZ[6] ; Rise       ; sample_counter[9]|clk           ;
+--------+--------------+----------------+------------------+----------------+------------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'iCLK_50'                                                                                    ;
+--------+--------------+----------------+------------------+---------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+---------+------------+-------------------------------------------+
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; iCLK_50 ; Rise       ; CLKPLL_inst|altpll_component|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; CLKPLL_inst|altpll_component|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; iCLK_50 ; Rise       ; CLKPLL_inst|altpll_component|pll|inclk[0] ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; CLKPLL_inst|altpll_component|pll|inclk[0] ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; iCLK_50 ; Rise       ; iCLK_50|combout                           ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; iCLK_50|combout                           ;
; 17.620 ; 20.000       ; 2.380          ; Port Rate        ; iCLK_50 ; Rise       ; iCLK_50                                   ;
+--------+--------------+----------------+------------------+---------+------------+-------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLKPLL_inst|altpll_component|pll|clk[0]'                                                                                              ;
+--------+--------------+----------------+------------------+-----------------------------------------+------------+-----------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                   ; Clock Edge ; Target                                              ;
+--------+--------------+----------------+------------------+-----------------------------------------+------------+-----------------------------------------------------+
; 11.500 ; 12.500       ; 1.000          ; High Pulse Width ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; CLK_312k5HZ[0]                                      ;
; 11.500 ; 12.500       ; 1.000          ; Low Pulse Width  ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; CLK_312k5HZ[0]                                      ;
; 11.500 ; 12.500       ; 1.000          ; High Pulse Width ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; CLK_312k5HZ[1]                                      ;
; 11.500 ; 12.500       ; 1.000          ; Low Pulse Width  ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; CLK_312k5HZ[1]                                      ;
; 11.500 ; 12.500       ; 1.000          ; High Pulse Width ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; CLK_312k5HZ[2]                                      ;
; 11.500 ; 12.500       ; 1.000          ; Low Pulse Width  ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; CLK_312k5HZ[2]                                      ;
; 11.500 ; 12.500       ; 1.000          ; High Pulse Width ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; CLK_312k5HZ[3]                                      ;
; 11.500 ; 12.500       ; 1.000          ; Low Pulse Width  ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; CLK_312k5HZ[3]                                      ;
; 11.500 ; 12.500       ; 1.000          ; High Pulse Width ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; CLK_312k5HZ[4]                                      ;
; 11.500 ; 12.500       ; 1.000          ; Low Pulse Width  ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; CLK_312k5HZ[4]                                      ;
; 11.500 ; 12.500       ; 1.000          ; High Pulse Width ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; CLK_312k5HZ[5]                                      ;
; 11.500 ; 12.500       ; 1.000          ; Low Pulse Width  ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; CLK_312k5HZ[5]                                      ;
; 11.500 ; 12.500       ; 1.000          ; High Pulse Width ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; CLK_312k5HZ[6]                                      ;
; 11.500 ; 12.500       ; 1.000          ; Low Pulse Width  ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; CLK_312k5HZ[6]                                      ;
; 11.500 ; 12.500       ; 1.000          ; High Pulse Width ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; FIFO:FIFO_instant|clock                             ;
; 11.500 ; 12.500       ; 1.000          ; Low Pulse Width  ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; FIFO:FIFO_instant|clock                             ;
; 11.500 ; 12.500       ; 1.000          ; High Pulse Width ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; MBED_RDY                                            ;
; 11.500 ; 12.500       ; 1.000          ; Low Pulse Width  ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; MBED_RDY                                            ;
; 11.500 ; 12.500       ; 1.000          ; High Pulse Width ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; MBED_RDY_EDGE                                       ;
; 11.500 ; 12.500       ; 1.000          ; Low Pulse Width  ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; MBED_RDY_EDGE                                       ;
; 11.500 ; 12.500       ; 1.000          ; High Pulse Width ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; MBED_RDY_PREV                                       ;
; 11.500 ; 12.500       ; 1.000          ; Low Pulse Width  ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; MBED_RDY_PREV                                       ;
; 11.500 ; 12.500       ; 1.000          ; High Pulse Width ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2]             ;
; 11.500 ; 12.500       ; 1.000          ; Low Pulse Width  ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2]             ;
; 11.500 ; 12.500       ; 1.000          ; High Pulse Width ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; SPI_ON                                              ;
; 11.500 ; 12.500       ; 1.000          ; Low Pulse Width  ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; SPI_ON                                              ;
; 11.500 ; 12.500       ; 1.000          ; High Pulse Width ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; ff_1                                                ;
; 11.500 ; 12.500       ; 1.000          ; Low Pulse Width  ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; ff_1                                                ;
; 11.500 ; 12.500       ; 1.000          ; High Pulse Width ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; manual_rd                                           ;
; 11.500 ; 12.500       ; 1.000          ; Low Pulse Width  ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; manual_rd                                           ;
; 11.500 ; 12.500       ; 1.000          ; High Pulse Width ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; manual_wr                                           ;
; 11.500 ; 12.500       ; 1.000          ; Low Pulse Width  ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; manual_wr                                           ;
; 11.500 ; 12.500       ; 1.000          ; High Pulse Width ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; rst                                                 ;
; 11.500 ; 12.500       ; 1.000          ; Low Pulse Width  ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; rst                                                 ;
; 11.500 ; 12.500       ; 1.000          ; High Pulse Width ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; wr                                                  ;
; 11.500 ; 12.500       ; 1.000          ; Low Pulse Width  ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; wr                                                  ;
; 12.500 ; 12.500       ; 0.000          ; High Pulse Width ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; CLKPLL_inst|altpll_component|_clk0~clkctrl|inclk[0] ;
; 12.500 ; 12.500       ; 0.000          ; Low Pulse Width  ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; CLKPLL_inst|altpll_component|_clk0~clkctrl|inclk[0] ;
; 12.500 ; 12.500       ; 0.000          ; High Pulse Width ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; CLKPLL_inst|altpll_component|_clk0~clkctrl|outclk   ;
; 12.500 ; 12.500       ; 0.000          ; Low Pulse Width  ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; CLKPLL_inst|altpll_component|_clk0~clkctrl|outclk   ;
; 12.500 ; 12.500       ; 0.000          ; High Pulse Width ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; CLK_312k5HZ[0]|clk                                  ;
; 12.500 ; 12.500       ; 0.000          ; Low Pulse Width  ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; CLK_312k5HZ[0]|clk                                  ;
; 12.500 ; 12.500       ; 0.000          ; High Pulse Width ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; CLK_312k5HZ[1]|clk                                  ;
; 12.500 ; 12.500       ; 0.000          ; Low Pulse Width  ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; CLK_312k5HZ[1]|clk                                  ;
; 12.500 ; 12.500       ; 0.000          ; High Pulse Width ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; CLK_312k5HZ[2]|clk                                  ;
; 12.500 ; 12.500       ; 0.000          ; Low Pulse Width  ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; CLK_312k5HZ[2]|clk                                  ;
; 12.500 ; 12.500       ; 0.000          ; High Pulse Width ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; CLK_312k5HZ[3]|clk                                  ;
; 12.500 ; 12.500       ; 0.000          ; Low Pulse Width  ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; CLK_312k5HZ[3]|clk                                  ;
; 12.500 ; 12.500       ; 0.000          ; High Pulse Width ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; CLK_312k5HZ[4]|clk                                  ;
; 12.500 ; 12.500       ; 0.000          ; Low Pulse Width  ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; CLK_312k5HZ[4]|clk                                  ;
; 12.500 ; 12.500       ; 0.000          ; High Pulse Width ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; CLK_312k5HZ[5]|clk                                  ;
; 12.500 ; 12.500       ; 0.000          ; Low Pulse Width  ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; CLK_312k5HZ[5]|clk                                  ;
; 12.500 ; 12.500       ; 0.000          ; High Pulse Width ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; CLK_312k5HZ[6]|clk                                  ;
; 12.500 ; 12.500       ; 0.000          ; Low Pulse Width  ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; CLK_312k5HZ[6]|clk                                  ;
; 12.500 ; 12.500       ; 0.000          ; High Pulse Width ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; FIFO_instant|clock|clk                              ;
; 12.500 ; 12.500       ; 0.000          ; Low Pulse Width  ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; FIFO_instant|clock|clk                              ;
; 12.500 ; 12.500       ; 0.000          ; High Pulse Width ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; MBED_RDY_EDGE|clk                                   ;
; 12.500 ; 12.500       ; 0.000          ; Low Pulse Width  ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; MBED_RDY_EDGE|clk                                   ;
; 12.500 ; 12.500       ; 0.000          ; High Pulse Width ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; MBED_RDY_PREV|clk                                   ;
; 12.500 ; 12.500       ; 0.000          ; Low Pulse Width  ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; MBED_RDY_PREV|clk                                   ;
; 12.500 ; 12.500       ; 0.000          ; High Pulse Width ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; MBED_RDY|clk                                        ;
; 12.500 ; 12.500       ; 0.000          ; Low Pulse Width  ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; MBED_RDY|clk                                        ;
; 12.500 ; 12.500       ; 0.000          ; High Pulse Width ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; SPI_ON|clk                                          ;
; 12.500 ; 12.500       ; 0.000          ; Low Pulse Width  ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; SPI_ON|clk                                          ;
; 12.500 ; 12.500       ; 0.000          ; High Pulse Width ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; ff_1|clk                                            ;
; 12.500 ; 12.500       ; 0.000          ; Low Pulse Width  ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; ff_1|clk                                            ;
; 12.500 ; 12.500       ; 0.000          ; High Pulse Width ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; manual_rd|clk                                       ;
; 12.500 ; 12.500       ; 0.000          ; Low Pulse Width  ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; manual_rd|clk                                       ;
; 12.500 ; 12.500       ; 0.000          ; High Pulse Width ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; manual_wr|clk                                       ;
; 12.500 ; 12.500       ; 0.000          ; Low Pulse Width  ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; manual_wr|clk                                       ;
; 12.500 ; 12.500       ; 0.000          ; High Pulse Width ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; mbed_instant|SPI_CLK_5[2]|clk                       ;
; 12.500 ; 12.500       ; 0.000          ; Low Pulse Width  ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; mbed_instant|SPI_CLK_5[2]|clk                       ;
; 12.500 ; 12.500       ; 0.000          ; High Pulse Width ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; rst|clk                                             ;
; 12.500 ; 12.500       ; 0.000          ; Low Pulse Width  ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; rst|clk                                             ;
; 12.500 ; 12.500       ; 0.000          ; High Pulse Width ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; wr|clk                                              ;
; 12.500 ; 12.500       ; 0.000          ; Low Pulse Width  ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; wr|clk                                              ;
+--------+--------------+----------------+------------------+-----------------------------------------+------------+-----------------------------------------------------+


+------------------------------------------------------------------------------------------------+
; Setup Times                                                                                    ;
+------------+------------+-------+-------+------------+-----------------------------------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                         ;
+------------+------------+-------+-------+------------+-----------------------------------------+
; GPIO_1[*]  ; iCLK_50    ; 4.409 ; 4.409 ; Rise       ; CLKPLL_inst|altpll_component|pll|clk[0] ;
;  GPIO_1[7] ; iCLK_50    ; 4.409 ; 4.409 ; Rise       ; CLKPLL_inst|altpll_component|pll|clk[0] ;
; iKEY[*]    ; iCLK_50    ; 4.868 ; 4.868 ; Rise       ; CLKPLL_inst|altpll_component|pll|clk[0] ;
;  iKEY[0]   ; iCLK_50    ; 4.157 ; 4.157 ; Rise       ; CLKPLL_inst|altpll_component|pll|clk[0] ;
;  iKEY[2]   ; iCLK_50    ; 4.868 ; 4.868 ; Rise       ; CLKPLL_inst|altpll_component|pll|clk[0] ;
;  iKEY[3]   ; iCLK_50    ; 4.131 ; 4.131 ; Rise       ; CLKPLL_inst|altpll_component|pll|clk[0] ;
+------------+------------+-------+-------+------------+-----------------------------------------+


+--------------------------------------------------------------------------------------------------+
; Hold Times                                                                                       ;
+------------+------------+--------+--------+------------+-----------------------------------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                         ;
+------------+------------+--------+--------+------------+-----------------------------------------+
; GPIO_1[*]  ; iCLK_50    ; -4.289 ; -4.289 ; Rise       ; CLKPLL_inst|altpll_component|pll|clk[0] ;
;  GPIO_1[7] ; iCLK_50    ; -4.289 ; -4.289 ; Rise       ; CLKPLL_inst|altpll_component|pll|clk[0] ;
; iKEY[*]    ; iCLK_50    ; -4.011 ; -4.011 ; Rise       ; CLKPLL_inst|altpll_component|pll|clk[0] ;
;  iKEY[0]   ; iCLK_50    ; -4.037 ; -4.037 ; Rise       ; CLKPLL_inst|altpll_component|pll|clk[0] ;
;  iKEY[2]   ; iCLK_50    ; -4.748 ; -4.748 ; Rise       ; CLKPLL_inst|altpll_component|pll|clk[0] ;
;  iKEY[3]   ; iCLK_50    ; -4.011 ; -4.011 ; Rise       ; CLKPLL_inst|altpll_component|pll|clk[0] ;
+------------+------------+--------+--------+------------+-----------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                        ;
+-------------+-----------------------------------------+-------+-------+------------+-----------------------------------------+
; Data Port   ; Clock Port                              ; Rise  ; Fall  ; Clock Edge ; Clock Reference                         ;
+-------------+-----------------------------------------+-------+-------+------------+-----------------------------------------+
; oHEX0_D[*]  ; CLK_312k5HZ[6]                          ; 6.538 ; 6.538 ; Rise       ; CLK_312k5HZ[6]                          ;
;  oHEX0_D[0] ; CLK_312k5HZ[6]                          ; 6.538 ; 6.538 ; Rise       ; CLK_312k5HZ[6]                          ;
;  oHEX0_D[1] ; CLK_312k5HZ[6]                          ; 5.378 ; 5.378 ; Rise       ; CLK_312k5HZ[6]                          ;
;  oHEX0_D[2] ; CLK_312k5HZ[6]                          ; 5.536 ; 5.536 ; Rise       ; CLK_312k5HZ[6]                          ;
;  oHEX0_D[3] ; CLK_312k5HZ[6]                          ; 5.464 ; 5.464 ; Rise       ; CLK_312k5HZ[6]                          ;
;  oHEX0_D[4] ; CLK_312k5HZ[6]                          ; 5.524 ; 5.524 ; Rise       ; CLK_312k5HZ[6]                          ;
;  oHEX0_D[5] ; CLK_312k5HZ[6]                          ; 5.492 ; 5.492 ; Rise       ; CLK_312k5HZ[6]                          ;
;  oHEX0_D[6] ; CLK_312k5HZ[6]                          ; 5.483 ; 5.483 ; Rise       ; CLK_312k5HZ[6]                          ;
; oHEX1_D[*]  ; CLK_312k5HZ[6]                          ; 5.473 ; 5.473 ; Rise       ; CLK_312k5HZ[6]                          ;
;  oHEX1_D[0] ; CLK_312k5HZ[6]                          ; 5.095 ; 5.095 ; Rise       ; CLK_312k5HZ[6]                          ;
;  oHEX1_D[1] ; CLK_312k5HZ[6]                          ; 5.149 ; 5.149 ; Rise       ; CLK_312k5HZ[6]                          ;
;  oHEX1_D[2] ; CLK_312k5HZ[6]                          ; 5.288 ; 5.288 ; Rise       ; CLK_312k5HZ[6]                          ;
;  oHEX1_D[3] ; CLK_312k5HZ[6]                          ; 5.294 ; 5.294 ; Rise       ; CLK_312k5HZ[6]                          ;
;  oHEX1_D[4] ; CLK_312k5HZ[6]                          ; 5.327 ; 5.327 ; Rise       ; CLK_312k5HZ[6]                          ;
;  oHEX1_D[5] ; CLK_312k5HZ[6]                          ; 5.473 ; 5.473 ; Rise       ; CLK_312k5HZ[6]                          ;
;  oHEX1_D[6] ; CLK_312k5HZ[6]                          ; 5.361 ; 5.361 ; Rise       ; CLK_312k5HZ[6]                          ;
; oHEX2_D[*]  ; CLK_312k5HZ[6]                          ; 5.854 ; 5.854 ; Rise       ; CLK_312k5HZ[6]                          ;
;  oHEX2_D[0] ; CLK_312k5HZ[6]                          ; 5.275 ; 5.275 ; Rise       ; CLK_312k5HZ[6]                          ;
;  oHEX2_D[1] ; CLK_312k5HZ[6]                          ; 5.794 ; 5.794 ; Rise       ; CLK_312k5HZ[6]                          ;
;  oHEX2_D[2] ; CLK_312k5HZ[6]                          ; 5.409 ; 5.409 ; Rise       ; CLK_312k5HZ[6]                          ;
;  oHEX2_D[3] ; CLK_312k5HZ[6]                          ; 5.748 ; 5.748 ; Rise       ; CLK_312k5HZ[6]                          ;
;  oHEX2_D[4] ; CLK_312k5HZ[6]                          ; 5.317 ; 5.317 ; Rise       ; CLK_312k5HZ[6]                          ;
;  oHEX2_D[5] ; CLK_312k5HZ[6]                          ; 5.854 ; 5.854 ; Rise       ; CLK_312k5HZ[6]                          ;
;  oHEX2_D[6] ; CLK_312k5HZ[6]                          ; 5.666 ; 5.666 ; Rise       ; CLK_312k5HZ[6]                          ;
; oHEX3_D[*]  ; CLK_312k5HZ[6]                          ; 6.234 ; 6.234 ; Rise       ; CLK_312k5HZ[6]                          ;
;  oHEX3_D[0] ; CLK_312k5HZ[6]                          ; 5.725 ; 5.725 ; Rise       ; CLK_312k5HZ[6]                          ;
;  oHEX3_D[1] ; CLK_312k5HZ[6]                          ; 6.234 ; 6.234 ; Rise       ; CLK_312k5HZ[6]                          ;
;  oHEX3_D[2] ; CLK_312k5HZ[6]                          ; 5.288 ; 5.288 ; Rise       ; CLK_312k5HZ[6]                          ;
;  oHEX3_D[3] ; CLK_312k5HZ[6]                          ; 5.907 ; 5.907 ; Rise       ; CLK_312k5HZ[6]                          ;
;  oHEX3_D[4] ; CLK_312k5HZ[6]                          ; 6.181 ; 6.181 ; Rise       ; CLK_312k5HZ[6]                          ;
;  oHEX3_D[5] ; CLK_312k5HZ[6]                          ; 5.715 ; 5.715 ; Rise       ; CLK_312k5HZ[6]                          ;
;  oHEX3_D[6] ; CLK_312k5HZ[6]                          ; 5.997 ; 5.997 ; Rise       ; CLK_312k5HZ[6]                          ;
; oHEX4_D[*]  ; FIFO:FIFO_instant|clock                 ; 5.918 ; 5.918 ; Rise       ; FIFO:FIFO_instant|clock                 ;
;  oHEX4_D[0] ; FIFO:FIFO_instant|clock                 ; 5.043 ; 5.043 ; Rise       ; FIFO:FIFO_instant|clock                 ;
;  oHEX4_D[1] ; FIFO:FIFO_instant|clock                 ; 5.636 ; 5.636 ; Rise       ; FIFO:FIFO_instant|clock                 ;
;  oHEX4_D[2] ; FIFO:FIFO_instant|clock                 ; 5.918 ; 5.918 ; Rise       ; FIFO:FIFO_instant|clock                 ;
;  oHEX4_D[3] ; FIFO:FIFO_instant|clock                 ; 5.497 ; 5.497 ; Rise       ; FIFO:FIFO_instant|clock                 ;
;  oHEX4_D[4] ; FIFO:FIFO_instant|clock                 ; 5.117 ; 5.117 ; Rise       ; FIFO:FIFO_instant|clock                 ;
;  oHEX4_D[5] ; FIFO:FIFO_instant|clock                 ; 5.298 ; 5.298 ; Rise       ; FIFO:FIFO_instant|clock                 ;
;  oHEX4_D[6] ; FIFO:FIFO_instant|clock                 ; 5.009 ; 5.009 ; Rise       ; FIFO:FIFO_instant|clock                 ;
; oHEX5_D[*]  ; FIFO:FIFO_instant|clock                 ; 6.147 ; 6.147 ; Rise       ; FIFO:FIFO_instant|clock                 ;
;  oHEX5_D[0] ; FIFO:FIFO_instant|clock                 ; 5.861 ; 5.861 ; Rise       ; FIFO:FIFO_instant|clock                 ;
;  oHEX5_D[1] ; FIFO:FIFO_instant|clock                 ; 5.859 ; 5.859 ; Rise       ; FIFO:FIFO_instant|clock                 ;
;  oHEX5_D[2] ; FIFO:FIFO_instant|clock                 ; 5.862 ; 5.862 ; Rise       ; FIFO:FIFO_instant|clock                 ;
;  oHEX5_D[3] ; FIFO:FIFO_instant|clock                 ; 5.982 ; 5.982 ; Rise       ; FIFO:FIFO_instant|clock                 ;
;  oHEX5_D[4] ; FIFO:FIFO_instant|clock                 ; 5.858 ; 5.858 ; Rise       ; FIFO:FIFO_instant|clock                 ;
;  oHEX5_D[5] ; FIFO:FIFO_instant|clock                 ; 6.003 ; 6.003 ; Rise       ; FIFO:FIFO_instant|clock                 ;
;  oHEX5_D[6] ; FIFO:FIFO_instant|clock                 ; 6.147 ; 6.147 ; Rise       ; FIFO:FIFO_instant|clock                 ;
; oHEX6_D[*]  ; FIFO:FIFO_instant|clock                 ; 5.928 ; 5.928 ; Rise       ; FIFO:FIFO_instant|clock                 ;
;  oHEX6_D[0] ; FIFO:FIFO_instant|clock                 ; 5.899 ; 5.899 ; Rise       ; FIFO:FIFO_instant|clock                 ;
;  oHEX6_D[1] ; FIFO:FIFO_instant|clock                 ; 5.894 ; 5.894 ; Rise       ; FIFO:FIFO_instant|clock                 ;
;  oHEX6_D[2] ; FIFO:FIFO_instant|clock                 ; 5.902 ; 5.902 ; Rise       ; FIFO:FIFO_instant|clock                 ;
;  oHEX6_D[3] ; FIFO:FIFO_instant|clock                 ; 5.902 ; 5.902 ; Rise       ; FIFO:FIFO_instant|clock                 ;
;  oHEX6_D[4] ; FIFO:FIFO_instant|clock                 ; 5.928 ; 5.928 ; Rise       ; FIFO:FIFO_instant|clock                 ;
;  oHEX6_D[5] ; FIFO:FIFO_instant|clock                 ; 5.928 ; 5.928 ; Rise       ; FIFO:FIFO_instant|clock                 ;
;  oHEX6_D[6] ; FIFO:FIFO_instant|clock                 ; 5.908 ; 5.908 ; Rise       ; FIFO:FIFO_instant|clock                 ;
; oHEX7_D[*]  ; FIFO:FIFO_instant|clock                 ; 6.164 ; 6.164 ; Rise       ; FIFO:FIFO_instant|clock                 ;
;  oHEX7_D[0] ; FIFO:FIFO_instant|clock                 ; 6.000 ; 6.000 ; Rise       ; FIFO:FIFO_instant|clock                 ;
;  oHEX7_D[1] ; FIFO:FIFO_instant|clock                 ; 5.874 ; 5.874 ; Rise       ; FIFO:FIFO_instant|clock                 ;
;  oHEX7_D[2] ; FIFO:FIFO_instant|clock                 ; 5.868 ; 5.868 ; Rise       ; FIFO:FIFO_instant|clock                 ;
;  oHEX7_D[3] ; FIFO:FIFO_instant|clock                 ; 6.018 ; 6.018 ; Rise       ; FIFO:FIFO_instant|clock                 ;
;  oHEX7_D[4] ; FIFO:FIFO_instant|clock                 ; 6.014 ; 6.014 ; Rise       ; FIFO:FIFO_instant|clock                 ;
;  oHEX7_D[5] ; FIFO:FIFO_instant|clock                 ; 6.164 ; 6.164 ; Rise       ; FIFO:FIFO_instant|clock                 ;
;  oHEX7_D[6] ; FIFO:FIFO_instant|clock                 ; 6.034 ; 6.034 ; Rise       ; FIFO:FIFO_instant|clock                 ;
; oLEDR[*]    ; FIFO:FIFO_instant|clock                 ; 4.978 ; 4.978 ; Rise       ; FIFO:FIFO_instant|clock                 ;
;  oLEDR[16]  ; FIFO:FIFO_instant|clock                 ; 4.978 ; 4.978 ; Rise       ; FIFO:FIFO_instant|clock                 ;
;  oLEDR[17]  ; FIFO:FIFO_instant|clock                 ; 4.386 ; 4.386 ; Rise       ; FIFO:FIFO_instant|clock                 ;
; GPIO_1[*]   ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 4.845 ; 4.845 ; Rise       ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ;
;  GPIO_1[1]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 4.845 ; 4.845 ; Rise       ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ;
;  GPIO_1[3]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 2.223 ;       ; Rise       ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ;
;  GPIO_1[5]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 4.831 ; 4.831 ; Rise       ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ;
; oLEDG[*]    ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 4.160 ; 4.160 ; Rise       ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ;
;  oLEDG[8]   ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 4.160 ; 4.160 ; Rise       ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ;
; GPIO_1[*]   ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ;       ; 2.223 ; Fall       ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ;
;  GPIO_1[3]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ;       ; 2.223 ; Fall       ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ;
+-------------+-----------------------------------------+-------+-------+------------+-----------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                ;
+-------------+-----------------------------------------+-------+-------+------------+-----------------------------------------+
; Data Port   ; Clock Port                              ; Rise  ; Fall  ; Clock Edge ; Clock Reference                         ;
+-------------+-----------------------------------------+-------+-------+------------+-----------------------------------------+
; oHEX0_D[*]  ; CLK_312k5HZ[6]                          ; 5.038 ; 5.038 ; Rise       ; CLK_312k5HZ[6]                          ;
;  oHEX0_D[0] ; CLK_312k5HZ[6]                          ; 6.204 ; 6.204 ; Rise       ; CLK_312k5HZ[6]                          ;
;  oHEX0_D[1] ; CLK_312k5HZ[6]                          ; 5.038 ; 5.038 ; Rise       ; CLK_312k5HZ[6]                          ;
;  oHEX0_D[2] ; CLK_312k5HZ[6]                          ; 5.208 ; 5.208 ; Rise       ; CLK_312k5HZ[6]                          ;
;  oHEX0_D[3] ; CLK_312k5HZ[6]                          ; 5.125 ; 5.125 ; Rise       ; CLK_312k5HZ[6]                          ;
;  oHEX0_D[4] ; CLK_312k5HZ[6]                          ; 5.178 ; 5.178 ; Rise       ; CLK_312k5HZ[6]                          ;
;  oHEX0_D[5] ; CLK_312k5HZ[6]                          ; 5.161 ; 5.161 ; Rise       ; CLK_312k5HZ[6]                          ;
;  oHEX0_D[6] ; CLK_312k5HZ[6]                          ; 5.144 ; 5.144 ; Rise       ; CLK_312k5HZ[6]                          ;
; oHEX1_D[*]  ; CLK_312k5HZ[6]                          ; 4.883 ; 4.883 ; Rise       ; CLK_312k5HZ[6]                          ;
;  oHEX1_D[0] ; CLK_312k5HZ[6]                          ; 4.883 ; 4.883 ; Rise       ; CLK_312k5HZ[6]                          ;
;  oHEX1_D[1] ; CLK_312k5HZ[6]                          ; 4.940 ; 4.940 ; Rise       ; CLK_312k5HZ[6]                          ;
;  oHEX1_D[2] ; CLK_312k5HZ[6]                          ; 5.074 ; 5.074 ; Rise       ; CLK_312k5HZ[6]                          ;
;  oHEX1_D[3] ; CLK_312k5HZ[6]                          ; 5.078 ; 5.078 ; Rise       ; CLK_312k5HZ[6]                          ;
;  oHEX1_D[4] ; CLK_312k5HZ[6]                          ; 5.110 ; 5.110 ; Rise       ; CLK_312k5HZ[6]                          ;
;  oHEX1_D[5] ; CLK_312k5HZ[6]                          ; 5.262 ; 5.262 ; Rise       ; CLK_312k5HZ[6]                          ;
;  oHEX1_D[6] ; CLK_312k5HZ[6]                          ; 5.148 ; 5.148 ; Rise       ; CLK_312k5HZ[6]                          ;
; oHEX2_D[*]  ; CLK_312k5HZ[6]                          ; 5.109 ; 5.109 ; Rise       ; CLK_312k5HZ[6]                          ;
;  oHEX2_D[0] ; CLK_312k5HZ[6]                          ; 5.109 ; 5.109 ; Rise       ; CLK_312k5HZ[6]                          ;
;  oHEX2_D[1] ; CLK_312k5HZ[6]                          ; 5.627 ; 5.627 ; Rise       ; CLK_312k5HZ[6]                          ;
;  oHEX2_D[2] ; CLK_312k5HZ[6]                          ; 5.241 ; 5.241 ; Rise       ; CLK_312k5HZ[6]                          ;
;  oHEX2_D[3] ; CLK_312k5HZ[6]                          ; 5.581 ; 5.581 ; Rise       ; CLK_312k5HZ[6]                          ;
;  oHEX2_D[4] ; CLK_312k5HZ[6]                          ; 5.151 ; 5.151 ; Rise       ; CLK_312k5HZ[6]                          ;
;  oHEX2_D[5] ; CLK_312k5HZ[6]                          ; 5.680 ; 5.680 ; Rise       ; CLK_312k5HZ[6]                          ;
;  oHEX2_D[6] ; CLK_312k5HZ[6]                          ; 5.499 ; 5.499 ; Rise       ; CLK_312k5HZ[6]                          ;
; oHEX3_D[*]  ; CLK_312k5HZ[6]                          ; 4.943 ; 4.943 ; Rise       ; CLK_312k5HZ[6]                          ;
;  oHEX3_D[0] ; CLK_312k5HZ[6]                          ; 5.394 ; 5.394 ; Rise       ; CLK_312k5HZ[6]                          ;
;  oHEX3_D[1] ; CLK_312k5HZ[6]                          ; 5.897 ; 5.897 ; Rise       ; CLK_312k5HZ[6]                          ;
;  oHEX3_D[2] ; CLK_312k5HZ[6]                          ; 4.943 ; 4.943 ; Rise       ; CLK_312k5HZ[6]                          ;
;  oHEX3_D[3] ; CLK_312k5HZ[6]                          ; 5.575 ; 5.575 ; Rise       ; CLK_312k5HZ[6]                          ;
;  oHEX3_D[4] ; CLK_312k5HZ[6]                          ; 5.850 ; 5.850 ; Rise       ; CLK_312k5HZ[6]                          ;
;  oHEX3_D[5] ; CLK_312k5HZ[6]                          ; 5.380 ; 5.380 ; Rise       ; CLK_312k5HZ[6]                          ;
;  oHEX3_D[6] ; CLK_312k5HZ[6]                          ; 5.661 ; 5.661 ; Rise       ; CLK_312k5HZ[6]                          ;
; oHEX4_D[*]  ; FIFO:FIFO_instant|clock                 ; 4.726 ; 4.726 ; Rise       ; FIFO:FIFO_instant|clock                 ;
;  oHEX4_D[0] ; FIFO:FIFO_instant|clock                 ; 4.761 ; 4.761 ; Rise       ; FIFO:FIFO_instant|clock                 ;
;  oHEX4_D[1] ; FIFO:FIFO_instant|clock                 ; 5.255 ; 5.255 ; Rise       ; FIFO:FIFO_instant|clock                 ;
;  oHEX4_D[2] ; FIFO:FIFO_instant|clock                 ; 5.539 ; 5.539 ; Rise       ; FIFO:FIFO_instant|clock                 ;
;  oHEX4_D[3] ; FIFO:FIFO_instant|clock                 ; 5.218 ; 5.218 ; Rise       ; FIFO:FIFO_instant|clock                 ;
;  oHEX4_D[4] ; FIFO:FIFO_instant|clock                 ; 4.842 ; 4.842 ; Rise       ; FIFO:FIFO_instant|clock                 ;
;  oHEX4_D[5] ; FIFO:FIFO_instant|clock                 ; 5.010 ; 5.010 ; Rise       ; FIFO:FIFO_instant|clock                 ;
;  oHEX4_D[6] ; FIFO:FIFO_instant|clock                 ; 4.726 ; 4.726 ; Rise       ; FIFO:FIFO_instant|clock                 ;
; oHEX5_D[*]  ; FIFO:FIFO_instant|clock                 ; 4.966 ; 4.966 ; Rise       ; FIFO:FIFO_instant|clock                 ;
;  oHEX5_D[0] ; FIFO:FIFO_instant|clock                 ; 4.971 ; 4.971 ; Rise       ; FIFO:FIFO_instant|clock                 ;
;  oHEX5_D[1] ; FIFO:FIFO_instant|clock                 ; 4.971 ; 4.971 ; Rise       ; FIFO:FIFO_instant|clock                 ;
;  oHEX5_D[2] ; FIFO:FIFO_instant|clock                 ; 4.966 ; 4.966 ; Rise       ; FIFO:FIFO_instant|clock                 ;
;  oHEX5_D[3] ; FIFO:FIFO_instant|clock                 ; 5.093 ; 5.093 ; Rise       ; FIFO:FIFO_instant|clock                 ;
;  oHEX5_D[4] ; FIFO:FIFO_instant|clock                 ; 4.971 ; 4.971 ; Rise       ; FIFO:FIFO_instant|clock                 ;
;  oHEX5_D[5] ; FIFO:FIFO_instant|clock                 ; 5.113 ; 5.113 ; Rise       ; FIFO:FIFO_instant|clock                 ;
;  oHEX5_D[6] ; FIFO:FIFO_instant|clock                 ; 5.257 ; 5.257 ; Rise       ; FIFO:FIFO_instant|clock                 ;
; oHEX6_D[*]  ; FIFO:FIFO_instant|clock                 ; 4.808 ; 4.808 ; Rise       ; FIFO:FIFO_instant|clock                 ;
;  oHEX6_D[0] ; FIFO:FIFO_instant|clock                 ; 4.813 ; 4.813 ; Rise       ; FIFO:FIFO_instant|clock                 ;
;  oHEX6_D[1] ; FIFO:FIFO_instant|clock                 ; 4.808 ; 4.808 ; Rise       ; FIFO:FIFO_instant|clock                 ;
;  oHEX6_D[2] ; FIFO:FIFO_instant|clock                 ; 4.809 ; 4.809 ; Rise       ; FIFO:FIFO_instant|clock                 ;
;  oHEX6_D[3] ; FIFO:FIFO_instant|clock                 ; 4.816 ; 4.816 ; Rise       ; FIFO:FIFO_instant|clock                 ;
;  oHEX6_D[4] ; FIFO:FIFO_instant|clock                 ; 4.842 ; 4.842 ; Rise       ; FIFO:FIFO_instant|clock                 ;
;  oHEX6_D[5] ; FIFO:FIFO_instant|clock                 ; 4.842 ; 4.842 ; Rise       ; FIFO:FIFO_instant|clock                 ;
;  oHEX6_D[6] ; FIFO:FIFO_instant|clock                 ; 4.822 ; 4.822 ; Rise       ; FIFO:FIFO_instant|clock                 ;
; oHEX7_D[*]  ; FIFO:FIFO_instant|clock                 ; 5.408 ; 5.408 ; Rise       ; FIFO:FIFO_instant|clock                 ;
;  oHEX7_D[0] ; FIFO:FIFO_instant|clock                 ; 5.536 ; 5.536 ; Rise       ; FIFO:FIFO_instant|clock                 ;
;  oHEX7_D[1] ; FIFO:FIFO_instant|clock                 ; 5.408 ; 5.408 ; Rise       ; FIFO:FIFO_instant|clock                 ;
;  oHEX7_D[2] ; FIFO:FIFO_instant|clock                 ; 5.411 ; 5.411 ; Rise       ; FIFO:FIFO_instant|clock                 ;
;  oHEX7_D[3] ; FIFO:FIFO_instant|clock                 ; 5.563 ; 5.563 ; Rise       ; FIFO:FIFO_instant|clock                 ;
;  oHEX7_D[4] ; FIFO:FIFO_instant|clock                 ; 5.548 ; 5.548 ; Rise       ; FIFO:FIFO_instant|clock                 ;
;  oHEX7_D[5] ; FIFO:FIFO_instant|clock                 ; 5.700 ; 5.700 ; Rise       ; FIFO:FIFO_instant|clock                 ;
;  oHEX7_D[6] ; FIFO:FIFO_instant|clock                 ; 5.567 ; 5.567 ; Rise       ; FIFO:FIFO_instant|clock                 ;
; oLEDR[*]    ; FIFO:FIFO_instant|clock                 ; 4.386 ; 4.386 ; Rise       ; FIFO:FIFO_instant|clock                 ;
;  oLEDR[16]  ; FIFO:FIFO_instant|clock                 ; 4.978 ; 4.978 ; Rise       ; FIFO:FIFO_instant|clock                 ;
;  oLEDR[17]  ; FIFO:FIFO_instant|clock                 ; 4.386 ; 4.386 ; Rise       ; FIFO:FIFO_instant|clock                 ;
; GPIO_1[*]   ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 2.223 ; 4.831 ; Rise       ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ;
;  GPIO_1[1]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 4.845 ; 4.845 ; Rise       ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ;
;  GPIO_1[3]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 2.223 ;       ; Rise       ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ;
;  GPIO_1[5]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 4.831 ; 4.831 ; Rise       ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ;
; oLEDG[*]    ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 4.160 ; 4.160 ; Rise       ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ;
;  oLEDG[8]   ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 4.160 ; 4.160 ; Rise       ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ;
; GPIO_1[*]   ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ;       ; 2.223 ; Fall       ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ;
;  GPIO_1[3]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ;       ; 2.223 ; Fall       ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ;
+-------------+-----------------------------------------+-------+-------+------------+-----------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                       ;
+------------------------------------------+-----------+---------+----------+---------+---------------------+
; Clock                                    ; Setup     ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------------------------------+-----------+---------+----------+---------+---------------------+
; Worst-case Slack                         ; -5.121    ; -1.303  ; 0.965    ; -1.212  ; -1.627              ;
;  CLKPLL_inst|altpll_component|pll|clk[0] ; -2.145    ; -0.049  ; N/A      ; N/A     ; 11.500              ;
;  CLK_312k5HZ[6]                          ; -1.498    ; -1.303  ; N/A      ; N/A     ; -0.500              ;
;  FIFO:FIFO_instant|clock                 ; -5.121    ; -1.186  ; 0.965    ; -1.212  ; -1.627              ;
;  SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; -1.619    ; -1.213  ; N/A      ; N/A     ; -0.500              ;
;  iCLK_50                                 ; N/A       ; N/A     ; N/A      ; N/A     ; 10.000              ;
; Design-wide TNS                          ; -5006.523 ; -32.39  ; 0.0      ; -15.836 ; -5763.912           ;
;  CLKPLL_inst|altpll_component|pll|clk[0] ; -6.201    ; -0.057  ; N/A      ; N/A     ; 0.000               ;
;  CLK_312k5HZ[6]                          ; -14.432   ; -20.848 ; N/A      ; N/A     ; -16.000             ;
;  FIFO:FIFO_instant|clock                 ; -4956.210 ; -11.059 ; 0.000    ; -15.836 ; -5722.912           ;
;  SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; -29.680   ; -1.213  ; N/A      ; N/A     ; -25.000             ;
;  iCLK_50                                 ; N/A       ; N/A     ; N/A      ; N/A     ; 0.000               ;
+------------------------------------------+-----------+---------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------+
; Setup Times                                                                                    ;
+------------+------------+-------+-------+------------+-----------------------------------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                         ;
+------------+------------+-------+-------+------------+-----------------------------------------+
; GPIO_1[*]  ; iCLK_50    ; 7.642 ; 7.642 ; Rise       ; CLKPLL_inst|altpll_component|pll|clk[0] ;
;  GPIO_1[7] ; iCLK_50    ; 7.642 ; 7.642 ; Rise       ; CLKPLL_inst|altpll_component|pll|clk[0] ;
; iKEY[*]    ; iCLK_50    ; 8.914 ; 8.914 ; Rise       ; CLKPLL_inst|altpll_component|pll|clk[0] ;
;  iKEY[0]   ; iCLK_50    ; 7.261 ; 7.261 ; Rise       ; CLKPLL_inst|altpll_component|pll|clk[0] ;
;  iKEY[2]   ; iCLK_50    ; 8.914 ; 8.914 ; Rise       ; CLKPLL_inst|altpll_component|pll|clk[0] ;
;  iKEY[3]   ; iCLK_50    ; 7.198 ; 7.198 ; Rise       ; CLKPLL_inst|altpll_component|pll|clk[0] ;
+------------+------------+-------+-------+------------+-----------------------------------------+


+--------------------------------------------------------------------------------------------------+
; Hold Times                                                                                       ;
+------------+------------+--------+--------+------------+-----------------------------------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                         ;
+------------+------------+--------+--------+------------+-----------------------------------------+
; GPIO_1[*]  ; iCLK_50    ; -4.289 ; -4.289 ; Rise       ; CLKPLL_inst|altpll_component|pll|clk[0] ;
;  GPIO_1[7] ; iCLK_50    ; -4.289 ; -4.289 ; Rise       ; CLKPLL_inst|altpll_component|pll|clk[0] ;
; iKEY[*]    ; iCLK_50    ; -4.011 ; -4.011 ; Rise       ; CLKPLL_inst|altpll_component|pll|clk[0] ;
;  iKEY[0]   ; iCLK_50    ; -4.037 ; -4.037 ; Rise       ; CLKPLL_inst|altpll_component|pll|clk[0] ;
;  iKEY[2]   ; iCLK_50    ; -4.748 ; -4.748 ; Rise       ; CLKPLL_inst|altpll_component|pll|clk[0] ;
;  iKEY[3]   ; iCLK_50    ; -4.011 ; -4.011 ; Rise       ; CLKPLL_inst|altpll_component|pll|clk[0] ;
+------------+------------+--------+--------+------------+-----------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                          ;
+-------------+-----------------------------------------+--------+--------+------------+-----------------------------------------+
; Data Port   ; Clock Port                              ; Rise   ; Fall   ; Clock Edge ; Clock Reference                         ;
+-------------+-----------------------------------------+--------+--------+------------+-----------------------------------------+
; oHEX0_D[*]  ; CLK_312k5HZ[6]                          ; 12.381 ; 12.381 ; Rise       ; CLK_312k5HZ[6]                          ;
;  oHEX0_D[0] ; CLK_312k5HZ[6]                          ; 12.381 ; 12.381 ; Rise       ; CLK_312k5HZ[6]                          ;
;  oHEX0_D[1] ; CLK_312k5HZ[6]                          ; 9.990  ; 9.990  ; Rise       ; CLK_312k5HZ[6]                          ;
;  oHEX0_D[2] ; CLK_312k5HZ[6]                          ; 10.384 ; 10.384 ; Rise       ; CLK_312k5HZ[6]                          ;
;  oHEX0_D[3] ; CLK_312k5HZ[6]                          ; 10.207 ; 10.207 ; Rise       ; CLK_312k5HZ[6]                          ;
;  oHEX0_D[4] ; CLK_312k5HZ[6]                          ; 10.436 ; 10.436 ; Rise       ; CLK_312k5HZ[6]                          ;
;  oHEX0_D[5] ; CLK_312k5HZ[6]                          ; 10.410 ; 10.410 ; Rise       ; CLK_312k5HZ[6]                          ;
;  oHEX0_D[6] ; CLK_312k5HZ[6]                          ; 10.180 ; 10.180 ; Rise       ; CLK_312k5HZ[6]                          ;
; oHEX1_D[*]  ; CLK_312k5HZ[6]                          ; 10.404 ; 10.404 ; Rise       ; CLK_312k5HZ[6]                          ;
;  oHEX1_D[0] ; CLK_312k5HZ[6]                          ; 9.544  ; 9.544  ; Rise       ; CLK_312k5HZ[6]                          ;
;  oHEX1_D[1] ; CLK_312k5HZ[6]                          ; 9.698  ; 9.698  ; Rise       ; CLK_312k5HZ[6]                          ;
;  oHEX1_D[2] ; CLK_312k5HZ[6]                          ; 9.977  ; 9.977  ; Rise       ; CLK_312k5HZ[6]                          ;
;  oHEX1_D[3] ; CLK_312k5HZ[6]                          ; 9.997  ; 9.997  ; Rise       ; CLK_312k5HZ[6]                          ;
;  oHEX1_D[4] ; CLK_312k5HZ[6]                          ; 10.027 ; 10.027 ; Rise       ; CLK_312k5HZ[6]                          ;
;  oHEX1_D[5] ; CLK_312k5HZ[6]                          ; 10.404 ; 10.404 ; Rise       ; CLK_312k5HZ[6]                          ;
;  oHEX1_D[6] ; CLK_312k5HZ[6]                          ; 10.174 ; 10.174 ; Rise       ; CLK_312k5HZ[6]                          ;
; oHEX2_D[*]  ; CLK_312k5HZ[6]                          ; 11.046 ; 11.046 ; Rise       ; CLK_312k5HZ[6]                          ;
;  oHEX2_D[0] ; CLK_312k5HZ[6]                          ; 9.717  ; 9.717  ; Rise       ; CLK_312k5HZ[6]                          ;
;  oHEX2_D[1] ; CLK_312k5HZ[6]                          ; 11.046 ; 11.046 ; Rise       ; CLK_312k5HZ[6]                          ;
;  oHEX2_D[2] ; CLK_312k5HZ[6]                          ; 9.982  ; 9.982  ; Rise       ; CLK_312k5HZ[6]                          ;
;  oHEX2_D[3] ; CLK_312k5HZ[6]                          ; 10.852 ; 10.852 ; Rise       ; CLK_312k5HZ[6]                          ;
;  oHEX2_D[4] ; CLK_312k5HZ[6]                          ; 9.833  ; 9.833  ; Rise       ; CLK_312k5HZ[6]                          ;
;  oHEX2_D[5] ; CLK_312k5HZ[6]                          ; 11.019 ; 11.019 ; Rise       ; CLK_312k5HZ[6]                          ;
;  oHEX2_D[6] ; CLK_312k5HZ[6]                          ; 10.664 ; 10.664 ; Rise       ; CLK_312k5HZ[6]                          ;
; oHEX3_D[*]  ; CLK_312k5HZ[6]                          ; 12.025 ; 12.025 ; Rise       ; CLK_312k5HZ[6]                          ;
;  oHEX3_D[0] ; CLK_312k5HZ[6]                          ; 10.963 ; 10.963 ; Rise       ; CLK_312k5HZ[6]                          ;
;  oHEX3_D[1] ; CLK_312k5HZ[6]                          ; 11.865 ; 11.865 ; Rise       ; CLK_312k5HZ[6]                          ;
;  oHEX3_D[2] ; CLK_312k5HZ[6]                          ; 9.908  ; 9.908  ; Rise       ; CLK_312k5HZ[6]                          ;
;  oHEX3_D[3] ; CLK_312k5HZ[6]                          ; 11.448 ; 11.448 ; Rise       ; CLK_312k5HZ[6]                          ;
;  oHEX3_D[4] ; CLK_312k5HZ[6]                          ; 12.025 ; 12.025 ; Rise       ; CLK_312k5HZ[6]                          ;
;  oHEX3_D[5] ; CLK_312k5HZ[6]                          ; 10.937 ; 10.937 ; Rise       ; CLK_312k5HZ[6]                          ;
;  oHEX3_D[6] ; CLK_312k5HZ[6]                          ; 11.475 ; 11.475 ; Rise       ; CLK_312k5HZ[6]                          ;
; oHEX4_D[*]  ; FIFO:FIFO_instant|clock                 ; 11.216 ; 11.216 ; Rise       ; FIFO:FIFO_instant|clock                 ;
;  oHEX4_D[0] ; FIFO:FIFO_instant|clock                 ; 9.514  ; 9.514  ; Rise       ; FIFO:FIFO_instant|clock                 ;
;  oHEX4_D[1] ; FIFO:FIFO_instant|clock                 ; 10.787 ; 10.787 ; Rise       ; FIFO:FIFO_instant|clock                 ;
;  oHEX4_D[2] ; FIFO:FIFO_instant|clock                 ; 11.216 ; 11.216 ; Rise       ; FIFO:FIFO_instant|clock                 ;
;  oHEX4_D[3] ; FIFO:FIFO_instant|clock                 ; 10.352 ; 10.352 ; Rise       ; FIFO:FIFO_instant|clock                 ;
;  oHEX4_D[4] ; FIFO:FIFO_instant|clock                 ; 9.558  ; 9.558  ; Rise       ; FIFO:FIFO_instant|clock                 ;
;  oHEX4_D[5] ; FIFO:FIFO_instant|clock                 ; 10.070 ; 10.070 ; Rise       ; FIFO:FIFO_instant|clock                 ;
;  oHEX4_D[6] ; FIFO:FIFO_instant|clock                 ; 9.344  ; 9.344  ; Rise       ; FIFO:FIFO_instant|clock                 ;
; oHEX5_D[*]  ; FIFO:FIFO_instant|clock                 ; 11.682 ; 11.682 ; Rise       ; FIFO:FIFO_instant|clock                 ;
;  oHEX5_D[0] ; FIFO:FIFO_instant|clock                 ; 11.060 ; 11.060 ; Rise       ; FIFO:FIFO_instant|clock                 ;
;  oHEX5_D[1] ; FIFO:FIFO_instant|clock                 ; 11.057 ; 11.057 ; Rise       ; FIFO:FIFO_instant|clock                 ;
;  oHEX5_D[2] ; FIFO:FIFO_instant|clock                 ; 11.025 ; 11.025 ; Rise       ; FIFO:FIFO_instant|clock                 ;
;  oHEX5_D[3] ; FIFO:FIFO_instant|clock                 ; 11.340 ; 11.340 ; Rise       ; FIFO:FIFO_instant|clock                 ;
;  oHEX5_D[4] ; FIFO:FIFO_instant|clock                 ; 11.058 ; 11.058 ; Rise       ; FIFO:FIFO_instant|clock                 ;
;  oHEX5_D[5] ; FIFO:FIFO_instant|clock                 ; 11.344 ; 11.344 ; Rise       ; FIFO:FIFO_instant|clock                 ;
;  oHEX5_D[6] ; FIFO:FIFO_instant|clock                 ; 11.682 ; 11.682 ; Rise       ; FIFO:FIFO_instant|clock                 ;
; oHEX6_D[*]  ; FIFO:FIFO_instant|clock                 ; 11.157 ; 11.157 ; Rise       ; FIFO:FIFO_instant|clock                 ;
;  oHEX6_D[0] ; FIFO:FIFO_instant|clock                 ; 11.100 ; 11.100 ; Rise       ; FIFO:FIFO_instant|clock                 ;
;  oHEX6_D[1] ; FIFO:FIFO_instant|clock                 ; 11.116 ; 11.116 ; Rise       ; FIFO:FIFO_instant|clock                 ;
;  oHEX6_D[2] ; FIFO:FIFO_instant|clock                 ; 11.120 ; 11.120 ; Rise       ; FIFO:FIFO_instant|clock                 ;
;  oHEX6_D[3] ; FIFO:FIFO_instant|clock                 ; 11.132 ; 11.132 ; Rise       ; FIFO:FIFO_instant|clock                 ;
;  oHEX6_D[4] ; FIFO:FIFO_instant|clock                 ; 11.124 ; 11.124 ; Rise       ; FIFO:FIFO_instant|clock                 ;
;  oHEX6_D[5] ; FIFO:FIFO_instant|clock                 ; 11.157 ; 11.157 ; Rise       ; FIFO:FIFO_instant|clock                 ;
;  oHEX6_D[6] ; FIFO:FIFO_instant|clock                 ; 11.130 ; 11.130 ; Rise       ; FIFO:FIFO_instant|clock                 ;
; oHEX7_D[*]  ; FIFO:FIFO_instant|clock                 ; 11.533 ; 11.533 ; Rise       ; FIFO:FIFO_instant|clock                 ;
;  oHEX7_D[0] ; FIFO:FIFO_instant|clock                 ; 11.212 ; 11.212 ; Rise       ; FIFO:FIFO_instant|clock                 ;
;  oHEX7_D[1] ; FIFO:FIFO_instant|clock                 ; 10.917 ; 10.917 ; Rise       ; FIFO:FIFO_instant|clock                 ;
;  oHEX7_D[2] ; FIFO:FIFO_instant|clock                 ; 10.908 ; 10.908 ; Rise       ; FIFO:FIFO_instant|clock                 ;
;  oHEX7_D[3] ; FIFO:FIFO_instant|clock                 ; 11.228 ; 11.228 ; Rise       ; FIFO:FIFO_instant|clock                 ;
;  oHEX7_D[4] ; FIFO:FIFO_instant|clock                 ; 11.219 ; 11.219 ; Rise       ; FIFO:FIFO_instant|clock                 ;
;  oHEX7_D[5] ; FIFO:FIFO_instant|clock                 ; 11.533 ; 11.533 ; Rise       ; FIFO:FIFO_instant|clock                 ;
;  oHEX7_D[6] ; FIFO:FIFO_instant|clock                 ; 11.243 ; 11.243 ; Rise       ; FIFO:FIFO_instant|clock                 ;
; oLEDR[*]    ; FIFO:FIFO_instant|clock                 ; 9.049  ; 9.049  ; Rise       ; FIFO:FIFO_instant|clock                 ;
;  oLEDR[16]  ; FIFO:FIFO_instant|clock                 ; 9.049  ; 9.049  ; Rise       ; FIFO:FIFO_instant|clock                 ;
;  oLEDR[17]  ; FIFO:FIFO_instant|clock                 ; 7.806  ; 7.806  ; Rise       ; FIFO:FIFO_instant|clock                 ;
; GPIO_1[*]   ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 8.792  ; 8.792  ; Rise       ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ;
;  GPIO_1[1]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 8.785  ; 8.785  ; Rise       ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ;
;  GPIO_1[3]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 4.338  ;        ; Rise       ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ;
;  GPIO_1[5]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 8.792  ; 8.792  ; Rise       ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ;
; oLEDG[*]    ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 7.516  ; 7.516  ; Rise       ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ;
;  oLEDG[8]   ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 7.516  ; 7.516  ; Rise       ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ;
; GPIO_1[*]   ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ;        ; 4.338  ; Fall       ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ;
;  GPIO_1[3]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ;        ; 4.338  ; Fall       ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ;
+-------------+-----------------------------------------+--------+--------+------------+-----------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                ;
+-------------+-----------------------------------------+-------+-------+------------+-----------------------------------------+
; Data Port   ; Clock Port                              ; Rise  ; Fall  ; Clock Edge ; Clock Reference                         ;
+-------------+-----------------------------------------+-------+-------+------------+-----------------------------------------+
; oHEX0_D[*]  ; CLK_312k5HZ[6]                          ; 5.038 ; 5.038 ; Rise       ; CLK_312k5HZ[6]                          ;
;  oHEX0_D[0] ; CLK_312k5HZ[6]                          ; 6.204 ; 6.204 ; Rise       ; CLK_312k5HZ[6]                          ;
;  oHEX0_D[1] ; CLK_312k5HZ[6]                          ; 5.038 ; 5.038 ; Rise       ; CLK_312k5HZ[6]                          ;
;  oHEX0_D[2] ; CLK_312k5HZ[6]                          ; 5.208 ; 5.208 ; Rise       ; CLK_312k5HZ[6]                          ;
;  oHEX0_D[3] ; CLK_312k5HZ[6]                          ; 5.125 ; 5.125 ; Rise       ; CLK_312k5HZ[6]                          ;
;  oHEX0_D[4] ; CLK_312k5HZ[6]                          ; 5.178 ; 5.178 ; Rise       ; CLK_312k5HZ[6]                          ;
;  oHEX0_D[5] ; CLK_312k5HZ[6]                          ; 5.161 ; 5.161 ; Rise       ; CLK_312k5HZ[6]                          ;
;  oHEX0_D[6] ; CLK_312k5HZ[6]                          ; 5.144 ; 5.144 ; Rise       ; CLK_312k5HZ[6]                          ;
; oHEX1_D[*]  ; CLK_312k5HZ[6]                          ; 4.883 ; 4.883 ; Rise       ; CLK_312k5HZ[6]                          ;
;  oHEX1_D[0] ; CLK_312k5HZ[6]                          ; 4.883 ; 4.883 ; Rise       ; CLK_312k5HZ[6]                          ;
;  oHEX1_D[1] ; CLK_312k5HZ[6]                          ; 4.940 ; 4.940 ; Rise       ; CLK_312k5HZ[6]                          ;
;  oHEX1_D[2] ; CLK_312k5HZ[6]                          ; 5.074 ; 5.074 ; Rise       ; CLK_312k5HZ[6]                          ;
;  oHEX1_D[3] ; CLK_312k5HZ[6]                          ; 5.078 ; 5.078 ; Rise       ; CLK_312k5HZ[6]                          ;
;  oHEX1_D[4] ; CLK_312k5HZ[6]                          ; 5.110 ; 5.110 ; Rise       ; CLK_312k5HZ[6]                          ;
;  oHEX1_D[5] ; CLK_312k5HZ[6]                          ; 5.262 ; 5.262 ; Rise       ; CLK_312k5HZ[6]                          ;
;  oHEX1_D[6] ; CLK_312k5HZ[6]                          ; 5.148 ; 5.148 ; Rise       ; CLK_312k5HZ[6]                          ;
; oHEX2_D[*]  ; CLK_312k5HZ[6]                          ; 5.109 ; 5.109 ; Rise       ; CLK_312k5HZ[6]                          ;
;  oHEX2_D[0] ; CLK_312k5HZ[6]                          ; 5.109 ; 5.109 ; Rise       ; CLK_312k5HZ[6]                          ;
;  oHEX2_D[1] ; CLK_312k5HZ[6]                          ; 5.627 ; 5.627 ; Rise       ; CLK_312k5HZ[6]                          ;
;  oHEX2_D[2] ; CLK_312k5HZ[6]                          ; 5.241 ; 5.241 ; Rise       ; CLK_312k5HZ[6]                          ;
;  oHEX2_D[3] ; CLK_312k5HZ[6]                          ; 5.581 ; 5.581 ; Rise       ; CLK_312k5HZ[6]                          ;
;  oHEX2_D[4] ; CLK_312k5HZ[6]                          ; 5.151 ; 5.151 ; Rise       ; CLK_312k5HZ[6]                          ;
;  oHEX2_D[5] ; CLK_312k5HZ[6]                          ; 5.680 ; 5.680 ; Rise       ; CLK_312k5HZ[6]                          ;
;  oHEX2_D[6] ; CLK_312k5HZ[6]                          ; 5.499 ; 5.499 ; Rise       ; CLK_312k5HZ[6]                          ;
; oHEX3_D[*]  ; CLK_312k5HZ[6]                          ; 4.943 ; 4.943 ; Rise       ; CLK_312k5HZ[6]                          ;
;  oHEX3_D[0] ; CLK_312k5HZ[6]                          ; 5.394 ; 5.394 ; Rise       ; CLK_312k5HZ[6]                          ;
;  oHEX3_D[1] ; CLK_312k5HZ[6]                          ; 5.897 ; 5.897 ; Rise       ; CLK_312k5HZ[6]                          ;
;  oHEX3_D[2] ; CLK_312k5HZ[6]                          ; 4.943 ; 4.943 ; Rise       ; CLK_312k5HZ[6]                          ;
;  oHEX3_D[3] ; CLK_312k5HZ[6]                          ; 5.575 ; 5.575 ; Rise       ; CLK_312k5HZ[6]                          ;
;  oHEX3_D[4] ; CLK_312k5HZ[6]                          ; 5.850 ; 5.850 ; Rise       ; CLK_312k5HZ[6]                          ;
;  oHEX3_D[5] ; CLK_312k5HZ[6]                          ; 5.380 ; 5.380 ; Rise       ; CLK_312k5HZ[6]                          ;
;  oHEX3_D[6] ; CLK_312k5HZ[6]                          ; 5.661 ; 5.661 ; Rise       ; CLK_312k5HZ[6]                          ;
; oHEX4_D[*]  ; FIFO:FIFO_instant|clock                 ; 4.726 ; 4.726 ; Rise       ; FIFO:FIFO_instant|clock                 ;
;  oHEX4_D[0] ; FIFO:FIFO_instant|clock                 ; 4.761 ; 4.761 ; Rise       ; FIFO:FIFO_instant|clock                 ;
;  oHEX4_D[1] ; FIFO:FIFO_instant|clock                 ; 5.255 ; 5.255 ; Rise       ; FIFO:FIFO_instant|clock                 ;
;  oHEX4_D[2] ; FIFO:FIFO_instant|clock                 ; 5.539 ; 5.539 ; Rise       ; FIFO:FIFO_instant|clock                 ;
;  oHEX4_D[3] ; FIFO:FIFO_instant|clock                 ; 5.218 ; 5.218 ; Rise       ; FIFO:FIFO_instant|clock                 ;
;  oHEX4_D[4] ; FIFO:FIFO_instant|clock                 ; 4.842 ; 4.842 ; Rise       ; FIFO:FIFO_instant|clock                 ;
;  oHEX4_D[5] ; FIFO:FIFO_instant|clock                 ; 5.010 ; 5.010 ; Rise       ; FIFO:FIFO_instant|clock                 ;
;  oHEX4_D[6] ; FIFO:FIFO_instant|clock                 ; 4.726 ; 4.726 ; Rise       ; FIFO:FIFO_instant|clock                 ;
; oHEX5_D[*]  ; FIFO:FIFO_instant|clock                 ; 4.966 ; 4.966 ; Rise       ; FIFO:FIFO_instant|clock                 ;
;  oHEX5_D[0] ; FIFO:FIFO_instant|clock                 ; 4.971 ; 4.971 ; Rise       ; FIFO:FIFO_instant|clock                 ;
;  oHEX5_D[1] ; FIFO:FIFO_instant|clock                 ; 4.971 ; 4.971 ; Rise       ; FIFO:FIFO_instant|clock                 ;
;  oHEX5_D[2] ; FIFO:FIFO_instant|clock                 ; 4.966 ; 4.966 ; Rise       ; FIFO:FIFO_instant|clock                 ;
;  oHEX5_D[3] ; FIFO:FIFO_instant|clock                 ; 5.093 ; 5.093 ; Rise       ; FIFO:FIFO_instant|clock                 ;
;  oHEX5_D[4] ; FIFO:FIFO_instant|clock                 ; 4.971 ; 4.971 ; Rise       ; FIFO:FIFO_instant|clock                 ;
;  oHEX5_D[5] ; FIFO:FIFO_instant|clock                 ; 5.113 ; 5.113 ; Rise       ; FIFO:FIFO_instant|clock                 ;
;  oHEX5_D[6] ; FIFO:FIFO_instant|clock                 ; 5.257 ; 5.257 ; Rise       ; FIFO:FIFO_instant|clock                 ;
; oHEX6_D[*]  ; FIFO:FIFO_instant|clock                 ; 4.808 ; 4.808 ; Rise       ; FIFO:FIFO_instant|clock                 ;
;  oHEX6_D[0] ; FIFO:FIFO_instant|clock                 ; 4.813 ; 4.813 ; Rise       ; FIFO:FIFO_instant|clock                 ;
;  oHEX6_D[1] ; FIFO:FIFO_instant|clock                 ; 4.808 ; 4.808 ; Rise       ; FIFO:FIFO_instant|clock                 ;
;  oHEX6_D[2] ; FIFO:FIFO_instant|clock                 ; 4.809 ; 4.809 ; Rise       ; FIFO:FIFO_instant|clock                 ;
;  oHEX6_D[3] ; FIFO:FIFO_instant|clock                 ; 4.816 ; 4.816 ; Rise       ; FIFO:FIFO_instant|clock                 ;
;  oHEX6_D[4] ; FIFO:FIFO_instant|clock                 ; 4.842 ; 4.842 ; Rise       ; FIFO:FIFO_instant|clock                 ;
;  oHEX6_D[5] ; FIFO:FIFO_instant|clock                 ; 4.842 ; 4.842 ; Rise       ; FIFO:FIFO_instant|clock                 ;
;  oHEX6_D[6] ; FIFO:FIFO_instant|clock                 ; 4.822 ; 4.822 ; Rise       ; FIFO:FIFO_instant|clock                 ;
; oHEX7_D[*]  ; FIFO:FIFO_instant|clock                 ; 5.408 ; 5.408 ; Rise       ; FIFO:FIFO_instant|clock                 ;
;  oHEX7_D[0] ; FIFO:FIFO_instant|clock                 ; 5.536 ; 5.536 ; Rise       ; FIFO:FIFO_instant|clock                 ;
;  oHEX7_D[1] ; FIFO:FIFO_instant|clock                 ; 5.408 ; 5.408 ; Rise       ; FIFO:FIFO_instant|clock                 ;
;  oHEX7_D[2] ; FIFO:FIFO_instant|clock                 ; 5.411 ; 5.411 ; Rise       ; FIFO:FIFO_instant|clock                 ;
;  oHEX7_D[3] ; FIFO:FIFO_instant|clock                 ; 5.563 ; 5.563 ; Rise       ; FIFO:FIFO_instant|clock                 ;
;  oHEX7_D[4] ; FIFO:FIFO_instant|clock                 ; 5.548 ; 5.548 ; Rise       ; FIFO:FIFO_instant|clock                 ;
;  oHEX7_D[5] ; FIFO:FIFO_instant|clock                 ; 5.700 ; 5.700 ; Rise       ; FIFO:FIFO_instant|clock                 ;
;  oHEX7_D[6] ; FIFO:FIFO_instant|clock                 ; 5.567 ; 5.567 ; Rise       ; FIFO:FIFO_instant|clock                 ;
; oLEDR[*]    ; FIFO:FIFO_instant|clock                 ; 4.386 ; 4.386 ; Rise       ; FIFO:FIFO_instant|clock                 ;
;  oLEDR[16]  ; FIFO:FIFO_instant|clock                 ; 4.978 ; 4.978 ; Rise       ; FIFO:FIFO_instant|clock                 ;
;  oLEDR[17]  ; FIFO:FIFO_instant|clock                 ; 4.386 ; 4.386 ; Rise       ; FIFO:FIFO_instant|clock                 ;
; GPIO_1[*]   ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 2.223 ; 4.831 ; Rise       ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ;
;  GPIO_1[1]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 4.845 ; 4.845 ; Rise       ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ;
;  GPIO_1[3]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 2.223 ;       ; Rise       ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ;
;  GPIO_1[5]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 4.831 ; 4.831 ; Rise       ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ;
; oLEDG[*]    ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 4.160 ; 4.160 ; Rise       ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ;
;  oLEDG[8]   ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 4.160 ; 4.160 ; Rise       ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ;
; GPIO_1[*]   ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ;       ; 2.223 ; Fall       ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ;
;  GPIO_1[3]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ;       ; 2.223 ; Fall       ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ;
+-------------+-----------------------------------------+-------+-------+------------+-----------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                               ;
+-----------------------------------------+-----------------------------------------+----------+----------+----------+----------+
; From Clock                              ; To Clock                                ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------------------+-----------------------------------------+----------+----------+----------+----------+
; CLK_312k5HZ[6]                          ; CLK_312k5HZ[6]                          ; 136      ; 0        ; 0        ; 0        ;
; CLKPLL_inst|altpll_component|pll|clk[0] ; CLK_312k5HZ[6]                          ; 16       ; 0        ; 0        ; 0        ;
; CLK_312k5HZ[6]                          ; CLKPLL_inst|altpll_component|pll|clk[0] ; 3        ; 3        ; 0        ; 0        ;
; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 35       ; 0        ; 0        ; 0        ;
; FIFO:FIFO_instant|clock                 ; CLKPLL_inst|altpll_component|pll|clk[0] ; 3        ; 1        ; 0        ; 0        ;
; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 2        ; 1        ; 0        ; 0        ;
; CLK_312k5HZ[6]                          ; FIFO:FIFO_instant|clock                 ; 96       ; 0        ; 0        ; 0        ;
; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock                 ; 35       ; 0        ; 0        ; 0        ;
; FIFO:FIFO_instant|clock                 ; FIFO:FIFO_instant|clock                 ; 13050    ; 0        ; 0        ; 0        ;
; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; FIFO:FIFO_instant|clock                 ; 1        ; 0        ; 0        ; 0        ;
; CLKPLL_inst|altpll_component|pll|clk[0] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 1        ; 0        ; 0        ; 0        ;
; FIFO:FIFO_instant|clock                 ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 17       ; 0        ; 0        ; 0        ;
; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 126      ; 0        ; 0        ; 0        ;
+-----------------------------------------+-----------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                ;
+-----------------------------------------+-----------------------------------------+----------+----------+----------+----------+
; From Clock                              ; To Clock                                ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------------------+-----------------------------------------+----------+----------+----------+----------+
; CLK_312k5HZ[6]                          ; CLK_312k5HZ[6]                          ; 136      ; 0        ; 0        ; 0        ;
; CLKPLL_inst|altpll_component|pll|clk[0] ; CLK_312k5HZ[6]                          ; 16       ; 0        ; 0        ; 0        ;
; CLK_312k5HZ[6]                          ; CLKPLL_inst|altpll_component|pll|clk[0] ; 3        ; 3        ; 0        ; 0        ;
; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 35       ; 0        ; 0        ; 0        ;
; FIFO:FIFO_instant|clock                 ; CLKPLL_inst|altpll_component|pll|clk[0] ; 3        ; 1        ; 0        ; 0        ;
; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 2        ; 1        ; 0        ; 0        ;
; CLK_312k5HZ[6]                          ; FIFO:FIFO_instant|clock                 ; 96       ; 0        ; 0        ; 0        ;
; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock                 ; 35       ; 0        ; 0        ; 0        ;
; FIFO:FIFO_instant|clock                 ; FIFO:FIFO_instant|clock                 ; 13050    ; 0        ; 0        ; 0        ;
; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; FIFO:FIFO_instant|clock                 ; 1        ; 0        ; 0        ; 0        ;
; CLKPLL_inst|altpll_component|pll|clk[0] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 1        ; 0        ; 0        ; 0        ;
; FIFO:FIFO_instant|clock                 ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 17       ; 0        ; 0        ; 0        ;
; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] ; 126      ; 0        ; 0        ; 0        ;
+-----------------------------------------+-----------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------+
; Recovery Transfers                                                                                            ;
+-----------------------------------------+-------------------------+----------+----------+----------+----------+
; From Clock                              ; To Clock                ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------------------+-------------------------+----------+----------+----------+----------+
; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 31       ; 0        ; 0        ; 0        ;
+-----------------------------------------+-------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------+
; Removal Transfers                                                                                             ;
+-----------------------------------------+-------------------------+----------+----------+----------+----------+
; From Clock                              ; To Clock                ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------------------+-------------------------+----------+----------+----------+----------+
; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 31       ; 0        ; 0        ; 0        ;
+-----------------------------------------+-------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 4     ; 4    ;
; Unconstrained Input Port Paths  ; 4     ; 4    ;
; Unconstrained Output Ports      ; 62    ; 62   ;
; Unconstrained Output Port Paths ; 230   ; 230  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version
    Info: Processing started: Fri May 22 01:12:56 2015
Info: Command: quartus_sta check -c check
Info: qsta_default_script.tcl version: #1
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Critical Warning (332012): Synopsys Design Constraints File file not found: 'check.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained generated clocks found in the design. Calling "derive_pll_clocks -create_base_clocks"
Info (332110): Deriving PLL clocks
    Info (332110): create_clock -period 20.000 -waveform {0.000 10.000} -name iCLK_50 iCLK_50
    Info (332110): create_generated_clock -source {CLKPLL_inst|altpll_component|pll|inclk[0]} -divide_by 5 -multiply_by 4 -duty_cycle 50.00 -name {CLKPLL_inst|altpll_component|pll|clk[0]} {CLKPLL_inst|altpll_component|pll|clk[0]}
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLK_312k5HZ[6] CLK_312k5HZ[6]
    Info (332105): create_clock -period 1.000 -name FIFO:FIFO_instant|clock FIFO:FIFO_instant|clock
    Info (332105): create_clock -period 1.000 -name SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2]
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -5.121
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.121     -4956.210 FIFO:FIFO_instant|clock 
    Info (332119):    -2.145        -6.201 CLKPLL_inst|altpll_component|pll|clk[0] 
    Info (332119):    -1.619       -29.680 SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] 
    Info (332119):    -1.498       -14.432 CLK_312k5HZ[6] 
Info (332146): Worst-case hold slack is -1.303
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.303       -20.848 CLK_312k5HZ[6] 
    Info (332119):    -1.213        -1.213 SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] 
    Info (332119):    -1.186       -10.272 FIFO:FIFO_instant|clock 
    Info (332119):    -0.049        -0.057 CLKPLL_inst|altpll_component|pll|clk[0] 
Info (332146): Worst-case recovery slack is 0.965
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.965         0.000 FIFO:FIFO_instant|clock 
Info (332146): Worst-case removal slack is -1.212
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.212       -13.755 FIFO:FIFO_instant|clock 
Info (332146): Worst-case minimum pulse width slack is -1.627
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.627     -5722.912 FIFO:FIFO_instant|clock 
    Info (332119):    -0.500       -25.000 SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] 
    Info (332119):    -0.500       -16.000 CLK_312k5HZ[6] 
    Info (332119):    10.000         0.000 iCLK_50 
    Info (332119):    11.500         0.000 CLKPLL_inst|altpll_component|pll|clk[0] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -2.381
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.381     -1421.407 FIFO:FIFO_instant|clock 
    Info (332119):    -0.855        -2.493 CLKPLL_inst|altpll_component|pll|clk[0] 
    Info (332119):    -0.284        -3.307 SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] 
    Info (332119):    -0.165        -0.475 CLK_312k5HZ[6] 
Info (332146): Worst-case hold slack is -0.962
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.962        -0.962 SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] 
    Info (332119):    -0.954       -11.059 FIFO:FIFO_instant|clock 
    Info (332119):    -0.938       -15.008 CLK_312k5HZ[6] 
    Info (332119):    -0.030        -0.030 CLKPLL_inst|altpll_component|pll|clk[0] 
Info (332146): Worst-case recovery slack is 1.275
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.275         0.000 FIFO:FIFO_instant|clock 
Info (332146): Worst-case removal slack is -0.862
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.862       -15.836 FIFO:FIFO_instant|clock 
Info (332146): Worst-case minimum pulse width slack is -1.627
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.627     -5722.912 FIFO:FIFO_instant|clock 
    Info (332119):    -0.500       -25.000 SPI_MASTER_UC:mbed_instant|SPI_CLK_5[2] 
    Info (332119):    -0.500       -16.000 CLK_312k5HZ[6] 
    Info (332119):    10.000         0.000 iCLK_50 
    Info (332119):    11.500         0.000 CLKPLL_inst|altpll_component|pll|clk[0] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 465 megabytes
    Info: Processing ended: Fri May 22 01:12:59 2015
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:01


