TimeQuest Timing Analyzer report for top
Thu Oct 12 14:16:05 2017
Quartus II 64-Bit Version 14.0.0 Build 200 06/17/2014 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Fmax Summary
  6. Setup Summary
  7. Hold Summary
  8. Recovery Summary
  9. Removal Summary
 10. Minimum Pulse Width Summary
 11. Setup: 'clk'
 12. Setup: 'speed_select:speed_select|buad_clk_tx_reg'
 13. Setup: 'speed_select:speed_select|buad_clk_rx_reg'
 14. Setup: 'my_uart_tx:my_uart_tx|tx_complete_reg'
 15. Setup: 'my_uart_rx:my_uart_rx|rx_enable_reg'
 16. Hold: 'speed_select:speed_select|buad_clk_tx_reg'
 17. Hold: 'clk'
 18. Hold: 'speed_select:speed_select|buad_clk_rx_reg'
 19. Hold: 'my_uart_tx:my_uart_tx|tx_complete_reg'
 20. Hold: 'my_uart_rx:my_uart_rx|rx_enable_reg'
 21. Recovery: 'clk'
 22. Recovery: 'rs232_rx'
 23. Recovery: 'pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_start'
 24. Recovery: 'speed_select:speed_select|buad_clk_tx_reg'
 25. Recovery: 'my_uart_tx:my_uart_tx|tx_complete_reg'
 26. Recovery: 'speed_select:speed_select|buad_clk_rx_reg'
 27. Removal: 'speed_select:speed_select|buad_clk_rx_reg'
 28. Removal: 'pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_start'
 29. Removal: 'speed_select:speed_select|buad_clk_tx_reg'
 30. Removal: 'my_uart_tx:my_uart_tx|tx_complete_reg'
 31. Removal: 'clk'
 32. Removal: 'rs232_rx'
 33. Minimum Pulse Width: 'clk'
 34. Minimum Pulse Width: 'rs232_rx'
 35. Minimum Pulse Width: 'my_uart_rx:my_uart_rx|rx_enable_reg'
 36. Minimum Pulse Width: 'my_uart_tx:my_uart_tx|tx_complete_reg'
 37. Minimum Pulse Width: 'pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_start'
 38. Minimum Pulse Width: 'speed_select:speed_select|buad_clk_rx_reg'
 39. Minimum Pulse Width: 'speed_select:speed_select|buad_clk_tx_reg'
 40. Setup Times
 41. Hold Times
 42. Clock to Output Times
 43. Minimum Clock to Output Times
 44. Propagation Delay
 45. Minimum Propagation Delay
 46. Output Enable Times
 47. Minimum Output Enable Times
 48. Output Disable Times
 49. Minimum Output Disable Times
 50. Setup Transfers
 51. Hold Transfers
 52. Recovery Transfers
 53. Removal Transfers
 54. Report TCCS
 55. Report RSKM
 56. Unconstrained Paths
 57. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2014 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus II License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 14.0.0 Build 200 06/17/2014 SJ Web Edition ;
; Revision Name      ; top                                                ;
; Device Family      ; MAX II                                             ;
; Device Name        ; EPM570T100C5                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Slow Model                                         ;
; Rise/Fall Delays   ; Unavailable                                        ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                             ;
+--------------------------------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------------------------------------------------------+
; Clock Name                                                               ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                                                      ;
+--------------------------------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------------------------------------------------------+
; clk                                                                      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }                                                                      ;
; my_uart_rx:my_uart_rx|rx_enable_reg                                      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { my_uart_rx:my_uart_rx|rx_enable_reg }                                      ;
; my_uart_tx:my_uart_tx|tx_complete_reg                                    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { my_uart_tx:my_uart_tx|tx_complete_reg }                                    ;
; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_start ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_start } ;
; rs232_rx                                                                 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { rs232_rx }                                                                 ;
; speed_select:speed_select|buad_clk_rx_reg                                ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { speed_select:speed_select|buad_clk_rx_reg }                                ;
; speed_select:speed_select|buad_clk_tx_reg                                ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { speed_select:speed_select|buad_clk_tx_reg }                                ;
+--------------------------------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------+
; Fmax Summary                                                                    ;
+------------+-----------------+-------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                                ; Note ;
+------------+-----------------+-------------------------------------------+------+
; 60.81 MHz  ; 60.81 MHz       ; clk                                       ;      ;
; 73.34 MHz  ; 73.34 MHz       ; speed_select:speed_select|buad_clk_tx_reg ;      ;
; 88.06 MHz  ; 88.06 MHz       ; speed_select:speed_select|buad_clk_rx_reg ;      ;
; 281.37 MHz ; 281.37 MHz      ; my_uart_tx:my_uart_tx|tx_complete_reg     ;      ;
; 448.43 MHz ; 448.43 MHz      ; my_uart_rx:my_uart_rx|rx_enable_reg       ;      ;
+------------+-----------------+-------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------------------------------------------+
; Setup Summary                                                       ;
+-------------------------------------------+---------+---------------+
; Clock                                     ; Slack   ; End Point TNS ;
+-------------------------------------------+---------+---------------+
; clk                                       ; -15.444 ; -2803.535     ;
; speed_select:speed_select|buad_clk_tx_reg ; -6.318  ; -65.717       ;
; speed_select:speed_select|buad_clk_rx_reg ; -5.178  ; -86.447       ;
; my_uart_tx:my_uart_tx|tx_complete_reg     ; -2.554  ; -9.192        ;
; my_uart_rx:my_uart_rx|rx_enable_reg       ; -1.230  ; -1.230        ;
+-------------------------------------------+---------+---------------+


+--------------------------------------------------------------------+
; Hold Summary                                                       ;
+-------------------------------------------+--------+---------------+
; Clock                                     ; Slack  ; End Point TNS ;
+-------------------------------------------+--------+---------------+
; speed_select:speed_select|buad_clk_tx_reg ; -2.953 ; -2.953        ;
; clk                                       ; -2.398 ; -2.398        ;
; speed_select:speed_select|buad_clk_rx_reg ; -0.983 ; -8.056        ;
; my_uart_tx:my_uart_tx|tx_complete_reg     ; 0.903  ; 0.000         ;
; my_uart_rx:my_uart_rx|rx_enable_reg       ; 1.676  ; 0.000         ;
+-------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------+
; Recovery Summary                                                                                  ;
+--------------------------------------------------------------------------+--------+---------------+
; Clock                                                                    ; Slack  ; End Point TNS ;
+--------------------------------------------------------------------------+--------+---------------+
; clk                                                                      ; -4.998 ; -863.682      ;
; rs232_rx                                                                 ; -3.922 ; -3.922        ;
; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_start ; -3.778 ; -3.778        ;
; speed_select:speed_select|buad_clk_tx_reg                                ; -3.525 ; -13.048       ;
; my_uart_tx:my_uart_tx|tx_complete_reg                                    ; -2.665 ; -10.642       ;
; speed_select:speed_select|buad_clk_rx_reg                                ; 2.494  ; 0.000         ;
+--------------------------------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------+
; Removal Summary                                                                                   ;
+--------------------------------------------------------------------------+--------+---------------+
; Clock                                                                    ; Slack  ; End Point TNS ;
+--------------------------------------------------------------------------+--------+---------------+
; speed_select:speed_select|buad_clk_rx_reg                                ; -2.548 ; -2.548        ;
; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_start ; 0.892  ; 0.000         ;
; speed_select:speed_select|buad_clk_tx_reg                                ; 2.289  ; 0.000         ;
; my_uart_tx:my_uart_tx|tx_complete_reg                                    ; 3.102  ; 0.000         ;
; clk                                                                      ; 3.399  ; 0.000         ;
; rs232_rx                                                                 ; 4.368  ; 0.000         ;
+--------------------------------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------+
; Minimum Pulse Width Summary                                                                       ;
+--------------------------------------------------------------------------+--------+---------------+
; Clock                                                                    ; Slack  ; End Point TNS ;
+--------------------------------------------------------------------------+--------+---------------+
; clk                                                                      ; -2.289 ; -2.289        ;
; rs232_rx                                                                 ; -2.289 ; -2.289        ;
; my_uart_rx:my_uart_rx|rx_enable_reg                                      ; 0.234  ; 0.000         ;
; my_uart_tx:my_uart_tx|tx_complete_reg                                    ; 0.234  ; 0.000         ;
; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_start ; 0.234  ; 0.000         ;
; speed_select:speed_select|buad_clk_rx_reg                                ; 0.234  ; 0.000         ;
; speed_select:speed_select|buad_clk_tx_reg                                ; 0.234  ; 0.000         ;
+--------------------------------------------------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup: 'clk'                                                                                                                                                                ;
+---------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                    ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; -15.444 ; Rx_cmd[21]                                   ; linkFRT                                      ; clk          ; clk         ; 1.000        ; 0.000      ; 16.111     ;
; -15.398 ; Rx_cmd[21]                                   ; capture_rst                                  ; clk          ; clk         ; 1.000        ; 0.000      ; 16.065     ;
; -15.352 ; Rx_cmd[21]                                   ; linkGLO                                      ; clk          ; clk         ; 1.000        ; 0.000      ; 16.019     ;
; -15.269 ; Rx_cmd[19]                                   ; linkFRT                                      ; clk          ; clk         ; 1.000        ; 0.000      ; 15.936     ;
; -15.223 ; Rx_cmd[19]                                   ; capture_rst                                  ; clk          ; clk         ; 1.000        ; 0.000      ; 15.890     ;
; -15.177 ; Rx_cmd[19]                                   ; linkGLO                                      ; clk          ; clk         ; 1.000        ; 0.000      ; 15.844     ;
; -15.010 ; Rx_cmd[21]                                   ; linkSDC                                      ; clk          ; clk         ; 1.000        ; 0.000      ; 15.677     ;
; -14.925 ; Rx_cmd[21]                                   ; linkSBS                                      ; clk          ; clk         ; 1.000        ; 0.000      ; 15.592     ;
; -14.835 ; Rx_cmd[19]                                   ; linkSDC                                      ; clk          ; clk         ; 1.000        ; 0.000      ; 15.502     ;
; -14.834 ; Rx_cmd[7]                                    ; linkFRT                                      ; clk          ; clk         ; 1.000        ; 0.000      ; 15.501     ;
; -14.789 ; Rx_cmd[7]                                    ; capture_rst                                  ; clk          ; clk         ; 1.000        ; 0.000      ; 15.456     ;
; -14.775 ; Rx_cmd[21]                                   ; linkUTW                                      ; clk          ; clk         ; 1.000        ; 0.000      ; 15.442     ;
; -14.774 ; Rx_cmd[21]                                   ; linkSPI                                      ; clk          ; clk         ; 1.000        ; 0.000      ; 15.441     ;
; -14.763 ; Rx_cmd[21]                                   ; linkSMS                                      ; clk          ; clk         ; 1.000        ; 0.000      ; 15.430     ;
; -14.750 ; Rx_cmd[23]                                   ; linkFRT                                      ; clk          ; clk         ; 1.000        ; 0.000      ; 15.417     ;
; -14.750 ; Rx_cmd[19]                                   ; linkSBS                                      ; clk          ; clk         ; 1.000        ; 0.000      ; 15.417     ;
; -14.742 ; Rx_cmd[7]                                    ; linkGLO                                      ; clk          ; clk         ; 1.000        ; 0.000      ; 15.409     ;
; -14.722 ; Rx_cmd[10]                                   ; capture_rst                                  ; clk          ; clk         ; 1.000        ; 0.000      ; 15.389     ;
; -14.712 ; Rx_cmd[21]                                   ; linkGIN                                      ; clk          ; clk         ; 1.000        ; 0.000      ; 15.379     ;
; -14.704 ; Rx_cmd[23]                                   ; capture_rst                                  ; clk          ; clk         ; 1.000        ; 0.000      ; 15.371     ;
; -14.684 ; Rx_cmd[13]                                   ; linkFRT                                      ; clk          ; clk         ; 1.000        ; 0.000      ; 15.351     ;
; -14.658 ; Rx_cmd[23]                                   ; linkGLO                                      ; clk          ; clk         ; 1.000        ; 0.000      ; 15.325     ;
; -14.639 ; Rx_cmd[13]                                   ; capture_rst                                  ; clk          ; clk         ; 1.000        ; 0.000      ; 15.306     ;
; -14.600 ; Rx_cmd[19]                                   ; linkUTW                                      ; clk          ; clk         ; 1.000        ; 0.000      ; 15.267     ;
; -14.599 ; Rx_cmd[19]                                   ; linkSPI                                      ; clk          ; clk         ; 1.000        ; 0.000      ; 15.266     ;
; -14.592 ; Rx_cmd[13]                                   ; linkGLO                                      ; clk          ; clk         ; 1.000        ; 0.000      ; 15.259     ;
; -14.588 ; Rx_cmd[19]                                   ; linkSMS                                      ; clk          ; clk         ; 1.000        ; 0.000      ; 15.255     ;
; -14.564 ; pwm_capture:pwm_capture_instance|counter[13] ; pwm_capture:pwm_capture_instance|counter[1]  ; clk          ; clk         ; 1.000        ; 0.000      ; 15.231     ;
; -14.564 ; pwm_capture:pwm_capture_instance|counter[13] ; pwm_capture:pwm_capture_instance|counter[0]  ; clk          ; clk         ; 1.000        ; 0.000      ; 15.231     ;
; -14.564 ; pwm_capture:pwm_capture_instance|counter[13] ; pwm_capture:pwm_capture_instance|counter[5]  ; clk          ; clk         ; 1.000        ; 0.000      ; 15.231     ;
; -14.564 ; pwm_capture:pwm_capture_instance|counter[13] ; pwm_capture:pwm_capture_instance|counter[3]  ; clk          ; clk         ; 1.000        ; 0.000      ; 15.231     ;
; -14.564 ; pwm_capture:pwm_capture_instance|counter[13] ; pwm_capture:pwm_capture_instance|counter[4]  ; clk          ; clk         ; 1.000        ; 0.000      ; 15.231     ;
; -14.564 ; pwm_capture:pwm_capture_instance|counter[13] ; pwm_capture:pwm_capture_instance|counter[2]  ; clk          ; clk         ; 1.000        ; 0.000      ; 15.231     ;
; -14.559 ; Rx_cmd[21]                                   ; linkPMC                                      ; clk          ; clk         ; 1.000        ; 0.000      ; 15.226     ;
; -14.539 ; Rx_cmd[0]                                    ; capture_rst                                  ; clk          ; clk         ; 1.000        ; 0.000      ; 15.206     ;
; -14.537 ; Rx_cmd[19]                                   ; linkGIN                                      ; clk          ; clk         ; 1.000        ; 0.000      ; 15.204     ;
; -14.486 ; Rx_cmd[21]                                   ; linkCTM                                      ; clk          ; clk         ; 1.000        ; 0.000      ; 15.153     ;
; -14.465 ; Rx_cmd[21]                                   ; linkPPI                                      ; clk          ; clk         ; 1.000        ; 0.000      ; 15.132     ;
; -14.465 ; Rx_cmd[4]                                    ; capture_rst                                  ; clk          ; clk         ; 1.000        ; 0.000      ; 15.132     ;
; -14.400 ; Rx_cmd[7]                                    ; linkSDC                                      ; clk          ; clk         ; 1.000        ; 0.000      ; 15.067     ;
; -14.398 ; pwm_capture:pwm_capture_instance|counter[14] ; pwm_capture:pwm_capture_instance|counter[1]  ; clk          ; clk         ; 1.000        ; 0.000      ; 15.065     ;
; -14.398 ; pwm_capture:pwm_capture_instance|counter[14] ; pwm_capture:pwm_capture_instance|counter[0]  ; clk          ; clk         ; 1.000        ; 0.000      ; 15.065     ;
; -14.398 ; pwm_capture:pwm_capture_instance|counter[14] ; pwm_capture:pwm_capture_instance|counter[5]  ; clk          ; clk         ; 1.000        ; 0.000      ; 15.065     ;
; -14.398 ; pwm_capture:pwm_capture_instance|counter[14] ; pwm_capture:pwm_capture_instance|counter[3]  ; clk          ; clk         ; 1.000        ; 0.000      ; 15.065     ;
; -14.398 ; pwm_capture:pwm_capture_instance|counter[14] ; pwm_capture:pwm_capture_instance|counter[4]  ; clk          ; clk         ; 1.000        ; 0.000      ; 15.065     ;
; -14.398 ; pwm_capture:pwm_capture_instance|counter[14] ; pwm_capture:pwm_capture_instance|counter[2]  ; clk          ; clk         ; 1.000        ; 0.000      ; 15.065     ;
; -14.384 ; Rx_cmd[19]                                   ; linkPMC                                      ; clk          ; clk         ; 1.000        ; 0.000      ; 15.051     ;
; -14.336 ; Rx_cmd[21]                                   ; linkSSP                                      ; clk          ; clk         ; 1.000        ; 0.000      ; 15.003     ;
; -14.316 ; Rx_cmd[23]                                   ; linkSDC                                      ; clk          ; clk         ; 1.000        ; 0.000      ; 14.983     ;
; -14.315 ; Rx_cmd[7]                                    ; linkSBS                                      ; clk          ; clk         ; 1.000        ; 0.000      ; 14.982     ;
; -14.311 ; Rx_cmd[19]                                   ; linkCTM                                      ; clk          ; clk         ; 1.000        ; 0.000      ; 14.978     ;
; -14.290 ; Rx_cmd[19]                                   ; linkPPI                                      ; clk          ; clk         ; 1.000        ; 0.000      ; 14.957     ;
; -14.274 ; Rx_cmd[12]                                   ; capture_rst                                  ; clk          ; clk         ; 1.000        ; 0.000      ; 14.941     ;
; -14.251 ; Rx_cmd[21]                                   ; linkSHL                                      ; clk          ; clk         ; 1.000        ; 0.000      ; 14.918     ;
; -14.250 ; Rx_cmd[13]                                   ; linkSDC                                      ; clk          ; clk         ; 1.000        ; 0.000      ; 14.917     ;
; -14.231 ; Rx_cmd[23]                                   ; linkSBS                                      ; clk          ; clk         ; 1.000        ; 0.000      ; 14.898     ;
; -14.229 ; Rx_cmd[22]                                   ; linkFRT                                      ; clk          ; clk         ; 1.000        ; 0.000      ; 14.896     ;
; -14.215 ; pwm_capture:pwm_capture_instance|counter[15] ; pwm_capture:pwm_capture_instance|counter[1]  ; clk          ; clk         ; 1.000        ; 0.000      ; 14.882     ;
; -14.215 ; pwm_capture:pwm_capture_instance|counter[15] ; pwm_capture:pwm_capture_instance|counter[0]  ; clk          ; clk         ; 1.000        ; 0.000      ; 14.882     ;
; -14.215 ; pwm_capture:pwm_capture_instance|counter[15] ; pwm_capture:pwm_capture_instance|counter[5]  ; clk          ; clk         ; 1.000        ; 0.000      ; 14.882     ;
; -14.215 ; pwm_capture:pwm_capture_instance|counter[15] ; pwm_capture:pwm_capture_instance|counter[3]  ; clk          ; clk         ; 1.000        ; 0.000      ; 14.882     ;
; -14.215 ; pwm_capture:pwm_capture_instance|counter[15] ; pwm_capture:pwm_capture_instance|counter[4]  ; clk          ; clk         ; 1.000        ; 0.000      ; 14.882     ;
; -14.215 ; pwm_capture:pwm_capture_instance|counter[15] ; pwm_capture:pwm_capture_instance|counter[2]  ; clk          ; clk         ; 1.000        ; 0.000      ; 14.882     ;
; -14.186 ; Rx_cmd[21]                                   ; linkPMB                                      ; clk          ; clk         ; 1.000        ; 0.000      ; 14.853     ;
; -14.183 ; Rx_cmd[22]                                   ; capture_rst                                  ; clk          ; clk         ; 1.000        ; 0.000      ; 14.850     ;
; -14.165 ; Rx_cmd[7]                                    ; linkUTW                                      ; clk          ; clk         ; 1.000        ; 0.000      ; 14.832     ;
; -14.165 ; Rx_cmd[13]                                   ; linkSBS                                      ; clk          ; clk         ; 1.000        ; 0.000      ; 14.832     ;
; -14.164 ; Rx_cmd[7]                                    ; linkSPI                                      ; clk          ; clk         ; 1.000        ; 0.000      ; 14.831     ;
; -14.161 ; Rx_cmd[19]                                   ; linkSSP                                      ; clk          ; clk         ; 1.000        ; 0.000      ; 14.828     ;
; -14.153 ; Rx_cmd[7]                                    ; linkSMS                                      ; clk          ; clk         ; 1.000        ; 0.000      ; 14.820     ;
; -14.152 ; Rx_cmd[11]                                   ; capture_rst                                  ; clk          ; clk         ; 1.000        ; 0.000      ; 14.819     ;
; -14.137 ; Rx_cmd[22]                                   ; linkGLO                                      ; clk          ; clk         ; 1.000        ; 0.000      ; 14.804     ;
; -14.136 ; Rx_cmd[15]                                   ; linkFRT                                      ; clk          ; clk         ; 1.000        ; 0.000      ; 14.803     ;
; -14.111 ; Rx_cmd[1]                                    ; capture_rst                                  ; clk          ; clk         ; 1.000        ; 0.000      ; 14.778     ;
; -14.103 ; Rx_cmd[7]                                    ; linkGIN                                      ; clk          ; clk         ; 1.000        ; 0.000      ; 14.770     ;
; -14.091 ; Rx_cmd[15]                                   ; capture_rst                                  ; clk          ; clk         ; 1.000        ; 0.000      ; 14.758     ;
; -14.090 ; pwm_capture:pwm_capture_instance|counter[12] ; pwm_capture:pwm_capture_instance|counter[1]  ; clk          ; clk         ; 1.000        ; 0.000      ; 14.757     ;
; -14.090 ; pwm_capture:pwm_capture_instance|counter[12] ; pwm_capture:pwm_capture_instance|counter[0]  ; clk          ; clk         ; 1.000        ; 0.000      ; 14.757     ;
; -14.090 ; pwm_capture:pwm_capture_instance|counter[12] ; pwm_capture:pwm_capture_instance|counter[5]  ; clk          ; clk         ; 1.000        ; 0.000      ; 14.757     ;
; -14.090 ; pwm_capture:pwm_capture_instance|counter[12] ; pwm_capture:pwm_capture_instance|counter[3]  ; clk          ; clk         ; 1.000        ; 0.000      ; 14.757     ;
; -14.090 ; pwm_capture:pwm_capture_instance|counter[12] ; pwm_capture:pwm_capture_instance|counter[4]  ; clk          ; clk         ; 1.000        ; 0.000      ; 14.757     ;
; -14.090 ; pwm_capture:pwm_capture_instance|counter[12] ; pwm_capture:pwm_capture_instance|counter[2]  ; clk          ; clk         ; 1.000        ; 0.000      ; 14.757     ;
; -14.081 ; Rx_cmd[23]                                   ; linkUTW                                      ; clk          ; clk         ; 1.000        ; 0.000      ; 14.748     ;
; -14.080 ; Rx_cmd[23]                                   ; linkSPI                                      ; clk          ; clk         ; 1.000        ; 0.000      ; 14.747     ;
; -14.076 ; Rx_cmd[19]                                   ; linkSHL                                      ; clk          ; clk         ; 1.000        ; 0.000      ; 14.743     ;
; -14.069 ; Rx_cmd[23]                                   ; linkSMS                                      ; clk          ; clk         ; 1.000        ; 0.000      ; 14.736     ;
; -14.044 ; Rx_cmd[15]                                   ; linkGLO                                      ; clk          ; clk         ; 1.000        ; 0.000      ; 14.711     ;
; -14.036 ; Rx_cmd[10]                                   ; linkGIN                                      ; clk          ; clk         ; 1.000        ; 0.000      ; 14.703     ;
; -14.027 ; Rx_cmd[21]                                   ; led~reg0                                     ; clk          ; clk         ; 1.000        ; 0.000      ; 14.694     ;
; -14.018 ; Rx_cmd[23]                                   ; linkGIN                                      ; clk          ; clk         ; 1.000        ; 0.000      ; 14.685     ;
; -14.015 ; Rx_cmd[13]                                   ; linkUTW                                      ; clk          ; clk         ; 1.000        ; 0.000      ; 14.682     ;
; -14.014 ; Rx_cmd[13]                                   ; linkSPI                                      ; clk          ; clk         ; 1.000        ; 0.000      ; 14.681     ;
; -14.011 ; Rx_cmd[19]                                   ; linkPMB                                      ; clk          ; clk         ; 1.000        ; 0.000      ; 14.678     ;
; -14.003 ; Rx_cmd[13]                                   ; linkSMS                                      ; clk          ; clk         ; 1.000        ; 0.000      ; 14.670     ;
; -13.994 ; Rx_cmd[12]                                   ; linkFRT                                      ; clk          ; clk         ; 1.000        ; 0.000      ; 14.661     ;
; -13.964 ; pwm_capture:pwm_capture_instance|counter[13] ; pwm_capture:pwm_capture_instance|counter[31] ; clk          ; clk         ; 1.000        ; 0.000      ; 14.631     ;
; -13.964 ; pwm_capture:pwm_capture_instance|counter[13] ; pwm_capture:pwm_capture_instance|counter[30] ; clk          ; clk         ; 1.000        ; 0.000      ; 14.631     ;
; -13.964 ; pwm_capture:pwm_capture_instance|counter[13] ; pwm_capture:pwm_capture_instance|counter[27] ; clk          ; clk         ; 1.000        ; 0.000      ; 14.631     ;
; -13.964 ; pwm_capture:pwm_capture_instance|counter[13] ; pwm_capture:pwm_capture_instance|counter[28] ; clk          ; clk         ; 1.000        ; 0.000      ; 14.631     ;
; -13.964 ; pwm_capture:pwm_capture_instance|counter[13] ; pwm_capture:pwm_capture_instance|counter[26] ; clk          ; clk         ; 1.000        ; 0.000      ; 14.631     ;
+---------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup: 'speed_select:speed_select|buad_clk_tx_reg'                                                                                                                                                                                                                ;
+--------+---------------------------------------------------------------------------------+---------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                       ; To Node                               ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------+---------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; -6.318 ; my_uart_tx:my_uart_tx|tx_count[0]                                               ; my_uart_tx:my_uart_tx|uart_tx_reg     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 0.000      ; 6.485      ;
; -6.240 ; my_uart_tx:my_uart_tx|tx_data_reg[2]                                            ; my_uart_tx:my_uart_tx|uart_tx_reg     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 1.000        ; 0.000      ; 6.907      ;
; -6.224 ; my_uart_tx:my_uart_tx|tx_data_reg[5]                                            ; my_uart_tx:my_uart_tx|uart_tx_reg     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 1.000        ; 0.000      ; 6.891      ;
; -5.958 ; my_uart_tx:my_uart_tx|tx_count[1]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[7]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 0.000      ; 6.125      ;
; -5.958 ; my_uart_tx:my_uart_tx|tx_count[1]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[1]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 0.000      ; 6.125      ;
; -5.958 ; my_uart_tx:my_uart_tx|tx_count[1]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[0]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 0.000      ; 6.125      ;
; -5.946 ; my_uart_tx:my_uart_tx|tx_count[1]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[3]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 0.000      ; 6.113      ;
; -5.946 ; my_uart_tx:my_uart_tx|tx_count[1]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[4]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 0.000      ; 6.113      ;
; -5.753 ; my_uart_tx:my_uart_tx|tx_count[1]                                               ; my_uart_tx:my_uart_tx|uart_tx_reg     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 0.000      ; 5.920      ;
; -5.553 ; my_uart_tx:my_uart_tx|tx_count[1]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[5]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 0.000      ; 5.720      ;
; -5.553 ; my_uart_tx:my_uart_tx|tx_count[1]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[2]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 0.000      ; 5.720      ;
; -5.474 ; my_uart_tx:my_uart_tx|tx_data_reg[6]                                            ; my_uart_tx:my_uart_tx|uart_tx_reg     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 1.000        ; 0.000      ; 6.141      ;
; -5.461 ; my_uart_tx:my_uart_tx|tx_count[0]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[7]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 0.000      ; 5.628      ;
; -5.461 ; my_uart_tx:my_uart_tx|tx_count[0]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[1]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 0.000      ; 5.628      ;
; -5.461 ; my_uart_tx:my_uart_tx|tx_count[0]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[0]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 0.000      ; 5.628      ;
; -5.449 ; my_uart_tx:my_uart_tx|tx_count[0]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[3]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 0.000      ; 5.616      ;
; -5.449 ; my_uart_tx:my_uart_tx|tx_count[0]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[4]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 0.000      ; 5.616      ;
; -5.365 ; my_uart_tx:my_uart_tx|tx_count[1]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[6]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 0.000      ; 5.532      ;
; -5.255 ; my_uart_tx:my_uart_tx|tx_count[3]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[7]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 0.000      ; 5.422      ;
; -5.255 ; my_uart_tx:my_uart_tx|tx_count[3]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[1]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 0.000      ; 5.422      ;
; -5.255 ; my_uart_tx:my_uart_tx|tx_count[3]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[0]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 0.000      ; 5.422      ;
; -5.243 ; my_uart_tx:my_uart_tx|tx_count[3]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[3]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 0.000      ; 5.410      ;
; -5.243 ; my_uart_tx:my_uart_tx|tx_count[3]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[4]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 0.000      ; 5.410      ;
; -5.159 ; my_uart_tx:my_uart_tx|tx_count[3]                                               ; my_uart_tx:my_uart_tx|uart_tx_reg     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 0.000      ; 5.326      ;
; -5.056 ; my_uart_tx:my_uart_tx|tx_count[0]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[5]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 0.000      ; 5.223      ;
; -5.056 ; my_uart_tx:my_uart_tx|tx_count[0]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[2]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 0.000      ; 5.223      ;
; -4.905 ; my_uart_tx:my_uart_tx|tx_count[2]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[7]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 0.000      ; 5.072      ;
; -4.905 ; my_uart_tx:my_uart_tx|tx_count[2]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[1]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 0.000      ; 5.072      ;
; -4.905 ; my_uart_tx:my_uart_tx|tx_count[2]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[0]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 0.000      ; 5.072      ;
; -4.893 ; my_uart_tx:my_uart_tx|tx_count[2]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[3]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 0.000      ; 5.060      ;
; -4.893 ; my_uart_tx:my_uart_tx|tx_count[2]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[4]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 0.000      ; 5.060      ;
; -4.868 ; my_uart_tx:my_uart_tx|tx_count[0]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[6]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 0.000      ; 5.035      ;
; -4.857 ; my_uart_tx:my_uart_tx|tx_data_reg[0]                                            ; my_uart_tx:my_uart_tx|uart_tx_reg     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 1.000        ; 0.000      ; 5.524      ;
; -4.850 ; my_uart_tx:my_uart_tx|tx_count[3]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[5]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 0.000      ; 5.017      ;
; -4.850 ; my_uart_tx:my_uart_tx|tx_count[3]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[2]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 0.000      ; 5.017      ;
; -4.662 ; my_uart_tx:my_uart_tx|tx_count[3]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[6]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 0.000      ; 4.829      ;
; -4.500 ; my_uart_tx:my_uart_tx|tx_count[2]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[5]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 0.000      ; 4.667      ;
; -4.500 ; my_uart_tx:my_uart_tx|tx_count[2]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[2]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 0.000      ; 4.667      ;
; -4.324 ; my_uart_tx:my_uart_tx|tx_count[2]                                               ; my_uart_tx:my_uart_tx|uart_tx_reg     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 0.000      ; 4.491      ;
; -4.312 ; my_uart_tx:my_uart_tx|tx_count[2]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[6]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 0.000      ; 4.479      ;
; -3.642 ; my_uart_tx:my_uart_tx|tx_data_reg[1]                                            ; my_uart_tx:my_uart_tx|uart_tx_reg     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 1.000        ; 0.000      ; 4.309      ;
; -3.384 ; my_uart_tx:my_uart_tx|tx_data_reg[4]                                            ; my_uart_tx:my_uart_tx|uart_tx_reg     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 1.000        ; 0.000      ; 4.051      ;
; -3.158 ; my_uart_tx:my_uart_tx|tx_data_reg[7]                                            ; my_uart_tx:my_uart_tx|uart_tx_reg     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 1.000        ; 0.000      ; 3.825      ;
; -2.879 ; my_uart_tx:my_uart_tx|tx_data_reg[3]                                            ; my_uart_tx:my_uart_tx|uart_tx_reg     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 1.000        ; 0.000      ; 3.546      ;
; -2.657 ; my_uart_tx:my_uart_tx|tx_count[1]                                               ; my_uart_tx:my_uart_tx|tx_complete_reg ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 0.000      ; 2.824      ;
; -2.379 ; my_uart_tx:my_uart_tx|tx_count[3]                                               ; my_uart_tx:my_uart_tx|tx_complete_reg ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 0.000      ; 2.546      ;
; -2.318 ; my_uart_tx:my_uart_tx|tx_count[2]                                               ; my_uart_tx:my_uart_tx|tx_complete_reg ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 0.000      ; 2.485      ;
; -2.276 ; my_uart_tx:my_uart_tx|tx_count[1]                                               ; my_uart_tx:my_uart_tx|uart_tx_reg~en  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 0.000      ; 2.443      ;
; -2.241 ; my_uart_tx:my_uart_tx|tx_count[1]                                               ; my_uart_tx:my_uart_tx|tx_count[2]     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 1.000        ; 0.000      ; 2.908      ;
; -2.231 ; my_uart_tx:my_uart_tx|tx_count[1]                                               ; my_uart_tx:my_uart_tx|tx_count[1]     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 1.000        ; 0.000      ; 2.898      ;
; -2.190 ; my_uart_tx:my_uart_tx|tx_count[3]                                               ; my_uart_tx:my_uart_tx|tx_count[2]     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 1.000        ; 0.000      ; 2.857      ;
; -2.090 ; my_uart_tx:my_uart_tx|tx_count[0]                                               ; my_uart_tx:my_uart_tx|tx_complete_reg ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 0.000      ; 2.257      ;
; -2.063 ; my_uart_tx:my_uart_tx|tx_count[3]                                               ; my_uart_tx:my_uart_tx|uart_tx_reg~en  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 0.000      ; 2.230      ;
; -1.887 ; my_uart_tx:my_uart_tx|tx_count[3]                                               ; my_uart_tx:my_uart_tx|tx_count[0]     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 1.000        ; 0.000      ; 2.554      ;
; -1.870 ; my_uart_tx:my_uart_tx|tx_count[3]                                               ; my_uart_tx:my_uart_tx|tx_count[3]     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 1.000        ; 0.000      ; 2.537      ;
; -1.805 ; my_uart_tx:my_uart_tx|tx_count[2]                                               ; my_uart_tx:my_uart_tx|uart_tx_reg~en  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 0.000      ; 1.972      ;
; -1.802 ; my_uart_tx:my_uart_tx|tx_count[0]                                               ; my_uart_tx:my_uart_tx|tx_count[1]     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 1.000        ; 0.000      ; 2.469      ;
; -1.777 ; my_uart_tx:my_uart_tx|tx_count[1]                                               ; my_uart_tx:my_uart_tx|tx_count[0]     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 1.000        ; 0.000      ; 2.444      ;
; -1.768 ; my_uart_tx:my_uart_tx|tx_count[2]                                               ; my_uart_tx:my_uart_tx|tx_count[2]     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 1.000        ; 0.000      ; 2.435      ;
; -1.762 ; my_uart_tx:my_uart_tx|tx_count[1]                                               ; my_uart_tx:my_uart_tx|tx_count[3]     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 1.000        ; 0.000      ; 2.429      ;
; -1.594 ; my_uart_tx:my_uart_tx|tx_count[0]                                               ; my_uart_tx:my_uart_tx|tx_count[3]     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 1.000        ; 0.000      ; 2.261      ;
; -1.578 ; my_uart_tx:my_uart_tx|tx_count[0]                                               ; my_uart_tx:my_uart_tx|tx_count[2]     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 1.000        ; 0.000      ; 2.245      ;
; -1.563 ; my_uart_tx:my_uart_tx|tx_count[0]                                               ; my_uart_tx:my_uart_tx|tx_count[0]     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 1.000        ; 0.000      ; 2.230      ;
; -1.546 ; my_uart_tx:my_uart_tx|tx_count[3]                                               ; my_uart_tx:my_uart_tx|tx_count[1]     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 1.000        ; 0.000      ; 2.213      ;
; -1.314 ; my_uart_tx:my_uart_tx|tx_count[2]                                               ; my_uart_tx:my_uart_tx|tx_count[3]     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 1.000        ; 0.000      ; 1.981      ;
; -1.306 ; my_uart_tx:my_uart_tx|tx_count[2]                                               ; my_uart_tx:my_uart_tx|tx_count[0]     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 1.000        ; 0.000      ; 1.973      ;
; -0.392 ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_data[5]~reg0 ; my_uart_tx:my_uart_tx|tx_data_reg[5]  ; clk                                       ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 1.064      ; 1.623      ;
; -0.387 ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_data[2]~reg0 ; my_uart_tx:my_uart_tx|tx_data_reg[2]  ; clk                                       ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 1.064      ; 1.618      ;
; -0.387 ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_data[1]~reg0 ; my_uart_tx:my_uart_tx|tx_data_reg[1]  ; clk                                       ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 1.064      ; 1.618      ;
; -0.383 ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_data[3]~reg0 ; my_uart_tx:my_uart_tx|tx_data_reg[3]  ; clk                                       ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 1.064      ; 1.614      ;
; -0.381 ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_data[0]~reg0 ; my_uart_tx:my_uart_tx|tx_data_reg[0]  ; clk                                       ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 1.064      ; 1.612      ;
; -0.379 ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_data[6]~reg0 ; my_uart_tx:my_uart_tx|tx_data_reg[6]  ; clk                                       ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 1.064      ; 1.610      ;
; -0.376 ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_data[7]~reg0 ; my_uart_tx:my_uart_tx|tx_data_reg[7]  ; clk                                       ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 1.064      ; 1.607      ;
; -0.365 ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_data[4]~reg0 ; my_uart_tx:my_uart_tx|tx_data_reg[4]  ; clk                                       ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 1.064      ; 1.596      ;
; 2.899  ; my_uart_tx:my_uart_tx|tx_complete_reg                                           ; my_uart_tx:my_uart_tx|tx_complete_reg ; my_uart_tx:my_uart_tx|tx_complete_reg     ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 4.745      ; 2.389      ;
; 3.399  ; my_uart_tx:my_uart_tx|tx_complete_reg                                           ; my_uart_tx:my_uart_tx|tx_complete_reg ; my_uart_tx:my_uart_tx|tx_complete_reg     ; speed_select:speed_select|buad_clk_tx_reg ; 1.000        ; 4.745      ; 2.389      ;
+--------+---------------------------------------------------------------------------------+---------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup: 'speed_select:speed_select|buad_clk_rx_reg'                                                                                                                                                                      ;
+--------+---------------------------------------+---------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                               ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+---------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; -5.178 ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_data_temp[0] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 5.345      ;
; -5.145 ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_data_temp[6] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 5.312      ;
; -5.124 ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_data_temp[0] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 5.291      ;
; -4.796 ; my_uart_rx:my_uart_rx|rx_data_temp[0] ; my_uart_rx:my_uart_rx|rx_data_temp[0] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 5.463      ;
; -4.695 ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_temp[0] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.862      ;
; -4.655 ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_data_temp[1] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.822      ;
; -4.653 ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_temp[6] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.820      ;
; -4.651 ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_data_temp[4] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.818      ;
; -4.651 ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_data_temp[2] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.818      ;
; -4.601 ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_data_temp[1] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.768      ;
; -4.575 ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_data_reg[2]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.742      ;
; -4.575 ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_data_reg[7]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.742      ;
; -4.575 ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_data_reg[6]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.742      ;
; -4.575 ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_data_reg[1]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.742      ;
; -4.575 ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_data_reg[4]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.742      ;
; -4.575 ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_data_reg[3]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.742      ;
; -4.575 ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_data_reg[5]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.742      ;
; -4.575 ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_data_reg[0]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.742      ;
; -4.543 ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_data_temp[4] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.710      ;
; -4.543 ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_data_temp[2] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.710      ;
; -4.534 ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_data_temp[5] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.701      ;
; -4.534 ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_data_temp[3] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.701      ;
; -4.521 ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_data_temp[6] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.688      ;
; -4.521 ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_data_reg[2]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.688      ;
; -4.521 ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_data_reg[7]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.688      ;
; -4.521 ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_data_reg[6]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.688      ;
; -4.521 ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_data_reg[1]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.688      ;
; -4.521 ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_data_reg[4]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.688      ;
; -4.521 ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_data_reg[3]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.688      ;
; -4.521 ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_data_reg[5]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.688      ;
; -4.521 ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_data_reg[0]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.688      ;
; -4.518 ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_data_temp[7] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.685      ;
; -4.509 ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_reg[2]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.676      ;
; -4.509 ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_reg[7]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.676      ;
; -4.509 ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_reg[6]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.676      ;
; -4.509 ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_reg[1]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.676      ;
; -4.509 ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_reg[4]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.676      ;
; -4.509 ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_reg[3]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.676      ;
; -4.509 ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_reg[5]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.676      ;
; -4.509 ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_reg[0]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.676      ;
; -4.507 ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_temp[6] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.674      ;
; -4.504 ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_temp[7] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.671      ;
; -4.489 ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_temp[0] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.656      ;
; -4.427 ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_data_temp[7] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.594      ;
; -4.392 ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_complete_reg ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.559      ;
; -4.349 ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_temp[5] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.516      ;
; -4.349 ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_temp[3] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.516      ;
; -4.338 ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_complete_reg ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.505      ;
; -4.253 ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_temp[4] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.420      ;
; -4.224 ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_temp[1] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.391      ;
; -4.222 ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_temp[5] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.389      ;
; -4.195 ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_temp[3] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.362      ;
; -4.157 ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_temp[4] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.324      ;
; -4.157 ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_temp[2] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.324      ;
; -4.152 ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_temp[2] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.319      ;
; -4.099 ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_reg[2]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.266      ;
; -4.099 ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_reg[7]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.266      ;
; -4.099 ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_reg[6]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.266      ;
; -4.099 ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_reg[1]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.266      ;
; -4.099 ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_reg[4]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.266      ;
; -4.099 ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_reg[3]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.266      ;
; -4.099 ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_reg[5]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.266      ;
; -4.099 ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_reg[0]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.266      ;
; -4.094 ; my_uart_rx:my_uart_rx|rx_data_temp[4] ; my_uart_rx:my_uart_rx|rx_data_temp[4] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 4.761      ;
; -4.006 ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_data_temp[3] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.173      ;
; -3.816 ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_data_temp[5] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 3.983      ;
; -3.806 ; my_uart_rx:my_uart_rx|rx_data_temp[6] ; my_uart_rx:my_uart_rx|rx_data_temp[6] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 4.473      ;
; -3.415 ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_temp[7] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 3.582      ;
; -3.139 ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_temp[1] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 3.306      ;
; -2.758 ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_complete_reg ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 2.925      ;
; -2.698 ; my_uart_rx:my_uart_rx|rx_data_temp[5] ; my_uart_rx:my_uart_rx|rx_data_temp[5] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 3.365      ;
; -2.579 ; my_uart_rx:my_uart_rx|rx_data_temp[2] ; my_uart_rx:my_uart_rx|rx_data_reg[2]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 3.246      ;
; -2.485 ; my_uart_rx:my_uart_rx|rx_data_temp[5] ; my_uart_rx:my_uart_rx|rx_data_reg[5]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 3.152      ;
; -2.207 ; my_uart_rx:my_uart_rx|rx_data_temp[1] ; my_uart_rx:my_uart_rx|rx_data_temp[1] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 2.874      ;
; -2.190 ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_complete_reg ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 2.357      ;
; -2.067 ; my_uart_rx:my_uart_rx|rx_complete_reg ; my_uart_rx:my_uart_rx|rx_complete_reg ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 2.734      ;
; -2.054 ; my_uart_rx:my_uart_rx|rx_data_temp[7] ; my_uart_rx:my_uart_rx|rx_data_reg[7]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 2.721      ;
; -1.962 ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_count[3]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 2.629      ;
; -1.948 ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_count[2]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 2.615      ;
; -1.905 ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_count[0]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 2.572      ;
; -1.803 ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_count[0]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 2.470      ;
; -1.802 ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_count[2]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 2.469      ;
; -1.789 ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_count[3]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 2.456      ;
; -1.774 ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_count[1]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 2.441      ;
; -1.766 ; my_uart_rx:my_uart_rx|rx_data_temp[3] ; my_uart_rx:my_uart_rx|rx_data_temp[3] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 2.433      ;
; -1.742 ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_count[0]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 2.409      ;
; -1.742 ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_count[2]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 2.409      ;
; -1.739 ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_count[1]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 2.406      ;
; -1.735 ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_count[3]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 2.402      ;
; -1.681 ; my_uart_rx:my_uart_rx|rx_data_temp[7] ; my_uart_rx:my_uart_rx|rx_data_temp[7] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 2.348      ;
; -1.666 ; my_uart_rx:my_uart_rx|rx_data_temp[6] ; my_uart_rx:my_uart_rx|rx_data_reg[6]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 2.333      ;
; -1.628 ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_count[1]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 2.295      ;
; -1.602 ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_count[0]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 2.269      ;
; -1.592 ; my_uart_rx:my_uart_rx|rx_data_temp[4] ; my_uart_rx:my_uart_rx|rx_data_reg[4]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 2.259      ;
; -1.590 ; my_uart_rx:my_uart_rx|rx_data_temp[1] ; my_uart_rx:my_uart_rx|rx_data_reg[1]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 2.257      ;
; -1.587 ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_count[3]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 2.254      ;
; -1.582 ; my_uart_rx:my_uart_rx|rx_data_temp[0] ; my_uart_rx:my_uart_rx|rx_data_reg[0]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 2.249      ;
; -1.568 ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_count[2]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 2.235      ;
; -1.521 ; my_uart_rx:my_uart_rx|rx_data_temp[2] ; my_uart_rx:my_uart_rx|rx_data_temp[2] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 2.188      ;
; -1.385 ; my_uart_rx:my_uart_rx|rx_data_temp[3] ; my_uart_rx:my_uart_rx|rx_data_reg[3]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 2.052      ;
+--------+---------------------------------------+---------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup: 'my_uart_tx:my_uart_tx|tx_complete_reg'                                                                                                                                                                                                                                              ;
+--------+-----------------------------------------------------------------------------+-----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                   ; To Node                                                                     ; Launch Clock                          ; Latch Clock                           ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------+-----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; -2.554 ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[0] ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_end      ; my_uart_tx:my_uart_tx|tx_complete_reg ; my_uart_tx:my_uart_tx|tx_complete_reg ; 1.000        ; 0.000      ; 3.221      ;
; -2.423 ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[2] ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_end      ; my_uart_tx:my_uart_tx|tx_complete_reg ; my_uart_tx:my_uart_tx|tx_complete_reg ; 1.000        ; 0.000      ; 3.090      ;
; -2.242 ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[2] ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[0] ; my_uart_tx:my_uart_tx|tx_complete_reg ; my_uart_tx:my_uart_tx|tx_complete_reg ; 1.000        ; 0.000      ; 2.909      ;
; -2.236 ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[2] ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[1] ; my_uart_tx:my_uart_tx|tx_complete_reg ; my_uart_tx:my_uart_tx|tx_complete_reg ; 1.000        ; 0.000      ; 2.903      ;
; -2.168 ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[1] ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_end      ; my_uart_tx:my_uart_tx|tx_complete_reg ; my_uart_tx:my_uart_tx|tx_complete_reg ; 1.000        ; 0.000      ; 2.835      ;
; -2.160 ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[0] ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[2] ; my_uart_tx:my_uart_tx|tx_complete_reg ; my_uart_tx:my_uart_tx|tx_complete_reg ; 1.000        ; 0.000      ; 2.827      ;
; -1.846 ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_end      ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_end      ; my_uart_tx:my_uart_tx|tx_complete_reg ; my_uart_tx:my_uart_tx|tx_complete_reg ; 1.000        ; 0.000      ; 2.513      ;
; -1.814 ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[0] ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[1] ; my_uart_tx:my_uart_tx|tx_complete_reg ; my_uart_tx:my_uart_tx|tx_complete_reg ; 1.000        ; 0.000      ; 2.481      ;
; -1.809 ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[0] ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[0] ; my_uart_tx:my_uart_tx|tx_complete_reg ; my_uart_tx:my_uart_tx|tx_complete_reg ; 1.000        ; 0.000      ; 2.476      ;
; -1.785 ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[2] ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[2] ; my_uart_tx:my_uart_tx|tx_complete_reg ; my_uart_tx:my_uart_tx|tx_complete_reg ; 1.000        ; 0.000      ; 2.452      ;
; -1.653 ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[1] ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[2] ; my_uart_tx:my_uart_tx|tx_complete_reg ; my_uart_tx:my_uart_tx|tx_complete_reg ; 1.000        ; 0.000      ; 2.320      ;
; -1.614 ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[1] ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[0] ; my_uart_tx:my_uart_tx|tx_complete_reg ; my_uart_tx:my_uart_tx|tx_complete_reg ; 1.000        ; 0.000      ; 2.281      ;
; -1.599 ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[1] ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[1] ; my_uart_tx:my_uart_tx|tx_complete_reg ; my_uart_tx:my_uart_tx|tx_complete_reg ; 1.000        ; 0.000      ; 2.266      ;
; -1.247 ; pwm_capture:pwm_capture_instance|ready                                      ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_end      ; clk                                   ; my_uart_tx:my_uart_tx|tx_complete_reg ; 0.500        ; 1.516      ; 2.930      ;
; -0.609 ; pwm_capture:pwm_capture_instance|ready                                      ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[0] ; clk                                   ; my_uart_tx:my_uart_tx|tx_complete_reg ; 0.500        ; 1.516      ; 2.292      ;
; -0.608 ; pwm_capture:pwm_capture_instance|ready                                      ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[1] ; clk                                   ; my_uart_tx:my_uart_tx|tx_complete_reg ; 0.500        ; 1.516      ; 2.291      ;
; -0.457 ; pwm_capture:pwm_capture_instance|ready                                      ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[2] ; clk                                   ; my_uart_tx:my_uart_tx|tx_complete_reg ; 0.500        ; 1.516      ; 2.140      ;
+--------+-----------------------------------------------------------------------------+-----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup: 'my_uart_rx:my_uart_rx|rx_enable_reg'                                                                                                       ;
+--------+-----------+----------+-------------------------------------+-------------------------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node  ; Launch Clock                        ; Latch Clock                         ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------+-------------------------------------+-------------------------------------+--------------+------------+------------+
; -1.230 ; flag_reg  ; flag_reg ; my_uart_rx:my_uart_rx|rx_enable_reg ; my_uart_rx:my_uart_rx|rx_enable_reg ; 1.000        ; 0.000      ; 1.897      ;
+--------+-----------+----------+-------------------------------------+-------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold: 'speed_select:speed_select|buad_clk_tx_reg'                                                                                                                                                                                                                 ;
+--------+---------------------------------------------------------------------------------+---------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                       ; To Node                               ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------+---------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; -2.953 ; my_uart_tx:my_uart_tx|tx_complete_reg                                           ; my_uart_tx:my_uart_tx|tx_complete_reg ; my_uart_tx:my_uart_tx|tx_complete_reg     ; speed_select:speed_select|buad_clk_tx_reg ; 0.000        ; 4.745      ; 2.389      ;
; -2.453 ; my_uart_tx:my_uart_tx|tx_complete_reg                                           ; my_uart_tx:my_uart_tx|tx_complete_reg ; my_uart_tx:my_uart_tx|tx_complete_reg     ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 4.745      ; 2.389      ;
; 0.811  ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_data[4]~reg0 ; my_uart_tx:my_uart_tx|tx_data_reg[4]  ; clk                                       ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 1.064      ; 1.596      ;
; 0.822  ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_data[7]~reg0 ; my_uart_tx:my_uart_tx|tx_data_reg[7]  ; clk                                       ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 1.064      ; 1.607      ;
; 0.825  ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_data[6]~reg0 ; my_uart_tx:my_uart_tx|tx_data_reg[6]  ; clk                                       ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 1.064      ; 1.610      ;
; 0.827  ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_data[0]~reg0 ; my_uart_tx:my_uart_tx|tx_data_reg[0]  ; clk                                       ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 1.064      ; 1.612      ;
; 0.829  ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_data[3]~reg0 ; my_uart_tx:my_uart_tx|tx_data_reg[3]  ; clk                                       ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 1.064      ; 1.614      ;
; 0.833  ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_data[2]~reg0 ; my_uart_tx:my_uart_tx|tx_data_reg[2]  ; clk                                       ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 1.064      ; 1.618      ;
; 0.833  ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_data[1]~reg0 ; my_uart_tx:my_uart_tx|tx_data_reg[1]  ; clk                                       ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 1.064      ; 1.618      ;
; 0.838  ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_data[5]~reg0 ; my_uart_tx:my_uart_tx|tx_data_reg[5]  ; clk                                       ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 1.064      ; 1.623      ;
; 1.752  ; my_uart_tx:my_uart_tx|tx_count[2]                                               ; my_uart_tx:my_uart_tx|tx_count[0]     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.000        ; 0.000      ; 1.973      ;
; 1.760  ; my_uart_tx:my_uart_tx|tx_count[2]                                               ; my_uart_tx:my_uart_tx|tx_count[3]     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.000        ; 0.000      ; 1.981      ;
; 1.992  ; my_uart_tx:my_uart_tx|tx_count[3]                                               ; my_uart_tx:my_uart_tx|tx_count[1]     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.000        ; 0.000      ; 2.213      ;
; 2.009  ; my_uart_tx:my_uart_tx|tx_count[0]                                               ; my_uart_tx:my_uart_tx|tx_count[0]     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.000        ; 0.000      ; 2.230      ;
; 2.024  ; my_uart_tx:my_uart_tx|tx_count[0]                                               ; my_uart_tx:my_uart_tx|tx_count[2]     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.000        ; 0.000      ; 2.245      ;
; 2.040  ; my_uart_tx:my_uart_tx|tx_count[0]                                               ; my_uart_tx:my_uart_tx|tx_count[3]     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.000        ; 0.000      ; 2.261      ;
; 2.208  ; my_uart_tx:my_uart_tx|tx_count[1]                                               ; my_uart_tx:my_uart_tx|tx_count[3]     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.000        ; 0.000      ; 2.429      ;
; 2.214  ; my_uart_tx:my_uart_tx|tx_count[2]                                               ; my_uart_tx:my_uart_tx|tx_count[2]     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.000        ; 0.000      ; 2.435      ;
; 2.223  ; my_uart_tx:my_uart_tx|tx_count[1]                                               ; my_uart_tx:my_uart_tx|tx_count[0]     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.000        ; 0.000      ; 2.444      ;
; 2.248  ; my_uart_tx:my_uart_tx|tx_count[0]                                               ; my_uart_tx:my_uart_tx|tx_count[1]     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.000        ; 0.000      ; 2.469      ;
; 2.251  ; my_uart_tx:my_uart_tx|tx_count[2]                                               ; my_uart_tx:my_uart_tx|uart_tx_reg~en  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 0.000      ; 1.972      ;
; 2.316  ; my_uart_tx:my_uart_tx|tx_count[3]                                               ; my_uart_tx:my_uart_tx|tx_count[3]     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.000        ; 0.000      ; 2.537      ;
; 2.333  ; my_uart_tx:my_uart_tx|tx_count[3]                                               ; my_uart_tx:my_uart_tx|tx_count[0]     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.000        ; 0.000      ; 2.554      ;
; 2.509  ; my_uart_tx:my_uart_tx|tx_count[3]                                               ; my_uart_tx:my_uart_tx|uart_tx_reg~en  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 0.000      ; 2.230      ;
; 2.536  ; my_uart_tx:my_uart_tx|tx_count[0]                                               ; my_uart_tx:my_uart_tx|tx_complete_reg ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 0.000      ; 2.257      ;
; 2.636  ; my_uart_tx:my_uart_tx|tx_count[3]                                               ; my_uart_tx:my_uart_tx|tx_count[2]     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.000        ; 0.000      ; 2.857      ;
; 2.677  ; my_uart_tx:my_uart_tx|tx_count[1]                                               ; my_uart_tx:my_uart_tx|tx_count[1]     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.000        ; 0.000      ; 2.898      ;
; 2.687  ; my_uart_tx:my_uart_tx|tx_count[1]                                               ; my_uart_tx:my_uart_tx|tx_count[2]     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.000        ; 0.000      ; 2.908      ;
; 2.722  ; my_uart_tx:my_uart_tx|tx_count[1]                                               ; my_uart_tx:my_uart_tx|uart_tx_reg~en  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 0.000      ; 2.443      ;
; 2.764  ; my_uart_tx:my_uart_tx|tx_count[2]                                               ; my_uart_tx:my_uart_tx|tx_complete_reg ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 0.000      ; 2.485      ;
; 2.825  ; my_uart_tx:my_uart_tx|tx_count[3]                                               ; my_uart_tx:my_uart_tx|tx_complete_reg ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 0.000      ; 2.546      ;
; 3.103  ; my_uart_tx:my_uart_tx|tx_count[1]                                               ; my_uart_tx:my_uart_tx|tx_complete_reg ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 0.000      ; 2.824      ;
; 3.325  ; my_uart_tx:my_uart_tx|tx_data_reg[3]                                            ; my_uart_tx:my_uart_tx|uart_tx_reg     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.000        ; 0.000      ; 3.546      ;
; 3.604  ; my_uart_tx:my_uart_tx|tx_data_reg[7]                                            ; my_uart_tx:my_uart_tx|uart_tx_reg     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.000        ; 0.000      ; 3.825      ;
; 3.830  ; my_uart_tx:my_uart_tx|tx_data_reg[4]                                            ; my_uart_tx:my_uart_tx|uart_tx_reg     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.000        ; 0.000      ; 4.051      ;
; 4.088  ; my_uart_tx:my_uart_tx|tx_data_reg[1]                                            ; my_uart_tx:my_uart_tx|uart_tx_reg     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.000        ; 0.000      ; 4.309      ;
; 4.758  ; my_uart_tx:my_uart_tx|tx_count[2]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[6]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 0.000      ; 4.479      ;
; 4.770  ; my_uart_tx:my_uart_tx|tx_count[2]                                               ; my_uart_tx:my_uart_tx|uart_tx_reg     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 0.000      ; 4.491      ;
; 4.837  ; my_uart_tx:my_uart_tx|tx_count[3]                                               ; my_uart_tx:my_uart_tx|uart_tx_reg     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 0.000      ; 4.558      ;
; 4.946  ; my_uart_tx:my_uart_tx|tx_count[2]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[5]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 0.000      ; 4.667      ;
; 4.946  ; my_uart_tx:my_uart_tx|tx_count[2]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[2]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 0.000      ; 4.667      ;
; 4.969  ; my_uart_tx:my_uart_tx|tx_count[1]                                               ; my_uart_tx:my_uart_tx|uart_tx_reg     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 0.000      ; 4.690      ;
; 5.108  ; my_uart_tx:my_uart_tx|tx_count[3]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[6]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 0.000      ; 4.829      ;
; 5.296  ; my_uart_tx:my_uart_tx|tx_count[3]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[5]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 0.000      ; 5.017      ;
; 5.296  ; my_uart_tx:my_uart_tx|tx_count[3]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[2]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 0.000      ; 5.017      ;
; 5.303  ; my_uart_tx:my_uart_tx|tx_data_reg[0]                                            ; my_uart_tx:my_uart_tx|uart_tx_reg     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.000        ; 0.000      ; 5.524      ;
; 5.314  ; my_uart_tx:my_uart_tx|tx_count[0]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[6]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 0.000      ; 5.035      ;
; 5.339  ; my_uart_tx:my_uart_tx|tx_count[2]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[3]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 0.000      ; 5.060      ;
; 5.339  ; my_uart_tx:my_uart_tx|tx_count[2]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[4]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 0.000      ; 5.060      ;
; 5.351  ; my_uart_tx:my_uart_tx|tx_count[2]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[7]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 0.000      ; 5.072      ;
; 5.351  ; my_uart_tx:my_uart_tx|tx_count[2]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[1]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 0.000      ; 5.072      ;
; 5.351  ; my_uart_tx:my_uart_tx|tx_count[2]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[0]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 0.000      ; 5.072      ;
; 5.502  ; my_uart_tx:my_uart_tx|tx_count[0]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[5]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 0.000      ; 5.223      ;
; 5.502  ; my_uart_tx:my_uart_tx|tx_count[0]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[2]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 0.000      ; 5.223      ;
; 5.689  ; my_uart_tx:my_uart_tx|tx_count[3]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[3]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 0.000      ; 5.410      ;
; 5.689  ; my_uart_tx:my_uart_tx|tx_count[3]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[4]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 0.000      ; 5.410      ;
; 5.701  ; my_uart_tx:my_uart_tx|tx_count[3]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[7]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 0.000      ; 5.422      ;
; 5.701  ; my_uart_tx:my_uart_tx|tx_count[3]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[1]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 0.000      ; 5.422      ;
; 5.701  ; my_uart_tx:my_uart_tx|tx_count[3]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[0]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 0.000      ; 5.422      ;
; 5.811  ; my_uart_tx:my_uart_tx|tx_count[1]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[6]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 0.000      ; 5.532      ;
; 5.865  ; my_uart_tx:my_uart_tx|tx_count[0]                                               ; my_uart_tx:my_uart_tx|uart_tx_reg     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 0.000      ; 5.586      ;
; 5.895  ; my_uart_tx:my_uart_tx|tx_count[0]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[3]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 0.000      ; 5.616      ;
; 5.895  ; my_uart_tx:my_uart_tx|tx_count[0]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[4]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 0.000      ; 5.616      ;
; 5.907  ; my_uart_tx:my_uart_tx|tx_count[0]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[7]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 0.000      ; 5.628      ;
; 5.907  ; my_uart_tx:my_uart_tx|tx_count[0]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[1]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 0.000      ; 5.628      ;
; 5.907  ; my_uart_tx:my_uart_tx|tx_count[0]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[0]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 0.000      ; 5.628      ;
; 5.920  ; my_uart_tx:my_uart_tx|tx_data_reg[6]                                            ; my_uart_tx:my_uart_tx|uart_tx_reg     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.000        ; 0.000      ; 6.141      ;
; 5.999  ; my_uart_tx:my_uart_tx|tx_count[1]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[5]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 0.000      ; 5.720      ;
; 5.999  ; my_uart_tx:my_uart_tx|tx_count[1]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[2]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 0.000      ; 5.720      ;
; 6.392  ; my_uart_tx:my_uart_tx|tx_count[1]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[3]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 0.000      ; 6.113      ;
; 6.392  ; my_uart_tx:my_uart_tx|tx_count[1]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[4]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 0.000      ; 6.113      ;
; 6.404  ; my_uart_tx:my_uart_tx|tx_count[1]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[7]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 0.000      ; 6.125      ;
; 6.404  ; my_uart_tx:my_uart_tx|tx_count[1]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[1]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 0.000      ; 6.125      ;
; 6.404  ; my_uart_tx:my_uart_tx|tx_count[1]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[0]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 0.000      ; 6.125      ;
; 6.670  ; my_uart_tx:my_uart_tx|tx_data_reg[5]                                            ; my_uart_tx:my_uart_tx|uart_tx_reg     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.000        ; 0.000      ; 6.891      ;
; 6.686  ; my_uart_tx:my_uart_tx|tx_data_reg[2]                                            ; my_uart_tx:my_uart_tx|uart_tx_reg     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.000        ; 0.000      ; 6.907      ;
+--------+---------------------------------------------------------------------------------+---------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold: 'clk'                                                                                                                                                                                                                                                                                                ;
+--------+--------------------------------------------------------------------------------+--------------------------------------------------------------------------------+--------------------------------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                      ; To Node                                                                        ; Launch Clock                                                             ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------+--------------------------------------------------------------------------------+--------------------------------------------------------------------------+-------------+--------------+------------+------------+
; -2.398 ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_start       ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_start       ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_start ; clk         ; 0.000        ; 3.681      ; 1.880      ;
; -1.898 ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_start       ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_start       ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_start ; clk         ; -0.500       ; 3.681      ; 1.880      ;
; 0.375  ; my_uart_rx:my_uart_rx|rx_enable_reg                                            ; speed_select:speed_select|buad_clk_rx_reg                                      ; my_uart_rx:my_uart_rx|rx_enable_reg                                      ; clk         ; 0.000        ; 3.681      ; 4.653      ;
; 0.875  ; my_uart_rx:my_uart_rx|rx_enable_reg                                            ; speed_select:speed_select|buad_clk_rx_reg                                      ; my_uart_rx:my_uart_rx|rx_enable_reg                                      ; clk         ; -0.500       ; 3.681      ; 4.653      ;
; 1.407  ; pwm_capture:pwm_capture_instance|neg_capture:neg_capture_instance|btn1         ; pwm_capture:pwm_capture_instance|neg_capture:neg_capture_instance|btn2         ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 1.628      ;
; 1.411  ; Buff_temp[21]                                                                  ; Rx_cmd[21]                                                                     ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 1.632      ;
; 1.421  ; Buff_temp[19]                                                                  ; Rx_cmd[19]                                                                     ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 1.642      ;
; 1.450  ; my_uart_rx:my_uart_rx|rx_enable_reg                                            ; speed_select:speed_select|cnt_rx[5]                                            ; my_uart_rx:my_uart_rx|rx_enable_reg                                      ; clk         ; 0.000        ; 3.681      ; 5.728      ;
; 1.450  ; my_uart_rx:my_uart_rx|rx_enable_reg                                            ; speed_select:speed_select|cnt_rx[3]                                            ; my_uart_rx:my_uart_rx|rx_enable_reg                                      ; clk         ; 0.000        ; 3.681      ; 5.728      ;
; 1.450  ; my_uart_rx:my_uart_rx|rx_enable_reg                                            ; speed_select:speed_select|cnt_rx[4]                                            ; my_uart_rx:my_uart_rx|rx_enable_reg                                      ; clk         ; 0.000        ; 3.681      ; 5.728      ;
; 1.450  ; my_uart_rx:my_uart_rx|rx_enable_reg                                            ; speed_select:speed_select|cnt_rx[0]                                            ; my_uart_rx:my_uart_rx|rx_enable_reg                                      ; clk         ; 0.000        ; 3.681      ; 5.728      ;
; 1.450  ; my_uart_rx:my_uart_rx|rx_enable_reg                                            ; speed_select:speed_select|cnt_rx[1]                                            ; my_uart_rx:my_uart_rx|rx_enable_reg                                      ; clk         ; 0.000        ; 3.681      ; 5.728      ;
; 1.450  ; my_uart_rx:my_uart_rx|rx_enable_reg                                            ; speed_select:speed_select|cnt_rx[2]                                            ; my_uart_rx:my_uart_rx|rx_enable_reg                                      ; clk         ; 0.000        ; 3.681      ; 5.728      ;
; 1.489  ; flag_reg                                                                       ; Flag_temp                                                                      ; my_uart_rx:my_uart_rx|rx_enable_reg                                      ; clk         ; -0.500       ; 0.821      ; 2.031      ;
; 1.658  ; Buff_temp[14]                                                                  ; Buff_temp[14]                                                                  ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 1.879      ;
; 1.674  ; Buff_temp[23]                                                                  ; Rx_cmd[23]                                                                     ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 1.895      ;
; 1.674  ; pwm_capture:pwm_capture_instance|counter[28]                                   ; pwm_capture:pwm_capture_instance|neg_counter[28]                               ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 1.895      ;
; 1.680  ; Current.SAVE                                                                   ; Current.WAIT                                                                   ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 1.901      ;
; 1.680  ; Buff_temp[5]                                                                   ; Buff_temp[13]                                                                  ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 1.901      ;
; 1.705  ; Buff_temp[1]                                                                   ; Buff_temp[1]                                                                   ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 1.926      ;
; 1.802  ; pwm_capture:pwm_capture_instance|pos_capture:pos_capture_instance|btn1         ; pwm_capture:pwm_capture_instance|pos_capture:pos_capture_instance|btn2         ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.023      ;
; 1.843  ; my_uart_rx:my_uart_rx|rx_enable_reg                                            ; speed_select:speed_select|cnt_rx[9]                                            ; my_uart_rx:my_uart_rx|rx_enable_reg                                      ; clk         ; 0.000        ; 3.681      ; 6.121      ;
; 1.843  ; my_uart_rx:my_uart_rx|rx_enable_reg                                            ; speed_select:speed_select|cnt_rx[8]                                            ; my_uart_rx:my_uart_rx|rx_enable_reg                                      ; clk         ; 0.000        ; 3.681      ; 6.121      ;
; 1.843  ; my_uart_rx:my_uart_rx|rx_enable_reg                                            ; speed_select:speed_select|cnt_rx[12]                                           ; my_uart_rx:my_uart_rx|rx_enable_reg                                      ; clk         ; 0.000        ; 3.681      ; 6.121      ;
; 1.843  ; my_uart_rx:my_uart_rx|rx_enable_reg                                            ; speed_select:speed_select|cnt_rx[10]                                           ; my_uart_rx:my_uart_rx|rx_enable_reg                                      ; clk         ; 0.000        ; 3.681      ; 6.121      ;
; 1.843  ; my_uart_rx:my_uart_rx|rx_enable_reg                                            ; speed_select:speed_select|cnt_rx[11]                                           ; my_uart_rx:my_uart_rx|rx_enable_reg                                      ; clk         ; 0.000        ; 3.681      ; 6.121      ;
; 1.843  ; my_uart_rx:my_uart_rx|rx_enable_reg                                            ; speed_select:speed_select|cnt_rx[6]                                            ; my_uart_rx:my_uart_rx|rx_enable_reg                                      ; clk         ; 0.000        ; 3.681      ; 6.121      ;
; 1.843  ; my_uart_rx:my_uart_rx|rx_enable_reg                                            ; speed_select:speed_select|cnt_rx[7]                                            ; my_uart_rx:my_uart_rx|rx_enable_reg                                      ; clk         ; 0.000        ; 3.681      ; 6.121      ;
; 1.878  ; pwm_capture:pwm_capture_instance|counter[27]                                   ; pwm_capture:pwm_capture_instance|neg_counter[27]                               ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.099      ;
; 1.886  ; pwm_capture:pwm_capture_instance|counter[27]                                   ; pwm_capture:pwm_capture_instance|pos_counter[27]                               ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.107      ;
; 1.908  ; linkSSP                                                                        ; linkSSP                                                                        ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.129      ;
; 1.917  ; linkPMB                                                                        ; linkPMB                                                                        ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.138      ;
; 1.918  ; Buff_temp[22]                                                                  ; Buff_temp[22]                                                                  ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.139      ;
; 1.925  ; Buff_temp[8]                                                                   ; Buff_temp[8]                                                                   ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.146      ;
; 1.925  ; Buff_temp[18]                                                                  ; Buff_temp[18]                                                                  ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.146      ;
; 1.926  ; Current.IDLE                                                                   ; Current.IDLE                                                                   ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.147      ;
; 1.926  ; linkUTW                                                                        ; linkUTW                                                                        ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.147      ;
; 1.927  ; Buff_temp[6]                                                                   ; Buff_temp[6]                                                                   ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.148      ;
; 1.927  ; pwm_capture:pwm_capture_instance|counter[26]                                   ; pwm_capture:pwm_capture_instance|neg_counter[26]                               ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.148      ;
; 1.932  ; Buff_temp[4]                                                                   ; Buff_temp[4]                                                                   ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.153      ;
; 1.933  ; pwm_capture:pwm_capture_instance|counter[30]                                   ; pwm_capture:pwm_capture_instance|neg_counter[30]                               ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.154      ;
; 1.936  ; Buff_temp[7]                                                                   ; Buff_temp[7]                                                                   ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.157      ;
; 1.936  ; Buff_temp[13]                                                                  ; Buff_temp[13]                                                                  ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.157      ;
; 1.938  ; Buff_temp[0]                                                                   ; Buff_temp[0]                                                                   ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.159      ;
; 1.938  ; Buff_temp[8]                                                                   ; Buff_temp[16]                                                                  ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.159      ;
; 1.940  ; Buff_temp[7]                                                                   ; Buff_temp[15]                                                                  ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.161      ;
; 1.946  ; Buff_temp[4]                                                                   ; Buff_temp[12]                                                                  ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.167      ;
; 1.950  ; my_uart_rx:my_uart_rx|rx_enable_reg                                            ; speed_select:speed_select|cnt_rx[5]                                            ; my_uart_rx:my_uart_rx|rx_enable_reg                                      ; clk         ; -0.500       ; 3.681      ; 5.728      ;
; 1.950  ; my_uart_rx:my_uart_rx|rx_enable_reg                                            ; speed_select:speed_select|cnt_rx[3]                                            ; my_uart_rx:my_uart_rx|rx_enable_reg                                      ; clk         ; -0.500       ; 3.681      ; 5.728      ;
; 1.950  ; my_uart_rx:my_uart_rx|rx_enable_reg                                            ; speed_select:speed_select|cnt_rx[4]                                            ; my_uart_rx:my_uart_rx|rx_enable_reg                                      ; clk         ; -0.500       ; 3.681      ; 5.728      ;
; 1.950  ; my_uart_rx:my_uart_rx|rx_enable_reg                                            ; speed_select:speed_select|cnt_rx[0]                                            ; my_uart_rx:my_uart_rx|rx_enable_reg                                      ; clk         ; -0.500       ; 3.681      ; 5.728      ;
; 1.950  ; my_uart_rx:my_uart_rx|rx_enable_reg                                            ; speed_select:speed_select|cnt_rx[1]                                            ; my_uart_rx:my_uart_rx|rx_enable_reg                                      ; clk         ; -0.500       ; 3.681      ; 5.728      ;
; 1.950  ; my_uart_rx:my_uart_rx|rx_enable_reg                                            ; speed_select:speed_select|cnt_rx[2]                                            ; my_uart_rx:my_uart_rx|rx_enable_reg                                      ; clk         ; -0.500       ; 3.681      ; 5.728      ;
; 1.966  ; Current.WAIT                                                                   ; Buff_temp[5]                                                                   ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.187      ;
; 2.014  ; flag_reg                                                                       ; Current.WAIT                                                                   ; my_uart_rx:my_uart_rx|rx_enable_reg                                      ; clk         ; -0.500       ; 0.821      ; 2.556      ;
; 2.042  ; pwm_capture:pwm_capture_instance|counter[30]                                   ; pwm_capture:pwm_capture_instance|pos_counter[30]                               ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.263      ;
; 2.048  ; speed_select:speed_select|cnt_tx[12]                                           ; speed_select:speed_select|cnt_tx[12]                                           ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.269      ;
; 2.055  ; pwm_capture:pwm_capture_instance|counter[31]                                   ; pwm_capture:pwm_capture_instance|neg_counter[31]                               ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.276      ;
; 2.058  ; pwm_capture:pwm_capture_instance|counter[31]                                   ; pwm_capture:pwm_capture_instance|pos_counter[31]                               ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.279      ;
; 2.082  ; Buff_temp[7]                                                                   ; Rx_cmd[7]                                                                      ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.303      ;
; 2.082  ; pwm_capture:pwm_capture_instance|counter[4]                                    ; pwm_capture:pwm_capture_instance|neg_counter[4]                                ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.303      ;
; 2.084  ; Buff_temp[15]                                                                  ; Rx_cmd[15]                                                                     ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.305      ;
; 2.100  ; pwm_capture:pwm_capture_instance|counter[14]                                   ; pwm_capture:pwm_capture_instance|neg_counter[14]                               ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.321      ;
; 2.107  ; linkSBM                                                                        ; linkSBM                                                                        ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.328      ;
; 2.107  ; Buff_temp[20]                                                                  ; Buff_temp[20]                                                                  ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.328      ;
; 2.107  ; speed_select:speed_select|cnt_rx[5]                                            ; speed_select:speed_select|cnt_rx[5]                                            ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.328      ;
; 2.107  ; pwm_capture:pwm_capture_instance|counter[5]                                    ; pwm_capture:pwm_capture_instance|counter[5]                                    ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.328      ;
; 2.108  ; pwm_capture:pwm_capture_instance|counter[3]                                    ; pwm_capture:pwm_capture_instance|counter[3]                                    ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.329      ;
; 2.113  ; pwm_capture:pwm_capture_instance|counter[1]                                    ; pwm_capture:pwm_capture_instance|neg_counter[1]                                ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.334      ;
; 2.116  ; pwm_capture:pwm_capture_instance|counter[16]                                   ; pwm_capture:pwm_capture_instance|counter[16]                                   ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.337      ;
; 2.116  ; pwm_capture:pwm_capture_instance|counter[6]                                    ; pwm_capture:pwm_capture_instance|counter[6]                                    ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.337      ;
; 2.117  ; linkPMA                                                                        ; linkPMA                                                                        ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.338      ;
; 2.117  ; linkPML                                                                        ; linkPML                                                                        ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.338      ;
; 2.117  ; speed_select:speed_select|cnt_tx[8]                                            ; speed_select:speed_select|cnt_tx[8]                                            ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.338      ;
; 2.117  ; speed_select:speed_select|cnt_tx[7]                                            ; speed_select:speed_select|cnt_tx[7]                                            ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.338      ;
; 2.117  ; pwm_capture:pwm_capture_instance|counter[23]                                   ; pwm_capture:pwm_capture_instance|counter[23]                                   ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.338      ;
; 2.117  ; pwm_capture:pwm_capture_instance|counter[13]                                   ; pwm_capture:pwm_capture_instance|counter[13]                                   ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.338      ;
; 2.118  ; speed_select:speed_select|cnt_tx[5]                                            ; speed_select:speed_select|cnt_tx[5]                                            ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.339      ;
; 2.125  ; speed_select:speed_select|cnt_tx[6]                                            ; speed_select:speed_select|cnt_tx[6]                                            ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.346      ;
; 2.125  ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_counter[8]  ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_counter[8]  ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.346      ;
; 2.125  ; pwm_capture:pwm_capture_instance|counter[13]                                   ; pwm_capture:pwm_capture_instance|neg_counter[13]                               ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.346      ;
; 2.126  ; linkSHL                                                                        ; linkSHL                                                                        ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.347      ;
; 2.126  ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_counter[5]  ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_counter[5]  ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.347      ;
; 2.126  ; pwm_capture:pwm_capture_instance|counter[17]                                   ; pwm_capture:pwm_capture_instance|counter[17]                                   ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.347      ;
; 2.126  ; pwm_capture:pwm_capture_instance|counter[25]                                   ; pwm_capture:pwm_capture_instance|counter[25]                                   ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.347      ;
; 2.126  ; pwm_capture:pwm_capture_instance|counter[15]                                   ; pwm_capture:pwm_capture_instance|counter[15]                                   ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.347      ;
; 2.126  ; pwm_capture:pwm_capture_instance|counter[8]                                    ; pwm_capture:pwm_capture_instance|counter[8]                                    ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.347      ;
; 2.126  ; pwm_capture:pwm_capture_instance|counter[7]                                    ; pwm_capture:pwm_capture_instance|counter[7]                                    ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.347      ;
; 2.126  ; pwm_capture:pwm_capture_instance|counter[27]                                   ; pwm_capture:pwm_capture_instance|counter[27]                                   ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.347      ;
; 2.126  ; pwm_capture:pwm_capture_instance|counter[18]                                   ; pwm_capture:pwm_capture_instance|counter[18]                                   ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.347      ;
; 2.126  ; pwm_capture:pwm_capture_instance|counter[26]                                   ; pwm_capture:pwm_capture_instance|counter[26]                                   ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.347      ;
; 2.127  ; linkSBS                                                                        ; linkSBS                                                                        ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.348      ;
; 2.127  ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_counter[15] ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_counter[15] ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.348      ;
; 2.129  ; Flag_temp                                                                      ; Current.WAIT                                                                   ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.350      ;
; 2.134  ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_counter[10] ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_counter[10] ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.355      ;
; 2.135  ; Buff_temp[9]                                                                   ; Buff_temp[9]                                                                   ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.356      ;
; 2.135  ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_counter[7]  ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_counter[7]  ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.356      ;
; 2.136  ; pwm_capture:pwm_capture_instance|counter[28]                                   ; pwm_capture:pwm_capture_instance|counter[28]                                   ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.357      ;
; 2.140  ; Buff_temp[9]                                                                   ; Buff_temp[17]                                                                  ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.361      ;
; 2.141  ; speed_select:speed_select|cnt_rx[6]                                            ; speed_select:speed_select|cnt_rx[6]                                            ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.362      ;
+--------+--------------------------------------------------------------------------------+--------------------------------------------------------------------------------+--------------------------------------------------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold: 'speed_select:speed_select|buad_clk_rx_reg'                                                                                                                                                                       ;
+--------+---------------------------------------+---------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                               ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+---------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; -0.983 ; my_uart_rx:my_uart_rx|rx_enable_reg   ; my_uart_rx:my_uart_rx|rx_data_reg[2]  ; my_uart_rx:my_uart_rx|rx_enable_reg       ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 5.821      ; 5.435      ;
; -0.983 ; my_uart_rx:my_uart_rx|rx_enable_reg   ; my_uart_rx:my_uart_rx|rx_data_reg[7]  ; my_uart_rx:my_uart_rx|rx_enable_reg       ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 5.821      ; 5.435      ;
; -0.983 ; my_uart_rx:my_uart_rx|rx_enable_reg   ; my_uart_rx:my_uart_rx|rx_data_reg[6]  ; my_uart_rx:my_uart_rx|rx_enable_reg       ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 5.821      ; 5.435      ;
; -0.983 ; my_uart_rx:my_uart_rx|rx_enable_reg   ; my_uart_rx:my_uart_rx|rx_data_reg[1]  ; my_uart_rx:my_uart_rx|rx_enable_reg       ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 5.821      ; 5.435      ;
; -0.983 ; my_uart_rx:my_uart_rx|rx_enable_reg   ; my_uart_rx:my_uart_rx|rx_data_reg[4]  ; my_uart_rx:my_uart_rx|rx_enable_reg       ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 5.821      ; 5.435      ;
; -0.983 ; my_uart_rx:my_uart_rx|rx_enable_reg   ; my_uart_rx:my_uart_rx|rx_data_reg[3]  ; my_uart_rx:my_uart_rx|rx_enable_reg       ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 5.821      ; 5.435      ;
; -0.983 ; my_uart_rx:my_uart_rx|rx_enable_reg   ; my_uart_rx:my_uart_rx|rx_data_reg[5]  ; my_uart_rx:my_uart_rx|rx_enable_reg       ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 5.821      ; 5.435      ;
; -0.983 ; my_uart_rx:my_uart_rx|rx_enable_reg   ; my_uart_rx:my_uart_rx|rx_data_reg[0]  ; my_uart_rx:my_uart_rx|rx_enable_reg       ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 5.821      ; 5.435      ;
; -0.483 ; my_uart_rx:my_uart_rx|rx_enable_reg   ; my_uart_rx:my_uart_rx|rx_data_reg[2]  ; my_uart_rx:my_uart_rx|rx_enable_reg       ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 5.821      ; 5.435      ;
; -0.483 ; my_uart_rx:my_uart_rx|rx_enable_reg   ; my_uart_rx:my_uart_rx|rx_data_reg[7]  ; my_uart_rx:my_uart_rx|rx_enable_reg       ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 5.821      ; 5.435      ;
; -0.483 ; my_uart_rx:my_uart_rx|rx_enable_reg   ; my_uart_rx:my_uart_rx|rx_data_reg[6]  ; my_uart_rx:my_uart_rx|rx_enable_reg       ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 5.821      ; 5.435      ;
; -0.483 ; my_uart_rx:my_uart_rx|rx_enable_reg   ; my_uart_rx:my_uart_rx|rx_data_reg[1]  ; my_uart_rx:my_uart_rx|rx_enable_reg       ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 5.821      ; 5.435      ;
; -0.483 ; my_uart_rx:my_uart_rx|rx_enable_reg   ; my_uart_rx:my_uart_rx|rx_data_reg[4]  ; my_uart_rx:my_uart_rx|rx_enable_reg       ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 5.821      ; 5.435      ;
; -0.483 ; my_uart_rx:my_uart_rx|rx_enable_reg   ; my_uart_rx:my_uart_rx|rx_data_reg[3]  ; my_uart_rx:my_uart_rx|rx_enable_reg       ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 5.821      ; 5.435      ;
; -0.483 ; my_uart_rx:my_uart_rx|rx_enable_reg   ; my_uart_rx:my_uart_rx|rx_data_reg[5]  ; my_uart_rx:my_uart_rx|rx_enable_reg       ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 5.821      ; 5.435      ;
; -0.483 ; my_uart_rx:my_uart_rx|rx_enable_reg   ; my_uart_rx:my_uart_rx|rx_data_reg[0]  ; my_uart_rx:my_uart_rx|rx_enable_reg       ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 5.821      ; 5.435      ;
; -0.192 ; rs232_rx                              ; my_uart_rx:my_uart_rx|rx_data_temp[4] ; rs232_rx                                  ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 5.821      ; 5.850      ;
; 0.066  ; rs232_rx                              ; my_uart_rx:my_uart_rx|rx_data_temp[2] ; rs232_rx                                  ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 5.821      ; 6.108      ;
; 0.109  ; rs232_rx                              ; my_uart_rx:my_uart_rx|rx_data_temp[3] ; rs232_rx                                  ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 5.821      ; 6.151      ;
; 0.258  ; rs232_rx                              ; my_uart_rx:my_uart_rx|rx_data_temp[0] ; rs232_rx                                  ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 5.821      ; 6.300      ;
; 0.258  ; rs232_rx                              ; my_uart_rx:my_uart_rx|rx_data_temp[1] ; rs232_rx                                  ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 5.821      ; 6.300      ;
; 0.308  ; rs232_rx                              ; my_uart_rx:my_uart_rx|rx_data_temp[4] ; rs232_rx                                  ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 5.821      ; 5.850      ;
; 0.330  ; rs232_rx                              ; my_uart_rx:my_uart_rx|rx_data_temp[7] ; rs232_rx                                  ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 5.821      ; 6.372      ;
; 0.333  ; rs232_rx                              ; my_uart_rx:my_uart_rx|rx_data_temp[6] ; rs232_rx                                  ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 5.821      ; 6.375      ;
; 0.406  ; rs232_rx                              ; my_uart_rx:my_uart_rx|rx_data_temp[5] ; rs232_rx                                  ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 5.821      ; 6.448      ;
; 0.566  ; rs232_rx                              ; my_uart_rx:my_uart_rx|rx_data_temp[2] ; rs232_rx                                  ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 5.821      ; 6.108      ;
; 0.609  ; rs232_rx                              ; my_uart_rx:my_uart_rx|rx_data_temp[3] ; rs232_rx                                  ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 5.821      ; 6.151      ;
; 0.758  ; rs232_rx                              ; my_uart_rx:my_uart_rx|rx_data_temp[0] ; rs232_rx                                  ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 5.821      ; 6.300      ;
; 0.758  ; rs232_rx                              ; my_uart_rx:my_uart_rx|rx_data_temp[1] ; rs232_rx                                  ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 5.821      ; 6.300      ;
; 0.830  ; rs232_rx                              ; my_uart_rx:my_uart_rx|rx_data_temp[7] ; rs232_rx                                  ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 5.821      ; 6.372      ;
; 0.833  ; rs232_rx                              ; my_uart_rx:my_uart_rx|rx_data_temp[6] ; rs232_rx                                  ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 5.821      ; 6.375      ;
; 0.906  ; rs232_rx                              ; my_uart_rx:my_uart_rx|rx_data_temp[5] ; rs232_rx                                  ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 5.821      ; 6.448      ;
; 1.831  ; my_uart_rx:my_uart_rx|rx_data_temp[3] ; my_uart_rx:my_uart_rx|rx_data_reg[3]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 2.052      ;
; 1.967  ; my_uart_rx:my_uart_rx|rx_data_temp[2] ; my_uart_rx:my_uart_rx|rx_data_temp[2] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 2.188      ;
; 2.014  ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_count[2]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 2.235      ;
; 2.028  ; my_uart_rx:my_uart_rx|rx_data_temp[0] ; my_uart_rx:my_uart_rx|rx_data_reg[0]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 2.249      ;
; 2.033  ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_count[3]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 2.254      ;
; 2.036  ; my_uart_rx:my_uart_rx|rx_data_temp[1] ; my_uart_rx:my_uart_rx|rx_data_reg[1]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 2.257      ;
; 2.038  ; my_uart_rx:my_uart_rx|rx_data_temp[4] ; my_uart_rx:my_uart_rx|rx_data_reg[4]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 2.259      ;
; 2.048  ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_count[0]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 2.269      ;
; 2.074  ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_count[1]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 2.295      ;
; 2.112  ; my_uart_rx:my_uart_rx|rx_data_temp[6] ; my_uart_rx:my_uart_rx|rx_data_reg[6]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 2.333      ;
; 2.127  ; my_uart_rx:my_uart_rx|rx_data_temp[7] ; my_uart_rx:my_uart_rx|rx_data_temp[7] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 2.348      ;
; 2.181  ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_count[3]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 2.402      ;
; 2.185  ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_count[1]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 2.406      ;
; 2.188  ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_count[0]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 2.409      ;
; 2.188  ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_count[2]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 2.409      ;
; 2.212  ; my_uart_rx:my_uart_rx|rx_data_temp[3] ; my_uart_rx:my_uart_rx|rx_data_temp[3] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 2.433      ;
; 2.220  ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_count[1]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 2.441      ;
; 2.235  ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_count[3]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 2.456      ;
; 2.248  ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_count[2]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 2.469      ;
; 2.249  ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_count[0]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 2.470      ;
; 2.351  ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_count[0]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 2.572      ;
; 2.394  ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_count[2]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 2.615      ;
; 2.408  ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_count[3]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 2.629      ;
; 2.500  ; my_uart_rx:my_uart_rx|rx_data_temp[7] ; my_uart_rx:my_uart_rx|rx_data_reg[7]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 2.721      ;
; 2.513  ; my_uart_rx:my_uart_rx|rx_complete_reg ; my_uart_rx:my_uart_rx|rx_complete_reg ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 2.734      ;
; 2.636  ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_complete_reg ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 2.357      ;
; 2.653  ; my_uart_rx:my_uart_rx|rx_data_temp[1] ; my_uart_rx:my_uart_rx|rx_data_temp[1] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 2.874      ;
; 2.912  ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_temp[4] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 2.633      ;
; 2.931  ; my_uart_rx:my_uart_rx|rx_data_temp[5] ; my_uart_rx:my_uart_rx|rx_data_reg[5]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 3.152      ;
; 3.025  ; my_uart_rx:my_uart_rx|rx_data_temp[2] ; my_uart_rx:my_uart_rx|rx_data_reg[2]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 3.246      ;
; 3.144  ; my_uart_rx:my_uart_rx|rx_data_temp[5] ; my_uart_rx:my_uart_rx|rx_data_temp[5] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 3.365      ;
; 3.155  ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_data_temp[4] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 2.876      ;
; 3.204  ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_complete_reg ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 2.925      ;
; 3.248  ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_temp[2] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 2.969      ;
; 3.578  ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_temp[5] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 3.299      ;
; 3.585  ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_temp[1] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 3.306      ;
; 3.588  ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_data_temp[5] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 3.309      ;
; 3.643  ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_temp[3] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 3.364      ;
; 3.656  ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_data_temp[4] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 3.377      ;
; 3.861  ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_temp[7] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 3.582      ;
; 3.863  ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_temp[0] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 3.584      ;
; 4.252  ; my_uart_rx:my_uart_rx|rx_data_temp[6] ; my_uart_rx:my_uart_rx|rx_data_temp[6] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 4.473      ;
; 4.262  ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_data_temp[5] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 3.983      ;
; 4.409  ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_data_temp[2] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 4.130      ;
; 4.452  ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_data_temp[3] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 4.173      ;
; 4.540  ; my_uart_rx:my_uart_rx|rx_data_temp[4] ; my_uart_rx:my_uart_rx|rx_data_temp[4] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 4.761      ;
; 4.545  ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_reg[2]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 4.266      ;
; 4.545  ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_reg[7]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 4.266      ;
; 4.545  ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_reg[6]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 4.266      ;
; 4.545  ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_reg[1]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 4.266      ;
; 4.545  ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_reg[4]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 4.266      ;
; 4.545  ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_reg[3]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 4.266      ;
; 4.545  ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_reg[5]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 4.266      ;
; 4.545  ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_reg[0]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 4.266      ;
; 4.558  ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_temp[2] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 4.279      ;
; 4.566  ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_data_temp[7] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 4.287      ;
; 4.569  ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_data_temp[6] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 4.290      ;
; 4.586  ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_temp[7] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 4.307      ;
; 4.589  ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_temp[6] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 4.310      ;
; 4.663  ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_temp[3] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 4.384      ;
; 4.668  ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_temp[5] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 4.389      ;
; 4.670  ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_temp[0] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 4.391      ;
; 4.670  ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_temp[1] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 4.391      ;
; 4.699  ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_temp[4] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 4.420      ;
; 4.784  ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_complete_reg ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 4.505      ;
; 4.838  ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_complete_reg ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 4.559      ;
; 4.848  ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_data_temp[3] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 4.569      ;
; 4.873  ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_data_temp[7] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 4.594      ;
+--------+---------------------------------------+---------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold: 'my_uart_tx:my_uart_tx|tx_complete_reg'                                                                                                                                                                                                                                              ;
+-------+-----------------------------------------------------------------------------+-----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                   ; To Node                                                                     ; Launch Clock                          ; Latch Clock                           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------+-----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; 0.903 ; pwm_capture:pwm_capture_instance|ready                                      ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[2] ; clk                                   ; my_uart_tx:my_uart_tx|tx_complete_reg ; -0.500       ; 1.516      ; 2.140      ;
; 1.054 ; pwm_capture:pwm_capture_instance|ready                                      ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[1] ; clk                                   ; my_uart_tx:my_uart_tx|tx_complete_reg ; -0.500       ; 1.516      ; 2.291      ;
; 1.055 ; pwm_capture:pwm_capture_instance|ready                                      ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[0] ; clk                                   ; my_uart_tx:my_uart_tx|tx_complete_reg ; -0.500       ; 1.516      ; 2.292      ;
; 1.693 ; pwm_capture:pwm_capture_instance|ready                                      ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_end      ; clk                                   ; my_uart_tx:my_uart_tx|tx_complete_reg ; -0.500       ; 1.516      ; 2.930      ;
; 2.045 ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[1] ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[1] ; my_uart_tx:my_uart_tx|tx_complete_reg ; my_uart_tx:my_uart_tx|tx_complete_reg ; 0.000        ; 0.000      ; 2.266      ;
; 2.060 ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[1] ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[0] ; my_uart_tx:my_uart_tx|tx_complete_reg ; my_uart_tx:my_uart_tx|tx_complete_reg ; 0.000        ; 0.000      ; 2.281      ;
; 2.099 ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[1] ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[2] ; my_uart_tx:my_uart_tx|tx_complete_reg ; my_uart_tx:my_uart_tx|tx_complete_reg ; 0.000        ; 0.000      ; 2.320      ;
; 2.231 ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[2] ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[2] ; my_uart_tx:my_uart_tx|tx_complete_reg ; my_uart_tx:my_uart_tx|tx_complete_reg ; 0.000        ; 0.000      ; 2.452      ;
; 2.255 ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[0] ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[0] ; my_uart_tx:my_uart_tx|tx_complete_reg ; my_uart_tx:my_uart_tx|tx_complete_reg ; 0.000        ; 0.000      ; 2.476      ;
; 2.260 ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[0] ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[1] ; my_uart_tx:my_uart_tx|tx_complete_reg ; my_uart_tx:my_uart_tx|tx_complete_reg ; 0.000        ; 0.000      ; 2.481      ;
; 2.292 ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_end      ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_end      ; my_uart_tx:my_uart_tx|tx_complete_reg ; my_uart_tx:my_uart_tx|tx_complete_reg ; 0.000        ; 0.000      ; 2.513      ;
; 2.606 ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[0] ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[2] ; my_uart_tx:my_uart_tx|tx_complete_reg ; my_uart_tx:my_uart_tx|tx_complete_reg ; 0.000        ; 0.000      ; 2.827      ;
; 2.614 ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[1] ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_end      ; my_uart_tx:my_uart_tx|tx_complete_reg ; my_uart_tx:my_uart_tx|tx_complete_reg ; 0.000        ; 0.000      ; 2.835      ;
; 2.682 ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[2] ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[1] ; my_uart_tx:my_uart_tx|tx_complete_reg ; my_uart_tx:my_uart_tx|tx_complete_reg ; 0.000        ; 0.000      ; 2.903      ;
; 2.688 ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[2] ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[0] ; my_uart_tx:my_uart_tx|tx_complete_reg ; my_uart_tx:my_uart_tx|tx_complete_reg ; 0.000        ; 0.000      ; 2.909      ;
; 2.869 ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[2] ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_end      ; my_uart_tx:my_uart_tx|tx_complete_reg ; my_uart_tx:my_uart_tx|tx_complete_reg ; 0.000        ; 0.000      ; 3.090      ;
; 3.000 ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[0] ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_end      ; my_uart_tx:my_uart_tx|tx_complete_reg ; my_uart_tx:my_uart_tx|tx_complete_reg ; 0.000        ; 0.000      ; 3.221      ;
+-------+-----------------------------------------------------------------------------+-----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold: 'my_uart_rx:my_uart_rx|rx_enable_reg'                                                                                                       ;
+-------+-----------+----------+-------------------------------------+-------------------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node  ; Launch Clock                        ; Latch Clock                         ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------+-------------------------------------+-------------------------------------+--------------+------------+------------+
; 1.676 ; flag_reg  ; flag_reg ; my_uart_rx:my_uart_rx|rx_enable_reg ; my_uart_rx:my_uart_rx|rx_enable_reg ; 0.000        ; 0.000      ; 1.897      ;
+-------+-----------+----------+-------------------------------------+-------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Recovery: 'clk'                                                                                                                                                             ;
+--------+-------------+--------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node                                                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+--------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.998 ; capture_rst ; pwm_capture:pwm_capture_instance|nextpos_counter[7]                            ; clk          ; clk         ; 1.000        ; 0.000      ; 5.665      ;
; -4.998 ; capture_rst ; pwm_capture:pwm_capture_instance|nextpos_counter[31]                           ; clk          ; clk         ; 1.000        ; 0.000      ; 5.665      ;
; -4.523 ; capture_rst ; pwm_capture:pwm_capture_instance|pos_counter[22]                               ; clk          ; clk         ; 1.000        ; 0.000      ; 5.190      ;
; -4.523 ; capture_rst ; pwm_capture:pwm_capture_instance|pos_counter[21]                               ; clk          ; clk         ; 1.000        ; 0.000      ; 5.190      ;
; -4.523 ; capture_rst ; pwm_capture:pwm_capture_instance|neg_counter[25]                               ; clk          ; clk         ; 1.000        ; 0.000      ; 5.190      ;
; -4.523 ; capture_rst ; pwm_capture:pwm_capture_instance|neg_counter[22]                               ; clk          ; clk         ; 1.000        ; 0.000      ; 5.190      ;
; -4.523 ; capture_rst ; pwm_capture:pwm_capture_instance|neg_counter[18]                               ; clk          ; clk         ; 1.000        ; 0.000      ; 5.190      ;
; -4.353 ; capture_rst ; pwm_capture:pwm_capture_instance|periodcounter[1]                              ; clk          ; clk         ; 1.000        ; 0.000      ; 5.020      ;
; -4.353 ; capture_rst ; pwm_capture:pwm_capture_instance|pos_counter[5]                                ; clk          ; clk         ; 1.000        ; 0.000      ; 5.020      ;
; -4.353 ; capture_rst ; pwm_capture:pwm_capture_instance|pos_counter[0]                                ; clk          ; clk         ; 1.000        ; 0.000      ; 5.020      ;
; -4.353 ; capture_rst ; pwm_capture:pwm_capture_instance|periodcounter[0]                              ; clk          ; clk         ; 1.000        ; 0.000      ; 5.020      ;
; -4.353 ; capture_rst ; pwm_capture:pwm_capture_instance|periodcounter[3]                              ; clk          ; clk         ; 1.000        ; 0.000      ; 5.020      ;
; -4.353 ; capture_rst ; pwm_capture:pwm_capture_instance|periodcounter[4]                              ; clk          ; clk         ; 1.000        ; 0.000      ; 5.020      ;
; -4.353 ; capture_rst ; pwm_capture:pwm_capture_instance|periodcounter[2]                              ; clk          ; clk         ; 1.000        ; 0.000      ; 5.020      ;
; -4.353 ; capture_rst ; pwm_capture:pwm_capture_instance|periodcounter[5]                              ; clk          ; clk         ; 1.000        ; 0.000      ; 5.020      ;
; -4.351 ; capture_rst ; pwm_capture:pwm_capture_instance|periodcounter[9]                              ; clk          ; clk         ; 1.000        ; 0.000      ; 5.018      ;
; -4.351 ; capture_rst ; pwm_capture:pwm_capture_instance|periodcounter[8]                              ; clk          ; clk         ; 1.000        ; 0.000      ; 5.018      ;
; -4.351 ; capture_rst ; pwm_capture:pwm_capture_instance|periodcounter[15]                             ; clk          ; clk         ; 1.000        ; 0.000      ; 5.018      ;
; -4.351 ; capture_rst ; pwm_capture:pwm_capture_instance|periodcounter[7]                              ; clk          ; clk         ; 1.000        ; 0.000      ; 5.018      ;
; -4.351 ; capture_rst ; pwm_capture:pwm_capture_instance|periodcounter[14]                             ; clk          ; clk         ; 1.000        ; 0.000      ; 5.018      ;
; -4.351 ; capture_rst ; pwm_capture:pwm_capture_instance|periodcounter[6]                              ; clk          ; clk         ; 1.000        ; 0.000      ; 5.018      ;
; -4.351 ; capture_rst ; pwm_capture:pwm_capture_instance|periodcounter[11]                             ; clk          ; clk         ; 1.000        ; 0.000      ; 5.018      ;
; -4.351 ; capture_rst ; pwm_capture:pwm_capture_instance|periodcounter[12]                             ; clk          ; clk         ; 1.000        ; 0.000      ; 5.018      ;
; -4.351 ; capture_rst ; pwm_capture:pwm_capture_instance|periodcounter[10]                             ; clk          ; clk         ; 1.000        ; 0.000      ; 5.018      ;
; -4.351 ; capture_rst ; pwm_capture:pwm_capture_instance|periodcounter[13]                             ; clk          ; clk         ; 1.000        ; 0.000      ; 5.018      ;
; -4.341 ; capture_rst ; pwm_capture:pwm_capture_instance|neg_capture:neg_capture_instance|btn1         ; clk          ; clk         ; 1.000        ; 0.000      ; 5.008      ;
; -4.341 ; capture_rst ; pwm_capture:pwm_capture_instance|neg_capture:neg_capture_instance|btn2         ; clk          ; clk         ; 1.000        ; 0.000      ; 5.008      ;
; -4.341 ; capture_rst ; pwm_capture:pwm_capture_instance|pos_capture:pos_capture_instance|btn1         ; clk          ; clk         ; 1.000        ; 0.000      ; 5.008      ;
; -4.341 ; capture_rst ; pwm_capture:pwm_capture_instance|nextpos_counter[24]                           ; clk          ; clk         ; 1.000        ; 0.000      ; 5.008      ;
; -4.341 ; capture_rst ; pwm_capture:pwm_capture_instance|nextpos_counter[23]                           ; clk          ; clk         ; 1.000        ; 0.000      ; 5.008      ;
; -4.341 ; capture_rst ; pwm_capture:pwm_capture_instance|nextpos_counter[19]                           ; clk          ; clk         ; 1.000        ; 0.000      ; 5.008      ;
; -4.341 ; capture_rst ; pwm_capture:pwm_capture_instance|nextpos_counter[27]                           ; clk          ; clk         ; 1.000        ; 0.000      ; 5.008      ;
; -4.341 ; capture_rst ; pwm_capture:pwm_capture_instance|nextpos_counter[18]                           ; clk          ; clk         ; 1.000        ; 0.000      ; 5.008      ;
; -4.341 ; capture_rst ; pwm_capture:pwm_capture_instance|nextpos_counter[26]                           ; clk          ; clk         ; 1.000        ; 0.000      ; 5.008      ;
; -4.341 ; capture_rst ; pwm_capture:pwm_capture_instance|pos_capture:pos_capture_instance|btn2         ; clk          ; clk         ; 1.000        ; 0.000      ; 5.008      ;
; -4.315 ; capture_rst ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_counter[6]  ; clk          ; clk         ; 1.000        ; 0.000      ; 4.982      ;
; -4.315 ; capture_rst ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_counter[5]  ; clk          ; clk         ; 1.000        ; 0.000      ; 4.982      ;
; -4.315 ; capture_rst ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_counter[4]  ; clk          ; clk         ; 1.000        ; 0.000      ; 4.982      ;
; -4.315 ; capture_rst ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_counter[3]  ; clk          ; clk         ; 1.000        ; 0.000      ; 4.982      ;
; -4.315 ; capture_rst ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_counter[0]  ; clk          ; clk         ; 1.000        ; 0.000      ; 4.982      ;
; -4.315 ; capture_rst ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_counter[1]  ; clk          ; clk         ; 1.000        ; 0.000      ; 4.982      ;
; -4.315 ; capture_rst ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_counter[2]  ; clk          ; clk         ; 1.000        ; 0.000      ; 4.982      ;
; -4.315 ; capture_rst ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_counter[7]  ; clk          ; clk         ; 1.000        ; 0.000      ; 4.982      ;
; -4.313 ; capture_rst ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_counter[9]  ; clk          ; clk         ; 1.000        ; 0.000      ; 4.980      ;
; -4.313 ; capture_rst ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_counter[8]  ; clk          ; clk         ; 1.000        ; 0.000      ; 4.980      ;
; -4.313 ; capture_rst ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_counter[10] ; clk          ; clk         ; 1.000        ; 0.000      ; 4.980      ;
; -4.313 ; capture_rst ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_counter[11] ; clk          ; clk         ; 1.000        ; 0.000      ; 4.980      ;
; -4.313 ; capture_rst ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_counter[12] ; clk          ; clk         ; 1.000        ; 0.000      ; 4.980      ;
; -4.313 ; capture_rst ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_counter[13] ; clk          ; clk         ; 1.000        ; 0.000      ; 4.980      ;
; -4.313 ; capture_rst ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_counter[14] ; clk          ; clk         ; 1.000        ; 0.000      ; 4.980      ;
; -4.313 ; capture_rst ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_counter[15] ; clk          ; clk         ; 1.000        ; 0.000      ; 4.980      ;
; -4.313 ; capture_rst ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_start       ; clk          ; clk         ; 1.000        ; 0.000      ; 4.980      ;
; -4.258 ; capture_rst ; pwm_capture:pwm_capture_instance|ready                                         ; clk          ; clk         ; 1.000        ; 0.000      ; 4.925      ;
; -4.244 ; capture_rst ; pwm_capture:pwm_capture_instance|dutycyclecounter[17]                          ; clk          ; clk         ; 1.000        ; 0.000      ; 4.911      ;
; -4.244 ; capture_rst ; pwm_capture:pwm_capture_instance|dutycyclecounter[25]                          ; clk          ; clk         ; 1.000        ; 0.000      ; 4.911      ;
; -4.244 ; capture_rst ; pwm_capture:pwm_capture_instance|dutycyclecounter[16]                          ; clk          ; clk         ; 1.000        ; 0.000      ; 4.911      ;
; -4.244 ; capture_rst ; pwm_capture:pwm_capture_instance|dutycyclecounter[24]                          ; clk          ; clk         ; 1.000        ; 0.000      ; 4.911      ;
; -4.244 ; capture_rst ; pwm_capture:pwm_capture_instance|dutycyclecounter[23]                          ; clk          ; clk         ; 1.000        ; 0.000      ; 4.911      ;
; -4.244 ; capture_rst ; pwm_capture:pwm_capture_instance|dutycyclecounter[22]                          ; clk          ; clk         ; 1.000        ; 0.000      ; 4.911      ;
; -4.244 ; capture_rst ; pwm_capture:pwm_capture_instance|dutycyclecounter[19]                          ; clk          ; clk         ; 1.000        ; 0.000      ; 4.911      ;
; -4.244 ; capture_rst ; pwm_capture:pwm_capture_instance|dutycyclecounter[20]                          ; clk          ; clk         ; 1.000        ; 0.000      ; 4.911      ;
; -4.244 ; capture_rst ; pwm_capture:pwm_capture_instance|dutycyclecounter[18]                          ; clk          ; clk         ; 1.000        ; 0.000      ; 4.911      ;
; -4.244 ; capture_rst ; pwm_capture:pwm_capture_instance|dutycyclecounter[21]                          ; clk          ; clk         ; 1.000        ; 0.000      ; 4.911      ;
; -4.242 ; capture_rst ; pwm_capture:pwm_capture_instance|neg_counter_flag                              ; clk          ; clk         ; 1.000        ; 0.000      ; 4.909      ;
; -4.242 ; capture_rst ; pwm_capture:pwm_capture_instance|pos_counter[7]                                ; clk          ; clk         ; 1.000        ; 0.000      ; 4.909      ;
; -4.242 ; capture_rst ; pwm_capture:pwm_capture_instance|pos_counter[10]                               ; clk          ; clk         ; 1.000        ; 0.000      ; 4.909      ;
; -4.242 ; capture_rst ; pwm_capture:pwm_capture_instance|pos_counter[12]                               ; clk          ; clk         ; 1.000        ; 0.000      ; 4.909      ;
; -4.242 ; capture_rst ; pwm_capture:pwm_capture_instance|pos_counter[4]                                ; clk          ; clk         ; 1.000        ; 0.000      ; 4.909      ;
; -4.242 ; capture_rst ; pwm_capture:pwm_capture_instance|pos_counter[13]                               ; clk          ; clk         ; 1.000        ; 0.000      ; 4.909      ;
; -4.242 ; capture_rst ; pwm_capture:pwm_capture_instance|neg_counter[15]                               ; clk          ; clk         ; 1.000        ; 0.000      ; 4.909      ;
; -4.242 ; capture_rst ; pwm_capture:pwm_capture_instance|neg_counter[7]                                ; clk          ; clk         ; 1.000        ; 0.000      ; 4.909      ;
; -4.242 ; capture_rst ; pwm_capture:pwm_capture_instance|neg_counter[19]                               ; clk          ; clk         ; 1.000        ; 0.000      ; 4.909      ;
; -4.234 ; capture_rst ; pwm_capture:pwm_capture_instance|dutycyclecounter[9]                           ; clk          ; clk         ; 1.000        ; 0.000      ; 4.901      ;
; -4.234 ; capture_rst ; pwm_capture:pwm_capture_instance|dutycyclecounter[8]                           ; clk          ; clk         ; 1.000        ; 0.000      ; 4.901      ;
; -4.234 ; capture_rst ; pwm_capture:pwm_capture_instance|dutycyclecounter[15]                          ; clk          ; clk         ; 1.000        ; 0.000      ; 4.901      ;
; -4.234 ; capture_rst ; pwm_capture:pwm_capture_instance|dutycyclecounter[7]                           ; clk          ; clk         ; 1.000        ; 0.000      ; 4.901      ;
; -4.234 ; capture_rst ; pwm_capture:pwm_capture_instance|dutycyclecounter[14]                          ; clk          ; clk         ; 1.000        ; 0.000      ; 4.901      ;
; -4.234 ; capture_rst ; pwm_capture:pwm_capture_instance|dutycyclecounter[6]                           ; clk          ; clk         ; 1.000        ; 0.000      ; 4.901      ;
; -4.234 ; capture_rst ; pwm_capture:pwm_capture_instance|dutycyclecounter[11]                          ; clk          ; clk         ; 1.000        ; 0.000      ; 4.901      ;
; -4.234 ; capture_rst ; pwm_capture:pwm_capture_instance|dutycyclecounter[12]                          ; clk          ; clk         ; 1.000        ; 0.000      ; 4.901      ;
; -4.234 ; capture_rst ; pwm_capture:pwm_capture_instance|dutycyclecounter[10]                          ; clk          ; clk         ; 1.000        ; 0.000      ; 4.901      ;
; -4.234 ; capture_rst ; pwm_capture:pwm_capture_instance|dutycyclecounter[13]                          ; clk          ; clk         ; 1.000        ; 0.000      ; 4.901      ;
; -4.227 ; capture_rst ; pwm_capture:pwm_capture_instance|pos_counter[1]                                ; clk          ; clk         ; 1.000        ; 0.000      ; 4.894      ;
; -4.227 ; capture_rst ; pwm_capture:pwm_capture_instance|pos_counter[25]                               ; clk          ; clk         ; 1.000        ; 0.000      ; 4.894      ;
; -4.227 ; capture_rst ; pwm_capture:pwm_capture_instance|pos_counter[24]                               ; clk          ; clk         ; 1.000        ; 0.000      ; 4.894      ;
; -4.227 ; capture_rst ; pwm_capture:pwm_capture_instance|pos_counter[23]                               ; clk          ; clk         ; 1.000        ; 0.000      ; 4.894      ;
; -4.227 ; capture_rst ; pwm_capture:pwm_capture_instance|pos_counter[11]                               ; clk          ; clk         ; 1.000        ; 0.000      ; 4.894      ;
; -4.227 ; capture_rst ; pwm_capture:pwm_capture_instance|pos_counter[19]                               ; clk          ; clk         ; 1.000        ; 0.000      ; 4.894      ;
; -4.227 ; capture_rst ; pwm_capture:pwm_capture_instance|pos_counter[18]                               ; clk          ; clk         ; 1.000        ; 0.000      ; 4.894      ;
; -4.227 ; capture_rst ; pwm_capture:pwm_capture_instance|nextpos_counter[9]                            ; clk          ; clk         ; 1.000        ; 0.000      ; 4.894      ;
; -4.227 ; capture_rst ; pwm_capture:pwm_capture_instance|nextpos_counter[1]                            ; clk          ; clk         ; 1.000        ; 0.000      ; 4.894      ;
; -4.227 ; capture_rst ; pwm_capture:pwm_capture_instance|nextpos_counter[14]                           ; clk          ; clk         ; 1.000        ; 0.000      ; 4.894      ;
; -4.219 ; capture_rst ; pwm_capture:pwm_capture_instance|dutycyclecounter[1]                           ; clk          ; clk         ; 1.000        ; 0.000      ; 4.886      ;
; -4.219 ; capture_rst ; pwm_capture:pwm_capture_instance|dutycyclecounter[0]                           ; clk          ; clk         ; 1.000        ; 0.000      ; 4.886      ;
; -4.219 ; capture_rst ; pwm_capture:pwm_capture_instance|dutycyclecounter[3]                           ; clk          ; clk         ; 1.000        ; 0.000      ; 4.886      ;
; -4.219 ; capture_rst ; pwm_capture:pwm_capture_instance|dutycyclecounter[4]                           ; clk          ; clk         ; 1.000        ; 0.000      ; 4.886      ;
; -4.219 ; capture_rst ; pwm_capture:pwm_capture_instance|dutycyclecounter[2]                           ; clk          ; clk         ; 1.000        ; 0.000      ; 4.886      ;
; -4.219 ; capture_rst ; pwm_capture:pwm_capture_instance|dutycyclecounter[5]                           ; clk          ; clk         ; 1.000        ; 0.000      ; 4.886      ;
; -4.219 ; capture_rst ; pwm_capture:pwm_capture_instance|nextpos_counter[25]                           ; clk          ; clk         ; 1.000        ; 0.000      ; 4.886      ;
; -4.219 ; capture_rst ; pwm_capture:pwm_capture_instance|nextpos_counter[30]                           ; clk          ; clk         ; 1.000        ; 0.000      ; 4.886      ;
+--------+-------------+--------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Recovery: 'rs232_rx'                                                                                                                                                                    ;
+--------+---------------------------------------+-------------------------------------+-------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                             ; Launch Clock                              ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+-------------------------------------+-------------------------------------------+-------------+--------------+------------+------------+
; -3.922 ; my_uart_rx:my_uart_rx|rx_complete_reg ; my_uart_rx:my_uart_rx|rx_enable_reg ; speed_select:speed_select|buad_clk_rx_reg ; rs232_rx    ; 1.000        ; -1.045     ; 3.544      ;
+--------+---------------------------------------+-------------------------------------+-------------------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Recovery: 'pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_start'                                                                                                                                                             ;
+--------+---------------------------------------+-------------------------------------+---------------------------------------+--------------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                             ; Launch Clock                          ; Latch Clock                                                              ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+-------------------------------------+---------------------------------------+--------------------------------------------------------------------------+--------------+------------+------------+
; -3.778 ; capture_rst                           ; my_uart_tx:my_uart_tx|tx_enable_reg ; clk                                   ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_start ; 1.000        ; -0.308     ; 4.137      ;
; -0.946 ; my_uart_tx:my_uart_tx|tx_complete_reg ; my_uart_tx:my_uart_tx|tx_enable_reg ; my_uart_tx:my_uart_tx|tx_complete_reg ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_start ; 0.500        ; 3.373      ; 4.862      ;
; -0.446 ; my_uart_tx:my_uart_tx|tx_complete_reg ; my_uart_tx:my_uart_tx|tx_enable_reg ; my_uart_tx:my_uart_tx|tx_complete_reg ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_start ; 1.000        ; 3.373      ; 4.862      ;
+--------+---------------------------------------+-------------------------------------+---------------------------------------+--------------------------------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Recovery: 'speed_select:speed_select|buad_clk_tx_reg'                                                                                                                                                                                                ;
+--------+-------------------------------------+---------------------------------------+--------------------------------------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                               ; Launch Clock                                                             ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+---------------------------------------+--------------------------------------------------------------------------+-------------------------------------------+--------------+------------+------------+
; -3.525 ; my_uart_tx:my_uart_tx|tx_enable_reg ; my_uart_tx:my_uart_tx|tx_complete_reg ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_start ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 1.372      ; 5.064      ;
; -3.521 ; capture_rst                         ; my_uart_tx:my_uart_tx|tx_complete_reg ; clk                                                                      ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 1.064      ; 4.752      ;
; -1.920 ; capture_rst                         ; my_uart_tx:my_uart_tx|tx_count[2]     ; clk                                                                      ; speed_select:speed_select|buad_clk_tx_reg ; 1.000        ; 1.064      ; 3.651      ;
; -1.920 ; capture_rst                         ; my_uart_tx:my_uart_tx|tx_count[0]     ; clk                                                                      ; speed_select:speed_select|buad_clk_tx_reg ; 1.000        ; 1.064      ; 3.651      ;
; -1.920 ; capture_rst                         ; my_uart_tx:my_uart_tx|tx_count[1]     ; clk                                                                      ; speed_select:speed_select|buad_clk_tx_reg ; 1.000        ; 1.064      ; 3.651      ;
; -1.920 ; capture_rst                         ; my_uart_tx:my_uart_tx|tx_count[3]     ; clk                                                                      ; speed_select:speed_select|buad_clk_tx_reg ; 1.000        ; 1.064      ; 3.651      ;
; -1.843 ; capture_rst                         ; my_uart_tx:my_uart_tx|uart_tx_reg~en  ; clk                                                                      ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 1.064      ; 3.074      ;
+--------+-------------------------------------+---------------------------------------+--------------------------------------------------------------------------+-------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Recovery: 'my_uart_tx:my_uart_tx|tx_complete_reg'                                                                                                                                                  ;
+--------+-------------+-----------------------------------------------------------------------------+--------------+---------------------------------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node                                                                     ; Launch Clock ; Latch Clock                           ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+-----------------------------------------------------------------------------+--------------+---------------------------------------+--------------+------------+------------+
; -2.665 ; capture_rst ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_end      ; clk          ; my_uart_tx:my_uart_tx|tx_complete_reg ; 0.500        ; 1.516      ; 4.348      ;
; -2.665 ; capture_rst ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[2] ; clk          ; my_uart_tx:my_uart_tx|tx_complete_reg ; 0.500        ; 1.516      ; 4.348      ;
; -2.656 ; capture_rst ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[1] ; clk          ; my_uart_tx:my_uart_tx|tx_complete_reg ; 0.500        ; 1.516      ; 4.339      ;
; -2.656 ; capture_rst ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[0] ; clk          ; my_uart_tx:my_uart_tx|tx_complete_reg ; 0.500        ; 1.516      ; 4.339      ;
+--------+-------------+-----------------------------------------------------------------------------+--------------+---------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Recovery: 'speed_select:speed_select|buad_clk_rx_reg'                                                                                                                                                          ;
+-------+-------------------------------------+---------------------------------------+-------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack ; From Node                           ; To Node                               ; Launch Clock                        ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------+---------------------------------------+-------------------------------------+-------------------------------------------+--------------+------------+------------+
; 2.494 ; my_uart_rx:my_uart_rx|rx_enable_reg ; my_uart_rx:my_uart_rx|rx_complete_reg ; my_uart_rx:my_uart_rx|rx_enable_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 5.821      ; 3.870      ;
; 2.994 ; my_uart_rx:my_uart_rx|rx_enable_reg ; my_uart_rx:my_uart_rx|rx_complete_reg ; my_uart_rx:my_uart_rx|rx_enable_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 5.821      ; 3.870      ;
+-------+-------------------------------------+---------------------------------------+-------------------------------------+-------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Removal: 'speed_select:speed_select|buad_clk_rx_reg'                                                                                                                                                            ;
+--------+-------------------------------------+---------------------------------------+-------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                               ; Launch Clock                        ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+---------------------------------------+-------------------------------------+-------------------------------------------+--------------+------------+------------+
; -2.548 ; my_uart_rx:my_uart_rx|rx_enable_reg ; my_uart_rx:my_uart_rx|rx_complete_reg ; my_uart_rx:my_uart_rx|rx_enable_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 5.821      ; 3.870      ;
; -2.048 ; my_uart_rx:my_uart_rx|rx_enable_reg ; my_uart_rx:my_uart_rx|rx_complete_reg ; my_uart_rx:my_uart_rx|rx_enable_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 5.821      ; 3.870      ;
+--------+-------------------------------------+---------------------------------------+-------------------------------------+-------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Removal: 'pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_start'                                                                                                                                                             ;
+-------+---------------------------------------+-------------------------------------+---------------------------------------+--------------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                             ; Launch Clock                          ; Latch Clock                                                              ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+-------------------------------------+---------------------------------------+--------------------------------------------------------------------------+--------------+------------+------------+
; 0.892 ; my_uart_tx:my_uart_tx|tx_complete_reg ; my_uart_tx:my_uart_tx|tx_enable_reg ; my_uart_tx:my_uart_tx|tx_complete_reg ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_start ; 0.000        ; 3.373      ; 4.862      ;
; 1.392 ; my_uart_tx:my_uart_tx|tx_complete_reg ; my_uart_tx:my_uart_tx|tx_enable_reg ; my_uart_tx:my_uart_tx|tx_complete_reg ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_start ; -0.500       ; 3.373      ; 4.862      ;
; 4.224 ; capture_rst                           ; my_uart_tx:my_uart_tx|tx_enable_reg ; clk                                   ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_start ; 0.000        ; -0.308     ; 4.137      ;
+-------+---------------------------------------+-------------------------------------+---------------------------------------+--------------------------------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Removal: 'speed_select:speed_select|buad_clk_tx_reg'                                                                                                                                                                                                ;
+-------+-------------------------------------+---------------------------------------+--------------------------------------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack ; From Node                           ; To Node                               ; Launch Clock                                                             ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------+---------------------------------------+--------------------------------------------------------------------------+-------------------------------------------+--------------+------------+------------+
; 2.289 ; capture_rst                         ; my_uart_tx:my_uart_tx|uart_tx_reg~en  ; clk                                                                      ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 1.064      ; 3.074      ;
; 2.366 ; capture_rst                         ; my_uart_tx:my_uart_tx|tx_count[2]     ; clk                                                                      ; speed_select:speed_select|buad_clk_tx_reg ; 0.000        ; 1.064      ; 3.651      ;
; 2.366 ; capture_rst                         ; my_uart_tx:my_uart_tx|tx_count[0]     ; clk                                                                      ; speed_select:speed_select|buad_clk_tx_reg ; 0.000        ; 1.064      ; 3.651      ;
; 2.366 ; capture_rst                         ; my_uart_tx:my_uart_tx|tx_count[1]     ; clk                                                                      ; speed_select:speed_select|buad_clk_tx_reg ; 0.000        ; 1.064      ; 3.651      ;
; 2.366 ; capture_rst                         ; my_uart_tx:my_uart_tx|tx_count[3]     ; clk                                                                      ; speed_select:speed_select|buad_clk_tx_reg ; 0.000        ; 1.064      ; 3.651      ;
; 3.967 ; capture_rst                         ; my_uart_tx:my_uart_tx|tx_complete_reg ; clk                                                                      ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 1.064      ; 4.752      ;
; 3.971 ; my_uart_tx:my_uart_tx|tx_enable_reg ; my_uart_tx:my_uart_tx|tx_complete_reg ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_start ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 1.372      ; 5.064      ;
+-------+-------------------------------------+---------------------------------------+--------------------------------------------------------------------------+-------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Removal: 'my_uart_tx:my_uart_tx|tx_complete_reg'                                                                                                                                                  ;
+-------+-------------+-----------------------------------------------------------------------------+--------------+---------------------------------------+--------------+------------+------------+
; Slack ; From Node   ; To Node                                                                     ; Launch Clock ; Latch Clock                           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------+-----------------------------------------------------------------------------+--------------+---------------------------------------+--------------+------------+------------+
; 3.102 ; capture_rst ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[1] ; clk          ; my_uart_tx:my_uart_tx|tx_complete_reg ; -0.500       ; 1.516      ; 4.339      ;
; 3.102 ; capture_rst ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[0] ; clk          ; my_uart_tx:my_uart_tx|tx_complete_reg ; -0.500       ; 1.516      ; 4.339      ;
; 3.111 ; capture_rst ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_end      ; clk          ; my_uart_tx:my_uart_tx|tx_complete_reg ; -0.500       ; 1.516      ; 4.348      ;
; 3.111 ; capture_rst ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[2] ; clk          ; my_uart_tx:my_uart_tx|tx_complete_reg ; -0.500       ; 1.516      ; 4.348      ;
+-------+-------------+-----------------------------------------------------------------------------+--------------+---------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Removal: 'clk'                                                                                                                                    ;
+-------+-------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node   ; To Node                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 3.399 ; capture_rst ; pwm_capture:pwm_capture_instance|pos_counter[9]       ; clk          ; clk         ; 0.000        ; 0.000      ; 3.620      ;
; 3.399 ; capture_rst ; pwm_capture:pwm_capture_instance|pos_counter[20]      ; clk          ; clk         ; 0.000        ; 0.000      ; 3.620      ;
; 3.399 ; capture_rst ; pwm_capture:pwm_capture_instance|pos_counter[14]      ; clk          ; clk         ; 0.000        ; 0.000      ; 3.620      ;
; 3.399 ; capture_rst ; pwm_capture:pwm_capture_instance|neg_counter[17]      ; clk          ; clk         ; 0.000        ; 0.000      ; 3.620      ;
; 3.399 ; capture_rst ; pwm_capture:pwm_capture_instance|neg_counter[9]       ; clk          ; clk         ; 0.000        ; 0.000      ; 3.620      ;
; 3.399 ; capture_rst ; pwm_capture:pwm_capture_instance|neg_counter[1]       ; clk          ; clk         ; 0.000        ; 0.000      ; 3.620      ;
; 3.399 ; capture_rst ; pwm_capture:pwm_capture_instance|neg_counter[24]      ; clk          ; clk         ; 0.000        ; 0.000      ; 3.620      ;
; 3.399 ; capture_rst ; pwm_capture:pwm_capture_instance|neg_counter[6]       ; clk          ; clk         ; 0.000        ; 0.000      ; 3.620      ;
; 3.399 ; capture_rst ; pwm_capture:pwm_capture_instance|neg_counter[20]      ; clk          ; clk         ; 0.000        ; 0.000      ; 3.620      ;
; 3.399 ; capture_rst ; pwm_capture:pwm_capture_instance|neg_counter[4]       ; clk          ; clk         ; 0.000        ; 0.000      ; 3.620      ;
; 4.029 ; capture_rst ; pwm_capture:pwm_capture_instance|counter[1]           ; clk          ; clk         ; 0.000        ; 0.000      ; 4.250      ;
; 4.029 ; capture_rst ; pwm_capture:pwm_capture_instance|counter[0]           ; clk          ; clk         ; 0.000        ; 0.000      ; 4.250      ;
; 4.029 ; capture_rst ; pwm_capture:pwm_capture_instance|counter[5]           ; clk          ; clk         ; 0.000        ; 0.000      ; 4.250      ;
; 4.029 ; capture_rst ; pwm_capture:pwm_capture_instance|neg_counter[23]      ; clk          ; clk         ; 0.000        ; 0.000      ; 4.250      ;
; 4.029 ; capture_rst ; pwm_capture:pwm_capture_instance|neg_counter[14]      ; clk          ; clk         ; 0.000        ; 0.000      ; 4.250      ;
; 4.029 ; capture_rst ; pwm_capture:pwm_capture_instance|counter[3]           ; clk          ; clk         ; 0.000        ; 0.000      ; 4.250      ;
; 4.029 ; capture_rst ; pwm_capture:pwm_capture_instance|neg_counter[12]      ; clk          ; clk         ; 0.000        ; 0.000      ; 4.250      ;
; 4.029 ; capture_rst ; pwm_capture:pwm_capture_instance|counter[4]           ; clk          ; clk         ; 0.000        ; 0.000      ; 4.250      ;
; 4.029 ; capture_rst ; pwm_capture:pwm_capture_instance|counter[2]           ; clk          ; clk         ; 0.000        ; 0.000      ; 4.250      ;
; 4.029 ; capture_rst ; pwm_capture:pwm_capture_instance|neg_counter[13]      ; clk          ; clk         ; 0.000        ; 0.000      ; 4.250      ;
; 4.047 ; capture_rst ; pwm_capture:pwm_capture_instance|counter[9]           ; clk          ; clk         ; 0.000        ; 0.000      ; 4.268      ;
; 4.047 ; capture_rst ; pwm_capture:pwm_capture_instance|counter[15]          ; clk          ; clk         ; 0.000        ; 0.000      ; 4.268      ;
; 4.047 ; capture_rst ; pwm_capture:pwm_capture_instance|counter[8]           ; clk          ; clk         ; 0.000        ; 0.000      ; 4.268      ;
; 4.047 ; capture_rst ; pwm_capture:pwm_capture_instance|counter[7]           ; clk          ; clk         ; 0.000        ; 0.000      ; 4.268      ;
; 4.047 ; capture_rst ; pwm_capture:pwm_capture_instance|counter[10]          ; clk          ; clk         ; 0.000        ; 0.000      ; 4.268      ;
; 4.047 ; capture_rst ; pwm_capture:pwm_capture_instance|counter[14]          ; clk          ; clk         ; 0.000        ; 0.000      ; 4.268      ;
; 4.047 ; capture_rst ; pwm_capture:pwm_capture_instance|counter[6]           ; clk          ; clk         ; 0.000        ; 0.000      ; 4.268      ;
; 4.047 ; capture_rst ; pwm_capture:pwm_capture_instance|counter[11]          ; clk          ; clk         ; 0.000        ; 0.000      ; 4.268      ;
; 4.047 ; capture_rst ; pwm_capture:pwm_capture_instance|counter[12]          ; clk          ; clk         ; 0.000        ; 0.000      ; 4.268      ;
; 4.047 ; capture_rst ; pwm_capture:pwm_capture_instance|counter[13]          ; clk          ; clk         ; 0.000        ; 0.000      ; 4.268      ;
; 4.049 ; capture_rst ; pwm_capture:pwm_capture_instance|periodcounter[17]    ; clk          ; clk         ; 0.000        ; 0.000      ; 4.270      ;
; 4.049 ; capture_rst ; pwm_capture:pwm_capture_instance|periodcounter[25]    ; clk          ; clk         ; 0.000        ; 0.000      ; 4.270      ;
; 4.049 ; capture_rst ; pwm_capture:pwm_capture_instance|periodcounter[16]    ; clk          ; clk         ; 0.000        ; 0.000      ; 4.270      ;
; 4.049 ; capture_rst ; pwm_capture:pwm_capture_instance|periodcounter[24]    ; clk          ; clk         ; 0.000        ; 0.000      ; 4.270      ;
; 4.049 ; capture_rst ; pwm_capture:pwm_capture_instance|periodcounter[23]    ; clk          ; clk         ; 0.000        ; 0.000      ; 4.270      ;
; 4.049 ; capture_rst ; pwm_capture:pwm_capture_instance|periodcounter[22]    ; clk          ; clk         ; 0.000        ; 0.000      ; 4.270      ;
; 4.049 ; capture_rst ; pwm_capture:pwm_capture_instance|periodcounter[19]    ; clk          ; clk         ; 0.000        ; 0.000      ; 4.270      ;
; 4.049 ; capture_rst ; pwm_capture:pwm_capture_instance|periodcounter[20]    ; clk          ; clk         ; 0.000        ; 0.000      ; 4.270      ;
; 4.049 ; capture_rst ; pwm_capture:pwm_capture_instance|periodcounter[18]    ; clk          ; clk         ; 0.000        ; 0.000      ; 4.270      ;
; 4.049 ; capture_rst ; pwm_capture:pwm_capture_instance|periodcounter[21]    ; clk          ; clk         ; 0.000        ; 0.000      ; 4.270      ;
; 4.063 ; capture_rst ; pwm_capture:pwm_capture_instance|counter[17]          ; clk          ; clk         ; 0.000        ; 0.000      ; 4.284      ;
; 4.063 ; capture_rst ; pwm_capture:pwm_capture_instance|counter[25]          ; clk          ; clk         ; 0.000        ; 0.000      ; 4.284      ;
; 4.063 ; capture_rst ; pwm_capture:pwm_capture_instance|counter[16]          ; clk          ; clk         ; 0.000        ; 0.000      ; 4.284      ;
; 4.063 ; capture_rst ; pwm_capture:pwm_capture_instance|counter[20]          ; clk          ; clk         ; 0.000        ; 0.000      ; 4.284      ;
; 4.063 ; capture_rst ; pwm_capture:pwm_capture_instance|counter[24]          ; clk          ; clk         ; 0.000        ; 0.000      ; 4.284      ;
; 4.063 ; capture_rst ; pwm_capture:pwm_capture_instance|counter[23]          ; clk          ; clk         ; 0.000        ; 0.000      ; 4.284      ;
; 4.063 ; capture_rst ; pwm_capture:pwm_capture_instance|counter[22]          ; clk          ; clk         ; 0.000        ; 0.000      ; 4.284      ;
; 4.063 ; capture_rst ; pwm_capture:pwm_capture_instance|counter[19]          ; clk          ; clk         ; 0.000        ; 0.000      ; 4.284      ;
; 4.063 ; capture_rst ; pwm_capture:pwm_capture_instance|counter[18]          ; clk          ; clk         ; 0.000        ; 0.000      ; 4.284      ;
; 4.063 ; capture_rst ; pwm_capture:pwm_capture_instance|counter[21]          ; clk          ; clk         ; 0.000        ; 0.000      ; 4.284      ;
; 4.067 ; capture_rst ; pwm_capture:pwm_capture_instance|periodcounter[31]    ; clk          ; clk         ; 0.000        ; 0.000      ; 4.288      ;
; 4.067 ; capture_rst ; pwm_capture:pwm_capture_instance|periodcounter[30]    ; clk          ; clk         ; 0.000        ; 0.000      ; 4.288      ;
; 4.067 ; capture_rst ; pwm_capture:pwm_capture_instance|periodcounter[27]    ; clk          ; clk         ; 0.000        ; 0.000      ; 4.288      ;
; 4.067 ; capture_rst ; pwm_capture:pwm_capture_instance|periodcounter[28]    ; clk          ; clk         ; 0.000        ; 0.000      ; 4.288      ;
; 4.067 ; capture_rst ; pwm_capture:pwm_capture_instance|periodcounter[26]    ; clk          ; clk         ; 0.000        ; 0.000      ; 4.288      ;
; 4.067 ; capture_rst ; pwm_capture:pwm_capture_instance|periodcounter[29]    ; clk          ; clk         ; 0.000        ; 0.000      ; 4.288      ;
; 4.067 ; capture_rst ; pwm_capture:pwm_capture_instance|nextpos_counter[3]   ; clk          ; clk         ; 0.000        ; 0.000      ; 4.288      ;
; 4.067 ; capture_rst ; pwm_capture:pwm_capture_instance|nextpos_counter[4]   ; clk          ; clk         ; 0.000        ; 0.000      ; 4.288      ;
; 4.067 ; capture_rst ; pwm_capture:pwm_capture_instance|nextpos_counter[10]  ; clk          ; clk         ; 0.000        ; 0.000      ; 4.288      ;
; 4.067 ; capture_rst ; pwm_capture:pwm_capture_instance|nextpos_counter[29]  ; clk          ; clk         ; 0.000        ; 0.000      ; 4.288      ;
; 4.120 ; capture_rst ; pwm_capture:pwm_capture_instance|pos_counter_flag     ; clk          ; clk         ; 0.000        ; 0.000      ; 4.341      ;
; 4.120 ; capture_rst ; pwm_capture:pwm_capture_instance|pos_counter[16]      ; clk          ; clk         ; 0.000        ; 0.000      ; 4.341      ;
; 4.120 ; capture_rst ; pwm_capture:pwm_capture_instance|pos_counter[6]       ; clk          ; clk         ; 0.000        ; 0.000      ; 4.341      ;
; 4.120 ; capture_rst ; pwm_capture:pwm_capture_instance|pos_counter[2]       ; clk          ; clk         ; 0.000        ; 0.000      ; 4.341      ;
; 4.120 ; capture_rst ; pwm_capture:pwm_capture_instance|pos_counter[26]      ; clk          ; clk         ; 0.000        ; 0.000      ; 4.341      ;
; 4.120 ; capture_rst ; pwm_capture:pwm_capture_instance|neg_counter[16]      ; clk          ; clk         ; 0.000        ; 0.000      ; 4.341      ;
; 4.120 ; capture_rst ; pwm_capture:pwm_capture_instance|neg_counter[0]       ; clk          ; clk         ; 0.000        ; 0.000      ; 4.341      ;
; 4.120 ; capture_rst ; pwm_capture:pwm_capture_instance|neg_counter[3]       ; clk          ; clk         ; 0.000        ; 0.000      ; 4.341      ;
; 4.120 ; capture_rst ; pwm_capture:pwm_capture_instance|neg_counter[2]       ; clk          ; clk         ; 0.000        ; 0.000      ; 4.341      ;
; 4.126 ; capture_rst ; pwm_capture:pwm_capture_instance|nextpos_counter[17]  ; clk          ; clk         ; 0.000        ; 0.000      ; 4.347      ;
; 4.126 ; capture_rst ; pwm_capture:pwm_capture_instance|nextpos_counter[16]  ; clk          ; clk         ; 0.000        ; 0.000      ; 4.347      ;
; 4.126 ; capture_rst ; pwm_capture:pwm_capture_instance|nextpos_counter[0]   ; clk          ; clk         ; 0.000        ; 0.000      ; 4.347      ;
; 4.126 ; capture_rst ; pwm_capture:pwm_capture_instance|nextpos_counter[6]   ; clk          ; clk         ; 0.000        ; 0.000      ; 4.347      ;
; 4.126 ; capture_rst ; pwm_capture:pwm_capture_instance|nextpos_counter[12]  ; clk          ; clk         ; 0.000        ; 0.000      ; 4.347      ;
; 4.126 ; capture_rst ; pwm_capture:pwm_capture_instance|nextpos_counter[20]  ; clk          ; clk         ; 0.000        ; 0.000      ; 4.347      ;
; 4.126 ; capture_rst ; pwm_capture:pwm_capture_instance|neg_counter[21]      ; clk          ; clk         ; 0.000        ; 0.000      ; 4.347      ;
; 4.126 ; capture_rst ; pwm_capture:pwm_capture_instance|neg_counter[5]       ; clk          ; clk         ; 0.000        ; 0.000      ; 4.347      ;
; 4.126 ; capture_rst ; pwm_capture:pwm_capture_instance|nextpos_counter[21]  ; clk          ; clk         ; 0.000        ; 0.000      ; 4.347      ;
; 4.126 ; capture_rst ; pwm_capture:pwm_capture_instance|nextpos_counter[5]   ; clk          ; clk         ; 0.000        ; 0.000      ; 4.347      ;
; 4.166 ; capture_rst ; pwm_capture:pwm_capture_instance|nextpos_counter_flag ; clk          ; clk         ; 0.000        ; 0.000      ; 4.387      ;
; 4.166 ; capture_rst ; pwm_capture:pwm_capture_instance|pos_counter[8]       ; clk          ; clk         ; 0.000        ; 0.000      ; 4.387      ;
; 4.166 ; capture_rst ; pwm_capture:pwm_capture_instance|pos_counter[15]      ; clk          ; clk         ; 0.000        ; 0.000      ; 4.387      ;
; 4.166 ; capture_rst ; pwm_capture:pwm_capture_instance|pos_counter[3]       ; clk          ; clk         ; 0.000        ; 0.000      ; 4.387      ;
; 4.166 ; capture_rst ; pwm_capture:pwm_capture_instance|pos_counter[28]      ; clk          ; clk         ; 0.000        ; 0.000      ; 4.387      ;
; 4.166 ; capture_rst ; pwm_capture:pwm_capture_instance|nextpos_counter[8]   ; clk          ; clk         ; 0.000        ; 0.000      ; 4.387      ;
; 4.166 ; capture_rst ; pwm_capture:pwm_capture_instance|nextpos_counter[15]  ; clk          ; clk         ; 0.000        ; 0.000      ; 4.387      ;
; 4.166 ; capture_rst ; pwm_capture:pwm_capture_instance|nextpos_counter[22]  ; clk          ; clk         ; 0.000        ; 0.000      ; 4.387      ;
; 4.166 ; capture_rst ; pwm_capture:pwm_capture_instance|nextpos_counter[28]  ; clk          ; clk         ; 0.000        ; 0.000      ; 4.387      ;
; 4.166 ; capture_rst ; pwm_capture:pwm_capture_instance|nextpos_counter[2]   ; clk          ; clk         ; 0.000        ; 0.000      ; 4.387      ;
; 4.568 ; capture_rst ; pwm_capture:pwm_capture_instance|counter[31]          ; clk          ; clk         ; 0.000        ; 0.000      ; 4.789      ;
; 4.568 ; capture_rst ; pwm_capture:pwm_capture_instance|counter[30]          ; clk          ; clk         ; 0.000        ; 0.000      ; 4.789      ;
; 4.568 ; capture_rst ; pwm_capture:pwm_capture_instance|neg_counter[30]      ; clk          ; clk         ; 0.000        ; 0.000      ; 4.789      ;
; 4.568 ; capture_rst ; pwm_capture:pwm_capture_instance|neg_counter[11]      ; clk          ; clk         ; 0.000        ; 0.000      ; 4.789      ;
; 4.568 ; capture_rst ; pwm_capture:pwm_capture_instance|counter[27]          ; clk          ; clk         ; 0.000        ; 0.000      ; 4.789      ;
; 4.568 ; capture_rst ; pwm_capture:pwm_capture_instance|counter[28]          ; clk          ; clk         ; 0.000        ; 0.000      ; 4.789      ;
; 4.568 ; capture_rst ; pwm_capture:pwm_capture_instance|neg_counter[28]      ; clk          ; clk         ; 0.000        ; 0.000      ; 4.789      ;
; 4.568 ; capture_rst ; pwm_capture:pwm_capture_instance|counter[26]          ; clk          ; clk         ; 0.000        ; 0.000      ; 4.789      ;
; 4.568 ; capture_rst ; pwm_capture:pwm_capture_instance|neg_counter[26]      ; clk          ; clk         ; 0.000        ; 0.000      ; 4.789      ;
; 4.568 ; capture_rst ; pwm_capture:pwm_capture_instance|counter[29]          ; clk          ; clk         ; 0.000        ; 0.000      ; 4.789      ;
; 4.576 ; capture_rst ; pwm_capture:pwm_capture_instance|pos_counter[17]      ; clk          ; clk         ; 0.000        ; 0.000      ; 4.797      ;
+-------+-------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Removal: 'rs232_rx'                                                                                                                                                                    ;
+-------+---------------------------------------+-------------------------------------+-------------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                             ; Launch Clock                              ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+-------------------------------------+-------------------------------------------+-------------+--------------+------------+------------+
; 4.368 ; my_uart_rx:my_uart_rx|rx_complete_reg ; my_uart_rx:my_uart_rx|rx_enable_reg ; speed_select:speed_select|buad_clk_rx_reg ; rs232_rx    ; 0.000        ; -1.045     ; 3.544      ;
+-------+---------------------------------------+-------------------------------------+-------------------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------+
; Minimum Pulse Width: 'clk'                                                                     ;
+--------+--------------+----------------+------------------+-------+------------+---------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target        ;
+--------+--------------+----------------+------------------+-------+------------+---------------+
; -2.289 ; 1.000        ; 3.289          ; Port Rate        ; clk   ; Rise       ; clk           ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Buff_temp[0]  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Buff_temp[0]  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Buff_temp[10] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Buff_temp[10] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Buff_temp[11] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Buff_temp[11] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Buff_temp[12] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Buff_temp[12] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Buff_temp[13] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Buff_temp[13] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Buff_temp[14] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Buff_temp[14] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Buff_temp[15] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Buff_temp[15] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Buff_temp[16] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Buff_temp[16] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Buff_temp[17] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Buff_temp[17] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Buff_temp[18] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Buff_temp[18] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Buff_temp[19] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Buff_temp[19] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Buff_temp[1]  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Buff_temp[1]  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Buff_temp[20] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Buff_temp[20] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Buff_temp[21] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Buff_temp[21] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Buff_temp[22] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Buff_temp[22] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Buff_temp[23] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Buff_temp[23] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Buff_temp[2]  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Buff_temp[2]  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Buff_temp[3]  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Buff_temp[3]  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Buff_temp[4]  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Buff_temp[4]  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Buff_temp[5]  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Buff_temp[5]  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Buff_temp[6]  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Buff_temp[6]  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Buff_temp[7]  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Buff_temp[7]  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Buff_temp[8]  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Buff_temp[8]  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Buff_temp[9]  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Buff_temp[9]  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Current.IDLE  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Current.IDLE  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Current.S1    ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Current.S1    ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Current.SAVE  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Current.SAVE  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Current.WAIT  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Current.WAIT  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Flag_temp     ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Flag_temp     ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Rx_cmd[0]     ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Rx_cmd[0]     ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Rx_cmd[10]    ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Rx_cmd[10]    ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Rx_cmd[11]    ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Rx_cmd[11]    ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Rx_cmd[12]    ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Rx_cmd[12]    ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Rx_cmd[13]    ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Rx_cmd[13]    ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Rx_cmd[14]    ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Rx_cmd[14]    ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Rx_cmd[15]    ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Rx_cmd[15]    ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Rx_cmd[16]    ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Rx_cmd[16]    ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Rx_cmd[17]    ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Rx_cmd[17]    ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Rx_cmd[18]    ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Rx_cmd[18]    ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Rx_cmd[19]    ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Rx_cmd[19]    ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Rx_cmd[1]     ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Rx_cmd[1]     ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Rx_cmd[20]    ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Rx_cmd[20]    ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Rx_cmd[21]    ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Rx_cmd[21]    ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Rx_cmd[22]    ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Rx_cmd[22]    ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Rx_cmd[23]    ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Rx_cmd[23]    ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Rx_cmd[2]     ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Rx_cmd[2]     ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Rx_cmd[3]     ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Rx_cmd[3]     ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Rx_cmd[4]     ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Rx_cmd[4]     ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Rx_cmd[5]     ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Rx_cmd[5]     ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Rx_cmd[6]     ;
+--------+--------------+----------------+------------------+-------+------------+---------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Minimum Pulse Width: 'rs232_rx'                                                                                         ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------+
; -2.289 ; 1.000        ; 3.289          ; Port Rate        ; rs232_rx ; Rise       ; rs232_rx                            ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; rs232_rx ; Fall       ; my_uart_rx:my_uart_rx|rx_enable_reg ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; rs232_rx ; Fall       ; my_uart_rx:my_uart_rx|rx_enable_reg ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rs232_rx ; Rise       ; my_uart_rx|rx_enable_reg|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rs232_rx ; Rise       ; my_uart_rx|rx_enable_reg|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rs232_rx ; Rise       ; rs232_rx|combout                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rs232_rx ; Rise       ; rs232_rx|combout                    ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Pulse Width: 'my_uart_rx:my_uart_rx|rx_enable_reg'                                                                                    ;
+-------+--------------+----------------+------------------+-------------------------------------+------------+---------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                               ; Clock Edge ; Target                          ;
+-------+--------------+----------------+------------------+-------------------------------------+------------+---------------------------------+
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; my_uart_rx:my_uart_rx|rx_enable_reg ; Fall       ; flag_reg                        ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; my_uart_rx:my_uart_rx|rx_enable_reg ; Fall       ; flag_reg                        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; my_uart_rx:my_uart_rx|rx_enable_reg ; Rise       ; flag_reg|clk                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; my_uart_rx:my_uart_rx|rx_enable_reg ; Rise       ; flag_reg|clk                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; my_uart_rx:my_uart_rx|rx_enable_reg ; Rise       ; my_uart_rx|rx_enable_reg|regout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; my_uart_rx:my_uart_rx|rx_enable_reg ; Rise       ; my_uart_rx|rx_enable_reg|regout ;
+-------+--------------+----------------+------------------+-------------------------------------+------------+---------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Pulse Width: 'my_uart_tx:my_uart_tx|tx_complete_reg'                                                                                                                                ;
+-------+--------------+----------------+------------------+---------------------------------------+------------+-----------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                 ; Clock Edge ; Target                                                                      ;
+-------+--------------+----------------+------------------+---------------------------------------+------------+-----------------------------------------------------------------------------+
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; my_uart_tx:my_uart_tx|tx_complete_reg ; Fall       ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[0] ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; my_uart_tx:my_uart_tx|tx_complete_reg ; Fall       ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[0] ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; my_uart_tx:my_uart_tx|tx_complete_reg ; Fall       ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[1] ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; my_uart_tx:my_uart_tx|tx_complete_reg ; Fall       ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[1] ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; my_uart_tx:my_uart_tx|tx_complete_reg ; Fall       ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[2] ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; my_uart_tx:my_uart_tx|tx_complete_reg ; Fall       ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[2] ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; my_uart_tx:my_uart_tx|tx_complete_reg ; Fall       ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_end      ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; my_uart_tx:my_uart_tx|tx_complete_reg ; Fall       ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_end      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; my_uart_tx:my_uart_tx|tx_complete_reg ; Rise       ; my_uart_tx|tx_complete_reg|regout                                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; my_uart_tx:my_uart_tx|tx_complete_reg ; Rise       ; my_uart_tx|tx_complete_reg|regout                                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; my_uart_tx:my_uart_tx|tx_complete_reg ; Rise       ; pwm_capture_instance|captuer_tx_instance|tx_count[0]|clk                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; my_uart_tx:my_uart_tx|tx_complete_reg ; Rise       ; pwm_capture_instance|captuer_tx_instance|tx_count[0]|clk                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; my_uart_tx:my_uart_tx|tx_complete_reg ; Rise       ; pwm_capture_instance|captuer_tx_instance|tx_count[1]|clk                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; my_uart_tx:my_uart_tx|tx_complete_reg ; Rise       ; pwm_capture_instance|captuer_tx_instance|tx_count[1]|clk                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; my_uart_tx:my_uart_tx|tx_complete_reg ; Rise       ; pwm_capture_instance|captuer_tx_instance|tx_count[2]|clk                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; my_uart_tx:my_uart_tx|tx_complete_reg ; Rise       ; pwm_capture_instance|captuer_tx_instance|tx_count[2]|clk                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; my_uart_tx:my_uart_tx|tx_complete_reg ; Rise       ; pwm_capture_instance|captuer_tx_instance|tx_end|clk                         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; my_uart_tx:my_uart_tx|tx_complete_reg ; Rise       ; pwm_capture_instance|captuer_tx_instance|tx_end|clk                         ;
+-------+--------------+----------------+------------------+---------------------------------------+------------+-----------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Pulse Width: 'pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_start'                                                                                                             ;
+-------+--------------+----------------+------------------+--------------------------------------------------------------------------+------------+----------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                                    ; Clock Edge ; Target                                                   ;
+-------+--------------+----------------+------------------+--------------------------------------------------------------------------+------------+----------------------------------------------------------+
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_start ; Rise       ; my_uart_tx:my_uart_tx|tx_enable_reg                      ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_start ; Rise       ; my_uart_tx:my_uart_tx|tx_enable_reg                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_start ; Rise       ; my_uart_tx|tx_enable_reg|clk                             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_start ; Rise       ; my_uart_tx|tx_enable_reg|clk                             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_start ; Rise       ; pwm_capture_instance|captuer_tx_instance|tx_start|regout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_start ; Rise       ; pwm_capture_instance|captuer_tx_instance|tx_start|regout ;
+-------+--------------+----------------+------------------+--------------------------------------------------------------------------+------------+----------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Pulse Width: 'speed_select:speed_select|buad_clk_rx_reg'                                                                                          ;
+-------+--------------+----------------+------------------+-------------------------------------------+------------+---------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                     ; Clock Edge ; Target                                ;
+-------+--------------+----------------+------------------+-------------------------------------------+------------+---------------------------------------+
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_complete_reg ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_complete_reg ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx:my_uart_rx|rx_count[0]     ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx:my_uart_rx|rx_count[0]     ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx:my_uart_rx|rx_count[1]     ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx:my_uart_rx|rx_count[1]     ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx:my_uart_rx|rx_count[2]     ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx:my_uart_rx|rx_count[2]     ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx:my_uart_rx|rx_count[3]     ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx:my_uart_rx|rx_count[3]     ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_reg[0]  ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_reg[0]  ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_reg[1]  ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_reg[1]  ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_reg[2]  ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_reg[2]  ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_reg[3]  ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_reg[3]  ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_reg[4]  ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_reg[4]  ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_reg[5]  ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_reg[5]  ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_reg[6]  ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_reg[6]  ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_reg[7]  ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_reg[7]  ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_temp[0] ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_temp[0] ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_temp[1] ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_temp[1] ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_temp[2] ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_temp[2] ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_temp[3] ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_temp[3] ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_temp[4] ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_temp[4] ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_temp[5] ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_temp[5] ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_temp[6] ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_temp[6] ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_temp[7] ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_temp[7] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_complete_reg|clk        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_complete_reg|clk        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_count[0]|clk            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_count[0]|clk            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_count[1]|clk            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_count[1]|clk            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_count[2]|clk            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_count[2]|clk            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_count[3]|clk            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_count[3]|clk            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_reg[0]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_reg[0]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_reg[1]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_reg[1]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_reg[2]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_reg[2]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_reg[3]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_reg[3]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_reg[4]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_reg[4]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_reg[5]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_reg[5]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_reg[6]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_reg[6]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_reg[7]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_reg[7]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_temp[0]|clk        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_temp[0]|clk        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_temp[1]|clk        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_temp[1]|clk        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_temp[2]|clk        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_temp[2]|clk        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_temp[3]|clk        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_temp[3]|clk        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_temp[4]|clk        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_temp[4]|clk        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_temp[5]|clk        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_temp[5]|clk        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_temp[6]|clk        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_temp[6]|clk        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_temp[7]|clk        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_temp[7]|clk        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; speed_select|buad_clk_rx_reg|regout   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; speed_select|buad_clk_rx_reg|regout   ;
+-------+--------------+----------------+------------------+-------------------------------------------+------------+---------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Pulse Width: 'speed_select:speed_select|buad_clk_tx_reg'                                                                                          ;
+-------+--------------+----------------+------------------+-------------------------------------------+------------+---------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                     ; Clock Edge ; Target                                ;
+-------+--------------+----------------+------------------+-------------------------------------------+------------+---------------------------------------+
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_tx_reg ; Fall       ; my_uart_tx:my_uart_tx|tx_complete_reg ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_tx_reg ; Fall       ; my_uart_tx:my_uart_tx|tx_complete_reg ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_tx_reg ; Rise       ; my_uart_tx:my_uart_tx|tx_count[0]     ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_tx_reg ; Rise       ; my_uart_tx:my_uart_tx|tx_count[0]     ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_tx_reg ; Rise       ; my_uart_tx:my_uart_tx|tx_count[1]     ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_tx_reg ; Rise       ; my_uart_tx:my_uart_tx|tx_count[1]     ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_tx_reg ; Rise       ; my_uart_tx:my_uart_tx|tx_count[2]     ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_tx_reg ; Rise       ; my_uart_tx:my_uart_tx|tx_count[2]     ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_tx_reg ; Rise       ; my_uart_tx:my_uart_tx|tx_count[3]     ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_tx_reg ; Rise       ; my_uart_tx:my_uart_tx|tx_count[3]     ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_tx_reg ; Fall       ; my_uart_tx:my_uart_tx|tx_data_reg[0]  ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_tx_reg ; Fall       ; my_uart_tx:my_uart_tx|tx_data_reg[0]  ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_tx_reg ; Fall       ; my_uart_tx:my_uart_tx|tx_data_reg[1]  ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_tx_reg ; Fall       ; my_uart_tx:my_uart_tx|tx_data_reg[1]  ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_tx_reg ; Fall       ; my_uart_tx:my_uart_tx|tx_data_reg[2]  ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_tx_reg ; Fall       ; my_uart_tx:my_uart_tx|tx_data_reg[2]  ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_tx_reg ; Fall       ; my_uart_tx:my_uart_tx|tx_data_reg[3]  ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_tx_reg ; Fall       ; my_uart_tx:my_uart_tx|tx_data_reg[3]  ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_tx_reg ; Fall       ; my_uart_tx:my_uart_tx|tx_data_reg[4]  ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_tx_reg ; Fall       ; my_uart_tx:my_uart_tx|tx_data_reg[4]  ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_tx_reg ; Fall       ; my_uart_tx:my_uart_tx|tx_data_reg[5]  ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_tx_reg ; Fall       ; my_uart_tx:my_uart_tx|tx_data_reg[5]  ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_tx_reg ; Fall       ; my_uart_tx:my_uart_tx|tx_data_reg[6]  ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_tx_reg ; Fall       ; my_uart_tx:my_uart_tx|tx_data_reg[6]  ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_tx_reg ; Fall       ; my_uart_tx:my_uart_tx|tx_data_reg[7]  ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_tx_reg ; Fall       ; my_uart_tx:my_uart_tx|tx_data_reg[7]  ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_tx_reg ; Fall       ; my_uart_tx:my_uart_tx|uart_tx_reg     ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_tx_reg ; Fall       ; my_uart_tx:my_uart_tx|uart_tx_reg     ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_tx_reg ; Fall       ; my_uart_tx:my_uart_tx|uart_tx_reg~en  ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_tx_reg ; Fall       ; my_uart_tx:my_uart_tx|uart_tx_reg~en  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_tx_reg ; Rise       ; my_uart_tx|tx_complete_reg|clk        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_tx_reg ; Rise       ; my_uart_tx|tx_complete_reg|clk        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_tx_reg ; Rise       ; my_uart_tx|tx_count[0]|clk            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_tx_reg ; Rise       ; my_uart_tx|tx_count[0]|clk            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_tx_reg ; Rise       ; my_uart_tx|tx_count[1]|clk            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_tx_reg ; Rise       ; my_uart_tx|tx_count[1]|clk            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_tx_reg ; Rise       ; my_uart_tx|tx_count[2]|clk            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_tx_reg ; Rise       ; my_uart_tx|tx_count[2]|clk            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_tx_reg ; Rise       ; my_uart_tx|tx_count[3]|clk            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_tx_reg ; Rise       ; my_uart_tx|tx_count[3]|clk            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_tx_reg ; Rise       ; my_uart_tx|tx_data_reg[0]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_tx_reg ; Rise       ; my_uart_tx|tx_data_reg[0]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_tx_reg ; Rise       ; my_uart_tx|tx_data_reg[1]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_tx_reg ; Rise       ; my_uart_tx|tx_data_reg[1]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_tx_reg ; Rise       ; my_uart_tx|tx_data_reg[2]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_tx_reg ; Rise       ; my_uart_tx|tx_data_reg[2]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_tx_reg ; Rise       ; my_uart_tx|tx_data_reg[3]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_tx_reg ; Rise       ; my_uart_tx|tx_data_reg[3]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_tx_reg ; Rise       ; my_uart_tx|tx_data_reg[4]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_tx_reg ; Rise       ; my_uart_tx|tx_data_reg[4]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_tx_reg ; Rise       ; my_uart_tx|tx_data_reg[5]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_tx_reg ; Rise       ; my_uart_tx|tx_data_reg[5]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_tx_reg ; Rise       ; my_uart_tx|tx_data_reg[6]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_tx_reg ; Rise       ; my_uart_tx|tx_data_reg[6]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_tx_reg ; Rise       ; my_uart_tx|tx_data_reg[7]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_tx_reg ; Rise       ; my_uart_tx|tx_data_reg[7]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_tx_reg ; Rise       ; my_uart_tx|uart_tx_reg|clk            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_tx_reg ; Rise       ; my_uart_tx|uart_tx_reg|clk            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_tx_reg ; Rise       ; my_uart_tx|uart_tx_reg~en|clk         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_tx_reg ; Rise       ; my_uart_tx|uart_tx_reg~en|clk         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_tx_reg ; Rise       ; speed_select|buad_clk_tx_reg|regout   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_tx_reg ; Rise       ; speed_select|buad_clk_tx_reg|regout   ;
+-------+--------------+----------------+------------------+-------------------------------------------+------------+---------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                                    ;
+-----------+-------------------------------------------+-------+-------+------------+-------------------------------------------+
; Data Port ; Clock Port                                ; Rise  ; Fall  ; Clock Edge ; Clock Reference                           ;
+-----------+-------------------------------------------+-------+-------+------------+-------------------------------------------+
; BusC[*]   ; clk                                       ; 7.289 ; 7.289 ; Rise       ; clk                                       ;
;  BusC[71] ; clk                                       ; 7.289 ; 7.289 ; Rise       ; clk                                       ;
; rst_n     ; clk                                       ; 4.796 ; 4.796 ; Rise       ; clk                                       ;
; rs232_rx  ; speed_select:speed_select|buad_clk_rx_reg ; 0.960 ; 0.960 ; Fall       ; speed_select:speed_select|buad_clk_rx_reg ;
+-----------+-------------------------------------------+-------+-------+------------+-------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                       ;
+-----------+-------------------------------------------+--------+--------+------------+-------------------------------------------+
; Data Port ; Clock Port                                ; Rise   ; Fall   ; Clock Edge ; Clock Reference                           ;
+-----------+-------------------------------------------+--------+--------+------------+-------------------------------------------+
; BusC[*]   ; clk                                       ; -4.565 ; -4.565 ; Rise       ; clk                                       ;
;  BusC[71] ; clk                                       ; -4.565 ; -4.565 ; Rise       ; clk                                       ;
; rst_n     ; clk                                       ; -4.242 ; -4.242 ; Rise       ; clk                                       ;
; rs232_rx  ; speed_select:speed_select|buad_clk_rx_reg ; 0.192  ; 0.192  ; Fall       ; speed_select:speed_select|buad_clk_rx_reg ;
+-----------+-------------------------------------------+--------+--------+------------+-------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                            ;
+-----------+-------------------------------------------+--------+--------+------------+-------------------------------------------+
; Data Port ; Clock Port                                ; Rise   ; Fall   ; Clock Edge ; Clock Reference                           ;
+-----------+-------------------------------------------+--------+--------+------------+-------------------------------------------+
; BusA[*]   ; clk                                       ; 20.644 ; 20.644 ; Rise       ; clk                                       ;
;  BusA[2]  ; clk                                       ; 20.644 ; 20.644 ; Rise       ; clk                                       ;
;  BusA[3]  ; clk                                       ; 17.541 ; 17.541 ; Rise       ; clk                                       ;
;  BusA[4]  ; clk                                       ; 17.348 ; 17.348 ; Rise       ; clk                                       ;
;  BusA[8]  ; clk                                       ; 17.148 ; 17.148 ; Rise       ; clk                                       ;
;  BusA[15] ; clk                                       ; 17.100 ; 17.100 ; Rise       ; clk                                       ;
; BusD[*]   ; clk                                       ; 14.920 ; 14.920 ; Rise       ; clk                                       ;
;  BusD[87] ; clk                                       ; 14.920 ; 14.920 ; Rise       ; clk                                       ;
; led       ; clk                                       ; 12.975 ; 12.975 ; Rise       ; clk                                       ;
; BusA[*]   ; speed_select:speed_select|buad_clk_tx_reg ; 8.221  ; 8.221  ; Fall       ; speed_select:speed_select|buad_clk_tx_reg ;
;  BusA[7]  ; speed_select:speed_select|buad_clk_tx_reg ; 8.221  ; 8.221  ; Fall       ; speed_select:speed_select|buad_clk_tx_reg ;
+-----------+-------------------------------------------+--------+--------+------------+-------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                    ;
+-----------+-------------------------------------------+--------+--------+------------+-------------------------------------------+
; Data Port ; Clock Port                                ; Rise   ; Fall   ; Clock Edge ; Clock Reference                           ;
+-----------+-------------------------------------------+--------+--------+------------+-------------------------------------------+
; BusA[*]   ; clk                                       ; 13.187 ; 13.187 ; Rise       ; clk                                       ;
;  BusA[2]  ; clk                                       ; 15.134 ; 15.134 ; Rise       ; clk                                       ;
;  BusA[3]  ; clk                                       ; 13.187 ; 13.187 ; Rise       ; clk                                       ;
;  BusA[4]  ; clk                                       ; 13.925 ; 13.925 ; Rise       ; clk                                       ;
;  BusA[8]  ; clk                                       ; 14.428 ; 14.428 ; Rise       ; clk                                       ;
;  BusA[15] ; clk                                       ; 14.380 ; 14.380 ; Rise       ; clk                                       ;
; BusD[*]   ; clk                                       ; 14.560 ; 14.560 ; Rise       ; clk                                       ;
;  BusD[87] ; clk                                       ; 14.560 ; 14.560 ; Rise       ; clk                                       ;
; led       ; clk                                       ; 12.975 ; 12.975 ; Rise       ; clk                                       ;
; BusA[*]   ; speed_select:speed_select|buad_clk_tx_reg ; 8.221  ; 8.221  ; Fall       ; speed_select:speed_select|buad_clk_tx_reg ;
;  BusA[7]  ; speed_select:speed_select|buad_clk_tx_reg ; 8.221  ; 8.221  ; Fall       ; speed_select:speed_select|buad_clk_tx_reg ;
+-----------+-------------------------------------------+--------+--------+------------+-------------------------------------------+


+------------------------------------------------------+
; Propagation Delay                                    ;
+------------+-------------+--------+----+----+--------+
; Input Port ; Output Port ; RR     ; RF ; FR ; FF     ;
+------------+-------------+--------+----+----+--------+
; BusA[16]   ; BusA[2]     ; 8.852  ;    ;    ; 8.852  ;
; BusA[16]   ; BusA[3]     ; 16.221 ;    ;    ; 16.221 ;
; BusA[16]   ; BusA[4]     ; 16.028 ;    ;    ; 16.028 ;
; BusA[16]   ; BusB[52]    ; 9.748  ;    ;    ; 9.748  ;
; BusA[18]   ; BusD[87]    ; 13.343 ;    ;    ; 13.343 ;
; BusA[19]   ; BusD[85]    ; 8.963  ;    ;    ; 8.963  ;
; BusA[20]   ; BusD[83]    ; 9.994  ;    ;    ; 9.994  ;
; BusA[21]   ; BusD[91]    ; 9.496  ;    ;    ; 9.496  ;
; BusB[50]   ; BusA[3]     ; 12.963 ;    ;    ; 12.963 ;
; BusB[50]   ; BusA[4]     ; 12.770 ;    ;    ; 12.770 ;
; BusB[56]   ; BusA[8]     ; 14.844 ;    ;    ; 14.844 ;
; BusB[56]   ; BusA[15]    ; 14.796 ;    ;    ; 14.796 ;
; BusB[62]   ; BusD[87]    ; 13.552 ;    ;    ; 13.552 ;
; BusC[71]   ; BusA[8]     ; 13.167 ;    ;    ; 13.167 ;
; BusC[71]   ; BusA[15]    ; 13.119 ;    ;    ; 13.119 ;
; BusD[83]   ; BusA[5]     ; 9.299  ;    ;    ; 9.299  ;
; BusD[83]   ; BusA[20]    ; 8.988  ;    ;    ; 8.988  ;
; BusD[85]   ; BusA[19]    ; 8.636  ;    ;    ; 8.636  ;
; BusD[85]   ; BusC[74]    ; 8.040  ;    ;    ; 8.040  ;
; BusD[87]   ; BusA[18]    ; 9.267  ;    ;    ; 9.267  ;
; BusD[91]   ; BusA[14]    ; 9.249  ;    ;    ; 9.249  ;
; BusD[91]   ; BusA[21]    ; 8.483  ;    ;    ; 8.483  ;
; BusD[95]   ; BusA[8]     ; 14.468 ;    ;    ; 14.468 ;
; BusD[95]   ; BusA[15]    ; 14.420 ;    ;    ; 14.420 ;
; BusD[95]   ; BusA[17]    ; 8.575  ;    ;    ; 8.575  ;
+------------+-------------+--------+----+----+--------+


+------------------------------------------------------+
; Minimum Propagation Delay                            ;
+------------+-------------+--------+----+----+--------+
; Input Port ; Output Port ; RR     ; RF ; FR ; FF     ;
+------------+-------------+--------+----+----+--------+
; BusA[16]   ; BusA[2]     ; 8.852  ;    ;    ; 8.852  ;
; BusA[16]   ; BusA[3]     ; 9.189  ;    ;    ; 9.189  ;
; BusA[16]   ; BusA[4]     ; 16.028 ;    ;    ; 16.028 ;
; BusA[16]   ; BusB[52]    ; 9.748  ;    ;    ; 9.748  ;
; BusA[18]   ; BusD[87]    ; 13.343 ;    ;    ; 13.343 ;
; BusA[19]   ; BusD[85]    ; 8.963  ;    ;    ; 8.963  ;
; BusA[20]   ; BusD[83]    ; 9.994  ;    ;    ; 9.994  ;
; BusA[21]   ; BusD[91]    ; 9.496  ;    ;    ; 9.496  ;
; BusB[50]   ; BusA[3]     ; 12.963 ;    ;    ; 12.963 ;
; BusB[50]   ; BusA[4]     ; 12.770 ;    ;    ; 12.770 ;
; BusB[56]   ; BusA[8]     ; 14.844 ;    ;    ; 14.844 ;
; BusB[56]   ; BusA[15]    ; 14.796 ;    ;    ; 14.796 ;
; BusB[62]   ; BusD[87]    ; 13.552 ;    ;    ; 13.552 ;
; BusC[71]   ; BusA[8]     ; 13.167 ;    ;    ; 13.167 ;
; BusC[71]   ; BusA[15]    ; 13.119 ;    ;    ; 13.119 ;
; BusD[83]   ; BusA[5]     ; 9.299  ;    ;    ; 9.299  ;
; BusD[83]   ; BusA[20]    ; 8.988  ;    ;    ; 8.988  ;
; BusD[85]   ; BusA[19]    ; 8.636  ;    ;    ; 8.636  ;
; BusD[85]   ; BusC[74]    ; 8.040  ;    ;    ; 8.040  ;
; BusD[87]   ; BusA[18]    ; 9.267  ;    ;    ; 9.267  ;
; BusD[91]   ; BusA[14]    ; 9.249  ;    ;    ; 9.249  ;
; BusD[91]   ; BusA[21]    ; 8.483  ;    ;    ; 8.483  ;
; BusD[95]   ; BusA[8]     ; 14.468 ;    ;    ; 14.468 ;
; BusD[95]   ; BusA[15]    ; 14.420 ;    ;    ; 14.420 ;
; BusD[95]   ; BusA[17]    ; 8.575  ;    ;    ; 8.575  ;
+------------+-------------+--------+----+----+--------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Output Enable Times                                                                                                            ;
+-----------+-------------------------------------------+--------+------+------------+-------------------------------------------+
; Data Port ; Clock Port                                ; Rise   ; Fall ; Clock Edge ; Clock Reference                           ;
+-----------+-------------------------------------------+--------+------+------------+-------------------------------------------+
; BusA[*]   ; clk                                       ; 9.172  ;      ; Rise       ; clk                                       ;
;  BusA[2]  ; clk                                       ; 18.786 ;      ; Rise       ; clk                                       ;
;  BusA[3]  ; clk                                       ; 16.566 ;      ; Rise       ; clk                                       ;
;  BusA[4]  ; clk                                       ; 14.438 ;      ; Rise       ; clk                                       ;
;  BusA[5]  ; clk                                       ; 9.172  ;      ; Rise       ; clk                                       ;
;  BusA[7]  ; clk                                       ; 14.578 ;      ; Rise       ; clk                                       ;
;  BusA[8]  ; clk                                       ; 14.327 ;      ; Rise       ; clk                                       ;
;  BusA[14] ; clk                                       ; 9.863  ;      ; Rise       ; clk                                       ;
;  BusA[15] ; clk                                       ; 15.055 ;      ; Rise       ; clk                                       ;
;  BusA[17] ; clk                                       ; 9.285  ;      ; Rise       ; clk                                       ;
;  BusA[18] ; clk                                       ; 10.950 ;      ; Rise       ; clk                                       ;
;  BusA[19] ; clk                                       ; 9.312  ;      ; Rise       ; clk                                       ;
;  BusA[20] ; clk                                       ; 9.311  ;      ; Rise       ; clk                                       ;
;  BusA[21] ; clk                                       ; 9.311  ;      ; Rise       ; clk                                       ;
; BusB[*]   ; clk                                       ; 7.256  ;      ; Rise       ; clk                                       ;
;  BusB[52] ; clk                                       ; 7.256  ;      ; Rise       ; clk                                       ;
; BusC[*]   ; clk                                       ; 8.001  ;      ; Rise       ; clk                                       ;
;  BusC[74] ; clk                                       ; 8.001  ;      ; Rise       ; clk                                       ;
; BusD[*]   ; clk                                       ; 9.933  ;      ; Rise       ; clk                                       ;
;  BusD[83] ; clk                                       ; 12.066 ;      ; Rise       ; clk                                       ;
;  BusD[85] ; clk                                       ; 12.066 ;      ; Rise       ; clk                                       ;
;  BusD[87] ; clk                                       ; 11.407 ;      ; Rise       ; clk                                       ;
;  BusD[91] ; clk                                       ; 9.933  ;      ; Rise       ; clk                                       ;
; BusA[*]   ; speed_select:speed_select|buad_clk_tx_reg ; 10.379 ;      ; Fall       ; speed_select:speed_select|buad_clk_tx_reg ;
;  BusA[7]  ; speed_select:speed_select|buad_clk_tx_reg ; 10.379 ;      ; Fall       ; speed_select:speed_select|buad_clk_tx_reg ;
+-----------+-------------------------------------------+--------+------+------------+-------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                                                                    ;
+-----------+-------------------------------------------+--------+------+------------+-------------------------------------------+
; Data Port ; Clock Port                                ; Rise   ; Fall ; Clock Edge ; Clock Reference                           ;
+-----------+-------------------------------------------+--------+------+------------+-------------------------------------------+
; BusA[*]   ; clk                                       ; 9.172  ;      ; Rise       ; clk                                       ;
;  BusA[2]  ; clk                                       ; 13.276 ;      ; Rise       ; clk                                       ;
;  BusA[3]  ; clk                                       ; 13.229 ;      ; Rise       ; clk                                       ;
;  BusA[4]  ; clk                                       ; 11.101 ;      ; Rise       ; clk                                       ;
;  BusA[5]  ; clk                                       ; 9.172  ;      ; Rise       ; clk                                       ;
;  BusA[7]  ; clk                                       ; 14.578 ;      ; Rise       ; clk                                       ;
;  BusA[8]  ; clk                                       ; 11.432 ;      ; Rise       ; clk                                       ;
;  BusA[14] ; clk                                       ; 9.863  ;      ; Rise       ; clk                                       ;
;  BusA[15] ; clk                                       ; 12.160 ;      ; Rise       ; clk                                       ;
;  BusA[17] ; clk                                       ; 9.285  ;      ; Rise       ; clk                                       ;
;  BusA[18] ; clk                                       ; 10.950 ;      ; Rise       ; clk                                       ;
;  BusA[19] ; clk                                       ; 9.312  ;      ; Rise       ; clk                                       ;
;  BusA[20] ; clk                                       ; 9.311  ;      ; Rise       ; clk                                       ;
;  BusA[21] ; clk                                       ; 9.311  ;      ; Rise       ; clk                                       ;
; BusB[*]   ; clk                                       ; 7.256  ;      ; Rise       ; clk                                       ;
;  BusB[52] ; clk                                       ; 7.256  ;      ; Rise       ; clk                                       ;
; BusC[*]   ; clk                                       ; 8.001  ;      ; Rise       ; clk                                       ;
;  BusC[74] ; clk                                       ; 8.001  ;      ; Rise       ; clk                                       ;
; BusD[*]   ; clk                                       ; 9.933  ;      ; Rise       ; clk                                       ;
;  BusD[83] ; clk                                       ; 12.066 ;      ; Rise       ; clk                                       ;
;  BusD[85] ; clk                                       ; 12.066 ;      ; Rise       ; clk                                       ;
;  BusD[87] ; clk                                       ; 11.396 ;      ; Rise       ; clk                                       ;
;  BusD[91] ; clk                                       ; 9.933  ;      ; Rise       ; clk                                       ;
; BusA[*]   ; speed_select:speed_select|buad_clk_tx_reg ; 10.379 ;      ; Fall       ; speed_select:speed_select|buad_clk_tx_reg ;
;  BusA[7]  ; speed_select:speed_select|buad_clk_tx_reg ; 10.379 ;      ; Fall       ; speed_select:speed_select|buad_clk_tx_reg ;
+-----------+-------------------------------------------+--------+------+------------+-------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                                                                   ;
+-----------+-------------------------------------------+-----------+-----------+------------+-------------------------------------------+
; Data Port ; Clock Port                                ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                           ;
+-----------+-------------------------------------------+-----------+-----------+------------+-------------------------------------------+
; BusA[*]   ; clk                                       ; 9.172     ;           ; Rise       ; clk                                       ;
;  BusA[2]  ; clk                                       ; 18.786    ;           ; Rise       ; clk                                       ;
;  BusA[3]  ; clk                                       ; 16.566    ;           ; Rise       ; clk                                       ;
;  BusA[4]  ; clk                                       ; 14.438    ;           ; Rise       ; clk                                       ;
;  BusA[5]  ; clk                                       ; 9.172     ;           ; Rise       ; clk                                       ;
;  BusA[7]  ; clk                                       ; 14.578    ;           ; Rise       ; clk                                       ;
;  BusA[8]  ; clk                                       ; 14.327    ;           ; Rise       ; clk                                       ;
;  BusA[14] ; clk                                       ; 9.863     ;           ; Rise       ; clk                                       ;
;  BusA[15] ; clk                                       ; 15.055    ;           ; Rise       ; clk                                       ;
;  BusA[17] ; clk                                       ; 9.285     ;           ; Rise       ; clk                                       ;
;  BusA[18] ; clk                                       ; 10.950    ;           ; Rise       ; clk                                       ;
;  BusA[19] ; clk                                       ; 9.312     ;           ; Rise       ; clk                                       ;
;  BusA[20] ; clk                                       ; 9.311     ;           ; Rise       ; clk                                       ;
;  BusA[21] ; clk                                       ; 9.311     ;           ; Rise       ; clk                                       ;
; BusB[*]   ; clk                                       ; 7.256     ;           ; Rise       ; clk                                       ;
;  BusB[52] ; clk                                       ; 7.256     ;           ; Rise       ; clk                                       ;
; BusC[*]   ; clk                                       ; 8.001     ;           ; Rise       ; clk                                       ;
;  BusC[74] ; clk                                       ; 8.001     ;           ; Rise       ; clk                                       ;
; BusD[*]   ; clk                                       ; 9.933     ;           ; Rise       ; clk                                       ;
;  BusD[83] ; clk                                       ; 12.066    ;           ; Rise       ; clk                                       ;
;  BusD[85] ; clk                                       ; 12.066    ;           ; Rise       ; clk                                       ;
;  BusD[87] ; clk                                       ; 11.407    ;           ; Rise       ; clk                                       ;
;  BusD[91] ; clk                                       ; 9.933     ;           ; Rise       ; clk                                       ;
; BusA[*]   ; speed_select:speed_select|buad_clk_tx_reg ; 10.379    ;           ; Fall       ; speed_select:speed_select|buad_clk_tx_reg ;
;  BusA[7]  ; speed_select:speed_select|buad_clk_tx_reg ; 10.379    ;           ; Fall       ; speed_select:speed_select|buad_clk_tx_reg ;
+-----------+-------------------------------------------+-----------+-----------+------------+-------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                                                           ;
+-----------+-------------------------------------------+-----------+-----------+------------+-------------------------------------------+
; Data Port ; Clock Port                                ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                           ;
+-----------+-------------------------------------------+-----------+-----------+------------+-------------------------------------------+
; BusA[*]   ; clk                                       ; 9.172     ;           ; Rise       ; clk                                       ;
;  BusA[2]  ; clk                                       ; 13.276    ;           ; Rise       ; clk                                       ;
;  BusA[3]  ; clk                                       ; 13.229    ;           ; Rise       ; clk                                       ;
;  BusA[4]  ; clk                                       ; 11.101    ;           ; Rise       ; clk                                       ;
;  BusA[5]  ; clk                                       ; 9.172     ;           ; Rise       ; clk                                       ;
;  BusA[7]  ; clk                                       ; 14.578    ;           ; Rise       ; clk                                       ;
;  BusA[8]  ; clk                                       ; 11.432    ;           ; Rise       ; clk                                       ;
;  BusA[14] ; clk                                       ; 9.863     ;           ; Rise       ; clk                                       ;
;  BusA[15] ; clk                                       ; 12.160    ;           ; Rise       ; clk                                       ;
;  BusA[17] ; clk                                       ; 9.285     ;           ; Rise       ; clk                                       ;
;  BusA[18] ; clk                                       ; 10.950    ;           ; Rise       ; clk                                       ;
;  BusA[19] ; clk                                       ; 9.312     ;           ; Rise       ; clk                                       ;
;  BusA[20] ; clk                                       ; 9.311     ;           ; Rise       ; clk                                       ;
;  BusA[21] ; clk                                       ; 9.311     ;           ; Rise       ; clk                                       ;
; BusB[*]   ; clk                                       ; 7.256     ;           ; Rise       ; clk                                       ;
;  BusB[52] ; clk                                       ; 7.256     ;           ; Rise       ; clk                                       ;
; BusC[*]   ; clk                                       ; 8.001     ;           ; Rise       ; clk                                       ;
;  BusC[74] ; clk                                       ; 8.001     ;           ; Rise       ; clk                                       ;
; BusD[*]   ; clk                                       ; 9.933     ;           ; Rise       ; clk                                       ;
;  BusD[83] ; clk                                       ; 12.066    ;           ; Rise       ; clk                                       ;
;  BusD[85] ; clk                                       ; 12.066    ;           ; Rise       ; clk                                       ;
;  BusD[87] ; clk                                       ; 11.396    ;           ; Rise       ; clk                                       ;
;  BusD[91] ; clk                                       ; 9.933     ;           ; Rise       ; clk                                       ;
; BusA[*]   ; speed_select:speed_select|buad_clk_tx_reg ; 10.379    ;           ; Fall       ; speed_select:speed_select|buad_clk_tx_reg ;
;  BusA[7]  ; speed_select:speed_select|buad_clk_tx_reg ; 10.379    ;           ; Fall       ; speed_select:speed_select|buad_clk_tx_reg ;
+-----------+-------------------------------------------+-----------+-----------+------------+-------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                                                  ;
+--------------------------------------------------------------------------+-------------------------------------------+----------+----------+----------+----------+
; From Clock                                                               ; To Clock                                  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------------------------------------------------+-------------------------------------------+----------+----------+----------+----------+
; clk                                                                      ; clk                                       ; 16649    ; 0        ; 0        ; 0        ;
; my_uart_rx:my_uart_rx|rx_enable_reg                                      ; clk                                       ; 14       ; 18       ; 0        ; 0        ;
; my_uart_tx:my_uart_tx|tx_complete_reg                                    ; clk                                       ; 0        ; 57       ; 0        ; 0        ;
; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_start ; clk                                       ; 31       ; 1        ; 0        ; 0        ;
; speed_select:speed_select|buad_clk_rx_reg                                ; clk                                       ; 0        ; 40       ; 0        ; 0        ;
; my_uart_rx:my_uart_rx|rx_enable_reg                                      ; my_uart_rx:my_uart_rx|rx_enable_reg       ; 0        ; 0        ; 0        ; 1        ;
; clk                                                                      ; my_uart_tx:my_uart_tx|tx_complete_reg     ; 0        ; 0        ; 4        ; 0        ;
; my_uart_tx:my_uart_tx|tx_complete_reg                                    ; my_uart_tx:my_uart_tx|tx_complete_reg     ; 0        ; 0        ; 0        ; 13       ;
; my_uart_rx:my_uart_rx|rx_enable_reg                                      ; speed_select:speed_select|buad_clk_rx_reg ; 0        ; 0        ; 8        ; 8        ;
; rs232_rx                                                                 ; speed_select:speed_select|buad_clk_rx_reg ; 0        ; 0        ; 8        ; 8        ;
; speed_select:speed_select|buad_clk_rx_reg                                ; speed_select:speed_select|buad_clk_rx_reg ; 15       ; 0        ; 91       ; 17       ;
; clk                                                                      ; speed_select:speed_select|buad_clk_tx_reg ; 0        ; 0        ; 8        ; 0        ;
; my_uart_tx:my_uart_tx|tx_complete_reg                                    ; speed_select:speed_select|buad_clk_tx_reg ; 0        ; 0        ; 1        ; 1        ;
; speed_select:speed_select|buad_clk_tx_reg                                ; speed_select:speed_select|buad_clk_tx_reg ; 15       ; 0        ; 50       ; 8        ;
+--------------------------------------------------------------------------+-------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                                   ;
+--------------------------------------------------------------------------+-------------------------------------------+----------+----------+----------+----------+
; From Clock                                                               ; To Clock                                  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------------------------------------------------+-------------------------------------------+----------+----------+----------+----------+
; clk                                                                      ; clk                                       ; 16649    ; 0        ; 0        ; 0        ;
; my_uart_rx:my_uart_rx|rx_enable_reg                                      ; clk                                       ; 14       ; 18       ; 0        ; 0        ;
; my_uart_tx:my_uart_tx|tx_complete_reg                                    ; clk                                       ; 0        ; 57       ; 0        ; 0        ;
; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_start ; clk                                       ; 31       ; 1        ; 0        ; 0        ;
; speed_select:speed_select|buad_clk_rx_reg                                ; clk                                       ; 0        ; 40       ; 0        ; 0        ;
; my_uart_rx:my_uart_rx|rx_enable_reg                                      ; my_uart_rx:my_uart_rx|rx_enable_reg       ; 0        ; 0        ; 0        ; 1        ;
; clk                                                                      ; my_uart_tx:my_uart_tx|tx_complete_reg     ; 0        ; 0        ; 4        ; 0        ;
; my_uart_tx:my_uart_tx|tx_complete_reg                                    ; my_uart_tx:my_uart_tx|tx_complete_reg     ; 0        ; 0        ; 0        ; 13       ;
; my_uart_rx:my_uart_rx|rx_enable_reg                                      ; speed_select:speed_select|buad_clk_rx_reg ; 0        ; 0        ; 8        ; 8        ;
; rs232_rx                                                                 ; speed_select:speed_select|buad_clk_rx_reg ; 0        ; 0        ; 8        ; 8        ;
; speed_select:speed_select|buad_clk_rx_reg                                ; speed_select:speed_select|buad_clk_rx_reg ; 15       ; 0        ; 91       ; 17       ;
; clk                                                                      ; speed_select:speed_select|buad_clk_tx_reg ; 0        ; 0        ; 8        ; 0        ;
; my_uart_tx:my_uart_tx|tx_complete_reg                                    ; speed_select:speed_select|buad_clk_tx_reg ; 0        ; 0        ; 1        ; 1        ;
; speed_select:speed_select|buad_clk_tx_reg                                ; speed_select:speed_select|buad_clk_tx_reg ; 15       ; 0        ; 50       ; 8        ;
+--------------------------------------------------------------------------+-------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Recovery Transfers                                                                                                                                                                              ;
+--------------------------------------------------------------------------+--------------------------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                                               ; To Clock                                                                 ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------------------------------------------------+--------------------------------------------------------------------------+----------+----------+----------+----------+
; clk                                                                      ; clk                                                                      ; 217      ; 0        ; 0        ; 0        ;
; clk                                                                      ; my_uart_tx:my_uart_tx|tx_complete_reg                                    ; 0        ; 0        ; 4        ; 0        ;
; clk                                                                      ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_start ; 1        ; 0        ; 0        ; 0        ;
; my_uart_tx:my_uart_tx|tx_complete_reg                                    ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_start ; 1        ; 1        ; 0        ; 0        ;
; speed_select:speed_select|buad_clk_rx_reg                                ; rs232_rx                                                                 ; 0        ; 0        ; 0        ; 1        ;
; my_uart_rx:my_uart_rx|rx_enable_reg                                      ; speed_select:speed_select|buad_clk_rx_reg                                ; 0        ; 0        ; 1        ; 1        ;
; clk                                                                      ; speed_select:speed_select|buad_clk_tx_reg                                ; 4        ; 0        ; 2        ; 0        ;
; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_start ; speed_select:speed_select|buad_clk_tx_reg                                ; 0        ; 0        ; 1        ; 0        ;
+--------------------------------------------------------------------------+--------------------------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Removal Transfers                                                                                                                                                                               ;
+--------------------------------------------------------------------------+--------------------------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                                               ; To Clock                                                                 ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------------------------------------------------+--------------------------------------------------------------------------+----------+----------+----------+----------+
; clk                                                                      ; clk                                                                      ; 217      ; 0        ; 0        ; 0        ;
; clk                                                                      ; my_uart_tx:my_uart_tx|tx_complete_reg                                    ; 0        ; 0        ; 4        ; 0        ;
; clk                                                                      ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_start ; 1        ; 0        ; 0        ; 0        ;
; my_uart_tx:my_uart_tx|tx_complete_reg                                    ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_start ; 1        ; 1        ; 0        ; 0        ;
; speed_select:speed_select|buad_clk_rx_reg                                ; rs232_rx                                                                 ; 0        ; 0        ; 0        ; 1        ;
; my_uart_rx:my_uart_rx|rx_enable_reg                                      ; speed_select:speed_select|buad_clk_rx_reg                                ; 0        ; 0        ; 1        ; 1        ;
; clk                                                                      ; speed_select:speed_select|buad_clk_tx_reg                                ; 4        ; 0        ; 2        ; 0        ;
; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_start ; speed_select:speed_select|buad_clk_tx_reg                                ; 0        ; 0        ; 1        ; 0        ;
+--------------------------------------------------------------------------+--------------------------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 15    ; 15   ;
; Unconstrained Input Port Paths  ; 152   ; 152  ;
; Unconstrained Output Ports      ; 20    ; 20   ;
; Unconstrained Output Port Paths ; 73    ; 73   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 14.0.0 Build 200 06/17/2014 SJ Web Edition
    Info: Processing started: Thu Oct 12 14:16:03 2017
Info: Command: quartus_sta top -c top
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Critical Warning (332012): Synopsys Design Constraints File file not found: 'top.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name speed_select:speed_select|buad_clk_tx_reg speed_select:speed_select|buad_clk_tx_reg
    Info (332105): create_clock -period 1.000 -name speed_select:speed_select|buad_clk_rx_reg speed_select:speed_select|buad_clk_rx_reg
    Info (332105): create_clock -period 1.000 -name my_uart_rx:my_uart_rx|rx_enable_reg my_uart_rx:my_uart_rx|rx_enable_reg
    Info (332105): create_clock -period 1.000 -name rs232_rx rs232_rx
    Info (332105): create_clock -period 1.000 -name my_uart_tx:my_uart_tx|tx_complete_reg my_uart_tx:my_uart_tx|tx_complete_reg
    Info (332105): create_clock -period 1.000 -name pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_start pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_start
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Can't run Report Timing Closure Recommendations. The current device family is not supported.
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -15.444
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -15.444           -2803.535 clk 
    Info (332119):    -6.318             -65.717 speed_select:speed_select|buad_clk_tx_reg 
    Info (332119):    -5.178             -86.447 speed_select:speed_select|buad_clk_rx_reg 
    Info (332119):    -2.554              -9.192 my_uart_tx:my_uart_tx|tx_complete_reg 
    Info (332119):    -1.230              -1.230 my_uart_rx:my_uart_rx|rx_enable_reg 
Info (332146): Worst-case hold slack is -2.953
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.953              -2.953 speed_select:speed_select|buad_clk_tx_reg 
    Info (332119):    -2.398              -2.398 clk 
    Info (332119):    -0.983              -8.056 speed_select:speed_select|buad_clk_rx_reg 
    Info (332119):     0.903               0.000 my_uart_tx:my_uart_tx|tx_complete_reg 
    Info (332119):     1.676               0.000 my_uart_rx:my_uart_rx|rx_enable_reg 
Info (332146): Worst-case recovery slack is -4.998
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.998            -863.682 clk 
    Info (332119):    -3.922              -3.922 rs232_rx 
    Info (332119):    -3.778              -3.778 pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_start 
    Info (332119):    -3.525             -13.048 speed_select:speed_select|buad_clk_tx_reg 
    Info (332119):    -2.665             -10.642 my_uart_tx:my_uart_tx|tx_complete_reg 
    Info (332119):     2.494               0.000 speed_select:speed_select|buad_clk_rx_reg 
Info (332146): Worst-case removal slack is -2.548
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.548              -2.548 speed_select:speed_select|buad_clk_rx_reg 
    Info (332119):     0.892               0.000 pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_start 
    Info (332119):     2.289               0.000 speed_select:speed_select|buad_clk_tx_reg 
    Info (332119):     3.102               0.000 my_uart_tx:my_uart_tx|tx_complete_reg 
    Info (332119):     3.399               0.000 clk 
    Info (332119):     4.368               0.000 rs232_rx 
Info (332146): Worst-case minimum pulse width slack is -2.289
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.289              -2.289 clk 
    Info (332119):    -2.289              -2.289 rs232_rx 
    Info (332119):     0.234               0.000 my_uart_rx:my_uart_rx|rx_enable_reg 
    Info (332119):     0.234               0.000 my_uart_tx:my_uart_tx|tx_complete_reg 
    Info (332119):     0.234               0.000 pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_start 
    Info (332119):     0.234               0.000 speed_select:speed_select|buad_clk_rx_reg 
    Info (332119):     0.234               0.000 speed_select:speed_select|buad_clk_tx_reg 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 434 megabytes
    Info: Processing ended: Thu Oct 12 14:16:05 2017
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


