<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:11:13.1113</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2022.12.16</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2022-0176878</applicationNumber><claimCount>25</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>표시 장치</inventionTitle><inventionTitleEng>DISPLAY APPARATUS</inventionTitleEng><openDate>2024.06.26</openDate><openNumber>10-2024-0095613</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate> </originalExaminationRequestDate><originalExaminationRequestFlag>N</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10K 59/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10K 50/80</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10K 50/00</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 본 명세서의 실시예에 따른 표시 장치는, 복수개의 제1 서브 화소 및 복수개의 제2 서브 화소로 구분되는 제1 기판, 제1 기판의 제1 서브 화소에 배치되는 제1 박막 트랜지스터 및 제2 박막 트랜지스터, 제1 기판의 제1 서브 화소에 배치되며, 제1 박막 트랜지스터와 접속하는 제1 애노드, 제1 기판의 제2 서브 화소에 배치되며, 제2 박막 트랜지스터와 접속하는 제2 애노드, 제1 애노드 상에 배치되는 제1 발광부, 제2 애노드 상에 배치되는 제2 발광부 및 제1 발광부 및 제2 발광부 상에 배치되는 캐소드를 포함한다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 복수개의 제1 서브 화소 및 복수개의 제2 서브 화소로 구분되는 제1 기판;상기 제1 기판의 제1 서브 화소에 배치되는 제1 박막 트랜지스터 및 제2 박막 트랜지스터;상기 제1 기판의 제1 서브 화소에 배치되며, 상기 제1 박막 트랜지스터와 접속하는 제1 애노드;상기 제1 기판의 제2 서브 화소에 배치되며, 상기 제2 박막 트랜지스터와 접속하는 제2 애노드;상기 제1 애노드 상에 배치되는 제1 발광부;상기 제2 애노드 상에 배치되는 제2 발광부; 및상기 제1 발광부 및 상기 제2 발광부 상에 배치되는 캐소드를 포함하는, 표시 장치.</claim></claimInfo><claimInfo><claim>2. 제1 항에 있어서,상기 복수개의 제1 서브 화소와 상기 복수개의 제2 서브 화소는, 행 별로 교번하여 인접 배치되는, 표시 장치.</claim></claimInfo><claimInfo><claim>3. 제1 항에 있어서,상기 복수개의 제1 서브 화소 및 상기 복수개의 제2 서브 화소는 제1 방향으로 인접하고,상기 복수개의 제1 서브 화소는 제2 방향으로 인접하여 배치되고,상기 복수개의 제2 서브 화소는 상기 제2 방향으로 인접하여 배치되는, 표시 장치.</claim></claimInfo><claimInfo><claim>4. 제1 항에 있어서,상기 제1 서브 화소는 상기 캐소드 쪽으로 영상을 표시하며,상기 제2 서브 화소는 상기 제1 기판 쪽으로 영상을 표시하는, 표시 장치.</claim></claimInfo><claimInfo><claim>5. 제1 항에 있어서,상기 제1, 제2 애노드는 투명 도전층을 포함하며,상기 제1 애노드는 반사층을 더 포함하는, 표시 장치.</claim></claimInfo><claimInfo><claim>6. 제1 항에 있어서,상기 캐소드는 상기 제1 서브 화소 및 상기 제2 서브 화소에 공통으로 배치되며,상기 캐소드는 반투과 전극을 포함하는, 표시 장치.</claim></claimInfo><claimInfo><claim>7. 제1 항에 있어서,상기 캐소드 상에 접착층을 사이에 두고 배치되는 제2 기판을 더 포함하는, 표시 장치.</claim></claimInfo><claimInfo><claim>8. 제7 항에 있어서,상기 제2 서브 화소에 대향하는 상기 제2 기판에 배치되는 블랙 매트릭스; 및상기 블랙 매트릭스 상에 배치되는 반사층을 더 포함하는, 표시 장치.</claim></claimInfo><claimInfo><claim>9. 제7 항에 있어서,상기 제2 서브 화소에 대향하는 상기 제2 기판에 배치되는 블랙 매트릭스; 및상기 블랙 매트릭스에 대향하는 상기 캐소드 상에 배치되는 반사층을 더 포함하는, 표시 장치.</claim></claimInfo><claimInfo><claim>10. 제1 항에 있어서,상기 제1 박막 트랜지스터 및 상기 제2 박막 트랜지스터 상에 배치되는 평탄화층; 및상기 제1 애노드, 상기 제2 애노드, 및 상기 평탄화층 상에 배치되는 뱅크를 더 포함하는, 표시 장치.</claim></claimInfo><claimInfo><claim>11. 제10 항에 있어서,상기 뱅크는,친수성의 제1 뱅크; 및상기 제1 뱅크 상에 있으며, 소수성의 제2 뱅크를 포함하는, 표시 장치.</claim></claimInfo><claimInfo><claim>12. 제11 항에 있어서,상기 제1 애노드 및 상기 제2 애노드 사이는 이격되어 상기 평탄화층의 상면의 일부가 노출되며,상기 제1 뱅크는, 상기 제1 애노드의 일단 및 상기 제2 애노드의 일단을 덮으며, 상기 제1 애노드 및 상기 제2 애노드 사이의 노출된 상기 평탄화층의 상면과 접하도록 배치되는, 표시 장치.</claim></claimInfo><claimInfo><claim>13. 제1 항에 있어서,상기 제1 발광부는,상기 제1 서브 화소에 배치되는 제1 개별층; 및상기 제1 개별층 상에 배치되는 공통층을 포함하는, 표시 장치.</claim></claimInfo><claimInfo><claim>14. 제13 항에 있어서,상기 제2 발광부는,상기 제2 서브 화소에 배치되는 제2 개별층; 및상기 제2 개별층 상에 배치되는 상기 공통층을 포함하는, 표시 장치.</claim></claimInfo><claimInfo><claim>15. 제14 항에 있어서,상기 제1 개별층은 상기 제2 개별층보다 더 두꺼운 두께를 가지는, 표시 장치.</claim></claimInfo><claimInfo><claim>16. 제14 항에 있어서,상기 제1 개별층 및 상기 제2 개별층은 용액 공정을 통해 형성되는, 표시 장치.</claim></claimInfo><claimInfo><claim>17. 제1 항에 있어서,상기 제1 기판은 복수개의 제3 서브 화소를 더 포함하며,상기 복수개의 제1 서브 화소와 상기 복수개의 제2 서브 화소, 및 상기 복수개의 제3 서브 화소는, 행 별로 교번하여 인접 배치되는, 표시 장치.</claim></claimInfo><claimInfo><claim>18. 제17 항에 있어서,상기 복수개의 제1 서브 화소와 상기 복수개의 제2 서브 화소, 및 상기 복수개의 제3 서브 화소는 제1 방향으로 인접하고,상기 복수개의 제1 서브 화소는 제2 방향으로 인접하여 배치되고,상기 복수개의 제2 서브 화소는 상기 제2 방향으로 인접하여 배치되며,상기 복수개의 제3 서브 화소는 상기 제2 방향으로 인접하여 배치되는, 표시 장치.</claim></claimInfo><claimInfo><claim>19. 제17 항에 있어서,상기 복수개의 제1 서브 화소 중에서 제1 개수의 제1 서브 화소와 상기 복수개의 제2 서브 화소 중의 상기 제1 개수의 제2 서브 화소 및 상기 복수개의 제3 서브 화소 중이 상기 제1 개수의 제3 서브 화소는 하나의 화소를 구성하며,상기 하나의 화소에 배치되며, 복수개의 데이터 라인 및 복수개의 스캔 라인을 더 포함하는, 표시 장치.</claim></claimInfo><claimInfo><claim>20. 제19 항에 있어서,상기 복수의 데이터 라인은, 각각의 열의 상기 제1 서브 화소와 상기 제2 서브 화소 및 상기 제3 서브 화소의 양측에 각각 배치된 제1 데이터 라인과 제2 데이터 라인을 포함하는, 표시 장치.</claim></claimInfo><claimInfo><claim>21. 제20 항에 있어서,상기 제1 데이터 라인은 상기 제1 서브 화소에 전기적으로 접속되어 제1 데이터 신호를 전달하며,상기 제2 데이터 라인은 상기 제2 서브 화소에 전기적으로 접속되어 상기 제1 데이터 신호와 같거나 다른 제2 데이터 신호를 전달하는, 표시 장치.</claim></claimInfo><claimInfo><claim>22. 제19 항에 있어서,상기 하나의 화소의 일 측에 배치되는 적어도 하나의 고전위 전원 배선 및 다른 일 측에 배치되는 적어도 하나의 저전위 전원 배선을 더 포함하는, 표시 장치.</claim></claimInfo><claimInfo><claim>23. 제22 항에 있어서,상기 고전위 전원 배선은 상기 제1 박막 트랜지스터 및 상기 제2 박막 트랜지스터 각각에 전기적으로 접속하는, 표시 장치.</claim></claimInfo><claimInfo><claim>24. 제17 항에 있어서,상기 제1 박막 트랜지스터 및 상기 제2 박막 트랜지스터 상에 배치되는 제1 평탄화층 및 제2 평탄화층; 및상기 제1 애노드와 상기 제2 애노드 및 상기 제1, 제2 평탄화층 상에 배치되는 뱅크를 더 포함하며,상기 뱅크는,친수성의 제1 뱅크; 및상기 제1 뱅크 상에 있으며, 소수성의 제2 뱅크를 포함하는, 표시 장치.</claim></claimInfo><claimInfo><claim>25. 제17 항에 있어서,상기 제1 뱅크는, 상기 제3 서브 화소로 연장되어 상기 제3 서브 화소의 전면에 배치되며,상기 제2 평탄화층 및 상기 제2 뱅크는, 상기 제3 서브 화소에서 일부가 제거되는, 표시 장치.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>서울특별시 영등포구...</address><code>119981018655</code><country>대한민국</country><engName>LG Display Co.,Ltd.</engName><name>엘지디스플레이 주식회사</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>경기도 파주시 ...</address><code> </code><country> </country><engName>Kim, Do Joong</engName><name>김도중</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 강남구 언주로 ***, *층, *층  (역삼동, 아레나빌딩)</address><code>920161000011</code><country>대한민국</country><engName>INVENSYNC Intellectual Property Group</engName><name>특허법인인벤싱크</name></agentInfo></agentInfoArray><priorityInfoArray/><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2022.12.16</receiptDate><receiptNumber>1-1-2022-1356939-26</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020220176878.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c931b3323467b072be7573d69e49af03c18edee38e52232efeb0ed4624d9f915b00732f8e46b868179e2860dac5263a704dd669895378d1b4b3</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf91ef38f15fa79abf9bc2b87f7e6a2dc8168aa729fc1a01389952771d6a722e80456d4da448a3b49018a6e38ca2b8ac14f1060e0f7ef641d1</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>