Fitter report for TDC
Sun Apr 14 15:34:11 2024
Quartus Prime Version 23.1std.0 Build 991 11/28/2023 SC Standard Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Ignored Assignments
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Dual Purpose and Dedicated Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. PLL Summary
 18. PLL Usage
 19. I/O Assignment Warnings
 20. Fitter Resource Utilization by Entity
 21. Delay Chain Summary
 22. Pad To Core Delay Chain Fanout
 23. Control Signals
 24. Global & Other Fast Signals
 25. Non-Global High Fan-Out Signals
 26. Routing Usage Summary
 27. LAB Logic Elements
 28. LAB-wide Signals
 29. LAB Signals Sourced
 30. LAB Signals Sourced Out
 31. LAB Distinct Inputs
 32. I/O Rules Summary
 33. I/O Rules Details
 34. I/O Rules Matrix
 35. Fitter Device Options
 36. Operating Settings and Conditions
 37. Estimated Delay Added for Hold Timing Summary
 38. Estimated Delay Added for Hold Timing Details
 39. Fitter Messages
 40. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2023  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-----------------------------------------------------------------------------------------+
; Fitter Summary                                                                          ;
+------------------------------------+----------------------------------------------------+
; Fitter Status                      ; Successful - Sun Apr 14 15:34:11 2024              ;
; Quartus Prime Version              ; 23.1std.0 Build 991 11/28/2023 SC Standard Edition ;
; Revision Name                      ; TDC                                                ;
; Top-level Entity Name              ; TDC                                                ;
; Family                             ; Cyclone IV E                                       ;
; Device                             ; EP4CE115F29C7                                      ;
; Timing Models                      ; Final                                              ;
; Total logic elements               ; 1,535 / 114,480 ( 1 % )                            ;
;     Total combinational functions  ; 1,280 / 114,480 ( 1 % )                            ;
;     Dedicated logic registers      ; 522 / 114,480 ( < 1 % )                            ;
; Total registers                    ; 522                                                ;
; Total pins                         ; 29 / 529 ( 5 % )                                   ;
; Total virtual pins                 ; 0                                                  ;
; Total memory bits                  ; 0 / 3,981,312 ( 0 % )                              ;
; Embedded Multiplier 9-bit elements ; 0 / 532 ( 0 % )                                    ;
; Total PLLs                         ; 1 / 4 ( 25 % )                                     ;
+------------------------------------+----------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; EP4CE115F29C7                         ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                                    ;                                       ;
; Fit Attempts to Skip                                               ; 0                                     ; 0.0                                   ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                    ; On                                    ; On                                    ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                           ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                       ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; PCI I/O                                                            ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input              ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                        ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.01        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   0.9%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                        ;
+--------------+----------------+--------------+------------+---------------+----------------+
; Name         ; Ignored Entity ; Ignored From ; Ignored To ; Ignored Value ; Ignored Source ;
+--------------+----------------+--------------+------------+---------------+----------------+
; Location     ;                ;              ; Hit        ; PIN_F24       ; QSF Assignment ;
; Location     ;                ;              ; Hit(n)     ; PIN_F25       ; QSF Assignment ;
; Location     ;                ;              ; start      ; PIN_D26       ; QSF Assignment ;
; Location     ;                ;              ; start(n)   ; PIN_C27       ; QSF Assignment ;
; I/O Standard ; TDC            ;              ; Hit        ; LVDS          ; QSF Assignment ;
; I/O Standard ; TDC            ;              ; start      ; LVDS          ; QSF Assignment ;
+--------------+----------------+--------------+------------+---------------+----------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 1874 ) ; 0.00 % ( 0 / 1874 )        ; 0.00 % ( 0 / 1874 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 1874 ) ; 0.00 % ( 0 / 1874 )        ; 0.00 % ( 0 / 1874 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 1862 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 12 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Quartus_Proyects/TDC/output_files/TDC.pin.


+-----------------------------------------------------------------------+
; Fitter Resource Usage Summary                                         ;
+---------------------------------------------+-------------------------+
; Resource                                    ; Usage                   ;
+---------------------------------------------+-------------------------+
; Total logic elements                        ; 1,535 / 114,480 ( 1 % ) ;
;     -- Combinational with no register       ; 1013                    ;
;     -- Register only                        ; 255                     ;
;     -- Combinational with a register        ; 267                     ;
;                                             ;                         ;
; Logic element usage by number of LUT inputs ;                         ;
;     -- 4 input functions                    ; 806                     ;
;     -- 3 input functions                    ; 422                     ;
;     -- <=2 input functions                  ; 52                      ;
;     -- Register only                        ; 255                     ;
;                                             ;                         ;
; Logic elements by mode                      ;                         ;
;     -- normal mode                          ; 1015                    ;
;     -- arithmetic mode                      ; 265                     ;
;                                             ;                         ;
; Total registers*                            ; 522 / 117,053 ( < 1 % ) ;
;     -- Dedicated logic registers            ; 522 / 114,480 ( < 1 % ) ;
;     -- I/O registers                        ; 0 / 2,573 ( 0 % )       ;
;                                             ;                         ;
; Total LABs:  partially or completely used   ; 114 / 7,155 ( 2 % )     ;
; Virtual pins                                ; 0                       ;
; I/O pins                                    ; 29 / 529 ( 5 % )        ;
;     -- Clock pins                           ; 1 / 7 ( 14 % )          ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )           ;
;                                             ;                         ;
; M9Ks                                        ; 0 / 432 ( 0 % )         ;
; Total block memory bits                     ; 0 / 3,981,312 ( 0 % )   ;
; Total block memory implementation bits      ; 0 / 3,981,312 ( 0 % )   ;
; Embedded Multiplier 9-bit elements          ; 0 / 532 ( 0 % )         ;
; PLLs                                        ; 1 / 4 ( 25 % )          ;
; Global signals                              ; 4                       ;
;     -- Global clocks                        ; 4 / 20 ( 20 % )         ;
; JTAGs                                       ; 0 / 1 ( 0 % )           ;
; CRC blocks                                  ; 0 / 1 ( 0 % )           ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )           ;
; Oscillator blocks                           ; 0 / 1 ( 0 % )           ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )           ;
; Average interconnect usage (total/H/V)      ; 0.9% / 0.7% / 1.3%      ;
; Peak interconnect usage (total/H/V)         ; 29.5% / 20.7% / 43.2%   ;
; Maximum fan-out                             ; 771                     ;
; Highest non-global fan-out                  ; 771                     ;
; Total fan-out                               ; 6379                    ;
; Average fan-out                             ; 3.13                    ;
+---------------------------------------------+-------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                           ;
+---------------------------------------------+------------------------+--------------------------------+
; Statistic                                   ; Top                    ; hard_block:auto_generated_inst ;
+---------------------------------------------+------------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                    ; Low                            ;
;                                             ;                        ;                                ;
; Total logic elements                        ; 1535 / 114480 ( 1 % )  ; 0 / 114480 ( 0 % )             ;
;     -- Combinational with no register       ; 1013                   ; 0                              ;
;     -- Register only                        ; 255                    ; 0                              ;
;     -- Combinational with a register        ; 267                    ; 0                              ;
;                                             ;                        ;                                ;
; Logic element usage by number of LUT inputs ;                        ;                                ;
;     -- 4 input functions                    ; 806                    ; 0                              ;
;     -- 3 input functions                    ; 422                    ; 0                              ;
;     -- <=2 input functions                  ; 52                     ; 0                              ;
;     -- Register only                        ; 255                    ; 0                              ;
;                                             ;                        ;                                ;
; Logic elements by mode                      ;                        ;                                ;
;     -- normal mode                          ; 1015                   ; 0                              ;
;     -- arithmetic mode                      ; 265                    ; 0                              ;
;                                             ;                        ;                                ;
; Total registers                             ; 522                    ; 0                              ;
;     -- Dedicated logic registers            ; 522 / 114480 ( < 1 % ) ; 0 / 114480 ( 0 % )             ;
;     -- I/O registers                        ; 0                      ; 0                              ;
;                                             ;                        ;                                ;
; Total LABs:  partially or completely used   ; 114 / 7155 ( 2 % )     ; 0 / 7155 ( 0 % )               ;
;                                             ;                        ;                                ;
; Virtual pins                                ; 0                      ; 0                              ;
; I/O pins                                    ; 29                     ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 532 ( 0 % )        ; 0 / 532 ( 0 % )                ;
; Total memory bits                           ; 0                      ; 0                              ;
; Total RAM block bits                        ; 0                      ; 0                              ;
; PLL                                         ; 0 / 4 ( 0 % )          ; 1 / 4 ( 25 % )                 ;
; Clock control block                         ; 3 / 24 ( 12 % )        ; 1 / 24 ( 4 % )                 ;
;                                             ;                        ;                                ;
; Connections                                 ;                        ;                                ;
;     -- Input Connections                    ; 2                      ; 1                              ;
;     -- Registered Input Connections         ; 0                      ; 0                              ;
;     -- Output Connections                   ; 1                      ; 2                              ;
;     -- Registered Output Connections        ; 0                      ; 0                              ;
;                                             ;                        ;                                ;
; Internal Connections                        ;                        ;                                ;
;     -- Total Connections                    ; 6372                   ; 10                             ;
;     -- Registered Connections               ; 1548                   ; 0                              ;
;                                             ;                        ;                                ;
; External Connections                        ;                        ;                                ;
;     -- Top                                  ; 0                      ; 3                              ;
;     -- hard_block:auto_generated_inst       ; 3                      ; 0                              ;
;                                             ;                        ;                                ;
; Partition Interface                         ;                        ;                                ;
;     -- Input Ports                          ; 4                      ; 1                              ;
;     -- Output Ports                         ; 25                     ; 2                              ;
;     -- Bidir Ports                          ; 0                      ; 0                              ;
;                                             ;                        ;                                ;
; Registered Ports                            ;                        ;                                ;
;     -- Registered Input Ports               ; 0                      ; 0                              ;
;     -- Registered Output Ports              ; 0                      ; 0                              ;
;                                             ;                        ;                                ;
; Port Connectivity                           ;                        ;                                ;
;     -- Input Ports driven by GND            ; 0                      ; 0                              ;
;     -- Output Ports driven by GND           ; 0                      ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                      ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                      ; 0                              ;
;     -- Input Ports with no Source           ; 0                      ; 0                              ;
;     -- Output Ports with no Source          ; 0                      ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                      ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                      ; 0                              ;
+---------------------------------------------+------------------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                            ;
+------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; Name ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ; Slew Rate ;
+------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; CLK  ; Y2    ; 2        ; 0            ; 36           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; RST  ; M23   ; 6        ; 115          ; 40           ; 7            ; 771                   ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; Zero ; AB28  ; 5        ; 115          ; 17           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; one  ; AC28  ; 5        ; 115          ; 14           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
+------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+-------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name  ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+-------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Cout  ; F17   ; 7        ; 67           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; E[0]  ; E21   ; 7        ; 107          ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; E[1]  ; E22   ; 7        ; 111          ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; E[2]  ; E25   ; 7        ; 83           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; E[3]  ; E24   ; 7        ; 85           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; E[4]  ; H21   ; 7        ; 72           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; E[5]  ; G20   ; 7        ; 74           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; E[6]  ; G22   ; 7        ; 72           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; E[7]  ; G21   ; 7        ; 74           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; T1[0] ; J15   ; 7        ; 60           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; T1[1] ; H16   ; 7        ; 65           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; T1[2] ; J16   ; 7        ; 65           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; T1[3] ; H17   ; 7        ; 67           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; T1[4] ; F15   ; 7        ; 58           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; T1[5] ; G15   ; 7        ; 65           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; T1[6] ; G16   ; 7        ; 67           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; T1[7] ; H15   ; 7        ; 60           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; T2[0] ; G19   ; 7        ; 69           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; T2[1] ; F19   ; 7        ; 94           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; T2[2] ; E19   ; 7        ; 94           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; T2[3] ; F21   ; 7        ; 107          ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; T2[4] ; F18   ; 7        ; 87           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; T2[5] ; E18   ; 7        ; 87           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; T2[6] ; J19   ; 7        ; 72           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; T2[7] ; H19   ; 7        ; 72           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+-------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                         ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                    ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; F4       ; DIFFIO_L5n, DATA1, ASDO     ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; E2       ; DIFFIO_L8p, FLASH_nCE, nCSO ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; M6       ; nSTATUS                     ; -                        ; -                       ; Dedicated Programming Pin ;
; P3       ; DCLK                        ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; N7       ; DATA0                       ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; P4       ; nCONFIG                     ; -                        ; -                       ; Dedicated Programming Pin ;
; R8       ; nCE                         ; -                        ; -                       ; Dedicated Programming Pin ;
; P24      ; CONF_DONE                   ; -                        ; -                       ; Dedicated Programming Pin ;
; N22      ; MSEL0                       ; -                        ; -                       ; Dedicated Programming Pin ;
; P23      ; MSEL1                       ; -                        ; -                       ; Dedicated Programming Pin ;
; M22      ; MSEL2                       ; -                        ; -                       ; Dedicated Programming Pin ;
; P22      ; MSEL3                       ; -                        ; -                       ; Dedicated Programming Pin ;
; P28      ; DIFFIO_R23n, nCEO           ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 4 / 56 ( 7 % )   ; 2.5V          ; --           ;
; 2        ; 1 / 63 ( 2 % )   ; 2.5V          ; --           ;
; 3        ; 0 / 73 ( 0 % )   ; 2.5V          ; --           ;
; 4        ; 0 / 71 ( 0 % )   ; 2.5V          ; --           ;
; 5        ; 2 / 65 ( 3 % )   ; 2.5V          ; --           ;
; 6        ; 2 / 58 ( 3 % )   ; 2.5V          ; --           ;
; 7        ; 25 / 72 ( 35 % ) ; 2.5V          ; --           ;
; 8        ; 0 / 71 ( 0 % )   ; 2.5V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A2       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A3       ; 535        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 532        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A6       ; 504        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 501        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 517        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A9       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A10      ; 491        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A11      ; 487        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A12      ; 482        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A13      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A14      ; 472        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A15      ; 470        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A17      ; 462        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A18      ; 442        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A19      ; 440        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A20      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A21      ; 425        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A22      ; 423        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A23      ; 412        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A24      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A25      ; 405        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A26      ; 404        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A27      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA1      ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA2      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA3      ; 102        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA4      ; 101        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA5      ; 119        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA6      ; 118        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA7      ; 120        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA8      ; 154        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA9      ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA10     ; 155        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA11     ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA12     ; 188        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA13     ; 190        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA14     ; 191        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA15     ; 213        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AA16     ; 211        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA17     ; 241        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA18     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA19     ; 264        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA20     ;            ;          ; GNDA4                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA21     ; 269        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA22     ; 275        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA23     ; 280        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA24     ; 279        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; AA25     ; 294        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA26     ; 293        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA27     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA28     ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB1      ; 86         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB2      ; 85         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB3      ; 99         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB4      ; 121        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; AB5      ; 127        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB6      ; 126        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB7      ; 152        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB8      ; 148        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB9      ; 147        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB10     ; 173        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB11     ; 164        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB12     ; 180        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB13     ; 181        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB14     ; 192        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB15     ; 214        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB16     ; 212        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB17     ; 242        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB18     ; 254        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB19     ; 253        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB20     ; 257        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB21     ; 266        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB22     ; 265        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB23     ; 276        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB24     ; 274        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB25     ; 292        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB26     ; 291        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB27     ; 296        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB28     ; 295        ; 5        ; Zero                                                      ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC1      ; 94         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC2      ; 93         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC3      ; 95         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC4      ; 125        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC5      ; 124        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC6      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC7      ; 144        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC8      ; 153        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC9      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC10     ; 174        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC11     ; 185        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC12     ; 179        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC13     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC14     ; 195        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC15     ; 203        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC16     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC17     ; 221        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC18     ; 240        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AC19     ; 247        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC20     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC21     ; 258        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC22     ; 267        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC23     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC24     ; 273        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC25     ; 272        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC26     ; 282        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC27     ; 290        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC28     ; 289        ; 5        ; one                                                       ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD1      ; 98         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD2      ; 97         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD3      ; 96         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD4      ; 130        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD5      ; 128        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD6      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD7      ; 134        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD8      ; 143        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD9      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD10     ; 149        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD11     ; 186        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD12     ; 182        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD13     ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD14     ; 196        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD15     ; 204        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD16     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD17     ; 222        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD18     ; 237        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD19     ; 248        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD20     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD21     ; 259        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD22     ; 268        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD23     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD24     ; 260        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD25     ; 255        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD26     ; 281        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD27     ; 286        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD28     ; 285        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE1      ; 106        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE2      ; 105        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE3      ; 122        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE4      ; 132        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE5      ; 135        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE6      ; 129        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE7      ; 158        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE8      ; 161        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE9      ; 163        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE10     ; 165        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE11     ; 171        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE12     ; 169        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE13     ; 177        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE14     ; 183        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE15     ; 205        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE16     ; 209        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE17     ; 215        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE18     ; 225        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE19     ; 231        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE20     ; 235        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE21     ; 238        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE22     ; 251        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE23     ; 261        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE24     ; 256        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE25     ; 243        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE26     ; 278        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE27     ; 284        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE28     ; 283        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AF1      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF2      ; 123        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AF3      ; 138        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF4      ; 131        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF5      ; 136        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF6      ; 139        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF7      ; 159        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF8      ; 162        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF9      ; 160        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF10     ; 166        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF11     ; 172        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF12     ; 170        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF13     ; 178        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF14     ; 184        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF15     ; 206        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF16     ; 210        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF17     ; 216        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF18     ; 226        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF19     ; 232        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF20     ; 236        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF21     ; 239        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF22     ; 252        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF23     ; 262        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF24     ; 233        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF25     ; 234        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF26     ; 244        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF27     ; 277        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AF28     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG1      ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AG2      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG3      ; 133        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG4      ; 141        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG5      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG6      ; 145        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG7      ; 150        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG8      ; 156        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG9      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG10     ; 167        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG11     ; 175        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG12     ; 193        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG13     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG14     ; 199        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AG15     ; 201        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AG16     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG17     ; 207        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG18     ; 217        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG19     ; 219        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG20     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG21     ; 223        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG22     ; 227        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG23     ; 229        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG24     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG25     ; 245        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG26     ; 270        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG27     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG28     ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH2      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH3      ; 137        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH4      ; 142        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH5      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH6      ; 146        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH7      ; 151        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH8      ; 157        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH9      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH10     ; 168        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH11     ; 176        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH12     ; 194        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH13     ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH14     ; 200        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AH15     ; 202        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AH16     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH17     ; 208        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH18     ; 218        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH19     ; 220        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH20     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH21     ; 224        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH22     ; 228        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH23     ; 230        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH24     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH25     ; 246        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH26     ; 271        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH27     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; B1       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 534        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 533        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B6       ; 505        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 502        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 518        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B10      ; 492        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B11      ; 488        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B14      ; 473        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B15      ; 471        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B17      ; 463        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B18      ; 443        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B19      ; 441        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B21      ; 426        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B22      ; 424        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B23      ; 413        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B24      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B25      ; 406        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B26      ; 401        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B28      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C1       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C2       ; 1          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C3       ; 543        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ; 539        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C5       ; 538        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C6       ; 536        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C7       ; 521        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C8       ; 519        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ; 510        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C10      ; 495        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C11      ; 508        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C12      ; 478        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C13      ; 474        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C14      ; 476        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C15      ; 468        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C16      ; 460        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C17      ; 438        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C18      ; 429        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C19      ; 435        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C20      ; 431        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C21      ; 422        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C22      ; 418        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C23      ; 415        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C24      ; 416        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C25      ; 411        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C26      ; 400        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C27      ; 382        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C28      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D1       ; 3          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D2       ; 2          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D4       ; 540        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D5       ; 537        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D6       ; 524        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D7       ; 522        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D8       ; 520        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D9       ; 511        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D10      ; 496        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D11      ; 509        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D12      ; 479        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D13      ; 475        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D14      ; 477        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D15      ; 469        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D16      ; 461        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D17      ; 439        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D18      ; 430        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D19      ; 436        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D20      ; 432        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D21      ; 419        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D22      ; 402        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D23      ; 414        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D24      ; 417        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D25      ; 410        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D26      ; 383        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D27      ; 381        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D28      ; 380        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 17         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E2       ; 16         ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; E3       ; 7          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E4       ; 541        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E5       ; 542        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E6       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E7       ; 523        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E8       ; 526        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E9       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E10      ; 516        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ; 499        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E12      ; 497        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E13      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E14      ; 486        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E15      ; 467        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E17      ; 456        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E18      ; 427        ; 7        ; T2[5]                                                     ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E19      ; 421        ; 7        ; T2[2]                                                     ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E20      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E21      ; 407        ; 7        ; E[0]                                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E22      ; 403        ; 7        ; E[1]                                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E23      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E24      ; 433        ; 7        ; E[3]                                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E25      ; 434        ; 7        ; E[2]                                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E26      ; 378        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E27      ; 375        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E28      ; 374        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F1       ; 19         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 18         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ; 8          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F4       ; 10         ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; F5       ; 9          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ; 531        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F8       ; 527        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F10      ; 512        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F11      ; 500        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F12      ; 498        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F14      ; 485        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F15      ; 466        ; 7        ; T1[4]                                                     ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F17      ; 455        ; 7        ; Cout                                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F18      ; 428        ; 7        ; T2[4]                                                     ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F19      ; 420        ; 7        ; T2[1]                                                     ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F21      ; 408        ; 7        ; T2[3]                                                     ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F22      ; 409        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; F23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F24      ; 396        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F25      ; 395        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F26      ; 379        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F27      ; 373        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F28      ; 372        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G1       ; 26         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G2       ; 25         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G3       ; 13         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G4       ; 12         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G5       ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G6       ; 5          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G7       ; 530        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G8       ; 528        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G9       ; 525        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G10      ; 513        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G11      ; 506        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G12      ; 503        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G13      ; 493        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G14      ; 484        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G15      ; 457        ; 7        ; T1[5]                                                     ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G16      ; 453        ; 7        ; T1[6]                                                     ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G17      ; 437        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G18      ; 452        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G19      ; 451        ; 7        ; T2[0]                                                     ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G20      ; 444        ; 7        ; E[5]                                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G21      ; 445        ; 7        ; E[7]                                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G22      ; 449        ; 7        ; E[6]                                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G23      ; 398        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G24      ; 397        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G25      ; 393        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G26      ; 392        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G27      ; 367        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G28      ; 366        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H1       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H3       ; 15         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H4       ; 14         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H5       ; 20         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H6       ; 11         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H7       ; 4          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H8       ; 529        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H9       ;            ;          ; GNDA3                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ; 514        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H11      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H12      ; 507        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H13      ; 494        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H14      ; 480        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H15      ; 464        ; 7        ; T1[7]                                                     ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; H16      ; 459        ; 7        ; T1[1]                                                     ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; H17      ; 454        ; 7        ; T1[3]                                                     ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; H18      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H19      ; 446        ; 7        ; T2[7]                                                     ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; H20      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H21      ; 448        ; 7        ; E[4]                                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; H22      ; 399        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H23      ; 391        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H24      ; 390        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H25      ; 377        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H26      ; 376        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H28      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J1       ; 64         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J3       ; 23         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J4       ; 22         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J5       ; 36         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J6       ; 35         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J7       ; 37         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J8       ;            ; --       ; VCCA3                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; VCCD_PLL3                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J10      ; 515        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J12      ; 490        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J13      ; 489        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J14      ; 481        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J15      ; 465        ; 7        ; T1[0]                                                     ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; J16      ; 458        ; 7        ; T1[2]                                                     ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; J17      ; 450        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J19      ; 447        ; 7        ; T2[6]                                                     ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; J20      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J21      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J22      ; 394        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J23      ; 387        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J24      ; 386        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J25      ; 365        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J26      ; 364        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J27      ; 338        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J28      ; 337        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; K1       ; 28         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K2       ; 27         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K3       ; 30         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K4       ; 29         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K5       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ; 38         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K8       ; 39         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 389        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K22      ; 388        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K24      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K25      ; 371        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K26      ; 370        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K27      ; 362        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K28      ; 361        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L1       ; 49         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L2       ; 48         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L3       ; 32         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L4       ; 31         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L5       ; 21         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L6       ; 43         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L7       ; 42         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L8       ; 40         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L21      ; 385        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L22      ; 384        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L23      ; 360        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L24      ; 359        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L25      ; 369        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L26      ; 363        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L27      ; 358        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L28      ; 357        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 51         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M2       ; 50         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M3       ; 34         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M4       ; 33         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M5       ; 41         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M6       ; 24         ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M7       ; 47         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M8       ; 46         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M21      ; 368        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M22      ; 342        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M23      ; 344        ; 6        ; RST                                                       ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M24      ; 347        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M25      ; 356        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M26      ; 355        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M27      ; 354        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M28      ; 353        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N1       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N3       ; 45         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N4       ; 44         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N5       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N7       ; 56         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; N8       ; 54         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N21      ; 348        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N22      ; 340        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N24      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N25      ; 352        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N26      ; 351        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N28      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P1       ; 53         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ; 52         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P3       ; 55         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; P4       ; 57         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P5       ; 59         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; P6       ; 61         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; P7       ; 58         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; P8       ; 60         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; P9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ; 334        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P22      ; 343        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P23      ; 341        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P24      ; 339        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P25      ; 346        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P26      ; 345        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P27      ; 350        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P28      ; 349        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; R1       ; 68         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R2       ; 67         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R3       ; 73         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R4       ; 74         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R5       ; 77         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R6       ; 70         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R7       ; 69         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R8       ; 62         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R21      ; 333        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R22      ; 332        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R23      ; 331        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R24      ; 330        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R25      ; 327        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R26      ; 326        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R27      ; 329        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R28      ; 328        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T3       ; 76         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T4       ; 75         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T5       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T7       ; 78         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T8       ; 100        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ; 325        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T22      ; 324        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T24      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T25      ; 323        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T26      ; 322        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T28      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U1       ; 80         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U2       ; 79         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U3       ; 71         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U4       ; 72         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U5       ; 90         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U6       ; 89         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U7       ; 103        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U8       ; 104        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U21      ; 319        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U22      ; 313        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U23      ; 305        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U24      ; 316        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U25      ; 315        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U26      ; 314        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U27      ; 318        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U28      ; 317        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V1       ; 84         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V2       ; 83         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V3       ; 82         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V4       ; 81         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V5       ; 108        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V6       ; 107        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V7       ; 110        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V8       ; 109        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V21      ; 311        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V22      ; 312        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V23      ; 309        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V24      ; 308        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V25      ; 307        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V26      ; 306        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V27      ; 304        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V28      ; 303        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W1       ; 88         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W2       ; 87         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W3       ; 112        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W4       ; 111        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W5       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W7       ; 115        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W8       ; 116        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W21      ; 310        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W22      ; 321        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W24      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W25      ; 300        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W26      ; 299        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W27      ; 301        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W28      ; 302        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y1       ; 66         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; Y2       ; 65         ; 2        ; CLK                                                       ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y3       ; 92         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y4       ; 91         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y5       ; 114        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y6       ; 113        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y7       ; 117        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y8       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y9       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y10      ; 140        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y12      ; 187        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y13      ; 189        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y14      ; 197        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y15      ; 198        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y16      ; 250        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y17      ; 249        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y19      ; 263        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y20      ;            ;          ; VCCD_PLL4                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y21      ;            ; --       ; VCCA4                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y22      ; 320        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y23      ; 288        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y24      ; 287        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y25      ; 298        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y26      ; 297        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y27      ; 336        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; Y28      ; 335        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+----------------------------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                                          ;
+-------------------------------+--------------------------------------------------------------------------------------+
; Name                          ; PLL:sc0|PLL_400MHZ:sc0|altpll:altpll_component|PLL_400MHZ_altpll:auto_generated|pll1 ;
+-------------------------------+--------------------------------------------------------------------------------------+
; SDC pin name                  ; sc0|sc0|altpll_component|auto_generated|pll1                                         ;
; PLL mode                      ; Normal                                                                               ;
; Compensate clock              ; clock0                                                                               ;
; Compensated input/output pins ; --                                                                                   ;
; Switchover type               ; --                                                                                   ;
; Input frequency 0             ; 50.0 MHz                                                                             ;
; Input frequency 1             ; --                                                                                   ;
; Nominal PFD frequency         ; 50.0 MHz                                                                             ;
; Nominal VCO frequency         ; 400.0 MHz                                                                            ;
; VCO post scale K counter      ; 2                                                                                    ;
; VCO frequency control         ; Auto                                                                                 ;
; VCO phase shift step          ; 312 ps                                                                               ;
; VCO multiply                  ; --                                                                                   ;
; VCO divide                    ; --                                                                                   ;
; Freq min lock                 ; 37.5 MHz                                                                             ;
; Freq max lock                 ; 81.27 MHz                                                                            ;
; M VCO Tap                     ; 0                                                                                    ;
; M Initial                     ; 1                                                                                    ;
; M value                       ; 8                                                                                    ;
; N value                       ; 1                                                                                    ;
; Charge pump current           ; setting 1                                                                            ;
; Loop filter resistance        ; setting 27                                                                           ;
; Loop filter capacitance       ; setting 0                                                                            ;
; Bandwidth                     ; 1.03 MHz to 1.97 MHz                                                                 ;
; Bandwidth type                ; Medium                                                                               ;
; Real time reconfigurable      ; Off                                                                                  ;
; Scan chain MIF file           ; --                                                                                   ;
; Preserve PLL counter order    ; Off                                                                                  ;
; PLL location                  ; PLL_1                                                                                ;
; Inclk0 signal                 ; CLK                                                                                  ;
; Inclk1 signal                 ; --                                                                                   ;
; Inclk0 signal type            ; Dedicated Pin                                                                        ;
; Inclk1 signal type            ; --                                                                                   ;
+-------------------------------+--------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                                                      ;
+--------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+-----------------------------------------------------+
; Name                                                                                             ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                                        ;
+--------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+-----------------------------------------------------+
; PLL:sc0|PLL_400MHZ:sc0|altpll:altpll_component|PLL_400MHZ_altpll:auto_generated|wire_pll1_clk[0] ; clock0       ; 8    ; 1   ; 400.0 MHz        ; 0 (0 ps)    ; 45.00 (312 ps)   ; 50/50      ; C0      ; Bypass        ; --         ; --            ; 1       ; 0       ; sc0|sc0|altpll_component|auto_generated|pll1|clk[0] ;
+--------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+-----------------------------------------------------+


+------------------------------------------+
; I/O Assignment Warnings                  ;
+----------+-------------------------------+
; Pin Name ; Reason                        ;
+----------+-------------------------------+
; E[0]     ; Incomplete set of assignments ;
; E[1]     ; Incomplete set of assignments ;
; E[2]     ; Incomplete set of assignments ;
; E[3]     ; Incomplete set of assignments ;
; E[4]     ; Incomplete set of assignments ;
; E[5]     ; Incomplete set of assignments ;
; E[6]     ; Incomplete set of assignments ;
; E[7]     ; Incomplete set of assignments ;
; T1[0]    ; Incomplete set of assignments ;
; T1[1]    ; Incomplete set of assignments ;
; T1[2]    ; Incomplete set of assignments ;
; T1[3]    ; Incomplete set of assignments ;
; T1[4]    ; Incomplete set of assignments ;
; T1[5]    ; Incomplete set of assignments ;
; T1[6]    ; Incomplete set of assignments ;
; T1[7]    ; Incomplete set of assignments ;
; T2[0]    ; Incomplete set of assignments ;
; T2[1]    ; Incomplete set of assignments ;
; T2[2]    ; Incomplete set of assignments ;
; T2[3]    ; Incomplete set of assignments ;
; T2[4]    ; Incomplete set of assignments ;
; T2[5]    ; Incomplete set of assignments ;
; T2[6]    ; Incomplete set of assignments ;
; T2[7]    ; Incomplete set of assignments ;
; Cout     ; Incomplete set of assignments ;
; RST      ; Incomplete set of assignments ;
; one      ; Incomplete set of assignments ;
; Zero     ; Incomplete set of assignments ;
; CLK      ; Incomplete set of assignments ;
+----------+-------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                    ;
+------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------+-------------------+--------------+
; Compilation Hierarchy Node                     ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                  ; Entity Name       ; Library Name ;
+------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------+-------------------+--------------+
; |TDC                                           ; 1535 (0)    ; 522 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 29   ; 0            ; 1013 (0)     ; 255 (0)           ; 267 (1)          ; |TDC                                                                                 ; TDC               ; work         ;
;    |Fine_Counter:sc1|                          ; 883 (0)     ; 389 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 494 (0)      ; 252 (0)           ; 137 (0)          ; |TDC|Fine_Counter:sc1                                                                ; Fine_Counter      ; work         ;
;       |Carry_Chain_N:sc2|                      ; 130 (130)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 130 (130)        ; |TDC|Fine_Counter:sc1|Carry_Chain_N:sc2                                              ; Carry_Chain_N     ; work         ;
;       |FSM_RST:sc7|                            ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 1 (1)            ; |TDC|Fine_Counter:sc1|FSM_RST:sc7                                                    ; FSM_RST           ; work         ;
;       |LUT_encoder:sc5|                        ; 367 (367)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 366 (366)    ; 0 (0)             ; 1 (1)            ; |TDC|Fine_Counter:sc1|LUT_encoder:sc5                                                ; LUT_encoder       ; work         ;
;       |Registro_N:sc3|                         ; 128 (128)   ; 128 (128)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 128 (128)        ; |TDC|Fine_Counter:sc1|Registro_N:sc3                                                 ; Registro_N        ; work         ;
;       |Shift_Left:sc0|                         ; 128 (128)   ; 128 (128)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 123 (123)         ; 5 (5)            ; |TDC|Fine_Counter:sc1|Shift_Left:sc0                                                 ; Shift_Left        ; work         ;
;       |Shift_Left:sc1|                         ; 128 (128)   ; 128 (128)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 126 (126)         ; 2 (2)            ; |TDC|Fine_Counter:sc1|Shift_Left:sc1                                                 ; Shift_Left        ; work         ;
;       |Synchronizer:sc6|                       ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |TDC|Fine_Counter:sc1|Synchronizer:sc6                                               ; Synchronizer      ; work         ;
;          |FFD:sc0|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |TDC|Fine_Counter:sc1|Synchronizer:sc6|FFD:sc0                                       ; FFD               ; work         ;
;          |FFD:sc2|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |TDC|Fine_Counter:sc1|Synchronizer:sc6|FFD:sc2                                       ; FFD               ; work         ;
;          |FFD_N:sc1|                           ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |TDC|Fine_Counter:sc1|Synchronizer:sc6|FFD_N:sc1                                     ; FFD_N             ; work         ;
;       |Zero_Count:sc4|                         ; 126 (126)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 126 (126)    ; 0 (0)             ; 0 (0)            ; |TDC|Fine_Counter:sc1|Zero_Count:sc4                                                 ; Zero_Count        ; work         ;
;    |Fine_Counter:sc2|                          ; 646 (0)     ; 133 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 510 (0)      ; 3 (0)             ; 133 (0)          ; |TDC|Fine_Counter:sc2                                                                ; Fine_Counter      ; work         ;
;       |Carry_Chain_N:sc2|                      ; 130 (130)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 130 (130)        ; |TDC|Fine_Counter:sc2|Carry_Chain_N:sc2                                              ; Carry_Chain_N     ; work         ;
;       |FSM_RST:sc7|                            ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 1 (1)            ; |TDC|Fine_Counter:sc2|FSM_RST:sc7                                                    ; FSM_RST           ; work         ;
;       |LUT_encoder:sc5|                        ; 382 (382)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 382 (382)    ; 0 (0)             ; 0 (0)            ; |TDC|Fine_Counter:sc2|LUT_encoder:sc5                                                ; LUT_encoder       ; work         ;
;       |Registro_N:sc3|                         ; 128 (128)   ; 128 (128)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 128 (128)        ; |TDC|Fine_Counter:sc2|Registro_N:sc3                                                 ; Registro_N        ; work         ;
;       |Synchronizer:sc6|                       ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |TDC|Fine_Counter:sc2|Synchronizer:sc6                                               ; Synchronizer      ; work         ;
;          |FFD:sc0|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |TDC|Fine_Counter:sc2|Synchronizer:sc6|FFD:sc0                                       ; FFD               ; work         ;
;          |FFD:sc2|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |TDC|Fine_Counter:sc2|Synchronizer:sc6|FFD:sc2                                       ; FFD               ; work         ;
;          |FFD_N:sc1|                           ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |TDC|Fine_Counter:sc2|Synchronizer:sc6|FFD_N:sc1                                     ; FFD_N             ; work         ;
;       |Zero_Count:sc4|                         ; 127 (127)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 126 (126)    ; 0 (0)             ; 1 (1)            ; |TDC|Fine_Counter:sc2|Zero_Count:sc4                                                 ; Zero_Count        ; work         ;
;    |PLL:sc0|                                   ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |TDC|PLL:sc0                                                                         ; PLL               ; work         ;
;       |PLL_400MHZ:sc0|                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TDC|PLL:sc0|PLL_400MHZ:sc0                                                          ; PLL_400MHZ        ; work         ;
;          |altpll:altpll_component|             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TDC|PLL:sc0|PLL_400MHZ:sc0|altpll:altpll_component                                  ; altpll            ; work         ;
;             |PLL_400MHZ_altpll:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TDC|PLL:sc0|PLL_400MHZ:sc0|altpll:altpll_component|PLL_400MHZ_altpll:auto_generated ; PLL_400MHZ_altpll ; work         ;
;       |mux_2a1:sc1|                            ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |TDC|PLL:sc0|mux_2a1:sc1                                                             ; mux_2a1           ; work         ;
;    |restador_n:sc3|                            ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |TDC|restador_n:sc3                                                                  ; restador_n        ; work         ;
+------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------+-------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+---------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                   ;
+-------+----------+---------------+---------------+-----------------------+-----+------+
; Name  ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+-------+----------+---------------+---------------+-----------------------+-----+------+
; E[0]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; E[1]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; E[2]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; E[3]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; E[4]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; E[5]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; E[6]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; E[7]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; T1[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; T1[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; T1[2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; T1[3] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; T1[4] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; T1[5] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; T1[6] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; T1[7] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; T2[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; T2[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; T2[2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; T2[3] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; T2[4] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; T2[5] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; T2[6] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; T2[7] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Cout  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RST   ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; one   ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; Zero  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; CLK   ; Input    ; --            ; --            ; --                    ; --  ; --   ;
+-------+----------+---------------+---------------+-----------------------+-----+------+


+------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                           ;
+------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                        ; Pad To Core Index ; Setting ;
+------------------------------------------------------------+-------------------+---------+
; RST                                                        ;                   ;         ;
;      - Fine_Counter:sc2|Registro_N:sc3|Registro[57]        ; 1                 ; 6       ;
;      - Fine_Counter:sc2|Registro_N:sc3|Registro[55]        ; 1                 ; 6       ;
;      - Fine_Counter:sc2|Registro_N:sc3|Registro[56]        ; 1                 ; 6       ;
;      - Fine_Counter:sc2|Zero_Count:sc4|count_out[57]~0     ; 1                 ; 6       ;
;      - Fine_Counter:sc2|Registro_N:sc3|Registro[54]        ; 1                 ; 6       ;
;      - Fine_Counter:sc2|Zero_Count:sc4|count_out[56]~1     ; 1                 ; 6       ;
;      - Fine_Counter:sc2|Registro_N:sc3|Registro[58]        ; 1                 ; 6       ;
;      - Fine_Counter:sc2|Zero_Count:sc4|count_out[58]~2     ; 1                 ; 6       ;
;      - Fine_Counter:sc2|Registro_N:sc3|Registro[36]        ; 1                 ; 6       ;
;      - Fine_Counter:sc2|Registro_N:sc3|Registro[35]        ; 1                 ; 6       ;
;      - Fine_Counter:sc2|Registro_N:sc3|Registro[34]        ; 1                 ; 6       ;
;      - Fine_Counter:sc2|Zero_Count:sc4|count_out[36]~3     ; 1                 ; 6       ;
;      - Fine_Counter:sc2|Registro_N:sc3|Registro[33]        ; 1                 ; 6       ;
;      - Fine_Counter:sc2|Registro_N:sc3|Registro[32]        ; 1                 ; 6       ;
;      - Fine_Counter:sc2|Zero_Count:sc4|count_out[34]~4     ; 1                 ; 6       ;
;      - Fine_Counter:sc2|Registro_N:sc3|Registro[37]        ; 1                 ; 6       ;
;      - Fine_Counter:sc2|Zero_Count:sc4|count_out[37]~5     ; 1                 ; 6       ;
;      - Fine_Counter:sc2|Zero_Count:sc4|count_out[35]~6     ; 1                 ; 6       ;
;      - Fine_Counter:sc2|Registro_N:sc3|Registro[38]        ; 1                 ; 6       ;
;      - Fine_Counter:sc2|Zero_Count:sc4|count_out[38]~7     ; 1                 ; 6       ;
;      - Fine_Counter:sc2|Registro_N:sc3|Registro[31]        ; 1                 ; 6       ;
;      - Fine_Counter:sc2|Registro_N:sc3|Registro[30]        ; 1                 ; 6       ;
;      - Fine_Counter:sc2|Zero_Count:sc4|count_out[32]~8     ; 1                 ; 6       ;
;      - Fine_Counter:sc2|Registro_N:sc3|Registro[22]        ; 1                 ; 6       ;
;      - Fine_Counter:sc2|Registro_N:sc3|Registro[21]        ; 1                 ; 6       ;
;      - Fine_Counter:sc2|Registro_N:sc3|Registro[20]        ; 1                 ; 6       ;
;      - Fine_Counter:sc2|Zero_Count:sc4|count_out[22]~9     ; 1                 ; 6       ;
;      - Fine_Counter:sc2|Registro_N:sc3|Registro[19]        ; 1                 ; 6       ;
;      - Fine_Counter:sc2|Registro_N:sc3|Registro[18]        ; 1                 ; 6       ;
;      - Fine_Counter:sc2|Zero_Count:sc4|count_out[20]~10    ; 1                 ; 6       ;
;      - Fine_Counter:sc2|Registro_N:sc3|Registro[23]        ; 1                 ; 6       ;
;      - Fine_Counter:sc2|Zero_Count:sc4|count_out[23]~11    ; 1                 ; 6       ;
;      - Fine_Counter:sc2|Zero_Count:sc4|count_out[21]~12    ; 1                 ; 6       ;
;      - Fine_Counter:sc2|Registro_N:sc3|Registro[24]        ; 1                 ; 6       ;
;      - Fine_Counter:sc2|Zero_Count:sc4|count_out[24]~13    ; 1                 ; 6       ;
;      - Fine_Counter:sc2|Registro_N:sc3|Registro[16]        ; 1                 ; 6       ;
;      - Fine_Counter:sc2|Registro_N:sc3|Registro[17]        ; 1                 ; 6       ;
;      - Fine_Counter:sc2|Zero_Count:sc4|count_out[18]~14    ; 1                 ; 6       ;
;      - Fine_Counter:sc2|Registro_N:sc3|Registro[15]        ; 1                 ; 6       ;
;      - Fine_Counter:sc2|Zero_Count:sc4|count_out[17]~15    ; 1                 ; 6       ;
;      - Fine_Counter:sc2|Zero_Count:sc4|count_out[19]~16    ; 1                 ; 6       ;
;      - Fine_Counter:sc2|Zero_Count:sc4|count_out[33]~17    ; 1                 ; 6       ;
;      - Fine_Counter:sc2|Registro_N:sc3|Registro[53]        ; 1                 ; 6       ;
;      - Fine_Counter:sc2|Registro_N:sc3|Registro[51]        ; 1                 ; 6       ;
;      - Fine_Counter:sc2|Registro_N:sc3|Registro[52]        ; 1                 ; 6       ;
;      - Fine_Counter:sc2|Zero_Count:sc4|count_out[53]~18    ; 1                 ; 6       ;
;      - Fine_Counter:sc2|Registro_N:sc3|Registro[123]       ; 1                 ; 6       ;
;      - Fine_Counter:sc2|Registro_N:sc3|Registro[122]       ; 1                 ; 6       ;
;      - Fine_Counter:sc2|Registro_N:sc3|Registro[121]       ; 1                 ; 6       ;
;      - Fine_Counter:sc2|Zero_Count:sc4|count_out[123]~19   ; 1                 ; 6       ;
;      - Fine_Counter:sc2|Registro_N:sc3|Registro[120]       ; 1                 ; 6       ;
;      - Fine_Counter:sc2|Zero_Count:sc4|count_out[122]~20   ; 1                 ; 6       ;
;      - Fine_Counter:sc2|Registro_N:sc3|Registro[119]       ; 1                 ; 6       ;
;      - Fine_Counter:sc2|Zero_Count:sc4|count_out[121]~21   ; 1                 ; 6       ;
;      - Fine_Counter:sc2|Registro_N:sc3|Registro[14]        ; 1                 ; 6       ;
;      - Fine_Counter:sc2|Registro_N:sc3|Registro[13]        ; 1                 ; 6       ;
;      - Fine_Counter:sc2|Registro_N:sc3|Registro[12]        ; 1                 ; 6       ;
;      - Fine_Counter:sc2|Zero_Count:sc4|count_out[14]~22    ; 1                 ; 6       ;
;      - Fine_Counter:sc2|Registro_N:sc3|Registro[11]        ; 1                 ; 6       ;
;      - Fine_Counter:sc2|Registro_N:sc3|Registro[10]        ; 1                 ; 6       ;
;      - Fine_Counter:sc2|Zero_Count:sc4|count_out[12]~23    ; 1                 ; 6       ;
;      - Fine_Counter:sc2|Zero_Count:sc4|count_out[15]~24    ; 1                 ; 6       ;
;      - Fine_Counter:sc2|Zero_Count:sc4|count_out[13]~25    ; 1                 ; 6       ;
;      - Fine_Counter:sc2|Registro_N:sc3|Registro[9]         ; 1                 ; 6       ;
;      - Fine_Counter:sc2|Registro_N:sc3|Registro[8]         ; 1                 ; 6       ;
;      - Fine_Counter:sc2|Zero_Count:sc4|count_out[10]~26    ; 1                 ; 6       ;
;      - Fine_Counter:sc2|Registro_N:sc3|Registro[7]         ; 1                 ; 6       ;
;      - Fine_Counter:sc2|Zero_Count:sc4|count_out[9]~27     ; 1                 ; 6       ;
;      - Fine_Counter:sc2|Zero_Count:sc4|count_out[11]~28    ; 1                 ; 6       ;
;      - Fine_Counter:sc2|Zero_Count:sc4|count_out[16]~29    ; 1                 ; 6       ;
;      - Fine_Counter:sc2|Registro_N:sc3|Registro[29]        ; 1                 ; 6       ;
;      - Fine_Counter:sc2|Zero_Count:sc4|count_out[31]~30    ; 1                 ; 6       ;
;      - Fine_Counter:sc2|Registro_N:sc3|Registro[28]        ; 1                 ; 6       ;
;      - Fine_Counter:sc2|Registro_N:sc3|Registro[27]        ; 1                 ; 6       ;
;      - Fine_Counter:sc2|Registro_N:sc3|Registro[26]        ; 1                 ; 6       ;
;      - Fine_Counter:sc2|Zero_Count:sc4|count_out[28]~31    ; 1                 ; 6       ;
;      - Fine_Counter:sc2|Registro_N:sc3|Registro[25]        ; 1                 ; 6       ;
;      - Fine_Counter:sc2|Zero_Count:sc4|count_out[27]~32    ; 1                 ; 6       ;
;      - Fine_Counter:sc2|Registro_N:sc3|Registro[61]        ; 1                 ; 6       ;
;      - Fine_Counter:sc2|Registro_N:sc3|Registro[59]        ; 1                 ; 6       ;
;      - Fine_Counter:sc2|Registro_N:sc3|Registro[60]        ; 1                 ; 6       ;
;      - Fine_Counter:sc2|Zero_Count:sc4|count_out[61]~33    ; 1                 ; 6       ;
;      - Fine_Counter:sc2|Zero_Count:sc4|count_out[26]~34    ; 1                 ; 6       ;
;      - Fine_Counter:sc2|Zero_Count:sc4|count_out[30]~35    ; 1                 ; 6       ;
;      - Fine_Counter:sc2|Zero_Count:sc4|count_out[25]~36    ; 1                 ; 6       ;
;      - Fine_Counter:sc2|Registro_N:sc3|Registro[50]        ; 1                 ; 6       ;
;      - Fine_Counter:sc2|Zero_Count:sc4|count_out[52]~37    ; 1                 ; 6       ;
;      - Fine_Counter:sc2|Registro_N:sc3|Registro[48]        ; 1                 ; 6       ;
;      - Fine_Counter:sc2|Registro_N:sc3|Registro[47]        ; 1                 ; 6       ;
;      - Fine_Counter:sc2|Registro_N:sc3|Registro[46]        ; 1                 ; 6       ;
;      - Fine_Counter:sc2|Zero_Count:sc4|count_out[48]~38    ; 1                 ; 6       ;
;      - Fine_Counter:sc2|Registro_N:sc3|Registro[45]        ; 1                 ; 6       ;
;      - Fine_Counter:sc2|Zero_Count:sc4|count_out[47]~39    ; 1                 ; 6       ;
;      - Fine_Counter:sc2|Registro_N:sc3|Registro[49]        ; 1                 ; 6       ;
;      - Fine_Counter:sc2|Zero_Count:sc4|count_out[50]~40    ; 1                 ; 6       ;
;      - Fine_Counter:sc2|Zero_Count:sc4|count_out[49]~41    ; 1                 ; 6       ;
;      - Fine_Counter:sc2|Registro_N:sc3|Registro[44]        ; 1                 ; 6       ;
;      - Fine_Counter:sc2|Zero_Count:sc4|count_out[46]~42    ; 1                 ; 6       ;
;      - Fine_Counter:sc2|Zero_Count:sc4|count_out[51]~43    ; 1                 ; 6       ;
;      - Fine_Counter:sc2|Registro_N:sc3|Registro[118]       ; 1                 ; 6       ;
;      - Fine_Counter:sc2|Zero_Count:sc4|count_out[120]~44   ; 1                 ; 6       ;
;      - Fine_Counter:sc2|Registro_N:sc3|Registro[117]       ; 1                 ; 6       ;
;      - Fine_Counter:sc2|Zero_Count:sc4|count_out[119]~45   ; 1                 ; 6       ;
;      - Fine_Counter:sc2|Registro_N:sc3|Registro[92]        ; 1                 ; 6       ;
;      - Fine_Counter:sc2|Registro_N:sc3|Registro[90]        ; 1                 ; 6       ;
;      - Fine_Counter:sc2|Registro_N:sc3|Registro[91]        ; 1                 ; 6       ;
;      - Fine_Counter:sc2|Zero_Count:sc4|count_out[92]~46    ; 1                 ; 6       ;
;      - Fine_Counter:sc2|Registro_N:sc3|Registro[88]        ; 1                 ; 6       ;
;      - Fine_Counter:sc2|Registro_N:sc3|Registro[89]        ; 1                 ; 6       ;
;      - Fine_Counter:sc2|Zero_Count:sc4|count_out[90]~47    ; 1                 ; 6       ;
;      - Fine_Counter:sc2|Registro_N:sc3|Registro[86]        ; 1                 ; 6       ;
;      - Fine_Counter:sc2|Registro_N:sc3|Registro[84]        ; 1                 ; 6       ;
;      - Fine_Counter:sc2|Registro_N:sc3|Registro[85]        ; 1                 ; 6       ;
;      - Fine_Counter:sc2|Zero_Count:sc4|count_out[86]~48    ; 1                 ; 6       ;
;      - Fine_Counter:sc2|Registro_N:sc3|Registro[83]        ; 1                 ; 6       ;
;      - Fine_Counter:sc2|Zero_Count:sc4|count_out[85]~49    ; 1                 ; 6       ;
;      - Fine_Counter:sc2|Registro_N:sc3|Registro[72]        ; 1                 ; 6       ;
;      - Fine_Counter:sc2|Registro_N:sc3|Registro[71]        ; 1                 ; 6       ;
;      - Fine_Counter:sc2|Registro_N:sc3|Registro[70]        ; 1                 ; 6       ;
;      - Fine_Counter:sc2|Zero_Count:sc4|count_out[72]~50    ; 1                 ; 6       ;
;      - Fine_Counter:sc2|Registro_N:sc3|Registro[69]        ; 1                 ; 6       ;
;      - Fine_Counter:sc2|Registro_N:sc3|Registro[68]        ; 1                 ; 6       ;
;      - Fine_Counter:sc2|Zero_Count:sc4|count_out[70]~51    ; 1                 ; 6       ;
;      - Fine_Counter:sc2|Registro_N:sc3|Registro[73]        ; 1                 ; 6       ;
;      - Fine_Counter:sc2|Zero_Count:sc4|count_out[73]~52    ; 1                 ; 6       ;
;      - Fine_Counter:sc2|Zero_Count:sc4|count_out[71]~53    ; 1                 ; 6       ;
;      - Fine_Counter:sc2|Registro_N:sc3|Registro[74]        ; 1                 ; 6       ;
;      - Fine_Counter:sc2|Zero_Count:sc4|count_out[74]~54    ; 1                 ; 6       ;
;      - Fine_Counter:sc2|Registro_N:sc3|Registro[67]        ; 1                 ; 6       ;
;      - Fine_Counter:sc2|Zero_Count:sc4|count_out[69]~55    ; 1                 ; 6       ;
;      - Fine_Counter:sc2|Registro_N:sc3|Registro[66]        ; 1                 ; 6       ;
;      - Fine_Counter:sc2|Zero_Count:sc4|count_out[68]~56    ; 1                 ; 6       ;
;      - Fine_Counter:sc2|Registro_N:sc3|Registro[79]        ; 1                 ; 6       ;
;      - Fine_Counter:sc2|Registro_N:sc3|Registro[78]        ; 1                 ; 6       ;
;      - Fine_Counter:sc2|Registro_N:sc3|Registro[77]        ; 1                 ; 6       ;
;      - Fine_Counter:sc2|Zero_Count:sc4|count_out[79]~57    ; 1                 ; 6       ;
;      - Fine_Counter:sc2|Registro_N:sc3|Registro[76]        ; 1                 ; 6       ;
;      - Fine_Counter:sc2|Zero_Count:sc4|count_out[78]~58    ; 1                 ; 6       ;
;      - Fine_Counter:sc2|Registro_N:sc3|Registro[75]        ; 1                 ; 6       ;
;      - Fine_Counter:sc2|Zero_Count:sc4|count_out[77]~59    ; 1                 ; 6       ;
;      - Fine_Counter:sc2|Zero_Count:sc4|count_out[76]~60    ; 1                 ; 6       ;
;      - Fine_Counter:sc2|Zero_Count:sc4|count_out[75]~61    ; 1                 ; 6       ;
;      - Fine_Counter:sc2|Registro_N:sc3|Registro[80]        ; 1                 ; 6       ;
;      - Fine_Counter:sc2|Zero_Count:sc4|count_out[80]~62    ; 1                 ; 6       ;
;      - Fine_Counter:sc2|Registro_N:sc3|Registro[82]        ; 1                 ; 6       ;
;      - Fine_Counter:sc2|Registro_N:sc3|Registro[81]        ; 1                 ; 6       ;
;      - Fine_Counter:sc2|Zero_Count:sc4|count_out[83]~63    ; 1                 ; 6       ;
;      - Fine_Counter:sc2|Zero_Count:sc4|count_out[81]~64    ; 1                 ; 6       ;
;      - Fine_Counter:sc2|Zero_Count:sc4|count_out[84]~65    ; 1                 ; 6       ;
;      - Fine_Counter:sc2|Zero_Count:sc4|count_out[82]~66    ; 1                 ; 6       ;
;      - Fine_Counter:sc2|Zero_Count:sc4|count_out[91]~67    ; 1                 ; 6       ;
;      - Fine_Counter:sc2|Registro_N:sc3|Registro[87]        ; 1                 ; 6       ;
;      - Fine_Counter:sc2|Zero_Count:sc4|count_out[89]~68    ; 1                 ; 6       ;
;      - Fine_Counter:sc2|Zero_Count:sc4|count_out[87]~69    ; 1                 ; 6       ;
;      - Fine_Counter:sc2|Zero_Count:sc4|count_out[88]~70    ; 1                 ; 6       ;
;      - Fine_Counter:sc2|Registro_N:sc3|Registro[6]         ; 1                 ; 6       ;
;      - Fine_Counter:sc2|Registro_N:sc3|Registro[5]         ; 1                 ; 6       ;
;      - Fine_Counter:sc2|Registro_N:sc3|Registro[4]         ; 1                 ; 6       ;
;      - Fine_Counter:sc2|Zero_Count:sc4|count_out[6]~71     ; 1                 ; 6       ;
;      - Fine_Counter:sc2|Registro_N:sc3|Registro[3]         ; 1                 ; 6       ;
;      - Fine_Counter:sc2|Registro_N:sc3|Registro[2]         ; 1                 ; 6       ;
;      - Fine_Counter:sc2|Zero_Count:sc4|count_out[4]~72     ; 1                 ; 6       ;
;      - Fine_Counter:sc2|Zero_Count:sc4|count_out[7]~73     ; 1                 ; 6       ;
;      - Fine_Counter:sc2|Zero_Count:sc4|count_out[5]~74     ; 1                 ; 6       ;
;      - Fine_Counter:sc2|Registro_N:sc3|Registro[0]         ; 1                 ; 6       ;
;      - Fine_Counter:sc2|Zero_Count:sc4|count_out[0]~75     ; 1                 ; 6       ;
;      - Fine_Counter:sc2|Zero_Count:sc4|count_out[8]~76     ; 1                 ; 6       ;
;      - Fine_Counter:sc2|Zero_Count:sc4|count_out[29]~77    ; 1                 ; 6       ;
;      - Fine_Counter:sc2|Registro_N:sc3|Registro[40]        ; 1                 ; 6       ;
;      - Fine_Counter:sc2|Registro_N:sc3|Registro[41]        ; 1                 ; 6       ;
;      - Fine_Counter:sc2|Registro_N:sc3|Registro[39]        ; 1                 ; 6       ;
;      - Fine_Counter:sc2|Zero_Count:sc4|count_out[41]~78    ; 1                 ; 6       ;
;      - Fine_Counter:sc2|Registro_N:sc3|Registro[43]        ; 1                 ; 6       ;
;      - Fine_Counter:sc2|Registro_N:sc3|Registro[42]        ; 1                 ; 6       ;
;      - Fine_Counter:sc2|Zero_Count:sc4|count_out[43]~79    ; 1                 ; 6       ;
;      - Fine_Counter:sc2|Registro_N:sc3|Registro[1]         ; 1                 ; 6       ;
;      - Fine_Counter:sc2|Zero_Count:sc4|count_out[1]~80     ; 1                 ; 6       ;
;      - Fine_Counter:sc2|Zero_Count:sc4|count_out[44]~81    ; 1                 ; 6       ;
;      - Fine_Counter:sc2|Zero_Count:sc4|count_out[42]~82    ; 1                 ; 6       ;
;      - Fine_Counter:sc2|Zero_Count:sc4|count_out[45]~83    ; 1                 ; 6       ;
;      - Fine_Counter:sc2|Zero_Count:sc4|count_out[40]~84    ; 1                 ; 6       ;
;      - Fine_Counter:sc2|Registro_N:sc3|Registro[65]        ; 1                 ; 6       ;
;      - Fine_Counter:sc2|Registro_N:sc3|Registro[64]        ; 1                 ; 6       ;
;      - Fine_Counter:sc2|Zero_Count:sc4|count_out[66]~85    ; 1                 ; 6       ;
;      - Fine_Counter:sc2|Registro_N:sc3|Registro[63]        ; 1                 ; 6       ;
;      - Fine_Counter:sc2|Registro_N:sc3|Registro[62]        ; 1                 ; 6       ;
;      - Fine_Counter:sc2|Zero_Count:sc4|count_out[64]~86    ; 1                 ; 6       ;
;      - Fine_Counter:sc2|Zero_Count:sc4|count_out[67]~87    ; 1                 ; 6       ;
;      - Fine_Counter:sc2|Zero_Count:sc4|count_out[65]~88    ; 1                 ; 6       ;
;      - Fine_Counter:sc2|Zero_Count:sc4|count_out[62]~89    ; 1                 ; 6       ;
;      - Fine_Counter:sc2|Zero_Count:sc4|count_out[60]~90    ; 1                 ; 6       ;
;      - Fine_Counter:sc2|Zero_Count:sc4|count_out[63]~91    ; 1                 ; 6       ;
;      - Fine_Counter:sc2|Zero_Count:sc4|count_out[39]~92    ; 1                 ; 6       ;
;      - Fine_Counter:sc2|Registro_N:sc3|Registro[116]       ; 1                 ; 6       ;
;      - Fine_Counter:sc2|Registro_N:sc3|Registro[114]       ; 1                 ; 6       ;
;      - Fine_Counter:sc2|Registro_N:sc3|Registro[115]       ; 1                 ; 6       ;
;      - Fine_Counter:sc2|Zero_Count:sc4|count_out[116]~93   ; 1                 ; 6       ;
;      - Fine_Counter:sc2|Registro_N:sc3|Registro[113]       ; 1                 ; 6       ;
;      - Fine_Counter:sc2|Zero_Count:sc4|count_out[115]~94   ; 1                 ; 6       ;
;      - Fine_Counter:sc2|Registro_N:sc3|Registro[112]       ; 1                 ; 6       ;
;      - Fine_Counter:sc2|Zero_Count:sc4|count_out[114]~95   ; 1                 ; 6       ;
;      - Fine_Counter:sc2|Zero_Count:sc4|count_out[117]~96   ; 1                 ; 6       ;
;      - Fine_Counter:sc2|Registro_N:sc3|Registro[111]       ; 1                 ; 6       ;
;      - Fine_Counter:sc2|Zero_Count:sc4|count_out[113]~97   ; 1                 ; 6       ;
;      - Fine_Counter:sc2|Registro_N:sc3|Registro[110]       ; 1                 ; 6       ;
;      - Fine_Counter:sc2|Zero_Count:sc4|count_out[112]~98   ; 1                 ; 6       ;
;      - Fine_Counter:sc2|Registro_N:sc3|Registro[109]       ; 1                 ; 6       ;
;      - Fine_Counter:sc2|Zero_Count:sc4|count_out[111]~99   ; 1                 ; 6       ;
;      - Fine_Counter:sc2|Registro_N:sc3|Registro[107]       ; 1                 ; 6       ;
;      - Fine_Counter:sc2|Registro_N:sc3|Registro[106]       ; 1                 ; 6       ;
;      - Fine_Counter:sc2|Registro_N:sc3|Registro[105]       ; 1                 ; 6       ;
;      - Fine_Counter:sc2|Zero_Count:sc4|count_out[107]~100  ; 1                 ; 6       ;
;      - Fine_Counter:sc2|Registro_N:sc3|Registro[104]       ; 1                 ; 6       ;
;      - Fine_Counter:sc2|Zero_Count:sc4|count_out[106]~101  ; 1                 ; 6       ;
;      - Fine_Counter:sc2|Registro_N:sc3|Registro[108]       ; 1                 ; 6       ;
;      - Fine_Counter:sc2|Zero_Count:sc4|count_out[108]~102  ; 1                 ; 6       ;
;      - Fine_Counter:sc2|Registro_N:sc3|Registro[103]       ; 1                 ; 6       ;
;      - Fine_Counter:sc2|Zero_Count:sc4|count_out[105]~103  ; 1                 ; 6       ;
;      - Fine_Counter:sc2|Registro_N:sc3|Registro[101]       ; 1                 ; 6       ;
;      - Fine_Counter:sc2|Registro_N:sc3|Registro[100]       ; 1                 ; 6       ;
;      - Fine_Counter:sc2|Registro_N:sc3|Registro[99]        ; 1                 ; 6       ;
;      - Fine_Counter:sc2|Zero_Count:sc4|count_out[101]~104  ; 1                 ; 6       ;
;      - Fine_Counter:sc2|Registro_N:sc3|Registro[98]        ; 1                 ; 6       ;
;      - Fine_Counter:sc2|Registro_N:sc3|Registro[97]        ; 1                 ; 6       ;
;      - Fine_Counter:sc2|Zero_Count:sc4|count_out[99]~105   ; 1                 ; 6       ;
;      - Fine_Counter:sc2|Zero_Count:sc4|count_out[100]~106  ; 1                 ; 6       ;
;      - Fine_Counter:sc2|Registro_N:sc3|Registro[94]        ; 1                 ; 6       ;
;      - Fine_Counter:sc2|Registro_N:sc3|Registro[93]        ; 1                 ; 6       ;
;      - Fine_Counter:sc2|Zero_Count:sc4|count_out[94]~107   ; 1                 ; 6       ;
;      - Fine_Counter:sc2|Registro_N:sc3|Registro[96]        ; 1                 ; 6       ;
;      - Fine_Counter:sc2|Registro_N:sc3|Registro[95]        ; 1                 ; 6       ;
;      - Fine_Counter:sc2|Zero_Count:sc4|count_out[96]~108   ; 1                 ; 6       ;
;      - Fine_Counter:sc2|Zero_Count:sc4|count_out[95]~109   ; 1                 ; 6       ;
;      - Fine_Counter:sc2|Zero_Count:sc4|count_out[98]~110   ; 1                 ; 6       ;
;      - Fine_Counter:sc2|Zero_Count:sc4|count_out[97]~111   ; 1                 ; 6       ;
;      - Fine_Counter:sc2|Zero_Count:sc4|count_out[93]~112   ; 1                 ; 6       ;
;      - Fine_Counter:sc2|Registro_N:sc3|Registro[102]       ; 1                 ; 6       ;
;      - Fine_Counter:sc2|Zero_Count:sc4|count_out[103]~113  ; 1                 ; 6       ;
;      - Fine_Counter:sc2|Zero_Count:sc4|count_out[102]~114  ; 1                 ; 6       ;
;      - Fine_Counter:sc2|Zero_Count:sc4|count_out[104]~115  ; 1                 ; 6       ;
;      - Fine_Counter:sc2|Zero_Count:sc4|count_out[118]~116  ; 1                 ; 6       ;
;      - Fine_Counter:sc2|Zero_Count:sc4|count_out[110]~117  ; 1                 ; 6       ;
;      - Fine_Counter:sc2|Zero_Count:sc4|count_out[109]~118  ; 1                 ; 6       ;
;      - Fine_Counter:sc2|Registro_N:sc3|Registro[127]       ; 1                 ; 6       ;
;      - Fine_Counter:sc2|Registro_N:sc3|Registro[125]       ; 1                 ; 6       ;
;      - Fine_Counter:sc2|Registro_N:sc3|Registro[126]       ; 1                 ; 6       ;
;      - Fine_Counter:sc2|Zero_Count:sc4|count_out[127]~119  ; 1                 ; 6       ;
;      - Fine_Counter:sc2|Registro_N:sc3|Registro[124]       ; 1                 ; 6       ;
;      - Fine_Counter:sc2|Zero_Count:sc4|count_out[124]~120  ; 1                 ; 6       ;
;      - Fine_Counter:sc2|Zero_Count:sc4|count_out[125]~121  ; 1                 ; 6       ;
;      - Fine_Counter:sc2|Zero_Count:sc4|count_out[126]~122  ; 1                 ; 6       ;
;      - Fine_Counter:sc2|Zero_Count:sc4|count_out[59]~123   ; 1                 ; 6       ;
;      - Fine_Counter:sc2|Zero_Count:sc4|count_out[54]~124   ; 1                 ; 6       ;
;      - Fine_Counter:sc2|Zero_Count:sc4|count_out[55]~125   ; 1                 ; 6       ;
;      - Fine_Counter:sc2|LUT_encoder:sc5|Equal41~0          ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Registro_N:sc3|Registro[16]        ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Registro_N:sc3|Registro[15]        ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Registro_N:sc3|Registro[14]        ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Zero_Count:sc4|count_out[16]~0     ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Registro_N:sc3|Registro[32]        ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Registro_N:sc3|Registro[31]        ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Registro_N:sc3|Registro[30]        ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Zero_Count:sc4|count_out[32]~1     ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Registro_N:sc3|Registro[29]        ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Registro_N:sc3|Registro[28]        ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Zero_Count:sc4|count_out[30]~2     ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Registro_N:sc3|Registro[33]        ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Zero_Count:sc4|count_out[33]~3     ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Zero_Count:sc4|count_out[31]~4     ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Registro_N:sc3|Registro[34]        ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Zero_Count:sc4|count_out[34]~5     ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Registro_N:sc3|Registro[27]        ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Registro_N:sc3|Registro[26]        ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Zero_Count:sc4|count_out[28]~6     ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Registro_N:sc3|Registro[53]        ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Registro_N:sc3|Registro[51]        ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Registro_N:sc3|Registro[52]        ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Zero_Count:sc4|count_out[53]~7     ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Registro_N:sc3|Registro[50]        ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Zero_Count:sc4|count_out[52]~8     ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Registro_N:sc3|Registro[54]        ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Zero_Count:sc4|count_out[54]~9     ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Registro_N:sc3|Registro[49]        ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Zero_Count:sc4|count_out[51]~10    ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Registro_N:sc3|Registro[55]        ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Zero_Count:sc4|count_out[55]~11    ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Registro_N:sc3|Registro[118]       ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Registro_N:sc3|Registro[117]       ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Registro_N:sc3|Registro[116]       ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Zero_Count:sc4|count_out[118]~12   ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Registro_N:sc3|Registro[115]       ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Registro_N:sc3|Registro[114]       ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Zero_Count:sc4|count_out[116]~13   ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Zero_Count:sc4|count_out[117]~14   ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Registro_N:sc3|Registro[10]        ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Registro_N:sc3|Registro[9]         ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Registro_N:sc3|Registro[8]         ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Zero_Count:sc4|count_out[10]~15    ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Registro_N:sc3|Registro[7]         ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Registro_N:sc3|Registro[6]         ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Zero_Count:sc4|count_out[8]~16     ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Registro_N:sc3|Registro[11]        ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Zero_Count:sc4|count_out[11]~17    ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Zero_Count:sc4|count_out[9]~18     ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Registro_N:sc3|Registro[5]         ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Registro_N:sc3|Registro[4]         ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Zero_Count:sc4|count_out[6]~19     ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Registro_N:sc3|Registro[3]         ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Zero_Count:sc4|count_out[5]~20     ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Zero_Count:sc4|count_out[7]~21     ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Registro_N:sc3|Registro[12]        ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Zero_Count:sc4|count_out[12]~22    ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Registro_N:sc3|Registro[25]        ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Zero_Count:sc4|count_out[27]~23    ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Registro_N:sc3|Registro[24]        ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Registro_N:sc3|Registro[23]        ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Registro_N:sc3|Registro[22]        ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Zero_Count:sc4|count_out[24]~24    ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Registro_N:sc3|Registro[21]        ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Zero_Count:sc4|count_out[23]~25    ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Zero_Count:sc4|count_out[25]~26    ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Registro_N:sc3|Registro[20]        ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Zero_Count:sc4|count_out[22]~27    ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Zero_Count:sc4|count_out[26]~28    ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Registro_N:sc3|Registro[19]        ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Zero_Count:sc4|count_out[21]~29    ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Registro_N:sc3|Registro[44]        ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Registro_N:sc3|Registro[43]        ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Registro_N:sc3|Registro[42]        ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Zero_Count:sc4|count_out[44]~30    ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Registro_N:sc3|Registro[41]        ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Zero_Count:sc4|count_out[43]~31    ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Registro_N:sc3|Registro[46]        ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Registro_N:sc3|Registro[45]        ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Zero_Count:sc4|count_out[46]~32    ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Zero_Count:sc4|count_out[45]~33    ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Registro_N:sc3|Registro[40]        ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Zero_Count:sc4|count_out[42]~34    ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Registro_N:sc3|Registro[47]        ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Zero_Count:sc4|count_out[47]~35    ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Registro_N:sc3|Registro[48]        ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Zero_Count:sc4|count_out[48]~36    ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Registro_N:sc3|Registro[113]       ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Zero_Count:sc4|count_out[115]~37   ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Registro_N:sc3|Registro[112]       ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Zero_Count:sc4|count_out[114]~38   ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Registro_N:sc3|Registro[108]       ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Registro_N:sc3|Registro[107]       ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Registro_N:sc3|Registro[106]       ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Zero_Count:sc4|count_out[108]~39   ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Registro_N:sc3|Registro[105]       ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Registro_N:sc3|Registro[104]       ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Zero_Count:sc4|count_out[106]~40   ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Zero_Count:sc4|count_out[107]~41   ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Registro_N:sc3|Registro[98]        ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Registro_N:sc3|Registro[97]        ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Registro_N:sc3|Registro[96]        ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Zero_Count:sc4|count_out[98]~42    ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Registro_N:sc3|Registro[95]        ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Zero_Count:sc4|count_out[97]~43    ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Registro_N:sc3|Registro[91]        ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Registro_N:sc3|Registro[89]        ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Registro_N:sc3|Registro[90]        ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Zero_Count:sc4|count_out[91]~44    ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Registro_N:sc3|Registro[88]        ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Zero_Count:sc4|count_out[90]~45    ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Registro_N:sc3|Registro[87]        ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Zero_Count:sc4|count_out[89]~46    ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Registro_N:sc3|Registro[93]        ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Registro_N:sc3|Registro[92]        ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Zero_Count:sc4|count_out[93]~47    ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Zero_Count:sc4|count_out[92]~48    ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Registro_N:sc3|Registro[86]        ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Zero_Count:sc4|count_out[88]~49    ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Registro_N:sc3|Registro[94]        ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Zero_Count:sc4|count_out[96]~50    ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Zero_Count:sc4|count_out[95]~51    ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Zero_Count:sc4|count_out[94]~52    ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Registro_N:sc3|Registro[102]       ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Registro_N:sc3|Registro[101]       ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Registro_N:sc3|Registro[100]       ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Zero_Count:sc4|count_out[102]~53   ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Registro_N:sc3|Registro[99]        ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Zero_Count:sc4|count_out[101]~54   ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Registro_N:sc3|Registro[103]       ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Zero_Count:sc4|count_out[103]~55   ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Zero_Count:sc4|count_out[100]~56   ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Zero_Count:sc4|count_out[99]~57    ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Zero_Count:sc4|count_out[105]~58   ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Zero_Count:sc4|count_out[104]~59   ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Registro_N:sc3|Registro[111]       ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Zero_Count:sc4|count_out[113]~60   ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Registro_N:sc3|Registro[109]       ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Registro_N:sc3|Registro[110]       ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Zero_Count:sc4|count_out[111]~61   ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Zero_Count:sc4|count_out[110]~62   ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Zero_Count:sc4|count_out[109]~63   ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Zero_Count:sc4|count_out[112]~64   ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Registro_N:sc3|Registro[127]       ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Registro_N:sc3|Registro[125]       ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Registro_N:sc3|Registro[126]       ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Zero_Count:sc4|count_out[127]~65   ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Registro_N:sc3|Registro[124]       ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Zero_Count:sc4|count_out[126]~66   ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Registro_N:sc3|Registro[1]         ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Registro_N:sc3|Registro[0]         ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Zero_Count:sc4|count_out[1]~67     ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Registro_N:sc3|Registro[123]       ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Zero_Count:sc4|count_out[125]~68   ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Zero_Count:sc4|count_out[0]~69     ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Registro_N:sc3|Registro[2]         ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Zero_Count:sc4|count_out[4]~70     ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Registro_N:sc3|Registro[122]       ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Zero_Count:sc4|count_out[124]~71   ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Registro_N:sc3|Registro[121]       ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Zero_Count:sc4|count_out[123]~72   ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Registro_N:sc3|Registro[39]        ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Registro_N:sc3|Registro[38]        ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Zero_Count:sc4|count_out[40]~73    ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Registro_N:sc3|Registro[37]        ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Zero_Count:sc4|count_out[39]~74    ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Registro_N:sc3|Registro[35]        ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Registro_N:sc3|Registro[36]        ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Zero_Count:sc4|count_out[37]~75    ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Zero_Count:sc4|count_out[38]~76    ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Zero_Count:sc4|count_out[41]~77    ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Zero_Count:sc4|count_out[36]~78    ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Registro_N:sc3|Registro[61]        ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Registro_N:sc3|Registro[60]        ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Registro_N:sc3|Registro[59]        ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Zero_Count:sc4|count_out[61]~79    ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Registro_N:sc3|Registro[58]        ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Registro_N:sc3|Registro[57]        ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Zero_Count:sc4|count_out[59]~80    ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Registro_N:sc3|Registro[62]        ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Zero_Count:sc4|count_out[62]~81    ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Zero_Count:sc4|count_out[60]~82    ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Registro_N:sc3|Registro[56]        ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Zero_Count:sc4|count_out[57]~83    ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Zero_Count:sc4|count_out[56]~84    ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Zero_Count:sc4|count_out[58]~85    ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Zero_Count:sc4|count_out[35]~86    ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Registro_N:sc3|Registro[85]        ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Zero_Count:sc4|count_out[87]~87    ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Registro_N:sc3|Registro[84]        ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Registro_N:sc3|Registro[83]        ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Zero_Count:sc4|count_out[85]~88    ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Registro_N:sc3|Registro[82]        ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Zero_Count:sc4|count_out[84]~89    ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Registro_N:sc3|Registro[81]        ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Zero_Count:sc4|count_out[83]~90    ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Registro_N:sc3|Registro[80]        ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Zero_Count:sc4|count_out[82]~91    ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Registro_N:sc3|Registro[79]        ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Registro_N:sc3|Registro[77]        ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Registro_N:sc3|Registro[78]        ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Zero_Count:sc4|count_out[79]~92    ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Registro_N:sc3|Registro[76]        ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Zero_Count:sc4|count_out[78]~93    ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Registro_N:sc3|Registro[75]        ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Zero_Count:sc4|count_out[77]~94    ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Registro_N:sc3|Registro[74]        ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Zero_Count:sc4|count_out[76]~95    ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Registro_N:sc3|Registro[72]        ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Registro_N:sc3|Registro[70]        ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Registro_N:sc3|Registro[71]        ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Zero_Count:sc4|count_out[72]~96    ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Registro_N:sc3|Registro[69]        ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Zero_Count:sc4|count_out[71]~97    ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Registro_N:sc3|Registro[68]        ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Zero_Count:sc4|count_out[70]~98    ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Registro_N:sc3|Registro[73]        ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Zero_Count:sc4|count_out[74]~99    ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Zero_Count:sc4|count_out[73]~100   ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Registro_N:sc3|Registro[65]        ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Registro_N:sc3|Registro[64]        ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Registro_N:sc3|Registro[63]        ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Zero_Count:sc4|count_out[65]~101   ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Registro_N:sc3|Registro[67]        ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Registro_N:sc3|Registro[66]        ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Zero_Count:sc4|count_out[67]~102   ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Zero_Count:sc4|count_out[66]~103   ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Zero_Count:sc4|count_out[68]~104   ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Zero_Count:sc4|count_out[64]~105   ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Zero_Count:sc4|count_out[63]~106   ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Zero_Count:sc4|count_out[69]~107   ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Zero_Count:sc4|count_out[75]~108   ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Zero_Count:sc4|count_out[80]~109   ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Zero_Count:sc4|count_out[81]~110   ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Zero_Count:sc4|count_out[86]~111   ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Registro_N:sc3|Registro[120]       ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Registro_N:sc3|Registro[119]       ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Zero_Count:sc4|count_out[120]~112  ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Zero_Count:sc4|count_out[122]~113  ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Zero_Count:sc4|count_out[119]~114  ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Zero_Count:sc4|count_out[50]~115   ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Zero_Count:sc4|count_out[121]~116  ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Zero_Count:sc4|count_out[49]~117   ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Registro_N:sc3|Registro[13]        ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Zero_Count:sc4|count_out[13]~118   ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Zero_Count:sc4|count_out[15]~119   ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Zero_Count:sc4|count_out[29]~120   ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Registro_N:sc3|Registro[17]        ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Zero_Count:sc4|count_out[17]~121   ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Registro_N:sc3|Registro[18]        ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Zero_Count:sc4|count_out[20]~122   ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Zero_Count:sc4|count_out[14]~123   ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Zero_Count:sc4|count_out[18]~124   ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Zero_Count:sc4|count_out[19]~125   ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Shift_Left:sc1|shift_reg[127]      ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Shift_Left:sc0|shift_reg[127]      ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Shift_Left:sc1|shift_reg[126]      ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Shift_Left:sc0|shift_reg[126]      ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Shift_Left:sc1|shift_reg[125]      ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Shift_Left:sc0|shift_reg[125]      ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Shift_Left:sc1|shift_reg[124]      ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Shift_Left:sc0|shift_reg[124]      ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Shift_Left:sc1|shift_reg[123]      ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Shift_Left:sc0|shift_reg[123]      ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Shift_Left:sc1|shift_reg[122]      ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Shift_Left:sc0|shift_reg[122]      ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Shift_Left:sc1|shift_reg[121]      ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Shift_Left:sc0|shift_reg[121]      ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Shift_Left:sc1|shift_reg[120]      ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Shift_Left:sc0|shift_reg[120]      ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Shift_Left:sc1|shift_reg[119]      ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Shift_Left:sc0|shift_reg[119]      ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Shift_Left:sc1|shift_reg[118]      ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Shift_Left:sc0|shift_reg[118]      ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Shift_Left:sc1|shift_reg[117]      ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Shift_Left:sc0|shift_reg[117]      ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Shift_Left:sc1|shift_reg[116]      ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Shift_Left:sc0|shift_reg[116]      ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Shift_Left:sc1|shift_reg[115]      ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Shift_Left:sc0|shift_reg[115]      ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Shift_Left:sc1|shift_reg[114]      ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Shift_Left:sc0|shift_reg[114]      ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Shift_Left:sc1|shift_reg[113]      ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Shift_Left:sc0|shift_reg[113]      ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Shift_Left:sc1|shift_reg[112]      ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Shift_Left:sc0|shift_reg[112]      ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Shift_Left:sc1|shift_reg[111]      ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Shift_Left:sc0|shift_reg[111]      ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Shift_Left:sc1|shift_reg[110]      ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Shift_Left:sc0|shift_reg[110]      ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Shift_Left:sc1|shift_reg[109]      ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Shift_Left:sc0|shift_reg[109]      ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Shift_Left:sc1|shift_reg[108]      ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Shift_Left:sc0|shift_reg[108]      ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Shift_Left:sc1|shift_reg[107]      ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Shift_Left:sc0|shift_reg[107]      ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Shift_Left:sc1|shift_reg[106]      ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Shift_Left:sc0|shift_reg[106]      ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Shift_Left:sc1|shift_reg[105]      ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Shift_Left:sc0|shift_reg[105]      ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Shift_Left:sc1|shift_reg[104]      ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Shift_Left:sc0|shift_reg[104]      ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Shift_Left:sc1|shift_reg[103]      ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Shift_Left:sc0|shift_reg[103]      ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Shift_Left:sc1|shift_reg[102]      ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Shift_Left:sc0|shift_reg[102]      ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Shift_Left:sc1|shift_reg[101]      ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Shift_Left:sc0|shift_reg[101]      ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Shift_Left:sc1|shift_reg[100]      ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Shift_Left:sc0|shift_reg[100]      ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Shift_Left:sc1|shift_reg[99]       ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Shift_Left:sc0|shift_reg[99]       ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Shift_Left:sc1|shift_reg[98]       ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Shift_Left:sc0|shift_reg[98]       ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Shift_Left:sc1|shift_reg[97]       ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Shift_Left:sc0|shift_reg[97]       ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Shift_Left:sc1|shift_reg[96]       ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Shift_Left:sc0|shift_reg[96]       ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Shift_Left:sc1|shift_reg[95]       ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Shift_Left:sc0|shift_reg[95]       ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Shift_Left:sc1|shift_reg[94]       ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Shift_Left:sc0|shift_reg[94]       ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Shift_Left:sc1|shift_reg[93]       ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Shift_Left:sc0|shift_reg[93]       ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Shift_Left:sc1|shift_reg[92]       ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Shift_Left:sc0|shift_reg[92]       ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Shift_Left:sc1|shift_reg[91]       ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Shift_Left:sc0|shift_reg[91]       ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Shift_Left:sc1|shift_reg[90]       ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Shift_Left:sc0|shift_reg[90]       ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Shift_Left:sc1|shift_reg[89]       ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Shift_Left:sc0|shift_reg[89]       ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Shift_Left:sc1|shift_reg[88]       ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Shift_Left:sc0|shift_reg[88]       ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Shift_Left:sc1|shift_reg[87]       ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Shift_Left:sc0|shift_reg[87]       ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Shift_Left:sc1|shift_reg[86]       ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Shift_Left:sc0|shift_reg[86]       ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Shift_Left:sc1|shift_reg[85]       ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Shift_Left:sc0|shift_reg[85]       ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Shift_Left:sc1|shift_reg[84]       ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Shift_Left:sc0|shift_reg[84]       ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Shift_Left:sc1|shift_reg[83]       ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Shift_Left:sc0|shift_reg[83]       ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Shift_Left:sc1|shift_reg[82]       ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Shift_Left:sc0|shift_reg[82]       ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Shift_Left:sc1|shift_reg[81]       ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Shift_Left:sc0|shift_reg[81]       ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Shift_Left:sc1|shift_reg[80]       ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Shift_Left:sc0|shift_reg[80]       ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Shift_Left:sc1|shift_reg[79]       ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Shift_Left:sc0|shift_reg[79]       ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Shift_Left:sc1|shift_reg[78]       ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Shift_Left:sc0|shift_reg[78]       ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Shift_Left:sc1|shift_reg[77]       ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Shift_Left:sc0|shift_reg[77]       ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Shift_Left:sc1|shift_reg[76]       ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Shift_Left:sc0|shift_reg[76]       ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Shift_Left:sc1|shift_reg[75]       ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Shift_Left:sc0|shift_reg[75]       ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Shift_Left:sc1|shift_reg[74]       ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Shift_Left:sc0|shift_reg[74]       ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Shift_Left:sc1|shift_reg[73]       ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Shift_Left:sc0|shift_reg[73]       ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Shift_Left:sc1|shift_reg[72]       ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Shift_Left:sc0|shift_reg[72]       ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Shift_Left:sc1|shift_reg[71]       ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Shift_Left:sc0|shift_reg[71]       ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Shift_Left:sc1|shift_reg[70]       ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Shift_Left:sc0|shift_reg[70]       ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Shift_Left:sc1|shift_reg[69]       ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Shift_Left:sc0|shift_reg[69]       ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Shift_Left:sc1|shift_reg[68]       ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Shift_Left:sc0|shift_reg[68]       ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Shift_Left:sc1|shift_reg[67]       ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Shift_Left:sc0|shift_reg[67]       ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Shift_Left:sc1|shift_reg[66]       ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Shift_Left:sc0|shift_reg[66]       ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Shift_Left:sc1|shift_reg[65]       ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Shift_Left:sc0|shift_reg[65]       ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Shift_Left:sc1|shift_reg[64]       ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Shift_Left:sc0|shift_reg[64]       ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Shift_Left:sc1|shift_reg[63]       ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Shift_Left:sc0|shift_reg[63]       ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Shift_Left:sc1|shift_reg[62]       ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Shift_Left:sc0|shift_reg[62]       ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Shift_Left:sc1|shift_reg[61]       ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Shift_Left:sc0|shift_reg[61]       ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Shift_Left:sc1|shift_reg[60]       ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Shift_Left:sc0|shift_reg[60]       ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Shift_Left:sc1|shift_reg[59]       ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Shift_Left:sc0|shift_reg[59]       ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Shift_Left:sc1|shift_reg[58]       ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Shift_Left:sc0|shift_reg[58]       ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Shift_Left:sc1|shift_reg[57]       ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Shift_Left:sc0|shift_reg[57]       ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Shift_Left:sc1|shift_reg[56]       ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Shift_Left:sc0|shift_reg[56]       ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Shift_Left:sc1|shift_reg[55]       ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Shift_Left:sc0|shift_reg[55]       ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Shift_Left:sc1|shift_reg[54]       ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Shift_Left:sc0|shift_reg[54]       ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Shift_Left:sc1|shift_reg[53]       ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Shift_Left:sc0|shift_reg[53]       ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Shift_Left:sc1|shift_reg[52]       ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Shift_Left:sc0|shift_reg[52]       ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Shift_Left:sc1|shift_reg[51]       ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Shift_Left:sc0|shift_reg[51]       ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Shift_Left:sc1|shift_reg[50]       ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Shift_Left:sc0|shift_reg[50]       ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Shift_Left:sc1|shift_reg[49]       ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Shift_Left:sc0|shift_reg[49]       ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Shift_Left:sc1|shift_reg[48]       ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Shift_Left:sc0|shift_reg[48]       ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Shift_Left:sc1|shift_reg[47]       ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Shift_Left:sc0|shift_reg[47]       ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Shift_Left:sc1|shift_reg[46]       ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Shift_Left:sc0|shift_reg[46]       ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Shift_Left:sc1|shift_reg[45]       ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Shift_Left:sc0|shift_reg[45]       ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Shift_Left:sc1|shift_reg[44]       ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Shift_Left:sc0|shift_reg[44]       ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Shift_Left:sc1|shift_reg[43]       ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Shift_Left:sc0|shift_reg[43]       ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Shift_Left:sc1|shift_reg[42]       ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Shift_Left:sc0|shift_reg[42]       ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Shift_Left:sc1|shift_reg[41]       ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Shift_Left:sc0|shift_reg[41]       ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Shift_Left:sc1|shift_reg[40]       ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Shift_Left:sc0|shift_reg[40]       ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Shift_Left:sc1|shift_reg[39]       ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Shift_Left:sc0|shift_reg[39]       ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Shift_Left:sc1|shift_reg[38]       ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Shift_Left:sc0|shift_reg[38]       ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Shift_Left:sc1|shift_reg[37]       ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Shift_Left:sc0|shift_reg[37]       ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Shift_Left:sc1|shift_reg[36]       ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Shift_Left:sc0|shift_reg[36]       ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Shift_Left:sc1|shift_reg[35]       ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Shift_Left:sc0|shift_reg[35]       ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Shift_Left:sc1|shift_reg[34]       ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Shift_Left:sc0|shift_reg[34]       ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Shift_Left:sc1|shift_reg[33]       ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Shift_Left:sc0|shift_reg[33]       ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Shift_Left:sc1|shift_reg[32]       ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Shift_Left:sc0|shift_reg[32]       ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Shift_Left:sc1|shift_reg[31]       ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Shift_Left:sc0|shift_reg[31]       ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Shift_Left:sc1|shift_reg[30]       ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Shift_Left:sc0|shift_reg[30]       ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Shift_Left:sc1|shift_reg[29]       ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Shift_Left:sc0|shift_reg[29]       ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Shift_Left:sc1|shift_reg[28]       ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Shift_Left:sc0|shift_reg[28]       ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Shift_Left:sc1|shift_reg[27]       ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Shift_Left:sc0|shift_reg[27]       ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Shift_Left:sc1|shift_reg[26]       ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Shift_Left:sc0|shift_reg[26]       ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Shift_Left:sc1|shift_reg[25]       ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Shift_Left:sc0|shift_reg[25]       ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Shift_Left:sc1|shift_reg[24]       ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Shift_Left:sc0|shift_reg[24]       ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Shift_Left:sc1|shift_reg[23]       ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Shift_Left:sc0|shift_reg[23]       ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Shift_Left:sc1|shift_reg[22]       ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Shift_Left:sc0|shift_reg[22]       ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Shift_Left:sc1|shift_reg[21]       ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Shift_Left:sc0|shift_reg[21]       ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Shift_Left:sc1|shift_reg[20]       ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Shift_Left:sc0|shift_reg[20]       ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Shift_Left:sc1|shift_reg[19]       ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Shift_Left:sc0|shift_reg[19]       ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Shift_Left:sc1|shift_reg[18]       ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Shift_Left:sc0|shift_reg[18]       ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Shift_Left:sc1|shift_reg[17]       ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Shift_Left:sc0|shift_reg[17]       ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Shift_Left:sc1|shift_reg[16]       ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Shift_Left:sc0|shift_reg[16]       ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Shift_Left:sc1|shift_reg[15]       ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Shift_Left:sc0|shift_reg[15]       ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Shift_Left:sc1|shift_reg[14]       ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Shift_Left:sc0|shift_reg[14]       ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Shift_Left:sc1|shift_reg[13]       ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Shift_Left:sc0|shift_reg[13]       ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Shift_Left:sc1|shift_reg[12]       ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Shift_Left:sc0|shift_reg[12]       ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Shift_Left:sc1|shift_reg[11]       ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Shift_Left:sc0|shift_reg[11]       ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Shift_Left:sc1|shift_reg[10]       ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Shift_Left:sc0|shift_reg[10]       ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Shift_Left:sc1|shift_reg[9]        ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Shift_Left:sc0|shift_reg[9]        ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Shift_Left:sc1|shift_reg[8]        ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Shift_Left:sc0|shift_reg[8]        ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Shift_Left:sc1|shift_reg[7]        ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Shift_Left:sc0|shift_reg[7]        ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Shift_Left:sc1|shift_reg[6]        ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Shift_Left:sc0|shift_reg[6]        ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Shift_Left:sc1|shift_reg[5]        ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Shift_Left:sc0|shift_reg[5]        ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Shift_Left:sc1|shift_reg[4]        ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Shift_Left:sc0|shift_reg[4]        ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Shift_Left:sc1|shift_reg[3]        ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Shift_Left:sc0|shift_reg[3]        ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Shift_Left:sc1|shift_reg[2]        ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Shift_Left:sc0|shift_reg[2]        ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Shift_Left:sc1|shift_reg[1]        ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Shift_Left:sc0|shift_reg[1]        ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Shift_Left:sc1|shift_reg[0]        ; 1                 ; 6       ;
;      - Fine_Counter:sc1|Shift_Left:sc0|shift_reg[0]        ; 1                 ; 6       ;
;      - Fine_Counter:sc1|FSM_RST:sc7|qp[1]                  ; 1                 ; 6       ;
;      - Fine_Counter:sc1|FSM_RST:sc7|qp[0]                  ; 1                 ; 6       ;
;      - Fine_Counter:sc2|FSM_RST:sc7|qp[1]                  ; 1                 ; 6       ;
;      - Fine_Counter:sc2|FSM_RST:sc7|qp[0]                  ; 1                 ; 6       ;
;      - Fine_Counter:sc2|LUT_encoder:sc5|Equal0~5           ; 1                 ; 6       ;
;      - Fine_Counter:sc1|LUT_encoder:sc5|Equal0~5           ; 1                 ; 6       ;
; one                                                        ;                   ;         ;
;      - Fine_Counter:sc1|Shift_Left:sc1|shift_reg[0]~feeder ; 0                 ; 6       ;
; Zero                                                       ;                   ;         ;
;      - Fine_Counter:sc1|Shift_Left:sc0|shift_reg[0]        ; 0                 ; 6       ;
; CLK                                                        ;                   ;         ;
+------------------------------------------------------------+-------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                           ;
+---------------------------------------------+---------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name                                        ; Location            ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------------+---------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; CLK                                         ; PIN_Y2              ; 1       ; Clock        ; no     ; --                   ; --               ; --                        ;
; Fine_Counter:sc1|FSM_RST:sc7|Mux0~0         ; LCCOMB_X114_Y45_N24 ; 3       ; Async. clear ; no     ; --                   ; --               ; --                        ;
; Fine_Counter:sc1|Synchronizer:sc6|FFD:sc2|Q ; FF_X114_Y45_N9      ; 128     ; Clock        ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; Fine_Counter:sc2|FSM_RST:sc7|Mux0~0         ; LCCOMB_X113_Y47_N4  ; 3       ; Async. clear ; no     ; --                   ; --               ; --                        ;
; Fine_Counter:sc2|Synchronizer:sc6|FFD:sc2|Q ; FF_X113_Y47_N25     ; 128     ; Clock        ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; PLL:sc0|mux_2a1:sc1|Y                       ; LCCOMB_X55_Y72_N0   ; 266     ; Clock        ; yes    ; Global Clock         ; GCLK10           ; --                        ;
; RST                                         ; PIN_M23             ; 771     ; Async. clear ; no     ; --                   ; --               ; --                        ;
+---------------------------------------------+---------------------+---------+--------------+--------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                                 ;
+--------------------------------------------------------------------------------------------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                                             ; Location          ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------------------------------------------------------------------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Fine_Counter:sc1|Synchronizer:sc6|FFD:sc2|Q                                                      ; FF_X114_Y45_N9    ; 128     ; 0                                    ; Global Clock         ; GCLK7            ; --                        ;
; Fine_Counter:sc2|Synchronizer:sc6|FFD:sc2|Q                                                      ; FF_X113_Y47_N25   ; 128     ; 0                                    ; Global Clock         ; GCLK6            ; --                        ;
; PLL:sc0|PLL_400MHZ:sc0|altpll:altpll_component|PLL_400MHZ_altpll:auto_generated|wire_pll1_clk[0] ; PLL_1             ; 1       ; 0                                    ; Global Clock         ; GCLK3            ; --                        ;
; PLL:sc0|mux_2a1:sc1|Y                                                                            ; LCCOMB_X55_Y72_N0 ; 266     ; 6                                    ; Global Clock         ; GCLK10           ; --                        ;
+--------------------------------------------------------------------------------------------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+---------------------------------+
; Non-Global High Fan-Out Signals ;
+-----------+---------------------+
; Name      ; Fan-Out             ;
+-----------+---------------------+
; RST~input ; 771                 ;
+-----------+---------------------+


+---------------------------------------------------+
; Routing Usage Summary                             ;
+-----------------------+---------------------------+
; Routing Resource Type ; Usage                     ;
+-----------------------+---------------------------+
; Block interconnects   ; 1,918 / 342,891 ( < 1 % ) ;
; C16 interconnects     ; 131 / 10,120 ( 1 % )      ;
; C4 interconnects      ; 2,477 / 209,544 ( 1 % )   ;
; Direct links          ; 192 / 342,891 ( < 1 % )   ;
; Global clocks         ; 4 / 20 ( 20 % )           ;
; Local interconnects   ; 631 / 119,088 ( < 1 % )   ;
; R24 interconnects     ; 92 / 9,963 ( < 1 % )      ;
; R4 interconnects      ; 1,763 / 289,782 ( < 1 % ) ;
+-----------------------+---------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 13.46) ; Number of LABs  (Total = 114) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 7                             ;
; 2                                           ; 1                             ;
; 3                                           ; 1                             ;
; 4                                           ; 3                             ;
; 5                                           ; 1                             ;
; 6                                           ; 1                             ;
; 7                                           ; 2                             ;
; 8                                           ; 2                             ;
; 9                                           ; 0                             ;
; 10                                          ; 3                             ;
; 11                                          ; 1                             ;
; 12                                          ; 1                             ;
; 13                                          ; 5                             ;
; 14                                          ; 4                             ;
; 15                                          ; 16                            ;
; 16                                          ; 66                            ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 0.67) ; Number of LABs  (Total = 114) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 36                            ;
; 1 Clock                            ; 36                            ;
; 2 Clocks                           ; 4                             ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 17.21) ; Number of LABs  (Total = 114) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 7                             ;
; 2                                            ; 1                             ;
; 3                                            ; 0                             ;
; 4                                            ; 4                             ;
; 5                                            ; 1                             ;
; 6                                            ; 0                             ;
; 7                                            ; 0                             ;
; 8                                            ; 2                             ;
; 9                                            ; 1                             ;
; 10                                           ; 2                             ;
; 11                                           ; 1                             ;
; 12                                           ; 3                             ;
; 13                                           ; 3                             ;
; 14                                           ; 3                             ;
; 15                                           ; 13                            ;
; 16                                           ; 38                            ;
; 17                                           ; 3                             ;
; 18                                           ; 0                             ;
; 19                                           ; 0                             ;
; 20                                           ; 1                             ;
; 21                                           ; 1                             ;
; 22                                           ; 0                             ;
; 23                                           ; 2                             ;
; 24                                           ; 2                             ;
; 25                                           ; 2                             ;
; 26                                           ; 4                             ;
; 27                                           ; 2                             ;
; 28                                           ; 2                             ;
; 29                                           ; 2                             ;
; 30                                           ; 0                             ;
; 31                                           ; 0                             ;
; 32                                           ; 14                            ;
+----------------------------------------------+-------------------------------+


+----------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                          ;
+--------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 10.54) ; Number of LABs  (Total = 114) ;
+--------------------------------------------------+-------------------------------+
; 0                                                ; 0                             ;
; 1                                                ; 7                             ;
; 2                                                ; 3                             ;
; 3                                                ; 2                             ;
; 4                                                ; 3                             ;
; 5                                                ; 2                             ;
; 6                                                ; 2                             ;
; 7                                                ; 5                             ;
; 8                                                ; 9                             ;
; 9                                                ; 8                             ;
; 10                                               ; 12                            ;
; 11                                               ; 11                            ;
; 12                                               ; 9                             ;
; 13                                               ; 8                             ;
; 14                                               ; 3                             ;
; 15                                               ; 5                             ;
; 16                                               ; 25                            ;
+--------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 15.86) ; Number of LABs  (Total = 114) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 3                             ;
; 3                                            ; 6                             ;
; 4                                            ; 15                            ;
; 5                                            ; 2                             ;
; 6                                            ; 3                             ;
; 7                                            ; 0                             ;
; 8                                            ; 0                             ;
; 9                                            ; 2                             ;
; 10                                           ; 3                             ;
; 11                                           ; 8                             ;
; 12                                           ; 4                             ;
; 13                                           ; 3                             ;
; 14                                           ; 10                            ;
; 15                                           ; 7                             ;
; 16                                           ; 6                             ;
; 17                                           ; 3                             ;
; 18                                           ; 3                             ;
; 19                                           ; 4                             ;
; 20                                           ; 5                             ;
; 21                                           ; 1                             ;
; 22                                           ; 1                             ;
; 23                                           ; 1                             ;
; 24                                           ; 0                             ;
; 25                                           ; 2                             ;
; 26                                           ; 2                             ;
; 27                                           ; 0                             ;
; 28                                           ; 1                             ;
; 29                                           ; 1                             ;
; 30                                           ; 0                             ;
; 31                                           ; 0                             ;
; 32                                           ; 0                             ;
; 33                                           ; 2                             ;
; 34                                           ; 1                             ;
; 35                                           ; 14                            ;
; 36                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 12    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 18    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 29        ; 0            ; 29        ; 0            ; 0            ; 29        ; 29        ; 0            ; 29        ; 29        ; 0            ; 25           ; 0            ; 0            ; 4            ; 0            ; 25           ; 4            ; 0            ; 0            ; 0            ; 25           ; 0            ; 0            ; 0            ; 0            ; 0            ; 29        ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 29           ; 0         ; 29           ; 29           ; 0         ; 0         ; 29           ; 0         ; 0         ; 29           ; 4            ; 29           ; 29           ; 25           ; 29           ; 4            ; 25           ; 29           ; 29           ; 29           ; 4            ; 29           ; 29           ; 29           ; 29           ; 29           ; 0         ; 29           ; 29           ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; E[0]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; E[1]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; E[2]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; E[3]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; E[4]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; E[5]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; E[6]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; E[7]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; T1[0]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; T1[1]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; T1[2]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; T1[3]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; T1[4]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; T1[5]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; T1[6]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; T1[7]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; T2[0]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; T2[1]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; T2[2]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; T2[3]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; T2[4]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; T2[5]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; T2[6]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; T2[7]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Cout               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RST                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; one                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Zero               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CLK                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                                             ;
+-----------------------------------------------------+-------------------------------------------------+-------------------+
; Source Clock(s)                                     ; Destination Clock(s)                            ; Delay Added in ns ;
+-----------------------------------------------------+-------------------------------------------------+-------------------+
; sc0|sc0|altpll_component|auto_generated|pll1|clk[0] ; Fine_Counter:sc2|Synchronizer:sc6|FFD:sc2|Q,I/O ; 554.3             ;
; sc0|sc0|altpll_component|auto_generated|pll1|clk[0] ; Fine_Counter:sc1|Synchronizer:sc6|FFD:sc2|Q,I/O ; 461.2             ;
+-----------------------------------------------------+-------------------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+---------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                           ;
+------------------------------------------------+------------------------------------+-------------------+
; Source Register                                ; Destination Register               ; Delay Added in ns ;
+------------------------------------------------+------------------------------------+-------------------+
; Fine_Counter:sc2|Synchronizer:sc6|FFD:sc2|Q    ; Fine_Counter:sc2|FSM_RST:sc7|qp[0] ; 3.056             ;
; Fine_Counter:sc1|Synchronizer:sc6|FFD:sc2|Q    ; Fine_Counter:sc1|FSM_RST:sc7|qp[0] ; 3.055             ;
; Fine_Counter:sc1|Shift_Left:sc0|shift_reg[0]   ; Cout                               ; 2.636             ;
; Fine_Counter:sc1|Shift_Left:sc1|shift_reg[3]   ; Cout                               ; 2.633             ;
; Fine_Counter:sc1|Shift_Left:sc1|shift_reg[1]   ; Cout                               ; 2.633             ;
; Fine_Counter:sc1|Shift_Left:sc1|shift_reg[2]   ; Cout                               ; 2.632             ;
; Fine_Counter:sc1|Shift_Left:sc0|shift_reg[125] ; Cout                               ; 2.630             ;
; Fine_Counter:sc1|Shift_Left:sc1|shift_reg[6]   ; Cout                               ; 2.630             ;
; Fine_Counter:sc1|Shift_Left:sc1|shift_reg[4]   ; Cout                               ; 2.630             ;
; Fine_Counter:sc1|Shift_Left:sc1|shift_reg[0]   ; Cout                               ; 2.630             ;
; Fine_Counter:sc1|Shift_Left:sc1|shift_reg[5]   ; Cout                               ; 2.623             ;
; Fine_Counter:sc1|Shift_Left:sc0|shift_reg[127] ; Cout                               ; 2.388             ;
; Fine_Counter:sc1|Shift_Left:sc0|shift_reg[5]   ; Cout                               ; 2.387             ;
; Fine_Counter:sc1|Shift_Left:sc0|shift_reg[3]   ; Cout                               ; 2.387             ;
; Fine_Counter:sc1|Shift_Left:sc0|shift_reg[7]   ; Cout                               ; 2.386             ;
; Fine_Counter:sc1|Shift_Left:sc0|shift_reg[1]   ; Cout                               ; 2.386             ;
; Fine_Counter:sc1|Shift_Left:sc0|shift_reg[2]   ; Cout                               ; 2.385             ;
; Fine_Counter:sc1|Shift_Left:sc0|shift_reg[6]   ; Cout                               ; 2.384             ;
; Fine_Counter:sc1|Shift_Left:sc0|shift_reg[4]   ; Cout                               ; 2.384             ;
; Fine_Counter:sc1|Shift_Left:sc0|shift_reg[126] ; Cout                               ; 2.373             ;
; Fine_Counter:sc1|Shift_Left:sc0|shift_reg[75]  ; Cout                               ; 2.370             ;
; Fine_Counter:sc1|Shift_Left:sc0|shift_reg[84]  ; Cout                               ; 2.368             ;
; Fine_Counter:sc1|Shift_Left:sc0|shift_reg[82]  ; Cout                               ; 2.368             ;
; Fine_Counter:sc1|Shift_Left:sc0|shift_reg[80]  ; Cout                               ; 2.368             ;
; Fine_Counter:sc1|Shift_Left:sc0|shift_reg[78]  ; Cout                               ; 2.368             ;
; Fine_Counter:sc1|Shift_Left:sc0|shift_reg[73]  ; Cout                               ; 2.368             ;
; Fine_Counter:sc1|Shift_Left:sc0|shift_reg[23]  ; Cout                               ; 2.368             ;
; Fine_Counter:sc1|Shift_Left:sc0|shift_reg[86]  ; Cout                               ; 2.367             ;
; Fine_Counter:sc1|Shift_Left:sc1|shift_reg[7]   ; Cout                               ; 2.366             ;
; Fine_Counter:sc1|Shift_Left:sc1|shift_reg[41]  ; Cout                               ; 2.363             ;
; Fine_Counter:sc1|Shift_Left:sc1|shift_reg[38]  ; Cout                               ; 2.361             ;
; Fine_Counter:sc1|Shift_Left:sc1|shift_reg[36]  ; Cout                               ; 2.360             ;
; Fine_Counter:sc1|Shift_Left:sc1|shift_reg[34]  ; Cout                               ; 2.360             ;
; Fine_Counter:sc1|Shift_Left:sc1|shift_reg[32]  ; Cout                               ; 2.360             ;
; Fine_Counter:sc1|Shift_Left:sc1|shift_reg[14]  ; Cout                               ; 2.360             ;
; Fine_Counter:sc1|Shift_Left:sc1|shift_reg[8]   ; Cout                               ; 2.360             ;
; Fine_Counter:sc1|Shift_Left:sc1|shift_reg[30]  ; Cout                               ; 2.359             ;
; Fine_Counter:sc1|Shift_Left:sc1|shift_reg[28]  ; Cout                               ; 2.359             ;
; Fine_Counter:sc1|Shift_Left:sc1|shift_reg[26]  ; Cout                               ; 2.359             ;
; Fine_Counter:sc1|Shift_Left:sc1|shift_reg[24]  ; Cout                               ; 2.359             ;
; Fine_Counter:sc1|Shift_Left:sc1|shift_reg[20]  ; Cout                               ; 2.359             ;
; Fine_Counter:sc1|Shift_Left:sc1|shift_reg[16]  ; Cout                               ; 2.359             ;
; Fine_Counter:sc1|Shift_Left:sc1|shift_reg[10]  ; Cout                               ; 2.359             ;
; Fine_Counter:sc1|Shift_Left:sc1|shift_reg[18]  ; Cout                               ; 2.358             ;
; Fine_Counter:sc1|Shift_Left:sc1|shift_reg[12]  ; Cout                               ; 2.358             ;
; Fine_Counter:sc1|Shift_Left:sc1|shift_reg[31]  ; Cout                               ; 2.353             ;
; Fine_Counter:sc1|Shift_Left:sc0|shift_reg[87]  ; Cout                               ; 2.344             ;
; Fine_Counter:sc1|Shift_Left:sc0|shift_reg[85]  ; Cout                               ; 2.344             ;
; Fine_Counter:sc1|Shift_Left:sc0|shift_reg[79]  ; Cout                               ; 2.344             ;
; Fine_Counter:sc1|Shift_Left:sc0|shift_reg[83]  ; Cout                               ; 2.343             ;
; Fine_Counter:sc1|Shift_Left:sc0|shift_reg[81]  ; Cout                               ; 2.343             ;
; Fine_Counter:sc1|Shift_Left:sc0|shift_reg[77]  ; Cout                               ; 2.343             ;
; Fine_Counter:sc1|Shift_Left:sc0|shift_reg[72]  ; Cout                               ; 2.342             ;
; Fine_Counter:sc1|Shift_Left:sc0|shift_reg[74]  ; Cout                               ; 2.341             ;
; Fine_Counter:sc1|Shift_Left:sc1|shift_reg[37]  ; Cout                               ; 2.338             ;
; Fine_Counter:sc1|Shift_Left:sc1|shift_reg[35]  ; Cout                               ; 2.338             ;
; Fine_Counter:sc1|Shift_Left:sc1|shift_reg[39]  ; Cout                               ; 2.337             ;
; Fine_Counter:sc1|Shift_Left:sc1|shift_reg[33]  ; Cout                               ; 2.337             ;
; Fine_Counter:sc1|Shift_Left:sc1|shift_reg[29]  ; Cout                               ; 2.337             ;
; Fine_Counter:sc1|Shift_Left:sc1|shift_reg[27]  ; Cout                               ; 2.337             ;
; Fine_Counter:sc1|Shift_Left:sc1|shift_reg[23]  ; Cout                               ; 2.337             ;
; Fine_Counter:sc1|Shift_Left:sc1|shift_reg[25]  ; Cout                               ; 2.336             ;
; Fine_Counter:sc1|Shift_Left:sc1|shift_reg[19]  ; Cout                               ; 2.336             ;
; Fine_Counter:sc1|Shift_Left:sc1|shift_reg[17]  ; Cout                               ; 2.336             ;
; Fine_Counter:sc1|Shift_Left:sc1|shift_reg[15]  ; Cout                               ; 2.336             ;
; Fine_Counter:sc1|Shift_Left:sc1|shift_reg[13]  ; Cout                               ; 2.336             ;
; Fine_Counter:sc1|Shift_Left:sc1|shift_reg[11]  ; Cout                               ; 2.336             ;
; Fine_Counter:sc1|Shift_Left:sc1|shift_reg[9]   ; Cout                               ; 2.336             ;
; Fine_Counter:sc1|Shift_Left:sc1|shift_reg[42]  ; Cout                               ; 2.335             ;
; Fine_Counter:sc1|Shift_Left:sc1|shift_reg[40]  ; Cout                               ; 2.335             ;
; Fine_Counter:sc1|Shift_Left:sc1|shift_reg[22]  ; Cout                               ; 2.333             ;
; Fine_Counter:sc1|Shift_Left:sc0|shift_reg[22]  ; Cout                               ; 2.156             ;
; Fine_Counter:sc1|Shift_Left:sc1|shift_reg[91]  ; Cout                               ; 2.156             ;
; Fine_Counter:sc1|Shift_Left:sc1|shift_reg[93]  ; Cout                               ; 2.155             ;
; Fine_Counter:sc1|Shift_Left:sc1|shift_reg[92]  ; Cout                               ; 2.153             ;
; Fine_Counter:sc1|Shift_Left:sc0|shift_reg[21]  ; Cout                               ; 2.151             ;
; Fine_Counter:sc1|Shift_Left:sc0|shift_reg[19]  ; Cout                               ; 2.151             ;
; Fine_Counter:sc1|Shift_Left:sc0|shift_reg[17]  ; Cout                               ; 2.151             ;
; Fine_Counter:sc1|Shift_Left:sc0|shift_reg[13]  ; Cout                               ; 2.151             ;
; Fine_Counter:sc1|Shift_Left:sc0|shift_reg[11]  ; Cout                               ; 2.151             ;
; Fine_Counter:sc1|Shift_Left:sc0|shift_reg[9]   ; Cout                               ; 2.151             ;
; Fine_Counter:sc1|Shift_Left:sc0|shift_reg[100] ; Cout                               ; 2.150             ;
; Fine_Counter:sc1|Shift_Left:sc0|shift_reg[61]  ; Cout                               ; 2.150             ;
; Fine_Counter:sc1|Shift_Left:sc0|shift_reg[15]  ; Cout                               ; 2.150             ;
; Fine_Counter:sc1|Shift_Left:sc0|shift_reg[41]  ; Cout                               ; 2.150             ;
; Fine_Counter:sc1|Shift_Left:sc0|shift_reg[63]  ; Cout                               ; 2.149             ;
; Fine_Counter:sc1|Shift_Left:sc0|shift_reg[57]  ; Cout                               ; 2.149             ;
; Fine_Counter:sc1|Shift_Left:sc0|shift_reg[123] ; Cout                               ; 2.149             ;
; Fine_Counter:sc1|Shift_Left:sc0|shift_reg[121] ; Cout                               ; 2.149             ;
; Fine_Counter:sc1|Shift_Left:sc0|shift_reg[69]  ; Cout                               ; 2.148             ;
; Fine_Counter:sc1|Shift_Left:sc0|shift_reg[65]  ; Cout                               ; 2.148             ;
; Fine_Counter:sc1|Shift_Left:sc0|shift_reg[59]  ; Cout                               ; 2.148             ;
; Fine_Counter:sc1|Shift_Left:sc0|shift_reg[55]  ; Cout                               ; 2.148             ;
; Fine_Counter:sc1|Shift_Left:sc0|shift_reg[45]  ; Cout                               ; 2.148             ;
; Fine_Counter:sc1|Shift_Left:sc0|shift_reg[43]  ; Cout                               ; 2.148             ;
; Fine_Counter:sc1|Shift_Left:sc0|shift_reg[67]  ; Cout                               ; 2.147             ;
; Fine_Counter:sc1|Shift_Left:sc0|shift_reg[66]  ; Cout                               ; 2.147             ;
; Fine_Counter:sc1|Shift_Left:sc0|shift_reg[64]  ; Cout                               ; 2.147             ;
; Fine_Counter:sc1|Shift_Left:sc0|shift_reg[70]  ; Cout                               ; 2.147             ;
; Fine_Counter:sc1|Shift_Left:sc1|shift_reg[73]  ; Cout                               ; 2.147             ;
+------------------------------------------------+------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 2 of the 2 processors detected
Info (119006): Selected device EP4CE115F29C7 for design "TDC"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (15535): Implemented PLL "PLL:sc0|PLL_400MHZ:sc0|altpll:altpll_component|PLL_400MHZ_altpll:auto_generated|pll1" as Cyclone IV E PLL type File: C:/Quartus_Proyects/TDC/db/pll_400mhz_altpll.v Line: 46
    Info (15099): Implementing clock multiplication of 8, clock division of 1, and phase shift of 0 degrees (0 ps) for PLL:sc0|PLL_400MHZ:sc0|altpll:altpll_component|PLL_400MHZ_altpll:auto_generated|wire_pll1_clk[0] port File: C:/Quartus_Proyects/TDC/db/pll_400mhz_altpll.v Line: 46
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE40F29C7 is compatible
    Info (176445): Device EP4CE40F29I7 is compatible
    Info (176445): Device EP4CE30F29C7 is compatible
    Info (176445): Device EP4CE30F29I7 is compatible
    Info (176445): Device EP4CE55F29C7 is compatible
    Info (176445): Device EP4CE55F29I7 is compatible
    Info (176445): Device EP4CE75F29C7 is compatible
    Info (176445): Device EP4CE75F29I7 is compatible
    Info (176445): Device EP4CE115F29I7 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location F4
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location E2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location P3
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location N7
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location P28
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Critical Warning (332012): Synopsys Design Constraints File file not found: 'TDC.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained generated clocks found in the design
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node PLL:sc0|PLL_400MHZ:sc0|altpll:altpll_component|PLL_400MHZ_altpll:auto_generated|wire_pll1_clk[0] (placed in counter C0 of PLL_1) File: C:/Quartus_Proyects/TDC/db/pll_400mhz_altpll.v Line: 81
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
Info (176353): Automatically promoted node PLL:sc0|mux_2a1:sc1|Y  File: C:/Quartus_Proyects/TDC/src/mux_2a1.vhd Line: 9
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node Fine_Counter:sc1|Synchronizer:sc6|FFD:sc2|Q  File: C:/Quartus_Proyects/TDC/src/FFD.vhd Line: 8
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node Fine_Counter:sc1|FSM_RST:sc7|Mux2~0 File: C:/Quartus_Proyects/TDC/src/FSM_RST.vhd Line: 21
Info (176353): Automatically promoted node Fine_Counter:sc2|Synchronizer:sc6|FFD:sc2|Q  File: C:/Quartus_Proyects/TDC/src/FFD.vhd Line: 8
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node Fine_Counter:sc2|FSM_RST:sc7|Mux2~0 File: C:/Quartus_Proyects/TDC/src/FSM_RST.vhd Line: 21
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Warning (15705): Ignored locations or region assignments to the following nodes
    Warning (15706): Node "Hit" is assigned to location or region, but does not exist in design
    Warning (15706): Node "Hit(n)" is assigned to location or region, but does not exist in design
    Warning (15706): Node "start" is assigned to location or region, but does not exist in design
    Warning (15706): Node "start(n)" is assigned to location or region, but does not exist in design
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:07
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:01
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:56
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 0% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 26% of the available device resources in the region that extends from location X104_Y37 to location X115_Y48
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:12
Info (11888): Total time spent on timing analysis during the Fitter is 2.87 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:04
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Info (144001): Generated suppressed messages file C:/Quartus_Proyects/TDC/output_files/TDC.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 9 warnings
    Info: Peak virtual memory: 5501 megabytes
    Info: Processing ended: Sun Apr 14 15:34:13 2024
    Info: Elapsed time: 00:01:53
    Info: Total CPU time (on all processors): 00:02:51


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Quartus_Proyects/TDC/output_files/TDC.fit.smsg.


