<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:12:03.123</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2023.01.18</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2024-7024584</applicationNumber><claimCount>62</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>타이밍 컨트롤러와  확산 스펙트럼  비디오 전송 통합</inventionTitle><inventionTitleEng>SPREAD-SPECTRUM VIDEO TRANSPORT INTEGRATION WITH TIMING CONTROLLER</inventionTitleEng><openDate>2024.09.20</openDate><openNumber>10-2024-0138548</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국제출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate> </originalExaminationRequestDate><originalExaminationRequestFlag>N</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate>2024.07.19</translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H04N 5/38</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 디스플레이 세트의 타이밍 컨트롤러는 디스플레이 컨트롤러와 디스플레이 패널의 소스 드라이버 간의 아날로그 신호 전송을 위해 인코더와 통합되어 있다. 타이밍 컨트롤러와 통합 인코더는 집적 회로 내에 있으며 칩셋의 일부이다. 집적 회로는 디스플레이 세트의 SoC 바로 뒤에 위치하거나 SoC 내에 통합되어 있다. 타이밍 컨트롤러 칩으로 전송된 비디오 신호는 인코더당 하나의 벡터로 샘플 벡터 내로 순열된 샘플 값으로 언팩된다. 각 벡터는 아날로그로 변환되고 인코딩된 후 아날로그 레벨이 소스 드라이버로 전송되어 아날로그 샘플로 디코딩한다. 또는 각 디지털 벡터는 인코딩된 다음 아날로그로 변환된다. 라인 버퍼는 메모리를 사용하여 인코더에 픽셀 정보 행을 제공한다. 휴대폰(모바일 전화기)는 SSVT 송신기와 통합된 TCON을 갖는다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate>2023.07.27</internationOpenDate><internationOpenNumber>WO2023141168</internationOpenNumber><internationalApplicationDate>2023.01.18</internationalApplicationDate><internationalApplicationNumber>PCT/US2023/011064</internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 타이밍 컨트롤러와 송신기를 통합하는 장치로서,  디스플레이 세트의 시스템 온 칩에서 발생하는 복수의 디지털 비디오 샘플 스트림을 수신하도록 배치된 적어도 하나의 수신기; 상기 스트림의 상기 디지털 비디오 샘플을 미리 정해진 순열에 따라 복수의 입력 벡터로 분배하도록 배치된 분배기; 상기 각 입력 벡터의 상기 디지털 비디오 샘플을 병렬로 아날로그 비디오 샘플로 변환하는 각 입력 벡터에 대한 복수의 디지털-아날로그 변환기(DAC); 상기 각 입력 벡터의 상기 아날로그 비디오 샘플을 일련의 아날로그 값으로 인코딩하고, 상기 일련의 아날로그 값을 상기 각 인코더에 대응하는 전자기 경로를 통해 상기 디스플레이 세트의 디스플레이로 전송하도록 배치된 각 입력 벡터용 인코더; 및  상기 디스플레이 세트의 상기 디스플레이의 게이트 드라이버에 게이트 드라이버 제어 신호를 출력하도록 배치된 게이트 드라이버 제어기를 포함하는, 타이밍 컨트롤러와 송신기 통합 장치.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서, 상기 장치가 상기 디스플레이 세트의 단일 집적 회로 내에 통합되는, 타이밍 컨트롤러와 송신기 통합 장치.</claim></claimInfo><claimInfo><claim>3. 제1항에 있어서, 상기 각 인코더의 상기 직렬 아날로그 값이 상기 디스플레이 세트의 소스 드라이버의 해당 디코더로 전달되는, 타이밍 컨트롤러와 송신기 통합 장치.</claim></claimInfo><claimInfo><claim>4. 제1항에 있어서, 상기 스트림의 상기 디지털 비디오 샘플을 수신하도록 배치된 라인 버퍼를 더욱 포함하며, 상기 분배기는 상기 라인 버퍼로부터 상기 디지털 비디오 샘플을 상기 입력 벡터로 분배하는, 타이밍 컨트롤러와 송신기 통합 장치.</claim></claimInfo><claimInfo><claim>5. 제1항에 있어서, 상기 장치는 상기 시스템 온 칩으로부터 약 10cm 이내에 위치하는, 타이밍 컨트롤러와 송신기 통합 장치. </claim></claimInfo><claimInfo><claim>6. 제1항에 있어서, 상기 게이트 드라이버 제어기는 언패커에서 발생하는 프레이밍 플래그를 수신하고 상기 프레이밍 플래그에 기초하여 상기 게이트 드라이버 제어 신호를 출력하도록 더욱 배치되는, 타이밍 컨트롤러와 송신기 통합 장치. </claim></claimInfo><claimInfo><claim>7. 제6항에 있어서, 상기 언패커가 상기 시스템 온 칩으로부터 디지털 비디오 신호를 수신하고 상기 디지털 비디오 샘플의 상기 복수의 스트림을 생성하는, 타이밍 컨트롤러와 송신기 통합 장치. </claim></claimInfo><claimInfo><claim>8. 제1항에 있어서, 상기 분배기는 상기 스트림의 상기 디지털 비디오 샘플을 제1 클럭 주파수로 입력하고, 상기 입력 벡터를 상기 제1 클럭 주파수보다 느린 제2 클럭 주파수로 상기 입력 벡터의 상기 DAC로 출력하여, 클럭 도메인 크로싱에 영향을 주는, 타이밍 컨트롤러와 송신기 통합 장치.</claim></claimInfo><claimInfo><claim>9. 제1항에 있어서, 각 입력 벡터는 길이 N을 가지며, 각 인코더는 상기 N 아날로그 비디오 샘플의 대응하는 입력 벡터를 각각 길이 L의 N개 상호 직교 코드의 미리 결정된 코드 세트를 참조하여 일련의 L 아날로그 값으로 인코딩하고, 상기 코드 각각은 상기 N개 아날로그 비디오 샘플 중 하나를 인코딩하는 데 사용되는, 타이밍 컨트롤러와 송신기 통합 장치.</claim></claimInfo><claimInfo><claim>10. 제1항에 있어서, 상기 각 인코더의 상기 복수의 일련의 아날로그 값이 상기 디스플레이의 소스 드라이버에서 멀티플렉싱되는, 타이밍 컨트롤러와 송신기 통합 장치.</claim></claimInfo><claimInfo><claim>11. 제1항에 있어서, 상기 시스템 온 칩(SoC)이 상기 장치 내에 상기 타이밍 컨트롤러 및 상기 송신기와 통합되고, 상기 SoC가 상기 디스플레이 세트 외부의 디지털 비디오 신호를 수신하며, 상기 디지털 비디오 샘플의 스트림이 상기 디지털 비디오 신호로부터 파생되는, 타이밍 컨트롤러와 송신기 통합 장치.</claim></claimInfo><claimInfo><claim>12. 제9항에 있어서, L 003e#= N 003e#= 2인, 타이밍 컨트롤러와 송신기 통합 장치.</claim></claimInfo><claimInfo><claim>13. 제9항에 있어서, N 003e# L 003e#= 2인, 타이밍 컨트롤러와 송신기 통합 장치.</claim></claimInfo><claimInfo><claim>14. 제1항에 있어서, 상기 디스플레이가 적어도 하나의 소스 드라이버를 포함하고, 상기 소스 드라이버는 상기 각 인코더로부터 상기 일련의 아날로그 값을 수신하고 상기 일련의 아날로그 값을 디코딩하여 상기 소스 드라이버의 출력에 출력할 복수의 아날로그 샘플을 생성하도록 배치되며, 상기 디지털 비디오 샘플의 스트림이 상기 디스플레이 세트의 상기 디스플레이에 표시되는, 타이밍 컨트롤러와 송신기 통합 장치.</claim></claimInfo><claimInfo><claim>15. 타이밍 컨트롤러와 송신기를 통합하는 장치로서,  디스플레이 세트의 시스템 온 칩에서 발생하는 복수의 디지털 비디오 샘플 스트림을 수신하도록 배치된 적어도 하나의 수신기; 상기 스트림의 상기 디지털 비디오 샘플을 미리 정해진 순열에 따라 복수의 입력 벡터로 분배하도록 배치된 분배기; 상기 각 입력 벡터의 상기 디지털 비디오 샘플을 일련의 디지털 값으로 인코딩하도록 배치된 각 입력 벡터용 인코더;  상기 각 인코더에 대응하는 전자기 경로를 통해 상기 디스플레이 세트의 디스플레이로 전송되는 일련의 아날로그 값으로 상기 일련의 디지털 값을 변환하는 각 인코더용 디지털-아날로그 변환기(DAC); 및  상기 디스플레이 세트의 상기 디스플레이의 게이트 드라이버에 게이트 드라이버 제어 신호를 출력하도록 배치된 게이트 드라이버 제어기를 포함하는, 타이밍 컨트롤러와 송신기 통합 장치.</claim></claimInfo><claimInfo><claim>16. 제15항에 있어서, 상기 장치가 상기 디스플레이 세트의 단일 집적 회로 내에 통합되는, 타이밍 컨트롤러와 송신기 통합 장치.</claim></claimInfo><claimInfo><claim>17. 제15항에 있어서, 상기 각 인코더의 상기 직렬 아날로그 값이 상기 디스플레이 세트의 소스 드라이버의 해당 디코더로 전달되는, 타이밍 컨트롤러와 송신기 통합 장치.</claim></claimInfo><claimInfo><claim>18. 제15항에 있어서, 상기 스트림의 상기 디지털 비디오 샘플을 수신하도록 배치된 라인 버퍼를 더욱 포함하며, 상기 분배기는 상기 라인 버퍼로부터 상기 디지털 비디오 샘플을 상기 입력 벡터로 분배하는, 타이밍 컨트롤러와 송신기 통합 장치.</claim></claimInfo><claimInfo><claim>19. 제15항에 있어서, 상기 장치는 상기 시스템 온 칩으로부터 약 10cm 이내에 위치하는, 타이밍 컨트롤러와 송신기 통합 장치. </claim></claimInfo><claimInfo><claim>20. 제15항에 있어서, 상기 게이트 드라이버 제어기는 언패커에서 발생하는 프레이밍 플래그를 수신하고 상기 프레이밍 플래그에 기초하여 상기 게이트 드라이버 제어 신호를 출력하도록 더욱 배치되는, 타이밍 컨트롤러와 송신기 통합 장치.</claim></claimInfo><claimInfo><claim>21. 제20항에 있어서, 상기 언패커가 상기 시스템 온 칩으로부터 디지털 비디오 신호를 수신하고 상기 디지털 비디오 샘플의 상기 복수의 스트림을 생성하는, 타이밍 컨트롤러와 송신기 통합 장치. </claim></claimInfo><claimInfo><claim>22. 제15항에 있어서, 상기 분배기는 상기 스트림의 상기 디지털 비디오 샘플을 제1 클럭 주파수로 입력하고, 상기 입력 벡터를 상기 제1 클럭 주파수보다 느린 제2 클럭 주파수로 상기 입력 벡터의 상기 DAC로 출력하여, 클럭 도메인 크로싱에 영향을 주는, 타이밍 컨트롤러와 송신기 통합 장치.</claim></claimInfo><claimInfo><claim>23. 제15항에 있어서, 각 입력 벡터는 길이 N을 가지며, 각 인코더는 상기 N 아날로그 비디오 샘플의 대응하는 입력 벡터를 각각 길이 L의 N개 상호 직교 코드의 미리 결정된 코드 세트를 참조하여 일련의 L 아날로그 값으로 인코딩하고, 상기 코드 각각은 상기 N개 아날로그 비디오 샘플 중 하나를 인코딩하는 데 사용되는, 타이밍 컨트롤러와 송신기 통합 장치.</claim></claimInfo><claimInfo><claim>24. 제15항에 있어서, 상기 각 인코더의 상기 복수의 일련의 아날로그 값이 상기 디스플레이의 소스 드라이버에서 멀티플렉싱되는, 타이밍 컨트롤러와 송신기 통합 장치.</claim></claimInfo><claimInfo><claim>25. 제15항에 있어서, 상기 시스템 온 칩(SoC)이 상기 장치 내에 상기 타이밍 컨트롤러 및 상기 송신기와 통합되고, 상기 SoC가 상기 디스플레이 세트 외부의 디지털 비디오 신호를 수신하며, 상기 디지털 비디오 샘플의 스트림이 상기 디지털 비디오 신호로부터 파생되는, 타이밍 컨트롤러와 송신기 통합 장치.</claim></claimInfo><claimInfo><claim>26. 제23항에 있어서, L 003e#= N 003e#= 2인, 타이밍 컨트롤러와 송신기 통합 장치.</claim></claimInfo><claimInfo><claim>27. 제23항에 있어서, N 003e# L 003e#= 2인, 타이밍 컨트롤러와 송신기 통합 장치.</claim></claimInfo><claimInfo><claim>28. 제15항에 있어서, 상기 디스플레이가 적어도 하나의 소스 드라이버를 포함하고, 상기 소스 드라이버는 상기 각 인코더로부터 상기 일련의 아날로그 값을 수신하고 상기 일련의 아날로그 값을 디코딩하여 상기 소스 드라이버의 출력에 출력할 복수의 아날로그 샘플을 생성하도록 배치되며, 상기 디지털 비디오 샘플의 스트림이 상기 디스플레이 세트의 상기 디스플레이에 표시되는, 타이밍 컨트롤러와 송신기 통합 장치.</claim></claimInfo><claimInfo><claim>29. DDIC-TCON(디스플레이 드라이버 집적 회로 - 타이밍 컨트롤러)을 송신기와 통합하는 장치로서,  휴대폰의 모바일 시스템 온 칩에서 발생하는 디지털 비디오 샘플의 적어도 하나의 스트림을 수신하도록 배치된 적어도 하나의 수신기; 상기 적어도 하나의 스트림의 상기 디지털 비디오 샘플을 미리 정해진 순열에 따라 적어도 하나의 입력 벡터로 분배하도록 배치된 분배기; 상기 적어도 하나의 입력 벡터의 상기 디지털 비디오 샘플을 병렬로 아날로그 비디오 샘플로 변환하는 디지털-아날로그 변환기(DAC); 상기 아날로그 비디오 샘플을 일련의 아날로그 값으로 인코딩하고, 상기 일련의 아날로그 값을 전자기 경로를 통해 상기 휴대 전화의 디스플레이 패널로 전송하도록 배치된 적어도 하나의 인코더; 및 상기 휴대 전화의 상기 디스플레이 패널의 게이트 드라이버에 게이트 드라이버 제어 신호를 출력하도록 배치된 게이트 드라이버 제어기를 포함하는, DDIC-TCON와 송신기 통합 장치.</claim></claimInfo><claimInfo><claim>30. 제 29항에 있어서, 상기 장치는 상기 휴대 전화의 단일 집적 회로 내에 통합되는, DDIC-TCON와 송신기 통합 장치.</claim></claimInfo><claimInfo><claim>31. 제 29항에 있어서,  상기 직렬 아날로그 값이 상기 휴대 전화의 소스 드라이버의 대응하는 디코더로 전달되는, DDIC-TCON와 송신기 통합 장치.</claim></claimInfo><claimInfo><claim>32. 제 29항에 있어서, 상기 디지털 비디오 샘플을 수신하도록 배치된 라인 버퍼를 더욱 포함하고, 상기 분배기는 상기 디지털 비디오 샘플을 상기 라인 버퍼로부터 상기 입력 벡터로 분배하는, DDIC-TCON와 송신기 통합 장치.</claim></claimInfo><claimInfo><claim>33. 제 29항에 있어서, 상기 장치는 상기 시스템 온 칩으로부터 약 2cm 이내에 위치하는, DDIC-TCON와 송신기 통합 장치. </claim></claimInfo><claimInfo><claim>34. 제 29항에 있어서, 상기 게이트 드라이버 제어기는 언패커에서 발생하는 프레이밍 플래그를 수신하고 상기 프레이밍 플래그에 기초하여 상기 게이트 드라이버 제어 신호를 출력하도록 더욱 배치되는, DDIC-TCON와 송신기 통합 장치.</claim></claimInfo><claimInfo><claim>35. 제 34항에 있어서, 상기 언패커는 상기 시스템 온 칩으로부터 디지털 비디오 신호를 수신하고 상기 디지털 비디오 샘플의 적어도 하나의 스트림을 생성하는, DDIC-TCON와 송신기 통합 장치. </claim></claimInfo><claimInfo><claim>36. 제 29항에 있어서, 상기 분배기는 상기 제1 클럭 주파수로 상기 디지털 비디오 샘플을 입력하고, 상기 제1 클럭 주파수보다 느린 제2 클럭 주파수로 상기 입력 벡터를 상기 DAC로 출력하여, 클럭 도메인 크로싱에 영향을 주는, DDIC-TCON와 송신기 통합 장치.</claim></claimInfo><claimInfo><claim>37. 제 29항에 있어서, 상기 입력 벡터는 길이가 N이고, 상기 인코더는 상기 N개 아날로그 비디오 샘플의 상기 입력 벡터를, 각각 길이가 L인 N개의 상호 직교 코드의 미리 결정된 코드 세트를 참조하여 일련의 L 아날로그 값으로 인코딩하고, 상기 코드 각각은 상기 N개 아날로그 비디오 샘플 중 하나를 인코딩하는 데 사용되는, DDIC-TCON와 송신기 통합 장치.</claim></claimInfo><claimInfo><claim>38. 제 37항에 있어서, L 003e#= N 003e#= 2인, DDIC-TCON와 송신기 통합 장치.</claim></claimInfo><claimInfo><claim>39. 제 37항에 있어서, N 003e# L 003e#= 2인, DDIC-TCON와 송신기 통합 장치.</claim></claimInfo><claimInfo><claim>40. 제 29항에 있어서, 상기 디스플레이 패널은 소스 드라이버를 포함하고, 상기 소스 드라이버는 상기 각 인코더로부터 상기 일련의 아날로그 값을 수신하고 상기 일련의 아날로그 값을 디코딩하여 상기 소스 드라이버의 출력에 출력할 복수의 아날로그 샘플을 생성하도록 배치되어, 상기 디지털 비디오 샘플의 스트림이 상기 휴대 전화의 상기 디스플레이 패널에 표시되도록 하는, DDIC-TCON와 송신기 통합 장치.</claim></claimInfo><claimInfo><claim>41. DDIC-TCON(디스플레이 드라이버 집적 회로 - 타이밍 컨트롤러)을 송신기와 통합하는 장치로서,  휴대폰의 모바일 시스템 온 칩에서 발생하는 디지털 비디오 샘플의 적어도 하나의 스트림을 수신하도록 배치된 적어도 하나의 수신기; 상기 적어도 하나의 스트림의 상기 디지털 비디오 샘플을 미리 정해진 순열에 따라 적어도 하나의 입력 벡터로 분배하도록 배치된 분배기; 상기 입력 벡터의 상기 디지털 비디오 샘플을 일련의 디지털 값으로 인코딩하도록 배치된 적어도 하나의 인코더;  상기 일련의 디지털 값을 전자기 경로를 통해 상기 휴대 전화의 디스플레이 패널로 전송되는 일련의 아날로그 값으로 변환하는 디지털-아날로그 변환기(DAC); 및 상기 휴대 전화의 상기 디스플레이 패널의 게이트 드라이버에 게이트 드라이버 제어 신호를 출력하도록 배치된 게이트 드라이버 제어기를 포함하는, DDIC-TCON와 송신기 통합 장치.</claim></claimInfo><claimInfo><claim>42. 제 41항에 있어서, 상기 장치는 상기 디스플레이 세트의 단일 집적 회로 내에 통합되는, DDIC-TCON와 송신기 통합 장치.</claim></claimInfo><claimInfo><claim>43. 제 41항에 있어서, 상기 직렬 아날로그 값이 상기 휴대 전화의 소스 드라이버의 대응하는 디코더로 전달되는, DDIC-TCON와 송신기 통합 장치.</claim></claimInfo><claimInfo><claim>44. 제 41항에 있어서, 상기 디지털 비디오 샘플을 수신하도록 배치된 라인 버퍼를 더욱 포함하고, 상기 분배기는 상기 디지털 비디오 샘플을 상기 라인 버퍼로부터 상기 입력 벡터로 분배하는, DDIC-TCON와 송신기 통합 장치.</claim></claimInfo><claimInfo><claim>45. 제 41항에 있어서, 상기 장치는 상기 시스템 온 칩으로부터 약 2cm 이내에 위치하는, DDIC-TCON와 송신기 통합 장치. </claim></claimInfo><claimInfo><claim>46. 제 41항에 있어서, 상기 게이트 드라이버 제어기는 언패커에서 발생하는 프레이밍 플래그를 수신하고 상기 프레이밍 플래그에 기초하여 상기 게이트 드라이버 제어 신호를 출력하도록 더욱 배치되는, DDIC-TCON와 송신기 통합 장치.</claim></claimInfo><claimInfo><claim>47. 제 34항에 있어서, 상기 언패커는 상기 시스템 온 칩으로부터 디지털 비디오 신호를 수신하고 상기 디지털 비디오 샘플의 적어도 하나의 스트림을 생성하는, DDIC-TCON와 송신기 통합 장치. </claim></claimInfo><claimInfo><claim>48. 제 41항에 있어서, 상기 분배기는 상기 제1 클럭 주파수로 상기 디지털 비디오 샘플을 입력하고, 상기 제1 클럭 주파수보다 느린 제2 클럭 주파수로 상기 입력 벡터를 상기 인코더로 출력하여, 클럭 도메인 크로싱에 영향을 주는, DDIC-TCON와 송신기 통합 장치.</claim></claimInfo><claimInfo><claim>49. 제 41항에 있어서, 상기 입력 벡터는 길이가 N이고, 상기 인코더는 상기 N개 디지털 비디오 샘플의 상기 입력 벡터를, 각각 길이가 L인 N개의 상호 직교 코드의 미리 결정된 코드 세트를 참조하여 일련의 L 디지털 값으로 인코딩하고, 상기 코드 각각은 상기 N개 아날로그 비디오 샘플 중 하나를 인코딩하는 데 사용되는, DDIC-TCON와 송신기 통합 장치.</claim></claimInfo><claimInfo><claim>50. 제 49항에 있어서, L 003e#= N 003e#= 2인, DDIC-TCON와 송신기 통합 장치.</claim></claimInfo><claimInfo><claim>51. 제 49항에 있어서, N 003e# L 003e#= 2인, DDIC-TCON와 송신기 통합 장치.</claim></claimInfo><claimInfo><claim>52. 제 41항에 있어서, 상기 디스플레이 패널은 소스 드라이버를 포함하고, 상기 소스 드라이버는 상기 각 인코더로부터 상기 일련의 아날로그 값을 수신하고 상기 일련의 아날로그 값을 디코딩하여 상기 소스 드라이버의 출력에 출력할 복수의 아날로그 샘플을 생성하도록 배치되어, 상기 디지털 비디오 샘플의 스트림이 상기 휴대 전화의 상기 디스플레이 패널에 표시되도록 하는, DDIC-TCON와 송신기 통합 장치.</claim></claimInfo><claimInfo><claim>53. 디스플레이 세트의 디스플레이 패널로 비디오를 전송하는 시스템으로서,  상기 디스플레이 세트의 시스템 온 칩에서 발생하는 복수의 디지털 비디오 샘플 스트림을 수신하는 타이밍 컨트롤러와 통합된 송신기 - 상기 송신기는 상기 디지털 비디오 샘플을 복수의 일련의 아날로그 값으로 인코딩하고 상기 복수의 일련의 아날로그 값을 일련의 아날로그 값에 따른 전자기 경로를 통해 상기 디스플레이 패널로 전송하도록 배치되며, 상기 송신기는 게이트 드라이버 제어 신호를 상기 디스플레이 패널의 게이트 드라이버로 출력하도록 배치된 게이트 드라이버 컨트롤러를 포함함-; 및 적어도 하나의 소스 드라이버로서, 상기 송신기로부터 상기 복수의 일련의 아날로그 값을 수신하고 상기 일련의 아날로그 값 각각을 디코딩하여 상기 소스 드라이버의 출력에 출력할 복수의 아날로그 샘플을 생성하도록 배치되며, 이에 따라 상기 디지털 비디오 샘플의 스트림이 상기 디스플레이 세트의 디스플레이 패널에 표시될 수 있는 상기 소스 드라이버를 포함하는, 비디오 전송 시스템.</claim></claimInfo><claimInfo><claim>54. 제 53에 있어서, 상기 인코딩 전에 상기 디지털 비디오 샘플을 아날로그 비디오 샘플로 변환하고 상기 인코딩이 아날로그 인코딩인, 적어도 하나의 디지털-아날로그 변환기(DAC)를 더욱 포함하는, 비디오 전송 시스템.</claim></claimInfo><claimInfo><claim>55. 제 53에 있어서, 상기 인코딩은 디지털 인코딩이고, 상기 송신기는 상기 인코딩의 출력을 상기 복수의 일련의 아날로그 값으로 변환하는 적어도 하나의 디지털-아날로그 변환기(DAC)를 더욱 포함하는, 비디오 전송 시스템.</claim></claimInfo><claimInfo><claim>56. 제 53에 있어서, 상기 송신기가,  상기 스트림의 상기 디지털 비디오 샘플을 미리 정해진 순열에 따라 복수의 입력 벡터로 분배하도록 배치된 분배기; 상기 각 입력 벡터의 상기 디지털 비디오 샘플을 아날로그 비디오 샘플로 변환하는 각 입력 벡터를 위한 적어도 하나의 디지털-아날로그 변환기(DAC); 및 상기 각 입력 벡터의 아날로그 비디오 샘플을 상기 일련의 아날로그 값으로 인코딩하고, 상기 일련의 아날로그 값을 상기 각 인코더에 대응하는 전자기 경로를 통해 상기 디스플레이 패널로 전송하도록 배치된 각 입력 벡터용 인코더를 더욱 포함하는, 비디오 전송 시스템.</claim></claimInfo><claimInfo><claim>57. 제 53에 있어서, 상기 송신기가,  상기 스트림의 상기 디지털 비디오 샘플을 미리 정해진 순열에 따라 복수의 입력 벡터로 분배하도록 배치된 분배기; 상기 각 입력 벡터의 상기 디지털 비디오 샘플을 일련의 디지털 값으로 인코딩하도록 배열된 각 입력 벡터용 인코더; 및 상기 각 인코더에 대응하는 전자기 경로를 통해 상기 디스플레이 패널로 전송되는 상기 일련의 디지털 값을 상기 일련의 아날로그 값으로 변환하는 각 인코더용 디지털-아날로그 변환기(DAC)를 더욱 포함하는, 비디오 전송 시스템.</claim></claimInfo><claimInfo><claim>58. 모바일 전화기의 디스플레이 패널로 비디오를 전송하는 시스템으로서,  상기 모바일 전화기의 시스템 온 칩에서 발생하는 복수의 디지털 비디오 샘플 스트림을 수신하는 타이밍 컨트롤러와 통합된 송신기 - 상기 송신기는 상기 디지털 비디오 샘플을 복수의 일련의 아날로그 값으로 인코딩하고 상기 복수의 일련의 아날로그 값을 일련의 아날로그 값에 따른 전자기 경로를 통해 상기 디스플레이 패널로 전송하도록 배치되며, 상기 송신기는 게이트 드라이버 제어 신호를 상기 디스플레이 패널의 게이트 드라이버로 출력하도록 배치된 게이트 드라이버 컨트롤러를 포함함-; 및 소스 드라이버로서, 상기 송신기로부터 상기 복수의 일련의 아날로그 값을 수신하고 상기 일련의 아날로그 값 각각을 디코딩하여 상기 소스 드라이버의 출력에 출력할 복수의 아날로그 샘플을 생성하도록 배치되며, 이에 따라 상기 디지털 비디오 샘플의 스트림이 상기 모바일 전화기의 디스플레이 패널에 표시될 수 있는 상기 소스 드라이버를 포함하는, 비디오 전송 시스템.</claim></claimInfo><claimInfo><claim>59. 제 58에 있어서, 상기 인코딩 전에 상기 디지털 비디오 샘플을 아날로그 비디오 샘플로 변환하고 상기 인코딩이 아날로그 인코딩인, 적어도 하나의 디지털-아날로그 변환기(DAC)를 더욱 포함하는, 비디오 전송 시스템.</claim></claimInfo><claimInfo><claim>60. 제 58에 있어서, 상기 인코딩은 디지털 인코딩이고, 상기 송신기는 상기 인코딩의 출력을 상기 복수의 일련의 아날로그 값으로 변환하는 적어도 하나의 디지털-아날로그 변환기(DAC)를 더욱 포함하는, 비디오 전송 시스템.</claim></claimInfo><claimInfo><claim>61. 제 58에 있어서, 상기 송신기가,  상기 스트림의 상기 디지털 비디오 샘플을 미리 정해진 순열에 따라 복수의 입력 벡터로 분배하도록 배치된 분배기; 상기 각 입력 벡터의 상기 디지털 비디오 샘플을 아날로그 비디오 샘플로 변환하는 각 입력 벡터를 위한 적어도 하나의 디지털-아날로그 변환기(DAC); 및 상기 각 입력 벡터의 아날로그 비디오 샘플을 상기 일련의 아날로그 값으로 인코딩하고, 상기 일련의 아날로그 값을 상기 각 인코더에 대응하는 전자기 경로를 통해 상기 디스플레이 패널로 전송하도록 배치된 각 입력 벡터용 인코더를 더욱 포함하는, 비디오 전송 시스템.</claim></claimInfo><claimInfo><claim>62. 제 58에 있어서, 상기 송신기가,  상기 스트림의 상기 디지털 비디오 샘플을 미리 정해진 순열에 따라 복수의 입력 벡터로 분배하도록 배치된 분배기; 상기 각 입력 벡터의 상기 디지털 비디오 샘플을 일련의 디지털 값으로 인코딩하도록 배열된 각 입력 벡터용 인코더; 및 상기 각 인코더에 대응하는 전자기 경로를 통해 상기 디스플레이 패널로 전송되는 상기 일련의 디지털 값을 상기 일련의 아날로그 값으로 변환하는 각 인코더용 디지털-아날로그 변환기(DAC)를 더욱 포함하는, 비디오 전송 시스템.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>미국, 캘리포니아 *****, 산 호세, *쓰 플로어, **** 게이트웨이 플레이스</address><code>520190538351</code><country>미국</country><engName>hyPHY USA Inc.</engName><name>하이파이 유에스에이 인크.</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>오스트레일리아, 빅토리아 ...</address><code> </code><country> </country><engName>FRIEDMAN, Eyal</engName><name>프리드먼 이얄</name></inventorInfo><inventorInfo><address>오스트레일리아, 뉴사우스 웨일...</address><code> </code><country> </country><engName>ROCKOFF, Todd E.</engName><name>록오프 타드 이.</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울 종로구 새문안로*길 ** (당주동) **층(강명구특허법률사무소)</address><code>919980000027</code><country>대한민국</country><engName>Kang, Myungkoo</engName><name>강명구</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>미국</priorityApplicationCountry><priorityApplicationDate>2022.01.19</priorityApplicationDate><priorityApplicationNumber>63/300,975</priorityApplicationNumber></priorityInfo><priorityInfo><priorityApplicationCountry>미국</priorityApplicationCountry><priorityApplicationDate>2022.03.08</priorityApplicationDate><priorityApplicationNumber>63/317,746</priorityApplicationNumber></priorityInfo><priorityInfo><priorityApplicationCountry>미국</priorityApplicationCountry><priorityApplicationDate>2022.07.21</priorityApplicationDate><priorityApplicationNumber>63/391,226</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Document according to the Article 203 of Patent Act</documentEngName><documentName>[특허출원]특허법 제203조에 따른 서면</documentName><receiptDate>2024.07.19</receiptDate><receiptNumber>1-1-2024-0789875-82</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notice of Acceptance</documentEngName><documentName>수리안내서</documentName><receiptDate>2024.08.20</receiptDate><receiptNumber>1-5-2024-0135781-76</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020247024584.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93cfee614daddf932494916502aa543095102a8bfbf8ba5ebbc8988c7c4dfebf8cf527e8053a0c1c838fc422baac8d4cd8f56d6e2a0c402c35</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf4cefca99ddc9543e1a76b5b06009e7cf112d6a0ed398c7df038785d6f9f2c69657e5ceb286d36338a502c7a0c10bd7ac24f5b18f752aac6d</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>