---
title: 09.Verilog HDL组合电路之数据比较器
date: 2025-08-06 11:01:00
permalink: /pages/Verilog_09/
---

# **4位数据比较器**

## **1. 概念**

数据比较器用于比较两个二进制数的大小关系，输出比较结果（A>B、A<B、A=B）。4位比较器逐位比较两个4位二进制数，从最高位（MSB）开始，若高位相等则比较下一位。

## **2. 真值表**

| A[3:0] | B[3:0] | A_gt_B | A_lt_B | A_eq_B |
| :----- | :----- | :----- | :----- | :----- |
| A > B  | 任意   | 1      | 0      | 0      |
| A < B  | 任意   | 0      | 1      | 0      |
| A = B  | 任意   | 0      | 0      | 1      |

## **3. Verilog代码**

```verilog
module comparator_4bit (
    input [3:0] A, B,
    output A_gt_B, A_lt_B, A_eq_B
);
    assign A_gt_B = (A > B);
    assign A_lt_B = (A < B);
    assign A_eq_B = (A == B);
endmodule
```

## **4. 说明**

- **A_gt_B=1**：A > B
- **A_lt_B=1**：A < B
- **A_eq_B=1**：A = B
