标题title
一种带有超结结构的屏蔽栅IGBT
摘要abst
本发明涉及半导体功率器件领域，具体说是一种带有超结结构的屏蔽栅IGBT。它包括第一导电类型的半导体衬底，半导体衬底的正面设置有若干个元胞，所述元胞中至少有一个深沟槽，深沟槽内有屏蔽栅结构，深沟槽的两侧有离子注入区及接触孔。其特点是，所述深沟槽下方有超结结构电荷平衡区，超结结构电荷平衡区含有两层及两层以上第一导电类型的结构和第二导电类型的结构，相连两层结构的导电类型不同，且最内层为第二导电类型的结构，其包围在深沟槽外侧。相连两层结构间，外侧的结构包围在内侧的结构外侧，且外侧的结构顶部不超过内侧的结构顶部。该IGBT的可靠性高，开关损耗低。
权利要求书clms
1.一种带有超结结构的屏蔽栅IGBT，包括第一导电类型的半导体衬底，半导体衬底的正面设置有若干个元胞，所述元胞中至少有一个深沟槽，深沟槽内有屏蔽栅结构，深沟槽的两侧有离子注入区及接触孔；其特征在于，所述深沟槽下方有超结结构电荷平衡区，超结结构电荷平衡区含有两层及两层以上第一导电类型的结构和第二导电类型的结构，相连两层结构的导电类型不同，且最内层为第二导电类型的结构，其包围在深沟槽外侧；相连两层结构间，外侧的结构包围在内侧的结构外侧，且外侧的结构顶部不超过内侧的结构顶部。2.如权利要求1所述的带有超结结构的屏蔽栅IGBT，其特征在于，所述离子注入区包括位于深沟槽以外的第二导电类型的第一注入区、第一导电类型的第二注入区以及第一导电类型的第三注入区，第一注入区的深度小于深沟槽上半部分多晶硅深度，第二注入区深度小于第一注入区深度，所述接触孔深度贯穿第二注入区，且不超过第一注入区，第三注入区深度大于第一注入区深度。3.如权利要求3所述的带有超结结构的屏蔽栅IGBT，其特征在于，所述超结结构电荷平衡区最内层的结构顶部深度大于载流子储存区的深度，且超结结构电荷平衡区最内层的结构顶部到载流子储存区的距离大于1μm。4.如权利要求4所述的带有超结结构的屏蔽栅IGBT，其特征在于，所述屏蔽栅结构包括位于所述深沟槽下部的第一多晶硅填充区和所述深沟槽上部的第二多晶硅填充区，第一多晶硅填充区与第二多晶硅填充区之间、第一多晶硅填充区和第二多晶硅填充区与深沟槽侧壁、底部之间均有氧化物隔离；所述第一多晶硅填充区用于与IGBT的发射极相连，所述第二多晶硅填充区用于与IGBT的栅极相连。5.如权利要求4所述的带有超结结构的屏蔽栅IGBT，其特征在于，所述屏蔽栅结构包括位于所述深沟槽中部的第三多晶硅填充区和位于深沟槽两侧的第四多晶硅填充区，第三多晶硅填充区的深度大于第四多晶硅填充区的深度；所述第三多晶硅填充区与第四多晶硅填充区之间、第三多晶硅填充区、第四多晶硅填充区与深沟槽侧壁、底部之间均有氧化物隔离；所述第三多晶硅填充区用于与IGBT的发射极相连，所述第四多晶硅填充区用于与IGBT的栅极相连。
说明书desc
技术领域本发明涉及半导体功率器件领域，具体说是一种带有超结结构的屏蔽栅IGBT。背景技术IGBT由于其低导通损耗、高耐压、低开关损耗、简单高效的控制电路等特性，逐渐在大功率器件应用中占据了重要的地位。SGT IGBT可在传统IGBT器件基础上，通过降低芯片厚度以及栅电荷等，进一步降低器件导通损耗与开关损耗，具有较大发展潜能。然而，在实际应用中，器件容易在屏蔽栅深沟槽底部提前击穿，导致器件耐压降低从而影响器件可靠性。除此之外，相比于单极型器件，双极型器件由于少子的注入拥有更高的开关损耗，限制其在高频领域的使用。发明内容本发明要解决的技术问题是提供一种带有超结结构的屏蔽栅IGBT，该IGBT的可靠性高，开关损耗低。为解决上述问题，提供以下技术方案：本发明的带有超结结构的屏蔽栅IGBT包括第一导电类型的半导体衬底，半导体衬底的正面设置有若干个元胞，所述元胞中至少有一个深沟槽，深沟槽内有屏蔽栅结构，深沟槽的两侧有离子注入区及接触孔。其特点是，所述深沟槽下方有超结结构电荷平衡区，超结结构电荷平衡区含有两层及两层以上第一导电类型的结构和第二导电类型的结构，相连两层结构的导电类型不同，且最内层为第二导电类型的结构，其包围在深沟槽外侧。相连两层结构间，外侧的结构包围在内侧的结构外侧，且外侧的结构顶部不超过内侧的结构顶部。其中，所述离子注入区包括位于深沟槽以外的第二导电类型的第一注入区、第一导电类型的第二注入区以及第一导电类型的第三注入区，第一注入区的深度小于深沟槽上半部分多晶硅深度，第二注入区深度小于第一注入区深度，所述接触孔深度贯穿第二注入区，且不超过第一注入区，第三注入区深度大于第一注入区深度。所述超结结构电荷平衡区最内层的结构顶部深度大于载流子储存区的深度，且超结结构电荷平衡区最内层的结构顶部到载流子储存区的距离大于1μm。所述屏蔽栅结构包括位于所述深沟槽下部的第一多晶硅填充区和所述深沟槽上部的第二多晶硅填充区，第一多晶硅填充区与第二多晶硅填充区之间、第一多晶硅填充区和第二多晶硅填充区与深沟槽侧壁、底部之间均有氧化物隔离。所述第一多晶硅填充区用于与IGBT的发射极相连，所述第二多晶硅填充区用于与IGBT的栅极相连。所述屏蔽栅结构包括位于所述深沟槽中部的第三多晶硅填充区和位于深沟槽两侧的第四多晶硅填充区，第三多晶硅填充区的深度大于第四多晶硅填充区的深度。所述第三多晶硅填充区与第四多晶硅填充区之间、第三多晶硅填充区、第四多晶硅填充区与深沟槽侧壁、底部之间均有氧化物隔离，所述第三多晶硅填充区用于与IGBT的发射极相连，所述第四多晶硅填充区用于与IGBT的栅极相连。采取以上方案，具有以下优点：由于本发明的有超结结构的屏蔽栅IGBT的深沟槽下方有超结结构电荷平衡区，超结结构电荷平衡区含有两层以上第一导电类型的结构和第二导电类型的结构，相连两层结构的导电类型不同，且最内层为第二导电类型的结构，其包围在深沟槽外侧，相连两层结构间，外侧的结构包围在内侧的结构外侧，且外侧的结构顶部不超过内侧的结构顶部。最内层结构包围在深沟槽外侧，从而能释放沟槽底部电荷积聚，防止屏蔽栅IGBT耐压提前击穿，保证屏蔽栅IGBT可靠性。同时，除此之外，当屏蔽栅IGBT关断时，该超结结构能加速漂移区载流子的抽取，在不增加导通压降的情况下，极大程度地降低屏蔽栅IGBT开关损耗，从而拓展了器件的使用领域。附图说明图1是本发明的有超结结构的屏蔽栅IGBT的结构示意图；图2是本发明的有超结结构的屏蔽栅IGBT在实施例二状态下的结构示意图。具体实施方式所述的“第一导电类型”和“第二导电类型”两者中，对于N型屏蔽栅IGBT器件，第一导电类型指N型，第二导电类型为P型；对于P型RC-IGBT器件，第一导电类型与第二导电类型所指的类型与N型半导体器件正好相反。以下均以N型屏蔽栅IGBT器件为例结合附图1-2对本发明作进一步详细说明。实施例一如图1所示，本实施例的带有超结结构的屏蔽栅IGBT包括N型的半导体衬底106，半导体衬底106的正面设置有若干个元胞，元胞中至少有一个深沟槽101，深沟槽101内有屏蔽栅结构。屏蔽栅结构包括位于深沟槽下部的第一多晶硅填充区111和深沟槽上部的第二多晶硅110填充区，第一多晶硅填充区111与第二多晶硅填110充区之间、第一多晶硅填充区111和第二多晶硅填充区110与深沟槽101侧壁、底部之间均有氧化物112隔离，本实施例氧化物为二氧化硅。第一多晶硅填充区111用于与IGBT的发射极相连，第二多晶硅填充区110用于与IGBT的栅极相连。如图1所示，深沟槽101的两侧有离子注入区及接触孔。离子注入区包括位于深沟槽101以外的第二导电类型的第一注入区、第一导电类型的第二注入区以及第一导电类型的第三注入区。本实施例为N型屏蔽栅IGBT器件，则第一注入区为P型注入的P基区103，位于相邻深沟槽中间，深度不超过第二多晶硅填充区110的深度。第二注入区为N型注入的N+发射区102，深度为常规注入深度，约为0.5um。第三注入区为N注入的载流子储存区104，深度深于P基区103，用以降低晶体管导通压降。N+发射区深度小于P基区103深度，接触孔105深度贯穿N+发射区，且不超过P基区103，载流子储存区104深度大于P基区103的深度。如图1所示，深沟槽101下方有超结结构电荷平衡区109，超结结构电荷平衡区109含有两层及两层以上第一导电类型的结构和第二导电类型的结构，相连两层结构的导电类型不同，且最内层为第二导电类型的结构，其包围在深沟槽外侧。相连两层结构间，外侧的结构包围在内侧的结构外侧，且外侧的结构顶部不超过内侧的结构顶部。如图1所示，本实施例中，第一导电类型的结构N型结构，第二导电类型的结构P型结构，超结结构电荷平衡区109含有五层结构，最内层结构113为P型区域，包围在深沟槽101外侧，该结构顶部距离载流子储存层104至少大于1μm，防止减弱载流子储存层作用，第二内层结构为N型区域114，包围在最内层结构外侧，该结构顶部不超过最内层结构113。第二内层以外的结构为P型与N型交叠分布，每一层顶部高度都低于前一层，防止在沟槽侧壁形成多个导电沟道。超结结构电荷平衡区109中所有P型结构与N型结构通过计算载流子浓度与结构填充面积实现载流子电荷平衡。当晶体管关断时，超结结构电荷平衡区109能加速漂移区载流子的抽取，在不增加导通压降的情况下，很大程度的降低屏蔽栅IGBT开关损耗。深沟槽外侧最内层结构113能释放沟槽底部电荷积聚，防止屏蔽栅IGBT耐压提前击穿，保证屏蔽栅IGBT可靠性。如图1所示，半导体衬底106的背面自下往上依次注入有P+区108和N型缓冲区107。实施例二如图2所示，本实施例的带有超结结构的屏蔽栅IGBT包括N型的半导体衬底206，半导体衬底206的正面设置有若干个元胞，元胞中至少有一个深沟槽201，深沟槽201内有屏蔽栅结构。屏蔽栅结构包括位于深沟槽中部的第三多晶硅填充区211和位于深沟槽两侧的第四多晶硅填充区210，第三多晶硅填充区211的深度大于第四多晶硅填充区210的深度。第三多晶硅填充区211与第四多晶硅填充区210之间、第三多晶硅填充区211、第四多晶硅填充区210与深沟槽201侧壁、底部之间均有二氧化硅212隔离，第三多晶硅填充区211用于与IGBT的发射极相连，第四多晶硅填充区210用于与IGBT的栅极相连。深沟槽201的两侧有离子注入区及接触孔。离子注入区包括位于深沟槽201以外的第二导电类型的第一注入区、第一导电类型的第二注入区以及第一导电类型的第三注入区。本实施例为N型屏蔽栅IGBT器件，则第一注入区为P型注入的P基区203，位于相邻深沟槽中间，深度不超过第二多晶硅填充区210的深度。第二注入区为N型注入的N+发射区202，深度为常规注入深度，约为0.5um。第三注入区为N注入的载流子储存区104，深度深于P基区103，用以降低晶体管导通压降。N+发射区202深度小于P基区103深度，接触孔205深度贯穿N+发射区，且不超过P基区103，载流子储存区104深度大于P基区103的深度。深沟槽201下方有超结结构电荷平衡区209，超结结构电荷平衡区209含有两层及两层以上第一导电类型的结构和第二导电类型的结构，相连两层结构的导电类型不同，且最内层为第二导电类型的结构，其包围在深沟槽外侧。相连两层结构间，外侧的结构包围在内侧的结构外侧，且外侧的结构顶部不超过内侧的结构顶部。本实施例中，第一导电类型的结构N型结构，第二导电类型的结构P型结构，超结结构电荷平衡区209含有五层结构，最内层结构213为P型区域，包围在深沟槽201外侧，该结构顶部距离载流子储存层204至少大于1μm，防止减弱载流子储存层作用，第二内层结构为N型区域214，包围在最内层结构外侧，该结构顶部不超过最内层结构213。第二内层以外的结构为P型与N型交叠分布，每一层顶部高度都低于前一层，防止在沟槽侧壁形成多个导电沟道。超结结构电荷平衡区209中所有P型结构与N型结构通过计算载流子浓度与结构填充面积实现载流子电荷平衡。当晶体管关断时，超结结构电荷平衡区209能加速漂移区载流子的抽取，在不增加导通压降的情况下，很大程度的降低屏蔽栅IGBT开关损耗。深沟槽外侧最内层结构213能释放沟槽底部电荷积聚，防止屏蔽栅IGBT耐压提前击穿，保证屏蔽栅IGBT可靠性。如图2所示，半导体衬底206的背面自下往上依次注入有P+区208和N型缓冲区207。本发明基于屏蔽栅IGBT，在深沟槽底部引入P型与N型交错分布的超结结构，并通过载流子浓度控制保持电荷平衡，有效防止了器件深沟槽底部的提前击穿，保证了器件足够的安全工作区与可靠性，除此之外，当器件关断时，该超结结构能加速漂移区载流子的抽取，在不增加导通压降的情况下，极大程度地降低屏蔽栅IGBT开关损耗。
