/*
 * DO NOT EDIT THIS FILE!
 * This file is auto-generated from the registers file.
 * Edits to this file will be lost when it is regenerated.
 *
 * $Id: bcm56218_a0.c,v 1.3 Broadcom SDK $
 * $Copyright: (c) 2016 Broadcom.
 * Broadcom Proprietary and Confidential. All rights reserved.$
 *
 * File:	bcm56218_a0.c
 * Purpose:	bcm56218_a0 chip specific information (register, memories, etc)
 */



#if defined(BCM_56218_A0)

/* Chip specific top matter from memory file */
port_or_trunk_mac_limit_entry_t
    _soc_mem_entry_null_port_or_trunk_mac_limit_bcm56218_a0;
fp_slice_map_entry_t
    _soc_mem_entry_null_fp_slice_map_entry_bcm56218_a0;


/* End of chip specific top matter */

static soc_reg_info_t *soc_registers_bcm56218_a0[] = {
    &soc_reg_list[SOC_REG_INT_AGINGCTRMEMDEBUGr],
    &soc_reg_list[SOC_REG_INT_AGINGEXPMEMDEBUGr],
    &soc_reg_list[SOC_REG_INT_AUX_ARB_CONTROLr],
    &soc_reg_list[SOC_REG_INT_BCAST_BLOCK_MASKr],
    &soc_reg_list[SOC_REG_INT_BCAST_BLOCK_MASK_HIr],
    &soc_reg_list[SOC_REG_INT_BCAST_STORM_CONTROLr],
    &soc_reg_list[SOC_REG_INT_BKPMETERINGBUCKETr],
    &soc_reg_list[SOC_REG_INT_BKPMETERINGCONFIGr],
    &soc_reg_list[SOC_REG_INT_BKPMETERINGDISCSTATUSr],
    &soc_reg_list[SOC_REG_INT_BKPMETERINGDISCSTATUS_HIr],
    &soc_reg_list[SOC_REG_INT_BKPMETERINGSTATUSr],
    &soc_reg_list[SOC_REG_INT_BKPMETERINGSTATUS_HIr],
    &soc_reg_list[SOC_REG_INT_BKP_DISC_BMAPr],
    &soc_reg_list[SOC_REG_INT_BKP_DISC_BMAP_HIr],
    &soc_reg_list[SOC_REG_INT_BSAFE_GLB_CMD_CTRLr],
    &soc_reg_list[SOC_REG_INT_BSAFE_GLB_CMD_DATA_INr],
    &soc_reg_list[SOC_REG_INT_BSAFE_GLB_CMD_DATA_OUTr],
    &soc_reg_list[SOC_REG_INT_BSAFE_GLB_DEV_STATUSr],
    &soc_reg_list[SOC_REG_INT_BSAFE_GLB_INT_CTRLr],
    &soc_reg_list[SOC_REG_INT_BSAFE_GLB_PRESCALEr],
    &soc_reg_list[SOC_REG_INT_BSAFE_GLB_PROD_CFGr],
    &soc_reg_list[SOC_REG_INT_BSAFE_GLB_TIMERr],
    &soc_reg_list[SOC_REG_INT_BSAFE_GLB_UHSM_CFGr],
    &soc_reg_list[SOC_REG_INT_CBPCELLCRCERRPTRr],
    &soc_reg_list[SOC_REG_INT_CBPCELLHDRMEMDEBUGr],
    &soc_reg_list[SOC_REG_INT_CBPCELLHDRPARITYERRPTRr],
    &soc_reg_list[SOC_REG_INT_CBPDATAMEMDEBUGr],
    &soc_reg_list[SOC_REG_INT_CBPPKTHDRMEM0DEBUGr],
    &soc_reg_list[SOC_REG_INT_CBPPKTHDRMEM1DEBUGr],
    &soc_reg_list[SOC_REG_INT_CBPPKTHDRPARITYERRPTRr],
    &soc_reg_list[SOC_REG_INT_CCPMEMDEBUGr],
    &soc_reg_list[SOC_REG_INT_CCPPARITYERRORPTRr],
    &soc_reg_list[SOC_REG_INT_CFAPCONFIGr],
    &soc_reg_list[SOC_REG_INT_CFAPFULLTHRESHOLDr],
    &soc_reg_list[SOC_REG_INT_CFAPMEMDEBUGr],
    &soc_reg_list[SOC_REG_INT_CFAPPARITYERRORPTRr],
    &soc_reg_list[SOC_REG_INT_CFAPREADPOINTERr],
    &soc_reg_list[SOC_REG_INT_CMICTXCOSMASKr],
    &soc_reg_list[SOC_REG_INT_CMIC_CONFIGr],
    &soc_reg_list[SOC_REG_INT_CMIC_COS_CTRL_RXr],
    &soc_reg_list[SOC_REG_INT_CMIC_COS_CTRL_RX_HIr],
    &soc_reg_list[SOC_REG_INT_CMIC_DEV_REV_IDr],
    &soc_reg_list[SOC_REG_INT_CMIC_DMA_CTRLr],
    &soc_reg_list[SOC_REG_INT_CMIC_DMA_DESC0r],
    &soc_reg_list[SOC_REG_INT_CMIC_DMA_DESC1r],
    &soc_reg_list[SOC_REG_INT_CMIC_DMA_DESC2r],
    &soc_reg_list[SOC_REG_INT_CMIC_DMA_DESC3r],
    &soc_reg_list[SOC_REG_INT_CMIC_DMA_STATr],
    &soc_reg_list[SOC_REG_INT_CMIC_ENDIANESS_SELr],
    &soc_reg_list[SOC_REG_INT_CMIC_GFPORT_CLOCK_CONFIGr],
    &soc_reg_list[SOC_REG_INT_CMIC_I2C_CTRLr],
    &soc_reg_list[SOC_REG_INT_CMIC_I2C_DATAr],
    &soc_reg_list[SOC_REG_INT_CMIC_I2C_RESETr],
    &soc_reg_list[SOC_REG_INT_CMIC_I2C_SLAVE_ADDRr],
    &soc_reg_list[SOC_REG_INT_CMIC_I2C_SLAVE_XADDRr],
    &soc_reg_list[SOC_REG_INT_CMIC_I2C_STATr],
    &soc_reg_list[SOC_REG_INT_CMIC_IRQ_MASKr],
    &soc_reg_list[SOC_REG_INT_CMIC_IRQ_STATr],
    &soc_reg_list[SOC_REG_INT_CMIC_LEDUP_CTRLr],
    &soc_reg_list[SOC_REG_INT_CMIC_LEDUP_DATA_RAMr],
    &soc_reg_list[SOC_REG_INT_CMIC_LEDUP_PROGRAM_RAMr],
    &soc_reg_list[SOC_REG_INT_CMIC_LEDUP_STATUSr],
    &soc_reg_list[SOC_REG_INT_CMIC_LED_PORT_ORDER_REMAP_0_4r],
    &soc_reg_list[SOC_REG_INT_CMIC_LED_PORT_ORDER_REMAP_10_14r],
    &soc_reg_list[SOC_REG_INT_CMIC_LED_PORT_ORDER_REMAP_15_19r],
    &soc_reg_list[SOC_REG_INT_CMIC_LED_PORT_ORDER_REMAP_20_24r],
    &soc_reg_list[SOC_REG_INT_CMIC_LED_PORT_ORDER_REMAP_25_29r],
    &soc_reg_list[SOC_REG_INT_CMIC_LED_PORT_ORDER_REMAP_30_34r],
    &soc_reg_list[SOC_REG_INT_CMIC_LED_PORT_ORDER_REMAP_35_39r],
    &soc_reg_list[SOC_REG_INT_CMIC_LED_PORT_ORDER_REMAP_40_44r],
    &soc_reg_list[SOC_REG_INT_CMIC_LED_PORT_ORDER_REMAP_45_49r],
    &soc_reg_list[SOC_REG_INT_CMIC_LED_PORT_ORDER_REMAP_50_54r],
    &soc_reg_list[SOC_REG_INT_CMIC_LED_PORT_ORDER_REMAP_5_9r],
    &soc_reg_list[SOC_REG_INT_CMIC_LINK_STATr],
    &soc_reg_list[SOC_REG_INT_CMIC_LINK_STAT_HIr],
    &soc_reg_list[SOC_REG_INT_CMIC_MIIM_ADDRESSr],
    &soc_reg_list[SOC_REG_INT_CMIC_MIIM_EXT_PHY_ADDR_MAP_11_8r],
    &soc_reg_list[SOC_REG_INT_CMIC_MIIM_EXT_PHY_ADDR_MAP_15_12r],
    &soc_reg_list[SOC_REG_INT_CMIC_MIIM_EXT_PHY_ADDR_MAP_19_16r],
    &soc_reg_list[SOC_REG_INT_CMIC_MIIM_EXT_PHY_ADDR_MAP_23_20r],
    &soc_reg_list[SOC_REG_INT_CMIC_MIIM_EXT_PHY_ADDR_MAP_27_24r],
    &soc_reg_list[SOC_REG_INT_CMIC_MIIM_EXT_PHY_ADDR_MAP_31_28r],
    &soc_reg_list[SOC_REG_INT_CMIC_MIIM_EXT_PHY_ADDR_MAP_35_32r],
    &soc_reg_list[SOC_REG_INT_CMIC_MIIM_EXT_PHY_ADDR_MAP_39_36r],
    &soc_reg_list[SOC_REG_INT_CMIC_MIIM_EXT_PHY_ADDR_MAP_3_0r],
    &soc_reg_list[SOC_REG_INT_CMIC_MIIM_EXT_PHY_ADDR_MAP_43_40r],
    &soc_reg_list[SOC_REG_INT_CMIC_MIIM_EXT_PHY_ADDR_MAP_47_44r],
    &soc_reg_list[SOC_REG_INT_CMIC_MIIM_EXT_PHY_ADDR_MAP_51_48r],
    &soc_reg_list[SOC_REG_INT_CMIC_MIIM_EXT_PHY_ADDR_MAP_55_52r],
    &soc_reg_list[SOC_REG_INT_CMIC_MIIM_EXT_PHY_ADDR_MAP_59_56r],
    &soc_reg_list[SOC_REG_INT_CMIC_MIIM_EXT_PHY_ADDR_MAP_63_60r],
    &soc_reg_list[SOC_REG_INT_CMIC_MIIM_EXT_PHY_ADDR_MAP_7_4r],
    &soc_reg_list[SOC_REG_INT_CMIC_MIIM_INT_SEL_MAPr],
    &soc_reg_list[SOC_REG_INT_CMIC_MIIM_INT_SEL_MAP_HIr],
    &soc_reg_list[SOC_REG_INT_CMIC_MIIM_PARAMr],
    &soc_reg_list[SOC_REG_INT_CMIC_MIIM_PORT_TYPE_MAPr],
    &soc_reg_list[SOC_REG_INT_CMIC_MIIM_PORT_TYPE_MAP_HIr],
    &soc_reg_list[SOC_REG_INT_CMIC_MIIM_PROTOCOL_MAPr],
    &soc_reg_list[SOC_REG_INT_CMIC_MIIM_PROTOCOL_MAP_HIr],
    &soc_reg_list[SOC_REG_INT_CMIC_MIIM_READ_DATAr],
    &soc_reg_list[SOC_REG_INT_CMIC_PKT_COSr],
    &soc_reg_list[SOC_REG_INT_CMIC_PKT_COUNT_FROMCPUr],
    &soc_reg_list[SOC_REG_INT_CMIC_PKT_COUNT_FROMCPU_MHr],
    &soc_reg_list[SOC_REG_INT_CMIC_PKT_COUNT_SCHANr],
    &soc_reg_list[SOC_REG_INT_CMIC_PKT_COUNT_SCHAN_REPr],
    &soc_reg_list[SOC_REG_INT_CMIC_PKT_COUNT_TOCPUDr],
    &soc_reg_list[SOC_REG_INT_CMIC_PKT_COUNT_TOCPUDMr],
    &soc_reg_list[SOC_REG_INT_CMIC_PKT_COUNT_TOCPUEr],
    &soc_reg_list[SOC_REG_INT_CMIC_PKT_COUNT_TOCPUEMr],
    &soc_reg_list[SOC_REG_INT_CMIC_PKT_COUNT_TOCPUNr],
    &soc_reg_list[SOC_REG_INT_CMIC_PKT_CTRLr],
    &soc_reg_list[SOC_REG_INT_CMIC_PKT_ETHER_SIGr],
    &soc_reg_list[SOC_REG_INT_CMIC_PKT_LMAC0_HIr],
    &soc_reg_list[SOC_REG_INT_CMIC_PKT_LMAC0_LOr],
    &soc_reg_list[SOC_REG_INT_CMIC_PKT_LMAC1_HIr],
    &soc_reg_list[SOC_REG_INT_CMIC_PKT_LMAC1_LOr],
    &soc_reg_list[SOC_REG_INT_CMIC_PKT_PORTSr],
    &soc_reg_list[SOC_REG_INT_CMIC_PKT_PORTS_HIr],
    &soc_reg_list[SOC_REG_INT_CMIC_PKT_REASONr],
    &soc_reg_list[SOC_REG_INT_CMIC_PKT_REASON_DIRECTr],
    &soc_reg_list[SOC_REG_INT_CMIC_PKT_REASON_MINIr],
    &soc_reg_list[SOC_REG_INT_CMIC_PKT_RMACr],
    &soc_reg_list[SOC_REG_INT_CMIC_PKT_RMAC_HIr],
    &soc_reg_list[SOC_REG_INT_CMIC_PKT_RMH0r],
    &soc_reg_list[SOC_REG_INT_CMIC_PKT_RMH1r],
    &soc_reg_list[SOC_REG_INT_CMIC_PKT_RMH2r],
    &soc_reg_list[SOC_REG_INT_CMIC_PKT_RMH3r],
    &soc_reg_list[SOC_REG_INT_CMIC_PKT_VLANr],
    &soc_reg_list[SOC_REG_INT_CMIC_RATE_ADJUSTr],
    &soc_reg_list[SOC_REG_INT_CMIC_RATE_ADJUST_I2Cr],
    &soc_reg_list[SOC_REG_INT_CMIC_RATE_ADJUST_INT_MDIOr],
    &soc_reg_list[SOC_REG_INT_CMIC_RATE_ADJUST_STDMAr],
    &soc_reg_list[SOC_REG_INT_CMIC_SBUS_RING_MAPr],
    &soc_reg_list[SOC_REG_INT_CMIC_SBUS_TIMEOUTr],
    &soc_reg_list[SOC_REG_INT_CMIC_SCAN_PORTSr],
    &soc_reg_list[SOC_REG_INT_CMIC_SCAN_PORTS_HIr],
    &soc_reg_list[SOC_REG_INT_CMIC_SCHAN_CTRLr],
    &soc_reg_list[SOC_REG_INT_CMIC_SCHAN_ERRr],
    &soc_reg_list[SOC_REG_INT_CMIC_SCHAN_MESSAGEr],
    &soc_reg_list[SOC_REG_INT_CMIC_SCHAN_MESSAGE_EXTr],
    &soc_reg_list[SOC_REG_INT_CMIC_SCHAN_RCPU_RPIO_MESSAGEr],
    &soc_reg_list[SOC_REG_INT_CMIC_SLAM_DMA_CFGr],
    &soc_reg_list[SOC_REG_INT_CMIC_SLAM_DMA_CUR_ENTRY_SBUS_ADDRr],
    &soc_reg_list[SOC_REG_INT_CMIC_SLAM_DMA_ENTRY_COUNTr],
    &soc_reg_list[SOC_REG_INT_CMIC_SLAM_DMA_PCIMEM_START_ADDRr],
    &soc_reg_list[SOC_REG_INT_CMIC_SLAM_DMA_SBUS_START_ADDRr],
    &soc_reg_list[SOC_REG_INT_CMIC_SOFT_RESET_REGr],
    &soc_reg_list[SOC_REG_INT_CMIC_STAT_DMA_ADDRr],
    &soc_reg_list[SOC_REG_INT_CMIC_STAT_DMA_BLKNUM_MAP_15_8r],
    &soc_reg_list[SOC_REG_INT_CMIC_STAT_DMA_BLKNUM_MAP_23_16r],
    &soc_reg_list[SOC_REG_INT_CMIC_STAT_DMA_BLKNUM_MAP_31_24r],
    &soc_reg_list[SOC_REG_INT_CMIC_STAT_DMA_BLKNUM_MAP_39_32r],
    &soc_reg_list[SOC_REG_INT_CMIC_STAT_DMA_BLKNUM_MAP_47_40r],
    &soc_reg_list[SOC_REG_INT_CMIC_STAT_DMA_BLKNUM_MAP_55_48r],
    &soc_reg_list[SOC_REG_INT_CMIC_STAT_DMA_BLKNUM_MAP_63_56r],
    &soc_reg_list[SOC_REG_INT_CMIC_STAT_DMA_BLKNUM_MAP_7_0r],
    &soc_reg_list[SOC_REG_INT_CMIC_STAT_DMA_CURRENTr],
    &soc_reg_list[SOC_REG_INT_CMIC_STAT_DMA_EGR_STATS_CFGr],
    &soc_reg_list[SOC_REG_INT_CMIC_STAT_DMA_ING_STATS_CFGr],
    &soc_reg_list[SOC_REG_INT_CMIC_STAT_DMA_MAC_STATS_CFGr],
    &soc_reg_list[SOC_REG_INT_CMIC_STAT_DMA_PORTNUM_MAP_11_8r],
    &soc_reg_list[SOC_REG_INT_CMIC_STAT_DMA_PORTNUM_MAP_15_12r],
    &soc_reg_list[SOC_REG_INT_CMIC_STAT_DMA_PORTNUM_MAP_19_16r],
    &soc_reg_list[SOC_REG_INT_CMIC_STAT_DMA_PORTNUM_MAP_23_20r],
    &soc_reg_list[SOC_REG_INT_CMIC_STAT_DMA_PORTNUM_MAP_27_24r],
    &soc_reg_list[SOC_REG_INT_CMIC_STAT_DMA_PORTNUM_MAP_31_28r],
    &soc_reg_list[SOC_REG_INT_CMIC_STAT_DMA_PORTNUM_MAP_35_32r],
    &soc_reg_list[SOC_REG_INT_CMIC_STAT_DMA_PORTNUM_MAP_39_36r],
    &soc_reg_list[SOC_REG_INT_CMIC_STAT_DMA_PORTNUM_MAP_3_0r],
    &soc_reg_list[SOC_REG_INT_CMIC_STAT_DMA_PORTNUM_MAP_43_40r],
    &soc_reg_list[SOC_REG_INT_CMIC_STAT_DMA_PORTNUM_MAP_47_44r],
    &soc_reg_list[SOC_REG_INT_CMIC_STAT_DMA_PORTNUM_MAP_51_48r],
    &soc_reg_list[SOC_REG_INT_CMIC_STAT_DMA_PORTNUM_MAP_55_52r],
    &soc_reg_list[SOC_REG_INT_CMIC_STAT_DMA_PORTNUM_MAP_59_56r],
    &soc_reg_list[SOC_REG_INT_CMIC_STAT_DMA_PORTNUM_MAP_63_60r],
    &soc_reg_list[SOC_REG_INT_CMIC_STAT_DMA_PORTNUM_MAP_7_4r],
    &soc_reg_list[SOC_REG_INT_CMIC_STAT_DMA_PORTSr],
    &soc_reg_list[SOC_REG_INT_CMIC_STAT_DMA_PORTS_HIr],
    &soc_reg_list[SOC_REG_INT_CMIC_STAT_DMA_PORT_TYPE_MAPr],
    &soc_reg_list[SOC_REG_INT_CMIC_STAT_DMA_PORT_TYPE_MAP_HIr],
    &soc_reg_list[SOC_REG_INT_CMIC_STAT_DMA_SETUPr],
    &soc_reg_list[SOC_REG_INT_CMIC_STRAP_OPTIONSr],
    &soc_reg_list[SOC_REG_INT_CMIC_SWITCH_FEATURE_ENABLEr],
    &soc_reg_list[SOC_REG_INT_CMIC_SW_PIO_ACK_DATA_BEAT_COUNTr],
    &soc_reg_list[SOC_REG_INT_CMIC_TABLE_DMA_CFGr],
    &soc_reg_list[SOC_REG_INT_CMIC_TABLE_DMA_CUR_ENTRY_SBUS_ADDRr],
    &soc_reg_list[SOC_REG_INT_CMIC_TABLE_DMA_ENTRY_COUNTr],
    &soc_reg_list[SOC_REG_INT_CMIC_TABLE_DMA_PCIMEM_START_ADDRr],
    &soc_reg_list[SOC_REG_INT_CMIC_TABLE_DMA_SBUS_START_ADDRr],
    &soc_reg_list[SOC_REG_INT_CMIC_TAP_CONTROLr],
    &soc_reg_list[SOC_REG_INT_CMIC_XGXS_MDIO_CONFIG_0r],
    &soc_reg_list[SOC_REG_INT_CMIC_XGXS_MDIO_CONFIG_1r],
    &soc_reg_list[SOC_REG_INT_CMIC_XGXS_MDIO_CONFIG_2r],
    &soc_reg_list[SOC_REG_INT_CMIC_XGXS_MDIO_CONFIG_3r],
    &soc_reg_list[SOC_REG_INT_CMIC_XGXS_PLL_CONTROL_1r],
    &soc_reg_list[SOC_REG_INT_CMIC_XGXS_PLL_CONTROL_2r],
    &soc_reg_list[SOC_REG_INT_CNGCOSPKTLIMIT0r],
    &soc_reg_list[SOC_REG_INT_CNGCOSPKTLIMIT1r],
    &soc_reg_list[SOC_REG_INT_CNGDROPCOUNT0r],
    &soc_reg_list[SOC_REG_INT_CNGDROPCOUNT1r],
    &soc_reg_list[SOC_REG_INT_CNG_MAPr],
    &soc_reg_list[SOC_REG_INT_COSLCCOUNTr],
    &soc_reg_list[SOC_REG_INT_COSPKTCOUNTr],
    &soc_reg_list[SOC_REG_INT_COS_SELr],
    &soc_reg_list[SOC_REG_INT_COS_SEL_2r],
    &soc_reg_list[SOC_REG_INT_CPU_CONTROL_1r],
    &soc_reg_list[SOC_REG_INT_CPU_CONTROL_2r],
    &soc_reg_list[SOC_REG_INT_CPU_CONTROL_3r],
    &soc_reg_list[SOC_REG_INT_CPU_COS_SELr],
    &soc_reg_list[SOC_REG_INT_CPU_COS_SEL_2r],
    &soc_reg_list[SOC_REG_INT_CPU_PRIORITY_SELr],
    &soc_reg_list[SOC_REG_INT_CPU_PRIORITY_SEL_2r],
    &soc_reg_list[SOC_REG_INT_DLFBC_STORM_CONTROLr],
    &soc_reg_list[SOC_REG_INT_DOS_CONTROLr],
    &soc_reg_list[SOC_REG_INT_DOS_CONTROL_2r],
    &soc_reg_list[SOC_REG_INT_DYNCELLCOUNTr],
    &soc_reg_list[SOC_REG_INT_DYNCELLLIMITr],
    &soc_reg_list[SOC_REG_INT_EGRDROPPKTCOUNTr],
    &soc_reg_list[SOC_REG_INT_EGRESSCELLREQUESTCOUNTr],
    &soc_reg_list[SOC_REG_INT_EGRMETERINGBUCKETr],
    &soc_reg_list[SOC_REG_INT_EGRMETERINGCONFIGr],
    &soc_reg_list[SOC_REG_INT_EGRTXPKTCTRr],
    &soc_reg_list[SOC_REG_INT_EGRTXPKTCTRCONFIGr],
    &soc_reg_list[SOC_REG_INT_EGR_CONFIGr],
    &soc_reg_list[SOC_REG_INT_EGR_CONFIG_1r],
    &soc_reg_list[SOC_REG_INT_EGR_DBGr],
    &soc_reg_list[SOC_REG_INT_EGR_ENABLEr],
    &soc_reg_list[SOC_REG_INT_EGR_EVENT_DEBUGr],
    &soc_reg_list[SOC_REG_INT_EGR_HW_RESET_CONTROL_0r],
    &soc_reg_list[SOC_REG_INT_EGR_HW_RESET_CONTROL_1r],
    &soc_reg_list[SOC_REG_INT_EGR_MC_CONTROL_1r],
    &soc_reg_list[SOC_REG_INT_EGR_MC_CONTROL_2r],
    &soc_reg_list[SOC_REG_INT_EGR_MMU_REQUESTSr],
    &soc_reg_list[SOC_REG_INT_EGR_MTU_SIZEr],
    &soc_reg_list[SOC_REG_INT_EGR_PORTr],
    &soc_reg_list[SOC_REG_INT_EGR_PORT_L3UC_MODSr],
    &soc_reg_list[SOC_REG_INT_EGR_PORT_REQUESTSr],
    &soc_reg_list[SOC_REG_INT_EGR_Q_BEGINr],
    &soc_reg_list[SOC_REG_INT_EGR_Q_ENDr],
    &soc_reg_list[SOC_REG_INT_EGR_RSPAN_VLAN_TAGr],
    &soc_reg_list[SOC_REG_INT_EGR_SHAPING_CONTROLr],
    &soc_reg_list[SOC_REG_INT_EGR_TUNNEL_CONTROLr],
    &soc_reg_list[SOC_REG_INT_EGR_TUNNEL_ID_MASKr],
    &soc_reg_list[SOC_REG_INT_EGR_TUNNEL_PIMDR1_CFG0r],
    &soc_reg_list[SOC_REG_INT_EGR_TUNNEL_PIMDR1_CFG1r],
    &soc_reg_list[SOC_REG_INT_EGR_TUNNEL_PIMDR2_CFG0r],
    &soc_reg_list[SOC_REG_INT_EGR_TUNNEL_PIMDR2_CFG1r],
    &soc_reg_list[SOC_REG_INT_EGR_VLAN_CONTROL_1r],
    &soc_reg_list[SOC_REG_INT_EMIRROR_CONTROLr],
    &soc_reg_list[SOC_REG_INT_EMIRROR_CONTROL_HIr],
    &soc_reg_list[SOC_REG_INT_EPC_LINK_BMAPr],
    &soc_reg_list[SOC_REG_INT_EPC_LINK_BMAP_HIr],
    &soc_reg_list[SOC_REG_INT_ESA0r],
    &soc_reg_list[SOC_REG_INT_ESA1r],
    &soc_reg_list[SOC_REG_INT_ESA2r],
    &soc_reg_list[SOC_REG_INT_FE_CLRTr],
    &soc_reg_list[SOC_REG_INT_FE_EXCESSIVE_DEFER_LIMITr],
    &soc_reg_list[SOC_REG_INT_FE_IPGRr],
    &soc_reg_list[SOC_REG_INT_FE_IPGTr],
    &soc_reg_list[SOC_REG_INT_FE_MAC1r],
    &soc_reg_list[SOC_REG_INT_FE_MAC2r],
    &soc_reg_list[SOC_REG_INT_FE_MAXFr],
    &soc_reg_list[SOC_REG_INT_FE_SUPPr],
    &soc_reg_list[SOC_REG_INT_FE_TESTr],
    &soc_reg_list[SOC_REG_INT_FP_CAM_BIST_ENABLEr],
    &soc_reg_list[SOC_REG_INT_FP_CAM_BIST_S10_STATUSr],
    &soc_reg_list[SOC_REG_INT_FP_CAM_BIST_S12_STATUSr],
    &soc_reg_list[SOC_REG_INT_FP_CAM_BIST_S14_STATUSr],
    &soc_reg_list[SOC_REG_INT_FP_CAM_BIST_S15_STATUSr],
    &soc_reg_list[SOC_REG_INT_FP_CAM_BIST_S2_STATUSr],
    &soc_reg_list[SOC_REG_INT_FP_CAM_BIST_S3_STATUSr],
    &soc_reg_list[SOC_REG_INT_FP_CAM_BIST_S5_STATUSr],
    &soc_reg_list[SOC_REG_INT_FP_CAM_BIST_S6_STATUSr],
    &soc_reg_list[SOC_REG_INT_FP_CAM_BIST_S8_STATUSr],
    &soc_reg_list[SOC_REG_INT_FP_CAM_BIST_STATUSr],
    &soc_reg_list[SOC_REG_INT_FP_CAM_CONTROL_LOWERr],
    &soc_reg_list[SOC_REG_INT_FP_CAM_DEBUG_DATA_0r],
    &soc_reg_list[SOC_REG_INT_FP_CAM_DEBUG_DATA_1r],
    &soc_reg_list[SOC_REG_INT_FP_CAM_DEBUG_DATA_2r],
    &soc_reg_list[SOC_REG_INT_FP_CAM_DEBUG_DATA_3r],
    &soc_reg_list[SOC_REG_INT_FP_CAM_DEBUG_DATA_4r],
    &soc_reg_list[SOC_REG_INT_FP_CAM_DEBUG_DATA_5r],
    &soc_reg_list[SOC_REG_INT_FP_CAM_DEBUG_SENDr],
    &soc_reg_list[SOC_REG_INT_FP_METER_CONTROLr],
    &soc_reg_list[SOC_REG_INT_FP_SLICE_CONFIGr],
    &soc_reg_list[SOC_REG_INT_FP_SLICE_ENABLEr],
    &soc_reg_list[SOC_REG_INT_GE0_GBODE_CELL_CNTr],
    &soc_reg_list[SOC_REG_INT_GE0_GBODE_CELL_REQ_CNTr],
    &soc_reg_list[SOC_REG_INT_GE0_GBOD_OVRFLWr],
    &soc_reg_list[SOC_REG_INT_GE10_GBODE_CELL_CNTr],
    &soc_reg_list[SOC_REG_INT_GE10_GBODE_CELL_REQ_CNTr],
    &soc_reg_list[SOC_REG_INT_GE10_GBOD_OVRFLWr],
    &soc_reg_list[SOC_REG_INT_GE11_GBODE_CELL_CNTr],
    &soc_reg_list[SOC_REG_INT_GE11_GBODE_CELL_REQ_CNTr],
    &soc_reg_list[SOC_REG_INT_GE11_GBOD_OVRFLWr],
    &soc_reg_list[SOC_REG_INT_GE1_GBODE_CELL_CNTr],
    &soc_reg_list[SOC_REG_INT_GE1_GBODE_CELL_REQ_CNTr],
    &soc_reg_list[SOC_REG_INT_GE1_GBOD_OVRFLWr],
    &soc_reg_list[SOC_REG_INT_GE2_GBODE_CELL_CNTr],
    &soc_reg_list[SOC_REG_INT_GE2_GBODE_CELL_REQ_CNTr],
    &soc_reg_list[SOC_REG_INT_GE2_GBOD_OVRFLWr],
    &soc_reg_list[SOC_REG_INT_GE3_GBODE_CELL_CNTr],
    &soc_reg_list[SOC_REG_INT_GE3_GBODE_CELL_REQ_CNTr],
    &soc_reg_list[SOC_REG_INT_GE3_GBOD_OVRFLWr],
    &soc_reg_list[SOC_REG_INT_GE4_GBODE_CELL_CNTr],
    &soc_reg_list[SOC_REG_INT_GE4_GBODE_CELL_REQ_CNTr],
    &soc_reg_list[SOC_REG_INT_GE4_GBOD_OVRFLWr],
    &soc_reg_list[SOC_REG_INT_GE5_GBODE_CELL_CNTr],
    &soc_reg_list[SOC_REG_INT_GE5_GBODE_CELL_REQ_CNTr],
    &soc_reg_list[SOC_REG_INT_GE5_GBOD_OVRFLWr],
    &soc_reg_list[SOC_REG_INT_GE6_GBODE_CELL_CNTr],
    &soc_reg_list[SOC_REG_INT_GE6_GBODE_CELL_REQ_CNTr],
    &soc_reg_list[SOC_REG_INT_GE6_GBOD_OVRFLWr],
    &soc_reg_list[SOC_REG_INT_GE7_GBODE_CELL_CNTr],
    &soc_reg_list[SOC_REG_INT_GE7_GBODE_CELL_REQ_CNTr],
    &soc_reg_list[SOC_REG_INT_GE7_GBOD_OVRFLWr],
    &soc_reg_list[SOC_REG_INT_GE8_GBODE_CELL_CNTr],
    &soc_reg_list[SOC_REG_INT_GE8_GBODE_CELL_REQ_CNTr],
    &soc_reg_list[SOC_REG_INT_GE8_GBOD_OVRFLWr],
    &soc_reg_list[SOC_REG_INT_GE9_GBODE_CELL_CNTr],
    &soc_reg_list[SOC_REG_INT_GE9_GBODE_CELL_REQ_CNTr],
    &soc_reg_list[SOC_REG_INT_GE9_GBOD_OVRFLWr],
    &soc_reg_list[SOC_REG_INT_GE_EGR_PKT_DROP_CTLr],
    &soc_reg_list[SOC_REG_INT_GE_PORT_CONFIGr],
    &soc_reg_list[SOC_REG_INT_GMACC0r],
    &soc_reg_list[SOC_REG_INT_GMACC1r],
    &soc_reg_list[SOC_REG_INT_GMACC2r],
    &soc_reg_list[SOC_REG_INT_GPCSCr],
    &soc_reg_list[SOC_REG_INT_GPORT_CNTMAXSIZEr],
    &soc_reg_list[SOC_REG_INT_GPORT_CONFIGr],
    &soc_reg_list[SOC_REG_INT_GPORT_DROP_ON_WRONG_SOP_S0_CNTr],
    &soc_reg_list[SOC_REG_INT_GPORT_DROP_ON_WRONG_SOP_S1_CNTr],
    &soc_reg_list[SOC_REG_INT_GPORT_RSV_MASKr],
    &soc_reg_list[SOC_REG_INT_GPORT_SOP_S0r],
    &soc_reg_list[SOC_REG_INT_GPORT_SOP_S1r],
    &soc_reg_list[SOC_REG_INT_GPORT_STAT_UPDATE_MASKr],
    &soc_reg_list[SOC_REG_INT_GPORT_TPIDr],
    &soc_reg_list[SOC_REG_INT_GR64r],
    &soc_reg_list[SOC_REG_INT_GR127r],
    &soc_reg_list[SOC_REG_INT_GR255r],
    &soc_reg_list[SOC_REG_INT_GR511r],
    &soc_reg_list[SOC_REG_INT_GR1023r],
    &soc_reg_list[SOC_REG_INT_GR1518r],
    &soc_reg_list[SOC_REG_INT_GR2047r],
    &soc_reg_list[SOC_REG_INT_GR4095r],
    &soc_reg_list[SOC_REG_INT_GR9216r],
    &soc_reg_list[SOC_REG_INT_GRALNr],
    &soc_reg_list[SOC_REG_INT_GRBCAr],
    &soc_reg_list[SOC_REG_INT_GRBYTr],
    &soc_reg_list[SOC_REG_INT_GRCDEr],
    &soc_reg_list[SOC_REG_INT_GRFCRr],
    &soc_reg_list[SOC_REG_INT_GRFCSr],
    &soc_reg_list[SOC_REG_INT_GRFLRr],
    &soc_reg_list[SOC_REG_INT_GRFRGr],
    &soc_reg_list[SOC_REG_INT_GRJBRr],
    &soc_reg_list[SOC_REG_INT_GRMCAr],
    &soc_reg_list[SOC_REG_INT_GRMGVr],
    &soc_reg_list[SOC_REG_INT_GRMTUEr],
    &soc_reg_list[SOC_REG_INT_GROVRr],
    &soc_reg_list[SOC_REG_INT_GRPKTr],
    &soc_reg_list[SOC_REG_INT_GRPOKr],
    &soc_reg_list[SOC_REG_INT_GRUCr],
    &soc_reg_list[SOC_REG_INT_GRUNDr],
    &soc_reg_list[SOC_REG_INT_GRXCFr],
    &soc_reg_list[SOC_REG_INT_GRXPFr],
    &soc_reg_list[SOC_REG_INT_GRXUOr],
    &soc_reg_list[SOC_REG_INT_GSA0r],
    &soc_reg_list[SOC_REG_INT_GSA1r],
    &soc_reg_list[SOC_REG_INT_GT64r],
    &soc_reg_list[SOC_REG_INT_GT127r],
    &soc_reg_list[SOC_REG_INT_GT255r],
    &soc_reg_list[SOC_REG_INT_GT511r],
    &soc_reg_list[SOC_REG_INT_GT1023r],
    &soc_reg_list[SOC_REG_INT_GT1518r],
    &soc_reg_list[SOC_REG_INT_GT2047r],
    &soc_reg_list[SOC_REG_INT_GT4095r],
    &soc_reg_list[SOC_REG_INT_GT9216r],
    &soc_reg_list[SOC_REG_INT_GTBCAr],
    &soc_reg_list[SOC_REG_INT_GTBYTr],
    &soc_reg_list[SOC_REG_INT_GTDFRr],
    &soc_reg_list[SOC_REG_INT_GTEDFr],
    &soc_reg_list[SOC_REG_INT_GTFCSr],
    &soc_reg_list[SOC_REG_INT_GTFRGr],
    &soc_reg_list[SOC_REG_INT_GTJBRr],
    &soc_reg_list[SOC_REG_INT_GTLCLr],
    &soc_reg_list[SOC_REG_INT_GTMCAr],
    &soc_reg_list[SOC_REG_INT_GTMCLr],
    &soc_reg_list[SOC_REG_INT_GTMGVr],
    &soc_reg_list[SOC_REG_INT_GTNCLr],
    &soc_reg_list[SOC_REG_INT_GTOVRr],
    &soc_reg_list[SOC_REG_INT_GTPKTr],
    &soc_reg_list[SOC_REG_INT_GTPOKr],
    &soc_reg_list[SOC_REG_INT_GTSCLr],
    &soc_reg_list[SOC_REG_INT_GTUCr],
    &soc_reg_list[SOC_REG_INT_GTXCFr],
    &soc_reg_list[SOC_REG_INT_GTXCLr],
    &soc_reg_list[SOC_REG_INT_GTXPFr],
    &soc_reg_list[SOC_REG_INT_HASH_CONTROLr],
    &soc_reg_list[SOC_REG_INT_HOLCOSPKTSETLIMITr],
    &soc_reg_list[SOC_REG_INT_HOLCOSSTATUSr],
    &soc_reg_list[SOC_REG_INT_HOLCOSSTATUS_HIr],
    &soc_reg_list[SOC_REG_INT_HOLDr],
    &soc_reg_list[SOC_REG_INT_HOLD_COS0r],
    &soc_reg_list[SOC_REG_INT_HOLD_COS1r],
    &soc_reg_list[SOC_REG_INT_HOLD_COS2r],
    &soc_reg_list[SOC_REG_INT_HOLD_COS3r],
    &soc_reg_list[SOC_REG_INT_HOLD_COS4r],
    &soc_reg_list[SOC_REG_INT_HOLD_COS5r],
    &soc_reg_list[SOC_REG_INT_HOLD_COS6r],
    &soc_reg_list[SOC_REG_INT_HOLD_COS7r],
    &soc_reg_list[SOC_REG_INT_HOLD_COS_PORT_SELECTr],
    &soc_reg_list[SOC_REG_INT_HOL_STAT_BMAPr],
    &soc_reg_list[SOC_REG_INT_HOL_STAT_BMAP_HIr],
    &soc_reg_list[SOC_REG_INT_IBCAST_BLOCK_MASKr],
    &soc_reg_list[SOC_REG_INT_IBCAST_BLOCK_MASK_HIr],
    &soc_reg_list[SOC_REG_INT_IBPBKPSTATUSr],
    &soc_reg_list[SOC_REG_INT_IBPBKPSTATUS_HIr],
    &soc_reg_list[SOC_REG_INT_IBPCELLCOUNTr],
    &soc_reg_list[SOC_REG_INT_IBPCELLSETLIMITr],
    &soc_reg_list[SOC_REG_INT_IBPDISCARDSETLIMITr],
    &soc_reg_list[SOC_REG_INT_IBPDISCSTATUSr],
    &soc_reg_list[SOC_REG_INT_IBPDISCSTATUS_HIr],
    &soc_reg_list[SOC_REG_INT_IBPPKTCOUNTr],
    &soc_reg_list[SOC_REG_INT_IBPPKTSETLIMITr],
    &soc_reg_list[SOC_REG_INT_ICONTROL_OPCODE_BITMAPr],
    &soc_reg_list[SOC_REG_INT_ICOS_SELr],
    &soc_reg_list[SOC_REG_INT_ICOS_SEL_2r],
    &soc_reg_list[SOC_REG_INT_IEGR_PORTr],
    &soc_reg_list[SOC_REG_INT_IEGR_PORT_L3UC_MODSr],
    &soc_reg_list[SOC_REG_INT_IEMIRROR_CONTROLr],
    &soc_reg_list[SOC_REG_INT_IEMIRROR_CONTROL_HIr],
    &soc_reg_list[SOC_REG_INT_IGMP_MLD_PKT_CONTROLr],
    &soc_reg_list[SOC_REG_INT_IHIGIG_CONTROLr],
    &soc_reg_list[SOC_REG_INT_IMIRROR_CONTROLr],
    &soc_reg_list[SOC_REG_INT_IMRP4r],
    &soc_reg_list[SOC_REG_INT_IMRP6r],
    &soc_reg_list[SOC_REG_INT_ING_CONFIGr],
    &soc_reg_list[SOC_REG_INT_ING_EVENT_DEBUGr],
    &soc_reg_list[SOC_REG_INT_ING_HW_RESET_CONTROL_1r],
    &soc_reg_list[SOC_REG_INT_ING_HW_RESET_CONTROL_2r],
    &soc_reg_list[SOC_REG_INT_ING_MISC_CONFIGr],
    &soc_reg_list[SOC_REG_INT_ING_MISC_CONFIG2r],
    &soc_reg_list[SOC_REG_INT_ING_Q_BEGINr],
    &soc_reg_list[SOC_REG_INT_IUNKNOWN_MCAST_BLOCK_MASKr],
    &soc_reg_list[SOC_REG_INT_IUNKNOWN_MCAST_BLOCK_MASK_HIr],
    &soc_reg_list[SOC_REG_INT_IUNKNOWN_OPCODEr],
    &soc_reg_list[SOC_REG_INT_IUNKNOWN_OPCODE_HIr],
    &soc_reg_list[SOC_REG_INT_IUNKNOWN_UCAST_BLOCK_MASKr],
    &soc_reg_list[SOC_REG_INT_IUNKNOWN_UCAST_BLOCK_MASK_HIr],
    &soc_reg_list[SOC_REG_INT_L2_AGE_DEBUGr],
    &soc_reg_list[SOC_REG_INT_L2_AGE_TIMERr],
    &soc_reg_list[SOC_REG_INT_L2_ENTRY_CONTROLr],
    &soc_reg_list[SOC_REG_INT_L2_ENTRY_PARITY_CONTROLr],
    &soc_reg_list[SOC_REG_INT_L2_ENTRY_PARITY_STATUSr],
    &soc_reg_list[SOC_REG_INT_L2_HIT_CONTROLr],
    &soc_reg_list[SOC_REG_INT_L2_MOD_FIFO_CNTr],
    &soc_reg_list[SOC_REG_INT_L2_USER_ENTRY_CAM_BIST_S10_STATUSr],
    &soc_reg_list[SOC_REG_INT_L2_USER_ENTRY_CAM_BIST_S2_STATUSr],
    &soc_reg_list[SOC_REG_INT_L2_USER_ENTRY_CAM_BIST_S3_STATUSr],
    &soc_reg_list[SOC_REG_INT_L2_USER_ENTRY_CAM_BIST_S5_STATUSr],
    &soc_reg_list[SOC_REG_INT_L2_USER_ENTRY_CAM_BIST_S6_STATUSr],
    &soc_reg_list[SOC_REG_INT_L2_USER_ENTRY_CAM_BIST_S8_STATUSr],
    &soc_reg_list[SOC_REG_INT_L2_USER_ENTRY_CAM_BIST_STATUSr],
    &soc_reg_list[SOC_REG_INT_L2_USER_ENTRY_CAM_CONTROLr],
    &soc_reg_list[SOC_REG_INT_LWMCOSCELLSETLIMITr],
    &soc_reg_list[SOC_REG_INT_MAC_LIMIT_CONFIGr],
    &soc_reg_list[SOC_REG_INT_MAC_LIMIT_ENABLEr],
    &soc_reg_list[SOC_REG_INT_MAC_TX_STATUSr],
    &soc_reg_list[SOC_REG_INT_MAXFRr],
    &soc_reg_list[SOC_REG_INT_MCAST_STORM_CONTROLr],
    &soc_reg_list[SOC_REG_INT_MC_CONTROL_1r],
    &soc_reg_list[SOC_REG_INT_MC_CONTROL_2r],
    &soc_reg_list[SOC_REG_INT_MC_CONTROL_3r],
    &soc_reg_list[SOC_REG_INT_MEMFAILINTMASKr],
    &soc_reg_list[SOC_REG_INT_MEMFAILINTSTATUSr],
    &soc_reg_list[SOC_REG_INT_MIRROR_CONTROLr],
    &soc_reg_list[SOC_REG_INT_MISCCONFIGr],
    &soc_reg_list[SOC_REG_INT_MMUPORTENABLEr],
    &soc_reg_list[SOC_REG_INT_MMUPORTENABLE_HIr],
    &soc_reg_list[SOC_REG_INT_MMUPORTTXENABLEr],
    &soc_reg_list[SOC_REG_INT_MMUPORTTXENABLE_HIr],
    &soc_reg_list[SOC_REG_INT_PAUSE_CONTROLr],
    &soc_reg_list[SOC_REG_INT_PER_PORT_AGE_CONTROLr],
    &soc_reg_list[SOC_REG_INT_PER_PORT_REPL_CONTROLr],
    &soc_reg_list[SOC_REG_INT_PKTAGINGLIMITr],
    &soc_reg_list[SOC_REG_INT_PKTAGINGTIMERr],
    &soc_reg_list[SOC_REG_INT_PORT_BRIDGE_BMAPr],
    &soc_reg_list[SOC_REG_INT_PORT_BRIDGE_BMAP_HIr],
    &soc_reg_list[SOC_REG_INT_PPPEMPTYSTATUSr],
    &soc_reg_list[SOC_REG_INT_PPPEMPTYSTATUS_HIr],
    &soc_reg_list[SOC_REG_INT_PRIORITY_CONTROLr],
    &soc_reg_list[SOC_REG_INT_PROTOCOL_PKT_CONTROLr],
    &soc_reg_list[SOC_REG_INT_RDBGC0r],
    &soc_reg_list[SOC_REG_INT_RDBGC1r],
    &soc_reg_list[SOC_REG_INT_RDBGC2r],
    &soc_reg_list[SOC_REG_INT_RDBGC3r],
    &soc_reg_list[SOC_REG_INT_RDBGC4r],
    &soc_reg_list[SOC_REG_INT_RDBGC5r],
    &soc_reg_list[SOC_REG_INT_RDBGC6r],
    &soc_reg_list[SOC_REG_INT_RDBGC7r],
    &soc_reg_list[SOC_REG_INT_RDBGC8r],
    &soc_reg_list[SOC_REG_INT_RDBGC0_SELECTr],
    &soc_reg_list[SOC_REG_INT_RDBGC1_SELECTr],
    &soc_reg_list[SOC_REG_INT_RDBGC2_SELECTr],
    &soc_reg_list[SOC_REG_INT_RDBGC3_SELECTr],
    &soc_reg_list[SOC_REG_INT_RDBGC4_SELECTr],
    &soc_reg_list[SOC_REG_INT_RDBGC5_SELECTr],
    &soc_reg_list[SOC_REG_INT_RDBGC6_SELECTr],
    &soc_reg_list[SOC_REG_INT_RDBGC7_SELECTr],
    &soc_reg_list[SOC_REG_INT_RDBGC8_SELECTr],
    &soc_reg_list[SOC_REG_INT_RDISCr],
    &soc_reg_list[SOC_REG_INT_REVCDr],
    &soc_reg_list[SOC_REG_INT_RIPC4r],
    &soc_reg_list[SOC_REG_INT_RIPC6r],
    &soc_reg_list[SOC_REG_INT_RIPD4r],
    &soc_reg_list[SOC_REG_INT_RIPD6r],
    &soc_reg_list[SOC_REG_INT_RIPHE4r],
    &soc_reg_list[SOC_REG_INT_RIPHE6r],
    &soc_reg_list[SOC_REG_INT_RPORTDr],
    &soc_reg_list[SOC_REG_INT_RRBYTr],
    &soc_reg_list[SOC_REG_INT_RRPKTr],
    &soc_reg_list[SOC_REG_INT_RSV_READr],
    &soc_reg_list[SOC_REG_INT_RUCr],
    &soc_reg_list[SOC_REG_INT_SC_BYTE_METER_CONFIGr],
    &soc_reg_list[SOC_REG_INT_SFLOW_EGR_RAND_SEEDr],
    &soc_reg_list[SOC_REG_INT_SFLOW_EGR_THRESHOLDr],
    &soc_reg_list[SOC_REG_INT_SFLOW_ING_RAND_SEEDr],
    &soc_reg_list[SOC_REG_INT_SFLOW_ING_THRESHOLDr],
    &soc_reg_list[SOC_REG_INT_SOFTRESETPBMr],
    &soc_reg_list[SOC_REG_INT_SOFTRESETPBM_HIr],
    &soc_reg_list[SOC_REG_INT_SYS_MAC_ACTIONr],
    &soc_reg_list[SOC_REG_INT_SYS_MAC_COUNTr],
    &soc_reg_list[SOC_REG_INT_SYS_MAC_LIMITr],
    &soc_reg_list[SOC_REG_INT_TDBGC0r],
    &soc_reg_list[SOC_REG_INT_TDBGC1r],
    &soc_reg_list[SOC_REG_INT_TDBGC2r],
    &soc_reg_list[SOC_REG_INT_TDBGC3r],
    &soc_reg_list[SOC_REG_INT_TDBGC4r],
    &soc_reg_list[SOC_REG_INT_TDBGC5r],
    &soc_reg_list[SOC_REG_INT_TDBGC6r],
    &soc_reg_list[SOC_REG_INT_TDBGC7r],
    &soc_reg_list[SOC_REG_INT_TDBGC8r],
    &soc_reg_list[SOC_REG_INT_TDBGC9r],
    &soc_reg_list[SOC_REG_INT_TDBGC10r],
    &soc_reg_list[SOC_REG_INT_TDBGC11r],
    &soc_reg_list[SOC_REG_INT_TDBGC0_SELECTr],
    &soc_reg_list[SOC_REG_INT_TDBGC10_SELECTr],
    &soc_reg_list[SOC_REG_INT_TDBGC11_SELECTr],
    &soc_reg_list[SOC_REG_INT_TDBGC1_SELECTr],
    &soc_reg_list[SOC_REG_INT_TDBGC2_SELECTr],
    &soc_reg_list[SOC_REG_INT_TDBGC3_SELECTr],
    &soc_reg_list[SOC_REG_INT_TDBGC4_SELECTr],
    &soc_reg_list[SOC_REG_INT_TDBGC5_SELECTr],
    &soc_reg_list[SOC_REG_INT_TDBGC6_SELECTr],
    &soc_reg_list[SOC_REG_INT_TDBGC7_SELECTr],
    &soc_reg_list[SOC_REG_INT_TDBGC8_SELECTr],
    &soc_reg_list[SOC_REG_INT_TDBGC9_SELECTr],
    &soc_reg_list[SOC_REG_INT_TEST2r],
    &soc_reg_list[SOC_REG_INT_TOTALDYNCELLRESETLIMITr],
    &soc_reg_list[SOC_REG_INT_TOTALDYNCELLSETLIMITr],
    &soc_reg_list[SOC_REG_INT_TOTALDYNCELLUSEDr],
    &soc_reg_list[SOC_REG_INT_TPCEr],
    &soc_reg_list[SOC_REG_INT_UDF_ETHERTYPE_MATCHr],
    &soc_reg_list[SOC_REG_INT_UDF_IPPROTO_MATCHr],
    &soc_reg_list[SOC_REG_INT_UNKNOWN_MCAST_BLOCK_MASKr],
    &soc_reg_list[SOC_REG_INT_UNKNOWN_MCAST_BLOCK_MASK_HIr],
    &soc_reg_list[SOC_REG_INT_UNKNOWN_UCAST_BLOCK_MASKr],
    &soc_reg_list[SOC_REG_INT_UNKNOWN_UCAST_BLOCK_MASK_HIr],
    &soc_reg_list[SOC_REG_INT_VLAN_CTRLr],
    &soc_reg_list[SOC_REG_INT_VLAN_SUBNET_CAM_BIST_S10_STATUSr],
    &soc_reg_list[SOC_REG_INT_VLAN_SUBNET_CAM_BIST_S2_STATUSr],
    &soc_reg_list[SOC_REG_INT_VLAN_SUBNET_CAM_BIST_S3_STATUSr],
    &soc_reg_list[SOC_REG_INT_VLAN_SUBNET_CAM_BIST_S5_STATUSr],
    &soc_reg_list[SOC_REG_INT_VLAN_SUBNET_CAM_BIST_S6_STATUSr],
    &soc_reg_list[SOC_REG_INT_VLAN_SUBNET_CAM_BIST_S8_STATUSr],
    &soc_reg_list[SOC_REG_INT_VLAN_SUBNET_CAM_BIST_STATUSr],
    &soc_reg_list[SOC_REG_INT_VLAN_SUBNET_CAM_CONTROLr],
    &soc_reg_list[SOC_REG_INT_WRRWEIGHT_COSr],
    &soc_reg_list[SOC_REG_INT_XQCOSARBSELr],
    &soc_reg_list[SOC_REG_INT_XQEMPTYr],
    &soc_reg_list[SOC_REG_INT_XQMEMDEBUGr],
    &soc_reg_list[SOC_REG_INT_XQPARITYERRORPBMr],
    &soc_reg_list[SOC_REG_INT_XQPARITYERRORPBM_HIr],
    &soc_reg_list[SOC_REG_INT_XQPARITYERRORPTRr],
    &soc_reg_list[SOC_REG_INT_XQREADPOINTERr] 
};

static soc_mem_info_t *soc_memories_bcm56218_a0[] = {
    &soc_mem_list[SOC_MEM_INT_BSAFE_CMD_DATA_INm],
    &soc_mem_list[SOC_MEM_INT_BSAFE_CMD_DATA_OUTm],
    &soc_mem_list[SOC_MEM_INT_DSCP_TABLEm],
    &soc_mem_list[SOC_MEM_INT_EGR_DSCP_ECN_MAPm],
    &soc_mem_list[SOC_MEM_INT_EGR_DSCP_TABLEm],
    &soc_mem_list[SOC_MEM_INT_EGR_EM_MTP_INDEXm],
    &soc_mem_list[SOC_MEM_INT_EGR_IM_MTP_INDEXm],
    &soc_mem_list[SOC_MEM_INT_EGR_IP_TUNNELm],
    &soc_mem_list[SOC_MEM_INT_EGR_L3_INTFm],
    &soc_mem_list[SOC_MEM_INT_EGR_L3_NEXT_HOPm],
    &soc_mem_list[SOC_MEM_INT_EGR_MASKm],
    &soc_mem_list[SOC_MEM_INT_EGR_VLANm],
    &soc_mem_list[SOC_MEM_INT_EGR_VLAN_STGm],
    &soc_mem_list[SOC_MEM_INT_EM_MTP_INDEXm],
    &soc_mem_list[SOC_MEM_INT_FP_COUNTER_TABLEm],
    &soc_mem_list[SOC_MEM_INT_FP_METER_TABLEm],
    &soc_mem_list[SOC_MEM_INT_FP_POLICY_TABLEm],
    &soc_mem_list[SOC_MEM_INT_FP_PORT_FIELD_SELm],
    &soc_mem_list[SOC_MEM_INT_FP_RANGE_CHECKm],
    &soc_mem_list[SOC_MEM_INT_FP_SC_BCAST_METER_TABLEm],
    &soc_mem_list[SOC_MEM_INT_FP_SC_DLF_METER_TABLEm],
    &soc_mem_list[SOC_MEM_INT_FP_SC_MCAST_METER_TABLEm],
    &soc_mem_list[SOC_MEM_INT_FP_SC_METER_TABLEm],
    &soc_mem_list[SOC_MEM_INT_FP_SLICE_ENTRY_PORT_SELm],
    &soc_mem_list[SOC_MEM_INT_FP_SLICE_MAPm],
    &soc_mem_list[SOC_MEM_INT_FP_TCAMm],
    &soc_mem_list[SOC_MEM_INT_FP_UDF_OFFSETm],
    &soc_mem_list[SOC_MEM_INT_IM_MTP_INDEXm],
    &soc_mem_list[SOC_MEM_INT_ING_L3_NEXT_HOPm],
    &soc_mem_list[SOC_MEM_INT_IPORT_TABLEm],
    &soc_mem_list[SOC_MEM_INT_L2MCm],
    &soc_mem_list[SOC_MEM_INT_L2Xm],
    &soc_mem_list[SOC_MEM_INT_L2_ENTRY_ONLYm],
    &soc_mem_list[SOC_MEM_INT_L2_HITDA_ONLYm],
    &soc_mem_list[SOC_MEM_INT_L2_HITSA_ONLYm],
    &soc_mem_list[SOC_MEM_INT_L2_MOD_FIFOm],
    &soc_mem_list[SOC_MEM_INT_L2_USER_ENTRYm],
    &soc_mem_list[SOC_MEM_INT_L2_USER_ENTRY_DATA_ONLYm],
    &soc_mem_list[SOC_MEM_INT_L2_USER_ENTRY_ONLYm],
    &soc_mem_list[SOC_MEM_INT_L3_TUNNELm],
    &soc_mem_list[SOC_MEM_INT_MAC_BLOCKm],
    &soc_mem_list[SOC_MEM_INT_MAC_LIMIT_PORT_MAP_TABLEm],
    &soc_mem_list[SOC_MEM_INT_MAC_LIMIT_TRUNK_MAP_TABLEm],
    &soc_mem_list[SOC_MEM_INT_MMU_AGING_CTRm],
    &soc_mem_list[SOC_MEM_INT_MMU_AGING_EXPm],
    &soc_mem_list[SOC_MEM_INT_MMU_CBPCELLHEADERm],
    &soc_mem_list[SOC_MEM_INT_MMU_CBPDATA0m],
    &soc_mem_list[SOC_MEM_INT_MMU_CBPDATA1m],
    &soc_mem_list[SOC_MEM_INT_MMU_CBPDATA2m],
    &soc_mem_list[SOC_MEM_INT_MMU_CBPDATA3m],
    &soc_mem_list[SOC_MEM_INT_MMU_CBPDATA4m],
    &soc_mem_list[SOC_MEM_INT_MMU_CBPDATA5m],
    &soc_mem_list[SOC_MEM_INT_MMU_CBPDATA6m],
    &soc_mem_list[SOC_MEM_INT_MMU_CBPDATA7m],
    &soc_mem_list[SOC_MEM_INT_MMU_CBPPKTHEADER0m],
    &soc_mem_list[SOC_MEM_INT_MMU_CBPPKTHEADER1m],
    &soc_mem_list[SOC_MEM_INT_MMU_CCPm],
    &soc_mem_list[SOC_MEM_INT_MMU_CFAPm],
    &soc_mem_list[SOC_MEM_INT_MMU_XQ0m],
    &soc_mem_list[SOC_MEM_INT_MMU_XQ1m],
    &soc_mem_list[SOC_MEM_INT_MMU_XQ2m],
    &soc_mem_list[SOC_MEM_INT_MMU_XQ3m],
    &soc_mem_list[SOC_MEM_INT_MMU_XQ4m],
    &soc_mem_list[SOC_MEM_INT_MMU_XQ5m],
    &soc_mem_list[SOC_MEM_INT_MMU_XQ6m],
    &soc_mem_list[SOC_MEM_INT_MMU_XQ7m],
    &soc_mem_list[SOC_MEM_INT_MMU_XQ8m],
    &soc_mem_list[SOC_MEM_INT_MMU_XQ9m],
    &soc_mem_list[SOC_MEM_INT_MMU_XQ10m],
    &soc_mem_list[SOC_MEM_INT_MMU_XQ11m],
    &soc_mem_list[SOC_MEM_INT_MMU_XQ12m],
    &soc_mem_list[SOC_MEM_INT_MMU_XQ13m],
    &soc_mem_list[SOC_MEM_INT_MMU_XQ14m],
    &soc_mem_list[SOC_MEM_INT_MMU_XQ15m],
    &soc_mem_list[SOC_MEM_INT_MMU_XQ16m],
    &soc_mem_list[SOC_MEM_INT_MMU_XQ17m],
    &soc_mem_list[SOC_MEM_INT_MMU_XQ18m],
    &soc_mem_list[SOC_MEM_INT_MMU_XQ19m],
    &soc_mem_list[SOC_MEM_INT_MMU_XQ20m],
    &soc_mem_list[SOC_MEM_INT_MMU_XQ21m],
    &soc_mem_list[SOC_MEM_INT_MMU_XQ22m],
    &soc_mem_list[SOC_MEM_INT_MMU_XQ23m],
    &soc_mem_list[SOC_MEM_INT_MMU_XQ24m],
    &soc_mem_list[SOC_MEM_INT_MMU_XQ25m],
    &soc_mem_list[SOC_MEM_INT_MMU_XQ26m],
    &soc_mem_list[SOC_MEM_INT_MMU_XQ27m],
    &soc_mem_list[SOC_MEM_INT_MMU_XQ28m],
    &soc_mem_list[SOC_MEM_INT_MMU_XQ29m],
    &soc_mem_list[SOC_MEM_INT_MMU_XQ30m],
    &soc_mem_list[SOC_MEM_INT_MMU_XQ31m],
    &soc_mem_list[SOC_MEM_INT_MMU_XQ32m],
    &soc_mem_list[SOC_MEM_INT_MMU_XQ33m],
    &soc_mem_list[SOC_MEM_INT_MMU_XQ34m],
    &soc_mem_list[SOC_MEM_INT_MMU_XQ35m],
    &soc_mem_list[SOC_MEM_INT_MMU_XQ36m],
    &soc_mem_list[SOC_MEM_INT_MMU_XQ37m],
    &soc_mem_list[SOC_MEM_INT_MMU_XQ38m],
    &soc_mem_list[SOC_MEM_INT_MMU_XQ39m],
    &soc_mem_list[SOC_MEM_INT_MMU_XQ40m],
    &soc_mem_list[SOC_MEM_INT_MMU_XQ41m],
    &soc_mem_list[SOC_MEM_INT_MMU_XQ42m],
    &soc_mem_list[SOC_MEM_INT_MMU_XQ43m],
    &soc_mem_list[SOC_MEM_INT_MMU_XQ44m],
    &soc_mem_list[SOC_MEM_INT_MMU_XQ45m],
    &soc_mem_list[SOC_MEM_INT_MMU_XQ46m],
    &soc_mem_list[SOC_MEM_INT_MMU_XQ47m],
    &soc_mem_list[SOC_MEM_INT_MMU_XQ48m],
    &soc_mem_list[SOC_MEM_INT_MMU_XQ49m],
    &soc_mem_list[SOC_MEM_INT_MMU_XQ50m],
    &soc_mem_list[SOC_MEM_INT_MMU_XQ51m],
    &soc_mem_list[SOC_MEM_INT_MMU_XQ52m],
    &soc_mem_list[SOC_MEM_INT_MMU_XQ53m],
    &soc_mem_list[SOC_MEM_INT_MODPORT_MAPm],
    &soc_mem_list[SOC_MEM_INT_MODPORT_MAP_EMm],
    &soc_mem_list[SOC_MEM_INT_MODPORT_MAP_IMm],
    &soc_mem_list[SOC_MEM_INT_MODPORT_MAP_SWm],
    &soc_mem_list[SOC_MEM_INT_NONUCAST_TRUNK_BLOCK_MASKm],
    &soc_mem_list[SOC_MEM_INT_PORT_OR_TRUNK_MAC_ACTIONm],
    &soc_mem_list[SOC_MEM_INT_PORT_OR_TRUNK_MAC_COUNTm],
    &soc_mem_list[SOC_MEM_INT_PORT_OR_TRUNK_MAC_LIMITm],
    &soc_mem_list[SOC_MEM_INT_PORT_TABm],
    &soc_mem_list[SOC_MEM_INT_SOURCE_TRUNK_MAP_TABLEm],
    &soc_mem_list[SOC_MEM_INT_SRC_MODID_BLOCKm],
    &soc_mem_list[SOC_MEM_INT_STG_TABm],
    &soc_mem_list[SOC_MEM_INT_TRUNK_BITMAPm],
    &soc_mem_list[SOC_MEM_INT_TRUNK_GROUPm],
    &soc_mem_list[SOC_MEM_INT_VLAN_MACm],
    &soc_mem_list[SOC_MEM_INT_VLAN_PROTOCOLm],
    &soc_mem_list[SOC_MEM_INT_VLAN_PROTOCOL_DATAm],
    &soc_mem_list[SOC_MEM_INT_VLAN_SUBNETm],
    &soc_mem_list[SOC_MEM_INT_VLAN_SUBNET_DATA_ONLYm],
    &soc_mem_list[SOC_MEM_INT_VLAN_SUBNET_ONLYm],
    &soc_mem_list[SOC_MEM_INT_VLAN_TABm] 
};

static soc_block_info_t soc_blocks_bcm56218_a0[] = {
	{ SOC_BLK_BSAFE,	0,	11,	11	},	/* 0 B0 */
	{ SOC_BLK_CMIC,	0,	0,	0	},	/* 1 C0 */
	{ SOC_BLK_EPIPE,	0,	9,	9	},	/* 2 E0 */
	{ SOC_BLK_EPIPE_HI,	0,	10,	10	},	/* 3 E0 */
	{ SOC_BLK_GPORT,	0,	2,	2	},	/* 4 G0 */
	{ SOC_BLK_GPORT,	1,	3,	3	},	/* 5 G1 */
	{ SOC_BLK_GPORT,	2,	4,	4	},	/* 6 G2 */
	{ SOC_BLK_GPORT,	3,	5,	5	},	/* 7 G3 */
	{ SOC_BLK_GPORT,	4,	1,	1	},	/* 8 G4 */
	{ SOC_BLK_IPIPE,	0,	7,	7	},	/* 9 I0 */
	{ SOC_BLK_IPIPE_HI,	0,	8,	8	},	/* 10 I0 */
	{ SOC_BLK_MMU,	0,	6,	6	},	/* 11 M0 */
	{ -1,		-1,	-1,	-1	}	/* end */
};

static soc_port_info_t soc_ports_bcm56218_a0[] = {
	{ 1,	0	},	/* 0 C0.0 */
	{ 8,	0	},	/* 1 G4.0 */
	{ 8,	1	},	/* 2 G4.1 */
	{ 8,	2	},	/* 3 G4.2 */
	{ 8,	3	},	/* 4 G4.3 */
	{ 8,	4	},	/* 5 G4.4 */
	{ 4,	0	},	/* 6 G0.0 */
	{ 4,	1	},	/* 7 G0.1 */
	{ 4,	2	},	/* 8 G0.2 */
	{ 4,	3	},	/* 9 G0.3 */
	{ 4,	4	},	/* 10 G0.4 */
	{ 4,	5	},	/* 11 G0.5 */
	{ 4,	6	},	/* 12 G0.6 */
	{ 4,	7	},	/* 13 G0.7 */
	{ 4,	8	},	/* 14 G0.8 */
	{ 4,	9	},	/* 15 G0.9 */
	{ 4,	10	},	/* 16 G0.10 */
	{ 4,	11	},	/* 17 G0.11 */
	{ 5,	0	},	/* 18 G1.0 */
	{ 5,	1	},	/* 19 G1.1 */
	{ 5,	2	},	/* 20 G1.2 */
	{ 5,	3	},	/* 21 G1.3 */
	{ 5,	4	},	/* 22 G1.4 */
	{ 5,	5	},	/* 23 G1.5 */
	{ 5,	6	},	/* 24 G1.6 */
	{ 5,	7	},	/* 25 G1.7 */
	{ 5,	8	},	/* 26 G1.8 */
	{ 5,	9	},	/* 27 G1.9 */
	{ 5,	10	},	/* 28 G1.10 */
	{ 5,	11	},	/* 29 G1.11 */
	{ 6,	0	},	/* 30 G2.0 */
	{ 6,	1	},	/* 31 G2.1 */
	{ 6,	2	},	/* 32 G2.2 */
	{ 6,	3	},	/* 33 G2.3 */
	{ 6,	4	},	/* 34 G2.4 */
	{ 6,	5	},	/* 35 G2.5 */
	{ 6,	6	},	/* 36 G2.6 */
	{ 6,	7	},	/* 37 G2.7 */
	{ 6,	8	},	/* 38 G2.8 */
	{ 6,	9	},	/* 39 G2.9 */
	{ 6,	10	},	/* 40 G2.10 */
	{ 6,	11	},	/* 41 G2.11 */
	{ 7,	0	},	/* 42 G3.0 */
	{ 7,	1	},	/* 43 G3.1 */
	{ 7,	2	},	/* 44 G3.2 */
	{ 7,	3	},	/* 45 G3.3 */
	{ 7,	4	},	/* 46 G3.4 */
	{ 7,	5	},	/* 47 G3.5 */
	{ 7,	6	},	/* 48 G3.6 */
	{ 7,	7	},	/* 49 G3.7 */
	{ 7,	8	},	/* 50 G3.8 */
	{ 7,	9	},	/* 51 G3.9 */
	{ 7,	10	},	/* 52 G3.10 */
	{ 7,	11	},	/* 53 G3.11 */
	{ -1,	-1	}	/* end */
};

/* Forward declaration of init function */
static void chip_init_bcm56218_a0(void);

soc_driver_t soc_driver_bcm56218_a0 = {
	/* type         */	SOC_CHIP_BCM56218_A0,
	/* chip_string  */	"raptor",
	/* pci_vendor   */	BROADCOM_VENDOR_ID,
	/* pci_device   */	BCM56218_DEVICE_ID,
	/* pci_revision */	BCM56218_A0_REV_ID,
	/* reg_info     */	soc_registers_bcm56218_a0,
	/* mem_info     */	soc_memories_bcm56218_a0,
	/* block_info   */	soc_blocks_bcm56218_a0,
	/* port_info    */	soc_ports_bcm56218_a0,
	/* init         */	chip_init_bcm56218_a0
};  /* soc_driver */

/* Chip specific bottom matter from memory file */

/****************************************************************
 *
 * Function:    chip_init_bcm56218_a0
 * Purpose:
 *     Initialize software internals for bcm56218_a0 device:
 *         Initialize null memories
 * Parameters:  void
 * Returns:     void
 *
 ****************************************************************/
static void
chip_init_bcm56218_a0(void)
{
    return;
}

/* End of chip specific bottom matter */

#endif /* BCM_56218_A0 */
