Fitter report for memory
Tue May 28 17:27:21 2024
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Dual Purpose and Dedicated Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Non-Global High Fan-Out Signals
 23. Fitter RAM Summary
 24. |memory|rom_128x8_sync:rom_128x8_sync_u|altsyncram:ROM_rtl_0|altsyncram_ob71:auto_generated|ALTSYNCRAM
 25. Routing Usage Summary
 26. LAB Logic Elements
 27. LAB-wide Signals
 28. LAB Signals Sourced
 29. LAB Signals Sourced Out
 30. LAB Distinct Inputs
 31. I/O Rules Summary
 32. I/O Rules Details
 33. I/O Rules Matrix
 34. Fitter Device Options
 35. Operating Settings and Conditions
 36. Fitter Messages
 37. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------+
; Fitter Summary                                                                  ;
+------------------------------------+--------------------------------------------+
; Fitter Status                      ; Successful - Tue May 28 17:27:21 2024      ;
; Quartus II 64-Bit Version          ; 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name                      ; memory                                     ;
; Top-level Entity Name              ; memory                                     ;
; Family                             ; Cyclone III                                ;
; Device                             ; EP3C16F484C6                               ;
; Timing Models                      ; Final                                      ;
; Total logic elements               ; 1,270 / 15,408 ( 8 % )                     ;
;     Total combinational functions  ; 764 / 15,408 ( 5 % )                       ;
;     Dedicated logic registers      ; 896 / 15,408 ( 6 % )                       ;
; Total registers                    ; 896                                        ;
; Total pins                         ; 283 / 347 ( 82 % )                         ;
; Total virtual pins                 ; 0                                          ;
; Total memory bits                  ; 1,024 / 516,096 ( < 1 % )                  ;
; Embedded Multiplier 9-bit elements ; 0 / 112 ( 0 % )                            ;
; Total PLLs                         ; 0 / 4 ( 0 % )                              ;
+------------------------------------+--------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP3C16F484C6                          ;                                       ;
; Nominal Core Supply Voltage                                                ; 1.2V                                  ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; RAM Bit Reservation (Cyclone III)                                          ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------+
; I/O Assignment Warnings                        ;
+----------------+-------------------------------+
; Pin Name       ; Reason                        ;
+----------------+-------------------------------+
; data_out[0]    ; Incomplete set of assignments ;
; data_out[1]    ; Incomplete set of assignments ;
; data_out[2]    ; Incomplete set of assignments ;
; data_out[3]    ; Incomplete set of assignments ;
; data_out[4]    ; Incomplete set of assignments ;
; data_out[5]    ; Incomplete set of assignments ;
; data_out[6]    ; Incomplete set of assignments ;
; data_out[7]    ; Incomplete set of assignments ;
; port_out_00[0] ; Incomplete set of assignments ;
; port_out_00[1] ; Incomplete set of assignments ;
; port_out_00[2] ; Incomplete set of assignments ;
; port_out_00[3] ; Incomplete set of assignments ;
; port_out_00[4] ; Incomplete set of assignments ;
; port_out_00[5] ; Incomplete set of assignments ;
; port_out_00[6] ; Incomplete set of assignments ;
; port_out_00[7] ; Incomplete set of assignments ;
; port_out_01[0] ; Incomplete set of assignments ;
; port_out_01[1] ; Incomplete set of assignments ;
; port_out_01[2] ; Incomplete set of assignments ;
; port_out_01[3] ; Incomplete set of assignments ;
; port_out_01[4] ; Incomplete set of assignments ;
; port_out_01[5] ; Incomplete set of assignments ;
; port_out_01[6] ; Incomplete set of assignments ;
; port_out_01[7] ; Incomplete set of assignments ;
; port_out_02[0] ; Incomplete set of assignments ;
; port_out_02[1] ; Incomplete set of assignments ;
; port_out_02[2] ; Incomplete set of assignments ;
; port_out_02[3] ; Incomplete set of assignments ;
; port_out_02[4] ; Incomplete set of assignments ;
; port_out_02[5] ; Incomplete set of assignments ;
; port_out_02[6] ; Incomplete set of assignments ;
; port_out_02[7] ; Incomplete set of assignments ;
; port_out_03[0] ; Incomplete set of assignments ;
; port_out_03[1] ; Incomplete set of assignments ;
; port_out_03[2] ; Incomplete set of assignments ;
; port_out_03[3] ; Incomplete set of assignments ;
; port_out_03[4] ; Incomplete set of assignments ;
; port_out_03[5] ; Incomplete set of assignments ;
; port_out_03[6] ; Incomplete set of assignments ;
; port_out_03[7] ; Incomplete set of assignments ;
; port_out_04[0] ; Incomplete set of assignments ;
; port_out_04[1] ; Incomplete set of assignments ;
; port_out_04[2] ; Incomplete set of assignments ;
; port_out_04[3] ; Incomplete set of assignments ;
; port_out_04[4] ; Incomplete set of assignments ;
; port_out_04[5] ; Incomplete set of assignments ;
; port_out_04[6] ; Incomplete set of assignments ;
; port_out_04[7] ; Incomplete set of assignments ;
; port_out_05[0] ; Incomplete set of assignments ;
; port_out_05[1] ; Incomplete set of assignments ;
; port_out_05[2] ; Incomplete set of assignments ;
; port_out_05[3] ; Incomplete set of assignments ;
; port_out_05[4] ; Incomplete set of assignments ;
; port_out_05[5] ; Incomplete set of assignments ;
; port_out_05[6] ; Incomplete set of assignments ;
; port_out_05[7] ; Incomplete set of assignments ;
; port_out_06[0] ; Incomplete set of assignments ;
; port_out_06[1] ; Incomplete set of assignments ;
; port_out_06[2] ; Incomplete set of assignments ;
; port_out_06[3] ; Incomplete set of assignments ;
; port_out_06[4] ; Incomplete set of assignments ;
; port_out_06[5] ; Incomplete set of assignments ;
; port_out_06[6] ; Incomplete set of assignments ;
; port_out_06[7] ; Incomplete set of assignments ;
; port_out_07[0] ; Incomplete set of assignments ;
; port_out_07[1] ; Incomplete set of assignments ;
; port_out_07[2] ; Incomplete set of assignments ;
; port_out_07[3] ; Incomplete set of assignments ;
; port_out_07[4] ; Incomplete set of assignments ;
; port_out_07[5] ; Incomplete set of assignments ;
; port_out_07[6] ; Incomplete set of assignments ;
; port_out_07[7] ; Incomplete set of assignments ;
; port_out_08[0] ; Incomplete set of assignments ;
; port_out_08[1] ; Incomplete set of assignments ;
; port_out_08[2] ; Incomplete set of assignments ;
; port_out_08[3] ; Incomplete set of assignments ;
; port_out_08[4] ; Incomplete set of assignments ;
; port_out_08[5] ; Incomplete set of assignments ;
; port_out_08[6] ; Incomplete set of assignments ;
; port_out_08[7] ; Incomplete set of assignments ;
; port_out_09[0] ; Incomplete set of assignments ;
; port_out_09[1] ; Incomplete set of assignments ;
; port_out_09[2] ; Incomplete set of assignments ;
; port_out_09[3] ; Incomplete set of assignments ;
; port_out_09[4] ; Incomplete set of assignments ;
; port_out_09[5] ; Incomplete set of assignments ;
; port_out_09[6] ; Incomplete set of assignments ;
; port_out_09[7] ; Incomplete set of assignments ;
; port_out_10[0] ; Incomplete set of assignments ;
; port_out_10[1] ; Incomplete set of assignments ;
; port_out_10[2] ; Incomplete set of assignments ;
; port_out_10[3] ; Incomplete set of assignments ;
; port_out_10[4] ; Incomplete set of assignments ;
; port_out_10[5] ; Incomplete set of assignments ;
; port_out_10[6] ; Incomplete set of assignments ;
; port_out_10[7] ; Incomplete set of assignments ;
; port_out_11[0] ; Incomplete set of assignments ;
; port_out_11[1] ; Incomplete set of assignments ;
; port_out_11[2] ; Incomplete set of assignments ;
; port_out_11[3] ; Incomplete set of assignments ;
; port_out_11[4] ; Incomplete set of assignments ;
; port_out_11[5] ; Incomplete set of assignments ;
; port_out_11[6] ; Incomplete set of assignments ;
; port_out_11[7] ; Incomplete set of assignments ;
; port_out_12[0] ; Incomplete set of assignments ;
; port_out_12[1] ; Incomplete set of assignments ;
; port_out_12[2] ; Incomplete set of assignments ;
; port_out_12[3] ; Incomplete set of assignments ;
; port_out_12[4] ; Incomplete set of assignments ;
; port_out_12[5] ; Incomplete set of assignments ;
; port_out_12[6] ; Incomplete set of assignments ;
; port_out_12[7] ; Incomplete set of assignments ;
; port_out_13[0] ; Incomplete set of assignments ;
; port_out_13[1] ; Incomplete set of assignments ;
; port_out_13[2] ; Incomplete set of assignments ;
; port_out_13[3] ; Incomplete set of assignments ;
; port_out_13[4] ; Incomplete set of assignments ;
; port_out_13[5] ; Incomplete set of assignments ;
; port_out_13[6] ; Incomplete set of assignments ;
; port_out_13[7] ; Incomplete set of assignments ;
; port_out_14[0] ; Incomplete set of assignments ;
; port_out_14[1] ; Incomplete set of assignments ;
; port_out_14[2] ; Incomplete set of assignments ;
; port_out_14[3] ; Incomplete set of assignments ;
; port_out_14[4] ; Incomplete set of assignments ;
; port_out_14[5] ; Incomplete set of assignments ;
; port_out_14[6] ; Incomplete set of assignments ;
; port_out_14[7] ; Incomplete set of assignments ;
; port_out_15[0] ; Incomplete set of assignments ;
; port_out_15[1] ; Incomplete set of assignments ;
; port_out_15[2] ; Incomplete set of assignments ;
; port_out_15[3] ; Incomplete set of assignments ;
; port_out_15[4] ; Incomplete set of assignments ;
; port_out_15[5] ; Incomplete set of assignments ;
; port_out_15[6] ; Incomplete set of assignments ;
; port_out_15[7] ; Incomplete set of assignments ;
; address[7]     ; Incomplete set of assignments ;
; address[5]     ; Incomplete set of assignments ;
; address[1]     ; Incomplete set of assignments ;
; address[4]     ; Incomplete set of assignments ;
; address[0]     ; Incomplete set of assignments ;
; address[3]     ; Incomplete set of assignments ;
; address[2]     ; Incomplete set of assignments ;
; address[6]     ; Incomplete set of assignments ;
; port_in_05[0]  ; Incomplete set of assignments ;
; port_in_09[0]  ; Incomplete set of assignments ;
; port_in_01[0]  ; Incomplete set of assignments ;
; port_in_13[0]  ; Incomplete set of assignments ;
; port_in_10[0]  ; Incomplete set of assignments ;
; port_in_06[0]  ; Incomplete set of assignments ;
; port_in_02[0]  ; Incomplete set of assignments ;
; port_in_14[0]  ; Incomplete set of assignments ;
; port_in_04[0]  ; Incomplete set of assignments ;
; port_in_08[0]  ; Incomplete set of assignments ;
; port_in_00[0]  ; Incomplete set of assignments ;
; port_in_12[0]  ; Incomplete set of assignments ;
; port_in_11[0]  ; Incomplete set of assignments ;
; port_in_07[0]  ; Incomplete set of assignments ;
; port_in_03[0]  ; Incomplete set of assignments ;
; port_in_15[0]  ; Incomplete set of assignments ;
; port_in_06[1]  ; Incomplete set of assignments ;
; port_in_05[1]  ; Incomplete set of assignments ;
; port_in_04[1]  ; Incomplete set of assignments ;
; port_in_07[1]  ; Incomplete set of assignments ;
; port_in_09[1]  ; Incomplete set of assignments ;
; port_in_10[1]  ; Incomplete set of assignments ;
; port_in_08[1]  ; Incomplete set of assignments ;
; port_in_11[1]  ; Incomplete set of assignments ;
; port_in_02[1]  ; Incomplete set of assignments ;
; port_in_01[1]  ; Incomplete set of assignments ;
; port_in_00[1]  ; Incomplete set of assignments ;
; port_in_03[1]  ; Incomplete set of assignments ;
; port_in_13[1]  ; Incomplete set of assignments ;
; port_in_14[1]  ; Incomplete set of assignments ;
; port_in_12[1]  ; Incomplete set of assignments ;
; port_in_15[1]  ; Incomplete set of assignments ;
; port_in_06[2]  ; Incomplete set of assignments ;
; port_in_10[2]  ; Incomplete set of assignments ;
; port_in_02[2]  ; Incomplete set of assignments ;
; port_in_14[2]  ; Incomplete set of assignments ;
; port_in_09[2]  ; Incomplete set of assignments ;
; port_in_05[2]  ; Incomplete set of assignments ;
; port_in_01[2]  ; Incomplete set of assignments ;
; port_in_13[2]  ; Incomplete set of assignments ;
; port_in_08[2]  ; Incomplete set of assignments ;
; port_in_04[2]  ; Incomplete set of assignments ;
; port_in_00[2]  ; Incomplete set of assignments ;
; port_in_12[2]  ; Incomplete set of assignments ;
; port_in_07[2]  ; Incomplete set of assignments ;
; port_in_11[2]  ; Incomplete set of assignments ;
; port_in_03[2]  ; Incomplete set of assignments ;
; port_in_15[2]  ; Incomplete set of assignments ;
; port_in_10[3]  ; Incomplete set of assignments ;
; port_in_09[3]  ; Incomplete set of assignments ;
; port_in_08[3]  ; Incomplete set of assignments ;
; port_in_11[3]  ; Incomplete set of assignments ;
; port_in_05[3]  ; Incomplete set of assignments ;
; port_in_06[3]  ; Incomplete set of assignments ;
; port_in_04[3]  ; Incomplete set of assignments ;
; port_in_07[3]  ; Incomplete set of assignments ;
; port_in_01[3]  ; Incomplete set of assignments ;
; port_in_02[3]  ; Incomplete set of assignments ;
; port_in_00[3]  ; Incomplete set of assignments ;
; port_in_03[3]  ; Incomplete set of assignments ;
; port_in_14[3]  ; Incomplete set of assignments ;
; port_in_13[3]  ; Incomplete set of assignments ;
; port_in_12[3]  ; Incomplete set of assignments ;
; port_in_15[3]  ; Incomplete set of assignments ;
; port_in_05[4]  ; Incomplete set of assignments ;
; port_in_09[4]  ; Incomplete set of assignments ;
; port_in_01[4]  ; Incomplete set of assignments ;
; port_in_13[4]  ; Incomplete set of assignments ;
; port_in_10[4]  ; Incomplete set of assignments ;
; port_in_06[4]  ; Incomplete set of assignments ;
; port_in_02[4]  ; Incomplete set of assignments ;
; port_in_14[4]  ; Incomplete set of assignments ;
; port_in_04[4]  ; Incomplete set of assignments ;
; port_in_08[4]  ; Incomplete set of assignments ;
; port_in_00[4]  ; Incomplete set of assignments ;
; port_in_12[4]  ; Incomplete set of assignments ;
; port_in_11[4]  ; Incomplete set of assignments ;
; port_in_07[4]  ; Incomplete set of assignments ;
; port_in_03[4]  ; Incomplete set of assignments ;
; port_in_15[4]  ; Incomplete set of assignments ;
; port_in_06[5]  ; Incomplete set of assignments ;
; port_in_05[5]  ; Incomplete set of assignments ;
; port_in_04[5]  ; Incomplete set of assignments ;
; port_in_07[5]  ; Incomplete set of assignments ;
; port_in_09[5]  ; Incomplete set of assignments ;
; port_in_10[5]  ; Incomplete set of assignments ;
; port_in_08[5]  ; Incomplete set of assignments ;
; port_in_11[5]  ; Incomplete set of assignments ;
; port_in_02[5]  ; Incomplete set of assignments ;
; port_in_01[5]  ; Incomplete set of assignments ;
; port_in_00[5]  ; Incomplete set of assignments ;
; port_in_03[5]  ; Incomplete set of assignments ;
; port_in_13[5]  ; Incomplete set of assignments ;
; port_in_14[5]  ; Incomplete set of assignments ;
; port_in_12[5]  ; Incomplete set of assignments ;
; port_in_15[5]  ; Incomplete set of assignments ;
; port_in_06[6]  ; Incomplete set of assignments ;
; port_in_10[6]  ; Incomplete set of assignments ;
; port_in_02[6]  ; Incomplete set of assignments ;
; port_in_14[6]  ; Incomplete set of assignments ;
; port_in_09[6]  ; Incomplete set of assignments ;
; port_in_05[6]  ; Incomplete set of assignments ;
; port_in_01[6]  ; Incomplete set of assignments ;
; port_in_13[6]  ; Incomplete set of assignments ;
; port_in_08[6]  ; Incomplete set of assignments ;
; port_in_04[6]  ; Incomplete set of assignments ;
; port_in_00[6]  ; Incomplete set of assignments ;
; port_in_12[6]  ; Incomplete set of assignments ;
; port_in_07[6]  ; Incomplete set of assignments ;
; port_in_11[6]  ; Incomplete set of assignments ;
; port_in_03[6]  ; Incomplete set of assignments ;
; port_in_15[6]  ; Incomplete set of assignments ;
; port_in_10[7]  ; Incomplete set of assignments ;
; port_in_09[7]  ; Incomplete set of assignments ;
; port_in_08[7]  ; Incomplete set of assignments ;
; port_in_11[7]  ; Incomplete set of assignments ;
; port_in_05[7]  ; Incomplete set of assignments ;
; port_in_06[7]  ; Incomplete set of assignments ;
; port_in_04[7]  ; Incomplete set of assignments ;
; port_in_07[7]  ; Incomplete set of assignments ;
; port_in_01[7]  ; Incomplete set of assignments ;
; port_in_02[7]  ; Incomplete set of assignments ;
; port_in_00[7]  ; Incomplete set of assignments ;
; port_in_03[7]  ; Incomplete set of assignments ;
; port_in_14[7]  ; Incomplete set of assignments ;
; port_in_13[7]  ; Incomplete set of assignments ;
; port_in_12[7]  ; Incomplete set of assignments ;
; port_in_15[7]  ; Incomplete set of assignments ;
; clock          ; Incomplete set of assignments ;
; data_in[0]     ; Incomplete set of assignments ;
; write          ; Incomplete set of assignments ;
; data_in[1]     ; Incomplete set of assignments ;
; data_in[2]     ; Incomplete set of assignments ;
; data_in[3]     ; Incomplete set of assignments ;
; data_in[4]     ; Incomplete set of assignments ;
; data_in[5]     ; Incomplete set of assignments ;
; data_in[6]     ; Incomplete set of assignments ;
; data_in[7]     ; Incomplete set of assignments ;
; reset          ; Incomplete set of assignments ;
+----------------+-------------------------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 2247 ) ; 0.00 % ( 0 / 2247 )        ; 0.00 % ( 0 / 2247 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 2247 ) ; 0.00 % ( 0 / 2247 )        ; 0.00 % ( 0 / 2247 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 2237 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 10 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in F:/microcontrol/memory/output_files/memory.pin.


+-------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                           ;
+---------------------------------------------+---------------------------+
; Resource                                    ; Usage                     ;
+---------------------------------------------+---------------------------+
; Total logic elements                        ; 1,270 / 15,408 ( 8 % )    ;
;     -- Combinational with no register       ; 374                       ;
;     -- Register only                        ; 506                       ;
;     -- Combinational with a register        ; 390                       ;
;                                             ;                           ;
; Logic element usage by number of LUT inputs ;                           ;
;     -- 4 input functions                    ; 679                       ;
;     -- 3 input functions                    ; 1                         ;
;     -- <=2 input functions                  ; 84                        ;
;     -- Register only                        ; 506                       ;
;                                             ;                           ;
; Logic elements by mode                      ;                           ;
;     -- normal mode                          ; 764                       ;
;     -- arithmetic mode                      ; 0                         ;
;                                             ;                           ;
; Total registers*                            ; 896 / 17,068 ( 5 % )      ;
;     -- Dedicated logic registers            ; 896 / 15,408 ( 6 % )      ;
;     -- I/O registers                        ; 0 / 1,660 ( 0 % )         ;
;                                             ;                           ;
; Total LABs:  partially or completely used   ; 87 / 963 ( 9 % )          ;
; Virtual pins                                ; 0                         ;
; I/O pins                                    ; 283 / 347 ( 82 % )        ;
;     -- Clock pins                           ; 4 / 8 ( 50 % )            ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )             ;
;                                             ;                           ;
; Global signals                              ; 2                         ;
; M9Ks                                        ; 1 / 56 ( 2 % )            ;
; Total block memory bits                     ; 1,024 / 516,096 ( < 1 % ) ;
; Total block memory implementation bits      ; 9,216 / 516,096 ( 2 % )   ;
; Embedded Multiplier 9-bit elements          ; 0 / 112 ( 0 % )           ;
; PLLs                                        ; 0 / 4 ( 0 % )             ;
; Global clocks                               ; 2 / 20 ( 10 % )           ;
; JTAGs                                       ; 0 / 1 ( 0 % )             ;
; CRC blocks                                  ; 0 / 1 ( 0 % )             ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )             ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )             ;
; Average interconnect usage (total/H/V)      ; 3% / 2% / 3%              ;
; Peak interconnect usage (total/H/V)         ; 9% / 8% / 11%             ;
; Maximum fan-out                             ; 897                       ;
; Highest non-global fan-out                  ; 212                       ;
; Total fan-out                               ; 6289                      ;
; Average fan-out                             ; 2.62                      ;
+---------------------------------------------+---------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                         ;
+---------------------------------------------+----------------------+--------------------------------+
; Statistic                                   ; Top                  ; hard_block:auto_generated_inst ;
+---------------------------------------------+----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                  ; Low                            ;
;                                             ;                      ;                                ;
; Total logic elements                        ; 1270 / 15408 ( 8 % ) ; 0 / 15408 ( 0 % )              ;
;     -- Combinational with no register       ; 374                  ; 0                              ;
;     -- Register only                        ; 506                  ; 0                              ;
;     -- Combinational with a register        ; 390                  ; 0                              ;
;                                             ;                      ;                                ;
; Logic element usage by number of LUT inputs ;                      ;                                ;
;     -- 4 input functions                    ; 679                  ; 0                              ;
;     -- 3 input functions                    ; 1                    ; 0                              ;
;     -- <=2 input functions                  ; 84                   ; 0                              ;
;     -- Register only                        ; 506                  ; 0                              ;
;                                             ;                      ;                                ;
; Logic elements by mode                      ;                      ;                                ;
;     -- normal mode                          ; 764                  ; 0                              ;
;     -- arithmetic mode                      ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Total registers                             ; 896                  ; 0                              ;
;     -- Dedicated logic registers            ; 896 / 15408 ( 6 % )  ; 0 / 15408 ( 0 % )              ;
;     -- I/O registers                        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Total LABs:  partially or completely used   ; 87 / 963 ( 9 % )     ; 0 / 963 ( 0 % )                ;
;                                             ;                      ;                                ;
; Virtual pins                                ; 0                    ; 0                              ;
; I/O pins                                    ; 283                  ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 112 ( 0 % )      ; 0 / 112 ( 0 % )                ;
; Total memory bits                           ; 1024                 ; 0                              ;
; Total RAM block bits                        ; 9216                 ; 0                              ;
; M9K                                         ; 1 / 56 ( 1 % )       ; 0 / 56 ( 0 % )                 ;
; Clock control block                         ; 2 / 24 ( 8 % )       ; 0 / 24 ( 0 % )                 ;
;                                             ;                      ;                                ;
; Connections                                 ;                      ;                                ;
;     -- Input Connections                    ; 0                    ; 0                              ;
;     -- Registered Input Connections         ; 0                    ; 0                              ;
;     -- Output Connections                   ; 0                    ; 0                              ;
;     -- Registered Output Connections        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Internal Connections                        ;                      ;                                ;
;     -- Total Connections                    ; 6284                 ; 5                              ;
;     -- Registered Connections               ; 896                  ; 0                              ;
;                                             ;                      ;                                ;
; External Connections                        ;                      ;                                ;
;     -- Top                                  ; 0                    ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Partition Interface                         ;                      ;                                ;
;     -- Input Ports                          ; 147                  ; 0                              ;
;     -- Output Ports                         ; 136                  ; 0                              ;
;     -- Bidir Ports                          ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Registered Ports                            ;                      ;                                ;
;     -- Registered Input Ports               ; 0                    ; 0                              ;
;     -- Registered Output Ports              ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Port Connectivity                           ;                      ;                                ;
;     -- Input Ports driven by GND            ; 0                    ; 0                              ;
;     -- Output Ports driven by GND           ; 0                    ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                    ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                    ; 0                              ;
;     -- Input Ports with no Source           ; 0                    ; 0                              ;
;     -- Output Ports with no Source          ; 0                    ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                    ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                    ; 0                              ;
+---------------------------------------------+----------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                         ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; address[0]    ; N20   ; 5        ; 41           ; 12           ; 14           ; 33                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; address[1]    ; B20   ; 7        ; 35           ; 29           ; 7            ; 33                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; address[2]    ; N16   ; 5        ; 41           ; 10           ; 21           ; 35                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; address[3]    ; P22   ; 5        ; 41           ; 11           ; 0            ; 81                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; address[4]    ; H11   ; 8        ; 19           ; 29           ; 28           ; 17                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; address[5]    ; B17   ; 7        ; 30           ; 29           ; 21           ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; address[6]    ; H14   ; 7        ; 35           ; 29           ; 28           ; 12                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; address[7]    ; J17   ; 6        ; 41           ; 24           ; 21           ; 74                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; clock         ; G2    ; 1        ; 0            ; 14           ; 0            ; 897                   ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; data_in[0]    ; B2    ; 1        ; 0            ; 27           ; 7            ; 112                   ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; data_in[1]    ; D2    ; 1        ; 0            ; 25           ; 0            ; 112                   ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; data_in[2]    ; F2    ; 1        ; 0            ; 24           ; 21           ; 112                   ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; data_in[3]    ; N2    ; 2        ; 0            ; 12           ; 14           ; 112                   ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; data_in[4]    ; M3    ; 2        ; 0            ; 12           ; 7            ; 112                   ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; data_in[5]    ; E3    ; 1        ; 0            ; 26           ; 7            ; 112                   ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; data_in[6]    ; V9    ; 3        ; 14           ; 0            ; 21           ; 112                   ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; data_in[7]    ; C1    ; 1        ; 0            ; 26           ; 21           ; 112                   ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_00[0] ; R21   ; 5        ; 41           ; 10           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_00[1] ; D21   ; 6        ; 41           ; 24           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_00[2] ; B14   ; 7        ; 23           ; 29           ; 28           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_00[3] ; B5    ; 8        ; 7            ; 29           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_00[4] ; K19   ; 6        ; 41           ; 18           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_00[5] ; G17   ; 6        ; 41           ; 27           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_00[6] ; G21   ; 6        ; 41           ; 15           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_00[7] ; W22   ; 5        ; 41           ; 5            ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_01[0] ; C10   ; 8        ; 14           ; 29           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_01[1] ; B22   ; 6        ; 41           ; 26           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_01[2] ; B15   ; 7        ; 26           ; 29           ; 28           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_01[3] ; B12   ; 7        ; 19           ; 29           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_01[4] ; J18   ; 6        ; 41           ; 21           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_01[5] ; G18   ; 6        ; 41           ; 25           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_01[6] ; T21   ; 5        ; 41           ; 15           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_01[7] ; U21   ; 5        ; 41           ; 8            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_02[0] ; G11   ; 8        ; 14           ; 29           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_02[1] ; D20   ; 6        ; 41           ; 27           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_02[2] ; B8    ; 8        ; 14           ; 29           ; 28           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_02[3] ; B6    ; 8        ; 11           ; 29           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_02[4] ; H19   ; 6        ; 41           ; 23           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_02[5] ; C20   ; 6        ; 41           ; 27           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_02[6] ; N22   ; 5        ; 41           ; 13           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_02[7] ; P17   ; 5        ; 41           ; 7            ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_03[0] ; F10   ; 8        ; 7            ; 29           ; 28           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_03[1] ; C17   ; 7        ; 35           ; 29           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_03[2] ; E11   ; 7        ; 21           ; 29           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_03[3] ; C2    ; 1        ; 0            ; 26           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_03[4] ; J16   ; 6        ; 41           ; 20           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_03[5] ; D17   ; 7        ; 37           ; 29           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_03[6] ; L15   ; 6        ; 41           ; 17           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_03[7] ; P15   ; 5        ; 41           ; 6            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_04[0] ; P21   ; 5        ; 41           ; 12           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_04[1] ; G14   ; 7        ; 37           ; 29           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_04[2] ; G12   ; 7        ; 26           ; 29           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_04[3] ; E9    ; 8        ; 11           ; 29           ; 28           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_04[4] ; F16   ; 7        ; 39           ; 29           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_04[5] ; Y22   ; 5        ; 41           ; 3            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_04[6] ; G22   ; 6        ; 41           ; 15           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_04[7] ; W21   ; 5        ; 41           ; 5            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_05[0] ; F9    ; 8        ; 7            ; 29           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_05[1] ; F17   ; 6        ; 41           ; 27           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_05[2] ; B10   ; 8        ; 16           ; 29           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_05[3] ; C7    ; 8        ; 9            ; 29           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_05[4] ; L21   ; 6        ; 41           ; 18           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_05[5] ; Y21   ; 5        ; 41           ; 4            ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_05[6] ; T22   ; 5        ; 41           ; 15           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_05[7] ; R17   ; 5        ; 41           ; 6            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_06[0] ; C8    ; 8        ; 9            ; 29           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_06[1] ; G15   ; 7        ; 39           ; 29           ; 28           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_06[2] ; A14   ; 7        ; 23           ; 29           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_06[3] ; B4    ; 8        ; 5            ; 29           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_06[4] ; H20   ; 6        ; 41           ; 22           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_06[5] ; R20   ; 5        ; 41           ; 8            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_06[6] ; N21   ; 5        ; 41           ; 13           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_06[7] ; R18   ; 5        ; 41           ; 9            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_07[0] ; A5    ; 8        ; 7            ; 29           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_07[1] ; E16   ; 7        ; 39           ; 29           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_07[2] ; C13   ; 7        ; 23           ; 29           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_07[3] ; A12   ; 7        ; 19           ; 29           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_07[4] ; K17   ; 6        ; 41           ; 21           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_07[5] ; W20   ; 5        ; 41           ; 3            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_07[6] ; L22   ; 6        ; 41           ; 18           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_07[7] ; R15   ; 4        ; 39           ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_08[0] ; N18   ; 5        ; 41           ; 13           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_08[1] ; H16   ; 6        ; 41           ; 24           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_08[2] ; A9    ; 8        ; 16           ; 29           ; 28           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_08[3] ; E21   ; 6        ; 41           ; 23           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_08[4] ; H22   ; 6        ; 41           ; 20           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_08[5] ; H17   ; 6        ; 41           ; 25           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_08[6] ; M19   ; 5        ; 41           ; 14           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_08[7] ; N15   ; 5        ; 41           ; 7            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_09[0] ; H10   ; 8        ; 9            ; 29           ; 28           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_09[1] ; G16   ; 7        ; 39           ; 29           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_09[2] ; E12   ; 7        ; 21           ; 29           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_09[3] ; J15   ; 6        ; 41           ; 19           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_09[4] ; K16   ; 6        ; 41           ; 20           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_09[5] ; C19   ; 7        ; 37           ; 29           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_09[6] ; M22   ; 5        ; 41           ; 13           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_09[7] ; U22   ; 5        ; 41           ; 8            ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_10[0] ; G10   ; 8        ; 9            ; 29           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_10[1] ; C21   ; 6        ; 41           ; 26           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_10[2] ; B13   ; 7        ; 21           ; 29           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_10[3] ; F22   ; 6        ; 41           ; 22           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_10[4] ; J22   ; 6        ; 41           ; 19           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_10[5] ; F15   ; 7        ; 39           ; 29           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_10[6] ; N17   ; 5        ; 41           ; 12           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_10[7] ; V21   ; 5        ; 41           ; 8            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_11[0] ; A6    ; 8        ; 11           ; 29           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_11[1] ; F19   ; 6        ; 41           ; 25           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_11[2] ; F11   ; 7        ; 21           ; 29           ; 28           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_11[3] ; F21   ; 6        ; 41           ; 22           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_11[4] ; K21   ; 6        ; 41           ; 19           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_11[5] ; C22   ; 6        ; 41           ; 26           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_11[6] ; N19   ; 5        ; 41           ; 12           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_11[7] ; P16   ; 5        ; 41           ; 6            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_12[0] ; M21   ; 5        ; 41           ; 14           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_12[1] ; B21   ; 6        ; 41           ; 26           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_12[2] ; E15   ; 7        ; 30           ; 29           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_12[3] ; G8    ; 8        ; 5            ; 29           ; 28           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_12[4] ; H21   ; 6        ; 41           ; 21           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_12[5] ; V22   ; 5        ; 41           ; 7            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_12[6] ; M20   ; 5        ; 41           ; 14           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_12[7] ; R19   ; 5        ; 41           ; 9            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_13[0] ; B7    ; 8        ; 11           ; 29           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_13[1] ; F20   ; 6        ; 41           ; 25           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_13[2] ; G13   ; 7        ; 30           ; 29           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_13[3] ; G9    ; 8        ; 9            ; 29           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_13[4] ; D22   ; 6        ; 41           ; 24           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_13[5] ; U20   ; 5        ; 41           ; 4            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_13[6] ; K15   ; 6        ; 41           ; 18           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_13[7] ; N14   ; 5        ; 41           ; 5            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_14[0] ; A8    ; 8        ; 14           ; 29           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_14[1] ; D19   ; 7        ; 37           ; 29           ; 28           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_14[2] ; B9    ; 8        ; 14           ; 29           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_14[3] ; A3    ; 8        ; 3            ; 29           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_14[4] ; J21   ; 6        ; 41           ; 20           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_14[5] ; M15   ; 5        ; 41           ; 7            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_14[6] ; R22   ; 5        ; 41           ; 10           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_14[7] ; W19   ; 5        ; 41           ; 3            ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_15[0] ; H9    ; 8        ; 7            ; 29           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_15[1] ; F14   ; 7        ; 37           ; 29           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_15[2] ; E13   ; 7        ; 23           ; 29           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_15[3] ; A7    ; 8        ; 11           ; 29           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_15[4] ; K18   ; 6        ; 41           ; 21           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_15[5] ; U19   ; 5        ; 41           ; 5            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_15[6] ; M16   ; 5        ; 41           ; 14           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_15[7] ; P20   ; 5        ; 41           ; 10           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; reset         ; G1    ; 1        ; 0            ; 14           ; 7            ; 128                   ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; write         ; U11   ; 3        ; 19           ; 0            ; 28           ; 14                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name           ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; data_out[0]    ; A10   ; 8        ; 16           ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; data_out[1]    ; E10   ; 8        ; 16           ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; data_out[2]    ; A13   ; 7        ; 21           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; data_out[3]    ; H18   ; 6        ; 41           ; 23           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; data_out[4]    ; E22   ; 6        ; 41           ; 23           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; data_out[5]    ; D13   ; 7        ; 23           ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; data_out[6]    ; L16   ; 6        ; 41           ; 17           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; data_out[7]    ; D10   ; 8        ; 16           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_00[0] ; J4    ; 1        ; 0            ; 21           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_00[1] ; J6    ; 1        ; 0            ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_00[2] ; K8    ; 1        ; 0            ; 22           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_00[3] ; J7    ; 1        ; 0            ; 22           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_00[4] ; E1    ; 1        ; 0            ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_00[5] ; H1    ; 1        ; 0            ; 21           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_00[6] ; G4    ; 1        ; 0            ; 23           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_00[7] ; L8    ; 1        ; 0            ; 22           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_01[0] ; B19   ; 7        ; 32           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_01[1] ; F12   ; 7        ; 28           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_01[2] ; B18   ; 7        ; 32           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_01[3] ; D15   ; 7        ; 32           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_01[4] ; A20   ; 7        ; 35           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_01[5] ; A19   ; 7        ; 32           ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_01[6] ; A16   ; 7        ; 30           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_01[7] ; C15   ; 7        ; 28           ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_02[0] ; P4    ; 2        ; 0            ; 10           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_02[1] ; L7    ; 2        ; 0            ; 11           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_02[2] ; AB8   ; 3        ; 16           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_02[3] ; N5    ; 2        ; 0            ; 10           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_02[4] ; AA13  ; 4        ; 23           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_02[5] ; P2    ; 2        ; 0            ; 11           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_02[6] ; V2    ; 2        ; 0            ; 9            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_02[7] ; AA10  ; 3        ; 19           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_03[0] ; AA2   ; 2        ; 0            ; 5            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_03[1] ; W2    ; 2        ; 0            ; 7            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_03[2] ; M8    ; 2        ; 0            ; 7            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_03[3] ; Y1    ; 2        ; 0            ; 6            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_03[4] ; P7    ; 2        ; 0            ; 5            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_03[5] ; V1    ; 2        ; 0            ; 8            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_03[6] ; Y2    ; 2        ; 0            ; 6            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_03[7] ; N8    ; 2        ; 0            ; 7            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_04[0] ; V12   ; 4        ; 23           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_04[1] ; AA14  ; 4        ; 23           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_04[2] ; AB13  ; 4        ; 23           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_04[3] ; W14   ; 4        ; 30           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_04[4] ; T12   ; 4        ; 28           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_04[5] ; AA17  ; 4        ; 28           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_04[6] ; AA15  ; 4        ; 26           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_04[7] ; AB17  ; 4        ; 28           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_05[0] ; W8    ; 3        ; 11           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_05[1] ; U9    ; 3        ; 9            ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_05[2] ; T10   ; 3        ; 14           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_05[3] ; Y8    ; 3        ; 11           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_05[4] ; W7    ; 3        ; 9            ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_05[5] ; AA4   ; 3        ; 7            ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_05[6] ; Y7    ; 3        ; 9            ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_05[7] ; AB4   ; 3        ; 7            ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_06[0] ; R5    ; 2        ; 0            ; 4            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_06[1] ; R7    ; 2        ; 0            ; 2            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_06[2] ; P8    ; 2        ; 0            ; 2            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_06[3] ; T7    ; 2        ; 0            ; 2            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_06[4] ; R9    ; 3        ; 1            ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_06[5] ; T4    ; 2        ; 0            ; 4            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_06[6] ; T8    ; 3        ; 1            ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_06[7] ; R6    ; 2        ; 0            ; 3            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_07[0] ; R11   ; 3        ; 3            ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_07[1] ; Y6    ; 3        ; 5            ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_07[2] ; U7    ; 3        ; 3            ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_07[3] ; R12   ; 3        ; 5            ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_07[4] ; U8    ; 3        ; 3            ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_07[5] ; V5    ; 3        ; 3            ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_07[6] ; Y4    ; 3        ; 3            ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_07[7] ; AA3   ; 3        ; 5            ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_08[0] ; P6    ; 2        ; 0            ; 4            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_08[1] ; V4    ; 2        ; 0            ; 5            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_08[2] ; R8    ; 2        ; 0            ; 2            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_08[3] ; R10   ; 3        ; 1            ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_08[4] ; T9    ; 3        ; 1            ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_08[5] ; V6    ; 3        ; 1            ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_08[6] ; T5    ; 2        ; 0            ; 3            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_08[7] ; V3    ; 2        ; 0            ; 4            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_09[0] ; AB7   ; 3        ; 11           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_09[1] ; V8    ; 3        ; 11           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_09[2] ; AB3   ; 3        ; 7            ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_09[3] ; V10   ; 3        ; 14           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_09[4] ; AA5   ; 3        ; 9            ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_09[5] ; AA7   ; 3        ; 11           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_09[6] ; V7    ; 3        ; 7            ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_09[7] ; AB5   ; 3        ; 9            ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_10[0] ; Y10   ; 3        ; 19           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_10[1] ; W10   ; 3        ; 19           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_10[2] ; V11   ; 3        ; 19           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_10[3] ; T11   ; 3        ; 16           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_10[4] ; AA9   ; 3        ; 16           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_10[5] ; AB9   ; 3        ; 16           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_10[6] ; AB10  ; 3        ; 21           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_10[7] ; AA8   ; 3        ; 16           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_11[0] ; Y13   ; 4        ; 26           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_11[1] ; AB14  ; 4        ; 23           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_11[2] ; W13   ; 4        ; 26           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_11[3] ; AB16  ; 4        ; 28           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_11[4] ; AA16  ; 4        ; 28           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_11[5] ; AB15  ; 4        ; 26           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_11[6] ; V14   ; 4        ; 30           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_11[7] ; U12   ; 4        ; 26           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_12[0] ; P5    ; 2        ; 0            ; 8            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_12[1] ; U1    ; 2        ; 0            ; 9            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_12[2] ; M7    ; 2        ; 0            ; 8            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_12[3] ; W1    ; 2        ; 0            ; 7            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_12[4] ; T3    ; 2        ; 0            ; 6            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_12[5] ; N6    ; 2        ; 0            ; 8            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_12[6] ; AA1   ; 2        ; 0            ; 5            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_12[7] ; N7    ; 2        ; 0            ; 6            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_13[0] ; U2    ; 2        ; 0            ; 9            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_13[1] ; P3    ; 2        ; 0            ; 9            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_13[2] ; M4    ; 2        ; 0            ; 12           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_13[3] ; P1    ; 2        ; 0            ; 11           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_13[4] ; R1    ; 2        ; 0            ; 10           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_13[5] ; R2    ; 2        ; 0            ; 10           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_13[6] ; M5    ; 2        ; 0            ; 11           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_13[7] ; N1    ; 2        ; 0            ; 12           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_14[0] ; A15   ; 7        ; 26           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_14[1] ; E14   ; 7        ; 28           ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_14[2] ; B16   ; 7        ; 28           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_14[3] ; H15   ; 7        ; 35           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_14[4] ; A17   ; 7        ; 30           ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_14[5] ; H12   ; 7        ; 26           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_14[6] ; F13   ; 7        ; 26           ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_14[7] ; H13   ; 7        ; 28           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_15[0] ; F1    ; 1        ; 0            ; 23           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_15[1] ; H2    ; 1        ; 0            ; 21           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_15[2] ; J2    ; 1        ; 0            ; 20           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_15[3] ; J1    ; 1        ; 0            ; 20           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_15[4] ; J3    ; 1        ; 0            ; 21           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_15[5] ; M6    ; 2        ; 0            ; 13           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_15[6] ; K7    ; 1        ; 0            ; 22           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_15[7] ; G3    ; 1        ; 0            ; 23           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                      ;
+----------+------------------------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                                 ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+------------------------------------------+--------------------------+-------------------------+---------------------------+
; D1       ; DIFFIO_L4n, DATA1, ASDO                  ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; E2       ; DIFFIO_L6p, FLASH_nCE, nCSO              ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; K6       ; nSTATUS                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; K2       ; DCLK                                     ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; K1       ; DATA0                                    ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; K5       ; nCONFIG                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; L3       ; nCE                                      ; -                        ; -                       ; Dedicated Programming Pin ;
; N22      ; DIFFIO_R21n, DEV_OE                      ; Use as regular IO        ; port_in_02[6]           ; Dual Purpose Pin          ;
; N21      ; DIFFIO_R21p, DEV_CLRn                    ; Use as regular IO        ; port_in_06[6]           ; Dual Purpose Pin          ;
; M18      ; CONF_DONE                                ; -                        ; -                       ; Dedicated Programming Pin ;
; M17      ; MSEL0                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; L18      ; MSEL1                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; L17      ; MSEL2                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; K20      ; MSEL3                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; L22      ; DIFFIO_R17n, INIT_DONE                   ; Use as regular IO        ; port_in_07[6]           ; Dual Purpose Pin          ;
; L21      ; DIFFIO_R17p, CRC_ERROR                   ; Use as regular IO        ; port_in_05[4]           ; Dual Purpose Pin          ;
; K22      ; DIFFIO_R16n, nCEO                        ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
; K21      ; DIFFIO_R16p, CLKUSR                      ; Use as regular IO        ; port_in_11[4]           ; Dual Purpose Pin          ;
; E22      ; DIFFIO_R9n, nWE                          ; Use as regular IO        ; data_out[4]             ; Dual Purpose Pin          ;
; E21      ; DIFFIO_R9p, nOE                          ; Use as regular IO        ; port_in_08[3]           ; Dual Purpose Pin          ;
; F20      ; DIFFIO_R6n, nAVD                         ; Use as regular IO        ; port_in_13[1]           ; Dual Purpose Pin          ;
; F19      ; DIFFIO_R6p                               ; Use as regular IO        ; port_in_11[1]           ; Dual Purpose Pin          ;
; G18      ; DIFFIO_R5n, PADD23                       ; Use as regular IO        ; port_in_01[5]           ; Dual Purpose Pin          ;
; B22      ; DIFFIO_R3n, PADD22                       ; Use as regular IO        ; port_in_01[1]           ; Dual Purpose Pin          ;
; B21      ; DIFFIO_R3p, PADD21                       ; Use as regular IO        ; port_in_12[1]           ; Dual Purpose Pin          ;
; C20      ; DIFFIO_R2n, PADD20, DQS2R/CQ3R,CDPCLK5   ; Use as regular IO        ; port_in_02[5]           ; Dual Purpose Pin          ;
; B18      ; DIFFIO_T27p, PADD0                       ; Use as regular IO        ; port_out_01[2]          ; Dual Purpose Pin          ;
; A17      ; DIFFIO_T25n, PADD1                       ; Use as regular IO        ; port_out_14[4]          ; Dual Purpose Pin          ;
; B17      ; DIFFIO_T25p, PADD2                       ; Use as regular IO        ; address[5]              ; Dual Purpose Pin          ;
; E14      ; DIFFIO_T23n, PADD3                       ; Use as regular IO        ; port_out_14[1]          ; Dual Purpose Pin          ;
; F13      ; DIFFIO_T21p, PADD4, DQS2T/CQ3T,DPCLK8    ; Use as regular IO        ; port_out_14[6]          ; Dual Purpose Pin          ;
; A15      ; DIFFIO_T20n, PADD5                       ; Use as regular IO        ; port_out_14[0]          ; Dual Purpose Pin          ;
; B15      ; DIFFIO_T20p, PADD6                       ; Use as regular IO        ; port_in_01[2]           ; Dual Purpose Pin          ;
; C13      ; DIFFIO_T19n, PADD7                       ; Use as regular IO        ; port_in_07[2]           ; Dual Purpose Pin          ;
; D13      ; DIFFIO_T19p, PADD8                       ; Use as regular IO        ; data_out[5]             ; Dual Purpose Pin          ;
; A14      ; DIFFIO_T18n, PADD9                       ; Use as regular IO        ; port_in_06[2]           ; Dual Purpose Pin          ;
; B14      ; DIFFIO_T18p, PADD10                      ; Use as regular IO        ; port_in_00[2]           ; Dual Purpose Pin          ;
; A13      ; DIFFIO_T17n, PADD11                      ; Use as regular IO        ; data_out[2]             ; Dual Purpose Pin          ;
; B13      ; DIFFIO_T17p, PADD12, DQS4T/CQ5T,DPCLK9   ; Use as regular IO        ; port_in_10[2]           ; Dual Purpose Pin          ;
; E11      ; DIFFIO_T16n, PADD13                      ; Use as regular IO        ; port_in_03[2]           ; Dual Purpose Pin          ;
; F11      ; DIFFIO_T16p, PADD14                      ; Use as regular IO        ; port_in_11[2]           ; Dual Purpose Pin          ;
; B10      ; DIFFIO_T14p, PADD15                      ; Use as regular IO        ; port_in_05[2]           ; Dual Purpose Pin          ;
; A9       ; DIFFIO_T13n, PADD16                      ; Use as regular IO        ; port_in_08[2]           ; Dual Purpose Pin          ;
; B9       ; DIFFIO_T13p, PADD17, DQS5T/CQ5T#,DPCLK10 ; Use as regular IO        ; port_in_14[2]           ; Dual Purpose Pin          ;
; A8       ; DIFFIO_T12n, DATA2                       ; Use as regular IO        ; port_in_14[0]           ; Dual Purpose Pin          ;
; B8       ; DIFFIO_T12p, DATA3                       ; Use as regular IO        ; port_in_02[2]           ; Dual Purpose Pin          ;
; A7       ; DIFFIO_T11n, PADD18                      ; Use as regular IO        ; port_in_15[3]           ; Dual Purpose Pin          ;
; B7       ; DIFFIO_T11p, DATA4                       ; Use as regular IO        ; port_in_13[0]           ; Dual Purpose Pin          ;
; A6       ; DIFFIO_T10n, PADD19                      ; Use as regular IO        ; port_in_11[0]           ; Dual Purpose Pin          ;
; B6       ; DIFFIO_T10p, DATA15                      ; Use as regular IO        ; port_in_02[3]           ; Dual Purpose Pin          ;
; C8       ; DIFFIO_T9n, DATA14, DQS3T/CQ3T#,DPCLK11  ; Use as regular IO        ; port_in_06[0]           ; Dual Purpose Pin          ;
; C7       ; DIFFIO_T9p, DATA13                       ; Use as regular IO        ; port_in_05[3]           ; Dual Purpose Pin          ;
; A5       ; DATA5                                    ; Use as regular IO        ; port_in_07[0]           ; Dual Purpose Pin          ;
; F10      ; DIFFIO_T6p, DATA6                        ; Use as regular IO        ; port_in_03[0]           ; Dual Purpose Pin          ;
; B4       ; DIFFIO_T5p, DATA8                        ; Use as regular IO        ; port_in_06[3]           ; Dual Purpose Pin          ;
; A3       ; DIFFIO_T3n, DATA10                       ; Use as regular IO        ; port_in_14[3]           ; Dual Purpose Pin          ;
+----------+------------------------------------------+--------------------------+-------------------------+---------------------------+


+-------------------------------------------------------------+
; I/O Bank Usage                                              ;
+----------+-------------------+---------------+--------------+
; I/O Bank ; Usage             ; VCCIO Voltage ; VREF Voltage ;
+----------+-------------------+---------------+--------------+
; 1        ; 27 / 33 ( 82 % )  ; 2.5V          ; --           ;
; 2        ; 43 / 48 ( 90 % )  ; 2.5V          ; --           ;
; 3        ; 41 / 46 ( 89 % )  ; 2.5V          ; --           ;
; 4        ; 18 / 41 ( 44 % )  ; 2.5V          ; --           ;
; 5        ; 41 / 46 ( 89 % )  ; 2.5V          ; --           ;
; 6        ; 43 / 43 ( 100 % ) ; 2.5V          ; --           ;
; 7        ; 46 / 47 ( 98 % )  ; 2.5V          ; --           ;
; 8        ; 29 / 43 ( 67 % )  ; 2.5V          ; --           ;
+----------+-------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A2       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A3       ; 354        ; 8        ; port_in_14[3]                                             ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A4       ; 350        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ; 345        ; 8        ; port_in_07[0]                                             ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A6       ; 336        ; 8        ; port_in_11[0]                                             ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A7       ; 334        ; 8        ; port_in_15[3]                                             ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A8       ; 332        ; 8        ; port_in_14[0]                                             ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A9       ; 328        ; 8        ; port_in_08[2]                                             ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A10      ; 326        ; 8        ; data_out[0]                                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A11      ; 321        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A12      ; 319        ; 7        ; port_in_07[3]                                             ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A13      ; 314        ; 7        ; data_out[2]                                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A14      ; 312        ; 7        ; port_in_06[2]                                             ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A15      ; 307        ; 7        ; port_out_14[0]                                            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A16      ; 298        ; 7        ; port_out_01[6]                                            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A17      ; 296        ; 7        ; port_out_14[4]                                            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A18      ; 291        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A19      ; 290        ; 7        ; port_out_01[5]                                            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A20      ; 284        ; 7        ; port_out_01[4]                                            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A21      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A22      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 76         ; 2        ; port_out_12[6]                                            ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; AA2      ; 75         ; 2        ; port_out_03[0]                                            ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; AA3      ; 102        ; 3        ; port_out_07[7]                                            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AA4      ; 106        ; 3        ; port_out_05[5]                                            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AA5      ; 108        ; 3        ; port_out_09[4]                                            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AA6      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA7      ; 115        ; 3        ; port_out_09[5]                                            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AA8      ; 123        ; 3        ; port_out_10[7]                                            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AA9      ; 126        ; 3        ; port_out_10[4]                                            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AA10     ; 132        ; 3        ; port_out_02[7]                                            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AA11     ; 134        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AA12     ; 136        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AA13     ; 138        ; 4        ; port_out_02[4]                                            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AA14     ; 140        ; 4        ; port_out_04[1]                                            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AA15     ; 145        ; 4        ; port_out_04[6]                                            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AA16     ; 149        ; 4        ; port_out_11[4]                                            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AA17     ; 151        ; 4        ; port_out_04[5]                                            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AA18     ; 163        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA19     ; 164        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA20     ; 169        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA21     ; 179        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA22     ; 178        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB1      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB2      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB3      ; 103        ; 3        ; port_out_09[2]                                            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AB4      ; 107        ; 3        ; port_out_05[7]                                            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AB5      ; 109        ; 3        ; port_out_09[7]                                            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AB6      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB7      ; 116        ; 3        ; port_out_09[0]                                            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AB8      ; 124        ; 3        ; port_out_02[2]                                            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AB9      ; 127        ; 3        ; port_out_10[5]                                            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AB10     ; 133        ; 3        ; port_out_10[6]                                            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AB11     ; 135        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB12     ; 137        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB13     ; 139        ; 4        ; port_out_04[2]                                            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AB14     ; 141        ; 4        ; port_out_11[1]                                            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AB15     ; 146        ; 4        ; port_out_11[5]                                            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AB16     ; 150        ; 4        ; port_out_11[3]                                            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AB17     ; 152        ; 4        ; port_out_04[7]                                            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AB18     ; 162        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB19     ; 165        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB20     ; 170        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB21     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB22     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ; 2          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B2       ; 1          ; 1        ; data_in[0]                                                ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; B3       ; 355        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 351        ; 8        ; port_in_06[3]                                             ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B5       ; 346        ; 8        ; port_in_00[3]                                             ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B6       ; 337        ; 8        ; port_in_02[3]                                             ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B7       ; 335        ; 8        ; port_in_13[0]                                             ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B8       ; 333        ; 8        ; port_in_02[2]                                             ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B9       ; 329        ; 8        ; port_in_14[2]                                             ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B10      ; 327        ; 8        ; port_in_05[2]                                             ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B11      ; 322        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B12      ; 320        ; 7        ; port_in_01[3]                                             ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B13      ; 315        ; 7        ; port_in_10[2]                                             ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B14      ; 313        ; 7        ; port_in_00[2]                                             ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B15      ; 308        ; 7        ; port_in_01[2]                                             ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B16      ; 299        ; 7        ; port_out_14[2]                                            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B17      ; 297        ; 7        ; address[5]                                                ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B18      ; 292        ; 7        ; port_out_01[2]                                            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B19      ; 289        ; 7        ; port_out_01[0]                                            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B20      ; 285        ; 7        ; address[1]                                                ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B21      ; 269        ; 6        ; port_in_12[1]                                             ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; B22      ; 268        ; 6        ; port_in_01[1]                                             ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; C1       ; 7          ; 1        ; data_in[7]                                                ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; C2       ; 6          ; 1        ; port_in_03[3]                                             ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; C3       ; 358        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ; 359        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ; 349        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C7       ; 340        ; 8        ; port_in_05[3]                                             ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C8       ; 339        ; 8        ; port_in_06[0]                                             ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C10      ; 330        ; 8        ; port_in_01[0]                                             ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C13      ; 309        ; 7        ; port_in_07[2]                                             ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C15      ; 300        ; 7        ; port_out_01[7]                                            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C17      ; 286        ; 7        ; port_in_03[1]                                             ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C19      ; 282        ; 7        ; port_in_09[5]                                             ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C20      ; 270        ; 6        ; port_in_02[5]                                             ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; C21      ; 267        ; 6        ; port_in_10[1]                                             ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; C22      ; 266        ; 6        ; port_in_11[5]                                             ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; D1       ; 9          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; D2       ; 8          ; 1        ; data_in[1]                                                ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; D3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D5       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D6       ; 356        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D9       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D10      ; 324        ; 8        ; data_out[7]                                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D11      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D12      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D13      ; 310        ; 7        ; data_out[5]                                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D14      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D15      ; 293        ; 7        ; port_out_01[3]                                            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D17      ; 281        ; 7        ; port_in_03[5]                                             ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D18      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D19      ; 283        ; 7        ; port_in_14[1]                                             ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D20      ; 271        ; 6        ; port_in_02[1]                                             ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; D21      ; 261        ; 6        ; port_in_00[1]                                             ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; D22      ; 260        ; 6        ; port_in_13[4]                                             ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; E1       ; 14         ; 1        ; port_out_00[4]                                            ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; E2       ; 13         ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; E3       ; 5          ; 1        ; data_in[5]                                                ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; E4       ; 4          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E5       ; 363        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E6       ; 362        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E7       ; 357        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E8       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E9       ; 338        ; 8        ; port_in_04[3]                                             ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E10      ; 325        ; 8        ; data_out[1]                                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E11      ; 317        ; 7        ; port_in_03[2]                                             ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E12      ; 316        ; 7        ; port_in_09[2]                                             ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E13      ; 311        ; 7        ; port_in_15[2]                                             ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E14      ; 301        ; 7        ; port_out_14[1]                                            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E15      ; 294        ; 7        ; port_in_12[2]                                             ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E16      ; 275        ; 7        ; port_in_07[1]                                             ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E17      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E18      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E21      ; 256        ; 6        ; port_in_08[3]                                             ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; E22      ; 255        ; 6        ; data_out[4]                                               ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; F1       ; 16         ; 1        ; port_out_15[0]                                            ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; F2       ; 15         ; 1        ; data_in[2]                                                ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; F3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F5       ;            ;          ; GNDA3                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; VCCD_PLL3                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F7       ; 360        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F8       ; 352        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F9       ; 347        ; 8        ; port_in_05[0]                                             ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; F10      ; 348        ; 8        ; port_in_03[0]                                             ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; F11      ; 318        ; 7        ; port_in_11[2]                                             ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; F12      ; 302        ; 7        ; port_out_01[1]                                            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; F13      ; 306        ; 7        ; port_out_14[6]                                            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; F14      ; 279        ; 7        ; port_in_15[1]                                             ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; F15      ; 276        ; 7        ; port_in_10[5]                                             ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; F16      ; 274        ; 7        ; port_in_04[4]                                             ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; F17      ; 272        ; 6        ; port_in_05[1]                                             ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; F18      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F19      ; 263        ; 6        ; port_in_11[1]                                             ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; F20      ; 262        ; 6        ; port_in_13[1]                                             ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; F21      ; 251        ; 6        ; port_in_11[3]                                             ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; F22      ; 250        ; 6        ; port_in_10[3]                                             ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G1       ; 39         ; 1        ; reset                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G2       ; 38         ; 1        ; clock                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G3       ; 18         ; 1        ; port_out_15[7]                                            ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G4       ; 17         ; 1        ; port_out_00[6]                                            ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G5       ; 3          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G6       ;            ; --       ; VCCA3                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G7       ; 361        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G8       ; 353        ; 8        ; port_in_12[3]                                             ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; G9       ; 342        ; 8        ; port_in_13[3]                                             ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; G10      ; 341        ; 8        ; port_in_10[0]                                             ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; G11      ; 331        ; 8        ; port_in_02[0]                                             ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; G12      ; 305        ; 7        ; port_in_04[2]                                             ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; G13      ; 295        ; 7        ; port_in_13[2]                                             ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; G14      ; 280        ; 7        ; port_in_04[1]                                             ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; G15      ; 278        ; 7        ; port_in_06[1]                                             ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; G16      ; 277        ; 7        ; port_in_09[1]                                             ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; G17      ; 273        ; 6        ; port_in_00[5]                                             ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G18      ; 264        ; 6        ; port_in_01[5]                                             ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G21      ; 226        ; 6        ; port_in_00[6]                                             ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G22      ; 225        ; 6        ; port_in_04[6]                                             ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; H1       ; 26         ; 1        ; port_out_00[5]                                            ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; H2       ; 25         ; 1        ; port_out_15[1]                                            ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; H3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H5       ; 0          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H6       ; 11         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H7       ; 10         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ; 344        ; 8        ; port_in_15[0]                                             ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; H10      ; 343        ; 8        ; port_in_09[0]                                             ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; H11      ; 323        ; 8        ; address[4]                                                ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; H12      ; 304        ; 7        ; port_out_14[5]                                            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; H13      ; 303        ; 7        ; port_out_14[7]                                            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; H14      ; 288        ; 7        ; address[6]                                                ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; H15      ; 287        ; 7        ; port_out_14[3]                                            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; H16      ; 259        ; 6        ; port_in_08[1]                                             ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; H17      ; 265        ; 6        ; port_in_08[5]                                             ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; H18      ; 257        ; 6        ; data_out[3]                                               ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; H19      ; 254        ; 6        ; port_in_02[4]                                             ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; H20      ; 253        ; 6        ; port_in_06[4]                                             ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; H21      ; 246        ; 6        ; port_in_12[4]                                             ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; H22      ; 245        ; 6        ; port_in_08[4]                                             ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J1       ; 29         ; 1        ; port_out_15[3]                                            ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J2       ; 28         ; 1        ; port_out_15[2]                                            ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J3       ; 27         ; 1        ; port_out_15[4]                                            ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J4       ; 24         ; 1        ; port_out_00[0]                                            ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ; 12         ; 1        ; port_out_00[1]                                            ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J7       ; 22         ; 1        ; port_out_00[3]                                            ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J8       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J15      ; 238        ; 6        ; port_in_09[3]                                             ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J16      ; 243        ; 6        ; port_in_03[4]                                             ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J17      ; 258        ; 6        ; address[7]                                                ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J18      ; 249        ; 6        ; port_in_01[4]                                             ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J20      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J21      ; 242        ; 6        ; port_in_14[4]                                             ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J22      ; 241        ; 6        ; port_in_10[4]                                             ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; K1       ; 31         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; K2       ; 30         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; K3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K5       ; 32         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K6       ; 19         ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ; 23         ; 1        ; port_out_15[6]                                            ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; K8       ; 21         ; 1        ; port_out_00[2]                                            ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; K9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ; 236        ; 6        ; port_in_13[6]                                             ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; K16      ; 244        ; 6        ; port_in_09[4]                                             ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; K17      ; 247        ; 6        ; port_in_07[4]                                             ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; K18      ; 248        ; 6        ; port_in_15[4]                                             ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; K19      ; 237        ; 6        ; port_in_00[4]                                             ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; K20      ; 231        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 240        ; 6        ; port_in_11[4]                                             ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; K22      ; 239        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L1       ; 35         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L2       ; 34         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L3       ; 37         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L4       ; 36         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; L5       ; 33         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ; 42         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L7       ; 50         ; 2        ; port_out_02[1]                                            ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L8       ; 20         ; 1        ; port_out_00[7]                                            ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ; 233        ; 6        ; port_in_03[6]                                             ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L16      ; 232        ; 6        ; data_out[6]                                               ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L17      ; 230        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ; 229        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L21      ; 235        ; 6        ; port_in_05[4]                                             ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L22      ; 234        ; 6        ; port_in_07[6]                                             ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; M1       ; 45         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M2       ; 44         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M3       ; 47         ; 2        ; data_in[4]                                                ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; M4       ; 46         ; 2        ; port_out_13[2]                                            ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; M5       ; 51         ; 2        ; port_out_13[6]                                            ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; M6       ; 43         ; 2        ; port_out_15[5]                                            ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; M7       ; 65         ; 2        ; port_out_12[2]                                            ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; M8       ; 66         ; 2        ; port_out_03[2]                                            ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; M9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M15      ; 195        ; 5        ; port_in_14[5]                                             ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; M16      ; 222        ; 5        ; port_in_15[6]                                             ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; M17      ; 228        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M18      ; 227        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M19      ; 221        ; 5        ; port_in_08[6]                                             ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; M20      ; 220        ; 5        ; port_in_12[6]                                             ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; M21      ; 219        ; 5        ; port_in_12[0]                                             ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; M22      ; 218        ; 5        ; port_in_09[6]                                             ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; N1       ; 49         ; 2        ; port_out_13[7]                                            ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; N2       ; 48         ; 2        ; data_in[3]                                                ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; N3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N5       ; 56         ; 2        ; port_out_02[3]                                            ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; N6       ; 64         ; 2        ; port_out_12[5]                                            ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; N7       ; 73         ; 2        ; port_out_12[7]                                            ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; N8       ; 67         ; 2        ; port_out_03[7]                                            ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; N9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ; 189        ; 5        ; port_in_13[7]                                             ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; N15      ; 196        ; 5        ; port_in_08[7]                                             ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; N16      ; 205        ; 5        ; address[2]                                                ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; N17      ; 214        ; 5        ; port_in_10[6]                                             ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; N18      ; 215        ; 5        ; port_in_08[0]                                             ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; N19      ; 213        ; 5        ; port_in_11[6]                                             ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; N20      ; 212        ; 5        ; address[0]                                                ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; N21      ; 217        ; 5        ; port_in_06[6]                                             ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; N22      ; 216        ; 5        ; port_in_02[6]                                             ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; P1       ; 53         ; 2        ; port_out_13[3]                                            ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; P2       ; 52         ; 2        ; port_out_02[5]                                            ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; P3       ; 58         ; 2        ; port_out_13[1]                                            ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; P4       ; 57         ; 2        ; port_out_02[0]                                            ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; P5       ; 63         ; 2        ; port_out_12[0]                                            ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; P6       ; 79         ; 2        ; port_out_08[0]                                            ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; P7       ; 74         ; 2        ; port_out_03[4]                                            ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; P8       ; 86         ; 2        ; port_out_06[2]                                            ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; P9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ; 180        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P15      ; 192        ; 5        ; port_in_03[7]                                             ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; P16      ; 193        ; 5        ; port_in_11[7]                                             ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; P17      ; 197        ; 5        ; port_in_02[7]                                             ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; P18      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ; 208        ; 5        ; port_in_15[7]                                             ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; P21      ; 211        ; 5        ; port_in_04[0]                                             ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; P22      ; 210        ; 5        ; address[3]                                                ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; R1       ; 55         ; 2        ; port_out_13[4]                                            ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; R2       ; 54         ; 2        ; port_out_13[5]                                            ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; R3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; R5       ; 80         ; 2        ; port_out_06[0]                                            ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; R6       ; 83         ; 2        ; port_out_06[7]                                            ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; R7       ; 84         ; 2        ; port_out_06[1]                                            ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; R8       ; 87         ; 2        ; port_out_08[2]                                            ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; R9       ; 88         ; 3        ; port_out_06[4]                                            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; R10      ; 90         ; 3        ; port_out_08[3]                                            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; R11      ; 97         ; 3        ; port_out_07[0]                                            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; R12      ; 98         ; 3        ; port_out_07[3]                                            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; R13      ; 153        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R14      ; 175        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R15      ; 176        ; 4        ; port_in_07[7]                                             ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; R16      ; 172        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R17      ; 194        ; 5        ; port_in_05[7]                                             ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; R18      ; 203        ; 5        ; port_in_06[7]                                             ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; R19      ; 204        ; 5        ; port_in_12[7]                                             ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; R20      ; 200        ; 5        ; port_in_06[5]                                             ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; R21      ; 207        ; 5        ; port_in_00[0]                                             ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; R22      ; 206        ; 5        ; port_in_14[6]                                             ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; T1       ; 41         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T2       ; 40         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T3       ; 72         ; 2        ; port_out_12[4]                                            ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; T4       ; 81         ; 2        ; port_out_06[5]                                            ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; T5       ; 82         ; 2        ; port_out_08[6]                                            ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; T6       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T7       ; 85         ; 2        ; port_out_06[3]                                            ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; T8       ; 89         ; 3        ; port_out_06[6]                                            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T9       ; 91         ; 3        ; port_out_08[4]                                            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T10      ; 121        ; 3        ; port_out_05[2]                                            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T11      ; 125        ; 3        ; port_out_10[3]                                            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T12      ; 148        ; 4        ; port_out_04[4]                                            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T14      ; 160        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T15      ; 161        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T16      ; 171        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T17      ; 181        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T18      ; 182        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T19      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ; 224        ; 5        ; port_in_01[6]                                             ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; T22      ; 223        ; 5        ; port_in_05[6]                                             ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; U1       ; 60         ; 2        ; port_out_12[1]                                            ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; U2       ; 59         ; 2        ; port_out_13[0]                                            ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; U3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U5       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U6       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U7       ; 94         ; 3        ; port_out_07[2]                                            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; U8       ; 95         ; 3        ; port_out_07[4]                                            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; U9       ; 112        ; 3        ; port_out_05[1]                                            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; U10      ; 122        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U11      ; 128        ; 3        ; write                                                     ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; U12      ; 147        ; 4        ; port_out_11[7]                                            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; U13      ; 156        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U14      ; 174        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U15      ; 173        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U18      ;            ; --       ; VCCA4                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U19      ; 188        ; 5        ; port_in_15[5]                                             ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; U20      ; 187        ; 5        ; port_in_13[5]                                             ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; U21      ; 202        ; 5        ; port_in_01[7]                                             ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; U22      ; 201        ; 5        ; port_in_09[7]                                             ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; V1       ; 62         ; 2        ; port_out_03[5]                                            ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; V2       ; 61         ; 2        ; port_out_02[6]                                            ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; V3       ; 78         ; 2        ; port_out_08[7]                                            ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; V4       ; 77         ; 2        ; port_out_08[1]                                            ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; V5       ; 93         ; 3        ; port_out_07[5]                                            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V6       ; 92         ; 3        ; port_out_08[5]                                            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V7       ; 105        ; 3        ; port_out_09[6]                                            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V8       ; 113        ; 3        ; port_out_09[1]                                            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V9       ; 119        ; 3        ; data_in[6]                                                ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V10      ; 120        ; 3        ; port_out_09[3]                                            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V11      ; 129        ; 3        ; port_out_10[2]                                            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V12      ; 142        ; 4        ; port_out_04[0]                                            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V13      ; 154        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V14      ; 157        ; 4        ; port_out_11[6]                                            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V15      ; 158        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V16      ; 168        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; V17      ;            ;          ; VCCD_PLL4                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GNDA4                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; V20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V21      ; 199        ; 5        ; port_in_10[7]                                             ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; V22      ; 198        ; 5        ; port_in_12[5]                                             ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; W1       ; 69         ; 2        ; port_out_12[3]                                            ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; W2       ; 68         ; 2        ; port_out_03[1]                                            ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; W3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W5       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W6       ; 104        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W7       ; 110        ; 3        ; port_out_05[4]                                            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; W8       ; 114        ; 3        ; port_out_05[0]                                            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; W9       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W10      ; 130        ; 3        ; port_out_10[1]                                            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; W11      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W12      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W13      ; 143        ; 4        ; port_out_11[2]                                            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; W14      ; 155        ; 4        ; port_out_04[3]                                            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; W15      ; 159        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W16      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W17      ; 166        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W18      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W19      ; 184        ; 5        ; port_in_14[7]                                             ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; W20      ; 183        ; 5        ; port_in_07[5]                                             ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; W21      ; 191        ; 5        ; port_in_04[7]                                             ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; W22      ; 190        ; 5        ; port_in_00[7]                                             ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; Y1       ; 71         ; 2        ; port_out_03[3]                                            ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; Y2       ; 70         ; 2        ; port_out_03[6]                                            ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; Y3       ; 99         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y4       ; 96         ; 3        ; port_out_07[6]                                            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; Y5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y6       ; 101        ; 3        ; port_out_07[1]                                            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; Y7       ; 111        ; 3        ; port_out_05[6]                                            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; Y8       ; 117        ; 3        ; port_out_05[3]                                            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; Y9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 131        ; 3        ; port_out_10[0]                                            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; Y11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y13      ; 144        ; 4        ; port_out_11[0]                                            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; Y14      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y17      ; 167        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y19      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y21      ; 186        ; 5        ; port_in_05[5]                                             ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; Y22      ; 185        ; 5        ; port_in_04[5]                                             ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                  ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                         ; Library Name ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------+--------------+
; |memory                                   ; 1270 (124)  ; 896 (0)                   ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 283  ; 0            ; 374 (124)    ; 506 (0)           ; 390 (0)          ; |memory                                                                                     ; work         ;
;    |Output_Ports:Output_Ports_u|          ; 152 (152)   ; 128 (128)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (24)      ; 128 (128)         ; 0 (0)            ; |memory|Output_Ports:Output_Ports_u                                                         ; work         ;
;    |rom_128x8_sync:rom_128x8_sync_u|      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |memory|rom_128x8_sync:rom_128x8_sync_u                                                     ; work         ;
;       |altsyncram:ROM_rtl_0|              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |memory|rom_128x8_sync:rom_128x8_sync_u|altsyncram:ROM_rtl_0                                ; work         ;
;          |altsyncram_ob71:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |memory|rom_128x8_sync:rom_128x8_sync_u|altsyncram:ROM_rtl_0|altsyncram_ob71:auto_generated ; work         ;
;    |rw_96x8_sync:rw_96x8_sync_u|          ; 994 (994)   ; 768 (768)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 226 (226)    ; 378 (378)         ; 390 (390)        ; |memory|rw_96x8_sync:rw_96x8_sync_u                                                         ; work         ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                            ;
+----------------+----------+---------------+---------------+-----------------------+-----+------+
; Name           ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+----------------+----------+---------------+---------------+-----------------------+-----+------+
; data_out[0]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; data_out[1]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; data_out[2]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; data_out[3]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; data_out[4]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; data_out[5]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; data_out[6]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; data_out[7]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_00[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_00[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_00[2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_00[3] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_00[4] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_00[5] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_00[6] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_00[7] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_01[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_01[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_01[2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_01[3] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_01[4] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_01[5] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_01[6] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_01[7] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_02[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_02[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_02[2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_02[3] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_02[4] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_02[5] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_02[6] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_02[7] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_03[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_03[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_03[2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_03[3] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_03[4] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_03[5] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_03[6] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_03[7] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_04[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_04[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_04[2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_04[3] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_04[4] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_04[5] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_04[6] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_04[7] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_05[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_05[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_05[2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_05[3] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_05[4] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_05[5] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_05[6] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_05[7] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_06[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_06[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_06[2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_06[3] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_06[4] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_06[5] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_06[6] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_06[7] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_07[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_07[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_07[2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_07[3] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_07[4] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_07[5] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_07[6] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_07[7] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_08[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_08[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_08[2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_08[3] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_08[4] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_08[5] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_08[6] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_08[7] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_09[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_09[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_09[2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_09[3] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_09[4] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_09[5] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_09[6] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_09[7] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_10[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_10[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_10[2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_10[3] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_10[4] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_10[5] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_10[6] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_10[7] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_11[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_11[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_11[2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_11[3] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_11[4] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_11[5] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_11[6] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_11[7] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_12[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_12[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_12[2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_12[3] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_12[4] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_12[5] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_12[6] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_12[7] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_13[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_13[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_13[2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_13[3] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_13[4] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_13[5] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_13[6] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_13[7] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_14[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_14[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_14[2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_14[3] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_14[4] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_14[5] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_14[6] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_14[7] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_15[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_15[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_15[2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_15[3] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_15[4] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_15[5] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_15[6] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_15[7] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; address[7]     ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; address[5]     ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; address[1]     ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; address[4]     ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; address[0]     ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; address[3]     ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; address[2]     ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; address[6]     ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; port_in_05[0]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; port_in_09[0]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; port_in_01[0]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; port_in_13[0]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; port_in_10[0]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; port_in_06[0]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; port_in_02[0]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; port_in_14[0]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; port_in_04[0]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; port_in_08[0]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; port_in_00[0]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; port_in_12[0]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; port_in_11[0]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; port_in_07[0]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; port_in_03[0]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; port_in_15[0]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; port_in_06[1]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; port_in_05[1]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; port_in_04[1]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; port_in_07[1]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; port_in_09[1]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; port_in_10[1]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; port_in_08[1]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; port_in_11[1]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; port_in_02[1]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; port_in_01[1]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; port_in_00[1]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; port_in_03[1]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; port_in_13[1]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; port_in_14[1]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; port_in_12[1]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; port_in_15[1]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; port_in_06[2]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; port_in_10[2]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; port_in_02[2]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; port_in_14[2]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; port_in_09[2]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; port_in_05[2]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; port_in_01[2]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; port_in_13[2]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; port_in_08[2]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; port_in_04[2]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; port_in_00[2]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; port_in_12[2]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; port_in_07[2]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; port_in_11[2]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; port_in_03[2]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; port_in_15[2]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; port_in_10[3]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; port_in_09[3]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; port_in_08[3]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; port_in_11[3]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; port_in_05[3]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; port_in_06[3]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; port_in_04[3]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; port_in_07[3]  ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; port_in_01[3]  ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; port_in_02[3]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; port_in_00[3]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; port_in_03[3]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; port_in_14[3]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; port_in_13[3]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; port_in_12[3]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; port_in_15[3]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; port_in_05[4]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; port_in_09[4]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; port_in_01[4]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; port_in_13[4]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; port_in_10[4]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; port_in_06[4]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; port_in_02[4]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; port_in_14[4]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; port_in_04[4]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; port_in_08[4]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; port_in_00[4]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; port_in_12[4]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; port_in_11[4]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; port_in_07[4]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; port_in_03[4]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; port_in_15[4]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; port_in_06[5]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; port_in_05[5]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; port_in_04[5]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; port_in_07[5]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; port_in_09[5]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; port_in_10[5]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; port_in_08[5]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; port_in_11[5]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; port_in_02[5]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; port_in_01[5]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; port_in_00[5]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; port_in_03[5]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; port_in_13[5]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; port_in_14[5]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; port_in_12[5]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; port_in_15[5]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; port_in_06[6]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; port_in_10[6]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; port_in_02[6]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; port_in_14[6]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; port_in_09[6]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; port_in_05[6]  ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; port_in_01[6]  ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; port_in_13[6]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; port_in_08[6]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; port_in_04[6]  ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; port_in_00[6]  ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; port_in_12[6]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; port_in_07[6]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; port_in_11[6]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; port_in_03[6]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; port_in_15[6]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; port_in_10[7]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; port_in_09[7]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; port_in_08[7]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; port_in_11[7]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; port_in_05[7]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; port_in_06[7]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; port_in_04[7]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; port_in_07[7]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; port_in_01[7]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; port_in_02[7]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; port_in_00[7]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; port_in_03[7]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; port_in_14[7]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; port_in_13[7]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; port_in_12[7]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; port_in_15[7]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; clock          ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; data_in[0]     ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; write          ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; data_in[1]     ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; data_in[2]     ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; data_in[3]     ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; data_in[4]     ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; data_in[5]     ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; data_in[6]     ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; data_in[7]     ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; reset          ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
+----------------+----------+---------------+---------------+-----------------------+-----+------+


+------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                     ;
+------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                  ; Pad To Core Index ; Setting ;
+------------------------------------------------------+-------------------+---------+
; address[7]                                           ;                   ;         ;
;      - ram_address[5]~0                              ; 1                 ; 6       ;
;      - ram_address[1]~1                              ; 1                 ; 6       ;
;      - ram_address[4]~2                              ; 1                 ; 6       ;
;      - ram_address[0]~3                              ; 1                 ; 6       ;
;      - ram_address[3]~4                              ; 1                 ; 6       ;
;      - ram_address[2]~5                              ; 1                 ; 6       ;
;      - data_out~0                                    ; 1                 ; 6       ;
;      - data_out~1                                    ; 1                 ; 6       ;
;      - data_out~13                                   ; 1                 ; 6       ;
;      - data_out~15                                   ; 1                 ; 6       ;
;      - data_out~28                                   ; 1                 ; 6       ;
;      - data_out~41                                   ; 1                 ; 6       ;
;      - data_out~54                                   ; 1                 ; 6       ;
;      - data_out~67                                   ; 1                 ; 6       ;
;      - data_out~80                                   ; 1                 ; 6       ;
;      - data_out~93                                   ; 1                 ; 6       ;
;      - rom_address[0]~0                              ; 1                 ; 6       ;
;      - rom_address[1]~1                              ; 1                 ; 6       ;
;      - rom_address[2]~2                              ; 1                 ; 6       ;
;      - rom_address[3]~3                              ; 1                 ; 6       ;
;      - rom_address[4]~4                              ; 1                 ; 6       ;
;      - rom_address[5]~5                              ; 1                 ; 6       ;
;      - rom_address[6]~6                              ; 1                 ; 6       ;
;      - Equal0~0                                      ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~1385          ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~1399          ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~1442          ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~1443          ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~1444          ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~1445          ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~1446          ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~1447          ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~1448          ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~1449          ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~1450          ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~1451          ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~1452          ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~1453          ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~1454          ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~1455          ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~1456          ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~1457          ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~1458          ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~1459          ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~1460          ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~1461          ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~1462          ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~1463          ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~1464          ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~1465          ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~1466          ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~1467          ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~1468          ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~1469          ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~1470          ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~1471          ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~1472          ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~1473          ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~1474          ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~1475          ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~1476          ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~1477          ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~1478          ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~1479          ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~1480          ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~1481          ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~1482          ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~1483          ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~1484          ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~1485          ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~1486          ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~1487          ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~1488          ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~1489          ; 1                 ; 6       ;
; address[5]                                           ;                   ;         ;
;      - ram_address[5]~0                              ; 0                 ; 6       ;
;      - data_out~1                                    ; 0                 ; 6       ;
;      - data_out~13                                   ; 0                 ; 6       ;
;      - rom_address[5]~5                              ; 0                 ; 6       ;
;      - output_port_addr[0]~0                         ; 0                 ; 6       ;
;      - output_port_addr[1]~1                         ; 0                 ; 6       ;
;      - output_port_addr[2]~2                         ; 0                 ; 6       ;
;      - output_port_addr[3]~3                         ; 0                 ; 6       ;
; address[1]                                           ;                   ;         ;
;      - ram_address[1]~1                              ; 1                 ; 6       ;
;      - data_out~9                                    ; 1                 ; 6       ;
;      - data_out~17                                   ; 1                 ; 6       ;
;      - data_out~18                                   ; 1                 ; 6       ;
;      - data_out~19                                   ; 1                 ; 6       ;
;      - data_out~21                                   ; 1                 ; 6       ;
;      - data_out~22                                   ; 1                 ; 6       ;
;      - data_out~24                                   ; 1                 ; 6       ;
;      - data_out~36                                   ; 1                 ; 6       ;
;      - data_out~39                                   ; 1                 ; 6       ;
;      - data_out~43                                   ; 1                 ; 6       ;
;      - data_out~44                                   ; 1                 ; 6       ;
;      - data_out~45                                   ; 1                 ; 6       ;
;      - data_out~47                                   ; 1                 ; 6       ;
;      - data_out~50                                   ; 1                 ; 6       ;
;      - data_out~51                                   ; 1                 ; 6       ;
;      - data_out~62                                   ; 1                 ; 6       ;
;      - data_out~69                                   ; 1                 ; 6       ;
;      - data_out~70                                   ; 1                 ; 6       ;
;      - data_out~71                                   ; 1                 ; 6       ;
;      - data_out~73                                   ; 1                 ; 6       ;
;      - data_out~74                                   ; 1                 ; 6       ;
;      - data_out~76                                   ; 1                 ; 6       ;
;      - data_out~88                                   ; 1                 ; 6       ;
;      - data_out~91                                   ; 1                 ; 6       ;
;      - data_out~95                                   ; 1                 ; 6       ;
;      - data_out~96                                   ; 1                 ; 6       ;
;      - data_out~97                                   ; 1                 ; 6       ;
;      - data_out~99                                   ; 1                 ; 6       ;
;      - data_out~102                                  ; 1                 ; 6       ;
;      - data_out~103                                  ; 1                 ; 6       ;
;      - rom_address[1]~1                              ; 1                 ; 6       ;
;      - output_port_addr[1]~1                         ; 1                 ; 6       ;
; address[4]                                           ;                   ;         ;
;      - ram_address[4]~2                              ; 1                 ; 6       ;
;      - data_out~2                                    ; 1                 ; 6       ;
;      - data_out~13                                   ; 1                 ; 6       ;
;      - data_out~16                                   ; 1                 ; 6       ;
;      - data_out~29                                   ; 1                 ; 6       ;
;      - data_out~42                                   ; 1                 ; 6       ;
;      - data_out~55                                   ; 1                 ; 6       ;
;      - data_out~68                                   ; 1                 ; 6       ;
;      - data_out~81                                   ; 1                 ; 6       ;
;      - data_out~94                                   ; 1                 ; 6       ;
;      - rom_address[4]~4                              ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~1385          ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~1399          ; 1                 ; 6       ;
;      - output_port_addr[0]~0                         ; 1                 ; 6       ;
;      - output_port_addr[1]~1                         ; 1                 ; 6       ;
;      - output_port_addr[2]~2                         ; 1                 ; 6       ;
;      - output_port_addr[3]~3                         ; 1                 ; 6       ;
; address[0]                                           ;                   ;         ;
;      - ram_address[0]~3                              ; 0                 ; 6       ;
;      - data_out~9                                    ; 0                 ; 6       ;
;      - data_out~12                                   ; 0                 ; 6       ;
;      - data_out~17                                   ; 0                 ; 6       ;
;      - data_out~19                                   ; 0                 ; 6       ;
;      - data_out~20                                   ; 0                 ; 6       ;
;      - data_out~21                                   ; 0                 ; 6       ;
;      - data_out~24                                   ; 0                 ; 6       ;
;      - data_out~25                                   ; 0                 ; 6       ;
;      - data_out~36                                   ; 0                 ; 6       ;
;      - data_out~43                                   ; 0                 ; 6       ;
;      - data_out~45                                   ; 0                 ; 6       ;
;      - data_out~46                                   ; 0                 ; 6       ;
;      - data_out~47                                   ; 0                 ; 6       ;
;      - data_out~48                                   ; 0                 ; 6       ;
;      - data_out~50                                   ; 0                 ; 6       ;
;      - data_out~62                                   ; 0                 ; 6       ;
;      - data_out~65                                   ; 0                 ; 6       ;
;      - data_out~69                                   ; 0                 ; 6       ;
;      - data_out~71                                   ; 0                 ; 6       ;
;      - data_out~72                                   ; 0                 ; 6       ;
;      - data_out~73                                   ; 0                 ; 6       ;
;      - data_out~76                                   ; 0                 ; 6       ;
;      - data_out~77                                   ; 0                 ; 6       ;
;      - data_out~88                                   ; 0                 ; 6       ;
;      - data_out~95                                   ; 0                 ; 6       ;
;      - data_out~97                                   ; 0                 ; 6       ;
;      - data_out~98                                   ; 0                 ; 6       ;
;      - data_out~99                                   ; 0                 ; 6       ;
;      - data_out~100                                  ; 0                 ; 6       ;
;      - data_out~102                                  ; 0                 ; 6       ;
;      - rom_address[0]~0                              ; 0                 ; 6       ;
;      - output_port_addr[0]~0                         ; 0                 ; 6       ;
; address[3]                                           ;                   ;         ;
;      - ram_address[3]~4                              ; 0                 ; 6       ;
;      - data_out~3                                    ; 0                 ; 6       ;
;      - data_out~5                                    ; 0                 ; 6       ;
;      - data_out~6                                    ; 0                 ; 6       ;
;      - data_out~7                                    ; 0                 ; 6       ;
;      - data_out~10                                   ; 0                 ; 6       ;
;      - data_out~11                                   ; 0                 ; 6       ;
;      - data_out~23                                   ; 0                 ; 6       ;
;      - data_out~30                                   ; 0                 ; 6       ;
;      - data_out~32                                   ; 0                 ; 6       ;
;      - data_out~33                                   ; 0                 ; 6       ;
;      - data_out~34                                   ; 0                 ; 6       ;
;      - data_out~35                                   ; 0                 ; 6       ;
;      - data_out~37                                   ; 0                 ; 6       ;
;      - data_out~49                                   ; 0                 ; 6       ;
;      - data_out~52                                   ; 0                 ; 6       ;
;      - data_out~56                                   ; 0                 ; 6       ;
;      - data_out~58                                   ; 0                 ; 6       ;
;      - data_out~59                                   ; 0                 ; 6       ;
;      - data_out~60                                   ; 0                 ; 6       ;
;      - data_out~63                                   ; 0                 ; 6       ;
;      - data_out~64                                   ; 0                 ; 6       ;
;      - data_out~75                                   ; 0                 ; 6       ;
;      - data_out~82                                   ; 0                 ; 6       ;
;      - data_out~84                                   ; 0                 ; 6       ;
;      - data_out~85                                   ; 0                 ; 6       ;
;      - data_out~86                                   ; 0                 ; 6       ;
;      - data_out~87                                   ; 0                 ; 6       ;
;      - data_out~89                                   ; 0                 ; 6       ;
;      - data_out~101                                  ; 0                 ; 6       ;
;      - data_out~104                                  ; 0                 ; 6       ;
;      - rom_address[3]~3                              ; 0                 ; 6       ;
;      - output_port_addr[3]~3                         ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~1442          ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~1443          ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~1444          ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~1445          ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~1446          ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~1447          ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~1448          ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~1449          ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~1450          ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~1451          ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~1452          ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~1453          ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~1454          ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~1455          ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~1456          ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~1457          ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~1458          ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~1459          ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~1460          ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~1461          ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~1462          ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~1463          ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~1464          ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~1465          ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~1466          ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~1467          ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~1468          ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~1469          ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~1470          ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~1471          ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~1472          ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~1473          ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~1474          ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~1475          ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~1476          ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~1477          ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~1478          ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~1479          ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~1480          ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~1481          ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~1482          ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~1483          ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~1484          ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~1485          ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~1486          ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~1487          ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~1488          ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~1489          ; 0                 ; 6       ;
; address[2]                                           ;                   ;         ;
;      - ram_address[2]~5                              ; 0                 ; 6       ;
;      - data_out~3                                    ; 0                 ; 6       ;
;      - data_out~4                                    ; 0                 ; 6       ;
;      - data_out~5                                    ; 0                 ; 6       ;
;      - data_out~7                                    ; 0                 ; 6       ;
;      - data_out~8                                    ; 0                 ; 6       ;
;      - data_out~10                                   ; 0                 ; 6       ;
;      - data_out~23                                   ; 0                 ; 6       ;
;      - data_out~26                                   ; 0                 ; 6       ;
;      - data_out~30                                   ; 0                 ; 6       ;
;      - data_out~31                                   ; 0                 ; 6       ;
;      - data_out~32                                   ; 0                 ; 6       ;
;      - data_out~34                                   ; 0                 ; 6       ;
;      - data_out~37                                   ; 0                 ; 6       ;
;      - data_out~38                                   ; 0                 ; 6       ;
;      - data_out~49                                   ; 0                 ; 6       ;
;      - data_out~56                                   ; 0                 ; 6       ;
;      - data_out~57                                   ; 0                 ; 6       ;
;      - data_out~58                                   ; 0                 ; 6       ;
;      - data_out~60                                   ; 0                 ; 6       ;
;      - data_out~61                                   ; 0                 ; 6       ;
;      - data_out~63                                   ; 0                 ; 6       ;
;      - data_out~75                                   ; 0                 ; 6       ;
;      - data_out~78                                   ; 0                 ; 6       ;
;      - data_out~82                                   ; 0                 ; 6       ;
;      - data_out~83                                   ; 0                 ; 6       ;
;      - data_out~84                                   ; 0                 ; 6       ;
;      - data_out~86                                   ; 0                 ; 6       ;
;      - data_out~89                                   ; 0                 ; 6       ;
;      - data_out~90                                   ; 0                 ; 6       ;
;      - data_out~101                                  ; 0                 ; 6       ;
;      - rom_address[2]~2                              ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~1385          ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~1399          ; 0                 ; 6       ;
;      - output_port_addr[2]~2                         ; 0                 ; 6       ;
; address[6]                                           ;                   ;         ;
;      - data_out~0                                    ; 0                 ; 6       ;
;      - data_out~1                                    ; 0                 ; 6       ;
;      - data_out~13                                   ; 0                 ; 6       ;
;      - data_out~15                                   ; 0                 ; 6       ;
;      - data_out~28                                   ; 0                 ; 6       ;
;      - data_out~41                                   ; 0                 ; 6       ;
;      - data_out~54                                   ; 0                 ; 6       ;
;      - data_out~67                                   ; 0                 ; 6       ;
;      - data_out~80                                   ; 0                 ; 6       ;
;      - data_out~93                                   ; 0                 ; 6       ;
;      - rom_address[6]~6                              ; 0                 ; 6       ;
;      - Equal0~0                                      ; 0                 ; 6       ;
; port_in_05[0]                                        ;                   ;         ;
;      - data_out~4                                    ; 0                 ; 6       ;
; port_in_09[0]                                        ;                   ;         ;
;      - data_out~3                                    ; 1                 ; 6       ;
; port_in_01[0]                                        ;                   ;         ;
;      - data_out~3                                    ; 0                 ; 6       ;
; port_in_13[0]                                        ;                   ;         ;
;      - data_out~4                                    ; 0                 ; 6       ;
; port_in_10[0]                                        ;                   ;         ;
;      - data_out~6                                    ; 1                 ; 6       ;
; port_in_06[0]                                        ;                   ;         ;
;      - data_out~5                                    ; 0                 ; 6       ;
; port_in_02[0]                                        ;                   ;         ;
;      - data_out~5                                    ; 0                 ; 6       ;
; port_in_14[0]                                        ;                   ;         ;
;      - data_out~6                                    ; 0                 ; 6       ;
; port_in_04[0]                                        ;                   ;         ;
;      - data_out~8                                    ; 0                 ; 6       ;
; port_in_08[0]                                        ;                   ;         ;
;      - data_out~7                                    ; 1                 ; 6       ;
; port_in_00[0]                                        ;                   ;         ;
;      - data_out~7                                    ; 0                 ; 6       ;
; port_in_12[0]                                        ;                   ;         ;
;      - data_out~8                                    ; 1                 ; 6       ;
; port_in_11[0]                                        ;                   ;         ;
;      - data_out~11                                   ; 1                 ; 6       ;
; port_in_07[0]                                        ;                   ;         ;
;      - data_out~10                                   ; 0                 ; 6       ;
; port_in_03[0]                                        ;                   ;         ;
;      - data_out~10                                   ; 1                 ; 6       ;
; port_in_15[0]                                        ;                   ;         ;
;      - data_out~11                                   ; 1                 ; 6       ;
; port_in_06[1]                                        ;                   ;         ;
;      - data_out~18                                   ; 1                 ; 6       ;
; port_in_05[1]                                        ;                   ;         ;
;      - data_out~17                                   ; 0                 ; 6       ;
; port_in_04[1]                                        ;                   ;         ;
;      - data_out~17                                   ; 0                 ; 6       ;
; port_in_07[1]                                        ;                   ;         ;
;      - data_out~18                                   ; 0                 ; 6       ;
; port_in_09[1]                                        ;                   ;         ;
;      - data_out~20                                   ; 0                 ; 6       ;
; port_in_10[1]                                        ;                   ;         ;
;      - data_out~19                                   ; 1                 ; 6       ;
; port_in_08[1]                                        ;                   ;         ;
;      - data_out~19                                   ; 0                 ; 6       ;
; port_in_11[1]                                        ;                   ;         ;
;      - data_out~20                                   ; 0                 ; 6       ;
; port_in_02[1]                                        ;                   ;         ;
;      - data_out~22                                   ; 0                 ; 6       ;
; port_in_01[1]                                        ;                   ;         ;
;      - data_out~21                                   ; 1                 ; 6       ;
; port_in_00[1]                                        ;                   ;         ;
;      - data_out~21                                   ; 0                 ; 6       ;
; port_in_03[1]                                        ;                   ;         ;
;      - data_out~22                                   ; 0                 ; 6       ;
; port_in_13[1]                                        ;                   ;         ;
;      - data_out~25                                   ; 1                 ; 6       ;
; port_in_14[1]                                        ;                   ;         ;
;      - data_out~24                                   ; 1                 ; 6       ;
; port_in_12[1]                                        ;                   ;         ;
;      - data_out~24                                   ; 0                 ; 6       ;
; port_in_15[1]                                        ;                   ;         ;
;      - data_out~25                                   ; 1                 ; 6       ;
; port_in_06[2]                                        ;                   ;         ;
;      - data_out~31                                   ; 0                 ; 6       ;
; port_in_10[2]                                        ;                   ;         ;
;      - data_out~30                                   ; 0                 ; 6       ;
; port_in_02[2]                                        ;                   ;         ;
;      - data_out~30                                   ; 0                 ; 6       ;
; port_in_14[2]                                        ;                   ;         ;
;      - data_out~31                                   ; 0                 ; 6       ;
; port_in_09[2]                                        ;                   ;         ;
;      - data_out~33                                   ; 0                 ; 6       ;
; port_in_05[2]                                        ;                   ;         ;
;      - data_out~32                                   ; 0                 ; 6       ;
; port_in_01[2]                                        ;                   ;         ;
;      - data_out~32                                   ; 0                 ; 6       ;
; port_in_13[2]                                        ;                   ;         ;
;      - data_out~33                                   ; 1                 ; 6       ;
; port_in_08[2]                                        ;                   ;         ;
;      - data_out~35                                   ; 1                 ; 6       ;
; port_in_04[2]                                        ;                   ;         ;
;      - data_out~34                                   ; 1                 ; 6       ;
; port_in_00[2]                                        ;                   ;         ;
;      - data_out~34                                   ; 0                 ; 6       ;
; port_in_12[2]                                        ;                   ;         ;
;      - data_out~35                                   ; 1                 ; 6       ;
; port_in_07[2]                                        ;                   ;         ;
;      - data_out~38                                   ; 1                 ; 6       ;
; port_in_11[2]                                        ;                   ;         ;
;      - data_out~37                                   ; 1                 ; 6       ;
; port_in_03[2]                                        ;                   ;         ;
;      - data_out~37                                   ; 0                 ; 6       ;
; port_in_15[2]                                        ;                   ;         ;
;      - data_out~38                                   ; 0                 ; 6       ;
; port_in_10[3]                                        ;                   ;         ;
;      - data_out~44                                   ; 0                 ; 6       ;
; port_in_09[3]                                        ;                   ;         ;
;      - data_out~43                                   ; 1                 ; 6       ;
; port_in_08[3]                                        ;                   ;         ;
;      - data_out~43                                   ; 0                 ; 6       ;
; port_in_11[3]                                        ;                   ;         ;
;      - data_out~44                                   ; 0                 ; 6       ;
; port_in_05[3]                                        ;                   ;         ;
;      - data_out~46                                   ; 0                 ; 6       ;
; port_in_06[3]                                        ;                   ;         ;
;      - data_out~45                                   ; 1                 ; 6       ;
; port_in_04[3]                                        ;                   ;         ;
;      - data_out~45                                   ; 0                 ; 6       ;
; port_in_07[3]                                        ;                   ;         ;
; port_in_01[3]                                        ;                   ;         ;
; port_in_02[3]                                        ;                   ;         ;
;      - data_out~47                                   ; 0                 ; 6       ;
; port_in_00[3]                                        ;                   ;         ;
;      - data_out~47                                   ; 0                 ; 6       ;
; port_in_03[3]                                        ;                   ;         ;
;      - data_out~48                                   ; 0                 ; 6       ;
; port_in_14[3]                                        ;                   ;         ;
;      - data_out~51                                   ; 0                 ; 6       ;
; port_in_13[3]                                        ;                   ;         ;
;      - data_out~50                                   ; 1                 ; 6       ;
; port_in_12[3]                                        ;                   ;         ;
;      - data_out~50                                   ; 1                 ; 6       ;
; port_in_15[3]                                        ;                   ;         ;
;      - data_out~51                                   ; 1                 ; 6       ;
; port_in_05[4]                                        ;                   ;         ;
;      - data_out~57                                   ; 1                 ; 6       ;
; port_in_09[4]                                        ;                   ;         ;
;      - data_out~56                                   ; 0                 ; 6       ;
; port_in_01[4]                                        ;                   ;         ;
;      - data_out~56                                   ; 1                 ; 6       ;
; port_in_13[4]                                        ;                   ;         ;
;      - data_out~57                                   ; 0                 ; 6       ;
; port_in_10[4]                                        ;                   ;         ;
;      - data_out~59                                   ; 0                 ; 6       ;
; port_in_06[4]                                        ;                   ;         ;
;      - data_out~58                                   ; 0                 ; 6       ;
; port_in_02[4]                                        ;                   ;         ;
;      - data_out~58                                   ; 0                 ; 6       ;
; port_in_14[4]                                        ;                   ;         ;
;      - data_out~59                                   ; 1                 ; 6       ;
; port_in_04[4]                                        ;                   ;         ;
;      - data_out~61                                   ; 1                 ; 6       ;
; port_in_08[4]                                        ;                   ;         ;
;      - data_out~60                                   ; 0                 ; 6       ;
; port_in_00[4]                                        ;                   ;         ;
;      - data_out~60                                   ; 1                 ; 6       ;
; port_in_12[4]                                        ;                   ;         ;
;      - data_out~61                                   ; 1                 ; 6       ;
; port_in_11[4]                                        ;                   ;         ;
;      - data_out~64                                   ; 0                 ; 6       ;
; port_in_07[4]                                        ;                   ;         ;
;      - data_out~63                                   ; 1                 ; 6       ;
; port_in_03[4]                                        ;                   ;         ;
;      - data_out~63                                   ; 1                 ; 6       ;
; port_in_15[4]                                        ;                   ;         ;
;      - data_out~64                                   ; 0                 ; 6       ;
; port_in_06[5]                                        ;                   ;         ;
;      - data_out~70                                   ; 0                 ; 6       ;
; port_in_05[5]                                        ;                   ;         ;
;      - data_out~69                                   ; 1                 ; 6       ;
; port_in_04[5]                                        ;                   ;         ;
;      - data_out~69                                   ; 0                 ; 6       ;
; port_in_07[5]                                        ;                   ;         ;
;      - data_out~70                                   ; 1                 ; 6       ;
; port_in_09[5]                                        ;                   ;         ;
;      - data_out~72                                   ; 0                 ; 6       ;
; port_in_10[5]                                        ;                   ;         ;
;      - data_out~71                                   ; 1                 ; 6       ;
; port_in_08[5]                                        ;                   ;         ;
;      - data_out~71                                   ; 0                 ; 6       ;
; port_in_11[5]                                        ;                   ;         ;
;      - data_out~72                                   ; 0                 ; 6       ;
; port_in_02[5]                                        ;                   ;         ;
;      - data_out~74                                   ; 0                 ; 6       ;
; port_in_01[5]                                        ;                   ;         ;
;      - data_out~73                                   ; 0                 ; 6       ;
; port_in_00[5]                                        ;                   ;         ;
;      - data_out~73                                   ; 1                 ; 6       ;
; port_in_03[5]                                        ;                   ;         ;
;      - data_out~74                                   ; 1                 ; 6       ;
; port_in_13[5]                                        ;                   ;         ;
;      - data_out~77                                   ; 0                 ; 6       ;
; port_in_14[5]                                        ;                   ;         ;
;      - data_out~76                                   ; 0                 ; 6       ;
; port_in_12[5]                                        ;                   ;         ;
;      - data_out~76                                   ; 1                 ; 6       ;
; port_in_15[5]                                        ;                   ;         ;
;      - data_out~77                                   ; 0                 ; 6       ;
; port_in_06[6]                                        ;                   ;         ;
;      - data_out~83                                   ; 0                 ; 6       ;
; port_in_10[6]                                        ;                   ;         ;
;      - data_out~82                                   ; 1                 ; 6       ;
; port_in_02[6]                                        ;                   ;         ;
;      - data_out~82                                   ; 0                 ; 6       ;
; port_in_14[6]                                        ;                   ;         ;
;      - data_out~83                                   ; 1                 ; 6       ;
; port_in_09[6]                                        ;                   ;         ;
;      - data_out~85                                   ; 1                 ; 6       ;
; port_in_05[6]                                        ;                   ;         ;
; port_in_01[6]                                        ;                   ;         ;
; port_in_13[6]                                        ;                   ;         ;
;      - data_out~85                                   ; 1                 ; 6       ;
; port_in_08[6]                                        ;                   ;         ;
;      - data_out~87                                   ; 0                 ; 6       ;
; port_in_04[6]                                        ;                   ;         ;
; port_in_00[6]                                        ;                   ;         ;
; port_in_12[6]                                        ;                   ;         ;
;      - data_out~87                                   ; 0                 ; 6       ;
; port_in_07[6]                                        ;                   ;         ;
;      - data_out~90                                   ; 0                 ; 6       ;
; port_in_11[6]                                        ;                   ;         ;
;      - data_out~89                                   ; 1                 ; 6       ;
; port_in_03[6]                                        ;                   ;         ;
;      - data_out~89                                   ; 0                 ; 6       ;
; port_in_15[6]                                        ;                   ;         ;
;      - data_out~90                                   ; 1                 ; 6       ;
; port_in_10[7]                                        ;                   ;         ;
;      - data_out~96                                   ; 0                 ; 6       ;
; port_in_09[7]                                        ;                   ;         ;
;      - data_out~95                                   ; 0                 ; 6       ;
; port_in_08[7]                                        ;                   ;         ;
;      - data_out~95                                   ; 0                 ; 6       ;
; port_in_11[7]                                        ;                   ;         ;
;      - data_out~96                                   ; 1                 ; 6       ;
; port_in_05[7]                                        ;                   ;         ;
;      - data_out~98                                   ; 0                 ; 6       ;
; port_in_06[7]                                        ;                   ;         ;
;      - data_out~97                                   ; 0                 ; 6       ;
; port_in_04[7]                                        ;                   ;         ;
;      - data_out~97                                   ; 1                 ; 6       ;
; port_in_07[7]                                        ;                   ;         ;
;      - data_out~98                                   ; 1                 ; 6       ;
; port_in_01[7]                                        ;                   ;         ;
;      - data_out~100                                  ; 0                 ; 6       ;
; port_in_02[7]                                        ;                   ;         ;
;      - data_out~99                                   ; 0                 ; 6       ;
; port_in_00[7]                                        ;                   ;         ;
;      - data_out~99                                   ; 0                 ; 6       ;
; port_in_03[7]                                        ;                   ;         ;
;      - data_out~100                                  ; 1                 ; 6       ;
; port_in_14[7]                                        ;                   ;         ;
;      - data_out~103                                  ; 0                 ; 6       ;
; port_in_13[7]                                        ;                   ;         ;
;      - data_out~102                                  ; 1                 ; 6       ;
; port_in_12[7]                                        ;                   ;         ;
;      - data_out~102                                  ; 0                 ; 6       ;
; port_in_15[7]                                        ;                   ;         ;
;      - data_out~103                                  ; 1                 ; 6       ;
; clock                                                ;                   ;         ;
; data_in[0]                                           ;                   ;         ;
;      - Output_Ports:Output_Ports_u|RAM[2][0]         ; 1                 ; 6       ;
;      - Output_Ports:Output_Ports_u|RAM[6][0]         ; 1                 ; 6       ;
;      - Output_Ports:Output_Ports_u|RAM[7][0]         ; 1                 ; 6       ;
;      - Output_Ports:Output_Ports_u|RAM[8][0]         ; 1                 ; 6       ;
;      - Output_Ports:Output_Ports_u|RAM[10][0]        ; 1                 ; 6       ;
;      - Output_Ports:Output_Ports_u|RAM[13][0]        ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~192           ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~432           ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~176           ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~448           ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~312           ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~56            ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~328           ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~64            ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~304           ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~48            ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~320           ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~440           ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~184           ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~456           ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~216           ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~464           ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~208           ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~472           ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~104           ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~352           ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~96            ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~360           ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~88            ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~336           ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~80            ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~344           ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~232           ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~480           ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~488           ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~288           ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~32            ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~416           ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~152           ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~280           ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~24            ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~408           ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~144           ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~272           ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~400           ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~168           ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~296           ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~40            ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~424           ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~248           ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~376           ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~120           ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~504           ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~256           ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~384           ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~128           ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~512           ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~240           ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~368           ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~112           ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~496           ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~264           ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~392           ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~136           ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~520           ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~600           ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~592           ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~616           ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~576           ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~560           ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~584           ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~544           ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~536           ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~528           ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~552           ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~640           ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~624           ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~648           ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~696           ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~704           ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~688           ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~712           ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~736           ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~720           ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~744           ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~664           ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~656           ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~680           ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~760           ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~768           ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~752           ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~776           ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~1490          ; 1                 ; 6       ;
;      - Output_Ports:Output_Ports_u|RAM[0][0]~feeder  ; 1                 ; 6       ;
;      - Output_Ports:Output_Ports_u|RAM[15][0]~feeder ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~200feeder     ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~160feeder     ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~72feeder      ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~728feeder     ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~224feeder     ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~632feeder     ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~608feeder     ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~568feeder     ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~672feeder     ; 1                 ; 6       ;
;      - Output_Ports:Output_Ports_u|RAM[1][0]~feeder  ; 1                 ; 6       ;
;      - Output_Ports:Output_Ports_u|RAM[14][0]~feeder ; 1                 ; 6       ;
;      - Output_Ports:Output_Ports_u|RAM[3][0]~feeder  ; 1                 ; 6       ;
;      - Output_Ports:Output_Ports_u|RAM[12][0]~feeder ; 1                 ; 6       ;
;      - Output_Ports:Output_Ports_u|RAM[5][0]~feeder  ; 1                 ; 6       ;
;      - Output_Ports:Output_Ports_u|RAM[9][0]~feeder  ; 1                 ; 6       ;
;      - Output_Ports:Output_Ports_u|RAM[4][0]~feeder  ; 1                 ; 6       ;
;      - Output_Ports:Output_Ports_u|RAM[11][0]~feeder ; 1                 ; 6       ;
; write                                                ;                   ;         ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~1377          ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~1385          ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~1394          ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~1399          ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~1404          ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~1413          ; 0                 ; 6       ;
;      - Output_Ports:Output_Ports_u|Decoder0~0        ; 0                 ; 6       ;
;      - Output_Ports:Output_Ports_u|Decoder0~2        ; 0                 ; 6       ;
;      - Output_Ports:Output_Ports_u|Decoder0~4        ; 0                 ; 6       ;
;      - Output_Ports:Output_Ports_u|Decoder0~6        ; 0                 ; 6       ;
;      - Output_Ports:Output_Ports_u|Decoder0~8        ; 0                 ; 6       ;
;      - Output_Ports:Output_Ports_u|Decoder0~10       ; 0                 ; 6       ;
;      - Output_Ports:Output_Ports_u|Decoder0~12       ; 0                 ; 6       ;
;      - Output_Ports:Output_Ports_u|Decoder0~14       ; 0                 ; 6       ;
; data_in[1]                                           ;                   ;         ;
;      - Output_Ports:Output_Ports_u|RAM[4][1]         ; 0                 ; 6       ;
;      - Output_Ports:Output_Ports_u|RAM[6][1]         ; 0                 ; 6       ;
;      - Output_Ports:Output_Ports_u|RAM[7][1]         ; 0                 ; 6       ;
;      - Output_Ports:Output_Ports_u|RAM[8][1]         ; 0                 ; 6       ;
;      - Output_Ports:Output_Ports_u|RAM[11][1]        ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~193           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~433           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~177           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~449           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~313           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~57            ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~329           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~65            ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~305           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~49            ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~321           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~441           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~185           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~457           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~217           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~465           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~209           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~473           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~105           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~353           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~97            ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~361           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~89            ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~337           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~81            ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~233           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~481           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~225           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~489           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~161           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~289           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~33            ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~417           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~153           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~281           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~409           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~145           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~273           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~401           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~169           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~297           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~41            ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~425           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~249           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~377           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~121           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~505           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~257           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~385           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~129           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~513           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~241           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~113           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~497           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~265           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~393           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~137           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~521           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~609           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~593           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~617           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~569           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~577           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~561           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~585           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~545           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~529           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~553           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~633           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~641           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~625           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~649           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~697           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~705           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~689           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~713           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~737           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~729           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~721           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~745           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~665           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~657           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~681           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~761           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~769           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~753           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~777           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~1491          ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~1492          ; 0                 ; 6       ;
;      - Output_Ports:Output_Ports_u|RAM[0][1]~feeder  ; 0                 ; 6       ;
;      - Output_Ports:Output_Ports_u|RAM[15][1]~feeder ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~345feeder     ; 0                 ; 6       ;
;      - Output_Ports:Output_Ports_u|RAM[1][1]~feeder  ; 0                 ; 6       ;
;      - Output_Ports:Output_Ports_u|RAM[14][1]~feeder ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~201feeder     ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~73feeder      ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~369feeder     ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~601feeder     ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~673feeder     ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~537feeder     ; 0                 ; 6       ;
;      - Output_Ports:Output_Ports_u|RAM[2][1]~feeder  ; 0                 ; 6       ;
;      - Output_Ports:Output_Ports_u|RAM[13][1]~feeder ; 0                 ; 6       ;
;      - Output_Ports:Output_Ports_u|RAM[3][1]~feeder  ; 0                 ; 6       ;
;      - Output_Ports:Output_Ports_u|RAM[12][1]~feeder ; 0                 ; 6       ;
;      - Output_Ports:Output_Ports_u|RAM[9][1]~feeder  ; 0                 ; 6       ;
;      - Output_Ports:Output_Ports_u|RAM[5][1]~feeder  ; 0                 ; 6       ;
;      - Output_Ports:Output_Ports_u|RAM[10][1]~feeder ; 0                 ; 6       ;
; data_in[2]                                           ;                   ;         ;
;      - Output_Ports:Output_Ports_u|RAM[0][2]         ; 0                 ; 6       ;
;      - Output_Ports:Output_Ports_u|RAM[2][2]         ; 0                 ; 6       ;
;      - Output_Ports:Output_Ports_u|RAM[3][2]         ; 0                 ; 6       ;
;      - Output_Ports:Output_Ports_u|RAM[4][2]         ; 0                 ; 6       ;
;      - Output_Ports:Output_Ports_u|RAM[5][2]         ; 0                 ; 6       ;
;      - Output_Ports:Output_Ports_u|RAM[6][2]         ; 0                 ; 6       ;
;      - Output_Ports:Output_Ports_u|RAM[8][2]         ; 0                 ; 6       ;
;      - Output_Ports:Output_Ports_u|RAM[9][2]         ; 0                 ; 6       ;
;      - Output_Ports:Output_Ports_u|RAM[10][2]        ; 0                 ; 6       ;
;      - Output_Ports:Output_Ports_u|RAM[11][2]        ; 0                 ; 6       ;
;      - Output_Ports:Output_Ports_u|RAM[12][2]        ; 0                 ; 6       ;
;      - Output_Ports:Output_Ports_u|RAM[13][2]        ; 0                 ; 6       ;
;      - Output_Ports:Output_Ports_u|RAM[15][2]        ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~194           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~434           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~178           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~450           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~74            ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~314           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~58            ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~330           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~66            ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~306           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~50            ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~322           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~442           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~186           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~458           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~218           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~466           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~210           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~474           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~106           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~98            ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~362           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~90            ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~338           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~82            ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~346           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~234           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~482           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~490           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~162           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~290           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~34            ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~418           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~154           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~282           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~26            ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~146           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~274           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~18            ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~402           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~170           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~298           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~42            ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~426           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~250           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~378           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~122           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~506           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~258           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~386           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~130           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~514           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~242           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~370           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~114           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~498           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~266           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~394           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~138           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~522           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~610           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~602           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~594           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~618           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~570           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~578           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~562           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~586           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~538           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~530           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~554           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~634           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~626           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~650           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~698           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~706           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~690           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~714           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~738           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~730           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~722           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~746           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~674           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~658           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~682           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~762           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~770           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~754           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~778           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~642feeder     ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~202feeder     ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~354feeder     ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~410feeder     ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~226feeder     ; 0                 ; 6       ;
;      - Output_Ports:Output_Ports_u|RAM[14][2]~feeder ; 0                 ; 6       ;
;      - Output_Ports:Output_Ports_u|RAM[1][2]~feeder  ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~546feeder     ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~666feeder     ; 0                 ; 6       ;
;      - Output_Ports:Output_Ports_u|RAM[7][2]~feeder  ; 0                 ; 6       ;
; data_in[3]                                           ;                   ;         ;
;      - Output_Ports:Output_Ports_u|RAM[2][3]         ; 0                 ; 6       ;
;      - Output_Ports:Output_Ports_u|RAM[3][3]         ; 0                 ; 6       ;
;      - Output_Ports:Output_Ports_u|RAM[10][3]        ; 0                 ; 6       ;
;      - Output_Ports:Output_Ports_u|RAM[12][3]        ; 0                 ; 6       ;
;      - Output_Ports:Output_Ports_u|RAM[13][3]        ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~195           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~435           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~179           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~451           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~75            ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~315           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~59            ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~67            ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~307           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~51            ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~323           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~203           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~443           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~187           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~459           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~219           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~467           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~211           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~475           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~107           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~355           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~99            ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~363           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~91            ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~339           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~83            ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~347           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~235           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~483           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~227           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~491           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~163           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~291           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~35            ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~283           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~411           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~147           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~275           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~19            ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~299           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~427           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~379           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~507           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~259           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~387           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~131           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~515           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~243           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~371           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~115           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~499           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~395           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~139           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~523           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~611           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~603           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~595           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~619           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~571           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~579           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~563           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~587           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~547           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~539           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~531           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~555           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~635           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~643           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~627           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~651           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~699           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~707           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~691           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~715           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~739           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~731           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~723           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~747           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~675           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~659           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~683           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~763           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~755           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~779           ; 0                 ; 6       ;
;      - Output_Ports:Output_Ports_u|RAM[6][3]~feeder  ; 0                 ; 6       ;
;      - Output_Ports:Output_Ports_u|RAM[8][3]~feeder  ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~771feeder     ; 0                 ; 6       ;
;      - Output_Ports:Output_Ports_u|RAM[15][3]~feeder ; 0                 ; 6       ;
;      - Output_Ports:Output_Ports_u|RAM[0][3]~feeder  ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~123feeder     ; 0                 ; 6       ;
;      - Output_Ports:Output_Ports_u|RAM[4][3]~feeder  ; 0                 ; 6       ;
;      - Output_Ports:Output_Ports_u|RAM[11][3]~feeder ; 0                 ; 6       ;
;      - Output_Ports:Output_Ports_u|RAM[7][3]~feeder  ; 0                 ; 6       ;
;      - Output_Ports:Output_Ports_u|RAM[9][3]~feeder  ; 0                 ; 6       ;
;      - Output_Ports:Output_Ports_u|RAM[5][3]~feeder  ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~43feeder      ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~27feeder      ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~155feeder     ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~171feeder     ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~251feeder     ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~267feeder     ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~331feeder     ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~419feeder     ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~403feeder     ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~667feeder     ; 0                 ; 6       ;
;      - Output_Ports:Output_Ports_u|RAM[1][3]~feeder  ; 0                 ; 6       ;
;      - Output_Ports:Output_Ports_u|RAM[14][3]~feeder ; 0                 ; 6       ;
; data_in[4]                                           ;                   ;         ;
;      - Output_Ports:Output_Ports_u|RAM[1][4]         ; 1                 ; 6       ;
;      - Output_Ports:Output_Ports_u|RAM[3][4]         ; 1                 ; 6       ;
;      - Output_Ports:Output_Ports_u|RAM[4][4]         ; 1                 ; 6       ;
;      - Output_Ports:Output_Ports_u|RAM[5][4]         ; 1                 ; 6       ;
;      - Output_Ports:Output_Ports_u|RAM[9][4]         ; 1                 ; 6       ;
;      - Output_Ports:Output_Ports_u|RAM[11][4]        ; 1                 ; 6       ;
;      - Output_Ports:Output_Ports_u|RAM[12][4]        ; 1                 ; 6       ;
;      - Output_Ports:Output_Ports_u|RAM[13][4]        ; 1                 ; 6       ;
;      - Output_Ports:Output_Ports_u|RAM[14][4]        ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~196           ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~180           ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~452           ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~76            ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~60            ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~332           ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~68            ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~52            ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~324           ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~204           ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~444           ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~188           ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~460           ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~220           ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~212           ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~476           ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~356           ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~100           ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~364           ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~92            ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~340           ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~84            ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~348           ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~236           ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~228           ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~492           ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~292           ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~36            ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~420           ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~156           ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~28            ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~412           ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~276           ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~404           ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~172           ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~300           ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~44            ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~428           ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~380           ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~124           ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~508           ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~260           ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~388           ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~132           ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~516           ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~244           ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~372           ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~116           ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~500           ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~396           ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~140           ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~524           ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~612           ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~604           ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~596           ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~620           ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~580           ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~564           ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~588           ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~548           ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~540           ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~532           ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~556           ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~636           ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~628           ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~652           ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~700           ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~708           ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~692           ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~716           ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~740           ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~732           ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~724           ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~748           ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~676           ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~668           ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~660           ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~684           ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~764           ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~772           ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~756           ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~780           ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~1493          ; 1                 ; 6       ;
;      - Output_Ports:Output_Ports_u|RAM[6][4]~feeder  ; 1                 ; 6       ;
;      - Output_Ports:Output_Ports_u|RAM[8][4]~feeder  ; 1                 ; 6       ;
;      - Output_Ports:Output_Ports_u|RAM[7][4]~feeder  ; 1                 ; 6       ;
;      - Output_Ports:Output_Ports_u|RAM[10][4]~feeder ; 1                 ; 6       ;
;      - Output_Ports:Output_Ports_u|RAM[2][4]~feeder  ; 1                 ; 6       ;
;      - Output_Ports:Output_Ports_u|RAM[15][4]~feeder ; 1                 ; 6       ;
;      - Output_Ports:Output_Ports_u|RAM[0][4]~feeder  ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~164feeder     ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~148feeder     ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~572feeder     ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~436feeder     ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~316feeder     ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~268feeder     ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~252feeder     ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~484feeder     ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~468feeder     ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~284feeder     ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~108feeder     ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~308feeder     ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~644feeder     ; 1                 ; 6       ;
; data_in[5]                                           ;                   ;         ;
;      - Output_Ports:Output_Ports_u|RAM[0][5]         ; 0                 ; 6       ;
;      - Output_Ports:Output_Ports_u|RAM[1][5]         ; 0                 ; 6       ;
;      - Output_Ports:Output_Ports_u|RAM[2][5]         ; 0                 ; 6       ;
;      - Output_Ports:Output_Ports_u|RAM[3][5]         ; 0                 ; 6       ;
;      - Output_Ports:Output_Ports_u|RAM[5][5]         ; 0                 ; 6       ;
;      - Output_Ports:Output_Ports_u|RAM[6][5]         ; 0                 ; 6       ;
;      - Output_Ports:Output_Ports_u|RAM[8][5]         ; 0                 ; 6       ;
;      - Output_Ports:Output_Ports_u|RAM[9][5]         ; 0                 ; 6       ;
;      - Output_Ports:Output_Ports_u|RAM[10][5]        ; 0                 ; 6       ;
;      - Output_Ports:Output_Ports_u|RAM[12][5]        ; 0                 ; 6       ;
;      - Output_Ports:Output_Ports_u|RAM[13][5]        ; 0                 ; 6       ;
;      - Output_Ports:Output_Ports_u|RAM[14][5]        ; 0                 ; 6       ;
;      - Output_Ports:Output_Ports_u|RAM[15][5]        ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~197           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~437           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~181           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~453           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~317           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~61            ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~333           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~69            ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~309           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~53            ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~325           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~205           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~445           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~189           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~461           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~221           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~469           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~213           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~477           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~109           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~357           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~101           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~365           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~93            ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~341           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~85            ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~349           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~237           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~485           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~493           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~165           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~293           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~37            ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~421           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~157           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~285           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~413           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~149           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~277           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~405           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~173           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~301           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~45            ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~429           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~253           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~381           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~125           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~509           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~261           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~389           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~517           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~245           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~373           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~117           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~501           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~269           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~397           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~525           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~597           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~621           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~565           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~589           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~549           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~533           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~557           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~637           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~645           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~629           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~653           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~701           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~693           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~717           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~741           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~725           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~749           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~661           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~685           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~765           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~773           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~757           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~781           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~1494          ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~1495          ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~709feeder     ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~77feeder      ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~573feeder     ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~229feeder     ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~733feeder     ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~541feeder     ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~141feeder     ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~133feeder     ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~605feeder     ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~613feeder     ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~677feeder     ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~669feeder     ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~581feeder     ; 0                 ; 6       ;
;      - Output_Ports:Output_Ports_u|RAM[7][5]~feeder  ; 0                 ; 6       ;
;      - Output_Ports:Output_Ports_u|RAM[4][5]~feeder  ; 0                 ; 6       ;
;      - Output_Ports:Output_Ports_u|RAM[11][5]~feeder ; 0                 ; 6       ;
; data_in[6]                                           ;                   ;         ;
;      - Output_Ports:Output_Ports_u|RAM[0][6]         ; 0                 ; 6       ;
;      - Output_Ports:Output_Ports_u|RAM[2][6]         ; 0                 ; 6       ;
;      - Output_Ports:Output_Ports_u|RAM[4][6]         ; 0                 ; 6       ;
;      - Output_Ports:Output_Ports_u|RAM[10][6]        ; 0                 ; 6       ;
;      - Output_Ports:Output_Ports_u|RAM[11][6]        ; 0                 ; 6       ;
;      - Output_Ports:Output_Ports_u|RAM[13][6]        ; 0                 ; 6       ;
;      - Output_Ports:Output_Ports_u|RAM[15][6]        ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~198           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~438           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~182           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~454           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~78            ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~318           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~62            ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~334           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~70            ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~310           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~54            ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~326           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~206           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~446           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~190           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~462           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~222           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~470           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~214           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~358           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~102           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~366           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~94            ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~342           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~86            ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~350           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~486           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~230           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~494           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~166           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~38            ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~422           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~286           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~414           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~150           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~22            ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~302           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~46            ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~430           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~254           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~382           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~510           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~262           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~390           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~134           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~518           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~246           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~374           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~118           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~270           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~398           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~526           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~614           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~606           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~598           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~622           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~574           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~566           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~590           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~542           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~534           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~558           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~646           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~630           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~654           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~702           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~710           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~694           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~718           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~734           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~726           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~750           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~678           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~670           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~662           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~686           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~766           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~758           ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~782           ; 0                 ; 6       ;
;      - Output_Ports:Output_Ports_u|RAM[5][6]~feeder  ; 0                 ; 6       ;
;      - Output_Ports:Output_Ports_u|RAM[9][6]~feeder  ; 0                 ; 6       ;
;      - Output_Ports:Output_Ports_u|RAM[7][6]~feeder  ; 0                 ; 6       ;
;      - Output_Ports:Output_Ports_u|RAM[6][6]~feeder  ; 0                 ; 6       ;
;      - Output_Ports:Output_Ports_u|RAM[8][6]~feeder  ; 0                 ; 6       ;
;      - Output_Ports:Output_Ports_u|RAM[3][6]~feeder  ; 0                 ; 6       ;
;      - Output_Ports:Output_Ports_u|RAM[12][6]~feeder ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~774feeder     ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~502feeder     ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~126feeder     ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~638feeder     ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~406feeder     ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~174feeder     ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~158feeder     ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~238feeder     ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~478feeder     ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~550feeder     ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~742feeder     ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~142feeder     ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~582feeder     ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~294feeder     ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~278feeder     ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~30feeder      ; 0                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~110feeder     ; 0                 ; 6       ;
;      - Output_Ports:Output_Ports_u|RAM[1][6]~feeder  ; 0                 ; 6       ;
;      - Output_Ports:Output_Ports_u|RAM[14][6]~feeder ; 0                 ; 6       ;
; data_in[7]                                           ;                   ;         ;
;      - Output_Ports:Output_Ports_u|RAM[0][7]         ; 1                 ; 6       ;
;      - Output_Ports:Output_Ports_u|RAM[1][7]         ; 1                 ; 6       ;
;      - Output_Ports:Output_Ports_u|RAM[2][7]         ; 1                 ; 6       ;
;      - Output_Ports:Output_Ports_u|RAM[10][7]        ; 1                 ; 6       ;
;      - Output_Ports:Output_Ports_u|RAM[14][7]        ; 1                 ; 6       ;
;      - Output_Ports:Output_Ports_u|RAM[15][7]        ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~199           ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~439           ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~183           ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~455           ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~79            ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~63            ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~335           ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~71            ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~311           ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~55            ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~327           ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~447           ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~191           ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~463           ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~223           ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~471           ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~215           ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~479           ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~111           ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~359           ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~103           ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~367           ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~95            ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~343           ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~87            ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~351           ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~231           ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~495           ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~39            ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~423           ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~159           ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~31            ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~415           ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~151           ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~279           ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~23            ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~407           ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~47            ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~431           ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~383           ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~127           ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~511           ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~263           ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~135           ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~519           ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~247           ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~375           ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~119           ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~503           ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~271           ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~143           ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~527           ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~615           ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~607           ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~599           ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~623           ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~567           ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~591           ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~551           ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~543           ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~535           ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~559           ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~639           ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~631           ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~655           ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~703           ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~711           ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~695           ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~719           ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~743           ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~735           ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~727           ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~751           ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~679           ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~663           ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~687           ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~767           ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~775           ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~759           ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~783           ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~239feeder     ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~287feeder     ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~303feeder     ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~487feeder     ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~175feeder     ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~167feeder     ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~391feeder     ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~399feeder     ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~295feeder     ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~207feeder     ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~319feeder     ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~671feeder     ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~647feeder     ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~255feeder     ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~575feeder     ; 1                 ; 6       ;
;      - rw_96x8_sync:rw_96x8_sync_u|RAM~583feeder     ; 1                 ; 6       ;
;      - Output_Ports:Output_Ports_u|RAM[13][7]~feeder ; 1                 ; 6       ;
;      - Output_Ports:Output_Ports_u|RAM[3][7]~feeder  ; 1                 ; 6       ;
;      - Output_Ports:Output_Ports_u|RAM[12][7]~feeder ; 1                 ; 6       ;
;      - Output_Ports:Output_Ports_u|RAM[6][7]~feeder  ; 1                 ; 6       ;
;      - Output_Ports:Output_Ports_u|RAM[8][7]~feeder  ; 1                 ; 6       ;
;      - Output_Ports:Output_Ports_u|RAM[7][7]~feeder  ; 1                 ; 6       ;
;      - Output_Ports:Output_Ports_u|RAM[9][7]~feeder  ; 1                 ; 6       ;
;      - Output_Ports:Output_Ports_u|RAM[5][7]~feeder  ; 1                 ; 6       ;
;      - Output_Ports:Output_Ports_u|RAM[4][7]~feeder  ; 1                 ; 6       ;
;      - Output_Ports:Output_Ports_u|RAM[11][7]~feeder ; 1                 ; 6       ;
; reset                                                ;                   ;         ;
+------------------------------------------------------+-------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                      ;
+-----------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name                                    ; Location           ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Output_Ports:Output_Ports_u|Decoder0~1  ; LCCOMB_X20_Y5_N26  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Output_Ports:Output_Ports_u|Decoder0~11 ; LCCOMB_X20_Y5_N28  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Output_Ports:Output_Ports_u|Decoder0~13 ; LCCOMB_X20_Y5_N8   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Output_Ports:Output_Ports_u|Decoder0~15 ; LCCOMB_X20_Y5_N12  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Output_Ports:Output_Ports_u|Decoder0~16 ; LCCOMB_X20_Y5_N6   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Output_Ports:Output_Ports_u|Decoder0~17 ; LCCOMB_X20_Y4_N4   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Output_Ports:Output_Ports_u|Decoder0~18 ; LCCOMB_X20_Y4_N22  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Output_Ports:Output_Ports_u|Decoder0~19 ; LCCOMB_X20_Y5_N0   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Output_Ports:Output_Ports_u|Decoder0~20 ; LCCOMB_X21_Y17_N4  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Output_Ports:Output_Ports_u|Decoder0~21 ; LCCOMB_X20_Y5_N2   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Output_Ports:Output_Ports_u|Decoder0~22 ; LCCOMB_X20_Y5_N20  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Output_Ports:Output_Ports_u|Decoder0~23 ; LCCOMB_X20_Y5_N14  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Output_Ports:Output_Ports_u|Decoder0~3  ; LCCOMB_X20_Y4_N6   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Output_Ports:Output_Ports_u|Decoder0~5  ; LCCOMB_X20_Y4_N16  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Output_Ports:Output_Ports_u|Decoder0~7  ; LCCOMB_X20_Y4_N10  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Output_Ports:Output_Ports_u|Decoder0~9  ; LCCOMB_X21_Y17_N18 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; clock                                   ; PIN_G2             ; 897     ; Clock        ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; reset                                   ; PIN_G1             ; 128     ; Async. clear ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1378    ; LCCOMB_X19_Y22_N8  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1380    ; LCCOMB_X21_Y25_N6  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1382    ; LCCOMB_X22_Y25_N30 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1384    ; LCCOMB_X19_Y22_N18 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1390    ; LCCOMB_X21_Y26_N12 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1391    ; LCCOMB_X20_Y26_N14 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1392    ; LCCOMB_X19_Y26_N4  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1393    ; LCCOMB_X21_Y26_N14 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1395    ; LCCOMB_X19_Y22_N28 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1396    ; LCCOMB_X20_Y20_N8  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1397    ; LCCOMB_X19_Y22_N6  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1398    ; LCCOMB_X19_Y22_N0  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1400    ; LCCOMB_X19_Y22_N2  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1401    ; LCCOMB_X17_Y21_N20 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1402    ; LCCOMB_X16_Y19_N26 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1403    ; LCCOMB_X17_Y19_N14 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1405    ; LCCOMB_X20_Y23_N30 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1406    ; LCCOMB_X19_Y23_N30 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1407    ; LCCOMB_X19_Y22_N20 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1408    ; LCCOMB_X19_Y22_N14 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1409    ; LCCOMB_X20_Y25_N14 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1410    ; LCCOMB_X19_Y25_N30 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1411    ; LCCOMB_X19_Y26_N30 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1412    ; LCCOMB_X20_Y20_N26 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1414    ; LCCOMB_X19_Y22_N24 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1415    ; LCCOMB_X20_Y18_N28 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1416    ; LCCOMB_X19_Y22_N26 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1417    ; LCCOMB_X19_Y22_N12 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1418    ; LCCOMB_X19_Y22_N30 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1419    ; LCCOMB_X17_Y21_N30 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1420    ; LCCOMB_X20_Y20_N4  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1421    ; LCCOMB_X20_Y20_N14 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1423    ; LCCOMB_X20_Y20_N16 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1425    ; LCCOMB_X20_Y20_N10 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1427    ; LCCOMB_X20_Y20_N28 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1429    ; LCCOMB_X19_Y22_N16 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1430    ; LCCOMB_X20_Y20_N6  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1431    ; LCCOMB_X20_Y20_N24 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1432    ; LCCOMB_X20_Y20_N2  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1433    ; LCCOMB_X19_Y22_N10 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1434    ; LCCOMB_X20_Y20_N12 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1435    ; LCCOMB_X20_Y20_N22 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1436    ; LCCOMB_X20_Y20_N0  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1437    ; LCCOMB_X19_Y22_N4  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1438    ; LCCOMB_X20_Y20_N18 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1439    ; LCCOMB_X20_Y20_N20 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1440    ; LCCOMB_X20_Y20_N30 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1441    ; LCCOMB_X19_Y22_N22 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1442    ; LCCOMB_X23_Y19_N0  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1443    ; LCCOMB_X17_Y21_N0  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1444    ; LCCOMB_X16_Y25_N28 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1445    ; LCCOMB_X19_Y24_N22 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1446    ; LCCOMB_X23_Y19_N10 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1447    ; LCCOMB_X22_Y22_N0  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1448    ; LCCOMB_X22_Y22_N10 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1449    ; LCCOMB_X19_Y24_N0  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1450    ; LCCOMB_X19_Y24_N26 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1451    ; LCCOMB_X17_Y21_N2  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1452    ; LCCOMB_X22_Y22_N20 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1453    ; LCCOMB_X20_Y19_N8  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1454    ; LCCOMB_X23_Y19_N20 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1455    ; LCCOMB_X20_Y19_N18 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1456    ; LCCOMB_X22_Y22_N22 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1457    ; LCCOMB_X23_Y19_N14 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1458    ; LCCOMB_X23_Y19_N24 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1459    ; LCCOMB_X17_Y21_N12 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1460    ; LCCOMB_X16_Y25_N30 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1461    ; LCCOMB_X19_Y24_N28 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1462    ; LCCOMB_X23_Y19_N2  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1463    ; LCCOMB_X22_Y22_N8  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1464    ; LCCOMB_X22_Y22_N2  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1465    ; LCCOMB_X17_Y23_N14 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1466    ; LCCOMB_X19_Y24_N6  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1467    ; LCCOMB_X17_Y21_N6  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1468    ; LCCOMB_X22_Y22_N4  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1469    ; LCCOMB_X20_Y19_N4  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1470    ; LCCOMB_X23_Y19_N4  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1471    ; LCCOMB_X21_Y18_N8  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1472    ; LCCOMB_X22_Y22_N30 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1473    ; LCCOMB_X23_Y19_N22 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1474    ; LCCOMB_X22_Y22_N16 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1475    ; LCCOMB_X23_Y19_N8  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1476    ; LCCOMB_X22_Y22_N26 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1477    ; LCCOMB_X23_Y19_N26 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1478    ; LCCOMB_X23_Y19_N28 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1479    ; LCCOMB_X22_Y22_N12 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1480    ; LCCOMB_X22_Y22_N14 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1481    ; LCCOMB_X23_Y19_N30 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1482    ; LCCOMB_X22_Y22_N24 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1483    ; LCCOMB_X23_Y19_N16 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1484    ; LCCOMB_X22_Y22_N18 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1485    ; LCCOMB_X23_Y19_N18 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1486    ; LCCOMB_X23_Y19_N12 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1487    ; LCCOMB_X22_Y22_N28 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1488    ; LCCOMB_X22_Y22_N6  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1489    ; LCCOMB_X23_Y19_N6  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
+-----------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                             ;
+-------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name  ; Location ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; clock ; PIN_G2   ; 897     ; 0                                    ; Global Clock         ; GCLK4            ; --                        ;
; reset ; PIN_G1   ; 128     ; 0                                    ; Global Clock         ; GCLK2            ; --                        ;
+-------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+---------------------------------------------------+
; Non-Global High Fan-Out Signals                   ;
+-----------------------------------------+---------+
; Name                                    ; Fan-Out ;
+-----------------------------------------+---------+
; ram_address[5]~0                        ; 212     ;
; ram_address[0]~3                        ; 192     ;
; ram_address[1]~1                        ; 192     ;
; ram_address[4]~2                        ; 116     ;
; data_in[7]~input                        ; 112     ;
; data_in[6]~input                        ; 112     ;
; data_in[5]~input                        ; 112     ;
; data_in[4]~input                        ; 112     ;
; data_in[3]~input                        ; 112     ;
; data_in[2]~input                        ; 112     ;
; data_in[1]~input                        ; 112     ;
; data_in[0]~input                        ; 112     ;
; address[3]~input                        ; 81      ;
; address[7]~input                        ; 74      ;
; ram_address[2]~5                        ; 40      ;
; ram_address[3]~4                        ; 40      ;
; address[2]~input                        ; 35      ;
; address[0]~input                        ; 33      ;
; address[1]~input                        ; 33      ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1399    ; 24      ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1385    ; 24      ;
; address[4]~input                        ; 17      ;
; output_port_addr[3]~3                   ; 16      ;
; Equal0~0                                ; 16      ;
; write~input                             ; 14      ;
; address[6]~input                        ; 12      ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1413    ; 12      ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1404    ; 12      ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1394    ; 12      ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1377    ; 12      ;
; address[5]~input                        ; 8       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1489    ; 8       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1488    ; 8       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1487    ; 8       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1486    ; 8       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1485    ; 8       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1484    ; 8       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1483    ; 8       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1482    ; 8       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1481    ; 8       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1480    ; 8       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1479    ; 8       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1478    ; 8       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1477    ; 8       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1476    ; 8       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1475    ; 8       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1474    ; 8       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1473    ; 8       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1472    ; 8       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1471    ; 8       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1470    ; 8       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1469    ; 8       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1468    ; 8       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1467    ; 8       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1466    ; 8       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1465    ; 8       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1464    ; 8       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1463    ; 8       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1462    ; 8       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1461    ; 8       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1460    ; 8       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1459    ; 8       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1458    ; 8       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1457    ; 8       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1456    ; 8       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1455    ; 8       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1454    ; 8       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1453    ; 8       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1452    ; 8       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1451    ; 8       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1450    ; 8       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1449    ; 8       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1448    ; 8       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1447    ; 8       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1446    ; 8       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1445    ; 8       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1444    ; 8       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1443    ; 8       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1442    ; 8       ;
; Output_Ports:Output_Ports_u|Decoder0~23 ; 8       ;
; Output_Ports:Output_Ports_u|Decoder0~22 ; 8       ;
; Output_Ports:Output_Ports_u|Decoder0~21 ; 8       ;
; Output_Ports:Output_Ports_u|Decoder0~20 ; 8       ;
; Output_Ports:Output_Ports_u|Decoder0~19 ; 8       ;
; Output_Ports:Output_Ports_u|Decoder0~18 ; 8       ;
; Output_Ports:Output_Ports_u|Decoder0~17 ; 8       ;
; Output_Ports:Output_Ports_u|Decoder0~16 ; 8       ;
; Output_Ports:Output_Ports_u|Decoder0~15 ; 8       ;
; Output_Ports:Output_Ports_u|Decoder0~13 ; 8       ;
; Output_Ports:Output_Ports_u|Decoder0~11 ; 8       ;
; Output_Ports:Output_Ports_u|Decoder0~9  ; 8       ;
; Output_Ports:Output_Ports_u|Decoder0~7  ; 8       ;
; Output_Ports:Output_Ports_u|Decoder0~5  ; 8       ;
; Output_Ports:Output_Ports_u|Decoder0~3  ; 8       ;
; Output_Ports:Output_Ports_u|Decoder0~1  ; 8       ;
; output_port_addr[2]~2                   ; 8       ;
; output_port_addr[1]~1                   ; 8       ;
; output_port_addr[0]~0                   ; 8       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1441    ; 8       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1440    ; 8       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1439    ; 8       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1438    ; 8       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1437    ; 8       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1436    ; 8       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1435    ; 8       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1434    ; 8       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1433    ; 8       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1432    ; 8       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1431    ; 8       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1430    ; 8       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1429    ; 8       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1428    ; 8       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1427    ; 8       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1426    ; 8       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1425    ; 8       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1424    ; 8       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1423    ; 8       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1422    ; 8       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1421    ; 8       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1420    ; 8       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1419    ; 8       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1418    ; 8       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1417    ; 8       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1416    ; 8       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1415    ; 8       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1414    ; 8       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1412    ; 8       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1411    ; 8       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1410    ; 8       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1409    ; 8       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1408    ; 8       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1407    ; 8       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1406    ; 8       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1405    ; 8       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1403    ; 8       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1402    ; 8       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1401    ; 8       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1400    ; 8       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1398    ; 8       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1397    ; 8       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1396    ; 8       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1395    ; 8       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1393    ; 8       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1392    ; 8       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1391    ; 8       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1390    ; 8       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1389    ; 8       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1388    ; 8       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1387    ; 8       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1386    ; 8       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1384    ; 8       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1383    ; 8       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1382    ; 8       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1381    ; 8       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1380    ; 8       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1379    ; 8       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1378    ; 8       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1376    ; 8       ;
; data_out~13                             ; 8       ;
; data_out~1                              ; 8       ;
; Output_Ports:Output_Ports_u|Decoder0~14 ; 2       ;
; Output_Ports:Output_Ports_u|Decoder0~12 ; 2       ;
; Output_Ports:Output_Ports_u|Decoder0~10 ; 2       ;
; Output_Ports:Output_Ports_u|Decoder0~8  ; 2       ;
; Output_Ports:Output_Ports_u|Decoder0~6  ; 2       ;
; Output_Ports:Output_Ports_u|Decoder0~4  ; 2       ;
; Output_Ports:Output_Ports_u|Decoder0~2  ; 2       ;
; Output_Ports:Output_Ports_u|Decoder0~0  ; 2       ;
; port_in_15[7]~input                     ; 1       ;
; port_in_12[7]~input                     ; 1       ;
; port_in_13[7]~input                     ; 1       ;
; port_in_14[7]~input                     ; 1       ;
; port_in_03[7]~input                     ; 1       ;
; port_in_00[7]~input                     ; 1       ;
; port_in_02[7]~input                     ; 1       ;
; port_in_01[7]~input                     ; 1       ;
; port_in_07[7]~input                     ; 1       ;
; port_in_04[7]~input                     ; 1       ;
; port_in_06[7]~input                     ; 1       ;
; port_in_05[7]~input                     ; 1       ;
; port_in_11[7]~input                     ; 1       ;
; port_in_08[7]~input                     ; 1       ;
; port_in_09[7]~input                     ; 1       ;
; port_in_10[7]~input                     ; 1       ;
; port_in_15[6]~input                     ; 1       ;
; port_in_03[6]~input                     ; 1       ;
; port_in_11[6]~input                     ; 1       ;
; port_in_07[6]~input                     ; 1       ;
; port_in_12[6]~input                     ; 1       ;
; port_in_00[6]~input                     ; 1       ;
; port_in_04[6]~input                     ; 1       ;
; port_in_08[6]~input                     ; 1       ;
; port_in_13[6]~input                     ; 1       ;
; port_in_01[6]~input                     ; 1       ;
; port_in_05[6]~input                     ; 1       ;
; port_in_09[6]~input                     ; 1       ;
; port_in_14[6]~input                     ; 1       ;
; port_in_02[6]~input                     ; 1       ;
; port_in_10[6]~input                     ; 1       ;
; port_in_06[6]~input                     ; 1       ;
; port_in_15[5]~input                     ; 1       ;
; port_in_12[5]~input                     ; 1       ;
; port_in_14[5]~input                     ; 1       ;
; port_in_13[5]~input                     ; 1       ;
; port_in_03[5]~input                     ; 1       ;
; port_in_00[5]~input                     ; 1       ;
; port_in_01[5]~input                     ; 1       ;
; port_in_02[5]~input                     ; 1       ;
; port_in_11[5]~input                     ; 1       ;
; port_in_08[5]~input                     ; 1       ;
; port_in_10[5]~input                     ; 1       ;
; port_in_09[5]~input                     ; 1       ;
; port_in_07[5]~input                     ; 1       ;
; port_in_04[5]~input                     ; 1       ;
; port_in_05[5]~input                     ; 1       ;
; port_in_06[5]~input                     ; 1       ;
; port_in_15[4]~input                     ; 1       ;
; port_in_03[4]~input                     ; 1       ;
; port_in_07[4]~input                     ; 1       ;
; port_in_11[4]~input                     ; 1       ;
; port_in_12[4]~input                     ; 1       ;
; port_in_00[4]~input                     ; 1       ;
; port_in_08[4]~input                     ; 1       ;
; port_in_04[4]~input                     ; 1       ;
; port_in_14[4]~input                     ; 1       ;
; port_in_02[4]~input                     ; 1       ;
; port_in_06[4]~input                     ; 1       ;
; port_in_10[4]~input                     ; 1       ;
; port_in_13[4]~input                     ; 1       ;
; port_in_01[4]~input                     ; 1       ;
; port_in_09[4]~input                     ; 1       ;
; port_in_05[4]~input                     ; 1       ;
; port_in_15[3]~input                     ; 1       ;
; port_in_12[3]~input                     ; 1       ;
; port_in_13[3]~input                     ; 1       ;
; port_in_14[3]~input                     ; 1       ;
; port_in_03[3]~input                     ; 1       ;
; port_in_00[3]~input                     ; 1       ;
; port_in_02[3]~input                     ; 1       ;
; port_in_01[3]~input                     ; 1       ;
; port_in_07[3]~input                     ; 1       ;
; port_in_04[3]~input                     ; 1       ;
; port_in_06[3]~input                     ; 1       ;
; port_in_05[3]~input                     ; 1       ;
; port_in_11[3]~input                     ; 1       ;
; port_in_08[3]~input                     ; 1       ;
; port_in_09[3]~input                     ; 1       ;
; port_in_10[3]~input                     ; 1       ;
; port_in_15[2]~input                     ; 1       ;
; port_in_03[2]~input                     ; 1       ;
; port_in_11[2]~input                     ; 1       ;
; port_in_07[2]~input                     ; 1       ;
; port_in_12[2]~input                     ; 1       ;
; port_in_00[2]~input                     ; 1       ;
; port_in_04[2]~input                     ; 1       ;
; port_in_08[2]~input                     ; 1       ;
; port_in_13[2]~input                     ; 1       ;
; port_in_01[2]~input                     ; 1       ;
; port_in_05[2]~input                     ; 1       ;
; port_in_09[2]~input                     ; 1       ;
; port_in_14[2]~input                     ; 1       ;
; port_in_02[2]~input                     ; 1       ;
; port_in_10[2]~input                     ; 1       ;
; port_in_06[2]~input                     ; 1       ;
; port_in_15[1]~input                     ; 1       ;
; port_in_12[1]~input                     ; 1       ;
; port_in_14[1]~input                     ; 1       ;
; port_in_13[1]~input                     ; 1       ;
; port_in_03[1]~input                     ; 1       ;
; port_in_00[1]~input                     ; 1       ;
; port_in_01[1]~input                     ; 1       ;
; port_in_02[1]~input                     ; 1       ;
; port_in_11[1]~input                     ; 1       ;
; port_in_08[1]~input                     ; 1       ;
; port_in_10[1]~input                     ; 1       ;
; port_in_09[1]~input                     ; 1       ;
; port_in_07[1]~input                     ; 1       ;
; port_in_04[1]~input                     ; 1       ;
; port_in_05[1]~input                     ; 1       ;
; port_in_06[1]~input                     ; 1       ;
; port_in_15[0]~input                     ; 1       ;
; port_in_03[0]~input                     ; 1       ;
; port_in_07[0]~input                     ; 1       ;
; port_in_11[0]~input                     ; 1       ;
; port_in_12[0]~input                     ; 1       ;
; port_in_00[0]~input                     ; 1       ;
; port_in_08[0]~input                     ; 1       ;
; port_in_04[0]~input                     ; 1       ;
; port_in_14[0]~input                     ; 1       ;
; port_in_02[0]~input                     ; 1       ;
; port_in_06[0]~input                     ; 1       ;
; port_in_10[0]~input                     ; 1       ;
; port_in_13[0]~input                     ; 1       ;
; port_in_01[0]~input                     ; 1       ;
; port_in_09[0]~input                     ; 1       ;
; port_in_05[0]~input                     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1495    ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1494    ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1493    ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1492    ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1491    ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1490    ; 1       ;
; rom_address[6]~6                        ; 1       ;
; rom_address[5]~5                        ; 1       ;
; rom_address[4]~4                        ; 1       ;
; rom_address[3]~3                        ; 1       ;
; rom_address[2]~2                        ; 1       ;
; rom_address[1]~1                        ; 1       ;
; rom_address[0]~0                        ; 1       ;
; Output_Ports:Output_Ports_u|RAM[15][7]  ; 1       ;
; Output_Ports:Output_Ports_u|RAM[15][6]  ; 1       ;
; Output_Ports:Output_Ports_u|RAM[15][5]  ; 1       ;
; Output_Ports:Output_Ports_u|RAM[15][4]  ; 1       ;
; Output_Ports:Output_Ports_u|RAM[15][3]  ; 1       ;
; Output_Ports:Output_Ports_u|RAM[15][2]  ; 1       ;
; Output_Ports:Output_Ports_u|RAM[15][1]  ; 1       ;
; Output_Ports:Output_Ports_u|RAM[15][0]  ; 1       ;
; Output_Ports:Output_Ports_u|RAM[14][7]  ; 1       ;
; Output_Ports:Output_Ports_u|RAM[14][6]  ; 1       ;
; Output_Ports:Output_Ports_u|RAM[14][5]  ; 1       ;
; Output_Ports:Output_Ports_u|RAM[14][4]  ; 1       ;
; Output_Ports:Output_Ports_u|RAM[14][3]  ; 1       ;
; Output_Ports:Output_Ports_u|RAM[14][2]  ; 1       ;
; Output_Ports:Output_Ports_u|RAM[14][1]  ; 1       ;
; Output_Ports:Output_Ports_u|RAM[14][0]  ; 1       ;
; Output_Ports:Output_Ports_u|RAM[13][7]  ; 1       ;
; Output_Ports:Output_Ports_u|RAM[13][6]  ; 1       ;
; Output_Ports:Output_Ports_u|RAM[13][5]  ; 1       ;
; Output_Ports:Output_Ports_u|RAM[13][4]  ; 1       ;
; Output_Ports:Output_Ports_u|RAM[13][3]  ; 1       ;
; Output_Ports:Output_Ports_u|RAM[13][2]  ; 1       ;
; Output_Ports:Output_Ports_u|RAM[13][1]  ; 1       ;
; Output_Ports:Output_Ports_u|RAM[13][0]  ; 1       ;
; Output_Ports:Output_Ports_u|RAM[12][7]  ; 1       ;
; Output_Ports:Output_Ports_u|RAM[12][6]  ; 1       ;
; Output_Ports:Output_Ports_u|RAM[12][5]  ; 1       ;
; Output_Ports:Output_Ports_u|RAM[12][4]  ; 1       ;
; Output_Ports:Output_Ports_u|RAM[12][3]  ; 1       ;
; Output_Ports:Output_Ports_u|RAM[12][2]  ; 1       ;
; Output_Ports:Output_Ports_u|RAM[12][1]  ; 1       ;
; Output_Ports:Output_Ports_u|RAM[12][0]  ; 1       ;
; Output_Ports:Output_Ports_u|RAM[11][7]  ; 1       ;
; Output_Ports:Output_Ports_u|RAM[11][6]  ; 1       ;
; Output_Ports:Output_Ports_u|RAM[11][5]  ; 1       ;
; Output_Ports:Output_Ports_u|RAM[11][4]  ; 1       ;
; Output_Ports:Output_Ports_u|RAM[11][3]  ; 1       ;
; Output_Ports:Output_Ports_u|RAM[11][2]  ; 1       ;
; Output_Ports:Output_Ports_u|RAM[11][1]  ; 1       ;
; Output_Ports:Output_Ports_u|RAM[11][0]  ; 1       ;
; Output_Ports:Output_Ports_u|RAM[10][7]  ; 1       ;
; Output_Ports:Output_Ports_u|RAM[10][6]  ; 1       ;
; Output_Ports:Output_Ports_u|RAM[10][5]  ; 1       ;
; Output_Ports:Output_Ports_u|RAM[10][4]  ; 1       ;
; Output_Ports:Output_Ports_u|RAM[10][3]  ; 1       ;
; Output_Ports:Output_Ports_u|RAM[10][2]  ; 1       ;
; Output_Ports:Output_Ports_u|RAM[10][1]  ; 1       ;
; Output_Ports:Output_Ports_u|RAM[10][0]  ; 1       ;
; Output_Ports:Output_Ports_u|RAM[9][7]   ; 1       ;
; Output_Ports:Output_Ports_u|RAM[9][6]   ; 1       ;
; Output_Ports:Output_Ports_u|RAM[9][5]   ; 1       ;
; Output_Ports:Output_Ports_u|RAM[9][4]   ; 1       ;
; Output_Ports:Output_Ports_u|RAM[9][3]   ; 1       ;
; Output_Ports:Output_Ports_u|RAM[9][2]   ; 1       ;
; Output_Ports:Output_Ports_u|RAM[9][1]   ; 1       ;
; Output_Ports:Output_Ports_u|RAM[9][0]   ; 1       ;
; Output_Ports:Output_Ports_u|RAM[8][7]   ; 1       ;
; Output_Ports:Output_Ports_u|RAM[8][6]   ; 1       ;
; Output_Ports:Output_Ports_u|RAM[8][5]   ; 1       ;
; Output_Ports:Output_Ports_u|RAM[8][4]   ; 1       ;
; Output_Ports:Output_Ports_u|RAM[8][3]   ; 1       ;
; Output_Ports:Output_Ports_u|RAM[8][2]   ; 1       ;
; Output_Ports:Output_Ports_u|RAM[8][1]   ; 1       ;
; Output_Ports:Output_Ports_u|RAM[8][0]   ; 1       ;
; Output_Ports:Output_Ports_u|RAM[7][7]   ; 1       ;
; Output_Ports:Output_Ports_u|RAM[7][6]   ; 1       ;
; Output_Ports:Output_Ports_u|RAM[7][5]   ; 1       ;
; Output_Ports:Output_Ports_u|RAM[7][4]   ; 1       ;
; Output_Ports:Output_Ports_u|RAM[7][3]   ; 1       ;
; Output_Ports:Output_Ports_u|RAM[7][2]   ; 1       ;
; Output_Ports:Output_Ports_u|RAM[7][1]   ; 1       ;
; Output_Ports:Output_Ports_u|RAM[7][0]   ; 1       ;
; Output_Ports:Output_Ports_u|RAM[6][7]   ; 1       ;
; Output_Ports:Output_Ports_u|RAM[6][6]   ; 1       ;
; Output_Ports:Output_Ports_u|RAM[6][5]   ; 1       ;
; Output_Ports:Output_Ports_u|RAM[6][4]   ; 1       ;
; Output_Ports:Output_Ports_u|RAM[6][3]   ; 1       ;
; Output_Ports:Output_Ports_u|RAM[6][2]   ; 1       ;
; Output_Ports:Output_Ports_u|RAM[6][1]   ; 1       ;
; Output_Ports:Output_Ports_u|RAM[6][0]   ; 1       ;
; Output_Ports:Output_Ports_u|RAM[5][7]   ; 1       ;
; Output_Ports:Output_Ports_u|RAM[5][6]   ; 1       ;
; Output_Ports:Output_Ports_u|RAM[5][5]   ; 1       ;
; Output_Ports:Output_Ports_u|RAM[5][4]   ; 1       ;
; Output_Ports:Output_Ports_u|RAM[5][3]   ; 1       ;
; Output_Ports:Output_Ports_u|RAM[5][2]   ; 1       ;
; Output_Ports:Output_Ports_u|RAM[5][1]   ; 1       ;
; Output_Ports:Output_Ports_u|RAM[5][0]   ; 1       ;
; Output_Ports:Output_Ports_u|RAM[4][7]   ; 1       ;
; Output_Ports:Output_Ports_u|RAM[4][6]   ; 1       ;
; Output_Ports:Output_Ports_u|RAM[4][5]   ; 1       ;
; Output_Ports:Output_Ports_u|RAM[4][4]   ; 1       ;
; Output_Ports:Output_Ports_u|RAM[4][3]   ; 1       ;
; Output_Ports:Output_Ports_u|RAM[4][2]   ; 1       ;
; Output_Ports:Output_Ports_u|RAM[4][1]   ; 1       ;
; Output_Ports:Output_Ports_u|RAM[4][0]   ; 1       ;
; Output_Ports:Output_Ports_u|RAM[3][7]   ; 1       ;
; Output_Ports:Output_Ports_u|RAM[3][6]   ; 1       ;
; Output_Ports:Output_Ports_u|RAM[3][5]   ; 1       ;
; Output_Ports:Output_Ports_u|RAM[3][4]   ; 1       ;
; Output_Ports:Output_Ports_u|RAM[3][3]   ; 1       ;
; Output_Ports:Output_Ports_u|RAM[3][2]   ; 1       ;
; Output_Ports:Output_Ports_u|RAM[3][1]   ; 1       ;
; Output_Ports:Output_Ports_u|RAM[3][0]   ; 1       ;
; Output_Ports:Output_Ports_u|RAM[2][7]   ; 1       ;
; Output_Ports:Output_Ports_u|RAM[2][6]   ; 1       ;
; Output_Ports:Output_Ports_u|RAM[2][5]   ; 1       ;
; Output_Ports:Output_Ports_u|RAM[2][4]   ; 1       ;
; Output_Ports:Output_Ports_u|RAM[2][3]   ; 1       ;
; Output_Ports:Output_Ports_u|RAM[2][2]   ; 1       ;
; Output_Ports:Output_Ports_u|RAM[2][1]   ; 1       ;
; Output_Ports:Output_Ports_u|RAM[2][0]   ; 1       ;
; Output_Ports:Output_Ports_u|RAM[1][7]   ; 1       ;
; Output_Ports:Output_Ports_u|RAM[1][6]   ; 1       ;
; Output_Ports:Output_Ports_u|RAM[1][5]   ; 1       ;
; Output_Ports:Output_Ports_u|RAM[1][4]   ; 1       ;
; Output_Ports:Output_Ports_u|RAM[1][3]   ; 1       ;
; Output_Ports:Output_Ports_u|RAM[1][2]   ; 1       ;
; Output_Ports:Output_Ports_u|RAM[1][1]   ; 1       ;
; Output_Ports:Output_Ports_u|RAM[1][0]   ; 1       ;
; Output_Ports:Output_Ports_u|RAM[0][7]   ; 1       ;
; Output_Ports:Output_Ports_u|RAM[0][6]   ; 1       ;
; Output_Ports:Output_Ports_u|RAM[0][5]   ; 1       ;
; Output_Ports:Output_Ports_u|RAM[0][4]   ; 1       ;
; Output_Ports:Output_Ports_u|RAM[0][3]   ; 1       ;
; Output_Ports:Output_Ports_u|RAM[0][2]   ; 1       ;
; Output_Ports:Output_Ports_u|RAM[0][1]   ; 1       ;
; Output_Ports:Output_Ports_u|RAM[0][0]   ; 1       ;
; data_out~105                            ; 1       ;
; data_out~104                            ; 1       ;
; data_out~103                            ; 1       ;
; data_out~102                            ; 1       ;
; data_out~101                            ; 1       ;
; data_out~100                            ; 1       ;
; data_out~99                             ; 1       ;
; data_out~98                             ; 1       ;
; data_out~97                             ; 1       ;
; data_out~96                             ; 1       ;
; data_out~95                             ; 1       ;
; data_out~94                             ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1375    ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1374    ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~655     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1373    ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~631     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~647     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~639     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1372    ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1371    ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~559     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1370    ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~535     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~543     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~551     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1369    ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~591     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1368    ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~567     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~583     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~575     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1367    ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~623     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1366    ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~599     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~607     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~615     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1365    ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1364    ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~783     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1363    ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~759     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~775     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~767     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1362    ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1361    ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~687     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1360    ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~663     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~671     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~679     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1359    ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~751     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1358    ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~727     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~735     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~743     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1357    ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~719     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1356    ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~695     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~711     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~703     ; 1       ;
; data_out~93                             ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1355    ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1354    ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1353    ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~527     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1352    ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~143     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~399     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~271     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1351    ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1350    ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~503     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1349    ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~119     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~375     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~247     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1348    ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~519     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1347    ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~135     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~391     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~263     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1346    ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~511     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1345    ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~127     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~383     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~255     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1344    ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1343    ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1342    ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~431     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1341    ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~47      ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~303     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~175     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1340    ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1339    ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~407     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1338    ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~23      ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~279     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~151     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1337    ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~415     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1336    ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~31      ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~287     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~159     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1335    ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~423     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1334    ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~39      ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~295     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~167     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1333    ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1332    ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~495     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1331    ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~231     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~487     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~239     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1330    ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1329    ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~351     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1328    ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~87      ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~343     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~95      ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1327    ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~367     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1326    ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~103     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~359     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~111     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1325    ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~479     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1324    ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~215     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~471     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~223     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1323    ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1322    ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~463     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1321    ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~191     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~447     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~207     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1320    ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1319    ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~327     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1318    ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~55      ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~311     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~71      ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1317    ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~335     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1316    ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~63      ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~319     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~79      ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1315    ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~455     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1314    ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~183     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~439     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~199     ; 1       ;
; data_out~92                             ; 1       ;
; data_out~91                             ; 1       ;
; data_out~90                             ; 1       ;
; data_out~89                             ; 1       ;
; data_out~88                             ; 1       ;
; data_out~87                             ; 1       ;
; data_out~86                             ; 1       ;
; data_out~85                             ; 1       ;
; data_out~84                             ; 1       ;
; data_out~83                             ; 1       ;
; data_out~82                             ; 1       ;
; data_out~81                             ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1313    ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1312    ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~654     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1311    ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~630     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~646     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~638     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1310    ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1309    ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~558     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1308    ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~534     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~542     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~550     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1307    ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~590     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1306    ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~566     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~582     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~574     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1305    ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~622     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1304    ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~598     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~606     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~614     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1303    ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1302    ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~782     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1301    ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~758     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~774     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~766     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1300    ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1299    ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~686     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1298    ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~662     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~670     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~678     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1297    ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~750     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1296    ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~726     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~734     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~742     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1295    ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~718     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1294    ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~694     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~710     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~702     ; 1       ;
; data_out~80                             ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1293    ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1292    ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1291    ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~526     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1290    ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~262     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~518     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~270     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1289    ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1288    ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~382     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1287    ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~118     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~374     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~126     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1286    ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~398     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1285    ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~134     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~390     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~142     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1284    ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~510     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1283    ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~246     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~502     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~254     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1282    ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1281    ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1280    ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~430     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1279    ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~166     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~422     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~174     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1278    ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1277    ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~286     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1276    ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~22      ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~278     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~30      ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1275    ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~302     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1274    ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~38      ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~294     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~46      ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1273    ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~414     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1272    ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~150     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~406     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~158     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1271    ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1270    ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~462     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1269    ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~78      ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~334     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~206     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1268    ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1267    ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~438     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1266    ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~54      ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~310     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~182     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1265    ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~446     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1264    ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~62      ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~318     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~190     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1263    ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~454     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1262    ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~70      ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~326     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~198     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1261    ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1260    ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~494     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1259    ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~222     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~478     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~238     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1258    ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1257    ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~358     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1256    ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~86      ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~342     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~102     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1255    ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~366     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1254    ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~94      ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~350     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~110     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1253    ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~486     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1252    ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~214     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~470     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~230     ; 1       ;
; data_out~79                             ; 1       ;
; data_out~78                             ; 1       ;
; data_out~77                             ; 1       ;
; data_out~76                             ; 1       ;
; data_out~75                             ; 1       ;
; data_out~74                             ; 1       ;
; data_out~73                             ; 1       ;
; data_out~72                             ; 1       ;
; data_out~71                             ; 1       ;
; data_out~70                             ; 1       ;
; data_out~69                             ; 1       ;
; data_out~68                             ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1251    ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1250    ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~653     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1249    ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~629     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~645     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~637     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1248    ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1247    ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~557     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1246    ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~533     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~541     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~549     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1245    ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~589     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1244    ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~565     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~581     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~573     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1243    ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~621     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1242    ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~597     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~605     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~613     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1241    ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1240    ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~781     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1239    ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~757     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~773     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~765     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1238    ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1237    ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~685     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1236    ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~661     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~669     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~677     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1235    ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~749     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1234    ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~725     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~733     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~741     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1233    ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~717     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1232    ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~693     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~709     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~701     ; 1       ;
; data_out~67                             ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1231    ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1230    ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1229    ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~525     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1228    ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~253     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~269     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~509     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1227    ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1226    ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~389     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1225    ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~117     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~373     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~133     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1224    ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~397     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1223    ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~125     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~381     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~141     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1222    ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~517     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1221    ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~245     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~501     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~261     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1220    ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1219    ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1218    ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~429     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1217    ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~157     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~173     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~413     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1216    ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1215    ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~293     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1214    ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~21      ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~37      ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~277     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1213    ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~301     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1212    ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~29      ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~45      ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~285     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1211    ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~421     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1210    ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~149     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~165     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~405     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1209    ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1208    ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~493     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1207    ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~109     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~365     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~237     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1206    ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1205    ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~469     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1204    ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~85      ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~341     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~213     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1203    ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~477     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1202    ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~93      ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~349     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~221     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1201    ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~485     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1200    ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~101     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~357     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~229     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1199    ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1198    ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~461     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1197    ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~197     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~453     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~205     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1196    ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1195    ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~317     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1194    ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~53      ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~61      ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~309     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1193    ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~333     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1192    ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~69      ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~77      ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~325     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1191    ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~445     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1190    ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~181     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~189     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~437     ; 1       ;
; data_out~66                             ; 1       ;
; data_out~65                             ; 1       ;
; data_out~64                             ; 1       ;
; data_out~63                             ; 1       ;
; data_out~62                             ; 1       ;
; data_out~61                             ; 1       ;
; data_out~60                             ; 1       ;
; data_out~59                             ; 1       ;
; data_out~58                             ; 1       ;
; data_out~57                             ; 1       ;
; data_out~56                             ; 1       ;
; data_out~55                             ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1189    ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1188    ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~652     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1187    ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~628     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~644     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~636     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1186    ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1185    ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~556     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1184    ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~532     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~540     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~548     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1183    ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~588     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1182    ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~564     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~580     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~572     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1181    ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~620     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1180    ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~596     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~604     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~612     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1179    ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1178    ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~780     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1177    ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~756     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~772     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~764     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1176    ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1175    ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~684     ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~1174    ; 1       ;
; rw_96x8_sync:rw_96x8_sync_u|RAM~660     ; 1       ;
+-----------------------------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+------------------------------------------------------------------------------------------------+------+------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------------------------------------------------+----------------+----------------------+-----------------+-----------------+---------------+
; Name                                                                                           ; Type ; Mode ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF                                            ; Location       ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; Fits in MLABs ;
+------------------------------------------------------------------------------------------------+------+------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------------------------------------------------+----------------+----------------------+-----------------+-----------------+---------------+
; rom_128x8_sync:rom_128x8_sync_u|altsyncram:ROM_rtl_0|altsyncram_ob71:auto_generated|ALTSYNCRAM ; AUTO ; ROM  ; Single Clock ; 128          ; 8            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 1024 ; 128                         ; 8                           ; --                          ; --                          ; 1024                ; 1    ; db/memory.ram0_rom_128x8_sync_5712ff2d.hdl.mif ; M9K_X25_Y20_N0 ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
+------------------------------------------------------------------------------------------------+------+------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------------------------------------------------+----------------+----------------------+-----------------+-----------------+---------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |memory|rom_128x8_sync:rom_128x8_sync_u|altsyncram:ROM_rtl_0|altsyncram_ob71:auto_generated|ALTSYNCRAM                                                                                                                                                           ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(10000110) (206) (134) (86)    ;(10101010) (252) (170) (AA)   ;(10000111) (207) (135) (87)   ;(10000000) (200) (128) (80)   ;(10001000) (210) (136) (88)   ;(01000100) (104) (68) (44)   ;(10001001) (211) (137) (89)   ;(10000001) (201) (129) (81)   ;
;8;(10010110) (226) (150) (96)    ;(10000010) (202) (130) (82)   ;(10010111) (227) (151) (97)   ;(10000011) (203) (131) (83)   ;(01000010) (102) (66) (42)   ;(01000011) (103) (67) (43)   ;(01000100) (104) (68) (44)   ;(01000101) (105) (69) (45)   ;
;16;(01000110) (106) (70) (46)    ;(01000111) (107) (71) (47)   ;(01001000) (110) (72) (48)   ;(01001001) (111) (73) (49)   ;(00100111) (47) (39) (27)   ;(00000000) (0) (0) (00)   ;(00101000) (50) (40) (28)   ;(00000000) (0) (0) (00)   ;
;24;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;32;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;40;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;48;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;56;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;64;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;72;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;80;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;88;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;96;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;104;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;112;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;120;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;


+------------------------------------------------+
; Routing Usage Summary                          ;
+-----------------------+------------------------+
; Routing Resource Type ; Usage                  ;
+-----------------------+------------------------+
; Block interconnects   ; 1,902 / 47,787 ( 4 % ) ;
; C16 interconnects     ; 56 / 1,804 ( 3 % )     ;
; C4 interconnects      ; 1,081 / 31,272 ( 3 % ) ;
; Direct links          ; 205 / 47,787 ( < 1 % ) ;
; Global clocks         ; 2 / 20 ( 10 % )        ;
; Local interconnects   ; 452 / 15,408 ( 3 % )   ;
; R24 interconnects     ; 58 / 1,775 ( 3 % )     ;
; R4 interconnects      ; 912 / 41,310 ( 2 % )   ;
+-----------------------+------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 14.60) ; Number of LABs  (Total = 87) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 0                            ;
; 2                                           ; 1                            ;
; 3                                           ; 1                            ;
; 4                                           ; 1                            ;
; 5                                           ; 1                            ;
; 6                                           ; 0                            ;
; 7                                           ; 2                            ;
; 8                                           ; 1                            ;
; 9                                           ; 0                            ;
; 10                                          ; 0                            ;
; 11                                          ; 2                            ;
; 12                                          ; 1                            ;
; 13                                          ; 2                            ;
; 14                                          ; 7                            ;
; 15                                          ; 12                           ;
; 16                                          ; 56                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 1.70) ; Number of LABs  (Total = 87) ;
+------------------------------------+------------------------------+
; 1 Async. clear                     ; 9                            ;
; 1 Clock                            ; 72                           ;
; 1 Clock enable                     ; 14                           ;
; 2 Clock enables                    ; 53                           ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 20.90) ; Number of LABs  (Total = 87) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 1                            ;
; 3                                            ; 0                            ;
; 4                                            ; 1                            ;
; 5                                            ; 1                            ;
; 6                                            ; 0                            ;
; 7                                            ; 0                            ;
; 8                                            ; 0                            ;
; 9                                            ; 1                            ;
; 10                                           ; 0                            ;
; 11                                           ; 2                            ;
; 12                                           ; 0                            ;
; 13                                           ; 0                            ;
; 14                                           ; 3                            ;
; 15                                           ; 6                            ;
; 16                                           ; 12                           ;
; 17                                           ; 3                            ;
; 18                                           ; 1                            ;
; 19                                           ; 2                            ;
; 20                                           ; 0                            ;
; 21                                           ; 2                            ;
; 22                                           ; 6                            ;
; 23                                           ; 3                            ;
; 24                                           ; 11                           ;
; 25                                           ; 11                           ;
; 26                                           ; 12                           ;
; 27                                           ; 4                            ;
; 28                                           ; 4                            ;
; 29                                           ; 0                            ;
; 30                                           ; 0                            ;
; 31                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 9.33) ; Number of LABs  (Total = 87) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 0                            ;
; 2                                               ; 8                            ;
; 3                                               ; 5                            ;
; 4                                               ; 3                            ;
; 5                                               ; 3                            ;
; 6                                               ; 2                            ;
; 7                                               ; 2                            ;
; 8                                               ; 17                           ;
; 9                                               ; 3                            ;
; 10                                              ; 8                            ;
; 11                                              ; 4                            ;
; 12                                              ; 13                           ;
; 13                                              ; 5                            ;
; 14                                              ; 1                            ;
; 15                                              ; 2                            ;
; 16                                              ; 11                           ;
+-------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 19.79) ; Number of LABs  (Total = 87) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 0                            ;
; 3                                            ; 0                            ;
; 4                                            ; 1                            ;
; 5                                            ; 2                            ;
; 6                                            ; 0                            ;
; 7                                            ; 0                            ;
; 8                                            ; 3                            ;
; 9                                            ; 2                            ;
; 10                                           ; 2                            ;
; 11                                           ; 2                            ;
; 12                                           ; 7                            ;
; 13                                           ; 8                            ;
; 14                                           ; 4                            ;
; 15                                           ; 2                            ;
; 16                                           ; 1                            ;
; 17                                           ; 0                            ;
; 18                                           ; 0                            ;
; 19                                           ; 5                            ;
; 20                                           ; 8                            ;
; 21                                           ; 3                            ;
; 22                                           ; 3                            ;
; 23                                           ; 5                            ;
; 24                                           ; 1                            ;
; 25                                           ; 3                            ;
; 26                                           ; 3                            ;
; 27                                           ; 3                            ;
; 28                                           ; 2                            ;
; 29                                           ; 4                            ;
; 30                                           ; 6                            ;
; 31                                           ; 2                            ;
; 32                                           ; 2                            ;
; 33                                           ; 3                            ;
+----------------------------------------------+------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 9     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 21    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Inapplicable ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Inapplicable ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 0            ; 0            ; 0            ; 0            ; 0            ; 283       ; 0            ; 0            ; 283       ; 283       ; 0            ; 136          ; 0            ; 0            ; 147          ; 0            ; 136          ; 147          ; 0            ; 0            ; 0            ; 136          ; 0            ; 0            ; 0            ; 0            ; 0            ; 283       ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 283          ; 283          ; 283          ; 283          ; 283          ; 0         ; 283          ; 283          ; 0         ; 0         ; 283          ; 147          ; 283          ; 283          ; 136          ; 283          ; 147          ; 136          ; 283          ; 283          ; 283          ; 147          ; 283          ; 283          ; 283          ; 283          ; 283          ; 0         ; 283          ; 283          ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; data_out[0]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_out[1]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_out[2]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_out[3]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_out[4]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_out[5]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_out[6]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_out[7]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_00[0]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_00[1]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_00[2]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_00[3]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_00[4]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_00[5]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_00[6]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_00[7]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_01[0]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_01[1]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_01[2]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_01[3]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_01[4]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_01[5]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_01[6]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_01[7]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_02[0]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_02[1]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_02[2]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_02[3]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_02[4]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_02[5]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_02[6]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_02[7]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_03[0]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_03[1]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_03[2]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_03[3]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_03[4]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_03[5]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_03[6]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_03[7]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_04[0]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_04[1]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_04[2]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_04[3]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_04[4]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_04[5]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_04[6]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_04[7]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_05[0]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_05[1]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_05[2]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_05[3]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_05[4]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_05[5]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_05[6]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_05[7]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_06[0]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_06[1]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_06[2]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_06[3]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_06[4]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_06[5]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_06[6]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_06[7]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_07[0]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_07[1]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_07[2]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_07[3]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_07[4]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_07[5]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_07[6]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_07[7]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_08[0]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_08[1]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_08[2]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_08[3]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_08[4]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_08[5]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_08[6]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_08[7]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_09[0]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_09[1]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_09[2]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_09[3]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_09[4]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_09[5]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_09[6]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_09[7]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_10[0]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_10[1]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_10[2]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_10[3]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_10[4]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_10[5]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_10[6]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_10[7]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_11[0]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_11[1]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_11[2]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_11[3]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_11[4]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_11[5]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_11[6]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_11[7]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_12[0]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_12[1]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_12[2]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_12[3]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_12[4]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_12[5]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_12[6]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_12[7]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_13[0]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_13[1]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_13[2]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_13[3]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_13[4]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_13[5]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_13[6]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_13[7]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_14[0]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_14[1]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_14[2]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_14[3]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_14[4]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_14[5]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_14[6]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_14[7]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_15[0]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_15[1]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_15[2]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_15[3]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_15[4]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_15[5]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_15[6]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_15[7]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; address[7]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; address[5]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; address[1]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; address[4]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; address[0]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; address[3]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; address[2]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; address[6]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_05[0]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_09[0]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_01[0]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_13[0]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_10[0]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_06[0]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_02[0]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_14[0]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_04[0]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_08[0]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_00[0]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_12[0]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_11[0]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_07[0]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_03[0]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_15[0]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_06[1]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_05[1]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_04[1]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_07[1]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_09[1]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_10[1]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_08[1]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_11[1]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_02[1]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_01[1]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_00[1]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_03[1]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_13[1]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_14[1]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_12[1]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_15[1]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_06[2]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_10[2]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_02[2]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_14[2]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_09[2]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_05[2]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_01[2]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_13[2]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_08[2]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_04[2]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_00[2]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_12[2]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_07[2]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_11[2]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_03[2]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_15[2]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_10[3]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_09[3]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_08[3]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_11[3]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_05[3]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_06[3]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_04[3]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_07[3]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_01[3]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_02[3]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_00[3]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_03[3]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_14[3]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_13[3]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_12[3]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_15[3]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_05[4]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_09[4]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_01[4]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_13[4]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_10[4]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_06[4]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_02[4]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_14[4]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_04[4]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_08[4]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_00[4]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_12[4]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_11[4]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_07[4]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_03[4]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_15[4]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_06[5]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_05[5]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_04[5]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_07[5]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_09[5]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_10[5]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_08[5]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_11[5]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_02[5]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_01[5]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_00[5]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_03[5]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_13[5]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_14[5]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_12[5]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_15[5]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_06[6]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_10[6]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_02[6]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_14[6]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_09[6]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_05[6]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_01[6]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_13[6]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_08[6]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_04[6]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_00[6]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_12[6]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_07[6]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_11[6]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_03[6]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_15[6]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_10[7]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_09[7]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_08[7]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_11[7]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_05[7]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_06[7]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_04[7]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_07[7]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_01[7]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_02[7]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_00[7]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_03[7]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_14[7]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_13[7]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_12[7]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_15[7]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clock              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_in[0]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; write              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_in[1]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_in[2]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_in[3]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_in[4]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_in[5]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_in[6]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_in[7]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; reset              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
; Base pin-out file on sameframe device                            ; Off                      ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device EP3C16F484C6 for design "memory"
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP3C40F484C6 is compatible
    Info (176445): Device EP3C55F484C6 is compatible
    Info (176445): Device EP3C80F484C6 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location D1
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location E2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location K2
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location K1
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location K22
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (169085): No exact pin location assignment(s) for 283 pins of 283 total pins
    Info (169086): Pin data_out[0] not assigned to an exact location on the device
    Info (169086): Pin data_out[1] not assigned to an exact location on the device
    Info (169086): Pin data_out[2] not assigned to an exact location on the device
    Info (169086): Pin data_out[3] not assigned to an exact location on the device
    Info (169086): Pin data_out[4] not assigned to an exact location on the device
    Info (169086): Pin data_out[5] not assigned to an exact location on the device
    Info (169086): Pin data_out[6] not assigned to an exact location on the device
    Info (169086): Pin data_out[7] not assigned to an exact location on the device
    Info (169086): Pin port_out_00[0] not assigned to an exact location on the device
    Info (169086): Pin port_out_00[1] not assigned to an exact location on the device
    Info (169086): Pin port_out_00[2] not assigned to an exact location on the device
    Info (169086): Pin port_out_00[3] not assigned to an exact location on the device
    Info (169086): Pin port_out_00[4] not assigned to an exact location on the device
    Info (169086): Pin port_out_00[5] not assigned to an exact location on the device
    Info (169086): Pin port_out_00[6] not assigned to an exact location on the device
    Info (169086): Pin port_out_00[7] not assigned to an exact location on the device
    Info (169086): Pin port_out_01[0] not assigned to an exact location on the device
    Info (169086): Pin port_out_01[1] not assigned to an exact location on the device
    Info (169086): Pin port_out_01[2] not assigned to an exact location on the device
    Info (169086): Pin port_out_01[3] not assigned to an exact location on the device
    Info (169086): Pin port_out_01[4] not assigned to an exact location on the device
    Info (169086): Pin port_out_01[5] not assigned to an exact location on the device
    Info (169086): Pin port_out_01[6] not assigned to an exact location on the device
    Info (169086): Pin port_out_01[7] not assigned to an exact location on the device
    Info (169086): Pin port_out_02[0] not assigned to an exact location on the device
    Info (169086): Pin port_out_02[1] not assigned to an exact location on the device
    Info (169086): Pin port_out_02[2] not assigned to an exact location on the device
    Info (169086): Pin port_out_02[3] not assigned to an exact location on the device
    Info (169086): Pin port_out_02[4] not assigned to an exact location on the device
    Info (169086): Pin port_out_02[5] not assigned to an exact location on the device
    Info (169086): Pin port_out_02[6] not assigned to an exact location on the device
    Info (169086): Pin port_out_02[7] not assigned to an exact location on the device
    Info (169086): Pin port_out_03[0] not assigned to an exact location on the device
    Info (169086): Pin port_out_03[1] not assigned to an exact location on the device
    Info (169086): Pin port_out_03[2] not assigned to an exact location on the device
    Info (169086): Pin port_out_03[3] not assigned to an exact location on the device
    Info (169086): Pin port_out_03[4] not assigned to an exact location on the device
    Info (169086): Pin port_out_03[5] not assigned to an exact location on the device
    Info (169086): Pin port_out_03[6] not assigned to an exact location on the device
    Info (169086): Pin port_out_03[7] not assigned to an exact location on the device
    Info (169086): Pin port_out_04[0] not assigned to an exact location on the device
    Info (169086): Pin port_out_04[1] not assigned to an exact location on the device
    Info (169086): Pin port_out_04[2] not assigned to an exact location on the device
    Info (169086): Pin port_out_04[3] not assigned to an exact location on the device
    Info (169086): Pin port_out_04[4] not assigned to an exact location on the device
    Info (169086): Pin port_out_04[5] not assigned to an exact location on the device
    Info (169086): Pin port_out_04[6] not assigned to an exact location on the device
    Info (169086): Pin port_out_04[7] not assigned to an exact location on the device
    Info (169086): Pin port_out_05[0] not assigned to an exact location on the device
    Info (169086): Pin port_out_05[1] not assigned to an exact location on the device
    Info (169086): Pin port_out_05[2] not assigned to an exact location on the device
    Info (169086): Pin port_out_05[3] not assigned to an exact location on the device
    Info (169086): Pin port_out_05[4] not assigned to an exact location on the device
    Info (169086): Pin port_out_05[5] not assigned to an exact location on the device
    Info (169086): Pin port_out_05[6] not assigned to an exact location on the device
    Info (169086): Pin port_out_05[7] not assigned to an exact location on the device
    Info (169086): Pin port_out_06[0] not assigned to an exact location on the device
    Info (169086): Pin port_out_06[1] not assigned to an exact location on the device
    Info (169086): Pin port_out_06[2] not assigned to an exact location on the device
    Info (169086): Pin port_out_06[3] not assigned to an exact location on the device
    Info (169086): Pin port_out_06[4] not assigned to an exact location on the device
    Info (169086): Pin port_out_06[5] not assigned to an exact location on the device
    Info (169086): Pin port_out_06[6] not assigned to an exact location on the device
    Info (169086): Pin port_out_06[7] not assigned to an exact location on the device
    Info (169086): Pin port_out_07[0] not assigned to an exact location on the device
    Info (169086): Pin port_out_07[1] not assigned to an exact location on the device
    Info (169086): Pin port_out_07[2] not assigned to an exact location on the device
    Info (169086): Pin port_out_07[3] not assigned to an exact location on the device
    Info (169086): Pin port_out_07[4] not assigned to an exact location on the device
    Info (169086): Pin port_out_07[5] not assigned to an exact location on the device
    Info (169086): Pin port_out_07[6] not assigned to an exact location on the device
    Info (169086): Pin port_out_07[7] not assigned to an exact location on the device
    Info (169086): Pin port_out_08[0] not assigned to an exact location on the device
    Info (169086): Pin port_out_08[1] not assigned to an exact location on the device
    Info (169086): Pin port_out_08[2] not assigned to an exact location on the device
    Info (169086): Pin port_out_08[3] not assigned to an exact location on the device
    Info (169086): Pin port_out_08[4] not assigned to an exact location on the device
    Info (169086): Pin port_out_08[5] not assigned to an exact location on the device
    Info (169086): Pin port_out_08[6] not assigned to an exact location on the device
    Info (169086): Pin port_out_08[7] not assigned to an exact location on the device
    Info (169086): Pin port_out_09[0] not assigned to an exact location on the device
    Info (169086): Pin port_out_09[1] not assigned to an exact location on the device
    Info (169086): Pin port_out_09[2] not assigned to an exact location on the device
    Info (169086): Pin port_out_09[3] not assigned to an exact location on the device
    Info (169086): Pin port_out_09[4] not assigned to an exact location on the device
    Info (169086): Pin port_out_09[5] not assigned to an exact location on the device
    Info (169086): Pin port_out_09[6] not assigned to an exact location on the device
    Info (169086): Pin port_out_09[7] not assigned to an exact location on the device
    Info (169086): Pin port_out_10[0] not assigned to an exact location on the device
    Info (169086): Pin port_out_10[1] not assigned to an exact location on the device
    Info (169086): Pin port_out_10[2] not assigned to an exact location on the device
    Info (169086): Pin port_out_10[3] not assigned to an exact location on the device
    Info (169086): Pin port_out_10[4] not assigned to an exact location on the device
    Info (169086): Pin port_out_10[5] not assigned to an exact location on the device
    Info (169086): Pin port_out_10[6] not assigned to an exact location on the device
    Info (169086): Pin port_out_10[7] not assigned to an exact location on the device
    Info (169086): Pin port_out_11[0] not assigned to an exact location on the device
    Info (169086): Pin port_out_11[1] not assigned to an exact location on the device
    Info (169086): Pin port_out_11[2] not assigned to an exact location on the device
    Info (169086): Pin port_out_11[3] not assigned to an exact location on the device
    Info (169086): Pin port_out_11[4] not assigned to an exact location on the device
    Info (169086): Pin port_out_11[5] not assigned to an exact location on the device
    Info (169086): Pin port_out_11[6] not assigned to an exact location on the device
    Info (169086): Pin port_out_11[7] not assigned to an exact location on the device
    Info (169086): Pin port_out_12[0] not assigned to an exact location on the device
    Info (169086): Pin port_out_12[1] not assigned to an exact location on the device
    Info (169086): Pin port_out_12[2] not assigned to an exact location on the device
    Info (169086): Pin port_out_12[3] not assigned to an exact location on the device
    Info (169086): Pin port_out_12[4] not assigned to an exact location on the device
    Info (169086): Pin port_out_12[5] not assigned to an exact location on the device
    Info (169086): Pin port_out_12[6] not assigned to an exact location on the device
    Info (169086): Pin port_out_12[7] not assigned to an exact location on the device
    Info (169086): Pin port_out_13[0] not assigned to an exact location on the device
    Info (169086): Pin port_out_13[1] not assigned to an exact location on the device
    Info (169086): Pin port_out_13[2] not assigned to an exact location on the device
    Info (169086): Pin port_out_13[3] not assigned to an exact location on the device
    Info (169086): Pin port_out_13[4] not assigned to an exact location on the device
    Info (169086): Pin port_out_13[5] not assigned to an exact location on the device
    Info (169086): Pin port_out_13[6] not assigned to an exact location on the device
    Info (169086): Pin port_out_13[7] not assigned to an exact location on the device
    Info (169086): Pin port_out_14[0] not assigned to an exact location on the device
    Info (169086): Pin port_out_14[1] not assigned to an exact location on the device
    Info (169086): Pin port_out_14[2] not assigned to an exact location on the device
    Info (169086): Pin port_out_14[3] not assigned to an exact location on the device
    Info (169086): Pin port_out_14[4] not assigned to an exact location on the device
    Info (169086): Pin port_out_14[5] not assigned to an exact location on the device
    Info (169086): Pin port_out_14[6] not assigned to an exact location on the device
    Info (169086): Pin port_out_14[7] not assigned to an exact location on the device
    Info (169086): Pin port_out_15[0] not assigned to an exact location on the device
    Info (169086): Pin port_out_15[1] not assigned to an exact location on the device
    Info (169086): Pin port_out_15[2] not assigned to an exact location on the device
    Info (169086): Pin port_out_15[3] not assigned to an exact location on the device
    Info (169086): Pin port_out_15[4] not assigned to an exact location on the device
    Info (169086): Pin port_out_15[5] not assigned to an exact location on the device
    Info (169086): Pin port_out_15[6] not assigned to an exact location on the device
    Info (169086): Pin port_out_15[7] not assigned to an exact location on the device
    Info (169086): Pin address[7] not assigned to an exact location on the device
    Info (169086): Pin address[5] not assigned to an exact location on the device
    Info (169086): Pin address[1] not assigned to an exact location on the device
    Info (169086): Pin address[4] not assigned to an exact location on the device
    Info (169086): Pin address[0] not assigned to an exact location on the device
    Info (169086): Pin address[3] not assigned to an exact location on the device
    Info (169086): Pin address[2] not assigned to an exact location on the device
    Info (169086): Pin address[6] not assigned to an exact location on the device
    Info (169086): Pin port_in_05[0] not assigned to an exact location on the device
    Info (169086): Pin port_in_09[0] not assigned to an exact location on the device
    Info (169086): Pin port_in_01[0] not assigned to an exact location on the device
    Info (169086): Pin port_in_13[0] not assigned to an exact location on the device
    Info (169086): Pin port_in_10[0] not assigned to an exact location on the device
    Info (169086): Pin port_in_06[0] not assigned to an exact location on the device
    Info (169086): Pin port_in_02[0] not assigned to an exact location on the device
    Info (169086): Pin port_in_14[0] not assigned to an exact location on the device
    Info (169086): Pin port_in_04[0] not assigned to an exact location on the device
    Info (169086): Pin port_in_08[0] not assigned to an exact location on the device
    Info (169086): Pin port_in_00[0] not assigned to an exact location on the device
    Info (169086): Pin port_in_12[0] not assigned to an exact location on the device
    Info (169086): Pin port_in_11[0] not assigned to an exact location on the device
    Info (169086): Pin port_in_07[0] not assigned to an exact location on the device
    Info (169086): Pin port_in_03[0] not assigned to an exact location on the device
    Info (169086): Pin port_in_15[0] not assigned to an exact location on the device
    Info (169086): Pin port_in_06[1] not assigned to an exact location on the device
    Info (169086): Pin port_in_05[1] not assigned to an exact location on the device
    Info (169086): Pin port_in_04[1] not assigned to an exact location on the device
    Info (169086): Pin port_in_07[1] not assigned to an exact location on the device
    Info (169086): Pin port_in_09[1] not assigned to an exact location on the device
    Info (169086): Pin port_in_10[1] not assigned to an exact location on the device
    Info (169086): Pin port_in_08[1] not assigned to an exact location on the device
    Info (169086): Pin port_in_11[1] not assigned to an exact location on the device
    Info (169086): Pin port_in_02[1] not assigned to an exact location on the device
    Info (169086): Pin port_in_01[1] not assigned to an exact location on the device
    Info (169086): Pin port_in_00[1] not assigned to an exact location on the device
    Info (169086): Pin port_in_03[1] not assigned to an exact location on the device
    Info (169086): Pin port_in_13[1] not assigned to an exact location on the device
    Info (169086): Pin port_in_14[1] not assigned to an exact location on the device
    Info (169086): Pin port_in_12[1] not assigned to an exact location on the device
    Info (169086): Pin port_in_15[1] not assigned to an exact location on the device
    Info (169086): Pin port_in_06[2] not assigned to an exact location on the device
    Info (169086): Pin port_in_10[2] not assigned to an exact location on the device
    Info (169086): Pin port_in_02[2] not assigned to an exact location on the device
    Info (169086): Pin port_in_14[2] not assigned to an exact location on the device
    Info (169086): Pin port_in_09[2] not assigned to an exact location on the device
    Info (169086): Pin port_in_05[2] not assigned to an exact location on the device
    Info (169086): Pin port_in_01[2] not assigned to an exact location on the device
    Info (169086): Pin port_in_13[2] not assigned to an exact location on the device
    Info (169086): Pin port_in_08[2] not assigned to an exact location on the device
    Info (169086): Pin port_in_04[2] not assigned to an exact location on the device
    Info (169086): Pin port_in_00[2] not assigned to an exact location on the device
    Info (169086): Pin port_in_12[2] not assigned to an exact location on the device
    Info (169086): Pin port_in_07[2] not assigned to an exact location on the device
    Info (169086): Pin port_in_11[2] not assigned to an exact location on the device
    Info (169086): Pin port_in_03[2] not assigned to an exact location on the device
    Info (169086): Pin port_in_15[2] not assigned to an exact location on the device
    Info (169086): Pin port_in_10[3] not assigned to an exact location on the device
    Info (169086): Pin port_in_09[3] not assigned to an exact location on the device
    Info (169086): Pin port_in_08[3] not assigned to an exact location on the device
    Info (169086): Pin port_in_11[3] not assigned to an exact location on the device
    Info (169086): Pin port_in_05[3] not assigned to an exact location on the device
    Info (169086): Pin port_in_06[3] not assigned to an exact location on the device
    Info (169086): Pin port_in_04[3] not assigned to an exact location on the device
    Info (169086): Pin port_in_07[3] not assigned to an exact location on the device
    Info (169086): Pin port_in_01[3] not assigned to an exact location on the device
    Info (169086): Pin port_in_02[3] not assigned to an exact location on the device
    Info (169086): Pin port_in_00[3] not assigned to an exact location on the device
    Info (169086): Pin port_in_03[3] not assigned to an exact location on the device
    Info (169086): Pin port_in_14[3] not assigned to an exact location on the device
    Info (169086): Pin port_in_13[3] not assigned to an exact location on the device
    Info (169086): Pin port_in_12[3] not assigned to an exact location on the device
    Info (169086): Pin port_in_15[3] not assigned to an exact location on the device
    Info (169086): Pin port_in_05[4] not assigned to an exact location on the device
    Info (169086): Pin port_in_09[4] not assigned to an exact location on the device
    Info (169086): Pin port_in_01[4] not assigned to an exact location on the device
    Info (169086): Pin port_in_13[4] not assigned to an exact location on the device
    Info (169086): Pin port_in_10[4] not assigned to an exact location on the device
    Info (169086): Pin port_in_06[4] not assigned to an exact location on the device
    Info (169086): Pin port_in_02[4] not assigned to an exact location on the device
    Info (169086): Pin port_in_14[4] not assigned to an exact location on the device
    Info (169086): Pin port_in_04[4] not assigned to an exact location on the device
    Info (169086): Pin port_in_08[4] not assigned to an exact location on the device
    Info (169086): Pin port_in_00[4] not assigned to an exact location on the device
    Info (169086): Pin port_in_12[4] not assigned to an exact location on the device
    Info (169086): Pin port_in_11[4] not assigned to an exact location on the device
    Info (169086): Pin port_in_07[4] not assigned to an exact location on the device
    Info (169086): Pin port_in_03[4] not assigned to an exact location on the device
    Info (169086): Pin port_in_15[4] not assigned to an exact location on the device
    Info (169086): Pin port_in_06[5] not assigned to an exact location on the device
    Info (169086): Pin port_in_05[5] not assigned to an exact location on the device
    Info (169086): Pin port_in_04[5] not assigned to an exact location on the device
    Info (169086): Pin port_in_07[5] not assigned to an exact location on the device
    Info (169086): Pin port_in_09[5] not assigned to an exact location on the device
    Info (169086): Pin port_in_10[5] not assigned to an exact location on the device
    Info (169086): Pin port_in_08[5] not assigned to an exact location on the device
    Info (169086): Pin port_in_11[5] not assigned to an exact location on the device
    Info (169086): Pin port_in_02[5] not assigned to an exact location on the device
    Info (169086): Pin port_in_01[5] not assigned to an exact location on the device
    Info (169086): Pin port_in_00[5] not assigned to an exact location on the device
    Info (169086): Pin port_in_03[5] not assigned to an exact location on the device
    Info (169086): Pin port_in_13[5] not assigned to an exact location on the device
    Info (169086): Pin port_in_14[5] not assigned to an exact location on the device
    Info (169086): Pin port_in_12[5] not assigned to an exact location on the device
    Info (169086): Pin port_in_15[5] not assigned to an exact location on the device
    Info (169086): Pin port_in_06[6] not assigned to an exact location on the device
    Info (169086): Pin port_in_10[6] not assigned to an exact location on the device
    Info (169086): Pin port_in_02[6] not assigned to an exact location on the device
    Info (169086): Pin port_in_14[6] not assigned to an exact location on the device
    Info (169086): Pin port_in_09[6] not assigned to an exact location on the device
    Info (169086): Pin port_in_05[6] not assigned to an exact location on the device
    Info (169086): Pin port_in_01[6] not assigned to an exact location on the device
    Info (169086): Pin port_in_13[6] not assigned to an exact location on the device
    Info (169086): Pin port_in_08[6] not assigned to an exact location on the device
    Info (169086): Pin port_in_04[6] not assigned to an exact location on the device
    Info (169086): Pin port_in_00[6] not assigned to an exact location on the device
    Info (169086): Pin port_in_12[6] not assigned to an exact location on the device
    Info (169086): Pin port_in_07[6] not assigned to an exact location on the device
    Info (169086): Pin port_in_11[6] not assigned to an exact location on the device
    Info (169086): Pin port_in_03[6] not assigned to an exact location on the device
    Info (169086): Pin port_in_15[6] not assigned to an exact location on the device
    Info (169086): Pin port_in_10[7] not assigned to an exact location on the device
    Info (169086): Pin port_in_09[7] not assigned to an exact location on the device
    Info (169086): Pin port_in_08[7] not assigned to an exact location on the device
    Info (169086): Pin port_in_11[7] not assigned to an exact location on the device
    Info (169086): Pin port_in_05[7] not assigned to an exact location on the device
    Info (169086): Pin port_in_06[7] not assigned to an exact location on the device
    Info (169086): Pin port_in_04[7] not assigned to an exact location on the device
    Info (169086): Pin port_in_07[7] not assigned to an exact location on the device
    Info (169086): Pin port_in_01[7] not assigned to an exact location on the device
    Info (169086): Pin port_in_02[7] not assigned to an exact location on the device
    Info (169086): Pin port_in_00[7] not assigned to an exact location on the device
    Info (169086): Pin port_in_03[7] not assigned to an exact location on the device
    Info (169086): Pin port_in_14[7] not assigned to an exact location on the device
    Info (169086): Pin port_in_13[7] not assigned to an exact location on the device
    Info (169086): Pin port_in_12[7] not assigned to an exact location on the device
    Info (169086): Pin port_in_15[7] not assigned to an exact location on the device
    Info (169086): Pin clock not assigned to an exact location on the device
    Info (169086): Pin data_in[0] not assigned to an exact location on the device
    Info (169086): Pin write not assigned to an exact location on the device
    Info (169086): Pin data_in[1] not assigned to an exact location on the device
    Info (169086): Pin data_in[2] not assigned to an exact location on the device
    Info (169086): Pin data_in[3] not assigned to an exact location on the device
    Info (169086): Pin data_in[4] not assigned to an exact location on the device
    Info (169086): Pin data_in[5] not assigned to an exact location on the device
    Info (169086): Pin data_in[6] not assigned to an exact location on the device
    Info (169086): Pin data_in[7] not assigned to an exact location on the device
    Info (169086): Pin reset not assigned to an exact location on the device
Critical Warning (332012): Synopsys Design Constraints File file not found: 'memory.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node clock~input (placed in PIN G2 (CLK0, DIFFCLK_0p))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G4
Info (176353): Automatically promoted node reset~input (placed in PIN G1 (CLK1, DIFFCLK_0n))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 281 (unused VREF, 2.5V VCCIO, 145 input, 136 output, 0 bidirectional)
        Info (176212): I/O standards used: 2.5 V.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has undetermined VCCIO pins. 6 total pin(s) used --  27 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  48 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  46 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  41 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  46 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  42 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  47 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  43 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:21
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:01
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:02
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 2% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 8% of the available device resources in the region that extends from location X21_Y20 to location X30_Y29
Info (170194): Fitter routing operations ending: elapsed time is 00:00:02
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 0.25 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:12
Info (144001): Generated suppressed messages file F:/microcontrol/memory/output_files/memory.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 753 megabytes
    Info: Processing ended: Tue May 28 17:28:24 2024
    Info: Elapsed time: 00:02:30
    Info: Total CPU time (on all processors): 00:00:11


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in F:/microcontrol/memory/output_files/memory.fit.smsg.


