TimeQuest Timing Analyzer report for AES_topo
Sat Oct 19 16:10:28 2019
Quartus II 64-Bit Version 13.0.0 Build 156 04/24/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clock'
 13. Slow 1200mV 85C Model Hold: 'clock'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 'clock'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Slow 1200mV 85C Model Metastability Report
 20. Slow 1200mV 0C Model Fmax Summary
 21. Slow 1200mV 0C Model Setup Summary
 22. Slow 1200mV 0C Model Hold Summary
 23. Slow 1200mV 0C Model Recovery Summary
 24. Slow 1200mV 0C Model Removal Summary
 25. Slow 1200mV 0C Model Minimum Pulse Width Summary
 26. Slow 1200mV 0C Model Setup: 'clock'
 27. Slow 1200mV 0C Model Hold: 'clock'
 28. Slow 1200mV 0C Model Minimum Pulse Width: 'clock'
 29. Setup Times
 30. Hold Times
 31. Clock to Output Times
 32. Minimum Clock to Output Times
 33. Slow 1200mV 0C Model Metastability Report
 34. Fast 1200mV 0C Model Setup Summary
 35. Fast 1200mV 0C Model Hold Summary
 36. Fast 1200mV 0C Model Recovery Summary
 37. Fast 1200mV 0C Model Removal Summary
 38. Fast 1200mV 0C Model Minimum Pulse Width Summary
 39. Fast 1200mV 0C Model Setup: 'clock'
 40. Fast 1200mV 0C Model Hold: 'clock'
 41. Fast 1200mV 0C Model Minimum Pulse Width: 'clock'
 42. Setup Times
 43. Hold Times
 44. Clock to Output Times
 45. Minimum Clock to Output Times
 46. Fast 1200mV 0C Model Metastability Report
 47. Multicorner Timing Analysis Summary
 48. Setup Times
 49. Hold Times
 50. Clock to Output Times
 51. Minimum Clock to Output Times
 52. Board Trace Model Assignments
 53. Input Transition Times
 54. Slow Corner Signal Integrity Metrics
 55. Fast Corner Signal Integrity Metrics
 56. Setup Transfers
 57. Hold Transfers
 58. Report TCCS
 59. Report RSKM
 60. Unconstrained Paths
 61. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.0.0 Build 156 04/24/2013 SJ Web Edition ;
; Revision Name      ; AES_topo                                           ;
; Device Family      ; Cyclone III                                        ;
; Device Name        ; EP3C25F324C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                            ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; clock      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+


+------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                         ;
+-------------+-----------------+------------+---------------------------------------------------------------+
; Fmax        ; Restricted Fmax ; Clock Name ; Note                                                          ;
+-------------+-----------------+------------+---------------------------------------------------------------+
; 1095.29 MHz ; 250.0 MHz       ; clock      ; limit due to minimum period restriction (max I/O toggle rate) ;
+-------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+-------+---------------------+
; Clock ; Slack ; End Point TNS       ;
+-------+-------+---------------------+
; clock ; 0.087 ; 0.000               ;
+-------+-------+---------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clock ; 0.387 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clock ; -3.000 ; -51.000                          ;
+-------+--------+----------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clock'                                                                                                    ;
+-------+------------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; 0.087 ; register8bits:Reg1TXT|q[5]   ; register8bits:Reg1ADD|q[5] ; clock        ; clock       ; 1.000        ; -0.062     ; 0.846      ;
; 0.087 ; register8bits:Reg0TXT|q[4]   ; register8bits:Reg0ADD|q[4] ; clock        ; clock       ; 1.000        ; -0.062     ; 0.846      ;
; 0.088 ; register8bits:Reg0TXT|q[0]   ; register8bits:Reg0ADD|q[0] ; clock        ; clock       ; 1.000        ; -0.062     ; 0.845      ;
; 0.089 ; register8bits:Reg1TXT|q[1]   ; register8bits:Reg1ADD|q[1] ; clock        ; clock       ; 1.000        ; -0.061     ; 0.845      ;
; 0.089 ; register8bits:Reg0TXT|q[1]   ; register8bits:Reg0ADD|q[1] ; clock        ; clock       ; 1.000        ; -0.062     ; 0.844      ;
; 0.089 ; register8bits:Reg1TXT|q[0]   ; register8bits:Reg1ADD|q[0] ; clock        ; clock       ; 1.000        ; -0.062     ; 0.844      ;
; 0.089 ; register8bits:Reg1TXT|q[4]   ; register8bits:Reg1ADD|q[4] ; clock        ; clock       ; 1.000        ; -0.062     ; 0.844      ;
; 0.089 ; register8bits:Reg0TXT|q[5]   ; register8bits:Reg0ADD|q[5] ; clock        ; clock       ; 1.000        ; -0.062     ; 0.844      ;
; 0.090 ; register8bits:Reg0TXT|q[2]   ; register8bits:Reg0ADD|q[2] ; clock        ; clock       ; 1.000        ; -0.062     ; 0.843      ;
; 0.090 ; register8bits:Reg0TXT|q[6]   ; register8bits:Reg0ADD|q[6] ; clock        ; clock       ; 1.000        ; -0.062     ; 0.843      ;
; 0.091 ; register8bits:Reg1TXT|q[3]   ; register8bits:Reg1ADD|q[3] ; clock        ; clock       ; 1.000        ; -0.061     ; 0.843      ;
; 0.091 ; register8bits:Reg1TXT|q[7]   ; register8bits:Reg1ADD|q[7] ; clock        ; clock       ; 1.000        ; -0.061     ; 0.843      ;
; 0.091 ; register8bits:Reg1TXT|q[6]   ; register8bits:Reg1ADD|q[6] ; clock        ; clock       ; 1.000        ; -0.062     ; 0.842      ;
; 0.091 ; register8bits:Reg0TXT|q[7]   ; register8bits:Reg0ADD|q[7] ; clock        ; clock       ; 1.000        ; -0.062     ; 0.842      ;
; 0.092 ; register8bits:Reg0TXT|q[3]   ; register8bits:Reg0ADD|q[3] ; clock        ; clock       ; 1.000        ; -0.062     ; 0.841      ;
; 0.093 ; register8bits:Reg1TXT|q[2]   ; register8bits:Reg1ADD|q[2] ; clock        ; clock       ; 1.000        ; -0.061     ; 0.841      ;
; 0.222 ; register8bits:Reg0CHAVE|q[3] ; register8bits:Reg0ADD|q[3] ; clock        ; clock       ; 1.000        ; -0.062     ; 0.711      ;
; 0.223 ; register8bits:Reg1CHAVE|q[2] ; register8bits:Reg1ADD|q[2] ; clock        ; clock       ; 1.000        ; -0.061     ; 0.711      ;
; 0.223 ; register8bits:Reg1CHAVE|q[6] ; register8bits:Reg1ADD|q[6] ; clock        ; clock       ; 1.000        ; -0.062     ; 0.710      ;
; 0.223 ; register8bits:Reg0CHAVE|q[5] ; register8bits:Reg0ADD|q[5] ; clock        ; clock       ; 1.000        ; -0.062     ; 0.710      ;
; 0.224 ; register8bits:Reg1CHAVE|q[0] ; register8bits:Reg1ADD|q[0] ; clock        ; clock       ; 1.000        ; -0.062     ; 0.709      ;
; 0.225 ; register8bits:Reg1CHAVE|q[3] ; register8bits:Reg1ADD|q[3] ; clock        ; clock       ; 1.000        ; -0.061     ; 0.709      ;
; 0.225 ; register8bits:Reg0CHAVE|q[2] ; register8bits:Reg0ADD|q[2] ; clock        ; clock       ; 1.000        ; -0.062     ; 0.708      ;
; 0.225 ; register8bits:Reg0CHAVE|q[6] ; register8bits:Reg0ADD|q[6] ; clock        ; clock       ; 1.000        ; -0.062     ; 0.708      ;
; 0.226 ; register8bits:Reg1CHAVE|q[1] ; register8bits:Reg1ADD|q[1] ; clock        ; clock       ; 1.000        ; -0.061     ; 0.708      ;
; 0.226 ; register8bits:Reg1CHAVE|q[7] ; register8bits:Reg1ADD|q[7] ; clock        ; clock       ; 1.000        ; -0.061     ; 0.708      ;
; 0.226 ; register8bits:Reg1CHAVE|q[5] ; register8bits:Reg1ADD|q[5] ; clock        ; clock       ; 1.000        ; -0.062     ; 0.707      ;
; 0.226 ; register8bits:Reg0CHAVE|q[1] ; register8bits:Reg0ADD|q[1] ; clock        ; clock       ; 1.000        ; -0.062     ; 0.707      ;
; 0.226 ; register8bits:Reg1CHAVE|q[4] ; register8bits:Reg1ADD|q[4] ; clock        ; clock       ; 1.000        ; -0.062     ; 0.707      ;
; 0.226 ; register8bits:Reg0CHAVE|q[4] ; register8bits:Reg0ADD|q[4] ; clock        ; clock       ; 1.000        ; -0.062     ; 0.707      ;
; 0.226 ; register8bits:Reg0CHAVE|q[7] ; register8bits:Reg0ADD|q[7] ; clock        ; clock       ; 1.000        ; -0.062     ; 0.707      ;
; 0.227 ; register8bits:Reg0CHAVE|q[0] ; register8bits:Reg0ADD|q[0] ; clock        ; clock       ; 1.000        ; -0.062     ; 0.706      ;
+-------+------------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clock'                                                                                                     ;
+-------+------------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; 0.387 ; register8bits:Reg0CHAVE|q[0] ; register8bits:Reg0ADD|q[0] ; clock        ; clock       ; 0.000        ; 0.062      ; 0.606      ;
; 0.388 ; register8bits:Reg0CHAVE|q[1] ; register8bits:Reg0ADD|q[1] ; clock        ; clock       ; 0.000        ; 0.062      ; 0.607      ;
; 0.388 ; register8bits:Reg1CHAVE|q[5] ; register8bits:Reg1ADD|q[5] ; clock        ; clock       ; 0.000        ; 0.062      ; 0.607      ;
; 0.388 ; register8bits:Reg0CHAVE|q[4] ; register8bits:Reg0ADD|q[4] ; clock        ; clock       ; 0.000        ; 0.062      ; 0.607      ;
; 0.389 ; register8bits:Reg0CHAVE|q[2] ; register8bits:Reg0ADD|q[2] ; clock        ; clock       ; 0.000        ; 0.062      ; 0.608      ;
; 0.389 ; register8bits:Reg1CHAVE|q[0] ; register8bits:Reg1ADD|q[0] ; clock        ; clock       ; 0.000        ; 0.062      ; 0.608      ;
; 0.389 ; register8bits:Reg1CHAVE|q[4] ; register8bits:Reg1ADD|q[4] ; clock        ; clock       ; 0.000        ; 0.062      ; 0.608      ;
; 0.389 ; register8bits:Reg0CHAVE|q[6] ; register8bits:Reg0ADD|q[6] ; clock        ; clock       ; 0.000        ; 0.062      ; 0.608      ;
; 0.389 ; register8bits:Reg0CHAVE|q[7] ; register8bits:Reg0ADD|q[7] ; clock        ; clock       ; 0.000        ; 0.062      ; 0.608      ;
; 0.390 ; register8bits:Reg1CHAVE|q[1] ; register8bits:Reg1ADD|q[1] ; clock        ; clock       ; 0.000        ; 0.061      ; 0.608      ;
; 0.390 ; register8bits:Reg1CHAVE|q[7] ; register8bits:Reg1ADD|q[7] ; clock        ; clock       ; 0.000        ; 0.061      ; 0.608      ;
; 0.390 ; register8bits:Reg1CHAVE|q[6] ; register8bits:Reg1ADD|q[6] ; clock        ; clock       ; 0.000        ; 0.062      ; 0.609      ;
; 0.390 ; register8bits:Reg0CHAVE|q[5] ; register8bits:Reg0ADD|q[5] ; clock        ; clock       ; 0.000        ; 0.062      ; 0.609      ;
; 0.391 ; register8bits:Reg1CHAVE|q[3] ; register8bits:Reg1ADD|q[3] ; clock        ; clock       ; 0.000        ; 0.061      ; 0.609      ;
; 0.391 ; register8bits:Reg0CHAVE|q[3] ; register8bits:Reg0ADD|q[3] ; clock        ; clock       ; 0.000        ; 0.062      ; 0.610      ;
; 0.392 ; register8bits:Reg1CHAVE|q[2] ; register8bits:Reg1ADD|q[2] ; clock        ; clock       ; 0.000        ; 0.061      ; 0.610      ;
; 0.493 ; register8bits:Reg0TXT|q[3]   ; register8bits:Reg0ADD|q[3] ; clock        ; clock       ; 0.000        ; 0.062      ; 0.712      ;
; 0.494 ; register8bits:Reg1TXT|q[2]   ; register8bits:Reg1ADD|q[2] ; clock        ; clock       ; 0.000        ; 0.061      ; 0.712      ;
; 0.494 ; register8bits:Reg1TXT|q[6]   ; register8bits:Reg1ADD|q[6] ; clock        ; clock       ; 0.000        ; 0.062      ; 0.713      ;
; 0.494 ; register8bits:Reg0TXT|q[7]   ; register8bits:Reg0ADD|q[7] ; clock        ; clock       ; 0.000        ; 0.062      ; 0.713      ;
; 0.495 ; register8bits:Reg1TXT|q[3]   ; register8bits:Reg1ADD|q[3] ; clock        ; clock       ; 0.000        ; 0.061      ; 0.713      ;
; 0.495 ; register8bits:Reg0TXT|q[1]   ; register8bits:Reg0ADD|q[1] ; clock        ; clock       ; 0.000        ; 0.062      ; 0.714      ;
; 0.495 ; register8bits:Reg0TXT|q[2]   ; register8bits:Reg0ADD|q[2] ; clock        ; clock       ; 0.000        ; 0.062      ; 0.714      ;
; 0.495 ; register8bits:Reg1TXT|q[0]   ; register8bits:Reg1ADD|q[0] ; clock        ; clock       ; 0.000        ; 0.062      ; 0.714      ;
; 0.495 ; register8bits:Reg1TXT|q[4]   ; register8bits:Reg1ADD|q[4] ; clock        ; clock       ; 0.000        ; 0.062      ; 0.714      ;
; 0.495 ; register8bits:Reg0TXT|q[6]   ; register8bits:Reg0ADD|q[6] ; clock        ; clock       ; 0.000        ; 0.062      ; 0.714      ;
; 0.495 ; register8bits:Reg0TXT|q[5]   ; register8bits:Reg0ADD|q[5] ; clock        ; clock       ; 0.000        ; 0.062      ; 0.714      ;
; 0.496 ; register8bits:Reg1TXT|q[7]   ; register8bits:Reg1ADD|q[7] ; clock        ; clock       ; 0.000        ; 0.061      ; 0.714      ;
; 0.496 ; register8bits:Reg0TXT|q[0]   ; register8bits:Reg0ADD|q[0] ; clock        ; clock       ; 0.000        ; 0.062      ; 0.715      ;
; 0.496 ; register8bits:Reg1TXT|q[5]   ; register8bits:Reg1ADD|q[5] ; clock        ; clock       ; 0.000        ; 0.062      ; 0.715      ;
; 0.496 ; register8bits:Reg0TXT|q[4]   ; register8bits:Reg0ADD|q[4] ; clock        ; clock       ; 0.000        ; 0.062      ; 0.715      ;
; 0.497 ; register8bits:Reg1TXT|q[1]   ; register8bits:Reg1ADD|q[1] ; clock        ; clock       ; 0.000        ; 0.061      ; 0.715      ;
+-------+------------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clock'                                                           ;
+--------+--------------+----------------+-----------------+-------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                       ;
+--------+--------------+----------------+-----------------+-------+------------+------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clock ; Rise       ; clock                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; register8bits:Reg0ADD|q[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; register8bits:Reg0ADD|q[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; register8bits:Reg0ADD|q[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; register8bits:Reg0ADD|q[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; register8bits:Reg0ADD|q[4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; register8bits:Reg0ADD|q[5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; register8bits:Reg0ADD|q[6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; register8bits:Reg0ADD|q[7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; register8bits:Reg0CHAVE|q[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; register8bits:Reg0CHAVE|q[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; register8bits:Reg0CHAVE|q[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; register8bits:Reg0CHAVE|q[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; register8bits:Reg0CHAVE|q[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; register8bits:Reg0CHAVE|q[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; register8bits:Reg0CHAVE|q[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; register8bits:Reg0CHAVE|q[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; register8bits:Reg0TXT|q[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; register8bits:Reg0TXT|q[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; register8bits:Reg0TXT|q[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; register8bits:Reg0TXT|q[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; register8bits:Reg0TXT|q[4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; register8bits:Reg0TXT|q[5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; register8bits:Reg0TXT|q[6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; register8bits:Reg0TXT|q[7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; register8bits:Reg1ADD|q[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; register8bits:Reg1ADD|q[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; register8bits:Reg1ADD|q[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; register8bits:Reg1ADD|q[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; register8bits:Reg1ADD|q[4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; register8bits:Reg1ADD|q[5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; register8bits:Reg1ADD|q[6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; register8bits:Reg1ADD|q[7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; register8bits:Reg1CHAVE|q[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; register8bits:Reg1CHAVE|q[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; register8bits:Reg1CHAVE|q[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; register8bits:Reg1CHAVE|q[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; register8bits:Reg1CHAVE|q[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; register8bits:Reg1CHAVE|q[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; register8bits:Reg1CHAVE|q[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; register8bits:Reg1CHAVE|q[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; register8bits:Reg1TXT|q[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; register8bits:Reg1TXT|q[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; register8bits:Reg1TXT|q[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; register8bits:Reg1TXT|q[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; register8bits:Reg1TXT|q[4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; register8bits:Reg1TXT|q[5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; register8bits:Reg1TXT|q[6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; register8bits:Reg1TXT|q[7]   ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; register8bits:Reg1ADD|q[1]   ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; register8bits:Reg1ADD|q[2]   ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; register8bits:Reg1ADD|q[3]   ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; register8bits:Reg1ADD|q[7]   ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; register8bits:Reg1CHAVE|q[1] ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; register8bits:Reg1CHAVE|q[2] ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; register8bits:Reg1CHAVE|q[3] ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; register8bits:Reg1CHAVE|q[7] ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; register8bits:Reg1TXT|q[1]   ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; register8bits:Reg1TXT|q[2]   ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; register8bits:Reg1TXT|q[3]   ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; register8bits:Reg1TXT|q[7]   ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; register8bits:Reg0ADD|q[0]   ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; register8bits:Reg0ADD|q[1]   ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; register8bits:Reg0ADD|q[2]   ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; register8bits:Reg0ADD|q[3]   ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; register8bits:Reg0CHAVE|q[0] ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; register8bits:Reg0CHAVE|q[1] ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; register8bits:Reg0CHAVE|q[2] ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; register8bits:Reg0CHAVE|q[3] ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; register8bits:Reg0TXT|q[0]   ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; register8bits:Reg0TXT|q[1]   ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; register8bits:Reg0TXT|q[2]   ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; register8bits:Reg0TXT|q[3]   ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; register8bits:Reg1ADD|q[0]   ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; register8bits:Reg1ADD|q[4]   ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; register8bits:Reg1ADD|q[5]   ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; register8bits:Reg1ADD|q[6]   ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; register8bits:Reg1CHAVE|q[0] ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; register8bits:Reg1CHAVE|q[4] ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; register8bits:Reg1CHAVE|q[5] ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; register8bits:Reg1CHAVE|q[6] ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; register8bits:Reg1TXT|q[0]   ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; register8bits:Reg1TXT|q[4]   ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; register8bits:Reg1TXT|q[5]   ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; register8bits:Reg1TXT|q[6]   ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; register8bits:Reg0ADD|q[4]   ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; register8bits:Reg0ADD|q[5]   ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; register8bits:Reg0ADD|q[6]   ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; register8bits:Reg0ADD|q[7]   ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; register8bits:Reg0CHAVE|q[4] ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; register8bits:Reg0CHAVE|q[5] ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; register8bits:Reg0CHAVE|q[6] ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; register8bits:Reg0CHAVE|q[7] ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; register8bits:Reg0TXT|q[4]   ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; register8bits:Reg0TXT|q[5]   ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; register8bits:Reg0TXT|q[6]   ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; register8bits:Reg0TXT|q[7]   ;
; 0.338  ; 0.338        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; clock~input|o                ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; Reg1ADD|q[1]|clk             ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; Reg1ADD|q[2]|clk             ;
+--------+--------------+----------------+-----------------+-------+------------+------------------------------+


+--------------------------------------------------------------------------------------+
; Setup Times                                                                          ;
+------------------------+------------+--------+--------+------------+-----------------+
; Data Port              ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------------+------------+--------+--------+------------+-----------------+
; Enable_add             ; clock      ; 3.063  ; 3.549  ; Rise       ; clock           ;
; Enable_registradoresA  ; clock      ; 2.550  ; 3.026  ; Rise       ; clock           ;
; Enable_registradoresB  ; clock      ; 2.651  ; 3.158  ; Rise       ; clock           ;
; registrador0_chave[*]  ; clock      ; 2.126  ; 2.611  ; Rise       ; clock           ;
;  registrador0_chave[0] ; clock      ; 1.957  ; 2.463  ; Rise       ; clock           ;
;  registrador0_chave[1] ; clock      ; 1.511  ; 1.936  ; Rise       ; clock           ;
;  registrador0_chave[2] ; clock      ; 1.778  ; 2.181  ; Rise       ; clock           ;
;  registrador0_chave[3] ; clock      ; 2.126  ; 2.611  ; Rise       ; clock           ;
;  registrador0_chave[4] ; clock      ; 1.469  ; 1.889  ; Rise       ; clock           ;
;  registrador0_chave[5] ; clock      ; 1.283  ; 1.700  ; Rise       ; clock           ;
;  registrador0_chave[6] ; clock      ; 1.301  ; 1.713  ; Rise       ; clock           ;
;  registrador0_chave[7] ; clock      ; 1.695  ; 2.127  ; Rise       ; clock           ;
; registrador0_texto[*]  ; clock      ; 1.640  ; 2.066  ; Rise       ; clock           ;
;  registrador0_texto[0] ; clock      ; 1.537  ; 1.941  ; Rise       ; clock           ;
;  registrador0_texto[1] ; clock      ; 1.640  ; 2.066  ; Rise       ; clock           ;
;  registrador0_texto[2] ; clock      ; 0.145  ; 0.225  ; Rise       ; clock           ;
;  registrador0_texto[3] ; clock      ; 0.278  ; 0.360  ; Rise       ; clock           ;
;  registrador0_texto[4] ; clock      ; 1.573  ; 1.985  ; Rise       ; clock           ;
;  registrador0_texto[5] ; clock      ; -0.143 ; -0.021 ; Rise       ; clock           ;
;  registrador0_texto[6] ; clock      ; 0.025  ; 0.121  ; Rise       ; clock           ;
;  registrador0_texto[7] ; clock      ; 1.505  ; 1.924  ; Rise       ; clock           ;
; registrador1_chave[*]  ; clock      ; 1.757  ; 2.163  ; Rise       ; clock           ;
;  registrador1_chave[0] ; clock      ; 1.443  ; 1.874  ; Rise       ; clock           ;
;  registrador1_chave[1] ; clock      ; 1.296  ; 1.701  ; Rise       ; clock           ;
;  registrador1_chave[2] ; clock      ; 1.333  ; 1.771  ; Rise       ; clock           ;
;  registrador1_chave[3] ; clock      ; 1.640  ; 2.086  ; Rise       ; clock           ;
;  registrador1_chave[4] ; clock      ; 1.757  ; 2.163  ; Rise       ; clock           ;
;  registrador1_chave[5] ; clock      ; 1.331  ; 1.768  ; Rise       ; clock           ;
;  registrador1_chave[6] ; clock      ; 1.643  ; 2.097  ; Rise       ; clock           ;
;  registrador1_chave[7] ; clock      ; 1.685  ; 2.142  ; Rise       ; clock           ;
; registrador1_texto[*]  ; clock      ; 1.653  ; 2.087  ; Rise       ; clock           ;
;  registrador1_texto[0] ; clock      ; 1.257  ; 1.656  ; Rise       ; clock           ;
;  registrador1_texto[1] ; clock      ; 1.452  ; 1.897  ; Rise       ; clock           ;
;  registrador1_texto[2] ; clock      ; 1.574  ; 2.024  ; Rise       ; clock           ;
;  registrador1_texto[3] ; clock      ; 1.351  ; 1.790  ; Rise       ; clock           ;
;  registrador1_texto[4] ; clock      ; 1.653  ; 2.087  ; Rise       ; clock           ;
;  registrador1_texto[5] ; clock      ; 1.618  ; 2.053  ; Rise       ; clock           ;
;  registrador1_texto[6] ; clock      ; 1.316  ; 1.719  ; Rise       ; clock           ;
;  registrador1_texto[7] ; clock      ; 1.584  ; 2.031  ; Rise       ; clock           ;
+------------------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------------+
; Hold Times                                                                           ;
+------------------------+------------+--------+--------+------------+-----------------+
; Data Port              ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------------+------------+--------+--------+------------+-----------------+
; Enable_add             ; clock      ; -2.392 ; -2.834 ; Rise       ; clock           ;
; Enable_registradoresA  ; clock      ; -2.190 ; -2.627 ; Rise       ; clock           ;
; Enable_registradoresB  ; clock      ; -1.954 ; -2.373 ; Rise       ; clock           ;
; registrador0_chave[*]  ; clock      ; -0.918 ; -1.316 ; Rise       ; clock           ;
;  registrador0_chave[0] ; clock      ; -1.566 ; -2.048 ; Rise       ; clock           ;
;  registrador0_chave[1] ; clock      ; -1.136 ; -1.542 ; Rise       ; clock           ;
;  registrador0_chave[2] ; clock      ; -1.393 ; -1.777 ; Rise       ; clock           ;
;  registrador0_chave[3] ; clock      ; -1.727 ; -2.190 ; Rise       ; clock           ;
;  registrador0_chave[4] ; clock      ; -1.096 ; -1.497 ; Rise       ; clock           ;
;  registrador0_chave[5] ; clock      ; -0.918 ; -1.316 ; Rise       ; clock           ;
;  registrador0_chave[6] ; clock      ; -0.935 ; -1.328 ; Rise       ; clock           ;
;  registrador0_chave[7] ; clock      ; -1.324 ; -1.746 ; Rise       ; clock           ;
; registrador0_texto[*]  ; clock      ; 0.442  ; 0.328  ; Rise       ; clock           ;
;  registrador0_texto[0] ; clock      ; -1.162 ; -1.548 ; Rise       ; clock           ;
;  registrador0_texto[1] ; clock      ; -1.273 ; -1.689 ; Rise       ; clock           ;
;  registrador0_texto[2] ; clock      ; 0.165  ; 0.092  ; Rise       ; clock           ;
;  registrador0_texto[3] ; clock      ; 0.037  ; -0.038 ; Rise       ; clock           ;
;  registrador0_texto[4] ; clock      ; -1.196 ; -1.589 ; Rise       ; clock           ;
;  registrador0_texto[5] ; clock      ; 0.442  ; 0.328  ; Rise       ; clock           ;
;  registrador0_texto[6] ; clock      ; 0.269  ; 0.170  ; Rise       ; clock           ;
;  registrador0_texto[7] ; clock      ; -1.132 ; -1.531 ; Rise       ; clock           ;
; registrador1_chave[*]  ; clock      ; -0.936 ; -1.319 ; Rise       ; clock           ;
;  registrador1_chave[0] ; clock      ; -1.087 ; -1.505 ; Rise       ; clock           ;
;  registrador1_chave[1] ; clock      ; -0.936 ; -1.319 ; Rise       ; clock           ;
;  registrador1_chave[2] ; clock      ; -0.971 ; -1.387 ; Rise       ; clock           ;
;  registrador1_chave[3] ; clock      ; -1.266 ; -1.688 ; Rise       ; clock           ;
;  registrador1_chave[4] ; clock      ; -1.388 ; -1.783 ; Rise       ; clock           ;
;  registrador1_chave[5] ; clock      ; -0.968 ; -1.382 ; Rise       ; clock           ;
;  registrador1_chave[6] ; clock      ; -1.267 ; -1.698 ; Rise       ; clock           ;
;  registrador1_chave[7] ; clock      ; -1.309 ; -1.743 ; Rise       ; clock           ;
; registrador1_texto[*]  ; clock      ; -0.896 ; -1.274 ; Rise       ; clock           ;
;  registrador1_texto[0] ; clock      ; -0.896 ; -1.274 ; Rise       ; clock           ;
;  registrador1_texto[1] ; clock      ; -1.097 ; -1.529 ; Rise       ; clock           ;
;  registrador1_texto[2] ; clock      ; -1.202 ; -1.629 ; Rise       ; clock           ;
;  registrador1_texto[3] ; clock      ; -0.989 ; -1.405 ; Rise       ; clock           ;
;  registrador1_texto[4] ; clock      ; -1.276 ; -1.688 ; Rise       ; clock           ;
;  registrador1_texto[5] ; clock      ; -1.243 ; -1.655 ; Rise       ; clock           ;
;  registrador1_texto[6] ; clock      ; -0.952 ; -1.334 ; Rise       ; clock           ;
;  registrador1_texto[7] ; clock      ; -1.212 ; -1.636 ; Rise       ; clock           ;
+------------------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                       ;
+---------------------------------+------------+-------+-------+------------+-----------------+
; Data Port                       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------------------+------------+-------+-------+------------+-----------------+
; out_view_Add[*]                 ; clock      ; 7.814 ; 8.063 ; Rise       ; clock           ;
;  out_view_Add[0]                ; clock      ; 7.814 ; 8.063 ; Rise       ; clock           ;
;  out_view_Add[1]                ; clock      ; 5.833 ; 5.817 ; Rise       ; clock           ;
;  out_view_Add[2]                ; clock      ; 5.848 ; 5.846 ; Rise       ; clock           ;
;  out_view_Add[3]                ; clock      ; 7.225 ; 7.255 ; Rise       ; clock           ;
;  out_view_Add[4]                ; clock      ; 5.783 ; 5.760 ; Rise       ; clock           ;
;  out_view_Add[5]                ; clock      ; 5.594 ; 5.585 ; Rise       ; clock           ;
;  out_view_Add[6]                ; clock      ; 5.846 ; 5.828 ; Rise       ; clock           ;
;  out_view_Add[7]                ; clock      ; 5.587 ; 5.580 ; Rise       ; clock           ;
; out_view_Add1[*]                ; clock      ; 6.089 ; 6.141 ; Rise       ; clock           ;
;  out_view_Add1[0]               ; clock      ; 5.643 ; 5.639 ; Rise       ; clock           ;
;  out_view_Add1[1]               ; clock      ; 5.728 ; 5.745 ; Rise       ; clock           ;
;  out_view_Add1[2]               ; clock      ; 5.964 ; 5.960 ; Rise       ; clock           ;
;  out_view_Add1[3]               ; clock      ; 5.736 ; 5.758 ; Rise       ; clock           ;
;  out_view_Add1[4]               ; clock      ; 6.089 ; 6.141 ; Rise       ; clock           ;
;  out_view_Add1[5]               ; clock      ; 5.687 ; 5.717 ; Rise       ; clock           ;
;  out_view_Add1[6]               ; clock      ; 5.484 ; 5.499 ; Rise       ; clock           ;
;  out_view_Add1[7]               ; clock      ; 5.877 ; 5.878 ; Rise       ; clock           ;
; out_view_Registrador0_Add[*]    ; clock      ; 5.817 ; 5.824 ; Rise       ; clock           ;
;  out_view_Registrador0_Add[0]   ; clock      ; 5.365 ; 5.372 ; Rise       ; clock           ;
;  out_view_Registrador0_Add[1]   ; clock      ; 5.398 ; 5.412 ; Rise       ; clock           ;
;  out_view_Registrador0_Add[2]   ; clock      ; 5.416 ; 5.419 ; Rise       ; clock           ;
;  out_view_Registrador0_Add[3]   ; clock      ; 5.817 ; 5.824 ; Rise       ; clock           ;
;  out_view_Registrador0_Add[4]   ; clock      ; 5.708 ; 5.763 ; Rise       ; clock           ;
;  out_view_Registrador0_Add[5]   ; clock      ; 5.523 ; 5.519 ; Rise       ; clock           ;
;  out_view_Registrador0_Add[6]   ; clock      ; 5.558 ; 5.548 ; Rise       ; clock           ;
;  out_view_Registrador0_Add[7]   ; clock      ; 5.391 ; 5.401 ; Rise       ; clock           ;
; out_view_Registrador0_chave[*]  ; clock      ; 6.716 ; 6.816 ; Rise       ; clock           ;
;  out_view_Registrador0_chave[0] ; clock      ; 5.339 ; 5.365 ; Rise       ; clock           ;
;  out_view_Registrador0_chave[1] ; clock      ; 6.716 ; 6.816 ; Rise       ; clock           ;
;  out_view_Registrador0_chave[2] ; clock      ; 5.167 ; 5.188 ; Rise       ; clock           ;
;  out_view_Registrador0_chave[3] ; clock      ; 5.318 ; 5.383 ; Rise       ; clock           ;
;  out_view_Registrador0_chave[4] ; clock      ; 5.375 ; 5.375 ; Rise       ; clock           ;
;  out_view_Registrador0_chave[5] ; clock      ; 5.554 ; 5.551 ; Rise       ; clock           ;
;  out_view_Registrador0_chave[6] ; clock      ; 5.693 ; 5.708 ; Rise       ; clock           ;
;  out_view_Registrador0_chave[7] ; clock      ; 5.424 ; 5.425 ; Rise       ; clock           ;
; out_view_Registrador0_texto[*]  ; clock      ; 5.625 ; 5.640 ; Rise       ; clock           ;
;  out_view_Registrador0_texto[0] ; clock      ; 5.192 ; 5.214 ; Rise       ; clock           ;
;  out_view_Registrador0_texto[1] ; clock      ; 5.315 ; 5.382 ; Rise       ; clock           ;
;  out_view_Registrador0_texto[2] ; clock      ; 5.625 ; 5.640 ; Rise       ; clock           ;
;  out_view_Registrador0_texto[3] ; clock      ; 5.167 ; 5.190 ; Rise       ; clock           ;
;  out_view_Registrador0_texto[4] ; clock      ; 5.096 ; 5.105 ; Rise       ; clock           ;
;  out_view_Registrador0_texto[5] ; clock      ; 5.102 ; 5.111 ; Rise       ; clock           ;
;  out_view_Registrador0_texto[6] ; clock      ; 5.543 ; 5.525 ; Rise       ; clock           ;
;  out_view_Registrador0_texto[7] ; clock      ; 5.410 ; 5.417 ; Rise       ; clock           ;
; out_view_Registrador1_Add[*]    ; clock      ; 6.605 ; 6.732 ; Rise       ; clock           ;
;  out_view_Registrador1_Add[0]   ; clock      ; 5.269 ; 5.321 ; Rise       ; clock           ;
;  out_view_Registrador1_Add[1]   ; clock      ; 5.608 ; 5.649 ; Rise       ; clock           ;
;  out_view_Registrador1_Add[2]   ; clock      ; 5.263 ; 5.285 ; Rise       ; clock           ;
;  out_view_Registrador1_Add[3]   ; clock      ; 6.605 ; 6.732 ; Rise       ; clock           ;
;  out_view_Registrador1_Add[4]   ; clock      ; 5.399 ; 5.447 ; Rise       ; clock           ;
;  out_view_Registrador1_Add[5]   ; clock      ; 5.392 ; 5.435 ; Rise       ; clock           ;
;  out_view_Registrador1_Add[6]   ; clock      ; 5.801 ; 5.850 ; Rise       ; clock           ;
;  out_view_Registrador1_Add[7]   ; clock      ; 4.979 ; 5.003 ; Rise       ; clock           ;
; out_view_Registrador1_chave[*]  ; clock      ; 5.638 ; 5.644 ; Rise       ; clock           ;
;  out_view_Registrador1_chave[0] ; clock      ; 5.435 ; 5.442 ; Rise       ; clock           ;
;  out_view_Registrador1_chave[1] ; clock      ; 5.437 ; 5.476 ; Rise       ; clock           ;
;  out_view_Registrador1_chave[2] ; clock      ; 5.564 ; 5.640 ; Rise       ; clock           ;
;  out_view_Registrador1_chave[3] ; clock      ; 5.273 ; 5.296 ; Rise       ; clock           ;
;  out_view_Registrador1_chave[4] ; clock      ; 5.638 ; 5.644 ; Rise       ; clock           ;
;  out_view_Registrador1_chave[5] ; clock      ; 5.303 ; 5.354 ; Rise       ; clock           ;
;  out_view_Registrador1_chave[6] ; clock      ; 5.318 ; 5.358 ; Rise       ; clock           ;
;  out_view_Registrador1_chave[7] ; clock      ; 5.426 ; 5.447 ; Rise       ; clock           ;
; out_view_Registrador1_texto[*]  ; clock      ; 5.666 ; 5.729 ; Rise       ; clock           ;
;  out_view_Registrador1_texto[0] ; clock      ; 5.666 ; 5.729 ; Rise       ; clock           ;
;  out_view_Registrador1_texto[1] ; clock      ; 5.555 ; 5.634 ; Rise       ; clock           ;
;  out_view_Registrador1_texto[2] ; clock      ; 5.623 ; 5.670 ; Rise       ; clock           ;
;  out_view_Registrador1_texto[3] ; clock      ; 5.254 ; 5.288 ; Rise       ; clock           ;
;  out_view_Registrador1_texto[4] ; clock      ; 5.304 ; 5.366 ; Rise       ; clock           ;
;  out_view_Registrador1_texto[5] ; clock      ; 5.198 ; 5.257 ; Rise       ; clock           ;
;  out_view_Registrador1_texto[6] ; clock      ; 5.285 ; 5.317 ; Rise       ; clock           ;
;  out_view_Registrador1_texto[7] ; clock      ; 5.460 ; 5.474 ; Rise       ; clock           ;
+---------------------------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                               ;
+---------------------------------+------------+-------+-------+------------+-----------------+
; Data Port                       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------------------+------------+-------+-------+------------+-----------------+
; out_view_Add[*]                 ; clock      ; 5.304 ; 5.268 ; Rise       ; clock           ;
;  out_view_Add[0]                ; clock      ; 7.437 ; 7.646 ; Rise       ; clock           ;
;  out_view_Add[1]                ; clock      ; 5.536 ; 5.491 ; Rise       ; clock           ;
;  out_view_Add[2]                ; clock      ; 5.553 ; 5.522 ; Rise       ; clock           ;
;  out_view_Add[3]                ; clock      ; 6.879 ; 6.878 ; Rise       ; clock           ;
;  out_view_Add[4]                ; clock      ; 5.486 ; 5.435 ; Rise       ; clock           ;
;  out_view_Add[5]                ; clock      ; 5.309 ; 5.271 ; Rise       ; clock           ;
;  out_view_Add[6]                ; clock      ; 5.552 ; 5.504 ; Rise       ; clock           ;
;  out_view_Add[7]                ; clock      ; 5.304 ; 5.268 ; Rise       ; clock           ;
; out_view_Add1[*]                ; clock      ; 5.208 ; 5.193 ; Rise       ; clock           ;
;  out_view_Add1[0]               ; clock      ; 5.358 ; 5.324 ; Rise       ; clock           ;
;  out_view_Add1[1]               ; clock      ; 5.438 ; 5.425 ; Rise       ; clock           ;
;  out_view_Add1[2]               ; clock      ; 5.671 ; 5.638 ; Rise       ; clock           ;
;  out_view_Add1[3]               ; clock      ; 5.450 ; 5.441 ; Rise       ; clock           ;
;  out_view_Add1[4]               ; clock      ; 5.786 ; 5.806 ; Rise       ; clock           ;
;  out_view_Add1[5]               ; clock      ; 5.394 ; 5.394 ; Rise       ; clock           ;
;  out_view_Add1[6]               ; clock      ; 5.208 ; 5.193 ; Rise       ; clock           ;
;  out_view_Add1[7]               ; clock      ; 5.584 ; 5.555 ; Rise       ; clock           ;
; out_view_Registrador0_Add[*]    ; clock      ; 5.249 ; 5.255 ; Rise       ; clock           ;
;  out_view_Registrador0_Add[0]   ; clock      ; 5.249 ; 5.255 ; Rise       ; clock           ;
;  out_view_Registrador0_Add[1]   ; clock      ; 5.280 ; 5.292 ; Rise       ; clock           ;
;  out_view_Registrador0_Add[2]   ; clock      ; 5.296 ; 5.299 ; Rise       ; clock           ;
;  out_view_Registrador0_Add[3]   ; clock      ; 5.683 ; 5.689 ; Rise       ; clock           ;
;  out_view_Registrador0_Add[4]   ; clock      ; 5.577 ; 5.629 ; Rise       ; clock           ;
;  out_view_Registrador0_Add[5]   ; clock      ; 5.400 ; 5.396 ; Rise       ; clock           ;
;  out_view_Registrador0_Add[6]   ; clock      ; 5.433 ; 5.423 ; Rise       ; clock           ;
;  out_view_Registrador0_Add[7]   ; clock      ; 5.274 ; 5.282 ; Rise       ; clock           ;
; out_view_Registrador0_chave[*]  ; clock      ; 5.059 ; 5.078 ; Rise       ; clock           ;
;  out_view_Registrador0_chave[0] ; clock      ; 5.223 ; 5.246 ; Rise       ; clock           ;
;  out_view_Registrador0_chave[1] ; clock      ; 6.596 ; 6.694 ; Rise       ; clock           ;
;  out_view_Registrador0_chave[2] ; clock      ; 5.059 ; 5.078 ; Rise       ; clock           ;
;  out_view_Registrador0_chave[3] ; clock      ; 5.203 ; 5.265 ; Rise       ; clock           ;
;  out_view_Registrador0_chave[4] ; clock      ; 5.258 ; 5.258 ; Rise       ; clock           ;
;  out_view_Registrador0_chave[5] ; clock      ; 5.429 ; 5.426 ; Rise       ; clock           ;
;  out_view_Registrador0_chave[6] ; clock      ; 5.564 ; 5.578 ; Rise       ; clock           ;
;  out_view_Registrador0_chave[7] ; clock      ; 5.305 ; 5.306 ; Rise       ; clock           ;
; out_view_Registrador0_texto[*]  ; clock      ; 4.991 ; 4.999 ; Rise       ; clock           ;
;  out_view_Registrador0_texto[0] ; clock      ; 5.082 ; 5.103 ; Rise       ; clock           ;
;  out_view_Registrador0_texto[1] ; clock      ; 5.200 ; 5.264 ; Rise       ; clock           ;
;  out_view_Registrador0_texto[2] ; clock      ; 5.497 ; 5.511 ; Rise       ; clock           ;
;  out_view_Registrador0_texto[3] ; clock      ; 5.058 ; 5.080 ; Rise       ; clock           ;
;  out_view_Registrador0_texto[4] ; clock      ; 4.991 ; 4.999 ; Rise       ; clock           ;
;  out_view_Registrador0_texto[5] ; clock      ; 4.996 ; 5.005 ; Rise       ; clock           ;
;  out_view_Registrador0_texto[6] ; clock      ; 5.419 ; 5.401 ; Rise       ; clock           ;
;  out_view_Registrador0_texto[7] ; clock      ; 5.291 ; 5.298 ; Rise       ; clock           ;
; out_view_Registrador1_Add[*]    ; clock      ; 4.880 ; 4.903 ; Rise       ; clock           ;
;  out_view_Registrador1_Add[0]   ; clock      ; 5.159 ; 5.208 ; Rise       ; clock           ;
;  out_view_Registrador1_Add[1]   ; clock      ; 5.485 ; 5.524 ; Rise       ; clock           ;
;  out_view_Registrador1_Add[2]   ; clock      ; 5.153 ; 5.174 ; Rise       ; clock           ;
;  out_view_Registrador1_Add[3]   ; clock      ; 6.489 ; 6.614 ; Rise       ; clock           ;
;  out_view_Registrador1_Add[4]   ; clock      ; 5.284 ; 5.329 ; Rise       ; clock           ;
;  out_view_Registrador1_Add[5]   ; clock      ; 5.276 ; 5.317 ; Rise       ; clock           ;
;  out_view_Registrador1_Add[6]   ; clock      ; 5.669 ; 5.716 ; Rise       ; clock           ;
;  out_view_Registrador1_Add[7]   ; clock      ; 4.880 ; 4.903 ; Rise       ; clock           ;
; out_view_Registrador1_chave[*]  ; clock      ; 5.163 ; 5.184 ; Rise       ; clock           ;
;  out_view_Registrador1_chave[0] ; clock      ; 5.317 ; 5.324 ; Rise       ; clock           ;
;  out_view_Registrador1_chave[1] ; clock      ; 5.321 ; 5.357 ; Rise       ; clock           ;
;  out_view_Registrador1_chave[2] ; clock      ; 5.442 ; 5.514 ; Rise       ; clock           ;
;  out_view_Registrador1_chave[3] ; clock      ; 5.163 ; 5.184 ; Rise       ; clock           ;
;  out_view_Registrador1_chave[4] ; clock      ; 5.512 ; 5.518 ; Rise       ; clock           ;
;  out_view_Registrador1_chave[5] ; clock      ; 5.191 ; 5.239 ; Rise       ; clock           ;
;  out_view_Registrador1_chave[6] ; clock      ; 5.206 ; 5.244 ; Rise       ; clock           ;
;  out_view_Registrador1_chave[7] ; clock      ; 5.309 ; 5.329 ; Rise       ; clock           ;
; out_view_Registrador1_texto[*]  ; clock      ; 5.087 ; 5.143 ; Rise       ; clock           ;
;  out_view_Registrador1_texto[0] ; clock      ; 5.539 ; 5.600 ; Rise       ; clock           ;
;  out_view_Registrador1_texto[1] ; clock      ; 5.434 ; 5.509 ; Rise       ; clock           ;
;  out_view_Registrador1_texto[2] ; clock      ; 5.496 ; 5.540 ; Rise       ; clock           ;
;  out_view_Registrador1_texto[3] ; clock      ; 5.145 ; 5.177 ; Rise       ; clock           ;
;  out_view_Registrador1_texto[4] ; clock      ; 5.192 ; 5.251 ; Rise       ; clock           ;
;  out_view_Registrador1_texto[5] ; clock      ; 5.087 ; 5.143 ; Rise       ; clock           ;
;  out_view_Registrador1_texto[6] ; clock      ; 5.174 ; 5.204 ; Rise       ; clock           ;
;  out_view_Registrador1_texto[7] ; clock      ; 5.343 ; 5.356 ; Rise       ; clock           ;
+---------------------------------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                          ;
+-------------+-----------------+------------+---------------------------------------------------------------+
; Fmax        ; Restricted Fmax ; Clock Name ; Note                                                          ;
+-------------+-----------------+------------+---------------------------------------------------------------+
; 1226.99 MHz ; 250.0 MHz       ; clock      ; limit due to minimum period restriction (max I/O toggle rate) ;
+-------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clock ; 0.185 ; 0.000              ;
+-------+-------+--------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clock ; 0.345 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clock ; -3.000 ; -51.000                         ;
+-------+--------+---------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clock'                                                                                                     ;
+-------+------------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; 0.185 ; register8bits:Reg1TXT|q[1]   ; register8bits:Reg1ADD|q[1] ; clock        ; clock       ; 1.000        ; -0.055     ; 0.755      ;
; 0.185 ; register8bits:Reg0TXT|q[0]   ; register8bits:Reg0ADD|q[0] ; clock        ; clock       ; 1.000        ; -0.055     ; 0.755      ;
; 0.185 ; register8bits:Reg1TXT|q[5]   ; register8bits:Reg1ADD|q[5] ; clock        ; clock       ; 1.000        ; -0.055     ; 0.755      ;
; 0.185 ; register8bits:Reg0TXT|q[4]   ; register8bits:Reg0ADD|q[4] ; clock        ; clock       ; 1.000        ; -0.055     ; 0.755      ;
; 0.186 ; register8bits:Reg0TXT|q[1]   ; register8bits:Reg0ADD|q[1] ; clock        ; clock       ; 1.000        ; -0.055     ; 0.754      ;
; 0.186 ; register8bits:Reg1TXT|q[4]   ; register8bits:Reg1ADD|q[4] ; clock        ; clock       ; 1.000        ; -0.055     ; 0.754      ;
; 0.186 ; register8bits:Reg0TXT|q[5]   ; register8bits:Reg0ADD|q[5] ; clock        ; clock       ; 1.000        ; -0.055     ; 0.754      ;
; 0.187 ; register8bits:Reg1TXT|q[3]   ; register8bits:Reg1ADD|q[3] ; clock        ; clock       ; 1.000        ; -0.055     ; 0.753      ;
; 0.187 ; register8bits:Reg1TXT|q[7]   ; register8bits:Reg1ADD|q[7] ; clock        ; clock       ; 1.000        ; -0.055     ; 0.753      ;
; 0.187 ; register8bits:Reg0TXT|q[2]   ; register8bits:Reg0ADD|q[2] ; clock        ; clock       ; 1.000        ; -0.055     ; 0.753      ;
; 0.187 ; register8bits:Reg1TXT|q[0]   ; register8bits:Reg1ADD|q[0] ; clock        ; clock       ; 1.000        ; -0.055     ; 0.753      ;
; 0.187 ; register8bits:Reg0TXT|q[6]   ; register8bits:Reg0ADD|q[6] ; clock        ; clock       ; 1.000        ; -0.055     ; 0.753      ;
; 0.188 ; register8bits:Reg1TXT|q[6]   ; register8bits:Reg1ADD|q[6] ; clock        ; clock       ; 1.000        ; -0.055     ; 0.752      ;
; 0.188 ; register8bits:Reg0TXT|q[7]   ; register8bits:Reg0ADD|q[7] ; clock        ; clock       ; 1.000        ; -0.055     ; 0.752      ;
; 0.189 ; register8bits:Reg1TXT|q[2]   ; register8bits:Reg1ADD|q[2] ; clock        ; clock       ; 1.000        ; -0.055     ; 0.751      ;
; 0.189 ; register8bits:Reg0TXT|q[3]   ; register8bits:Reg0ADD|q[3] ; clock        ; clock       ; 1.000        ; -0.055     ; 0.751      ;
; 0.301 ; register8bits:Reg1CHAVE|q[2] ; register8bits:Reg1ADD|q[2] ; clock        ; clock       ; 1.000        ; -0.055     ; 0.639      ;
; 0.301 ; register8bits:Reg0CHAVE|q[3] ; register8bits:Reg0ADD|q[3] ; clock        ; clock       ; 1.000        ; -0.055     ; 0.639      ;
; 0.302 ; register8bits:Reg1CHAVE|q[3] ; register8bits:Reg1ADD|q[3] ; clock        ; clock       ; 1.000        ; -0.055     ; 0.638      ;
; 0.302 ; register8bits:Reg1CHAVE|q[6] ; register8bits:Reg1ADD|q[6] ; clock        ; clock       ; 1.000        ; -0.055     ; 0.638      ;
; 0.302 ; register8bits:Reg0CHAVE|q[5] ; register8bits:Reg0ADD|q[5] ; clock        ; clock       ; 1.000        ; -0.055     ; 0.638      ;
; 0.303 ; register8bits:Reg0CHAVE|q[2] ; register8bits:Reg0ADD|q[2] ; clock        ; clock       ; 1.000        ; -0.055     ; 0.637      ;
; 0.303 ; register8bits:Reg1CHAVE|q[0] ; register8bits:Reg1ADD|q[0] ; clock        ; clock       ; 1.000        ; -0.055     ; 0.637      ;
; 0.303 ; register8bits:Reg0CHAVE|q[6] ; register8bits:Reg0ADD|q[6] ; clock        ; clock       ; 1.000        ; -0.055     ; 0.637      ;
; 0.304 ; register8bits:Reg1CHAVE|q[1] ; register8bits:Reg1ADD|q[1] ; clock        ; clock       ; 1.000        ; -0.055     ; 0.636      ;
; 0.304 ; register8bits:Reg1CHAVE|q[7] ; register8bits:Reg1ADD|q[7] ; clock        ; clock       ; 1.000        ; -0.055     ; 0.636      ;
; 0.305 ; register8bits:Reg1CHAVE|q[5] ; register8bits:Reg1ADD|q[5] ; clock        ; clock       ; 1.000        ; -0.055     ; 0.635      ;
; 0.305 ; register8bits:Reg0CHAVE|q[1] ; register8bits:Reg0ADD|q[1] ; clock        ; clock       ; 1.000        ; -0.055     ; 0.635      ;
; 0.305 ; register8bits:Reg1CHAVE|q[4] ; register8bits:Reg1ADD|q[4] ; clock        ; clock       ; 1.000        ; -0.055     ; 0.635      ;
; 0.305 ; register8bits:Reg0CHAVE|q[4] ; register8bits:Reg0ADD|q[4] ; clock        ; clock       ; 1.000        ; -0.055     ; 0.635      ;
; 0.305 ; register8bits:Reg0CHAVE|q[7] ; register8bits:Reg0ADD|q[7] ; clock        ; clock       ; 1.000        ; -0.055     ; 0.635      ;
; 0.306 ; register8bits:Reg0CHAVE|q[0] ; register8bits:Reg0ADD|q[0] ; clock        ; clock       ; 1.000        ; -0.055     ; 0.634      ;
+-------+------------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clock'                                                                                                      ;
+-------+------------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; 0.345 ; register8bits:Reg0CHAVE|q[0] ; register8bits:Reg0ADD|q[0] ; clock        ; clock       ; 0.000        ; 0.055      ; 0.544      ;
; 0.346 ; register8bits:Reg1CHAVE|q[1] ; register8bits:Reg1ADD|q[1] ; clock        ; clock       ; 0.000        ; 0.055      ; 0.545      ;
; 0.346 ; register8bits:Reg0CHAVE|q[1] ; register8bits:Reg0ADD|q[1] ; clock        ; clock       ; 0.000        ; 0.055      ; 0.545      ;
; 0.346 ; register8bits:Reg1CHAVE|q[4] ; register8bits:Reg1ADD|q[4] ; clock        ; clock       ; 0.000        ; 0.055      ; 0.545      ;
; 0.346 ; register8bits:Reg1CHAVE|q[5] ; register8bits:Reg1ADD|q[5] ; clock        ; clock       ; 0.000        ; 0.055      ; 0.545      ;
; 0.346 ; register8bits:Reg0CHAVE|q[4] ; register8bits:Reg0ADD|q[4] ; clock        ; clock       ; 0.000        ; 0.055      ; 0.545      ;
; 0.346 ; register8bits:Reg0CHAVE|q[7] ; register8bits:Reg0ADD|q[7] ; clock        ; clock       ; 0.000        ; 0.055      ; 0.545      ;
; 0.347 ; register8bits:Reg1CHAVE|q[3] ; register8bits:Reg1ADD|q[3] ; clock        ; clock       ; 0.000        ; 0.055      ; 0.546      ;
; 0.347 ; register8bits:Reg1CHAVE|q[7] ; register8bits:Reg1ADD|q[7] ; clock        ; clock       ; 0.000        ; 0.055      ; 0.546      ;
; 0.347 ; register8bits:Reg0CHAVE|q[2] ; register8bits:Reg0ADD|q[2] ; clock        ; clock       ; 0.000        ; 0.055      ; 0.546      ;
; 0.347 ; register8bits:Reg1CHAVE|q[0] ; register8bits:Reg1ADD|q[0] ; clock        ; clock       ; 0.000        ; 0.055      ; 0.546      ;
; 0.347 ; register8bits:Reg0CHAVE|q[6] ; register8bits:Reg0ADD|q[6] ; clock        ; clock       ; 0.000        ; 0.055      ; 0.546      ;
; 0.348 ; register8bits:Reg0CHAVE|q[3] ; register8bits:Reg0ADD|q[3] ; clock        ; clock       ; 0.000        ; 0.055      ; 0.547      ;
; 0.348 ; register8bits:Reg1CHAVE|q[6] ; register8bits:Reg1ADD|q[6] ; clock        ; clock       ; 0.000        ; 0.055      ; 0.547      ;
; 0.348 ; register8bits:Reg0CHAVE|q[5] ; register8bits:Reg0ADD|q[5] ; clock        ; clock       ; 0.000        ; 0.055      ; 0.547      ;
; 0.349 ; register8bits:Reg1CHAVE|q[2] ; register8bits:Reg1ADD|q[2] ; clock        ; clock       ; 0.000        ; 0.055      ; 0.548      ;
; 0.437 ; register8bits:Reg1TXT|q[2]   ; register8bits:Reg1ADD|q[2] ; clock        ; clock       ; 0.000        ; 0.055      ; 0.636      ;
; 0.438 ; register8bits:Reg1TXT|q[3]   ; register8bits:Reg1ADD|q[3] ; clock        ; clock       ; 0.000        ; 0.055      ; 0.637      ;
; 0.438 ; register8bits:Reg0TXT|q[3]   ; register8bits:Reg0ADD|q[3] ; clock        ; clock       ; 0.000        ; 0.055      ; 0.637      ;
; 0.438 ; register8bits:Reg1TXT|q[6]   ; register8bits:Reg1ADD|q[6] ; clock        ; clock       ; 0.000        ; 0.055      ; 0.637      ;
; 0.438 ; register8bits:Reg0TXT|q[7]   ; register8bits:Reg0ADD|q[7] ; clock        ; clock       ; 0.000        ; 0.055      ; 0.637      ;
; 0.439 ; register8bits:Reg1TXT|q[7]   ; register8bits:Reg1ADD|q[7] ; clock        ; clock       ; 0.000        ; 0.055      ; 0.638      ;
; 0.439 ; register8bits:Reg0TXT|q[1]   ; register8bits:Reg0ADD|q[1] ; clock        ; clock       ; 0.000        ; 0.055      ; 0.638      ;
; 0.439 ; register8bits:Reg1TXT|q[4]   ; register8bits:Reg1ADD|q[4] ; clock        ; clock       ; 0.000        ; 0.055      ; 0.638      ;
; 0.439 ; register8bits:Reg0TXT|q[2]   ; register8bits:Reg0ADD|q[2] ; clock        ; clock       ; 0.000        ; 0.055      ; 0.638      ;
; 0.439 ; register8bits:Reg1TXT|q[0]   ; register8bits:Reg1ADD|q[0] ; clock        ; clock       ; 0.000        ; 0.055      ; 0.638      ;
; 0.439 ; register8bits:Reg0TXT|q[6]   ; register8bits:Reg0ADD|q[6] ; clock        ; clock       ; 0.000        ; 0.055      ; 0.638      ;
; 0.439 ; register8bits:Reg0TXT|q[5]   ; register8bits:Reg0ADD|q[5] ; clock        ; clock       ; 0.000        ; 0.055      ; 0.638      ;
; 0.440 ; register8bits:Reg1TXT|q[1]   ; register8bits:Reg1ADD|q[1] ; clock        ; clock       ; 0.000        ; 0.055      ; 0.639      ;
; 0.440 ; register8bits:Reg0TXT|q[0]   ; register8bits:Reg0ADD|q[0] ; clock        ; clock       ; 0.000        ; 0.055      ; 0.639      ;
; 0.440 ; register8bits:Reg1TXT|q[5]   ; register8bits:Reg1ADD|q[5] ; clock        ; clock       ; 0.000        ; 0.055      ; 0.639      ;
; 0.440 ; register8bits:Reg0TXT|q[4]   ; register8bits:Reg0ADD|q[4] ; clock        ; clock       ; 0.000        ; 0.055      ; 0.639      ;
+-------+------------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clock'                                                            ;
+--------+--------------+----------------+-----------------+-------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                       ;
+--------+--------------+----------------+-----------------+-------+------------+------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clock ; Rise       ; clock                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; register8bits:Reg0ADD|q[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; register8bits:Reg0ADD|q[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; register8bits:Reg0ADD|q[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; register8bits:Reg0ADD|q[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; register8bits:Reg0ADD|q[4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; register8bits:Reg0ADD|q[5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; register8bits:Reg0ADD|q[6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; register8bits:Reg0ADD|q[7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; register8bits:Reg0CHAVE|q[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; register8bits:Reg0CHAVE|q[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; register8bits:Reg0CHAVE|q[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; register8bits:Reg0CHAVE|q[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; register8bits:Reg0CHAVE|q[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; register8bits:Reg0CHAVE|q[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; register8bits:Reg0CHAVE|q[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; register8bits:Reg0CHAVE|q[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; register8bits:Reg0TXT|q[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; register8bits:Reg0TXT|q[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; register8bits:Reg0TXT|q[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; register8bits:Reg0TXT|q[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; register8bits:Reg0TXT|q[4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; register8bits:Reg0TXT|q[5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; register8bits:Reg0TXT|q[6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; register8bits:Reg0TXT|q[7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; register8bits:Reg1ADD|q[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; register8bits:Reg1ADD|q[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; register8bits:Reg1ADD|q[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; register8bits:Reg1ADD|q[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; register8bits:Reg1ADD|q[4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; register8bits:Reg1ADD|q[5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; register8bits:Reg1ADD|q[6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; register8bits:Reg1ADD|q[7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; register8bits:Reg1CHAVE|q[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; register8bits:Reg1CHAVE|q[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; register8bits:Reg1CHAVE|q[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; register8bits:Reg1CHAVE|q[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; register8bits:Reg1CHAVE|q[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; register8bits:Reg1CHAVE|q[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; register8bits:Reg1CHAVE|q[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; register8bits:Reg1CHAVE|q[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; register8bits:Reg1TXT|q[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; register8bits:Reg1TXT|q[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; register8bits:Reg1TXT|q[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; register8bits:Reg1TXT|q[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; register8bits:Reg1TXT|q[4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; register8bits:Reg1TXT|q[5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; register8bits:Reg1TXT|q[6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; register8bits:Reg1TXT|q[7]   ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; register8bits:Reg0ADD|q[0]   ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; register8bits:Reg0ADD|q[1]   ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; register8bits:Reg0ADD|q[2]   ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; register8bits:Reg0ADD|q[3]   ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; register8bits:Reg0CHAVE|q[0] ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; register8bits:Reg0CHAVE|q[1] ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; register8bits:Reg0CHAVE|q[2] ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; register8bits:Reg0CHAVE|q[3] ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; register8bits:Reg0TXT|q[0]   ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; register8bits:Reg0TXT|q[1]   ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; register8bits:Reg0TXT|q[2]   ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; register8bits:Reg0TXT|q[3]   ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; register8bits:Reg1ADD|q[0]   ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; register8bits:Reg1ADD|q[1]   ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; register8bits:Reg1ADD|q[2]   ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; register8bits:Reg1ADD|q[3]   ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; register8bits:Reg1ADD|q[4]   ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; register8bits:Reg1ADD|q[5]   ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; register8bits:Reg1ADD|q[6]   ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; register8bits:Reg1ADD|q[7]   ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; register8bits:Reg1CHAVE|q[0] ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; register8bits:Reg1CHAVE|q[1] ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; register8bits:Reg1CHAVE|q[2] ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; register8bits:Reg1CHAVE|q[3] ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; register8bits:Reg1CHAVE|q[4] ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; register8bits:Reg1CHAVE|q[5] ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; register8bits:Reg1CHAVE|q[6] ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; register8bits:Reg1CHAVE|q[7] ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; register8bits:Reg1TXT|q[0]   ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; register8bits:Reg1TXT|q[1]   ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; register8bits:Reg1TXT|q[2]   ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; register8bits:Reg1TXT|q[3]   ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; register8bits:Reg1TXT|q[4]   ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; register8bits:Reg1TXT|q[5]   ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; register8bits:Reg1TXT|q[6]   ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; register8bits:Reg1TXT|q[7]   ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; register8bits:Reg0ADD|q[4]   ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; register8bits:Reg0ADD|q[5]   ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; register8bits:Reg0ADD|q[6]   ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; register8bits:Reg0ADD|q[7]   ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; register8bits:Reg0CHAVE|q[4] ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; register8bits:Reg0CHAVE|q[5] ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; register8bits:Reg0CHAVE|q[6] ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; register8bits:Reg0CHAVE|q[7] ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; register8bits:Reg0TXT|q[4]   ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; register8bits:Reg0TXT|q[5]   ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; register8bits:Reg0TXT|q[6]   ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; register8bits:Reg0TXT|q[7]   ;
; 0.338  ; 0.338        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; clock~input|o                ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; Reg0ADD|q[0]|clk             ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; Reg0ADD|q[1]|clk             ;
+--------+--------------+----------------+-----------------+-------+------------+------------------------------+


+-------------------------------------------------------------------------------------+
; Setup Times                                                                         ;
+------------------------+------------+--------+-------+------------+-----------------+
; Data Port              ; Clock Port ; Rise   ; Fall  ; Clock Edge ; Clock Reference ;
+------------------------+------------+--------+-------+------------+-----------------+
; Enable_add             ; clock      ; 2.715  ; 3.099 ; Rise       ; clock           ;
; Enable_registradoresA  ; clock      ; 2.238  ; 2.630 ; Rise       ; clock           ;
; Enable_registradoresB  ; clock      ; 2.333  ; 2.732 ; Rise       ; clock           ;
; registrador0_chave[*]  ; clock      ; 1.856  ; 2.230 ; Rise       ; clock           ;
;  registrador0_chave[0] ; clock      ; 1.695  ; 2.112 ; Rise       ; clock           ;
;  registrador0_chave[1] ; clock      ; 1.277  ; 1.622 ; Rise       ; clock           ;
;  registrador0_chave[2] ; clock      ; 1.527  ; 1.841 ; Rise       ; clock           ;
;  registrador0_chave[3] ; clock      ; 1.856  ; 2.230 ; Rise       ; clock           ;
;  registrador0_chave[4] ; clock      ; 1.241  ; 1.577 ; Rise       ; clock           ;
;  registrador0_chave[5] ; clock      ; 1.068  ; 1.410 ; Rise       ; clock           ;
;  registrador0_chave[6] ; clock      ; 1.079  ; 1.425 ; Rise       ; clock           ;
;  registrador0_chave[7] ; clock      ; 1.439  ; 1.803 ; Rise       ; clock           ;
; registrador0_texto[*]  ; clock      ; 1.398  ; 1.736 ; Rise       ; clock           ;
;  registrador0_texto[0] ; clock      ; 1.305  ; 1.636 ; Rise       ; clock           ;
;  registrador0_texto[1] ; clock      ; 1.398  ; 1.736 ; Rise       ; clock           ;
;  registrador0_texto[2] ; clock      ; 0.151  ; 0.288 ; Rise       ; clock           ;
;  registrador0_texto[3] ; clock      ; 0.280  ; 0.404 ; Rise       ; clock           ;
;  registrador0_texto[4] ; clock      ; 1.329  ; 1.667 ; Rise       ; clock           ;
;  registrador0_texto[5] ; clock      ; -0.115 ; 0.039 ; Rise       ; clock           ;
;  registrador0_texto[6] ; clock      ; 0.033  ; 0.189 ; Rise       ; clock           ;
;  registrador0_texto[7] ; clock      ; 1.275  ; 1.610 ; Rise       ; clock           ;
; registrador1_chave[*]  ; clock      ; 1.497  ; 1.851 ; Rise       ; clock           ;
;  registrador1_chave[0] ; clock      ; 1.215  ; 1.571 ; Rise       ; clock           ;
;  registrador1_chave[1] ; clock      ; 1.086  ; 1.421 ; Rise       ; clock           ;
;  registrador1_chave[2] ; clock      ; 1.119  ; 1.468 ; Rise       ; clock           ;
;  registrador1_chave[3] ; clock      ; 1.401  ; 1.767 ; Rise       ; clock           ;
;  registrador1_chave[4] ; clock      ; 1.497  ; 1.851 ; Rise       ; clock           ;
;  registrador1_chave[5] ; clock      ; 1.112  ; 1.469 ; Rise       ; clock           ;
;  registrador1_chave[6] ; clock      ; 1.397  ; 1.762 ; Rise       ; clock           ;
;  registrador1_chave[7] ; clock      ; 1.436  ; 1.803 ; Rise       ; clock           ;
; registrador1_texto[*]  ; clock      ; 1.414  ; 1.760 ; Rise       ; clock           ;
;  registrador1_texto[0] ; clock      ; 1.043  ; 1.370 ; Rise       ; clock           ;
;  registrador1_texto[1] ; clock      ; 1.225  ; 1.590 ; Rise       ; clock           ;
;  registrador1_texto[2] ; clock      ; 1.341  ; 1.687 ; Rise       ; clock           ;
;  registrador1_texto[3] ; clock      ; 1.136  ; 1.486 ; Rise       ; clock           ;
;  registrador1_texto[4] ; clock      ; 1.414  ; 1.760 ; Rise       ; clock           ;
;  registrador1_texto[5] ; clock      ; 1.377  ; 1.740 ; Rise       ; clock           ;
;  registrador1_texto[6] ; clock      ; 1.091  ; 1.424 ; Rise       ; clock           ;
;  registrador1_texto[7] ; clock      ; 1.351  ; 1.691 ; Rise       ; clock           ;
+------------------------+------------+--------+-------+------------+-----------------+


+--------------------------------------------------------------------------------------+
; Hold Times                                                                           ;
+------------------------+------------+--------+--------+------------+-----------------+
; Data Port              ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------------+------------+--------+--------+------------+-----------------+
; Enable_add             ; clock      ; -2.102 ; -2.443 ; Rise       ; clock           ;
; Enable_registradoresA  ; clock      ; -1.912 ; -2.264 ; Rise       ; clock           ;
; Enable_registradoresB  ; clock      ; -1.690 ; -2.047 ; Rise       ; clock           ;
; registrador0_chave[*]  ; clock      ; -0.746 ; -1.075 ; Rise       ; clock           ;
;  registrador0_chave[0] ; clock      ; -1.349 ; -1.750 ; Rise       ; clock           ;
;  registrador0_chave[1] ; clock      ; -0.946 ; -1.278 ; Rise       ; clock           ;
;  registrador0_chave[2] ; clock      ; -1.187 ; -1.489 ; Rise       ; clock           ;
;  registrador0_chave[3] ; clock      ; -1.504 ; -1.863 ; Rise       ; clock           ;
;  registrador0_chave[4] ; clock      ; -0.912 ; -1.235 ; Rise       ; clock           ;
;  registrador0_chave[5] ; clock      ; -0.746 ; -1.075 ; Rise       ; clock           ;
;  registrador0_chave[6] ; clock      ; -0.757 ; -1.090 ; Rise       ; clock           ;
;  registrador0_chave[7] ; clock      ; -1.113 ; -1.468 ; Rise       ; clock           ;
; registrador0_texto[*]  ; clock      ; 0.384  ; 0.236  ; Rise       ; clock           ;
;  registrador0_texto[0] ; clock      ; -0.974 ; -1.292 ; Rise       ; clock           ;
;  registrador0_texto[1] ; clock      ; -1.074 ; -1.405 ; Rise       ; clock           ;
;  registrador0_texto[2] ; clock      ; 0.128  ; -0.004 ; Rise       ; clock           ;
;  registrador0_texto[3] ; clock      ; 0.005  ; -0.116 ; Rise       ; clock           ;
;  registrador0_texto[4] ; clock      ; -0.997 ; -1.322 ; Rise       ; clock           ;
;  registrador0_texto[5] ; clock      ; 0.384  ; 0.236  ; Rise       ; clock           ;
;  registrador0_texto[6] ; clock      ; 0.231  ; 0.075  ; Rise       ; clock           ;
;  registrador0_texto[7] ; clock      ; -0.946 ; -1.268 ; Rise       ; clock           ;
; registrador1_chave[*]  ; clock      ; -0.766 ; -1.087 ; Rise       ; clock           ;
;  registrador1_chave[0] ; clock      ; -0.901 ; -1.247 ; Rise       ; clock           ;
;  registrador1_chave[1] ; clock      ; -0.766 ; -1.087 ; Rise       ; clock           ;
;  registrador1_chave[2] ; clock      ; -0.798 ; -1.133 ; Rise       ; clock           ;
;  registrador1_chave[3] ; clock      ; -1.069 ; -1.419 ; Rise       ; clock           ;
;  registrador1_chave[4] ; clock      ; -1.172 ; -1.516 ; Rise       ; clock           ;
;  registrador1_chave[5] ; clock      ; -0.791 ; -1.133 ; Rise       ; clock           ;
;  registrador1_chave[6] ; clock      ; -1.066 ; -1.415 ; Rise       ; clock           ;
;  registrador1_chave[7] ; clock      ; -1.103 ; -1.454 ; Rise       ; clock           ;
; registrador1_texto[*]  ; clock      ; -0.724 ; -1.037 ; Rise       ; clock           ;
;  registrador1_texto[0] ; clock      ; -0.724 ; -1.037 ; Rise       ; clock           ;
;  registrador1_texto[1] ; clock      ; -0.911 ; -1.266 ; Rise       ; clock           ;
;  registrador1_texto[2] ; clock      ; -1.011 ; -1.342 ; Rise       ; clock           ;
;  registrador1_texto[3] ; clock      ; -0.815 ; -1.150 ; Rise       ; clock           ;
;  registrador1_texto[4] ; clock      ; -1.081 ; -1.412 ; Rise       ; clock           ;
;  registrador1_texto[5] ; clock      ; -1.045 ; -1.393 ; Rise       ; clock           ;
;  registrador1_texto[6] ; clock      ; -0.771 ; -1.089 ; Rise       ; clock           ;
;  registrador1_texto[7] ; clock      ; -1.021 ; -1.346 ; Rise       ; clock           ;
+------------------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                       ;
+---------------------------------+------------+-------+-------+------------+-----------------+
; Data Port                       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------------------+------------+-------+-------+------------+-----------------+
; out_view_Add[*]                 ; clock      ; 7.343 ; 7.500 ; Rise       ; clock           ;
;  out_view_Add[0]                ; clock      ; 7.343 ; 7.500 ; Rise       ; clock           ;
;  out_view_Add[1]                ; clock      ; 5.511 ; 5.473 ; Rise       ; clock           ;
;  out_view_Add[2]                ; clock      ; 5.527 ; 5.486 ; Rise       ; clock           ;
;  out_view_Add[3]                ; clock      ; 6.794 ; 6.748 ; Rise       ; clock           ;
;  out_view_Add[4]                ; clock      ; 5.459 ; 5.409 ; Rise       ; clock           ;
;  out_view_Add[5]                ; clock      ; 5.286 ; 5.257 ; Rise       ; clock           ;
;  out_view_Add[6]                ; clock      ; 5.528 ; 5.477 ; Rise       ; clock           ;
;  out_view_Add[7]                ; clock      ; 5.284 ; 5.258 ; Rise       ; clock           ;
; out_view_Add1[*]                ; clock      ; 5.743 ; 5.751 ; Rise       ; clock           ;
;  out_view_Add1[0]               ; clock      ; 5.343 ; 5.311 ; Rise       ; clock           ;
;  out_view_Add1[1]               ; clock      ; 5.415 ; 5.409 ; Rise       ; clock           ;
;  out_view_Add1[2]               ; clock      ; 5.633 ; 5.614 ; Rise       ; clock           ;
;  out_view_Add1[3]               ; clock      ; 5.423 ; 5.418 ; Rise       ; clock           ;
;  out_view_Add1[4]               ; clock      ; 5.743 ; 5.751 ; Rise       ; clock           ;
;  out_view_Add1[5]               ; clock      ; 5.366 ; 5.370 ; Rise       ; clock           ;
;  out_view_Add1[6]               ; clock      ; 5.186 ; 5.187 ; Rise       ; clock           ;
;  out_view_Add1[7]               ; clock      ; 5.552 ; 5.525 ; Rise       ; clock           ;
; out_view_Registrador0_Add[*]    ; clock      ; 5.519 ; 5.469 ; Rise       ; clock           ;
;  out_view_Registrador0_Add[0]   ; clock      ; 5.093 ; 5.074 ; Rise       ; clock           ;
;  out_view_Registrador0_Add[1]   ; clock      ; 5.119 ; 5.132 ; Rise       ; clock           ;
;  out_view_Registrador0_Add[2]   ; clock      ; 5.129 ; 5.125 ; Rise       ; clock           ;
;  out_view_Registrador0_Add[3]   ; clock      ; 5.519 ; 5.469 ; Rise       ; clock           ;
;  out_view_Registrador0_Add[4]   ; clock      ; 5.407 ; 5.412 ; Rise       ; clock           ;
;  out_view_Registrador0_Add[5]   ; clock      ; 5.247 ; 5.205 ; Rise       ; clock           ;
;  out_view_Registrador0_Add[6]   ; clock      ; 5.274 ; 5.225 ; Rise       ; clock           ;
;  out_view_Registrador0_Add[7]   ; clock      ; 5.119 ; 5.090 ; Rise       ; clock           ;
; out_view_Registrador0_chave[*]  ; clock      ; 6.440 ; 6.517 ; Rise       ; clock           ;
;  out_view_Registrador0_chave[0] ; clock      ; 5.067 ; 5.057 ; Rise       ; clock           ;
;  out_view_Registrador0_chave[1] ; clock      ; 6.440 ; 6.517 ; Rise       ; clock           ;
;  out_view_Registrador0_chave[2] ; clock      ; 4.903 ; 4.911 ; Rise       ; clock           ;
;  out_view_Registrador0_chave[3] ; clock      ; 5.044 ; 5.086 ; Rise       ; clock           ;
;  out_view_Registrador0_chave[4] ; clock      ; 5.105 ; 5.074 ; Rise       ; clock           ;
;  out_view_Registrador0_chave[5] ; clock      ; 5.274 ; 5.218 ; Rise       ; clock           ;
;  out_view_Registrador0_chave[6] ; clock      ; 5.393 ; 5.365 ; Rise       ; clock           ;
;  out_view_Registrador0_chave[7] ; clock      ; 5.140 ; 5.116 ; Rise       ; clock           ;
; out_view_Registrador0_texto[*]  ; clock      ; 5.336 ; 5.318 ; Rise       ; clock           ;
;  out_view_Registrador0_texto[0] ; clock      ; 4.926 ; 4.937 ; Rise       ; clock           ;
;  out_view_Registrador0_texto[1] ; clock      ; 5.041 ; 5.083 ; Rise       ; clock           ;
;  out_view_Registrador0_texto[2] ; clock      ; 5.336 ; 5.318 ; Rise       ; clock           ;
;  out_view_Registrador0_texto[3] ; clock      ; 4.900 ; 4.913 ; Rise       ; clock           ;
;  out_view_Registrador0_texto[4] ; clock      ; 4.841 ; 4.827 ; Rise       ; clock           ;
;  out_view_Registrador0_texto[5] ; clock      ; 4.847 ; 4.836 ; Rise       ; clock           ;
;  out_view_Registrador0_texto[6] ; clock      ; 5.257 ; 5.210 ; Rise       ; clock           ;
;  out_view_Registrador0_texto[7] ; clock      ; 5.136 ; 5.107 ; Rise       ; clock           ;
; out_view_Registrador1_Add[*]    ; clock      ; 6.328 ; 6.417 ; Rise       ; clock           ;
;  out_view_Registrador1_Add[0]   ; clock      ; 4.999 ; 5.018 ; Rise       ; clock           ;
;  out_view_Registrador1_Add[1]   ; clock      ; 5.321 ; 5.310 ; Rise       ; clock           ;
;  out_view_Registrador1_Add[2]   ; clock      ; 4.998 ; 5.008 ; Rise       ; clock           ;
;  out_view_Registrador1_Add[3]   ; clock      ; 6.328 ; 6.417 ; Rise       ; clock           ;
;  out_view_Registrador1_Add[4]   ; clock      ; 5.133 ; 5.135 ; Rise       ; clock           ;
;  out_view_Registrador1_Add[5]   ; clock      ; 5.124 ; 5.120 ; Rise       ; clock           ;
;  out_view_Registrador1_Add[6]   ; clock      ; 5.504 ; 5.499 ; Rise       ; clock           ;
;  out_view_Registrador1_Add[7]   ; clock      ; 4.736 ; 4.746 ; Rise       ; clock           ;
; out_view_Registrador1_chave[*]  ; clock      ; 5.350 ; 5.312 ; Rise       ; clock           ;
;  out_view_Registrador1_chave[0] ; clock      ; 5.163 ; 5.131 ; Rise       ; clock           ;
;  out_view_Registrador1_chave[1] ; clock      ; 5.158 ; 5.154 ; Rise       ; clock           ;
;  out_view_Registrador1_chave[2] ; clock      ; 5.274 ; 5.308 ; Rise       ; clock           ;
;  out_view_Registrador1_chave[3] ; clock      ; 5.007 ; 5.017 ; Rise       ; clock           ;
;  out_view_Registrador1_chave[4] ; clock      ; 5.350 ; 5.312 ; Rise       ; clock           ;
;  out_view_Registrador1_chave[5] ; clock      ; 5.030 ; 5.049 ; Rise       ; clock           ;
;  out_view_Registrador1_chave[6] ; clock      ; 5.044 ; 5.070 ; Rise       ; clock           ;
;  out_view_Registrador1_chave[7] ; clock      ; 5.145 ; 5.146 ; Rise       ; clock           ;
; out_view_Registrador1_texto[*]  ; clock      ; 5.369 ; 5.391 ; Rise       ; clock           ;
;  out_view_Registrador1_texto[0] ; clock      ; 5.369 ; 5.391 ; Rise       ; clock           ;
;  out_view_Registrador1_texto[1] ; clock      ; 5.266 ; 5.302 ; Rise       ; clock           ;
;  out_view_Registrador1_texto[2] ; clock      ; 5.324 ; 5.330 ; Rise       ; clock           ;
;  out_view_Registrador1_texto[3] ; clock      ; 4.987 ; 4.999 ; Rise       ; clock           ;
;  out_view_Registrador1_texto[4] ; clock      ; 5.030 ; 5.061 ; Rise       ; clock           ;
;  out_view_Registrador1_texto[5] ; clock      ; 4.926 ; 4.954 ; Rise       ; clock           ;
;  out_view_Registrador1_texto[6] ; clock      ; 5.013 ; 5.032 ; Rise       ; clock           ;
;  out_view_Registrador1_texto[7] ; clock      ; 5.179 ; 5.175 ; Rise       ; clock           ;
+---------------------------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                               ;
+---------------------------------+------------+-------+-------+------------+-----------------+
; Data Port                       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------------------+------------+-------+-------+------------+-----------------+
; out_view_Add[*]                 ; clock      ; 5.034 ; 4.979 ; Rise       ; clock           ;
;  out_view_Add[0]                ; clock      ; 7.006 ; 7.128 ; Rise       ; clock           ;
;  out_view_Add[1]                ; clock      ; 5.249 ; 5.184 ; Rise       ; clock           ;
;  out_view_Add[2]                ; clock      ; 5.267 ; 5.200 ; Rise       ; clock           ;
;  out_view_Add[3]                ; clock      ; 6.485 ; 6.413 ; Rise       ; clock           ;
;  out_view_Add[4]                ; clock      ; 5.197 ; 5.121 ; Rise       ; clock           ;
;  out_view_Add[5]                ; clock      ; 5.036 ; 4.979 ; Rise       ; clock           ;
;  out_view_Add[6]                ; clock      ; 5.268 ; 5.190 ; Rise       ; clock           ;
;  out_view_Add[7]                ; clock      ; 5.034 ; 4.981 ; Rise       ; clock           ;
; out_view_Add1[*]                ; clock      ; 4.944 ; 4.916 ; Rise       ; clock           ;
;  out_view_Add1[0]               ; clock      ; 5.092 ; 5.033 ; Rise       ; clock           ;
;  out_view_Add1[1]               ; clock      ; 5.158 ; 5.124 ; Rise       ; clock           ;
;  out_view_Add1[2]               ; clock      ; 5.374 ; 5.329 ; Rise       ; clock           ;
;  out_view_Add1[3]               ; clock      ; 5.168 ; 5.136 ; Rise       ; clock           ;
;  out_view_Add1[4]               ; clock      ; 5.474 ; 5.454 ; Rise       ; clock           ;
;  out_view_Add1[5]               ; clock      ; 5.108 ; 5.085 ; Rise       ; clock           ;
;  out_view_Add1[6]               ; clock      ; 4.944 ; 4.916 ; Rise       ; clock           ;
;  out_view_Add1[7]               ; clock      ; 5.292 ; 5.239 ; Rise       ; clock           ;
; out_view_Registrador0_Add[*]    ; clock      ; 4.989 ; 4.970 ; Rise       ; clock           ;
;  out_view_Registrador0_Add[0]   ; clock      ; 4.989 ; 4.970 ; Rise       ; clock           ;
;  out_view_Registrador0_Add[1]   ; clock      ; 5.013 ; 5.025 ; Rise       ; clock           ;
;  out_view_Registrador0_Add[2]   ; clock      ; 5.023 ; 5.018 ; Rise       ; clock           ;
;  out_view_Registrador0_Add[3]   ; clock      ; 5.398 ; 5.350 ; Rise       ; clock           ;
;  out_view_Registrador0_Add[4]   ; clock      ; 5.290 ; 5.294 ; Rise       ; clock           ;
;  out_view_Registrador0_Add[5]   ; clock      ; 5.137 ; 5.095 ; Rise       ; clock           ;
;  out_view_Registrador0_Add[6]   ; clock      ; 5.162 ; 5.114 ; Rise       ; clock           ;
;  out_view_Registrador0_Add[7]   ; clock      ; 5.013 ; 4.985 ; Rise       ; clock           ;
; out_view_Registrador0_chave[*]  ; clock      ; 4.806 ; 4.813 ; Rise       ; clock           ;
;  out_view_Registrador0_chave[0] ; clock      ; 4.963 ; 4.953 ; Rise       ; clock           ;
;  out_view_Registrador0_chave[1] ; clock      ; 6.333 ; 6.409 ; Rise       ; clock           ;
;  out_view_Registrador0_chave[2] ; clock      ; 4.806 ; 4.813 ; Rise       ; clock           ;
;  out_view_Registrador0_chave[3] ; clock      ; 4.942 ; 4.982 ; Rise       ; clock           ;
;  out_view_Registrador0_chave[4] ; clock      ; 5.000 ; 4.970 ; Rise       ; clock           ;
;  out_view_Registrador0_chave[5] ; clock      ; 5.162 ; 5.107 ; Rise       ; clock           ;
;  out_view_Registrador0_chave[6] ; clock      ; 5.277 ; 5.249 ; Rise       ; clock           ;
;  out_view_Registrador0_chave[7] ; clock      ; 5.034 ; 5.011 ; Rise       ; clock           ;
; out_view_Registrador0_texto[*]  ; clock      ; 4.747 ; 4.733 ; Rise       ; clock           ;
;  out_view_Registrador0_texto[0] ; clock      ; 4.828 ; 4.838 ; Rise       ; clock           ;
;  out_view_Registrador0_texto[1] ; clock      ; 4.938 ; 4.978 ; Rise       ; clock           ;
;  out_view_Registrador0_texto[2] ; clock      ; 5.222 ; 5.203 ; Rise       ; clock           ;
;  out_view_Registrador0_texto[3] ; clock      ; 4.803 ; 4.816 ; Rise       ; clock           ;
;  out_view_Registrador0_texto[4] ; clock      ; 4.747 ; 4.733 ; Rise       ; clock           ;
;  out_view_Registrador0_texto[5] ; clock      ; 4.753 ; 4.742 ; Rise       ; clock           ;
;  out_view_Registrador0_texto[6] ; clock      ; 5.146 ; 5.100 ; Rise       ; clock           ;
;  out_view_Registrador0_texto[7] ; clock      ; 5.030 ; 5.001 ; Rise       ; clock           ;
; out_view_Registrador1_Add[*]    ; clock      ; 4.648 ; 4.657 ; Rise       ; clock           ;
;  out_view_Registrador1_Add[0]   ; clock      ; 4.901 ; 4.919 ; Rise       ; clock           ;
;  out_view_Registrador1_Add[1]   ; clock      ; 5.210 ; 5.199 ; Rise       ; clock           ;
;  out_view_Registrador1_Add[2]   ; clock      ; 4.899 ; 4.909 ; Rise       ; clock           ;
;  out_view_Registrador1_Add[3]   ; clock      ; 6.224 ; 6.312 ; Rise       ; clock           ;
;  out_view_Registrador1_Add[4]   ; clock      ; 5.029 ; 5.030 ; Rise       ; clock           ;
;  out_view_Registrador1_Add[5]   ; clock      ; 5.020 ; 5.016 ; Rise       ; clock           ;
;  out_view_Registrador1_Add[6]   ; clock      ; 5.385 ; 5.380 ; Rise       ; clock           ;
;  out_view_Registrador1_Add[7]   ; clock      ; 4.648 ; 4.657 ; Rise       ; clock           ;
; out_view_Registrador1_chave[*]  ; clock      ; 4.908 ; 4.917 ; Rise       ; clock           ;
;  out_view_Registrador1_chave[0] ; clock      ; 5.057 ; 5.027 ; Rise       ; clock           ;
;  out_view_Registrador1_chave[1] ; clock      ; 5.053 ; 5.049 ; Rise       ; clock           ;
;  out_view_Registrador1_chave[2] ; clock      ; 5.164 ; 5.197 ; Rise       ; clock           ;
;  out_view_Registrador1_chave[3] ; clock      ; 4.908 ; 4.917 ; Rise       ; clock           ;
;  out_view_Registrador1_chave[4] ; clock      ; 5.238 ; 5.200 ; Rise       ; clock           ;
;  out_view_Registrador1_chave[5] ; clock      ; 4.930 ; 4.948 ; Rise       ; clock           ;
;  out_view_Registrador1_chave[6] ; clock      ; 4.944 ; 4.969 ; Rise       ; clock           ;
;  out_view_Registrador1_chave[7] ; clock      ; 5.040 ; 5.041 ; Rise       ; clock           ;
; out_view_Registrador1_texto[*]  ; clock      ; 4.827 ; 4.853 ; Rise       ; clock           ;
;  out_view_Registrador1_texto[0] ; clock      ; 5.256 ; 5.277 ; Rise       ; clock           ;
;  out_view_Registrador1_texto[1] ; clock      ; 5.156 ; 5.191 ; Rise       ; clock           ;
;  out_view_Registrador1_texto[2] ; clock      ; 5.209 ; 5.214 ; Rise       ; clock           ;
;  out_view_Registrador1_texto[3] ; clock      ; 4.888 ; 4.900 ; Rise       ; clock           ;
;  out_view_Registrador1_texto[4] ; clock      ; 4.929 ; 4.959 ; Rise       ; clock           ;
;  out_view_Registrador1_texto[5] ; clock      ; 4.827 ; 4.853 ; Rise       ; clock           ;
;  out_view_Registrador1_texto[6] ; clock      ; 4.914 ; 4.931 ; Rise       ; clock           ;
;  out_view_Registrador1_texto[7] ; clock      ; 5.073 ; 5.069 ; Rise       ; clock           ;
+---------------------------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clock ; 0.489 ; 0.000              ;
+-------+-------+--------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clock ; 0.203 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clock ; -3.000 ; -53.616                         ;
+-------+--------+---------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clock'                                                                                                     ;
+-------+------------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; 0.489 ; register8bits:Reg0TXT|q[4]   ; register8bits:Reg0ADD|q[4] ; clock        ; clock       ; 1.000        ; -0.038     ; 0.460      ;
; 0.490 ; register8bits:Reg1TXT|q[5]   ; register8bits:Reg1ADD|q[5] ; clock        ; clock       ; 1.000        ; -0.037     ; 0.460      ;
; 0.490 ; register8bits:Reg0TXT|q[5]   ; register8bits:Reg0ADD|q[5] ; clock        ; clock       ; 1.000        ; -0.038     ; 0.459      ;
; 0.491 ; register8bits:Reg0TXT|q[0]   ; register8bits:Reg0ADD|q[0] ; clock        ; clock       ; 1.000        ; -0.037     ; 0.459      ;
; 0.492 ; register8bits:Reg1TXT|q[1]   ; register8bits:Reg1ADD|q[1] ; clock        ; clock       ; 1.000        ; -0.037     ; 0.458      ;
; 0.492 ; register8bits:Reg1TXT|q[7]   ; register8bits:Reg1ADD|q[7] ; clock        ; clock       ; 1.000        ; -0.037     ; 0.458      ;
; 0.492 ; register8bits:Reg0TXT|q[1]   ; register8bits:Reg0ADD|q[1] ; clock        ; clock       ; 1.000        ; -0.037     ; 0.458      ;
; 0.492 ; register8bits:Reg1TXT|q[4]   ; register8bits:Reg1ADD|q[4] ; clock        ; clock       ; 1.000        ; -0.037     ; 0.458      ;
; 0.492 ; register8bits:Reg0TXT|q[6]   ; register8bits:Reg0ADD|q[6] ; clock        ; clock       ; 1.000        ; -0.038     ; 0.457      ;
; 0.493 ; register8bits:Reg1TXT|q[3]   ; register8bits:Reg1ADD|q[3] ; clock        ; clock       ; 1.000        ; -0.037     ; 0.457      ;
; 0.493 ; register8bits:Reg0TXT|q[2]   ; register8bits:Reg0ADD|q[2] ; clock        ; clock       ; 1.000        ; -0.037     ; 0.457      ;
; 0.493 ; register8bits:Reg1TXT|q[0]   ; register8bits:Reg1ADD|q[0] ; clock        ; clock       ; 1.000        ; -0.037     ; 0.457      ;
; 0.493 ; register8bits:Reg0TXT|q[7]   ; register8bits:Reg0ADD|q[7] ; clock        ; clock       ; 1.000        ; -0.038     ; 0.456      ;
; 0.494 ; register8bits:Reg0TXT|q[3]   ; register8bits:Reg0ADD|q[3] ; clock        ; clock       ; 1.000        ; -0.037     ; 0.456      ;
; 0.494 ; register8bits:Reg1TXT|q[6]   ; register8bits:Reg1ADD|q[6] ; clock        ; clock       ; 1.000        ; -0.037     ; 0.456      ;
; 0.495 ; register8bits:Reg1TXT|q[2]   ; register8bits:Reg1ADD|q[2] ; clock        ; clock       ; 1.000        ; -0.037     ; 0.455      ;
; 0.563 ; register8bits:Reg1CHAVE|q[2] ; register8bits:Reg1ADD|q[2] ; clock        ; clock       ; 1.000        ; -0.037     ; 0.387      ;
; 0.563 ; register8bits:Reg0CHAVE|q[3] ; register8bits:Reg0ADD|q[3] ; clock        ; clock       ; 1.000        ; -0.037     ; 0.387      ;
; 0.563 ; register8bits:Reg0CHAVE|q[5] ; register8bits:Reg0ADD|q[5] ; clock        ; clock       ; 1.000        ; -0.038     ; 0.386      ;
; 0.564 ; register8bits:Reg1CHAVE|q[6] ; register8bits:Reg1ADD|q[6] ; clock        ; clock       ; 1.000        ; -0.037     ; 0.386      ;
; 0.566 ; register8bits:Reg1CHAVE|q[7] ; register8bits:Reg1ADD|q[7] ; clock        ; clock       ; 1.000        ; -0.037     ; 0.384      ;
; 0.566 ; register8bits:Reg1CHAVE|q[3] ; register8bits:Reg1ADD|q[3] ; clock        ; clock       ; 1.000        ; -0.037     ; 0.384      ;
; 0.566 ; register8bits:Reg0CHAVE|q[4] ; register8bits:Reg0ADD|q[4] ; clock        ; clock       ; 1.000        ; -0.038     ; 0.383      ;
; 0.566 ; register8bits:Reg0CHAVE|q[6] ; register8bits:Reg0ADD|q[6] ; clock        ; clock       ; 1.000        ; -0.038     ; 0.383      ;
; 0.566 ; register8bits:Reg0CHAVE|q[7] ; register8bits:Reg0ADD|q[7] ; clock        ; clock       ; 1.000        ; -0.038     ; 0.383      ;
; 0.567 ; register8bits:Reg1CHAVE|q[1] ; register8bits:Reg1ADD|q[1] ; clock        ; clock       ; 1.000        ; -0.037     ; 0.383      ;
; 0.567 ; register8bits:Reg1CHAVE|q[5] ; register8bits:Reg1ADD|q[5] ; clock        ; clock       ; 1.000        ; -0.037     ; 0.383      ;
; 0.567 ; register8bits:Reg0CHAVE|q[1] ; register8bits:Reg0ADD|q[1] ; clock        ; clock       ; 1.000        ; -0.037     ; 0.383      ;
; 0.567 ; register8bits:Reg1CHAVE|q[4] ; register8bits:Reg1ADD|q[4] ; clock        ; clock       ; 1.000        ; -0.037     ; 0.383      ;
; 0.567 ; register8bits:Reg0CHAVE|q[2] ; register8bits:Reg0ADD|q[2] ; clock        ; clock       ; 1.000        ; -0.037     ; 0.383      ;
; 0.567 ; register8bits:Reg1CHAVE|q[0] ; register8bits:Reg1ADD|q[0] ; clock        ; clock       ; 1.000        ; -0.037     ; 0.383      ;
; 0.568 ; register8bits:Reg0CHAVE|q[0] ; register8bits:Reg0ADD|q[0] ; clock        ; clock       ; 1.000        ; -0.037     ; 0.382      ;
+-------+------------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clock'                                                                                                      ;
+-------+------------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; 0.203 ; register8bits:Reg0CHAVE|q[0] ; register8bits:Reg0ADD|q[0] ; clock        ; clock       ; 0.000        ; 0.037      ; 0.324      ;
; 0.203 ; register8bits:Reg0CHAVE|q[2] ; register8bits:Reg0ADD|q[2] ; clock        ; clock       ; 0.000        ; 0.037      ; 0.324      ;
; 0.203 ; register8bits:Reg0CHAVE|q[4] ; register8bits:Reg0ADD|q[4] ; clock        ; clock       ; 0.000        ; 0.038      ; 0.325      ;
; 0.203 ; register8bits:Reg0CHAVE|q[6] ; register8bits:Reg0ADD|q[6] ; clock        ; clock       ; 0.000        ; 0.038      ; 0.325      ;
; 0.203 ; register8bits:Reg0CHAVE|q[7] ; register8bits:Reg0ADD|q[7] ; clock        ; clock       ; 0.000        ; 0.038      ; 0.325      ;
; 0.204 ; register8bits:Reg1CHAVE|q[1] ; register8bits:Reg1ADD|q[1] ; clock        ; clock       ; 0.000        ; 0.037      ; 0.325      ;
; 0.204 ; register8bits:Reg1CHAVE|q[7] ; register8bits:Reg1ADD|q[7] ; clock        ; clock       ; 0.000        ; 0.037      ; 0.325      ;
; 0.204 ; register8bits:Reg0CHAVE|q[1] ; register8bits:Reg0ADD|q[1] ; clock        ; clock       ; 0.000        ; 0.037      ; 0.325      ;
; 0.204 ; register8bits:Reg1CHAVE|q[0] ; register8bits:Reg1ADD|q[0] ; clock        ; clock       ; 0.000        ; 0.037      ; 0.325      ;
; 0.204 ; register8bits:Reg1CHAVE|q[4] ; register8bits:Reg1ADD|q[4] ; clock        ; clock       ; 0.000        ; 0.037      ; 0.325      ;
; 0.204 ; register8bits:Reg1CHAVE|q[5] ; register8bits:Reg1ADD|q[5] ; clock        ; clock       ; 0.000        ; 0.037      ; 0.325      ;
; 0.204 ; register8bits:Reg0CHAVE|q[5] ; register8bits:Reg0ADD|q[5] ; clock        ; clock       ; 0.000        ; 0.038      ; 0.326      ;
; 0.205 ; register8bits:Reg1CHAVE|q[3] ; register8bits:Reg1ADD|q[3] ; clock        ; clock       ; 0.000        ; 0.037      ; 0.326      ;
; 0.206 ; register8bits:Reg1CHAVE|q[2] ; register8bits:Reg1ADD|q[2] ; clock        ; clock       ; 0.000        ; 0.037      ; 0.327      ;
; 0.206 ; register8bits:Reg0CHAVE|q[3] ; register8bits:Reg0ADD|q[3] ; clock        ; clock       ; 0.000        ; 0.037      ; 0.327      ;
; 0.206 ; register8bits:Reg1CHAVE|q[6] ; register8bits:Reg1ADD|q[6] ; clock        ; clock       ; 0.000        ; 0.037      ; 0.327      ;
; 0.261 ; register8bits:Reg0TXT|q[7]   ; register8bits:Reg0ADD|q[7] ; clock        ; clock       ; 0.000        ; 0.038      ; 0.383      ;
; 0.262 ; register8bits:Reg1TXT|q[2]   ; register8bits:Reg1ADD|q[2] ; clock        ; clock       ; 0.000        ; 0.037      ; 0.383      ;
; 0.262 ; register8bits:Reg0TXT|q[3]   ; register8bits:Reg0ADD|q[3] ; clock        ; clock       ; 0.000        ; 0.037      ; 0.383      ;
; 0.262 ; register8bits:Reg1TXT|q[6]   ; register8bits:Reg1ADD|q[6] ; clock        ; clock       ; 0.000        ; 0.037      ; 0.383      ;
; 0.262 ; register8bits:Reg0TXT|q[6]   ; register8bits:Reg0ADD|q[6] ; clock        ; clock       ; 0.000        ; 0.038      ; 0.384      ;
; 0.262 ; register8bits:Reg0TXT|q[5]   ; register8bits:Reg0ADD|q[5] ; clock        ; clock       ; 0.000        ; 0.038      ; 0.384      ;
; 0.263 ; register8bits:Reg1TXT|q[3]   ; register8bits:Reg1ADD|q[3] ; clock        ; clock       ; 0.000        ; 0.037      ; 0.384      ;
; 0.263 ; register8bits:Reg0TXT|q[2]   ; register8bits:Reg0ADD|q[2] ; clock        ; clock       ; 0.000        ; 0.037      ; 0.384      ;
; 0.263 ; register8bits:Reg1TXT|q[0]   ; register8bits:Reg1ADD|q[0] ; clock        ; clock       ; 0.000        ; 0.037      ; 0.384      ;
; 0.263 ; register8bits:Reg1TXT|q[4]   ; register8bits:Reg1ADD|q[4] ; clock        ; clock       ; 0.000        ; 0.037      ; 0.384      ;
; 0.264 ; register8bits:Reg1TXT|q[1]   ; register8bits:Reg1ADD|q[1] ; clock        ; clock       ; 0.000        ; 0.037      ; 0.385      ;
; 0.264 ; register8bits:Reg1TXT|q[7]   ; register8bits:Reg1ADD|q[7] ; clock        ; clock       ; 0.000        ; 0.037      ; 0.385      ;
; 0.264 ; register8bits:Reg0TXT|q[1]   ; register8bits:Reg0ADD|q[1] ; clock        ; clock       ; 0.000        ; 0.037      ; 0.385      ;
; 0.264 ; register8bits:Reg0TXT|q[4]   ; register8bits:Reg0ADD|q[4] ; clock        ; clock       ; 0.000        ; 0.038      ; 0.386      ;
; 0.265 ; register8bits:Reg0TXT|q[0]   ; register8bits:Reg0ADD|q[0] ; clock        ; clock       ; 0.000        ; 0.037      ; 0.386      ;
; 0.265 ; register8bits:Reg1TXT|q[5]   ; register8bits:Reg1ADD|q[5] ; clock        ; clock       ; 0.000        ; 0.037      ; 0.386      ;
+-------+------------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clock'                                                            ;
+--------+--------------+----------------+-----------------+-------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                       ;
+--------+--------------+----------------+-----------------+-------+------------+------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clock ; Rise       ; clock                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; register8bits:Reg0ADD|q[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; register8bits:Reg0ADD|q[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; register8bits:Reg0ADD|q[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; register8bits:Reg0ADD|q[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; register8bits:Reg0ADD|q[4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; register8bits:Reg0ADD|q[5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; register8bits:Reg0ADD|q[6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; register8bits:Reg0ADD|q[7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; register8bits:Reg0CHAVE|q[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; register8bits:Reg0CHAVE|q[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; register8bits:Reg0CHAVE|q[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; register8bits:Reg0CHAVE|q[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; register8bits:Reg0CHAVE|q[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; register8bits:Reg0CHAVE|q[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; register8bits:Reg0CHAVE|q[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; register8bits:Reg0CHAVE|q[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; register8bits:Reg0TXT|q[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; register8bits:Reg0TXT|q[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; register8bits:Reg0TXT|q[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; register8bits:Reg0TXT|q[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; register8bits:Reg0TXT|q[4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; register8bits:Reg0TXT|q[5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; register8bits:Reg0TXT|q[6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; register8bits:Reg0TXT|q[7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; register8bits:Reg1ADD|q[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; register8bits:Reg1ADD|q[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; register8bits:Reg1ADD|q[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; register8bits:Reg1ADD|q[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; register8bits:Reg1ADD|q[4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; register8bits:Reg1ADD|q[5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; register8bits:Reg1ADD|q[6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; register8bits:Reg1ADD|q[7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; register8bits:Reg1CHAVE|q[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; register8bits:Reg1CHAVE|q[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; register8bits:Reg1CHAVE|q[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; register8bits:Reg1CHAVE|q[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; register8bits:Reg1CHAVE|q[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; register8bits:Reg1CHAVE|q[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; register8bits:Reg1CHAVE|q[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; register8bits:Reg1CHAVE|q[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; register8bits:Reg1TXT|q[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; register8bits:Reg1TXT|q[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; register8bits:Reg1TXT|q[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; register8bits:Reg1TXT|q[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; register8bits:Reg1TXT|q[4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; register8bits:Reg1TXT|q[5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; register8bits:Reg1TXT|q[6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; register8bits:Reg1TXT|q[7]   ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; register8bits:Reg1ADD|q[0]   ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; register8bits:Reg1ADD|q[1]   ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; register8bits:Reg1ADD|q[2]   ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; register8bits:Reg1ADD|q[3]   ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; register8bits:Reg1ADD|q[4]   ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; register8bits:Reg1ADD|q[5]   ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; register8bits:Reg1ADD|q[6]   ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; register8bits:Reg1ADD|q[7]   ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; register8bits:Reg1CHAVE|q[0] ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; register8bits:Reg1CHAVE|q[1] ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; register8bits:Reg1CHAVE|q[2] ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; register8bits:Reg1CHAVE|q[3] ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; register8bits:Reg1CHAVE|q[4] ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; register8bits:Reg1CHAVE|q[5] ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; register8bits:Reg1CHAVE|q[6] ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; register8bits:Reg1CHAVE|q[7] ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; register8bits:Reg1TXT|q[0]   ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; register8bits:Reg1TXT|q[1]   ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; register8bits:Reg1TXT|q[2]   ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; register8bits:Reg1TXT|q[3]   ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; register8bits:Reg1TXT|q[4]   ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; register8bits:Reg1TXT|q[5]   ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; register8bits:Reg1TXT|q[6]   ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; register8bits:Reg1TXT|q[7]   ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; register8bits:Reg0ADD|q[0]   ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; register8bits:Reg0ADD|q[1]   ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; register8bits:Reg0ADD|q[2]   ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; register8bits:Reg0ADD|q[3]   ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; register8bits:Reg0ADD|q[4]   ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; register8bits:Reg0ADD|q[5]   ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; register8bits:Reg0ADD|q[6]   ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; register8bits:Reg0ADD|q[7]   ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; register8bits:Reg0CHAVE|q[0] ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; register8bits:Reg0CHAVE|q[1] ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; register8bits:Reg0CHAVE|q[2] ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; register8bits:Reg0CHAVE|q[3] ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; register8bits:Reg0CHAVE|q[4] ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; register8bits:Reg0CHAVE|q[5] ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; register8bits:Reg0CHAVE|q[6] ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; register8bits:Reg0CHAVE|q[7] ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; register8bits:Reg0TXT|q[0]   ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; register8bits:Reg0TXT|q[1]   ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; register8bits:Reg0TXT|q[2]   ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; register8bits:Reg0TXT|q[3]   ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; register8bits:Reg0TXT|q[4]   ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; register8bits:Reg0TXT|q[5]   ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; register8bits:Reg0TXT|q[6]   ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; register8bits:Reg0TXT|q[7]   ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; clock~input|o                ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; Reg0ADD|q[4]|clk             ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; Reg0ADD|q[5]|clk             ;
+--------+--------------+----------------+-----------------+-------+------------+------------------------------+


+-------------------------------------------------------------------------------------+
; Setup Times                                                                         ;
+------------------------+------------+--------+-------+------------+-----------------+
; Data Port              ; Clock Port ; Rise   ; Fall  ; Clock Edge ; Clock Reference ;
+------------------------+------------+--------+-------+------------+-----------------+
; Enable_add             ; clock      ; 1.714  ; 2.409 ; Rise       ; clock           ;
; Enable_registradoresA  ; clock      ; 1.428  ; 2.083 ; Rise       ; clock           ;
; Enable_registradoresB  ; clock      ; 1.513  ; 2.165 ; Rise       ; clock           ;
; registrador0_chave[*]  ; clock      ; 1.182  ; 1.850 ; Rise       ; clock           ;
;  registrador0_chave[0] ; clock      ; 1.121  ; 1.780 ; Rise       ; clock           ;
;  registrador0_chave[1] ; clock      ; 0.829  ; 1.410 ; Rise       ; clock           ;
;  registrador0_chave[2] ; clock      ; 0.968  ; 1.575 ; Rise       ; clock           ;
;  registrador0_chave[3] ; clock      ; 1.182  ; 1.850 ; Rise       ; clock           ;
;  registrador0_chave[4] ; clock      ; 0.802  ; 1.396 ; Rise       ; clock           ;
;  registrador0_chave[5] ; clock      ; 0.703  ; 1.277 ; Rise       ; clock           ;
;  registrador0_chave[6] ; clock      ; 0.711  ; 1.284 ; Rise       ; clock           ;
;  registrador0_chave[7] ; clock      ; 0.921  ; 1.506 ; Rise       ; clock           ;
; registrador0_texto[*]  ; clock      ; 0.912  ; 1.485 ; Rise       ; clock           ;
;  registrador0_texto[0] ; clock      ; 0.851  ; 1.433 ; Rise       ; clock           ;
;  registrador0_texto[1] ; clock      ; 0.912  ; 1.485 ; Rise       ; clock           ;
;  registrador0_texto[2] ; clock      ; 0.120  ; 0.371 ; Rise       ; clock           ;
;  registrador0_texto[3] ; clock      ; 0.206  ; 0.460 ; Rise       ; clock           ;
;  registrador0_texto[4] ; clock      ; 0.866  ; 1.456 ; Rise       ; clock           ;
;  registrador0_texto[5] ; clock      ; -0.084 ; 0.197 ; Rise       ; clock           ;
;  registrador0_texto[6] ; clock      ; 0.017  ; 0.297 ; Rise       ; clock           ;
;  registrador0_texto[7] ; clock      ; 0.831  ; 1.422 ; Rise       ; clock           ;
; registrador1_chave[*]  ; clock      ; 0.969  ; 1.555 ; Rise       ; clock           ;
;  registrador1_chave[0] ; clock      ; 0.802  ; 1.352 ; Rise       ; clock           ;
;  registrador1_chave[1] ; clock      ; 0.715  ; 1.277 ; Rise       ; clock           ;
;  registrador1_chave[2] ; clock      ; 0.747  ; 1.312 ; Rise       ; clock           ;
;  registrador1_chave[3] ; clock      ; 0.929  ; 1.520 ; Rise       ; clock           ;
;  registrador1_chave[4] ; clock      ; 0.969  ; 1.555 ; Rise       ; clock           ;
;  registrador1_chave[5] ; clock      ; 0.747  ; 1.312 ; Rise       ; clock           ;
;  registrador1_chave[6] ; clock      ; 0.929  ; 1.517 ; Rise       ; clock           ;
;  registrador1_chave[7] ; clock      ; 0.947  ; 1.541 ; Rise       ; clock           ;
; registrador1_texto[*]  ; clock      ; 0.937  ; 1.530 ; Rise       ; clock           ;
;  registrador1_texto[0] ; clock      ; 0.679  ; 1.240 ; Rise       ; clock           ;
;  registrador1_texto[1] ; clock      ; 0.811  ; 1.367 ; Rise       ; clock           ;
;  registrador1_texto[2] ; clock      ; 0.887  ; 1.470 ; Rise       ; clock           ;
;  registrador1_texto[3] ; clock      ; 0.763  ; 1.328 ; Rise       ; clock           ;
;  registrador1_texto[4] ; clock      ; 0.937  ; 1.530 ; Rise       ; clock           ;
;  registrador1_texto[5] ; clock      ; 0.912  ; 1.499 ; Rise       ; clock           ;
;  registrador1_texto[6] ; clock      ; 0.707  ; 1.277 ; Rise       ; clock           ;
;  registrador1_texto[7] ; clock      ; 0.895  ; 1.475 ; Rise       ; clock           ;
+------------------------+------------+--------+-------+------------+-----------------+


+--------------------------------------------------------------------------------------+
; Hold Times                                                                           ;
+------------------------+------------+--------+--------+------------+-----------------+
; Data Port              ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------------+------------+--------+--------+------------+-----------------+
; Enable_add             ; clock      ; -1.343 ; -1.975 ; Rise       ; clock           ;
; Enable_registradoresA  ; clock      ; -1.212 ; -1.828 ; Rise       ; clock           ;
; Enable_registradoresB  ; clock      ; -1.101 ; -1.694 ; Rise       ; clock           ;
; registrador0_chave[*]  ; clock      ; -0.498 ; -1.058 ; Rise       ; clock           ;
;  registrador0_chave[0] ; clock      ; -0.900 ; -1.541 ; Rise       ; clock           ;
;  registrador0_chave[1] ; clock      ; -0.619 ; -1.185 ; Rise       ; clock           ;
;  registrador0_chave[2] ; clock      ; -0.754 ; -1.344 ; Rise       ; clock           ;
;  registrador0_chave[3] ; clock      ; -0.959 ; -1.609 ; Rise       ; clock           ;
;  registrador0_chave[4] ; clock      ; -0.593 ; -1.171 ; Rise       ; clock           ;
;  registrador0_chave[5] ; clock      ; -0.498 ; -1.058 ; Rise       ; clock           ;
;  registrador0_chave[6] ; clock      ; -0.506 ; -1.064 ; Rise       ; clock           ;
;  registrador0_chave[7] ; clock      ; -0.712 ; -1.288 ; Rise       ; clock           ;
; registrador0_texto[*]  ; clock      ; 0.253  ; -0.025 ; Rise       ; clock           ;
;  registrador0_texto[0] ; clock      ; -0.641 ; -1.209 ; Rise       ; clock           ;
;  registrador0_texto[1] ; clock      ; -0.705 ; -1.270 ; Rise       ; clock           ;
;  registrador0_texto[2] ; clock      ; 0.056  ; -0.193 ; Rise       ; clock           ;
;  registrador0_texto[3] ; clock      ; -0.026 ; -0.278 ; Rise       ; clock           ;
;  registrador0_texto[4] ; clock      ; -0.654 ; -1.229 ; Rise       ; clock           ;
;  registrador0_texto[5] ; clock      ; 0.253  ; -0.025 ; Rise       ; clock           ;
;  registrador0_texto[6] ; clock      ; 0.152  ; -0.132 ; Rise       ; clock           ;
;  registrador0_texto[7] ; clock      ; -0.621 ; -1.197 ; Rise       ; clock           ;
; registrador1_chave[*]  ; clock      ; -0.510 ; -1.059 ; Rise       ; clock           ;
;  registrador1_chave[0] ; clock      ; -0.597 ; -1.142 ; Rise       ; clock           ;
;  registrador1_chave[1] ; clock      ; -0.510 ; -1.059 ; Rise       ; clock           ;
;  registrador1_chave[2] ; clock      ; -0.540 ; -1.092 ; Rise       ; clock           ;
;  registrador1_chave[3] ; clock      ; -0.714 ; -1.291 ; Rise       ; clock           ;
;  registrador1_chave[4] ; clock      ; -0.758 ; -1.336 ; Rise       ; clock           ;
;  registrador1_chave[5] ; clock      ; -0.539 ; -1.092 ; Rise       ; clock           ;
;  registrador1_chave[6] ; clock      ; -0.715 ; -1.289 ; Rise       ; clock           ;
;  registrador1_chave[7] ; clock      ; -0.733 ; -1.312 ; Rise       ; clock           ;
; registrador1_texto[*]  ; clock      ; -0.473 ; -1.022 ; Rise       ; clock           ;
;  registrador1_texto[0] ; clock      ; -0.473 ; -1.022 ; Rise       ; clock           ;
;  registrador1_texto[1] ; clock      ; -0.606 ; -1.157 ; Rise       ; clock           ;
;  registrador1_texto[2] ; clock      ; -0.673 ; -1.243 ; Rise       ; clock           ;
;  registrador1_texto[3] ; clock      ; -0.555 ; -1.108 ; Rise       ; clock           ;
;  registrador1_texto[4] ; clock      ; -0.722 ; -1.301 ; Rise       ; clock           ;
;  registrador1_texto[5] ; clock      ; -0.698 ; -1.271 ; Rise       ; clock           ;
;  registrador1_texto[6] ; clock      ; -0.501 ; -1.058 ; Rise       ; clock           ;
;  registrador1_texto[7] ; clock      ; -0.682 ; -1.249 ; Rise       ; clock           ;
+------------------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                       ;
+---------------------------------+------------+-------+-------+------------+-----------------+
; Data Port                       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------------------+------------+-------+-------+------------+-----------------+
; out_view_Add[*]                 ; clock      ; 4.653 ; 4.944 ; Rise       ; clock           ;
;  out_view_Add[0]                ; clock      ; 4.653 ; 4.944 ; Rise       ; clock           ;
;  out_view_Add[1]                ; clock      ; 3.430 ; 3.499 ; Rise       ; clock           ;
;  out_view_Add[2]                ; clock      ; 3.443 ; 3.514 ; Rise       ; clock           ;
;  out_view_Add[3]                ; clock      ; 4.242 ; 4.389 ; Rise       ; clock           ;
;  out_view_Add[4]                ; clock      ; 3.381 ; 3.436 ; Rise       ; clock           ;
;  out_view_Add[5]                ; clock      ; 3.293 ; 3.340 ; Rise       ; clock           ;
;  out_view_Add[6]                ; clock      ; 3.433 ; 3.497 ; Rise       ; clock           ;
;  out_view_Add[7]                ; clock      ; 3.292 ; 3.340 ; Rise       ; clock           ;
; out_view_Add1[*]                ; clock      ; 3.606 ; 3.706 ; Rise       ; clock           ;
;  out_view_Add1[0]               ; clock      ; 3.313 ; 3.382 ; Rise       ; clock           ;
;  out_view_Add1[1]               ; clock      ; 3.368 ; 3.455 ; Rise       ; clock           ;
;  out_view_Add1[2]               ; clock      ; 3.502 ; 3.591 ; Rise       ; clock           ;
;  out_view_Add1[3]               ; clock      ; 3.387 ; 3.463 ; Rise       ; clock           ;
;  out_view_Add1[4]               ; clock      ; 3.606 ; 3.706 ; Rise       ; clock           ;
;  out_view_Add1[5]               ; clock      ; 3.369 ; 3.425 ; Rise       ; clock           ;
;  out_view_Add1[6]               ; clock      ; 3.233 ; 3.300 ; Rise       ; clock           ;
;  out_view_Add1[7]               ; clock      ; 3.450 ; 3.535 ; Rise       ; clock           ;
; out_view_Registrador0_Add[*]    ; clock      ; 3.429 ; 3.527 ; Rise       ; clock           ;
;  out_view_Registrador0_Add[0]   ; clock      ; 3.186 ; 3.264 ; Rise       ; clock           ;
;  out_view_Registrador0_Add[1]   ; clock      ; 3.206 ; 3.292 ; Rise       ; clock           ;
;  out_view_Registrador0_Add[2]   ; clock      ; 3.207 ; 3.295 ; Rise       ; clock           ;
;  out_view_Registrador0_Add[3]   ; clock      ; 3.429 ; 3.527 ; Rise       ; clock           ;
;  out_view_Registrador0_Add[4]   ; clock      ; 3.352 ; 3.470 ; Rise       ; clock           ;
;  out_view_Registrador0_Add[5]   ; clock      ; 3.261 ; 3.337 ; Rise       ; clock           ;
;  out_view_Registrador0_Add[6]   ; clock      ; 3.262 ; 3.348 ; Rise       ; clock           ;
;  out_view_Registrador0_Add[7]   ; clock      ; 3.189 ; 3.262 ; Rise       ; clock           ;
; out_view_Registrador0_chave[*]  ; clock      ; 4.149 ; 4.293 ; Rise       ; clock           ;
;  out_view_Registrador0_chave[0] ; clock      ; 3.159 ; 3.240 ; Rise       ; clock           ;
;  out_view_Registrador0_chave[1] ; clock      ; 4.149 ; 4.293 ; Rise       ; clock           ;
;  out_view_Registrador0_chave[2] ; clock      ; 3.074 ; 3.139 ; Rise       ; clock           ;
;  out_view_Registrador0_chave[3] ; clock      ; 3.186 ; 3.267 ; Rise       ; clock           ;
;  out_view_Registrador0_chave[4] ; clock      ; 3.182 ; 3.248 ; Rise       ; clock           ;
;  out_view_Registrador0_chave[5] ; clock      ; 3.270 ; 3.347 ; Rise       ; clock           ;
;  out_view_Registrador0_chave[6] ; clock      ; 3.364 ; 3.462 ; Rise       ; clock           ;
;  out_view_Registrador0_chave[7] ; clock      ; 3.209 ; 3.275 ; Rise       ; clock           ;
; out_view_Registrador0_texto[*]  ; clock      ; 3.331 ; 3.426 ; Rise       ; clock           ;
;  out_view_Registrador0_texto[0] ; clock      ; 3.088 ; 3.159 ; Rise       ; clock           ;
;  out_view_Registrador0_texto[1] ; clock      ; 3.181 ; 3.265 ; Rise       ; clock           ;
;  out_view_Registrador0_texto[2] ; clock      ; 3.331 ; 3.426 ; Rise       ; clock           ;
;  out_view_Registrador0_texto[3] ; clock      ; 3.075 ; 3.142 ; Rise       ; clock           ;
;  out_view_Registrador0_texto[4] ; clock      ; 3.028 ; 3.077 ; Rise       ; clock           ;
;  out_view_Registrador0_texto[5] ; clock      ; 3.032 ; 3.082 ; Rise       ; clock           ;
;  out_view_Registrador0_texto[6] ; clock      ; 3.271 ; 3.339 ; Rise       ; clock           ;
;  out_view_Registrador0_texto[7] ; clock      ; 3.202 ; 3.272 ; Rise       ; clock           ;
; out_view_Registrador1_Add[*]    ; clock      ; 4.095 ; 4.214 ; Rise       ; clock           ;
;  out_view_Registrador1_Add[0]   ; clock      ; 3.140 ; 3.230 ; Rise       ; clock           ;
;  out_view_Registrador1_Add[1]   ; clock      ; 3.319 ; 3.424 ; Rise       ; clock           ;
;  out_view_Registrador1_Add[2]   ; clock      ; 3.131 ; 3.214 ; Rise       ; clock           ;
;  out_view_Registrador1_Add[3]   ; clock      ; 4.095 ; 4.214 ; Rise       ; clock           ;
;  out_view_Registrador1_Add[4]   ; clock      ; 3.210 ; 3.303 ; Rise       ; clock           ;
;  out_view_Registrador1_Add[5]   ; clock      ; 3.194 ; 3.293 ; Rise       ; clock           ;
;  out_view_Registrador1_Add[6]   ; clock      ; 3.455 ; 3.574 ; Rise       ; clock           ;
;  out_view_Registrador1_Add[7]   ; clock      ; 2.963 ; 3.029 ; Rise       ; clock           ;
; out_view_Registrador1_chave[*]  ; clock      ; 3.325 ; 3.432 ; Rise       ; clock           ;
;  out_view_Registrador1_chave[0] ; clock      ; 3.204 ; 3.295 ; Rise       ; clock           ;
;  out_view_Registrador1_chave[1] ; clock      ; 3.223 ; 3.316 ; Rise       ; clock           ;
;  out_view_Registrador1_chave[2] ; clock      ; 3.323 ; 3.432 ; Rise       ; clock           ;
;  out_view_Registrador1_chave[3] ; clock      ; 3.138 ; 3.217 ; Rise       ; clock           ;
;  out_view_Registrador1_chave[4] ; clock      ; 3.325 ; 3.422 ; Rise       ; clock           ;
;  out_view_Registrador1_chave[5] ; clock      ; 3.164 ; 3.244 ; Rise       ; clock           ;
;  out_view_Registrador1_chave[6] ; clock      ; 3.168 ; 3.263 ; Rise       ; clock           ;
;  out_view_Registrador1_chave[7] ; clock      ; 3.210 ; 3.303 ; Rise       ; clock           ;
; out_view_Registrador1_texto[*]  ; clock      ; 3.386 ; 3.501 ; Rise       ; clock           ;
;  out_view_Registrador1_texto[0] ; clock      ; 3.386 ; 3.501 ; Rise       ; clock           ;
;  out_view_Registrador1_texto[1] ; clock      ; 3.313 ; 3.427 ; Rise       ; clock           ;
;  out_view_Registrador1_texto[2] ; clock      ; 3.337 ; 3.423 ; Rise       ; clock           ;
;  out_view_Registrador1_texto[3] ; clock      ; 3.117 ; 3.205 ; Rise       ; clock           ;
;  out_view_Registrador1_texto[4] ; clock      ; 3.156 ; 3.248 ; Rise       ; clock           ;
;  out_view_Registrador1_texto[5] ; clock      ; 3.097 ; 3.165 ; Rise       ; clock           ;
;  out_view_Registrador1_texto[6] ; clock      ; 3.143 ; 3.232 ; Rise       ; clock           ;
;  out_view_Registrador1_texto[7] ; clock      ; 3.231 ; 3.317 ; Rise       ; clock           ;
+---------------------------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                               ;
+---------------------------------+------------+-------+-------+------------+-----------------+
; Data Port                       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------------------+------------+-------+-------+------------+-----------------+
; out_view_Add[*]                 ; clock      ; 3.131 ; 3.162 ; Rise       ; clock           ;
;  out_view_Add[0]                ; clock      ; 4.436 ; 4.701 ; Rise       ; clock           ;
;  out_view_Add[1]                ; clock      ; 3.263 ; 3.315 ; Rise       ; clock           ;
;  out_view_Add[2]                ; clock      ; 3.276 ; 3.331 ; Rise       ; clock           ;
;  out_view_Add[3]                ; clock      ; 4.047 ; 4.174 ; Rise       ; clock           ;
;  out_view_Add[4]                ; clock      ; 3.213 ; 3.251 ; Rise       ; clock           ;
;  out_view_Add[5]                ; clock      ; 3.131 ; 3.162 ; Rise       ; clock           ;
;  out_view_Add[6]                ; clock      ; 3.266 ; 3.314 ; Rise       ; clock           ;
;  out_view_Add[7]                ; clock      ; 3.133 ; 3.165 ; Rise       ; clock           ;
; out_view_Add1[*]                ; clock      ; 3.079 ; 3.131 ; Rise       ; clock           ;
;  out_view_Add1[0]               ; clock      ; 3.153 ; 3.206 ; Rise       ; clock           ;
;  out_view_Add1[1]               ; clock      ; 3.204 ; 3.275 ; Rise       ; clock           ;
;  out_view_Add1[2]               ; clock      ; 3.339 ; 3.411 ; Rise       ; clock           ;
;  out_view_Add1[3]               ; clock      ; 3.225 ; 3.285 ; Rise       ; clock           ;
;  out_view_Add1[4]               ; clock      ; 3.434 ; 3.517 ; Rise       ; clock           ;
;  out_view_Add1[5]               ; clock      ; 3.203 ; 3.243 ; Rise       ; clock           ;
;  out_view_Add1[6]               ; clock      ; 3.079 ; 3.131 ; Rise       ; clock           ;
;  out_view_Add1[7]               ; clock      ; 3.283 ; 3.352 ; Rise       ; clock           ;
; out_view_Registrador0_Add[*]    ; clock      ; 3.118 ; 3.190 ; Rise       ; clock           ;
;  out_view_Registrador0_Add[0]   ; clock      ; 3.118 ; 3.194 ; Rise       ; clock           ;
;  out_view_Registrador0_Add[1]   ; clock      ; 3.137 ; 3.220 ; Rise       ; clock           ;
;  out_view_Registrador0_Add[2]   ; clock      ; 3.137 ; 3.222 ; Rise       ; clock           ;
;  out_view_Registrador0_Add[3]   ; clock      ; 3.352 ; 3.446 ; Rise       ; clock           ;
;  out_view_Registrador0_Add[4]   ; clock      ; 3.276 ; 3.389 ; Rise       ; clock           ;
;  out_view_Registrador0_Add[5]   ; clock      ; 3.189 ; 3.262 ; Rise       ; clock           ;
;  out_view_Registrador0_Add[6]   ; clock      ; 3.189 ; 3.272 ; Rise       ; clock           ;
;  out_view_Registrador0_Add[7]   ; clock      ; 3.119 ; 3.190 ; Rise       ; clock           ;
; out_view_Registrador0_chave[*]  ; clock      ; 3.010 ; 3.073 ; Rise       ; clock           ;
;  out_view_Registrador0_chave[0] ; clock      ; 3.091 ; 3.170 ; Rise       ; clock           ;
;  out_view_Registrador0_chave[1] ; clock      ; 4.079 ; 4.219 ; Rise       ; clock           ;
;  out_view_Registrador0_chave[2] ; clock      ; 3.010 ; 3.073 ; Rise       ; clock           ;
;  out_view_Registrador0_chave[3] ; clock      ; 3.117 ; 3.196 ; Rise       ; clock           ;
;  out_view_Registrador0_chave[4] ; clock      ; 3.113 ; 3.177 ; Rise       ; clock           ;
;  out_view_Registrador0_chave[5] ; clock      ; 3.197 ; 3.271 ; Rise       ; clock           ;
;  out_view_Registrador0_chave[6] ; clock      ; 3.288 ; 3.382 ; Rise       ; clock           ;
;  out_view_Registrador0_chave[7] ; clock      ; 3.139 ; 3.203 ; Rise       ; clock           ;
; out_view_Registrador0_texto[*]  ; clock      ; 2.966 ; 3.013 ; Rise       ; clock           ;
;  out_view_Registrador0_texto[0] ; clock      ; 3.024 ; 3.092 ; Rise       ; clock           ;
;  out_view_Registrador0_texto[1] ; clock      ; 3.112 ; 3.194 ; Rise       ; clock           ;
;  out_view_Registrador0_texto[2] ; clock      ; 3.257 ; 3.348 ; Rise       ; clock           ;
;  out_view_Registrador0_texto[3] ; clock      ; 3.012 ; 3.076 ; Rise       ; clock           ;
;  out_view_Registrador0_texto[4] ; clock      ; 2.966 ; 3.013 ; Rise       ; clock           ;
;  out_view_Registrador0_texto[5] ; clock      ; 2.970 ; 3.018 ; Rise       ; clock           ;
;  out_view_Registrador0_texto[6] ; clock      ; 3.198 ; 3.264 ; Rise       ; clock           ;
;  out_view_Registrador0_texto[7] ; clock      ; 3.132 ; 3.200 ; Rise       ; clock           ;
; out_view_Registrador1_Add[*]    ; clock      ; 2.905 ; 2.970 ; Rise       ; clock           ;
;  out_view_Registrador1_Add[0]   ; clock      ; 3.075 ; 3.163 ; Rise       ; clock           ;
;  out_view_Registrador1_Add[1]   ; clock      ; 3.247 ; 3.349 ; Rise       ; clock           ;
;  out_view_Registrador1_Add[2]   ; clock      ; 3.066 ; 3.147 ; Rise       ; clock           ;
;  out_view_Registrador1_Add[3]   ; clock      ; 4.026 ; 4.143 ; Rise       ; clock           ;
;  out_view_Registrador1_Add[4]   ; clock      ; 3.142 ; 3.233 ; Rise       ; clock           ;
;  out_view_Registrador1_Add[5]   ; clock      ; 3.126 ; 3.222 ; Rise       ; clock           ;
;  out_view_Registrador1_Add[6]   ; clock      ; 3.377 ; 3.493 ; Rise       ; clock           ;
;  out_view_Registrador1_Add[7]   ; clock      ; 2.905 ; 2.970 ; Rise       ; clock           ;
; out_view_Registrador1_chave[*]  ; clock      ; 3.072 ; 3.150 ; Rise       ; clock           ;
;  out_view_Registrador1_chave[0] ; clock      ; 3.135 ; 3.224 ; Rise       ; clock           ;
;  out_view_Registrador1_chave[1] ; clock      ; 3.154 ; 3.244 ; Rise       ; clock           ;
;  out_view_Registrador1_chave[2] ; clock      ; 3.250 ; 3.356 ; Rise       ; clock           ;
;  out_view_Registrador1_chave[3] ; clock      ; 3.072 ; 3.150 ; Rise       ; clock           ;
;  out_view_Registrador1_chave[4] ; clock      ; 3.252 ; 3.347 ; Rise       ; clock           ;
;  out_view_Registrador1_chave[5] ; clock      ; 3.097 ; 3.175 ; Rise       ; clock           ;
;  out_view_Registrador1_chave[6] ; clock      ; 3.102 ; 3.194 ; Rise       ; clock           ;
;  out_view_Registrador1_chave[7] ; clock      ; 3.141 ; 3.232 ; Rise       ; clock           ;
; out_view_Registrador1_texto[*]  ; clock      ; 3.031 ; 3.097 ; Rise       ; clock           ;
;  out_view_Registrador1_texto[0] ; clock      ; 3.310 ; 3.423 ; Rise       ; clock           ;
;  out_view_Registrador1_texto[1] ; clock      ; 3.241 ; 3.351 ; Rise       ; clock           ;
;  out_view_Registrador1_texto[2] ; clock      ; 3.262 ; 3.345 ; Rise       ; clock           ;
;  out_view_Registrador1_texto[3] ; clock      ; 3.052 ; 3.138 ; Rise       ; clock           ;
;  out_view_Registrador1_texto[4] ; clock      ; 3.090 ; 3.180 ; Rise       ; clock           ;
;  out_view_Registrador1_texto[5] ; clock      ; 3.031 ; 3.097 ; Rise       ; clock           ;
;  out_view_Registrador1_texto[6] ; clock      ; 3.077 ; 3.164 ; Rise       ; clock           ;
;  out_view_Registrador1_texto[7] ; clock      ; 3.162 ; 3.246 ; Rise       ; clock           ;
+---------------------------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                         ;
+------------------+-------+-------+----------+---------+---------------------+
; Clock            ; Setup ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-------+-------+----------+---------+---------------------+
; Worst-case Slack ; 0.087 ; 0.203 ; N/A      ; N/A     ; -3.000              ;
;  clock           ; 0.087 ; 0.203 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; 0.0   ; 0.0   ; 0.0      ; 0.0     ; -53.616             ;
;  clock           ; 0.000 ; 0.000 ; N/A      ; N/A     ; -53.616             ;
+------------------+-------+-------+----------+---------+---------------------+


+-------------------------------------------------------------------------------------+
; Setup Times                                                                         ;
+------------------------+------------+--------+-------+------------+-----------------+
; Data Port              ; Clock Port ; Rise   ; Fall  ; Clock Edge ; Clock Reference ;
+------------------------+------------+--------+-------+------------+-----------------+
; Enable_add             ; clock      ; 3.063  ; 3.549 ; Rise       ; clock           ;
; Enable_registradoresA  ; clock      ; 2.550  ; 3.026 ; Rise       ; clock           ;
; Enable_registradoresB  ; clock      ; 2.651  ; 3.158 ; Rise       ; clock           ;
; registrador0_chave[*]  ; clock      ; 2.126  ; 2.611 ; Rise       ; clock           ;
;  registrador0_chave[0] ; clock      ; 1.957  ; 2.463 ; Rise       ; clock           ;
;  registrador0_chave[1] ; clock      ; 1.511  ; 1.936 ; Rise       ; clock           ;
;  registrador0_chave[2] ; clock      ; 1.778  ; 2.181 ; Rise       ; clock           ;
;  registrador0_chave[3] ; clock      ; 2.126  ; 2.611 ; Rise       ; clock           ;
;  registrador0_chave[4] ; clock      ; 1.469  ; 1.889 ; Rise       ; clock           ;
;  registrador0_chave[5] ; clock      ; 1.283  ; 1.700 ; Rise       ; clock           ;
;  registrador0_chave[6] ; clock      ; 1.301  ; 1.713 ; Rise       ; clock           ;
;  registrador0_chave[7] ; clock      ; 1.695  ; 2.127 ; Rise       ; clock           ;
; registrador0_texto[*]  ; clock      ; 1.640  ; 2.066 ; Rise       ; clock           ;
;  registrador0_texto[0] ; clock      ; 1.537  ; 1.941 ; Rise       ; clock           ;
;  registrador0_texto[1] ; clock      ; 1.640  ; 2.066 ; Rise       ; clock           ;
;  registrador0_texto[2] ; clock      ; 0.151  ; 0.371 ; Rise       ; clock           ;
;  registrador0_texto[3] ; clock      ; 0.280  ; 0.460 ; Rise       ; clock           ;
;  registrador0_texto[4] ; clock      ; 1.573  ; 1.985 ; Rise       ; clock           ;
;  registrador0_texto[5] ; clock      ; -0.084 ; 0.197 ; Rise       ; clock           ;
;  registrador0_texto[6] ; clock      ; 0.033  ; 0.297 ; Rise       ; clock           ;
;  registrador0_texto[7] ; clock      ; 1.505  ; 1.924 ; Rise       ; clock           ;
; registrador1_chave[*]  ; clock      ; 1.757  ; 2.163 ; Rise       ; clock           ;
;  registrador1_chave[0] ; clock      ; 1.443  ; 1.874 ; Rise       ; clock           ;
;  registrador1_chave[1] ; clock      ; 1.296  ; 1.701 ; Rise       ; clock           ;
;  registrador1_chave[2] ; clock      ; 1.333  ; 1.771 ; Rise       ; clock           ;
;  registrador1_chave[3] ; clock      ; 1.640  ; 2.086 ; Rise       ; clock           ;
;  registrador1_chave[4] ; clock      ; 1.757  ; 2.163 ; Rise       ; clock           ;
;  registrador1_chave[5] ; clock      ; 1.331  ; 1.768 ; Rise       ; clock           ;
;  registrador1_chave[6] ; clock      ; 1.643  ; 2.097 ; Rise       ; clock           ;
;  registrador1_chave[7] ; clock      ; 1.685  ; 2.142 ; Rise       ; clock           ;
; registrador1_texto[*]  ; clock      ; 1.653  ; 2.087 ; Rise       ; clock           ;
;  registrador1_texto[0] ; clock      ; 1.257  ; 1.656 ; Rise       ; clock           ;
;  registrador1_texto[1] ; clock      ; 1.452  ; 1.897 ; Rise       ; clock           ;
;  registrador1_texto[2] ; clock      ; 1.574  ; 2.024 ; Rise       ; clock           ;
;  registrador1_texto[3] ; clock      ; 1.351  ; 1.790 ; Rise       ; clock           ;
;  registrador1_texto[4] ; clock      ; 1.653  ; 2.087 ; Rise       ; clock           ;
;  registrador1_texto[5] ; clock      ; 1.618  ; 2.053 ; Rise       ; clock           ;
;  registrador1_texto[6] ; clock      ; 1.316  ; 1.719 ; Rise       ; clock           ;
;  registrador1_texto[7] ; clock      ; 1.584  ; 2.031 ; Rise       ; clock           ;
+------------------------+------------+--------+-------+------------+-----------------+


+--------------------------------------------------------------------------------------+
; Hold Times                                                                           ;
+------------------------+------------+--------+--------+------------+-----------------+
; Data Port              ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------------+------------+--------+--------+------------+-----------------+
; Enable_add             ; clock      ; -1.343 ; -1.975 ; Rise       ; clock           ;
; Enable_registradoresA  ; clock      ; -1.212 ; -1.828 ; Rise       ; clock           ;
; Enable_registradoresB  ; clock      ; -1.101 ; -1.694 ; Rise       ; clock           ;
; registrador0_chave[*]  ; clock      ; -0.498 ; -1.058 ; Rise       ; clock           ;
;  registrador0_chave[0] ; clock      ; -0.900 ; -1.541 ; Rise       ; clock           ;
;  registrador0_chave[1] ; clock      ; -0.619 ; -1.185 ; Rise       ; clock           ;
;  registrador0_chave[2] ; clock      ; -0.754 ; -1.344 ; Rise       ; clock           ;
;  registrador0_chave[3] ; clock      ; -0.959 ; -1.609 ; Rise       ; clock           ;
;  registrador0_chave[4] ; clock      ; -0.593 ; -1.171 ; Rise       ; clock           ;
;  registrador0_chave[5] ; clock      ; -0.498 ; -1.058 ; Rise       ; clock           ;
;  registrador0_chave[6] ; clock      ; -0.506 ; -1.064 ; Rise       ; clock           ;
;  registrador0_chave[7] ; clock      ; -0.712 ; -1.288 ; Rise       ; clock           ;
; registrador0_texto[*]  ; clock      ; 0.442  ; 0.328  ; Rise       ; clock           ;
;  registrador0_texto[0] ; clock      ; -0.641 ; -1.209 ; Rise       ; clock           ;
;  registrador0_texto[1] ; clock      ; -0.705 ; -1.270 ; Rise       ; clock           ;
;  registrador0_texto[2] ; clock      ; 0.165  ; 0.092  ; Rise       ; clock           ;
;  registrador0_texto[3] ; clock      ; 0.037  ; -0.038 ; Rise       ; clock           ;
;  registrador0_texto[4] ; clock      ; -0.654 ; -1.229 ; Rise       ; clock           ;
;  registrador0_texto[5] ; clock      ; 0.442  ; 0.328  ; Rise       ; clock           ;
;  registrador0_texto[6] ; clock      ; 0.269  ; 0.170  ; Rise       ; clock           ;
;  registrador0_texto[7] ; clock      ; -0.621 ; -1.197 ; Rise       ; clock           ;
; registrador1_chave[*]  ; clock      ; -0.510 ; -1.059 ; Rise       ; clock           ;
;  registrador1_chave[0] ; clock      ; -0.597 ; -1.142 ; Rise       ; clock           ;
;  registrador1_chave[1] ; clock      ; -0.510 ; -1.059 ; Rise       ; clock           ;
;  registrador1_chave[2] ; clock      ; -0.540 ; -1.092 ; Rise       ; clock           ;
;  registrador1_chave[3] ; clock      ; -0.714 ; -1.291 ; Rise       ; clock           ;
;  registrador1_chave[4] ; clock      ; -0.758 ; -1.336 ; Rise       ; clock           ;
;  registrador1_chave[5] ; clock      ; -0.539 ; -1.092 ; Rise       ; clock           ;
;  registrador1_chave[6] ; clock      ; -0.715 ; -1.289 ; Rise       ; clock           ;
;  registrador1_chave[7] ; clock      ; -0.733 ; -1.312 ; Rise       ; clock           ;
; registrador1_texto[*]  ; clock      ; -0.473 ; -1.022 ; Rise       ; clock           ;
;  registrador1_texto[0] ; clock      ; -0.473 ; -1.022 ; Rise       ; clock           ;
;  registrador1_texto[1] ; clock      ; -0.606 ; -1.157 ; Rise       ; clock           ;
;  registrador1_texto[2] ; clock      ; -0.673 ; -1.243 ; Rise       ; clock           ;
;  registrador1_texto[3] ; clock      ; -0.555 ; -1.108 ; Rise       ; clock           ;
;  registrador1_texto[4] ; clock      ; -0.722 ; -1.301 ; Rise       ; clock           ;
;  registrador1_texto[5] ; clock      ; -0.698 ; -1.271 ; Rise       ; clock           ;
;  registrador1_texto[6] ; clock      ; -0.501 ; -1.058 ; Rise       ; clock           ;
;  registrador1_texto[7] ; clock      ; -0.682 ; -1.249 ; Rise       ; clock           ;
+------------------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                       ;
+---------------------------------+------------+-------+-------+------------+-----------------+
; Data Port                       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------------------+------------+-------+-------+------------+-----------------+
; out_view_Add[*]                 ; clock      ; 7.814 ; 8.063 ; Rise       ; clock           ;
;  out_view_Add[0]                ; clock      ; 7.814 ; 8.063 ; Rise       ; clock           ;
;  out_view_Add[1]                ; clock      ; 5.833 ; 5.817 ; Rise       ; clock           ;
;  out_view_Add[2]                ; clock      ; 5.848 ; 5.846 ; Rise       ; clock           ;
;  out_view_Add[3]                ; clock      ; 7.225 ; 7.255 ; Rise       ; clock           ;
;  out_view_Add[4]                ; clock      ; 5.783 ; 5.760 ; Rise       ; clock           ;
;  out_view_Add[5]                ; clock      ; 5.594 ; 5.585 ; Rise       ; clock           ;
;  out_view_Add[6]                ; clock      ; 5.846 ; 5.828 ; Rise       ; clock           ;
;  out_view_Add[7]                ; clock      ; 5.587 ; 5.580 ; Rise       ; clock           ;
; out_view_Add1[*]                ; clock      ; 6.089 ; 6.141 ; Rise       ; clock           ;
;  out_view_Add1[0]               ; clock      ; 5.643 ; 5.639 ; Rise       ; clock           ;
;  out_view_Add1[1]               ; clock      ; 5.728 ; 5.745 ; Rise       ; clock           ;
;  out_view_Add1[2]               ; clock      ; 5.964 ; 5.960 ; Rise       ; clock           ;
;  out_view_Add1[3]               ; clock      ; 5.736 ; 5.758 ; Rise       ; clock           ;
;  out_view_Add1[4]               ; clock      ; 6.089 ; 6.141 ; Rise       ; clock           ;
;  out_view_Add1[5]               ; clock      ; 5.687 ; 5.717 ; Rise       ; clock           ;
;  out_view_Add1[6]               ; clock      ; 5.484 ; 5.499 ; Rise       ; clock           ;
;  out_view_Add1[7]               ; clock      ; 5.877 ; 5.878 ; Rise       ; clock           ;
; out_view_Registrador0_Add[*]    ; clock      ; 5.817 ; 5.824 ; Rise       ; clock           ;
;  out_view_Registrador0_Add[0]   ; clock      ; 5.365 ; 5.372 ; Rise       ; clock           ;
;  out_view_Registrador0_Add[1]   ; clock      ; 5.398 ; 5.412 ; Rise       ; clock           ;
;  out_view_Registrador0_Add[2]   ; clock      ; 5.416 ; 5.419 ; Rise       ; clock           ;
;  out_view_Registrador0_Add[3]   ; clock      ; 5.817 ; 5.824 ; Rise       ; clock           ;
;  out_view_Registrador0_Add[4]   ; clock      ; 5.708 ; 5.763 ; Rise       ; clock           ;
;  out_view_Registrador0_Add[5]   ; clock      ; 5.523 ; 5.519 ; Rise       ; clock           ;
;  out_view_Registrador0_Add[6]   ; clock      ; 5.558 ; 5.548 ; Rise       ; clock           ;
;  out_view_Registrador0_Add[7]   ; clock      ; 5.391 ; 5.401 ; Rise       ; clock           ;
; out_view_Registrador0_chave[*]  ; clock      ; 6.716 ; 6.816 ; Rise       ; clock           ;
;  out_view_Registrador0_chave[0] ; clock      ; 5.339 ; 5.365 ; Rise       ; clock           ;
;  out_view_Registrador0_chave[1] ; clock      ; 6.716 ; 6.816 ; Rise       ; clock           ;
;  out_view_Registrador0_chave[2] ; clock      ; 5.167 ; 5.188 ; Rise       ; clock           ;
;  out_view_Registrador0_chave[3] ; clock      ; 5.318 ; 5.383 ; Rise       ; clock           ;
;  out_view_Registrador0_chave[4] ; clock      ; 5.375 ; 5.375 ; Rise       ; clock           ;
;  out_view_Registrador0_chave[5] ; clock      ; 5.554 ; 5.551 ; Rise       ; clock           ;
;  out_view_Registrador0_chave[6] ; clock      ; 5.693 ; 5.708 ; Rise       ; clock           ;
;  out_view_Registrador0_chave[7] ; clock      ; 5.424 ; 5.425 ; Rise       ; clock           ;
; out_view_Registrador0_texto[*]  ; clock      ; 5.625 ; 5.640 ; Rise       ; clock           ;
;  out_view_Registrador0_texto[0] ; clock      ; 5.192 ; 5.214 ; Rise       ; clock           ;
;  out_view_Registrador0_texto[1] ; clock      ; 5.315 ; 5.382 ; Rise       ; clock           ;
;  out_view_Registrador0_texto[2] ; clock      ; 5.625 ; 5.640 ; Rise       ; clock           ;
;  out_view_Registrador0_texto[3] ; clock      ; 5.167 ; 5.190 ; Rise       ; clock           ;
;  out_view_Registrador0_texto[4] ; clock      ; 5.096 ; 5.105 ; Rise       ; clock           ;
;  out_view_Registrador0_texto[5] ; clock      ; 5.102 ; 5.111 ; Rise       ; clock           ;
;  out_view_Registrador0_texto[6] ; clock      ; 5.543 ; 5.525 ; Rise       ; clock           ;
;  out_view_Registrador0_texto[7] ; clock      ; 5.410 ; 5.417 ; Rise       ; clock           ;
; out_view_Registrador1_Add[*]    ; clock      ; 6.605 ; 6.732 ; Rise       ; clock           ;
;  out_view_Registrador1_Add[0]   ; clock      ; 5.269 ; 5.321 ; Rise       ; clock           ;
;  out_view_Registrador1_Add[1]   ; clock      ; 5.608 ; 5.649 ; Rise       ; clock           ;
;  out_view_Registrador1_Add[2]   ; clock      ; 5.263 ; 5.285 ; Rise       ; clock           ;
;  out_view_Registrador1_Add[3]   ; clock      ; 6.605 ; 6.732 ; Rise       ; clock           ;
;  out_view_Registrador1_Add[4]   ; clock      ; 5.399 ; 5.447 ; Rise       ; clock           ;
;  out_view_Registrador1_Add[5]   ; clock      ; 5.392 ; 5.435 ; Rise       ; clock           ;
;  out_view_Registrador1_Add[6]   ; clock      ; 5.801 ; 5.850 ; Rise       ; clock           ;
;  out_view_Registrador1_Add[7]   ; clock      ; 4.979 ; 5.003 ; Rise       ; clock           ;
; out_view_Registrador1_chave[*]  ; clock      ; 5.638 ; 5.644 ; Rise       ; clock           ;
;  out_view_Registrador1_chave[0] ; clock      ; 5.435 ; 5.442 ; Rise       ; clock           ;
;  out_view_Registrador1_chave[1] ; clock      ; 5.437 ; 5.476 ; Rise       ; clock           ;
;  out_view_Registrador1_chave[2] ; clock      ; 5.564 ; 5.640 ; Rise       ; clock           ;
;  out_view_Registrador1_chave[3] ; clock      ; 5.273 ; 5.296 ; Rise       ; clock           ;
;  out_view_Registrador1_chave[4] ; clock      ; 5.638 ; 5.644 ; Rise       ; clock           ;
;  out_view_Registrador1_chave[5] ; clock      ; 5.303 ; 5.354 ; Rise       ; clock           ;
;  out_view_Registrador1_chave[6] ; clock      ; 5.318 ; 5.358 ; Rise       ; clock           ;
;  out_view_Registrador1_chave[7] ; clock      ; 5.426 ; 5.447 ; Rise       ; clock           ;
; out_view_Registrador1_texto[*]  ; clock      ; 5.666 ; 5.729 ; Rise       ; clock           ;
;  out_view_Registrador1_texto[0] ; clock      ; 5.666 ; 5.729 ; Rise       ; clock           ;
;  out_view_Registrador1_texto[1] ; clock      ; 5.555 ; 5.634 ; Rise       ; clock           ;
;  out_view_Registrador1_texto[2] ; clock      ; 5.623 ; 5.670 ; Rise       ; clock           ;
;  out_view_Registrador1_texto[3] ; clock      ; 5.254 ; 5.288 ; Rise       ; clock           ;
;  out_view_Registrador1_texto[4] ; clock      ; 5.304 ; 5.366 ; Rise       ; clock           ;
;  out_view_Registrador1_texto[5] ; clock      ; 5.198 ; 5.257 ; Rise       ; clock           ;
;  out_view_Registrador1_texto[6] ; clock      ; 5.285 ; 5.317 ; Rise       ; clock           ;
;  out_view_Registrador1_texto[7] ; clock      ; 5.460 ; 5.474 ; Rise       ; clock           ;
+---------------------------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                               ;
+---------------------------------+------------+-------+-------+------------+-----------------+
; Data Port                       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------------------+------------+-------+-------+------------+-----------------+
; out_view_Add[*]                 ; clock      ; 3.131 ; 3.162 ; Rise       ; clock           ;
;  out_view_Add[0]                ; clock      ; 4.436 ; 4.701 ; Rise       ; clock           ;
;  out_view_Add[1]                ; clock      ; 3.263 ; 3.315 ; Rise       ; clock           ;
;  out_view_Add[2]                ; clock      ; 3.276 ; 3.331 ; Rise       ; clock           ;
;  out_view_Add[3]                ; clock      ; 4.047 ; 4.174 ; Rise       ; clock           ;
;  out_view_Add[4]                ; clock      ; 3.213 ; 3.251 ; Rise       ; clock           ;
;  out_view_Add[5]                ; clock      ; 3.131 ; 3.162 ; Rise       ; clock           ;
;  out_view_Add[6]                ; clock      ; 3.266 ; 3.314 ; Rise       ; clock           ;
;  out_view_Add[7]                ; clock      ; 3.133 ; 3.165 ; Rise       ; clock           ;
; out_view_Add1[*]                ; clock      ; 3.079 ; 3.131 ; Rise       ; clock           ;
;  out_view_Add1[0]               ; clock      ; 3.153 ; 3.206 ; Rise       ; clock           ;
;  out_view_Add1[1]               ; clock      ; 3.204 ; 3.275 ; Rise       ; clock           ;
;  out_view_Add1[2]               ; clock      ; 3.339 ; 3.411 ; Rise       ; clock           ;
;  out_view_Add1[3]               ; clock      ; 3.225 ; 3.285 ; Rise       ; clock           ;
;  out_view_Add1[4]               ; clock      ; 3.434 ; 3.517 ; Rise       ; clock           ;
;  out_view_Add1[5]               ; clock      ; 3.203 ; 3.243 ; Rise       ; clock           ;
;  out_view_Add1[6]               ; clock      ; 3.079 ; 3.131 ; Rise       ; clock           ;
;  out_view_Add1[7]               ; clock      ; 3.283 ; 3.352 ; Rise       ; clock           ;
; out_view_Registrador0_Add[*]    ; clock      ; 3.118 ; 3.190 ; Rise       ; clock           ;
;  out_view_Registrador0_Add[0]   ; clock      ; 3.118 ; 3.194 ; Rise       ; clock           ;
;  out_view_Registrador0_Add[1]   ; clock      ; 3.137 ; 3.220 ; Rise       ; clock           ;
;  out_view_Registrador0_Add[2]   ; clock      ; 3.137 ; 3.222 ; Rise       ; clock           ;
;  out_view_Registrador0_Add[3]   ; clock      ; 3.352 ; 3.446 ; Rise       ; clock           ;
;  out_view_Registrador0_Add[4]   ; clock      ; 3.276 ; 3.389 ; Rise       ; clock           ;
;  out_view_Registrador0_Add[5]   ; clock      ; 3.189 ; 3.262 ; Rise       ; clock           ;
;  out_view_Registrador0_Add[6]   ; clock      ; 3.189 ; 3.272 ; Rise       ; clock           ;
;  out_view_Registrador0_Add[7]   ; clock      ; 3.119 ; 3.190 ; Rise       ; clock           ;
; out_view_Registrador0_chave[*]  ; clock      ; 3.010 ; 3.073 ; Rise       ; clock           ;
;  out_view_Registrador0_chave[0] ; clock      ; 3.091 ; 3.170 ; Rise       ; clock           ;
;  out_view_Registrador0_chave[1] ; clock      ; 4.079 ; 4.219 ; Rise       ; clock           ;
;  out_view_Registrador0_chave[2] ; clock      ; 3.010 ; 3.073 ; Rise       ; clock           ;
;  out_view_Registrador0_chave[3] ; clock      ; 3.117 ; 3.196 ; Rise       ; clock           ;
;  out_view_Registrador0_chave[4] ; clock      ; 3.113 ; 3.177 ; Rise       ; clock           ;
;  out_view_Registrador0_chave[5] ; clock      ; 3.197 ; 3.271 ; Rise       ; clock           ;
;  out_view_Registrador0_chave[6] ; clock      ; 3.288 ; 3.382 ; Rise       ; clock           ;
;  out_view_Registrador0_chave[7] ; clock      ; 3.139 ; 3.203 ; Rise       ; clock           ;
; out_view_Registrador0_texto[*]  ; clock      ; 2.966 ; 3.013 ; Rise       ; clock           ;
;  out_view_Registrador0_texto[0] ; clock      ; 3.024 ; 3.092 ; Rise       ; clock           ;
;  out_view_Registrador0_texto[1] ; clock      ; 3.112 ; 3.194 ; Rise       ; clock           ;
;  out_view_Registrador0_texto[2] ; clock      ; 3.257 ; 3.348 ; Rise       ; clock           ;
;  out_view_Registrador0_texto[3] ; clock      ; 3.012 ; 3.076 ; Rise       ; clock           ;
;  out_view_Registrador0_texto[4] ; clock      ; 2.966 ; 3.013 ; Rise       ; clock           ;
;  out_view_Registrador0_texto[5] ; clock      ; 2.970 ; 3.018 ; Rise       ; clock           ;
;  out_view_Registrador0_texto[6] ; clock      ; 3.198 ; 3.264 ; Rise       ; clock           ;
;  out_view_Registrador0_texto[7] ; clock      ; 3.132 ; 3.200 ; Rise       ; clock           ;
; out_view_Registrador1_Add[*]    ; clock      ; 2.905 ; 2.970 ; Rise       ; clock           ;
;  out_view_Registrador1_Add[0]   ; clock      ; 3.075 ; 3.163 ; Rise       ; clock           ;
;  out_view_Registrador1_Add[1]   ; clock      ; 3.247 ; 3.349 ; Rise       ; clock           ;
;  out_view_Registrador1_Add[2]   ; clock      ; 3.066 ; 3.147 ; Rise       ; clock           ;
;  out_view_Registrador1_Add[3]   ; clock      ; 4.026 ; 4.143 ; Rise       ; clock           ;
;  out_view_Registrador1_Add[4]   ; clock      ; 3.142 ; 3.233 ; Rise       ; clock           ;
;  out_view_Registrador1_Add[5]   ; clock      ; 3.126 ; 3.222 ; Rise       ; clock           ;
;  out_view_Registrador1_Add[6]   ; clock      ; 3.377 ; 3.493 ; Rise       ; clock           ;
;  out_view_Registrador1_Add[7]   ; clock      ; 2.905 ; 2.970 ; Rise       ; clock           ;
; out_view_Registrador1_chave[*]  ; clock      ; 3.072 ; 3.150 ; Rise       ; clock           ;
;  out_view_Registrador1_chave[0] ; clock      ; 3.135 ; 3.224 ; Rise       ; clock           ;
;  out_view_Registrador1_chave[1] ; clock      ; 3.154 ; 3.244 ; Rise       ; clock           ;
;  out_view_Registrador1_chave[2] ; clock      ; 3.250 ; 3.356 ; Rise       ; clock           ;
;  out_view_Registrador1_chave[3] ; clock      ; 3.072 ; 3.150 ; Rise       ; clock           ;
;  out_view_Registrador1_chave[4] ; clock      ; 3.252 ; 3.347 ; Rise       ; clock           ;
;  out_view_Registrador1_chave[5] ; clock      ; 3.097 ; 3.175 ; Rise       ; clock           ;
;  out_view_Registrador1_chave[6] ; clock      ; 3.102 ; 3.194 ; Rise       ; clock           ;
;  out_view_Registrador1_chave[7] ; clock      ; 3.141 ; 3.232 ; Rise       ; clock           ;
; out_view_Registrador1_texto[*]  ; clock      ; 3.031 ; 3.097 ; Rise       ; clock           ;
;  out_view_Registrador1_texto[0] ; clock      ; 3.310 ; 3.423 ; Rise       ; clock           ;
;  out_view_Registrador1_texto[1] ; clock      ; 3.241 ; 3.351 ; Rise       ; clock           ;
;  out_view_Registrador1_texto[2] ; clock      ; 3.262 ; 3.345 ; Rise       ; clock           ;
;  out_view_Registrador1_texto[3] ; clock      ; 3.052 ; 3.138 ; Rise       ; clock           ;
;  out_view_Registrador1_texto[4] ; clock      ; 3.090 ; 3.180 ; Rise       ; clock           ;
;  out_view_Registrador1_texto[5] ; clock      ; 3.031 ; 3.097 ; Rise       ; clock           ;
;  out_view_Registrador1_texto[6] ; clock      ; 3.077 ; 3.164 ; Rise       ; clock           ;
;  out_view_Registrador1_texto[7] ; clock      ; 3.162 ; 3.246 ; Rise       ; clock           ;
+---------------------------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                                     ;
+--------------------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin                            ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+--------------------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; out_view_Registrador0_chave[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_view_Registrador0_chave[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_view_Registrador0_chave[2] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_view_Registrador0_chave[3] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_view_Registrador0_chave[4] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_view_Registrador0_chave[5] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_view_Registrador0_chave[6] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_view_Registrador0_chave[7] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_view_Registrador1_chave[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_view_Registrador1_chave[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_view_Registrador1_chave[2] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_view_Registrador1_chave[3] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_view_Registrador1_chave[4] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_view_Registrador1_chave[5] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_view_Registrador1_chave[6] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_view_Registrador1_chave[7] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_view_Registrador0_texto[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_view_Registrador0_texto[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_view_Registrador0_texto[2] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_view_Registrador0_texto[3] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_view_Registrador0_texto[4] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_view_Registrador0_texto[5] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_view_Registrador0_texto[6] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_view_Registrador0_texto[7] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_view_Registrador1_texto[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_view_Registrador1_texto[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_view_Registrador1_texto[2] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_view_Registrador1_texto[3] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_view_Registrador1_texto[4] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_view_Registrador1_texto[5] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_view_Registrador1_texto[6] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_view_Registrador1_texto[7] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_view_Add[0]                ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_view_Add[1]                ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_view_Add[2]                ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_view_Add[3]                ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_view_Add[4]                ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_view_Add[5]                ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_view_Add[6]                ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_view_Add[7]                ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_view_Add1[0]               ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_view_Add1[1]               ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_view_Add1[2]               ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_view_Add1[3]               ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_view_Add1[4]               ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_view_Add1[5]               ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_view_Add1[6]               ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_view_Add1[7]               ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_view_Registrador0_Add[0]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_view_Registrador0_Add[1]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_view_Registrador0_Add[2]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_view_Registrador0_Add[3]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_view_Registrador0_Add[4]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_view_Registrador0_Add[5]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_view_Registrador0_Add[6]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_view_Registrador0_Add[7]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_view_Registrador1_Add[0]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_view_Registrador1_Add[1]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_view_Registrador1_Add[2]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_view_Registrador1_Add[3]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_view_Registrador1_Add[4]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_view_Registrador1_Add[5]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_view_Registrador1_Add[6]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_view_Registrador1_Add[7]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~                  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~                  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+--------------------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; registrador0_chave[0]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clock                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Enable_registradoresA   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; registrador0_chave[1]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; registrador0_chave[2]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; registrador0_chave[3]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; registrador0_chave[4]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; registrador0_chave[5]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; registrador0_chave[6]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; registrador0_chave[7]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; registrador1_chave[0]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Enable_registradoresB   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; registrador1_chave[1]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; registrador1_chave[2]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; registrador1_chave[3]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; registrador1_chave[4]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; registrador1_chave[5]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; registrador1_chave[6]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; registrador1_chave[7]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; registrador0_texto[0]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; registrador0_texto[1]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; registrador0_texto[2]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; registrador0_texto[3]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; registrador0_texto[4]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; registrador0_texto[5]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; registrador0_texto[6]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; registrador0_texto[7]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; registrador1_texto[0]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; registrador1_texto[1]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; registrador1_texto[2]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; registrador1_texto[3]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; registrador1_texto[4]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; registrador1_texto[5]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; registrador1_texto[6]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; registrador1_texto[7]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Enable_add              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+--------------------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                            ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+--------------------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; out_view_Registrador0_chave[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; out_view_Registrador0_chave[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.33 V              ; -0.00343 V          ; 0.134 V                              ; 0.076 V                              ; 3.33e-09 s                  ; 3.16e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.33 V             ; -0.00343 V         ; 0.134 V                             ; 0.076 V                             ; 3.33e-09 s                 ; 3.16e-09 s                 ; Yes                       ; Yes                       ;
; out_view_Registrador0_chave[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; out_view_Registrador0_chave[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; out_view_Registrador0_chave[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; out_view_Registrador0_chave[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; out_view_Registrador0_chave[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; out_view_Registrador0_chave[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; out_view_Registrador1_chave[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.11e-07 V                   ; 2.35 V              ; -0.00791 V          ; 0.102 V                              ; 0.023 V                              ; 6.39e-10 s                  ; 5.99e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.11e-07 V                  ; 2.35 V             ; -0.00791 V         ; 0.102 V                             ; 0.023 V                             ; 6.39e-10 s                 ; 5.99e-10 s                 ; Yes                       ; Yes                       ;
; out_view_Registrador1_chave[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.11e-07 V                   ; 2.35 V              ; -0.00791 V          ; 0.102 V                              ; 0.023 V                              ; 6.39e-10 s                  ; 5.99e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.11e-07 V                  ; 2.35 V             ; -0.00791 V         ; 0.102 V                             ; 0.023 V                             ; 6.39e-10 s                 ; 5.99e-10 s                 ; Yes                       ; Yes                       ;
; out_view_Registrador1_chave[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.11e-07 V                   ; 2.35 V              ; -0.00791 V          ; 0.102 V                              ; 0.023 V                              ; 6.39e-10 s                  ; 5.99e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.11e-07 V                  ; 2.35 V             ; -0.00791 V         ; 0.102 V                             ; 0.023 V                             ; 6.39e-10 s                 ; 5.99e-10 s                 ; Yes                       ; Yes                       ;
; out_view_Registrador1_chave[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.11e-07 V                   ; 2.35 V              ; -0.00791 V          ; 0.102 V                              ; 0.023 V                              ; 6.39e-10 s                  ; 5.99e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.11e-07 V                  ; 2.35 V             ; -0.00791 V         ; 0.102 V                             ; 0.023 V                             ; 6.39e-10 s                 ; 5.99e-10 s                 ; Yes                       ; Yes                       ;
; out_view_Registrador1_chave[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.11e-07 V                   ; 2.35 V              ; -0.00791 V          ; 0.102 V                              ; 0.023 V                              ; 6.39e-10 s                  ; 5.99e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.11e-07 V                  ; 2.35 V             ; -0.00791 V         ; 0.102 V                             ; 0.023 V                             ; 6.39e-10 s                 ; 5.99e-10 s                 ; Yes                       ; Yes                       ;
; out_view_Registrador1_chave[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.11e-07 V                   ; 2.35 V              ; -0.00791 V          ; 0.102 V                              ; 0.023 V                              ; 6.39e-10 s                  ; 5.99e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.11e-07 V                  ; 2.35 V             ; -0.00791 V         ; 0.102 V                             ; 0.023 V                             ; 6.39e-10 s                 ; 5.99e-10 s                 ; Yes                       ; Yes                       ;
; out_view_Registrador1_chave[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.11e-07 V                   ; 2.35 V              ; -0.00791 V          ; 0.102 V                              ; 0.023 V                              ; 6.39e-10 s                  ; 5.99e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.11e-07 V                  ; 2.35 V             ; -0.00791 V         ; 0.102 V                             ; 0.023 V                             ; 6.39e-10 s                 ; 5.99e-10 s                 ; Yes                       ; Yes                       ;
; out_view_Registrador1_chave[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.11e-07 V                   ; 2.35 V              ; -0.00791 V          ; 0.102 V                              ; 0.023 V                              ; 6.39e-10 s                  ; 5.99e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.11e-07 V                  ; 2.35 V             ; -0.00791 V         ; 0.102 V                             ; 0.023 V                             ; 6.39e-10 s                 ; 5.99e-10 s                 ; Yes                       ; Yes                       ;
; out_view_Registrador0_texto[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; out_view_Registrador0_texto[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; out_view_Registrador0_texto[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; out_view_Registrador0_texto[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; out_view_Registrador0_texto[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; out_view_Registrador0_texto[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; out_view_Registrador0_texto[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; out_view_Registrador0_texto[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; out_view_Registrador1_texto[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.11e-07 V                   ; 2.35 V              ; -0.00791 V          ; 0.102 V                              ; 0.023 V                              ; 6.39e-10 s                  ; 5.99e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.11e-07 V                  ; 2.35 V             ; -0.00791 V         ; 0.102 V                             ; 0.023 V                             ; 6.39e-10 s                 ; 5.99e-10 s                 ; Yes                       ; Yes                       ;
; out_view_Registrador1_texto[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.11e-07 V                   ; 2.35 V              ; -0.00791 V          ; 0.102 V                              ; 0.023 V                              ; 6.39e-10 s                  ; 5.99e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.11e-07 V                  ; 2.35 V             ; -0.00791 V         ; 0.102 V                             ; 0.023 V                             ; 6.39e-10 s                 ; 5.99e-10 s                 ; Yes                       ; Yes                       ;
; out_view_Registrador1_texto[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.11e-07 V                   ; 2.36 V              ; -0.00477 V          ; 0.097 V                              ; 0.012 V                              ; 4.4e-10 s                   ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.11e-07 V                  ; 2.36 V             ; -0.00477 V         ; 0.097 V                             ; 0.012 V                             ; 4.4e-10 s                  ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; out_view_Registrador1_texto[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.11e-07 V                   ; 2.35 V              ; -0.00791 V          ; 0.102 V                              ; 0.023 V                              ; 6.39e-10 s                  ; 5.99e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.11e-07 V                  ; 2.35 V             ; -0.00791 V         ; 0.102 V                             ; 0.023 V                             ; 6.39e-10 s                 ; 5.99e-10 s                 ; Yes                       ; Yes                       ;
; out_view_Registrador1_texto[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.11e-07 V                   ; 2.35 V              ; -0.00791 V          ; 0.102 V                              ; 0.023 V                              ; 6.39e-10 s                  ; 5.99e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.11e-07 V                  ; 2.35 V             ; -0.00791 V         ; 0.102 V                             ; 0.023 V                             ; 6.39e-10 s                 ; 5.99e-10 s                 ; Yes                       ; Yes                       ;
; out_view_Registrador1_texto[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.11e-07 V                   ; 2.36 V              ; -0.00477 V          ; 0.097 V                              ; 0.012 V                              ; 4.4e-10 s                   ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.11e-07 V                  ; 2.36 V             ; -0.00477 V         ; 0.097 V                             ; 0.012 V                             ; 4.4e-10 s                  ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; out_view_Registrador1_texto[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.11e-07 V                   ; 2.35 V              ; -0.00791 V          ; 0.102 V                              ; 0.023 V                              ; 6.39e-10 s                  ; 5.99e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.11e-07 V                  ; 2.35 V             ; -0.00791 V         ; 0.102 V                             ; 0.023 V                             ; 6.39e-10 s                 ; 5.99e-10 s                 ; Yes                       ; Yes                       ;
; out_view_Registrador1_texto[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.11e-07 V                   ; 2.35 V              ; -0.00791 V          ; 0.102 V                              ; 0.023 V                              ; 6.39e-10 s                  ; 5.99e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.11e-07 V                  ; 2.35 V             ; -0.00791 V         ; 0.102 V                             ; 0.023 V                             ; 6.39e-10 s                 ; 5.99e-10 s                 ; Yes                       ; Yes                       ;
; out_view_Add[0]                ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; out_view_Add[1]                ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; out_view_Add[2]                ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; out_view_Add[3]                ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; out_view_Add[4]                ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; out_view_Add[5]                ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; out_view_Add[6]                ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; out_view_Add[7]                ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; out_view_Add1[0]               ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.11e-07 V                   ; 2.35 V              ; -0.00791 V          ; 0.102 V                              ; 0.023 V                              ; 6.39e-10 s                  ; 5.99e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.11e-07 V                  ; 2.35 V             ; -0.00791 V         ; 0.102 V                             ; 0.023 V                             ; 6.39e-10 s                 ; 5.99e-10 s                 ; Yes                       ; Yes                       ;
; out_view_Add1[1]               ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.11e-07 V                   ; 2.35 V              ; -0.00791 V          ; 0.102 V                              ; 0.023 V                              ; 6.39e-10 s                  ; 5.99e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.11e-07 V                  ; 2.35 V             ; -0.00791 V         ; 0.102 V                             ; 0.023 V                             ; 6.39e-10 s                 ; 5.99e-10 s                 ; Yes                       ; Yes                       ;
; out_view_Add1[2]               ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.11e-07 V                   ; 2.35 V              ; -0.00791 V          ; 0.102 V                              ; 0.023 V                              ; 6.39e-10 s                  ; 5.99e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.11e-07 V                  ; 2.35 V             ; -0.00791 V         ; 0.102 V                             ; 0.023 V                             ; 6.39e-10 s                 ; 5.99e-10 s                 ; Yes                       ; Yes                       ;
; out_view_Add1[3]               ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.11e-07 V                   ; 2.35 V              ; -0.00791 V          ; 0.102 V                              ; 0.023 V                              ; 6.39e-10 s                  ; 5.99e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.11e-07 V                  ; 2.35 V             ; -0.00791 V         ; 0.102 V                             ; 0.023 V                             ; 6.39e-10 s                 ; 5.99e-10 s                 ; Yes                       ; Yes                       ;
; out_view_Add1[4]               ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.11e-07 V                   ; 2.35 V              ; -0.00791 V          ; 0.102 V                              ; 0.023 V                              ; 6.39e-10 s                  ; 5.99e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.11e-07 V                  ; 2.35 V             ; -0.00791 V         ; 0.102 V                             ; 0.023 V                             ; 6.39e-10 s                 ; 5.99e-10 s                 ; Yes                       ; Yes                       ;
; out_view_Add1[5]               ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.11e-07 V                   ; 2.36 V              ; -0.00477 V          ; 0.097 V                              ; 0.012 V                              ; 4.4e-10 s                   ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.11e-07 V                  ; 2.36 V             ; -0.00477 V         ; 0.097 V                             ; 0.012 V                             ; 4.4e-10 s                  ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; out_view_Add1[6]               ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.11e-07 V                   ; 2.35 V              ; -0.00791 V          ; 0.102 V                              ; 0.023 V                              ; 6.39e-10 s                  ; 5.99e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.11e-07 V                  ; 2.35 V             ; -0.00791 V         ; 0.102 V                             ; 0.023 V                             ; 6.39e-10 s                 ; 5.99e-10 s                 ; Yes                       ; Yes                       ;
; out_view_Add1[7]               ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.11e-07 V                   ; 2.35 V              ; -0.00791 V          ; 0.102 V                              ; 0.023 V                              ; 6.39e-10 s                  ; 5.99e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.11e-07 V                  ; 2.35 V             ; -0.00791 V         ; 0.102 V                             ; 0.023 V                             ; 6.39e-10 s                 ; 5.99e-10 s                 ; Yes                       ; Yes                       ;
; out_view_Registrador0_Add[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; out_view_Registrador0_Add[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; out_view_Registrador0_Add[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; out_view_Registrador0_Add[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; out_view_Registrador0_Add[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; out_view_Registrador0_Add[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; out_view_Registrador0_Add[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; out_view_Registrador0_Add[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; out_view_Registrador1_Add[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.11e-07 V                   ; 2.35 V              ; -0.00791 V          ; 0.102 V                              ; 0.023 V                              ; 6.39e-10 s                  ; 5.99e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.11e-07 V                  ; 2.35 V             ; -0.00791 V         ; 0.102 V                             ; 0.023 V                             ; 6.39e-10 s                 ; 5.99e-10 s                 ; Yes                       ; Yes                       ;
; out_view_Registrador1_Add[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.11e-07 V                   ; 2.35 V              ; -0.00791 V          ; 0.102 V                              ; 0.023 V                              ; 6.39e-10 s                  ; 5.99e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.11e-07 V                  ; 2.35 V             ; -0.00791 V         ; 0.102 V                             ; 0.023 V                             ; 6.39e-10 s                 ; 5.99e-10 s                 ; Yes                       ; Yes                       ;
; out_view_Registrador1_Add[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.11e-07 V                   ; 2.35 V              ; -0.00791 V          ; 0.102 V                              ; 0.023 V                              ; 6.39e-10 s                  ; 5.99e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.11e-07 V                  ; 2.35 V             ; -0.00791 V         ; 0.102 V                             ; 0.023 V                             ; 6.39e-10 s                 ; 5.99e-10 s                 ; Yes                       ; Yes                       ;
; out_view_Registrador1_Add[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.11e-07 V                   ; 2.33 V              ; -0.00353 V          ; 0.131 V                              ; 0.073 V                              ; 3.33e-09 s                  ; 3.13e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.11e-07 V                  ; 2.33 V             ; -0.00353 V         ; 0.131 V                             ; 0.073 V                             ; 3.33e-09 s                 ; 3.13e-09 s                 ; Yes                       ; Yes                       ;
; out_view_Registrador1_Add[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.11e-07 V                   ; 2.35 V              ; -0.00791 V          ; 0.102 V                              ; 0.023 V                              ; 6.39e-10 s                  ; 5.99e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.11e-07 V                  ; 2.35 V             ; -0.00791 V         ; 0.102 V                             ; 0.023 V                             ; 6.39e-10 s                 ; 5.99e-10 s                 ; Yes                       ; Yes                       ;
; out_view_Registrador1_Add[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.11e-07 V                   ; 2.35 V              ; -0.00791 V          ; 0.102 V                              ; 0.023 V                              ; 6.39e-10 s                  ; 5.99e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.11e-07 V                  ; 2.35 V             ; -0.00791 V         ; 0.102 V                             ; 0.023 V                             ; 6.39e-10 s                 ; 5.99e-10 s                 ; Yes                       ; Yes                       ;
; out_view_Registrador1_Add[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.11e-07 V                   ; 2.35 V              ; -0.00791 V          ; 0.102 V                              ; 0.023 V                              ; 6.39e-10 s                  ; 5.99e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.11e-07 V                  ; 2.35 V             ; -0.00791 V         ; 0.102 V                             ; 0.023 V                             ; 6.39e-10 s                 ; 5.99e-10 s                 ; Yes                       ; Yes                       ;
; out_view_Registrador1_Add[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.11e-07 V                   ; 2.35 V              ; -0.00791 V          ; 0.102 V                              ; 0.023 V                              ; 6.39e-10 s                  ; 5.99e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.11e-07 V                  ; 2.35 V             ; -0.00791 V         ; 0.102 V                             ; 0.023 V                             ; 6.39e-10 s                 ; 5.99e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~                  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.68e-07 V                   ; 2.36 V              ; -0.0222 V           ; 0.073 V                              ; 0.035 V                              ; 3.97e-10 s                  ; 3.26e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.68e-07 V                  ; 2.36 V             ; -0.0222 V          ; 0.073 V                             ; 0.035 V                             ; 3.97e-10 s                 ; 3.26e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~                  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.36e-07 V                   ; 2.35 V              ; -0.00597 V          ; 0.081 V                              ; 0.031 V                              ; 5.3e-10 s                   ; 7.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.36e-07 V                  ; 2.35 V             ; -0.00597 V         ; 0.081 V                             ; 0.031 V                             ; 5.3e-10 s                  ; 7.56e-10 s                 ; Yes                       ; Yes                       ;
+--------------------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+--------------------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                            ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+--------------------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; out_view_Registrador0_chave[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; out_view_Registrador0_chave[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.64 V              ; -0.0115 V           ; 0.204 V                              ; 0.12 V                               ; 2.38e-09 s                  ; 2.24e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.64 V             ; -0.0115 V          ; 0.204 V                             ; 0.12 V                              ; 2.38e-09 s                 ; 2.24e-09 s                 ; No                        ; Yes                       ;
; out_view_Registrador0_chave[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; out_view_Registrador0_chave[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; out_view_Registrador0_chave[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; out_view_Registrador0_chave[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; out_view_Registrador0_chave[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; out_view_Registrador0_chave[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; out_view_Registrador1_chave[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; out_view_Registrador1_chave[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; out_view_Registrador1_chave[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; out_view_Registrador1_chave[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; out_view_Registrador1_chave[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; out_view_Registrador1_chave[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; out_view_Registrador1_chave[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; out_view_Registrador1_chave[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; out_view_Registrador0_texto[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; out_view_Registrador0_texto[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; out_view_Registrador0_texto[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; out_view_Registrador0_texto[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; out_view_Registrador0_texto[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; out_view_Registrador0_texto[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; out_view_Registrador0_texto[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; out_view_Registrador0_texto[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; out_view_Registrador1_texto[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; out_view_Registrador1_texto[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; out_view_Registrador1_texto[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.72 V              ; -0.0401 V           ; 0.163 V                              ; 0.091 V                              ; 2.71e-10 s                  ; 2.61e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.72 V             ; -0.0401 V          ; 0.163 V                             ; 0.091 V                             ; 2.71e-10 s                 ; 2.61e-10 s                 ; Yes                       ; Yes                       ;
; out_view_Registrador1_texto[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; out_view_Registrador1_texto[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; out_view_Registrador1_texto[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.72 V              ; -0.0401 V           ; 0.163 V                              ; 0.091 V                              ; 2.71e-10 s                  ; 2.61e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.72 V             ; -0.0401 V          ; 0.163 V                             ; 0.091 V                             ; 2.71e-10 s                 ; 2.61e-10 s                 ; Yes                       ; Yes                       ;
; out_view_Registrador1_texto[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; out_view_Registrador1_texto[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; out_view_Add[0]                ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; out_view_Add[1]                ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; out_view_Add[2]                ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; out_view_Add[3]                ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; out_view_Add[4]                ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; out_view_Add[5]                ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; out_view_Add[6]                ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; out_view_Add[7]                ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; out_view_Add1[0]               ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; out_view_Add1[1]               ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; out_view_Add1[2]               ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; out_view_Add1[3]               ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; out_view_Add1[4]               ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; out_view_Add1[5]               ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.72 V              ; -0.0401 V           ; 0.163 V                              ; 0.091 V                              ; 2.71e-10 s                  ; 2.61e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.72 V             ; -0.0401 V          ; 0.163 V                             ; 0.091 V                             ; 2.71e-10 s                 ; 2.61e-10 s                 ; Yes                       ; Yes                       ;
; out_view_Add1[6]               ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; out_view_Add1[7]               ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; out_view_Registrador0_Add[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; out_view_Registrador0_Add[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; out_view_Registrador0_Add[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; out_view_Registrador0_Add[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; out_view_Registrador0_Add[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; out_view_Registrador0_Add[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; out_view_Registrador0_Add[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; out_view_Registrador0_Add[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; out_view_Registrador1_Add[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; out_view_Registrador1_Add[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; out_view_Registrador1_Add[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; out_view_Registrador1_Add[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.64 V              ; -0.0118 V           ; 0.201 V                              ; 0.175 V                              ; 2.38e-09 s                  ; 2.21e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.64 V             ; -0.0118 V          ; 0.201 V                             ; 0.175 V                             ; 2.38e-09 s                 ; 2.21e-09 s                 ; No                        ; Yes                       ;
; out_view_Registrador1_Add[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; out_view_Registrador1_Add[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; out_view_Registrador1_Add[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; out_view_Registrador1_Add[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~                  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.2e-08 V                    ; 2.74 V              ; -0.061 V            ; 0.159 V                              ; 0.078 V                              ; 2.7e-10 s                   ; 2.2e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.2e-08 V                   ; 2.74 V             ; -0.061 V           ; 0.159 V                             ; 0.078 V                             ; 2.7e-10 s                  ; 2.2e-10 s                  ; No                        ; Yes                       ;
; ~ALTERA_nCEO~                  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.52e-08 V                   ; 2.7 V               ; -0.0121 V           ; 0.274 V                              ; 0.034 V                              ; 3.18e-10 s                  ; 4.96e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.52e-08 V                  ; 2.7 V              ; -0.0121 V          ; 0.274 V                             ; 0.034 V                             ; 3.18e-10 s                 ; 4.96e-10 s                 ; No                        ; Yes                       ;
+--------------------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock      ; clock    ; 32       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock      ; clock    ; 32       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 35    ; 35   ;
; Unconstrained Input Port Paths  ; 80    ; 80   ;
; Unconstrained Output Ports      ; 64    ; 64   ;
; Unconstrained Output Port Paths ; 80    ; 80   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.0 Build 156 04/24/2013 SJ Web Edition
    Info: Processing started: Sat Oct 19 16:10:26 2019
Info: Command: quartus_sta AES_topo -c AES_topo
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'AES_topo.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clock clock
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Info (332146): Worst-case setup slack is 0.087
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.087         0.000 clock 
Info (332146): Worst-case hold slack is 0.387
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.387         0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -51.000 clock 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332146): Worst-case setup slack is 0.185
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.185         0.000 clock 
Info (332146): Worst-case hold slack is 0.345
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.345         0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -51.000 clock 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332146): Worst-case setup slack is 0.489
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.489         0.000 clock 
Info (332146): Worst-case hold slack is 0.203
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.203         0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -53.616 clock 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4574 megabytes
    Info: Processing ended: Sat Oct 19 16:10:28 2019
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


