### 本周进展

- 阅读了指令集扩展方式紧耦合的一些论文，在处理器设计解耦和加速器异构并行方面怎么组织进行了思考
- 了解了一些aes加速核内实现的情况，和IP组进行了交流
- 对于FPGA数据和真实处理器数据进行比较，之前担心FPGA访存因为内存刷新频率和处理器频路比例与真实芯片不同会产生影响的问题，和汪文祥组长交流，因为流式的访问，大数据量下可以忽略影响

### 下周计划

- 继续阅读论文
- 确定实验方案和论文大纲

