<?xml version="1.0" encoding="UTF-8"?>
<DARoots Version="1" Minor="26">
  <FileSet Name="sources" Type="DesignSrcs" RelSrcDir="$PSRCDIR/sources_1">
    <Filter Type="Srcs"/>
    <File Path="$PSRCDIR/sources_1/imports/verilog/multiplier_31.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../verilog/multiplier_31.v"/>
        <Attr Name="ImportTime" Val="1512692433"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInImplementation" Val="1"/>
        <Attr Name="UsedInSimulation" Val="1"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog/adder_30.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../verilog/adder_30.v"/>
        <Attr Name="ImportTime" Val="1512692433"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInImplementation" Val="1"/>
        <Attr Name="UsedInSimulation" Val="1"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog/shifter_24.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../verilog/shifter_24.v"/>
        <Attr Name="ImportTime" Val="1512692433"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInImplementation" Val="1"/>
        <Attr Name="UsedInSimulation" Val="1"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog/pipeline_18.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../verilog/pipeline_18.v"/>
        <Attr Name="ImportTime" Val="1512692433"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInImplementation" Val="1"/>
        <Attr Name="UsedInSimulation" Val="1"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog/cmp_25.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../verilog/cmp_25.v"/>
        <Attr Name="ImportTime" Val="1512692433"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInImplementation" Val="1"/>
        <Attr Name="UsedInSimulation" Val="1"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog/boole_23.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../verilog/boole_23.v"/>
        <Attr Name="ImportTime" Val="1512692433"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInImplementation" Val="1"/>
        <Attr Name="UsedInSimulation" Val="1"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog/adder16bit_22.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../verilog/adder16bit_22.v"/>
        <Attr Name="ImportTime" Val="1512692433"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInImplementation" Val="1"/>
        <Attr Name="UsedInSimulation" Val="1"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog/edge_detector_7.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../verilog/edge_detector_7.v"/>
        <Attr Name="ImportTime" Val="1512692433"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInImplementation" Val="1"/>
        <Attr Name="UsedInSimulation" Val="1"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog/button_conditioner_9.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../verilog/button_conditioner_9.v"/>
        <Attr Name="ImportTime" Val="1512692433"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInImplementation" Val="1"/>
        <Attr Name="UsedInSimulation" Val="1"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog/alu16bit_16.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../verilog/alu16bit_16.v"/>
        <Attr Name="ImportTime" Val="1512692433"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInImplementation" Val="1"/>
        <Attr Name="UsedInSimulation" Val="1"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog/ws2812b_3.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../verilog/ws2812b_3.v"/>
        <Attr Name="ImportTime" Val="1512692432"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInImplementation" Val="1"/>
        <Attr Name="UsedInSimulation" Val="1"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog/reset_conditioner_11.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../verilog/reset_conditioner_11.v"/>
        <Attr Name="ImportTime" Val="1512692433"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInImplementation" Val="1"/>
        <Attr Name="UsedInSimulation" Val="1"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog/playercontrol_1.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../verilog/playercontrol_1.v"/>
        <Attr Name="ImportTime" Val="1512692432"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInImplementation" Val="1"/>
        <Attr Name="UsedInSimulation" Val="1"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog/gamestart_5.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../verilog/gamestart_5.v"/>
        <Attr Name="ImportTime" Val="1512692432"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInImplementation" Val="1"/>
        <Attr Name="UsedInSimulation" Val="1"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog/gameover_6.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../verilog/gameover_6.v"/>
        <Attr Name="ImportTime" Val="1512692432"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInImplementation" Val="1"/>
        <Attr Name="UsedInSimulation" Val="1"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog/brickgen_4.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../verilog/brickgen_4.v"/>
        <Attr Name="ImportTime" Val="1512692432"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInImplementation" Val="1"/>
        <Attr Name="UsedInSimulation" Val="1"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog/ballcontrol_2.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../verilog/ballcontrol_2.v"/>
        <Attr Name="ImportTime" Val="1512692432"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInImplementation" Val="1"/>
        <Attr Name="UsedInSimulation" Val="1"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog/mojo_top_0.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../verilog/mojo_top_0.v"/>
        <Attr Name="ImportTime" Val="1512692432"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInImplementation" Val="1"/>
        <Attr Name="UsedInSimulation" Val="1"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="DesignMode" Val="RTL"/>
      <Option Name="TopModule" Val="mojo_top_0"/>
      <Option Name="TopLib" Val="work"/>
      <Option Name="TopRTLFile" Val="$PSRCDIR/sources_1/imports/verilog/mojo_top_0.v"/>
      <Option Name="TopAutoSet" Val="TRUE"/>
    </Config>
  </FileSet>
</DARoots>
