\subsection{Seriel kommunikation}
\subsubsection{DevKit8000-PSoC Master}

Som det ses på figur \ref{LA_SPI_2}, blev der succesfuldt sendt de korrekte databits ud på SPI MOSI, SS gik også lav ved dataoverførelse hvilket er meget vigtigt
for at sikre, at den korrekte slave i vores tilfælde "PSoC Master" modtager kommandoerne. CLK ser rigtig ud med den clock mode som er specificeret.
Dette ses ved at CLK starter høj og skifter bits på nedafgående flanke, og læser på opadgående flanke. Dette svarer til CPHA = 1 og CPOL = 1, hvilket også var 
den opsæninger der er lavet for denne SPI forbindelse.\\

Problemet med MISO forbindelsen betød at projektets prototype ikke kunne sende status beskeder til brugeren, hvilket naturligvis var en stor skuffelse for
gruppen. Problemet ligger højst sandsynlig på selve PSoC, da der ikke læses noget data på MISO forbindelsen, og det derfor ikke har noget med DevKit8000 af gøre.


\subsubsection{PSoC Master - PSoC Slave}

Her ses igen er det er de rigtige databits som bliver sendt, og SS går ligeleder lav som den burde. Det ser dog ud til at clock mode ikke helt passer med
CPHA = 0 og CPOL = 0, som den var sat til. CLK starter lav som den skal, men ser ud til at skrifte på nedadgående flanke og læse på opadgående. Dette
er ikke korrekt, og grunden hertil er uvis. Men som det ses på figur \ref{LA_SPI_3}, så udskrives de korrekte bits til terminalen på PC, hvilket må betyde at 
PSoC Slave modtager de korrekte bits, og derfor burde denne forbindelse virke fint.