Fitter report for smart_car
Thu Jun 11 12:13:22 2020
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Dual Purpose and Dedicated Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Non-Global High Fan-Out Signals
 23. Routing Usage Summary
 24. LAB Logic Elements
 25. LAB-wide Signals
 26. LAB Signals Sourced
 27. LAB Signals Sourced Out
 28. LAB Distinct Inputs
 29. I/O Rules Summary
 30. I/O Rules Details
 31. I/O Rules Matrix
 32. Fitter Device Options
 33. Operating Settings and Conditions
 34. Estimated Delay Added for Hold Timing Summary
 35. Estimated Delay Added for Hold Timing Details
 36. Fitter Messages
 37. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------+
; Fitter Summary                                                                   ;
+------------------------------------+---------------------------------------------+
; Fitter Status                      ; Successful - Thu Jun 11 12:13:22 2020       ;
; Quartus II 64-Bit Version          ; 13.1.0 Build 162 10/23/2013 SJ Full Version ;
; Revision Name                      ; smart_car                                   ;
; Top-level Entity Name              ; top_smart_car                               ;
; Family                             ; Cyclone IV E                                ;
; Device                             ; EP4CE6E22C8                                 ;
; Timing Models                      ; Final                                       ;
; Total logic elements               ; 780 / 6,272 ( 12 % )                        ;
;     Total combinational functions  ; 762 / 6,272 ( 12 % )                        ;
;     Dedicated logic registers      ; 351 / 6,272 ( 6 % )                         ;
; Total registers                    ; 351                                         ;
; Total pins                         ; 21 / 92 ( 23 % )                            ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 0 / 276,480 ( 0 % )                         ;
; Embedded Multiplier 9-bit elements ; 0 / 30 ( 0 % )                              ;
; Total PLLs                         ; 0 / 2 ( 0 % )                               ;
+------------------------------------+---------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                          ;
+----------------------------------------------------------------------------+---------------------+---------------------------------------+
; Option                                                                     ; Setting             ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------+---------------------------------------+
; Device                                                                     ; EP4CE6E22C8         ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                   ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                  ;                                       ;
; Fit Attempts to Skip                                                       ; 0                   ; 0.0                                   ;
; Device I/O Standard                                                        ; 2.5 V               ;                                       ;
; Reserve all unused pins                                                    ; As input tri-stated ; As input tri-stated with weak pull-up ;
; Use smart compilation                                                      ; Off                 ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                  ; On                                    ;
; Enable compact report table                                                ; Off                 ; Off                                   ;
; Auto Merge PLLs                                                            ; On                  ; On                                    ;
; Router Timing Optimization Level                                           ; Normal              ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                 ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                 ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                 ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths           ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                  ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation  ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                 ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation  ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                 ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                 ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal              ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                 ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically       ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically       ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                   ; 1                                     ;
; PCI I/O                                                                    ; Off                 ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                 ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                 ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                ; Auto                                  ;
; Auto Delay Chains                                                          ; On                  ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                 ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                 ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                 ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                 ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                 ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                 ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                 ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                 ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                 ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit            ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal              ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                ; Auto                                  ;
; Auto Global Clock                                                          ; On                  ; On                                    ;
; Auto Global Register Control Signals                                       ; On                  ; On                                    ;
; Synchronizer Identification                                                ; Off                 ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                  ; On                                    ;
; Optimize Design for Metastability                                          ; On                  ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                 ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                 ; Off                                   ;
+----------------------------------------------------------------------------+---------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.04        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   4.3%      ;
;     Processors 3-4         ;   0.0%      ;
+----------------------------+-------------+


+-------------------------------------------------+
; I/O Assignment Warnings                         ;
+----------+--------------------------------------+
; Pin Name ; Reason                               ;
+----------+--------------------------------------+
; motor[0] ; Missing drive strength and slew rate ;
; motor[1] ; Missing drive strength and slew rate ;
; motor[2] ; Missing drive strength and slew rate ;
; motor[3] ; Missing drive strength and slew rate ;
; Trig     ; Missing drive strength and slew rate ;
; led[0]   ; Missing drive strength and slew rate ;
; led[1]   ; Missing drive strength and slew rate ;
; led[2]   ; Missing drive strength and slew rate ;
; led[3]   ; Missing drive strength and slew rate ;
+----------+--------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 1167 ) ; 0.00 % ( 0 / 1167 )        ; 0.00 % ( 0 / 1167 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 1167 ) ; 0.00 % ( 0 / 1167 )        ; 0.00 % ( 0 / 1167 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 1159 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 8 )      ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in F:/smart_car/par/output_files/smart_car.pin.


+--------------------------------------------------------------------+
; Fitter Resource Usage Summary                                      ;
+---------------------------------------------+----------------------+
; Resource                                    ; Usage                ;
+---------------------------------------------+----------------------+
; Total logic elements                        ; 780 / 6,272 ( 12 % ) ;
;     -- Combinational with no register       ; 429                  ;
;     -- Register only                        ; 18                   ;
;     -- Combinational with a register        ; 333                  ;
;                                             ;                      ;
; Logic element usage by number of LUT inputs ;                      ;
;     -- 4 input functions                    ; 234                  ;
;     -- 3 input functions                    ; 133                  ;
;     -- <=2 input functions                  ; 395                  ;
;     -- Register only                        ; 18                   ;
;                                             ;                      ;
; Logic elements by mode                      ;                      ;
;     -- normal mode                          ; 452                  ;
;     -- arithmetic mode                      ; 310                  ;
;                                             ;                      ;
; Total registers*                            ; 351 / 6,684 ( 5 % )  ;
;     -- Dedicated logic registers            ; 351 / 6,272 ( 6 % )  ;
;     -- I/O registers                        ; 0 / 412 ( 0 % )      ;
;                                             ;                      ;
; Total LABs:  partially or completely used   ; 75 / 392 ( 19 % )    ;
; Virtual pins                                ; 0                    ;
; I/O pins                                    ; 21 / 92 ( 23 % )     ;
;     -- Clock pins                           ; 2 / 3 ( 67 % )       ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )        ;
;                                             ;                      ;
; Global signals                              ; 4                    ;
; M9Ks                                        ; 0 / 30 ( 0 % )       ;
; Total block memory bits                     ; 0 / 276,480 ( 0 % )  ;
; Total block memory implementation bits      ; 0 / 276,480 ( 0 % )  ;
; Embedded Multiplier 9-bit elements          ; 0 / 30 ( 0 % )       ;
; PLLs                                        ; 0 / 2 ( 0 % )        ;
; Global clocks                               ; 4 / 10 ( 40 % )      ;
; JTAGs                                       ; 0 / 1 ( 0 % )        ;
; CRC blocks                                  ; 0 / 1 ( 0 % )        ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )        ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )        ;
; Average interconnect usage (total/H/V)      ; 1% / 1% / 1%         ;
; Peak interconnect usage (total/H/V)         ; 2% / 2% / 3%         ;
; Maximum fan-out                             ; 320                  ;
; Highest non-global fan-out                  ; 100                  ;
; Total fan-out                               ; 3622                 ;
; Average fan-out                             ; 3.07                 ;
+---------------------------------------------+----------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                        ;
+---------------------------------------------+---------------------+--------------------------------+
; Statistic                                   ; Top                 ; hard_block:auto_generated_inst ;
+---------------------------------------------+---------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                 ; Low                            ;
;                                             ;                     ;                                ;
; Total logic elements                        ; 780 / 6272 ( 12 % ) ; 0 / 6272 ( 0 % )               ;
;     -- Combinational with no register       ; 429                 ; 0                              ;
;     -- Register only                        ; 18                  ; 0                              ;
;     -- Combinational with a register        ; 333                 ; 0                              ;
;                                             ;                     ;                                ;
; Logic element usage by number of LUT inputs ;                     ;                                ;
;     -- 4 input functions                    ; 234                 ; 0                              ;
;     -- 3 input functions                    ; 133                 ; 0                              ;
;     -- <=2 input functions                  ; 395                 ; 0                              ;
;     -- Register only                        ; 18                  ; 0                              ;
;                                             ;                     ;                                ;
; Logic elements by mode                      ;                     ;                                ;
;     -- normal mode                          ; 452                 ; 0                              ;
;     -- arithmetic mode                      ; 310                 ; 0                              ;
;                                             ;                     ;                                ;
; Total registers                             ; 351                 ; 0                              ;
;     -- Dedicated logic registers            ; 351 / 6272 ( 6 % )  ; 0 / 6272 ( 0 % )               ;
;     -- I/O registers                        ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Total LABs:  partially or completely used   ; 75 / 392 ( 19 % )   ; 0 / 392 ( 0 % )                ;
;                                             ;                     ;                                ;
; Virtual pins                                ; 0                   ; 0                              ;
; I/O pins                                    ; 21                  ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 30 ( 0 % )      ; 0 / 30 ( 0 % )                 ;
; Total memory bits                           ; 0                   ; 0                              ;
; Total RAM block bits                        ; 0                   ; 0                              ;
; Clock control block                         ; 4 / 12 ( 33 % )     ; 0 / 12 ( 0 % )                 ;
;                                             ;                     ;                                ;
; Connections                                 ;                     ;                                ;
;     -- Input Connections                    ; 0                   ; 0                              ;
;     -- Registered Input Connections         ; 0                   ; 0                              ;
;     -- Output Connections                   ; 0                   ; 0                              ;
;     -- Registered Output Connections        ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Internal Connections                        ;                     ;                                ;
;     -- Total Connections                    ; 3618                ; 4                              ;
;     -- Registered Connections               ; 1039                ; 0                              ;
;                                             ;                     ;                                ;
; External Connections                        ;                     ;                                ;
;     -- Top                                  ; 0                   ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Partition Interface                         ;                     ;                                ;
;     -- Input Ports                          ; 12                  ; 0                              ;
;     -- Output Ports                         ; 9                   ; 0                              ;
;     -- Bidir Ports                          ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Registered Ports                            ;                     ;                                ;
;     -- Registered Input Ports               ; 0                   ; 0                              ;
;     -- Registered Output Ports              ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Port Connectivity                           ;                     ;                                ;
;     -- Input Ports driven by GND            ; 0                   ; 0                              ;
;     -- Output Ports driven by GND           ; 0                   ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                   ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                   ; 0                              ;
;     -- Input Ports with no Source           ; 0                   ; 0                              ;
;     -- Output Ports with no Source          ; 0                   ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                   ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                   ; 0                              ;
+---------------------------------------------+---------------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                     ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name      ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; D1        ; 43    ; 3        ; 5            ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; D2        ; 38    ; 3        ; 1            ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; D3        ; 39    ; 3        ; 1            ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; D4        ; 44    ; 3        ; 5            ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; Echo      ; 64    ; 4        ; 25           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; key0      ; 76    ; 5        ; 34           ; 4            ; 21           ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; key1      ; 75    ; 5        ; 34           ; 3            ; 21           ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; key2      ; 74    ; 5        ; 34           ; 2            ; 14           ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; key3      ; 73    ; 5        ; 34           ; 2            ; 21           ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; remote_in ; 32    ; 2        ; 0            ; 6            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; sys_clk   ; 91    ; 6        ; 34           ; 12           ; 0            ; 199                   ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; sys_rst_n ; 24    ; 2        ; 0            ; 11           ; 14           ; 324                   ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Trig     ; 65    ; 4        ; 28           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; led[0]   ; 105   ; 6        ; 34           ; 19           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; led[1]   ; 104   ; 6        ; 34           ; 18           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; led[2]   ; 103   ; 6        ; 34           ; 18           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; led[3]   ; 101   ; 6        ; 34           ; 18           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; motor[0] ; 54    ; 4        ; 18           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; motor[1] ; 53    ; 3        ; 16           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; motor[2] ; 52    ; 3        ; 16           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; motor[3] ; 51    ; 3        ; 16           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                         ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                    ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; 6        ; DIFFIO_L1n, DATA1, ASDO     ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; 8        ; DIFFIO_L2p, FLASH_nCE, nCSO ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; 9        ; nSTATUS                     ; -                        ; -                       ; Dedicated Programming Pin ;
; 12       ; DCLK                        ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; 13       ; DATA0                       ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; 14       ; nCONFIG                     ; -                        ; -                       ; Dedicated Programming Pin ;
; 21       ; nCE                         ; -                        ; -                       ; Dedicated Programming Pin ;
; 92       ; CONF_DONE                   ; -                        ; -                       ; Dedicated Programming Pin ;
; 94       ; MSEL0                       ; -                        ; -                       ; Dedicated Programming Pin ;
; 96       ; MSEL1                       ; -                        ; -                       ; Dedicated Programming Pin ;
; 97       ; MSEL2                       ; -                        ; -                       ; Dedicated Programming Pin ;
; 97       ; MSEL3                       ; -                        ; -                       ; Dedicated Programming Pin ;
; 101      ; DIFFIO_R3n, nCEO            ; Use as programming pin   ; led[3]                  ; Dual Purpose Pin          ;
; 103      ; DIFFIO_R3p, CLKUSR          ; Use as regular IO        ; led[2]                  ; Dual Purpose Pin          ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+


+-----------------------------------------------------------+
; I/O Bank Usage                                            ;
+----------+-----------------+---------------+--------------+
; I/O Bank ; Usage           ; VCCIO Voltage ; VREF Voltage ;
+----------+-----------------+---------------+--------------+
; 1        ; 4 / 11 ( 36 % ) ; 2.5V          ; --           ;
; 2        ; 2 / 8 ( 25 % )  ; 2.5V          ; --           ;
; 3        ; 7 / 11 ( 64 % ) ; 2.5V          ; --           ;
; 4        ; 3 / 14 ( 21 % ) ; 2.5V          ; --           ;
; 5        ; 4 / 13 ( 31 % ) ; 2.5V          ; --           ;
; 6        ; 5 / 10 ( 50 % ) ; 2.5V          ; --           ;
; 7        ; 0 / 13 ( 0 % )  ; 2.5V          ; --           ;
; 8        ; 0 / 12 ( 0 % )  ; 2.5V          ; --           ;
+----------+-----------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; 1        ; 0          ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 2        ; 1          ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 3        ; 2          ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 4        ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 5        ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 6        ; 5          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; 7        ; 6          ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 8        ; 7          ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; 9        ; 9          ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 10       ; 13         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 11       ; 14         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 12       ; 15         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; 13       ; 16         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; 14       ; 17         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 15       ; 18         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 16       ; 19         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 17       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 18       ; 20         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 19       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 20       ; 21         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; 21       ; 22         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 22       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 23       ; 24         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 24       ; 25         ; 2        ; sys_rst_n                                                 ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; 25       ; 26         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 26       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 27       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 28       ; 31         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 29       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 30       ; 34         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 31       ; 36         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 32       ; 39         ; 2        ; remote_in                                                 ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 33       ; 40         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 34       ; 41         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 35       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 36       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 37       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 38       ; 45         ; 3        ; D2                                                        ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 39       ; 46         ; 3        ; D3                                                        ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 40       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 41       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 42       ; 52         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 43       ; 53         ; 3        ; D1                                                        ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 44       ; 54         ; 3        ; D4                                                        ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 45       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 46       ; 58         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 47       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 48       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 49       ; 68         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 50       ; 69         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 51       ; 70         ; 3        ; motor[3]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 52       ; 72         ; 3        ; motor[2]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 53       ; 73         ; 3        ; motor[1]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 54       ; 74         ; 4        ; motor[0]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 55       ; 75         ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 56       ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 57       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 58       ; 80         ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 59       ; 83         ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 60       ; 84         ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 61       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 62       ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 63       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 64       ; 89         ; 4        ; Echo                                                      ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 65       ; 90         ; 4        ; Trig                                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 66       ; 93         ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 67       ; 94         ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 68       ; 96         ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 69       ; 97         ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 70       ; 98         ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 71       ; 99         ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 72       ; 100        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 73       ; 102        ; 5        ; key3                                                      ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 74       ; 103        ; 5        ; key2                                                      ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 75       ; 104        ; 5        ; key1                                                      ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 76       ; 106        ; 5        ; key0                                                      ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 77       ; 107        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 78       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 79       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 80       ; 113        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 81       ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 82       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 83       ; 117        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 84       ; 118        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 85       ; 119        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 86       ; 120        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 87       ; 121        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 88       ; 125        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 89       ; 126        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 90       ; 127        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 91       ; 128        ; 6        ; sys_clk                                                   ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 92       ; 129        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 93       ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 94       ; 130        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 95       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 96       ; 131        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 97       ; 132        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 97       ; 133        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 98       ; 136        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 99       ; 137        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 100      ; 138        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 101      ; 139        ; 6        ; led[3]                                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 102      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 103      ; 140        ; 6        ; led[2]                                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 104      ; 141        ; 6        ; led[1]                                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 105      ; 142        ; 6        ; led[0]                                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 106      ; 146        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 107      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 108      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 109      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 110      ; 152        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 111      ; 154        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 112      ; 155        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 113      ; 156        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 114      ; 157        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 115      ; 158        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 116      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 117      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 118      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 119      ; 163        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 120      ; 164        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 121      ; 165        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 122      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 123      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 124      ; 173        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 125      ; 174        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 126      ; 175        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 127      ; 176        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 128      ; 177        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 129      ; 178        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 130      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 131      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 132      ; 181        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 133      ; 182        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 134      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 135      ; 185        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 136      ; 187        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 137      ; 190        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 138      ; 191        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 139      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 140      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 141      ; 195        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 142      ; 201        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 143      ; 202        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 144      ; 203        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; EPAD     ;            ;          ; GND                                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                    ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                           ; Library Name ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------+--------------+
; |top_smart_car                            ; 780 (1)     ; 351 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 21   ; 0            ; 429 (1)      ; 18 (0)            ; 333 (0)          ; |top_smart_car                                                                                                                ; work         ;
;    |Clk_1M:u_0|                           ; 11 (11)     ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 1 (1)             ; 5 (5)            ; |top_smart_car|Clk_1M:u_0                                                                                                     ; work         ;
;    |PosCounter:u_2|                       ; 307 (63)    ; 43 (43)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 264 (23)     ; 8 (8)             ; 35 (23)          ; |top_smart_car|PosCounter:u_2                                                                                                 ; work         ;
;       |lpm_divide:Div0|                   ; 253 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 241 (0)      ; 0 (0)             ; 12 (0)           ; |top_smart_car|PosCounter:u_2|lpm_divide:Div0                                                                                 ; work         ;
;          |lpm_divide_vim:auto_generated|  ; 253 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 241 (0)      ; 0 (0)             ; 12 (0)           ; |top_smart_car|PosCounter:u_2|lpm_divide:Div0|lpm_divide_vim:auto_generated                                                   ; work         ;
;             |sign_div_unsign_nlh:divider| ; 253 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 241 (0)      ; 0 (0)             ; 12 (0)           ; |top_smart_car|PosCounter:u_2|lpm_divide:Div0|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider                       ; work         ;
;                |alt_u_div_27f:divider|    ; 253 (253)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 241 (241)    ; 0 (0)             ; 12 (12)          ; |top_smart_car|PosCounter:u_2|lpm_divide:Div0|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider ; work         ;
;    |TrigSignal:u_1|                       ; 38 (38)     ; 21 (21)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 0 (0)             ; 21 (21)          ; |top_smart_car|TrigSignal:u_1                                                                                                 ; work         ;
;    |data_separate:u_data_separate|        ; 18 (18)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 4 (4)             ; 13 (13)          ; |top_smart_car|data_separate:u_data_separate                                                                                  ; work         ;
;    |dianji:u_3|                           ; 59 (59)     ; 39 (39)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (20)      ; 0 (0)             ; 39 (39)          ; |top_smart_car|dianji:u_3                                                                                                     ; work         ;
;    |gensui:u_gensui|                      ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |top_smart_car|gensui:u_gensui                                                                                                ; work         ;
;    |key_debounce:u_key_debounce|          ; 188 (188)   ; 140 (140)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 48 (48)      ; 0 (0)             ; 140 (140)        ; |top_smart_car|key_debounce:u_key_debounce                                                                                    ; work         ;
;    |key_pwm:u_key_pwm|                    ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |top_smart_car|key_pwm:u_key_pwm                                                                                              ; work         ;
;    |mux4_1:u_mux4_1|                      ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |top_smart_car|mux4_1:u_mux4_1                                                                                                ; work         ;
;    |pwm:u_pwm|                            ; 24 (24)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 14 (14)          ; |top_smart_car|pwm:u_pwm                                                                                                      ; work         ;
;    |remote_ctrl:u_remote_ctrl|            ; 4 (4)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |top_smart_car|remote_ctrl:u_remote_ctrl                                                                                      ; work         ;
;    |remote_rcv:u_remote_rcv|              ; 111 (111)   ; 62 (62)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 49 (49)      ; 4 (4)             ; 58 (58)          ; |top_smart_car|remote_rcv:u_remote_rcv                                                                                        ; work         ;
;    |sel_mode:u_sel_mode|                  ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |top_smart_car|sel_mode:u_sel_mode                                                                                            ; work         ;
;    |sel_mode_0:u_sel_mode_0|              ; 6 (6)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 1 (1)             ; 1 (1)            ; |top_smart_car|sel_mode_0:u_sel_mode_0                                                                                        ; work         ;
;    |xunji:u_xunji|                        ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |top_smart_car|xunji:u_xunji                                                                                                  ; work         ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                       ;
+-----------+----------+---------------+---------------+-----------------------+-----+------+
; Name      ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+-----------+----------+---------------+---------------+-----------------------+-----+------+
; motor[0]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; motor[1]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; motor[2]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; motor[3]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Trig      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; led[0]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; led[1]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; led[2]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; led[3]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; D2        ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; D3        ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; sys_rst_n ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; sys_clk   ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; D1        ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; D4        ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; key0      ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; key1      ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; key2      ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; key3      ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; remote_in ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; Echo      ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
+-----------+----------+---------------+---------------+-----------------------+-----+------+


+------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                     ;
+------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                  ; Pad To Core Index ; Setting ;
+------------------------------------------------------+-------------------+---------+
; D2                                                   ;                   ;         ;
;      - xunji:u_xunji|motor[0]~0                      ; 0                 ; 6       ;
; D3                                                   ;                   ;         ;
;      - xunji:u_xunji|motor[3]~1                      ; 0                 ; 6       ;
; sys_rst_n                                            ;                   ;         ;
; sys_clk                                              ;                   ;         ;
; D1                                                   ;                   ;         ;
;      - gensui:u_gensui|IN1~1                         ; 0                 ; 6       ;
; D4                                                   ;                   ;         ;
;      - gensui:u_gensui|IN4~0                         ; 0                 ; 6       ;
; key0                                                 ;                   ;         ;
;      - key_debounce:u_key_debounce|key_value0~0      ; 0                 ; 6       ;
;      - key_debounce:u_key_debounce|Equal0~0          ; 0                 ; 6       ;
;      - key_debounce:u_key_debounce|delay_cnt0[2]~34  ; 0                 ; 6       ;
;      - key_debounce:u_key_debounce|key_reg0[0]~0     ; 0                 ; 6       ;
; key1                                                 ;                   ;         ;
;      - key_debounce:u_key_debounce|key_value1~0      ; 0                 ; 6       ;
;      - key_debounce:u_key_debounce|Equal2~0          ; 0                 ; 6       ;
;      - key_debounce:u_key_debounce|delay_cnt1[29]~34 ; 0                 ; 6       ;
;      - key_debounce:u_key_debounce|key_reg1[0]~0     ; 0                 ; 6       ;
; key2                                                 ;                   ;         ;
;      - key_debounce:u_key_debounce|key_value2~0      ; 0                 ; 6       ;
;      - key_debounce:u_key_debounce|Equal4~0          ; 0                 ; 6       ;
;      - key_debounce:u_key_debounce|delay_cnt2[5]~34  ; 0                 ; 6       ;
;      - key_debounce:u_key_debounce|key_reg2[0]~0     ; 0                 ; 6       ;
; key3                                                 ;                   ;         ;
;      - key_debounce:u_key_debounce|key_value3~0      ; 1                 ; 6       ;
;      - key_debounce:u_key_debounce|Equal6~0          ; 1                 ; 6       ;
;      - key_debounce:u_key_debounce|delay_cnt3[1]~34  ; 1                 ; 6       ;
;      - key_debounce:u_key_debounce|key_reg3[0]~0     ; 1                 ; 6       ;
; remote_in                                            ;                   ;         ;
;      - remote_rcv:u_remote_rcv|remote_in_d0~feeder   ; 0                 ; 6       ;
; Echo                                                 ;                   ;         ;
;      - PosCounter:u_2|echo_reg1                      ; 0                 ; 6       ;
+------------------------------------------------------+-------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                            ;
+-----------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name                                          ; Location           ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Clk_1M:u_0|div_clk                            ; FF_X33_Y12_N17     ; 103     ; Clock        ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; PosCounter:u_2|curr_state.S2                  ; FF_X25_Y16_N15     ; 21      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; data_separate:u_data_separate|Selector6~1     ; LCCOMB_X14_Y15_N10 ; 2       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; data_separate:u_data_separate|data_move[1]~2  ; LCCOMB_X14_Y15_N6  ; 4       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; data_separate:u_data_separate|data_pwm[1]~2   ; LCCOMB_X14_Y15_N2  ; 4       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; dianji:u_3|time_cnt_clr                       ; FF_X25_Y15_N3      ; 28      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; key_debounce:u_key_debounce|Equal0~0          ; LCCOMB_X25_Y9_N8   ; 32      ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; key_debounce:u_key_debounce|Equal2~0          ; LCCOMB_X22_Y10_N30 ; 32      ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; key_debounce:u_key_debounce|Equal4~0          ; LCCOMB_X29_Y9_N24  ; 32      ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; key_debounce:u_key_debounce|Equal6~0          ; LCCOMB_X22_Y10_N8  ; 32      ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; key_debounce:u_key_debounce|delay_cnt0[2]~34  ; LCCOMB_X24_Y9_N4   ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; key_debounce:u_key_debounce|delay_cnt1[29]~34 ; LCCOMB_X22_Y10_N20 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; key_debounce:u_key_debounce|delay_cnt2[5]~34  ; LCCOMB_X29_Y9_N2   ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; key_debounce:u_key_debounce|delay_cnt3[1]~34  ; LCCOMB_X22_Y10_N2  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pwm:u_pwm|LessThan0~4                         ; LCCOMB_X19_Y15_N0  ; 13      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; remote_rcv:u_remote_rcv|data[0]~5             ; LCCOMB_X16_Y18_N16 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; remote_rcv:u_remote_rcv|data_cnt[5]~8         ; LCCOMB_X16_Y18_N22 ; 6       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; remote_rcv:u_remote_rcv|data_temp[6]~5        ; LCCOMB_X16_Y18_N28 ; 15      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; remote_rcv:u_remote_rcv|div_clk               ; FF_X1_Y11_N3       ; 49      ; Clock        ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; remote_rcv:u_remote_rcv|pos_remote_in         ; LCCOMB_X16_Y18_N12 ; 13      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; remote_rcv:u_remote_rcv|time_cnt_clr          ; FF_X17_Y18_N21     ; 8       ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; sel_mode_0:u_sel_mode_0|sel_type[1]~1         ; LCCOMB_X22_Y10_N18 ; 2       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; sys_clk                                       ; PIN_91             ; 199     ; Clock        ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; sys_rst_n                                     ; PIN_24             ; 5       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; sys_rst_n                                     ; PIN_24             ; 320     ; Async. clear ; yes    ; Global Clock         ; GCLK1            ; --                        ;
+-----------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                             ;
+---------------------------------+----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                            ; Location       ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------+----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Clk_1M:u_0|div_clk              ; FF_X33_Y12_N17 ; 103     ; 0                                    ; Global Clock         ; GCLK7            ; --                        ;
; remote_rcv:u_remote_rcv|div_clk ; FF_X1_Y11_N3   ; 49      ; 0                                    ; Global Clock         ; GCLK3            ; --                        ;
; sys_clk                         ; PIN_91         ; 199     ; 0                                    ; Global Clock         ; GCLK9            ; --                        ;
; sys_rst_n                       ; PIN_24         ; 320     ; 0                                    ; Global Clock         ; GCLK1            ; --                        ;
+---------------------------------+----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                      ;
+--------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                       ; Fan-Out ;
+--------------------------------------------------------------------------------------------------------------------------------------------+---------+
; ~GND                                                                                                                                       ; 100     ;
; key_debounce:u_key_debounce|delay_cnt3[1]~34                                                                                               ; 32      ;
; key_debounce:u_key_debounce|Equal6~0                                                                                                       ; 32      ;
; key_debounce:u_key_debounce|delay_cnt2[5]~34                                                                                               ; 32      ;
; key_debounce:u_key_debounce|Equal4~0                                                                                                       ; 32      ;
; key_debounce:u_key_debounce|delay_cnt1[29]~34                                                                                              ; 32      ;
; key_debounce:u_key_debounce|Equal2~0                                                                                                       ; 32      ;
; key_debounce:u_key_debounce|delay_cnt0[2]~34                                                                                               ; 32      ;
; key_debounce:u_key_debounce|Equal0~0                                                                                                       ; 32      ;
; remote_rcv:u_remote_rcv|remote_in_d0                                                                                                       ; 29      ;
; dianji:u_3|time_cnt_clr                                                                                                                    ; 28      ;
; remote_rcv:u_remote_rcv|remote_in_d1                                                                                                       ; 25      ;
; PosCounter:u_2|curr_state.S1                                                                                                               ; 23      ;
; PosCounter:u_2|curr_state.S2                                                                                                               ; 21      ;
; PosCounter:u_2|Selector22~0                                                                                                                ; 20      ;
; PosCounter:u_2|lpm_divide:Div0|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|add_sub_16_result_int[7]~12 ; 18      ;
; PosCounter:u_2|lpm_divide:Div0|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|add_sub_15_result_int[7]~12 ; 18      ;
; PosCounter:u_2|lpm_divide:Div0|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|add_sub_14_result_int[7]~12 ; 17      ;
; PosCounter:u_2|lpm_divide:Div0|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|add_sub_13_result_int[7]~12 ; 17      ;
; PosCounter:u_2|lpm_divide:Div0|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|add_sub_12_result_int[7]~12 ; 17      ;
; PosCounter:u_2|lpm_divide:Div0|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|add_sub_11_result_int[7]~12 ; 17      ;
; PosCounter:u_2|lpm_divide:Div0|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|add_sub_10_result_int[7]~12 ; 17      ;
; PosCounter:u_2|lpm_divide:Div0|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|add_sub_9_result_int[7]~12  ; 17      ;
; PosCounter:u_2|lpm_divide:Div0|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|add_sub_8_result_int[7]~12  ; 17      ;
; PosCounter:u_2|lpm_divide:Div0|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|add_sub_7_result_int[7]~12  ; 17      ;
; PosCounter:u_2|lpm_divide:Div0|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|add_sub_6_result_int[7]~12  ; 17      ;
; PosCounter:u_2|lpm_divide:Div0|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|add_sub_5_result_int[6]~10  ; 17      ;
; remote_rcv:u_remote_rcv|data_temp[6]~5                                                                                                     ; 15      ;
; PosCounter:u_2|lpm_divide:Div0|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|add_sub_17_result_int[7]~12 ; 14      ;
; remote_rcv:u_remote_rcv|pos_remote_in                                                                                                      ; 13      ;
; pwm:u_pwm|LessThan0~4                                                                                                                      ; 13      ;
; pwm:u_pwm|wave                                                                                                                             ; 11      ;
; remote_rcv:u_remote_rcv|time_cnt_clr                                                                                                       ; 8       ;
; remote_rcv:u_remote_rcv|cur_state.st_start_judge                                                                                           ; 8       ;
; remote_rcv:u_remote_rcv|data[0]~5                                                                                                          ; 8       ;
; remote_rcv:u_remote_rcv|data[1]                                                                                                            ; 8       ;
; remote_rcv:u_remote_rcv|data[2]                                                                                                            ; 8       ;
; TrigSignal:u_1|Equal1~2                                                                                                                    ; 8       ;
; TrigSignal:u_1|Equal1~0                                                                                                                    ; 8       ;
; remote_rcv:u_remote_rcv|Equal0~2                                                                                                           ; 7       ;
; remote_rcv:u_remote_rcv|Equal0~1                                                                                                           ; 7       ;
; remote_rcv:u_remote_rcv|Equal0~0                                                                                                           ; 7       ;
; remote_rcv:u_remote_rcv|cur_state.st_rec_data                                                                                              ; 7       ;
; dianji:u_3|cur_state.s0                                                                                                                    ; 7       ;
; remote_rcv:u_remote_rcv|cur_state.st_start_low_9ms                                                                                         ; 6       ;
; remote_rcv:u_remote_rcv|data_cnt[5]~8                                                                                                      ; 6       ;
; remote_rcv:u_remote_rcv|Equal1~1                                                                                                           ; 6       ;
; remote_rcv:u_remote_rcv|data[4]                                                                                                            ; 6       ;
; remote_rcv:u_remote_rcv|data[6]                                                                                                            ; 6       ;
; sel_mode_0:u_sel_mode_0|sel_type[1]                                                                                                        ; 6       ;
; data_separate:u_data_separate|data_mode[1]                                                                                                 ; 6       ;
; data_separate:u_data_separate|data_mode[0]                                                                                                 ; 6       ;
; remote_rcv:u_remote_rcv|time_cnt[0]                                                                                                        ; 6       ;
; remote_rcv:u_remote_rcv|time_cnt[3]                                                                                                        ; 6       ;
; remote_rcv:u_remote_rcv|time_cnt[2]                                                                                                        ; 6       ;
; remote_rcv:u_remote_rcv|time_cnt[1]                                                                                                        ; 6       ;
; remote_rcv:u_remote_rcv|time_cnt[4]                                                                                                        ; 6       ;
; remote_rcv:u_remote_rcv|time_done                                                                                                          ; 5       ;
; PosCounter:u_2|echo_reg1                                                                                                                   ; 5       ;
; remote_rcv:u_remote_rcv|data[3]                                                                                                            ; 5       ;
; Clk_1M:u_0|div_cnt[0]                                                                                                                      ; 5       ;
; dianji:u_3|cur_state.s2                                                                                                                    ; 5       ;
; sel_mode_0:u_sel_mode_0|sel_type[0]                                                                                                        ; 5       ;
; dianji:u_3|cur_state.s3                                                                                                                    ; 5       ;
; sel_mode:u_sel_mode|select[0]                                                                                                              ; 5       ;
; sel_mode:u_sel_mode|select[1]                                                                                                              ; 5       ;
; pwm:u_pwm|cnt[6]                                                                                                                           ; 5       ;
; key3~input                                                                                                                                 ; 4       ;
; key2~input                                                                                                                                 ; 4       ;
; key1~input                                                                                                                                 ; 4       ;
; key0~input                                                                                                                                 ; 4       ;
; sys_rst_n~input                                                                                                                            ; 4       ;
; PosCounter:u_2|echo_reg2                                                                                                                   ; 4       ;
; data_separate:u_data_separate|data_pwm[1]~2                                                                                                ; 4       ;
; data_separate:u_data_separate|data_move[1]~2                                                                                               ; 4       ;
; Clk_1M:u_0|Equal0~0                                                                                                                        ; 4       ;
; dianji:u_3|cur_state.s1                                                                                                                    ; 4       ;
; PosCounter:u_2|dis_reg[4]                                                                                                                  ; 4       ;
; PosCounter:u_2|dis_reg[5]                                                                                                                  ; 4       ;
; PosCounter:u_2|dis_reg[6]                                                                                                                  ; 4       ;
; PosCounter:u_2|dis_reg[7]                                                                                                                  ; 4       ;
; PosCounter:u_2|dis_reg[8]                                                                                                                  ; 4       ;
; PosCounter:u_2|dis_reg[9]                                                                                                                  ; 4       ;
; PosCounter:u_2|dis_reg[10]                                                                                                                 ; 4       ;
; PosCounter:u_2|dis_reg[11]                                                                                                                 ; 4       ;
; PosCounter:u_2|dis_reg[12]                                                                                                                 ; 4       ;
; PosCounter:u_2|dis_reg[13]                                                                                                                 ; 4       ;
; PosCounter:u_2|dis_reg[14]                                                                                                                 ; 4       ;
; remote_rcv:u_remote_rcv|time_cnt[7]                                                                                                        ; 4       ;
; remote_rcv:u_remote_rcv|time_cnt[6]                                                                                                        ; 4       ;
; remote_rcv:u_remote_rcv|time_cnt[5]                                                                                                        ; 4       ;
; key_debounce:u_key_debounce|delay_cnt3[0]                                                                                                  ; 4       ;
; key_debounce:u_key_debounce|delay_cnt2[0]                                                                                                  ; 4       ;
; key_debounce:u_key_debounce|delay_cnt1[0]                                                                                                  ; 4       ;
; key_debounce:u_key_debounce|delay_cnt0[0]                                                                                                  ; 4       ;
; dianji:u_3|time_cnt[12]                                                                                                                    ; 4       ;
; pwm:u_pwm|cnt[4]                                                                                                                           ; 4       ;
; pwm:u_pwm|cnt[3]                                                                                                                           ; 4       ;
; pwm:u_pwm|cnt[9]                                                                                                                           ; 4       ;
; remote_rcv:u_remote_rcv|cur_state.st_idle                                                                                                  ; 3       ;
; remote_rcv:u_remote_rcv|cur_state.st_repeat_code                                                                                           ; 3       ;
; remote_rcv:u_remote_rcv|error_en                                                                                                           ; 3       ;
; remote_rcv:u_remote_rcv|always5~9                                                                                                          ; 3       ;
; remote_rcv:u_remote_rcv|always5~6                                                                                                          ; 3       ;
; remote_rcv:u_remote_rcv|judge_flag                                                                                                         ; 3       ;
; remote_rcv:u_remote_rcv|LessThan5~1                                                                                                        ; 3       ;
; remote_rcv:u_remote_rcv|always5~1                                                                                                          ; 3       ;
; PosCounter:u_2|curr_state.S0                                                                                                               ; 3       ;
; key_debounce:u_key_debounce|Equal7~9                                                                                                       ; 3       ;
; key_debounce:u_key_debounce|Equal5~9                                                                                                       ; 3       ;
; key_debounce:u_key_debounce|Equal3~9                                                                                                       ; 3       ;
; key_debounce:u_key_debounce|Equal1~9                                                                                                       ; 3       ;
; remote_rcv:u_remote_rcv|data_temp[7]                                                                                                       ; 3       ;
; remote_rcv:u_remote_rcv|data_temp[15]                                                                                                      ; 3       ;
; remote_rcv:u_remote_rcv|data_temp[6]                                                                                                       ; 3       ;
; remote_rcv:u_remote_rcv|data_temp[5]                                                                                                       ; 3       ;
; remote_rcv:u_remote_rcv|data_temp[4]                                                                                                       ; 3       ;
; remote_rcv:u_remote_rcv|data_temp[3]                                                                                                       ; 3       ;
; remote_rcv:u_remote_rcv|data_temp[2]                                                                                                       ; 3       ;
; remote_rcv:u_remote_rcv|data_temp[1]                                                                                                       ; 3       ;
; dianji:u_3|time_done                                                                                                                       ; 3       ;
; PosCounter:u_2|count[2]                                                                                                                    ; 3       ;
; PosCounter:u_2|count[3]                                                                                                                    ; 3       ;
; PosCounter:u_2|count[4]                                                                                                                    ; 3       ;
; PosCounter:u_2|count[5]                                                                                                                    ; 3       ;
; PosCounter:u_2|count[6]                                                                                                                    ; 3       ;
; PosCounter:u_2|count[7]                                                                                                                    ; 3       ;
; PosCounter:u_2|count[8]                                                                                                                    ; 3       ;
; PosCounter:u_2|count[9]                                                                                                                    ; 3       ;
; PosCounter:u_2|count[10]                                                                                                                   ; 3       ;
; PosCounter:u_2|count[11]                                                                                                                   ; 3       ;
; PosCounter:u_2|count[12]                                                                                                                   ; 3       ;
; PosCounter:u_2|count[13]                                                                                                                   ; 3       ;
; PosCounter:u_2|count[14]                                                                                                                   ; 3       ;
; PosCounter:u_2|count[15]                                                                                                                   ; 3       ;
; PosCounter:u_2|count[16]                                                                                                                   ; 3       ;
; PosCounter:u_2|count[17]                                                                                                                   ; 3       ;
; PosCounter:u_2|count[18]                                                                                                                   ; 3       ;
; PosCounter:u_2|count[19]                                                                                                                   ; 3       ;
; data_separate:u_data_separate|data_pwm[0]                                                                                                  ; 3       ;
; data_separate:u_data_separate|data_pwm[4]                                                                                                  ; 3       ;
; data_separate:u_data_separate|data_pwm[1]                                                                                                  ; 3       ;
; data_separate:u_data_separate|data_pwm[2]                                                                                                  ; 3       ;
; key_debounce:u_key_debounce|key_value1                                                                                                     ; 3       ;
; key_debounce:u_key_debounce|key_value0                                                                                                     ; 3       ;
; remote_rcv:u_remote_rcv|data[5]                                                                                                            ; 3       ;
; remote_rcv:u_remote_rcv|data[7]                                                                                                            ; 3       ;
; remote_rcv:u_remote_rcv|data[0]                                                                                                            ; 3       ;
; dianji:u_3|LessThan0~4                                                                                                                     ; 3       ;
; dianji:u_3|time_done2                                                                                                                      ; 3       ;
; dianji:u_3|time_done1                                                                                                                      ; 3       ;
; TrigSignal:u_1|count[9]                                                                                                                    ; 3       ;
; TrigSignal:u_1|count[10]                                                                                                                   ; 3       ;
; TrigSignal:u_1|count[15]                                                                                                                   ; 3       ;
; TrigSignal:u_1|count[16]                                                                                                                   ; 3       ;
; TrigSignal:u_1|count[0]                                                                                                                    ; 3       ;
; TrigSignal:u_1|count[3]                                                                                                                    ; 3       ;
; TrigSignal:u_1|count[5]                                                                                                                    ; 3       ;
; TrigSignal:u_1|count[7]                                                                                                                    ; 3       ;
; PosCounter:u_2|dis_reg[3]                                                                                                                  ; 3       ;
; dianji:u_3|LessThan0~2                                                                                                                     ; 3       ;
; PosCounter:u_2|dis_reg[15]                                                                                                                 ; 3       ;
; PosCounter:u_2|dis_reg[16]                                                                                                                 ; 3       ;
; PosCounter:u_2|dis_reg[17]                                                                                                                 ; 3       ;
; PosCounter:u_2|dis_reg[18]                                                                                                                 ; 3       ;
; data_separate:u_data_separate|data_move[2]                                                                                                 ; 3       ;
; data_separate:u_data_separate|data_move[3]                                                                                                 ; 3       ;
; remote_rcv:u_remote_rcv|data_cnt[4]                                                                                                        ; 3       ;
; remote_rcv:u_remote_rcv|data_cnt[5]                                                                                                        ; 3       ;
; dianji:u_3|time_cnt[16]                                                                                                                    ; 3       ;
; dianji:u_3|time_cnt[7]                                                                                                                     ; 3       ;
; dianji:u_3|time_cnt[9]                                                                                                                     ; 3       ;
; dianji:u_3|time_cnt[10]                                                                                                                    ; 3       ;
; dianji:u_3|time_cnt[17]                                                                                                                    ; 3       ;
; dianji:u_3|time_cnt[15]                                                                                                                    ; 3       ;
; dianji:u_3|time_cnt[8]                                                                                                                     ; 3       ;
; dianji:u_3|time_cnt[5]                                                                                                                     ; 3       ;
; pwm:u_pwm|cnt[12]                                                                                                                          ; 3       ;
; pwm:u_pwm|cnt[11]                                                                                                                          ; 3       ;
; pwm:u_pwm|cnt[10]                                                                                                                          ; 3       ;
; pwm:u_pwm|cnt[5]                                                                                                                           ; 3       ;
; pwm:u_pwm|cnt[8]                                                                                                                           ; 3       ;
; pwm:u_pwm|cnt[7]                                                                                                                           ; 3       ;
; PosCounter:u_2|lpm_divide:Div0|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[114]~340           ; 2       ;
; PosCounter:u_2|lpm_divide:Div0|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[107]~339           ; 2       ;
; PosCounter:u_2|lpm_divide:Div0|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[100]~338           ; 2       ;
; PosCounter:u_2|lpm_divide:Div0|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[93]~337            ; 2       ;
; PosCounter:u_2|lpm_divide:Div0|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[86]~336            ; 2       ;
; PosCounter:u_2|lpm_divide:Div0|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[79]~335            ; 2       ;
; PosCounter:u_2|lpm_divide:Div0|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[72]~334            ; 2       ;
; PosCounter:u_2|lpm_divide:Div0|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[65]~333            ; 2       ;
; PosCounter:u_2|lpm_divide:Div0|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[58]~332            ; 2       ;
; PosCounter:u_2|lpm_divide:Div0|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[51]~331            ; 2       ;
; PosCounter:u_2|lpm_divide:Div0|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[44]~330            ; 2       ;
; PosCounter:u_2|lpm_divide:Div0|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[45]~329            ; 2       ;
; PosCounter:u_2|lpm_divide:Div0|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[46]~328            ; 2       ;
; PosCounter:u_2|lpm_divide:Div0|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[115]~323           ; 2       ;
; PosCounter:u_2|lpm_divide:Div0|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[116]~322           ; 2       ;
; PosCounter:u_2|lpm_divide:Div0|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[108]~320           ; 2       ;
; PosCounter:u_2|lpm_divide:Div0|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[109]~319           ; 2       ;
; PosCounter:u_2|lpm_divide:Div0|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[101]~317           ; 2       ;
; PosCounter:u_2|lpm_divide:Div0|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[102]~316           ; 2       ;
; PosCounter:u_2|lpm_divide:Div0|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[94]~314            ; 2       ;
; PosCounter:u_2|lpm_divide:Div0|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[95]~313            ; 2       ;
; PosCounter:u_2|lpm_divide:Div0|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[87]~311            ; 2       ;
; PosCounter:u_2|lpm_divide:Div0|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[88]~310            ; 2       ;
; PosCounter:u_2|lpm_divide:Div0|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[80]~308            ; 2       ;
; PosCounter:u_2|lpm_divide:Div0|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[81]~307            ; 2       ;
; PosCounter:u_2|lpm_divide:Div0|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[73]~305            ; 2       ;
; PosCounter:u_2|lpm_divide:Div0|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[74]~304            ; 2       ;
; PosCounter:u_2|lpm_divide:Div0|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[66]~302            ; 2       ;
; PosCounter:u_2|lpm_divide:Div0|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[67]~301            ; 2       ;
; PosCounter:u_2|lpm_divide:Div0|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[59]~299            ; 2       ;
; PosCounter:u_2|lpm_divide:Div0|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[60]~298            ; 2       ;
; PosCounter:u_2|lpm_divide:Div0|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[52]~296            ; 2       ;
; PosCounter:u_2|lpm_divide:Div0|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[53]~295            ; 2       ;
; remote_rcv:u_remote_rcv|always5~4                                                                                                          ; 2       ;
; remote_rcv:u_remote_rcv|always5~3                                                                                                          ; 2       ;
; PosCounter:u_2|Selector2~1                                                                                                                 ; 2       ;
; key_debounce:u_key_debounce|key_reg3[0]                                                                                                    ; 2       ;
; key_debounce:u_key_debounce|key_reg2[0]                                                                                                    ; 2       ;
; key_debounce:u_key_debounce|key_reg1[0]                                                                                                    ; 2       ;
; key_debounce:u_key_debounce|key_reg0[0]                                                                                                    ; 2       ;
; remote_rcv:u_remote_rcv|div_cnt[0]                                                                                                         ; 2       ;
; remote_rcv:u_remote_rcv|div_cnt[1]                                                                                                         ; 2       ;
; remote_rcv:u_remote_rcv|div_cnt[3]                                                                                                         ; 2       ;
; remote_rcv:u_remote_rcv|div_cnt[2]                                                                                                         ; 2       ;
; remote_rcv:u_remote_rcv|div_cnt[6]                                                                                                         ; 2       ;
; remote_rcv:u_remote_rcv|div_cnt[7]                                                                                                         ; 2       ;
; remote_rcv:u_remote_rcv|div_cnt[4]                                                                                                         ; 2       ;
; remote_rcv:u_remote_rcv|div_cnt[5]                                                                                                         ; 2       ;
; remote_rcv:u_remote_rcv|div_cnt[8]                                                                                                         ; 2       ;
; remote_rcv:u_remote_rcv|div_cnt[9]                                                                                                         ; 2       ;
; remote_rcv:u_remote_rcv|div_cnt[10]                                                                                                        ; 2       ;
; remote_rcv:u_remote_rcv|div_cnt[11]                                                                                                        ; 2       ;
; remote_rcv:u_remote_rcv|data_temp[15]~3                                                                                                    ; 2       ;
; remote_rcv:u_remote_rcv|LessThan5~0                                                                                                        ; 2       ;
; remote_rcv:u_remote_rcv|always5~2                                                                                                          ; 2       ;
; remote_rcv:u_remote_rcv|always5~0                                                                                                          ; 2       ;
; PosCounter:u_2|count[0]                                                                                                                    ; 2       ;
; PosCounter:u_2|count[1]                                                                                                                    ; 2       ;
; remote_rcv:u_remote_rcv|data_temp[14]                                                                                                      ; 2       ;
; remote_rcv:u_remote_rcv|data_temp[13]                                                                                                      ; 2       ;
; remote_rcv:u_remote_rcv|data_temp[12]                                                                                                      ; 2       ;
; remote_rcv:u_remote_rcv|data_temp[11]                                                                                                      ; 2       ;
; remote_rcv:u_remote_rcv|data_temp[10]                                                                                                      ; 2       ;
; remote_rcv:u_remote_rcv|data_temp[9]                                                                                                       ; 2       ;
; remote_rcv:u_remote_rcv|data_temp[8]                                                                                                       ; 2       ;
; remote_rcv:u_remote_rcv|data_temp[0]                                                                                                       ; 2       ;
; dianji:u_3|Equal2~9                                                                                                                        ; 2       ;
; dianji:u_3|Equal2~8                                                                                                                        ; 2       ;
; dianji:u_3|Equal2~6                                                                                                                        ; 2       ;
; dianji:u_3|Equal2~5                                                                                                                        ; 2       ;
; sel_mode_0:u_sel_mode_0|sel_type[1]~1                                                                                                      ; 2       ;
; key_debounce:u_key_debounce|key_value3                                                                                                     ; 2       ;
; sel_mode_0:u_sel_mode_0|always0~0                                                                                                          ; 2       ;
; key_debounce:u_key_debounce|key_value2                                                                                                     ; 2       ;
; sel_mode_0:u_sel_mode_0|sel_type[1]~0                                                                                                      ; 2       ;
; key_debounce:u_key_debounce|key_flag1                                                                                                      ; 2       ;
; key_debounce:u_key_debounce|key_flag0                                                                                                      ; 2       ;
; data_separate:u_data_separate|Selector6~1                                                                                                  ; 2       ;
; Clk_1M:u_0|div_cnt[1]                                                                                                                      ; 2       ;
; Clk_1M:u_0|div_cnt[2]                                                                                                                      ; 2       ;
; Clk_1M:u_0|div_cnt[3]                                                                                                                      ; 2       ;
; Clk_1M:u_0|div_cnt[4]                                                                                                                      ; 2       ;
; TrigSignal:u_1|Equal0~2                                                                                                                    ; 2       ;
; TrigSignal:u_1|count[1]                                                                                                                    ; 2       ;
; TrigSignal:u_1|count[2]                                                                                                                    ; 2       ;
; TrigSignal:u_1|count[4]                                                                                                                    ; 2       ;
; TrigSignal:u_1|count[6]                                                                                                                    ; 2       ;
; TrigSignal:u_1|Equal0~1                                                                                                                    ; 2       ;
; TrigSignal:u_1|count[8]                                                                                                                    ; 2       ;
; TrigSignal:u_1|count[11]                                                                                                                   ; 2       ;
; TrigSignal:u_1|count[12]                                                                                                                   ; 2       ;
; TrigSignal:u_1|count[13]                                                                                                                   ; 2       ;
; TrigSignal:u_1|Equal0~0                                                                                                                    ; 2       ;
; TrigSignal:u_1|count[14]                                                                                                                   ; 2       ;
; TrigSignal:u_1|count[17]                                                                                                                   ; 2       ;
; TrigSignal:u_1|count[18]                                                                                                                   ; 2       ;
; TrigSignal:u_1|count[19]                                                                                                                   ; 2       ;
; data_separate:u_data_separate|data_move[4]                                                                                                 ; 2       ;
; gensui:u_gensui|IN1~0                                                                                                                      ; 2       ;
; PosCounter:u_2|dis_reg[2]                                                                                                                  ; 2       ;
; PosCounter:u_2|dis_reg[19]                                                                                                                 ; 2       ;
; data_separate:u_data_separate|data_move[1]                                                                                                 ; 2       ;
; pwm:u_pwm|LessThan1~0                                                                                                                      ; 2       ;
; key_pwm:u_key_pwm|speedmod[11]                                                                                                             ; 2       ;
; TrigSignal:u_1|trig                                                                                                                        ; 2       ;
; remote_ctrl:u_remote_ctrl|IN3                                                                                                              ; 2       ;
; key_debounce:u_key_debounce|delay_cnt3[31]                                                                                                 ; 2       ;
; key_debounce:u_key_debounce|delay_cnt3[30]                                                                                                 ; 2       ;
; key_debounce:u_key_debounce|delay_cnt3[29]                                                                                                 ; 2       ;
; key_debounce:u_key_debounce|delay_cnt3[28]                                                                                                 ; 2       ;
; key_debounce:u_key_debounce|delay_cnt3[27]                                                                                                 ; 2       ;
; key_debounce:u_key_debounce|delay_cnt3[26]                                                                                                 ; 2       ;
; key_debounce:u_key_debounce|delay_cnt3[25]                                                                                                 ; 2       ;
; key_debounce:u_key_debounce|delay_cnt3[24]                                                                                                 ; 2       ;
; key_debounce:u_key_debounce|delay_cnt3[23]                                                                                                 ; 2       ;
; key_debounce:u_key_debounce|delay_cnt3[22]                                                                                                 ; 2       ;
; key_debounce:u_key_debounce|delay_cnt3[21]                                                                                                 ; 2       ;
; key_debounce:u_key_debounce|delay_cnt3[20]                                                                                                 ; 2       ;
; key_debounce:u_key_debounce|delay_cnt3[19]                                                                                                 ; 2       ;
; key_debounce:u_key_debounce|delay_cnt3[18]                                                                                                 ; 2       ;
; key_debounce:u_key_debounce|delay_cnt3[17]                                                                                                 ; 2       ;
; key_debounce:u_key_debounce|delay_cnt3[16]                                                                                                 ; 2       ;
; key_debounce:u_key_debounce|delay_cnt3[15]                                                                                                 ; 2       ;
; key_debounce:u_key_debounce|delay_cnt3[14]                                                                                                 ; 2       ;
; key_debounce:u_key_debounce|delay_cnt3[13]                                                                                                 ; 2       ;
; key_debounce:u_key_debounce|delay_cnt3[12]                                                                                                 ; 2       ;
; key_debounce:u_key_debounce|delay_cnt3[11]                                                                                                 ; 2       ;
; key_debounce:u_key_debounce|delay_cnt3[10]                                                                                                 ; 2       ;
; key_debounce:u_key_debounce|delay_cnt3[9]                                                                                                  ; 2       ;
; key_debounce:u_key_debounce|delay_cnt3[8]                                                                                                  ; 2       ;
; key_debounce:u_key_debounce|delay_cnt3[7]                                                                                                  ; 2       ;
; key_debounce:u_key_debounce|delay_cnt3[6]                                                                                                  ; 2       ;
; key_debounce:u_key_debounce|delay_cnt3[5]                                                                                                  ; 2       ;
; key_debounce:u_key_debounce|delay_cnt3[4]                                                                                                  ; 2       ;
; key_debounce:u_key_debounce|delay_cnt3[3]                                                                                                  ; 2       ;
; key_debounce:u_key_debounce|delay_cnt3[2]                                                                                                  ; 2       ;
; key_debounce:u_key_debounce|delay_cnt3[1]                                                                                                  ; 2       ;
; key_debounce:u_key_debounce|delay_cnt2[31]                                                                                                 ; 2       ;
; key_debounce:u_key_debounce|delay_cnt2[30]                                                                                                 ; 2       ;
; key_debounce:u_key_debounce|delay_cnt2[29]                                                                                                 ; 2       ;
; key_debounce:u_key_debounce|delay_cnt2[28]                                                                                                 ; 2       ;
; key_debounce:u_key_debounce|delay_cnt2[27]                                                                                                 ; 2       ;
; key_debounce:u_key_debounce|delay_cnt2[26]                                                                                                 ; 2       ;
; key_debounce:u_key_debounce|delay_cnt2[25]                                                                                                 ; 2       ;
; key_debounce:u_key_debounce|delay_cnt2[24]                                                                                                 ; 2       ;
; key_debounce:u_key_debounce|delay_cnt2[23]                                                                                                 ; 2       ;
; key_debounce:u_key_debounce|delay_cnt2[22]                                                                                                 ; 2       ;
; key_debounce:u_key_debounce|delay_cnt2[21]                                                                                                 ; 2       ;
; key_debounce:u_key_debounce|delay_cnt2[20]                                                                                                 ; 2       ;
; key_debounce:u_key_debounce|delay_cnt2[19]                                                                                                 ; 2       ;
; key_debounce:u_key_debounce|delay_cnt2[18]                                                                                                 ; 2       ;
; key_debounce:u_key_debounce|delay_cnt2[17]                                                                                                 ; 2       ;
; key_debounce:u_key_debounce|delay_cnt2[16]                                                                                                 ; 2       ;
; key_debounce:u_key_debounce|delay_cnt2[15]                                                                                                 ; 2       ;
; key_debounce:u_key_debounce|delay_cnt2[14]                                                                                                 ; 2       ;
; key_debounce:u_key_debounce|delay_cnt2[13]                                                                                                 ; 2       ;
; key_debounce:u_key_debounce|delay_cnt2[12]                                                                                                 ; 2       ;
; key_debounce:u_key_debounce|delay_cnt2[11]                                                                                                 ; 2       ;
; key_debounce:u_key_debounce|delay_cnt2[10]                                                                                                 ; 2       ;
; key_debounce:u_key_debounce|delay_cnt2[9]                                                                                                  ; 2       ;
; key_debounce:u_key_debounce|delay_cnt2[8]                                                                                                  ; 2       ;
; key_debounce:u_key_debounce|delay_cnt2[7]                                                                                                  ; 2       ;
; key_debounce:u_key_debounce|delay_cnt2[6]                                                                                                  ; 2       ;
; key_debounce:u_key_debounce|delay_cnt2[5]                                                                                                  ; 2       ;
; key_debounce:u_key_debounce|delay_cnt2[4]                                                                                                  ; 2       ;
; key_debounce:u_key_debounce|delay_cnt2[3]                                                                                                  ; 2       ;
; key_debounce:u_key_debounce|delay_cnt2[2]                                                                                                  ; 2       ;
; key_debounce:u_key_debounce|delay_cnt2[1]                                                                                                  ; 2       ;
; key_debounce:u_key_debounce|delay_cnt1[31]                                                                                                 ; 2       ;
; key_debounce:u_key_debounce|delay_cnt1[30]                                                                                                 ; 2       ;
; key_debounce:u_key_debounce|delay_cnt1[29]                                                                                                 ; 2       ;
; key_debounce:u_key_debounce|delay_cnt1[28]                                                                                                 ; 2       ;
; key_debounce:u_key_debounce|delay_cnt1[27]                                                                                                 ; 2       ;
; key_debounce:u_key_debounce|delay_cnt1[26]                                                                                                 ; 2       ;
; key_debounce:u_key_debounce|delay_cnt1[25]                                                                                                 ; 2       ;
; key_debounce:u_key_debounce|delay_cnt1[24]                                                                                                 ; 2       ;
; key_debounce:u_key_debounce|delay_cnt1[23]                                                                                                 ; 2       ;
; key_debounce:u_key_debounce|delay_cnt1[22]                                                                                                 ; 2       ;
; key_debounce:u_key_debounce|delay_cnt1[21]                                                                                                 ; 2       ;
; key_debounce:u_key_debounce|delay_cnt1[20]                                                                                                 ; 2       ;
; key_debounce:u_key_debounce|delay_cnt1[19]                                                                                                 ; 2       ;
; key_debounce:u_key_debounce|delay_cnt1[18]                                                                                                 ; 2       ;
; key_debounce:u_key_debounce|delay_cnt1[17]                                                                                                 ; 2       ;
; key_debounce:u_key_debounce|delay_cnt1[16]                                                                                                 ; 2       ;
; key_debounce:u_key_debounce|delay_cnt1[15]                                                                                                 ; 2       ;
; key_debounce:u_key_debounce|delay_cnt1[14]                                                                                                 ; 2       ;
; key_debounce:u_key_debounce|delay_cnt1[13]                                                                                                 ; 2       ;
; key_debounce:u_key_debounce|delay_cnt1[12]                                                                                                 ; 2       ;
; key_debounce:u_key_debounce|delay_cnt1[11]                                                                                                 ; 2       ;
; key_debounce:u_key_debounce|delay_cnt1[10]                                                                                                 ; 2       ;
; key_debounce:u_key_debounce|delay_cnt1[9]                                                                                                  ; 2       ;
; key_debounce:u_key_debounce|delay_cnt1[8]                                                                                                  ; 2       ;
; key_debounce:u_key_debounce|delay_cnt1[7]                                                                                                  ; 2       ;
; key_debounce:u_key_debounce|delay_cnt1[6]                                                                                                  ; 2       ;
; key_debounce:u_key_debounce|delay_cnt1[5]                                                                                                  ; 2       ;
; key_debounce:u_key_debounce|delay_cnt1[4]                                                                                                  ; 2       ;
; key_debounce:u_key_debounce|delay_cnt1[3]                                                                                                  ; 2       ;
; key_debounce:u_key_debounce|delay_cnt1[2]                                                                                                  ; 2       ;
; key_debounce:u_key_debounce|delay_cnt1[1]                                                                                                  ; 2       ;
; key_debounce:u_key_debounce|delay_cnt0[31]                                                                                                 ; 2       ;
; key_debounce:u_key_debounce|delay_cnt0[30]                                                                                                 ; 2       ;
; key_debounce:u_key_debounce|delay_cnt0[29]                                                                                                 ; 2       ;
; key_debounce:u_key_debounce|delay_cnt0[28]                                                                                                 ; 2       ;
; key_debounce:u_key_debounce|delay_cnt0[27]                                                                                                 ; 2       ;
; key_debounce:u_key_debounce|delay_cnt0[26]                                                                                                 ; 2       ;
; key_debounce:u_key_debounce|delay_cnt0[25]                                                                                                 ; 2       ;
; key_debounce:u_key_debounce|delay_cnt0[24]                                                                                                 ; 2       ;
; key_debounce:u_key_debounce|delay_cnt0[23]                                                                                                 ; 2       ;
; key_debounce:u_key_debounce|delay_cnt0[22]                                                                                                 ; 2       ;
; key_debounce:u_key_debounce|delay_cnt0[21]                                                                                                 ; 2       ;
; key_debounce:u_key_debounce|delay_cnt0[20]                                                                                                 ; 2       ;
; key_debounce:u_key_debounce|delay_cnt0[19]                                                                                                 ; 2       ;
; key_debounce:u_key_debounce|delay_cnt0[18]                                                                                                 ; 2       ;
; key_debounce:u_key_debounce|delay_cnt0[17]                                                                                                 ; 2       ;
; key_debounce:u_key_debounce|delay_cnt0[16]                                                                                                 ; 2       ;
; key_debounce:u_key_debounce|delay_cnt0[15]                                                                                                 ; 2       ;
; key_debounce:u_key_debounce|delay_cnt0[14]                                                                                                 ; 2       ;
; key_debounce:u_key_debounce|delay_cnt0[13]                                                                                                 ; 2       ;
; key_debounce:u_key_debounce|delay_cnt0[12]                                                                                                 ; 2       ;
; key_debounce:u_key_debounce|delay_cnt0[11]                                                                                                 ; 2       ;
; key_debounce:u_key_debounce|delay_cnt0[10]                                                                                                 ; 2       ;
; key_debounce:u_key_debounce|delay_cnt0[9]                                                                                                  ; 2       ;
; key_debounce:u_key_debounce|delay_cnt0[8]                                                                                                  ; 2       ;
; key_debounce:u_key_debounce|delay_cnt0[7]                                                                                                  ; 2       ;
; key_debounce:u_key_debounce|delay_cnt0[6]                                                                                                  ; 2       ;
; key_debounce:u_key_debounce|delay_cnt0[5]                                                                                                  ; 2       ;
; key_debounce:u_key_debounce|delay_cnt0[4]                                                                                                  ; 2       ;
; key_debounce:u_key_debounce|delay_cnt0[3]                                                                                                  ; 2       ;
; key_debounce:u_key_debounce|delay_cnt0[2]                                                                                                  ; 2       ;
; key_debounce:u_key_debounce|delay_cnt0[1]                                                                                                  ; 2       ;
; remote_rcv:u_remote_rcv|data_cnt[3]                                                                                                        ; 2       ;
; remote_rcv:u_remote_rcv|data_cnt[2]                                                                                                        ; 2       ;
; remote_rcv:u_remote_rcv|data_cnt[1]                                                                                                        ; 2       ;
; remote_rcv:u_remote_rcv|data_cnt[0]                                                                                                        ; 2       ;
; dianji:u_3|time_cnt[26]                                                                                                                    ; 2       ;
; dianji:u_3|time_cnt[25]                                                                                                                    ; 2       ;
; dianji:u_3|time_cnt[24]                                                                                                                    ; 2       ;
; dianji:u_3|time_cnt[23]                                                                                                                    ; 2       ;
; dianji:u_3|time_cnt[22]                                                                                                                    ; 2       ;
; dianji:u_3|time_cnt[21]                                                                                                                    ; 2       ;
; dianji:u_3|time_cnt[20]                                                                                                                    ; 2       ;
; dianji:u_3|time_cnt[19]                                                                                                                    ; 2       ;
; dianji:u_3|time_cnt[18]                                                                                                                    ; 2       ;
; dianji:u_3|time_cnt[14]                                                                                                                    ; 2       ;
; dianji:u_3|time_cnt[6]                                                                                                                     ; 2       ;
; dianji:u_3|time_cnt[4]                                                                                                                     ; 2       ;
; dianji:u_3|time_cnt[13]                                                                                                                    ; 2       ;
; dianji:u_3|time_cnt[11]                                                                                                                    ; 2       ;
; dianji:u_3|time_cnt[3]                                                                                                                     ; 2       ;
; dianji:u_3|time_cnt[2]                                                                                                                     ; 2       ;
; dianji:u_3|time_cnt[1]                                                                                                                     ; 2       ;
; dianji:u_3|time_cnt[0]                                                                                                                     ; 2       ;
; PosCounter:u_2|lpm_divide:Div0|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|add_sub_18_result_int[7]~12 ; 2       ;
; PosCounter:u_2|lpm_divide:Div0|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|add_sub_16_result_int[4]~6  ; 2       ;
; PosCounter:u_2|lpm_divide:Div0|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|add_sub_16_result_int[3]~4  ; 2       ;
; PosCounter:u_2|lpm_divide:Div0|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|add_sub_16_result_int[2]~2  ; 2       ;
; PosCounter:u_2|lpm_divide:Div0|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|add_sub_16_result_int[1]~0  ; 2       ;
; PosCounter:u_2|lpm_divide:Div0|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|add_sub_15_result_int[4]~6  ; 2       ;
; PosCounter:u_2|lpm_divide:Div0|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|add_sub_15_result_int[3]~4  ; 2       ;
; PosCounter:u_2|lpm_divide:Div0|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|add_sub_15_result_int[2]~2  ; 2       ;
; PosCounter:u_2|lpm_divide:Div0|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|add_sub_15_result_int[1]~0  ; 2       ;
; PosCounter:u_2|lpm_divide:Div0|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|add_sub_14_result_int[4]~6  ; 2       ;
; PosCounter:u_2|lpm_divide:Div0|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|add_sub_14_result_int[3]~4  ; 2       ;
; PosCounter:u_2|lpm_divide:Div0|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|add_sub_14_result_int[2]~2  ; 2       ;
; PosCounter:u_2|lpm_divide:Div0|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|add_sub_14_result_int[1]~0  ; 2       ;
; PosCounter:u_2|lpm_divide:Div0|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|add_sub_13_result_int[4]~6  ; 2       ;
; PosCounter:u_2|lpm_divide:Div0|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|add_sub_13_result_int[3]~4  ; 2       ;
; PosCounter:u_2|lpm_divide:Div0|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|add_sub_13_result_int[2]~2  ; 2       ;
; PosCounter:u_2|lpm_divide:Div0|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|add_sub_13_result_int[1]~0  ; 2       ;
; PosCounter:u_2|lpm_divide:Div0|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|add_sub_12_result_int[4]~6  ; 2       ;
; PosCounter:u_2|lpm_divide:Div0|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|add_sub_12_result_int[3]~4  ; 2       ;
; PosCounter:u_2|lpm_divide:Div0|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|add_sub_12_result_int[2]~2  ; 2       ;
; PosCounter:u_2|lpm_divide:Div0|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|add_sub_12_result_int[1]~0  ; 2       ;
; PosCounter:u_2|lpm_divide:Div0|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|add_sub_11_result_int[4]~6  ; 2       ;
; PosCounter:u_2|lpm_divide:Div0|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|add_sub_11_result_int[3]~4  ; 2       ;
; PosCounter:u_2|lpm_divide:Div0|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|add_sub_11_result_int[2]~2  ; 2       ;
; PosCounter:u_2|lpm_divide:Div0|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|add_sub_11_result_int[1]~0  ; 2       ;
; PosCounter:u_2|lpm_divide:Div0|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|add_sub_10_result_int[4]~6  ; 2       ;
; PosCounter:u_2|lpm_divide:Div0|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|add_sub_10_result_int[3]~4  ; 2       ;
; PosCounter:u_2|lpm_divide:Div0|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|add_sub_10_result_int[2]~2  ; 2       ;
; PosCounter:u_2|lpm_divide:Div0|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|add_sub_10_result_int[1]~0  ; 2       ;
; PosCounter:u_2|lpm_divide:Div0|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|add_sub_9_result_int[4]~6   ; 2       ;
; PosCounter:u_2|lpm_divide:Div0|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|add_sub_9_result_int[3]~4   ; 2       ;
; PosCounter:u_2|lpm_divide:Div0|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|add_sub_9_result_int[2]~2   ; 2       ;
; PosCounter:u_2|lpm_divide:Div0|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|add_sub_9_result_int[1]~0   ; 2       ;
; PosCounter:u_2|lpm_divide:Div0|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|add_sub_8_result_int[4]~6   ; 2       ;
; PosCounter:u_2|lpm_divide:Div0|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|add_sub_8_result_int[3]~4   ; 2       ;
; PosCounter:u_2|lpm_divide:Div0|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|add_sub_8_result_int[2]~2   ; 2       ;
; PosCounter:u_2|lpm_divide:Div0|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|add_sub_8_result_int[1]~0   ; 2       ;
; PosCounter:u_2|lpm_divide:Div0|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|add_sub_7_result_int[4]~6   ; 2       ;
; PosCounter:u_2|lpm_divide:Div0|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|add_sub_7_result_int[3]~4   ; 2       ;
; PosCounter:u_2|lpm_divide:Div0|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|add_sub_7_result_int[2]~2   ; 2       ;
; PosCounter:u_2|lpm_divide:Div0|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|add_sub_7_result_int[1]~0   ; 2       ;
; PosCounter:u_2|lpm_divide:Div0|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|add_sub_6_result_int[4]~6   ; 2       ;
; PosCounter:u_2|lpm_divide:Div0|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|add_sub_6_result_int[3]~4   ; 2       ;
; PosCounter:u_2|lpm_divide:Div0|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|add_sub_6_result_int[2]~2   ; 2       ;
; PosCounter:u_2|lpm_divide:Div0|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|add_sub_6_result_int[1]~0   ; 2       ;
; PosCounter:u_2|lpm_divide:Div0|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|add_sub_5_result_int[4]~6   ; 2       ;
; PosCounter:u_2|lpm_divide:Div0|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|add_sub_5_result_int[3]~4   ; 2       ;
; PosCounter:u_2|lpm_divide:Div0|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|add_sub_5_result_int[2]~2   ; 2       ;
; PosCounter:u_2|lpm_divide:Div0|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|add_sub_5_result_int[1]~0   ; 2       ;
; pwm:u_pwm|cnt[2]                                                                                                                           ; 2       ;
; Echo~input                                                                                                                                 ; 1       ;
; remote_in~input                                                                                                                            ; 1       ;
; D4~input                                                                                                                                   ; 1       ;
; D1~input                                                                                                                                   ; 1       ;
; D3~input                                                                                                                                   ; 1       ;
; D2~input                                                                                                                                   ; 1       ;
; key_debounce:u_key_debounce|key_reg3[0]~0                                                                                                  ; 1       ;
; key_debounce:u_key_debounce|key_reg2[0]~0                                                                                                  ; 1       ;
; key_debounce:u_key_debounce|key_reg1[0]~0                                                                                                  ; 1       ;
; key_debounce:u_key_debounce|key_reg0[0]~0                                                                                                  ; 1       ;
; data_separate:u_data_separate|data_pwm[0]~3                                                                                                ; 1       ;
; PosCounter:u_2|lpm_divide:Div0|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[121]~341           ; 1       ;
; PosCounter:u_2|lpm_divide:Div0|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[47]~327            ; 1       ;
; remote_rcv:u_remote_rcv|Selector4~3                                                                                                        ; 1       ;
; remote_rcv:u_remote_rcv|data_temp[15]~22                                                                                                   ; 1       ;
; pwm:u_pwm|LessThan0~5                                                                                                                      ; 1       ;
; PosCounter:u_2|lpm_divide:Div0|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[122]~326           ; 1       ;
; PosCounter:u_2|lpm_divide:Div0|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[123]~325           ; 1       ;
; PosCounter:u_2|lpm_divide:Div0|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[124]~324           ; 1       ;
; PosCounter:u_2|lpm_divide:Div0|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[117]~321           ; 1       ;
; PosCounter:u_2|lpm_divide:Div0|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[110]~318           ; 1       ;
; PosCounter:u_2|lpm_divide:Div0|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[103]~315           ; 1       ;
; PosCounter:u_2|lpm_divide:Div0|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[96]~312            ; 1       ;
; PosCounter:u_2|lpm_divide:Div0|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[89]~309            ; 1       ;
; PosCounter:u_2|lpm_divide:Div0|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[82]~306            ; 1       ;
; PosCounter:u_2|lpm_divide:Div0|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[75]~303            ; 1       ;
; PosCounter:u_2|lpm_divide:Div0|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[68]~300            ; 1       ;
; PosCounter:u_2|lpm_divide:Div0|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[61]~297            ; 1       ;
; PosCounter:u_2|lpm_divide:Div0|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[54]~294            ; 1       ;
; remote_rcv:u_remote_rcv|Selector0~2                                                                                                        ; 1       ;
; remote_rcv:u_remote_rcv|Selector0~1                                                                                                        ; 1       ;
; remote_rcv:u_remote_rcv|Selector0~0                                                                                                        ; 1       ;
; remote_rcv:u_remote_rcv|Selector4~2                                                                                                        ; 1       ;
; remote_rcv:u_remote_rcv|Selector7~1                                                                                                        ; 1       ;
; remote_rcv:u_remote_rcv|time_done~0                                                                                                        ; 1       ;
; remote_rcv:u_remote_rcv|Selector7~0                                                                                                        ; 1       ;
; remote_rcv:u_remote_rcv|Selector1~1                                                                                                        ; 1       ;
; remote_rcv:u_remote_rcv|Selector1~0                                                                                                        ; 1       ;
; remote_rcv:u_remote_rcv|Selector5~2                                                                                                        ; 1       ;
; remote_rcv:u_remote_rcv|Selector5~1                                                                                                        ; 1       ;
; remote_rcv:u_remote_rcv|Selector5~0                                                                                                        ; 1       ;
; remote_rcv:u_remote_rcv|judge_flag~1                                                                                                       ; 1       ;
; remote_rcv:u_remote_rcv|judge_flag~0                                                                                                       ; 1       ;
; remote_rcv:u_remote_rcv|Selector2~0                                                                                                        ; 1       ;
; remote_rcv:u_remote_rcv|Selector6~2                                                                                                        ; 1       ;
; remote_rcv:u_remote_rcv|Selector6~1                                                                                                        ; 1       ;
; remote_rcv:u_remote_rcv|always5~8                                                                                                          ; 1       ;
; remote_rcv:u_remote_rcv|always5~7                                                                                                          ; 1       ;
; remote_rcv:u_remote_rcv|always5~5                                                                                                          ; 1       ;
; remote_rcv:u_remote_rcv|Selector6~0                                                                                                        ; 1       ;
; remote_rcv:u_remote_rcv|div_cnt~5                                                                                                          ; 1       ;
; remote_rcv:u_remote_rcv|div_cnt~4                                                                                                          ; 1       ;
; remote_rcv:u_remote_rcv|div_cnt~3                                                                                                          ; 1       ;
; remote_rcv:u_remote_rcv|div_cnt~2                                                                                                          ; 1       ;
; remote_rcv:u_remote_rcv|div_cnt~1                                                                                                          ; 1       ;
; remote_rcv:u_remote_rcv|div_cnt~0                                                                                                          ; 1       ;
; dianji:u_3|Selector4~1                                                                                                                     ; 1       ;
; dianji:u_3|Selector4~0                                                                                                                     ; 1       ;
; PosCounter:u_2|Selector0~0                                                                                                                 ; 1       ;
; PosCounter:u_2|Selector22~1                                                                                                                ; 1       ;
; PosCounter:u_2|Selector21~0                                                                                                                ; 1       ;
; PosCounter:u_2|curr_state.S1~0                                                                                                             ; 1       ;
; remote_rcv:u_remote_rcv|data_temp~21                                                                                                       ; 1       ;
; remote_rcv:u_remote_rcv|data_temp[15]~20                                                                                                   ; 1       ;
; remote_rcv:u_remote_rcv|data_temp[15]~19                                                                                                   ; 1       ;
; remote_rcv:u_remote_rcv|data_temp~18                                                                                                       ; 1       ;
; remote_rcv:u_remote_rcv|data_temp~17                                                                                                       ; 1       ;
; remote_rcv:u_remote_rcv|Selector3~1                                                                                                        ; 1       ;
; remote_rcv:u_remote_rcv|Selector3~0                                                                                                        ; 1       ;
; remote_rcv:u_remote_rcv|data_temp~16                                                                                                       ; 1       ;
; remote_rcv:u_remote_rcv|data_temp~15                                                                                                       ; 1       ;
; remote_rcv:u_remote_rcv|data_temp~14                                                                                                       ; 1       ;
; remote_rcv:u_remote_rcv|data_temp~13                                                                                                       ; 1       ;
; remote_rcv:u_remote_rcv|data_temp~12                                                                                                       ; 1       ;
; remote_rcv:u_remote_rcv|data_temp~11                                                                                                       ; 1       ;
; remote_rcv:u_remote_rcv|data_temp~10                                                                                                       ; 1       ;
; remote_rcv:u_remote_rcv|data_temp~9                                                                                                        ; 1       ;
; remote_rcv:u_remote_rcv|data_temp~8                                                                                                        ; 1       ;
; remote_rcv:u_remote_rcv|data_temp~7                                                                                                        ; 1       ;
; remote_rcv:u_remote_rcv|data_temp~6                                                                                                        ; 1       ;
; remote_rcv:u_remote_rcv|div_clk~0                                                                                                          ; 1       ;
; remote_rcv:u_remote_rcv|data_temp[7]~4                                                                                                     ; 1       ;
; remote_rcv:u_remote_rcv|data_temp~2                                                                                                        ; 1       ;
; dianji:u_3|time_done~1                                                                                                                     ; 1       ;
; dianji:u_3|time_done~0                                                                                                                     ; 1       ;
; PosCounter:u_2|Selector20~0                                                                                                                ; 1       ;
; PosCounter:u_2|Selector19~0                                                                                                                ; 1       ;
; PosCounter:u_2|Selector18~0                                                                                                                ; 1       ;
; PosCounter:u_2|Selector17~0                                                                                                                ; 1       ;
; PosCounter:u_2|Selector16~0                                                                                                                ; 1       ;
; PosCounter:u_2|Selector15~0                                                                                                                ; 1       ;
; PosCounter:u_2|Selector14~0                                                                                                                ; 1       ;
; PosCounter:u_2|Selector13~0                                                                                                                ; 1       ;
; PosCounter:u_2|Selector12~0                                                                                                                ; 1       ;
; PosCounter:u_2|Selector11~0                                                                                                                ; 1       ;
; PosCounter:u_2|Selector10~0                                                                                                                ; 1       ;
; PosCounter:u_2|Selector9~0                                                                                                                 ; 1       ;
; PosCounter:u_2|Selector8~0                                                                                                                 ; 1       ;
; PosCounter:u_2|Selector7~0                                                                                                                 ; 1       ;
; PosCounter:u_2|Selector6~0                                                                                                                 ; 1       ;
; PosCounter:u_2|Selector5~0                                                                                                                 ; 1       ;
; PosCounter:u_2|Selector4~0                                                                                                                 ; 1       ;
; PosCounter:u_2|Selector2~0                                                                                                                 ; 1       ;
; PosCounter:u_2|Selector3~0                                                                                                                 ; 1       ;
; PosCounter:u_2|finish                                                                                                                      ; 1       ;
; data_separate:u_data_separate|Selector7~0                                                                                                  ; 1       ;
; data_separate:u_data_separate|data_pwm[1]~1                                                                                                ; 1       ;
; data_separate:u_data_separate|data_pwm[1]~0                                                                                                ; 1       ;
; data_separate:u_data_separate|Selector9~0                                                                                                  ; 1       ;
; key_debounce:u_key_debounce|Equal7~10                                                                                                      ; 1       ;
; key_debounce:u_key_debounce|key_value3~0                                                                                                   ; 1       ;
; key_debounce:u_key_debounce|Equal7~8                                                                                                       ; 1       ;
; key_debounce:u_key_debounce|Equal7~7                                                                                                       ; 1       ;
; key_debounce:u_key_debounce|Equal7~6                                                                                                       ; 1       ;
; key_debounce:u_key_debounce|Equal7~5                                                                                                       ; 1       ;
; key_debounce:u_key_debounce|Equal7~4                                                                                                       ; 1       ;
; key_debounce:u_key_debounce|Equal7~3                                                                                                       ; 1       ;
; key_debounce:u_key_debounce|Equal7~2                                                                                                       ; 1       ;
; key_debounce:u_key_debounce|Equal7~1                                                                                                       ; 1       ;
; key_debounce:u_key_debounce|Equal7~0                                                                                                       ; 1       ;
; key_debounce:u_key_debounce|key_value2~0                                                                                                   ; 1       ;
; key_debounce:u_key_debounce|Equal5~10                                                                                                      ; 1       ;
; key_debounce:u_key_debounce|Equal5~8                                                                                                       ; 1       ;
; key_debounce:u_key_debounce|Equal5~7                                                                                                       ; 1       ;
; key_debounce:u_key_debounce|Equal5~6                                                                                                       ; 1       ;
; key_debounce:u_key_debounce|Equal5~5                                                                                                       ; 1       ;
; key_debounce:u_key_debounce|Equal5~4                                                                                                       ; 1       ;
; key_debounce:u_key_debounce|Equal5~3                                                                                                       ; 1       ;
; key_debounce:u_key_debounce|Equal5~2                                                                                                       ; 1       ;
; key_debounce:u_key_debounce|Equal5~1                                                                                                       ; 1       ;
; key_debounce:u_key_debounce|Equal5~0                                                                                                       ; 1       ;
; key_debounce:u_key_debounce|key_value1~0                                                                                                   ; 1       ;
; key_debounce:u_key_debounce|Equal3~10                                                                                                      ; 1       ;
; key_debounce:u_key_debounce|Equal3~8                                                                                                       ; 1       ;
; key_debounce:u_key_debounce|Equal3~7                                                                                                       ; 1       ;
; key_debounce:u_key_debounce|Equal3~6                                                                                                       ; 1       ;
; key_debounce:u_key_debounce|Equal3~5                                                                                                       ; 1       ;
; key_debounce:u_key_debounce|Equal3~4                                                                                                       ; 1       ;
; key_debounce:u_key_debounce|Equal3~3                                                                                                       ; 1       ;
; key_debounce:u_key_debounce|Equal3~2                                                                                                       ; 1       ;
; key_debounce:u_key_debounce|Equal3~1                                                                                                       ; 1       ;
; key_debounce:u_key_debounce|Equal3~0                                                                                                       ; 1       ;
; key_debounce:u_key_debounce|key_value0~0                                                                                                   ; 1       ;
; key_debounce:u_key_debounce|Equal1~10                                                                                                      ; 1       ;
; key_debounce:u_key_debounce|Equal1~8                                                                                                       ; 1       ;
; key_debounce:u_key_debounce|Equal1~7                                                                                                       ; 1       ;
; key_debounce:u_key_debounce|Equal1~6                                                                                                       ; 1       ;
; key_debounce:u_key_debounce|Equal1~5                                                                                                       ; 1       ;
; key_debounce:u_key_debounce|Equal1~4                                                                                                       ; 1       ;
; key_debounce:u_key_debounce|Equal1~3                                                                                                       ; 1       ;
; key_debounce:u_key_debounce|Equal1~2                                                                                                       ; 1       ;
; key_debounce:u_key_debounce|Equal1~1                                                                                                       ; 1       ;
; key_debounce:u_key_debounce|Equal1~0                                                                                                       ; 1       ;
; remote_rcv:u_remote_rcv|data[0]~4                                                                                                          ; 1       ;
; remote_rcv:u_remote_rcv|data[0]~3                                                                                                          ; 1       ;
; remote_rcv:u_remote_rcv|data[0]~2                                                                                                          ; 1       ;
; remote_rcv:u_remote_rcv|data[0]~1                                                                                                          ; 1       ;
; remote_rcv:u_remote_rcv|data[0]~0                                                                                                          ; 1       ;
; remote_rcv:u_remote_rcv|Equal1~0                                                                                                           ; 1       ;
; remote_rcv:u_remote_rcv|div_clk                                                                                                            ; 1       ;
; Clk_1M:u_0|div_cnt~2                                                                                                                       ; 1       ;
; Clk_1M:u_0|div_cnt~1                                                                                                                       ; 1       ;
; Clk_1M:u_0|div_cnt~0                                                                                                                       ; 1       ;
; dianji:u_3|time_done2~0                                                                                                                    ; 1       ;
; dianji:u_3|Equal2~7                                                                                                                        ; 1       ;
; dianji:u_3|time_done1~3                                                                                                                    ; 1       ;
; dianji:u_3|time_done1~2                                                                                                                    ; 1       ;
; dianji:u_3|time_done1~1                                                                                                                    ; 1       ;
; dianji:u_3|time_done1~0                                                                                                                    ; 1       ;
; dianji:u_3|Equal2~4                                                                                                                        ; 1       ;
; dianji:u_3|Equal2~3                                                                                                                        ; 1       ;
; dianji:u_3|Equal2~2                                                                                                                        ; 1       ;
; dianji:u_3|Equal2~1                                                                                                                        ; 1       ;
; dianji:u_3|Equal2~0                                                                                                                        ; 1       ;
; TrigSignal:u_1|count~6                                                                                                                     ; 1       ;
; TrigSignal:u_1|count~5                                                                                                                     ; 1       ;
; TrigSignal:u_1|count~4                                                                                                                     ; 1       ;
; TrigSignal:u_1|count~3                                                                                                                     ; 1       ;
; TrigSignal:u_1|count~2                                                                                                                     ; 1       ;
; TrigSignal:u_1|count~1                                                                                                                     ; 1       ;
; TrigSignal:u_1|count~0                                                                                                                     ; 1       ;
; dianji:u_3|Selector1~0                                                                                                                     ; 1       ;
; data_separate:u_data_separate|Selector1~0                                                                                                  ; 1       ;
; dianji:u_3|Selector2~0                                                                                                                     ; 1       ;
; data_separate:u_data_separate|Selector4~0                                                                                                  ; 1       ;
; data_separate:u_data_separate|data_move[1]~1                                                                                               ; 1       ;
; data_separate:u_data_separate|data_move[1]~0                                                                                               ; 1       ;
; data_separate:u_data_separate|Selector2~0                                                                                                  ; 1       ;
; sel_mode_0:u_sel_mode_0|sel_type~2                                                                                                         ; 1       ;
; sel_mode_0:u_sel_mode_0|always0~1                                                                                                          ; 1       ;
; key_pwm:u_key_pwm|speedmod~1                                                                                                               ; 1       ;
; pwm:u_pwm|LessThan0~3                                                                                                                      ; 1       ;
; key_pwm:u_key_pwm|Equal0~0                                                                                                                 ; 1       ;
; key_pwm:u_key_pwm|speedmod~0                                                                                                               ; 1       ;
; key_debounce:u_key_debounce|key_flag3                                                                                                      ; 1       ;
; key_debounce:u_key_debounce|key_flag2                                                                                                      ; 1       ;
; data_separate:u_data_separate|Selector6~0                                                                                                  ; 1       ;
; Clk_1M:u_0|div_clk~0                                                                                                                       ; 1       ;
; dianji:u_3|Selector0~0                                                                                                                     ; 1       ;
; dianji:u_3|LessThan0~3                                                                                                                     ; 1       ;
; dianji:u_3|Selector3~0                                                                                                                     ; 1       ;
; sel_mode:u_sel_mode|led~2                                                                                                                  ; 1       ;
; sel_mode:u_sel_mode|led~1                                                                                                                  ; 1       ;
; sel_mode:u_sel_mode|led~0                                                                                                                  ; 1       ;
; sel_mode:u_sel_mode|always0~0                                                                                                              ; 1       ;
; TrigSignal:u_1|trig~0                                                                                                                      ; 1       ;
; TrigSignal:u_1|Equal0~5                                                                                                                    ; 1       ;
; TrigSignal:u_1|Equal0~4                                                                                                                    ; 1       ;
; TrigSignal:u_1|Equal0~3                                                                                                                    ; 1       ;
; TrigSignal:u_1|Equal1~3                                                                                                                    ; 1       ;
; TrigSignal:u_1|Equal1~1                                                                                                                    ; 1       ;
; gensui:u_gensui|IN4~0                                                                                                                      ; 1       ;
; remote_ctrl:u_remote_ctrl|IN4~0                                                                                                            ; 1       ;
; dianji:u_3|IN4~0                                                                                                                           ; 1       ;
; dianji:u_3|IN3~0                                                                                                                           ; 1       ;
; remote_ctrl:u_remote_ctrl|IN3~1                                                                                                            ; 1       ;
; remote_ctrl:u_remote_ctrl|IN3~0                                                                                                            ; 1       ;
; dianji:u_3|IN2~0                                                                                                                           ; 1       ;
; gensui:u_gensui|IN1~1                                                                                                                      ; 1       ;
; PosCounter:u_2|lpm_divide:Div0|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[119]~293           ; 1       ;
; PosCounter:u_2|lpm_divide:Div0|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[119]~292           ; 1       ;
; PosCounter:u_2|lpm_divide:Div0|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[120]~291           ; 1       ;
; PosCounter:u_2|lpm_divide:Div0|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[120]~290           ; 1       ;
; PosCounter:u_2|lpm_divide:Div0|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[121]~289           ; 1       ;
; PosCounter:u_2|lpm_divide:Div0|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[122]~288           ; 1       ;
; PosCounter:u_2|lpm_divide:Div0|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[123]~287           ; 1       ;
; PosCounter:u_2|lpm_divide:Div0|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[124]~286           ; 1       ;
; PosCounter:u_2|lpm_divide:Div0|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[112]~285           ; 1       ;
; PosCounter:u_2|lpm_divide:Div0|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[112]~284           ; 1       ;
; PosCounter:u_2|lpm_divide:Div0|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[113]~283           ; 1       ;
; PosCounter:u_2|lpm_divide:Div0|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[113]~282           ; 1       ;
; PosCounter:u_2|lpm_divide:Div0|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[114]~281           ; 1       ;
; PosCounter:u_2|lpm_divide:Div0|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[115]~280           ; 1       ;
; PosCounter:u_2|lpm_divide:Div0|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[116]~279           ; 1       ;
; PosCounter:u_2|lpm_divide:Div0|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[117]~278           ; 1       ;
; PosCounter:u_2|lpm_divide:Div0|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[105]~277           ; 1       ;
; PosCounter:u_2|lpm_divide:Div0|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[105]~276           ; 1       ;
; PosCounter:u_2|lpm_divide:Div0|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[106]~275           ; 1       ;
; PosCounter:u_2|lpm_divide:Div0|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[106]~274           ; 1       ;
; PosCounter:u_2|lpm_divide:Div0|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[107]~273           ; 1       ;
; PosCounter:u_2|lpm_divide:Div0|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[108]~272           ; 1       ;
; PosCounter:u_2|lpm_divide:Div0|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[109]~271           ; 1       ;
; PosCounter:u_2|lpm_divide:Div0|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[110]~270           ; 1       ;
; PosCounter:u_2|lpm_divide:Div0|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[98]~269            ; 1       ;
; PosCounter:u_2|lpm_divide:Div0|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[98]~268            ; 1       ;
; PosCounter:u_2|lpm_divide:Div0|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[99]~267            ; 1       ;
; PosCounter:u_2|lpm_divide:Div0|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[99]~266            ; 1       ;
; PosCounter:u_2|lpm_divide:Div0|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[100]~265           ; 1       ;
; PosCounter:u_2|lpm_divide:Div0|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[101]~264           ; 1       ;
; PosCounter:u_2|lpm_divide:Div0|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[102]~263           ; 1       ;
; PosCounter:u_2|lpm_divide:Div0|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[103]~262           ; 1       ;
; dianji:u_3|LessThan0~1                                                                                                                     ; 1       ;
; PosCounter:u_2|lpm_divide:Div0|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[91]~261            ; 1       ;
; PosCounter:u_2|lpm_divide:Div0|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[91]~260            ; 1       ;
; PosCounter:u_2|lpm_divide:Div0|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[92]~259            ; 1       ;
; PosCounter:u_2|lpm_divide:Div0|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[92]~258            ; 1       ;
; PosCounter:u_2|lpm_divide:Div0|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[93]~257            ; 1       ;
; PosCounter:u_2|lpm_divide:Div0|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[94]~256            ; 1       ;
; PosCounter:u_2|lpm_divide:Div0|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[95]~255            ; 1       ;
; PosCounter:u_2|lpm_divide:Div0|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[96]~254            ; 1       ;
; dianji:u_3|LessThan0~0                                                                                                                     ; 1       ;
; PosCounter:u_2|lpm_divide:Div0|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[84]~253            ; 1       ;
; PosCounter:u_2|lpm_divide:Div0|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[84]~252            ; 1       ;
; PosCounter:u_2|lpm_divide:Div0|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[85]~251            ; 1       ;
; PosCounter:u_2|lpm_divide:Div0|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[85]~250            ; 1       ;
; PosCounter:u_2|lpm_divide:Div0|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[86]~249            ; 1       ;
; PosCounter:u_2|lpm_divide:Div0|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[87]~248            ; 1       ;
; PosCounter:u_2|lpm_divide:Div0|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[88]~247            ; 1       ;
; PosCounter:u_2|lpm_divide:Div0|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[89]~246            ; 1       ;
; PosCounter:u_2|lpm_divide:Div0|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[77]~245            ; 1       ;
; PosCounter:u_2|lpm_divide:Div0|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[77]~244            ; 1       ;
; PosCounter:u_2|lpm_divide:Div0|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[78]~243            ; 1       ;
; PosCounter:u_2|lpm_divide:Div0|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[78]~242            ; 1       ;
; PosCounter:u_2|lpm_divide:Div0|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[79]~241            ; 1       ;
; PosCounter:u_2|lpm_divide:Div0|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[80]~240            ; 1       ;
; PosCounter:u_2|lpm_divide:Div0|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[81]~239            ; 1       ;
; PosCounter:u_2|lpm_divide:Div0|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[82]~238            ; 1       ;
; PosCounter:u_2|lpm_divide:Div0|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[70]~237            ; 1       ;
; PosCounter:u_2|lpm_divide:Div0|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[70]~236            ; 1       ;
; PosCounter:u_2|lpm_divide:Div0|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[71]~235            ; 1       ;
; PosCounter:u_2|lpm_divide:Div0|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[71]~234            ; 1       ;
; PosCounter:u_2|lpm_divide:Div0|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[72]~233            ; 1       ;
; PosCounter:u_2|lpm_divide:Div0|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[73]~232            ; 1       ;
; PosCounter:u_2|lpm_divide:Div0|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[74]~231            ; 1       ;
; PosCounter:u_2|lpm_divide:Div0|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[75]~230            ; 1       ;
; PosCounter:u_2|lpm_divide:Div0|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[63]~229            ; 1       ;
; PosCounter:u_2|lpm_divide:Div0|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[63]~228            ; 1       ;
; PosCounter:u_2|lpm_divide:Div0|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[64]~227            ; 1       ;
; PosCounter:u_2|lpm_divide:Div0|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[64]~226            ; 1       ;
; PosCounter:u_2|lpm_divide:Div0|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[65]~225            ; 1       ;
; PosCounter:u_2|lpm_divide:Div0|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[66]~224            ; 1       ;
; PosCounter:u_2|lpm_divide:Div0|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[67]~223            ; 1       ;
; PosCounter:u_2|lpm_divide:Div0|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[68]~222            ; 1       ;
; PosCounter:u_2|lpm_divide:Div0|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[56]~221            ; 1       ;
; PosCounter:u_2|lpm_divide:Div0|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[56]~220            ; 1       ;
; PosCounter:u_2|lpm_divide:Div0|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[57]~219            ; 1       ;
; PosCounter:u_2|lpm_divide:Div0|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[57]~218            ; 1       ;
; PosCounter:u_2|lpm_divide:Div0|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[58]~217            ; 1       ;
; PosCounter:u_2|lpm_divide:Div0|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[59]~216            ; 1       ;
; PosCounter:u_2|lpm_divide:Div0|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[60]~215            ; 1       ;
; PosCounter:u_2|lpm_divide:Div0|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[61]~214            ; 1       ;
; PosCounter:u_2|lpm_divide:Div0|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[49]~213            ; 1       ;
; PosCounter:u_2|lpm_divide:Div0|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[49]~212            ; 1       ;
; PosCounter:u_2|lpm_divide:Div0|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[50]~211            ; 1       ;
; PosCounter:u_2|lpm_divide:Div0|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[50]~210            ; 1       ;
; PosCounter:u_2|lpm_divide:Div0|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[51]~209            ; 1       ;
; PosCounter:u_2|lpm_divide:Div0|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[52]~208            ; 1       ;
; PosCounter:u_2|lpm_divide:Div0|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[53]~207            ; 1       ;
; PosCounter:u_2|lpm_divide:Div0|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[54]~206            ; 1       ;
; PosCounter:u_2|lpm_divide:Div0|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[42]~205            ; 1       ;
; PosCounter:u_2|lpm_divide:Div0|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[42]~204            ; 1       ;
; PosCounter:u_2|lpm_divide:Div0|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[43]~203            ; 1       ;
; PosCounter:u_2|lpm_divide:Div0|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[43]~202            ; 1       ;
; PosCounter:u_2|lpm_divide:Div0|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[44]~201            ; 1       ;
; PosCounter:u_2|lpm_divide:Div0|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[45]~200            ; 1       ;
; PosCounter:u_2|lpm_divide:Div0|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[46]~199            ; 1       ;
; PosCounter:u_2|lpm_divide:Div0|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[47]~198            ; 1       ;
; PosCounter:u_2|lpm_divide:Div0|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[35]~197            ; 1       ;
; PosCounter:u_2|lpm_divide:Div0|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[35]~196            ; 1       ;
; PosCounter:u_2|lpm_divide:Div0|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[36]~195            ; 1       ;
; PosCounter:u_2|lpm_divide:Div0|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[36]~194            ; 1       ;
; PosCounter:u_2|lpm_divide:Div0|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[37]~193            ; 1       ;
; PosCounter:u_2|lpm_divide:Div0|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[37]~192            ; 1       ;
; PosCounter:u_2|lpm_divide:Div0|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[38]~191            ; 1       ;
; PosCounter:u_2|lpm_divide:Div0|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[38]~190            ; 1       ;
; PosCounter:u_2|lpm_divide:Div0|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[39]~189            ; 1       ;
; PosCounter:u_2|lpm_divide:Div0|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[39]~188            ; 1       ;
; PosCounter:u_2|lpm_divide:Div0|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[40]~187            ; 1       ;
; PosCounter:u_2|lpm_divide:Div0|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[40]~186            ; 1       ;
; remote_ctrl:u_remote_ctrl|IN1~0                                                                                                            ; 1       ;
; sel_mode:u_sel_mode|select~1                                                                                                               ; 1       ;
; pwm:u_pwm|LessThan1~6                                                                                                                      ; 1       ;
; pwm:u_pwm|LessThan1~5                                                                                                                      ; 1       ;
; pwm:u_pwm|LessThan1~4                                                                                                                      ; 1       ;
; pwm:u_pwm|LessThan1~3                                                                                                                      ; 1       ;
; pwm:u_pwm|LessThan1~2                                                                                                                      ; 1       ;
; pwm:u_pwm|LessThan1~1                                                                                                                      ; 1       ;
; key_pwm:u_key_pwm|speedmod[6]                                                                                                              ; 1       ;
; pwm:u_pwm|LessThan0~2                                                                                                                      ; 1       ;
; key_pwm:u_key_pwm|speedmod[10]                                                                                                             ; 1       ;
; sel_mode:u_sel_mode|select~0                                                                                                               ; 1       ;
; Clk_1M:u_0|div_clk                                                                                                                         ; 1       ;
; dianji:u_3|IN1~0                                                                                                                           ; 1       ;
; sel_mode:u_sel_mode|led[3]                                                                                                                 ; 1       ;
; sel_mode:u_sel_mode|led[2]                                                                                                                 ; 1       ;
; sel_mode:u_sel_mode|led[1]                                                                                                                 ; 1       ;
; sel_mode:u_sel_mode|led[0]                                                                                                                 ; 1       ;
; mux4_1:u_mux4_1|Mux0~1                                                                                                                     ; 1       ;
; gensui:u_gensui|IN4                                                                                                                        ; 1       ;
; mux4_1:u_mux4_1|Mux0~0                                                                                                                     ; 1       ;
; remote_ctrl:u_remote_ctrl|IN4                                                                                                              ; 1       ;
; dianji:u_3|IN4                                                                                                                             ; 1       ;
; xunji:u_xunji|motor[3]~1                                                                                                                   ; 1       ;
; mux4_1:u_mux4_1|Mux1~0                                                                                                                     ; 1       ;
; dianji:u_3|IN3                                                                                                                             ; 1       ;
; mux4_1:u_mux4_1|Mux2~0                                                                                                                     ; 1       ;
; dianji:u_3|IN2                                                                                                                             ; 1       ;
; mux4_1:u_mux4_1|Mux3~1                                                                                                                     ; 1       ;
; gensui:u_gensui|IN1                                                                                                                        ; 1       ;
; mux4_1:u_mux4_1|Mux3~0                                                                                                                     ; 1       ;
; remote_ctrl:u_remote_ctrl|IN1                                                                                                              ; 1       ;
; xunji:u_xunji|motor[0]~0                                                                                                                   ; 1       ;
; dianji:u_3|IN1                                                                                                                             ; 1       ;
; remote_rcv:u_remote_rcv|Add0~22                                                                                                            ; 1       ;
; remote_rcv:u_remote_rcv|Add0~21                                                                                                            ; 1       ;
; remote_rcv:u_remote_rcv|Add0~20                                                                                                            ; 1       ;
; remote_rcv:u_remote_rcv|Add0~19                                                                                                            ; 1       ;
; remote_rcv:u_remote_rcv|Add0~18                                                                                                            ; 1       ;
; remote_rcv:u_remote_rcv|Add0~17                                                                                                            ; 1       ;
; remote_rcv:u_remote_rcv|Add0~16                                                                                                            ; 1       ;
; remote_rcv:u_remote_rcv|Add0~15                                                                                                            ; 1       ;
; remote_rcv:u_remote_rcv|Add0~14                                                                                                            ; 1       ;
; remote_rcv:u_remote_rcv|Add0~13                                                                                                            ; 1       ;
; remote_rcv:u_remote_rcv|Add0~12                                                                                                            ; 1       ;
; remote_rcv:u_remote_rcv|Add0~11                                                                                                            ; 1       ;
; remote_rcv:u_remote_rcv|Add0~10                                                                                                            ; 1       ;
; remote_rcv:u_remote_rcv|Add0~9                                                                                                             ; 1       ;
; remote_rcv:u_remote_rcv|Add0~8                                                                                                             ; 1       ;
; remote_rcv:u_remote_rcv|Add0~7                                                                                                             ; 1       ;
; remote_rcv:u_remote_rcv|Add0~6                                                                                                             ; 1       ;
; remote_rcv:u_remote_rcv|Add0~5                                                                                                             ; 1       ;
; remote_rcv:u_remote_rcv|Add0~4                                                                                                             ; 1       ;
; remote_rcv:u_remote_rcv|Add0~3                                                                                                             ; 1       ;
; remote_rcv:u_remote_rcv|Add0~2                                                                                                             ; 1       ;
; remote_rcv:u_remote_rcv|Add0~1                                                                                                             ; 1       ;
; remote_rcv:u_remote_rcv|Add0~0                                                                                                             ; 1       ;
; remote_rcv:u_remote_rcv|time_cnt[7]~22                                                                                                     ; 1       ;
; remote_rcv:u_remote_rcv|time_cnt[6]~21                                                                                                     ; 1       ;
; remote_rcv:u_remote_rcv|time_cnt[6]~20                                                                                                     ; 1       ;
; remote_rcv:u_remote_rcv|time_cnt[5]~19                                                                                                     ; 1       ;
; remote_rcv:u_remote_rcv|time_cnt[5]~18                                                                                                     ; 1       ;
; remote_rcv:u_remote_rcv|time_cnt[4]~17                                                                                                     ; 1       ;
; remote_rcv:u_remote_rcv|time_cnt[4]~16                                                                                                     ; 1       ;
; remote_rcv:u_remote_rcv|time_cnt[3]~15                                                                                                     ; 1       ;
; remote_rcv:u_remote_rcv|time_cnt[3]~14                                                                                                     ; 1       ;
; remote_rcv:u_remote_rcv|time_cnt[2]~13                                                                                                     ; 1       ;
; remote_rcv:u_remote_rcv|time_cnt[2]~12                                                                                                     ; 1       ;
; remote_rcv:u_remote_rcv|time_cnt[1]~11                                                                                                     ; 1       ;
; remote_rcv:u_remote_rcv|time_cnt[1]~10                                                                                                     ; 1       ;
; remote_rcv:u_remote_rcv|time_cnt[0]~9                                                                                                      ; 1       ;
; remote_rcv:u_remote_rcv|time_cnt[0]~8                                                                                                      ; 1       ;
; key_debounce:u_key_debounce|delay_cnt3[31]~95                                                                                              ; 1       ;
; key_debounce:u_key_debounce|delay_cnt3[30]~94                                                                                              ; 1       ;
; key_debounce:u_key_debounce|delay_cnt3[30]~93                                                                                              ; 1       ;
; key_debounce:u_key_debounce|delay_cnt3[29]~92                                                                                              ; 1       ;
; key_debounce:u_key_debounce|delay_cnt3[29]~91                                                                                              ; 1       ;
; key_debounce:u_key_debounce|delay_cnt3[28]~90                                                                                              ; 1       ;
; key_debounce:u_key_debounce|delay_cnt3[28]~89                                                                                              ; 1       ;
; key_debounce:u_key_debounce|delay_cnt3[27]~88                                                                                              ; 1       ;
; key_debounce:u_key_debounce|delay_cnt3[27]~87                                                                                              ; 1       ;
; key_debounce:u_key_debounce|delay_cnt3[26]~86                                                                                              ; 1       ;
; key_debounce:u_key_debounce|delay_cnt3[26]~85                                                                                              ; 1       ;
; key_debounce:u_key_debounce|delay_cnt3[25]~84                                                                                              ; 1       ;
; key_debounce:u_key_debounce|delay_cnt3[25]~83                                                                                              ; 1       ;
; key_debounce:u_key_debounce|delay_cnt3[24]~82                                                                                              ; 1       ;
; key_debounce:u_key_debounce|delay_cnt3[24]~81                                                                                              ; 1       ;
; key_debounce:u_key_debounce|delay_cnt3[23]~80                                                                                              ; 1       ;
; key_debounce:u_key_debounce|delay_cnt3[23]~79                                                                                              ; 1       ;
; key_debounce:u_key_debounce|delay_cnt3[22]~78                                                                                              ; 1       ;
; key_debounce:u_key_debounce|delay_cnt3[22]~77                                                                                              ; 1       ;
; key_debounce:u_key_debounce|delay_cnt3[21]~76                                                                                              ; 1       ;
; key_debounce:u_key_debounce|delay_cnt3[21]~75                                                                                              ; 1       ;
; key_debounce:u_key_debounce|delay_cnt3[20]~74                                                                                              ; 1       ;
; key_debounce:u_key_debounce|delay_cnt3[20]~73                                                                                              ; 1       ;
; key_debounce:u_key_debounce|delay_cnt3[19]~72                                                                                              ; 1       ;
; key_debounce:u_key_debounce|delay_cnt3[19]~71                                                                                              ; 1       ;
; key_debounce:u_key_debounce|delay_cnt3[18]~70                                                                                              ; 1       ;
; key_debounce:u_key_debounce|delay_cnt3[18]~69                                                                                              ; 1       ;
; key_debounce:u_key_debounce|delay_cnt3[17]~68                                                                                              ; 1       ;
; key_debounce:u_key_debounce|delay_cnt3[17]~67                                                                                              ; 1       ;
; key_debounce:u_key_debounce|delay_cnt3[16]~66                                                                                              ; 1       ;
; key_debounce:u_key_debounce|delay_cnt3[16]~65                                                                                              ; 1       ;
; key_debounce:u_key_debounce|delay_cnt3[15]~64                                                                                              ; 1       ;
; key_debounce:u_key_debounce|delay_cnt3[15]~63                                                                                              ; 1       ;
; key_debounce:u_key_debounce|delay_cnt3[14]~62                                                                                              ; 1       ;
; key_debounce:u_key_debounce|delay_cnt3[14]~61                                                                                              ; 1       ;
; key_debounce:u_key_debounce|delay_cnt3[13]~60                                                                                              ; 1       ;
; key_debounce:u_key_debounce|delay_cnt3[13]~59                                                                                              ; 1       ;
; key_debounce:u_key_debounce|delay_cnt3[12]~58                                                                                              ; 1       ;
; key_debounce:u_key_debounce|delay_cnt3[12]~57                                                                                              ; 1       ;
; key_debounce:u_key_debounce|delay_cnt3[11]~56                                                                                              ; 1       ;
; key_debounce:u_key_debounce|delay_cnt3[11]~55                                                                                              ; 1       ;
; key_debounce:u_key_debounce|delay_cnt3[10]~54                                                                                              ; 1       ;
; key_debounce:u_key_debounce|delay_cnt3[10]~53                                                                                              ; 1       ;
; key_debounce:u_key_debounce|delay_cnt3[9]~52                                                                                               ; 1       ;
; key_debounce:u_key_debounce|delay_cnt3[9]~51                                                                                               ; 1       ;
; key_debounce:u_key_debounce|delay_cnt3[8]~50                                                                                               ; 1       ;
; key_debounce:u_key_debounce|delay_cnt3[8]~49                                                                                               ; 1       ;
; key_debounce:u_key_debounce|delay_cnt3[7]~48                                                                                               ; 1       ;
; key_debounce:u_key_debounce|delay_cnt3[7]~47                                                                                               ; 1       ;
; key_debounce:u_key_debounce|delay_cnt3[6]~46                                                                                               ; 1       ;
; key_debounce:u_key_debounce|delay_cnt3[6]~45                                                                                               ; 1       ;
; key_debounce:u_key_debounce|delay_cnt3[5]~44                                                                                               ; 1       ;
; key_debounce:u_key_debounce|delay_cnt3[5]~43                                                                                               ; 1       ;
; key_debounce:u_key_debounce|delay_cnt3[4]~42                                                                                               ; 1       ;
; key_debounce:u_key_debounce|delay_cnt3[4]~41                                                                                               ; 1       ;
; key_debounce:u_key_debounce|delay_cnt3[3]~40                                                                                               ; 1       ;
; key_debounce:u_key_debounce|delay_cnt3[3]~39                                                                                               ; 1       ;
; key_debounce:u_key_debounce|delay_cnt3[2]~38                                                                                               ; 1       ;
; key_debounce:u_key_debounce|delay_cnt3[2]~37                                                                                               ; 1       ;
; key_debounce:u_key_debounce|delay_cnt3[1]~36                                                                                               ; 1       ;
; key_debounce:u_key_debounce|delay_cnt3[1]~35                                                                                               ; 1       ;
; key_debounce:u_key_debounce|delay_cnt3[0]~33                                                                                               ; 1       ;
; key_debounce:u_key_debounce|delay_cnt3[0]~32                                                                                               ; 1       ;
; key_debounce:u_key_debounce|delay_cnt2[31]~95                                                                                              ; 1       ;
; key_debounce:u_key_debounce|delay_cnt2[30]~94                                                                                              ; 1       ;
; key_debounce:u_key_debounce|delay_cnt2[30]~93                                                                                              ; 1       ;
; key_debounce:u_key_debounce|delay_cnt2[29]~92                                                                                              ; 1       ;
; key_debounce:u_key_debounce|delay_cnt2[29]~91                                                                                              ; 1       ;
; key_debounce:u_key_debounce|delay_cnt2[28]~90                                                                                              ; 1       ;
; key_debounce:u_key_debounce|delay_cnt2[28]~89                                                                                              ; 1       ;
; key_debounce:u_key_debounce|delay_cnt2[27]~88                                                                                              ; 1       ;
; key_debounce:u_key_debounce|delay_cnt2[27]~87                                                                                              ; 1       ;
; key_debounce:u_key_debounce|delay_cnt2[26]~86                                                                                              ; 1       ;
; key_debounce:u_key_debounce|delay_cnt2[26]~85                                                                                              ; 1       ;
; key_debounce:u_key_debounce|delay_cnt2[25]~84                                                                                              ; 1       ;
; key_debounce:u_key_debounce|delay_cnt2[25]~83                                                                                              ; 1       ;
; key_debounce:u_key_debounce|delay_cnt2[24]~82                                                                                              ; 1       ;
; key_debounce:u_key_debounce|delay_cnt2[24]~81                                                                                              ; 1       ;
; key_debounce:u_key_debounce|delay_cnt2[23]~80                                                                                              ; 1       ;
; key_debounce:u_key_debounce|delay_cnt2[23]~79                                                                                              ; 1       ;
; key_debounce:u_key_debounce|delay_cnt2[22]~78                                                                                              ; 1       ;
; key_debounce:u_key_debounce|delay_cnt2[22]~77                                                                                              ; 1       ;
; key_debounce:u_key_debounce|delay_cnt2[21]~76                                                                                              ; 1       ;
; key_debounce:u_key_debounce|delay_cnt2[21]~75                                                                                              ; 1       ;
; key_debounce:u_key_debounce|delay_cnt2[20]~74                                                                                              ; 1       ;
; key_debounce:u_key_debounce|delay_cnt2[20]~73                                                                                              ; 1       ;
; key_debounce:u_key_debounce|delay_cnt2[19]~72                                                                                              ; 1       ;
; key_debounce:u_key_debounce|delay_cnt2[19]~71                                                                                              ; 1       ;
; key_debounce:u_key_debounce|delay_cnt2[18]~70                                                                                              ; 1       ;
; key_debounce:u_key_debounce|delay_cnt2[18]~69                                                                                              ; 1       ;
; key_debounce:u_key_debounce|delay_cnt2[17]~68                                                                                              ; 1       ;
; key_debounce:u_key_debounce|delay_cnt2[17]~67                                                                                              ; 1       ;
; key_debounce:u_key_debounce|delay_cnt2[16]~66                                                                                              ; 1       ;
; key_debounce:u_key_debounce|delay_cnt2[16]~65                                                                                              ; 1       ;
; key_debounce:u_key_debounce|delay_cnt2[15]~64                                                                                              ; 1       ;
; key_debounce:u_key_debounce|delay_cnt2[15]~63                                                                                              ; 1       ;
; key_debounce:u_key_debounce|delay_cnt2[14]~62                                                                                              ; 1       ;
; key_debounce:u_key_debounce|delay_cnt2[14]~61                                                                                              ; 1       ;
; key_debounce:u_key_debounce|delay_cnt2[13]~60                                                                                              ; 1       ;
; key_debounce:u_key_debounce|delay_cnt2[13]~59                                                                                              ; 1       ;
; key_debounce:u_key_debounce|delay_cnt2[12]~58                                                                                              ; 1       ;
; key_debounce:u_key_debounce|delay_cnt2[12]~57                                                                                              ; 1       ;
; key_debounce:u_key_debounce|delay_cnt2[11]~56                                                                                              ; 1       ;
; key_debounce:u_key_debounce|delay_cnt2[11]~55                                                                                              ; 1       ;
; key_debounce:u_key_debounce|delay_cnt2[10]~54                                                                                              ; 1       ;
; key_debounce:u_key_debounce|delay_cnt2[10]~53                                                                                              ; 1       ;
; key_debounce:u_key_debounce|delay_cnt2[9]~52                                                                                               ; 1       ;
; key_debounce:u_key_debounce|delay_cnt2[9]~51                                                                                               ; 1       ;
; key_debounce:u_key_debounce|delay_cnt2[8]~50                                                                                               ; 1       ;
; key_debounce:u_key_debounce|delay_cnt2[8]~49                                                                                               ; 1       ;
; key_debounce:u_key_debounce|delay_cnt2[7]~48                                                                                               ; 1       ;
; key_debounce:u_key_debounce|delay_cnt2[7]~47                                                                                               ; 1       ;
; key_debounce:u_key_debounce|delay_cnt2[6]~46                                                                                               ; 1       ;
; key_debounce:u_key_debounce|delay_cnt2[6]~45                                                                                               ; 1       ;
+--------------------------------------------------------------------------------------------------------------------------------------------+---------+


+------------------------------------------------+
; Routing Usage Summary                          ;
+-----------------------+------------------------+
; Routing Resource Type ; Usage                  ;
+-----------------------+------------------------+
; Block interconnects   ; 739 / 32,401 ( 2 % )   ;
; C16 interconnects     ; 17 / 1,326 ( 1 % )     ;
; C4 interconnects      ; 274 / 21,816 ( 1 % )   ;
; Direct links          ; 279 / 32,401 ( < 1 % ) ;
; Global clocks         ; 4 / 10 ( 40 % )        ;
; Local interconnects   ; 518 / 10,320 ( 5 % )   ;
; R24 interconnects     ; 13 / 1,289 ( 1 % )     ;
; R4 interconnects      ; 271 / 28,186 ( < 1 % ) ;
+-----------------------+------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 10.40) ; Number of LABs  (Total = 75) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 13                           ;
; 2                                           ; 2                            ;
; 3                                           ; 4                            ;
; 4                                           ; 2                            ;
; 5                                           ; 1                            ;
; 6                                           ; 2                            ;
; 7                                           ; 2                            ;
; 8                                           ; 3                            ;
; 9                                           ; 3                            ;
; 10                                          ; 1                            ;
; 11                                          ; 2                            ;
; 12                                          ; 1                            ;
; 13                                          ; 1                            ;
; 14                                          ; 0                            ;
; 15                                          ; 4                            ;
; 16                                          ; 34                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 1.72) ; Number of LABs  (Total = 75) ;
+------------------------------------+------------------------------+
; 1 Async. clear                     ; 47                           ;
; 1 Clock                            ; 48                           ;
; 1 Clock enable                     ; 21                           ;
; 1 Sync. clear                      ; 4                            ;
; 1 Sync. load                       ; 8                            ;
; 2 Clocks                           ; 1                            ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 14.79) ; Number of LABs  (Total = 75) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 9                            ;
; 2                                            ; 4                            ;
; 3                                            ; 5                            ;
; 4                                            ; 1                            ;
; 5                                            ; 0                            ;
; 6                                            ; 1                            ;
; 7                                            ; 1                            ;
; 8                                            ; 4                            ;
; 9                                            ; 3                            ;
; 10                                           ; 3                            ;
; 11                                           ; 0                            ;
; 12                                           ; 1                            ;
; 13                                           ; 2                            ;
; 14                                           ; 1                            ;
; 15                                           ; 9                            ;
; 16                                           ; 5                            ;
; 17                                           ; 0                            ;
; 18                                           ; 0                            ;
; 19                                           ; 0                            ;
; 20                                           ; 0                            ;
; 21                                           ; 2                            ;
; 22                                           ; 4                            ;
; 23                                           ; 2                            ;
; 24                                           ; 0                            ;
; 25                                           ; 3                            ;
; 26                                           ; 2                            ;
; 27                                           ; 1                            ;
; 28                                           ; 1                            ;
; 29                                           ; 1                            ;
; 30                                           ; 1                            ;
; 31                                           ; 1                            ;
; 32                                           ; 8                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 6.97) ; Number of LABs  (Total = 75) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 18                           ;
; 2                                               ; 4                            ;
; 3                                               ; 7                            ;
; 4                                               ; 2                            ;
; 5                                               ; 4                            ;
; 6                                               ; 5                            ;
; 7                                               ; 3                            ;
; 8                                               ; 3                            ;
; 9                                               ; 1                            ;
; 10                                              ; 4                            ;
; 11                                              ; 7                            ;
; 12                                              ; 5                            ;
; 13                                              ; 2                            ;
; 14                                              ; 1                            ;
; 15                                              ; 0                            ;
; 16                                              ; 8                            ;
; 17                                              ; 0                            ;
; 18                                              ; 0                            ;
; 19                                              ; 1                            ;
+-------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 10.27) ; Number of LABs  (Total = 75) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 5                            ;
; 3                                            ; 3                            ;
; 4                                            ; 7                            ;
; 5                                            ; 8                            ;
; 6                                            ; 7                            ;
; 7                                            ; 3                            ;
; 8                                            ; 3                            ;
; 9                                            ; 4                            ;
; 10                                           ; 2                            ;
; 11                                           ; 2                            ;
; 12                                           ; 5                            ;
; 13                                           ; 1                            ;
; 14                                           ; 4                            ;
; 15                                           ; 0                            ;
; 16                                           ; 4                            ;
; 17                                           ; 1                            ;
; 18                                           ; 6                            ;
; 19                                           ; 4                            ;
; 20                                           ; 1                            ;
; 21                                           ; 0                            ;
; 22                                           ; 0                            ;
; 23                                           ; 0                            ;
; 24                                           ; 0                            ;
; 25                                           ; 2                            ;
; 26                                           ; 0                            ;
; 27                                           ; 2                            ;
+----------------------------------------------+------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 12    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 18    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 20           ; 0            ; 20           ; 0            ; 0            ; 21        ; 20           ; 0            ; 21        ; 21        ; 0            ; 9            ; 0            ; 0            ; 12           ; 0            ; 9            ; 12           ; 0            ; 0            ; 0            ; 9            ; 0            ; 0            ; 0            ; 0            ; 0            ; 21        ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 1            ; 21           ; 1            ; 21           ; 21           ; 0         ; 1            ; 21           ; 0         ; 0         ; 21           ; 12           ; 21           ; 21           ; 9            ; 21           ; 12           ; 9            ; 21           ; 21           ; 21           ; 12           ; 21           ; 21           ; 21           ; 21           ; 21           ; 0         ; 21           ; 21           ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; motor[0]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; motor[1]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; motor[2]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; motor[3]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Trig               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; led[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; led[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; led[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; led[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; D2                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; D3                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sys_rst_n          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sys_clk            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; D1                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; D4                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; key0               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; key1               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; key2               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; key3               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; remote_in          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Echo               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; Unreserved               ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
; Base pin-out file on sameframe device                            ; Off                      ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+----------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                              ;
+---------------------------------+----------------------+-------------------+
; Source Clock(s)                 ; Destination Clock(s) ; Delay Added in ns ;
+---------------------------------+----------------------+-------------------+
; remote_rcv:u_remote_rcv|div_clk ; sys_clk              ; 5.1               ;
; sys_clk                         ; sys_clk              ; 4.9               ;
+---------------------------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the TimeQuest Timing Analyzer.


+-------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                               ;
+--------------------------------------------+--------------------------------------------+-------------------+
; Source Register                            ; Destination Register                       ; Delay Added in ns ;
+--------------------------------------------+--------------------------------------------+-------------------+
; Clk_1M:u_0|div_clk                         ; Clk_1M:u_0|div_clk                         ; 2.867             ;
; Clk_1M:u_0|div_cnt[4]                      ; Clk_1M:u_0|div_clk                         ; 2.166             ;
; Clk_1M:u_0|div_cnt[3]                      ; Clk_1M:u_0|div_clk                         ; 2.166             ;
; Clk_1M:u_0|div_cnt[2]                      ; Clk_1M:u_0|div_clk                         ; 2.166             ;
; Clk_1M:u_0|div_cnt[0]                      ; Clk_1M:u_0|div_clk                         ; 2.166             ;
; Clk_1M:u_0|div_cnt[1]                      ; Clk_1M:u_0|div_clk                         ; 2.166             ;
; remote_rcv:u_remote_rcv|div_clk            ; remote_rcv:u_remote_rcv|div_clk            ; 1.743             ;
; remote_rcv:u_remote_rcv|div_cnt[5]         ; remote_rcv:u_remote_rcv|div_clk            ; 1.572             ;
; remote_rcv:u_remote_rcv|div_cnt[4]         ; remote_rcv:u_remote_rcv|div_clk            ; 1.572             ;
; remote_rcv:u_remote_rcv|div_cnt[3]         ; remote_rcv:u_remote_rcv|div_clk            ; 1.572             ;
; remote_rcv:u_remote_rcv|div_cnt[11]        ; remote_rcv:u_remote_rcv|div_clk            ; 1.572             ;
; remote_rcv:u_remote_rcv|div_cnt[10]        ; remote_rcv:u_remote_rcv|div_clk            ; 1.572             ;
; remote_rcv:u_remote_rcv|div_cnt[9]         ; remote_rcv:u_remote_rcv|div_clk            ; 1.572             ;
; remote_rcv:u_remote_rcv|div_cnt[7]         ; remote_rcv:u_remote_rcv|div_clk            ; 1.572             ;
; remote_rcv:u_remote_rcv|div_cnt[8]         ; remote_rcv:u_remote_rcv|div_clk            ; 1.572             ;
; remote_rcv:u_remote_rcv|div_cnt[2]         ; remote_rcv:u_remote_rcv|div_clk            ; 1.572             ;
; remote_rcv:u_remote_rcv|div_cnt[1]         ; remote_rcv:u_remote_rcv|div_clk            ; 1.572             ;
; remote_rcv:u_remote_rcv|div_cnt[6]         ; remote_rcv:u_remote_rcv|div_clk            ; 1.572             ;
; remote_rcv:u_remote_rcv|div_cnt[0]         ; remote_rcv:u_remote_rcv|div_clk            ; 1.572             ;
; remote_rcv:u_remote_rcv|data[2]            ; data_separate:u_data_separate|data_move[3] ; 0.629             ;
; remote_rcv:u_remote_rcv|data[4]            ; data_separate:u_data_separate|data_move[4] ; 0.628             ;
; remote_rcv:u_remote_rcv|data[6]            ; data_separate:u_data_separate|data_move[4] ; 0.624             ;
; remote_rcv:u_remote_rcv|data[3]            ; data_separate:u_data_separate|data_move[3] ; 0.624             ;
; data_separate:u_data_separate|data_mode[1] ; sel_mode:u_sel_mode|select[0]              ; 0.076             ;
; data_separate:u_data_separate|data_mode[0] ; sel_mode:u_sel_mode|led[2]                 ; 0.074             ;
+--------------------------------------------+--------------------------------------------+-------------------+
Note: This table only shows the top 25 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info (11104): Parallel Compilation has detected 4 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 2 of the 2 physical processors detected instead.
Info (119006): Selected device EP4CE6E22C8 for design "smart_car"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE10E22C8 is compatible
    Info (176445): Device EP4CE15E22C8 is compatible
    Info (176445): Device EP4CE22E22C8 is compatible
Info (169124): Fitter converted 4 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location 6
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location 8
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location 12
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location 13
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Critical Warning (169085): No exact pin location assignment(s) for 1 pins of 21 total pins
    Info (169086): Pin sys_rst_n not assigned to an exact location on the device
Info (332104): Reading SDC File: 'smart_car.sdc'
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From sys_clk (Rise) to sys_clk (Rise) (setup and hold)
    Critical Warning (332169): From remote_rcv:u_remote_rcv|div_clk (Rise) to sys_clk (Rise) (setup and hold)
    Critical Warning (332169): From remote_rcv:u_remote_rcv|div_clk (Fall) to sys_clk (Rise) (setup and hold)
    Critical Warning (332169): From Clk_1M:u_0|div_clk (Rise) to sys_clk (Rise) (setup and hold)
    Critical Warning (332169): From Clk_1M:u_0|div_clk (Fall) to sys_clk (Rise) (setup and hold)
    Critical Warning (332169): From sys_clk (Rise) to remote_rcv:u_remote_rcv|div_clk (Rise) (setup and hold)
    Critical Warning (332169): From remote_rcv:u_remote_rcv|div_clk (Rise) to remote_rcv:u_remote_rcv|div_clk (Rise) (setup and hold)
    Critical Warning (332169): From remote_rcv:u_remote_rcv|div_clk (Fall) to remote_rcv:u_remote_rcv|div_clk (Rise) (setup and hold)
    Critical Warning (332169): From sys_clk (Rise) to remote_rcv:u_remote_rcv|div_clk (Fall) (setup and hold)
    Critical Warning (332169): From remote_rcv:u_remote_rcv|div_clk (Rise) to remote_rcv:u_remote_rcv|div_clk (Fall) (setup and hold)
    Critical Warning (332169): From remote_rcv:u_remote_rcv|div_clk (Fall) to remote_rcv:u_remote_rcv|div_clk (Fall) (setup and hold)
    Critical Warning (332169): From sys_clk (Rise) to Clk_1M:u_0|div_clk (Rise) (setup and hold)
    Critical Warning (332169): From Clk_1M:u_0|div_clk (Rise) to Clk_1M:u_0|div_clk (Rise) (setup and hold)
    Critical Warning (332169): From Clk_1M:u_0|div_clk (Fall) to Clk_1M:u_0|div_clk (Rise) (setup and hold)
    Critical Warning (332169): From sys_clk (Rise) to Clk_1M:u_0|div_clk (Fall) (setup and hold)
    Critical Warning (332169): From Clk_1M:u_0|div_clk (Rise) to Clk_1M:u_0|div_clk (Fall) (setup and hold)
    Critical Warning (332169): From Clk_1M:u_0|div_clk (Fall) to Clk_1M:u_0|div_clk (Fall) (setup and hold)
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 3 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111): 1000.000 Clk_1M:u_0|div_clk
    Info (332111): 125000.000 remote_rcv:u_remote_rcv|div_clk
    Info (332111):   20.000      sys_clk
Info (176353): Automatically promoted node sys_clk~input (placed in PIN 91 (CLK4, DIFFCLK_2p))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G9
Info (176353): Automatically promoted node Clk_1M:u_0|div_clk 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node Clk_1M:u_0|div_clk~0
Info (176353): Automatically promoted node remote_rcv:u_remote_rcv|div_clk 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node remote_rcv:u_remote_rcv|div_clk~0
Info (176353): Automatically promoted node sys_rst_n~input (placed in PIN 24 (CLK2, DIFFCLK_1p))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G1
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node TrigSignal:u_1|trig
        Info (176357): Destination node dianji:u_3|time_done1~0
        Info (176357): Destination node dianji:u_3|time_done1~3
        Info (176357): Destination node dianji:u_3|time_done2~0
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:06
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:01
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:03
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 1% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 2% of the available device resources in the region that extends from location X23_Y12 to location X34_Y24
Info (170194): Fitter routing operations ending: elapsed time is 00:00:03
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 1.75 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:03
Info (144001): Generated suppressed messages file F:/smart_car/par/output_files/smart_car.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 20 warnings
    Info: Peak virtual memory: 5200 megabytes
    Info: Processing ended: Thu Jun 11 12:13:23 2020
    Info: Elapsed time: 00:00:28
    Info: Total CPU time (on all processors): 00:00:20


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in F:/smart_car/par/output_files/smart_car.fit.smsg.


