#-----------------------------------------------------------
# Vivado v2019.1 (64-bit)
# SW Build 2552052 on Fri May 24 14:49:42 MDT 2019
# IP Build 2548770 on Fri May 24 18:01:18 MDT 2019
# Start of session at: Mon Feb 12 10:25:09 2024
# Process ID: 7260
# Current directory: D:/Учеба/Автомат. разраб. цифр. устр. ПЛИС/FPGA_coursework
# Command line: vivado.exe -gui_launcher_event rodinguilauncherevent2588 D:\Учеба\Автомат. разраб. цифр. устр. ПЛИС\FPGA_coursework\DTH11_UART.xpr
# Log file: D:/Учеба/Автомат. разраб. цифр. устр. ПЛИС/FPGA_coursework/vivado.log
# Journal file: D:/Учеба/Автомат. разраб. цифр. устр. ПЛИС/FPGA_coursework\vivado.jou
#-----------------------------------------------------------
start_gui
open_project {D:/Учеба/Автомат. разраб. цифр. устр. ПЛИС/FPGA_coursework/DTH11_UART.xpr}
Scanning sources...
Finished scanning sources
INFO: [IP_Flow 19-234] Refreshing IP repositories
INFO: [IP_Flow 19-1704] No user IP repositories specified
INFO: [IP_Flow 19-2313] Loaded Vivado IP repository 'C:/Xilinx/Vivado/2019.1/data/ip'.
open_project: Time (s): cpu = 00:00:23 ; elapsed = 00:00:10 . Memory (MB): peak = 842.273 ; gain = 199.570
update_compile_order -fileset sources_1
exit
INFO: [Common 17-206] Exiting Vivado at Mon Feb 12 10:27:12 2024...
