TimeQuest Timing Analyzer report for DE0_NANO_VF
Tue Mar 03 10:03:03 2015
Quartus II 64-Bit Version 14.1.0 Build 186 12/03/2014 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'upll|altpll_component|auto_generated|pll1|clk[0]'
 13. Slow 1200mV 85C Model Setup: 'clk_div:u1|clk_out_bi'
 14. Slow 1200mV 85C Model Hold: 'upll|altpll_component|auto_generated|pll1|clk[0]'
 15. Slow 1200mV 85C Model Hold: 'clk_div:u1|clk_out_bi'
 16. Slow 1200mV 85C Model Recovery: 'clk_div:u1|clk_out_bi'
 17. Slow 1200mV 85C Model Recovery: 'upll|altpll_component|auto_generated|pll1|clk[0]'
 18. Slow 1200mV 85C Model Removal: 'clk_div:u1|clk_out_bi'
 19. Slow 1200mV 85C Model Removal: 'upll|altpll_component|auto_generated|pll1|clk[0]'
 20. Slow 1200mV 85C Model Minimum Pulse Width: 'clk_div:u1|clk_out_bi'
 21. Slow 1200mV 85C Model Minimum Pulse Width: 'upll|altpll_component|auto_generated|pll1|clk[0]'
 22. Slow 1200mV 85C Model Minimum Pulse Width: 'CLOCK_50'
 23. Setup Times
 24. Hold Times
 25. Clock to Output Times
 26. Minimum Clock to Output Times
 27. Propagation Delay
 28. Minimum Propagation Delay
 29. Slow 1200mV 85C Model Metastability Report
 30. Slow 1200mV 0C Model Fmax Summary
 31. Slow 1200mV 0C Model Setup Summary
 32. Slow 1200mV 0C Model Hold Summary
 33. Slow 1200mV 0C Model Recovery Summary
 34. Slow 1200mV 0C Model Removal Summary
 35. Slow 1200mV 0C Model Minimum Pulse Width Summary
 36. Slow 1200mV 0C Model Setup: 'upll|altpll_component|auto_generated|pll1|clk[0]'
 37. Slow 1200mV 0C Model Setup: 'clk_div:u1|clk_out_bi'
 38. Slow 1200mV 0C Model Hold: 'upll|altpll_component|auto_generated|pll1|clk[0]'
 39. Slow 1200mV 0C Model Hold: 'clk_div:u1|clk_out_bi'
 40. Slow 1200mV 0C Model Recovery: 'clk_div:u1|clk_out_bi'
 41. Slow 1200mV 0C Model Recovery: 'upll|altpll_component|auto_generated|pll1|clk[0]'
 42. Slow 1200mV 0C Model Removal: 'clk_div:u1|clk_out_bi'
 43. Slow 1200mV 0C Model Removal: 'upll|altpll_component|auto_generated|pll1|clk[0]'
 44. Slow 1200mV 0C Model Minimum Pulse Width: 'clk_div:u1|clk_out_bi'
 45. Slow 1200mV 0C Model Minimum Pulse Width: 'upll|altpll_component|auto_generated|pll1|clk[0]'
 46. Slow 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'
 47. Setup Times
 48. Hold Times
 49. Clock to Output Times
 50. Minimum Clock to Output Times
 51. Propagation Delay
 52. Minimum Propagation Delay
 53. Slow 1200mV 0C Model Metastability Report
 54. Fast 1200mV 0C Model Setup Summary
 55. Fast 1200mV 0C Model Hold Summary
 56. Fast 1200mV 0C Model Recovery Summary
 57. Fast 1200mV 0C Model Removal Summary
 58. Fast 1200mV 0C Model Minimum Pulse Width Summary
 59. Fast 1200mV 0C Model Setup: 'upll|altpll_component|auto_generated|pll1|clk[0]'
 60. Fast 1200mV 0C Model Setup: 'clk_div:u1|clk_out_bi'
 61. Fast 1200mV 0C Model Hold: 'upll|altpll_component|auto_generated|pll1|clk[0]'
 62. Fast 1200mV 0C Model Hold: 'clk_div:u1|clk_out_bi'
 63. Fast 1200mV 0C Model Recovery: 'clk_div:u1|clk_out_bi'
 64. Fast 1200mV 0C Model Recovery: 'upll|altpll_component|auto_generated|pll1|clk[0]'
 65. Fast 1200mV 0C Model Removal: 'clk_div:u1|clk_out_bi'
 66. Fast 1200mV 0C Model Removal: 'upll|altpll_component|auto_generated|pll1|clk[0]'
 67. Fast 1200mV 0C Model Minimum Pulse Width: 'clk_div:u1|clk_out_bi'
 68. Fast 1200mV 0C Model Minimum Pulse Width: 'upll|altpll_component|auto_generated|pll1|clk[0]'
 69. Fast 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'
 70. Setup Times
 71. Hold Times
 72. Clock to Output Times
 73. Minimum Clock to Output Times
 74. Propagation Delay
 75. Minimum Propagation Delay
 76. Fast 1200mV 0C Model Metastability Report
 77. Multicorner Timing Analysis Summary
 78. Setup Times
 79. Hold Times
 80. Clock to Output Times
 81. Minimum Clock to Output Times
 82. Propagation Delay
 83. Minimum Propagation Delay
 84. Board Trace Model Assignments
 85. Input Transition Times
 86. Signal Integrity Metrics (Slow 1200mv 0c Model)
 87. Signal Integrity Metrics (Slow 1200mv 85c Model)
 88. Signal Integrity Metrics (Fast 1200mv 0c Model)
 89. Setup Transfers
 90. Hold Transfers
 91. Recovery Transfers
 92. Removal Transfers
 93. Report TCCS
 94. Report RSKM
 95. Unconstrained Paths
 96. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2014 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus II License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 14.1.0 Build 186 12/03/2014 SJ Web Edition ;
; Revision Name      ; DE0_NANO_VF                                        ;
; Device Family      ; Cyclone IV E                                       ;
; Device Name        ; EP4CE22F17C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ; < 0.1%      ;
;     Processors 5-8         ;   0.0%      ;
+----------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                                 ;
+--------------------------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+----------------------------------------------------+------------------------------------------------------+
; Clock Name                                       ; Type      ; Period ; Frequency  ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master   ; Source                                             ; Targets                                              ;
+--------------------------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+----------------------------------------------------+------------------------------------------------------+
; clk_div:u1|clk_out_bi                            ; Base      ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;          ;                                                    ; { clk_div:u1|clk_out_bi }                            ;
; CLOCK_50                                         ; Base      ; 20.000 ; 50.0 MHz   ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;          ;                                                    ; { CLOCK_50 }                                         ;
; upll|altpll_component|auto_generated|pll1|clk[0] ; Generated ; 18.750 ; 53.33 MHz  ; 0.000 ; 9.375  ; 50.00      ; 15        ; 16          ;       ;        ;           ;            ; false    ; CLOCK_50 ; upll|altpll_component|auto_generated|pll1|inclk[0] ; { upll|altpll_component|auto_generated|pll1|clk[0] } ;
+--------------------------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+----------------------------------------------------+------------------------------------------------------+


+----------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                     ;
+------------+-----------------+--------------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                                       ; Note ;
+------------+-----------------+--------------------------------------------------+------+
; 93.62 MHz  ; 93.62 MHz       ; upll|altpll_component|auto_generated|pll1|clk[0] ;      ;
; 352.36 MHz ; 352.36 MHz      ; clk_div:u1|clk_out_bi                            ;      ;
+------------+-----------------+--------------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+---------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                                       ;
+--------------------------------------------------+--------+---------------+
; Clock                                            ; Slack  ; End Point TNS ;
+--------------------------------------------------+--------+---------------+
; upll|altpll_component|auto_generated|pll1|clk[0] ; -2.977 ; -26.499       ;
; clk_div:u1|clk_out_bi                            ; -1.838 ; -109.280      ;
+--------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                                        ;
+--------------------------------------------------+--------+---------------+
; Clock                                            ; Slack  ; End Point TNS ;
+--------------------------------------------------+--------+---------------+
; upll|altpll_component|auto_generated|pll1|clk[0] ; -0.216 ; -0.216        ;
; clk_div:u1|clk_out_bi                            ; 0.397  ; 0.000         ;
+--------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery Summary                                    ;
+--------------------------------------------------+--------+---------------+
; Clock                                            ; Slack  ; End Point TNS ;
+--------------------------------------------------+--------+---------------+
; clk_div:u1|clk_out_bi                            ; -1.243 ; -72.082       ;
; upll|altpll_component|auto_generated|pll1|clk[0] ; 5.953  ; 0.000         ;
+--------------------------------------------------+--------+---------------+


+--------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal Summary                                    ;
+--------------------------------------------------+-------+---------------+
; Clock                                            ; Slack ; End Point TNS ;
+--------------------------------------------------+-------+---------------+
; clk_div:u1|clk_out_bi                            ; 0.504 ; 0.000         ;
; upll|altpll_component|auto_generated|pll1|clk[0] ; 1.341 ; 0.000         ;
+--------------------------------------------------+-------+---------------+


+---------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary                         ;
+--------------------------------------------------+--------+---------------+
; Clock                                            ; Slack  ; End Point TNS ;
+--------------------------------------------------+--------+---------------+
; clk_div:u1|clk_out_bi                            ; -1.000 ; -91.000       ;
; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.119  ; 0.000         ;
; CLOCK_50                                         ; 9.835  ; 0.000         ;
+--------------------------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'upll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                             ;
+--------+-----------------------+--------------------------------------------------------------------------------------------------------+-----------------------+--------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                                                                                                ; Launch Clock          ; Latch Clock                                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+--------------------------------------------------------------------------------------------------------+-----------------------+--------------------------------------------------+--------------+------------+------------+
; -2.977 ; theta_abc:u6|th_a[8]  ; tabela_sin:usin_a|altsyncram:Mux6_rtl_0|altsyncram_qc01:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.892     ; 1.303      ;
; -2.975 ; theta_abc:u6|th_a[11] ; tabela_sin:usin_a|altsyncram:Mux6_rtl_0|altsyncram_qc01:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.893     ; 1.300      ;
; -2.973 ; theta_abc:u6|th_b[8]  ; tabela_sin:usin_b|altsyncram:Mux6_rtl_0|altsyncram_rc01:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.884     ; 1.307      ;
; -2.969 ; theta_abc:u6|th_b[12] ; tabela_sin:usin_b|altsyncram:Mux6_rtl_0|altsyncram_rc01:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.886     ; 1.301      ;
; -2.967 ; theta_abc:u6|th_c[10] ; tabela_sin:usin_c|altsyncram:Mux6_rtl_0|altsyncram_sc01:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.889     ; 1.296      ;
; -2.965 ; theta_abc:u6|th_b[10] ; tabela_sin:usin_b|altsyncram:Mux6_rtl_0|altsyncram_rc01:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.886     ; 1.297      ;
; -2.965 ; theta_abc:u6|th_a[15] ; tabela_sin:usin_a|altsyncram:Mux6_rtl_0|altsyncram_qc01:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.892     ; 1.291      ;
; -2.960 ; theta_abc:u6|th_b[15] ; tabela_sin:usin_b|altsyncram:Mux6_rtl_0|altsyncram_rc01:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.884     ; 1.294      ;
; -2.958 ; theta_abc:u6|th_c[11] ; tabela_sin:usin_c|altsyncram:Mux6_rtl_0|altsyncram_sc01:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.889     ; 1.287      ;
; -2.948 ; theta_abc:u6|th_c[8]  ; tabela_sin:usin_c|altsyncram:Mux6_rtl_0|altsyncram_sc01:auto_generated|ram_block1a6~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.884     ; 1.282      ;
; -2.948 ; theta_abc:u6|th_c[13] ; tabela_sin:usin_c|altsyncram:Mux6_rtl_0|altsyncram_sc01:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.889     ; 1.277      ;
; -2.948 ; theta_abc:u6|th_b[11] ; tabela_sin:usin_b|altsyncram:Mux6_rtl_0|altsyncram_rc01:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.886     ; 1.280      ;
; -2.948 ; theta_abc:u6|th_b[15] ; tabela_sin:usin_b|altsyncram:Mux6_rtl_0|altsyncram_rc01:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.886     ; 1.280      ;
; -2.946 ; theta_abc:u6|th_a[10] ; tabela_sin:usin_a|altsyncram:Mux6_rtl_0|altsyncram_qc01:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.892     ; 1.272      ;
; -2.945 ; theta_abc:u6|th_c[14] ; tabela_sin:usin_c|altsyncram:Mux6_rtl_0|altsyncram_sc01:auto_generated|ram_block1a6~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.884     ; 1.279      ;
; -2.944 ; theta_abc:u6|th_b[9]  ; tabela_sin:usin_b|altsyncram:Mux6_rtl_0|altsyncram_rc01:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.884     ; 1.278      ;
; -2.942 ; theta_abc:u6|th_a[13] ; tabela_sin:usin_a|altsyncram:Mux6_rtl_0|altsyncram_qc01:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.893     ; 1.267      ;
; -2.941 ; theta_abc:u6|th_c[14] ; tabela_sin:usin_c|altsyncram:Mux6_rtl_0|altsyncram_sc01:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.886     ; 1.273      ;
; -2.941 ; theta_abc:u6|th_a[11] ; tabela_sin:usin_a|altsyncram:Mux6_rtl_0|altsyncram_qc01:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.892     ; 1.267      ;
; -2.939 ; theta_abc:u6|th_c[12] ; tabela_sin:usin_c|altsyncram:Mux6_rtl_0|altsyncram_sc01:auto_generated|ram_block1a6~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.884     ; 1.273      ;
; -2.939 ; theta_abc:u6|th_a[12] ; tabela_sin:usin_a|altsyncram:Mux6_rtl_0|altsyncram_qc01:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.893     ; 1.264      ;
; -2.937 ; theta_abc:u6|th_a[13] ; tabela_sin:usin_a|altsyncram:Mux6_rtl_0|altsyncram_qc01:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.892     ; 1.263      ;
; -2.935 ; theta_abc:u6|th_a[9]  ; tabela_sin:usin_a|altsyncram:Mux6_rtl_0|altsyncram_qc01:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.893     ; 1.260      ;
; -2.932 ; theta_abc:u6|th_a[12] ; tabela_sin:usin_a|altsyncram:Mux6_rtl_0|altsyncram_qc01:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.892     ; 1.258      ;
; -2.931 ; theta_abc:u6|th_c[10] ; tabela_sin:usin_c|altsyncram:Mux6_rtl_0|altsyncram_sc01:auto_generated|ram_block1a6~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.884     ; 1.265      ;
; -2.931 ; theta_abc:u6|th_a[7]  ; tabela_sin:usin_a|altsyncram:Mux6_rtl_0|altsyncram_qc01:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.893     ; 1.256      ;
; -2.930 ; theta_abc:u6|th_c[8]  ; tabela_sin:usin_c|altsyncram:Mux6_rtl_0|altsyncram_sc01:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.889     ; 1.259      ;
; -2.929 ; theta_abc:u6|th_c[15] ; tabela_sin:usin_c|altsyncram:Mux6_rtl_0|altsyncram_sc01:auto_generated|ram_block1a6~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.884     ; 1.263      ;
; -2.927 ; theta_abc:u6|th_c[11] ; tabela_sin:usin_c|altsyncram:Mux6_rtl_0|altsyncram_sc01:auto_generated|ram_block1a6~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.884     ; 1.261      ;
; -2.926 ; theta_abc:u6|th_a[10] ; tabela_sin:usin_a|altsyncram:Mux6_rtl_0|altsyncram_qc01:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.893     ; 1.251      ;
; -2.926 ; theta_abc:u6|th_a[9]  ; tabela_sin:usin_a|altsyncram:Mux6_rtl_0|altsyncram_qc01:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.892     ; 1.252      ;
; -2.922 ; theta_abc:u6|th_b[10] ; tabela_sin:usin_b|altsyncram:Mux6_rtl_0|altsyncram_rc01:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.884     ; 1.256      ;
; -2.922 ; theta_abc:u6|th_b[13] ; tabela_sin:usin_b|altsyncram:Mux6_rtl_0|altsyncram_rc01:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.884     ; 1.256      ;
; -2.921 ; theta_abc:u6|th_b[14] ; tabela_sin:usin_b|altsyncram:Mux6_rtl_0|altsyncram_rc01:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.886     ; 1.253      ;
; -2.917 ; theta_abc:u6|th_b[12] ; tabela_sin:usin_b|altsyncram:Mux6_rtl_0|altsyncram_rc01:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.884     ; 1.251      ;
; -2.915 ; theta_abc:u6|th_c[9]  ; tabela_sin:usin_c|altsyncram:Mux6_rtl_0|altsyncram_sc01:auto_generated|ram_block1a6~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.884     ; 1.249      ;
; -2.913 ; theta_abc:u6|th_a[14] ; tabela_sin:usin_a|altsyncram:Mux6_rtl_0|altsyncram_qc01:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.893     ; 1.238      ;
; -2.907 ; theta_abc:u6|th_a[8]  ; tabela_sin:usin_a|altsyncram:Mux6_rtl_0|altsyncram_qc01:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.893     ; 1.232      ;
; -2.900 ; theta_abc:u6|th_c[12] ; tabela_sin:usin_c|altsyncram:Mux6_rtl_0|altsyncram_sc01:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.889     ; 1.229      ;
; -2.898 ; theta_abc:u6|th_c[15] ; tabela_sin:usin_c|altsyncram:Mux6_rtl_0|altsyncram_sc01:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.889     ; 1.227      ;
; -2.897 ; theta_abc:u6|th_b[9]  ; tabela_sin:usin_b|altsyncram:Mux6_rtl_0|altsyncram_rc01:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.886     ; 1.229      ;
; -2.892 ; theta_abc:u6|th_b[13] ; tabela_sin:usin_b|altsyncram:Mux6_rtl_0|altsyncram_rc01:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.886     ; 1.224      ;
; -2.891 ; theta_abc:u6|th_c[9]  ; tabela_sin:usin_c|altsyncram:Mux6_rtl_0|altsyncram_sc01:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.889     ; 1.220      ;
; -2.891 ; theta_abc:u6|th_b[14] ; tabela_sin:usin_b|altsyncram:Mux6_rtl_0|altsyncram_rc01:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.884     ; 1.225      ;
; -2.884 ; theta_abc:u6|th_b[7]  ; tabela_sin:usin_b|altsyncram:Mux6_rtl_0|altsyncram_rc01:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.884     ; 1.218      ;
; -2.713 ; theta_abc:u6|th_a[6]  ; tabela_sin:usin_a|altsyncram:Mux6_rtl_0|altsyncram_qc01:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.892     ; 1.039      ;
; -2.709 ; theta_abc:u6|th_a[15] ; tabela_sin:usin_a|altsyncram:Mux6_rtl_0|altsyncram_qc01:auto_generated|ram_block1a6~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.893     ; 1.034      ;
; -2.699 ; theta_abc:u6|th_c[11] ; tabela_sin:usin_c|altsyncram:Mux6_rtl_0|altsyncram_sc01:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.886     ; 1.031      ;
; -2.699 ; theta_abc:u6|th_b[12] ; tabela_sin:usin_b|altsyncram:Mux6_rtl_0|altsyncram_rc01:auto_generated|ram_block1a6~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.885     ; 1.032      ;
; -2.691 ; theta_abc:u6|th_a[15] ; tabela_sin:usin_a|altsyncram:Mux6_rtl_0|altsyncram_qc01:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.893     ; 1.016      ;
; -2.689 ; theta_abc:u6|th_a[5]  ; tabela_sin:usin_a|altsyncram:Mux6_rtl_0|altsyncram_qc01:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.892     ; 1.015      ;
; -2.687 ; theta_abc:u6|th_b[10] ; tabela_sin:usin_b|altsyncram:Mux6_rtl_0|altsyncram_rc01:auto_generated|ram_block1a6~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.885     ; 1.020      ;
; -2.687 ; theta_abc:u6|th_a[7]  ; tabela_sin:usin_a|altsyncram:Mux6_rtl_0|altsyncram_qc01:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.892     ; 1.013      ;
; -2.686 ; theta_abc:u6|th_a[8]  ; tabela_sin:usin_a|altsyncram:Mux6_rtl_0|altsyncram_qc01:auto_generated|ram_block1a6~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.893     ; 1.011      ;
; -2.680 ; theta_abc:u6|th_a[5]  ; tabela_sin:usin_a|altsyncram:Mux6_rtl_0|altsyncram_qc01:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.893     ; 1.005      ;
; -2.679 ; theta_abc:u6|th_a[14] ; tabela_sin:usin_a|altsyncram:Mux6_rtl_0|altsyncram_qc01:auto_generated|ram_block1a6~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.893     ; 1.004      ;
; -2.677 ; theta_abc:u6|th_c[8]  ; tabela_sin:usin_c|altsyncram:Mux6_rtl_0|altsyncram_sc01:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.886     ; 1.009      ;
; -2.677 ; theta_abc:u6|th_a[9]  ; tabela_sin:usin_a|altsyncram:Mux6_rtl_0|altsyncram_qc01:auto_generated|ram_block1a6~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.893     ; 1.002      ;
; -2.676 ; theta_abc:u6|th_b[15] ; tabela_sin:usin_b|altsyncram:Mux6_rtl_0|altsyncram_rc01:auto_generated|ram_block1a6~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.885     ; 1.009      ;
; -2.675 ; theta_abc:u6|th_c[5]  ; tabela_sin:usin_c|altsyncram:Mux6_rtl_0|altsyncram_sc01:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.889     ; 1.004      ;
; -2.672 ; theta_abc:u6|th_c[12] ; tabela_sin:usin_c|altsyncram:Mux6_rtl_0|altsyncram_sc01:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.886     ; 1.004      ;
; -2.672 ; theta_abc:u6|th_a[13] ; tabela_sin:usin_a|altsyncram:Mux6_rtl_0|altsyncram_qc01:auto_generated|ram_block1a6~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.893     ; 0.997      ;
; -2.672 ; theta_abc:u6|th_a[6]  ; tabela_sin:usin_a|altsyncram:Mux6_rtl_0|altsyncram_qc01:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.893     ; 0.997      ;
; -2.671 ; theta_abc:u6|th_b[8]  ; tabela_sin:usin_b|altsyncram:Mux6_rtl_0|altsyncram_rc01:auto_generated|ram_block1a6~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.885     ; 1.004      ;
; -2.667 ; theta_abc:u6|th_c[7]  ; tabela_sin:usin_c|altsyncram:Mux6_rtl_0|altsyncram_sc01:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.889     ; 0.996      ;
; -2.667 ; theta_abc:u6|th_b[5]  ; tabela_sin:usin_b|altsyncram:Mux6_rtl_0|altsyncram_rc01:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.884     ; 1.001      ;
; -2.665 ; theta_abc:u6|th_c[6]  ; tabela_sin:usin_c|altsyncram:Mux6_rtl_0|altsyncram_sc01:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.889     ; 0.994      ;
; -2.663 ; theta_abc:u6|th_c[9]  ; tabela_sin:usin_c|altsyncram:Mux6_rtl_0|altsyncram_sc01:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.886     ; 0.995      ;
; -2.663 ; theta_abc:u6|th_b[7]  ; tabela_sin:usin_b|altsyncram:Mux6_rtl_0|altsyncram_rc01:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.886     ; 0.995      ;
; -2.662 ; theta_abc:u6|th_b[13] ; tabela_sin:usin_b|altsyncram:Mux6_rtl_0|altsyncram_rc01:auto_generated|ram_block1a6~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.885     ; 0.995      ;
; -2.661 ; theta_abc:u6|th_c[6]  ; tabela_sin:usin_c|altsyncram:Mux6_rtl_0|altsyncram_sc01:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.886     ; 0.993      ;
; -2.661 ; theta_abc:u6|th_a[7]  ; tabela_sin:usin_a|altsyncram:Mux6_rtl_0|altsyncram_qc01:auto_generated|ram_block1a6~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.893     ; 0.986      ;
; -2.659 ; theta_abc:u6|th_c[5]  ; tabela_sin:usin_c|altsyncram:Mux6_rtl_0|altsyncram_sc01:auto_generated|ram_block1a6~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.884     ; 0.993      ;
; -2.659 ; theta_abc:u6|th_a[11] ; tabela_sin:usin_a|altsyncram:Mux6_rtl_0|altsyncram_qc01:auto_generated|ram_block1a6~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.893     ; 0.984      ;
; -2.658 ; theta_abc:u6|th_c[6]  ; tabela_sin:usin_c|altsyncram:Mux6_rtl_0|altsyncram_sc01:auto_generated|ram_block1a6~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.884     ; 0.992      ;
; -2.656 ; theta_abc:u6|th_a[12] ; tabela_sin:usin_a|altsyncram:Mux6_rtl_0|altsyncram_qc01:auto_generated|ram_block1a6~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.893     ; 0.981      ;
; -2.655 ; theta_abc:u6|th_b[6]  ; tabela_sin:usin_b|altsyncram:Mux6_rtl_0|altsyncram_rc01:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.884     ; 0.989      ;
; -2.655 ; theta_abc:u6|th_a[14] ; tabela_sin:usin_a|altsyncram:Mux6_rtl_0|altsyncram_qc01:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.892     ; 0.981      ;
; -2.654 ; theta_abc:u6|th_b[11] ; tabela_sin:usin_b|altsyncram:Mux6_rtl_0|altsyncram_rc01:auto_generated|ram_block1a6~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.885     ; 0.987      ;
; -2.653 ; theta_abc:u6|th_c[13] ; tabela_sin:usin_c|altsyncram:Mux6_rtl_0|altsyncram_sc01:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.886     ; 0.985      ;
; -2.653 ; theta_abc:u6|th_c[14] ; tabela_sin:usin_c|altsyncram:Mux6_rtl_0|altsyncram_sc01:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.889     ; 0.982      ;
; -2.653 ; theta_abc:u6|th_a[6]  ; tabela_sin:usin_a|altsyncram:Mux6_rtl_0|altsyncram_qc01:auto_generated|ram_block1a6~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.893     ; 0.978      ;
; -2.651 ; theta_abc:u6|th_b[9]  ; tabela_sin:usin_b|altsyncram:Mux6_rtl_0|altsyncram_rc01:auto_generated|ram_block1a6~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.885     ; 0.984      ;
; -2.649 ; theta_abc:u6|th_c[15] ; tabela_sin:usin_c|altsyncram:Mux6_rtl_0|altsyncram_sc01:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.886     ; 0.981      ;
; -2.648 ; theta_abc:u6|th_a[10] ; tabela_sin:usin_a|altsyncram:Mux6_rtl_0|altsyncram_qc01:auto_generated|ram_block1a6~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.893     ; 0.973      ;
; -2.647 ; theta_abc:u6|th_c[13] ; tabela_sin:usin_c|altsyncram:Mux6_rtl_0|altsyncram_sc01:auto_generated|ram_block1a6~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.884     ; 0.981      ;
; -2.647 ; theta_abc:u6|th_b[7]  ; tabela_sin:usin_b|altsyncram:Mux6_rtl_0|altsyncram_rc01:auto_generated|ram_block1a6~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.885     ; 0.980      ;
; -2.647 ; theta_abc:u6|th_b[11] ; tabela_sin:usin_b|altsyncram:Mux6_rtl_0|altsyncram_rc01:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.884     ; 0.981      ;
; -2.646 ; theta_abc:u6|th_b[6]  ; tabela_sin:usin_b|altsyncram:Mux6_rtl_0|altsyncram_rc01:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.886     ; 0.978      ;
; -2.643 ; theta_abc:u6|th_b[5]  ; tabela_sin:usin_b|altsyncram:Mux6_rtl_0|altsyncram_rc01:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.886     ; 0.975      ;
; -2.642 ; theta_abc:u6|th_c[7]  ; tabela_sin:usin_c|altsyncram:Mux6_rtl_0|altsyncram_sc01:auto_generated|ram_block1a6~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.884     ; 0.976      ;
; -2.642 ; theta_abc:u6|th_b[14] ; tabela_sin:usin_b|altsyncram:Mux6_rtl_0|altsyncram_rc01:auto_generated|ram_block1a6~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.885     ; 0.975      ;
; -2.640 ; theta_abc:u6|th_c[5]  ; tabela_sin:usin_c|altsyncram:Mux6_rtl_0|altsyncram_sc01:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.886     ; 0.972      ;
; -2.639 ; theta_abc:u6|th_b[5]  ; tabela_sin:usin_b|altsyncram:Mux6_rtl_0|altsyncram_rc01:auto_generated|ram_block1a6~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.885     ; 0.972      ;
; -2.635 ; theta_abc:u6|th_b[8]  ; tabela_sin:usin_b|altsyncram:Mux6_rtl_0|altsyncram_rc01:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.886     ; 0.967      ;
; -2.634 ; theta_abc:u6|th_c[10] ; tabela_sin:usin_c|altsyncram:Mux6_rtl_0|altsyncram_sc01:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.886     ; 0.966      ;
; -2.627 ; theta_abc:u6|th_a[5]  ; tabela_sin:usin_a|altsyncram:Mux6_rtl_0|altsyncram_qc01:auto_generated|ram_block1a6~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.893     ; 0.952      ;
; -2.625 ; theta_abc:u6|th_b[6]  ; tabela_sin:usin_b|altsyncram:Mux6_rtl_0|altsyncram_rc01:auto_generated|ram_block1a6~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.885     ; 0.958      ;
; -2.623 ; theta_abc:u6|th_c[7]  ; tabela_sin:usin_c|altsyncram:Mux6_rtl_0|altsyncram_sc01:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.886     ; 0.955      ;
; -0.341 ; clk_div:u1|clk_out_bi ; clk_div:u1|clk_out_bi                                                                                  ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -0.066     ; 0.659      ;
+--------+-----------------------+--------------------------------------------------------------------------------------------------------+-----------------------+--------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk_div:u1|clk_out_bi'                                                                                                    ;
+--------+---------------------------+---------------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                   ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+---------------------------+-----------------------+-----------------------+--------------+------------+------------+
; -1.838 ; integrador:u5|out_int[6]  ; integrador:u5|out_int[29] ; clk_div:u1|clk_out_bi ; clk_div:u1|clk_out_bi ; 1.000        ; -0.062     ; 2.771      ;
; -1.757 ; integrador:u5|out_int[5]  ; integrador:u5|out_int[29] ; clk_div:u1|clk_out_bi ; clk_div:u1|clk_out_bi ; 1.000        ; -0.062     ; 2.690      ;
; -1.729 ; integrador:u5|out_int[15] ; theta_abc:u6|th_ai[15]    ; clk_div:u1|clk_out_bi ; clk_div:u1|clk_out_bi ; 1.000        ; -0.061     ; 2.663      ;
; -1.726 ; integrador:u5|out_int[8]  ; integrador:u5|out_int[29] ; clk_div:u1|clk_out_bi ; clk_div:u1|clk_out_bi ; 1.000        ; -0.062     ; 2.659      ;
; -1.723 ; integrador:u5|out_int[5]  ; integrador:u5|out_int[28] ; clk_div:u1|clk_out_bi ; clk_div:u1|clk_out_bi ; 1.000        ; -0.062     ; 2.656      ;
; -1.722 ; integrador:u5|out_int[6]  ; integrador:u5|out_int[27] ; clk_div:u1|clk_out_bi ; clk_div:u1|clk_out_bi ; 1.000        ; -0.062     ; 2.655      ;
; -1.716 ; integrador:u5|out_int[6]  ; integrador:u5|out_int[28] ; clk_div:u1|clk_out_bi ; clk_div:u1|clk_out_bi ; 1.000        ; -0.062     ; 2.649      ;
; -1.645 ; integrador:u5|out_int[7]  ; integrador:u5|out_int[29] ; clk_div:u1|clk_out_bi ; clk_div:u1|clk_out_bi ; 1.000        ; -0.062     ; 2.578      ;
; -1.641 ; integrador:u5|out_int[5]  ; integrador:u5|out_int[27] ; clk_div:u1|clk_out_bi ; clk_div:u1|clk_out_bi ; 1.000        ; -0.062     ; 2.574      ;
; -1.625 ; integrador:u5|out_int[14] ; theta_abc:u6|th_ai[15]    ; clk_div:u1|clk_out_bi ; clk_div:u1|clk_out_bi ; 1.000        ; -0.061     ; 2.559      ;
; -1.616 ; integrador:u5|out_int[14] ; theta_abc:u6|th_ai[14]    ; clk_div:u1|clk_out_bi ; clk_div:u1|clk_out_bi ; 1.000        ; -0.061     ; 2.550      ;
; -1.613 ; integrador:u5|out_int[15] ; theta_abc:u6|th_ai[13]    ; clk_div:u1|clk_out_bi ; clk_div:u1|clk_out_bi ; 1.000        ; -0.061     ; 2.547      ;
; -1.610 ; integrador:u5|out_int[10] ; integrador:u5|out_int[29] ; clk_div:u1|clk_out_bi ; clk_div:u1|clk_out_bi ; 1.000        ; -0.062     ; 2.543      ;
; -1.610 ; integrador:u5|out_int[8]  ; integrador:u5|out_int[27] ; clk_div:u1|clk_out_bi ; clk_div:u1|clk_out_bi ; 1.000        ; -0.062     ; 2.543      ;
; -1.607 ; integrador:u5|out_int[5]  ; integrador:u5|out_int[26] ; clk_div:u1|clk_out_bi ; clk_div:u1|clk_out_bi ; 1.000        ; -0.062     ; 2.540      ;
; -1.607 ; integrador:u5|out_int[15] ; theta_abc:u6|th_ai[14]    ; clk_div:u1|clk_out_bi ; clk_div:u1|clk_out_bi ; 1.000        ; -0.061     ; 2.541      ;
; -1.606 ; integrador:u5|out_int[6]  ; integrador:u5|out_int[25] ; clk_div:u1|clk_out_bi ; clk_div:u1|clk_out_bi ; 1.000        ; -0.062     ; 2.539      ;
; -1.604 ; integrador:u5|out_int[7]  ; integrador:u5|out_int[28] ; clk_div:u1|clk_out_bi ; clk_div:u1|clk_out_bi ; 1.000        ; -0.062     ; 2.537      ;
; -1.604 ; integrador:u5|out_int[8]  ; integrador:u5|out_int[28] ; clk_div:u1|clk_out_bi ; clk_div:u1|clk_out_bi ; 1.000        ; -0.062     ; 2.537      ;
; -1.600 ; integrador:u5|out_int[6]  ; integrador:u5|out_int[26] ; clk_div:u1|clk_out_bi ; clk_div:u1|clk_out_bi ; 1.000        ; -0.062     ; 2.533      ;
; -1.591 ; integrador:u5|out_int[13] ; theta_abc:u6|th_ai[15]    ; clk_div:u1|clk_out_bi ; clk_div:u1|clk_out_bi ; 1.000        ; -0.061     ; 2.525      ;
; -1.590 ; theta_abc:u6|th_ci[11]    ; theta_abc:u6|th_c[11]     ; clk_div:u1|clk_out_bi ; clk_div:u1|clk_out_bi ; 1.000        ; -0.086     ; 2.499      ;
; -1.566 ; integrador:u5|out_int[14] ; theta_abc:u6|th_ci[15]    ; clk_div:u1|clk_out_bi ; clk_div:u1|clk_out_bi ; 1.000        ; -0.061     ; 2.500      ;
; -1.564 ; integrador:u5|out_int[13] ; theta_abc:u6|th_ai[14]    ; clk_div:u1|clk_out_bi ; clk_div:u1|clk_out_bi ; 1.000        ; -0.061     ; 2.498      ;
; -1.529 ; integrador:u5|out_int[7]  ; integrador:u5|out_int[27] ; clk_div:u1|clk_out_bi ; clk_div:u1|clk_out_bi ; 1.000        ; -0.062     ; 2.462      ;
; -1.527 ; integrador:u5|out_int[9]  ; integrador:u5|out_int[29] ; clk_div:u1|clk_out_bi ; clk_div:u1|clk_out_bi ; 1.000        ; -0.062     ; 2.460      ;
; -1.526 ; integrador:u5|out_int[17] ; theta_abc:u6|th_bi[15]    ; clk_div:u1|clk_out_bi ; clk_div:u1|clk_out_bi ; 1.000        ; -0.062     ; 2.459      ;
; -1.525 ; integrador:u5|out_int[5]  ; integrador:u5|out_int[25] ; clk_div:u1|clk_out_bi ; clk_div:u1|clk_out_bi ; 1.000        ; -0.062     ; 2.458      ;
; -1.510 ; integrador:u5|out_int[15] ; theta_abc:u6|th_ci[15]    ; clk_div:u1|clk_out_bi ; clk_div:u1|clk_out_bi ; 1.000        ; -0.061     ; 2.444      ;
; -1.509 ; integrador:u5|out_int[14] ; theta_abc:u6|th_ai[13]    ; clk_div:u1|clk_out_bi ; clk_div:u1|clk_out_bi ; 1.000        ; -0.061     ; 2.443      ;
; -1.500 ; integrador:u5|out_int[14] ; theta_abc:u6|th_ai[12]    ; clk_div:u1|clk_out_bi ; clk_div:u1|clk_out_bi ; 1.000        ; -0.061     ; 2.434      ;
; -1.497 ; integrador:u5|out_int[15] ; theta_abc:u6|th_ai[11]    ; clk_div:u1|clk_out_bi ; clk_div:u1|clk_out_bi ; 1.000        ; -0.061     ; 2.431      ;
; -1.494 ; integrador:u5|out_int[10] ; integrador:u5|out_int[27] ; clk_div:u1|clk_out_bi ; clk_div:u1|clk_out_bi ; 1.000        ; -0.062     ; 2.427      ;
; -1.494 ; integrador:u5|out_int[8]  ; integrador:u5|out_int[25] ; clk_div:u1|clk_out_bi ; clk_div:u1|clk_out_bi ; 1.000        ; -0.062     ; 2.427      ;
; -1.491 ; integrador:u5|out_int[5]  ; integrador:u5|out_int[24] ; clk_div:u1|clk_out_bi ; clk_div:u1|clk_out_bi ; 1.000        ; -0.062     ; 2.424      ;
; -1.491 ; integrador:u5|out_int[9]  ; integrador:u5|out_int[28] ; clk_div:u1|clk_out_bi ; clk_div:u1|clk_out_bi ; 1.000        ; -0.062     ; 2.424      ;
; -1.491 ; integrador:u5|out_int[15] ; theta_abc:u6|th_ai[12]    ; clk_div:u1|clk_out_bi ; clk_div:u1|clk_out_bi ; 1.000        ; -0.061     ; 2.425      ;
; -1.490 ; integrador:u5|out_int[6]  ; integrador:u5|out_int[23] ; clk_div:u1|clk_out_bi ; clk_div:u1|clk_out_bi ; 1.000        ; -0.062     ; 2.423      ;
; -1.489 ; integrador:u5|out_int[12] ; integrador:u5|out_int[29] ; clk_div:u1|clk_out_bi ; clk_div:u1|clk_out_bi ; 1.000        ; -0.062     ; 2.422      ;
; -1.488 ; integrador:u5|out_int[10] ; integrador:u5|out_int[28] ; clk_div:u1|clk_out_bi ; clk_div:u1|clk_out_bi ; 1.000        ; -0.062     ; 2.421      ;
; -1.488 ; integrador:u5|out_int[7]  ; integrador:u5|out_int[26] ; clk_div:u1|clk_out_bi ; clk_div:u1|clk_out_bi ; 1.000        ; -0.062     ; 2.421      ;
; -1.488 ; integrador:u5|out_int[8]  ; integrador:u5|out_int[26] ; clk_div:u1|clk_out_bi ; clk_div:u1|clk_out_bi ; 1.000        ; -0.062     ; 2.421      ;
; -1.484 ; integrador:u5|out_int[6]  ; integrador:u5|out_int[24] ; clk_div:u1|clk_out_bi ; clk_div:u1|clk_out_bi ; 1.000        ; -0.062     ; 2.417      ;
; -1.482 ; integrador:u5|out_int[19] ; theta_abc:u6|th_ci[15]    ; clk_div:u1|clk_out_bi ; clk_div:u1|clk_out_bi ; 1.000        ; -0.061     ; 2.416      ;
; -1.475 ; integrador:u5|out_int[21] ; theta_abc:u6|th_bi[15]    ; clk_div:u1|clk_out_bi ; clk_div:u1|clk_out_bi ; 1.000        ; -0.062     ; 2.408      ;
; -1.475 ; integrador:u5|out_int[13] ; theta_abc:u6|th_ai[13]    ; clk_div:u1|clk_out_bi ; clk_div:u1|clk_out_bi ; 1.000        ; -0.061     ; 2.409      ;
; -1.457 ; integrador:u5|out_int[15] ; theta_abc:u6|th_bi[15]    ; clk_div:u1|clk_out_bi ; clk_div:u1|clk_out_bi ; 1.000        ; -0.062     ; 2.390      ;
; -1.454 ; integrador:u5|out_int[14] ; theta_abc:u6|th_ci[14]    ; clk_div:u1|clk_out_bi ; clk_div:u1|clk_out_bi ; 1.000        ; -0.061     ; 2.388      ;
; -1.450 ; integrador:u5|out_int[14] ; theta_abc:u6|th_ci[13]    ; clk_div:u1|clk_out_bi ; clk_div:u1|clk_out_bi ; 1.000        ; -0.061     ; 2.384      ;
; -1.448 ; integrador:u5|out_int[13] ; theta_abc:u6|th_ai[12]    ; clk_div:u1|clk_out_bi ; clk_div:u1|clk_out_bi ; 1.000        ; -0.061     ; 2.382      ;
; -1.442 ; integrador:u5|out_int[16] ; theta_abc:u6|th_ai[15]    ; clk_div:u1|clk_out_bi ; clk_div:u1|clk_out_bi ; 1.000        ; -0.061     ; 2.376      ;
; -1.437 ; integrador:u5|out_int[16] ; theta_abc:u6|th_ai[14]    ; clk_div:u1|clk_out_bi ; clk_div:u1|clk_out_bi ; 1.000        ; -0.061     ; 2.371      ;
; -1.413 ; integrador:u5|out_int[14] ; integrador:u5|out_int[29] ; clk_div:u1|clk_out_bi ; clk_div:u1|clk_out_bi ; 1.000        ; -0.062     ; 2.346      ;
; -1.413 ; integrador:u5|out_int[7]  ; integrador:u5|out_int[25] ; clk_div:u1|clk_out_bi ; clk_div:u1|clk_out_bi ; 1.000        ; -0.062     ; 2.346      ;
; -1.412 ; integrador:u5|out_int[18] ; theta_abc:u6|th_ci[14]    ; clk_div:u1|clk_out_bi ; clk_div:u1|clk_out_bi ; 1.000        ; -0.061     ; 2.346      ;
; -1.411 ; integrador:u5|out_int[11] ; integrador:u5|out_int[29] ; clk_div:u1|clk_out_bi ; clk_div:u1|clk_out_bi ; 1.000        ; -0.062     ; 2.344      ;
; -1.411 ; integrador:u5|out_int[9]  ; integrador:u5|out_int[27] ; clk_div:u1|clk_out_bi ; clk_div:u1|clk_out_bi ; 1.000        ; -0.062     ; 2.344      ;
; -1.411 ; integrador:u5|out_int[20] ; theta_abc:u6|th_bi[15]    ; clk_div:u1|clk_out_bi ; clk_div:u1|clk_out_bi ; 1.000        ; -0.062     ; 2.344      ;
; -1.410 ; integrador:u5|out_int[17] ; theta_abc:u6|th_bi[13]    ; clk_div:u1|clk_out_bi ; clk_div:u1|clk_out_bi ; 1.000        ; -0.062     ; 2.343      ;
; -1.409 ; integrador:u5|out_int[5]  ; integrador:u5|out_int[23] ; clk_div:u1|clk_out_bi ; clk_div:u1|clk_out_bi ; 1.000        ; -0.062     ; 2.342      ;
; -1.409 ; integrador:u5|out_int[15] ; theta_abc:u6|th_ci[14]    ; clk_div:u1|clk_out_bi ; clk_div:u1|clk_out_bi ; 1.000        ; -0.061     ; 2.343      ;
; -1.408 ; integrador:u5|out_int[20] ; theta_abc:u6|th_bi[14]    ; clk_div:u1|clk_out_bi ; clk_div:u1|clk_out_bi ; 1.000        ; -0.062     ; 2.341      ;
; -1.406 ; integrador:u5|out_int[18] ; theta_abc:u6|th_ci[15]    ; clk_div:u1|clk_out_bi ; clk_div:u1|clk_out_bi ; 1.000        ; -0.061     ; 2.340      ;
; -1.404 ; integrador:u5|out_int[17] ; theta_abc:u6|th_bi[14]    ; clk_div:u1|clk_out_bi ; clk_div:u1|clk_out_bi ; 1.000        ; -0.062     ; 2.337      ;
; -1.400 ; integrador:u5|out_int[19] ; theta_abc:u6|th_bi[15]    ; clk_div:u1|clk_out_bi ; clk_div:u1|clk_out_bi ; 1.000        ; -0.062     ; 2.333      ;
; -1.394 ; integrador:u5|out_int[23] ; theta_abc:u6|th_bi[15]    ; clk_div:u1|clk_out_bi ; clk_div:u1|clk_out_bi ; 1.000        ; -0.062     ; 2.327      ;
; -1.394 ; integrador:u5|out_int[15] ; theta_abc:u6|th_ci[13]    ; clk_div:u1|clk_out_bi ; clk_div:u1|clk_out_bi ; 1.000        ; -0.061     ; 2.328      ;
; -1.393 ; integrador:u5|out_int[14] ; theta_abc:u6|th_ai[11]    ; clk_div:u1|clk_out_bi ; clk_div:u1|clk_out_bi ; 1.000        ; -0.061     ; 2.327      ;
; -1.390 ; theta_abc:u6|th_ci[15]    ; theta_abc:u6|th_c[15]     ; clk_div:u1|clk_out_bi ; clk_div:u1|clk_out_bi ; 1.000        ; -0.086     ; 2.299      ;
; -1.388 ; theta_abc:u6|th_ci[14]    ; theta_abc:u6|th_c[14]     ; clk_div:u1|clk_out_bi ; clk_div:u1|clk_out_bi ; 1.000        ; -0.086     ; 2.297      ;
; -1.384 ; integrador:u5|out_int[14] ; theta_abc:u6|th_ai[10]    ; clk_div:u1|clk_out_bi ; clk_div:u1|clk_out_bi ; 1.000        ; -0.061     ; 2.318      ;
; -1.384 ; integrador:u5|out_int[14] ; theta_abc:u6|th_bi[15]    ; clk_div:u1|clk_out_bi ; clk_div:u1|clk_out_bi ; 1.000        ; -0.062     ; 2.317      ;
; -1.381 ; integrador:u5|out_int[15] ; theta_abc:u6|th_ai[9]     ; clk_div:u1|clk_out_bi ; clk_div:u1|clk_out_bi ; 1.000        ; -0.061     ; 2.315      ;
; -1.380 ; integrador:u5|out_int[17] ; theta_abc:u6|th_ci[15]    ; clk_div:u1|clk_out_bi ; clk_div:u1|clk_out_bi ; 1.000        ; -0.061     ; 2.314      ;
; -1.378 ; integrador:u5|out_int[10] ; integrador:u5|out_int[25] ; clk_div:u1|clk_out_bi ; clk_div:u1|clk_out_bi ; 1.000        ; -0.062     ; 2.311      ;
; -1.378 ; integrador:u5|out_int[8]  ; integrador:u5|out_int[23] ; clk_div:u1|clk_out_bi ; clk_div:u1|clk_out_bi ; 1.000        ; -0.062     ; 2.311      ;
; -1.375 ; integrador:u5|out_int[5]  ; integrador:u5|out_int[22] ; clk_div:u1|clk_out_bi ; clk_div:u1|clk_out_bi ; 1.000        ; -0.062     ; 2.308      ;
; -1.375 ; integrador:u5|out_int[11] ; integrador:u5|out_int[28] ; clk_div:u1|clk_out_bi ; clk_div:u1|clk_out_bi ; 1.000        ; -0.062     ; 2.308      ;
; -1.375 ; integrador:u5|out_int[9]  ; integrador:u5|out_int[26] ; clk_div:u1|clk_out_bi ; clk_div:u1|clk_out_bi ; 1.000        ; -0.062     ; 2.308      ;
; -1.375 ; integrador:u5|out_int[19] ; theta_abc:u6|th_ci[14]    ; clk_div:u1|clk_out_bi ; clk_div:u1|clk_out_bi ; 1.000        ; -0.061     ; 2.309      ;
; -1.375 ; integrador:u5|out_int[15] ; theta_abc:u6|th_ai[10]    ; clk_div:u1|clk_out_bi ; clk_div:u1|clk_out_bi ; 1.000        ; -0.061     ; 2.309      ;
; -1.374 ; integrador:u5|out_int[6]  ; integrador:u5|out_int[21] ; clk_div:u1|clk_out_bi ; clk_div:u1|clk_out_bi ; 1.000        ; -0.062     ; 2.307      ;
; -1.373 ; integrador:u5|out_int[12] ; integrador:u5|out_int[27] ; clk_div:u1|clk_out_bi ; clk_div:u1|clk_out_bi ; 1.000        ; -0.062     ; 2.306      ;
; -1.372 ; integrador:u5|out_int[10] ; integrador:u5|out_int[26] ; clk_div:u1|clk_out_bi ; clk_div:u1|clk_out_bi ; 1.000        ; -0.062     ; 2.305      ;
; -1.372 ; integrador:u5|out_int[7]  ; integrador:u5|out_int[24] ; clk_div:u1|clk_out_bi ; clk_div:u1|clk_out_bi ; 1.000        ; -0.062     ; 2.305      ;
; -1.372 ; integrador:u5|out_int[8]  ; integrador:u5|out_int[24] ; clk_div:u1|clk_out_bi ; clk_div:u1|clk_out_bi ; 1.000        ; -0.062     ; 2.305      ;
; -1.368 ; integrador:u5|out_int[6]  ; integrador:u5|out_int[22] ; clk_div:u1|clk_out_bi ; clk_div:u1|clk_out_bi ; 1.000        ; -0.062     ; 2.301      ;
; -1.367 ; integrador:u5|out_int[12] ; integrador:u5|out_int[28] ; clk_div:u1|clk_out_bi ; clk_div:u1|clk_out_bi ; 1.000        ; -0.062     ; 2.300      ;
; -1.367 ; integrador:u5|out_int[14] ; theta_abc:u6|th_bi[14]    ; clk_div:u1|clk_out_bi ; clk_div:u1|clk_out_bi ; 1.000        ; -0.062     ; 2.300      ;
; -1.366 ; integrador:u5|out_int[19] ; theta_abc:u6|th_ci[13]    ; clk_div:u1|clk_out_bi ; clk_div:u1|clk_out_bi ; 1.000        ; -0.061     ; 2.300      ;
; -1.359 ; integrador:u5|out_int[21] ; theta_abc:u6|th_bi[13]    ; clk_div:u1|clk_out_bi ; clk_div:u1|clk_out_bi ; 1.000        ; -0.062     ; 2.292      ;
; -1.359 ; integrador:u5|out_int[13] ; theta_abc:u6|th_ai[11]    ; clk_div:u1|clk_out_bi ; clk_div:u1|clk_out_bi ; 1.000        ; -0.061     ; 2.293      ;
; -1.358 ; theta_abc:u6|th_ci[13]    ; theta_abc:u6|th_c[13]     ; clk_div:u1|clk_out_bi ; clk_div:u1|clk_out_bi ; 1.000        ; -0.086     ; 2.267      ;
; -1.354 ; integrador:u5|out_int[17] ; theta_abc:u6|th_ai[15]    ; clk_div:u1|clk_out_bi ; clk_div:u1|clk_out_bi ; 1.000        ; -0.061     ; 2.288      ;
; -1.353 ; integrador:u5|out_int[21] ; theta_abc:u6|th_bi[14]    ; clk_div:u1|clk_out_bi ; clk_div:u1|clk_out_bi ; 1.000        ; -0.062     ; 2.286      ;
; -1.351 ; integrador:u5|out_int[16] ; theta_abc:u6|th_ci[14]    ; clk_div:u1|clk_out_bi ; clk_div:u1|clk_out_bi ; 1.000        ; -0.061     ; 2.285      ;
; -1.345 ; integrador:u5|out_int[16] ; theta_abc:u6|th_ci[15]    ; clk_div:u1|clk_out_bi ; clk_div:u1|clk_out_bi ; 1.000        ; -0.061     ; 2.279      ;
; -1.341 ; integrador:u5|out_int[19] ; theta_abc:u6|th_ai[15]    ; clk_div:u1|clk_out_bi ; clk_div:u1|clk_out_bi ; 1.000        ; -0.061     ; 2.275      ;
; -1.341 ; integrador:u5|out_int[15] ; theta_abc:u6|th_bi[13]    ; clk_div:u1|clk_out_bi ; clk_div:u1|clk_out_bi ; 1.000        ; -0.062     ; 2.274      ;
; -1.339 ; theta_abc:u6|th_ai[12]    ; theta_abc:u6|th_a[12]     ; clk_div:u1|clk_out_bi ; clk_div:u1|clk_out_bi ; 1.000        ; -0.089     ; 2.245      ;
+--------+---------------------------+---------------------------+-----------------------+-----------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'upll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                          ;
+--------+----------------------------------------+----------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                ; Launch Clock                                     ; Latch Clock                                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; -0.216 ; clk_div:u1|clk_out_bi                  ; clk_div:u1|clk_out_bi                  ; clk_div:u1|clk_out_bi                            ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.337      ; 0.577      ;
; -0.215 ; clk_div:u1|clk_out_bi                  ; clk_div:u1|clk_out_bi                  ; clk_div:u1|clk_out_bi                            ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.337      ; 0.578      ;
; 0.357  ; fbpspwmdt:PWM1_FA02|port_PWM02         ; fbpspwmdt:PWM1_FA02|port_PWM02         ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.577      ;
; 0.357  ; fbpspwmdt:PWM1_FC01|port_PWM01         ; fbpspwmdt:PWM1_FC01|port_PWM01         ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.577      ;
; 0.357  ; en_PWM                                 ; en_PWM                                 ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.577      ;
; 0.358  ; fbpspwmdt:PWM2_FA01|port_PWM01         ; fbpspwmdt:PWM2_FA01|port_PWM01         ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358  ; fbpspwmdt:PWM2_FC01|port_PWM01         ; fbpspwmdt:PWM2_FC01|port_PWM01         ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358  ; fbpspwmdt:PWM2_FC01|port_PWM02         ; fbpspwmdt:PWM2_FC01|port_PWM02         ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358  ; fbpspwmdt:PWM2_FB01|port_PWM01         ; fbpspwmdt:PWM2_FB01|port_PWM01         ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358  ; fbpspwmdt:PWM2_FB01|port_PWM02         ; fbpspwmdt:PWM2_FB01|port_PWM02         ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358  ; fbpspwmdt:PWM1_FB01|port_PWM01         ; fbpspwmdt:PWM1_FB01|port_PWM01         ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358  ; fbpspwmdt:PWM2_FA03|port_PWM01         ; fbpspwmdt:PWM2_FA03|port_PWM01         ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358  ; fbpspwmdt:PWM2_FA02|port_PWM01         ; fbpspwmdt:PWM2_FA02|port_PWM01         ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358  ; fbpspwmdt:PWM2_FA03|port_PWM02         ; fbpspwmdt:PWM2_FA03|port_PWM02         ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358  ; fbpspwmdt:PWM2_FA02|port_PWM02         ; fbpspwmdt:PWM2_FA02|port_PWM02         ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358  ; fbpspwmdt:PWM2_FA01|port_PWM02         ; fbpspwmdt:PWM2_FA01|port_PWM02         ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358  ; fbpspwmdt:PWM1_FA03|port_PWM02         ; fbpspwmdt:PWM1_FA03|port_PWM02         ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358  ; fbpspwmdt:PWM1_FA03|port_PWM01         ; fbpspwmdt:PWM1_FA03|port_PWM01         ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358  ; portadora_tringular:ucr4|dir_int       ; portadora_tringular:ucr4|dir_int       ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358  ; portadora_tringular:ucr2|dir_int       ; portadora_tringular:ucr2|dir_int       ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358  ; fbpspwmdt:PWM2_FC03|port_PWM01         ; fbpspwmdt:PWM2_FC03|port_PWM01         ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358  ; fbpspwmdt:PWM2_FC03|port_PWM02         ; fbpspwmdt:PWM2_FC03|port_PWM02         ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358  ; fbpspwmdt:PWM1_FC03|port_PWM02         ; fbpspwmdt:PWM1_FC03|port_PWM02         ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358  ; fbpspwmdt:PWM1_FC02|port_PWM02         ; fbpspwmdt:PWM1_FC02|port_PWM02         ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358  ; fbpspwmdt:PWM1_FC01|port_PWM02         ; fbpspwmdt:PWM1_FC01|port_PWM02         ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358  ; fbpspwmdt:PWM1_FC03|port_PWM01         ; fbpspwmdt:PWM1_FC03|port_PWM01         ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358  ; fbpspwmdt:PWM1_FC02|port_PWM01         ; fbpspwmdt:PWM1_FC02|port_PWM01         ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358  ; fbpspwmdt:PWM2_FB03|port_PWM01         ; fbpspwmdt:PWM2_FB03|port_PWM01         ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358  ; fbpspwmdt:PWM2_FB03|port_PWM02         ; fbpspwmdt:PWM2_FB03|port_PWM02         ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358  ; fbpspwmdt:PWM1_FB03|port_PWM02         ; fbpspwmdt:PWM1_FB03|port_PWM02         ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358  ; fbpspwmdt:PWM1_FB02|port_PWM02         ; fbpspwmdt:PWM1_FB02|port_PWM02         ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358  ; fbpspwmdt:PWM1_FB01|port_PWM02         ; fbpspwmdt:PWM1_FB01|port_PWM02         ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358  ; fbpspwmdt:PWM1_FB03|port_PWM01         ; fbpspwmdt:PWM1_FB03|port_PWM01         ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358  ; fbpspwmdt:PWM1_FB02|port_PWM01         ; fbpspwmdt:PWM1_FB02|port_PWM01         ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358  ; fbpspwmdt:PWM1_FA01|port_PWM02         ; fbpspwmdt:PWM1_FA01|port_PWM02         ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358  ; fbpspwmdt:PWM1_FA01|port_PWM01         ; fbpspwmdt:PWM1_FA01|port_PWM01         ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358  ; portadora_tringular:ucr3|dir_int       ; portadora_tringular:ucr3|dir_int       ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.577      ;
; 0.359  ; fbpspwmdt:PWM2_FC02|port_PWM01         ; fbpspwmdt:PWM2_FC02|port_PWM01         ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.577      ;
; 0.359  ; fbpspwmdt:PWM2_FC02|port_PWM02         ; fbpspwmdt:PWM2_FC02|port_PWM02         ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.577      ;
; 0.359  ; fbpspwmdt:PWM2_FB02|port_PWM01         ; fbpspwmdt:PWM2_FB02|port_PWM01         ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.577      ;
; 0.359  ; fbpspwmdt:PWM2_FB02|port_PWM02         ; fbpspwmdt:PWM2_FB02|port_PWM02         ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.577      ;
; 0.359  ; fbpspwmdt:PWM1_FA02|port_PWM01         ; fbpspwmdt:PWM1_FA02|port_PWM01         ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.577      ;
; 0.359  ; portadora_tringular:ucr1|dir_int       ; portadora_tringular:ucr1|dir_int       ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.577      ;
; 0.568  ; clk_div:u1|count[3]                    ; clk_div:u1|count[3]                    ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.788      ;
; 0.568  ; clk_div:u1|count[13]                   ; clk_div:u1|count[13]                   ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.788      ;
; 0.569  ; clk_div:u1|count[15]                   ; clk_div:u1|count[15]                   ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.789      ;
; 0.569  ; clk_div:u1|count[1]                    ; clk_div:u1|count[1]                    ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.789      ;
; 0.569  ; clk_div:u1|count[5]                    ; clk_div:u1|count[5]                    ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.789      ;
; 0.569  ; clk_div:u1|count[11]                   ; clk_div:u1|count[11]                   ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.789      ;
; 0.570  ; portadora_tringular:ucr1|c_int[2]      ; portadora_tringular:ucr1|c_int[2]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.789      ;
; 0.570  ; portadora_tringular:ucr1|c_int[6]      ; portadora_tringular:ucr1|c_int[6]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.789      ;
; 0.570  ; portadora_tringular:ucr1|c_int[13]     ; portadora_tringular:ucr1|c_int[13]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.789      ;
; 0.570  ; clk_div:u1|count[6]                    ; clk_div:u1|count[6]                    ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.790      ;
; 0.570  ; portadora_tringular:ucr6|c_int[13]     ; portadora_tringular:ucr6|c_int[13]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.789      ;
; 0.571  ; portadora_tringular:ucr1|c_int[15]     ; portadora_tringular:ucr1|c_int[15]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.790      ;
; 0.571  ; portadora_tringular:ucr1|c_int[11]     ; portadora_tringular:ucr1|c_int[11]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.790      ;
; 0.571  ; portadora_tringular:ucr1|c_int[14]     ; portadora_tringular:ucr1|c_int[14]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.790      ;
; 0.571  ; clk_div:u1|count[2]                    ; clk_div:u1|count[2]                    ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.791      ;
; 0.571  ; clk_div:u1|count[7]                    ; clk_div:u1|count[7]                    ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.791      ;
; 0.571  ; clk_div:u1|count[9]                    ; clk_div:u1|count[9]                    ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.791      ;
; 0.571  ; portadora_tringular:ucr6|c_int[15]     ; portadora_tringular:ucr6|c_int[15]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.790      ;
; 0.571  ; portadora_tringular:ucr6|c_int[11]     ; portadora_tringular:ucr6|c_int[11]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.790      ;
; 0.571  ; portadora_tringular:ucr5|c_int[14]     ; portadora_tringular:ucr5|c_int[14]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.790      ;
; 0.571  ; portadora_tringular:ucr5|c_int[15]     ; portadora_tringular:ucr5|c_int[15]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.790      ;
; 0.572  ; portadora_tringular:ucr1|c_int[1]      ; portadora_tringular:ucr1|c_int[1]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.791      ;
; 0.572  ; portadora_tringular:ucr1|c_int[8]      ; portadora_tringular:ucr1|c_int[8]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.791      ;
; 0.572  ; portadora_tringular:ucr1|c_int[10]     ; portadora_tringular:ucr1|c_int[10]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.791      ;
; 0.572  ; portadora_tringular:ucr1|c_int[12]     ; portadora_tringular:ucr1|c_int[12]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.791      ;
; 0.572  ; clk_div:u1|count[14]                   ; clk_div:u1|count[14]                   ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.792      ;
; 0.572  ; portadora_tringular:ucr5|c_int[12]     ; portadora_tringular:ucr5|c_int[12]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.791      ;
; 0.573  ; clk_div:u1|count[4]                    ; clk_div:u1|count[4]                    ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.793      ;
; 0.573  ; clk_div:u1|count[8]                    ; clk_div:u1|count[8]                    ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.793      ;
; 0.573  ; clk_div:u1|count[10]                   ; clk_div:u1|count[10]                   ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.793      ;
; 0.573  ; clk_div:u1|count[12]                   ; clk_div:u1|count[12]                   ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.793      ;
; 0.589  ; portadora_tringular:ucr1|c_int[3]      ; portadora_tringular:ucr1|c_int[3]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.808      ;
; 0.590  ; portadora_tringular:ucr1|c_int[5]      ; portadora_tringular:ucr1|c_int[5]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.809      ;
; 0.590  ; clk_div:u1|count[0]                    ; clk_div:u1|count[0]                    ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.810      ;
; 0.591  ; portadora_tringular:ucr1|c_int[4]      ; portadora_tringular:ucr1|c_int[4]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.810      ;
; 0.591  ; portadora_tringular:ucr6|c_int[1]      ; portadora_tringular:ucr6|c_int[1]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.810      ;
; 0.591  ; portadora_tringular:ucr5|c_int[10]     ; portadora_tringular:ucr5|c_int[10]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.810      ;
; 0.591  ; portadora_tringular:ucr5|c_int[0]      ; portadora_tringular:ucr5|c_int[0]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.810      ;
; 0.593  ; portadora_tringular:ucr1|c_int[7]      ; portadora_tringular:ucr1|c_int[7]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.812      ;
; 0.593  ; portadora_tringular:ucr1|c_int[9]      ; portadora_tringular:ucr1|c_int[9]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.812      ;
; 0.672  ; fbpspwmdt:PWM1_FC03|var_Dead_Count2[6] ; fbpspwmdt:PWM1_FC03|var_Dead_Count2[6] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.892      ;
; 0.672  ; fbpspwmdt:PWM1_FA01|var_Dead_Count2[6] ; fbpspwmdt:PWM1_FA01|var_Dead_Count2[6] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.891      ;
; 0.673  ; fbpspwmdt:PWM2_FB02|var_Dead_Count1[6] ; fbpspwmdt:PWM2_FB02|var_Dead_Count1[6] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.892      ;
; 0.673  ; fbpspwmdt:PWM1_FB03|var_Dead_Count1[6] ; fbpspwmdt:PWM1_FB03|var_Dead_Count1[6] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.892      ;
; 0.677  ; fbpspwmdt:PWM2_FB03|var_Dead_Count1[6] ; fbpspwmdt:PWM2_FB03|var_Dead_Count1[6] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.896      ;
; 0.693  ; portadora_tringular:ucr5|c_int[13]     ; portadora_tringular:ucr5|c_int[13]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.912      ;
; 0.698  ; portadora_tringular:ucr6|c_int[14]     ; portadora_tringular:ucr6|c_int[14]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.917      ;
; 0.701  ; portadora_tringular:ucr4|c_int[10]     ; portadora_tringular:ucr4|dir_int       ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.920      ;
; 0.701  ; portadora_tringular:ucr5|c_int[2]      ; portadora_tringular:ucr5|c_int[2]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.920      ;
; 0.703  ; portadora_tringular:ucr2|c_int[10]     ; portadora_tringular:ucr2|dir_int       ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.922      ;
; 0.707  ; portadora_tringular:ucr6|c_int[12]     ; portadora_tringular:ucr6|c_int[12]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.926      ;
; 0.707  ; portadora_tringular:ucr6|c_int[10]     ; portadora_tringular:ucr6|c_int[10]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.926      ;
; 0.707  ; portadora_tringular:ucr5|c_int[11]     ; portadora_tringular:ucr5|c_int[11]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.926      ;
; 0.708  ; portadora_tringular:ucr5|c_int[7]      ; portadora_tringular:ucr5|c_int[7]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.927      ;
; 0.709  ; portadora_tringular:ucr4|dir_int       ; portadora_tringular:ucr4|c_int[10]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.928      ;
; 0.709  ; portadora_tringular:ucr4|dir_int       ; portadora_tringular:ucr4|c_int[3]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.928      ;
; 0.710  ; portadora_tringular:ucr4|dir_int       ; portadora_tringular:ucr4|c_int[1]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.929      ;
+--------+----------------------------------------+----------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk_div:u1|clk_out_bi'                                                                                                                               ;
+-------+---------------------------+---------------------------+--------------------------------------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                   ; Launch Clock                                     ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+---------------------------+--------------------------------------------------+-----------------------+--------------+------------+------------+
; 0.397 ; integrador:u5|out_int[29] ; integrador:u5|out_int[29] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.062      ; 0.616      ;
; 0.450 ; rst                       ; theta_abc:u6|th_ci[5]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.213      ; 2.775      ;
; 0.450 ; rst                       ; theta_abc:u6|th_ci[6]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.213      ; 2.775      ;
; 0.450 ; rst                       ; theta_abc:u6|th_ci[7]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.213      ; 2.775      ;
; 0.450 ; rst                       ; theta_abc:u6|th_ci[8]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.213      ; 2.775      ;
; 0.450 ; rst                       ; theta_abc:u6|th_ci[9]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.213      ; 2.775      ;
; 0.450 ; rst                       ; theta_abc:u6|th_ci[10]    ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.213      ; 2.775      ;
; 0.450 ; rst                       ; theta_abc:u6|th_ci[11]    ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.213      ; 2.775      ;
; 0.450 ; rst                       ; theta_abc:u6|th_ci[12]    ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.213      ; 2.775      ;
; 0.450 ; rst                       ; theta_abc:u6|th_ci[13]    ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.213      ; 2.775      ;
; 0.450 ; rst                       ; theta_abc:u6|th_ci[14]    ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.213      ; 2.775      ;
; 0.450 ; rst                       ; theta_abc:u6|th_ci[15]    ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.213      ; 2.775      ;
; 0.477 ; rst                       ; theta_abc:u6|th_ai[5]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.213      ; 2.802      ;
; 0.477 ; rst                       ; theta_abc:u6|th_ai[6]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.213      ; 2.802      ;
; 0.477 ; rst                       ; theta_abc:u6|th_ai[7]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.213      ; 2.802      ;
; 0.477 ; rst                       ; theta_abc:u6|th_ai[8]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.213      ; 2.802      ;
; 0.477 ; rst                       ; theta_abc:u6|th_ai[9]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.213      ; 2.802      ;
; 0.477 ; rst                       ; theta_abc:u6|th_ai[10]    ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.213      ; 2.802      ;
; 0.477 ; rst                       ; theta_abc:u6|th_ai[11]    ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.213      ; 2.802      ;
; 0.477 ; rst                       ; theta_abc:u6|th_ai[12]    ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.213      ; 2.802      ;
; 0.477 ; rst                       ; theta_abc:u6|th_ai[13]    ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.213      ; 2.802      ;
; 0.477 ; rst                       ; theta_abc:u6|th_ai[14]    ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.213      ; 2.802      ;
; 0.477 ; rst                       ; theta_abc:u6|th_ai[15]    ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.213      ; 2.802      ;
; 0.530 ; rst                       ; theta_abc:u6|th_bi[5]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.212      ; 2.854      ;
; 0.530 ; rst                       ; theta_abc:u6|th_bi[6]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.212      ; 2.854      ;
; 0.530 ; rst                       ; theta_abc:u6|th_bi[7]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.212      ; 2.854      ;
; 0.530 ; rst                       ; theta_abc:u6|th_bi[8]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.212      ; 2.854      ;
; 0.530 ; rst                       ; theta_abc:u6|th_bi[9]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.212      ; 2.854      ;
; 0.530 ; rst                       ; theta_abc:u6|th_bi[10]    ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.212      ; 2.854      ;
; 0.530 ; rst                       ; theta_abc:u6|th_bi[11]    ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.212      ; 2.854      ;
; 0.530 ; rst                       ; theta_abc:u6|th_bi[12]    ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.212      ; 2.854      ;
; 0.530 ; rst                       ; theta_abc:u6|th_bi[13]    ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.212      ; 2.854      ;
; 0.530 ; rst                       ; theta_abc:u6|th_bi[14]    ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.212      ; 2.854      ;
; 0.530 ; rst                       ; theta_abc:u6|th_bi[15]    ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.212      ; 2.854      ;
; 0.550 ; integrador:u5|out_int[7]  ; integrador:u5|out_int[7]  ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.061      ; 0.768      ;
; 0.551 ; integrador:u5|out_int[12] ; integrador:u5|out_int[12] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.061      ; 0.769      ;
; 0.551 ; integrador:u5|out_int[6]  ; integrador:u5|out_int[6]  ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.061      ; 0.769      ;
; 0.553 ; integrador:u5|out_int[28] ; theta_abc:u6|th_ai[15]    ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.063      ; 0.773      ;
; 0.553 ; integrador:u5|out_int[10] ; integrador:u5|out_int[10] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.061      ; 0.771      ;
; 0.553 ; integrador:u5|out_int[9]  ; integrador:u5|out_int[9]  ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.061      ; 0.771      ;
; 0.553 ; integrador:u5|out_int[8]  ; integrador:u5|out_int[8]  ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.061      ; 0.771      ;
; 0.555 ; integrador:u5|out_int[11] ; integrador:u5|out_int[11] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.061      ; 0.773      ;
; 0.569 ; integrador:u5|out_int[20] ; integrador:u5|out_int[20] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.062      ; 0.788      ;
; 0.570 ; integrador:u5|out_int[28] ; integrador:u5|out_int[28] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.062      ; 0.789      ;
; 0.572 ; integrador:u5|out_int[26] ; integrador:u5|out_int[26] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.062      ; 0.791      ;
; 0.573 ; integrador:u5|out_int[24] ; integrador:u5|out_int[24] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.062      ; 0.792      ;
; 0.574 ; integrador:u5|out_int[21] ; integrador:u5|out_int[21] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.062      ; 0.793      ;
; 0.574 ; integrador:u5|out_int[13] ; integrador:u5|out_int[13] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.061      ; 0.792      ;
; 0.574 ; integrador:u5|out_int[5]  ; integrador:u5|out_int[5]  ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.061      ; 0.792      ;
; 0.588 ; integrador:u5|out_int[16] ; integrador:u5|out_int[16] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.061      ; 0.806      ;
; 0.588 ; integrador:u5|out_int[14] ; integrador:u5|out_int[14] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.061      ; 0.806      ;
; 0.589 ; integrador:u5|out_int[22] ; integrador:u5|out_int[22] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.062      ; 0.808      ;
; 0.589 ; integrador:u5|out_int[18] ; integrador:u5|out_int[18] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.062      ; 0.808      ;
; 0.590 ; integrador:u5|out_int[23] ; integrador:u5|out_int[23] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.062      ; 0.809      ;
; 0.590 ; integrador:u5|out_int[17] ; integrador:u5|out_int[17] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.062      ; 0.809      ;
; 0.592 ; integrador:u5|out_int[19] ; integrador:u5|out_int[19] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.062      ; 0.811      ;
; 0.592 ; integrador:u5|out_int[15] ; integrador:u5|out_int[15] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.061      ; 0.810      ;
; 0.594 ; integrador:u5|out_int[27] ; integrador:u5|out_int[27] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.062      ; 0.813      ;
; 0.594 ; integrador:u5|out_int[25] ; integrador:u5|out_int[25] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.062      ; 0.813      ;
; 0.706 ; integrador:u5|out_int[29] ; integrador:u5|out_int[28] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.062      ; 0.925      ;
; 0.706 ; integrador:u5|out_int[29] ; integrador:u5|out_int[27] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.062      ; 0.925      ;
; 0.706 ; integrador:u5|out_int[29] ; integrador:u5|out_int[26] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.062      ; 0.925      ;
; 0.706 ; integrador:u5|out_int[29] ; integrador:u5|out_int[25] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.062      ; 0.925      ;
; 0.706 ; integrador:u5|out_int[29] ; integrador:u5|out_int[24] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.062      ; 0.925      ;
; 0.706 ; integrador:u5|out_int[29] ; integrador:u5|out_int[23] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.062      ; 0.925      ;
; 0.706 ; integrador:u5|out_int[29] ; integrador:u5|out_int[22] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.062      ; 0.925      ;
; 0.706 ; integrador:u5|out_int[29] ; integrador:u5|out_int[21] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.062      ; 0.925      ;
; 0.706 ; integrador:u5|out_int[29] ; integrador:u5|out_int[20] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.062      ; 0.925      ;
; 0.706 ; integrador:u5|out_int[29] ; integrador:u5|out_int[19] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.062      ; 0.925      ;
; 0.706 ; integrador:u5|out_int[29] ; integrador:u5|out_int[18] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.062      ; 0.925      ;
; 0.706 ; integrador:u5|out_int[29] ; integrador:u5|out_int[17] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.062      ; 0.925      ;
; 0.714 ; integrador:u5|out_int[20] ; theta_abc:u6|th_ai[7]     ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.063      ; 0.934      ;
; 0.724 ; integrador:u5|out_int[27] ; theta_abc:u6|th_ai[14]    ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.063      ; 0.944      ;
; 0.733 ; integrador:u5|out_int[25] ; theta_abc:u6|th_ai[12]    ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.063      ; 0.953      ;
; 0.737 ; integrador:u5|out_int[22] ; theta_abc:u6|th_ai[9]     ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.063      ; 0.957      ;
; 0.749 ; integrador:u5|out_int[26] ; theta_abc:u6|th_ai[13]    ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.063      ; 0.969      ;
; 0.751 ; integrador:u5|out_int[21] ; theta_abc:u6|th_ai[8]     ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.063      ; 0.971      ;
; 0.753 ; integrador:u5|out_int[28] ; theta_abc:u6|th_ci[15]    ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.063      ; 0.973      ;
; 0.765 ; integrador:u5|out_int[23] ; theta_abc:u6|th_ai[10]    ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.063      ; 0.985      ;
; 0.825 ; integrador:u5|out_int[6]  ; integrador:u5|out_int[7]  ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.061      ; 1.043      ;
; 0.825 ; integrador:u5|out_int[12] ; integrador:u5|out_int[13] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.061      ; 1.043      ;
; 0.827 ; integrador:u5|out_int[8]  ; integrador:u5|out_int[9]  ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.061      ; 1.045      ;
; 0.827 ; integrador:u5|out_int[10] ; integrador:u5|out_int[11] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.061      ; 1.045      ;
; 0.839 ; integrador:u5|out_int[7]  ; integrador:u5|out_int[8]  ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.061      ; 1.057      ;
; 0.841 ; integrador:u5|out_int[5]  ; integrador:u5|out_int[6]  ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.061      ; 1.059      ;
; 0.841 ; integrador:u5|out_int[7]  ; integrador:u5|out_int[9]  ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.061      ; 1.059      ;
; 0.842 ; integrador:u5|out_int[11] ; integrador:u5|out_int[12] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.061      ; 1.060      ;
; 0.842 ; integrador:u5|out_int[9]  ; integrador:u5|out_int[10] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.061      ; 1.060      ;
; 0.843 ; integrador:u5|out_int[5]  ; integrador:u5|out_int[7]  ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.061      ; 1.061      ;
; 0.844 ; integrador:u5|out_int[20] ; integrador:u5|out_int[21] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.062      ; 1.063      ;
; 0.844 ; integrador:u5|out_int[11] ; integrador:u5|out_int[13] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.061      ; 1.062      ;
; 0.844 ; integrador:u5|out_int[9]  ; integrador:u5|out_int[11] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.061      ; 1.062      ;
; 0.845 ; integrador:u5|out_int[28] ; integrador:u5|out_int[29] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.062      ; 1.064      ;
; 0.846 ; integrador:u5|out_int[26] ; integrador:u5|out_int[27] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.062      ; 1.065      ;
; 0.847 ; integrador:u5|out_int[24] ; integrador:u5|out_int[25] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.062      ; 1.066      ;
; 0.861 ; integrador:u5|out_int[13] ; integrador:u5|out_int[14] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.061      ; 1.079      ;
; 0.861 ; integrador:u5|out_int[21] ; integrador:u5|out_int[22] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.062      ; 1.080      ;
; 0.863 ; integrador:u5|out_int[21] ; integrador:u5|out_int[23] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.062      ; 1.082      ;
; 0.863 ; integrador:u5|out_int[16] ; integrador:u5|out_int[17] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.061      ; 1.081      ;
; 0.863 ; integrador:u5|out_int[18] ; integrador:u5|out_int[19] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.062      ; 1.082      ;
+-------+---------------------------+---------------------------+--------------------------------------------------+-----------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'clk_div:u1|clk_out_bi'                                                                                                            ;
+--------+-----------+---------------------------+--------------------------------------------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                   ; Launch Clock                                     ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------------------------+--------------------------------------------------+-----------------------+--------------+------------+------------+
; -1.243 ; rst       ; integrador:u5|out_int[17] ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.706      ; 2.989      ;
; -1.243 ; rst       ; integrador:u5|out_int[18] ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.706      ; 2.989      ;
; -1.243 ; rst       ; integrador:u5|out_int[19] ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.706      ; 2.989      ;
; -1.243 ; rst       ; integrador:u5|out_int[20] ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.706      ; 2.989      ;
; -1.243 ; rst       ; integrador:u5|out_int[21] ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.706      ; 2.989      ;
; -1.243 ; rst       ; integrador:u5|out_int[22] ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.706      ; 2.989      ;
; -1.243 ; rst       ; integrador:u5|out_int[23] ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.706      ; 2.989      ;
; -1.243 ; rst       ; integrador:u5|out_int[24] ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.706      ; 2.989      ;
; -1.243 ; rst       ; integrador:u5|out_int[25] ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.706      ; 2.989      ;
; -1.243 ; rst       ; integrador:u5|out_int[26] ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.706      ; 2.989      ;
; -1.243 ; rst       ; integrador:u5|out_int[27] ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.706      ; 2.989      ;
; -1.243 ; rst       ; integrador:u5|out_int[28] ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.706      ; 2.989      ;
; -1.243 ; rst       ; integrador:u5|out_int[29] ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.706      ; 2.989      ;
; -1.243 ; rst       ; theta_abc:u6|th_a[15]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.696      ; 2.979      ;
; -1.243 ; rst       ; theta_abc:u6|th_a[14]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.696      ; 2.979      ;
; -1.243 ; rst       ; theta_abc:u6|th_a[13]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.696      ; 2.979      ;
; -1.243 ; rst       ; theta_abc:u6|th_a[12]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.696      ; 2.979      ;
; -1.243 ; rst       ; theta_abc:u6|th_a[11]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.696      ; 2.979      ;
; -1.243 ; rst       ; theta_abc:u6|th_a[10]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.696      ; 2.979      ;
; -1.243 ; rst       ; theta_abc:u6|th_a[9]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.696      ; 2.979      ;
; -1.243 ; rst       ; theta_abc:u6|th_a[8]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.696      ; 2.979      ;
; -1.243 ; rst       ; theta_abc:u6|th_a[7]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.696      ; 2.979      ;
; -1.243 ; rst       ; theta_abc:u6|th_a[6]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.696      ; 2.979      ;
; -1.243 ; rst       ; theta_abc:u6|th_a[5]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.696      ; 2.979      ;
; -1.243 ; rst       ; theta_abc:u6|th_b[15]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.688      ; 2.971      ;
; -1.243 ; rst       ; theta_abc:u6|th_b[14]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.688      ; 2.971      ;
; -1.243 ; rst       ; theta_abc:u6|th_b[13]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.688      ; 2.971      ;
; -1.243 ; rst       ; theta_abc:u6|th_b[12]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.688      ; 2.971      ;
; -1.243 ; rst       ; theta_abc:u6|th_b[11]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.688      ; 2.971      ;
; -1.243 ; rst       ; theta_abc:u6|th_b[10]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.688      ; 2.971      ;
; -1.243 ; rst       ; theta_abc:u6|th_b[9]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.688      ; 2.971      ;
; -1.243 ; rst       ; theta_abc:u6|th_b[8]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.688      ; 2.971      ;
; -1.243 ; rst       ; theta_abc:u6|th_b[7]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.688      ; 2.971      ;
; -1.243 ; rst       ; theta_abc:u6|th_b[6]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.688      ; 2.971      ;
; -1.243 ; rst       ; theta_abc:u6|th_b[5]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.688      ; 2.971      ;
; -1.243 ; rst       ; theta_abc:u6|th_c[15]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.683      ; 2.966      ;
; -1.243 ; rst       ; theta_abc:u6|th_c[14]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.683      ; 2.966      ;
; -1.243 ; rst       ; theta_abc:u6|th_c[13]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.683      ; 2.966      ;
; -1.243 ; rst       ; theta_abc:u6|th_c[12]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.683      ; 2.966      ;
; -1.243 ; rst       ; theta_abc:u6|th_c[11]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.683      ; 2.966      ;
; -1.243 ; rst       ; theta_abc:u6|th_c[10]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.683      ; 2.966      ;
; -1.243 ; rst       ; theta_abc:u6|th_c[9]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.683      ; 2.966      ;
; -1.243 ; rst       ; theta_abc:u6|th_c[8]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.683      ; 2.966      ;
; -1.243 ; rst       ; theta_abc:u6|th_c[7]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.683      ; 2.966      ;
; -1.243 ; rst       ; theta_abc:u6|th_c[6]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.683      ; 2.966      ;
; -1.243 ; rst       ; theta_abc:u6|th_c[5]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.683      ; 2.966      ;
; -1.242 ; rst       ; integrador:u5|out_int[5]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.707      ; 2.989      ;
; -1.242 ; rst       ; integrador:u5|out_int[6]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.707      ; 2.989      ;
; -1.242 ; rst       ; integrador:u5|out_int[7]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.707      ; 2.989      ;
; -1.242 ; rst       ; integrador:u5|out_int[8]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.707      ; 2.989      ;
; -1.242 ; rst       ; integrador:u5|out_int[9]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.707      ; 2.989      ;
; -1.242 ; rst       ; integrador:u5|out_int[10] ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.707      ; 2.989      ;
; -1.242 ; rst       ; integrador:u5|out_int[11] ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.707      ; 2.989      ;
; -1.242 ; rst       ; integrador:u5|out_int[12] ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.707      ; 2.989      ;
; -1.242 ; rst       ; integrador:u5|out_int[13] ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.707      ; 2.989      ;
; -1.242 ; rst       ; integrador:u5|out_int[15] ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.707      ; 2.989      ;
; -1.242 ; rst       ; integrador:u5|out_int[16] ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.707      ; 2.989      ;
; -1.242 ; rst       ; integrador:u5|out_int[14] ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.707      ; 2.989      ;
+--------+-----------+---------------------------+--------------------------------------------------+-----------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'upll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                    ;
+-------+-----------+------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node                            ; Launch Clock                                     ; Latch Clock                                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; 5.953 ; en_PWM    ; fbpspwmdt:PWM2_FA03|port_PWM02     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.081     ; 3.336      ;
; 6.045 ; en_PWM    ; fbpspwmdt:PWM1_FC03|port_PWM02     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.052     ; 3.273      ;
; 6.045 ; en_PWM    ; fbpspwmdt:PWM1_FC03|port_PWM01     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.052     ; 3.273      ;
; 6.051 ; en_PWM    ; fbpspwmdt:PWM1_FA02|port_PWM01     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.085     ; 3.234      ;
; 6.197 ; en_PWM    ; fbpspwmdt:PWM2_FA02|port_PWM01     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.088     ; 3.085      ;
; 6.247 ; en_PWM    ; fbpspwmdt:PWM1_FC01|port_PWM02     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.051     ; 3.072      ;
; 6.300 ; rst       ; portadora_tringular:ucr5|c_int[3]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.078     ; 2.992      ;
; 6.300 ; rst       ; portadora_tringular:ucr2|c_int[1]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.094     ; 2.976      ;
; 6.300 ; rst       ; portadora_tringular:ucr2|c_int[12] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.094     ; 2.976      ;
; 6.300 ; rst       ; portadora_tringular:ucr2|c_int[13] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.094     ; 2.976      ;
; 6.300 ; rst       ; portadora_tringular:ucr2|c_int[14] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.094     ; 2.976      ;
; 6.300 ; rst       ; portadora_tringular:ucr2|c_int[15] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.094     ; 2.976      ;
; 6.300 ; rst       ; portadora_tringular:ucr4|c_int[2]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.087     ; 2.983      ;
; 6.300 ; rst       ; portadora_tringular:ucr4|c_int[3]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.087     ; 2.983      ;
; 6.300 ; rst       ; portadora_tringular:ucr4|c_int[4]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.087     ; 2.983      ;
; 6.300 ; rst       ; portadora_tringular:ucr4|c_int[5]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.087     ; 2.983      ;
; 6.300 ; rst       ; portadora_tringular:ucr4|c_int[7]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.087     ; 2.983      ;
; 6.300 ; rst       ; portadora_tringular:ucr4|c_int[8]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.087     ; 2.983      ;
; 6.300 ; rst       ; portadora_tringular:ucr4|c_int[9]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.087     ; 2.983      ;
; 6.300 ; rst       ; portadora_tringular:ucr4|c_int[10] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.087     ; 2.983      ;
; 6.300 ; rst       ; portadora_tringular:ucr4|c_int[11] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.087     ; 2.983      ;
; 6.300 ; rst       ; portadora_tringular:ucr4|c_int[12] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.087     ; 2.983      ;
; 6.300 ; rst       ; portadora_tringular:ucr4|c_int[13] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.087     ; 2.983      ;
; 6.300 ; rst       ; portadora_tringular:ucr4|c_int[14] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.087     ; 2.983      ;
; 6.300 ; rst       ; portadora_tringular:ucr4|dir_int   ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.087     ; 2.983      ;
; 6.300 ; rst       ; portadora_tringular:ucr4|c_int[1]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.087     ; 2.983      ;
; 6.300 ; rst       ; portadora_tringular:ucr6|c_int[10] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.080     ; 2.990      ;
; 6.300 ; rst       ; portadora_tringular:ucr6|c_int[6]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.080     ; 2.990      ;
; 6.300 ; rst       ; portadora_tringular:ucr6|c_int[11] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.080     ; 2.990      ;
; 6.300 ; rst       ; portadora_tringular:ucr6|c_int[9]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.080     ; 2.990      ;
; 6.300 ; rst       ; portadora_tringular:ucr6|c_int[1]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.080     ; 2.990      ;
; 6.300 ; rst       ; portadora_tringular:ucr6|c_int[12] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.080     ; 2.990      ;
; 6.300 ; rst       ; portadora_tringular:ucr6|c_int[13] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.080     ; 2.990      ;
; 6.300 ; rst       ; portadora_tringular:ucr6|c_int[14] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.080     ; 2.990      ;
; 6.300 ; rst       ; portadora_tringular:ucr6|c_int[15] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.080     ; 2.990      ;
; 6.301 ; rst       ; portadora_tringular:ucr5|c_int[0]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.078     ; 2.991      ;
; 6.301 ; rst       ; portadora_tringular:ucr1|dir_int   ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.088     ; 2.981      ;
; 6.301 ; rst       ; portadora_tringular:ucr3|c_int[2]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.085     ; 2.984      ;
; 6.301 ; rst       ; portadora_tringular:ucr3|c_int[8]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.085     ; 2.984      ;
; 6.301 ; rst       ; portadora_tringular:ucr5|c_int[8]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.078     ; 2.991      ;
; 6.301 ; rst       ; portadora_tringular:ucr5|c_int[10] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.078     ; 2.991      ;
; 6.301 ; rst       ; portadora_tringular:ucr5|c_int[4]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.078     ; 2.991      ;
; 6.301 ; rst       ; portadora_tringular:ucr5|c_int[2]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.078     ; 2.991      ;
; 6.301 ; rst       ; portadora_tringular:ucr5|c_int[1]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.078     ; 2.991      ;
; 6.301 ; rst       ; portadora_tringular:ucr5|c_int[5]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.078     ; 2.991      ;
; 6.301 ; rst       ; portadora_tringular:ucr5|c_int[12] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.078     ; 2.991      ;
; 6.301 ; rst       ; portadora_tringular:ucr5|c_int[13] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.078     ; 2.991      ;
; 6.301 ; rst       ; portadora_tringular:ucr5|c_int[14] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.078     ; 2.991      ;
; 6.301 ; rst       ; portadora_tringular:ucr5|c_int[15] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.078     ; 2.991      ;
; 6.301 ; rst       ; portadora_tringular:ucr5|c_int[9]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.078     ; 2.991      ;
; 6.301 ; rst       ; portadora_tringular:ucr5|dir_int   ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.078     ; 2.991      ;
; 6.301 ; rst       ; portadora_tringular:ucr5|c_int[6]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.078     ; 2.991      ;
; 6.301 ; rst       ; portadora_tringular:ucr5|c_int[7]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.078     ; 2.991      ;
; 6.301 ; rst       ; portadora_tringular:ucr5|c_int[11] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.078     ; 2.991      ;
; 6.301 ; rst       ; portadora_tringular:ucr2|c_int[2]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.092     ; 2.977      ;
; 6.301 ; rst       ; portadora_tringular:ucr2|c_int[3]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.092     ; 2.977      ;
; 6.301 ; rst       ; portadora_tringular:ucr2|c_int[4]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.092     ; 2.977      ;
; 6.301 ; rst       ; portadora_tringular:ucr2|c_int[5]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.092     ; 2.977      ;
; 6.301 ; rst       ; portadora_tringular:ucr2|c_int[6]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.092     ; 2.977      ;
; 6.301 ; rst       ; portadora_tringular:ucr2|c_int[7]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.092     ; 2.977      ;
; 6.301 ; rst       ; portadora_tringular:ucr2|c_int[8]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.093     ; 2.976      ;
; 6.301 ; rst       ; portadora_tringular:ucr2|c_int[9]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.092     ; 2.977      ;
; 6.301 ; rst       ; portadora_tringular:ucr2|c_int[10] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.092     ; 2.977      ;
; 6.301 ; rst       ; portadora_tringular:ucr2|dir_int   ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.092     ; 2.977      ;
; 6.301 ; rst       ; portadora_tringular:ucr2|c_int[11] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.092     ; 2.977      ;
; 6.301 ; rst       ; portadora_tringular:ucr4|c_int[6]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.087     ; 2.982      ;
; 6.301 ; rst       ; portadora_tringular:ucr4|c_int[15] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.087     ; 2.982      ;
; 6.301 ; rst       ; portadora_tringular:ucr6|dir_int   ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.080     ; 2.989      ;
; 6.301 ; rst       ; portadora_tringular:ucr6|c_int[8]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.079     ; 2.990      ;
; 6.301 ; rst       ; portadora_tringular:ucr6|c_int[3]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.080     ; 2.989      ;
; 6.301 ; rst       ; portadora_tringular:ucr6|c_int[2]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.082     ; 2.987      ;
; 6.301 ; rst       ; portadora_tringular:ucr6|c_int[4]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.079     ; 2.990      ;
; 6.302 ; rst       ; portadora_tringular:ucr6|c_int[0]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.081     ; 2.987      ;
; 6.302 ; rst       ; portadora_tringular:ucr3|c_int[3]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.085     ; 2.983      ;
; 6.302 ; rst       ; portadora_tringular:ucr3|c_int[4]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.085     ; 2.983      ;
; 6.302 ; rst       ; portadora_tringular:ucr3|c_int[5]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.085     ; 2.983      ;
; 6.302 ; rst       ; portadora_tringular:ucr3|c_int[7]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.085     ; 2.983      ;
; 6.302 ; rst       ; portadora_tringular:ucr3|c_int[9]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.085     ; 2.983      ;
; 6.302 ; rst       ; portadora_tringular:ucr3|c_int[10] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.085     ; 2.983      ;
; 6.302 ; rst       ; portadora_tringular:ucr3|c_int[11] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.085     ; 2.983      ;
; 6.302 ; rst       ; portadora_tringular:ucr3|c_int[12] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.085     ; 2.983      ;
; 6.302 ; rst       ; portadora_tringular:ucr3|c_int[13] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.085     ; 2.983      ;
; 6.302 ; rst       ; portadora_tringular:ucr3|c_int[14] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.085     ; 2.983      ;
; 6.302 ; rst       ; portadora_tringular:ucr3|c_int[15] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.085     ; 2.983      ;
; 6.302 ; rst       ; portadora_tringular:ucr6|c_int[7]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.081     ; 2.987      ;
; 6.302 ; rst       ; portadora_tringular:ucr6|c_int[5]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.081     ; 2.987      ;
; 6.307 ; rst       ; portadora_tringular:ucr3|c_int[6]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.081     ; 2.982      ;
; 6.307 ; rst       ; portadora_tringular:ucr3|dir_int   ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.081     ; 2.982      ;
; 6.307 ; rst       ; portadora_tringular:ucr3|c_int[1]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.081     ; 2.982      ;
; 6.308 ; rst       ; portadora_tringular:ucr1|c_int[2]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.086     ; 2.976      ;
; 6.308 ; rst       ; portadora_tringular:ucr1|c_int[3]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.086     ; 2.976      ;
; 6.308 ; rst       ; portadora_tringular:ucr1|c_int[4]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.086     ; 2.976      ;
; 6.308 ; rst       ; portadora_tringular:ucr1|c_int[5]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.086     ; 2.976      ;
; 6.308 ; rst       ; portadora_tringular:ucr1|c_int[6]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.086     ; 2.976      ;
; 6.308 ; rst       ; portadora_tringular:ucr1|c_int[7]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.086     ; 2.976      ;
; 6.308 ; rst       ; portadora_tringular:ucr1|c_int[8]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.086     ; 2.976      ;
; 6.308 ; rst       ; portadora_tringular:ucr1|c_int[9]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.086     ; 2.976      ;
; 6.308 ; rst       ; portadora_tringular:ucr1|c_int[10] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.086     ; 2.976      ;
; 6.308 ; rst       ; portadora_tringular:ucr1|c_int[11] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.086     ; 2.976      ;
; 6.308 ; rst       ; portadora_tringular:ucr1|c_int[12] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.086     ; 2.976      ;
+-------+-----------+------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'clk_div:u1|clk_out_bi'                                                                                                            ;
+-------+-----------+---------------------------+--------------------------------------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node ; To Node                   ; Launch Clock                                     ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------------------------+--------------------------------------------------+-----------------------+--------------+------------+------------+
; 0.504 ; rst       ; integrador:u5|out_int[5]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.212      ; 2.828      ;
; 0.504 ; rst       ; integrador:u5|out_int[6]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.212      ; 2.828      ;
; 0.504 ; rst       ; integrador:u5|out_int[7]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.212      ; 2.828      ;
; 0.504 ; rst       ; integrador:u5|out_int[8]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.212      ; 2.828      ;
; 0.504 ; rst       ; integrador:u5|out_int[9]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.212      ; 2.828      ;
; 0.504 ; rst       ; integrador:u5|out_int[10] ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.212      ; 2.828      ;
; 0.504 ; rst       ; integrador:u5|out_int[11] ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.212      ; 2.828      ;
; 0.504 ; rst       ; integrador:u5|out_int[12] ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.212      ; 2.828      ;
; 0.504 ; rst       ; integrador:u5|out_int[13] ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.212      ; 2.828      ;
; 0.504 ; rst       ; integrador:u5|out_int[15] ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.212      ; 2.828      ;
; 0.504 ; rst       ; integrador:u5|out_int[16] ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.212      ; 2.828      ;
; 0.504 ; rst       ; integrador:u5|out_int[17] ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.212      ; 2.828      ;
; 0.504 ; rst       ; integrador:u5|out_int[18] ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.212      ; 2.828      ;
; 0.504 ; rst       ; integrador:u5|out_int[19] ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.212      ; 2.828      ;
; 0.504 ; rst       ; integrador:u5|out_int[20] ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.212      ; 2.828      ;
; 0.504 ; rst       ; integrador:u5|out_int[21] ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.212      ; 2.828      ;
; 0.504 ; rst       ; integrador:u5|out_int[22] ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.212      ; 2.828      ;
; 0.504 ; rst       ; integrador:u5|out_int[23] ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.212      ; 2.828      ;
; 0.504 ; rst       ; integrador:u5|out_int[24] ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.212      ; 2.828      ;
; 0.504 ; rst       ; integrador:u5|out_int[25] ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.212      ; 2.828      ;
; 0.504 ; rst       ; integrador:u5|out_int[26] ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.212      ; 2.828      ;
; 0.504 ; rst       ; integrador:u5|out_int[27] ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.212      ; 2.828      ;
; 0.504 ; rst       ; integrador:u5|out_int[28] ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.212      ; 2.828      ;
; 0.504 ; rst       ; integrador:u5|out_int[29] ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.212      ; 2.828      ;
; 0.504 ; rst       ; integrador:u5|out_int[14] ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.212      ; 2.828      ;
; 0.504 ; rst       ; theta_abc:u6|th_a[15]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.202      ; 2.818      ;
; 0.504 ; rst       ; theta_abc:u6|th_a[14]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.202      ; 2.818      ;
; 0.504 ; rst       ; theta_abc:u6|th_a[13]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.202      ; 2.818      ;
; 0.504 ; rst       ; theta_abc:u6|th_a[12]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.202      ; 2.818      ;
; 0.504 ; rst       ; theta_abc:u6|th_a[11]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.202      ; 2.818      ;
; 0.504 ; rst       ; theta_abc:u6|th_a[10]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.202      ; 2.818      ;
; 0.504 ; rst       ; theta_abc:u6|th_a[9]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.202      ; 2.818      ;
; 0.504 ; rst       ; theta_abc:u6|th_a[8]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.202      ; 2.818      ;
; 0.504 ; rst       ; theta_abc:u6|th_a[7]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.202      ; 2.818      ;
; 0.504 ; rst       ; theta_abc:u6|th_a[6]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.202      ; 2.818      ;
; 0.504 ; rst       ; theta_abc:u6|th_a[5]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.202      ; 2.818      ;
; 0.504 ; rst       ; theta_abc:u6|th_b[15]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.193      ; 2.809      ;
; 0.504 ; rst       ; theta_abc:u6|th_b[14]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.193      ; 2.809      ;
; 0.504 ; rst       ; theta_abc:u6|th_b[13]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.193      ; 2.809      ;
; 0.504 ; rst       ; theta_abc:u6|th_b[12]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.193      ; 2.809      ;
; 0.504 ; rst       ; theta_abc:u6|th_b[11]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.193      ; 2.809      ;
; 0.504 ; rst       ; theta_abc:u6|th_b[10]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.193      ; 2.809      ;
; 0.504 ; rst       ; theta_abc:u6|th_b[9]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.193      ; 2.809      ;
; 0.504 ; rst       ; theta_abc:u6|th_b[8]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.193      ; 2.809      ;
; 0.504 ; rst       ; theta_abc:u6|th_b[7]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.193      ; 2.809      ;
; 0.504 ; rst       ; theta_abc:u6|th_b[6]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.193      ; 2.809      ;
; 0.504 ; rst       ; theta_abc:u6|th_b[5]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.193      ; 2.809      ;
; 0.504 ; rst       ; theta_abc:u6|th_c[15]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.188      ; 2.804      ;
; 0.504 ; rst       ; theta_abc:u6|th_c[14]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.188      ; 2.804      ;
; 0.504 ; rst       ; theta_abc:u6|th_c[13]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.188      ; 2.804      ;
; 0.504 ; rst       ; theta_abc:u6|th_c[12]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.188      ; 2.804      ;
; 0.504 ; rst       ; theta_abc:u6|th_c[11]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.188      ; 2.804      ;
; 0.504 ; rst       ; theta_abc:u6|th_c[10]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.188      ; 2.804      ;
; 0.504 ; rst       ; theta_abc:u6|th_c[9]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.188      ; 2.804      ;
; 0.504 ; rst       ; theta_abc:u6|th_c[8]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.188      ; 2.804      ;
; 0.504 ; rst       ; theta_abc:u6|th_c[7]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.188      ; 2.804      ;
; 0.504 ; rst       ; theta_abc:u6|th_c[6]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.188      ; 2.804      ;
; 0.504 ; rst       ; theta_abc:u6|th_c[5]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.188      ; 2.804      ;
+-------+-----------+---------------------------+--------------------------------------------------+-----------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'upll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                      ;
+--------+-----------+------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                            ; Launch Clock                                     ; Latch Clock                                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; 1.341  ; en_PWM    ; fbpspwmdt:PWM1_FA02|comp_out       ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 1.562      ;
; 1.585  ; en_PWM    ; fbpspwmdt:PWM2_FB02|comp_out       ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 1.825      ;
; 1.628  ; en_PWM    ; fbpspwmdt:PWM1_FB03|comp_out       ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.066      ; 1.851      ;
; 1.632  ; en_PWM    ; fbpspwmdt:PWM2_FB03|comp_out       ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.065      ; 1.854      ;
; 1.690  ; en_PWM    ; fbpspwmdt:PWM1_FA03|comp_out       ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.067      ; 1.914      ;
; 1.812  ; en_PWM    ; fbpspwmdt:PWM2_FC02|comp_out       ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 2.043      ;
; 1.813  ; en_PWM    ; fbpspwmdt:PWM1_FC01|comp_out       ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.066      ; 2.036      ;
; 1.820  ; en_PWM    ; fbpspwmdt:PWM1_FC02|comp_out       ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.060      ; 2.037      ;
; 1.820  ; en_PWM    ; fbpspwmdt:PWM1_FC03|comp_out       ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.066      ; 2.043      ;
; 1.821  ; en_PWM    ; fbpspwmdt:PWM2_FC03|comp_out       ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.065      ; 2.043      ;
; 1.845  ; en_PWM    ; fbpspwmdt:PWM2_FB01|comp_out       ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 2.082      ;
; 1.892  ; en_PWM    ; fbpspwmdt:PWM1_FA01|comp_out       ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.066      ; 2.115      ;
; 2.013  ; en_PWM    ; fbpspwmdt:PWM1_FB02|comp_out       ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 2.232      ;
; 2.073  ; en_PWM    ; fbpspwmdt:PWM1_FB01|comp_out       ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 2.300      ;
; 2.138  ; en_PWM    ; fbpspwmdt:PWM2_FA03|comp_out       ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 2.367      ;
; 2.140  ; en_PWM    ; fbpspwmdt:PWM2_FC01|comp_out       ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 2.366      ;
; 2.146  ; en_PWM    ; fbpspwmdt:PWM2_FA02|comp_out       ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 2.373      ;
; 2.228  ; en_PWM    ; fbpspwmdt:PWM2_FA01|comp_out       ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 2.455      ;
; 10.952 ; en_PWM    ; fbpspwmdt:PWM1_FA01|port_PWM01     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.067      ; 1.821      ;
; 11.132 ; en_PWM    ; fbpspwmdt:PWM1_FB03|port_PWM02     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.073      ; 2.007      ;
; 11.157 ; en_PWM    ; fbpspwmdt:PWM2_FB02|port_PWM02     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.078      ; 2.037      ;
; 11.157 ; en_PWM    ; fbpspwmdt:PWM2_FB02|port_PWM01     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.078      ; 2.037      ;
; 11.158 ; en_PWM    ; fbpspwmdt:PWM1_FC01|port_PWM01     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.074      ; 2.034      ;
; 11.160 ; en_PWM    ; fbpspwmdt:PWM2_FC02|port_PWM02     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.081      ; 2.043      ;
; 11.160 ; en_PWM    ; fbpspwmdt:PWM2_FC02|port_PWM01     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.081      ; 2.043      ;
; 11.168 ; en_PWM    ; fbpspwmdt:PWM1_FC02|port_PWM02     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.067      ; 2.037      ;
; 11.168 ; en_PWM    ; fbpspwmdt:PWM1_FC02|port_PWM01     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.067      ; 2.037      ;
; 11.169 ; en_PWM    ; fbpspwmdt:PWM2_FC03|port_PWM01     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.072      ; 2.043      ;
; 11.169 ; en_PWM    ; fbpspwmdt:PWM2_FC03|port_PWM02     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.072      ; 2.043      ;
; 11.192 ; en_PWM    ; fbpspwmdt:PWM2_FA03|port_PWM01     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.079      ; 2.073      ;
; 11.193 ; en_PWM    ; fbpspwmdt:PWM2_FA02|port_PWM02     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.074      ; 2.069      ;
; 11.207 ; en_PWM    ; fbpspwmdt:PWM2_FB03|port_PWM02     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.071      ; 2.080      ;
; 11.220 ; en_PWM    ; fbpspwmdt:PWM1_FB01|port_PWM02     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.069      ; 2.091      ;
; 11.223 ; en_PWM    ; fbpspwmdt:PWM1_FA01|port_PWM02     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.068      ; 2.093      ;
; 11.251 ; en_PWM    ; fbpspwmdt:PWM1_FA03|port_PWM02     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.081      ; 2.134      ;
; 11.388 ; en_PWM    ; fbpspwmdt:PWM2_FB01|port_PWM02     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.085      ; 2.275      ;
; 11.436 ; en_PWM    ; fbpspwmdt:PWM1_FB02|port_PWM01     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.068      ; 2.306      ;
; 11.445 ; en_PWM    ; fbpspwmdt:PWM1_FB03|port_PWM01     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.069      ; 2.316      ;
; 11.449 ; en_PWM    ; fbpspwmdt:PWM2_FC01|port_PWM02     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.080      ; 2.331      ;
; 11.453 ; en_PWM    ; fbpspwmdt:PWM1_FB01|port_PWM01     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.081      ; 2.336      ;
; 11.457 ; en_PWM    ; fbpspwmdt:PWM2_FC01|port_PWM01     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.076      ; 2.335      ;
; 11.486 ; en_PWM    ; fbpspwmdt:PWM2_FB01|port_PWM01     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.076      ; 2.364      ;
; 11.489 ; en_PWM    ; fbpspwmdt:PWM1_FA02|port_PWM02     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.089      ; 2.380      ;
; 11.527 ; en_PWM    ; fbpspwmdt:PWM1_FA03|port_PWM01     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.082      ; 2.411      ;
; 11.579 ; en_PWM    ; fbpspwmdt:PWM2_FA01|port_PWM02     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.077      ; 2.458      ;
; 11.662 ; en_PWM    ; fbpspwmdt:PWM2_FB03|port_PWM01     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.078      ; 2.542      ;
; 11.665 ; en_PWM    ; fbpspwmdt:PWM1_FB02|port_PWM02     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.065      ; 2.532      ;
; 11.785 ; en_PWM    ; fbpspwmdt:PWM2_FA01|port_PWM01     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.080      ; 2.667      ;
; 11.908 ; en_PWM    ; fbpspwmdt:PWM2_FA02|port_PWM01     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.070      ; 2.780      ;
; 11.939 ; rst       ; portadora_tringular:ucr1|c_int[2]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.073      ; 2.814      ;
; 11.939 ; rst       ; portadora_tringular:ucr1|c_int[3]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.073      ; 2.814      ;
; 11.939 ; rst       ; portadora_tringular:ucr1|c_int[4]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.073      ; 2.814      ;
; 11.939 ; rst       ; portadora_tringular:ucr1|c_int[5]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.073      ; 2.814      ;
; 11.939 ; rst       ; portadora_tringular:ucr1|c_int[6]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.073      ; 2.814      ;
; 11.939 ; rst       ; portadora_tringular:ucr1|c_int[7]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.073      ; 2.814      ;
; 11.939 ; rst       ; portadora_tringular:ucr1|c_int[8]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.073      ; 2.814      ;
; 11.939 ; rst       ; portadora_tringular:ucr1|c_int[9]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.073      ; 2.814      ;
; 11.939 ; rst       ; portadora_tringular:ucr1|c_int[10] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.073      ; 2.814      ;
; 11.939 ; rst       ; portadora_tringular:ucr1|c_int[11] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.073      ; 2.814      ;
; 11.939 ; rst       ; portadora_tringular:ucr1|c_int[12] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.073      ; 2.814      ;
; 11.939 ; rst       ; portadora_tringular:ucr1|c_int[13] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.073      ; 2.814      ;
; 11.939 ; rst       ; portadora_tringular:ucr1|c_int[14] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.073      ; 2.814      ;
; 11.939 ; rst       ; portadora_tringular:ucr1|c_int[15] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.073      ; 2.814      ;
; 11.939 ; rst       ; portadora_tringular:ucr1|c_int[1]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.073      ; 2.814      ;
; 11.939 ; rst       ; portadora_tringular:ucr3|c_int[6]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.078      ; 2.819      ;
; 11.939 ; rst       ; portadora_tringular:ucr3|dir_int   ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.078      ; 2.819      ;
; 11.939 ; rst       ; portadora_tringular:ucr3|c_int[1]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.078      ; 2.819      ;
; 11.945 ; rst       ; portadora_tringular:ucr3|c_int[2]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.074      ; 2.821      ;
; 11.945 ; rst       ; portadora_tringular:ucr3|c_int[3]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.074      ; 2.821      ;
; 11.945 ; rst       ; portadora_tringular:ucr3|c_int[4]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.074      ; 2.821      ;
; 11.945 ; rst       ; portadora_tringular:ucr3|c_int[5]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.074      ; 2.821      ;
; 11.945 ; rst       ; portadora_tringular:ucr3|c_int[7]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.074      ; 2.821      ;
; 11.945 ; rst       ; portadora_tringular:ucr3|c_int[8]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.074      ; 2.821      ;
; 11.945 ; rst       ; portadora_tringular:ucr3|c_int[9]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.074      ; 2.821      ;
; 11.945 ; rst       ; portadora_tringular:ucr3|c_int[10] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.074      ; 2.821      ;
; 11.945 ; rst       ; portadora_tringular:ucr3|c_int[11] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.074      ; 2.821      ;
; 11.945 ; rst       ; portadora_tringular:ucr3|c_int[12] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.074      ; 2.821      ;
; 11.945 ; rst       ; portadora_tringular:ucr3|c_int[13] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.074      ; 2.821      ;
; 11.945 ; rst       ; portadora_tringular:ucr3|c_int[14] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.074      ; 2.821      ;
; 11.945 ; rst       ; portadora_tringular:ucr3|c_int[15] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.074      ; 2.821      ;
; 11.945 ; rst       ; portadora_tringular:ucr6|c_int[2]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.078      ; 2.825      ;
; 11.946 ; rst       ; portadora_tringular:ucr6|c_int[0]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.078      ; 2.826      ;
; 11.946 ; rst       ; portadora_tringular:ucr5|c_int[8]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.081      ; 2.829      ;
; 11.946 ; rst       ; portadora_tringular:ucr5|c_int[4]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.081      ; 2.829      ;
; 11.946 ; rst       ; portadora_tringular:ucr5|c_int[3]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.082      ; 2.830      ;
; 11.946 ; rst       ; portadora_tringular:ucr5|c_int[1]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.081      ; 2.829      ;
; 11.946 ; rst       ; portadora_tringular:ucr5|c_int[5]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.081      ; 2.829      ;
; 11.946 ; rst       ; portadora_tringular:ucr5|c_int[9]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.081      ; 2.829      ;
; 11.946 ; rst       ; portadora_tringular:ucr5|dir_int   ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.081      ; 2.829      ;
; 11.946 ; rst       ; portadora_tringular:ucr5|c_int[6]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.081      ; 2.829      ;
; 11.946 ; rst       ; portadora_tringular:ucr2|c_int[2]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.067      ; 2.815      ;
; 11.946 ; rst       ; portadora_tringular:ucr2|c_int[3]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.067      ; 2.815      ;
; 11.946 ; rst       ; portadora_tringular:ucr2|c_int[4]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.067      ; 2.815      ;
; 11.946 ; rst       ; portadora_tringular:ucr2|c_int[5]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.067      ; 2.815      ;
; 11.946 ; rst       ; portadora_tringular:ucr2|c_int[6]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.067      ; 2.815      ;
; 11.946 ; rst       ; portadora_tringular:ucr2|c_int[7]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.067      ; 2.815      ;
; 11.946 ; rst       ; portadora_tringular:ucr2|c_int[9]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.067      ; 2.815      ;
; 11.946 ; rst       ; portadora_tringular:ucr2|c_int[10] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.067      ; 2.815      ;
; 11.946 ; rst       ; portadora_tringular:ucr2|dir_int   ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.067      ; 2.815      ;
; 11.946 ; rst       ; portadora_tringular:ucr2|c_int[11] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.067      ; 2.815      ;
+--------+-----------+------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk_div:u1|clk_out_bi'                                                        ;
+--------+--------------+----------------+-----------------+-----------------------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock                 ; Clock Edge ; Target                    ;
+--------+--------------+----------------+-----------------+-----------------------+------------+---------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; integrador:u5|out_int[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; integrador:u5|out_int[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; integrador:u5|out_int[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; integrador:u5|out_int[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; integrador:u5|out_int[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; integrador:u5|out_int[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; integrador:u5|out_int[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; integrador:u5|out_int[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; integrador:u5|out_int[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; integrador:u5|out_int[19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; integrador:u5|out_int[20] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; integrador:u5|out_int[21] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; integrador:u5|out_int[22] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; integrador:u5|out_int[23] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; integrador:u5|out_int[24] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; integrador:u5|out_int[25] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; integrador:u5|out_int[26] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; integrador:u5|out_int[27] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; integrador:u5|out_int[28] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; integrador:u5|out_int[29] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; integrador:u5|out_int[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; integrador:u5|out_int[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; integrador:u5|out_int[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; integrador:u5|out_int[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; integrador:u5|out_int[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_a[10]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_a[11]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_a[12]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_a[13]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_a[14]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_a[15]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_a[5]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_a[6]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_a[7]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_a[8]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_a[9]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_ai[10]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_ai[11]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_ai[12]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_ai[13]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_ai[14]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_ai[15]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_ai[5]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_ai[6]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_ai[7]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_ai[8]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_ai[9]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_b[10]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_b[11]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_b[12]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_b[13]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_b[14]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_b[15]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_b[5]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_b[6]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_b[7]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_b[8]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_b[9]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_bi[10]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_bi[11]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_bi[12]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_bi[13]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_bi[14]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_bi[15]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_bi[5]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_bi[6]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_bi[7]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_bi[8]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_bi[9]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_c[10]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_c[11]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_c[12]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_c[13]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_c[14]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_c[15]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_c[5]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_c[6]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_c[7]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_c[8]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_c[9]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_ci[10]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_ci[11]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_ci[12]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_ci[13]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_ci[14]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_ci[15]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_ci[5]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_ci[6]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_ci[7]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_ci[8]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_ci[9]     ;
; 0.283  ; 0.467        ; 0.184          ; Low Pulse Width ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_b[10]     ;
; 0.283  ; 0.467        ; 0.184          ; Low Pulse Width ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_b[11]     ;
; 0.283  ; 0.467        ; 0.184          ; Low Pulse Width ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_b[12]     ;
; 0.283  ; 0.467        ; 0.184          ; Low Pulse Width ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_b[13]     ;
; 0.283  ; 0.467        ; 0.184          ; Low Pulse Width ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_b[14]     ;
; 0.283  ; 0.467        ; 0.184          ; Low Pulse Width ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_b[15]     ;
; 0.283  ; 0.467        ; 0.184          ; Low Pulse Width ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_b[5]      ;
; 0.283  ; 0.467        ; 0.184          ; Low Pulse Width ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_b[6]      ;
; 0.283  ; 0.467        ; 0.184          ; Low Pulse Width ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_b[7]      ;
+--------+--------------+----------------+-----------------+-----------------------+------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'upll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                     ;
+-------+--------------+----------------+------------------+--------------------------------------------------+------------+--------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                            ; Clock Edge ; Target                                                                                                 ;
+-------+--------------+----------------+------------------+--------------------------------------------------+------------+--------------------------------------------------------------------------------------------------------+
; 9.119 ; 9.349        ; 0.230          ; Low Pulse Width  ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; tabela_sin:usin_a|altsyncram:Mux6_rtl_0|altsyncram_qc01:auto_generated|ram_block1a0~porta_address_reg0 ;
; 9.119 ; 9.349        ; 0.230          ; Low Pulse Width  ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; tabela_sin:usin_a|altsyncram:Mux6_rtl_0|altsyncram_qc01:auto_generated|ram_block1a6~porta_address_reg0 ;
; 9.119 ; 9.349        ; 0.230          ; Low Pulse Width  ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; tabela_sin:usin_b|altsyncram:Mux6_rtl_0|altsyncram_rc01:auto_generated|ram_block1a0~porta_address_reg0 ;
; 9.119 ; 9.349        ; 0.230          ; Low Pulse Width  ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; tabela_sin:usin_b|altsyncram:Mux6_rtl_0|altsyncram_rc01:auto_generated|ram_block1a6~porta_address_reg0 ;
; 9.119 ; 9.349        ; 0.230          ; Low Pulse Width  ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; tabela_sin:usin_c|altsyncram:Mux6_rtl_0|altsyncram_sc01:auto_generated|ram_block1a0~porta_address_reg0 ;
; 9.119 ; 9.349        ; 0.230          ; Low Pulse Width  ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; tabela_sin:usin_c|altsyncram:Mux6_rtl_0|altsyncram_sc01:auto_generated|ram_block1a1~porta_address_reg0 ;
; 9.119 ; 9.349        ; 0.230          ; Low Pulse Width  ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; tabela_sin:usin_c|altsyncram:Mux6_rtl_0|altsyncram_sc01:auto_generated|ram_block1a6~porta_address_reg0 ;
; 9.120 ; 9.336        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM2_FB03|var_Dead_Count1[0]                                                                 ;
; 9.120 ; 9.336        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM2_FB03|var_Dead_Count1[1]                                                                 ;
; 9.120 ; 9.336        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM2_FB03|var_Dead_Count1[2]                                                                 ;
; 9.120 ; 9.336        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM2_FB03|var_Dead_Count1[3]                                                                 ;
; 9.120 ; 9.336        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM2_FB03|var_Dead_Count1[5]                                                                 ;
; 9.120 ; 9.336        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM2_FB03|var_Dead_Count1[6]                                                                 ;
; 9.120 ; 9.350        ; 0.230          ; Low Pulse Width  ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; tabela_sin:usin_a|altsyncram:Mux6_rtl_0|altsyncram_qc01:auto_generated|ram_block1a1~porta_address_reg0 ;
; 9.120 ; 9.350        ; 0.230          ; Low Pulse Width  ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; tabela_sin:usin_b|altsyncram:Mux6_rtl_0|altsyncram_rc01:auto_generated|ram_block1a1~porta_address_reg0 ;
; 9.121 ; 9.337        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM2_FB03|port_PWM01                                                                         ;
; 9.121 ; 9.337        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM2_FB03|var_Dead_Count1[4]                                                                 ;
; 9.122 ; 9.338        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clk_div:u1|clk_out_bi                                                                                  ;
; 9.122 ; 9.338        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM1_FA01|port_PWM02                                                                         ;
; 9.122 ; 9.338        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM1_FA01|var_Dead_Count1[2]                                                                 ;
; 9.122 ; 9.338        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM1_FA01|var_Dead_Count2[1]                                                                 ;
; 9.122 ; 9.338        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM1_FA02|var_Dead_Count2[0]                                                                 ;
; 9.122 ; 9.338        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM1_FA03|port_PWM01                                                                         ;
; 9.122 ; 9.338        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM1_FA03|var_Dead_Count1[0]                                                                 ;
; 9.122 ; 9.338        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM1_FA03|var_Dead_Count1[1]                                                                 ;
; 9.122 ; 9.338        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM1_FA03|var_Dead_Count1[2]                                                                 ;
; 9.122 ; 9.338        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM1_FA03|var_Dead_Count1[3]                                                                 ;
; 9.122 ; 9.338        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM1_FA03|var_Dead_Count1[4]                                                                 ;
; 9.122 ; 9.338        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM1_FA03|var_Dead_Count1[5]                                                                 ;
; 9.122 ; 9.338        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM1_FA03|var_Dead_Count1[6]                                                                 ;
; 9.122 ; 9.338        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM1_FB03|port_PWM01                                                                         ;
; 9.122 ; 9.338        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM1_FB03|port_PWM02                                                                         ;
; 9.122 ; 9.338        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM1_FB03|var_Dead_Count1[0]                                                                 ;
; 9.122 ; 9.338        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM1_FB03|var_Dead_Count1[1]                                                                 ;
; 9.122 ; 9.338        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM1_FB03|var_Dead_Count1[2]                                                                 ;
; 9.122 ; 9.338        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM1_FB03|var_Dead_Count1[3]                                                                 ;
; 9.122 ; 9.338        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM1_FB03|var_Dead_Count1[4]                                                                 ;
; 9.122 ; 9.338        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM1_FB03|var_Dead_Count1[5]                                                                 ;
; 9.122 ; 9.338        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM1_FB03|var_Dead_Count1[6]                                                                 ;
; 9.122 ; 9.338        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM1_FB03|var_Dead_Count2[1]                                                                 ;
; 9.122 ; 9.338        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM1_FB03|var_Dead_Count2[3]                                                                 ;
; 9.122 ; 9.338        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM1_FB03|var_Dead_Count2[4]                                                                 ;
; 9.122 ; 9.338        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM1_FB03|var_Dead_Count2[5]                                                                 ;
; 9.122 ; 9.338        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM1_FB03|var_Dead_Count2[6]                                                                 ;
; 9.122 ; 9.338        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM1_FC01|port_PWM01                                                                         ;
; 9.122 ; 9.338        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM1_FC01|port_PWM02                                                                         ;
; 9.122 ; 9.338        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM1_FC01|var_Dead_Count1[0]                                                                 ;
; 9.122 ; 9.338        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM1_FC01|var_Dead_Count1[1]                                                                 ;
; 9.122 ; 9.338        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM1_FC01|var_Dead_Count1[2]                                                                 ;
; 9.122 ; 9.338        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM1_FC01|var_Dead_Count1[3]                                                                 ;
; 9.122 ; 9.338        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM1_FC01|var_Dead_Count1[4]                                                                 ;
; 9.122 ; 9.338        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM1_FC01|var_Dead_Count1[5]                                                                 ;
; 9.122 ; 9.338        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM1_FC01|var_Dead_Count1[6]                                                                 ;
; 9.122 ; 9.338        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM1_FC01|var_Dead_Count2[0]                                                                 ;
; 9.122 ; 9.338        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM1_FC01|var_Dead_Count2[1]                                                                 ;
; 9.122 ; 9.338        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM1_FC01|var_Dead_Count2[2]                                                                 ;
; 9.122 ; 9.338        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM1_FC01|var_Dead_Count2[3]                                                                 ;
; 9.122 ; 9.338        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM1_FC01|var_Dead_Count2[4]                                                                 ;
; 9.122 ; 9.338        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM1_FC01|var_Dead_Count2[5]                                                                 ;
; 9.122 ; 9.338        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM1_FC01|var_Dead_Count2[6]                                                                 ;
; 9.122 ; 9.338        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM1_FC03|port_PWM01                                                                         ;
; 9.122 ; 9.338        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM1_FC03|port_PWM02                                                                         ;
; 9.122 ; 9.338        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM1_FC03|var_Dead_Count1[0]                                                                 ;
; 9.122 ; 9.338        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM1_FC03|var_Dead_Count1[1]                                                                 ;
; 9.122 ; 9.338        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM1_FC03|var_Dead_Count1[2]                                                                 ;
; 9.122 ; 9.338        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM1_FC03|var_Dead_Count1[3]                                                                 ;
; 9.122 ; 9.338        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM1_FC03|var_Dead_Count1[4]                                                                 ;
; 9.122 ; 9.338        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM1_FC03|var_Dead_Count1[5]                                                                 ;
; 9.122 ; 9.338        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM1_FC03|var_Dead_Count1[6]                                                                 ;
; 9.122 ; 9.338        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM1_FC03|var_Dead_Count2[0]                                                                 ;
; 9.122 ; 9.338        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM1_FC03|var_Dead_Count2[1]                                                                 ;
; 9.122 ; 9.338        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM1_FC03|var_Dead_Count2[2]                                                                 ;
; 9.122 ; 9.338        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM1_FC03|var_Dead_Count2[3]                                                                 ;
; 9.122 ; 9.338        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM1_FC03|var_Dead_Count2[4]                                                                 ;
; 9.122 ; 9.338        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM1_FC03|var_Dead_Count2[5]                                                                 ;
; 9.122 ; 9.338        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM1_FC03|var_Dead_Count2[6]                                                                 ;
; 9.122 ; 9.338        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM2_FA01|var_Dead_Count1[0]                                                                 ;
; 9.122 ; 9.338        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM2_FC01|var_Dead_Count1[0]                                                                 ;
; 9.122 ; 9.338        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM2_FC01|var_Dead_Count1[1]                                                                 ;
; 9.122 ; 9.338        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM2_FC01|var_Dead_Count1[2]                                                                 ;
; 9.122 ; 9.338        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM2_FC01|var_Dead_Count1[3]                                                                 ;
; 9.122 ; 9.338        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM2_FC01|var_Dead_Count1[4]                                                                 ;
; 9.122 ; 9.338        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM2_FC01|var_Dead_Count1[5]                                                                 ;
; 9.122 ; 9.338        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM2_FC01|var_Dead_Count1[6]                                                                 ;
; 9.122 ; 9.338        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM2_FC02|port_PWM01                                                                         ;
; 9.122 ; 9.338        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM2_FC02|port_PWM02                                                                         ;
; 9.122 ; 9.338        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM2_FC02|var_Dead_Count1[0]                                                                 ;
; 9.122 ; 9.338        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM2_FC02|var_Dead_Count1[2]                                                                 ;
; 9.122 ; 9.338        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM2_FC02|var_Dead_Count1[3]                                                                 ;
; 9.122 ; 9.338        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM2_FC02|var_Dead_Count1[4]                                                                 ;
; 9.122 ; 9.338        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM2_FC02|var_Dead_Count1[5]                                                                 ;
; 9.122 ; 9.338        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM2_FC02|var_Dead_Count1[6]                                                                 ;
; 9.122 ; 9.338        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM2_FC03|port_PWM01                                                                         ;
; 9.122 ; 9.338        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM2_FC03|port_PWM02                                                                         ;
; 9.122 ; 9.338        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM2_FC03|var_Dead_Count1[1]                                                                 ;
; 9.122 ; 9.338        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM2_FC03|var_Dead_Count2[0]                                                                 ;
; 9.122 ; 9.338        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM2_FC03|var_Dead_Count2[1]                                                                 ;
; 9.122 ; 9.338        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM2_FC03|var_Dead_Count2[2]                                                                 ;
; 9.122 ; 9.338        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM2_FC03|var_Dead_Count2[3]                                                                 ;
; 9.122 ; 9.338        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM2_FC03|var_Dead_Count2[4]                                                                 ;
+-------+--------------+----------------+------------------+--------------------------------------------------+------------+--------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'CLOCK_50'                                                                                          ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                                     ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------------------------------------+
; 9.835  ; 9.835        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~input|o                                           ;
; 9.839  ; 9.839        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0]           ;
; 9.839  ; 9.839        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; upll|altpll_component|auto_generated|pll1|observablevcoout ;
; 9.859  ; 9.859        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; upll|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~input|i                                           ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~input|i                                           ;
; 10.140 ; 10.140       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; upll|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.160 ; 10.160       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0]           ;
; 10.160 ; 10.160       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; upll|altpll_component|auto_generated|pll1|observablevcoout ;
; 10.165 ; 10.165       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~input|o                                           ;
; 16.000 ; 20.000       ; 4.000          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                                                   ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                              ;
+-------------+------------+-------+-------+------------+--------------------------------------------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                  ;
+-------------+------------+-------+-------+------------+--------------------------------------------------+
; SW[*]       ; CLOCK_50   ; 4.876 ; 4.861 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  SW[0]      ; CLOCK_50   ; 4.876 ; 4.861 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  SW[1]      ; CLOCK_50   ; 4.233 ; 4.236 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  SW[2]      ; CLOCK_50   ; 4.393 ; 4.505 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
; INT0_FA[*]  ; CLOCK_50   ; 7.710 ; 8.296 ; Fall       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  INT0_FA[0] ; CLOCK_50   ; 7.710 ; 8.296 ; Fall       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  INT0_FA[1] ; CLOCK_50   ; 7.060 ; 7.520 ; Fall       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  INT0_FA[2] ; CLOCK_50   ; 6.463 ; 6.876 ; Fall       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
; INT0_FB[*]  ; CLOCK_50   ; 8.638 ; 9.195 ; Fall       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  INT0_FB[0] ; CLOCK_50   ; 8.638 ; 9.195 ; Fall       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  INT0_FB[1] ; CLOCK_50   ; 8.265 ; 8.787 ; Fall       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  INT0_FB[2] ; CLOCK_50   ; 8.421 ; 8.892 ; Fall       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
; INT0_FC[*]  ; CLOCK_50   ; 8.246 ; 8.890 ; Fall       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  INT0_FC[0] ; CLOCK_50   ; 8.246 ; 8.890 ; Fall       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  INT0_FC[1] ; CLOCK_50   ; 8.239 ; 8.829 ; Fall       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  INT0_FC[2] ; CLOCK_50   ; 7.920 ; 8.551 ; Fall       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
; KEY[*]      ; CLOCK_50   ; 4.160 ; 4.637 ; Fall       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  KEY[0]     ; CLOCK_50   ; 4.160 ; 4.637 ; Fall       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
+-------------+------------+-------+-------+------------+--------------------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                 ;
+-------------+------------+--------+--------+------------+--------------------------------------------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                  ;
+-------------+------------+--------+--------+------------+--------------------------------------------------+
; SW[*]       ; CLOCK_50   ; -2.559 ; -2.660 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  SW[0]      ; CLOCK_50   ; -2.693 ; -2.792 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  SW[1]      ; CLOCK_50   ; -2.760 ; -2.812 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  SW[2]      ; CLOCK_50   ; -2.559 ; -2.660 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
; INT0_FA[*]  ; CLOCK_50   ; -5.586 ; -5.989 ; Fall       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  INT0_FA[0] ; CLOCK_50   ; -6.782 ; -7.352 ; Fall       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  INT0_FA[1] ; CLOCK_50   ; -6.143 ; -6.581 ; Fall       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  INT0_FA[2] ; CLOCK_50   ; -5.586 ; -5.989 ; Fall       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
; INT0_FB[*]  ; CLOCK_50   ; -7.301 ; -7.799 ; Fall       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  INT0_FB[0] ; CLOCK_50   ; -7.673 ; -8.216 ; Fall       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  INT0_FB[1] ; CLOCK_50   ; -7.301 ; -7.799 ; Fall       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  INT0_FB[2] ; CLOCK_50   ; -7.466 ; -7.925 ; Fall       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
; INT0_FC[*]  ; CLOCK_50   ; -6.954 ; -7.547 ; Fall       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  INT0_FC[0] ; CLOCK_50   ; -7.285 ; -7.899 ; Fall       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  INT0_FC[1] ; CLOCK_50   ; -7.275 ; -7.839 ; Fall       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  INT0_FC[2] ; CLOCK_50   ; -6.954 ; -7.547 ; Fall       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
; KEY[*]      ; CLOCK_50   ; -3.455 ; -3.909 ; Fall       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  KEY[0]     ; CLOCK_50   ; -3.455 ; -3.909 ; Fall       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
+-------------+------------+--------+--------+------------+--------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                     ;
+--------------+------------+-------+-------+------------+--------------------------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                  ;
+--------------+------------+-------+-------+------------+--------------------------------------------------+
; PWM1H_FA[*]  ; CLOCK_50   ; 5.214 ; 5.251 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1H_FA[0] ; CLOCK_50   ; 4.674 ; 4.765 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1H_FA[1] ; CLOCK_50   ; 5.214 ; 5.251 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1H_FA[2] ; CLOCK_50   ; 4.948 ; 4.970 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
; PWM1H_FB[*]  ; CLOCK_50   ; 6.008 ; 6.152 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1H_FB[0] ; CLOCK_50   ; 4.476 ; 4.491 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1H_FB[1] ; CLOCK_50   ; 4.195 ; 4.232 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1H_FB[2] ; CLOCK_50   ; 6.008 ; 6.152 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
; PWM1H_FC[*]  ; CLOCK_50   ; 6.618 ; 6.743 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1H_FC[0] ; CLOCK_50   ; 5.024 ; 5.059 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1H_FC[1] ; CLOCK_50   ; 5.645 ; 5.781 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1H_FC[2] ; CLOCK_50   ; 6.618 ; 6.743 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
; PWM1L_FA[*]  ; CLOCK_50   ; 4.863 ; 4.943 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1L_FA[0] ; CLOCK_50   ; 4.863 ; 4.943 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1L_FA[1] ; CLOCK_50   ; 4.217 ; 4.239 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1L_FA[2] ; CLOCK_50   ; 4.631 ; 4.732 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
; PWM1L_FB[*]  ; CLOCK_50   ; 4.626 ; 4.619 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1L_FB[0] ; CLOCK_50   ; 4.469 ; 4.466 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1L_FB[1] ; CLOCK_50   ; 3.967 ; 3.987 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1L_FB[2] ; CLOCK_50   ; 4.626 ; 4.619 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
; PWM1L_FC[*]  ; CLOCK_50   ; 4.980 ; 5.000 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1L_FC[0] ; CLOCK_50   ; 4.980 ; 5.000 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1L_FC[1] ; CLOCK_50   ; 4.698 ; 4.838 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1L_FC[2] ; CLOCK_50   ; 4.807 ; 4.861 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
; PWM2H_FA[*]  ; CLOCK_50   ; 5.520 ; 5.697 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2H_FA[0] ; CLOCK_50   ; 5.520 ; 5.697 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2H_FA[1] ; CLOCK_50   ; 4.470 ; 4.504 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2H_FA[2] ; CLOCK_50   ; 4.748 ; 4.772 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
; PWM2H_FB[*]  ; CLOCK_50   ; 4.371 ; 4.392 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2H_FB[0] ; CLOCK_50   ; 3.997 ; 4.026 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2H_FB[1] ; CLOCK_50   ; 4.371 ; 4.392 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2H_FB[2] ; CLOCK_50   ; 4.309 ; 4.298 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
; PWM2H_FC[*]  ; CLOCK_50   ; 5.628 ; 5.749 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2H_FC[0] ; CLOCK_50   ; 5.414 ; 5.522 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2H_FC[1] ; CLOCK_50   ; 5.150 ; 5.262 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2H_FC[2] ; CLOCK_50   ; 5.628 ; 5.749 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
; PWM2L_FA[*]  ; CLOCK_50   ; 4.894 ; 5.004 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2L_FA[0] ; CLOCK_50   ; 4.894 ; 5.004 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2L_FA[1] ; CLOCK_50   ; 4.849 ; 4.927 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2L_FA[2] ; CLOCK_50   ; 4.387 ; 4.392 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
; PWM2L_FB[*]  ; CLOCK_50   ; 4.855 ; 4.856 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2L_FB[0] ; CLOCK_50   ; 4.045 ; 4.076 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2L_FB[1] ; CLOCK_50   ; 4.453 ; 4.509 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2L_FB[2] ; CLOCK_50   ; 4.855 ; 4.856 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
; PWM2L_FC[*]  ; CLOCK_50   ; 5.687 ; 5.815 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2L_FC[0] ; CLOCK_50   ; 5.687 ; 5.815 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2L_FC[1] ; CLOCK_50   ; 4.650 ; 4.759 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2L_FC[2] ; CLOCK_50   ; 5.571 ; 5.596 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
; LED[*]       ; CLOCK_50   ; 6.490 ; 6.326 ; Fall       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[7]      ; CLOCK_50   ; 6.490 ; 6.326 ; Fall       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
+--------------+------------+-------+-------+------------+--------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                             ;
+--------------+------------+-------+-------+------------+--------------------------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                  ;
+--------------+------------+-------+-------+------------+--------------------------------------------------+
; PWM1H_FA[*]  ; CLOCK_50   ; 4.139 ; 4.225 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1H_FA[0] ; CLOCK_50   ; 4.139 ; 4.225 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1H_FA[1] ; CLOCK_50   ; 4.655 ; 4.689 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1H_FA[2] ; CLOCK_50   ; 4.400 ; 4.420 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
; PWM1H_FB[*]  ; CLOCK_50   ; 3.677 ; 3.711 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1H_FB[0] ; CLOCK_50   ; 3.946 ; 3.960 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1H_FB[1] ; CLOCK_50   ; 3.677 ; 3.711 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1H_FB[2] ; CLOCK_50   ; 5.469 ; 5.609 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
; PWM1H_FC[*]  ; CLOCK_50   ; 4.474 ; 4.507 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1H_FC[0] ; CLOCK_50   ; 4.474 ; 4.507 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1H_FC[1] ; CLOCK_50   ; 5.069 ; 5.198 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1H_FC[2] ; CLOCK_50   ; 6.054 ; 6.177 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
; PWM1L_FA[*]  ; CLOCK_50   ; 3.698 ; 3.718 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1L_FA[0] ; CLOCK_50   ; 4.318 ; 4.394 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1L_FA[1] ; CLOCK_50   ; 3.698 ; 3.718 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1L_FA[2] ; CLOCK_50   ; 4.095 ; 4.191 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
; PWM1L_FB[*]  ; CLOCK_50   ; 3.458 ; 3.476 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1L_FB[0] ; CLOCK_50   ; 3.940 ; 3.935 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1L_FB[1] ; CLOCK_50   ; 3.458 ; 3.476 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1L_FB[2] ; CLOCK_50   ; 4.091 ; 4.083 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
; PWM1L_FC[*]  ; CLOCK_50   ; 4.160 ; 4.293 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1L_FC[0] ; CLOCK_50   ; 4.431 ; 4.449 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1L_FC[1] ; CLOCK_50   ; 4.160 ; 4.293 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1L_FC[2] ; CLOCK_50   ; 4.264 ; 4.315 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
; PWM2H_FA[*]  ; CLOCK_50   ; 3.941 ; 3.971 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2H_FA[0] ; CLOCK_50   ; 4.998 ; 5.171 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2H_FA[1] ; CLOCK_50   ; 3.941 ; 3.971 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2H_FA[2] ; CLOCK_50   ; 4.208 ; 4.229 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
; PWM2H_FB[*]  ; CLOCK_50   ; 3.486 ; 3.513 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2H_FB[0] ; CLOCK_50   ; 3.486 ; 3.513 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2H_FB[1] ; CLOCK_50   ; 3.847 ; 3.865 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2H_FB[2] ; CLOCK_50   ; 3.787 ; 3.774 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
; PWM2H_FC[*]  ; CLOCK_50   ; 4.595 ; 4.701 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2H_FC[0] ; CLOCK_50   ; 4.848 ; 4.951 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2H_FC[1] ; CLOCK_50   ; 4.595 ; 4.701 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2H_FC[2] ; CLOCK_50   ; 5.052 ; 5.168 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
; PWM2L_FA[*]  ; CLOCK_50   ; 3.861 ; 3.865 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2L_FA[0] ; CLOCK_50   ; 4.345 ; 4.451 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2L_FA[1] ; CLOCK_50   ; 4.304 ; 4.378 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2L_FA[2] ; CLOCK_50   ; 3.861 ; 3.865 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
; PWM2L_FB[*]  ; CLOCK_50   ; 3.533 ; 3.561 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2L_FB[0] ; CLOCK_50   ; 3.533 ; 3.561 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2L_FB[1] ; CLOCK_50   ; 3.925 ; 3.978 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2L_FB[2] ; CLOCK_50   ; 4.311 ; 4.310 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
; PWM2L_FC[*]  ; CLOCK_50   ; 4.114 ; 4.218 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2L_FC[0] ; CLOCK_50   ; 5.110 ; 5.233 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2L_FC[1] ; CLOCK_50   ; 4.114 ; 4.218 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2L_FC[2] ; CLOCK_50   ; 4.998 ; 5.021 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
; LED[*]       ; CLOCK_50   ; 5.932 ; 5.772 ; Fall       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[7]      ; CLOCK_50   ; 5.932 ; 5.772 ; Fall       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
+--------------+------------+-------+-------+------------+--------------------------------------------------+


+------------------------------------------------------------+
; Propagation Delay                                          ;
+------------+-------------+-------+--------+--------+-------+
; Input Port ; Output Port ; RR    ; RF     ; FR     ; FF    ;
+------------+-------------+-------+--------+--------+-------+
; INT0_FA[0] ; LED[3]      ;       ; 9.051  ; 9.607  ;       ;
; INT0_FA[0] ; LED[6]      ;       ; 9.707  ; 10.339 ;       ;
; INT0_FA[1] ; LED[3]      ;       ; 8.401  ; 8.831  ;       ;
; INT0_FA[1] ; LED[6]      ;       ; 9.057  ; 9.563  ;       ;
; INT0_FA[2] ; LED[3]      ;       ; 7.804  ; 8.187  ;       ;
; INT0_FA[2] ; LED[6]      ;       ; 8.460  ; 8.919  ;       ;
; INT0_FB[0] ; LED[4]      ;       ; 9.338  ; 9.908  ;       ;
; INT0_FB[0] ; LED[6]      ;       ; 10.635 ; 11.238 ;       ;
; INT0_FB[1] ; LED[4]      ;       ; 8.965  ; 9.500  ;       ;
; INT0_FB[1] ; LED[6]      ;       ; 10.262 ; 10.830 ;       ;
; INT0_FB[2] ; LED[4]      ;       ; 9.121  ; 9.605  ;       ;
; INT0_FB[2] ; LED[6]      ;       ; 10.418 ; 10.935 ;       ;
; INT0_FC[0] ; LED[5]      ;       ; 9.804  ; 10.448 ;       ;
; INT0_FC[0] ; LED[6]      ;       ; 10.243 ; 10.933 ;       ;
; INT0_FC[1] ; LED[5]      ;       ; 9.797  ; 10.387 ;       ;
; INT0_FC[1] ; LED[6]      ;       ; 10.236 ; 10.872 ;       ;
; INT0_FC[2] ; LED[5]      ;       ; 9.478  ; 10.109 ;       ;
; INT0_FC[2] ; LED[6]      ;       ; 9.917  ; 10.594 ;       ;
; SW[0]      ; LED[0]      ; 4.698 ;        ;        ; 4.755 ;
; SW[1]      ; LED[1]      ; 4.735 ;        ;        ; 4.764 ;
; SW[2]      ; LED[2]      ; 4.137 ;        ;        ; 4.259 ;
+------------+-------------+-------+--------+--------+-------+


+------------------------------------------------------------+
; Minimum Propagation Delay                                  ;
+------------+-------------+-------+--------+--------+-------+
; Input Port ; Output Port ; RR    ; RF     ; FR     ; FF    ;
+------------+-------------+-------+--------+--------+-------+
; INT0_FA[0] ; LED[3]      ;       ; 8.731  ; 9.272  ;       ;
; INT0_FA[0] ; LED[6]      ;       ; 9.359  ; 9.971  ;       ;
; INT0_FA[1] ; LED[3]      ;       ; 8.092  ; 8.501  ;       ;
; INT0_FA[1] ; LED[6]      ;       ; 8.720  ; 9.200  ;       ;
; INT0_FA[2] ; LED[3]      ;       ; 7.535  ; 7.909  ;       ;
; INT0_FA[2] ; LED[6]      ;       ; 8.163  ; 8.608  ;       ;
; INT0_FB[0] ; LED[4]      ;       ; 9.008  ; 9.562  ;       ;
; INT0_FB[0] ; LED[6]      ;       ; 10.250 ; 10.835 ;       ;
; INT0_FB[1] ; LED[4]      ;       ; 8.636  ; 9.145  ;       ;
; INT0_FB[1] ; LED[6]      ;       ; 9.878  ; 10.418 ;       ;
; INT0_FB[2] ; LED[4]      ;       ; 8.801  ; 9.271  ;       ;
; INT0_FB[2] ; LED[6]      ;       ; 10.043 ; 10.544 ;       ;
; INT0_FC[0] ; LED[5]      ;       ; 9.506  ; 10.133 ;       ;
; INT0_FC[0] ; LED[6]      ;       ; 9.862  ; 10.518 ;       ;
; INT0_FC[1] ; LED[5]      ;       ; 9.496  ; 10.073 ;       ;
; INT0_FC[1] ; LED[6]      ;       ; 9.852  ; 10.458 ;       ;
; INT0_FC[2] ; LED[5]      ;       ; 9.175  ; 9.781  ;       ;
; INT0_FC[2] ; LED[6]      ;       ; 9.531  ; 10.166 ;       ;
; SW[0]      ; LED[0]      ; 4.561 ;        ;        ; 4.621 ;
; SW[1]      ; LED[1]      ; 4.597 ;        ;        ; 4.630 ;
; SW[2]      ; LED[2]      ; 4.023 ;        ;        ; 4.145 ;
+------------+-------------+-------+--------+--------+-------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                      ;
+------------+-----------------+--------------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                                       ; Note ;
+------------+-----------------+--------------------------------------------------+------+
; 104.73 MHz ; 104.73 MHz      ; upll|altpll_component|auto_generated|pll1|clk[0] ;      ;
; 402.09 MHz ; 402.09 MHz      ; clk_div:u1|clk_out_bi                            ;      ;
+------------+-----------------+--------------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                                        ;
+--------------------------------------------------+--------+---------------+
; Clock                                            ; Slack  ; End Point TNS ;
+--------------------------------------------------+--------+---------------+
; upll|altpll_component|auto_generated|pll1|clk[0] ; -2.580 ; -22.856       ;
; clk_div:u1|clk_out_bi                            ; -1.487 ; -90.264       ;
+--------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                                         ;
+--------------------------------------------------+--------+---------------+
; Clock                                            ; Slack  ; End Point TNS ;
+--------------------------------------------------+--------+---------------+
; upll|altpll_component|auto_generated|pll1|clk[0] ; -0.280 ; -0.280        ;
; clk_div:u1|clk_out_bi                            ; 0.353  ; 0.000         ;
+--------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery Summary                                     ;
+--------------------------------------------------+--------+---------------+
; Clock                                            ; Slack  ; End Point TNS ;
+--------------------------------------------------+--------+---------------+
; clk_div:u1|clk_out_bi                            ; -1.184 ; -68.650       ;
; upll|altpll_component|auto_generated|pll1|clk[0] ; 6.324  ; 0.000         ;
+--------------------------------------------------+--------+---------------+


+--------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal Summary                                     ;
+--------------------------------------------------+-------+---------------+
; Clock                                            ; Slack ; End Point TNS ;
+--------------------------------------------------+-------+---------------+
; clk_div:u1|clk_out_bi                            ; 0.507 ; 0.000         ;
; upll|altpll_component|auto_generated|pll1|clk[0] ; 1.216 ; 0.000         ;
+--------------------------------------------------+-------+---------------+


+---------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary                          ;
+--------------------------------------------------+--------+---------------+
; Clock                                            ; Slack  ; End Point TNS ;
+--------------------------------------------------+--------+---------------+
; clk_div:u1|clk_out_bi                            ; -1.000 ; -91.000       ;
; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.118  ; 0.000         ;
; CLOCK_50                                         ; 9.818  ; 0.000         ;
+--------------------------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'upll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                              ;
+--------+-----------------------+--------------------------------------------------------------------------------------------------------+-----------------------+--------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                                                                                                ; Launch Clock          ; Latch Clock                                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+--------------------------------------------------------------------------------------------------------+-----------------------+--------------------------------------------------+--------------+------------+------------+
; -2.580 ; theta_abc:u6|th_b[12] ; tabela_sin:usin_b|altsyncram:Mux6_rtl_0|altsyncram_rc01:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.614     ; 1.176      ;
; -2.579 ; theta_abc:u6|th_b[15] ; tabela_sin:usin_b|altsyncram:Mux6_rtl_0|altsyncram_rc01:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.612     ; 1.177      ;
; -2.577 ; theta_abc:u6|th_b[10] ; tabela_sin:usin_b|altsyncram:Mux6_rtl_0|altsyncram_rc01:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.614     ; 1.173      ;
; -2.577 ; theta_abc:u6|th_a[11] ; tabela_sin:usin_a|altsyncram:Mux6_rtl_0|altsyncram_qc01:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.621     ; 1.166      ;
; -2.576 ; theta_abc:u6|th_b[8]  ; tabela_sin:usin_b|altsyncram:Mux6_rtl_0|altsyncram_rc01:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.612     ; 1.174      ;
; -2.574 ; theta_abc:u6|th_a[15] ; tabela_sin:usin_a|altsyncram:Mux6_rtl_0|altsyncram_qc01:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.620     ; 1.164      ;
; -2.566 ; theta_abc:u6|th_c[11] ; tabela_sin:usin_c|altsyncram:Mux6_rtl_0|altsyncram_sc01:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.617     ; 1.159      ;
; -2.566 ; theta_abc:u6|th_a[8]  ; tabela_sin:usin_a|altsyncram:Mux6_rtl_0|altsyncram_qc01:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.620     ; 1.156      ;
; -2.563 ; theta_abc:u6|th_a[13] ; tabela_sin:usin_a|altsyncram:Mux6_rtl_0|altsyncram_qc01:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.621     ; 1.152      ;
; -2.558 ; theta_abc:u6|th_c[10] ; tabela_sin:usin_c|altsyncram:Mux6_rtl_0|altsyncram_sc01:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.617     ; 1.151      ;
; -2.554 ; theta_abc:u6|th_a[12] ; tabela_sin:usin_a|altsyncram:Mux6_rtl_0|altsyncram_qc01:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.621     ; 1.143      ;
; -2.554 ; theta_abc:u6|th_a[11] ; tabela_sin:usin_a|altsyncram:Mux6_rtl_0|altsyncram_qc01:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.620     ; 1.144      ;
; -2.553 ; theta_abc:u6|th_c[14] ; tabela_sin:usin_c|altsyncram:Mux6_rtl_0|altsyncram_sc01:auto_generated|ram_block1a6~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.611     ; 1.152      ;
; -2.552 ; theta_abc:u6|th_c[14] ; tabela_sin:usin_c|altsyncram:Mux6_rtl_0|altsyncram_sc01:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.612     ; 1.150      ;
; -2.552 ; theta_abc:u6|th_c[8]  ; tabela_sin:usin_c|altsyncram:Mux6_rtl_0|altsyncram_sc01:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.617     ; 1.145      ;
; -2.552 ; theta_abc:u6|th_a[13] ; tabela_sin:usin_a|altsyncram:Mux6_rtl_0|altsyncram_qc01:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.620     ; 1.142      ;
; -2.550 ; theta_abc:u6|th_c[12] ; tabela_sin:usin_c|altsyncram:Mux6_rtl_0|altsyncram_sc01:auto_generated|ram_block1a6~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.611     ; 1.149      ;
; -2.550 ; theta_abc:u6|th_a[9]  ; tabela_sin:usin_a|altsyncram:Mux6_rtl_0|altsyncram_qc01:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.621     ; 1.139      ;
; -2.547 ; theta_abc:u6|th_a[10] ; tabela_sin:usin_a|altsyncram:Mux6_rtl_0|altsyncram_qc01:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.620     ; 1.137      ;
; -2.544 ; theta_abc:u6|th_a[12] ; tabela_sin:usin_a|altsyncram:Mux6_rtl_0|altsyncram_qc01:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.620     ; 1.134      ;
; -2.542 ; theta_abc:u6|th_a[9]  ; tabela_sin:usin_a|altsyncram:Mux6_rtl_0|altsyncram_qc01:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.620     ; 1.132      ;
; -2.541 ; theta_abc:u6|th_c[10] ; tabela_sin:usin_c|altsyncram:Mux6_rtl_0|altsyncram_sc01:auto_generated|ram_block1a6~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.611     ; 1.140      ;
; -2.541 ; theta_abc:u6|th_b[15] ; tabela_sin:usin_b|altsyncram:Mux6_rtl_0|altsyncram_rc01:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.614     ; 1.137      ;
; -2.540 ; theta_abc:u6|th_c[8]  ; tabela_sin:usin_c|altsyncram:Mux6_rtl_0|altsyncram_sc01:auto_generated|ram_block1a6~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.611     ; 1.139      ;
; -2.540 ; theta_abc:u6|th_c[13] ; tabela_sin:usin_c|altsyncram:Mux6_rtl_0|altsyncram_sc01:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.617     ; 1.133      ;
; -2.539 ; theta_abc:u6|th_b[11] ; tabela_sin:usin_b|altsyncram:Mux6_rtl_0|altsyncram_rc01:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.614     ; 1.135      ;
; -2.538 ; theta_abc:u6|th_b[13] ; tabela_sin:usin_b|altsyncram:Mux6_rtl_0|altsyncram_rc01:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.612     ; 1.136      ;
; -2.538 ; theta_abc:u6|th_b[14] ; tabela_sin:usin_b|altsyncram:Mux6_rtl_0|altsyncram_rc01:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.614     ; 1.134      ;
; -2.537 ; theta_abc:u6|th_b[9]  ; tabela_sin:usin_b|altsyncram:Mux6_rtl_0|altsyncram_rc01:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.612     ; 1.135      ;
; -2.537 ; theta_abc:u6|th_b[10] ; tabela_sin:usin_b|altsyncram:Mux6_rtl_0|altsyncram_rc01:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.612     ; 1.135      ;
; -2.537 ; theta_abc:u6|th_a[7]  ; tabela_sin:usin_a|altsyncram:Mux6_rtl_0|altsyncram_qc01:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.621     ; 1.126      ;
; -2.531 ; theta_abc:u6|th_c[9]  ; tabela_sin:usin_c|altsyncram:Mux6_rtl_0|altsyncram_sc01:auto_generated|ram_block1a6~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.611     ; 1.130      ;
; -2.530 ; theta_abc:u6|th_b[12] ; tabela_sin:usin_b|altsyncram:Mux6_rtl_0|altsyncram_rc01:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.612     ; 1.128      ;
; -2.527 ; theta_abc:u6|th_a[14] ; tabela_sin:usin_a|altsyncram:Mux6_rtl_0|altsyncram_qc01:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.621     ; 1.116      ;
; -2.525 ; theta_abc:u6|th_c[12] ; tabela_sin:usin_c|altsyncram:Mux6_rtl_0|altsyncram_sc01:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.617     ; 1.118      ;
; -2.523 ; theta_abc:u6|th_a[10] ; tabela_sin:usin_a|altsyncram:Mux6_rtl_0|altsyncram_qc01:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.621     ; 1.112      ;
; -2.522 ; theta_abc:u6|th_c[15] ; tabela_sin:usin_c|altsyncram:Mux6_rtl_0|altsyncram_sc01:auto_generated|ram_block1a6~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.611     ; 1.121      ;
; -2.521 ; theta_abc:u6|th_a[8]  ; tabela_sin:usin_a|altsyncram:Mux6_rtl_0|altsyncram_qc01:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.621     ; 1.110      ;
; -2.520 ; theta_abc:u6|th_c[11] ; tabela_sin:usin_c|altsyncram:Mux6_rtl_0|altsyncram_sc01:auto_generated|ram_block1a6~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.611     ; 1.119      ;
; -2.513 ; theta_abc:u6|th_c[15] ; tabela_sin:usin_c|altsyncram:Mux6_rtl_0|altsyncram_sc01:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.617     ; 1.106      ;
; -2.512 ; theta_abc:u6|th_b[9]  ; tabela_sin:usin_b|altsyncram:Mux6_rtl_0|altsyncram_rc01:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.614     ; 1.108      ;
; -2.511 ; theta_abc:u6|th_c[9]  ; tabela_sin:usin_c|altsyncram:Mux6_rtl_0|altsyncram_sc01:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.617     ; 1.104      ;
; -2.511 ; theta_abc:u6|th_b[13] ; tabela_sin:usin_b|altsyncram:Mux6_rtl_0|altsyncram_rc01:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.614     ; 1.107      ;
; -2.510 ; theta_abc:u6|th_b[14] ; tabela_sin:usin_b|altsyncram:Mux6_rtl_0|altsyncram_rc01:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.612     ; 1.108      ;
; -2.494 ; theta_abc:u6|th_b[7]  ; tabela_sin:usin_b|altsyncram:Mux6_rtl_0|altsyncram_rc01:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.612     ; 1.092      ;
; -2.345 ; theta_abc:u6|th_a[6]  ; tabela_sin:usin_a|altsyncram:Mux6_rtl_0|altsyncram_qc01:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.620     ; 0.935      ;
; -2.338 ; theta_abc:u6|th_a[15] ; tabela_sin:usin_a|altsyncram:Mux6_rtl_0|altsyncram_qc01:auto_generated|ram_block1a6~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.620     ; 0.928      ;
; -2.332 ; theta_abc:u6|th_c[11] ; tabela_sin:usin_c|altsyncram:Mux6_rtl_0|altsyncram_sc01:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.612     ; 0.930      ;
; -2.330 ; theta_abc:u6|th_b[12] ; tabela_sin:usin_b|altsyncram:Mux6_rtl_0|altsyncram_rc01:auto_generated|ram_block1a6~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.613     ; 0.927      ;
; -2.325 ; theta_abc:u6|th_a[5]  ; tabela_sin:usin_a|altsyncram:Mux6_rtl_0|altsyncram_qc01:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.620     ; 0.915      ;
; -2.324 ; theta_abc:u6|th_a[15] ; tabela_sin:usin_a|altsyncram:Mux6_rtl_0|altsyncram_qc01:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.621     ; 0.913      ;
; -2.323 ; theta_abc:u6|th_a[7]  ; tabela_sin:usin_a|altsyncram:Mux6_rtl_0|altsyncram_qc01:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.620     ; 0.913      ;
; -2.319 ; theta_abc:u6|th_a[8]  ; tabela_sin:usin_a|altsyncram:Mux6_rtl_0|altsyncram_qc01:auto_generated|ram_block1a6~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.620     ; 0.909      ;
; -2.318 ; theta_abc:u6|th_b[10] ; tabela_sin:usin_b|altsyncram:Mux6_rtl_0|altsyncram_rc01:auto_generated|ram_block1a6~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.613     ; 0.915      ;
; -2.316 ; theta_abc:u6|th_a[5]  ; tabela_sin:usin_a|altsyncram:Mux6_rtl_0|altsyncram_qc01:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.621     ; 0.905      ;
; -2.314 ; theta_abc:u6|th_a[9]  ; tabela_sin:usin_a|altsyncram:Mux6_rtl_0|altsyncram_qc01:auto_generated|ram_block1a6~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.620     ; 0.904      ;
; -2.312 ; theta_abc:u6|th_a[14] ; tabela_sin:usin_a|altsyncram:Mux6_rtl_0|altsyncram_qc01:auto_generated|ram_block1a6~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.620     ; 0.902      ;
; -2.311 ; theta_abc:u6|th_c[5]  ; tabela_sin:usin_c|altsyncram:Mux6_rtl_0|altsyncram_sc01:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.617     ; 0.904      ;
; -2.310 ; theta_abc:u6|th_b[15] ; tabela_sin:usin_b|altsyncram:Mux6_rtl_0|altsyncram_rc01:auto_generated|ram_block1a6~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.613     ; 0.907      ;
; -2.309 ; theta_abc:u6|th_a[6]  ; tabela_sin:usin_a|altsyncram:Mux6_rtl_0|altsyncram_qc01:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.621     ; 0.898      ;
; -2.308 ; theta_abc:u6|th_c[8]  ; tabela_sin:usin_c|altsyncram:Mux6_rtl_0|altsyncram_sc01:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.612     ; 0.906      ;
; -2.308 ; theta_abc:u6|th_a[13] ; tabela_sin:usin_a|altsyncram:Mux6_rtl_0|altsyncram_qc01:auto_generated|ram_block1a6~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.620     ; 0.898      ;
; -2.306 ; theta_abc:u6|th_c[12] ; tabela_sin:usin_c|altsyncram:Mux6_rtl_0|altsyncram_sc01:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.612     ; 0.904      ;
; -2.306 ; theta_abc:u6|th_b[8]  ; tabela_sin:usin_b|altsyncram:Mux6_rtl_0|altsyncram_rc01:auto_generated|ram_block1a6~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.613     ; 0.903      ;
; -2.304 ; theta_abc:u6|th_c[7]  ; tabela_sin:usin_c|altsyncram:Mux6_rtl_0|altsyncram_sc01:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.617     ; 0.897      ;
; -2.304 ; theta_abc:u6|th_b[5]  ; tabela_sin:usin_b|altsyncram:Mux6_rtl_0|altsyncram_rc01:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.612     ; 0.902      ;
; -2.303 ; theta_abc:u6|th_c[6]  ; tabela_sin:usin_c|altsyncram:Mux6_rtl_0|altsyncram_sc01:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.617     ; 0.896      ;
; -2.301 ; theta_abc:u6|th_a[7]  ; tabela_sin:usin_a|altsyncram:Mux6_rtl_0|altsyncram_qc01:auto_generated|ram_block1a6~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.620     ; 0.891      ;
; -2.299 ; theta_abc:u6|th_b[7]  ; tabela_sin:usin_b|altsyncram:Mux6_rtl_0|altsyncram_rc01:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.614     ; 0.895      ;
; -2.297 ; theta_abc:u6|th_b[13] ; tabela_sin:usin_b|altsyncram:Mux6_rtl_0|altsyncram_rc01:auto_generated|ram_block1a6~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.613     ; 0.894      ;
; -2.296 ; theta_abc:u6|th_c[6]  ; tabela_sin:usin_c|altsyncram:Mux6_rtl_0|altsyncram_sc01:auto_generated|ram_block1a6~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.611     ; 0.895      ;
; -2.296 ; theta_abc:u6|th_c[9]  ; tabela_sin:usin_c|altsyncram:Mux6_rtl_0|altsyncram_sc01:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.612     ; 0.894      ;
; -2.295 ; theta_abc:u6|th_c[5]  ; tabela_sin:usin_c|altsyncram:Mux6_rtl_0|altsyncram_sc01:auto_generated|ram_block1a6~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.611     ; 0.894      ;
; -2.295 ; theta_abc:u6|th_a[11] ; tabela_sin:usin_a|altsyncram:Mux6_rtl_0|altsyncram_qc01:auto_generated|ram_block1a6~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.620     ; 0.885      ;
; -2.294 ; theta_abc:u6|th_b[11] ; tabela_sin:usin_b|altsyncram:Mux6_rtl_0|altsyncram_rc01:auto_generated|ram_block1a6~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.613     ; 0.891      ;
; -2.294 ; theta_abc:u6|th_a[6]  ; tabela_sin:usin_a|altsyncram:Mux6_rtl_0|altsyncram_qc01:auto_generated|ram_block1a6~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.620     ; 0.884      ;
; -2.293 ; theta_abc:u6|th_b[6]  ; tabela_sin:usin_b|altsyncram:Mux6_rtl_0|altsyncram_rc01:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.612     ; 0.891      ;
; -2.292 ; theta_abc:u6|th_c[13] ; tabela_sin:usin_c|altsyncram:Mux6_rtl_0|altsyncram_sc01:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.612     ; 0.890      ;
; -2.292 ; theta_abc:u6|th_c[14] ; tabela_sin:usin_c|altsyncram:Mux6_rtl_0|altsyncram_sc01:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.617     ; 0.885      ;
; -2.292 ; theta_abc:u6|th_a[12] ; tabela_sin:usin_a|altsyncram:Mux6_rtl_0|altsyncram_qc01:auto_generated|ram_block1a6~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.620     ; 0.882      ;
; -2.292 ; theta_abc:u6|th_a[14] ; tabela_sin:usin_a|altsyncram:Mux6_rtl_0|altsyncram_qc01:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.620     ; 0.882      ;
; -2.290 ; theta_abc:u6|th_c[6]  ; tabela_sin:usin_c|altsyncram:Mux6_rtl_0|altsyncram_sc01:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.612     ; 0.888      ;
; -2.288 ; theta_abc:u6|th_b[9]  ; tabela_sin:usin_b|altsyncram:Mux6_rtl_0|altsyncram_rc01:auto_generated|ram_block1a6~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.613     ; 0.885      ;
; -2.287 ; theta_abc:u6|th_b[7]  ; tabela_sin:usin_b|altsyncram:Mux6_rtl_0|altsyncram_rc01:auto_generated|ram_block1a6~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.613     ; 0.884      ;
; -2.286 ; theta_abc:u6|th_b[6]  ; tabela_sin:usin_b|altsyncram:Mux6_rtl_0|altsyncram_rc01:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.614     ; 0.882      ;
; -2.285 ; theta_abc:u6|th_c[15] ; tabela_sin:usin_c|altsyncram:Mux6_rtl_0|altsyncram_sc01:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.612     ; 0.883      ;
; -2.285 ; theta_abc:u6|th_a[10] ; tabela_sin:usin_a|altsyncram:Mux6_rtl_0|altsyncram_qc01:auto_generated|ram_block1a6~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.620     ; 0.875      ;
; -2.283 ; theta_abc:u6|th_b[5]  ; tabela_sin:usin_b|altsyncram:Mux6_rtl_0|altsyncram_rc01:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.614     ; 0.879      ;
; -2.281 ; theta_abc:u6|th_c[7]  ; tabela_sin:usin_c|altsyncram:Mux6_rtl_0|altsyncram_sc01:auto_generated|ram_block1a6~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.611     ; 0.880      ;
; -2.281 ; theta_abc:u6|th_b[5]  ; tabela_sin:usin_b|altsyncram:Mux6_rtl_0|altsyncram_rc01:auto_generated|ram_block1a6~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.613     ; 0.878      ;
; -2.280 ; theta_abc:u6|th_c[5]  ; tabela_sin:usin_c|altsyncram:Mux6_rtl_0|altsyncram_sc01:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.612     ; 0.878      ;
; -2.280 ; theta_abc:u6|th_b[14] ; tabela_sin:usin_b|altsyncram:Mux6_rtl_0|altsyncram_rc01:auto_generated|ram_block1a6~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.613     ; 0.877      ;
; -2.280 ; theta_abc:u6|th_b[11] ; tabela_sin:usin_b|altsyncram:Mux6_rtl_0|altsyncram_rc01:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.612     ; 0.878      ;
; -2.279 ; theta_abc:u6|th_c[13] ; tabela_sin:usin_c|altsyncram:Mux6_rtl_0|altsyncram_sc01:auto_generated|ram_block1a6~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.611     ; 0.878      ;
; -2.273 ; theta_abc:u6|th_b[8]  ; tabela_sin:usin_b|altsyncram:Mux6_rtl_0|altsyncram_rc01:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.614     ; 0.869      ;
; -2.271 ; theta_abc:u6|th_c[10] ; tabela_sin:usin_c|altsyncram:Mux6_rtl_0|altsyncram_sc01:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.612     ; 0.869      ;
; -2.271 ; theta_abc:u6|th_a[5]  ; tabela_sin:usin_a|altsyncram:Mux6_rtl_0|altsyncram_qc01:auto_generated|ram_block1a6~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.620     ; 0.861      ;
; -2.269 ; theta_abc:u6|th_b[6]  ; tabela_sin:usin_b|altsyncram:Mux6_rtl_0|altsyncram_rc01:auto_generated|ram_block1a6~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.613     ; 0.866      ;
; -2.265 ; theta_abc:u6|th_c[7]  ; tabela_sin:usin_c|altsyncram:Mux6_rtl_0|altsyncram_sc01:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.612     ; 0.863      ;
; -0.207 ; clk_div:u1|clk_out_bi ; clk_div:u1|clk_out_bi                                                                                  ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; 0.011      ; 0.583      ;
+--------+-----------------------+--------------------------------------------------------------------------------------------------------+-----------------------+--------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk_div:u1|clk_out_bi'                                                                                                                                ;
+--------+---------------------------+---------------------------+--------------------------------------------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                   ; Launch Clock                                     ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+---------------------------+--------------------------------------------------+-----------------------+--------------+------------+------------+
; -1.487 ; integrador:u5|out_int[6]  ; integrador:u5|out_int[29] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.055     ; 2.427      ;
; -1.419 ; integrador:u5|out_int[5]  ; integrador:u5|out_int[29] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.055     ; 2.359      ;
; -1.407 ; integrador:u5|out_int[15] ; theta_abc:u6|th_ai[15]    ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.055     ; 2.347      ;
; -1.390 ; integrador:u5|out_int[5]  ; integrador:u5|out_int[28] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.055     ; 2.330      ;
; -1.390 ; integrador:u5|out_int[8]  ; integrador:u5|out_int[29] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.055     ; 2.330      ;
; -1.387 ; integrador:u5|out_int[6]  ; integrador:u5|out_int[27] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.055     ; 2.327      ;
; -1.369 ; integrador:u5|out_int[6]  ; integrador:u5|out_int[28] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.055     ; 2.309      ;
; -1.333 ; integrador:u5|out_int[14] ; theta_abc:u6|th_ai[14]    ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.055     ; 2.273      ;
; -1.325 ; integrador:u5|out_int[7]  ; integrador:u5|out_int[29] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.055     ; 2.265      ;
; -1.319 ; integrador:u5|out_int[5]  ; integrador:u5|out_int[27] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.055     ; 2.259      ;
; -1.315 ; integrador:u5|out_int[14] ; theta_abc:u6|th_ai[15]    ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.055     ; 2.255      ;
; -1.309 ; theta_abc:u6|th_ci[11]    ; theta_abc:u6|th_c[11]     ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.079     ; 2.225      ;
; -1.307 ; integrador:u5|out_int[15] ; theta_abc:u6|th_ai[13]    ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.055     ; 2.247      ;
; -1.291 ; integrador:u5|out_int[14] ; theta_abc:u6|th_ci[15]    ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.055     ; 2.231      ;
; -1.290 ; integrador:u5|out_int[5]  ; integrador:u5|out_int[26] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.055     ; 2.230      ;
; -1.290 ; integrador:u5|out_int[10] ; integrador:u5|out_int[29] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.055     ; 2.230      ;
; -1.290 ; integrador:u5|out_int[8]  ; integrador:u5|out_int[27] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.055     ; 2.230      ;
; -1.289 ; integrador:u5|out_int[15] ; theta_abc:u6|th_ai[14]    ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.055     ; 2.229      ;
; -1.287 ; integrador:u5|out_int[6]  ; integrador:u5|out_int[25] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.055     ; 2.227      ;
; -1.286 ; integrador:u5|out_int[7]  ; integrador:u5|out_int[28] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.055     ; 2.226      ;
; -1.284 ; integrador:u5|out_int[13] ; theta_abc:u6|th_ai[14]    ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.055     ; 2.224      ;
; -1.284 ; integrador:u5|out_int[13] ; theta_abc:u6|th_ai[15]    ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.055     ; 2.224      ;
; -1.272 ; integrador:u5|out_int[8]  ; integrador:u5|out_int[28] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.055     ; 2.212      ;
; -1.269 ; integrador:u5|out_int[6]  ; integrador:u5|out_int[26] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.055     ; 2.209      ;
; -1.245 ; integrador:u5|out_int[15] ; theta_abc:u6|th_ci[15]    ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.055     ; 2.185      ;
; -1.233 ; integrador:u5|out_int[14] ; theta_abc:u6|th_ai[12]    ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.055     ; 2.173      ;
; -1.229 ; integrador:u5|out_int[19] ; theta_abc:u6|th_ci[15]    ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.055     ; 2.169      ;
; -1.225 ; integrador:u5|out_int[7]  ; integrador:u5|out_int[27] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.055     ; 2.165      ;
; -1.223 ; integrador:u5|out_int[17] ; theta_abc:u6|th_bi[15]    ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.056     ; 2.162      ;
; -1.220 ; integrador:u5|out_int[9]  ; integrador:u5|out_int[29] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.055     ; 2.160      ;
; -1.219 ; integrador:u5|out_int[5]  ; integrador:u5|out_int[25] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.055     ; 2.159      ;
; -1.215 ; integrador:u5|out_int[14] ; theta_abc:u6|th_ai[13]    ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.055     ; 2.155      ;
; -1.207 ; integrador:u5|out_int[15] ; theta_abc:u6|th_ai[11]    ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.055     ; 2.147      ;
; -1.191 ; integrador:u5|out_int[14] ; theta_abc:u6|th_ci[13]    ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.055     ; 2.131      ;
; -1.190 ; integrador:u5|out_int[5]  ; integrador:u5|out_int[24] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.055     ; 2.130      ;
; -1.190 ; integrador:u5|out_int[9]  ; integrador:u5|out_int[28] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.055     ; 2.130      ;
; -1.190 ; integrador:u5|out_int[10] ; integrador:u5|out_int[27] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.055     ; 2.130      ;
; -1.190 ; integrador:u5|out_int[8]  ; integrador:u5|out_int[25] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.055     ; 2.130      ;
; -1.189 ; integrador:u5|out_int[15] ; theta_abc:u6|th_ai[12]    ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.055     ; 2.129      ;
; -1.187 ; integrador:u5|out_int[6]  ; integrador:u5|out_int[23] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.055     ; 2.127      ;
; -1.186 ; integrador:u5|out_int[7]  ; integrador:u5|out_int[26] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.055     ; 2.126      ;
; -1.186 ; integrador:u5|out_int[21] ; theta_abc:u6|th_bi[15]    ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.056     ; 2.125      ;
; -1.185 ; integrador:u5|out_int[12] ; integrador:u5|out_int[29] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.055     ; 2.125      ;
; -1.184 ; integrador:u5|out_int[13] ; theta_abc:u6|th_ai[12]    ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.055     ; 2.124      ;
; -1.184 ; integrador:u5|out_int[13] ; theta_abc:u6|th_ai[13]    ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.055     ; 2.124      ;
; -1.180 ; integrador:u5|out_int[16] ; theta_abc:u6|th_ai[14]    ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.055     ; 2.120      ;
; -1.173 ; integrador:u5|out_int[14] ; theta_abc:u6|th_ci[14]    ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.055     ; 2.113      ;
; -1.172 ; integrador:u5|out_int[10] ; integrador:u5|out_int[28] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.055     ; 2.112      ;
; -1.172 ; integrador:u5|out_int[8]  ; integrador:u5|out_int[26] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.055     ; 2.112      ;
; -1.169 ; integrador:u5|out_int[6]  ; integrador:u5|out_int[24] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.055     ; 2.109      ;
; -1.167 ; integrador:u5|out_int[15] ; theta_abc:u6|th_bi[15]    ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.056     ; 2.106      ;
; -1.164 ; integrador:u5|out_int[20] ; theta_abc:u6|th_bi[14]    ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.056     ; 2.103      ;
; -1.162 ; integrador:u5|out_int[16] ; theta_abc:u6|th_ai[15]    ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.055     ; 2.102      ;
; -1.146 ; integrador:u5|out_int[20] ; theta_abc:u6|th_bi[15]    ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.056     ; 2.085      ;
; -1.145 ; theta_abc:u6|th_ci[15]    ; theta_abc:u6|th_c[15]     ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.079     ; 2.061      ;
; -1.145 ; integrador:u5|out_int[15] ; theta_abc:u6|th_ci[13]    ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.055     ; 2.085      ;
; -1.136 ; rst                       ; theta_abc:u6|th_bi[5]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.459      ; 2.635      ;
; -1.136 ; rst                       ; theta_abc:u6|th_bi[6]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.459      ; 2.635      ;
; -1.136 ; rst                       ; theta_abc:u6|th_bi[7]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.459      ; 2.635      ;
; -1.136 ; rst                       ; theta_abc:u6|th_bi[8]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.459      ; 2.635      ;
; -1.136 ; rst                       ; theta_abc:u6|th_bi[9]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.459      ; 2.635      ;
; -1.136 ; rst                       ; theta_abc:u6|th_bi[10]    ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.459      ; 2.635      ;
; -1.136 ; rst                       ; theta_abc:u6|th_bi[11]    ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.459      ; 2.635      ;
; -1.136 ; rst                       ; theta_abc:u6|th_bi[12]    ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.459      ; 2.635      ;
; -1.136 ; rst                       ; theta_abc:u6|th_bi[13]    ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.459      ; 2.635      ;
; -1.136 ; rst                       ; theta_abc:u6|th_bi[14]    ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.459      ; 2.635      ;
; -1.136 ; rst                       ; theta_abc:u6|th_bi[15]    ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.459      ; 2.635      ;
; -1.133 ; integrador:u5|out_int[14] ; theta_abc:u6|th_ai[10]    ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.055     ; 2.073      ;
; -1.131 ; integrador:u5|out_int[17] ; theta_abc:u6|th_ci[15]    ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.055     ; 2.071      ;
; -1.130 ; integrador:u5|out_int[15] ; theta_abc:u6|th_ci[14]    ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.055     ; 2.070      ;
; -1.129 ; integrador:u5|out_int[19] ; theta_abc:u6|th_ci[13]    ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.055     ; 2.069      ;
; -1.126 ; integrador:u5|out_int[18] ; theta_abc:u6|th_ci[14]    ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.055     ; 2.066      ;
; -1.125 ; integrador:u5|out_int[7]  ; integrador:u5|out_int[25] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.055     ; 2.065      ;
; -1.123 ; integrador:u5|out_int[17] ; theta_abc:u6|th_bi[13]    ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.056     ; 2.062      ;
; -1.123 ; integrador:u5|out_int[23] ; theta_abc:u6|th_bi[15]    ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.056     ; 2.062      ;
; -1.122 ; integrador:u5|out_int[14] ; integrador:u5|out_int[29] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.055     ; 2.062      ;
; -1.122 ; integrador:u5|out_int[19] ; theta_abc:u6|th_bi[15]    ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.056     ; 2.061      ;
; -1.121 ; theta_abc:u6|th_ci[14]    ; theta_abc:u6|th_c[14]     ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.079     ; 2.037      ;
; -1.121 ; integrador:u5|out_int[11] ; integrador:u5|out_int[29] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.055     ; 2.061      ;
; -1.120 ; integrador:u5|out_int[9]  ; integrador:u5|out_int[27] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.055     ; 2.060      ;
; -1.119 ; integrador:u5|out_int[5]  ; integrador:u5|out_int[23] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.055     ; 2.059      ;
; -1.115 ; integrador:u5|out_int[14] ; theta_abc:u6|th_ai[11]    ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.055     ; 2.055      ;
; -1.111 ; integrador:u5|out_int[19] ; theta_abc:u6|th_ci[14]    ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.055     ; 2.051      ;
; -1.109 ; theta_abc:u6|th_ci[13]    ; theta_abc:u6|th_c[13]     ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.079     ; 2.025      ;
; -1.108 ; integrador:u5|out_int[14] ; theta_abc:u6|th_bi[15]    ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.056     ; 2.047      ;
; -1.108 ; integrador:u5|out_int[18] ; theta_abc:u6|th_ci[15]    ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.055     ; 2.048      ;
; -1.107 ; integrador:u5|out_int[15] ; theta_abc:u6|th_ai[9]     ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.055     ; 2.047      ;
; -1.105 ; integrador:u5|out_int[17] ; theta_abc:u6|th_bi[14]    ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.056     ; 2.044      ;
; -1.104 ; integrador:u5|out_int[14] ; theta_abc:u6|th_bi[14]    ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.056     ; 2.043      ;
; -1.091 ; integrador:u5|out_int[14] ; theta_abc:u6|th_ci[11]    ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.055     ; 2.031      ;
; -1.090 ; integrador:u5|out_int[5]  ; integrador:u5|out_int[22] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.055     ; 2.030      ;
; -1.090 ; integrador:u5|out_int[11] ; integrador:u5|out_int[28] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.055     ; 2.030      ;
; -1.090 ; integrador:u5|out_int[9]  ; integrador:u5|out_int[26] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.055     ; 2.030      ;
; -1.090 ; integrador:u5|out_int[10] ; integrador:u5|out_int[25] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.055     ; 2.030      ;
; -1.090 ; integrador:u5|out_int[8]  ; integrador:u5|out_int[23] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.055     ; 2.030      ;
; -1.089 ; integrador:u5|out_int[15] ; theta_abc:u6|th_ai[10]    ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.055     ; 2.029      ;
; -1.087 ; integrador:u5|out_int[6]  ; integrador:u5|out_int[21] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.055     ; 2.027      ;
; -1.086 ; integrador:u5|out_int[7]  ; integrador:u5|out_int[24] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.055     ; 2.026      ;
; -1.086 ; integrador:u5|out_int[21] ; theta_abc:u6|th_bi[13]    ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.056     ; 2.025      ;
; -1.085 ; integrador:u5|out_int[12] ; integrador:u5|out_int[27] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.055     ; 2.025      ;
+--------+---------------------------+---------------------------+--------------------------------------------------+-----------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'upll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                           ;
+--------+----------------------------------------+----------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                ; Launch Clock                                     ; Latch Clock                                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; -0.280 ; clk_div:u1|clk_out_bi                  ; clk_div:u1|clk_out_bi                  ; clk_div:u1|clk_out_bi                            ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.367      ; 0.511      ;
; -0.273 ; clk_div:u1|clk_out_bi                  ; clk_div:u1|clk_out_bi                  ; clk_div:u1|clk_out_bi                            ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.367      ; 0.518      ;
; 0.311  ; fbpspwmdt:PWM1_FC01|port_PWM02         ; fbpspwmdt:PWM1_FC01|port_PWM02         ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 0.511      ;
; 0.311  ; en_PWM                                 ; en_PWM                                 ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 0.511      ;
; 0.312  ; fbpspwmdt:PWM2_FA01|port_PWM01         ; fbpspwmdt:PWM2_FA01|port_PWM01         ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312  ; fbpspwmdt:PWM2_FC02|port_PWM01         ; fbpspwmdt:PWM2_FC02|port_PWM01         ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312  ; fbpspwmdt:PWM2_FC01|port_PWM01         ; fbpspwmdt:PWM2_FC01|port_PWM01         ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312  ; fbpspwmdt:PWM2_FC02|port_PWM02         ; fbpspwmdt:PWM2_FC02|port_PWM02         ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312  ; fbpspwmdt:PWM2_FC01|port_PWM02         ; fbpspwmdt:PWM2_FC01|port_PWM02         ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312  ; fbpspwmdt:PWM2_FB02|port_PWM01         ; fbpspwmdt:PWM2_FB02|port_PWM01         ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312  ; fbpspwmdt:PWM2_FB01|port_PWM01         ; fbpspwmdt:PWM2_FB01|port_PWM01         ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312  ; fbpspwmdt:PWM2_FB02|port_PWM02         ; fbpspwmdt:PWM2_FB02|port_PWM02         ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312  ; fbpspwmdt:PWM2_FB01|port_PWM02         ; fbpspwmdt:PWM2_FB01|port_PWM02         ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312  ; fbpspwmdt:PWM2_FA03|port_PWM01         ; fbpspwmdt:PWM2_FA03|port_PWM01         ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312  ; fbpspwmdt:PWM2_FA03|port_PWM02         ; fbpspwmdt:PWM2_FA03|port_PWM02         ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312  ; fbpspwmdt:PWM2_FA01|port_PWM02         ; fbpspwmdt:PWM2_FA01|port_PWM02         ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312  ; fbpspwmdt:PWM1_FA03|port_PWM02         ; fbpspwmdt:PWM1_FA03|port_PWM02         ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312  ; fbpspwmdt:PWM1_FA02|port_PWM02         ; fbpspwmdt:PWM1_FA02|port_PWM02         ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312  ; fbpspwmdt:PWM1_FA03|port_PWM01         ; fbpspwmdt:PWM1_FA03|port_PWM01         ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312  ; portadora_tringular:ucr4|dir_int       ; portadora_tringular:ucr4|dir_int       ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312  ; portadora_tringular:ucr2|dir_int       ; portadora_tringular:ucr2|dir_int       ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312  ; portadora_tringular:ucr1|dir_int       ; portadora_tringular:ucr1|dir_int       ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312  ; fbpspwmdt:PWM2_FC03|port_PWM01         ; fbpspwmdt:PWM2_FC03|port_PWM01         ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312  ; fbpspwmdt:PWM2_FC03|port_PWM02         ; fbpspwmdt:PWM2_FC03|port_PWM02         ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312  ; fbpspwmdt:PWM1_FC03|port_PWM02         ; fbpspwmdt:PWM1_FC03|port_PWM02         ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312  ; fbpspwmdt:PWM1_FC02|port_PWM02         ; fbpspwmdt:PWM1_FC02|port_PWM02         ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312  ; fbpspwmdt:PWM1_FC03|port_PWM01         ; fbpspwmdt:PWM1_FC03|port_PWM01         ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312  ; fbpspwmdt:PWM1_FC02|port_PWM01         ; fbpspwmdt:PWM1_FC02|port_PWM01         ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312  ; fbpspwmdt:PWM1_FC01|port_PWM01         ; fbpspwmdt:PWM1_FC01|port_PWM01         ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312  ; fbpspwmdt:PWM2_FB03|port_PWM01         ; fbpspwmdt:PWM2_FB03|port_PWM01         ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312  ; fbpspwmdt:PWM2_FB03|port_PWM02         ; fbpspwmdt:PWM2_FB03|port_PWM02         ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312  ; fbpspwmdt:PWM1_FB03|port_PWM02         ; fbpspwmdt:PWM1_FB03|port_PWM02         ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312  ; fbpspwmdt:PWM1_FB02|port_PWM02         ; fbpspwmdt:PWM1_FB02|port_PWM02         ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312  ; fbpspwmdt:PWM1_FB01|port_PWM02         ; fbpspwmdt:PWM1_FB01|port_PWM02         ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312  ; fbpspwmdt:PWM1_FB03|port_PWM01         ; fbpspwmdt:PWM1_FB03|port_PWM01         ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312  ; fbpspwmdt:PWM1_FA01|port_PWM02         ; fbpspwmdt:PWM1_FA01|port_PWM02         ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312  ; fbpspwmdt:PWM1_FA01|port_PWM01         ; fbpspwmdt:PWM1_FA01|port_PWM01         ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312  ; portadora_tringular:ucr3|dir_int       ; portadora_tringular:ucr3|dir_int       ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.313  ; fbpspwmdt:PWM1_FB01|port_PWM01         ; fbpspwmdt:PWM1_FB01|port_PWM01         ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.511      ;
; 0.313  ; fbpspwmdt:PWM2_FA02|port_PWM01         ; fbpspwmdt:PWM2_FA02|port_PWM01         ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.511      ;
; 0.313  ; fbpspwmdt:PWM2_FA02|port_PWM02         ; fbpspwmdt:PWM2_FA02|port_PWM02         ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.511      ;
; 0.313  ; fbpspwmdt:PWM1_FA02|port_PWM01         ; fbpspwmdt:PWM1_FA02|port_PWM01         ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.511      ;
; 0.313  ; fbpspwmdt:PWM1_FB02|port_PWM01         ; fbpspwmdt:PWM1_FB02|port_PWM01         ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.511      ;
; 0.510  ; clk_div:u1|count[3]                    ; clk_div:u1|count[3]                    ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 0.710      ;
; 0.510  ; clk_div:u1|count[13]                   ; clk_div:u1|count[13]                   ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 0.710      ;
; 0.511  ; clk_div:u1|count[15]                   ; clk_div:u1|count[15]                   ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 0.711      ;
; 0.511  ; clk_div:u1|count[1]                    ; clk_div:u1|count[1]                    ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 0.711      ;
; 0.511  ; clk_div:u1|count[5]                    ; clk_div:u1|count[5]                    ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 0.711      ;
; 0.511  ; clk_div:u1|count[11]                   ; clk_div:u1|count[11]                   ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 0.711      ;
; 0.512  ; portadora_tringular:ucr1|c_int[6]      ; portadora_tringular:ucr1|c_int[6]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.711      ;
; 0.512  ; portadora_tringular:ucr1|c_int[13]     ; portadora_tringular:ucr1|c_int[13]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.711      ;
; 0.512  ; clk_div:u1|count[6]                    ; clk_div:u1|count[6]                    ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 0.712      ;
; 0.512  ; portadora_tringular:ucr6|c_int[13]     ; portadora_tringular:ucr6|c_int[13]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.711      ;
; 0.513  ; portadora_tringular:ucr1|c_int[15]     ; portadora_tringular:ucr1|c_int[15]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.712      ;
; 0.513  ; portadora_tringular:ucr1|c_int[2]      ; portadora_tringular:ucr1|c_int[2]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.712      ;
; 0.513  ; portadora_tringular:ucr1|c_int[11]     ; portadora_tringular:ucr1|c_int[11]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.712      ;
; 0.513  ; portadora_tringular:ucr6|c_int[15]     ; portadora_tringular:ucr6|c_int[15]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.712      ;
; 0.513  ; portadora_tringular:ucr6|c_int[11]     ; portadora_tringular:ucr6|c_int[11]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.712      ;
; 0.513  ; portadora_tringular:ucr5|c_int[15]     ; portadora_tringular:ucr5|c_int[15]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.712      ;
; 0.514  ; portadora_tringular:ucr1|c_int[1]      ; portadora_tringular:ucr1|c_int[1]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.713      ;
; 0.514  ; portadora_tringular:ucr1|c_int[12]     ; portadora_tringular:ucr1|c_int[12]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.713      ;
; 0.514  ; portadora_tringular:ucr1|c_int[14]     ; portadora_tringular:ucr1|c_int[14]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.713      ;
; 0.514  ; clk_div:u1|count[2]                    ; clk_div:u1|count[2]                    ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 0.714      ;
; 0.514  ; clk_div:u1|count[7]                    ; clk_div:u1|count[7]                    ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 0.714      ;
; 0.514  ; clk_div:u1|count[9]                    ; clk_div:u1|count[9]                    ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 0.714      ;
; 0.514  ; portadora_tringular:ucr5|c_int[14]     ; portadora_tringular:ucr5|c_int[14]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.713      ;
; 0.514  ; portadora_tringular:ucr5|c_int[12]     ; portadora_tringular:ucr5|c_int[12]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.713      ;
; 0.515  ; portadora_tringular:ucr1|c_int[8]      ; portadora_tringular:ucr1|c_int[8]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.714      ;
; 0.515  ; portadora_tringular:ucr1|c_int[10]     ; portadora_tringular:ucr1|c_int[10]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.714      ;
; 0.515  ; clk_div:u1|count[4]                    ; clk_div:u1|count[4]                    ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 0.715      ;
; 0.515  ; clk_div:u1|count[12]                   ; clk_div:u1|count[12]                   ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 0.715      ;
; 0.515  ; clk_div:u1|count[14]                   ; clk_div:u1|count[14]                   ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 0.715      ;
; 0.516  ; clk_div:u1|count[8]                    ; clk_div:u1|count[8]                    ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 0.716      ;
; 0.516  ; clk_div:u1|count[10]                   ; clk_div:u1|count[10]                   ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 0.716      ;
; 0.529  ; portadora_tringular:ucr1|c_int[3]      ; portadora_tringular:ucr1|c_int[3]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.728      ;
; 0.529  ; clk_div:u1|count[0]                    ; clk_div:u1|count[0]                    ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 0.729      ;
; 0.530  ; portadora_tringular:ucr1|c_int[5]      ; portadora_tringular:ucr1|c_int[5]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.729      ;
; 0.530  ; portadora_tringular:ucr5|c_int[0]      ; portadora_tringular:ucr5|c_int[0]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.729      ;
; 0.531  ; portadora_tringular:ucr1|c_int[4]      ; portadora_tringular:ucr1|c_int[4]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.730      ;
; 0.531  ; portadora_tringular:ucr6|c_int[1]      ; portadora_tringular:ucr6|c_int[1]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.730      ;
; 0.532  ; portadora_tringular:ucr5|c_int[10]     ; portadora_tringular:ucr5|c_int[10]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.731      ;
; 0.534  ; portadora_tringular:ucr1|c_int[7]      ; portadora_tringular:ucr1|c_int[7]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.733      ;
; 0.534  ; portadora_tringular:ucr1|c_int[9]      ; portadora_tringular:ucr1|c_int[9]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.733      ;
; 0.602  ; fbpspwmdt:PWM1_FA01|var_Dead_Count2[6] ; fbpspwmdt:PWM1_FA01|var_Dead_Count2[6] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.801      ;
; 0.603  ; fbpspwmdt:PWM2_FB02|var_Dead_Count1[6] ; fbpspwmdt:PWM2_FB02|var_Dead_Count1[6] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.802      ;
; 0.603  ; fbpspwmdt:PWM1_FC03|var_Dead_Count2[6] ; fbpspwmdt:PWM1_FC03|var_Dead_Count2[6] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.802      ;
; 0.603  ; fbpspwmdt:PWM1_FB03|var_Dead_Count1[6] ; fbpspwmdt:PWM1_FB03|var_Dead_Count1[6] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.802      ;
; 0.604  ; fbpspwmdt:PWM2_FB03|var_Dead_Count1[6] ; fbpspwmdt:PWM2_FB03|var_Dead_Count1[6] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 0.804      ;
; 0.625  ; portadora_tringular:ucr2|c_int[10]     ; portadora_tringular:ucr2|dir_int       ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.824      ;
; 0.631  ; portadora_tringular:ucr4|dir_int       ; portadora_tringular:ucr4|c_int[10]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.830      ;
; 0.631  ; portadora_tringular:ucr4|dir_int       ; portadora_tringular:ucr4|c_int[3]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.830      ;
; 0.632  ; portadora_tringular:ucr4|dir_int       ; portadora_tringular:ucr4|c_int[1]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.831      ;
; 0.632  ; portadora_tringular:ucr4|dir_int       ; portadora_tringular:ucr4|c_int[4]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.831      ;
; 0.632  ; portadora_tringular:ucr4|dir_int       ; portadora_tringular:ucr4|c_int[9]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.831      ;
; 0.634  ; portadora_tringular:ucr6|c_int[14]     ; portadora_tringular:ucr6|c_int[14]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.833      ;
; 0.635  ; portadora_tringular:ucr4|c_int[10]     ; portadora_tringular:ucr4|dir_int       ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.834      ;
; 0.637  ; portadora_tringular:ucr5|c_int[13]     ; portadora_tringular:ucr5|c_int[13]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.836      ;
; 0.641  ; portadora_tringular:ucr5|c_int[11]     ; portadora_tringular:ucr5|c_int[11]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.840      ;
; 0.643  ; portadora_tringular:ucr5|c_int[7]      ; portadora_tringular:ucr5|c_int[7]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.842      ;
; 0.643  ; portadora_tringular:ucr5|c_int[2]      ; portadora_tringular:ucr5|c_int[2]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.842      ;
+--------+----------------------------------------+----------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk_div:u1|clk_out_bi'                                                                                                                                ;
+-------+---------------------------+---------------------------+--------------------------------------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                   ; Launch Clock                                     ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+---------------------------+--------------------------------------------------+-----------------------+--------------+------------+------------+
; 0.353 ; integrador:u5|out_int[29] ; integrador:u5|out_int[29] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.055      ; 0.552      ;
; 0.487 ; rst                       ; theta_abc:u6|th_ci[5]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.907      ; 2.493      ;
; 0.487 ; rst                       ; theta_abc:u6|th_ci[6]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.907      ; 2.493      ;
; 0.487 ; rst                       ; theta_abc:u6|th_ci[7]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.907      ; 2.493      ;
; 0.487 ; rst                       ; theta_abc:u6|th_ci[8]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.907      ; 2.493      ;
; 0.487 ; rst                       ; theta_abc:u6|th_ci[9]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.907      ; 2.493      ;
; 0.487 ; rst                       ; theta_abc:u6|th_ci[10]    ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.907      ; 2.493      ;
; 0.487 ; rst                       ; theta_abc:u6|th_ci[11]    ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.907      ; 2.493      ;
; 0.487 ; rst                       ; theta_abc:u6|th_ci[12]    ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.907      ; 2.493      ;
; 0.487 ; rst                       ; theta_abc:u6|th_ci[13]    ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.907      ; 2.493      ;
; 0.487 ; rst                       ; theta_abc:u6|th_ci[14]    ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.907      ; 2.493      ;
; 0.487 ; rst                       ; theta_abc:u6|th_ci[15]    ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.907      ; 2.493      ;
; 0.494 ; integrador:u5|out_int[12] ; integrador:u5|out_int[12] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.055      ; 0.693      ;
; 0.494 ; integrador:u5|out_int[7]  ; integrador:u5|out_int[7]  ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.055      ; 0.693      ;
; 0.495 ; integrador:u5|out_int[6]  ; integrador:u5|out_int[6]  ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.055      ; 0.694      ;
; 0.496 ; integrador:u5|out_int[10] ; integrador:u5|out_int[10] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.055      ; 0.695      ;
; 0.497 ; integrador:u5|out_int[9]  ; integrador:u5|out_int[9]  ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.055      ; 0.696      ;
; 0.497 ; integrador:u5|out_int[8]  ; integrador:u5|out_int[8]  ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.055      ; 0.696      ;
; 0.499 ; integrador:u5|out_int[11] ; integrador:u5|out_int[11] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.055      ; 0.698      ;
; 0.503 ; integrador:u5|out_int[28] ; theta_abc:u6|th_ai[15]    ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.056      ; 0.703      ;
; 0.511 ; rst                       ; theta_abc:u6|th_ai[5]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.907      ; 2.517      ;
; 0.511 ; rst                       ; theta_abc:u6|th_ai[6]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.907      ; 2.517      ;
; 0.511 ; rst                       ; theta_abc:u6|th_ai[7]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.907      ; 2.517      ;
; 0.511 ; rst                       ; theta_abc:u6|th_ai[8]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.907      ; 2.517      ;
; 0.511 ; rst                       ; theta_abc:u6|th_ai[9]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.907      ; 2.517      ;
; 0.511 ; rst                       ; theta_abc:u6|th_ai[10]    ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.907      ; 2.517      ;
; 0.511 ; rst                       ; theta_abc:u6|th_ai[11]    ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.907      ; 2.517      ;
; 0.511 ; rst                       ; theta_abc:u6|th_ai[12]    ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.907      ; 2.517      ;
; 0.511 ; rst                       ; theta_abc:u6|th_ai[13]    ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.907      ; 2.517      ;
; 0.511 ; rst                       ; theta_abc:u6|th_ai[14]    ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.907      ; 2.517      ;
; 0.511 ; rst                       ; theta_abc:u6|th_ai[15]    ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.907      ; 2.517      ;
; 0.511 ; integrador:u5|out_int[20] ; integrador:u5|out_int[20] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.055      ; 0.710      ;
; 0.512 ; integrador:u5|out_int[28] ; integrador:u5|out_int[28] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.055      ; 0.711      ;
; 0.514 ; integrador:u5|out_int[5]  ; integrador:u5|out_int[5]  ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.055      ; 0.713      ;
; 0.515 ; integrador:u5|out_int[26] ; integrador:u5|out_int[26] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.055      ; 0.714      ;
; 0.515 ; integrador:u5|out_int[24] ; integrador:u5|out_int[24] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.055      ; 0.714      ;
; 0.515 ; integrador:u5|out_int[13] ; integrador:u5|out_int[13] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.055      ; 0.714      ;
; 0.516 ; integrador:u5|out_int[21] ; integrador:u5|out_int[21] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.055      ; 0.715      ;
; 0.527 ; integrador:u5|out_int[16] ; integrador:u5|out_int[16] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.055      ; 0.726      ;
; 0.527 ; integrador:u5|out_int[14] ; integrador:u5|out_int[14] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.055      ; 0.726      ;
; 0.529 ; integrador:u5|out_int[22] ; integrador:u5|out_int[22] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.055      ; 0.728      ;
; 0.530 ; integrador:u5|out_int[23] ; integrador:u5|out_int[23] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.055      ; 0.729      ;
; 0.530 ; integrador:u5|out_int[18] ; integrador:u5|out_int[18] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.055      ; 0.729      ;
; 0.531 ; integrador:u5|out_int[17] ; integrador:u5|out_int[17] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.055      ; 0.730      ;
; 0.532 ; integrador:u5|out_int[19] ; integrador:u5|out_int[19] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.055      ; 0.731      ;
; 0.532 ; integrador:u5|out_int[15] ; integrador:u5|out_int[15] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.055      ; 0.731      ;
; 0.534 ; integrador:u5|out_int[27] ; integrador:u5|out_int[27] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.055      ; 0.733      ;
; 0.534 ; integrador:u5|out_int[25] ; integrador:u5|out_int[25] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.055      ; 0.733      ;
; 0.560 ; rst                       ; theta_abc:u6|th_bi[5]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.906      ; 2.565      ;
; 0.560 ; rst                       ; theta_abc:u6|th_bi[6]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.906      ; 2.565      ;
; 0.560 ; rst                       ; theta_abc:u6|th_bi[7]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.906      ; 2.565      ;
; 0.560 ; rst                       ; theta_abc:u6|th_bi[8]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.906      ; 2.565      ;
; 0.560 ; rst                       ; theta_abc:u6|th_bi[9]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.906      ; 2.565      ;
; 0.560 ; rst                       ; theta_abc:u6|th_bi[10]    ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.906      ; 2.565      ;
; 0.560 ; rst                       ; theta_abc:u6|th_bi[11]    ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.906      ; 2.565      ;
; 0.560 ; rst                       ; theta_abc:u6|th_bi[12]    ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.906      ; 2.565      ;
; 0.560 ; rst                       ; theta_abc:u6|th_bi[13]    ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.906      ; 2.565      ;
; 0.560 ; rst                       ; theta_abc:u6|th_bi[14]    ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.906      ; 2.565      ;
; 0.560 ; rst                       ; theta_abc:u6|th_bi[15]    ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.906      ; 2.565      ;
; 0.638 ; integrador:u5|out_int[29] ; integrador:u5|out_int[28] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.055      ; 0.837      ;
; 0.638 ; integrador:u5|out_int[29] ; integrador:u5|out_int[27] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.055      ; 0.837      ;
; 0.638 ; integrador:u5|out_int[29] ; integrador:u5|out_int[26] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.055      ; 0.837      ;
; 0.638 ; integrador:u5|out_int[29] ; integrador:u5|out_int[25] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.055      ; 0.837      ;
; 0.638 ; integrador:u5|out_int[29] ; integrador:u5|out_int[24] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.055      ; 0.837      ;
; 0.638 ; integrador:u5|out_int[29] ; integrador:u5|out_int[23] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.055      ; 0.837      ;
; 0.638 ; integrador:u5|out_int[29] ; integrador:u5|out_int[22] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.055      ; 0.837      ;
; 0.638 ; integrador:u5|out_int[29] ; integrador:u5|out_int[21] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.055      ; 0.837      ;
; 0.638 ; integrador:u5|out_int[29] ; integrador:u5|out_int[20] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.055      ; 0.837      ;
; 0.638 ; integrador:u5|out_int[29] ; integrador:u5|out_int[19] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.055      ; 0.837      ;
; 0.638 ; integrador:u5|out_int[29] ; integrador:u5|out_int[18] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.055      ; 0.837      ;
; 0.638 ; integrador:u5|out_int[29] ; integrador:u5|out_int[17] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.055      ; 0.837      ;
; 0.653 ; integrador:u5|out_int[20] ; theta_abc:u6|th_ai[7]     ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.056      ; 0.853      ;
; 0.661 ; integrador:u5|out_int[27] ; theta_abc:u6|th_ai[14]    ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.056      ; 0.861      ;
; 0.669 ; integrador:u5|out_int[25] ; theta_abc:u6|th_ai[12]    ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.056      ; 0.869      ;
; 0.674 ; integrador:u5|out_int[22] ; theta_abc:u6|th_ai[9]     ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.056      ; 0.874      ;
; 0.687 ; integrador:u5|out_int[26] ; theta_abc:u6|th_ai[13]    ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.056      ; 0.887      ;
; 0.688 ; integrador:u5|out_int[21] ; theta_abc:u6|th_ai[8]     ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.056      ; 0.888      ;
; 0.690 ; integrador:u5|out_int[28] ; theta_abc:u6|th_ci[15]    ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.056      ; 0.890      ;
; 0.700 ; integrador:u5|out_int[23] ; theta_abc:u6|th_ai[10]    ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.056      ; 0.900      ;
; 0.737 ; integrador:u5|out_int[12] ; integrador:u5|out_int[13] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.055      ; 0.936      ;
; 0.738 ; integrador:u5|out_int[6]  ; integrador:u5|out_int[7]  ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.055      ; 0.937      ;
; 0.741 ; integrador:u5|out_int[10] ; integrador:u5|out_int[11] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.055      ; 0.940      ;
; 0.742 ; integrador:u5|out_int[8]  ; integrador:u5|out_int[9]  ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.055      ; 0.941      ;
; 0.744 ; integrador:u5|out_int[7]  ; integrador:u5|out_int[8]  ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.055      ; 0.943      ;
; 0.747 ; integrador:u5|out_int[5]  ; integrador:u5|out_int[6]  ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.055      ; 0.946      ;
; 0.748 ; integrador:u5|out_int[11] ; integrador:u5|out_int[12] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.055      ; 0.947      ;
; 0.748 ; integrador:u5|out_int[9]  ; integrador:u5|out_int[10] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.055      ; 0.947      ;
; 0.751 ; integrador:u5|out_int[7]  ; integrador:u5|out_int[9]  ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.055      ; 0.950      ;
; 0.754 ; integrador:u5|out_int[5]  ; integrador:u5|out_int[7]  ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.055      ; 0.953      ;
; 0.755 ; integrador:u5|out_int[20] ; integrador:u5|out_int[21] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.055      ; 0.954      ;
; 0.755 ; integrador:u5|out_int[11] ; integrador:u5|out_int[13] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.055      ; 0.954      ;
; 0.755 ; integrador:u5|out_int[9]  ; integrador:u5|out_int[11] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.055      ; 0.954      ;
; 0.756 ; integrador:u5|out_int[28] ; integrador:u5|out_int[29] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.055      ; 0.955      ;
; 0.760 ; integrador:u5|out_int[26] ; integrador:u5|out_int[27] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.055      ; 0.959      ;
; 0.760 ; integrador:u5|out_int[24] ; integrador:u5|out_int[25] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.055      ; 0.959      ;
; 0.764 ; integrador:u5|out_int[13] ; integrador:u5|out_int[14] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.055      ; 0.963      ;
; 0.765 ; integrador:u5|out_int[21] ; integrador:u5|out_int[22] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.055      ; 0.964      ;
; 0.771 ; integrador:u5|out_int[16] ; integrador:u5|out_int[17] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.055      ; 0.970      ;
; 0.771 ; integrador:u5|out_int[14] ; integrador:u5|out_int[15] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.055      ; 0.970      ;
; 0.771 ; integrador:u5|out_int[13] ; integrador:u5|out_int[15] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.055      ; 0.970      ;
+-------+---------------------------+---------------------------+--------------------------------------------------+-----------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'clk_div:u1|clk_out_bi'                                                                                                             ;
+--------+-----------+---------------------------+--------------------------------------------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                   ; Launch Clock                                     ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------------------------+--------------------------------------------------+-----------------------+--------------+------------+------------+
; -1.184 ; rst       ; integrador:u5|out_int[5]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.460      ; 2.684      ;
; -1.184 ; rst       ; integrador:u5|out_int[6]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.460      ; 2.684      ;
; -1.184 ; rst       ; integrador:u5|out_int[7]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.460      ; 2.684      ;
; -1.184 ; rst       ; integrador:u5|out_int[8]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.460      ; 2.684      ;
; -1.184 ; rst       ; integrador:u5|out_int[9]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.460      ; 2.684      ;
; -1.184 ; rst       ; integrador:u5|out_int[10] ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.460      ; 2.684      ;
; -1.184 ; rst       ; integrador:u5|out_int[11] ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.460      ; 2.684      ;
; -1.184 ; rst       ; integrador:u5|out_int[12] ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.460      ; 2.684      ;
; -1.184 ; rst       ; integrador:u5|out_int[13] ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.460      ; 2.684      ;
; -1.184 ; rst       ; integrador:u5|out_int[15] ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.460      ; 2.684      ;
; -1.184 ; rst       ; integrador:u5|out_int[16] ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.460      ; 2.684      ;
; -1.184 ; rst       ; integrador:u5|out_int[17] ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.460      ; 2.684      ;
; -1.184 ; rst       ; integrador:u5|out_int[18] ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.460      ; 2.684      ;
; -1.184 ; rst       ; integrador:u5|out_int[19] ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.460      ; 2.684      ;
; -1.184 ; rst       ; integrador:u5|out_int[20] ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.460      ; 2.684      ;
; -1.184 ; rst       ; integrador:u5|out_int[21] ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.460      ; 2.684      ;
; -1.184 ; rst       ; integrador:u5|out_int[22] ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.460      ; 2.684      ;
; -1.184 ; rst       ; integrador:u5|out_int[23] ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.460      ; 2.684      ;
; -1.184 ; rst       ; integrador:u5|out_int[24] ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.460      ; 2.684      ;
; -1.184 ; rst       ; integrador:u5|out_int[25] ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.460      ; 2.684      ;
; -1.184 ; rst       ; integrador:u5|out_int[26] ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.460      ; 2.684      ;
; -1.184 ; rst       ; integrador:u5|out_int[27] ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.460      ; 2.684      ;
; -1.184 ; rst       ; integrador:u5|out_int[28] ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.460      ; 2.684      ;
; -1.184 ; rst       ; integrador:u5|out_int[29] ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.460      ; 2.684      ;
; -1.184 ; rst       ; integrador:u5|out_int[14] ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.460      ; 2.684      ;
; -1.184 ; rst       ; theta_abc:u6|th_a[15]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.451      ; 2.675      ;
; -1.184 ; rst       ; theta_abc:u6|th_a[14]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.451      ; 2.675      ;
; -1.184 ; rst       ; theta_abc:u6|th_a[13]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.451      ; 2.675      ;
; -1.184 ; rst       ; theta_abc:u6|th_a[12]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.451      ; 2.675      ;
; -1.184 ; rst       ; theta_abc:u6|th_a[11]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.451      ; 2.675      ;
; -1.184 ; rst       ; theta_abc:u6|th_a[10]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.451      ; 2.675      ;
; -1.184 ; rst       ; theta_abc:u6|th_a[9]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.451      ; 2.675      ;
; -1.184 ; rst       ; theta_abc:u6|th_a[8]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.451      ; 2.675      ;
; -1.184 ; rst       ; theta_abc:u6|th_a[7]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.451      ; 2.675      ;
; -1.184 ; rst       ; theta_abc:u6|th_a[6]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.451      ; 2.675      ;
; -1.184 ; rst       ; theta_abc:u6|th_a[5]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.451      ; 2.675      ;
; -1.183 ; rst       ; theta_abc:u6|th_b[15]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.444      ; 2.667      ;
; -1.183 ; rst       ; theta_abc:u6|th_b[14]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.444      ; 2.667      ;
; -1.183 ; rst       ; theta_abc:u6|th_b[13]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.444      ; 2.667      ;
; -1.183 ; rst       ; theta_abc:u6|th_b[12]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.444      ; 2.667      ;
; -1.183 ; rst       ; theta_abc:u6|th_b[11]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.444      ; 2.667      ;
; -1.183 ; rst       ; theta_abc:u6|th_b[10]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.444      ; 2.667      ;
; -1.183 ; rst       ; theta_abc:u6|th_b[9]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.444      ; 2.667      ;
; -1.183 ; rst       ; theta_abc:u6|th_b[8]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.444      ; 2.667      ;
; -1.183 ; rst       ; theta_abc:u6|th_b[7]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.444      ; 2.667      ;
; -1.183 ; rst       ; theta_abc:u6|th_b[6]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.444      ; 2.667      ;
; -1.183 ; rst       ; theta_abc:u6|th_b[5]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.444      ; 2.667      ;
; -1.183 ; rst       ; theta_abc:u6|th_c[15]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.437      ; 2.660      ;
; -1.183 ; rst       ; theta_abc:u6|th_c[14]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.437      ; 2.660      ;
; -1.183 ; rst       ; theta_abc:u6|th_c[13]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.437      ; 2.660      ;
; -1.183 ; rst       ; theta_abc:u6|th_c[12]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.437      ; 2.660      ;
; -1.183 ; rst       ; theta_abc:u6|th_c[11]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.437      ; 2.660      ;
; -1.183 ; rst       ; theta_abc:u6|th_c[10]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.437      ; 2.660      ;
; -1.183 ; rst       ; theta_abc:u6|th_c[9]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.437      ; 2.660      ;
; -1.183 ; rst       ; theta_abc:u6|th_c[8]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.437      ; 2.660      ;
; -1.183 ; rst       ; theta_abc:u6|th_c[7]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.437      ; 2.660      ;
; -1.183 ; rst       ; theta_abc:u6|th_c[6]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.437      ; 2.660      ;
; -1.183 ; rst       ; theta_abc:u6|th_c[5]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.437      ; 2.660      ;
+--------+-----------+---------------------------+--------------------------------------------------+-----------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'upll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                     ;
+-------+-----------+------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node                            ; Launch Clock                                     ; Latch Clock                                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; 6.324 ; en_PWM    ; fbpspwmdt:PWM2_FA03|port_PWM02     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.063     ; 2.983      ;
; 6.407 ; en_PWM    ; fbpspwmdt:PWM1_FC03|port_PWM02     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.036     ; 2.927      ;
; 6.407 ; en_PWM    ; fbpspwmdt:PWM1_FC03|port_PWM01     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.036     ; 2.927      ;
; 6.408 ; en_PWM    ; fbpspwmdt:PWM1_FA02|port_PWM01     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.068     ; 2.894      ;
; 6.548 ; en_PWM    ; fbpspwmdt:PWM2_FA02|port_PWM01     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.070     ; 2.752      ;
; 6.584 ; en_PWM    ; fbpspwmdt:PWM1_FC01|port_PWM02     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.036     ; 2.750      ;
; 6.623 ; rst       ; portadora_tringular:ucr5|c_int[0]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.060     ; 2.687      ;
; 6.623 ; rst       ; portadora_tringular:ucr6|c_int[0]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.064     ; 2.683      ;
; 6.623 ; rst       ; portadora_tringular:ucr5|c_int[8]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.060     ; 2.687      ;
; 6.623 ; rst       ; portadora_tringular:ucr5|c_int[10] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.060     ; 2.687      ;
; 6.623 ; rst       ; portadora_tringular:ucr5|c_int[4]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.060     ; 2.687      ;
; 6.623 ; rst       ; portadora_tringular:ucr5|c_int[3]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.060     ; 2.687      ;
; 6.623 ; rst       ; portadora_tringular:ucr5|c_int[2]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.060     ; 2.687      ;
; 6.623 ; rst       ; portadora_tringular:ucr5|c_int[1]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.060     ; 2.687      ;
; 6.623 ; rst       ; portadora_tringular:ucr5|c_int[5]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.060     ; 2.687      ;
; 6.623 ; rst       ; portadora_tringular:ucr5|c_int[12] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.060     ; 2.687      ;
; 6.623 ; rst       ; portadora_tringular:ucr5|c_int[13] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.060     ; 2.687      ;
; 6.623 ; rst       ; portadora_tringular:ucr5|c_int[14] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.060     ; 2.687      ;
; 6.623 ; rst       ; portadora_tringular:ucr5|c_int[15] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.060     ; 2.687      ;
; 6.623 ; rst       ; portadora_tringular:ucr5|c_int[9]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.060     ; 2.687      ;
; 6.623 ; rst       ; portadora_tringular:ucr5|dir_int   ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.060     ; 2.687      ;
; 6.623 ; rst       ; portadora_tringular:ucr5|c_int[6]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.060     ; 2.687      ;
; 6.623 ; rst       ; portadora_tringular:ucr5|c_int[7]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.060     ; 2.687      ;
; 6.623 ; rst       ; portadora_tringular:ucr5|c_int[11] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.060     ; 2.687      ;
; 6.623 ; rst       ; portadora_tringular:ucr2|c_int[2]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.074     ; 2.673      ;
; 6.623 ; rst       ; portadora_tringular:ucr2|c_int[3]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.074     ; 2.673      ;
; 6.623 ; rst       ; portadora_tringular:ucr2|c_int[4]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.074     ; 2.673      ;
; 6.623 ; rst       ; portadora_tringular:ucr2|c_int[5]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.074     ; 2.673      ;
; 6.623 ; rst       ; portadora_tringular:ucr2|c_int[6]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.074     ; 2.673      ;
; 6.623 ; rst       ; portadora_tringular:ucr2|c_int[7]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.074     ; 2.673      ;
; 6.623 ; rst       ; portadora_tringular:ucr2|c_int[9]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.074     ; 2.673      ;
; 6.623 ; rst       ; portadora_tringular:ucr2|c_int[10] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.074     ; 2.673      ;
; 6.623 ; rst       ; portadora_tringular:ucr2|dir_int   ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.074     ; 2.673      ;
; 6.623 ; rst       ; portadora_tringular:ucr2|c_int[11] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.074     ; 2.673      ;
; 6.623 ; rst       ; portadora_tringular:ucr4|c_int[3]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.069     ; 2.678      ;
; 6.623 ; rst       ; portadora_tringular:ucr4|c_int[4]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.069     ; 2.678      ;
; 6.623 ; rst       ; portadora_tringular:ucr4|c_int[5]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.069     ; 2.678      ;
; 6.623 ; rst       ; portadora_tringular:ucr4|c_int[6]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.069     ; 2.678      ;
; 6.623 ; rst       ; portadora_tringular:ucr4|c_int[7]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.069     ; 2.678      ;
; 6.623 ; rst       ; portadora_tringular:ucr4|c_int[9]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.069     ; 2.678      ;
; 6.623 ; rst       ; portadora_tringular:ucr4|c_int[10] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.069     ; 2.678      ;
; 6.623 ; rst       ; portadora_tringular:ucr4|c_int[15] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.069     ; 2.678      ;
; 6.623 ; rst       ; portadora_tringular:ucr4|dir_int   ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.069     ; 2.678      ;
; 6.623 ; rst       ; portadora_tringular:ucr4|c_int[1]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.069     ; 2.678      ;
; 6.623 ; rst       ; portadora_tringular:ucr6|c_int[7]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.064     ; 2.683      ;
; 6.623 ; rst       ; portadora_tringular:ucr6|c_int[8]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.062     ; 2.685      ;
; 6.623 ; rst       ; portadora_tringular:ucr6|c_int[10] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.062     ; 2.685      ;
; 6.623 ; rst       ; portadora_tringular:ucr6|c_int[6]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.062     ; 2.685      ;
; 6.623 ; rst       ; portadora_tringular:ucr6|c_int[11] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.062     ; 2.685      ;
; 6.623 ; rst       ; portadora_tringular:ucr6|c_int[2]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.064     ; 2.683      ;
; 6.623 ; rst       ; portadora_tringular:ucr6|c_int[5]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.064     ; 2.683      ;
; 6.623 ; rst       ; portadora_tringular:ucr6|c_int[4]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.061     ; 2.686      ;
; 6.623 ; rst       ; portadora_tringular:ucr6|c_int[9]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.062     ; 2.685      ;
; 6.623 ; rst       ; portadora_tringular:ucr6|c_int[1]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.062     ; 2.685      ;
; 6.623 ; rst       ; portadora_tringular:ucr6|c_int[12] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.062     ; 2.685      ;
; 6.623 ; rst       ; portadora_tringular:ucr6|c_int[13] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.062     ; 2.685      ;
; 6.623 ; rst       ; portadora_tringular:ucr6|c_int[14] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.062     ; 2.685      ;
; 6.623 ; rst       ; portadora_tringular:ucr6|c_int[15] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.062     ; 2.685      ;
; 6.624 ; rst       ; portadora_tringular:ucr1|dir_int   ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.070     ; 2.676      ;
; 6.624 ; rst       ; portadora_tringular:ucr3|c_int[2]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.067     ; 2.679      ;
; 6.624 ; rst       ; portadora_tringular:ucr3|c_int[3]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.067     ; 2.679      ;
; 6.624 ; rst       ; portadora_tringular:ucr3|c_int[4]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.067     ; 2.679      ;
; 6.624 ; rst       ; portadora_tringular:ucr3|c_int[5]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.067     ; 2.679      ;
; 6.624 ; rst       ; portadora_tringular:ucr3|c_int[7]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.067     ; 2.679      ;
; 6.624 ; rst       ; portadora_tringular:ucr3|c_int[8]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.067     ; 2.679      ;
; 6.624 ; rst       ; portadora_tringular:ucr3|c_int[9]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.067     ; 2.679      ;
; 6.624 ; rst       ; portadora_tringular:ucr3|c_int[10] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.067     ; 2.679      ;
; 6.624 ; rst       ; portadora_tringular:ucr3|c_int[11] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.067     ; 2.679      ;
; 6.624 ; rst       ; portadora_tringular:ucr3|c_int[12] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.067     ; 2.679      ;
; 6.624 ; rst       ; portadora_tringular:ucr3|c_int[13] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.067     ; 2.679      ;
; 6.624 ; rst       ; portadora_tringular:ucr3|c_int[14] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.067     ; 2.679      ;
; 6.624 ; rst       ; portadora_tringular:ucr3|c_int[15] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.067     ; 2.679      ;
; 6.624 ; rst       ; portadora_tringular:ucr2|c_int[1]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.075     ; 2.671      ;
; 6.624 ; rst       ; portadora_tringular:ucr2|c_int[8]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.075     ; 2.671      ;
; 6.624 ; rst       ; portadora_tringular:ucr2|c_int[12] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.075     ; 2.671      ;
; 6.624 ; rst       ; portadora_tringular:ucr2|c_int[13] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.075     ; 2.671      ;
; 6.624 ; rst       ; portadora_tringular:ucr2|c_int[14] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.075     ; 2.671      ;
; 6.624 ; rst       ; portadora_tringular:ucr2|c_int[15] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.075     ; 2.671      ;
; 6.624 ; rst       ; portadora_tringular:ucr4|c_int[2]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.068     ; 2.678      ;
; 6.624 ; rst       ; portadora_tringular:ucr4|c_int[8]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.068     ; 2.678      ;
; 6.624 ; rst       ; portadora_tringular:ucr4|c_int[11] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.068     ; 2.678      ;
; 6.624 ; rst       ; portadora_tringular:ucr4|c_int[12] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.068     ; 2.678      ;
; 6.624 ; rst       ; portadora_tringular:ucr4|c_int[13] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.068     ; 2.678      ;
; 6.624 ; rst       ; portadora_tringular:ucr4|c_int[14] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.068     ; 2.678      ;
; 6.624 ; rst       ; portadora_tringular:ucr6|dir_int   ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.062     ; 2.684      ;
; 6.624 ; rst       ; portadora_tringular:ucr6|c_int[3]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.062     ; 2.684      ;
; 6.630 ; rst       ; portadora_tringular:ucr1|c_int[2]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.068     ; 2.672      ;
; 6.630 ; rst       ; portadora_tringular:ucr1|c_int[3]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.068     ; 2.672      ;
; 6.630 ; rst       ; portadora_tringular:ucr1|c_int[4]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.068     ; 2.672      ;
; 6.630 ; rst       ; portadora_tringular:ucr1|c_int[5]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.068     ; 2.672      ;
; 6.630 ; rst       ; portadora_tringular:ucr1|c_int[6]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.068     ; 2.672      ;
; 6.630 ; rst       ; portadora_tringular:ucr1|c_int[7]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.068     ; 2.672      ;
; 6.630 ; rst       ; portadora_tringular:ucr1|c_int[8]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.068     ; 2.672      ;
; 6.630 ; rst       ; portadora_tringular:ucr1|c_int[9]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.068     ; 2.672      ;
; 6.630 ; rst       ; portadora_tringular:ucr1|c_int[10] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.068     ; 2.672      ;
; 6.630 ; rst       ; portadora_tringular:ucr1|c_int[11] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.068     ; 2.672      ;
; 6.630 ; rst       ; portadora_tringular:ucr1|c_int[12] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.068     ; 2.672      ;
; 6.630 ; rst       ; portadora_tringular:ucr1|c_int[13] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.068     ; 2.672      ;
; 6.630 ; rst       ; portadora_tringular:ucr1|c_int[14] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.068     ; 2.672      ;
; 6.630 ; rst       ; portadora_tringular:ucr1|c_int[15] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.068     ; 2.672      ;
+-------+-----------+------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'clk_div:u1|clk_out_bi'                                                                                                             ;
+-------+-----------+---------------------------+--------------------------------------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node ; To Node                   ; Launch Clock                                     ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------------------------+--------------------------------------------------+-----------------------+--------------+------------+------------+
; 0.507 ; rst       ; theta_abc:u6|th_a[15]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.898      ; 2.504      ;
; 0.507 ; rst       ; theta_abc:u6|th_a[14]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.898      ; 2.504      ;
; 0.507 ; rst       ; theta_abc:u6|th_a[13]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.898      ; 2.504      ;
; 0.507 ; rst       ; theta_abc:u6|th_a[12]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.898      ; 2.504      ;
; 0.507 ; rst       ; theta_abc:u6|th_a[11]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.898      ; 2.504      ;
; 0.507 ; rst       ; theta_abc:u6|th_a[10]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.898      ; 2.504      ;
; 0.507 ; rst       ; theta_abc:u6|th_a[9]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.898      ; 2.504      ;
; 0.507 ; rst       ; theta_abc:u6|th_a[8]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.898      ; 2.504      ;
; 0.507 ; rst       ; theta_abc:u6|th_a[7]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.898      ; 2.504      ;
; 0.507 ; rst       ; theta_abc:u6|th_a[6]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.898      ; 2.504      ;
; 0.507 ; rst       ; theta_abc:u6|th_a[5]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.898      ; 2.504      ;
; 0.507 ; rst       ; theta_abc:u6|th_b[15]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.890      ; 2.496      ;
; 0.507 ; rst       ; theta_abc:u6|th_b[14]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.890      ; 2.496      ;
; 0.507 ; rst       ; theta_abc:u6|th_b[13]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.890      ; 2.496      ;
; 0.507 ; rst       ; theta_abc:u6|th_b[12]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.890      ; 2.496      ;
; 0.507 ; rst       ; theta_abc:u6|th_b[11]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.890      ; 2.496      ;
; 0.507 ; rst       ; theta_abc:u6|th_b[10]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.890      ; 2.496      ;
; 0.507 ; rst       ; theta_abc:u6|th_b[9]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.890      ; 2.496      ;
; 0.507 ; rst       ; theta_abc:u6|th_b[8]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.890      ; 2.496      ;
; 0.507 ; rst       ; theta_abc:u6|th_b[7]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.890      ; 2.496      ;
; 0.507 ; rst       ; theta_abc:u6|th_b[6]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.890      ; 2.496      ;
; 0.507 ; rst       ; theta_abc:u6|th_b[5]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.890      ; 2.496      ;
; 0.508 ; rst       ; integrador:u5|out_int[5]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.906      ; 2.513      ;
; 0.508 ; rst       ; integrador:u5|out_int[6]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.906      ; 2.513      ;
; 0.508 ; rst       ; integrador:u5|out_int[7]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.906      ; 2.513      ;
; 0.508 ; rst       ; integrador:u5|out_int[8]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.906      ; 2.513      ;
; 0.508 ; rst       ; integrador:u5|out_int[9]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.906      ; 2.513      ;
; 0.508 ; rst       ; integrador:u5|out_int[10] ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.906      ; 2.513      ;
; 0.508 ; rst       ; integrador:u5|out_int[11] ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.906      ; 2.513      ;
; 0.508 ; rst       ; integrador:u5|out_int[12] ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.906      ; 2.513      ;
; 0.508 ; rst       ; integrador:u5|out_int[13] ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.906      ; 2.513      ;
; 0.508 ; rst       ; integrador:u5|out_int[15] ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.906      ; 2.513      ;
; 0.508 ; rst       ; integrador:u5|out_int[16] ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.906      ; 2.513      ;
; 0.508 ; rst       ; integrador:u5|out_int[17] ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.906      ; 2.513      ;
; 0.508 ; rst       ; integrador:u5|out_int[18] ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.906      ; 2.513      ;
; 0.508 ; rst       ; integrador:u5|out_int[19] ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.906      ; 2.513      ;
; 0.508 ; rst       ; integrador:u5|out_int[20] ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.906      ; 2.513      ;
; 0.508 ; rst       ; integrador:u5|out_int[21] ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.906      ; 2.513      ;
; 0.508 ; rst       ; integrador:u5|out_int[22] ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.906      ; 2.513      ;
; 0.508 ; rst       ; integrador:u5|out_int[23] ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.906      ; 2.513      ;
; 0.508 ; rst       ; integrador:u5|out_int[24] ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.906      ; 2.513      ;
; 0.508 ; rst       ; integrador:u5|out_int[25] ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.906      ; 2.513      ;
; 0.508 ; rst       ; integrador:u5|out_int[26] ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.906      ; 2.513      ;
; 0.508 ; rst       ; integrador:u5|out_int[27] ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.906      ; 2.513      ;
; 0.508 ; rst       ; integrador:u5|out_int[28] ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.906      ; 2.513      ;
; 0.508 ; rst       ; integrador:u5|out_int[29] ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.906      ; 2.513      ;
; 0.508 ; rst       ; integrador:u5|out_int[14] ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.906      ; 2.513      ;
; 0.509 ; rst       ; theta_abc:u6|th_c[15]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.883      ; 2.491      ;
; 0.509 ; rst       ; theta_abc:u6|th_c[14]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.883      ; 2.491      ;
; 0.509 ; rst       ; theta_abc:u6|th_c[13]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.883      ; 2.491      ;
; 0.509 ; rst       ; theta_abc:u6|th_c[12]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.883      ; 2.491      ;
; 0.509 ; rst       ; theta_abc:u6|th_c[11]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.883      ; 2.491      ;
; 0.509 ; rst       ; theta_abc:u6|th_c[10]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.883      ; 2.491      ;
; 0.509 ; rst       ; theta_abc:u6|th_c[9]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.883      ; 2.491      ;
; 0.509 ; rst       ; theta_abc:u6|th_c[8]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.883      ; 2.491      ;
; 0.509 ; rst       ; theta_abc:u6|th_c[7]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.883      ; 2.491      ;
; 0.509 ; rst       ; theta_abc:u6|th_c[6]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.883      ; 2.491      ;
; 0.509 ; rst       ; theta_abc:u6|th_c[5]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.883      ; 2.491      ;
+-------+-----------+---------------------------+--------------------------------------------------+-----------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'upll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                       ;
+--------+-----------+------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                            ; Launch Clock                                     ; Latch Clock                                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; 1.216  ; en_PWM    ; fbpspwmdt:PWM1_FA02|comp_out       ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 1.416      ;
; 1.451  ; en_PWM    ; fbpspwmdt:PWM2_FB02|comp_out       ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 1.669      ;
; 1.486  ; en_PWM    ; fbpspwmdt:PWM1_FB03|comp_out       ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.058      ; 1.688      ;
; 1.488  ; en_PWM    ; fbpspwmdt:PWM2_FB03|comp_out       ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 1.689      ;
; 1.532  ; en_PWM    ; fbpspwmdt:PWM1_FA03|comp_out       ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.059      ; 1.735      ;
; 1.648  ; en_PWM    ; fbpspwmdt:PWM1_FC01|comp_out       ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.058      ; 1.850      ;
; 1.660  ; en_PWM    ; fbpspwmdt:PWM2_FC03|comp_out       ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 1.861      ;
; 1.661  ; en_PWM    ; fbpspwmdt:PWM2_FC02|comp_out       ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.065      ; 1.870      ;
; 1.663  ; en_PWM    ; fbpspwmdt:PWM1_FC03|comp_out       ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.058      ; 1.865      ;
; 1.664  ; en_PWM    ; fbpspwmdt:PWM1_FC02|comp_out       ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.051      ; 1.859      ;
; 1.698  ; en_PWM    ; fbpspwmdt:PWM2_FB01|comp_out       ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.913      ;
; 1.721  ; en_PWM    ; fbpspwmdt:PWM1_FA01|comp_out       ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.058      ; 1.923      ;
; 1.845  ; en_PWM    ; fbpspwmdt:PWM1_FB02|comp_out       ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.053      ; 2.042      ;
; 1.903  ; en_PWM    ; fbpspwmdt:PWM1_FB01|comp_out       ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.060      ; 2.107      ;
; 1.955  ; en_PWM    ; fbpspwmdt:PWM2_FA03|comp_out       ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 2.162      ;
; 1.959  ; en_PWM    ; fbpspwmdt:PWM2_FA02|comp_out       ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.059      ; 2.162      ;
; 1.969  ; en_PWM    ; fbpspwmdt:PWM2_FC01|comp_out       ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.060      ; 2.173      ;
; 2.032  ; en_PWM    ; fbpspwmdt:PWM2_FA01|comp_out       ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 2.237      ;
; 10.792 ; en_PWM    ; fbpspwmdt:PWM1_FA01|port_PWM01     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.069      ; 1.650      ;
; 10.970 ; en_PWM    ; fbpspwmdt:PWM1_FB03|port_PWM02     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.075      ; 1.834      ;
; 10.988 ; en_PWM    ; fbpspwmdt:PWM1_FC01|port_PWM01     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.075      ; 1.852      ;
; 10.994 ; en_PWM    ; fbpspwmdt:PWM2_FB02|port_PWM02     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.079      ; 1.862      ;
; 10.994 ; en_PWM    ; fbpspwmdt:PWM2_FB02|port_PWM01     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.079      ; 1.862      ;
; 10.998 ; en_PWM    ; fbpspwmdt:PWM2_FC03|port_PWM01     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.074      ; 1.861      ;
; 10.998 ; en_PWM    ; fbpspwmdt:PWM2_FC03|port_PWM02     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.074      ; 1.861      ;
; 10.999 ; en_PWM    ; fbpspwmdt:PWM2_FC02|port_PWM02     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.082      ; 1.870      ;
; 10.999 ; en_PWM    ; fbpspwmdt:PWM2_FC02|port_PWM01     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.082      ; 1.870      ;
; 11.001 ; en_PWM    ; fbpspwmdt:PWM1_FC02|port_PWM02     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.069      ; 1.859      ;
; 11.001 ; en_PWM    ; fbpspwmdt:PWM1_FC02|port_PWM01     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.069      ; 1.859      ;
; 11.017 ; en_PWM    ; fbpspwmdt:PWM2_FA03|port_PWM01     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.080      ; 1.886      ;
; 11.022 ; en_PWM    ; fbpspwmdt:PWM2_FA02|port_PWM02     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.074      ; 1.885      ;
; 11.029 ; en_PWM    ; fbpspwmdt:PWM2_FB03|port_PWM02     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.073      ; 1.891      ;
; 11.043 ; en_PWM    ; fbpspwmdt:PWM1_FA01|port_PWM02     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.069      ; 1.901      ;
; 11.048 ; en_PWM    ; fbpspwmdt:PWM1_FB01|port_PWM02     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.070      ; 1.907      ;
; 11.076 ; en_PWM    ; fbpspwmdt:PWM1_FA03|port_PWM02     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.082      ; 1.947      ;
; 11.214 ; en_PWM    ; fbpspwmdt:PWM2_FB01|port_PWM02     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.084      ; 2.087      ;
; 11.247 ; en_PWM    ; fbpspwmdt:PWM1_FB02|port_PWM01     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.068      ; 2.104      ;
; 11.255 ; en_PWM    ; fbpspwmdt:PWM1_FB03|port_PWM01     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.071      ; 2.115      ;
; 11.258 ; en_PWM    ; fbpspwmdt:PWM1_FB01|port_PWM01     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.081      ; 2.128      ;
; 11.260 ; en_PWM    ; fbpspwmdt:PWM2_FC01|port_PWM02     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.080      ; 2.129      ;
; 11.277 ; en_PWM    ; fbpspwmdt:PWM2_FC01|port_PWM01     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.076      ; 2.142      ;
; 11.298 ; en_PWM    ; fbpspwmdt:PWM1_FA02|port_PWM02     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.087      ; 2.174      ;
; 11.301 ; en_PWM    ; fbpspwmdt:PWM2_FB01|port_PWM01     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.076      ; 2.166      ;
; 11.322 ; en_PWM    ; fbpspwmdt:PWM1_FA03|port_PWM01     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.082      ; 2.193      ;
; 11.374 ; en_PWM    ; fbpspwmdt:PWM2_FA01|port_PWM02     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.077      ; 2.240      ;
; 11.453 ; en_PWM    ; fbpspwmdt:PWM2_FB03|port_PWM01     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.079      ; 2.321      ;
; 11.460 ; en_PWM    ; fbpspwmdt:PWM1_FB02|port_PWM02     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.066      ; 2.315      ;
; 11.560 ; en_PWM    ; fbpspwmdt:PWM2_FA01|port_PWM01     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.081      ; 2.430      ;
; 11.637 ; rst       ; portadora_tringular:ucr3|c_int[6]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.077      ; 2.503      ;
; 11.637 ; rst       ; portadora_tringular:ucr3|dir_int   ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.077      ; 2.503      ;
; 11.637 ; rst       ; portadora_tringular:ucr3|c_int[1]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.077      ; 2.503      ;
; 11.640 ; rst       ; portadora_tringular:ucr1|c_int[2]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.072      ; 2.501      ;
; 11.640 ; rst       ; portadora_tringular:ucr1|c_int[3]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.072      ; 2.501      ;
; 11.640 ; rst       ; portadora_tringular:ucr1|c_int[4]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.072      ; 2.501      ;
; 11.640 ; rst       ; portadora_tringular:ucr1|c_int[5]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.072      ; 2.501      ;
; 11.640 ; rst       ; portadora_tringular:ucr1|c_int[6]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.072      ; 2.501      ;
; 11.640 ; rst       ; portadora_tringular:ucr1|c_int[7]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.072      ; 2.501      ;
; 11.640 ; rst       ; portadora_tringular:ucr1|c_int[8]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.072      ; 2.501      ;
; 11.640 ; rst       ; portadora_tringular:ucr1|c_int[9]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.072      ; 2.501      ;
; 11.640 ; rst       ; portadora_tringular:ucr1|c_int[10] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.072      ; 2.501      ;
; 11.640 ; rst       ; portadora_tringular:ucr1|c_int[11] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.072      ; 2.501      ;
; 11.640 ; rst       ; portadora_tringular:ucr1|c_int[12] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.072      ; 2.501      ;
; 11.640 ; rst       ; portadora_tringular:ucr1|c_int[13] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.072      ; 2.501      ;
; 11.640 ; rst       ; portadora_tringular:ucr1|c_int[14] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.072      ; 2.501      ;
; 11.640 ; rst       ; portadora_tringular:ucr1|c_int[15] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.072      ; 2.501      ;
; 11.640 ; rst       ; portadora_tringular:ucr1|c_int[1]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.072      ; 2.501      ;
; 11.645 ; rst       ; portadora_tringular:ucr3|c_int[2]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.073      ; 2.507      ;
; 11.645 ; rst       ; portadora_tringular:ucr3|c_int[3]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.073      ; 2.507      ;
; 11.645 ; rst       ; portadora_tringular:ucr3|c_int[4]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.073      ; 2.507      ;
; 11.645 ; rst       ; portadora_tringular:ucr3|c_int[5]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.073      ; 2.507      ;
; 11.645 ; rst       ; portadora_tringular:ucr3|c_int[7]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.073      ; 2.507      ;
; 11.645 ; rst       ; portadora_tringular:ucr3|c_int[8]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.073      ; 2.507      ;
; 11.645 ; rst       ; portadora_tringular:ucr3|c_int[9]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.073      ; 2.507      ;
; 11.645 ; rst       ; portadora_tringular:ucr3|c_int[10] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.073      ; 2.507      ;
; 11.645 ; rst       ; portadora_tringular:ucr3|c_int[11] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.073      ; 2.507      ;
; 11.645 ; rst       ; portadora_tringular:ucr3|c_int[12] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.073      ; 2.507      ;
; 11.645 ; rst       ; portadora_tringular:ucr3|c_int[13] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.073      ; 2.507      ;
; 11.645 ; rst       ; portadora_tringular:ucr3|c_int[14] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.073      ; 2.507      ;
; 11.645 ; rst       ; portadora_tringular:ucr3|c_int[15] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.073      ; 2.507      ;
; 11.645 ; rst       ; portadora_tringular:ucr6|c_int[2]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.076      ; 2.510      ;
; 11.646 ; rst       ; portadora_tringular:ucr5|c_int[0]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.080      ; 2.515      ;
; 11.646 ; rst       ; portadora_tringular:ucr6|c_int[0]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.076      ; 2.511      ;
; 11.646 ; rst       ; portadora_tringular:ucr5|c_int[8]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.080      ; 2.515      ;
; 11.646 ; rst       ; portadora_tringular:ucr5|c_int[10] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.080      ; 2.515      ;
; 11.646 ; rst       ; portadora_tringular:ucr5|c_int[4]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.080      ; 2.515      ;
; 11.646 ; rst       ; portadora_tringular:ucr5|c_int[3]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.080      ; 2.515      ;
; 11.646 ; rst       ; portadora_tringular:ucr5|c_int[2]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.080      ; 2.515      ;
; 11.646 ; rst       ; portadora_tringular:ucr5|c_int[1]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.080      ; 2.515      ;
; 11.646 ; rst       ; portadora_tringular:ucr5|c_int[5]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.080      ; 2.515      ;
; 11.646 ; rst       ; portadora_tringular:ucr5|c_int[12] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.080      ; 2.515      ;
; 11.646 ; rst       ; portadora_tringular:ucr5|c_int[13] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.080      ; 2.515      ;
; 11.646 ; rst       ; portadora_tringular:ucr5|c_int[14] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.080      ; 2.515      ;
; 11.646 ; rst       ; portadora_tringular:ucr5|c_int[15] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.080      ; 2.515      ;
; 11.646 ; rst       ; portadora_tringular:ucr5|c_int[9]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.080      ; 2.515      ;
; 11.646 ; rst       ; portadora_tringular:ucr5|dir_int   ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.080      ; 2.515      ;
; 11.646 ; rst       ; portadora_tringular:ucr5|c_int[6]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.080      ; 2.515      ;
; 11.646 ; rst       ; portadora_tringular:ucr5|c_int[7]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.080      ; 2.515      ;
; 11.646 ; rst       ; portadora_tringular:ucr5|c_int[11] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.080      ; 2.515      ;
; 11.646 ; rst       ; portadora_tringular:ucr4|c_int[2]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.072      ; 2.507      ;
; 11.646 ; rst       ; portadora_tringular:ucr4|c_int[8]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.072      ; 2.507      ;
+--------+-----------+------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk_div:u1|clk_out_bi'                                                         ;
+--------+--------------+----------------+-----------------+-----------------------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock                 ; Clock Edge ; Target                    ;
+--------+--------------+----------------+-----------------+-----------------------+------------+---------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; integrador:u5|out_int[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; integrador:u5|out_int[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; integrador:u5|out_int[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; integrador:u5|out_int[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; integrador:u5|out_int[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; integrador:u5|out_int[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; integrador:u5|out_int[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; integrador:u5|out_int[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; integrador:u5|out_int[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; integrador:u5|out_int[19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; integrador:u5|out_int[20] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; integrador:u5|out_int[21] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; integrador:u5|out_int[22] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; integrador:u5|out_int[23] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; integrador:u5|out_int[24] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; integrador:u5|out_int[25] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; integrador:u5|out_int[26] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; integrador:u5|out_int[27] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; integrador:u5|out_int[28] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; integrador:u5|out_int[29] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; integrador:u5|out_int[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; integrador:u5|out_int[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; integrador:u5|out_int[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; integrador:u5|out_int[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; integrador:u5|out_int[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_a[10]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_a[11]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_a[12]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_a[13]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_a[14]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_a[15]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_a[5]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_a[6]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_a[7]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_a[8]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_a[9]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_ai[10]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_ai[11]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_ai[12]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_ai[13]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_ai[14]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_ai[15]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_ai[5]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_ai[6]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_ai[7]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_ai[8]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_ai[9]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_b[10]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_b[11]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_b[12]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_b[13]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_b[14]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_b[15]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_b[5]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_b[6]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_b[7]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_b[8]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_b[9]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_bi[10]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_bi[11]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_bi[12]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_bi[13]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_bi[14]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_bi[15]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_bi[5]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_bi[6]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_bi[7]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_bi[8]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_bi[9]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_c[10]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_c[11]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_c[12]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_c[13]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_c[14]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_c[15]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_c[5]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_c[6]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_c[7]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_c[8]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_c[9]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_ci[10]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_ci[11]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_ci[12]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_ci[13]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_ci[14]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_ci[15]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_ci[5]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_ci[6]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_ci[7]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_ci[8]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_ci[9]     ;
; 0.297  ; 0.481        ; 0.184          ; Low Pulse Width ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_c[10]     ;
; 0.297  ; 0.481        ; 0.184          ; Low Pulse Width ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_c[11]     ;
; 0.297  ; 0.481        ; 0.184          ; Low Pulse Width ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_c[12]     ;
; 0.297  ; 0.481        ; 0.184          ; Low Pulse Width ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_c[13]     ;
; 0.297  ; 0.481        ; 0.184          ; Low Pulse Width ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_c[14]     ;
; 0.297  ; 0.481        ; 0.184          ; Low Pulse Width ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_c[15]     ;
; 0.297  ; 0.481        ; 0.184          ; Low Pulse Width ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_c[5]      ;
; 0.297  ; 0.481        ; 0.184          ; Low Pulse Width ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_c[6]      ;
; 0.297  ; 0.481        ; 0.184          ; Low Pulse Width ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_c[7]      ;
+--------+--------------+----------------+-----------------+-----------------------+------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'upll|altpll_component|auto_generated|pll1|clk[0]'                                                                      ;
+-------+--------------+----------------+------------------+--------------------------------------------------+------------+----------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                            ; Clock Edge ; Target                                 ;
+-------+--------------+----------------+------------------+--------------------------------------------------+------------+----------------------------------------+
; 9.118 ; 9.334        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM1_FA01|port_PWM01         ;
; 9.118 ; 9.334        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM1_FA01|var_Dead_Count1[0] ;
; 9.118 ; 9.334        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM1_FA01|var_Dead_Count1[1] ;
; 9.118 ; 9.334        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM1_FA01|var_Dead_Count1[3] ;
; 9.118 ; 9.334        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM1_FA01|var_Dead_Count1[4] ;
; 9.118 ; 9.334        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM1_FA01|var_Dead_Count1[5] ;
; 9.118 ; 9.334        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM1_FA01|var_Dead_Count1[6] ;
; 9.118 ; 9.334        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM1_FB03|port_PWM01         ;
; 9.118 ; 9.334        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM1_FC01|port_PWM02         ;
; 9.118 ; 9.334        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM1_FC01|var_Dead_Count1[0] ;
; 9.118 ; 9.334        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM1_FC01|var_Dead_Count1[1] ;
; 9.118 ; 9.334        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM1_FC01|var_Dead_Count1[3] ;
; 9.118 ; 9.334        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM1_FC01|var_Dead_Count1[4] ;
; 9.118 ; 9.334        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM1_FC01|var_Dead_Count1[5] ;
; 9.118 ; 9.334        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM1_FC01|var_Dead_Count1[6] ;
; 9.118 ; 9.334        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM1_FC01|var_Dead_Count2[0] ;
; 9.118 ; 9.334        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM1_FC01|var_Dead_Count2[1] ;
; 9.118 ; 9.334        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM1_FC01|var_Dead_Count2[2] ;
; 9.118 ; 9.334        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM1_FC01|var_Dead_Count2[3] ;
; 9.118 ; 9.334        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM1_FC01|var_Dead_Count2[4] ;
; 9.118 ; 9.334        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM1_FC01|var_Dead_Count2[5] ;
; 9.118 ; 9.334        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM1_FC01|var_Dead_Count2[6] ;
; 9.118 ; 9.334        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM1_FC02|port_PWM01         ;
; 9.118 ; 9.334        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM1_FC02|port_PWM02         ;
; 9.118 ; 9.334        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM1_FC03|port_PWM01         ;
; 9.118 ; 9.334        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM1_FC03|port_PWM02         ;
; 9.118 ; 9.334        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM1_FC03|var_Dead_Count1[0] ;
; 9.118 ; 9.334        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM1_FC03|var_Dead_Count1[1] ;
; 9.118 ; 9.334        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM1_FC03|var_Dead_Count1[2] ;
; 9.118 ; 9.334        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM1_FC03|var_Dead_Count1[3] ;
; 9.118 ; 9.334        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM1_FC03|var_Dead_Count1[4] ;
; 9.118 ; 9.334        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM1_FC03|var_Dead_Count1[5] ;
; 9.118 ; 9.334        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM1_FC03|var_Dead_Count1[6] ;
; 9.118 ; 9.334        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM1_FC03|var_Dead_Count2[0] ;
; 9.118 ; 9.334        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM2_FA03|var_Dead_Count2[3] ;
; 9.118 ; 9.334        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM2_FC02|var_Dead_Count1[1] ;
; 9.118 ; 9.334        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM2_FC02|var_Dead_Count2[0] ;
; 9.118 ; 9.334        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM2_FC02|var_Dead_Count2[2] ;
; 9.118 ; 9.334        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM2_FC02|var_Dead_Count2[3] ;
; 9.118 ; 9.334        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM2_FC02|var_Dead_Count2[4] ;
; 9.118 ; 9.334        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM2_FC02|var_Dead_Count2[5] ;
; 9.118 ; 9.334        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM2_FC02|var_Dead_Count2[6] ;
; 9.118 ; 9.334        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM2_FC03|var_Dead_Count2[1] ;
; 9.118 ; 9.334        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM2_FC03|var_Dead_Count2[2] ;
; 9.118 ; 9.334        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM2_FC03|var_Dead_Count2[3] ;
; 9.118 ; 9.334        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM2_FC03|var_Dead_Count2[4] ;
; 9.118 ; 9.334        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM2_FC03|var_Dead_Count2[5] ;
; 9.118 ; 9.334        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM2_FC03|var_Dead_Count2[6] ;
; 9.118 ; 9.334        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; portadora_tringular:ucr3|c_int[10]     ;
; 9.118 ; 9.334        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; portadora_tringular:ucr3|c_int[11]     ;
; 9.118 ; 9.334        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; portadora_tringular:ucr3|c_int[12]     ;
; 9.118 ; 9.334        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; portadora_tringular:ucr3|c_int[13]     ;
; 9.118 ; 9.334        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; portadora_tringular:ucr3|c_int[14]     ;
; 9.118 ; 9.334        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; portadora_tringular:ucr3|c_int[15]     ;
; 9.118 ; 9.334        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; portadora_tringular:ucr3|c_int[2]      ;
; 9.118 ; 9.334        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; portadora_tringular:ucr3|c_int[3]      ;
; 9.118 ; 9.334        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; portadora_tringular:ucr3|c_int[4]      ;
; 9.118 ; 9.334        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; portadora_tringular:ucr3|c_int[5]      ;
; 9.118 ; 9.334        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; portadora_tringular:ucr3|c_int[7]      ;
; 9.118 ; 9.334        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; portadora_tringular:ucr3|c_int[8]      ;
; 9.118 ; 9.334        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; portadora_tringular:ucr3|c_int[9]      ;
; 9.118 ; 9.334        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; portadora_tringular:ucr4|c_int[11]     ;
; 9.118 ; 9.334        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; portadora_tringular:ucr4|c_int[12]     ;
; 9.118 ; 9.334        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; portadora_tringular:ucr4|c_int[13]     ;
; 9.118 ; 9.334        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; portadora_tringular:ucr4|c_int[14]     ;
; 9.118 ; 9.334        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; portadora_tringular:ucr4|c_int[2]      ;
; 9.118 ; 9.334        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; portadora_tringular:ucr4|c_int[8]      ;
; 9.118 ; 9.334        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; portadora_tringular:ucr5|c_int[1]      ;
; 9.118 ; 9.334        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; portadora_tringular:ucr5|c_int[4]      ;
; 9.118 ; 9.334        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; portadora_tringular:ucr5|c_int[5]      ;
; 9.118 ; 9.334        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; portadora_tringular:ucr5|c_int[6]      ;
; 9.118 ; 9.334        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; portadora_tringular:ucr5|c_int[8]      ;
; 9.118 ; 9.334        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; portadora_tringular:ucr5|c_int[9]      ;
; 9.118 ; 9.334        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; portadora_tringular:ucr5|dir_int       ;
; 9.118 ; 9.334        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; portadora_tringular:ucr6|c_int[8]      ;
; 9.119 ; 9.335        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM1_FA01|port_PWM02         ;
; 9.119 ; 9.335        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM1_FA01|var_Dead_Count1[2] ;
; 9.119 ; 9.335        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM1_FA01|var_Dead_Count2[1] ;
; 9.119 ; 9.335        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM1_FA02|var_Dead_Count2[0] ;
; 9.119 ; 9.335        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM1_FA03|port_PWM01         ;
; 9.119 ; 9.335        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM1_FA03|port_PWM02         ;
; 9.119 ; 9.335        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM1_FA03|var_Dead_Count1[0] ;
; 9.119 ; 9.335        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM1_FA03|var_Dead_Count1[1] ;
; 9.119 ; 9.335        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM1_FA03|var_Dead_Count1[2] ;
; 9.119 ; 9.335        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM1_FA03|var_Dead_Count1[3] ;
; 9.119 ; 9.335        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM1_FA03|var_Dead_Count1[4] ;
; 9.119 ; 9.335        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM1_FA03|var_Dead_Count1[5] ;
; 9.119 ; 9.335        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM1_FA03|var_Dead_Count1[6] ;
; 9.119 ; 9.335        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM1_FA03|var_Dead_Count2[0] ;
; 9.119 ; 9.335        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM1_FA03|var_Dead_Count2[1] ;
; 9.119 ; 9.335        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM1_FA03|var_Dead_Count2[2] ;
; 9.119 ; 9.335        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM1_FA03|var_Dead_Count2[3] ;
; 9.119 ; 9.335        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM1_FA03|var_Dead_Count2[4] ;
; 9.119 ; 9.335        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM1_FA03|var_Dead_Count2[5] ;
; 9.119 ; 9.335        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM1_FA03|var_Dead_Count2[6] ;
; 9.119 ; 9.335        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM1_FB01|var_Dead_Count1[0] ;
; 9.119 ; 9.335        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM1_FB01|var_Dead_Count1[2] ;
; 9.119 ; 9.335        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM1_FB01|var_Dead_Count1[3] ;
; 9.119 ; 9.335        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM1_FB01|var_Dead_Count1[4] ;
; 9.119 ; 9.335        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM1_FB01|var_Dead_Count1[5] ;
+-------+--------------+----------------+------------------+--------------------------------------------------+------------+----------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'                                                                                           ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                                     ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------------------------------------+
; 9.818  ; 9.818        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0]           ;
; 9.818  ; 9.818        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; upll|altpll_component|auto_generated|pll1|observablevcoout ;
; 9.856  ; 9.856        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~input|o                                           ;
; 9.879  ; 9.879        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; upll|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~input|i                                           ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~input|i                                           ;
; 10.120 ; 10.120       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; upll|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.144 ; 10.144       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~input|o                                           ;
; 10.179 ; 10.179       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0]           ;
; 10.179 ; 10.179       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; upll|altpll_component|auto_generated|pll1|observablevcoout ;
; 16.000 ; 20.000       ; 4.000          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                                                   ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                              ;
+-------------+------------+-------+-------+------------+--------------------------------------------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                  ;
+-------------+------------+-------+-------+------------+--------------------------------------------------+
; SW[*]       ; CLOCK_50   ; 4.338 ; 4.411 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  SW[0]      ; CLOCK_50   ; 4.338 ; 4.411 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  SW[1]      ; CLOCK_50   ; 3.757 ; 3.847 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  SW[2]      ; CLOCK_50   ; 3.900 ; 4.095 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
; INT0_FA[*]  ; CLOCK_50   ; 6.877 ; 7.302 ; Fall       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  INT0_FA[0] ; CLOCK_50   ; 6.877 ; 7.302 ; Fall       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  INT0_FA[1] ; CLOCK_50   ; 6.261 ; 6.601 ; Fall       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  INT0_FA[2] ; CLOCK_50   ; 5.720 ; 6.007 ; Fall       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
; INT0_FB[*]  ; CLOCK_50   ; 7.764 ; 8.089 ; Fall       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  INT0_FB[0] ; CLOCK_50   ; 7.764 ; 8.089 ; Fall       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  INT0_FB[1] ; CLOCK_50   ; 7.413 ; 7.720 ; Fall       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  INT0_FB[2] ; CLOCK_50   ; 7.568 ; 7.811 ; Fall       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
; INT0_FC[*]  ; CLOCK_50   ; 7.380 ; 7.806 ; Fall       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  INT0_FC[0] ; CLOCK_50   ; 7.380 ; 7.806 ; Fall       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  INT0_FC[1] ; CLOCK_50   ; 7.371 ; 7.740 ; Fall       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  INT0_FC[2] ; CLOCK_50   ; 7.069 ; 7.487 ; Fall       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
; KEY[*]      ; CLOCK_50   ; 3.630 ; 3.979 ; Fall       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  KEY[0]     ; CLOCK_50   ; 3.630 ; 3.979 ; Fall       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
+-------------+------------+-------+-------+------------+--------------------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                 ;
+-------------+------------+--------+--------+------------+--------------------------------------------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                  ;
+-------------+------------+--------+--------+------------+--------------------------------------------------+
; SW[*]       ; CLOCK_50   ; -2.258 ; -2.406 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  SW[0]      ; CLOCK_50   ; -2.394 ; -2.522 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  SW[1]      ; CLOCK_50   ; -2.449 ; -2.562 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  SW[2]      ; CLOCK_50   ; -2.258 ; -2.406 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
; INT0_FA[*]  ; CLOCK_50   ; -4.944 ; -5.224 ; Fall       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  INT0_FA[0] ; CLOCK_50   ; -6.054 ; -6.466 ; Fall       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  INT0_FA[1] ; CLOCK_50   ; -5.448 ; -5.770 ; Fall       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  INT0_FA[2] ; CLOCK_50   ; -4.944 ; -5.224 ; Fall       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
; INT0_FB[*]  ; CLOCK_50   ; -6.554 ; -6.845 ; Fall       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  INT0_FB[0] ; CLOCK_50   ; -6.906 ; -7.222 ; Fall       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  INT0_FB[1] ; CLOCK_50   ; -6.554 ; -6.845 ; Fall       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  INT0_FB[2] ; CLOCK_50   ; -6.717 ; -6.957 ; Fall       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
; INT0_FC[*]  ; CLOCK_50   ; -6.209 ; -6.598 ; Fall       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  INT0_FC[0] ; CLOCK_50   ; -6.524 ; -6.928 ; Fall       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  INT0_FC[1] ; CLOCK_50   ; -6.513 ; -6.865 ; Fall       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  INT0_FC[2] ; CLOCK_50   ; -6.209 ; -6.598 ; Fall       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
; KEY[*]      ; CLOCK_50   ; -3.006 ; -3.340 ; Fall       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  KEY[0]     ; CLOCK_50   ; -3.006 ; -3.340 ; Fall       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
+-------------+------------+--------+--------+------------+--------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                     ;
+--------------+------------+-------+-------+------------+--------------------------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                  ;
+--------------+------------+-------+-------+------------+--------------------------------------------------+
; PWM1H_FA[*]  ; CLOCK_50   ; 4.764 ; 4.767 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1H_FA[0] ; CLOCK_50   ; 4.268 ; 4.298 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1H_FA[1] ; CLOCK_50   ; 4.764 ; 4.767 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1H_FA[2] ; CLOCK_50   ; 4.511 ; 4.500 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
; PWM1H_FB[*]  ; CLOCK_50   ; 5.451 ; 5.473 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1H_FB[0] ; CLOCK_50   ; 4.070 ; 4.074 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1H_FB[1] ; CLOCK_50   ; 3.806 ; 3.819 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1H_FB[2] ; CLOCK_50   ; 5.451 ; 5.473 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
; PWM1H_FC[*]  ; CLOCK_50   ; 6.005 ; 6.033 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1H_FC[0] ; CLOCK_50   ; 4.597 ; 4.586 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1H_FC[1] ; CLOCK_50   ; 5.148 ; 5.182 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1H_FC[2] ; CLOCK_50   ; 6.005 ; 6.033 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
; PWM1L_FA[*]  ; CLOCK_50   ; 4.427 ; 4.454 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1L_FA[0] ; CLOCK_50   ; 4.427 ; 4.454 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1L_FA[1] ; CLOCK_50   ; 3.834 ; 3.818 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1L_FA[2] ; CLOCK_50   ; 4.219 ; 4.269 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
; PWM1L_FB[*]  ; CLOCK_50   ; 4.209 ; 4.181 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1L_FB[0] ; CLOCK_50   ; 4.067 ; 4.054 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1L_FB[1] ; CLOCK_50   ; 3.601 ; 3.589 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1L_FB[2] ; CLOCK_50   ; 4.209 ; 4.181 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
; PWM1L_FC[*]  ; CLOCK_50   ; 4.554 ; 4.524 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1L_FC[0] ; CLOCK_50   ; 4.554 ; 4.524 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1L_FC[1] ; CLOCK_50   ; 4.274 ; 4.347 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1L_FC[2] ; CLOCK_50   ; 4.383 ; 4.378 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
; PWM2H_FA[*]  ; CLOCK_50   ; 4.996 ; 5.068 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2H_FA[0] ; CLOCK_50   ; 4.996 ; 5.068 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2H_FA[1] ; CLOCK_50   ; 4.062 ; 4.072 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2H_FA[2] ; CLOCK_50   ; 4.325 ; 4.304 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
; PWM2H_FB[*]  ; CLOCK_50   ; 3.977 ; 3.955 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2H_FB[0] ; CLOCK_50   ; 3.628 ; 3.625 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2H_FB[1] ; CLOCK_50   ; 3.977 ; 3.955 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2H_FB[2] ; CLOCK_50   ; 3.921 ; 3.876 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
; PWM2H_FC[*]  ; CLOCK_50   ; 5.124 ; 5.156 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2H_FC[0] ; CLOCK_50   ; 4.953 ; 4.968 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2H_FC[1] ; CLOCK_50   ; 4.700 ; 4.742 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2H_FC[2] ; CLOCK_50   ; 5.124 ; 5.156 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
; PWM2L_FA[*]  ; CLOCK_50   ; 4.460 ; 4.534 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2L_FA[0] ; CLOCK_50   ; 4.460 ; 4.534 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2L_FA[1] ; CLOCK_50   ; 4.406 ; 4.433 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2L_FA[2] ; CLOCK_50   ; 3.991 ; 4.000 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
; PWM2L_FB[*]  ; CLOCK_50   ; 4.422 ; 4.370 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2L_FB[0] ; CLOCK_50   ; 3.676 ; 3.677 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2L_FB[1] ; CLOCK_50   ; 4.055 ; 4.064 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2L_FB[2] ; CLOCK_50   ; 4.422 ; 4.370 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
; PWM2L_FC[*]  ; CLOCK_50   ; 5.216 ; 5.254 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2L_FC[0] ; CLOCK_50   ; 5.216 ; 5.254 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2L_FC[1] ; CLOCK_50   ; 4.236 ; 4.301 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2L_FC[2] ; CLOCK_50   ; 5.075 ; 5.096 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
; LED[*]       ; CLOCK_50   ; 5.752 ; 5.739 ; Fall       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[7]      ; CLOCK_50   ; 5.752 ; 5.739 ; Fall       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
+--------------+------------+-------+-------+------------+--------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                             ;
+--------------+------------+-------+-------+------------+--------------------------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                  ;
+--------------+------------+-------+-------+------------+--------------------------------------------------+
; PWM1H_FA[*]  ; CLOCK_50   ; 3.779 ; 3.807 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1H_FA[0] ; CLOCK_50   ; 3.779 ; 3.807 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1H_FA[1] ; CLOCK_50   ; 4.253 ; 4.255 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1H_FA[2] ; CLOCK_50   ; 4.010 ; 3.999 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
; PWM1H_FB[*]  ; CLOCK_50   ; 3.333 ; 3.345 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1H_FB[0] ; CLOCK_50   ; 3.586 ; 3.590 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1H_FB[1] ; CLOCK_50   ; 3.333 ; 3.345 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1H_FB[2] ; CLOCK_50   ; 4.959 ; 4.980 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
; PWM1H_FC[*]  ; CLOCK_50   ; 4.095 ; 4.083 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1H_FC[0] ; CLOCK_50   ; 4.095 ; 4.083 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1H_FC[1] ; CLOCK_50   ; 4.622 ; 4.653 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1H_FC[2] ; CLOCK_50   ; 5.490 ; 5.517 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
; PWM1L_FA[*]  ; CLOCK_50   ; 3.361 ; 3.344 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1L_FA[0] ; CLOCK_50   ; 3.929 ; 3.955 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1L_FA[1] ; CLOCK_50   ; 3.361 ; 3.344 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1L_FA[2] ; CLOCK_50   ; 3.730 ; 3.777 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
; PWM1L_FB[*]  ; CLOCK_50   ; 3.138 ; 3.126 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1L_FB[0] ; CLOCK_50   ; 3.585 ; 3.572 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1L_FB[1] ; CLOCK_50   ; 3.138 ; 3.126 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1L_FB[2] ; CLOCK_50   ; 3.720 ; 3.693 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
; PWM1L_FC[*]  ; CLOCK_50   ; 3.783 ; 3.852 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1L_FC[0] ; CLOCK_50   ; 4.054 ; 4.024 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1L_FC[1] ; CLOCK_50   ; 3.783 ; 3.852 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1L_FC[2] ; CLOCK_50   ; 3.887 ; 3.882 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
; PWM2H_FA[*]  ; CLOCK_50   ; 3.579 ; 3.588 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2H_FA[0] ; CLOCK_50   ; 4.520 ; 4.589 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2H_FA[1] ; CLOCK_50   ; 3.579 ; 3.588 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2H_FA[2] ; CLOCK_50   ; 3.831 ; 3.810 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
; PWM2H_FB[*]  ; CLOCK_50   ; 3.162 ; 3.158 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2H_FB[0] ; CLOCK_50   ; 3.162 ; 3.158 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2H_FB[1] ; CLOCK_50   ; 3.497 ; 3.476 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2H_FB[2] ; CLOCK_50   ; 3.444 ; 3.400 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
; PWM2H_FC[*]  ; CLOCK_50   ; 4.191 ; 4.231 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2H_FC[0] ; CLOCK_50   ; 4.436 ; 4.450 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2H_FC[1] ; CLOCK_50   ; 4.191 ; 4.231 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2H_FC[2] ; CLOCK_50   ; 4.599 ; 4.629 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
; PWM2L_FA[*]  ; CLOCK_50   ; 3.511 ; 3.518 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2L_FA[0] ; CLOCK_50   ; 3.959 ; 4.030 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2L_FA[1] ; CLOCK_50   ; 3.910 ; 3.935 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2L_FA[2] ; CLOCK_50   ; 3.511 ; 3.518 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
; PWM2L_FB[*]  ; CLOCK_50   ; 3.208 ; 3.208 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2L_FB[0] ; CLOCK_50   ; 3.208 ; 3.208 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2L_FB[1] ; CLOCK_50   ; 3.572 ; 3.580 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2L_FB[2] ; CLOCK_50   ; 3.925 ; 3.874 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
; PWM2L_FC[*]  ; CLOCK_50   ; 3.745 ; 3.808 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2L_FC[0] ; CLOCK_50   ; 4.689 ; 4.724 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2L_FC[1] ; CLOCK_50   ; 3.745 ; 3.808 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2L_FC[2] ; CLOCK_50   ; 4.552 ; 4.571 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
; LED[*]       ; CLOCK_50   ; 5.246 ; 5.232 ; Fall       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[7]      ; CLOCK_50   ; 5.246 ; 5.232 ; Fall       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
+--------------+------------+-------+-------+------------+--------------------------------------------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; INT0_FA[0] ; LED[3]      ;       ; 8.090 ; 8.502 ;       ;
; INT0_FA[0] ; LED[6]      ;       ; 8.693 ; 9.125 ;       ;
; INT0_FA[1] ; LED[3]      ;       ; 7.474 ; 7.801 ;       ;
; INT0_FA[1] ; LED[6]      ;       ; 8.077 ; 8.424 ;       ;
; INT0_FA[2] ; LED[3]      ;       ; 6.933 ; 7.207 ;       ;
; INT0_FA[2] ; LED[6]      ;       ; 7.536 ; 7.830 ;       ;
; INT0_FB[0] ; LED[4]      ;       ; 8.408 ; 8.737 ;       ;
; INT0_FB[0] ; LED[6]      ;       ; 9.580 ; 9.912 ;       ;
; INT0_FB[1] ; LED[4]      ;       ; 8.057 ; 8.368 ;       ;
; INT0_FB[1] ; LED[6]      ;       ; 9.229 ; 9.543 ;       ;
; INT0_FB[2] ; LED[4]      ;       ; 8.212 ; 8.459 ;       ;
; INT0_FB[2] ; LED[6]      ;       ; 9.384 ; 9.634 ;       ;
; INT0_FC[0] ; LED[5]      ;       ; 8.754 ; 9.149 ;       ;
; INT0_FC[0] ; LED[6]      ;       ; 9.196 ; 9.629 ;       ;
; INT0_FC[1] ; LED[5]      ;       ; 8.745 ; 9.083 ;       ;
; INT0_FC[1] ; LED[6]      ;       ; 9.187 ; 9.563 ;       ;
; INT0_FC[2] ; LED[5]      ;       ; 8.443 ; 8.830 ;       ;
; INT0_FC[2] ; LED[6]      ;       ; 8.885 ; 9.310 ;       ;
; SW[0]      ; LED[0]      ; 4.200 ;       ;       ; 4.311 ;
; SW[1]      ; LED[1]      ; 4.235 ;       ;       ; 4.323 ;
; SW[2]      ; LED[2]      ; 3.691 ;       ;       ; 3.848 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; INT0_FA[0] ; LED[3]      ;       ; 7.795 ; 8.195 ;       ;
; INT0_FA[0] ; LED[6]      ;       ; 8.372 ; 8.792 ;       ;
; INT0_FA[1] ; LED[3]      ;       ; 7.189 ; 7.499 ;       ;
; INT0_FA[1] ; LED[6]      ;       ; 7.766 ; 8.096 ;       ;
; INT0_FA[2] ; LED[3]      ;       ; 6.685 ; 6.953 ;       ;
; INT0_FA[2] ; LED[6]      ;       ; 7.262 ; 7.550 ;       ;
; INT0_FB[0] ; LED[4]      ;       ; 8.103 ; 8.422 ;       ;
; INT0_FB[0] ; LED[6]      ;       ; 9.224 ; 9.548 ;       ;
; INT0_FB[1] ; LED[4]      ;       ; 7.751 ; 8.045 ;       ;
; INT0_FB[1] ; LED[6]      ;       ; 8.872 ; 9.171 ;       ;
; INT0_FB[2] ; LED[4]      ;       ; 7.914 ; 8.157 ;       ;
; INT0_FB[2] ; LED[6]      ;       ; 9.035 ; 9.283 ;       ;
; INT0_FC[0] ; LED[5]      ;       ; 8.479 ; 8.863 ;       ;
; INT0_FC[0] ; LED[6]      ;       ; 8.842 ; 9.254 ;       ;
; INT0_FC[1] ; LED[5]      ;       ; 8.468 ; 8.800 ;       ;
; INT0_FC[1] ; LED[6]      ;       ; 8.831 ; 9.191 ;       ;
; INT0_FC[2] ; LED[5]      ;       ; 8.164 ; 8.533 ;       ;
; INT0_FC[2] ; LED[6]      ;       ; 8.527 ; 8.924 ;       ;
; SW[0]      ; LED[0]      ; 4.066 ;       ;       ; 4.178 ;
; SW[1]      ; LED[1]      ; 4.100 ;       ;       ; 4.189 ;
; SW[2]      ; LED[2]      ; 3.578 ;       ;       ; 3.733 ;
+------------+-------------+-------+-------+-------+-------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                                        ;
+--------------------------------------------------+--------+---------------+
; Clock                                            ; Slack  ; End Point TNS ;
+--------------------------------------------------+--------+---------------+
; upll|altpll_component|auto_generated|pll1|clk[0] ; -1.764 ; -15.644       ;
; clk_div:u1|clk_out_bi                            ; -0.637 ; -35.854       ;
+--------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                                         ;
+--------------------------------------------------+--------+---------------+
; Clock                                            ; Slack  ; End Point TNS ;
+--------------------------------------------------+--------+---------------+
; upll|altpll_component|auto_generated|pll1|clk[0] ; -0.123 ; -0.123        ;
; clk_div:u1|clk_out_bi                            ; 0.162  ; 0.000         ;
+--------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery Summary                                     ;
+--------------------------------------------------+--------+---------------+
; Clock                                            ; Slack  ; End Point TNS ;
+--------------------------------------------------+--------+---------------+
; clk_div:u1|clk_out_bi                            ; -0.688 ; -39.857       ;
; upll|altpll_component|auto_generated|pll1|clk[0] ; 7.302  ; 0.000         ;
+--------------------------------------------------+--------+---------------+


+--------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal Summary                                     ;
+--------------------------------------------------+-------+---------------+
; Clock                                            ; Slack ; End Point TNS ;
+--------------------------------------------------+-------+---------------+
; clk_div:u1|clk_out_bi                            ; 0.224 ; 0.000         ;
; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.731 ; 0.000         ;
+--------------------------------------------------+-------+---------------+


+---------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary                          ;
+--------------------------------------------------+--------+---------------+
; Clock                                            ; Slack  ; End Point TNS ;
+--------------------------------------------------+--------+---------------+
; clk_div:u1|clk_out_bi                            ; -1.000 ; -91.000       ;
; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.126  ; 0.000         ;
; CLOCK_50                                         ; 9.587  ; 0.000         ;
+--------------------------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'upll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                              ;
+--------+-----------------------+--------------------------------------------------------------------------------------------------------+-----------------------+--------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                                                                                                ; Launch Clock          ; Latch Clock                                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+--------------------------------------------------------------------------------------------------------+-----------------------+--------------------------------------------------+--------------+------------+------------+
; -1.764 ; theta_abc:u6|th_a[11] ; tabela_sin:usin_a|altsyncram:Mux6_rtl_0|altsyncram_qc01:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.186     ; 0.777      ;
; -1.763 ; theta_abc:u6|th_a[15] ; tabela_sin:usin_a|altsyncram:Mux6_rtl_0|altsyncram_qc01:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.185     ; 0.777      ;
; -1.760 ; theta_abc:u6|th_b[8]  ; tabela_sin:usin_b|altsyncram:Mux6_rtl_0|altsyncram_rc01:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.178     ; 0.781      ;
; -1.759 ; theta_abc:u6|th_b[12] ; tabela_sin:usin_b|altsyncram:Mux6_rtl_0|altsyncram_rc01:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.179     ; 0.779      ;
; -1.758 ; theta_abc:u6|th_a[8]  ; tabela_sin:usin_a|altsyncram:Mux6_rtl_0|altsyncram_qc01:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.185     ; 0.772      ;
; -1.756 ; theta_abc:u6|th_c[11] ; tabela_sin:usin_c|altsyncram:Mux6_rtl_0|altsyncram_sc01:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.181     ; 0.774      ;
; -1.752 ; theta_abc:u6|th_c[10] ; tabela_sin:usin_c|altsyncram:Mux6_rtl_0|altsyncram_sc01:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.181     ; 0.770      ;
; -1.752 ; theta_abc:u6|th_b[10] ; tabela_sin:usin_b|altsyncram:Mux6_rtl_0|altsyncram_rc01:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.179     ; 0.772      ;
; -1.750 ; theta_abc:u6|th_b[15] ; tabela_sin:usin_b|altsyncram:Mux6_rtl_0|altsyncram_rc01:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.178     ; 0.771      ;
; -1.747 ; theta_abc:u6|th_c[14] ; tabela_sin:usin_c|altsyncram:Mux6_rtl_0|altsyncram_sc01:auto_generated|ram_block1a6~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.177     ; 0.769      ;
; -1.744 ; theta_abc:u6|th_a[11] ; tabela_sin:usin_a|altsyncram:Mux6_rtl_0|altsyncram_qc01:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.185     ; 0.758      ;
; -1.743 ; theta_abc:u6|th_a[12] ; tabela_sin:usin_a|altsyncram:Mux6_rtl_0|altsyncram_qc01:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.186     ; 0.756      ;
; -1.743 ; theta_abc:u6|th_a[13] ; tabela_sin:usin_a|altsyncram:Mux6_rtl_0|altsyncram_qc01:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.185     ; 0.757      ;
; -1.740 ; theta_abc:u6|th_c[8]  ; tabela_sin:usin_c|altsyncram:Mux6_rtl_0|altsyncram_sc01:auto_generated|ram_block1a6~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.177     ; 0.762      ;
; -1.740 ; theta_abc:u6|th_c[14] ; tabela_sin:usin_c|altsyncram:Mux6_rtl_0|altsyncram_sc01:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.179     ; 0.760      ;
; -1.740 ; theta_abc:u6|th_c[13] ; tabela_sin:usin_c|altsyncram:Mux6_rtl_0|altsyncram_sc01:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.181     ; 0.758      ;
; -1.740 ; theta_abc:u6|th_b[11] ; tabela_sin:usin_b|altsyncram:Mux6_rtl_0|altsyncram_rc01:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.179     ; 0.760      ;
; -1.740 ; theta_abc:u6|th_b[15] ; tabela_sin:usin_b|altsyncram:Mux6_rtl_0|altsyncram_rc01:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.179     ; 0.760      ;
; -1.740 ; theta_abc:u6|th_a[13] ; tabela_sin:usin_a|altsyncram:Mux6_rtl_0|altsyncram_qc01:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.186     ; 0.753      ;
; -1.740 ; theta_abc:u6|th_a[10] ; tabela_sin:usin_a|altsyncram:Mux6_rtl_0|altsyncram_qc01:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.185     ; 0.754      ;
; -1.739 ; theta_abc:u6|th_a[9]  ; tabela_sin:usin_a|altsyncram:Mux6_rtl_0|altsyncram_qc01:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.186     ; 0.752      ;
; -1.738 ; theta_abc:u6|th_a[12] ; tabela_sin:usin_a|altsyncram:Mux6_rtl_0|altsyncram_qc01:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.185     ; 0.752      ;
; -1.737 ; theta_abc:u6|th_c[10] ; tabela_sin:usin_c|altsyncram:Mux6_rtl_0|altsyncram_sc01:auto_generated|ram_block1a6~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.177     ; 0.759      ;
; -1.737 ; theta_abc:u6|th_b[9]  ; tabela_sin:usin_b|altsyncram:Mux6_rtl_0|altsyncram_rc01:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.178     ; 0.758      ;
; -1.735 ; theta_abc:u6|th_a[7]  ; tabela_sin:usin_a|altsyncram:Mux6_rtl_0|altsyncram_qc01:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.186     ; 0.748      ;
; -1.733 ; theta_abc:u6|th_c[8]  ; tabela_sin:usin_c|altsyncram:Mux6_rtl_0|altsyncram_sc01:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.181     ; 0.751      ;
; -1.733 ; theta_abc:u6|th_a[9]  ; tabela_sin:usin_a|altsyncram:Mux6_rtl_0|altsyncram_qc01:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.185     ; 0.747      ;
; -1.731 ; theta_abc:u6|th_b[10] ; tabela_sin:usin_b|altsyncram:Mux6_rtl_0|altsyncram_rc01:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.178     ; 0.752      ;
; -1.731 ; theta_abc:u6|th_a[10] ; tabela_sin:usin_a|altsyncram:Mux6_rtl_0|altsyncram_qc01:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.186     ; 0.744      ;
; -1.730 ; theta_abc:u6|th_b[12] ; tabela_sin:usin_b|altsyncram:Mux6_rtl_0|altsyncram_rc01:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.178     ; 0.751      ;
; -1.729 ; theta_abc:u6|th_b[14] ; tabela_sin:usin_b|altsyncram:Mux6_rtl_0|altsyncram_rc01:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.179     ; 0.749      ;
; -1.728 ; theta_abc:u6|th_b[13] ; tabela_sin:usin_b|altsyncram:Mux6_rtl_0|altsyncram_rc01:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.178     ; 0.749      ;
; -1.727 ; theta_abc:u6|th_c[15] ; tabela_sin:usin_c|altsyncram:Mux6_rtl_0|altsyncram_sc01:auto_generated|ram_block1a6~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.177     ; 0.749      ;
; -1.726 ; theta_abc:u6|th_c[11] ; tabela_sin:usin_c|altsyncram:Mux6_rtl_0|altsyncram_sc01:auto_generated|ram_block1a6~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.177     ; 0.748      ;
; -1.726 ; theta_abc:u6|th_c[12] ; tabela_sin:usin_c|altsyncram:Mux6_rtl_0|altsyncram_sc01:auto_generated|ram_block1a6~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.177     ; 0.748      ;
; -1.723 ; theta_abc:u6|th_c[9]  ; tabela_sin:usin_c|altsyncram:Mux6_rtl_0|altsyncram_sc01:auto_generated|ram_block1a6~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.177     ; 0.745      ;
; -1.723 ; theta_abc:u6|th_a[8]  ; tabela_sin:usin_a|altsyncram:Mux6_rtl_0|altsyncram_qc01:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.186     ; 0.736      ;
; -1.723 ; theta_abc:u6|th_a[14] ; tabela_sin:usin_a|altsyncram:Mux6_rtl_0|altsyncram_qc01:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.186     ; 0.736      ;
; -1.715 ; theta_abc:u6|th_c[12] ; tabela_sin:usin_c|altsyncram:Mux6_rtl_0|altsyncram_sc01:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.181     ; 0.733      ;
; -1.714 ; theta_abc:u6|th_c[15] ; tabela_sin:usin_c|altsyncram:Mux6_rtl_0|altsyncram_sc01:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.181     ; 0.732      ;
; -1.714 ; theta_abc:u6|th_b[9]  ; tabela_sin:usin_b|altsyncram:Mux6_rtl_0|altsyncram_rc01:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.179     ; 0.734      ;
; -1.713 ; theta_abc:u6|th_b[13] ; tabela_sin:usin_b|altsyncram:Mux6_rtl_0|altsyncram_rc01:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.179     ; 0.733      ;
; -1.712 ; theta_abc:u6|th_c[9]  ; tabela_sin:usin_c|altsyncram:Mux6_rtl_0|altsyncram_sc01:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.181     ; 0.730      ;
; -1.712 ; theta_abc:u6|th_b[14] ; tabela_sin:usin_b|altsyncram:Mux6_rtl_0|altsyncram_rc01:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.178     ; 0.733      ;
; -1.688 ; theta_abc:u6|th_b[7]  ; tabela_sin:usin_b|altsyncram:Mux6_rtl_0|altsyncram_rc01:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.178     ; 0.709      ;
; -1.597 ; theta_abc:u6|th_a[6]  ; tabela_sin:usin_a|altsyncram:Mux6_rtl_0|altsyncram_qc01:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.185     ; 0.611      ;
; -1.592 ; theta_abc:u6|th_a[15] ; tabela_sin:usin_a|altsyncram:Mux6_rtl_0|altsyncram_qc01:auto_generated|ram_block1a6~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.186     ; 0.605      ;
; -1.586 ; theta_abc:u6|th_c[11] ; tabela_sin:usin_c|altsyncram:Mux6_rtl_0|altsyncram_sc01:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.179     ; 0.606      ;
; -1.583 ; theta_abc:u6|th_b[12] ; tabela_sin:usin_b|altsyncram:Mux6_rtl_0|altsyncram_rc01:auto_generated|ram_block1a6~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.178     ; 0.604      ;
; -1.582 ; theta_abc:u6|th_a[15] ; tabela_sin:usin_a|altsyncram:Mux6_rtl_0|altsyncram_qc01:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.186     ; 0.595      ;
; -1.582 ; theta_abc:u6|th_a[5]  ; tabela_sin:usin_a|altsyncram:Mux6_rtl_0|altsyncram_qc01:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.185     ; 0.596      ;
; -1.579 ; theta_abc:u6|th_a[7]  ; tabela_sin:usin_a|altsyncram:Mux6_rtl_0|altsyncram_qc01:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.185     ; 0.593      ;
; -1.578 ; theta_abc:u6|th_a[5]  ; tabela_sin:usin_a|altsyncram:Mux6_rtl_0|altsyncram_qc01:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.186     ; 0.591      ;
; -1.577 ; theta_abc:u6|th_a[9]  ; tabela_sin:usin_a|altsyncram:Mux6_rtl_0|altsyncram_qc01:auto_generated|ram_block1a6~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.186     ; 0.590      ;
; -1.576 ; theta_abc:u6|th_c[5]  ; tabela_sin:usin_c|altsyncram:Mux6_rtl_0|altsyncram_sc01:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.181     ; 0.594      ;
; -1.576 ; theta_abc:u6|th_b[10] ; tabela_sin:usin_b|altsyncram:Mux6_rtl_0|altsyncram_rc01:auto_generated|ram_block1a6~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.178     ; 0.597      ;
; -1.576 ; theta_abc:u6|th_a[8]  ; tabela_sin:usin_a|altsyncram:Mux6_rtl_0|altsyncram_qc01:auto_generated|ram_block1a6~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.186     ; 0.589      ;
; -1.575 ; theta_abc:u6|th_a[14] ; tabela_sin:usin_a|altsyncram:Mux6_rtl_0|altsyncram_qc01:auto_generated|ram_block1a6~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.186     ; 0.588      ;
; -1.575 ; theta_abc:u6|th_a[6]  ; tabela_sin:usin_a|altsyncram:Mux6_rtl_0|altsyncram_qc01:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.186     ; 0.588      ;
; -1.569 ; theta_abc:u6|th_b[5]  ; tabela_sin:usin_b|altsyncram:Mux6_rtl_0|altsyncram_rc01:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.178     ; 0.590      ;
; -1.568 ; theta_abc:u6|th_c[8]  ; tabela_sin:usin_c|altsyncram:Mux6_rtl_0|altsyncram_sc01:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.179     ; 0.588      ;
; -1.568 ; theta_abc:u6|th_b[15] ; tabela_sin:usin_b|altsyncram:Mux6_rtl_0|altsyncram_rc01:auto_generated|ram_block1a6~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.178     ; 0.589      ;
; -1.567 ; theta_abc:u6|th_b[8]  ; tabela_sin:usin_b|altsyncram:Mux6_rtl_0|altsyncram_rc01:auto_generated|ram_block1a6~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.178     ; 0.588      ;
; -1.566 ; theta_abc:u6|th_c[6]  ; tabela_sin:usin_c|altsyncram:Mux6_rtl_0|altsyncram_sc01:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.181     ; 0.584      ;
; -1.566 ; theta_abc:u6|th_c[7]  ; tabela_sin:usin_c|altsyncram:Mux6_rtl_0|altsyncram_sc01:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.181     ; 0.584      ;
; -1.566 ; theta_abc:u6|th_a[13] ; tabela_sin:usin_a|altsyncram:Mux6_rtl_0|altsyncram_qc01:auto_generated|ram_block1a6~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.186     ; 0.579      ;
; -1.565 ; theta_abc:u6|th_c[12] ; tabela_sin:usin_c|altsyncram:Mux6_rtl_0|altsyncram_sc01:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.179     ; 0.585      ;
; -1.565 ; theta_abc:u6|th_b[7]  ; tabela_sin:usin_b|altsyncram:Mux6_rtl_0|altsyncram_rc01:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.179     ; 0.585      ;
; -1.564 ; theta_abc:u6|th_c[5]  ; tabela_sin:usin_c|altsyncram:Mux6_rtl_0|altsyncram_sc01:auto_generated|ram_block1a6~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.177     ; 0.586      ;
; -1.563 ; theta_abc:u6|th_a[7]  ; tabela_sin:usin_a|altsyncram:Mux6_rtl_0|altsyncram_qc01:auto_generated|ram_block1a6~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.186     ; 0.576      ;
; -1.563 ; theta_abc:u6|th_a[11] ; tabela_sin:usin_a|altsyncram:Mux6_rtl_0|altsyncram_qc01:auto_generated|ram_block1a6~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.186     ; 0.576      ;
; -1.561 ; theta_abc:u6|th_c[6]  ; tabela_sin:usin_c|altsyncram:Mux6_rtl_0|altsyncram_sc01:auto_generated|ram_block1a6~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.177     ; 0.583      ;
; -1.561 ; theta_abc:u6|th_c[9]  ; tabela_sin:usin_c|altsyncram:Mux6_rtl_0|altsyncram_sc01:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.179     ; 0.581      ;
; -1.561 ; theta_abc:u6|th_b[6]  ; tabela_sin:usin_b|altsyncram:Mux6_rtl_0|altsyncram_rc01:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.178     ; 0.582      ;
; -1.561 ; theta_abc:u6|th_a[12] ; tabela_sin:usin_a|altsyncram:Mux6_rtl_0|altsyncram_qc01:auto_generated|ram_block1a6~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.186     ; 0.574      ;
; -1.560 ; theta_abc:u6|th_c[13] ; tabela_sin:usin_c|altsyncram:Mux6_rtl_0|altsyncram_sc01:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.179     ; 0.580      ;
; -1.560 ; theta_abc:u6|th_b[13] ; tabela_sin:usin_b|altsyncram:Mux6_rtl_0|altsyncram_rc01:auto_generated|ram_block1a6~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.178     ; 0.581      ;
; -1.560 ; theta_abc:u6|th_a[14] ; tabela_sin:usin_a|altsyncram:Mux6_rtl_0|altsyncram_qc01:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.185     ; 0.574      ;
; -1.559 ; theta_abc:u6|th_b[11] ; tabela_sin:usin_b|altsyncram:Mux6_rtl_0|altsyncram_rc01:auto_generated|ram_block1a6~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.178     ; 0.580      ;
; -1.559 ; theta_abc:u6|th_a[6]  ; tabela_sin:usin_a|altsyncram:Mux6_rtl_0|altsyncram_qc01:auto_generated|ram_block1a6~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.186     ; 0.572      ;
; -1.557 ; theta_abc:u6|th_c[6]  ; tabela_sin:usin_c|altsyncram:Mux6_rtl_0|altsyncram_sc01:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.179     ; 0.577      ;
; -1.557 ; theta_abc:u6|th_c[14] ; tabela_sin:usin_c|altsyncram:Mux6_rtl_0|altsyncram_sc01:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.181     ; 0.575      ;
; -1.557 ; theta_abc:u6|th_b[6]  ; tabela_sin:usin_b|altsyncram:Mux6_rtl_0|altsyncram_rc01:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.179     ; 0.577      ;
; -1.557 ; theta_abc:u6|th_a[10] ; tabela_sin:usin_a|altsyncram:Mux6_rtl_0|altsyncram_qc01:auto_generated|ram_block1a6~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.186     ; 0.570      ;
; -1.556 ; theta_abc:u6|th_b[7]  ; tabela_sin:usin_b|altsyncram:Mux6_rtl_0|altsyncram_rc01:auto_generated|ram_block1a6~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.178     ; 0.577      ;
; -1.555 ; theta_abc:u6|th_b[9]  ; tabela_sin:usin_b|altsyncram:Mux6_rtl_0|altsyncram_rc01:auto_generated|ram_block1a6~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.178     ; 0.576      ;
; -1.554 ; theta_abc:u6|th_c[15] ; tabela_sin:usin_c|altsyncram:Mux6_rtl_0|altsyncram_sc01:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.179     ; 0.574      ;
; -1.553 ; theta_abc:u6|th_b[5]  ; tabela_sin:usin_b|altsyncram:Mux6_rtl_0|altsyncram_rc01:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.179     ; 0.573      ;
; -1.551 ; theta_abc:u6|th_c[7]  ; tabela_sin:usin_c|altsyncram:Mux6_rtl_0|altsyncram_sc01:auto_generated|ram_block1a6~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.177     ; 0.573      ;
; -1.550 ; theta_abc:u6|th_c[5]  ; tabela_sin:usin_c|altsyncram:Mux6_rtl_0|altsyncram_sc01:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.179     ; 0.570      ;
; -1.550 ; theta_abc:u6|th_b[11] ; tabela_sin:usin_b|altsyncram:Mux6_rtl_0|altsyncram_rc01:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.178     ; 0.571      ;
; -1.549 ; theta_abc:u6|th_c[13] ; tabela_sin:usin_c|altsyncram:Mux6_rtl_0|altsyncram_sc01:auto_generated|ram_block1a6~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.177     ; 0.571      ;
; -1.549 ; theta_abc:u6|th_b[5]  ; tabela_sin:usin_b|altsyncram:Mux6_rtl_0|altsyncram_rc01:auto_generated|ram_block1a6~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.178     ; 0.570      ;
; -1.549 ; theta_abc:u6|th_b[14] ; tabela_sin:usin_b|altsyncram:Mux6_rtl_0|altsyncram_rc01:auto_generated|ram_block1a6~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.178     ; 0.570      ;
; -1.547 ; theta_abc:u6|th_a[5]  ; tabela_sin:usin_a|altsyncram:Mux6_rtl_0|altsyncram_qc01:auto_generated|ram_block1a6~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.186     ; 0.560      ;
; -1.545 ; theta_abc:u6|th_b[8]  ; tabela_sin:usin_b|altsyncram:Mux6_rtl_0|altsyncram_rc01:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.179     ; 0.565      ;
; -1.544 ; theta_abc:u6|th_c[10] ; tabela_sin:usin_c|altsyncram:Mux6_rtl_0|altsyncram_sc01:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.179     ; 0.564      ;
; -1.542 ; theta_abc:u6|th_c[7]  ; tabela_sin:usin_c|altsyncram:Mux6_rtl_0|altsyncram_sc01:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.179     ; 0.562      ;
; -1.540 ; theta_abc:u6|th_b[6]  ; tabela_sin:usin_b|altsyncram:Mux6_rtl_0|altsyncram_rc01:auto_generated|ram_block1a6~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.178     ; 0.561      ;
; -0.180 ; clk_div:u1|clk_out_bi ; clk_div:u1|clk_out_bi                                                                                  ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -0.103     ; 0.359      ;
+--------+-----------------------+--------------------------------------------------------------------------------------------------------+-----------------------+--------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk_div:u1|clk_out_bi'                                                                                                                                ;
+--------+---------------------------+---------------------------+--------------------------------------------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                   ; Launch Clock                                     ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+---------------------------+--------------------------------------------------+-----------------------+--------------+------------+------------+
; -0.637 ; rst                       ; theta_abc:u6|th_bi[5]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.034      ; 1.703      ;
; -0.637 ; rst                       ; theta_abc:u6|th_bi[6]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.034      ; 1.703      ;
; -0.637 ; rst                       ; theta_abc:u6|th_bi[7]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.034      ; 1.703      ;
; -0.637 ; rst                       ; theta_abc:u6|th_bi[8]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.034      ; 1.703      ;
; -0.637 ; rst                       ; theta_abc:u6|th_bi[9]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.034      ; 1.703      ;
; -0.637 ; rst                       ; theta_abc:u6|th_bi[10]    ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.034      ; 1.703      ;
; -0.637 ; rst                       ; theta_abc:u6|th_bi[11]    ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.034      ; 1.703      ;
; -0.637 ; rst                       ; theta_abc:u6|th_bi[12]    ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.034      ; 1.703      ;
; -0.637 ; rst                       ; theta_abc:u6|th_bi[13]    ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.034      ; 1.703      ;
; -0.637 ; rst                       ; theta_abc:u6|th_bi[14]    ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.034      ; 1.703      ;
; -0.637 ; rst                       ; theta_abc:u6|th_bi[15]    ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.034      ; 1.703      ;
; -0.616 ; integrador:u5|out_int[6]  ; integrador:u5|out_int[29] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.036     ; 1.567      ;
; -0.609 ; rst                       ; theta_abc:u6|th_ai[5]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.034      ; 1.675      ;
; -0.609 ; rst                       ; theta_abc:u6|th_ai[6]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.034      ; 1.675      ;
; -0.609 ; rst                       ; theta_abc:u6|th_ai[7]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.034      ; 1.675      ;
; -0.609 ; rst                       ; theta_abc:u6|th_ai[8]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.034      ; 1.675      ;
; -0.609 ; rst                       ; theta_abc:u6|th_ai[9]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.034      ; 1.675      ;
; -0.609 ; rst                       ; theta_abc:u6|th_ai[10]    ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.034      ; 1.675      ;
; -0.609 ; rst                       ; theta_abc:u6|th_ai[11]    ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.034      ; 1.675      ;
; -0.609 ; rst                       ; theta_abc:u6|th_ai[12]    ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.034      ; 1.675      ;
; -0.609 ; rst                       ; theta_abc:u6|th_ai[13]    ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.034      ; 1.675      ;
; -0.609 ; rst                       ; theta_abc:u6|th_ai[14]    ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.034      ; 1.675      ;
; -0.609 ; rst                       ; theta_abc:u6|th_ai[15]    ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.034      ; 1.675      ;
; -0.588 ; rst                       ; theta_abc:u6|th_ci[5]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.034      ; 1.654      ;
; -0.588 ; rst                       ; theta_abc:u6|th_ci[6]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.034      ; 1.654      ;
; -0.588 ; rst                       ; theta_abc:u6|th_ci[7]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.034      ; 1.654      ;
; -0.588 ; rst                       ; theta_abc:u6|th_ci[8]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.034      ; 1.654      ;
; -0.588 ; rst                       ; theta_abc:u6|th_ci[9]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.034      ; 1.654      ;
; -0.588 ; rst                       ; theta_abc:u6|th_ci[10]    ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.034      ; 1.654      ;
; -0.588 ; rst                       ; theta_abc:u6|th_ci[11]    ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.034      ; 1.654      ;
; -0.588 ; rst                       ; theta_abc:u6|th_ci[12]    ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.034      ; 1.654      ;
; -0.588 ; rst                       ; theta_abc:u6|th_ci[13]    ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.034      ; 1.654      ;
; -0.588 ; rst                       ; theta_abc:u6|th_ci[14]    ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.034      ; 1.654      ;
; -0.588 ; rst                       ; theta_abc:u6|th_ci[15]    ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.034      ; 1.654      ;
; -0.585 ; theta_abc:u6|th_ci[11]    ; theta_abc:u6|th_c[11]     ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.055     ; 1.517      ;
; -0.574 ; integrador:u5|out_int[15] ; theta_abc:u6|th_ai[15]    ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.036     ; 1.525      ;
; -0.572 ; integrador:u5|out_int[5]  ; integrador:u5|out_int[29] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.036     ; 1.523      ;
; -0.552 ; integrador:u5|out_int[6]  ; integrador:u5|out_int[28] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.036     ; 1.503      ;
; -0.552 ; integrador:u5|out_int[8]  ; integrador:u5|out_int[29] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.036     ; 1.503      ;
; -0.548 ; integrador:u5|out_int[6]  ; integrador:u5|out_int[27] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.036     ; 1.499      ;
; -0.543 ; integrador:u5|out_int[5]  ; integrador:u5|out_int[28] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.036     ; 1.494      ;
; -0.513 ; integrador:u5|out_int[14] ; theta_abc:u6|th_ai[15]    ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.036     ; 1.464      ;
; -0.510 ; integrador:u5|out_int[15] ; theta_abc:u6|th_ai[14]    ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.036     ; 1.461      ;
; -0.506 ; integrador:u5|out_int[15] ; theta_abc:u6|th_ai[13]    ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.036     ; 1.457      ;
; -0.504 ; integrador:u5|out_int[5]  ; integrador:u5|out_int[27] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.036     ; 1.455      ;
; -0.503 ; integrador:u5|out_int[7]  ; integrador:u5|out_int[29] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.036     ; 1.454      ;
; -0.490 ; integrador:u5|out_int[13] ; theta_abc:u6|th_ai[15]    ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.036     ; 1.441      ;
; -0.488 ; integrador:u5|out_int[8]  ; integrador:u5|out_int[28] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.036     ; 1.439      ;
; -0.484 ; integrador:u5|out_int[6]  ; integrador:u5|out_int[26] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.036     ; 1.435      ;
; -0.484 ; integrador:u5|out_int[10] ; integrador:u5|out_int[29] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.036     ; 1.435      ;
; -0.484 ; integrador:u5|out_int[8]  ; integrador:u5|out_int[27] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.036     ; 1.435      ;
; -0.480 ; integrador:u5|out_int[6]  ; integrador:u5|out_int[25] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.036     ; 1.431      ;
; -0.476 ; theta_abc:u6|th_ci[15]    ; theta_abc:u6|th_c[15]     ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.055     ; 1.408      ;
; -0.475 ; integrador:u5|out_int[5]  ; integrador:u5|out_int[26] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.036     ; 1.426      ;
; -0.474 ; integrador:u5|out_int[7]  ; integrador:u5|out_int[28] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.036     ; 1.425      ;
; -0.459 ; theta_abc:u6|th_ci[14]    ; theta_abc:u6|th_c[14]     ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.055     ; 1.391      ;
; -0.457 ; integrador:u5|out_int[14] ; theta_abc:u6|th_ai[14]    ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.036     ; 1.408      ;
; -0.453 ; theta_abc:u6|th_ci[13]    ; theta_abc:u6|th_c[13]     ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.055     ; 1.385      ;
; -0.445 ; integrador:u5|out_int[14] ; theta_abc:u6|th_ai[13]    ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.036     ; 1.396      ;
; -0.442 ; integrador:u5|out_int[15] ; theta_abc:u6|th_ai[12]    ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.036     ; 1.393      ;
; -0.439 ; integrador:u5|out_int[17] ; theta_abc:u6|th_bi[15]    ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.036     ; 1.390      ;
; -0.438 ; integrador:u5|out_int[15] ; theta_abc:u6|th_ai[11]    ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.036     ; 1.389      ;
; -0.436 ; integrador:u5|out_int[9]  ; integrador:u5|out_int[29] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.036     ; 1.387      ;
; -0.436 ; integrador:u5|out_int[5]  ; integrador:u5|out_int[25] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.036     ; 1.387      ;
; -0.435 ; integrador:u5|out_int[7]  ; integrador:u5|out_int[27] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.036     ; 1.386      ;
; -0.432 ; integrador:u5|out_int[13] ; theta_abc:u6|th_ai[14]    ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.036     ; 1.383      ;
; -0.422 ; integrador:u5|out_int[13] ; theta_abc:u6|th_ai[13]    ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.036     ; 1.373      ;
; -0.420 ; integrador:u5|out_int[10] ; integrador:u5|out_int[28] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.036     ; 1.371      ;
; -0.420 ; integrador:u5|out_int[8]  ; integrador:u5|out_int[26] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.036     ; 1.371      ;
; -0.418 ; integrador:u5|out_int[14] ; theta_abc:u6|th_ci[15]    ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.036     ; 1.369      ;
; -0.416 ; integrador:u5|out_int[6]  ; integrador:u5|out_int[24] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.036     ; 1.367      ;
; -0.416 ; integrador:u5|out_int[10] ; integrador:u5|out_int[27] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.036     ; 1.367      ;
; -0.416 ; integrador:u5|out_int[8]  ; integrador:u5|out_int[25] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.036     ; 1.367      ;
; -0.413 ; integrador:u5|out_int[21] ; theta_abc:u6|th_bi[15]    ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.036     ; 1.364      ;
; -0.412 ; integrador:u5|out_int[6]  ; integrador:u5|out_int[23] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.036     ; 1.363      ;
; -0.412 ; integrador:u5|out_int[12] ; integrador:u5|out_int[29] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.036     ; 1.363      ;
; -0.407 ; integrador:u5|out_int[5]  ; integrador:u5|out_int[24] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.036     ; 1.358      ;
; -0.406 ; integrador:u5|out_int[9]  ; integrador:u5|out_int[28] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.036     ; 1.357      ;
; -0.406 ; integrador:u5|out_int[7]  ; integrador:u5|out_int[26] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.036     ; 1.357      ;
; -0.401 ; theta_abc:u6|th_ai[12]    ; theta_abc:u6|th_a[12]     ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.054     ; 1.334      ;
; -0.400 ; integrador:u5|out_int[15] ; theta_abc:u6|th_bi[15]    ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.036     ; 1.351      ;
; -0.399 ; integrador:u5|out_int[14] ; theta_abc:u6|th_ci[14]    ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.036     ; 1.350      ;
; -0.397 ; integrador:u5|out_int[15] ; theta_abc:u6|th_ci[15]    ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.036     ; 1.348      ;
; -0.391 ; theta_abc:u6|th_ci[8]     ; theta_abc:u6|th_c[8]      ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.055     ; 1.323      ;
; -0.389 ; integrador:u5|out_int[14] ; theta_abc:u6|th_ai[12]    ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.036     ; 1.340      ;
; -0.387 ; integrador:u5|out_int[16] ; theta_abc:u6|th_ai[15]    ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.036     ; 1.338      ;
; -0.379 ; integrador:u5|out_int[18] ; theta_abc:u6|th_ci[15]    ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.036     ; 1.330      ;
; -0.377 ; integrador:u5|out_int[20] ; theta_abc:u6|th_bi[15]    ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.036     ; 1.328      ;
; -0.377 ; integrador:u5|out_int[14] ; theta_abc:u6|th_ai[11]    ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.036     ; 1.328      ;
; -0.375 ; integrador:u5|out_int[17] ; theta_abc:u6|th_bi[14]    ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.036     ; 1.326      ;
; -0.375 ; integrador:u5|out_int[18] ; theta_abc:u6|th_ci[14]    ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.036     ; 1.326      ;
; -0.374 ; integrador:u5|out_int[15] ; theta_abc:u6|th_ai[10]    ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.036     ; 1.325      ;
; -0.372 ; integrador:u5|out_int[15] ; theta_abc:u6|th_ci[14]    ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.036     ; 1.323      ;
; -0.371 ; integrador:u5|out_int[17] ; theta_abc:u6|th_bi[13]    ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.036     ; 1.322      ;
; -0.371 ; integrador:u5|out_int[19] ; theta_abc:u6|th_ci[15]    ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.036     ; 1.322      ;
; -0.370 ; integrador:u5|out_int[15] ; theta_abc:u6|th_ai[9]     ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.036     ; 1.321      ;
; -0.370 ; integrador:u5|out_int[19] ; theta_abc:u6|th_bi[15]    ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.036     ; 1.321      ;
; -0.368 ; integrador:u5|out_int[14] ; integrador:u5|out_int[29] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.036     ; 1.319      ;
; -0.368 ; integrador:u5|out_int[11] ; integrador:u5|out_int[29] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.036     ; 1.319      ;
; -0.368 ; integrador:u5|out_int[9]  ; integrador:u5|out_int[27] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.036     ; 1.319      ;
+--------+---------------------------+---------------------------+--------------------------------------------------+-----------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'upll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                           ;
+--------+----------------------------------------+----------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                ; Launch Clock                                     ; Latch Clock                                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; -0.123 ; clk_div:u1|clk_out_bi                  ; clk_div:u1|clk_out_bi                  ; clk_div:u1|clk_out_bi                            ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.141      ; 0.307      ;
; -0.116 ; clk_div:u1|clk_out_bi                  ; clk_div:u1|clk_out_bi                  ; clk_div:u1|clk_out_bi                            ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.141      ; 0.314      ;
; 0.185  ; en_PWM                                 ; en_PWM                                 ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.307      ;
; 0.186  ; fbpspwmdt:PWM2_FA01|port_PWM01         ; fbpspwmdt:PWM2_FA01|port_PWM01         ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; fbpspwmdt:PWM1_FC01|port_PWM02         ; fbpspwmdt:PWM1_FC01|port_PWM02         ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; fbpspwmdt:PWM1_FC01|port_PWM01         ; fbpspwmdt:PWM1_FC01|port_PWM01         ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; fbpspwmdt:PWM2_FB03|port_PWM01         ; fbpspwmdt:PWM2_FB03|port_PWM01         ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; fbpspwmdt:PWM2_FB03|port_PWM02         ; fbpspwmdt:PWM2_FB03|port_PWM02         ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; fbpspwmdt:PWM1_FB02|port_PWM02         ; fbpspwmdt:PWM1_FB02|port_PWM02         ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; fbpspwmdt:PWM1_FB02|port_PWM01         ; fbpspwmdt:PWM1_FB02|port_PWM01         ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; fbpspwmdt:PWM1_FA01|port_PWM02         ; fbpspwmdt:PWM1_FA01|port_PWM02         ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; fbpspwmdt:PWM1_FA01|port_PWM01         ; fbpspwmdt:PWM1_FA01|port_PWM01         ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; portadora_tringular:ucr3|dir_int       ; portadora_tringular:ucr3|dir_int       ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; fbpspwmdt:PWM2_FC02|port_PWM01         ; fbpspwmdt:PWM2_FC02|port_PWM01         ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; fbpspwmdt:PWM2_FC02|port_PWM02         ; fbpspwmdt:PWM2_FC02|port_PWM02         ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; fbpspwmdt:PWM2_FB02|port_PWM01         ; fbpspwmdt:PWM2_FB02|port_PWM01         ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; fbpspwmdt:PWM2_FB02|port_PWM02         ; fbpspwmdt:PWM2_FB02|port_PWM02         ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; fbpspwmdt:PWM2_FB01|port_PWM02         ; fbpspwmdt:PWM2_FB01|port_PWM02         ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; fbpspwmdt:PWM2_FA02|port_PWM02         ; fbpspwmdt:PWM2_FA02|port_PWM02         ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; fbpspwmdt:PWM1_FA02|port_PWM02         ; fbpspwmdt:PWM1_FA02|port_PWM02         ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; fbpspwmdt:PWM1_FA03|port_PWM01         ; fbpspwmdt:PWM1_FA03|port_PWM01         ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; fbpspwmdt:PWM1_FA02|port_PWM01         ; fbpspwmdt:PWM1_FA02|port_PWM01         ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; portadora_tringular:ucr1|dir_int       ; portadora_tringular:ucr1|dir_int       ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.187  ; fbpspwmdt:PWM2_FC03|port_PWM01         ; fbpspwmdt:PWM2_FC03|port_PWM01         ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; fbpspwmdt:PWM2_FC03|port_PWM02         ; fbpspwmdt:PWM2_FC03|port_PWM02         ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; fbpspwmdt:PWM1_FC03|port_PWM02         ; fbpspwmdt:PWM1_FC03|port_PWM02         ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; fbpspwmdt:PWM1_FC02|port_PWM02         ; fbpspwmdt:PWM1_FC02|port_PWM02         ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; fbpspwmdt:PWM1_FC03|port_PWM01         ; fbpspwmdt:PWM1_FC03|port_PWM01         ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; fbpspwmdt:PWM1_FC02|port_PWM01         ; fbpspwmdt:PWM1_FC02|port_PWM01         ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; fbpspwmdt:PWM1_FB03|port_PWM02         ; fbpspwmdt:PWM1_FB03|port_PWM02         ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; fbpspwmdt:PWM1_FB01|port_PWM02         ; fbpspwmdt:PWM1_FB01|port_PWM02         ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; fbpspwmdt:PWM1_FB03|port_PWM01         ; fbpspwmdt:PWM1_FB03|port_PWM01         ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; fbpspwmdt:PWM2_FC01|port_PWM01         ; fbpspwmdt:PWM2_FC01|port_PWM01         ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; fbpspwmdt:PWM2_FC01|port_PWM02         ; fbpspwmdt:PWM2_FC01|port_PWM02         ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; fbpspwmdt:PWM2_FB01|port_PWM01         ; fbpspwmdt:PWM2_FB01|port_PWM01         ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; fbpspwmdt:PWM1_FB01|port_PWM01         ; fbpspwmdt:PWM1_FB01|port_PWM01         ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; fbpspwmdt:PWM2_FA03|port_PWM01         ; fbpspwmdt:PWM2_FA03|port_PWM01         ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; fbpspwmdt:PWM2_FA02|port_PWM01         ; fbpspwmdt:PWM2_FA02|port_PWM01         ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; fbpspwmdt:PWM2_FA03|port_PWM02         ; fbpspwmdt:PWM2_FA03|port_PWM02         ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; fbpspwmdt:PWM2_FA01|port_PWM02         ; fbpspwmdt:PWM2_FA01|port_PWM02         ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; fbpspwmdt:PWM1_FA03|port_PWM02         ; fbpspwmdt:PWM1_FA03|port_PWM02         ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; portadora_tringular:ucr4|dir_int       ; portadora_tringular:ucr4|dir_int       ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; portadora_tringular:ucr2|dir_int       ; portadora_tringular:ucr2|dir_int       ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.303  ; clk_div:u1|count[15]                   ; clk_div:u1|count[15]                   ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.424      ;
; 0.304  ; portadora_tringular:ucr1|c_int[15]     ; portadora_tringular:ucr1|c_int[15]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.425      ;
; 0.304  ; portadora_tringular:ucr1|c_int[6]      ; portadora_tringular:ucr1|c_int[6]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.425      ;
; 0.304  ; clk_div:u1|count[1]                    ; clk_div:u1|count[1]                    ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.425      ;
; 0.304  ; clk_div:u1|count[3]                    ; clk_div:u1|count[3]                    ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.425      ;
; 0.304  ; clk_div:u1|count[5]                    ; clk_div:u1|count[5]                    ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.425      ;
; 0.304  ; clk_div:u1|count[13]                   ; clk_div:u1|count[13]                   ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.425      ;
; 0.304  ; clk_div:u1|count[11]                   ; clk_div:u1|count[11]                   ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.425      ;
; 0.305  ; portadora_tringular:ucr6|c_int[15]     ; portadora_tringular:ucr6|c_int[15]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.425      ;
; 0.305  ; portadora_tringular:ucr5|c_int[15]     ; portadora_tringular:ucr5|c_int[15]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.425      ;
; 0.305  ; portadora_tringular:ucr1|c_int[1]      ; portadora_tringular:ucr1|c_int[1]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.426      ;
; 0.305  ; portadora_tringular:ucr1|c_int[2]      ; portadora_tringular:ucr1|c_int[2]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.426      ;
; 0.305  ; portadora_tringular:ucr1|c_int[8]      ; portadora_tringular:ucr1|c_int[8]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.426      ;
; 0.305  ; portadora_tringular:ucr1|c_int[11]     ; portadora_tringular:ucr1|c_int[11]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.426      ;
; 0.305  ; portadora_tringular:ucr1|c_int[13]     ; portadora_tringular:ucr1|c_int[13]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.426      ;
; 0.305  ; portadora_tringular:ucr1|c_int[14]     ; portadora_tringular:ucr1|c_int[14]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.426      ;
; 0.305  ; clk_div:u1|count[7]                    ; clk_div:u1|count[7]                    ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.426      ;
; 0.305  ; clk_div:u1|count[6]                    ; clk_div:u1|count[6]                    ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.426      ;
; 0.305  ; clk_div:u1|count[9]                    ; clk_div:u1|count[9]                    ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.426      ;
; 0.306  ; portadora_tringular:ucr6|c_int[13]     ; portadora_tringular:ucr6|c_int[13]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.426      ;
; 0.306  ; portadora_tringular:ucr6|c_int[11]     ; portadora_tringular:ucr6|c_int[11]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.426      ;
; 0.306  ; portadora_tringular:ucr5|c_int[14]     ; portadora_tringular:ucr5|c_int[14]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.426      ;
; 0.306  ; portadora_tringular:ucr1|c_int[10]     ; portadora_tringular:ucr1|c_int[10]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.427      ;
; 0.306  ; portadora_tringular:ucr1|c_int[12]     ; portadora_tringular:ucr1|c_int[12]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.427      ;
; 0.306  ; clk_div:u1|count[4]                    ; clk_div:u1|count[4]                    ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.427      ;
; 0.306  ; clk_div:u1|count[2]                    ; clk_div:u1|count[2]                    ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.427      ;
; 0.306  ; clk_div:u1|count[8]                    ; clk_div:u1|count[8]                    ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.427      ;
; 0.306  ; clk_div:u1|count[14]                   ; clk_div:u1|count[14]                   ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.427      ;
; 0.307  ; portadora_tringular:ucr5|c_int[12]     ; portadora_tringular:ucr5|c_int[12]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.427      ;
; 0.307  ; clk_div:u1|count[10]                   ; clk_div:u1|count[10]                   ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.428      ;
; 0.307  ; clk_div:u1|count[12]                   ; clk_div:u1|count[12]                   ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.428      ;
; 0.316  ; portadora_tringular:ucr1|c_int[3]      ; portadora_tringular:ucr1|c_int[3]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.437      ;
; 0.316  ; portadora_tringular:ucr1|c_int[5]      ; portadora_tringular:ucr1|c_int[5]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.437      ;
; 0.316  ; clk_div:u1|count[0]                    ; clk_div:u1|count[0]                    ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.437      ;
; 0.317  ; portadora_tringular:ucr5|c_int[0]      ; portadora_tringular:ucr5|c_int[0]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.437      ;
; 0.317  ; portadora_tringular:ucr1|c_int[4]      ; portadora_tringular:ucr1|c_int[4]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.438      ;
; 0.318  ; portadora_tringular:ucr6|c_int[1]      ; portadora_tringular:ucr6|c_int[1]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.438      ;
; 0.318  ; portadora_tringular:ucr5|c_int[10]     ; portadora_tringular:ucr5|c_int[10]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.438      ;
; 0.318  ; portadora_tringular:ucr1|c_int[7]      ; portadora_tringular:ucr1|c_int[7]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.439      ;
; 0.318  ; portadora_tringular:ucr1|c_int[9]      ; portadora_tringular:ucr1|c_int[9]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.439      ;
; 0.351  ; fbpspwmdt:PWM1_FB03|var_Dead_Count1[6] ; fbpspwmdt:PWM1_FB03|var_Dead_Count1[6] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.472      ;
; 0.351  ; fbpspwmdt:PWM1_FA01|var_Dead_Count2[6] ; fbpspwmdt:PWM1_FA01|var_Dead_Count2[6] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.471      ;
; 0.352  ; fbpspwmdt:PWM1_FC03|var_Dead_Count2[6] ; fbpspwmdt:PWM1_FC03|var_Dead_Count2[6] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.473      ;
; 0.353  ; fbpspwmdt:PWM2_FB02|var_Dead_Count1[6] ; fbpspwmdt:PWM2_FB02|var_Dead_Count1[6] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.473      ;
; 0.355  ; fbpspwmdt:PWM2_FB03|var_Dead_Count1[6] ; fbpspwmdt:PWM2_FB03|var_Dead_Count1[6] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.476      ;
; 0.365  ; portadora_tringular:ucr5|c_int[13]     ; portadora_tringular:ucr5|c_int[13]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.485      ;
; 0.367  ; portadora_tringular:ucr6|c_int[14]     ; portadora_tringular:ucr6|c_int[14]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.487      ;
; 0.370  ; portadora_tringular:ucr5|c_int[2]      ; portadora_tringular:ucr5|c_int[2]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.490      ;
; 0.370  ; portadora_tringular:ucr4|c_int[10]     ; portadora_tringular:ucr4|dir_int       ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.490      ;
; 0.373  ; portadora_tringular:ucr6|c_int[12]     ; portadora_tringular:ucr6|c_int[12]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.493      ;
; 0.373  ; portadora_tringular:ucr6|c_int[10]     ; portadora_tringular:ucr6|c_int[10]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.493      ;
; 0.374  ; portadora_tringular:ucr5|c_int[7]      ; portadora_tringular:ucr5|c_int[7]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.494      ;
; 0.375  ; portadora_tringular:ucr5|c_int[11]     ; portadora_tringular:ucr5|c_int[11]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.495      ;
; 0.375  ; portadora_tringular:ucr4|dir_int       ; portadora_tringular:ucr4|c_int[1]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.495      ;
; 0.375  ; portadora_tringular:ucr4|dir_int       ; portadora_tringular:ucr4|c_int[10]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.495      ;
; 0.375  ; portadora_tringular:ucr4|dir_int       ; portadora_tringular:ucr4|c_int[3]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.495      ;
; 0.375  ; portadora_tringular:ucr4|dir_int       ; portadora_tringular:ucr4|c_int[9]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.495      ;
+--------+----------------------------------------+----------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk_div:u1|clk_out_bi'                                                                                                                                ;
+-------+---------------------------+---------------------------+--------------------------------------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                   ; Launch Clock                                     ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+---------------------------+--------------------------------------------------+-----------------------+--------------+------------+------------+
; 0.162 ; rst                       ; theta_abc:u6|th_ci[5]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.340      ; 1.541      ;
; 0.162 ; rst                       ; theta_abc:u6|th_ci[6]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.340      ; 1.541      ;
; 0.162 ; rst                       ; theta_abc:u6|th_ci[7]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.340      ; 1.541      ;
; 0.162 ; rst                       ; theta_abc:u6|th_ci[8]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.340      ; 1.541      ;
; 0.162 ; rst                       ; theta_abc:u6|th_ci[9]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.340      ; 1.541      ;
; 0.162 ; rst                       ; theta_abc:u6|th_ci[10]    ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.340      ; 1.541      ;
; 0.162 ; rst                       ; theta_abc:u6|th_ci[11]    ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.340      ; 1.541      ;
; 0.162 ; rst                       ; theta_abc:u6|th_ci[12]    ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.340      ; 1.541      ;
; 0.162 ; rst                       ; theta_abc:u6|th_ci[13]    ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.340      ; 1.541      ;
; 0.162 ; rst                       ; theta_abc:u6|th_ci[14]    ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.340      ; 1.541      ;
; 0.162 ; rst                       ; theta_abc:u6|th_ci[15]    ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.340      ; 1.541      ;
; 0.171 ; rst                       ; theta_abc:u6|th_ai[5]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.340      ; 1.550      ;
; 0.171 ; rst                       ; theta_abc:u6|th_ai[6]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.340      ; 1.550      ;
; 0.171 ; rst                       ; theta_abc:u6|th_ai[7]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.340      ; 1.550      ;
; 0.171 ; rst                       ; theta_abc:u6|th_ai[8]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.340      ; 1.550      ;
; 0.171 ; rst                       ; theta_abc:u6|th_ai[9]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.340      ; 1.550      ;
; 0.171 ; rst                       ; theta_abc:u6|th_ai[10]    ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.340      ; 1.550      ;
; 0.171 ; rst                       ; theta_abc:u6|th_ai[11]    ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.340      ; 1.550      ;
; 0.171 ; rst                       ; theta_abc:u6|th_ai[12]    ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.340      ; 1.550      ;
; 0.171 ; rst                       ; theta_abc:u6|th_ai[13]    ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.340      ; 1.550      ;
; 0.171 ; rst                       ; theta_abc:u6|th_ai[14]    ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.340      ; 1.550      ;
; 0.171 ; rst                       ; theta_abc:u6|th_ai[15]    ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.340      ; 1.550      ;
; 0.198 ; rst                       ; theta_abc:u6|th_bi[5]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.340      ; 1.577      ;
; 0.198 ; rst                       ; theta_abc:u6|th_bi[6]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.340      ; 1.577      ;
; 0.198 ; rst                       ; theta_abc:u6|th_bi[7]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.340      ; 1.577      ;
; 0.198 ; rst                       ; theta_abc:u6|th_bi[8]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.340      ; 1.577      ;
; 0.198 ; rst                       ; theta_abc:u6|th_bi[9]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.340      ; 1.577      ;
; 0.198 ; rst                       ; theta_abc:u6|th_bi[10]    ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.340      ; 1.577      ;
; 0.198 ; rst                       ; theta_abc:u6|th_bi[11]    ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.340      ; 1.577      ;
; 0.198 ; rst                       ; theta_abc:u6|th_bi[12]    ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.340      ; 1.577      ;
; 0.198 ; rst                       ; theta_abc:u6|th_bi[13]    ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.340      ; 1.577      ;
; 0.198 ; rst                       ; theta_abc:u6|th_bi[14]    ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.340      ; 1.577      ;
; 0.198 ; rst                       ; theta_abc:u6|th_bi[15]    ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.340      ; 1.577      ;
; 0.209 ; integrador:u5|out_int[29] ; integrador:u5|out_int[29] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.036      ; 0.329      ;
; 0.287 ; integrador:u5|out_int[28] ; theta_abc:u6|th_ai[15]    ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.036      ; 0.407      ;
; 0.293 ; integrador:u5|out_int[7]  ; integrador:u5|out_int[7]  ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.036      ; 0.413      ;
; 0.294 ; integrador:u5|out_int[12] ; integrador:u5|out_int[12] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.036      ; 0.414      ;
; 0.294 ; integrador:u5|out_int[10] ; integrador:u5|out_int[10] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.036      ; 0.414      ;
; 0.294 ; integrador:u5|out_int[9]  ; integrador:u5|out_int[9]  ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.036      ; 0.414      ;
; 0.294 ; integrador:u5|out_int[8]  ; integrador:u5|out_int[8]  ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.036      ; 0.414      ;
; 0.294 ; integrador:u5|out_int[6]  ; integrador:u5|out_int[6]  ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.036      ; 0.414      ;
; 0.296 ; integrador:u5|out_int[11] ; integrador:u5|out_int[11] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.036      ; 0.416      ;
; 0.305 ; integrador:u5|out_int[28] ; integrador:u5|out_int[28] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; integrador:u5|out_int[20] ; integrador:u5|out_int[20] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.036      ; 0.425      ;
; 0.306 ; integrador:u5|out_int[24] ; integrador:u5|out_int[24] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; integrador:u5|out_int[5]  ; integrador:u5|out_int[5]  ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.036      ; 0.426      ;
; 0.307 ; integrador:u5|out_int[26] ; integrador:u5|out_int[26] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; integrador:u5|out_int[21] ; integrador:u5|out_int[21] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; integrador:u5|out_int[13] ; integrador:u5|out_int[13] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.036      ; 0.427      ;
; 0.315 ; integrador:u5|out_int[16] ; integrador:u5|out_int[16] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.036      ; 0.435      ;
; 0.316 ; integrador:u5|out_int[14] ; integrador:u5|out_int[14] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.036      ; 0.436      ;
; 0.317 ; integrador:u5|out_int[22] ; integrador:u5|out_int[22] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.036      ; 0.437      ;
; 0.317 ; integrador:u5|out_int[18] ; integrador:u5|out_int[18] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.036      ; 0.437      ;
; 0.317 ; integrador:u5|out_int[17] ; integrador:u5|out_int[17] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.036      ; 0.437      ;
; 0.318 ; integrador:u5|out_int[23] ; integrador:u5|out_int[23] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.036      ; 0.438      ;
; 0.318 ; integrador:u5|out_int[19] ; integrador:u5|out_int[19] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.036      ; 0.438      ;
; 0.318 ; integrador:u5|out_int[15] ; integrador:u5|out_int[15] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.036      ; 0.438      ;
; 0.319 ; integrador:u5|out_int[27] ; integrador:u5|out_int[27] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.036      ; 0.439      ;
; 0.319 ; integrador:u5|out_int[25] ; integrador:u5|out_int[25] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.036      ; 0.439      ;
; 0.369 ; integrador:u5|out_int[29] ; integrador:u5|out_int[28] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.036      ; 0.489      ;
; 0.369 ; integrador:u5|out_int[29] ; integrador:u5|out_int[27] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.036      ; 0.489      ;
; 0.369 ; integrador:u5|out_int[29] ; integrador:u5|out_int[26] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.036      ; 0.489      ;
; 0.369 ; integrador:u5|out_int[29] ; integrador:u5|out_int[25] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.036      ; 0.489      ;
; 0.369 ; integrador:u5|out_int[29] ; integrador:u5|out_int[24] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.036      ; 0.489      ;
; 0.369 ; integrador:u5|out_int[29] ; integrador:u5|out_int[23] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.036      ; 0.489      ;
; 0.369 ; integrador:u5|out_int[29] ; integrador:u5|out_int[22] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.036      ; 0.489      ;
; 0.369 ; integrador:u5|out_int[29] ; integrador:u5|out_int[21] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.036      ; 0.489      ;
; 0.369 ; integrador:u5|out_int[29] ; integrador:u5|out_int[20] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.036      ; 0.489      ;
; 0.369 ; integrador:u5|out_int[29] ; integrador:u5|out_int[19] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.036      ; 0.489      ;
; 0.369 ; integrador:u5|out_int[29] ; integrador:u5|out_int[18] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.036      ; 0.489      ;
; 0.369 ; integrador:u5|out_int[29] ; integrador:u5|out_int[17] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.036      ; 0.489      ;
; 0.379 ; integrador:u5|out_int[20] ; theta_abc:u6|th_ai[7]     ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.036      ; 0.499      ;
; 0.385 ; integrador:u5|out_int[27] ; theta_abc:u6|th_ai[14]    ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.036      ; 0.505      ;
; 0.390 ; integrador:u5|out_int[25] ; theta_abc:u6|th_ai[12]    ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.036      ; 0.510      ;
; 0.392 ; integrador:u5|out_int[22] ; theta_abc:u6|th_ai[9]     ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.036      ; 0.512      ;
; 0.395 ; integrador:u5|out_int[28] ; theta_abc:u6|th_ci[15]    ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.036      ; 0.515      ;
; 0.395 ; integrador:u5|out_int[26] ; theta_abc:u6|th_ai[13]    ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.036      ; 0.515      ;
; 0.396 ; integrador:u5|out_int[21] ; theta_abc:u6|th_ai[8]     ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.036      ; 0.516      ;
; 0.403 ; integrador:u5|out_int[23] ; theta_abc:u6|th_ai[10]    ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.036      ; 0.523      ;
; 0.442 ; integrador:u5|out_int[6]  ; integrador:u5|out_int[7]  ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.036      ; 0.562      ;
; 0.442 ; integrador:u5|out_int[12] ; integrador:u5|out_int[13] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.036      ; 0.562      ;
; 0.443 ; integrador:u5|out_int[8]  ; integrador:u5|out_int[9]  ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.036      ; 0.563      ;
; 0.443 ; integrador:u5|out_int[10] ; integrador:u5|out_int[11] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.036      ; 0.563      ;
; 0.452 ; integrador:u5|out_int[7]  ; integrador:u5|out_int[8]  ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.036      ; 0.572      ;
; 0.453 ; integrador:u5|out_int[9]  ; integrador:u5|out_int[10] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.036      ; 0.573      ;
; 0.453 ; integrador:u5|out_int[5]  ; integrador:u5|out_int[6]  ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.036      ; 0.573      ;
; 0.454 ; integrador:u5|out_int[28] ; integrador:u5|out_int[29] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.036      ; 0.574      ;
; 0.454 ; integrador:u5|out_int[11] ; integrador:u5|out_int[12] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.036      ; 0.574      ;
; 0.454 ; integrador:u5|out_int[20] ; integrador:u5|out_int[21] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.036      ; 0.574      ;
; 0.455 ; integrador:u5|out_int[24] ; integrador:u5|out_int[25] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.036      ; 0.575      ;
; 0.455 ; integrador:u5|out_int[7]  ; integrador:u5|out_int[9]  ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.036      ; 0.575      ;
; 0.456 ; integrador:u5|out_int[26] ; integrador:u5|out_int[27] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.036      ; 0.576      ;
; 0.456 ; integrador:u5|out_int[5]  ; integrador:u5|out_int[7]  ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.036      ; 0.576      ;
; 0.456 ; integrador:u5|out_int[9]  ; integrador:u5|out_int[11] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.036      ; 0.576      ;
; 0.457 ; integrador:u5|out_int[11] ; integrador:u5|out_int[13] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.036      ; 0.577      ;
; 0.461 ; integrador:u5|out_int[19] ; theta_abc:u6|th_ai[6]     ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.036      ; 0.581      ;
; 0.464 ; integrador:u5|out_int[16] ; integrador:u5|out_int[17] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.036      ; 0.584      ;
; 0.465 ; integrador:u5|out_int[13] ; integrador:u5|out_int[14] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.036      ; 0.585      ;
; 0.465 ; integrador:u5|out_int[21] ; integrador:u5|out_int[22] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.036      ; 0.585      ;
; 0.465 ; integrador:u5|out_int[14] ; integrador:u5|out_int[15] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.036      ; 0.585      ;
+-------+---------------------------+---------------------------+--------------------------------------------------+-----------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'clk_div:u1|clk_out_bi'                                                                                                             ;
+--------+-----------+---------------------------+--------------------------------------------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                   ; Launch Clock                                     ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------------------------+--------------------------------------------------+-----------------------+--------------+------------+------------+
; -0.688 ; rst       ; theta_abc:u6|th_b[15]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.020      ; 1.740      ;
; -0.688 ; rst       ; theta_abc:u6|th_b[14]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.020      ; 1.740      ;
; -0.688 ; rst       ; theta_abc:u6|th_b[13]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.020      ; 1.740      ;
; -0.688 ; rst       ; theta_abc:u6|th_b[12]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.020      ; 1.740      ;
; -0.688 ; rst       ; theta_abc:u6|th_b[11]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.020      ; 1.740      ;
; -0.688 ; rst       ; theta_abc:u6|th_b[10]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.020      ; 1.740      ;
; -0.688 ; rst       ; theta_abc:u6|th_b[9]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.020      ; 1.740      ;
; -0.688 ; rst       ; theta_abc:u6|th_b[8]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.020      ; 1.740      ;
; -0.688 ; rst       ; theta_abc:u6|th_b[7]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.020      ; 1.740      ;
; -0.688 ; rst       ; theta_abc:u6|th_b[6]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.020      ; 1.740      ;
; -0.688 ; rst       ; theta_abc:u6|th_b[5]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.020      ; 1.740      ;
; -0.688 ; rst       ; theta_abc:u6|th_c[15]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.015      ; 1.735      ;
; -0.688 ; rst       ; theta_abc:u6|th_c[14]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.015      ; 1.735      ;
; -0.688 ; rst       ; theta_abc:u6|th_c[13]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.015      ; 1.735      ;
; -0.688 ; rst       ; theta_abc:u6|th_c[12]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.015      ; 1.735      ;
; -0.688 ; rst       ; theta_abc:u6|th_c[11]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.015      ; 1.735      ;
; -0.688 ; rst       ; theta_abc:u6|th_c[10]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.015      ; 1.735      ;
; -0.688 ; rst       ; theta_abc:u6|th_c[9]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.015      ; 1.735      ;
; -0.688 ; rst       ; theta_abc:u6|th_c[8]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.015      ; 1.735      ;
; -0.688 ; rst       ; theta_abc:u6|th_c[7]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.015      ; 1.735      ;
; -0.688 ; rst       ; theta_abc:u6|th_c[6]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.015      ; 1.735      ;
; -0.688 ; rst       ; theta_abc:u6|th_c[5]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.015      ; 1.735      ;
; -0.687 ; rst       ; integrador:u5|out_int[5]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.034      ; 1.753      ;
; -0.687 ; rst       ; integrador:u5|out_int[6]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.034      ; 1.753      ;
; -0.687 ; rst       ; integrador:u5|out_int[7]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.034      ; 1.753      ;
; -0.687 ; rst       ; integrador:u5|out_int[8]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.034      ; 1.753      ;
; -0.687 ; rst       ; integrador:u5|out_int[9]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.034      ; 1.753      ;
; -0.687 ; rst       ; integrador:u5|out_int[10] ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.034      ; 1.753      ;
; -0.687 ; rst       ; integrador:u5|out_int[11] ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.034      ; 1.753      ;
; -0.687 ; rst       ; integrador:u5|out_int[12] ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.034      ; 1.753      ;
; -0.687 ; rst       ; integrador:u5|out_int[13] ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.034      ; 1.753      ;
; -0.687 ; rst       ; integrador:u5|out_int[15] ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.034      ; 1.753      ;
; -0.687 ; rst       ; integrador:u5|out_int[16] ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.034      ; 1.753      ;
; -0.687 ; rst       ; integrador:u5|out_int[17] ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.034      ; 1.753      ;
; -0.687 ; rst       ; integrador:u5|out_int[18] ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.034      ; 1.753      ;
; -0.687 ; rst       ; integrador:u5|out_int[19] ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.034      ; 1.753      ;
; -0.687 ; rst       ; integrador:u5|out_int[20] ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.034      ; 1.753      ;
; -0.687 ; rst       ; integrador:u5|out_int[21] ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.034      ; 1.753      ;
; -0.687 ; rst       ; integrador:u5|out_int[22] ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.034      ; 1.753      ;
; -0.687 ; rst       ; integrador:u5|out_int[23] ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.034      ; 1.753      ;
; -0.687 ; rst       ; integrador:u5|out_int[24] ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.034      ; 1.753      ;
; -0.687 ; rst       ; integrador:u5|out_int[25] ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.034      ; 1.753      ;
; -0.687 ; rst       ; integrador:u5|out_int[26] ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.034      ; 1.753      ;
; -0.687 ; rst       ; integrador:u5|out_int[27] ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.034      ; 1.753      ;
; -0.687 ; rst       ; integrador:u5|out_int[28] ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.034      ; 1.753      ;
; -0.687 ; rst       ; integrador:u5|out_int[29] ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.034      ; 1.753      ;
; -0.687 ; rst       ; integrador:u5|out_int[14] ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.034      ; 1.753      ;
; -0.686 ; rst       ; theta_abc:u6|th_a[15]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.027      ; 1.745      ;
; -0.686 ; rst       ; theta_abc:u6|th_a[14]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.027      ; 1.745      ;
; -0.686 ; rst       ; theta_abc:u6|th_a[13]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.027      ; 1.745      ;
; -0.686 ; rst       ; theta_abc:u6|th_a[12]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.027      ; 1.745      ;
; -0.686 ; rst       ; theta_abc:u6|th_a[11]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.027      ; 1.745      ;
; -0.686 ; rst       ; theta_abc:u6|th_a[10]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.027      ; 1.745      ;
; -0.686 ; rst       ; theta_abc:u6|th_a[9]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.027      ; 1.745      ;
; -0.686 ; rst       ; theta_abc:u6|th_a[8]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.027      ; 1.745      ;
; -0.686 ; rst       ; theta_abc:u6|th_a[7]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.027      ; 1.745      ;
; -0.686 ; rst       ; theta_abc:u6|th_a[6]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.027      ; 1.745      ;
; -0.686 ; rst       ; theta_abc:u6|th_a[5]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.027      ; 1.745      ;
+--------+-----------+---------------------------+--------------------------------------------------+-----------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'upll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                     ;
+-------+-----------+------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node                            ; Launch Clock                                     ; Latch Clock                                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; 7.302 ; en_PWM    ; fbpspwmdt:PWM2_FA03|port_PWM02     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.072     ; 1.988      ;
; 7.359 ; en_PWM    ; fbpspwmdt:PWM1_FA02|port_PWM01     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.077     ; 1.926      ;
; 7.376 ; en_PWM    ; fbpspwmdt:PWM1_FC03|port_PWM02     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.051     ; 1.935      ;
; 7.376 ; en_PWM    ; fbpspwmdt:PWM1_FC03|port_PWM01     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.051     ; 1.935      ;
; 7.441 ; en_PWM    ; fbpspwmdt:PWM2_FA02|port_PWM01     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.078     ; 1.843      ;
; 7.496 ; en_PWM    ; fbpspwmdt:PWM1_FC01|port_PWM02     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.051     ; 1.815      ;
; 7.536 ; rst       ; portadora_tringular:ucr3|c_int[2]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.078     ; 1.748      ;
; 7.536 ; rst       ; portadora_tringular:ucr3|c_int[8]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.078     ; 1.748      ;
; 7.537 ; rst       ; portadora_tringular:ucr5|c_int[0]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.070     ; 1.755      ;
; 7.537 ; rst       ; portadora_tringular:ucr1|dir_int   ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.078     ; 1.747      ;
; 7.537 ; rst       ; portadora_tringular:ucr6|c_int[0]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.074     ; 1.751      ;
; 7.537 ; rst       ; portadora_tringular:ucr3|c_int[3]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.078     ; 1.747      ;
; 7.537 ; rst       ; portadora_tringular:ucr3|c_int[4]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.078     ; 1.747      ;
; 7.537 ; rst       ; portadora_tringular:ucr3|c_int[5]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.078     ; 1.747      ;
; 7.537 ; rst       ; portadora_tringular:ucr3|c_int[7]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.078     ; 1.747      ;
; 7.537 ; rst       ; portadora_tringular:ucr3|c_int[9]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.078     ; 1.747      ;
; 7.537 ; rst       ; portadora_tringular:ucr3|c_int[10] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.078     ; 1.747      ;
; 7.537 ; rst       ; portadora_tringular:ucr3|c_int[11] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.078     ; 1.747      ;
; 7.537 ; rst       ; portadora_tringular:ucr3|c_int[12] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.078     ; 1.747      ;
; 7.537 ; rst       ; portadora_tringular:ucr3|c_int[13] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.078     ; 1.747      ;
; 7.537 ; rst       ; portadora_tringular:ucr3|c_int[14] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.078     ; 1.747      ;
; 7.537 ; rst       ; portadora_tringular:ucr3|c_int[15] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.078     ; 1.747      ;
; 7.537 ; rst       ; portadora_tringular:ucr5|c_int[8]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.071     ; 1.754      ;
; 7.537 ; rst       ; portadora_tringular:ucr5|c_int[10] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.070     ; 1.755      ;
; 7.537 ; rst       ; portadora_tringular:ucr5|c_int[4]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.071     ; 1.754      ;
; 7.537 ; rst       ; portadora_tringular:ucr5|c_int[3]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.070     ; 1.755      ;
; 7.537 ; rst       ; portadora_tringular:ucr5|c_int[2]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.070     ; 1.755      ;
; 7.537 ; rst       ; portadora_tringular:ucr5|c_int[1]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.071     ; 1.754      ;
; 7.537 ; rst       ; portadora_tringular:ucr5|c_int[5]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.071     ; 1.754      ;
; 7.537 ; rst       ; portadora_tringular:ucr5|c_int[12] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.070     ; 1.755      ;
; 7.537 ; rst       ; portadora_tringular:ucr5|c_int[13] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.070     ; 1.755      ;
; 7.537 ; rst       ; portadora_tringular:ucr5|c_int[14] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.070     ; 1.755      ;
; 7.537 ; rst       ; portadora_tringular:ucr5|c_int[15] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.070     ; 1.755      ;
; 7.537 ; rst       ; portadora_tringular:ucr5|c_int[9]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.071     ; 1.754      ;
; 7.537 ; rst       ; portadora_tringular:ucr5|dir_int   ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.071     ; 1.754      ;
; 7.537 ; rst       ; portadora_tringular:ucr5|c_int[6]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.071     ; 1.754      ;
; 7.537 ; rst       ; portadora_tringular:ucr5|c_int[7]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.070     ; 1.755      ;
; 7.537 ; rst       ; portadora_tringular:ucr5|c_int[11] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.070     ; 1.755      ;
; 7.537 ; rst       ; portadora_tringular:ucr2|c_int[1]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.083     ; 1.742      ;
; 7.537 ; rst       ; portadora_tringular:ucr2|c_int[2]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.081     ; 1.744      ;
; 7.537 ; rst       ; portadora_tringular:ucr2|c_int[3]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.081     ; 1.744      ;
; 7.537 ; rst       ; portadora_tringular:ucr2|c_int[4]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.081     ; 1.744      ;
; 7.537 ; rst       ; portadora_tringular:ucr2|c_int[5]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.081     ; 1.744      ;
; 7.537 ; rst       ; portadora_tringular:ucr2|c_int[6]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.081     ; 1.744      ;
; 7.537 ; rst       ; portadora_tringular:ucr2|c_int[7]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.081     ; 1.744      ;
; 7.537 ; rst       ; portadora_tringular:ucr2|c_int[8]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.082     ; 1.743      ;
; 7.537 ; rst       ; portadora_tringular:ucr2|c_int[9]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.081     ; 1.744      ;
; 7.537 ; rst       ; portadora_tringular:ucr2|c_int[10] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.081     ; 1.744      ;
; 7.537 ; rst       ; portadora_tringular:ucr2|c_int[12] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.083     ; 1.742      ;
; 7.537 ; rst       ; portadora_tringular:ucr2|c_int[13] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.083     ; 1.742      ;
; 7.537 ; rst       ; portadora_tringular:ucr2|c_int[14] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.083     ; 1.742      ;
; 7.537 ; rst       ; portadora_tringular:ucr2|c_int[15] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.083     ; 1.742      ;
; 7.537 ; rst       ; portadora_tringular:ucr2|dir_int   ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.081     ; 1.744      ;
; 7.537 ; rst       ; portadora_tringular:ucr2|c_int[11] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.081     ; 1.744      ;
; 7.537 ; rst       ; portadora_tringular:ucr4|c_int[2]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.076     ; 1.749      ;
; 7.537 ; rst       ; portadora_tringular:ucr4|c_int[8]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.076     ; 1.749      ;
; 7.537 ; rst       ; portadora_tringular:ucr4|c_int[11] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.076     ; 1.749      ;
; 7.537 ; rst       ; portadora_tringular:ucr4|c_int[12] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.076     ; 1.749      ;
; 7.537 ; rst       ; portadora_tringular:ucr4|c_int[13] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.076     ; 1.749      ;
; 7.537 ; rst       ; portadora_tringular:ucr4|c_int[14] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.076     ; 1.749      ;
; 7.537 ; rst       ; portadora_tringular:ucr4|c_int[15] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.076     ; 1.749      ;
; 7.537 ; rst       ; portadora_tringular:ucr6|c_int[7]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.074     ; 1.751      ;
; 7.537 ; rst       ; portadora_tringular:ucr6|dir_int   ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.072     ; 1.753      ;
; 7.537 ; rst       ; portadora_tringular:ucr6|c_int[8]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.072     ; 1.753      ;
; 7.537 ; rst       ; portadora_tringular:ucr6|c_int[10] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.072     ; 1.753      ;
; 7.537 ; rst       ; portadora_tringular:ucr6|c_int[6]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.072     ; 1.753      ;
; 7.537 ; rst       ; portadora_tringular:ucr6|c_int[11] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.072     ; 1.753      ;
; 7.537 ; rst       ; portadora_tringular:ucr6|c_int[3]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.072     ; 1.753      ;
; 7.537 ; rst       ; portadora_tringular:ucr6|c_int[2]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.074     ; 1.751      ;
; 7.537 ; rst       ; portadora_tringular:ucr6|c_int[5]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.074     ; 1.751      ;
; 7.537 ; rst       ; portadora_tringular:ucr6|c_int[4]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.071     ; 1.754      ;
; 7.537 ; rst       ; portadora_tringular:ucr6|c_int[9]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.072     ; 1.753      ;
; 7.537 ; rst       ; portadora_tringular:ucr6|c_int[1]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.072     ; 1.753      ;
; 7.537 ; rst       ; portadora_tringular:ucr6|c_int[12] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.072     ; 1.753      ;
; 7.537 ; rst       ; portadora_tringular:ucr6|c_int[13] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.072     ; 1.753      ;
; 7.537 ; rst       ; portadora_tringular:ucr6|c_int[14] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.072     ; 1.753      ;
; 7.537 ; rst       ; portadora_tringular:ucr6|c_int[15] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.072     ; 1.753      ;
; 7.538 ; en_PWM    ; fbpspwmdt:PWM2_FA01|port_PWM01     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.068     ; 1.756      ;
; 7.538 ; rst       ; portadora_tringular:ucr4|c_int[3]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.076     ; 1.748      ;
; 7.538 ; rst       ; portadora_tringular:ucr4|c_int[4]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.076     ; 1.748      ;
; 7.538 ; rst       ; portadora_tringular:ucr4|c_int[5]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.076     ; 1.748      ;
; 7.538 ; rst       ; portadora_tringular:ucr4|c_int[6]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.076     ; 1.748      ;
; 7.538 ; rst       ; portadora_tringular:ucr4|c_int[7]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.076     ; 1.748      ;
; 7.538 ; rst       ; portadora_tringular:ucr4|c_int[9]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.076     ; 1.748      ;
; 7.538 ; rst       ; portadora_tringular:ucr4|c_int[10] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.076     ; 1.748      ;
; 7.538 ; rst       ; portadora_tringular:ucr4|dir_int   ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.076     ; 1.748      ;
; 7.538 ; rst       ; portadora_tringular:ucr4|c_int[1]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.076     ; 1.748      ;
; 7.544 ; rst       ; portadora_tringular:ucr1|c_int[2]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.076     ; 1.742      ;
; 7.544 ; rst       ; portadora_tringular:ucr1|c_int[3]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.076     ; 1.742      ;
; 7.544 ; rst       ; portadora_tringular:ucr1|c_int[4]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.076     ; 1.742      ;
; 7.544 ; rst       ; portadora_tringular:ucr1|c_int[5]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.076     ; 1.742      ;
; 7.544 ; rst       ; portadora_tringular:ucr1|c_int[6]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.076     ; 1.742      ;
; 7.544 ; rst       ; portadora_tringular:ucr1|c_int[7]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.076     ; 1.742      ;
; 7.544 ; rst       ; portadora_tringular:ucr1|c_int[8]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.076     ; 1.742      ;
; 7.544 ; rst       ; portadora_tringular:ucr1|c_int[9]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.076     ; 1.742      ;
; 7.544 ; rst       ; portadora_tringular:ucr1|c_int[10] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.076     ; 1.742      ;
; 7.544 ; rst       ; portadora_tringular:ucr1|c_int[11] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.076     ; 1.742      ;
; 7.544 ; rst       ; portadora_tringular:ucr1|c_int[12] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.076     ; 1.742      ;
; 7.544 ; rst       ; portadora_tringular:ucr1|c_int[13] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.076     ; 1.742      ;
; 7.544 ; rst       ; portadora_tringular:ucr1|c_int[14] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.076     ; 1.742      ;
+-------+-----------+------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'clk_div:u1|clk_out_bi'                                                                                                             ;
+-------+-----------+---------------------------+--------------------------------------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node ; To Node                   ; Launch Clock                                     ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------------------------+--------------------------------------------------+-----------------------+--------------+------------+------------+
; 0.224 ; rst       ; integrador:u5|out_int[5]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.340      ; 1.603      ;
; 0.224 ; rst       ; integrador:u5|out_int[6]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.340      ; 1.603      ;
; 0.224 ; rst       ; integrador:u5|out_int[7]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.340      ; 1.603      ;
; 0.224 ; rst       ; integrador:u5|out_int[8]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.340      ; 1.603      ;
; 0.224 ; rst       ; integrador:u5|out_int[9]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.340      ; 1.603      ;
; 0.224 ; rst       ; integrador:u5|out_int[10] ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.340      ; 1.603      ;
; 0.224 ; rst       ; integrador:u5|out_int[11] ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.340      ; 1.603      ;
; 0.224 ; rst       ; integrador:u5|out_int[12] ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.340      ; 1.603      ;
; 0.224 ; rst       ; integrador:u5|out_int[13] ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.340      ; 1.603      ;
; 0.224 ; rst       ; integrador:u5|out_int[15] ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.340      ; 1.603      ;
; 0.224 ; rst       ; integrador:u5|out_int[16] ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.340      ; 1.603      ;
; 0.224 ; rst       ; integrador:u5|out_int[17] ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.340      ; 1.603      ;
; 0.224 ; rst       ; integrador:u5|out_int[18] ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.340      ; 1.603      ;
; 0.224 ; rst       ; integrador:u5|out_int[19] ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.340      ; 1.603      ;
; 0.224 ; rst       ; integrador:u5|out_int[20] ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.340      ; 1.603      ;
; 0.224 ; rst       ; integrador:u5|out_int[21] ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.340      ; 1.603      ;
; 0.224 ; rst       ; integrador:u5|out_int[22] ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.340      ; 1.603      ;
; 0.224 ; rst       ; integrador:u5|out_int[23] ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.340      ; 1.603      ;
; 0.224 ; rst       ; integrador:u5|out_int[24] ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.340      ; 1.603      ;
; 0.224 ; rst       ; integrador:u5|out_int[25] ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.340      ; 1.603      ;
; 0.224 ; rst       ; integrador:u5|out_int[26] ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.340      ; 1.603      ;
; 0.224 ; rst       ; integrador:u5|out_int[27] ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.340      ; 1.603      ;
; 0.224 ; rst       ; integrador:u5|out_int[28] ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.340      ; 1.603      ;
; 0.224 ; rst       ; integrador:u5|out_int[29] ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.340      ; 1.603      ;
; 0.224 ; rst       ; integrador:u5|out_int[14] ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.340      ; 1.603      ;
; 0.224 ; rst       ; theta_abc:u6|th_a[15]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.333      ; 1.596      ;
; 0.224 ; rst       ; theta_abc:u6|th_a[14]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.333      ; 1.596      ;
; 0.224 ; rst       ; theta_abc:u6|th_a[13]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.333      ; 1.596      ;
; 0.224 ; rst       ; theta_abc:u6|th_a[12]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.333      ; 1.596      ;
; 0.224 ; rst       ; theta_abc:u6|th_a[11]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.333      ; 1.596      ;
; 0.224 ; rst       ; theta_abc:u6|th_a[10]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.333      ; 1.596      ;
; 0.224 ; rst       ; theta_abc:u6|th_a[9]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.333      ; 1.596      ;
; 0.224 ; rst       ; theta_abc:u6|th_a[8]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.333      ; 1.596      ;
; 0.224 ; rst       ; theta_abc:u6|th_a[7]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.333      ; 1.596      ;
; 0.224 ; rst       ; theta_abc:u6|th_a[6]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.333      ; 1.596      ;
; 0.224 ; rst       ; theta_abc:u6|th_a[5]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.333      ; 1.596      ;
; 0.225 ; rst       ; theta_abc:u6|th_b[15]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.326      ; 1.590      ;
; 0.225 ; rst       ; theta_abc:u6|th_b[14]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.326      ; 1.590      ;
; 0.225 ; rst       ; theta_abc:u6|th_b[13]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.326      ; 1.590      ;
; 0.225 ; rst       ; theta_abc:u6|th_b[12]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.326      ; 1.590      ;
; 0.225 ; rst       ; theta_abc:u6|th_b[11]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.326      ; 1.590      ;
; 0.225 ; rst       ; theta_abc:u6|th_b[10]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.326      ; 1.590      ;
; 0.225 ; rst       ; theta_abc:u6|th_b[9]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.326      ; 1.590      ;
; 0.225 ; rst       ; theta_abc:u6|th_b[8]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.326      ; 1.590      ;
; 0.225 ; rst       ; theta_abc:u6|th_b[7]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.326      ; 1.590      ;
; 0.225 ; rst       ; theta_abc:u6|th_b[6]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.326      ; 1.590      ;
; 0.225 ; rst       ; theta_abc:u6|th_b[5]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.326      ; 1.590      ;
; 0.225 ; rst       ; theta_abc:u6|th_c[15]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.320      ; 1.584      ;
; 0.225 ; rst       ; theta_abc:u6|th_c[14]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.320      ; 1.584      ;
; 0.225 ; rst       ; theta_abc:u6|th_c[13]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.320      ; 1.584      ;
; 0.225 ; rst       ; theta_abc:u6|th_c[12]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.320      ; 1.584      ;
; 0.225 ; rst       ; theta_abc:u6|th_c[11]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.320      ; 1.584      ;
; 0.225 ; rst       ; theta_abc:u6|th_c[10]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.320      ; 1.584      ;
; 0.225 ; rst       ; theta_abc:u6|th_c[9]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.320      ; 1.584      ;
; 0.225 ; rst       ; theta_abc:u6|th_c[8]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.320      ; 1.584      ;
; 0.225 ; rst       ; theta_abc:u6|th_c[7]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.320      ; 1.584      ;
; 0.225 ; rst       ; theta_abc:u6|th_c[6]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.320      ; 1.584      ;
; 0.225 ; rst       ; theta_abc:u6|th_c[5]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.320      ; 1.584      ;
+-------+-----------+---------------------------+--------------------------------------------------+-----------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'upll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                       ;
+--------+-----------+------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                            ; Launch Clock                                     ; Latch Clock                                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; 0.731  ; en_PWM    ; fbpspwmdt:PWM1_FA02|comp_out       ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.853      ;
; 0.866  ; en_PWM    ; fbpspwmdt:PWM2_FB02|comp_out       ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.051      ; 1.001      ;
; 0.897  ; en_PWM    ; fbpspwmdt:PWM2_FB03|comp_out       ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 1.020      ;
; 0.901  ; en_PWM    ; fbpspwmdt:PWM1_FB03|comp_out       ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 1.025      ;
; 0.941  ; en_PWM    ; fbpspwmdt:PWM1_FA03|comp_out       ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 1.066      ;
; 0.994  ; en_PWM    ; fbpspwmdt:PWM2_FC03|comp_out       ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 1.116      ;
; 0.997  ; en_PWM    ; fbpspwmdt:PWM1_FC01|comp_out       ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 1.121      ;
; 1.004  ; en_PWM    ; fbpspwmdt:PWM1_FC02|comp_out       ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.034      ; 1.122      ;
; 1.004  ; en_PWM    ; fbpspwmdt:PWM1_FC03|comp_out       ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 1.129      ;
; 1.004  ; en_PWM    ; fbpspwmdt:PWM2_FC02|comp_out       ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.046      ; 1.134      ;
; 1.018  ; en_PWM    ; fbpspwmdt:PWM2_FB01|comp_out       ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.049      ; 1.151      ;
; 1.036  ; en_PWM    ; fbpspwmdt:PWM1_FA01|comp_out       ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 1.160      ;
; 1.094  ; en_PWM    ; fbpspwmdt:PWM1_FB02|comp_out       ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 1.214      ;
; 1.156  ; en_PWM    ; fbpspwmdt:PWM1_FB01|comp_out       ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 1.281      ;
; 1.187  ; en_PWM    ; fbpspwmdt:PWM2_FA02|comp_out       ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 1.312      ;
; 1.188  ; en_PWM    ; fbpspwmdt:PWM2_FC01|comp_out       ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 1.313      ;
; 1.191  ; en_PWM    ; fbpspwmdt:PWM2_FA03|comp_out       ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.044      ; 1.319      ;
; 1.255  ; en_PWM    ; fbpspwmdt:PWM2_FA01|comp_out       ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 1.380      ;
; 10.264 ; en_PWM    ; fbpspwmdt:PWM1_FA01|port_PWM01     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.016      ; 1.009      ;
; 10.355 ; en_PWM    ; fbpspwmdt:PWM1_FB03|port_PWM02     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.022      ; 1.106      ;
; 10.366 ; en_PWM    ; fbpspwmdt:PWM2_FC03|port_PWM01     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.021      ; 1.116      ;
; 10.366 ; en_PWM    ; fbpspwmdt:PWM2_FC03|port_PWM02     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.021      ; 1.116      ;
; 10.375 ; en_PWM    ; fbpspwmdt:PWM2_FB02|port_PWM02     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.026      ; 1.130      ;
; 10.375 ; en_PWM    ; fbpspwmdt:PWM2_FB02|port_PWM01     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.026      ; 1.130      ;
; 10.376 ; en_PWM    ; fbpspwmdt:PWM2_FC02|port_PWM02     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.029      ; 1.134      ;
; 10.376 ; en_PWM    ; fbpspwmdt:PWM2_FC02|port_PWM01     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.029      ; 1.134      ;
; 10.378 ; en_PWM    ; fbpspwmdt:PWM1_FC02|port_PWM02     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.015      ; 1.122      ;
; 10.378 ; en_PWM    ; fbpspwmdt:PWM1_FC02|port_PWM01     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.015      ; 1.122      ;
; 10.380 ; en_PWM    ; fbpspwmdt:PWM1_FC01|port_PWM01     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.023      ; 1.132      ;
; 10.384 ; en_PWM    ; fbpspwmdt:PWM2_FB03|port_PWM02     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.021      ; 1.134      ;
; 10.385 ; en_PWM    ; fbpspwmdt:PWM1_FB01|port_PWM02     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.018      ; 1.132      ;
; 10.388 ; en_PWM    ; fbpspwmdt:PWM2_FA03|port_PWM01     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.026      ; 1.143      ;
; 10.391 ; en_PWM    ; fbpspwmdt:PWM1_FA01|port_PWM02     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.016      ; 1.136      ;
; 10.394 ; en_PWM    ; fbpspwmdt:PWM2_FA02|port_PWM02     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.021      ; 1.144      ;
; 10.433 ; en_PWM    ; fbpspwmdt:PWM1_FA03|port_PWM02     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.028      ; 1.190      ;
; 10.489 ; en_PWM    ; fbpspwmdt:PWM2_FB01|port_PWM02     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.028      ; 1.246      ;
; 10.523 ; en_PWM    ; fbpspwmdt:PWM1_FB02|port_PWM01     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.018      ; 1.270      ;
; 10.524 ; en_PWM    ; fbpspwmdt:PWM2_FC01|port_PWM02     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.027      ; 1.280      ;
; 10.530 ; en_PWM    ; fbpspwmdt:PWM1_FB01|port_PWM01     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.028      ; 1.287      ;
; 10.537 ; en_PWM    ; fbpspwmdt:PWM1_FB03|port_PWM01     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.017      ; 1.283      ;
; 10.537 ; en_PWM    ; fbpspwmdt:PWM2_FC01|port_PWM01     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.023      ; 1.289      ;
; 10.549 ; en_PWM    ; fbpspwmdt:PWM2_FB01|port_PWM01     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.023      ; 1.301      ;
; 10.564 ; en_PWM    ; fbpspwmdt:PWM1_FA02|port_PWM02     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.031      ; 1.324      ;
; 10.586 ; en_PWM    ; fbpspwmdt:PWM1_FA03|port_PWM01     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.029      ; 1.344      ;
; 10.605 ; en_PWM    ; fbpspwmdt:PWM2_FA01|port_PWM02     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.024      ; 1.358      ;
; 10.663 ; en_PWM    ; fbpspwmdt:PWM2_FB03|port_PWM01     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.026      ; 1.418      ;
; 10.672 ; en_PWM    ; fbpspwmdt:PWM1_FB02|port_PWM02     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.014      ; 1.415      ;
; 10.749 ; en_PWM    ; fbpspwmdt:PWM2_FA01|port_PWM01     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.029      ; 1.507      ;
; 10.816 ; en_PWM    ; fbpspwmdt:PWM1_FC01|port_PWM02     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.024      ; 1.569      ;
; 10.825 ; en_PWM    ; fbpspwmdt:PWM2_FA02|port_PWM01     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.018      ; 1.572      ;
; 10.843 ; rst       ; portadora_tringular:ucr1|c_int[2]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.021      ; 1.593      ;
; 10.843 ; rst       ; portadora_tringular:ucr1|c_int[3]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.021      ; 1.593      ;
; 10.843 ; rst       ; portadora_tringular:ucr1|c_int[4]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.021      ; 1.593      ;
; 10.843 ; rst       ; portadora_tringular:ucr1|c_int[5]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.021      ; 1.593      ;
; 10.843 ; rst       ; portadora_tringular:ucr1|c_int[6]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.021      ; 1.593      ;
; 10.843 ; rst       ; portadora_tringular:ucr1|c_int[7]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.021      ; 1.593      ;
; 10.843 ; rst       ; portadora_tringular:ucr1|c_int[8]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.021      ; 1.593      ;
; 10.843 ; rst       ; portadora_tringular:ucr1|c_int[9]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.021      ; 1.593      ;
; 10.843 ; rst       ; portadora_tringular:ucr1|c_int[10] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.021      ; 1.593      ;
; 10.843 ; rst       ; portadora_tringular:ucr1|c_int[11] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.021      ; 1.593      ;
; 10.843 ; rst       ; portadora_tringular:ucr1|c_int[12] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.021      ; 1.593      ;
; 10.843 ; rst       ; portadora_tringular:ucr1|c_int[13] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.021      ; 1.593      ;
; 10.843 ; rst       ; portadora_tringular:ucr1|c_int[14] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.021      ; 1.593      ;
; 10.843 ; rst       ; portadora_tringular:ucr1|c_int[15] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.021      ; 1.593      ;
; 10.843 ; rst       ; portadora_tringular:ucr1|c_int[1]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.021      ; 1.593      ;
; 10.843 ; rst       ; portadora_tringular:ucr3|c_int[6]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.024      ; 1.596      ;
; 10.843 ; rst       ; portadora_tringular:ucr3|dir_int   ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.024      ; 1.596      ;
; 10.843 ; rst       ; portadora_tringular:ucr3|c_int[1]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.024      ; 1.596      ;
; 10.849 ; rst       ; portadora_tringular:ucr1|dir_int   ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.019      ; 1.597      ;
; 10.849 ; rst       ; portadora_tringular:ucr6|c_int[8]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.025      ; 1.603      ;
; 10.850 ; rst       ; portadora_tringular:ucr5|c_int[0]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.026      ; 1.605      ;
; 10.850 ; rst       ; portadora_tringular:ucr6|c_int[0]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.023      ; 1.602      ;
; 10.850 ; rst       ; portadora_tringular:ucr3|c_int[2]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.019      ; 1.598      ;
; 10.850 ; rst       ; portadora_tringular:ucr3|c_int[8]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.019      ; 1.598      ;
; 10.850 ; rst       ; portadora_tringular:ucr5|c_int[8]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.026      ; 1.605      ;
; 10.850 ; rst       ; portadora_tringular:ucr5|c_int[10] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.026      ; 1.605      ;
; 10.850 ; rst       ; portadora_tringular:ucr5|c_int[4]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.026      ; 1.605      ;
; 10.850 ; rst       ; portadora_tringular:ucr5|c_int[3]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.026      ; 1.605      ;
; 10.850 ; rst       ; portadora_tringular:ucr5|c_int[2]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.026      ; 1.605      ;
; 10.850 ; rst       ; portadora_tringular:ucr5|c_int[1]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.026      ; 1.605      ;
; 10.850 ; rst       ; portadora_tringular:ucr5|c_int[5]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.026      ; 1.605      ;
; 10.850 ; rst       ; portadora_tringular:ucr5|c_int[12] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.026      ; 1.605      ;
; 10.850 ; rst       ; portadora_tringular:ucr5|c_int[13] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.026      ; 1.605      ;
; 10.850 ; rst       ; portadora_tringular:ucr5|c_int[14] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.026      ; 1.605      ;
; 10.850 ; rst       ; portadora_tringular:ucr5|c_int[15] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.026      ; 1.605      ;
; 10.850 ; rst       ; portadora_tringular:ucr5|c_int[9]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.026      ; 1.605      ;
; 10.850 ; rst       ; portadora_tringular:ucr5|dir_int   ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.026      ; 1.605      ;
; 10.850 ; rst       ; portadora_tringular:ucr5|c_int[6]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.026      ; 1.605      ;
; 10.850 ; rst       ; portadora_tringular:ucr5|c_int[7]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.026      ; 1.605      ;
; 10.850 ; rst       ; portadora_tringular:ucr5|c_int[11] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.026      ; 1.605      ;
; 10.850 ; rst       ; portadora_tringular:ucr2|c_int[1]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.014      ; 1.593      ;
; 10.850 ; rst       ; portadora_tringular:ucr2|c_int[2]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.015      ; 1.594      ;
; 10.850 ; rst       ; portadora_tringular:ucr2|c_int[3]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.015      ; 1.594      ;
; 10.850 ; rst       ; portadora_tringular:ucr2|c_int[4]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.015      ; 1.594      ;
; 10.850 ; rst       ; portadora_tringular:ucr2|c_int[5]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.015      ; 1.594      ;
; 10.850 ; rst       ; portadora_tringular:ucr2|c_int[6]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.015      ; 1.594      ;
; 10.850 ; rst       ; portadora_tringular:ucr2|c_int[7]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.015      ; 1.594      ;
; 10.850 ; rst       ; portadora_tringular:ucr2|c_int[8]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.014      ; 1.593      ;
; 10.850 ; rst       ; portadora_tringular:ucr2|c_int[9]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.015      ; 1.594      ;
; 10.850 ; rst       ; portadora_tringular:ucr2|c_int[10] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.015      ; 1.594      ;
+--------+-----------+------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk_div:u1|clk_out_bi'                                                         ;
+--------+--------------+----------------+-----------------+-----------------------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock                 ; Clock Edge ; Target                    ;
+--------+--------------+----------------+-----------------+-----------------------+------------+---------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; integrador:u5|out_int[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; integrador:u5|out_int[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; integrador:u5|out_int[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; integrador:u5|out_int[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; integrador:u5|out_int[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; integrador:u5|out_int[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; integrador:u5|out_int[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; integrador:u5|out_int[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; integrador:u5|out_int[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; integrador:u5|out_int[19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; integrador:u5|out_int[20] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; integrador:u5|out_int[21] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; integrador:u5|out_int[22] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; integrador:u5|out_int[23] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; integrador:u5|out_int[24] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; integrador:u5|out_int[25] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; integrador:u5|out_int[26] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; integrador:u5|out_int[27] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; integrador:u5|out_int[28] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; integrador:u5|out_int[29] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; integrador:u5|out_int[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; integrador:u5|out_int[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; integrador:u5|out_int[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; integrador:u5|out_int[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; integrador:u5|out_int[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_a[10]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_a[11]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_a[12]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_a[13]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_a[14]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_a[15]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_a[5]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_a[6]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_a[7]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_a[8]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_a[9]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_ai[10]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_ai[11]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_ai[12]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_ai[13]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_ai[14]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_ai[15]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_ai[5]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_ai[6]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_ai[7]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_ai[8]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_ai[9]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_b[10]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_b[11]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_b[12]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_b[13]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_b[14]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_b[15]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_b[5]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_b[6]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_b[7]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_b[8]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_b[9]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_bi[10]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_bi[11]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_bi[12]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_bi[13]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_bi[14]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_bi[15]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_bi[5]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_bi[6]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_bi[7]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_bi[8]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_bi[9]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_c[10]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_c[11]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_c[12]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_c[13]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_c[14]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_c[15]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_c[5]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_c[6]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_c[7]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_c[8]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_c[9]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_ci[10]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_ci[11]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_ci[12]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_ci[13]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_ci[14]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_ci[15]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_ci[5]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_ci[6]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_ci[7]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_ci[8]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_ci[9]     ;
; 0.276  ; 0.460        ; 0.184          ; Low Pulse Width ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_c[10]     ;
; 0.276  ; 0.460        ; 0.184          ; Low Pulse Width ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_c[11]     ;
; 0.276  ; 0.460        ; 0.184          ; Low Pulse Width ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_c[12]     ;
; 0.276  ; 0.460        ; 0.184          ; Low Pulse Width ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_c[13]     ;
; 0.276  ; 0.460        ; 0.184          ; Low Pulse Width ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_c[14]     ;
; 0.276  ; 0.460        ; 0.184          ; Low Pulse Width ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_c[15]     ;
; 0.276  ; 0.460        ; 0.184          ; Low Pulse Width ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_c[5]      ;
; 0.276  ; 0.460        ; 0.184          ; Low Pulse Width ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_c[6]      ;
; 0.276  ; 0.460        ; 0.184          ; Low Pulse Width ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_c[7]      ;
+--------+--------------+----------------+-----------------+-----------------------+------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'upll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                      ;
+-------+--------------+----------------+------------------+--------------------------------------------------+------------+--------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                            ; Clock Edge ; Target                                                                                                 ;
+-------+--------------+----------------+------------------+--------------------------------------------------+------------+--------------------------------------------------------------------------------------------------------+
; 9.126 ; 9.356        ; 0.230          ; Low Pulse Width  ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; tabela_sin:usin_c|altsyncram:Mux6_rtl_0|altsyncram_sc01:auto_generated|ram_block1a0~porta_address_reg0 ;
; 9.126 ; 9.356        ; 0.230          ; Low Pulse Width  ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; tabela_sin:usin_c|altsyncram:Mux6_rtl_0|altsyncram_sc01:auto_generated|ram_block1a1~porta_address_reg0 ;
; 9.126 ; 9.356        ; 0.230          ; Low Pulse Width  ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; tabela_sin:usin_c|altsyncram:Mux6_rtl_0|altsyncram_sc01:auto_generated|ram_block1a6~porta_address_reg0 ;
; 9.127 ; 9.357        ; 0.230          ; Low Pulse Width  ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM2_FC03|comp_int[0]                                                                        ;
; 9.127 ; 9.357        ; 0.230          ; Low Pulse Width  ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM2_FC03|comp_int[10]                                                                       ;
; 9.127 ; 9.357        ; 0.230          ; Low Pulse Width  ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM2_FC03|comp_int[1]                                                                        ;
; 9.127 ; 9.357        ; 0.230          ; Low Pulse Width  ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM2_FC03|comp_int[2]                                                                        ;
; 9.127 ; 9.357        ; 0.230          ; Low Pulse Width  ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM2_FC03|comp_int[3]                                                                        ;
; 9.127 ; 9.357        ; 0.230          ; Low Pulse Width  ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM2_FC03|comp_int[4]                                                                        ;
; 9.127 ; 9.357        ; 0.230          ; Low Pulse Width  ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM2_FC03|comp_int[5]                                                                        ;
; 9.127 ; 9.357        ; 0.230          ; Low Pulse Width  ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM2_FC03|comp_int[6]                                                                        ;
; 9.127 ; 9.357        ; 0.230          ; Low Pulse Width  ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM2_FC03|comp_int[7]                                                                        ;
; 9.127 ; 9.357        ; 0.230          ; Low Pulse Width  ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM2_FC03|comp_int[8]                                                                        ;
; 9.127 ; 9.357        ; 0.230          ; Low Pulse Width  ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM2_FC03|comp_int[9]                                                                        ;
; 9.127 ; 9.357        ; 0.230          ; Low Pulse Width  ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; tabela_sin:usin_a|altsyncram:Mux6_rtl_0|altsyncram_qc01:auto_generated|ram_block1a1~porta_address_reg0 ;
; 9.127 ; 9.357        ; 0.230          ; Low Pulse Width  ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; tabela_sin:usin_a|altsyncram:Mux6_rtl_0|altsyncram_qc01:auto_generated|ram_block1a6~porta_address_reg0 ;
; 9.127 ; 9.357        ; 0.230          ; Low Pulse Width  ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; tabela_sin:usin_b|altsyncram:Mux6_rtl_0|altsyncram_rc01:auto_generated|ram_block1a0~porta_address_reg0 ;
; 9.127 ; 9.357        ; 0.230          ; Low Pulse Width  ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; tabela_sin:usin_b|altsyncram:Mux6_rtl_0|altsyncram_rc01:auto_generated|ram_block1a1~porta_address_reg0 ;
; 9.128 ; 9.358        ; 0.230          ; Low Pulse Width  ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM2_FA03|comp_int[0]                                                                        ;
; 9.128 ; 9.358        ; 0.230          ; Low Pulse Width  ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM2_FA03|comp_int[10]                                                                       ;
; 9.128 ; 9.358        ; 0.230          ; Low Pulse Width  ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM2_FA03|comp_int[1]                                                                        ;
; 9.128 ; 9.358        ; 0.230          ; Low Pulse Width  ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM2_FA03|comp_int[2]                                                                        ;
; 9.128 ; 9.358        ; 0.230          ; Low Pulse Width  ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM2_FA03|comp_int[7]                                                                        ;
; 9.128 ; 9.358        ; 0.230          ; Low Pulse Width  ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM2_FA03|comp_int[8]                                                                        ;
; 9.128 ; 9.358        ; 0.230          ; Low Pulse Width  ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM2_FA03|comp_int[9]                                                                        ;
; 9.128 ; 9.358        ; 0.230          ; Low Pulse Width  ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM2_FB03|comp_int[0]                                                                        ;
; 9.128 ; 9.358        ; 0.230          ; Low Pulse Width  ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM2_FB03|comp_int[1]                                                                        ;
; 9.128 ; 9.358        ; 0.230          ; Low Pulse Width  ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM2_FB03|comp_int[2]                                                                        ;
; 9.128 ; 9.358        ; 0.230          ; Low Pulse Width  ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM2_FB03|comp_int[3]                                                                        ;
; 9.128 ; 9.358        ; 0.230          ; Low Pulse Width  ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM2_FB03|comp_int[4]                                                                        ;
; 9.128 ; 9.358        ; 0.230          ; Low Pulse Width  ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM2_FB03|comp_int[5]                                                                        ;
; 9.128 ; 9.358        ; 0.230          ; Low Pulse Width  ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM2_FB03|comp_int[6]                                                                        ;
; 9.128 ; 9.358        ; 0.230          ; Low Pulse Width  ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; tabela_sin:usin_a|altsyncram:Mux6_rtl_0|altsyncram_qc01:auto_generated|ram_block1a0~porta_address_reg0 ;
; 9.128 ; 9.358        ; 0.230          ; Low Pulse Width  ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; tabela_sin:usin_b|altsyncram:Mux6_rtl_0|altsyncram_rc01:auto_generated|ram_block1a6~porta_address_reg0 ;
; 9.129 ; 9.359        ; 0.230          ; Low Pulse Width  ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM2_FA03|comp_int[3]                                                                        ;
; 9.129 ; 9.359        ; 0.230          ; Low Pulse Width  ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM2_FA03|comp_int[4]                                                                        ;
; 9.129 ; 9.359        ; 0.230          ; Low Pulse Width  ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM2_FA03|comp_int[5]                                                                        ;
; 9.129 ; 9.359        ; 0.230          ; Low Pulse Width  ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM2_FA03|comp_int[6]                                                                        ;
; 9.129 ; 9.359        ; 0.230          ; Low Pulse Width  ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM2_FB03|comp_int[10]                                                                       ;
; 9.129 ; 9.359        ; 0.230          ; Low Pulse Width  ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM2_FB03|comp_int[7]                                                                        ;
; 9.129 ; 9.359        ; 0.230          ; Low Pulse Width  ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM2_FB03|comp_int[8]                                                                        ;
; 9.129 ; 9.359        ; 0.230          ; Low Pulse Width  ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM2_FB03|comp_int[9]                                                                        ;
; 9.146 ; 9.362        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; fbpspwmdt:PWM2_FB01|comp_out                                                                           ;
; 9.146 ; 9.362        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; fbpspwmdt:PWM2_FB02|comp_out                                                                           ;
; 9.148 ; 9.364        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; fbpspwmdt:PWM1_FC02|comp_out                                                                           ;
; 9.148 ; 9.364        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; fbpspwmdt:PWM2_FC01|comp_out                                                                           ;
; 9.149 ; 9.365        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; en_PWM                                                                                                 ;
; 9.149 ; 9.365        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; fbpspwmdt:PWM1_FA01|comp_out                                                                           ;
; 9.149 ; 9.365        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; fbpspwmdt:PWM1_FA02|comp_out                                                                           ;
; 9.149 ; 9.365        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; fbpspwmdt:PWM1_FA03|comp_out                                                                           ;
; 9.149 ; 9.365        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; fbpspwmdt:PWM1_FB01|comp_out                                                                           ;
; 9.149 ; 9.365        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; fbpspwmdt:PWM1_FB02|comp_out                                                                           ;
; 9.149 ; 9.365        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; fbpspwmdt:PWM1_FB03|comp_out                                                                           ;
; 9.149 ; 9.365        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; fbpspwmdt:PWM1_FC01|comp_out                                                                           ;
; 9.149 ; 9.365        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; fbpspwmdt:PWM1_FC03|comp_out                                                                           ;
; 9.149 ; 9.365        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; fbpspwmdt:PWM2_FA01|comp_out                                                                           ;
; 9.149 ; 9.365        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; fbpspwmdt:PWM2_FA02|comp_out                                                                           ;
; 9.149 ; 9.365        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; fbpspwmdt:PWM2_FA03|comp_out                                                                           ;
; 9.149 ; 9.365        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; fbpspwmdt:PWM2_FB03|comp_out                                                                           ;
; 9.149 ; 9.365        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; fbpspwmdt:PWM2_FC02|comp_out                                                                           ;
; 9.149 ; 9.365        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; rst                                                                                                    ;
; 9.150 ; 9.366        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; fbpspwmdt:PWM2_FC03|comp_out                                                                           ;
; 9.156 ; 9.372        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM1_FB03|port_PWM02                                                                         ;
; 9.156 ; 9.372        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM1_FB03|var_Dead_Count2[1]                                                                 ;
; 9.156 ; 9.372        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM1_FB03|var_Dead_Count2[3]                                                                 ;
; 9.156 ; 9.372        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM1_FB03|var_Dead_Count2[4]                                                                 ;
; 9.156 ; 9.372        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM1_FB03|var_Dead_Count2[5]                                                                 ;
; 9.156 ; 9.372        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM1_FB03|var_Dead_Count2[6]                                                                 ;
; 9.156 ; 9.386        ; 0.230          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM2_FA03|comp_int[0]                                                                        ;
; 9.156 ; 9.386        ; 0.230          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM2_FA03|comp_int[10]                                                                       ;
; 9.156 ; 9.386        ; 0.230          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM2_FA03|comp_int[1]                                                                        ;
; 9.156 ; 9.386        ; 0.230          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM2_FA03|comp_int[2]                                                                        ;
; 9.156 ; 9.386        ; 0.230          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM2_FA03|comp_int[3]                                                                        ;
; 9.156 ; 9.386        ; 0.230          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM2_FA03|comp_int[4]                                                                        ;
; 9.156 ; 9.386        ; 0.230          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM2_FA03|comp_int[5]                                                                        ;
; 9.156 ; 9.386        ; 0.230          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM2_FA03|comp_int[6]                                                                        ;
; 9.156 ; 9.386        ; 0.230          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM2_FA03|comp_int[7]                                                                        ;
; 9.156 ; 9.386        ; 0.230          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM2_FA03|comp_int[8]                                                                        ;
; 9.156 ; 9.386        ; 0.230          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM2_FA03|comp_int[9]                                                                        ;
; 9.156 ; 9.386        ; 0.230          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM2_FB03|comp_int[0]                                                                        ;
; 9.156 ; 9.386        ; 0.230          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM2_FB03|comp_int[10]                                                                       ;
; 9.156 ; 9.386        ; 0.230          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM2_FB03|comp_int[1]                                                                        ;
; 9.156 ; 9.386        ; 0.230          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM2_FB03|comp_int[2]                                                                        ;
; 9.156 ; 9.386        ; 0.230          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM2_FB03|comp_int[3]                                                                        ;
; 9.156 ; 9.386        ; 0.230          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM2_FB03|comp_int[4]                                                                        ;
; 9.156 ; 9.386        ; 0.230          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM2_FB03|comp_int[5]                                                                        ;
; 9.156 ; 9.386        ; 0.230          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM2_FB03|comp_int[6]                                                                        ;
; 9.156 ; 9.386        ; 0.230          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM2_FB03|comp_int[7]                                                                        ;
; 9.156 ; 9.386        ; 0.230          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM2_FB03|comp_int[8]                                                                        ;
; 9.156 ; 9.386        ; 0.230          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM2_FB03|comp_int[9]                                                                        ;
; 9.156 ; 9.372        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM2_FB03|port_PWM01                                                                         ;
; 9.156 ; 9.372        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM2_FB03|var_Dead_Count1[4]                                                                 ;
; 9.156 ; 9.386        ; 0.230          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM2_FC03|comp_int[10]                                                                       ;
; 9.156 ; 9.386        ; 0.230          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM2_FC03|comp_int[7]                                                                        ;
; 9.156 ; 9.386        ; 0.230          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM2_FC03|comp_int[8]                                                                        ;
; 9.156 ; 9.386        ; 0.230          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM2_FC03|comp_int[9]                                                                        ;
; 9.156 ; 9.372        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM2_FC03|port_PWM01                                                                         ;
; 9.156 ; 9.372        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM2_FC03|port_PWM02                                                                         ;
; 9.156 ; 9.372        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; portadora_tringular:ucr6|c_int[3]                                                                      ;
; 9.156 ; 9.372        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; portadora_tringular:ucr6|c_int[4]                                                                      ;
+-------+--------------+----------------+------------------+--------------------------------------------------+------------+--------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'                                                                                           ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                                     ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------------------------------------+
; 9.587  ; 9.587        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0]           ;
; 9.587  ; 9.587        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; upll|altpll_component|auto_generated|pll1|observablevcoout ;
; 9.621  ; 9.621        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~input|o                                           ;
; 9.631  ; 9.631        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; upll|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~input|i                                           ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~input|i                                           ;
; 10.369 ; 10.369       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; upll|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.379 ; 10.379       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~input|o                                           ;
; 10.412 ; 10.412       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0]           ;
; 10.412 ; 10.412       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; upll|altpll_component|auto_generated|pll1|observablevcoout ;
; 16.000 ; 20.000       ; 4.000          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                                                   ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                              ;
+-------------+------------+-------+-------+------------+--------------------------------------------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                  ;
+-------------+------------+-------+-------+------------+--------------------------------------------------+
; SW[*]       ; CLOCK_50   ; 2.949 ; 3.045 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  SW[0]      ; CLOCK_50   ; 2.949 ; 3.045 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  SW[1]      ; CLOCK_50   ; 2.541 ; 2.672 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  SW[2]      ; CLOCK_50   ; 2.652 ; 2.812 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
; INT0_FA[*]  ; CLOCK_50   ; 4.414 ; 5.298 ; Fall       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  INT0_FA[0] ; CLOCK_50   ; 4.414 ; 5.298 ; Fall       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  INT0_FA[1] ; CLOCK_50   ; 4.008 ; 4.799 ; Fall       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  INT0_FA[2] ; CLOCK_50   ; 3.655 ; 4.383 ; Fall       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
; INT0_FB[*]  ; CLOCK_50   ; 4.871 ; 5.819 ; Fall       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  INT0_FB[0] ; CLOCK_50   ; 4.871 ; 5.819 ; Fall       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  INT0_FB[1] ; CLOCK_50   ; 4.652 ; 5.557 ; Fall       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  INT0_FB[2] ; CLOCK_50   ; 4.735 ; 5.636 ; Fall       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
; INT0_FC[*]  ; CLOCK_50   ; 4.716 ; 5.659 ; Fall       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  INT0_FC[0] ; CLOCK_50   ; 4.716 ; 5.659 ; Fall       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  INT0_FC[1] ; CLOCK_50   ; 4.696 ; 5.627 ; Fall       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  INT0_FC[2] ; CLOCK_50   ; 4.529 ; 5.436 ; Fall       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
; KEY[*]      ; CLOCK_50   ; 2.392 ; 3.024 ; Fall       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  KEY[0]     ; CLOCK_50   ; 2.392 ; 3.024 ; Fall       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
+-------------+------------+-------+-------+------------+--------------------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                 ;
+-------------+------------+--------+--------+------------+--------------------------------------------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                  ;
+-------------+------------+--------+--------+------------+--------------------------------------------------+
; SW[*]       ; CLOCK_50   ; -1.528 ; -1.787 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  SW[0]      ; CLOCK_50   ; -1.588 ; -1.839 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  SW[1]      ; CLOCK_50   ; -1.636 ; -1.853 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  SW[2]      ; CLOCK_50   ; -1.528 ; -1.787 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
; INT0_FA[*]  ; CLOCK_50   ; -3.145 ; -3.857 ; Fall       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  INT0_FA[0] ; CLOCK_50   ; -3.874 ; -4.735 ; Fall       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  INT0_FA[1] ; CLOCK_50   ; -3.478 ; -4.241 ; Fall       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  INT0_FA[2] ; CLOCK_50   ; -3.145 ; -3.857 ; Fall       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
; INT0_FB[*]  ; CLOCK_50   ; -4.097 ; -4.968 ; Fall       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  INT0_FB[0] ; CLOCK_50   ; -4.313 ; -5.235 ; Fall       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  INT0_FB[1] ; CLOCK_50   ; -4.097 ; -4.968 ; Fall       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  INT0_FB[2] ; CLOCK_50   ; -4.182 ; -5.059 ; Fall       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
; INT0_FC[*]  ; CLOCK_50   ; -3.972 ; -4.837 ; Fall       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  INT0_FC[0] ; CLOCK_50   ; -4.156 ; -5.066 ; Fall       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  INT0_FC[1] ; CLOCK_50   ; -4.138 ; -5.035 ; Fall       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  INT0_FC[2] ; CLOCK_50   ; -3.972 ; -4.837 ; Fall       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
; KEY[*]      ; CLOCK_50   ; -1.977 ; -2.594 ; Fall       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  KEY[0]     ; CLOCK_50   ; -1.977 ; -2.594 ; Fall       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
+-------------+------------+--------+--------+------------+--------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                     ;
+--------------+------------+-------+-------+------------+--------------------------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                  ;
+--------------+------------+-------+-------+------------+--------------------------------------------------+
; PWM1H_FA[*]  ; CLOCK_50   ; 3.012 ; 3.184 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1H_FA[0] ; CLOCK_50   ; 2.706 ; 2.874 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1H_FA[1] ; CLOCK_50   ; 3.012 ; 3.184 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1H_FA[2] ; CLOCK_50   ; 2.870 ; 3.009 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
; PWM1H_FB[*]  ; CLOCK_50   ; 3.649 ; 3.839 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1H_FB[0] ; CLOCK_50   ; 2.592 ; 2.701 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1H_FB[1] ; CLOCK_50   ; 2.438 ; 2.529 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1H_FB[2] ; CLOCK_50   ; 3.649 ; 3.839 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
; PWM1H_FC[*]  ; CLOCK_50   ; 3.990 ; 4.221 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1H_FC[0] ; CLOCK_50   ; 2.899 ; 3.069 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1H_FC[1] ; CLOCK_50   ; 3.299 ; 3.498 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1H_FC[2] ; CLOCK_50   ; 3.990 ; 4.221 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
; PWM1L_FA[*]  ; CLOCK_50   ; 2.800 ; 2.949 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1L_FA[0] ; CLOCK_50   ; 2.800 ; 2.949 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1L_FA[1] ; CLOCK_50   ; 2.423 ; 2.525 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1L_FA[2] ; CLOCK_50   ; 2.683 ; 2.827 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
; PWM1L_FB[*]  ; CLOCK_50   ; 2.658 ; 2.769 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1L_FB[0] ; CLOCK_50   ; 2.584 ; 2.696 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1L_FB[1] ; CLOCK_50   ; 2.285 ; 2.364 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1L_FB[2] ; CLOCK_50   ; 2.658 ; 2.769 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
; PWM1L_FC[*]  ; CLOCK_50   ; 2.875 ; 3.034 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1L_FC[0] ; CLOCK_50   ; 2.875 ; 3.034 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1L_FC[1] ; CLOCK_50   ; 2.740 ; 2.900 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1L_FC[2] ; CLOCK_50   ; 2.793 ; 2.927 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
; PWM2H_FA[*]  ; CLOCK_50   ; 3.399 ; 3.575 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2H_FA[0] ; CLOCK_50   ; 3.399 ; 3.575 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2H_FA[1] ; CLOCK_50   ; 2.567 ; 2.680 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2H_FA[2] ; CLOCK_50   ; 2.729 ; 2.861 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
; PWM2H_FB[*]  ; CLOCK_50   ; 2.525 ; 2.621 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2H_FB[0] ; CLOCK_50   ; 2.301 ; 2.387 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2H_FB[1] ; CLOCK_50   ; 2.525 ; 2.621 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2H_FB[2] ; CLOCK_50   ; 2.486 ; 2.563 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
; PWM2H_FC[*]  ; CLOCK_50   ; 3.280 ; 3.480 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2H_FC[0] ; CLOCK_50   ; 3.145 ; 3.351 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2H_FC[1] ; CLOCK_50   ; 2.979 ; 3.171 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2H_FC[2] ; CLOCK_50   ; 3.280 ; 3.480 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
; PWM2L_FA[*]  ; CLOCK_50   ; 2.852 ; 3.024 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2L_FA[0] ; CLOCK_50   ; 2.852 ; 3.024 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2L_FA[1] ; CLOCK_50   ; 2.800 ; 2.957 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2L_FA[2] ; CLOCK_50   ; 2.536 ; 2.636 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
; PWM2L_FB[*]  ; CLOCK_50   ; 2.788 ; 2.911 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2L_FB[0] ; CLOCK_50   ; 2.335 ; 2.420 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2L_FB[1] ; CLOCK_50   ; 2.566 ; 2.687 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2L_FB[2] ; CLOCK_50   ; 2.788 ; 2.911 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
; PWM2L_FC[*]  ; CLOCK_50   ; 3.292 ; 3.544 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2L_FC[0] ; CLOCK_50   ; 3.292 ; 3.544 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2L_FC[1] ; CLOCK_50   ; 2.694 ; 2.847 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2L_FC[2] ; CLOCK_50   ; 3.224 ; 3.415 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
; LED[*]       ; CLOCK_50   ; 4.085 ; 3.847 ; Fall       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[7]      ; CLOCK_50   ; 4.085 ; 3.847 ; Fall       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
+--------------+------------+-------+-------+------------+--------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                             ;
+--------------+------------+-------+-------+------------+--------------------------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                  ;
+--------------+------------+-------+-------+------------+--------------------------------------------------+
; PWM1H_FA[*]  ; CLOCK_50   ; 2.385 ; 2.547 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1H_FA[0] ; CLOCK_50   ; 2.385 ; 2.547 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1H_FA[1] ; CLOCK_50   ; 2.676 ; 2.841 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1H_FA[2] ; CLOCK_50   ; 2.540 ; 2.674 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
; PWM1H_FB[*]  ; CLOCK_50   ; 2.124 ; 2.212 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1H_FB[0] ; CLOCK_50   ; 2.273 ; 2.378 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1H_FB[1] ; CLOCK_50   ; 2.124 ; 2.212 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1H_FB[2] ; CLOCK_50   ; 3.326 ; 3.510 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
; PWM1H_FC[*]  ; CLOCK_50   ; 2.570 ; 2.735 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1H_FC[0] ; CLOCK_50   ; 2.570 ; 2.735 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1H_FC[1] ; CLOCK_50   ; 2.952 ; 3.144 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1H_FC[2] ; CLOCK_50   ; 3.653 ; 3.877 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
; PWM1L_FA[*]  ; CLOCK_50   ; 2.110 ; 2.208 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1L_FA[0] ; CLOCK_50   ; 2.472 ; 2.615 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1L_FA[1] ; CLOCK_50   ; 2.110 ; 2.208 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1L_FA[2] ; CLOCK_50   ; 2.360 ; 2.499 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
; PWM1L_FB[*]  ; CLOCK_50   ; 1.977 ; 2.053 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1L_FB[0] ; CLOCK_50   ; 2.266 ; 2.373 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1L_FB[1] ; CLOCK_50   ; 1.977 ; 2.053 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1L_FB[2] ; CLOCK_50   ; 2.337 ; 2.444 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
; PWM1L_FC[*]  ; CLOCK_50   ; 2.415 ; 2.569 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1L_FC[0] ; CLOCK_50   ; 2.547 ; 2.701 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1L_FC[1] ; CLOCK_50   ; 2.415 ; 2.569 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1L_FC[2] ; CLOCK_50   ; 2.466 ; 2.595 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
; PWM2H_FA[*]  ; CLOCK_50   ; 2.249 ; 2.358 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2H_FA[0] ; CLOCK_50   ; 3.086 ; 3.257 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2H_FA[1] ; CLOCK_50   ; 2.249 ; 2.358 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2H_FA[2] ; CLOCK_50   ; 2.405 ; 2.532 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
; PWM2H_FB[*]  ; CLOCK_50   ; 1.994 ; 2.076 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2H_FB[0] ; CLOCK_50   ; 1.994 ; 2.076 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2H_FB[1] ; CLOCK_50   ; 2.208 ; 2.301 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2H_FB[2] ; CLOCK_50   ; 2.171 ; 2.245 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
; PWM2H_FC[*]  ; CLOCK_50   ; 2.644 ; 2.828 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2H_FC[0] ; CLOCK_50   ; 2.807 ; 3.006 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2H_FC[1] ; CLOCK_50   ; 2.644 ; 2.828 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2H_FC[2] ; CLOCK_50   ; 2.934 ; 3.126 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
; PWM2L_FA[*]  ; CLOCK_50   ; 2.219 ; 2.316 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2L_FA[0] ; CLOCK_50   ; 2.524 ; 2.690 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2L_FA[1] ; CLOCK_50   ; 2.471 ; 2.623 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2L_FA[2] ; CLOCK_50   ; 2.219 ; 2.316 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
; PWM2L_FB[*]  ; CLOCK_50   ; 2.026 ; 2.108 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2L_FB[0] ; CLOCK_50   ; 2.026 ; 2.108 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2L_FB[1] ; CLOCK_50   ; 2.248 ; 2.364 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2L_FB[2] ; CLOCK_50   ; 2.460 ; 2.579 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
; PWM2L_FC[*]  ; CLOCK_50   ; 2.370 ; 2.518 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2L_FC[0] ; CLOCK_50   ; 2.949 ; 3.192 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2L_FC[1] ; CLOCK_50   ; 2.370 ; 2.518 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2L_FC[2] ; CLOCK_50   ; 2.880 ; 3.063 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
; LED[*]       ; CLOCK_50   ; 3.746 ; 3.515 ; Fall       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[7]      ; CLOCK_50   ; 3.746 ; 3.515 ; Fall       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
+--------------+------------+-------+-------+------------+--------------------------------------------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; INT0_FA[0] ; LED[3]      ;       ; 5.279 ; 6.117 ;       ;
; INT0_FA[0] ; LED[6]      ;       ; 5.633 ; 6.530 ;       ;
; INT0_FA[1] ; LED[3]      ;       ; 4.873 ; 5.618 ;       ;
; INT0_FA[1] ; LED[6]      ;       ; 5.227 ; 6.031 ;       ;
; INT0_FA[2] ; LED[3]      ;       ; 4.520 ; 5.202 ;       ;
; INT0_FA[2] ; LED[6]      ;       ; 4.874 ; 5.615 ;       ;
; INT0_FB[0] ; LED[4]      ;       ; 5.388 ; 6.252 ;       ;
; INT0_FB[0] ; LED[6]      ;       ; 6.090 ; 7.051 ;       ;
; INT0_FB[1] ; LED[4]      ;       ; 5.169 ; 5.990 ;       ;
; INT0_FB[1] ; LED[6]      ;       ; 5.871 ; 6.789 ;       ;
; INT0_FB[2] ; LED[4]      ;       ; 5.252 ; 6.069 ;       ;
; INT0_FB[2] ; LED[6]      ;       ; 5.954 ; 6.868 ;       ;
; INT0_FC[0] ; LED[5]      ;       ; 5.894 ; 6.753 ;       ;
; INT0_FC[0] ; LED[6]      ;       ; 5.935 ; 6.891 ;       ;
; INT0_FC[1] ; LED[5]      ;       ; 5.874 ; 6.721 ;       ;
; INT0_FC[1] ; LED[6]      ;       ; 5.915 ; 6.859 ;       ;
; INT0_FC[2] ; LED[5]      ;       ; 5.707 ; 6.530 ;       ;
; INT0_FC[2] ; LED[6]      ;       ; 5.748 ; 6.668 ;       ;
; SW[0]      ; LED[0]      ; 2.824 ;       ;       ; 3.093 ;
; SW[1]      ; LED[1]      ; 2.866 ;       ;       ; 3.113 ;
; SW[2]      ; LED[2]      ; 2.472 ;       ;       ; 2.787 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; INT0_FA[0] ; LED[3]      ;       ; 5.093 ; 5.913 ;       ;
; INT0_FA[0] ; LED[6]      ;       ; 5.434 ; 6.310 ;       ;
; INT0_FA[1] ; LED[3]      ;       ; 4.697 ; 5.419 ;       ;
; INT0_FA[1] ; LED[6]      ;       ; 5.038 ; 5.816 ;       ;
; INT0_FA[2] ; LED[3]      ;       ; 4.364 ; 5.035 ;       ;
; INT0_FA[2] ; LED[6]      ;       ; 4.705 ; 5.432 ;       ;
; INT0_FB[0] ; LED[4]      ;       ; 5.201 ; 6.047 ;       ;
; INT0_FB[0] ; LED[6]      ;       ; 5.873 ; 6.810 ;       ;
; INT0_FB[1] ; LED[4]      ;       ; 4.985 ; 5.780 ;       ;
; INT0_FB[1] ; LED[6]      ;       ; 5.657 ; 6.543 ;       ;
; INT0_FB[2] ; LED[4]      ;       ; 5.070 ; 5.871 ;       ;
; INT0_FB[2] ; LED[6]      ;       ; 5.742 ; 6.634 ;       ;
; INT0_FC[0] ; LED[5]      ;       ; 5.719 ; 6.563 ;       ;
; INT0_FC[0] ; LED[6]      ;       ; 5.716 ; 6.641 ;       ;
; INT0_FC[1] ; LED[5]      ;       ; 5.701 ; 6.532 ;       ;
; INT0_FC[1] ; LED[6]      ;       ; 5.698 ; 6.610 ;       ;
; INT0_FC[2] ; LED[5]      ;       ; 5.535 ; 6.334 ;       ;
; INT0_FC[2] ; LED[6]      ;       ; 5.532 ; 6.412 ;       ;
; SW[0]      ; LED[0]      ; 2.739 ;       ;       ; 3.013 ;
; SW[1]      ; LED[1]      ; 2.779 ;       ;       ; 3.032 ;
; SW[2]      ; LED[2]      ; 2.401 ;       ;       ; 2.719 ;
+------------+-------------+-------+-------+-------+-------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                              ;
+---------------------------------------------------+----------+--------+----------+---------+---------------------+
; Clock                                             ; Setup    ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+---------------------------------------------------+----------+--------+----------+---------+---------------------+
; Worst-case Slack                                  ; -2.977   ; -0.280 ; -1.243   ; 0.224   ; -1.000              ;
;  CLOCK_50                                         ; N/A      ; N/A    ; N/A      ; N/A     ; 9.587               ;
;  clk_div:u1|clk_out_bi                            ; -1.838   ; 0.162  ; -1.243   ; 0.224   ; -1.000              ;
;  upll|altpll_component|auto_generated|pll1|clk[0] ; -2.977   ; -0.280 ; 5.953    ; 0.731   ; 9.118               ;
; Design-wide TNS                                   ; -135.779 ; -0.28  ; -72.082  ; 0.0     ; -91.0               ;
;  CLOCK_50                                         ; N/A      ; N/A    ; N/A      ; N/A     ; 0.000               ;
;  clk_div:u1|clk_out_bi                            ; -109.280 ; 0.000  ; -72.082  ; 0.000   ; -91.000             ;
;  upll|altpll_component|auto_generated|pll1|clk[0] ; -26.499  ; -0.280 ; 0.000    ; 0.000   ; 0.000               ;
+---------------------------------------------------+----------+--------+----------+---------+---------------------+


+----------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                              ;
+-------------+------------+-------+-------+------------+--------------------------------------------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                  ;
+-------------+------------+-------+-------+------------+--------------------------------------------------+
; SW[*]       ; CLOCK_50   ; 4.876 ; 4.861 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  SW[0]      ; CLOCK_50   ; 4.876 ; 4.861 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  SW[1]      ; CLOCK_50   ; 4.233 ; 4.236 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  SW[2]      ; CLOCK_50   ; 4.393 ; 4.505 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
; INT0_FA[*]  ; CLOCK_50   ; 7.710 ; 8.296 ; Fall       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  INT0_FA[0] ; CLOCK_50   ; 7.710 ; 8.296 ; Fall       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  INT0_FA[1] ; CLOCK_50   ; 7.060 ; 7.520 ; Fall       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  INT0_FA[2] ; CLOCK_50   ; 6.463 ; 6.876 ; Fall       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
; INT0_FB[*]  ; CLOCK_50   ; 8.638 ; 9.195 ; Fall       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  INT0_FB[0] ; CLOCK_50   ; 8.638 ; 9.195 ; Fall       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  INT0_FB[1] ; CLOCK_50   ; 8.265 ; 8.787 ; Fall       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  INT0_FB[2] ; CLOCK_50   ; 8.421 ; 8.892 ; Fall       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
; INT0_FC[*]  ; CLOCK_50   ; 8.246 ; 8.890 ; Fall       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  INT0_FC[0] ; CLOCK_50   ; 8.246 ; 8.890 ; Fall       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  INT0_FC[1] ; CLOCK_50   ; 8.239 ; 8.829 ; Fall       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  INT0_FC[2] ; CLOCK_50   ; 7.920 ; 8.551 ; Fall       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
; KEY[*]      ; CLOCK_50   ; 4.160 ; 4.637 ; Fall       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  KEY[0]     ; CLOCK_50   ; 4.160 ; 4.637 ; Fall       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
+-------------+------------+-------+-------+------------+--------------------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                 ;
+-------------+------------+--------+--------+------------+--------------------------------------------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                  ;
+-------------+------------+--------+--------+------------+--------------------------------------------------+
; SW[*]       ; CLOCK_50   ; -1.528 ; -1.787 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  SW[0]      ; CLOCK_50   ; -1.588 ; -1.839 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  SW[1]      ; CLOCK_50   ; -1.636 ; -1.853 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  SW[2]      ; CLOCK_50   ; -1.528 ; -1.787 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
; INT0_FA[*]  ; CLOCK_50   ; -3.145 ; -3.857 ; Fall       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  INT0_FA[0] ; CLOCK_50   ; -3.874 ; -4.735 ; Fall       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  INT0_FA[1] ; CLOCK_50   ; -3.478 ; -4.241 ; Fall       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  INT0_FA[2] ; CLOCK_50   ; -3.145 ; -3.857 ; Fall       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
; INT0_FB[*]  ; CLOCK_50   ; -4.097 ; -4.968 ; Fall       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  INT0_FB[0] ; CLOCK_50   ; -4.313 ; -5.235 ; Fall       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  INT0_FB[1] ; CLOCK_50   ; -4.097 ; -4.968 ; Fall       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  INT0_FB[2] ; CLOCK_50   ; -4.182 ; -5.059 ; Fall       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
; INT0_FC[*]  ; CLOCK_50   ; -3.972 ; -4.837 ; Fall       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  INT0_FC[0] ; CLOCK_50   ; -4.156 ; -5.066 ; Fall       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  INT0_FC[1] ; CLOCK_50   ; -4.138 ; -5.035 ; Fall       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  INT0_FC[2] ; CLOCK_50   ; -3.972 ; -4.837 ; Fall       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
; KEY[*]      ; CLOCK_50   ; -1.977 ; -2.594 ; Fall       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  KEY[0]     ; CLOCK_50   ; -1.977 ; -2.594 ; Fall       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
+-------------+------------+--------+--------+------------+--------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                     ;
+--------------+------------+-------+-------+------------+--------------------------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                  ;
+--------------+------------+-------+-------+------------+--------------------------------------------------+
; PWM1H_FA[*]  ; CLOCK_50   ; 5.214 ; 5.251 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1H_FA[0] ; CLOCK_50   ; 4.674 ; 4.765 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1H_FA[1] ; CLOCK_50   ; 5.214 ; 5.251 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1H_FA[2] ; CLOCK_50   ; 4.948 ; 4.970 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
; PWM1H_FB[*]  ; CLOCK_50   ; 6.008 ; 6.152 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1H_FB[0] ; CLOCK_50   ; 4.476 ; 4.491 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1H_FB[1] ; CLOCK_50   ; 4.195 ; 4.232 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1H_FB[2] ; CLOCK_50   ; 6.008 ; 6.152 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
; PWM1H_FC[*]  ; CLOCK_50   ; 6.618 ; 6.743 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1H_FC[0] ; CLOCK_50   ; 5.024 ; 5.059 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1H_FC[1] ; CLOCK_50   ; 5.645 ; 5.781 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1H_FC[2] ; CLOCK_50   ; 6.618 ; 6.743 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
; PWM1L_FA[*]  ; CLOCK_50   ; 4.863 ; 4.943 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1L_FA[0] ; CLOCK_50   ; 4.863 ; 4.943 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1L_FA[1] ; CLOCK_50   ; 4.217 ; 4.239 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1L_FA[2] ; CLOCK_50   ; 4.631 ; 4.732 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
; PWM1L_FB[*]  ; CLOCK_50   ; 4.626 ; 4.619 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1L_FB[0] ; CLOCK_50   ; 4.469 ; 4.466 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1L_FB[1] ; CLOCK_50   ; 3.967 ; 3.987 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1L_FB[2] ; CLOCK_50   ; 4.626 ; 4.619 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
; PWM1L_FC[*]  ; CLOCK_50   ; 4.980 ; 5.000 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1L_FC[0] ; CLOCK_50   ; 4.980 ; 5.000 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1L_FC[1] ; CLOCK_50   ; 4.698 ; 4.838 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1L_FC[2] ; CLOCK_50   ; 4.807 ; 4.861 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
; PWM2H_FA[*]  ; CLOCK_50   ; 5.520 ; 5.697 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2H_FA[0] ; CLOCK_50   ; 5.520 ; 5.697 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2H_FA[1] ; CLOCK_50   ; 4.470 ; 4.504 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2H_FA[2] ; CLOCK_50   ; 4.748 ; 4.772 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
; PWM2H_FB[*]  ; CLOCK_50   ; 4.371 ; 4.392 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2H_FB[0] ; CLOCK_50   ; 3.997 ; 4.026 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2H_FB[1] ; CLOCK_50   ; 4.371 ; 4.392 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2H_FB[2] ; CLOCK_50   ; 4.309 ; 4.298 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
; PWM2H_FC[*]  ; CLOCK_50   ; 5.628 ; 5.749 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2H_FC[0] ; CLOCK_50   ; 5.414 ; 5.522 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2H_FC[1] ; CLOCK_50   ; 5.150 ; 5.262 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2H_FC[2] ; CLOCK_50   ; 5.628 ; 5.749 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
; PWM2L_FA[*]  ; CLOCK_50   ; 4.894 ; 5.004 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2L_FA[0] ; CLOCK_50   ; 4.894 ; 5.004 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2L_FA[1] ; CLOCK_50   ; 4.849 ; 4.927 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2L_FA[2] ; CLOCK_50   ; 4.387 ; 4.392 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
; PWM2L_FB[*]  ; CLOCK_50   ; 4.855 ; 4.856 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2L_FB[0] ; CLOCK_50   ; 4.045 ; 4.076 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2L_FB[1] ; CLOCK_50   ; 4.453 ; 4.509 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2L_FB[2] ; CLOCK_50   ; 4.855 ; 4.856 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
; PWM2L_FC[*]  ; CLOCK_50   ; 5.687 ; 5.815 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2L_FC[0] ; CLOCK_50   ; 5.687 ; 5.815 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2L_FC[1] ; CLOCK_50   ; 4.650 ; 4.759 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2L_FC[2] ; CLOCK_50   ; 5.571 ; 5.596 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
; LED[*]       ; CLOCK_50   ; 6.490 ; 6.326 ; Fall       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[7]      ; CLOCK_50   ; 6.490 ; 6.326 ; Fall       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
+--------------+------------+-------+-------+------------+--------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                             ;
+--------------+------------+-------+-------+------------+--------------------------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                  ;
+--------------+------------+-------+-------+------------+--------------------------------------------------+
; PWM1H_FA[*]  ; CLOCK_50   ; 2.385 ; 2.547 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1H_FA[0] ; CLOCK_50   ; 2.385 ; 2.547 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1H_FA[1] ; CLOCK_50   ; 2.676 ; 2.841 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1H_FA[2] ; CLOCK_50   ; 2.540 ; 2.674 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
; PWM1H_FB[*]  ; CLOCK_50   ; 2.124 ; 2.212 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1H_FB[0] ; CLOCK_50   ; 2.273 ; 2.378 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1H_FB[1] ; CLOCK_50   ; 2.124 ; 2.212 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1H_FB[2] ; CLOCK_50   ; 3.326 ; 3.510 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
; PWM1H_FC[*]  ; CLOCK_50   ; 2.570 ; 2.735 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1H_FC[0] ; CLOCK_50   ; 2.570 ; 2.735 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1H_FC[1] ; CLOCK_50   ; 2.952 ; 3.144 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1H_FC[2] ; CLOCK_50   ; 3.653 ; 3.877 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
; PWM1L_FA[*]  ; CLOCK_50   ; 2.110 ; 2.208 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1L_FA[0] ; CLOCK_50   ; 2.472 ; 2.615 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1L_FA[1] ; CLOCK_50   ; 2.110 ; 2.208 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1L_FA[2] ; CLOCK_50   ; 2.360 ; 2.499 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
; PWM1L_FB[*]  ; CLOCK_50   ; 1.977 ; 2.053 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1L_FB[0] ; CLOCK_50   ; 2.266 ; 2.373 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1L_FB[1] ; CLOCK_50   ; 1.977 ; 2.053 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1L_FB[2] ; CLOCK_50   ; 2.337 ; 2.444 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
; PWM1L_FC[*]  ; CLOCK_50   ; 2.415 ; 2.569 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1L_FC[0] ; CLOCK_50   ; 2.547 ; 2.701 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1L_FC[1] ; CLOCK_50   ; 2.415 ; 2.569 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1L_FC[2] ; CLOCK_50   ; 2.466 ; 2.595 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
; PWM2H_FA[*]  ; CLOCK_50   ; 2.249 ; 2.358 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2H_FA[0] ; CLOCK_50   ; 3.086 ; 3.257 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2H_FA[1] ; CLOCK_50   ; 2.249 ; 2.358 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2H_FA[2] ; CLOCK_50   ; 2.405 ; 2.532 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
; PWM2H_FB[*]  ; CLOCK_50   ; 1.994 ; 2.076 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2H_FB[0] ; CLOCK_50   ; 1.994 ; 2.076 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2H_FB[1] ; CLOCK_50   ; 2.208 ; 2.301 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2H_FB[2] ; CLOCK_50   ; 2.171 ; 2.245 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
; PWM2H_FC[*]  ; CLOCK_50   ; 2.644 ; 2.828 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2H_FC[0] ; CLOCK_50   ; 2.807 ; 3.006 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2H_FC[1] ; CLOCK_50   ; 2.644 ; 2.828 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2H_FC[2] ; CLOCK_50   ; 2.934 ; 3.126 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
; PWM2L_FA[*]  ; CLOCK_50   ; 2.219 ; 2.316 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2L_FA[0] ; CLOCK_50   ; 2.524 ; 2.690 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2L_FA[1] ; CLOCK_50   ; 2.471 ; 2.623 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2L_FA[2] ; CLOCK_50   ; 2.219 ; 2.316 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
; PWM2L_FB[*]  ; CLOCK_50   ; 2.026 ; 2.108 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2L_FB[0] ; CLOCK_50   ; 2.026 ; 2.108 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2L_FB[1] ; CLOCK_50   ; 2.248 ; 2.364 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2L_FB[2] ; CLOCK_50   ; 2.460 ; 2.579 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
; PWM2L_FC[*]  ; CLOCK_50   ; 2.370 ; 2.518 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2L_FC[0] ; CLOCK_50   ; 2.949 ; 3.192 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2L_FC[1] ; CLOCK_50   ; 2.370 ; 2.518 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2L_FC[2] ; CLOCK_50   ; 2.880 ; 3.063 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
; LED[*]       ; CLOCK_50   ; 3.746 ; 3.515 ; Fall       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[7]      ; CLOCK_50   ; 3.746 ; 3.515 ; Fall       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
+--------------+------------+-------+-------+------------+--------------------------------------------------+


+------------------------------------------------------------+
; Propagation Delay                                          ;
+------------+-------------+-------+--------+--------+-------+
; Input Port ; Output Port ; RR    ; RF     ; FR     ; FF    ;
+------------+-------------+-------+--------+--------+-------+
; INT0_FA[0] ; LED[3]      ;       ; 9.051  ; 9.607  ;       ;
; INT0_FA[0] ; LED[6]      ;       ; 9.707  ; 10.339 ;       ;
; INT0_FA[1] ; LED[3]      ;       ; 8.401  ; 8.831  ;       ;
; INT0_FA[1] ; LED[6]      ;       ; 9.057  ; 9.563  ;       ;
; INT0_FA[2] ; LED[3]      ;       ; 7.804  ; 8.187  ;       ;
; INT0_FA[2] ; LED[6]      ;       ; 8.460  ; 8.919  ;       ;
; INT0_FB[0] ; LED[4]      ;       ; 9.338  ; 9.908  ;       ;
; INT0_FB[0] ; LED[6]      ;       ; 10.635 ; 11.238 ;       ;
; INT0_FB[1] ; LED[4]      ;       ; 8.965  ; 9.500  ;       ;
; INT0_FB[1] ; LED[6]      ;       ; 10.262 ; 10.830 ;       ;
; INT0_FB[2] ; LED[4]      ;       ; 9.121  ; 9.605  ;       ;
; INT0_FB[2] ; LED[6]      ;       ; 10.418 ; 10.935 ;       ;
; INT0_FC[0] ; LED[5]      ;       ; 9.804  ; 10.448 ;       ;
; INT0_FC[0] ; LED[6]      ;       ; 10.243 ; 10.933 ;       ;
; INT0_FC[1] ; LED[5]      ;       ; 9.797  ; 10.387 ;       ;
; INT0_FC[1] ; LED[6]      ;       ; 10.236 ; 10.872 ;       ;
; INT0_FC[2] ; LED[5]      ;       ; 9.478  ; 10.109 ;       ;
; INT0_FC[2] ; LED[6]      ;       ; 9.917  ; 10.594 ;       ;
; SW[0]      ; LED[0]      ; 4.698 ;        ;        ; 4.755 ;
; SW[1]      ; LED[1]      ; 4.735 ;        ;        ; 4.764 ;
; SW[2]      ; LED[2]      ; 4.137 ;        ;        ; 4.259 ;
+------------+-------------+-------+--------+--------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; INT0_FA[0] ; LED[3]      ;       ; 5.093 ; 5.913 ;       ;
; INT0_FA[0] ; LED[6]      ;       ; 5.434 ; 6.310 ;       ;
; INT0_FA[1] ; LED[3]      ;       ; 4.697 ; 5.419 ;       ;
; INT0_FA[1] ; LED[6]      ;       ; 5.038 ; 5.816 ;       ;
; INT0_FA[2] ; LED[3]      ;       ; 4.364 ; 5.035 ;       ;
; INT0_FA[2] ; LED[6]      ;       ; 4.705 ; 5.432 ;       ;
; INT0_FB[0] ; LED[4]      ;       ; 5.201 ; 6.047 ;       ;
; INT0_FB[0] ; LED[6]      ;       ; 5.873 ; 6.810 ;       ;
; INT0_FB[1] ; LED[4]      ;       ; 4.985 ; 5.780 ;       ;
; INT0_FB[1] ; LED[6]      ;       ; 5.657 ; 6.543 ;       ;
; INT0_FB[2] ; LED[4]      ;       ; 5.070 ; 5.871 ;       ;
; INT0_FB[2] ; LED[6]      ;       ; 5.742 ; 6.634 ;       ;
; INT0_FC[0] ; LED[5]      ;       ; 5.719 ; 6.563 ;       ;
; INT0_FC[0] ; LED[6]      ;       ; 5.716 ; 6.641 ;       ;
; INT0_FC[1] ; LED[5]      ;       ; 5.701 ; 6.532 ;       ;
; INT0_FC[1] ; LED[6]      ;       ; 5.698 ; 6.610 ;       ;
; INT0_FC[2] ; LED[5]      ;       ; 5.535 ; 6.334 ;       ;
; INT0_FC[2] ; LED[6]      ;       ; 5.532 ; 6.412 ;       ;
; SW[0]      ; LED[0]      ; 2.739 ;       ;       ; 3.013 ;
; SW[1]      ; LED[1]      ; 2.779 ;       ;       ; 3.032 ;
; SW[2]      ; LED[2]      ; 2.401 ;       ;       ; 2.719 ;
+------------+-------------+-------+-------+-------+-------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; LED[0]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[1]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[2]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[3]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[4]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[5]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[6]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[7]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RESET_FA[0]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RESET_FA[1]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RESET_FA[2]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PWM1L_FA[0]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PWM1L_FA[1]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PWM1L_FA[2]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PWM1H_FA[0]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PWM1H_FA[1]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PWM1H_FA[2]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PWM2L_FA[0]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PWM2L_FA[1]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PWM2L_FA[2]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PWM2H_FA[0]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PWM2H_FA[1]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PWM2H_FA[2]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RESET_FB[0]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RESET_FB[1]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RESET_FB[2]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PWM1L_FB[0]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PWM1L_FB[1]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PWM1L_FB[2]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PWM1H_FB[0]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PWM1H_FB[1]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PWM1H_FB[2]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PWM2L_FB[0]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PWM2L_FB[1]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PWM2L_FB[2]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PWM2H_FB[0]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PWM2H_FB[1]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PWM2H_FB[2]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RESET_FC[0]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RESET_FC[1]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RESET_FC[2]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PWM1L_FC[0]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PWM1L_FC[1]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PWM1L_FC[2]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PWM1H_FC[0]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PWM1H_FC[1]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PWM1H_FC[2]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PWM2L_FC[0]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PWM2L_FC[1]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PWM2L_FC[2]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PWM2H_FC[0]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PWM2H_FC[1]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PWM2H_FC[2]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; GPIO_0[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; GPIO_0[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; GPIO_0[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; GPIO_0[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; SW[3]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; KEY[1]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[0]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[1]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[2]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; INT0_FA[0]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; INT0_FA[1]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; INT0_FA[2]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; INT0_FB[0]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; INT0_FB[1]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; INT0_FB[2]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; INT0_FC[0]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; INT0_FC[1]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; INT0_FC[2]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; KEY[0]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; CLOCK_50                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LED[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; LED[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; LED[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; LED[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; LED[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; LED[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.33 V              ; -0.00624 V          ; 0.185 V                              ; 0.097 V                              ; 2.82e-09 s                  ; 2.56e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.33 V             ; -0.00624 V         ; 0.185 V                             ; 0.097 V                             ; 2.82e-09 s                 ; 2.56e-09 s                 ; No                        ; Yes                       ;
; LED[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.39 V              ; -0.0265 V           ; 0.2 V                                ; 0.033 V                              ; 2.94e-10 s                  ; 3.12e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.39 V             ; -0.0265 V          ; 0.2 V                               ; 0.033 V                             ; 2.94e-10 s                 ; 3.12e-10 s                 ; Yes                       ; Yes                       ;
; LED[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.33 V              ; -0.00624 V          ; 0.185 V                              ; 0.097 V                              ; 2.82e-09 s                  ; 2.56e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.33 V             ; -0.00624 V         ; 0.185 V                             ; 0.097 V                             ; 2.82e-09 s                 ; 2.56e-09 s                 ; No                        ; Yes                       ;
; RESET_FA[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; RESET_FA[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; RESET_FA[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.33 V              ; -0.00616 V          ; 0.191 V                              ; 0.099 V                              ; 2.83e-09 s                  ; 2.56e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.33 V             ; -0.00616 V         ; 0.191 V                             ; 0.099 V                             ; 2.83e-09 s                 ; 2.56e-09 s                 ; No                        ; Yes                       ;
; PWM1L_FA[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; PWM1L_FA[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; PWM1L_FA[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; PWM1H_FA[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; PWM1H_FA[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; PWM1H_FA[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; PWM2L_FA[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.39 V              ; -0.0265 V           ; 0.2 V                                ; 0.033 V                              ; 2.94e-10 s                  ; 3.12e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.39 V             ; -0.0265 V          ; 0.2 V                               ; 0.033 V                             ; 2.94e-10 s                 ; 3.12e-10 s                 ; Yes                       ; Yes                       ;
; PWM2L_FA[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; PWM2L_FA[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; PWM2H_FA[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.33 V              ; -0.00624 V          ; 0.185 V                              ; 0.097 V                              ; 2.82e-09 s                  ; 2.56e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.33 V             ; -0.00624 V         ; 0.185 V                             ; 0.097 V                             ; 2.82e-09 s                 ; 2.56e-09 s                 ; No                        ; Yes                       ;
; PWM2H_FA[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; PWM2H_FA[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; RESET_FB[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; RESET_FB[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; RESET_FB[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; PWM1L_FB[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; PWM1L_FB[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; PWM1L_FB[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; PWM1H_FB[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; PWM1H_FB[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; PWM1H_FB[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.33 V              ; -0.00616 V          ; 0.191 V                              ; 0.099 V                              ; 2.83e-09 s                  ; 2.56e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.33 V             ; -0.00616 V         ; 0.191 V                             ; 0.099 V                             ; 2.83e-09 s                 ; 2.56e-09 s                 ; No                        ; Yes                       ;
; PWM2L_FB[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; PWM2L_FB[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; PWM2L_FB[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; PWM2H_FB[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; PWM2H_FB[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; PWM2H_FB[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; RESET_FC[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; RESET_FC[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; RESET_FC[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; PWM1L_FC[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; PWM1L_FC[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; PWM1L_FC[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; PWM1H_FC[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; PWM1H_FC[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; PWM1H_FC[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.33 V              ; -0.00616 V          ; 0.191 V                              ; 0.099 V                              ; 2.83e-09 s                  ; 2.56e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.33 V             ; -0.00616 V         ; 0.191 V                             ; 0.099 V                             ; 2.83e-09 s                 ; 2.56e-09 s                 ; No                        ; Yes                       ;
; PWM2L_FC[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; PWM2L_FC[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; PWM2L_FC[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; PWM2H_FC[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; PWM2H_FC[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; PWM2H_FC[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; GPIO_0[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; GPIO_0[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; GPIO_0[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; GPIO_0[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.45e-09 V                   ; 2.38 V              ; -0.0609 V           ; 0.148 V                              ; 0.095 V                              ; 2.82e-10 s                  ; 2.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.45e-09 V                  ; 2.38 V             ; -0.0609 V          ; 0.148 V                             ; 0.095 V                             ; 2.82e-10 s                 ; 2.59e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.61e-09 V                   ; 2.38 V              ; -0.00274 V          ; 0.141 V                              ; 0.006 V                              ; 4.7e-10 s                   ; 6.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.61e-09 V                  ; 2.38 V             ; -0.00274 V         ; 0.141 V                             ; 0.006 V                             ; 4.7e-10 s                  ; 6.02e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LED[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; LED[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; LED[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; LED[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; LED[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; LED[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.33 V              ; -0.00349 V          ; 0.163 V                              ; 0.074 V                              ; 3.33e-09 s                  ; 3.14e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.33 V             ; -0.00349 V         ; 0.163 V                             ; 0.074 V                             ; 3.33e-09 s                 ; 3.14e-09 s                 ; Yes                       ; Yes                       ;
; LED[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.36 V              ; -0.00476 V          ; 0.096 V                              ; 0.013 V                              ; 4.39e-10 s                  ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.36 V             ; -0.00476 V         ; 0.096 V                             ; 0.013 V                             ; 4.39e-10 s                 ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; LED[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.33 V              ; -0.00349 V          ; 0.163 V                              ; 0.074 V                              ; 3.33e-09 s                  ; 3.14e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.33 V             ; -0.00349 V         ; 0.163 V                             ; 0.074 V                             ; 3.33e-09 s                 ; 3.14e-09 s                 ; Yes                       ; Yes                       ;
; RESET_FA[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; RESET_FA[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; RESET_FA[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.33 V              ; -0.00344 V          ; 0.134 V                              ; 0.075 V                              ; 3.33e-09 s                  ; 3.16e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.33 V             ; -0.00344 V         ; 0.134 V                             ; 0.075 V                             ; 3.33e-09 s                 ; 3.16e-09 s                 ; Yes                       ; Yes                       ;
; PWM1L_FA[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; PWM1L_FA[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; PWM1L_FA[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; PWM1H_FA[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; PWM1H_FA[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; PWM1H_FA[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; PWM2L_FA[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.36 V              ; -0.00476 V          ; 0.096 V                              ; 0.013 V                              ; 4.39e-10 s                  ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.36 V             ; -0.00476 V         ; 0.096 V                             ; 0.013 V                             ; 4.39e-10 s                 ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; PWM2L_FA[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; PWM2L_FA[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; PWM2H_FA[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.33 V              ; -0.00349 V          ; 0.163 V                              ; 0.074 V                              ; 3.33e-09 s                  ; 3.14e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.33 V             ; -0.00349 V         ; 0.163 V                             ; 0.074 V                             ; 3.33e-09 s                 ; 3.14e-09 s                 ; Yes                       ; Yes                       ;
; PWM2H_FA[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; PWM2H_FA[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; RESET_FB[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; RESET_FB[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; RESET_FB[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; PWM1L_FB[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; PWM1L_FB[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; PWM1L_FB[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; PWM1H_FB[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; PWM1H_FB[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; PWM1H_FB[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.33 V              ; -0.00344 V          ; 0.134 V                              ; 0.075 V                              ; 3.33e-09 s                  ; 3.16e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.33 V             ; -0.00344 V         ; 0.134 V                             ; 0.075 V                             ; 3.33e-09 s                 ; 3.16e-09 s                 ; Yes                       ; Yes                       ;
; PWM2L_FB[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; PWM2L_FB[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; PWM2L_FB[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; PWM2H_FB[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; PWM2H_FB[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; PWM2H_FB[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; RESET_FC[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; RESET_FC[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; RESET_FC[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; PWM1L_FC[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; PWM1L_FC[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; PWM1L_FC[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; PWM1H_FC[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; PWM1H_FC[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; PWM1H_FC[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.33 V              ; -0.00344 V          ; 0.134 V                              ; 0.075 V                              ; 3.33e-09 s                  ; 3.16e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.33 V             ; -0.00344 V         ; 0.134 V                             ; 0.075 V                             ; 3.33e-09 s                 ; 3.16e-09 s                 ; Yes                       ; Yes                       ;
; PWM2L_FC[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; PWM2L_FC[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; PWM2L_FC[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; PWM2H_FC[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; PWM2H_FC[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; PWM2H_FC[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; GPIO_0[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; GPIO_0[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; GPIO_0[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; GPIO_0[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.74e-07 V                   ; 2.36 V              ; -0.0201 V           ; 0.072 V                              ; 0.033 V                              ; 4.04e-10 s                  ; 3.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.74e-07 V                  ; 2.36 V             ; -0.0201 V          ; 0.072 V                             ; 0.033 V                             ; 4.04e-10 s                 ; 3.29e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.45e-07 V                   ; 2.35 V              ; -0.00643 V          ; 0.081 V                              ; 0.031 V                              ; 5.31e-10 s                  ; 7.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.45e-07 V                  ; 2.35 V             ; -0.00643 V         ; 0.081 V                             ; 0.031 V                             ; 5.31e-10 s                 ; 7.59e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LED[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LED[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LED[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LED[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LED[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; LED[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; LED[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; LED[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; RESET_FA[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; RESET_FA[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; RESET_FA[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; PWM1L_FA[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; PWM1L_FA[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; PWM1L_FA[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; PWM1H_FA[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; PWM1H_FA[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; PWM1H_FA[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; PWM2L_FA[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; PWM2L_FA[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; PWM2L_FA[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; PWM2H_FA[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; PWM2H_FA[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; PWM2H_FA[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; RESET_FB[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; RESET_FB[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; RESET_FB[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; PWM1L_FB[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; PWM1L_FB[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; PWM1L_FB[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; PWM1H_FB[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; PWM1H_FB[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; PWM1H_FB[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; PWM2L_FB[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; PWM2L_FB[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; PWM2L_FB[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; PWM2H_FB[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; PWM2H_FB[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; PWM2H_FB[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; RESET_FC[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; RESET_FC[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; RESET_FC[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; PWM1L_FC[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; PWM1L_FC[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; PWM1L_FC[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; PWM1H_FC[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; PWM1H_FC[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; PWM1H_FC[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; PWM2L_FC[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; PWM2L_FC[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; PWM2L_FC[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; PWM2H_FC[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; PWM2H_FC[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; PWM2H_FC[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; GPIO_0[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; GPIO_0[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; GPIO_0[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; GPIO_0[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                                 ;
+--------------------------------------------------+--------------------------------------------------+----------+----------+----------+----------+
; From Clock                                       ; To Clock                                         ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------------------------+--------------------------------------------------+----------+----------+----------+----------+
; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi                            ; 724      ; 0        ; 0        ; 0        ;
; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi                            ; 0        ; 33       ; 0        ; 0        ;
; clk_div:u1|clk_out_bi                            ; upll|altpll_component|auto_generated|pll1|clk[0] ; 100      ; 1        ; 0        ; 0        ;
; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 15989    ; 717      ; 486      ; 1        ;
+--------------------------------------------------+--------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                  ;
+--------------------------------------------------+--------------------------------------------------+----------+----------+----------+----------+
; From Clock                                       ; To Clock                                         ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------------------------+--------------------------------------------------+----------+----------+----------+----------+
; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi                            ; 724      ; 0        ; 0        ; 0        ;
; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi                            ; 0        ; 33       ; 0        ; 0        ;
; clk_div:u1|clk_out_bi                            ; upll|altpll_component|auto_generated|pll1|clk[0] ; 100      ; 1        ; 0        ; 0        ;
; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 15989    ; 717      ; 486      ; 1        ;
+--------------------------------------------------+--------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Recovery Transfers                                                                                                                              ;
+--------------------------------------------------+--------------------------------------------------+----------+----------+----------+----------+
; From Clock                                       ; To Clock                                         ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------------------------+--------------------------------------------------+----------+----------+----------+----------+
; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi                            ; 0        ; 58       ; 0        ; 0        ;
; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0        ; 134      ; 0        ; 18       ;
+--------------------------------------------------+--------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Removal Transfers                                                                                                                               ;
+--------------------------------------------------+--------------------------------------------------+----------+----------+----------+----------+
; From Clock                                       ; To Clock                                         ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------------------------+--------------------------------------------------+----------+----------+----------+----------+
; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi                            ; 0        ; 58       ; 0        ; 0        ;
; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0        ; 134      ; 0        ; 18       ;
+--------------------------------------------------+--------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 13    ; 13   ;
; Unconstrained Input Port Paths  ; 337   ; 337  ;
; Unconstrained Output Ports      ; 44    ; 44   ;
; Unconstrained Output Port Paths ; 58    ; 58   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 14.1.0 Build 186 12/03/2014 SJ Web Edition
    Info: Processing started: Tue Mar 03 10:02:56 2015
Info: Command: quartus_sta DE0_NANO_VF -c DE0_NANO_VF
Info: qsta_default_script.tcl version: #3
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'DE0_NANO_VF.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained generated clocks found in the design. Calling "derive_pll_clocks -create_base_clocks"
Info (332110): Deriving PLL clocks
    Info (332110): create_clock -period 20.000 -waveform {0.000 10.000} -name CLOCK_50 CLOCK_50
    Info (332110): create_generated_clock -source {upll|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 15 -multiply_by 16 -duty_cycle 50.00 -name {upll|altpll_component|auto_generated|pll1|clk[0]} {upll|altpll_component|auto_generated|pll1|clk[0]}
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk_div:u1|clk_out_bi clk_div:u1|clk_out_bi
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.977
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.977             -26.499 upll|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):    -1.838            -109.280 clk_div:u1|clk_out_bi 
Info (332146): Worst-case hold slack is -0.216
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.216              -0.216 upll|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     0.397               0.000 clk_div:u1|clk_out_bi 
Info (332146): Worst-case recovery slack is -1.243
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.243             -72.082 clk_div:u1|clk_out_bi 
    Info (332119):     5.953               0.000 upll|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case removal slack is 0.504
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.504               0.000 clk_div:u1|clk_out_bi 
    Info (332119):     1.341               0.000 upll|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case minimum pulse width slack is -1.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.000             -91.000 clk_div:u1|clk_out_bi 
    Info (332119):     9.119               0.000 upll|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     9.835               0.000 CLOCK_50 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.580
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.580             -22.856 upll|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):    -1.487             -90.264 clk_div:u1|clk_out_bi 
Info (332146): Worst-case hold slack is -0.280
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.280              -0.280 upll|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     0.353               0.000 clk_div:u1|clk_out_bi 
Info (332146): Worst-case recovery slack is -1.184
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.184             -68.650 clk_div:u1|clk_out_bi 
    Info (332119):     6.324               0.000 upll|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case removal slack is 0.507
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.507               0.000 clk_div:u1|clk_out_bi 
    Info (332119):     1.216               0.000 upll|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case minimum pulse width slack is -1.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.000             -91.000 clk_div:u1|clk_out_bi 
    Info (332119):     9.118               0.000 upll|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     9.818               0.000 CLOCK_50 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.764
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.764             -15.644 upll|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):    -0.637             -35.854 clk_div:u1|clk_out_bi 
Info (332146): Worst-case hold slack is -0.123
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.123              -0.123 upll|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     0.162               0.000 clk_div:u1|clk_out_bi 
Info (332146): Worst-case recovery slack is -0.688
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.688             -39.857 clk_div:u1|clk_out_bi 
    Info (332119):     7.302               0.000 upll|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case removal slack is 0.224
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.224               0.000 clk_div:u1|clk_out_bi 
    Info (332119):     0.731               0.000 upll|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case minimum pulse width slack is -1.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.000             -91.000 clk_div:u1|clk_out_bi 
    Info (332119):     9.126               0.000 upll|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     9.587               0.000 CLOCK_50 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 686 megabytes
    Info: Processing ended: Tue Mar 03 10:03:03 2015
    Info: Elapsed time: 00:00:07
    Info: Total CPU time (on all processors): 00:00:07


