Timing Analyzer report for FinalYearProject
Sun May 24 11:02:22 2020
Quartus Prime Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'CLK'
 13. Slow 1200mV 85C Model Hold: 'CLK'
 14. Slow 1200mV 85C Model Metastability Summary
 15. Slow 1200mV 0C Model Fmax Summary
 16. Slow 1200mV 0C Model Setup Summary
 17. Slow 1200mV 0C Model Hold Summary
 18. Slow 1200mV 0C Model Recovery Summary
 19. Slow 1200mV 0C Model Removal Summary
 20. Slow 1200mV 0C Model Minimum Pulse Width Summary
 21. Slow 1200mV 0C Model Setup: 'CLK'
 22. Slow 1200mV 0C Model Hold: 'CLK'
 23. Slow 1200mV 0C Model Metastability Summary
 24. Fast 1200mV 0C Model Setup Summary
 25. Fast 1200mV 0C Model Hold Summary
 26. Fast 1200mV 0C Model Recovery Summary
 27. Fast 1200mV 0C Model Removal Summary
 28. Fast 1200mV 0C Model Minimum Pulse Width Summary
 29. Fast 1200mV 0C Model Setup: 'CLK'
 30. Fast 1200mV 0C Model Hold: 'CLK'
 31. Fast 1200mV 0C Model Metastability Summary
 32. Multicorner Timing Analysis Summary
 33. Board Trace Model Assignments
 34. Input Transition Times
 35. Signal Integrity Metrics (Slow 1200mv 0c Model)
 36. Signal Integrity Metrics (Slow 1200mv 85c Model)
 37. Signal Integrity Metrics (Fast 1200mv 0c Model)
 38. Setup Transfers
 39. Hold Transfers
 40. Report TCCS
 41. Report RSKM
 42. Unconstrained Paths Summary
 43. Clock Status Summary
 44. Unconstrained Input Ports
 45. Unconstrained Output Ports
 46. Unconstrained Input Ports
 47. Unconstrained Output Ports
 48. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; FinalYearProject                                    ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE22F17C6                                        ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.01        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   1.1%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; CLK        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary              ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 161.6 MHz ; 161.6 MHz       ; CLK        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; CLK   ; -5.188 ; -447.114           ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; CLK   ; 0.357 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; CLK   ; -3.000 ; -141.000                         ;
+-------+--------+----------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLK'                                                                                                                   ;
+--------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; -5.188 ; \State_Controller:Clock_Count[8]  ; \State_Controller:Clock_Count[28] ; CLK          ; CLK         ; 1.000        ; -0.064     ; 6.119      ;
; -5.169 ; \State_Controller:Clock_Count[24] ; \State_Controller:Clock_Count[28] ; CLK          ; CLK         ; 1.000        ; -0.061     ; 6.103      ;
; -5.167 ; \State_Controller:Clock_Count[25] ; \State_Controller:Clock_Count[28] ; CLK          ; CLK         ; 1.000        ; -0.061     ; 6.101      ;
; -5.157 ; \State_Controller:Clock_Count[30] ; \State_Controller:Clock_Count[28] ; CLK          ; CLK         ; 1.000        ; -0.427     ; 5.725      ;
; -5.148 ; \State_Controller:Clock_Count[26] ; \State_Controller:Clock_Count[28] ; CLK          ; CLK         ; 1.000        ; -0.061     ; 6.082      ;
; -5.132 ; \State_Controller:Clock_Count[22] ; \State_Controller:Clock_Count[28] ; CLK          ; CLK         ; 1.000        ; -0.061     ; 6.066      ;
; -5.120 ; \State_Controller:Clock_Count[27] ; \State_Controller:Clock_Count[28] ; CLK          ; CLK         ; 1.000        ; -0.061     ; 6.054      ;
; -5.072 ; \State_Controller:Clock_Count[8]  ; \State_Controller:Clock_Count[26] ; CLK          ; CLK         ; 1.000        ; -0.064     ; 6.003      ;
; -5.066 ; \State_Controller:Clock_Count[8]  ; \State_Controller:Clock_Count[27] ; CLK          ; CLK         ; 1.000        ; -0.064     ; 5.997      ;
; -5.065 ; \State_Controller:Clock_Count[18] ; \State_Controller:Clock_Count[28] ; CLK          ; CLK         ; 1.000        ; -0.061     ; 5.999      ;
; -5.063 ; \State_Controller:Clock_Count[23] ; \State_Controller:Clock_Count[28] ; CLK          ; CLK         ; 1.000        ; -0.061     ; 5.997      ;
; -5.056 ; \State_Controller:Clock_Count[29] ; \State_Controller:Clock_Count[28] ; CLK          ; CLK         ; 1.000        ; -0.427     ; 5.624      ;
; -5.055 ; \State_Controller:Clock_Count[21] ; \State_Controller:Clock_Count[28] ; CLK          ; CLK         ; 1.000        ; -0.061     ; 5.989      ;
; -5.053 ; \State_Controller:Clock_Count[24] ; \State_Controller:Clock_Count[26] ; CLK          ; CLK         ; 1.000        ; -0.061     ; 5.987      ;
; -5.051 ; \State_Controller:Clock_Count[24] ; \State_Controller:Clock_Count[27] ; CLK          ; CLK         ; 1.000        ; -0.061     ; 5.985      ;
; -5.051 ; \State_Controller:Clock_Count[25] ; \State_Controller:Clock_Count[26] ; CLK          ; CLK         ; 1.000        ; -0.061     ; 5.985      ;
; -5.045 ; \State_Controller:Clock_Count[25] ; \State_Controller:Clock_Count[27] ; CLK          ; CLK         ; 1.000        ; -0.061     ; 5.979      ;
; -5.041 ; \State_Controller:Clock_Count[30] ; \State_Controller:Clock_Count[26] ; CLK          ; CLK         ; 1.000        ; -0.427     ; 5.609      ;
; -5.035 ; \State_Controller:Clock_Count[30] ; \State_Controller:Clock_Count[27] ; CLK          ; CLK         ; 1.000        ; -0.427     ; 5.603      ;
; -5.032 ; \State_Controller:Clock_Count[26] ; \State_Controller:Clock_Count[26] ; CLK          ; CLK         ; 1.000        ; -0.061     ; 5.966      ;
; -5.026 ; \State_Controller:Clock_Count[26] ; \State_Controller:Clock_Count[27] ; CLK          ; CLK         ; 1.000        ; -0.061     ; 5.960      ;
; -5.016 ; \State_Controller:Clock_Count[22] ; \State_Controller:Clock_Count[26] ; CLK          ; CLK         ; 1.000        ; -0.061     ; 5.950      ;
; -5.010 ; \State_Controller:Clock_Count[22] ; \State_Controller:Clock_Count[27] ; CLK          ; CLK         ; 1.000        ; -0.061     ; 5.944      ;
; -5.004 ; \State_Controller:Clock_Count[27] ; \State_Controller:Clock_Count[26] ; CLK          ; CLK         ; 1.000        ; -0.061     ; 5.938      ;
; -4.998 ; \State_Controller:Clock_Count[27] ; \State_Controller:Clock_Count[27] ; CLK          ; CLK         ; 1.000        ; -0.061     ; 5.932      ;
; -4.996 ; \State_Controller:Clock_Count[6]  ; \State_Controller:Clock_Count[28] ; CLK          ; CLK         ; 1.000        ; -0.064     ; 5.927      ;
; -4.989 ; \State_Controller:Clock_Count[5]  ; \State_Controller:Clock_Count[28] ; CLK          ; CLK         ; 1.000        ; -0.064     ; 5.920      ;
; -4.963 ; \State_Controller:Clock_Count[20] ; \State_Controller:Clock_Count[28] ; CLK          ; CLK         ; 1.000        ; -0.061     ; 5.897      ;
; -4.956 ; \State_Controller:Clock_Count[8]  ; \State_Controller:Clock_Count[24] ; CLK          ; CLK         ; 1.000        ; -0.064     ; 5.887      ;
; -4.953 ; \State_Controller:Clock_Count[8]  ; \State_Controller:Clock_Count[30] ; CLK          ; CLK         ; 1.000        ; 0.287      ; 6.235      ;
; -4.950 ; \State_Controller:Clock_Count[8]  ; \State_Controller:Clock_Count[25] ; CLK          ; CLK         ; 1.000        ; -0.064     ; 5.881      ;
; -4.949 ; \State_Controller:Clock_Count[18] ; \State_Controller:Clock_Count[26] ; CLK          ; CLK         ; 1.000        ; -0.061     ; 5.883      ;
; -4.947 ; \State_Controller:Clock_Count[8]  ; \State_Controller:Clock_Count[31] ; CLK          ; CLK         ; 1.000        ; 0.287      ; 6.229      ;
; -4.947 ; \State_Controller:Clock_Count[23] ; \State_Controller:Clock_Count[26] ; CLK          ; CLK         ; 1.000        ; -0.061     ; 5.881      ;
; -4.943 ; \State_Controller:Clock_Count[18] ; \State_Controller:Clock_Count[27] ; CLK          ; CLK         ; 1.000        ; -0.061     ; 5.877      ;
; -4.941 ; \State_Controller:Clock_Count[23] ; \State_Controller:Clock_Count[27] ; CLK          ; CLK         ; 1.000        ; -0.061     ; 5.875      ;
; -4.940 ; \State_Controller:Clock_Count[29] ; \State_Controller:Clock_Count[26] ; CLK          ; CLK         ; 1.000        ; -0.427     ; 5.508      ;
; -4.939 ; \State_Controller:Clock_Count[21] ; \State_Controller:Clock_Count[26] ; CLK          ; CLK         ; 1.000        ; -0.061     ; 5.873      ;
; -4.939 ; \State_Controller:Clock_Count[16] ; \State_Controller:Clock_Count[28] ; CLK          ; CLK         ; 1.000        ; -0.061     ; 5.873      ;
; -4.937 ; \State_Controller:Clock_Count[24] ; \State_Controller:Clock_Count[24] ; CLK          ; CLK         ; 1.000        ; -0.061     ; 5.871      ;
; -4.935 ; \State_Controller:Clock_Count[24] ; \State_Controller:Clock_Count[25] ; CLK          ; CLK         ; 1.000        ; -0.061     ; 5.869      ;
; -4.935 ; \State_Controller:Clock_Count[25] ; \State_Controller:Clock_Count[24] ; CLK          ; CLK         ; 1.000        ; -0.061     ; 5.869      ;
; -4.934 ; \State_Controller:Clock_Count[29] ; \State_Controller:Clock_Count[27] ; CLK          ; CLK         ; 1.000        ; -0.427     ; 5.502      ;
; -4.934 ; \State_Controller:Clock_Count[24] ; \State_Controller:Clock_Count[30] ; CLK          ; CLK         ; 1.000        ; 0.290      ; 6.219      ;
; -4.933 ; \State_Controller:Clock_Count[21] ; \State_Controller:Clock_Count[27] ; CLK          ; CLK         ; 1.000        ; -0.061     ; 5.867      ;
; -4.932 ; \State_Controller:Clock_Count[24] ; \State_Controller:Clock_Count[31] ; CLK          ; CLK         ; 1.000        ; 0.290      ; 6.217      ;
; -4.932 ; \State_Controller:Clock_Count[25] ; \State_Controller:Clock_Count[30] ; CLK          ; CLK         ; 1.000        ; 0.290      ; 6.217      ;
; -4.929 ; \State_Controller:Clock_Count[25] ; \State_Controller:Clock_Count[25] ; CLK          ; CLK         ; 1.000        ; -0.061     ; 5.863      ;
; -4.926 ; \State_Controller:Clock_Count[25] ; \State_Controller:Clock_Count[31] ; CLK          ; CLK         ; 1.000        ; 0.290      ; 6.211      ;
; -4.925 ; \State_Controller:Clock_Count[30] ; \State_Controller:Clock_Count[24] ; CLK          ; CLK         ; 1.000        ; -0.427     ; 5.493      ;
; -4.924 ; \State_Controller:Clock_Count[11] ; \State_Controller:Clock_Count[28] ; CLK          ; CLK         ; 1.000        ; -0.064     ; 5.855      ;
; -4.922 ; \State_Controller:Clock_Count[30] ; \State_Controller:Clock_Count[30] ; CLK          ; CLK         ; 1.000        ; -0.076     ; 5.841      ;
; -4.919 ; \State_Controller:Clock_Count[30] ; \State_Controller:Clock_Count[25] ; CLK          ; CLK         ; 1.000        ; -0.427     ; 5.487      ;
; -4.916 ; \State_Controller:Clock_Count[30] ; \State_Controller:Clock_Count[31] ; CLK          ; CLK         ; 1.000        ; -0.076     ; 5.835      ;
; -4.916 ; \State_Controller:Clock_Count[26] ; \State_Controller:Clock_Count[24] ; CLK          ; CLK         ; 1.000        ; -0.061     ; 5.850      ;
; -4.913 ; \State_Controller:Clock_Count[26] ; \State_Controller:Clock_Count[30] ; CLK          ; CLK         ; 1.000        ; 0.290      ; 6.198      ;
; -4.910 ; \State_Controller:Clock_Count[26] ; \State_Controller:Clock_Count[25] ; CLK          ; CLK         ; 1.000        ; -0.061     ; 5.844      ;
; -4.908 ; \State_Controller:Clock_Count[9]  ; \State_Controller:Clock_Count[28] ; CLK          ; CLK         ; 1.000        ; -0.064     ; 5.839      ;
; -4.907 ; \State_Controller:Clock_Count[26] ; \State_Controller:Clock_Count[31] ; CLK          ; CLK         ; 1.000        ; 0.290      ; 6.192      ;
; -4.901 ; \State_Controller:Clock_Count[19] ; \State_Controller:Clock_Count[28] ; CLK          ; CLK         ; 1.000        ; -0.061     ; 5.835      ;
; -4.900 ; \State_Controller:Clock_Count[22] ; \State_Controller:Clock_Count[24] ; CLK          ; CLK         ; 1.000        ; -0.061     ; 5.834      ;
; -4.900 ; \State_Controller:Clock_Count[14] ; \State_Controller:Clock_Count[28] ; CLK          ; CLK         ; 1.000        ; -0.064     ; 5.831      ;
; -4.897 ; \State_Controller:Clock_Count[22] ; \State_Controller:Clock_Count[30] ; CLK          ; CLK         ; 1.000        ; 0.290      ; 6.182      ;
; -4.894 ; \State_Controller:Clock_Count[28] ; \State_Controller:Clock_Count[28] ; CLK          ; CLK         ; 1.000        ; -0.061     ; 5.828      ;
; -4.894 ; \State_Controller:Clock_Count[22] ; \State_Controller:Clock_Count[25] ; CLK          ; CLK         ; 1.000        ; -0.061     ; 5.828      ;
; -4.891 ; \State_Controller:Clock_Count[22] ; \State_Controller:Clock_Count[31] ; CLK          ; CLK         ; 1.000        ; 0.290      ; 6.176      ;
; -4.888 ; \State_Controller:Clock_Count[27] ; \State_Controller:Clock_Count[24] ; CLK          ; CLK         ; 1.000        ; -0.061     ; 5.822      ;
; -4.886 ; \State_Controller:Clock_Count[12] ; \State_Controller:Clock_Count[28] ; CLK          ; CLK         ; 1.000        ; -0.064     ; 5.817      ;
; -4.885 ; \State_Controller:Clock_Count[27] ; \State_Controller:Clock_Count[30] ; CLK          ; CLK         ; 1.000        ; 0.290      ; 6.170      ;
; -4.882 ; \State_Controller:Clock_Count[27] ; \State_Controller:Clock_Count[25] ; CLK          ; CLK         ; 1.000        ; -0.061     ; 5.816      ;
; -4.880 ; \State_Controller:Clock_Count[6]  ; \State_Controller:Clock_Count[26] ; CLK          ; CLK         ; 1.000        ; -0.064     ; 5.811      ;
; -4.879 ; \State_Controller:Clock_Count[27] ; \State_Controller:Clock_Count[31] ; CLK          ; CLK         ; 1.000        ; 0.290      ; 6.164      ;
; -4.874 ; \State_Controller:Clock_Count[6]  ; \State_Controller:Clock_Count[27] ; CLK          ; CLK         ; 1.000        ; -0.064     ; 5.805      ;
; -4.873 ; \State_Controller:Clock_Count[5]  ; \State_Controller:Clock_Count[26] ; CLK          ; CLK         ; 1.000        ; -0.064     ; 5.804      ;
; -4.867 ; \State_Controller:Clock_Count[5]  ; \State_Controller:Clock_Count[27] ; CLK          ; CLK         ; 1.000        ; -0.064     ; 5.798      ;
; -4.850 ; \State_Controller:Clock_Count[2]  ; \State_Controller:Clock_Count[28] ; CLK          ; CLK         ; 1.000        ; -0.064     ; 5.781      ;
; -4.847 ; \State_Controller:Clock_Count[20] ; \State_Controller:Clock_Count[26] ; CLK          ; CLK         ; 1.000        ; -0.061     ; 5.781      ;
; -4.841 ; \State_Controller:Clock_Count[20] ; \State_Controller:Clock_Count[27] ; CLK          ; CLK         ; 1.000        ; -0.061     ; 5.775      ;
; -4.840 ; \State_Controller:Clock_Count[8]  ; \State_Controller:Clock_Count[22] ; CLK          ; CLK         ; 1.000        ; -0.064     ; 5.771      ;
; -4.834 ; \State_Controller:Clock_Count[8]  ; \State_Controller:Clock_Count[23] ; CLK          ; CLK         ; 1.000        ; -0.064     ; 5.765      ;
; -4.833 ; \State_Controller:Clock_Count[18] ; \State_Controller:Clock_Count[24] ; CLK          ; CLK         ; 1.000        ; -0.061     ; 5.767      ;
; -4.831 ; \State_Controller:Clock_Count[8]  ; \State_Controller:Clock_Count[29] ; CLK          ; CLK         ; 1.000        ; 0.287      ; 6.113      ;
; -4.831 ; \State_Controller:Clock_Count[23] ; \State_Controller:Clock_Count[24] ; CLK          ; CLK         ; 1.000        ; -0.061     ; 5.765      ;
; -4.830 ; \State_Controller:Clock_Count[18] ; \State_Controller:Clock_Count[30] ; CLK          ; CLK         ; 1.000        ; 0.290      ; 6.115      ;
; -4.828 ; \State_Controller:Clock_Count[23] ; \State_Controller:Clock_Count[30] ; CLK          ; CLK         ; 1.000        ; 0.290      ; 6.113      ;
; -4.827 ; \State_Controller:Clock_Count[18] ; \State_Controller:Clock_Count[25] ; CLK          ; CLK         ; 1.000        ; -0.061     ; 5.761      ;
; -4.825 ; \State_Controller:Clock_Count[23] ; \State_Controller:Clock_Count[25] ; CLK          ; CLK         ; 1.000        ; -0.061     ; 5.759      ;
; -4.824 ; \State_Controller:Clock_Count[18] ; \State_Controller:Clock_Count[31] ; CLK          ; CLK         ; 1.000        ; 0.290      ; 6.109      ;
; -4.824 ; \State_Controller:Clock_Count[29] ; \State_Controller:Clock_Count[24] ; CLK          ; CLK         ; 1.000        ; -0.427     ; 5.392      ;
; -4.823 ; \State_Controller:Clock_Count[21] ; \State_Controller:Clock_Count[24] ; CLK          ; CLK         ; 1.000        ; -0.061     ; 5.757      ;
; -4.823 ; \State_Controller:Clock_Count[16] ; \State_Controller:Clock_Count[26] ; CLK          ; CLK         ; 1.000        ; -0.061     ; 5.757      ;
; -4.822 ; \State_Controller:Clock_Count[23] ; \State_Controller:Clock_Count[31] ; CLK          ; CLK         ; 1.000        ; 0.290      ; 6.107      ;
; -4.821 ; \State_Controller:Clock_Count[29] ; \State_Controller:Clock_Count[30] ; CLK          ; CLK         ; 1.000        ; -0.076     ; 5.740      ;
; -4.821 ; \State_Controller:Clock_Count[24] ; \State_Controller:Clock_Count[22] ; CLK          ; CLK         ; 1.000        ; -0.061     ; 5.755      ;
; -4.820 ; \State_Controller:Clock_Count[21] ; \State_Controller:Clock_Count[30] ; CLK          ; CLK         ; 1.000        ; 0.290      ; 6.105      ;
; -4.819 ; \State_Controller:Clock_Count[24] ; \State_Controller:Clock_Count[23] ; CLK          ; CLK         ; 1.000        ; -0.061     ; 5.753      ;
; -4.819 ; \State_Controller:Clock_Count[25] ; \State_Controller:Clock_Count[22] ; CLK          ; CLK         ; 1.000        ; -0.061     ; 5.753      ;
; -4.818 ; \State_Controller:Clock_Count[29] ; \State_Controller:Clock_Count[25] ; CLK          ; CLK         ; 1.000        ; -0.427     ; 5.386      ;
; -4.817 ; \State_Controller:Clock_Count[21] ; \State_Controller:Clock_Count[25] ; CLK          ; CLK         ; 1.000        ; -0.061     ; 5.751      ;
; -4.817 ; \State_Controller:Clock_Count[16] ; \State_Controller:Clock_Count[27] ; CLK          ; CLK         ; 1.000        ; -0.061     ; 5.751      ;
+--------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLK'                                                                                                                   ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.357 ; Address_V[7]~reg0                 ; Address_V[7]~reg0                 ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; \Output_Controller:State_Count[0] ; \Output_Controller:State_Count[0] ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.577      ;
; 0.358 ; \Output_Controller:State_Count[2] ; \Output_Controller:State_Count[2] ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; \Output_Controller:State_Count[1] ; \Output_Controller:State_Count[1] ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.577      ;
; 0.374 ; \Output_Controller:InReg[7]       ; DataOut[7]~reg0                   ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.593      ;
; 0.374 ; \Output_Controller:InReg[5]       ; DataOut[5]~reg0                   ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.593      ;
; 0.375 ; \Output_Controller:InReg[6]       ; DataOut[6]~reg0                   ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.594      ;
; 0.496 ; \State_Controller:Clock_Count[27] ; \State_Controller:Clock_Count[29] ; CLK          ; CLK         ; 0.000        ; 0.427      ; 1.080      ;
; 0.504 ; \Output_Controller:Data_V[3]      ; Address_V[3]~reg0                 ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.724      ;
; 0.507 ; \Output_Controller:Data_V[6]      ; Address_V[6]~reg0                 ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.727      ;
; 0.521 ; State.Data                        ; \Output_Controller:Data_V[24]     ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.740      ;
; 0.521 ; State.Data                        ; \Output_Controller:Data_V[27]     ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.740      ;
; 0.521 ; State.Data                        ; \Output_Controller:Data_V[25]     ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.740      ;
; 0.556 ; \State_Controller:Clock_Count[29] ; \State_Controller:Clock_Count[29] ; CLK          ; CLK         ; 0.000        ; 0.076      ; 0.789      ;
; 0.560 ; \State_Controller:Clock_Count[10] ; \State_Controller:Clock_Count[10] ; CLK          ; CLK         ; 0.000        ; 0.061      ; 0.778      ;
; 0.563 ; \State_Controller:Clock_Count[9]  ; \State_Controller:Clock_Count[9]  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 0.781      ;
; 0.570 ; \State_Controller:Clock_Count[6]  ; \State_Controller:Clock_Count[6]  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 0.788      ;
; 0.571 ; \State_Controller:Clock_Count[18] ; \State_Controller:Clock_Count[18] ; CLK          ; CLK         ; 0.000        ; 0.061      ; 0.789      ;
; 0.571 ; \State_Controller:Clock_Count[14] ; \State_Controller:Clock_Count[14] ; CLK          ; CLK         ; 0.000        ; 0.061      ; 0.789      ;
; 0.571 ; \State_Controller:Clock_Count[5]  ; \State_Controller:Clock_Count[5]  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 0.789      ;
; 0.572 ; \State_Controller:Clock_Count[27] ; \State_Controller:Clock_Count[27] ; CLK          ; CLK         ; 0.000        ; 0.061      ; 0.790      ;
; 0.572 ; \State_Controller:Clock_Count[12] ; \State_Controller:Clock_Count[12] ; CLK          ; CLK         ; 0.000        ; 0.061      ; 0.790      ;
; 0.573 ; \State_Controller:Clock_Count[20] ; \State_Controller:Clock_Count[20] ; CLK          ; CLK         ; 0.000        ; 0.061      ; 0.791      ;
; 0.573 ; \State_Controller:Clock_Count[17] ; \State_Controller:Clock_Count[17] ; CLK          ; CLK         ; 0.000        ; 0.061      ; 0.791      ;
; 0.575 ; \State_Controller:Clock_Count[23] ; \State_Controller:Clock_Count[23] ; CLK          ; CLK         ; 0.000        ; 0.061      ; 0.793      ;
; 0.576 ; \State_Controller:Clock_Count[31] ; \State_Controller:Clock_Count[31] ; CLK          ; CLK         ; 0.000        ; 0.076      ; 0.809      ;
; 0.589 ; \State_Controller:Clock_Count[16] ; \State_Controller:Clock_Count[16] ; CLK          ; CLK         ; 0.000        ; 0.061      ; 0.807      ;
; 0.589 ; \State_Controller:Clock_Count[3]  ; \State_Controller:Clock_Count[3]  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 0.807      ;
; 0.592 ; \Output_Controller:Data_V[5]      ; Address_V[5]~reg0                 ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.812      ;
; 0.595 ; \Output_Controller:Data_V[9]      ; Address_V[9]~reg0                 ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.814      ;
; 0.596 ; State.Data                        ; \Output_Controller:Data_V[26]     ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.815      ;
; 0.603 ; \State_Controller:Clock_Count[28] ; \State_Controller:Clock_Count[29] ; CLK          ; CLK         ; 0.000        ; 0.427      ; 1.187      ;
; 0.606 ; \State_Controller:Clock_Count[27] ; \State_Controller:Clock_Count[30] ; CLK          ; CLK         ; 0.000        ; 0.427      ; 1.190      ;
; 0.608 ; \State_Controller:Clock_Count[27] ; \State_Controller:Clock_Count[31] ; CLK          ; CLK         ; 0.000        ; 0.427      ; 1.192      ;
; 0.616 ; \Output_Controller:Data_V[4]      ; Address_V[4]~reg0                 ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.836      ;
; 0.619 ; \Output_Controller:Data_V[8]      ; Address_V[8]~reg0                 ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.838      ;
; 0.632 ; \Output_Controller:Data_V[1]      ; Address_V[1]~reg0                 ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.851      ;
; 0.651 ; \Output_Controller:Data_V[0]      ; Address_V[0]~reg0                 ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.871      ;
; 0.655 ; \Output_Controller:InReg[4]       ; DataOut[4]~reg0                   ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.874      ;
; 0.686 ; \State_Controller:Clock_Count[30] ; \State_Controller:Clock_Count[30] ; CLK          ; CLK         ; 0.000        ; 0.076      ; 0.919      ;
; 0.692 ; \State_Controller:Clock_Count[25] ; \State_Controller:Clock_Count[25] ; CLK          ; CLK         ; 0.000        ; 0.061      ; 0.910      ;
; 0.692 ; \State_Controller:Clock_Count[8]  ; \State_Controller:Clock_Count[8]  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 0.910      ;
; 0.694 ; \State_Controller:Clock_Count[28] ; \State_Controller:Clock_Count[28] ; CLK          ; CLK         ; 0.000        ; 0.061      ; 0.912      ;
; 0.697 ; \State_Controller:Clock_Count[26] ; \State_Controller:Clock_Count[26] ; CLK          ; CLK         ; 0.000        ; 0.061      ; 0.915      ;
; 0.699 ; \State_Controller:Clock_Count[2]  ; \State_Controller:Clock_Count[2]  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 0.917      ;
; 0.701 ; \State_Controller:Clock_Count[4]  ; \State_Controller:Clock_Count[4]  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 0.919      ;
; 0.705 ; \State_Controller:Clock_Count[22] ; \State_Controller:Clock_Count[22] ; CLK          ; CLK         ; 0.000        ; 0.061      ; 0.923      ;
; 0.707 ; \State_Controller:Clock_Count[24] ; \State_Controller:Clock_Count[24] ; CLK          ; CLK         ; 0.000        ; 0.061      ; 0.925      ;
; 0.707 ; \State_Controller:Clock_Count[11] ; \State_Controller:Clock_Count[11] ; CLK          ; CLK         ; 0.000        ; 0.061      ; 0.925      ;
; 0.708 ; \State_Controller:Clock_Count[7]  ; \State_Controller:Clock_Count[7]  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 0.926      ;
; 0.713 ; \State_Controller:Clock_Count[28] ; \State_Controller:Clock_Count[30] ; CLK          ; CLK         ; 0.000        ; 0.427      ; 1.297      ;
; 0.715 ; \State_Controller:Clock_Count[21] ; \State_Controller:Clock_Count[21] ; CLK          ; CLK         ; 0.000        ; 0.061      ; 0.933      ;
; 0.715 ; \State_Controller:Clock_Count[28] ; \State_Controller:Clock_Count[31] ; CLK          ; CLK         ; 0.000        ; 0.427      ; 1.299      ;
; 0.718 ; \State_Controller:Clock_Count[26] ; \State_Controller:Clock_Count[29] ; CLK          ; CLK         ; 0.000        ; 0.427      ; 1.302      ;
; 0.719 ; \State_Controller:Clock_Count[19] ; \State_Controller:Clock_Count[19] ; CLK          ; CLK         ; 0.000        ; 0.061      ; 0.937      ;
; 0.722 ; \State_Controller:Clock_Count[23] ; \State_Controller:Clock_Count[29] ; CLK          ; CLK         ; 0.000        ; 0.427      ; 1.306      ;
; 0.728 ; \State_Controller:Clock_Count[25] ; \State_Controller:Clock_Count[29] ; CLK          ; CLK         ; 0.000        ; 0.427      ; 1.312      ;
; 0.812 ; State.Data                        ; \Output_Controller:Data_V[4]      ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.042      ;
; 0.828 ; \State_Controller:Clock_Count[26] ; \State_Controller:Clock_Count[30] ; CLK          ; CLK         ; 0.000        ; 0.427      ; 1.412      ;
; 0.830 ; \State_Controller:Clock_Count[26] ; \State_Controller:Clock_Count[31] ; CLK          ; CLK         ; 0.000        ; 0.427      ; 1.414      ;
; 0.831 ; State.Data                        ; \Output_Controller:Data_V[14]     ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.050      ;
; 0.832 ; State.Data                        ; \Output_Controller:Data_V[29]     ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.051      ;
; 0.832 ; \State_Controller:Clock_Count[23] ; \State_Controller:Clock_Count[30] ; CLK          ; CLK         ; 0.000        ; 0.427      ; 1.416      ;
; 0.834 ; \State_Controller:Clock_Count[10] ; \State_Controller:Clock_Count[11] ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.052      ;
; 0.834 ; \State_Controller:Clock_Count[23] ; \State_Controller:Clock_Count[31] ; CLK          ; CLK         ; 0.000        ; 0.427      ; 1.418      ;
; 0.838 ; \State_Controller:Clock_Count[25] ; \State_Controller:Clock_Count[30] ; CLK          ; CLK         ; 0.000        ; 0.427      ; 1.422      ;
; 0.840 ; \State_Controller:Clock_Count[24] ; \State_Controller:Clock_Count[29] ; CLK          ; CLK         ; 0.000        ; 0.427      ; 1.424      ;
; 0.840 ; \State_Controller:Clock_Count[25] ; \State_Controller:Clock_Count[31] ; CLK          ; CLK         ; 0.000        ; 0.427      ; 1.424      ;
; 0.841 ; State.Data                        ; \Output_Controller:Data_V[12]     ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.060      ;
; 0.844 ; \State_Controller:Clock_Count[29] ; \State_Controller:Clock_Count[30] ; CLK          ; CLK         ; 0.000        ; 0.076      ; 1.077      ;
; 0.845 ; \State_Controller:Clock_Count[14] ; \State_Controller:Clock_Count[15] ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.063      ;
; 0.845 ; \State_Controller:Clock_Count[6]  ; \State_Controller:Clock_Count[7]  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.063      ;
; 0.845 ; \State_Controller:Clock_Count[18] ; \State_Controller:Clock_Count[19] ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.063      ;
; 0.846 ; \State_Controller:Clock_Count[12] ; \State_Controller:Clock_Count[13] ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.064      ;
; 0.846 ; \State_Controller:Clock_Count[29] ; \State_Controller:Clock_Count[31] ; CLK          ; CLK         ; 0.000        ; 0.076      ; 1.079      ;
; 0.847 ; \State_Controller:Clock_Count[20] ; \State_Controller:Clock_Count[21] ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.065      ;
; 0.850 ; \State_Controller:Clock_Count[9]  ; \State_Controller:Clock_Count[10] ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.068      ;
; 0.852 ; \State_Controller:Clock_Count[9]  ; \State_Controller:Clock_Count[11] ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.070      ;
; 0.859 ; \State_Controller:Clock_Count[5]  ; \State_Controller:Clock_Count[6]  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.077      ;
; 0.860 ; \State_Controller:Clock_Count[17] ; \State_Controller:Clock_Count[18] ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.078      ;
; 0.860 ; \State_Controller:Clock_Count[27] ; \State_Controller:Clock_Count[28] ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.078      ;
; 0.861 ; \State_Controller:Clock_Count[5]  ; \State_Controller:Clock_Count[7]  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.079      ;
; 0.862 ; \State_Controller:Clock_Count[23] ; \State_Controller:Clock_Count[24] ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.080      ;
; 0.862 ; \State_Controller:Clock_Count[17] ; \State_Controller:Clock_Count[19] ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.080      ;
; 0.863 ; \State_Controller:Clock_Count[16] ; \State_Controller:Clock_Count[17] ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.081      ;
; 0.864 ; \State_Controller:Clock_Count[23] ; \State_Controller:Clock_Count[25] ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.082      ;
; 0.870 ; WriteData~reg0                    ; WriteData~reg0                    ; CLK          ; CLK         ; 0.000        ; 0.063      ; 1.090      ;
; 0.877 ; \State_Controller:Clock_Count[3]  ; \State_Controller:Clock_Count[4]  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.095      ;
; 0.879 ; \State_Controller:Clock_Count[3]  ; \State_Controller:Clock_Count[5]  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.097      ;
; 0.911 ; \State_Controller:Clock_Count[13] ; \State_Controller:Clock_Count[13] ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.129      ;
; 0.917 ; \State_Controller:Clock_Count[15] ; \State_Controller:Clock_Count[15] ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.135      ;
; 0.929 ; \State_Controller:Clock_Count[20] ; \State_Controller:Clock_Count[29] ; CLK          ; CLK         ; 0.000        ; 0.427      ; 1.513      ;
; 0.944 ; \State_Controller:Clock_Count[10] ; \State_Controller:Clock_Count[12] ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.162      ;
; 0.946 ; \State_Controller:Clock_Count[10] ; \State_Controller:Clock_Count[13] ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.164      ;
; 0.949 ; \Output_Controller:State_Count[0] ; WriteData~reg0                    ; CLK          ; CLK         ; 0.000        ; 0.063      ; 1.169      ;
; 0.949 ; \State_Controller:Clock_Count[22] ; \State_Controller:Clock_Count[29] ; CLK          ; CLK         ; 0.000        ; 0.427      ; 1.533      ;
; 0.950 ; \State_Controller:Clock_Count[24] ; \State_Controller:Clock_Count[30] ; CLK          ; CLK         ; 0.000        ; 0.427      ; 1.534      ;
; 0.952 ; \State_Controller:Clock_Count[24] ; \State_Controller:Clock_Count[31] ; CLK          ; CLK         ; 0.000        ; 0.427      ; 1.536      ;
; 0.955 ; \State_Controller:Clock_Count[18] ; \State_Controller:Clock_Count[20] ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.173      ;
; 0.955 ; \State_Controller:Clock_Count[6]  ; \State_Controller:Clock_Count[8]  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.173      ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 181.55 MHz ; 181.55 MHz      ; CLK        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; CLK   ; -4.508 ; -391.720          ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; CLK   ; 0.312 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; CLK   ; -3.000 ; -141.000                        ;
+-------+--------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLK'                                                                                                                    ;
+--------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; -4.508 ; \State_Controller:Clock_Count[8]  ; \State_Controller:Clock_Count[28] ; CLK          ; CLK         ; 1.000        ; -0.056     ; 5.447      ;
; -4.481 ; \State_Controller:Clock_Count[24] ; \State_Controller:Clock_Count[28] ; CLK          ; CLK         ; 1.000        ; -0.054     ; 5.422      ;
; -4.478 ; \State_Controller:Clock_Count[25] ; \State_Controller:Clock_Count[28] ; CLK          ; CLK         ; 1.000        ; -0.054     ; 5.419      ;
; -4.465 ; \State_Controller:Clock_Count[26] ; \State_Controller:Clock_Count[28] ; CLK          ; CLK         ; 1.000        ; -0.054     ; 5.406      ;
; -4.454 ; \State_Controller:Clock_Count[22] ; \State_Controller:Clock_Count[28] ; CLK          ; CLK         ; 1.000        ; -0.054     ; 5.395      ;
; -4.453 ; \State_Controller:Clock_Count[30] ; \State_Controller:Clock_Count[28] ; CLK          ; CLK         ; 1.000        ; -0.380     ; 5.068      ;
; -4.439 ; \State_Controller:Clock_Count[27] ; \State_Controller:Clock_Count[28] ; CLK          ; CLK         ; 1.000        ; -0.054     ; 5.380      ;
; -4.408 ; \State_Controller:Clock_Count[8]  ; \State_Controller:Clock_Count[26] ; CLK          ; CLK         ; 1.000        ; -0.056     ; 5.347      ;
; -4.406 ; \State_Controller:Clock_Count[18] ; \State_Controller:Clock_Count[28] ; CLK          ; CLK         ; 1.000        ; -0.054     ; 5.347      ;
; -4.390 ; \State_Controller:Clock_Count[8]  ; \State_Controller:Clock_Count[27] ; CLK          ; CLK         ; 1.000        ; -0.056     ; 5.329      ;
; -4.388 ; \State_Controller:Clock_Count[23] ; \State_Controller:Clock_Count[28] ; CLK          ; CLK         ; 1.000        ; -0.054     ; 5.329      ;
; -4.382 ; \State_Controller:Clock_Count[24] ; \State_Controller:Clock_Count[27] ; CLK          ; CLK         ; 1.000        ; -0.054     ; 5.323      ;
; -4.382 ; \State_Controller:Clock_Count[21] ; \State_Controller:Clock_Count[28] ; CLK          ; CLK         ; 1.000        ; -0.054     ; 5.323      ;
; -4.381 ; \State_Controller:Clock_Count[24] ; \State_Controller:Clock_Count[26] ; CLK          ; CLK         ; 1.000        ; -0.054     ; 5.322      ;
; -4.378 ; \State_Controller:Clock_Count[25] ; \State_Controller:Clock_Count[26] ; CLK          ; CLK         ; 1.000        ; -0.054     ; 5.319      ;
; -4.377 ; \State_Controller:Clock_Count[29] ; \State_Controller:Clock_Count[28] ; CLK          ; CLK         ; 1.000        ; -0.380     ; 4.992      ;
; -4.375 ; \State_Controller:Clock_Count[25] ; \State_Controller:Clock_Count[27] ; CLK          ; CLK         ; 1.000        ; -0.054     ; 5.316      ;
; -4.365 ; \State_Controller:Clock_Count[26] ; \State_Controller:Clock_Count[26] ; CLK          ; CLK         ; 1.000        ; -0.054     ; 5.306      ;
; -4.357 ; \State_Controller:Clock_Count[26] ; \State_Controller:Clock_Count[27] ; CLK          ; CLK         ; 1.000        ; -0.054     ; 5.298      ;
; -4.354 ; \State_Controller:Clock_Count[22] ; \State_Controller:Clock_Count[26] ; CLK          ; CLK         ; 1.000        ; -0.054     ; 5.295      ;
; -4.353 ; \State_Controller:Clock_Count[30] ; \State_Controller:Clock_Count[26] ; CLK          ; CLK         ; 1.000        ; -0.380     ; 4.968      ;
; -4.344 ; \State_Controller:Clock_Count[6]  ; \State_Controller:Clock_Count[28] ; CLK          ; CLK         ; 1.000        ; -0.056     ; 5.283      ;
; -4.339 ; \State_Controller:Clock_Count[27] ; \State_Controller:Clock_Count[26] ; CLK          ; CLK         ; 1.000        ; -0.054     ; 5.280      ;
; -4.338 ; \State_Controller:Clock_Count[5]  ; \State_Controller:Clock_Count[28] ; CLK          ; CLK         ; 1.000        ; -0.056     ; 5.277      ;
; -4.336 ; \State_Controller:Clock_Count[22] ; \State_Controller:Clock_Count[27] ; CLK          ; CLK         ; 1.000        ; -0.054     ; 5.277      ;
; -4.335 ; \State_Controller:Clock_Count[30] ; \State_Controller:Clock_Count[27] ; CLK          ; CLK         ; 1.000        ; -0.380     ; 4.950      ;
; -4.330 ; \State_Controller:Clock_Count[27] ; \State_Controller:Clock_Count[27] ; CLK          ; CLK         ; 1.000        ; -0.054     ; 5.271      ;
; -4.320 ; \State_Controller:Clock_Count[16] ; \State_Controller:Clock_Count[28] ; CLK          ; CLK         ; 1.000        ; -0.054     ; 5.261      ;
; -4.308 ; \State_Controller:Clock_Count[8]  ; \State_Controller:Clock_Count[24] ; CLK          ; CLK         ; 1.000        ; -0.056     ; 5.247      ;
; -4.306 ; \State_Controller:Clock_Count[18] ; \State_Controller:Clock_Count[26] ; CLK          ; CLK         ; 1.000        ; -0.054     ; 5.247      ;
; -4.296 ; \State_Controller:Clock_Count[20] ; \State_Controller:Clock_Count[28] ; CLK          ; CLK         ; 1.000        ; -0.054     ; 5.237      ;
; -4.295 ; \State_Controller:Clock_Count[8]  ; \State_Controller:Clock_Count[30] ; CLK          ; CLK         ; 1.000        ; 0.257      ; 5.547      ;
; -4.290 ; \State_Controller:Clock_Count[8]  ; \State_Controller:Clock_Count[25] ; CLK          ; CLK         ; 1.000        ; -0.056     ; 5.229      ;
; -4.288 ; \State_Controller:Clock_Count[18] ; \State_Controller:Clock_Count[27] ; CLK          ; CLK         ; 1.000        ; -0.054     ; 5.229      ;
; -4.288 ; \State_Controller:Clock_Count[23] ; \State_Controller:Clock_Count[26] ; CLK          ; CLK         ; 1.000        ; -0.054     ; 5.229      ;
; -4.287 ; \State_Controller:Clock_Count[11] ; \State_Controller:Clock_Count[28] ; CLK          ; CLK         ; 1.000        ; -0.056     ; 5.226      ;
; -4.282 ; \State_Controller:Clock_Count[24] ; \State_Controller:Clock_Count[25] ; CLK          ; CLK         ; 1.000        ; -0.054     ; 5.223      ;
; -4.282 ; \State_Controller:Clock_Count[21] ; \State_Controller:Clock_Count[26] ; CLK          ; CLK         ; 1.000        ; -0.054     ; 5.223      ;
; -4.282 ; \State_Controller:Clock_Count[19] ; \State_Controller:Clock_Count[28] ; CLK          ; CLK         ; 1.000        ; -0.054     ; 5.223      ;
; -4.281 ; \State_Controller:Clock_Count[24] ; \State_Controller:Clock_Count[24] ; CLK          ; CLK         ; 1.000        ; -0.054     ; 5.222      ;
; -4.278 ; \State_Controller:Clock_Count[25] ; \State_Controller:Clock_Count[24] ; CLK          ; CLK         ; 1.000        ; -0.054     ; 5.219      ;
; -4.277 ; \State_Controller:Clock_Count[8]  ; \State_Controller:Clock_Count[31] ; CLK          ; CLK         ; 1.000        ; 0.257      ; 5.529      ;
; -4.277 ; \State_Controller:Clock_Count[29] ; \State_Controller:Clock_Count[26] ; CLK          ; CLK         ; 1.000        ; -0.380     ; 4.892      ;
; -4.275 ; \State_Controller:Clock_Count[25] ; \State_Controller:Clock_Count[25] ; CLK          ; CLK         ; 1.000        ; -0.054     ; 5.216      ;
; -4.272 ; \State_Controller:Clock_Count[9]  ; \State_Controller:Clock_Count[28] ; CLK          ; CLK         ; 1.000        ; -0.056     ; 5.211      ;
; -4.270 ; \State_Controller:Clock_Count[23] ; \State_Controller:Clock_Count[27] ; CLK          ; CLK         ; 1.000        ; -0.054     ; 5.211      ;
; -4.269 ; \State_Controller:Clock_Count[24] ; \State_Controller:Clock_Count[31] ; CLK          ; CLK         ; 1.000        ; 0.259      ; 5.523      ;
; -4.268 ; \State_Controller:Clock_Count[24] ; \State_Controller:Clock_Count[30] ; CLK          ; CLK         ; 1.000        ; 0.259      ; 5.522      ;
; -4.265 ; \State_Controller:Clock_Count[26] ; \State_Controller:Clock_Count[24] ; CLK          ; CLK         ; 1.000        ; -0.054     ; 5.206      ;
; -4.265 ; \State_Controller:Clock_Count[25] ; \State_Controller:Clock_Count[30] ; CLK          ; CLK         ; 1.000        ; 0.259      ; 5.519      ;
; -4.264 ; \State_Controller:Clock_Count[21] ; \State_Controller:Clock_Count[27] ; CLK          ; CLK         ; 1.000        ; -0.054     ; 5.205      ;
; -4.262 ; \State_Controller:Clock_Count[25] ; \State_Controller:Clock_Count[31] ; CLK          ; CLK         ; 1.000        ; 0.259      ; 5.516      ;
; -4.259 ; \State_Controller:Clock_Count[29] ; \State_Controller:Clock_Count[27] ; CLK          ; CLK         ; 1.000        ; -0.380     ; 4.874      ;
; -4.257 ; \State_Controller:Clock_Count[26] ; \State_Controller:Clock_Count[25] ; CLK          ; CLK         ; 1.000        ; -0.054     ; 5.198      ;
; -4.256 ; \State_Controller:Clock_Count[12] ; \State_Controller:Clock_Count[28] ; CLK          ; CLK         ; 1.000        ; -0.056     ; 5.195      ;
; -4.254 ; \State_Controller:Clock_Count[22] ; \State_Controller:Clock_Count[24] ; CLK          ; CLK         ; 1.000        ; -0.054     ; 5.195      ;
; -4.253 ; \State_Controller:Clock_Count[30] ; \State_Controller:Clock_Count[24] ; CLK          ; CLK         ; 1.000        ; -0.380     ; 4.868      ;
; -4.252 ; \State_Controller:Clock_Count[26] ; \State_Controller:Clock_Count[30] ; CLK          ; CLK         ; 1.000        ; 0.259      ; 5.506      ;
; -4.244 ; \State_Controller:Clock_Count[6]  ; \State_Controller:Clock_Count[26] ; CLK          ; CLK         ; 1.000        ; -0.056     ; 5.183      ;
; -4.244 ; \State_Controller:Clock_Count[26] ; \State_Controller:Clock_Count[31] ; CLK          ; CLK         ; 1.000        ; 0.259      ; 5.498      ;
; -4.241 ; \State_Controller:Clock_Count[22] ; \State_Controller:Clock_Count[30] ; CLK          ; CLK         ; 1.000        ; 0.259      ; 5.495      ;
; -4.240 ; \State_Controller:Clock_Count[30] ; \State_Controller:Clock_Count[30] ; CLK          ; CLK         ; 1.000        ; -0.067     ; 5.168      ;
; -4.239 ; \State_Controller:Clock_Count[27] ; \State_Controller:Clock_Count[24] ; CLK          ; CLK         ; 1.000        ; -0.054     ; 5.180      ;
; -4.238 ; \State_Controller:Clock_Count[5]  ; \State_Controller:Clock_Count[26] ; CLK          ; CLK         ; 1.000        ; -0.056     ; 5.177      ;
; -4.236 ; \State_Controller:Clock_Count[22] ; \State_Controller:Clock_Count[25] ; CLK          ; CLK         ; 1.000        ; -0.054     ; 5.177      ;
; -4.235 ; \State_Controller:Clock_Count[30] ; \State_Controller:Clock_Count[25] ; CLK          ; CLK         ; 1.000        ; -0.380     ; 4.850      ;
; -4.230 ; \State_Controller:Clock_Count[27] ; \State_Controller:Clock_Count[25] ; CLK          ; CLK         ; 1.000        ; -0.054     ; 5.171      ;
; -4.226 ; \State_Controller:Clock_Count[6]  ; \State_Controller:Clock_Count[27] ; CLK          ; CLK         ; 1.000        ; -0.056     ; 5.165      ;
; -4.226 ; \State_Controller:Clock_Count[27] ; \State_Controller:Clock_Count[30] ; CLK          ; CLK         ; 1.000        ; 0.259      ; 5.480      ;
; -4.224 ; \State_Controller:Clock_Count[28] ; \State_Controller:Clock_Count[28] ; CLK          ; CLK         ; 1.000        ; -0.054     ; 5.165      ;
; -4.223 ; \State_Controller:Clock_Count[22] ; \State_Controller:Clock_Count[31] ; CLK          ; CLK         ; 1.000        ; 0.259      ; 5.477      ;
; -4.223 ; \State_Controller:Clock_Count[14] ; \State_Controller:Clock_Count[28] ; CLK          ; CLK         ; 1.000        ; -0.056     ; 5.162      ;
; -4.222 ; \State_Controller:Clock_Count[30] ; \State_Controller:Clock_Count[31] ; CLK          ; CLK         ; 1.000        ; -0.067     ; 5.150      ;
; -4.220 ; \State_Controller:Clock_Count[5]  ; \State_Controller:Clock_Count[27] ; CLK          ; CLK         ; 1.000        ; -0.056     ; 5.159      ;
; -4.220 ; \State_Controller:Clock_Count[16] ; \State_Controller:Clock_Count[26] ; CLK          ; CLK         ; 1.000        ; -0.054     ; 5.161      ;
; -4.217 ; \State_Controller:Clock_Count[27] ; \State_Controller:Clock_Count[31] ; CLK          ; CLK         ; 1.000        ; 0.259      ; 5.471      ;
; -4.208 ; \State_Controller:Clock_Count[8]  ; \State_Controller:Clock_Count[22] ; CLK          ; CLK         ; 1.000        ; -0.056     ; 5.147      ;
; -4.206 ; \State_Controller:Clock_Count[18] ; \State_Controller:Clock_Count[24] ; CLK          ; CLK         ; 1.000        ; -0.054     ; 5.147      ;
; -4.202 ; \State_Controller:Clock_Count[16] ; \State_Controller:Clock_Count[27] ; CLK          ; CLK         ; 1.000        ; -0.054     ; 5.143      ;
; -4.196 ; \State_Controller:Clock_Count[20] ; \State_Controller:Clock_Count[26] ; CLK          ; CLK         ; 1.000        ; -0.054     ; 5.137      ;
; -4.193 ; \State_Controller:Clock_Count[2]  ; \State_Controller:Clock_Count[28] ; CLK          ; CLK         ; 1.000        ; -0.056     ; 5.132      ;
; -4.193 ; \State_Controller:Clock_Count[18] ; \State_Controller:Clock_Count[30] ; CLK          ; CLK         ; 1.000        ; 0.259      ; 5.447      ;
; -4.190 ; \State_Controller:Clock_Count[8]  ; \State_Controller:Clock_Count[23] ; CLK          ; CLK         ; 1.000        ; -0.056     ; 5.129      ;
; -4.188 ; \State_Controller:Clock_Count[18] ; \State_Controller:Clock_Count[25] ; CLK          ; CLK         ; 1.000        ; -0.054     ; 5.129      ;
; -4.188 ; \State_Controller:Clock_Count[23] ; \State_Controller:Clock_Count[24] ; CLK          ; CLK         ; 1.000        ; -0.054     ; 5.129      ;
; -4.187 ; \State_Controller:Clock_Count[11] ; \State_Controller:Clock_Count[26] ; CLK          ; CLK         ; 1.000        ; -0.056     ; 5.126      ;
; -4.182 ; \State_Controller:Clock_Count[24] ; \State_Controller:Clock_Count[23] ; CLK          ; CLK         ; 1.000        ; -0.054     ; 5.123      ;
; -4.182 ; \State_Controller:Clock_Count[21] ; \State_Controller:Clock_Count[24] ; CLK          ; CLK         ; 1.000        ; -0.054     ; 5.123      ;
; -4.182 ; \State_Controller:Clock_Count[19] ; \State_Controller:Clock_Count[26] ; CLK          ; CLK         ; 1.000        ; -0.054     ; 5.123      ;
; -4.181 ; \State_Controller:Clock_Count[24] ; \State_Controller:Clock_Count[22] ; CLK          ; CLK         ; 1.000        ; -0.054     ; 5.122      ;
; -4.178 ; \State_Controller:Clock_Count[20] ; \State_Controller:Clock_Count[27] ; CLK          ; CLK         ; 1.000        ; -0.054     ; 5.119      ;
; -4.178 ; \State_Controller:Clock_Count[25] ; \State_Controller:Clock_Count[22] ; CLK          ; CLK         ; 1.000        ; -0.054     ; 5.119      ;
; -4.177 ; \State_Controller:Clock_Count[8]  ; \State_Controller:Clock_Count[29] ; CLK          ; CLK         ; 1.000        ; 0.257      ; 5.429      ;
; -4.177 ; \State_Controller:Clock_Count[29] ; \State_Controller:Clock_Count[24] ; CLK          ; CLK         ; 1.000        ; -0.380     ; 4.792      ;
; -4.175 ; \State_Controller:Clock_Count[18] ; \State_Controller:Clock_Count[31] ; CLK          ; CLK         ; 1.000        ; 0.259      ; 5.429      ;
; -4.175 ; \State_Controller:Clock_Count[23] ; \State_Controller:Clock_Count[30] ; CLK          ; CLK         ; 1.000        ; 0.259      ; 5.429      ;
; -4.175 ; \State_Controller:Clock_Count[25] ; \State_Controller:Clock_Count[23] ; CLK          ; CLK         ; 1.000        ; -0.054     ; 5.116      ;
; -4.172 ; \State_Controller:Clock_Count[9]  ; \State_Controller:Clock_Count[26] ; CLK          ; CLK         ; 1.000        ; -0.056     ; 5.111      ;
; -4.170 ; \State_Controller:Clock_Count[23] ; \State_Controller:Clock_Count[25] ; CLK          ; CLK         ; 1.000        ; -0.054     ; 5.111      ;
; -4.169 ; \State_Controller:Clock_Count[24] ; \State_Controller:Clock_Count[29] ; CLK          ; CLK         ; 1.000        ; 0.259      ; 5.423      ;
+--------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLK'                                                                                                                    ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.312 ; Address_V[7]~reg0                 ; Address_V[7]~reg0                 ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; \Output_Controller:State_Count[2] ; \Output_Controller:State_Count[2] ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; \Output_Controller:State_Count[1] ; \Output_Controller:State_Count[1] ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; \Output_Controller:State_Count[0] ; \Output_Controller:State_Count[0] ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.511      ;
; 0.339 ; \Output_Controller:InReg[7]       ; DataOut[7]~reg0                   ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.538      ;
; 0.340 ; \Output_Controller:InReg[5]       ; DataOut[5]~reg0                   ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.539      ;
; 0.341 ; \Output_Controller:InReg[6]       ; DataOut[6]~reg0                   ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.540      ;
; 0.444 ; \State_Controller:Clock_Count[27] ; \State_Controller:Clock_Count[29] ; CLK          ; CLK         ; 0.000        ; 0.380      ; 0.968      ;
; 0.455 ; \Output_Controller:Data_V[3]      ; Address_V[3]~reg0                 ; CLK          ; CLK         ; 0.000        ; 0.056      ; 0.655      ;
; 0.456 ; \Output_Controller:Data_V[6]      ; Address_V[6]~reg0                 ; CLK          ; CLK         ; 0.000        ; 0.056      ; 0.656      ;
; 0.468 ; State.Data                        ; \Output_Controller:Data_V[24]     ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.667      ;
; 0.468 ; State.Data                        ; \Output_Controller:Data_V[27]     ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.667      ;
; 0.468 ; State.Data                        ; \Output_Controller:Data_V[25]     ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.667      ;
; 0.500 ; \State_Controller:Clock_Count[29] ; \State_Controller:Clock_Count[29] ; CLK          ; CLK         ; 0.000        ; 0.067      ; 0.711      ;
; 0.504 ; \State_Controller:Clock_Count[10] ; \State_Controller:Clock_Count[10] ; CLK          ; CLK         ; 0.000        ; 0.054      ; 0.702      ;
; 0.505 ; \State_Controller:Clock_Count[9]  ; \State_Controller:Clock_Count[9]  ; CLK          ; CLK         ; 0.000        ; 0.054      ; 0.703      ;
; 0.512 ; \State_Controller:Clock_Count[6]  ; \State_Controller:Clock_Count[6]  ; CLK          ; CLK         ; 0.000        ; 0.054      ; 0.710      ;
; 0.513 ; \State_Controller:Clock_Count[14] ; \State_Controller:Clock_Count[14] ; CLK          ; CLK         ; 0.000        ; 0.054      ; 0.711      ;
; 0.513 ; \State_Controller:Clock_Count[5]  ; \State_Controller:Clock_Count[5]  ; CLK          ; CLK         ; 0.000        ; 0.054      ; 0.711      ;
; 0.514 ; \State_Controller:Clock_Count[27] ; \State_Controller:Clock_Count[27] ; CLK          ; CLK         ; 0.000        ; 0.054      ; 0.712      ;
; 0.514 ; \State_Controller:Clock_Count[18] ; \State_Controller:Clock_Count[18] ; CLK          ; CLK         ; 0.000        ; 0.054      ; 0.712      ;
; 0.514 ; \State_Controller:Clock_Count[12] ; \State_Controller:Clock_Count[12] ; CLK          ; CLK         ; 0.000        ; 0.054      ; 0.712      ;
; 0.515 ; \State_Controller:Clock_Count[20] ; \State_Controller:Clock_Count[20] ; CLK          ; CLK         ; 0.000        ; 0.054      ; 0.713      ;
; 0.515 ; \State_Controller:Clock_Count[17] ; \State_Controller:Clock_Count[17] ; CLK          ; CLK         ; 0.000        ; 0.054      ; 0.713      ;
; 0.518 ; \State_Controller:Clock_Count[31] ; \State_Controller:Clock_Count[31] ; CLK          ; CLK         ; 0.000        ; 0.067      ; 0.729      ;
; 0.518 ; \State_Controller:Clock_Count[23] ; \State_Controller:Clock_Count[23] ; CLK          ; CLK         ; 0.000        ; 0.054      ; 0.716      ;
; 0.529 ; \State_Controller:Clock_Count[3]  ; \State_Controller:Clock_Count[3]  ; CLK          ; CLK         ; 0.000        ; 0.054      ; 0.727      ;
; 0.530 ; \State_Controller:Clock_Count[16] ; \State_Controller:Clock_Count[16] ; CLK          ; CLK         ; 0.000        ; 0.054      ; 0.728      ;
; 0.532 ; State.Data                        ; \Output_Controller:Data_V[26]     ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.731      ;
; 0.533 ; \Output_Controller:Data_V[5]      ; Address_V[5]~reg0                 ; CLK          ; CLK         ; 0.000        ; 0.056      ; 0.733      ;
; 0.533 ; \State_Controller:Clock_Count[27] ; \State_Controller:Clock_Count[30] ; CLK          ; CLK         ; 0.000        ; 0.380      ; 1.057      ;
; 0.538 ; \Output_Controller:Data_V[9]      ; Address_V[9]~reg0                 ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.737      ;
; 0.540 ; \State_Controller:Clock_Count[27] ; \State_Controller:Clock_Count[31] ; CLK          ; CLK         ; 0.000        ; 0.380      ; 1.064      ;
; 0.550 ; \State_Controller:Clock_Count[28] ; \State_Controller:Clock_Count[29] ; CLK          ; CLK         ; 0.000        ; 0.380      ; 1.074      ;
; 0.552 ; \Output_Controller:Data_V[4]      ; Address_V[4]~reg0                 ; CLK          ; CLK         ; 0.000        ; 0.056      ; 0.752      ;
; 0.555 ; \Output_Controller:Data_V[8]      ; Address_V[8]~reg0                 ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.754      ;
; 0.568 ; \Output_Controller:Data_V[1]      ; Address_V[1]~reg0                 ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.767      ;
; 0.595 ; \Output_Controller:Data_V[0]      ; Address_V[0]~reg0                 ; CLK          ; CLK         ; 0.000        ; 0.056      ; 0.795      ;
; 0.598 ; \Output_Controller:InReg[4]       ; DataOut[4]~reg0                   ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.797      ;
; 0.624 ; \State_Controller:Clock_Count[30] ; \State_Controller:Clock_Count[30] ; CLK          ; CLK         ; 0.000        ; 0.067      ; 0.835      ;
; 0.631 ; \State_Controller:Clock_Count[8]  ; \State_Controller:Clock_Count[8]  ; CLK          ; CLK         ; 0.000        ; 0.054      ; 0.829      ;
; 0.632 ; \State_Controller:Clock_Count[28] ; \State_Controller:Clock_Count[28] ; CLK          ; CLK         ; 0.000        ; 0.054      ; 0.830      ;
; 0.634 ; \State_Controller:Clock_Count[26] ; \State_Controller:Clock_Count[26] ; CLK          ; CLK         ; 0.000        ; 0.054      ; 0.832      ;
; 0.635 ; \State_Controller:Clock_Count[25] ; \State_Controller:Clock_Count[25] ; CLK          ; CLK         ; 0.000        ; 0.054      ; 0.833      ;
; 0.637 ; \State_Controller:Clock_Count[28] ; \State_Controller:Clock_Count[30] ; CLK          ; CLK         ; 0.000        ; 0.380      ; 1.161      ;
; 0.640 ; \State_Controller:Clock_Count[2]  ; \State_Controller:Clock_Count[2]  ; CLK          ; CLK         ; 0.000        ; 0.054      ; 0.838      ;
; 0.640 ; \State_Controller:Clock_Count[23] ; \State_Controller:Clock_Count[29] ; CLK          ; CLK         ; 0.000        ; 0.380      ; 1.164      ;
; 0.641 ; \State_Controller:Clock_Count[11] ; \State_Controller:Clock_Count[11] ; CLK          ; CLK         ; 0.000        ; 0.054      ; 0.839      ;
; 0.643 ; \State_Controller:Clock_Count[4]  ; \State_Controller:Clock_Count[4]  ; CLK          ; CLK         ; 0.000        ; 0.054      ; 0.841      ;
; 0.646 ; \State_Controller:Clock_Count[24] ; \State_Controller:Clock_Count[24] ; CLK          ; CLK         ; 0.000        ; 0.054      ; 0.844      ;
; 0.646 ; \State_Controller:Clock_Count[7]  ; \State_Controller:Clock_Count[7]  ; CLK          ; CLK         ; 0.000        ; 0.054      ; 0.844      ;
; 0.646 ; \State_Controller:Clock_Count[28] ; \State_Controller:Clock_Count[31] ; CLK          ; CLK         ; 0.000        ; 0.380      ; 1.170      ;
; 0.647 ; \State_Controller:Clock_Count[22] ; \State_Controller:Clock_Count[22] ; CLK          ; CLK         ; 0.000        ; 0.054      ; 0.845      ;
; 0.648 ; \State_Controller:Clock_Count[26] ; \State_Controller:Clock_Count[29] ; CLK          ; CLK         ; 0.000        ; 0.380      ; 1.172      ;
; 0.653 ; \State_Controller:Clock_Count[21] ; \State_Controller:Clock_Count[21] ; CLK          ; CLK         ; 0.000        ; 0.054      ; 0.851      ;
; 0.656 ; \State_Controller:Clock_Count[19] ; \State_Controller:Clock_Count[19] ; CLK          ; CLK         ; 0.000        ; 0.054      ; 0.854      ;
; 0.661 ; \State_Controller:Clock_Count[25] ; \State_Controller:Clock_Count[29] ; CLK          ; CLK         ; 0.000        ; 0.380      ; 1.185      ;
; 0.729 ; \State_Controller:Clock_Count[23] ; \State_Controller:Clock_Count[30] ; CLK          ; CLK         ; 0.000        ; 0.380      ; 1.253      ;
; 0.736 ; \State_Controller:Clock_Count[23] ; \State_Controller:Clock_Count[31] ; CLK          ; CLK         ; 0.000        ; 0.380      ; 1.260      ;
; 0.737 ; \State_Controller:Clock_Count[26] ; \State_Controller:Clock_Count[30] ; CLK          ; CLK         ; 0.000        ; 0.380      ; 1.261      ;
; 0.743 ; State.Data                        ; \Output_Controller:Data_V[4]      ; CLK          ; CLK         ; 0.000        ; 0.065      ; 0.952      ;
; 0.744 ; \State_Controller:Clock_Count[26] ; \State_Controller:Clock_Count[31] ; CLK          ; CLK         ; 0.000        ; 0.380      ; 1.268      ;
; 0.749 ; \State_Controller:Clock_Count[29] ; \State_Controller:Clock_Count[30] ; CLK          ; CLK         ; 0.000        ; 0.067      ; 0.960      ;
; 0.749 ; \State_Controller:Clock_Count[10] ; \State_Controller:Clock_Count[11] ; CLK          ; CLK         ; 0.000        ; 0.054      ; 0.947      ;
; 0.750 ; \State_Controller:Clock_Count[25] ; \State_Controller:Clock_Count[30] ; CLK          ; CLK         ; 0.000        ; 0.380      ; 1.274      ;
; 0.754 ; \State_Controller:Clock_Count[9]  ; \State_Controller:Clock_Count[10] ; CLK          ; CLK         ; 0.000        ; 0.054      ; 0.952      ;
; 0.756 ; \State_Controller:Clock_Count[29] ; \State_Controller:Clock_Count[31] ; CLK          ; CLK         ; 0.000        ; 0.067      ; 0.967      ;
; 0.756 ; \State_Controller:Clock_Count[24] ; \State_Controller:Clock_Count[29] ; CLK          ; CLK         ; 0.000        ; 0.380      ; 1.280      ;
; 0.756 ; \State_Controller:Clock_Count[6]  ; \State_Controller:Clock_Count[7]  ; CLK          ; CLK         ; 0.000        ; 0.054      ; 0.954      ;
; 0.757 ; \State_Controller:Clock_Count[25] ; \State_Controller:Clock_Count[31] ; CLK          ; CLK         ; 0.000        ; 0.380      ; 1.281      ;
; 0.758 ; \State_Controller:Clock_Count[14] ; \State_Controller:Clock_Count[15] ; CLK          ; CLK         ; 0.000        ; 0.054      ; 0.956      ;
; 0.759 ; \State_Controller:Clock_Count[12] ; \State_Controller:Clock_Count[13] ; CLK          ; CLK         ; 0.000        ; 0.054      ; 0.957      ;
; 0.759 ; \State_Controller:Clock_Count[18] ; \State_Controller:Clock_Count[19] ; CLK          ; CLK         ; 0.000        ; 0.054      ; 0.957      ;
; 0.760 ; \State_Controller:Clock_Count[20] ; \State_Controller:Clock_Count[21] ; CLK          ; CLK         ; 0.000        ; 0.054      ; 0.958      ;
; 0.761 ; State.Data                        ; \Output_Controller:Data_V[14]     ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.960      ;
; 0.761 ; \State_Controller:Clock_Count[9]  ; \State_Controller:Clock_Count[11] ; CLK          ; CLK         ; 0.000        ; 0.054      ; 0.959      ;
; 0.762 ; State.Data                        ; \Output_Controller:Data_V[29]     ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.961      ;
; 0.762 ; \State_Controller:Clock_Count[5]  ; \State_Controller:Clock_Count[6]  ; CLK          ; CLK         ; 0.000        ; 0.054      ; 0.960      ;
; 0.763 ; \State_Controller:Clock_Count[27] ; \State_Controller:Clock_Count[28] ; CLK          ; CLK         ; 0.000        ; 0.054      ; 0.961      ;
; 0.764 ; \State_Controller:Clock_Count[17] ; \State_Controller:Clock_Count[18] ; CLK          ; CLK         ; 0.000        ; 0.054      ; 0.962      ;
; 0.767 ; \State_Controller:Clock_Count[23] ; \State_Controller:Clock_Count[24] ; CLK          ; CLK         ; 0.000        ; 0.054      ; 0.965      ;
; 0.769 ; State.Data                        ; \Output_Controller:Data_V[12]     ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.968      ;
; 0.769 ; \State_Controller:Clock_Count[5]  ; \State_Controller:Clock_Count[7]  ; CLK          ; CLK         ; 0.000        ; 0.054      ; 0.967      ;
; 0.771 ; \State_Controller:Clock_Count[17] ; \State_Controller:Clock_Count[19] ; CLK          ; CLK         ; 0.000        ; 0.054      ; 0.969      ;
; 0.774 ; \State_Controller:Clock_Count[23] ; \State_Controller:Clock_Count[25] ; CLK          ; CLK         ; 0.000        ; 0.054      ; 0.972      ;
; 0.775 ; \State_Controller:Clock_Count[16] ; \State_Controller:Clock_Count[17] ; CLK          ; CLK         ; 0.000        ; 0.054      ; 0.973      ;
; 0.778 ; \State_Controller:Clock_Count[3]  ; \State_Controller:Clock_Count[4]  ; CLK          ; CLK         ; 0.000        ; 0.054      ; 0.976      ;
; 0.785 ; \State_Controller:Clock_Count[3]  ; \State_Controller:Clock_Count[5]  ; CLK          ; CLK         ; 0.000        ; 0.054      ; 0.983      ;
; 0.786 ; WriteData~reg0                    ; WriteData~reg0                    ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.985      ;
; 0.818 ; \State_Controller:Clock_Count[20] ; \State_Controller:Clock_Count[29] ; CLK          ; CLK         ; 0.000        ; 0.380      ; 1.342      ;
; 0.834 ; \State_Controller:Clock_Count[13] ; \State_Controller:Clock_Count[13] ; CLK          ; CLK         ; 0.000        ; 0.054      ; 1.032      ;
; 0.838 ; \State_Controller:Clock_Count[10] ; \State_Controller:Clock_Count[12] ; CLK          ; CLK         ; 0.000        ; 0.054      ; 1.036      ;
; 0.838 ; \State_Controller:Clock_Count[24] ; \State_Controller:Clock_Count[30] ; CLK          ; CLK         ; 0.000        ; 0.380      ; 1.362      ;
; 0.844 ; \State_Controller:Clock_Count[15] ; \State_Controller:Clock_Count[15] ; CLK          ; CLK         ; 0.000        ; 0.054      ; 1.042      ;
; 0.845 ; \State_Controller:Clock_Count[6]  ; \State_Controller:Clock_Count[8]  ; CLK          ; CLK         ; 0.000        ; 0.054      ; 1.043      ;
; 0.845 ; \State_Controller:Clock_Count[10] ; \State_Controller:Clock_Count[13] ; CLK          ; CLK         ; 0.000        ; 0.054      ; 1.043      ;
; 0.848 ; \State_Controller:Clock_Count[12] ; \State_Controller:Clock_Count[14] ; CLK          ; CLK         ; 0.000        ; 0.054      ; 1.046      ;
; 0.848 ; \State_Controller:Clock_Count[18] ; \State_Controller:Clock_Count[20] ; CLK          ; CLK         ; 0.000        ; 0.054      ; 1.046      ;
; 0.849 ; \State_Controller:Clock_Count[14] ; \State_Controller:Clock_Count[16] ; CLK          ; CLK         ; 0.000        ; 0.052      ; 1.045      ;
; 0.849 ; \State_Controller:Clock_Count[20] ; \State_Controller:Clock_Count[22] ; CLK          ; CLK         ; 0.000        ; 0.054      ; 1.047      ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
The design MTBF is not calculated because there are no specified synchronizers in the design.
Number of Synchronizer Chains Found: 4
Shortest Synchronizer Chain: 2 Registers
Fraction of Chains for which MTBFs Could Not be Calculated: 1.000
Worst Case Available Settling Time: 0.081 ns




+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; CLK   ; -2.489 ; -193.355          ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; CLK   ; 0.186 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; CLK   ; -3.000 ; -149.012                        ;
+-------+--------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLK'                                                                                                                    ;
+--------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; -2.489 ; \State_Controller:Clock_Count[30] ; \State_Controller:Clock_Count[28] ; CLK          ; CLK         ; 1.000        ; -0.233     ; 3.243      ;
; -2.461 ; \State_Controller:Clock_Count[25] ; \State_Controller:Clock_Count[28] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 3.412      ;
; -2.458 ; \State_Controller:Clock_Count[24] ; \State_Controller:Clock_Count[28] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 3.409      ;
; -2.448 ; \State_Controller:Clock_Count[8]  ; \State_Controller:Clock_Count[28] ; CLK          ; CLK         ; 1.000        ; -0.038     ; 3.397      ;
; -2.444 ; \State_Controller:Clock_Count[26] ; \State_Controller:Clock_Count[28] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 3.395      ;
; -2.440 ; \State_Controller:Clock_Count[22] ; \State_Controller:Clock_Count[28] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 3.391      ;
; -2.436 ; \State_Controller:Clock_Count[27] ; \State_Controller:Clock_Count[28] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 3.387      ;
; -2.425 ; \State_Controller:Clock_Count[30] ; \State_Controller:Clock_Count[27] ; CLK          ; CLK         ; 1.000        ; -0.233     ; 3.179      ;
; -2.421 ; \State_Controller:Clock_Count[30] ; \State_Controller:Clock_Count[26] ; CLK          ; CLK         ; 1.000        ; -0.233     ; 3.175      ;
; -2.403 ; \State_Controller:Clock_Count[29] ; \State_Controller:Clock_Count[28] ; CLK          ; CLK         ; 1.000        ; -0.233     ; 3.157      ;
; -2.402 ; \State_Controller:Clock_Count[18] ; \State_Controller:Clock_Count[28] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 3.353      ;
; -2.399 ; \State_Controller:Clock_Count[23] ; \State_Controller:Clock_Count[28] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 3.350      ;
; -2.397 ; \State_Controller:Clock_Count[25] ; \State_Controller:Clock_Count[27] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 3.348      ;
; -2.394 ; \State_Controller:Clock_Count[24] ; \State_Controller:Clock_Count[27] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 3.345      ;
; -2.393 ; \State_Controller:Clock_Count[21] ; \State_Controller:Clock_Count[28] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 3.344      ;
; -2.393 ; \State_Controller:Clock_Count[25] ; \State_Controller:Clock_Count[26] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 3.344      ;
; -2.390 ; \State_Controller:Clock_Count[24] ; \State_Controller:Clock_Count[26] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 3.341      ;
; -2.384 ; \State_Controller:Clock_Count[8]  ; \State_Controller:Clock_Count[27] ; CLK          ; CLK         ; 1.000        ; -0.038     ; 3.333      ;
; -2.380 ; \State_Controller:Clock_Count[8]  ; \State_Controller:Clock_Count[26] ; CLK          ; CLK         ; 1.000        ; -0.038     ; 3.329      ;
; -2.380 ; \State_Controller:Clock_Count[26] ; \State_Controller:Clock_Count[27] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 3.331      ;
; -2.376 ; \State_Controller:Clock_Count[22] ; \State_Controller:Clock_Count[27] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 3.327      ;
; -2.376 ; \State_Controller:Clock_Count[26] ; \State_Controller:Clock_Count[26] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 3.327      ;
; -2.372 ; \State_Controller:Clock_Count[30] ; \State_Controller:Clock_Count[31] ; CLK          ; CLK         ; 1.000        ; -0.044     ; 3.315      ;
; -2.372 ; \State_Controller:Clock_Count[27] ; \State_Controller:Clock_Count[27] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 3.323      ;
; -2.372 ; \State_Controller:Clock_Count[22] ; \State_Controller:Clock_Count[26] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 3.323      ;
; -2.368 ; \State_Controller:Clock_Count[30] ; \State_Controller:Clock_Count[30] ; CLK          ; CLK         ; 1.000        ; -0.044     ; 3.311      ;
; -2.368 ; \State_Controller:Clock_Count[27] ; \State_Controller:Clock_Count[26] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 3.319      ;
; -2.357 ; \State_Controller:Clock_Count[30] ; \State_Controller:Clock_Count[25] ; CLK          ; CLK         ; 1.000        ; -0.233     ; 3.111      ;
; -2.353 ; \State_Controller:Clock_Count[30] ; \State_Controller:Clock_Count[24] ; CLK          ; CLK         ; 1.000        ; -0.233     ; 3.107      ;
; -2.346 ; \State_Controller:Clock_Count[20] ; \State_Controller:Clock_Count[28] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 3.297      ;
; -2.344 ; \State_Controller:Clock_Count[25] ; \State_Controller:Clock_Count[31] ; CLK          ; CLK         ; 1.000        ; 0.153      ; 3.484      ;
; -2.341 ; \State_Controller:Clock_Count[24] ; \State_Controller:Clock_Count[31] ; CLK          ; CLK         ; 1.000        ; 0.153      ; 3.481      ;
; -2.340 ; \State_Controller:Clock_Count[25] ; \State_Controller:Clock_Count[30] ; CLK          ; CLK         ; 1.000        ; 0.153      ; 3.480      ;
; -2.339 ; \State_Controller:Clock_Count[29] ; \State_Controller:Clock_Count[27] ; CLK          ; CLK         ; 1.000        ; -0.233     ; 3.093      ;
; -2.338 ; \State_Controller:Clock_Count[18] ; \State_Controller:Clock_Count[27] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 3.289      ;
; -2.337 ; \State_Controller:Clock_Count[24] ; \State_Controller:Clock_Count[30] ; CLK          ; CLK         ; 1.000        ; 0.153      ; 3.477      ;
; -2.336 ; \State_Controller:Clock_Count[6]  ; \State_Controller:Clock_Count[28] ; CLK          ; CLK         ; 1.000        ; -0.038     ; 3.285      ;
; -2.335 ; \State_Controller:Clock_Count[29] ; \State_Controller:Clock_Count[26] ; CLK          ; CLK         ; 1.000        ; -0.233     ; 3.089      ;
; -2.335 ; \State_Controller:Clock_Count[23] ; \State_Controller:Clock_Count[27] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 3.286      ;
; -2.334 ; \State_Controller:Clock_Count[18] ; \State_Controller:Clock_Count[26] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 3.285      ;
; -2.331 ; \State_Controller:Clock_Count[8]  ; \State_Controller:Clock_Count[31] ; CLK          ; CLK         ; 1.000        ; 0.151      ; 3.469      ;
; -2.331 ; \State_Controller:Clock_Count[23] ; \State_Controller:Clock_Count[26] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 3.282      ;
; -2.329 ; \State_Controller:Clock_Count[21] ; \State_Controller:Clock_Count[27] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 3.280      ;
; -2.329 ; \State_Controller:Clock_Count[25] ; \State_Controller:Clock_Count[25] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 3.280      ;
; -2.328 ; \State_Controller:Clock_Count[16] ; \State_Controller:Clock_Count[28] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 3.279      ;
; -2.327 ; \State_Controller:Clock_Count[5]  ; \State_Controller:Clock_Count[28] ; CLK          ; CLK         ; 1.000        ; -0.038     ; 3.276      ;
; -2.327 ; \State_Controller:Clock_Count[8]  ; \State_Controller:Clock_Count[30] ; CLK          ; CLK         ; 1.000        ; 0.151      ; 3.465      ;
; -2.327 ; \State_Controller:Clock_Count[26] ; \State_Controller:Clock_Count[31] ; CLK          ; CLK         ; 1.000        ; 0.153      ; 3.467      ;
; -2.326 ; \State_Controller:Clock_Count[24] ; \State_Controller:Clock_Count[25] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 3.277      ;
; -2.325 ; \State_Controller:Clock_Count[21] ; \State_Controller:Clock_Count[26] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 3.276      ;
; -2.325 ; \State_Controller:Clock_Count[25] ; \State_Controller:Clock_Count[24] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 3.276      ;
; -2.324 ; \State_Controller:Clock_Count[28] ; \State_Controller:Clock_Count[28] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 3.275      ;
; -2.323 ; \State_Controller:Clock_Count[22] ; \State_Controller:Clock_Count[31] ; CLK          ; CLK         ; 1.000        ; 0.153      ; 3.463      ;
; -2.323 ; \State_Controller:Clock_Count[26] ; \State_Controller:Clock_Count[30] ; CLK          ; CLK         ; 1.000        ; 0.153      ; 3.463      ;
; -2.323 ; \State_Controller:Clock_Count[19] ; \State_Controller:Clock_Count[28] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 3.274      ;
; -2.322 ; \State_Controller:Clock_Count[24] ; \State_Controller:Clock_Count[24] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 3.273      ;
; -2.319 ; \State_Controller:Clock_Count[27] ; \State_Controller:Clock_Count[31] ; CLK          ; CLK         ; 1.000        ; 0.153      ; 3.459      ;
; -2.319 ; \State_Controller:Clock_Count[22] ; \State_Controller:Clock_Count[30] ; CLK          ; CLK         ; 1.000        ; 0.153      ; 3.459      ;
; -2.317 ; \State_Controller:Clock_Count[14] ; \State_Controller:Clock_Count[28] ; CLK          ; CLK         ; 1.000        ; -0.038     ; 3.266      ;
; -2.316 ; \State_Controller:Clock_Count[8]  ; \State_Controller:Clock_Count[25] ; CLK          ; CLK         ; 1.000        ; -0.038     ; 3.265      ;
; -2.315 ; \State_Controller:Clock_Count[27] ; \State_Controller:Clock_Count[30] ; CLK          ; CLK         ; 1.000        ; 0.153      ; 3.455      ;
; -2.312 ; \State_Controller:Clock_Count[8]  ; \State_Controller:Clock_Count[24] ; CLK          ; CLK         ; 1.000        ; -0.038     ; 3.261      ;
; -2.312 ; \State_Controller:Clock_Count[26] ; \State_Controller:Clock_Count[25] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 3.263      ;
; -2.308 ; \State_Controller:Clock_Count[22] ; \State_Controller:Clock_Count[25] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 3.259      ;
; -2.308 ; \State_Controller:Clock_Count[26] ; \State_Controller:Clock_Count[24] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 3.259      ;
; -2.304 ; \State_Controller:Clock_Count[30] ; \State_Controller:Clock_Count[29] ; CLK          ; CLK         ; 1.000        ; -0.044     ; 3.247      ;
; -2.304 ; \State_Controller:Clock_Count[27] ; \State_Controller:Clock_Count[25] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 3.255      ;
; -2.304 ; \State_Controller:Clock_Count[22] ; \State_Controller:Clock_Count[24] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 3.255      ;
; -2.300 ; \State_Controller:Clock_Count[27] ; \State_Controller:Clock_Count[24] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 3.251      ;
; -2.289 ; \State_Controller:Clock_Count[30] ; \State_Controller:Clock_Count[23] ; CLK          ; CLK         ; 1.000        ; -0.233     ; 3.043      ;
; -2.286 ; \State_Controller:Clock_Count[29] ; \State_Controller:Clock_Count[31] ; CLK          ; CLK         ; 1.000        ; -0.044     ; 3.229      ;
; -2.285 ; \State_Controller:Clock_Count[30] ; \State_Controller:Clock_Count[22] ; CLK          ; CLK         ; 1.000        ; -0.233     ; 3.039      ;
; -2.285 ; \State_Controller:Clock_Count[18] ; \State_Controller:Clock_Count[31] ; CLK          ; CLK         ; 1.000        ; 0.153      ; 3.425      ;
; -2.283 ; \State_Controller:Clock_Count[2]  ; \State_Controller:Clock_Count[28] ; CLK          ; CLK         ; 1.000        ; -0.038     ; 3.232      ;
; -2.283 ; \State_Controller:Clock_Count[16] ; \State_Controller:Clock_Count[27] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 3.234      ;
; -2.282 ; \State_Controller:Clock_Count[11] ; \State_Controller:Clock_Count[28] ; CLK          ; CLK         ; 1.000        ; -0.038     ; 3.231      ;
; -2.282 ; \State_Controller:Clock_Count[20] ; \State_Controller:Clock_Count[27] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 3.233      ;
; -2.282 ; \State_Controller:Clock_Count[29] ; \State_Controller:Clock_Count[30] ; CLK          ; CLK         ; 1.000        ; -0.044     ; 3.225      ;
; -2.282 ; \State_Controller:Clock_Count[23] ; \State_Controller:Clock_Count[31] ; CLK          ; CLK         ; 1.000        ; 0.153      ; 3.422      ;
; -2.281 ; \State_Controller:Clock_Count[18] ; \State_Controller:Clock_Count[30] ; CLK          ; CLK         ; 1.000        ; 0.153      ; 3.421      ;
; -2.278 ; \State_Controller:Clock_Count[20] ; \State_Controller:Clock_Count[26] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 3.229      ;
; -2.278 ; \State_Controller:Clock_Count[23] ; \State_Controller:Clock_Count[30] ; CLK          ; CLK         ; 1.000        ; 0.153      ; 3.418      ;
; -2.276 ; \State_Controller:Clock_Count[21] ; \State_Controller:Clock_Count[31] ; CLK          ; CLK         ; 1.000        ; 0.153      ; 3.416      ;
; -2.276 ; \State_Controller:Clock_Count[25] ; \State_Controller:Clock_Count[29] ; CLK          ; CLK         ; 1.000        ; 0.153      ; 3.416      ;
; -2.273 ; \State_Controller:Clock_Count[24] ; \State_Controller:Clock_Count[29] ; CLK          ; CLK         ; 1.000        ; 0.153      ; 3.413      ;
; -2.272 ; \State_Controller:Clock_Count[6]  ; \State_Controller:Clock_Count[27] ; CLK          ; CLK         ; 1.000        ; -0.038     ; 3.221      ;
; -2.272 ; \State_Controller:Clock_Count[21] ; \State_Controller:Clock_Count[30] ; CLK          ; CLK         ; 1.000        ; 0.153      ; 3.412      ;
; -2.271 ; \State_Controller:Clock_Count[29] ; \State_Controller:Clock_Count[25] ; CLK          ; CLK         ; 1.000        ; -0.233     ; 3.025      ;
; -2.270 ; \State_Controller:Clock_Count[18] ; \State_Controller:Clock_Count[25] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 3.221      ;
; -2.270 ; \State_Controller:Clock_Count[9]  ; \State_Controller:Clock_Count[28] ; CLK          ; CLK         ; 1.000        ; -0.038     ; 3.219      ;
; -2.268 ; \State_Controller:Clock_Count[6]  ; \State_Controller:Clock_Count[26] ; CLK          ; CLK         ; 1.000        ; -0.038     ; 3.217      ;
; -2.267 ; \State_Controller:Clock_Count[29] ; \State_Controller:Clock_Count[24] ; CLK          ; CLK         ; 1.000        ; -0.233     ; 3.021      ;
; -2.267 ; \State_Controller:Clock_Count[23] ; \State_Controller:Clock_Count[25] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 3.218      ;
; -2.266 ; \State_Controller:Clock_Count[18] ; \State_Controller:Clock_Count[24] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 3.217      ;
; -2.263 ; \State_Controller:Clock_Count[5]  ; \State_Controller:Clock_Count[27] ; CLK          ; CLK         ; 1.000        ; -0.038     ; 3.212      ;
; -2.263 ; \State_Controller:Clock_Count[8]  ; \State_Controller:Clock_Count[29] ; CLK          ; CLK         ; 1.000        ; 0.151      ; 3.401      ;
; -2.263 ; \State_Controller:Clock_Count[23] ; \State_Controller:Clock_Count[24] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 3.214      ;
; -2.261 ; \State_Controller:Clock_Count[21] ; \State_Controller:Clock_Count[25] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 3.212      ;
; -2.261 ; \State_Controller:Clock_Count[25] ; \State_Controller:Clock_Count[23] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 3.212      ;
; -2.260 ; \State_Controller:Clock_Count[16] ; \State_Controller:Clock_Count[26] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 3.211      ;
+--------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLK'                                                                                                                    ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.186 ; Address_V[7]~reg0                 ; Address_V[7]~reg0                 ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; \Output_Controller:State_Count[0] ; \Output_Controller:State_Count[0] ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; \Output_Controller:State_Count[2] ; \Output_Controller:State_Count[2] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; \Output_Controller:State_Count[1] ; \Output_Controller:State_Count[1] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.193 ; \Output_Controller:InReg[5]       ; DataOut[5]~reg0                   ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.314      ;
; 0.194 ; \Output_Controller:InReg[7]       ; DataOut[7]~reg0                   ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.315      ;
; 0.195 ; \Output_Controller:InReg[6]       ; DataOut[6]~reg0                   ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.316      ;
; 0.269 ; \Output_Controller:Data_V[6]      ; Address_V[6]~reg0                 ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.389      ;
; 0.269 ; \Output_Controller:Data_V[3]      ; Address_V[3]~reg0                 ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.389      ;
; 0.270 ; \State_Controller:Clock_Count[27] ; \State_Controller:Clock_Count[29] ; CLK          ; CLK         ; 0.000        ; 0.233      ; 0.587      ;
; 0.279 ; State.Data                        ; \Output_Controller:Data_V[25]     ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.399      ;
; 0.281 ; State.Data                        ; \Output_Controller:Data_V[24]     ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.401      ;
; 0.281 ; State.Data                        ; \Output_Controller:Data_V[27]     ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.401      ;
; 0.298 ; \State_Controller:Clock_Count[10] ; \State_Controller:Clock_Count[10] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.418      ;
; 0.298 ; \State_Controller:Clock_Count[29] ; \State_Controller:Clock_Count[29] ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.426      ;
; 0.300 ; \State_Controller:Clock_Count[9]  ; \State_Controller:Clock_Count[9]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.420      ;
; 0.304 ; \State_Controller:Clock_Count[6]  ; \State_Controller:Clock_Count[6]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.424      ;
; 0.305 ; \State_Controller:Clock_Count[14] ; \State_Controller:Clock_Count[14] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; \State_Controller:Clock_Count[5]  ; \State_Controller:Clock_Count[5]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.425      ;
; 0.306 ; \State_Controller:Clock_Count[27] ; \State_Controller:Clock_Count[27] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; \State_Controller:Clock_Count[20] ; \State_Controller:Clock_Count[20] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; \State_Controller:Clock_Count[18] ; \State_Controller:Clock_Count[18] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; \State_Controller:Clock_Count[17] ; \State_Controller:Clock_Count[17] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; \State_Controller:Clock_Count[12] ; \State_Controller:Clock_Count[12] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.426      ;
; 0.307 ; \State_Controller:Clock_Count[23] ; \State_Controller:Clock_Count[23] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.427      ;
; 0.309 ; \State_Controller:Clock_Count[31] ; \State_Controller:Clock_Count[31] ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.437      ;
; 0.316 ; \State_Controller:Clock_Count[16] ; \State_Controller:Clock_Count[16] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.436      ;
; 0.317 ; \State_Controller:Clock_Count[3]  ; \State_Controller:Clock_Count[3]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.437      ;
; 0.317 ; \State_Controller:Clock_Count[28] ; \State_Controller:Clock_Count[29] ; CLK          ; CLK         ; 0.000        ; 0.233      ; 0.634      ;
; 0.318 ; \Output_Controller:Data_V[5]      ; Address_V[5]~reg0                 ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.438      ;
; 0.319 ; \Output_Controller:Data_V[9]      ; Address_V[9]~reg0                 ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.440      ;
; 0.320 ; State.Data                        ; \Output_Controller:Data_V[26]     ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.440      ;
; 0.331 ; \Output_Controller:Data_V[8]      ; Address_V[8]~reg0                 ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.452      ;
; 0.333 ; \State_Controller:Clock_Count[27] ; \State_Controller:Clock_Count[30] ; CLK          ; CLK         ; 0.000        ; 0.233      ; 0.650      ;
; 0.334 ; \Output_Controller:Data_V[4]      ; Address_V[4]~reg0                 ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.454      ;
; 0.335 ; \Output_Controller:InReg[4]       ; DataOut[4]~reg0                   ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.456      ;
; 0.336 ; \State_Controller:Clock_Count[27] ; \State_Controller:Clock_Count[31] ; CLK          ; CLK         ; 0.000        ; 0.233      ; 0.653      ;
; 0.340 ; \Output_Controller:Data_V[0]      ; Address_V[0]~reg0                 ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.460      ;
; 0.340 ; \Output_Controller:Data_V[1]      ; Address_V[1]~reg0                 ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.461      ;
; 0.361 ; \State_Controller:Clock_Count[30] ; \State_Controller:Clock_Count[30] ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.489      ;
; 0.364 ; \State_Controller:Clock_Count[8]  ; \State_Controller:Clock_Count[8]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.484      ;
; 0.365 ; \State_Controller:Clock_Count[28] ; \State_Controller:Clock_Count[28] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.485      ;
; 0.366 ; \State_Controller:Clock_Count[25] ; \State_Controller:Clock_Count[25] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.486      ;
; 0.368 ; \State_Controller:Clock_Count[26] ; \State_Controller:Clock_Count[26] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.488      ;
; 0.369 ; \State_Controller:Clock_Count[2]  ; \State_Controller:Clock_Count[2]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.489      ;
; 0.370 ; \State_Controller:Clock_Count[4]  ; \State_Controller:Clock_Count[4]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.490      ;
; 0.373 ; \State_Controller:Clock_Count[24] ; \State_Controller:Clock_Count[24] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.493      ;
; 0.373 ; \State_Controller:Clock_Count[22] ; \State_Controller:Clock_Count[22] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.493      ;
; 0.373 ; \State_Controller:Clock_Count[7]  ; \State_Controller:Clock_Count[7]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.493      ;
; 0.374 ; \State_Controller:Clock_Count[11] ; \State_Controller:Clock_Count[11] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.494      ;
; 0.377 ; \State_Controller:Clock_Count[21] ; \State_Controller:Clock_Count[21] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.497      ;
; 0.379 ; \State_Controller:Clock_Count[19] ; \State_Controller:Clock_Count[19] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.499      ;
; 0.380 ; \State_Controller:Clock_Count[28] ; \State_Controller:Clock_Count[30] ; CLK          ; CLK         ; 0.000        ; 0.233      ; 0.697      ;
; 0.383 ; \State_Controller:Clock_Count[28] ; \State_Controller:Clock_Count[31] ; CLK          ; CLK         ; 0.000        ; 0.233      ; 0.700      ;
; 0.386 ; \State_Controller:Clock_Count[26] ; \State_Controller:Clock_Count[29] ; CLK          ; CLK         ; 0.000        ; 0.233      ; 0.703      ;
; 0.396 ; \State_Controller:Clock_Count[25] ; \State_Controller:Clock_Count[29] ; CLK          ; CLK         ; 0.000        ; 0.233      ; 0.713      ;
; 0.403 ; \State_Controller:Clock_Count[23] ; \State_Controller:Clock_Count[29] ; CLK          ; CLK         ; 0.000        ; 0.233      ; 0.720      ;
; 0.435 ; State.Data                        ; \Output_Controller:Data_V[4]      ; CLK          ; CLK         ; 0.000        ; 0.043      ; 0.562      ;
; 0.446 ; State.Data                        ; \Output_Controller:Data_V[29]     ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.566      ;
; 0.446 ; State.Data                        ; \Output_Controller:Data_V[14]     ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.566      ;
; 0.447 ; \State_Controller:Clock_Count[10] ; \State_Controller:Clock_Count[11] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.567      ;
; 0.448 ; State.Data                        ; \Output_Controller:Data_V[12]     ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.568      ;
; 0.449 ; \State_Controller:Clock_Count[26] ; \State_Controller:Clock_Count[30] ; CLK          ; CLK         ; 0.000        ; 0.233      ; 0.766      ;
; 0.452 ; \State_Controller:Clock_Count[26] ; \State_Controller:Clock_Count[31] ; CLK          ; CLK         ; 0.000        ; 0.233      ; 0.769      ;
; 0.453 ; \State_Controller:Clock_Count[6]  ; \State_Controller:Clock_Count[7]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.573      ;
; 0.454 ; \State_Controller:Clock_Count[14] ; \State_Controller:Clock_Count[15] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.574      ;
; 0.455 ; \State_Controller:Clock_Count[12] ; \State_Controller:Clock_Count[13] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.575      ;
; 0.455 ; \State_Controller:Clock_Count[20] ; \State_Controller:Clock_Count[21] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.575      ;
; 0.455 ; \State_Controller:Clock_Count[18] ; \State_Controller:Clock_Count[19] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.575      ;
; 0.456 ; \State_Controller:Clock_Count[29] ; \State_Controller:Clock_Count[30] ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.584      ;
; 0.457 ; \State_Controller:Clock_Count[24] ; \State_Controller:Clock_Count[29] ; CLK          ; CLK         ; 0.000        ; 0.233      ; 0.774      ;
; 0.458 ; \State_Controller:Clock_Count[9]  ; \State_Controller:Clock_Count[10] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.578      ;
; 0.459 ; \State_Controller:Clock_Count[29] ; \State_Controller:Clock_Count[31] ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.587      ;
; 0.459 ; \State_Controller:Clock_Count[25] ; \State_Controller:Clock_Count[30] ; CLK          ; CLK         ; 0.000        ; 0.233      ; 0.776      ;
; 0.461 ; \State_Controller:Clock_Count[9]  ; \State_Controller:Clock_Count[11] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.581      ;
; 0.462 ; \State_Controller:Clock_Count[25] ; \State_Controller:Clock_Count[31] ; CLK          ; CLK         ; 0.000        ; 0.233      ; 0.779      ;
; 0.463 ; WriteData~reg0                    ; WriteData~reg0                    ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.584      ;
; 0.463 ; \State_Controller:Clock_Count[5]  ; \State_Controller:Clock_Count[6]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.583      ;
; 0.464 ; \State_Controller:Clock_Count[17] ; \State_Controller:Clock_Count[18] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.584      ;
; 0.464 ; \State_Controller:Clock_Count[27] ; \State_Controller:Clock_Count[28] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.584      ;
; 0.465 ; \State_Controller:Clock_Count[16] ; \State_Controller:Clock_Count[17] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.585      ;
; 0.465 ; \State_Controller:Clock_Count[23] ; \State_Controller:Clock_Count[24] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.585      ;
; 0.466 ; \State_Controller:Clock_Count[5]  ; \State_Controller:Clock_Count[7]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.586      ;
; 0.466 ; \State_Controller:Clock_Count[23] ; \State_Controller:Clock_Count[30] ; CLK          ; CLK         ; 0.000        ; 0.233      ; 0.783      ;
; 0.467 ; \State_Controller:Clock_Count[17] ; \State_Controller:Clock_Count[19] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.587      ;
; 0.468 ; \State_Controller:Clock_Count[23] ; \State_Controller:Clock_Count[25] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.588      ;
; 0.469 ; \State_Controller:Clock_Count[23] ; \State_Controller:Clock_Count[31] ; CLK          ; CLK         ; 0.000        ; 0.233      ; 0.786      ;
; 0.473 ; \State_Controller:Clock_Count[13] ; \State_Controller:Clock_Count[13] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.593      ;
; 0.475 ; \State_Controller:Clock_Count[3]  ; \State_Controller:Clock_Count[4]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.595      ;
; 0.476 ; \State_Controller:Clock_Count[15] ; \State_Controller:Clock_Count[15] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.596      ;
; 0.478 ; \State_Controller:Clock_Count[3]  ; \State_Controller:Clock_Count[5]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.598      ;
; 0.498 ; \Output_Controller:Data_H[31]     ; \Output_Controller:Data_H[31]     ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.618      ;
; 0.509 ; \Output_Controller:State_Count[0] ; WriteData~reg0                    ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.630      ;
; 0.510 ; \State_Controller:Clock_Count[10] ; \State_Controller:Clock_Count[12] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.630      ;
; 0.510 ; \State_Controller:Clock_Count[30] ; \State_Controller:Clock_Count[31] ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.638      ;
; 0.513 ; \State_Controller:Clock_Count[8]  ; \State_Controller:Clock_Count[9]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.633      ;
; 0.513 ; \State_Controller:Clock_Count[10] ; \State_Controller:Clock_Count[13] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.633      ;
; 0.515 ; \Output_Controller:Data_V[2]      ; Address_V[2]~reg0                 ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.636      ;
; 0.516 ; Address_H[8]~reg0                 ; Address_H[8]~reg0                 ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.636      ;
; 0.516 ; \State_Controller:Clock_Count[6]  ; \State_Controller:Clock_Count[8]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.636      ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
The design MTBF is not calculated because there are no specified synchronizers in the design.
Number of Synchronizer Chains Found: 4
Shortest Synchronizer Chain: 2 Registers
Fraction of Chains for which MTBFs Could Not be Calculated: 1.000
Worst Case Available Settling Time: 0.435 ns




+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -5.188   ; 0.186 ; N/A      ; N/A     ; -3.000              ;
;  CLK             ; -5.188   ; 0.186 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -447.114 ; 0.0   ; 0.0      ; 0.0     ; -149.012            ;
;  CLK             ; -447.114 ; 0.000 ; N/A      ; N/A     ; -149.012            ;
+------------------+----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; DataOut[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DataOut[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DataOut[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DataOut[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DataOut[4]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DataOut[5]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DataOut[6]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DataOut[7]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Address_H[0]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Address_H[1]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Address_H[2]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Address_H[3]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Address_H[4]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Address_H[5]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Address_H[6]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Address_H[7]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Address_H[8]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Address_H[9]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Address_V[0]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Address_V[1]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Address_V[2]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Address_V[3]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Address_V[4]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Address_V[5]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Address_V[6]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Address_V[7]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Address_V[8]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Address_V[9]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; WriteData     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; IO[0]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; CLK                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; IO[1]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; IO[2]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; IO[3]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; CS_n                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; DataOut[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; DataOut[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; DataOut[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; DataOut[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; DataOut[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.39 V              ; -0.0265 V           ; 0.2 V                                ; 0.033 V                              ; 2.94e-10 s                  ; 3.12e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.39 V             ; -0.0265 V          ; 0.2 V                               ; 0.033 V                             ; 2.94e-10 s                 ; 3.12e-10 s                 ; Yes                       ; Yes                       ;
; DataOut[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.39 V              ; -0.0265 V           ; 0.2 V                                ; 0.033 V                              ; 2.94e-10 s                  ; 3.12e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.39 V             ; -0.0265 V          ; 0.2 V                               ; 0.033 V                             ; 2.94e-10 s                 ; 3.12e-10 s                 ; Yes                       ; Yes                       ;
; DataOut[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; DataOut[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; Address_H[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; Address_H[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; Address_H[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; Address_H[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; Address_H[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; Address_H[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.33 V              ; -0.00616 V          ; 0.191 V                              ; 0.099 V                              ; 2.83e-09 s                  ; 2.56e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.33 V             ; -0.00616 V         ; 0.191 V                             ; 0.099 V                             ; 2.83e-09 s                 ; 2.56e-09 s                 ; No                        ; Yes                       ;
; Address_H[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; Address_H[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; Address_H[8]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; Address_H[9]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; Address_V[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; Address_V[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; Address_V[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; Address_V[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; Address_V[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; Address_V[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; Address_V[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.33 V              ; -0.00616 V          ; 0.191 V                              ; 0.099 V                              ; 2.83e-09 s                  ; 2.56e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.33 V             ; -0.00616 V         ; 0.191 V                             ; 0.099 V                             ; 2.83e-09 s                 ; 2.56e-09 s                 ; No                        ; Yes                       ;
; Address_V[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; Address_V[8]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; Address_V[9]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; WriteData     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.45e-09 V                   ; 2.38 V              ; -0.0609 V           ; 0.148 V                              ; 0.095 V                              ; 2.82e-10 s                  ; 2.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.45e-09 V                  ; 2.38 V             ; -0.0609 V          ; 0.148 V                             ; 0.095 V                             ; 2.82e-10 s                 ; 2.59e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.61e-09 V                   ; 2.38 V              ; -0.00274 V          ; 0.141 V                              ; 0.006 V                              ; 4.7e-10 s                   ; 6.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.61e-09 V                  ; 2.38 V             ; -0.00274 V         ; 0.141 V                             ; 0.006 V                             ; 4.7e-10 s                  ; 6.02e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; DataOut[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DataOut[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DataOut[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DataOut[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DataOut[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.36 V              ; -0.00476 V          ; 0.096 V                              ; 0.013 V                              ; 4.39e-10 s                  ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.36 V             ; -0.00476 V         ; 0.096 V                             ; 0.013 V                             ; 4.39e-10 s                 ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; DataOut[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.36 V              ; -0.00476 V          ; 0.096 V                              ; 0.013 V                              ; 4.39e-10 s                  ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.36 V             ; -0.00476 V         ; 0.096 V                             ; 0.013 V                             ; 4.39e-10 s                 ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; DataOut[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DataOut[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; Address_H[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; Address_H[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; Address_H[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; Address_H[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; Address_H[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; Address_H[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.33 V              ; -0.00344 V          ; 0.134 V                              ; 0.075 V                              ; 3.33e-09 s                  ; 3.16e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.33 V             ; -0.00344 V         ; 0.134 V                             ; 0.075 V                             ; 3.33e-09 s                 ; 3.16e-09 s                 ; Yes                       ; Yes                       ;
; Address_H[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; Address_H[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; Address_H[8]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; Address_H[9]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; Address_V[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; Address_V[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; Address_V[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; Address_V[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; Address_V[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; Address_V[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; Address_V[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.33 V              ; -0.00344 V          ; 0.134 V                              ; 0.075 V                              ; 3.33e-09 s                  ; 3.16e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.33 V             ; -0.00344 V         ; 0.134 V                             ; 0.075 V                             ; 3.33e-09 s                 ; 3.16e-09 s                 ; Yes                       ; Yes                       ;
; Address_V[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; Address_V[8]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; Address_V[9]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; WriteData     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.74e-07 V                   ; 2.36 V              ; -0.0201 V           ; 0.072 V                              ; 0.033 V                              ; 4.04e-10 s                  ; 3.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.74e-07 V                  ; 2.36 V             ; -0.0201 V          ; 0.072 V                             ; 0.033 V                             ; 4.04e-10 s                 ; 3.29e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.45e-07 V                   ; 2.35 V              ; -0.00643 V          ; 0.081 V                              ; 0.031 V                              ; 5.31e-10 s                  ; 7.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.45e-07 V                  ; 2.35 V             ; -0.00643 V         ; 0.081 V                             ; 0.031 V                             ; 5.31e-10 s                 ; 7.59e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; DataOut[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DataOut[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DataOut[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DataOut[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DataOut[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; DataOut[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; DataOut[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DataOut[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Address_H[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Address_H[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Address_H[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; Address_H[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Address_H[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Address_H[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; Address_H[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Address_H[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Address_H[8]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Address_H[9]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Address_V[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Address_V[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Address_V[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Address_V[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; Address_V[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Address_V[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Address_V[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; Address_V[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Address_V[8]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Address_V[9]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; WriteData     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 70303    ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 70303    ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 5     ; 5    ;
; Unconstrained Input Port Paths  ; 46    ; 46   ;
; Unconstrained Output Ports      ; 29    ; 29   ;
; Unconstrained Output Port Paths ; 29    ; 29   ;
+---------------------------------+-------+------+


+-------------------------------------+
; Clock Status Summary                ;
+--------+-------+------+-------------+
; Target ; Clock ; Type ; Status      ;
+--------+-------+------+-------------+
; CLK    ; CLK   ; Base ; Constrained ;
+--------+-------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; CS_n       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; IO[0]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; IO[1]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; IO[2]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; IO[3]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                           ;
+--------------+---------------------------------------------------------------------------------------+
; Output Port  ; Comment                                                                               ;
+--------------+---------------------------------------------------------------------------------------+
; Address_H[0] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Address_H[1] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Address_H[2] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Address_H[3] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Address_H[4] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Address_H[5] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Address_H[6] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Address_H[7] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Address_H[8] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Address_H[9] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Address_V[0] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Address_V[1] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Address_V[2] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Address_V[3] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Address_V[4] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Address_V[5] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Address_V[6] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Address_V[7] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Address_V[8] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Address_V[9] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DataOut[0]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DataOut[1]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DataOut[2]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DataOut[3]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DataOut[4]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DataOut[5]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DataOut[6]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DataOut[7]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; WriteData    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+--------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; CS_n       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; IO[0]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; IO[1]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; IO[2]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; IO[3]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                           ;
+--------------+---------------------------------------------------------------------------------------+
; Output Port  ; Comment                                                                               ;
+--------------+---------------------------------------------------------------------------------------+
; Address_H[0] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Address_H[1] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Address_H[2] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Address_H[3] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Address_H[4] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Address_H[5] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Address_H[6] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Address_H[7] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Address_H[8] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Address_H[9] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Address_V[0] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Address_V[1] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Address_V[2] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Address_V[3] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Address_V[4] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Address_V[5] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Address_V[6] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Address_V[7] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Address_V[8] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Address_V[9] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DataOut[0]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DataOut[1]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DataOut[2]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DataOut[3]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DataOut[4]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DataOut[5]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DataOut[6]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DataOut[7]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; WriteData    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+--------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition
    Info: Processing started: Sun May 24 11:02:18 2020
Info: Command: quartus_sta FinalYearProject -c FinalYearProject
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 2 of the 2 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'FinalYearProject.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLK CLK
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -5.188
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -5.188            -447.114 CLK 
Info (332146): Worst-case hold slack is 0.357
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.357               0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -141.000 CLK 
Info (332114): Report Metastability: Found 4 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -4.508
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.508            -391.720 CLK 
Info (332146): Worst-case hold slack is 0.312
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.312               0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -141.000 CLK 
Info (332114): Report Metastability: Found 4 synchronizer chains.
    Info (332114): The design MTBF is not calculated because there are no specified synchronizers in the design.
    Info (332114): Number of Synchronizer Chains Found: 4
    Info (332114): Shortest Synchronizer Chain: 2 Registers
    Info (332114): Fraction of Chains for which MTBFs Could Not be Calculated: 1.000
    Info (332114): Worst Case Available Settling Time: 0.081 ns
    Info (332114): 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -2.489
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.489            -193.355 CLK 
Info (332146): Worst-case hold slack is 0.186
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.186               0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -149.012 CLK 
Info (332114): Report Metastability: Found 4 synchronizer chains.
    Info (332114): The design MTBF is not calculated because there are no specified synchronizers in the design.
    Info (332114): Number of Synchronizer Chains Found: 4
    Info (332114): Shortest Synchronizer Chain: 2 Registers
    Info (332114): Fraction of Chains for which MTBFs Could Not be Calculated: 1.000
    Info (332114): Worst Case Available Settling Time: 0.435 ns
    Info (332114): 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4762 megabytes
    Info: Processing ended: Sun May 24 11:02:22 2020
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:03


