# SV_UART_FIFO_LOOPBACK

-----------------------
# 🌐[SystemVerilog Based UART_FIFO_LOOPBACK]

> 이 프로젝트는 UART모듈을 FIFO와 합친 후, loopback 구조를 통해 입력한 data값이 노이즈없이 제대로 loop-back되는지 검증하는 프로젝트입니다


## 🔎 Overview

## 📌 DUT Spec Analysis

## 🔁 Verification Plan

## 📚 TB Architecture

## 📋 Testcase & Scenario

## ✨ Verification Results

## 🔥 Insights
--------------------------
