<?xml version="1.0" encoding="UTF-8"?>
<ipxact:component xmlns:xsi="http://www.w3.org/2001/XMLSchema-instance" xmlns:ipxact="http://www.accellera.org/XMLSchema/IPXACT/1685-2014" xmlns:kactus2="http://kactus2.cs.tut.fi" xsi:schemaLocation="http://www.accellera.org/XMLSchema/IPXACT/1685-2014 http://www.accellera.org/XMLSchema/IPXACT/1685-2014/index.xsd">
	<ipxact:vendor>pulp-platform.org</ipxact:vendor>
	<ipxact:library>communication</ipxact:library>
	<ipxact:name>axi_r_buffer</ipxact:name>
	<ipxact:version>1.0</ipxact:version>
	<ipxact:busInterfaces>
		<ipxact:busInterface>
			<ipxact:name>r_slave</ipxact:name>
			<ipxact:busType vendor="pulp-platform.org" library="interface" name="amba_AXI4.r_channel" version="1.0"/>
			<ipxact:abstractionTypes>
				<ipxact:abstractionType>
					<ipxact:abstractionRef vendor="pulp-platform.org" library="interface" name="amba_AXI4.r_channel.absDef" version="1.0"/>
					<ipxact:portMaps>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>R_VALID</ipxact:name>
								<ipxact:range>
									<ipxact:left>0</ipxact:left>
									<ipxact:right>0</ipxact:right>
								</ipxact:range>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>slave_valid_i</ipxact:name>
								<ipxact:partSelect>
									<ipxact:range>
										<ipxact:left>0</ipxact:left>
										<ipxact:right>0</ipxact:right>
									</ipxact:range>
								</ipxact:partSelect>
							</ipxact:physicalPort>
						</ipxact:portMap>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>R_DATA</ipxact:name>
								<ipxact:range>
									<ipxact:left>63</ipxact:left>
									<ipxact:right>0</ipxact:right>
								</ipxact:range>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>slave_data_i</ipxact:name>
								<ipxact:partSelect>
									<ipxact:range>
										<ipxact:left>63</ipxact:left>
										<ipxact:right>0</ipxact:right>
									</ipxact:range>
								</ipxact:partSelect>
							</ipxact:physicalPort>
						</ipxact:portMap>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>R_RESP</ipxact:name>
								<ipxact:range>
									<ipxact:left>1</ipxact:left>
									<ipxact:right>0</ipxact:right>
								</ipxact:range>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>slave_resp_i</ipxact:name>
								<ipxact:partSelect>
									<ipxact:range>
										<ipxact:left>1</ipxact:left>
										<ipxact:right>0</ipxact:right>
									</ipxact:range>
								</ipxact:partSelect>
							</ipxact:physicalPort>
						</ipxact:portMap>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>R_USER</ipxact:name>
								<ipxact:range>
									<ipxact:left>5</ipxact:left>
									<ipxact:right>0</ipxact:right>
								</ipxact:range>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>slave_user_i</ipxact:name>
								<ipxact:partSelect>
									<ipxact:range>
										<ipxact:left>5</ipxact:left>
										<ipxact:right>0</ipxact:right>
									</ipxact:range>
								</ipxact:partSelect>
							</ipxact:physicalPort>
						</ipxact:portMap>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>R_ID</ipxact:name>
								<ipxact:range>
									<ipxact:left>3</ipxact:left>
									<ipxact:right>0</ipxact:right>
								</ipxact:range>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>slave_id_i</ipxact:name>
								<ipxact:partSelect>
									<ipxact:range>
										<ipxact:left>3</ipxact:left>
										<ipxact:right>0</ipxact:right>
									</ipxact:range>
								</ipxact:partSelect>
							</ipxact:physicalPort>
						</ipxact:portMap>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>R_LAST</ipxact:name>
								<ipxact:range>
									<ipxact:left>0</ipxact:left>
									<ipxact:right>0</ipxact:right>
								</ipxact:range>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>slave_last_i</ipxact:name>
								<ipxact:partSelect>
									<ipxact:range>
										<ipxact:left>0</ipxact:left>
										<ipxact:right>0</ipxact:right>
									</ipxact:range>
								</ipxact:partSelect>
							</ipxact:physicalPort>
						</ipxact:portMap>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>R_READY</ipxact:name>
								<ipxact:range>
									<ipxact:left>0</ipxact:left>
									<ipxact:right>0</ipxact:right>
								</ipxact:range>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>slave_ready_o</ipxact:name>
								<ipxact:partSelect>
									<ipxact:range>
										<ipxact:left>0</ipxact:left>
										<ipxact:right>0</ipxact:right>
									</ipxact:range>
								</ipxact:partSelect>
							</ipxact:physicalPort>
						</ipxact:portMap>
					</ipxact:portMaps>
				</ipxact:abstractionType>
			</ipxact:abstractionTypes>
			<ipxact:slave/>
		</ipxact:busInterface>
		<ipxact:busInterface>
			<ipxact:name>r_master</ipxact:name>
			<ipxact:busType vendor="pulp-platform.org" library="interface" name="amba_AXI4.r_channel" version="1.0"/>
			<ipxact:abstractionTypes>
				<ipxact:abstractionType>
					<ipxact:abstractionRef vendor="pulp-platform.org" library="interface" name="amba_AXI4.r_channel.absDef" version="1.0"/>
					<ipxact:portMaps>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>R_VALID</ipxact:name>
								<ipxact:range>
									<ipxact:left>0</ipxact:left>
									<ipxact:right>0</ipxact:right>
								</ipxact:range>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>master_valid_o</ipxact:name>
								<ipxact:partSelect>
									<ipxact:range>
										<ipxact:left>0</ipxact:left>
										<ipxact:right>0</ipxact:right>
									</ipxact:range>
								</ipxact:partSelect>
							</ipxact:physicalPort>
						</ipxact:portMap>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>R_DATA</ipxact:name>
								<ipxact:range>
									<ipxact:left>63</ipxact:left>
									<ipxact:right>0</ipxact:right>
								</ipxact:range>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>master_data_o</ipxact:name>
								<ipxact:partSelect>
									<ipxact:range>
										<ipxact:left>63</ipxact:left>
										<ipxact:right>0</ipxact:right>
									</ipxact:range>
								</ipxact:partSelect>
							</ipxact:physicalPort>
						</ipxact:portMap>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>R_RESP</ipxact:name>
								<ipxact:range>
									<ipxact:left>1</ipxact:left>
									<ipxact:right>0</ipxact:right>
								</ipxact:range>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>master_resp_o</ipxact:name>
								<ipxact:partSelect>
									<ipxact:range>
										<ipxact:left>1</ipxact:left>
										<ipxact:right>0</ipxact:right>
									</ipxact:range>
								</ipxact:partSelect>
							</ipxact:physicalPort>
						</ipxact:portMap>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>R_USER</ipxact:name>
								<ipxact:range>
									<ipxact:left>5</ipxact:left>
									<ipxact:right>0</ipxact:right>
								</ipxact:range>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>master_user_o</ipxact:name>
								<ipxact:partSelect>
									<ipxact:range>
										<ipxact:left>5</ipxact:left>
										<ipxact:right>0</ipxact:right>
									</ipxact:range>
								</ipxact:partSelect>
							</ipxact:physicalPort>
						</ipxact:portMap>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>R_ID</ipxact:name>
								<ipxact:range>
									<ipxact:left>3</ipxact:left>
									<ipxact:right>0</ipxact:right>
								</ipxact:range>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>master_id_o</ipxact:name>
								<ipxact:partSelect>
									<ipxact:range>
										<ipxact:left>3</ipxact:left>
										<ipxact:right>0</ipxact:right>
									</ipxact:range>
								</ipxact:partSelect>
							</ipxact:physicalPort>
						</ipxact:portMap>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>R_LAST</ipxact:name>
								<ipxact:range>
									<ipxact:left>0</ipxact:left>
									<ipxact:right>0</ipxact:right>
								</ipxact:range>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>master_last_o</ipxact:name>
								<ipxact:partSelect>
									<ipxact:range>
										<ipxact:left>0</ipxact:left>
										<ipxact:right>0</ipxact:right>
									</ipxact:range>
								</ipxact:partSelect>
							</ipxact:physicalPort>
						</ipxact:portMap>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>R_READY</ipxact:name>
								<ipxact:range>
									<ipxact:left>0</ipxact:left>
									<ipxact:right>0</ipxact:right>
								</ipxact:range>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>master_ready_i</ipxact:name>
								<ipxact:partSelect>
									<ipxact:range>
										<ipxact:left>0</ipxact:left>
										<ipxact:right>0</ipxact:right>
									</ipxact:range>
								</ipxact:partSelect>
							</ipxact:physicalPort>
						</ipxact:portMap>
					</ipxact:portMaps>
				</ipxact:abstractionType>
			</ipxact:abstractionTypes>
			<ipxact:master/>
		</ipxact:busInterface>
	</ipxact:busInterfaces>
	<ipxact:model>
		<ipxact:views>
			<ipxact:view>
				<ipxact:name>flat_verilog</ipxact:name>
				<ipxact:envIdentifier>Verilog:kactus2.cs.tut.fi:</ipxact:envIdentifier>
				<ipxact:componentInstantiationRef>verilog_implementation</ipxact:componentInstantiationRef>
			</ipxact:view>
		</ipxact:views>
		<ipxact:instantiations>
			<ipxact:componentInstantiation>
				<ipxact:name>verilog_implementation</ipxact:name>
				<ipxact:language>Verilog</ipxact:language>
				<ipxact:moduleName>axi_r_buffer</ipxact:moduleName>
				<ipxact:moduleParameters>
					<ipxact:moduleParameter parameterId="uuid_f88afce2_2570_4273_aa4f_97a70cf2ae88" usageType="nontyped">
						<ipxact:name>ID_WIDTH</ipxact:name> 
						<ipxact:value>uuid_8c457b56_5668_4c23_bfc1_929adcadb267</ipxact:value>
					</ipxact:moduleParameter>
					<ipxact:moduleParameter parameterId="uuid_3556e119_9bb5_41bb_8c8a_543d672e0c5f" usageType="nontyped">
						<ipxact:name>DATA_WIDTH</ipxact:name> 
						<ipxact:value>uuid_f4310c1e_79fa_4d2c_8587_ee063b96c62b</ipxact:value>
					</ipxact:moduleParameter>
					<ipxact:moduleParameter parameterId="uuid_5a583076_307b_4858_af66_c1ebf1cda07a" usageType="nontyped">
						<ipxact:name>USER_WIDTH</ipxact:name> 
						<ipxact:value>uuid_1172c7f8_e5d0_4647_819f_7b468103543c</ipxact:value>
					</ipxact:moduleParameter>
					<ipxact:moduleParameter parameterId="uuid_1504f3e9_0565_46d5_8a75_51b081db4e5e" usageType="nontyped">
						<ipxact:name>BUFFER_DEPTH</ipxact:name> 
						<ipxact:value>uuid_92ff24d9_6f50_4cf1_ad08_dbde12d4866f</ipxact:value>
					</ipxact:moduleParameter>
					<ipxact:moduleParameter parameterId="uuid_42b84e06_cf36_4b41_8c28_75aed44d7162" usageType="nontyped">
						<ipxact:name>STRB_WIDTH</ipxact:name>
						<ipxact:description>DO NOT OVERRIDE</ipxact:description> 
						<ipxact:value>uuid_96448c6a_ac40_4e54_9f00_e490cfd050ed</ipxact:value>
					</ipxact:moduleParameter>
				</ipxact:moduleParameters>
				<ipxact:fileSetRef>
					<ipxact:localName>rtl</ipxact:localName>
				</ipxact:fileSetRef>
			</ipxact:componentInstantiation>
		</ipxact:instantiations>
		<ipxact:ports>
			<ipxact:port>
				<ipxact:name>clk_i</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>in</ipxact:direction>
					<ipxact:wireTypeDefs>
						<ipxact:wireTypeDef>
							<ipxact:typeName>logic</ipxact:typeName>
						</ipxact:wireTypeDef>
					</ipxact:wireTypeDefs>
				</ipxact:wire>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>rst_ni</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>in</ipxact:direction>
					<ipxact:wireTypeDefs>
						<ipxact:wireTypeDef>
							<ipxact:typeName>logic</ipxact:typeName>
						</ipxact:wireTypeDef>
					</ipxact:wireTypeDefs>
				</ipxact:wire>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>test_en_i</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>in</ipxact:direction>
					<ipxact:wireTypeDefs>
						<ipxact:wireTypeDef>
							<ipxact:typeName>logic</ipxact:typeName>
						</ipxact:wireTypeDef>
					</ipxact:wireTypeDefs>
				</ipxact:wire>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>slave_valid_i</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>in</ipxact:direction>
					<ipxact:wireTypeDefs>
						<ipxact:wireTypeDef>
							<ipxact:typeName>logic</ipxact:typeName>
						</ipxact:wireTypeDef>
					</ipxact:wireTypeDefs>
				</ipxact:wire>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>slave_data_i</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>in</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left>uuid_f4310c1e_79fa_4d2c_8587_ee063b96c62b-1</ipxact:left>
							<ipxact:right>0</ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
					<ipxact:wireTypeDefs>
						<ipxact:wireTypeDef>
							<ipxact:typeName>logic</ipxact:typeName>
						</ipxact:wireTypeDef>
					</ipxact:wireTypeDefs>
				</ipxact:wire>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>slave_resp_i</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>in</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left>1</ipxact:left>
							<ipxact:right>0</ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
					<ipxact:wireTypeDefs>
						<ipxact:wireTypeDef>
							<ipxact:typeName>logic</ipxact:typeName>
						</ipxact:wireTypeDef>
					</ipxact:wireTypeDefs>
				</ipxact:wire>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>slave_user_i</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>in</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left>uuid_1172c7f8_e5d0_4647_819f_7b468103543c-1</ipxact:left>
							<ipxact:right>0</ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
					<ipxact:wireTypeDefs>
						<ipxact:wireTypeDef>
							<ipxact:typeName>logic</ipxact:typeName>
						</ipxact:wireTypeDef>
					</ipxact:wireTypeDefs>
				</ipxact:wire>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>slave_id_i</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>in</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left>uuid_8c457b56_5668_4c23_bfc1_929adcadb267-1</ipxact:left>
							<ipxact:right>0</ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
					<ipxact:wireTypeDefs>
						<ipxact:wireTypeDef>
							<ipxact:typeName>logic</ipxact:typeName>
						</ipxact:wireTypeDef>
					</ipxact:wireTypeDefs>
				</ipxact:wire>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>slave_last_i</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>in</ipxact:direction>
					<ipxact:wireTypeDefs>
						<ipxact:wireTypeDef>
							<ipxact:typeName>logic</ipxact:typeName>
						</ipxact:wireTypeDef>
					</ipxact:wireTypeDefs>
				</ipxact:wire>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>slave_ready_o</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>out</ipxact:direction>
					<ipxact:wireTypeDefs>
						<ipxact:wireTypeDef>
							<ipxact:typeName>logic</ipxact:typeName>
						</ipxact:wireTypeDef>
					</ipxact:wireTypeDefs>
				</ipxact:wire>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>master_valid_o</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>out</ipxact:direction>
					<ipxact:wireTypeDefs>
						<ipxact:wireTypeDef>
							<ipxact:typeName>logic</ipxact:typeName>
						</ipxact:wireTypeDef>
					</ipxact:wireTypeDefs>
				</ipxact:wire>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>master_data_o</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>out</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left>uuid_f4310c1e_79fa_4d2c_8587_ee063b96c62b-1</ipxact:left>
							<ipxact:right>0</ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
					<ipxact:wireTypeDefs>
						<ipxact:wireTypeDef>
							<ipxact:typeName>logic</ipxact:typeName>
						</ipxact:wireTypeDef>
					</ipxact:wireTypeDefs>
				</ipxact:wire>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>master_resp_o</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>out</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left>1</ipxact:left>
							<ipxact:right>0</ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
					<ipxact:wireTypeDefs>
						<ipxact:wireTypeDef>
							<ipxact:typeName>logic</ipxact:typeName>
						</ipxact:wireTypeDef>
					</ipxact:wireTypeDefs>
				</ipxact:wire>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>master_user_o</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>out</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left>uuid_1172c7f8_e5d0_4647_819f_7b468103543c-1</ipxact:left>
							<ipxact:right>0</ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
					<ipxact:wireTypeDefs>
						<ipxact:wireTypeDef>
							<ipxact:typeName>logic</ipxact:typeName>
						</ipxact:wireTypeDef>
					</ipxact:wireTypeDefs>
				</ipxact:wire>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>master_id_o</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>out</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left>uuid_8c457b56_5668_4c23_bfc1_929adcadb267-1</ipxact:left>
							<ipxact:right>0</ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
					<ipxact:wireTypeDefs>
						<ipxact:wireTypeDef>
							<ipxact:typeName>logic</ipxact:typeName>
						</ipxact:wireTypeDef>
					</ipxact:wireTypeDefs>
				</ipxact:wire>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>master_last_o</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>out</ipxact:direction>
					<ipxact:wireTypeDefs>
						<ipxact:wireTypeDef>
							<ipxact:typeName>logic</ipxact:typeName>
						</ipxact:wireTypeDef>
					</ipxact:wireTypeDefs>
				</ipxact:wire>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>master_ready_i</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>in</ipxact:direction>
					<ipxact:wireTypeDefs>
						<ipxact:wireTypeDef>
							<ipxact:typeName>logic</ipxact:typeName>
						</ipxact:wireTypeDef>
					</ipxact:wireTypeDefs>
				</ipxact:wire>
			</ipxact:port>
		</ipxact:ports>
	</ipxact:model>
	<ipxact:fileSets>
		<ipxact:fileSet>
			<ipxact:name>rtl</ipxact:name>
			<ipxact:file>
				<ipxact:name>../../../../../pulpino/ips/axi/axi_slice/axi_r_buffer.sv</ipxact:name>
				<ipxact:fileType>systemVerilogSource</ipxact:fileType>
			</ipxact:file>
		</ipxact:fileSet>
	</ipxact:fileSets>
	<ipxact:parameters>
		<ipxact:parameter parameterId="uuid_8c457b56_5668_4c23_bfc1_929adcadb267" resolve="user" kactus2:usageCount="2">
			<ipxact:name>ID_WIDTH</ipxact:name> 
			<ipxact:value>4</ipxact:value>
		</ipxact:parameter>
		<ipxact:parameter parameterId="uuid_f4310c1e_79fa_4d2c_8587_ee063b96c62b" resolve="user" kactus2:usageCount="3">
			<ipxact:name>DATA_WIDTH</ipxact:name> 
			<ipxact:value>64</ipxact:value>
		</ipxact:parameter>
		<ipxact:parameter parameterId="uuid_1172c7f8_e5d0_4647_819f_7b468103543c" resolve="user" kactus2:usageCount="2">
			<ipxact:name>USER_WIDTH</ipxact:name> 
			<ipxact:value>6</ipxact:value>
		</ipxact:parameter>
		<ipxact:parameter parameterId="uuid_92ff24d9_6f50_4cf1_ad08_dbde12d4866f" resolve="user">
			<ipxact:name>BUFFER_DEPTH</ipxact:name> 
			<ipxact:value>8</ipxact:value>
		</ipxact:parameter>
		<ipxact:parameter parameterId="uuid_96448c6a_ac40_4e54_9f00_e490cfd050ed">
			<ipxact:name>STRB_WIDTH</ipxact:name> 
			<ipxact:value>uuid_f4310c1e_79fa_4d2c_8587_ee063b96c62b/8</ipxact:value>
		</ipxact:parameter>
	</ipxact:parameters>
	<ipxact:vendorExtensions>
		<kactus2:author>pekkarie</kactus2:author>
		<kactus2:kts_attributes>
			<kactus2:kts_productHier>Flat</kactus2:kts_productHier>
			<kactus2:kts_implementation>HW</kactus2:kts_implementation>
			<kactus2:kts_firmness>Mutable</kactus2:kts_firmness>
		</kactus2:kts_attributes>
		<kactus2:license>solderpad</kactus2:license>
	</ipxact:vendorExtensions>
</ipxact:component>
