В файле `vec_add.v` в соответствующем модуле описан сумматор вектора: на выходной порт \
$\textbf{sum}$ (разрядность $\textbf{POS}$ _ $\textbf{W}$) подается арифметическая сумма всех битов вектора с входного 
порта $\textbf{data}$ ( $\textbf{DATA}$ _ $\textbf{W}$). 


В файле `testbench_p1.v` описан соответствующий модуль для тестирования этого сумматора.
