`timescale 1ps / 1ps

// Generated by Cadence Genus(TM) Synthesis Solution 17.11-s014_1
// Generated on: May  3 2021 01:25:32 CST (May  2 2021 17:25:32 UTC)

module SobelFilter_LessThan_3Sx3S_1U_1(in2, in1, out1);
  input [2:0] in2, in1;
  output out1;
  wire [2:0] in2, in1;
  wire out1;
  wire gt_21_52_n_0, gt_21_52_n_1, gt_21_52_n_2, gt_21_52_n_3,
       gt_21_52_n_4, gt_21_52_n_5, gt_21_52_n_6, gt_21_52_n_7;
  wire gt_21_52_n_8, gt_21_52_n_9, gt_21_52_n_10, gt_21_52_n_11,
       gt_21_52_n_12, gt_21_52_n_13, gt_21_52_n_14;
  NOR2X1 gt_21_52_g136(.A (gt_21_52_n_13), .B (gt_21_52_n_14), .Y
       (out1));
  AOI21X2 gt_21_52_g137(.A0 (gt_21_52_n_9), .A1 (gt_21_52_n_11), .B0
       (gt_21_52_n_10), .Y (gt_21_52_n_14));
  NAND2X1 gt_21_52_g138(.A (gt_21_52_n_5), .B (gt_21_52_n_12), .Y
       (gt_21_52_n_13));
  NAND2BXL gt_21_52_g139(.AN (gt_21_52_n_9), .B (gt_21_52_n_8), .Y
       (gt_21_52_n_12));
  OAI21X2 gt_21_52_g140(.A0 (gt_21_52_n_2), .A1 (gt_21_52_n_7), .B0
       (gt_21_52_n_5), .Y (gt_21_52_n_11));
  NAND2BX1 gt_21_52_g141(.AN (gt_21_52_n_4), .B (gt_21_52_n_8), .Y
       (gt_21_52_n_10));
  NOR2X1 gt_21_52_g143(.A (gt_21_52_n_6), .B (gt_21_52_n_4), .Y
       (gt_21_52_n_8));
  NOR2X1 gt_21_52_g144(.A (gt_21_52_n_1), .B (gt_21_52_n_0), .Y
       (gt_21_52_n_7));
  NOR2X2 gt_21_52_g146(.A (gt_21_52_n_3), .B (in1[2]), .Y
       (gt_21_52_n_6));
  INVX1 gt_21_52_g148(.A (gt_21_52_n_5), .Y (gt_21_52_n_4));
  NAND2X2 gt_21_52_g149(.A (in1[2]), .B (gt_21_52_n_3), .Y
       (gt_21_52_n_5));
  INVX2 gt_21_52_g153(.A (in2[2]), .Y (gt_21_52_n_3));
  NOR2BX1 gt_21_52_g2(.AN (in2[1]), .B (in1[1]), .Y (gt_21_52_n_2));
  NOR2BX1 gt_21_52_g155(.AN (in1[1]), .B (in2[1]), .Y (gt_21_52_n_1));
  NOR2BX1 gt_21_52_g156(.AN (in1[0]), .B (in2[0]), .Y (gt_21_52_n_0));
  INVXL gt_21_52_g157(.A (gt_21_52_n_6), .Y (gt_21_52_n_9));
endmodule


