Timing Analyzer report for pControle
Sat Nov 30 15:31:50 2019
Quartus Prime Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'state[0]'
 13. Slow 1200mV 85C Model Setup: 'state[1]'
 14. Slow 1200mV 85C Model Setup: 'clk'
 15. Slow 1200mV 85C Model Hold: 'state[0]'
 16. Slow 1200mV 85C Model Hold: 'state[1]'
 17. Slow 1200mV 85C Model Hold: 'clk'
 18. Slow 1200mV 85C Model Recovery: 'state[0]'
 19. Slow 1200mV 85C Model Recovery: 'state[1]'
 20. Slow 1200mV 85C Model Removal: 'state[0]'
 21. Slow 1200mV 85C Model Removal: 'state[1]'
 22. Slow 1200mV 85C Model Metastability Summary
 23. Slow 1200mV 0C Model Fmax Summary
 24. Slow 1200mV 0C Model Setup Summary
 25. Slow 1200mV 0C Model Hold Summary
 26. Slow 1200mV 0C Model Recovery Summary
 27. Slow 1200mV 0C Model Removal Summary
 28. Slow 1200mV 0C Model Minimum Pulse Width Summary
 29. Slow 1200mV 0C Model Setup: 'state[0]'
 30. Slow 1200mV 0C Model Setup: 'state[1]'
 31. Slow 1200mV 0C Model Setup: 'clk'
 32. Slow 1200mV 0C Model Hold: 'state[0]'
 33. Slow 1200mV 0C Model Hold: 'state[1]'
 34. Slow 1200mV 0C Model Hold: 'clk'
 35. Slow 1200mV 0C Model Recovery: 'state[0]'
 36. Slow 1200mV 0C Model Recovery: 'state[1]'
 37. Slow 1200mV 0C Model Removal: 'state[0]'
 38. Slow 1200mV 0C Model Removal: 'state[1]'
 39. Slow 1200mV 0C Model Metastability Summary
 40. Fast 1200mV 0C Model Setup Summary
 41. Fast 1200mV 0C Model Hold Summary
 42. Fast 1200mV 0C Model Recovery Summary
 43. Fast 1200mV 0C Model Removal Summary
 44. Fast 1200mV 0C Model Minimum Pulse Width Summary
 45. Fast 1200mV 0C Model Setup: 'state[0]'
 46. Fast 1200mV 0C Model Setup: 'state[1]'
 47. Fast 1200mV 0C Model Setup: 'clk'
 48. Fast 1200mV 0C Model Hold: 'state[1]'
 49. Fast 1200mV 0C Model Hold: 'state[0]'
 50. Fast 1200mV 0C Model Hold: 'clk'
 51. Fast 1200mV 0C Model Recovery: 'state[0]'
 52. Fast 1200mV 0C Model Recovery: 'state[1]'
 53. Fast 1200mV 0C Model Removal: 'state[0]'
 54. Fast 1200mV 0C Model Removal: 'state[1]'
 55. Fast 1200mV 0C Model Metastability Summary
 56. Multicorner Timing Analysis Summary
 57. Board Trace Model Assignments
 58. Input Transition Times
 59. Signal Integrity Metrics (Slow 1200mv 0c Model)
 60. Signal Integrity Metrics (Slow 1200mv 85c Model)
 61. Signal Integrity Metrics (Fast 1200mv 0c Model)
 62. Setup Transfers
 63. Hold Transfers
 64. Recovery Transfers
 65. Removal Transfers
 66. Report TCCS
 67. Report RSKM
 68. Unconstrained Paths Summary
 69. Clock Status Summary
 70. Unconstrained Input Ports
 71. Unconstrained Output Ports
 72. Unconstrained Input Ports
 73. Unconstrained Output Ports
 74. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; pControle                                           ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE115F29C7                                       ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.01        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   0.7%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                               ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets      ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }      ;
; state[0]   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { state[0] } ;
; state[1]   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { state[1] } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 121.89 MHz ; 121.89 MHz      ; state[0]   ;      ;
; 174.16 MHz ; 174.16 MHz      ; clk        ;      ;
; 174.16 MHz ; 174.16 MHz      ; state[1]   ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+----------+--------+-----------------+
; Clock    ; Slack  ; End Point TNS   ;
+----------+--------+-----------------+
; state[0] ; -6.392 ; -61.434         ;
; state[1] ; -5.730 ; -59.028         ;
; clk      ; -4.742 ; -18.886         ;
+----------+--------+-----------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+----------+--------+----------------+
; Clock    ; Slack  ; End Point TNS  ;
+----------+--------+----------------+
; state[0] ; -0.187 ; -0.187         ;
; state[1] ; -0.027 ; -0.027         ;
; clk      ; 0.607  ; 0.000          ;
+----------+--------+----------------+


+----------------------------------------+
; Slow 1200mV 85C Model Recovery Summary ;
+----------+--------+--------------------+
; Clock    ; Slack  ; End Point TNS      ;
+----------+--------+--------------------+
; state[0] ; -5.806 ; -73.101            ;
; state[1] ; -5.373 ; -74.108            ;
+----------+--------+--------------------+


+---------------------------------------+
; Slow 1200mV 85C Model Removal Summary ;
+----------+--------+-------------------+
; Clock    ; Slack  ; End Point TNS     ;
+----------+--------+-------------------+
; state[0] ; -0.090 ; -0.154            ;
; state[1] ; 0.138  ; 0.000             ;
+----------+--------+-------------------+


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+----------+--------+-------------------------------+
; Clock    ; Slack  ; End Point TNS                 ;
+----------+--------+-------------------------------+
; clk      ; -3.000 ; -9.425                        ;
; state[0] ; -1.089 ; -9.025                        ;
; state[1] ; -0.522 ; -4.168                        ;
+----------+--------+-------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'state[0]'                                                                     ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; -6.392 ; state[2]  ; slt_reg[0]$latch ; clk          ; state[0]    ; 1.000        ; 1.214      ; 7.878      ;
; -6.240 ; state[2]  ; slt_reg[0]$latch ; clk          ; state[0]    ; 0.500        ; 1.866      ; 7.878      ;
; -6.161 ; state[4]  ; slt_reg[0]$latch ; clk          ; state[0]    ; 1.000        ; 1.243      ; 7.676      ;
; -6.113 ; state[3]  ; slt_reg[0]$latch ; clk          ; state[0]    ; 1.000        ; 1.235      ; 7.620      ;
; -6.009 ; state[4]  ; slt_reg[0]$latch ; clk          ; state[0]    ; 0.500        ; 1.895      ; 7.676      ;
; -5.979 ; state[2]  ; slt_reg[1]$latch ; clk          ; state[0]    ; 1.000        ; 1.245      ; 7.498      ;
; -5.961 ; state[3]  ; slt_reg[0]$latch ; clk          ; state[0]    ; 0.500        ; 1.887      ; 7.620      ;
; -5.901 ; state[2]  ; slt_reg[2]$latch ; clk          ; state[0]    ; 1.000        ; 1.399      ; 7.579      ;
; -5.827 ; state[2]  ; slt_reg[1]$latch ; clk          ; state[0]    ; 0.500        ; 1.897      ; 7.498      ;
; -5.749 ; state[2]  ; slt_reg[2]$latch ; clk          ; state[0]    ; 0.500        ; 2.051      ; 7.579      ;
; -5.714 ; state[3]  ; slt_reg[1]$latch ; clk          ; state[0]    ; 1.000        ; 1.266      ; 7.254      ;
; -5.663 ; state[4]  ; slt_reg[1]$latch ; clk          ; state[0]    ; 1.000        ; 1.274      ; 7.211      ;
; -5.625 ; state[3]  ; slt_reg[2]$latch ; clk          ; state[0]    ; 1.000        ; 1.420      ; 7.324      ;
; -5.562 ; state[3]  ; slt_reg[1]$latch ; clk          ; state[0]    ; 0.500        ; 1.918      ; 7.254      ;
; -5.554 ; state[4]  ; slt_reg[2]$latch ; clk          ; state[0]    ; 1.000        ; 1.428      ; 7.261      ;
; -5.511 ; state[4]  ; slt_reg[1]$latch ; clk          ; state[0]    ; 0.500        ; 1.926      ; 7.211      ;
; -5.473 ; state[3]  ; slt_reg[2]$latch ; clk          ; state[0]    ; 0.500        ; 2.072      ; 7.324      ;
; -5.402 ; state[4]  ; slt_reg[2]$latch ; clk          ; state[0]    ; 0.500        ; 2.080      ; 7.261      ;
; -5.401 ; state[2]  ; slt_ula[0]$latch ; clk          ; state[0]    ; 1.000        ; 1.966      ; 7.459      ;
; -5.219 ; state[2]  ; wren$latch       ; clk          ; state[0]    ; 0.500        ; -0.617     ; 4.375      ;
; -5.183 ; state[2]  ; slt_ula[2]$latch ; clk          ; state[0]    ; 1.000        ; 1.967      ; 7.423      ;
; -5.170 ; state[4]  ; slt_ula[0]$latch ; clk          ; state[0]    ; 1.000        ; 1.995      ; 7.257      ;
; -5.169 ; state[2]  ; slt_ula[1]$latch ; clk          ; state[0]    ; 1.000        ; 2.140      ; 7.452      ;
; -4.988 ; state[4]  ; wren$latch       ; clk          ; state[0]    ; 0.500        ; -0.588     ; 4.173      ;
; -4.952 ; state[4]  ; slt_ula[2]$latch ; clk          ; state[0]    ; 1.000        ; 1.996      ; 7.221      ;
; -4.938 ; state[4]  ; slt_ula[1]$latch ; clk          ; state[0]    ; 1.000        ; 2.169      ; 7.250      ;
; -4.889 ; state[2]  ; ld_A$latch       ; clk          ; state[0]    ; 0.500        ; -1.332     ; 3.156      ;
; -4.773 ; state[2]  ; wren$latch       ; clk          ; state[0]    ; 1.000        ; -0.671     ; 4.375      ;
; -4.626 ; state[3]  ; rd$latch         ; clk          ; state[0]    ; 0.500        ; -0.867     ; 3.219      ;
; -4.581 ; state[2]  ; rd$latch         ; clk          ; state[0]    ; 0.500        ; -0.888     ; 3.153      ;
; -4.542 ; state[4]  ; wren$latch       ; clk          ; state[0]    ; 1.000        ; -0.642     ; 4.173      ;
; -4.494 ; state[3]  ; ld_A$latch       ; clk          ; state[0]    ; 0.500        ; -1.311     ; 2.782      ;
; -4.435 ; state[4]  ; c_mux$latch      ; clk          ; state[0]    ; 1.000        ; -1.367     ; 3.160      ;
; -4.391 ; state[4]  ; rd$latch         ; clk          ; state[0]    ; 0.500        ; -0.859     ; 2.992      ;
; -4.381 ; state[2]  ; ld_B$latch       ; clk          ; state[0]    ; 0.500        ; -1.331     ; 2.650      ;
; -4.321 ; state[3]  ; wren$latch       ; clk          ; state[0]    ; 0.500        ; -0.596     ; 3.498      ;
; -4.175 ; state[4]  ; ld_B$latch       ; clk          ; state[0]    ; 0.500        ; -1.302     ; 2.473      ;
; -4.157 ; state[3]  ; ld_B$latch       ; clk          ; state[0]    ; 0.500        ; -1.310     ; 2.447      ;
; -3.875 ; state[3]  ; wren$latch       ; clk          ; state[0]    ; 1.000        ; -0.650     ; 3.498      ;
; -3.859 ; state[2]  ; r_mux$latch      ; clk          ; state[0]    ; 1.000        ; -0.910     ; 3.048      ;
; -3.827 ; state[2]  ; r_mux$latch      ; clk          ; state[0]    ; 0.500        ; -0.378     ; 3.048      ;
; -3.780 ; state[1]  ; slt_reg[0]$latch ; state[1]     ; state[0]    ; 0.500        ; 3.807      ; 7.601      ;
; -3.602 ; state[0]  ; slt_reg[0]$latch ; state[0]     ; state[0]    ; 0.500        ; 3.807      ; 7.423      ;
; -3.589 ; state[1]  ; slt_reg[1]$latch ; state[1]     ; state[0]    ; 0.500        ; 3.838      ; 7.443      ;
; -3.560 ; state[4]  ; ld_A$latch       ; clk          ; state[0]    ; 0.500        ; -1.303     ; 1.856      ;
; -3.511 ; state[1]  ; slt_reg[2]$latch ; state[1]     ; state[0]    ; 0.500        ; 3.992      ; 7.524      ;
; -3.407 ; state[3]  ; c_mux$latch      ; clk          ; state[0]    ; 1.000        ; -1.375     ; 2.124      ;
; -3.389 ; state[0]  ; slt_reg[1]$latch ; state[0]     ; state[0]    ; 0.500        ; 3.838      ; 7.243      ;
; -3.366 ; state[2]  ; c_mux$latch      ; clk          ; state[0]    ; 1.000        ; -1.396     ; 2.062      ;
; -3.310 ; state[0]  ; slt_reg[2]$latch ; state[0]     ; state[0]    ; 0.500        ; 3.992      ; 7.323      ;
; -3.224 ; state[4]  ; r_mux$latch      ; clk          ; state[0]    ; 1.000        ; -0.881     ; 2.442      ;
; -3.192 ; state[4]  ; r_mux$latch      ; clk          ; state[0]    ; 0.500        ; -0.349     ; 2.442      ;
; -3.190 ; state[3]  ; r_mux$latch      ; clk          ; state[0]    ; 1.000        ; -0.889     ; 2.400      ;
; -3.164 ; state[0]  ; slt_reg[0]$latch ; state[0]     ; state[0]    ; 1.000        ; 3.807      ; 7.485      ;
; -3.158 ; state[3]  ; r_mux$latch      ; clk          ; state[0]    ; 0.500        ; -0.357     ; 2.400      ;
; -3.144 ; state[1]  ; slt_reg[0]$latch ; state[1]     ; state[0]    ; 1.000        ; 3.807      ; 7.465      ;
; -3.012 ; state[0]  ; slt_reg[0]$latch ; state[0]     ; state[0]    ; 0.500        ; 4.459      ; 7.485      ;
; -2.992 ; state[1]  ; slt_reg[0]$latch ; state[1]     ; state[0]    ; 0.500        ; 4.459      ; 7.465      ;
; -2.892 ; state[3]  ; slt_ula[0]$latch ; clk          ; state[0]    ; 1.000        ; 1.987      ; 4.971      ;
; -2.828 ; state[1]  ; slt_reg[1]$latch ; state[1]     ; state[0]    ; 1.000        ; 3.838      ; 7.182      ;
; -2.755 ; state[0]  ; slt_reg[1]$latch ; state[0]     ; state[0]    ; 1.000        ; 3.838      ; 7.109      ;
; -2.753 ; state[1]  ; slt_reg[2]$latch ; state[1]     ; state[0]    ; 1.000        ; 3.992      ; 7.266      ;
; -2.676 ; state[0]  ; slt_reg[2]$latch ; state[0]     ; state[0]    ; 1.000        ; 3.992      ; 7.189      ;
; -2.676 ; state[1]  ; slt_reg[1]$latch ; state[1]     ; state[0]    ; 0.500        ; 4.490      ; 7.182      ;
; -2.674 ; state[3]  ; slt_ula[2]$latch ; clk          ; state[0]    ; 1.000        ; 1.988      ; 4.935      ;
; -2.659 ; state[3]  ; slt_ula[1]$latch ; clk          ; state[0]    ; 1.000        ; 2.161      ; 4.963      ;
; -2.628 ; state[1]  ; slt_reg[0]$latch ; state[1]     ; state[0]    ; 1.000        ; 4.459      ; 7.601      ;
; -2.603 ; state[0]  ; slt_reg[1]$latch ; state[0]     ; state[0]    ; 0.500        ; 4.490      ; 7.109      ;
; -2.601 ; state[1]  ; slt_reg[2]$latch ; state[1]     ; state[0]    ; 0.500        ; 4.644      ; 7.266      ;
; -2.524 ; state[0]  ; slt_reg[2]$latch ; state[0]     ; state[0]    ; 0.500        ; 4.644      ; 7.189      ;
; -2.450 ; state[0]  ; slt_reg[0]$latch ; state[0]     ; state[0]    ; 1.000        ; 4.459      ; 7.423      ;
; -2.437 ; state[1]  ; slt_reg[1]$latch ; state[1]     ; state[0]    ; 1.000        ; 4.490      ; 7.443      ;
; -2.375 ; state[0]  ; slt_ula[0]$latch ; state[0]     ; state[0]    ; 0.500        ; 4.559      ; 6.768      ;
; -2.359 ; state[1]  ; slt_reg[2]$latch ; state[1]     ; state[0]    ; 1.000        ; 4.644      ; 7.524      ;
; -2.237 ; state[0]  ; slt_reg[1]$latch ; state[0]     ; state[0]    ; 1.000        ; 4.490      ; 7.243      ;
; -2.191 ; state[1]  ; slt_ula[0]$latch ; state[1]     ; state[0]    ; 0.500        ; 4.559      ; 6.584      ;
; -2.158 ; state[0]  ; slt_reg[2]$latch ; state[0]     ; state[0]    ; 1.000        ; 4.644      ; 7.323      ;
; -2.140 ; state[0]  ; slt_ula[1]$latch ; state[0]     ; state[0]    ; 0.500        ; 4.733      ; 6.758      ;
; -2.132 ; state[0]  ; slt_ula[2]$latch ; state[0]     ; state[0]    ; 0.500        ; 4.560      ; 6.707      ;
; -2.009 ; state[0]  ; c_mux$latch      ; state[0]     ; state[0]    ; 0.500        ; 1.197      ; 3.040      ;
; -2.008 ; state[0]  ; slt_ula[0]$latch ; state[0]     ; state[0]    ; 1.000        ; 4.559      ; 6.901      ;
; -2.008 ; state[1]  ; r_mux$latch      ; state[1]     ; state[0]    ; 0.500        ; 1.683      ; 3.532      ;
; -1.968 ; state[1]  ; wren$latch       ; state[1]     ; state[0]    ; 0.500        ; 1.922      ; 3.905      ;
; -1.954 ; state[1]  ; slt_ula[1]$latch ; state[1]     ; state[0]    ; 0.500        ; 4.733      ; 6.572      ;
; -1.949 ; state[1]  ; slt_ula[2]$latch ; state[1]     ; state[0]    ; 0.500        ; 4.560      ; 6.524      ;
; -1.940 ; state[1]  ; wren$latch       ; state[1]     ; state[0]    ; 0.500        ; 1.976      ; 3.931      ;
; -1.910 ; state[0]  ; ld_A$latch       ; state[0]     ; state[0]    ; 0.500        ; 1.261      ; 3.012      ;
; -1.826 ; state[0]  ; wren$latch       ; state[0]     ; state[0]    ; 0.500        ; 1.976      ; 3.817      ;
; -1.813 ; state[0]  ; wren$latch       ; state[0]     ; state[0]    ; 0.500        ; 1.922      ; 3.750      ;
; -1.806 ; state[1]  ; ld_A$latch       ; state[1]     ; state[0]    ; 0.500        ; 1.261      ; 2.908      ;
; -1.802 ; state[1]  ; slt_ula[0]$latch ; state[1]     ; state[0]    ; 1.000        ; 4.559      ; 6.695      ;
; -1.790 ; state[0]  ; slt_ula[2]$latch ; state[0]     ; state[0]    ; 1.000        ; 4.560      ; 6.865      ;
; -1.776 ; state[0]  ; slt_ula[1]$latch ; state[0]     ; state[0]    ; 1.000        ; 4.733      ; 6.894      ;
; -1.677 ; state[0]  ; rd$latch         ; state[0]     ; state[0]    ; 0.500        ; 1.705      ; 3.084      ;
; -1.633 ; state[1]  ; ld_B$latch       ; state[1]     ; state[0]    ; 0.500        ; 1.262      ; 2.737      ;
; -1.615 ; state[0]  ; ld_B$latch       ; state[0]     ; state[0]    ; 0.500        ; 1.262      ; 2.719      ;
; -1.608 ; state[1]  ; c_mux$latch      ; state[1]     ; state[0]    ; 0.500        ; 1.197      ; 2.639      ;
; -1.584 ; state[1]  ; slt_ula[2]$latch ; state[1]     ; state[0]    ; 1.000        ; 4.560      ; 6.659      ;
; -1.567 ; state[1]  ; slt_ula[1]$latch ; state[1]     ; state[0]    ; 1.000        ; 4.733      ; 6.685      ;
; -1.508 ; state[0]  ; ld_A$latch       ; state[0]     ; state[0]    ; 1.000        ; 1.261      ; 3.110      ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'state[1]'                                                                     ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; -5.730 ; state[2]  ; slt_ula[0]$latch ; clk          ; state[1]    ; 0.500        ; 2.137      ; 7.459      ;
; -5.619 ; state[2]  ; slt_reg[0]$latch ; clk          ; state[1]    ; 0.500        ; 2.487      ; 7.878      ;
; -5.512 ; state[2]  ; slt_ula[2]$latch ; clk          ; state[1]    ; 0.500        ; 2.138      ; 7.423      ;
; -5.499 ; state[4]  ; slt_ula[0]$latch ; clk          ; state[1]    ; 0.500        ; 2.166      ; 7.257      ;
; -5.498 ; state[2]  ; slt_ula[1]$latch ; clk          ; state[1]    ; 0.500        ; 2.311      ; 7.452      ;
; -5.388 ; state[4]  ; slt_reg[0]$latch ; clk          ; state[1]    ; 0.500        ; 2.516      ; 7.676      ;
; -5.340 ; state[3]  ; slt_reg[0]$latch ; clk          ; state[1]    ; 0.500        ; 2.508      ; 7.620      ;
; -5.281 ; state[4]  ; slt_ula[2]$latch ; clk          ; state[1]    ; 0.500        ; 2.167      ; 7.221      ;
; -5.267 ; state[4]  ; slt_ula[1]$latch ; clk          ; state[1]    ; 0.500        ; 2.340      ; 7.250      ;
; -5.206 ; state[2]  ; slt_reg[1]$latch ; clk          ; state[1]    ; 0.500        ; 2.518      ; 7.498      ;
; -5.128 ; state[2]  ; slt_reg[2]$latch ; clk          ; state[1]    ; 0.500        ; 2.672      ; 7.579      ;
; -5.094 ; state[2]  ; wren$latch       ; clk          ; state[1]    ; 0.500        ; -0.492     ; 4.375      ;
; -4.972 ; state[2]  ; slt_ula[0]$latch ; clk          ; state[1]    ; 1.000        ; 2.395      ; 7.459      ;
; -4.941 ; state[3]  ; slt_reg[1]$latch ; clk          ; state[1]    ; 0.500        ; 2.539      ; 7.254      ;
; -4.890 ; state[4]  ; slt_reg[1]$latch ; clk          ; state[1]    ; 0.500        ; 2.547      ; 7.211      ;
; -4.863 ; state[4]  ; wren$latch       ; clk          ; state[1]    ; 0.500        ; -0.463     ; 4.173      ;
; -4.852 ; state[3]  ; slt_reg[2]$latch ; clk          ; state[1]    ; 0.500        ; 2.693      ; 7.324      ;
; -4.781 ; state[4]  ; slt_reg[2]$latch ; clk          ; state[1]    ; 0.500        ; 2.701      ; 7.261      ;
; -4.754 ; state[2]  ; slt_ula[2]$latch ; clk          ; state[1]    ; 1.000        ; 2.396      ; 7.423      ;
; -4.741 ; state[4]  ; slt_ula[0]$latch ; clk          ; state[1]    ; 1.000        ; 2.424      ; 7.257      ;
; -4.740 ; state[2]  ; slt_ula[1]$latch ; clk          ; state[1]    ; 1.000        ; 2.569      ; 7.452      ;
; -4.640 ; state[2]  ; wren$latch       ; clk          ; state[1]    ; 1.000        ; -0.538     ; 4.375      ;
; -4.523 ; state[4]  ; slt_ula[2]$latch ; clk          ; state[1]    ; 1.000        ; 2.425      ; 7.221      ;
; -4.521 ; state[3]  ; rd$latch         ; clk          ; state[1]    ; 1.000        ; -1.262     ; 3.219      ;
; -4.509 ; state[4]  ; slt_ula[1]$latch ; clk          ; state[1]    ; 1.000        ; 2.598      ; 7.250      ;
; -4.476 ; state[2]  ; rd$latch         ; clk          ; state[1]    ; 1.000        ; -1.283     ; 3.153      ;
; -4.409 ; state[4]  ; wren$latch       ; clk          ; state[1]    ; 1.000        ; -0.509     ; 4.173      ;
; -4.286 ; state[4]  ; rd$latch         ; clk          ; state[1]    ; 1.000        ; -1.254     ; 2.992      ;
; -4.214 ; state[2]  ; ld_A$latch       ; clk          ; state[1]    ; 0.500        ; -0.657     ; 3.156      ;
; -4.196 ; state[3]  ; wren$latch       ; clk          ; state[1]    ; 0.500        ; -0.471     ; 3.498      ;
; -4.193 ; state[4]  ; c_mux$latch      ; clk          ; state[1]    ; 0.500        ; -0.625     ; 3.160      ;
; -3.819 ; state[3]  ; ld_A$latch       ; clk          ; state[1]    ; 0.500        ; -0.636     ; 2.782      ;
; -3.761 ; state[2]  ; ld_B$latch       ; clk          ; state[1]    ; 0.500        ; -0.711     ; 2.650      ;
; -3.742 ; state[3]  ; wren$latch       ; clk          ; state[1]    ; 1.000        ; -0.517     ; 3.498      ;
; -3.726 ; state[2]  ; r_mux$latch      ; clk          ; state[1]    ; 1.000        ; -0.777     ; 3.048      ;
; -3.587 ; state[2]  ; r_mux$latch      ; clk          ; state[1]    ; 0.500        ; -0.138     ; 3.048      ;
; -3.555 ; state[4]  ; ld_B$latch       ; clk          ; state[1]    ; 0.500        ; -0.682     ; 2.473      ;
; -3.537 ; state[3]  ; ld_B$latch       ; clk          ; state[1]    ; 0.500        ; -0.690     ; 2.447      ;
; -3.459 ; state[4]  ; c_mux$latch      ; clk          ; state[1]    ; 1.000        ; -0.391     ; 3.160      ;
; -3.221 ; state[3]  ; slt_ula[0]$latch ; clk          ; state[1]    ; 0.500        ; 2.158      ; 4.971      ;
; -3.165 ; state[3]  ; c_mux$latch      ; clk          ; state[1]    ; 0.500        ; -0.633     ; 2.124      ;
; -3.124 ; state[2]  ; c_mux$latch      ; clk          ; state[1]    ; 0.500        ; -0.654     ; 2.062      ;
; -3.091 ; state[4]  ; r_mux$latch      ; clk          ; state[1]    ; 1.000        ; -0.748     ; 2.442      ;
; -3.057 ; state[3]  ; r_mux$latch      ; clk          ; state[1]    ; 1.000        ; -0.756     ; 2.400      ;
; -3.003 ; state[3]  ; slt_ula[2]$latch ; clk          ; state[1]    ; 0.500        ; 2.159      ; 4.935      ;
; -2.988 ; state[3]  ; slt_ula[1]$latch ; clk          ; state[1]    ; 0.500        ; 2.332      ; 4.963      ;
; -2.952 ; state[4]  ; r_mux$latch      ; clk          ; state[1]    ; 0.500        ; -0.109     ; 2.442      ;
; -2.918 ; state[3]  ; r_mux$latch      ; clk          ; state[1]    ; 0.500        ; -0.117     ; 2.400      ;
; -2.885 ; state[4]  ; ld_A$latch       ; clk          ; state[1]    ; 0.500        ; -0.628     ; 1.856      ;
; -2.463 ; state[3]  ; slt_ula[0]$latch ; clk          ; state[1]    ; 1.000        ; 2.416      ; 4.971      ;
; -2.431 ; state[3]  ; c_mux$latch      ; clk          ; state[1]    ; 1.000        ; -0.399     ; 2.124      ;
; -2.391 ; state[0]  ; slt_reg[0]$latch ; state[0]     ; state[1]    ; 0.500        ; 5.080      ; 7.485      ;
; -2.390 ; state[2]  ; c_mux$latch      ; clk          ; state[1]    ; 1.000        ; -0.420     ; 2.062      ;
; -2.371 ; state[1]  ; slt_reg[0]$latch ; state[1]     ; state[1]    ; 0.500        ; 5.080      ; 7.465      ;
; -2.337 ; state[0]  ; slt_ula[0]$latch ; state[0]     ; state[1]    ; 0.500        ; 4.730      ; 6.901      ;
; -2.245 ; state[3]  ; slt_ula[2]$latch ; clk          ; state[1]    ; 1.000        ; 2.417      ; 4.935      ;
; -2.230 ; state[3]  ; slt_ula[1]$latch ; clk          ; state[1]    ; 1.000        ; 2.590      ; 4.963      ;
; -2.131 ; state[1]  ; slt_ula[0]$latch ; state[1]     ; state[1]    ; 0.500        ; 4.730      ; 6.695      ;
; -2.119 ; state[0]  ; slt_ula[2]$latch ; state[0]     ; state[1]    ; 0.500        ; 4.731      ; 6.865      ;
; -2.106 ; state[0]  ; rd$latch         ; state[0]     ; state[1]    ; 0.500        ; 1.310      ; 3.118      ;
; -2.105 ; state[0]  ; slt_ula[1]$latch ; state[0]     ; state[1]    ; 0.500        ; 4.904      ; 6.894      ;
; -2.055 ; state[1]  ; slt_reg[1]$latch ; state[1]     ; state[1]    ; 0.500        ; 5.111      ; 7.182      ;
; -2.007 ; state[1]  ; slt_reg[0]$latch ; state[1]     ; state[1]    ; 1.000        ; 5.080      ; 7.601      ;
; -1.982 ; state[0]  ; slt_reg[1]$latch ; state[0]     ; state[1]    ; 0.500        ; 5.111      ; 7.109      ;
; -1.980 ; state[1]  ; slt_reg[2]$latch ; state[1]     ; state[1]    ; 0.500        ; 5.265      ; 7.266      ;
; -1.946 ; state[0]  ; slt_ula[0]$latch ; state[0]     ; state[1]    ; 0.500        ; 4.988      ; 6.768      ;
; -1.913 ; state[1]  ; slt_ula[2]$latch ; state[1]     ; state[1]    ; 0.500        ; 4.731      ; 6.659      ;
; -1.903 ; state[0]  ; slt_reg[2]$latch ; state[0]     ; state[1]    ; 0.500        ; 5.265      ; 7.189      ;
; -1.896 ; state[1]  ; slt_ula[1]$latch ; state[1]     ; state[1]    ; 0.500        ; 4.904      ; 6.685      ;
; -1.875 ; state[1]  ; r_mux$latch      ; state[1]     ; state[1]    ; 0.500        ; 1.816      ; 3.532      ;
; -1.851 ; state[1]  ; rd$latch         ; state[1]     ; state[1]    ; 0.500        ; 1.310      ; 2.863      ;
; -1.835 ; state[1]  ; wren$latch       ; state[1]     ; state[1]    ; 0.500        ; 2.055      ; 3.905      ;
; -1.829 ; state[0]  ; slt_reg[0]$latch ; state[0]     ; state[1]    ; 1.000        ; 5.080      ; 7.423      ;
; -1.816 ; state[1]  ; slt_reg[1]$latch ; state[1]     ; state[1]    ; 1.000        ; 5.111      ; 7.443      ;
; -1.815 ; state[1]  ; wren$latch       ; state[1]     ; state[1]    ; 0.500        ; 2.101      ; 3.931      ;
; -1.762 ; state[1]  ; slt_ula[0]$latch ; state[1]     ; state[1]    ; 0.500        ; 4.988      ; 6.584      ;
; -1.738 ; state[1]  ; slt_reg[2]$latch ; state[1]     ; state[1]    ; 1.000        ; 5.265      ; 7.524      ;
; -1.711 ; state[0]  ; slt_ula[1]$latch ; state[0]     ; state[1]    ; 0.500        ; 5.162      ; 6.758      ;
; -1.704 ; state[0]  ; slt_ula[0]$latch ; state[0]     ; state[1]    ; 1.000        ; 4.730      ; 6.768      ;
; -1.703 ; state[0]  ; slt_ula[2]$latch ; state[0]     ; state[1]    ; 0.500        ; 4.989      ; 6.707      ;
; -1.701 ; state[0]  ; wren$latch       ; state[0]     ; state[1]    ; 0.500        ; 2.101      ; 3.817      ;
; -1.680 ; state[0]  ; wren$latch       ; state[0]     ; state[1]    ; 0.500        ; 2.055      ; 3.750      ;
; -1.616 ; state[0]  ; slt_reg[1]$latch ; state[0]     ; state[1]    ; 1.000        ; 5.111      ; 7.243      ;
; -1.579 ; state[0]  ; slt_ula[0]$latch ; state[0]     ; state[1]    ; 1.000        ; 4.988      ; 6.901      ;
; -1.572 ; state[0]  ; rd$latch         ; state[0]     ; state[1]    ; 1.000        ; 1.310      ; 3.084      ;
; -1.537 ; state[0]  ; slt_reg[2]$latch ; state[0]     ; state[1]    ; 1.000        ; 5.265      ; 7.323      ;
; -1.525 ; state[1]  ; slt_ula[1]$latch ; state[1]     ; state[1]    ; 0.500        ; 5.162      ; 6.572      ;
; -1.520 ; state[1]  ; slt_ula[2]$latch ; state[1]     ; state[1]    ; 0.500        ; 4.989      ; 6.524      ;
; -1.520 ; state[1]  ; slt_ula[0]$latch ; state[1]     ; state[1]    ; 1.000        ; 4.730      ; 6.584      ;
; -1.469 ; state[0]  ; slt_ula[1]$latch ; state[0]     ; state[1]    ; 1.000        ; 4.904      ; 6.758      ;
; -1.461 ; state[0]  ; slt_ula[2]$latch ; state[0]     ; state[1]    ; 1.000        ; 4.731      ; 6.707      ;
; -1.373 ; state[1]  ; slt_ula[0]$latch ; state[1]     ; state[1]    ; 1.000        ; 4.988      ; 6.695      ;
; -1.361 ; state[0]  ; slt_ula[2]$latch ; state[0]     ; state[1]    ; 1.000        ; 4.989      ; 6.865      ;
; -1.361 ; state[1]  ; wren$latch       ; state[1]     ; state[1]    ; 1.000        ; 2.055      ; 3.931      ;
; -1.347 ; state[0]  ; slt_ula[1]$latch ; state[0]     ; state[1]    ; 1.000        ; 5.162      ; 6.894      ;
; -1.310 ; state[1]  ; r_mux$latch      ; state[1]     ; state[1]    ; 1.000        ; 1.816      ; 3.467      ;
; -1.289 ; state[1]  ; wren$latch       ; state[1]     ; state[1]    ; 1.000        ; 2.101      ; 3.905      ;
; -1.283 ; state[1]  ; slt_ula[1]$latch ; state[1]     ; state[1]    ; 1.000        ; 4.904      ; 6.572      ;
; -1.278 ; state[1]  ; slt_ula[2]$latch ; state[1]     ; state[1]    ; 1.000        ; 4.731      ; 6.524      ;
; -1.247 ; state[0]  ; wren$latch       ; state[0]     ; state[1]    ; 1.000        ; 2.055      ; 3.817      ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                  ;
+--------+-----------+----------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------+--------------+-------------+--------------+------------+------------+
; -4.742 ; state[2]  ; state[0] ; clk          ; clk         ; 1.000        ; 0.377      ; 6.117      ;
; -4.511 ; state[4]  ; state[0] ; clk          ; clk         ; 1.000        ; 0.406      ; 5.915      ;
; -3.860 ; state[4]  ; state[4] ; clk          ; clk         ; 1.000        ; -0.069     ; 4.789      ;
; -3.735 ; state[2]  ; state[1] ; clk          ; clk         ; 1.000        ; 0.376      ; 5.109      ;
; -3.719 ; state[2]  ; state[2] ; clk          ; clk         ; 1.000        ; -0.070     ; 4.647      ;
; -3.626 ; state[4]  ; state[1] ; clk          ; clk         ; 1.000        ; 0.405      ; 5.029      ;
; -3.584 ; state[2]  ; state[4] ; clk          ; clk         ; 1.000        ; -0.098     ; 4.484      ;
; -3.552 ; state[3]  ; state[4] ; clk          ; clk         ; 1.000        ; -0.077     ; 4.473      ;
; -3.488 ; state[4]  ; state[2] ; clk          ; clk         ; 1.000        ; -0.041     ; 4.445      ;
; -3.025 ; state[3]  ; state[1] ; clk          ; clk         ; 1.000        ; 0.397      ; 4.420      ;
; -2.830 ; state[2]  ; state[3] ; clk          ; clk         ; 1.000        ; -0.090     ; 3.738      ;
; -2.812 ; state[3]  ; state[2] ; clk          ; clk         ; 1.000        ; -0.049     ; 3.761      ;
; -2.359 ; state[3]  ; state[3] ; clk          ; clk         ; 1.000        ; -0.069     ; 3.288      ;
; -1.970 ; state[4]  ; state[3] ; clk          ; clk         ; 1.000        ; -0.061     ; 2.907      ;
; -1.952 ; state[0]  ; state[0] ; state[0]     ; clk         ; 0.500        ; 2.970      ; 5.642      ;
; -1.813 ; state[0]  ; state[1] ; state[0]     ; clk         ; 0.500        ; 2.969      ; 5.502      ;
; -1.770 ; state[1]  ; state[1] ; state[1]     ; clk         ; 0.500        ; 2.969      ; 5.459      ;
; -1.574 ; state[1]  ; state[0] ; state[1]     ; clk         ; 0.500        ; 2.970      ; 5.264      ;
; -1.482 ; state[1]  ; state[4] ; state[1]     ; clk         ; 0.500        ; 2.471      ; 4.673      ;
; -1.386 ; state[0]  ; state[0] ; state[0]     ; clk         ; 1.000        ; 2.970      ; 5.576      ;
; -1.303 ; state[0]  ; state[1] ; state[0]     ; clk         ; 1.000        ; 2.969      ; 5.492      ;
; -1.287 ; state[1]  ; state[1] ; state[1]     ; clk         ; 1.000        ; 2.969      ; 5.476      ;
; -1.107 ; state[0]  ; state[4] ; state[0]     ; clk         ; 0.500        ; 2.471      ; 4.298      ;
; -1.080 ; state[1]  ; state[3] ; state[1]     ; clk         ; 0.500        ; 2.479      ; 4.279      ;
; -1.076 ; state[0]  ; state[2] ; state[0]     ; clk         ; 0.500        ; 2.499      ; 4.295      ;
; -1.073 ; state[1]  ; state[0] ; state[1]     ; clk         ; 1.000        ; 2.970      ; 5.263      ;
; -1.015 ; state[1]  ; state[2] ; state[1]     ; clk         ; 0.500        ; 2.499      ; 4.234      ;
; -1.013 ; state[3]  ; state[0] ; clk          ; clk         ; 1.000        ; 0.398      ; 2.409      ;
; -1.001 ; state[1]  ; state[4] ; state[1]     ; clk         ; 1.000        ; 2.471      ; 4.692      ;
; -0.953 ; state[0]  ; state[3] ; state[0]     ; clk         ; 0.500        ; 2.479      ; 4.152      ;
; -0.631 ; state[0]  ; state[2] ; state[0]     ; clk         ; 1.000        ; 2.499      ; 4.350      ;
; -0.598 ; state[0]  ; state[4] ; state[0]     ; clk         ; 1.000        ; 2.471      ; 4.289      ;
; -0.577 ; state[1]  ; state[3] ; state[1]     ; clk         ; 1.000        ; 2.479      ; 4.276      ;
; -0.461 ; state[1]  ; state[2] ; state[1]     ; clk         ; 1.000        ; 2.499      ; 4.180      ;
; -0.432 ; state[0]  ; state[3] ; state[0]     ; clk         ; 1.000        ; 2.479      ; 4.131      ;
+--------+-----------+----------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'state[0]'                                                                      ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; -0.187 ; state[1]  ; r_mux$latch      ; state[1]     ; state[0]    ; 0.000        ; 3.272      ; 3.337      ;
; 0.376  ; state[1]  ; r_mux$latch      ; state[1]     ; state[0]    ; -0.500       ; 3.272      ; 3.400      ;
; 0.465  ; state[1]  ; r_mux$latch      ; state[1]     ; state[0]    ; 0.000        ; 2.683      ; 3.400      ;
; 0.491  ; state[0]  ; wren$latch       ; state[0]     ; state[0]    ; 0.000        ; 2.949      ; 3.672      ;
; 0.564  ; state[1]  ; wren$latch       ; state[1]     ; state[0]    ; 0.000        ; 2.949      ; 3.765      ;
; 0.717  ; state[1]  ; rd$latch         ; state[1]     ; state[0]    ; 0.000        ; 1.776      ; 2.745      ;
; 0.902  ; state[0]  ; wren$latch       ; state[0]     ; state[0]    ; -0.500       ; 2.949      ; 3.603      ;
; 0.902  ; state[1]  ; r_mux$latch      ; state[1]     ; state[0]    ; -0.500       ; 2.683      ; 3.337      ;
; 0.971  ; state[0]  ; rd$latch         ; state[0]     ; state[0]    ; 0.000        ; 1.776      ; 2.979      ;
; 0.994  ; state[1]  ; c_mux$latch      ; state[1]     ; state[0]    ; 0.000        ; 1.247      ; 2.493      ;
; 0.999  ; state[1]  ; ld_B$latch       ; state[1]     ; state[0]    ; 0.000        ; 1.337      ; 2.588      ;
; 1.027  ; state[1]  ; wren$latch       ; state[1]     ; state[0]    ; -0.500       ; 2.949      ; 3.728      ;
; 1.056  ; state[0]  ; ld_B$latch       ; state[0]     ; state[0]    ; 0.000        ; 1.337      ; 2.625      ;
; 1.077  ; state[1]  ; rd$latch         ; state[1]     ; state[0]    ; -0.500       ; 1.776      ; 2.605      ;
; 1.126  ; state[1]  ; slt_reg[0]$latch ; state[1]     ; state[0]    ; 0.000        ; 4.739      ; 6.117      ;
; 1.129  ; state[1]  ; slt_ula[1]$latch ; state[1]     ; state[0]    ; 0.000        ; 5.007      ; 6.388      ;
; 1.147  ; state[1]  ; ld_A$latch       ; state[1]     ; state[0]    ; 0.000        ; 1.336      ; 2.735      ;
; 1.219  ; state[0]  ; ld_A$latch       ; state[0]     ; state[0]    ; 0.000        ; 1.336      ; 2.787      ;
; 1.225  ; state[0]  ; slt_reg[0]$latch ; state[0]     ; state[0]    ; 0.000        ; 4.739      ; 6.196      ;
; 1.276  ; state[0]  ; c_mux$latch      ; state[0]     ; state[0]    ; 0.000        ; 1.247      ; 2.755      ;
; 1.300  ; state[0]  ; slt_reg[2]$latch ; state[0]     ; state[0]    ; 0.000        ; 4.931      ; 6.463      ;
; 1.305  ; state[0]  ; wren$latch       ; state[0]     ; state[0]    ; 0.000        ; 2.066      ; 3.603      ;
; 1.322  ; state[1]  ; slt_ula[2]$latch ; state[1]     ; state[0]    ; 0.000        ; 4.827      ; 6.401      ;
; 1.341  ; state[1]  ; slt_ula[0]$latch ; state[1]     ; state[0]    ; 0.000        ; 4.826      ; 6.419      ;
; 1.349  ; state[0]  ; slt_ula[1]$latch ; state[0]     ; state[0]    ; 0.000        ; 5.007      ; 6.588      ;
; 1.410  ; state[1]  ; wren$latch       ; state[1]     ; state[0]    ; 0.000        ; 2.066      ; 3.728      ;
; 1.414  ; state[4]  ; r_mux$latch      ; clk          ; state[0]    ; 0.000        ; 0.801      ; 2.245      ;
; 1.416  ; state[1]  ; slt_reg[2]$latch ; state[1]     ; state[0]    ; 0.000        ; 4.931      ; 6.599      ;
; 1.429  ; state[0]  ; rd$latch         ; state[0]     ; state[0]    ; -0.500       ; 1.776      ; 2.957      ;
; 1.434  ; state[3]  ; r_mux$latch      ; clk          ; state[0]    ; 0.000        ; 0.793      ; 2.257      ;
; 1.462  ; state[0]  ; slt_reg[1]$latch ; state[0]     ; state[0]    ; 0.000        ; 4.770      ; 6.464      ;
; 1.503  ; state[1]  ; ld_B$latch       ; state[1]     ; state[0]    ; -0.500       ; 1.337      ; 2.592      ;
; 1.506  ; state[0]  ; ld_B$latch       ; state[0]     ; state[0]    ; -0.500       ; 1.337      ; 2.595      ;
; 1.518  ; state[1]  ; slt_ula[1]$latch ; state[1]     ; state[0]    ; -0.500       ; 5.007      ; 6.277      ;
; 1.527  ; state[1]  ; c_mux$latch      ; state[1]     ; state[0]    ; -0.500       ; 1.247      ; 2.526      ;
; 1.532  ; state[1]  ; slt_reg[1]$latch ; state[1]     ; state[0]    ; 0.000        ; 4.770      ; 6.554      ;
; 1.539  ; state[0]  ; slt_ula[2]$latch ; state[0]     ; state[0]    ; 0.000        ; 4.827      ; 6.598      ;
; 1.559  ; state[0]  ; slt_ula[0]$latch ; state[0]     ; state[0]    ; 0.000        ; 4.826      ; 6.617      ;
; 1.574  ; state[1]  ; slt_reg[0]$latch ; state[1]     ; state[0]    ; -0.500       ; 4.739      ; 6.065      ;
; 1.603  ; state[1]  ; ld_A$latch       ; state[1]     ; state[0]    ; -0.500       ; 1.336      ; 2.691      ;
; 1.663  ; state[0]  ; ld_A$latch       ; state[0]     ; state[0]    ; -0.500       ; 1.336      ; 2.751      ;
; 1.687  ; state[1]  ; slt_ula[2]$latch ; state[1]     ; state[0]    ; -0.500       ; 4.827      ; 6.266      ;
; 1.696  ; state[0]  ; slt_ula[1]$latch ; state[0]     ; state[0]    ; -0.500       ; 5.007      ; 6.455      ;
; 1.714  ; state[2]  ; slt_reg[0]$latch ; clk          ; state[0]    ; -0.500       ; 2.240      ; 3.484      ;
; 1.728  ; state[1]  ; slt_ula[0]$latch ; state[1]     ; state[0]    ; -0.500       ; 4.826      ; 6.306      ;
; 1.818  ; state[1]  ; slt_reg[2]$latch ; state[1]     ; state[0]    ; -0.500       ; 4.931      ; 6.501      ;
; 1.846  ; state[1]  ; slt_reg[0]$latch ; state[1]     ; state[0]    ; 0.000        ; 3.967      ; 6.065      ;
; 1.854  ; state[0]  ; wren$latch       ; state[0]     ; state[0]    ; -0.500       ; 2.066      ; 3.672      ;
; 1.859  ; state[0]  ; slt_reg[2]$latch ; state[0]     ; state[0]    ; -0.500       ; 4.931      ; 6.542      ;
; 1.862  ; state[0]  ; slt_ula[2]$latch ; state[0]     ; state[0]    ; -0.500       ; 4.827      ; 6.441      ;
; 1.904  ; state[0]  ; slt_ula[0]$latch ; state[0]     ; state[0]    ; -0.500       ; 4.826      ; 6.482      ;
; 1.912  ; state[0]  ; c_mux$latch      ; state[0]     ; state[0]    ; -0.500       ; 1.247      ; 2.911      ;
; 1.934  ; state[1]  ; slt_reg[1]$latch ; state[1]     ; state[0]    ; -0.500       ; 4.770      ; 6.456      ;
; 1.940  ; state[0]  ; slt_reg[0]$latch ; state[0]     ; state[0]    ; -0.500       ; 4.739      ; 6.431      ;
; 1.947  ; state[1]  ; wren$latch       ; state[1]     ; state[0]    ; -0.500       ; 2.066      ; 3.765      ;
; 1.986  ; state[2]  ; slt_reg[0]$latch ; clk          ; state[0]    ; 0.000        ; 1.468      ; 3.484      ;
; 2.020  ; state[0]  ; slt_reg[1]$latch ; state[0]     ; state[0]    ; -0.500       ; 4.770      ; 6.542      ;
; 2.066  ; state[2]  ; r_mux$latch      ; clk          ; state[0]    ; 0.000        ; 0.773      ; 2.869      ;
; 2.090  ; state[1]  ; slt_reg[2]$latch ; state[1]     ; state[0]    ; 0.000        ; 4.159      ; 6.501      ;
; 2.124  ; state[3]  ; slt_ula[1]$latch ; clk          ; state[0]    ; 0.000        ; 2.528      ; 4.682      ;
; 2.151  ; state[0]  ; slt_reg[2]$latch ; state[0]     ; state[0]    ; 0.000        ; 4.159      ; 6.542      ;
; 2.206  ; state[1]  ; slt_reg[1]$latch ; state[1]     ; state[0]    ; 0.000        ; 3.998      ; 6.456      ;
; 2.232  ; state[0]  ; slt_reg[0]$latch ; state[0]     ; state[0]    ; 0.000        ; 3.967      ; 6.431      ;
; 2.291  ; state[3]  ; slt_ula[2]$latch ; clk          ; state[0]    ; 0.000        ; 2.348      ; 4.669      ;
; 2.312  ; state[0]  ; slt_reg[1]$latch ; state[0]     ; state[0]    ; 0.000        ; 3.998      ; 6.542      ;
; 2.333  ; state[3]  ; slt_ula[0]$latch ; clk          ; state[0]    ; 0.000        ; 2.347      ; 4.710      ;
; 2.398  ; state[1]  ; slt_reg[0]$latch ; state[1]     ; state[0]    ; -0.500       ; 3.967      ; 6.117      ;
; 2.477  ; state[0]  ; slt_reg[0]$latch ; state[0]     ; state[0]    ; -0.500       ; 3.967      ; 6.196      ;
; 2.503  ; state[4]  ; r_mux$latch      ; clk          ; state[0]    ; -0.500       ; 0.212      ; 2.245      ;
; 2.523  ; state[3]  ; r_mux$latch      ; clk          ; state[0]    ; -0.500       ; 0.204      ; 2.257      ;
; 2.552  ; state[0]  ; slt_reg[2]$latch ; state[0]     ; state[0]    ; -0.500       ; 4.159      ; 6.463      ;
; 2.688  ; state[1]  ; slt_reg[2]$latch ; state[1]     ; state[0]    ; -0.500       ; 4.159      ; 6.599      ;
; 2.690  ; state[3]  ; wren$latch       ; clk          ; state[0]    ; 0.000        ; 0.470      ; 3.190      ;
; 2.714  ; state[0]  ; slt_reg[1]$latch ; state[0]     ; state[0]    ; -0.500       ; 3.998      ; 6.464      ;
; 2.804  ; state[1]  ; slt_reg[1]$latch ; state[1]     ; state[0]    ; -0.500       ; 3.998      ; 6.554      ;
; 3.143  ; state[2]  ; c_mux$latch      ; clk          ; state[0]    ; 0.000        ; -1.252     ; 1.921      ;
; 3.155  ; state[2]  ; r_mux$latch      ; clk          ; state[0]    ; -0.500       ; 0.184      ; 2.869      ;
; 3.226  ; state[3]  ; c_mux$latch      ; clk          ; state[0]    ; 0.000        ; -1.232     ; 2.024      ;
; 3.276  ; state[4]  ; wren$latch       ; clk          ; state[0]    ; 0.000        ; 0.478      ; 3.784      ;
; 3.335  ; state[4]  ; ld_A$latch       ; clk          ; state[0]    ; -0.500       ; -1.135     ; 1.730      ;
; 3.545  ; state[4]  ; slt_reg[0]$latch ; clk          ; state[0]    ; -0.500       ; 2.268      ; 5.343      ;
; 3.663  ; state[2]  ; wren$latch       ; clk          ; state[0]    ; 0.000        ; 0.450      ; 4.143      ;
; 3.817  ; state[4]  ; slt_reg[0]$latch ; clk          ; state[0]    ; 0.000        ; 1.496      ; 5.343      ;
; 3.888  ; state[3]  ; ld_B$latch       ; clk          ; state[0]    ; -0.500       ; -1.142     ; 2.276      ;
; 3.901  ; state[4]  ; ld_B$latch       ; clk          ; state[0]    ; -0.500       ; -1.134     ; 2.297      ;
; 3.969  ; state[4]  ; rd$latch         ; clk          ; state[0]    ; -0.500       ; -0.695     ; 2.804      ;
; 4.035  ; state[2]  ; ld_B$latch       ; clk          ; state[0]    ; -0.500       ; -1.162     ; 2.403      ;
; 4.070  ; state[4]  ; slt_ula[1]$latch ; clk          ; state[0]    ; 0.000        ; 2.536      ; 6.636      ;
; 4.071  ; state[4]  ; c_mux$latch      ; clk          ; state[0]    ; 0.000        ; -1.224     ; 2.877      ;
; 4.073  ; state[3]  ; wren$latch       ; clk          ; state[0]    ; -0.500       ; -0.413     ; 3.190      ;
; 4.106  ; state[3]  ; slt_reg[0]$latch ; clk          ; state[0]    ; -0.500       ; 2.260      ; 5.896      ;
; 4.150  ; state[3]  ; rd$latch         ; clk          ; state[0]    ; -0.500       ; -0.703     ; 2.977      ;
; 4.159  ; state[3]  ; ld_A$latch       ; clk          ; state[0]    ; -0.500       ; -1.143     ; 2.546      ;
; 4.185  ; state[2]  ; rd$latch         ; clk          ; state[0]    ; -0.500       ; -0.723     ; 2.992      ;
; 4.236  ; state[4]  ; slt_ula[2]$latch ; clk          ; state[0]    ; 0.000        ; 2.356      ; 6.622      ;
; 4.278  ; state[4]  ; slt_ula[0]$latch ; clk          ; state[0]    ; 0.000        ; 2.355      ; 6.663      ;
; 4.378  ; state[3]  ; slt_reg[0]$latch ; clk          ; state[0]    ; 0.000        ; 1.488      ; 5.896      ;
; 4.457  ; state[2]  ; slt_ula[1]$latch ; clk          ; state[0]    ; 0.000        ; 2.508      ; 6.995      ;
; 4.459  ; state[4]  ; slt_reg[2]$latch ; clk          ; state[0]    ; -0.500       ; 2.460      ; 6.449      ;
; 4.494  ; state[3]  ; slt_reg[2]$latch ; clk          ; state[0]    ; -0.500       ; 2.452      ; 6.476      ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'state[1]'                                                                      ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; -0.027 ; state[1]  ; c_mux$latch      ; state[1]     ; state[1]    ; 0.000        ; 2.288      ; 2.493      ;
; 0.117  ; state[1]  ; r_mux$latch      ; state[1]     ; state[1]    ; 0.000        ; 3.051      ; 3.400      ;
; 0.215  ; state[0]  ; c_mux$latch      ; state[0]     ; state[1]    ; 0.000        ; 2.288      ; 2.755      ;
; 0.221  ; state[1]  ; ld_B$latch       ; state[1]     ; state[1]    ; 0.000        ; 2.135      ; 2.588      ;
; 0.238  ; state[0]  ; ld_B$latch       ; state[0]     ; state[1]    ; 0.000        ; 2.135      ; 2.625      ;
; 0.272  ; state[1]  ; r_mux$latch      ; state[1]     ; state[1]    ; 0.000        ; 2.833      ; 3.337      ;
; 0.274  ; state[1]  ; c_mux$latch      ; state[1]     ; state[1]    ; 0.000        ; 2.020      ; 2.526      ;
; 0.369  ; state[1]  ; ld_A$latch       ; state[1]     ; state[1]    ; 0.000        ; 2.134      ; 2.735      ;
; 0.401  ; state[0]  ; ld_A$latch       ; state[0]     ; state[1]    ; 0.000        ; 2.134      ; 2.787      ;
; 0.408  ; state[1]  ; slt_reg[0]$latch ; state[1]     ; state[1]    ; 0.000        ; 5.477      ; 6.117      ;
; 0.430  ; state[0]  ; count$latch      ; state[0]     ; state[1]    ; 0.000        ; 1.565      ; 2.247      ;
; 0.467  ; state[0]  ; slt_reg[0]$latch ; state[0]     ; state[1]    ; 0.000        ; 5.477      ; 6.196      ;
; 0.486  ; state[1]  ; c_mux$latch      ; state[1]     ; state[1]    ; -0.500       ; 2.288      ; 2.526      ;
; 0.534  ; state[1]  ; r_mux$latch      ; state[1]     ; state[1]    ; -0.500       ; 3.051      ; 3.337      ;
; 0.542  ; state[0]  ; slt_reg[2]$latch ; state[0]     ; state[1]    ; 0.000        ; 5.669      ; 6.463      ;
; 0.623  ; state[0]  ; wren$latch       ; state[0]     ; state[1]    ; 0.000        ; 2.728      ; 3.603      ;
; 0.639  ; state[0]  ; c_mux$latch      ; state[0]     ; state[1]    ; 0.000        ; 2.020      ; 2.911      ;
; 0.698  ; state[1]  ; slt_reg[2]$latch ; state[1]     ; state[1]    ; 0.000        ; 5.669      ; 6.599      ;
; 0.704  ; state[0]  ; slt_reg[1]$latch ; state[0]     ; state[1]    ; 0.000        ; 5.508      ; 6.464      ;
; 0.705  ; state[1]  ; ld_B$latch       ; state[1]     ; state[1]    ; -0.500       ; 2.135      ; 2.592      ;
; 0.708  ; state[0]  ; ld_B$latch       ; state[0]     ; state[1]    ; -0.500       ; 2.135      ; 2.595      ;
; 0.721  ; state[1]  ; c_mux$latch      ; state[1]     ; state[1]    ; -0.500       ; 2.020      ; 2.493      ;
; 0.745  ; state[1]  ; slt_ula[1]$latch ; state[1]     ; state[1]    ; 0.000        ; 5.411      ; 6.388      ;
; 0.768  ; state[1]  ; wren$latch       ; state[1]     ; state[1]    ; 0.000        ; 2.728      ; 3.728      ;
; 0.805  ; state[1]  ; ld_A$latch       ; state[1]     ; state[1]    ; -0.500       ; 2.134      ; 2.691      ;
; 0.814  ; state[1]  ; slt_reg[1]$latch ; state[1]     ; state[1]    ; 0.000        ; 5.508      ; 6.554      ;
; 0.815  ; state[1]  ; r_mux$latch      ; state[1]     ; state[1]    ; -0.500       ; 2.833      ; 3.400      ;
; 0.836  ; state[1]  ; slt_reg[0]$latch ; state[1]     ; state[1]    ; -0.500       ; 5.477      ; 6.065      ;
; 0.865  ; state[0]  ; ld_A$latch       ; state[0]     ; state[1]    ; -0.500       ; 2.134      ; 2.751      ;
; 0.871  ; state[0]  ; c_mux$latch      ; state[0]     ; state[1]    ; -0.500       ; 2.288      ; 2.911      ;
; 0.925  ; state[0]  ; slt_ula[1]$latch ; state[0]     ; state[1]    ; 0.000        ; 5.411      ; 6.588      ;
; 0.936  ; state[1]  ; slt_ula[1]$latch ; state[1]     ; state[1]    ; 0.000        ; 5.109      ; 6.277      ;
; 0.938  ; state[1]  ; slt_ula[2]$latch ; state[1]     ; state[1]    ; 0.000        ; 5.231      ; 6.401      ;
; 0.940  ; state[0]  ; count$latch      ; state[0]     ; state[1]    ; -0.500       ; 1.565      ; 2.257      ;
; 0.942  ; state[0]  ; wren$latch       ; state[0]     ; state[1]    ; 0.000        ; 2.478      ; 3.672      ;
; 0.957  ; state[1]  ; slt_ula[0]$latch ; state[1]     ; state[1]    ; 0.000        ; 5.230      ; 6.419      ;
; 0.976  ; state[2]  ; slt_reg[0]$latch ; clk          ; state[1]    ; -0.500       ; 2.978      ; 3.484      ;
; 0.983  ; state[0]  ; c_mux$latch      ; state[0]     ; state[1]    ; -0.500       ; 2.020      ; 2.755      ;
; 1.008  ; state[1]  ; rd$latch         ; state[1]     ; state[1]    ; 0.000        ; 1.365      ; 2.605      ;
; 1.055  ; state[1]  ; wren$latch       ; state[1]     ; state[1]    ; 0.000        ; 2.478      ; 3.765      ;
; 1.080  ; state[1]  ; slt_reg[2]$latch ; state[1]     ; state[1]    ; -0.500       ; 5.669      ; 6.501      ;
; 1.094  ; state[0]  ; slt_ula[1]$latch ; state[0]     ; state[1]    ; 0.000        ; 5.109      ; 6.455      ;
; 1.105  ; state[1]  ; slt_ula[2]$latch ; state[1]     ; state[1]    ; 0.000        ; 4.929      ; 6.266      ;
; 1.114  ; state[1]  ; slt_ula[1]$latch ; state[1]     ; state[1]    ; -0.500       ; 5.411      ; 6.277      ;
; 1.115  ; state[0]  ; slt_ula[2]$latch ; state[0]     ; state[1]    ; 0.000        ; 5.231      ; 6.598      ;
; 1.121  ; state[0]  ; slt_reg[2]$latch ; state[0]     ; state[1]    ; -0.500       ; 5.669      ; 6.542      ;
; 1.135  ; state[0]  ; slt_ula[0]$latch ; state[0]     ; state[1]    ; 0.000        ; 5.230      ; 6.617      ;
; 1.146  ; state[1]  ; slt_ula[0]$latch ; state[1]     ; state[1]    ; 0.000        ; 4.928      ; 6.306      ;
; 1.192  ; state[0]  ; wren$latch       ; state[0]     ; state[1]    ; -0.500       ; 2.728      ; 3.672      ;
; 1.196  ; state[1]  ; slt_reg[1]$latch ; state[1]     ; state[1]    ; -0.500       ; 5.508      ; 6.456      ;
; 1.202  ; state[0]  ; slt_reg[0]$latch ; state[0]     ; state[1]    ; -0.500       ; 5.477      ; 6.431      ;
; 1.260  ; state[0]  ; slt_ula[2]$latch ; state[0]     ; state[1]    ; 0.000        ; 4.929      ; 6.441      ;
; 1.282  ; state[0]  ; slt_reg[1]$latch ; state[0]     ; state[1]    ; -0.500       ; 5.508      ; 6.542      ;
; 1.283  ; state[1]  ; slt_ula[2]$latch ; state[1]     ; state[1]    ; -0.500       ; 5.231      ; 6.266      ;
; 1.285  ; state[1]  ; wren$latch       ; state[1]     ; state[1]    ; -0.500       ; 2.728      ; 3.765      ;
; 1.292  ; state[0]  ; slt_ula[1]$latch ; state[0]     ; state[1]    ; -0.500       ; 5.411      ; 6.455      ;
; 1.302  ; state[0]  ; slt_ula[0]$latch ; state[0]     ; state[1]    ; 0.000        ; 4.928      ; 6.482      ;
; 1.324  ; state[1]  ; slt_ula[0]$latch ; state[1]     ; state[1]    ; -0.500       ; 5.230      ; 6.306      ;
; 1.340  ; state[0]  ; rd$latch         ; state[0]     ; state[1]    ; 0.000        ; 1.365      ; 2.957      ;
; 1.373  ; state[0]  ; wren$latch       ; state[0]     ; state[1]    ; -0.500       ; 2.478      ; 3.603      ;
; 1.458  ; state[0]  ; slt_ula[2]$latch ; state[0]     ; state[1]    ; -0.500       ; 5.231      ; 6.441      ;
; 1.498  ; state[1]  ; wren$latch       ; state[1]     ; state[1]    ; -0.500       ; 2.478      ; 3.728      ;
; 1.500  ; state[0]  ; slt_ula[0]$latch ; state[0]     ; state[1]    ; -0.500       ; 5.230      ; 6.482      ;
; 1.527  ; state[1]  ; slt_ula[1]$latch ; state[1]     ; state[1]    ; -0.500       ; 5.109      ; 6.388      ;
; 1.628  ; state[1]  ; rd$latch         ; state[1]     ; state[1]    ; -0.500       ; 1.365      ; 2.745      ;
; 1.720  ; state[3]  ; slt_ula[1]$latch ; clk          ; state[1]    ; 0.000        ; 2.932      ; 4.682      ;
; 1.720  ; state[1]  ; slt_ula[2]$latch ; state[1]     ; state[1]    ; -0.500       ; 4.929      ; 6.401      ;
; 1.727  ; state[0]  ; slt_ula[1]$latch ; state[0]     ; state[1]    ; -0.500       ; 5.109      ; 6.588      ;
; 1.739  ; state[1]  ; slt_ula[0]$latch ; state[1]     ; state[1]    ; -0.500       ; 4.928      ; 6.419      ;
; 1.853  ; state[4]  ; r_mux$latch      ; clk          ; state[1]    ; 0.000        ; 0.362      ; 2.245      ;
; 1.862  ; state[0]  ; rd$latch         ; state[0]     ; state[1]    ; -0.500       ; 1.365      ; 2.979      ;
; 1.873  ; state[3]  ; r_mux$latch      ; clk          ; state[1]    ; 0.000        ; 0.354      ; 2.257      ;
; 1.887  ; state[3]  ; slt_ula[2]$latch ; clk          ; state[1]    ; 0.000        ; 2.752      ; 4.669      ;
; 1.917  ; state[0]  ; slt_ula[2]$latch ; state[0]     ; state[1]    ; -0.500       ; 4.929      ; 6.598      ;
; 1.929  ; state[3]  ; slt_ula[0]$latch ; clk          ; state[1]    ; 0.000        ; 2.751      ; 4.710      ;
; 1.937  ; state[0]  ; slt_ula[0]$latch ; state[0]     ; state[1]    ; -0.500       ; 4.928      ; 6.617      ;
; 2.102  ; state[2]  ; c_mux$latch      ; clk          ; state[1]    ; 0.000        ; -0.211     ; 1.921      ;
; 2.135  ; state[4]  ; r_mux$latch      ; clk          ; state[1]    ; -0.500       ; 0.580      ; 2.245      ;
; 2.155  ; state[3]  ; r_mux$latch      ; clk          ; state[1]    ; -0.500       ; 0.572      ; 2.257      ;
; 2.185  ; state[3]  ; c_mux$latch      ; clk          ; state[1]    ; 0.000        ; -0.191     ; 2.024      ;
; 2.505  ; state[2]  ; r_mux$latch      ; clk          ; state[1]    ; 0.000        ; 0.334      ; 2.869      ;
; 2.522  ; state[3]  ; slt_ula[1]$latch ; clk          ; state[1]    ; -0.500       ; 2.630      ; 4.682      ;
; 2.537  ; state[4]  ; ld_A$latch       ; clk          ; state[1]    ; -0.500       ; -0.337     ; 1.730      ;
; 2.689  ; state[3]  ; slt_ula[2]$latch ; clk          ; state[1]    ; -0.500       ; 2.450      ; 4.669      ;
; 2.731  ; state[3]  ; slt_ula[0]$latch ; clk          ; state[1]    ; -0.500       ; 2.449      ; 4.710      ;
; 2.787  ; state[2]  ; r_mux$latch      ; clk          ; state[1]    ; -0.500       ; 0.552      ; 2.869      ;
; 2.807  ; state[4]  ; slt_reg[0]$latch ; clk          ; state[1]    ; -0.500       ; 3.006      ; 5.343      ;
; 2.870  ; state[2]  ; c_mux$latch      ; clk          ; state[1]    ; -0.500       ; -0.479     ; 1.921      ;
; 2.953  ; state[3]  ; c_mux$latch      ; clk          ; state[1]    ; -0.500       ; -0.459     ; 2.024      ;
; 3.030  ; state[4]  ; c_mux$latch      ; clk          ; state[1]    ; 0.000        ; -0.183     ; 2.877      ;
; 3.090  ; state[3]  ; ld_B$latch       ; clk          ; state[1]    ; -0.500       ; -0.344     ; 2.276      ;
; 3.103  ; state[4]  ; ld_B$latch       ; clk          ; state[1]    ; -0.500       ; -0.336     ; 2.297      ;
; 3.161  ; state[3]  ; wren$latch       ; clk          ; state[1]    ; 0.000        ; -0.001     ; 3.190      ;
; 3.237  ; state[2]  ; ld_B$latch       ; clk          ; state[1]    ; -0.500       ; -0.364     ; 2.403      ;
; 3.361  ; state[3]  ; ld_A$latch       ; clk          ; state[1]    ; -0.500       ; -0.345     ; 2.546      ;
; 3.368  ; state[3]  ; slt_reg[0]$latch ; clk          ; state[1]    ; -0.500       ; 2.998      ; 5.896      ;
; 3.411  ; state[3]  ; wren$latch       ; clk          ; state[1]    ; -0.500       ; 0.249      ; 3.190      ;
; 3.666  ; state[4]  ; slt_ula[1]$latch ; clk          ; state[1]    ; 0.000        ; 2.940      ; 6.636      ;
; 3.697  ; state[2]  ; ld_A$latch       ; clk          ; state[1]    ; -0.500       ; -0.365     ; 2.862      ;
; 3.721  ; state[4]  ; slt_reg[2]$latch ; clk          ; state[1]    ; -0.500       ; 3.198      ; 6.449      ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                  ;
+-------+-----------+----------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------+--------------+-------------+--------------+------------+------------+
; 0.607 ; state[0]  ; state[0] ; state[0]     ; clk         ; 0.000        ; 3.083      ; 4.138      ;
; 0.627 ; state[0]  ; state[4] ; state[0]     ; clk         ; 0.000        ; 2.564      ; 3.639      ;
; 0.675 ; state[0]  ; state[2] ; state[0]     ; clk         ; 0.000        ; 2.593      ; 3.716      ;
; 0.705 ; state[1]  ; state[3] ; state[1]     ; clk         ; 0.000        ; 2.572      ; 3.725      ;
; 0.796 ; state[0]  ; state[3] ; state[0]     ; clk         ; 0.000        ; 2.572      ; 3.816      ;
; 0.860 ; state[1]  ; state[4] ; state[1]     ; clk         ; 0.000        ; 2.564      ; 3.872      ;
; 0.911 ; state[1]  ; state[2] ; state[1]     ; clk         ; 0.000        ; 2.593      ; 3.952      ;
; 1.052 ; state[3]  ; state[0] ; clk          ; clk         ; 0.000        ; 0.604      ; 1.842      ;
; 1.186 ; state[0]  ; state[4] ; state[0]     ; clk         ; -0.500       ; 2.564      ; 3.698      ;
; 1.193 ; state[0]  ; state[2] ; state[0]     ; clk         ; -0.500       ; 2.593      ; 3.734      ;
; 1.222 ; state[1]  ; state[3] ; state[1]     ; clk         ; -0.500       ; 2.572      ; 3.742      ;
; 1.255 ; state[0]  ; state[0] ; state[0]     ; clk         ; -0.500       ; 3.083      ; 4.286      ;
; 1.315 ; state[0]  ; state[1] ; state[0]     ; clk         ; 0.000        ; 3.081      ; 4.844      ;
; 1.320 ; state[0]  ; state[3] ; state[0]     ; clk         ; -0.500       ; 2.572      ; 3.840      ;
; 1.346 ; state[1]  ; state[1] ; state[1]     ; clk         ; 0.000        ; 3.081      ; 4.875      ;
; 1.381 ; state[1]  ; state[0] ; state[1]     ; clk         ; 0.000        ; 3.083      ; 4.912      ;
; 1.430 ; state[1]  ; state[2] ; state[1]     ; clk         ; -0.500       ; 2.593      ; 3.971      ;
; 1.507 ; state[1]  ; state[4] ; state[1]     ; clk         ; -0.500       ; 2.564      ; 4.019      ;
; 1.607 ; state[4]  ; state[0] ; clk          ; clk         ; 0.000        ; 0.612      ; 2.405      ;
; 1.755 ; state[2]  ; state[0] ; clk          ; clk         ; 0.000        ; 0.584      ; 2.525      ;
; 1.817 ; state[0]  ; state[1] ; state[0]     ; clk         ; -0.500       ; 3.081      ; 4.846      ;
; 1.887 ; state[1]  ; state[1] ; state[1]     ; clk         ; -0.500       ; 3.081      ; 4.916      ;
; 1.894 ; state[1]  ; state[0] ; state[1]     ; clk         ; -0.500       ; 3.083      ; 4.925      ;
; 2.013 ; state[2]  ; state[2] ; clk          ; clk         ; 0.000        ; 0.070      ; 2.269      ;
; 2.038 ; state[4]  ; state[2] ; clk          ; clk         ; 0.000        ; 0.098      ; 2.322      ;
; 2.115 ; state[3]  ; state[2] ; clk          ; clk         ; 0.000        ; 0.090      ; 2.391      ;
; 2.210 ; state[4]  ; state[3] ; clk          ; clk         ; 0.000        ; 0.077      ; 2.473      ;
; 2.683 ; state[4]  ; state[1] ; clk          ; clk         ; 0.000        ; 0.610      ; 3.479      ;
; 2.684 ; state[3]  ; state[3] ; clk          ; clk         ; 0.000        ; 0.069      ; 2.939      ;
; 2.906 ; state[2]  ; state[4] ; clk          ; clk         ; 0.000        ; 0.041      ; 3.133      ;
; 2.961 ; state[2]  ; state[3] ; clk          ; clk         ; 0.000        ; 0.049      ; 3.196      ;
; 2.997 ; state[2]  ; state[1] ; clk          ; clk         ; 0.000        ; 0.582      ; 3.765      ;
; 3.310 ; state[3]  ; state[1] ; clk          ; clk         ; 0.000        ; 0.602      ; 4.098      ;
; 3.785 ; state[4]  ; state[4] ; clk          ; clk         ; 0.000        ; 0.069      ; 4.040      ;
; 3.892 ; state[3]  ; state[4] ; clk          ; clk         ; 0.000        ; 0.061      ; 4.139      ;
+-------+-----------+----------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'state[0]'                                                                  ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; -5.806 ; state[4]  ; slt_reg[0]$latch ; clk          ; state[0]    ; 1.000        ; 1.243      ; 7.321      ;
; -5.770 ; state[4]  ; slt_reg[1]$latch ; clk          ; state[0]    ; 1.000        ; 1.274      ; 7.318      ;
; -5.654 ; state[4]  ; slt_reg[0]$latch ; clk          ; state[0]    ; 0.500        ; 1.895      ; 7.321      ;
; -5.618 ; state[4]  ; slt_reg[1]$latch ; clk          ; state[0]    ; 0.500        ; 1.926      ; 7.318      ;
; -5.610 ; state[4]  ; slt_reg[2]$latch ; clk          ; state[0]    ; 1.000        ; 1.428      ; 7.317      ;
; -5.518 ; state[4]  ; ld_A$latch       ; clk          ; state[0]    ; 0.500        ; -1.303     ; 3.814      ;
; -5.515 ; state[4]  ; ld_B$latch       ; clk          ; state[0]    ; 0.500        ; -1.302     ; 3.813      ;
; -5.458 ; state[4]  ; slt_reg[2]$latch ; clk          ; state[0]    ; 0.500        ; 2.080      ; 7.317      ;
; -5.374 ; state[4]  ; vd_mux$latch     ; clk          ; state[0]    ; 1.000        ; -1.548     ; 3.586      ;
; -5.142 ; state[4]  ; r_mux$latch      ; clk          ; state[0]    ; 1.000        ; -0.881     ; 4.360      ;
; -5.110 ; state[4]  ; r_mux$latch      ; clk          ; state[0]    ; 0.500        ; -0.349     ; 4.360      ;
; -5.093 ; state[4]  ; c_mux$latch      ; clk          ; state[0]    ; 1.000        ; -1.367     ; 3.818      ;
; -5.060 ; state[4]  ; rd$latch         ; clk          ; state[0]    ; 0.500        ; -0.859     ; 3.661      ;
; -5.044 ; state[4]  ; slt_ula[2]$latch ; clk          ; state[0]    ; 1.000        ; 1.996      ; 7.313      ;
; -4.945 ; state[2]  ; slt_reg[0]$latch ; clk          ; state[0]    ; 1.000        ; 1.214      ; 6.431      ;
; -4.932 ; state[4]  ; slt_ula[0]$latch ; clk          ; state[0]    ; 1.000        ; 1.995      ; 7.019      ;
; -4.909 ; state[2]  ; slt_reg[1]$latch ; clk          ; state[0]    ; 1.000        ; 1.245      ; 6.428      ;
; -4.832 ; state[3]  ; ld_A$latch       ; clk          ; state[0]    ; 0.500        ; -1.311     ; 3.120      ;
; -4.829 ; state[3]  ; ld_B$latch       ; clk          ; state[0]    ; 0.500        ; -1.310     ; 3.119      ;
; -4.809 ; state[2]  ; ld_A$latch       ; clk          ; state[0]    ; 0.500        ; -1.332     ; 3.076      ;
; -4.806 ; state[2]  ; ld_B$latch       ; clk          ; state[0]    ; 0.500        ; -1.331     ; 3.075      ;
; -4.793 ; state[2]  ; slt_reg[0]$latch ; clk          ; state[0]    ; 0.500        ; 1.866      ; 6.431      ;
; -4.786 ; state[4]  ; wren$latch       ; clk          ; state[0]    ; 0.500        ; -0.588     ; 3.971      ;
; -4.765 ; state[4]  ; slt_ula[1]$latch ; clk          ; state[0]    ; 1.000        ; 2.169      ; 7.077      ;
; -4.757 ; state[2]  ; slt_reg[1]$latch ; clk          ; state[0]    ; 0.500        ; 1.897      ; 6.428      ;
; -4.749 ; state[2]  ; slt_reg[2]$latch ; clk          ; state[0]    ; 1.000        ; 1.399      ; 6.427      ;
; -4.688 ; state[3]  ; vd_mux$latch     ; clk          ; state[0]    ; 1.000        ; -1.556     ; 2.892      ;
; -4.686 ; state[2]  ; wr$latch         ; clk          ; state[0]    ; 0.500        ; -0.614     ; 3.852      ;
; -4.665 ; state[2]  ; vd_mux$latch     ; clk          ; state[0]    ; 1.000        ; -1.577     ; 2.848      ;
; -4.601 ; state[3]  ; slt_reg[0]$latch ; clk          ; state[0]    ; 1.000        ; 1.235      ; 6.108      ;
; -4.599 ; state[3]  ; wr$latch         ; clk          ; state[0]    ; 0.500        ; -0.593     ; 3.786      ;
; -4.597 ; state[2]  ; slt_reg[2]$latch ; clk          ; state[0]    ; 0.500        ; 2.051      ; 6.427      ;
; -4.565 ; state[3]  ; slt_reg[1]$latch ; clk          ; state[0]    ; 1.000        ; 1.266      ; 6.105      ;
; -4.488 ; state[4]  ; wr$latch         ; clk          ; state[0]    ; 0.500        ; -0.585     ; 3.683      ;
; -4.456 ; state[3]  ; r_mux$latch      ; clk          ; state[0]    ; 1.000        ; -0.889     ; 3.666      ;
; -4.449 ; state[3]  ; slt_reg[0]$latch ; clk          ; state[0]    ; 0.500        ; 1.887      ; 6.108      ;
; -4.433 ; state[2]  ; r_mux$latch      ; clk          ; state[0]    ; 1.000        ; -0.910     ; 3.622      ;
; -4.424 ; state[3]  ; r_mux$latch      ; clk          ; state[0]    ; 0.500        ; -0.357     ; 3.666      ;
; -4.413 ; state[3]  ; slt_reg[1]$latch ; clk          ; state[0]    ; 0.500        ; 1.918      ; 6.105      ;
; -4.407 ; state[3]  ; c_mux$latch      ; clk          ; state[0]    ; 1.000        ; -1.375     ; 3.124      ;
; -4.405 ; state[3]  ; slt_reg[2]$latch ; clk          ; state[0]    ; 1.000        ; 1.420      ; 6.104      ;
; -4.401 ; state[2]  ; r_mux$latch      ; clk          ; state[0]    ; 0.500        ; -0.378     ; 3.622      ;
; -4.384 ; state[2]  ; c_mux$latch      ; clk          ; state[0]    ; 1.000        ; -1.396     ; 3.080      ;
; -4.374 ; state[3]  ; rd$latch         ; clk          ; state[0]    ; 0.500        ; -0.867     ; 2.967      ;
; -4.351 ; state[2]  ; rd$latch         ; clk          ; state[0]    ; 0.500        ; -0.888     ; 2.923      ;
; -4.340 ; state[4]  ; wren$latch       ; clk          ; state[0]    ; 1.000        ; -0.642     ; 3.971      ;
; -4.253 ; state[3]  ; slt_reg[2]$latch ; clk          ; state[0]    ; 0.500        ; 2.072      ; 6.104      ;
; -4.183 ; state[2]  ; slt_ula[2]$latch ; clk          ; state[0]    ; 1.000        ; 1.967      ; 6.423      ;
; -4.100 ; state[3]  ; wren$latch       ; clk          ; state[0]    ; 0.500        ; -0.596     ; 3.277      ;
; -4.077 ; state[2]  ; wren$latch       ; clk          ; state[0]    ; 0.500        ; -0.617     ; 3.233      ;
; -4.071 ; state[2]  ; slt_ula[0]$latch ; clk          ; state[0]    ; 1.000        ; 1.966      ; 6.129      ;
; -3.967 ; state[2]  ; wr$latch         ; clk          ; state[0]    ; 1.000        ; -0.395     ; 3.852      ;
; -3.904 ; state[2]  ; slt_ula[1]$latch ; clk          ; state[0]    ; 1.000        ; 2.140      ; 6.187      ;
; -3.880 ; state[3]  ; wr$latch         ; clk          ; state[0]    ; 1.000        ; -0.374     ; 3.786      ;
; -3.839 ; state[3]  ; slt_ula[2]$latch ; clk          ; state[0]    ; 1.000        ; 1.988      ; 6.100      ;
; -3.769 ; state[4]  ; wr$latch         ; clk          ; state[0]    ; 1.000        ; -0.366     ; 3.683      ;
; -3.727 ; state[3]  ; slt_ula[0]$latch ; clk          ; state[0]    ; 1.000        ; 1.987      ; 5.806      ;
; -3.654 ; state[3]  ; wren$latch       ; clk          ; state[0]    ; 1.000        ; -0.650     ; 3.277      ;
; -3.631 ; state[2]  ; wren$latch       ; clk          ; state[0]    ; 1.000        ; -0.671     ; 3.233      ;
; -3.560 ; state[3]  ; slt_ula[1]$latch ; clk          ; state[0]    ; 1.000        ; 2.161      ; 5.864      ;
; -3.380 ; state[0]  ; slt_reg[0]$latch ; state[0]     ; state[0]    ; 0.500        ; 3.807      ; 7.201      ;
; -3.344 ; state[0]  ; slt_reg[1]$latch ; state[0]     ; state[0]    ; 0.500        ; 3.838      ; 7.198      ;
; -3.184 ; state[0]  ; slt_reg[2]$latch ; state[0]     ; state[0]    ; 0.500        ; 3.992      ; 7.197      ;
; -2.972 ; state[1]  ; slt_reg[0]$latch ; state[1]     ; state[0]    ; 0.500        ; 3.807      ; 6.793      ;
; -2.948 ; state[0]  ; vd_mux$latch     ; state[0]     ; state[0]    ; 0.500        ; 1.016      ; 3.466      ;
; -2.936 ; state[1]  ; slt_reg[1]$latch ; state[1]     ; state[0]    ; 0.500        ; 3.838      ; 6.790      ;
; -2.776 ; state[1]  ; slt_reg[2]$latch ; state[1]     ; state[0]    ; 0.500        ; 3.992      ; 6.789      ;
; -2.716 ; state[0]  ; r_mux$latch      ; state[0]     ; state[0]    ; 0.500        ; 1.683      ; 4.240      ;
; -2.667 ; state[0]  ; c_mux$latch      ; state[0]     ; state[0]    ; 0.500        ; 1.197      ; 3.698      ;
; -2.645 ; state[1]  ; vd_mux$latch     ; state[1]     ; state[0]    ; 0.500        ; 1.016      ; 3.163      ;
; -2.638 ; state[0]  ; slt_reg[0]$latch ; state[0]     ; state[0]    ; 1.000        ; 3.807      ; 6.959      ;
; -2.618 ; state[0]  ; slt_ula[2]$latch ; state[0]     ; state[0]    ; 0.500        ; 4.560      ; 7.193      ;
; -2.611 ; state[0]  ; slt_reg[1]$latch ; state[0]     ; state[0]    ; 1.000        ; 3.838      ; 6.965      ;
; -2.506 ; state[0]  ; slt_ula[0]$latch ; state[0]     ; state[0]    ; 0.500        ; 4.559      ; 6.899      ;
; -2.486 ; state[0]  ; slt_reg[0]$latch ; state[0]     ; state[0]    ; 0.500        ; 4.459      ; 6.959      ;
; -2.469 ; state[0]  ; ld_A$latch       ; state[0]     ; state[0]    ; 0.500        ; 1.261      ; 3.571      ;
; -2.466 ; state[0]  ; ld_B$latch       ; state[0]     ; state[0]    ; 0.500        ; 1.262      ; 3.570      ;
; -2.459 ; state[0]  ; slt_reg[1]$latch ; state[0]     ; state[0]    ; 0.500        ; 4.490      ; 6.965      ;
; -2.450 ; state[0]  ; slt_reg[2]$latch ; state[0]     ; state[0]    ; 1.000        ; 3.992      ; 6.963      ;
; -2.413 ; state[1]  ; r_mux$latch      ; state[1]     ; state[0]    ; 0.500        ; 1.683      ; 3.937      ;
; -2.364 ; state[1]  ; c_mux$latch      ; state[1]     ; state[0]    ; 0.500        ; 1.197      ; 3.395      ;
; -2.339 ; state[0]  ; slt_ula[1]$latch ; state[0]     ; state[0]    ; 0.500        ; 4.733      ; 6.957      ;
; -2.333 ; state[0]  ; vd_mux$latch     ; state[0]     ; state[0]    ; 1.000        ; 1.016      ; 3.351      ;
; -2.318 ; state[1]  ; slt_reg[0]$latch ; state[1]     ; state[0]    ; 1.000        ; 3.807      ; 6.639      ;
; -2.298 ; state[0]  ; slt_reg[2]$latch ; state[0]     ; state[0]    ; 0.500        ; 4.644      ; 6.963      ;
; -2.291 ; state[1]  ; slt_reg[1]$latch ; state[1]     ; state[0]    ; 1.000        ; 3.838      ; 6.645      ;
; -2.270 ; state[1]  ; ld_A$latch       ; state[1]     ; state[0]    ; 0.500        ; 1.261      ; 3.372      ;
; -2.267 ; state[1]  ; ld_B$latch       ; state[1]     ; state[0]    ; 0.500        ; 1.262      ; 3.371      ;
; -2.228 ; state[0]  ; slt_reg[0]$latch ; state[0]     ; state[0]    ; 1.000        ; 4.459      ; 7.201      ;
; -2.210 ; state[1]  ; slt_ula[2]$latch ; state[1]     ; state[0]    ; 0.500        ; 4.560      ; 6.785      ;
; -2.192 ; state[0]  ; slt_reg[1]$latch ; state[0]     ; state[0]    ; 1.000        ; 4.490      ; 7.198      ;
; -2.166 ; state[1]  ; slt_reg[0]$latch ; state[1]     ; state[0]    ; 0.500        ; 4.459      ; 6.639      ;
; -2.139 ; state[1]  ; slt_reg[1]$latch ; state[1]     ; state[0]    ; 0.500        ; 4.490      ; 6.645      ;
; -2.134 ; state[1]  ; vd_mux$latch     ; state[1]     ; state[0]    ; 1.000        ; 1.016      ; 3.152      ;
; -2.130 ; state[1]  ; slt_reg[2]$latch ; state[1]     ; state[0]    ; 1.000        ; 3.992      ; 6.643      ;
; -2.098 ; state[1]  ; slt_ula[0]$latch ; state[1]     ; state[0]    ; 0.500        ; 4.559      ; 6.491      ;
; -2.093 ; state[0]  ; r_mux$latch      ; state[0]     ; state[0]    ; 1.000        ; 1.683      ; 4.117      ;
; -2.092 ; state[0]  ; ld_A$latch       ; state[0]     ; state[0]    ; 1.000        ; 1.261      ; 3.694      ;
; -2.089 ; state[0]  ; ld_B$latch       ; state[0]     ; state[0]    ; 1.000        ; 1.262      ; 3.693      ;
; -2.061 ; state[0]  ; r_mux$latch      ; state[0]     ; state[0]    ; 0.500        ; 2.215      ; 4.117      ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'state[1]'                                                                  ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; -5.373 ; state[4]  ; slt_ula[2]$latch ; clk          ; state[1]    ; 0.500        ; 2.167      ; 7.313      ;
; -5.261 ; state[4]  ; slt_ula[0]$latch ; clk          ; state[1]    ; 0.500        ; 2.166      ; 7.019      ;
; -5.094 ; state[4]  ; slt_ula[1]$latch ; clk          ; state[1]    ; 0.500        ; 2.340      ; 7.077      ;
; -5.033 ; state[4]  ; slt_reg[0]$latch ; clk          ; state[1]    ; 0.500        ; 2.516      ; 7.321      ;
; -5.009 ; state[4]  ; r_mux$latch      ; clk          ; state[1]    ; 1.000        ; -0.748     ; 4.360      ;
; -4.997 ; state[4]  ; slt_reg[1]$latch ; clk          ; state[1]    ; 0.500        ; 2.547      ; 7.318      ;
; -4.955 ; state[4]  ; rd$latch         ; clk          ; state[1]    ; 1.000        ; -1.254     ; 3.661      ;
; -4.895 ; state[4]  ; ld_B$latch       ; clk          ; state[1]    ; 0.500        ; -0.682     ; 3.813      ;
; -4.870 ; state[4]  ; r_mux$latch      ; clk          ; state[1]    ; 0.500        ; -0.109     ; 4.360      ;
; -4.867 ; state[4]  ; count$latch      ; clk          ; state[1]    ; 0.500        ; -1.061     ; 3.578      ;
; -4.851 ; state[4]  ; c_mux$latch      ; clk          ; state[1]    ; 0.500        ; -0.625     ; 3.818      ;
; -4.843 ; state[4]  ; ld_A$latch       ; clk          ; state[1]    ; 0.500        ; -0.628     ; 3.814      ;
; -4.837 ; state[4]  ; slt_reg[2]$latch ; clk          ; state[1]    ; 0.500        ; 2.701      ; 7.317      ;
; -4.822 ; state[2]  ; wr$latch         ; clk          ; state[1]    ; 0.500        ; -0.750     ; 3.852      ;
; -4.735 ; state[3]  ; wr$latch         ; clk          ; state[1]    ; 0.500        ; -0.729     ; 3.786      ;
; -4.661 ; state[4]  ; wren$latch       ; clk          ; state[1]    ; 0.500        ; -0.463     ; 3.971      ;
; -4.624 ; state[4]  ; wr$latch         ; clk          ; state[1]    ; 0.500        ; -0.721     ; 3.683      ;
; -4.615 ; state[4]  ; slt_ula[2]$latch ; clk          ; state[1]    ; 1.000        ; 2.425      ; 7.313      ;
; -4.610 ; state[4]  ; vd_mux$latch     ; clk          ; state[1]    ; 1.000        ; -0.784     ; 3.586      ;
; -4.512 ; state[2]  ; slt_ula[2]$latch ; clk          ; state[1]    ; 0.500        ; 2.138      ; 6.423      ;
; -4.503 ; state[4]  ; slt_ula[0]$latch ; clk          ; state[1]    ; 1.000        ; 2.424      ; 7.019      ;
; -4.400 ; state[2]  ; slt_ula[0]$latch ; clk          ; state[1]    ; 0.500        ; 2.137      ; 6.129      ;
; -4.336 ; state[4]  ; slt_ula[1]$latch ; clk          ; state[1]    ; 1.000        ; 2.598      ; 7.077      ;
; -4.323 ; state[3]  ; r_mux$latch      ; clk          ; state[1]    ; 1.000        ; -0.756     ; 3.666      ;
; -4.300 ; state[2]  ; r_mux$latch      ; clk          ; state[1]    ; 1.000        ; -0.777     ; 3.622      ;
; -4.269 ; state[3]  ; rd$latch         ; clk          ; state[1]    ; 1.000        ; -1.262     ; 2.967      ;
; -4.246 ; state[2]  ; rd$latch         ; clk          ; state[1]    ; 1.000        ; -1.283     ; 2.923      ;
; -4.233 ; state[2]  ; slt_ula[1]$latch ; clk          ; state[1]    ; 0.500        ; 2.311      ; 6.187      ;
; -4.209 ; state[3]  ; ld_B$latch       ; clk          ; state[1]    ; 0.500        ; -0.690     ; 3.119      ;
; -4.207 ; state[4]  ; wren$latch       ; clk          ; state[1]    ; 1.000        ; -0.509     ; 3.971      ;
; -4.186 ; state[2]  ; ld_B$latch       ; clk          ; state[1]    ; 0.500        ; -0.711     ; 3.075      ;
; -4.184 ; state[3]  ; r_mux$latch      ; clk          ; state[1]    ; 0.500        ; -0.117     ; 3.666      ;
; -4.181 ; state[3]  ; count$latch      ; clk          ; state[1]    ; 0.500        ; -1.069     ; 2.884      ;
; -4.172 ; state[2]  ; slt_reg[0]$latch ; clk          ; state[1]    ; 0.500        ; 2.487      ; 6.431      ;
; -4.168 ; state[3]  ; slt_ula[2]$latch ; clk          ; state[1]    ; 0.500        ; 2.159      ; 6.100      ;
; -4.165 ; state[3]  ; c_mux$latch      ; clk          ; state[1]    ; 0.500        ; -0.633     ; 3.124      ;
; -4.163 ; state[2]  ; count$latch      ; clk          ; state[1]    ; 0.500        ; -1.090     ; 2.845      ;
; -4.161 ; state[2]  ; r_mux$latch      ; clk          ; state[1]    ; 0.500        ; -0.138     ; 3.622      ;
; -4.157 ; state[3]  ; ld_A$latch       ; clk          ; state[1]    ; 0.500        ; -0.636     ; 3.120      ;
; -4.142 ; state[2]  ; c_mux$latch      ; clk          ; state[1]    ; 0.500        ; -0.654     ; 3.080      ;
; -4.136 ; state[2]  ; slt_reg[1]$latch ; clk          ; state[1]    ; 0.500        ; 2.518      ; 6.428      ;
; -4.134 ; state[2]  ; ld_A$latch       ; clk          ; state[1]    ; 0.500        ; -0.657     ; 3.076      ;
; -4.117 ; state[4]  ; c_mux$latch      ; clk          ; state[1]    ; 1.000        ; -0.391     ; 3.818      ;
; -4.056 ; state[3]  ; slt_ula[0]$latch ; clk          ; state[1]    ; 0.500        ; 2.158      ; 5.806      ;
; -3.976 ; state[2]  ; slt_reg[2]$latch ; clk          ; state[1]    ; 0.500        ; 2.672      ; 6.427      ;
; -3.975 ; state[3]  ; wren$latch       ; clk          ; state[1]    ; 0.500        ; -0.471     ; 3.277      ;
; -3.952 ; state[2]  ; wren$latch       ; clk          ; state[1]    ; 0.500        ; -0.492     ; 3.233      ;
; -3.924 ; state[3]  ; vd_mux$latch     ; clk          ; state[1]    ; 1.000        ; -0.792     ; 2.892      ;
; -3.901 ; state[2]  ; vd_mux$latch     ; clk          ; state[1]    ; 1.000        ; -0.813     ; 2.848      ;
; -3.889 ; state[3]  ; slt_ula[1]$latch ; clk          ; state[1]    ; 0.500        ; 2.332      ; 5.864      ;
; -3.828 ; state[3]  ; slt_reg[0]$latch ; clk          ; state[1]    ; 0.500        ; 2.508      ; 6.108      ;
; -3.792 ; state[3]  ; slt_reg[1]$latch ; clk          ; state[1]    ; 0.500        ; 2.539      ; 6.105      ;
; -3.754 ; state[2]  ; slt_ula[2]$latch ; clk          ; state[1]    ; 1.000        ; 2.396      ; 6.423      ;
; -3.642 ; state[2]  ; slt_ula[0]$latch ; clk          ; state[1]    ; 1.000        ; 2.395      ; 6.129      ;
; -3.632 ; state[3]  ; slt_reg[2]$latch ; clk          ; state[1]    ; 0.500        ; 2.693      ; 6.104      ;
; -3.521 ; state[3]  ; wren$latch       ; clk          ; state[1]    ; 1.000        ; -0.517     ; 3.277      ;
; -3.498 ; state[2]  ; wren$latch       ; clk          ; state[1]    ; 1.000        ; -0.538     ; 3.233      ;
; -3.475 ; state[2]  ; slt_ula[1]$latch ; clk          ; state[1]    ; 1.000        ; 2.569      ; 6.187      ;
; -3.431 ; state[3]  ; c_mux$latch      ; clk          ; state[1]    ; 1.000        ; -0.399     ; 3.124      ;
; -3.410 ; state[3]  ; slt_ula[2]$latch ; clk          ; state[1]    ; 1.000        ; 2.417      ; 6.100      ;
; -3.408 ; state[2]  ; c_mux$latch      ; clk          ; state[1]    ; 1.000        ; -0.420     ; 3.080      ;
; -3.298 ; state[3]  ; slt_ula[0]$latch ; clk          ; state[1]    ; 1.000        ; 2.416      ; 5.806      ;
; -3.131 ; state[3]  ; slt_ula[1]$latch ; clk          ; state[1]    ; 1.000        ; 2.590      ; 5.864      ;
; -2.583 ; state[0]  ; r_mux$latch      ; state[0]     ; state[1]    ; 0.500        ; 1.816      ; 4.240      ;
; -2.529 ; state[0]  ; rd$latch         ; state[0]     ; state[1]    ; 0.500        ; 1.310      ; 3.541      ;
; -2.280 ; state[1]  ; r_mux$latch      ; state[1]     ; state[1]    ; 0.500        ; 1.816      ; 3.937      ;
; -2.226 ; state[1]  ; rd$latch         ; state[1]     ; state[1]    ; 0.500        ; 1.310      ; 3.238      ;
; -2.213 ; state[0]  ; slt_ula[2]$latch ; state[0]     ; state[1]    ; 0.500        ; 4.731      ; 6.959      ;
; -2.189 ; state[0]  ; slt_ula[2]$latch ; state[0]     ; state[1]    ; 0.500        ; 4.989      ; 7.193      ;
; -2.184 ; state[0]  ; vd_mux$latch     ; state[0]     ; state[1]    ; 0.500        ; 1.780      ; 3.466      ;
; -2.091 ; state[0]  ; slt_ula[0]$latch ; state[0]     ; state[1]    ; 0.500        ; 4.730      ; 6.655      ;
; -2.077 ; state[0]  ; slt_ula[0]$latch ; state[0]     ; state[1]    ; 0.500        ; 4.988      ; 6.899      ;
; -1.960 ; state[0]  ; r_mux$latch      ; state[0]     ; state[1]    ; 1.000        ; 1.816      ; 4.117      ;
; -1.947 ; state[0]  ; slt_ula[2]$latch ; state[0]     ; state[1]    ; 1.000        ; 4.731      ; 7.193      ;
; -1.933 ; state[0]  ; slt_ula[1]$latch ; state[0]     ; state[1]    ; 0.500        ; 4.904      ; 6.722      ;
; -1.910 ; state[0]  ; rd$latch         ; state[0]     ; state[1]    ; 1.000        ; 1.310      ; 3.422      ;
; -1.910 ; state[0]  ; slt_ula[1]$latch ; state[0]     ; state[1]    ; 0.500        ; 5.162      ; 6.957      ;
; -1.893 ; state[1]  ; slt_ula[2]$latch ; state[1]     ; state[1]    ; 0.500        ; 4.731      ; 6.639      ;
; -1.881 ; state[1]  ; vd_mux$latch     ; state[1]     ; state[1]    ; 0.500        ; 1.780      ; 3.163      ;
; -1.865 ; state[0]  ; slt_reg[0]$latch ; state[0]     ; state[1]    ; 0.500        ; 5.080      ; 6.959      ;
; -1.850 ; state[0]  ; count$latch      ; state[0]     ; state[1]    ; 0.500        ; 1.503      ; 3.367      ;
; -1.846 ; state[0]  ; ld_B$latch       ; state[0]     ; state[1]    ; 0.500        ; 1.882      ; 3.570      ;
; -1.845 ; state[1]  ; wr$latch         ; state[1]     ; state[1]    ; 0.500        ; 1.843      ; 3.710      ;
; -1.838 ; state[0]  ; slt_reg[1]$latch ; state[0]     ; state[1]    ; 0.500        ; 5.111      ; 6.965      ;
; -1.835 ; state[0]  ; slt_ula[0]$latch ; state[0]     ; state[1]    ; 1.000        ; 4.730      ; 6.899      ;
; -1.821 ; state[0]  ; r_mux$latch      ; state[0]     ; state[1]    ; 0.500        ; 2.455      ; 4.117      ;
; -1.803 ; state[0]  ; c_mux$latch      ; state[0]     ; state[1]    ; 0.500        ; 1.939      ; 3.576      ;
; -1.794 ; state[0]  ; ld_A$latch       ; state[0]     ; state[1]    ; 0.500        ; 1.936      ; 3.571      ;
; -1.781 ; state[0]  ; wren$latch       ; state[0]     ; state[1]    ; 0.500        ; 2.055      ; 3.851      ;
; -1.781 ; state[1]  ; slt_ula[2]$latch ; state[1]     ; state[1]    ; 0.500        ; 4.989      ; 6.785      ;
; -1.771 ; state[1]  ; slt_ula[0]$latch ; state[1]     ; state[1]    ; 0.500        ; 4.730      ; 6.335      ;
; -1.761 ; state[1]  ; r_mux$latch      ; state[1]     ; state[1]    ; 1.000        ; 1.816      ; 3.918      ;
; -1.711 ; state[1]  ; rd$latch         ; state[1]     ; state[1]    ; 1.000        ; 1.310      ; 3.223      ;
; -1.691 ; state[0]  ; c_mux$latch      ; state[0]     ; state[1]    ; 0.500        ; 2.173      ; 3.698      ;
; -1.677 ; state[0]  ; slt_reg[2]$latch ; state[0]     ; state[1]    ; 0.500        ; 5.265      ; 6.963      ;
; -1.669 ; state[1]  ; slt_ula[0]$latch ; state[1]     ; state[1]    ; 0.500        ; 4.988      ; 6.491      ;
; -1.668 ; state[0]  ; slt_ula[1]$latch ; state[0]     ; state[1]    ; 1.000        ; 4.904      ; 6.957      ;
; -1.651 ; state[1]  ; count$latch      ; state[1]     ; state[1]    ; 0.500        ; 1.503      ; 3.168      ;
; -1.647 ; state[1]  ; ld_B$latch       ; state[1]     ; state[1]    ; 0.500        ; 1.882      ; 3.371      ;
; -1.622 ; state[1]  ; r_mux$latch      ; state[1]     ; state[1]    ; 0.500        ; 2.455      ; 3.918      ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'state[0]'                                                                   ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; -0.090 ; state[0]  ; wren$latch       ; state[0]     ; state[0]    ; 0.000        ; 2.949      ; 3.091      ;
; -0.064 ; state[0]  ; r_mux$latch      ; state[0]     ; state[0]    ; 0.000        ; 3.272      ; 3.440      ;
; 0.043  ; state[1]  ; r_mux$latch      ; state[1]     ; state[0]    ; 0.000        ; 3.272      ; 3.567      ;
; 0.043  ; state[1]  ; wren$latch       ; state[1]     ; state[0]    ; 0.000        ; 2.949      ; 3.244      ;
; 0.104  ; state[1]  ; wr$latch         ; state[1]     ; state[0]    ; 0.000        ; 2.291      ; 2.647      ;
; 0.159  ; state[0]  ; wr$latch         ; state[0]     ; state[0]    ; 0.000        ; 2.291      ; 2.682      ;
; 0.331  ; state[1]  ; wr$latch         ; state[1]     ; state[0]    ; 0.000        ; 2.062      ; 2.645      ;
; 0.417  ; state[0]  ; wren$latch       ; state[0]     ; state[0]    ; -0.500       ; 2.949      ; 3.118      ;
; 0.417  ; state[0]  ; r_mux$latch      ; state[0]     ; state[0]    ; -0.500       ; 3.272      ; 3.441      ;
; 0.526  ; state[0]  ; r_mux$latch      ; state[0]     ; state[0]    ; 0.000        ; 2.683      ; 3.441      ;
; 0.540  ; state[0]  ; wr$latch         ; state[0]     ; state[0]    ; 0.000        ; 2.062      ; 2.834      ;
; 0.559  ; state[1]  ; wren$latch       ; state[1]     ; state[0]    ; -0.500       ; 2.949      ; 3.260      ;
; 0.585  ; state[1]  ; r_mux$latch      ; state[1]     ; state[0]    ; -0.500       ; 3.272      ; 3.609      ;
; 0.602  ; state[1]  ; wr$latch         ; state[1]     ; state[0]    ; -0.500       ; 2.291      ; 2.645      ;
; 0.674  ; state[1]  ; r_mux$latch      ; state[1]     ; state[0]    ; 0.000        ; 2.683      ; 3.609      ;
; 0.791  ; state[0]  ; wr$latch         ; state[0]     ; state[0]    ; -0.500       ; 2.291      ; 2.834      ;
; 0.820  ; state[0]  ; wren$latch       ; state[0]     ; state[0]    ; 0.000        ; 2.066      ; 3.118      ;
; 0.827  ; state[1]  ; slt_ula[1]$latch ; state[1]     ; state[0]    ; 0.000        ; 5.007      ; 6.086      ;
; 0.833  ; state[1]  ; wr$latch         ; state[1]     ; state[0]    ; -0.500       ; 2.062      ; 2.647      ;
; 0.854  ; state[0]  ; rd$latch         ; state[0]     ; state[0]    ; 0.000        ; 1.776      ; 2.862      ;
; 0.868  ; state[0]  ; wr$latch         ; state[0]     ; state[0]    ; -0.500       ; 2.062      ; 2.682      ;
; 0.942  ; state[1]  ; wren$latch       ; state[1]     ; state[0]    ; 0.000        ; 2.066      ; 3.260      ;
; 0.987  ; state[1]  ; rd$latch         ; state[1]     ; state[0]    ; 0.000        ; 1.776      ; 3.015      ;
; 1.005  ; state[0]  ; r_mux$latch      ; state[0]     ; state[0]    ; -0.500       ; 2.683      ; 3.440      ;
; 1.013  ; state[1]  ; slt_ula[0]$latch ; state[1]     ; state[0]    ; 0.000        ; 4.826      ; 6.091      ;
; 1.132  ; state[1]  ; r_mux$latch      ; state[1]     ; state[0]    ; -0.500       ; 2.683      ; 3.567      ;
; 1.154  ; state[0]  ; slt_ula[1]$latch ; state[0]     ; state[0]    ; 0.000        ; 5.007      ; 6.393      ;
; 1.268  ; state[1]  ; slt_ula[2]$latch ; state[1]     ; state[0]    ; 0.000        ; 4.827      ; 6.347      ;
; 1.273  ; state[0]  ; wren$latch       ; state[0]     ; state[0]    ; -0.500       ; 2.066      ; 3.091      ;
; 1.279  ; state[1]  ; slt_reg[2]$latch ; state[1]     ; state[0]    ; 0.000        ; 4.931      ; 6.462      ;
; 1.318  ; state[0]  ; rd$latch         ; state[0]     ; state[0]    ; -0.500       ; 1.776      ; 2.846      ;
; 1.340  ; state[0]  ; slt_ula[0]$latch ; state[0]     ; state[0]    ; 0.000        ; 4.826      ; 6.398      ;
; 1.426  ; state[1]  ; wren$latch       ; state[1]     ; state[0]    ; -0.500       ; 2.066      ; 3.244      ;
; 1.434  ; state[0]  ; ld_B$latch       ; state[0]     ; state[0]    ; 0.000        ; 1.337      ; 3.003      ;
; 1.435  ; state[0]  ; ld_A$latch       ; state[0]     ; state[0]    ; 0.000        ; 1.336      ; 3.003      ;
; 1.453  ; state[1]  ; slt_reg[1]$latch ; state[1]     ; state[0]    ; 0.000        ; 4.770      ; 6.475      ;
; 1.460  ; state[1]  ; rd$latch         ; state[1]     ; state[0]    ; -0.500       ; 1.776      ; 2.988      ;
; 1.471  ; state[1]  ; slt_ula[1]$latch ; state[1]     ; state[0]    ; -0.500       ; 5.007      ; 6.230      ;
; 1.483  ; state[0]  ; vd_mux$latch     ; state[0]     ; state[0]    ; 0.000        ; 1.058      ; 2.773      ;
; 1.487  ; state[1]  ; slt_reg[0]$latch ; state[1]     ; state[0]    ; 0.000        ; 4.739      ; 6.478      ;
; 1.517  ; state[0]  ; c_mux$latch      ; state[0]     ; state[0]    ; 0.000        ; 1.247      ; 2.996      ;
; 1.571  ; state[1]  ; ld_B$latch       ; state[1]     ; state[0]    ; 0.000        ; 1.337      ; 3.160      ;
; 1.572  ; state[1]  ; ld_A$latch       ; state[1]     ; state[0]    ; 0.000        ; 1.336      ; 3.160      ;
; 1.595  ; state[0]  ; slt_ula[2]$latch ; state[0]     ; state[0]    ; 0.000        ; 4.827      ; 6.654      ;
; 1.609  ; state[1]  ; vd_mux$latch     ; state[1]     ; state[0]    ; 0.000        ; 1.058      ; 2.919      ;
; 1.636  ; state[1]  ; c_mux$latch      ; state[1]     ; state[0]    ; 0.000        ; 1.247      ; 3.135      ;
; 1.644  ; state[1]  ; slt_reg[2]$latch ; state[1]     ; state[0]    ; -0.500       ; 4.931      ; 6.327      ;
; 1.660  ; state[1]  ; slt_ula[0]$latch ; state[1]     ; state[0]    ; -0.500       ; 4.826      ; 6.238      ;
; 1.690  ; state[0]  ; slt_reg[2]$latch ; state[0]     ; state[0]    ; 0.000        ; 4.931      ; 6.853      ;
; 1.831  ; state[1]  ; slt_reg[1]$latch ; state[1]     ; state[0]    ; -0.500       ; 4.770      ; 6.353      ;
; 1.857  ; state[1]  ; slt_reg[0]$latch ; state[1]     ; state[0]    ; -0.500       ; 4.739      ; 6.348      ;
; 1.862  ; state[0]  ; slt_ula[1]$latch ; state[0]     ; state[0]    ; -0.500       ; 5.007      ; 6.621      ;
; 1.864  ; state[0]  ; slt_reg[1]$latch ; state[0]     ; state[0]    ; 0.000        ; 4.770      ; 6.866      ;
; 1.891  ; state[1]  ; slt_ula[2]$latch ; state[1]     ; state[0]    ; -0.500       ; 4.827      ; 6.470      ;
; 1.898  ; state[0]  ; slt_reg[0]$latch ; state[0]     ; state[0]    ; 0.000        ; 4.739      ; 6.869      ;
; 1.902  ; state[0]  ; ld_B$latch       ; state[0]     ; state[0]    ; -0.500       ; 1.337      ; 2.991      ;
; 1.903  ; state[0]  ; ld_A$latch       ; state[0]     ; state[0]    ; -0.500       ; 1.336      ; 2.991      ;
; 1.916  ; state[1]  ; slt_reg[2]$latch ; state[1]     ; state[0]    ; 0.000        ; 4.159      ; 6.327      ;
; 1.951  ; state[0]  ; slt_reg[2]$latch ; state[0]     ; state[0]    ; -0.500       ; 4.931      ; 6.634      ;
; 1.983  ; state[0]  ; vd_mux$latch     ; state[0]     ; state[0]    ; -0.500       ; 1.058      ; 2.793      ;
; 2.010  ; state[0]  ; c_mux$latch      ; state[0]     ; state[0]    ; -0.500       ; 1.247      ; 3.009      ;
; 2.038  ; state[3]  ; wren$latch       ; clk          ; state[0]    ; 0.000        ; 0.470      ; 2.538      ;
; 2.038  ; state[3]  ; r_mux$latch      ; clk          ; state[0]    ; 0.000        ; 0.793      ; 2.861      ;
; 2.040  ; state[1]  ; ld_B$latch       ; state[1]     ; state[0]    ; -0.500       ; 1.337      ; 3.129      ;
; 2.041  ; state[1]  ; ld_A$latch       ; state[1]     ; state[0]    ; -0.500       ; 1.336      ; 3.129      ;
; 2.051  ; state[0]  ; slt_ula[0]$latch ; state[0]     ; state[0]    ; -0.500       ; 4.826      ; 6.629      ;
; 2.103  ; state[1]  ; slt_reg[1]$latch ; state[1]     ; state[0]    ; 0.000        ; 3.998      ; 6.353      ;
; 2.129  ; state[1]  ; slt_reg[0]$latch ; state[1]     ; state[0]    ; 0.000        ; 3.967      ; 6.348      ;
; 2.132  ; state[1]  ; vd_mux$latch     ; state[1]     ; state[0]    ; -0.500       ; 1.058      ; 2.942      ;
; 2.138  ; state[0]  ; slt_reg[1]$latch ; state[0]     ; state[0]    ; -0.500       ; 4.770      ; 6.660      ;
; 2.162  ; state[4]  ; wr$latch         ; clk          ; state[0]    ; 0.000        ; -0.180     ; 2.012      ;
; 2.164  ; state[0]  ; slt_reg[0]$latch ; state[0]     ; state[0]    ; -0.500       ; 4.739      ; 6.655      ;
; 2.166  ; state[1]  ; c_mux$latch      ; state[1]     ; state[0]    ; -0.500       ; 1.247      ; 3.165      ;
; 2.243  ; state[0]  ; slt_reg[2]$latch ; state[0]     ; state[0]    ; 0.000        ; 4.159      ; 6.634      ;
; 2.282  ; state[0]  ; slt_ula[2]$latch ; state[0]     ; state[0]    ; -0.500       ; 4.827      ; 6.861      ;
; 2.376  ; state[4]  ; wren$latch       ; clk          ; state[0]    ; 0.000        ; 0.478      ; 2.884      ;
; 2.376  ; state[4]  ; r_mux$latch      ; clk          ; state[0]    ; 0.000        ; 0.801      ; 3.207      ;
; 2.393  ; state[2]  ; wren$latch       ; clk          ; state[0]    ; 0.000        ; 0.450      ; 2.873      ;
; 2.393  ; state[2]  ; r_mux$latch      ; clk          ; state[0]    ; 0.000        ; 0.773      ; 3.196      ;
; 2.430  ; state[0]  ; slt_reg[1]$latch ; state[0]     ; state[0]    ; 0.000        ; 3.998      ; 6.660      ;
; 2.456  ; state[0]  ; slt_reg[0]$latch ; state[0]     ; state[0]    ; 0.000        ; 3.967      ; 6.655      ;
; 2.551  ; state[1]  ; slt_reg[2]$latch ; state[1]     ; state[0]    ; -0.500       ; 4.159      ; 6.462      ;
; 2.719  ; state[3]  ; wr$latch         ; clk          ; state[0]    ; 0.000        ; -0.188     ; 2.561      ;
; 2.725  ; state[1]  ; slt_reg[1]$latch ; state[1]     ; state[0]    ; -0.500       ; 3.998      ; 6.475      ;
; 2.759  ; state[1]  ; slt_reg[0]$latch ; state[1]     ; state[0]    ; -0.500       ; 3.967      ; 6.478      ;
; 2.822  ; state[3]  ; slt_ula[1]$latch ; clk          ; state[0]    ; 0.000        ; 2.528      ; 5.380      ;
; 2.829  ; state[2]  ; wr$latch         ; clk          ; state[0]    ; 0.000        ; -0.208     ; 2.651      ;
; 2.838  ; state[4]  ; vd_mux$latch     ; clk          ; state[0]    ; 0.000        ; -1.413     ; 1.455      ;
; 2.891  ; state[4]  ; wr$latch         ; clk          ; state[0]    ; -0.500       ; -0.409     ; 2.012      ;
; 2.942  ; state[0]  ; slt_reg[2]$latch ; state[0]     ; state[0]    ; -0.500       ; 4.159      ; 6.853      ;
; 2.946  ; state[3]  ; vd_mux$latch     ; clk          ; state[0]    ; 0.000        ; -1.421     ; 1.555      ;
; 3.008  ; state[3]  ; slt_ula[0]$latch ; clk          ; state[0]    ; 0.000        ; 2.347      ; 5.385      ;
; 3.116  ; state[0]  ; slt_reg[1]$latch ; state[0]     ; state[0]    ; -0.500       ; 3.998      ; 6.866      ;
; 3.127  ; state[3]  ; r_mux$latch      ; clk          ; state[0]    ; -0.500       ; 0.204      ; 2.861      ;
; 3.150  ; state[0]  ; slt_reg[0]$latch ; state[0]     ; state[0]    ; -0.500       ; 3.967      ; 6.869      ;
; 3.177  ; state[2]  ; slt_ula[1]$latch ; clk          ; state[0]    ; 0.000        ; 2.508      ; 5.715      ;
; 3.247  ; state[2]  ; vd_mux$latch     ; clk          ; state[0]    ; 0.000        ; -1.441     ; 1.836      ;
; 3.263  ; state[3]  ; slt_ula[2]$latch ; clk          ; state[0]    ; 0.000        ; 2.348      ; 5.641      ;
; 3.363  ; state[2]  ; slt_ula[0]$latch ; clk          ; state[0]    ; 0.000        ; 2.327      ; 5.720      ;
; 3.421  ; state[3]  ; wren$latch       ; clk          ; state[0]    ; -0.500       ; -0.413     ; 2.538      ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'state[1]'                                                                  ;
+-------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; 0.138 ; state[0]  ; wren$latch       ; state[0]     ; state[1]    ; 0.000        ; 2.728      ; 3.118      ;
; 0.138 ; state[0]  ; r_mux$latch      ; state[0]     ; state[1]    ; 0.000        ; 3.051      ; 3.441      ;
; 0.172 ; state[1]  ; wr$latch         ; state[1]     ; state[1]    ; 0.000        ; 2.241      ; 2.645      ;
; 0.300 ; state[1]  ; wren$latch       ; state[1]     ; state[1]    ; 0.000        ; 2.728      ; 3.260      ;
; 0.326 ; state[1]  ; r_mux$latch      ; state[1]     ; state[1]    ; 0.000        ; 3.051      ; 3.609      ;
; 0.341 ; state[0]  ; wr$latch         ; state[0]     ; state[1]    ; 0.000        ; 2.241      ; 2.834      ;
; 0.355 ; state[0]  ; r_mux$latch      ; state[0]     ; state[1]    ; 0.000        ; 2.833      ; 3.440      ;
; 0.361 ; state[0]  ; wren$latch       ; state[0]     ; state[1]    ; 0.000        ; 2.478      ; 3.091      ;
; 0.443 ; state[1]  ; slt_ula[1]$latch ; state[1]     ; state[1]    ; 0.000        ; 5.411      ; 6.086      ;
; 0.456 ; state[0]  ; c_mux$latch      ; state[0]     ; state[1]    ; 0.000        ; 2.288      ; 2.996      ;
; 0.502 ; state[1]  ; r_mux$latch      ; state[1]     ; state[1]    ; 0.000        ; 2.833      ; 3.567      ;
; 0.534 ; state[1]  ; wren$latch       ; state[1]     ; state[1]    ; 0.000        ; 2.478      ; 3.244      ;
; 0.561 ; state[1]  ; slt_reg[2]$latch ; state[1]     ; state[1]    ; 0.000        ; 5.669      ; 6.462      ;
; 0.611 ; state[0]  ; wren$latch       ; state[0]     ; state[1]    ; -0.500       ; 2.728      ; 3.091      ;
; 0.615 ; state[1]  ; c_mux$latch      ; state[1]     ; state[1]    ; 0.000        ; 2.288      ; 3.135      ;
; 0.616 ; state[0]  ; ld_B$latch       ; state[0]     ; state[1]    ; 0.000        ; 2.135      ; 3.003      ;
; 0.617 ; state[0]  ; ld_A$latch       ; state[0]     ; state[1]    ; 0.000        ; 2.134      ; 3.003      ;
; 0.629 ; state[1]  ; slt_ula[0]$latch ; state[1]     ; state[1]    ; 0.000        ; 5.230      ; 6.091      ;
; 0.637 ; state[0]  ; r_mux$latch      ; state[0]     ; state[1]    ; -0.500       ; 3.051      ; 3.440      ;
; 0.654 ; state[1]  ; wr$latch         ; state[1]     ; state[1]    ; -0.500       ; 2.241      ; 2.647      ;
; 0.669 ; state[0]  ; vd_mux$latch     ; state[0]     ; state[1]    ; 0.000        ; 1.852      ; 2.773      ;
; 0.689 ; state[0]  ; wr$latch         ; state[0]     ; state[1]    ; -0.500       ; 2.241      ; 2.682      ;
; 0.730 ; state[0]  ; slt_ula[1]$latch ; state[0]     ; state[1]    ; 0.000        ; 5.411      ; 6.393      ;
; 0.735 ; state[1]  ; slt_reg[1]$latch ; state[1]     ; state[1]    ; 0.000        ; 5.508      ; 6.475      ;
; 0.737 ; state[0]  ; c_mux$latch      ; state[0]     ; state[1]    ; 0.000        ; 2.020      ; 3.009      ;
; 0.764 ; state[1]  ; r_mux$latch      ; state[1]     ; state[1]    ; -0.500       ; 3.051      ; 3.567      ;
; 0.764 ; state[1]  ; wren$latch       ; state[1]     ; state[1]    ; -0.500       ; 2.728      ; 3.244      ;
; 0.769 ; state[1]  ; slt_reg[0]$latch ; state[1]     ; state[1]    ; 0.000        ; 5.477      ; 6.478      ;
; 0.793 ; state[1]  ; ld_B$latch       ; state[1]     ; state[1]    ; 0.000        ; 2.135      ; 3.160      ;
; 0.794 ; state[1]  ; ld_A$latch       ; state[1]     ; state[1]    ; 0.000        ; 2.134      ; 3.160      ;
; 0.835 ; state[1]  ; vd_mux$latch     ; state[1]     ; state[1]    ; 0.000        ; 1.852      ; 2.919      ;
; 0.856 ; state[0]  ; r_mux$latch      ; state[0]     ; state[1]    ; -0.500       ; 2.833      ; 3.441      ;
; 0.884 ; state[1]  ; slt_ula[2]$latch ; state[1]     ; state[1]    ; 0.000        ; 5.231      ; 6.347      ;
; 0.888 ; state[0]  ; wren$latch       ; state[0]     ; state[1]    ; -0.500       ; 2.478      ; 3.118      ;
; 0.889 ; state[1]  ; slt_ula[1]$latch ; state[1]     ; state[1]    ; 0.000        ; 5.109      ; 6.230      ;
; 0.906 ; state[1]  ; slt_reg[2]$latch ; state[1]     ; state[1]    ; -0.500       ; 5.669      ; 6.327      ;
; 0.913 ; state[1]  ; c_mux$latch      ; state[1]     ; state[1]    ; 0.000        ; 2.020      ; 3.165      ;
; 0.916 ; state[0]  ; slt_ula[0]$latch ; state[0]     ; state[1]    ; 0.000        ; 5.230      ; 6.398      ;
; 0.932 ; state[0]  ; slt_reg[2]$latch ; state[0]     ; state[1]    ; 0.000        ; 5.669      ; 6.853      ;
; 0.957 ; state[0]  ; count$latch      ; state[0]     ; state[1]    ; 0.000        ; 1.565      ; 2.774      ;
; 0.969 ; state[0]  ; c_mux$latch      ; state[0]     ; state[1]    ; -0.500       ; 2.288      ; 3.009      ;
; 1.024 ; state[1]  ; r_mux$latch      ; state[1]     ; state[1]    ; -0.500       ; 2.833      ; 3.609      ;
; 1.030 ; state[1]  ; wren$latch       ; state[1]     ; state[1]    ; -0.500       ; 2.478      ; 3.260      ;
; 1.067 ; state[1]  ; slt_ula[1]$latch ; state[1]     ; state[1]    ; -0.500       ; 5.411      ; 6.230      ;
; 1.078 ; state[1]  ; slt_ula[0]$latch ; state[1]     ; state[1]    ; 0.000        ; 4.928      ; 6.238      ;
; 1.085 ; state[1]  ; count$latch      ; state[1]     ; state[1]    ; 0.000        ; 1.565      ; 2.882      ;
; 1.093 ; state[1]  ; slt_reg[1]$latch ; state[1]     ; state[1]    ; -0.500       ; 5.508      ; 6.353      ;
; 1.104 ; state[0]  ; ld_B$latch       ; state[0]     ; state[1]    ; -0.500       ; 2.135      ; 2.991      ;
; 1.105 ; state[0]  ; ld_A$latch       ; state[0]     ; state[1]    ; -0.500       ; 2.134      ; 2.991      ;
; 1.106 ; state[0]  ; slt_reg[1]$latch ; state[0]     ; state[1]    ; 0.000        ; 5.508      ; 6.866      ;
; 1.119 ; state[1]  ; slt_reg[0]$latch ; state[1]     ; state[1]    ; -0.500       ; 5.477      ; 6.348      ;
; 1.125 ; state[1]  ; c_mux$latch      ; state[1]     ; state[1]    ; -0.500       ; 2.288      ; 3.165      ;
; 1.140 ; state[0]  ; slt_reg[0]$latch ; state[0]     ; state[1]    ; 0.000        ; 5.477      ; 6.869      ;
; 1.171 ; state[0]  ; slt_ula[2]$latch ; state[0]     ; state[1]    ; 0.000        ; 5.231      ; 6.654      ;
; 1.189 ; state[0]  ; vd_mux$latch     ; state[0]     ; state[1]    ; -0.500       ; 1.852      ; 2.793      ;
; 1.213 ; state[0]  ; slt_reg[2]$latch ; state[0]     ; state[1]    ; -0.500       ; 5.669      ; 6.634      ;
; 1.224 ; state[0]  ; c_mux$latch      ; state[0]     ; state[1]    ; -0.500       ; 2.020      ; 2.996      ;
; 1.225 ; state[1]  ; slt_ula[1]$latch ; state[1]     ; state[1]    ; -0.500       ; 5.109      ; 6.086      ;
; 1.229 ; state[0]  ; rd$latch         ; state[0]     ; state[1]    ; 0.000        ; 1.365      ; 2.846      ;
; 1.242 ; state[1]  ; ld_B$latch       ; state[1]     ; state[1]    ; -0.500       ; 2.135      ; 3.129      ;
; 1.243 ; state[1]  ; ld_A$latch       ; state[1]     ; state[1]    ; -0.500       ; 2.134      ; 3.129      ;
; 1.256 ; state[1]  ; slt_ula[0]$latch ; state[1]     ; state[1]    ; -0.500       ; 5.230      ; 6.238      ;
; 1.260 ; state[0]  ; slt_ula[1]$latch ; state[0]     ; state[1]    ; 0.000        ; 5.109      ; 6.621      ;
; 1.309 ; state[1]  ; slt_ula[2]$latch ; state[1]     ; state[1]    ; 0.000        ; 4.929      ; 6.470      ;
; 1.338 ; state[1]  ; vd_mux$latch     ; state[1]     ; state[1]    ; -0.500       ; 1.852      ; 2.942      ;
; 1.363 ; state[1]  ; c_mux$latch      ; state[1]     ; state[1]    ; -0.500       ; 2.020      ; 3.135      ;
; 1.391 ; state[1]  ; rd$latch         ; state[1]     ; state[1]    ; 0.000        ; 1.365      ; 2.988      ;
; 1.396 ; state[0]  ; count$latch      ; state[0]     ; state[1]    ; -0.500       ; 1.565      ; 2.713      ;
; 1.400 ; state[0]  ; slt_reg[1]$latch ; state[0]     ; state[1]    ; -0.500       ; 5.508      ; 6.660      ;
; 1.411 ; state[1]  ; slt_ula[0]$latch ; state[1]     ; state[1]    ; -0.500       ; 4.928      ; 6.091      ;
; 1.426 ; state[0]  ; slt_reg[0]$latch ; state[0]     ; state[1]    ; -0.500       ; 5.477      ; 6.655      ;
; 1.449 ; state[0]  ; slt_ula[0]$latch ; state[0]     ; state[1]    ; 0.000        ; 4.928      ; 6.629      ;
; 1.458 ; state[0]  ; slt_ula[1]$latch ; state[0]     ; state[1]    ; -0.500       ; 5.411      ; 6.621      ;
; 1.487 ; state[1]  ; slt_ula[2]$latch ; state[1]     ; state[1]    ; -0.500       ; 5.231      ; 6.470      ;
; 1.532 ; state[0]  ; slt_ula[1]$latch ; state[0]     ; state[1]    ; -0.500       ; 5.109      ; 6.393      ;
; 1.583 ; state[1]  ; count$latch      ; state[1]     ; state[1]    ; -0.500       ; 1.565      ; 2.900      ;
; 1.647 ; state[0]  ; slt_ula[0]$latch ; state[0]     ; state[1]    ; -0.500       ; 5.230      ; 6.629      ;
; 1.666 ; state[1]  ; slt_ula[2]$latch ; state[1]     ; state[1]    ; -0.500       ; 4.929      ; 6.347      ;
; 1.680 ; state[0]  ; slt_ula[2]$latch ; state[0]     ; state[1]    ; 0.000        ; 4.929      ; 6.861      ;
; 1.718 ; state[0]  ; slt_ula[0]$latch ; state[0]     ; state[1]    ; -0.500       ; 4.928      ; 6.398      ;
; 1.745 ; state[0]  ; rd$latch         ; state[0]     ; state[1]    ; -0.500       ; 1.365      ; 2.862      ;
; 1.878 ; state[0]  ; slt_ula[2]$latch ; state[0]     ; state[1]    ; -0.500       ; 5.231      ; 6.861      ;
; 1.898 ; state[1]  ; rd$latch         ; state[1]     ; state[1]    ; -0.500       ; 1.365      ; 3.015      ;
; 1.973 ; state[0]  ; slt_ula[2]$latch ; state[0]     ; state[1]    ; -0.500       ; 4.929      ; 6.654      ;
; 2.044 ; state[4]  ; vd_mux$latch     ; clk          ; state[1]    ; 0.000        ; -0.619     ; 1.455      ;
; 2.152 ; state[3]  ; vd_mux$latch     ; clk          ; state[1]    ; 0.000        ; -0.627     ; 1.555      ;
; 2.418 ; state[3]  ; slt_ula[1]$latch ; clk          ; state[1]    ; 0.000        ; 2.932      ; 5.380      ;
; 2.453 ; state[2]  ; vd_mux$latch     ; clk          ; state[1]    ; 0.000        ; -0.647     ; 1.836      ;
; 2.477 ; state[3]  ; r_mux$latch      ; clk          ; state[1]    ; 0.000        ; 0.354      ; 2.861      ;
; 2.509 ; state[3]  ; wren$latch       ; clk          ; state[1]    ; 0.000        ; -0.001     ; 2.538      ;
; 2.590 ; state[3]  ; c_mux$latch      ; clk          ; state[1]    ; 0.000        ; -0.191     ; 2.429      ;
; 2.604 ; state[3]  ; slt_ula[0]$latch ; clk          ; state[1]    ; 0.000        ; 2.751      ; 5.385      ;
; 2.712 ; state[4]  ; wr$latch         ; clk          ; state[1]    ; -0.500       ; -0.230     ; 2.012      ;
; 2.759 ; state[3]  ; wren$latch       ; clk          ; state[1]    ; -0.500       ; 0.249      ; 2.538      ;
; 2.759 ; state[3]  ; r_mux$latch      ; clk          ; state[1]    ; -0.500       ; 0.572      ; 2.861      ;
; 2.773 ; state[2]  ; slt_ula[1]$latch ; clk          ; state[1]    ; 0.000        ; 2.912      ; 5.715      ;
; 2.815 ; state[4]  ; r_mux$latch      ; clk          ; state[1]    ; 0.000        ; 0.362      ; 3.207      ;
; 2.832 ; state[2]  ; r_mux$latch      ; clk          ; state[1]    ; 0.000        ; 0.334      ; 3.196      ;
; 2.847 ; state[4]  ; wren$latch       ; clk          ; state[1]    ; 0.000        ; 0.007      ; 2.884      ;
; 2.859 ; state[3]  ; slt_ula[2]$latch ; clk          ; state[1]    ; 0.000        ; 2.752      ; 5.641      ;
+-------+-----------+------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 130.07 MHz ; 130.07 MHz      ; state[0]   ;      ;
; 176.3 MHz  ; 176.3 MHz       ; state[1]   ;      ;
; 184.81 MHz ; 184.81 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+----------+--------+----------------+
; Clock    ; Slack  ; End Point TNS  ;
+----------+--------+----------------+
; state[0] ; -6.027 ; -57.168        ;
; state[1] ; -5.474 ; -55.454        ;
; clk      ; -4.411 ; -17.312        ;
+----------+--------+----------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+----------+--------+---------------+
; Clock    ; Slack  ; End Point TNS ;
+----------+--------+---------------+
; state[0] ; -0.193 ; -0.193        ;
; state[1] ; -0.003 ; -0.003        ;
; clk      ; 0.477  ; 0.000         ;
+----------+--------+---------------+


+---------------------------------------+
; Slow 1200mV 0C Model Recovery Summary ;
+----------+--------+-------------------+
; Clock    ; Slack  ; End Point TNS     ;
+----------+--------+-------------------+
; state[0] ; -5.458 ; -67.908           ;
; state[1] ; -5.143 ; -69.358           ;
+----------+--------+-------------------+


+--------------------------------------+
; Slow 1200mV 0C Model Removal Summary ;
+----------+--------+------------------+
; Clock    ; Slack  ; End Point TNS    ;
+----------+--------+------------------+
; state[0] ; -0.071 ; -0.106           ;
; state[1] ; 0.039  ; 0.000            ;
+----------+--------+------------------+


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+----------+--------+------------------------------+
; Clock    ; Slack  ; End Point TNS                ;
+----------+--------+------------------------------+
; clk      ; -3.000 ; -9.425                       ;
; state[0] ; -0.933 ; -7.714                       ;
; state[1] ; -0.453 ; -3.346                       ;
+----------+--------+------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'state[0]'                                                                      ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; -6.027 ; state[2]  ; slt_reg[0]$latch ; clk          ; state[0]    ; 1.000        ; 1.010      ; 7.364      ;
; -5.950 ; state[2]  ; slt_reg[0]$latch ; clk          ; state[0]    ; 0.500        ; 1.587      ; 7.364      ;
; -5.785 ; state[4]  ; slt_reg[0]$latch ; clk          ; state[0]    ; 1.000        ; 1.034      ; 7.146      ;
; -5.739 ; state[3]  ; slt_reg[0]$latch ; clk          ; state[0]    ; 1.000        ; 1.028      ; 7.094      ;
; -5.708 ; state[4]  ; slt_reg[0]$latch ; clk          ; state[0]    ; 0.500        ; 1.611      ; 7.146      ;
; -5.662 ; state[3]  ; slt_reg[0]$latch ; clk          ; state[0]    ; 0.500        ; 1.605      ; 7.094      ;
; -5.653 ; state[2]  ; slt_reg[1]$latch ; clk          ; state[0]    ; 1.000        ; 1.041      ; 7.023      ;
; -5.576 ; state[2]  ; slt_reg[1]$latch ; clk          ; state[0]    ; 0.500        ; 1.618      ; 7.023      ;
; -5.567 ; state[2]  ; slt_reg[2]$latch ; clk          ; state[0]    ; 1.000        ; 1.182      ; 7.082      ;
; -5.490 ; state[2]  ; slt_reg[2]$latch ; clk          ; state[0]    ; 0.500        ; 1.759      ; 7.082      ;
; -5.347 ; state[3]  ; slt_reg[1]$latch ; clk          ; state[0]    ; 1.000        ; 1.059      ; 6.735      ;
; -5.330 ; state[4]  ; slt_reg[1]$latch ; clk          ; state[0]    ; 1.000        ; 1.065      ; 6.724      ;
; -5.270 ; state[3]  ; slt_reg[1]$latch ; clk          ; state[0]    ; 0.500        ; 1.636      ; 6.735      ;
; -5.261 ; state[3]  ; slt_reg[2]$latch ; clk          ; state[0]    ; 1.000        ; 1.200      ; 6.794      ;
; -5.253 ; state[4]  ; slt_reg[1]$latch ; clk          ; state[0]    ; 0.500        ; 1.642      ; 6.724      ;
; -5.215 ; state[4]  ; slt_reg[2]$latch ; clk          ; state[0]    ; 1.000        ; 1.206      ; 6.754      ;
; -5.184 ; state[3]  ; slt_reg[2]$latch ; clk          ; state[0]    ; 0.500        ; 1.777      ; 6.794      ;
; -5.138 ; state[4]  ; slt_reg[2]$latch ; clk          ; state[0]    ; 0.500        ; 1.783      ; 6.754      ;
; -5.088 ; state[2]  ; slt_ula[0]$latch ; clk          ; state[0]    ; 1.000        ; 1.705      ; 6.968      ;
; -4.904 ; state[2]  ; slt_ula[2]$latch ; clk          ; state[0]    ; 1.000        ; 1.707      ; 6.939      ;
; -4.896 ; state[2]  ; slt_ula[1]$latch ; clk          ; state[0]    ; 1.000        ; 1.863      ; 6.964      ;
; -4.863 ; state[2]  ; wren$latch       ; clk          ; state[0]    ; 0.500        ; -0.611     ; 4.080      ;
; -4.846 ; state[4]  ; slt_ula[0]$latch ; clk          ; state[0]    ; 1.000        ; 1.729      ; 6.750      ;
; -4.662 ; state[4]  ; slt_ula[2]$latch ; clk          ; state[0]    ; 1.000        ; 1.731      ; 6.721      ;
; -4.654 ; state[4]  ; slt_ula[1]$latch ; clk          ; state[0]    ; 1.000        ; 1.887      ; 6.746      ;
; -4.621 ; state[4]  ; wren$latch       ; clk          ; state[0]    ; 0.500        ; -0.587     ; 3.862      ;
; -4.422 ; state[2]  ; ld_A$latch       ; clk          ; state[0]    ; 0.500        ; -1.254     ; 2.849      ;
; -4.410 ; state[2]  ; wren$latch       ; clk          ; state[0]    ; 1.000        ; -0.658     ; 4.080      ;
; -4.246 ; state[3]  ; rd$latch         ; clk          ; state[0]    ; 0.500        ; -0.836     ; 2.964      ;
; -4.199 ; state[2]  ; rd$latch         ; clk          ; state[0]    ; 0.500        ; -0.854     ; 2.899      ;
; -4.168 ; state[4]  ; wren$latch       ; clk          ; state[0]    ; 1.000        ; -0.634     ; 3.862      ;
; -4.113 ; state[3]  ; ld_A$latch       ; clk          ; state[0]    ; 0.500        ; -1.236     ; 2.558      ;
; -4.025 ; state[4]  ; rd$latch         ; clk          ; state[0]    ; 0.500        ; -0.830     ; 2.749      ;
; -4.012 ; state[4]  ; c_mux$latch      ; clk          ; state[0]    ; 1.000        ; -1.254     ; 2.934      ;
; -4.005 ; state[3]  ; wren$latch       ; clk          ; state[0]    ; 0.500        ; -0.593     ; 3.240      ;
; -3.976 ; state[2]  ; ld_B$latch       ; clk          ; state[0]    ; 0.500        ; -1.254     ; 2.404      ;
; -3.822 ; state[4]  ; ld_B$latch       ; clk          ; state[0]    ; 0.500        ; -1.230     ; 2.274      ;
; -3.801 ; state[3]  ; ld_B$latch       ; clk          ; state[0]    ; 0.500        ; -1.236     ; 2.247      ;
; -3.617 ; state[1]  ; slt_reg[0]$latch ; state[1]     ; state[0]    ; 0.500        ; 3.389      ; 7.056      ;
; -3.552 ; state[3]  ; wren$latch       ; clk          ; state[0]    ; 1.000        ; -0.640     ; 3.240      ;
; -3.514 ; state[2]  ; r_mux$latch      ; clk          ; state[0]    ; 0.500        ; -0.399     ; 2.790      ;
; -3.483 ; state[2]  ; r_mux$latch      ; clk          ; state[0]    ; 1.000        ; -0.868     ; 2.790      ;
; -3.459 ; state[1]  ; slt_reg[1]$latch ; state[1]     ; state[0]    ; 0.500        ; 3.420      ; 6.931      ;
; -3.373 ; state[1]  ; slt_reg[2]$latch ; state[1]     ; state[0]    ; 0.500        ; 3.561      ; 6.990      ;
; -3.344 ; state[0]  ; slt_reg[0]$latch ; state[0]     ; state[0]    ; 0.500        ; 3.389      ; 6.783      ;
; -3.247 ; state[4]  ; ld_A$latch       ; clk          ; state[0]    ; 0.500        ; -1.230     ; 1.698      ;
; -3.112 ; state[0]  ; slt_reg[1]$latch ; state[0]     ; state[0]    ; 0.500        ; 3.420      ; 6.584      ;
; -3.068 ; state[3]  ; c_mux$latch      ; clk          ; state[0]    ; 1.000        ; -1.260     ; 1.984      ;
; -3.058 ; state[0]  ; slt_reg[0]$latch ; state[0]     ; state[0]    ; 1.000        ; 3.389      ; 6.997      ;
; -3.025 ; state[0]  ; slt_reg[2]$latch ; state[0]     ; state[0]    ; 0.500        ; 3.561      ; 6.642      ;
; -2.981 ; state[0]  ; slt_reg[0]$latch ; state[0]     ; state[0]    ; 0.500        ; 3.966      ; 6.997      ;
; -2.970 ; state[2]  ; c_mux$latch      ; clk          ; state[0]    ; 1.000        ; -1.278     ; 1.868      ;
; -2.962 ; state[1]  ; slt_reg[0]$latch ; state[1]     ; state[0]    ; 1.000        ; 3.389      ; 6.901      ;
; -2.951 ; state[4]  ; r_mux$latch      ; clk          ; state[0]    ; 0.500        ; -0.375     ; 2.251      ;
; -2.920 ; state[4]  ; r_mux$latch      ; clk          ; state[0]    ; 1.000        ; -0.844     ; 2.251      ;
; -2.885 ; state[1]  ; slt_reg[0]$latch ; state[1]     ; state[0]    ; 0.500        ; 3.966      ; 6.901      ;
; -2.880 ; state[3]  ; r_mux$latch      ; clk          ; state[0]    ; 0.500        ; -0.381     ; 2.174      ;
; -2.849 ; state[3]  ; r_mux$latch      ; clk          ; state[0]    ; 1.000        ; -0.850     ; 2.174      ;
; -2.740 ; state[3]  ; slt_ula[0]$latch ; clk          ; state[0]    ; 1.000        ; 1.723      ; 4.638      ;
; -2.666 ; state[0]  ; slt_reg[1]$latch ; state[0]     ; state[0]    ; 1.000        ; 3.420      ; 6.638      ;
; -2.662 ; state[1]  ; slt_reg[1]$latch ; state[1]     ; state[0]    ; 1.000        ; 3.420      ; 6.634      ;
; -2.589 ; state[0]  ; slt_reg[1]$latch ; state[0]     ; state[0]    ; 0.500        ; 3.997      ; 6.638      ;
; -2.585 ; state[1]  ; slt_reg[1]$latch ; state[1]     ; state[0]    ; 0.500        ; 3.997      ; 6.634      ;
; -2.580 ; state[0]  ; slt_reg[2]$latch ; state[0]     ; state[0]    ; 1.000        ; 3.561      ; 6.697      ;
; -2.557 ; state[3]  ; slt_ula[2]$latch ; clk          ; state[0]    ; 1.000        ; 1.725      ; 4.610      ;
; -2.549 ; state[1]  ; slt_reg[2]$latch ; state[1]     ; state[0]    ; 1.000        ; 3.561      ; 6.666      ;
; -2.548 ; state[3]  ; slt_ula[1]$latch ; clk          ; state[0]    ; 1.000        ; 1.881      ; 4.634      ;
; -2.540 ; state[1]  ; slt_reg[0]$latch ; state[1]     ; state[0]    ; 1.000        ; 3.966      ; 7.056      ;
; -2.503 ; state[0]  ; slt_reg[2]$latch ; state[0]     ; state[0]    ; 0.500        ; 4.138      ; 6.697      ;
; -2.472 ; state[1]  ; slt_reg[2]$latch ; state[1]     ; state[0]    ; 0.500        ; 4.138      ; 6.666      ;
; -2.382 ; state[1]  ; slt_reg[1]$latch ; state[1]     ; state[0]    ; 1.000        ; 3.997      ; 6.931      ;
; -2.296 ; state[1]  ; slt_reg[2]$latch ; state[1]     ; state[0]    ; 1.000        ; 4.138      ; 6.990      ;
; -2.267 ; state[0]  ; slt_reg[0]$latch ; state[0]     ; state[0]    ; 1.000        ; 3.966      ; 6.783      ;
; -2.080 ; state[0]  ; slt_ula[0]$latch ; state[0]     ; state[0]    ; 0.500        ; 4.084      ; 6.062      ;
; -2.035 ; state[0]  ; slt_reg[1]$latch ; state[0]     ; state[0]    ; 1.000        ; 3.997      ; 6.584      ;
; -1.961 ; state[0]  ; slt_ula[0]$latch ; state[0]     ; state[0]    ; 1.000        ; 4.084      ; 6.443      ;
; -1.948 ; state[0]  ; slt_reg[2]$latch ; state[0]     ; state[0]    ; 1.000        ; 4.138      ; 6.642      ;
; -1.927 ; state[1]  ; slt_ula[0]$latch ; state[1]     ; state[0]    ; 0.500        ; 4.084      ; 5.909      ;
; -1.886 ; state[0]  ; slt_ula[1]$latch ; state[0]     ; state[0]    ; 0.500        ; 4.242      ; 6.056      ;
; -1.865 ; state[0]  ; slt_ula[2]$latch ; state[0]     ; state[0]    ; 0.500        ; 4.086      ; 6.002      ;
; -1.843 ; state[1]  ; wren$latch       ; state[1]     ; state[0]    ; 0.500        ; 1.768      ; 3.662      ;
; -1.823 ; state[0]  ; c_mux$latch      ; state[0]     ; state[0]    ; 0.500        ; 1.101      ; 2.823      ;
; -1.820 ; state[1]  ; r_mux$latch      ; state[1]     ; state[0]    ; 0.500        ; 1.511      ; 3.229      ;
; -1.777 ; state[0]  ; slt_ula[2]$latch ; state[0]     ; state[0]    ; 1.000        ; 4.086      ; 6.414      ;
; -1.776 ; state[0]  ; ld_A$latch       ; state[0]     ; state[0]    ; 0.500        ; 1.125      ; 2.805      ;
; -1.769 ; state[0]  ; slt_ula[1]$latch ; state[0]     ; state[0]    ; 1.000        ; 4.242      ; 6.439      ;
; -1.768 ; state[1]  ; slt_ula[0]$latch ; state[1]     ; state[0]    ; 1.000        ; 4.084      ; 6.250      ;
; -1.736 ; state[0]  ; wren$latch       ; state[0]     ; state[0]    ; 0.500        ; 1.768      ; 3.555      ;
; -1.731 ; state[1]  ; slt_ula[1]$latch ; state[1]     ; state[0]    ; 0.500        ; 4.242      ; 5.901      ;
; -1.718 ; state[1]  ; wren$latch       ; state[1]     ; state[0]    ; 0.500        ; 1.721      ; 3.490      ;
; -1.713 ; state[1]  ; slt_ula[2]$latch ; state[1]     ; state[0]    ; 0.500        ; 4.086      ; 5.850      ;
; -1.671 ; state[1]  ; ld_A$latch       ; state[1]     ; state[0]    ; 0.500        ; 1.125      ; 2.700      ;
; -1.588 ; state[0]  ; wren$latch       ; state[0]     ; state[0]    ; 0.500        ; 1.721      ; 3.360      ;
; -1.585 ; state[1]  ; slt_ula[2]$latch ; state[1]     ; state[0]    ; 1.000        ; 4.086      ; 6.222      ;
; -1.575 ; state[1]  ; slt_ula[1]$latch ; state[1]     ; state[0]    ; 1.000        ; 4.242      ; 6.245      ;
; -1.565 ; state[0]  ; rd$latch         ; state[0]     ; state[0]    ; 0.500        ; 1.525      ; 2.867      ;
; -1.538 ; state[1]  ; ld_B$latch       ; state[1]     ; state[0]    ; 0.500        ; 1.125      ; 2.568      ;
; -1.502 ; state[0]  ; ld_B$latch       ; state[0]     ; state[0]    ; 0.500        ; 1.125      ; 2.532      ;
; -1.401 ; state[1]  ; c_mux$latch      ; state[1]     ; state[0]    ; 0.500        ; 1.101      ; 2.401      ;
; -1.390 ; state[1]  ; wren$latch       ; state[1]     ; state[0]    ; 1.000        ; 1.721      ; 3.662      ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'state[1]'                                                                      ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; -5.474 ; state[2]  ; slt_ula[0]$latch ; clk          ; state[1]    ; 0.500        ; 1.819      ; 6.968      ;
; -5.401 ; state[2]  ; slt_reg[0]$latch ; clk          ; state[1]    ; 0.500        ; 2.136      ; 7.364      ;
; -5.290 ; state[2]  ; slt_ula[2]$latch ; clk          ; state[1]    ; 0.500        ; 1.821      ; 6.939      ;
; -5.282 ; state[2]  ; slt_ula[1]$latch ; clk          ; state[1]    ; 0.500        ; 1.977      ; 6.964      ;
; -5.232 ; state[4]  ; slt_ula[0]$latch ; clk          ; state[1]    ; 0.500        ; 1.843      ; 6.750      ;
; -5.159 ; state[4]  ; slt_reg[0]$latch ; clk          ; state[1]    ; 0.500        ; 2.160      ; 7.146      ;
; -5.113 ; state[3]  ; slt_reg[0]$latch ; clk          ; state[1]    ; 0.500        ; 2.154      ; 7.094      ;
; -5.048 ; state[4]  ; slt_ula[2]$latch ; clk          ; state[1]    ; 0.500        ; 1.845      ; 6.721      ;
; -5.040 ; state[4]  ; slt_ula[1]$latch ; clk          ; state[1]    ; 0.500        ; 2.001      ; 6.746      ;
; -5.027 ; state[2]  ; slt_reg[1]$latch ; clk          ; state[1]    ; 0.500        ; 2.167      ; 7.023      ;
; -4.941 ; state[2]  ; slt_reg[2]$latch ; clk          ; state[1]    ; 0.500        ; 2.308      ; 7.082      ;
; -4.759 ; state[2]  ; wren$latch       ; clk          ; state[1]    ; 0.500        ; -0.507     ; 4.080      ;
; -4.730 ; state[2]  ; slt_ula[0]$latch ; clk          ; state[1]    ; 1.000        ; 2.063      ; 6.968      ;
; -4.721 ; state[3]  ; slt_reg[1]$latch ; clk          ; state[1]    ; 0.500        ; 2.185      ; 6.735      ;
; -4.704 ; state[4]  ; slt_reg[1]$latch ; clk          ; state[1]    ; 0.500        ; 2.191      ; 6.724      ;
; -4.635 ; state[3]  ; slt_reg[2]$latch ; clk          ; state[1]    ; 0.500        ; 2.326      ; 6.794      ;
; -4.589 ; state[4]  ; slt_reg[2]$latch ; clk          ; state[1]    ; 0.500        ; 2.332      ; 6.754      ;
; -4.546 ; state[2]  ; slt_ula[2]$latch ; clk          ; state[1]    ; 1.000        ; 2.065      ; 6.939      ;
; -4.538 ; state[2]  ; slt_ula[1]$latch ; clk          ; state[1]    ; 1.000        ; 2.221      ; 6.964      ;
; -4.517 ; state[4]  ; wren$latch       ; clk          ; state[1]    ; 0.500        ; -0.483     ; 3.862      ;
; -4.488 ; state[4]  ; slt_ula[0]$latch ; clk          ; state[1]    ; 1.000        ; 2.087      ; 6.750      ;
; -4.304 ; state[4]  ; slt_ula[2]$latch ; clk          ; state[1]    ; 1.000        ; 2.089      ; 6.721      ;
; -4.296 ; state[4]  ; slt_ula[1]$latch ; clk          ; state[1]    ; 1.000        ; 2.245      ; 6.746      ;
; -4.253 ; state[2]  ; wren$latch       ; clk          ; state[1]    ; 1.000        ; -0.501     ; 4.080      ;
; -4.061 ; state[3]  ; rd$latch         ; clk          ; state[1]    ; 1.000        ; -1.151     ; 2.964      ;
; -4.014 ; state[2]  ; rd$latch         ; clk          ; state[1]    ; 1.000        ; -1.169     ; 2.899      ;
; -4.011 ; state[4]  ; wren$latch       ; clk          ; state[1]    ; 1.000        ; -0.477     ; 3.862      ;
; -3.901 ; state[3]  ; wren$latch       ; clk          ; state[1]    ; 0.500        ; -0.489     ; 3.240      ;
; -3.873 ; state[4]  ; c_mux$latch      ; clk          ; state[1]    ; 0.500        ; -0.615     ; 2.934      ;
; -3.840 ; state[4]  ; rd$latch         ; clk          ; state[1]    ; 1.000        ; -1.145     ; 2.749      ;
; -3.819 ; state[2]  ; ld_A$latch       ; clk          ; state[1]    ; 0.500        ; -0.651     ; 2.849      ;
; -3.510 ; state[3]  ; ld_A$latch       ; clk          ; state[1]    ; 0.500        ; -0.633     ; 2.558      ;
; -3.420 ; state[2]  ; ld_B$latch       ; clk          ; state[1]    ; 0.500        ; -0.698     ; 2.404      ;
; -3.395 ; state[3]  ; wren$latch       ; clk          ; state[1]    ; 1.000        ; -0.483     ; 3.240      ;
; -3.326 ; state[2]  ; r_mux$latch      ; clk          ; state[1]    ; 1.000        ; -0.711     ; 2.790      ;
; -3.266 ; state[4]  ; ld_B$latch       ; clk          ; state[1]    ; 0.500        ; -0.674     ; 2.274      ;
; -3.249 ; state[2]  ; r_mux$latch      ; clk          ; state[1]    ; 0.500        ; -0.134     ; 2.790      ;
; -3.245 ; state[3]  ; ld_B$latch       ; clk          ; state[1]    ; 0.500        ; -0.680     ; 2.247      ;
; -3.144 ; state[4]  ; c_mux$latch      ; clk          ; state[1]    ; 1.000        ; -0.386     ; 2.934      ;
; -3.126 ; state[3]  ; slt_ula[0]$latch ; clk          ; state[1]    ; 0.500        ; 1.837      ; 4.638      ;
; -2.943 ; state[3]  ; slt_ula[2]$latch ; clk          ; state[1]    ; 0.500        ; 1.839      ; 4.610      ;
; -2.934 ; state[3]  ; slt_ula[1]$latch ; clk          ; state[1]    ; 0.500        ; 1.995      ; 4.634      ;
; -2.929 ; state[3]  ; c_mux$latch      ; clk          ; state[1]    ; 0.500        ; -0.621     ; 1.984      ;
; -2.831 ; state[2]  ; c_mux$latch      ; clk          ; state[1]    ; 0.500        ; -0.639     ; 1.868      ;
; -2.763 ; state[4]  ; r_mux$latch      ; clk          ; state[1]    ; 1.000        ; -0.687     ; 2.251      ;
; -2.692 ; state[3]  ; r_mux$latch      ; clk          ; state[1]    ; 1.000        ; -0.693     ; 2.174      ;
; -2.686 ; state[4]  ; r_mux$latch      ; clk          ; state[1]    ; 0.500        ; -0.110     ; 2.251      ;
; -2.644 ; state[4]  ; ld_A$latch       ; clk          ; state[1]    ; 0.500        ; -0.627     ; 1.698      ;
; -2.615 ; state[3]  ; r_mux$latch      ; clk          ; state[1]    ; 0.500        ; -0.116     ; 2.174      ;
; -2.432 ; state[0]  ; slt_reg[0]$latch ; state[0]     ; state[1]    ; 0.500        ; 4.515      ; 6.997      ;
; -2.382 ; state[3]  ; slt_ula[0]$latch ; clk          ; state[1]    ; 1.000        ; 2.081      ; 4.638      ;
; -2.347 ; state[0]  ; slt_ula[0]$latch ; state[0]     ; state[1]    ; 0.500        ; 4.198      ; 6.443      ;
; -2.336 ; state[1]  ; slt_reg[0]$latch ; state[1]     ; state[1]    ; 0.500        ; 4.515      ; 6.901      ;
; -2.200 ; state[3]  ; c_mux$latch      ; clk          ; state[1]    ; 1.000        ; -0.392     ; 1.984      ;
; -2.199 ; state[3]  ; slt_ula[2]$latch ; clk          ; state[1]    ; 1.000        ; 2.083      ; 4.610      ;
; -2.190 ; state[3]  ; slt_ula[1]$latch ; clk          ; state[1]    ; 1.000        ; 2.239      ; 4.634      ;
; -2.163 ; state[0]  ; slt_ula[2]$latch ; state[0]     ; state[1]    ; 0.500        ; 4.200      ; 6.414      ;
; -2.155 ; state[0]  ; slt_ula[1]$latch ; state[0]     ; state[1]    ; 0.500        ; 4.356      ; 6.439      ;
; -2.154 ; state[1]  ; slt_ula[0]$latch ; state[1]     ; state[1]    ; 0.500        ; 4.198      ; 6.250      ;
; -2.102 ; state[2]  ; c_mux$latch      ; clk          ; state[1]    ; 1.000        ; -0.410     ; 1.868      ;
; -2.040 ; state[0]  ; slt_reg[1]$latch ; state[0]     ; state[1]    ; 0.500        ; 4.546      ; 6.638      ;
; -2.036 ; state[1]  ; slt_reg[1]$latch ; state[1]     ; state[1]    ; 0.500        ; 4.546      ; 6.634      ;
; -1.991 ; state[1]  ; slt_reg[0]$latch ; state[1]     ; state[1]    ; 1.000        ; 4.515      ; 7.056      ;
; -1.971 ; state[1]  ; slt_ula[2]$latch ; state[1]     ; state[1]    ; 0.500        ; 4.200      ; 6.222      ;
; -1.961 ; state[1]  ; slt_ula[1]$latch ; state[1]     ; state[1]    ; 0.500        ; 4.356      ; 6.245      ;
; -1.954 ; state[0]  ; slt_reg[2]$latch ; state[0]     ; state[1]    ; 0.500        ; 4.687      ; 6.697      ;
; -1.923 ; state[1]  ; slt_reg[2]$latch ; state[1]     ; state[1]    ; 0.500        ; 4.687      ; 6.666      ;
; -1.833 ; state[1]  ; slt_reg[1]$latch ; state[1]     ; state[1]    ; 1.000        ; 4.546      ; 6.931      ;
; -1.803 ; state[0]  ; rd$latch         ; state[0]     ; state[1]    ; 0.500        ; 1.210      ; 2.790      ;
; -1.747 ; state[1]  ; slt_reg[2]$latch ; state[1]     ; state[1]    ; 1.000        ; 4.687      ; 6.990      ;
; -1.739 ; state[1]  ; wren$latch       ; state[1]     ; state[1]    ; 0.500        ; 1.872      ; 3.662      ;
; -1.722 ; state[0]  ; slt_ula[0]$latch ; state[0]     ; state[1]    ; 0.500        ; 4.442      ; 6.062      ;
; -1.718 ; state[0]  ; slt_reg[0]$latch ; state[0]     ; state[1]    ; 1.000        ; 4.515      ; 6.783      ;
; -1.663 ; state[1]  ; r_mux$latch      ; state[1]     ; state[1]    ; 0.500        ; 1.668      ; 3.229      ;
; -1.657 ; state[1]  ; rd$latch         ; state[1]     ; state[1]    ; 0.500        ; 1.210      ; 2.644      ;
; -1.632 ; state[0]  ; wren$latch       ; state[0]     ; state[1]    ; 0.500        ; 1.872      ; 3.555      ;
; -1.603 ; state[0]  ; slt_ula[0]$latch ; state[0]     ; state[1]    ; 1.000        ; 4.442      ; 6.443      ;
; -1.569 ; state[1]  ; slt_ula[0]$latch ; state[1]     ; state[1]    ; 0.500        ; 4.442      ; 5.909      ;
; -1.561 ; state[1]  ; wren$latch       ; state[1]     ; state[1]    ; 0.500        ; 1.878      ; 3.490      ;
; -1.528 ; state[0]  ; slt_ula[1]$latch ; state[0]     ; state[1]    ; 0.500        ; 4.600      ; 6.056      ;
; -1.507 ; state[0]  ; slt_ula[2]$latch ; state[0]     ; state[1]    ; 0.500        ; 4.444      ; 6.002      ;
; -1.486 ; state[0]  ; slt_reg[1]$latch ; state[0]     ; state[1]    ; 1.000        ; 4.546      ; 6.584      ;
; -1.466 ; state[0]  ; slt_ula[0]$latch ; state[0]     ; state[1]    ; 1.000        ; 4.198      ; 6.062      ;
; -1.431 ; state[0]  ; wren$latch       ; state[0]     ; state[1]    ; 0.500        ; 1.878      ; 3.360      ;
; -1.419 ; state[0]  ; slt_ula[2]$latch ; state[0]     ; state[1]    ; 1.000        ; 4.444      ; 6.414      ;
; -1.411 ; state[0]  ; slt_ula[1]$latch ; state[0]     ; state[1]    ; 1.000        ; 4.600      ; 6.439      ;
; -1.410 ; state[1]  ; slt_ula[0]$latch ; state[1]     ; state[1]    ; 1.000        ; 4.442      ; 6.250      ;
; -1.399 ; state[0]  ; slt_reg[2]$latch ; state[0]     ; state[1]    ; 1.000        ; 4.687      ; 6.642      ;
; -1.380 ; state[0]  ; rd$latch         ; state[0]     ; state[1]    ; 1.000        ; 1.210      ; 2.867      ;
; -1.373 ; state[1]  ; slt_ula[1]$latch ; state[1]     ; state[1]    ; 0.500        ; 4.600      ; 5.901      ;
; -1.355 ; state[1]  ; slt_ula[2]$latch ; state[1]     ; state[1]    ; 0.500        ; 4.444      ; 5.850      ;
; -1.313 ; state[1]  ; slt_ula[0]$latch ; state[1]     ; state[1]    ; 1.000        ; 4.198      ; 5.909      ;
; -1.272 ; state[0]  ; slt_ula[1]$latch ; state[0]     ; state[1]    ; 1.000        ; 4.356      ; 6.056      ;
; -1.251 ; state[0]  ; slt_ula[2]$latch ; state[0]     ; state[1]    ; 1.000        ; 4.200      ; 6.002      ;
; -1.233 ; state[1]  ; wren$latch       ; state[1]     ; state[1]    ; 1.000        ; 1.878      ; 3.662      ;
; -1.227 ; state[1]  ; slt_ula[2]$latch ; state[1]     ; state[1]    ; 1.000        ; 4.444      ; 6.222      ;
; -1.217 ; state[1]  ; slt_ula[1]$latch ; state[1]     ; state[1]    ; 1.000        ; 4.600      ; 6.245      ;
; -1.173 ; state[0]  ; ld_A$latch       ; state[0]     ; state[1]    ; 0.500        ; 1.728      ; 2.805      ;
; -1.126 ; state[0]  ; wren$latch       ; state[0]     ; state[1]    ; 1.000        ; 1.878      ; 3.555      ;
; -1.117 ; state[1]  ; slt_ula[1]$latch ; state[1]     ; state[1]    ; 1.000        ; 4.356      ; 5.901      ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                   ;
+--------+-----------+----------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------+--------------+-------------+--------------+------------+------------+
; -4.411 ; state[2]  ; state[0] ; clk          ; clk         ; 1.000        ; 0.321      ; 5.731      ;
; -4.169 ; state[4]  ; state[0] ; clk          ; clk         ; 1.000        ; 0.345      ; 5.513      ;
; -3.503 ; state[4]  ; state[4] ; clk          ; clk         ; 1.000        ; -0.062     ; 4.440      ;
; -3.453 ; state[2]  ; state[1] ; clk          ; clk         ; 1.000        ; 0.320      ; 4.772      ;
; -3.398 ; state[2]  ; state[2] ; clk          ; clk         ; 1.000        ; -0.063     ; 4.334      ;
; -3.318 ; state[4]  ; state[1] ; clk          ; clk         ; 1.000        ; 0.344      ; 4.661      ;
; -3.234 ; state[2]  ; state[4] ; clk          ; clk         ; 1.000        ; -0.086     ; 4.147      ;
; -3.186 ; state[3]  ; state[4] ; clk          ; clk         ; 1.000        ; -0.068     ; 4.117      ;
; -3.156 ; state[4]  ; state[2] ; clk          ; clk         ; 1.000        ; -0.039     ; 4.116      ;
; -2.758 ; state[3]  ; state[1] ; clk          ; clk         ; 1.000        ; 0.338      ; 4.095      ;
; -2.547 ; state[2]  ; state[3] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.466      ;
; -2.525 ; state[3]  ; state[2] ; clk          ; clk         ; 1.000        ; -0.045     ; 3.479      ;
; -2.108 ; state[3]  ; state[3] ; clk          ; clk         ; 1.000        ; -0.062     ; 3.045      ;
; -1.719 ; state[4]  ; state[3] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.662      ;
; -1.676 ; state[0]  ; state[0] ; state[0]     ; clk         ; 0.500        ; 2.700      ; 5.078      ;
; -1.587 ; state[0]  ; state[1] ; state[0]     ; clk         ; 0.500        ; 2.699      ; 4.988      ;
; -1.559 ; state[1]  ; state[1] ; state[1]     ; clk         ; 0.500        ; 2.699      ; 4.960      ;
; -1.380 ; state[1]  ; state[0] ; state[1]     ; clk         ; 0.500        ; 2.700      ; 4.782      ;
; -1.304 ; state[0]  ; state[0] ; state[0]     ; clk         ; 1.000        ; 2.700      ; 5.206      ;
; -1.232 ; state[0]  ; state[1] ; state[0]     ; clk         ; 1.000        ; 2.699      ; 5.133      ;
; -1.214 ; state[1]  ; state[1] ; state[1]     ; clk         ; 1.000        ; 2.699      ; 5.115      ;
; -1.206 ; state[1]  ; state[4] ; state[1]     ; clk         ; 0.500        ; 2.272      ; 4.180      ;
; -1.017 ; state[1]  ; state[0] ; state[1]     ; clk         ; 1.000        ; 2.700      ; 4.919      ;
; -0.937 ; state[0]  ; state[4] ; state[0]     ; clk         ; 0.500        ; 2.272      ; 3.911      ;
; -0.921 ; state[1]  ; state[4] ; state[1]     ; clk         ; 1.000        ; 2.272      ; 4.395      ;
; -0.861 ; state[3]  ; state[0] ; clk          ; clk         ; 1.000        ; 0.339      ; 2.199      ;
; -0.853 ; state[1]  ; state[3] ; state[1]     ; clk         ; 0.500        ; 2.278      ; 3.833      ;
; -0.844 ; state[0]  ; state[2] ; state[0]     ; clk         ; 0.500        ; 2.295      ; 3.841      ;
; -0.824 ; state[0]  ; state[3] ; state[0]     ; clk         ; 0.500        ; 2.278      ; 3.804      ;
; -0.812 ; state[1]  ; state[2] ; state[1]     ; clk         ; 0.500        ; 2.295      ; 3.809      ;
; -0.589 ; state[0]  ; state[2] ; state[0]     ; clk         ; 1.000        ; 2.295      ; 4.086      ;
; -0.512 ; state[0]  ; state[4] ; state[0]     ; clk         ; 1.000        ; 2.272      ; 3.986      ;
; -0.501 ; state[1]  ; state[3] ; state[1]     ; clk         ; 1.000        ; 2.278      ; 3.981      ;
; -0.395 ; state[1]  ; state[2] ; state[1]     ; clk         ; 1.000        ; 2.295      ; 3.892      ;
; -0.376 ; state[0]  ; state[3] ; state[0]     ; clk         ; 1.000        ; 2.278      ; 3.856      ;
+--------+-----------+----------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'state[0]'                                                                       ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; -0.193 ; state[1]  ; r_mux$latch      ; state[1]     ; state[0]    ; 0.000        ; 3.016      ; 3.056      ;
; 0.361  ; state[1]  ; r_mux$latch      ; state[1]     ; state[0]    ; -0.500       ; 3.016      ; 3.110      ;
; 0.428  ; state[1]  ; r_mux$latch      ; state[1]     ; state[0]    ; 0.000        ; 2.449      ; 3.110      ;
; 0.480  ; state[0]  ; wren$latch       ; state[0]     ; state[0]    ; 0.000        ; 2.728      ; 3.421      ;
; 0.544  ; state[1]  ; wren$latch       ; state[1]     ; state[0]    ; 0.000        ; 2.728      ; 3.505      ;
; 0.709  ; state[1]  ; rd$latch         ; state[1]     ; state[0]    ; 0.000        ; 1.588      ; 2.530      ;
; 0.768  ; state[0]  ; wren$latch       ; state[0]     ; state[0]    ; -0.500       ; 2.728      ; 3.229      ;
; 0.866  ; state[0]  ; rd$latch         ; state[0]     ; state[0]    ; 0.000        ; 1.588      ; 2.667      ;
; 0.872  ; state[1]  ; wren$latch       ; state[1]     ; state[0]    ; -0.500       ; 2.728      ; 3.333      ;
; 0.874  ; state[1]  ; r_mux$latch      ; state[1]     ; state[0]    ; -0.500       ; 2.449      ; 3.056      ;
; 0.890  ; state[1]  ; ld_B$latch       ; state[1]     ; state[0]    ; 0.000        ; 1.194      ; 2.317      ;
; 0.903  ; state[1]  ; c_mux$latch      ; state[1]     ; state[0]    ; 0.000        ; 1.148      ; 2.284      ;
; 0.932  ; state[0]  ; ld_B$latch       ; state[0]     ; state[0]    ; 0.000        ; 1.194      ; 2.339      ;
; 1.024  ; state[1]  ; rd$latch         ; state[1]     ; state[0]    ; -0.500       ; 1.588      ; 2.345      ;
; 1.040  ; state[1]  ; ld_A$latch       ; state[1]     ; state[0]    ; 0.000        ; 1.193      ; 2.466      ;
; 1.074  ; state[0]  ; ld_A$latch       ; state[0]     ; state[0]    ; 0.000        ; 1.193      ; 2.480      ;
; 1.097  ; state[0]  ; slt_reg[0]$latch ; state[0]     ; state[0]    ; 0.000        ; 4.218      ; 5.528      ;
; 1.097  ; state[1]  ; slt_reg[0]$latch ; state[1]     ; state[0]    ; 0.000        ; 4.218      ; 5.548      ;
; 1.100  ; state[0]  ; c_mux$latch      ; state[0]     ; state[0]    ; 0.000        ; 1.148      ; 2.461      ;
; 1.168  ; state[0]  ; wren$latch       ; state[0]     ; state[0]    ; 0.000        ; 1.848      ; 3.229      ;
; 1.169  ; state[0]  ; slt_reg[2]$latch ; state[0]     ; state[0]    ; 0.000        ; 4.397      ; 5.779      ;
; 1.249  ; state[1]  ; slt_ula[1]$latch ; state[1]     ; state[0]    ; 0.000        ; 4.485      ; 5.967      ;
; 1.252  ; state[1]  ; wren$latch       ; state[1]     ; state[0]    ; 0.000        ; 1.848      ; 3.333      ;
; 1.256  ; state[4]  ; r_mux$latch      ; clk          ; state[0]    ; 0.000        ; 0.744      ; 2.030      ;
; 1.306  ; state[3]  ; r_mux$latch      ; clk          ; state[0]    ; 0.000        ; 0.738      ; 2.074      ;
; 1.322  ; state[0]  ; slt_reg[1]$latch ; state[0]     ; state[0]    ; 0.000        ; 4.250      ; 5.785      ;
; 1.414  ; state[1]  ; slt_ula[1]$latch ; state[1]     ; state[0]    ; -0.500       ; 4.485      ; 5.632      ;
; 1.414  ; state[1]  ; slt_reg[2]$latch ; state[1]     ; state[0]    ; 0.000        ; 4.397      ; 6.044      ;
; 1.416  ; state[1]  ; c_mux$latch      ; state[1]     ; state[0]    ; -0.500       ; 1.148      ; 2.297      ;
; 1.423  ; state[0]  ; rd$latch         ; state[0]     ; state[0]    ; -0.500       ; 1.588      ; 2.744      ;
; 1.424  ; state[1]  ; slt_ula[2]$latch ; state[1]     ; state[0]    ; 0.000        ; 4.322      ; 5.979      ;
; 1.439  ; state[1]  ; slt_ula[0]$latch ; state[1]     ; state[0]    ; 0.000        ; 4.321      ; 5.993      ;
; 1.450  ; state[0]  ; ld_B$latch       ; state[0]     ; state[0]    ; -0.500       ; 1.194      ; 2.377      ;
; 1.450  ; state[1]  ; ld_B$latch       ; state[1]     ; state[0]    ; -0.500       ; 1.194      ; 2.377      ;
; 1.456  ; state[0]  ; slt_ula[1]$latch ; state[0]     ; state[0]    ; 0.000        ; 4.485      ; 6.154      ;
; 1.511  ; state[1]  ; ld_A$latch       ; state[1]     ; state[0]    ; -0.500       ; 1.193      ; 2.437      ;
; 1.522  ; state[1]  ; slt_reg[1]$latch ; state[1]     ; state[0]    ; 0.000        ; 4.250      ; 6.005      ;
; 1.562  ; state[0]  ; slt_ula[1]$latch ; state[0]     ; state[0]    ; -0.500       ; 4.485      ; 5.780      ;
; 1.565  ; state[1]  ; slt_ula[2]$latch ; state[1]     ; state[0]    ; -0.500       ; 4.322      ; 5.620      ;
; 1.606  ; state[1]  ; slt_ula[0]$latch ; state[1]     ; state[0]    ; -0.500       ; 4.321      ; 5.660      ;
; 1.629  ; state[0]  ; slt_ula[2]$latch ; state[0]     ; state[0]    ; 0.000        ; 4.322      ; 6.164      ;
; 1.633  ; state[0]  ; ld_A$latch       ; state[0]     ; state[0]    ; -0.500       ; 1.193      ; 2.559      ;
; 1.644  ; state[0]  ; slt_ula[0]$latch ; state[0]     ; state[0]    ; 0.000        ; 4.321      ; 6.178      ;
; 1.653  ; state[2]  ; slt_reg[0]$latch ; clk          ; state[0]    ; -0.500       ; 1.923      ; 3.106      ;
; 1.656  ; state[1]  ; slt_reg[0]$latch ; state[1]     ; state[0]    ; -0.500       ; 4.218      ; 5.607      ;
; 1.703  ; state[1]  ; slt_reg[2]$latch ; state[1]     ; state[0]    ; -0.500       ; 4.397      ; 5.833      ;
; 1.711  ; state[0]  ; slt_ula[2]$latch ; state[0]     ; state[0]    ; -0.500       ; 4.322      ; 5.766      ;
; 1.752  ; state[0]  ; slt_ula[0]$latch ; state[0]     ; state[0]    ; -0.500       ; 4.321      ; 5.806      ;
; 1.810  ; state[1]  ; slt_reg[1]$latch ; state[1]     ; state[0]    ; -0.500       ; 4.250      ; 5.793      ;
; 1.822  ; state[0]  ; c_mux$latch      ; state[0]     ; state[0]    ; -0.500       ; 1.148      ; 2.703      ;
; 1.833  ; state[0]  ; slt_reg[2]$latch ; state[0]     ; state[0]    ; -0.500       ; 4.397      ; 5.963      ;
; 1.839  ; state[2]  ; slt_reg[0]$latch ; clk          ; state[0]    ; 0.000        ; 1.237      ; 3.106      ;
; 1.840  ; state[0]  ; wren$latch       ; state[0]     ; state[0]    ; -0.500       ; 1.848      ; 3.421      ;
; 1.842  ; state[1]  ; slt_reg[0]$latch ; state[1]     ; state[0]    ; 0.000        ; 3.532      ; 5.607      ;
; 1.858  ; state[2]  ; r_mux$latch      ; clk          ; state[0]    ; 0.000        ; 0.721      ; 2.609      ;
; 1.889  ; state[1]  ; slt_reg[2]$latch ; state[1]     ; state[0]    ; 0.000        ; 3.711      ; 5.833      ;
; 1.911  ; state[0]  ; slt_reg[0]$latch ; state[0]     ; state[0]    ; -0.500       ; 4.218      ; 5.862      ;
; 1.924  ; state[1]  ; wren$latch       ; state[1]     ; state[0]    ; -0.500       ; 1.848      ; 3.505      ;
; 1.958  ; state[3]  ; slt_ula[1]$latch ; clk          ; state[0]    ; 0.000        ; 2.207      ; 4.195      ;
; 1.986  ; state[0]  ; slt_reg[1]$latch ; state[0]     ; state[0]    ; -0.500       ; 4.250      ; 5.969      ;
; 1.996  ; state[1]  ; slt_reg[1]$latch ; state[1]     ; state[0]    ; 0.000        ; 3.564      ; 5.793      ;
; 2.039  ; state[0]  ; slt_reg[2]$latch ; state[0]     ; state[0]    ; 0.000        ; 3.711      ; 5.963      ;
; 2.108  ; state[3]  ; slt_ula[2]$latch ; clk          ; state[0]    ; 0.000        ; 2.044      ; 4.182      ;
; 2.117  ; state[0]  ; slt_reg[0]$latch ; state[0]     ; state[0]    ; 0.000        ; 3.532      ; 5.862      ;
; 2.149  ; state[3]  ; slt_ula[0]$latch ; clk          ; state[0]    ; 0.000        ; 2.043      ; 4.222      ;
; 2.192  ; state[0]  ; slt_reg[1]$latch ; state[0]     ; state[0]    ; 0.000        ; 3.564      ; 5.969      ;
; 2.263  ; state[0]  ; slt_reg[0]$latch ; state[0]     ; state[0]    ; -0.500       ; 3.532      ; 5.528      ;
; 2.283  ; state[1]  ; slt_reg[0]$latch ; state[1]     ; state[0]    ; -0.500       ; 3.532      ; 5.548      ;
; 2.323  ; state[4]  ; r_mux$latch      ; clk          ; state[0]    ; -0.500       ; 0.177      ; 2.030      ;
; 2.335  ; state[0]  ; slt_reg[2]$latch ; state[0]     ; state[0]    ; -0.500       ; 3.711      ; 5.779      ;
; 2.373  ; state[3]  ; r_mux$latch      ; clk          ; state[0]    ; -0.500       ; 0.171      ; 2.074      ;
; 2.390  ; state[3]  ; wren$latch       ; clk          ; state[0]    ; 0.000        ; 0.450      ; 2.870      ;
; 2.488  ; state[0]  ; slt_reg[1]$latch ; state[0]     ; state[0]    ; -0.500       ; 3.564      ; 5.785      ;
; 2.600  ; state[1]  ; slt_reg[2]$latch ; state[1]     ; state[0]    ; -0.500       ; 3.711      ; 6.044      ;
; 2.708  ; state[1]  ; slt_reg[1]$latch ; state[1]     ; state[0]    ; -0.500       ; 3.564      ; 6.005      ;
; 2.871  ; state[2]  ; c_mux$latch      ; clk          ; state[0]    ; 0.000        ; -1.147     ; 1.754      ;
; 2.902  ; state[3]  ; c_mux$latch      ; clk          ; state[0]    ; 0.000        ; -1.130     ; 1.802      ;
; 2.918  ; state[4]  ; wren$latch       ; clk          ; state[0]    ; 0.000        ; 0.456      ; 3.404      ;
; 2.925  ; state[2]  ; r_mux$latch      ; clk          ; state[0]    ; -0.500       ; 0.154      ; 2.609      ;
; 3.118  ; state[4]  ; ld_A$latch       ; clk          ; state[0]    ; -0.500       ; -1.079     ; 1.569      ;
; 3.244  ; state[2]  ; wren$latch       ; clk          ; state[0]    ; 0.000        ; 0.433      ; 3.707      ;
; 3.351  ; state[4]  ; slt_reg[0]$latch ; clk          ; state[0]    ; -0.500       ; 1.946      ; 4.827      ;
; 3.537  ; state[4]  ; slt_reg[0]$latch ; clk          ; state[0]    ; 0.000        ; 1.260      ; 4.827      ;
; 3.608  ; state[3]  ; ld_B$latch       ; clk          ; state[0]    ; -0.500       ; -1.084     ; 2.054      ;
; 3.624  ; state[4]  ; ld_B$latch       ; clk          ; state[0]    ; -0.500       ; -1.078     ; 2.076      ;
; 3.665  ; state[4]  ; c_mux$latch      ; clk          ; state[0]    ; 0.000        ; -1.124     ; 2.571      ;
; 3.700  ; state[4]  ; rd$latch         ; clk          ; state[0]    ; -0.500       ; -0.684     ; 2.546      ;
; 3.712  ; state[4]  ; slt_ula[1]$latch ; clk          ; state[0]    ; 0.000        ; 2.213      ; 5.955      ;
; 3.745  ; state[2]  ; ld_B$latch       ; clk          ; state[0]    ; -0.500       ; -1.101     ; 2.174      ;
; 3.770  ; state[3]  ; wren$latch       ; clk          ; state[0]    ; -0.500       ; -0.430     ; 2.870      ;
; 3.839  ; state[3]  ; ld_A$latch       ; clk          ; state[0]    ; -0.500       ; -1.085     ; 2.284      ;
; 3.854  ; state[3]  ; rd$latch         ; clk          ; state[0]    ; -0.500       ; -0.690     ; 2.694      ;
; 3.861  ; state[4]  ; slt_ula[2]$latch ; clk          ; state[0]    ; 0.000        ; 2.050      ; 5.941      ;
; 3.871  ; state[2]  ; rd$latch         ; clk          ; state[0]    ; -0.500       ; -0.707     ; 2.694      ;
; 3.902  ; state[4]  ; slt_ula[0]$latch ; clk          ; state[0]    ; 0.000        ; 2.049      ; 5.981      ;
; 3.914  ; state[3]  ; slt_reg[0]$latch ; clk          ; state[0]    ; -0.500       ; 1.940      ; 5.384      ;
; 4.038  ; state[2]  ; slt_ula[1]$latch ; clk          ; state[0]    ; 0.000        ; 2.190      ; 6.258      ;
; 4.100  ; state[3]  ; slt_reg[0]$latch ; clk          ; state[0]    ; 0.000        ; 1.254      ; 5.384      ;
; 4.126  ; state[4]  ; slt_reg[2]$latch ; clk          ; state[0]    ; -0.500       ; 2.125      ; 5.781      ;
; 4.162  ; state[3]  ; slt_reg[2]$latch ; clk          ; state[0]    ; -0.500       ; 2.119      ; 5.811      ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'state[1]'                                                                       ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; -0.003 ; state[1]  ; c_mux$latch      ; state[1]     ; state[1]    ; 0.000        ; 2.074      ; 2.284      ;
; 0.104  ; state[1]  ; r_mux$latch      ; state[1]     ; state[1]    ; 0.000        ; 2.793      ; 3.110      ;
; 0.154  ; state[0]  ; c_mux$latch      ; state[0]     ; state[1]    ; 0.000        ; 2.074      ; 2.461      ;
; 0.192  ; state[1]  ; ld_B$latch       ; state[1]     ; state[1]    ; 0.000        ; 1.912      ; 2.317      ;
; 0.194  ; state[0]  ; ld_B$latch       ; state[0]     ; state[1]    ; 0.000        ; 1.912      ; 2.339      ;
; 0.224  ; state[1]  ; r_mux$latch      ; state[1]     ; state[1]    ; 0.000        ; 2.619      ; 3.056      ;
; 0.272  ; state[1]  ; c_mux$latch      ; state[1]     ; state[1]    ; 0.000        ; 1.812      ; 2.297      ;
; 0.336  ; state[0]  ; ld_A$latch       ; state[0]     ; state[1]    ; 0.000        ; 1.911      ; 2.480      ;
; 0.342  ; state[1]  ; ld_A$latch       ; state[1]     ; state[1]    ; 0.000        ; 1.911      ; 2.466      ;
; 0.383  ; state[0]  ; count$latch      ; state[0]     ; state[1]    ; 0.000        ; 1.399      ; 2.015      ;
; 0.422  ; state[0]  ; slt_reg[0]$latch ; state[0]     ; state[1]    ; 0.000        ; 4.873      ; 5.528      ;
; 0.462  ; state[1]  ; slt_reg[0]$latch ; state[1]     ; state[1]    ; 0.000        ; 4.873      ; 5.548      ;
; 0.490  ; state[1]  ; c_mux$latch      ; state[1]     ; state[1]    ; -0.500       ; 2.074      ; 2.297      ;
; 0.491  ; state[0]  ; wren$latch       ; state[0]     ; state[1]    ; 0.000        ; 2.505      ; 3.229      ;
; 0.494  ; state[0]  ; slt_reg[2]$latch ; state[0]     ; state[1]    ; 0.000        ; 5.052      ; 5.779      ;
; 0.530  ; state[1]  ; r_mux$latch      ; state[1]     ; state[1]    ; -0.500       ; 2.793      ; 3.056      ;
; 0.615  ; state[1]  ; wren$latch       ; state[1]     ; state[1]    ; 0.000        ; 2.505      ; 3.333      ;
; 0.647  ; state[0]  ; slt_reg[1]$latch ; state[0]     ; state[1]    ; 0.000        ; 4.905      ; 5.785      ;
; 0.658  ; state[0]  ; c_mux$latch      ; state[0]     ; state[1]    ; 0.000        ; 1.812      ; 2.703      ;
; 0.732  ; state[0]  ; ld_B$latch       ; state[0]     ; state[1]    ; -0.500       ; 1.912      ; 2.377      ;
; 0.732  ; state[1]  ; ld_B$latch       ; state[1]     ; state[1]    ; -0.500       ; 1.912      ; 2.377      ;
; 0.739  ; state[1]  ; c_mux$latch      ; state[1]     ; state[1]    ; -0.500       ; 1.812      ; 2.284      ;
; 0.758  ; state[1]  ; r_mux$latch      ; state[1]     ; state[1]    ; -0.500       ; 2.619      ; 3.110      ;
; 0.779  ; state[1]  ; slt_reg[2]$latch ; state[1]     ; state[1]    ; 0.000        ; 5.052      ; 6.044      ;
; 0.793  ; state[1]  ; ld_A$latch       ; state[1]     ; state[1]    ; -0.500       ; 1.911      ; 2.437      ;
; 0.873  ; state[1]  ; rd$latch         ; state[1]     ; state[1]    ; 0.000        ; 1.259      ; 2.345      ;
; 0.880  ; state[1]  ; slt_ula[1]$latch ; state[1]     ; state[1]    ; 0.000        ; 4.539      ; 5.632      ;
; 0.887  ; state[1]  ; slt_reg[1]$latch ; state[1]     ; state[1]    ; 0.000        ; 4.905      ; 6.005      ;
; 0.896  ; state[0]  ; c_mux$latch      ; state[0]     ; state[1]    ; -0.500       ; 2.074      ; 2.703      ;
; 0.915  ; state[0]  ; ld_A$latch       ; state[0]     ; state[1]    ; -0.500       ; 1.911      ; 2.559      ;
; 0.916  ; state[0]  ; c_mux$latch      ; state[0]     ; state[1]    ; -0.500       ; 1.812      ; 2.461      ;
; 0.921  ; state[0]  ; wren$latch       ; state[0]     ; state[1]    ; 0.000        ; 2.267      ; 3.421      ;
; 0.930  ; state[1]  ; slt_ula[1]$latch ; state[1]     ; state[1]    ; 0.000        ; 4.824      ; 5.967      ;
; 0.962  ; state[0]  ; count$latch      ; state[0]     ; state[1]    ; -0.500       ; 1.399      ; 2.094      ;
; 0.998  ; state[2]  ; slt_reg[0]$latch ; clk          ; state[1]    ; -0.500       ; 2.578      ; 3.106      ;
; 1.001  ; state[1]  ; slt_reg[0]$latch ; state[1]     ; state[1]    ; -0.500       ; 4.873      ; 5.607      ;
; 1.008  ; state[0]  ; slt_ula[1]$latch ; state[0]     ; state[1]    ; 0.000        ; 4.539      ; 5.780      ;
; 1.025  ; state[1]  ; wren$latch       ; state[1]     ; state[1]    ; 0.000        ; 2.267      ; 3.505      ;
; 1.031  ; state[1]  ; slt_ula[2]$latch ; state[1]     ; state[1]    ; 0.000        ; 4.376      ; 5.620      ;
; 1.048  ; state[1]  ; slt_reg[2]$latch ; state[1]     ; state[1]    ; -0.500       ; 5.052      ; 5.833      ;
; 1.072  ; state[1]  ; slt_ula[0]$latch ; state[1]     ; state[1]    ; 0.000        ; 4.375      ; 5.660      ;
; 1.075  ; state[1]  ; slt_ula[1]$latch ; state[1]     ; state[1]    ; -0.500       ; 4.824      ; 5.632      ;
; 1.097  ; state[0]  ; slt_ula[1]$latch ; state[0]     ; state[1]    ; 0.000        ; 4.824      ; 6.154      ;
; 1.105  ; state[1]  ; slt_ula[2]$latch ; state[1]     ; state[1]    ; 0.000        ; 4.661      ; 5.979      ;
; 1.120  ; state[1]  ; slt_ula[0]$latch ; state[1]     ; state[1]    ; 0.000        ; 4.660      ; 5.993      ;
; 1.155  ; state[1]  ; slt_reg[1]$latch ; state[1]     ; state[1]    ; -0.500       ; 4.905      ; 5.793      ;
; 1.157  ; state[0]  ; slt_ula[2]$latch ; state[0]     ; state[1]    ; 0.000        ; 4.376      ; 5.766      ;
; 1.178  ; state[0]  ; slt_reg[2]$latch ; state[0]     ; state[1]    ; -0.500       ; 5.052      ; 5.963      ;
; 1.183  ; state[0]  ; wren$latch       ; state[0]     ; state[1]    ; -0.500       ; 2.505      ; 3.421      ;
; 1.198  ; state[0]  ; slt_ula[0]$latch ; state[0]     ; state[1]    ; 0.000        ; 4.375      ; 5.806      ;
; 1.223  ; state[0]  ; slt_ula[1]$latch ; state[0]     ; state[1]    ; -0.500       ; 4.824      ; 5.780      ;
; 1.226  ; state[1]  ; slt_ula[2]$latch ; state[1]     ; state[1]    ; -0.500       ; 4.661      ; 5.620      ;
; 1.229  ; state[0]  ; wren$latch       ; state[0]     ; state[1]    ; -0.500       ; 2.267      ; 3.229      ;
; 1.252  ; state[0]  ; rd$latch         ; state[0]     ; state[1]    ; 0.000        ; 1.259      ; 2.744      ;
; 1.256  ; state[0]  ; slt_reg[0]$latch ; state[0]     ; state[1]    ; -0.500       ; 4.873      ; 5.862      ;
; 1.267  ; state[1]  ; slt_ula[0]$latch ; state[1]     ; state[1]    ; -0.500       ; 4.660      ; 5.660      ;
; 1.267  ; state[1]  ; wren$latch       ; state[1]     ; state[1]    ; -0.500       ; 2.505      ; 3.505      ;
; 1.270  ; state[0]  ; slt_ula[2]$latch ; state[0]     ; state[1]    ; 0.000        ; 4.661      ; 6.164      ;
; 1.285  ; state[0]  ; slt_ula[0]$latch ; state[0]     ; state[1]    ; 0.000        ; 4.660      ; 6.178      ;
; 1.331  ; state[0]  ; slt_reg[1]$latch ; state[0]     ; state[1]    ; -0.500       ; 4.905      ; 5.969      ;
; 1.333  ; state[1]  ; wren$latch       ; state[1]     ; state[1]    ; -0.500       ; 2.267      ; 3.333      ;
; 1.372  ; state[0]  ; slt_ula[2]$latch ; state[0]     ; state[1]    ; -0.500       ; 4.661      ; 5.766      ;
; 1.413  ; state[0]  ; slt_ula[0]$latch ; state[0]     ; state[1]    ; -0.500       ; 4.660      ; 5.806      ;
; 1.538  ; state[1]  ; rd$latch         ; state[1]     ; state[1]    ; -0.500       ; 1.259      ; 2.530      ;
; 1.619  ; state[3]  ; slt_ula[1]$latch ; clk          ; state[1]    ; 0.000        ; 2.546      ; 4.195      ;
; 1.653  ; state[4]  ; r_mux$latch      ; clk          ; state[1]    ; 0.000        ; 0.347      ; 2.030      ;
; 1.675  ; state[0]  ; rd$latch         ; state[0]     ; state[1]    ; -0.500       ; 1.259      ; 2.667      ;
; 1.695  ; state[1]  ; slt_ula[1]$latch ; state[1]     ; state[1]    ; -0.500       ; 4.539      ; 5.967      ;
; 1.703  ; state[3]  ; r_mux$latch      ; clk          ; state[1]    ; 0.000        ; 0.341      ; 2.074      ;
; 1.769  ; state[3]  ; slt_ula[2]$latch ; clk          ; state[1]    ; 0.000        ; 2.383      ; 4.182      ;
; 1.810  ; state[3]  ; slt_ula[0]$latch ; clk          ; state[1]    ; 0.000        ; 2.382      ; 4.222      ;
; 1.870  ; state[1]  ; slt_ula[2]$latch ; state[1]     ; state[1]    ; -0.500       ; 4.376      ; 5.979      ;
; 1.882  ; state[0]  ; slt_ula[1]$latch ; state[0]     ; state[1]    ; -0.500       ; 4.539      ; 6.154      ;
; 1.885  ; state[1]  ; slt_ula[0]$latch ; state[1]     ; state[1]    ; -0.500       ; 4.375      ; 5.993      ;
; 1.945  ; state[2]  ; c_mux$latch      ; clk          ; state[1]    ; 0.000        ; -0.221     ; 1.754      ;
; 1.976  ; state[3]  ; c_mux$latch      ; clk          ; state[1]    ; 0.000        ; -0.204     ; 1.802      ;
; 1.979  ; state[4]  ; r_mux$latch      ; clk          ; state[1]    ; -0.500       ; 0.521      ; 2.030      ;
; 2.029  ; state[3]  ; r_mux$latch      ; clk          ; state[1]    ; -0.500       ; 0.515      ; 2.074      ;
; 2.055  ; state[0]  ; slt_ula[2]$latch ; state[0]     ; state[1]    ; -0.500       ; 4.376      ; 6.164      ;
; 2.070  ; state[0]  ; slt_ula[0]$latch ; state[0]     ; state[1]    ; -0.500       ; 4.375      ; 6.178      ;
; 2.255  ; state[2]  ; r_mux$latch      ; clk          ; state[1]    ; 0.000        ; 0.324      ; 2.609      ;
; 2.400  ; state[4]  ; ld_A$latch       ; clk          ; state[1]    ; -0.500       ; -0.361     ; 1.569      ;
; 2.404  ; state[3]  ; slt_ula[1]$latch ; clk          ; state[1]    ; -0.500       ; 2.261      ; 4.195      ;
; 2.554  ; state[3]  ; slt_ula[2]$latch ; clk          ; state[1]    ; -0.500       ; 2.098      ; 4.182      ;
; 2.581  ; state[2]  ; r_mux$latch      ; clk          ; state[1]    ; -0.500       ; 0.498      ; 2.609      ;
; 2.595  ; state[3]  ; slt_ula[0]$latch ; clk          ; state[1]    ; -0.500       ; 2.097      ; 4.222      ;
; 2.696  ; state[4]  ; slt_reg[0]$latch ; clk          ; state[1]    ; -0.500       ; 2.601      ; 4.827      ;
; 2.707  ; state[2]  ; c_mux$latch      ; clk          ; state[1]    ; -0.500       ; -0.483     ; 1.754      ;
; 2.738  ; state[3]  ; c_mux$latch      ; clk          ; state[1]    ; -0.500       ; -0.466     ; 1.802      ;
; 2.739  ; state[4]  ; c_mux$latch      ; clk          ; state[1]    ; 0.000        ; -0.198     ; 2.571      ;
; 2.851  ; state[3]  ; wren$latch       ; clk          ; state[1]    ; 0.000        ; -0.011     ; 2.870      ;
; 2.890  ; state[3]  ; ld_B$latch       ; clk          ; state[1]    ; -0.500       ; -0.366     ; 2.054      ;
; 2.906  ; state[4]  ; ld_B$latch       ; clk          ; state[1]    ; -0.500       ; -0.360     ; 2.076      ;
; 3.027  ; state[2]  ; ld_B$latch       ; clk          ; state[1]    ; -0.500       ; -0.383     ; 2.174      ;
; 3.113  ; state[3]  ; wren$latch       ; clk          ; state[1]    ; -0.500       ; 0.227      ; 2.870      ;
; 3.121  ; state[3]  ; ld_A$latch       ; clk          ; state[1]    ; -0.500       ; -0.367     ; 2.284      ;
; 3.259  ; state[3]  ; slt_reg[0]$latch ; clk          ; state[1]    ; -0.500       ; 2.595      ; 5.384      ;
; 3.373  ; state[4]  ; slt_ula[1]$latch ; clk          ; state[1]    ; 0.000        ; 2.552      ; 5.955      ;
; 3.379  ; state[4]  ; wren$latch       ; clk          ; state[1]    ; 0.000        ; -0.005     ; 3.404      ;
; 3.463  ; state[2]  ; ld_A$latch       ; clk          ; state[1]    ; -0.500       ; -0.384     ; 2.609      ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                   ;
+-------+-----------+----------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------+--------------+-------------+--------------+------------+------------+
; 0.477 ; state[0]  ; state[0] ; state[0]     ; clk         ; 0.000        ; 2.800      ; 3.691      ;
; 0.544 ; state[0]  ; state[4] ; state[0]     ; clk         ; 0.000        ; 2.355      ; 3.313      ;
; 0.569 ; state[0]  ; state[2] ; state[0]     ; clk         ; 0.000        ; 2.379      ; 3.362      ;
; 0.632 ; state[1]  ; state[3] ; state[1]     ; clk         ; 0.000        ; 2.361      ; 3.407      ;
; 0.707 ; state[0]  ; state[3] ; state[0]     ; clk         ; 0.000        ; 2.361      ; 3.482      ;
; 0.716 ; state[1]  ; state[4] ; state[1]     ; clk         ; 0.000        ; 2.355      ; 3.485      ;
; 0.889 ; state[1]  ; state[2] ; state[1]     ; clk         ; 0.000        ; 2.379      ; 3.682      ;
; 0.971 ; state[3]  ; state[0] ; clk          ; clk         ; 0.000        ; 0.522      ; 1.664      ;
; 1.025 ; state[0]  ; state[2] ; state[0]     ; clk         ; -0.500       ; 2.379      ; 3.318      ;
; 1.091 ; state[0]  ; state[4] ; state[0]     ; clk         ; -0.500       ; 2.355      ; 3.360      ;
; 1.147 ; state[1]  ; state[3] ; state[1]     ; clk         ; -0.500       ; 2.361      ; 3.422      ;
; 1.148 ; state[0]  ; state[3] ; state[0]     ; clk         ; -0.500       ; 2.361      ; 3.423      ;
; 1.170 ; state[0]  ; state[1] ; state[0]     ; clk         ; 0.000        ; 2.799      ; 4.383      ;
; 1.246 ; state[1]  ; state[1] ; state[1]     ; clk         ; 0.000        ; 2.799      ; 4.459      ;
; 1.275 ; state[0]  ; state[0] ; state[0]     ; clk         ; -0.500       ; 2.800      ; 3.989      ;
; 1.282 ; state[1]  ; state[2] ; state[1]     ; clk         ; -0.500       ; 2.379      ; 3.575      ;
; 1.323 ; state[1]  ; state[0] ; state[1]     ; clk         ; 0.000        ; 2.800      ; 4.537      ;
; 1.447 ; state[4]  ; state[0] ; clk          ; clk         ; 0.000        ; 0.528      ; 2.146      ;
; 1.454 ; state[1]  ; state[4] ; state[1]     ; clk         ; -0.500       ; 2.355      ; 3.723      ;
; 1.599 ; state[2]  ; state[0] ; clk          ; clk         ; 0.000        ; 0.505      ; 2.275      ;
; 1.611 ; state[0]  ; state[1] ; state[0]     ; clk         ; -0.500       ; 2.799      ; 4.324      ;
; 1.699 ; state[1]  ; state[0] ; state[1]     ; clk         ; -0.500       ; 2.800      ; 4.413      ;
; 1.724 ; state[1]  ; state[1] ; state[1]     ; clk         ; -0.500       ; 2.799      ; 4.437      ;
; 1.821 ; state[2]  ; state[2] ; clk          ; clk         ; 0.000        ; 0.063      ; 2.055      ;
; 1.863 ; state[4]  ; state[2] ; clk          ; clk         ; 0.000        ; 0.086      ; 2.120      ;
; 1.881 ; state[3]  ; state[2] ; clk          ; clk         ; 0.000        ; 0.080      ; 2.132      ;
; 2.012 ; state[4]  ; state[3] ; clk          ; clk         ; 0.000        ; 0.068      ; 2.251      ;
; 2.394 ; state[3]  ; state[3] ; clk          ; clk         ; 0.000        ; 0.062      ; 2.627      ;
; 2.454 ; state[4]  ; state[1] ; clk          ; clk         ; 0.000        ; 0.527      ; 3.152      ;
; 2.633 ; state[2]  ; state[4] ; clk          ; clk         ; 0.000        ; 0.039      ; 2.843      ;
; 2.633 ; state[2]  ; state[3] ; clk          ; clk         ; 0.000        ; 0.045      ; 2.849      ;
; 2.798 ; state[2]  ; state[1] ; clk          ; clk         ; 0.000        ; 0.504      ; 3.473      ;
; 2.996 ; state[3]  ; state[1] ; clk          ; clk         ; 0.000        ; 0.521      ; 3.688      ;
; 3.387 ; state[4]  ; state[4] ; clk          ; clk         ; 0.000        ; 0.062      ; 3.620      ;
; 3.512 ; state[3]  ; state[4] ; clk          ; clk         ; 0.000        ; 0.056      ; 3.739      ;
+-------+-----------+----------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'state[0]'                                                                   ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; -5.458 ; state[4]  ; slt_reg[0]$latch ; clk          ; state[0]    ; 1.000        ; 1.034      ; 6.819      ;
; -5.427 ; state[4]  ; slt_reg[1]$latch ; clk          ; state[0]    ; 1.000        ; 1.065      ; 6.821      ;
; -5.381 ; state[4]  ; slt_reg[0]$latch ; clk          ; state[0]    ; 0.500        ; 1.611      ; 6.819      ;
; -5.350 ; state[4]  ; slt_reg[1]$latch ; clk          ; state[0]    ; 0.500        ; 1.642      ; 6.821      ;
; -5.281 ; state[4]  ; slt_reg[2]$latch ; clk          ; state[0]    ; 1.000        ; 1.206      ; 6.820      ;
; -5.204 ; state[4]  ; slt_reg[2]$latch ; clk          ; state[0]    ; 0.500        ; 1.783      ; 6.820      ;
; -5.098 ; state[4]  ; ld_A$latch       ; clk          ; state[0]    ; 0.500        ; -1.230     ; 3.549      ;
; -5.096 ; state[4]  ; ld_B$latch       ; clk          ; state[0]    ; 0.500        ; -1.230     ; 3.548      ;
; -4.895 ; state[4]  ; vd_mux$latch     ; clk          ; state[0]    ; 1.000        ; -1.423     ; 3.329      ;
; -4.757 ; state[4]  ; slt_ula[2]$latch ; clk          ; state[0]    ; 1.000        ; 1.731      ; 6.816      ;
; -4.736 ; state[4]  ; r_mux$latch      ; clk          ; state[0]    ; 0.500        ; -0.375     ; 4.036      ;
; -4.705 ; state[4]  ; r_mux$latch      ; clk          ; state[0]    ; 1.000        ; -0.844     ; 4.036      ;
; -4.679 ; state[4]  ; rd$latch         ; clk          ; state[0]    ; 0.500        ; -0.830     ; 3.403      ;
; -4.646 ; state[4]  ; slt_ula[0]$latch ; clk          ; state[0]    ; 1.000        ; 1.729      ; 6.550      ;
; -4.631 ; state[4]  ; c_mux$latch      ; clk          ; state[0]    ; 1.000        ; -1.254     ; 3.553      ;
; -4.621 ; state[2]  ; slt_reg[0]$latch ; clk          ; state[0]    ; 1.000        ; 1.010      ; 5.958      ;
; -4.590 ; state[2]  ; slt_reg[1]$latch ; clk          ; state[0]    ; 1.000        ; 1.041      ; 5.960      ;
; -4.544 ; state[2]  ; slt_reg[0]$latch ; clk          ; state[0]    ; 0.500        ; 1.587      ; 5.958      ;
; -4.513 ; state[2]  ; slt_reg[1]$latch ; clk          ; state[0]    ; 0.500        ; 1.618      ; 5.960      ;
; -4.501 ; state[4]  ; slt_ula[1]$latch ; clk          ; state[0]    ; 1.000        ; 1.887      ; 6.593      ;
; -4.446 ; state[4]  ; wren$latch       ; clk          ; state[0]    ; 0.500        ; -0.587     ; 3.687      ;
; -4.444 ; state[2]  ; slt_reg[2]$latch ; clk          ; state[0]    ; 1.000        ; 1.182      ; 5.959      ;
; -4.430 ; state[3]  ; ld_A$latch       ; clk          ; state[0]    ; 0.500        ; -1.236     ; 2.875      ;
; -4.428 ; state[3]  ; ld_B$latch       ; clk          ; state[0]    ; 0.500        ; -1.236     ; 2.874      ;
; -4.400 ; state[2]  ; ld_A$latch       ; clk          ; state[0]    ; 0.500        ; -1.254     ; 2.827      ;
; -4.398 ; state[2]  ; ld_B$latch       ; clk          ; state[0]    ; 0.500        ; -1.254     ; 2.826      ;
; -4.367 ; state[2]  ; slt_reg[2]$latch ; clk          ; state[0]    ; 0.500        ; 1.759      ; 5.959      ;
; -4.312 ; state[3]  ; slt_reg[0]$latch ; clk          ; state[0]    ; 1.000        ; 1.028      ; 5.667      ;
; -4.281 ; state[3]  ; slt_reg[1]$latch ; clk          ; state[0]    ; 1.000        ; 1.059      ; 5.669      ;
; -4.257 ; state[2]  ; wr$latch         ; clk          ; state[0]    ; 0.500        ; -0.576     ; 3.521      ;
; -4.235 ; state[3]  ; slt_reg[0]$latch ; clk          ; state[0]    ; 0.500        ; 1.605      ; 5.667      ;
; -4.227 ; state[3]  ; vd_mux$latch     ; clk          ; state[0]    ; 1.000        ; -1.429     ; 2.655      ;
; -4.204 ; state[3]  ; slt_reg[1]$latch ; clk          ; state[0]    ; 0.500        ; 1.636      ; 5.669      ;
; -4.197 ; state[2]  ; vd_mux$latch     ; clk          ; state[0]    ; 1.000        ; -1.447     ; 2.607      ;
; -4.178 ; state[3]  ; wr$latch         ; clk          ; state[0]    ; 0.500        ; -0.558     ; 3.460      ;
; -4.135 ; state[3]  ; slt_reg[2]$latch ; clk          ; state[0]    ; 1.000        ; 1.200      ; 5.668      ;
; -4.068 ; state[3]  ; r_mux$latch      ; clk          ; state[0]    ; 0.500        ; -0.381     ; 3.362      ;
; -4.058 ; state[3]  ; slt_reg[2]$latch ; clk          ; state[0]    ; 0.500        ; 1.777      ; 5.668      ;
; -4.049 ; state[4]  ; wr$latch         ; clk          ; state[0]    ; 0.500        ; -0.552     ; 3.337      ;
; -4.038 ; state[2]  ; r_mux$latch      ; clk          ; state[0]    ; 0.500        ; -0.399     ; 3.314      ;
; -4.037 ; state[3]  ; r_mux$latch      ; clk          ; state[0]    ; 1.000        ; -0.850     ; 3.362      ;
; -4.011 ; state[3]  ; rd$latch         ; clk          ; state[0]    ; 0.500        ; -0.836     ; 2.729      ;
; -4.007 ; state[2]  ; r_mux$latch      ; clk          ; state[0]    ; 1.000        ; -0.868     ; 3.314      ;
; -3.993 ; state[4]  ; wren$latch       ; clk          ; state[0]    ; 1.000        ; -0.634     ; 3.687      ;
; -3.981 ; state[2]  ; rd$latch         ; clk          ; state[0]    ; 0.500        ; -0.854     ; 2.681      ;
; -3.963 ; state[3]  ; c_mux$latch      ; clk          ; state[0]    ; 1.000        ; -1.260     ; 2.879      ;
; -3.933 ; state[2]  ; c_mux$latch      ; clk          ; state[0]    ; 1.000        ; -1.278     ; 2.831      ;
; -3.920 ; state[2]  ; slt_ula[2]$latch ; clk          ; state[0]    ; 1.000        ; 1.707      ; 5.955      ;
; -3.809 ; state[2]  ; slt_ula[0]$latch ; clk          ; state[0]    ; 1.000        ; 1.705      ; 5.689      ;
; -3.778 ; state[3]  ; wren$latch       ; clk          ; state[0]    ; 0.500        ; -0.593     ; 3.013      ;
; -3.748 ; state[2]  ; wren$latch       ; clk          ; state[0]    ; 0.500        ; -0.611     ; 2.965      ;
; -3.664 ; state[2]  ; slt_ula[1]$latch ; clk          ; state[0]    ; 1.000        ; 1.863      ; 5.732      ;
; -3.611 ; state[3]  ; slt_ula[2]$latch ; clk          ; state[0]    ; 1.000        ; 1.725      ; 5.664      ;
; -3.533 ; state[2]  ; wr$latch         ; clk          ; state[0]    ; 1.000        ; -0.352     ; 3.521      ;
; -3.500 ; state[3]  ; slt_ula[0]$latch ; clk          ; state[0]    ; 1.000        ; 1.723      ; 5.398      ;
; -3.454 ; state[3]  ; wr$latch         ; clk          ; state[0]    ; 1.000        ; -0.334     ; 3.460      ;
; -3.355 ; state[3]  ; slt_ula[1]$latch ; clk          ; state[0]    ; 1.000        ; 1.881      ; 5.441      ;
; -3.325 ; state[3]  ; wren$latch       ; clk          ; state[0]    ; 1.000        ; -0.640     ; 3.013      ;
; -3.325 ; state[4]  ; wr$latch         ; clk          ; state[0]    ; 1.000        ; -0.328     ; 3.337      ;
; -3.295 ; state[2]  ; wren$latch       ; clk          ; state[0]    ; 1.000        ; -0.658     ; 2.965      ;
; -3.269 ; state[0]  ; slt_reg[0]$latch ; state[0]     ; state[0]    ; 0.500        ; 3.389      ; 6.708      ;
; -3.238 ; state[0]  ; slt_reg[1]$latch ; state[0]     ; state[0]    ; 0.500        ; 3.420      ; 6.710      ;
; -3.092 ; state[0]  ; slt_reg[2]$latch ; state[0]     ; state[0]    ; 0.500        ; 3.561      ; 6.709      ;
; -2.837 ; state[1]  ; slt_reg[0]$latch ; state[1]     ; state[0]    ; 0.500        ; 3.389      ; 6.276      ;
; -2.806 ; state[1]  ; slt_reg[1]$latch ; state[1]     ; state[0]    ; 0.500        ; 3.420      ; 6.278      ;
; -2.706 ; state[0]  ; vd_mux$latch     ; state[0]     ; state[0]    ; 0.500        ; 0.932      ; 3.218      ;
; -2.660 ; state[1]  ; slt_reg[2]$latch ; state[1]     ; state[0]    ; 0.500        ; 3.561      ; 6.277      ;
; -2.568 ; state[0]  ; slt_ula[2]$latch ; state[0]     ; state[0]    ; 0.500        ; 4.086      ; 6.705      ;
; -2.516 ; state[0]  ; r_mux$latch      ; state[0]     ; state[0]    ; 0.500        ; 1.511      ; 3.925      ;
; -2.457 ; state[0]  ; slt_ula[0]$latch ; state[0]     ; state[0]    ; 0.500        ; 4.084      ; 6.439      ;
; -2.442 ; state[0]  ; c_mux$latch      ; state[0]     ; state[0]    ; 0.500        ; 1.101      ; 3.442      ;
; -2.369 ; state[1]  ; vd_mux$latch     ; state[1]     ; state[0]    ; 0.500        ; 0.932      ; 2.881      ;
; -2.312 ; state[0]  ; slt_reg[0]$latch ; state[0]     ; state[0]    ; 1.000        ; 3.389      ; 6.251      ;
; -2.312 ; state[0]  ; slt_ula[1]$latch ; state[0]     ; state[0]    ; 0.500        ; 4.242      ; 6.482      ;
; -2.285 ; state[0]  ; slt_reg[1]$latch ; state[0]     ; state[0]    ; 1.000        ; 3.420      ; 6.257      ;
; -2.235 ; state[0]  ; slt_reg[0]$latch ; state[0]     ; state[0]    ; 0.500        ; 3.966      ; 6.251      ;
; -2.208 ; state[0]  ; slt_reg[1]$latch ; state[0]     ; state[0]    ; 0.500        ; 3.997      ; 6.257      ;
; -2.192 ; state[0]  ; slt_reg[0]$latch ; state[0]     ; state[0]    ; 1.000        ; 3.966      ; 6.708      ;
; -2.179 ; state[1]  ; r_mux$latch      ; state[1]     ; state[0]    ; 0.500        ; 1.511      ; 3.588      ;
; -2.169 ; state[0]  ; ld_A$latch       ; state[0]     ; state[0]    ; 0.500        ; 1.125      ; 3.198      ;
; -2.167 ; state[0]  ; ld_B$latch       ; state[0]     ; state[0]    ; 0.500        ; 1.125      ; 3.197      ;
; -2.161 ; state[0]  ; slt_reg[1]$latch ; state[0]     ; state[0]    ; 1.000        ; 3.997      ; 6.710      ;
; -2.138 ; state[0]  ; slt_reg[2]$latch ; state[0]     ; state[0]    ; 1.000        ; 3.561      ; 6.255      ;
; -2.136 ; state[1]  ; slt_ula[2]$latch ; state[1]     ; state[0]    ; 0.500        ; 4.086      ; 6.273      ;
; -2.105 ; state[1]  ; c_mux$latch      ; state[1]     ; state[0]    ; 0.500        ; 1.101      ; 3.105      ;
; -2.079 ; state[1]  ; slt_reg[0]$latch ; state[1]     ; state[0]    ; 1.000        ; 3.389      ; 6.018      ;
; -2.061 ; state[0]  ; slt_reg[2]$latch ; state[0]     ; state[0]    ; 0.500        ; 4.138      ; 6.255      ;
; -2.052 ; state[1]  ; slt_reg[1]$latch ; state[1]     ; state[0]    ; 1.000        ; 3.420      ; 6.024      ;
; -2.037 ; state[1]  ; ld_A$latch       ; state[1]     ; state[0]    ; 0.500        ; 1.125      ; 3.066      ;
; -2.035 ; state[1]  ; ld_B$latch       ; state[1]     ; state[0]    ; 0.500        ; 1.125      ; 3.065      ;
; -2.025 ; state[1]  ; slt_ula[0]$latch ; state[1]     ; state[0]    ; 0.500        ; 4.084      ; 6.007      ;
; -2.015 ; state[0]  ; slt_reg[2]$latch ; state[0]     ; state[0]    ; 1.000        ; 4.138      ; 6.709      ;
; -2.002 ; state[1]  ; slt_reg[0]$latch ; state[1]     ; state[0]    ; 0.500        ; 3.966      ; 6.018      ;
; -1.992 ; state[0]  ; vd_mux$latch     ; state[0]     ; state[0]    ; 1.000        ; 0.932      ; 3.004      ;
; -1.975 ; state[1]  ; slt_reg[1]$latch ; state[1]     ; state[0]    ; 0.500        ; 3.997      ; 6.024      ;
; -1.909 ; state[0]  ; ld_A$latch       ; state[0]     ; state[0]    ; 1.000        ; 1.125      ; 3.438      ;
; -1.907 ; state[0]  ; ld_B$latch       ; state[0]     ; state[0]    ; 1.000        ; 1.125      ; 3.437      ;
; -1.905 ; state[1]  ; slt_reg[2]$latch ; state[1]     ; state[0]    ; 1.000        ; 3.561      ; 6.022      ;
; -1.880 ; state[1]  ; slt_ula[1]$latch ; state[1]     ; state[0]    ; 0.500        ; 4.242      ; 6.050      ;
; -1.860 ; state[1]  ; vd_mux$latch     ; state[1]     ; state[0]    ; 1.000        ; 0.932      ; 2.872      ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'state[1]'                                                                   ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; -5.143 ; state[4]  ; slt_ula[2]$latch ; clk          ; state[1]    ; 0.500        ; 1.845      ; 6.816      ;
; -5.032 ; state[4]  ; slt_ula[0]$latch ; clk          ; state[1]    ; 0.500        ; 1.843      ; 6.550      ;
; -4.887 ; state[4]  ; slt_ula[1]$latch ; clk          ; state[1]    ; 0.500        ; 2.001      ; 6.593      ;
; -4.832 ; state[4]  ; slt_reg[0]$latch ; clk          ; state[1]    ; 0.500        ; 2.160      ; 6.819      ;
; -4.801 ; state[4]  ; slt_reg[1]$latch ; clk          ; state[1]    ; 0.500        ; 2.191      ; 6.821      ;
; -4.655 ; state[4]  ; slt_reg[2]$latch ; clk          ; state[1]    ; 0.500        ; 2.332      ; 6.820      ;
; -4.548 ; state[4]  ; r_mux$latch      ; clk          ; state[1]    ; 1.000        ; -0.687     ; 4.036      ;
; -4.540 ; state[4]  ; ld_B$latch       ; clk          ; state[1]    ; 0.500        ; -0.674     ; 3.548      ;
; -4.497 ; state[4]  ; count$latch      ; clk          ; state[1]    ; 0.500        ; -1.013     ; 3.311      ;
; -4.495 ; state[4]  ; ld_A$latch       ; clk          ; state[1]    ; 0.500        ; -0.627     ; 3.549      ;
; -4.494 ; state[4]  ; rd$latch         ; clk          ; state[1]    ; 1.000        ; -1.145     ; 3.403      ;
; -4.492 ; state[4]  ; c_mux$latch      ; clk          ; state[1]    ; 0.500        ; -0.615     ; 3.553      ;
; -4.471 ; state[4]  ; r_mux$latch      ; clk          ; state[1]    ; 0.500        ; -0.110     ; 4.036      ;
; -4.399 ; state[4]  ; slt_ula[2]$latch ; clk          ; state[1]    ; 1.000        ; 2.089      ; 6.816      ;
; -4.379 ; state[2]  ; wr$latch         ; clk          ; state[1]    ; 0.500        ; -0.698     ; 3.521      ;
; -4.342 ; state[4]  ; wren$latch       ; clk          ; state[1]    ; 0.500        ; -0.483     ; 3.687      ;
; -4.306 ; state[2]  ; slt_ula[2]$latch ; clk          ; state[1]    ; 0.500        ; 1.821      ; 5.955      ;
; -4.300 ; state[3]  ; wr$latch         ; clk          ; state[1]    ; 0.500        ; -0.680     ; 3.460      ;
; -4.288 ; state[4]  ; slt_ula[0]$latch ; clk          ; state[1]    ; 1.000        ; 2.087      ; 6.550      ;
; -4.221 ; state[4]  ; vd_mux$latch     ; clk          ; state[1]    ; 1.000        ; -0.749     ; 3.329      ;
; -4.195 ; state[2]  ; slt_ula[0]$latch ; clk          ; state[1]    ; 0.500        ; 1.819      ; 5.689      ;
; -4.171 ; state[4]  ; wr$latch         ; clk          ; state[1]    ; 0.500        ; -0.674     ; 3.337      ;
; -4.143 ; state[4]  ; slt_ula[1]$latch ; clk          ; state[1]    ; 1.000        ; 2.245      ; 6.593      ;
; -4.050 ; state[2]  ; slt_ula[1]$latch ; clk          ; state[1]    ; 0.500        ; 1.977      ; 5.732      ;
; -3.997 ; state[3]  ; slt_ula[2]$latch ; clk          ; state[1]    ; 0.500        ; 1.839      ; 5.664      ;
; -3.995 ; state[2]  ; slt_reg[0]$latch ; clk          ; state[1]    ; 0.500        ; 2.136      ; 5.958      ;
; -3.964 ; state[2]  ; slt_reg[1]$latch ; clk          ; state[1]    ; 0.500        ; 2.167      ; 5.960      ;
; -3.886 ; state[3]  ; slt_ula[0]$latch ; clk          ; state[1]    ; 0.500        ; 1.837      ; 5.398      ;
; -3.880 ; state[3]  ; r_mux$latch      ; clk          ; state[1]    ; 1.000        ; -0.693     ; 3.362      ;
; -3.872 ; state[3]  ; ld_B$latch       ; clk          ; state[1]    ; 0.500        ; -0.680     ; 2.874      ;
; -3.850 ; state[2]  ; r_mux$latch      ; clk          ; state[1]    ; 1.000        ; -0.711     ; 3.314      ;
; -3.842 ; state[2]  ; ld_B$latch       ; clk          ; state[1]    ; 0.500        ; -0.698     ; 2.826      ;
; -3.836 ; state[4]  ; wren$latch       ; clk          ; state[1]    ; 1.000        ; -0.477     ; 3.687      ;
; -3.829 ; state[3]  ; count$latch      ; clk          ; state[1]    ; 0.500        ; -1.019     ; 2.637      ;
; -3.827 ; state[3]  ; ld_A$latch       ; clk          ; state[1]    ; 0.500        ; -0.633     ; 2.875      ;
; -3.826 ; state[3]  ; rd$latch         ; clk          ; state[1]    ; 1.000        ; -1.151     ; 2.729      ;
; -3.824 ; state[3]  ; c_mux$latch      ; clk          ; state[1]    ; 0.500        ; -0.621     ; 2.879      ;
; -3.818 ; state[2]  ; slt_reg[2]$latch ; clk          ; state[1]    ; 0.500        ; 2.308      ; 5.959      ;
; -3.803 ; state[3]  ; r_mux$latch      ; clk          ; state[1]    ; 0.500        ; -0.116     ; 3.362      ;
; -3.799 ; state[2]  ; count$latch      ; clk          ; state[1]    ; 0.500        ; -1.037     ; 2.589      ;
; -3.797 ; state[2]  ; ld_A$latch       ; clk          ; state[1]    ; 0.500        ; -0.651     ; 2.827      ;
; -3.796 ; state[2]  ; rd$latch         ; clk          ; state[1]    ; 1.000        ; -1.169     ; 2.681      ;
; -3.794 ; state[2]  ; c_mux$latch      ; clk          ; state[1]    ; 0.500        ; -0.639     ; 2.831      ;
; -3.773 ; state[2]  ; r_mux$latch      ; clk          ; state[1]    ; 0.500        ; -0.134     ; 3.314      ;
; -3.763 ; state[4]  ; c_mux$latch      ; clk          ; state[1]    ; 1.000        ; -0.386     ; 3.553      ;
; -3.741 ; state[3]  ; slt_ula[1]$latch ; clk          ; state[1]    ; 0.500        ; 1.995      ; 5.441      ;
; -3.686 ; state[3]  ; slt_reg[0]$latch ; clk          ; state[1]    ; 0.500        ; 2.154      ; 5.667      ;
; -3.674 ; state[3]  ; wren$latch       ; clk          ; state[1]    ; 0.500        ; -0.489     ; 3.013      ;
; -3.655 ; state[3]  ; slt_reg[1]$latch ; clk          ; state[1]    ; 0.500        ; 2.185      ; 5.669      ;
; -3.644 ; state[2]  ; wren$latch       ; clk          ; state[1]    ; 0.500        ; -0.507     ; 2.965      ;
; -3.562 ; state[2]  ; slt_ula[2]$latch ; clk          ; state[1]    ; 1.000        ; 2.065      ; 5.955      ;
; -3.553 ; state[3]  ; vd_mux$latch     ; clk          ; state[1]    ; 1.000        ; -0.755     ; 2.655      ;
; -3.523 ; state[2]  ; vd_mux$latch     ; clk          ; state[1]    ; 1.000        ; -0.773     ; 2.607      ;
; -3.509 ; state[3]  ; slt_reg[2]$latch ; clk          ; state[1]    ; 0.500        ; 2.326      ; 5.668      ;
; -3.451 ; state[2]  ; slt_ula[0]$latch ; clk          ; state[1]    ; 1.000        ; 2.063      ; 5.689      ;
; -3.306 ; state[2]  ; slt_ula[1]$latch ; clk          ; state[1]    ; 1.000        ; 2.221      ; 5.732      ;
; -3.253 ; state[3]  ; slt_ula[2]$latch ; clk          ; state[1]    ; 1.000        ; 2.083      ; 5.664      ;
; -3.168 ; state[3]  ; wren$latch       ; clk          ; state[1]    ; 1.000        ; -0.483     ; 3.013      ;
; -3.142 ; state[3]  ; slt_ula[0]$latch ; clk          ; state[1]    ; 1.000        ; 2.081      ; 5.398      ;
; -3.138 ; state[2]  ; wren$latch       ; clk          ; state[1]    ; 1.000        ; -0.501     ; 2.965      ;
; -3.095 ; state[3]  ; c_mux$latch      ; clk          ; state[1]    ; 1.000        ; -0.392     ; 2.879      ;
; -3.065 ; state[2]  ; c_mux$latch      ; clk          ; state[1]    ; 1.000        ; -0.410     ; 2.831      ;
; -2.997 ; state[3]  ; slt_ula[1]$latch ; clk          ; state[1]    ; 1.000        ; 2.239      ; 5.441      ;
; -2.359 ; state[0]  ; r_mux$latch      ; state[0]     ; state[1]    ; 0.500        ; 1.668      ; 3.925      ;
; -2.305 ; state[0]  ; rd$latch         ; state[0]     ; state[1]    ; 0.500        ; 1.210      ; 3.292      ;
; -2.210 ; state[0]  ; slt_ula[2]$latch ; state[0]     ; state[1]    ; 0.500        ; 4.444      ; 6.705      ;
; -2.099 ; state[0]  ; slt_ula[0]$latch ; state[0]     ; state[1]    ; 0.500        ; 4.442      ; 6.439      ;
; -2.032 ; state[0]  ; vd_mux$latch     ; state[0]     ; state[1]    ; 0.500        ; 1.606      ; 3.218      ;
; -2.022 ; state[1]  ; r_mux$latch      ; state[1]     ; state[1]    ; 0.500        ; 1.668      ; 3.588      ;
; -2.000 ; state[0]  ; slt_ula[2]$latch ; state[0]     ; state[1]    ; 0.500        ; 4.200      ; 6.251      ;
; -1.968 ; state[1]  ; rd$latch         ; state[1]     ; state[1]    ; 0.500        ; 1.210      ; 2.955      ;
; -1.954 ; state[0]  ; slt_ula[1]$latch ; state[0]     ; state[1]    ; 0.500        ; 4.600      ; 6.482      ;
; -1.954 ; state[0]  ; slt_ula[2]$latch ; state[0]     ; state[1]    ; 1.000        ; 4.200      ; 6.705      ;
; -1.886 ; state[0]  ; slt_ula[0]$latch ; state[0]     ; state[1]    ; 0.500        ; 4.198      ; 5.982      ;
; -1.843 ; state[0]  ; slt_ula[0]$latch ; state[0]     ; state[1]    ; 1.000        ; 4.198      ; 6.439      ;
; -1.778 ; state[1]  ; slt_ula[2]$latch ; state[1]     ; state[1]    ; 0.500        ; 4.444      ; 6.273      ;
; -1.767 ; state[1]  ; slt_ula[2]$latch ; state[1]     ; state[1]    ; 0.500        ; 4.200      ; 6.018      ;
; -1.756 ; state[0]  ; slt_ula[1]$latch ; state[0]     ; state[1]    ; 0.500        ; 4.356      ; 6.040      ;
; -1.698 ; state[0]  ; slt_ula[1]$latch ; state[0]     ; state[1]    ; 1.000        ; 4.356      ; 6.482      ;
; -1.695 ; state[1]  ; vd_mux$latch     ; state[1]     ; state[1]    ; 0.500        ; 1.606      ; 2.881      ;
; -1.686 ; state[0]  ; slt_reg[0]$latch ; state[0]     ; state[1]    ; 0.500        ; 4.515      ; 6.251      ;
; -1.667 ; state[1]  ; slt_ula[0]$latch ; state[1]     ; state[1]    ; 0.500        ; 4.442      ; 6.007      ;
; -1.660 ; state[1]  ; wr$latch         ; state[1]     ; state[1]    ; 0.500        ; 1.681      ; 3.404      ;
; -1.659 ; state[0]  ; slt_reg[1]$latch ; state[0]     ; state[1]    ; 0.500        ; 4.546      ; 6.257      ;
; -1.653 ; state[1]  ; slt_ula[0]$latch ; state[1]     ; state[1]    ; 0.500        ; 4.198      ; 5.749      ;
; -1.647 ; state[0]  ; wren$latch       ; state[0]     ; state[1]    ; 0.500        ; 1.878      ; 3.576      ;
; -1.643 ; state[0]  ; slt_reg[0]$latch ; state[0]     ; state[1]    ; 1.000        ; 4.515      ; 6.708      ;
; -1.626 ; state[0]  ; count$latch      ; state[0]     ; state[1]    ; 0.500        ; 1.342      ; 3.018      ;
; -1.619 ; state[0]  ; r_mux$latch      ; state[0]     ; state[1]    ; 1.000        ; 1.668      ; 3.685      ;
; -1.612 ; state[0]  ; slt_reg[1]$latch ; state[0]     ; state[1]    ; 1.000        ; 4.546      ; 6.710      ;
; -1.611 ; state[0]  ; ld_B$latch       ; state[0]     ; state[1]    ; 0.500        ; 1.681      ; 3.197      ;
; -1.576 ; state[0]  ; rd$latch         ; state[0]     ; state[1]    ; 1.000        ; 1.210      ; 3.063      ;
; -1.574 ; state[0]  ; c_mux$latch      ; state[0]     ; state[1]    ; 0.500        ; 1.969      ; 3.442      ;
; -1.566 ; state[0]  ; ld_A$latch       ; state[0]     ; state[1]    ; 0.500        ; 1.728      ; 3.198      ;
; -1.564 ; state[0]  ; c_mux$latch      ; state[0]     ; state[1]    ; 0.500        ; 1.740      ; 3.203      ;
; -1.542 ; state[0]  ; r_mux$latch      ; state[0]     ; state[1]    ; 0.500        ; 2.245      ; 3.685      ;
; -1.523 ; state[1]  ; slt_ula[1]$latch ; state[1]     ; state[1]    ; 0.500        ; 4.356      ; 5.807      ;
; -1.522 ; state[1]  ; slt_ula[1]$latch ; state[1]     ; state[1]    ; 0.500        ; 4.600      ; 6.050      ;
; -1.522 ; state[1]  ; slt_ula[2]$latch ; state[1]     ; state[1]    ; 1.000        ; 4.200      ; 6.273      ;
; -1.512 ; state[0]  ; slt_reg[2]$latch ; state[0]     ; state[1]    ; 0.500        ; 4.687      ; 6.255      ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'state[0]'                                                                    ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; -0.071 ; state[0]  ; wren$latch       ; state[0]     ; state[0]    ; 0.000        ; 2.728      ; 2.870      ;
; -0.035 ; state[0]  ; r_mux$latch      ; state[0]     ; state[0]    ; 0.000        ; 3.016      ; 3.194      ;
; -0.007 ; state[1]  ; wren$latch       ; state[1]     ; state[0]    ; 0.000        ; 2.728      ; 2.954      ;
; -0.003 ; state[1]  ; r_mux$latch      ; state[1]     ; state[0]    ; 0.000        ; 3.016      ; 3.246      ;
; 0.094  ; state[1]  ; wr$latch         ; state[1]     ; state[0]    ; 0.000        ; 2.113      ; 2.440      ;
; 0.104  ; state[0]  ; wr$latch         ; state[0]     ; state[0]    ; 0.000        ; 2.113      ; 2.430      ;
; 0.282  ; state[1]  ; wr$latch         ; state[1]     ; state[0]    ; 0.000        ; 1.878      ; 2.393      ;
; 0.316  ; state[0]  ; wren$latch       ; state[0]     ; state[0]    ; -0.500       ; 2.728      ; 2.777      ;
; 0.320  ; state[0]  ; r_mux$latch      ; state[0]     ; state[0]    ; -0.500       ; 3.016      ; 3.069      ;
; 0.407  ; state[0]  ; r_mux$latch      ; state[0]     ; state[0]    ; 0.000        ; 2.449      ; 3.069      ;
; 0.502  ; state[0]  ; wr$latch         ; state[0]     ; state[0]    ; 0.000        ; 1.878      ; 2.593      ;
; 0.511  ; state[1]  ; wren$latch       ; state[1]     ; state[0]    ; -0.500       ; 2.728      ; 2.972      ;
; 0.547  ; state[1]  ; r_mux$latch      ; state[1]     ; state[0]    ; -0.500       ; 3.016      ; 3.296      ;
; 0.547  ; state[1]  ; wr$latch         ; state[1]     ; state[0]    ; -0.500       ; 2.113      ; 2.393      ;
; 0.614  ; state[1]  ; r_mux$latch      ; state[1]     ; state[0]    ; 0.000        ; 2.449      ; 3.296      ;
; 0.716  ; state[0]  ; wren$latch       ; state[0]     ; state[0]    ; 0.000        ; 1.848      ; 2.777      ;
; 0.747  ; state[0]  ; wr$latch         ; state[0]     ; state[0]    ; -0.500       ; 2.113      ; 2.593      ;
; 0.747  ; state[0]  ; rd$latch         ; state[0]     ; state[0]    ; 0.000        ; 1.588      ; 2.548      ;
; 0.801  ; state[1]  ; slt_ula[1]$latch ; state[1]     ; state[0]    ; 0.000        ; 4.485      ; 5.519      ;
; 0.819  ; state[0]  ; wr$latch         ; state[0]     ; state[0]    ; -0.500       ; 1.878      ; 2.430      ;
; 0.829  ; state[1]  ; wr$latch         ; state[1]     ; state[0]    ; -0.500       ; 1.878      ; 2.440      ;
; 0.891  ; state[1]  ; wren$latch       ; state[1]     ; state[0]    ; 0.000        ; 1.848      ; 2.972      ;
; 0.932  ; state[1]  ; rd$latch         ; state[1]     ; state[0]    ; 0.000        ; 1.588      ; 2.753      ;
; 0.973  ; state[1]  ; slt_ula[0]$latch ; state[1]     ; state[0]    ; 0.000        ; 4.321      ; 5.527      ;
; 1.012  ; state[0]  ; r_mux$latch      ; state[0]     ; state[0]    ; -0.500       ; 2.449      ; 3.194      ;
; 1.044  ; state[0]  ; slt_ula[1]$latch ; state[0]     ; state[0]    ; 0.000        ; 4.485      ; 5.742      ;
; 1.064  ; state[1]  ; r_mux$latch      ; state[1]     ; state[0]    ; -0.500       ; 2.449      ; 3.246      ;
; 1.198  ; state[1]  ; slt_ula[2]$latch ; state[1]     ; state[0]    ; 0.000        ; 4.322      ; 5.753      ;
; 1.216  ; state[0]  ; slt_ula[0]$latch ; state[0]     ; state[0]    ; 0.000        ; 4.321      ; 5.750      ;
; 1.269  ; state[0]  ; ld_B$latch       ; state[0]     ; state[0]    ; 0.000        ; 1.194      ; 2.676      ;
; 1.271  ; state[0]  ; ld_A$latch       ; state[0]     ; state[0]    ; 0.000        ; 1.193      ; 2.677      ;
; 1.289  ; state[0]  ; wren$latch       ; state[0]     ; state[0]    ; -0.500       ; 1.848      ; 2.870      ;
; 1.330  ; state[0]  ; rd$latch         ; state[0]     ; state[0]    ; -0.500       ; 1.588      ; 2.651      ;
; 1.348  ; state[1]  ; slt_reg[2]$latch ; state[1]     ; state[0]    ; 0.000        ; 4.397      ; 5.978      ;
; 1.373  ; state[1]  ; wren$latch       ; state[1]     ; state[0]    ; -0.500       ; 1.848      ; 2.954      ;
; 1.395  ; state[0]  ; vd_mux$latch     ; state[0]     ; state[0]    ; 0.000        ; 0.971      ; 2.579      ;
; 1.404  ; state[1]  ; rd$latch         ; state[1]     ; state[0]    ; -0.500       ; 1.588      ; 2.725      ;
; 1.433  ; state[0]  ; c_mux$latch      ; state[0]     ; state[0]    ; 0.000        ; 1.148      ; 2.794      ;
; 1.441  ; state[0]  ; slt_ula[2]$latch ; state[0]     ; state[0]    ; 0.000        ; 4.322      ; 5.976      ;
; 1.464  ; state[1]  ; vd_mux$latch     ; state[1]     ; state[0]    ; 0.000        ; 0.971      ; 2.668      ;
; 1.464  ; state[1]  ; ld_B$latch       ; state[1]     ; state[0]    ; 0.000        ; 1.194      ; 2.891      ;
; 1.466  ; state[1]  ; ld_A$latch       ; state[1]     ; state[0]    ; 0.000        ; 1.193      ; 2.892      ;
; 1.478  ; state[1]  ; c_mux$latch      ; state[1]     ; state[0]    ; 0.000        ; 1.148      ; 2.859      ;
; 1.500  ; state[1]  ; slt_reg[1]$latch ; state[1]     ; state[0]    ; 0.000        ; 4.250      ; 5.983      ;
; 1.531  ; state[1]  ; slt_reg[0]$latch ; state[1]     ; state[0]    ; 0.000        ; 4.218      ; 5.982      ;
; 1.538  ; state[1]  ; slt_ula[1]$latch ; state[1]     ; state[0]    ; -0.500       ; 4.485      ; 5.756      ;
; 1.603  ; state[1]  ; slt_reg[2]$latch ; state[1]     ; state[0]    ; -0.500       ; 4.397      ; 5.733      ;
; 1.721  ; state[1]  ; slt_ula[0]$latch ; state[1]     ; state[0]    ; -0.500       ; 4.321      ; 5.775      ;
; 1.776  ; state[1]  ; slt_reg[1]$latch ; state[1]     ; state[0]    ; -0.500       ; 4.250      ; 5.759      ;
; 1.782  ; state[0]  ; slt_reg[2]$latch ; state[0]     ; state[0]    ; 0.000        ; 4.397      ; 6.392      ;
; 1.787  ; state[0]  ; vd_mux$latch     ; state[0]     ; state[0]    ; -0.500       ; 0.971      ; 2.491      ;
; 1.789  ; state[1]  ; slt_reg[2]$latch ; state[1]     ; state[0]    ; 0.000        ; 3.711      ; 5.733      ;
; 1.801  ; state[0]  ; c_mux$latch      ; state[0]     ; state[0]    ; -0.500       ; 1.148      ; 2.682      ;
; 1.803  ; state[1]  ; slt_reg[0]$latch ; state[1]     ; state[0]    ; -0.500       ; 4.218      ; 5.754      ;
; 1.811  ; state[3]  ; wren$latch       ; clk          ; state[0]    ; 0.000        ; 0.450      ; 2.291      ;
; 1.815  ; state[3]  ; r_mux$latch      ; clk          ; state[0]    ; 0.000        ; 0.738      ; 2.583      ;
; 1.826  ; state[0]  ; slt_reg[2]$latch ; state[0]     ; state[0]    ; -0.500       ; 4.397      ; 5.956      ;
; 1.862  ; state[0]  ; ld_B$latch       ; state[0]     ; state[0]    ; -0.500       ; 1.194      ; 2.789      ;
; 1.864  ; state[0]  ; ld_A$latch       ; state[0]     ; state[0]    ; -0.500       ; 1.193      ; 2.790      ;
; 1.923  ; state[1]  ; slt_ula[2]$latch ; state[1]     ; state[0]    ; -0.500       ; 4.322      ; 5.978      ;
; 1.924  ; state[4]  ; wr$latch         ; clk          ; state[0]    ; 0.000        ; -0.159     ; 1.795      ;
; 1.926  ; state[1]  ; ld_B$latch       ; state[1]     ; state[0]    ; -0.500       ; 1.194      ; 2.853      ;
; 1.928  ; state[1]  ; ld_A$latch       ; state[1]     ; state[0]    ; -0.500       ; 1.193      ; 2.854      ;
; 1.934  ; state[0]  ; slt_reg[1]$latch ; state[0]     ; state[0]    ; 0.000        ; 4.250      ; 6.397      ;
; 1.952  ; state[0]  ; slt_ula[1]$latch ; state[0]     ; state[0]    ; -0.500       ; 4.485      ; 6.170      ;
; 1.962  ; state[1]  ; slt_reg[1]$latch ; state[1]     ; state[0]    ; 0.000        ; 3.564      ; 5.759      ;
; 1.965  ; state[0]  ; slt_reg[0]$latch ; state[0]     ; state[0]    ; 0.000        ; 4.218      ; 6.396      ;
; 1.977  ; state[1]  ; vd_mux$latch     ; state[1]     ; state[0]    ; -0.500       ; 0.971      ; 2.681      ;
; 1.989  ; state[1]  ; slt_reg[0]$latch ; state[1]     ; state[0]    ; 0.000        ; 3.532      ; 5.754      ;
; 1.999  ; state[0]  ; slt_reg[1]$latch ; state[0]     ; state[0]    ; -0.500       ; 4.250      ; 5.982      ;
; 2.015  ; state[1]  ; c_mux$latch      ; state[1]     ; state[0]    ; -0.500       ; 1.148      ; 2.896      ;
; 2.026  ; state[0]  ; slt_reg[0]$latch ; state[0]     ; state[0]    ; -0.500       ; 4.218      ; 5.977      ;
; 2.032  ; state[0]  ; slt_reg[2]$latch ; state[0]     ; state[0]    ; 0.000        ; 3.711      ; 5.956      ;
; 2.099  ; state[4]  ; wren$latch       ; clk          ; state[0]    ; 0.000        ; 0.456      ; 2.585      ;
; 2.103  ; state[4]  ; r_mux$latch      ; clk          ; state[0]    ; 0.000        ; 0.744      ; 2.877      ;
; 2.135  ; state[0]  ; slt_ula[0]$latch ; state[0]     ; state[0]    ; -0.500       ; 4.321      ; 6.189      ;
; 2.140  ; state[2]  ; wren$latch       ; clk          ; state[0]    ; 0.000        ; 0.433      ; 2.603      ;
; 2.144  ; state[2]  ; r_mux$latch      ; clk          ; state[0]    ; 0.000        ; 0.721      ; 2.895      ;
; 2.205  ; state[0]  ; slt_reg[1]$latch ; state[0]     ; state[0]    ; 0.000        ; 3.564      ; 5.982      ;
; 2.232  ; state[0]  ; slt_reg[0]$latch ; state[0]     ; state[0]    ; 0.000        ; 3.532      ; 5.977      ;
; 2.337  ; state[0]  ; slt_ula[2]$latch ; state[0]     ; state[0]    ; -0.500       ; 4.322      ; 6.392      ;
; 2.462  ; state[3]  ; wr$latch         ; clk          ; state[0]    ; 0.000        ; -0.165     ; 2.327      ;
; 2.534  ; state[1]  ; slt_reg[2]$latch ; state[1]     ; state[0]    ; -0.500       ; 3.711      ; 5.978      ;
; 2.547  ; state[2]  ; wr$latch         ; clk          ; state[0]    ; 0.000        ; -0.182     ; 2.395      ;
; 2.615  ; state[4]  ; vd_mux$latch     ; clk          ; state[0]    ; 0.000        ; -1.301     ; 1.344      ;
; 2.619  ; state[3]  ; slt_ula[1]$latch ; clk          ; state[0]    ; 0.000        ; 2.207      ; 4.856      ;
; 2.659  ; state[4]  ; wr$latch         ; clk          ; state[0]    ; -0.500       ; -0.394     ; 1.795      ;
; 2.686  ; state[1]  ; slt_reg[1]$latch ; state[1]     ; state[0]    ; -0.500       ; 3.564      ; 5.983      ;
; 2.695  ; state[3]  ; vd_mux$latch     ; clk          ; state[0]    ; 0.000        ; -1.307     ; 1.418      ;
; 2.717  ; state[1]  ; slt_reg[0]$latch ; state[1]     ; state[0]    ; -0.500       ; 3.532      ; 5.982      ;
; 2.791  ; state[3]  ; slt_ula[0]$latch ; clk          ; state[0]    ; 0.000        ; 2.043      ; 4.864      ;
; 2.882  ; state[3]  ; r_mux$latch      ; clk          ; state[0]    ; -0.500       ; 0.171      ; 2.583      ;
; 2.948  ; state[2]  ; slt_ula[1]$latch ; clk          ; state[0]    ; 0.000        ; 2.190      ; 5.168      ;
; 2.948  ; state[0]  ; slt_reg[2]$latch ; state[0]     ; state[0]    ; -0.500       ; 3.711      ; 6.392      ;
; 2.988  ; state[2]  ; vd_mux$latch     ; clk          ; state[0]    ; 0.000        ; -1.324     ; 1.694      ;
; 3.016  ; state[3]  ; slt_ula[2]$latch ; clk          ; state[0]    ; 0.000        ; 2.044      ; 5.090      ;
; 3.100  ; state[0]  ; slt_reg[1]$latch ; state[0]     ; state[0]    ; -0.500       ; 3.564      ; 6.397      ;
; 3.120  ; state[2]  ; slt_ula[0]$latch ; clk          ; state[0]    ; 0.000        ; 2.026      ; 5.176      ;
; 3.131  ; state[0]  ; slt_reg[0]$latch ; state[0]     ; state[0]    ; -0.500       ; 3.532      ; 6.396      ;
; 3.170  ; state[4]  ; r_mux$latch      ; clk          ; state[0]    ; -0.500       ; 0.177      ; 2.877      ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'state[1]'                                                                   ;
+-------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; 0.039 ; state[0]  ; wren$latch       ; state[0]     ; state[1]    ; 0.000        ; 2.505      ; 2.777      ;
; 0.043 ; state[0]  ; r_mux$latch      ; state[0]     ; state[1]    ; 0.000        ; 2.793      ; 3.069      ;
; 0.142 ; state[1]  ; wr$latch         ; state[1]     ; state[1]    ; 0.000        ; 2.038      ; 2.393      ;
; 0.254 ; state[1]  ; wren$latch       ; state[1]     ; state[1]    ; 0.000        ; 2.505      ; 2.972      ;
; 0.290 ; state[1]  ; r_mux$latch      ; state[1]     ; state[1]    ; 0.000        ; 2.793      ; 3.296      ;
; 0.322 ; state[0]  ; wr$latch         ; state[0]     ; state[1]    ; 0.000        ; 2.038      ; 2.593      ;
; 0.342 ; state[0]  ; r_mux$latch      ; state[0]     ; state[1]    ; 0.000        ; 2.619      ; 3.194      ;
; 0.370 ; state[0]  ; wren$latch       ; state[0]     ; state[1]    ; 0.000        ; 2.267      ; 2.870      ;
; 0.414 ; state[1]  ; r_mux$latch      ; state[1]     ; state[1]    ; 0.000        ; 2.619      ; 3.246      ;
; 0.474 ; state[1]  ; wren$latch       ; state[1]     ; state[1]    ; 0.000        ; 2.267      ; 2.954      ;
; 0.482 ; state[1]  ; slt_ula[1]$latch ; state[1]     ; state[1]    ; 0.000        ; 4.824      ; 5.519      ;
; 0.487 ; state[0]  ; c_mux$latch      ; state[0]     ; state[1]    ; 0.000        ; 2.074      ; 2.794      ;
; 0.531 ; state[0]  ; ld_B$latch       ; state[0]     ; state[1]    ; 0.000        ; 1.912      ; 2.676      ;
; 0.533 ; state[0]  ; ld_A$latch       ; state[0]     ; state[1]    ; 0.000        ; 1.911      ; 2.677      ;
; 0.572 ; state[1]  ; c_mux$latch      ; state[1]     ; state[1]    ; 0.000        ; 2.074      ; 2.859      ;
; 0.632 ; state[0]  ; wren$latch       ; state[0]     ; state[1]    ; -0.500       ; 2.505      ; 2.870      ;
; 0.637 ; state[0]  ; c_mux$latch      ; state[0]     ; state[1]    ; 0.000        ; 1.812      ; 2.682      ;
; 0.654 ; state[1]  ; slt_ula[0]$latch ; state[1]     ; state[1]    ; 0.000        ; 4.660      ; 5.527      ;
; 0.659 ; state[0]  ; wr$latch         ; state[0]     ; state[1]    ; -0.500       ; 2.038      ; 2.430      ;
; 0.668 ; state[0]  ; r_mux$latch      ; state[0]     ; state[1]    ; -0.500       ; 2.793      ; 3.194      ;
; 0.669 ; state[1]  ; wr$latch         ; state[1]     ; state[1]    ; -0.500       ; 2.038      ; 2.440      ;
; 0.674 ; state[0]  ; vd_mux$latch     ; state[0]     ; state[1]    ; 0.000        ; 1.672      ; 2.579      ;
; 0.685 ; state[0]  ; slt_ula[1]$latch ; state[0]     ; state[1]    ; 0.000        ; 4.824      ; 5.742      ;
; 0.713 ; state[1]  ; slt_reg[2]$latch ; state[1]     ; state[1]    ; 0.000        ; 5.052      ; 5.978      ;
; 0.716 ; state[1]  ; wren$latch       ; state[1]     ; state[1]    ; -0.500       ; 2.505      ; 2.954      ;
; 0.717 ; state[0]  ; r_mux$latch      ; state[0]     ; state[1]    ; -0.500       ; 2.619      ; 3.069      ;
; 0.720 ; state[1]  ; r_mux$latch      ; state[1]     ; state[1]    ; -0.500       ; 2.793      ; 3.246      ;
; 0.766 ; state[1]  ; ld_B$latch       ; state[1]     ; state[1]    ; 0.000        ; 1.912      ; 2.891      ;
; 0.768 ; state[1]  ; ld_A$latch       ; state[1]     ; state[1]    ; 0.000        ; 1.911      ; 2.892      ;
; 0.777 ; state[0]  ; wren$latch       ; state[0]     ; state[1]    ; -0.500       ; 2.267      ; 2.777      ;
; 0.783 ; state[1]  ; vd_mux$latch     ; state[1]     ; state[1]    ; 0.000        ; 1.672      ; 2.668      ;
; 0.841 ; state[0]  ; count$latch      ; state[0]     ; state[1]    ; 0.000        ; 1.399      ; 2.473      ;
; 0.857 ; state[0]  ; slt_ula[0]$latch ; state[0]     ; state[1]    ; 0.000        ; 4.660      ; 5.750      ;
; 0.865 ; state[1]  ; slt_reg[1]$latch ; state[1]     ; state[1]    ; 0.000        ; 4.905      ; 5.983      ;
; 0.871 ; state[1]  ; c_mux$latch      ; state[1]     ; state[1]    ; 0.000        ; 1.812      ; 2.896      ;
; 0.875 ; state[0]  ; c_mux$latch      ; state[0]     ; state[1]    ; -0.500       ; 2.074      ; 2.682      ;
; 0.879 ; state[1]  ; slt_ula[2]$latch ; state[1]     ; state[1]    ; 0.000        ; 4.661      ; 5.753      ;
; 0.896 ; state[1]  ; slt_reg[0]$latch ; state[1]     ; state[1]    ; 0.000        ; 4.873      ; 5.982      ;
; 0.944 ; state[1]  ; r_mux$latch      ; state[1]     ; state[1]    ; -0.500       ; 2.619      ; 3.296      ;
; 0.948 ; state[1]  ; slt_reg[2]$latch ; state[1]     ; state[1]    ; -0.500       ; 5.052      ; 5.733      ;
; 0.972 ; state[1]  ; wren$latch       ; state[1]     ; state[1]    ; -0.500       ; 2.267      ; 2.972      ;
; 0.999 ; state[1]  ; count$latch      ; state[1]     ; state[1]    ; 0.000        ; 1.399      ; 2.611      ;
; 1.004 ; state[1]  ; slt_ula[1]$latch ; state[1]     ; state[1]    ; 0.000        ; 4.539      ; 5.756      ;
; 1.082 ; state[0]  ; slt_ula[2]$latch ; state[0]     ; state[1]    ; 0.000        ; 4.661      ; 5.976      ;
; 1.086 ; state[0]  ; vd_mux$latch     ; state[0]     ; state[1]    ; -0.500       ; 1.672      ; 2.491      ;
; 1.089 ; state[1]  ; c_mux$latch      ; state[1]     ; state[1]    ; -0.500       ; 2.074      ; 2.896      ;
; 1.107 ; state[0]  ; slt_reg[2]$latch ; state[0]     ; state[1]    ; 0.000        ; 5.052      ; 6.392      ;
; 1.121 ; state[1]  ; slt_reg[1]$latch ; state[1]     ; state[1]    ; -0.500       ; 4.905      ; 5.759      ;
; 1.144 ; state[0]  ; ld_B$latch       ; state[0]     ; state[1]    ; -0.500       ; 1.912      ; 2.789      ;
; 1.146 ; state[0]  ; ld_A$latch       ; state[0]     ; state[1]    ; -0.500       ; 1.911      ; 2.790      ;
; 1.148 ; state[1]  ; slt_reg[0]$latch ; state[1]     ; state[1]    ; -0.500       ; 4.873      ; 5.754      ;
; 1.159 ; state[0]  ; rd$latch         ; state[0]     ; state[1]    ; 0.000        ; 1.259      ; 2.651      ;
; 1.171 ; state[0]  ; slt_reg[2]$latch ; state[0]     ; state[1]    ; -0.500       ; 5.052      ; 5.956      ;
; 1.187 ; state[1]  ; slt_ula[0]$latch ; state[1]     ; state[1]    ; 0.000        ; 4.375      ; 5.775      ;
; 1.199 ; state[1]  ; slt_ula[1]$latch ; state[1]     ; state[1]    ; -0.500       ; 4.824      ; 5.756      ;
; 1.208 ; state[1]  ; ld_B$latch       ; state[1]     ; state[1]    ; -0.500       ; 1.912      ; 2.853      ;
; 1.210 ; state[1]  ; ld_A$latch       ; state[1]     ; state[1]    ; -0.500       ; 1.911      ; 2.854      ;
; 1.247 ; state[1]  ; slt_ula[1]$latch ; state[1]     ; state[1]    ; -0.500       ; 4.539      ; 5.519      ;
; 1.249 ; state[0]  ; c_mux$latch      ; state[0]     ; state[1]    ; -0.500       ; 1.812      ; 2.794      ;
; 1.253 ; state[1]  ; rd$latch         ; state[1]     ; state[1]    ; 0.000        ; 1.259      ; 2.725      ;
; 1.259 ; state[0]  ; slt_reg[1]$latch ; state[0]     ; state[1]    ; 0.000        ; 4.905      ; 6.397      ;
; 1.276 ; state[1]  ; vd_mux$latch     ; state[1]     ; state[1]    ; -0.500       ; 1.672      ; 2.681      ;
; 1.290 ; state[0]  ; slt_reg[0]$latch ; state[0]     ; state[1]    ; 0.000        ; 4.873      ; 6.396      ;
; 1.314 ; state[1]  ; c_mux$latch      ; state[1]     ; state[1]    ; -0.500       ; 1.812      ; 2.859      ;
; 1.344 ; state[0]  ; slt_reg[1]$latch ; state[0]     ; state[1]    ; -0.500       ; 4.905      ; 5.982      ;
; 1.371 ; state[0]  ; slt_reg[0]$latch ; state[0]     ; state[1]    ; -0.500       ; 4.873      ; 5.977      ;
; 1.377 ; state[0]  ; count$latch      ; state[0]     ; state[1]    ; -0.500       ; 1.399      ; 2.509      ;
; 1.382 ; state[1]  ; slt_ula[0]$latch ; state[1]     ; state[1]    ; -0.500       ; 4.660      ; 5.775      ;
; 1.389 ; state[1]  ; slt_ula[2]$latch ; state[1]     ; state[1]    ; 0.000        ; 4.376      ; 5.978      ;
; 1.398 ; state[0]  ; slt_ula[1]$latch ; state[0]     ; state[1]    ; 0.000        ; 4.539      ; 6.170      ;
; 1.419 ; state[1]  ; slt_ula[0]$latch ; state[1]     ; state[1]    ; -0.500       ; 4.375      ; 5.527      ;
; 1.470 ; state[0]  ; slt_ula[1]$latch ; state[0]     ; state[1]    ; -0.500       ; 4.539      ; 5.742      ;
; 1.518 ; state[1]  ; count$latch      ; state[1]     ; state[1]    ; -0.500       ; 1.399      ; 2.650      ;
; 1.556 ; state[0]  ; rd$latch         ; state[0]     ; state[1]    ; -0.500       ; 1.259      ; 2.548      ;
; 1.581 ; state[0]  ; slt_ula[0]$latch ; state[0]     ; state[1]    ; 0.000        ; 4.375      ; 6.189      ;
; 1.584 ; state[1]  ; slt_ula[2]$latch ; state[1]     ; state[1]    ; -0.500       ; 4.661      ; 5.978      ;
; 1.613 ; state[0]  ; slt_ula[1]$latch ; state[0]     ; state[1]    ; -0.500       ; 4.824      ; 6.170      ;
; 1.642 ; state[0]  ; slt_ula[0]$latch ; state[0]     ; state[1]    ; -0.500       ; 4.375      ; 5.750      ;
; 1.644 ; state[1]  ; slt_ula[2]$latch ; state[1]     ; state[1]    ; -0.500       ; 4.376      ; 5.753      ;
; 1.761 ; state[1]  ; rd$latch         ; state[1]     ; state[1]    ; -0.500       ; 1.259      ; 2.753      ;
; 1.783 ; state[0]  ; slt_ula[2]$latch ; state[0]     ; state[1]    ; 0.000        ; 4.376      ; 6.392      ;
; 1.796 ; state[0]  ; slt_ula[0]$latch ; state[0]     ; state[1]    ; -0.500       ; 4.660      ; 6.189      ;
; 1.867 ; state[0]  ; slt_ula[2]$latch ; state[0]     ; state[1]    ; -0.500       ; 4.376      ; 5.976      ;
; 1.914 ; state[4]  ; vd_mux$latch     ; clk          ; state[1]    ; 0.000        ; -0.600     ; 1.344      ;
; 1.994 ; state[3]  ; vd_mux$latch     ; clk          ; state[1]    ; 0.000        ; -0.606     ; 1.418      ;
; 1.998 ; state[0]  ; slt_ula[2]$latch ; state[0]     ; state[1]    ; -0.500       ; 4.661      ; 6.392      ;
; 2.212 ; state[3]  ; r_mux$latch      ; clk          ; state[1]    ; 0.000        ; 0.341      ; 2.583      ;
; 2.272 ; state[3]  ; wren$latch       ; clk          ; state[1]    ; 0.000        ; -0.011     ; 2.291      ;
; 2.280 ; state[3]  ; slt_ula[1]$latch ; clk          ; state[1]    ; 0.000        ; 2.546      ; 4.856      ;
; 2.287 ; state[2]  ; vd_mux$latch     ; clk          ; state[1]    ; 0.000        ; -0.623     ; 1.694      ;
; 2.370 ; state[3]  ; c_mux$latch      ; clk          ; state[1]    ; 0.000        ; -0.204     ; 2.196      ;
; 2.452 ; state[3]  ; slt_ula[0]$latch ; clk          ; state[1]    ; 0.000        ; 2.382      ; 4.864      ;
; 2.499 ; state[4]  ; wr$latch         ; clk          ; state[1]    ; -0.500       ; -0.234     ; 1.795      ;
; 2.500 ; state[4]  ; r_mux$latch      ; clk          ; state[1]    ; 0.000        ; 0.347      ; 2.877      ;
; 2.534 ; state[3]  ; wren$latch       ; clk          ; state[1]    ; -0.500       ; 0.227      ; 2.291      ;
; 2.538 ; state[3]  ; r_mux$latch      ; clk          ; state[1]    ; -0.500       ; 0.515      ; 2.583      ;
; 2.541 ; state[2]  ; r_mux$latch      ; clk          ; state[1]    ; 0.000        ; 0.324      ; 2.895      ;
; 2.560 ; state[4]  ; wren$latch       ; clk          ; state[1]    ; 0.000        ; -0.005     ; 2.585      ;
; 2.601 ; state[2]  ; wren$latch       ; clk          ; state[1]    ; 0.000        ; -0.028     ; 2.603      ;
; 2.609 ; state[2]  ; slt_ula[1]$latch ; clk          ; state[1]    ; 0.000        ; 2.529      ; 5.168      ;
+-------+-----------+------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+----------+--------+----------------+
; Clock    ; Slack  ; End Point TNS  ;
+----------+--------+----------------+
; state[0] ; -2.827 ; -27.224        ;
; state[1] ; -2.675 ; -26.433        ;
; clk      ; -1.881 ; -7.061         ;
+----------+--------+----------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+----------+--------+---------------+
; Clock    ; Slack  ; End Point TNS ;
+----------+--------+---------------+
; state[1] ; -0.043 ; -0.043        ;
; state[0] ; 0.002  ; 0.000         ;
; clk      ; 0.123  ; 0.000         ;
+----------+--------+---------------+


+---------------------------------------+
; Fast 1200mV 0C Model Recovery Summary ;
+----------+--------+-------------------+
; Clock    ; Slack  ; End Point TNS     ;
+----------+--------+-------------------+
; state[0] ; -2.609 ; -31.762           ;
; state[1] ; -2.461 ; -32.744           ;
+----------+--------+-------------------+


+--------------------------------------+
; Fast 1200mV 0C Model Removal Summary ;
+----------+--------+------------------+
; Clock    ; Slack  ; End Point TNS    ;
+----------+--------+------------------+
; state[0] ; -0.075 ; -0.147           ;
; state[1] ; 0.052  ; 0.000            ;
+----------+--------+------------------+


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+----------+--------+------------------------------+
; Clock    ; Slack  ; End Point TNS                ;
+----------+--------+------------------------------+
; clk      ; -3.000 ; -8.124                       ;
; state[0] ; -0.294 ; -1.510                       ;
; state[1] ; -0.029 ; -0.058                       ;
+----------+--------+------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'state[0]'                                                                      ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; -2.827 ; state[2]  ; slt_reg[0]$latch ; clk          ; state[0]    ; 0.500        ; 1.045      ; 4.015      ;
; -2.752 ; state[2]  ; slt_reg[1]$latch ; clk          ; state[0]    ; 0.500        ; 1.062      ; 3.958      ;
; -2.724 ; state[2]  ; slt_reg[2]$latch ; clk          ; state[0]    ; 0.500        ; 1.131      ; 4.005      ;
; -2.698 ; state[3]  ; slt_reg[0]$latch ; clk          ; state[0]    ; 0.500        ; 1.049      ; 3.890      ;
; -2.651 ; state[2]  ; slt_reg[0]$latch ; clk          ; state[0]    ; 1.000        ; 0.721      ; 4.015      ;
; -2.617 ; state[4]  ; slt_reg[0]$latch ; clk          ; state[0]    ; 0.500        ; 1.058      ; 3.818      ;
; -2.576 ; state[2]  ; slt_reg[1]$latch ; clk          ; state[0]    ; 1.000        ; 0.738      ; 3.958      ;
; -2.548 ; state[2]  ; slt_reg[2]$latch ; clk          ; state[0]    ; 1.000        ; 0.807      ; 4.005      ;
; -2.546 ; state[3]  ; slt_reg[1]$latch ; clk          ; state[0]    ; 0.500        ; 1.066      ; 3.756      ;
; -2.522 ; state[3]  ; slt_reg[0]$latch ; clk          ; state[0]    ; 1.000        ; 0.725      ; 3.890      ;
; -2.519 ; state[3]  ; slt_reg[2]$latch ; clk          ; state[0]    ; 0.500        ; 1.135      ; 3.804      ;
; -2.475 ; state[2]  ; wren$latch       ; clk          ; state[0]    ; 0.500        ; -0.369     ; 2.249      ;
; -2.449 ; state[4]  ; slt_reg[1]$latch ; clk          ; state[0]    ; 0.500        ; 1.075      ; 3.668      ;
; -2.441 ; state[4]  ; slt_reg[0]$latch ; clk          ; state[0]    ; 1.000        ; 0.734      ; 3.818      ;
; -2.422 ; state[4]  ; slt_reg[2]$latch ; clk          ; state[0]    ; 0.500        ; 1.144      ; 3.716      ;
; -2.370 ; state[3]  ; slt_reg[1]$latch ; clk          ; state[0]    ; 1.000        ; 0.742      ; 3.756      ;
; -2.343 ; state[3]  ; slt_reg[2]$latch ; clk          ; state[0]    ; 1.000        ; 0.811      ; 3.804      ;
; -2.313 ; state[2]  ; slt_ula[0]$latch ; clk          ; state[0]    ; 1.000        ; 1.050      ; 3.912      ;
; -2.273 ; state[4]  ; slt_reg[1]$latch ; clk          ; state[0]    ; 1.000        ; 0.751      ; 3.668      ;
; -2.265 ; state[4]  ; wren$latch       ; clk          ; state[0]    ; 0.500        ; -0.356     ; 2.052      ;
; -2.246 ; state[4]  ; slt_reg[2]$latch ; clk          ; state[0]    ; 1.000        ; 0.820      ; 3.716      ;
; -2.237 ; state[2]  ; ld_A$latch       ; clk          ; state[0]    ; 0.500        ; -0.719     ; 1.567      ;
; -2.198 ; state[2]  ; slt_ula[1]$latch ; clk          ; state[0]    ; 1.000        ; 1.131      ; 3.905      ;
; -2.175 ; state[2]  ; slt_ula[2]$latch ; clk          ; state[0]    ; 1.000        ; 1.052      ; 3.870      ;
; -2.156 ; state[2]  ; rd$latch         ; clk          ; state[0]    ; 0.500        ; -0.501     ; 1.642      ;
; -2.103 ; state[4]  ; slt_ula[0]$latch ; clk          ; state[0]    ; 1.000        ; 1.063      ; 3.715      ;
; -2.076 ; state[3]  ; rd$latch         ; clk          ; state[0]    ; 0.500        ; -0.497     ; 1.566      ;
; -2.049 ; state[3]  ; ld_A$latch       ; clk          ; state[0]    ; 0.500        ; -0.715     ; 1.383      ;
; -2.008 ; state[2]  ; wren$latch       ; clk          ; state[0]    ; 1.000        ; -0.402     ; 2.249      ;
; -1.988 ; state[4]  ; slt_ula[1]$latch ; clk          ; state[0]    ; 1.000        ; 1.144      ; 3.708      ;
; -1.981 ; state[2]  ; ld_B$latch       ; clk          ; state[0]    ; 0.500        ; -0.718     ; 1.312      ;
; -1.979 ; state[4]  ; rd$latch         ; clk          ; state[0]    ; 0.500        ; -0.488     ; 1.478      ;
; -1.965 ; state[4]  ; slt_ula[2]$latch ; clk          ; state[0]    ; 1.000        ; 1.065      ; 3.673      ;
; -1.960 ; state[3]  ; wren$latch       ; clk          ; state[0]    ; 0.500        ; -0.365     ; 1.738      ;
; -1.890 ; state[3]  ; ld_B$latch       ; clk          ; state[0]    ; 0.500        ; -0.714     ; 1.225      ;
; -1.812 ; state[4]  ; ld_B$latch       ; clk          ; state[0]    ; 0.500        ; -0.705     ; 1.156      ;
; -1.798 ; state[4]  ; wren$latch       ; clk          ; state[0]    ; 1.000        ; -0.389     ; 2.052      ;
; -1.719 ; state[4]  ; c_mux$latch      ; clk          ; state[0]    ; 1.000        ; -0.770     ; 1.497      ;
; -1.667 ; state[2]  ; r_mux$latch      ; clk          ; state[0]    ; 0.500        ; -0.253     ; 1.472      ;
; -1.555 ; state[0]  ; slt_reg[0]$latch ; state[0]     ; state[0]    ; 0.500        ; 2.064      ; 3.877      ;
; -1.526 ; state[4]  ; ld_A$latch       ; clk          ; state[0]    ; 0.500        ; -0.706     ; 0.869      ;
; -1.493 ; state[3]  ; wren$latch       ; clk          ; state[0]    ; 1.000        ; -0.398     ; 1.738      ;
; -1.466 ; state[0]  ; slt_reg[1]$latch ; state[0]     ; state[0]    ; 0.500        ; 2.081      ; 3.806      ;
; -1.444 ; state[1]  ; slt_reg[0]$latch ; state[1]     ; state[0]    ; 0.500        ; 2.064      ; 3.766      ;
; -1.439 ; state[0]  ; slt_reg[2]$latch ; state[0]     ; state[0]    ; 0.500        ; 2.150      ; 3.854      ;
; -1.432 ; state[2]  ; r_mux$latch      ; clk          ; state[0]    ; 1.000        ; -0.518     ; 1.472      ;
; -1.411 ; state[3]  ; r_mux$latch      ; clk          ; state[0]    ; 0.500        ; -0.249     ; 1.220      ;
; -1.351 ; state[4]  ; r_mux$latch      ; clk          ; state[0]    ; 0.500        ; -0.240     ; 1.169      ;
; -1.308 ; state[1]  ; slt_reg[1]$latch ; state[1]     ; state[0]    ; 0.500        ; 2.081      ; 3.648      ;
; -1.299 ; state[3]  ; c_mux$latch      ; clk          ; state[0]    ; 1.000        ; -0.779     ; 1.068      ;
; -1.257 ; state[2]  ; c_mux$latch      ; clk          ; state[0]    ; 1.000        ; -0.783     ; 1.022      ;
; -1.250 ; state[1]  ; slt_reg[2]$latch ; state[1]     ; state[0]    ; 0.500        ; 2.150      ; 3.665      ;
; -1.176 ; state[3]  ; r_mux$latch      ; clk          ; state[0]    ; 1.000        ; -0.514     ; 1.220      ;
; -1.172 ; state[1]  ; slt_reg[0]$latch ; state[1]     ; state[0]    ; 0.500        ; 2.388      ; 3.818      ;
; -1.151 ; state[1]  ; slt_reg[1]$latch ; state[1]     ; state[0]    ; 0.500        ; 2.405      ; 3.815      ;
; -1.123 ; state[1]  ; slt_reg[2]$latch ; state[1]     ; state[0]    ; 0.500        ; 2.474      ; 3.862      ;
; -1.116 ; state[4]  ; r_mux$latch      ; clk          ; state[0]    ; 1.000        ; -0.505     ; 1.169      ;
; -1.066 ; state[0]  ; slt_ula[0]$latch ; state[0]     ; state[0]    ; 0.500        ; 2.393      ; 3.623      ;
; -1.048 ; state[1]  ; slt_ula[0]$latch ; state[1]     ; state[0]    ; 0.500        ; 2.393      ; 3.605      ;
; -1.042 ; state[3]  ; slt_ula[0]$latch ; clk          ; state[0]    ; 1.000        ; 1.054      ; 2.645      ;
; -0.996 ; state[1]  ; slt_reg[0]$latch ; state[1]     ; state[0]    ; 1.000        ; 2.064      ; 3.818      ;
; -0.977 ; state[0]  ; slt_reg[0]$latch ; state[0]     ; state[0]    ; 0.500        ; 2.388      ; 3.623      ;
; -0.975 ; state[1]  ; slt_reg[1]$latch ; state[1]     ; state[0]    ; 1.000        ; 2.081      ; 3.815      ;
; -0.951 ; state[0]  ; slt_ula[1]$latch ; state[0]     ; state[0]    ; 0.500        ; 2.474      ; 3.616      ;
; -0.947 ; state[1]  ; slt_reg[2]$latch ; state[1]     ; state[0]    ; 1.000        ; 2.150      ; 3.862      ;
; -0.931 ; state[1]  ; slt_ula[1]$latch ; state[1]     ; state[0]    ; 0.500        ; 2.474      ; 3.596      ;
; -0.928 ; state[0]  ; slt_ula[2]$latch ; state[0]     ; state[0]    ; 0.500        ; 2.395      ; 3.581      ;
; -0.926 ; state[3]  ; slt_ula[1]$latch ; clk          ; state[0]    ; 1.000        ; 1.135      ; 2.637      ;
; -0.910 ; state[1]  ; slt_ula[2]$latch ; state[1]     ; state[0]    ; 0.500        ; 2.395      ; 3.563      ;
; -0.904 ; state[3]  ; slt_ula[2]$latch ; clk          ; state[0]    ; 1.000        ; 1.056      ; 2.603      ;
; -0.856 ; state[1]  ; wren$latch       ; state[1]     ; state[0]    ; 0.500        ; 0.941      ; 2.055      ;
; -0.835 ; state[0]  ; slt_reg[1]$latch ; state[0]     ; state[0]    ; 0.500        ; 2.405      ; 3.499      ;
; -0.807 ; state[0]  ; slt_reg[2]$latch ; state[0]     ; state[0]    ; 0.500        ; 2.474      ; 3.546      ;
; -0.801 ; state[0]  ; slt_reg[0]$latch ; state[0]     ; state[0]    ; 1.000        ; 2.064      ; 3.623      ;
; -0.761 ; state[0]  ; wren$latch       ; state[0]     ; state[0]    ; 0.500        ; 0.941      ; 1.960      ;
; -0.749 ; state[1]  ; r_mux$latch      ; state[1]     ; state[0]    ; 0.500        ; 0.825      ; 1.747      ;
; -0.731 ; state[0]  ; slt_reg[0]$latch ; state[0]     ; state[0]    ; 1.000        ; 2.388      ; 3.877      ;
; -0.660 ; state[0]  ; c_mux$latch      ; state[0]     ; state[0]    ; 0.500        ; 0.560      ; 1.383      ;
; -0.659 ; state[0]  ; slt_reg[1]$latch ; state[0]     ; state[0]    ; 1.000        ; 2.081      ; 3.499      ;
; -0.642 ; state[0]  ; slt_reg[1]$latch ; state[0]     ; state[0]    ; 1.000        ; 2.405      ; 3.806      ;
; -0.631 ; state[0]  ; slt_reg[2]$latch ; state[0]     ; state[0]    ; 1.000        ; 2.150      ; 3.546      ;
; -0.620 ; state[1]  ; slt_reg[0]$latch ; state[1]     ; state[0]    ; 1.000        ; 2.388      ; 3.766      ;
; -0.615 ; state[0]  ; slt_reg[2]$latch ; state[0]     ; state[0]    ; 1.000        ; 2.474      ; 3.854      ;
; -0.610 ; state[1]  ; ld_A$latch       ; state[1]     ; state[0]    ; 0.500        ; 0.624      ; 1.398      ;
; -0.605 ; state[1]  ; wren$latch       ; state[1]     ; state[0]    ; 0.500        ; 0.974      ; 1.837      ;
; -0.571 ; state[0]  ; ld_A$latch       ; state[0]     ; state[0]    ; 0.500        ; 0.624      ; 1.359      ;
; -0.555 ; state[1]  ; c_mux$latch      ; state[1]     ; state[0]    ; 0.500        ; 0.560      ; 1.278      ;
; -0.543 ; state[0]  ; wren$latch       ; state[0]     ; state[0]    ; 0.500        ; 0.974      ; 1.775      ;
; -0.515 ; state[0]  ; ld_B$latch       ; state[0]     ; state[0]    ; 0.500        ; 0.625      ; 1.304      ;
; -0.488 ; state[1]  ; ld_B$latch       ; state[1]     ; state[0]    ; 0.500        ; 0.625      ; 1.277      ;
; -0.484 ; state[1]  ; slt_reg[1]$latch ; state[1]     ; state[0]    ; 1.000        ; 2.405      ; 3.648      ;
; -0.481 ; state[0]  ; rd$latch         ; state[0]     ; state[0]    ; 0.500        ; 0.842      ; 1.425      ;
; -0.453 ; state[1]  ; rd$latch         ; state[1]     ; state[0]    ; 0.500        ; 0.842      ; 1.397      ;
; -0.442 ; state[1]  ; r_mux$latch      ; state[1]     ; state[0]    ; 0.500        ; 1.090      ; 1.705      ;
; -0.426 ; state[1]  ; slt_reg[2]$latch ; state[1]     ; state[0]    ; 1.000        ; 2.474      ; 3.665      ;
; -0.323 ; state[1]  ; wren$latch       ; state[1]     ; state[0]    ; 1.000        ; 0.974      ; 2.055      ;
; -0.254 ; state[0]  ; ld_A$latch       ; state[0]     ; state[0]    ; 1.000        ; 0.624      ; 1.542      ;
; -0.228 ; state[0]  ; wren$latch       ; state[0]     ; state[0]    ; 1.000        ; 0.974      ; 1.960      ;
; -0.216 ; state[0]  ; c_mux$latch      ; state[0]     ; state[0]    ; 1.000        ; 0.560      ; 1.439      ;
; -0.207 ; state[1]  ; r_mux$latch      ; state[1]     ; state[0]    ; 1.000        ; 0.825      ; 1.705      ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'state[1]'                                                                      ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; -2.675 ; state[2]  ; slt_ula[0]$latch ; clk          ; state[1]    ; 0.500        ; 1.188      ; 3.912      ;
; -2.560 ; state[2]  ; slt_ula[1]$latch ; clk          ; state[1]    ; 0.500        ; 1.269      ; 3.905      ;
; -2.537 ; state[2]  ; slt_ula[2]$latch ; clk          ; state[1]    ; 0.500        ; 1.190      ; 3.870      ;
; -2.503 ; state[2]  ; slt_reg[0]$latch ; clk          ; state[1]    ; 0.500        ; 1.369      ; 4.015      ;
; -2.465 ; state[4]  ; slt_ula[0]$latch ; clk          ; state[1]    ; 0.500        ; 1.201      ; 3.715      ;
; -2.428 ; state[2]  ; slt_reg[1]$latch ; clk          ; state[1]    ; 0.500        ; 1.386      ; 3.958      ;
; -2.402 ; state[2]  ; wren$latch       ; clk          ; state[1]    ; 0.500        ; -0.296     ; 2.249      ;
; -2.400 ; state[2]  ; slt_reg[2]$latch ; clk          ; state[1]    ; 0.500        ; 1.455      ; 4.005      ;
; -2.374 ; state[3]  ; slt_reg[0]$latch ; clk          ; state[1]    ; 0.500        ; 1.373      ; 3.890      ;
; -2.350 ; state[4]  ; slt_ula[1]$latch ; clk          ; state[1]    ; 0.500        ; 1.282      ; 3.708      ;
; -2.327 ; state[4]  ; slt_ula[2]$latch ; clk          ; state[1]    ; 0.500        ; 1.203      ; 3.673      ;
; -2.293 ; state[4]  ; slt_reg[0]$latch ; clk          ; state[1]    ; 0.500        ; 1.382      ; 3.818      ;
; -2.222 ; state[3]  ; slt_reg[1]$latch ; clk          ; state[1]    ; 0.500        ; 1.390      ; 3.756      ;
; -2.195 ; state[3]  ; slt_reg[2]$latch ; clk          ; state[1]    ; 0.500        ; 1.459      ; 3.804      ;
; -2.192 ; state[4]  ; wren$latch       ; clk          ; state[1]    ; 0.500        ; -0.283     ; 2.052      ;
; -2.125 ; state[4]  ; slt_reg[1]$latch ; clk          ; state[1]    ; 0.500        ; 1.399      ; 3.668      ;
; -2.098 ; state[4]  ; slt_reg[2]$latch ; clk          ; state[1]    ; 0.500        ; 1.468      ; 3.716      ;
; -2.077 ; state[2]  ; slt_ula[0]$latch ; clk          ; state[1]    ; 1.000        ; 1.286      ; 3.912      ;
; -1.980 ; state[2]  ; wren$latch       ; clk          ; state[1]    ; 1.000        ; -0.374     ; 2.249      ;
; -1.962 ; state[2]  ; slt_ula[1]$latch ; clk          ; state[1]    ; 1.000        ; 1.367      ; 3.905      ;
; -1.939 ; state[2]  ; slt_ula[2]$latch ; clk          ; state[1]    ; 1.000        ; 1.288      ; 3.870      ;
; -1.890 ; state[2]  ; rd$latch         ; clk          ; state[1]    ; 1.000        ; -0.735     ; 1.642      ;
; -1.887 ; state[3]  ; wren$latch       ; clk          ; state[1]    ; 0.500        ; -0.292     ; 1.738      ;
; -1.885 ; state[2]  ; ld_A$latch       ; clk          ; state[1]    ; 0.500        ; -0.367     ; 1.567      ;
; -1.867 ; state[4]  ; slt_ula[0]$latch ; clk          ; state[1]    ; 1.000        ; 1.299      ; 3.715      ;
; -1.812 ; state[4]  ; c_mux$latch      ; clk          ; state[1]    ; 0.500        ; -0.363     ; 1.497      ;
; -1.810 ; state[3]  ; rd$latch         ; clk          ; state[1]    ; 1.000        ; -0.731     ; 1.566      ;
; -1.770 ; state[4]  ; wren$latch       ; clk          ; state[1]    ; 1.000        ; -0.361     ; 2.052      ;
; -1.752 ; state[4]  ; slt_ula[1]$latch ; clk          ; state[1]    ; 1.000        ; 1.380      ; 3.708      ;
; -1.729 ; state[4]  ; slt_ula[2]$latch ; clk          ; state[1]    ; 1.000        ; 1.301      ; 3.673      ;
; -1.713 ; state[4]  ; rd$latch         ; clk          ; state[1]    ; 1.000        ; -0.722     ; 1.478      ;
; -1.697 ; state[3]  ; ld_A$latch       ; clk          ; state[1]    ; 0.500        ; -0.363     ; 1.383      ;
; -1.657 ; state[2]  ; ld_B$latch       ; clk          ; state[1]    ; 0.500        ; -0.394     ; 1.312      ;
; -1.600 ; state[2]  ; r_mux$latch      ; clk          ; state[1]    ; 0.500        ; -0.186     ; 1.472      ;
; -1.566 ; state[3]  ; ld_B$latch       ; clk          ; state[1]    ; 0.500        ; -0.390     ; 1.225      ;
; -1.488 ; state[4]  ; ld_B$latch       ; clk          ; state[1]    ; 0.500        ; -0.381     ; 1.156      ;
; -1.465 ; state[3]  ; wren$latch       ; clk          ; state[1]    ; 1.000        ; -0.370     ; 1.738      ;
; -1.404 ; state[2]  ; r_mux$latch      ; clk          ; state[1]    ; 1.000        ; -0.490     ; 1.472      ;
; -1.404 ; state[3]  ; slt_ula[0]$latch ; clk          ; state[1]    ; 0.500        ; 1.192      ; 2.645      ;
; -1.392 ; state[3]  ; c_mux$latch      ; clk          ; state[1]    ; 0.500        ; -0.372     ; 1.068      ;
; -1.350 ; state[2]  ; c_mux$latch      ; clk          ; state[1]    ; 0.500        ; -0.376     ; 1.022      ;
; -1.344 ; state[3]  ; r_mux$latch      ; clk          ; state[1]    ; 0.500        ; -0.182     ; 1.220      ;
; -1.288 ; state[3]  ; slt_ula[1]$latch ; clk          ; state[1]    ; 0.500        ; 1.273      ; 2.637      ;
; -1.284 ; state[4]  ; r_mux$latch      ; clk          ; state[1]    ; 0.500        ; -0.173     ; 1.169      ;
; -1.266 ; state[3]  ; slt_ula[2]$latch ; clk          ; state[1]    ; 0.500        ; 1.194      ; 2.603      ;
; -1.227 ; state[4]  ; c_mux$latch      ; clk          ; state[1]    ; 1.000        ; -0.278     ; 1.497      ;
; -1.174 ; state[4]  ; ld_A$latch       ; clk          ; state[1]    ; 0.500        ; -0.354     ; 0.869      ;
; -1.148 ; state[3]  ; r_mux$latch      ; clk          ; state[1]    ; 1.000        ; -0.486     ; 1.220      ;
; -1.088 ; state[4]  ; r_mux$latch      ; clk          ; state[1]    ; 1.000        ; -0.477     ; 1.169      ;
; -0.906 ; state[0]  ; rd$latch         ; state[0]     ; state[1]    ; 0.500        ; 0.608      ; 1.616      ;
; -0.848 ; state[1]  ; slt_reg[0]$latch ; state[1]     ; state[1]    ; 0.500        ; 2.712      ; 3.818      ;
; -0.830 ; state[0]  ; slt_ula[0]$latch ; state[0]     ; state[1]    ; 0.500        ; 2.629      ; 3.623      ;
; -0.828 ; state[1]  ; wren$latch       ; state[1]     ; state[1]    ; 0.500        ; 0.969      ; 2.055      ;
; -0.827 ; state[1]  ; slt_reg[1]$latch ; state[1]     ; state[1]    ; 0.500        ; 2.729      ; 3.815      ;
; -0.812 ; state[1]  ; slt_ula[0]$latch ; state[1]     ; state[1]    ; 0.500        ; 2.629      ; 3.605      ;
; -0.807 ; state[3]  ; c_mux$latch      ; clk          ; state[1]    ; 1.000        ; -0.287     ; 1.068      ;
; -0.806 ; state[3]  ; slt_ula[0]$latch ; clk          ; state[1]    ; 1.000        ; 1.290      ; 2.645      ;
; -0.799 ; state[1]  ; slt_reg[2]$latch ; state[1]     ; state[1]    ; 0.500        ; 2.798      ; 3.862      ;
; -0.765 ; state[2]  ; c_mux$latch      ; clk          ; state[1]    ; 1.000        ; -0.291     ; 1.022      ;
; -0.733 ; state[0]  ; wren$latch       ; state[0]     ; state[1]    ; 0.500        ; 0.969      ; 1.960      ;
; -0.721 ; state[1]  ; r_mux$latch      ; state[1]     ; state[1]    ; 0.500        ; 0.853      ; 1.747      ;
; -0.715 ; state[0]  ; slt_ula[1]$latch ; state[0]     ; state[1]    ; 0.500        ; 2.710      ; 3.616      ;
; -0.695 ; state[1]  ; slt_ula[1]$latch ; state[1]     ; state[1]    ; 0.500        ; 2.710      ; 3.596      ;
; -0.692 ; state[0]  ; slt_ula[2]$latch ; state[0]     ; state[1]    ; 0.500        ; 2.631      ; 3.581      ;
; -0.690 ; state[3]  ; slt_ula[1]$latch ; clk          ; state[1]    ; 1.000        ; 1.371      ; 2.637      ;
; -0.674 ; state[1]  ; slt_ula[2]$latch ; state[1]     ; state[1]    ; 0.500        ; 2.631      ; 3.563      ;
; -0.668 ; state[3]  ; slt_ula[2]$latch ; clk          ; state[1]    ; 1.000        ; 1.292      ; 2.603      ;
; -0.653 ; state[0]  ; slt_reg[0]$latch ; state[0]     ; state[1]    ; 0.500        ; 2.712      ; 3.623      ;
; -0.622 ; state[1]  ; rd$latch         ; state[1]     ; state[1]    ; 0.500        ; 0.608      ; 1.332      ;
; -0.532 ; state[1]  ; wren$latch       ; state[1]     ; state[1]    ; 0.500        ; 1.047      ; 1.837      ;
; -0.520 ; state[0]  ; slt_ula[0]$latch ; state[0]     ; state[1]    ; 0.500        ; 2.531      ; 3.215      ;
; -0.511 ; state[0]  ; slt_reg[1]$latch ; state[0]     ; state[1]    ; 0.500        ; 2.729      ; 3.499      ;
; -0.511 ; state[1]  ; slt_ula[0]$latch ; state[1]     ; state[1]    ; 0.500        ; 2.531      ; 3.206      ;
; -0.483 ; state[0]  ; slt_reg[2]$latch ; state[0]     ; state[1]    ; 0.500        ; 2.798      ; 3.546      ;
; -0.470 ; state[0]  ; wren$latch       ; state[0]     ; state[1]    ; 0.500        ; 1.047      ; 1.775      ;
; -0.428 ; state[0]  ; slt_ula[0]$latch ; state[0]     ; state[1]    ; 1.000        ; 2.531      ; 3.623      ;
; -0.426 ; state[0]  ; slt_ula[1]$latch ; state[0]     ; state[1]    ; 0.500        ; 2.612      ; 3.229      ;
; -0.415 ; state[1]  ; slt_ula[1]$latch ; state[1]     ; state[1]    ; 0.500        ; 2.612      ; 3.218      ;
; -0.410 ; state[1]  ; slt_ula[0]$latch ; state[1]     ; state[1]    ; 1.000        ; 2.531      ; 3.605      ;
; -0.408 ; state[0]  ; slt_ula[2]$latch ; state[0]     ; state[1]    ; 0.500        ; 2.533      ; 3.199      ;
; -0.407 ; state[0]  ; slt_reg[0]$latch ; state[0]     ; state[1]    ; 1.000        ; 2.712      ; 3.877      ;
; -0.399 ; state[1]  ; slt_ula[2]$latch ; state[1]     ; state[1]    ; 0.500        ; 2.533      ; 3.190      ;
; -0.375 ; state[1]  ; r_mux$latch      ; state[1]     ; state[1]    ; 0.500        ; 1.157      ; 1.705      ;
; -0.318 ; state[0]  ; slt_reg[1]$latch ; state[0]     ; state[1]    ; 1.000        ; 2.729      ; 3.806      ;
; -0.313 ; state[0]  ; slt_ula[1]$latch ; state[0]     ; state[1]    ; 1.000        ; 2.612      ; 3.616      ;
; -0.309 ; state[0]  ; c_mux$latch      ; state[0]     ; state[1]    ; 0.500        ; 0.967      ; 1.439      ;
; -0.296 ; state[1]  ; slt_reg[0]$latch ; state[1]     ; state[1]    ; 1.000        ; 2.712      ; 3.766      ;
; -0.293 ; state[1]  ; slt_ula[1]$latch ; state[1]     ; state[1]    ; 1.000        ; 2.612      ; 3.596      ;
; -0.291 ; state[0]  ; slt_reg[2]$latch ; state[0]     ; state[1]    ; 1.000        ; 2.798      ; 3.854      ;
; -0.290 ; state[0]  ; slt_ula[2]$latch ; state[0]     ; state[1]    ; 1.000        ; 2.533      ; 3.581      ;
; -0.272 ; state[1]  ; slt_ula[2]$latch ; state[1]     ; state[1]    ; 1.000        ; 2.533      ; 3.563      ;
; -0.258 ; state[1]  ; ld_A$latch       ; state[1]     ; state[1]    ; 0.500        ; 0.976      ; 1.398      ;
; -0.250 ; state[1]  ; wren$latch       ; state[1]     ; state[1]    ; 1.000        ; 1.047      ; 2.055      ;
; -0.219 ; state[0]  ; ld_A$latch       ; state[0]     ; state[1]    ; 0.500        ; 0.976      ; 1.359      ;
; -0.215 ; state[0]  ; rd$latch         ; state[0]     ; state[1]    ; 1.000        ; 0.608      ; 1.425      ;
; -0.191 ; state[0]  ; ld_B$latch       ; state[0]     ; state[1]    ; 0.500        ; 0.949      ; 1.304      ;
; -0.187 ; state[1]  ; rd$latch         ; state[1]     ; state[1]    ; 1.000        ; 0.608      ; 1.397      ;
; -0.179 ; state[1]  ; r_mux$latch      ; state[1]     ; state[1]    ; 1.000        ; 0.853      ; 1.705      ;
; -0.168 ; state[0]  ; c_mux$latch      ; state[0]     ; state[1]    ; 0.500        ; 1.052      ; 1.383      ;
; -0.164 ; state[1]  ; ld_B$latch       ; state[1]     ; state[1]    ; 0.500        ; 0.949      ; 1.277      ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                   ;
+--------+-----------+----------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------+--------------+-------------+--------------+------------+------------+
; -1.881 ; state[2]  ; state[0] ; clk          ; clk         ; 1.000        ; 0.248      ; 3.116      ;
; -1.671 ; state[4]  ; state[0] ; clk          ; clk         ; 1.000        ; 0.261      ; 2.919      ;
; -1.508 ; state[4]  ; state[4] ; clk          ; clk         ; 1.000        ; -0.035     ; 2.460      ;
; -1.434 ; state[3]  ; state[4] ; clk          ; clk         ; 1.000        ; -0.044     ; 2.377      ;
; -1.431 ; state[2]  ; state[2] ; clk          ; clk         ; 1.000        ; -0.035     ; 2.383      ;
; -1.338 ; state[2]  ; state[4] ; clk          ; clk         ; 1.000        ; -0.048     ; 2.277      ;
; -1.295 ; state[2]  ; state[1] ; clk          ; clk         ; 1.000        ; 0.247      ; 2.529      ;
; -1.221 ; state[4]  ; state[2] ; clk          ; clk         ; 1.000        ; -0.022     ; 2.186      ;
; -1.143 ; state[4]  ; state[1] ; clk          ; clk         ; 1.000        ; 0.260      ; 2.390      ;
; -0.982 ; state[3]  ; state[1] ; clk          ; clk         ; 1.000        ; 0.251      ; 2.220      ;
; -0.946 ; state[2]  ; state[3] ; clk          ; clk         ; 1.000        ; -0.039     ; 1.894      ;
; -0.878 ; state[3]  ; state[2] ; clk          ; clk         ; 1.000        ; -0.031     ; 1.834      ;
; -0.734 ; state[3]  ; state[3] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.686      ;
; -0.718 ; state[1]  ; state[1] ; state[1]     ; clk         ; 0.500        ; 1.590      ; 2.890      ;
; -0.698 ; state[1]  ; state[0] ; state[1]     ; clk         ; 0.500        ; 1.591      ; 2.871      ;
; -0.654 ; state[0]  ; state[0] ; state[0]     ; clk         ; 0.500        ; 1.591      ; 2.827      ;
; -0.633 ; state[1]  ; state[4] ; state[1]     ; clk         ; 0.500        ; 1.281      ; 2.496      ;
; -0.567 ; state[0]  ; state[1] ; state[0]     ; clk         ; 0.500        ; 1.590      ; 2.739      ;
; -0.473 ; state[4]  ; state[3] ; clk          ; clk         ; 1.000        ; -0.026     ; 1.434      ;
; -0.443 ; state[0]  ; state[4] ; state[0]     ; clk         ; 0.500        ; 1.281      ; 2.306      ;
; -0.432 ; state[1]  ; state[2] ; state[1]     ; clk         ; 0.500        ; 1.294      ; 2.308      ;
; -0.383 ; state[1]  ; state[3] ; state[1]     ; clk         ; 0.500        ; 1.290      ; 2.255      ;
; -0.278 ; state[0]  ; state[2] ; state[0]     ; clk         ; 0.500        ; 1.294      ; 2.154      ;
; -0.258 ; state[0]  ; state[3] ; state[0]     ; clk         ; 0.500        ; 1.290      ; 2.130      ;
; 0.032  ; state[1]  ; state[1] ; state[1]     ; clk         ; 1.000        ; 1.590      ; 2.640      ;
; 0.054  ; state[0]  ; state[0] ; state[0]     ; clk         ; 1.000        ; 1.591      ; 2.619      ;
; 0.063  ; state[3]  ; state[0] ; clk          ; clk         ; 1.000        ; 0.252      ; 1.176      ;
; 0.107  ; state[1]  ; state[0] ; state[1]     ; clk         ; 1.000        ; 1.591      ; 2.566      ;
; 0.152  ; state[1]  ; state[4] ; state[1]     ; clk         ; 1.000        ; 1.281      ; 2.211      ;
; 0.157  ; state[0]  ; state[1] ; state[0]     ; clk         ; 1.000        ; 1.590      ; 2.515      ;
; 0.223  ; state[0]  ; state[4] ; state[0]     ; clk         ; 1.000        ; 1.281      ; 2.140      ;
; 0.339  ; state[0]  ; state[3] ; state[0]     ; clk         ; 1.000        ; 1.290      ; 2.033      ;
; 0.350  ; state[1]  ; state[2] ; state[1]     ; clk         ; 1.000        ; 1.294      ; 2.026      ;
; 0.405  ; state[1]  ; state[3] ; state[1]     ; clk         ; 1.000        ; 1.290      ; 1.967      ;
; 0.445  ; state[0]  ; state[2] ; state[0]     ; clk         ; 1.000        ; 1.294      ; 1.931      ;
+--------+-----------+----------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'state[1]'                                                                       ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; -0.043 ; state[1]  ; c_mux$latch      ; state[1]     ; state[1]    ; 0.000        ; 1.112      ; 1.174      ;
; 0.063  ; state[1]  ; slt_reg[2]$latch ; state[1]     ; state[1]    ; 0.000        ; 3.005      ; 3.173      ;
; 0.071  ; state[1]  ; ld_B$latch       ; state[1]     ; state[1]    ; 0.000        ; 1.067      ; 1.243      ;
; 0.097  ; state[0]  ; ld_B$latch       ; state[0]     ; state[1]    ; 0.000        ; 1.067      ; 1.289      ;
; 0.115  ; state[1]  ; c_mux$latch      ; state[1]     ; state[1]    ; 0.000        ; 1.006      ; 1.226      ;
; 0.119  ; state[1]  ; slt_reg[1]$latch ; state[1]     ; state[1]    ; 0.000        ; 2.933      ; 3.157      ;
; 0.121  ; state[0]  ; slt_ula[1]$latch ; state[0]     ; state[1]    ; 0.000        ; 2.838      ; 3.084      ;
; 0.122  ; state[1]  ; ld_A$latch       ; state[1]     ; state[1]    ; 0.000        ; 1.065      ; 1.292      ;
; 0.130  ; state[1]  ; slt_ula[1]$latch ; state[1]     ; state[1]    ; 0.000        ; 2.838      ; 3.073      ;
; 0.131  ; state[1]  ; r_mux$latch      ; state[1]     ; state[1]    ; 0.000        ; 1.446      ; 1.682      ;
; 0.132  ; state[0]  ; c_mux$latch      ; state[0]     ; state[1]    ; 0.000        ; 1.112      ; 1.369      ;
; 0.139  ; state[0]  ; slt_reg[2]$latch ; state[0]     ; state[1]    ; 0.000        ; 3.005      ; 3.269      ;
; 0.150  ; state[1]  ; slt_reg[0]$latch ; state[1]     ; state[1]    ; 0.000        ; 2.915      ; 3.170      ;
; 0.191  ; state[0]  ; ld_A$latch       ; state[0]     ; state[1]    ; 0.000        ; 1.065      ; 1.381      ;
; 0.194  ; state[0]  ; slt_ula[2]$latch ; state[0]     ; state[1]    ; 0.000        ; 2.755      ; 3.074      ;
; 0.196  ; state[0]  ; slt_reg[0]$latch ; state[0]     ; state[1]    ; 0.000        ; 2.915      ; 3.236      ;
; 0.196  ; state[0]  ; c_mux$latch      ; state[0]     ; state[1]    ; 0.000        ; 1.006      ; 1.327      ;
; 0.206  ; state[1]  ; slt_ula[2]$latch ; state[1]     ; state[1]    ; 0.000        ; 2.755      ; 3.066      ;
; 0.207  ; state[0]  ; slt_ula[0]$latch ; state[0]     ; state[1]    ; 0.000        ; 2.753      ; 3.085      ;
; 0.218  ; state[1]  ; slt_ula[0]$latch ; state[1]     ; state[1]    ; 0.000        ; 2.753      ; 3.076      ;
; 0.218  ; state[0]  ; slt_reg[1]$latch ; state[0]     ; state[1]    ; 0.000        ; 2.933      ; 3.276      ;
; 0.219  ; state[1]  ; r_mux$latch      ; state[1]     ; state[1]    ; 0.000        ; 1.318      ; 1.642      ;
; 0.271  ; state[0]  ; count$latch      ; state[0]     ; state[1]    ; 0.000        ; 0.788      ; 1.184      ;
; 0.384  ; state[0]  ; slt_reg[0]$latch ; state[0]     ; state[1]    ; -0.500       ; 2.915      ; 2.924      ;
; 0.415  ; state[1]  ; slt_reg[0]$latch ; state[1]     ; state[1]    ; -0.500       ; 2.915      ; 2.955      ;
; 0.420  ; state[0]  ; wren$latch       ; state[0]     ; state[1]    ; 0.000        ; 1.162      ; 1.707      ;
; 0.430  ; state[0]  ; slt_reg[2]$latch ; state[0]     ; state[1]    ; -0.500       ; 3.005      ; 3.060      ;
; 0.450  ; state[2]  ; slt_reg[0]$latch ; clk          ; state[1]    ; -0.500       ; 1.621      ; 1.601      ;
; 0.467  ; state[0]  ; wren$latch       ; state[0]     ; state[1]    ; 0.000        ; 1.293      ; 1.885      ;
; 0.481  ; state[1]  ; ld_B$latch       ; state[1]     ; state[1]    ; -0.500       ; 1.067      ; 1.173      ;
; 0.489  ; state[1]  ; c_mux$latch      ; state[1]     ; state[1]    ; -0.500       ; 1.112      ; 1.226      ;
; 0.495  ; state[1]  ; wren$latch       ; state[1]     ; state[1]    ; 0.000        ; 1.162      ; 1.762      ;
; 0.497  ; state[0]  ; ld_B$latch       ; state[0]     ; state[1]    ; -0.500       ; 1.067      ; 1.189      ;
; 0.509  ; state[0]  ; slt_reg[1]$latch ; state[0]     ; state[1]    ; -0.500       ; 2.933      ; 3.067      ;
; 0.533  ; state[1]  ; ld_A$latch       ; state[1]     ; state[1]    ; -0.500       ; 1.065      ; 1.223      ;
; 0.543  ; state[1]  ; c_mux$latch      ; state[1]     ; state[1]    ; -0.500       ; 1.006      ; 1.174      ;
; 0.550  ; state[0]  ; ld_A$latch       ; state[0]     ; state[1]    ; -0.500       ; 1.065      ; 1.240      ;
; 0.560  ; state[1]  ; wren$latch       ; state[1]     ; state[1]    ; 0.000        ; 1.293      ; 1.958      ;
; 0.571  ; state[1]  ; r_mux$latch      ; state[1]     ; state[1]    ; -0.500       ; 1.446      ; 1.642      ;
; 0.590  ; state[0]  ; c_mux$latch      ; state[0]     ; state[1]    ; -0.500       ; 1.112      ; 1.327      ;
; 0.594  ; state[1]  ; rd$latch         ; state[1]     ; state[1]    ; 0.000        ; 0.632      ; 1.331      ;
; 0.610  ; state[0]  ; rd$latch         ; state[0]     ; state[1]    ; 0.000        ; 0.632      ; 1.367      ;
; 0.610  ; state[0]  ; slt_ula[1]$latch ; state[0]     ; state[1]    ; 0.000        ; 2.721      ; 3.456      ;
; 0.610  ; state[1]  ; slt_ula[1]$latch ; state[1]     ; state[1]    ; 0.000        ; 2.721      ; 3.436      ;
; 0.647  ; state[0]  ; count$latch      ; state[0]     ; state[1]    ; -0.500       ; 0.788      ; 1.060      ;
; 0.673  ; state[3]  ; slt_ula[1]$latch ; clk          ; state[1]    ; 0.000        ; 1.548      ; 2.251      ;
; 0.678  ; state[0]  ; slt_ula[2]$latch ; state[0]     ; state[1]    ; 0.000        ; 2.638      ; 3.441      ;
; 0.681  ; state[1]  ; slt_ula[2]$latch ; state[1]     ; state[1]    ; 0.000        ; 2.638      ; 3.424      ;
; 0.705  ; state[0]  ; slt_ula[0]$latch ; state[0]     ; state[1]    ; 0.000        ; 2.636      ; 3.466      ;
; 0.707  ; state[1]  ; slt_ula[0]$latch ; state[1]     ; state[1]    ; 0.000        ; 2.636      ; 3.448      ;
; 0.727  ; state[1]  ; slt_ula[1]$latch ; state[1]     ; state[1]    ; -0.500       ; 2.721      ; 3.073      ;
; 0.734  ; state[1]  ; slt_reg[2]$latch ; state[1]     ; state[1]    ; -0.500       ; 3.005      ; 3.364      ;
; 0.738  ; state[0]  ; slt_ula[1]$latch ; state[0]     ; state[1]    ; -0.500       ; 2.721      ; 3.084      ;
; 0.738  ; state[0]  ; c_mux$latch      ; state[0]     ; state[1]    ; -0.500       ; 1.006      ; 1.369      ;
; 0.739  ; state[1]  ; r_mux$latch      ; state[1]     ; state[1]    ; -0.500       ; 1.318      ; 1.682      ;
; 0.747  ; state[3]  ; slt_ula[2]$latch ; clk          ; state[1]    ; 0.000        ; 1.465      ; 2.242      ;
; 0.760  ; state[3]  ; slt_ula[0]$latch ; clk          ; state[1]    ; 0.000        ; 1.463      ; 2.253      ;
; 0.789  ; state[0]  ; wren$latch       ; state[0]     ; state[1]    ; -0.500       ; 1.293      ; 1.707      ;
; 0.803  ; state[1]  ; slt_ula[2]$latch ; state[1]     ; state[1]    ; -0.500       ; 2.638      ; 3.066      ;
; 0.811  ; state[0]  ; slt_ula[2]$latch ; state[0]     ; state[1]    ; -0.500       ; 2.638      ; 3.074      ;
; 0.811  ; state[1]  ; slt_reg[1]$latch ; state[1]     ; state[1]    ; -0.500       ; 2.933      ; 3.369      ;
; 0.815  ; state[1]  ; slt_ula[0]$latch ; state[1]     ; state[1]    ; -0.500       ; 2.636      ; 3.076      ;
; 0.824  ; state[0]  ; slt_ula[0]$latch ; state[0]     ; state[1]    ; -0.500       ; 2.636      ; 3.085      ;
; 0.844  ; state[1]  ; wren$latch       ; state[1]     ; state[1]    ; -0.500       ; 1.293      ; 1.762      ;
; 0.973  ; state[1]  ; slt_ula[1]$latch ; state[1]     ; state[1]    ; -0.500       ; 2.838      ; 3.436      ;
; 0.984  ; state[3]  ; r_mux$latch      ; clk          ; state[1]    ; 0.000        ; 0.028      ; 1.042      ;
; 0.993  ; state[0]  ; slt_ula[1]$latch ; state[0]     ; state[1]    ; -0.500       ; 2.838      ; 3.456      ;
; 1.020  ; state[1]  ; rd$latch         ; state[1]     ; state[1]    ; -0.500       ; 0.632      ; 1.277      ;
; 1.022  ; state[2]  ; c_mux$latch      ; clk          ; state[1]    ; 0.000        ; -0.182     ; 0.870      ;
; 1.037  ; state[4]  ; r_mux$latch      ; clk          ; state[1]    ; 0.000        ; 0.037      ; 1.104      ;
; 1.044  ; state[1]  ; slt_ula[2]$latch ; state[1]     ; state[1]    ; -0.500       ; 2.755      ; 3.424      ;
; 1.061  ; state[0]  ; slt_ula[2]$latch ; state[0]     ; state[1]    ; -0.500       ; 2.755      ; 3.441      ;
; 1.062  ; state[3]  ; c_mux$latch      ; clk          ; state[1]    ; 0.000        ; -0.178     ; 0.914      ;
; 1.070  ; state[1]  ; slt_ula[0]$latch ; state[1]     ; state[1]    ; -0.500       ; 2.753      ; 3.448      ;
; 1.088  ; state[0]  ; slt_ula[0]$latch ; state[0]     ; state[1]    ; -0.500       ; 2.753      ; 3.466      ;
; 1.098  ; state[0]  ; wren$latch       ; state[0]     ; state[1]    ; -0.500       ; 1.162      ; 1.885      ;
; 1.171  ; state[1]  ; wren$latch       ; state[1]     ; state[1]    ; -0.500       ; 1.162      ; 1.958      ;
; 1.283  ; state[0]  ; rd$latch         ; state[0]     ; state[1]    ; -0.500       ; 0.632      ; 1.540      ;
; 1.290  ; state[3]  ; slt_ula[1]$latch ; clk          ; state[1]    ; -0.500       ; 1.431      ; 2.251      ;
; 1.353  ; state[2]  ; r_mux$latch      ; clk          ; state[1]    ; 0.000        ; 0.024      ; 1.407      ;
; 1.356  ; state[3]  ; r_mux$latch      ; clk          ; state[1]    ; -0.500       ; 0.156      ; 1.042      ;
; 1.364  ; state[3]  ; slt_ula[2]$latch ; clk          ; state[1]    ; -0.500       ; 1.348      ; 2.242      ;
; 1.377  ; state[3]  ; slt_ula[0]$latch ; clk          ; state[1]    ; -0.500       ; 1.346      ; 2.253      ;
; 1.409  ; state[4]  ; r_mux$latch      ; clk          ; state[1]    ; -0.500       ; 0.165      ; 1.104      ;
; 1.416  ; state[4]  ; slt_reg[0]$latch ; clk          ; state[1]    ; -0.500       ; 1.634      ; 2.580      ;
; 1.503  ; state[4]  ; ld_A$latch       ; clk          ; state[1]    ; -0.500       ; -0.216     ; 0.817      ;
; 1.516  ; state[4]  ; c_mux$latch      ; clk          ; state[1]    ; 0.000        ; -0.169     ; 1.377      ;
; 1.628  ; state[2]  ; c_mux$latch      ; clk          ; state[1]    ; -0.500       ; -0.288     ; 0.870      ;
; 1.661  ; state[4]  ; slt_ula[1]$latch ; clk          ; state[1]    ; 0.000        ; 1.557      ; 3.248      ;
; 1.668  ; state[3]  ; c_mux$latch      ; clk          ; state[1]    ; -0.500       ; -0.284     ; 0.914      ;
; 1.693  ; state[3]  ; wren$latch       ; clk          ; state[1]    ; 0.000        ; -0.128     ; 1.595      ;
; 1.720  ; state[3]  ; ld_B$latch       ; clk          ; state[1]    ; -0.500       ; -0.223     ; 1.027      ;
; 1.725  ; state[2]  ; r_mux$latch      ; clk          ; state[1]    ; -0.500       ; 0.152      ; 1.407      ;
; 1.734  ; state[4]  ; slt_ula[2]$latch ; clk          ; state[1]    ; 0.000        ; 1.474      ; 3.238      ;
; 1.747  ; state[4]  ; slt_ula[0]$latch ; clk          ; state[1]    ; 0.000        ; 1.472      ; 3.249      ;
; 1.756  ; state[2]  ; slt_ula[1]$latch ; clk          ; state[1]    ; 0.000        ; 1.544      ; 3.330      ;
; 1.774  ; state[4]  ; ld_B$latch       ; clk          ; state[1]    ; -0.500       ; -0.214     ; 1.090      ;
; 1.782  ; state[2]  ; ld_B$latch       ; clk          ; state[1]    ; -0.500       ; -0.227     ; 1.085      ;
; 1.787  ; state[3]  ; slt_reg[0]$latch ; clk          ; state[1]    ; -0.500       ; 1.625      ; 2.942      ;
; 1.829  ; state[2]  ; slt_ula[2]$latch ; clk          ; state[1]    ; 0.000        ; 1.461      ; 3.320      ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'state[0]'                                                                      ;
+-------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; 0.002 ; state[1]  ; r_mux$latch      ; state[1]     ; state[0]    ; 0.000        ; 1.515      ; 1.642      ;
; 0.240 ; state[0]  ; wren$latch       ; state[0]     ; state[0]    ; 0.000        ; 1.362      ; 1.707      ;
; 0.272 ; state[1]  ; r_mux$latch      ; state[1]     ; state[0]    ; 0.000        ; 1.285      ; 1.682      ;
; 0.273 ; state[1]  ; rd$latch         ; state[1]     ; state[0]    ; 0.000        ; 0.879      ; 1.277      ;
; 0.275 ; state[1]  ; wren$latch       ; state[1]     ; state[0]    ; 0.000        ; 1.362      ; 1.762      ;
; 0.329 ; state[1]  ; slt_ula[1]$latch ; state[1]     ; state[0]    ; 0.000        ; 2.619      ; 3.073      ;
; 0.360 ; state[0]  ; slt_ula[1]$latch ; state[0]     ; state[0]    ; 0.000        ; 2.619      ; 3.084      ;
; 0.405 ; state[1]  ; slt_ula[2]$latch ; state[1]     ; state[0]    ; 0.000        ; 2.536      ; 3.066      ;
; 0.417 ; state[1]  ; slt_ula[0]$latch ; state[1]     ; state[0]    ; 0.000        ; 2.534      ; 3.076      ;
; 0.426 ; state[1]  ; slt_reg[2]$latch ; state[1]     ; state[0]    ; 0.000        ; 2.622      ; 3.173      ;
; 0.433 ; state[0]  ; slt_ula[2]$latch ; state[0]     ; state[0]    ; 0.000        ; 2.536      ; 3.074      ;
; 0.446 ; state[0]  ; slt_ula[0]$latch ; state[0]     ; state[0]    ; 0.000        ; 2.534      ; 3.085      ;
; 0.454 ; state[1]  ; ld_B$latch       ; state[1]     ; state[0]    ; 0.000        ; 0.664      ; 1.243      ;
; 0.467 ; state[1]  ; c_mux$latch      ; state[1]     ; state[0]    ; 0.000        ; 0.582      ; 1.174      ;
; 0.482 ; state[1]  ; slt_reg[1]$latch ; state[1]     ; state[0]    ; 0.000        ; 2.550      ; 3.157      ;
; 0.504 ; state[1]  ; ld_A$latch       ; state[1]     ; state[0]    ; 0.000        ; 0.663      ; 1.292      ;
; 0.513 ; state[1]  ; slt_reg[0]$latch ; state[1]     ; state[0]    ; 0.000        ; 2.532      ; 3.170      ;
; 0.520 ; state[0]  ; ld_B$latch       ; state[0]     ; state[0]    ; 0.000        ; 0.664      ; 1.289      ;
; 0.542 ; state[1]  ; r_mux$latch      ; state[1]     ; state[0]    ; -0.500       ; 1.515      ; 1.682      ;
; 0.542 ; state[0]  ; slt_reg[2]$latch ; state[0]     ; state[0]    ; 0.000        ; 2.622      ; 3.269      ;
; 0.556 ; state[0]  ; rd$latch         ; state[0]     ; state[0]    ; 0.000        ; 0.879      ; 1.540      ;
; 0.599 ; state[0]  ; slt_reg[0]$latch ; state[0]     ; state[0]    ; 0.000        ; 2.532      ; 3.236      ;
; 0.613 ; state[0]  ; ld_A$latch       ; state[0]     ; state[0]    ; 0.000        ; 0.663      ; 1.381      ;
; 0.621 ; state[0]  ; slt_reg[1]$latch ; state[0]     ; state[0]    ; 0.000        ; 2.550      ; 3.276      ;
; 0.670 ; state[0]  ; slt_reg[0]$latch ; state[0]     ; state[0]    ; 0.000        ; 2.149      ; 2.924      ;
; 0.681 ; state[1]  ; slt_reg[0]$latch ; state[1]     ; state[0]    ; 0.000        ; 2.149      ; 2.955      ;
; 0.682 ; state[0]  ; c_mux$latch      ; state[0]     ; state[0]    ; 0.000        ; 0.582      ; 1.369      ;
; 0.716 ; state[2]  ; slt_reg[0]$latch ; clk          ; state[0]    ; 0.000        ; 0.855      ; 1.601      ;
; 0.716 ; state[0]  ; slt_reg[2]$latch ; state[0]     ; state[0]    ; 0.000        ; 2.239      ; 3.060      ;
; 0.732 ; state[1]  ; r_mux$latch      ; state[1]     ; state[0]    ; -0.500       ; 1.285      ; 1.642      ;
; 0.764 ; state[0]  ; wren$latch       ; state[0]     ; state[0]    ; 0.000        ; 1.016      ; 1.885      ;
; 0.767 ; state[0]  ; slt_reg[0]$latch ; state[0]     ; state[0]    ; -0.500       ; 2.532      ; 2.924      ;
; 0.787 ; state[3]  ; r_mux$latch      ; clk          ; state[0]    ; 0.000        ; 0.225      ; 1.042      ;
; 0.795 ; state[0]  ; slt_reg[1]$latch ; state[0]     ; state[0]    ; 0.000        ; 2.167      ; 3.067      ;
; 0.798 ; state[1]  ; slt_reg[0]$latch ; state[1]     ; state[0]    ; -0.500       ; 2.532      ; 2.955      ;
; 0.813 ; state[0]  ; slt_reg[2]$latch ; state[0]     ; state[0]    ; -0.500       ; 2.622      ; 3.060      ;
; 0.817 ; state[1]  ; wren$latch       ; state[1]     ; state[0]    ; 0.000        ; 1.016      ; 1.958      ;
; 0.827 ; state[1]  ; rd$latch         ; state[1]     ; state[0]    ; -0.500       ; 0.879      ; 1.331      ;
; 0.833 ; state[2]  ; slt_reg[0]$latch ; clk          ; state[0]    ; -0.500       ; 1.238      ; 1.601      ;
; 0.840 ; state[4]  ; r_mux$latch      ; clk          ; state[0]    ; 0.000        ; 0.234      ; 1.104      ;
; 0.863 ; state[0]  ; rd$latch         ; state[0]     ; state[0]    ; -0.500       ; 0.879      ; 1.367      ;
; 0.884 ; state[1]  ; ld_B$latch       ; state[1]     ; state[0]    ; -0.500       ; 0.664      ; 1.173      ;
; 0.892 ; state[3]  ; slt_ula[1]$latch ; clk          ; state[0]    ; 0.000        ; 1.329      ; 2.251      ;
; 0.892 ; state[0]  ; slt_reg[1]$latch ; state[0]     ; state[0]    ; -0.500       ; 2.550      ; 3.067      ;
; 0.898 ; state[0]  ; wren$latch       ; state[0]     ; state[0]    ; -0.500       ; 1.362      ; 1.885      ;
; 0.900 ; state[0]  ; ld_B$latch       ; state[0]     ; state[0]    ; -0.500       ; 0.664      ; 1.189      ;
; 0.935 ; state[1]  ; ld_A$latch       ; state[1]     ; state[0]    ; -0.500       ; 0.663      ; 1.223      ;
; 0.952 ; state[0]  ; ld_A$latch       ; state[0]     ; state[0]    ; -0.500       ; 0.663      ; 1.240      ;
; 0.966 ; state[3]  ; slt_ula[2]$latch ; clk          ; state[0]    ; 0.000        ; 1.246      ; 2.242      ;
; 0.971 ; state[1]  ; wren$latch       ; state[1]     ; state[0]    ; -0.500       ; 1.362      ; 1.958      ;
; 0.979 ; state[3]  ; slt_ula[0]$latch ; clk          ; state[0]    ; 0.000        ; 1.244      ; 2.253      ;
; 1.000 ; state[1]  ; slt_reg[2]$latch ; state[1]     ; state[0]    ; 0.000        ; 2.239      ; 3.364      ;
; 1.019 ; state[1]  ; c_mux$latch      ; state[1]     ; state[0]    ; -0.500       ; 0.582      ; 1.226      ;
; 1.066 ; state[0]  ; wren$latch       ; state[0]     ; state[0]    ; -0.500       ; 1.016      ; 1.707      ;
; 1.077 ; state[1]  ; slt_reg[1]$latch ; state[1]     ; state[0]    ; 0.000        ; 2.167      ; 3.369      ;
; 1.117 ; state[1]  ; slt_reg[2]$latch ; state[1]     ; state[0]    ; -0.500       ; 2.622      ; 3.364      ;
; 1.120 ; state[0]  ; c_mux$latch      ; state[0]     ; state[0]    ; -0.500       ; 0.582      ; 1.327      ;
; 1.121 ; state[1]  ; wren$latch       ; state[1]     ; state[0]    ; -0.500       ; 1.016      ; 1.762      ;
; 1.156 ; state[2]  ; r_mux$latch      ; clk          ; state[0]    ; 0.000        ; 0.221      ; 1.407      ;
; 1.192 ; state[1]  ; slt_ula[1]$latch ; state[1]     ; state[0]    ; -0.500       ; 2.619      ; 3.436      ;
; 1.194 ; state[1]  ; slt_reg[1]$latch ; state[1]     ; state[0]    ; -0.500       ; 2.550      ; 3.369      ;
; 1.212 ; state[0]  ; slt_ula[1]$latch ; state[0]     ; state[0]    ; -0.500       ; 2.619      ; 3.456      ;
; 1.263 ; state[1]  ; slt_ula[2]$latch ; state[1]     ; state[0]    ; -0.500       ; 2.536      ; 3.424      ;
; 1.280 ; state[0]  ; slt_ula[2]$latch ; state[0]     ; state[0]    ; -0.500       ; 2.536      ; 3.441      ;
; 1.289 ; state[1]  ; slt_ula[0]$latch ; state[1]     ; state[0]    ; -0.500       ; 2.534      ; 3.448      ;
; 1.307 ; state[0]  ; slt_ula[0]$latch ; state[0]     ; state[0]    ; -0.500       ; 2.534      ; 3.466      ;
; 1.309 ; state[1]  ; slt_reg[2]$latch ; state[1]     ; state[0]    ; -0.500       ; 2.239      ; 3.173      ;
; 1.365 ; state[1]  ; slt_reg[1]$latch ; state[1]     ; state[0]    ; -0.500       ; 2.167      ; 3.157      ;
; 1.396 ; state[1]  ; slt_reg[0]$latch ; state[1]     ; state[0]    ; -0.500       ; 2.149      ; 3.170      ;
; 1.405 ; state[0]  ; slt_reg[2]$latch ; state[0]     ; state[0]    ; -0.500       ; 2.239      ; 3.269      ;
; 1.462 ; state[0]  ; slt_reg[0]$latch ; state[0]     ; state[0]    ; -0.500       ; 2.149      ; 3.236      ;
; 1.484 ; state[0]  ; slt_reg[1]$latch ; state[0]     ; state[0]    ; -0.500       ; 2.167      ; 3.276      ;
; 1.493 ; state[3]  ; wren$latch       ; clk          ; state[0]    ; 0.000        ; 0.072      ; 1.595      ;
; 1.517 ; state[3]  ; r_mux$latch      ; clk          ; state[0]    ; -0.500       ; -0.005     ; 1.042      ;
; 1.552 ; state[2]  ; c_mux$latch      ; clk          ; state[0]    ; 0.000        ; -0.712     ; 0.870      ;
; 1.570 ; state[4]  ; r_mux$latch      ; clk          ; state[0]    ; -0.500       ; 0.004      ; 1.104      ;
; 1.592 ; state[3]  ; c_mux$latch      ; clk          ; state[0]    ; 0.000        ; -0.708     ; 0.914      ;
; 1.682 ; state[4]  ; slt_reg[0]$latch ; clk          ; state[0]    ; 0.000        ; 0.868      ; 2.580      ;
; 1.760 ; state[4]  ; wren$latch       ; clk          ; state[0]    ; 0.000        ; 0.081      ; 1.871      ;
; 1.799 ; state[4]  ; slt_reg[0]$latch ; clk          ; state[0]    ; -0.500       ; 1.251      ; 2.580      ;
; 1.855 ; state[2]  ; wren$latch       ; clk          ; state[0]    ; 0.000        ; 0.068      ; 1.953      ;
; 1.880 ; state[4]  ; slt_ula[1]$latch ; clk          ; state[0]    ; 0.000        ; 1.338      ; 3.248      ;
; 1.886 ; state[2]  ; r_mux$latch      ; clk          ; state[0]    ; -0.500       ; -0.009     ; 1.407      ;
; 1.905 ; state[4]  ; ld_A$latch       ; clk          ; state[0]    ; -0.500       ; -0.618     ; 0.817      ;
; 1.953 ; state[4]  ; slt_ula[2]$latch ; clk          ; state[0]    ; 0.000        ; 1.255      ; 3.238      ;
; 1.966 ; state[4]  ; slt_ula[0]$latch ; clk          ; state[0]    ; 0.000        ; 1.253      ; 3.249      ;
; 1.975 ; state[2]  ; slt_ula[1]$latch ; clk          ; state[0]    ; 0.000        ; 1.325      ; 3.330      ;
; 2.046 ; state[4]  ; c_mux$latch      ; clk          ; state[0]    ; 0.000        ; -0.699     ; 1.377      ;
; 2.048 ; state[2]  ; slt_ula[2]$latch ; clk          ; state[0]    ; 0.000        ; 1.242      ; 3.320      ;
; 2.053 ; state[3]  ; slt_reg[0]$latch ; clk          ; state[0]    ; 0.000        ; 0.859      ; 2.942      ;
; 2.061 ; state[2]  ; slt_ula[0]$latch ; clk          ; state[0]    ; 0.000        ; 1.240      ; 3.331      ;
; 2.123 ; state[3]  ; ld_B$latch       ; clk          ; state[0]    ; -0.500       ; -0.626     ; 1.027      ;
; 2.148 ; state[4]  ; slt_reg[2]$latch ; clk          ; state[0]    ; 0.000        ; 0.958      ; 3.136      ;
; 2.152 ; state[3]  ; slt_reg[2]$latch ; clk          ; state[0]    ; 0.000        ; 0.949      ; 3.131      ;
; 2.170 ; state[3]  ; slt_reg[0]$latch ; clk          ; state[0]    ; -0.500       ; 1.242      ; 2.942      ;
; 2.177 ; state[4]  ; ld_B$latch       ; clk          ; state[0]    ; -0.500       ; -0.617     ; 1.090      ;
; 2.185 ; state[2]  ; ld_B$latch       ; clk          ; state[0]    ; -0.500       ; -0.630     ; 1.085      ;
; 2.205 ; state[4]  ; slt_reg[1]$latch ; clk          ; state[0]    ; 0.000        ; 0.886      ; 3.121      ;
; 2.209 ; state[3]  ; slt_reg[1]$latch ; clk          ; state[0]    ; 0.000        ; 0.877      ; 3.116      ;
; 2.240 ; state[3]  ; ld_A$latch       ; clk          ; state[0]    ; -0.500       ; -0.627     ; 1.143      ;
+-------+-----------+------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                   ;
+-------+-----------+----------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------+--------------+-------------+--------------+------------+------------+
; 0.123 ; state[0]  ; state[2] ; state[0]     ; clk         ; 0.000        ; 1.343      ; 1.685      ;
; 0.199 ; state[0]  ; state[3] ; state[0]     ; clk         ; 0.000        ; 1.339      ; 1.757      ;
; 0.226 ; state[0]  ; state[0] ; state[0]     ; clk         ; 0.000        ; 1.652      ; 2.097      ;
; 0.228 ; state[0]  ; state[4] ; state[0]     ; clk         ; 0.000        ; 1.330      ; 1.777      ;
; 0.286 ; state[1]  ; state[3] ; state[1]     ; clk         ; 0.000        ; 1.339      ; 1.844      ;
; 0.325 ; state[0]  ; state[1] ; state[0]     ; clk         ; 0.000        ; 1.651      ; 2.195      ;
; 0.356 ; state[1]  ; state[2] ; state[1]     ; clk         ; 0.000        ; 1.343      ; 1.918      ;
; 0.414 ; state[3]  ; state[0] ; clk          ; clk         ; 0.000        ; 0.362      ; 0.860      ;
; 0.415 ; state[1]  ; state[1] ; state[1]     ; clk         ; 0.000        ; 1.651      ; 2.285      ;
; 0.489 ; state[1]  ; state[4] ; state[1]     ; clk         ; 0.000        ; 1.330      ; 2.038      ;
; 0.493 ; state[1]  ; state[0] ; state[1]     ; clk         ; 0.000        ; 1.652      ; 2.364      ;
; 0.587 ; state[0]  ; state[0] ; state[0]     ; clk         ; -0.500       ; 1.652      ; 1.958      ;
; 0.635 ; state[4]  ; state[0] ; clk          ; clk         ; 0.000        ; 0.371      ; 1.090      ;
; 0.685 ; state[0]  ; state[2] ; state[0]     ; clk         ; -0.500       ; 1.343      ; 1.747      ;
; 0.719 ; state[2]  ; state[0] ; clk          ; clk         ; 0.000        ; 0.358      ; 1.161      ;
; 0.755 ; state[0]  ; state[4] ; state[0]     ; clk         ; -0.500       ; 1.330      ; 1.804      ;
; 0.797 ; state[0]  ; state[3] ; state[0]     ; clk         ; -0.500       ; 1.339      ; 1.855      ;
; 0.813 ; state[1]  ; state[3] ; state[1]     ; clk         ; -0.500       ; 1.339      ; 1.871      ;
; 0.870 ; state[1]  ; state[4] ; state[1]     ; clk         ; -0.500       ; 1.330      ; 1.919      ;
; 0.913 ; state[2]  ; state[2] ; clk          ; clk         ; 0.000        ; 0.035      ; 1.032      ;
; 0.916 ; state[0]  ; state[1] ; state[0]     ; clk         ; -0.500       ; 1.651      ; 2.286      ;
; 0.963 ; state[3]  ; state[2] ; clk          ; clk         ; 0.000        ; 0.039      ; 1.086      ;
; 0.976 ; state[4]  ; state[2] ; clk          ; clk         ; 0.000        ; 0.048      ; 1.108      ;
; 1.070 ; state[1]  ; state[1] ; state[1]     ; clk         ; -0.500       ; 1.651      ; 2.440      ;
; 1.103 ; state[1]  ; state[2] ; state[1]     ; clk         ; -0.500       ; 1.343      ; 2.165      ;
; 1.118 ; state[4]  ; state[3] ; clk          ; clk         ; 0.000        ; 0.044      ; 1.246      ;
; 1.218 ; state[3]  ; state[3] ; clk          ; clk         ; 0.000        ; 0.035      ; 1.337      ;
; 1.225 ; state[4]  ; state[1] ; clk          ; clk         ; 0.000        ; 0.370      ; 1.679      ;
; 1.256 ; state[1]  ; state[0] ; state[1]     ; clk         ; -0.500       ; 1.652      ; 2.627      ;
; 1.339 ; state[2]  ; state[1] ; clk          ; clk         ; 0.000        ; 0.357      ; 1.780      ;
; 1.372 ; state[2]  ; state[3] ; clk          ; clk         ; 0.000        ; 0.031      ; 1.487      ;
; 1.387 ; state[2]  ; state[4] ; clk          ; clk         ; 0.000        ; 0.022      ; 1.493      ;
; 1.445 ; state[3]  ; state[1] ; clk          ; clk         ; 0.000        ; 0.361      ; 1.890      ;
; 1.813 ; state[4]  ; state[4] ; clk          ; clk         ; 0.000        ; 0.035      ; 1.932      ;
; 1.893 ; state[3]  ; state[4] ; clk          ; clk         ; 0.000        ; 0.026      ; 2.003      ;
+-------+-----------+----------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'state[0]'                                                                   ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; -2.609 ; state[4]  ; slt_reg[0]$latch ; clk          ; state[0]    ; 0.500        ; 1.058      ; 3.810      ;
; -2.594 ; state[4]  ; slt_reg[1]$latch ; clk          ; state[0]    ; 0.500        ; 1.075      ; 3.813      ;
; -2.517 ; state[4]  ; slt_reg[2]$latch ; clk          ; state[0]    ; 0.500        ; 1.144      ; 3.811      ;
; -2.482 ; state[4]  ; ld_A$latch       ; clk          ; state[0]    ; 0.500        ; -0.706     ; 1.825      ;
; -2.480 ; state[4]  ; ld_B$latch       ; clk          ; state[0]    ; 0.500        ; -0.705     ; 1.824      ;
; -2.433 ; state[4]  ; slt_reg[0]$latch ; clk          ; state[0]    ; 1.000        ; 0.734      ; 3.810      ;
; -2.418 ; state[4]  ; slt_reg[1]$latch ; clk          ; state[0]    ; 1.000        ; 0.751      ; 3.813      ;
; -2.341 ; state[4]  ; slt_reg[2]$latch ; clk          ; state[0]    ; 1.000        ; 0.820      ; 3.811      ;
; -2.305 ; state[4]  ; r_mux$latch      ; clk          ; state[0]    ; 0.500        ; -0.240     ; 2.123      ;
; -2.255 ; state[4]  ; rd$latch         ; clk          ; state[0]    ; 0.500        ; -0.488     ; 1.754      ;
; -2.192 ; state[4]  ; vd_mux$latch     ; clk          ; state[0]    ; 1.000        ; -0.855     ; 1.707      ;
; -2.174 ; state[2]  ; slt_reg[0]$latch ; clk          ; state[0]    ; 0.500        ; 1.045      ; 3.362      ;
; -2.159 ; state[2]  ; slt_reg[1]$latch ; clk          ; state[0]    ; 0.500        ; 1.062      ; 3.365      ;
; -2.148 ; state[3]  ; ld_A$latch       ; clk          ; state[0]    ; 0.500        ; -0.715     ; 1.482      ;
; -2.146 ; state[3]  ; ld_B$latch       ; clk          ; state[0]    ; 0.500        ; -0.714     ; 1.481      ;
; -2.139 ; state[2]  ; ld_A$latch       ; clk          ; state[0]    ; 0.500        ; -0.719     ; 1.469      ;
; -2.137 ; state[2]  ; ld_B$latch       ; clk          ; state[0]    ; 0.500        ; -0.718     ; 1.468      ;
; -2.124 ; state[4]  ; wren$latch       ; clk          ; state[0]    ; 0.500        ; -0.356     ; 1.911      ;
; -2.099 ; state[4]  ; slt_ula[2]$latch ; clk          ; state[0]    ; 1.000        ; 1.065      ; 3.807      ;
; -2.082 ; state[2]  ; slt_reg[2]$latch ; clk          ; state[0]    ; 0.500        ; 1.131      ; 3.363      ;
; -2.070 ; state[4]  ; r_mux$latch      ; clk          ; state[0]    ; 1.000        ; -0.505     ; 2.123      ;
; -2.069 ; state[2]  ; wr$latch         ; clk          ; state[0]    ; 0.500        ; -0.386     ; 1.826      ;
; -2.056 ; state[3]  ; wr$latch         ; clk          ; state[0]    ; 0.500        ; -0.382     ; 1.817      ;
; -2.052 ; state[4]  ; c_mux$latch      ; clk          ; state[0]    ; 1.000        ; -0.770     ; 1.830      ;
; -2.024 ; state[4]  ; slt_ula[0]$latch ; clk          ; state[0]    ; 1.000        ; 1.063      ; 3.636      ;
; -2.007 ; state[3]  ; slt_reg[0]$latch ; clk          ; state[0]    ; 0.500        ; 1.049      ; 3.199      ;
; -1.998 ; state[2]  ; slt_reg[0]$latch ; clk          ; state[0]    ; 1.000        ; 0.721      ; 3.362      ;
; -1.995 ; state[4]  ; wr$latch         ; clk          ; state[0]    ; 0.500        ; -0.373     ; 1.765      ;
; -1.992 ; state[3]  ; slt_reg[1]$latch ; clk          ; state[0]    ; 0.500        ; 1.066      ; 3.202      ;
; -1.983 ; state[2]  ; slt_reg[1]$latch ; clk          ; state[0]    ; 1.000        ; 0.738      ; 3.365      ;
; -1.971 ; state[3]  ; r_mux$latch      ; clk          ; state[0]    ; 0.500        ; -0.249     ; 1.780      ;
; -1.962 ; state[2]  ; r_mux$latch      ; clk          ; state[0]    ; 0.500        ; -0.253     ; 1.767      ;
; -1.960 ; state[4]  ; slt_ula[1]$latch ; clk          ; state[0]    ; 1.000        ; 1.144      ; 3.680      ;
; -1.921 ; state[3]  ; rd$latch         ; clk          ; state[0]    ; 0.500        ; -0.497     ; 1.411      ;
; -1.915 ; state[3]  ; slt_reg[2]$latch ; clk          ; state[0]    ; 0.500        ; 1.135      ; 3.200      ;
; -1.912 ; state[2]  ; rd$latch         ; clk          ; state[0]    ; 0.500        ; -0.501     ; 1.398      ;
; -1.906 ; state[2]  ; slt_reg[2]$latch ; clk          ; state[0]    ; 1.000        ; 0.807      ; 3.363      ;
; -1.858 ; state[3]  ; vd_mux$latch     ; clk          ; state[0]    ; 1.000        ; -0.864     ; 1.364      ;
; -1.849 ; state[2]  ; vd_mux$latch     ; clk          ; state[0]    ; 1.000        ; -0.868     ; 1.351      ;
; -1.831 ; state[3]  ; slt_reg[0]$latch ; clk          ; state[0]    ; 1.000        ; 0.725      ; 3.199      ;
; -1.816 ; state[3]  ; slt_reg[1]$latch ; clk          ; state[0]    ; 1.000        ; 0.742      ; 3.202      ;
; -1.790 ; state[3]  ; wren$latch       ; clk          ; state[0]    ; 0.500        ; -0.365     ; 1.568      ;
; -1.781 ; state[2]  ; wren$latch       ; clk          ; state[0]    ; 0.500        ; -0.369     ; 1.555      ;
; -1.739 ; state[3]  ; slt_reg[2]$latch ; clk          ; state[0]    ; 1.000        ; 0.811      ; 3.200      ;
; -1.736 ; state[3]  ; r_mux$latch      ; clk          ; state[0]    ; 1.000        ; -0.514     ; 1.780      ;
; -1.727 ; state[2]  ; r_mux$latch      ; clk          ; state[0]    ; 1.000        ; -0.518     ; 1.767      ;
; -1.718 ; state[3]  ; c_mux$latch      ; clk          ; state[0]    ; 1.000        ; -0.779     ; 1.487      ;
; -1.709 ; state[2]  ; c_mux$latch      ; clk          ; state[0]    ; 1.000        ; -0.783     ; 1.474      ;
; -1.664 ; state[2]  ; slt_ula[2]$latch ; clk          ; state[0]    ; 1.000        ; 1.052      ; 3.359      ;
; -1.657 ; state[4]  ; wren$latch       ; clk          ; state[0]    ; 1.000        ; -0.389     ; 1.911      ;
; -1.589 ; state[2]  ; slt_ula[0]$latch ; clk          ; state[0]    ; 1.000        ; 1.050      ; 3.188      ;
; -1.525 ; state[2]  ; slt_ula[1]$latch ; clk          ; state[0]    ; 1.000        ; 1.131      ; 3.232      ;
; -1.512 ; state[2]  ; wr$latch         ; clk          ; state[0]    ; 1.000        ; -0.329     ; 1.826      ;
; -1.499 ; state[3]  ; wr$latch         ; clk          ; state[0]    ; 1.000        ; -0.325     ; 1.817      ;
; -1.497 ; state[3]  ; slt_ula[2]$latch ; clk          ; state[0]    ; 1.000        ; 1.056      ; 3.196      ;
; -1.438 ; state[4]  ; wr$latch         ; clk          ; state[0]    ; 1.000        ; -0.316     ; 1.765      ;
; -1.422 ; state[3]  ; slt_ula[0]$latch ; clk          ; state[0]    ; 1.000        ; 1.054      ; 3.025      ;
; -1.358 ; state[3]  ; slt_ula[1]$latch ; clk          ; state[0]    ; 1.000        ; 1.135      ; 3.069      ;
; -1.323 ; state[3]  ; wren$latch       ; clk          ; state[0]    ; 1.000        ; -0.398     ; 1.568      ;
; -1.314 ; state[2]  ; wren$latch       ; clk          ; state[0]    ; 1.000        ; -0.402     ; 1.555      ;
; -1.122 ; state[0]  ; vd_mux$latch     ; state[0]     ; state[0]    ; 0.500        ; 0.475      ; 1.582      ;
; -1.120 ; state[0]  ; slt_reg[0]$latch ; state[0]     ; state[0]    ; 0.500        ; 2.064      ; 3.442      ;
; -1.110 ; state[0]  ; slt_reg[1]$latch ; state[0]     ; state[0]    ; 0.500        ; 2.081      ; 3.450      ;
; -1.106 ; state[0]  ; slt_reg[0]$latch ; state[0]     ; state[0]    ; 0.500        ; 2.388      ; 3.752      ;
; -1.091 ; state[0]  ; slt_reg[1]$latch ; state[0]     ; state[0]    ; 0.500        ; 2.405      ; 3.755      ;
; -1.048 ; state[1]  ; vd_mux$latch     ; state[1]     ; state[0]    ; 0.500        ; 0.475      ; 1.508      ;
; -1.033 ; state[0]  ; slt_reg[2]$latch ; state[0]     ; state[0]    ; 0.500        ; 2.150      ; 3.448      ;
; -1.014 ; state[0]  ; slt_reg[2]$latch ; state[0]     ; state[0]    ; 0.500        ; 2.474      ; 3.753      ;
; -0.999 ; state[1]  ; slt_reg[0]$latch ; state[1]     ; state[0]    ; 0.500        ; 2.064      ; 3.321      ;
; -0.989 ; state[1]  ; slt_reg[1]$latch ; state[1]     ; state[0]    ; 0.500        ; 2.081      ; 3.329      ;
; -0.979 ; state[0]  ; ld_A$latch       ; state[0]     ; state[0]    ; 0.500        ; 0.624      ; 1.767      ;
; -0.977 ; state[0]  ; ld_B$latch       ; state[0]     ; state[0]    ; 0.500        ; 0.625      ; 1.766      ;
; -0.968 ; state[0]  ; c_mux$latch      ; state[0]     ; state[0]    ; 0.500        ; 0.560      ; 1.691      ;
; -0.941 ; state[0]  ; r_mux$latch      ; state[0]     ; state[0]    ; 0.500        ; 0.825      ; 1.939      ;
; -0.930 ; state[0]  ; slt_reg[0]$latch ; state[0]     ; state[0]    ; 1.000        ; 2.064      ; 3.752      ;
; -0.915 ; state[0]  ; slt_reg[1]$latch ; state[0]     ; state[0]    ; 1.000        ; 2.081      ; 3.755      ;
; -0.912 ; state[1]  ; slt_reg[2]$latch ; state[1]     ; state[0]    ; 0.500        ; 2.150      ; 3.327      ;
; -0.894 ; state[1]  ; c_mux$latch      ; state[1]     ; state[0]    ; 0.500        ; 0.560      ; 1.617      ;
; -0.892 ; state[1]  ; slt_reg[0]$latch ; state[1]     ; state[0]    ; 0.500        ; 2.388      ; 3.538      ;
; -0.877 ; state[1]  ; slt_reg[1]$latch ; state[1]     ; state[0]    ; 0.500        ; 2.405      ; 3.541      ;
; -0.867 ; state[1]  ; r_mux$latch      ; state[1]     ; state[0]    ; 0.500        ; 0.825      ; 1.865      ;
; -0.838 ; state[0]  ; slt_reg[2]$latch ; state[0]     ; state[0]    ; 1.000        ; 2.150      ; 3.753      ;
; -0.827 ; state[1]  ; ld_A$latch       ; state[1]     ; state[0]    ; 0.500        ; 0.624      ; 1.615      ;
; -0.825 ; state[1]  ; ld_B$latch       ; state[1]     ; state[0]    ; 0.500        ; 0.625      ; 1.614      ;
; -0.802 ; state[0]  ; r_mux$latch      ; state[0]     ; state[0]    ; 0.500        ; 1.090      ; 2.065      ;
; -0.800 ; state[1]  ; slt_reg[2]$latch ; state[1]     ; state[0]    ; 0.500        ; 2.474      ; 3.539      ;
; -0.791 ; state[0]  ; slt_ula[2]$latch ; state[0]     ; state[0]    ; 0.500        ; 2.395      ; 3.444      ;
; -0.752 ; state[0]  ; rd$latch         ; state[0]     ; state[0]    ; 0.500        ; 0.842      ; 1.696      ;
; -0.743 ; state[0]  ; slt_ula[0]$latch ; state[0]     ; state[0]    ; 0.500        ; 2.393      ; 3.300      ;
; -0.716 ; state[1]  ; slt_reg[0]$latch ; state[1]     ; state[0]    ; 1.000        ; 2.064      ; 3.538      ;
; -0.701 ; state[1]  ; slt_reg[1]$latch ; state[1]     ; state[0]    ; 1.000        ; 2.081      ; 3.541      ;
; -0.689 ; state[0]  ; vd_mux$latch     ; state[0]     ; state[0]    ; 1.000        ; 0.475      ; 1.649      ;
; -0.670 ; state[1]  ; slt_ula[2]$latch ; state[1]     ; state[0]    ; 0.500        ; 2.395      ; 3.323      ;
; -0.663 ; state[0]  ; slt_ula[1]$latch ; state[0]     ; state[0]    ; 0.500        ; 2.474      ; 3.328      ;
; -0.650 ; state[1]  ; r_mux$latch      ; state[1]     ; state[0]    ; 0.500        ; 1.090      ; 1.913      ;
; -0.624 ; state[1]  ; slt_reg[2]$latch ; state[1]     ; state[0]    ; 1.000        ; 2.150      ; 3.539      ;
; -0.622 ; state[1]  ; slt_ula[0]$latch ; state[1]     ; state[0]    ; 0.500        ; 2.393      ; 3.179      ;
; -0.621 ; state[0]  ; wren$latch       ; state[0]     ; state[0]    ; 0.500        ; 0.974      ; 1.853      ;
; -0.600 ; state[1]  ; rd$latch         ; state[1]     ; state[0]    ; 0.500        ; 0.842      ; 1.544      ;
; -0.596 ; state[0]  ; slt_ula[2]$latch ; state[0]     ; state[0]    ; 1.000        ; 2.395      ; 3.749      ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'state[1]'                                                                   ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; -2.461 ; state[4]  ; slt_ula[2]$latch ; clk          ; state[1]    ; 0.500        ; 1.203      ; 3.807      ;
; -2.386 ; state[4]  ; slt_ula[0]$latch ; clk          ; state[1]    ; 0.500        ; 1.201      ; 3.636      ;
; -2.322 ; state[4]  ; slt_ula[1]$latch ; clk          ; state[1]    ; 0.500        ; 1.282      ; 3.680      ;
; -2.285 ; state[4]  ; slt_reg[0]$latch ; clk          ; state[1]    ; 0.500        ; 1.382      ; 3.810      ;
; -2.270 ; state[4]  ; slt_reg[1]$latch ; clk          ; state[1]    ; 0.500        ; 1.399      ; 3.813      ;
; -2.238 ; state[4]  ; r_mux$latch      ; clk          ; state[1]    ; 0.500        ; -0.173     ; 2.123      ;
; -2.193 ; state[4]  ; slt_reg[2]$latch ; clk          ; state[1]    ; 0.500        ; 1.468      ; 3.811      ;
; -2.157 ; state[2]  ; wr$latch         ; clk          ; state[1]    ; 0.500        ; -0.474     ; 1.826      ;
; -2.156 ; state[4]  ; ld_B$latch       ; clk          ; state[1]    ; 0.500        ; -0.381     ; 1.824      ;
; -2.150 ; state[4]  ; count$latch      ; clk          ; state[1]    ; 0.500        ; -0.573     ; 1.721      ;
; -2.145 ; state[4]  ; c_mux$latch      ; clk          ; state[1]    ; 0.500        ; -0.363     ; 1.830      ;
; -2.144 ; state[3]  ; wr$latch         ; clk          ; state[1]    ; 0.500        ; -0.470     ; 1.817      ;
; -2.130 ; state[4]  ; ld_A$latch       ; clk          ; state[1]    ; 0.500        ; -0.354     ; 1.825      ;
; -2.083 ; state[4]  ; wr$latch         ; clk          ; state[1]    ; 0.500        ; -0.461     ; 1.765      ;
; -2.051 ; state[4]  ; wren$latch       ; clk          ; state[1]    ; 0.500        ; -0.283     ; 1.911      ;
; -2.042 ; state[4]  ; r_mux$latch      ; clk          ; state[1]    ; 1.000        ; -0.477     ; 2.123      ;
; -2.026 ; state[2]  ; slt_ula[2]$latch ; clk          ; state[1]    ; 0.500        ; 1.190      ; 3.359      ;
; -1.989 ; state[4]  ; rd$latch         ; clk          ; state[1]    ; 1.000        ; -0.722     ; 1.754      ;
; -1.951 ; state[2]  ; slt_ula[0]$latch ; clk          ; state[1]    ; 0.500        ; 1.188      ; 3.188      ;
; -1.904 ; state[3]  ; r_mux$latch      ; clk          ; state[1]    ; 0.500        ; -0.182     ; 1.780      ;
; -1.895 ; state[2]  ; r_mux$latch      ; clk          ; state[1]    ; 0.500        ; -0.186     ; 1.767      ;
; -1.887 ; state[2]  ; slt_ula[1]$latch ; clk          ; state[1]    ; 0.500        ; 1.269      ; 3.232      ;
; -1.863 ; state[4]  ; slt_ula[2]$latch ; clk          ; state[1]    ; 1.000        ; 1.301      ; 3.807      ;
; -1.859 ; state[3]  ; slt_ula[2]$latch ; clk          ; state[1]    ; 0.500        ; 1.194      ; 3.196      ;
; -1.850 ; state[2]  ; slt_reg[0]$latch ; clk          ; state[1]    ; 0.500        ; 1.369      ; 3.362      ;
; -1.835 ; state[2]  ; slt_reg[1]$latch ; clk          ; state[1]    ; 0.500        ; 1.386      ; 3.365      ;
; -1.822 ; state[3]  ; ld_B$latch       ; clk          ; state[1]    ; 0.500        ; -0.390     ; 1.481      ;
; -1.816 ; state[3]  ; count$latch      ; clk          ; state[1]    ; 0.500        ; -0.582     ; 1.378      ;
; -1.813 ; state[2]  ; ld_B$latch       ; clk          ; state[1]    ; 0.500        ; -0.394     ; 1.468      ;
; -1.811 ; state[4]  ; vd_mux$latch     ; clk          ; state[1]    ; 1.000        ; -0.474     ; 1.707      ;
; -1.811 ; state[3]  ; c_mux$latch      ; clk          ; state[1]    ; 0.500        ; -0.372     ; 1.487      ;
; -1.807 ; state[2]  ; count$latch      ; clk          ; state[1]    ; 0.500        ; -0.586     ; 1.365      ;
; -1.802 ; state[2]  ; c_mux$latch      ; clk          ; state[1]    ; 0.500        ; -0.376     ; 1.474      ;
; -1.796 ; state[3]  ; ld_A$latch       ; clk          ; state[1]    ; 0.500        ; -0.363     ; 1.482      ;
; -1.788 ; state[4]  ; slt_ula[0]$latch ; clk          ; state[1]    ; 1.000        ; 1.299      ; 3.636      ;
; -1.787 ; state[2]  ; ld_A$latch       ; clk          ; state[1]    ; 0.500        ; -0.367     ; 1.469      ;
; -1.784 ; state[3]  ; slt_ula[0]$latch ; clk          ; state[1]    ; 0.500        ; 1.192      ; 3.025      ;
; -1.758 ; state[2]  ; slt_reg[2]$latch ; clk          ; state[1]    ; 0.500        ; 1.455      ; 3.363      ;
; -1.724 ; state[4]  ; slt_ula[1]$latch ; clk          ; state[1]    ; 1.000        ; 1.380      ; 3.680      ;
; -1.720 ; state[3]  ; slt_ula[1]$latch ; clk          ; state[1]    ; 0.500        ; 1.273      ; 3.069      ;
; -1.717 ; state[3]  ; wren$latch       ; clk          ; state[1]    ; 0.500        ; -0.292     ; 1.568      ;
; -1.708 ; state[3]  ; r_mux$latch      ; clk          ; state[1]    ; 1.000        ; -0.486     ; 1.780      ;
; -1.708 ; state[2]  ; wren$latch       ; clk          ; state[1]    ; 0.500        ; -0.296     ; 1.555      ;
; -1.699 ; state[2]  ; r_mux$latch      ; clk          ; state[1]    ; 1.000        ; -0.490     ; 1.767      ;
; -1.683 ; state[3]  ; slt_reg[0]$latch ; clk          ; state[1]    ; 0.500        ; 1.373      ; 3.199      ;
; -1.668 ; state[3]  ; slt_reg[1]$latch ; clk          ; state[1]    ; 0.500        ; 1.390      ; 3.202      ;
; -1.655 ; state[3]  ; rd$latch         ; clk          ; state[1]    ; 1.000        ; -0.731     ; 1.411      ;
; -1.646 ; state[2]  ; rd$latch         ; clk          ; state[1]    ; 1.000        ; -0.735     ; 1.398      ;
; -1.629 ; state[4]  ; wren$latch       ; clk          ; state[1]    ; 1.000        ; -0.361     ; 1.911      ;
; -1.591 ; state[3]  ; slt_reg[2]$latch ; clk          ; state[1]    ; 0.500        ; 1.459      ; 3.200      ;
; -1.560 ; state[4]  ; c_mux$latch      ; clk          ; state[1]    ; 1.000        ; -0.278     ; 1.830      ;
; -1.477 ; state[3]  ; vd_mux$latch     ; clk          ; state[1]    ; 1.000        ; -0.483     ; 1.364      ;
; -1.468 ; state[2]  ; vd_mux$latch     ; clk          ; state[1]    ; 1.000        ; -0.487     ; 1.351      ;
; -1.428 ; state[2]  ; slt_ula[2]$latch ; clk          ; state[1]    ; 1.000        ; 1.288      ; 3.359      ;
; -1.353 ; state[2]  ; slt_ula[0]$latch ; clk          ; state[1]    ; 1.000        ; 1.286      ; 3.188      ;
; -1.295 ; state[3]  ; wren$latch       ; clk          ; state[1]    ; 1.000        ; -0.370     ; 1.568      ;
; -1.289 ; state[2]  ; slt_ula[1]$latch ; clk          ; state[1]    ; 1.000        ; 1.367      ; 3.232      ;
; -1.286 ; state[2]  ; wren$latch       ; clk          ; state[1]    ; 1.000        ; -0.374     ; 1.555      ;
; -1.261 ; state[3]  ; slt_ula[2]$latch ; clk          ; state[1]    ; 1.000        ; 1.292      ; 3.196      ;
; -1.226 ; state[3]  ; c_mux$latch      ; clk          ; state[1]    ; 1.000        ; -0.287     ; 1.487      ;
; -1.217 ; state[2]  ; c_mux$latch      ; clk          ; state[1]    ; 1.000        ; -0.291     ; 1.474      ;
; -1.186 ; state[3]  ; slt_ula[0]$latch ; clk          ; state[1]    ; 1.000        ; 1.290      ; 3.025      ;
; -1.122 ; state[3]  ; slt_ula[1]$latch ; clk          ; state[1]    ; 1.000        ; 1.371      ; 3.069      ;
; -0.958 ; state[0]  ; slt_ula[2]$latch ; state[0]     ; state[1]    ; 0.500        ; 2.533      ; 3.749      ;
; -0.913 ; state[0]  ; r_mux$latch      ; state[0]     ; state[1]    ; 0.500        ; 0.853      ; 1.939      ;
; -0.906 ; state[0]  ; rd$latch         ; state[0]     ; state[1]    ; 0.500        ; 0.608      ; 1.616      ;
; -0.883 ; state[0]  ; slt_ula[0]$latch ; state[0]     ; state[1]    ; 0.500        ; 2.531      ; 3.578      ;
; -0.839 ; state[1]  ; r_mux$latch      ; state[1]     ; state[1]    ; 0.500        ; 0.853      ; 1.865      ;
; -0.832 ; state[1]  ; rd$latch         ; state[1]     ; state[1]    ; 0.500        ; 0.608      ; 1.542      ;
; -0.819 ; state[0]  ; slt_ula[1]$latch ; state[0]     ; state[1]    ; 0.500        ; 2.612      ; 3.622      ;
; -0.782 ; state[0]  ; slt_reg[0]$latch ; state[0]     ; state[1]    ; 0.500        ; 2.712      ; 3.752      ;
; -0.767 ; state[0]  ; slt_reg[1]$latch ; state[0]     ; state[1]    ; 0.500        ; 2.729      ; 3.755      ;
; -0.744 ; state[1]  ; slt_ula[2]$latch ; state[1]     ; state[1]    ; 0.500        ; 2.533      ; 3.535      ;
; -0.741 ; state[0]  ; vd_mux$latch     ; state[0]     ; state[1]    ; 0.500        ; 0.856      ; 1.582      ;
; -0.735 ; state[0]  ; r_mux$latch      ; state[0]     ; state[1]    ; 0.500        ; 1.157      ; 2.065      ;
; -0.690 ; state[0]  ; slt_reg[2]$latch ; state[0]     ; state[1]    ; 0.500        ; 2.798      ; 3.753      ;
; -0.669 ; state[1]  ; slt_ula[0]$latch ; state[1]     ; state[1]    ; 0.500        ; 2.531      ; 3.364      ;
; -0.667 ; state[1]  ; vd_mux$latch     ; state[1]     ; state[1]    ; 0.500        ; 0.856      ; 1.508      ;
; -0.653 ; state[0]  ; ld_B$latch       ; state[0]     ; state[1]    ; 0.500        ; 0.949      ; 1.766      ;
; -0.647 ; state[0]  ; count$latch      ; state[0]     ; state[1]    ; 0.500        ; 0.757      ; 1.663      ;
; -0.642 ; state[0]  ; c_mux$latch      ; state[0]     ; state[1]    ; 0.500        ; 0.967      ; 1.772      ;
; -0.627 ; state[0]  ; ld_A$latch       ; state[0]     ; state[1]    ; 0.500        ; 0.976      ; 1.767      ;
; -0.606 ; state[1]  ; wr$latch         ; state[1]     ; state[1]    ; 0.500        ; 0.869      ; 1.733      ;
; -0.605 ; state[1]  ; slt_ula[1]$latch ; state[1]     ; state[1]    ; 0.500        ; 2.612      ; 3.408      ;
; -0.583 ; state[1]  ; r_mux$latch      ; state[1]     ; state[1]    ; 0.500        ; 1.157      ; 1.913      ;
; -0.568 ; state[1]  ; slt_reg[0]$latch ; state[1]     ; state[1]    ; 0.500        ; 2.712      ; 3.538      ;
; -0.555 ; state[0]  ; slt_ula[2]$latch ; state[0]     ; state[1]    ; 0.500        ; 2.631      ; 3.444      ;
; -0.553 ; state[1]  ; slt_reg[1]$latch ; state[1]     ; state[1]    ; 0.500        ; 2.729      ; 3.541      ;
; -0.548 ; state[0]  ; wren$latch       ; state[0]     ; state[1]    ; 0.500        ; 1.047      ; 1.853      ;
; -0.539 ; state[0]  ; r_mux$latch      ; state[0]     ; state[1]    ; 1.000        ; 0.853      ; 2.065      ;
; -0.536 ; state[0]  ; wren$latch       ; state[0]     ; state[1]    ; 0.500        ; 0.969      ; 1.763      ;
; -0.507 ; state[0]  ; slt_ula[0]$latch ; state[0]     ; state[1]    ; 0.500        ; 2.629      ; 3.300      ;
; -0.501 ; state[1]  ; ld_B$latch       ; state[1]     ; state[1]    ; 0.500        ; 0.949      ; 1.614      ;
; -0.495 ; state[1]  ; count$latch      ; state[1]     ; state[1]    ; 0.500        ; 0.757      ; 1.511      ;
; -0.492 ; state[0]  ; wr$latch         ; state[0]     ; state[1]    ; 0.500        ; 0.869      ; 1.619      ;
; -0.490 ; state[1]  ; c_mux$latch      ; state[1]     ; state[1]    ; 0.500        ; 0.967      ; 1.620      ;
; -0.486 ; state[0]  ; rd$latch         ; state[0]     ; state[1]    ; 1.000        ; 0.608      ; 1.696      ;
; -0.476 ; state[0]  ; c_mux$latch      ; state[0]     ; state[1]    ; 0.500        ; 1.052      ; 1.691      ;
; -0.476 ; state[1]  ; slt_reg[2]$latch ; state[1]     ; state[1]    ; 0.500        ; 2.798      ; 3.539      ;
; -0.475 ; state[1]  ; ld_A$latch       ; state[1]     ; state[1]    ; 0.500        ; 0.976      ; 1.615      ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'state[0]'                                                                    ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; -0.075 ; state[0]  ; wren$latch       ; state[0]     ; state[0]    ; 0.000        ; 1.362      ; 1.392      ;
; -0.072 ; state[0]  ; r_mux$latch      ; state[0]     ; state[0]    ; 0.000        ; 1.515      ; 1.548      ;
; 0.049  ; state[1]  ; wr$latch         ; state[1]     ; state[0]    ; 0.000        ; 1.058      ; 1.232      ;
; 0.073  ; state[1]  ; wren$latch       ; state[1]     ; state[0]    ; 0.000        ; 1.362      ; 1.560      ;
; 0.093  ; state[1]  ; r_mux$latch      ; state[1]     ; state[0]    ; 0.000        ; 1.515      ; 1.733      ;
; 0.129  ; state[0]  ; wr$latch         ; state[0]     ; state[0]    ; 0.000        ; 1.058      ; 1.292      ;
; 0.162  ; state[1]  ; wr$latch         ; state[1]     ; state[0]    ; 0.000        ; 0.995      ; 1.282      ;
; 0.222  ; state[0]  ; wr$latch         ; state[0]     ; state[0]    ; 0.000        ; 0.995      ; 1.322      ;
; 0.299  ; state[1]  ; r_mux$latch      ; state[1]     ; state[0]    ; 0.000        ; 1.285      ; 1.709      ;
; 0.341  ; state[0]  ; r_mux$latch      ; state[0]     ; state[0]    ; 0.000        ; 1.285      ; 1.731      ;
; 0.412  ; state[1]  ; wren$latch       ; state[1]     ; state[0]    ; 0.000        ; 1.016      ; 1.553      ;
; 0.415  ; state[1]  ; slt_reg[2]$latch ; state[1]     ; state[0]    ; 0.000        ; 2.622      ; 3.162      ;
; 0.435  ; state[1]  ; rd$latch         ; state[1]     ; state[0]    ; 0.000        ; 0.879      ; 1.439      ;
; 0.437  ; state[0]  ; wren$latch       ; state[0]     ; state[0]    ; 0.000        ; 1.016      ; 1.558      ;
; 0.441  ; state[0]  ; rd$latch         ; state[0]     ; state[0]    ; 0.000        ; 0.879      ; 1.425      ;
; 0.490  ; state[1]  ; slt_ula[1]$latch ; state[1]     ; state[0]    ; 0.000        ; 2.619      ; 3.234      ;
; 0.497  ; state[1]  ; slt_reg[1]$latch ; state[1]     ; state[0]    ; 0.000        ; 2.550      ; 3.172      ;
; 0.508  ; state[1]  ; slt_reg[0]$latch ; state[1]     ; state[0]    ; 0.000        ; 2.532      ; 3.165      ;
; 0.552  ; state[0]  ; slt_reg[2]$latch ; state[0]     ; state[0]    ; 0.000        ; 2.622      ; 3.279      ;
; 0.566  ; state[1]  ; wren$latch       ; state[1]     ; state[0]    ; -0.500       ; 1.362      ; 1.553      ;
; 0.569  ; state[1]  ; r_mux$latch      ; state[1]     ; state[0]    ; -0.500       ; 1.515      ; 1.709      ;
; 0.571  ; state[0]  ; wren$latch       ; state[0]     ; state[0]    ; -0.500       ; 1.362      ; 1.558      ;
; 0.573  ; state[1]  ; slt_ula[0]$latch ; state[1]     ; state[0]    ; 0.000        ; 2.534      ; 3.232      ;
; 0.591  ; state[0]  ; r_mux$latch      ; state[0]     ; state[0]    ; -0.500       ; 1.515      ; 1.731      ;
; 0.599  ; state[1]  ; wr$latch         ; state[1]     ; state[0]    ; -0.500       ; 1.058      ; 1.282      ;
; 0.612  ; state[1]  ; wr$latch         ; state[1]     ; state[0]    ; -0.500       ; 0.995      ; 1.232      ;
; 0.634  ; state[0]  ; slt_reg[1]$latch ; state[0]     ; state[0]    ; 0.000        ; 2.550      ; 3.289      ;
; 0.638  ; state[0]  ; r_mux$latch      ; state[0]     ; state[0]    ; -0.500       ; 1.285      ; 1.548      ;
; 0.639  ; state[0]  ; wr$latch         ; state[0]     ; state[0]    ; -0.500       ; 1.058      ; 1.322      ;
; 0.645  ; state[0]  ; vd_mux$latch     ; state[0]     ; state[0]    ; 0.000        ; 0.494      ; 1.244      ;
; 0.645  ; state[0]  ; slt_reg[0]$latch ; state[0]     ; state[0]    ; 0.000        ; 2.532      ; 3.282      ;
; 0.662  ; state[0]  ; c_mux$latch      ; state[0]     ; state[0]    ; 0.000        ; 0.582      ; 1.349      ;
; 0.672  ; state[0]  ; wr$latch         ; state[0]     ; state[0]    ; -0.500       ; 0.995      ; 1.292      ;
; 0.715  ; state[1]  ; ld_B$latch       ; state[1]     ; state[0]    ; 0.000        ; 0.664      ; 1.504      ;
; 0.717  ; state[0]  ; slt_ula[1]$latch ; state[0]     ; state[0]    ; 0.000        ; 2.619      ; 3.441      ;
; 0.717  ; state[1]  ; ld_A$latch       ; state[1]     ; state[0]    ; 0.000        ; 0.663      ; 1.505      ;
; 0.719  ; state[1]  ; slt_ula[2]$latch ; state[1]     ; state[0]    ; 0.000        ; 2.536      ; 3.380      ;
; 0.722  ; state[0]  ; ld_B$latch       ; state[0]     ; state[0]    ; 0.000        ; 0.664      ; 1.491      ;
; 0.724  ; state[0]  ; ld_A$latch       ; state[0]     ; state[0]    ; 0.000        ; 0.663      ; 1.492      ;
; 0.751  ; state[0]  ; wren$latch       ; state[0]     ; state[0]    ; -0.500       ; 1.016      ; 1.392      ;
; 0.761  ; state[1]  ; vd_mux$latch     ; state[1]     ; state[0]    ; 0.000        ; 0.494      ; 1.380      ;
; 0.774  ; state[0]  ; rd$latch         ; state[0]     ; state[0]    ; -0.500       ; 0.879      ; 1.278      ;
; 0.792  ; state[1]  ; c_mux$latch      ; state[1]     ; state[0]    ; 0.000        ; 0.582      ; 1.499      ;
; 0.800  ; state[0]  ; slt_ula[0]$latch ; state[0]     ; state[0]    ; 0.000        ; 2.534      ; 3.439      ;
; 0.802  ; state[1]  ; slt_ula[1]$latch ; state[1]     ; state[0]    ; -0.500       ; 2.619      ; 3.046      ;
; 0.823  ; state[1]  ; r_mux$latch      ; state[1]     ; state[0]    ; -0.500       ; 1.285      ; 1.733      ;
; 0.895  ; state[1]  ; slt_ula[0]$latch ; state[1]     ; state[0]    ; -0.500       ; 2.534      ; 3.054      ;
; 0.919  ; state[0]  ; slt_ula[1]$latch ; state[0]     ; state[0]    ; -0.500       ; 2.619      ; 3.163      ;
; 0.919  ; state[1]  ; wren$latch       ; state[1]     ; state[0]    ; -0.500       ; 1.016      ; 1.560      ;
; 0.923  ; state[1]  ; rd$latch         ; state[1]     ; state[0]    ; -0.500       ; 0.879      ; 1.427      ;
; 0.946  ; state[0]  ; slt_ula[2]$latch ; state[0]     ; state[0]    ; 0.000        ; 2.536      ; 3.587      ;
; 1.004  ; state[1]  ; slt_reg[2]$latch ; state[1]     ; state[0]    ; 0.000        ; 2.239      ; 3.368      ;
; 1.006  ; state[1]  ; slt_ula[2]$latch ; state[1]     ; state[0]    ; -0.500       ; 2.536      ; 3.167      ;
; 1.012  ; state[0]  ; slt_ula[0]$latch ; state[0]     ; state[0]    ; -0.500       ; 2.534      ; 3.171      ;
; 1.054  ; state[0]  ; ld_B$latch       ; state[0]     ; state[0]    ; -0.500       ; 0.664      ; 1.343      ;
; 1.056  ; state[0]  ; ld_A$latch       ; state[0]     ; state[0]    ; -0.500       ; 0.663      ; 1.344      ;
; 1.093  ; state[1]  ; slt_reg[1]$latch ; state[1]     ; state[0]    ; 0.000        ; 2.167      ; 3.385      ;
; 1.104  ; state[3]  ; wren$latch       ; clk          ; state[0]    ; 0.000        ; 0.072      ; 1.206      ;
; 1.107  ; state[3]  ; r_mux$latch      ; clk          ; state[0]    ; 0.000        ; 0.225      ; 1.362      ;
; 1.108  ; state[1]  ; slt_reg[0]$latch ; state[1]     ; state[0]    ; 0.000        ; 2.149      ; 3.382      ;
; 1.110  ; state[4]  ; wr$latch         ; clk          ; state[0]    ; 0.000        ; -0.223     ; 0.917      ;
; 1.121  ; state[1]  ; slt_reg[2]$latch ; state[1]     ; state[0]    ; -0.500       ; 2.622      ; 3.368      ;
; 1.123  ; state[0]  ; slt_ula[2]$latch ; state[0]     ; state[0]    ; -0.500       ; 2.536      ; 3.284      ;
; 1.204  ; state[1]  ; ld_B$latch       ; state[1]     ; state[0]    ; -0.500       ; 0.664      ; 1.493      ;
; 1.206  ; state[1]  ; ld_A$latch       ; state[1]     ; state[0]    ; -0.500       ; 0.663      ; 1.494      ;
; 1.210  ; state[1]  ; slt_reg[1]$latch ; state[1]     ; state[0]    ; -0.500       ; 2.550      ; 3.385      ;
; 1.225  ; state[1]  ; slt_reg[0]$latch ; state[1]     ; state[0]    ; -0.500       ; 2.532      ; 3.382      ;
; 1.231  ; state[0]  ; slt_reg[2]$latch ; state[0]     ; state[0]    ; 0.000        ; 2.239      ; 3.575      ;
; 1.232  ; state[4]  ; wren$latch       ; clk          ; state[0]    ; 0.000        ; 0.081      ; 1.343      ;
; 1.235  ; state[4]  ; r_mux$latch      ; clk          ; state[0]    ; 0.000        ; 0.234      ; 1.499      ;
; 1.259  ; state[0]  ; vd_mux$latch     ; state[0]     ; state[0]    ; -0.500       ; 0.494      ; 1.378      ;
; 1.264  ; state[2]  ; wren$latch       ; clk          ; state[0]    ; 0.000        ; 0.068      ; 1.362      ;
; 1.267  ; state[2]  ; r_mux$latch      ; clk          ; state[0]    ; 0.000        ; 0.221      ; 1.518      ;
; 1.286  ; state[1]  ; vd_mux$latch     ; state[1]     ; state[0]    ; -0.500       ; 0.494      ; 1.405      ;
; 1.290  ; state[0]  ; c_mux$latch      ; state[0]     ; state[0]    ; -0.500       ; 0.582      ; 1.497      ;
; 1.298  ; state[1]  ; slt_reg[2]$latch ; state[1]     ; state[0]    ; -0.500       ; 2.239      ; 3.162      ;
; 1.303  ; state[1]  ; c_mux$latch      ; state[1]     ; state[0]    ; -0.500       ; 0.582      ; 1.510      ;
; 1.320  ; state[0]  ; slt_reg[1]$latch ; state[0]     ; state[0]    ; 0.000        ; 2.167      ; 3.592      ;
; 1.328  ; state[0]  ; slt_reg[2]$latch ; state[0]     ; state[0]    ; -0.500       ; 2.622      ; 3.575      ;
; 1.335  ; state[0]  ; slt_reg[0]$latch ; state[0]     ; state[0]    ; 0.000        ; 2.149      ; 3.589      ;
; 1.340  ; state[3]  ; slt_ula[1]$latch ; clk          ; state[0]    ; 0.000        ; 1.329      ; 2.699      ;
; 1.380  ; state[1]  ; slt_reg[1]$latch ; state[1]     ; state[0]    ; -0.500       ; 2.167      ; 3.172      ;
; 1.391  ; state[1]  ; slt_reg[0]$latch ; state[1]     ; state[0]    ; -0.500       ; 2.149      ; 3.165      ;
; 1.415  ; state[0]  ; slt_reg[2]$latch ; state[0]     ; state[0]    ; -0.500       ; 2.239      ; 3.279      ;
; 1.416  ; state[4]  ; vd_mux$latch     ; clk          ; state[0]    ; 0.000        ; -0.787     ; 0.659      ;
; 1.417  ; state[0]  ; slt_reg[1]$latch ; state[0]     ; state[0]    ; -0.500       ; 2.550      ; 3.592      ;
; 1.427  ; state[3]  ; wr$latch         ; clk          ; state[0]    ; 0.000        ; -0.232     ; 1.225      ;
; 1.432  ; state[0]  ; slt_reg[0]$latch ; state[0]     ; state[0]    ; -0.500       ; 2.532      ; 3.589      ;
; 1.433  ; state[3]  ; slt_ula[0]$latch ; clk          ; state[0]    ; 0.000        ; 1.244      ; 2.707      ;
; 1.455  ; state[2]  ; wr$latch         ; clk          ; state[0]    ; 0.000        ; -0.236     ; 1.249      ;
; 1.491  ; state[3]  ; vd_mux$latch     ; clk          ; state[0]    ; 0.000        ; -0.796     ; 0.725      ;
; 1.497  ; state[0]  ; slt_reg[1]$latch ; state[0]     ; state[0]    ; -0.500       ; 2.167      ; 3.289      ;
; 1.500  ; state[2]  ; slt_ula[1]$latch ; clk          ; state[0]    ; 0.000        ; 1.325      ; 2.855      ;
; 1.508  ; state[0]  ; slt_reg[0]$latch ; state[0]     ; state[0]    ; -0.500       ; 2.149      ; 3.282      ;
; 1.544  ; state[3]  ; slt_ula[2]$latch ; clk          ; state[0]    ; 0.000        ; 1.246      ; 2.820      ;
; 1.593  ; state[2]  ; slt_ula[0]$latch ; clk          ; state[0]    ; 0.000        ; 1.240      ; 2.863      ;
; 1.611  ; state[2]  ; vd_mux$latch     ; clk          ; state[0]    ; 0.000        ; -0.800     ; 0.841      ;
; 1.673  ; state[4]  ; wr$latch         ; clk          ; state[0]    ; -0.500       ; -0.286     ; 0.917      ;
; 1.704  ; state[2]  ; slt_ula[2]$latch ; clk          ; state[0]    ; 0.000        ; 1.242      ; 2.976      ;
; 1.836  ; state[3]  ; slt_reg[2]$latch ; clk          ; state[0]    ; 0.000        ; 0.949      ; 2.815      ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'state[1]'                                                                   ;
+-------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; 0.052 ; state[1]  ; slt_reg[2]$latch ; state[1]     ; state[1]    ; 0.000        ; 3.005      ; 3.162      ;
; 0.105 ; state[0]  ; wren$latch       ; state[0]     ; state[1]    ; 0.000        ; 1.162      ; 1.392      ;
; 0.105 ; state[0]  ; r_mux$latch      ; state[0]     ; state[1]    ; 0.000        ; 1.318      ; 1.548      ;
; 0.112 ; state[0]  ; c_mux$latch      ; state[0]     ; state[1]    ; 0.000        ; 1.112      ; 1.349      ;
; 0.114 ; state[1]  ; wr$latch         ; state[1]     ; state[1]    ; 0.000        ; 1.063      ; 1.282      ;
; 0.134 ; state[0]  ; wr$latch         ; state[0]     ; state[1]    ; 0.000        ; 1.063      ; 1.322      ;
; 0.134 ; state[1]  ; slt_reg[1]$latch ; state[1]     ; state[1]    ; 0.000        ; 2.933      ; 3.172      ;
; 0.140 ; state[0]  ; wren$latch       ; state[0]     ; state[1]    ; 0.000        ; 1.293      ; 1.558      ;
; 0.145 ; state[1]  ; slt_reg[0]$latch ; state[1]     ; state[1]    ; 0.000        ; 2.915      ; 3.165      ;
; 0.149 ; state[0]  ; slt_reg[2]$latch ; state[0]     ; state[1]    ; 0.000        ; 3.005      ; 3.279      ;
; 0.155 ; state[1]  ; wren$latch       ; state[1]     ; state[1]    ; 0.000        ; 1.293      ; 1.553      ;
; 0.158 ; state[1]  ; r_mux$latch      ; state[1]     ; state[1]    ; 0.000        ; 1.446      ; 1.709      ;
; 0.160 ; state[0]  ; r_mux$latch      ; state[0]     ; state[1]    ; 0.000        ; 1.446      ; 1.731      ;
; 0.220 ; state[1]  ; slt_ula[1]$latch ; state[1]     ; state[1]    ; 0.000        ; 2.721      ; 3.046      ;
; 0.229 ; state[0]  ; vd_mux$latch     ; state[0]     ; state[1]    ; 0.000        ; 0.890      ; 1.244      ;
; 0.231 ; state[0]  ; slt_reg[1]$latch ; state[0]     ; state[1]    ; 0.000        ; 2.933      ; 3.289      ;
; 0.242 ; state[0]  ; slt_reg[0]$latch ; state[0]     ; state[1]    ; 0.000        ; 2.915      ; 3.282      ;
; 0.282 ; state[1]  ; c_mux$latch      ; state[1]     ; state[1]    ; 0.000        ; 1.112      ; 1.499      ;
; 0.291 ; state[1]  ; slt_ula[1]$latch ; state[1]     ; state[1]    ; 0.000        ; 2.838      ; 3.234      ;
; 0.293 ; state[1]  ; wren$latch       ; state[1]     ; state[1]    ; 0.000        ; 1.162      ; 1.560      ;
; 0.299 ; state[0]  ; ld_B$latch       ; state[0]     ; state[1]    ; 0.000        ; 1.067      ; 1.491      ;
; 0.302 ; state[0]  ; ld_A$latch       ; state[0]     ; state[1]    ; 0.000        ; 1.065      ; 1.492      ;
; 0.310 ; state[1]  ; r_mux$latch      ; state[1]     ; state[1]    ; 0.000        ; 1.318      ; 1.733      ;
; 0.313 ; state[1]  ; slt_ula[0]$latch ; state[1]     ; state[1]    ; 0.000        ; 2.636      ; 3.054      ;
; 0.317 ; state[0]  ; slt_ula[1]$latch ; state[0]     ; state[1]    ; 0.000        ; 2.721      ; 3.163      ;
; 0.332 ; state[1]  ; ld_B$latch       ; state[1]     ; state[1]    ; 0.000        ; 1.067      ; 1.504      ;
; 0.335 ; state[1]  ; ld_A$latch       ; state[1]     ; state[1]    ; 0.000        ; 1.065      ; 1.505      ;
; 0.366 ; state[0]  ; c_mux$latch      ; state[0]     ; state[1]    ; 0.000        ; 1.006      ; 1.497      ;
; 0.374 ; state[1]  ; slt_ula[0]$latch ; state[1]     ; state[1]    ; 0.000        ; 2.753      ; 3.232      ;
; 0.385 ; state[1]  ; vd_mux$latch     ; state[1]     ; state[1]    ; 0.000        ; 0.890      ; 1.380      ;
; 0.399 ; state[1]  ; c_mux$latch      ; state[1]     ; state[1]    ; 0.000        ; 1.006      ; 1.510      ;
; 0.410 ; state[0]  ; slt_ula[0]$latch ; state[0]     ; state[1]    ; 0.000        ; 2.636      ; 3.171      ;
; 0.424 ; state[1]  ; slt_ula[2]$latch ; state[1]     ; state[1]    ; 0.000        ; 2.638      ; 3.167      ;
; 0.461 ; state[0]  ; count$latch      ; state[0]     ; state[1]    ; 0.000        ; 0.788      ; 1.374      ;
; 0.474 ; state[0]  ; wren$latch       ; state[0]     ; state[1]    ; -0.500       ; 1.293      ; 1.392      ;
; 0.477 ; state[0]  ; r_mux$latch      ; state[0]     ; state[1]    ; -0.500       ; 1.446      ; 1.548      ;
; 0.478 ; state[0]  ; slt_ula[1]$latch ; state[0]     ; state[1]    ; 0.000        ; 2.838      ; 3.441      ;
; 0.494 ; state[1]  ; count$latch      ; state[1]     ; state[1]    ; 0.000        ; 0.788      ; 1.387      ;
; 0.520 ; state[1]  ; slt_ula[2]$latch ; state[1]     ; state[1]    ; 0.000        ; 2.755      ; 3.380      ;
; 0.521 ; state[0]  ; rd$latch         ; state[0]     ; state[1]    ; 0.000        ; 0.632      ; 1.278      ;
; 0.521 ; state[0]  ; slt_ula[2]$latch ; state[0]     ; state[1]    ; 0.000        ; 2.638      ; 3.284      ;
; 0.544 ; state[1]  ; wr$latch         ; state[1]     ; state[1]    ; -0.500       ; 1.063      ; 1.232      ;
; 0.561 ; state[0]  ; slt_ula[0]$latch ; state[0]     ; state[1]    ; 0.000        ; 2.753      ; 3.439      ;
; 0.583 ; state[1]  ; slt_ula[1]$latch ; state[1]     ; state[1]    ; -0.500       ; 2.838      ; 3.046      ;
; 0.604 ; state[0]  ; wr$latch         ; state[0]     ; state[1]    ; -0.500       ; 1.063      ; 1.292      ;
; 0.642 ; state[1]  ; wren$latch       ; state[1]     ; state[1]    ; -0.500       ; 1.293      ; 1.560      ;
; 0.651 ; state[0]  ; ld_B$latch       ; state[0]     ; state[1]    ; -0.500       ; 1.067      ; 1.343      ;
; 0.654 ; state[0]  ; ld_A$latch       ; state[0]     ; state[1]    ; -0.500       ; 1.065      ; 1.344      ;
; 0.662 ; state[1]  ; r_mux$latch      ; state[1]     ; state[1]    ; -0.500       ; 1.446      ; 1.733      ;
; 0.676 ; state[1]  ; slt_ula[0]$latch ; state[1]     ; state[1]    ; -0.500       ; 2.753      ; 3.054      ;
; 0.690 ; state[1]  ; rd$latch         ; state[1]     ; state[1]    ; 0.000        ; 0.632      ; 1.427      ;
; 0.700 ; state[0]  ; slt_ula[1]$latch ; state[0]     ; state[1]    ; -0.500       ; 2.838      ; 3.163      ;
; 0.707 ; state[0]  ; slt_ula[2]$latch ; state[0]     ; state[1]    ; 0.000        ; 2.755      ; 3.587      ;
; 0.718 ; state[0]  ; c_mux$latch      ; state[0]     ; state[1]    ; -0.500       ; 1.006      ; 1.349      ;
; 0.738 ; state[1]  ; slt_reg[2]$latch ; state[1]     ; state[1]    ; -0.500       ; 3.005      ; 3.368      ;
; 0.760 ; state[0]  ; c_mux$latch      ; state[0]     ; state[1]    ; -0.500       ; 1.112      ; 1.497      ;
; 0.766 ; state[1]  ; r_mux$latch      ; state[1]     ; state[1]    ; -0.500       ; 1.318      ; 1.709      ;
; 0.766 ; state[1]  ; wren$latch       ; state[1]     ; state[1]    ; -0.500       ; 1.162      ; 1.553      ;
; 0.771 ; state[0]  ; wren$latch       ; state[0]     ; state[1]    ; -0.500       ; 1.162      ; 1.558      ;
; 0.773 ; state[1]  ; c_mux$latch      ; state[1]     ; state[1]    ; -0.500       ; 1.112      ; 1.510      ;
; 0.787 ; state[1]  ; slt_ula[2]$latch ; state[1]     ; state[1]    ; -0.500       ; 2.755      ; 3.167      ;
; 0.788 ; state[0]  ; r_mux$latch      ; state[0]     ; state[1]    ; -0.500       ; 1.318      ; 1.731      ;
; 0.793 ; state[0]  ; slt_ula[0]$latch ; state[0]     ; state[1]    ; -0.500       ; 2.753      ; 3.171      ;
; 0.801 ; state[1]  ; ld_B$latch       ; state[1]     ; state[1]    ; -0.500       ; 1.067      ; 1.493      ;
; 0.804 ; state[1]  ; ld_A$latch       ; state[1]     ; state[1]    ; -0.500       ; 1.065      ; 1.494      ;
; 0.813 ; state[0]  ; count$latch      ; state[0]     ; state[1]    ; -0.500       ; 0.788      ; 1.226      ;
; 0.827 ; state[1]  ; slt_reg[1]$latch ; state[1]     ; state[1]    ; -0.500       ; 2.933      ; 3.385      ;
; 0.842 ; state[1]  ; slt_reg[0]$latch ; state[1]     ; state[1]    ; -0.500       ; 2.915      ; 3.382      ;
; 0.863 ; state[0]  ; vd_mux$latch     ; state[0]     ; state[1]    ; -0.500       ; 0.890      ; 1.378      ;
; 0.868 ; state[1]  ; c_mux$latch      ; state[1]     ; state[1]    ; -0.500       ; 1.006      ; 1.499      ;
; 0.888 ; state[1]  ; slt_ula[1]$latch ; state[1]     ; state[1]    ; -0.500       ; 2.721      ; 3.234      ;
; 0.890 ; state[1]  ; vd_mux$latch     ; state[1]     ; state[1]    ; -0.500       ; 0.890      ; 1.405      ;
; 0.904 ; state[0]  ; slt_ula[2]$latch ; state[0]     ; state[1]    ; -0.500       ; 2.755      ; 3.284      ;
; 0.945 ; state[0]  ; slt_reg[2]$latch ; state[0]     ; state[1]    ; -0.500       ; 3.005      ; 3.575      ;
; 0.963 ; state[1]  ; count$latch      ; state[1]     ; state[1]    ; -0.500       ; 0.788      ; 1.376      ;
; 0.971 ; state[1]  ; slt_ula[0]$latch ; state[1]     ; state[1]    ; -0.500       ; 2.636      ; 3.232      ;
; 1.020 ; state[4]  ; vd_mux$latch     ; clk          ; state[1]    ; 0.000        ; -0.391     ; 0.659      ;
; 1.034 ; state[0]  ; slt_reg[1]$latch ; state[0]     ; state[1]    ; -0.500       ; 2.933      ; 3.592      ;
; 1.049 ; state[0]  ; slt_reg[0]$latch ; state[0]     ; state[1]    ; -0.500       ; 2.915      ; 3.589      ;
; 1.095 ; state[3]  ; vd_mux$latch     ; clk          ; state[1]    ; 0.000        ; -0.400     ; 0.725      ;
; 1.095 ; state[0]  ; slt_ula[1]$latch ; state[0]     ; state[1]    ; -0.500       ; 2.721      ; 3.441      ;
; 1.117 ; state[1]  ; slt_ula[2]$latch ; state[1]     ; state[1]    ; -0.500       ; 2.638      ; 3.380      ;
; 1.121 ; state[3]  ; slt_ula[1]$latch ; clk          ; state[1]    ; 0.000        ; 1.548      ; 2.699      ;
; 1.168 ; state[0]  ; rd$latch         ; state[0]     ; state[1]    ; -0.500       ; 0.632      ; 1.425      ;
; 1.178 ; state[0]  ; slt_ula[0]$latch ; state[0]     ; state[1]    ; -0.500       ; 2.636      ; 3.439      ;
; 1.182 ; state[1]  ; rd$latch         ; state[1]     ; state[1]    ; -0.500       ; 0.632      ; 1.439      ;
; 1.214 ; state[3]  ; slt_ula[0]$latch ; clk          ; state[1]    ; 0.000        ; 1.463      ; 2.707      ;
; 1.215 ; state[2]  ; vd_mux$latch     ; clk          ; state[1]    ; 0.000        ; -0.404     ; 0.841      ;
; 1.281 ; state[2]  ; slt_ula[1]$latch ; clk          ; state[1]    ; 0.000        ; 1.544      ; 2.855      ;
; 1.304 ; state[3]  ; wren$latch       ; clk          ; state[1]    ; 0.000        ; -0.128     ; 1.206      ;
; 1.304 ; state[3]  ; r_mux$latch      ; clk          ; state[1]    ; 0.000        ; 0.028      ; 1.362      ;
; 1.311 ; state[3]  ; c_mux$latch      ; clk          ; state[1]    ; 0.000        ; -0.178     ; 1.163      ;
; 1.324 ; state[0]  ; slt_ula[2]$latch ; state[0]     ; state[1]    ; -0.500       ; 2.638      ; 3.587      ;
; 1.325 ; state[3]  ; slt_ula[2]$latch ; clk          ; state[1]    ; 0.000        ; 1.465      ; 2.820      ;
; 1.374 ; state[2]  ; slt_ula[0]$latch ; clk          ; state[1]    ; 0.000        ; 1.459      ; 2.863      ;
; 1.432 ; state[4]  ; wren$latch       ; clk          ; state[1]    ; 0.000        ; -0.119     ; 1.343      ;
; 1.432 ; state[4]  ; r_mux$latch      ; clk          ; state[1]    ; 0.000        ; 0.037      ; 1.499      ;
; 1.439 ; state[4]  ; c_mux$latch      ; clk          ; state[1]    ; 0.000        ; -0.169     ; 1.300      ;
; 1.464 ; state[2]  ; wren$latch       ; clk          ; state[1]    ; 0.000        ; -0.132     ; 1.362      ;
; 1.464 ; state[2]  ; r_mux$latch      ; clk          ; state[1]    ; 0.000        ; 0.024      ; 1.518      ;
+-------+-----------+------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                             ;
+------------------+----------+--------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+--------+----------+---------+---------------------+
; Worst-case Slack ; -6.392   ; -0.193 ; -5.806   ; -0.090  ; -3.000              ;
;  clk             ; -4.742   ; 0.123  ; N/A      ; N/A     ; -3.000              ;
;  state[0]        ; -6.392   ; -0.193 ; -5.806   ; -0.090  ; -1.089              ;
;  state[1]        ; -5.730   ; -0.043 ; -5.373   ; 0.039   ; -0.522              ;
; Design-wide TNS  ; -139.348 ; -0.214 ; -147.209 ; -0.154  ; -22.618             ;
;  clk             ; -18.886  ; 0.000  ; N/A      ; N/A     ; -9.425              ;
;  state[0]        ; -61.434  ; -0.193 ; -73.101  ; -0.154  ; -9.025              ;
;  state[1]        ; -59.028  ; -0.043 ; -74.108  ; 0.000   ; -4.168              ;
+------------------+----------+--------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; clear         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ld_A          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ld_B          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rd            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; wr            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; wren          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; c_mux         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; r_mux         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; s_mux         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vd_mux        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; count         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_r         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; slt_ula[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; slt_ula[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; slt_ula[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; slt_reg[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; slt_reg[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; slt_reg[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; const[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; const[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; const[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; const[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; const[4]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; const[5]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ss[0]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ss[1]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ss[2]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ss[3]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ss[4]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; allbits[6]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; allbits[7]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; allbits[8]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; allbits[9]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; allbits[10]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; allbits[11]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; allbits[12]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; allbits[13]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; allbits[14]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; allbits[15]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; allbits[0]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; allbits[1]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; allbits[2]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; allbits[3]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; allbits[4]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; allbits[5]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; slt_op[0]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; slt_op[1]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; slt_op[2]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RB[0]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RC[0]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RA[0]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RB[1]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RC[1]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RA[1]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RB[2]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RC[2]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RA[2]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; valid                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rc_ops                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sln_ops                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sw_op                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; const_ops               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; lw_op                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; reset                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; operate                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; nand_op                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; fimC                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; clear         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.33 V              ; -0.00496 V          ; 0.223 V                              ; 0.086 V                              ; 2.9e-09 s                   ; 2.73e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.33 V             ; -0.00496 V         ; 0.223 V                             ; 0.086 V                             ; 2.9e-09 s                  ; 2.73e-09 s                 ; Yes                       ; Yes                       ;
; ld_A          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; ld_B          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; rd            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; wr            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; wren          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; c_mux         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; r_mux         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; s_mux         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; vd_mux        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; count         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; led_r         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; slt_ula[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; slt_ula[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; slt_ula[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; slt_reg[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.33 V              ; -0.00496 V          ; 0.223 V                              ; 0.086 V                              ; 2.9e-09 s                   ; 2.73e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.33 V             ; -0.00496 V         ; 0.223 V                             ; 0.086 V                             ; 2.9e-09 s                  ; 2.73e-09 s                 ; Yes                       ; Yes                       ;
; slt_reg[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; slt_reg[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; const[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; const[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; const[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; const[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; const[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; const[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ss[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; ss[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; ss[2]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; ss[3]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; ss[4]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; clear         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.33 V              ; -0.00269 V          ; 0.13 V                               ; 0.055 V                              ; 3.54e-09 s                  ; 3.29e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.33 V             ; -0.00269 V         ; 0.13 V                              ; 0.055 V                             ; 3.54e-09 s                 ; 3.29e-09 s                 ; Yes                       ; Yes                       ;
; ld_A          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; ld_B          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; rd            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; wr            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; wren          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; c_mux         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; r_mux         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; s_mux         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; vd_mux        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; count         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; led_r         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; slt_ula[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; slt_ula[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; slt_ula[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; slt_reg[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.33 V              ; -0.00269 V          ; 0.13 V                               ; 0.055 V                              ; 3.54e-09 s                  ; 3.29e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.33 V             ; -0.00269 V         ; 0.13 V                              ; 0.055 V                             ; 3.54e-09 s                 ; 3.29e-09 s                 ; Yes                       ; Yes                       ;
; slt_reg[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; slt_reg[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; const[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; const[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; const[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; const[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; const[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; const[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ss[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; ss[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; ss[2]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; ss[3]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; ss[4]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; clear         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; ld_A          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; ld_B          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; rd            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; wr            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; wren          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; c_mux         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; r_mux         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; s_mux         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; vd_mux        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; count         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; led_r         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; slt_ula[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; slt_ula[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; slt_ula[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; slt_reg[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; slt_reg[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; slt_reg[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; const[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; const[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; const[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; const[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; const[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; const[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ss[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; ss[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; ss[2]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; ss[3]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; ss[4]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 47       ; 0        ; 0        ; 0        ;
; state[0]   ; clk      ; 16       ; 16       ; 0        ; 0        ;
; state[1]   ; clk      ; 9        ; 9        ; 0        ; 0        ;
; clk        ; state[0] ; 84       ; 0        ; 81       ; 0        ;
; state[0]   ; state[0] ; 22       ; 22       ; 21       ; 21       ;
; state[1]   ; state[0] ; 28       ; 28       ; 27       ; 27       ;
; clk        ; state[1] ; 39       ; 0        ; 72       ; 0        ;
; state[0]   ; state[1] ; 11       ; 11       ; 21       ; 21       ;
; state[1]   ; state[1] ; 13       ; 13       ; 24       ; 24       ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 47       ; 0        ; 0        ; 0        ;
; state[0]   ; clk      ; 16       ; 16       ; 0        ; 0        ;
; state[1]   ; clk      ; 9        ; 9        ; 0        ; 0        ;
; clk        ; state[0] ; 84       ; 0        ; 81       ; 0        ;
; state[0]   ; state[0] ; 22       ; 22       ; 21       ; 21       ;
; state[1]   ; state[0] ; 28       ; 28       ; 27       ; 27       ;
; clk        ; state[1] ; 39       ; 0        ; 72       ; 0        ;
; state[0]   ; state[1] ; 11       ; 11       ; 21       ; 21       ;
; state[1]   ; state[1] ; 13       ; 13       ; 24       ; 24       ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; state[0] ; 112      ; 0        ; 106      ; 0        ;
; state[0]   ; state[0] ; 35       ; 35       ; 34       ; 34       ;
; state[1]   ; state[0] ; 37       ; 37       ; 36       ; 36       ;
; clk        ; state[1] ; 69       ; 0        ; 104      ; 0        ;
; state[0]   ; state[1] ; 22       ; 22       ; 34       ; 34       ;
; state[1]   ; state[1] ; 22       ; 22       ; 35       ; 35       ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; state[0] ; 112      ; 0        ; 106      ; 0        ;
; state[0]   ; state[0] ; 35       ; 35       ; 34       ; 34       ;
; state[1]   ; state[0] ; 37       ; 37       ; 36       ; 36       ;
; clk        ; state[1] ; 69       ; 0        ; 104      ; 0        ;
; state[0]   ; state[1] ; 22       ; 22       ; 34       ; 34       ;
; state[1]   ; state[1] ; 22       ; 22       ; 35       ; 35       ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 28    ; 28   ;
; Unconstrained Input Port Paths  ; 54    ; 54   ;
; Unconstrained Output Ports      ; 29    ; 29   ;
; Unconstrained Output Port Paths ; 29    ; 29   ;
+---------------------------------+-------+------+


+------------------------------------------+
; Clock Status Summary                     ;
+----------+----------+------+-------------+
; Target   ; Clock    ; Type ; Status      ;
+----------+----------+------+-------------+
; clk      ; clk      ; Base ; Constrained ;
; state[0] ; state[0] ; Base ; Constrained ;
; state[1] ; state[1] ; Base ; Constrained ;
+----------+----------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; RA[0]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; RA[1]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; RA[2]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; RB[0]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; RB[1]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; RB[2]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; RC[0]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; RC[1]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; RC[2]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; allbits[0] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; allbits[1] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; allbits[2] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; allbits[3] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; allbits[4] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; allbits[5] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; const_ops  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; fimC       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; lw_op      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; nand_op    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; operate    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rc_ops     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; reset      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sln_ops    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; slt_op[0]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; slt_op[1]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; slt_op[2]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sw_op      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; valid      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; c_mux       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; clear       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; const[0]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; const[1]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; const[2]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; const[3]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; const[4]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; const[5]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; count       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ld_A        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ld_B        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_r       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; r_mux       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rd          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; s_mux       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; slt_reg[0]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; slt_reg[1]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; slt_reg[2]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; slt_ula[0]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; slt_ula[1]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; slt_ula[2]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ss[0]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ss[1]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ss[2]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ss[3]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ss[4]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; vd_mux      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; wr          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; wren        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; RA[0]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; RA[1]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; RA[2]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; RB[0]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; RB[1]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; RB[2]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; RC[0]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; RC[1]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; RC[2]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; allbits[0] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; allbits[1] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; allbits[2] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; allbits[3] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; allbits[4] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; allbits[5] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; const_ops  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; fimC       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; lw_op      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; nand_op    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; operate    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rc_ops     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; reset      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sln_ops    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; slt_op[0]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; slt_op[1]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; slt_op[2]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sw_op      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; valid      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; c_mux       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; clear       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; const[0]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; const[1]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; const[2]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; const[3]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; const[4]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; const[5]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; count       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ld_A        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ld_B        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_r       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; r_mux       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rd          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; s_mux       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; slt_reg[0]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; slt_reg[1]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; slt_reg[2]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; slt_ula[0]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; slt_ula[1]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; slt_ula[2]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ss[0]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ss[1]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ss[2]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ss[3]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ss[4]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; vd_mux      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; wr          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; wren        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition
    Info: Processing started: Sat Nov 30 15:31:46 2019
Info: Command: quartus_sta pControle -c pControle
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 2 of the 2 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): The Timing Analyzer is analyzing 18 combinational loops as latches. For more details, run the Check Timing command in the Timing Analyzer or view the "User-Specified and Inferred Latches" table in the Analysis & Synthesis report.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'pControle.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name state[0] state[0]
    Info (332105): create_clock -period 1.000 -name state[1] state[1]
Info (332097): The following timing edges are non-unate.  The Timing Analyzer will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: ld_A~13  from: dataa  to: combout
    Info (332098): Cell: ld_A~6  from: datab  to: combout
    Info (332098): Cell: ld_A~7  from: datab  to: combout
    Info (332098): Cell: ld_B~5  from: dataa  to: combout
    Info (332098): Cell: r_mux~2  from: datab  to: combout
    Info (332098): Cell: slt_reg[2]~11  from: dataa  to: combout
    Info (332098): Cell: slt_reg[2]~11  from: datad  to: combout
    Info (332098): Cell: slt_reg[2]~12  from: dataa  to: combout
    Info (332098): Cell: wr~2  from: datab  to: combout
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -6.392
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -6.392             -61.434 state[0] 
    Info (332119):    -5.730             -59.028 state[1] 
    Info (332119):    -4.742             -18.886 clk 
Info (332146): Worst-case hold slack is -0.187
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.187              -0.187 state[0] 
    Info (332119):    -0.027              -0.027 state[1] 
    Info (332119):     0.607               0.000 clk 
Info (332146): Worst-case recovery slack is -5.806
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -5.806             -73.101 state[0] 
    Info (332119):    -5.373             -74.108 state[1] 
Info (332146): Worst-case removal slack is -0.090
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.090              -0.154 state[0] 
    Info (332119):     0.138               0.000 state[1] 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000              -9.425 clk 
    Info (332119):    -1.089              -9.025 state[0] 
    Info (332119):    -0.522              -4.168 state[1] 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332097): The following timing edges are non-unate.  The Timing Analyzer will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: ld_A~13  from: dataa  to: combout
    Info (332098): Cell: ld_A~6  from: datab  to: combout
    Info (332098): Cell: ld_A~7  from: datab  to: combout
    Info (332098): Cell: ld_B~5  from: dataa  to: combout
    Info (332098): Cell: r_mux~2  from: datab  to: combout
    Info (332098): Cell: slt_reg[2]~11  from: dataa  to: combout
    Info (332098): Cell: slt_reg[2]~11  from: datad  to: combout
    Info (332098): Cell: slt_reg[2]~12  from: dataa  to: combout
    Info (332098): Cell: wr~2  from: datab  to: combout
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -6.027
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -6.027             -57.168 state[0] 
    Info (332119):    -5.474             -55.454 state[1] 
    Info (332119):    -4.411             -17.312 clk 
Info (332146): Worst-case hold slack is -0.193
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.193              -0.193 state[0] 
    Info (332119):    -0.003              -0.003 state[1] 
    Info (332119):     0.477               0.000 clk 
Info (332146): Worst-case recovery slack is -5.458
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -5.458             -67.908 state[0] 
    Info (332119):    -5.143             -69.358 state[1] 
Info (332146): Worst-case removal slack is -0.071
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.071              -0.106 state[0] 
    Info (332119):     0.039               0.000 state[1] 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000              -9.425 clk 
    Info (332119):    -0.933              -7.714 state[0] 
    Info (332119):    -0.453              -3.346 state[1] 
Info: Analyzing Fast 1200mV 0C Model
Info (332097): The following timing edges are non-unate.  The Timing Analyzer will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: ld_A~13  from: dataa  to: combout
    Info (332098): Cell: ld_A~6  from: datab  to: combout
    Info (332098): Cell: ld_A~7  from: datab  to: combout
    Info (332098): Cell: ld_B~5  from: dataa  to: combout
    Info (332098): Cell: r_mux~2  from: datab  to: combout
    Info (332098): Cell: slt_reg[2]~11  from: dataa  to: combout
    Info (332098): Cell: slt_reg[2]~11  from: datad  to: combout
    Info (332098): Cell: slt_reg[2]~12  from: dataa  to: combout
    Info (332098): Cell: wr~2  from: datab  to: combout
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -2.827
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.827             -27.224 state[0] 
    Info (332119):    -2.675             -26.433 state[1] 
    Info (332119):    -1.881              -7.061 clk 
Info (332146): Worst-case hold slack is -0.043
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.043              -0.043 state[1] 
    Info (332119):     0.002               0.000 state[0] 
    Info (332119):     0.123               0.000 clk 
Info (332146): Worst-case recovery slack is -2.609
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.609             -31.762 state[0] 
    Info (332119):    -2.461             -32.744 state[1] 
Info (332146): Worst-case removal slack is -0.075
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.075              -0.147 state[0] 
    Info (332119):     0.052               0.000 state[1] 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000              -8.124 clk 
    Info (332119):    -0.294              -1.510 state[0] 
    Info (332119):    -0.029              -0.058 state[1] 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 670 megabytes
    Info: Processing ended: Sat Nov 30 15:31:50 2019
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:04


