#Substrate Graph
# noVertices
30
# noArcs
86
# Vertices: id availableCpu routingCapacity isCenter
0 37 37 0
1 815 815 1
2 37 37 0
3 37 37 0
4 686 686 1
5 598 598 1
6 279 279 1
7 37 37 0
8 468 468 1
9 279 279 1
10 37 37 0
11 686 686 1
12 380 380 1
13 517 517 1
14 37 37 0
15 37 37 0
16 124 124 1
17 37 37 0
18 261 261 1
19 1347 1347 1
20 150 150 0
21 405 405 1
22 261 261 1
23 100 100 0
24 167 167 1
25 25 25 0
26 37 37 0
27 37 37 0
28 37 37 0
29 37 37 0
# Arcs: idS idT delay bandwidth
0 1 2 37
1 0 2 37
1 2 2 37
2 1 2 37
1 3 3 37
3 1 3 37
1 4 1 156
4 1 1 156
1 7 2 37
7 1 2 37
1 10 2 37
10 1 2 37
1 11 1 156
11 1 1 156
1 15 3 37
15 1 3 37
1 19 7 281
19 1 7 281
4 5 1 156
5 4 1 156
4 6 1 93
6 4 1 93
4 8 1 125
8 4 1 125
4 19 2 156
19 4 2 156
5 24 4 93
24 5 4 93
5 26 2 37
26 5 2 37
5 19 4 156
19 5 4 156
5 11 4 156
11 5 4 156
6 19 8 93
19 6 8 93
6 11 8 93
11 6 8 93
8 9 1 93
9 8 1 93
8 11 5 125
11 8 5 125
8 19 5 125
19 8 5 125
9 12 1 93
12 9 1 93
9 19 4 93
19 9 4 93
11 19 1 156
19 11 1 156
12 13 5 125
13 12 5 125
12 14 5 37
14 12 5 37
12 19 1 125
19 12 1 125
13 16 1 62
16 13 1 62
13 17 1 37
17 13 1 37
13 18 12 93
18 13 12 93
13 23 1 75
23 13 1 75
13 21 5 125
21 13 5 125
16 21 1 62
21 16 1 62
18 20 1 75
20 18 1 75
18 22 1 93
22 18 1 93
19 29 1 37
29 19 1 37
19 21 7 125
21 19 7 125
20 22 5 75
22 20 5 75
21 22 6 93
22 21 6 93
23 25 2 25
25 23 2 25
24 27 2 37
27 24 2 37
24 28 3 37
28 24 3 37
