FILE_TYPE = CONNECTIVITY;
{Allegro Design Entry HDL 16.6-p007 (v16-6-112F) 10/10/2012}
"PAGE_NUMBER" = 62;
0"NC";
1"A7_GTP_PCIE_D0_P";
2"A7_GTP_PCIE_D0_N";
3"A7_PCIE_GTP_D0_N";
4"A7_GTP_PCIE_D1_P";
5"A7_PCIE_GTP_D1_P";
6"A7_GTP_PCIE_D1_N";
7"A7_PCIE_GTP_D1_N";
8"A7_PCIE_GTP_D2_P";
9"A7_GTP_PCIE_D2_N";
10"A7_GTP_PCIE_D3_P";
11"A7_PCIE_GTP_D3_P";
12"A7_GTP_PCIE_D3_N";
13"A7_PCIE_GTP_D3_N";
14"A7_GTP_PCIE_D4_P";
15"A7_GTP_PCIE_D4_N";
16"A7_PCIE_GTP_D4_N";
17"A7_GTP_PCIE_D5_P";
18"A7_PCIE_GTP_D4_P";
19"A7_PCIE_GTP_D2_N";
20"A7_GTP_PCIE_D2_P";
21"A7_PCIE_GTP_D0_P";
22"CLK_A7_125M_B213_N";
23"CLK_A7_125M_B213_P";
24"A7_PCIE_GTP_D9_N";
25"A7_GTP_PCIE_D9_N";
26"A7_PCIE_GTP_D9_P";
27"A7_GTP_PCIE_D9_P";
28"A7_PCIE_GTP_D8_N";
29"A7_GTP_PCIE_D8_N";
30"A7_PCIE_GTP_D8_P";
31"A7_GTP_PCIE_D8_P";
32"A7_PCIE_GTP_D5_P";
33"A7_GTP_PCIE_D5_N";
34"A7_PCIE_GTP_D5_N";
35"A7_PCIE_GTP_D7_N";
36"A7_GTP_PCIE_D7_N";
37"A7_PCIE_GTP_D7_P";
38"A7_GTP_PCIE_D7_P";
39"A7_PCIE_GTP_D6_N";
40"A7_GTP_PCIE_D6_N";
41"A7_GTP_PCIE_D6_P";
42"A7_PCIE_GTP_D6_P";
%"XC7A200TFFG1156"
"14","(-5650,4400)","0","kvm_matrix_lib","I1";
;
VALUE"XC7A200TFFG1156"
CDS_LIB"kvm_matrix_lib"
CDS_LMAN_SYM_OUTLINE"-125,1250,725,-100";
"AG20"22;
"AH20"23;
"AM20"24;
"AM22"25;
"AL20"26;
"AL22"27;
"AK21"28;
"AP23"29;
"AJ21"30;
"AN23"31;
"E13"35;
"A13"36;
"F13"37;
"B13"38;
"E15"39;
"C14"40;
"F15"42;
"D14"41;
"H14"0;
"G14"0;
"G16"0;
"H16"0;
"C16"34;
"A15"33;
"D16"32;
"B15"17;
"E17"16;
"A17"15;
"F17"18;
"B17"14;
"AK17"13;
"AP17"12;
"AJ17"11;
"AN17"10;
"AM16"19;
"AP15"9;
"AL16"8;
"AN15"20;
"AG16"0;
"AH16"0;
"AH14"0;
"AG14"0;
"AK15"7;
"AM14"6;
"AJ15"5;
"AL14"4;
"AK13"3;
"AP13"2;
"AJ13"21;
"AN13"1;
END.
