Fitter report for Microcomputer
Tue Sep 30 00:04:54 2014
Quartus II 64-Bit Version 14.0.0 Build 200 06/17/2014 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. I/O Assignment Warnings
  5. Fitter Netlist Optimizations
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Bidir Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Non-Global High Fan-Out Signals
 23. Fitter RAM Summary
 24. Routing Usage Summary
 25. I/O Rules Summary
 26. I/O Rules Details
 27. I/O Rules Matrix
 28. Fitter Device Options
 29. Operating Settings and Conditions
 30. Estimated Delay Added for Hold Timing Summary
 31. Estimated Delay Added for Hold Timing Details
 32. Fitter Messages
 33. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2014 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus II License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+------------------------------------------------------------------------------+
; Fitter Summary                                                               ;
+---------------------------------+--------------------------------------------+
; Fitter Status                   ; Successful - Tue Sep 30 00:04:53 2014      ;
; Quartus II 64-Bit Version       ; 14.0.0 Build 200 06/17/2014 SJ Web Edition ;
; Revision Name                   ; Microcomputer                              ;
; Top-level Entity Name           ; Microcomputer                              ;
; Family                          ; Cyclone V                                  ;
; Device                          ; 5CEFA2F23C8                                ;
; Timing Models                   ; Final                                      ;
; Logic utilization (in ALMs)     ; 1,808 / 9,430 ( 19 % )                     ;
; Total registers                 ; 1135                                       ;
; Total pins                      ; 25 / 224 ( 11 % )                          ;
; Total virtual pins              ; 0                                          ;
; Total block memory bits         ; 631,040 / 1,802,240 ( 35 % )               ;
; Total DSP Blocks                ; 0 / 25 ( 0 % )                             ;
; Total HSSI RX PCSs              ; 0                                          ;
; Total HSSI PMA RX Deserializers ; 0                                          ;
; Total HSSI TX PCSs              ; 0                                          ;
; Total HSSI PMA TX Serializers   ; 0                                          ;
; Total PLLs                      ; 0 / 4 ( 0 % )                              ;
; Total DLLs                      ; 0 / 4 ( 0 % )                              ;
+---------------------------------+--------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; 5CEFA2F23C8                           ;                                       ;
; Use smart compilation                                                      ; On                                    ; Off                                   ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Device I/O Standard                                                        ; 3.3-V LVCMOS                          ;                                       ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths        ; All Paths                             ;
; Physical Synthesis Effort Level                                            ; Extra                                 ; Normal                                ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Device initialization clock source                                         ; INIT_INTOSC                           ; INIT_INTOSC                           ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                                ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                           ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                           ; Care                                  ; Care                                  ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Active Serial clock source                                                 ; FREQ_100MHz                           ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Clamping Diode                                                             ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
; Advanced Physical Optimization                                             ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+-------------------------------+
; I/O Assignment Warnings       ;
+-----------+-------------------+
; Pin Name  ; Reason            ;
+-----------+-------------------+
; txd1      ; Missing slew rate ;
; rts1      ; Missing slew rate ;
; txd2      ; Missing slew rate ;
; rts2      ; Missing slew rate ;
; videoSync ; Missing slew rate ;
; video     ; Missing slew rate ;
; videoR0   ; Missing slew rate ;
; videoG0   ; Missing slew rate ;
; videoB0   ; Missing slew rate ;
; videoR1   ; Missing slew rate ;
; videoG1   ; Missing slew rate ;
; videoB1   ; Missing slew rate ;
; hSync     ; Missing slew rate ;
; vSync     ; Missing slew rate ;
; sdCS      ; Missing slew rate ;
; sdMOSI    ; Missing slew rate ;
; sdSCLK    ; Missing slew rate ;
; driveLED  ; Missing slew rate ;
; ps2Clk    ; Missing slew rate ;
; ps2Data   ; Missing slew rate ;
+-----------+-------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                ;
+------------------------------------------------------+------------+---------------------------------------------------+----------------------------+-----------+----------------+----------------------------------------------------------------+------------------+-----------------------+
; Node                                                 ; Action     ; Operation                                         ; Reason                     ; Node Port ; Node Port Name ; Destination Node                                               ; Destination Port ; Destination Port Name ;
+------------------------------------------------------+------------+---------------------------------------------------+----------------------------+-----------+----------------+----------------------------------------------------------------+------------------+-----------------------+
; cpuClock~CLKENA0                                     ; Created    ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                ;                  ;                       ;
; clk~inputCLKENA0                                     ; Created    ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                ;                  ;                       ;
; n_reset~inputCLKENA0                                 ; Created    ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                ;                  ;                       ;
; SBCTextDisplayRGB:io2|charHoriz[4]                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SBCTextDisplayRGB:io2|charHoriz[4]~DUPLICATE                   ;                  ;                       ;
; SBCTextDisplayRGB:io2|charScanLine[2]                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SBCTextDisplayRGB:io2|charScanLine[2]~DUPLICATE                ;                  ;                       ;
; SBCTextDisplayRGB:io2|charVert[4]                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SBCTextDisplayRGB:io2|charVert[4]~DUPLICATE                    ;                  ;                       ;
; SBCTextDisplayRGB:io2|horizCount[9]                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SBCTextDisplayRGB:io2|horizCount[9]~DUPLICATE                  ;                  ;                       ;
; SBCTextDisplayRGB:io2|kbWriteTimer[8]                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SBCTextDisplayRGB:io2|kbWriteTimer[8]~DUPLICATE                ;                  ;                       ;
; SBCTextDisplayRGB:io2|kbWriteTimer[9]                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SBCTextDisplayRGB:io2|kbWriteTimer[9]~DUPLICATE                ;                  ;                       ;
; SBCTextDisplayRGB:io2|kbWriteTimer[10]               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SBCTextDisplayRGB:io2|kbWriteTimer[10]~DUPLICATE               ;                  ;                       ;
; SBCTextDisplayRGB:io2|kbWriteTimer[13]               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SBCTextDisplayRGB:io2|kbWriteTimer[13]~DUPLICATE               ;                  ;                       ;
; SBCTextDisplayRGB:io2|pixelCount[0]                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SBCTextDisplayRGB:io2|pixelCount[0]~DUPLICATE                  ;                  ;                       ;
; SBCTextDisplayRGB:io2|ps2Byte[0]                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SBCTextDisplayRGB:io2|ps2Byte[0]~DUPLICATE                     ;                  ;                       ;
; SBCTextDisplayRGB:io2|ps2Byte[5]                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SBCTextDisplayRGB:io2|ps2Byte[5]~DUPLICATE                     ;                  ;                       ;
; SBCTextDisplayRGB:io2|ps2ClkCount[0]                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SBCTextDisplayRGB:io2|ps2ClkCount[0]~DUPLICATE                 ;                  ;                       ;
; SBCTextDisplayRGB:io2|ps2ConvertedByte[4]            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SBCTextDisplayRGB:io2|ps2ConvertedByte[4]~DUPLICATE            ;                  ;                       ;
; SBCTextDisplayRGB:io2|ps2DataOut                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SBCTextDisplayRGB:io2|ps2DataOut~DUPLICATE                     ;                  ;                       ;
; SBCTextDisplayRGB:io2|ps2Num                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SBCTextDisplayRGB:io2|ps2Num~DUPLICATE                         ;                  ;                       ;
; SBCTextDisplayRGB:io2|ps2PrevClk                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SBCTextDisplayRGB:io2|ps2PrevClk~DUPLICATE                     ;                  ;                       ;
; SBCTextDisplayRGB:io2|ps2PreviousByte[7]             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SBCTextDisplayRGB:io2|ps2PreviousByte[7]~DUPLICATE             ;                  ;                       ;
; SBCTextDisplayRGB:io2|ps2Shift                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SBCTextDisplayRGB:io2|ps2Shift~DUPLICATE                       ;                  ;                       ;
; SBCTextDisplayRGB:io2|ps2WriteByte2[0]               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SBCTextDisplayRGB:io2|ps2WriteByte2[0]~DUPLICATE               ;                  ;                       ;
; SBCTextDisplayRGB:io2|ps2WriteByte[0]                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SBCTextDisplayRGB:io2|ps2WriteByte[0]~DUPLICATE                ;                  ;                       ;
; SBCTextDisplayRGB:io2|ps2WriteByte[3]                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SBCTextDisplayRGB:io2|ps2WriteByte[3]~DUPLICATE                ;                  ;                       ;
; SBCTextDisplayRGB:io2|ps2WriteByte[4]                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SBCTextDisplayRGB:io2|ps2WriteByte[4]~DUPLICATE                ;                  ;                       ;
; SBCTextDisplayRGB:io2|ps2WriteClkCount[0]            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SBCTextDisplayRGB:io2|ps2WriteClkCount[0]~DUPLICATE            ;                  ;                       ;
; SBCTextDisplayRGB:io2|ps2WriteClkCount[2]            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SBCTextDisplayRGB:io2|ps2WriteClkCount[2]~DUPLICATE            ;                  ;                       ;
; SBCTextDisplayRGB:io2|ps2WriteClkCount[3]            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SBCTextDisplayRGB:io2|ps2WriteClkCount[3]~DUPLICATE            ;                  ;                       ;
; SBCTextDisplayRGB:io2|ps2WriteClkCount[4]            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SBCTextDisplayRGB:io2|ps2WriteClkCount[4]~DUPLICATE            ;                  ;                       ;
; SBCTextDisplayRGB:io2|vertLineCount[7]               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SBCTextDisplayRGB:io2|vertLineCount[7]~DUPLICATE               ;                  ;                       ;
; SBCTextDisplayRGB:io2|vertLineCount[8]               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SBCTextDisplayRGB:io2|vertLineCount[8]~DUPLICATE               ;                  ;                       ;
; T80s:cpu1|MREQ_n                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; T80s:cpu1|MREQ_n~DUPLICATE                                     ;                  ;                       ;
; T80s:cpu1|T80:u0|ACC[2]                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; T80s:cpu1|T80:u0|ACC[2]~DUPLICATE                              ;                  ;                       ;
; T80s:cpu1|T80:u0|ACC[7]                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; T80s:cpu1|T80:u0|ACC[7]~DUPLICATE                              ;                  ;                       ;
; T80s:cpu1|T80:u0|ALU_Op_r[0]                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; T80s:cpu1|T80:u0|ALU_Op_r[0]~DUPLICATE                         ;                  ;                       ;
; T80s:cpu1|T80:u0|ALU_Op_r[1]                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; T80s:cpu1|T80:u0|ALU_Op_r[1]~DUPLICATE                         ;                  ;                       ;
; T80s:cpu1|T80:u0|A[8]                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; T80s:cpu1|T80:u0|A[8]~DUPLICATE                                ;                  ;                       ;
; T80s:cpu1|T80:u0|A[9]                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; T80s:cpu1|T80:u0|A[9]~DUPLICATE                                ;                  ;                       ;
; T80s:cpu1|T80:u0|A[10]                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; T80s:cpu1|T80:u0|A[10]~DUPLICATE                               ;                  ;                       ;
; T80s:cpu1|T80:u0|A[11]                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; T80s:cpu1|T80:u0|A[11]~DUPLICATE                               ;                  ;                       ;
; T80s:cpu1|T80:u0|A[12]                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; T80s:cpu1|T80:u0|A[12]~DUPLICATE                               ;                  ;                       ;
; T80s:cpu1|T80:u0|A[13]                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; T80s:cpu1|T80:u0|A[13]~DUPLICATE                               ;                  ;                       ;
; T80s:cpu1|T80:u0|A[14]                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; T80s:cpu1|T80:u0|A[14]~DUPLICATE                               ;                  ;                       ;
; T80s:cpu1|T80:u0|A[15]                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; T80s:cpu1|T80:u0|A[15]~DUPLICATE                               ;                  ;                       ;
; T80s:cpu1|T80:u0|BusA[1]                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; T80s:cpu1|T80:u0|BusA[1]~DUPLICATE                             ;                  ;                       ;
; T80s:cpu1|T80:u0|BusA[2]                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; T80s:cpu1|T80:u0|BusA[2]~DUPLICATE                             ;                  ;                       ;
; T80s:cpu1|T80:u0|BusA[7]                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; T80s:cpu1|T80:u0|BusA[7]~DUPLICATE                             ;                  ;                       ;
; T80s:cpu1|T80:u0|BusB[6]                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; T80s:cpu1|T80:u0|BusB[6]~DUPLICATE                             ;                  ;                       ;
; T80s:cpu1|T80:u0|F[0]                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; T80s:cpu1|T80:u0|F[0]~DUPLICATE                                ;                  ;                       ;
; T80s:cpu1|T80:u0|F[2]                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; T80s:cpu1|T80:u0|F[2]~DUPLICATE                                ;                  ;                       ;
; T80s:cpu1|T80:u0|F[4]                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; T80s:cpu1|T80:u0|F[4]~DUPLICATE                                ;                  ;                       ;
; T80s:cpu1|T80:u0|F[6]                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; T80s:cpu1|T80:u0|F[6]~DUPLICATE                                ;                  ;                       ;
; T80s:cpu1|T80:u0|F[7]                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; T80s:cpu1|T80:u0|F[7]~DUPLICATE                                ;                  ;                       ;
; T80s:cpu1|T80:u0|Halt_FF                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; T80s:cpu1|T80:u0|Halt_FF~DUPLICATE                             ;                  ;                       ;
; T80s:cpu1|T80:u0|ISet[0]                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; T80s:cpu1|T80:u0|ISet[0]~DUPLICATE                             ;                  ;                       ;
; T80s:cpu1|T80:u0|ISet[1]                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; T80s:cpu1|T80:u0|ISet[1]~DUPLICATE                             ;                  ;                       ;
; T80s:cpu1|T80:u0|I[3]                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; T80s:cpu1|T80:u0|I[3]~DUPLICATE                                ;                  ;                       ;
; T80s:cpu1|T80:u0|I[4]                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; T80s:cpu1|T80:u0|I[4]~DUPLICATE                                ;                  ;                       ;
; T80s:cpu1|T80:u0|I[7]                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; T80s:cpu1|T80:u0|I[7]~DUPLICATE                                ;                  ;                       ;
; T80s:cpu1|T80:u0|MCycle[0]                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; T80s:cpu1|T80:u0|MCycle[0]~DUPLICATE                           ;                  ;                       ;
; T80s:cpu1|T80:u0|MCycle[1]                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; T80s:cpu1|T80:u0|MCycle[1]~DUPLICATE                           ;                  ;                       ;
; T80s:cpu1|T80:u0|MCycle[2]                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; T80s:cpu1|T80:u0|MCycle[2]~DUPLICATE                           ;                  ;                       ;
; T80s:cpu1|T80:u0|No_BTR                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; T80s:cpu1|T80:u0|No_BTR~DUPLICATE                              ;                  ;                       ;
; T80s:cpu1|T80:u0|PC[8]                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; T80s:cpu1|T80:u0|PC[8]~DUPLICATE                               ;                  ;                       ;
; T80s:cpu1|T80:u0|PC[10]                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; T80s:cpu1|T80:u0|PC[10]~DUPLICATE                              ;                  ;                       ;
; T80s:cpu1|T80:u0|Pre_XY_F_M[0]                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; T80s:cpu1|T80:u0|Pre_XY_F_M[0]~DUPLICATE                       ;                  ;                       ;
; T80s:cpu1|T80:u0|R[5]                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; T80s:cpu1|T80:u0|R[5]~DUPLICATE                                ;                  ;                       ;
; T80s:cpu1|T80:u0|RegAddrB_r[0]                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; T80s:cpu1|T80:u0|RegAddrB_r[0]~DUPLICATE                       ;                  ;                       ;
; T80s:cpu1|T80:u0|SP[5]                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; T80s:cpu1|T80:u0|SP[5]~DUPLICATE                               ;                  ;                       ;
; T80s:cpu1|T80:u0|SP[6]                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; T80s:cpu1|T80:u0|SP[6]~DUPLICATE                               ;                  ;                       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][3]            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][3]~DUPLICATE            ;                  ;                       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][0]            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][0]~DUPLICATE            ;                  ;                       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][3]            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][3]~DUPLICATE            ;                  ;                       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][0]            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][0]~DUPLICATE            ;                  ;                       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][7]            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][7]~DUPLICATE            ;                  ;                       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][0]            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][0]~DUPLICATE            ;                  ;                       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[1][1]            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[1][1]~DUPLICATE            ;                  ;                       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL_rtl_0_bypass[10] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL_rtl_0_bypass[10]~DUPLICATE ;                  ;                       ;
; T80s:cpu1|T80:u0|TState[1]                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; T80s:cpu1|T80:u0|TState[1]~DUPLICATE                           ;                  ;                       ;
; T80s:cpu1|T80:u0|TmpAddr[0]                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; T80s:cpu1|T80:u0|TmpAddr[0]~DUPLICATE                          ;                  ;                       ;
; T80s:cpu1|T80:u0|TmpAddr[8]                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; T80s:cpu1|T80:u0|TmpAddr[8]~DUPLICATE                          ;                  ;                       ;
; T80s:cpu1|T80:u0|TmpAddr[11]                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; T80s:cpu1|T80:u0|TmpAddr[11]~DUPLICATE                         ;                  ;                       ;
; T80s:cpu1|T80:u0|XY_Ind                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; T80s:cpu1|T80:u0|XY_Ind~DUPLICATE                              ;                  ;                       ;
; T80s:cpu1|T80:u0|XY_State[1]                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; T80s:cpu1|T80:u0|XY_State[1]~DUPLICATE                         ;                  ;                       ;
; sdClkCount[0]                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sdClkCount[0]~DUPLICATE                                        ;                  ;                       ;
; sdClkCount[2]                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sdClkCount[2]~DUPLICATE                                        ;                  ;                       ;
; sdClkCount[3]                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sdClkCount[3]~DUPLICATE                                        ;                  ;                       ;
; sdClkCount[4]                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sdClkCount[4]~DUPLICATE                                        ;                  ;                       ;
; sdClkCount[5]                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sdClkCount[5]~DUPLICATE                                        ;                  ;                       ;
; sd_controller:sd1|sclk_sig                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sd_controller:sd1|sclk_sig~DUPLICATE                           ;                  ;                       ;
; sd_controller:sd1|state.cmd55                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sd_controller:sd1|state.cmd55~DUPLICATE                        ;                  ;                       ;
; sd_controller:sd1|state.send_cmd                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sd_controller:sd1|state.send_cmd~DUPLICATE                     ;                  ;                       ;
+------------------------------------------------------+------------+---------------------------------------------------+----------------------------+-----------+----------------+----------------------------------------------------------------+------------------+-----------------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 4038 ) ; 0.00 % ( 0 / 4038 )        ; 0.00 % ( 0 / 4038 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 4038 ) ; 0.00 % ( 0 / 4038 )        ; 0.00 % ( 0 / 4038 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 4038 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 0 )      ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in /home/syso/Downloads/fpgacomp/Microcomputer/Microcomputer.pin.


+---------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                               ;
+-------------------------------------------------------------+-----------------------+-------+
; Resource                                                    ; Usage                 ; %     ;
+-------------------------------------------------------------+-----------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 1,808 / 9,430         ; 19 %  ;
; ALMs needed [=A-B+C]                                        ; 1,808                 ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 1,944 / 9,430         ; 21 %  ;
;         [a] ALMs used for LUT logic and registers           ; 389                   ;       ;
;         [b] ALMs used for LUT logic                         ; 1,421                 ;       ;
;         [c] ALMs used for registers                         ; 134                   ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 154 / 9,430           ; 2 %   ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 18 / 9,430            ; < 1 % ;
;         [a] Due to location constrained logic               ; 0                     ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 1                     ;       ;
;         [c] Due to LAB input limits                         ; 17                    ;       ;
;         [d] Due to virtual I/Os                             ; 0                     ;       ;
;                                                             ;                       ;       ;
; Difficulty packing design                                   ; Low                   ;       ;
;                                                             ;                       ;       ;
; Total LABs:  partially or completely used                   ; 231 / 943             ; 24 %  ;
;     -- Logic LABs                                           ; 231                   ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ;       ;
;                                                             ;                       ;       ;
; Combinational ALUT usage for logic                          ; 2,818                 ;       ;
;     -- 7 input functions                                    ; 61                    ;       ;
;     -- 6 input functions                                    ; 722                   ;       ;
;     -- 5 input functions                                    ; 680                   ;       ;
;     -- 4 input functions                                    ; 349                   ;       ;
;     -- <=3 input functions                                  ; 1,006                 ;       ;
; Combinational ALUT usage for route-throughs                 ; 56                    ;       ;
; Dedicated logic registers                                   ; 1,135                 ;       ;
;     -- By type:                                             ;                       ;       ;
;         -- Primary logic registers                          ; 1,045 / 18,860        ; 6 %   ;
;         -- Secondary logic registers                        ; 90 / 18,860           ; < 1 % ;
;     -- By function:                                         ;                       ;       ;
;         -- Design implementation registers                  ; 1,046                 ;       ;
;         -- Routing optimization registers                   ; 89                    ;       ;
;                                                             ;                       ;       ;
; Virtual pins                                                ; 0                     ;       ;
; I/O pins                                                    ; 25 / 224              ; 11 %  ;
;     -- Clock pins                                           ; 1 / 9                 ; 11 %  ;
;     -- Dedicated input pins                                 ; 0 / 11                ; 0 %   ;
;                                                             ;                       ;       ;
; Global signals                                              ; 3                     ;       ;
; M10K blocks                                                 ; 80 / 176              ; 45 %  ;
; Total MLAB memory bits                                      ; 0                     ;       ;
; Total block memory bits                                     ; 631,040 / 1,802,240   ; 35 %  ;
; Total block memory implementation bits                      ; 819,200 / 1,802,240   ; 45 %  ;
; Total DSP Blocks                                            ; 0 / 25                ; 0 %   ;
; Fractional PLLs                                             ; 0 / 4                 ; 0 %   ;
; Global clocks                                               ; 3 / 16                ; 19 %  ;
; Quadrant clocks                                             ; 0 / 88                ; 0 %   ;
; SERDES Transmitters                                         ; 0 / 68                ; 0 %   ;
; SERDES Receivers                                            ; 0 / 68                ; 0 %   ;
; JTAGs                                                       ; 0 / 1                 ; 0 %   ;
; ASMI blocks                                                 ; 0 / 1                 ; 0 %   ;
; CRC blocks                                                  ; 0 / 1                 ; 0 %   ;
; Remote update blocks                                        ; 0 / 1                 ; 0 %   ;
; Impedance control blocks                                    ; 0 / 3                 ; 0 %   ;
; Hard Memory Controllers                                     ; 0 / 1                 ; 0 %   ;
; Average interconnect usage (total/H/V)                      ; 4.6% / 4.6% / 4.5%    ;       ;
; Peak interconnect usage (total/H/V)                         ; 19.5% / 19.3% / 20.4% ;       ;
; Maximum fan-out                                             ; 506                   ;       ;
; Highest non-global fan-out                                  ; 170                   ;       ;
; Total fan-out                                               ; 17246                 ;       ;
; Average fan-out                                             ; 4.16                  ;       ;
+-------------------------------------------------------------+-----------------------+-------+


+---------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                         ;
+-------------------------------------------------------------+----------------------+--------------------------------+
; Statistic                                                   ; Top                  ; hard_block:auto_generated_inst ;
+-------------------------------------------------------------+----------------------+--------------------------------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 1808 / 9430 ( 19 % ) ; 0 / 9430 ( 0 % )               ;
; ALMs needed [=A-B+C]                                        ; 1808                 ; 0                              ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 1944 / 9430 ( 21 % ) ; 0 / 9430 ( 0 % )               ;
;         [a] ALMs used for LUT logic and registers           ; 389                  ; 0                              ;
;         [b] ALMs used for LUT logic                         ; 1421                 ; 0                              ;
;         [c] ALMs used for registers                         ; 134                  ; 0                              ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                    ; 0                              ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 154 / 9430 ( 2 % )   ; 0 / 9430 ( 0 % )               ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 18 / 9430 ( < 1 % )  ; 0 / 9430 ( 0 % )               ;
;         [a] Due to location constrained logic               ; 0                    ; 0                              ;
;         [b] Due to LAB-wide signal conflicts                ; 1                    ; 0                              ;
;         [c] Due to LAB input limits                         ; 17                   ; 0                              ;
;         [d] Due to virtual I/Os                             ; 0                    ; 0                              ;
;                                                             ;                      ;                                ;
; Difficulty packing design                                   ; Low                  ; Low                            ;
;                                                             ;                      ;                                ;
; Total LABs:  partially or completely used                   ; 231 / 943 ( 24 % )   ; 0 / 943 ( 0 % )                ;
;     -- Logic LABs                                           ; 231                  ; 0                              ;
;     -- Memory LABs (up to half of total LABs)               ; 0                    ; 0                              ;
;                                                             ;                      ;                                ;
; Combinational ALUT usage for logic                          ; 2818                 ; 0                              ;
;     -- 7 input functions                                    ; 61                   ; 0                              ;
;     -- 6 input functions                                    ; 722                  ; 0                              ;
;     -- 5 input functions                                    ; 680                  ; 0                              ;
;     -- 4 input functions                                    ; 349                  ; 0                              ;
;     -- <=3 input functions                                  ; 1006                 ; 0                              ;
; Combinational ALUT usage for route-throughs                 ; 56                   ; 0                              ;
; Memory ALUT usage                                           ; 0                    ; 0                              ;
;     -- 64-address deep                                      ; 0                    ; 0                              ;
;     -- 32-address deep                                      ; 0                    ; 0                              ;
;                                                             ;                      ;                                ;
; Dedicated logic registers                                   ; 0                    ; 0                              ;
;     -- By type:                                             ;                      ;                                ;
;         -- Primary logic registers                          ; 1045 / 18860 ( 6 % ) ; 0 / 18860 ( 0 % )              ;
;         -- Secondary logic registers                        ; 90 / 18860 ( < 1 % ) ; 0 / 18860 ( 0 % )              ;
;     -- By function:                                         ;                      ;                                ;
;         -- Design implementation registers                  ; 1046                 ; 0                              ;
;         -- Routing optimization registers                   ; 89                   ; 0                              ;
;                                                             ;                      ;                                ;
;                                                             ;                      ;                                ;
; Virtual pins                                                ; 0                    ; 0                              ;
; I/O pins                                                    ; 25                   ; 0                              ;
; I/O registers                                               ; 0                    ; 0                              ;
; Total block memory bits                                     ; 631040               ; 0                              ;
; Total block memory implementation bits                      ; 819200               ; 0                              ;
; M10K block                                                  ; 80 / 176 ( 45 % )    ; 0 / 176 ( 0 % )                ;
; Clock enable block                                          ; 3 / 104 ( 2 % )      ; 0 / 104 ( 0 % )                ;
;                                                             ;                      ;                                ;
; Connections                                                 ;                      ;                                ;
;     -- Input Connections                                    ; 2                    ; 0                              ;
;     -- Registered Input Connections                         ; 0                    ; 0                              ;
;     -- Output Connections                                   ; 2                    ; 0                              ;
;     -- Registered Output Connections                        ; 0                    ; 0                              ;
;                                                             ;                      ;                                ;
; Internal Connections                                        ;                      ;                                ;
;     -- Total Connections                                    ; 18416                ; 0                              ;
;     -- Registered Connections                               ; 8459                 ; 0                              ;
;                                                             ;                      ;                                ;
; External Connections                                        ;                      ;                                ;
;     -- Top                                                  ; 4                    ; 0                              ;
;     -- hard_block:auto_generated_inst                       ; 0                    ; 0                              ;
;                                                             ;                      ;                                ;
; Partition Interface                                         ;                      ;                                ;
;     -- Input Ports                                          ; 5                    ; 0                              ;
;     -- Output Ports                                         ; 18                   ; 0                              ;
;     -- Bidir Ports                                          ; 2                    ; 0                              ;
;                                                             ;                      ;                                ;
; Registered Ports                                            ;                      ;                                ;
;     -- Registered Input Ports                               ; 0                    ; 0                              ;
;     -- Registered Output Ports                              ; 0                    ; 0                              ;
;                                                             ;                      ;                                ;
; Port Connectivity                                           ;                      ;                                ;
;     -- Input Ports driven by GND                            ; 0                    ; 0                              ;
;     -- Output Ports driven by GND                           ; 0                    ; 0                              ;
;     -- Input Ports driven by VCC                            ; 0                    ; 0                              ;
;     -- Output Ports driven by VCC                           ; 0                    ; 0                              ;
;     -- Input Ports with no Source                           ; 0                    ; 0                              ;
;     -- Output Ports with no Source                          ; 0                    ; 0                              ;
;     -- Input Ports with no Fanout                           ; 0                    ; 0                              ;
;     -- Output Ports with no Fanout                          ; 0                    ; 0                              ;
+-------------------------------------------------------------+----------------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                 ;
+---------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+
; Name    ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ;
+---------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+
; clk     ; H13   ; 7A       ; 38           ; 45           ; 0            ; 509                   ; 0                  ; yes    ; no             ; no              ; no       ; Off          ; 3.3-V LVCMOS ; Off         ; --                        ; User                 ;
; n_reset ; H18   ; 7A       ; 48           ; 45           ; 17           ; 310                   ; 0                  ; yes    ; no             ; no              ; no       ; On           ; 3.3-V LVCMOS ; Off         ; --                        ; User                 ;
; rxd1    ; T9    ; 3B       ; 19           ; 0            ; 17           ; 7                     ; 0                  ; no     ; no             ; no              ; no       ; On           ; 3.3-V LVCMOS ; Off         ; --                        ; User                 ;
; rxd2    ; R15   ; 5A       ; 54           ; 15           ; 20           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; On           ; 3.3-V LVCMOS ; Off         ; --                        ; User                 ;
; sdMISO  ; D3    ; 2A       ; 0            ; 20           ; 3            ; 13                    ; 0                  ; no     ; no             ; no              ; no       ; On           ; 3.3-V LVCMOS ; Off         ; --                        ; User                 ;
+---------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name      ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; driveLED  ; U1    ; 2A       ; 0            ; 19           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hSync     ; T19   ; 5A       ; 54           ; 14           ; 77           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; rts1      ; U11   ; 3B       ; 24           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; rts2      ; R16   ; 5A       ; 54           ; 16           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; sdCS      ; C2    ; 2A       ; 0            ; 21           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; sdMOSI    ; E2    ; 2A       ; 0            ; 20           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; sdSCLK    ; L1    ; 2A       ; 0            ; 20           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; txd1      ; T10   ; 3B       ; 23           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; txd2      ; R21   ; 5A       ; 54           ; 16           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; vSync     ; T20   ; 5A       ; 54           ; 14           ; 94           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; video     ; P22   ; 5A       ; 54           ; 16           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; videoB0   ; M22   ; 5B       ; 54           ; 19           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; videoB1   ; L22   ; 5B       ; 54           ; 19           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; videoG0   ; M20   ; 5B       ; 54           ; 20           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; videoG1   ; M21   ; 5B       ; 54           ; 20           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; videoR0   ; K21   ; 5B       ; 54           ; 21           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; videoR1   ; K22   ; 5B       ; 54           ; 21           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; videoSync ; R17   ; 5A       ; 54           ; 16           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+--------------------+---------------------------+---------------------+-----------------------------+----------------------+----------------------+--------------------------------------------+
; Name    ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Input Termination ; Output Termination ; Termination Control Block ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group                        ;
+---------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+--------------------+---------------------------+---------------------+-----------------------------+----------------------+----------------------+--------------------------------------------+
; ps2Clk  ; N21   ; 5B       ; 54           ; 18           ; 94           ; 7                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off               ; Off                ; --                        ; 0                   ; Off                         ; User                 ; 0 pF                 ; SBCTextDisplayRGB:io2|ps2ClkOut            ;
; ps2Data ; N20   ; 5B       ; 54           ; 18           ; 77           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off               ; Off                ; --                        ; 0                   ; Off                         ; User                 ; 0 pF                 ; SBCTextDisplayRGB:io2|ps2DataOut~DUPLICATE ;
+---------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+--------------------+---------------------------+---------------------+-----------------------------+----------------------+----------------------+--------------------------------------------+


+---------------------------------------------------------------------------+
; I/O Bank Usage                                                            ;
+----------+-----------------+---------------+--------------+---------------+
; I/O Bank ; Usage           ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+-----------------+---------------+--------------+---------------+
; 2A       ; 5 / 16 ( 31 % ) ; 3.3V          ; --           ; 3.3V          ;
; 3A       ; 0 / 16 ( 0 % )  ; 3.3V          ; --           ; 3.3V          ;
; 3B       ; 3 / 32 ( 9 % )  ; 3.3V          ; --           ; 3.3V          ;
; 4A       ; 0 / 48 ( 0 % )  ; 3.3V          ; --           ; 3.3V          ;
; 5A       ; 7 / 16 ( 44 % ) ; 3.3V          ; --           ; 3.3V          ;
; 5B       ; 8 / 16 ( 50 % ) ; 3.3V          ; --           ; 3.3V          ;
; 7A       ; 2 / 48 ( 4 % )  ; 3.3V          ; --           ; 3.3V          ;
; 8A       ; 0 / 32 ( 0 % )  ; 3.3V          ; --           ; 3.3V          ;
+----------+-----------------+---------------+--------------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                            ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage             ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A2       ; 288        ; 9A       ; ^MSEL2                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A3       ;            ; --       ; VCCBAT                          ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; A4       ; 290        ; 9A       ; ^nCONFIG                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A5       ; 264        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A6       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; A7       ; 273        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A8       ; 271        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A9       ; 262        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A10      ; 260        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A12      ; 242        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A13      ; 230        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A14      ; 218        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A15      ; 216        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A16      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; A17      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A18      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A19      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA1      ; 29         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA2      ; 31         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA3      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA4      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA5      ; 53         ; 3A       ; ^AS_DATA2, DATA2                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AA6      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA7      ; 79         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA8      ; 82         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA9      ; 89         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA10     ; 87         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA11     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA12     ; 105        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA13     ; 113        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA14     ; 111        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA15     ; 116        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA16     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AA17     ; 127        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA18     ; 129        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA19     ; 130        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA20     ; 132        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA21     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AA22     ; 137        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB1      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB3      ; 55         ; 3A       ; ^AS_DATA1, DATA1                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB4      ; 57         ; 3A       ; ^AS_DATA0, ASDO, DATA0          ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB5      ; 76         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB6      ; 74         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB7      ; 81         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB8      ; 84         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB9      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB10     ; 98         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB11     ; 100        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB12     ; 108        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB13     ; 106        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB14     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB15     ; 114        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB16     ;            ; 4A       ; VREFB4AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AB17     ; 119        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB18     ; 121        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB19     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB20     ; 122        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB21     ; 124        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB22     ; 135        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B3       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B4       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B5       ; 266        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B6       ; 268        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B7       ; 270        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B8       ;            ; 8A       ; VREFB8AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; B9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B10      ; 263        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B11      ; 250        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B12      ; 240        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B13      ; 228        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B15      ; 225        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B16      ; 204        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B17      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B18      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B19      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; B20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C1       ; 16         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C2       ; 18         ; 2A       ; sdCS                            ; output ; 3.3-V LVCMOS ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; C3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C5       ; 292        ; 9A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C6       ; 272        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C7       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; C8       ; 278        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C9       ; 265        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C10      ;            ; --       ; VCCPD7A8A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; C11      ; 248        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C12      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; C13      ; 241        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C14      ;            ; 7A       ; VREFB7AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; C15      ; 223        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C16      ; 206        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C18      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C19      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C22      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; D1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D3       ; 22         ; 2A       ; sdMISO                          ; input  ; 3.3-V LVCMOS ;                     ; Row I/O      ; Y               ; no       ; On           ;
; D4       ;            ; 2A       ; VCCIO2A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; D5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D6       ; 274        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D7       ; 276        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D8       ;            ; --       ; VCCPD7A8A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; D9       ; 277        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D11      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D12      ; 247        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D13      ; 239        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D14      ;            ; --       ; VCCPD7A8A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; D15      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; D16      ;            ; --       ; VCCPD7A8A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; D17      ; 207        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D18      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D19      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E1       ;            ; --       ; VCCPD1A2A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; E2       ; 20         ; 2A       ; sdMOSI                          ; output ; 3.3-V LVCMOS ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; E3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E5       ; 289        ; 9A       ; ^MSEL3                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E6       ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E7       ; 282        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E8       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; E9       ; 275        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E10      ; 267        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E11      ;            ; --       ; VCCPD7A8A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; E12      ; 249        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E14      ; 231        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E15      ; 215        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E16      ; 209        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E17      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E18      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; E19      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F3       ; 291        ; 9A       ; ^MSEL4                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F4       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F6       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F7       ; 280        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F8       ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; F9       ; 269        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F10      ; 253        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F11      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; F12      ; 238        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F13      ; 233        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F14      ; 226        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F15      ; 217        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F17      ; 202        ; 7A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F18      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F19      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F21      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; F22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G1       ; 17         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G2       ; 19         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G5       ; 287        ; 9A       ; ^nCE                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G6       ; 279        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G7       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; G8       ; 258        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G10      ; 251        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G11      ; 236        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G12      ; 245        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G13      ; 237        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G14      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; G15      ; 224        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G16      ; 210        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G17      ; 208        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G18      ; 211        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G19      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H5       ; 286        ; 9A       ; ^nSTATUS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H6       ; 281        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H8       ; 256        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H9       ; 261        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H10      ; 234        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H11      ; 243        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H13      ; 235        ; 7A       ; clk                             ; input  ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; H14      ; 227        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H15      ; 221        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H16      ; 219        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H17      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; H18      ; 213        ; 7A       ; n_reset                         ; input  ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; On           ;
; H19      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J1       ;            ; 2A       ; VCCIO2A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; J2       ;            ; --       ; VCCPD1A2A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; J3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J4       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J6       ; 285        ; 9A       ; ^MSEL1                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J7       ; 255        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J8       ; 257        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J9       ; 259        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J11      ; 232        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J13      ; 229        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J16      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J17      ; 220        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J18      ; 214        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J19      ; 212        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K3       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K5       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K6       ; 284        ; 9A       ; ^CONF_DONE                      ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K7       ; 254        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K9       ; 246        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K16      ; 222        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K17      ; 178        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K18      ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; K19      ; 205        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K20      ; 203        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K21      ; 183        ; 5B       ; videoR0                         ; output ; 3.3-V LVCMOS ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; K22      ; 185        ; 5B       ; videoR1                         ; output ; 3.3-V LVCMOS ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; L1       ; 21         ; 2A       ; sdSCLK                          ; output ; 3.3-V LVCMOS ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; L2       ; 23         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L4       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L6       ; 283        ; 9A       ; ^MSEL0                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L7       ; 252        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L8       ; 244        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L9       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L16      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L17      ; 180        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L18      ; 184        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L19      ; 182        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L20      ;            ; 5B       ; VREFB5BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; L21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L22      ; 177        ; 5B       ; videoB1                         ; output ; 3.3-V LVCMOS ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; M1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M3       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M5       ; 48         ; 3A       ; #TDO                            ; output ;              ;                     ; --           ;                 ; --       ; --           ;
; M6       ; 70         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M7       ; 72         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M8       ; 86         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M9       ; 88         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M16      ; 172        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M17      ;            ; 5B       ; VCCPD5B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; M18      ; 176        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M19      ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; M20      ; 179        ; 5B       ; videoG0                         ; output ; 3.3-V LVCMOS ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; M21      ; 181        ; 5B       ; videoG1                         ; output ; 3.3-V LVCMOS ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; M22      ; 175        ; 5B       ; videoB0                         ; output ; 3.3-V LVCMOS ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; N1       ; 24         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N2       ; 26         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N4       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N6       ; 64         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N8       ; 80         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N9       ; 104        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N16      ; 170        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N18      ;            ; 5B       ; VCCPD5B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; N19      ; 174        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N20      ; 171        ; 5B       ; ps2Data                         ; bidir  ; 3.3-V LVCMOS ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; N21      ; 173        ; 5B       ; ps2Clk                          ; bidir  ; 3.3-V LVCMOS ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; N22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P3       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P5       ; 50         ; 3A       ; #TMS                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; P6       ; 62         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P7       ; 73         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P8       ; 78         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P9       ; 102        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P12      ; 97         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P14      ; 142        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P16      ; 167        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P17      ; 169        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P18      ; 168        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P19      ; 166        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P20      ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; P21      ;            ; 5A       ; VCCPD5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; P22      ; 164        ; 5A       ; video                           ; output ; 3.3-V LVCMOS ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; R1       ;            ; 2A       ; VCCIO2A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; R2       ;            ; --       ; VCCPD1A2A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; R3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R4       ; 49         ; 3A       ; ^nCSO, DATA4                    ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; R5       ; 60         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R6       ; 58         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R7       ; 71         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R8       ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; R9       ; 93         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R10      ; 99         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R11      ; 101        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R12      ; 95         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R14      ; 144        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R15      ; 161        ; 5A       ; rxd2                            ; input  ; 3.3-V LVCMOS ;                     ; Row I/O      ; Y               ; no       ; On           ;
; R16      ; 163        ; 5A       ; rts2                            ; output ; 3.3-V LVCMOS ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; R17      ; 165        ; 5A       ; videoSync                       ; output ; 3.3-V LVCMOS ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; R18      ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; R19      ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; R20      ;            ; 5A       ; VREFB5AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; R21      ; 162        ; 5A       ; txd2                            ; output ; 3.3-V LVCMOS ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; R22      ; 160        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T3       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T4       ; 51         ; 3A       ; ^AS_DATA3, DATA3                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; T5       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T6       ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; T7       ; 66         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T8       ; 68         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T9       ; 83         ; 3B       ; rxd1                            ; input  ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; On           ;
; T10      ; 91         ; 3B       ; txd1                            ; output ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; T11      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; T12      ; 110        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T13      ; 112        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T14      ; 126        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T15      ; 159        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T17      ; 157        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T18      ; 155        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T19      ; 154        ; 5A       ; hSync                           ; output ; 3.3-V LVCMOS ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; T20      ; 156        ; 5A       ; vSync                           ; output ; 3.3-V LVCMOS ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; T21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T22      ; 158        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U1       ; 25         ; 2A       ; driveLED                        ; output ; 3.3-V LVCMOS ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; U2       ; 27         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U6       ; 67         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U7       ; 59         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U8       ; 61         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U10      ; 85         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U11      ; 94         ; 3B       ; rts1                            ; output ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; U12      ; 96         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U13      ; 109        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U14      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; U15      ; 128        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U16      ; 150        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U17      ; 152        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U18      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U19      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; U20      ; 153        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U21      ; 151        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U22      ; 146        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V3       ; 56         ; 3A       ; ^DCLK                           ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; V4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V5       ; 52         ; 3A       ; #TCK                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; V6       ; 69         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V8       ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; V9       ; 75         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V10      ; 77         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V11      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V13      ; 107        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V14      ; 118        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V15      ; 120        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V16      ; 134        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V18      ; 149        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V19      ; 147        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V20      ; 131        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V21      ; 148        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W1       ;            ; 2A       ; VREFB2AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; W2       ; 28         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W5       ; 54         ; 3A       ; #TDI                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; W6       ;            ; 3A       ; VCCPD3A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W7       ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W8       ; 63         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W9       ; 65         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W10      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W11      ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W12      ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W13      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W14      ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W15      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W16      ; 136        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W17      ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W18      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W19      ; 133        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W20      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W21      ; 145        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W22      ; 140        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y3       ; 30         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y4       ;            ; 2A       ; VCCIO2A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; Y5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y6       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y7       ;            ; 3A       ; VREFB3AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; Y8       ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; Y9       ; 92         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y10      ; 90         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y11      ; 103        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y12      ;            ; 3B       ; VREFB3BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; Y13      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; Y14      ; 115        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y15      ; 117        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y16      ; 123        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y17      ; 125        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y19      ; 141        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y20      ; 139        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y21      ; 143        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y22      ; 138        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+--------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                           ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M10Ks ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                                                                              ; Library Name ;
+------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+--------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |Microcomputer                                       ; 1807.5 (106.1)       ; 1943.0 (107.6)                   ; 152.5 (2.4)                                       ; 17.0 (0.9)                       ; 0.0 (0.0)            ; 2818 (152)          ; 1135 (27)                 ; 0 (0)         ; 631040            ; 80    ; 0          ; 25   ; 0            ; |Microcomputer                                                                                                                                   ; work         ;
;    |InternalRam4K:ram1|                              ; 9.7 (0.0)            ; 14.7 (0.0)                       ; 5.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (0)              ; 3 (0)                     ; 0 (0)         ; 524288            ; 64    ; 0          ; 0    ; 0            ; |Microcomputer|InternalRam4K:ram1                                                                                                                ; work         ;
;       |altsyncram:altsyncram_component|              ; 9.7 (0.0)            ; 14.7 (0.0)                       ; 5.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (0)              ; 3 (0)                     ; 0 (0)         ; 524288            ; 64    ; 0          ; 0    ; 0            ; |Microcomputer|InternalRam4K:ram1|altsyncram:altsyncram_component                                                                                ; work         ;
;          |altsyncram_ku04:auto_generated|            ; 9.7 (1.3)            ; 14.7 (1.7)                       ; 5.0 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (1)              ; 3 (3)                     ; 0 (0)         ; 524288            ; 64    ; 0          ; 0    ; 0            ; |Microcomputer|InternalRam4K:ram1|altsyncram:altsyncram_component|altsyncram_ku04:auto_generated                                                 ; work         ;
;             |decode_dla:decode3|                     ; 4.2 (4.2)            ; 7.0 (7.0)                        ; 2.8 (2.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Microcomputer|InternalRam4K:ram1|altsyncram:altsyncram_component|altsyncram_ku04:auto_generated|decode_dla:decode3                              ; work         ;
;             |decode_dla:rden_decode|                 ; 4.2 (4.2)            ; 6.0 (6.0)                        ; 1.8 (1.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Microcomputer|InternalRam4K:ram1|altsyncram:altsyncram_component|altsyncram_ku04:auto_generated|decode_dla:rden_decode                          ; work         ;
;    |SBCTextDisplayRGB:io2|                           ; 684.2 (603.3)        ; 725.7 (643.0)                    ; 41.5 (39.7)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1108 (950)          ; 418 (418)                 ; 0 (0)         ; 40960             ; 5     ; 0          ; 0    ; 0            ; |Microcomputer|SBCTextDisplayRGB:io2                                                                                                             ; work         ;
;       |CGABoldRomReduced:\GEN_REDUCED_CHARS:fontRom| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |Microcomputer|SBCTextDisplayRGB:io2|CGABoldRomReduced:\GEN_REDUCED_CHARS:fontRom                                                                ; work         ;
;          |altsyncram:altsyncram_component|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |Microcomputer|SBCTextDisplayRGB:io2|CGABoldRomReduced:\GEN_REDUCED_CHARS:fontRom|altsyncram:altsyncram_component                                ; work         ;
;             |altsyncram_jjh1:auto_generated|         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |Microcomputer|SBCTextDisplayRGB:io2|CGABoldRomReduced:\GEN_REDUCED_CHARS:fontRom|altsyncram:altsyncram_component|altsyncram_jjh1:auto_generated ; work         ;
;       |DisplayRam2K:\GEN_2KATTRAM:dispAttRam|        ; 0.0 (0.0)            ; 1.0 (0.0)                        ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 0 (0)                     ; 0 (0)         ; 16384             ; 2     ; 0          ; 0    ; 0            ; |Microcomputer|SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam                                                                       ; work         ;
;          |altsyncram:altsyncram_component|           ; 0.0 (0.0)            ; 1.0 (0.0)                        ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 0 (0)                     ; 0 (0)         ; 16384             ; 2     ; 0          ; 0    ; 0            ; |Microcomputer|SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component                                       ; work         ;
;             |altsyncram_1ed2:auto_generated|         ; 0.0 (0.0)            ; 1.0 (1.0)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 16384             ; 2     ; 0          ; 0    ; 0            ; |Microcomputer|SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_1ed2:auto_generated        ; work         ;
;       |DisplayRam2K:\GEN_2KRAM:dispCharRam|          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 16384             ; 2     ; 0          ; 0    ; 0            ; |Microcomputer|SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam                                                                         ; work         ;
;          |altsyncram:altsyncram_component|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 16384             ; 2     ; 0          ; 0    ; 0            ; |Microcomputer|SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component                                         ; work         ;
;             |altsyncram_1ed2:auto_generated|         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 16384             ; 2     ; 0          ; 0    ; 0            ; |Microcomputer|SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_1ed2:auto_generated          ; work         ;
;       |lpm_divide:Mod0|                              ; 39.7 (0.0)           ; 39.7 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 78 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Microcomputer|SBCTextDisplayRGB:io2|lpm_divide:Mod0                                                                                             ; work         ;
;          |lpm_divide_45m:auto_generated|             ; 39.7 (0.0)           ; 39.7 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 78 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Microcomputer|SBCTextDisplayRGB:io2|lpm_divide:Mod0|lpm_divide_45m:auto_generated                                                               ; work         ;
;             |sign_div_unsign_7nh:divider|            ; 39.7 (0.0)           ; 39.7 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 78 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Microcomputer|SBCTextDisplayRGB:io2|lpm_divide:Mod0|lpm_divide_45m:auto_generated|sign_div_unsign_7nh:divider                                   ; work         ;
;                |alt_u_div_k2f:divider|               ; 39.7 (39.7)          ; 39.7 (39.7)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 78 (78)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Microcomputer|SBCTextDisplayRGB:io2|lpm_divide:Mod0|lpm_divide_45m:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_k2f:divider             ; work         ;
;       |lpm_divide:Mod1|                              ; 40.3 (0.0)           ; 42.0 (0.0)                       ; 1.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 78 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Microcomputer|SBCTextDisplayRGB:io2|lpm_divide:Mod1                                                                                             ; work         ;
;          |lpm_divide_45m:auto_generated|             ; 40.3 (0.0)           ; 42.0 (0.0)                       ; 1.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 78 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Microcomputer|SBCTextDisplayRGB:io2|lpm_divide:Mod1|lpm_divide_45m:auto_generated                                                               ; work         ;
;             |sign_div_unsign_7nh:divider|            ; 40.3 (0.0)           ; 42.0 (0.0)                       ; 1.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 78 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Microcomputer|SBCTextDisplayRGB:io2|lpm_divide:Mod1|lpm_divide_45m:auto_generated|sign_div_unsign_7nh:divider                                   ; work         ;
;                |alt_u_div_k2f:divider|               ; 40.3 (40.3)          ; 42.0 (42.0)                      ; 1.7 (1.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 78 (78)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Microcomputer|SBCTextDisplayRGB:io2|lpm_divide:Mod1|lpm_divide_45m:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_k2f:divider             ; work         ;
;    |T80s:cpu1|                                       ; 783.8 (6.6)          ; 825.9 (6.5)                      ; 58.3 (0.0)                                        ; 16.1 (0.1)                       ; 0.0 (0.0)            ; 1166 (6)            ; 426 (13)                  ; 0 (0)         ; 128               ; 2     ; 0          ; 0    ; 0            ; |Microcomputer|T80s:cpu1                                                                                                                         ; work         ;
;       |T80:u0|                                       ; 777.0 (367.6)        ; 819.4 (377.7)                    ; 58.4 (21.7)                                       ; 16.0 (11.6)                      ; 0.0 (0.0)            ; 1160 (552)          ; 413 (247)                 ; 0 (0)         ; 128               ; 2     ; 0          ; 0    ; 0            ; |Microcomputer|T80s:cpu1|T80:u0                                                                                                                  ; work         ;
;          |T80_ALU:alu|                               ; 91.0 (91.0)          ; 96.5 (96.5)                      ; 5.5 (5.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 155 (155)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Microcomputer|T80s:cpu1|T80:u0|T80_ALU:alu                                                                                                      ; work         ;
;          |T80_MCode:mcode|                           ; 208.5 (208.5)        ; 217.7 (217.7)                    ; 9.2 (9.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 320 (320)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Microcomputer|T80s:cpu1|T80:u0|T80_MCode:mcode                                                                                                  ; work         ;
;          |T80_Reg:Regs|                              ; 109.9 (109.9)        ; 127.5 (127.5)                    ; 22.0 (22.0)                                       ; 4.4 (4.4)                        ; 0.0 (0.0)            ; 133 (133)           ; 166 (166)                 ; 0 (0)         ; 128               ; 2     ; 0          ; 0    ; 0            ; |Microcomputer|T80s:cpu1|T80:u0|T80_Reg:Regs                                                                                                     ; work         ;
;             |altsyncram:RegsH_rtl_0|                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 64                ; 1     ; 0          ; 0    ; 0            ; |Microcomputer|T80s:cpu1|T80:u0|T80_Reg:Regs|altsyncram:RegsH_rtl_0                                                                              ; work         ;
;                |altsyncram_6tm1:auto_generated|      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 64                ; 1     ; 0          ; 0    ; 0            ; |Microcomputer|T80s:cpu1|T80:u0|T80_Reg:Regs|altsyncram:RegsH_rtl_0|altsyncram_6tm1:auto_generated                                               ; work         ;
;             |altsyncram:RegsL_rtl_0|                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 64                ; 1     ; 0          ; 0    ; 0            ; |Microcomputer|T80s:cpu1|T80:u0|T80_Reg:Regs|altsyncram:RegsL_rtl_0                                                                              ; work         ;
;                |altsyncram_6tm1:auto_generated|      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 64                ; 1     ; 0          ; 0    ; 0            ; |Microcomputer|T80s:cpu1|T80:u0|T80_Reg:Regs|altsyncram:RegsL_rtl_0|altsyncram_6tm1:auto_generated                                               ; work         ;
;    |Z80_CPM_BASIC_ROM:rom1|                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 65536             ; 8     ; 0          ; 0    ; 0            ; |Microcomputer|Z80_CPM_BASIC_ROM:rom1                                                                                                            ; work         ;
;       |altsyncram:altsyncram_component|              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 65536             ; 8     ; 0          ; 0    ; 0            ; |Microcomputer|Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component                                                                            ; work         ;
;          |altsyncram_6ef1:auto_generated|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 65536             ; 8     ; 0          ; 0    ; 0            ; |Microcomputer|Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_6ef1:auto_generated                                             ; work         ;
;    |bufferedUART:io1|                                ; 70.8 (70.8)          ; 81.2 (81.2)                      ; 10.4 (10.4)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 116 (116)           ; 81 (81)                   ; 0 (0)         ; 128               ; 1     ; 0          ; 0    ; 0            ; |Microcomputer|bufferedUART:io1                                                                                                                  ; work         ;
;       |altsyncram:rxBuffer_rtl_0|                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 128               ; 1     ; 0          ; 0    ; 0            ; |Microcomputer|bufferedUART:io1|altsyncram:rxBuffer_rtl_0                                                                                        ; work         ;
;          |altsyncram_jik1:auto_generated|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 128               ; 1     ; 0          ; 0    ; 0            ; |Microcomputer|bufferedUART:io1|altsyncram:rxBuffer_rtl_0|altsyncram_jik1:auto_generated                                                         ; work         ;
;    |sd_controller:sd1|                               ; 153.0 (153.0)        ; 187.9 (187.9)                    ; 34.9 (34.9)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 258 (258)           ; 180 (180)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Microcomputer|sd_controller:sd1                                                                                                                 ; work         ;
+------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+--------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+--------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                      ;
+-----------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; Name      ; Pin Type ; D1 ; D3_0 ; D3_1 ; D4 ; D5   ; D5 OE ; D5 OCT ; T11 (Postamble Gating) ; T11 (Postamble Ungating) ;
+-----------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; txd1      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; rts1      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; rxd2      ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; txd2      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; rts2      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; videoSync ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; video     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; videoR0   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; videoG0   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; videoB0   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; videoR1   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; videoG1   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; videoB1   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; hSync     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; vSync     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; sdCS      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; sdMOSI    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; sdSCLK    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; driveLED  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ps2Clk    ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ps2Data   ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; clk       ; Input    ; -- ; (0)  ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; n_reset   ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; sdMISO    ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; rxd1      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
+-----------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+


+--------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                       ;
+--------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                    ; Pad To Core Index ; Setting ;
+--------------------------------------------------------+-------------------+---------+
; rxd2                                                   ;                   ;         ;
; ps2Clk                                                 ;                   ;         ;
;      - SBCTextDisplayRGB:io2|Add18~1                   ; 1                 ; 0       ;
;      - SBCTextDisplayRGB:io2|Add18~17                  ; 1                 ; 0       ;
;      - SBCTextDisplayRGB:io2|Add18~21                  ; 1                 ; 0       ;
;      - SBCTextDisplayRGB:io2|Add18~5                   ; 1                 ; 0       ;
;      - SBCTextDisplayRGB:io2|Add18~9                   ; 1                 ; 0       ;
;      - SBCTextDisplayRGB:io2|ps2ClkFiltered~0          ; 1                 ; 0       ;
;      - SBCTextDisplayRGB:io2|ps2ClkFilter[5]~0         ; 1                 ; 0       ;
; ps2Data                                                ;                   ;         ;
;      - SBCTextDisplayRGB:io2|ps2Byte[7]                ; 1                 ; 0       ;
; clk                                                    ;                   ;         ;
;      - serialClkCount[15]                              ; 1                 ; 0       ;
;      - sdClock                                         ; 1                 ; 0       ;
;      - cpuClock                                        ; 1                 ; 0       ;
; n_reset                                                ;                   ;         ;
;      - SBCTextDisplayRGB:io2|cursorVert[1]             ; 1                 ; 0       ;
;      - SBCTextDisplayRGB:io2|cursorVert[0]             ; 1                 ; 0       ;
;      - sd_controller:sd1|cmd_mode                      ; 1                 ; 0       ;
;      - sd_controller:sd1|cmd_out[55]~1                 ; 1                 ; 0       ;
;      - sd_controller:sd1|data_sig[7]~1                 ; 1                 ; 0       ;
;      - sd_controller:sd1|init_busy                     ; 1                 ; 0       ;
;      - sd_controller:sd1|block_busy                    ; 1                 ; 0       ;
;      - SBCTextDisplayRGB:io2|dispState.idle            ; 1                 ; 0       ;
;      - SBCTextDisplayRGB:io2|dispState.clearC2         ; 1                 ; 0       ;
;      - SBCTextDisplayRGB:io2|dispState.ins2            ; 1                 ; 0       ;
;      - SBCTextDisplayRGB:io2|dispState.del2            ; 1                 ; 0       ;
;      - SBCTextDisplayRGB:io2|dispState.clearLine       ; 1                 ; 0       ;
;      - SBCTextDisplayRGB:io2|dispState.clearScreen     ; 1                 ; 0       ;
;      - SBCTextDisplayRGB:io2|dispState.clearChar       ; 1                 ; 0       ;
;      - SBCTextDisplayRGB:io2|dispState.dispNextLoc     ; 1                 ; 0       ;
;      - SBCTextDisplayRGB:io2|dispState.dispWrite       ; 1                 ; 0       ;
;      - SBCTextDisplayRGB:io2|dispState.clearL2         ; 1                 ; 0       ;
;      - SBCTextDisplayRGB:io2|dispState.clearS2         ; 1                 ; 0       ;
;      - SBCTextDisplayRGB:io2|cursorVert[4]~27          ; 1                 ; 0       ;
;      - SBCTextDisplayRGB:io2|dispState.del3            ; 1                 ; 0       ;
;      - SBCTextDisplayRGB:io2|dispState.insertLine      ; 1                 ; 0       ;
;      - SBCTextDisplayRGB:io2|dispState.ins3            ; 1                 ; 0       ;
;      - SBCTextDisplayRGB:io2|dispState.deleteLine      ; 1                 ; 0       ;
;      - SBCTextDisplayRGB:io2|cursorHoriz[6]~24         ; 1                 ; 0       ;
;      - SBCTextDisplayRGB:io2|dispWR                    ; 1                 ; 0       ;
;      - sd_controller:sd1|sd_read_flag                  ; 1                 ; 0       ;
;      - sd_controller:sd1|bit_counter[7]~6              ; 1                 ; 0       ;
;      - sd_controller:sd1|response_mode                 ; 1                 ; 0       ;
;      - sd_controller:sd1|return_state.cmd55            ; 1                 ; 0       ;
;      - sd_controller:sd1|return_state.cmd41            ; 1                 ; 0       ;
;      - sd_controller:sd1|return_state.write_block_init ; 1                 ; 0       ;
;      - sd_controller:sd1|byte_counter[9]~1             ; 1                 ; 0       ;
;      - sd_controller:sd1|sd_write_flag~0               ; 1                 ; 0       ;
;      - sd_controller:sd1|return_state.poll_cmd         ; 1                 ; 0       ;
;      - sd_controller:sd1|return_state.read_block_wait  ; 1                 ; 0       ;
;      - sd_controller:sd1|dout[0]                       ; 1                 ; 0       ;
;      - sd_controller:sd1|dout[7]                       ; 1                 ; 0       ;
;      - sd_controller:sd1|dout[5]                       ; 1                 ; 0       ;
;      - sd_controller:sd1|dout[2]                       ; 1                 ; 0       ;
;      - sd_controller:sd1|dout[1]                       ; 1                 ; 0       ;
;      - sd_controller:sd1|dout[4]                       ; 1                 ; 0       ;
;      - sd_controller:sd1|dout[6]                       ; 1                 ; 0       ;
;      - sd_controller:sd1|dout[3]                       ; 1                 ; 0       ;
;      - SBCTextDisplayRGB:io2|paramCount[2]~2           ; 1                 ; 0       ;
;      - SBCTextDisplayRGB:io2|attInverse~0              ; 1                 ; 0       ;
;      - SBCTextDisplayRGB:io2|savedCursorVert[4]~0      ; 1                 ; 0       ;
;      - SBCTextDisplayRGB:io2|dispCharWRData[7]~0       ; 1                 ; 0       ;
;      - SBCTextDisplayRGB:io2|dispByteSent~0            ; 1                 ; 0       ;
;      - SBCTextDisplayRGB:io2|cursorVertRestore[0]~3    ; 1                 ; 0       ;
;      - SBCTextDisplayRGB:io2|attInverse~2              ; 1                 ; 0       ;
;      - sd_controller:sd1|return_state.cmd0~2           ; 1                 ; 0       ;
;      - sd_controller:sd1|block_start_ack               ; 1                 ; 0       ;
;      - sd_controller:sd1|recv_data[0]~0                ; 1                 ; 0       ;
;      - SBCTextDisplayRGB:io2|startAddr[10]~0           ; 1                 ; 0       ;
;      - SBCTextDisplayRGB:io2|param4[6]~1               ; 1                 ; 0       ;
;      - sd_controller:sd1|data_sig[0]                   ; 1                 ; 0       ;
;      - sd_controller:sd1|cmd_out[47]                   ; 1                 ; 0       ;
;      - sd_controller:sd1|cmd_out[45]                   ; 1                 ; 0       ;
;      - sd_controller:sd1|cmd_out[44]                   ; 1                 ; 0       ;
;      - sd_controller:sd1|cmd_out[43]                   ; 1                 ; 0       ;
;      - sd_controller:sd1|cmd_out[40]                   ; 1                 ; 0       ;
;      - sd_controller:sd1|bit_counter[2]~13             ; 1                 ; 0       ;
;      - n_reset~inputCLKENA0                            ; 1                 ; 0       ;
; sdMISO                                                 ;                   ;         ;
;      - sd_controller:sd1|recv_data[0]                  ; 1                 ; 0       ;
;      - sd_controller:sd1|bit_counter[7]~5              ; 1                 ; 0       ;
;      - sd_controller:sd1|Selector80~2                  ; 1                 ; 0       ;
;      - sd_controller:sd1|Selector80~4                  ; 1                 ; 0       ;
;      - sd_controller:sd1|Selector86~1                  ; 1                 ; 0       ;
;      - sd_controller:sd1|byte_counter[9]~1             ; 1                 ; 0       ;
;      - sd_controller:sd1|Selector92~3                  ; 1                 ; 0       ;
;      - sd_controller:sd1|Selector92~4                  ; 1                 ; 0       ;
;      - sd_controller:sd1|Selector91~1                  ; 1                 ; 0       ;
;      - sd_controller:sd1|Selector92~7                  ; 1                 ; 0       ;
;      - sd_controller:sd1|bit_counter[7]~9              ; 1                 ; 0       ;
;      - sd_controller:sd1|recv_data[0]~0                ; 1                 ; 0       ;
;      - sd_controller:sd1|bit_counter[2]~13             ; 1                 ; 0       ;
; rxd1                                                   ;                   ;         ;
;      - bufferedUART:io1|Add3~1                         ; 1                 ; 0       ;
;      - bufferedUART:io1|Add3~17                        ; 1                 ; 0       ;
;      - bufferedUART:io1|Add3~21                        ; 1                 ; 0       ;
;      - bufferedUART:io1|Add3~5                         ; 1                 ; 0       ;
;      - bufferedUART:io1|Add3~9                         ; 1                 ; 0       ;
;      - bufferedUART:io1|rxdFiltered~0                  ; 1                 ; 0       ;
;      - bufferedUART:io1|rxFilter[0]~0                  ; 1                 ; 0       ;
+--------------------------------------------------------+-------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                 ;
+-------------------------------------------------------------------------------------------------------------------------+----------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                    ; Location             ; Fan-Out ; Usage                                 ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------------------------------------------------------------------+----------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; Equal0~0                                                                                                                ; LABCELL_X25_Y23_N24  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; InternalRam4K:ram1|altsyncram:altsyncram_component|altsyncram_ku04:auto_generated|decode_dla:decode3|w_anode431w[3]     ; LABCELL_X29_Y22_N12  ; 8       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; InternalRam4K:ram1|altsyncram:altsyncram_component|altsyncram_ku04:auto_generated|decode_dla:decode3|w_anode448w[3]     ; LABCELL_X31_Y24_N27  ; 8       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; InternalRam4K:ram1|altsyncram:altsyncram_component|altsyncram_ku04:auto_generated|decode_dla:decode3|w_anode458w[3]~0   ; LABCELL_X32_Y22_N54  ; 8       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; InternalRam4K:ram1|altsyncram:altsyncram_component|altsyncram_ku04:auto_generated|decode_dla:decode3|w_anode468w[3]     ; LABCELL_X31_Y24_N57  ; 8       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; InternalRam4K:ram1|altsyncram:altsyncram_component|altsyncram_ku04:auto_generated|decode_dla:decode3|w_anode478w[3]~0   ; LABCELL_X31_Y24_N48  ; 8       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; InternalRam4K:ram1|altsyncram:altsyncram_component|altsyncram_ku04:auto_generated|decode_dla:decode3|w_anode488w[3]     ; LABCELL_X31_Y22_N33  ; 8       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; InternalRam4K:ram1|altsyncram:altsyncram_component|altsyncram_ku04:auto_generated|decode_dla:decode3|w_anode498w[3]~0   ; LABCELL_X31_Y24_N45  ; 8       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; InternalRam4K:ram1|altsyncram:altsyncram_component|altsyncram_ku04:auto_generated|decode_dla:decode3|w_anode508w[3]     ; LABCELL_X32_Y22_N12  ; 8       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; InternalRam4K:ram1|altsyncram:altsyncram_component|altsyncram_ku04:auto_generated|decode_dla:rden_decode|w_anode431w[3] ; LABCELL_X31_Y22_N57  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; InternalRam4K:ram1|altsyncram:altsyncram_component|altsyncram_ku04:auto_generated|decode_dla:rden_decode|w_anode448w[3] ; LABCELL_X31_Y22_N48  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; InternalRam4K:ram1|altsyncram:altsyncram_component|altsyncram_ku04:auto_generated|decode_dla:rden_decode|w_anode458w[3] ; LABCELL_X31_Y22_N30  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; InternalRam4K:ram1|altsyncram:altsyncram_component|altsyncram_ku04:auto_generated|decode_dla:rden_decode|w_anode468w[3] ; LABCELL_X31_Y22_N15  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; InternalRam4K:ram1|altsyncram:altsyncram_component|altsyncram_ku04:auto_generated|decode_dla:rden_decode|w_anode478w[3] ; LABCELL_X31_Y22_N21  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; InternalRam4K:ram1|altsyncram:altsyncram_component|altsyncram_ku04:auto_generated|decode_dla:rden_decode|w_anode488w[3] ; LABCELL_X32_Y22_N9   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; InternalRam4K:ram1|altsyncram:altsyncram_component|altsyncram_ku04:auto_generated|decode_dla:rden_decode|w_anode498w[3] ; LABCELL_X32_Y22_N27  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; InternalRam4K:ram1|altsyncram:altsyncram_component|altsyncram_ku04:auto_generated|decode_dla:rden_decode|w_anode508w[3] ; LABCELL_X32_Y22_N48  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; SBCTextDisplayRGB:io2|Equal11~0                                                                                         ; LABCELL_X36_Y22_N54  ; 11      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; SBCTextDisplayRGB:io2|Equal30~1                                                                                         ; LABCELL_X32_Y28_N51  ; 34      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; SBCTextDisplayRGB:io2|LessThan0~1                                                                                       ; LABCELL_X47_Y27_N33  ; 29      ; Clock enable, Sync. clear             ; no     ; --                   ; --               ; --                        ;
; SBCTextDisplayRGB:io2|LessThan3~0                                                                                       ; LABCELL_X43_Y27_N42  ; 15      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; SBCTextDisplayRGB:io2|LessThan51~0                                                                                      ; MLABCELL_X34_Y27_N42 ; 7       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; SBCTextDisplayRGB:io2|LessThan9~5                                                                                       ; LABCELL_X36_Y22_N48  ; 26      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; SBCTextDisplayRGB:io2|Selector53~0                                                                                      ; LABCELL_X35_Y24_N48  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; SBCTextDisplayRGB:io2|attInverse~2                                                                                      ; LABCELL_X29_Y26_N24  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; SBCTextDisplayRGB:io2|charHoriz[0]~0                                                                                    ; LABCELL_X47_Y27_N39  ; 9       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; SBCTextDisplayRGB:io2|charHoriz[0]~1                                                                                    ; LABCELL_X47_Y27_N18  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; SBCTextDisplayRGB:io2|charVert[4]~1                                                                                     ; MLABCELL_X42_Y27_N27 ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; SBCTextDisplayRGB:io2|cursorHoriz[6]~25                                                                                 ; LABCELL_X36_Y26_N54  ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; SBCTextDisplayRGB:io2|cursorVertRestore[0]~3                                                                            ; LABCELL_X35_Y24_N6   ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; SBCTextDisplayRGB:io2|dispByteLatch[4]~0                                                                                ; LABCELL_X31_Y26_N30  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; SBCTextDisplayRGB:io2|dispCharWRData[7]~0                                                                               ; LABCELL_X31_Y24_N12  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; SBCTextDisplayRGB:io2|dispState.idle                                                                                    ; FF_X29_Y25_N26       ; 38      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; SBCTextDisplayRGB:io2|dispWR                                                                                            ; FF_X39_Y25_N26       ; 5       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; SBCTextDisplayRGB:io2|kbBuffer~126                                                                                      ; LABCELL_X26_Y25_N0   ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; SBCTextDisplayRGB:io2|kbBuffer~127                                                                                      ; LABCELL_X32_Y23_N33  ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; SBCTextDisplayRGB:io2|kbBuffer~128                                                                                      ; LABCELL_X29_Y24_N54  ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; SBCTextDisplayRGB:io2|kbBuffer~129                                                                                      ; LABCELL_X31_Y25_N36  ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; SBCTextDisplayRGB:io2|kbBuffer~137                                                                                      ; LABCELL_X31_Y23_N3   ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; SBCTextDisplayRGB:io2|kbBuffer~138                                                                                      ; LABCELL_X31_Y23_N9   ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; SBCTextDisplayRGB:io2|kbBuffer~139                                                                                      ; MLABCELL_X28_Y23_N15 ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; SBCTextDisplayRGB:io2|kbBuffer~140                                                                                      ; LABCELL_X29_Y24_N15  ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; SBCTextDisplayRGB:io2|kbInPointer[3]~10                                                                                 ; MLABCELL_X37_Y21_N0  ; 27      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; SBCTextDisplayRGB:io2|kbInPointer[3]~7                                                                                  ; LABCELL_X35_Y21_N3   ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; SBCTextDisplayRGB:io2|kbWatchdogTimer[18]~1                                                                             ; MLABCELL_X37_Y23_N12 ; 26      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; SBCTextDisplayRGB:io2|kbWriteTimer[22]~1                                                                                ; LABCELL_X41_Y21_N18  ; 32      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; SBCTextDisplayRGB:io2|kbWriteTimer[22]~2                                                                                ; LABCELL_X41_Y21_N0   ; 30      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; SBCTextDisplayRGB:io2|param1[6]~2                                                                                       ; LABCELL_X40_Y27_N0   ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; SBCTextDisplayRGB:io2|param2[6]~1                                                                                       ; LABCELL_X40_Y27_N3   ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; SBCTextDisplayRGB:io2|param3[6]~2                                                                                       ; LABCELL_X40_Y27_N54  ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; SBCTextDisplayRGB:io2|param4[6]~1                                                                                       ; LABCELL_X39_Y26_N51  ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; SBCTextDisplayRGB:io2|paramCount[2]~2                                                                                   ; LABCELL_X32_Y28_N0   ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; SBCTextDisplayRGB:io2|pixelCount[0]~1                                                                                   ; LABCELL_X47_Y27_N57  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; SBCTextDisplayRGB:io2|ps2Byte[2]~0                                                                                      ; MLABCELL_X37_Y21_N3  ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; SBCTextDisplayRGB:io2|ps2ClkCount[0]~2                                                                                  ; MLABCELL_X37_Y21_N54 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; SBCTextDisplayRGB:io2|ps2ClkFilter[5]~0                                                                                 ; LABCELL_X40_Y19_N51  ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; SBCTextDisplayRGB:io2|ps2ConvertedByte[6]~1                                                                             ; LABCELL_X35_Y21_N15  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; SBCTextDisplayRGB:io2|ps2PreviousByte[0]~0                                                                              ; LABCELL_X36_Y20_N6   ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; SBCTextDisplayRGB:io2|ps2WriteByte2[0]~6                                                                                ; LABCELL_X39_Y20_N42  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; SBCTextDisplayRGB:io2|ps2WriteByte[7]~3                                                                                 ; MLABCELL_X37_Y21_N42 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; SBCTextDisplayRGB:io2|ps2WriteClkCount[4]~6                                                                             ; LABCELL_X39_Y21_N42  ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; SBCTextDisplayRGB:io2|savedCursorVert[4]~0                                                                              ; MLABCELL_X37_Y26_N39 ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; SBCTextDisplayRGB:io2|startAddr[10]~0                                                                                   ; LABCELL_X39_Y25_N48  ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; SBCTextDisplayRGB:io2|videoR0~8                                                                                         ; LABCELL_X41_Y26_N15  ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; T80s:cpu1|Equal3~0                                                                                                      ; MLABCELL_X23_Y20_N24 ; 25      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; T80s:cpu1|T80:u0|ACC[4]~5                                                                                               ; LABCELL_X21_Y26_N36  ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; T80s:cpu1|T80:u0|A[0]                                                                                                   ; FF_X25_Y23_N14       ; 128     ; Clock enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; T80s:cpu1|T80:u0|A[1]~9                                                                                                 ; LABCELL_X20_Y24_N42  ; 24      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; T80s:cpu1|T80:u0|BusA[0]~1                                                                                              ; LABCELL_X17_Y19_N15  ; 11      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; T80s:cpu1|T80:u0|BusA[0]~2                                                                                              ; LABCELL_X17_Y20_N30  ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; T80s:cpu1|T80:u0|BusB[2]~4                                                                                              ; MLABCELL_X13_Y20_N9  ; 9       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; T80s:cpu1|T80:u0|DO[7]~5                                                                                                ; LABCELL_X24_Y24_N48  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; T80s:cpu1|T80:u0|F[3]~44                                                                                                ; LABCELL_X20_Y26_N54  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; T80s:cpu1|T80:u0|F~3                                                                                                    ; LABCELL_X20_Y26_N0   ; 19      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; T80s:cpu1|T80:u0|IR[7]~0                                                                                                ; LABCELL_X21_Y18_N9   ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; T80s:cpu1|T80:u0|IR[7]~1                                                                                                ; LABCELL_X20_Y17_N39  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; T80s:cpu1|T80:u0|ISet[1]~1                                                                                              ; LABCELL_X20_Y18_N36  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; T80s:cpu1|T80:u0|I[5]~0                                                                                                 ; LABCELL_X21_Y26_N57  ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; T80s:cpu1|T80:u0|PC[5]~11                                                                                               ; LABCELL_X20_Y24_N0   ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; T80s:cpu1|T80:u0|Pre_XY_F_M[2]~0                                                                                        ; LABCELL_X26_Y21_N21  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; T80s:cpu1|T80:u0|R[1]~1                                                                                                 ; MLABCELL_X23_Y24_N33 ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; T80s:cpu1|T80:u0|R[1]~2                                                                                                 ; MLABCELL_X23_Y24_N48 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; T80s:cpu1|T80:u0|RegWEH~1                                                                                               ; LABCELL_X21_Y21_N45  ; 10      ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; T80s:cpu1|T80:u0|RegWEL~1                                                                                               ; MLABCELL_X23_Y21_N27 ; 10      ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; T80s:cpu1|T80:u0|SP[12]~14                                                                                              ; LABCELL_X21_Y25_N30  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; T80s:cpu1|T80:u0|SP[4]~4                                                                                                ; LABCELL_X21_Y25_N3   ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][7]~7                                                                             ; LABCELL_X21_Y21_N39  ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][7]~6                                                                             ; MLABCELL_X13_Y21_N3  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][7]~4                                                                             ; MLABCELL_X13_Y21_N42 ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][7]~5                                                                             ; LABCELL_X21_Y21_N57  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][7]~0                                                                             ; LABCELL_X21_Y21_N3   ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][7]~1                                                                             ; LABCELL_X21_Y21_N6   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][7]~2                                                                             ; LABCELL_X21_Y21_N48  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][7]~3                                                                             ; LABCELL_X21_Y21_N21  ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[0][0]~6                                                                             ; LABCELL_X21_Y21_N36  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[1][0]~5                                                                             ; LABCELL_X21_Y21_N30  ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[2][0]~0                                                                             ; LABCELL_X21_Y21_N33  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[3][0]~7                                                                             ; LABCELL_X21_Y21_N54  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[4][0]~1                                                                             ; LABCELL_X21_Y21_N0   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[5][0]~2                                                                             ; LABCELL_X21_Y21_N9   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[6][0]~3                                                                             ; LABCELL_X21_Y21_N51  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[7][0]~4                                                                             ; LABCELL_X21_Y21_N18  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; T80s:cpu1|T80:u0|TmpAddr[14]~10                                                                                         ; LABCELL_X16_Y24_N39  ; 10      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; T80s:cpu1|T80:u0|TmpAddr[14]~11                                                                                         ; LABCELL_X16_Y24_N6   ; 11      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; T80s:cpu1|T80:u0|TmpAddr[14]~12                                                                                         ; LABCELL_X16_Y24_N36  ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; T80s:cpu1|T80:u0|TmpAddr[6]~2                                                                                           ; MLABCELL_X18_Y24_N18 ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; T80s:cpu1|T80:u0|XY_State[1]~1                                                                                          ; LABCELL_X20_Y18_N51  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; T80s:cpu1|T80:u0|process_0~0                                                                                            ; LABCELL_X29_Y23_N33  ; 42      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; bufferedUART:io1|reset                                                                                                  ; LABCELL_X25_Y22_N33  ; 27      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; bufferedUART:io1|rxBitCount[2]~0                                                                                        ; LABCELL_X26_Y22_N57  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; bufferedUART:io1|rxBuffer~13                                                                                            ; LABCELL_X25_Y22_N39  ; 5       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; bufferedUART:io1|rxCurrentByteBuffer[0]~0                                                                               ; LABCELL_X24_Y22_N39  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; bufferedUART:io1|rxFilter[0]~0                                                                                          ; LABCELL_X25_Y22_N54  ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; bufferedUART:io1|txBuffer[0]~0                                                                                          ; MLABCELL_X23_Y22_N24 ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; clk                                                                                                                     ; PIN_H13              ; 4       ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; clk                                                                                                                     ; PIN_H13              ; 506     ; Clock                                 ; yes    ; Global Clock         ; GCLK15           ; --                        ;
; comb~0                                                                                                                  ; MLABCELL_X28_Y19_N57 ; 34      ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; comb~1                                                                                                                  ; LABCELL_X25_Y20_N24  ; 1       ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; comb~2                                                                                                                  ; MLABCELL_X28_Y23_N33 ; 11      ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; comb~3                                                                                                                  ; LABCELL_X26_Y24_N48  ; 12      ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; comb~4                                                                                                                  ; LABCELL_X24_Y23_N33  ; 14      ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; comb~5                                                                                                                  ; LABCELL_X25_Y22_N24  ; 18      ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; comb~9                                                                                                                  ; LABCELL_X31_Y22_N6   ; 67      ; Clock enable, Read enable             ; no     ; --                   ; --               ; --                        ;
; cpuClock                                                                                                                ; FF_X25_Y19_N37       ; 428     ; Clock                                 ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; n_ioWR                                                                                                                  ; LABCELL_X25_Y22_N57  ; 7       ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; n_reset                                                                                                                 ; PIN_H18              ; 248     ; Async. clear                          ; yes    ; Global Clock         ; GCLK12           ; --                        ;
; n_reset                                                                                                                 ; PIN_H18              ; 63      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sdClock                                                                                                                 ; FF_X25_Y19_N56       ; 145     ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; sd_controller:sd1|Equal4~0                                                                                              ; MLABCELL_X28_Y19_N3  ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sd_controller:sd1|Equal4~1                                                                                              ; MLABCELL_X28_Y19_N42 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sd_controller:sd1|Equal4~2                                                                                              ; LABCELL_X29_Y19_N51  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sd_controller:sd1|LessThan1~1                                                                                           ; LABCELL_X24_Y18_N39  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sd_controller:sd1|Selector75~0                                                                                          ; LABCELL_X26_Y18_N30  ; 20      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; sd_controller:sd1|bit_counter[2]~8                                                                                      ; LABCELL_X25_Y17_N21  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sd_controller:sd1|bit_counter[7]~6                                                                                      ; LABCELL_X26_Y16_N24  ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sd_controller:sd1|block_read~1                                                                                          ; LABCELL_X25_Y18_N45  ; 2       ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; sd_controller:sd1|byte_counter[9]~1                                                                                     ; LABCELL_X24_Y17_N36  ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sd_controller:sd1|cmd_out[35]~2                                                                                         ; LABCELL_X31_Y18_N39  ; 23      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; sd_controller:sd1|cmd_out[55]~1                                                                                         ; LABCELL_X26_Y18_N3   ; 50      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sd_controller:sd1|data_sig[7]~1                                                                                         ; LABCELL_X24_Y15_N27  ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sd_controller:sd1|process_1~0                                                                                           ; MLABCELL_X23_Y17_N51 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sd_controller:sd1|process_6~0                                                                                           ; LABCELL_X24_Y18_N42  ; 9       ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; sd_controller:sd1|recv_data[0]~0                                                                                        ; LABCELL_X26_Y17_N24  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sd_controller:sd1|return_state.cmd0~2                                                                                   ; LABCELL_X26_Y15_N30  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sd_controller:sd1|state.receive_byte                                                                                    ; FF_X24_Y18_N50       ; 27      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; serialClkCount[15]                                                                                                      ; FF_X25_Y23_N23       ; 50      ; Clock                                 ; no     ; --                   ; --               ; --                        ;
+-------------------------------------------------------------------------------------------------------------------------+----------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                               ;
+----------+----------------+---------+----------------------+------------------+---------------------------+
; Name     ; Location       ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------+----------------+---------+----------------------+------------------+---------------------------+
; clk      ; PIN_H13        ; 506     ; Global Clock         ; GCLK15           ; --                        ;
; cpuClock ; FF_X25_Y19_N37 ; 428     ; Global Clock         ; GCLK2            ; --                        ;
; n_reset  ; PIN_H18        ; 248     ; Global Clock         ; GCLK12           ; --                        ;
+----------+----------------+---------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                             ;
+---------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                              ; Fan-Out ;
+---------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; T80s:cpu1|T80:u0|IR[1]                                                                                                                            ; 170     ;
; T80s:cpu1|T80:u0|IR[2]                                                                                                                            ; 168     ;
; T80s:cpu1|T80:u0|IR[6]                                                                                                                            ; 154     ;
; sdClock                                                                                                                                           ; 145     ;
; T80s:cpu1|T80:u0|DO[5]                                                                                                                            ; 137     ;
; T80s:cpu1|T80:u0|DO[6]                                                                                                                            ; 137     ;
; T80s:cpu1|T80:u0|DO[0]                                                                                                                            ; 137     ;
; T80s:cpu1|T80:u0|IR[5]                                                                                                                            ; 137     ;
; T80s:cpu1|T80:u0|DO[2]                                                                                                                            ; 136     ;
; T80s:cpu1|T80:u0|DO[7]                                                                                                                            ; 136     ;
; T80s:cpu1|T80:u0|DO[1]                                                                                                                            ; 136     ;
; T80s:cpu1|T80:u0|DO[3]                                                                                                                            ; 135     ;
; T80s:cpu1|T80:u0|DO[4]                                                                                                                            ; 135     ;
; T80s:cpu1|T80:u0|IR[7]                                                                                                                            ; 134     ;
; T80s:cpu1|T80:u0|IR[0]                                                                                                                            ; 131     ;
; T80s:cpu1|T80:u0|A[0]                                                                                                                             ; 128     ;
; T80s:cpu1|T80:u0|IR[4]                                                                                                                            ; 110     ;
; T80s:cpu1|T80:u0|IR[3]                                                                                                                            ; 100     ;
; T80s:cpu1|T80:u0|MCycle[1]                                                                                                                        ; 84      ;
; T80s:cpu1|T80:u0|A[3]                                                                                                                             ; 82      ;
; T80s:cpu1|T80:u0|A[1]                                                                                                                             ; 82      ;
; T80s:cpu1|T80:u0|A[2]                                                                                                                             ; 82      ;
; T80s:cpu1|T80:u0|ISet[1]~DUPLICATE                                                                                                                ; 74      ;
; T80s:cpu1|T80:u0|MCycle[2]~DUPLICATE                                                                                                              ; 74      ;
; T80s:cpu1|T80:u0|A[6]                                                                                                                             ; 74      ;
; T80s:cpu1|T80:u0|A[7]                                                                                                                             ; 74      ;
; T80s:cpu1|T80:u0|A[5]                                                                                                                             ; 74      ;
; T80s:cpu1|T80:u0|A[4]                                                                                                                             ; 74      ;
; ~GND                                                                                                                                              ; 72      ;
; T80s:cpu1|T80:u0|A[8]~DUPLICATE                                                                                                                   ; 71      ;
; comb~9                                                                                                                                            ; 67      ;
; T80s:cpu1|T80:u0|A[10]~DUPLICATE                                                                                                                  ; 66      ;
; T80s:cpu1|T80:u0|A[9]                                                                                                                             ; 64      ;
; n_reset~input                                                                                                                                     ; 62      ;
; sd_controller:sd1|state.send_cmd~DUPLICATE                                                                                                        ; 57      ;
; T80s:cpu1|T80:u0|MCycle[0]                                                                                                                        ; 54      ;
; T80s:cpu1|T80:u0|RegAddrA[0]~11                                                                                                                   ; 52      ;
; T80s:cpu1|T80:u0|RegAddrA[1]~4                                                                                                                    ; 52      ;
; T80s:cpu1|T80:u0|MCycle[0]~DUPLICATE                                                                                                              ; 51      ;
; T80s:cpu1|T80:u0|A[11]~DUPLICATE                                                                                                                  ; 51      ;
; sd_controller:sd1|cmd_out[55]~1                                                                                                                   ; 50      ;
; serialClkCount[15]                                                                                                                                ; 50      ;
; T80s:cpu1|T80:u0|ALU_Op_r[0]~DUPLICATE                                                                                                            ; 43      ;
; T80s:cpu1|T80:u0|process_0~0                                                                                                                      ; 42      ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux258~0                                                                                                         ; 40      ;
; SBCTextDisplayRGB:io2|dispState.idle                                                                                                              ; 38      ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux58~4                                                                                                          ; 38      ;
; sd_controller:sd1|state.write_block_data                                                                                                          ; 38      ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux58~2                                                                                                          ; 37      ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux131~0                                                                                                         ; 37      ;
; SBCTextDisplayRGB:io2|ps2Byte[3]                                                                                                                  ; 37      ;
; T80s:cpu1|T80:u0|A[12]~DUPLICATE                                                                                                                  ; 36      ;
; T80s:cpu1|T80:u0|ALU_Op_r[1]                                                                                                                      ; 36      ;
; T80s:cpu1|T80:u0|A[12]                                                                                                                            ; 36      ;
; SBCTextDisplayRGB:io2|dispByteLatch[1]                                                                                                            ; 35      ;
; comb~0                                                                                                                                            ; 34      ;
; SBCTextDisplayRGB:io2|Equal30~1                                                                                                                   ; 34      ;
; SBCTextDisplayRGB:io2|ps2Byte[1]                                                                                                                  ; 34      ;
; T80s:cpu1|T80:u0|RegAddrB[1]~1                                                                                                                    ; 33      ;
; SBCTextDisplayRGB:io2|kbWriteTimer[22]~1                                                                                                          ; 32      ;
; T80s:cpu1|T80:u0|RegAddrB[0]~0                                                                                                                    ; 32      ;
; SBCTextDisplayRGB:io2|dispByteLatch[3]                                                                                                            ; 32      ;
; sd_controller:sd1|state.read_block_wait                                                                                                           ; 32      ;
; sd_controller:sd1|state.write_block_cmd                                                                                                           ; 32      ;
; SBCTextDisplayRGB:io2|ps2Byte[4]                                                                                                                  ; 32      ;
; SBCTextDisplayRGB:io2|lpm_divide:Mod1|lpm_divide_45m:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_k2f:divider|add_sub_10_result_int[11]~1 ; 32      ;
; SBCTextDisplayRGB:io2|lpm_divide:Mod0|lpm_divide_45m:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_k2f:divider|add_sub_10_result_int[11]~1 ; 32      ;
; sd_controller:sd1|state.read_block_cmd                                                                                                            ; 31      ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux223~3                                                                                                         ; 30      ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux271~2                                                                                                         ; 30      ;
; SBCTextDisplayRGB:io2|kbWriteTimer[22]~2                                                                                                          ; 30      ;
; SBCTextDisplayRGB:io2|ps2Byte[2]                                                                                                                  ; 30      ;
; T80s:cpu1|DI_Reg[7]                                                                                                                               ; 29      ;
; SBCTextDisplayRGB:io2|LessThan0~1                                                                                                                 ; 29      ;
; T80s:cpu1|T80:u0|ALU_Op_r[2]                                                                                                                      ; 29      ;
; SBCTextDisplayRGB:io2|cursorVert[1]                                                                                                               ; 29      ;
; SBCTextDisplayRGB:io2|cursorVert[0]                                                                                                               ; 29      ;
; SBCTextDisplayRGB:io2|kbInPointer[3]~10                                                                                                           ; 27      ;
; bufferedUART:io1|reset                                                                                                                            ; 27      ;
; sd_controller:sd1|state.receive_byte                                                                                                              ; 27      ;
; SBCTextDisplayRGB:io2|kbWatchdogTimer[18]~1                                                                                                       ; 26      ;
; SBCTextDisplayRGB:io2|LessThan9~5                                                                                                                 ; 26      ;
; SBCTextDisplayRGB:io2|ps2Byte[6]                                                                                                                  ; 26      ;
; SBCTextDisplayRGB:io2|LessThan53~0                                                                                                                ; 25      ;
; T80s:cpu1|Equal3~0                                                                                                                                ; 25      ;
; SBCTextDisplayRGB:io2|param1[2]                                                                                                                   ; 25      ;
; SBCTextDisplayRGB:io2|dispByteLatch[0]                                                                                                            ; 24      ;
; T80s:cpu1|T80:u0|A[1]~9                                                                                                                           ; 24      ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux58~1                                                                                                          ; 24      ;
; T80s:cpu1|T80:u0|ISet[0]                                                                                                                          ; 24      ;
; SBCTextDisplayRGB:io2|param1[0]                                                                                                                   ; 24      ;
; SBCTextDisplayRGB:io2|param1[1]                                                                                                                   ; 24      ;
; SBCTextDisplayRGB:io2|paramCount[0]                                                                                                               ; 24      ;
; sd_controller:sd1|cmd_out[35]~2                                                                                                                   ; 23      ;
; SBCTextDisplayRGB:io2|process_6~3                                                                                                                 ; 23      ;
; SBCTextDisplayRGB:io2|cursorVert[3]                                                                                                               ; 23      ;
; SBCTextDisplayRGB:io2|cursorVert[2]                                                                                                               ; 23      ;
; T80s:cpu1|T80:u0|Alternate                                                                                                                        ; 22      ;
; T80s:cpu1|T80:u0|Equal0~2                                                                                                                         ; 22      ;
; SBCTextDisplayRGB:io2|dispByteLatch[2]                                                                                                            ; 22      ;
; SBCTextDisplayRGB:io2|paramCount[1]                                                                                                               ; 22      ;
; SBCTextDisplayRGB:io2|paramCount[2]                                                                                                               ; 22      ;
; T80s:cpu1|T80:u0|T80_ALU:alu|Q_t~2                                                                                                                ; 22      ;
; SBCTextDisplayRGB:io2|lpm_divide:Mod1|lpm_divide_45m:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_k2f:divider|op_4~1                      ; 22      ;
; SBCTextDisplayRGB:io2|lpm_divide:Mod0|lpm_divide_45m:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_k2f:divider|op_4~1                      ; 22      ;
; SBCTextDisplayRGB:io2|ps2Byte[5]~DUPLICATE                                                                                                        ; 21      ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux58~3                                                                                                          ; 21      ;
; sd_controller:sd1|state.idle                                                                                                                      ; 21      ;
; sd_controller:sd1|Equal9~1                                                                                                                        ; 21      ;
; sd_controller:sd1|Equal9~0                                                                                                                        ; 21      ;
; T80s:cpu1|T80:u0|A[11]                                                                                                                            ; 21      ;
; SBCTextDisplayRGB:io2|param1[3]                                                                                                                   ; 21      ;
; SBCTextDisplayRGB:io2|param1[4]                                                                                                                   ; 21      ;
; T80s:cpu1|T80:u0|RegAddrA[2]~9                                                                                                                    ; 20      ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Set_Addr_To[1]~5                                                                                                 ; 20      ;
; sd_controller:sd1|Selector75~0                                                                                                                    ; 20      ;
; SBCTextDisplayRGB:io2|ps2Byte[0]~DUPLICATE                                                                                                        ; 19      ;
; T80s:cpu1|T80:u0|F~3                                                                                                                              ; 19      ;
; SBCTextDisplayRGB:io2|Equal46~0                                                                                                                   ; 19      ;
; T80s:cpu1|T80:u0|F[1]                                                                                                                             ; 19      ;
; T80s:cpu1|T80:u0|ALU_Op_r[3]                                                                                                                      ; 19      ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux253~5                                                                                                         ; 18      ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Set_BusB_To[0]~7                                                                                                 ; 18      ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux270~0                                                                                                         ; 18      ;
; SBCTextDisplayRGB:io2|process_6~31                                                                                                                ; 18      ;
; SBCTextDisplayRGB:io2|dispState.dispWrite                                                                                                         ; 18      ;
; SBCTextDisplayRGB:io2|dispByteLatch[6]                                                                                                            ; 18      ;
; T80s:cpu1|T80:u0|TState[1]                                                                                                                        ; 18      ;
; comb~5                                                                                                                                            ; 18      ;
; SBCTextDisplayRGB:io2|cursorVert[4]                                                                                                               ; 18      ;
; bufferedUART:io1|txState.dataBit                                                                                                                  ; 18      ;
; sd_controller:sd1|sclk_sig~DUPLICATE                                                                                                              ; 17      ;
; T80s:cpu1|T80:u0|A[13]~DUPLICATE                                                                                                                  ; 17      ;
; SBCTextDisplayRGB:io2|kbReadPointer[1]                                                                                                            ; 17      ;
; T80s:cpu1|T80:u0|PC[5]~11                                                                                                                         ; 17      ;
; SBCTextDisplayRGB:io2|process_5~4                                                                                                                 ; 17      ;
; T80s:cpu1|T80:u0|RegAddrA[2]~8                                                                                                                    ; 17      ;
; T80s:cpu1|T80:u0|RegAddrA[2]~6                                                                                                                    ; 17      ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux276~0                                                                                                         ; 17      ;
; SBCTextDisplayRGB:io2|attInverse                                                                                                                  ; 17      ;
; SBCTextDisplayRGB:io2|process_6~15                                                                                                                ; 17      ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux287~4                                                                                                         ; 17      ;
; sd_controller:sd1|sd_write_flag                                                                                                                   ; 17      ;
; sd_controller:sd1|state.write_block_init                                                                                                          ; 17      ;
; sd_controller:sd1|sclk_sig~0                                                                                                                      ; 17      ;
; SBCTextDisplayRGB:io2|ps2WriteByte[7]~3                                                                                                           ; 16      ;
; SBCTextDisplayRGB:io2|kbReadPointer[2]                                                                                                            ; 16      ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|Mux32~1                                                                                                             ; 16      ;
; T80s:cpu1|T80:u0|RegDIL[4]~1                                                                                                                      ; 16      ;
; T80s:cpu1|T80:u0|RegDIL[4]~0                                                                                                                      ; 16      ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|Mux16~0                                                                                                             ; 16      ;
; T80s:cpu1|T80:u0|RegAddrB[2]~2                                                                                                                    ; 16      ;
; InternalRam4K:ram1|altsyncram:altsyncram_component|altsyncram_ku04:auto_generated|address_reg_a[1]                                                ; 16      ;
; InternalRam4K:ram1|altsyncram:altsyncram_component|altsyncram_ku04:auto_generated|address_reg_a[0]                                                ; 16      ;
; SBCTextDisplayRGB:io2|process_6~32                                                                                                                ; 16      ;
; SBCTextDisplayRGB:io2|Equal46~2                                                                                                                   ; 16      ;
; SBCTextDisplayRGB:io2|LessThan43~0                                                                                                                ; 16      ;
; SBCTextDisplayRGB:io2|dispByteLatch[4]                                                                                                            ; 16      ;
; T80s:cpu1|T80:u0|TState[0]                                                                                                                        ; 16      ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|Mux40~1                                                                                                             ; 16      ;
; T80s:cpu1|T80:u0|A[1]~0                                                                                                                           ; 16      ;
; T80s:cpu1|T80:u0|MCycle[2]                                                                                                                        ; 16      ;
; sd_controller:sd1|host_write_flag                                                                                                                 ; 16      ;
; sd_controller:sd1|bit_counter[7]~0                                                                                                                ; 16      ;
; sd_controller:sd1|byte_counter[2]                                                                                                                 ; 16      ;
; sd_controller:sd1|byte_counter[9]                                                                                                                 ; 16      ;
; sd_controller:sd1|byte_counter[1]                                                                                                                 ; 16      ;
; sd_controller:sd1|state.write_block_byte                                                                                                          ; 16      ;
; bufferedUART:io1|txState.idle                                                                                                                     ; 16      ;
; SBCTextDisplayRGB:io2|process_5~10                                                                                                                ; 15      ;
; SBCTextDisplayRGB:io2|n_kbWR                                                                                                                      ; 15      ;
; T80s:cpu1|T80:u0|Equal33~0                                                                                                                        ; 15      ;
; SBCTextDisplayRGB:io2|dispAttWRData~0                                                                                                             ; 15      ;
; SBCTextDisplayRGB:io2|Equal46~1                                                                                                                   ; 15      ;
; SBCTextDisplayRGB:io2|LessThan3~0                                                                                                                 ; 15      ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux294~0                                                                                                         ; 15      ;
; T80s:cpu1|T80:u0|TState[2]                                                                                                                        ; 15      ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux102~1                                                                                                         ; 15      ;
; sd_controller:sd1|Equal10~0                                                                                                                       ; 15      ;
; sd_controller:sd1|state.cmd41                                                                                                                     ; 15      ;
; sd_controller:sd1|state.rst                                                                                                                       ; 15      ;
; T80s:cpu1|T80:u0|BusA[5]                                                                                                                          ; 15      ;
; SBCTextDisplayRGB:io2|param1[5]                                                                                                                   ; 15      ;
; SBCTextDisplayRGB:io2|param1[6]                                                                                                                   ; 15      ;
; SBCTextDisplayRGB:io2|ps2Shift~DUPLICATE                                                                                                          ; 14      ;
; comb~4                                                                                                                                            ; 14      ;
; SBCTextDisplayRGB:io2|process_6~46                                                                                                                ; 14      ;
; SBCTextDisplayRGB:io2|dispState.dispNextLoc                                                                                                       ; 14      ;
; SBCTextDisplayRGB:io2|process_6~8                                                                                                                 ; 14      ;
; SBCTextDisplayRGB:io2|process_6~7                                                                                                                 ; 14      ;
; bufferedUART:io1|rxClockCount[3]                                                                                                                  ; 14      ;
; sd_controller:sd1|state.read_block_data                                                                                                           ; 14      ;
; sd_controller:sd1|byte_counter[0]                                                                                                                 ; 14      ;
; SBCTextDisplayRGB:io2|cursorHoriz[6]                                                                                                              ; 14      ;
; SBCTextDisplayRGB:io2|ps2Byte[7]                                                                                                                  ; 14      ;
; T80s:cpu1|T80:u0|A[15]~DUPLICATE                                                                                                                  ; 13      ;
; sdMISO~input                                                                                                                                      ; 13      ;
; T80s:cpu1|T80:u0|RegDIH[0]~1                                                                                                                      ; 13      ;
; n_RomActive                                                                                                                                       ; 13      ;
; T80s:cpu1|DI_Reg[3]                                                                                                                               ; 13      ;
; T80s:cpu1|T80:u0|T80_ALU:alu|process_0~0                                                                                                          ; 13      ;
; T80s:cpu1|DI_Reg[0]                                                                                                                               ; 13      ;
; sd_controller:sd1|state.receive_byte_wait                                                                                                         ; 13      ;
; SBCTextDisplayRGB:io2|process_0~6                                                                                                                 ; 13      ;
; SBCTextDisplayRGB:io2|cursorHoriz[0]                                                                                                              ; 13      ;
; SBCTextDisplayRGB:io2|cursorHoriz[3]                                                                                                              ; 13      ;
; SBCTextDisplayRGB:io2|cursorHoriz[2]                                                                                                              ; 13      ;
; SBCTextDisplayRGB:io2|cursorHoriz[1]                                                                                                              ; 13      ;
; SBCTextDisplayRGB:io2|ps2Byte[0]                                                                                                                  ; 13      ;
; T80s:cpu1|T80:u0|A[14]                                                                                                                            ; 13      ;
; T80s:cpu1|T80:u0|MCycle[1]~DUPLICATE                                                                                                              ; 12      ;
; comb~3                                                                                                                                            ; 12      ;
; T80s:cpu1|T80:u0|RegDIH[3]~4                                                                                                                      ; 12      ;
; SBCTextDisplayRGB:io2|kbInPointer[0]                                                                                                              ; 12      ;
; SBCTextDisplayRGB:io2|cursorVertRestore[0]~3                                                                                                      ; 12      ;
; SBCTextDisplayRGB:io2|savedCursorVert[4]~0                                                                                                        ; 12      ;
; bufferedUART:io1|rxdFiltered                                                                                                                      ; 12      ;
; T80s:cpu1|DI_Reg[6]                                                                                                                               ; 12      ;
; T80s:cpu1|DI_Reg[5]                                                                                                                               ; 12      ;
; T80s:cpu1|DI_Reg[4]                                                                                                                               ; 12      ;
; T80s:cpu1|DI_Reg[2]                                                                                                                               ; 12      ;
; SBCTextDisplayRGB:io2|Equal56~0                                                                                                                   ; 12      ;
; T80s:cpu1|DI_Reg[1]                                                                                                                               ; 12      ;
; T80s:cpu1|T80:u0|Save_ALU_r                                                                                                                       ; 12      ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux100~2                                                                                                         ; 12      ;
; bufferedUART:io1|txByteSent                                                                                                                       ; 12      ;
; bufferedUART:io1|Equal7~0                                                                                                                         ; 12      ;
; T80s:cpu1|T80:u0|BusA[6]                                                                                                                          ; 12      ;
; T80s:cpu1|T80:u0|BusA[3]                                                                                                                          ; 12      ;
; T80s:cpu1|MREQ_n~DUPLICATE                                                                                                                        ; 11      ;
; sd_controller:sd1|state.cmd55~DUPLICATE                                                                                                           ; 11      ;
; T80s:cpu1|T80:u0|BusA[2]~DUPLICATE                                                                                                                ; 11      ;
; SBCTextDisplayRGB:io2|Equal11~0                                                                                                                   ; 11      ;
; comb~2                                                                                                                                            ; 11      ;
; T80s:cpu1|T80:u0|I[5]~0                                                                                                                           ; 11      ;
; T80s:cpu1|T80:u0|TmpAddr[14]~11                                                                                                                   ; 11      ;
; T80s:cpu1|T80:u0|RegDIH[7]~5                                                                                                                      ; 11      ;
; SBCTextDisplayRGB:io2|kbInPointer[1]                                                                                                              ; 11      ;
; SBCTextDisplayRGB:io2|kbReadPointer[0]                                                                                                            ; 11      ;
; T80s:cpu1|T80:u0|RegDIL[4]~6                                                                                                                      ; 11      ;
; T80s:cpu1|T80:u0|RegDIL[1]~4                                                                                                                      ; 11      ;
; T80s:cpu1|T80:u0|PC[5]~4                                                                                                                          ; 11      ;
; T80s:cpu1|T80:u0|BusA[0]~2                                                                                                                        ; 11      ;
; T80s:cpu1|T80:u0|BusA[0]~1                                                                                                                        ; 11      ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux250~2                                                                                                         ; 11      ;
; SBCTextDisplayRGB:io2|cursorVert~4                                                                                                                ; 11      ;
; SBCTextDisplayRGB:io2|process_6~16                                                                                                                ; 11      ;
; SBCTextDisplayRGB:io2|Equal30~0                                                                                                                   ; 11      ;
; SBCTextDisplayRGB:io2|process_6~2                                                                                                                 ; 11      ;
; bufferedUART:io1|Equal4~0                                                                                                                         ; 11      ;
; rtl~363                                                                                                                                           ; 11      ;
; sd_controller:sd1|state.write_block_wait                                                                                                          ; 11      ;
; SBCTextDisplayRGB:io2|cursorHoriz[5]                                                                                                              ; 11      ;
; SBCTextDisplayRGB:io2|charVert[0]                                                                                                                 ; 11      ;
; bufferedUART:io1|txByteWritten                                                                                                                    ; 11      ;
; T80s:cpu1|T80:u0|BusA[4]                                                                                                                          ; 11      ;
; T80s:cpu1|T80:u0|BusB[7]                                                                                                                          ; 11      ;
; SBCTextDisplayRGB:io2|lpm_divide:Mod1|lpm_divide_45m:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_k2f:divider|op_5~1                      ; 11      ;
; SBCTextDisplayRGB:io2|lpm_divide:Mod0|lpm_divide_45m:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_k2f:divider|op_5~1                      ; 11      ;
; T80s:cpu1|T80:u0|F[6]~DUPLICATE                                                                                                                   ; 10      ;
; T80s:cpu1|T80:u0|A[14]~DUPLICATE                                                                                                                  ; 10      ;
; SBCTextDisplayRGB:io2|ps2PreviousByte[0]~0                                                                                                        ; 10      ;
; SBCTextDisplayRGB:io2|ps2Byte[2]~0                                                                                                                ; 10      ;
; T80s:cpu1|T80:u0|RegDIH[6]~7                                                                                                                      ; 10      ;
; T80s:cpu1|T80:u0|TmpAddr[14]~12                                                                                                                   ; 10      ;
; T80s:cpu1|T80:u0|TmpAddr[14]~10                                                                                                                   ; 10      ;
; SBCTextDisplayRGB:io2|Equal17~2                                                                                                                   ; 10      ;
; T80s:cpu1|T80:u0|RegDIH[4]~6                                                                                                                      ; 10      ;
; T80s:cpu1|T80:u0|RegDIH[5]~3                                                                                                                      ; 10      ;
; T80s:cpu1|T80:u0|RegDIH[2]~2                                                                                                                      ; 10      ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][7]~4                                                                                                       ; 10      ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][7]~0                                                                                                       ; 10      ;
; T80s:cpu1|T80:u0|RegWEH~1                                                                                                                         ; 10      ;
; T80s:cpu1|T80:u0|RegDIH[1]~0                                                                                                                      ; 10      ;
; T80s:cpu1|T80:u0|ACC[4]~5                                                                                                                         ; 10      ;
; T80s:cpu1|T80:u0|ACC[4]~0                                                                                                                         ; 10      ;
; SBCTextDisplayRGB:io2|kbInPointer[2]                                                                                                              ; 10      ;
; T80s:cpu1|T80:u0|RegDIL[6]~9                                                                                                                      ; 10      ;
; T80s:cpu1|T80:u0|RegDIL[7]~8                                                                                                                      ; 10      ;
; T80s:cpu1|T80:u0|RegDIL[5]~7                                                                                                                      ; 10      ;
; T80s:cpu1|T80:u0|RegDIL[3]~5                                                                                                                      ; 10      ;
; T80s:cpu1|T80:u0|RegDIL[2]~3                                                                                                                      ; 10      ;
; bufferedUART:io1|rxState.idle                                                                                                                     ; 10      ;
; T80s:cpu1|T80:u0|RegWEL~1                                                                                                                         ; 10      ;
; T80s:cpu1|T80:u0|RegDIL[0]~2                                                                                                                      ; 10      ;
; T80s:cpu1|T80:u0|SP[4]~4                                                                                                                          ; 10      ;
; T80s:cpu1|WR_n                                                                                                                                    ; 10      ;
; sd_controller:sd1|byte_counter[9]~1                                                                                                               ; 10      ;
; sd_controller:sd1|Selector80~3                                                                                                                    ; 10      ;
; sd_controller:sd1|sd_read_flag                                                                                                                    ; 10      ;
; SBCTextDisplayRGB:io2|dispAttWRData[7]                                                                                                            ; 10      ;
; SBCTextDisplayRGB:io2|process_6~34                                                                                                                ; 10      ;
; SBCTextDisplayRGB:io2|LessThan52~1                                                                                                                ; 10      ;
; SBCTextDisplayRGB:io2|WideOr2~0                                                                                                                   ; 10      ;
; SBCTextDisplayRGB:io2|process_0~13                                                                                                                ; 10      ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Special_LD[2]~0                                                                                                  ; 10      ;
; n_interface1CS~0                                                                                                                                  ; 10      ;
; sd_controller:sd1|state.init                                                                                                                      ; 10      ;
; SBCTextDisplayRGB:io2|cursorHoriz[4]                                                                                                              ; 10      ;
; bufferedUART:io1|rxReadPointer[4]                                                                                                                 ; 10      ;
; sd_controller:sd1|sclk_sig                                                                                                                        ; 10      ;
; T80s:cpu1|T80:u0|BusB[3]                                                                                                                          ; 10      ;
; T80s:cpu1|T80:u0|A[15]                                                                                                                            ; 10      ;
; T80s:cpu1|T80:u0|A[13]                                                                                                                            ; 10      ;
; T80s:cpu1|T80:u0|BusB[5]                                                                                                                          ; 10      ;
; T80s:cpu1|T80:u0|BusA[0]                                                                                                                          ; 10      ;
; T80s:cpu1|T80:u0|ALU_Op_r[1]~DUPLICATE                                                                                                            ; 9       ;
; T80s:cpu1|T80:u0|BusA[7]~DUPLICATE                                                                                                                ; 9       ;
; T80s:cpu1|T80:u0|BusA[1]~DUPLICATE                                                                                                                ; 9       ;
; SBCTextDisplayRGB:io2|process_5~13                                                                                                                ; 9       ;
; SBCTextDisplayRGB:io2|Equal13~0                                                                                                                   ; 9       ;
; T80s:cpu1|T80:u0|SP[12]~12                                                                                                                        ; 9       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][7]~7                                                                                                       ; 9       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][7]~3                                                                                                       ; 9       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Special_LD[0]~2                                                                                                  ; 9       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[1][0]~5                                                                                                       ; 9       ;
; SBCTextDisplayRGB:io2|ps2WriteClkCount[1]                                                                                                         ; 9       ;
; SBCTextDisplayRGB:io2|ps2ClkFiltered                                                                                                              ; 9       ;
; sd_controller:sd1|dout~0                                                                                                                          ; 9       ;
; T80s:cpu1|T80:u0|BusB[2]~4                                                                                                                        ; 9       ;
; T80s:cpu1|T80:u0|BusB[2]~3                                                                                                                        ; 9       ;
; T80s:cpu1|T80:u0|TmpAddr[6]~2                                                                                                                     ; 9       ;
; T80s:cpu1|T80:u0|R[1]~1                                                                                                                           ; 9       ;
; T80s:cpu1|T80:u0|process_0~3                                                                                                                      ; 9       ;
; T80s:cpu1|T80:u0|F~1                                                                                                                              ; 9       ;
; T80s:cpu1|T80:u0|SP[4]~0                                                                                                                          ; 9       ;
; n_sdCardCS~0                                                                                                                                      ; 9       ;
; sd_controller:sd1|host_read_flag                                                                                                                  ; 9       ;
; SBCTextDisplayRGB:io2|dispAttWRData[5]                                                                                                            ; 9       ;
; SBCTextDisplayRGB:io2|charHoriz[0]~0                                                                                                              ; 9       ;
; SBCTextDisplayRGB:io2|cursorHoriz[2]~12                                                                                                           ; 9       ;
; SBCTextDisplayRGB:io2|process_6~48                                                                                                                ; 9       ;
; SBCTextDisplayRGB:io2|dispState.clearS2                                                                                                           ; 9       ;
; SBCTextDisplayRGB:io2|process_6~33                                                                                                                ; 9       ;
; SBCTextDisplayRGB:io2|dispByteSent                                                                                                                ; 9       ;
; SBCTextDisplayRGB:io2|dispCharWRData[1]                                                                                                           ; 9       ;
; SBCTextDisplayRGB:io2|dispCharWRData[2]                                                                                                           ; 9       ;
; SBCTextDisplayRGB:io2|process_6~19                                                                                                                ; 9       ;
; SBCTextDisplayRGB:io2|process_6~17                                                                                                                ; 9       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux65~2                                                                                                          ; 9       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux133~0                                                                                                         ; 9       ;
; T80s:cpu1|T80:u0|T80_ALU:alu|Q_t~8                                                                                                                ; 9       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux65~0                                                                                                          ; 9       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Equal8~0                                                                                                         ; 9       ;
; n_interface1CS~1                                                                                                                                  ; 9       ;
; sd_controller:sd1|process_6~0                                                                                                                     ; 9       ;
; sd_controller:sd1|state.cmd0                                                                                                                      ; 9       ;
; SBCTextDisplayRGB:io2|charVert[3]                                                                                                                 ; 9       ;
; SBCTextDisplayRGB:io2|charVert[1]                                                                                                                 ; 9       ;
; bufferedUART:io1|rxReadPointer[0]                                                                                                                 ; 9       ;
; bufferedUART:io1|rxInPointer[0]                                                                                                                   ; 9       ;
; SBCTextDisplayRGB:io2|kbWriteTimer[16]                                                                                                            ; 9       ;
; T80s:cpu1|T80:u0|BusB[1]                                                                                                                          ; 9       ;
; T80s:cpu1|T80:u0|F[2]~DUPLICATE                                                                                                                   ; 8       ;
; T80s:cpu1|T80:u0|A[9]~DUPLICATE                                                                                                                   ; 8       ;
; sd_controller:sd1|Equal4~2                                                                                                                        ; 8       ;
; sd_controller:sd1|Equal4~1                                                                                                                        ; 8       ;
; SBCTextDisplayRGB:io2|kbBuffer~136                                                                                                                ; 8       ;
; SBCTextDisplayRGB:io2|kbBuffer~135                                                                                                                ; 8       ;
; SBCTextDisplayRGB:io2|kbBuffer~134                                                                                                                ; 8       ;
; SBCTextDisplayRGB:io2|kbBuffer~133                                                                                                                ; 8       ;
; SBCTextDisplayRGB:io2|kbBuffer~132                                                                                                                ; 8       ;
; SBCTextDisplayRGB:io2|kbBuffer~131                                                                                                                ; 8       ;
; SBCTextDisplayRGB:io2|kbBuffer~125                                                                                                                ; 8       ;
; SBCTextDisplayRGB:io2|kbInPointer[3]~11                                                                                                           ; 8       ;
; SBCTextDisplayRGB:io2|kbBuffer~124                                                                                                                ; 8       ;
; bufferedUART:io1|rxCurrentByteBuffer[0]~0                                                                                                         ; 8       ;
; SBCTextDisplayRGB:io2|ps2ConvertedByte[6]~1                                                                                                       ; 8       ;
; SBCTextDisplayRGB:io2|ps2ClkCount[1]                                                                                                              ; 8       ;
; T80s:cpu1|T80:u0|PC[12]~26                                                                                                                        ; 8       ;
; T80s:cpu1|T80:u0|PC[12]~25                                                                                                                        ; 8       ;
; T80s:cpu1|T80:u0|SP[12]~14                                                                                                                        ; 8       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][7]~6                                                                                                       ; 8       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][7]~5                                                                                                       ; 8       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][7]~2                                                                                                       ; 8       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][7]~1                                                                                                       ; 8       ;
; T80s:cpu1|T80:u0|ACC[4]~1                                                                                                                         ; 8       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[3][0]~7                                                                                                       ; 8       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[0][0]~6                                                                                                       ; 8       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[7][0]~4                                                                                                       ; 8       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[6][0]~3                                                                                                       ; 8       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[5][0]~2                                                                                                       ; 8       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[4][0]~1                                                                                                       ; 8       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[2][0]~0                                                                                                       ; 8       ;
; sd_controller:sd1|dout~1                                                                                                                          ; 8       ;
; InternalRam4K:ram1|altsyncram:altsyncram_component|altsyncram_ku04:auto_generated|decode_dla:rden_decode|w_anode508w[3]                           ; 8       ;
; InternalRam4K:ram1|altsyncram:altsyncram_component|altsyncram_ku04:auto_generated|decode_dla:decode3|w_anode508w[3]                               ; 8       ;
; InternalRam4K:ram1|altsyncram:altsyncram_component|altsyncram_ku04:auto_generated|decode_dla:rden_decode|w_anode498w[3]                           ; 8       ;
; InternalRam4K:ram1|altsyncram:altsyncram_component|altsyncram_ku04:auto_generated|decode_dla:decode3|w_anode498w[3]~0                             ; 8       ;
; InternalRam4K:ram1|altsyncram:altsyncram_component|altsyncram_ku04:auto_generated|decode_dla:rden_decode|w_anode488w[3]                           ; 8       ;
; InternalRam4K:ram1|altsyncram:altsyncram_component|altsyncram_ku04:auto_generated|decode_dla:decode3|w_anode488w[3]                               ; 8       ;
; InternalRam4K:ram1|altsyncram:altsyncram_component|altsyncram_ku04:auto_generated|decode_dla:rden_decode|w_anode478w[3]                           ; 8       ;
; InternalRam4K:ram1|altsyncram:altsyncram_component|altsyncram_ku04:auto_generated|decode_dla:decode3|w_anode478w[3]~0                             ; 8       ;
; T80s:cpu1|T80:u0|A[13]~28                                                                                                                         ; 8       ;
; T80s:cpu1|T80:u0|A[13]~26                                                                                                                         ; 8       ;
; InternalRam4K:ram1|altsyncram:altsyncram_component|altsyncram_ku04:auto_generated|decode_dla:rden_decode|w_anode468w[3]                           ; 8       ;
; InternalRam4K:ram1|altsyncram:altsyncram_component|altsyncram_ku04:auto_generated|decode_dla:decode3|w_anode468w[3]                               ; 8       ;
; InternalRam4K:ram1|altsyncram:altsyncram_component|altsyncram_ku04:auto_generated|decode_dla:rden_decode|w_anode458w[3]                           ; 8       ;
; InternalRam4K:ram1|altsyncram:altsyncram_component|altsyncram_ku04:auto_generated|decode_dla:decode3|w_anode458w[3]~0                             ; 8       ;
; InternalRam4K:ram1|altsyncram:altsyncram_component|altsyncram_ku04:auto_generated|decode_dla:rden_decode|w_anode448w[3]                           ; 8       ;
; InternalRam4K:ram1|altsyncram:altsyncram_component|altsyncram_ku04:auto_generated|decode_dla:decode3|w_anode448w[3]                               ; 8       ;
; InternalRam4K:ram1|altsyncram:altsyncram_component|altsyncram_ku04:auto_generated|decode_dla:rden_decode|w_anode431w[3]                           ; 8       ;
; InternalRam4K:ram1|altsyncram:altsyncram_component|altsyncram_ku04:auto_generated|_~0                                                             ; 8       ;
; InternalRam4K:ram1|altsyncram:altsyncram_component|altsyncram_ku04:auto_generated|decode_dla:decode3|w_anode431w[3]                               ; 8       ;
; T80s:cpu1|T80:u0|PC[5]~5                                                                                                                          ; 8       ;
; T80s:cpu1|T80:u0|PC[5]~3                                                                                                                          ; 8       ;
; sd_controller:sd1|recv_data[0]~0                                                                                                                  ; 8       ;
; SBCTextDisplayRGB:io2|dispCharWRData[7]~0                                                                                                         ; 8       ;
; SBCTextDisplayRGB:io2|dispByteLatch[4]~0                                                                                                          ; 8       ;
; bufferedUART:io1|rxState.dataBit                                                                                                                  ; 8       ;
; T80s:cpu1|T80:u0|ACC[3]                                                                                                                           ; 8       ;
; T80s:cpu1|T80:u0|ACC[5]                                                                                                                           ; 8       ;
; T80s:cpu1|T80:u0|BusA[0]~0                                                                                                                        ; 8       ;
; T80s:cpu1|T80:u0|BusB[2]~2                                                                                                                        ; 8       ;
; T80s:cpu1|T80:u0|BusB[2]~1                                                                                                                        ; 8       ;
; T80s:cpu1|T80:u0|BusB[2]~0                                                                                                                        ; 8       ;
; T80s:cpu1|T80:u0|R[1]~2                                                                                                                           ; 8       ;
; T80s:cpu1|T80:u0|IR[7]~1                                                                                                                          ; 8       ;
; T80s:cpu1|T80:u0|IR[7]~0                                                                                                                          ; 8       ;
; InternalRam4K:ram1|altsyncram:altsyncram_component|altsyncram_ku04:auto_generated|address_reg_a[2]                                                ; 8       ;
; sd_controller:sd1|process_1~0                                                                                                                     ; 8       ;
; SBCTextDisplayRGB:io2|Equal49~1                                                                                                                   ; 8       ;
; SBCTextDisplayRGB:io2|charHoriz[0]~1                                                                                                              ; 8       ;
; SBCTextDisplayRGB:io2|Selector24~0                                                                                                                ; 8       ;
; SBCTextDisplayRGB:io2|process_6~42                                                                                                                ; 8       ;
; SBCTextDisplayRGB:io2|dispState.ins3                                                                                                              ; 8       ;
; SBCTextDisplayRGB:io2|dispByteWritten                                                                                                             ; 8       ;
; SBCTextDisplayRGB:io2|dispCharWRData[0]                                                                                                           ; 8       ;
; SBCTextDisplayRGB:io2|process_6~18                                                                                                                ; 8       ;
; SBCTextDisplayRGB:io2|Equal32~0                                                                                                                   ; 8       ;
; SBCTextDisplayRGB:io2|process_6~5                                                                                                                 ; 8       ;
; SBCTextDisplayRGB:io2|dispByteLatch[5]                                                                                                            ; 8       ;
; bufferedUART:io1|Equal0~2                                                                                                                         ; 8       ;
; bufferedUART:io1|Equal0~1                                                                                                                         ; 8       ;
; T80s:cpu1|T80:u0|DO[7]~5                                                                                                                          ; 8       ;
; T80s:cpu1|T80:u0|DO[7]~3                                                                                                                          ; 8       ;
; T80s:cpu1|T80:u0|DO[7]~2                                                                                                                          ; 8       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux65~3                                                                                                          ; 8       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux100~3                                                                                                         ; 8       ;
; T80s:cpu1|T80:u0|A[1]~7                                                                                                                           ; 8       ;
; T80s:cpu1|T80:u0|A[1]~6                                                                                                                           ; 8       ;
; T80s:cpu1|T80:u0|RegAddrA~0                                                                                                                       ; 8       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux102~0                                                                                                         ; 8       ;
; T80s:cpu1|T80:u0|PC[0]                                                                                                                            ; 8       ;
; sd_controller:sd1|LessThan1~1                                                                                                                     ; 8       ;
; sd_controller:sd1|Equal11~0                                                                                                                       ; 8       ;
; SBCTextDisplayRGB:io2|charVert[2]                                                                                                                 ; 8       ;
; SBCTextDisplayRGB:io2|pixelClockCount[0]                                                                                                          ; 8       ;
; bufferedUART:io1|rxInPointer[1]                                                                                                                   ; 8       ;
; bufferedUART:io1|rxReadPointer[1]                                                                                                                 ; 8       ;
; T80s:cpu1|T80:u0|BusB[2]                                                                                                                          ; 8       ;
; SBCTextDisplayRGB:io2|dispAttWRData[6]                                                                                                            ; 8       ;
; SBCTextDisplayRGB:io2|dispAttWRData[4]                                                                                                            ; 8       ;
; T80s:cpu1|T80:u0|BusB[4]                                                                                                                          ; 8       ;
; T80s:cpu1|T80:u0|BusB[0]                                                                                                                          ; 8       ;
; T80s:cpu1|T80:u0|F[0]~DUPLICATE                                                                                                                   ; 7       ;
; rxd1~input                                                                                                                                        ; 7       ;
; ps2Clk~input                                                                                                                                      ; 7       ;
; sd_controller:sd1|Equal4~0                                                                                                                        ; 7       ;
; SBCTextDisplayRGB:io2|kbBuffer~140                                                                                                                ; 7       ;
; SBCTextDisplayRGB:io2|kbBuffer~139                                                                                                                ; 7       ;
; SBCTextDisplayRGB:io2|kbBuffer~138                                                                                                                ; 7       ;
; SBCTextDisplayRGB:io2|kbBuffer~137                                                                                                                ; 7       ;
; SBCTextDisplayRGB:io2|Equal19~1                                                                                                                   ; 7       ;
; SBCTextDisplayRGB:io2|Equal20~1                                                                                                                   ; 7       ;
; SBCTextDisplayRGB:io2|Equal18~3                                                                                                                   ; 7       ;
; SBCTextDisplayRGB:io2|kbBuffer~129                                                                                                                ; 7       ;
; SBCTextDisplayRGB:io2|kbBuffer~128                                                                                                                ; 7       ;
; SBCTextDisplayRGB:io2|kbBuffer~127                                                                                                                ; 7       ;
; SBCTextDisplayRGB:io2|kbBuffer~126                                                                                                                ; 7       ;
; SBCTextDisplayRGB:io2|process_5~15                                                                                                                ; 7       ;
; SBCTextDisplayRGB:io2|param4[6]~1                                                                                                                 ; 7       ;
; SBCTextDisplayRGB:io2|ps2WriteClkCount[4]~6                                                                                                       ; 7       ;
; SBCTextDisplayRGB:io2|ps2ClkCount[2]                                                                                                              ; 7       ;
; SBCTextDisplayRGB:io2|ps2ClkCount[3]                                                                                                              ; 7       ;
; SBCTextDisplayRGB:io2|startAddr[10]~0                                                                                                             ; 7       ;
; SBCTextDisplayRGB:io2|LessThan51~0                                                                                                                ; 7       ;
; SBCTextDisplayRGB:io2|param3[6]~2                                                                                                                 ; 7       ;
; T80s:cpu1|T80:u0|ACC[6]                                                                                                                           ; 7       ;
; T80s:cpu1|T80:u0|Save_Mux[5]~19                                                                                                                   ; 7       ;
; T80s:cpu1|T80:u0|Save_Mux[3]~16                                                                                                                   ; 7       ;
; T80s:cpu1|T80:u0|PC[5]~6                                                                                                                          ; 7       ;
; SBCTextDisplayRGB:io2|param2[6]~1                                                                                                                 ; 7       ;
; SBCTextDisplayRGB:io2|Selector39~0                                                                                                                ; 7       ;
; SBCTextDisplayRGB:io2|param1[6]~2                                                                                                                 ; 7       ;
; SBCTextDisplayRGB:io2|param1[0]~0                                                                                                                 ; 7       ;
; T80s:cpu1|T80:u0|ACC[4]                                                                                                                           ; 7       ;
; T80s:cpu1|T80:u0|Save_Mux[4]~15                                                                                                                   ; 7       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux58~5                                                                                                          ; 7       ;
; T80s:cpu1|T80:u0|ACC[1]                                                                                                                           ; 7       ;
; T80s:cpu1|T80:u0|ACC[0]                                                                                                                           ; 7       ;
; T80s:cpu1|T80:u0|Save_Mux[2]~12                                                                                                                   ; 7       ;
; T80s:cpu1|T80:u0|Save_Mux[7]~9                                                                                                                    ; 7       ;
; T80s:cpu1|T80:u0|Save_Mux[6]~8                                                                                                                    ; 7       ;
; T80s:cpu1|T80:u0|BTR_r                                                                                                                            ; 7       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux272~1                                                                                                         ; 7       ;
; n_ioWR                                                                                                                                            ; 7       ;
; sdClkCount[1]                                                                                                                                     ; 7       ;
; sd_controller:sd1|Selector80~2                                                                                                                    ; 7       ;
; SBCTextDisplayRGB:io2|dispAttWRData~2                                                                                                             ; 7       ;
; SBCTextDisplayRGB:io2|cursorHoriz[6]~25                                                                                                           ; 7       ;
; SBCTextDisplayRGB:io2|cursorHoriz[2]~10                                                                                                           ; 7       ;
; SBCTextDisplayRGB:io2|cursorHoriz[2]~9                                                                                                            ; 7       ;
; SBCTextDisplayRGB:io2|Selector12~1                                                                                                                ; 7       ;
; SBCTextDisplayRGB:io2|nextState.processingAdditionalParams~0                                                                                      ; 7       ;
; SBCTextDisplayRGB:io2|process_6~25                                                                                                                ; 7       ;
; SBCTextDisplayRGB:io2|cursorVert[2]~12                                                                                                            ; 7       ;
; SBCTextDisplayRGB:io2|cursorVert[2]~11                                                                                                            ; 7       ;
; SBCTextDisplayRGB:io2|process_6~10                                                                                                                ; 7       ;
; bufferedUART:io1|txBuffer[0]~0                                                                                                                    ; 7       ;
; T80s:cpu1|T80:u0|Save_Mux[0]~5                                                                                                                    ; 7       ;
; T80s:cpu1|T80:u0|Save_Mux[5]~3                                                                                                                    ; 7       ;
; T80s:cpu1|T80:u0|Save_Mux[5]~2                                                                                                                    ; 7       ;
; T80s:cpu1|T80:u0|Read_To_Reg_r[1]                                                                                                                 ; 7       ;
; T80s:cpu1|T80:u0|Read_To_Reg_r[2]                                                                                                                 ; 7       ;
; T80s:cpu1|T80:u0|F~0                                                                                                                              ; 7       ;
; T80s:cpu1|T80:u0|Read_To_Reg_r[3]                                                                                                                 ; 7       ;
; T80s:cpu1|T80:u0|Read_To_Reg_r[0]                                                                                                                 ; 7       ;
; T80s:cpu1|T80:u0|Save_Mux[1]~0                                                                                                                    ; 7       ;
; T80s:cpu1|T80:u0|Equal3~1                                                                                                                         ; 7       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux100~1                                                                                                         ; 7       ;
; T80s:cpu1|T80:u0|F[0]                                                                                                                             ; 7       ;
; sd_controller:sd1|data_sig[7]~1                                                                                                                   ; 7       ;
; SBCTextDisplayRGB:io2|dispAttWRData[1]                                                                                                            ; 7       ;
; bufferedUART:io1|rxInPointer[2]                                                                                                                   ; 7       ;
; bufferedUART:io1|rxReadPointer[2]                                                                                                                 ; 7       ;
; bufferedUART:io1|rxInPointer[3]                                                                                                                   ; 7       ;
; bufferedUART:io1|rxReadPointer[3]                                                                                                                 ; 7       ;
; T80s:cpu1|T80:u0|BusA[7]                                                                                                                          ; 7       ;
; SBCTextDisplayRGB:io2|dispAttWRData[0]                                                                                                            ; 7       ;
; SBCTextDisplayRGB:io2|ps2WriteClkCount[0]~DUPLICATE                                                                                               ; 6       ;
; T80s:cpu1|T80:u0|F[7]~DUPLICATE                                                                                                                   ; 6       ;
; T80s:cpu1|T80:u0|BusB[6]~DUPLICATE                                                                                                                ; 6       ;
; SBCTextDisplayRGB:io2|ps2ClkFilter[5]~0                                                                                                           ; 6       ;
; bufferedUART:io1|rxFilter[0]~0                                                                                                                    ; 6       ;
; SBCTextDisplayRGB:io2|kbInPointer[3]~1                                                                                                            ; 6       ;
; T80s:cpu1|MREQ_n                                                                                                                                  ; 6       ;
; SBCTextDisplayRGB:io2|process_5~1                                                                                                                 ; 6       ;
; SBCTextDisplayRGB:io2|Equal10~1                                                                                                                   ; 6       ;
; sd_controller:sd1|return_state.cmd0~1                                                                                                             ; 6       ;
; SBCTextDisplayRGB:io2|attBold                                                                                                                     ; 6       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux252~3                                                                                                         ; 6       ;
; T80s:cpu1|T80:u0|ALU_Op_r[0]~0                                                                                                                    ; 6       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux246~3                                                                                                         ; 6       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux264~2                                                                                                         ; 6       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Special_LD[1]~1                                                                                                  ; 6       ;
; rtl~376                                                                                                                                           ; 6       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux299~0                                                                                                         ; 6       ;
; T80s:cpu1|T80:u0|process_0~2                                                                                                                      ; 6       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux89~1                                                                                                          ; 6       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux89~0                                                                                                          ; 6       ;
; n_interface2CS~0                                                                                                                                  ; 6       ;
; cpuDataIn[0]~1                                                                                                                                    ; 6       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux223~0                                                                                                         ; 6       ;
; T80s:cpu1|T80:u0|T80_ALU:alu|Q_t~16                                                                                                               ; 6       ;
; sdClkCount[0]                                                                                                                                     ; 6       ;
; sd_controller:sd1|Selector80~4                                                                                                                    ; 6       ;
; sd_controller:sd1|bit_counter[7]~6                                                                                                                ; 6       ;
; sd_controller:sd1|return_state.cmd0~0                                                                                                             ; 6       ;
; SBCTextDisplayRGB:io2|process_6~51                                                                                                                ; 6       ;
; SBCTextDisplayRGB:io2|dispAttWRData~4                                                                                                             ; 6       ;
; SBCTextDisplayRGB:io2|Equal48~0                                                                                                                   ; 6       ;
; SBCTextDisplayRGB:io2|process_6~44                                                                                                                ; 6       ;
; SBCTextDisplayRGB:io2|process_6~40                                                                                                                ; 6       ;
; SBCTextDisplayRGB:io2|charVert[4]~1                                                                                                               ; 6       ;
; SBCTextDisplayRGB:io2|dispState.del3                                                                                                              ; 6       ;
; SBCTextDisplayRGB:io2|dispState.clearL2                                                                                                           ; 6       ;
; SBCTextDisplayRGB:io2|nextState.processingAdditionalParams                                                                                        ; 6       ;
; SBCTextDisplayRGB:io2|Equal57~0                                                                                                                   ; 6       ;
; SBCTextDisplayRGB:io2|dispCharWRData[3]                                                                                                           ; 6       ;
; SBCTextDisplayRGB:io2|dispCharWRData[7]                                                                                                           ; 6       ;
; SBCTextDisplayRGB:io2|dispCharWRData[4]                                                                                                           ; 6       ;
; SBCTextDisplayRGB:io2|dispCharWRData[5]                                                                                                           ; 6       ;
; SBCTextDisplayRGB:io2|dispCharWRData[6]                                                                                                           ; 6       ;
; SBCTextDisplayRGB:io2|process_6~21                                                                                                                ; 6       ;
; SBCTextDisplayRGB:io2|dispByteLatch[7]                                                                                                            ; 6       ;
; bufferedUART:io1|rxClockCount[0]                                                                                                                  ; 6       ;
; T80s:cpu1|T80:u0|Equal34~0                                                                                                                        ; 6       ;
; T80s:cpu1|T80:u0|process_1~0                                                                                                                      ; 6       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux100~0                                                                                                         ; 6       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Set_Addr_To[1]~0                                                                                                 ; 6       ;
; bufferedUART:io1|Equal8~0                                                                                                                         ; 6       ;
; bufferedUART:io1|txClockCount[5]~0                                                                                                                ; 6       ;
; n_ioRD~0                                                                                                                                          ; 6       ;
; sd_controller:sd1|state.poll_cmd                                                                                                                  ; 6       ;
; sd_controller:sd1|cmd_out[55]~0                                                                                                                   ; 6       ;
; SBCTextDisplayRGB:io2|videoR0~8                                                                                                                   ; 6       ;
; SBCTextDisplayRGB:io2|charScanLine[1]                                                                                                             ; 6       ;
; SBCTextDisplayRGB:io2|charScanLine[0]                                                                                                             ; 6       ;
; bufferedUART:io1|txBitCount[0]                                                                                                                    ; 6       ;
; bufferedUART:io1|reset~0                                                                                                                          ; 6       ;
; bufferedUART:io1|txClockCount[0]                                                                                                                  ; 6       ;
; rtl~432                                                                                                                                           ; 6       ;
; T80s:cpu1|T80:u0|A[10]                                                                                                                            ; 6       ;
; SBCTextDisplayRGB:io2|dispAttWRData[2]                                                                                                            ; 6       ;
; SBCTextDisplayRGB:io2|Mux0~0                                                                                                                      ; 6       ;
; SBCTextDisplayRGB:io2|horizCount[11]                                                                                                              ; 6       ;
; SBCTextDisplayRGB:io2|vertLineCount[1]                                                                                                            ; 6       ;
; SBCTextDisplayRGB:io2|vertLineCount[3]                                                                                                            ; 6       ;
; SBCTextDisplayRGB:io2|vertLineCount[2]                                                                                                            ; 6       ;
; SBCTextDisplayRGB:io2|ps2ClkCount[0]~DUPLICATE                                                                                                    ; 5       ;
; T80s:cpu1|T80:u0|ACC[2]~DUPLICATE                                                                                                                 ; 5       ;
; sdClkCount[4]~DUPLICATE                                                                                                                           ; 5       ;
; sdClkCount[5]~DUPLICATE                                                                                                                           ; 5       ;
; T80s:cpu1|T80:u0|F[4]~DUPLICATE                                                                                                                   ; 5       ;
; T80s:cpu1|T80:u0|XY_State[1]~DUPLICATE                                                                                                            ; 5       ;
; T80s:cpu1|T80:u0|ISet[0]~DUPLICATE                                                                                                                ; 5       ;
; sd_controller:sd1|Selector11~0                                                                                                                    ; 5       ;
; SBCTextDisplayRGB:io2|Equal9~1                                                                                                                    ; 5       ;
; SBCTextDisplayRGB:io2|ps2Scroll                                                                                                                   ; 5       ;
; bufferedUART:io1|Equal3~1                                                                                                                         ; 5       ;
; SBCTextDisplayRGB:io2|ps2Caps                                                                                                                     ; 5       ;
; SBCTextDisplayRGB:io2|ps2ClkCount[0]~2                                                                                                            ; 5       ;
; SBCTextDisplayRGB:io2|process_5~11                                                                                                                ; 5       ;
; SBCTextDisplayRGB:io2|ps2PreviousByte[4]                                                                                                          ; 5       ;
; SBCTextDisplayRGB:io2|process_5~6                                                                                                                 ; 5       ;
; SBCTextDisplayRGB:io2|process_5~5                                                                                                                 ; 5       ;
; T80s:cpu1|T80:u0|PC[11]                                                                                                                           ; 5       ;
; SBCTextDisplayRGB:io2|Equal7~0                                                                                                                    ; 5       ;
; T80s:cpu1|T80:u0|PC[15]                                                                                                                           ; 5       ;
; T80s:cpu1|T80:u0|PC[14]                                                                                                                           ; 5       ;
; SBCTextDisplayRGB:io2|cursorVertRestore[4]~1                                                                                                      ; 5       ;
; SBCTextDisplayRGB:io2|dispState~32                                                                                                                ; 5       ;
; SBCTextDisplayRGB:io2|paramCount[2]~2                                                                                                             ; 5       ;
; bufferedUART:io1|rxBitCount[0]                                                                                                                    ; 5       ;
; T80s:cpu1|T80:u0|PC[12]                                                                                                                           ; 5       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux263~4                                                                                                         ; 5       ;
; T80s:cpu1|T80:u0|process_0~5                                                                                                                      ; 5       ;
; T80s:cpu1|T80:u0|PC[13]                                                                                                                           ; 5       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux251~4                                                                                                         ; 5       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux89~5                                                                                                          ; 5       ;
; T80s:cpu1|T80:u0|PC[9]                                                                                                                            ; 5       ;
; T80s:cpu1|T80:u0|R[1]~0                                                                                                                           ; 5       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux231~0                                                                                                         ; 5       ;
; T80s:cpu1|T80:u0|process_0~4                                                                                                                      ; 5       ;
; InternalRam4K:ram1|altsyncram:altsyncram_component|altsyncram_ku04:auto_generated|decode_dla:rden_decode|w_anode431w[3]~0                         ; 5       ;
; T80s:cpu1|T80:u0|Equal56~0                                                                                                                        ; 5       ;
; T80s:cpu1|T80:u0|process_7~0                                                                                                                      ; 5       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux46~0                                                                                                          ; 5       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux63~0                                                                                                          ; 5       ;
; n_interface1CS~2                                                                                                                                  ; 5       ;
; T80s:cpu1|T80:u0|PC[6]                                                                                                                            ; 5       ;
; T80s:cpu1|T80:u0|PC[7]                                                                                                                            ; 5       ;
; T80s:cpu1|T80:u0|PC[5]                                                                                                                            ; 5       ;
; T80s:cpu1|T80:u0|PC[4]                                                                                                                            ; 5       ;
; T80s:cpu1|T80:u0|T80_ALU:alu|Q_t~20                                                                                                               ; 5       ;
; T80s:cpu1|T80:u0|PC[3]                                                                                                                            ; 5       ;
; T80s:cpu1|T80:u0|PC[1]                                                                                                                            ; 5       ;
; T80s:cpu1|T80:u0|PC[2]                                                                                                                            ; 5       ;
; Equal0~0                                                                                                                                          ; 5       ;
; sd_controller:sd1|Selector80~6                                                                                                                    ; 5       ;
; sd_controller:sd1|block_read                                                                                                                      ; 5       ;
; sdClkCount[2]                                                                                                                                     ; 5       ;
; sd_controller:sd1|bit_counter[7]~2                                                                                                                ; 5       ;
; SBCTextDisplayRGB:io2|Equal50~2                                                                                                                   ; 5       ;
; SBCTextDisplayRGB:io2|dispAttWRData[3]                                                                                                            ; 5       ;
; SBCTextDisplayRGB:io2|dispWR                                                                                                                      ; 5       ;
; SBCTextDisplayRGB:io2|Selector24~1                                                                                                                ; 5       ;
; SBCTextDisplayRGB:io2|Selector13~3                                                                                                                ; 5       ;
; SBCTextDisplayRGB:io2|cursorHoriz[2]~32                                                                                                           ; 5       ;
; SBCTextDisplayRGB:io2|cursorHoriz[2]~31                                                                                                           ; 5       ;
; SBCTextDisplayRGB:io2|Selector13~1                                                                                                                ; 5       ;
; SBCTextDisplayRGB:io2|cursorHoriz[2]~28                                                                                                           ; 5       ;
; SBCTextDisplayRGB:io2|cursorHoriz[2]~26                                                                                                           ; 5       ;
; SBCTextDisplayRGB:io2|process_6~50                                                                                                                ; 5       ;
; SBCTextDisplayRGB:io2|process_6~49                                                                                                                ; 5       ;
; SBCTextDisplayRGB:io2|Add41~1                                                                                                                     ; 5       ;
; SBCTextDisplayRGB:io2|Equal55~1                                                                                                                   ; 5       ;
; SBCTextDisplayRGB:io2|cursorVertRestore[1]                                                                                                        ; 5       ;
; SBCTextDisplayRGB:io2|dispState.deleteLine                                                                                                        ; 5       ;
; SBCTextDisplayRGB:io2|dispState.insertLine                                                                                                        ; 5       ;
; SBCTextDisplayRGB:io2|cursorVert~22                                                                                                               ; 5       ;
; SBCTextDisplayRGB:io2|process_6~28                                                                                                                ; 5       ;
; SBCTextDisplayRGB:io2|cursorVert[2]~20                                                                                                            ; 5       ;
; SBCTextDisplayRGB:io2|process_6~9                                                                                                                 ; 5       ;
; SBCTextDisplayRGB:io2|process_6~6                                                                                                                 ; 5       ;
; SBCTextDisplayRGB:io2|pixelCount[1]                                                                                                               ; 5       ;
; bufferedUART:io1|rxBuffer~13                                                                                                                      ; 5       ;
; bufferedUART:io1|rxClockCount[1]                                                                                                                  ; 5       ;
; T80s:cpu1|T80:u0|Equal0~1                                                                                                                         ; 5       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Set_Addr_To[2]~10                                                                                                ; 5       ;
; T80s:cpu1|T80:u0|A[13]~3                                                                                                                          ; 5       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux298~0                                                                                                         ; 5       ;
; SBCTextDisplayRGB:io2|process_0~0                                                                                                                 ; 5       ;
; bufferedUART:io1|txBitCount[1]                                                                                                                    ; 5       ;
; bufferedUART:io1|Selector25~0                                                                                                                     ; 5       ;
; bufferedUART:io1|txClockCount[1]                                                                                                                  ; 5       ;
; SBCTextDisplayRGB:io2|ps2Byte[5]                                                                                                                  ; 5       ;
; SBCTextDisplayRGB:io2|kbWriteTimer[5]                                                                                                             ; 5       ;
; SBCTextDisplayRGB:io2|kbWriteTimer[6]                                                                                                             ; 5       ;
; SBCTextDisplayRGB:io2|kbWriteTimer[7]                                                                                                             ; 5       ;
; SBCTextDisplayRGB:io2|kbWriteTimer[15]                                                                                                            ; 5       ;
; SBCTextDisplayRGB:io2|param2[1]                                                                                                                   ; 5       ;
; SBCTextDisplayRGB:io2|param2[2]                                                                                                                   ; 5       ;
; SBCTextDisplayRGB:io2|param2[3]                                                                                                                   ; 5       ;
; SBCTextDisplayRGB:io2|param2[0]                                                                                                                   ; 5       ;
; SBCTextDisplayRGB:io2|vertLineCount[0]                                                                                                            ; 5       ;
; SBCTextDisplayRGB:io2|charHoriz[0]                                                                                                                ; 5       ;
; SBCTextDisplayRGB:io2|charHoriz[3]                                                                                                                ; 5       ;
; SBCTextDisplayRGB:io2|charHoriz[2]                                                                                                                ; 5       ;
; SBCTextDisplayRGB:io2|charHoriz[1]                                                                                                                ; 5       ;
; SBCTextDisplayRGB:io2|vertLineCount[4]                                                                                                            ; 5       ;
; SBCTextDisplayRGB:io2|vertLineCount[5]                                                                                                            ; 5       ;
; T80s:cpu1|T80:u0|PC[10]~DUPLICATE                                                                                                                 ; 4       ;
; SBCTextDisplayRGB:io2|ps2WriteClkCount[2]~DUPLICATE                                                                                               ; 4       ;
; T80s:cpu1|T80:u0|ACC[7]~DUPLICATE                                                                                                                 ; 4       ;
; T80s:cpu1|T80:u0|PC[8]~DUPLICATE                                                                                                                  ; 4       ;
; SBCTextDisplayRGB:io2|charVert[4]~DUPLICATE                                                                                                       ; 4       ;
; SBCTextDisplayRGB:io2|kbWriteTimer[13]~DUPLICATE                                                                                                  ; 4       ;
; SBCTextDisplayRGB:io2|dispAttWRData[3]~_wirecell                                                                                                  ; 4       ;
; SBCTextDisplayRGB:io2|dispAttWRData[2]~_wirecell                                                                                                  ; 4       ;
; SBCTextDisplayRGB:io2|dispAttWRData[1]~_wirecell                                                                                                  ; 4       ;
; SBCTextDisplayRGB:io2|dispAttWRData[0]~_wirecell                                                                                                  ; 4       ;
; SBCTextDisplayRGB:io2|ps2WriteByte2[0]~6                                                                                                          ; 4       ;
; SBCTextDisplayRGB:io2|Mux3~6                                                                                                                      ; 4       ;
; SBCTextDisplayRGB:io2|ps2Shift                                                                                                                    ; 4       ;
; SBCTextDisplayRGB:io2|LessThan19~0                                                                                                                ; 4       ;
; SBCTextDisplayRGB:io2|ps2WriteClkCount[4]~1                                                                                                       ; 4       ;
; SBCTextDisplayRGB:io2|ps2ClkFilter[5]                                                                                                             ; 4       ;
; SBCTextDisplayRGB:io2|ps2ClkFilter[4]                                                                                                             ; 4       ;
; SBCTextDisplayRGB:io2|ps2ClkFilter[1]                                                                                                             ; 4       ;
; SBCTextDisplayRGB:io2|kbWatchdogTimer[18]~0                                                                                                       ; 4       ;
; SBCTextDisplayRGB:io2|ps2ClkCount[3]~0                                                                                                            ; 4       ;
; SBCTextDisplayRGB:io2|kbInPointer[3]~3                                                                                                            ; 4       ;
; SBCTextDisplayRGB:io2|n_kbWR~0                                                                                                                    ; 4       ;
; SBCTextDisplayRGB:io2|kbInPointer[3]~2                                                                                                            ; 4       ;
; SBCTextDisplayRGB:io2|Equal18~2                                                                                                                   ; 4       ;
; SBCTextDisplayRGB:io2|process_5~9                                                                                                                 ; 4       ;
; SBCTextDisplayRGB:io2|Equal16~2                                                                                                                   ; 4       ;
; SBCTextDisplayRGB:io2|Equal16~0                                                                                                                   ; 4       ;
; SBCTextDisplayRGB:io2|ps2ConvertedByte[1]                                                                                                         ; 4       ;
; SBCTextDisplayRGB:io2|ps2ConvertedByte[0]                                                                                                         ; 4       ;
; SBCTextDisplayRGB:io2|ps2ConvertedByte[3]                                                                                                         ; 4       ;
; SBCTextDisplayRGB:io2|ps2ConvertedByte[2]                                                                                                         ; 4       ;
; SBCTextDisplayRGB:io2|ps2ConvertedByte[6]                                                                                                         ; 4       ;
; SBCTextDisplayRGB:io2|Add27~1                                                                                                                     ; 4       ;
; SBCTextDisplayRGB:io2|Add27~0                                                                                                                     ; 4       ;
; bufferedUART:io1|rxBitCount[2]~0                                                                                                                  ; 4       ;
; bufferedUART:io1|rxFilter[5]                                                                                                                      ; 4       ;
; bufferedUART:io1|rxFilter[4]                                                                                                                      ; 4       ;
; bufferedUART:io1|rxFilter[1]                                                                                                                      ; 4       ;
; T80s:cpu1|T80:u0|Pre_XY_F_M[2]~0                                                                                                                  ; 4       ;
; T80s:cpu1|T80:u0|SP[14]                                                                                                                           ; 4       ;
; SBCTextDisplayRGB:io2|ps2WriteClkCount[3]                                                                                                         ; 4       ;
; SBCTextDisplayRGB:io2|ps2WriteClkCount[2]                                                                                                         ; 4       ;
; SBCTextDisplayRGB:io2|ps2PrevClk                                                                                                                  ; 4       ;
; SBCTextDisplayRGB:io2|Equal10~8                                                                                                                   ; 4       ;
; SBCTextDisplayRGB:io2|LessThan16~0                                                                                                                ; 4       ;
; SBCTextDisplayRGB:io2|process_5~0                                                                                                                 ; 4       ;
; sd_controller:sd1|return_state.cmd0~2                                                                                                             ; 4       ;
; SBCTextDisplayRGB:io2|Selector53~2                                                                                                                ; 4       ;
; SBCTextDisplayRGB:io2|Equal29~1                                                                                                                   ; 4       ;
; SBCTextDisplayRGB:io2|pixelCount[0]~1                                                                                                             ; 4       ;
; bufferedUART:io1|rxBitCount[1]                                                                                                                    ; 4       ;
; T80s:cpu1|T80:u0|SP[12]                                                                                                                           ; 4       ;
; T80s:cpu1|T80:u0|SP[15]                                                                                                                           ; 4       ;
; T80s:cpu1|T80:u0|SP[11]                                                                                                                           ; 4       ;
; T80s:cpu1|T80:u0|SP[13]                                                                                                                           ; 4       ;
; T80s:cpu1|T80:u0|SP[10]                                                                                                                           ; 4       ;
; T80s:cpu1|T80:u0|SP[8]                                                                                                                            ; 4       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux263~0                                                                                                         ; 4       ;
; T80s:cpu1|T80:u0|T80_ALU:alu|Q_t~41                                                                                                               ; 4       ;
; T80s:cpu1|T80:u0|SP[9]                                                                                                                            ; 4       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux247~4                                                                                                         ; 4       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Set_BusB_To[0]~3                                                                                                 ; 4       ;
; T80s:cpu1|T80:u0|TmpAddr[6]~1                                                                                                                     ; 4       ;
; T80s:cpu1|T80:u0|RegAddrC~2                                                                                                                       ; 4       ;
; T80s:cpu1|T80:u0|RegAddrC~1                                                                                                                       ; 4       ;
; T80s:cpu1|T80:u0|RegAddrC~0                                                                                                                       ; 4       ;
; T80s:cpu1|T80:u0|RegAddrA~2                                                                                                                       ; 4       ;
; T80s:cpu1|T80:u0|process_2~2                                                                                                                      ; 4       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux275~0                                                                                                         ; 4       ;
; T80s:cpu1|T80:u0|T80_ALU:alu|Mux12~0                                                                                                              ; 4       ;
; T80s:cpu1|T80:u0|T80_ALU:alu|Mux10~0                                                                                                              ; 4       ;
; T80s:cpu1|T80:u0|T80_ALU:alu|Mux8~0                                                                                                               ; 4       ;
; T80s:cpu1|T80:u0|Arith16_r                                                                                                                        ; 4       ;
; T80s:cpu1|T80:u0|T80_ALU:alu|DAA_Q[3]~8                                                                                                           ; 4       ;
; T80s:cpu1|T80:u0|T80_ALU:alu|DAA_Q[5]~6                                                                                                           ; 4       ;
; T80s:cpu1|T80:u0|T80_ALU:alu|DAA_Q[7]~4                                                                                                           ; 4       ;
; T80s:cpu1|T80:u0|T80_ALU:alu|Q_t~27                                                                                                               ; 4       ;
; T80s:cpu1|T80:u0|T80_ALU:alu|Q_t~26                                                                                                               ; 4       ;
; T80s:cpu1|T80:u0|ISet[1]~1                                                                                                                        ; 4       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux293~0                                                                                                         ; 4       ;
; T80s:cpu1|T80:u0|SP[4]~3                                                                                                                          ; 4       ;
; cpuDataIn[0]~5                                                                                                                                    ; 4       ;
; cpuDataIn[0]~4                                                                                                                                    ; 4       ;
; n_basRomCS~0                                                                                                                                      ; 4       ;
; T80s:cpu1|T80:u0|SP[7]                                                                                                                            ; 4       ;
; T80s:cpu1|T80:u0|SP[4]                                                                                                                            ; 4       ;
; T80s:cpu1|T80:u0|T80_ALU:alu|Q_t~21                                                                                                               ; 4       ;
; T80s:cpu1|T80:u0|T80_ALU:alu|Q_t~17                                                                                                               ; 4       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Set_BusB_To[3]~0                                                                                                 ; 4       ;
; T80s:cpu1|T80:u0|SP[3]                                                                                                                            ; 4       ;
; T80s:cpu1|T80:u0|SP[1]                                                                                                                            ; 4       ;
; T80s:cpu1|T80:u0|SP[2]                                                                                                                            ; 4       ;
; sd_controller:sd1|Selector92~2                                                                                                                    ; 4       ;
; sd_controller:sd1|block_write                                                                                                                     ; 4       ;
; sdClkCount[3]                                                                                                                                     ; 4       ;
; SBCTextDisplayRGB:io2|process_6~55                                                                                                                ; 4       ;
; SBCTextDisplayRGB:io2|process_6~54                                                                                                                ; 4       ;
; SBCTextDisplayRGB:io2|process_6~53                                                                                                                ; 4       ;
; SBCTextDisplayRGB:io2|process_6~52                                                                                                                ; 4       ;
; SBCTextDisplayRGB:io2|Selector50~0                                                                                                                ; 4       ;
; SBCTextDisplayRGB:io2|lpm_divide:Mod1|lpm_divide_45m:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_k2f:divider|StageOut[166]~23            ; 4       ;
; SBCTextDisplayRGB:io2|lpm_divide:Mod1|lpm_divide_45m:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_k2f:divider|StageOut[165]~20            ; 4       ;
; SBCTextDisplayRGB:io2|lpm_divide:Mod1|lpm_divide_45m:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_k2f:divider|StageOut[164]~18            ; 4       ;
; SBCTextDisplayRGB:io2|lpm_divide:Mod1|lpm_divide_45m:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_k2f:divider|StageOut[163]~15            ; 4       ;
; SBCTextDisplayRGB:io2|lpm_divide:Mod1|lpm_divide_45m:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_k2f:divider|StageOut[162]~13            ; 4       ;
; SBCTextDisplayRGB:io2|lpm_divide:Mod1|lpm_divide_45m:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_k2f:divider|StageOut[161]~10            ; 4       ;
; SBCTextDisplayRGB:io2|lpm_divide:Mod1|lpm_divide_45m:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_k2f:divider|StageOut[160]~8             ; 4       ;
; SBCTextDisplayRGB:io2|lpm_divide:Mod1|lpm_divide_45m:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_k2f:divider|StageOut[159]~5             ; 4       ;
; SBCTextDisplayRGB:io2|lpm_divide:Mod1|lpm_divide_45m:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_k2f:divider|StageOut[158]~3             ; 4       ;
; SBCTextDisplayRGB:io2|lpm_divide:Mod1|lpm_divide_45m:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_k2f:divider|StageOut[157]~1             ; 4       ;
; SBCTextDisplayRGB:io2|lpm_divide:Mod1|lpm_divide_45m:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_k2f:divider|StageOut[156]~0             ; 4       ;
; SBCTextDisplayRGB:io2|lpm_divide:Mod0|lpm_divide_45m:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_k2f:divider|StageOut[166]~23            ; 4       ;
; SBCTextDisplayRGB:io2|lpm_divide:Mod0|lpm_divide_45m:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_k2f:divider|StageOut[165]~20            ; 4       ;
; SBCTextDisplayRGB:io2|lpm_divide:Mod0|lpm_divide_45m:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_k2f:divider|StageOut[164]~18            ; 4       ;
; SBCTextDisplayRGB:io2|lpm_divide:Mod0|lpm_divide_45m:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_k2f:divider|StageOut[163]~15            ; 4       ;
; SBCTextDisplayRGB:io2|lpm_divide:Mod0|lpm_divide_45m:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_k2f:divider|StageOut[162]~13            ; 4       ;
; SBCTextDisplayRGB:io2|lpm_divide:Mod0|lpm_divide_45m:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_k2f:divider|StageOut[161]~10            ; 4       ;
; SBCTextDisplayRGB:io2|lpm_divide:Mod0|lpm_divide_45m:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_k2f:divider|StageOut[160]~8             ; 4       ;
; SBCTextDisplayRGB:io2|lpm_divide:Mod0|lpm_divide_45m:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_k2f:divider|StageOut[159]~5             ; 4       ;
; SBCTextDisplayRGB:io2|lpm_divide:Mod0|lpm_divide_45m:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_k2f:divider|StageOut[158]~3             ; 4       ;
; SBCTextDisplayRGB:io2|lpm_divide:Mod0|lpm_divide_45m:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_k2f:divider|StageOut[157]~1             ; 4       ;
; SBCTextDisplayRGB:io2|lpm_divide:Mod0|lpm_divide_45m:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_k2f:divider|StageOut[156]~0             ; 4       ;
; SBCTextDisplayRGB:io2|Selector53~0                                                                                                                ; 4       ;
; SBCTextDisplayRGB:io2|Equal50~0                                                                                                                   ; 4       ;
; SBCTextDisplayRGB:io2|Equal49~0                                                                                                                   ; 4       ;
; SBCTextDisplayRGB:io2|cursorHoriz[2]~13                                                                                                           ; 4       ;
; SBCTextDisplayRGB:io2|cursorHoriz[2]~2                                                                                                            ; 4       ;
; SBCTextDisplayRGB:io2|Selector21~1                                                                                                                ; 4       ;
; SBCTextDisplayRGB:io2|Selector21~0                                                                                                                ; 4       ;
; SBCTextDisplayRGB:io2|cursorHoriz[2]~1                                                                                                            ; 4       ;
; SBCTextDisplayRGB:io2|cursorVert[2]~33                                                                                                            ; 4       ;
; SBCTextDisplayRGB:io2|cursorHoriz[2]~0                                                                                                            ; 4       ;
; SBCTextDisplayRGB:io2|cursorVertRestore[0]                                                                                                        ; 4       ;
; SBCTextDisplayRGB:io2|cursorVertRestore[2]                                                                                                        ; 4       ;
; SBCTextDisplayRGB:io2|cursorVert~19                                                                                                               ; 4       ;
; SBCTextDisplayRGB:io2|process_6~26                                                                                                                ; 4       ;
; SBCTextDisplayRGB:io2|Selector12~0                                                                                                                ; 4       ;
; SBCTextDisplayRGB:io2|process_6~24                                                                                                                ; 4       ;
; SBCTextDisplayRGB:io2|LessThan52~0                                                                                                                ; 4       ;
; SBCTextDisplayRGB:io2|Equal55~0                                                                                                                   ; 4       ;
; SBCTextDisplayRGB:io2|dispState.clearScreen                                                                                                       ; 4       ;
; SBCTextDisplayRGB:io2|dispState.clearLine                                                                                                         ; 4       ;
; SBCTextDisplayRGB:io2|cursorVert[2]~16                                                                                                            ; 4       ;
; SBCTextDisplayRGB:io2|cursorVert[2]~15                                                                                                            ; 4       ;
; SBCTextDisplayRGB:io2|cursorVert[2]~14                                                                                                            ; 4       ;
; SBCTextDisplayRGB:io2|Equal43~0                                                                                                                   ; 4       ;
; SBCTextDisplayRGB:io2|process_6~14                                                                                                                ; 4       ;
; SBCTextDisplayRGB:io2|process_6~12                                                                                                                ; 4       ;
; SBCTextDisplayRGB:io2|LessThan41~0                                                                                                                ; 4       ;
; SBCTextDisplayRGB:io2|process_6~11                                                                                                                ; 4       ;
; SBCTextDisplayRGB:io2|cursorVert[2]~0                                                                                                             ; 4       ;
; SBCTextDisplayRGB:io2|charScanLine[0]~3                                                                                                           ; 4       ;
; SBCTextDisplayRGB:io2|pixelCount[2]                                                                                                               ; 4       ;
; SBCTextDisplayRGB:io2|process_0~9                                                                                                                 ; 4       ;
; SBCTextDisplayRGB:io2|LessThan0~0                                                                                                                 ; 4       ;
; bufferedUART:io1|rxState.stopBit                                                                                                                  ; 4       ;
; bufferedUART:io1|rxClockCount[2]                                                                                                                  ; 4       ;
; bufferedUART:io1|rxClockCount[4]                                                                                                                  ; 4       ;
; bufferedUART:io1|rxClockCount[5]                                                                                                                  ; 4       ;
; bufferedUART:io1|txBitCount[2]~0                                                                                                                  ; 4       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux101~0                                                                                                         ; 4       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux92~0                                                                                                          ; 4       ;
; T80s:cpu1|T80:u0|Equal3~2                                                                                                                         ; 4       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|TStates[1]~0                                                                                                     ; 4       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux273~0                                                                                                         ; 4       ;
; T80s:cpu1|T80:u0|NextIs_XY_Fetch~1                                                                                                                ; 4       ;
; T80s:cpu1|T80:u0|process_0~1                                                                                                                      ; 4       ;
; T80s:cpu1|T80:u0|T80_ALU:alu|Q_t~9                                                                                                                ; 4       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Set_Addr_To[0]~9                                                                                                 ; 4       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux45~1                                                                                                          ; 4       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux45~0                                                                                                          ; 4       ;
; T80s:cpu1|T80:u0|XY_State[0]                                                                                                                      ; 4       ;
; T80s:cpu1|T80:u0|ISet[1]                                                                                                                          ; 4       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux58~0                                                                                                          ; 4       ;
; T80s:cpu1|T80:u0|SP[0]                                                                                                                            ; 4       ;
; bufferedUART:io1|txState.stopBit                                                                                                                  ; 4       ;
; sd_controller:sd1|init_busy                                                                                                                       ; 4       ;
; SBCTextDisplayRGB:io2|process_0~2                                                                                                                 ; 4       ;
; SBCTextDisplayRGB:io2|process_0~1                                                                                                                 ; 4       ;
; SBCTextDisplayRGB:io2|charScanLine[3]                                                                                                             ; 4       ;
; bufferedUART:io1|txBitCount[2]                                                                                                                    ; 4       ;
; bufferedUART:io1|txClockCount[2]                                                                                                                  ; 4       ;
; T80s:cpu1|T80:u0|T80_ALU:alu|Mux21~0                                                                                                              ; 4       ;
; SBCTextDisplayRGB:io2|kbWriteTimer[4]                                                                                                             ; 4       ;
; SBCTextDisplayRGB:io2|kbWriteTimer[9]                                                                                                             ; 4       ;
; SBCTextDisplayRGB:io2|kbWriteTimer[14]                                                                                                            ; 4       ;
; SBCTextDisplayRGB:io2|kbWriteTimer[11]                                                                                                            ; 4       ;
; SBCTextDisplayRGB:io2|kbWriteTimer[12]                                                                                                            ; 4       ;
; SBCTextDisplayRGB:io2|kbWriteTimer[10]                                                                                                            ; 4       ;
; SBCTextDisplayRGB:io2|kbWriteTimer[25]                                                                                                            ; 4       ;
; SBCTextDisplayRGB:io2|startAddr[10]                                                                                                               ; 4       ;
; SBCTextDisplayRGB:io2|startAddr[9]                                                                                                                ; 4       ;
; SBCTextDisplayRGB:io2|startAddr[8]                                                                                                                ; 4       ;
; SBCTextDisplayRGB:io2|startAddr[7]                                                                                                                ; 4       ;
; sd_controller:sd1|recv_data[0]                                                                                                                    ; 4       ;
; SBCTextDisplayRGB:io2|param2[4]                                                                                                                   ; 4       ;
; SBCTextDisplayRGB:io2|param2[5]                                                                                                                   ; 4       ;
; SBCTextDisplayRGB:io2|param2[6]                                                                                                                   ; 4       ;
; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_1ed2:auto_generated|q_a[2]                 ; 4       ;
; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_1ed2:auto_generated|q_a[1]                 ; 4       ;
; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_1ed2:auto_generated|q_a[4]                 ; 4       ;
; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_1ed2:auto_generated|q_a[5]                 ; 4       ;
; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_1ed2:auto_generated|q_a[6]                 ; 4       ;
; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_1ed2:auto_generated|q_a[0]                 ; 4       ;
; SBCTextDisplayRGB:io2|horizCount[10]                                                                                                              ; 4       ;
; SBCTextDisplayRGB:io2|horizCount[7]                                                                                                               ; 4       ;
; SBCTextDisplayRGB:io2|horizCount[6]                                                                                                               ; 4       ;
; SBCTextDisplayRGB:io2|horizCount[8]                                                                                                               ; 4       ;
; SBCTextDisplayRGB:io2|vertLineCount[6]                                                                                                            ; 4       ;
; SBCTextDisplayRGB:io2|vertLineCount[9]                                                                                                            ; 4       ;
; bufferedUART:io1|Add1~1                                                                                                                           ; 4       ;
; SBCTextDisplayRGB:io2|ps2PreviousByte[7]~DUPLICATE                                                                                                ; 3       ;
; SBCTextDisplayRGB:io2|ps2ConvertedByte[4]~DUPLICATE                                                                                               ; 3       ;
; SBCTextDisplayRGB:io2|ps2WriteClkCount[4]~DUPLICATE                                                                                               ; 3       ;
; T80s:cpu1|T80:u0|SP[6]~DUPLICATE                                                                                                                  ; 3       ;
; SBCTextDisplayRGB:io2|pixelCount[0]~DUPLICATE                                                                                                     ; 3       ;
; clk~input                                                                                                                                         ; 3       ;
; sd_controller:sd1|data_sig[0]                                                                                                                     ; 3       ;
; SBCTextDisplayRGB:io2|ps2Scroll~0                                                                                                                 ; 3       ;
; SBCTextDisplayRGB:io2|ps2Num                                                                                                                      ; 3       ;
; SBCTextDisplayRGB:io2|kbWriteTimer[22]~3                                                                                                          ; 3       ;
; SBCTextDisplayRGB:io2|ps2Shift~0                                                                                                                  ; 3       ;
; SBCTextDisplayRGB:io2|ps2Ctrl                                                                                                                     ; 3       ;
; SBCTextDisplayRGB:io2|ps2WriteByte2[2]                                                                                                            ; 3       ;
; SBCTextDisplayRGB:io2|ps2WriteByte2[1]                                                                                                            ; 3       ;
; SBCTextDisplayRGB:io2|kbInPointer[3]~7                                                                                                            ; 3       ;
; SBCTextDisplayRGB:io2|ps2ClkFilter[3]                                                                                                             ; 3       ;
; SBCTextDisplayRGB:io2|ps2ClkFilter[2]                                                                                                             ; 3       ;
; SBCTextDisplayRGB:io2|ps2ClkFilter[0]                                                                                                             ; 3       ;
; SBCTextDisplayRGB:io2|Equal17~0                                                                                                                   ; 3       ;
; SBCTextDisplayRGB:io2|ps2ConvertedByte[5]                                                                                                         ; 3       ;
; SBCTextDisplayRGB:io2|kbInPointer[3]~0                                                                                                            ; 3       ;
; bufferedUART:io1|rxFilter[3]                                                                                                                      ; 3       ;
; bufferedUART:io1|rxFilter[2]                                                                                                                      ; 3       ;
; bufferedUART:io1|rxFilter[0]                                                                                                                      ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|Mux32~9                                                                                                             ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|Mux32~8                                                                                                             ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|Mux32~7                                                                                                             ; 3       ;
; T80s:cpu1|T80:u0|I[2]                                                                                                                             ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|Mux32~6                                                                                                             ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|Mux32~5                                                                                                             ; 3       ;
; T80s:cpu1|T80:u0|I[1]                                                                                                                             ; 3       ;
; T80s:cpu1|T80:u0|I[0]                                                                                                                             ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|Mux11~2                                                                                                             ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|Mux3~2                                                                                                              ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|Mux9~2                                                                                                              ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|Mux1~2                                                                                                              ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|Mux10~2                                                                                                             ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|Mux2~2                                                                                                              ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|Mux32~4                                                                                                             ; 3       ;
; T80s:cpu1|T80:u0|I[6]                                                                                                                             ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|Mux32~3                                                                                                             ; 3       ;
; T80s:cpu1|T80:u0|I[5]                                                                                                                             ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|Mux32~2                                                                                                             ; 3       ;
; T80s:cpu1|T80:u0|process_0~6                                                                                                                      ; 3       ;
; SBCTextDisplayRGB:io2|Equal28~0                                                                                                                   ; 3       ;
; SBCTextDisplayRGB:io2|ps2WriteClkCount[4]                                                                                                         ; 3       ;
; SBCTextDisplayRGB:io2|LessThan17~1                                                                                                                ; 3       ;
; SBCTextDisplayRGB:io2|Equal10~6                                                                                                                   ; 3       ;
; SBCTextDisplayRGB:io2|process_5~2                                                                                                                 ; 3       ;
; SBCTextDisplayRGB:io2|dispAttWRData~24                                                                                                            ; 3       ;
; SBCTextDisplayRGB:io2|Add4~2                                                                                                                      ; 3       ;
; SBCTextDisplayRGB:io2|Add1~2                                                                                                                      ; 3       ;
; SBCTextDisplayRGB:io2|attInverse~0                                                                                                                ; 3       ;
; bufferedUART:io1|rxBitCount[2]                                                                                                                    ; 3       ;
; bufferedUART:io1|Equal4~1                                                                                                                         ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|Mux8~2                                                                                                              ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|Mux0~2                                                                                                              ; 3       ;
; T80s:cpu1|T80:u0|ACC[7]                                                                                                                           ; 3       ;
; T80s:cpu1|T80:u0|F[3]~25                                                                                                                          ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|Mux12~2                                                                                                             ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|Mux4~2                                                                                                              ; 3       ;
; T80s:cpu1|T80:u0|F~19                                                                                                                             ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|Mux13~2                                                                                                             ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|Mux5~2                                                                                                              ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|Mux15~2                                                                                                             ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|Mux7~2                                                                                                              ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|Mux14~2                                                                                                             ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|Mux6~2                                                                                                              ; 3       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux89~10                                                                                                         ; 3       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux253~1                                                                                                         ; 3       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux11~0                                                                                                          ; 3       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux253~0                                                                                                         ; 3       ;
; rtl~393                                                                                                                                           ; 3       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux45~2                                                                                                          ; 3       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux199~0                                                                                                         ; 3       ;
; T80s:cpu1|T80:u0|process_1~1                                                                                                                      ; 3       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux275~1                                                                                                         ; 3       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux274~0                                                                                                         ; 3       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux273~3                                                                                                         ; 3       ;
; T80s:cpu1|T80:u0|process_2~3                                                                                                                      ; 3       ;
; T80s:cpu1|T80:u0|T80_ALU:alu|Mux13~0                                                                                                              ; 3       ;
; T80s:cpu1|T80:u0|T80_ALU:alu|Mux11~0                                                                                                              ; 3       ;
; T80s:cpu1|T80:u0|T80_ALU:alu|DAA_Q[2]~7                                                                                                           ; 3       ;
; rtl~377                                                                                                                                           ; 3       ;
; T80s:cpu1|T80:u0|T80_ALU:alu|Q_t~29                                                                                                               ; 3       ;
; T80s:cpu1|T80:u0|T80_ALU:alu|Q_t~28                                                                                                               ; 3       ;
+---------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+----------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+------------+-----------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+---------------------------------------------+
; Name                                                                                                                                         ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size   ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M10K blocks ; MLAB cells ; MIF                                           ; Location                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; Fits in MLABs                               ;
+----------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+------------+-----------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+---------------------------------------------+
; InternalRam4K:ram1|altsyncram:altsyncram_component|altsyncram_ku04:auto_generated|ALTSYNCRAM                                                 ; AUTO ; Single Port      ; Single Clock ; 65536        ; 8            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 524288 ; 65536                       ; 8                           ; --                          ; --                          ; 524288              ; 64          ; 0          ; None                                          ; M10K_X11_Y22_N0, M10K_X11_Y24_N0, M10K_X30_Y24_N0, M10K_X38_Y13_N0, M10K_X46_Y25_N0, M10K_X22_Y30_N0, M10K_X38_Y27_N0, M10K_X38_Y16_N0, M10K_X22_Y17_N0, M10K_X38_Y17_N0, M10K_X38_Y29_N0, M10K_X38_Y15_N0, M10K_X11_Y23_N0, M10K_X30_Y12_N0, M10K_X38_Y22_N0, M10K_X22_Y27_N0, M10K_X38_Y18_N0, M10K_X38_Y14_N0, M10K_X22_Y18_N0, M10K_X11_Y18_N0, M10K_X30_Y31_N0, M10K_X30_Y16_N0, M10K_X22_Y22_N0, M10K_X22_Y25_N0, M10K_X38_Y25_N0, M10K_X38_Y21_N0, M10K_X46_Y22_N0, M10K_X22_Y16_N0, M10K_X11_Y20_N0, M10K_X46_Y17_N0, M10K_X30_Y32_N0, M10K_X38_Y19_N0, M10K_X30_Y30_N0, M10K_X38_Y24_N0, M10K_X30_Y23_N0, M10K_X30_Y17_N0, M10K_X22_Y29_N0, M10K_X38_Y30_N0, M10K_X30_Y33_N0, M10K_X46_Y21_N0, M10K_X22_Y19_N0, M10K_X46_Y18_N0, M10K_X22_Y21_N0, M10K_X22_Y14_N0, M10K_X30_Y15_N0, M10K_X30_Y14_N0, M10K_X30_Y18_N0, M10K_X30_Y13_N0, M10K_X38_Y28_N0, M10K_X46_Y19_N0, M10K_X46_Y24_N0, M10K_X46_Y20_N0, M10K_X30_Y22_N0, M10K_X22_Y24_N0, M10K_X30_Y21_N0, M10K_X22_Y20_N0, M10K_X38_Y23_N0, M10K_X22_Y28_N0, M10K_X30_Y20_N0, M10K_X30_Y25_N0, M10K_X46_Y23_N0, M10K_X38_Y20_N0, M10K_X38_Y26_N0, M10K_X30_Y19_N0 ; Don't care           ; New data        ; New data        ; No - Address Too Wide                       ;
; SBCTextDisplayRGB:io2|CGABoldRomReduced:\GEN_REDUCED_CHARS:fontRom|altsyncram:altsyncram_component|altsyncram_jjh1:auto_generated|ALTSYNCRAM ; AUTO ; ROM              ; Single Clock ; 1024         ; 8            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 8192   ; 1024                        ; 8                           ; --                          ; --                          ; 8192                ; 1           ; 0          ; ../Components/TERMINAL/CGAFontBoldReduced.HEX ; M10K_X46_Y27_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; Don't care           ; New data        ; New data        ; No - Address Too Wide                       ;
; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_1ed2:auto_generated|ALTSYNCRAM        ; AUTO ; True Dual Port   ; Single Clock ; 2048         ; 8            ; 2048         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 16384  ; 2048                        ; 8                           ; 2048                        ; 8                           ; 16384               ; 2           ; 0          ; None                                          ; M10K_X30_Y28_N0, M10K_X30_Y27_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; Don't care           ; New data        ; New data        ; No - Unsupported Mode                       ;
; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_1ed2:auto_generated|ALTSYNCRAM          ; AUTO ; True Dual Port   ; Single Clock ; 2048         ; 8            ; 2048         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 16384  ; 2048                        ; 8                           ; 2048                        ; 8                           ; 16384               ; 3           ; 0          ; None                                          ; M10K_X30_Y27_N0, M10K_X30_Y26_N0, M10K_X30_Y29_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; Don't care           ; New data        ; New data        ; No - Unsupported Mode                       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|altsyncram:RegsH_rtl_0|altsyncram_6tm1:auto_generated|ALTSYNCRAM                                               ; AUTO ; Simple Dual Port ; Single Clock ; 8            ; 8            ; 8            ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 64     ; 8                           ; 8                           ; 8                           ; 8                           ; 64                  ; 1           ; 0          ; None                                          ; M10K_X11_Y21_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; Old data             ; New data        ; New data        ; No - Unsupported Mixed Feed Through Setting ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|altsyncram:RegsL_rtl_0|altsyncram_6tm1:auto_generated|ALTSYNCRAM                                               ; AUTO ; Simple Dual Port ; Single Clock ; 8            ; 8            ; 8            ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 64     ; 8                           ; 8                           ; 8                           ; 8                           ; 64                  ; 1           ; 0          ; None                                          ; M10K_X11_Y19_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; Old data             ; New data        ; New data        ; No - Unsupported Mixed Feed Through Setting ;
; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_6ef1:auto_generated|ALTSYNCRAM                                             ; AUTO ; ROM              ; Single Clock ; 8192         ; 8            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 65536  ; 8192                        ; 8                           ; --                          ; --                          ; 65536               ; 8           ; 0          ; ../ROMS/Z80/CPM_BASIC.HEX                     ; M10K_X38_Y12_N0, M10K_X22_Y26_N0, M10K_X22_Y15_N0, M10K_X22_Y13_N0, M10K_X22_Y33_N0, M10K_X22_Y31_N0, M10K_X11_Y17_N0, M10K_X30_Y34_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; Don't care           ; New data        ; New data        ; No - Address Too Wide                       ;
; bufferedUART:io1|altsyncram:rxBuffer_rtl_0|altsyncram_jik1:auto_generated|ALTSYNCRAM                                                         ; AUTO ; Simple Dual Port ; Dual Clocks  ; 16           ; 8            ; 16           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 128    ; 16                          ; 8                           ; 16                          ; 8                           ; 128                 ; 1           ; 0          ; None                                          ; M10K_X22_Y23_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; Don't care           ; New data        ; New data        ; No - Read Address Using Clock 1 on Port B   ;
+----------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+------------+-----------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+---------------------------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+--------------------------------------------------------+
; Routing Usage Summary                                  ;
+------------------------------+-------------------------+
; Routing Resource Type        ; Usage                   ;
+------------------------------+-------------------------+
; Block interconnects          ; 7,595 / 140,056 ( 5 % ) ;
; C12 interconnects            ; 144 / 6,048 ( 2 % )     ;
; C2 interconnects             ; 2,560 / 54,648 ( 5 % )  ;
; C4 interconnects             ; 1,229 / 25,920 ( 5 % )  ;
; DQS bus muxes                ; 0 / 17 ( 0 % )          ;
; DQS-18 I/O buses             ; 0 / 17 ( 0 % )          ;
; DQS-9 I/O buses              ; 0 / 17 ( 0 % )          ;
; Direct links                 ; 600 / 140,056 ( < 1 % ) ;
; Global clocks                ; 3 / 16 ( 19 % )         ;
; Local interconnects          ; 1,510 / 36,960 ( 4 % )  ;
; Quadrant clocks              ; 0 / 88 ( 0 % )          ;
; R14 interconnects            ; 332 / 5,984 ( 6 % )     ;
; R14/C12 interconnect drivers ; 375 / 9,504 ( 4 % )     ;
; R3 interconnects             ; 3,113 / 60,192 ( 5 % )  ;
; R6 interconnects             ; 4,908 / 127,072 ( 4 % ) ;
; Spine clocks                 ; 12 / 120 ( 10 % )       ;
; Wire stub REs                ; 0 / 7,344 ( 0 % )       ;
+------------------------------+-------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 11    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 17    ;
+----------------------------------+-------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                         ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+-------------------------------------------------+------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                     ; Area ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+-------------------------------------------------+------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; 0 such failures found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; No Global Signal assignments found.             ; I/O  ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; 0 such failures found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.              ; I/O  ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.         ; I/O  ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                          ; I/O  ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; 0 such failures found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.             ; I/O  ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                          ; I/O  ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                          ; I/O  ;                   ;
; Pass         ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; 0 such failures found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; No Termination assignments found.               ; I/O  ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found. ; I/O  ;                   ;
; Pass         ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; 0 such failures found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.            ; I/O  ;                   ;
; Pass         ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; 0 such failures found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; No Termination assignments found.               ; I/O  ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.            ; I/O  ;                   ;
; Pass         ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; 0 such failures found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found. ; I/O  ;                   ;
; Pass         ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; 0 such failures found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; No Termination assignments found.               ; I/O  ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Termination assignments found.               ; I/O  ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry assignments found. ; I/O  ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                 ; I/O  ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                 ; I/O  ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                 ; I/O  ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; No Differential I/O Standard assignments found. ; I/O  ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+-------------------------------------------------+------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000034    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Total Pass         ; 25        ; 0            ; 25        ; 0            ; 0            ; 25        ; 25        ; 0            ; 25        ; 25        ; 20           ; 0            ; 0            ; 4            ; 0            ; 20           ; 0            ; 0            ; 4            ; 0            ; 2            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 25           ; 0         ; 25           ; 25           ; 0         ; 0         ; 25           ; 0         ; 0         ; 5            ; 25           ; 25           ; 21           ; 25           ; 5            ; 25           ; 25           ; 21           ; 25           ; 23           ; 25           ; 25           ; 25           ; 25           ; 25           ; 25           ; 25           ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; txd1               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rts1               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rxd2               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; txd2               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rts2               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; videoSync          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; video              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; videoR0            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; videoG0            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; videoB0            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; videoR1            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; videoG1            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; videoB1            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; hSync              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; vSync              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sdCS               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sdMOSI             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sdSCLK             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; driveLED           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ps2Clk             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ps2Data            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; clk                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; n_reset            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sdMISO             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rxd1               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Passive Serial              ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable CvP_CONFDONE pin                                          ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; Off                         ;
; Enable open drain on CvP_CONFDONE pin                            ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration via Protocol                                       ; Off                         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
; cpuClock        ; T80s:cpu1|IORQ_n     ; 9.4               ;
; clk             ; sdClock              ; 2.4               ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the TimeQuest Timing Analyzer.


+------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                ;
+-----------------------+----------------------------------+-------------------+
; Source Register       ; Destination Register             ; Delay Added in ns ;
+-----------------------+----------------------------------+-------------------+
; T80s:cpu1|IORQ_n      ; sd_controller:sd1|host_read_flag ; 1.660             ;
; T80s:cpu1|RD_n        ; sd_controller:sd1|host_read_flag ; 1.660             ;
; T80s:cpu1|WR_n        ; sd_controller:sd1|address[24]    ; 0.883             ;
; T80s:cpu1|T80:u0|A[3] ; sd_controller:sd1|address[24]    ; 0.883             ;
; T80s:cpu1|T80:u0|A[4] ; sd_controller:sd1|address[24]    ; 0.883             ;
; T80s:cpu1|T80:u0|A[5] ; sd_controller:sd1|address[24]    ; 0.883             ;
; T80s:cpu1|T80:u0|A[7] ; sd_controller:sd1|address[24]    ; 0.883             ;
; T80s:cpu1|T80:u0|A[6] ; sd_controller:sd1|address[24]    ; 0.883             ;
; T80s:cpu1|T80:u0|A[2] ; bufferedUART:io1|dataOut[4]      ; 0.866             ;
; T80s:cpu1|T80:u0|A[1] ; bufferedUART:io1|dataOut[4]      ; 0.866             ;
; sdClock               ; sd_controller:sd1|recv_data[7]   ; 0.742             ;
; serialClkCount[15]    ; bufferedUART:io1|txState.dataBit ; 0.152             ;
+-----------------------+----------------------------------+-------------------+
Note: This table only shows the top 12 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device 5CEFA2F23C8 for design "Microcomputer"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (184020): Starting Fitter periphery placement operations
Info (11178): Promoted 1 clock (1 global)
    Info (11162): cpuClock~CLKENA0 with 389 fanout uses global clock CLKCTRL_G2
        Info (12525): This signal is driven by core routing -- it may be moved during placement to reduce routing delays
Info (11191): Automatically promoted 2 clocks (2 global)
    Info (11162): clk~inputCLKENA0 with 492 fanout uses global clock CLKCTRL_G15
    Info (11162): n_reset~inputCLKENA0 with 205 fanout uses global clock CLKCTRL_G13
        Warning (179010): Source I/O is not placed onto a dedicated REFCLK input pin
            Info (179012): Refclk input I/O pad n_reset is placed onto PIN_H18
        Info (12525): This signal is driven by core routing -- it may be moved during placement to reduce routing delays
Warning (12618): 1 input pin(s) will use non-dedicated clock routing -- review the clock promotion messages above for details
Info (184021): Fitter periphery placement operations ending: elapsed time is 00:00:00
Info (176233): Starting register packing
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Microcomputer.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (11798): Fitter preparation operations ending: elapsed time is 00:00:07
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:02
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:14
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 3% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 15% of the available device resources in the region that extends from location X22_Y11 to location X32_Y22
Info (170194): Fitter routing operations ending: elapsed time is 00:00:31
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 4.07 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11801): Fitter post-fit operations ending: elapsed time is 00:00:30
Info (144001): Generated suppressed messages file /home/syso/Downloads/fpgacomp/Microcomputer/Microcomputer.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 1484 megabytes
    Info: Processing ended: Tue Sep 30 00:04:55 2014
    Info: Elapsed time: 00:01:44
    Info: Total CPU time (on all processors): 00:01:39


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in /home/syso/Downloads/fpgacomp/Microcomputer/Microcomputer.fit.smsg.


