{
   "ActiveEmotionalView":"Default View",
   "Default View_ScaleFactor":"0.982432",
   "Default View_TopLeft":"1963,-171",
   "ExpandedHierarchyInLayout":"",
   "guistr":"# # String gsaved with Nlview 7.0r6  2020-01-29 bk=1.5227 VDI=41 GEI=36 GUI=JA:9.0 non-TLS
#  -string -flagsOSRD
preplace port iic_rtl_0 -pg 1 -lvl 5 -x 3490 -y 420 -defaultsOSRD
preplace port WIB_LED -pg 1 -lvl 5 -x 3490 -y 220 -defaultsOSRD
preplace port sda_out_p_0 -pg 1 -lvl 5 -x 3490 -y 480 -defaultsOSRD
preplace port sda_out_n_0 -pg 1 -lvl 5 -x 3490 -y 510 -defaultsOSRD
preplace port sda_in_p_0 -pg 1 -lvl 0 -x -80 -y 160 -defaultsOSRD
preplace port sda_in_n_0 -pg 1 -lvl 0 -x -80 -y 220 -defaultsOSRD
preplace port fastcommand_out_p_0 -pg 1 -lvl 5 -x 3490 -y 1440 -defaultsOSRD
preplace port fastcommand_out_n_0 -pg 1 -lvl 5 -x 3490 -y 1470 -defaultsOSRD
preplace port ts_rec_d_clk -pg 1 -lvl 0 -x -80 -y 1520 -defaultsOSRD
preplace port ts_rec_d -pg 1 -lvl 0 -x -80 -y 1550 -defaultsOSRD
preplace port ts_rec_clk_locked -pg 1 -lvl 0 -x -80 -y 1580 -defaultsOSRD
preplace port ts_sfp_los -pg 1 -lvl 0 -x -80 -y 1610 -defaultsOSRD
preplace port ts_cdr_los -pg 1 -lvl 0 -x -80 -y 1640 -defaultsOSRD
preplace port ts_cdr_lol -pg 1 -lvl 0 -x -80 -y 1670 -defaultsOSRD
preplace port ts_clk -pg 1 -lvl 5 -x 3490 -y 1500 -defaultsOSRD
preplace port ts_rst -pg 1 -lvl 5 -x 3490 -y 1530 -defaultsOSRD
preplace port ts_rdy -pg 1 -lvl 5 -x 3490 -y 1560 -defaultsOSRD
preplace port ts_sync_v -pg 1 -lvl 5 -x 3490 -y 1620 -defaultsOSRD
preplace port sda_out_p_1 -pg 1 -lvl 5 -x 3490 -y 600 -defaultsOSRD
preplace port sda_out_n_1 -pg 1 -lvl 5 -x 3490 -y 630 -defaultsOSRD
preplace port sda_in_p_1 -pg 1 -lvl 0 -x -80 -y 250 -defaultsOSRD
preplace port sda_in_n_1 -pg 1 -lvl 0 -x -80 -y 280 -defaultsOSRD
preplace port sda_out_p_2 -pg 1 -lvl 5 -x 3490 -y 660 -defaultsOSRD
preplace port sda_out_n_2 -pg 1 -lvl 5 -x 3490 -y 690 -defaultsOSRD
preplace port sda_out_p_3 -pg 1 -lvl 5 -x 3490 -y 780 -defaultsOSRD
preplace port sda_out_n_3 -pg 1 -lvl 5 -x 3490 -y 810 -defaultsOSRD
preplace port sda_out_p_4 -pg 1 -lvl 5 -x 3490 -y 1050 -defaultsOSRD
preplace port sda_out_n_4 -pg 1 -lvl 5 -x 3490 -y 1080 -defaultsOSRD
preplace port sda_out_p_5 -pg 1 -lvl 5 -x 3490 -y 1170 -defaultsOSRD
preplace port sda_out_n_5 -pg 1 -lvl 5 -x 3490 -y 1200 -defaultsOSRD
preplace port sda_out_p_6 -pg 1 -lvl 5 -x 3490 -y 1230 -defaultsOSRD
preplace port sda_out_n_6 -pg 1 -lvl 5 -x 3490 -y 1260 -defaultsOSRD
preplace port sda_out_p_7 -pg 1 -lvl 5 -x 3490 -y 1350 -defaultsOSRD
preplace port sda_out_n_7 -pg 1 -lvl 5 -x 3490 -y 1380 -defaultsOSRD
preplace port sda_in_p_2 -pg 1 -lvl 0 -x -80 -y 340 -defaultsOSRD
preplace port sda_in_n_2 -pg 1 -lvl 0 -x -80 -y 310 -defaultsOSRD
preplace port sda_in_p_3 -pg 1 -lvl 0 -x -80 -y 1050 -defaultsOSRD
preplace port sda_in_n_3 -pg 1 -lvl 0 -x -80 -y 1080 -defaultsOSRD
preplace port sda_in_p_4 -pg 1 -lvl 0 -x -80 -y 1110 -defaultsOSRD
preplace port sda_in_n_4 -pg 1 -lvl 0 -x -80 -y 1140 -defaultsOSRD
preplace port sda_in_p_5 -pg 1 -lvl 0 -x -80 -y 1270 -defaultsOSRD
preplace port sda_in_n_5 -pg 1 -lvl 0 -x -80 -y 1300 -defaultsOSRD
preplace port sda_in_p_6 -pg 1 -lvl 0 -x -80 -y 1370 -defaultsOSRD
preplace port sda_in_n_6 -pg 1 -lvl 0 -x -80 -y 1400 -defaultsOSRD
preplace port sda_in_p_7 -pg 1 -lvl 0 -x -80 -y 1430 -defaultsOSRD
preplace port sda_in_n_7 -pg 1 -lvl 0 -x -80 -y 1460 -defaultsOSRD
preplace port clk_40 -pg 1 -lvl 5 -x 3490 -y 1410 -defaultsOSRD
preplace port AXI_CLK_OUT -pg 1 -lvl 5 -x 3490 -y 340 -defaultsOSRD
preplace port daq_clk -pg 1 -lvl 0 -x -80 -y -320 -defaultsOSRD
preplace port daq_spy_reset_0 -pg 1 -lvl 0 -x -80 -y -270 -defaultsOSRD
preplace port daq_spy_full_0 -pg 1 -lvl 5 -x 3490 -y -420 -defaultsOSRD
preplace port daq_spy_reset_1 -pg 1 -lvl 0 -x -80 -y -60 -defaultsOSRD
preplace port daq_spy_full_1 -pg 1 -lvl 5 -x 3490 -y -140 -defaultsOSRD
preplace portBus scl_p_0 -pg 1 -lvl 5 -x 3490 -y 540 -defaultsOSRD
preplace portBus scl_n_0 -pg 1 -lvl 5 -x 3490 -y 570 -defaultsOSRD
preplace portBus ts_sync -pg 1 -lvl 5 -x 3490 -y 1590 -defaultsOSRD
preplace portBus ts_tstamp -pg 1 -lvl 5 -x 3490 -y 1650 -defaultsOSRD
preplace portBus ts_evtctr -pg 1 -lvl 5 -x 3490 -y 1680 -defaultsOSRD
preplace portBus scl_n_1 -pg 1 -lvl 5 -x 3490 -y 750 -defaultsOSRD
preplace portBus scl_p_1 -pg 1 -lvl 5 -x 3490 -y 720 -defaultsOSRD
preplace portBus scl_n_2 -pg 1 -lvl 5 -x 3490 -y 1140 -defaultsOSRD
preplace portBus scl_p_2 -pg 1 -lvl 5 -x 3490 -y 1110 -defaultsOSRD
preplace portBus scl_n_3 -pg 1 -lvl 5 -x 3490 -y 1320 -defaultsOSRD
preplace portBus scl_p_3 -pg 1 -lvl 5 -x 3490 -y 1290 -defaultsOSRD
preplace portBus AXI_RSTn -pg 1 -lvl 5 -x 3490 -y 160 -defaultsOSRD
preplace portBus reg_ro -pg 1 -lvl 0 -x -80 -y 190 -defaultsOSRD
preplace portBus reg_rw -pg 1 -lvl 5 -x 3490 -y 250 -defaultsOSRD
preplace portBus daq_stream_k1 -pg 1 -lvl 0 -x -80 -y -460 -defaultsOSRD
preplace portBus daq_stream1 -pg 1 -lvl 0 -x -80 -y -430 -defaultsOSRD
preplace portBus daq_stream_k0 -pg 1 -lvl 0 -x -80 -y -490 -defaultsOSRD
preplace portBus daq_stream0 -pg 1 -lvl 0 -x -80 -y -520 -defaultsOSRD
preplace portBus ts_stat -pg 1 -lvl 5 -x 3490 -y 1760 -defaultsOSRD
preplace inst rst_ps8_0_99M -pg 1 -lvl 1 -x 250 -y 440 -defaultsOSRD
preplace inst ps8_0_axi_periph -pg 1 -lvl 3 -x 1520 -y 700 -defaultsOSRD
preplace inst xlconstant_0 -pg 1 -lvl 2 -x 780 -y 1340 -defaultsOSRD
preplace inst zynq_ultra_ps_e_0 -pg 1 -lvl 2 -x 780 -y 430 -defaultsOSRD
preplace inst coldata_fast_cmd_0 -pg 1 -lvl 4 -x 2983 -y 1870 -defaultsOSRD
preplace inst timing_module -pg 1 -lvl 3 -x 1520 -y 1540 -defaultsOSRD
preplace inst coldata_i2c_dual0 -pg 1 -lvl 4 -x 2983 -y 778 -defaultsOSRD
preplace inst coldata_i2c_dual1 -pg 1 -lvl 4 -x 2983 -y 1016 -defaultsOSRD
preplace inst coldata_i2c_dual2 -pg 1 -lvl 4 -x 2983 -y 1250 -defaultsOSRD
preplace inst coldata_i2c_dual3 -pg 1 -lvl 4 -x 2983 -y 1486 -defaultsOSRD
preplace inst clk_wiz_0 -pg 1 -lvl 4 -x 2983 -y 1664 -defaultsOSRD
preplace inst axi_iic_0 -pg 1 -lvl 4 -x 2983 -y 450 -defaultsOSRD
preplace inst axi_gpio_1 -pg 1 -lvl 4 -x 2983 -y 100 -defaultsOSRD
preplace inst reg_bank_64_0 -pg 1 -lvl 4 -x 2983 -y 270 -defaultsOSRD
preplace inst dbg -pg 1 -lvl 4 -x 2983 -y 590 -defaultsOSRD
preplace inst daq_spy_0 -pg 1 -lvl 4 -x 2983 -y -410 -defaultsOSRD
preplace inst daq_spy_1 -pg 1 -lvl 4 -x 2983 -y -140 -defaultsOSRD
preplace inst timing_module|xlslice_0 -pg 1 -lvl 2 -x 1860 -y 1620 -defaultsOSRD
preplace inst timing_module|xlslice_1 -pg 1 -lvl 2 -x 1860 -y 1520 -defaultsOSRD
preplace inst timing_module|util_vector_logic_0 -pg 1 -lvl 1 -x 1580 -y 1510 -defaultsOSRD
preplace inst timing_module|pdts_endpoint_0 -pg 1 -lvl 3 -x 2110 -y 1660 -defaultsOSRD
preplace inst timing_module|clk_wiz_1 -pg 1 -lvl 2 -x 1860 -y 1830 -defaultsOSRD
preplace netloc zynq_ultra_ps_e_0_pl_clk0 1 0 5 -60 540 430 530 1150 240 2600 20 3170
preplace netloc zynq_ultra_ps_e_0_pl_resetn0 1 0 3 -40 550 NJ 550 1120
preplace netloc rst_ps8_0_99M_peripheral_aresetn 1 1 4 420 520 1160 1230 2670 360 3150
preplace netloc rst_ps8_0_99M_interconnect_aresetn 1 1 2 420 340 1110J
preplace netloc xlconstant_0_dout 1 2 2 N 1340 2440
preplace netloc coldata_i2c_0_scl_p 1 4 1 3160 540n
preplace netloc coldata_i2c_0_scl_n 1 4 1 3170 570n
preplace netloc coldata_i2c_0_sda_out_p 1 4 1 3140 480n
preplace netloc coldata_i2c_0_sda_out_n 1 4 1 3150 510n
preplace netloc sda_in_p_0_1 1 0 4 NJ 160 NJ 160 NJ 160 2750
preplace netloc sda_in_n_0_1 1 0 4 NJ 220 420J 230 NJ 230 2740
preplace netloc coldata_fast_cmd_0_fastcommand_out_p 1 4 1 3390 1440n
preplace netloc coldata_fast_cmd_0_fastcommand_out_n 1 4 1 3400 1470n
preplace netloc rec_d_clk_0_1 1 0 3 NJ 1520 NJ 1520 1160J
preplace netloc rec_d_0_1 1 0 3 NJ 1550 NJ 1550 1150J
preplace netloc rec_clk_locked_0_1 1 0 3 NJ 1580 NJ 1580 1140J
preplace netloc sfp_los_0_1 1 0 3 NJ 1610 NJ 1610 1130J
preplace netloc cdr_los_0_1 1 0 3 NJ 1640 NJ 1640 1120J
preplace netloc cdr_lol_0_1 1 0 3 NJ 1670 NJ 1670 1110J
preplace netloc pdts_endpoint_0_clk 1 3 2 2710 10 3290
preplace netloc pdts_endpoint_0_rst 1 3 2 2430 2040 3410
preplace netloc pdts_endpoint_0_rdy 1 3 2 2420 2030 3420
preplace netloc pdts_endpoint_0_sync 1 3 2 2390 2080 3450
preplace netloc pdts_endpoint_0_sync_v 1 3 2 2400 2050 3440
preplace netloc pdts_endpoint_0_tstamp 1 3 2 2640 2060 3460
preplace netloc pdts_endpoint_0_evtctr 1 3 2 2410 2020 3430
preplace netloc coldata_i2c_dual_sda_out_p_1 1 4 1 3180 600n
preplace netloc coldata_i2c_dual_sda_out_n_1 1 4 1 3190 630n
preplace netloc sda_in_p_1_1 1 0 4 -60J 260 NJ 260 NJ 260 2730J
preplace netloc sda_in_n_1_1 1 0 4 NJ 280 NJ 280 NJ 280 2590J
preplace netloc coldata_i2c_dual1_sda_out_p_0 1 4 1 3200 660n
preplace netloc coldata_i2c_dual1_sda_out_n_0 1 4 1 3210 690n
preplace netloc coldata_i2c_dual1_sda_out_p_1 1 4 1 3240 780n
preplace netloc coldata_i2c_dual1_sda_out_n_1 1 4 1 3250 810n
preplace netloc coldata_i2c_dual2_sda_out_p_0 1 4 1 3260 1050n
preplace netloc coldata_i2c_dual2_sda_out_n_0 1 4 1 3270 1080n
preplace netloc coldata_i2c_dual2_sda_out_p_1 1 4 1 3310 1170n
preplace netloc coldata_i2c_dual2_sda_out_n_1 1 4 1 3320 1200n
preplace netloc coldata_i2c_dual3_sda_out_p_0 1 4 1 3330 1230n
preplace netloc coldata_i2c_dual3_sda_out_n_0 1 4 1 3340 1260n
preplace netloc coldata_i2c_dual3_sda_out_p_1 1 4 1 3360 1350n
preplace netloc coldata_i2c_dual3_sda_out_n_1 1 4 1 3370 1380n
preplace netloc coldata_i2c_dual3_scl_p_0 1 4 1 3350 1290n
preplace netloc coldata_i2c_dual3_scl_n_0 1 4 1 3160 1320n
preplace netloc coldata_i2c_dual2_scl_p_0 1 4 1 3280 1110n
preplace netloc coldata_i2c_dual2_scl_n_0 1 4 1 3300 1140n
preplace netloc coldata_i2c_dual1_scl_n_0 1 4 1 3230 750n
preplace netloc coldata_i2c_dual1_scl_p_0 1 4 1 3220 720n
preplace netloc sda_in_p_0_0_1 1 0 4 -40J 250 NJ 250 NJ 250 2700J
preplace netloc sda_in_n_0_0_1 1 0 4 NJ 310 NJ 310 1110J 270 2690J
preplace netloc sda_in_p_1_0_1 1 0 4 NJ 1050 NJ 1050 1130J 1130 2690J
preplace netloc sda_in_n_1_0_1 1 0 4 NJ 1080 NJ 1080 1120J 1120 2700J
preplace netloc sda_in_p_0_1_1 1 0 4 NJ 1110 NJ 1110 1110J 1220 NJ
preplace netloc sda_in_n_0_1_1 1 0 4 NJ 1140 NJ 1140 NJ 1140 2540J
preplace netloc sda_in_p_1_1_1 1 0 4 NJ 1270 NJ 1270 NJ 1270 2490J
preplace netloc sda_in_n_1_1_1 1 0 4 -60J 1250 NJ 1250 NJ 1250 2500J
preplace netloc sda_in_p_0_2_1 1 0 4 -50J 1260 NJ 1260 NJ 1260 2480J
preplace netloc sda_in_n_0_2_1 1 0 4 NJ 1400 NJ 1400 1110J 1370 2460J
preplace netloc sda_in_p_1_2_1 1 0 4 -40J 1280 NJ 1280 NJ 1280 2470J
preplace netloc sda_in_n_1_2_1 1 0 4 NJ 1460 NJ 1460 1130J 1380 2450J
preplace netloc clk_wiz_0_clk_out1 1 4 1 3380 1410n
preplace netloc axi_iic_0_iic2intc_irpt 1 1 4 440 220 NJ 220 2760J 370 3150
preplace netloc reg_ro_0_1 1 0 4 NJ 190 NJ 190 NJ 190 2770J
preplace netloc reg_bank_64_0_reg_rw 1 2 3 1170 180 N 180 3140
preplace netloc daq_stream_k1_0_1 1 0 4 NJ -460 N -460 N -460 2760
preplace netloc daq_stream1_0_1 1 0 4 NJ -430 N -430 N -430 2750
preplace netloc daq_stream_k0_0_1 1 0 4 NJ -490 NJ -490 NJ -490 2520
preplace netloc daq_stream0_0_1 1 0 4 NJ -520 NJ -520 NJ -520 2770
preplace netloc daq_clk_0_1 1 0 4 NJ -320 NJ -320 NJ -320 2770
preplace netloc reset_0_1 1 0 4 -60J -330 NJ -330 NJ -330 NJ
preplace netloc daq_spy_full_0 1 4 1 3290J -420n
preplace netloc daq_spy_reset_0_1 1 0 4 NJ -60 NJ -60 NJ -60 NJ
preplace netloc daq_spy_1_daq_spy_full 1 4 1 N -140
preplace netloc timing_module_stat_0 1 3 2 2380J 2070 3470J
preplace netloc S00_AXI1_2 1 3 1 2550 710n
preplace netloc axi_iic_0_IIC 1 4 1 3170 420n
preplace netloc ps8_0_axi_periph_M04_AXI 1 3 1 2720 630n
preplace netloc ps8_0_axi_periph_M12_AXI 1 3 1 2610 240n
preplace netloc S00_AXI1_3 1 3 1 2510 750n
preplace netloc S00_AXI1_1 1 3 1 2660 670n
preplace netloc zynq_ultra_ps_e_0_M_AXI_HPM0_FPD 1 2 1 1120 340n
preplace netloc ps8_0_axi_periph_M03_AXI 1 3 1 2530 610n
preplace netloc S00_AXI_2 1 3 1 2630 690n
preplace netloc axi_gpio_1_GPIO 1 4 1 3160 100n
preplace netloc ps8_0_axi_periph_M01_AXI 1 3 1 2570 570n
preplace netloc ps8_0_axi_periph_M13_AXI 1 3 1 2560 80n
preplace netloc S00_AXI_3 1 3 1 2520 730n
preplace netloc ps8_0_axi_periph_M11_AXI 1 3 1 2620 430n
preplace netloc S00_AXI_1 1 3 1 2680 650n
preplace netloc ps8_0_axi_periph_M00_AXI 1 3 1 2530 -490n
preplace netloc ps8_0_axi_periph_M14_AXI 1 3 1 2650 570n
preplace netloc ps8_0_axi_periph_M15_AXI 1 3 1 2580 -220n
preplace netloc timing_module|axi_gpio_1_gpio_io_o 1 0 2 NJ 1780 1740
preplace netloc timing_module|xlslice_0_Dout 1 2 1 NJ 1620
preplace netloc timing_module|xlslice_1_Dout 1 2 1 1970J 1520n
preplace netloc timing_module|util_vector_logic_0_Res 1 1 2 1750 1460 1980J
preplace netloc timing_module|zynq_ultra_ps_e_0_pl_clk0 1 0 3 NJ 1450 NJ 1450 1990
preplace netloc timing_module|rst_ps8_0_99M_peripheral_aresetn 1 0 1 NJ 1510
preplace netloc timing_module|rec_d_clk_0_1 1 0 3 NJ 1660 1730 1680 1970J
preplace netloc timing_module|rec_d_0_1 1 0 3 NJ 1680 1720J 1690 1990
preplace netloc timing_module|rec_clk_locked_0_1 1 0 3 NJ 1700 NJ 1700 N
preplace netloc timing_module|sfp_los_0_1 1 0 3 NJ 1720 NJ 1720 N
preplace netloc timing_module|cdr_los_0_1 1 0 3 NJ 1740 NJ 1740 N
preplace netloc timing_module|cdr_lol_0_1 1 0 3 NJ 1760 NJ 1760 N
preplace netloc timing_module|pdts_endpoint_0_clk 1 3 1 N 1620
preplace netloc timing_module|pdts_endpoint_0_rst 1 3 1 N 1640
preplace netloc timing_module|pdts_endpoint_0_rdy 1 3 1 N 1660
preplace netloc timing_module|pdts_endpoint_0_sync 1 3 1 N 1680
preplace netloc timing_module|pdts_endpoint_0_sync_v 1 3 1 N 1700
preplace netloc timing_module|pdts_endpoint_0_tstamp 1 3 1 N 1720
preplace netloc timing_module|pdts_endpoint_0_evtctr 1 3 1 N 1740
preplace netloc timing_module|clk_wiz_1_clk_out1 1 2 1 1980 1640n
preplace netloc timing_module|pdts_endpoint_0_stat 1 3 1 2230 1580n
levelinfo -pg 1 -80 250 780 1520 2983 3490
levelinfo -hier timing_module * 1580 1860 2110 *
pagesize -pg 1 -db -bbox -sgen -250 -670 3690 3680
pagesize -hier timing_module -db -bbox -sgen 1410 1430 2260 1900
"
}
{
   "da_axi4_cnt":"13",
   "da_board_cnt":"4",
   "da_bram_cntlr_cnt":"2",
   "da_clkrst_cnt":"8",
   "da_zynq_ultra_ps_e_cnt":"1"
}
