多指狀靜電 N型氧半元件中電流不均勻分佈之分析探討
Analysis and Investigation of Current Nonuniformity in a Multi-Finger ESD NMOS Device
計畫編號：NSC95-2221-E-231-037
執行期間：95 年 8 月 1 日 至 96 年 7 月 31 日
主持人：黃至堯清雲科技大學電子工程系所
一、中文摘要
靜電放電現象發生在N 型靜電金氧半
場效電晶體上的行為，是相當不均勻的三維
空間分佈效應。典型的金氧半電晶體佈局樣
態為多指狀並聯結構，由於各部位基座位置
距離接地點長度不一，個別區域的基座電阻
值可能差異很大，靜電電流負荷在金氧半電
晶體通道寬度上的分佈是相當不均勻的，其
寄生雙極接面電晶體只有中央部位啟動導
通，週邊部位關閉未能導通電流，使得大通
道寬度電晶體之靜電放電臨界值無法與通
道寬度成正比。所以平衡靜電電流均勻分
佈，乃是設計靜電防護元件電路的核心任
務。
本計劃擬探討上述靜電電流在金氧
半電晶體通道寬度上的不均勻分佈問題，主
要將利用計算機輔助的元件晶格溫度熱電
模擬進行深入分析研討。運用模擬軟體內建
相關物理材料基本模式及參數，擴充至類三
維空間的模擬功能，並採用混合元件電路模
式以整合元件本身和其週邊等效電路，重現
區域元件電路在實際靜電放電條件下的行
為和特性。其次針對閘級耦合法、基座觸發
法模擬電晶體結構內在詳細崩潰驟回特
性，了解改善靜電電流不均勻分佈的機制成
因，最終提出解決不均勻分佈效應的方法。
英文摘要
NMOSFET electrical behavior under
electrostatic discharge phenomenon is a 3-D
nonuniform distribution effect. The typical
MOSFET layout style is a multi-finger parallel
structure. Owing to the different distances
from the substrate bottom of each poly finger
to the substrate ground pickup, the substrate
resistance of an individual poly finger region
may be quite different from each other’s. Only
the central part of the parasitic bipolar junction
transistor under the MOSFET structure turns
on to conduct ESD current, and the peripheral
part still shuts off without ESD current
conduction. The ESD threshold level of a large
width device is not proportional to its width
dimension. Thus, how to balance uniform ESD
current distribution becomes the essential
mission in ESD protection design. This project
is intended to investigate the above
channel-width-dependent ESD current non-
uniformity issue. The research will mainly
utilize computer-aided electrothermal
simulation with device lattice temperature. The
simulation with built-in physical models and
related parameters will enhance its
quasi-three- dimensional capability, and also
device-circuit mixed mode to integrate a
device structure itself and its peripheral
circuits. These abilities can reproduce the
behaviors and properties of a device/circuit
region under the real ESD environment. Then
the study will aim at the detail breakdown
properties of the device structure with
gate-coupled and substrate triggering method,
in order to realize the actual mechanism of the
methods to remedy ESD nonuniform current
distribution. Based on the simulation results,
the device/circuit testkey layout design will be
carried out and testkey chips will be foundried
for measurement verification and analysis of
the assumptions. At last, the ways to resolve
the nonuniform current distribution effect will
be proposed.
二、計畫的緣由與目的
現今台灣兩兆雙星產業之一的半導體
產業，技術水準已邁入深次微米乃至奈米的
領域，積體電路中元件尺寸及絕緣層厚度日
益縮小，但是外界自然環境中靜電量並未減
少，使得靜電放電防護能力持續下降。所以
靜電放電 (Electrostatic Discharge /
ESD)、電性過壓 (Electrical Overstress /
EOS) 問題目前是電子零組件首要的可靠性
相關技術的發展。本研究擬運用模擬軟體內
建相關物理材料基本模式及參數，擴充至類
三維空間 (quasi-three dimension) 的模
擬功能[15]，並採用混合元件電路模式
(mixed device-circuit mode)，可以包含
元件本身和其週邊等效電路，重現區域元件
電路在實際靜電放電條件下的行為和特
性，以處理金氧半場效電晶體通道寬度上的
三維不均勻分佈效應，計算元件或積體電路
局 部 結 構 內 在 詳 細 崩 潰 驟 回 特 性
(breakdown / snapback)，找出控制變因和
驗證確實的機制。這種模擬方式具有相當的
潛力，未來將廣泛推廣至實際積體電路上任
何元件、電路組合的靜電放電、電性過壓特
性應用，因此非常值得學術界投入研究
[12][20]。唯有徹底洞悉三維不均勻分佈效
應的變因機制，方能針對弱點特性，對症下
藥，設計適度而恰到好處的靜電放電防護單
元電路。然後將針對閘級耦合法模擬金氧半
場效電晶體結構內在詳細崩潰驟回特性
(breakdown / snapback)，比較靜電電流均
勻啟動的異同和成因，最終提出解決不均勻
分佈效應的方法。
三、研究方法及成果
本計劃將模擬對象集中在多指狀並聯
結構區域，其等效電路如 Fig.2 所示，每個
寄生雙極接面電晶體代表每個指狀閘級並
聯結構底下的等效元件，其本身的電性參數
及連接的電阻可能有些許的差異。再進一步
加以簡化結構，擴充至類三維空間 (quasi
-three dimension) 的模擬功能 (Fig.3) ，考慮
中央啟動部份視為一個別金氧半場效電晶
體，週邊關閉部位視為另一個金氧半場效電
晶體，中央啟動部份的基座電阻值可能很
大，形成二者之間的部份參數略有差異，如
此就可以簡化為兩個二維的模擬結構。其次
並 採 用 混 合 元 件 電 路 模 式 (mixed
device-circuit mode)，整合兩個二維的模擬結
構本身和其週邊等效電路，重現三維空間區
域元件電路在實際靜電放電條件下的行為
和特性，如此就能以簡單省時的方式處理三
維空間的問
Fig.2 A simple physical model for nonuniform current
distribution in a gate-grounded multi- finger ESD
NMOS.
Fig.3 The equivalent circuit for the gate-grounded
multi-finger ESD devices.
題。再以此做各式模擬計算，以驗證趨勢成
因的正確與否。這種模擬方式未來將廣泛推
廣至複雜的元件、電路組合的靜電放電、電
性過壓特性。
模擬的重點程序如下：（1）對現成的
實驗數據做比對校準步驟，以重現靜電放電
的真實情況。在進行模擬崩潰驟回特性之
前，必須做校準步驟，才有準確預測能力。
標準校準步驟包括下列兩個項目: (1) 將測
試晶片送貴重儀器中心做二次離子質譜
(secondary ion mass spectroscopy / SIMS)
分析以測量半導體內部元件結構之雜質攙
雜分佈 (doping profile)。 (2)量測元件
的二次崩潰電壓、電流特性曲線，並與模擬
結果比對。兩者如有差異，調整模擬的物理
材料參數使之吻合。相關參數包括 impact
ionization 、 parasitic series resistance /
capacitance、transport carrier lifetime、carrier
mobility、substrate thermal resistance、thermal
conductivity。(Fig.4)
Fig.4 The
I-V curve comparison between experiment data and
simulation data.
Fig.2
Rd
Rs
Rdd Rdd Rdd Rdd
Rss Rss Rss Rss
Rsub Rsub Rsub Rsub
(Collector)Drain
Source (Emitter)
Rdd
Rd
Rsub1
350
M1 M2
I inject
＋
－
0.81
D1 D2
G1 G2S1 S2
1.2
D
形，此乃肇因於個別區域的基座電阻值差異
很大，觀察通道下之電流濃度分佈以及載子
分布為證據以說明通道開啟之現象，而 N型
Fig. 7 (d) The
hole current density comparison in transistor M1
between GGNMOS and GCNMOS devices.
Fig. 8 The
drain current ratio of two intrinsic transistors versus gate
resistance in resistance gate-coupled multi-finger
NMOS devices.
Fig.9 The
gate voltage transient response with different gate
resistance
金氧半靜電放電元件加入閘級電阻耦合控
制之後，對於多指狀複晶矽閘級通道的同步
開啟有顯著的提升。耦合電阻值必須在 15 K
Ω以上以確保遭靜電放電情形時多指通道
的均勻導通開啟。
本研究群的相關研究結果，過去 5 年內
於國際 SCI 期刊發表 4 篇論文，一般期刊發
表 4 篇論文，會議論文 6 篇，並有兩篇期刊
論文投稿中。
五、參考文獻
[1] A. Amerasekera and C. Duvvury, “The Impact of
Technology Scaling on ESD Robustness and
Protection Circuit Design,”Proc. EOS/ESD Symp.,
1994, p. 237.
[2] C. Duvvury and A. Amerasekera,“ESD: a Pervasive
Reliability Concern for IC Technologies,”Proc.
IEEE, 1993, pp. 690~702
[3] S. Dabral and T.J. Maloney, Basic ESD and I/O
Design, Chap.1, 1998.
[4] I. C. Lin, C.Y. Huang, C.J. Chao, M.D. Ker, S.Y.
Chuan, L.Y. Leu, F.C. Chiu, and J.C. Jseng,
“Anomalous Latchup Failure Induced by On-Chip
ESD Protection Circuit in a High-Voltage CMOS IC
Product,”Inter. Symp. Physical & Failure Analysis,
Jul. 2002.
[5] C.Y. Huang, W.F. Chen, S.Y. Chuan, F.C. Chiu, J.C.
Tseng, I.C. Lin, C.J. Chao, L.Y. Leu, and M.D. Ker,
“ Design Optimization of ESD Protection and
Latchup Prevention for a Serial IC,” 2002 Taiwan
ESD Conference, p. EI-008, Sep. 2002.
[6] C. Duvvury and C. Diaz, “Dynamic Gate-coupled
NMOS for Efficient Output ESD Protection,”Proc.
IRPS, pp. 141~150, 1992.
[7] D.L. Lin, “ESD Sensitivity and VLSI Technology
Trends: Thermal Breakdown and Dielectric
Breakdown,” Proc. 15th EOS/ESD Symposium,
pp.173-179, 1986.
[8] S. Dabral and T.J. Maloney, Basic ESD and I/O
Design, Chap. 3, p.105, 1998.
[9] R. Rountree,“ESD Protection for Submicron CMOS
Circuit Issues and Solutions,” IEEE Tech. Dig.
IEDM, pp.580-583, 1998.
[10] A. Amerasekera and C. Duvvury, ESD in Silicon
Integrated Circuits, Chap. 6, 1995.
[11] A. Amerasekera, R. Chapman, “Technology
Design for High Current and ESD Robustness in a
Deep Submicron Process,”IEEE Electron Device
Letter, 13, pp.383-385, 1994.
[12] C.Y. Huang, “Computer-Aided Electro-thermal
Device Simulation of ESD NMOS,”Journal of
Ching-Yuan University, vol.24, p.51-p.59, Sep. 2004.
[13] C.Y. Huang, W.F. Chen, S.Y. Chuan, F.C. Chiu,
J.C. Tseng, I.C. Lin, C.J. Chao, L.Y. Leu, M.D. Ker,
“Design Optimization of ESD Protection and
Latchup Prevention for a Serial IC,”
Microelectronics Reliability, vol.44, p.213-p.221,
Feb. 2004
[14] I-Cheng Lin, Chih-Yao Huang, Chuan-Jane Chao,
