

================================================================
== Vitis HLS Report for 'dense_latency_ap_fixed_8_2_5_3_0_ap_fixed_16_6_5_3_0_config2_s'
================================================================
* Date:           Sun Sep 15 05:09:02 2024

* Version:        2022.1 (Build 3526262 on Mon Apr 18 15:47:01 MDT 2022)
* Project:        myproject_prj
* Solution:       solution1 (Vivado IP Flow Target)
* Product family: zynq
* Target device:  xc7z007s-clg225-2


================================================================
== Performance Estimates
================================================================
+ Timing: 
    * Summary: 
    +--------+---------+----------+------------+
    |  Clock |  Target | Estimated| Uncertainty|
    +--------+---------+----------+------------+
    |ap_clk  |  3.33 ns|  3.159 ns|     0.42 ns|
    +--------+---------+----------+------------+

+ Latency: 
    * Summary: 
    +---------+---------+-----------+-----------+-----+-----+---------+
    |  Latency (cycles) |   Latency (absolute)  |  Interval | Pipeline|
    |   min   |   max   |    min    |    max    | min | max |   Type  |
    +---------+---------+-----------+-----------+-----+-----+---------+
    |        4|        4|  13.320 ns|  13.320 ns|    1|    1|      yes|
    +---------+---------+-----------+-----------+-----+-----+---------+

    + Detail: 
        * Instance: 
        N/A

        * Loop: 
        N/A



================================================================
== Utilization Estimates
================================================================
* Summary: 
+-----------------+---------+----+-------+-------+-----+
|       Name      | BRAM_18K| DSP|   FF  |  LUT  | URAM|
+-----------------+---------+----+-------+-------+-----+
|DSP              |        -|   -|      -|      -|    -|
|Expression       |        -|   -|      0|    704|    -|
|FIFO             |        -|   -|      -|      -|    -|
|Instance         |        -|   8|      0|      0|    -|
|Memory           |        -|   -|      -|      -|    -|
|Multiplexer      |        -|   -|      -|    117|    -|
|Register         |        -|   -|   1100|     96|    -|
+-----------------+---------+----+-------+-------+-----+
|Total            |        0|   8|   1100|    917|    0|
+-----------------+---------+----+-------+-------+-----+
|Available        |      100|  66|  28800|  14400|    0|
+-----------------+---------+----+-------+-------+-----+
|Utilization (%)  |        0|  12|      3|      6|    0|
+-----------------+---------+----+-------+-------+-----+

+ Detail: 
    * Instance: 
    +----------------------+-------------------+---------+----+---+----+-----+
    |       Instance       |       Module      | BRAM_18K| DSP| FF| LUT| URAM|
    +----------------------+-------------------+---------+----+---+----+-----+
    |mul_8s_5ns_13_3_0_U1  |mul_8s_5ns_13_3_0  |        0|   1|  0|   0|    0|
    |mul_8s_5ns_13_3_0_U7  |mul_8s_5ns_13_3_0  |        0|   1|  0|   0|    0|
    |mul_8s_5ns_13_3_0_U8  |mul_8s_5ns_13_3_0  |        0|   1|  0|   0|    0|
    |mul_8s_6ns_14_3_0_U2  |mul_8s_6ns_14_3_0  |        0|   1|  0|   0|    0|
    |mul_8s_6ns_14_3_0_U4  |mul_8s_6ns_14_3_0  |        0|   1|  0|   0|    0|
    |mul_8s_6s_14_3_0_U3   |mul_8s_6s_14_3_0   |        0|   1|  0|   0|    0|
    |mul_8s_7ns_15_3_0_U6  |mul_8s_7ns_15_3_0  |        0|   1|  0|   0|    0|
    |mul_8s_7s_15_3_0_U5   |mul_8s_7s_15_3_0   |        0|   1|  0|   0|    0|
    +----------------------+-------------------+---------+----+---+----+-----+
    |Total                 |                   |        0|   8|  0|   0|    0|
    +----------------------+-------------------+---------+----+---+----+-----+

    * DSP: 
    N/A

    * Memory: 
    N/A

    * FIFO: 
    N/A

    * Expression: 
    +---------------------------+----------+----+---+----+------------+------------+
    |       Variable Name       | Operation| DSP| FF| LUT| Bitwidth P0| Bitwidth P1|
    +---------------------------+----------+----+---+----+------------+------------+
    |add_ln1393_28_fu_2532_p2   |         +|   0|  0|   9|           9|           7|
    |add_ln1393_29_fu_2542_p2   |         +|   0|  0|  12|          12|          12|
    |add_ln1393_30_fu_2733_p2   |         +|   0|  0|  11|          11|          11|
    |add_ln1393_31_fu_2575_p2   |         +|   0|  0|   8|           8|           8|
    |add_ln1393_32_fu_2742_p2   |         +|   0|  0|  11|          11|          11|
    |add_ln1393_33_fu_2748_p2   |         +|   0|  0|   9|           9|           8|
    |add_ln1393_34_fu_2758_p2   |         +|   0|  0|  13|          13|          13|
    |add_ln1393_fu_2522_p2      |         +|   0|  0|  11|          11|          11|
    |add_ln859_578_fu_2706_p2   |         +|   0|  0|  12|          12|          12|
    |add_ln859_582_fu_2325_p2   |         +|   0|  0|  11|          11|          11|
    |add_ln859_584_fu_2589_p2   |         +|   0|  0|  12|          12|          12|
    |add_ln859_628_fu_2516_p2   |         +|   0|  0|   9|           9|           9|
    |add_ln859_629_fu_2685_p2   |         +|   0|  0|  12|          12|           8|
    |add_ln859_630_fu_2791_p2   |         +|   0|  0|  12|          12|          12|
    |add_ln859_631_fu_2303_p2   |         +|   0|  0|   8|           8|           8|
    |add_ln859_632_fu_2551_p2   |         +|   0|  0|  11|          11|          11|
    |add_ln859_633_fu_2557_p2   |         +|   0|  0|  11|          11|          11|
    |add_ln859_634_fu_2563_p2   |         +|   0|  0|  10|          10|           8|
    |add_ln859_635_fu_2700_p2   |         +|   0|  0|  12|          12|          12|
    |add_ln859_636_fu_2712_p2   |         +|   0|  0|  13|          13|          13|
    |add_ln859_637_fu_2815_p2   |         +|   0|  0|  14|          14|          14|
    |add_ln859_638_fu_2718_p2   |         +|   0|  0|  12|          12|          12|
    |add_ln859_639_fu_2569_p2   |         +|   0|  0|   8|           8|           7|
    |add_ln859_640_fu_2727_p2   |         +|   0|  0|  12|          12|          12|
    |add_ln859_641_fu_2824_p2   |         +|   0|  0|  14|          14|          14|
    |add_ln859_642_fu_2016_p2   |         +|   0|  0|  10|          10|          10|
    |add_ln859_643_fu_2022_p2   |         +|   0|  0|   8|           8|           8|
    |add_ln859_644_fu_2315_p2   |         +|   0|  0|  10|          10|          10|
    |add_ln859_645_fu_2331_p2   |         +|   0|  0|  12|          12|          12|
    |add_ln859_646_fu_2581_p2   |         +|   0|  0|  12|          12|          12|
    |add_ln859_647_fu_2337_p2   |         +|   0|  0|   9|           9|           8|
    |add_ln859_648_fu_2028_p2   |         +|   0|  0|   6|           6|           6|
    |add_ln859_649_fu_2350_p2   |         +|   0|  0|  10|          10|          10|
    |add_ln859_650_fu_2356_p2   |         +|   0|  0|  10|          10|          10|
    |add_ln859_651_fu_2770_p2   |         +|   0|  0|  12|          12|          12|
    |add_ln859_652_fu_2776_p2   |         +|   0|  0|  12|          12|          12|
    |add_ln859_fu_2796_p2       |         +|   0|  0|  12|          12|          12|
    |r_V_547_fu_1514_p2         |         +|   0|  0|  11|          11|          11|
    |r_V_553_fu_2141_p2         |         +|   0|  0|  12|          12|          12|
    |r_V_568_fu_1815_p2         |         +|   0|  0|  14|          14|          14|
    |r_V_570_fu_1873_p2         |         +|   0|  0|  12|          12|          12|
    |r_V_549_fu_1530_p2         |         -|   0|  0|   9|           1|           9|
    |r_V_550_fu_2056_p2         |         -|   0|  0|  10|           1|          10|
    |r_V_551_fu_2087_p2         |         -|   0|  0|  13|          13|          13|
    |r_V_552_fu_2114_p2         |         -|   0|  0|  13|          13|          13|
    |r_V_554_fu_2188_p2         |         -|   0|  0|  11|          11|          11|
    |r_V_555_fu_2204_p2         |         -|   0|  0|   9|           1|           9|
    |r_V_556_fu_2235_p2         |         -|   0|  0|  13|          13|          13|
    |r_V_557_fu_2182_p2         |         -|   0|  0|  11|           1|          11|
    |r_V_559_fu_2425_p2         |         -|   0|  0|  15|          15|          15|
    |r_V_562_fu_1679_p2         |         -|   0|  0|  13|          13|          13|
    |r_V_564_fu_1713_p2         |         -|   0|  0|  11|          11|          11|
    |r_V_566_fu_2279_p2         |         -|   0|  0|  12|          12|          12|
    |r_V_567_fu_1771_p2         |         -|   0|  0|  12|           1|          12|
    |r_V_571_fu_1889_p2         |         -|   0|  0|  12|           1|          12|
    |r_V_574_fu_1942_p2         |         -|   0|  0|   9|           1|           9|
    |r_V_575_fu_1984_p2         |         -|   0|  0|  11|          11|          11|
    |r_V_576_fu_2000_p2         |         -|   0|  0|  11|           1|          11|
    |r_V_fu_2629_p2             |         -|   0|  0|  12|          12|          12|
    |sub_ln1319_246_fu_2419_p2  |         -|   0|  0|  15|           1|          15|
    |sub_ln1319_249_fu_1707_p2  |         -|   0|  0|  11|           1|          11|
    |sub_ln1319_fu_2612_p2      |         -|   0|  0|  12|           1|          12|
    |xor_ln859_fu_2595_p2       |       xor|   0|  0|  10|           9|          10|
    +---------------------------+----------+----+---+----+------------+------------+
    |Total                      |          |   0|  0| 704|         593|         693|
    +---------------------------+----------+----+---+----+------------+------------+

    * Multiplexer: 
    +-------------+----+-----------+-----+-----------+
    |     Name    | LUT| Input Size| Bits| Total Bits|
    +-------------+----+-----------+-----+-----------+
    |ap_return_0  |  13|          3|   16|         48|
    |ap_return_1  |  13|          3|   16|         48|
    |ap_return_2  |  13|          3|   16|         48|
    |ap_return_3  |  13|          3|   16|         48|
    |ap_return_4  |  13|          3|   16|         48|
    |ap_return_5  |  13|          3|   16|         48|
    |ap_return_6  |  13|          3|   16|         48|
    |ap_return_7  |  13|          3|   16|         48|
    |ap_return_8  |  13|          3|   16|         48|
    +-------------+----+-----------+-----+-----------+
    |Total        | 117|         27|  144|        432|
    +-------------+----+-----------+-----+-----------+

    * Register: 
    +----------------------------------------+----+----+-----+-----------+
    |                  Name                  | FF | LUT| Bits| Const Bits|
    +----------------------------------------+----+----+-----+-----------+
    |a_V_1_reg_2937                          |   8|   0|    8|          0|
    |a_V_2_reg_2954                          |   8|   0|    8|          0|
    |a_V_8_reg_2991                          |   8|   0|    8|          0|
    |a_V_8_reg_2991_pp0_iter1_reg            |   8|   0|    8|          0|
    |add_ln1393_29_reg_3162                  |  12|   0|   12|          0|
    |add_ln1393_29_reg_3162_pp0_iter3_reg    |  12|   0|   12|          0|
    |add_ln1393_31_reg_3187                  |   8|   0|    8|          0|
    |add_ln1393_32_reg_3232                  |  11|   0|   11|          0|
    |add_ln1393_34_reg_3237                  |  13|   0|   13|          0|
    |add_ln859_578_reg_3217                  |  12|   0|   12|          0|
    |add_ln859_582_reg_3097                  |  11|   0|   11|          0|
    |add_ln859_584_reg_3192                  |  12|   0|   12|          0|
    |add_ln859_584_reg_3192_pp0_iter3_reg    |  12|   0|   12|          0|
    |add_ln859_628_reg_3157                  |   9|   0|    9|          0|
    |add_ln859_628_reg_3157_pp0_iter3_reg    |   9|   0|    9|          0|
    |add_ln859_629_reg_3212                  |  12|   0|   12|          0|
    |add_ln859_631_reg_3092                  |   8|   0|    8|          0|
    |add_ln859_632_reg_3167                  |  11|   0|   11|          0|
    |add_ln859_633_reg_3172                  |  11|   0|   11|          0|
    |add_ln859_634_reg_3177                  |  10|   0|   10|          0|
    |add_ln859_636_reg_3222                  |  13|   0|   13|          0|
    |add_ln859_639_reg_3182                  |   8|   0|    8|          0|
    |add_ln859_640_reg_3227                  |  12|   0|   12|          0|
    |add_ln859_642_reg_3042                  |  10|   0|   10|          0|
    |add_ln859_643_reg_3047                  |   8|   0|    8|          0|
    |add_ln859_645_reg_3102                  |  12|   0|   12|          0|
    |add_ln859_648_reg_3052                  |   6|   0|    6|          0|
    |add_ln859_649_reg_3107                  |  10|   0|   10|          0|
    |add_ln859_650_reg_3112                  |  10|   0|   10|          0|
    |add_ln859_650_reg_3112_pp0_iter2_reg    |  10|   0|   10|          0|
    |add_ln859_652_reg_3242                  |  12|   0|   12|          0|
    |ap_ce_reg                               |   1|   0|    1|          0|
    |ap_return_0_int_reg                     |  16|   0|   16|          0|
    |ap_return_1_int_reg                     |  16|   0|   16|          0|
    |ap_return_2_int_reg                     |  16|   0|   16|          0|
    |ap_return_3_int_reg                     |  16|   0|   16|          0|
    |ap_return_4_int_reg                     |  16|   0|   16|          0|
    |ap_return_5_int_reg                     |  16|   0|   16|          0|
    |ap_return_6_int_reg                     |  16|   0|   16|          0|
    |ap_return_7_int_reg                     |  16|   0|   16|          0|
    |ap_return_8_int_reg                     |  16|   0|   16|          0|
    |mult_V_113_reg_2949                     |   7|   0|    7|          0|
    |mult_V_113_reg_2949_pp0_iter1_reg       |   7|   0|    7|          0|
    |mult_V_116_reg_2986                     |   5|   0|    5|          0|
    |mult_V_116_reg_2986_pp0_iter1_reg       |   5|   0|    5|          0|
    |mult_V_reg_2932                         |   5|   0|    5|          0|
    |mult_V_reg_2932_pp0_iter1_reg           |   5|   0|    5|          0|
    |p_read_int_reg                          |  72|   0|   72|          0|
    |r_V_567_reg_3001                        |   9|   0|   12|          3|
    |tmp_112_reg_2924                        |   8|   0|    8|          0|
    |tmp_113_reg_2943                        |   8|   0|    8|          0|
    |tmp_114_reg_2959                        |   8|   0|    8|          0|
    |tmp_114_reg_2959_pp0_iter1_reg          |   8|   0|    8|          0|
    |tmp_116_reg_2996                        |   8|   0|    8|          0|
    |trunc_ln1319_reg_2903                   |   8|   0|    8|          0|
    |trunc_ln864_282_reg_3117                |  12|   0|   12|          0|
    |trunc_ln864_283_reg_2919                |   6|   0|    6|          0|
    |trunc_ln864_285_reg_3057                |  10|   0|   10|          0|
    |trunc_ln864_286_reg_3062                |  10|   0|   10|          0|
    |trunc_ln864_288_reg_3067                |   8|   0|    8|          0|
    |trunc_ln864_290_reg_3072                |  10|   0|   10|          0|
    |trunc_ln864_291_reg_3077                |   8|   0|    8|          0|
    |trunc_ln864_291_reg_3077_pp0_iter2_reg  |   8|   0|    8|          0|
    |trunc_ln864_292_reg_3207                |  10|   0|   10|          0|
    |trunc_ln864_293_reg_3122                |  12|   0|   12|          0|
    |trunc_ln864_294_reg_3127                |  11|   0|   11|          0|
    |trunc_ln864_295_reg_2976                |  10|   0|   10|          0|
    |trunc_ln864_295_reg_2976_pp0_iter1_reg  |  10|   0|   10|          0|
    |trunc_ln864_296_reg_3132                |  11|   0|   11|          0|
    |trunc_ln864_297_reg_2981                |   8|   0|    8|          0|
    |trunc_ln864_298_reg_3137                |  12|   0|   12|          0|
    |trunc_ln864_299_reg_3087                |   9|   0|    9|          0|
    |trunc_ln864_301_reg_3006                |  11|   0|   11|          0|
    |trunc_ln864_302_reg_3017                |   9|   0|    9|          0|
    |trunc_ln864_302_reg_3017_pp0_iter1_reg  |   9|   0|    9|          0|
    |trunc_ln864_303_reg_3022                |   9|   0|    9|          0|
    |trunc_ln864_304_reg_3142                |  10|   0|   10|          0|
    |trunc_ln864_305_reg_3147                |  10|   0|   10|          0|
    |trunc_ln864_307_reg_3032                |   8|   0|    8|          0|
    |trunc_ln864_308_reg_3037                |   8|   0|    8|          0|
    |trunc_ln864_309_reg_3152                |  11|   0|   11|          0|
    |trunc_ln864_s_reg_2914                  |   8|   0|    8|          0|
    |trunc_ln864_s_reg_2914_pp0_iter1_reg    |   8|   0|    8|          0|
    |trunc_ln_reg_3202                       |   9|   0|    9|          0|
    |xor_ln859_reg_3197                      |   9|   0|    9|          0|
    |add_ln859_582_reg_3097                  |  64|  32|   11|          0|
    |trunc_ln1319_reg_2903                   |  64|  32|    8|          0|
    |trunc_ln864_308_reg_3037                |  64|  32|    8|          0|
    +----------------------------------------+----+----+-----+-----------+
    |Total                                   |1100|  96|  938|          3|
    +----------------------------------------+----+----+-----+-----------+



================================================================
== Interface
================================================================
* Summary: 
+-------------+-----+-----+------------+---------------------------------------------------------------------------+--------------+
|  RTL Ports  | Dir | Bits|  Protocol  |                               Source Object                               |    C Type    |
+-------------+-----+-----+------------+---------------------------------------------------------------------------+--------------+
|ap_clk       |   in|    1|  ap_ctrl_hs|  dense_latency<ap_fixed<8, 2, 5, 3, 0>, ap_fixed<16, 6, 5, 3, 0>, config2>|  return value|
|ap_rst       |   in|    1|  ap_ctrl_hs|  dense_latency<ap_fixed<8, 2, 5, 3, 0>, ap_fixed<16, 6, 5, 3, 0>, config2>|  return value|
|ap_return_0  |  out|   16|  ap_ctrl_hs|  dense_latency<ap_fixed<8, 2, 5, 3, 0>, ap_fixed<16, 6, 5, 3, 0>, config2>|  return value|
|ap_return_1  |  out|   16|  ap_ctrl_hs|  dense_latency<ap_fixed<8, 2, 5, 3, 0>, ap_fixed<16, 6, 5, 3, 0>, config2>|  return value|
|ap_return_2  |  out|   16|  ap_ctrl_hs|  dense_latency<ap_fixed<8, 2, 5, 3, 0>, ap_fixed<16, 6, 5, 3, 0>, config2>|  return value|
|ap_return_3  |  out|   16|  ap_ctrl_hs|  dense_latency<ap_fixed<8, 2, 5, 3, 0>, ap_fixed<16, 6, 5, 3, 0>, config2>|  return value|
|ap_return_4  |  out|   16|  ap_ctrl_hs|  dense_latency<ap_fixed<8, 2, 5, 3, 0>, ap_fixed<16, 6, 5, 3, 0>, config2>|  return value|
|ap_return_5  |  out|   16|  ap_ctrl_hs|  dense_latency<ap_fixed<8, 2, 5, 3, 0>, ap_fixed<16, 6, 5, 3, 0>, config2>|  return value|
|ap_return_6  |  out|   16|  ap_ctrl_hs|  dense_latency<ap_fixed<8, 2, 5, 3, 0>, ap_fixed<16, 6, 5, 3, 0>, config2>|  return value|
|ap_return_7  |  out|   16|  ap_ctrl_hs|  dense_latency<ap_fixed<8, 2, 5, 3, 0>, ap_fixed<16, 6, 5, 3, 0>, config2>|  return value|
|ap_return_8  |  out|   16|  ap_ctrl_hs|  dense_latency<ap_fixed<8, 2, 5, 3, 0>, ap_fixed<16, 6, 5, 3, 0>, config2>|  return value|
|ap_ce        |   in|    1|  ap_ctrl_hs|  dense_latency<ap_fixed<8, 2, 5, 3, 0>, ap_fixed<16, 6, 5, 3, 0>, config2>|  return value|
|p_read       |   in|   72|     ap_none|                                                                     p_read|        scalar|
+-------------+-----+-----+------------+---------------------------------------------------------------------------+--------------+

