# Asignar el reloj de la FPGA al pin 94
set_io --warn-no-port clk 94

# Asignar la salida del parlante al pin 107
set_io --warn-no-port speaker 107

