<?xml version="1.0" encoding="utf-8" standalone="yes"?>
<rss version="2.0" xmlns:atom="http://www.w3.org/2005/Atom">
  <channel>
    <title>SOC on Kontronn</title>
    <link>https://www.kontronn.com/categories/soc/</link>
    <description>Recent content in SOC on Kontronn</description>
    <generator>Hugo -- gohugo.io</generator>
    <language>zh-CN</language>
    <lastBuildDate>Thu, 23 Nov 2023 18:10:54 +0800</lastBuildDate><atom:link href="https://www.kontronn.com/categories/soc/rss.xml" rel="self" type="application/rss+xml" />
    <item>
      <title>新的架构，更快的芯片</title>
      <link>https://www.kontronn.com/post/soc/faster-chip-with-new-architecture.html</link>
      <pubDate>Thu, 23 Nov 2023 18:10:54 +0800</pubDate>
      
      <guid>https://www.kontronn.com/post/soc/faster-chip-with-new-architecture.html</guid>
      <description>芯片行业在多个物理维度和多种架构方法方面取得了进展。基于更多模块化和异构设计、新的先进封装选项以及至少几个工艺节点的数字逻辑的持续扩展，为性能的巨大提升奠定了基础。
大规模创新，推动性能提升数量级。 在最近的会议上讨论了其中的一些变化。就部分个体而言，它们具有潜在的意义。但从整体上看，随着设备扩展的好处减少和市场需求的变化，他们指出了一些重要的趋势。其中：
 对于高性能应用，芯片的设计基于更有限的数据移动和近内存计算。这可以从I/O位于芯片周边而不是中心的平面图中看出，这种方法将通过减少数据需要传输的距离来提高性能，从而降低整体功耗。 使用高数值孔径 EUV、各种全栅极 FET（CFET、纳米片/纳米线 FET）和碳纳米管器件，数字逻辑的缩放将继续超过 3nm。同时，光罩尺寸将增加，以允许更多的组件适合封装，如果不是单个芯片。这两项举措都将通过缩小功能来增加更多的空间，从而实现更高的计算密度。此外，SRAM的扩展将继续进行，并将为高带宽存储器（HBM）模块和3D-NAND闪存添加更多层。 设计正变得越来越模块化和异构化，为更多的定制和更快的上市时间奠定了基础。所有主要的晶圆代工厂和OSAT现在都支持小芯片战略，他们根据价格和性能要求提供多种选择。  其中一些已经进行了多年，但大部分开发都是零碎的。不再有单一的行业路线图，过去一直被用作所有发展如何结合在一起的指南。在没有该路线图的情况下，所有方面的工作仍在继续，但通常很难理解大局是如何发展的，因为并非一切都在同步发展。例如，ASML甚至在EUV商业上可行之前就公开谈论高数值孔径EUV，它用变形透镜取代了平面透镜。在这十年的大部分时间里，ASE 和 Amkor 等公司一直在开发多个版本的扇出、2.5D 和 3D-IC，尽管这些封装方案的市场与最初想象的截然不同。
还有许多新的发展即将到来。台积电、联电、GlobalFoundries和三星等主要晶圆代工厂正在将先进的封装能力融入到制造后端。台积电还计划使用无凸块混合键合（称为SoIC）将小芯片添加到前端。所有这些都可能需要整个行业进行重大变革，从EDA工具到测试和硅后监控。
目前尚不清楚所有这些不同元素的结合速度有多快。没有人喜欢成为第一，在这一点上，这些方法和技术中哪一种会获胜，甚至它们是否会相互竞争，都不清楚。但是，随着数据量的持续增长，改变是必不可少的。这推动了更多定制的解决方案，以在更接近源头的地方处理和利用这些数据，其中包括几乎无处不在的某种程度的智能。
过去，解决方案是围绕最先进的硬件或软件开发的，其假设是下一代工艺将大大提高性能。这不再起作用。扩展变得越来越困难和昂贵，缩小功能的功耗/性能优势正在减弱。此外，一种尺寸不再适合所有人。根据最终客户在计算层次结构中的位置（端点、边缘或云）以及需要如何构建数据和确定其优先级，它可能会有很大差异。因此，芯片制造商已将重点转移到新的、更模块化的架构上，这些架构能够从云中的大规模模拟和训练算法，到从源头剔除无用的图像和流式视频数据。
从长远来看，需要在任何地方更快地进行更多的处理，并且需要使用相同或更少的功率来完成。此外，系统需要更快地创建，并且随着市场需求的发展和算法的不断变化，它们需要能够更快地发生变化。
架构转变 为了实现这一目标，硬件架构需要改变。芯片制造商已经看到这种情况已经有一段时间了。例如，IBM 的新型 Power 10 芯片将定制的计算元素集中在芯片的中心，并将外围设备和 I/O 移动到边缘。
“加速需要被推到处理器核心中，”该芯片的首席架构师比尔·斯塔克（Bill Starke）在最近的Hot Chips会议上说。“芯片周边是PHY。”IBM 还引入了 Pod 级集群，并添加了一个新的微架构来支持所有这些。
其他的也在采取类似的方法。英特尔推出了一种基于内部开发的小芯片的新架构，该架构使用其嵌入式多芯片互连桥接到 HBM 模块，将模块化处理元件聚集在一起。此外，它还更新了其最新的服务器芯片架构，以最大限度地减少数据移动。
同样，制造人工智能系统的 Tenstorrent 创建了一个高度模块化的系统，其中包括 120 个独立的内核，这些内核与 2D 双向环面 NoC 相连。“每个核心都按照自己的节奏发展，”Tenstorrent 软件工程总监 Jasmina Vasiljevic 说。
扩展仍在继续 数据中心芯片对成本的敏感度远低于消费类应用，因此它们在性能方面往往处于行业领先地位。例如，高性能服务器将芯片开发成本与系统价格摊销，而不是通过体积来分摊，这对于手机应用处理器来说至关重要。因此，尽管关于摩尔定律终结的预测永无止境，但出于密度原因，许多这些设备中的数字逻辑将继续使用最新的工艺几何形状。
然而，不同的是，对性能不太关键的电路以及模拟模块越来越多地被分流到单独的芯片上，这些芯片使用高速接口连接。
“你现在可以按节点进行分区，”西门子旗下公司 Mentor 的产品总监 Matt Hogan 说。“因此，您可以确定设计特定部分的正确技术是什么。这也允许你扩大一些副作用。
戈登·摩尔（Gordon Moore）在1965年首次发表他现在著名的观察结果时提到了这种方法。
Synopsys首席应用工程师Tim Kogel表示：“随着工艺技术的快速发展，使用现成的解决方案通常比开发定制芯片更便宜。“到现在为止，每个新工艺节点的高性能和低功耗的免费午餐几乎已经结束。另一方面，人工智能、自动驾驶、AR/VR等杀手级应用对处理能力和计算效率的需求不可抑制。谷歌的TPU和特斯拉的FSD芯片等著名例子表明，根据目标工作负载的特定特征定制架构，其投资回报率令人印象深刻。
尽管如此，摩尔定律的价值正在减弱，这既有经济意义，也有技术意义。平面缩放的经济效益随着finFET的引入而结束，当时每个晶体管的成本从前一个节点停止下降。同样，自90nm以来，功耗/性能优势一直在下降。台积电研发高级副总裁Y.J. Mii表示，在相同功率下，3nm将带来10%至15%的性能提升，或在相同速度下降低25%至30%的功耗。
然而，从技术角度来看，这并不是一条死胡同。架构改进，包括不同的封装方法和 3D 布局，可以将性能提高几个数量级。缩放仍然有助于将更多的密度封装到这些封装中，即使缩小的晶体管本身的运行速度并没有明显加快。</description>
    </item>
    
    <item>
      <title>AMD能否借助MI300加速器再次加速</title>
      <link>https://www.kontronn.com/post/soc/can-AMD-accelerate-again-with-the-MI300-accelerator.html</link>
      <pubDate>Sun, 19 Nov 2023 22:23:38 +0800</pubDate>
      
      <guid>https://www.kontronn.com/post/soc/can-AMD-accelerate-again-with-the-MI300-accelerator.html</guid>
      <description>&lt;p&gt;
&lt;a href=&#34;https://www.gaitpu.com/tag/amd&#34; title=&#34;AMD&#34; rel=&#34;noopener external nofollow noreferrer&#34; target=&#34;_blank&#34; class=&#34; exturl&#34;&gt;
    AMD
    &lt;i class=&#34;fa fa-external-link-alt&#34;&gt;&lt;/i&gt;
&lt;/a&gt;宣布将于 2023 年 12 月 6 日举办“ Advancing AI ”现场直播活动，AMD董事会主席兼首席执行官苏姿丰博士（Dr. Lisa Su）将携手其他AMD高管、AI生态系统合作伙伴和客户共同探讨AMD产品和软件将如何重塑AI和自适应高性能计算领域。&lt;/p&gt;</description>
    </item>
    
    <item>
      <title>AMD下一代处理器进化！正式迈入3nm，混合使用三星4nm工艺</title>
      <link>https://www.kontronn.com/post/soc/amd-next-generation-chips-will-use-3nm-and-4nm-manufacture-technology.html</link>
      <pubDate>Sun, 19 Nov 2023 13:17:01 +0800</pubDate>
      
      <guid>https://www.kontronn.com/post/soc/amd-next-generation-chips-will-use-3nm-and-4nm-manufacture-technology.html</guid>
      <description>&lt;p&gt;
&lt;a href=&#34;https://www.gaitpu.com/tag/amd&#34; title=&#34;AMD&#34; rel=&#34;noopener external nofollow noreferrer&#34; target=&#34;_blank&#34; class=&#34; exturl&#34;&gt;
    AMD
    &lt;i class=&#34;fa fa-external-link-alt&#34;&gt;&lt;/i&gt;
&lt;/a&gt;这几年的处理器和GPU芯片一直和台积电有着积极的合作，处理器和显卡都已经用上了台积电的5nm工艺。而从最新的报道来看，在下一代处理器，AMD很可能用上台积电的3nm工艺，不过具体是不是Zen 5现在还要打上一个问号，目前来看更大可能是Zen 5C这样的小核心会用上台积电最新的先进工艺。&lt;/p&gt;</description>
    </item>
    
    <item>
      <title>梳理STM32芯片的内部架构</title>
      <link>https://www.kontronn.com/post/soc/STM32-chip-internal-architecture.html</link>
      <pubDate>Sun, 22 Oct 2023 20:55:44 +0800</pubDate>
      
      <guid>https://www.kontronn.com/post/soc/STM32-chip-internal-architecture.html</guid>
      <description>&lt;p&gt;STM32芯片主要由内核和片上外设组成，STM32F103采用的是Cortex-M3内核，内核由
&lt;a href=&#34;https://www.vxworks.net/arm&#34; title=&#34;ARM&#34; rel=&#34;noopener external nofollow noreferrer&#34; target=&#34;_blank&#34; class=&#34; exturl&#34;&gt;
    ARM
    &lt;i class=&#34;fa fa-external-link-alt&#34;&gt;&lt;/i&gt;
&lt;/a&gt;公司设计。STM32的芯片生产厂商ST，负责在内核之外设计部件并生产整个芯片。这些内核之外的部件被称为核外外设或片上外设，如 GPIO、USART（串口）、I2C、SPI 等。&lt;/p&gt;</description>
    </item>
    
    <item>
      <title>芯片设计中的uart模块</title>
      <link>https://www.kontronn.com/post/soc/uart-module-in-chip-design.html</link>
      <pubDate>Sun, 08 Oct 2023 22:17:50 +0800</pubDate>
      
      <guid>https://www.kontronn.com/post/soc/uart-module-in-chip-design.html</guid>
      <description>&lt;p&gt;在芯片设计中，UART（Universal Asynchronous Receiver/Transmitter，通用异步接收/发送器）模块是一个非常重要的外设模块。&lt;/p&gt;</description>
    </item>
    
    <item>
      <title>efuse在soc中的重要作用</title>
      <link>https://www.kontronn.com/post/soc/the-important-role-of-efuse-in-soc.html</link>
      <pubDate>Fri, 06 Oct 2023 13:11:10 +0800</pubDate>
      
      <guid>https://www.kontronn.com/post/soc/the-important-role-of-efuse-in-soc.html</guid>
      <description>&lt;p&gt;在现代 SoC 设计中，efuse 是一种非常重要的技术，可以用于保护 SoC 中的敏感信息，防止黑客攻击和未经授权的访问。本文将介绍什么是 efuse，它在 SoC 设计中的应用以及它的优缺点。&lt;/p&gt;</description>
    </item>
    
  </channel>
</rss>
