(((__START___prime = 1_1) -> ((((((((((((((((((((RTL_id_ex_operand1_prime = oper1) & (RTL_id_ex_operand2_prime = oper2)) & (RTL_id_ex_op_prime = op)) & (RTL_id_ex_rd_prime = rd1)) & (RTL_id_ex_reg_wen_prime = w1)) & (RTL_ex_wb_val_prime = ex_val)) & (RTL_ex_wb_rd_prime = rd2)) & (RTL_ex_wb_reg_wen_prime = w2)) & (RTL_id_ex_valid_prime = v1)) & (RTL_ex_wb_valid_prime = v2)) & ('RTL_registers[0]_prime' = reg0)) & ('RTL_registers[1]_prime' = reg1)) & ('RTL_registers[2]_prime' = reg2)) & ('RTL_registers[3]_prime' = reg3)) & ('RTL_scoreboard[0]_prime' = s0)) & ('RTL_scoreboard[1]_prime' = s1)) & ('RTL_scoreboard[2]_prime' = s2)) & ('RTL_scoreboard[3]_prime' = s3)) & (__VLG_I_inst_prime = inst)) & (__VLG_I_inst_valid_prime = inst_v))) 

&

(
    (
    ((ppl_stage_ex_prime = 1_1) -> ((((((((((((((((((RTL_id_ex_valid_prime = inst_v) & (RTL_ex_wb_valid_prime = v2)) & (RTL_ex_wb_rd_prime = rd2)) & (RTL_ex_wb_reg_wen_prime = w2)) & (RTL_id_ex_rd_prime = inst[0:1])) & (RTL_id_ex_reg_wen_prime = (((inst[6:7] bvcomp 1_2) | (inst[6:7] bvcomp 2_2)) | (inst[6:7] bvcomp 3_2)))) & ('RTL_registers[0]_prime' = reg0)) & ('RTL_registers[1]_prime' = reg1)) & ('RTL_registers[2]_prime' = reg2)) & ('RTL_registers[3]_prime' = reg3)) & ('RTL_scoreboard[0]_prime' = (((inst_v & (((inst[6:7] bvcomp 1_2) | (inst[6:7] bvcomp 2_2)) | (inst[6:7] bvcomp 3_2))) & (! (! (inst[0:1] bvcomp 0_2))))::s0[0:0]))) & ('RTL_scoreboard[1]_prime' = (((inst_v & (((inst[6:7] bvcomp 1_2) | (inst[6:7] bvcomp 2_2)) | (inst[6:7] bvcomp 3_2))) & (inst[0:1] bvcomp 1_2))::s1[0:0]))) & ('RTL_scoreboard[2]_prime' = (((inst_v & (((inst[6:7] bvcomp 1_2) | (inst[6:7] bvcomp 2_2)) | (inst[6:7] bvcomp 3_2))) & (inst[0:1] bvcomp 2_2))::s2[0:0]))) & ('RTL_scoreboard[3]_prime' = (((inst_v & (((inst[6:7] bvcomp 1_2) | (inst[6:7] bvcomp 2_2)) | (inst[6:7] bvcomp 3_2))) & (inst[0:1] bvcomp 3_2))::s3[0:0]))) & (RTL_ex_wb_val_prime = ex_val)) & (RTL_id_ex_operand1_prime = (((! (! ((((inst[4:5] bvcomp 3_2) = 1_1) ? s3 : (((inst[4:5] bvcomp 2_2) = 1_1) ? s2 : (((inst[4:5] bvcomp 1_2) = 1_1) ? s1 : (((! (! (inst[4:5] bvcomp 0_2))) = 1_1) ? s0 : 0_2)))) bvcomp 0_2))) = 1_1) ? (((inst[4:5] bvcomp 3_2) = 1_1) ? reg3 : (((inst[4:5] bvcomp 2_2) = 1_1) ? reg2 : (((inst[4:5] bvcomp 1_2) = 1_1) ? reg1 : (((! (! (inst[4:5] bvcomp 0_2))) = 1_1) ? reg0 : 0_8)))) : ((((((inst[4:5] bvcomp 3_2) = 1_1) ? s3 : (((inst[4:5] bvcomp 2_2) = 1_1) ? s2 : (((inst[4:5] bvcomp 1_2) = 1_1) ? s1 : (((! (! (inst[4:5] bvcomp 0_2))) = 1_1) ? s0 : 0_2)))) bvcomp 1_2) = 1_1) ? ex_val : (((op bvcomp 1_2) = 1_1) ? (oper1 + oper2) : (((op bvcomp 2_2) = 1_1) ? oper1 : (((op bvcomp 3_2) = 1_1) ? (! (oper1 & oper2)) : 0_8))))))) & (RTL_id_ex_operand2_prime = (((! (! ((((inst[2:3] bvcomp 3_2) = 1_1) ? s3 : (((inst[2:3] bvcomp 2_2) = 1_1) ? s2 : (((inst[2:3] bvcomp 1_2) = 1_1) ? s1 : (((! (! (inst[2:3] bvcomp 0_2))) = 1_1) ? s0 : 0_2)))) bvcomp 0_2))) = 1_1) ? (((inst[2:3] bvcomp 3_2) = 1_1) ? reg3 : (((inst[2:3] bvcomp 2_2) = 1_1) ? reg2 : (((inst[2:3] bvcomp 1_2) = 1_1) ? reg1 : (((! (! (inst[2:3] bvcomp 0_2))) = 1_1) ? reg0 : 0_8)))) : ((((((inst[2:3] bvcomp 3_2) = 1_1) ? s3 : (((inst[2:3] bvcomp 2_2) = 1_1) ? s2 : (((inst[2:3] bvcomp 1_2) = 1_1) ? s1 : (((! (! (inst[2:3] bvcomp 0_2))) = 1_1) ? s0 : 0_2)))) bvcomp 1_2) = 1_1) ? ex_val : (((op bvcomp 1_2) = 1_1) ? (oper1 + oper2) : (((op bvcomp 2_2) = 1_1) ? oper1 : (((op bvcomp 3_2) = 1_1) ? (! (oper1 & oper2)) : 0_8))))))) & (RTL_id_ex_op_prime = inst[6:7]))) 
    | 
    ((ppl_stage_ex_prime = 1_1) -> ((((((((((((((((((RTL_id_ex_valid_prime = inst_v) & (RTL_ex_wb_valid_prime = 0_1)) & (RTL_ex_wb_rd_prime = rd2)) & (RTL_ex_wb_reg_wen_prime = w2)) & (RTL_id_ex_rd_prime = inst[0:1])) & (RTL_id_ex_reg_wen_prime = (((inst[6:7] bvcomp 1_2) | (inst[6:7] bvcomp 2_2)) | (inst[6:7] bvcomp 3_2)))) & ('RTL_registers[0]_prime' = ((0_1 u< w2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? ex_val : reg0) : reg0))) & ('RTL_registers[1]_prime' = ((0_1 u< w2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg1 : (((rd2 bvcomp 1_2) = 1_1) ? ex_val : reg1)) : reg1))) & ('RTL_registers[2]_prime' = ((0_1 u< w2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg2 : (((rd2 bvcomp 1_2) = 1_1) ? reg2 : (((rd2 bvcomp 2_2) = 1_1) ? ex_val : reg2))) : reg2))) & ('RTL_registers[3]_prime' = ((0_1 u< w2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg3 : (((rd2 bvcomp 1_2) = 1_1) ? reg3 : (((rd2 bvcomp 2_2) = 1_1) ? reg3 : (((rd2 bvcomp 3_2) = 1_1) ? ex_val : reg3)))) : reg3))) & ('RTL_scoreboard[0]_prime' = (((inst_v & (((inst[6:7] bvcomp 1_2) | (inst[6:7] bvcomp 2_2)) | (inst[6:7] bvcomp 3_2))) & (! (! (inst[0:1] bvcomp 0_2))))::0_1))) & ('RTL_scoreboard[1]_prime' = (((inst_v & (((inst[6:7] bvcomp 1_2) | (inst[6:7] bvcomp 2_2)) | (inst[6:7] bvcomp 3_2))) & (inst[0:1] bvcomp 1_2))::0_1))) & ('RTL_scoreboard[2]_prime' = (((inst_v & (((inst[6:7] bvcomp 1_2) | (inst[6:7] bvcomp 2_2)) | (inst[6:7] bvcomp 3_2))) & (inst[0:1] bvcomp 2_2))::0_1))) & ('RTL_scoreboard[3]_prime' = (((inst_v & (((inst[6:7] bvcomp 1_2) | (inst[6:7] bvcomp 2_2)) | (inst[6:7] bvcomp 3_2))) & (inst[0:1] bvcomp 3_2))::0_1))) & (RTL_ex_wb_val_prime = ex_val)) & (RTL_id_ex_operand1_prime = (((! (! ((((inst[4:5] bvcomp 3_2) = 1_1) ? s3 : (((inst[4:5] bvcomp 2_2) = 1_1) ? s2 : (((inst[4:5] bvcomp 1_2) = 1_1) ? s1 : (((! (! (inst[4:5] bvcomp 0_2))) = 1_1) ? s0 : 0_2)))) bvcomp 0_2))) = 1_1) ? (((inst[4:5] bvcomp 3_2) = 1_1) ? reg3 : (((inst[4:5] bvcomp 2_2) = 1_1) ? reg2 : (((inst[4:5] bvcomp 1_2) = 1_1) ? reg1 : (((! (! (inst[4:5] bvcomp 0_2))) = 1_1) ? reg0 : 0_8)))) : ((((((inst[4:5] bvcomp 3_2) = 1_1) ? s3 : (((inst[4:5] bvcomp 2_2) = 1_1) ? s2 : (((inst[4:5] bvcomp 1_2) = 1_1) ? s1 : (((! (! (inst[4:5] bvcomp 0_2))) = 1_1) ? s0 : 0_2)))) bvcomp 1_2) = 1_1) ? ex_val : (((op bvcomp 1_2) = 1_1) ? (oper1 + oper2) : (((op bvcomp 2_2) = 1_1) ? oper1 : (((op bvcomp 3_2) = 1_1) ? (! (oper1 & oper2)) : 0_8))))))) & (RTL_id_ex_operand2_prime = (((! (! ((((inst[2:3] bvcomp 3_2) = 1_1) ? s3 : (((inst[2:3] bvcomp 2_2) = 1_1) ? s2 : (((inst[2:3] bvcomp 1_2) = 1_1) ? s1 : (((! (! (inst[2:3] bvcomp 0_2))) = 1_1) ? s0 : 0_2)))) bvcomp 0_2))) = 1_1) ? (((inst[2:3] bvcomp 3_2) = 1_1) ? reg3 : (((inst[2:3] bvcomp 2_2) = 1_1) ? reg2 : (((inst[2:3] bvcomp 1_2) = 1_1) ? reg1 : (((! (! (inst[2:3] bvcomp 0_2))) = 1_1) ? reg0 : 0_8)))) : ((((((inst[2:3] bvcomp 3_2) = 1_1) ? s3 : (((inst[2:3] bvcomp 2_2) = 1_1) ? s2 : (((inst[2:3] bvcomp 1_2) = 1_1) ? s1 : (((! (! (inst[2:3] bvcomp 0_2))) = 1_1) ? s0 : 0_2)))) bvcomp 1_2) = 1_1) ? ex_val : (((op bvcomp 1_2) = 1_1) ? (oper1 + oper2) : (((op bvcomp 2_2) = 1_1) ? oper1 : (((op bvcomp 3_2) = 1_1) ? (! (oper1 & oper2)) : 0_8))))))) & (RTL_id_ex_op_prime = inst[6:7]))) 
    | 
    ((ppl_stage_ex_prime = 1_1) -> ((((((((((((((((((RTL_id_ex_valid_prime = inst_v) & (RTL_ex_wb_valid_prime = v1)) & (RTL_ex_wb_rd_prime = rd1)) & (RTL_ex_wb_reg_wen_prime = w1)) & (RTL_id_ex_rd_prime = inst[0:1])) & (RTL_id_ex_reg_wen_prime = (((inst[6:7] bvcomp 1_2) | (inst[6:7] bvcomp 2_2)) | (inst[6:7] bvcomp 3_2)))) & ('RTL_registers[0]_prime' = (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? ex_val : reg0) : reg0))) & ('RTL_registers[1]_prime' = (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg1 : (((rd2 bvcomp 1_2) = 1_1) ? ex_val : reg1)) : reg1))) & ('RTL_registers[2]_prime' = (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg2 : (((rd2 bvcomp 1_2) = 1_1) ? reg2 : (((rd2 bvcomp 2_2) = 1_1) ? ex_val : reg2))) : reg2))) & ('RTL_registers[3]_prime' = (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg3 : (((rd2 bvcomp 1_2) = 1_1) ? reg3 : (((rd2 bvcomp 2_2) = 1_1) ? reg3 : (((rd2 bvcomp 3_2) = 1_1) ? ex_val : reg3)))) : reg3))) & ('RTL_scoreboard[0]_prime' = (((inst_v & (((inst[6:7] bvcomp 1_2) | (inst[6:7] bvcomp 2_2)) | (inst[6:7] bvcomp 3_2))) & (! (! (inst[0:1] bvcomp 0_2))))::((v1 & w1) & (! (! (rd1 bvcomp 0_2))))))) & ('RTL_scoreboard[1]_prime' = (((inst_v & (((inst[6:7] bvcomp 1_2) | (inst[6:7] bvcomp 2_2)) | (inst[6:7] bvcomp 3_2))) & (inst[0:1] bvcomp 1_2))::((v1 & w1) & (rd1 bvcomp 1_2))))) & ('RTL_scoreboard[2]_prime' = (((inst_v & (((inst[6:7] bvcomp 1_2) | (inst[6:7] bvcomp 2_2)) | (inst[6:7] bvcomp 3_2))) & (inst[0:1] bvcomp 2_2))::((v1 & w1) & (rd1 bvcomp 2_2))))) & ('RTL_scoreboard[3]_prime' = (((inst_v & (((inst[6:7] bvcomp 1_2) | (inst[6:7] bvcomp 2_2)) | (inst[6:7] bvcomp 3_2))) & (inst[0:1] bvcomp 3_2))::((v1 & w1) & (rd1 bvcomp 3_2))))) & (RTL_ex_wb_val_prime = (((op bvcomp 1_2) = 1_1) ? (oper1 + oper2) : (((op bvcomp 2_2) = 1_1) ? oper1 : (((op bvcomp 3_2) = 1_1) ? (! (oper1 & oper2)) : 0_8))))) & (RTL_id_ex_operand1_prime = (((! (! ((((inst[4:5] bvcomp 3_2) = 1_1) ? s3 : (((inst[4:5] bvcomp 2_2) = 1_1) ? s2 : (((inst[4:5] bvcomp 1_2) = 1_1) ? s1 : (((! (! (inst[4:5] bvcomp 0_2))) = 1_1) ? s0 : 0_2)))) bvcomp 0_2))) = 1_1) ? (((inst[4:5] bvcomp 3_2) = 1_1) ? reg3 : (((inst[4:5] bvcomp 2_2) = 1_1) ? reg2 : (((inst[4:5] bvcomp 1_2) = 1_1) ? reg1 : (((! (! (inst[4:5] bvcomp 0_2))) = 1_1) ? reg0 : 0_8)))) : ((((((inst[4:5] bvcomp 3_2) = 1_1) ? s3 : (((inst[4:5] bvcomp 2_2) = 1_1) ? s2 : (((inst[4:5] bvcomp 1_2) = 1_1) ? s1 : (((! (! (inst[4:5] bvcomp 0_2))) = 1_1) ? s0 : 0_2)))) bvcomp 1_2) = 1_1) ? ex_val : (((op bvcomp 1_2) = 1_1) ? (oper1 + oper2) : (((op bvcomp 2_2) = 1_1) ? oper1 : (((op bvcomp 3_2) = 1_1) ? (! (oper1 & oper2)) : 0_8))))))) & (RTL_id_ex_operand2_prime = (((! (! ((((inst[2:3] bvcomp 3_2) = 1_1) ? s3 : (((inst[2:3] bvcomp 2_2) = 1_1) ? s2 : (((inst[2:3] bvcomp 1_2) = 1_1) ? s1 : (((! (! (inst[2:3] bvcomp 0_2))) = 1_1) ? s0 : 0_2)))) bvcomp 0_2))) = 1_1) ? (((inst[2:3] bvcomp 3_2) = 1_1) ? reg3 : (((inst[2:3] bvcomp 2_2) = 1_1) ? reg2 : (((inst[2:3] bvcomp 1_2) = 1_1) ? reg1 : (((! (! (inst[2:3] bvcomp 0_2))) = 1_1) ? reg0 : 0_8)))) : ((((((inst[2:3] bvcomp 3_2) = 1_1) ? s3 : (((inst[2:3] bvcomp 2_2) = 1_1) ? s2 : (((inst[2:3] bvcomp 1_2) = 1_1) ? s1 : (((! (! (inst[2:3] bvcomp 0_2))) = 1_1) ? s0 : 0_2)))) bvcomp 1_2) = 1_1) ? ex_val : (((op bvcomp 1_2) = 1_1) ? (oper1 + oper2) : (((op bvcomp 2_2) = 1_1) ? oper1 : (((op bvcomp 3_2) = 1_1) ? (! (oper1 & oper2)) : 0_8))))))) & (RTL_id_ex_op_prime = inst[6:7])))) 
    | 
    ((ppl_stage_ex_prime = 1_1) -> ((((((((((((((((((RTL_id_ex_valid_prime = inst_v) & (RTL_ex_wb_valid_prime = v2)) & (RTL_ex_wb_rd_prime = rd2)) & (RTL_ex_wb_reg_wen_prime = w2)) & (RTL_id_ex_rd_prime = inst[0:1])) & (RTL_id_ex_reg_wen_prime = (((inst[6:7] bvcomp 1_2) | (inst[6:7] bvcomp 2_2)) | (inst[6:7] bvcomp 3_2)))) & ('RTL_registers[0]_prime' = reg0)) & ('RTL_registers[1]_prime' = reg1)) & ('RTL_registers[2]_prime' = reg2)) & ('RTL_registers[3]_prime' = reg3)) & ('RTL_scoreboard[0]_prime' = (((inst_v & (((inst[6:7] bvcomp 1_2) | (inst[6:7] bvcomp 2_2)) | (inst[6:7] bvcomp 3_2))) & (! (! (inst[0:1] bvcomp 0_2))))::s0[0:0]))) & ('RTL_scoreboard[1]_prime' = (((inst_v & (((inst[6:7] bvcomp 1_2) | (inst[6:7] bvcomp 2_2)) | (inst[6:7] bvcomp 3_2))) & (inst[0:1] bvcomp 1_2))::s1[0:0]))) & ('RTL_scoreboard[2]_prime' = (((inst_v & (((inst[6:7] bvcomp 1_2) | (inst[6:7] bvcomp 2_2)) | (inst[6:7] bvcomp 3_2))) & (inst[0:1] bvcomp 2_2))::s2[0:0]))) & ('RTL_scoreboard[3]_prime' = (((inst_v & (((inst[6:7] bvcomp 1_2) | (inst[6:7] bvcomp 2_2)) | (inst[6:7] bvcomp 3_2))) & (inst[0:1] bvcomp 3_2))::s3[0:0]))) & (RTL_ex_wb_val_prime = ex_val)) & (RTL_id_ex_operand1_prime = (((! (! ((((inst[4:5] bvcomp 3_2) = 1_1) ? s3 : (((inst[4:5] bvcomp 2_2) = 1_1) ? s2 : (((inst[4:5] bvcomp 1_2) = 1_1) ? s1 : (((! (! (inst[4:5] bvcomp 0_2))) = 1_1) ? s0 : 0_2)))) bvcomp 0_2))) = 1_1) ? (((inst[4:5] bvcomp 3_2) = 1_1) ? reg3 : (((inst[4:5] bvcomp 2_2) = 1_1) ? reg2 : (((inst[4:5] bvcomp 1_2) = 1_1) ? reg1 : (((! (! (inst[4:5] bvcomp 0_2))) = 1_1) ? reg0 : 0_8)))) : ((((((inst[4:5] bvcomp 3_2) = 1_1) ? s3 : (((inst[4:5] bvcomp 2_2) = 1_1) ? s2 : (((inst[4:5] bvcomp 1_2) = 1_1) ? s1 : (((! (! (inst[4:5] bvcomp 0_2))) = 1_1) ? s0 : 0_2)))) bvcomp 1_2) = 1_1) ? ex_val : (((op bvcomp 1_2) = 1_1) ? (oper1 + oper2) : (((op bvcomp 2_2) = 1_1) ? oper1 : (((op bvcomp 3_2) = 1_1) ? (! (oper1 & oper2)) : 0_8))))))) & (RTL_id_ex_operand2_prime = (((! (! ((((inst[2:3] bvcomp 3_2) = 1_1) ? s3 : (((inst[2:3] bvcomp 2_2) = 1_1) ? s2 : (((inst[2:3] bvcomp 1_2) = 1_1) ? s1 : (((! (! (inst[2:3] bvcomp 0_2))) = 1_1) ? s0 : 0_2)))) bvcomp 0_2))) = 1_1) ? (((inst[2:3] bvcomp 3_2) = 1_1) ? reg3 : (((inst[2:3] bvcomp 2_2) = 1_1) ? reg2 : (((inst[2:3] bvcomp 1_2) = 1_1) ? reg1 : (((! (! (inst[2:3] bvcomp 0_2))) = 1_1) ? reg0 : 0_8)))) : ((((((inst[2:3] bvcomp 3_2) = 1_1) ? s3 : (((inst[2:3] bvcomp 2_2) = 1_1) ? s2 : (((inst[2:3] bvcomp 1_2) = 1_1) ? s1 : (((! (! (inst[2:3] bvcomp 0_2))) = 1_1) ? s0 : 0_2)))) bvcomp 1_2) = 1_1) ? ex_val : (((op bvcomp 1_2) = 1_1) ? (oper1 + oper2) : (((op bvcomp 2_2) = 1_1) ? oper1 : (((op bvcomp 3_2) = 1_1) ? (! (oper1 & oper2)) : 0_8))))))) & (RTL_id_ex_op_prime = inst[6:7]))) 
    | 
    ((ppl_stage_ex_prime = 1_1) -> ((((((((((((((((((RTL_id_ex_valid_prime = inst_v) & (RTL_ex_wb_valid_prime = 0_1)) & (RTL_ex_wb_rd_prime = rd2)) & (RTL_ex_wb_reg_wen_prime = w2)) & (RTL_id_ex_rd_prime = inst[0:1])) & (RTL_id_ex_reg_wen_prime = (((inst[6:7] bvcomp 1_2) | (inst[6:7] bvcomp 2_2)) | (inst[6:7] bvcomp 3_2)))) & ('RTL_registers[0]_prime' = ((0_1 u< w2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? ex_val : reg0) : reg0))) & ('RTL_registers[1]_prime' = ((0_1 u< w2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg1 : (((rd2 bvcomp 1_2) = 1_1) ? ex_val : reg1)) : reg1))) & ('RTL_registers[2]_prime' = ((0_1 u< w2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg2 : (((rd2 bvcomp 1_2) = 1_1) ? reg2 : (((rd2 bvcomp 2_2) = 1_1) ? ex_val : reg2))) : reg2))) & ('RTL_registers[3]_prime' = ((0_1 u< w2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg3 : (((rd2 bvcomp 1_2) = 1_1) ? reg3 : (((rd2 bvcomp 2_2) = 1_1) ? reg3 : (((rd2 bvcomp 3_2) = 1_1) ? ex_val : reg3)))) : reg3))) & ('RTL_scoreboard[0]_prime' = ((((inst_v & (((inst[6:7] bvcomp 1_2) | (inst[6:7] bvcomp 2_2)) | (inst[6:7] bvcomp 3_2))) & (! (! (inst[0:1] bvcomp 0_2))))::s0[0:0])[1:1]::0_1))) & ('RTL_scoreboard[1]_prime' = ((((inst_v & (((inst[6:7] bvcomp 1_2) | (inst[6:7] bvcomp 2_2)) | (inst[6:7] bvcomp 3_2))) & (inst[0:1] bvcomp 1_2))::s1[0:0])[1:1]::0_1))) & ('RTL_scoreboard[2]_prime' = ((((inst_v & (((inst[6:7] bvcomp 1_2) | (inst[6:7] bvcomp 2_2)) | (inst[6:7] bvcomp 3_2))) & (inst[0:1] bvcomp 2_2))::s2[0:0])[1:1]::0_1))) & ('RTL_scoreboard[3]_prime' = ((((inst_v & (((inst[6:7] bvcomp 1_2) | (inst[6:7] bvcomp 2_2)) | (inst[6:7] bvcomp 3_2))) & (inst[0:1] bvcomp 3_2))::s3[0:0])[1:1]::0_1))) & (RTL_ex_wb_val_prime = ex_val)) & (RTL_id_ex_operand1_prime = (((! (! ((((inst[4:5] bvcomp 3_2) = 1_1) ? s3 : (((inst[4:5] bvcomp 2_2) = 1_1) ? s2 : (((inst[4:5] bvcomp 1_2) = 1_1) ? s1 : (((! (! (inst[4:5] bvcomp 0_2))) = 1_1) ? s0 : 0_2)))) bvcomp 0_2))) = 1_1) ? (((inst[4:5] bvcomp 3_2) = 1_1) ? reg3 : (((inst[4:5] bvcomp 2_2) = 1_1) ? reg2 : (((inst[4:5] bvcomp 1_2) = 1_1) ? reg1 : (((! (! (inst[4:5] bvcomp 0_2))) = 1_1) ? reg0 : 0_8)))) : ((((((inst[4:5] bvcomp 3_2) = 1_1) ? s3 : (((inst[4:5] bvcomp 2_2) = 1_1) ? s2 : (((inst[4:5] bvcomp 1_2) = 1_1) ? s1 : (((! (! (inst[4:5] bvcomp 0_2))) = 1_1) ? s0 : 0_2)))) bvcomp 1_2) = 1_1) ? ex_val : (((op bvcomp 1_2) = 1_1) ? (oper1 + oper2) : (((op bvcomp 2_2) = 1_1) ? oper1 : (((op bvcomp 3_2) = 1_1) ? (! (oper1 & oper2)) : 0_8))))))) & (RTL_id_ex_operand2_prime = (((! (! ((((inst[2:3] bvcomp 3_2) = 1_1) ? s3 : (((inst[2:3] bvcomp 2_2) = 1_1) ? s2 : (((inst[2:3] bvcomp 1_2) = 1_1) ? s1 : (((! (! (inst[2:3] bvcomp 0_2))) = 1_1) ? s0 : 0_2)))) bvcomp 0_2))) = 1_1) ? (((inst[2:3] bvcomp 3_2) = 1_1) ? reg3 : (((inst[2:3] bvcomp 2_2) = 1_1) ? reg2 : (((inst[2:3] bvcomp 1_2) = 1_1) ? reg1 : (((! (! (inst[2:3] bvcomp 0_2))) = 1_1) ? reg0 : 0_8)))) : ((((((inst[2:3] bvcomp 3_2) = 1_1) ? s3 : (((inst[2:3] bvcomp 2_2) = 1_1) ? s2 : (((inst[2:3] bvcomp 1_2) = 1_1) ? s1 : (((! (! (inst[2:3] bvcomp 0_2))) = 1_1) ? s0 : 0_2)))) bvcomp 1_2) = 1_1) ? ex_val : (((op bvcomp 1_2) = 1_1) ? (oper1 + oper2) : (((op bvcomp 2_2) = 1_1) ? oper1 : (((op bvcomp 3_2) = 1_1) ? (! (oper1 & oper2)) : 0_8))))))) & (RTL_id_ex_op_prime = inst[6:7]))) 
    | 
    ((ppl_stage_ex_prime = 1_1) -> ((((((((((((((((((RTL_id_ex_valid_prime = inst_v) & (RTL_ex_wb_valid_prime = 0_1)) & (RTL_ex_wb_rd_prime = rd2)) & (RTL_ex_wb_reg_wen_prime = w2)) & (RTL_id_ex_rd_prime = inst[0:1])) & (RTL_id_ex_reg_wen_prime = (((inst[6:7] bvcomp 1_2) | (inst[6:7] bvcomp 2_2)) | (inst[6:7] bvcomp 3_2)))) & ('RTL_registers[0]_prime' = ((0_1 u< w2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? ex_val : reg0) : reg0))) & ('RTL_registers[1]_prime' = ((0_1 u< w2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg1 : (((rd2 bvcomp 1_2) = 1_1) ? ex_val : reg1)) : reg1))) & ('RTL_registers[2]_prime' = ((0_1 u< w2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg2 : (((rd2 bvcomp 1_2) = 1_1) ? reg2 : (((rd2 bvcomp 2_2) = 1_1) ? ex_val : reg2))) : reg2))) & ('RTL_registers[3]_prime' = ((0_1 u< w2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg3 : (((rd2 bvcomp 1_2) = 1_1) ? reg3 : (((rd2 bvcomp 2_2) = 1_1) ? reg3 : (((rd2 bvcomp 3_2) = 1_1) ? ex_val : reg3)))) : reg3))) & ('RTL_scoreboard[0]_prime' = (((inst_v & (((inst[6:7] bvcomp 1_2) | (inst[6:7] bvcomp 2_2)) | (inst[6:7] bvcomp 3_2))) & (! (! (inst[0:1] bvcomp 0_2))))::0_1))) & ('RTL_scoreboard[1]_prime' = (((inst_v & (((inst[6:7] bvcomp 1_2) | (inst[6:7] bvcomp 2_2)) | (inst[6:7] bvcomp 3_2))) & (inst[0:1] bvcomp 1_2))::0_1))) & ('RTL_scoreboard[2]_prime' = (((inst_v & (((inst[6:7] bvcomp 1_2) | (inst[6:7] bvcomp 2_2)) | (inst[6:7] bvcomp 3_2))) & (inst[0:1] bvcomp 2_2))::0_1))) & ('RTL_scoreboard[3]_prime' = (((inst_v & (((inst[6:7] bvcomp 1_2) | (inst[6:7] bvcomp 2_2)) | (inst[6:7] bvcomp 3_2))) & (inst[0:1] bvcomp 3_2))::0_1))) & (RTL_ex_wb_val_prime = ex_val)) & (RTL_id_ex_operand1_prime = (((! (! ((((inst[4:5] bvcomp 3_2) = 1_1) ? s3 : (((inst[4:5] bvcomp 2_2) = 1_1) ? s2 : (((inst[4:5] bvcomp 1_2) = 1_1) ? s1 : (((! (! (inst[4:5] bvcomp 0_2))) = 1_1) ? s0 : 0_2)))) bvcomp 0_2))) = 1_1) ? (((inst[4:5] bvcomp 3_2) = 1_1) ? reg3 : (((inst[4:5] bvcomp 2_2) = 1_1) ? reg2 : (((inst[4:5] bvcomp 1_2) = 1_1) ? reg1 : (((! (! (inst[4:5] bvcomp 0_2))) = 1_1) ? reg0 : 0_8)))) : ((((((inst[4:5] bvcomp 3_2) = 1_1) ? s3 : (((inst[4:5] bvcomp 2_2) = 1_1) ? s2 : (((inst[4:5] bvcomp 1_2) = 1_1) ? s1 : (((! (! (inst[4:5] bvcomp 0_2))) = 1_1) ? s0 : 0_2)))) bvcomp 1_2) = 1_1) ? ex_val : (((op bvcomp 1_2) = 1_1) ? (oper1 + oper2) : (((op bvcomp 2_2) = 1_1) ? oper1 : (((op bvcomp 3_2) = 1_1) ? (! (oper1 & oper2)) : 0_8))))))) & (RTL_id_ex_operand2_prime = (((! (! ((((inst[2:3] bvcomp 3_2) = 1_1) ? s3 : (((inst[2:3] bvcomp 2_2) = 1_1) ? s2 : (((inst[2:3] bvcomp 1_2) = 1_1) ? s1 : (((! (! (inst[2:3] bvcomp 0_2))) = 1_1) ? s0 : 0_2)))) bvcomp 0_2))) = 1_1) ? (((inst[2:3] bvcomp 3_2) = 1_1) ? reg3 : (((inst[2:3] bvcomp 2_2) = 1_1) ? reg2 : (((inst[2:3] bvcomp 1_2) = 1_1) ? reg1 : (((! (! (inst[2:3] bvcomp 0_2))) = 1_1) ? reg0 : 0_8)))) : ((((((inst[2:3] bvcomp 3_2) = 1_1) ? s3 : (((inst[2:3] bvcomp 2_2) = 1_1) ? s2 : (((inst[2:3] bvcomp 1_2) = 1_1) ? s1 : (((! (! (inst[2:3] bvcomp 0_2))) = 1_1) ? s0 : 0_2)))) bvcomp 1_2) = 1_1) ? ex_val : (((op bvcomp 1_2) = 1_1) ? (oper1 + oper2) : (((op bvcomp 2_2) = 1_1) ? oper1 : (((op bvcomp 3_2) = 1_1) ? (! (oper1 & oper2)) : 0_8))))))) & (RTL_id_ex_op_prime = inst[6:7]))) 
    | 
    ((ppl_stage_ex_prime = 1_1) -> ((((((((((((((((((RTL_id_ex_valid_prime = inst_v) & (RTL_ex_wb_valid_prime = v1)) & (RTL_ex_wb_rd_prime = rd1)) & (RTL_ex_wb_reg_wen_prime = w1)) & (RTL_id_ex_rd_prime = inst[0:1])) & (RTL_id_ex_reg_wen_prime = (((inst[6:7] bvcomp 1_2) | (inst[6:7] bvcomp 2_2)) | (inst[6:7] bvcomp 3_2)))) & ('RTL_registers[0]_prime' = (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? ex_val : reg0) : reg0))) & ('RTL_registers[1]_prime' = (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg1 : (((rd2 bvcomp 1_2) = 1_1) ? ex_val : reg1)) : reg1))) & ('RTL_registers[2]_prime' = (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg2 : (((rd2 bvcomp 1_2) = 1_1) ? reg2 : (((rd2 bvcomp 2_2) = 1_1) ? ex_val : reg2))) : reg2))) & ('RTL_registers[3]_prime' = (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg3 : (((rd2 bvcomp 1_2) = 1_1) ? reg3 : (((rd2 bvcomp 2_2) = 1_1) ? reg3 : (((rd2 bvcomp 3_2) = 1_1) ? ex_val : reg3)))) : reg3))) & ('RTL_scoreboard[0]_prime' = (((inst_v & (((inst[6:7] bvcomp 1_2) | (inst[6:7] bvcomp 2_2)) | (inst[6:7] bvcomp 3_2))) & (! (! (inst[0:1] bvcomp 0_2))))::((v1 & w1) & (! (! (rd1 bvcomp 0_2))))))) & ('RTL_scoreboard[1]_prime' = (((inst_v & (((inst[6:7] bvcomp 1_2) | (inst[6:7] bvcomp 2_2)) | (inst[6:7] bvcomp 3_2))) & (inst[0:1] bvcomp 1_2))::((v1 & w1) & (rd1 bvcomp 1_2))))) & ('RTL_scoreboard[2]_prime' = (((inst_v & (((inst[6:7] bvcomp 1_2) | (inst[6:7] bvcomp 2_2)) | (inst[6:7] bvcomp 3_2))) & (inst[0:1] bvcomp 2_2))::((v1 & w1) & (rd1 bvcomp 2_2))))) & ('RTL_scoreboard[3]_prime' = (((inst_v & (((inst[6:7] bvcomp 1_2) | (inst[6:7] bvcomp 2_2)) | (inst[6:7] bvcomp 3_2))) & (inst[0:1] bvcomp 3_2))::((v1 & w1) & (rd1 bvcomp 3_2))))) & (RTL_ex_wb_val_prime = (((op bvcomp 1_2) = 1_1) ? (oper1 + oper2) : (((op bvcomp 2_2) = 1_1) ? oper1 : (((op bvcomp 3_2) = 1_1) ? (! (oper1 & oper2)) : 0_8))))) & (RTL_id_ex_operand1_prime = (((! (! ((((inst[4:5] bvcomp 3_2) = 1_1) ? s3 : (((inst[4:5] bvcomp 2_2) = 1_1) ? s2 : (((inst[4:5] bvcomp 1_2) = 1_1) ? s1 : (((! (! (inst[4:5] bvcomp 0_2))) = 1_1) ? s0 : 0_2)))) bvcomp 0_2))) = 1_1) ? (((inst[4:5] bvcomp 3_2) = 1_1) ? reg3 : (((inst[4:5] bvcomp 2_2) = 1_1) ? reg2 : (((inst[4:5] bvcomp 1_2) = 1_1) ? reg1 : (((! (! (inst[4:5] bvcomp 0_2))) = 1_1) ? reg0 : 0_8)))) : ((((((inst[4:5] bvcomp 3_2) = 1_1) ? s3 : (((inst[4:5] bvcomp 2_2) = 1_1) ? s2 : (((inst[4:5] bvcomp 1_2) = 1_1) ? s1 : (((! (! (inst[4:5] bvcomp 0_2))) = 1_1) ? s0 : 0_2)))) bvcomp 1_2) = 1_1) ? ex_val : (((op bvcomp 1_2) = 1_1) ? (oper1 + oper2) : (((op bvcomp 2_2) = 1_1) ? oper1 : (((op bvcomp 3_2) = 1_1) ? (! (oper1 & oper2)) : 0_8))))))) & (RTL_id_ex_operand2_prime = (((! (! ((((inst[2:3] bvcomp 3_2) = 1_1) ? s3 : (((inst[2:3] bvcomp 2_2) = 1_1) ? s2 : (((inst[2:3] bvcomp 1_2) = 1_1) ? s1 : (((! (! (inst[2:3] bvcomp 0_2))) = 1_1) ? s0 : 0_2)))) bvcomp 0_2))) = 1_1) ? (((inst[2:3] bvcomp 3_2) = 1_1) ? reg3 : (((inst[2:3] bvcomp 2_2) = 1_1) ? reg2 : (((inst[2:3] bvcomp 1_2) = 1_1) ? reg1 : (((! (! (inst[2:3] bvcomp 0_2))) = 1_1) ? reg0 : 0_8)))) : ((((((inst[2:3] bvcomp 3_2) = 1_1) ? s3 : (((inst[2:3] bvcomp 2_2) = 1_1) ? s2 : (((inst[2:3] bvcomp 1_2) = 1_1) ? s1 : (((! (! (inst[2:3] bvcomp 0_2))) = 1_1) ? s0 : 0_2)))) bvcomp 1_2) = 1_1) ? ex_val : (((op bvcomp 1_2) = 1_1) ? (oper1 + oper2) : (((op bvcomp 2_2) = 1_1) ? oper1 : (((op bvcomp 3_2) = 1_1) ? (! (oper1 & oper2)) : 0_8))))))) & (RTL_id_ex_op_prime = inst[6:7]))) 
    | 
    ((ppl_stage_ex_prime = 1_1) -> ((((((((((((((((((RTL_id_ex_valid_prime = inst_v) & (RTL_ex_wb_valid_prime = 0_1)) & (RTL_ex_wb_rd_prime = rd1)) & (RTL_ex_wb_reg_wen_prime = w1)) & (RTL_id_ex_rd_prime = inst[0:1])) & (RTL_id_ex_reg_wen_prime = (((inst[6:7] bvcomp 1_2) | (inst[6:7] bvcomp 2_2)) | (inst[6:7] bvcomp 3_2)))) & ('RTL_registers[0]_prime' = ((w1 = 1_1) ? (((! (! (rd1 bvcomp 0_2))) = 1_1) ? (((op bvcomp 1_2) = 1_1) ? (oper1 + oper2) : (((op bvcomp 2_2) = 1_1) ? oper1 : (((op bvcomp 3_2) = 1_1) ? (! (oper1 & oper2)) : 0_8))) : (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? ex_val : reg0) : reg0)) : (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? ex_val : reg0) : reg0)))) & ('RTL_registers[1]_prime' = ((w1 = 1_1) ? (((! (! (rd1 bvcomp 0_2))) = 1_1) ? (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg1 : (((rd2 bvcomp 1_2) = 1_1) ? ex_val : reg1)) : reg1) : (((rd1 bvcomp 1_2) = 1_1) ? (((op bvcomp 1_2) = 1_1) ? (oper1 + oper2) : (((op bvcomp 2_2) = 1_1) ? oper1 : (((op bvcomp 3_2) = 1_1) ? (! (oper1 & oper2)) : 0_8))) : (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg1 : (((rd2 bvcomp 1_2) = 1_1) ? ex_val : reg1)) : reg1))) : (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg1 : (((rd2 bvcomp 1_2) = 1_1) ? ex_val : reg1)) : reg1)))) & ('RTL_registers[2]_prime' = ((w1 = 1_1) ? (((! (! (rd1 bvcomp 0_2))) = 1_1) ? (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg2 : (((rd2 bvcomp 1_2) = 1_1) ? reg2 : (((rd2 bvcomp 2_2) = 1_1) ? ex_val : reg2))) : reg2) : (((rd1 bvcomp 1_2) = 1_1) ? (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg2 : (((rd2 bvcomp 1_2) = 1_1) ? reg2 : (((rd2 bvcomp 2_2) = 1_1) ? ex_val : reg2))) : reg2) : (((rd1 bvcomp 2_2) = 1_1) ? (((op bvcomp 1_2) = 1_1) ? (oper1 + oper2) : (((op bvcomp 2_2) = 1_1) ? oper1 : (((op bvcomp 3_2) = 1_1) ? (! (oper1 & oper2)) : 0_8))) : (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg2 : (((rd2 bvcomp 1_2) = 1_1) ? reg2 : (((rd2 bvcomp 2_2) = 1_1) ? ex_val : reg2))) : reg2)))) : (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg2 : (((rd2 bvcomp 1_2) = 1_1) ? reg2 : (((rd2 bvcomp 2_2) = 1_1) ? ex_val : reg2))) : reg2)))) & ('RTL_registers[3]_prime' = ((w1 = 1_1) ? (((! (! (rd1 bvcomp 0_2))) = 1_1) ? (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg3 : (((rd2 bvcomp 1_2) = 1_1) ? reg3 : (((rd2 bvcomp 2_2) = 1_1) ? reg3 : (((rd2 bvcomp 3_2) = 1_1) ? ex_val : reg3)))) : reg3) : (((rd1 bvcomp 1_2) = 1_1) ? (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg3 : (((rd2 bvcomp 1_2) = 1_1) ? reg3 : (((rd2 bvcomp 2_2) = 1_1) ? reg3 : (((rd2 bvcomp 3_2) = 1_1) ? ex_val : reg3)))) : reg3) : (((rd1 bvcomp 2_2) = 1_1) ? (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg3 : (((rd2 bvcomp 1_2) = 1_1) ? reg3 : (((rd2 bvcomp 2_2) = 1_1) ? reg3 : (((rd2 bvcomp 3_2) = 1_1) ? ex_val : reg3)))) : reg3) : (((rd1 bvcomp 3_2) = 1_1) ? (((op bvcomp 1_2) = 1_1) ? (oper1 + oper2) : (((op bvcomp 2_2) = 1_1) ? oper1 : (((op bvcomp 3_2) = 1_1) ? (! (oper1 & oper2)) : 0_8))) : (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg3 : (((rd2 bvcomp 1_2) = 1_1) ? reg3 : (((rd2 bvcomp 2_2) = 1_1) ? reg3 : (((rd2 bvcomp 3_2) = 1_1) ? ex_val : reg3)))) : reg3))))) : (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg3 : (((rd2 bvcomp 1_2) = 1_1) ? reg3 : (((rd2 bvcomp 2_2) = 1_1) ? reg3 : (((rd2 bvcomp 3_2) = 1_1) ? ex_val : reg3)))) : reg3)))) & ('RTL_scoreboard[0]_prime' = ((((inst_v & (((inst[6:7] bvcomp 1_2) | (inst[6:7] bvcomp 2_2)) | (inst[6:7] bvcomp 3_2))) & (! (! (inst[0:1] bvcomp 0_2))))::((v1 & w1) & (! (! (rd1 bvcomp 0_2)))))[1:1]::0_1))) & ('RTL_scoreboard[1]_prime' = ((((inst_v & (((inst[6:7] bvcomp 1_2) | (inst[6:7] bvcomp 2_2)) | (inst[6:7] bvcomp 3_2))) & (inst[0:1] bvcomp 1_2))::((v1 & w1) & (rd1 bvcomp 1_2)))[1:1]::0_1))) & ('RTL_scoreboard[2]_prime' = ((((inst_v & (((inst[6:7] bvcomp 1_2) | (inst[6:7] bvcomp 2_2)) | (inst[6:7] bvcomp 3_2))) & (inst[0:1] bvcomp 2_2))::((v1 & w1) & (rd1 bvcomp 2_2)))[1:1]::0_1))) & ('RTL_scoreboard[3]_prime' = ((((inst_v & (((inst[6:7] bvcomp 1_2) | (inst[6:7] bvcomp 2_2)) | (inst[6:7] bvcomp 3_2))) & (inst[0:1] bvcomp 3_2))::((v1 & w1) & (rd1 bvcomp 3_2)))[1:1]::0_1))) & (RTL_ex_wb_val_prime = (((op bvcomp 1_2) = 1_1) ? (oper1 + oper2) : (((op bvcomp 2_2) = 1_1) ? oper1 : (((op bvcomp 3_2) = 1_1) ? (! (oper1 & oper2)) : 0_8))))) & (RTL_id_ex_operand1_prime = (((! (! ((((inst[4:5] bvcomp 3_2) = 1_1) ? s3 : (((inst[4:5] bvcomp 2_2) = 1_1) ? s2 : (((inst[4:5] bvcomp 1_2) = 1_1) ? s1 : (((! (! (inst[4:5] bvcomp 0_2))) = 1_1) ? s0 : 0_2)))) bvcomp 0_2))) = 1_1) ? (((inst[4:5] bvcomp 3_2) = 1_1) ? reg3 : (((inst[4:5] bvcomp 2_2) = 1_1) ? reg2 : (((inst[4:5] bvcomp 1_2) = 1_1) ? reg1 : (((! (! (inst[4:5] bvcomp 0_2))) = 1_1) ? reg0 : 0_8)))) : ((((((inst[4:5] bvcomp 3_2) = 1_1) ? s3 : (((inst[4:5] bvcomp 2_2) = 1_1) ? s2 : (((inst[4:5] bvcomp 1_2) = 1_1) ? s1 : (((! (! (inst[4:5] bvcomp 0_2))) = 1_1) ? s0 : 0_2)))) bvcomp 1_2) = 1_1) ? ex_val : (((op bvcomp 1_2) = 1_1) ? (oper1 + oper2) : (((op bvcomp 2_2) = 1_1) ? oper1 : (((op bvcomp 3_2) = 1_1) ? (! (oper1 & oper2)) : 0_8))))))) & (RTL_id_ex_operand2_prime = (((! (! ((((inst[2:3] bvcomp 3_2) = 1_1) ? s3 : (((inst[2:3] bvcomp 2_2) = 1_1) ? s2 : (((inst[2:3] bvcomp 1_2) = 1_1) ? s1 : (((! (! (inst[2:3] bvcomp 0_2))) = 1_1) ? s0 : 0_2)))) bvcomp 0_2))) = 1_1) ? (((inst[2:3] bvcomp 3_2) = 1_1) ? reg3 : (((inst[2:3] bvcomp 2_2) = 1_1) ? reg2 : (((inst[2:3] bvcomp 1_2) = 1_1) ? reg1 : (((! (! (inst[2:3] bvcomp 0_2))) = 1_1) ? reg0 : 0_8)))) : ((((((inst[2:3] bvcomp 3_2) = 1_1) ? s3 : (((inst[2:3] bvcomp 2_2) = 1_1) ? s2 : (((inst[2:3] bvcomp 1_2) = 1_1) ? s1 : (((! (! (inst[2:3] bvcomp 0_2))) = 1_1) ? s0 : 0_2)))) bvcomp 1_2) = 1_1) ? ex_val : (((op bvcomp 1_2) = 1_1) ? (oper1 + oper2) : (((op bvcomp 2_2) = 1_1) ? oper1 : (((op bvcomp 3_2) = 1_1) ? (! (oper1 & oper2)) : 0_8))))))) & (RTL_id_ex_op_prime = inst[6:7]))))) 

&

(
    (((ppl_stage_wb_prime = 1_1) -> ((((((((RTL_ex_wb_valid_prime = inst_v) & (RTL_ex_wb_rd_prime = inst[0:1])) & (RTL_ex_wb_reg_wen_prime = (((inst[6:7] bvcomp 1_2) | (inst[6:7] bvcomp 2_2)) | (inst[6:7] bvcomp 3_2)))) & ('RTL_registers[0]_prime' = (((w2 s/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? ex_val : reg0) : reg0))) & ('RTL_registers[1]_prime' = (((w2 s/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg1 : (((rd2 bvcomp 1_2) = 1_1) ? ex_val : reg1)) : reg1))) & ('RTL_registers[2]_prime' = (((w2 s/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg2 : (((rd2 bvcomp 1_2) = 1_1) ? reg2 : (((rd2 bvcomp 2_2) = 1_1) ? ex_val : reg2))) : reg2))) & ('RTL_registers[3]_prime' = (((w2 s/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg3 : (((rd2 bvcomp 1_2) = 1_1) ? reg3 : (((rd2 bvcomp 2_2) = 1_1) ? reg3 : (((rd2 bvcomp 3_2) = 1_1) ? ex_val : reg3)))) : reg3))) & (RTL_ex_wb_val_prime = ((((! (! ((((inst[4:5] bvcomp 3_2) = 1_1) ? s3 : (((inst[4:5] bvcomp 2_2) = 1_1) ? s2 : (((inst[4:5] bvcomp 1_2) = 1_1) ? s1 : (((! (! (inst[4:5] bvcomp 0_2))) = 1_1) ? s0 : 0_2)))) bvcomp 0_2))) = 1_1) ? (((inst[4:5] bvcomp 3_2) = 1_1) ? reg3 : (((inst[4:5] bvcomp 2_2) = 1_1) ? reg2 : (((inst[4:5] bvcomp 1_2) = 1_1) ? reg1 : (((! (! (inst[4:5] bvcomp 0_2))) = 1_1) ? reg0 : 0_8)))) : ((((((inst[4:5] bvcomp 3_2) = 1_1) ? s3 : (((inst[4:5] bvcomp 2_2) = 1_1) ? s2 : (((inst[4:5] bvcomp 1_2) = 1_1) ? s1 : (((! (! (inst[4:5] bvcomp 0_2))) = 1_1) ? s0 : 0_2)))) bvcomp 1_2) = 1_1) ? ex_val : (((op bvcomp 1_2) = 1_1) ? (oper1 + oper2) : (((op bvcomp 2_2) = 1_1) ? oper1 : (((op bvcomp 3_2) = 1_1) ? (! (oper1 & oper2)) : 0_8))))) + (((! (! ((((inst[2:3] bvcomp 3_2) = 1_1) ? s3 : (((inst[2:3] bvcomp 2_2) = 1_1) ? s2 : (((inst[2:3] bvcomp 1_2) = 1_1) ? s1 : (((! (! (inst[2:3] bvcomp 0_2))) = 1_1) ? s0 : 0_2)))) bvcomp 0_2))) = 1_1) ? (((inst[2:3] bvcomp 3_2) = 1_1) ? reg3 : (((inst[2:3] bvcomp 2_2) = 1_1) ? reg2 : (((inst[2:3] bvcomp 1_2) = 1_1) ? reg1 : (((! (! (inst[2:3] bvcomp 0_2))) = 1_1) ? reg0 : 0_8)))) : ((((((inst[2:3] bvcomp 3_2) = 1_1) ? s3 : (((inst[2:3] bvcomp 2_2) = 1_1) ? s2 : (((inst[2:3] bvcomp 1_2) = 1_1) ? s1 : (((! (! (inst[2:3] bvcomp 0_2))) = 1_1) ? s0 : 0_2)))) bvcomp 1_2) = 1_1) ? ex_val : (((op bvcomp 1_2) = 1_1) ? (oper1 + oper2) : (((op bvcomp 2_2) = 1_1) ? oper1 : (((op bvcomp 3_2) = 1_1) ? (! (oper1 & oper2)) : 0_8))))))))) 
    & 
    ((ppl_stage_wb_prime = 1_1) -> ((((((((RTL_ex_wb_valid_prime = inst_v) & (RTL_ex_wb_rd_prime = inst[0:1])) & (RTL_ex_wb_reg_wen_prime = (((inst[6:7] bvcomp 1_2) | (inst[6:7] bvcomp 2_2)) | (inst[6:7] bvcomp 3_2)))) & ('RTL_registers[0]_prime' = (((w2 s/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? ex_val : reg0) : reg0))) & ('RTL_registers[1]_prime' = (((w2 s/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg1 : (((rd2 bvcomp 1_2) = 1_1) ? ex_val : reg1)) : reg1))) & ('RTL_registers[2]_prime' = (((w2 s/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg2 : (((rd2 bvcomp 1_2) = 1_1) ? reg2 : (((rd2 bvcomp 2_2) = 1_1) ? ex_val : reg2))) : reg2))) & ('RTL_registers[3]_prime' = (((w2 s/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg3 : (((rd2 bvcomp 1_2) = 1_1) ? reg3 : (((rd2 bvcomp 2_2) = 1_1) ? reg3 : (((rd2 bvcomp 3_2) = 1_1) ? ex_val : reg3)))) : reg3))) & (RTL_ex_wb_val_prime = ((((! (! ((((inst[4:5] bvcomp 3_2) = 1_1) ? s3 : (((inst[4:5] bvcomp 2_2) = 1_1) ? s2 : (((inst[4:5] bvcomp 1_2) = 1_1) ? s1 : (((! (! (inst[4:5] bvcomp 0_2))) = 1_1) ? s0 : 0_2)))) bvcomp 0_2))) = 1_1) ? (((inst[4:5] bvcomp 3_2) = 1_1) ? reg3 : (((inst[4:5] bvcomp 2_2) = 1_1) ? reg2 : (((inst[4:5] bvcomp 1_2) = 1_1) ? reg1 : (((! (! (inst[4:5] bvcomp 0_2))) = 1_1) ? reg0 : 0_8)))) : ((((((inst[4:5] bvcomp 3_2) = 1_1) ? s3 : (((inst[4:5] bvcomp 2_2) = 1_1) ? s2 : (((inst[4:5] bvcomp 1_2) = 1_1) ? s1 : (((! (! (inst[4:5] bvcomp 0_2))) = 1_1) ? s0 : 0_2)))) bvcomp 1_2) = 1_1) ? ex_val : (((op bvcomp 1_2) = 1_1) ? (oper1 + oper2) : (((op bvcomp 2_2) = 1_1) ? oper1 : (((op bvcomp 3_2) = 1_1) ? (! (oper1 & oper2)) : 0_8))))) + (((! (! ((((inst[2:3] bvcomp 3_2) = 1_1) ? s3 : (((inst[2:3] bvcomp 2_2) = 1_1) ? s2 : (((inst[2:3] bvcomp 1_2) = 1_1) ? s1 : (((! (! (inst[2:3] bvcomp 0_2))) = 1_1) ? s0 : 0_2)))) bvcomp 0_2))) = 1_1) ? (((inst[2:3] bvcomp 3_2) = 1_1) ? reg3 : (((inst[2:3] bvcomp 2_2) = 1_1) ? reg2 : (((inst[2:3] bvcomp 1_2) = 1_1) ? reg1 : (((! (! (inst[2:3] bvcomp 0_2))) = 1_1) ? reg0 : 0_8)))) : ((((((inst[2:3] bvcomp 3_2) = 1_1) ? s3 : (((inst[2:3] bvcomp 2_2) = 1_1) ? s2 : (((inst[2:3] bvcomp 1_2) = 1_1) ? s1 : (((! (! (inst[2:3] bvcomp 0_2))) = 1_1) ? s0 : 0_2)))) bvcomp 1_2) = 1_1) ? ex_val : (((op bvcomp 1_2) = 1_1) ? (oper1 + oper2) : (((op bvcomp 2_2) = 1_1) ? oper1 : (((op bvcomp 3_2) = 1_1) ? (! (oper1 & oper2)) : 0_8))))))))) 
    & 
    ((ppl_stage_finish_prime = 1_1) -> (((('RTL_registers[0]_prime' = (((! (! (inst[0:1] bvcomp 0_2))) = 1_1) ? ((((! (! ((((inst[4:5] bvcomp 3_2) = 1_1) ? s3 : (((inst[4:5] bvcomp 2_2) = 1_1) ? s2 : (((inst[4:5] bvcomp 1_2) = 1_1) ? s1 : (((! (! (inst[4:5] bvcomp 0_2))) = 1_1) ? s0 : 0_2)))) bvcomp 0_2))) = 1_1) ? (((inst[4:5] bvcomp 3_2) = 1_1) ? reg3 : (((inst[4:5] bvcomp 2_2) = 1_1) ? reg2 : (((inst[4:5] bvcomp 1_2) = 1_1) ? reg1 : (((! (! (inst[4:5] bvcomp 0_2))) = 1_1) ? reg0 : 0_8)))) : ((((((inst[4:5] bvcomp 3_2) = 1_1) ? s3 : (((inst[4:5] bvcomp 2_2) = 1_1) ? s2 : (((inst[4:5] bvcomp 1_2) = 1_1) ? s1 : (((! (! (inst[4:5] bvcomp 0_2))) = 1_1) ? s0 : 0_2)))) bvcomp 1_2) = 1_1) ? ex_val : (((op bvcomp 1_2) = 1_1) ? (oper1 + oper2) : (((op bvcomp 2_2) = 1_1) ? oper1 : (((op bvcomp 3_2) = 1_1) ? (! (oper1 & oper2)) : 0_8))))) + (((! (! ((((inst[2:3] bvcomp 3_2) = 1_1) ? s3 : (((inst[2:3] bvcomp 2_2) = 1_1) ? s2 : (((inst[2:3] bvcomp 1_2) = 1_1) ? s1 : (((! (! (inst[2:3] bvcomp 0_2))) = 1_1) ? s0 : 0_2)))) bvcomp 0_2))) = 1_1) ? (((inst[2:3] bvcomp 3_2) = 1_1) ? reg3 : (((inst[2:3] bvcomp 2_2) = 1_1) ? reg2 : (((inst[2:3] bvcomp 1_2) = 1_1) ? reg1 : (((! (! (inst[2:3] bvcomp 0_2))) = 1_1) ? reg0 : 0_8)))) : ((((((inst[2:3] bvcomp 3_2) = 1_1) ? s3 : (((inst[2:3] bvcomp 2_2) = 1_1) ? s2 : (((inst[2:3] bvcomp 1_2) = 1_1) ? s1 : (((! (! (inst[2:3] bvcomp 0_2))) = 1_1) ? s0 : 0_2)))) bvcomp 1_2) = 1_1) ? ex_val : (((op bvcomp 1_2) = 1_1) ? (oper1 + oper2) : (((op bvcomp 2_2) = 1_1) ? oper1 : (((op bvcomp 3_2) = 1_1) ? (! (oper1 & oper2)) : 0_8)))))) : (((w2 s/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? ex_val : reg0) : reg0))) & ('RTL_registers[1]_prime' = (((! (! (inst[0:1] bvcomp 0_2))) = 1_1) ? (((w2 s/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg1 : (((rd2 bvcomp 1_2) = 1_1) ? ex_val : reg1)) : reg1) : (((inst[0:1] bvcomp 1_2) = 1_1) ? ((((! (! ((((inst[4:5] bvcomp 3_2) = 1_1) ? s3 : (((inst[4:5] bvcomp 2_2) = 1_1) ? s2 : (((inst[4:5] bvcomp 1_2) = 1_1) ? s1 : (((! (! (inst[4:5] bvcomp 0_2))) = 1_1) ? s0 : 0_2)))) bvcomp 0_2))) = 1_1) ? (((inst[4:5] bvcomp 3_2) = 1_1) ? reg3 : (((inst[4:5] bvcomp 2_2) = 1_1) ? reg2 : (((inst[4:5] bvcomp 1_2) = 1_1) ? reg1 : (((! (! (inst[4:5] bvcomp 0_2))) = 1_1) ? reg0 : 0_8)))) : ((((((inst[4:5] bvcomp 3_2) = 1_1) ? s3 : (((inst[4:5] bvcomp 2_2) = 1_1) ? s2 : (((inst[4:5] bvcomp 1_2) = 1_1) ? s1 : (((! (! (inst[4:5] bvcomp 0_2))) = 1_1) ? s0 : 0_2)))) bvcomp 1_2) = 1_1) ? ex_val : (((op bvcomp 1_2) = 1_1) ? (oper1 + oper2) : (((op bvcomp 2_2) = 1_1) ? oper1 : (((op bvcomp 3_2) = 1_1) ? (! (oper1 & oper2)) : 0_8))))) + (((! (! ((((inst[2:3] bvcomp 3_2) = 1_1) ? s3 : (((inst[2:3] bvcomp 2_2) = 1_1) ? s2 : (((inst[2:3] bvcomp 1_2) = 1_1) ? s1 : (((! (! (inst[2:3] bvcomp 0_2))) = 1_1) ? s0 : 0_2)))) bvcomp 0_2))) = 1_1) ? (((inst[2:3] bvcomp 3_2) = 1_1) ? reg3 : (((inst[2:3] bvcomp 2_2) = 1_1) ? reg2 : (((inst[2:3] bvcomp 1_2) = 1_1) ? reg1 : (((! (! (inst[2:3] bvcomp 0_2))) = 1_1) ? reg0 : 0_8)))) : ((((((inst[2:3] bvcomp 3_2) = 1_1) ? s3 : (((inst[2:3] bvcomp 2_2) = 1_1) ? s2 : (((inst[2:3] bvcomp 1_2) = 1_1) ? s1 : (((! (! (inst[2:3] bvcomp 0_2))) = 1_1) ? s0 : 0_2)))) bvcomp 1_2) = 1_1) ? ex_val : (((op bvcomp 1_2) = 1_1) ? (oper1 + oper2) : (((op bvcomp 2_2) = 1_1) ? oper1 : (((op bvcomp 3_2) = 1_1) ? (! (oper1 & oper2)) : 0_8)))))) : (((w2 s/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg1 : (((rd2 bvcomp 1_2) = 1_1) ? ex_val : reg1)) : reg1))))) & ('RTL_registers[2]_prime' = (((! (! (inst[0:1] bvcomp 0_2))) = 1_1) ? (((w2 s/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg2 : (((rd2 bvcomp 1_2) = 1_1) ? reg2 : (((rd2 bvcomp 2_2) = 1_1) ? ex_val : reg2))) : reg2) : (((inst[0:1] bvcomp 1_2) = 1_1) ? (((w2 s/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg2 : (((rd2 bvcomp 1_2) = 1_1) ? reg2 : (((rd2 bvcomp 2_2) = 1_1) ? ex_val : reg2))) : reg2) : (((inst[0:1] bvcomp 2_2) = 1_1) ? ((((! (! ((((inst[4:5] bvcomp 3_2) = 1_1) ? s3 : (((inst[4:5] bvcomp 2_2) = 1_1) ? s2 : (((inst[4:5] bvcomp 1_2) = 1_1) ? s1 : (((! (! (inst[4:5] bvcomp 0_2))) = 1_1) ? s0 : 0_2)))) bvcomp 0_2))) = 1_1) ? (((inst[4:5] bvcomp 3_2) = 1_1) ? reg3 : (((inst[4:5] bvcomp 2_2) = 1_1) ? reg2 : (((inst[4:5] bvcomp 1_2) = 1_1) ? reg1 : (((! (! (inst[4:5] bvcomp 0_2))) = 1_1) ? reg0 : 0_8)))) : ((((((inst[4:5] bvcomp 3_2) = 1_1) ? s3 : (((inst[4:5] bvcomp 2_2) = 1_1) ? s2 : (((inst[4:5] bvcomp 1_2) = 1_1) ? s1 : (((! (! (inst[4:5] bvcomp 0_2))) = 1_1) ? s0 : 0_2)))) bvcomp 1_2) = 1_1) ? ex_val : (((op bvcomp 1_2) = 1_1) ? (oper1 + oper2) : (((op bvcomp 2_2) = 1_1) ? oper1 : (((op bvcomp 3_2) = 1_1) ? (! (oper1 & oper2)) : 0_8))))) + (((! (! ((((inst[2:3] bvcomp 3_2) = 1_1) ? s3 : (((inst[2:3] bvcomp 2_2) = 1_1) ? s2 : (((inst[2:3] bvcomp 1_2) = 1_1) ? s1 : (((! (! (inst[2:3] bvcomp 0_2))) = 1_1) ? s0 : 0_2)))) bvcomp 0_2))) = 1_1) ? (((inst[2:3] bvcomp 3_2) = 1_1) ? reg3 : (((inst[2:3] bvcomp 2_2) = 1_1) ? reg2 : (((inst[2:3] bvcomp 1_2) = 1_1) ? reg1 : (((! (! (inst[2:3] bvcomp 0_2))) = 1_1) ? reg0 : 0_8)))) : ((((((inst[2:3] bvcomp 3_2) = 1_1) ? s3 : (((inst[2:3] bvcomp 2_2) = 1_1) ? s2 : (((inst[2:3] bvcomp 1_2) = 1_1) ? s1 : (((! (! (inst[2:3] bvcomp 0_2))) = 1_1) ? s0 : 0_2)))) bvcomp 1_2) = 1_1) ? ex_val : (((op bvcomp 1_2) = 1_1) ? (oper1 + oper2) : (((op bvcomp 2_2) = 1_1) ? oper1 : (((op bvcomp 3_2) = 1_1) ? (! (oper1 & oper2)) : 0_8)))))) : (((w2 s/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg2 : (((rd2 bvcomp 1_2) = 1_1) ? reg2 : (((rd2 bvcomp 2_2) = 1_1) ? ex_val : reg2))) : reg2)))))) & ('RTL_registers[3]_prime' = (((! (! (inst[0:1] bvcomp 0_2))) = 1_1) ? (((w2 s/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg3 : (((rd2 bvcomp 1_2) = 1_1) ? reg3 : (((rd2 bvcomp 2_2) = 1_1) ? reg3 : (((rd2 bvcomp 3_2) = 1_1) ? ex_val : reg3)))) : reg3) : (((inst[0:1] bvcomp 1_2) = 1_1) ? (((w2 s/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg3 : (((rd2 bvcomp 1_2) = 1_1) ? reg3 : (((rd2 bvcomp 2_2) = 1_1) ? reg3 : (((rd2 bvcomp 3_2) = 1_1) ? ex_val : reg3)))) : reg3) : (((inst[0:1] bvcomp 2_2) = 1_1) ? (((w2 s/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg3 : (((rd2 bvcomp 1_2) = 1_1) ? reg3 : (((rd2 bvcomp 2_2) = 1_1) ? reg3 : (((rd2 bvcomp 3_2) = 1_1) ? ex_val : reg3)))) : reg3) : (((inst[0:1] bvcomp 3_2) = 1_1) ? ((((! (! ((((inst[4:5] bvcomp 3_2) = 1_1) ? s3 : (((inst[4:5] bvcomp 2_2) = 1_1) ? s2 : (((inst[4:5] bvcomp 1_2) = 1_1) ? s1 : (((! (! (inst[4:5] bvcomp 0_2))) = 1_1) ? s0 : 0_2)))) bvcomp 0_2))) = 1_1) ? (((inst[4:5] bvcomp 3_2) = 1_1) ? reg3 : (((inst[4:5] bvcomp 2_2) = 1_1) ? reg2 : (((inst[4:5] bvcomp 1_2) = 1_1) ? reg1 : (((! (! (inst[4:5] bvcomp 0_2))) = 1_1) ? reg0 : 0_8)))) : ((((((inst[4:5] bvcomp 3_2) = 1_1) ? s3 : (((inst[4:5] bvcomp 2_2) = 1_1) ? s2 : (((inst[4:5] bvcomp 1_2) = 1_1) ? s1 : (((! (! (inst[4:5] bvcomp 0_2))) = 1_1) ? s0 : 0_2)))) bvcomp 1_2) = 1_1) ? ex_val : (((op bvcomp 1_2) = 1_1) ? (oper1 + oper2) : (((op bvcomp 2_2) = 1_1) ? oper1 : (((op bvcomp 3_2) = 1_1) ? (! (oper1 & oper2)) : 0_8))))) + (((! (! ((((inst[2:3] bvcomp 3_2) = 1_1) ? s3 : (((inst[2:3] bvcomp 2_2) = 1_1) ? s2 : (((inst[2:3] bvcomp 1_2) = 1_1) ? s1 : (((! (! (inst[2:3] bvcomp 0_2))) = 1_1) ? s0 : 0_2)))) bvcomp 0_2))) = 1_1) ? (((inst[2:3] bvcomp 3_2) = 1_1) ? reg3 : (((inst[2:3] bvcomp 2_2) = 1_1) ? reg2 : (((inst[2:3] bvcomp 1_2) = 1_1) ? reg1 : (((! (! (inst[2:3] bvcomp 0_2))) = 1_1) ? reg0 : 0_8)))) : ((((((inst[2:3] bvcomp 3_2) = 1_1) ? s3 : (((inst[2:3] bvcomp 2_2) = 1_1) ? s2 : (((inst[2:3] bvcomp 1_2) = 1_1) ? s1 : (((! (! (inst[2:3] bvcomp 0_2))) = 1_1) ? s0 : 0_2)))) bvcomp 1_2) = 1_1) ? ex_val : (((op bvcomp 1_2) = 1_1) ? (oper1 + oper2) : (((op bvcomp 2_2) = 1_1) ? oper1 : (((op bvcomp 3_2) = 1_1) ? (! (oper1 & oper2)) : 0_8)))))) : (((w2 s/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg3 : (((rd2 bvcomp 1_2) = 1_1) ? reg3 : (((rd2 bvcomp 2_2) = 1_1) ? reg3 : (((rd2 bvcomp 3_2) = 1_1) ? ex_val : reg3)))) : reg3)))))))) 
    & 
    ((__START___prime = 1_1) -> ((ILA_r0_prime = (((w2 s/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? ex_val : reg0) : reg0)) & (ILA_r1_prime = (((w2 s/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg1 : (((rd2 bvcomp 1_2) = 1_1) ? ex_val : reg1)) : reg1)) & (ILA_r2_prime = (((w2 s/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg2 : (((rd2 bvcomp 1_2) = 1_1) ? reg2 : (((rd2 bvcomp 2_2) = 1_1) ? ex_val : reg2))) : reg2)) & (ILA_r3_prime = (((w2 s/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg3 : (((rd2 bvcomp 1_2) = 1_1) ? reg3 : (((rd2 bvcomp 2_2) = 1_1) ? reg3 : (((rd2 bvcomp 3_2) = 1_1) ? ex_val : reg3)))) : reg3)))) 
    & 
    ((__START___prime = 1_1) -> ((ILA_r0_prime = (((w2 s/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? ex_val : reg0) : reg0)) & (ILA_r1_prime = (((w2 s/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg1 : (((rd2 bvcomp 1_2) = 1_1) ? ex_val : reg1)) : reg1)) & (ILA_r2_prime = (((w2 s/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg2 : (((rd2 bvcomp 1_2) = 1_1) ? reg2 : (((rd2 bvcomp 2_2) = 1_1) ? ex_val : reg2))) : reg2)) & (ILA_r3_prime = (((w2 s/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg3 : (((rd2 bvcomp 1_2) = 1_1) ? reg3 : (((rd2 bvcomp 2_2) = 1_1) ? reg3 : (((rd2 bvcomp 3_2) = 1_1) ? ex_val : reg3)))) : reg3)))) 
    & 
    ((__STARTED___prime = 1_1) -> ((ILA_r0_prime = (((! (! (inst[0:1] bvcomp 0_2))) = 1_1) ? ((((! (! ((((inst[4:5] bvcomp 3_2) = 1_1) ? s3 : (((inst[4:5] bvcomp 2_2) = 1_1) ? s2 : (((inst[4:5] bvcomp 1_2) = 1_1) ? s1 : (((! (! (inst[4:5] bvcomp 0_2))) = 1_1) ? s0 : 0_2)))) bvcomp 0_2))) = 1_1) ? (((inst[4:5] bvcomp 3_2) = 1_1) ? reg3 : (((inst[4:5] bvcomp 2_2) = 1_1) ? reg2 : (((inst[4:5] bvcomp 1_2) = 1_1) ? reg1 : (((! (! (inst[4:5] bvcomp 0_2))) = 1_1) ? reg0 : 0_8)))) : ((((((inst[4:5] bvcomp 3_2) = 1_1) ? s3 : (((inst[4:5] bvcomp 2_2) = 1_1) ? s2 : (((inst[4:5] bvcomp 1_2) = 1_1) ? s1 : (((! (! (inst[4:5] bvcomp 0_2))) = 1_1) ? s0 : 0_2)))) bvcomp 1_2) = 1_1) ? ex_val : (((op bvcomp 1_2) = 1_1) ? (oper1 + oper2) : (((op bvcomp 2_2) = 1_1) ? oper1 : (((op bvcomp 3_2) = 1_1) ? (! (oper1 & oper2)) : 0_8))))) + (((! (! ((((inst[2:3] bvcomp 3_2) = 1_1) ? s3 : (((inst[2:3] bvcomp 2_2) = 1_1) ? s2 : (((inst[2:3] bvcomp 1_2) = 1_1) ? s1 : (((! (! (inst[2:3] bvcomp 0_2))) = 1_1) ? s0 : 0_2)))) bvcomp 0_2))) = 1_1) ? (((inst[2:3] bvcomp 3_2) = 1_1) ? reg3 : (((inst[2:3] bvcomp 2_2) = 1_1) ? reg2 : (((inst[2:3] bvcomp 1_2) = 1_1) ? reg1 : (((! (! (inst[2:3] bvcomp 0_2))) = 1_1) ? reg0 : 0_8)))) : ((((((inst[2:3] bvcomp 3_2) = 1_1) ? s3 : (((inst[2:3] bvcomp 2_2) = 1_1) ? s2 : (((inst[2:3] bvcomp 1_2) = 1_1) ? s1 : (((! (! (inst[2:3] bvcomp 0_2))) = 1_1) ? s0 : 0_2)))) bvcomp 1_2) = 1_1) ? ex_val : (((op bvcomp 1_2) = 1_1) ? (oper1 + oper2) : (((op bvcomp 2_2) = 1_1) ? oper1 : (((op bvcomp 3_2) = 1_1) ? (! (oper1 & oper2)) : 0_8)))))) : (((w2 s/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? ex_val : reg0) : reg0))) & (ILA_r1_prime = (((! (! (inst[0:1] bvcomp 0_2))) = 1_1) ? (((w2 s/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg1 : (((rd2 bvcomp 1_2) = 1_1) ? ex_val : reg1)) : reg1) : (((inst[0:1] bvcomp 1_2) = 1_1) ? ((((! (! ((((inst[4:5] bvcomp 3_2) = 1_1) ? s3 : (((inst[4:5] bvcomp 2_2) = 1_1) ? s2 : (((inst[4:5] bvcomp 1_2) = 1_1) ? s1 : (((! (! (inst[4:5] bvcomp 0_2))) = 1_1) ? s0 : 0_2)))) bvcomp 0_2))) = 1_1) ? (((inst[4:5] bvcomp 3_2) = 1_1) ? reg3 : (((inst[4:5] bvcomp 2_2) = 1_1) ? reg2 : (((inst[4:5] bvcomp 1_2) = 1_1) ? reg1 : (((! (! (inst[4:5] bvcomp 0_2))) = 1_1) ? reg0 : 0_8)))) : ((((((inst[4:5] bvcomp 3_2) = 1_1) ? s3 : (((inst[4:5] bvcomp 2_2) = 1_1) ? s2 : (((inst[4:5] bvcomp 1_2) = 1_1) ? s1 : (((! (! (inst[4:5] bvcomp 0_2))) = 1_1) ? s0 : 0_2)))) bvcomp 1_2) = 1_1) ? ex_val : (((op bvcomp 1_2) = 1_1) ? (oper1 + oper2) : (((op bvcomp 2_2) = 1_1) ? oper1 : (((op bvcomp 3_2) = 1_1) ? (! (oper1 & oper2)) : 0_8))))) + (((! (! ((((inst[2:3] bvcomp 3_2) = 1_1) ? s3 : (((inst[2:3] bvcomp 2_2) = 1_1) ? s2 : (((inst[2:3] bvcomp 1_2) = 1_1) ? s1 : (((! (! (inst[2:3] bvcomp 0_2))) = 1_1) ? s0 : 0_2)))) bvcomp 0_2))) = 1_1) ? (((inst[2:3] bvcomp 3_2) = 1_1) ? reg3 : (((inst[2:3] bvcomp 2_2) = 1_1) ? reg2 : (((inst[2:3] bvcomp 1_2) = 1_1) ? reg1 : (((! (! (inst[2:3] bvcomp 0_2))) = 1_1) ? reg0 : 0_8)))) : ((((((inst[2:3] bvcomp 3_2) = 1_1) ? s3 : (((inst[2:3] bvcomp 2_2) = 1_1) ? s2 : (((inst[2:3] bvcomp 1_2) = 1_1) ? s1 : (((! (! (inst[2:3] bvcomp 0_2))) = 1_1) ? s0 : 0_2)))) bvcomp 1_2) = 1_1) ? ex_val : (((op bvcomp 1_2) = 1_1) ? (oper1 + oper2) : (((op bvcomp 2_2) = 1_1) ? oper1 : (((op bvcomp 3_2) = 1_1) ? (! (oper1 & oper2)) : 0_8)))))) : (((w2 s/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg1 : (((rd2 bvcomp 1_2) = 1_1) ? ex_val : reg1)) : reg1)))) & (ILA_r2_prime = (((! (! (inst[0:1] bvcomp 0_2))) = 1_1) ? (((w2 s/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg2 : (((rd2 bvcomp 1_2) = 1_1) ? reg2 : (((rd2 bvcomp 2_2) = 1_1) ? ex_val : reg2))) : reg2) : (((inst[0:1] bvcomp 1_2) = 1_1) ? (((w2 s/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg2 : (((rd2 bvcomp 1_2) = 1_1) ? reg2 : (((rd2 bvcomp 2_2) = 1_1) ? ex_val : reg2))) : reg2) : (((inst[0:1] bvcomp 2_2) = 1_1) ? ((((! (! ((((inst[4:5] bvcomp 3_2) = 1_1) ? s3 : (((inst[4:5] bvcomp 2_2) = 1_1) ? s2 : (((inst[4:5] bvcomp 1_2) = 1_1) ? s1 : (((! (! (inst[4:5] bvcomp 0_2))) = 1_1) ? s0 : 0_2)))) bvcomp 0_2))) = 1_1) ? (((inst[4:5] bvcomp 3_2) = 1_1) ? reg3 : (((inst[4:5] bvcomp 2_2) = 1_1) ? reg2 : (((inst[4:5] bvcomp 1_2) = 1_1) ? reg1 : (((! (! (inst[4:5] bvcomp 0_2))) = 1_1) ? reg0 : 0_8)))) : ((((((inst[4:5] bvcomp 3_2) = 1_1) ? s3 : (((inst[4:5] bvcomp 2_2) = 1_1) ? s2 : (((inst[4:5] bvcomp 1_2) = 1_1) ? s1 : (((! (! (inst[4:5] bvcomp 0_2))) = 1_1) ? s0 : 0_2)))) bvcomp 1_2) = 1_1) ? ex_val : (((op bvcomp 1_2) = 1_1) ? (oper1 + oper2) : (((op bvcomp 2_2) = 1_1) ? oper1 : (((op bvcomp 3_2) = 1_1) ? (! (oper1 & oper2)) : 0_8))))) + (((! (! ((((inst[2:3] bvcomp 3_2) = 1_1) ? s3 : (((inst[2:3] bvcomp 2_2) = 1_1) ? s2 : (((inst[2:3] bvcomp 1_2) = 1_1) ? s1 : (((! (! (inst[2:3] bvcomp 0_2))) = 1_1) ? s0 : 0_2)))) bvcomp 0_2))) = 1_1) ? (((inst[2:3] bvcomp 3_2) = 1_1) ? reg3 : (((inst[2:3] bvcomp 2_2) = 1_1) ? reg2 : (((inst[2:3] bvcomp 1_2) = 1_1) ? reg1 : (((! (! (inst[2:3] bvcomp 0_2))) = 1_1) ? reg0 : 0_8)))) : ((((((inst[2:3] bvcomp 3_2) = 1_1) ? s3 : (((inst[2:3] bvcomp 2_2) = 1_1) ? s2 : (((inst[2:3] bvcomp 1_2) = 1_1) ? s1 : (((! (! (inst[2:3] bvcomp 0_2))) = 1_1) ? s0 : 0_2)))) bvcomp 1_2) = 1_1) ? ex_val : (((op bvcomp 1_2) = 1_1) ? (oper1 + oper2) : (((op bvcomp 2_2) = 1_1) ? oper1 : (((op bvcomp 3_2) = 1_1) ? (! (oper1 & oper2)) : 0_8)))))) : (((w2 s/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg2 : (((rd2 bvcomp 1_2) = 1_1) ? reg2 : (((rd2 bvcomp 2_2) = 1_1) ? ex_val : reg2))) : reg2))))) & (ILA_r3_prime = (((! (! (inst[0:1] bvcomp 0_2))) = 1_1) ? (((w2 s/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg3 : (((rd2 bvcomp 1_2) = 1_1) ? reg3 : (((rd2 bvcomp 2_2) = 1_1) ? reg3 : (((rd2 bvcomp 3_2) = 1_1) ? ex_val : reg3)))) : reg3) : (((inst[0:1] bvcomp 1_2) = 1_1) ? (((w2 s/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg3 : (((rd2 bvcomp 1_2) = 1_1) ? reg3 : (((rd2 bvcomp 2_2) = 1_1) ? reg3 : (((rd2 bvcomp 3_2) = 1_1) ? ex_val : reg3)))) : reg3) : (((inst[0:1] bvcomp 2_2) = 1_1) ? (((w2 s/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg3 : (((rd2 bvcomp 1_2) = 1_1) ? reg3 : (((rd2 bvcomp 2_2) = 1_1) ? reg3 : (((rd2 bvcomp 3_2) = 1_1) ? ex_val : reg3)))) : reg3) : (((inst[0:1] bvcomp 3_2) = 1_1) ? ((((! (! ((((inst[4:5] bvcomp 3_2) = 1_1) ? s3 : (((inst[4:5] bvcomp 2_2) = 1_1) ? s2 : (((inst[4:5] bvcomp 1_2) = 1_1) ? s1 : (((! (! (inst[4:5] bvcomp 0_2))) = 1_1) ? s0 : 0_2)))) bvcomp 0_2))) = 1_1) ? (((inst[4:5] bvcomp 3_2) = 1_1) ? reg3 : (((inst[4:5] bvcomp 2_2) = 1_1) ? reg2 : (((inst[4:5] bvcomp 1_2) = 1_1) ? reg1 : (((! (! (inst[4:5] bvcomp 0_2))) = 1_1) ? reg0 : 0_8)))) : ((((((inst[4:5] bvcomp 3_2) = 1_1) ? s3 : (((inst[4:5] bvcomp 2_2) = 1_1) ? s2 : (((inst[4:5] bvcomp 1_2) = 1_1) ? s1 : (((! (! (inst[4:5] bvcomp 0_2))) = 1_1) ? s0 : 0_2)))) bvcomp 1_2) = 1_1) ? ex_val : (((op bvcomp 1_2) = 1_1) ? (oper1 + oper2) : (((op bvcomp 2_2) = 1_1) ? oper1 : (((op bvcomp 3_2) = 1_1) ? (! (oper1 & oper2)) : 0_8))))) + (((! (! ((((inst[2:3] bvcomp 3_2) = 1_1) ? s3 : (((inst[2:3] bvcomp 2_2) = 1_1) ? s2 : (((inst[2:3] bvcomp 1_2) = 1_1) ? s1 : (((! (! (inst[2:3] bvcomp 0_2))) = 1_1) ? s0 : 0_2)))) bvcomp 0_2))) = 1_1) ? (((inst[2:3] bvcomp 3_2) = 1_1) ? reg3 : (((inst[2:3] bvcomp 2_2) = 1_1) ? reg2 : (((inst[2:3] bvcomp 1_2) = 1_1) ? reg1 : (((! (! (inst[2:3] bvcomp 0_2))) = 1_1) ? reg0 : 0_8)))) : ((((((inst[2:3] bvcomp 3_2) = 1_1) ? s3 : (((inst[2:3] bvcomp 2_2) = 1_1) ? s2 : (((inst[2:3] bvcomp 1_2) = 1_1) ? s1 : (((! (! (inst[2:3] bvcomp 0_2))) = 1_1) ? s0 : 0_2)))) bvcomp 1_2) = 1_1) ? ex_val : (((op bvcomp 1_2) = 1_1) ? (oper1 + oper2) : (((op bvcomp 2_2) = 1_1) ? oper1 : (((op bvcomp 3_2) = 1_1) ? (! (oper1 & oper2)) : 0_8)))))) : (((w2 s/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg3 : (((rd2 bvcomp 1_2) = 1_1) ? reg3 : (((rd2 bvcomp 2_2) = 1_1) ? reg3 : (((rd2 bvcomp 3_2) = 1_1) ? ex_val : reg3)))) : reg3))))))))) 

    |
     
    (((ppl_stage_wb_prime = 1_1) -> ((((((((RTL_ex_wb_valid_prime = inst_v) & (RTL_ex_wb_rd_prime = inst[0:1])) & (RTL_ex_wb_reg_wen_prime = (((inst[6:7] bvcomp 1_2) | (inst[6:7] bvcomp 2_2)) | (inst[6:7] bvcomp 3_2)))) & ('RTL_registers[0]_prime' = ((0_1 u< w2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? ex_val : reg0) : reg0))) & ('RTL_registers[1]_prime' = ((0_1 u< w2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg1 : (((rd2 bvcomp 1_2) = 1_1) ? ex_val : reg1)) : reg1))) & ('RTL_registers[2]_prime' = ((0_1 u< w2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg2 : (((rd2 bvcomp 1_2) = 1_1) ? reg2 : (((rd2 bvcomp 2_2) = 1_1) ? ex_val : reg2))) : reg2))) & ('RTL_registers[3]_prime' = ((0_1 u< w2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg3 : (((rd2 bvcomp 1_2) = 1_1) ? reg3 : (((rd2 bvcomp 2_2) = 1_1) ? reg3 : (((rd2 bvcomp 3_2) = 1_1) ? ex_val : reg3)))) : reg3))) & (RTL_ex_wb_val_prime = ((((! (! ((((inst[4:5] bvcomp 3_2) = 1_1) ? s3 : (((inst[4:5] bvcomp 2_2) = 1_1) ? s2 : (((inst[4:5] bvcomp 1_2) = 1_1) ? s1 : (((! (! (inst[4:5] bvcomp 0_2))) = 1_1) ? s0 : 0_2)))) bvcomp 0_2))) = 1_1) ? (((inst[4:5] bvcomp 3_2) = 1_1) ? reg3 : (((inst[4:5] bvcomp 2_2) = 1_1) ? reg2 : (((inst[4:5] bvcomp 1_2) = 1_1) ? reg1 : (((! (! (inst[4:5] bvcomp 0_2))) = 1_1) ? reg0 : 0_8)))) : ((((((inst[4:5] bvcomp 3_2) = 1_1) ? s3 : (((inst[4:5] bvcomp 2_2) = 1_1) ? s2 : (((inst[4:5] bvcomp 1_2) = 1_1) ? s1 : (((! (! (inst[4:5] bvcomp 0_2))) = 1_1) ? s0 : 0_2)))) bvcomp 1_2) = 1_1) ? ex_val : (((op bvcomp 1_2) = 1_1) ? (oper1 + oper2) : (((op bvcomp 2_2) = 1_1) ? oper1 : (((op bvcomp 3_2) = 1_1) ? (! (oper1 & oper2)) : 0_8))))) + (((! (! ((((inst[2:3] bvcomp 3_2) = 1_1) ? s3 : (((inst[2:3] bvcomp 2_2) = 1_1) ? s2 : (((inst[2:3] bvcomp 1_2) = 1_1) ? s1 : (((! (! (inst[2:3] bvcomp 0_2))) = 1_1) ? s0 : 0_2)))) bvcomp 0_2))) = 1_1) ? (((inst[2:3] bvcomp 3_2) = 1_1) ? reg3 : (((inst[2:3] bvcomp 2_2) = 1_1) ? reg2 : (((inst[2:3] bvcomp 1_2) = 1_1) ? reg1 : (((! (! (inst[2:3] bvcomp 0_2))) = 1_1) ? reg0 : 0_8)))) : ((((((inst[2:3] bvcomp 3_2) = 1_1) ? s3 : (((inst[2:3] bvcomp 2_2) = 1_1) ? s2 : (((inst[2:3] bvcomp 1_2) = 1_1) ? s1 : (((! (! (inst[2:3] bvcomp 0_2))) = 1_1) ? s0 : 0_2)))) bvcomp 1_2) = 1_1) ? ex_val : (((op bvcomp 1_2) = 1_1) ? (oper1 + oper2) : (((op bvcomp 2_2) = 1_1) ? oper1 : (((op bvcomp 3_2) = 1_1) ? (! (oper1 & oper2)) : 0_8))))))))) 
    & 
    ((ppl_stage_wb_prime = 1_1) -> ((((((((RTL_ex_wb_valid_prime = inst_v) & (RTL_ex_wb_rd_prime = inst[0:1])) & (RTL_ex_wb_reg_wen_prime = (((inst[6:7] bvcomp 1_2) | (inst[6:7] bvcomp 2_2)) | (inst[6:7] bvcomp 3_2)))) & ('RTL_registers[0]_prime' = ((0_1 u< w2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? ex_val : reg0) : reg0))) & ('RTL_registers[1]_prime' = ((0_1 u< w2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg1 : (((rd2 bvcomp 1_2) = 1_1) ? ex_val : reg1)) : reg1))) & ('RTL_registers[2]_prime' = ((0_1 u< w2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg2 : (((rd2 bvcomp 1_2) = 1_1) ? reg2 : (((rd2 bvcomp 2_2) = 1_1) ? ex_val : reg2))) : reg2))) & ('RTL_registers[3]_prime' = ((0_1 u< w2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg3 : (((rd2 bvcomp 1_2) = 1_1) ? reg3 : (((rd2 bvcomp 2_2) = 1_1) ? reg3 : (((rd2 bvcomp 3_2) = 1_1) ? ex_val : reg3)))) : reg3))) & (RTL_ex_wb_val_prime = ((((! (! ((((inst[4:5] bvcomp 3_2) = 1_1) ? s3 : (((inst[4:5] bvcomp 2_2) = 1_1) ? s2 : (((inst[4:5] bvcomp 1_2) = 1_1) ? s1 : (((! (! (inst[4:5] bvcomp 0_2))) = 1_1) ? s0 : 0_2)))) bvcomp 0_2))) = 1_1) ? (((inst[4:5] bvcomp 3_2) = 1_1) ? reg3 : (((inst[4:5] bvcomp 2_2) = 1_1) ? reg2 : (((inst[4:5] bvcomp 1_2) = 1_1) ? reg1 : (((! (! (inst[4:5] bvcomp 0_2))) = 1_1) ? reg0 : 0_8)))) : ((((((inst[4:5] bvcomp 3_2) = 1_1) ? s3 : (((inst[4:5] bvcomp 2_2) = 1_1) ? s2 : (((inst[4:5] bvcomp 1_2) = 1_1) ? s1 : (((! (! (inst[4:5] bvcomp 0_2))) = 1_1) ? s0 : 0_2)))) bvcomp 1_2) = 1_1) ? ex_val : (((op bvcomp 1_2) = 1_1) ? (oper1 + oper2) : (((op bvcomp 2_2) = 1_1) ? oper1 : (((op bvcomp 3_2) = 1_1) ? (! (oper1 & oper2)) : 0_8))))) + (((! (! ((((inst[2:3] bvcomp 3_2) = 1_1) ? s3 : (((inst[2:3] bvcomp 2_2) = 1_1) ? s2 : (((inst[2:3] bvcomp 1_2) = 1_1) ? s1 : (((! (! (inst[2:3] bvcomp 0_2))) = 1_1) ? s0 : 0_2)))) bvcomp 0_2))) = 1_1) ? (((inst[2:3] bvcomp 3_2) = 1_1) ? reg3 : (((inst[2:3] bvcomp 2_2) = 1_1) ? reg2 : (((inst[2:3] bvcomp 1_2) = 1_1) ? reg1 : (((! (! (inst[2:3] bvcomp 0_2))) = 1_1) ? reg0 : 0_8)))) : ((((((inst[2:3] bvcomp 3_2) = 1_1) ? s3 : (((inst[2:3] bvcomp 2_2) = 1_1) ? s2 : (((inst[2:3] bvcomp 1_2) = 1_1) ? s1 : (((! (! (inst[2:3] bvcomp 0_2))) = 1_1) ? s0 : 0_2)))) bvcomp 1_2) = 1_1) ? ex_val : (((op bvcomp 1_2) = 1_1) ? (oper1 + oper2) : (((op bvcomp 2_2) = 1_1) ? oper1 : (((op bvcomp 3_2) = 1_1) ? (! (oper1 & oper2)) : 0_8))))))))) 
    & 
    ((ppl_stage_finish_prime = 1_1) -> (((('RTL_registers[0]_prime' = (((! (! (inst[0:1] bvcomp 0_2))) = 1_1) ? ((((! (! ((((inst[4:5] bvcomp 3_2) = 1_1) ? s3 : (((inst[4:5] bvcomp 2_2) = 1_1) ? s2 : (((inst[4:5] bvcomp 1_2) = 1_1) ? s1 : (((! (! (inst[4:5] bvcomp 0_2))) = 1_1) ? s0 : 0_2)))) bvcomp 0_2))) = 1_1) ? (((inst[4:5] bvcomp 3_2) = 1_1) ? reg3 : (((inst[4:5] bvcomp 2_2) = 1_1) ? reg2 : (((inst[4:5] bvcomp 1_2) = 1_1) ? reg1 : (((! (! (inst[4:5] bvcomp 0_2))) = 1_1) ? reg0 : 0_8)))) : ((((((inst[4:5] bvcomp 3_2) = 1_1) ? s3 : (((inst[4:5] bvcomp 2_2) = 1_1) ? s2 : (((inst[4:5] bvcomp 1_2) = 1_1) ? s1 : (((! (! (inst[4:5] bvcomp 0_2))) = 1_1) ? s0 : 0_2)))) bvcomp 1_2) = 1_1) ? ex_val : (((op bvcomp 1_2) = 1_1) ? (oper1 + oper2) : (((op bvcomp 2_2) = 1_1) ? oper1 : (((op bvcomp 3_2) = 1_1) ? (! (oper1 & oper2)) : 0_8))))) + (((! (! ((((inst[2:3] bvcomp 3_2) = 1_1) ? s3 : (((inst[2:3] bvcomp 2_2) = 1_1) ? s2 : (((inst[2:3] bvcomp 1_2) = 1_1) ? s1 : (((! (! (inst[2:3] bvcomp 0_2))) = 1_1) ? s0 : 0_2)))) bvcomp 0_2))) = 1_1) ? (((inst[2:3] bvcomp 3_2) = 1_1) ? reg3 : (((inst[2:3] bvcomp 2_2) = 1_1) ? reg2 : (((inst[2:3] bvcomp 1_2) = 1_1) ? reg1 : (((! (! (inst[2:3] bvcomp 0_2))) = 1_1) ? reg0 : 0_8)))) : ((((((inst[2:3] bvcomp 3_2) = 1_1) ? s3 : (((inst[2:3] bvcomp 2_2) = 1_1) ? s2 : (((inst[2:3] bvcomp 1_2) = 1_1) ? s1 : (((! (! (inst[2:3] bvcomp 0_2))) = 1_1) ? s0 : 0_2)))) bvcomp 1_2) = 1_1) ? ex_val : (((op bvcomp 1_2) = 1_1) ? (oper1 + oper2) : (((op bvcomp 2_2) = 1_1) ? oper1 : (((op bvcomp 3_2) = 1_1) ? (! (oper1 & oper2)) : 0_8)))))) : ((0_1 u< w2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? ex_val : reg0) : reg0))) & ('RTL_registers[1]_prime' = (((! (! (inst[0:1] bvcomp 0_2))) = 1_1) ? ((0_1 u< w2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg1 : (((rd2 bvcomp 1_2) = 1_1) ? ex_val : reg1)) : reg1) : (((inst[0:1] bvcomp 1_2) = 1_1) ? ((((! (! ((((inst[4:5] bvcomp 3_2) = 1_1) ? s3 : (((inst[4:5] bvcomp 2_2) = 1_1) ? s2 : (((inst[4:5] bvcomp 1_2) = 1_1) ? s1 : (((! (! (inst[4:5] bvcomp 0_2))) = 1_1) ? s0 : 0_2)))) bvcomp 0_2))) = 1_1) ? (((inst[4:5] bvcomp 3_2) = 1_1) ? reg3 : (((inst[4:5] bvcomp 2_2) = 1_1) ? reg2 : (((inst[4:5] bvcomp 1_2) = 1_1) ? reg1 : (((! (! (inst[4:5] bvcomp 0_2))) = 1_1) ? reg0 : 0_8)))) : ((((((inst[4:5] bvcomp 3_2) = 1_1) ? s3 : (((inst[4:5] bvcomp 2_2) = 1_1) ? s2 : (((inst[4:5] bvcomp 1_2) = 1_1) ? s1 : (((! (! (inst[4:5] bvcomp 0_2))) = 1_1) ? s0 : 0_2)))) bvcomp 1_2) = 1_1) ? ex_val : (((op bvcomp 1_2) = 1_1) ? (oper1 + oper2) : (((op bvcomp 2_2) = 1_1) ? oper1 : (((op bvcomp 3_2) = 1_1) ? (! (oper1 & oper2)) : 0_8))))) + (((! (! ((((inst[2:3] bvcomp 3_2) = 1_1) ? s3 : (((inst[2:3] bvcomp 2_2) = 1_1) ? s2 : (((inst[2:3] bvcomp 1_2) = 1_1) ? s1 : (((! (! (inst[2:3] bvcomp 0_2))) = 1_1) ? s0 : 0_2)))) bvcomp 0_2))) = 1_1) ? (((inst[2:3] bvcomp 3_2) = 1_1) ? reg3 : (((inst[2:3] bvcomp 2_2) = 1_1) ? reg2 : (((inst[2:3] bvcomp 1_2) = 1_1) ? reg1 : (((! (! (inst[2:3] bvcomp 0_2))) = 1_1) ? reg0 : 0_8)))) : ((((((inst[2:3] bvcomp 3_2) = 1_1) ? s3 : (((inst[2:3] bvcomp 2_2) = 1_1) ? s2 : (((inst[2:3] bvcomp 1_2) = 1_1) ? s1 : (((! (! (inst[2:3] bvcomp 0_2))) = 1_1) ? s0 : 0_2)))) bvcomp 1_2) = 1_1) ? ex_val : (((op bvcomp 1_2) = 1_1) ? (oper1 + oper2) : (((op bvcomp 2_2) = 1_1) ? oper1 : (((op bvcomp 3_2) = 1_1) ? (! (oper1 & oper2)) : 0_8)))))) : ((0_1 u< w2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg1 : (((rd2 bvcomp 1_2) = 1_1) ? ex_val : reg1)) : reg1))))) & ('RTL_registers[2]_prime' = (((! (! (inst[0:1] bvcomp 0_2))) = 1_1) ? ((0_1 u< w2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg2 : (((rd2 bvcomp 1_2) = 1_1) ? reg2 : (((rd2 bvcomp 2_2) = 1_1) ? ex_val : reg2))) : reg2) : (((inst[0:1] bvcomp 1_2) = 1_1) ? ((0_1 u< w2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg2 : (((rd2 bvcomp 1_2) = 1_1) ? reg2 : (((rd2 bvcomp 2_2) = 1_1) ? ex_val : reg2))) : reg2) : (((inst[0:1] bvcomp 2_2) = 1_1) ? ((((! (! ((((inst[4:5] bvcomp 3_2) = 1_1) ? s3 : (((inst[4:5] bvcomp 2_2) = 1_1) ? s2 : (((inst[4:5] bvcomp 1_2) = 1_1) ? s1 : (((! (! (inst[4:5] bvcomp 0_2))) = 1_1) ? s0 : 0_2)))) bvcomp 0_2))) = 1_1) ? (((inst[4:5] bvcomp 3_2) = 1_1) ? reg3 : (((inst[4:5] bvcomp 2_2) = 1_1) ? reg2 : (((inst[4:5] bvcomp 1_2) = 1_1) ? reg1 : (((! (! (inst[4:5] bvcomp 0_2))) = 1_1) ? reg0 : 0_8)))) : ((((((inst[4:5] bvcomp 3_2) = 1_1) ? s3 : (((inst[4:5] bvcomp 2_2) = 1_1) ? s2 : (((inst[4:5] bvcomp 1_2) = 1_1) ? s1 : (((! (! (inst[4:5] bvcomp 0_2))) = 1_1) ? s0 : 0_2)))) bvcomp 1_2) = 1_1) ? ex_val : (((op bvcomp 1_2) = 1_1) ? (oper1 + oper2) : (((op bvcomp 2_2) = 1_1) ? oper1 : (((op bvcomp 3_2) = 1_1) ? (! (oper1 & oper2)) : 0_8))))) + (((! (! ((((inst[2:3] bvcomp 3_2) = 1_1) ? s3 : (((inst[2:3] bvcomp 2_2) = 1_1) ? s2 : (((inst[2:3] bvcomp 1_2) = 1_1) ? s1 : (((! (! (inst[2:3] bvcomp 0_2))) = 1_1) ? s0 : 0_2)))) bvcomp 0_2))) = 1_1) ? (((inst[2:3] bvcomp 3_2) = 1_1) ? reg3 : (((inst[2:3] bvcomp 2_2) = 1_1) ? reg2 : (((inst[2:3] bvcomp 1_2) = 1_1) ? reg1 : (((! (! (inst[2:3] bvcomp 0_2))) = 1_1) ? reg0 : 0_8)))) : ((((((inst[2:3] bvcomp 3_2) = 1_1) ? s3 : (((inst[2:3] bvcomp 2_2) = 1_1) ? s2 : (((inst[2:3] bvcomp 1_2) = 1_1) ? s1 : (((! (! (inst[2:3] bvcomp 0_2))) = 1_1) ? s0 : 0_2)))) bvcomp 1_2) = 1_1) ? ex_val : (((op bvcomp 1_2) = 1_1) ? (oper1 + oper2) : (((op bvcomp 2_2) = 1_1) ? oper1 : (((op bvcomp 3_2) = 1_1) ? (! (oper1 & oper2)) : 0_8)))))) : ((0_1 u< w2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg2 : (((rd2 bvcomp 1_2) = 1_1) ? reg2 : (((rd2 bvcomp 2_2) = 1_1) ? ex_val : reg2))) : reg2)))))) & ('RTL_registers[3]_prime' = (((! (! (inst[0:1] bvcomp 0_2))) = 1_1) ? ((0_1 u< w2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg3 : (((rd2 bvcomp 1_2) = 1_1) ? reg3 : (((rd2 bvcomp 2_2) = 1_1) ? reg3 : (((rd2 bvcomp 3_2) = 1_1) ? ex_val : reg3)))) : reg3) : (((inst[0:1] bvcomp 1_2) = 1_1) ? ((0_1 u< w2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg3 : (((rd2 bvcomp 1_2) = 1_1) ? reg3 : (((rd2 bvcomp 2_2) = 1_1) ? reg3 : (((rd2 bvcomp 3_2) = 1_1) ? ex_val : reg3)))) : reg3) : (((inst[0:1] bvcomp 2_2) = 1_1) ? ((0_1 u< w2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg3 : (((rd2 bvcomp 1_2) = 1_1) ? reg3 : (((rd2 bvcomp 2_2) = 1_1) ? reg3 : (((rd2 bvcomp 3_2) = 1_1) ? ex_val : reg3)))) : reg3) : (((inst[0:1] bvcomp 3_2) = 1_1) ? ((((! (! ((((inst[4:5] bvcomp 3_2) = 1_1) ? s3 : (((inst[4:5] bvcomp 2_2) = 1_1) ? s2 : (((inst[4:5] bvcomp 1_2) = 1_1) ? s1 : (((! (! (inst[4:5] bvcomp 0_2))) = 1_1) ? s0 : 0_2)))) bvcomp 0_2))) = 1_1) ? (((inst[4:5] bvcomp 3_2) = 1_1) ? reg3 : (((inst[4:5] bvcomp 2_2) = 1_1) ? reg2 : (((inst[4:5] bvcomp 1_2) = 1_1) ? reg1 : (((! (! (inst[4:5] bvcomp 0_2))) = 1_1) ? reg0 : 0_8)))) : ((((((inst[4:5] bvcomp 3_2) = 1_1) ? s3 : (((inst[4:5] bvcomp 2_2) = 1_1) ? s2 : (((inst[4:5] bvcomp 1_2) = 1_1) ? s1 : (((! (! (inst[4:5] bvcomp 0_2))) = 1_1) ? s0 : 0_2)))) bvcomp 1_2) = 1_1) ? ex_val : (((op bvcomp 1_2) = 1_1) ? (oper1 + oper2) : (((op bvcomp 2_2) = 1_1) ? oper1 : (((op bvcomp 3_2) = 1_1) ? (! (oper1 & oper2)) : 0_8))))) + (((! (! ((((inst[2:3] bvcomp 3_2) = 1_1) ? s3 : (((inst[2:3] bvcomp 2_2) = 1_1) ? s2 : (((inst[2:3] bvcomp 1_2) = 1_1) ? s1 : (((! (! (inst[2:3] bvcomp 0_2))) = 1_1) ? s0 : 0_2)))) bvcomp 0_2))) = 1_1) ? (((inst[2:3] bvcomp 3_2) = 1_1) ? reg3 : (((inst[2:3] bvcomp 2_2) = 1_1) ? reg2 : (((inst[2:3] bvcomp 1_2) = 1_1) ? reg1 : (((! (! (inst[2:3] bvcomp 0_2))) = 1_1) ? reg0 : 0_8)))) : ((((((inst[2:3] bvcomp 3_2) = 1_1) ? s3 : (((inst[2:3] bvcomp 2_2) = 1_1) ? s2 : (((inst[2:3] bvcomp 1_2) = 1_1) ? s1 : (((! (! (inst[2:3] bvcomp 0_2))) = 1_1) ? s0 : 0_2)))) bvcomp 1_2) = 1_1) ? ex_val : (((op bvcomp 1_2) = 1_1) ? (oper1 + oper2) : (((op bvcomp 2_2) = 1_1) ? oper1 : (((op bvcomp 3_2) = 1_1) ? (! (oper1 & oper2)) : 0_8)))))) : ((0_1 u< w2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg3 : (((rd2 bvcomp 1_2) = 1_1) ? reg3 : (((rd2 bvcomp 2_2) = 1_1) ? reg3 : (((rd2 bvcomp 3_2) = 1_1) ? ex_val : reg3)))) : reg3)))))))) 
    & 
    ((__START___prime = 1_1) -> ((ILA_r0_prime = ((0_1 u< w2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? ex_val : reg0) : reg0)) & (ILA_r1_prime = ((0_1 u< w2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg1 : (((rd2 bvcomp 1_2) = 1_1) ? ex_val : reg1)) : reg1)) & (ILA_r2_prime = ((0_1 u< w2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg2 : (((rd2 bvcomp 1_2) = 1_1) ? reg2 : (((rd2 bvcomp 2_2) = 1_1) ? ex_val : reg2))) : reg2)) & (ILA_r3_prime = ((0_1 u< w2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg3 : (((rd2 bvcomp 1_2) = 1_1) ? reg3 : (((rd2 bvcomp 2_2) = 1_1) ? reg3 : (((rd2 bvcomp 3_2) = 1_1) ? ex_val : reg3)))) : reg3)))) 
    & 
    ((__START___prime = 1_1) -> ((ILA_r0_prime = ((0_1 u< w2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? ex_val : reg0) : reg0)) & (ILA_r1_prime = ((0_1 u< w2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg1 : (((rd2 bvcomp 1_2) = 1_1) ? ex_val : reg1)) : reg1)) & (ILA_r2_prime = ((0_1 u< w2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg2 : (((rd2 bvcomp 1_2) = 1_1) ? reg2 : (((rd2 bvcomp 2_2) = 1_1) ? ex_val : reg2))) : reg2)) & (ILA_r3_prime = ((0_1 u< w2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg3 : (((rd2 bvcomp 1_2) = 1_1) ? reg3 : (((rd2 bvcomp 2_2) = 1_1) ? reg3 : (((rd2 bvcomp 3_2) = 1_1) ? ex_val : reg3)))) : reg3)))) 
    & 
    ((__STARTED___prime = 1_1) -> ((ILA_r0_prime = (((! (! (inst[0:1] bvcomp 0_2))) = 1_1) ? ((((! (! ((((inst[4:5] bvcomp 3_2) = 1_1) ? s3 : (((inst[4:5] bvcomp 2_2) = 1_1) ? s2 : (((inst[4:5] bvcomp 1_2) = 1_1) ? s1 : (((! (! (inst[4:5] bvcomp 0_2))) = 1_1) ? s0 : 0_2)))) bvcomp 0_2))) = 1_1) ? (((inst[4:5] bvcomp 3_2) = 1_1) ? reg3 : (((inst[4:5] bvcomp 2_2) = 1_1) ? reg2 : (((inst[4:5] bvcomp 1_2) = 1_1) ? reg1 : (((! (! (inst[4:5] bvcomp 0_2))) = 1_1) ? reg0 : 0_8)))) : ((((((inst[4:5] bvcomp 3_2) = 1_1) ? s3 : (((inst[4:5] bvcomp 2_2) = 1_1) ? s2 : (((inst[4:5] bvcomp 1_2) = 1_1) ? s1 : (((! (! (inst[4:5] bvcomp 0_2))) = 1_1) ? s0 : 0_2)))) bvcomp 1_2) = 1_1) ? ex_val : (((op bvcomp 1_2) = 1_1) ? (oper1 + oper2) : (((op bvcomp 2_2) = 1_1) ? oper1 : (((op bvcomp 3_2) = 1_1) ? (! (oper1 & oper2)) : 0_8))))) + (((! (! ((((inst[2:3] bvcomp 3_2) = 1_1) ? s3 : (((inst[2:3] bvcomp 2_2) = 1_1) ? s2 : (((inst[2:3] bvcomp 1_2) = 1_1) ? s1 : (((! (! (inst[2:3] bvcomp 0_2))) = 1_1) ? s0 : 0_2)))) bvcomp 0_2))) = 1_1) ? (((inst[2:3] bvcomp 3_2) = 1_1) ? reg3 : (((inst[2:3] bvcomp 2_2) = 1_1) ? reg2 : (((inst[2:3] bvcomp 1_2) = 1_1) ? reg1 : (((! (! (inst[2:3] bvcomp 0_2))) = 1_1) ? reg0 : 0_8)))) : ((((((inst[2:3] bvcomp 3_2) = 1_1) ? s3 : (((inst[2:3] bvcomp 2_2) = 1_1) ? s2 : (((inst[2:3] bvcomp 1_2) = 1_1) ? s1 : (((! (! (inst[2:3] bvcomp 0_2))) = 1_1) ? s0 : 0_2)))) bvcomp 1_2) = 1_1) ? ex_val : (((op bvcomp 1_2) = 1_1) ? (oper1 + oper2) : (((op bvcomp 2_2) = 1_1) ? oper1 : (((op bvcomp 3_2) = 1_1) ? (! (oper1 & oper2)) : 0_8)))))) : ((0_1 u< w2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? ex_val : reg0) : reg0))) & (ILA_r1_prime = (((! (! (inst[0:1] bvcomp 0_2))) = 1_1) ? ((0_1 u< w2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg1 : (((rd2 bvcomp 1_2) = 1_1) ? ex_val : reg1)) : reg1) : (((inst[0:1] bvcomp 1_2) = 1_1) ? ((((! (! ((((inst[4:5] bvcomp 3_2) = 1_1) ? s3 : (((inst[4:5] bvcomp 2_2) = 1_1) ? s2 : (((inst[4:5] bvcomp 1_2) = 1_1) ? s1 : (((! (! (inst[4:5] bvcomp 0_2))) = 1_1) ? s0 : 0_2)))) bvcomp 0_2))) = 1_1) ? (((inst[4:5] bvcomp 3_2) = 1_1) ? reg3 : (((inst[4:5] bvcomp 2_2) = 1_1) ? reg2 : (((inst[4:5] bvcomp 1_2) = 1_1) ? reg1 : (((! (! (inst[4:5] bvcomp 0_2))) = 1_1) ? reg0 : 0_8)))) : ((((((inst[4:5] bvcomp 3_2) = 1_1) ? s3 : (((inst[4:5] bvcomp 2_2) = 1_1) ? s2 : (((inst[4:5] bvcomp 1_2) = 1_1) ? s1 : (((! (! (inst[4:5] bvcomp 0_2))) = 1_1) ? s0 : 0_2)))) bvcomp 1_2) = 1_1) ? ex_val : (((op bvcomp 1_2) = 1_1) ? (oper1 + oper2) : (((op bvcomp 2_2) = 1_1) ? oper1 : (((op bvcomp 3_2) = 1_1) ? (! (oper1 & oper2)) : 0_8))))) + (((! (! ((((inst[2:3] bvcomp 3_2) = 1_1) ? s3 : (((inst[2:3] bvcomp 2_2) = 1_1) ? s2 : (((inst[2:3] bvcomp 1_2) = 1_1) ? s1 : (((! (! (inst[2:3] bvcomp 0_2))) = 1_1) ? s0 : 0_2)))) bvcomp 0_2))) = 1_1) ? (((inst[2:3] bvcomp 3_2) = 1_1) ? reg3 : (((inst[2:3] bvcomp 2_2) = 1_1) ? reg2 : (((inst[2:3] bvcomp 1_2) = 1_1) ? reg1 : (((! (! (inst[2:3] bvcomp 0_2))) = 1_1) ? reg0 : 0_8)))) : ((((((inst[2:3] bvcomp 3_2) = 1_1) ? s3 : (((inst[2:3] bvcomp 2_2) = 1_1) ? s2 : (((inst[2:3] bvcomp 1_2) = 1_1) ? s1 : (((! (! (inst[2:3] bvcomp 0_2))) = 1_1) ? s0 : 0_2)))) bvcomp 1_2) = 1_1) ? ex_val : (((op bvcomp 1_2) = 1_1) ? (oper1 + oper2) : (((op bvcomp 2_2) = 1_1) ? oper1 : (((op bvcomp 3_2) = 1_1) ? (! (oper1 & oper2)) : 0_8)))))) : ((0_1 u< w2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg1 : (((rd2 bvcomp 1_2) = 1_1) ? ex_val : reg1)) : reg1)))) & (ILA_r2_prime = (((! (! (inst[0:1] bvcomp 0_2))) = 1_1) ? ((0_1 u< w2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg2 : (((rd2 bvcomp 1_2) = 1_1) ? reg2 : (((rd2 bvcomp 2_2) = 1_1) ? ex_val : reg2))) : reg2) : (((inst[0:1] bvcomp 1_2) = 1_1) ? ((0_1 u< w2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg2 : (((rd2 bvcomp 1_2) = 1_1) ? reg2 : (((rd2 bvcomp 2_2) = 1_1) ? ex_val : reg2))) : reg2) : (((inst[0:1] bvcomp 2_2) = 1_1) ? ((((! (! ((((inst[4:5] bvcomp 3_2) = 1_1) ? s3 : (((inst[4:5] bvcomp 2_2) = 1_1) ? s2 : (((inst[4:5] bvcomp 1_2) = 1_1) ? s1 : (((! (! (inst[4:5] bvcomp 0_2))) = 1_1) ? s0 : 0_2)))) bvcomp 0_2))) = 1_1) ? (((inst[4:5] bvcomp 3_2) = 1_1) ? reg3 : (((inst[4:5] bvcomp 2_2) = 1_1) ? reg2 : (((inst[4:5] bvcomp 1_2) = 1_1) ? reg1 : (((! (! (inst[4:5] bvcomp 0_2))) = 1_1) ? reg0 : 0_8)))) : ((((((inst[4:5] bvcomp 3_2) = 1_1) ? s3 : (((inst[4:5] bvcomp 2_2) = 1_1) ? s2 : (((inst[4:5] bvcomp 1_2) = 1_1) ? s1 : (((! (! (inst[4:5] bvcomp 0_2))) = 1_1) ? s0 : 0_2)))) bvcomp 1_2) = 1_1) ? ex_val : (((op bvcomp 1_2) = 1_1) ? (oper1 + oper2) : (((op bvcomp 2_2) = 1_1) ? oper1 : (((op bvcomp 3_2) = 1_1) ? (! (oper1 & oper2)) : 0_8))))) + (((! (! ((((inst[2:3] bvcomp 3_2) = 1_1) ? s3 : (((inst[2:3] bvcomp 2_2) = 1_1) ? s2 : (((inst[2:3] bvcomp 1_2) = 1_1) ? s1 : (((! (! (inst[2:3] bvcomp 0_2))) = 1_1) ? s0 : 0_2)))) bvcomp 0_2))) = 1_1) ? (((inst[2:3] bvcomp 3_2) = 1_1) ? reg3 : (((inst[2:3] bvcomp 2_2) = 1_1) ? reg2 : (((inst[2:3] bvcomp 1_2) = 1_1) ? reg1 : (((! (! (inst[2:3] bvcomp 0_2))) = 1_1) ? reg0 : 0_8)))) : ((((((inst[2:3] bvcomp 3_2) = 1_1) ? s3 : (((inst[2:3] bvcomp 2_2) = 1_1) ? s2 : (((inst[2:3] bvcomp 1_2) = 1_1) ? s1 : (((! (! (inst[2:3] bvcomp 0_2))) = 1_1) ? s0 : 0_2)))) bvcomp 1_2) = 1_1) ? ex_val : (((op bvcomp 1_2) = 1_1) ? (oper1 + oper2) : (((op bvcomp 2_2) = 1_1) ? oper1 : (((op bvcomp 3_2) = 1_1) ? (! (oper1 & oper2)) : 0_8)))))) : ((0_1 u< w2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg2 : (((rd2 bvcomp 1_2) = 1_1) ? reg2 : (((rd2 bvcomp 2_2) = 1_1) ? ex_val : reg2))) : reg2))))) & (ILA_r3_prime = (((! (! (inst[0:1] bvcomp 0_2))) = 1_1) ? ((0_1 u< w2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg3 : (((rd2 bvcomp 1_2) = 1_1) ? reg3 : (((rd2 bvcomp 2_2) = 1_1) ? reg3 : (((rd2 bvcomp 3_2) = 1_1) ? ex_val : reg3)))) : reg3) : (((inst[0:1] bvcomp 1_2) = 1_1) ? ((0_1 u< w2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg3 : (((rd2 bvcomp 1_2) = 1_1) ? reg3 : (((rd2 bvcomp 2_2) = 1_1) ? reg3 : (((rd2 bvcomp 3_2) = 1_1) ? ex_val : reg3)))) : reg3) : (((inst[0:1] bvcomp 2_2) = 1_1) ? ((0_1 u< w2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg3 : (((rd2 bvcomp 1_2) = 1_1) ? reg3 : (((rd2 bvcomp 2_2) = 1_1) ? reg3 : (((rd2 bvcomp 3_2) = 1_1) ? ex_val : reg3)))) : reg3) : (((inst[0:1] bvcomp 3_2) = 1_1) ? ((((! (! ((((inst[4:5] bvcomp 3_2) = 1_1) ? s3 : (((inst[4:5] bvcomp 2_2) = 1_1) ? s2 : (((inst[4:5] bvcomp 1_2) = 1_1) ? s1 : (((! (! (inst[4:5] bvcomp 0_2))) = 1_1) ? s0 : 0_2)))) bvcomp 0_2))) = 1_1) ? (((inst[4:5] bvcomp 3_2) = 1_1) ? reg3 : (((inst[4:5] bvcomp 2_2) = 1_1) ? reg2 : (((inst[4:5] bvcomp 1_2) = 1_1) ? reg1 : (((! (! (inst[4:5] bvcomp 0_2))) = 1_1) ? reg0 : 0_8)))) : ((((((inst[4:5] bvcomp 3_2) = 1_1) ? s3 : (((inst[4:5] bvcomp 2_2) = 1_1) ? s2 : (((inst[4:5] bvcomp 1_2) = 1_1) ? s1 : (((! (! (inst[4:5] bvcomp 0_2))) = 1_1) ? s0 : 0_2)))) bvcomp 1_2) = 1_1) ? ex_val : (((op bvcomp 1_2) = 1_1) ? (oper1 + oper2) : (((op bvcomp 2_2) = 1_1) ? oper1 : (((op bvcomp 3_2) = 1_1) ? (! (oper1 & oper2)) : 0_8))))) + (((! (! ((((inst[2:3] bvcomp 3_2) = 1_1) ? s3 : (((inst[2:3] bvcomp 2_2) = 1_1) ? s2 : (((inst[2:3] bvcomp 1_2) = 1_1) ? s1 : (((! (! (inst[2:3] bvcomp 0_2))) = 1_1) ? s0 : 0_2)))) bvcomp 0_2))) = 1_1) ? (((inst[2:3] bvcomp 3_2) = 1_1) ? reg3 : (((inst[2:3] bvcomp 2_2) = 1_1) ? reg2 : (((inst[2:3] bvcomp 1_2) = 1_1) ? reg1 : (((! (! (inst[2:3] bvcomp 0_2))) = 1_1) ? reg0 : 0_8)))) : ((((((inst[2:3] bvcomp 3_2) = 1_1) ? s3 : (((inst[2:3] bvcomp 2_2) = 1_1) ? s2 : (((inst[2:3] bvcomp 1_2) = 1_1) ? s1 : (((! (! (inst[2:3] bvcomp 0_2))) = 1_1) ? s0 : 0_2)))) bvcomp 1_2) = 1_1) ? ex_val : (((op bvcomp 1_2) = 1_1) ? (oper1 + oper2) : (((op bvcomp 2_2) = 1_1) ? oper1 : (((op bvcomp 3_2) = 1_1) ? (! (oper1 & oper2)) : 0_8)))))) : ((0_1 u< w2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg3 : (((rd2 bvcomp 1_2) = 1_1) ? reg3 : (((rd2 bvcomp 2_2) = 1_1) ? reg3 : (((rd2 bvcomp 3_2) = 1_1) ? ex_val : reg3)))) : reg3))))))))) 
    
    |

    (((ppl_stage_wb_prime = 1_1) -> ((((((((RTL_ex_wb_valid_prime = inst_v) & (RTL_ex_wb_rd_prime = inst[0:1])) & (RTL_ex_wb_reg_wen_prime = (((inst[6:7] bvcomp 1_2) | (inst[6:7] bvcomp 2_2)) | (inst[6:7] bvcomp 3_2)))) & ('RTL_registers[0]_prime' = ((0_1 u< w2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? ex_val : reg0) : reg0))) & ('RTL_registers[1]_prime' = ((0_1 u< w2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg1 : (((rd2 bvcomp 1_2) = 1_1) ? ex_val : reg1)) : reg1))) & ('RTL_registers[2]_prime' = ((0_1 u< w2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg2 : (((rd2 bvcomp 1_2) = 1_1) ? reg2 : (((rd2 bvcomp 2_2) = 1_1) ? ex_val : reg2))) : reg2))) & ('RTL_registers[3]_prime' = ((0_1 u< w2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg3 : (((rd2 bvcomp 1_2) = 1_1) ? reg3 : (((rd2 bvcomp 2_2) = 1_1) ? reg3 : (((rd2 bvcomp 3_2) = 1_1) ? ex_val : reg3)))) : reg3))) & (RTL_ex_wb_val_prime = ((((! (! ((((inst[4:5] bvcomp 3_2) = 1_1) ? s3 : (((inst[4:5] bvcomp 2_2) = 1_1) ? s2 : (((inst[4:5] bvcomp 1_2) = 1_1) ? s1 : (((! (! (inst[4:5] bvcomp 0_2))) = 1_1) ? s0 : 0_2)))) bvcomp 0_2))) = 1_1) ? (((inst[4:5] bvcomp 3_2) = 1_1) ? reg3 : (((inst[4:5] bvcomp 2_2) = 1_1) ? reg2 : (((inst[4:5] bvcomp 1_2) = 1_1) ? reg1 : (((! (! (inst[4:5] bvcomp 0_2))) = 1_1) ? reg0 : 0_8)))) : ((((((inst[4:5] bvcomp 3_2) = 1_1) ? s3 : (((inst[4:5] bvcomp 2_2) = 1_1) ? s2 : (((inst[4:5] bvcomp 1_2) = 1_1) ? s1 : (((! (! (inst[4:5] bvcomp 0_2))) = 1_1) ? s0 : 0_2)))) bvcomp 1_2) = 1_1) ? ex_val : (((op bvcomp 1_2) = 1_1) ? (oper1 + oper2) : (((op bvcomp 2_2) = 1_1) ? oper1 : (((op bvcomp 3_2) = 1_1) ? (! (oper1 & oper2)) : 0_8))))) + (((! (! ((((inst[2:3] bvcomp 3_2) = 1_1) ? s3 : (((inst[2:3] bvcomp 2_2) = 1_1) ? s2 : (((inst[2:3] bvcomp 1_2) = 1_1) ? s1 : (((! (! (inst[2:3] bvcomp 0_2))) = 1_1) ? s0 : 0_2)))) bvcomp 0_2))) = 1_1) ? (((inst[2:3] bvcomp 3_2) = 1_1) ? reg3 : (((inst[2:3] bvcomp 2_2) = 1_1) ? reg2 : (((inst[2:3] bvcomp 1_2) = 1_1) ? reg1 : (((! (! (inst[2:3] bvcomp 0_2))) = 1_1) ? reg0 : 0_8)))) : ((((((inst[2:3] bvcomp 3_2) = 1_1) ? s3 : (((inst[2:3] bvcomp 2_2) = 1_1) ? s2 : (((inst[2:3] bvcomp 1_2) = 1_1) ? s1 : (((! (! (inst[2:3] bvcomp 0_2))) = 1_1) ? s0 : 0_2)))) bvcomp 1_2) = 1_1) ? ex_val : (((op bvcomp 1_2) = 1_1) ? (oper1 + oper2) : (((op bvcomp 2_2) = 1_1) ? oper1 : (((op bvcomp 3_2) = 1_1) ? (! (oper1 & oper2)) : 0_8))))))))) 
    & 
    ((ppl_stage_wb_prime = 1_1) -> ((((((((RTL_ex_wb_valid_prime = inst_v) & (RTL_ex_wb_rd_prime = inst[0:1])) & (RTL_ex_wb_reg_wen_prime = (((inst[6:7] bvcomp 1_2) | (inst[6:7] bvcomp 2_2)) | (inst[6:7] bvcomp 3_2)))) & ('RTL_registers[0]_prime' = ((0_1 u< w2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? ex_val : reg0) : reg0))) & ('RTL_registers[1]_prime' = ((0_1 u< w2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg1 : (((rd2 bvcomp 1_2) = 1_1) ? ex_val : reg1)) : reg1))) & ('RTL_registers[2]_prime' = ((0_1 u< w2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg2 : (((rd2 bvcomp 1_2) = 1_1) ? reg2 : (((rd2 bvcomp 2_2) = 1_1) ? ex_val : reg2))) : reg2))) & ('RTL_registers[3]_prime' = ((0_1 u< w2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg3 : (((rd2 bvcomp 1_2) = 1_1) ? reg3 : (((rd2 bvcomp 2_2) = 1_1) ? reg3 : (((rd2 bvcomp 3_2) = 1_1) ? ex_val : reg3)))) : reg3))) & (RTL_ex_wb_val_prime = ((((! (! ((((inst[4:5] bvcomp 3_2) = 1_1) ? s3 : (((inst[4:5] bvcomp 2_2) = 1_1) ? s2 : (((inst[4:5] bvcomp 1_2) = 1_1) ? s1 : (((! (! (inst[4:5] bvcomp 0_2))) = 1_1) ? s0 : 0_2)))) bvcomp 0_2))) = 1_1) ? (((inst[4:5] bvcomp 3_2) = 1_1) ? reg3 : (((inst[4:5] bvcomp 2_2) = 1_1) ? reg2 : (((inst[4:5] bvcomp 1_2) = 1_1) ? reg1 : (((! (! (inst[4:5] bvcomp 0_2))) = 1_1) ? reg0 : 0_8)))) : ((((((inst[4:5] bvcomp 3_2) = 1_1) ? s3 : (((inst[4:5] bvcomp 2_2) = 1_1) ? s2 : (((inst[4:5] bvcomp 1_2) = 1_1) ? s1 : (((! (! (inst[4:5] bvcomp 0_2))) = 1_1) ? s0 : 0_2)))) bvcomp 1_2) = 1_1) ? ex_val : (((op bvcomp 1_2) = 1_1) ? (oper1 + oper2) : (((op bvcomp 2_2) = 1_1) ? oper1 : (((op bvcomp 3_2) = 1_1) ? (! (oper1 & oper2)) : 0_8))))) + (((! (! ((((inst[2:3] bvcomp 3_2) = 1_1) ? s3 : (((inst[2:3] bvcomp 2_2) = 1_1) ? s2 : (((inst[2:3] bvcomp 1_2) = 1_1) ? s1 : (((! (! (inst[2:3] bvcomp 0_2))) = 1_1) ? s0 : 0_2)))) bvcomp 0_2))) = 1_1) ? (((inst[2:3] bvcomp 3_2) = 1_1) ? reg3 : (((inst[2:3] bvcomp 2_2) = 1_1) ? reg2 : (((inst[2:3] bvcomp 1_2) = 1_1) ? reg1 : (((! (! (inst[2:3] bvcomp 0_2))) = 1_1) ? reg0 : 0_8)))) : ((((((inst[2:3] bvcomp 3_2) = 1_1) ? s3 : (((inst[2:3] bvcomp 2_2) = 1_1) ? s2 : (((inst[2:3] bvcomp 1_2) = 1_1) ? s1 : (((! (! (inst[2:3] bvcomp 0_2))) = 1_1) ? s0 : 0_2)))) bvcomp 1_2) = 1_1) ? ex_val : (((op bvcomp 1_2) = 1_1) ? (oper1 + oper2) : (((op bvcomp 2_2) = 1_1) ? oper1 : (((op bvcomp 3_2) = 1_1) ? (! (oper1 & oper2)) : 0_8))))))))) 
    & 
    ((ppl_stage_finish_prime = 1_1) -> (((('RTL_registers[0]_prime' = (((! (! (inst[0:1] bvcomp 0_2))) = 1_1) ? ((((! (! ((((inst[4:5] bvcomp 3_2) = 1_1) ? s3 : (((inst[4:5] bvcomp 2_2) = 1_1) ? s2 : (((inst[4:5] bvcomp 1_2) = 1_1) ? s1 : (((! (! (inst[4:5] bvcomp 0_2))) = 1_1) ? s0 : 0_2)))) bvcomp 0_2))) = 1_1) ? (((inst[4:5] bvcomp 3_2) = 1_1) ? reg3 : (((inst[4:5] bvcomp 2_2) = 1_1) ? reg2 : (((inst[4:5] bvcomp 1_2) = 1_1) ? reg1 : (((! (! (inst[4:5] bvcomp 0_2))) = 1_1) ? reg0 : 0_8)))) : ((((((inst[4:5] bvcomp 3_2) = 1_1) ? s3 : (((inst[4:5] bvcomp 2_2) = 1_1) ? s2 : (((inst[4:5] bvcomp 1_2) = 1_1) ? s1 : (((! (! (inst[4:5] bvcomp 0_2))) = 1_1) ? s0 : 0_2)))) bvcomp 1_2) = 1_1) ? ex_val : (((op bvcomp 1_2) = 1_1) ? (oper1 + oper2) : (((op bvcomp 2_2) = 1_1) ? oper1 : (((op bvcomp 3_2) = 1_1) ? (! (oper1 & oper2)) : 0_8))))) + (((! (! ((((inst[2:3] bvcomp 3_2) = 1_1) ? s3 : (((inst[2:3] bvcomp 2_2) = 1_1) ? s2 : (((inst[2:3] bvcomp 1_2) = 1_1) ? s1 : (((! (! (inst[2:3] bvcomp 0_2))) = 1_1) ? s0 : 0_2)))) bvcomp 0_2))) = 1_1) ? (((inst[2:3] bvcomp 3_2) = 1_1) ? reg3 : (((inst[2:3] bvcomp 2_2) = 1_1) ? reg2 : (((inst[2:3] bvcomp 1_2) = 1_1) ? reg1 : (((! (! (inst[2:3] bvcomp 0_2))) = 1_1) ? reg0 : 0_8)))) : ((((((inst[2:3] bvcomp 3_2) = 1_1) ? s3 : (((inst[2:3] bvcomp 2_2) = 1_1) ? s2 : (((inst[2:3] bvcomp 1_2) = 1_1) ? s1 : (((! (! (inst[2:3] bvcomp 0_2))) = 1_1) ? s0 : 0_2)))) bvcomp 1_2) = 1_1) ? ex_val : (((op bvcomp 1_2) = 1_1) ? (oper1 + oper2) : (((op bvcomp 2_2) = 1_1) ? oper1 : (((op bvcomp 3_2) = 1_1) ? (! (oper1 & oper2)) : 0_8)))))) : ((0_1 u< w2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? ex_val : reg0) : reg0))) & ('RTL_registers[1]_prime' = (((! (! (inst[0:1] bvcomp 0_2))) = 1_1) ? ((0_1 u< w2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg1 : (((rd2 bvcomp 1_2) = 1_1) ? ex_val : reg1)) : reg1) : (((inst[0:1] bvcomp 1_2) = 1_1) ? ((((! (! ((((inst[4:5] bvcomp 3_2) = 1_1) ? s3 : (((inst[4:5] bvcomp 2_2) = 1_1) ? s2 : (((inst[4:5] bvcomp 1_2) = 1_1) ? s1 : (((! (! (inst[4:5] bvcomp 0_2))) = 1_1) ? s0 : 0_2)))) bvcomp 0_2))) = 1_1) ? (((inst[4:5] bvcomp 3_2) = 1_1) ? reg3 : (((inst[4:5] bvcomp 2_2) = 1_1) ? reg2 : (((inst[4:5] bvcomp 1_2) = 1_1) ? reg1 : (((! (! (inst[4:5] bvcomp 0_2))) = 1_1) ? reg0 : 0_8)))) : ((((((inst[4:5] bvcomp 3_2) = 1_1) ? s3 : (((inst[4:5] bvcomp 2_2) = 1_1) ? s2 : (((inst[4:5] bvcomp 1_2) = 1_1) ? s1 : (((! (! (inst[4:5] bvcomp 0_2))) = 1_1) ? s0 : 0_2)))) bvcomp 1_2) = 1_1) ? ex_val : (((op bvcomp 1_2) = 1_1) ? (oper1 + oper2) : (((op bvcomp 2_2) = 1_1) ? oper1 : (((op bvcomp 3_2) = 1_1) ? (! (oper1 & oper2)) : 0_8))))) + (((! (! ((((inst[2:3] bvcomp 3_2) = 1_1) ? s3 : (((inst[2:3] bvcomp 2_2) = 1_1) ? s2 : (((inst[2:3] bvcomp 1_2) = 1_1) ? s1 : (((! (! (inst[2:3] bvcomp 0_2))) = 1_1) ? s0 : 0_2)))) bvcomp 0_2))) = 1_1) ? (((inst[2:3] bvcomp 3_2) = 1_1) ? reg3 : (((inst[2:3] bvcomp 2_2) = 1_1) ? reg2 : (((inst[2:3] bvcomp 1_2) = 1_1) ? reg1 : (((! (! (inst[2:3] bvcomp 0_2))) = 1_1) ? reg0 : 0_8)))) : ((((((inst[2:3] bvcomp 3_2) = 1_1) ? s3 : (((inst[2:3] bvcomp 2_2) = 1_1) ? s2 : (((inst[2:3] bvcomp 1_2) = 1_1) ? s1 : (((! (! (inst[2:3] bvcomp 0_2))) = 1_1) ? s0 : 0_2)))) bvcomp 1_2) = 1_1) ? ex_val : (((op bvcomp 1_2) = 1_1) ? (oper1 + oper2) : (((op bvcomp 2_2) = 1_1) ? oper1 : (((op bvcomp 3_2) = 1_1) ? (! (oper1 & oper2)) : 0_8)))))) : ((0_1 u< w2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg1 : (((rd2 bvcomp 1_2) = 1_1) ? ex_val : reg1)) : reg1))))) & ('RTL_registers[2]_prime' = (((! (! (inst[0:1] bvcomp 0_2))) = 1_1) ? ((0_1 u< w2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg2 : (((rd2 bvcomp 1_2) = 1_1) ? reg2 : (((rd2 bvcomp 2_2) = 1_1) ? ex_val : reg2))) : reg2) : (((inst[0:1] bvcomp 1_2) = 1_1) ? ((0_1 u< w2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg2 : (((rd2 bvcomp 1_2) = 1_1) ? reg2 : (((rd2 bvcomp 2_2) = 1_1) ? ex_val : reg2))) : reg2) : (((inst[0:1] bvcomp 2_2) = 1_1) ? ((((! (! ((((inst[4:5] bvcomp 3_2) = 1_1) ? s3 : (((inst[4:5] bvcomp 2_2) = 1_1) ? s2 : (((inst[4:5] bvcomp 1_2) = 1_1) ? s1 : (((! (! (inst[4:5] bvcomp 0_2))) = 1_1) ? s0 : 0_2)))) bvcomp 0_2))) = 1_1) ? (((inst[4:5] bvcomp 3_2) = 1_1) ? reg3 : (((inst[4:5] bvcomp 2_2) = 1_1) ? reg2 : (((inst[4:5] bvcomp 1_2) = 1_1) ? reg1 : (((! (! (inst[4:5] bvcomp 0_2))) = 1_1) ? reg0 : 0_8)))) : ((((((inst[4:5] bvcomp 3_2) = 1_1) ? s3 : (((inst[4:5] bvcomp 2_2) = 1_1) ? s2 : (((inst[4:5] bvcomp 1_2) = 1_1) ? s1 : (((! (! (inst[4:5] bvcomp 0_2))) = 1_1) ? s0 : 0_2)))) bvcomp 1_2) = 1_1) ? ex_val : (((op bvcomp 1_2) = 1_1) ? (oper1 + oper2) : (((op bvcomp 2_2) = 1_1) ? oper1 : (((op bvcomp 3_2) = 1_1) ? (! (oper1 & oper2)) : 0_8))))) + (((! (! ((((inst[2:3] bvcomp 3_2) = 1_1) ? s3 : (((inst[2:3] bvcomp 2_2) = 1_1) ? s2 : (((inst[2:3] bvcomp 1_2) = 1_1) ? s1 : (((! (! (inst[2:3] bvcomp 0_2))) = 1_1) ? s0 : 0_2)))) bvcomp 0_2))) = 1_1) ? (((inst[2:3] bvcomp 3_2) = 1_1) ? reg3 : (((inst[2:3] bvcomp 2_2) = 1_1) ? reg2 : (((inst[2:3] bvcomp 1_2) = 1_1) ? reg1 : (((! (! (inst[2:3] bvcomp 0_2))) = 1_1) ? reg0 : 0_8)))) : ((((((inst[2:3] bvcomp 3_2) = 1_1) ? s3 : (((inst[2:3] bvcomp 2_2) = 1_1) ? s2 : (((inst[2:3] bvcomp 1_2) = 1_1) ? s1 : (((! (! (inst[2:3] bvcomp 0_2))) = 1_1) ? s0 : 0_2)))) bvcomp 1_2) = 1_1) ? ex_val : (((op bvcomp 1_2) = 1_1) ? (oper1 + oper2) : (((op bvcomp 2_2) = 1_1) ? oper1 : (((op bvcomp 3_2) = 1_1) ? (! (oper1 & oper2)) : 0_8)))))) : ((0_1 u< w2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg2 : (((rd2 bvcomp 1_2) = 1_1) ? reg2 : (((rd2 bvcomp 2_2) = 1_1) ? ex_val : reg2))) : reg2)))))) & ('RTL_registers[3]_prime' = (((! (! (inst[0:1] bvcomp 0_2))) = 1_1) ? ((0_1 u< w2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg3 : (((rd2 bvcomp 1_2) = 1_1) ? reg3 : (((rd2 bvcomp 2_2) = 1_1) ? reg3 : (((rd2 bvcomp 3_2) = 1_1) ? ex_val : reg3)))) : reg3) : (((inst[0:1] bvcomp 1_2) = 1_1) ? ((0_1 u< w2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg3 : (((rd2 bvcomp 1_2) = 1_1) ? reg3 : (((rd2 bvcomp 2_2) = 1_1) ? reg3 : (((rd2 bvcomp 3_2) = 1_1) ? ex_val : reg3)))) : reg3) : (((inst[0:1] bvcomp 2_2) = 1_1) ? ((0_1 u< w2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg3 : (((rd2 bvcomp 1_2) = 1_1) ? reg3 : (((rd2 bvcomp 2_2) = 1_1) ? reg3 : (((rd2 bvcomp 3_2) = 1_1) ? ex_val : reg3)))) : reg3) : (((inst[0:1] bvcomp 3_2) = 1_1) ? ((((! (! ((((inst[4:5] bvcomp 3_2) = 1_1) ? s3 : (((inst[4:5] bvcomp 2_2) = 1_1) ? s2 : (((inst[4:5] bvcomp 1_2) = 1_1) ? s1 : (((! (! (inst[4:5] bvcomp 0_2))) = 1_1) ? s0 : 0_2)))) bvcomp 0_2))) = 1_1) ? (((inst[4:5] bvcomp 3_2) = 1_1) ? reg3 : (((inst[4:5] bvcomp 2_2) = 1_1) ? reg2 : (((inst[4:5] bvcomp 1_2) = 1_1) ? reg1 : (((! (! (inst[4:5] bvcomp 0_2))) = 1_1) ? reg0 : 0_8)))) : ((((((inst[4:5] bvcomp 3_2) = 1_1) ? s3 : (((inst[4:5] bvcomp 2_2) = 1_1) ? s2 : (((inst[4:5] bvcomp 1_2) = 1_1) ? s1 : (((! (! (inst[4:5] bvcomp 0_2))) = 1_1) ? s0 : 0_2)))) bvcomp 1_2) = 1_1) ? ex_val : (((op bvcomp 1_2) = 1_1) ? (oper1 + oper2) : (((op bvcomp 2_2) = 1_1) ? oper1 : (((op bvcomp 3_2) = 1_1) ? (! (oper1 & oper2)) : 0_8))))) + (((! (! ((((inst[2:3] bvcomp 3_2) = 1_1) ? s3 : (((inst[2:3] bvcomp 2_2) = 1_1) ? s2 : (((inst[2:3] bvcomp 1_2) = 1_1) ? s1 : (((! (! (inst[2:3] bvcomp 0_2))) = 1_1) ? s0 : 0_2)))) bvcomp 0_2))) = 1_1) ? (((inst[2:3] bvcomp 3_2) = 1_1) ? reg3 : (((inst[2:3] bvcomp 2_2) = 1_1) ? reg2 : (((inst[2:3] bvcomp 1_2) = 1_1) ? reg1 : (((! (! (inst[2:3] bvcomp 0_2))) = 1_1) ? reg0 : 0_8)))) : ((((((inst[2:3] bvcomp 3_2) = 1_1) ? s3 : (((inst[2:3] bvcomp 2_2) = 1_1) ? s2 : (((inst[2:3] bvcomp 1_2) = 1_1) ? s1 : (((! (! (inst[2:3] bvcomp 0_2))) = 1_1) ? s0 : 0_2)))) bvcomp 1_2) = 1_1) ? ex_val : (((op bvcomp 1_2) = 1_1) ? (oper1 + oper2) : (((op bvcomp 2_2) = 1_1) ? oper1 : (((op bvcomp 3_2) = 1_1) ? (! (oper1 & oper2)) : 0_8)))))) : ((0_1 u< w2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg3 : (((rd2 bvcomp 1_2) = 1_1) ? reg3 : (((rd2 bvcomp 2_2) = 1_1) ? reg3 : (((rd2 bvcomp 3_2) = 1_1) ? ex_val : reg3)))) : reg3)))))))) 
    & 
    ((__START___prime = 1_1) -> ((ILA_r0_prime = ((0_1 u< w2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? ex_val : reg0) : reg0)) & (ILA_r1_prime = ((0_1 u< w2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg1 : (((rd2 bvcomp 1_2) = 1_1) ? ex_val : reg1)) : reg1)) & (ILA_r2_prime = ((0_1 u< w2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg2 : (((rd2 bvcomp 1_2) = 1_1) ? reg2 : (((rd2 bvcomp 2_2) = 1_1) ? ex_val : reg2))) : reg2)) & (ILA_r3_prime = ((0_1 u< w2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg3 : (((rd2 bvcomp 1_2) = 1_1) ? reg3 : (((rd2 bvcomp 2_2) = 1_1) ? reg3 : (((rd2 bvcomp 3_2) = 1_1) ? ex_val : reg3)))) : reg3)))) 
    & 
    ((__START___prime = 1_1) -> ((ILA_r0_prime = ((0_1 u< w2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? ex_val : reg0) : reg0)) & (ILA_r1_prime = ((0_1 u< w2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg1 : (((rd2 bvcomp 1_2) = 1_1) ? ex_val : reg1)) : reg1)) & (ILA_r2_prime = ((0_1 u< w2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg2 : (((rd2 bvcomp 1_2) = 1_1) ? reg2 : (((rd2 bvcomp 2_2) = 1_1) ? ex_val : reg2))) : reg2)) & (ILA_r3_prime = ((0_1 u< w2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg3 : (((rd2 bvcomp 1_2) = 1_1) ? reg3 : (((rd2 bvcomp 2_2) = 1_1) ? reg3 : (((rd2 bvcomp 3_2) = 1_1) ? ex_val : reg3)))) : reg3)))) 
    & 
    ((__STARTED___prime = 1_1) -> ((ILA_r0_prime = (((! (! (inst[0:1] bvcomp 0_2))) = 1_1) ? ((((! (! ((((inst[4:5] bvcomp 3_2) = 1_1) ? s3 : (((inst[4:5] bvcomp 2_2) = 1_1) ? s2 : (((inst[4:5] bvcomp 1_2) = 1_1) ? s1 : (((! (! (inst[4:5] bvcomp 0_2))) = 1_1) ? s0 : 0_2)))) bvcomp 0_2))) = 1_1) ? (((inst[4:5] bvcomp 3_2) = 1_1) ? reg3 : (((inst[4:5] bvcomp 2_2) = 1_1) ? reg2 : (((inst[4:5] bvcomp 1_2) = 1_1) ? reg1 : (((! (! (inst[4:5] bvcomp 0_2))) = 1_1) ? reg0 : 0_8)))) : ((((((inst[4:5] bvcomp 3_2) = 1_1) ? s3 : (((inst[4:5] bvcomp 2_2) = 1_1) ? s2 : (((inst[4:5] bvcomp 1_2) = 1_1) ? s1 : (((! (! (inst[4:5] bvcomp 0_2))) = 1_1) ? s0 : 0_2)))) bvcomp 1_2) = 1_1) ? ex_val : (((op bvcomp 1_2) = 1_1) ? (oper1 + oper2) : (((op bvcomp 2_2) = 1_1) ? oper1 : (((op bvcomp 3_2) = 1_1) ? (! (oper1 & oper2)) : 0_8))))) + (((! (! ((((inst[2:3] bvcomp 3_2) = 1_1) ? s3 : (((inst[2:3] bvcomp 2_2) = 1_1) ? s2 : (((inst[2:3] bvcomp 1_2) = 1_1) ? s1 : (((! (! (inst[2:3] bvcomp 0_2))) = 1_1) ? s0 : 0_2)))) bvcomp 0_2))) = 1_1) ? (((inst[2:3] bvcomp 3_2) = 1_1) ? reg3 : (((inst[2:3] bvcomp 2_2) = 1_1) ? reg2 : (((inst[2:3] bvcomp 1_2) = 1_1) ? reg1 : (((! (! (inst[2:3] bvcomp 0_2))) = 1_1) ? reg0 : 0_8)))) : ((((((inst[2:3] bvcomp 3_2) = 1_1) ? s3 : (((inst[2:3] bvcomp 2_2) = 1_1) ? s2 : (((inst[2:3] bvcomp 1_2) = 1_1) ? s1 : (((! (! (inst[2:3] bvcomp 0_2))) = 1_1) ? s0 : 0_2)))) bvcomp 1_2) = 1_1) ? ex_val : (((op bvcomp 1_2) = 1_1) ? (oper1 + oper2) : (((op bvcomp 2_2) = 1_1) ? oper1 : (((op bvcomp 3_2) = 1_1) ? (! (oper1 & oper2)) : 0_8)))))) : ((0_1 u< w2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? ex_val : reg0) : reg0))) & (ILA_r1_prime = (((! (! (inst[0:1] bvcomp 0_2))) = 1_1) ? ((0_1 u< w2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg1 : (((rd2 bvcomp 1_2) = 1_1) ? ex_val : reg1)) : reg1) : (((inst[0:1] bvcomp 1_2) = 1_1) ? ((((! (! ((((inst[4:5] bvcomp 3_2) = 1_1) ? s3 : (((inst[4:5] bvcomp 2_2) = 1_1) ? s2 : (((inst[4:5] bvcomp 1_2) = 1_1) ? s1 : (((! (! (inst[4:5] bvcomp 0_2))) = 1_1) ? s0 : 0_2)))) bvcomp 0_2))) = 1_1) ? (((inst[4:5] bvcomp 3_2) = 1_1) ? reg3 : (((inst[4:5] bvcomp 2_2) = 1_1) ? reg2 : (((inst[4:5] bvcomp 1_2) = 1_1) ? reg1 : (((! (! (inst[4:5] bvcomp 0_2))) = 1_1) ? reg0 : 0_8)))) : ((((((inst[4:5] bvcomp 3_2) = 1_1) ? s3 : (((inst[4:5] bvcomp 2_2) = 1_1) ? s2 : (((inst[4:5] bvcomp 1_2) = 1_1) ? s1 : (((! (! (inst[4:5] bvcomp 0_2))) = 1_1) ? s0 : 0_2)))) bvcomp 1_2) = 1_1) ? ex_val : (((op bvcomp 1_2) = 1_1) ? (oper1 + oper2) : (((op bvcomp 2_2) = 1_1) ? oper1 : (((op bvcomp 3_2) = 1_1) ? (! (oper1 & oper2)) : 0_8))))) + (((! (! ((((inst[2:3] bvcomp 3_2) = 1_1) ? s3 : (((inst[2:3] bvcomp 2_2) = 1_1) ? s2 : (((inst[2:3] bvcomp 1_2) = 1_1) ? s1 : (((! (! (inst[2:3] bvcomp 0_2))) = 1_1) ? s0 : 0_2)))) bvcomp 0_2))) = 1_1) ? (((inst[2:3] bvcomp 3_2) = 1_1) ? reg3 : (((inst[2:3] bvcomp 2_2) = 1_1) ? reg2 : (((inst[2:3] bvcomp 1_2) = 1_1) ? reg1 : (((! (! (inst[2:3] bvcomp 0_2))) = 1_1) ? reg0 : 0_8)))) : ((((((inst[2:3] bvcomp 3_2) = 1_1) ? s3 : (((inst[2:3] bvcomp 2_2) = 1_1) ? s2 : (((inst[2:3] bvcomp 1_2) = 1_1) ? s1 : (((! (! (inst[2:3] bvcomp 0_2))) = 1_1) ? s0 : 0_2)))) bvcomp 1_2) = 1_1) ? ex_val : (((op bvcomp 1_2) = 1_1) ? (oper1 + oper2) : (((op bvcomp 2_2) = 1_1) ? oper1 : (((op bvcomp 3_2) = 1_1) ? (! (oper1 & oper2)) : 0_8)))))) : ((0_1 u< w2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg1 : (((rd2 bvcomp 1_2) = 1_1) ? ex_val : reg1)) : reg1)))) & (ILA_r2_prime = (((! (! (inst[0:1] bvcomp 0_2))) = 1_1) ? ((0_1 u< w2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg2 : (((rd2 bvcomp 1_2) = 1_1) ? reg2 : (((rd2 bvcomp 2_2) = 1_1) ? ex_val : reg2))) : reg2) : (((inst[0:1] bvcomp 1_2) = 1_1) ? ((0_1 u< w2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg2 : (((rd2 bvcomp 1_2) = 1_1) ? reg2 : (((rd2 bvcomp 2_2) = 1_1) ? ex_val : reg2))) : reg2) : (((inst[0:1] bvcomp 2_2) = 1_1) ? ((((! (! ((((inst[4:5] bvcomp 3_2) = 1_1) ? s3 : (((inst[4:5] bvcomp 2_2) = 1_1) ? s2 : (((inst[4:5] bvcomp 1_2) = 1_1) ? s1 : (((! (! (inst[4:5] bvcomp 0_2))) = 1_1) ? s0 : 0_2)))) bvcomp 0_2))) = 1_1) ? (((inst[4:5] bvcomp 3_2) = 1_1) ? reg3 : (((inst[4:5] bvcomp 2_2) = 1_1) ? reg2 : (((inst[4:5] bvcomp 1_2) = 1_1) ? reg1 : (((! (! (inst[4:5] bvcomp 0_2))) = 1_1) ? reg0 : 0_8)))) : ((((((inst[4:5] bvcomp 3_2) = 1_1) ? s3 : (((inst[4:5] bvcomp 2_2) = 1_1) ? s2 : (((inst[4:5] bvcomp 1_2) = 1_1) ? s1 : (((! (! (inst[4:5] bvcomp 0_2))) = 1_1) ? s0 : 0_2)))) bvcomp 1_2) = 1_1) ? ex_val : (((op bvcomp 1_2) = 1_1) ? (oper1 + oper2) : (((op bvcomp 2_2) = 1_1) ? oper1 : (((op bvcomp 3_2) = 1_1) ? (! (oper1 & oper2)) : 0_8))))) + (((! (! ((((inst[2:3] bvcomp 3_2) = 1_1) ? s3 : (((inst[2:3] bvcomp 2_2) = 1_1) ? s2 : (((inst[2:3] bvcomp 1_2) = 1_1) ? s1 : (((! (! (inst[2:3] bvcomp 0_2))) = 1_1) ? s0 : 0_2)))) bvcomp 0_2))) = 1_1) ? (((inst[2:3] bvcomp 3_2) = 1_1) ? reg3 : (((inst[2:3] bvcomp 2_2) = 1_1) ? reg2 : (((inst[2:3] bvcomp 1_2) = 1_1) ? reg1 : (((! (! (inst[2:3] bvcomp 0_2))) = 1_1) ? reg0 : 0_8)))) : ((((((inst[2:3] bvcomp 3_2) = 1_1) ? s3 : (((inst[2:3] bvcomp 2_2) = 1_1) ? s2 : (((inst[2:3] bvcomp 1_2) = 1_1) ? s1 : (((! (! (inst[2:3] bvcomp 0_2))) = 1_1) ? s0 : 0_2)))) bvcomp 1_2) = 1_1) ? ex_val : (((op bvcomp 1_2) = 1_1) ? (oper1 + oper2) : (((op bvcomp 2_2) = 1_1) ? oper1 : (((op bvcomp 3_2) = 1_1) ? (! (oper1 & oper2)) : 0_8)))))) : ((0_1 u< w2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg2 : (((rd2 bvcomp 1_2) = 1_1) ? reg2 : (((rd2 bvcomp 2_2) = 1_1) ? ex_val : reg2))) : reg2))))) & (ILA_r3_prime = (((! (! (inst[0:1] bvcomp 0_2))) = 1_1) ? ((0_1 u< w2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg3 : (((rd2 bvcomp 1_2) = 1_1) ? reg3 : (((rd2 bvcomp 2_2) = 1_1) ? reg3 : (((rd2 bvcomp 3_2) = 1_1) ? ex_val : reg3)))) : reg3) : (((inst[0:1] bvcomp 1_2) = 1_1) ? ((0_1 u< w2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg3 : (((rd2 bvcomp 1_2) = 1_1) ? reg3 : (((rd2 bvcomp 2_2) = 1_1) ? reg3 : (((rd2 bvcomp 3_2) = 1_1) ? ex_val : reg3)))) : reg3) : (((inst[0:1] bvcomp 2_2) = 1_1) ? ((0_1 u< w2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg3 : (((rd2 bvcomp 1_2) = 1_1) ? reg3 : (((rd2 bvcomp 2_2) = 1_1) ? reg3 : (((rd2 bvcomp 3_2) = 1_1) ? ex_val : reg3)))) : reg3) : (((inst[0:1] bvcomp 3_2) = 1_1) ? ((((! (! ((((inst[4:5] bvcomp 3_2) = 1_1) ? s3 : (((inst[4:5] bvcomp 2_2) = 1_1) ? s2 : (((inst[4:5] bvcomp 1_2) = 1_1) ? s1 : (((! (! (inst[4:5] bvcomp 0_2))) = 1_1) ? s0 : 0_2)))) bvcomp 0_2))) = 1_1) ? (((inst[4:5] bvcomp 3_2) = 1_1) ? reg3 : (((inst[4:5] bvcomp 2_2) = 1_1) ? reg2 : (((inst[4:5] bvcomp 1_2) = 1_1) ? reg1 : (((! (! (inst[4:5] bvcomp 0_2))) = 1_1) ? reg0 : 0_8)))) : ((((((inst[4:5] bvcomp 3_2) = 1_1) ? s3 : (((inst[4:5] bvcomp 2_2) = 1_1) ? s2 : (((inst[4:5] bvcomp 1_2) = 1_1) ? s1 : (((! (! (inst[4:5] bvcomp 0_2))) = 1_1) ? s0 : 0_2)))) bvcomp 1_2) = 1_1) ? ex_val : (((op bvcomp 1_2) = 1_1) ? (oper1 + oper2) : (((op bvcomp 2_2) = 1_1) ? oper1 : (((op bvcomp 3_2) = 1_1) ? (! (oper1 & oper2)) : 0_8))))) + (((! (! ((((inst[2:3] bvcomp 3_2) = 1_1) ? s3 : (((inst[2:3] bvcomp 2_2) = 1_1) ? s2 : (((inst[2:3] bvcomp 1_2) = 1_1) ? s1 : (((! (! (inst[2:3] bvcomp 0_2))) = 1_1) ? s0 : 0_2)))) bvcomp 0_2))) = 1_1) ? (((inst[2:3] bvcomp 3_2) = 1_1) ? reg3 : (((inst[2:3] bvcomp 2_2) = 1_1) ? reg2 : (((inst[2:3] bvcomp 1_2) = 1_1) ? reg1 : (((! (! (inst[2:3] bvcomp 0_2))) = 1_1) ? reg0 : 0_8)))) : ((((((inst[2:3] bvcomp 3_2) = 1_1) ? s3 : (((inst[2:3] bvcomp 2_2) = 1_1) ? s2 : (((inst[2:3] bvcomp 1_2) = 1_1) ? s1 : (((! (! (inst[2:3] bvcomp 0_2))) = 1_1) ? s0 : 0_2)))) bvcomp 1_2) = 1_1) ? ex_val : (((op bvcomp 1_2) = 1_1) ? (oper1 + oper2) : (((op bvcomp 2_2) = 1_1) ? oper1 : (((op bvcomp 3_2) = 1_1) ? (! (oper1 & oper2)) : 0_8)))))) : ((0_1 u< w2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg3 : (((rd2 bvcomp 1_2) = 1_1) ? reg3 : (((rd2 bvcomp 2_2) = 1_1) ? reg3 : (((rd2 bvcomp 3_2) = 1_1) ? ex_val : reg3)))) : reg3))))))))) 
    
    |

    (((ppl_stage_wb_prime = 1_1) -> ((((((((RTL_ex_wb_valid_prime = inst_v) & (RTL_ex_wb_rd_prime = inst[0:1])) & (RTL_ex_wb_reg_wen_prime = (((inst[6:7] bvcomp 1_2) | (inst[6:7] bvcomp 2_2)) | (inst[6:7] bvcomp 3_2)))) & ('RTL_registers[0]_prime' = ((w1 = 1_1) ? (((! (! (rd1 bvcomp 0_2))) = 1_1) ? (((op bvcomp 1_2) = 1_1) ? (oper1 + oper2) : (((op bvcomp 2_2) = 1_1) ? oper1 : (((op bvcomp 3_2) = 1_1) ? (! (oper1 & oper2)) : 0_8))) : (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? ex_val : reg0) : reg0)) : (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? ex_val : reg0) : reg0)))) & ('RTL_registers[1]_prime' = ((w1 = 1_1) ? (((! (! (rd1 bvcomp 0_2))) = 1_1) ? (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg1 : (((rd2 bvcomp 1_2) = 1_1) ? ex_val : reg1)) : reg1) : (((rd1 bvcomp 1_2) = 1_1) ? (((op bvcomp 1_2) = 1_1) ? (oper1 + oper2) : (((op bvcomp 2_2) = 1_1) ? oper1 : (((op bvcomp 3_2) = 1_1) ? (! (oper1 & oper2)) : 0_8))) : (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg1 : (((rd2 bvcomp 1_2) = 1_1) ? ex_val : reg1)) : reg1))) : (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg1 : (((rd2 bvcomp 1_2) = 1_1) ? ex_val : reg1)) : reg1)))) & ('RTL_registers[2]_prime' = ((w1 = 1_1) ? (((! (! (rd1 bvcomp 0_2))) = 1_1) ? (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg2 : (((rd2 bvcomp 1_2) = 1_1) ? reg2 : (((rd2 bvcomp 2_2) = 1_1) ? ex_val : reg2))) : reg2) : (((rd1 bvcomp 1_2) = 1_1) ? (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg2 : (((rd2 bvcomp 1_2) = 1_1) ? reg2 : (((rd2 bvcomp 2_2) = 1_1) ? ex_val : reg2))) : reg2) : (((rd1 bvcomp 2_2) = 1_1) ? (((op bvcomp 1_2) = 1_1) ? (oper1 + oper2) : (((op bvcomp 2_2) = 1_1) ? oper1 : (((op bvcomp 3_2) = 1_1) ? (! (oper1 & oper2)) : 0_8))) : (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg2 : (((rd2 bvcomp 1_2) = 1_1) ? reg2 : (((rd2 bvcomp 2_2) = 1_1) ? ex_val : reg2))) : reg2)))) : (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg2 : (((rd2 bvcomp 1_2) = 1_1) ? reg2 : (((rd2 bvcomp 2_2) = 1_1) ? ex_val : reg2))) : reg2)))) & ('RTL_registers[3]_prime' = ((w1 = 1_1) ? (((! (! (rd1 bvcomp 0_2))) = 1_1) ? (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg3 : (((rd2 bvcomp 1_2) = 1_1) ? reg3 : (((rd2 bvcomp 2_2) = 1_1) ? reg3 : (((rd2 bvcomp 3_2) = 1_1) ? ex_val : reg3)))) : reg3) : (((rd1 bvcomp 1_2) = 1_1) ? (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg3 : (((rd2 bvcomp 1_2) = 1_1) ? reg3 : (((rd2 bvcomp 2_2) = 1_1) ? reg3 : (((rd2 bvcomp 3_2) = 1_1) ? ex_val : reg3)))) : reg3) : (((rd1 bvcomp 2_2) = 1_1) ? (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg3 : (((rd2 bvcomp 1_2) = 1_1) ? reg3 : (((rd2 bvcomp 2_2) = 1_1) ? reg3 : (((rd2 bvcomp 3_2) = 1_1) ? ex_val : reg3)))) : reg3) : (((rd1 bvcomp 3_2) = 1_1) ? (((op bvcomp 1_2) = 1_1) ? (oper1 + oper2) : (((op bvcomp 2_2) = 1_1) ? oper1 : (((op bvcomp 3_2) = 1_1) ? (! (oper1 & oper2)) : 0_8))) : (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg3 : (((rd2 bvcomp 1_2) = 1_1) ? reg3 : (((rd2 bvcomp 2_2) = 1_1) ? reg3 : (((rd2 bvcomp 3_2) = 1_1) ? ex_val : reg3)))) : reg3))))) : (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg3 : (((rd2 bvcomp 1_2) = 1_1) ? reg3 : (((rd2 bvcomp 2_2) = 1_1) ? reg3 : (((rd2 bvcomp 3_2) = 1_1) ? ex_val : reg3)))) : reg3)))) & (RTL_ex_wb_val_prime = ((((! (! ((((inst[4:5] bvcomp 3_2) = 1_1) ? s3 : (((inst[4:5] bvcomp 2_2) = 1_1) ? s2 : (((inst[4:5] bvcomp 1_2) = 1_1) ? s1 : (((! (! (inst[4:5] bvcomp 0_2))) = 1_1) ? s0 : 0_2)))) bvcomp 0_2))) = 1_1) ? (((inst[4:5] bvcomp 3_2) = 1_1) ? reg3 : (((inst[4:5] bvcomp 2_2) = 1_1) ? reg2 : (((inst[4:5] bvcomp 1_2) = 1_1) ? reg1 : (((! (! (inst[4:5] bvcomp 0_2))) = 1_1) ? reg0 : 0_8)))) : ((((((inst[4:5] bvcomp 3_2) = 1_1) ? s3 : (((inst[4:5] bvcomp 2_2) = 1_1) ? s2 : (((inst[4:5] bvcomp 1_2) = 1_1) ? s1 : (((! (! (inst[4:5] bvcomp 0_2))) = 1_1) ? s0 : 0_2)))) bvcomp 1_2) = 1_1) ? ex_val : (((op bvcomp 1_2) = 1_1) ? (oper1 + oper2) : (((op bvcomp 2_2) = 1_1) ? oper1 : (((op bvcomp 3_2) = 1_1) ? (! (oper1 & oper2)) : 0_8))))) + (((! (! ((((inst[2:3] bvcomp 3_2) = 1_1) ? s3 : (((inst[2:3] bvcomp 2_2) = 1_1) ? s2 : (((inst[2:3] bvcomp 1_2) = 1_1) ? s1 : (((! (! (inst[2:3] bvcomp 0_2))) = 1_1) ? s0 : 0_2)))) bvcomp 0_2))) = 1_1) ? (((inst[2:3] bvcomp 3_2) = 1_1) ? reg3 : (((inst[2:3] bvcomp 2_2) = 1_1) ? reg2 : (((inst[2:3] bvcomp 1_2) = 1_1) ? reg1 : (((! (! (inst[2:3] bvcomp 0_2))) = 1_1) ? reg0 : 0_8)))) : ((((((inst[2:3] bvcomp 3_2) = 1_1) ? s3 : (((inst[2:3] bvcomp 2_2) = 1_1) ? s2 : (((inst[2:3] bvcomp 1_2) = 1_1) ? s1 : (((! (! (inst[2:3] bvcomp 0_2))) = 1_1) ? s0 : 0_2)))) bvcomp 1_2) = 1_1) ? ex_val : (((op bvcomp 1_2) = 1_1) ? (oper1 + oper2) : (((op bvcomp 2_2) = 1_1) ? oper1 : (((op bvcomp 3_2) = 1_1) ? (! (oper1 & oper2)) : 0_8))))))))) 
    & 
    ((ppl_stage_wb_prime = 1_1) -> ((((((((RTL_ex_wb_valid_prime = inst_v) & (RTL_ex_wb_rd_prime = inst[0:1])) & (RTL_ex_wb_reg_wen_prime = (((inst[6:7] bvcomp 1_2) | (inst[6:7] bvcomp 2_2)) | (inst[6:7] bvcomp 3_2)))) & ('RTL_registers[0]_prime' = ((w1 = 1_1) ? (((! (! (rd1 bvcomp 0_2))) = 1_1) ? (((op bvcomp 1_2) = 1_1) ? (oper1 + oper2) : (((op bvcomp 2_2) = 1_1) ? oper1 : (((op bvcomp 3_2) = 1_1) ? (! (oper1 & oper2)) : 0_8))) : (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? ex_val : reg0) : reg0)) : (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? ex_val : reg0) : reg0)))) & ('RTL_registers[1]_prime' = ((w1 = 1_1) ? (((! (! (rd1 bvcomp 0_2))) = 1_1) ? (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg1 : (((rd2 bvcomp 1_2) = 1_1) ? ex_val : reg1)) : reg1) : (((rd1 bvcomp 1_2) = 1_1) ? (((op bvcomp 1_2) = 1_1) ? (oper1 + oper2) : (((op bvcomp 2_2) = 1_1) ? oper1 : (((op bvcomp 3_2) = 1_1) ? (! (oper1 & oper2)) : 0_8))) : (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg1 : (((rd2 bvcomp 1_2) = 1_1) ? ex_val : reg1)) : reg1))) : (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg1 : (((rd2 bvcomp 1_2) = 1_1) ? ex_val : reg1)) : reg1)))) & ('RTL_registers[2]_prime' = ((w1 = 1_1) ? (((! (! (rd1 bvcomp 0_2))) = 1_1) ? (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg2 : (((rd2 bvcomp 1_2) = 1_1) ? reg2 : (((rd2 bvcomp 2_2) = 1_1) ? ex_val : reg2))) : reg2) : (((rd1 bvcomp 1_2) = 1_1) ? (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg2 : (((rd2 bvcomp 1_2) = 1_1) ? reg2 : (((rd2 bvcomp 2_2) = 1_1) ? ex_val : reg2))) : reg2) : (((rd1 bvcomp 2_2) = 1_1) ? (((op bvcomp 1_2) = 1_1) ? (oper1 + oper2) : (((op bvcomp 2_2) = 1_1) ? oper1 : (((op bvcomp 3_2) = 1_1) ? (! (oper1 & oper2)) : 0_8))) : (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg2 : (((rd2 bvcomp 1_2) = 1_1) ? reg2 : (((rd2 bvcomp 2_2) = 1_1) ? ex_val : reg2))) : reg2)))) : (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg2 : (((rd2 bvcomp 1_2) = 1_1) ? reg2 : (((rd2 bvcomp 2_2) = 1_1) ? ex_val : reg2))) : reg2)))) & ('RTL_registers[3]_prime' = ((w1 = 1_1) ? (((! (! (rd1 bvcomp 0_2))) = 1_1) ? (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg3 : (((rd2 bvcomp 1_2) = 1_1) ? reg3 : (((rd2 bvcomp 2_2) = 1_1) ? reg3 : (((rd2 bvcomp 3_2) = 1_1) ? ex_val : reg3)))) : reg3) : (((rd1 bvcomp 1_2) = 1_1) ? (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg3 : (((rd2 bvcomp 1_2) = 1_1) ? reg3 : (((rd2 bvcomp 2_2) = 1_1) ? reg3 : (((rd2 bvcomp 3_2) = 1_1) ? ex_val : reg3)))) : reg3) : (((rd1 bvcomp 2_2) = 1_1) ? (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg3 : (((rd2 bvcomp 1_2) = 1_1) ? reg3 : (((rd2 bvcomp 2_2) = 1_1) ? reg3 : (((rd2 bvcomp 3_2) = 1_1) ? ex_val : reg3)))) : reg3) : (((rd1 bvcomp 3_2) = 1_1) ? (((op bvcomp 1_2) = 1_1) ? (oper1 + oper2) : (((op bvcomp 2_2) = 1_1) ? oper1 : (((op bvcomp 3_2) = 1_1) ? (! (oper1 & oper2)) : 0_8))) : (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg3 : (((rd2 bvcomp 1_2) = 1_1) ? reg3 : (((rd2 bvcomp 2_2) = 1_1) ? reg3 : (((rd2 bvcomp 3_2) = 1_1) ? ex_val : reg3)))) : reg3))))) : (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg3 : (((rd2 bvcomp 1_2) = 1_1) ? reg3 : (((rd2 bvcomp 2_2) = 1_1) ? reg3 : (((rd2 bvcomp 3_2) = 1_1) ? ex_val : reg3)))) : reg3)))) & (RTL_ex_wb_val_prime = ((((! (! ((((inst[4:5] bvcomp 3_2) = 1_1) ? s3 : (((inst[4:5] bvcomp 2_2) = 1_1) ? s2 : (((inst[4:5] bvcomp 1_2) = 1_1) ? s1 : (((! (! (inst[4:5] bvcomp 0_2))) = 1_1) ? s0 : 0_2)))) bvcomp 0_2))) = 1_1) ? (((inst[4:5] bvcomp 3_2) = 1_1) ? reg3 : (((inst[4:5] bvcomp 2_2) = 1_1) ? reg2 : (((inst[4:5] bvcomp 1_2) = 1_1) ? reg1 : (((! (! (inst[4:5] bvcomp 0_2))) = 1_1) ? reg0 : 0_8)))) : ((((((inst[4:5] bvcomp 3_2) = 1_1) ? s3 : (((inst[4:5] bvcomp 2_2) = 1_1) ? s2 : (((inst[4:5] bvcomp 1_2) = 1_1) ? s1 : (((! (! (inst[4:5] bvcomp 0_2))) = 1_1) ? s0 : 0_2)))) bvcomp 1_2) = 1_1) ? ex_val : (((op bvcomp 1_2) = 1_1) ? (oper1 + oper2) : (((op bvcomp 2_2) = 1_1) ? oper1 : (((op bvcomp 3_2) = 1_1) ? (! (oper1 & oper2)) : 0_8))))) + (((! (! ((((inst[2:3] bvcomp 3_2) = 1_1) ? s3 : (((inst[2:3] bvcomp 2_2) = 1_1) ? s2 : (((inst[2:3] bvcomp 1_2) = 1_1) ? s1 : (((! (! (inst[2:3] bvcomp 0_2))) = 1_1) ? s0 : 0_2)))) bvcomp 0_2))) = 1_1) ? (((inst[2:3] bvcomp 3_2) = 1_1) ? reg3 : (((inst[2:3] bvcomp 2_2) = 1_1) ? reg2 : (((inst[2:3] bvcomp 1_2) = 1_1) ? reg1 : (((! (! (inst[2:3] bvcomp 0_2))) = 1_1) ? reg0 : 0_8)))) : ((((((inst[2:3] bvcomp 3_2) = 1_1) ? s3 : (((inst[2:3] bvcomp 2_2) = 1_1) ? s2 : (((inst[2:3] bvcomp 1_2) = 1_1) ? s1 : (((! (! (inst[2:3] bvcomp 0_2))) = 1_1) ? s0 : 0_2)))) bvcomp 1_2) = 1_1) ? ex_val : (((op bvcomp 1_2) = 1_1) ? (oper1 + oper2) : (((op bvcomp 2_2) = 1_1) ? oper1 : (((op bvcomp 3_2) = 1_1) ? (! (oper1 & oper2)) : 0_8))))))))) 
    & 
    ((ppl_stage_finish_prime = 1_1) -> (((('RTL_registers[0]_prime' = (((! (! (inst[0:1] bvcomp 0_2))) = 1_1) ? ((((! (! ((((inst[4:5] bvcomp 3_2) = 1_1) ? s3 : (((inst[4:5] bvcomp 2_2) = 1_1) ? s2 : (((inst[4:5] bvcomp 1_2) = 1_1) ? s1 : (((! (! (inst[4:5] bvcomp 0_2))) = 1_1) ? s0 : 0_2)))) bvcomp 0_2))) = 1_1) ? (((inst[4:5] bvcomp 3_2) = 1_1) ? reg3 : (((inst[4:5] bvcomp 2_2) = 1_1) ? reg2 : (((inst[4:5] bvcomp 1_2) = 1_1) ? reg1 : (((! (! (inst[4:5] bvcomp 0_2))) = 1_1) ? reg0 : 0_8)))) : ((((((inst[4:5] bvcomp 3_2) = 1_1) ? s3 : (((inst[4:5] bvcomp 2_2) = 1_1) ? s2 : (((inst[4:5] bvcomp 1_2) = 1_1) ? s1 : (((! (! (inst[4:5] bvcomp 0_2))) = 1_1) ? s0 : 0_2)))) bvcomp 1_2) = 1_1) ? ex_val : (((op bvcomp 1_2) = 1_1) ? (oper1 + oper2) : (((op bvcomp 2_2) = 1_1) ? oper1 : (((op bvcomp 3_2) = 1_1) ? (! (oper1 & oper2)) : 0_8))))) + (((! (! ((((inst[2:3] bvcomp 3_2) = 1_1) ? s3 : (((inst[2:3] bvcomp 2_2) = 1_1) ? s2 : (((inst[2:3] bvcomp 1_2) = 1_1) ? s1 : (((! (! (inst[2:3] bvcomp 0_2))) = 1_1) ? s0 : 0_2)))) bvcomp 0_2))) = 1_1) ? (((inst[2:3] bvcomp 3_2) = 1_1) ? reg3 : (((inst[2:3] bvcomp 2_2) = 1_1) ? reg2 : (((inst[2:3] bvcomp 1_2) = 1_1) ? reg1 : (((! (! (inst[2:3] bvcomp 0_2))) = 1_1) ? reg0 : 0_8)))) : ((((((inst[2:3] bvcomp 3_2) = 1_1) ? s3 : (((inst[2:3] bvcomp 2_2) = 1_1) ? s2 : (((inst[2:3] bvcomp 1_2) = 1_1) ? s1 : (((! (! (inst[2:3] bvcomp 0_2))) = 1_1) ? s0 : 0_2)))) bvcomp 1_2) = 1_1) ? ex_val : (((op bvcomp 1_2) = 1_1) ? (oper1 + oper2) : (((op bvcomp 2_2) = 1_1) ? oper1 : (((op bvcomp 3_2) = 1_1) ? (! (oper1 & oper2)) : 0_8)))))) : ((w1 = 1_1) ? (((! (! (rd1 bvcomp 0_2))) = 1_1) ? (((op bvcomp 1_2) = 1_1) ? (oper1 + oper2) : (((op bvcomp 2_2) = 1_1) ? oper1 : (((op bvcomp 3_2) = 1_1) ? (! (oper1 & oper2)) : 0_8))) : (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? ex_val : reg0) : reg0)) : (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? ex_val : reg0) : reg0)))) & ('RTL_registers[1]_prime' = (((! (! (inst[0:1] bvcomp 0_2))) = 1_1) ? ((w1 = 1_1) ? (((! (! (rd1 bvcomp 0_2))) = 1_1) ? (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg1 : (((rd2 bvcomp 1_2) = 1_1) ? ex_val : reg1)) : reg1) : (((rd1 bvcomp 1_2) = 1_1) ? (((op bvcomp 1_2) = 1_1) ? (oper1 + oper2) : (((op bvcomp 2_2) = 1_1) ? oper1 : (((op bvcomp 3_2) = 1_1) ? (! (oper1 & oper2)) : 0_8))) : (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg1 : (((rd2 bvcomp 1_2) = 1_1) ? ex_val : reg1)) : reg1))) : (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg1 : (((rd2 bvcomp 1_2) = 1_1) ? ex_val : reg1)) : reg1)) : (((inst[0:1] bvcomp 1_2) = 1_1) ? ((((! (! ((((inst[4:5] bvcomp 3_2) = 1_1) ? s3 : (((inst[4:5] bvcomp 2_2) = 1_1) ? s2 : (((inst[4:5] bvcomp 1_2) = 1_1) ? s1 : (((! (! (inst[4:5] bvcomp 0_2))) = 1_1) ? s0 : 0_2)))) bvcomp 0_2))) = 1_1) ? (((inst[4:5] bvcomp 3_2) = 1_1) ? reg3 : (((inst[4:5] bvcomp 2_2) = 1_1) ? reg2 : (((inst[4:5] bvcomp 1_2) = 1_1) ? reg1 : (((! (! (inst[4:5] bvcomp 0_2))) = 1_1) ? reg0 : 0_8)))) : ((((((inst[4:5] bvcomp 3_2) = 1_1) ? s3 : (((inst[4:5] bvcomp 2_2) = 1_1) ? s2 : (((inst[4:5] bvcomp 1_2) = 1_1) ? s1 : (((! (! (inst[4:5] bvcomp 0_2))) = 1_1) ? s0 : 0_2)))) bvcomp 1_2) = 1_1) ? ex_val : (((op bvcomp 1_2) = 1_1) ? (oper1 + oper2) : (((op bvcomp 2_2) = 1_1) ? oper1 : (((op bvcomp 3_2) = 1_1) ? (! (oper1 & oper2)) : 0_8))))) + (((! (! ((((inst[2:3] bvcomp 3_2) = 1_1) ? s3 : (((inst[2:3] bvcomp 2_2) = 1_1) ? s2 : (((inst[2:3] bvcomp 1_2) = 1_1) ? s1 : (((! (! (inst[2:3] bvcomp 0_2))) = 1_1) ? s0 : 0_2)))) bvcomp 0_2))) = 1_1) ? (((inst[2:3] bvcomp 3_2) = 1_1) ? reg3 : (((inst[2:3] bvcomp 2_2) = 1_1) ? reg2 : (((inst[2:3] bvcomp 1_2) = 1_1) ? reg1 : (((! (! (inst[2:3] bvcomp 0_2))) = 1_1) ? reg0 : 0_8)))) : ((((((inst[2:3] bvcomp 3_2) = 1_1) ? s3 : (((inst[2:3] bvcomp 2_2) = 1_1) ? s2 : (((inst[2:3] bvcomp 1_2) = 1_1) ? s1 : (((! (! (inst[2:3] bvcomp 0_2))) = 1_1) ? s0 : 0_2)))) bvcomp 1_2) = 1_1) ? ex_val : (((op bvcomp 1_2) = 1_1) ? (oper1 + oper2) : (((op bvcomp 2_2) = 1_1) ? oper1 : (((op bvcomp 3_2) = 1_1) ? (! (oper1 & oper2)) : 0_8)))))) : ((w1 = 1_1) ? (((! (! (rd1 bvcomp 0_2))) = 1_1) ? (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg1 : (((rd2 bvcomp 1_2) = 1_1) ? ex_val : reg1)) : reg1) : (((rd1 bvcomp 1_2) = 1_1) ? (((op bvcomp 1_2) = 1_1) ? (oper1 + oper2) : (((op bvcomp 2_2) = 1_1) ? oper1 : (((op bvcomp 3_2) = 1_1) ? (! (oper1 & oper2)) : 0_8))) : (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg1 : (((rd2 bvcomp 1_2) = 1_1) ? ex_val : reg1)) : reg1))) : (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg1 : (((rd2 bvcomp 1_2) = 1_1) ? ex_val : reg1)) : reg1)))))) & ('RTL_registers[2]_prime' = (((! (! (inst[0:1] bvcomp 0_2))) = 1_1) ? ((w1 = 1_1) ? (((! (! (rd1 bvcomp 0_2))) = 1_1) ? (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg2 : (((rd2 bvcomp 1_2) = 1_1) ? reg2 : (((rd2 bvcomp 2_2) = 1_1) ? ex_val : reg2))) : reg2) : (((rd1 bvcomp 1_2) = 1_1) ? (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg2 : (((rd2 bvcomp 1_2) = 1_1) ? reg2 : (((rd2 bvcomp 2_2) = 1_1) ? ex_val : reg2))) : reg2) : (((rd1 bvcomp 2_2) = 1_1) ? (((op bvcomp 1_2) = 1_1) ? (oper1 + oper2) : (((op bvcomp 2_2) = 1_1) ? oper1 : (((op bvcomp 3_2) = 1_1) ? (! (oper1 & oper2)) : 0_8))) : (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg2 : (((rd2 bvcomp 1_2) = 1_1) ? reg2 : (((rd2 bvcomp 2_2) = 1_1) ? ex_val : reg2))) : reg2)))) : (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg2 : (((rd2 bvcomp 1_2) = 1_1) ? reg2 : (((rd2 bvcomp 2_2) = 1_1) ? ex_val : reg2))) : reg2)) : (((inst[0:1] bvcomp 1_2) = 1_1) ? ((w1 = 1_1) ? (((! (! (rd1 bvcomp 0_2))) = 1_1) ? (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg2 : (((rd2 bvcomp 1_2) = 1_1) ? reg2 : (((rd2 bvcomp 2_2) = 1_1) ? ex_val : reg2))) : reg2) : (((rd1 bvcomp 1_2) = 1_1) ? (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg2 : (((rd2 bvcomp 1_2) = 1_1) ? reg2 : (((rd2 bvcomp 2_2) = 1_1) ? ex_val : reg2))) : reg2) : (((rd1 bvcomp 2_2) = 1_1) ? (((op bvcomp 1_2) = 1_1) ? (oper1 + oper2) : (((op bvcomp 2_2) = 1_1) ? oper1 : (((op bvcomp 3_2) = 1_1) ? (! (oper1 & oper2)) : 0_8))) : (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg2 : (((rd2 bvcomp 1_2) = 1_1) ? reg2 : (((rd2 bvcomp 2_2) = 1_1) ? ex_val : reg2))) : reg2)))) : (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg2 : (((rd2 bvcomp 1_2) = 1_1) ? reg2 : (((rd2 bvcomp 2_2) = 1_1) ? ex_val : reg2))) : reg2)) : (((inst[0:1] bvcomp 2_2) = 1_1) ? ((((! (! ((((inst[4:5] bvcomp 3_2) = 1_1) ? s3 : (((inst[4:5] bvcomp 2_2) = 1_1) ? s2 : (((inst[4:5] bvcomp 1_2) = 1_1) ? s1 : (((! (! (inst[4:5] bvcomp 0_2))) = 1_1) ? s0 : 0_2)))) bvcomp 0_2))) = 1_1) ? (((inst[4:5] bvcomp 3_2) = 1_1) ? reg3 : (((inst[4:5] bvcomp 2_2) = 1_1) ? reg2 : (((inst[4:5] bvcomp 1_2) = 1_1) ? reg1 : (((! (! (inst[4:5] bvcomp 0_2))) = 1_1) ? reg0 : 0_8)))) : ((((((inst[4:5] bvcomp 3_2) = 1_1) ? s3 : (((inst[4:5] bvcomp 2_2) = 1_1) ? s2 : (((inst[4:5] bvcomp 1_2) = 1_1) ? s1 : (((! (! (inst[4:5] bvcomp 0_2))) = 1_1) ? s0 : 0_2)))) bvcomp 1_2) = 1_1) ? ex_val : (((op bvcomp 1_2) = 1_1) ? (oper1 + oper2) : (((op bvcomp 2_2) = 1_1) ? oper1 : (((op bvcomp 3_2) = 1_1) ? (! (oper1 & oper2)) : 0_8))))) + (((! (! ((((inst[2:3] bvcomp 3_2) = 1_1) ? s3 : (((inst[2:3] bvcomp 2_2) = 1_1) ? s2 : (((inst[2:3] bvcomp 1_2) = 1_1) ? s1 : (((! (! (inst[2:3] bvcomp 0_2))) = 1_1) ? s0 : 0_2)))) bvcomp 0_2))) = 1_1) ? (((inst[2:3] bvcomp 3_2) = 1_1) ? reg3 : (((inst[2:3] bvcomp 2_2) = 1_1) ? reg2 : (((inst[2:3] bvcomp 1_2) = 1_1) ? reg1 : (((! (! (inst[2:3] bvcomp 0_2))) = 1_1) ? reg0 : 0_8)))) : ((((((inst[2:3] bvcomp 3_2) = 1_1) ? s3 : (((inst[2:3] bvcomp 2_2) = 1_1) ? s2 : (((inst[2:3] bvcomp 1_2) = 1_1) ? s1 : (((! (! (inst[2:3] bvcomp 0_2))) = 1_1) ? s0 : 0_2)))) bvcomp 1_2) = 1_1) ? ex_val : (((op bvcomp 1_2) = 1_1) ? (oper1 + oper2) : (((op bvcomp 2_2) = 1_1) ? oper1 : (((op bvcomp 3_2) = 1_1) ? (! (oper1 & oper2)) : 0_8)))))) : ((w1 = 1_1) ? (((! (! (rd1 bvcomp 0_2))) = 1_1) ? (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg2 : (((rd2 bvcomp 1_2) = 1_1) ? reg2 : (((rd2 bvcomp 2_2) = 1_1) ? ex_val : reg2))) : reg2) : (((rd1 bvcomp 1_2) = 1_1) ? (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg2 : (((rd2 bvcomp 1_2) = 1_1) ? reg2 : (((rd2 bvcomp 2_2) = 1_1) ? ex_val : reg2))) : reg2) : (((rd1 bvcomp 2_2) = 1_1) ? (((op bvcomp 1_2) = 1_1) ? (oper1 + oper2) : (((op bvcomp 2_2) = 1_1) ? oper1 : (((op bvcomp 3_2) = 1_1) ? (! (oper1 & oper2)) : 0_8))) : (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg2 : (((rd2 bvcomp 1_2) = 1_1) ? reg2 : (((rd2 bvcomp 2_2) = 1_1) ? ex_val : reg2))) : reg2)))) : (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg2 : (((rd2 bvcomp 1_2) = 1_1) ? reg2 : (((rd2 bvcomp 2_2) = 1_1) ? ex_val : reg2))) : reg2))))))) & ('RTL_registers[3]_prime' = (((! (! (inst[0:1] bvcomp 0_2))) = 1_1) ? ((w1 = 1_1) ? (((! (! (rd1 bvcomp 0_2))) = 1_1) ? (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg3 : (((rd2 bvcomp 1_2) = 1_1) ? reg3 : (((rd2 bvcomp 2_2) = 1_1) ? reg3 : (((rd2 bvcomp 3_2) = 1_1) ? ex_val : reg3)))) : reg3) : (((rd1 bvcomp 1_2) = 1_1) ? (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg3 : (((rd2 bvcomp 1_2) = 1_1) ? reg3 : (((rd2 bvcomp 2_2) = 1_1) ? reg3 : (((rd2 bvcomp 3_2) = 1_1) ? ex_val : reg3)))) : reg3) : (((rd1 bvcomp 2_2) = 1_1) ? (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg3 : (((rd2 bvcomp 1_2) = 1_1) ? reg3 : (((rd2 bvcomp 2_2) = 1_1) ? reg3 : (((rd2 bvcomp 3_2) = 1_1) ? ex_val : reg3)))) : reg3) : (((rd1 bvcomp 3_2) = 1_1) ? (((op bvcomp 1_2) = 1_1) ? (oper1 + oper2) : (((op bvcomp 2_2) = 1_1) ? oper1 : (((op bvcomp 3_2) = 1_1) ? (! (oper1 & oper2)) : 0_8))) : (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg3 : (((rd2 bvcomp 1_2) = 1_1) ? reg3 : (((rd2 bvcomp 2_2) = 1_1) ? reg3 : (((rd2 bvcomp 3_2) = 1_1) ? ex_val : reg3)))) : reg3))))) : (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg3 : (((rd2 bvcomp 1_2) = 1_1) ? reg3 : (((rd2 bvcomp 2_2) = 1_1) ? reg3 : (((rd2 bvcomp 3_2) = 1_1) ? ex_val : reg3)))) : reg3)) : (((inst[0:1] bvcomp 1_2) = 1_1) ? ((w1 = 1_1) ? (((! (! (rd1 bvcomp 0_2))) = 1_1) ? (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg3 : (((rd2 bvcomp 1_2) = 1_1) ? reg3 : (((rd2 bvcomp 2_2) = 1_1) ? reg3 : (((rd2 bvcomp 3_2) = 1_1) ? ex_val : reg3)))) : reg3) : (((rd1 bvcomp 1_2) = 1_1) ? (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg3 : (((rd2 bvcomp 1_2) = 1_1) ? reg3 : (((rd2 bvcomp 2_2) = 1_1) ? reg3 : (((rd2 bvcomp 3_2) = 1_1) ? ex_val : reg3)))) : reg3) : (((rd1 bvcomp 2_2) = 1_1) ? (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg3 : (((rd2 bvcomp 1_2) = 1_1) ? reg3 : (((rd2 bvcomp 2_2) = 1_1) ? reg3 : (((rd2 bvcomp 3_2) = 1_1) ? ex_val : reg3)))) : reg3) : (((rd1 bvcomp 3_2) = 1_1) ? (((op bvcomp 1_2) = 1_1) ? (oper1 + oper2) : (((op bvcomp 2_2) = 1_1) ? oper1 : (((op bvcomp 3_2) = 1_1) ? (! (oper1 & oper2)) : 0_8))) : (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg3 : (((rd2 bvcomp 1_2) = 1_1) ? reg3 : (((rd2 bvcomp 2_2) = 1_1) ? reg3 : (((rd2 bvcomp 3_2) = 1_1) ? ex_val : reg3)))) : reg3))))) : (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg3 : (((rd2 bvcomp 1_2) = 1_1) ? reg3 : (((rd2 bvcomp 2_2) = 1_1) ? reg3 : (((rd2 bvcomp 3_2) = 1_1) ? ex_val : reg3)))) : reg3)) : (((inst[0:1] bvcomp 2_2) = 1_1) ? ((w1 = 1_1) ? (((! (! (rd1 bvcomp 0_2))) = 1_1) ? (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg3 : (((rd2 bvcomp 1_2) = 1_1) ? reg3 : (((rd2 bvcomp 2_2) = 1_1) ? reg3 : (((rd2 bvcomp 3_2) = 1_1) ? ex_val : reg3)))) : reg3) : (((rd1 bvcomp 1_2) = 1_1) ? (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg3 : (((rd2 bvcomp 1_2) = 1_1) ? reg3 : (((rd2 bvcomp 2_2) = 1_1) ? reg3 : (((rd2 bvcomp 3_2) = 1_1) ? ex_val : reg3)))) : reg3) : (((rd1 bvcomp 2_2) = 1_1) ? (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg3 : (((rd2 bvcomp 1_2) = 1_1) ? reg3 : (((rd2 bvcomp 2_2) = 1_1) ? reg3 : (((rd2 bvcomp 3_2) = 1_1) ? ex_val : reg3)))) : reg3) : (((rd1 bvcomp 3_2) = 1_1) ? (((op bvcomp 1_2) = 1_1) ? (oper1 + oper2) : (((op bvcomp 2_2) = 1_1) ? oper1 : (((op bvcomp 3_2) = 1_1) ? (! (oper1 & oper2)) : 0_8))) : (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg3 : (((rd2 bvcomp 1_2) = 1_1) ? reg3 : (((rd2 bvcomp 2_2) = 1_1) ? reg3 : (((rd2 bvcomp 3_2) = 1_1) ? ex_val : reg3)))) : reg3))))) : (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg3 : (((rd2 bvcomp 1_2) = 1_1) ? reg3 : (((rd2 bvcomp 2_2) = 1_1) ? reg3 : (((rd2 bvcomp 3_2) = 1_1) ? ex_val : reg3)))) : reg3)) : (((inst[0:1] bvcomp 3_2) = 1_1) ? ((((! (! ((((inst[4:5] bvcomp 3_2) = 1_1) ? s3 : (((inst[4:5] bvcomp 2_2) = 1_1) ? s2 : (((inst[4:5] bvcomp 1_2) = 1_1) ? s1 : (((! (! (inst[4:5] bvcomp 0_2))) = 1_1) ? s0 : 0_2)))) bvcomp 0_2))) = 1_1) ? (((inst[4:5] bvcomp 3_2) = 1_1) ? reg3 : (((inst[4:5] bvcomp 2_2) = 1_1) ? reg2 : (((inst[4:5] bvcomp 1_2) = 1_1) ? reg1 : (((! (! (inst[4:5] bvcomp 0_2))) = 1_1) ? reg0 : 0_8)))) : ((((((inst[4:5] bvcomp 3_2) = 1_1) ? s3 : (((inst[4:5] bvcomp 2_2) = 1_1) ? s2 : (((inst[4:5] bvcomp 1_2) = 1_1) ? s1 : (((! (! (inst[4:5] bvcomp 0_2))) = 1_1) ? s0 : 0_2)))) bvcomp 1_2) = 1_1) ? ex_val : (((op bvcomp 1_2) = 1_1) ? (oper1 + oper2) : (((op bvcomp 2_2) = 1_1) ? oper1 : (((op bvcomp 3_2) = 1_1) ? (! (oper1 & oper2)) : 0_8))))) + (((! (! ((((inst[2:3] bvcomp 3_2) = 1_1) ? s3 : (((inst[2:3] bvcomp 2_2) = 1_1) ? s2 : (((inst[2:3] bvcomp 1_2) = 1_1) ? s1 : (((! (! (inst[2:3] bvcomp 0_2))) = 1_1) ? s0 : 0_2)))) bvcomp 0_2))) = 1_1) ? (((inst[2:3] bvcomp 3_2) = 1_1) ? reg3 : (((inst[2:3] bvcomp 2_2) = 1_1) ? reg2 : (((inst[2:3] bvcomp 1_2) = 1_1) ? reg1 : (((! (! (inst[2:3] bvcomp 0_2))) = 1_1) ? reg0 : 0_8)))) : ((((((inst[2:3] bvcomp 3_2) = 1_1) ? s3 : (((inst[2:3] bvcomp 2_2) = 1_1) ? s2 : (((inst[2:3] bvcomp 1_2) = 1_1) ? s1 : (((! (! (inst[2:3] bvcomp 0_2))) = 1_1) ? s0 : 0_2)))) bvcomp 1_2) = 1_1) ? ex_val : (((op bvcomp 1_2) = 1_1) ? (oper1 + oper2) : (((op bvcomp 2_2) = 1_1) ? oper1 : (((op bvcomp 3_2) = 1_1) ? (! (oper1 & oper2)) : 0_8)))))) : ((w1 = 1_1) ? (((! (! (rd1 bvcomp 0_2))) = 1_1) ? (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg3 : (((rd2 bvcomp 1_2) = 1_1) ? reg3 : (((rd2 bvcomp 2_2) = 1_1) ? reg3 : (((rd2 bvcomp 3_2) = 1_1) ? ex_val : reg3)))) : reg3) : (((rd1 bvcomp 1_2) = 1_1) ? (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg3 : (((rd2 bvcomp 1_2) = 1_1) ? reg3 : (((rd2 bvcomp 2_2) = 1_1) ? reg3 : (((rd2 bvcomp 3_2) = 1_1) ? ex_val : reg3)))) : reg3) : (((rd1 bvcomp 2_2) = 1_1) ? (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg3 : (((rd2 bvcomp 1_2) = 1_1) ? reg3 : (((rd2 bvcomp 2_2) = 1_1) ? reg3 : (((rd2 bvcomp 3_2) = 1_1) ? ex_val : reg3)))) : reg3) : (((rd1 bvcomp 3_2) = 1_1) ? (((op bvcomp 1_2) = 1_1) ? (oper1 + oper2) : (((op bvcomp 2_2) = 1_1) ? oper1 : (((op bvcomp 3_2) = 1_1) ? (! (oper1 & oper2)) : 0_8))) : (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg3 : (((rd2 bvcomp 1_2) = 1_1) ? reg3 : (((rd2 bvcomp 2_2) = 1_1) ? reg3 : (((rd2 bvcomp 3_2) = 1_1) ? ex_val : reg3)))) : reg3))))) : (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg3 : (((rd2 bvcomp 1_2) = 1_1) ? reg3 : (((rd2 bvcomp 2_2) = 1_1) ? reg3 : (((rd2 bvcomp 3_2) = 1_1) ? ex_val : reg3)))) : reg3))))))))) 
    & 
    ((__START___prime = 1_1) -> ((ILA_r0_prime = ((w1 = 1_1) ? (((! (! (rd1 bvcomp 0_2))) = 1_1) ? (((op bvcomp 1_2) = 1_1) ? (oper1 + oper2) : (((op bvcomp 2_2) = 1_1) ? oper1 : (((op bvcomp 3_2) = 1_1) ? (! (oper1 & oper2)) : 0_8))) : (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? ex_val : reg0) : reg0)) : (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? ex_val : reg0) : reg0))) & (ILA_r1_prime = ((w1 = 1_1) ? (((! (! (rd1 bvcomp 0_2))) = 1_1) ? (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg1 : (((rd2 bvcomp 1_2) = 1_1) ? ex_val : reg1)) : reg1) : (((rd1 bvcomp 1_2) = 1_1) ? (((op bvcomp 1_2) = 1_1) ? (oper1 + oper2) : (((op bvcomp 2_2) = 1_1) ? oper1 : (((op bvcomp 3_2) = 1_1) ? (! (oper1 & oper2)) : 0_8))) : (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg1 : (((rd2 bvcomp 1_2) = 1_1) ? ex_val : reg1)) : reg1))) : (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg1 : (((rd2 bvcomp 1_2) = 1_1) ? ex_val : reg1)) : reg1))) & (ILA_r2_prime = ((w1 = 1_1) ? (((! (! (rd1 bvcomp 0_2))) = 1_1) ? (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg2 : (((rd2 bvcomp 1_2) = 1_1) ? reg2 : (((rd2 bvcomp 2_2) = 1_1) ? ex_val : reg2))) : reg2) : (((rd1 bvcomp 1_2) = 1_1) ? (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg2 : (((rd2 bvcomp 1_2) = 1_1) ? reg2 : (((rd2 bvcomp 2_2) = 1_1) ? ex_val : reg2))) : reg2) : (((rd1 bvcomp 2_2) = 1_1) ? (((op bvcomp 1_2) = 1_1) ? (oper1 + oper2) : (((op bvcomp 2_2) = 1_1) ? oper1 : (((op bvcomp 3_2) = 1_1) ? (! (oper1 & oper2)) : 0_8))) : (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg2 : (((rd2 bvcomp 1_2) = 1_1) ? reg2 : (((rd2 bvcomp 2_2) = 1_1) ? ex_val : reg2))) : reg2)))) : (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg2 : (((rd2 bvcomp 1_2) = 1_1) ? reg2 : (((rd2 bvcomp 2_2) = 1_1) ? ex_val : reg2))) : reg2))) & (ILA_r3_prime = ((w1 = 1_1) ? (((! (! (rd1 bvcomp 0_2))) = 1_1) ? (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg3 : (((rd2 bvcomp 1_2) = 1_1) ? reg3 : (((rd2 bvcomp 2_2) = 1_1) ? reg3 : (((rd2 bvcomp 3_2) = 1_1) ? ex_val : reg3)))) : reg3) : (((rd1 bvcomp 1_2) = 1_1) ? (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg3 : (((rd2 bvcomp 1_2) = 1_1) ? reg3 : (((rd2 bvcomp 2_2) = 1_1) ? reg3 : (((rd2 bvcomp 3_2) = 1_1) ? ex_val : reg3)))) : reg3) : (((rd1 bvcomp 2_2) = 1_1) ? (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg3 : (((rd2 bvcomp 1_2) = 1_1) ? reg3 : (((rd2 bvcomp 2_2) = 1_1) ? reg3 : (((rd2 bvcomp 3_2) = 1_1) ? ex_val : reg3)))) : reg3) : (((rd1 bvcomp 3_2) = 1_1) ? (((op bvcomp 1_2) = 1_1) ? (oper1 + oper2) : (((op bvcomp 2_2) = 1_1) ? oper1 : (((op bvcomp 3_2) = 1_1) ? (! (oper1 & oper2)) : 0_8))) : (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg3 : (((rd2 bvcomp 1_2) = 1_1) ? reg3 : (((rd2 bvcomp 2_2) = 1_1) ? reg3 : (((rd2 bvcomp 3_2) = 1_1) ? ex_val : reg3)))) : reg3))))) : (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg3 : (((rd2 bvcomp 1_2) = 1_1) ? reg3 : (((rd2 bvcomp 2_2) = 1_1) ? reg3 : (((rd2 bvcomp 3_2) = 1_1) ? ex_val : reg3)))) : reg3))))) 
    & 
    ((__START___prime = 1_1) -> ((ILA_r0_prime = ((w1 = 1_1) ? (((! (! (rd1 bvcomp 0_2))) = 1_1) ? (((op bvcomp 1_2) = 1_1) ? (oper1 + oper2) : (((op bvcomp 2_2) = 1_1) ? oper1 : (((op bvcomp 3_2) = 1_1) ? (! (oper1 & oper2)) : 0_8))) : (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? ex_val : reg0) : reg0)) : (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? ex_val : reg0) : reg0))) & (ILA_r1_prime = ((w1 = 1_1) ? (((! (! (rd1 bvcomp 0_2))) = 1_1) ? (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg1 : (((rd2 bvcomp 1_2) = 1_1) ? ex_val : reg1)) : reg1) : (((rd1 bvcomp 1_2) = 1_1) ? (((op bvcomp 1_2) = 1_1) ? (oper1 + oper2) : (((op bvcomp 2_2) = 1_1) ? oper1 : (((op bvcomp 3_2) = 1_1) ? (! (oper1 & oper2)) : 0_8))) : (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg1 : (((rd2 bvcomp 1_2) = 1_1) ? ex_val : reg1)) : reg1))) : (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg1 : (((rd2 bvcomp 1_2) = 1_1) ? ex_val : reg1)) : reg1))) & (ILA_r2_prime = ((w1 = 1_1) ? (((! (! (rd1 bvcomp 0_2))) = 1_1) ? (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg2 : (((rd2 bvcomp 1_2) = 1_1) ? reg2 : (((rd2 bvcomp 2_2) = 1_1) ? ex_val : reg2))) : reg2) : (((rd1 bvcomp 1_2) = 1_1) ? (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg2 : (((rd2 bvcomp 1_2) = 1_1) ? reg2 : (((rd2 bvcomp 2_2) = 1_1) ? ex_val : reg2))) : reg2) : (((rd1 bvcomp 2_2) = 1_1) ? (((op bvcomp 1_2) = 1_1) ? (oper1 + oper2) : (((op bvcomp 2_2) = 1_1) ? oper1 : (((op bvcomp 3_2) = 1_1) ? (! (oper1 & oper2)) : 0_8))) : (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg2 : (((rd2 bvcomp 1_2) = 1_1) ? reg2 : (((rd2 bvcomp 2_2) = 1_1) ? ex_val : reg2))) : reg2)))) : (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg2 : (((rd2 bvcomp 1_2) = 1_1) ? reg2 : (((rd2 bvcomp 2_2) = 1_1) ? ex_val : reg2))) : reg2))) & (ILA_r3_prime = ((w1 = 1_1) ? (((! (! (rd1 bvcomp 0_2))) = 1_1) ? (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg3 : (((rd2 bvcomp 1_2) = 1_1) ? reg3 : (((rd2 bvcomp 2_2) = 1_1) ? reg3 : (((rd2 bvcomp 3_2) = 1_1) ? ex_val : reg3)))) : reg3) : (((rd1 bvcomp 1_2) = 1_1) ? (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg3 : (((rd2 bvcomp 1_2) = 1_1) ? reg3 : (((rd2 bvcomp 2_2) = 1_1) ? reg3 : (((rd2 bvcomp 3_2) = 1_1) ? ex_val : reg3)))) : reg3) : (((rd1 bvcomp 2_2) = 1_1) ? (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg3 : (((rd2 bvcomp 1_2) = 1_1) ? reg3 : (((rd2 bvcomp 2_2) = 1_1) ? reg3 : (((rd2 bvcomp 3_2) = 1_1) ? ex_val : reg3)))) : reg3) : (((rd1 bvcomp 3_2) = 1_1) ? (((op bvcomp 1_2) = 1_1) ? (oper1 + oper2) : (((op bvcomp 2_2) = 1_1) ? oper1 : (((op bvcomp 3_2) = 1_1) ? (! (oper1 & oper2)) : 0_8))) : (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg3 : (((rd2 bvcomp 1_2) = 1_1) ? reg3 : (((rd2 bvcomp 2_2) = 1_1) ? reg3 : (((rd2 bvcomp 3_2) = 1_1) ? ex_val : reg3)))) : reg3))))) : (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg3 : (((rd2 bvcomp 1_2) = 1_1) ? reg3 : (((rd2 bvcomp 2_2) = 1_1) ? reg3 : (((rd2 bvcomp 3_2) = 1_1) ? ex_val : reg3)))) : reg3))))) 
    & 
    ((__STARTED___prime = 1_1) -> ((ILA_r0_prime = (((! (! (inst[0:1] bvcomp 0_2))) = 1_1) ? ((((! (! ((((inst[4:5] bvcomp 3_2) = 1_1) ? s3 : (((inst[4:5] bvcomp 2_2) = 1_1) ? s2 : (((inst[4:5] bvcomp 1_2) = 1_1) ? s1 : (((! (! (inst[4:5] bvcomp 0_2))) = 1_1) ? s0 : 0_2)))) bvcomp 0_2))) = 1_1) ? (((inst[4:5] bvcomp 3_2) = 1_1) ? reg3 : (((inst[4:5] bvcomp 2_2) = 1_1) ? reg2 : (((inst[4:5] bvcomp 1_2) = 1_1) ? reg1 : (((! (! (inst[4:5] bvcomp 0_2))) = 1_1) ? reg0 : 0_8)))) : ((((((inst[4:5] bvcomp 3_2) = 1_1) ? s3 : (((inst[4:5] bvcomp 2_2) = 1_1) ? s2 : (((inst[4:5] bvcomp 1_2) = 1_1) ? s1 : (((! (! (inst[4:5] bvcomp 0_2))) = 1_1) ? s0 : 0_2)))) bvcomp 1_2) = 1_1) ? ex_val : (((op bvcomp 1_2) = 1_1) ? (oper1 + oper2) : (((op bvcomp 2_2) = 1_1) ? oper1 : (((op bvcomp 3_2) = 1_1) ? (! (oper1 & oper2)) : 0_8))))) + (((! (! ((((inst[2:3] bvcomp 3_2) = 1_1) ? s3 : (((inst[2:3] bvcomp 2_2) = 1_1) ? s2 : (((inst[2:3] bvcomp 1_2) = 1_1) ? s1 : (((! (! (inst[2:3] bvcomp 0_2))) = 1_1) ? s0 : 0_2)))) bvcomp 0_2))) = 1_1) ? (((inst[2:3] bvcomp 3_2) = 1_1) ? reg3 : (((inst[2:3] bvcomp 2_2) = 1_1) ? reg2 : (((inst[2:3] bvcomp 1_2) = 1_1) ? reg1 : (((! (! (inst[2:3] bvcomp 0_2))) = 1_1) ? reg0 : 0_8)))) : ((((((inst[2:3] bvcomp 3_2) = 1_1) ? s3 : (((inst[2:3] bvcomp 2_2) = 1_1) ? s2 : (((inst[2:3] bvcomp 1_2) = 1_1) ? s1 : (((! (! (inst[2:3] bvcomp 0_2))) = 1_1) ? s0 : 0_2)))) bvcomp 1_2) = 1_1) ? ex_val : (((op bvcomp 1_2) = 1_1) ? (oper1 + oper2) : (((op bvcomp 2_2) = 1_1) ? oper1 : (((op bvcomp 3_2) = 1_1) ? (! (oper1 & oper2)) : 0_8)))))) : ((w1 = 1_1) ? (((! (! (rd1 bvcomp 0_2))) = 1_1) ? (((op bvcomp 1_2) = 1_1) ? (oper1 + oper2) : (((op bvcomp 2_2) = 1_1) ? oper1 : (((op bvcomp 3_2) = 1_1) ? (! (oper1 & oper2)) : 0_8))) : (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? ex_val : reg0) : reg0)) : (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? ex_val : reg0) : reg0)))) & (ILA_r1_prime = (((! (! (inst[0:1] bvcomp 0_2))) = 1_1) ? ((w1 = 1_1) ? (((! (! (rd1 bvcomp 0_2))) = 1_1) ? (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg1 : (((rd2 bvcomp 1_2) = 1_1) ? ex_val : reg1)) : reg1) : (((rd1 bvcomp 1_2) = 1_1) ? (((op bvcomp 1_2) = 1_1) ? (oper1 + oper2) : (((op bvcomp 2_2) = 1_1) ? oper1 : (((op bvcomp 3_2) = 1_1) ? (! (oper1 & oper2)) : 0_8))) : (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg1 : (((rd2 bvcomp 1_2) = 1_1) ? ex_val : reg1)) : reg1))) : (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg1 : (((rd2 bvcomp 1_2) = 1_1) ? ex_val : reg1)) : reg1)) : (((inst[0:1] bvcomp 1_2) = 1_1) ? ((((! (! ((((inst[4:5] bvcomp 3_2) = 1_1) ? s3 : (((inst[4:5] bvcomp 2_2) = 1_1) ? s2 : (((inst[4:5] bvcomp 1_2) = 1_1) ? s1 : (((! (! (inst[4:5] bvcomp 0_2))) = 1_1) ? s0 : 0_2)))) bvcomp 0_2))) = 1_1) ? (((inst[4:5] bvcomp 3_2) = 1_1) ? reg3 : (((inst[4:5] bvcomp 2_2) = 1_1) ? reg2 : (((inst[4:5] bvcomp 1_2) = 1_1) ? reg1 : (((! (! (inst[4:5] bvcomp 0_2))) = 1_1) ? reg0 : 0_8)))) : ((((((inst[4:5] bvcomp 3_2) = 1_1) ? s3 : (((inst[4:5] bvcomp 2_2) = 1_1) ? s2 : (((inst[4:5] bvcomp 1_2) = 1_1) ? s1 : (((! (! (inst[4:5] bvcomp 0_2))) = 1_1) ? s0 : 0_2)))) bvcomp 1_2) = 1_1) ? ex_val : (((op bvcomp 1_2) = 1_1) ? (oper1 + oper2) : (((op bvcomp 2_2) = 1_1) ? oper1 : (((op bvcomp 3_2) = 1_1) ? (! (oper1 & oper2)) : 0_8))))) + (((! (! ((((inst[2:3] bvcomp 3_2) = 1_1) ? s3 : (((inst[2:3] bvcomp 2_2) = 1_1) ? s2 : (((inst[2:3] bvcomp 1_2) = 1_1) ? s1 : (((! (! (inst[2:3] bvcomp 0_2))) = 1_1) ? s0 : 0_2)))) bvcomp 0_2))) = 1_1) ? (((inst[2:3] bvcomp 3_2) = 1_1) ? reg3 : (((inst[2:3] bvcomp 2_2) = 1_1) ? reg2 : (((inst[2:3] bvcomp 1_2) = 1_1) ? reg1 : (((! (! (inst[2:3] bvcomp 0_2))) = 1_1) ? reg0 : 0_8)))) : ((((((inst[2:3] bvcomp 3_2) = 1_1) ? s3 : (((inst[2:3] bvcomp 2_2) = 1_1) ? s2 : (((inst[2:3] bvcomp 1_2) = 1_1) ? s1 : (((! (! (inst[2:3] bvcomp 0_2))) = 1_1) ? s0 : 0_2)))) bvcomp 1_2) = 1_1) ? ex_val : (((op bvcomp 1_2) = 1_1) ? (oper1 + oper2) : (((op bvcomp 2_2) = 1_1) ? oper1 : (((op bvcomp 3_2) = 1_1) ? (! (oper1 & oper2)) : 0_8)))))) : ((w1 = 1_1) ? (((! (! (rd1 bvcomp 0_2))) = 1_1) ? (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg1 : (((rd2 bvcomp 1_2) = 1_1) ? ex_val : reg1)) : reg1) : (((rd1 bvcomp 1_2) = 1_1) ? (((op bvcomp 1_2) = 1_1) ? (oper1 + oper2) : (((op bvcomp 2_2) = 1_1) ? oper1 : (((op bvcomp 3_2) = 1_1) ? (! (oper1 & oper2)) : 0_8))) : (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg1 : (((rd2 bvcomp 1_2) = 1_1) ? ex_val : reg1)) : reg1))) : (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg1 : (((rd2 bvcomp 1_2) = 1_1) ? ex_val : reg1)) : reg1))))) & (ILA_r2_prime = (((! (! (inst[0:1] bvcomp 0_2))) = 1_1) ? ((w1 = 1_1) ? (((! (! (rd1 bvcomp 0_2))) = 1_1) ? (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg2 : (((rd2 bvcomp 1_2) = 1_1) ? reg2 : (((rd2 bvcomp 2_2) = 1_1) ? ex_val : reg2))) : reg2) : (((rd1 bvcomp 1_2) = 1_1) ? (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg2 : (((rd2 bvcomp 1_2) = 1_1) ? reg2 : (((rd2 bvcomp 2_2) = 1_1) ? ex_val : reg2))) : reg2) : (((rd1 bvcomp 2_2) = 1_1) ? (((op bvcomp 1_2) = 1_1) ? (oper1 + oper2) : (((op bvcomp 2_2) = 1_1) ? oper1 : (((op bvcomp 3_2) = 1_1) ? (! (oper1 & oper2)) : 0_8))) : (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg2 : (((rd2 bvcomp 1_2) = 1_1) ? reg2 : (((rd2 bvcomp 2_2) = 1_1) ? ex_val : reg2))) : reg2)))) : (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg2 : (((rd2 bvcomp 1_2) = 1_1) ? reg2 : (((rd2 bvcomp 2_2) = 1_1) ? ex_val : reg2))) : reg2)) : (((inst[0:1] bvcomp 1_2) = 1_1) ? ((w1 = 1_1) ? (((! (! (rd1 bvcomp 0_2))) = 1_1) ? (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg2 : (((rd2 bvcomp 1_2) = 1_1) ? reg2 : (((rd2 bvcomp 2_2) = 1_1) ? ex_val : reg2))) : reg2) : (((rd1 bvcomp 1_2) = 1_1) ? (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg2 : (((rd2 bvcomp 1_2) = 1_1) ? reg2 : (((rd2 bvcomp 2_2) = 1_1) ? ex_val : reg2))) : reg2) : (((rd1 bvcomp 2_2) = 1_1) ? (((op bvcomp 1_2) = 1_1) ? (oper1 + oper2) : (((op bvcomp 2_2) = 1_1) ? oper1 : (((op bvcomp 3_2) = 1_1) ? (! (oper1 & oper2)) : 0_8))) : (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg2 : (((rd2 bvcomp 1_2) = 1_1) ? reg2 : (((rd2 bvcomp 2_2) = 1_1) ? ex_val : reg2))) : reg2)))) : (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg2 : (((rd2 bvcomp 1_2) = 1_1) ? reg2 : (((rd2 bvcomp 2_2) = 1_1) ? ex_val : reg2))) : reg2)) : (((inst[0:1] bvcomp 2_2) = 1_1) ? ((((! (! ((((inst[4:5] bvcomp 3_2) = 1_1) ? s3 : (((inst[4:5] bvcomp 2_2) = 1_1) ? s2 : (((inst[4:5] bvcomp 1_2) = 1_1) ? s1 : (((! (! (inst[4:5] bvcomp 0_2))) = 1_1) ? s0 : 0_2)))) bvcomp 0_2))) = 1_1) ? (((inst[4:5] bvcomp 3_2) = 1_1) ? reg3 : (((inst[4:5] bvcomp 2_2) = 1_1) ? reg2 : (((inst[4:5] bvcomp 1_2) = 1_1) ? reg1 : (((! (! (inst[4:5] bvcomp 0_2))) = 1_1) ? reg0 : 0_8)))) : ((((((inst[4:5] bvcomp 3_2) = 1_1) ? s3 : (((inst[4:5] bvcomp 2_2) = 1_1) ? s2 : (((inst[4:5] bvcomp 1_2) = 1_1) ? s1 : (((! (! (inst[4:5] bvcomp 0_2))) = 1_1) ? s0 : 0_2)))) bvcomp 1_2) = 1_1) ? ex_val : (((op bvcomp 1_2) = 1_1) ? (oper1 + oper2) : (((op bvcomp 2_2) = 1_1) ? oper1 : (((op bvcomp 3_2) = 1_1) ? (! (oper1 & oper2)) : 0_8))))) + (((! (! ((((inst[2:3] bvcomp 3_2) = 1_1) ? s3 : (((inst[2:3] bvcomp 2_2) = 1_1) ? s2 : (((inst[2:3] bvcomp 1_2) = 1_1) ? s1 : (((! (! (inst[2:3] bvcomp 0_2))) = 1_1) ? s0 : 0_2)))) bvcomp 0_2))) = 1_1) ? (((inst[2:3] bvcomp 3_2) = 1_1) ? reg3 : (((inst[2:3] bvcomp 2_2) = 1_1) ? reg2 : (((inst[2:3] bvcomp 1_2) = 1_1) ? reg1 : (((! (! (inst[2:3] bvcomp 0_2))) = 1_1) ? reg0 : 0_8)))) : ((((((inst[2:3] bvcomp 3_2) = 1_1) ? s3 : (((inst[2:3] bvcomp 2_2) = 1_1) ? s2 : (((inst[2:3] bvcomp 1_2) = 1_1) ? s1 : (((! (! (inst[2:3] bvcomp 0_2))) = 1_1) ? s0 : 0_2)))) bvcomp 1_2) = 1_1) ? ex_val : (((op bvcomp 1_2) = 1_1) ? (oper1 + oper2) : (((op bvcomp 2_2) = 1_1) ? oper1 : (((op bvcomp 3_2) = 1_1) ? (! (oper1 & oper2)) : 0_8)))))) : ((w1 = 1_1) ? (((! (! (rd1 bvcomp 0_2))) = 1_1) ? (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg2 : (((rd2 bvcomp 1_2) = 1_1) ? reg2 : (((rd2 bvcomp 2_2) = 1_1) ? ex_val : reg2))) : reg2) : (((rd1 bvcomp 1_2) = 1_1) ? (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg2 : (((rd2 bvcomp 1_2) = 1_1) ? reg2 : (((rd2 bvcomp 2_2) = 1_1) ? ex_val : reg2))) : reg2) : (((rd1 bvcomp 2_2) = 1_1) ? (((op bvcomp 1_2) = 1_1) ? (oper1 + oper2) : (((op bvcomp 2_2) = 1_1) ? oper1 : (((op bvcomp 3_2) = 1_1) ? (! (oper1 & oper2)) : 0_8))) : (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg2 : (((rd2 bvcomp 1_2) = 1_1) ? reg2 : (((rd2 bvcomp 2_2) = 1_1) ? ex_val : reg2))) : reg2)))) : (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg2 : (((rd2 bvcomp 1_2) = 1_1) ? reg2 : (((rd2 bvcomp 2_2) = 1_1) ? ex_val : reg2))) : reg2)))))) & (ILA_r3_prime = (((! (! (inst[0:1] bvcomp 0_2))) = 1_1) ? ((w1 = 1_1) ? (((! (! (rd1 bvcomp 0_2))) = 1_1) ? (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg3 : (((rd2 bvcomp 1_2) = 1_1) ? reg3 : (((rd2 bvcomp 2_2) = 1_1) ? reg3 : (((rd2 bvcomp 3_2) = 1_1) ? ex_val : reg3)))) : reg3) : (((rd1 bvcomp 1_2) = 1_1) ? (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg3 : (((rd2 bvcomp 1_2) = 1_1) ? reg3 : (((rd2 bvcomp 2_2) = 1_1) ? reg3 : (((rd2 bvcomp 3_2) = 1_1) ? ex_val : reg3)))) : reg3) : (((rd1 bvcomp 2_2) = 1_1) ? (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg3 : (((rd2 bvcomp 1_2) = 1_1) ? reg3 : (((rd2 bvcomp 2_2) = 1_1) ? reg3 : (((rd2 bvcomp 3_2) = 1_1) ? ex_val : reg3)))) : reg3) : (((rd1 bvcomp 3_2) = 1_1) ? (((op bvcomp 1_2) = 1_1) ? (oper1 + oper2) : (((op bvcomp 2_2) = 1_1) ? oper1 : (((op bvcomp 3_2) = 1_1) ? (! (oper1 & oper2)) : 0_8))) : (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg3 : (((rd2 bvcomp 1_2) = 1_1) ? reg3 : (((rd2 bvcomp 2_2) = 1_1) ? reg3 : (((rd2 bvcomp 3_2) = 1_1) ? ex_val : reg3)))) : reg3))))) : (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg3 : (((rd2 bvcomp 1_2) = 1_1) ? reg3 : (((rd2 bvcomp 2_2) = 1_1) ? reg3 : (((rd2 bvcomp 3_2) = 1_1) ? ex_val : reg3)))) : reg3)) : (((inst[0:1] bvcomp 1_2) = 1_1) ? ((w1 = 1_1) ? (((! (! (rd1 bvcomp 0_2))) = 1_1) ? (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg3 : (((rd2 bvcomp 1_2) = 1_1) ? reg3 : (((rd2 bvcomp 2_2) = 1_1) ? reg3 : (((rd2 bvcomp 3_2) = 1_1) ? ex_val : reg3)))) : reg3) : (((rd1 bvcomp 1_2) = 1_1) ? (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg3 : (((rd2 bvcomp 1_2) = 1_1) ? reg3 : (((rd2 bvcomp 2_2) = 1_1) ? reg3 : (((rd2 bvcomp 3_2) = 1_1) ? ex_val : reg3)))) : reg3) : (((rd1 bvcomp 2_2) = 1_1) ? (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg3 : (((rd2 bvcomp 1_2) = 1_1) ? reg3 : (((rd2 bvcomp 2_2) = 1_1) ? reg3 : (((rd2 bvcomp 3_2) = 1_1) ? ex_val : reg3)))) : reg3) : (((rd1 bvcomp 3_2) = 1_1) ? (((op bvcomp 1_2) = 1_1) ? (oper1 + oper2) : (((op bvcomp 2_2) = 1_1) ? oper1 : (((op bvcomp 3_2) = 1_1) ? (! (oper1 & oper2)) : 0_8))) : (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg3 : (((rd2 bvcomp 1_2) = 1_1) ? reg3 : (((rd2 bvcomp 2_2) = 1_1) ? reg3 : (((rd2 bvcomp 3_2) = 1_1) ? ex_val : reg3)))) : reg3))))) : (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg3 : (((rd2 bvcomp 1_2) = 1_1) ? reg3 : (((rd2 bvcomp 2_2) = 1_1) ? reg3 : (((rd2 bvcomp 3_2) = 1_1) ? ex_val : reg3)))) : reg3)) : (((inst[0:1] bvcomp 2_2) = 1_1) ? ((w1 = 1_1) ? (((! (! (rd1 bvcomp 0_2))) = 1_1) ? (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg3 : (((rd2 bvcomp 1_2) = 1_1) ? reg3 : (((rd2 bvcomp 2_2) = 1_1) ? reg3 : (((rd2 bvcomp 3_2) = 1_1) ? ex_val : reg3)))) : reg3) : (((rd1 bvcomp 1_2) = 1_1) ? (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg3 : (((rd2 bvcomp 1_2) = 1_1) ? reg3 : (((rd2 bvcomp 2_2) = 1_1) ? reg3 : (((rd2 bvcomp 3_2) = 1_1) ? ex_val : reg3)))) : reg3) : (((rd1 bvcomp 2_2) = 1_1) ? (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg3 : (((rd2 bvcomp 1_2) = 1_1) ? reg3 : (((rd2 bvcomp 2_2) = 1_1) ? reg3 : (((rd2 bvcomp 3_2) = 1_1) ? ex_val : reg3)))) : reg3) : (((rd1 bvcomp 3_2) = 1_1) ? (((op bvcomp 1_2) = 1_1) ? (oper1 + oper2) : (((op bvcomp 2_2) = 1_1) ? oper1 : (((op bvcomp 3_2) = 1_1) ? (! (oper1 & oper2)) : 0_8))) : (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg3 : (((rd2 bvcomp 1_2) = 1_1) ? reg3 : (((rd2 bvcomp 2_2) = 1_1) ? reg3 : (((rd2 bvcomp 3_2) = 1_1) ? ex_val : reg3)))) : reg3))))) : (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg3 : (((rd2 bvcomp 1_2) = 1_1) ? reg3 : (((rd2 bvcomp 2_2) = 1_1) ? reg3 : (((rd2 bvcomp 3_2) = 1_1) ? ex_val : reg3)))) : reg3)) : (((inst[0:1] bvcomp 3_2) = 1_1) ? ((((! (! ((((inst[4:5] bvcomp 3_2) = 1_1) ? s3 : (((inst[4:5] bvcomp 2_2) = 1_1) ? s2 : (((inst[4:5] bvcomp 1_2) = 1_1) ? s1 : (((! (! (inst[4:5] bvcomp 0_2))) = 1_1) ? s0 : 0_2)))) bvcomp 0_2))) = 1_1) ? (((inst[4:5] bvcomp 3_2) = 1_1) ? reg3 : (((inst[4:5] bvcomp 2_2) = 1_1) ? reg2 : (((inst[4:5] bvcomp 1_2) = 1_1) ? reg1 : (((! (! (inst[4:5] bvcomp 0_2))) = 1_1) ? reg0 : 0_8)))) : ((((((inst[4:5] bvcomp 3_2) = 1_1) ? s3 : (((inst[4:5] bvcomp 2_2) = 1_1) ? s2 : (((inst[4:5] bvcomp 1_2) = 1_1) ? s1 : (((! (! (inst[4:5] bvcomp 0_2))) = 1_1) ? s0 : 0_2)))) bvcomp 1_2) = 1_1) ? ex_val : (((op bvcomp 1_2) = 1_1) ? (oper1 + oper2) : (((op bvcomp 2_2) = 1_1) ? oper1 : (((op bvcomp 3_2) = 1_1) ? (! (oper1 & oper2)) : 0_8))))) + (((! (! ((((inst[2:3] bvcomp 3_2) = 1_1) ? s3 : (((inst[2:3] bvcomp 2_2) = 1_1) ? s2 : (((inst[2:3] bvcomp 1_2) = 1_1) ? s1 : (((! (! (inst[2:3] bvcomp 0_2))) = 1_1) ? s0 : 0_2)))) bvcomp 0_2))) = 1_1) ? (((inst[2:3] bvcomp 3_2) = 1_1) ? reg3 : (((inst[2:3] bvcomp 2_2) = 1_1) ? reg2 : (((inst[2:3] bvcomp 1_2) = 1_1) ? reg1 : (((! (! (inst[2:3] bvcomp 0_2))) = 1_1) ? reg0 : 0_8)))) : ((((((inst[2:3] bvcomp 3_2) = 1_1) ? s3 : (((inst[2:3] bvcomp 2_2) = 1_1) ? s2 : (((inst[2:3] bvcomp 1_2) = 1_1) ? s1 : (((! (! (inst[2:3] bvcomp 0_2))) = 1_1) ? s0 : 0_2)))) bvcomp 1_2) = 1_1) ? ex_val : (((op bvcomp 1_2) = 1_1) ? (oper1 + oper2) : (((op bvcomp 2_2) = 1_1) ? oper1 : (((op bvcomp 3_2) = 1_1) ? (! (oper1 & oper2)) : 0_8)))))) : ((w1 = 1_1) ? (((! (! (rd1 bvcomp 0_2))) = 1_1) ? (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg3 : (((rd2 bvcomp 1_2) = 1_1) ? reg3 : (((rd2 bvcomp 2_2) = 1_1) ? reg3 : (((rd2 bvcomp 3_2) = 1_1) ? ex_val : reg3)))) : reg3) : (((rd1 bvcomp 1_2) = 1_1) ? (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg3 : (((rd2 bvcomp 1_2) = 1_1) ? reg3 : (((rd2 bvcomp 2_2) = 1_1) ? reg3 : (((rd2 bvcomp 3_2) = 1_1) ? ex_val : reg3)))) : reg3) : (((rd1 bvcomp 2_2) = 1_1) ? (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg3 : (((rd2 bvcomp 1_2) = 1_1) ? reg3 : (((rd2 bvcomp 2_2) = 1_1) ? reg3 : (((rd2 bvcomp 3_2) = 1_1) ? ex_val : reg3)))) : reg3) : (((rd1 bvcomp 3_2) = 1_1) ? (((op bvcomp 1_2) = 1_1) ? (oper1 + oper2) : (((op bvcomp 2_2) = 1_1) ? oper1 : (((op bvcomp 3_2) = 1_1) ? (! (oper1 & oper2)) : 0_8))) : (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg3 : (((rd2 bvcomp 1_2) = 1_1) ? reg3 : (((rd2 bvcomp 2_2) = 1_1) ? reg3 : (((rd2 bvcomp 3_2) = 1_1) ? ex_val : reg3)))) : reg3))))) : (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg3 : (((rd2 bvcomp 1_2) = 1_1) ? reg3 : (((rd2 bvcomp 2_2) = 1_1) ? reg3 : (((rd2 bvcomp 3_2) = 1_1) ? ex_val : reg3)))) : reg3)))))))))) 
    
    |

    (((ppl_stage_wb_prime = 1_1) -> ((((((((RTL_ex_wb_valid_prime = inst_v) & (RTL_ex_wb_rd_prime = inst[0:1])) & (RTL_ex_wb_reg_wen_prime = (((inst[6:7] bvcomp 1_2) | (inst[6:7] bvcomp 2_2)) | (inst[6:7] bvcomp 3_2)))) & ('RTL_registers[0]_prime' = ((w1 = 1_1) ? (((! (! (rd1 bvcomp 0_2))) = 1_1) ? (((op bvcomp 1_2) = 1_1) ? (oper1 + oper2) : (((op bvcomp 2_2) = 1_1) ? oper1 : (((op bvcomp 3_2) = 1_1) ? (! (oper1 & oper2)) : 0_8))) : (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? ex_val : reg0) : reg0)) : (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? ex_val : reg0) : reg0)))) & ('RTL_registers[1]_prime' = ((w1 = 1_1) ? (((! (! (rd1 bvcomp 0_2))) = 1_1) ? (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg1 : (((rd2 bvcomp 1_2) = 1_1) ? ex_val : reg1)) : reg1) : (((rd1 bvcomp 1_2) = 1_1) ? (((op bvcomp 1_2) = 1_1) ? (oper1 + oper2) : (((op bvcomp 2_2) = 1_1) ? oper1 : (((op bvcomp 3_2) = 1_1) ? (! (oper1 & oper2)) : 0_8))) : (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg1 : (((rd2 bvcomp 1_2) = 1_1) ? ex_val : reg1)) : reg1))) : (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg1 : (((rd2 bvcomp 1_2) = 1_1) ? ex_val : reg1)) : reg1)))) & ('RTL_registers[2]_prime' = ((w1 = 1_1) ? (((! (! (rd1 bvcomp 0_2))) = 1_1) ? (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg2 : (((rd2 bvcomp 1_2) = 1_1) ? reg2 : (((rd2 bvcomp 2_2) = 1_1) ? ex_val : reg2))) : reg2) : (((rd1 bvcomp 1_2) = 1_1) ? (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg2 : (((rd2 bvcomp 1_2) = 1_1) ? reg2 : (((rd2 bvcomp 2_2) = 1_1) ? ex_val : reg2))) : reg2) : (((rd1 bvcomp 2_2) = 1_1) ? (((op bvcomp 1_2) = 1_1) ? (oper1 + oper2) : (((op bvcomp 2_2) = 1_1) ? oper1 : (((op bvcomp 3_2) = 1_1) ? (! (oper1 & oper2)) : 0_8))) : (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg2 : (((rd2 bvcomp 1_2) = 1_1) ? reg2 : (((rd2 bvcomp 2_2) = 1_1) ? ex_val : reg2))) : reg2)))) : (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg2 : (((rd2 bvcomp 1_2) = 1_1) ? reg2 : (((rd2 bvcomp 2_2) = 1_1) ? ex_val : reg2))) : reg2)))) & ('RTL_registers[3]_prime' = ((w1 = 1_1) ? (((! (! (rd1 bvcomp 0_2))) = 1_1) ? (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg3 : (((rd2 bvcomp 1_2) = 1_1) ? reg3 : (((rd2 bvcomp 2_2) = 1_1) ? reg3 : (((rd2 bvcomp 3_2) = 1_1) ? ex_val : reg3)))) : reg3) : (((rd1 bvcomp 1_2) = 1_1) ? (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg3 : (((rd2 bvcomp 1_2) = 1_1) ? reg3 : (((rd2 bvcomp 2_2) = 1_1) ? reg3 : (((rd2 bvcomp 3_2) = 1_1) ? ex_val : reg3)))) : reg3) : (((rd1 bvcomp 2_2) = 1_1) ? (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg3 : (((rd2 bvcomp 1_2) = 1_1) ? reg3 : (((rd2 bvcomp 2_2) = 1_1) ? reg3 : (((rd2 bvcomp 3_2) = 1_1) ? ex_val : reg3)))) : reg3) : (((rd1 bvcomp 3_2) = 1_1) ? (((op bvcomp 1_2) = 1_1) ? (oper1 + oper2) : (((op bvcomp 2_2) = 1_1) ? oper1 : (((op bvcomp 3_2) = 1_1) ? (! (oper1 & oper2)) : 0_8))) : (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg3 : (((rd2 bvcomp 1_2) = 1_1) ? reg3 : (((rd2 bvcomp 2_2) = 1_1) ? reg3 : (((rd2 bvcomp 3_2) = 1_1) ? ex_val : reg3)))) : reg3))))) : (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg3 : (((rd2 bvcomp 1_2) = 1_1) ? reg3 : (((rd2 bvcomp 2_2) = 1_1) ? reg3 : (((rd2 bvcomp 3_2) = 1_1) ? ex_val : reg3)))) : reg3)))) & (RTL_ex_wb_val_prime = ((((! (! ((((inst[4:5] bvcomp 3_2) = 1_1) ? s3 : (((inst[4:5] bvcomp 2_2) = 1_1) ? s2 : (((inst[4:5] bvcomp 1_2) = 1_1) ? s1 : (((! (! (inst[4:5] bvcomp 0_2))) = 1_1) ? s0 : 0_2)))) bvcomp 0_2))) = 1_1) ? (((inst[4:5] bvcomp 3_2) = 1_1) ? reg3 : (((inst[4:5] bvcomp 2_2) = 1_1) ? reg2 : (((inst[4:5] bvcomp 1_2) = 1_1) ? reg1 : (((! (! (inst[4:5] bvcomp 0_2))) = 1_1) ? reg0 : 0_8)))) : ((((((inst[4:5] bvcomp 3_2) = 1_1) ? s3 : (((inst[4:5] bvcomp 2_2) = 1_1) ? s2 : (((inst[4:5] bvcomp 1_2) = 1_1) ? s1 : (((! (! (inst[4:5] bvcomp 0_2))) = 1_1) ? s0 : 0_2)))) bvcomp 1_2) = 1_1) ? ex_val : (((op bvcomp 1_2) = 1_1) ? (oper1 + oper2) : (((op bvcomp 2_2) = 1_1) ? oper1 : (((op bvcomp 3_2) = 1_1) ? (! (oper1 & oper2)) : 0_8))))) + (((! (! ((((inst[2:3] bvcomp 3_2) = 1_1) ? s3 : (((inst[2:3] bvcomp 2_2) = 1_1) ? s2 : (((inst[2:3] bvcomp 1_2) = 1_1) ? s1 : (((! (! (inst[2:3] bvcomp 0_2))) = 1_1) ? s0 : 0_2)))) bvcomp 0_2))) = 1_1) ? (((inst[2:3] bvcomp 3_2) = 1_1) ? reg3 : (((inst[2:3] bvcomp 2_2) = 1_1) ? reg2 : (((inst[2:3] bvcomp 1_2) = 1_1) ? reg1 : (((! (! (inst[2:3] bvcomp 0_2))) = 1_1) ? reg0 : 0_8)))) : ((((((inst[2:3] bvcomp 3_2) = 1_1) ? s3 : (((inst[2:3] bvcomp 2_2) = 1_1) ? s2 : (((inst[2:3] bvcomp 1_2) = 1_1) ? s1 : (((! (! (inst[2:3] bvcomp 0_2))) = 1_1) ? s0 : 0_2)))) bvcomp 1_2) = 1_1) ? ex_val : (((op bvcomp 1_2) = 1_1) ? (oper1 + oper2) : (((op bvcomp 2_2) = 1_1) ? oper1 : (((op bvcomp 3_2) = 1_1) ? (! (oper1 & oper2)) : 0_8))))))))) 
    & 
    ((ppl_stage_wb_prime = 1_1) -> ((((((((RTL_ex_wb_valid_prime = inst_v) & (RTL_ex_wb_rd_prime = inst[0:1])) & (RTL_ex_wb_reg_wen_prime = (((inst[6:7] bvcomp 1_2) | (inst[6:7] bvcomp 2_2)) | (inst[6:7] bvcomp 3_2)))) & ('RTL_registers[0]_prime' = ((w1 = 1_1) ? (((! (! (rd1 bvcomp 0_2))) = 1_1) ? (((op bvcomp 1_2) = 1_1) ? (oper1 + oper2) : (((op bvcomp 2_2) = 1_1) ? oper1 : (((op bvcomp 3_2) = 1_1) ? (! (oper1 & oper2)) : 0_8))) : (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? ex_val : reg0) : reg0)) : (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? ex_val : reg0) : reg0)))) & ('RTL_registers[1]_prime' = ((w1 = 1_1) ? (((! (! (rd1 bvcomp 0_2))) = 1_1) ? (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg1 : (((rd2 bvcomp 1_2) = 1_1) ? ex_val : reg1)) : reg1) : (((rd1 bvcomp 1_2) = 1_1) ? (((op bvcomp 1_2) = 1_1) ? (oper1 + oper2) : (((op bvcomp 2_2) = 1_1) ? oper1 : (((op bvcomp 3_2) = 1_1) ? (! (oper1 & oper2)) : 0_8))) : (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg1 : (((rd2 bvcomp 1_2) = 1_1) ? ex_val : reg1)) : reg1))) : (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg1 : (((rd2 bvcomp 1_2) = 1_1) ? ex_val : reg1)) : reg1)))) & ('RTL_registers[2]_prime' = ((w1 = 1_1) ? (((! (! (rd1 bvcomp 0_2))) = 1_1) ? (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg2 : (((rd2 bvcomp 1_2) = 1_1) ? reg2 : (((rd2 bvcomp 2_2) = 1_1) ? ex_val : reg2))) : reg2) : (((rd1 bvcomp 1_2) = 1_1) ? (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg2 : (((rd2 bvcomp 1_2) = 1_1) ? reg2 : (((rd2 bvcomp 2_2) = 1_1) ? ex_val : reg2))) : reg2) : (((rd1 bvcomp 2_2) = 1_1) ? (((op bvcomp 1_2) = 1_1) ? (oper1 + oper2) : (((op bvcomp 2_2) = 1_1) ? oper1 : (((op bvcomp 3_2) = 1_1) ? (! (oper1 & oper2)) : 0_8))) : (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg2 : (((rd2 bvcomp 1_2) = 1_1) ? reg2 : (((rd2 bvcomp 2_2) = 1_1) ? ex_val : reg2))) : reg2)))) : (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg2 : (((rd2 bvcomp 1_2) = 1_1) ? reg2 : (((rd2 bvcomp 2_2) = 1_1) ? ex_val : reg2))) : reg2)))) & ('RTL_registers[3]_prime' = ((w1 = 1_1) ? (((! (! (rd1 bvcomp 0_2))) = 1_1) ? (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg3 : (((rd2 bvcomp 1_2) = 1_1) ? reg3 : (((rd2 bvcomp 2_2) = 1_1) ? reg3 : (((rd2 bvcomp 3_2) = 1_1) ? ex_val : reg3)))) : reg3) : (((rd1 bvcomp 1_2) = 1_1) ? (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg3 : (((rd2 bvcomp 1_2) = 1_1) ? reg3 : (((rd2 bvcomp 2_2) = 1_1) ? reg3 : (((rd2 bvcomp 3_2) = 1_1) ? ex_val : reg3)))) : reg3) : (((rd1 bvcomp 2_2) = 1_1) ? (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg3 : (((rd2 bvcomp 1_2) = 1_1) ? reg3 : (((rd2 bvcomp 2_2) = 1_1) ? reg3 : (((rd2 bvcomp 3_2) = 1_1) ? ex_val : reg3)))) : reg3) : (((rd1 bvcomp 3_2) = 1_1) ? (((op bvcomp 1_2) = 1_1) ? (oper1 + oper2) : (((op bvcomp 2_2) = 1_1) ? oper1 : (((op bvcomp 3_2) = 1_1) ? (! (oper1 & oper2)) : 0_8))) : (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg3 : (((rd2 bvcomp 1_2) = 1_1) ? reg3 : (((rd2 bvcomp 2_2) = 1_1) ? reg3 : (((rd2 bvcomp 3_2) = 1_1) ? ex_val : reg3)))) : reg3))))) : (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg3 : (((rd2 bvcomp 1_2) = 1_1) ? reg3 : (((rd2 bvcomp 2_2) = 1_1) ? reg3 : (((rd2 bvcomp 3_2) = 1_1) ? ex_val : reg3)))) : reg3)))) & (RTL_ex_wb_val_prime = ((((! (! ((((inst[4:5] bvcomp 3_2) = 1_1) ? s3 : (((inst[4:5] bvcomp 2_2) = 1_1) ? s2 : (((inst[4:5] bvcomp 1_2) = 1_1) ? s1 : (((! (! (inst[4:5] bvcomp 0_2))) = 1_1) ? s0 : 0_2)))) bvcomp 0_2))) = 1_1) ? (((inst[4:5] bvcomp 3_2) = 1_1) ? reg3 : (((inst[4:5] bvcomp 2_2) = 1_1) ? reg2 : (((inst[4:5] bvcomp 1_2) = 1_1) ? reg1 : (((! (! (inst[4:5] bvcomp 0_2))) = 1_1) ? reg0 : 0_8)))) : ((((((inst[4:5] bvcomp 3_2) = 1_1) ? s3 : (((inst[4:5] bvcomp 2_2) = 1_1) ? s2 : (((inst[4:5] bvcomp 1_2) = 1_1) ? s1 : (((! (! (inst[4:5] bvcomp 0_2))) = 1_1) ? s0 : 0_2)))) bvcomp 1_2) = 1_1) ? ex_val : (((op bvcomp 1_2) = 1_1) ? (oper1 + oper2) : (((op bvcomp 2_2) = 1_1) ? oper1 : (((op bvcomp 3_2) = 1_1) ? (! (oper1 & oper2)) : 0_8))))) + (((! (! ((((inst[2:3] bvcomp 3_2) = 1_1) ? s3 : (((inst[2:3] bvcomp 2_2) = 1_1) ? s2 : (((inst[2:3] bvcomp 1_2) = 1_1) ? s1 : (((! (! (inst[2:3] bvcomp 0_2))) = 1_1) ? s0 : 0_2)))) bvcomp 0_2))) = 1_1) ? (((inst[2:3] bvcomp 3_2) = 1_1) ? reg3 : (((inst[2:3] bvcomp 2_2) = 1_1) ? reg2 : (((inst[2:3] bvcomp 1_2) = 1_1) ? reg1 : (((! (! (inst[2:3] bvcomp 0_2))) = 1_1) ? reg0 : 0_8)))) : ((((((inst[2:3] bvcomp 3_2) = 1_1) ? s3 : (((inst[2:3] bvcomp 2_2) = 1_1) ? s2 : (((inst[2:3] bvcomp 1_2) = 1_1) ? s1 : (((! (! (inst[2:3] bvcomp 0_2))) = 1_1) ? s0 : 0_2)))) bvcomp 1_2) = 1_1) ? ex_val : (((op bvcomp 1_2) = 1_1) ? (oper1 + oper2) : (((op bvcomp 2_2) = 1_1) ? oper1 : (((op bvcomp 3_2) = 1_1) ? (! (oper1 & oper2)) : 0_8))))))))) 
    & 
    ((ppl_stage_finish_prime = 1_1) -> (((('RTL_registers[0]_prime' = (((! (! (inst[0:1] bvcomp 0_2))) = 1_1) ? ((((! (! ((((inst[4:5] bvcomp 3_2) = 1_1) ? s3 : (((inst[4:5] bvcomp 2_2) = 1_1) ? s2 : (((inst[4:5] bvcomp 1_2) = 1_1) ? s1 : (((! (! (inst[4:5] bvcomp 0_2))) = 1_1) ? s0 : 0_2)))) bvcomp 0_2))) = 1_1) ? (((inst[4:5] bvcomp 3_2) = 1_1) ? reg3 : (((inst[4:5] bvcomp 2_2) = 1_1) ? reg2 : (((inst[4:5] bvcomp 1_2) = 1_1) ? reg1 : (((! (! (inst[4:5] bvcomp 0_2))) = 1_1) ? reg0 : 0_8)))) : ((((((inst[4:5] bvcomp 3_2) = 1_1) ? s3 : (((inst[4:5] bvcomp 2_2) = 1_1) ? s2 : (((inst[4:5] bvcomp 1_2) = 1_1) ? s1 : (((! (! (inst[4:5] bvcomp 0_2))) = 1_1) ? s0 : 0_2)))) bvcomp 1_2) = 1_1) ? ex_val : (((op bvcomp 1_2) = 1_1) ? (oper1 + oper2) : (((op bvcomp 2_2) = 1_1) ? oper1 : (((op bvcomp 3_2) = 1_1) ? (! (oper1 & oper2)) : 0_8))))) + (((! (! ((((inst[2:3] bvcomp 3_2) = 1_1) ? s3 : (((inst[2:3] bvcomp 2_2) = 1_1) ? s2 : (((inst[2:3] bvcomp 1_2) = 1_1) ? s1 : (((! (! (inst[2:3] bvcomp 0_2))) = 1_1) ? s0 : 0_2)))) bvcomp 0_2))) = 1_1) ? (((inst[2:3] bvcomp 3_2) = 1_1) ? reg3 : (((inst[2:3] bvcomp 2_2) = 1_1) ? reg2 : (((inst[2:3] bvcomp 1_2) = 1_1) ? reg1 : (((! (! (inst[2:3] bvcomp 0_2))) = 1_1) ? reg0 : 0_8)))) : ((((((inst[2:3] bvcomp 3_2) = 1_1) ? s3 : (((inst[2:3] bvcomp 2_2) = 1_1) ? s2 : (((inst[2:3] bvcomp 1_2) = 1_1) ? s1 : (((! (! (inst[2:3] bvcomp 0_2))) = 1_1) ? s0 : 0_2)))) bvcomp 1_2) = 1_1) ? ex_val : (((op bvcomp 1_2) = 1_1) ? (oper1 + oper2) : (((op bvcomp 2_2) = 1_1) ? oper1 : (((op bvcomp 3_2) = 1_1) ? (! (oper1 & oper2)) : 0_8)))))) : ((w1 = 1_1) ? (((! (! (rd1 bvcomp 0_2))) = 1_1) ? (((op bvcomp 1_2) = 1_1) ? (oper1 + oper2) : (((op bvcomp 2_2) = 1_1) ? oper1 : (((op bvcomp 3_2) = 1_1) ? (! (oper1 & oper2)) : 0_8))) : (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? ex_val : reg0) : reg0)) : (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? ex_val : reg0) : reg0)))) & ('RTL_registers[1]_prime' = (((! (! (inst[0:1] bvcomp 0_2))) = 1_1) ? ((w1 = 1_1) ? (((! (! (rd1 bvcomp 0_2))) = 1_1) ? (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg1 : (((rd2 bvcomp 1_2) = 1_1) ? ex_val : reg1)) : reg1) : (((rd1 bvcomp 1_2) = 1_1) ? (((op bvcomp 1_2) = 1_1) ? (oper1 + oper2) : (((op bvcomp 2_2) = 1_1) ? oper1 : (((op bvcomp 3_2) = 1_1) ? (! (oper1 & oper2)) : 0_8))) : (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg1 : (((rd2 bvcomp 1_2) = 1_1) ? ex_val : reg1)) : reg1))) : (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg1 : (((rd2 bvcomp 1_2) = 1_1) ? ex_val : reg1)) : reg1)) : (((inst[0:1] bvcomp 1_2) = 1_1) ? ((((! (! ((((inst[4:5] bvcomp 3_2) = 1_1) ? s3 : (((inst[4:5] bvcomp 2_2) = 1_1) ? s2 : (((inst[4:5] bvcomp 1_2) = 1_1) ? s1 : (((! (! (inst[4:5] bvcomp 0_2))) = 1_1) ? s0 : 0_2)))) bvcomp 0_2))) = 1_1) ? (((inst[4:5] bvcomp 3_2) = 1_1) ? reg3 : (((inst[4:5] bvcomp 2_2) = 1_1) ? reg2 : (((inst[4:5] bvcomp 1_2) = 1_1) ? reg1 : (((! (! (inst[4:5] bvcomp 0_2))) = 1_1) ? reg0 : 0_8)))) : ((((((inst[4:5] bvcomp 3_2) = 1_1) ? s3 : (((inst[4:5] bvcomp 2_2) = 1_1) ? s2 : (((inst[4:5] bvcomp 1_2) = 1_1) ? s1 : (((! (! (inst[4:5] bvcomp 0_2))) = 1_1) ? s0 : 0_2)))) bvcomp 1_2) = 1_1) ? ex_val : (((op bvcomp 1_2) = 1_1) ? (oper1 + oper2) : (((op bvcomp 2_2) = 1_1) ? oper1 : (((op bvcomp 3_2) = 1_1) ? (! (oper1 & oper2)) : 0_8))))) + (((! (! ((((inst[2:3] bvcomp 3_2) = 1_1) ? s3 : (((inst[2:3] bvcomp 2_2) = 1_1) ? s2 : (((inst[2:3] bvcomp 1_2) = 1_1) ? s1 : (((! (! (inst[2:3] bvcomp 0_2))) = 1_1) ? s0 : 0_2)))) bvcomp 0_2))) = 1_1) ? (((inst[2:3] bvcomp 3_2) = 1_1) ? reg3 : (((inst[2:3] bvcomp 2_2) = 1_1) ? reg2 : (((inst[2:3] bvcomp 1_2) = 1_1) ? reg1 : (((! (! (inst[2:3] bvcomp 0_2))) = 1_1) ? reg0 : 0_8)))) : ((((((inst[2:3] bvcomp 3_2) = 1_1) ? s3 : (((inst[2:3] bvcomp 2_2) = 1_1) ? s2 : (((inst[2:3] bvcomp 1_2) = 1_1) ? s1 : (((! (! (inst[2:3] bvcomp 0_2))) = 1_1) ? s0 : 0_2)))) bvcomp 1_2) = 1_1) ? ex_val : (((op bvcomp 1_2) = 1_1) ? (oper1 + oper2) : (((op bvcomp 2_2) = 1_1) ? oper1 : (((op bvcomp 3_2) = 1_1) ? (! (oper1 & oper2)) : 0_8)))))) : ((w1 = 1_1) ? (((! (! (rd1 bvcomp 0_2))) = 1_1) ? (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg1 : (((rd2 bvcomp 1_2) = 1_1) ? ex_val : reg1)) : reg1) : (((rd1 bvcomp 1_2) = 1_1) ? (((op bvcomp 1_2) = 1_1) ? (oper1 + oper2) : (((op bvcomp 2_2) = 1_1) ? oper1 : (((op bvcomp 3_2) = 1_1) ? (! (oper1 & oper2)) : 0_8))) : (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg1 : (((rd2 bvcomp 1_2) = 1_1) ? ex_val : reg1)) : reg1))) : (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg1 : (((rd2 bvcomp 1_2) = 1_1) ? ex_val : reg1)) : reg1)))))) & ('RTL_registers[2]_prime' = (((! (! (inst[0:1] bvcomp 0_2))) = 1_1) ? ((w1 = 1_1) ? (((! (! (rd1 bvcomp 0_2))) = 1_1) ? (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg2 : (((rd2 bvcomp 1_2) = 1_1) ? reg2 : (((rd2 bvcomp 2_2) = 1_1) ? ex_val : reg2))) : reg2) : (((rd1 bvcomp 1_2) = 1_1) ? (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg2 : (((rd2 bvcomp 1_2) = 1_1) ? reg2 : (((rd2 bvcomp 2_2) = 1_1) ? ex_val : reg2))) : reg2) : (((rd1 bvcomp 2_2) = 1_1) ? (((op bvcomp 1_2) = 1_1) ? (oper1 + oper2) : (((op bvcomp 2_2) = 1_1) ? oper1 : (((op bvcomp 3_2) = 1_1) ? (! (oper1 & oper2)) : 0_8))) : (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg2 : (((rd2 bvcomp 1_2) = 1_1) ? reg2 : (((rd2 bvcomp 2_2) = 1_1) ? ex_val : reg2))) : reg2)))) : (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg2 : (((rd2 bvcomp 1_2) = 1_1) ? reg2 : (((rd2 bvcomp 2_2) = 1_1) ? ex_val : reg2))) : reg2)) : (((inst[0:1] bvcomp 1_2) = 1_1) ? ((w1 = 1_1) ? (((! (! (rd1 bvcomp 0_2))) = 1_1) ? (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg2 : (((rd2 bvcomp 1_2) = 1_1) ? reg2 : (((rd2 bvcomp 2_2) = 1_1) ? ex_val : reg2))) : reg2) : (((rd1 bvcomp 1_2) = 1_1) ? (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg2 : (((rd2 bvcomp 1_2) = 1_1) ? reg2 : (((rd2 bvcomp 2_2) = 1_1) ? ex_val : reg2))) : reg2) : (((rd1 bvcomp 2_2) = 1_1) ? (((op bvcomp 1_2) = 1_1) ? (oper1 + oper2) : (((op bvcomp 2_2) = 1_1) ? oper1 : (((op bvcomp 3_2) = 1_1) ? (! (oper1 & oper2)) : 0_8))) : (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg2 : (((rd2 bvcomp 1_2) = 1_1) ? reg2 : (((rd2 bvcomp 2_2) = 1_1) ? ex_val : reg2))) : reg2)))) : (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg2 : (((rd2 bvcomp 1_2) = 1_1) ? reg2 : (((rd2 bvcomp 2_2) = 1_1) ? ex_val : reg2))) : reg2)) : (((inst[0:1] bvcomp 2_2) = 1_1) ? ((((! (! ((((inst[4:5] bvcomp 3_2) = 1_1) ? s3 : (((inst[4:5] bvcomp 2_2) = 1_1) ? s2 : (((inst[4:5] bvcomp 1_2) = 1_1) ? s1 : (((! (! (inst[4:5] bvcomp 0_2))) = 1_1) ? s0 : 0_2)))) bvcomp 0_2))) = 1_1) ? (((inst[4:5] bvcomp 3_2) = 1_1) ? reg3 : (((inst[4:5] bvcomp 2_2) = 1_1) ? reg2 : (((inst[4:5] bvcomp 1_2) = 1_1) ? reg1 : (((! (! (inst[4:5] bvcomp 0_2))) = 1_1) ? reg0 : 0_8)))) : ((((((inst[4:5] bvcomp 3_2) = 1_1) ? s3 : (((inst[4:5] bvcomp 2_2) = 1_1) ? s2 : (((inst[4:5] bvcomp 1_2) = 1_1) ? s1 : (((! (! (inst[4:5] bvcomp 0_2))) = 1_1) ? s0 : 0_2)))) bvcomp 1_2) = 1_1) ? ex_val : (((op bvcomp 1_2) = 1_1) ? (oper1 + oper2) : (((op bvcomp 2_2) = 1_1) ? oper1 : (((op bvcomp 3_2) = 1_1) ? (! (oper1 & oper2)) : 0_8))))) + (((! (! ((((inst[2:3] bvcomp 3_2) = 1_1) ? s3 : (((inst[2:3] bvcomp 2_2) = 1_1) ? s2 : (((inst[2:3] bvcomp 1_2) = 1_1) ? s1 : (((! (! (inst[2:3] bvcomp 0_2))) = 1_1) ? s0 : 0_2)))) bvcomp 0_2))) = 1_1) ? (((inst[2:3] bvcomp 3_2) = 1_1) ? reg3 : (((inst[2:3] bvcomp 2_2) = 1_1) ? reg2 : (((inst[2:3] bvcomp 1_2) = 1_1) ? reg1 : (((! (! (inst[2:3] bvcomp 0_2))) = 1_1) ? reg0 : 0_8)))) : ((((((inst[2:3] bvcomp 3_2) = 1_1) ? s3 : (((inst[2:3] bvcomp 2_2) = 1_1) ? s2 : (((inst[2:3] bvcomp 1_2) = 1_1) ? s1 : (((! (! (inst[2:3] bvcomp 0_2))) = 1_1) ? s0 : 0_2)))) bvcomp 1_2) = 1_1) ? ex_val : (((op bvcomp 1_2) = 1_1) ? (oper1 + oper2) : (((op bvcomp 2_2) = 1_1) ? oper1 : (((op bvcomp 3_2) = 1_1) ? (! (oper1 & oper2)) : 0_8)))))) : ((w1 = 1_1) ? (((! (! (rd1 bvcomp 0_2))) = 1_1) ? (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg2 : (((rd2 bvcomp 1_2) = 1_1) ? reg2 : (((rd2 bvcomp 2_2) = 1_1) ? ex_val : reg2))) : reg2) : (((rd1 bvcomp 1_2) = 1_1) ? (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg2 : (((rd2 bvcomp 1_2) = 1_1) ? reg2 : (((rd2 bvcomp 2_2) = 1_1) ? ex_val : reg2))) : reg2) : (((rd1 bvcomp 2_2) = 1_1) ? (((op bvcomp 1_2) = 1_1) ? (oper1 + oper2) : (((op bvcomp 2_2) = 1_1) ? oper1 : (((op bvcomp 3_2) = 1_1) ? (! (oper1 & oper2)) : 0_8))) : (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg2 : (((rd2 bvcomp 1_2) = 1_1) ? reg2 : (((rd2 bvcomp 2_2) = 1_1) ? ex_val : reg2))) : reg2)))) : (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg2 : (((rd2 bvcomp 1_2) = 1_1) ? reg2 : (((rd2 bvcomp 2_2) = 1_1) ? ex_val : reg2))) : reg2))))))) & ('RTL_registers[3]_prime' = (((! (! (inst[0:1] bvcomp 0_2))) = 1_1) ? ((w1 = 1_1) ? (((! (! (rd1 bvcomp 0_2))) = 1_1) ? (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg3 : (((rd2 bvcomp 1_2) = 1_1) ? reg3 : (((rd2 bvcomp 2_2) = 1_1) ? reg3 : (((rd2 bvcomp 3_2) = 1_1) ? ex_val : reg3)))) : reg3) : (((rd1 bvcomp 1_2) = 1_1) ? (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg3 : (((rd2 bvcomp 1_2) = 1_1) ? reg3 : (((rd2 bvcomp 2_2) = 1_1) ? reg3 : (((rd2 bvcomp 3_2) = 1_1) ? ex_val : reg3)))) : reg3) : (((rd1 bvcomp 2_2) = 1_1) ? (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg3 : (((rd2 bvcomp 1_2) = 1_1) ? reg3 : (((rd2 bvcomp 2_2) = 1_1) ? reg3 : (((rd2 bvcomp 3_2) = 1_1) ? ex_val : reg3)))) : reg3) : (((rd1 bvcomp 3_2) = 1_1) ? (((op bvcomp 1_2) = 1_1) ? (oper1 + oper2) : (((op bvcomp 2_2) = 1_1) ? oper1 : (((op bvcomp 3_2) = 1_1) ? (! (oper1 & oper2)) : 0_8))) : (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg3 : (((rd2 bvcomp 1_2) = 1_1) ? reg3 : (((rd2 bvcomp 2_2) = 1_1) ? reg3 : (((rd2 bvcomp 3_2) = 1_1) ? ex_val : reg3)))) : reg3))))) : (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg3 : (((rd2 bvcomp 1_2) = 1_1) ? reg3 : (((rd2 bvcomp 2_2) = 1_1) ? reg3 : (((rd2 bvcomp 3_2) = 1_1) ? ex_val : reg3)))) : reg3)) : (((inst[0:1] bvcomp 1_2) = 1_1) ? ((w1 = 1_1) ? (((! (! (rd1 bvcomp 0_2))) = 1_1) ? (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg3 : (((rd2 bvcomp 1_2) = 1_1) ? reg3 : (((rd2 bvcomp 2_2) = 1_1) ? reg3 : (((rd2 bvcomp 3_2) = 1_1) ? ex_val : reg3)))) : reg3) : (((rd1 bvcomp 1_2) = 1_1) ? (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg3 : (((rd2 bvcomp 1_2) = 1_1) ? reg3 : (((rd2 bvcomp 2_2) = 1_1) ? reg3 : (((rd2 bvcomp 3_2) = 1_1) ? ex_val : reg3)))) : reg3) : (((rd1 bvcomp 2_2) = 1_1) ? (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg3 : (((rd2 bvcomp 1_2) = 1_1) ? reg3 : (((rd2 bvcomp 2_2) = 1_1) ? reg3 : (((rd2 bvcomp 3_2) = 1_1) ? ex_val : reg3)))) : reg3) : (((rd1 bvcomp 3_2) = 1_1) ? (((op bvcomp 1_2) = 1_1) ? (oper1 + oper2) : (((op bvcomp 2_2) = 1_1) ? oper1 : (((op bvcomp 3_2) = 1_1) ? (! (oper1 & oper2)) : 0_8))) : (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg3 : (((rd2 bvcomp 1_2) = 1_1) ? reg3 : (((rd2 bvcomp 2_2) = 1_1) ? reg3 : (((rd2 bvcomp 3_2) = 1_1) ? ex_val : reg3)))) : reg3))))) : (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg3 : (((rd2 bvcomp 1_2) = 1_1) ? reg3 : (((rd2 bvcomp 2_2) = 1_1) ? reg3 : (((rd2 bvcomp 3_2) = 1_1) ? ex_val : reg3)))) : reg3)) : (((inst[0:1] bvcomp 2_2) = 1_1) ? ((w1 = 1_1) ? (((! (! (rd1 bvcomp 0_2))) = 1_1) ? (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg3 : (((rd2 bvcomp 1_2) = 1_1) ? reg3 : (((rd2 bvcomp 2_2) = 1_1) ? reg3 : (((rd2 bvcomp 3_2) = 1_1) ? ex_val : reg3)))) : reg3) : (((rd1 bvcomp 1_2) = 1_1) ? (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg3 : (((rd2 bvcomp 1_2) = 1_1) ? reg3 : (((rd2 bvcomp 2_2) = 1_1) ? reg3 : (((rd2 bvcomp 3_2) = 1_1) ? ex_val : reg3)))) : reg3) : (((rd1 bvcomp 2_2) = 1_1) ? (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg3 : (((rd2 bvcomp 1_2) = 1_1) ? reg3 : (((rd2 bvcomp 2_2) = 1_1) ? reg3 : (((rd2 bvcomp 3_2) = 1_1) ? ex_val : reg3)))) : reg3) : (((rd1 bvcomp 3_2) = 1_1) ? (((op bvcomp 1_2) = 1_1) ? (oper1 + oper2) : (((op bvcomp 2_2) = 1_1) ? oper1 : (((op bvcomp 3_2) = 1_1) ? (! (oper1 & oper2)) : 0_8))) : (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg3 : (((rd2 bvcomp 1_2) = 1_1) ? reg3 : (((rd2 bvcomp 2_2) = 1_1) ? reg3 : (((rd2 bvcomp 3_2) = 1_1) ? ex_val : reg3)))) : reg3))))) : (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg3 : (((rd2 bvcomp 1_2) = 1_1) ? reg3 : (((rd2 bvcomp 2_2) = 1_1) ? reg3 : (((rd2 bvcomp 3_2) = 1_1) ? ex_val : reg3)))) : reg3)) : (((inst[0:1] bvcomp 3_2) = 1_1) ? ((((! (! ((((inst[4:5] bvcomp 3_2) = 1_1) ? s3 : (((inst[4:5] bvcomp 2_2) = 1_1) ? s2 : (((inst[4:5] bvcomp 1_2) = 1_1) ? s1 : (((! (! (inst[4:5] bvcomp 0_2))) = 1_1) ? s0 : 0_2)))) bvcomp 0_2))) = 1_1) ? (((inst[4:5] bvcomp 3_2) = 1_1) ? reg3 : (((inst[4:5] bvcomp 2_2) = 1_1) ? reg2 : (((inst[4:5] bvcomp 1_2) = 1_1) ? reg1 : (((! (! (inst[4:5] bvcomp 0_2))) = 1_1) ? reg0 : 0_8)))) : ((((((inst[4:5] bvcomp 3_2) = 1_1) ? s3 : (((inst[4:5] bvcomp 2_2) = 1_1) ? s2 : (((inst[4:5] bvcomp 1_2) = 1_1) ? s1 : (((! (! (inst[4:5] bvcomp 0_2))) = 1_1) ? s0 : 0_2)))) bvcomp 1_2) = 1_1) ? ex_val : (((op bvcomp 1_2) = 1_1) ? (oper1 + oper2) : (((op bvcomp 2_2) = 1_1) ? oper1 : (((op bvcomp 3_2) = 1_1) ? (! (oper1 & oper2)) : 0_8))))) + (((! (! ((((inst[2:3] bvcomp 3_2) = 1_1) ? s3 : (((inst[2:3] bvcomp 2_2) = 1_1) ? s2 : (((inst[2:3] bvcomp 1_2) = 1_1) ? s1 : (((! (! (inst[2:3] bvcomp 0_2))) = 1_1) ? s0 : 0_2)))) bvcomp 0_2))) = 1_1) ? (((inst[2:3] bvcomp 3_2) = 1_1) ? reg3 : (((inst[2:3] bvcomp 2_2) = 1_1) ? reg2 : (((inst[2:3] bvcomp 1_2) = 1_1) ? reg1 : (((! (! (inst[2:3] bvcomp 0_2))) = 1_1) ? reg0 : 0_8)))) : ((((((inst[2:3] bvcomp 3_2) = 1_1) ? s3 : (((inst[2:3] bvcomp 2_2) = 1_1) ? s2 : (((inst[2:3] bvcomp 1_2) = 1_1) ? s1 : (((! (! (inst[2:3] bvcomp 0_2))) = 1_1) ? s0 : 0_2)))) bvcomp 1_2) = 1_1) ? ex_val : (((op bvcomp 1_2) = 1_1) ? (oper1 + oper2) : (((op bvcomp 2_2) = 1_1) ? oper1 : (((op bvcomp 3_2) = 1_1) ? (! (oper1 & oper2)) : 0_8)))))) : ((w1 = 1_1) ? (((! (! (rd1 bvcomp 0_2))) = 1_1) ? (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg3 : (((rd2 bvcomp 1_2) = 1_1) ? reg3 : (((rd2 bvcomp 2_2) = 1_1) ? reg3 : (((rd2 bvcomp 3_2) = 1_1) ? ex_val : reg3)))) : reg3) : (((rd1 bvcomp 1_2) = 1_1) ? (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg3 : (((rd2 bvcomp 1_2) = 1_1) ? reg3 : (((rd2 bvcomp 2_2) = 1_1) ? reg3 : (((rd2 bvcomp 3_2) = 1_1) ? ex_val : reg3)))) : reg3) : (((rd1 bvcomp 2_2) = 1_1) ? (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg3 : (((rd2 bvcomp 1_2) = 1_1) ? reg3 : (((rd2 bvcomp 2_2) = 1_1) ? reg3 : (((rd2 bvcomp 3_2) = 1_1) ? ex_val : reg3)))) : reg3) : (((rd1 bvcomp 3_2) = 1_1) ? (((op bvcomp 1_2) = 1_1) ? (oper1 + oper2) : (((op bvcomp 2_2) = 1_1) ? oper1 : (((op bvcomp 3_2) = 1_1) ? (! (oper1 & oper2)) : 0_8))) : (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg3 : (((rd2 bvcomp 1_2) = 1_1) ? reg3 : (((rd2 bvcomp 2_2) = 1_1) ? reg3 : (((rd2 bvcomp 3_2) = 1_1) ? ex_val : reg3)))) : reg3))))) : (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg3 : (((rd2 bvcomp 1_2) = 1_1) ? reg3 : (((rd2 bvcomp 2_2) = 1_1) ? reg3 : (((rd2 bvcomp 3_2) = 1_1) ? ex_val : reg3)))) : reg3))))))))) 
    & 
    ((__START___prime = 1_1) -> ((ILA_r0_prime = ((w1 = 1_1) ? (((! (! (rd1 bvcomp 0_2))) = 1_1) ? (((op bvcomp 1_2) = 1_1) ? (oper1 + oper2) : (((op bvcomp 2_2) = 1_1) ? oper1 : (((op bvcomp 3_2) = 1_1) ? (! (oper1 & oper2)) : 0_8))) : (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? ex_val : reg0) : reg0)) : (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? ex_val : reg0) : reg0))) & (ILA_r1_prime = ((w1 = 1_1) ? (((! (! (rd1 bvcomp 0_2))) = 1_1) ? (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg1 : (((rd2 bvcomp 1_2) = 1_1) ? ex_val : reg1)) : reg1) : (((rd1 bvcomp 1_2) = 1_1) ? (((op bvcomp 1_2) = 1_1) ? (oper1 + oper2) : (((op bvcomp 2_2) = 1_1) ? oper1 : (((op bvcomp 3_2) = 1_1) ? (! (oper1 & oper2)) : 0_8))) : (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg1 : (((rd2 bvcomp 1_2) = 1_1) ? ex_val : reg1)) : reg1))) : (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg1 : (((rd2 bvcomp 1_2) = 1_1) ? ex_val : reg1)) : reg1))) & (ILA_r2_prime = ((w1 = 1_1) ? (((! (! (rd1 bvcomp 0_2))) = 1_1) ? (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg2 : (((rd2 bvcomp 1_2) = 1_1) ? reg2 : (((rd2 bvcomp 2_2) = 1_1) ? ex_val : reg2))) : reg2) : (((rd1 bvcomp 1_2) = 1_1) ? (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg2 : (((rd2 bvcomp 1_2) = 1_1) ? reg2 : (((rd2 bvcomp 2_2) = 1_1) ? ex_val : reg2))) : reg2) : (((rd1 bvcomp 2_2) = 1_1) ? (((op bvcomp 1_2) = 1_1) ? (oper1 + oper2) : (((op bvcomp 2_2) = 1_1) ? oper1 : (((op bvcomp 3_2) = 1_1) ? (! (oper1 & oper2)) : 0_8))) : (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg2 : (((rd2 bvcomp 1_2) = 1_1) ? reg2 : (((rd2 bvcomp 2_2) = 1_1) ? ex_val : reg2))) : reg2)))) : (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg2 : (((rd2 bvcomp 1_2) = 1_1) ? reg2 : (((rd2 bvcomp 2_2) = 1_1) ? ex_val : reg2))) : reg2))) & (ILA_r3_prime = ((w1 = 1_1) ? (((! (! (rd1 bvcomp 0_2))) = 1_1) ? (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg3 : (((rd2 bvcomp 1_2) = 1_1) ? reg3 : (((rd2 bvcomp 2_2) = 1_1) ? reg3 : (((rd2 bvcomp 3_2) = 1_1) ? ex_val : reg3)))) : reg3) : (((rd1 bvcomp 1_2) = 1_1) ? (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg3 : (((rd2 bvcomp 1_2) = 1_1) ? reg3 : (((rd2 bvcomp 2_2) = 1_1) ? reg3 : (((rd2 bvcomp 3_2) = 1_1) ? ex_val : reg3)))) : reg3) : (((rd1 bvcomp 2_2) = 1_1) ? (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg3 : (((rd2 bvcomp 1_2) = 1_1) ? reg3 : (((rd2 bvcomp 2_2) = 1_1) ? reg3 : (((rd2 bvcomp 3_2) = 1_1) ? ex_val : reg3)))) : reg3) : (((rd1 bvcomp 3_2) = 1_1) ? (((op bvcomp 1_2) = 1_1) ? (oper1 + oper2) : (((op bvcomp 2_2) = 1_1) ? oper1 : (((op bvcomp 3_2) = 1_1) ? (! (oper1 & oper2)) : 0_8))) : (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg3 : (((rd2 bvcomp 1_2) = 1_1) ? reg3 : (((rd2 bvcomp 2_2) = 1_1) ? reg3 : (((rd2 bvcomp 3_2) = 1_1) ? ex_val : reg3)))) : reg3))))) : (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg3 : (((rd2 bvcomp 1_2) = 1_1) ? reg3 : (((rd2 bvcomp 2_2) = 1_1) ? reg3 : (((rd2 bvcomp 3_2) = 1_1) ? ex_val : reg3)))) : reg3))))) 
    & 
    ((__START___prime = 1_1) -> ((ILA_r0_prime = ((w1 = 1_1) ? (((! (! (rd1 bvcomp 0_2))) = 1_1) ? (((op bvcomp 1_2) = 1_1) ? (oper1 + oper2) : (((op bvcomp 2_2) = 1_1) ? oper1 : (((op bvcomp 3_2) = 1_1) ? (! (oper1 & oper2)) : 0_8))) : (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? ex_val : reg0) : reg0)) : (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? ex_val : reg0) : reg0))) & (ILA_r1_prime = ((w1 = 1_1) ? (((! (! (rd1 bvcomp 0_2))) = 1_1) ? (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg1 : (((rd2 bvcomp 1_2) = 1_1) ? ex_val : reg1)) : reg1) : (((rd1 bvcomp 1_2) = 1_1) ? (((op bvcomp 1_2) = 1_1) ? (oper1 + oper2) : (((op bvcomp 2_2) = 1_1) ? oper1 : (((op bvcomp 3_2) = 1_1) ? (! (oper1 & oper2)) : 0_8))) : (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg1 : (((rd2 bvcomp 1_2) = 1_1) ? ex_val : reg1)) : reg1))) : (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg1 : (((rd2 bvcomp 1_2) = 1_1) ? ex_val : reg1)) : reg1))) & (ILA_r2_prime = ((w1 = 1_1) ? (((! (! (rd1 bvcomp 0_2))) = 1_1) ? (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg2 : (((rd2 bvcomp 1_2) = 1_1) ? reg2 : (((rd2 bvcomp 2_2) = 1_1) ? ex_val : reg2))) : reg2) : (((rd1 bvcomp 1_2) = 1_1) ? (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg2 : (((rd2 bvcomp 1_2) = 1_1) ? reg2 : (((rd2 bvcomp 2_2) = 1_1) ? ex_val : reg2))) : reg2) : (((rd1 bvcomp 2_2) = 1_1) ? (((op bvcomp 1_2) = 1_1) ? (oper1 + oper2) : (((op bvcomp 2_2) = 1_1) ? oper1 : (((op bvcomp 3_2) = 1_1) ? (! (oper1 & oper2)) : 0_8))) : (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg2 : (((rd2 bvcomp 1_2) = 1_1) ? reg2 : (((rd2 bvcomp 2_2) = 1_1) ? ex_val : reg2))) : reg2)))) : (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg2 : (((rd2 bvcomp 1_2) = 1_1) ? reg2 : (((rd2 bvcomp 2_2) = 1_1) ? ex_val : reg2))) : reg2))) & (ILA_r3_prime = ((w1 = 1_1) ? (((! (! (rd1 bvcomp 0_2))) = 1_1) ? (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg3 : (((rd2 bvcomp 1_2) = 1_1) ? reg3 : (((rd2 bvcomp 2_2) = 1_1) ? reg3 : (((rd2 bvcomp 3_2) = 1_1) ? ex_val : reg3)))) : reg3) : (((rd1 bvcomp 1_2) = 1_1) ? (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg3 : (((rd2 bvcomp 1_2) = 1_1) ? reg3 : (((rd2 bvcomp 2_2) = 1_1) ? reg3 : (((rd2 bvcomp 3_2) = 1_1) ? ex_val : reg3)))) : reg3) : (((rd1 bvcomp 2_2) = 1_1) ? (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg3 : (((rd2 bvcomp 1_2) = 1_1) ? reg3 : (((rd2 bvcomp 2_2) = 1_1) ? reg3 : (((rd2 bvcomp 3_2) = 1_1) ? ex_val : reg3)))) : reg3) : (((rd1 bvcomp 3_2) = 1_1) ? (((op bvcomp 1_2) = 1_1) ? (oper1 + oper2) : (((op bvcomp 2_2) = 1_1) ? oper1 : (((op bvcomp 3_2) = 1_1) ? (! (oper1 & oper2)) : 0_8))) : (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg3 : (((rd2 bvcomp 1_2) = 1_1) ? reg3 : (((rd2 bvcomp 2_2) = 1_1) ? reg3 : (((rd2 bvcomp 3_2) = 1_1) ? ex_val : reg3)))) : reg3))))) : (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg3 : (((rd2 bvcomp 1_2) = 1_1) ? reg3 : (((rd2 bvcomp 2_2) = 1_1) ? reg3 : (((rd2 bvcomp 3_2) = 1_1) ? ex_val : reg3)))) : reg3))))) 
    & 
    ((__STARTED___prime = 1_1) -> ((ILA_r0_prime = (((! (! (inst[0:1] bvcomp 0_2))) = 1_1) ? ((((! (! ((((inst[4:5] bvcomp 3_2) = 1_1) ? s3 : (((inst[4:5] bvcomp 2_2) = 1_1) ? s2 : (((inst[4:5] bvcomp 1_2) = 1_1) ? s1 : (((! (! (inst[4:5] bvcomp 0_2))) = 1_1) ? s0 : 0_2)))) bvcomp 0_2))) = 1_1) ? (((inst[4:5] bvcomp 3_2) = 1_1) ? reg3 : (((inst[4:5] bvcomp 2_2) = 1_1) ? reg2 : (((inst[4:5] bvcomp 1_2) = 1_1) ? reg1 : (((! (! (inst[4:5] bvcomp 0_2))) = 1_1) ? reg0 : 0_8)))) : ((((((inst[4:5] bvcomp 3_2) = 1_1) ? s3 : (((inst[4:5] bvcomp 2_2) = 1_1) ? s2 : (((inst[4:5] bvcomp 1_2) = 1_1) ? s1 : (((! (! (inst[4:5] bvcomp 0_2))) = 1_1) ? s0 : 0_2)))) bvcomp 1_2) = 1_1) ? ex_val : (((op bvcomp 1_2) = 1_1) ? (oper1 + oper2) : (((op bvcomp 2_2) = 1_1) ? oper1 : (((op bvcomp 3_2) = 1_1) ? (! (oper1 & oper2)) : 0_8))))) + (((! (! ((((inst[2:3] bvcomp 3_2) = 1_1) ? s3 : (((inst[2:3] bvcomp 2_2) = 1_1) ? s2 : (((inst[2:3] bvcomp 1_2) = 1_1) ? s1 : (((! (! (inst[2:3] bvcomp 0_2))) = 1_1) ? s0 : 0_2)))) bvcomp 0_2))) = 1_1) ? (((inst[2:3] bvcomp 3_2) = 1_1) ? reg3 : (((inst[2:3] bvcomp 2_2) = 1_1) ? reg2 : (((inst[2:3] bvcomp 1_2) = 1_1) ? reg1 : (((! (! (inst[2:3] bvcomp 0_2))) = 1_1) ? reg0 : 0_8)))) : ((((((inst[2:3] bvcomp 3_2) = 1_1) ? s3 : (((inst[2:3] bvcomp 2_2) = 1_1) ? s2 : (((inst[2:3] bvcomp 1_2) = 1_1) ? s1 : (((! (! (inst[2:3] bvcomp 0_2))) = 1_1) ? s0 : 0_2)))) bvcomp 1_2) = 1_1) ? ex_val : (((op bvcomp 1_2) = 1_1) ? (oper1 + oper2) : (((op bvcomp 2_2) = 1_1) ? oper1 : (((op bvcomp 3_2) = 1_1) ? (! (oper1 & oper2)) : 0_8)))))) : ((w1 = 1_1) ? (((! (! (rd1 bvcomp 0_2))) = 1_1) ? (((op bvcomp 1_2) = 1_1) ? (oper1 + oper2) : (((op bvcomp 2_2) = 1_1) ? oper1 : (((op bvcomp 3_2) = 1_1) ? (! (oper1 & oper2)) : 0_8))) : (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? ex_val : reg0) : reg0)) : (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? ex_val : reg0) : reg0)))) & (ILA_r1_prime = (((! (! (inst[0:1] bvcomp 0_2))) = 1_1) ? ((w1 = 1_1) ? (((! (! (rd1 bvcomp 0_2))) = 1_1) ? (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg1 : (((rd2 bvcomp 1_2) = 1_1) ? ex_val : reg1)) : reg1) : (((rd1 bvcomp 1_2) = 1_1) ? (((op bvcomp 1_2) = 1_1) ? (oper1 + oper2) : (((op bvcomp 2_2) = 1_1) ? oper1 : (((op bvcomp 3_2) = 1_1) ? (! (oper1 & oper2)) : 0_8))) : (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg1 : (((rd2 bvcomp 1_2) = 1_1) ? ex_val : reg1)) : reg1))) : (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg1 : (((rd2 bvcomp 1_2) = 1_1) ? ex_val : reg1)) : reg1)) : (((inst[0:1] bvcomp 1_2) = 1_1) ? ((((! (! ((((inst[4:5] bvcomp 3_2) = 1_1) ? s3 : (((inst[4:5] bvcomp 2_2) = 1_1) ? s2 : (((inst[4:5] bvcomp 1_2) = 1_1) ? s1 : (((! (! (inst[4:5] bvcomp 0_2))) = 1_1) ? s0 : 0_2)))) bvcomp 0_2))) = 1_1) ? (((inst[4:5] bvcomp 3_2) = 1_1) ? reg3 : (((inst[4:5] bvcomp 2_2) = 1_1) ? reg2 : (((inst[4:5] bvcomp 1_2) = 1_1) ? reg1 : (((! (! (inst[4:5] bvcomp 0_2))) = 1_1) ? reg0 : 0_8)))) : ((((((inst[4:5] bvcomp 3_2) = 1_1) ? s3 : (((inst[4:5] bvcomp 2_2) = 1_1) ? s2 : (((inst[4:5] bvcomp 1_2) = 1_1) ? s1 : (((! (! (inst[4:5] bvcomp 0_2))) = 1_1) ? s0 : 0_2)))) bvcomp 1_2) = 1_1) ? ex_val : (((op bvcomp 1_2) = 1_1) ? (oper1 + oper2) : (((op bvcomp 2_2) = 1_1) ? oper1 : (((op bvcomp 3_2) = 1_1) ? (! (oper1 & oper2)) : 0_8))))) + (((! (! ((((inst[2:3] bvcomp 3_2) = 1_1) ? s3 : (((inst[2:3] bvcomp 2_2) = 1_1) ? s2 : (((inst[2:3] bvcomp 1_2) = 1_1) ? s1 : (((! (! (inst[2:3] bvcomp 0_2))) = 1_1) ? s0 : 0_2)))) bvcomp 0_2))) = 1_1) ? (((inst[2:3] bvcomp 3_2) = 1_1) ? reg3 : (((inst[2:3] bvcomp 2_2) = 1_1) ? reg2 : (((inst[2:3] bvcomp 1_2) = 1_1) ? reg1 : (((! (! (inst[2:3] bvcomp 0_2))) = 1_1) ? reg0 : 0_8)))) : ((((((inst[2:3] bvcomp 3_2) = 1_1) ? s3 : (((inst[2:3] bvcomp 2_2) = 1_1) ? s2 : (((inst[2:3] bvcomp 1_2) = 1_1) ? s1 : (((! (! (inst[2:3] bvcomp 0_2))) = 1_1) ? s0 : 0_2)))) bvcomp 1_2) = 1_1) ? ex_val : (((op bvcomp 1_2) = 1_1) ? (oper1 + oper2) : (((op bvcomp 2_2) = 1_1) ? oper1 : (((op bvcomp 3_2) = 1_1) ? (! (oper1 & oper2)) : 0_8)))))) : ((w1 = 1_1) ? (((! (! (rd1 bvcomp 0_2))) = 1_1) ? (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg1 : (((rd2 bvcomp 1_2) = 1_1) ? ex_val : reg1)) : reg1) : (((rd1 bvcomp 1_2) = 1_1) ? (((op bvcomp 1_2) = 1_1) ? (oper1 + oper2) : (((op bvcomp 2_2) = 1_1) ? oper1 : (((op bvcomp 3_2) = 1_1) ? (! (oper1 & oper2)) : 0_8))) : (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg1 : (((rd2 bvcomp 1_2) = 1_1) ? ex_val : reg1)) : reg1))) : (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg1 : (((rd2 bvcomp 1_2) = 1_1) ? ex_val : reg1)) : reg1))))) & (ILA_r2_prime = (((! (! (inst[0:1] bvcomp 0_2))) = 1_1) ? ((w1 = 1_1) ? (((! (! (rd1 bvcomp 0_2))) = 1_1) ? (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg2 : (((rd2 bvcomp 1_2) = 1_1) ? reg2 : (((rd2 bvcomp 2_2) = 1_1) ? ex_val : reg2))) : reg2) : (((rd1 bvcomp 1_2) = 1_1) ? (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg2 : (((rd2 bvcomp 1_2) = 1_1) ? reg2 : (((rd2 bvcomp 2_2) = 1_1) ? ex_val : reg2))) : reg2) : (((rd1 bvcomp 2_2) = 1_1) ? (((op bvcomp 1_2) = 1_1) ? (oper1 + oper2) : (((op bvcomp 2_2) = 1_1) ? oper1 : (((op bvcomp 3_2) = 1_1) ? (! (oper1 & oper2)) : 0_8))) : (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg2 : (((rd2 bvcomp 1_2) = 1_1) ? reg2 : (((rd2 bvcomp 2_2) = 1_1) ? ex_val : reg2))) : reg2)))) : (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg2 : (((rd2 bvcomp 1_2) = 1_1) ? reg2 : (((rd2 bvcomp 2_2) = 1_1) ? ex_val : reg2))) : reg2)) : (((inst[0:1] bvcomp 1_2) = 1_1) ? ((w1 = 1_1) ? (((! (! (rd1 bvcomp 0_2))) = 1_1) ? (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg2 : (((rd2 bvcomp 1_2) = 1_1) ? reg2 : (((rd2 bvcomp 2_2) = 1_1) ? ex_val : reg2))) : reg2) : (((rd1 bvcomp 1_2) = 1_1) ? (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg2 : (((rd2 bvcomp 1_2) = 1_1) ? reg2 : (((rd2 bvcomp 2_2) = 1_1) ? ex_val : reg2))) : reg2) : (((rd1 bvcomp 2_2) = 1_1) ? (((op bvcomp 1_2) = 1_1) ? (oper1 + oper2) : (((op bvcomp 2_2) = 1_1) ? oper1 : (((op bvcomp 3_2) = 1_1) ? (! (oper1 & oper2)) : 0_8))) : (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg2 : (((rd2 bvcomp 1_2) = 1_1) ? reg2 : (((rd2 bvcomp 2_2) = 1_1) ? ex_val : reg2))) : reg2)))) : (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg2 : (((rd2 bvcomp 1_2) = 1_1) ? reg2 : (((rd2 bvcomp 2_2) = 1_1) ? ex_val : reg2))) : reg2)) : (((inst[0:1] bvcomp 2_2) = 1_1) ? ((((! (! ((((inst[4:5] bvcomp 3_2) = 1_1) ? s3 : (((inst[4:5] bvcomp 2_2) = 1_1) ? s2 : (((inst[4:5] bvcomp 1_2) = 1_1) ? s1 : (((! (! (inst[4:5] bvcomp 0_2))) = 1_1) ? s0 : 0_2)))) bvcomp 0_2))) = 1_1) ? (((inst[4:5] bvcomp 3_2) = 1_1) ? reg3 : (((inst[4:5] bvcomp 2_2) = 1_1) ? reg2 : (((inst[4:5] bvcomp 1_2) = 1_1) ? reg1 : (((! (! (inst[4:5] bvcomp 0_2))) = 1_1) ? reg0 : 0_8)))) : ((((((inst[4:5] bvcomp 3_2) = 1_1) ? s3 : (((inst[4:5] bvcomp 2_2) = 1_1) ? s2 : (((inst[4:5] bvcomp 1_2) = 1_1) ? s1 : (((! (! (inst[4:5] bvcomp 0_2))) = 1_1) ? s0 : 0_2)))) bvcomp 1_2) = 1_1) ? ex_val : (((op bvcomp 1_2) = 1_1) ? (oper1 + oper2) : (((op bvcomp 2_2) = 1_1) ? oper1 : (((op bvcomp 3_2) = 1_1) ? (! (oper1 & oper2)) : 0_8))))) + (((! (! ((((inst[2:3] bvcomp 3_2) = 1_1) ? s3 : (((inst[2:3] bvcomp 2_2) = 1_1) ? s2 : (((inst[2:3] bvcomp 1_2) = 1_1) ? s1 : (((! (! (inst[2:3] bvcomp 0_2))) = 1_1) ? s0 : 0_2)))) bvcomp 0_2))) = 1_1) ? (((inst[2:3] bvcomp 3_2) = 1_1) ? reg3 : (((inst[2:3] bvcomp 2_2) = 1_1) ? reg2 : (((inst[2:3] bvcomp 1_2) = 1_1) ? reg1 : (((! (! (inst[2:3] bvcomp 0_2))) = 1_1) ? reg0 : 0_8)))) : ((((((inst[2:3] bvcomp 3_2) = 1_1) ? s3 : (((inst[2:3] bvcomp 2_2) = 1_1) ? s2 : (((inst[2:3] bvcomp 1_2) = 1_1) ? s1 : (((! (! (inst[2:3] bvcomp 0_2))) = 1_1) ? s0 : 0_2)))) bvcomp 1_2) = 1_1) ? ex_val : (((op bvcomp 1_2) = 1_1) ? (oper1 + oper2) : (((op bvcomp 2_2) = 1_1) ? oper1 : (((op bvcomp 3_2) = 1_1) ? (! (oper1 & oper2)) : 0_8)))))) : ((w1 = 1_1) ? (((! (! (rd1 bvcomp 0_2))) = 1_1) ? (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg2 : (((rd2 bvcomp 1_2) = 1_1) ? reg2 : (((rd2 bvcomp 2_2) = 1_1) ? ex_val : reg2))) : reg2) : (((rd1 bvcomp 1_2) = 1_1) ? (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg2 : (((rd2 bvcomp 1_2) = 1_1) ? reg2 : (((rd2 bvcomp 2_2) = 1_1) ? ex_val : reg2))) : reg2) : (((rd1 bvcomp 2_2) = 1_1) ? (((op bvcomp 1_2) = 1_1) ? (oper1 + oper2) : (((op bvcomp 2_2) = 1_1) ? oper1 : (((op bvcomp 3_2) = 1_1) ? (! (oper1 & oper2)) : 0_8))) : (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg2 : (((rd2 bvcomp 1_2) = 1_1) ? reg2 : (((rd2 bvcomp 2_2) = 1_1) ? ex_val : reg2))) : reg2)))) : (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg2 : (((rd2 bvcomp 1_2) = 1_1) ? reg2 : (((rd2 bvcomp 2_2) = 1_1) ? ex_val : reg2))) : reg2)))))) & (ILA_r3_prime = (((! (! (inst[0:1] bvcomp 0_2))) = 1_1) ? ((w1 = 1_1) ? (((! (! (rd1 bvcomp 0_2))) = 1_1) ? (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg3 : (((rd2 bvcomp 1_2) = 1_1) ? reg3 : (((rd2 bvcomp 2_2) = 1_1) ? reg3 : (((rd2 bvcomp 3_2) = 1_1) ? ex_val : reg3)))) : reg3) : (((rd1 bvcomp 1_2) = 1_1) ? (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg3 : (((rd2 bvcomp 1_2) = 1_1) ? reg3 : (((rd2 bvcomp 2_2) = 1_1) ? reg3 : (((rd2 bvcomp 3_2) = 1_1) ? ex_val : reg3)))) : reg3) : (((rd1 bvcomp 2_2) = 1_1) ? (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg3 : (((rd2 bvcomp 1_2) = 1_1) ? reg3 : (((rd2 bvcomp 2_2) = 1_1) ? reg3 : (((rd2 bvcomp 3_2) = 1_1) ? ex_val : reg3)))) : reg3) : (((rd1 bvcomp 3_2) = 1_1) ? (((op bvcomp 1_2) = 1_1) ? (oper1 + oper2) : (((op bvcomp 2_2) = 1_1) ? oper1 : (((op bvcomp 3_2) = 1_1) ? (! (oper1 & oper2)) : 0_8))) : (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg3 : (((rd2 bvcomp 1_2) = 1_1) ? reg3 : (((rd2 bvcomp 2_2) = 1_1) ? reg3 : (((rd2 bvcomp 3_2) = 1_1) ? ex_val : reg3)))) : reg3))))) : (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg3 : (((rd2 bvcomp 1_2) = 1_1) ? reg3 : (((rd2 bvcomp 2_2) = 1_1) ? reg3 : (((rd2 bvcomp 3_2) = 1_1) ? ex_val : reg3)))) : reg3)) : (((inst[0:1] bvcomp 1_2) = 1_1) ? ((w1 = 1_1) ? (((! (! (rd1 bvcomp 0_2))) = 1_1) ? (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg3 : (((rd2 bvcomp 1_2) = 1_1) ? reg3 : (((rd2 bvcomp 2_2) = 1_1) ? reg3 : (((rd2 bvcomp 3_2) = 1_1) ? ex_val : reg3)))) : reg3) : (((rd1 bvcomp 1_2) = 1_1) ? (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg3 : (((rd2 bvcomp 1_2) = 1_1) ? reg3 : (((rd2 bvcomp 2_2) = 1_1) ? reg3 : (((rd2 bvcomp 3_2) = 1_1) ? ex_val : reg3)))) : reg3) : (((rd1 bvcomp 2_2) = 1_1) ? (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg3 : (((rd2 bvcomp 1_2) = 1_1) ? reg3 : (((rd2 bvcomp 2_2) = 1_1) ? reg3 : (((rd2 bvcomp 3_2) = 1_1) ? ex_val : reg3)))) : reg3) : (((rd1 bvcomp 3_2) = 1_1) ? (((op bvcomp 1_2) = 1_1) ? (oper1 + oper2) : (((op bvcomp 2_2) = 1_1) ? oper1 : (((op bvcomp 3_2) = 1_1) ? (! (oper1 & oper2)) : 0_8))) : (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg3 : (((rd2 bvcomp 1_2) = 1_1) ? reg3 : (((rd2 bvcomp 2_2) = 1_1) ? reg3 : (((rd2 bvcomp 3_2) = 1_1) ? ex_val : reg3)))) : reg3))))) : (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg3 : (((rd2 bvcomp 1_2) = 1_1) ? reg3 : (((rd2 bvcomp 2_2) = 1_1) ? reg3 : (((rd2 bvcomp 3_2) = 1_1) ? ex_val : reg3)))) : reg3)) : (((inst[0:1] bvcomp 2_2) = 1_1) ? ((w1 = 1_1) ? (((! (! (rd1 bvcomp 0_2))) = 1_1) ? (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg3 : (((rd2 bvcomp 1_2) = 1_1) ? reg3 : (((rd2 bvcomp 2_2) = 1_1) ? reg3 : (((rd2 bvcomp 3_2) = 1_1) ? ex_val : reg3)))) : reg3) : (((rd1 bvcomp 1_2) = 1_1) ? (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg3 : (((rd2 bvcomp 1_2) = 1_1) ? reg3 : (((rd2 bvcomp 2_2) = 1_1) ? reg3 : (((rd2 bvcomp 3_2) = 1_1) ? ex_val : reg3)))) : reg3) : (((rd1 bvcomp 2_2) = 1_1) ? (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg3 : (((rd2 bvcomp 1_2) = 1_1) ? reg3 : (((rd2 bvcomp 2_2) = 1_1) ? reg3 : (((rd2 bvcomp 3_2) = 1_1) ? ex_val : reg3)))) : reg3) : (((rd1 bvcomp 3_2) = 1_1) ? (((op bvcomp 1_2) = 1_1) ? (oper1 + oper2) : (((op bvcomp 2_2) = 1_1) ? oper1 : (((op bvcomp 3_2) = 1_1) ? (! (oper1 & oper2)) : 0_8))) : (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg3 : (((rd2 bvcomp 1_2) = 1_1) ? reg3 : (((rd2 bvcomp 2_2) = 1_1) ? reg3 : (((rd2 bvcomp 3_2) = 1_1) ? ex_val : reg3)))) : reg3))))) : (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg3 : (((rd2 bvcomp 1_2) = 1_1) ? reg3 : (((rd2 bvcomp 2_2) = 1_1) ? reg3 : (((rd2 bvcomp 3_2) = 1_1) ? ex_val : reg3)))) : reg3)) : (((inst[0:1] bvcomp 3_2) = 1_1) ? ((((! (! ((((inst[4:5] bvcomp 3_2) = 1_1) ? s3 : (((inst[4:5] bvcomp 2_2) = 1_1) ? s2 : (((inst[4:5] bvcomp 1_2) = 1_1) ? s1 : (((! (! (inst[4:5] bvcomp 0_2))) = 1_1) ? s0 : 0_2)))) bvcomp 0_2))) = 1_1) ? (((inst[4:5] bvcomp 3_2) = 1_1) ? reg3 : (((inst[4:5] bvcomp 2_2) = 1_1) ? reg2 : (((inst[4:5] bvcomp 1_2) = 1_1) ? reg1 : (((! (! (inst[4:5] bvcomp 0_2))) = 1_1) ? reg0 : 0_8)))) : ((((((inst[4:5] bvcomp 3_2) = 1_1) ? s3 : (((inst[4:5] bvcomp 2_2) = 1_1) ? s2 : (((inst[4:5] bvcomp 1_2) = 1_1) ? s1 : (((! (! (inst[4:5] bvcomp 0_2))) = 1_1) ? s0 : 0_2)))) bvcomp 1_2) = 1_1) ? ex_val : (((op bvcomp 1_2) = 1_1) ? (oper1 + oper2) : (((op bvcomp 2_2) = 1_1) ? oper1 : (((op bvcomp 3_2) = 1_1) ? (! (oper1 & oper2)) : 0_8))))) + (((! (! ((((inst[2:3] bvcomp 3_2) = 1_1) ? s3 : (((inst[2:3] bvcomp 2_2) = 1_1) ? s2 : (((inst[2:3] bvcomp 1_2) = 1_1) ? s1 : (((! (! (inst[2:3] bvcomp 0_2))) = 1_1) ? s0 : 0_2)))) bvcomp 0_2))) = 1_1) ? (((inst[2:3] bvcomp 3_2) = 1_1) ? reg3 : (((inst[2:3] bvcomp 2_2) = 1_1) ? reg2 : (((inst[2:3] bvcomp 1_2) = 1_1) ? reg1 : (((! (! (inst[2:3] bvcomp 0_2))) = 1_1) ? reg0 : 0_8)))) : ((((((inst[2:3] bvcomp 3_2) = 1_1) ? s3 : (((inst[2:3] bvcomp 2_2) = 1_1) ? s2 : (((inst[2:3] bvcomp 1_2) = 1_1) ? s1 : (((! (! (inst[2:3] bvcomp 0_2))) = 1_1) ? s0 : 0_2)))) bvcomp 1_2) = 1_1) ? ex_val : (((op bvcomp 1_2) = 1_1) ? (oper1 + oper2) : (((op bvcomp 2_2) = 1_1) ? oper1 : (((op bvcomp 3_2) = 1_1) ? (! (oper1 & oper2)) : 0_8)))))) : ((w1 = 1_1) ? (((! (! (rd1 bvcomp 0_2))) = 1_1) ? (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg3 : (((rd2 bvcomp 1_2) = 1_1) ? reg3 : (((rd2 bvcomp 2_2) = 1_1) ? reg3 : (((rd2 bvcomp 3_2) = 1_1) ? ex_val : reg3)))) : reg3) : (((rd1 bvcomp 1_2) = 1_1) ? (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg3 : (((rd2 bvcomp 1_2) = 1_1) ? reg3 : (((rd2 bvcomp 2_2) = 1_1) ? reg3 : (((rd2 bvcomp 3_2) = 1_1) ? ex_val : reg3)))) : reg3) : (((rd1 bvcomp 2_2) = 1_1) ? (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg3 : (((rd2 bvcomp 1_2) = 1_1) ? reg3 : (((rd2 bvcomp 2_2) = 1_1) ? reg3 : (((rd2 bvcomp 3_2) = 1_1) ? ex_val : reg3)))) : reg3) : (((rd1 bvcomp 3_2) = 1_1) ? (((op bvcomp 1_2) = 1_1) ? (oper1 + oper2) : (((op bvcomp 2_2) = 1_1) ? oper1 : (((op bvcomp 3_2) = 1_1) ? (! (oper1 & oper2)) : 0_8))) : (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg3 : (((rd2 bvcomp 1_2) = 1_1) ? reg3 : (((rd2 bvcomp 2_2) = 1_1) ? reg3 : (((rd2 bvcomp 3_2) = 1_1) ? ex_val : reg3)))) : reg3))))) : (((w2 u/ v2) = v2) ? (((! (! (rd2 bvcomp 0_2))) = 1_1) ? reg3 : (((rd2 bvcomp 1_2) = 1_1) ? reg3 : (((rd2 bvcomp 2_2) = 1_1) ? reg3 : (((rd2 bvcomp 3_2) = 1_1) ? ex_val : reg3)))) : reg3))))))))))))