m255
K4
z2
13
!s112 1.1
!i10d 8192
!i10e 25
!i10f 100
cModel Technology
Z0 dE:/Docs/Maestria/2017-2_Prototipado_FPGAs/Proyectos/Proyecto4/Proyecto4/software/Proyecto4_app/obj/default/runtime/sim/mentor
vProyecto4_qsys
!s110 1502682049
!i10b 1
!s100 [`AeZKQ2R>a^_@XGO=@Yj3
I9fJ_fEOOaPih6:VC85@Q_2
VDg1SIo80bB@j0V0VzS_@n1
R0
w1502680661
8E:/Docs/Maestria/2017-2_Prototipado_FPGAs/Proyectos/Proyecto4/Proyecto4/Proyecto4_qsys/testbench/Proyecto4_qsys_tb/simulation/submodules/Proyecto4_qsys.v
FE:/Docs/Maestria/2017-2_Prototipado_FPGAs/Proyectos/Proyecto4/Proyecto4/Proyecto4_qsys/testbench/Proyecto4_qsys_tb/simulation/submodules/Proyecto4_qsys.v
L0 6
OV;L;10.4d;61
r1
!s85 0
31
!s108 1502682049.000000
!s107 E:/Docs/Maestria/2017-2_Prototipado_FPGAs/Proyectos/Proyecto4/Proyecto4/Proyecto4_qsys/testbench/Proyecto4_qsys_tb/simulation/submodules/Proyecto4_qsys.v|
!s90 -reportprogress|300|E:/Docs/Maestria/2017-2_Prototipado_FPGAs/Proyectos/Proyecto4/Proyecto4/Proyecto4_qsys/testbench/Proyecto4_qsys_tb/simulation/submodules/Proyecto4_qsys.v|-work|Proyecto4_qsys_inst|
!i113 1
o-work Proyecto4_qsys_inst
n@proyecto4_qsys
