TimeQuest Timing Analyzer report for _register32
Thu Oct 17 14:33:53 2013
Quartus II 64-Bit Version 13.0.0 Build 156 04/24/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clk'
 12. Slow Model Hold: 'clk'
 13. Slow Model Minimum Pulse Width: 'clk'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Fast Model Setup Summary
 19. Fast Model Hold Summary
 20. Fast Model Recovery Summary
 21. Fast Model Removal Summary
 22. Fast Model Minimum Pulse Width Summary
 23. Fast Model Setup: 'clk'
 24. Fast Model Hold: 'clk'
 25. Fast Model Minimum Pulse Width: 'clk'
 26. Setup Times
 27. Hold Times
 28. Clock to Output Times
 29. Minimum Clock to Output Times
 30. Multicorner Timing Analysis Summary
 31. Setup Times
 32. Hold Times
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Setup Transfers
 36. Hold Transfers
 37. Report TCCS
 38. Report RSKM
 39. Unconstrained Paths
 40. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.0.0 Build 156 04/24/2013 SJ Web Edition ;
; Revision Name      ; _register32                                        ;
; Device Family      ; Cyclone II                                         ;
; Device Name        ; EP2C70F896C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Unavailable                                        ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow Model Fmax Summary                          ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 401.28 MHz ; 401.28 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------+
; Slow Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -0.746 ; -23.154       ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.767 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -1.380 ; -1.380                ;
+-------+--------+-----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                                                                                                                                                                  ;
+--------+---------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                   ; To Node                                                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.746 ; _register8:U0_register8|_dff:U4_dff|_dlatch:U1_dlatch|_srlatch:U3_srlatch|_nor2:U0_nor2|y~1 ; _register8:U0_register8|_dff:U4_dff|_dlatch:U2_dlatch|_srlatch:U3_srlatch|_nor2:U0_nor2|y~1 ; clk          ; clk         ; 0.500        ; 0.124      ; 0.399      ;
; -0.746 ; _register8:U1_register8|_dff:U3_dff|_dlatch:U1_dlatch|_srlatch:U3_srlatch|_nor2:U0_nor2|y~1 ; _register8:U1_register8|_dff:U3_dff|_dlatch:U2_dlatch|_srlatch:U3_srlatch|_nor2:U0_nor2|y~1 ; clk          ; clk         ; 0.500        ; 0.124      ; 0.399      ;
; -0.746 ; _register8:U2_register8|_dff:U0_dff|_dlatch:U1_dlatch|_srlatch:U3_srlatch|_nor2:U0_nor2|y~1 ; _register8:U2_register8|_dff:U0_dff|_dlatch:U2_dlatch|_srlatch:U3_srlatch|_nor2:U0_nor2|y~1 ; clk          ; clk         ; 0.500        ; 0.124      ; 0.399      ;
; -0.746 ; _register8:U2_register8|_dff:U7_dff|_dlatch:U1_dlatch|_srlatch:U3_srlatch|_nor2:U0_nor2|y~1 ; _register8:U2_register8|_dff:U7_dff|_dlatch:U2_dlatch|_srlatch:U3_srlatch|_nor2:U0_nor2|y~1 ; clk          ; clk         ; 0.500        ; 0.124      ; 0.399      ;
; -0.746 ; _register8:U3_register8|_dff:U1_dff|_dlatch:U1_dlatch|_srlatch:U3_srlatch|_nor2:U0_nor2|y~1 ; _register8:U3_register8|_dff:U1_dff|_dlatch:U2_dlatch|_srlatch:U3_srlatch|_nor2:U0_nor2|y~1 ; clk          ; clk         ; 0.500        ; 0.124      ; 0.399      ;
; -0.746 ; _register8:U3_register8|_dff:U5_dff|_dlatch:U1_dlatch|_srlatch:U3_srlatch|_nor2:U0_nor2|y~1 ; _register8:U3_register8|_dff:U5_dff|_dlatch:U2_dlatch|_srlatch:U3_srlatch|_nor2:U0_nor2|y~1 ; clk          ; clk         ; 0.500        ; 0.124      ; 0.399      ;
; -0.745 ; _register8:U0_register8|_dff:U1_dff|_dlatch:U1_dlatch|_srlatch:U3_srlatch|_nor2:U0_nor2|y~1 ; _register8:U0_register8|_dff:U1_dff|_dlatch:U2_dlatch|_srlatch:U3_srlatch|_nor2:U0_nor2|y~1 ; clk          ; clk         ; 0.500        ; 0.125      ; 0.399      ;
; -0.745 ; _register8:U0_register8|_dff:U6_dff|_dlatch:U1_dlatch|_srlatch:U3_srlatch|_nor2:U0_nor2|y~1 ; _register8:U0_register8|_dff:U6_dff|_dlatch:U2_dlatch|_srlatch:U3_srlatch|_nor2:U0_nor2|y~1 ; clk          ; clk         ; 0.500        ; 0.123      ; 0.396      ;
; -0.745 ; _register8:U0_register8|_dff:U7_dff|_dlatch:U1_dlatch|_srlatch:U3_srlatch|_nor2:U0_nor2|y~1 ; _register8:U0_register8|_dff:U7_dff|_dlatch:U2_dlatch|_srlatch:U3_srlatch|_nor2:U0_nor2|y~1 ; clk          ; clk         ; 0.500        ; 0.124      ; 0.398      ;
; -0.745 ; _register8:U2_register8|_dff:U1_dff|_dlatch:U1_dlatch|_srlatch:U3_srlatch|_nor2:U0_nor2|y~1 ; _register8:U2_register8|_dff:U1_dff|_dlatch:U2_dlatch|_srlatch:U3_srlatch|_nor2:U0_nor2|y~1 ; clk          ; clk         ; 0.500        ; 0.125      ; 0.399      ;
; -0.745 ; _register8:U2_register8|_dff:U4_dff|_dlatch:U1_dlatch|_srlatch:U3_srlatch|_nor2:U0_nor2|y~1 ; _register8:U2_register8|_dff:U4_dff|_dlatch:U2_dlatch|_srlatch:U3_srlatch|_nor2:U0_nor2|y~1 ; clk          ; clk         ; 0.500        ; 0.124      ; 0.398      ;
; -0.745 ; _register8:U2_register8|_dff:U6_dff|_dlatch:U1_dlatch|_srlatch:U3_srlatch|_nor2:U0_nor2|y~1 ; _register8:U2_register8|_dff:U6_dff|_dlatch:U2_dlatch|_srlatch:U3_srlatch|_nor2:U0_nor2|y~1 ; clk          ; clk         ; 0.500        ; 0.124      ; 0.398      ;
; -0.738 ; _register8:U1_register8|_dff:U1_dff|_dlatch:U1_dlatch|_srlatch:U3_srlatch|_nor2:U0_nor2|y~1 ; _register8:U1_register8|_dff:U1_dff|_dlatch:U2_dlatch|_srlatch:U3_srlatch|_nor2:U0_nor2|y~1 ; clk          ; clk         ; 0.500        ; 0.132      ; 0.399      ;
; -0.714 ; _register8:U3_register8|_dff:U7_dff|_dlatch:U1_dlatch|_srlatch:U3_srlatch|_nor2:U0_nor2|y~1 ; _register8:U3_register8|_dff:U7_dff|_dlatch:U2_dlatch|_srlatch:U3_srlatch|_nor2:U0_nor2|y~1 ; clk          ; clk         ; 0.500        ; 0.123      ; 0.398      ;
; -0.713 ; _register8:U2_register8|_dff:U5_dff|_dlatch:U1_dlatch|_srlatch:U3_srlatch|_nor2:U0_nor2|y~1 ; _register8:U2_register8|_dff:U5_dff|_dlatch:U2_dlatch|_srlatch:U3_srlatch|_nor2:U0_nor2|y~1 ; clk          ; clk         ; 0.500        ; 0.124      ; 0.398      ;
; -0.713 ; _register8:U3_register8|_dff:U0_dff|_dlatch:U1_dlatch|_srlatch:U3_srlatch|_nor2:U0_nor2|y~1 ; _register8:U3_register8|_dff:U0_dff|_dlatch:U2_dlatch|_srlatch:U3_srlatch|_nor2:U0_nor2|y~1 ; clk          ; clk         ; 0.500        ; 0.124      ; 0.398      ;
; -0.713 ; _register8:U3_register8|_dff:U6_dff|_dlatch:U1_dlatch|_srlatch:U3_srlatch|_nor2:U0_nor2|y~1 ; _register8:U3_register8|_dff:U6_dff|_dlatch:U2_dlatch|_srlatch:U3_srlatch|_nor2:U0_nor2|y~1 ; clk          ; clk         ; 0.500        ; 0.124      ; 0.398      ;
; -0.710 ; _register8:U3_register8|_dff:U4_dff|_dlatch:U1_dlatch|_srlatch:U3_srlatch|_nor2:U0_nor2|y~1 ; _register8:U3_register8|_dff:U4_dff|_dlatch:U2_dlatch|_srlatch:U3_srlatch|_nor2:U0_nor2|y~1 ; clk          ; clk         ; 0.500        ; 0.125      ; 0.396      ;
; -0.708 ; _register8:U0_register8|_dff:U0_dff|_dlatch:U1_dlatch|_srlatch:U3_srlatch|_nor2:U0_nor2|y~1 ; _register8:U0_register8|_dff:U0_dff|_dlatch:U2_dlatch|_srlatch:U3_srlatch|_nor2:U0_nor2|y~1 ; clk          ; clk         ; 0.500        ; 0.124      ; 0.393      ;
; -0.708 ; _register8:U0_register8|_dff:U2_dff|_dlatch:U1_dlatch|_srlatch:U3_srlatch|_nor2:U0_nor2|y~1 ; _register8:U0_register8|_dff:U2_dff|_dlatch:U2_dlatch|_srlatch:U3_srlatch|_nor2:U0_nor2|y~1 ; clk          ; clk         ; 0.500        ; 0.124      ; 0.393      ;
; -0.708 ; _register8:U0_register8|_dff:U3_dff|_dlatch:U1_dlatch|_srlatch:U3_srlatch|_nor2:U0_nor2|y~1 ; _register8:U0_register8|_dff:U3_dff|_dlatch:U2_dlatch|_srlatch:U3_srlatch|_nor2:U0_nor2|y~1 ; clk          ; clk         ; 0.500        ; 0.124      ; 0.393      ;
; -0.708 ; _register8:U1_register8|_dff:U0_dff|_dlatch:U1_dlatch|_srlatch:U3_srlatch|_nor2:U0_nor2|y~1 ; _register8:U1_register8|_dff:U0_dff|_dlatch:U2_dlatch|_srlatch:U3_srlatch|_nor2:U0_nor2|y~1 ; clk          ; clk         ; 0.500        ; 0.124      ; 0.393      ;
; -0.708 ; _register8:U1_register8|_dff:U4_dff|_dlatch:U1_dlatch|_srlatch:U3_srlatch|_nor2:U0_nor2|y~1 ; _register8:U1_register8|_dff:U4_dff|_dlatch:U2_dlatch|_srlatch:U3_srlatch|_nor2:U0_nor2|y~1 ; clk          ; clk         ; 0.500        ; 0.124      ; 0.393      ;
; -0.708 ; _register8:U1_register8|_dff:U5_dff|_dlatch:U1_dlatch|_srlatch:U3_srlatch|_nor2:U0_nor2|y~1 ; _register8:U1_register8|_dff:U5_dff|_dlatch:U2_dlatch|_srlatch:U3_srlatch|_nor2:U0_nor2|y~1 ; clk          ; clk         ; 0.500        ; 0.124      ; 0.393      ;
; -0.708 ; _register8:U1_register8|_dff:U6_dff|_dlatch:U1_dlatch|_srlatch:U3_srlatch|_nor2:U0_nor2|y~1 ; _register8:U1_register8|_dff:U6_dff|_dlatch:U2_dlatch|_srlatch:U3_srlatch|_nor2:U0_nor2|y~1 ; clk          ; clk         ; 0.500        ; 0.124      ; 0.393      ;
; -0.708 ; _register8:U2_register8|_dff:U2_dff|_dlatch:U1_dlatch|_srlatch:U3_srlatch|_nor2:U0_nor2|y~1 ; _register8:U2_register8|_dff:U2_dff|_dlatch:U2_dlatch|_srlatch:U3_srlatch|_nor2:U0_nor2|y~1 ; clk          ; clk         ; 0.500        ; 0.124      ; 0.393      ;
; -0.708 ; _register8:U2_register8|_dff:U3_dff|_dlatch:U1_dlatch|_srlatch:U3_srlatch|_nor2:U0_nor2|y~1 ; _register8:U2_register8|_dff:U3_dff|_dlatch:U2_dlatch|_srlatch:U3_srlatch|_nor2:U0_nor2|y~1 ; clk          ; clk         ; 0.500        ; 0.124      ; 0.393      ;
; -0.707 ; _register8:U0_register8|_dff:U5_dff|_dlatch:U1_dlatch|_srlatch:U3_srlatch|_nor2:U0_nor2|y~1 ; _register8:U0_register8|_dff:U5_dff|_dlatch:U2_dlatch|_srlatch:U3_srlatch|_nor2:U0_nor2|y~1 ; clk          ; clk         ; 0.500        ; 0.125      ; 0.393      ;
; -0.707 ; _register8:U1_register8|_dff:U2_dff|_dlatch:U1_dlatch|_srlatch:U3_srlatch|_nor2:U0_nor2|y~1 ; _register8:U1_register8|_dff:U2_dff|_dlatch:U2_dlatch|_srlatch:U3_srlatch|_nor2:U0_nor2|y~1 ; clk          ; clk         ; 0.500        ; 0.125      ; 0.393      ;
; -0.707 ; _register8:U1_register8|_dff:U7_dff|_dlatch:U1_dlatch|_srlatch:U3_srlatch|_nor2:U0_nor2|y~1 ; _register8:U1_register8|_dff:U7_dff|_dlatch:U2_dlatch|_srlatch:U3_srlatch|_nor2:U0_nor2|y~1 ; clk          ; clk         ; 0.500        ; 0.125      ; 0.393      ;
; -0.707 ; _register8:U3_register8|_dff:U2_dff|_dlatch:U1_dlatch|_srlatch:U3_srlatch|_nor2:U0_nor2|y~1 ; _register8:U3_register8|_dff:U2_dff|_dlatch:U2_dlatch|_srlatch:U3_srlatch|_nor2:U0_nor2|y~1 ; clk          ; clk         ; 0.500        ; 0.125      ; 0.393      ;
; -0.707 ; _register8:U3_register8|_dff:U3_dff|_dlatch:U1_dlatch|_srlatch:U3_srlatch|_nor2:U0_nor2|y~1 ; _register8:U3_register8|_dff:U3_dff|_dlatch:U2_dlatch|_srlatch:U3_srlatch|_nor2:U0_nor2|y~1 ; clk          ; clk         ; 0.500        ; 0.125      ; 0.393      ;
+--------+---------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                                                                                                                                                  ;
+-------+---------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                   ; To Node                                                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.767 ; _register8:U1_register8|_dff:U1_dff|_dlatch:U1_dlatch|_srlatch:U3_srlatch|_nor2:U0_nor2|y~1 ; _register8:U1_register8|_dff:U1_dff|_dlatch:U2_dlatch|_srlatch:U3_srlatch|_nor2:U0_nor2|y~1 ; clk          ; clk         ; -0.500       ; 0.132      ; 0.399      ;
; 0.768 ; _register8:U0_register8|_dff:U5_dff|_dlatch:U1_dlatch|_srlatch:U3_srlatch|_nor2:U0_nor2|y~1 ; _register8:U0_register8|_dff:U5_dff|_dlatch:U2_dlatch|_srlatch:U3_srlatch|_nor2:U0_nor2|y~1 ; clk          ; clk         ; -0.500       ; 0.125      ; 0.393      ;
; 0.768 ; _register8:U1_register8|_dff:U2_dff|_dlatch:U1_dlatch|_srlatch:U3_srlatch|_nor2:U0_nor2|y~1 ; _register8:U1_register8|_dff:U2_dff|_dlatch:U2_dlatch|_srlatch:U3_srlatch|_nor2:U0_nor2|y~1 ; clk          ; clk         ; -0.500       ; 0.125      ; 0.393      ;
; 0.768 ; _register8:U1_register8|_dff:U7_dff|_dlatch:U1_dlatch|_srlatch:U3_srlatch|_nor2:U0_nor2|y~1 ; _register8:U1_register8|_dff:U7_dff|_dlatch:U2_dlatch|_srlatch:U3_srlatch|_nor2:U0_nor2|y~1 ; clk          ; clk         ; -0.500       ; 0.125      ; 0.393      ;
; 0.768 ; _register8:U3_register8|_dff:U2_dff|_dlatch:U1_dlatch|_srlatch:U3_srlatch|_nor2:U0_nor2|y~1 ; _register8:U3_register8|_dff:U2_dff|_dlatch:U2_dlatch|_srlatch:U3_srlatch|_nor2:U0_nor2|y~1 ; clk          ; clk         ; -0.500       ; 0.125      ; 0.393      ;
; 0.768 ; _register8:U3_register8|_dff:U3_dff|_dlatch:U1_dlatch|_srlatch:U3_srlatch|_nor2:U0_nor2|y~1 ; _register8:U3_register8|_dff:U3_dff|_dlatch:U2_dlatch|_srlatch:U3_srlatch|_nor2:U0_nor2|y~1 ; clk          ; clk         ; -0.500       ; 0.125      ; 0.393      ;
; 0.769 ; _register8:U0_register8|_dff:U0_dff|_dlatch:U1_dlatch|_srlatch:U3_srlatch|_nor2:U0_nor2|y~1 ; _register8:U0_register8|_dff:U0_dff|_dlatch:U2_dlatch|_srlatch:U3_srlatch|_nor2:U0_nor2|y~1 ; clk          ; clk         ; -0.500       ; 0.124      ; 0.393      ;
; 0.769 ; _register8:U0_register8|_dff:U2_dff|_dlatch:U1_dlatch|_srlatch:U3_srlatch|_nor2:U0_nor2|y~1 ; _register8:U0_register8|_dff:U2_dff|_dlatch:U2_dlatch|_srlatch:U3_srlatch|_nor2:U0_nor2|y~1 ; clk          ; clk         ; -0.500       ; 0.124      ; 0.393      ;
; 0.769 ; _register8:U0_register8|_dff:U3_dff|_dlatch:U1_dlatch|_srlatch:U3_srlatch|_nor2:U0_nor2|y~1 ; _register8:U0_register8|_dff:U3_dff|_dlatch:U2_dlatch|_srlatch:U3_srlatch|_nor2:U0_nor2|y~1 ; clk          ; clk         ; -0.500       ; 0.124      ; 0.393      ;
; 0.769 ; _register8:U1_register8|_dff:U0_dff|_dlatch:U1_dlatch|_srlatch:U3_srlatch|_nor2:U0_nor2|y~1 ; _register8:U1_register8|_dff:U0_dff|_dlatch:U2_dlatch|_srlatch:U3_srlatch|_nor2:U0_nor2|y~1 ; clk          ; clk         ; -0.500       ; 0.124      ; 0.393      ;
; 0.769 ; _register8:U1_register8|_dff:U4_dff|_dlatch:U1_dlatch|_srlatch:U3_srlatch|_nor2:U0_nor2|y~1 ; _register8:U1_register8|_dff:U4_dff|_dlatch:U2_dlatch|_srlatch:U3_srlatch|_nor2:U0_nor2|y~1 ; clk          ; clk         ; -0.500       ; 0.124      ; 0.393      ;
; 0.769 ; _register8:U1_register8|_dff:U5_dff|_dlatch:U1_dlatch|_srlatch:U3_srlatch|_nor2:U0_nor2|y~1 ; _register8:U1_register8|_dff:U5_dff|_dlatch:U2_dlatch|_srlatch:U3_srlatch|_nor2:U0_nor2|y~1 ; clk          ; clk         ; -0.500       ; 0.124      ; 0.393      ;
; 0.769 ; _register8:U1_register8|_dff:U6_dff|_dlatch:U1_dlatch|_srlatch:U3_srlatch|_nor2:U0_nor2|y~1 ; _register8:U1_register8|_dff:U6_dff|_dlatch:U2_dlatch|_srlatch:U3_srlatch|_nor2:U0_nor2|y~1 ; clk          ; clk         ; -0.500       ; 0.124      ; 0.393      ;
; 0.769 ; _register8:U2_register8|_dff:U2_dff|_dlatch:U1_dlatch|_srlatch:U3_srlatch|_nor2:U0_nor2|y~1 ; _register8:U2_register8|_dff:U2_dff|_dlatch:U2_dlatch|_srlatch:U3_srlatch|_nor2:U0_nor2|y~1 ; clk          ; clk         ; -0.500       ; 0.124      ; 0.393      ;
; 0.769 ; _register8:U2_register8|_dff:U3_dff|_dlatch:U1_dlatch|_srlatch:U3_srlatch|_nor2:U0_nor2|y~1 ; _register8:U2_register8|_dff:U3_dff|_dlatch:U2_dlatch|_srlatch:U3_srlatch|_nor2:U0_nor2|y~1 ; clk          ; clk         ; -0.500       ; 0.124      ; 0.393      ;
; 0.771 ; _register8:U3_register8|_dff:U4_dff|_dlatch:U1_dlatch|_srlatch:U3_srlatch|_nor2:U0_nor2|y~1 ; _register8:U3_register8|_dff:U4_dff|_dlatch:U2_dlatch|_srlatch:U3_srlatch|_nor2:U0_nor2|y~1 ; clk          ; clk         ; -0.500       ; 0.125      ; 0.396      ;
; 0.773 ; _register8:U0_register8|_dff:U6_dff|_dlatch:U1_dlatch|_srlatch:U3_srlatch|_nor2:U0_nor2|y~1 ; _register8:U0_register8|_dff:U6_dff|_dlatch:U2_dlatch|_srlatch:U3_srlatch|_nor2:U0_nor2|y~1 ; clk          ; clk         ; -0.500       ; 0.123      ; 0.396      ;
; 0.774 ; _register8:U0_register8|_dff:U1_dff|_dlatch:U1_dlatch|_srlatch:U3_srlatch|_nor2:U0_nor2|y~1 ; _register8:U0_register8|_dff:U1_dff|_dlatch:U2_dlatch|_srlatch:U3_srlatch|_nor2:U0_nor2|y~1 ; clk          ; clk         ; -0.500       ; 0.125      ; 0.399      ;
; 0.774 ; _register8:U0_register8|_dff:U7_dff|_dlatch:U1_dlatch|_srlatch:U3_srlatch|_nor2:U0_nor2|y~1 ; _register8:U0_register8|_dff:U7_dff|_dlatch:U2_dlatch|_srlatch:U3_srlatch|_nor2:U0_nor2|y~1 ; clk          ; clk         ; -0.500       ; 0.124      ; 0.398      ;
; 0.774 ; _register8:U2_register8|_dff:U1_dff|_dlatch:U1_dlatch|_srlatch:U3_srlatch|_nor2:U0_nor2|y~1 ; _register8:U2_register8|_dff:U1_dff|_dlatch:U2_dlatch|_srlatch:U3_srlatch|_nor2:U0_nor2|y~1 ; clk          ; clk         ; -0.500       ; 0.125      ; 0.399      ;
; 0.774 ; _register8:U2_register8|_dff:U4_dff|_dlatch:U1_dlatch|_srlatch:U3_srlatch|_nor2:U0_nor2|y~1 ; _register8:U2_register8|_dff:U4_dff|_dlatch:U2_dlatch|_srlatch:U3_srlatch|_nor2:U0_nor2|y~1 ; clk          ; clk         ; -0.500       ; 0.124      ; 0.398      ;
; 0.774 ; _register8:U2_register8|_dff:U5_dff|_dlatch:U1_dlatch|_srlatch:U3_srlatch|_nor2:U0_nor2|y~1 ; _register8:U2_register8|_dff:U5_dff|_dlatch:U2_dlatch|_srlatch:U3_srlatch|_nor2:U0_nor2|y~1 ; clk          ; clk         ; -0.500       ; 0.124      ; 0.398      ;
; 0.774 ; _register8:U2_register8|_dff:U6_dff|_dlatch:U1_dlatch|_srlatch:U3_srlatch|_nor2:U0_nor2|y~1 ; _register8:U2_register8|_dff:U6_dff|_dlatch:U2_dlatch|_srlatch:U3_srlatch|_nor2:U0_nor2|y~1 ; clk          ; clk         ; -0.500       ; 0.124      ; 0.398      ;
; 0.774 ; _register8:U3_register8|_dff:U0_dff|_dlatch:U1_dlatch|_srlatch:U3_srlatch|_nor2:U0_nor2|y~1 ; _register8:U3_register8|_dff:U0_dff|_dlatch:U2_dlatch|_srlatch:U3_srlatch|_nor2:U0_nor2|y~1 ; clk          ; clk         ; -0.500       ; 0.124      ; 0.398      ;
; 0.774 ; _register8:U3_register8|_dff:U6_dff|_dlatch:U1_dlatch|_srlatch:U3_srlatch|_nor2:U0_nor2|y~1 ; _register8:U3_register8|_dff:U6_dff|_dlatch:U2_dlatch|_srlatch:U3_srlatch|_nor2:U0_nor2|y~1 ; clk          ; clk         ; -0.500       ; 0.124      ; 0.398      ;
; 0.775 ; _register8:U0_register8|_dff:U4_dff|_dlatch:U1_dlatch|_srlatch:U3_srlatch|_nor2:U0_nor2|y~1 ; _register8:U0_register8|_dff:U4_dff|_dlatch:U2_dlatch|_srlatch:U3_srlatch|_nor2:U0_nor2|y~1 ; clk          ; clk         ; -0.500       ; 0.124      ; 0.399      ;
; 0.775 ; _register8:U1_register8|_dff:U3_dff|_dlatch:U1_dlatch|_srlatch:U3_srlatch|_nor2:U0_nor2|y~1 ; _register8:U1_register8|_dff:U3_dff|_dlatch:U2_dlatch|_srlatch:U3_srlatch|_nor2:U0_nor2|y~1 ; clk          ; clk         ; -0.500       ; 0.124      ; 0.399      ;
; 0.775 ; _register8:U2_register8|_dff:U0_dff|_dlatch:U1_dlatch|_srlatch:U3_srlatch|_nor2:U0_nor2|y~1 ; _register8:U2_register8|_dff:U0_dff|_dlatch:U2_dlatch|_srlatch:U3_srlatch|_nor2:U0_nor2|y~1 ; clk          ; clk         ; -0.500       ; 0.124      ; 0.399      ;
; 0.775 ; _register8:U2_register8|_dff:U7_dff|_dlatch:U1_dlatch|_srlatch:U3_srlatch|_nor2:U0_nor2|y~1 ; _register8:U2_register8|_dff:U7_dff|_dlatch:U2_dlatch|_srlatch:U3_srlatch|_nor2:U0_nor2|y~1 ; clk          ; clk         ; -0.500       ; 0.124      ; 0.399      ;
; 0.775 ; _register8:U3_register8|_dff:U1_dff|_dlatch:U1_dlatch|_srlatch:U3_srlatch|_nor2:U0_nor2|y~1 ; _register8:U3_register8|_dff:U1_dff|_dlatch:U2_dlatch|_srlatch:U3_srlatch|_nor2:U0_nor2|y~1 ; clk          ; clk         ; -0.500       ; 0.124      ; 0.399      ;
; 0.775 ; _register8:U3_register8|_dff:U5_dff|_dlatch:U1_dlatch|_srlatch:U3_srlatch|_nor2:U0_nor2|y~1 ; _register8:U3_register8|_dff:U5_dff|_dlatch:U2_dlatch|_srlatch:U3_srlatch|_nor2:U0_nor2|y~1 ; clk          ; clk         ; -0.500       ; 0.124      ; 0.399      ;
; 0.775 ; _register8:U3_register8|_dff:U7_dff|_dlatch:U1_dlatch|_srlatch:U3_srlatch|_nor2:U0_nor2|y~1 ; _register8:U3_register8|_dff:U7_dff|_dlatch:U2_dlatch|_srlatch:U3_srlatch|_nor2:U0_nor2|y~1 ; clk          ; clk         ; -0.500       ; 0.123      ; 0.398      ;
+-------+---------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                                                       ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                     ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk   ; Rise       ; clk                                                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; U0_register8|U0_dff|U1_dlatch|U3_srlatch|U0_nor2|y~1|datad ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U0_register8|U0_dff|U1_dlatch|U3_srlatch|U0_nor2|y~1|datad ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; U0_register8|U0_dff|U2_dlatch|U3_srlatch|U0_nor2|y~1|datac ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U0_register8|U0_dff|U2_dlatch|U3_srlatch|U0_nor2|y~1|datac ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; U0_register8|U1_dff|U1_dlatch|U3_srlatch|U0_nor2|y~1|datad ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U0_register8|U1_dff|U1_dlatch|U3_srlatch|U0_nor2|y~1|datad ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; U0_register8|U1_dff|U2_dlatch|U3_srlatch|U0_nor2|y~1|datac ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U0_register8|U1_dff|U2_dlatch|U3_srlatch|U0_nor2|y~1|datac ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; U0_register8|U2_dff|U1_dlatch|U3_srlatch|U0_nor2|y~1|datad ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U0_register8|U2_dff|U1_dlatch|U3_srlatch|U0_nor2|y~1|datad ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; U0_register8|U2_dff|U2_dlatch|U3_srlatch|U0_nor2|y~1|datac ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U0_register8|U2_dff|U2_dlatch|U3_srlatch|U0_nor2|y~1|datac ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; U0_register8|U3_dff|U1_dlatch|U3_srlatch|U0_nor2|y~1|datad ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U0_register8|U3_dff|U1_dlatch|U3_srlatch|U0_nor2|y~1|datad ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; U0_register8|U3_dff|U2_dlatch|U3_srlatch|U0_nor2|y~1|datac ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U0_register8|U3_dff|U2_dlatch|U3_srlatch|U0_nor2|y~1|datac ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; U0_register8|U4_dff|U1_dlatch|U3_srlatch|U0_nor2|y~1|datad ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U0_register8|U4_dff|U1_dlatch|U3_srlatch|U0_nor2|y~1|datad ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; U0_register8|U4_dff|U2_dlatch|U3_srlatch|U0_nor2|y~1|datac ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U0_register8|U4_dff|U2_dlatch|U3_srlatch|U0_nor2|y~1|datac ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; U0_register8|U5_dff|U1_dlatch|U3_srlatch|U0_nor2|y~1|datad ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U0_register8|U5_dff|U1_dlatch|U3_srlatch|U0_nor2|y~1|datad ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; U0_register8|U5_dff|U2_dlatch|U3_srlatch|U0_nor2|y~1|datac ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U0_register8|U5_dff|U2_dlatch|U3_srlatch|U0_nor2|y~1|datac ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; U0_register8|U6_dff|U1_dlatch|U3_srlatch|U0_nor2|y~1|datad ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U0_register8|U6_dff|U1_dlatch|U3_srlatch|U0_nor2|y~1|datad ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; U0_register8|U6_dff|U2_dlatch|U3_srlatch|U0_nor2|y~1|datac ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U0_register8|U6_dff|U2_dlatch|U3_srlatch|U0_nor2|y~1|datac ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; U0_register8|U7_dff|U1_dlatch|U3_srlatch|U0_nor2|y~1|datad ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U0_register8|U7_dff|U1_dlatch|U3_srlatch|U0_nor2|y~1|datad ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; U0_register8|U7_dff|U2_dlatch|U3_srlatch|U0_nor2|y~1|datac ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U0_register8|U7_dff|U2_dlatch|U3_srlatch|U0_nor2|y~1|datac ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; U1_register8|U0_dff|U1_dlatch|U3_srlatch|U0_nor2|y~1|datad ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U1_register8|U0_dff|U1_dlatch|U3_srlatch|U0_nor2|y~1|datad ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; U1_register8|U0_dff|U2_dlatch|U3_srlatch|U0_nor2|y~1|datac ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U1_register8|U0_dff|U2_dlatch|U3_srlatch|U0_nor2|y~1|datac ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; U1_register8|U1_dff|U1_dlatch|U3_srlatch|U0_nor2|y~1|datad ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U1_register8|U1_dff|U1_dlatch|U3_srlatch|U0_nor2|y~1|datad ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; U1_register8|U1_dff|U2_dlatch|U3_srlatch|U0_nor2|y~1|datac ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U1_register8|U1_dff|U2_dlatch|U3_srlatch|U0_nor2|y~1|datac ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; U1_register8|U2_dff|U1_dlatch|U3_srlatch|U0_nor2|y~1|datad ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U1_register8|U2_dff|U1_dlatch|U3_srlatch|U0_nor2|y~1|datad ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; U1_register8|U2_dff|U2_dlatch|U3_srlatch|U0_nor2|y~1|datac ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U1_register8|U2_dff|U2_dlatch|U3_srlatch|U0_nor2|y~1|datac ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; U1_register8|U3_dff|U1_dlatch|U3_srlatch|U0_nor2|y~1|datad ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U1_register8|U3_dff|U1_dlatch|U3_srlatch|U0_nor2|y~1|datad ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; U1_register8|U3_dff|U2_dlatch|U3_srlatch|U0_nor2|y~1|datac ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U1_register8|U3_dff|U2_dlatch|U3_srlatch|U0_nor2|y~1|datac ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; U1_register8|U4_dff|U1_dlatch|U3_srlatch|U0_nor2|y~1|datad ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U1_register8|U4_dff|U1_dlatch|U3_srlatch|U0_nor2|y~1|datad ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; U1_register8|U4_dff|U2_dlatch|U3_srlatch|U0_nor2|y~1|datac ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U1_register8|U4_dff|U2_dlatch|U3_srlatch|U0_nor2|y~1|datac ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; U1_register8|U5_dff|U1_dlatch|U3_srlatch|U0_nor2|y~1|datad ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U1_register8|U5_dff|U1_dlatch|U3_srlatch|U0_nor2|y~1|datad ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; U1_register8|U5_dff|U2_dlatch|U3_srlatch|U0_nor2|y~1|datac ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U1_register8|U5_dff|U2_dlatch|U3_srlatch|U0_nor2|y~1|datac ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; U1_register8|U6_dff|U1_dlatch|U3_srlatch|U0_nor2|y~1|datad ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U1_register8|U6_dff|U1_dlatch|U3_srlatch|U0_nor2|y~1|datad ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; U1_register8|U6_dff|U2_dlatch|U3_srlatch|U0_nor2|y~1|datac ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U1_register8|U6_dff|U2_dlatch|U3_srlatch|U0_nor2|y~1|datac ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; U1_register8|U7_dff|U1_dlatch|U3_srlatch|U0_nor2|y~1|datad ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U1_register8|U7_dff|U1_dlatch|U3_srlatch|U0_nor2|y~1|datad ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; U1_register8|U7_dff|U2_dlatch|U3_srlatch|U0_nor2|y~1|datac ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U1_register8|U7_dff|U2_dlatch|U3_srlatch|U0_nor2|y~1|datac ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; U2_register8|U0_dff|U1_dlatch|U3_srlatch|U0_nor2|y~1|datad ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U2_register8|U0_dff|U1_dlatch|U3_srlatch|U0_nor2|y~1|datad ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; U2_register8|U0_dff|U2_dlatch|U3_srlatch|U0_nor2|y~1|datac ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U2_register8|U0_dff|U2_dlatch|U3_srlatch|U0_nor2|y~1|datac ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; U2_register8|U1_dff|U1_dlatch|U3_srlatch|U0_nor2|y~1|datad ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U2_register8|U1_dff|U1_dlatch|U3_srlatch|U0_nor2|y~1|datad ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; U2_register8|U1_dff|U2_dlatch|U3_srlatch|U0_nor2|y~1|datac ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U2_register8|U1_dff|U2_dlatch|U3_srlatch|U0_nor2|y~1|datac ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; U2_register8|U2_dff|U1_dlatch|U3_srlatch|U0_nor2|y~1|datad ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U2_register8|U2_dff|U1_dlatch|U3_srlatch|U0_nor2|y~1|datad ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; U2_register8|U2_dff|U2_dlatch|U3_srlatch|U0_nor2|y~1|datac ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U2_register8|U2_dff|U2_dlatch|U3_srlatch|U0_nor2|y~1|datac ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; U2_register8|U3_dff|U1_dlatch|U3_srlatch|U0_nor2|y~1|datad ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U2_register8|U3_dff|U1_dlatch|U3_srlatch|U0_nor2|y~1|datad ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; U2_register8|U3_dff|U2_dlatch|U3_srlatch|U0_nor2|y~1|datac ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U2_register8|U3_dff|U2_dlatch|U3_srlatch|U0_nor2|y~1|datac ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; U2_register8|U4_dff|U1_dlatch|U3_srlatch|U0_nor2|y~1|datad ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U2_register8|U4_dff|U1_dlatch|U3_srlatch|U0_nor2|y~1|datad ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; U2_register8|U4_dff|U2_dlatch|U3_srlatch|U0_nor2|y~1|datac ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U2_register8|U4_dff|U2_dlatch|U3_srlatch|U0_nor2|y~1|datac ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; U2_register8|U5_dff|U1_dlatch|U3_srlatch|U0_nor2|y~1|datad ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U2_register8|U5_dff|U1_dlatch|U3_srlatch|U0_nor2|y~1|datad ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; U2_register8|U5_dff|U2_dlatch|U3_srlatch|U0_nor2|y~1|datac ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U2_register8|U5_dff|U2_dlatch|U3_srlatch|U0_nor2|y~1|datac ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; U2_register8|U6_dff|U1_dlatch|U3_srlatch|U0_nor2|y~1|datad ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U2_register8|U6_dff|U1_dlatch|U3_srlatch|U0_nor2|y~1|datad ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; U2_register8|U6_dff|U2_dlatch|U3_srlatch|U0_nor2|y~1|datac ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U2_register8|U6_dff|U2_dlatch|U3_srlatch|U0_nor2|y~1|datac ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; U2_register8|U7_dff|U1_dlatch|U3_srlatch|U0_nor2|y~1|datad ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U2_register8|U7_dff|U1_dlatch|U3_srlatch|U0_nor2|y~1|datad ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; U2_register8|U7_dff|U2_dlatch|U3_srlatch|U0_nor2|y~1|datac ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U2_register8|U7_dff|U2_dlatch|U3_srlatch|U0_nor2|y~1|datac ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; U3_register8|U0_dff|U1_dlatch|U3_srlatch|U0_nor2|y~1|datad ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U3_register8|U0_dff|U1_dlatch|U3_srlatch|U0_nor2|y~1|datad ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; U3_register8|U0_dff|U2_dlatch|U3_srlatch|U0_nor2|y~1|datac ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; d[*]      ; clk        ; 4.253 ; 4.253 ; Rise       ; clk             ;
;  d[0]     ; clk        ; 0.010 ; 0.010 ; Rise       ; clk             ;
;  d[1]     ; clk        ; 0.248 ; 0.248 ; Rise       ; clk             ;
;  d[2]     ; clk        ; 4.072 ; 4.072 ; Rise       ; clk             ;
;  d[3]     ; clk        ; 3.674 ; 3.674 ; Rise       ; clk             ;
;  d[4]     ; clk        ; 3.864 ; 3.864 ; Rise       ; clk             ;
;  d[5]     ; clk        ; 3.999 ; 3.999 ; Rise       ; clk             ;
;  d[6]     ; clk        ; 3.990 ; 3.990 ; Rise       ; clk             ;
;  d[7]     ; clk        ; 3.778 ; 3.778 ; Rise       ; clk             ;
;  d[8]     ; clk        ; 4.007 ; 4.007 ; Rise       ; clk             ;
;  d[9]     ; clk        ; 4.253 ; 4.253 ; Rise       ; clk             ;
;  d[10]    ; clk        ; 4.015 ; 4.015 ; Rise       ; clk             ;
;  d[11]    ; clk        ; 4.077 ; 4.077 ; Rise       ; clk             ;
;  d[12]    ; clk        ; 4.008 ; 4.008 ; Rise       ; clk             ;
;  d[13]    ; clk        ; 4.049 ; 4.049 ; Rise       ; clk             ;
;  d[14]    ; clk        ; 4.139 ; 4.139 ; Rise       ; clk             ;
;  d[15]    ; clk        ; 3.997 ; 3.997 ; Rise       ; clk             ;
;  d[16]    ; clk        ; 4.085 ; 4.085 ; Rise       ; clk             ;
;  d[17]    ; clk        ; 4.005 ; 4.005 ; Rise       ; clk             ;
;  d[18]    ; clk        ; 4.107 ; 4.107 ; Rise       ; clk             ;
;  d[19]    ; clk        ; 4.120 ; 4.120 ; Rise       ; clk             ;
;  d[20]    ; clk        ; 4.020 ; 4.020 ; Rise       ; clk             ;
;  d[21]    ; clk        ; 3.840 ; 3.840 ; Rise       ; clk             ;
;  d[22]    ; clk        ; 3.792 ; 3.792 ; Rise       ; clk             ;
;  d[23]    ; clk        ; 4.081 ; 4.081 ; Rise       ; clk             ;
;  d[24]    ; clk        ; 3.807 ; 3.807 ; Rise       ; clk             ;
;  d[25]    ; clk        ; 4.064 ; 4.064 ; Rise       ; clk             ;
;  d[26]    ; clk        ; 4.032 ; 4.032 ; Rise       ; clk             ;
;  d[27]    ; clk        ; 3.747 ; 3.747 ; Rise       ; clk             ;
;  d[28]    ; clk        ; 4.077 ; 4.077 ; Rise       ; clk             ;
;  d[29]    ; clk        ; 4.113 ; 4.113 ; Rise       ; clk             ;
;  d[30]    ; clk        ; 3.736 ; 3.736 ; Rise       ; clk             ;
;  d[31]    ; clk        ; 3.813 ; 3.813 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; d[*]      ; clk        ; 0.994  ; 0.994  ; Rise       ; clk             ;
;  d[0]     ; clk        ; 0.994  ; 0.994  ; Rise       ; clk             ;
;  d[1]     ; clk        ; 0.756  ; 0.756  ; Rise       ; clk             ;
;  d[2]     ; clk        ; -3.068 ; -3.068 ; Rise       ; clk             ;
;  d[3]     ; clk        ; -2.670 ; -2.670 ; Rise       ; clk             ;
;  d[4]     ; clk        ; -2.861 ; -2.861 ; Rise       ; clk             ;
;  d[5]     ; clk        ; -2.996 ; -2.996 ; Rise       ; clk             ;
;  d[6]     ; clk        ; -2.987 ; -2.987 ; Rise       ; clk             ;
;  d[7]     ; clk        ; -2.775 ; -2.775 ; Rise       ; clk             ;
;  d[8]     ; clk        ; -3.003 ; -3.003 ; Rise       ; clk             ;
;  d[9]     ; clk        ; -3.249 ; -3.249 ; Rise       ; clk             ;
;  d[10]    ; clk        ; -3.011 ; -3.011 ; Rise       ; clk             ;
;  d[11]    ; clk        ; -3.073 ; -3.073 ; Rise       ; clk             ;
;  d[12]    ; clk        ; -3.005 ; -3.005 ; Rise       ; clk             ;
;  d[13]    ; clk        ; -3.045 ; -3.045 ; Rise       ; clk             ;
;  d[14]    ; clk        ; -3.135 ; -3.135 ; Rise       ; clk             ;
;  d[15]    ; clk        ; -2.994 ; -2.994 ; Rise       ; clk             ;
;  d[16]    ; clk        ; -3.081 ; -3.081 ; Rise       ; clk             ;
;  d[17]    ; clk        ; -2.996 ; -2.996 ; Rise       ; clk             ;
;  d[18]    ; clk        ; -3.069 ; -3.069 ; Rise       ; clk             ;
;  d[19]    ; clk        ; -3.116 ; -3.116 ; Rise       ; clk             ;
;  d[20]    ; clk        ; -3.016 ; -3.016 ; Rise       ; clk             ;
;  d[21]    ; clk        ; -2.831 ; -2.831 ; Rise       ; clk             ;
;  d[22]    ; clk        ; -2.789 ; -2.789 ; Rise       ; clk             ;
;  d[23]    ; clk        ; -3.056 ; -3.056 ; Rise       ; clk             ;
;  d[24]    ; clk        ; -2.804 ; -2.804 ; Rise       ; clk             ;
;  d[25]    ; clk        ; -3.060 ; -3.060 ; Rise       ; clk             ;
;  d[26]    ; clk        ; -3.029 ; -3.029 ; Rise       ; clk             ;
;  d[27]    ; clk        ; -2.743 ; -2.743 ; Rise       ; clk             ;
;  d[28]    ; clk        ; -3.066 ; -3.066 ; Rise       ; clk             ;
;  d[29]    ; clk        ; -3.104 ; -3.104 ; Rise       ; clk             ;
;  d[30]    ; clk        ; -2.733 ; -2.733 ; Rise       ; clk             ;
;  d[31]    ; clk        ; -2.810 ; -2.810 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; q[*]      ; clk        ; 6.541 ; 6.541 ; Fall       ; clk             ;
;  q[0]     ; clk        ; 6.541 ; 6.541 ; Fall       ; clk             ;
;  q[1]     ; clk        ; 6.324 ; 6.324 ; Fall       ; clk             ;
;  q[2]     ; clk        ; 6.310 ; 6.310 ; Fall       ; clk             ;
;  q[3]     ; clk        ; 6.056 ; 6.056 ; Fall       ; clk             ;
;  q[4]     ; clk        ; 6.000 ; 6.000 ; Fall       ; clk             ;
;  q[5]     ; clk        ; 6.208 ; 6.208 ; Fall       ; clk             ;
;  q[6]     ; clk        ; 6.327 ; 6.327 ; Fall       ; clk             ;
;  q[7]     ; clk        ; 5.996 ; 5.996 ; Fall       ; clk             ;
;  q[8]     ; clk        ; 6.335 ; 6.335 ; Fall       ; clk             ;
;  q[9]     ; clk        ; 6.212 ; 6.212 ; Fall       ; clk             ;
;  q[10]    ; clk        ; 6.301 ; 6.301 ; Fall       ; clk             ;
;  q[11]    ; clk        ; 6.357 ; 6.357 ; Fall       ; clk             ;
;  q[12]    ; clk        ; 6.339 ; 6.339 ; Fall       ; clk             ;
;  q[13]    ; clk        ; 6.340 ; 6.340 ; Fall       ; clk             ;
;  q[14]    ; clk        ; 6.313 ; 6.313 ; Fall       ; clk             ;
;  q[15]    ; clk        ; 6.352 ; 6.352 ; Fall       ; clk             ;
;  q[16]    ; clk        ; 6.364 ; 6.364 ; Fall       ; clk             ;
;  q[17]    ; clk        ; 6.193 ; 6.193 ; Fall       ; clk             ;
;  q[18]    ; clk        ; 6.326 ; 6.326 ; Fall       ; clk             ;
;  q[19]    ; clk        ; 6.312 ; 6.312 ; Fall       ; clk             ;
;  q[20]    ; clk        ; 6.354 ; 6.354 ; Fall       ; clk             ;
;  q[21]    ; clk        ; 6.024 ; 6.024 ; Fall       ; clk             ;
;  q[22]    ; clk        ; 6.026 ; 6.026 ; Fall       ; clk             ;
;  q[23]    ; clk        ; 6.336 ; 6.336 ; Fall       ; clk             ;
;  q[24]    ; clk        ; 5.991 ; 5.991 ; Fall       ; clk             ;
;  q[25]    ; clk        ; 6.342 ; 6.342 ; Fall       ; clk             ;
;  q[26]    ; clk        ; 6.377 ; 6.377 ; Fall       ; clk             ;
;  q[27]    ; clk        ; 6.092 ; 6.092 ; Fall       ; clk             ;
;  q[28]    ; clk        ; 6.193 ; 6.193 ; Fall       ; clk             ;
;  q[29]    ; clk        ; 6.324 ; 6.324 ; Fall       ; clk             ;
;  q[30]    ; clk        ; 6.022 ; 6.022 ; Fall       ; clk             ;
;  q[31]    ; clk        ; 6.030 ; 6.030 ; Fall       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; q[*]      ; clk        ; 5.991 ; 5.991 ; Fall       ; clk             ;
;  q[0]     ; clk        ; 6.541 ; 6.541 ; Fall       ; clk             ;
;  q[1]     ; clk        ; 6.324 ; 6.324 ; Fall       ; clk             ;
;  q[2]     ; clk        ; 6.310 ; 6.310 ; Fall       ; clk             ;
;  q[3]     ; clk        ; 6.056 ; 6.056 ; Fall       ; clk             ;
;  q[4]     ; clk        ; 6.000 ; 6.000 ; Fall       ; clk             ;
;  q[5]     ; clk        ; 6.208 ; 6.208 ; Fall       ; clk             ;
;  q[6]     ; clk        ; 6.327 ; 6.327 ; Fall       ; clk             ;
;  q[7]     ; clk        ; 5.996 ; 5.996 ; Fall       ; clk             ;
;  q[8]     ; clk        ; 6.335 ; 6.335 ; Fall       ; clk             ;
;  q[9]     ; clk        ; 6.212 ; 6.212 ; Fall       ; clk             ;
;  q[10]    ; clk        ; 6.301 ; 6.301 ; Fall       ; clk             ;
;  q[11]    ; clk        ; 6.357 ; 6.357 ; Fall       ; clk             ;
;  q[12]    ; clk        ; 6.339 ; 6.339 ; Fall       ; clk             ;
;  q[13]    ; clk        ; 6.340 ; 6.340 ; Fall       ; clk             ;
;  q[14]    ; clk        ; 6.313 ; 6.313 ; Fall       ; clk             ;
;  q[15]    ; clk        ; 6.352 ; 6.352 ; Fall       ; clk             ;
;  q[16]    ; clk        ; 6.364 ; 6.364 ; Fall       ; clk             ;
;  q[17]    ; clk        ; 6.193 ; 6.193 ; Fall       ; clk             ;
;  q[18]    ; clk        ; 6.326 ; 6.326 ; Fall       ; clk             ;
;  q[19]    ; clk        ; 6.312 ; 6.312 ; Fall       ; clk             ;
;  q[20]    ; clk        ; 6.354 ; 6.354 ; Fall       ; clk             ;
;  q[21]    ; clk        ; 6.024 ; 6.024 ; Fall       ; clk             ;
;  q[22]    ; clk        ; 6.026 ; 6.026 ; Fall       ; clk             ;
;  q[23]    ; clk        ; 6.336 ; 6.336 ; Fall       ; clk             ;
;  q[24]    ; clk        ; 5.991 ; 5.991 ; Fall       ; clk             ;
;  q[25]    ; clk        ; 6.342 ; 6.342 ; Fall       ; clk             ;
;  q[26]    ; clk        ; 6.377 ; 6.377 ; Fall       ; clk             ;
;  q[27]    ; clk        ; 6.092 ; 6.092 ; Fall       ; clk             ;
;  q[28]    ; clk        ; 6.193 ; 6.193 ; Fall       ; clk             ;
;  q[29]    ; clk        ; 6.324 ; 6.324 ; Fall       ; clk             ;
;  q[30]    ; clk        ; 6.022 ; 6.022 ; Fall       ; clk             ;
;  q[31]    ; clk        ; 6.030 ; 6.030 ; Fall       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+--------------------------------+
; Fast Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -0.014 ; -0.167        ;
+-------+--------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.610 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -1.380 ; -1.380                ;
+-------+--------+-----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                                                                                                                                                                  ;
+--------+---------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                   ; To Node                                                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.014 ; _register8:U2_register8|_dff:U4_dff|_dlatch:U1_dlatch|_srlatch:U3_srlatch|_nor2:U0_nor2|y~1 ; _register8:U2_register8|_dff:U4_dff|_dlatch:U2_dlatch|_srlatch:U3_srlatch|_nor2:U0_nor2|y~1 ; clk          ; clk         ; 0.500        ; 0.049      ; 0.165      ;
; -0.013 ; _register8:U0_register8|_dff:U7_dff|_dlatch:U1_dlatch|_srlatch:U3_srlatch|_nor2:U0_nor2|y~1 ; _register8:U0_register8|_dff:U7_dff|_dlatch:U2_dlatch|_srlatch:U3_srlatch|_nor2:U0_nor2|y~1 ; clk          ; clk         ; 0.500        ; 0.050      ; 0.165      ;
; -0.013 ; _register8:U2_register8|_dff:U6_dff|_dlatch:U1_dlatch|_srlatch:U3_srlatch|_nor2:U0_nor2|y~1 ; _register8:U2_register8|_dff:U6_dff|_dlatch:U2_dlatch|_srlatch:U3_srlatch|_nor2:U0_nor2|y~1 ; clk          ; clk         ; 0.500        ; 0.050      ; 0.165      ;
; -0.012 ; _register8:U0_register8|_dff:U4_dff|_dlatch:U1_dlatch|_srlatch:U3_srlatch|_nor2:U0_nor2|y~1 ; _register8:U0_register8|_dff:U4_dff|_dlatch:U2_dlatch|_srlatch:U3_srlatch|_nor2:U0_nor2|y~1 ; clk          ; clk         ; 0.500        ; 0.050      ; 0.165      ;
; -0.012 ; _register8:U0_register8|_dff:U6_dff|_dlatch:U1_dlatch|_srlatch:U3_srlatch|_nor2:U0_nor2|y~1 ; _register8:U0_register8|_dff:U6_dff|_dlatch:U2_dlatch|_srlatch:U3_srlatch|_nor2:U0_nor2|y~1 ; clk          ; clk         ; 0.500        ; 0.049      ; 0.163      ;
; -0.012 ; _register8:U1_register8|_dff:U3_dff|_dlatch:U1_dlatch|_srlatch:U3_srlatch|_nor2:U0_nor2|y~1 ; _register8:U1_register8|_dff:U3_dff|_dlatch:U2_dlatch|_srlatch:U3_srlatch|_nor2:U0_nor2|y~1 ; clk          ; clk         ; 0.500        ; 0.050      ; 0.165      ;
; -0.012 ; _register8:U2_register8|_dff:U0_dff|_dlatch:U1_dlatch|_srlatch:U3_srlatch|_nor2:U0_nor2|y~1 ; _register8:U2_register8|_dff:U0_dff|_dlatch:U2_dlatch|_srlatch:U3_srlatch|_nor2:U0_nor2|y~1 ; clk          ; clk         ; 0.500        ; 0.050      ; 0.165      ;
; -0.012 ; _register8:U2_register8|_dff:U1_dff|_dlatch:U1_dlatch|_srlatch:U3_srlatch|_nor2:U0_nor2|y~1 ; _register8:U2_register8|_dff:U1_dff|_dlatch:U2_dlatch|_srlatch:U3_srlatch|_nor2:U0_nor2|y~1 ; clk          ; clk         ; 0.500        ; 0.050      ; 0.165      ;
; -0.012 ; _register8:U2_register8|_dff:U7_dff|_dlatch:U1_dlatch|_srlatch:U3_srlatch|_nor2:U0_nor2|y~1 ; _register8:U2_register8|_dff:U7_dff|_dlatch:U2_dlatch|_srlatch:U3_srlatch|_nor2:U0_nor2|y~1 ; clk          ; clk         ; 0.500        ; 0.050      ; 0.165      ;
; -0.012 ; _register8:U3_register8|_dff:U1_dff|_dlatch:U1_dlatch|_srlatch:U3_srlatch|_nor2:U0_nor2|y~1 ; _register8:U3_register8|_dff:U1_dff|_dlatch:U2_dlatch|_srlatch:U3_srlatch|_nor2:U0_nor2|y~1 ; clk          ; clk         ; 0.500        ; 0.050      ; 0.165      ;
; -0.012 ; _register8:U3_register8|_dff:U5_dff|_dlatch:U1_dlatch|_srlatch:U3_srlatch|_nor2:U0_nor2|y~1 ; _register8:U3_register8|_dff:U5_dff|_dlatch:U2_dlatch|_srlatch:U3_srlatch|_nor2:U0_nor2|y~1 ; clk          ; clk         ; 0.500        ; 0.050      ; 0.165      ;
; -0.011 ; _register8:U0_register8|_dff:U1_dff|_dlatch:U1_dlatch|_srlatch:U3_srlatch|_nor2:U0_nor2|y~1 ; _register8:U0_register8|_dff:U1_dff|_dlatch:U2_dlatch|_srlatch:U3_srlatch|_nor2:U0_nor2|y~1 ; clk          ; clk         ; 0.500        ; 0.051      ; 0.165      ;
; -0.008 ; _register8:U1_register8|_dff:U1_dff|_dlatch:U1_dlatch|_srlatch:U3_srlatch|_nor2:U0_nor2|y~1 ; _register8:U1_register8|_dff:U1_dff|_dlatch:U2_dlatch|_srlatch:U3_srlatch|_nor2:U0_nor2|y~1 ; clk          ; clk         ; 0.500        ; 0.054      ; 0.165      ;
; -0.003 ; _register8:U2_register8|_dff:U5_dff|_dlatch:U1_dlatch|_srlatch:U3_srlatch|_nor2:U0_nor2|y~1 ; _register8:U2_register8|_dff:U5_dff|_dlatch:U2_dlatch|_srlatch:U3_srlatch|_nor2:U0_nor2|y~1 ; clk          ; clk         ; 0.500        ; 0.049      ; 0.164      ;
; -0.003 ; _register8:U3_register8|_dff:U0_dff|_dlatch:U1_dlatch|_srlatch:U3_srlatch|_nor2:U0_nor2|y~1 ; _register8:U3_register8|_dff:U0_dff|_dlatch:U2_dlatch|_srlatch:U3_srlatch|_nor2:U0_nor2|y~1 ; clk          ; clk         ; 0.500        ; 0.049      ; 0.164      ;
; -0.003 ; _register8:U3_register8|_dff:U6_dff|_dlatch:U1_dlatch|_srlatch:U3_srlatch|_nor2:U0_nor2|y~1 ; _register8:U3_register8|_dff:U6_dff|_dlatch:U2_dlatch|_srlatch:U3_srlatch|_nor2:U0_nor2|y~1 ; clk          ; clk         ; 0.500        ; 0.049      ; 0.164      ;
; -0.003 ; _register8:U3_register8|_dff:U7_dff|_dlatch:U1_dlatch|_srlatch:U3_srlatch|_nor2:U0_nor2|y~1 ; _register8:U3_register8|_dff:U7_dff|_dlatch:U2_dlatch|_srlatch:U3_srlatch|_nor2:U0_nor2|y~1 ; clk          ; clk         ; 0.500        ; 0.049      ; 0.164      ;
; 0.001  ; _register8:U3_register8|_dff:U4_dff|_dlatch:U1_dlatch|_srlatch:U3_srlatch|_nor2:U0_nor2|y~1 ; _register8:U3_register8|_dff:U4_dff|_dlatch:U2_dlatch|_srlatch:U3_srlatch|_nor2:U0_nor2|y~1 ; clk          ; clk         ; 0.500        ; 0.050      ; 0.162      ;
; 0.003  ; _register8:U0_register8|_dff:U0_dff|_dlatch:U1_dlatch|_srlatch:U3_srlatch|_nor2:U0_nor2|y~1 ; _register8:U0_register8|_dff:U0_dff|_dlatch:U2_dlatch|_srlatch:U3_srlatch|_nor2:U0_nor2|y~1 ; clk          ; clk         ; 0.500        ; 0.050      ; 0.161      ;
; 0.003  ; _register8:U0_register8|_dff:U2_dff|_dlatch:U1_dlatch|_srlatch:U3_srlatch|_nor2:U0_nor2|y~1 ; _register8:U0_register8|_dff:U2_dff|_dlatch:U2_dlatch|_srlatch:U3_srlatch|_nor2:U0_nor2|y~1 ; clk          ; clk         ; 0.500        ; 0.050      ; 0.161      ;
; 0.003  ; _register8:U0_register8|_dff:U3_dff|_dlatch:U1_dlatch|_srlatch:U3_srlatch|_nor2:U0_nor2|y~1 ; _register8:U0_register8|_dff:U3_dff|_dlatch:U2_dlatch|_srlatch:U3_srlatch|_nor2:U0_nor2|y~1 ; clk          ; clk         ; 0.500        ; 0.050      ; 0.161      ;
; 0.003  ; _register8:U0_register8|_dff:U5_dff|_dlatch:U1_dlatch|_srlatch:U3_srlatch|_nor2:U0_nor2|y~1 ; _register8:U0_register8|_dff:U5_dff|_dlatch:U2_dlatch|_srlatch:U3_srlatch|_nor2:U0_nor2|y~1 ; clk          ; clk         ; 0.500        ; 0.050      ; 0.161      ;
; 0.003  ; _register8:U1_register8|_dff:U0_dff|_dlatch:U1_dlatch|_srlatch:U3_srlatch|_nor2:U0_nor2|y~1 ; _register8:U1_register8|_dff:U0_dff|_dlatch:U2_dlatch|_srlatch:U3_srlatch|_nor2:U0_nor2|y~1 ; clk          ; clk         ; 0.500        ; 0.050      ; 0.161      ;
; 0.003  ; _register8:U1_register8|_dff:U2_dff|_dlatch:U1_dlatch|_srlatch:U3_srlatch|_nor2:U0_nor2|y~1 ; _register8:U1_register8|_dff:U2_dff|_dlatch:U2_dlatch|_srlatch:U3_srlatch|_nor2:U0_nor2|y~1 ; clk          ; clk         ; 0.500        ; 0.050      ; 0.161      ;
; 0.003  ; _register8:U1_register8|_dff:U4_dff|_dlatch:U1_dlatch|_srlatch:U3_srlatch|_nor2:U0_nor2|y~1 ; _register8:U1_register8|_dff:U4_dff|_dlatch:U2_dlatch|_srlatch:U3_srlatch|_nor2:U0_nor2|y~1 ; clk          ; clk         ; 0.500        ; 0.050      ; 0.161      ;
; 0.003  ; _register8:U1_register8|_dff:U6_dff|_dlatch:U1_dlatch|_srlatch:U3_srlatch|_nor2:U0_nor2|y~1 ; _register8:U1_register8|_dff:U6_dff|_dlatch:U2_dlatch|_srlatch:U3_srlatch|_nor2:U0_nor2|y~1 ; clk          ; clk         ; 0.500        ; 0.050      ; 0.161      ;
; 0.003  ; _register8:U1_register8|_dff:U7_dff|_dlatch:U1_dlatch|_srlatch:U3_srlatch|_nor2:U0_nor2|y~1 ; _register8:U1_register8|_dff:U7_dff|_dlatch:U2_dlatch|_srlatch:U3_srlatch|_nor2:U0_nor2|y~1 ; clk          ; clk         ; 0.500        ; 0.050      ; 0.161      ;
; 0.003  ; _register8:U2_register8|_dff:U2_dff|_dlatch:U1_dlatch|_srlatch:U3_srlatch|_nor2:U0_nor2|y~1 ; _register8:U2_register8|_dff:U2_dff|_dlatch:U2_dlatch|_srlatch:U3_srlatch|_nor2:U0_nor2|y~1 ; clk          ; clk         ; 0.500        ; 0.050      ; 0.161      ;
; 0.003  ; _register8:U2_register8|_dff:U3_dff|_dlatch:U1_dlatch|_srlatch:U3_srlatch|_nor2:U0_nor2|y~1 ; _register8:U2_register8|_dff:U3_dff|_dlatch:U2_dlatch|_srlatch:U3_srlatch|_nor2:U0_nor2|y~1 ; clk          ; clk         ; 0.500        ; 0.050      ; 0.161      ;
; 0.003  ; _register8:U3_register8|_dff:U2_dff|_dlatch:U1_dlatch|_srlatch:U3_srlatch|_nor2:U0_nor2|y~1 ; _register8:U3_register8|_dff:U2_dff|_dlatch:U2_dlatch|_srlatch:U3_srlatch|_nor2:U0_nor2|y~1 ; clk          ; clk         ; 0.500        ; 0.050      ; 0.161      ;
; 0.003  ; _register8:U3_register8|_dff:U3_dff|_dlatch:U1_dlatch|_srlatch:U3_srlatch|_nor2:U0_nor2|y~1 ; _register8:U3_register8|_dff:U3_dff|_dlatch:U2_dlatch|_srlatch:U3_srlatch|_nor2:U0_nor2|y~1 ; clk          ; clk         ; 0.500        ; 0.050      ; 0.161      ;
; 0.004  ; _register8:U1_register8|_dff:U5_dff|_dlatch:U1_dlatch|_srlatch:U3_srlatch|_nor2:U0_nor2|y~1 ; _register8:U1_register8|_dff:U5_dff|_dlatch:U2_dlatch|_srlatch:U3_srlatch|_nor2:U0_nor2|y~1 ; clk          ; clk         ; 0.500        ; 0.051      ; 0.161      ;
+--------+---------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                                                                                                                                                  ;
+-------+---------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                   ; To Node                                                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.610 ; _register8:U1_register8|_dff:U5_dff|_dlatch:U1_dlatch|_srlatch:U3_srlatch|_nor2:U0_nor2|y~1 ; _register8:U1_register8|_dff:U5_dff|_dlatch:U2_dlatch|_srlatch:U3_srlatch|_nor2:U0_nor2|y~1 ; clk          ; clk         ; -0.500       ; 0.051      ; 0.161      ;
; 0.611 ; _register8:U0_register8|_dff:U0_dff|_dlatch:U1_dlatch|_srlatch:U3_srlatch|_nor2:U0_nor2|y~1 ; _register8:U0_register8|_dff:U0_dff|_dlatch:U2_dlatch|_srlatch:U3_srlatch|_nor2:U0_nor2|y~1 ; clk          ; clk         ; -0.500       ; 0.050      ; 0.161      ;
; 0.611 ; _register8:U0_register8|_dff:U2_dff|_dlatch:U1_dlatch|_srlatch:U3_srlatch|_nor2:U0_nor2|y~1 ; _register8:U0_register8|_dff:U2_dff|_dlatch:U2_dlatch|_srlatch:U3_srlatch|_nor2:U0_nor2|y~1 ; clk          ; clk         ; -0.500       ; 0.050      ; 0.161      ;
; 0.611 ; _register8:U0_register8|_dff:U3_dff|_dlatch:U1_dlatch|_srlatch:U3_srlatch|_nor2:U0_nor2|y~1 ; _register8:U0_register8|_dff:U3_dff|_dlatch:U2_dlatch|_srlatch:U3_srlatch|_nor2:U0_nor2|y~1 ; clk          ; clk         ; -0.500       ; 0.050      ; 0.161      ;
; 0.611 ; _register8:U0_register8|_dff:U5_dff|_dlatch:U1_dlatch|_srlatch:U3_srlatch|_nor2:U0_nor2|y~1 ; _register8:U0_register8|_dff:U5_dff|_dlatch:U2_dlatch|_srlatch:U3_srlatch|_nor2:U0_nor2|y~1 ; clk          ; clk         ; -0.500       ; 0.050      ; 0.161      ;
; 0.611 ; _register8:U1_register8|_dff:U0_dff|_dlatch:U1_dlatch|_srlatch:U3_srlatch|_nor2:U0_nor2|y~1 ; _register8:U1_register8|_dff:U0_dff|_dlatch:U2_dlatch|_srlatch:U3_srlatch|_nor2:U0_nor2|y~1 ; clk          ; clk         ; -0.500       ; 0.050      ; 0.161      ;
; 0.611 ; _register8:U1_register8|_dff:U1_dff|_dlatch:U1_dlatch|_srlatch:U3_srlatch|_nor2:U0_nor2|y~1 ; _register8:U1_register8|_dff:U1_dff|_dlatch:U2_dlatch|_srlatch:U3_srlatch|_nor2:U0_nor2|y~1 ; clk          ; clk         ; -0.500       ; 0.054      ; 0.165      ;
; 0.611 ; _register8:U1_register8|_dff:U2_dff|_dlatch:U1_dlatch|_srlatch:U3_srlatch|_nor2:U0_nor2|y~1 ; _register8:U1_register8|_dff:U2_dff|_dlatch:U2_dlatch|_srlatch:U3_srlatch|_nor2:U0_nor2|y~1 ; clk          ; clk         ; -0.500       ; 0.050      ; 0.161      ;
; 0.611 ; _register8:U1_register8|_dff:U4_dff|_dlatch:U1_dlatch|_srlatch:U3_srlatch|_nor2:U0_nor2|y~1 ; _register8:U1_register8|_dff:U4_dff|_dlatch:U2_dlatch|_srlatch:U3_srlatch|_nor2:U0_nor2|y~1 ; clk          ; clk         ; -0.500       ; 0.050      ; 0.161      ;
; 0.611 ; _register8:U1_register8|_dff:U6_dff|_dlatch:U1_dlatch|_srlatch:U3_srlatch|_nor2:U0_nor2|y~1 ; _register8:U1_register8|_dff:U6_dff|_dlatch:U2_dlatch|_srlatch:U3_srlatch|_nor2:U0_nor2|y~1 ; clk          ; clk         ; -0.500       ; 0.050      ; 0.161      ;
; 0.611 ; _register8:U1_register8|_dff:U7_dff|_dlatch:U1_dlatch|_srlatch:U3_srlatch|_nor2:U0_nor2|y~1 ; _register8:U1_register8|_dff:U7_dff|_dlatch:U2_dlatch|_srlatch:U3_srlatch|_nor2:U0_nor2|y~1 ; clk          ; clk         ; -0.500       ; 0.050      ; 0.161      ;
; 0.611 ; _register8:U2_register8|_dff:U2_dff|_dlatch:U1_dlatch|_srlatch:U3_srlatch|_nor2:U0_nor2|y~1 ; _register8:U2_register8|_dff:U2_dff|_dlatch:U2_dlatch|_srlatch:U3_srlatch|_nor2:U0_nor2|y~1 ; clk          ; clk         ; -0.500       ; 0.050      ; 0.161      ;
; 0.611 ; _register8:U2_register8|_dff:U3_dff|_dlatch:U1_dlatch|_srlatch:U3_srlatch|_nor2:U0_nor2|y~1 ; _register8:U2_register8|_dff:U3_dff|_dlatch:U2_dlatch|_srlatch:U3_srlatch|_nor2:U0_nor2|y~1 ; clk          ; clk         ; -0.500       ; 0.050      ; 0.161      ;
; 0.611 ; _register8:U3_register8|_dff:U2_dff|_dlatch:U1_dlatch|_srlatch:U3_srlatch|_nor2:U0_nor2|y~1 ; _register8:U3_register8|_dff:U2_dff|_dlatch:U2_dlatch|_srlatch:U3_srlatch|_nor2:U0_nor2|y~1 ; clk          ; clk         ; -0.500       ; 0.050      ; 0.161      ;
; 0.611 ; _register8:U3_register8|_dff:U3_dff|_dlatch:U1_dlatch|_srlatch:U3_srlatch|_nor2:U0_nor2|y~1 ; _register8:U3_register8|_dff:U3_dff|_dlatch:U2_dlatch|_srlatch:U3_srlatch|_nor2:U0_nor2|y~1 ; clk          ; clk         ; -0.500       ; 0.050      ; 0.161      ;
; 0.612 ; _register8:U3_register8|_dff:U4_dff|_dlatch:U1_dlatch|_srlatch:U3_srlatch|_nor2:U0_nor2|y~1 ; _register8:U3_register8|_dff:U4_dff|_dlatch:U2_dlatch|_srlatch:U3_srlatch|_nor2:U0_nor2|y~1 ; clk          ; clk         ; -0.500       ; 0.050      ; 0.162      ;
; 0.614 ; _register8:U0_register8|_dff:U1_dff|_dlatch:U1_dlatch|_srlatch:U3_srlatch|_nor2:U0_nor2|y~1 ; _register8:U0_register8|_dff:U1_dff|_dlatch:U2_dlatch|_srlatch:U3_srlatch|_nor2:U0_nor2|y~1 ; clk          ; clk         ; -0.500       ; 0.051      ; 0.165      ;
; 0.614 ; _register8:U0_register8|_dff:U6_dff|_dlatch:U1_dlatch|_srlatch:U3_srlatch|_nor2:U0_nor2|y~1 ; _register8:U0_register8|_dff:U6_dff|_dlatch:U2_dlatch|_srlatch:U3_srlatch|_nor2:U0_nor2|y~1 ; clk          ; clk         ; -0.500       ; 0.049      ; 0.163      ;
; 0.615 ; _register8:U0_register8|_dff:U4_dff|_dlatch:U1_dlatch|_srlatch:U3_srlatch|_nor2:U0_nor2|y~1 ; _register8:U0_register8|_dff:U4_dff|_dlatch:U2_dlatch|_srlatch:U3_srlatch|_nor2:U0_nor2|y~1 ; clk          ; clk         ; -0.500       ; 0.050      ; 0.165      ;
; 0.615 ; _register8:U0_register8|_dff:U7_dff|_dlatch:U1_dlatch|_srlatch:U3_srlatch|_nor2:U0_nor2|y~1 ; _register8:U0_register8|_dff:U7_dff|_dlatch:U2_dlatch|_srlatch:U3_srlatch|_nor2:U0_nor2|y~1 ; clk          ; clk         ; -0.500       ; 0.050      ; 0.165      ;
; 0.615 ; _register8:U1_register8|_dff:U3_dff|_dlatch:U1_dlatch|_srlatch:U3_srlatch|_nor2:U0_nor2|y~1 ; _register8:U1_register8|_dff:U3_dff|_dlatch:U2_dlatch|_srlatch:U3_srlatch|_nor2:U0_nor2|y~1 ; clk          ; clk         ; -0.500       ; 0.050      ; 0.165      ;
; 0.615 ; _register8:U2_register8|_dff:U0_dff|_dlatch:U1_dlatch|_srlatch:U3_srlatch|_nor2:U0_nor2|y~1 ; _register8:U2_register8|_dff:U0_dff|_dlatch:U2_dlatch|_srlatch:U3_srlatch|_nor2:U0_nor2|y~1 ; clk          ; clk         ; -0.500       ; 0.050      ; 0.165      ;
; 0.615 ; _register8:U2_register8|_dff:U1_dff|_dlatch:U1_dlatch|_srlatch:U3_srlatch|_nor2:U0_nor2|y~1 ; _register8:U2_register8|_dff:U1_dff|_dlatch:U2_dlatch|_srlatch:U3_srlatch|_nor2:U0_nor2|y~1 ; clk          ; clk         ; -0.500       ; 0.050      ; 0.165      ;
; 0.615 ; _register8:U2_register8|_dff:U5_dff|_dlatch:U1_dlatch|_srlatch:U3_srlatch|_nor2:U0_nor2|y~1 ; _register8:U2_register8|_dff:U5_dff|_dlatch:U2_dlatch|_srlatch:U3_srlatch|_nor2:U0_nor2|y~1 ; clk          ; clk         ; -0.500       ; 0.049      ; 0.164      ;
; 0.615 ; _register8:U2_register8|_dff:U6_dff|_dlatch:U1_dlatch|_srlatch:U3_srlatch|_nor2:U0_nor2|y~1 ; _register8:U2_register8|_dff:U6_dff|_dlatch:U2_dlatch|_srlatch:U3_srlatch|_nor2:U0_nor2|y~1 ; clk          ; clk         ; -0.500       ; 0.050      ; 0.165      ;
; 0.615 ; _register8:U2_register8|_dff:U7_dff|_dlatch:U1_dlatch|_srlatch:U3_srlatch|_nor2:U0_nor2|y~1 ; _register8:U2_register8|_dff:U7_dff|_dlatch:U2_dlatch|_srlatch:U3_srlatch|_nor2:U0_nor2|y~1 ; clk          ; clk         ; -0.500       ; 0.050      ; 0.165      ;
; 0.615 ; _register8:U3_register8|_dff:U0_dff|_dlatch:U1_dlatch|_srlatch:U3_srlatch|_nor2:U0_nor2|y~1 ; _register8:U3_register8|_dff:U0_dff|_dlatch:U2_dlatch|_srlatch:U3_srlatch|_nor2:U0_nor2|y~1 ; clk          ; clk         ; -0.500       ; 0.049      ; 0.164      ;
; 0.615 ; _register8:U3_register8|_dff:U1_dff|_dlatch:U1_dlatch|_srlatch:U3_srlatch|_nor2:U0_nor2|y~1 ; _register8:U3_register8|_dff:U1_dff|_dlatch:U2_dlatch|_srlatch:U3_srlatch|_nor2:U0_nor2|y~1 ; clk          ; clk         ; -0.500       ; 0.050      ; 0.165      ;
; 0.615 ; _register8:U3_register8|_dff:U5_dff|_dlatch:U1_dlatch|_srlatch:U3_srlatch|_nor2:U0_nor2|y~1 ; _register8:U3_register8|_dff:U5_dff|_dlatch:U2_dlatch|_srlatch:U3_srlatch|_nor2:U0_nor2|y~1 ; clk          ; clk         ; -0.500       ; 0.050      ; 0.165      ;
; 0.615 ; _register8:U3_register8|_dff:U6_dff|_dlatch:U1_dlatch|_srlatch:U3_srlatch|_nor2:U0_nor2|y~1 ; _register8:U3_register8|_dff:U6_dff|_dlatch:U2_dlatch|_srlatch:U3_srlatch|_nor2:U0_nor2|y~1 ; clk          ; clk         ; -0.500       ; 0.049      ; 0.164      ;
; 0.615 ; _register8:U3_register8|_dff:U7_dff|_dlatch:U1_dlatch|_srlatch:U3_srlatch|_nor2:U0_nor2|y~1 ; _register8:U3_register8|_dff:U7_dff|_dlatch:U2_dlatch|_srlatch:U3_srlatch|_nor2:U0_nor2|y~1 ; clk          ; clk         ; -0.500       ; 0.049      ; 0.164      ;
; 0.616 ; _register8:U2_register8|_dff:U4_dff|_dlatch:U1_dlatch|_srlatch:U3_srlatch|_nor2:U0_nor2|y~1 ; _register8:U2_register8|_dff:U4_dff|_dlatch:U2_dlatch|_srlatch:U3_srlatch|_nor2:U0_nor2|y~1 ; clk          ; clk         ; -0.500       ; 0.049      ; 0.165      ;
+-------+---------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                                                       ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                     ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk   ; Rise       ; clk                                                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; U0_register8|U0_dff|U1_dlatch|U3_srlatch|U0_nor2|y~1|datad ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U0_register8|U0_dff|U1_dlatch|U3_srlatch|U0_nor2|y~1|datad ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; U0_register8|U0_dff|U2_dlatch|U3_srlatch|U0_nor2|y~1|datac ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U0_register8|U0_dff|U2_dlatch|U3_srlatch|U0_nor2|y~1|datac ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; U0_register8|U1_dff|U1_dlatch|U3_srlatch|U0_nor2|y~1|datad ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U0_register8|U1_dff|U1_dlatch|U3_srlatch|U0_nor2|y~1|datad ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; U0_register8|U1_dff|U2_dlatch|U3_srlatch|U0_nor2|y~1|datac ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U0_register8|U1_dff|U2_dlatch|U3_srlatch|U0_nor2|y~1|datac ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; U0_register8|U2_dff|U1_dlatch|U3_srlatch|U0_nor2|y~1|datad ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U0_register8|U2_dff|U1_dlatch|U3_srlatch|U0_nor2|y~1|datad ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; U0_register8|U2_dff|U2_dlatch|U3_srlatch|U0_nor2|y~1|datac ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U0_register8|U2_dff|U2_dlatch|U3_srlatch|U0_nor2|y~1|datac ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; U0_register8|U3_dff|U1_dlatch|U3_srlatch|U0_nor2|y~1|datad ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U0_register8|U3_dff|U1_dlatch|U3_srlatch|U0_nor2|y~1|datad ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; U0_register8|U3_dff|U2_dlatch|U3_srlatch|U0_nor2|y~1|datac ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U0_register8|U3_dff|U2_dlatch|U3_srlatch|U0_nor2|y~1|datac ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; U0_register8|U4_dff|U1_dlatch|U3_srlatch|U0_nor2|y~1|datad ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U0_register8|U4_dff|U1_dlatch|U3_srlatch|U0_nor2|y~1|datad ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; U0_register8|U4_dff|U2_dlatch|U3_srlatch|U0_nor2|y~1|datac ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U0_register8|U4_dff|U2_dlatch|U3_srlatch|U0_nor2|y~1|datac ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; U0_register8|U5_dff|U1_dlatch|U3_srlatch|U0_nor2|y~1|datad ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U0_register8|U5_dff|U1_dlatch|U3_srlatch|U0_nor2|y~1|datad ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; U0_register8|U5_dff|U2_dlatch|U3_srlatch|U0_nor2|y~1|datac ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U0_register8|U5_dff|U2_dlatch|U3_srlatch|U0_nor2|y~1|datac ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; U0_register8|U6_dff|U1_dlatch|U3_srlatch|U0_nor2|y~1|datad ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U0_register8|U6_dff|U1_dlatch|U3_srlatch|U0_nor2|y~1|datad ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; U0_register8|U6_dff|U2_dlatch|U3_srlatch|U0_nor2|y~1|datac ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U0_register8|U6_dff|U2_dlatch|U3_srlatch|U0_nor2|y~1|datac ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; U0_register8|U7_dff|U1_dlatch|U3_srlatch|U0_nor2|y~1|datad ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U0_register8|U7_dff|U1_dlatch|U3_srlatch|U0_nor2|y~1|datad ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; U0_register8|U7_dff|U2_dlatch|U3_srlatch|U0_nor2|y~1|datac ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U0_register8|U7_dff|U2_dlatch|U3_srlatch|U0_nor2|y~1|datac ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; U1_register8|U0_dff|U1_dlatch|U3_srlatch|U0_nor2|y~1|datad ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U1_register8|U0_dff|U1_dlatch|U3_srlatch|U0_nor2|y~1|datad ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; U1_register8|U0_dff|U2_dlatch|U3_srlatch|U0_nor2|y~1|datac ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U1_register8|U0_dff|U2_dlatch|U3_srlatch|U0_nor2|y~1|datac ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; U1_register8|U1_dff|U1_dlatch|U3_srlatch|U0_nor2|y~1|datad ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U1_register8|U1_dff|U1_dlatch|U3_srlatch|U0_nor2|y~1|datad ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; U1_register8|U1_dff|U2_dlatch|U3_srlatch|U0_nor2|y~1|datac ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U1_register8|U1_dff|U2_dlatch|U3_srlatch|U0_nor2|y~1|datac ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; U1_register8|U2_dff|U1_dlatch|U3_srlatch|U0_nor2|y~1|datad ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U1_register8|U2_dff|U1_dlatch|U3_srlatch|U0_nor2|y~1|datad ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; U1_register8|U2_dff|U2_dlatch|U3_srlatch|U0_nor2|y~1|datac ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U1_register8|U2_dff|U2_dlatch|U3_srlatch|U0_nor2|y~1|datac ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; U1_register8|U3_dff|U1_dlatch|U3_srlatch|U0_nor2|y~1|datad ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U1_register8|U3_dff|U1_dlatch|U3_srlatch|U0_nor2|y~1|datad ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; U1_register8|U3_dff|U2_dlatch|U3_srlatch|U0_nor2|y~1|datac ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U1_register8|U3_dff|U2_dlatch|U3_srlatch|U0_nor2|y~1|datac ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; U1_register8|U4_dff|U1_dlatch|U3_srlatch|U0_nor2|y~1|datad ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U1_register8|U4_dff|U1_dlatch|U3_srlatch|U0_nor2|y~1|datad ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; U1_register8|U4_dff|U2_dlatch|U3_srlatch|U0_nor2|y~1|datac ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U1_register8|U4_dff|U2_dlatch|U3_srlatch|U0_nor2|y~1|datac ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; U1_register8|U5_dff|U1_dlatch|U3_srlatch|U0_nor2|y~1|datad ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U1_register8|U5_dff|U1_dlatch|U3_srlatch|U0_nor2|y~1|datad ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; U1_register8|U5_dff|U2_dlatch|U3_srlatch|U0_nor2|y~1|datac ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U1_register8|U5_dff|U2_dlatch|U3_srlatch|U0_nor2|y~1|datac ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; U1_register8|U6_dff|U1_dlatch|U3_srlatch|U0_nor2|y~1|datad ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U1_register8|U6_dff|U1_dlatch|U3_srlatch|U0_nor2|y~1|datad ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; U1_register8|U6_dff|U2_dlatch|U3_srlatch|U0_nor2|y~1|datac ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U1_register8|U6_dff|U2_dlatch|U3_srlatch|U0_nor2|y~1|datac ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; U1_register8|U7_dff|U1_dlatch|U3_srlatch|U0_nor2|y~1|datad ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U1_register8|U7_dff|U1_dlatch|U3_srlatch|U0_nor2|y~1|datad ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; U1_register8|U7_dff|U2_dlatch|U3_srlatch|U0_nor2|y~1|datac ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U1_register8|U7_dff|U2_dlatch|U3_srlatch|U0_nor2|y~1|datac ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; U2_register8|U0_dff|U1_dlatch|U3_srlatch|U0_nor2|y~1|datad ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U2_register8|U0_dff|U1_dlatch|U3_srlatch|U0_nor2|y~1|datad ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; U2_register8|U0_dff|U2_dlatch|U3_srlatch|U0_nor2|y~1|datac ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U2_register8|U0_dff|U2_dlatch|U3_srlatch|U0_nor2|y~1|datac ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; U2_register8|U1_dff|U1_dlatch|U3_srlatch|U0_nor2|y~1|datad ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U2_register8|U1_dff|U1_dlatch|U3_srlatch|U0_nor2|y~1|datad ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; U2_register8|U1_dff|U2_dlatch|U3_srlatch|U0_nor2|y~1|datac ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U2_register8|U1_dff|U2_dlatch|U3_srlatch|U0_nor2|y~1|datac ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; U2_register8|U2_dff|U1_dlatch|U3_srlatch|U0_nor2|y~1|datad ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U2_register8|U2_dff|U1_dlatch|U3_srlatch|U0_nor2|y~1|datad ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; U2_register8|U2_dff|U2_dlatch|U3_srlatch|U0_nor2|y~1|datac ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U2_register8|U2_dff|U2_dlatch|U3_srlatch|U0_nor2|y~1|datac ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; U2_register8|U3_dff|U1_dlatch|U3_srlatch|U0_nor2|y~1|datad ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U2_register8|U3_dff|U1_dlatch|U3_srlatch|U0_nor2|y~1|datad ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; U2_register8|U3_dff|U2_dlatch|U3_srlatch|U0_nor2|y~1|datac ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U2_register8|U3_dff|U2_dlatch|U3_srlatch|U0_nor2|y~1|datac ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; U2_register8|U4_dff|U1_dlatch|U3_srlatch|U0_nor2|y~1|datad ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U2_register8|U4_dff|U1_dlatch|U3_srlatch|U0_nor2|y~1|datad ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; U2_register8|U4_dff|U2_dlatch|U3_srlatch|U0_nor2|y~1|datac ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U2_register8|U4_dff|U2_dlatch|U3_srlatch|U0_nor2|y~1|datac ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; U2_register8|U5_dff|U1_dlatch|U3_srlatch|U0_nor2|y~1|datad ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U2_register8|U5_dff|U1_dlatch|U3_srlatch|U0_nor2|y~1|datad ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; U2_register8|U5_dff|U2_dlatch|U3_srlatch|U0_nor2|y~1|datac ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U2_register8|U5_dff|U2_dlatch|U3_srlatch|U0_nor2|y~1|datac ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; U2_register8|U6_dff|U1_dlatch|U3_srlatch|U0_nor2|y~1|datad ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U2_register8|U6_dff|U1_dlatch|U3_srlatch|U0_nor2|y~1|datad ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; U2_register8|U6_dff|U2_dlatch|U3_srlatch|U0_nor2|y~1|datac ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U2_register8|U6_dff|U2_dlatch|U3_srlatch|U0_nor2|y~1|datac ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; U2_register8|U7_dff|U1_dlatch|U3_srlatch|U0_nor2|y~1|datad ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U2_register8|U7_dff|U1_dlatch|U3_srlatch|U0_nor2|y~1|datad ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; U2_register8|U7_dff|U2_dlatch|U3_srlatch|U0_nor2|y~1|datac ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U2_register8|U7_dff|U2_dlatch|U3_srlatch|U0_nor2|y~1|datac ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; U3_register8|U0_dff|U1_dlatch|U3_srlatch|U0_nor2|y~1|datad ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U3_register8|U0_dff|U1_dlatch|U3_srlatch|U0_nor2|y~1|datad ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; U3_register8|U0_dff|U2_dlatch|U3_srlatch|U0_nor2|y~1|datac ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; d[*]      ; clk        ; 2.227  ; 2.227  ; Rise       ; clk             ;
;  d[0]     ; clk        ; -0.359 ; -0.359 ; Rise       ; clk             ;
;  d[1]     ; clk        ; -0.247 ; -0.247 ; Rise       ; clk             ;
;  d[2]     ; clk        ; 2.126  ; 2.126  ; Rise       ; clk             ;
;  d[3]     ; clk        ; 1.966  ; 1.966  ; Rise       ; clk             ;
;  d[4]     ; clk        ; 2.117  ; 2.117  ; Rise       ; clk             ;
;  d[5]     ; clk        ; 2.120  ; 2.120  ; Rise       ; clk             ;
;  d[6]     ; clk        ; 2.110  ; 2.110  ; Rise       ; clk             ;
;  d[7]     ; clk        ; 2.035  ; 2.035  ; Rise       ; clk             ;
;  d[8]     ; clk        ; 2.086  ; 2.086  ; Rise       ; clk             ;
;  d[9]     ; clk        ; 2.227  ; 2.227  ; Rise       ; clk             ;
;  d[10]    ; clk        ; 2.092  ; 2.092  ; Rise       ; clk             ;
;  d[11]    ; clk        ; 2.150  ; 2.150  ; Rise       ; clk             ;
;  d[12]    ; clk        ; 2.080  ; 2.080  ; Rise       ; clk             ;
;  d[13]    ; clk        ; 2.126  ; 2.126  ; Rise       ; clk             ;
;  d[14]    ; clk        ; 2.187  ; 2.187  ; Rise       ; clk             ;
;  d[15]    ; clk        ; 2.074  ; 2.074  ; Rise       ; clk             ;
;  d[16]    ; clk        ; 2.164  ; 2.164  ; Rise       ; clk             ;
;  d[17]    ; clk        ; 2.133  ; 2.133  ; Rise       ; clk             ;
;  d[18]    ; clk        ; 2.141  ; 2.141  ; Rise       ; clk             ;
;  d[19]    ; clk        ; 2.174  ; 2.174  ; Rise       ; clk             ;
;  d[20]    ; clk        ; 2.071  ; 2.071  ; Rise       ; clk             ;
;  d[21]    ; clk        ; 2.092  ; 2.092  ; Rise       ; clk             ;
;  d[22]    ; clk        ; 2.050  ; 2.050  ; Rise       ; clk             ;
;  d[23]    ; clk        ; 2.126  ; 2.126  ; Rise       ; clk             ;
;  d[24]    ; clk        ; 2.062  ; 2.062  ; Rise       ; clk             ;
;  d[25]    ; clk        ; 2.121  ; 2.121  ; Rise       ; clk             ;
;  d[26]    ; clk        ; 2.112  ; 2.112  ; Rise       ; clk             ;
;  d[27]    ; clk        ; 2.003  ; 2.003  ; Rise       ; clk             ;
;  d[28]    ; clk        ; 2.201  ; 2.201  ; Rise       ; clk             ;
;  d[29]    ; clk        ; 2.149  ; 2.149  ; Rise       ; clk             ;
;  d[30]    ; clk        ; 1.996  ; 1.996  ; Rise       ; clk             ;
;  d[31]    ; clk        ; 2.068  ; 2.068  ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; d[*]      ; clk        ; 0.785  ; 0.785  ; Rise       ; clk             ;
;  d[0]     ; clk        ; 0.785  ; 0.785  ; Rise       ; clk             ;
;  d[1]     ; clk        ; 0.673  ; 0.673  ; Rise       ; clk             ;
;  d[2]     ; clk        ; -1.700 ; -1.700 ; Rise       ; clk             ;
;  d[3]     ; clk        ; -1.540 ; -1.540 ; Rise       ; clk             ;
;  d[4]     ; clk        ; -1.691 ; -1.691 ; Rise       ; clk             ;
;  d[5]     ; clk        ; -1.694 ; -1.694 ; Rise       ; clk             ;
;  d[6]     ; clk        ; -1.684 ; -1.684 ; Rise       ; clk             ;
;  d[7]     ; clk        ; -1.609 ; -1.609 ; Rise       ; clk             ;
;  d[8]     ; clk        ; -1.660 ; -1.660 ; Rise       ; clk             ;
;  d[9]     ; clk        ; -1.801 ; -1.801 ; Rise       ; clk             ;
;  d[10]    ; clk        ; -1.666 ; -1.666 ; Rise       ; clk             ;
;  d[11]    ; clk        ; -1.724 ; -1.724 ; Rise       ; clk             ;
;  d[12]    ; clk        ; -1.654 ; -1.654 ; Rise       ; clk             ;
;  d[13]    ; clk        ; -1.700 ; -1.700 ; Rise       ; clk             ;
;  d[14]    ; clk        ; -1.761 ; -1.761 ; Rise       ; clk             ;
;  d[15]    ; clk        ; -1.648 ; -1.648 ; Rise       ; clk             ;
;  d[16]    ; clk        ; -1.738 ; -1.738 ; Rise       ; clk             ;
;  d[17]    ; clk        ; -1.704 ; -1.704 ; Rise       ; clk             ;
;  d[18]    ; clk        ; -1.703 ; -1.703 ; Rise       ; clk             ;
;  d[19]    ; clk        ; -1.748 ; -1.748 ; Rise       ; clk             ;
;  d[20]    ; clk        ; -1.645 ; -1.645 ; Rise       ; clk             ;
;  d[21]    ; clk        ; -1.663 ; -1.663 ; Rise       ; clk             ;
;  d[22]    ; clk        ; -1.624 ; -1.624 ; Rise       ; clk             ;
;  d[23]    ; clk        ; -1.688 ; -1.688 ; Rise       ; clk             ;
;  d[24]    ; clk        ; -1.636 ; -1.636 ; Rise       ; clk             ;
;  d[25]    ; clk        ; -1.695 ; -1.695 ; Rise       ; clk             ;
;  d[26]    ; clk        ; -1.686 ; -1.686 ; Rise       ; clk             ;
;  d[27]    ; clk        ; -1.577 ; -1.577 ; Rise       ; clk             ;
;  d[28]    ; clk        ; -1.771 ; -1.771 ; Rise       ; clk             ;
;  d[29]    ; clk        ; -1.720 ; -1.720 ; Rise       ; clk             ;
;  d[30]    ; clk        ; -1.570 ; -1.570 ; Rise       ; clk             ;
;  d[31]    ; clk        ; -1.642 ; -1.642 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; q[*]      ; clk        ; 3.640 ; 3.640 ; Fall       ; clk             ;
;  q[0]     ; clk        ; 3.640 ; 3.640 ; Fall       ; clk             ;
;  q[1]     ; clk        ; 3.544 ; 3.544 ; Fall       ; clk             ;
;  q[2]     ; clk        ; 3.513 ; 3.513 ; Fall       ; clk             ;
;  q[3]     ; clk        ; 3.362 ; 3.362 ; Fall       ; clk             ;
;  q[4]     ; clk        ; 3.307 ; 3.307 ; Fall       ; clk             ;
;  q[5]     ; clk        ; 3.413 ; 3.413 ; Fall       ; clk             ;
;  q[6]     ; clk        ; 3.530 ; 3.530 ; Fall       ; clk             ;
;  q[7]     ; clk        ; 3.300 ; 3.300 ; Fall       ; clk             ;
;  q[8]     ; clk        ; 3.538 ; 3.538 ; Fall       ; clk             ;
;  q[9]     ; clk        ; 3.422 ; 3.422 ; Fall       ; clk             ;
;  q[10]    ; clk        ; 3.507 ; 3.507 ; Fall       ; clk             ;
;  q[11]    ; clk        ; 3.562 ; 3.562 ; Fall       ; clk             ;
;  q[12]    ; clk        ; 3.550 ; 3.550 ; Fall       ; clk             ;
;  q[13]    ; clk        ; 3.546 ; 3.546 ; Fall       ; clk             ;
;  q[14]    ; clk        ; 3.519 ; 3.519 ; Fall       ; clk             ;
;  q[15]    ; clk        ; 3.557 ; 3.557 ; Fall       ; clk             ;
;  q[16]    ; clk        ; 3.567 ; 3.567 ; Fall       ; clk             ;
;  q[17]    ; clk        ; 3.408 ; 3.408 ; Fall       ; clk             ;
;  q[18]    ; clk        ; 3.532 ; 3.532 ; Fall       ; clk             ;
;  q[19]    ; clk        ; 3.517 ; 3.517 ; Fall       ; clk             ;
;  q[20]    ; clk        ; 3.558 ; 3.558 ; Fall       ; clk             ;
;  q[21]    ; clk        ; 3.328 ; 3.328 ; Fall       ; clk             ;
;  q[22]    ; clk        ; 3.330 ; 3.330 ; Fall       ; clk             ;
;  q[23]    ; clk        ; 3.533 ; 3.533 ; Fall       ; clk             ;
;  q[24]    ; clk        ; 3.297 ; 3.297 ; Fall       ; clk             ;
;  q[25]    ; clk        ; 3.543 ; 3.543 ; Fall       ; clk             ;
;  q[26]    ; clk        ; 3.579 ; 3.579 ; Fall       ; clk             ;
;  q[27]    ; clk        ; 3.401 ; 3.401 ; Fall       ; clk             ;
;  q[28]    ; clk        ; 3.399 ; 3.399 ; Fall       ; clk             ;
;  q[29]    ; clk        ; 3.539 ; 3.539 ; Fall       ; clk             ;
;  q[30]    ; clk        ; 3.323 ; 3.323 ; Fall       ; clk             ;
;  q[31]    ; clk        ; 3.336 ; 3.336 ; Fall       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; q[*]      ; clk        ; 3.297 ; 3.297 ; Fall       ; clk             ;
;  q[0]     ; clk        ; 3.640 ; 3.640 ; Fall       ; clk             ;
;  q[1]     ; clk        ; 3.544 ; 3.544 ; Fall       ; clk             ;
;  q[2]     ; clk        ; 3.513 ; 3.513 ; Fall       ; clk             ;
;  q[3]     ; clk        ; 3.362 ; 3.362 ; Fall       ; clk             ;
;  q[4]     ; clk        ; 3.307 ; 3.307 ; Fall       ; clk             ;
;  q[5]     ; clk        ; 3.413 ; 3.413 ; Fall       ; clk             ;
;  q[6]     ; clk        ; 3.530 ; 3.530 ; Fall       ; clk             ;
;  q[7]     ; clk        ; 3.300 ; 3.300 ; Fall       ; clk             ;
;  q[8]     ; clk        ; 3.538 ; 3.538 ; Fall       ; clk             ;
;  q[9]     ; clk        ; 3.422 ; 3.422 ; Fall       ; clk             ;
;  q[10]    ; clk        ; 3.507 ; 3.507 ; Fall       ; clk             ;
;  q[11]    ; clk        ; 3.562 ; 3.562 ; Fall       ; clk             ;
;  q[12]    ; clk        ; 3.550 ; 3.550 ; Fall       ; clk             ;
;  q[13]    ; clk        ; 3.546 ; 3.546 ; Fall       ; clk             ;
;  q[14]    ; clk        ; 3.519 ; 3.519 ; Fall       ; clk             ;
;  q[15]    ; clk        ; 3.557 ; 3.557 ; Fall       ; clk             ;
;  q[16]    ; clk        ; 3.567 ; 3.567 ; Fall       ; clk             ;
;  q[17]    ; clk        ; 3.408 ; 3.408 ; Fall       ; clk             ;
;  q[18]    ; clk        ; 3.532 ; 3.532 ; Fall       ; clk             ;
;  q[19]    ; clk        ; 3.517 ; 3.517 ; Fall       ; clk             ;
;  q[20]    ; clk        ; 3.558 ; 3.558 ; Fall       ; clk             ;
;  q[21]    ; clk        ; 3.328 ; 3.328 ; Fall       ; clk             ;
;  q[22]    ; clk        ; 3.330 ; 3.330 ; Fall       ; clk             ;
;  q[23]    ; clk        ; 3.533 ; 3.533 ; Fall       ; clk             ;
;  q[24]    ; clk        ; 3.297 ; 3.297 ; Fall       ; clk             ;
;  q[25]    ; clk        ; 3.543 ; 3.543 ; Fall       ; clk             ;
;  q[26]    ; clk        ; 3.579 ; 3.579 ; Fall       ; clk             ;
;  q[27]    ; clk        ; 3.401 ; 3.401 ; Fall       ; clk             ;
;  q[28]    ; clk        ; 3.399 ; 3.399 ; Fall       ; clk             ;
;  q[29]    ; clk        ; 3.539 ; 3.539 ; Fall       ; clk             ;
;  q[30]    ; clk        ; 3.323 ; 3.323 ; Fall       ; clk             ;
;  q[31]    ; clk        ; 3.336 ; 3.336 ; Fall       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -0.746  ; 0.610 ; N/A      ; N/A     ; -1.380              ;
;  clk             ; -0.746  ; 0.610 ; N/A      ; N/A     ; -1.380              ;
; Design-wide TNS  ; -23.154 ; 0.0   ; 0.0      ; 0.0     ; -1.38               ;
;  clk             ; -23.154 ; 0.000 ; N/A      ; N/A     ; -1.380              ;
+------------------+---------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; d[*]      ; clk        ; 4.253 ; 4.253 ; Rise       ; clk             ;
;  d[0]     ; clk        ; 0.010 ; 0.010 ; Rise       ; clk             ;
;  d[1]     ; clk        ; 0.248 ; 0.248 ; Rise       ; clk             ;
;  d[2]     ; clk        ; 4.072 ; 4.072 ; Rise       ; clk             ;
;  d[3]     ; clk        ; 3.674 ; 3.674 ; Rise       ; clk             ;
;  d[4]     ; clk        ; 3.864 ; 3.864 ; Rise       ; clk             ;
;  d[5]     ; clk        ; 3.999 ; 3.999 ; Rise       ; clk             ;
;  d[6]     ; clk        ; 3.990 ; 3.990 ; Rise       ; clk             ;
;  d[7]     ; clk        ; 3.778 ; 3.778 ; Rise       ; clk             ;
;  d[8]     ; clk        ; 4.007 ; 4.007 ; Rise       ; clk             ;
;  d[9]     ; clk        ; 4.253 ; 4.253 ; Rise       ; clk             ;
;  d[10]    ; clk        ; 4.015 ; 4.015 ; Rise       ; clk             ;
;  d[11]    ; clk        ; 4.077 ; 4.077 ; Rise       ; clk             ;
;  d[12]    ; clk        ; 4.008 ; 4.008 ; Rise       ; clk             ;
;  d[13]    ; clk        ; 4.049 ; 4.049 ; Rise       ; clk             ;
;  d[14]    ; clk        ; 4.139 ; 4.139 ; Rise       ; clk             ;
;  d[15]    ; clk        ; 3.997 ; 3.997 ; Rise       ; clk             ;
;  d[16]    ; clk        ; 4.085 ; 4.085 ; Rise       ; clk             ;
;  d[17]    ; clk        ; 4.005 ; 4.005 ; Rise       ; clk             ;
;  d[18]    ; clk        ; 4.107 ; 4.107 ; Rise       ; clk             ;
;  d[19]    ; clk        ; 4.120 ; 4.120 ; Rise       ; clk             ;
;  d[20]    ; clk        ; 4.020 ; 4.020 ; Rise       ; clk             ;
;  d[21]    ; clk        ; 3.840 ; 3.840 ; Rise       ; clk             ;
;  d[22]    ; clk        ; 3.792 ; 3.792 ; Rise       ; clk             ;
;  d[23]    ; clk        ; 4.081 ; 4.081 ; Rise       ; clk             ;
;  d[24]    ; clk        ; 3.807 ; 3.807 ; Rise       ; clk             ;
;  d[25]    ; clk        ; 4.064 ; 4.064 ; Rise       ; clk             ;
;  d[26]    ; clk        ; 4.032 ; 4.032 ; Rise       ; clk             ;
;  d[27]    ; clk        ; 3.747 ; 3.747 ; Rise       ; clk             ;
;  d[28]    ; clk        ; 4.077 ; 4.077 ; Rise       ; clk             ;
;  d[29]    ; clk        ; 4.113 ; 4.113 ; Rise       ; clk             ;
;  d[30]    ; clk        ; 3.736 ; 3.736 ; Rise       ; clk             ;
;  d[31]    ; clk        ; 3.813 ; 3.813 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; d[*]      ; clk        ; 0.994  ; 0.994  ; Rise       ; clk             ;
;  d[0]     ; clk        ; 0.994  ; 0.994  ; Rise       ; clk             ;
;  d[1]     ; clk        ; 0.756  ; 0.756  ; Rise       ; clk             ;
;  d[2]     ; clk        ; -1.700 ; -1.700 ; Rise       ; clk             ;
;  d[3]     ; clk        ; -1.540 ; -1.540 ; Rise       ; clk             ;
;  d[4]     ; clk        ; -1.691 ; -1.691 ; Rise       ; clk             ;
;  d[5]     ; clk        ; -1.694 ; -1.694 ; Rise       ; clk             ;
;  d[6]     ; clk        ; -1.684 ; -1.684 ; Rise       ; clk             ;
;  d[7]     ; clk        ; -1.609 ; -1.609 ; Rise       ; clk             ;
;  d[8]     ; clk        ; -1.660 ; -1.660 ; Rise       ; clk             ;
;  d[9]     ; clk        ; -1.801 ; -1.801 ; Rise       ; clk             ;
;  d[10]    ; clk        ; -1.666 ; -1.666 ; Rise       ; clk             ;
;  d[11]    ; clk        ; -1.724 ; -1.724 ; Rise       ; clk             ;
;  d[12]    ; clk        ; -1.654 ; -1.654 ; Rise       ; clk             ;
;  d[13]    ; clk        ; -1.700 ; -1.700 ; Rise       ; clk             ;
;  d[14]    ; clk        ; -1.761 ; -1.761 ; Rise       ; clk             ;
;  d[15]    ; clk        ; -1.648 ; -1.648 ; Rise       ; clk             ;
;  d[16]    ; clk        ; -1.738 ; -1.738 ; Rise       ; clk             ;
;  d[17]    ; clk        ; -1.704 ; -1.704 ; Rise       ; clk             ;
;  d[18]    ; clk        ; -1.703 ; -1.703 ; Rise       ; clk             ;
;  d[19]    ; clk        ; -1.748 ; -1.748 ; Rise       ; clk             ;
;  d[20]    ; clk        ; -1.645 ; -1.645 ; Rise       ; clk             ;
;  d[21]    ; clk        ; -1.663 ; -1.663 ; Rise       ; clk             ;
;  d[22]    ; clk        ; -1.624 ; -1.624 ; Rise       ; clk             ;
;  d[23]    ; clk        ; -1.688 ; -1.688 ; Rise       ; clk             ;
;  d[24]    ; clk        ; -1.636 ; -1.636 ; Rise       ; clk             ;
;  d[25]    ; clk        ; -1.695 ; -1.695 ; Rise       ; clk             ;
;  d[26]    ; clk        ; -1.686 ; -1.686 ; Rise       ; clk             ;
;  d[27]    ; clk        ; -1.577 ; -1.577 ; Rise       ; clk             ;
;  d[28]    ; clk        ; -1.771 ; -1.771 ; Rise       ; clk             ;
;  d[29]    ; clk        ; -1.720 ; -1.720 ; Rise       ; clk             ;
;  d[30]    ; clk        ; -1.570 ; -1.570 ; Rise       ; clk             ;
;  d[31]    ; clk        ; -1.642 ; -1.642 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; q[*]      ; clk        ; 6.541 ; 6.541 ; Fall       ; clk             ;
;  q[0]     ; clk        ; 6.541 ; 6.541 ; Fall       ; clk             ;
;  q[1]     ; clk        ; 6.324 ; 6.324 ; Fall       ; clk             ;
;  q[2]     ; clk        ; 6.310 ; 6.310 ; Fall       ; clk             ;
;  q[3]     ; clk        ; 6.056 ; 6.056 ; Fall       ; clk             ;
;  q[4]     ; clk        ; 6.000 ; 6.000 ; Fall       ; clk             ;
;  q[5]     ; clk        ; 6.208 ; 6.208 ; Fall       ; clk             ;
;  q[6]     ; clk        ; 6.327 ; 6.327 ; Fall       ; clk             ;
;  q[7]     ; clk        ; 5.996 ; 5.996 ; Fall       ; clk             ;
;  q[8]     ; clk        ; 6.335 ; 6.335 ; Fall       ; clk             ;
;  q[9]     ; clk        ; 6.212 ; 6.212 ; Fall       ; clk             ;
;  q[10]    ; clk        ; 6.301 ; 6.301 ; Fall       ; clk             ;
;  q[11]    ; clk        ; 6.357 ; 6.357 ; Fall       ; clk             ;
;  q[12]    ; clk        ; 6.339 ; 6.339 ; Fall       ; clk             ;
;  q[13]    ; clk        ; 6.340 ; 6.340 ; Fall       ; clk             ;
;  q[14]    ; clk        ; 6.313 ; 6.313 ; Fall       ; clk             ;
;  q[15]    ; clk        ; 6.352 ; 6.352 ; Fall       ; clk             ;
;  q[16]    ; clk        ; 6.364 ; 6.364 ; Fall       ; clk             ;
;  q[17]    ; clk        ; 6.193 ; 6.193 ; Fall       ; clk             ;
;  q[18]    ; clk        ; 6.326 ; 6.326 ; Fall       ; clk             ;
;  q[19]    ; clk        ; 6.312 ; 6.312 ; Fall       ; clk             ;
;  q[20]    ; clk        ; 6.354 ; 6.354 ; Fall       ; clk             ;
;  q[21]    ; clk        ; 6.024 ; 6.024 ; Fall       ; clk             ;
;  q[22]    ; clk        ; 6.026 ; 6.026 ; Fall       ; clk             ;
;  q[23]    ; clk        ; 6.336 ; 6.336 ; Fall       ; clk             ;
;  q[24]    ; clk        ; 5.991 ; 5.991 ; Fall       ; clk             ;
;  q[25]    ; clk        ; 6.342 ; 6.342 ; Fall       ; clk             ;
;  q[26]    ; clk        ; 6.377 ; 6.377 ; Fall       ; clk             ;
;  q[27]    ; clk        ; 6.092 ; 6.092 ; Fall       ; clk             ;
;  q[28]    ; clk        ; 6.193 ; 6.193 ; Fall       ; clk             ;
;  q[29]    ; clk        ; 6.324 ; 6.324 ; Fall       ; clk             ;
;  q[30]    ; clk        ; 6.022 ; 6.022 ; Fall       ; clk             ;
;  q[31]    ; clk        ; 6.030 ; 6.030 ; Fall       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; q[*]      ; clk        ; 3.297 ; 3.297 ; Fall       ; clk             ;
;  q[0]     ; clk        ; 3.640 ; 3.640 ; Fall       ; clk             ;
;  q[1]     ; clk        ; 3.544 ; 3.544 ; Fall       ; clk             ;
;  q[2]     ; clk        ; 3.513 ; 3.513 ; Fall       ; clk             ;
;  q[3]     ; clk        ; 3.362 ; 3.362 ; Fall       ; clk             ;
;  q[4]     ; clk        ; 3.307 ; 3.307 ; Fall       ; clk             ;
;  q[5]     ; clk        ; 3.413 ; 3.413 ; Fall       ; clk             ;
;  q[6]     ; clk        ; 3.530 ; 3.530 ; Fall       ; clk             ;
;  q[7]     ; clk        ; 3.300 ; 3.300 ; Fall       ; clk             ;
;  q[8]     ; clk        ; 3.538 ; 3.538 ; Fall       ; clk             ;
;  q[9]     ; clk        ; 3.422 ; 3.422 ; Fall       ; clk             ;
;  q[10]    ; clk        ; 3.507 ; 3.507 ; Fall       ; clk             ;
;  q[11]    ; clk        ; 3.562 ; 3.562 ; Fall       ; clk             ;
;  q[12]    ; clk        ; 3.550 ; 3.550 ; Fall       ; clk             ;
;  q[13]    ; clk        ; 3.546 ; 3.546 ; Fall       ; clk             ;
;  q[14]    ; clk        ; 3.519 ; 3.519 ; Fall       ; clk             ;
;  q[15]    ; clk        ; 3.557 ; 3.557 ; Fall       ; clk             ;
;  q[16]    ; clk        ; 3.567 ; 3.567 ; Fall       ; clk             ;
;  q[17]    ; clk        ; 3.408 ; 3.408 ; Fall       ; clk             ;
;  q[18]    ; clk        ; 3.532 ; 3.532 ; Fall       ; clk             ;
;  q[19]    ; clk        ; 3.517 ; 3.517 ; Fall       ; clk             ;
;  q[20]    ; clk        ; 3.558 ; 3.558 ; Fall       ; clk             ;
;  q[21]    ; clk        ; 3.328 ; 3.328 ; Fall       ; clk             ;
;  q[22]    ; clk        ; 3.330 ; 3.330 ; Fall       ; clk             ;
;  q[23]    ; clk        ; 3.533 ; 3.533 ; Fall       ; clk             ;
;  q[24]    ; clk        ; 3.297 ; 3.297 ; Fall       ; clk             ;
;  q[25]    ; clk        ; 3.543 ; 3.543 ; Fall       ; clk             ;
;  q[26]    ; clk        ; 3.579 ; 3.579 ; Fall       ; clk             ;
;  q[27]    ; clk        ; 3.401 ; 3.401 ; Fall       ; clk             ;
;  q[28]    ; clk        ; 3.399 ; 3.399 ; Fall       ; clk             ;
;  q[29]    ; clk        ; 3.539 ; 3.539 ; Fall       ; clk             ;
;  q[30]    ; clk        ; 3.323 ; 3.323 ; Fall       ; clk             ;
;  q[31]    ; clk        ; 3.336 ; 3.336 ; Fall       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 0        ; 0        ; 32       ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 0        ; 0        ; 32       ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 32    ; 32   ;
; Unconstrained Input Port Paths  ; 32    ; 32   ;
; Unconstrained Output Ports      ; 32    ; 32   ;
; Unconstrained Output Port Paths ; 32    ; 32   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.0 Build 156 04/24/2013 SJ Web Edition
    Info: Processing started: Thu Oct 17 14:33:52 2013
Info: Command: quartus_sta _register32 -c _register32
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 64 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: '_register32.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -0.746
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.746       -23.154 clk 
Info (332146): Worst-case hold slack is 0.767
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.767         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380        -1.380 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -0.014
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.014        -0.167 clk 
Info (332146): Worst-case hold slack is 0.610
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.610         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380        -1.380 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 393 megabytes
    Info: Processing ended: Thu Oct 17 14:33:53 2013
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


