.model alaki_final_tests_BernICCD

.inputs x1 x2 x3 x4 r1 r2 r3 r4 r5 r6

.outputs z


.names x1 x2 x3 x4 add0
0001 1
0010 1
0100 1
0111 1
1000 1
1011 1
1101 1
1110 1

.names x1 x2 x3 x4 add1
0011 1
0101 1
0110 1
0111 1
1001 1
1010 1
1011 1
1100 1
1101 1
1110 1

.names x1 x2 x3 x4 add2
1111 1


.names add2 add1 add0 wire1 wire2 wire3 wire4 wire5 z
0001---- 1
001-1--- 1
010--1-- 1
011---1- 1
100----1 1


.names x1 ONE
0 1
1 1

.names ONE ZERO
1 0



.names r1 r2 r3 r4 r5 r6 wire1
000000 1
000001 1
000010 1
000011 1
000100 1
000101 1
000110 1
000111 1
001000 1
001001 1
001010 1
001011 1


.names r1 r2 r3 r4 r5 r6 wire2
000000 1
000001 1
000010 1
000011 1
000100 1
000101 1
000110 1
000111 1
001000 1
001001 1
001010 1
001011 1
001100 1
001101 1
001110 1
001111 1
010000 1
010001 1
010010 1
010011 1
010100 1
010101 1
010110 1
010111 1
011000 1
011001 1
011010 1
011011 1
011100 1
011101 1
011110 1
011111 1
100000 1
100001 1
100010 1
100011 1
100100 1
100101 1
100110 1
100111 1
101000 1
101001 1
101010 1
101011 1
101100 1
101101 1
101110 1
101111 1
110000 1
110001 1
110010 1
110011 1
110100 1
110101 1
110110 1
110111 1
111000 1
111001 1
111010 1
111011 1
111100 1
111101 1
111110 1


.names r1 r2 r3 r4 r5 r6 wire3
000000 1
000001 1
000010 1
000011 1
000100 1
000101 1
000110 1
000111 1
001000 1
001001 1
001010 1
001011 1
001100 1
001101 1


.names r1 r2 r3 r4 r5 r6 wire4
000000 1
000001 1
000010 1
000011 1
000100 1
000101 1
000110 1
000111 1
001000 1
001001 1
001010 1
001011 1
001100 1
001101 1
001110 1
001111 1
010000 1
010001 1
010010 1
010011 1
010100 1
010101 1
010110 1
010111 1
011000 1
011001 1
011010 1
011011 1


.names r1 r2 r3 r4 r5 r6 wire5
000000 1
000001 1
000010 1
000011 1
000100 1
000101 1
000110 1
000111 1
001000 1
001001 1
001010 1
001011 1
001100 1
001101 1
001110 1
001111 1
010000 1
010001 1
010010 1
010011 1
010100 1
010101 1
010110 1
010111 1
011000 1
011001 1
011010 1
011011 1
011100 1
011101 1
011110 1


.end
