---
layout: default
---

# RISC-V 双周简报 (2017-08-31)

## RV新闻

### RISC-V并入newlib主线

newlib 的 RISC-V port 已经被正式合并。详情可见[https://goo.gl/37oeZG](https://groups.google.com/a/groups.riscv.org/forum/#!msg/sw-dev/XLO_iHwEfCU/XaeGX6RyAAAJ)。

### FreeBSD 主线更新至 RISC-V priv. spec 1.10 
最近，FreeBSD更新至 RISC-V priv. spec 1.10，现在支持Spike和Rocket-chip。详情可以参考这裡：[https://wiki.freebsd.org/riscv](https://wiki.freebsd.org/riscv)和[https://svnweb.freebsd.org/changeset/base/322361](https://svnweb.freebsd.org/changeset/base/322361)

另外11月的[BSDTW17](https://bsdtw.org/), 也会有两个关于RISC-V的报告。Ruslan Bukin、Arun Thomas 都会出席，有兴趣的可以参加。

### RISC-V LLVM进度更新

Alex Bradbury在[https://github.com/lowRISC/riscv-llvm/issues](https://github.com/lowRISC/riscv-llvm/issues)上发布了一系列的LLVM子工程，以便更多的人参与到RISC-V的LLVM支持工作中。

当前正在进行的是让LLVM支持RV32I，相关的补丁已经送到LLVM社区进行审议，其中7个已经被接受，8个正在征求意见。

正在开发中的RISC-V LLVM现在已经通关过了1352个GCC测试集中的1315个，未能通过的测试例子中32个编译时错误，5个运行时错误。

具体信息请参考Alex Bradbury的邮件：[https://goo.gl/sGeWcy](https://groups.google.com/a/groups.riscv.org/forum/#!msg/sw-dev/hMB8RKLFYrw/Xsp6hPxWDQAJ)

### SiFive发布TileLink说明文档 v1.7

此次发布的分档比较详细地介绍了当前被使用于Rocke-Chip的第二版TileLink片上总线。

TileLink片上总线是Rocke-Chip用于连接各级缓存和外设的总线，相比AMBA, Wishbone, Avalon, CoreConnect等等片上总线，TileLink直接在总线协议的层面上支持缓存一致性的各种操作，是基于缓存的各种要求而重新设计的片上总线。

相比TileLink第一版，第二版有以下几点改进：

- 为支持不使用缓存的外设而重新设计报文格式和分配通道。
- 为将来主从设备之间互相发起读写请求提供支持（现在还一般是主设备发出请求从设备被动应答）。
- 使用diplomacy库和scala的延迟求值机制实现编译时总线参数自动配置，解决了一代总线时手动配置经常出现的报文丢失问题。

具体信息请参见说明文档：[https://www.sifive.com/documentation/tilelink/tilelink-spec/](https://www.sifive.com/documentation/tilelink/tilelink-spec/)

*另外：CNRV社区也正在积极的筹备翻译这个Spec，欢迎各位关注和参与*

### DRAPER分离其安全处理器研究组成立Dover Microsystems公司

Dover的产生来源于美国国防部国防高等研究计划(DARPA)下的[CRASH](https://www.darpa.mil/program/clean-slate-design-of-resilient-adaptive-secure-hosts)(Clean-Slate Re-design of Adaptive, Secure Hosts)计划。

该计划致力于回答一个问题：如果我们能抛开现有计算机体系结构的研究成果，重新设计一个本质上就安全的计算机，我们该怎么做？
基于这个问题，世界上的多个研究小组开展了多年的研究，提出了多种新的计算机架构。
其中源自于MIT的DRAPER实验室设计了Inherently Secure Processor(ISP)。
现在，DRAPER将ISP分离出来，成立了新的Dover Microsystems公司，用ISP来服务于商业应用。
Dover最新的Dover芯片在开源RISC-V处理器内部添加了一个协处理器来加强处理器的安全特性（小编注：该协处理器使用tagged memory进行同步的meta-data processing）。

> The Inherently Secure Processor can be implemented with any Reduced Instruction Set Computer (RISC) processor and is currently optimized for the latest generation RISC-V architecture as a co-processor solution. It can be easily customized for individual customer’s embedded systems, and features adaptable and updatable technology, providing customers with longevity and resiliency into the future.
>
> [http://www.prweb.com/releases/2017/08/prweb14603204.htm](http://www.prweb.com/releases/2017/08/prweb14603204.htm)

- DRAPER ISP [http://www.draper.com/solution/inherently-secure-processor](http://www.draper.com/solution/inherently-secure-processor)
- Dover Microsystems [https://dovermicrosystems.com](https://dovermicrosystems.com)

## 技术讨论

### 到底riscv\*\*-unknown-elf是不是bare-metal的交叉编译器？

估计大多数人和我一样都觉得，难道不是吗？嗯，还真不一定是。

[GNU MCU Eclipse RISC-V Embdedded GCC](https://gnu-mcu-eclipse.github.io/)的作者Liviu Ionescu最近就提出了这么个问题，然后引起了激烈的讨论。
看起来，现在RISC-V提供的两个GCC工具链其实是这个样子的：

- **riscv\*\*-unknown-linux-gnu** 是针对Linux操作系统的编译器，会链接glibc，利用Linux系统调用和相应应用接口(ABI)完成底层工作。
- **riscv\*\*-unknown-elf** 是针对嵌入式系统的编译器，使用newlib的C库，不针对具体操作系统，利用libgloss定义的应用接口(ABI)完成底层操作。现在libgloss借用了Linux的ABI，所以使用riscv\*\*-unknown-elf编译的程序有可能也能正常运行于RISC-V Linux中。

如果某一个嵌入式平台需要实现自己的底层调用，现在的办法一般是替换底层的ABI实现，但保留由libgloss定义的接口。
如果希望进一步连ABI都彻底抛弃而直接调用硬件，现在只能通过附加的gcc参数来实现，比如`-nostdlib -lc` (不使用标准库但是用libc)。

为了提供针对最基础嵌入式平台的bare-metal环境，SiFive的Palmer Dabbelt现已着手提供一个新的gcc工具链，暂且命名为**riscv\*\*-unknown-none**。

相关讨论：

- Liviu Ionescu的问题 [https://goo.gl/VMBSPe](https://groups.google.com/a/groups.riscv.org/forum/#!msg/sw-dev/m_VQUQV_qw0/PA-TCzwDAQAJ)
- Palmer Dabbelt的回答 [https://goo.gl/bc8zSu](https://groups.google.com/a/groups.riscv.org/forum/#!msg/sw-dev/8szTggvdi48/q8kOlY1AAgAJ)
- 新工具链 [https://goo.gl/nD9HJD](https://groups.google.com/a/groups.riscv.org/forum/#!msg/sw-dev/8szTggvdi48/q8kOlY1AAgAJ)

### 不稳定的 riscv-tools 主线

最近 https://github.com/riscv/riscv-tools 主线出现了不稳定的状况，自动编译检查(travis-ci)出现不确定性的失败。
这导致了劳伦斯国家实验室(Lawrence Berkeley National Lab)的Farzad Fatollahi-Fard在邮件列表上发出呼吁希望稳定主线并将主线的维护工作以更透明的方式转交给社区。
不过短时间内，看来主线的维护工作基本还是由原加州伯克利的SiFive成员完成。
对于希望稳定版本的用户，riscv-tools提供了release打包版本，不过最新的只有priv. spec 1.9。

- release打包版本 [https://github.com/riscv/riscv-tools/releases](https://github.com/riscv/riscv-tools/releases)
- 邮件列表的讨论 [https://goo.gl/njL7Qj](https://groups.google.com/a/groups.riscv.org/forum/#!msg/sw-dev/5mfWSPNEEL8/tXHIV4tHAQAJ)

小编：其实riscv-tools就很稳定了，看看rocket-chip的主线。下面的对话也挺逗的：

> **Farzad Fatollahi-Fard**: The RISC-V Tools (specifically found here: https://github.com/riscv/riscv-tools) must ALWAYS work.
I realize that the tools are under constant development, as are many other open source tools. However, in almost all cases, the master branch always works. The RISC-V Tools are not exclusively used by SiFive and UCB BAR; there are other members of the community who greatly depend on these tools. When these tools don’t build, it not only greatly impacts users’ productivity, but can diminish the hard work that has been put into what is, overall, a quality piece of software while reflecting poorly on our community as whole.
Attached is a screenshot of the GitHub page with the Travis CI failing tag that is being advertised at the writing of this, and has been like so for a number of days now (3 days according to Travis CI).
> 
> **Palmer Dabbelt**: We're trying our best here, but you have to be realistic about this: you're
expecting the tip of master to be 100% stable all the time which to the best of
by knowledge isn't something that anyone expects out of any project as that's a
pretty high bar.  In general it's expected that versioned releases are stable,
and we try our best to make sure they are, but I think that's about as good as
it's going to get.

(既然如此，为何不在一个扩展分支上开发而将主线变为发布分支呢。)

### CSR操作和边界(Barrier)

在C代码中如何读写CSR？这个问题其实很简单，使用预提供的嵌入式汇编代码。
但是，这就够了吗？不一定哦。让我们来看看下面的代码：

```cpp
  __asm__ volatile ("csrci mstatus, 0x8");  // Disable interrupt (mie = 0)
  mtime_value = *MTIME_PTR;
  __asm__ volatile ("csrsi mstatus, 0x8");  // Enable interrupt (mie = 1)
```

看起来没啥问题。不过Benjamin Herrenschmidt提问，GCC或者处理器可能调换指令顺序把`MTIME_PTR`的读取挪到CSR读写外吗？呃，还真的可以！

为了解决这个问题，Palmer Dabbelt把预提供的嵌入式汇编改成了：

```cpp
#define csr_set(csr, val)					\
({								\
	unsigned long __v = (unsigned long)(val);		\
	__asm__ __volatile__ ("csrs " #csr ", %0"		\
			      : : "rK" (__v)			\
			      : "memory");			\
})
```

在汇编中添加了"memory"这个`clobber`。`clobber`是嵌入式汇编的可选参数，用于标注那些非输入或输出但是被嵌入的汇编修改的寄存器，这样编译器就可以避免使用这些寄存器。"memory"是一个特殊选项，用于说明嵌入的汇编中有内存操作，所以编译器不能将代码随意调换顺序，相当于针对编译器的memory barrier。但是，这里只是避免了编译器调换指令顺序，乱发处理器仍然可能在运行时调换指令顺序，这个就得依赖于处理器内部的依赖检查逻辑了。对于上面的例子，依赖关系是内存读写依赖于CSR读写。这看来还真的不是个简单问题哦。

相关讨论 [https://goo.gl/LJTfBe](https://groups.google.com/a/groups.riscv.org/forum/#!msg/sw-dev/TLKm-64CB-c/ieEhVUeTAwAJ)

### 关于多核缓存一致性具体实现的讨论

[sxu55](https://github.com/sxu55)最近向lowRISC提出一个问题，认为lowRISC所使用的L2实现存在死锁。
在多核系统中，假设一个L2为了回写缓存块A而询问所有L1，同时一个核正在回写缓存块B，并且A和B属于同一个set，有可能由于互相等待造成死锁。
这里的关键问题就是在缓存一致控制器的具体实现时，所有的缓存操作都不再是书本上原子操作，而被拆分成多个子步骤的操作序列。
如果两个操作序列发生交织，则可能造成死锁或数据丢失。最后讨论的结果是这个死锁的条件是不成立的，lowRISC的L2考虑到了这个具体的死锁状况。
不过相关的讨论还是很有意义的，特别是关于基于TileLink的一致性L2的实现。

具体信息请查阅lowRISC issue \#67 [https://git.io/v5YAb](https://github.com/lowRISC/lowrisc-chip/issues/67)

## 代码更新

### Chisel/FIRRTL 即将支持完整的无连接端口清理和跨边界常数优化

为了代码的可读性，我们一般会在硬件设计中保留可选端口和常熟定义，将相关的优化扔给综合软件完成。
Chisel/FIRRTL将更高抽象级别的Chisel转化为Verilog的同时，也可以做相关优化。
Chisel/FIRRTL已经默认去除无连接的端口。最新的FIRRTL也已经开始支持关于常数的跨模块边界优化。

具体信息请查阅:

- FIRRTL PR \#633 [https://git.io/v5nIt](https://github.com/freechipsproject/firrtl/pull/633)
- Rocket-chip PR \#968 [https://git.io/v5nIc](https://github.com/freechipsproject/rocket-chip/pull/968)
- FIRRTL issue \#644 [https://git.io/v5nIR](https://github.com/freechipsproject/firrtl/issues/644)

## 市场相关

### Codasip发佈新的 RISC-V 处理器IP Bk-1

> The Bk-1 processor was designed to provide impressive 32-bit performance, small code size, and minimal power, area, and cost. In its basic configuration, the Bk-1 starts at 9k gates while delivering a maximum clock frequency of up to 350 MHz in a 55nm process. The Bk-1 has an optional power management unit, JTAG debug controller, and bridges to the AMBA buses so it can be easily integrated into existing Arm designs.

连接：[http://t.cn/RNbiFNI](https://www.codasip.com/2017/08/21/codasip-announces-latest-risc-v-processor/)

相关报道

- 32-bit RISC-V processor Paves Way To Low-power IoT Designs [http://t.cn/RNb6q1S](http://electronicsofthings.com/news/httpwww-ioti-comsmart-buildingsbarclays-puts-sensors-see-which-bankers-are-their-desks/)

### LoFive: Hackaday.io上的新项目

Michael Welling在Hackaday.io上开始了一个新的项目，名为LoFive。是一块搭载SiFive FE310 MCU的迷你小板，有兴趣的可以去关注下。

Link: [https://hackaday.io/project/26909](https://hackaday.io/project/26909)

## 暴走事件

### 九月

+ ORConf 2017会议将于9月8-10日于英国Hebden Bridge举行。会议网站：[https://orconf.org/](https://orconf.org/)
+ The 7th RISC-V workshop投稿截止日期：2017年9月17日。投稿网站：[https://www.softconf.com/h/riscv7thwkshp/](https://www.softconf.com/h/riscv7thwkshp/)

### 十月

+ [OSDT开源开发工具大会2017](http://www.hellogcc.org/?p=34315)（也就是原HelloGCC会议）将在10月下旬在北京举办，时间暂定10月21日，话题和赞助征集已经开始。话题内容包括“面向RISCV等新硬件的基础软件支持”，各位不要错过。
+ [开源经济学研究-2017年年会邀请函](http://www.open-source-economics.org/open_source_economics_2017.html)
+ RISC-V at the [Linley Processor Conference](http://www.linleygroup.com/events/event.php?num=43), 4-5 October 2017 at Santa Clara, California.
+ [First Workshop on Computer Architecture Research with RISC-V (CARRV 2017)](https://carrv.github.io/#first-workshop-on-computer-architecture-research-with-risc-v-carrv-2017), 14 October at Boston, Massachusetts, co-located with MICRO 2017.

### 十一月

+ [The 7th RISC-V workshop](https://www.softconf.com/h/riscv7thwkshp/) 2017年11月28-30日，第7届RISC-V研讨会将在美国加州Milpitas由西部数据承办。
+ [BSDTW17](https://bsdtw.org/) 2017年11月11-12日，BSDTW17会有两场关于RISC-V的演讲，地点在台北。

## 招聘简讯

_CNRV提供为行业公司提供公益性质的一句话的招聘信息发布，若有任何体系结构、IC设计、软件开发的招聘信息，欢迎联系我们！_

----

整理编集: 宋威，郭雄飞，黄柏玮

----

**欢迎关注微信公众号CNRV，接收最新最时尚的RISC-V讯息！**

![CNRV微信公众号](/assets/images/cnrv_qr.png)

----

<a rel="license" href="http://creativecommons.org/licenses/by-nc-sa/3.0/cn/"><img alt="知识共享许可协议" style="border-width:0" src="https://i.creativecommons.org/l/by-nc-sa/3.0/cn/80x15.png" /></a><br />本作品采用<a rel="license" href="http://creativecommons.org/licenses/by-nc-sa/3.0/cn/">知识共享署名-非商业性使用-相同方式共享 3.0 中国大陆许可协议</a>进行许可。
