<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:24:35.2435</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2022.07.08</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2024-7004777</applicationNumber><claimCount>10</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>반도체 장치</inventionTitle><inventionTitleEng>SEMICONDUCTOR DEVICE</inventionTitleEng><openDate>2024.03.15</openDate><openNumber>10-2024-0035540</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국제출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate>2025.07.07</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate>2024.02.08</translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10K 59/121</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10K 59/131</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10K 59/124</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2016.01.01)</ipcDate><ipcNumber>G09G 3/3233</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 30/67</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H01L 21/3205</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 21/768</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/522</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 84/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 84/40</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 84/83</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G09F 9/33</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 제조 수율이 높은 반도체 장치를 제공한다. 복수의 부화소를 갖는 반도체 장치로 한다. 부화소는 제 1 트랜지스터, 제 2 트랜지스터, 제 1 용량 소자 내지 제 3 용량 소자, 제 1 절연층, 및 배선을 갖는다. 제 1 용량 소자 내지 제 3 용량 소자는 각각 제 1 도전층과, 제 2 도전층과, 제 1 도전층과 제 2 도전층 사이에 끼워지는 제 2 절연층을 갖는다. 제 1 절연층은 제 1 트랜지스터 및 제 2 트랜지스터 위에 제공된다. 제 1 용량 소자 내지 제 3 용량 소자의 제 1 도전층 및 배선은 각각 제 1 절연층 위에 제공된다. 상면에서 보았을 때, 부화소의 면적에 대한 제 1 용량 소자 내지 제 3 용량 소자의 제 1 도전층 및 배선의 합계 면적의 비율은 15% 이상이다. 제 2 용량 소자의 제 1 도전층의 면적 및 제 3 용량 소자의 제 1 도전층의 면적은 각각 제 1 용량 소자의 제 1 도전층의 면적의 2배 이상이다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate>2023.01.26</internationOpenDate><internationOpenNumber>WO2023002291</internationOpenNumber><internationalApplicationDate>2022.07.08</internationalApplicationDate><internationalApplicationNumber>PCT/IB2022/056313</internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 반도체 장치로서,표시부를 갖고,상기 표시부는 복수의 부화소를 갖고,상기 복수의 부화소는 각각 제 1 트랜지스터와, 제 2 트랜지스터와, 제 1 용량 소자와, 제 2 용량 소자와, 제 3 용량 소자와, 제 1 절연층과, 배선을 갖고,상기 제 1 트랜지스터는 상기 제 2 트랜지스터, 상기 제 1 용량 소자, 상기 제 2 용량 소자, 및 상기 제 3 용량 소자에 전기적으로 접속되고,상기 제 1 용량 소자 내지 상기 제 3 용량 소자는 각각 제 1 도전층과, 제 2 도전층과, 상기 제 1 도전층과 상기 제 2 도전층 사이에 끼워지는 제 2 절연층을 갖고,상기 제 1 절연층은 상기 제 1 트랜지스터 및 상기 제 2 트랜지스터 위에 제공되고,상기 제 1 용량 소자 내지 상기 제 3 용량 소자의 제 1 도전층 및 상기 배선은 각각 상기 제 1 절연층 위에 제공되고,상면에서 보았을 때, 상기 부화소의 면적에 대한 상기 제 1 용량 소자 내지 상기 제 3 용량 소자의 제 1 도전층 및 상기 배선의 합계 면적의 비율은 15% 이상이고,상기 제 2 용량 소자의 제 1 도전층의 면적은 상기 제 1 용량 소자의 제 1 도전층의 면적의 2배 이상이고,상기 제 3 용량 소자의 제 1 도전층의 면적은 상기 제 1 용량 소자의 제 1 도전층의 면적의 2배 이상인, 반도체 장치.</claim></claimInfo><claimInfo><claim>2. 반도체 장치로서,표시부를 갖고,상기 표시부는 복수의 부화소와, 기판을 갖고,상기 복수의 부화소는 각각 제 1 트랜지스터와, 제 2 트랜지스터와, 제 3 트랜지스터와, 제 1 용량 소자와, 제 2 용량 소자와, 제 3 용량 소자와, 제 1 절연층과, 배선을 갖고,상기 제 1 트랜지스터 내지 상기 제 3 트랜지스터는 각각 상기 기판 위에 제공되고,상기 제 1 트랜지스터는 상기 제 2 트랜지스터, 상기 제 1 용량 소자, 상기 제 2 용량 소자, 및 상기 제 3 용량 소자에 전기적으로 접속되고,상기 제 3 트랜지스터는 전기적으로 부유 상태이고,상기 제 1 용량 소자 내지 상기 제 3 용량 소자는 각각 제 1 도전층과, 제 2 도전층과, 상기 제 1 도전층과 상기 제 2 도전층 사이에 끼워지는 제 2 절연층을 갖고,상기 제 1 절연층은 상기 제 1 트랜지스터 및 상기 제 2 트랜지스터 위에 제공되고,상기 제 1 용량 소자 내지 상기 제 3 용량 소자의 제 1 도전층 및 상기 배선은 각각 상기 제 1 절연층 위에 제공되고,상면에서 보았을 때, 상기 부화소의 면적에 대한 상기 제 1 용량 소자 내지 상기 제 3 용량 소자의 제 1 도전층 및 상기 배선의 합계 면적의 비율은 15% 이상이고,상기 제 2 용량 소자의 제 1 도전층의 면적은 상기 제 1 용량 소자의 제 1 도전층의 면적의 2배 이상이고,상기 제 3 용량 소자의 제 1 도전층의 면적은 상기 제 1 용량 소자의 제 1 도전층의 면적의 2배 이상이고,상기 제 1 트랜지스터 내지 상기 제 3 트랜지스터는 각각 반도체층을 갖고, 상면에서 보았을 때, 상기 부화소의 면적에 대한 상기 제 1 트랜지스터 내지 상기 제 3 트랜지스터의 반도체층의 합계 면적의 비율은 15% 이상인, 반도체 장치.</claim></claimInfo><claimInfo><claim>3. 반도체 장치로서,표시부를 갖고,상기 표시부는 복수의 부화소와, 기판을 갖고,상기 복수의 부화소는 각각 제 1 트랜지스터와, 제 2 트랜지스터와, 제 3 트랜지스터와, 제 1 용량 소자와, 제 2 용량 소자와, 제 3 용량 소자와, 제 1 절연층과, 배선을 갖고,상기 제 1 트랜지스터 내지 상기 제 3 트랜지스터는 각각 상기 기판 위에 제공되고,상기 제 1 트랜지스터는 상기 제 2 트랜지스터, 상기 제 1 용량 소자, 상기 제 2 용량 소자, 및 상기 제 3 용량 소자에 전기적으로 접속되고,상기 제 3 트랜지스터는 전기적으로 부유 상태이고,상기 제 1 용량 소자 내지 상기 제 3 용량 소자는 각각 제 1 도전층과, 제 2 도전층과, 상기 제 1 도전층과 상기 제 2 도전층 사이에 끼워지는 제 2 절연층을 갖고,상기 제 1 절연층은 상기 제 1 트랜지스터 및 상기 제 2 트랜지스터 위에 제공되고,상기 제 1 용량 소자 내지 상기 제 3 용량 소자의 제 1 도전층 및 상기 배선은 각각 상기 제 1 절연층 위에 제공되고,상면에서 보았을 때, 상기 부화소의 면적에 대한 상기 제 1 용량 소자 내지 상기 제 3 용량 소자의 제 1 도전층 및 상기 배선의 합계 면적의 비율은 15% 이상이고,상기 제 2 용량 소자의 제 1 도전층의 면적은 상기 제 1 용량 소자의 제 1 도전층의 면적의 2배 이상이고,상기 제 3 용량 소자의 제 1 도전층의 면적은 상기 제 1 용량 소자의 제 1 도전층의 면적의 2배 이상이고,상기 제 1 트랜지스터 내지 상기 제 3 트랜지스터는 각각 반도체층을 갖고,상기 제 3 트랜지스터의 반도체층은 상기 제 1 트랜지스터의 반도체층과 공유하는 영역을 갖고,상면에서 보았을 때, 상기 부화소의 면적에 대한 상기 제 1 트랜지스터 내지 상기 제 3 트랜지스터의 반도체층의 합계 면적의 비율은 15% 이상인, 반도체 장치.</claim></claimInfo><claimInfo><claim>4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,상기 제 1 트랜지스터의 소스 및 드레인 중 한쪽은 상기 제 1 용량 소자의 한쪽 단자에 전기적으로 접속되고,상기 제 1 트랜지스터의 게이트는 상기 제 1 용량 소자의 다른 쪽 단자에 전기적으로 접속되고,상기 제 1 트랜지스터의 소스 및 드레인 중 다른 쪽은 상기 제 2 트랜지스터의 소스 및 드레인 중 한쪽, 상기 제 2 용량 소자의 한쪽 단자, 및 상기 제 3 용량 소자의 한쪽 단자에 전기적으로 접속되고,상기 제 2 트랜지스터의 게이트는 상기 제 2 용량 소자의 다른 쪽 단자에 전기적으로 접속되고,상기 제 2 트랜지스터의 백 게이트는 상기 제 3 용량 소자의 다른 쪽 단자에 전기적으로 접속되는, 반도체 장치.</claim></claimInfo><claimInfo><claim>5. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,상기 제 2 트랜지스터는 멀티채널 트랜지스터인, 반도체 장치.</claim></claimInfo><claimInfo><claim>6. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,발광 디바이스를 갖고,상기 발광 디바이스의 한쪽 단자는 상기 제 1 트랜지스터의 소스 및 드레인 중 한쪽에 전기적으로 접속되는, 반도체 장치.</claim></claimInfo><claimInfo><claim>7. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,상기 제 1 트랜지스터의 반도체층 및 상기 제 2 트랜지스터의 반도체층 중 하나 또는 복수는 금속 산화물을 포함하는, 반도체 장치.</claim></claimInfo><claimInfo><claim>8. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,상기 제 1 트랜지스터의 반도체층 및 상기 제 2 트랜지스터의 반도체층 중 하나 또는 복수는 금속 산화물을 포함하고,상기 금속 산화물은 인듐 및 아연 중 하나 또는 복수를 포함하는, 반도체 장치.</claim></claimInfo><claimInfo><claim>9. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,상기 제 2 트랜지스터는상기 제 2 트랜지스터의 반도체층 위에 서로 이격되어 배치된 제 1 도전체 및 제 2 도전체와,상기 제 1 도전체 및 상기 제 2 도전체 위에 배치되고 상기 제 1 도전체와 상기 제 2 도전체 사이에 개구가 형성된 제 1 절연체와,상기 제 1 절연체의 개구 내에 배치된 제 3 도전체와,상기 반도체층, 상기 제 1 도전체, 상기 제 2 도전체, 및 상기 제 1 절연체와 상기 제 3 도전체 사이에 배치된 제 2 절연체를 갖는, 반도체 장치.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>일본국 가나가와켄 아쓰기시 하세 ***</address><code>519980839048</code><country>일본</country><engName>SEMICONDUCTOR ENERGY LABORATORY CO., LTD.</engName><name>가부시키가이샤 한도오따이 에네루기 켄큐쇼</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>일본 ***-**** 가나가와켄 아쓰기시...</address><code> </code><country> </country><engName>KOBAYASHI, Hidetomo</engName><name>고바야시 히데토모</name></inventorInfo><inventorInfo><address>일본 ***-**** 가나...</address><code> </code><country> </country><engName>OKAMOTO, Yuki</engName><name>오카모토 유키</name></inventorInfo><inventorInfo><address>일본 ***-**** 가나가와켄 아쓰기시...</address><code> </code><country> </country><engName>SAITO, Toshihiko</engName><name>사이토 토시히코</name></inventorInfo><inventorInfo><address>일본 ***-**** 가나가와켄 아쓰기시...</address><code> </code><country> </country><engName>ONUKI, Tatsuya</engName><name>오누키 타츠야</name></inventorInfo><inventorInfo><address>일본 ***-**** 가나가와켄 아쓰기시...</address><code> </code><country> </country><engName>MIYAIRI, Hidekazu</engName><name>미야이리 히데카즈</name></inventorInfo><inventorInfo><address>일본 ***-**** 가나가와켄 아쓰기시...</address><code> </code><country> </country><engName>TAGASHIRA, Ryo</engName><name>타가시라 료</name></inventorInfo><inventorInfo><address>일본 ***-**** 가나가와켄 아쓰기시...</address><code> </code><country> </country><engName>YAMAWAKI, Kazuko</engName><name>야마와키 카즈코</name></inventorInfo><inventorInfo><address>일본 ***-**** 가나가와켄 아쓰기시...</address><code> </code><country> </country><engName>ENDO, Masami</engName><name>엔도 마사미</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 종로구 세종대로 ***, **층 (세종로, 광화문빌딩)(법무법인센트럴)</address><code>919990006014</code><country>대한민국</country><engName>HOON CHANG</engName><name>장훈</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>일본</priorityApplicationCountry><priorityApplicationDate>2021.07.20</priorityApplicationDate><priorityApplicationNumber>JP-P-2021-119967</priorityApplicationNumber></priorityInfo><priorityInfo><priorityApplicationCountry>일본</priorityApplicationCountry><priorityApplicationDate>2021.11.30</priorityApplicationDate><priorityApplicationNumber>JP-P-2021-193967</priorityApplicationNumber></priorityInfo><priorityInfo><priorityApplicationCountry>일본</priorityApplicationCountry><priorityApplicationDate>2022.04.26</priorityApplicationDate><priorityApplicationNumber>JP-P-2022-072400</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Document according to the Article 203 of Patent Act</documentEngName><documentName>[특허출원]특허법 제203조에 따른 서면</documentName><receiptDate>2024.02.08</receiptDate><receiptNumber>1-1-2024-0157913-28</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notice of Acceptance</documentEngName><documentName>수리안내서</documentName><receiptDate>2024.02.21</receiptDate><receiptNumber>1-5-2024-0032754-16</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>보정승인간주 (Regarded as an acceptance of amendment) </commonCodeName><documentEngName>[Amendment to Description, etc.] Amendment</documentEngName><documentName>[명세서등 보정]보정서</documentName><receiptDate>2025.07.07</receiptDate><receiptNumber>1-1-2025-0763124-59</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[심사청구]심사청구서·우선심사신청서</documentName><receiptDate>2025.07.07</receiptDate><receiptNumber>1-1-2025-0763151-82</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020247004777.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c9353750368cfa243cd81a6c44f666ce3a82b7be4b90d6544e18c0d25aedce649658672558c0ee2c3cec9e0c073a08dab35cf3f24289c3c2822</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cfe6c0a37e5419bd01767439ab149d99551eae5088dd9577d20bbfa1501585fe712444fbff8dfd5ff71cd7e400829f07e6ff6543ef028a1ae5</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>