---
title: "深入页表的实现原理" 
date: 2024-07-07T16:22:36+08:00
draft: false
tags:
  - OS
ShowToc: true
TocOpen: false 
---

> 本篇文章以 XV6 为基础，记录在学习操作系统过程中对页表及其实现机制的理解。操作系统需要在应用程序与应用程序之间、应用程序和内核程序之间提供强隔离性。而页表就提供了一种这样的强隔离性。

# 基础概念介绍

页（page）：**内存管理是以页为单位的**，4096（4K，这个大小几乎适用于所有的处理器）字节为一页。所以物理内存是以 4096 为粒度使用的。一个页在物理内存当中是连续的，不同页在物理内存当中可以是离散的。



# 地址转换过程

对于任何一条带地址的指令，其中的地址应该认为是虚拟内存地址，而不是物理地址。虚拟内存地址仅对其隶属的进程可见，一个进程看不见其它进程的虚拟地址，这就在应用程序之间提供了强隔离性。一条带虚拟地址的指令结果如下图：

![带地址指令结构](https://s2.loli.net/2024/07/07/GsAHBwWzQmqJhc9.png)

CPU 在执行一条执行时，首先会将虚拟内存地址发送给内存管理单元（MMU，Memory Management Unit），内存管理单元会将虚拟地址翻译成物理地址。之后这个物理地址会被用来索引物理内存，并从物理内存加载，或者向物理内存存储数据。从 CPU 的角度来说，一旦 MMU 打开了，它执行的每条指令中的地址都是虚拟内存地址。

这些虚拟地址到物理地址的映射关系是保存在一张表单中的，暂且将这张表称为地址转换表，这张表也是存放于内存中的。RISC-V 中有一个叫做 **SATP的寄存器**，这个寄存器就保存了地址转化表在物理内存当中的地址。CPU 会将 SATP 寄存器中的值发送给 MMU，MMU 就根据这个物理地址找到地址转换表，从而将指令中的虚拟地址转换成物理地址。值得注意的是，MMU 在这里做的仅仅只是读取这个表单，然后完成地址转换工作，它并不会保存这个表单（SATP 寄存器由内核管理，写 SATP 寄存器是一条特殊权限指令，这很好理解吧）。

SATP 寄存器中保存的地址是物理地址还是虚拟地址呢？答案是物理地址，因为 MMU 需要根据这个地址找到地址转换表，如果 SATP 中存放的是虚拟地址，那么还需要另外一种硬件负责将实际的地址转化表的存储位置找到，这就导致一直递归下去了。因此，**SATP寄存器** 当中存放的一定是物理地址。



# 页表

到目前位置，这个地址转换表还不能称之为页表，因为它的每一个表项仅仅只是记录了一个虚拟地址到一个物理地址的映射关系。由于这个地址转化表存在于内存当中，如果按照这种记录方式，那么光是存储这个表，就会占满我们的内存，这显然是不可取的。因此，实际情况并不会为每个地址创建一个表项，而是为每一个 **page**创建一条表项。采用这种方式后，地址翻译方式就产生了略微变化。在 RISC-V 中，寄存器有 64 位，对于一条 64 位带地址指令来说，前 25 位是操作码，后面 39 位是地址码。地址码又分为前 27位index，后 12 位 offset（页内偏移）。

![带地址指令结构](https://s2.loli.net/2024/07/07/GsAHBwWzQmqJhc9.png)

地址翻译流程大概为，首先 MMU 根据 SATP 寄存器中的地址找到地址转换表，然后根据 index 找到对应的表项，根据表项中记录的地址（此时为物理地址）在内存中找到对应的物理页，再根据 offset 找到对应页中的具体的某一字节。这里只需要大概理解地址翻译流程，而不必深究其细节，因为实际情况和这个还是存在一些不同。现在，可以将这个地址转换表称之为页表了。但是，如果采用这种方法建立页表，光是在内存中存储页表还是会导致内存占满。因此，在RISC-V中，实际情况是采用的 3 级页表。index 的前面 9 位为 L2 级页表的索引号，中间 9 位为 L1 级页表的索引号，最后 9 位为 L0 级页表的索引号。

在 RISC-V 中，物理地址是 54 位的（64 位最高位的 10 位保留剩下，剩下 54 位），其中 44bit 是物理page 号（PPN，Physical Page Number），剩下 12bit 是 offset。下面这段话引用自 Frans 教授和他学生的对话。

>Student：因为这是一个 64bit 的机器，为什么硬件设计人员本可以用 64bit 但是却用了 56bit？
>
>Frans教授：选择 56bit 而不是 64bit 是因为在主板上只需要 56 根线。

一个页表的大小和页的大小是一样的，为4KB，一个页表项为64位（因为RISC-V中寄存器是64位），即8B。因此，一个页表有 4096/8=512 个表项，每一个表项称之为PTE（Page Table Entry），这也解释了为什么每级页表的索引号都只需要9个bit位。下面来描述一下实际情况中，逻辑地址是如何映射到物理地址的。

首先 MMU 根据 SATP 寄存器中的值，找到最高一级的页表，这里这个页表只有 512 个表项（PET），根据index 的高 9 位找到对应的表项，取出其中的 64 位。这里有一点值得注意，PET 的索引号并没有在表中写出来，而是隐含着的，例如第一项的索引号为 0，第二项的索引号为 1。这时候取出的64为就是L1级页表所在的物理地址，然后根据 index 中间 9 位找到 L1 级页表对应的 PET，找到 L0 级页表，即最后一级页表。根据 index 最后 9 位找到 L0 级页表当中的 PET，这时找到的物理地址就指明了物理内存当中的某一页，直接加上 offset 即可对应的具体的字节。到此，整个逻辑地址到物理地址的翻译就完成了。

![三级页表翻译流程](https://s2.loli.net/2024/07/07/isSObHNJe9V87L4.png)

从某种程度上来说，3 级索引和 1 级索引是很相似的。3级索引的主要优点是，如果地址空间中大部分地址都没有使用，不必为每一个 index 准备一个条目。举个例子，如果地址空间只使用了一个 page，4096 Bytes。除此之外，没有使用任何其他的地址。那么一共需要多少个PET或者说 Page Table 来映射这个 page 呢？如果使用3级索引，在最高级需要一个页表，中间级需要一个页表，最低一级也需要一个页表，那么一共是 3×512 个条目。如果采用1级索引，需要 2 的 27 次方个条目。采用3级索引所需的空间大大减少了。这是实际上硬件采用这种层次化的 3 级 page directory 结构的主要原因。

在地址翻译流程图中可以看到，每个 PET 占 64 位，只有中间 44 位指明了一个物理内存地址，最高的 10 位是保留位，以便将来扩展使用，最低 10 是标志位。

1. 第一个标志位是 Valid。如果 Valid bit 位为 1，那么表明这是一条合法的 PTE，你可以用它来做地址翻译。
2. 下两个标志位分别是 Readable 和 Writable。表明你是否可以读/写这个 page。
3. Executable 表明你可以从这个 page 执行指令。
4. User 表明这个 page 可以被运行在用户空间的进程访问。
5. 其他标志位并不是那么重要，他们偶尔会出现，前面 5 个是重要的标志位。



# 页表缓存

页表缓存，即 Translation Lookaside Buffer。当 MMU 在做地址转换工作的时候，由于采用的是 3 级页表，所以需要 3 次读取内存，这里所花费的代价是有点大的。所以实际中，几乎所有的处理器都会对于最近使用过的虚拟地址的翻译结果有缓存。这个缓存被称为：Translation Lookside Buffer（常翻译为页表缓存），缩写为 TLB。基本上来说，这就是 Page Table Entry 的缓存，也就是 PTE 的缓存。这样下一次当你访问同一个虚拟地址时，处理器可以查看 TLB，TLB 会直接返回物理地址，而不需要通过 page table 得到结果。

TLB 的实现是处理器的逻辑，对操作系统来说是不可见的。就目前来说，需要知道 TLB 存在的唯一原因是，如果切换了 page table，操作系统需要告诉处理器当前正在切换 page table，处理器就会清空 TLB。

另外，操作系统对于 Page Table 提供的映射关系具有完全的控制权，也就是说，我们可以通过操作系统操纵 Page Table 来完成各种各样有意思的事情。Page Table 是一个无比强大的机制，它为操作系统提供了非常大的灵活性。这就是为什么 page table 如此流行的一个原因。



# Kernel Page

下图展示了内核中地址的对应关系，左边为内核的虚拟地址空间，右边为物理地址空间。

![内核中地址对应关系](https://s2.loli.net/2024/07/07/YyImCXElp8DVMgu.png)

图中右边部分的结构完全由硬件设计者决定。右边部分从 0x80000000 开始，为 DDAM 开始的位置，这也就对应了操作系统启动时，boot loader 会将内核程序放到 0x80000000 处开始运行。0x80000000 这个位置以前的是 IO 设备，例如：

1. PLIC 是中断控制器（Platform-Level Interrupt Controller）。
2. CLINT（Core Local Interruptor）也是中断的一部分。所以多个设备都能产生中断，需要中断控制器来将这些中断路由到合适的处理函数。
3. UART0（Universal Asynchronous Receiver/Transmitter）负责与Console和显示器交互。
4. VIRTIO disk，与磁盘进行交互。

因此可以这么说，高于 0x80000000 的物理地址对应 DRAM 芯片，低于 0x80000000 的物理地址，不存在于 DRAM 中，对应 IO 设备。

接下来看看这张图的左边部分，这就是 XV6 内核的虚拟内存地址空间。当机器刚刚启动时，还没有可用的page，XV6 操作系统会设置好内核使用的虚拟地址空间，也就是这张图左边的地址分布。在 XV6 内核中，虚拟地址到物理地址的映射大部分是相等的关系。在这里关于内核，Frans 教授提到了两件重要的事情，我就直接引用 Frans 教授的原话了。

> 第一件事情是，有一些page在虚拟内存中的地址很靠后，比如kernel stack在虚拟内存中的地址就很靠后。这是因为在它之下有一个未被映射的Guard page，这个Guard page对应的PTE的Valid 标志位没有设置，这样，如果kernel stack耗尽了，它会溢出到Guard page，但是因为Guard page的PTE中Valid标志位未设置，会导致立即触发page fault，这样的结果好过内存越界之后造成的数据混乱。立即触发一个panic（也就是page fault），你就知道kernel stack出错了。同时我们也又不想浪费物理内存给Guard page，所以Guard page不会映射到任何物理内存，它只是占据了虚拟地址空间的一段靠后的地址。
>
> 同时，kernel stack被映射了两次，在靠后的虚拟地址映射了一次，在PHYSTOP下的Kernel data中又映射了一次，但是实际使用的时候用的是上面的部分，因为有Guard page会更加安全。这是众多你可以通过page table实现的有意思的事情之一。你可以向同一个物理地址映射两个虚拟地址，你可以不将一个虚拟地址映射到物理地址。可以是一对一的映射，一对多映射，多对一映射。XV6至少在1-2个地方用到类似的技巧。这的kernel stack和Guard page就是XV6基于page table使用的有趣技巧的一个例子。
>
> 第二件事情是权限。例如Kernel text page被标位R-X，意味着你可以读它，也可以在这个地址段执行指令，但是你不能向Kernel text写数据。通过设置权限我们可以尽早的发现Bug从而避免Bug。对于Kernel data需要能被写入，所以它的标志位是RW-，但是你不能在这个地址段运行指令，所以它的X标志位未被设置。（注，所以，kernel text用来存代码，代码可以读，可以运行，但是不能篡改，kernel data用来存数据，数据可以读写，但是不能通过数据伪装代码在kernel中运行）



# kvminit()

上面一节提到，当机器刚刚启动时XV6会设置内核使用的虚拟地址控制，这部分代码在 `kernel/vm.c` 中。在这个文件中，有一个 `kvmmake` 函数，这个函数会设置好kernel的地址空间。kvminit的代码如下：

```c
// Make a direct-map page table for the kernel.
pagetable_t
kvmmake(void)
{
  pagetable_t kpgtbl;

  kpgtbl = (pagetable_t) kalloc();
  memset(kpgtbl, 0, PGSIZE);

  // uart registers
  kvmmap(kpgtbl, UART0, UART0, PGSIZE, PTE_R | PTE_W);

  // virtio mmio disk interface
  kvmmap(kpgtbl, VIRTIO0, VIRTIO0, PGSIZE, PTE_R | PTE_W);

  // PLIC
  kvmmap(kpgtbl, PLIC, PLIC, 0x400000, PTE_R | PTE_W);

  // map kernel text executable and read-only.
  kvmmap(kpgtbl, KERNBASE, KERNBASE, (uint64)etext-KERNBASE, PTE_R | PTE_X);

  // map kernel data and the physical RAM we'll make use of.
  kvmmap(kpgtbl, (uint64)etext, (uint64)etext, PHYSTOP-(uint64)etext, PTE_R | PTE_W);

  // map the trampoline for trap entry/exit to
  // the highest virtual address in the kernel.
  kvmmap(kpgtbl, TRAMPOLINE, (uint64)trampoline, PGSIZE, PTE_R | PTE_X);

  // map kernel stacks
  proc_mapstacks(kpgtbl);
  
  return kpgtbl;
}
```

可以看到，这个函数第一步是为最高一级page directory分配物理page，然后将这段内存初始化为0。之后，通过kvmmap函数，将每一个I/O设备映射到内核。`kernel/memlayout.h` 这个文件就将这些IO设备名翻译为了常量，例如 `memlayout.h` 的一行

```c
#define UART0 0x10000000L
```

就将UART0对应了地址0x10000000。所以，通过 `kvmmap` 函数就可以将物理地址映射到相同的虚拟地址（因为其第2、3个参数相同）。内核会持续的按照这种方式，调用 `kvmmap` 来设置地址空间。这个函数最后一个参数是设置 PTE 的标志位。



# kvminithart()

该函数实现如下：

```c
// Switch h/w page table register to the kernel's page table,
// and enable paging.
void
kvminithart()
{
  w_satp(MAKE_SATP(kernel_pagetable));
  sfence_vma();
}
```

这个函数实际上就是设置SATP寄存器的值为刚刚设置好的page table，在这条指令之前， 还不存在地址翻译。当这条指令执行完毕之后，就开启了地址翻译。所以这条指令的执行时刻是一个非常重要的时刻。因为整个地址翻译从这条指令之后开始生效，之后的每一个使用的内存地址都可能对应到与之不同的物理内存地址。因为在这条指令之前，我们使用的都是物理内存地址，这条指令之后page table开始生效，所有的内存地址都变成了另一个含义，也就是虚拟内存地址。

这里能正常工作的原因是值得注意的。因为前一条指令还是在物理内存中，而后一条指令已经在虚拟内存中了。为什么这里能正常工作呢？因为kernel page的映射关系中，虚拟地址到物理地址是完全相等的。
