azpr_cpu
========

Verilog入门项目：使用altera FPGA制作一个多流水线CPU单片机

开发环境：Quartus II 11.2

FPGA芯片：altera Cyclone VI

引脚约束：开发板 http://item.taobao.com/item.htm?id=35911884243

项目规模：4000 个逻辑单元， 200,000 bit RAM

目录说明：

rtl/           项目Verilog源代码目录

doc/           设计文档目录

azpr_asm/      运行在目标cpu上的汇编代码示例及编译器 

注：初始源代码来自《CPU自制入门》xilinux芯片移植

