---
layout: default
---

# 双周简报内容索引

## 按内容分类

<details>
  <summary><b>RISC-V新闻</b></summary>
  <ul>
  <li><a href="2017-11-23.html#2017年ee-times-silicon-60-startups-to-watch中包含3家risc-v相关的公司" > 2017年"EE Times Silicon 60: Startups to Watch"中包含3家 RISC-V 相关的公司 </a></li>
  <li><a href="2017-10-26.html#7th-risc-v-workshop议程发布"           > 7th RISC-V workshop 议程发布 </a></li>
  <li><a href="2017-08-17.html#apace-mynewt-for-hifive1"             > Apace Mynewt for Hifive1 </a></li>
  <li><a href="2017-12-07.html#andes-提出-p-extension-的-proposal"    > Andes 提出 P extension 的 proposal </a></li>
  <li><a href="2017-08-03.html#b-小组重启"                            > B 小组重启 </a></li>
  <li><a href="2017-08-17.html#boom发布第2版"                         > BOOM 发布第2版 </a></li>
  <li><a href="2017-08-17.html#bristol-startup-designs-security-chip" > Bristol startup designs security chip </a></li>
  <li><a href="2018-03-02.html#ceva加入risc-v基金会并且声称在其解决方案中使用risc-v处理器" > CEVA 加入 RISC-V 基金会并且声称在其解决方案中使用 RISC-V 处理器 </a></li>
  <li><a href="2018-02-01.html#codasip发布其最新的studio-7设计工具"    > Codasip 发布其最新的 Studio 7 设计工具 </a></li>
  <li><a href="2017-08-17.html#coreboot-for-hifive1-hello-risc-v-world" > coreboot for HiFive1 (Hello RISC-V world!) </a></li>
  <li><a href="2018-03-02.html#debug-spec-进入45天的-public-review"   > Debug spec 进入45天的 public review </a></li>
  <li><a href="2017-07-06.html#第七届risc-v研讨会征稿启事"             > 第七届 RISC-V 研讨会征稿启事 </a></li>
  <li><a href="2017-12-07.html#第七届risc-v-workshop专栏"             > 第七届 RISC-V Workshop 专栏 </a></li>
  <li><a href="2017-09-14.html#第一届基于risc-v的体系结构研讨会carrv-2017报告安排新鲜出炉"  > 第一届基于 RISC-V 的体系结构研讨会(CARRV 2017)报告安排新鲜出炉 </a></li>
  <li><a href="2017-08-31.html#第29届-hot-chips上的risc-v相关新闻"     > 第29届 Hot Chips 上的 RISC-V 相关新闻 </a></li>
  <li><a href="2018-01-18.html#dornerworks-获得-darpa-sbir-的合约得以发展-sel4-microkernel-的-risc-v-port" > DornerWorks 获得 DARPA SBIR 的合约，得以发展 seL4 Microkernel 的 RISC-V port </a></li>
  <li><a href="2017-10-12.html#dover-microsystems发布coreguard"      > Dover microsystems 发布 CoreGuard </a></li>
  <li><a href="2017-08-31.html#draper分离其安全处理器研究组成立dover-microsystems公司" > DRAPER分离其安全处理器研究组成立 Dover Microsystems 公司 </a></li>
  <li><a href="2017-08-03.html#eetime-hot-chips-gets-more-diverse"   > EETime: Hot Chips Gets More Diverse </a></li>
  <li><a href="2017-12-21.html#esperanto-technologies得到业界广泛的关注" > Esperanto Technologies 得到业界广泛的关注 </a></li>
  <li><a href="2018-03-02.html#express-logic的基于risc-v的工业级x-wave-iot平台" > Express Logic 的基于 RISC-V 的工业级 X-Wave IoT 平台 </a></li>
  <li><a href="2017-09-14.html#firesim在amazon-f1上部署rocket-chip仿真"  > FireSim 在 Amazon F1 上部署 Rocket-chip 仿真 </a></li>
  <li><a href="2017-08-31.html#freebsd-主线更新至-risc-v-priv-spec-110"> FreeBSD 主线更新至 RISC-V priv. spec 1.10 </a></li>
  <li><a href="2017-08-17.html#gen-z-points-to-new-memories"         > Gen-Z Points to New Memories </a></li>
  <li><a href="2018-01-18.html#google开源新的-risc-v-ip核-bottlerocket" > Google开源新的 RISC-V IP核: “BottleRocket” </a></li>
  <li><a href="2018-03-02.html#greenwaves发布gap8芯片和gapuino开发板"  > GreenWaves 发布 GAP8 芯片和 GAPUINO 开发板 </a></li>
  <li><a href="2017-08-03.html#hackaday-vexriscv-a-modular-risc-v-implementation-for-fpga"> Hackaday: VexRiscv: A Modular RISC-V Implementation for FPGA </a></li>
  <li><a href="2018-03-02.html#iar-systems加入risc-v基金会"           > IAR Systems加入 RISC-V 基金会 </a></li>
  <li><a href="2018-03-02.html#imperas发布用于快速评估linux的risc-v-rv64gc-high-performance-extendable-platform-kit" > Imperas发布用于快速评估Linux的RISC-V RV64GC High-Performance Extendable Platform Kit </a></li>
  <li><a href="2017-10-26.html#iq-analog的14nm芯片使用了risc-v-cpu"   > IQ-Analog 的 14nm 芯片使用了 RISC-V CPU </a></li>
  <li><a href="2017-12-21.html#看技术编辑bill-wong如何在fpga上玩转risc-v引发的一些思考" > 看技术编辑 Bill Wong 如何在 FPGA 上玩转 RISC-V 引发的一些思考 </a></li>
  <li><a href="2017-07-06.html#来自bespoke-silicon-group的risc-v文档" > 来自 Bespoke Silicon Group 的 RISC-V 文档 </a></li>
  <li><a href="2017-08-03.html#linux-porting-patch-第七版"            > Linux porting patch 第七版 </a></li>
  <li><a href="2017-10-26.html#microsemi-发布-mi-v-嵌入式整合方案"     > Microsemi 发布 Mi-V 嵌入式整合方案 </a></li>
  <li><a href="2017-07-06.html#microsemi发布windows版本的基于eclipse的开发平台" > MicroSemi 发布 Windows 版本的基于 Eclipse 的开发平台 </a></li>
  <li><a href="2017-08-03.html#newliblibglosslibm-patch"             > newlib/libgloss/libm patch </a></li>
  <li><a href="2018-03-02.html#openpulp---另一个多核risc-v-平台"      > OPENPULP: 另一个多核 RISC-V 平台 </a></li>
  <li><a href="2017-10-26.html#odst中关於-risc-v-和-coreboot-的演讲"  > OSDT 中关於 RISC-V 和 coreboot 的演讲 </a></li>
  <li><a href="2017-08-17.html#orconf-2017会议日程公布"               > ORConf 2017 会议日程公布 </a></li>
  <li><a href="2018-02-15.html#pulp代号mr-wolf流片成功"               > PULP 代号 Mr. Wolf 流片成功 </a></li>
  <li><a href="2017-08-17.html#pulpino添加新成员"                     > PULPino 添加新成员 </a></li>
  <li><a href="2018-02-15.html#pulpissimo"                           > PULPissimo </a></li>
  <li><a href="2018-02-15.html#pulp家族新增64-bit处理器ariane"        > PULP 家族新增 64-bit 处理器 Ariane </a></li>
  <li><a href="2017-08-17.html#riscvemu"                             > RISCVEMU </a></li>
  <li><a href="2017-07-20.html#riscy-business-频道"                   > RISCY BUSINESS 频道 </a></li>
  <li><a href="2017-10-12.html#risc-v--15th-international-soc-conference" > RISC-V @ 15th International SoC conference </a></li>
  <li><a href="2017-08-03.html#risc-v版compiler-explorer"             > RISC-V 版 Compiler Explorer </a></li>
  <li><a href="2017-08-31.html#risc-v并入newlib主线"                  > RISC-V 并入 newlib 主线</a></li>
  <li><a href="2017-09-14.html#risc-v的formal-specification工作组"    > RISC-V 的 Formal Specification 工作组 </a></li>
  <li><a href="2017-07-06.html#risc-v的官方每月新闻"                   > RISC-V 的官方每月新闻 </a></li>
  <li><a href="2017-12-07.html#risc-v-的-j-extension-group"           > RISC-V 的 J extension group </a></li>
  <li><a href="2017-11-09.html#risc-v基金会的会员过百"                 > RISC-V 基金会的会员过百 </a></li>
  <li><a href="2017-08-03.html#risc-v教育专题邮件列表成立"             > RISC-V 教育专题邮件列表成立 </a></li>
  <li><a href="2018-03-16.html#risc-v调试标准公开征求意见45天"         > RISC-V 调试标准公开征求意见45天 </a></li>
  <li><a href="2017-08-03.html#risc-v中文书"                          > RISC-V 中文书 </a></li>
  <li><a href="2017-08-17.html#rv32e工具链支持"                       > RV32E 工具链支持 </a></li>
  <li><a href="2017-07-20.html#rv8-更新"                              > rv8 更新 </a></li>
  <li><a href="2017-07-06.html#sel4-on-smp"                          > SeL4 on SMP </a></li>
  <li><a href="2018-02-15.html#sifive的hifive-unleashed开发板和freedom-u540-soc芯片" > SiFive 的 HiFive Unleashed 开发板和 Freedom U540 SoC 芯片</a></li>
  <li><a href="2017-10-12.html#sifive发布第一款多核支援linux的risc-v-ip" > SiFive 发布第一款多核支援 Linux 的 RISC-V IP </a></li>
  <li><a href="2017-08-31.html#sifive发布tilelink说明文档-v17"        > SiFive 发布 TileLink 说明文档 v1.7 </a></li>
  <li><a href="2017-08-17.html#sifive任命naveed-sherwani新ceo"        > SiFive 任命 Naveed Sherwani 新 CEO </a></li>
  <li><a href="2017-10-12.html#sifive召集工具链的版本测试贡献者"       > SiFive 召集工具链的版本测试贡献者 </a></li>
  <li><a href="2017-09-28.html#simens包含mentor-graphics-aselsan-ashling-加入基金会" > Simens(包含 Mentor Graphics), Aselsan, Ashling 加入基金会。 </a></li>
  <li><a href="2017-08-17.html#sodor更新至priv-spec-110"              > Sodor更新至Priv spec 1.10 </a></li>
  <li><a href="2017-07-20.html#syntacore的scr1处理器更新至privileged-spec-110和user-spec-22" > Syntacore 的 SCR1 处理器更新至 Privileged Spec 1.10 和 User Spec 2.2 </a></li>
  <li><a href="2018-02-01.html#ultrasoC交付业内首个risc-v-trace-ip"    > UltraSoC交付业内首个RISC-V Trace IP </a></li>
  <li><a href="2017-07-06.html#ultrasoc宣布成为业内首个支持risc-v-trace功能的厂商"> UltraSoC 宣布成为业内首个支持 RISC-V Trace 功能的厂商 </a></li>
  <li><a href="2017-10-26.html#武汉聚芯和北京九天开源了其蜂鸟e200系列处理器" > 武汉聚芯和北京九天开源了其蜂鸟 E200 系列处理器 </a></li>
  <li><a href="2017-08-17.html#以色列关于risc-v的genpro计划"           > 以色列关于 RISC-V 的 Genpro 计划 </a></li>
  <li><a href="2017-07-06.html#支持risc-v的处理器实现统计"             > 支持 RISC-V 的处理器实现统计 </a></li>
  <li><a href="2017-12-21.html#中兴微电子加入risc-v基金会"             > 中兴微电子加入 RISC-V 基金会 </a></li>
  </ul>

</details>

<details>
  <summary><b>技术讨论</b></summary>
  <ul>
  <li> RISC-V
    <ul>
      <li><a href="2017-12-21.html#彻底分离用户态u和系统态s的内存页表"     > 彻底分离用户态(U)和系统态(S)的内存页表 </a></li>
      <li><a href="2017-08-31.html#csr操作和边界barrier"                  > CSR操作和边界(Barrier) </a></li>
      <li><a href="2018-02-15.html#到底什么是一个-hart"                   > 到底什么是一个 hart? </a></li>
      <li><a href="2017-11-23.html#多核如何启动"                          > 多核如何启动 </a></li>
      <li><a href="2017-08-03.html#多中断时的响应顺序"                     > 多中断时的响应顺序 </a></li>
      <li><a href="2017-09-28.html#ecall和ebreak的返回地址"               > ecall 和 ebreak 的返回地址 </a></li>
      <li><a href="2017-07-20.html#explicit-cache-instruction-重启讨论"   > Explicit Cache instruction 重启讨论 </a></li>
      <li><a href="2017-09-28.html#发生缺页中断时的-stval-值"              > 发生缺页中断时的 stval 值 </a></li>
      <li><a href="2017-07-06.html#合并auipc和jalr来实现长跳转"            > 合并 AUIPC 和 JALR 来实现长跳转 </a></li>
      <li><a href="2018-03-02.html#进一步的缓存预取计划"                   > 进一步的缓存预取计划 </a></li>
      <li><a href="2017-11-09.html#mcycle-minsret-和-mtime-三个跟效能和时间有关的csr" > mcycle, minsret 和 mtime （三个跟效能和时间有关的CSR） </a></li>
      <li><a href="2017-09-28.html#mtval-控制寄存器的取值和意图"           > mtval 控制寄存器的取值和意图 </a></li>
      <li><a href="2018-03-02.html#rdcycle的意义"                         > RDCYCLE的意义 </a></li>
      <li><a href="2017-12-07.html#risc-v-内存模型草案"                   > RISC-V 内存模型草案 </a></li>
      <li><a href="2018-03-16.html#risc-v微控制器规范microprocessor-profile" > RISC-V 微控制器规范（microprocessor profile） </a></li>
      <li><a href="2018-01-04.html#如何支持semi-host"                     > 如何支持semi-host </a></li>
      <li><a href="2018-01-04.html#使用32比特的nop指令隐藏一条16比特指令"  > 使用32比特的NOP指令隐藏一条16比特指令？</a></li>
      <li><a href="2018-01-18.html#使用pma来控制物理内存区间内对非对齐的内存操作核原子操作的控制" > 使用PMA来控制物理内存区间内对非对齐的内存操作核原子操作的控制 </a></li>
      <li><a href="2017-07-20.html#提议向risc-v-b扩展指令集bit操作扩展添加选择mux指令" > 提议向 RISC-V B 扩展指令集（bit操作扩展）添加选择（MUX）指令 </a></li>
      <li><a href="2018-02-01.html#为risc-v添加进程间隔离表"               > 为 RISC-V 添加进程间隔离表 </a></li>
      <li><a href="2017-07-20.html#为什么要定义x5为可选链接寄存器alternative-link-register" > 为什么要定义x5为可选链接寄存器(alternative link register) </a></li>
      <li><a href="2017-12-07.html#有副作用的nop要不要被定义成非法指令"      > 有副作用的 NOP 要不要被定义成非法指令？ </a></li>
      <li><a href="2017-12-07.html#由硬件控制的页表ad标志位引发的思考"       > 由硬件控制的页表 A/D 标志位引发的思考 </a></li>
      <li><a href="2018-03-02.html#由支持运行时关闭rvc支持而引发的一系列问题" > 由支持运行时关闭 RVC 支持而引发的一系列问题 </a></li>
      <li><a href="2017-08-03.html#原子操作atomic-operation与临界区critical-section" > 原子操作(atomic operation)与临界区(critical section) </a></li>
      <li><a href="2017-10-12.html#在lrsc之间应禁止所有中断"               > 在 LR/SC 之间应禁止所有中断 </a></li>
      <li><a href="2017-09-28.html#在rv32系统中如何设定64位的时间比较寄存器timecmp" > 在 RV32 系统中，如何设定64位的时间比较寄存器 timecmp </a></li>
      <li><a href="2017-08-03.html#直接缓存操作explicit-cache-control指令提案第3版-第4版" > 直接缓存操作(explicit cache control)指令提案(第3版, 第4版) </a></li>
      <li><a href="2018-03-16.html#直接缓存操作explicit-cache-control指令提案" > 直接缓存操作(explicit cache control)指令提案(第5版) </a></li>
     </ul>
  </li>
  <li> Rocket-Chip
    <ul>
      <li><a href="2017-12-07.html#axi4deinterleaver的用途"              > AXI4Deinterleaver 的用途 </a></li>
      <li><a href="2017-11-23.html#控制rocket处理器中定点除法器的延时"      > 控制 Rocket 处理器中定点除法器的延时 </a></li>
      <li><a href="2017-11-09.html#利用fpga加速cycle-accurate-rtl级硬件仿真" > 利用 FPGA 加速 cycle-accurate RTL 级硬件仿真 </a></li>
      <li><a href="2018-02-01.html#为rocket和boom添加预取机制"             > 为 Rocket 和 BOOM 添加预取机制 </a></li>
      <li><a href="2018-02-15.html#已被支持的硬件性能监视功能"              > 已被支持的硬件性能监视功能 </a></li>
    </ul>
  </li>
  <li> 工具链
    <ul>
      <li><a href="2017-08-31.html#到底riscv-unknown-elf是不是bare-metal的交叉编译器" > 到底 riscv**-unknown-elf 是不是 bare-metal 的交叉编译器？ </a></li>
      <li><a href="2017-12-21.html#gcc能够利用特定处理器的loadstore延迟优化程序吗" > GCC 能够利用特定处理器的 load/store 延迟优化程序吗？ </a></li>
      <li><a href="2017-08-17.html#基于gp寄存器的链接时优化机制"            > 基于gp寄存器的链接时优化机制 </a></li>
      <li><a href="2017-10-26.html#破坏执行中函数调用和函数返回严格配对的主要原因" > 破坏执行中函数调用和函数返回严格配对的主要原因 </a></li>
      <li><a href="2017-11-23.html#rv32e的编译器参数"                     > RV32E 的编译器参数 </a></li>
      <li><a href="2017-10-26.html#使用编译参数在汇编代码中选择性地使用rvc压缩指令" > 使用编译参数在汇编代码中选择性地使用 RVC 压缩指令 </a></li>
      <li><a href="2017-09-14.html#现有gcc编译器支持的编译目标类型"         > 现有 GCC 编译器支持的编译目标类型 </a></li>
      <li><a href="2017-10-26.html#在反汇编中使用原始机器指令和机器寄存器"   > 在反汇编中使用原始机器指令和机器寄存器 </a></li>
    </ul>
  </li>
  <li> 其他
    <ul>
      <li><a href="2018-02-01.html#对一个in-order处理添加10的面积能达到一个ooo处理器90的性能" > 对一个 in-order 处理添加10%的面积能达到一个 OoO 处理器90%的性能？ </a></li>
      <li><a href="2017-08-31.html#关于多核缓存一致性具体实现的讨论"        > 关于多核缓存一致性具体实现的讨论 </a></li>
      <li><a href="2017-09-28.html#突破-vipt-缓存的容量限制"               > 突破 VIPT 缓存的容量限制 </a></li>
    </ul>
  </li>
  </ul>

</details>

<details>
  <summary><b>代码更新</b></summary>
  <ul>
  <li><a href="2017-10-26.html#boom-支援了更好的-wfi实现"             > BOOM 支援了更好的 WFI实现 </a></li>
  <li><a href="2017-12-07.html#chisel3-v300-正式发布"               > Chisel3 v3.0.0 正式发布 </a></li>
  <li><a href="2017-12-21.html#chisel3-完善scaladoc文档"            > Chisel3 完善 ScalaDoc 文档 </a></li>
  <li><a href="2017-08-31.html#chiselfirrtl-即将支持完整的无连接端口清理和跨边界常数优化" > Chisel/FIRRTL 即将支持完整的无连接端口清理和跨边界常数优化 </a></li>
  <li><a href="2017-08-17.html#cnrvriscv-fpu"                       > CNRV/RISCV-FPU </a></li>
  <li><a href="2018-01-18html#第二次针对-fedora-risc-v-bootstrap的结果" > 第二次针对 Fedora/RISC-V bootstrap的结果 </a></li>
  <li><a href="2018-03-02.html#fedorarisc-v-runnable-stage-4-disk-images" > Fedora/RISC-V: Runnable stage 4 disk images </a></li>
  <li><a href="2017-10-12.html#告别chisel-clonetype-重载"           > 告别 Chisel cloneType 重载 </a></li>
  <li><a href="2017-09-14.html#gcc规定函数栈默认对齐16字节"           > GCC 规定函数栈默认对齐16字节 </a></li>
  <li><a href="2017-09-14.html#gcc将主动忽略所有非标准的扩展指令"      > GCC 将主动忽略所有非标准的扩展指令 </a></li>
  <li><a href="2018-03-02.html#risc-v-gdb-patch-v2"                 > GDB patch v2 </a></li>
  <li><a href="2018-03-16.html#risc-v-的-gdb-port-进入主线"         > GDB port 进入主线 </a></li>
  <li><a href="2018-01-04.html#glibc-port-v3"                       > Glibc port v3 </a></li>
  <li><a href="2018-01-18.html#glibc-的-risc-v-port-v4"             > Glibc port v4 </a></li>
  <li><a href="2018-02-01.html#glibc-的risc-v-port-合并主线"         > Glibc 合并主线 </a></li>
  <li><a href="2017-11-23.html#gnu-mcu-eclipse-版本更新"             > GNU MCU Eclipse 版本更新 </a></li>
  <li><a href="2018-03-02.html#即将到来新的一轮rocket-chip变量名变更"  > 即将到来新的一轮 Rocket-Chip 变量名变更 </a></li>
  <li><a href="2018-03-16.html#libffi-的risc-v-port-合併主线"        > libffi port 合併主线 </a></li>
  <li><a href="2017-10-12.html#llvm-进度更新"                       > LLVM 进度更新 </a></li>
  <li><a href="2018-01-18.html#lowrisc-发布带100m以太网支持的第5版"  > lowRISC 发布带100M以太网支持的第5版 </a></li>
  <li><a href="2017-08-17.html#lowrisc修复tag缓存并行错误"           > lowRISC 修复 Tag 缓存并行错误 </a></li>
  <li><a href="2017-09-28.html#musl的动态链接库后缀定义"             > MUSL 的动态链接库后缀定义 </a></li>
  <li><a href="2018-03-16.html#openjdk-zero-的-risc-v-port"        > OpenJDK Zero 的 RISC-V port </a></li>
  <li><a href="2017-12-07.html#qemu-的risc-v-port-加入了针对priv-110的支持及针对smp的支持" > QEMU 的 risc-v port 加入了针对 priv 1.10 的支持及针对 SMP 的支持 </a></li>
  <li><a href="2018-01-04.html#qemu-port-v1"                        > QEMU port v1 </a></li>
  <li><a href="2018-01-18.html#qemu的-risc-v-port-v2-和-v3"         > QEMU port v2 和 v3 </a></li>
  <li><a href="2018-02-15.html#qemu-port-v4-and-v5"                 > QEMU port v4 和 v5 </a></li>
  <li><a href="2018-03-02.html#qemu-patch-v7"                       > QEMU port v7 </a></li>
  <li><a href="2018-03-16.html#risc-v-的-qemu-port-进入主线"         > QEMU port 进入主线 </a></li>
  <li><a href="2017-08-17.html#release完成之前禁止acquire"           > Release 完成之前禁止 Acquire </a></li>
  <li><a href="2017-11-09.html#risc-v-port-进入-linux-next-"          > RISC-V Linux port 进入 linux-next !!! </a></li>
  <li><a href="2017-07-06.html#risc-v-linux第四版"                    > RISC-V Linux port 第四版 </a></li>
  <li><a href="2017-07-20.html#linux內核第六版"                       > RISC-V linux port 第六版 </a></li>
  <li><a href="2017-09-14.html#risc-v-linux-port-第八版"              > RISC-V linux port 第八版 </a></li>
  <li><a href="2017-09-28.html#linux-port-第九版"                     > RISC-V Linux port 第九版 </a></li>
  <li><a href="2017-11-23.html#risc-v正式合并linux主线代码"            > RISC-V Linux 正式合并 Linux 主线 </a></li>
  <li><a href="2018-01-18.html#linux-kernel-415-rc8-的更新"           > RISC-V Linux kernel 4.15-rc8 的更新 </a></li>
  <li><a href="2018-02-01.html#linux-kernel-415-rc9-和-415-的更新"   > RISC-V Linux kernel 4.15-rc9 的更新 </a></li>
  <li><a href="2018-02-15.html#linux-内核--risc-v-changes-for-416"   > RISC-V Linux kernel 4.16 的更新 </a></li>
  <li><a href="2017-08-31.html#risc-v-llvm进度更新"                   > RISC-V LLVM 进度更新 </a></li>
  <li><a href="2017-09-14.html#risc-v-llvm-port"                     > RISC-V LLVM port </a></li>
  <li><a href="2018-01-04.html#risc-v-port-针对-linux-kernel-415-rc4-的更新" > RISC-V port 针对 linux kernel 4.15-rc4 的更新 </a></li>
  <li><a href="2017-08-17.html#rocket流水线识别rvc指令"              > Rocket 流水线识别 RVC 指令 </a></li>
  <li><a href="2017-10-26.html#rocket-chip-初步支持覆盖"             > Rocket-Chip 初步支持覆盖 </a></li>
  <li><a href="2017-07-20.html#rocket-chip代码结构调整"              > Rocket-Chip 代码结构调整 </a></li>
  <li><a href="2017-09-28.html#rocket-chip-的-diplomacy-调整"       > Rocket-Chip 的 Diplomacy 调整 </a></li>
  <li><a href="2017-07-20.html#rocket-chip的二级缓存缺失"            > Rocket-chip 的二级缓存缺失 </a></li>
  <li><a href="2017-08-03.html#rocket-chip代码结构调整"              > Rocket-chip 代码结构调整 </a></li>
  <li><a href="2017-10-12.html#rocket-chip-分离通用处理器相关配置和rocket专有配置" > Rocket-Chip 分离通用处理器相关配置和 Rocket 专有配置 </a></li>
  <li><a href="2017-12-21.html#rocket-chip-进一步泛化tile基类"       > Rocket-Chip 进一步泛化 Tile 基类 </a></li>
  <li><a href="2017-11-23.html#rocket-chip-实现了独立的axi-crossbar" > Rocket-Chip 实现了独立的 AXI Crossbar </a></li>
  <li><a href="2017-09-28.html#rocket-chip-原有的-l2-真的有死锁问题"  > Rocket-Chip 原有的 L2 真的有死锁问题 </a></li>
  <li><a href="2017-08-03.html#rocket-chip阅读笔记"                  > Rocket-Chip 阅读笔记 </a></li>
  <li><a href="2017-08-17.html#rocket-chip-支持对rom使用readmem"     > Rocket-Chip 支持对 ROM 使用$readmem() </a></li>
  <li><a href="2017-10-12.html#rocket-chip支持使用donttouch属性保留端口" > Rocket-Chip 支持使用dontTouch属性保留端口 </a></li>
  <li><a href="2017-10-12.html#rocket-处理器的一级数据缓存发现疑似数据丢失错误" > Rocket 处理器的一级数据缓存发现疑似数据丢失错误 </a></li>
  <li><a href="2017-11-23.html#设备描述dts从处理器组挪到soc级"        > 设备描述(DTS)从处理器组挪到 SoC 级 </a></li>
  <li><a href="2017-12-21.html#使用硬件支持非对齐内存访问的处理器必须支持对非对齐地址的原子操作" > 使用硬件支持非对齐内存访问的处理器必须支持对非对齐地址的原子操作 </a></li>
  <li><a href="2017-10-12.html#手动重定时retiming为rocket处理器的fpu提速" > 手动重定时(retiming)为 Rocket 处理器的 FPU 提速 </a></li>
  <li><a href="2017-08-31.html#sifive-freedom平台最近被更新到主线"    > SiFive Freedom 平台最近被更新到主线 </a></li>
  <li><a href="2017-11-09.html#spike-反汇编识别q扩展指令"             > Spike 反汇编识别Q扩展指令 </a></li>
  <li><a href="2017-11-23.html#spike-riscv-isa-sim-支持非连续的hartid" > Spike 支持非连续的 hartid </a></li>
  <li><a href="2017-11-23.html#spike支持中断源优先级"                 > Spike 支持中断源优先级 </a></li>
  <li><a href="2017-10-12.html#tilelink拆分acquire报文类型为acquireblock和acquireperm" > TileLink 拆分 Acquire 报文类型为 AcquireBlock 和 AcquirePerm </a></li>
  <li><a href="2017-08-17.html#修正rocket流水线的优先转置错误"        > 修正 Rocket 流水线的优先转置错误 </a></li>
  <li><a href="2017-07-20.html#修正一级缓存一致性错误"                > 修正一级缓存一致性错误 </a></li>
  <li><a href="2018-02-15.html#用户和内核页表分离方案被提交到riscv-isa-manual并预进入priv-spec-v111" > 用户和内核页表分离方案被提交到 riscv-isa-manual 并预进入 priv spec v1.11 </a></li>
  </ul>

</details>

<details>
  <summary><b>实用资料和文档</b></summary>
  <ul>
  <li><a href="2017-10-12.html#boom-v2-的技术文档-from-berkeley"    > BOOM v2 的技术文档 (from Berkeley) </a></li>
  <li><a href="2017-12-21.html#bsdtw中-ruslan-bukin-介绍-porting-freebsd-to-risc-v的投影片" > BSDTW 中 Ruslan Bukin 介绍 porting FreeBSD to RISC-V 的投影片 </a></li>
  <li><a href="2017-10-26.html#carrv论文发布"                       > CARRV 论文发布 </a></li>
  <li><a href="2018-01-04.html#另一个chisel的学习资料-berkeley-的-generator-bootcamp" > chisel的学习资料：Berkeley 的 Generator Bootcamp </a></li>
  <li><a href="2017-10-26.html#chisel-的学习资料chisel-learning-journey" > Chisel 的学习资料：Chisel Learning Journey </a></li>
  <li><a href="2018-03-16.html#胡同学的大道至简——risc-v架构之魂系列文章" > 胡同学的《大道至简——RISC-V架构之魂》系列文章 </a></li>
  <li><a href="2018-03-16.html#lwn-上介绍-risc-v-和-risc-v-fedora-port-的系列文章" > LWN 上介绍 RISC-V 和 RISC-V Fedora port 的系列文章 </a></li>
  <li><a href="2017-12-21.html#micahel-clark-的-risc-v-qemu-part-1-privileged-isa-v110-hifive1-and-virtio" > Micahel Clark 的 RISC-V QEMU Part 1: Privileged ISA v1.10, HiFive1 and VirtIO </a></li>
  <li><a href="2017-08-17.html#palmer的all-aboard系列"                                          > Palmer 的 All Aboard blog </a></li>
  <li><a href="2017-09-28.html#all-aboard-blog-part1-整理"                                      > Palmer 的 All aboard part 1 </a></li>
  <li><a href="2017-10-12.html#risc-v-gcc的重定位支持-palmer的-all-aboard-part2"                 > Palmer 的 All aboard part 2: RISC-V GCC 的重定位支持 </a></li>
  <li><a href="2017-10-26.html#risc-v-toolchain中的linker-relaxationpalmer的-all-aboard-part3"  > Palmer 的 All aboard part 3: RISC-V toolchain中的Linker Relaxation </a></li>
  <li><a href="2017-11-09.html#risc-v-的-code-model-整理-palmer-的-all-aboard-blog-part-4"      > Palmer 的 All aboard part 4: RISC-V 的 code model </a></li>
  <li><a href="2017-11-09.html#risc-v-gcc的-multi-lib-support-palmer-的-all-aboard-blog-part-5" > Palmer 的 All aboard part 5: RISC-V GCC 的 multi-lib support </a></li>
  <li><a href="2017-11-23.html#booting-risc-v-linux-kernel-的过程-palmer-all-aboard-part6的整理" > Palmer 的 All aboard part 6: Booting RISC-V Linux Kernel 的过程 </a></li>
  <li><a href="2017-12-21.html#palmer的all-aboard-part-7-entering-and-exiting-the-linux-kernel-on-risc-v" > Palmer 的 All aboard part 7: Entering and Exiting the Linux Kernel on RISC-V </a></li>
  <li><a href="2018-01-04.html#linux-kernel-upstream的内容palmer-的-all-aboard-part-8-the-risc-v-linux-port-is-Upstream" > Palmer 的 All aboard part 8: Linux kernel Upstream </a></li>
  <li><a href="2018-01-04.html#palmer-的-all-aboard-part-9-paging-and-the-mmu-in-the-risc-v-linux-kernel" > Palmer 的 All Aboard part 9: Paging and the MMU in the RISC-V Linux Kernel  </a></li>
  <li><a href="2018-03-02.html#all-aboard-part-10-how-to-contribute-to-the-risc-v-software-ecosystem" > Palmer 的 All Aboard part 10: How to Contribute to the RISC-V Software Ecosystem </a></li>
  <li><a href="2017-09-14.html#risc-v-101-webinar"                 > RISC-V 101 webinar </a></li>
  <li><a href="2018-01-18.html#risc-v-debug-spec的介绍"            > RISC-V debug spec的介绍 </a></li>
  <li><a href="2018-02-01.html#关于risc-v-isa的11个谬论"            > RISC-V ISA 的11个谬论 </a></li>
  <li><a href="2017-10-26.html#risc-v-工具链资料搜集"               > RISC-V 工具链资料搜集 </a></li>
  <li><a href="2017-10-12.html#risc-v-资源整理页面--cnrv"           > RISC-V 资源整理页面 @ CNRV </a></li>
  <li><a href="2017-11-09.html#risc-v-相关文献搜集页面"             > RISC-V 相关文献搜集页面 </a></li>
  <li><a href="2018-01-04.html#sodor-的设计文档"                    > Sodor 的设计文档 </a></li>
  <li><a href="2017-10-26.html#spike-internal-文档"                > Spike Internal 文档 </a></li>
  <li><a href="2017-10-26.html#tilelink相关的paper"                > TileLink 相关的文章 </a></li>
  <li><a href="2018-01-18.html#芯片编译公众号的开篇risc-v-tools编译安装三部曲" > 芯片编译公众号的开篇——RISC-V Tools编译安装三部曲 </a></li>
  </ul>

</details>


<details>
  <summary><b>安全点评</b></summary>
  <ul>
  <li><a href="2018-02-01.html#galois获darpa-risc-v相关合同"        > Galois 获 DARPA RISC-V 相关合同 </a></li>
  <li><a href="2018-01-04.html#评论英特尔cpu爆惊天漏洞"              > 评论"英特尔CPU爆惊天漏洞" </a></li>
  <li><a href="2017-07-20.html#安全点评"                            > RISC-V是有机会借鉴x86和armv7/arm64的一些经验 </a></li>
  <li><a href="2018-01-18.html#总结熔断meltdown和幽灵spectre漏洞"    > 总结熔断(Meltdown)和幽灵(Spectre)漏洞 </a></li>
  </ul>

</details>

<details>
  <summary><b>暴走事件</b></summary>
  <ul>
  <li>2017-08: <a href="https://www.hotchips.org/"                    > RISC-V at HotChips </a></li>
  <li>2017-09: <a href="https://orconf.org/"                          > ORConf 2017会议9月8-10日于英国Hebden Bridge举行 </a></li>
  <li>2017-09: <a href="https://www.softconf.com/h/riscv7thwkshp/"    > The 7th RISC-V workshop投稿截止日期：2017年9月17日 </a></li>
  <li>2017-10: <a href="http://www.hellogcc.org/?p=34315"             > OSDT开源开发工具大会2017 </a></li>
  <li>2017-10: <a href="http://www.linleygroup.com/events/event.php?num=43" > RISC-V at the Linley Processor Conference </a></li>
  <li>2017-10: <a href="https://carrv.github.io/#first-workshop-on-computer-architecture-research-with-risc-v-carrv-2017" > The 1st CARRV (Computer Architecture Research with RISC-V) </a></li>
  <li>2017-10: <a href="https://llvm.org/devmtg/2017-10/#bof4"        > LLVM US dev meeting: Co-ordinating RISC-V development in LLVM (Alex Bradbury) </a></li>
  <li>2017-10: <a href="http://www.socconference.com/agenda.htm"      > 15th International SoC Conference在十月18-19日于加州 Irvine 举行。其中有六场跟risc-v有关的演讲 </a></li>
  <li>2017-11: <a href="http://www.fpga-kongress.de/de/programm-2017" > FPGA Kongress </a></li>
  <li>2017-11: <a href="https://www.softconf.com/h/riscv7thwkshp/"    > The 7th RISC-V workshop 2017年11月28-30日，第7届RISC-V研讨在美国加州Milpitas由西部数据承办 </a></li>
  <li>2017-11: <a href="https://bsdtw.org/"                           > BSDTW17 2017年11月11-12日，BSDTW17有两场关于RISC-V的演讲 </a></li>
  <li>2017-12: <a href="https://riscv.tokyo/2017/10/07/%E6%9C%80%E5%88%9D%E3%81%AE%E3%83%96%E3%83%AD%E3%82%B0%E6%8A%95%E7%A8%BF/" > RISC-V Day 2017 Tokyo </a></li>
  <li>2018-01: <a href="https://bostonarch.github.io/2018/"           > BARC 2018: Boston Area Architecture Workshop 有两场跟RISC-V有关的演讲。 </a></li>
  <li>2018-02: <a href="https://fosdem.org/2018/"                     > FOSDEM (Free and Open Source Developers’ European Meeting) 2018, 比利时 </a></li>
  <li>2018-02: <a href="http://pulp-platform.org/hpca2018"            > PULP at HPCA2018: 介绍 PULP 最新的发展，和他们未来的走向，包括 PULP-CAPI 和 Ariane 等 </a></li>
  <li>2018-02: <a href="http://www.embedded-world.eu/program.html"    > Embedded World 2018: 一天RISC-V有关的演讲。包括 Microsemi, Mentor Graphics等公司演讲 </a></li>
  <li>2018-03: <a href="https://elciotna18.sched.com/event/DXmn"      > OpenEmbedded/Yocto on RISC-V: (Embedded Linux Conference North America 2018)，来自Comcast的 Khem Raj 给了一场关于 OpenEmbedded/Yocto on RISC-V 的演讲 </a></li>
  <li>2018-05: <a href="https://riscv.org/workshops/"                 > The 8th RISC-V workshop 西班牙 </a></li>
  <li>2018-06: <a href="https://carrv.github.io/"                     > The 2nd CARRV (Computer Architecture Research with RISC-V) </a></li>
  </ul>

</details>


------------------------

**如果本页中的连接失效，请联系CNRV更新，或直接向网页源码[发送PR](https://github.com/cnrv/home/pulls)修正。**

<a rel="license" href="http://creativecommons.org/licenses/by-nc-sa/3.0/cn/"><img alt="知识共享许可协议" style="border-width:0" src="https://i.creativecommons.org/l/by-nc-sa/3.0/cn/80x15.png" /></a><br />本作品采用<a rel="license" href="http://creativecommons.org/licenses/by-nc-sa/3.0/cn/">知识共享署名-非商业性使用-相同方式共享 3.0 中国大陆许可协议</a>进行许可。
