// Generated by CIRCT firtool-1.62.1
// Standard header to adapt well known macros for register randomization.
`ifndef RANDOMIZE
  `ifdef RANDOMIZE_MEM_INIT
    `define RANDOMIZE
  `endif // RANDOMIZE_MEM_INIT
`endif // not def RANDOMIZE
`ifndef RANDOMIZE
  `ifdef RANDOMIZE_REG_INIT
    `define RANDOMIZE
  `endif // RANDOMIZE_REG_INIT
`endif // not def RANDOMIZE

// RANDOM may be set to an expression that produces a 32-bit random unsigned value.
`ifndef RANDOM
  `define RANDOM $random
`endif // not def RANDOM

// Users can define INIT_RANDOM as general code that gets injected into the
// initializer block for modules with registers.
`ifndef INIT_RANDOM
  `define INIT_RANDOM
`endif // not def INIT_RANDOM

// If using random initialization, you can also define RANDOMIZE_DELAY to
// customize the delay used, otherwise 0.002 is used.
`ifndef RANDOMIZE_DELAY
  `define RANDOMIZE_DELAY 0.002
`endif // not def RANDOMIZE_DELAY

// Define INIT_RANDOM_PROLOG_ for use in our modules below.
`ifndef INIT_RANDOM_PROLOG_
  `ifdef RANDOMIZE
    `ifdef VERILATOR
      `define INIT_RANDOM_PROLOG_ `INIT_RANDOM
    `else  // VERILATOR
      `define INIT_RANDOM_PROLOG_ `INIT_RANDOM #`RANDOMIZE_DELAY begin end
    `endif // VERILATOR
  `else  // RANDOMIZE
    `define INIT_RANDOM_PROLOG_
  `endif // RANDOMIZE
`endif // not def INIT_RANDOM_PROLOG_

// Include register initializers in init blocks unless synthesis is set
`ifndef SYNTHESIS
  `ifndef ENABLE_INITIAL_REG_
    `define ENABLE_INITIAL_REG_
  `endif // not def ENABLE_INITIAL_REG_
`endif // not def SYNTHESIS

// Include rmemory initializers in init blocks unless synthesis is set
`ifndef SYNTHESIS
  `ifndef ENABLE_INITIAL_MEM_
    `define ENABLE_INITIAL_MEM_
  `endif // not def ENABLE_INITIAL_MEM_
`endif // not def SYNTHESIS

module VFMA(
  input          clock,
  input          reset,
  input          io_in_valid,
  input  [8:0]   io_in_bits_ctrl_fuOpType,
  input  [1:0]   io_in_bits_ctrl_vpu_vsew,
  input  [6:0]   io_in_bits_ctrl_vpu_vuopIdx,
  input  [8:0]   io_in_bits_ctrlPipe_3_fuOpType,
  input          io_in_bits_ctrlPipe_3_robIdx_flag,
  input  [7:0]   io_in_bits_ctrlPipe_3_robIdx_value,
  input  [7:0]   io_in_bits_ctrlPipe_3_pdest,
  input          io_in_bits_ctrlPipe_3_vecWen,
  input          io_in_bits_ctrlPipe_3_v0Wen,
  input          io_in_bits_ctrlPipe_3_fpu_wflags,
  input          io_in_bits_ctrlPipe_3_vpu_vma,
  input          io_in_bits_ctrlPipe_3_vpu_vta,
  input  [1:0]   io_in_bits_ctrlPipe_3_vpu_vsew,
  input  [2:0]   io_in_bits_ctrlPipe_3_vpu_vlmul,
  input          io_in_bits_ctrlPipe_3_vpu_vm,
  input  [7:0]   io_in_bits_ctrlPipe_3_vpu_vstart,
  input  [6:0]   io_in_bits_ctrlPipe_3_vpu_vuopIdx,
  input          io_in_bits_ctrlPipe_3_vpu_isNarrow,
  input          io_in_bits_ctrlPipe_3_vpu_isDstMask,
  input          io_in_bits_validPipe_3,
  input  [127:0] io_in_bits_data_src_2,
  input  [127:0] io_in_bits_data_src_1,
  input  [127:0] io_in_bits_data_src_0,
  input  [7:0]   io_in_bits_dataPipe_3_src_4,
  input  [127:0] io_in_bits_dataPipe_3_src_3,
  input  [127:0] io_in_bits_dataPipe_3_src_2,
  output         io_out_valid,
  output         io_out_bits_ctrl_robIdx_flag,
  output [7:0]   io_out_bits_ctrl_robIdx_value,
  output [7:0]   io_out_bits_ctrl_pdest,
  output         io_out_bits_ctrl_vecWen,
  output         io_out_bits_ctrl_v0Wen,
  output         io_out_bits_ctrl_fpu_wflags,
  output [127:0] io_out_bits_res_data,
  output [4:0]   io_out_bits_res_fflags,
  input  [2:0]   io_frm
);

  wire [63:0]  _oldVdSplit_io_outVec64b_0;
  wire [63:0]  _oldVdSplit_io_outVec64b_1;
  wire [31:0]  _vs1Split_io_outVec32b_0;
  wire [31:0]  _vs1Split_io_outVec32b_1;
  wire [31:0]  _vs1Split_io_outVec32b_2;
  wire [31:0]  _vs1Split_io_outVec32b_3;
  wire [63:0]  _vs1Split_io_outVec64b_0;
  wire [63:0]  _vs1Split_io_outVec64b_1;
  wire [31:0]  _vs2Split_io_outVec32b_0;
  wire [31:0]  _vs2Split_io_outVec32b_1;
  wire [31:0]  _vs2Split_io_outVec32b_2;
  wire [31:0]  _vs2Split_io_outVec32b_3;
  wire [63:0]  _vs2Split_io_outVec64b_0;
  wire [63:0]  _vs2Split_io_outVec64b_1;
  wire [63:0]  _vfmas_1_io_fp_result;
  wire [19:0]  _vfmas_1_io_fflags;
  wire [63:0]  _vfmas_0_io_fp_result;
  wire [19:0]  _vfmas_0_io_fflags;
  reg          validVecThisFu_1;
  reg          validVecThisFu_2;
  reg          validVecThisFu_3;
  wire [1:0]   _vfmas_1_io_fp_format_T = 2'(io_in_bits_ctrl_vpu_vsew + 2'h1);
  wire [1:0]   outEew =
    io_in_bits_ctrlPipe_3_fuOpType[4]
      ? 2'(io_in_bits_ctrlPipe_3_vpu_vsew + 2'h1)
      : io_in_bits_ctrlPipe_3_vpu_vsew;
  wire [4:0]   vlMax = 5'h10 >> outEew;
  wire [2:0]   outVlmulFix =
    io_in_bits_ctrlPipe_3_fuOpType[4]
      ? 3'(io_in_bits_ctrlPipe_3_vpu_vlmul + 3'h1)
      : io_in_bits_ctrlPipe_3_vpu_vlmul;
  wire [4:0]   vlMaxThisUop =
    io_in_bits_ctrlPipe_3_vpu_vlmul[2]
      ? vlMax >> (outVlmulFix[2] ? 2'(~(outVlmulFix[1:0]) + 2'h1) : outVlmulFix[1:0])
      : vlMax;
  wire [7:0]   _GEN = {5'h0, io_in_bits_ctrlPipe_3_vpu_vuopIdx[2:0]};
  wire [7:0]   _GEN_0 = {3'h0, vlMaxThisUop};
  wire [7:0]   _vlSetThisUop_T_2 = 8'(_GEN * _GEN_0);
  wire [7:0]   vlSetThisUop =
    io_in_bits_dataPipe_3_src_4 > _vlSetThisUop_T_2
      ? 8'(io_in_bits_dataPipe_3_src_4 - _vlSetThisUop_T_2)
      : 8'h0;
  wire [7:0]   vlMaskRShift =
    8'hFF >> 4'(4'h8 - (vlSetThisUop < _GEN_0 ? vlSetThisUop[3:0] : vlMaxThisUop[3:0]));
  wire [127:0] maskToMgu =
    io_in_bits_ctrlPipe_3_vpu_vm
      ? 128'hFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF
      : io_in_bits_dataPipe_3_src_3;
  wire [127:0] _outSrcMaskRShift_T_2 = maskToMgu >> 8'(_GEN * {3'h0, vlMax});
  wire         _vlMaskEn_T = outEew == 2'h1;
  wire         _vlMaskEn_T_1 = outEew == 2'h2;
  wire [7:0]   _GEN_1 =
    ((_vlMaskEn_T ? _outSrcMaskRShift_T_2[7:0] : 8'h0)
     | (_vlMaskEn_T_1
          ? {2'h0, _outSrcMaskRShift_T_2[3:2], 2'h0, _outSrcMaskRShift_T_2[1:0]}
          : 8'h0)
     | ((&outEew)
          ? {3'h0, _outSrcMaskRShift_T_2[1], 3'h0, _outSrcMaskRShift_T_2[0]}
          : 8'h0))
    & ((_vlMaskEn_T ? vlMaskRShift : 8'h0)
       | (_vlMaskEn_T_1 ? {2'h0, vlMaskRShift[3:2], 2'h0, vlMaskRShift[1:0]} : 8'h0)
       | ((&outEew) ? {3'h0, vlMaskRShift[1], 3'h0, vlMaskRShift[0]} : 8'h0));
  always @(posedge clock or posedge reset) begin
    if (reset) begin
      validVecThisFu_1 <= 1'h0;
      validVecThisFu_2 <= 1'h0;
      validVecThisFu_3 <= 1'h0;
    end
    else begin
      validVecThisFu_1 <= io_in_valid;
      validVecThisFu_2 <= validVecThisFu_1;
      validVecThisFu_3 <= validVecThisFu_2;
    end
  end // always @(posedge, posedge)
  `ifdef ENABLE_INITIAL_REG_
    `ifdef FIRRTL_BEFORE_INITIAL
      `FIRRTL_BEFORE_INITIAL
    `endif // FIRRTL_BEFORE_INITIAL
    logic [31:0] _RANDOM[0:0];
    initial begin
      `ifdef INIT_RANDOM_PROLOG_
        `INIT_RANDOM_PROLOG_
      `endif // INIT_RANDOM_PROLOG_
      `ifdef RANDOMIZE_REG_INIT
        _RANDOM[/*Zero width*/ 1'b0] = `RANDOM;
        validVecThisFu_1 = _RANDOM[/*Zero width*/ 1'b0][0];
        validVecThisFu_2 = _RANDOM[/*Zero width*/ 1'b0][1];
        validVecThisFu_3 = _RANDOM[/*Zero width*/ 1'b0][2];
      `endif // RANDOMIZE_REG_INIT
      if (reset) begin
        validVecThisFu_1 = 1'h0;
        validVecThisFu_2 = 1'h0;
        validVecThisFu_3 = 1'h0;
      end
    end // initial
    `ifdef FIRRTL_AFTER_INITIAL
      `FIRRTL_AFTER_INITIAL
    `endif // FIRRTL_AFTER_INITIAL
  `endif // ENABLE_INITIAL_REG_
  VectorFloatFMA vfmas_0 (
    .clock           (clock),
    .reset           (reset),
    .io_fire         (io_in_valid),
    .io_fp_a         (_vs2Split_io_outVec64b_0),
    .io_fp_b         (_vs1Split_io_outVec64b_0),
    .io_fp_c         (_oldVdSplit_io_outVec64b_0),
    .io_uop_idx      (io_in_bits_ctrl_vpu_vuopIdx[0]),
    .io_widen_a      ({_vs2Split_io_outVec32b_2, _vs2Split_io_outVec32b_0}),
    .io_widen_b      ({_vs1Split_io_outVec32b_2, _vs1Split_io_outVec32b_0}),
    .io_round_mode   (io_frm),
    .io_fp_format
      (io_in_bits_ctrl_fuOpType[4] ? _vfmas_1_io_fp_format_T : io_in_bits_ctrl_vpu_vsew),
    .io_op_code      (io_in_bits_ctrl_fuOpType[3:0]),
    .io_res_widening (io_in_bits_ctrl_fuOpType[4]),
    .io_fp_result    (_vfmas_0_io_fp_result),
    .io_fflags       (_vfmas_0_io_fflags)
  );
  VectorFloatFMA vfmas_1 (
    .clock           (clock),
    .reset           (reset),
    .io_fire         (io_in_valid),
    .io_fp_a         (_vs2Split_io_outVec64b_1),
    .io_fp_b         (_vs1Split_io_outVec64b_1),
    .io_fp_c         (_oldVdSplit_io_outVec64b_1),
    .io_uop_idx      (io_in_bits_ctrl_vpu_vuopIdx[0]),
    .io_widen_a      ({_vs2Split_io_outVec32b_3, _vs2Split_io_outVec32b_1}),
    .io_widen_b      ({_vs1Split_io_outVec32b_3, _vs1Split_io_outVec32b_1}),
    .io_round_mode   (io_frm),
    .io_fp_format
      (io_in_bits_ctrl_fuOpType[4] ? _vfmas_1_io_fp_format_T : io_in_bits_ctrl_vpu_vsew),
    .io_op_code      (io_in_bits_ctrl_fuOpType[3:0]),
    .io_res_widening (io_in_bits_ctrl_fuOpType[4]),
    .io_fp_result    (_vfmas_1_io_fp_result),
    .io_fflags       (_vfmas_1_io_fflags)
  );
  VecDataSplitModule vs2Split (
    .io_inVecData   (io_in_bits_data_src_1),
    .io_outVec8b_0  (/* unused */),
    .io_outVec8b_1  (/* unused */),
    .io_outVec8b_2  (/* unused */),
    .io_outVec8b_3  (/* unused */),
    .io_outVec8b_4  (/* unused */),
    .io_outVec8b_5  (/* unused */),
    .io_outVec8b_6  (/* unused */),
    .io_outVec8b_7  (/* unused */),
    .io_outVec8b_8  (/* unused */),
    .io_outVec8b_9  (/* unused */),
    .io_outVec8b_10 (/* unused */),
    .io_outVec8b_11 (/* unused */),
    .io_outVec8b_12 (/* unused */),
    .io_outVec8b_13 (/* unused */),
    .io_outVec8b_14 (/* unused */),
    .io_outVec8b_15 (/* unused */),
    .io_outVec16b_0 (/* unused */),
    .io_outVec16b_1 (/* unused */),
    .io_outVec16b_2 (/* unused */),
    .io_outVec16b_3 (/* unused */),
    .io_outVec16b_4 (/* unused */),
    .io_outVec16b_5 (/* unused */),
    .io_outVec16b_6 (/* unused */),
    .io_outVec16b_7 (/* unused */),
    .io_outVec32b_0 (_vs2Split_io_outVec32b_0),
    .io_outVec32b_1 (_vs2Split_io_outVec32b_1),
    .io_outVec32b_2 (_vs2Split_io_outVec32b_2),
    .io_outVec32b_3 (_vs2Split_io_outVec32b_3),
    .io_outVec64b_0 (_vs2Split_io_outVec64b_0),
    .io_outVec64b_1 (_vs2Split_io_outVec64b_1)
  );
  VecDataSplitModule vs1Split (
    .io_inVecData   (io_in_bits_data_src_0),
    .io_outVec8b_0  (/* unused */),
    .io_outVec8b_1  (/* unused */),
    .io_outVec8b_2  (/* unused */),
    .io_outVec8b_3  (/* unused */),
    .io_outVec8b_4  (/* unused */),
    .io_outVec8b_5  (/* unused */),
    .io_outVec8b_6  (/* unused */),
    .io_outVec8b_7  (/* unused */),
    .io_outVec8b_8  (/* unused */),
    .io_outVec8b_9  (/* unused */),
    .io_outVec8b_10 (/* unused */),
    .io_outVec8b_11 (/* unused */),
    .io_outVec8b_12 (/* unused */),
    .io_outVec8b_13 (/* unused */),
    .io_outVec8b_14 (/* unused */),
    .io_outVec8b_15 (/* unused */),
    .io_outVec16b_0 (/* unused */),
    .io_outVec16b_1 (/* unused */),
    .io_outVec16b_2 (/* unused */),
    .io_outVec16b_3 (/* unused */),
    .io_outVec16b_4 (/* unused */),
    .io_outVec16b_5 (/* unused */),
    .io_outVec16b_6 (/* unused */),
    .io_outVec16b_7 (/* unused */),
    .io_outVec32b_0 (_vs1Split_io_outVec32b_0),
    .io_outVec32b_1 (_vs1Split_io_outVec32b_1),
    .io_outVec32b_2 (_vs1Split_io_outVec32b_2),
    .io_outVec32b_3 (_vs1Split_io_outVec32b_3),
    .io_outVec64b_0 (_vs1Split_io_outVec64b_0),
    .io_outVec64b_1 (_vs1Split_io_outVec64b_1)
  );
  VecDataSplitModule oldVdSplit (
    .io_inVecData   (io_in_bits_data_src_2),
    .io_outVec8b_0  (/* unused */),
    .io_outVec8b_1  (/* unused */),
    .io_outVec8b_2  (/* unused */),
    .io_outVec8b_3  (/* unused */),
    .io_outVec8b_4  (/* unused */),
    .io_outVec8b_5  (/* unused */),
    .io_outVec8b_6  (/* unused */),
    .io_outVec8b_7  (/* unused */),
    .io_outVec8b_8  (/* unused */),
    .io_outVec8b_9  (/* unused */),
    .io_outVec8b_10 (/* unused */),
    .io_outVec8b_11 (/* unused */),
    .io_outVec8b_12 (/* unused */),
    .io_outVec8b_13 (/* unused */),
    .io_outVec8b_14 (/* unused */),
    .io_outVec8b_15 (/* unused */),
    .io_outVec16b_0 (/* unused */),
    .io_outVec16b_1 (/* unused */),
    .io_outVec16b_2 (/* unused */),
    .io_outVec16b_3 (/* unused */),
    .io_outVec16b_4 (/* unused */),
    .io_outVec16b_5 (/* unused */),
    .io_outVec16b_6 (/* unused */),
    .io_outVec16b_7 (/* unused */),
    .io_outVec32b_0 (/* unused */),
    .io_outVec32b_1 (/* unused */),
    .io_outVec32b_2 (/* unused */),
    .io_outVec32b_3 (/* unused */),
    .io_outVec64b_0 (_oldVdSplit_io_outVec64b_0),
    .io_outVec64b_1 (_oldVdSplit_io_outVec64b_1)
  );
  Mgu mgu (
    .io_in_vd           ({_vfmas_1_io_fp_result, _vfmas_0_io_fp_result}),
    .io_in_oldVd        (io_in_bits_dataPipe_3_src_2),
    .io_in_mask         (maskToMgu),
    .io_in_info_ta      (io_in_bits_ctrlPipe_3_vpu_vta),
    .io_in_info_ma      (io_in_bits_ctrlPipe_3_vpu_vma),
    .io_in_info_vl      (io_in_bits_dataPipe_3_src_4),
    .io_in_info_vstart  (io_in_bits_ctrlPipe_3_vpu_vstart),
    .io_in_info_eew     (outEew),
    .io_in_info_vdIdx   (io_in_bits_ctrlPipe_3_vpu_vuopIdx[2:0]),
    .io_in_info_narrow  (io_in_bits_ctrlPipe_3_vpu_isNarrow),
    .io_in_info_dstMask (io_in_bits_ctrlPipe_3_vpu_isDstMask),
    .io_out_vd          (io_out_bits_res_data),
    .io_out_active      (/* unused */)
  );
  assign io_out_valid = io_in_bits_validPipe_3 & validVecThisFu_3;
  assign io_out_bits_ctrl_robIdx_flag = io_in_bits_ctrlPipe_3_robIdx_flag;
  assign io_out_bits_ctrl_robIdx_value = io_in_bits_ctrlPipe_3_robIdx_value;
  assign io_out_bits_ctrl_pdest = io_in_bits_ctrlPipe_3_pdest;
  assign io_out_bits_ctrl_vecWen = io_in_bits_ctrlPipe_3_vecWen;
  assign io_out_bits_ctrl_v0Wen = io_in_bits_ctrlPipe_3_v0Wen;
  assign io_out_bits_ctrl_fpu_wflags = io_in_bits_ctrlPipe_3_fpu_wflags;
  assign io_out_bits_res_fflags =
    (_GEN_1[0] ? _vfmas_0_io_fflags[4:0] : 5'h0)
    | (_GEN_1[1] ? _vfmas_0_io_fflags[9:5] : 5'h0)
    | (_GEN_1[2] ? _vfmas_0_io_fflags[14:10] : 5'h0)
    | (_GEN_1[3] ? _vfmas_0_io_fflags[19:15] : 5'h0)
    | (_GEN_1[4] ? _vfmas_1_io_fflags[4:0] : 5'h0)
    | (_GEN_1[5] ? _vfmas_1_io_fflags[9:5] : 5'h0)
    | (_GEN_1[6] ? _vfmas_1_io_fflags[14:10] : 5'h0)
    | (_GEN_1[7] ? _vfmas_1_io_fflags[19:15] : 5'h0);
endmodule

