CTRL_CONFIG_REG,VAR_0
CTRL_MODE_MASK,VAR_1
CTRL_MODE_SHIFT,VAR_2
HOST_CTRL_INT_MASK_REG,VAR_3
HOST_CTRL_INT_STATUS_REG,VAR_4
IS_RC_MSK,VAR_5
IS_RC_SHIFT,VAR_6
LANE_CNT_MSK,VAR_7
LANE_COUNT_1,VAR_8
LINK_TRAINING_EN,VAR_9
PCIE_CORE_CMD_IO_ACCESS_EN,VAR_10
PCIE_CORE_CMD_MEM_ACCESS_EN,VAR_11
PCIE_CORE_CMD_MEM_IO_REQ_EN,VAR_12
PCIE_CORE_CMD_STATUS_REG,VAR_13
PCIE_CORE_CTRL0_REG,VAR_14
PCIE_CORE_CTRL2_MSI_ENABLE,VAR_15
PCIE_CORE_CTRL2_OB_WIN_ENABLE,VAR_16
PCIE_CORE_CTRL2_REG,VAR_17
PCIE_CORE_CTRL2_RESERVED,VAR_18
PCIE_CORE_CTRL2_TD_ENABLE,VAR_19
PCIE_CORE_DEV_CTRL_STATS_MAX_PAYLOAD_SZ_SHIFT,VAR_20
PCIE_CORE_DEV_CTRL_STATS_MAX_RD_REQ_SIZE_SHIFT,VAR_21
PCIE_CORE_DEV_CTRL_STATS_MAX_RD_REQ_SZ,VAR_22
PCIE_CORE_DEV_CTRL_STATS_REG,VAR_23
PCIE_CORE_DEV_CTRL_STATS_RELAX_ORDER_DISABLE,VAR_24
PCIE_CORE_DEV_CTRL_STATS_SNOOP_DISABLE,VAR_25
PCIE_CORE_ERR_CAPCTL_ECRC_CHCK,VAR_26
PCIE_CORE_ERR_CAPCTL_ECRC_CHCK_RCV,VAR_27
PCIE_CORE_ERR_CAPCTL_ECRC_CHK_TX,VAR_28
PCIE_CORE_ERR_CAPCTL_ECRC_CHK_TX_EN,VAR_29
PCIE_CORE_ERR_CAPCTL_REG,VAR_30
PCIE_CORE_LINK_CTRL_STAT_REG,VAR_31
PCIE_CORE_LINK_L0S_ENTRY,VAR_32
PCIE_CORE_LINK_TRAINING,VAR_33
PCIE_CORE_LINK_WIDTH_SHIFT,VAR_34
PCIE_CORE_MODE_DIRECT,VAR_35
PCIE_GEN_SEL_MSK,VAR_36
PCIE_IRQ_ALL_MASK,VAR_37
PCIE_IRQ_ENABLE_INTS_MASK,VAR_38
PCIE_ISR0_ALL_MASK,VAR_39
PCIE_ISR0_MASK_REG,VAR_40
PCIE_ISR0_MSI_INT_PENDING,VAR_41
PCIE_ISR0_REG,VAR_42
PCIE_ISR1_ALL_MASK,VAR_43
PCIE_ISR1_MASK_REG,VAR_44
PCIE_ISR1_REG,VAR_45
PCIE_MSI_MASK_REG,VAR_46
PIO_CTRL,VAR_47
PIO_CTRL_ADDR_WIN_DISABLE,VAR_48
SPEED_GEN_2,VAR_49
advk_pcie_wait_for_link,FUNC_0
advk_readl,FUNC_1
advk_writel,FUNC_2
advk_pcie_setup_hw,FUNC_3
pcie,VAR_50
reg,VAR_51
