Fitter report for MaquinaSalgados
Wed Dec 20 11:52:14 2023
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Incremental Compilation Placement Preservation
  8. Pin-Out File
  9. Fitter Resource Usage Summary
 10. Fitter Partition Statistics
 11. Input Pins
 12. Output Pins
 13. I/O Bank Usage
 14. All Package Pins
 15. Output Pin Default Load For Reported TCO
 16. Fitter Resource Utilization by Entity
 17. Delay Chain Summary
 18. Pad To Core Delay Chain Fanout
 19. Control Signals
 20. Global & Other Fast Signals
 21. Non-Global High Fan-Out Signals
 22. Other Routing Usage Summary
 23. LAB Logic Elements
 24. LAB-wide Signals
 25. LAB Signals Sourced
 26. LAB Signals Sourced Out
 27. LAB Distinct Inputs
 28. Fitter Device Options
 29. Operating Settings and Conditions
 30. Estimated Delay Added for Hold Timing Summary
 31. Estimated Delay Added for Hold Timing Details
 32. Fitter Messages
 33. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; Fitter Summary                                                                       ;
+------------------------------------+-------------------------------------------------+
; Fitter Status                      ; Successful - Wed Dec 20 11:52:14 2023           ;
; Quartus II 64-Bit Version          ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition ;
; Revision Name                      ; MaquinaSalgados                                 ;
; Top-level Entity Name              ; MaquinaSalgados                                 ;
; Family                             ; Cyclone II                                      ;
; Device                             ; EP2C20F484C7                                    ;
; Timing Models                      ; Final                                           ;
; Total logic elements               ; 2,248 / 18,752 ( 12 % )                         ;
;     Total combinational functions  ; 2,246 / 18,752 ( 12 % )                         ;
;     Dedicated logic registers      ; 48 / 18,752 ( < 1 % )                           ;
; Total registers                    ; 48                                              ;
; Total pins                         ; 95 / 315 ( 30 % )                               ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 0 / 239,616 ( 0 % )                             ;
; Embedded Multiplier 9-bit elements ; 0 / 52 ( 0 % )                                  ;
; Total PLLs                         ; 0 / 4 ( 0 % )                                   ;
+------------------------------------+-------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; EP2C20F484C7                   ;                                ;
; Minimum Core Junction Temperature                                          ; 0                              ;                                ;
; Maximum Core Junction Temperature                                          ; 85                             ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Device I/O Standard                                                        ; 3.3-V LVTTL                    ;                                ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                          ; Off                            ; Off                            ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                            ; Off                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; On                             ; On                             ;
; PowerPlay Power Optimization                                               ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Packed Registers                                                      ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 2404 ( 0.00 % )    ;
;     -- Achieved     ; 0 / 2404 ( 0.00 % )    ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 2401    ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 3       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/Pichau/OneDrive/Área de Trabalho/UESB   Ciência da Computação/3º Semestre/Circuitos Digitais/ProjetoCircuitos/MaquinaSalgados/output_files/MaquinaSalgados.pin.


+-----------------------------------------------------------------------+
; Fitter Resource Usage Summary                                         ;
+---------------------------------------------+-------------------------+
; Resource                                    ; Usage                   ;
+---------------------------------------------+-------------------------+
; Total logic elements                        ; 2,248 / 18,752 ( 12 % ) ;
;     -- Combinational with no register       ; 2200                    ;
;     -- Register only                        ; 2                       ;
;     -- Combinational with a register        ; 46                      ;
;                                             ;                         ;
; Logic element usage by number of LUT inputs ;                         ;
;     -- 4 input functions                    ; 748                     ;
;     -- 3 input functions                    ; 659                     ;
;     -- <=2 input functions                  ; 839                     ;
;     -- Register only                        ; 2                       ;
;                                             ;                         ;
; Logic elements by mode                      ;                         ;
;     -- normal mode                          ; 1609                    ;
;     -- arithmetic mode                      ; 637                     ;
;                                             ;                         ;
; Total registers*                            ; 48 / 19,649 ( < 1 % )   ;
;     -- Dedicated logic registers            ; 48 / 18,752 ( < 1 % )   ;
;     -- I/O registers                        ; 0 / 897 ( 0 % )         ;
;                                             ;                         ;
; Total LABs:  partially or completely used   ; 173 / 1,172 ( 15 % )    ;
; Virtual pins                                ; 0                       ;
; I/O pins                                    ; 95 / 315 ( 30 % )       ;
;     -- Clock pins                           ; 7 / 8 ( 88 % )          ;
;                                             ;                         ;
; Global signals                              ; 11                      ;
; M4Ks                                        ; 0 / 52 ( 0 % )          ;
; Total block memory bits                     ; 0 / 239,616 ( 0 % )     ;
; Total block memory implementation bits      ; 0 / 239,616 ( 0 % )     ;
; Embedded Multiplier 9-bit elements          ; 0 / 52 ( 0 % )          ;
; PLLs                                        ; 0 / 4 ( 0 % )           ;
; Global clocks                               ; 11 / 16 ( 69 % )        ;
; JTAGs                                       ; 0 / 1 ( 0 % )           ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )           ;
; CRC blocks                                  ; 0 / 1 ( 0 % )           ;
; Average interconnect usage (total/H/V)      ; 3% / 3% / 4%            ;
; Peak interconnect usage (total/H/V)         ; 10% / 9% / 11%          ;
; Maximum fan-out                             ; 62                      ;
; Highest non-global fan-out                  ; 61                      ;
; Total fan-out                               ; 6676                    ;
; Average fan-out                             ; 2.78                    ;
+---------------------------------------------+-------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                          ;
+---------------------------------------------+-----------------------+--------------------------------+
; Statistic                                   ; Top                   ; hard_block:auto_generated_inst ;
+---------------------------------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                   ; Low                            ;
;                                             ;                       ;                                ;
; Total logic elements                        ; 2248 / 18752 ( 12 % ) ; 0 / 18752 ( 0 % )              ;
;     -- Combinational with no register       ; 2200                  ; 0                              ;
;     -- Register only                        ; 2                     ; 0                              ;
;     -- Combinational with a register        ; 46                    ; 0                              ;
;                                             ;                       ;                                ;
; Logic element usage by number of LUT inputs ;                       ;                                ;
;     -- 4 input functions                    ; 748                   ; 0                              ;
;     -- 3 input functions                    ; 659                   ; 0                              ;
;     -- <=2 input functions                  ; 839                   ; 0                              ;
;     -- Register only                        ; 2                     ; 0                              ;
;                                             ;                       ;                                ;
; Logic elements by mode                      ;                       ;                                ;
;     -- normal mode                          ; 1609                  ; 0                              ;
;     -- arithmetic mode                      ; 637                   ; 0                              ;
;                                             ;                       ;                                ;
; Total registers                             ; 48                    ; 0                              ;
;     -- Dedicated logic registers            ; 48 / 18752 ( < 1 % )  ; 0 / 18752 ( 0 % )              ;
;                                             ;                       ;                                ;
; Total LABs:  partially or completely used   ; 173 / 1172 ( 15 % )   ; 0 / 1172 ( 0 % )               ;
;                                             ;                       ;                                ;
; Virtual pins                                ; 0                     ; 0                              ;
; I/O pins                                    ; 95                    ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 52 ( 0 % )        ; 0 / 52 ( 0 % )                 ;
; Total memory bits                           ; 0                     ; 0                              ;
; Total RAM block bits                        ; 0                     ; 0                              ;
; Clock control block                         ; 11 / 20 ( 55 % )      ; 0 / 20 ( 0 % )                 ;
;                                             ;                       ;                                ;
; Connections                                 ;                       ;                                ;
;     -- Input Connections                    ; 0                     ; 0                              ;
;     -- Registered Input Connections         ; 0                     ; 0                              ;
;     -- Output Connections                   ; 0                     ; 0                              ;
;     -- Registered Output Connections        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Internal Connections                        ;                       ;                                ;
;     -- Total Connections                    ; 6676                  ; 0                              ;
;     -- Registered Connections               ; 329                   ; 0                              ;
;                                             ;                       ;                                ;
; External Connections                        ;                       ;                                ;
;     -- Top                                  ; 0                     ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Partition Interface                         ;                       ;                                ;
;     -- Input Ports                          ; 13                    ; 0                              ;
;     -- Output Ports                         ; 82                    ; 0                              ;
;     -- Bidir Ports                          ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Registered Ports                            ;                       ;                                ;
;     -- Registered Input Ports               ; 0                     ; 0                              ;
;     -- Registered Output Ports              ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Port Connectivity                           ;                       ;                                ;
;     -- Input Ports driven by GND            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                     ; 0                              ;
;     -- Input Ports with no Source           ; 0                     ; 0                              ;
;     -- Output Ports with no Source          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                     ; 0                              ;
+---------------------------------------------+-----------------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                 ;
+----------------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name                 ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+----------------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; cancelar             ; R22   ; 6        ; 50           ; 10           ; 1           ; 5                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; clock                ; D12   ; 3        ; 24           ; 27           ; 2           ; 7                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; confirma_moeda       ; T22   ; 6        ; 50           ; 9            ; 0           ; 11                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; confirma_salgado     ; T21   ; 6        ; 50           ; 9            ; 1           ; 6                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; inicia               ; M1    ; 1        ; 0            ; 13           ; 2           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; liberar              ; L21   ; 5        ; 50           ; 14           ; 1           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; moeda[0]             ; M22   ; 6        ; 50           ; 14           ; 2           ; 12                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; moeda[1]             ; V12   ; 7        ; 26           ; 0            ; 0           ; 13                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; prosseguir           ; L22   ; 5        ; 50           ; 14           ; 0           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; reset                ; L2    ; 2        ; 0            ; 13           ; 1           ; 62                    ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; salgado_escolhido[0] ; U12   ; 8        ; 26           ; 0            ; 2           ; 33                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; salgado_escolhido[1] ; U11   ; 8        ; 26           ; 0            ; 3           ; 32                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; salgado_escolhido[2] ; M2    ; 1        ; 0            ; 13           ; 3           ; 30                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
+----------------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                            ;
+--------------------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name                     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+--------------------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; devolucao[0]             ; R19   ; 6        ; 50           ; 8            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; devolucao[1]             ; V11   ; 8        ; 20           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; devolucao[2]             ; W11   ; 8        ; 20           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; devolucao[3]             ; B10   ; 3        ; 20           ; 27           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; devolucao[4]             ; AA10  ; 8        ; 22           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; devolucao[5]             ; AA14  ; 7        ; 33           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; devolucao[6]             ; AB15  ; 7        ; 33           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; devolucao[7]             ; AA15  ; 7        ; 35           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; devolucao[8]             ; AB10  ; 8        ; 22           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; devolucao[9]             ; AB14  ; 7        ; 33           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; devolvido                ; U22   ; 6        ; 50           ; 7            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; display_moeda_centena[0] ; G5    ; 2        ; 0            ; 22           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; display_moeda_centena[1] ; G6    ; 2        ; 0            ; 23           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; display_moeda_centena[2] ; C2    ; 2        ; 0            ; 23           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; display_moeda_centena[3] ; C1    ; 2        ; 0            ; 23           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; display_moeda_centena[4] ; E3    ; 2        ; 0            ; 24           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; display_moeda_centena[5] ; E4    ; 2        ; 0            ; 24           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; display_moeda_centena[6] ; D3    ; 2        ; 0            ; 25           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; display_moeda_dezena[0]  ; E1    ; 2        ; 0            ; 20           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; display_moeda_dezena[1]  ; H6    ; 2        ; 0            ; 21           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; display_moeda_dezena[2]  ; H5    ; 2        ; 0            ; 21           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; display_moeda_dezena[3]  ; H4    ; 2        ; 0            ; 21           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; display_moeda_dezena[4]  ; G3    ; 2        ; 0            ; 21           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; display_moeda_dezena[5]  ; D2    ; 2        ; 0            ; 22           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; display_moeda_dezena[6]  ; D1    ; 2        ; 0            ; 22           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; display_moeda_unidade[0] ; J2    ; 2        ; 0            ; 18           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; display_moeda_unidade[1] ; J1    ; 2        ; 0            ; 18           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; display_moeda_unidade[2] ; H2    ; 2        ; 0            ; 19           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; display_moeda_unidade[3] ; H1    ; 2        ; 0            ; 19           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; display_moeda_unidade[4] ; F2    ; 2        ; 0            ; 20           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; display_moeda_unidade[5] ; F1    ; 2        ; 0            ; 20           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; display_moeda_unidade[6] ; E2    ; 2        ; 0            ; 20           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; display_salgado[0]       ; F4    ; 2        ; 0            ; 23           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; display_salgado[1]       ; D5    ; 2        ; 0            ; 24           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; display_salgado[2]       ; D6    ; 2        ; 0            ; 24           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; display_salgado[3]       ; J4    ; 2        ; 0            ; 18           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; display_salgado[4]       ; L8    ; 2        ; 0            ; 19           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; display_salgado[5]       ; F3    ; 2        ; 0            ; 22           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; display_salgado[6]       ; D4    ; 2        ; 0            ; 25           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; estado[0]                ; K20   ; 5        ; 50           ; 17           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; estado[1]                ; R12   ; 7        ; 33           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; estado[2]                ; B15   ; 4        ; 33           ; 27           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; estado_devolve           ; V22   ; 6        ; 50           ; 7            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; estado_esperando_moeda   ; W22   ; 6        ; 50           ; 5            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; estado_estoque           ; W21   ; 6        ; 50           ; 4            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; estado_inicial           ; Y21   ; 6        ; 50           ; 6            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; estado_libera_salgado    ; V21   ; 6        ; 50           ; 6            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; estado_selecao_salgado   ; Y22   ; 6        ; 50           ; 6            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; moeda_nao_permitida      ; U18   ; 6        ; 50           ; 3            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; preco_salgado[0]         ; M18   ; 6        ; 50           ; 13           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; preco_salgado[1]         ; N21   ; 6        ; 50           ; 12           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; preco_salgado[2]         ; AB13  ; 7        ; 29           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; preco_salgado[3]         ; U13   ; 7        ; 31           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; preco_salgado[4]         ; K21   ; 5        ; 50           ; 15           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; preco_salgado[5]         ; C13   ; 4        ; 31           ; 27           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; preco_salgado[6]         ; Y13   ; 7        ; 31           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; preco_salgado[7]         ; P15   ; 6        ; 50           ; 11           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; preco_salgado[8]         ; N22   ; 6        ; 50           ; 12           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; preco_salgado[9]         ; AA17  ; 7        ; 37           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; salgado_invalido         ; R17   ; 6        ; 50           ; 5            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; salgado_liberado         ; U21   ; 6        ; 50           ; 7            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sem_estoque              ; R18   ; 6        ; 50           ; 8            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; troco[0]                 ; R20   ; 6        ; 50           ; 10           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; troco[1]                 ; AB11  ; 8        ; 24           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; troco[2]                 ; R21   ; 6        ; 50           ; 10           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; troco[3]                 ; G12   ; 4        ; 31           ; 27           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; troco[4]                 ; AA11  ; 8        ; 24           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; troco[5]                 ; AA13  ; 7        ; 29           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; troco[6]                 ; AA16  ; 7        ; 35           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; troco[7]                 ; AA12  ; 7        ; 29           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; troco[8]                 ; T12   ; 7        ; 31           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; troco[9]                 ; AB12  ; 7        ; 29           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; valor_inserido[0]        ; H12   ; 4        ; 31           ; 27           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; valor_inserido[1]        ; B13   ; 4        ; 26           ; 27           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; valor_inserido[2]        ; B14   ; 4        ; 29           ; 27           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; valor_inserido[3]        ; A14   ; 4        ; 29           ; 27           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; valor_inserido[4]        ; A13   ; 4        ; 26           ; 27           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; valor_inserido[5]        ; F12   ; 4        ; 31           ; 27           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; valor_inserido[6]        ; E11   ; 3        ; 22           ; 27           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; valor_inserido[7]        ; B11   ; 3        ; 22           ; 27           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; valor_inserido[8]        ; A11   ; 3        ; 22           ; 27           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; valor_inserido[9]        ; D11   ; 3        ; 22           ; 27           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
+--------------------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 2 / 41 ( 5 % )   ; 3.3V          ; --           ;
; 2        ; 31 / 33 ( 94 % ) ; 3.3V          ; --           ;
; 3        ; 6 / 43 ( 14 % )  ; 3.3V          ; --           ;
; 4        ; 9 / 40 ( 23 % )  ; 3.3V          ; --           ;
; 5        ; 4 / 39 ( 10 % )  ; 3.3V          ; --           ;
; 6        ; 23 / 36 ( 64 % ) ; 3.3V          ; --           ;
; 7        ; 15 / 40 ( 38 % ) ; 3.3V          ; --           ;
; 8        ; 8 / 43 ( 19 % )  ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A2       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A3       ; 325        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A4       ; 324        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A5       ; 322        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A6       ; 320        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A7       ; 306        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A8       ; 304        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A9       ; 298        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A10      ; 293        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A11      ; 287        ; 3        ; valor_inserido[8]                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A12      ; 283        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A13      ; 281        ; 4        ; valor_inserido[4]                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A14      ; 279        ; 4        ; valor_inserido[3]                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A15      ; 273        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A16      ; 271        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A17      ; 265        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A18      ; 251        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A19      ; 249        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A20      ; 247        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A21      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA2      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA3      ; 82         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA4      ; 85         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA5      ; 89         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA6      ; 97         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA7      ; 103        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA8      ; 111        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA9      ; 114        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA10     ; 120        ; 8        ; devolucao[4]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AA11     ; 122        ; 8        ; troco[4]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AA12     ; 128        ; 7        ; troco[7]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AA13     ; 130        ; 7        ; troco[5]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AA14     ; 136        ; 7        ; devolucao[5]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AA15     ; 138        ; 7        ; devolucao[7]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AA16     ; 140        ; 7        ; troco[6]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AA17     ; 144        ; 7        ; preco_salgado[9]                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AA18     ; 153        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA19     ; 162        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA20     ; 164        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA21     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA22     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB1      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB2      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB3      ; 83         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB4      ; 84         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB5      ; 88         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB6      ; 96         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB7      ; 102        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB8      ; 110        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB9      ; 113        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB10     ; 119        ; 8        ; devolucao[8]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AB11     ; 121        ; 8        ; troco[1]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AB12     ; 127        ; 7        ; troco[9]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AB13     ; 129        ; 7        ; preco_salgado[2]                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AB14     ; 135        ; 7        ; devolucao[9]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AB15     ; 137        ; 7        ; devolucao[6]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AB16     ; 139        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB17     ; 143        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB18     ; 152        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB19     ; 161        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB20     ; 163        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB21     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB22     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 326        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B4       ; 323        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B5       ; 321        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B6       ; 319        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B7       ; 305        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B8       ; 303        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B9       ; 297        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B10      ; 292        ; 3        ; devolucao[3]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B11      ; 286        ; 3        ; valor_inserido[7]                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B12      ; 282        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B13      ; 280        ; 4        ; valor_inserido[1]                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B14      ; 278        ; 4        ; valor_inserido[2]                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B15      ; 272        ; 4        ; estado[2]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B16      ; 270        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B17      ; 264        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B18      ; 250        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B19      ; 248        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B20      ; 246        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B21      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B22      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C1       ; 8          ; 2        ; display_moeda_centena[3]                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C2       ; 9          ; 2        ; display_moeda_centena[2]                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C3       ; 1          ; 2        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; C4       ; 0          ; 2        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; C5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C7       ; 315        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C9       ; 310        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C10      ; 296        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C11      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C12      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C13      ; 275        ; 4        ; preco_salgado[5]                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C14      ; 260        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C16      ; 254        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C17      ; 245        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C18      ; 244        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C19      ; 238        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C20      ; 239        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C21      ; 236        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C22      ; 237        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D1       ; 14         ; 2        ; display_moeda_dezena[6]                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D2       ; 15         ; 2        ; display_moeda_dezena[5]                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D3       ; 2          ; 2        ; display_moeda_centena[6]                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D4       ; 3          ; 2        ; display_salgado[6]                       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D5       ; 4          ; 2        ; display_salgado[1]                       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D6       ; 5          ; 2        ; display_salgado[2]                       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D7       ; 311        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D8       ; 309        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D9       ; 302        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D11      ; 289        ; 3        ; valor_inserido[9]                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D12      ; 284        ; 3        ; clock                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D14      ; 267        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D15      ; 259        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D16      ; 255        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D17      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D19      ; 240        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D20      ; 241        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D21      ; 229        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D22      ; 230        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E1       ; 20         ; 2        ; display_moeda_dezena[0]                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E2       ; 21         ; 2        ; display_moeda_unidade[6]                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E3       ; 6          ; 2        ; display_moeda_centena[4]                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E4       ; 7          ; 2        ; display_moeda_centena[5]                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E5       ;            ;          ; VCCD_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E6       ;            ;          ; VCCA_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E7       ; 316        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E8       ; 308        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E9       ; 301        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E10      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E11      ; 288        ; 3        ; valor_inserido[6]                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; E12      ; 285        ; 3        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E13      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E14      ; 266        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E15      ; 256        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E16      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E17      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E18      ; 243        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E19      ; 242        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E20      ; 234        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E21      ; 227        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E22      ; 228        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F1       ; 22         ; 2        ; display_moeda_unidade[5]                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F2       ; 23         ; 2        ; display_moeda_unidade[4]                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F3       ; 13         ; 2        ; display_salgado[5]                       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F4       ; 10         ; 2        ; display_salgado[0]                       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F5       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ;            ;          ; GNDA_PLL3                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F8       ; 312        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F9       ; 307        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F10      ; 295        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F11      ; 294        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F12      ; 276        ; 4        ; valor_inserido[5]                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F13      ; 269        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F14      ; 268        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F15      ; 262        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F16      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F17      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F18      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F20      ; 235        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F21      ; 223        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F22      ; 224        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G1       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G2       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G3       ; 16         ; 2        ; display_moeda_dezena[4]                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G4       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G5       ; 12         ; 2        ; display_moeda_centena[0]                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G6       ; 11         ; 2        ; display_moeda_centena[1]                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G7       ; 317        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G8       ; 313        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G9       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G11      ; 291        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G12      ; 277        ; 4        ; troco[3]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G14      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G15      ; 261        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G16      ; 252        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G17      ; 231        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G18      ; 232        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G19      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G20      ; 233        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G21      ; 221        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G22      ; 222        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H1       ; 24         ; 2        ; display_moeda_unidade[3]                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H2       ; 25         ; 2        ; display_moeda_unidade[2]                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H3       ; 27         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H4       ; 17         ; 2        ; display_moeda_dezena[3]                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H5       ; 18         ; 2        ; display_moeda_dezena[2]                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H6       ; 19         ; 2        ; display_moeda_dezena[1]                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H7       ; 318        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H8       ; 314        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H9       ; 300        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H10      ; 299        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H11      ; 290        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H12      ; 274        ; 4        ; valor_inserido[0]                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; H13      ; 263        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H14      ; 257        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H15      ; 253        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H16      ; 219        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H17      ; 226        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H18      ; 225        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H19      ; 214        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H21      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H22      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J1       ; 29         ; 2        ; display_moeda_unidade[1]                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J2       ; 30         ; 2        ; display_moeda_unidade[0]                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J3       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ; 28         ; 2        ; display_salgado[3]                       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J5       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J7       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J14      ; 258        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J15      ; 220        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J16      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J17      ; 218        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J18      ; 217        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J19      ; 216        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J20      ; 213        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J21      ; 211        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J22      ; 212        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K1       ; 37         ; 2        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K2       ; 32         ; 2        ; #TCK                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K4       ; 36         ; 2        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ; 31         ; 2        ; #TDI                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K6       ; 33         ; 2        ; #TMS                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K17      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K18      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K20      ; 215        ; 5        ; estado[0]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K21      ; 209        ; 5        ; preco_salgado[4]                         ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K22      ; 210        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L1       ; 38         ; 2        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L2       ; 39         ; 2        ; reset                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L3       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L4       ; 40         ; 2        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L5       ; 34         ; 2        ; #TDO                                     ; output ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ; 35         ; 2        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L7       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L8       ; 26         ; 2        ; display_salgado[4]                       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ; 208        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L19      ; 207        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L20      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L21      ; 205        ; 5        ; liberar                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L22      ; 206        ; 5        ; prosseguir                               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M1       ; 41         ; 1        ; inicia                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M2       ; 42         ; 1        ; salgado_escolhido[2]                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M3       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ; 43         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M6       ; 44         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M7       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M17      ; 198        ; 6        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M18      ; 202        ; 6        ; preco_salgado[0]                         ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M19      ; 201        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M20      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M21      ; 203        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M22      ; 204        ; 6        ; moeda[0]                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N1       ; 45         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N2       ; 46         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N3       ; 51         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N4       ; 52         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N5       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N6       ; 49         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N7       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N15      ; 194        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N17      ; 197        ; 6        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N18      ; 196        ; 6        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ; 195        ; 6        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N21      ; 199        ; 6        ; preco_salgado[1]                         ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N22      ; 200        ; 6        ; preco_salgado[8]                         ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P1       ; 47         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P2       ; 48         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P3       ; 50         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P4       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P5       ; 55         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P6       ; 56         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P7       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P8       ; 95         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P9       ; 94         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ; 193        ; 6        ; preco_salgado[7]                         ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P16      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P17      ; 186        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P18      ; 187        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P19      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P22      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R1       ; 57         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R2       ; 58         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R4       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R5       ; 63         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R6       ; 64         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R7       ; 54         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R8       ; 53         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R9       ; 109        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R10      ; 108        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R11      ; 116        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R12      ; 134        ; 7        ; estado[1]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; R13      ; 145        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R14      ; 150        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R15      ; 151        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R16      ; 155        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R17      ; 177        ; 6        ; salgado_invalido                         ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R18      ; 184        ; 6        ; sem_estoque                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R19      ; 185        ; 6        ; devolucao[0]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; R20      ; 192        ; 6        ; troco[0]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; R21      ; 190        ; 6        ; troco[2]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; R22      ; 191        ; 6        ; cancelar                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T1       ; 59         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T2       ; 60         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T3       ; 69         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T4       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T5       ; 67         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T6       ; 68         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T7       ; 91         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T8       ; 90         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T9       ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T11      ; 115        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T12      ; 131        ; 7        ; troco[8]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; T13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T14      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T15      ; 147        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T16      ; 156        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T17      ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T18      ; 171        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T19      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ; 188        ; 6        ; confirma_salgado                         ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T22      ; 189        ; 6        ; confirma_moeda                           ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U1       ; 61         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U2       ; 62         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U3       ; 70         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U4       ; 80         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U5       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U6       ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U7       ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U8       ; 92         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U9       ; 106        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U10      ; 107        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U11      ; 123        ; 8        ; salgado_escolhido[1]                     ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U12      ; 124        ; 8        ; salgado_escolhido[0]                     ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U13      ; 132        ; 7        ; preco_salgado[3]                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; U14      ; 146        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U15      ; 157        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U16      ;            ;          ; VCCA_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; VCCD_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U18      ; 170        ; 6        ; moeda_nao_permitida                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U19      ; 172        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U20      ; 176        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U21      ; 182        ; 6        ; salgado_liberado                         ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U22      ; 183        ; 6        ; devolvido                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V1       ; 65         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V2       ; 66         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V4       ; 81         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V5       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V6       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V7       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V8       ; 98         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V9       ; 101        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V10      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V11      ; 118        ; 8        ; devolucao[1]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; V12      ; 126        ; 7        ; moeda[1]                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V13      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V14      ; 142        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V15      ; 158        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V16      ;            ;          ; GNDA_PLL4                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ; 166        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V20      ; 173        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V21      ; 180        ; 6        ; estado_libera_salgado                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V22      ; 181        ; 6        ; estado_devolve                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W1       ; 71         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W2       ; 72         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W3       ; 75         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W4       ; 76         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W5       ; 79         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W6       ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W7       ; 99         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W8       ; 100        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W9       ; 105        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W11      ; 117        ; 8        ; devolucao[2]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; W12      ; 125        ; 7        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; W13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ; 141        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W15      ; 149        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W16      ; 160        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W17      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W18      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; W19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W20      ; 167        ; 6        ; ~LVDS91p/nCEO~                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; W21      ; 174        ; 6        ; estado_estoque                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W22      ; 175        ; 6        ; estado_esperando_moeda                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y1       ; 73         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y2       ; 74         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y3       ; 77         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y4       ; 78         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y5       ; 86         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y6       ; 87         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y7       ; 93         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y9       ; 104        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y10      ; 112        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y11      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; Y12      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; Y13      ; 133        ; 7        ; preco_salgado[6]                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; Y14      ; 148        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y16      ; 154        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y17      ; 159        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y18      ; 165        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y19      ; 168        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y20      ; 169        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y21      ; 178        ; 6        ; estado_inicial                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y22      ; 179        ; 6        ; estado_selecao_salgado                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                    ;
+----------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node             ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                              ; Library Name ;
+----------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------------------------+--------------+
; |MaquinaSalgados                       ; 2248 (508)  ; 48 (48)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 95   ; 0            ; 2200 (460)   ; 2 (2)             ; 46 (46)          ; |MaquinaSalgados                                                                                                 ; work         ;
;    |lpm_divide:Div0|                   ; 150 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 150 (0)      ; 0 (0)             ; 0 (0)            ; |MaquinaSalgados|lpm_divide:Div0                                                                                 ; work         ;
;       |lpm_divide_5so:auto_generated|  ; 150 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 150 (0)      ; 0 (0)             ; 0 (0)            ; |MaquinaSalgados|lpm_divide:Div0|lpm_divide_5so:auto_generated                                                   ; work         ;
;          |abs_divider_ibg:divider|     ; 150 (22)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 150 (22)     ; 0 (0)             ; 0 (0)            ; |MaquinaSalgados|lpm_divide:Div0|lpm_divide_5so:auto_generated|abs_divider_ibg:divider                           ; work         ;
;             |alt_u_div_g2f:divider|    ; 116 (116)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 116 (116)    ; 0 (0)             ; 0 (0)            ; |MaquinaSalgados|lpm_divide:Div0|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider     ; work         ;
;             |lpm_abs_ur9:my_abs_num|   ; 12 (12)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 0 (0)            ; |MaquinaSalgados|lpm_divide:Div0|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|lpm_abs_ur9:my_abs_num    ; work         ;
;    |lpm_divide:Div1|                   ; 144 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 144 (0)      ; 0 (0)             ; 0 (0)            ; |MaquinaSalgados|lpm_divide:Div1                                                                                 ; work         ;
;       |lpm_divide_5so:auto_generated|  ; 144 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 144 (0)      ; 0 (0)             ; 0 (0)            ; |MaquinaSalgados|lpm_divide:Div1|lpm_divide_5so:auto_generated                                                   ; work         ;
;          |abs_divider_ibg:divider|     ; 144 (15)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 144 (15)     ; 0 (0)             ; 0 (0)            ; |MaquinaSalgados|lpm_divide:Div1|lpm_divide_5so:auto_generated|abs_divider_ibg:divider                           ; work         ;
;             |alt_u_div_g2f:divider|    ; 116 (116)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 116 (116)    ; 0 (0)             ; 0 (0)            ; |MaquinaSalgados|lpm_divide:Div1|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider     ; work         ;
;             |lpm_abs_ur9:my_abs_num|   ; 13 (13)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 0 (0)            ; |MaquinaSalgados|lpm_divide:Div1|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|lpm_abs_ur9:my_abs_num    ; work         ;
;    |lpm_divide:Div2|                   ; 164 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 164 (0)      ; 0 (0)             ; 0 (0)            ; |MaquinaSalgados|lpm_divide:Div2                                                                                 ; work         ;
;       |lpm_divide_5so:auto_generated|  ; 164 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 164 (0)      ; 0 (0)             ; 0 (0)            ; |MaquinaSalgados|lpm_divide:Div2|lpm_divide_5so:auto_generated                                                   ; work         ;
;          |abs_divider_ibg:divider|     ; 164 (36)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 164 (36)     ; 0 (0)             ; 0 (0)            ; |MaquinaSalgados|lpm_divide:Div2|lpm_divide_5so:auto_generated|abs_divider_ibg:divider                           ; work         ;
;             |alt_u_div_g2f:divider|    ; 116 (116)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 116 (116)    ; 0 (0)             ; 0 (0)            ; |MaquinaSalgados|lpm_divide:Div2|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider     ; work         ;
;             |lpm_abs_ur9:my_abs_num|   ; 12 (12)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 0 (0)            ; |MaquinaSalgados|lpm_divide:Div2|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|lpm_abs_ur9:my_abs_num    ; work         ;
;    |lpm_divide:Div3|                   ; 143 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 143 (0)      ; 0 (0)             ; 0 (0)            ; |MaquinaSalgados|lpm_divide:Div3                                                                                 ; work         ;
;       |lpm_divide_5so:auto_generated|  ; 143 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 143 (0)      ; 0 (0)             ; 0 (0)            ; |MaquinaSalgados|lpm_divide:Div3|lpm_divide_5so:auto_generated                                                   ; work         ;
;          |abs_divider_ibg:divider|     ; 143 (15)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 143 (15)     ; 0 (0)             ; 0 (0)            ; |MaquinaSalgados|lpm_divide:Div3|lpm_divide_5so:auto_generated|abs_divider_ibg:divider                           ; work         ;
;             |alt_u_div_g2f:divider|    ; 116 (116)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 116 (116)    ; 0 (0)             ; 0 (0)            ; |MaquinaSalgados|lpm_divide:Div3|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider     ; work         ;
;             |lpm_abs_ur9:my_abs_num|   ; 12 (12)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 0 (0)            ; |MaquinaSalgados|lpm_divide:Div3|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|lpm_abs_ur9:my_abs_num    ; work         ;
;    |lpm_divide:Div4|                   ; 164 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 164 (0)      ; 0 (0)             ; 0 (0)            ; |MaquinaSalgados|lpm_divide:Div4                                                                                 ; work         ;
;       |lpm_divide_5so:auto_generated|  ; 164 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 164 (0)      ; 0 (0)             ; 0 (0)            ; |MaquinaSalgados|lpm_divide:Div4|lpm_divide_5so:auto_generated                                                   ; work         ;
;          |abs_divider_ibg:divider|     ; 164 (36)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 164 (36)     ; 0 (0)             ; 0 (0)            ; |MaquinaSalgados|lpm_divide:Div4|lpm_divide_5so:auto_generated|abs_divider_ibg:divider                           ; work         ;
;             |alt_u_div_g2f:divider|    ; 116 (116)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 116 (116)    ; 0 (0)             ; 0 (0)            ; |MaquinaSalgados|lpm_divide:Div4|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider     ; work         ;
;             |lpm_abs_ur9:my_abs_num|   ; 12 (12)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 0 (0)            ; |MaquinaSalgados|lpm_divide:Div4|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|lpm_abs_ur9:my_abs_num    ; work         ;
;    |lpm_divide:Div5|                   ; 143 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 143 (0)      ; 0 (0)             ; 0 (0)            ; |MaquinaSalgados|lpm_divide:Div5                                                                                 ; work         ;
;       |lpm_divide_5so:auto_generated|  ; 143 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 143 (0)      ; 0 (0)             ; 0 (0)            ; |MaquinaSalgados|lpm_divide:Div5|lpm_divide_5so:auto_generated                                                   ; work         ;
;          |abs_divider_ibg:divider|     ; 143 (15)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 143 (15)     ; 0 (0)             ; 0 (0)            ; |MaquinaSalgados|lpm_divide:Div5|lpm_divide_5so:auto_generated|abs_divider_ibg:divider                           ; work         ;
;             |alt_u_div_g2f:divider|    ; 116 (116)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 116 (116)    ; 0 (0)             ; 0 (0)            ; |MaquinaSalgados|lpm_divide:Div5|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider     ; work         ;
;             |lpm_abs_ur9:my_abs_num|   ; 12 (12)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 0 (0)            ; |MaquinaSalgados|lpm_divide:Div5|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|lpm_abs_ur9:my_abs_num    ; work         ;
;    |lpm_divide:Mod0|                   ; 136 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 136 (0)      ; 0 (0)             ; 0 (0)            ; |MaquinaSalgados|lpm_divide:Mod0                                                                                 ; work         ;
;       |lpm_divide_q7m:auto_generated|  ; 136 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 136 (0)      ; 0 (0)             ; 0 (0)            ; |MaquinaSalgados|lpm_divide:Mod0|lpm_divide_q7m:auto_generated                                                   ; work         ;
;          |sign_div_unsign_1nh:divider| ; 136 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 136 (0)      ; 0 (0)             ; 0 (0)            ; |MaquinaSalgados|lpm_divide:Mod0|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider                       ; work         ;
;             |alt_u_div_45f:divider|    ; 136 (136)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 136 (136)    ; 0 (0)             ; 0 (0)            ; |MaquinaSalgados|lpm_divide:Mod0|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider ; work         ;
;    |lpm_divide:Mod1|                   ; 136 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 136 (0)      ; 0 (0)             ; 0 (0)            ; |MaquinaSalgados|lpm_divide:Mod1                                                                                 ; work         ;
;       |lpm_divide_q7m:auto_generated|  ; 136 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 136 (0)      ; 0 (0)             ; 0 (0)            ; |MaquinaSalgados|lpm_divide:Mod1|lpm_divide_q7m:auto_generated                                                   ; work         ;
;          |sign_div_unsign_1nh:divider| ; 136 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 136 (0)      ; 0 (0)             ; 0 (0)            ; |MaquinaSalgados|lpm_divide:Mod1|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider                       ; work         ;
;             |alt_u_div_45f:divider|    ; 136 (136)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 136 (136)    ; 0 (0)             ; 0 (0)            ; |MaquinaSalgados|lpm_divide:Mod1|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider ; work         ;
;    |lpm_divide:Mod2|                   ; 136 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 136 (0)      ; 0 (0)             ; 0 (0)            ; |MaquinaSalgados|lpm_divide:Mod2                                                                                 ; work         ;
;       |lpm_divide_q7m:auto_generated|  ; 136 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 136 (0)      ; 0 (0)             ; 0 (0)            ; |MaquinaSalgados|lpm_divide:Mod2|lpm_divide_q7m:auto_generated                                                   ; work         ;
;          |sign_div_unsign_1nh:divider| ; 136 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 136 (0)      ; 0 (0)             ; 0 (0)            ; |MaquinaSalgados|lpm_divide:Mod2|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider                       ; work         ;
;             |alt_u_div_45f:divider|    ; 136 (136)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 136 (136)    ; 0 (0)             ; 0 (0)            ; |MaquinaSalgados|lpm_divide:Mod2|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider ; work         ;
;    |lpm_divide:Mod3|                   ; 144 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 144 (0)      ; 0 (0)             ; 0 (0)            ; |MaquinaSalgados|lpm_divide:Mod3                                                                                 ; work         ;
;       |lpm_divide_q7m:auto_generated|  ; 144 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 144 (0)      ; 0 (0)             ; 0 (0)            ; |MaquinaSalgados|lpm_divide:Mod3|lpm_divide_q7m:auto_generated                                                   ; work         ;
;          |sign_div_unsign_1nh:divider| ; 144 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 144 (0)      ; 0 (0)             ; 0 (0)            ; |MaquinaSalgados|lpm_divide:Mod3|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider                       ; work         ;
;             |alt_u_div_45f:divider|    ; 144 (144)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 144 (144)    ; 0 (0)             ; 0 (0)            ; |MaquinaSalgados|lpm_divide:Mod3|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider ; work         ;
;    |lpm_divide:Mod4|                   ; 136 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 136 (0)      ; 0 (0)             ; 0 (0)            ; |MaquinaSalgados|lpm_divide:Mod4                                                                                 ; work         ;
;       |lpm_divide_q7m:auto_generated|  ; 136 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 136 (0)      ; 0 (0)             ; 0 (0)            ; |MaquinaSalgados|lpm_divide:Mod4|lpm_divide_q7m:auto_generated                                                   ; work         ;
;          |sign_div_unsign_1nh:divider| ; 136 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 136 (0)      ; 0 (0)             ; 0 (0)            ; |MaquinaSalgados|lpm_divide:Mod4|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider                       ; work         ;
;             |alt_u_div_45f:divider|    ; 136 (136)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 136 (136)    ; 0 (0)             ; 0 (0)            ; |MaquinaSalgados|lpm_divide:Mod4|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider ; work         ;
;    |lpm_divide:Mod5|                   ; 144 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 144 (0)      ; 0 (0)             ; 0 (0)            ; |MaquinaSalgados|lpm_divide:Mod5                                                                                 ; work         ;
;       |lpm_divide_q7m:auto_generated|  ; 144 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 144 (0)      ; 0 (0)             ; 0 (0)            ; |MaquinaSalgados|lpm_divide:Mod5|lpm_divide_q7m:auto_generated                                                   ; work         ;
;          |sign_div_unsign_1nh:divider| ; 144 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 144 (0)      ; 0 (0)             ; 0 (0)            ; |MaquinaSalgados|lpm_divide:Mod5|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider                       ; work         ;
;             |alt_u_div_45f:divider|    ; 144 (144)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 144 (144)    ; 0 (0)             ; 0 (0)            ; |MaquinaSalgados|lpm_divide:Mod5|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider ; work         ;
+----------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+---------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                               ;
+--------------------------+----------+---------------+---------------+-----------------------+-----+
; Name                     ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+--------------------------+----------+---------------+---------------+-----------------------+-----+
; sem_estoque              ; Output   ; --            ; --            ; --                    ; --  ;
; moeda_nao_permitida      ; Output   ; --            ; --            ; --                    ; --  ;
; salgado_invalido         ; Output   ; --            ; --            ; --                    ; --  ;
; devolvido                ; Output   ; --            ; --            ; --                    ; --  ;
; salgado_liberado         ; Output   ; --            ; --            ; --                    ; --  ;
; display_salgado[0]       ; Output   ; --            ; --            ; --                    ; --  ;
; display_salgado[1]       ; Output   ; --            ; --            ; --                    ; --  ;
; display_salgado[2]       ; Output   ; --            ; --            ; --                    ; --  ;
; display_salgado[3]       ; Output   ; --            ; --            ; --                    ; --  ;
; display_salgado[4]       ; Output   ; --            ; --            ; --                    ; --  ;
; display_salgado[5]       ; Output   ; --            ; --            ; --                    ; --  ;
; display_salgado[6]       ; Output   ; --            ; --            ; --                    ; --  ;
; display_moeda_centena[0] ; Output   ; --            ; --            ; --                    ; --  ;
; display_moeda_centena[1] ; Output   ; --            ; --            ; --                    ; --  ;
; display_moeda_centena[2] ; Output   ; --            ; --            ; --                    ; --  ;
; display_moeda_centena[3] ; Output   ; --            ; --            ; --                    ; --  ;
; display_moeda_centena[4] ; Output   ; --            ; --            ; --                    ; --  ;
; display_moeda_centena[5] ; Output   ; --            ; --            ; --                    ; --  ;
; display_moeda_centena[6] ; Output   ; --            ; --            ; --                    ; --  ;
; display_moeda_dezena[0]  ; Output   ; --            ; --            ; --                    ; --  ;
; display_moeda_dezena[1]  ; Output   ; --            ; --            ; --                    ; --  ;
; display_moeda_dezena[2]  ; Output   ; --            ; --            ; --                    ; --  ;
; display_moeda_dezena[3]  ; Output   ; --            ; --            ; --                    ; --  ;
; display_moeda_dezena[4]  ; Output   ; --            ; --            ; --                    ; --  ;
; display_moeda_dezena[5]  ; Output   ; --            ; --            ; --                    ; --  ;
; display_moeda_dezena[6]  ; Output   ; --            ; --            ; --                    ; --  ;
; display_moeda_unidade[0] ; Output   ; --            ; --            ; --                    ; --  ;
; display_moeda_unidade[1] ; Output   ; --            ; --            ; --                    ; --  ;
; display_moeda_unidade[2] ; Output   ; --            ; --            ; --                    ; --  ;
; display_moeda_unidade[3] ; Output   ; --            ; --            ; --                    ; --  ;
; display_moeda_unidade[4] ; Output   ; --            ; --            ; --                    ; --  ;
; display_moeda_unidade[5] ; Output   ; --            ; --            ; --                    ; --  ;
; display_moeda_unidade[6] ; Output   ; --            ; --            ; --                    ; --  ;
; estado[0]                ; Output   ; --            ; --            ; --                    ; --  ;
; estado[1]                ; Output   ; --            ; --            ; --                    ; --  ;
; estado[2]                ; Output   ; --            ; --            ; --                    ; --  ;
; estado_inicial           ; Output   ; --            ; --            ; --                    ; --  ;
; estado_selecao_salgado   ; Output   ; --            ; --            ; --                    ; --  ;
; estado_estoque           ; Output   ; --            ; --            ; --                    ; --  ;
; estado_esperando_moeda   ; Output   ; --            ; --            ; --                    ; --  ;
; estado_libera_salgado    ; Output   ; --            ; --            ; --                    ; --  ;
; estado_devolve           ; Output   ; --            ; --            ; --                    ; --  ;
; valor_inserido[0]        ; Output   ; --            ; --            ; --                    ; --  ;
; valor_inserido[1]        ; Output   ; --            ; --            ; --                    ; --  ;
; valor_inserido[2]        ; Output   ; --            ; --            ; --                    ; --  ;
; valor_inserido[3]        ; Output   ; --            ; --            ; --                    ; --  ;
; valor_inserido[4]        ; Output   ; --            ; --            ; --                    ; --  ;
; valor_inserido[5]        ; Output   ; --            ; --            ; --                    ; --  ;
; valor_inserido[6]        ; Output   ; --            ; --            ; --                    ; --  ;
; valor_inserido[7]        ; Output   ; --            ; --            ; --                    ; --  ;
; valor_inserido[8]        ; Output   ; --            ; --            ; --                    ; --  ;
; valor_inserido[9]        ; Output   ; --            ; --            ; --                    ; --  ;
; preco_salgado[0]         ; Output   ; --            ; --            ; --                    ; --  ;
; preco_salgado[1]         ; Output   ; --            ; --            ; --                    ; --  ;
; preco_salgado[2]         ; Output   ; --            ; --            ; --                    ; --  ;
; preco_salgado[3]         ; Output   ; --            ; --            ; --                    ; --  ;
; preco_salgado[4]         ; Output   ; --            ; --            ; --                    ; --  ;
; preco_salgado[5]         ; Output   ; --            ; --            ; --                    ; --  ;
; preco_salgado[6]         ; Output   ; --            ; --            ; --                    ; --  ;
; preco_salgado[7]         ; Output   ; --            ; --            ; --                    ; --  ;
; preco_salgado[8]         ; Output   ; --            ; --            ; --                    ; --  ;
; preco_salgado[9]         ; Output   ; --            ; --            ; --                    ; --  ;
; troco[0]                 ; Output   ; --            ; --            ; --                    ; --  ;
; troco[1]                 ; Output   ; --            ; --            ; --                    ; --  ;
; troco[2]                 ; Output   ; --            ; --            ; --                    ; --  ;
; troco[3]                 ; Output   ; --            ; --            ; --                    ; --  ;
; troco[4]                 ; Output   ; --            ; --            ; --                    ; --  ;
; troco[5]                 ; Output   ; --            ; --            ; --                    ; --  ;
; troco[6]                 ; Output   ; --            ; --            ; --                    ; --  ;
; troco[7]                 ; Output   ; --            ; --            ; --                    ; --  ;
; troco[8]                 ; Output   ; --            ; --            ; --                    ; --  ;
; troco[9]                 ; Output   ; --            ; --            ; --                    ; --  ;
; devolucao[0]             ; Output   ; --            ; --            ; --                    ; --  ;
; devolucao[1]             ; Output   ; --            ; --            ; --                    ; --  ;
; devolucao[2]             ; Output   ; --            ; --            ; --                    ; --  ;
; devolucao[3]             ; Output   ; --            ; --            ; --                    ; --  ;
; devolucao[4]             ; Output   ; --            ; --            ; --                    ; --  ;
; devolucao[5]             ; Output   ; --            ; --            ; --                    ; --  ;
; devolucao[6]             ; Output   ; --            ; --            ; --                    ; --  ;
; devolucao[7]             ; Output   ; --            ; --            ; --                    ; --  ;
; devolucao[8]             ; Output   ; --            ; --            ; --                    ; --  ;
; devolucao[9]             ; Output   ; --            ; --            ; --                    ; --  ;
; reset                    ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; salgado_escolhido[1]     ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; salgado_escolhido[2]     ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; salgado_escolhido[0]     ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; confirma_salgado         ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; inicia                   ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; moeda[0]                 ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; moeda[1]                 ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; confirma_moeda           ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; clock                    ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; cancelar                 ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; liberar                  ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; prosseguir               ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
+--------------------------+----------+---------------+---------------+-----------------------+-----+


+---------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                ;
+---------------------------------+-------------------+---------+
; Source Pin / Fanout             ; Pad To Core Index ; Setting ;
+---------------------------------+-------------------+---------+
; reset                           ;                   ;         ;
; salgado_escolhido[1]            ;                   ;         ;
; salgado_escolhido[2]            ;                   ;         ;
; salgado_escolhido[0]            ;                   ;         ;
; confirma_salgado                ;                   ;         ;
;      - Selector70~1             ; 1                 ; 6       ;
;      - Selector1~0              ; 1                 ; 6       ;
;      - Selector62~0             ; 1                 ; 6       ;
;      - Selector18~0             ; 1                 ; 6       ;
;      - Selector15~10            ; 1                 ; 6       ;
;      - Selector13~4             ; 1                 ; 6       ;
; inicia                          ;                   ;         ;
; moeda[0]                        ;                   ;         ;
; moeda[1]                        ;                   ;         ;
; confirma_moeda                  ;                   ;         ;
;      - valor_inserido[0]~reg0   ; 0                 ; 0       ;
;      - valor_inserido[1]~reg0   ; 0                 ; 0       ;
;      - moeda_nao_permitida~reg0 ; 0                 ; 0       ;
;      - valor_inserido[2]~reg0   ; 0                 ; 0       ;
;      - valor_inserido[3]~reg0   ; 0                 ; 0       ;
;      - valor_inserido[4]~reg0   ; 0                 ; 0       ;
;      - valor_inserido[5]~reg0   ; 0                 ; 0       ;
;      - valor_inserido[6]~reg0   ; 0                 ; 0       ;
;      - valor_inserido[7]~reg0   ; 0                 ; 0       ;
;      - valor_inserido[8]~reg0   ; 0                 ; 0       ;
;      - valor_inserido[9]~reg0   ; 0                 ; 0       ;
; clock                           ;                   ;         ;
; cancelar                        ;                   ;         ;
;      - Selector61~0             ; 0                 ; 0       ;
;      - Selector145~0            ; 1                 ; 0       ;
;      - Selector147~2            ; 1                 ; 0       ;
;      - Selector143~0            ; 1                 ; 0       ;
;      - Selector137~4            ; 1                 ; 0       ;
; liberar                         ;                   ;         ;
; prosseguir                      ;                   ;         ;
+---------------------------------+-------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                          ;
+-----------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name                        ; Location           ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Selector136~0               ; LCCOMB_X27_Y10_N6  ; 6       ; Latch enable ; yes    ; Global Clock         ; GCLK13           ; --                        ;
; Selector61~1                ; LCCOMB_X30_Y10_N26 ; 10      ; Latch enable ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; Selector62~1                ; LCCOMB_X29_Y9_N30  ; 2       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; Selector70~2                ; LCCOMB_X29_Y10_N24 ; 1       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; WideOr5~0                   ; LCCOMB_X29_Y10_N4  ; 1       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; clock                       ; PIN_D12            ; 7       ; Clock        ; no     ; --                   ; --               ; --                        ;
; clock                       ; PIN_D12            ; 32      ; Clock        ; yes    ; Global Clock         ; GCLK11           ; --                        ;
; confirma_moeda              ; PIN_T22            ; 11      ; Clock        ; no     ; --                   ; --               ; --                        ;
; estado_atual.Devolve        ; LCFF_X30_Y10_N29   ; 21      ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; estado_atual.EsperandoMoeda ; LCFF_X30_Y10_N25   ; 22      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; estado_atual.SelecaoSalgado ; LCFF_X29_Y9_N1     ; 33      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; estado~3                    ; LCCOMB_X26_Y7_N18  ; 11      ; Latch enable ; yes    ; Global Clock         ; GCLK15           ; --                        ;
; estado~4                    ; LCCOMB_X25_Y15_N24 ; 8       ; Latch enable ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; estoque_salgado1[2]~5       ; LCCOMB_X26_Y10_N26 ; 3       ; Latch enable ; yes    ; Global Clock         ; GCLK14           ; --                        ;
; estoque_salgado2[2]~5       ; LCCOMB_X29_Y10_N26 ; 3       ; Latch enable ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; estoque_salgado3[2]~6       ; LCCOMB_X29_Y10_N30 ; 3       ; Latch enable ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; estoque_salgado4[2]~5       ; LCCOMB_X26_Y10_N22 ; 3       ; Latch enable ; yes    ; Global Clock         ; GCLK12           ; --                        ;
; estoque_salgado5[3]~6       ; LCCOMB_X29_Y10_N2  ; 3       ; Latch enable ; yes    ; Global Clock         ; GCLK5            ; --                        ;
; moeda[1]                    ; PIN_V12            ; 13      ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; reset                       ; PIN_L2             ; 6       ; Latch enable ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; somador~1                   ; LCCOMB_X25_Y17_N24 ; 11      ; Async. clear ; no     ; --                   ; --               ; --                        ;
; valor_inserido[2]~13        ; LCCOMB_X27_Y17_N0  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
+-----------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                ;
+-----------------------+--------------------+---------+----------------------+------------------+---------------------------+
; Name                  ; Location           ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------+--------------------+---------+----------------------+------------------+---------------------------+
; Selector136~0         ; LCCOMB_X27_Y10_N6  ; 6       ; Global Clock         ; GCLK13           ; --                        ;
; Selector61~1          ; LCCOMB_X30_Y10_N26 ; 10      ; Global Clock         ; GCLK7            ; --                        ;
; clock                 ; PIN_D12            ; 32      ; Global Clock         ; GCLK11           ; --                        ;
; estado~3              ; LCCOMB_X26_Y7_N18  ; 11      ; Global Clock         ; GCLK15           ; --                        ;
; estado~4              ; LCCOMB_X25_Y15_N24 ; 8       ; Global Clock         ; GCLK9            ; --                        ;
; estoque_salgado1[2]~5 ; LCCOMB_X26_Y10_N26 ; 3       ; Global Clock         ; GCLK14           ; --                        ;
; estoque_salgado2[2]~5 ; LCCOMB_X29_Y10_N26 ; 3       ; Global Clock         ; GCLK4            ; --                        ;
; estoque_salgado3[2]~6 ; LCCOMB_X29_Y10_N30 ; 3       ; Global Clock         ; GCLK6            ; --                        ;
; estoque_salgado4[2]~5 ; LCCOMB_X26_Y10_N22 ; 3       ; Global Clock         ; GCLK12           ; --                        ;
; estoque_salgado5[3]~6 ; LCCOMB_X29_Y10_N2  ; 3       ; Global Clock         ; GCLK5            ; --                        ;
; reset                 ; PIN_L2             ; 6       ; Global Clock         ; GCLK2            ; --                        ;
+-----------------------+--------------------+---------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                       ;
+-----------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                        ; Fan-Out ;
+-----------------------------------------------------------------------------------------------------------------------------+---------+
; reset                                                                                                                       ; 61      ;
; Add13~18                                                                                                                    ; 56      ;
; Add11~18                                                                                                                    ; 56      ;
; Add9~18                                                                                                                     ; 48      ;
; estado_atual.LiberaSalgado                                                                                                  ; 43      ;
; salgado_escolhido[0]                                                                                                        ; 33      ;
; estado_atual.SelecaoSalgado                                                                                                 ; 33      ;
; salgado_escolhido[1]                                                                                                        ; 32      ;
; Add14~20                                                                                                                    ; 32      ;
; Add12~20                                                                                                                    ; 32      ;
; Add10~18                                                                                                                    ; 31      ;
; salgado_escolhido[2]                                                                                                        ; 30      ;
; lpm_divide:Mod5|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|add_sub_7_result_int[8]~14  ; 24      ;
; lpm_divide:Mod3|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|add_sub_7_result_int[8]~14  ; 24      ;
; lpm_divide:Mod4|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|add_sub_7_result_int[8]~14  ; 23      ;
; lpm_divide:Mod2|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|add_sub_7_result_int[8]~14  ; 23      ;
; lpm_divide:Mod1|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|add_sub_7_result_int[8]~14  ; 23      ;
; lpm_divide:Mod0|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|add_sub_7_result_int[8]~14  ; 23      ;
; estado_atual.EsperandoMoeda                                                                                                 ; 22      ;
; estado_atual.Devolve                                                                                                        ; 21      ;
; estado_atual.Inicial                                                                                                        ; 21      ;
; lpm_divide:Mod5|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|add_sub_6_result_int[7]~12  ; 21      ;
; lpm_divide:Mod3|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|add_sub_6_result_int[7]~12  ; 21      ;
; lpm_divide:Mod4|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|add_sub_6_result_int[7]~12  ; 20      ;
; lpm_divide:Mod2|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|add_sub_6_result_int[7]~12  ; 20      ;
; lpm_divide:Mod1|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|add_sub_6_result_int[7]~12  ; 20      ;
; lpm_divide:Mod0|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|add_sub_6_result_int[7]~12  ; 20      ;
; lpm_divide:Mod5|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|add_sub_8_result_int[9]~16  ; 18      ;
; lpm_divide:Mod5|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|add_sub_5_result_int[6]~10  ; 18      ;
; lpm_divide:Mod4|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|add_sub_8_result_int[9]~16  ; 18      ;
; lpm_divide:Mod3|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|add_sub_8_result_int[9]~16  ; 18      ;
; lpm_divide:Mod3|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|add_sub_5_result_int[6]~10  ; 18      ;
; lpm_divide:Mod2|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|add_sub_8_result_int[9]~16  ; 18      ;
; lpm_divide:Mod1|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|add_sub_8_result_int[9]~16  ; 18      ;
; lpm_divide:Mod0|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|add_sub_8_result_int[9]~16  ; 18      ;
; valor_inserido[0]~reg0                                                                                                      ; 17      ;
; lpm_divide:Div4|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|add_sub_9_result_int[6]~10      ; 17      ;
; lpm_divide:Div4|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|add_sub_8_result_int[6]~10      ; 17      ;
; lpm_divide:Div4|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|add_sub_7_result_int[6]~10      ; 17      ;
; lpm_divide:Div4|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|add_sub_6_result_int[6]~10      ; 17      ;
; lpm_divide:Div4|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|add_sub_5_result_int[6]~10      ; 17      ;
; lpm_divide:Mod4|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|add_sub_5_result_int[6]~10  ; 17      ;
; lpm_divide:Div2|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|add_sub_9_result_int[6]~10      ; 17      ;
; lpm_divide:Div2|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|add_sub_8_result_int[6]~10      ; 17      ;
; lpm_divide:Div2|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|add_sub_7_result_int[6]~10      ; 17      ;
; lpm_divide:Div2|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|add_sub_6_result_int[6]~10      ; 17      ;
; lpm_divide:Div2|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|add_sub_5_result_int[6]~10      ; 17      ;
; lpm_divide:Mod2|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|add_sub_5_result_int[6]~10  ; 17      ;
; lpm_divide:Mod1|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|add_sub_5_result_int[6]~10  ; 17      ;
; lpm_divide:Div0|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|add_sub_9_result_int[6]~10      ; 17      ;
; lpm_divide:Div0|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|add_sub_8_result_int[6]~10      ; 17      ;
; lpm_divide:Div0|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|add_sub_7_result_int[6]~10      ; 17      ;
; lpm_divide:Div0|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|add_sub_6_result_int[6]~10      ; 17      ;
; lpm_divide:Div0|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|add_sub_5_result_int[6]~10      ; 17      ;
; lpm_divide:Mod0|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|add_sub_5_result_int[6]~10  ; 17      ;
; lpm_divide:Div4|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|add_sub_4_result_int[5]~8       ; 16      ;
; lpm_divide:Div2|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|add_sub_4_result_int[5]~8       ; 16      ;
; lpm_divide:Div0|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|add_sub_4_result_int[5]~8       ; 16      ;
; lpm_divide:Div5|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|add_sub_9_result_int[6]~10      ; 15      ;
; lpm_divide:Div5|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|add_sub_8_result_int[6]~10      ; 15      ;
; lpm_divide:Div5|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|add_sub_7_result_int[6]~10      ; 15      ;
; lpm_divide:Div5|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|add_sub_6_result_int[6]~10      ; 15      ;
; lpm_divide:Div5|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|add_sub_5_result_int[6]~10      ; 15      ;
; lpm_divide:Mod5|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|add_sub_4_result_int[5]~8   ; 15      ;
; lpm_divide:Div3|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|add_sub_9_result_int[6]~10      ; 15      ;
; lpm_divide:Div3|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|add_sub_8_result_int[6]~10      ; 15      ;
; lpm_divide:Div3|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|add_sub_7_result_int[6]~10      ; 15      ;
; lpm_divide:Div3|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|add_sub_6_result_int[6]~10      ; 15      ;
; lpm_divide:Div3|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|add_sub_5_result_int[6]~10      ; 15      ;
; lpm_divide:Mod3|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|add_sub_4_result_int[5]~8   ; 15      ;
; lpm_divide:Div1|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|add_sub_9_result_int[6]~10      ; 15      ;
; lpm_divide:Div1|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|add_sub_8_result_int[6]~10      ; 15      ;
; lpm_divide:Div1|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|add_sub_7_result_int[6]~10      ; 15      ;
; lpm_divide:Div1|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|add_sub_6_result_int[6]~10      ; 15      ;
; lpm_divide:Div1|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|add_sub_5_result_int[6]~10      ; 15      ;
; troco[0]$latch                                                                                                              ; 14      ;
; lpm_divide:Div5|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|add_sub_4_result_int[5]~8       ; 14      ;
; lpm_divide:Div4|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|add_sub_10_result_int[6]~10     ; 14      ;
; lpm_divide:Mod4|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|add_sub_4_result_int[5]~8   ; 14      ;
; lpm_divide:Div3|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|add_sub_4_result_int[5]~8       ; 14      ;
; lpm_divide:Div2|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|add_sub_10_result_int[6]~10     ; 14      ;
; lpm_divide:Mod2|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|add_sub_4_result_int[5]~8   ; 14      ;
; lpm_divide:Div1|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|add_sub_4_result_int[5]~8       ; 14      ;
; lpm_divide:Mod1|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|add_sub_4_result_int[5]~8   ; 14      ;
; lpm_divide:Div0|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|add_sub_10_result_int[6]~10     ; 14      ;
; lpm_divide:Mod0|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|add_sub_4_result_int[5]~8   ; 14      ;
; moeda[1]                                                                                                                    ; 13      ;
; lpm_divide:Div5|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|add_sub_10_result_int[6]~10     ; 13      ;
; lpm_divide:Div3|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|add_sub_10_result_int[6]~10     ; 13      ;
; lpm_divide:Div1|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|add_sub_10_result_int[6]~10     ; 13      ;
; valor_inserido[9]~reg0                                                                                                      ; 13      ;
; valor_inserido[6]~reg0                                                                                                      ; 13      ;
; valor_inserido[5]~reg0                                                                                                      ; 13      ;
; valor_inserido[4]~reg0                                                                                                      ; 13      ;
; valor_inserido[3]~reg0                                                                                                      ; 13      ;
; moeda[0]                                                                                                                    ; 12      ;
; devolucao[0]$latch                                                                                                          ; 12      ;
; valor_inserido[1]~reg0                                                                                                      ; 12      ;
; lpm_divide:Mod5|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|add_sub_3_result_int[4]~6   ; 12      ;
; lpm_divide:Mod3|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|add_sub_3_result_int[4]~6   ; 12      ;
; valor_inserido[8]~reg0                                                                                                      ; 12      ;
; valor_inserido[7]~reg0                                                                                                      ; 12      ;
; valor_inserido[2]~reg0                                                                                                      ; 12      ;
; confirma_moeda                                                                                                              ; 11      ;
; lpm_divide:Mod4|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[91]~153            ; 11      ;
; lpm_divide:Mod2|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[91]~153            ; 11      ;
; lpm_divide:Mod0|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[91]~153            ; 11      ;
; somador~1                                                                                                                   ; 11      ;
; lpm_divide:Mod4|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|add_sub_3_result_int[4]~6   ; 11      ;
; lpm_divide:Mod2|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|add_sub_3_result_int[4]~6   ; 11      ;
; lpm_divide:Mod1|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|add_sub_3_result_int[4]~6   ; 11      ;
; lpm_divide:Mod0|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|add_sub_3_result_int[4]~6   ; 11      ;
; display_moeda_centena[2]~6                                                                                                  ; 10      ;
; display_moeda_centena[2]~5                                                                                                  ; 10      ;
; lpm_divide:Mod5|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[92]~161            ; 10      ;
; lpm_divide:Mod5|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[91]~160            ; 10      ;
; lpm_divide:Mod5|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[90]~159            ; 10      ;
; lpm_divide:Mod4|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[92]~152            ; 10      ;
; lpm_divide:Mod3|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[92]~161            ; 10      ;
; lpm_divide:Mod3|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[91]~160            ; 10      ;
; lpm_divide:Mod3|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[90]~159            ; 10      ;
; lpm_divide:Mod2|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[92]~152            ; 10      ;
; display_moeda_centena[2]~4                                                                                                  ; 10      ;
; lpm_divide:Mod1|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[91]~200            ; 10      ;
; lpm_divide:Mod1|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[92]~199            ; 10      ;
; lpm_divide:Mod0|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[92]~152            ; 10      ;
; lpm_divide:Mod5|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|add_sub_9_result_int[10]~20 ; 10      ;
; lpm_divide:Mod3|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|add_sub_9_result_int[10]~20 ; 10      ;
; troco[6]$latch                                                                                                              ; 9       ;
; troco[5]$latch                                                                                                              ; 9       ;
; troco[4]$latch                                                                                                              ; 9       ;
; troco[3]$latch                                                                                                              ; 9       ;
; lpm_divide:Div0|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|quotient[0]~19                                        ; 9       ;
; lpm_divide:Div1|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|quotient[0]~2                                         ; 9       ;
; estado_atual.Estoque                                                                                                        ; 9       ;
; lpm_divide:Mod4|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|add_sub_9_result_int[10]~18 ; 9       ;
; lpm_divide:Mod2|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|add_sub_9_result_int[10]~18 ; 9       ;
; lpm_divide:Mod1|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|add_sub_9_result_int[10]~18 ; 9       ;
; lpm_divide:Mod0|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|add_sub_9_result_int[10]~18 ; 9       ;
; troco[9]$latch                                                                                                              ; 8       ;
; troco[8]$latch                                                                                                              ; 8       ;
; troco[7]$latch                                                                                                              ; 8       ;
; troco[2]$latch                                                                                                              ; 8       ;
; troco[1]$latch                                                                                                              ; 8       ;
; valor_inserido[2]~13                                                                                                        ; 8       ;
; Equal91~1                                                                                                                   ; 8       ;
; Equal31~1                                                                                                                   ; 8       ;
; Equal61~1                                                                                                                   ; 8       ;
; Equal81~1                                                                                                                   ; 8       ;
; Equal21~1                                                                                                                   ; 8       ;
; Equal51~1                                                                                                                   ; 8       ;
; lpm_divide:Div5|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|quotient[2]~2                                         ; 8       ;
; lpm_divide:Div5|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|quotient[0]~1                                         ; 8       ;
; lpm_divide:Div3|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|quotient[2]~2                                         ; 8       ;
; lpm_divide:Div3|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|quotient[0]~1                                         ; 8       ;
; lpm_divide:Div1|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|quotient[2]~3                                         ; 8       ;
; Add13~0                                                                                                                     ; 8       ;
; Add11~0                                                                                                                     ; 8       ;
; Add9~0                                                                                                                      ; 8       ;
; devolucao[6]$latch                                                                                                          ; 7       ;
; devolucao[5]$latch                                                                                                          ; 7       ;
; devolucao[4]$latch                                                                                                          ; 7       ;
; devolucao[3]$latch                                                                                                          ; 7       ;
; preco_salgado[3]$latch                                                                                                      ; 7       ;
; Selector18~0                                                                                                                ; 7       ;
; lpm_divide:Div5|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|quotient[1]~3                                         ; 7       ;
; lpm_divide:Div3|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|quotient[1]~3                                         ; 7       ;
; lpm_divide:Div1|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|quotient[1]~4                                         ; 7       ;
; Selector114~2                                                                                                               ; 7       ;
; \display:numero_salgado[1]                                                                                                  ; 7       ;
; \display:numero_salgado[0]                                                                                                  ; 7       ;
; \display:numero_salgado[2]                                                                                                  ; 7       ;
; clock                                                                                                                       ; 6       ;
; confirma_salgado                                                                                                            ; 6       ;
; devolucao[9]$latch                                                                                                          ; 6       ;
; devolucao[8]$latch                                                                                                          ; 6       ;
; devolucao[7]$latch                                                                                                          ; 6       ;
; devolucao[2]$latch                                                                                                          ; 6       ;
; devolucao[1]$latch                                                                                                          ; 6       ;
; lpm_divide:Div4|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|lpm_abs_ur9:my_abs_num|cs2a[6]~40                     ; 6       ;
; lpm_divide:Div2|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|lpm_abs_ur9:my_abs_num|cs2a[6]~40                     ; 6       ;
; lpm_divide:Div0|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|lpm_abs_ur9:my_abs_num|cs2a[6]~40                     ; 6       ;
; estoque_salgado5[3]~4                                                                                                       ; 6       ;
; Equal71~4                                                                                                                   ; 6       ;
; Equal41~4                                                                                                                   ; 6       ;
; Equal11~5                                                                                                                   ; 6       ;
; Mux42~0                                                                                                                     ; 6       ;
; Add14~10                                                                                                                    ; 6       ;
; Add14~6                                                                                                                     ; 6       ;
; Add13~6                                                                                                                     ; 6       ;
; Add13~2                                                                                                                     ; 6       ;
; Add12~10                                                                                                                    ; 6       ;
; Add12~6                                                                                                                     ; 6       ;
; Add11~6                                                                                                                     ; 6       ;
; Add11~2                                                                                                                     ; 6       ;
; Add10~8                                                                                                                     ; 6       ;
; Add10~4                                                                                                                     ; 6       ;
; Add10~0                                                                                                                     ; 6       ;
; Add9~6                                                                                                                      ; 6       ;
; Add9~2                                                                                                                      ; 6       ;
; cancelar                                                                                                                    ; 5       ;
; estoque_salgado4[1]                                                                                                         ; 5       ;
; estoque_salgado5[1]                                                                                                         ; 5       ;
; estoque_salgado1[1]                                                                                                         ; 5       ;
; estoque_salgado3[1]                                                                                                         ; 5       ;
; estoque_salgado2[1]                                                                                                         ; 5       ;
; estoque_salgado4[0]~4                                                                                                       ; 5       ;
; estoque_salgado5[0]~5                                                                                                       ; 5       ;
; estoque_salgado1[0]~4                                                                                                       ; 5       ;
; estoque_salgado3[0]~5                                                                                                       ; 5       ;
; estoque_salgado2[0]~4                                                                                                       ; 5       ;
; Mux49~1                                                                                                                     ; 5       ;
; lpm_divide:Div5|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|lpm_abs_ur9:my_abs_num|cs2a[4]~36                     ; 5       ;
; lpm_divide:Div5|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|lpm_abs_ur9:my_abs_num|cs2a[2]~35                     ; 5       ;
; lpm_divide:Div4|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|lpm_abs_ur9:my_abs_num|cs2a[3]~33                     ; 5       ;
; lpm_divide:Div3|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|lpm_abs_ur9:my_abs_num|cs2a[4]~36                     ; 5       ;
; lpm_divide:Div3|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|lpm_abs_ur9:my_abs_num|cs2a[2]~35                     ; 5       ;
; lpm_divide:Div2|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|lpm_abs_ur9:my_abs_num|cs2a[3]~33                     ; 5       ;
; lpm_divide:Div1|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|lpm_abs_ur9:my_abs_num|cs2a[4]~36                     ; 5       ;
; lpm_divide:Div0|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|lpm_abs_ur9:my_abs_num|cs2a[3]~33                     ; 5       ;
; Add14~2                                                                                                                     ; 5       ;
; Add14~0                                                                                                                     ; 5       ;
; Add13~12                                                                                                                    ; 5       ;
; Add12~2                                                                                                                     ; 5       ;
; Add12~0                                                                                                                     ; 5       ;
; Add11~12                                                                                                                    ; 5       ;
; Add9~12                                                                                                                     ; 5       ;
; estoque_salgado4[2]                                                                                                         ; 4       ;
; estoque_salgado5[2]                                                                                                         ; 4       ;
; estoque_salgado1[2]                                                                                                         ; 4       ;
; estoque_salgado3[2]                                                                                                         ; 4       ;
; estoque_salgado2[2]                                                                                                         ; 4       ;
; preco_salgado[8]$latch                                                                                                      ; 4       ;
; preco_salgado[7]$latch                                                                                                      ; 4       ;
; preco_salgado[5]$latch                                                                                                      ; 4       ;
; preco_salgado[4]$latch                                                                                                      ; 4       ;
; preco_salgado[2]$latch                                                                                                      ; 4       ;
; preco_salgado[1]$latch                                                                                                      ; 4       ;
; preco_salgado[0]$latch                                                                                                      ; 4       ;
; lpm_divide:Div5|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|lpm_abs_ur9:my_abs_num|cs2a[7]~44                     ; 4       ;
; lpm_divide:Div3|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|lpm_abs_ur9:my_abs_num|cs2a[7]~44                     ; 4       ;
; lpm_divide:Div1|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|lpm_abs_ur9:my_abs_num|cs2a[7]~45                     ; 4       ;
; lpm_divide:Div5|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|lpm_abs_ur9:my_abs_num|cs2a[6]~43                     ; 4       ;
; lpm_divide:Div4|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|lpm_abs_ur9:my_abs_num|cs2a[5]~39                     ; 4       ;
; lpm_divide:Div3|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|lpm_abs_ur9:my_abs_num|cs2a[6]~43                     ; 4       ;
; lpm_divide:Div2|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|lpm_abs_ur9:my_abs_num|cs2a[5]~39                     ; 4       ;
; lpm_divide:Div1|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|lpm_abs_ur9:my_abs_num|cs2a[6]~44                     ; 4       ;
; lpm_divide:Div0|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|lpm_abs_ur9:my_abs_num|cs2a[5]~39                     ; 4       ;
; lpm_divide:Div5|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|quotient[3]~0                                         ; 4       ;
; lpm_divide:Div5|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|lpm_abs_ur9:my_abs_num|cs2a[4]~40                     ; 4       ;
; lpm_divide:Div4|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|lpm_abs_ur9:my_abs_num|cs2a[3]~37                     ; 4       ;
; lpm_divide:Div3|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|quotient[3]~0                                         ; 4       ;
; lpm_divide:Div3|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|lpm_abs_ur9:my_abs_num|cs2a[4]~40                     ; 4       ;
; lpm_divide:Div2|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|lpm_abs_ur9:my_abs_num|cs2a[3]~37                     ; 4       ;
; lpm_divide:Div1|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|quotient[3]~1                                         ; 4       ;
; lpm_divide:Div1|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|lpm_abs_ur9:my_abs_num|cs2a[4]~41                     ; 4       ;
; lpm_divide:Div1|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|lpm_abs_ur9:my_abs_num|cs2a[2]~40                     ; 4       ;
; lpm_divide:Div0|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|lpm_abs_ur9:my_abs_num|cs2a[3]~37                     ; 4       ;
; Mux43~0                                                                                                                     ; 4       ;
; Add14~16                                                                                                                    ; 4       ;
; Add14~14                                                                                                                    ; 4       ;
; Add13~10                                                                                                                    ; 4       ;
; Add12~16                                                                                                                    ; 4       ;
; Add12~14                                                                                                                    ; 4       ;
; Add11~10                                                                                                                    ; 4       ;
; Add10~14                                                                                                                    ; 4       ;
; Add10~12                                                                                                                    ; 4       ;
; Add10~2                                                                                                                     ; 4       ;
; Add9~10                                                                                                                     ; 4       ;
; liberar                                                                                                                     ; 3       ;
; inicia                                                                                                                      ; 3       ;
; estoque_salgado4[3]                                                                                                         ; 3       ;
; estoque_salgado5[3]                                                                                                         ; 3       ;
; estoque_salgado1[3]                                                                                                         ; 3       ;
; estoque_salgado3[3]                                                                                                         ; 3       ;
; estoque_salgado2[3]                                                                                                         ; 3       ;
; lpm_divide:Div5|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|lpm_abs_ur9:my_abs_num|cs2a[6]~42                     ; 3       ;
; lpm_divide:Div4|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|lpm_abs_ur9:my_abs_num|cs2a[5]~38                     ; 3       ;
; lpm_divide:Div3|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|lpm_abs_ur9:my_abs_num|cs2a[6]~42                     ; 3       ;
; lpm_divide:Div2|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|lpm_abs_ur9:my_abs_num|cs2a[5]~38                     ; 3       ;
; lpm_divide:Div1|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|lpm_abs_ur9:my_abs_num|cs2a[6]~43                     ; 3       ;
; lpm_divide:Div0|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|lpm_abs_ur9:my_abs_num|cs2a[5]~38                     ; 3       ;
; Equal11~6                                                                                                                   ; 3       ;
; Equal71~1                                                                                                                   ; 3       ;
; Equal71~0                                                                                                                   ; 3       ;
; lpm_divide:Div5|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|lpm_abs_ur9:my_abs_num|cs2a[2]~41                     ; 3       ;
; lpm_divide:Div5|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|lpm_abs_ur9:my_abs_num|cs2a[9]~38                     ; 3       ;
; lpm_divide:Div5|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|lpm_abs_ur9:my_abs_num|cs2a[9]~37                     ; 3       ;
; lpm_divide:Mod5|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[93]~168            ; 3       ;
; lpm_divide:Mod5|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[96]~165            ; 3       ;
; lpm_divide:Mod5|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[97]~164            ; 3       ;
; lpm_divide:Div4|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|lpm_abs_ur9:my_abs_num|cs2a[8]~36                     ; 3       ;
; lpm_divide:Div4|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|lpm_abs_ur9:my_abs_num|cs2a[9]~35                     ; 3       ;
; lpm_divide:Div4|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|lpm_abs_ur9:my_abs_num|cs2a[9]~34                     ; 3       ;
; lpm_divide:Mod4|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[93]~151            ; 3       ;
; lpm_divide:Mod4|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[96]~148            ; 3       ;
; lpm_divide:Mod4|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[99]~145            ; 3       ;
; Equal41~1                                                                                                                   ; 3       ;
; Equal41~0                                                                                                                   ; 3       ;
; lpm_divide:Div3|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|lpm_abs_ur9:my_abs_num|cs2a[2]~41                     ; 3       ;
; lpm_divide:Div3|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|lpm_abs_ur9:my_abs_num|cs2a[9]~38                     ; 3       ;
; lpm_divide:Div3|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|lpm_abs_ur9:my_abs_num|cs2a[9]~37                     ; 3       ;
; lpm_divide:Mod3|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[93]~168            ; 3       ;
; lpm_divide:Mod3|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[96]~165            ; 3       ;
; lpm_divide:Mod3|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[97]~164            ; 3       ;
; lpm_divide:Div2|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|lpm_abs_ur9:my_abs_num|cs2a[8]~36                     ; 3       ;
; lpm_divide:Div2|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|lpm_abs_ur9:my_abs_num|cs2a[9]~35                     ; 3       ;
; lpm_divide:Div2|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|lpm_abs_ur9:my_abs_num|cs2a[9]~34                     ; 3       ;
; lpm_divide:Mod2|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[93]~151            ; 3       ;
; lpm_divide:Mod2|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[96]~148            ; 3       ;
; lpm_divide:Mod2|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[99]~145            ; 3       ;
; Equal11~4                                                                                                                   ; 3       ;
; Equal11~3                                                                                                                   ; 3       ;
; Equal11~2                                                                                                                   ; 3       ;
; lpm_divide:Div1|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|lpm_abs_ur9:my_abs_num|cs2a[2]~42                     ; 3       ;
; lpm_divide:Div1|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|lpm_abs_ur9:my_abs_num|cs2a[9]~38                     ; 3       ;
; lpm_divide:Div1|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|lpm_abs_ur9:my_abs_num|cs2a[9]~37                     ; 3       ;
; lpm_divide:Mod1|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[96]~205            ; 3       ;
; lpm_divide:Mod1|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[97]~204            ; 3       ;
; lpm_divide:Mod1|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[93]~198            ; 3       ;
; lpm_divide:Div0|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|lpm_abs_ur9:my_abs_num|cs2a[8]~36                     ; 3       ;
; lpm_divide:Div0|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|lpm_abs_ur9:my_abs_num|cs2a[9]~35                     ; 3       ;
; lpm_divide:Div0|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|lpm_abs_ur9:my_abs_num|cs2a[9]~34                     ; 3       ;
; lpm_divide:Mod0|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[93]~151            ; 3       ;
; lpm_divide:Mod0|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[96]~148            ; 3       ;
; lpm_divide:Mod0|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[99]~145            ; 3       ;
; Mux49~0                                                                                                                     ; 3       ;
; Mux44~0                                                                                                                     ; 3       ;
; Add14~12                                                                                                                    ; 3       ;
; Add14~8                                                                                                                     ; 3       ;
; Add14~4                                                                                                                     ; 3       ;
; lpm_divide:Div4|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|op_1~15                                               ; 3       ;
; lpm_divide:Div4|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|op_1~13                                               ; 3       ;
; lpm_divide:Div4|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|op_1~11                                               ; 3       ;
; lpm_divide:Div4|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|op_1~9                                                ; 3       ;
; lpm_divide:Div4|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|op_1~7                                                ; 3       ;
; lpm_divide:Div4|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|op_1~5                                                ; 3       ;
; lpm_divide:Div4|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|op_1~3                                                ; 3       ;
; lpm_divide:Div4|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|add_sub_11_result_int[6]~10     ; 3       ;
; Add13~8                                                                                                                     ; 3       ;
; Add13~4                                                                                                                     ; 3       ;
; Add12~12                                                                                                                    ; 3       ;
; Add12~8                                                                                                                     ; 3       ;
; Add12~4                                                                                                                     ; 3       ;
; lpm_divide:Div2|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|op_1~15                                               ; 3       ;
; lpm_divide:Div2|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|op_1~13                                               ; 3       ;
; lpm_divide:Div2|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|op_1~11                                               ; 3       ;
; lpm_divide:Div2|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|op_1~9                                                ; 3       ;
; lpm_divide:Div2|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|op_1~7                                                ; 3       ;
; lpm_divide:Div2|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|op_1~5                                                ; 3       ;
; lpm_divide:Div2|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|op_1~3                                                ; 3       ;
; lpm_divide:Div2|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|add_sub_11_result_int[6]~10     ; 3       ;
; Add11~8                                                                                                                     ; 3       ;
; Add11~4                                                                                                                     ; 3       ;
; lpm_divide:Div1|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|op_1~8                                                ; 3       ;
; Add10~10                                                                                                                    ; 3       ;
; Add10~6                                                                                                                     ; 3       ;
; lpm_divide:Div0|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|op_1~14                                               ; 3       ;
; lpm_divide:Div0|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|op_1~12                                               ; 3       ;
; lpm_divide:Div0|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|op_1~10                                               ; 3       ;
; lpm_divide:Div0|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|op_1~8                                                ; 3       ;
; lpm_divide:Div0|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|op_1~6                                                ; 3       ;
; lpm_divide:Div0|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|op_1~4                                                ; 3       ;
; lpm_divide:Div0|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|op_1~2                                                ; 3       ;
; Add9~8                                                                                                                      ; 3       ;
; Add9~4                                                                                                                      ; 3       ;
; prosseguir                                                                                                                  ; 2       ;
; proximo_estado.Devolve_1933                                                                                                 ; 2       ;
; proximo_estado.SelecaoSalgado_1969                                                                                          ; 2       ;
; proximo_estado.EsperandoMoeda_1951                                                                                          ; 2       ;
; proximo_estado.Inicial_1978                                                                                                 ; 2       ;
; proximo_estado.LiberaSalgado_1942                                                                                           ; 2       ;
; proximo_estado.Estoque_1960                                                                                                 ; 2       ;
; estado_devolve$latch                                                                                                        ; 2       ;
; estado_libera_salgado$latch                                                                                                 ; 2       ;
; estado_esperando_moeda$latch                                                                                                ; 2       ;
; estado_estoque$latch                                                                                                        ; 2       ;
; estado_selecao_salgado$latch                                                                                                ; 2       ;
; estado_inicial$latch                                                                                                        ; 2       ;
; salgado_liberado$latch                                                                                                      ; 2       ;
; devolvido$latch                                                                                                             ; 2       ;
; salgado_invalido$latch                                                                                                      ; 2       ;
; sem_estoque$latch                                                                                                           ; 2       ;
; lpm_divide:Div5|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|StageOut[56]~142                ; 2       ;
; lpm_divide:Div5|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|StageOut[44]~141                ; 2       ;
; lpm_divide:Div5|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|StageOut[33]~140                ; 2       ;
; lpm_divide:Mod5|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[80]~207            ; 2       ;
; lpm_divide:Mod5|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[70]~206            ; 2       ;
; lpm_divide:Mod5|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[60]~205            ; 2       ;
; lpm_divide:Mod5|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[50]~204            ; 2       ;
; lpm_divide:Mod5|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[40]~203            ; 2       ;
; lpm_divide:Mod5|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[30]~202            ; 2       ;
; lpm_divide:Mod5|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[31]~201            ; 2       ;
; lpm_divide:Div4|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|StageOut[50]~151                ; 2       ;
; lpm_divide:Div4|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|StageOut[32]~150                ; 2       ;
; lpm_divide:Div4|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|StageOut[33]~149                ; 2       ;
; lpm_divide:Mod4|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[82]~178            ; 2       ;
; lpm_divide:Mod4|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[72]~177            ; 2       ;
; lpm_divide:Mod4|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[62]~176            ; 2       ;
; lpm_divide:Mod4|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[52]~175            ; 2       ;
; lpm_divide:Mod4|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[42]~174            ; 2       ;
; lpm_divide:Mod4|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[43]~173            ; 2       ;
; lpm_divide:Mod4|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[44]~172            ; 2       ;
; lpm_divide:Div3|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|StageOut[56]~142                ; 2       ;
; lpm_divide:Div3|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|StageOut[44]~141                ; 2       ;
; lpm_divide:Div3|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|StageOut[33]~140                ; 2       ;
; lpm_divide:Mod3|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[80]~207            ; 2       ;
; lpm_divide:Mod3|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[70]~206            ; 2       ;
; lpm_divide:Mod3|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[60]~205            ; 2       ;
; lpm_divide:Mod3|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[50]~204            ; 2       ;
; lpm_divide:Mod3|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[40]~203            ; 2       ;
; lpm_divide:Mod3|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[30]~202            ; 2       ;
; lpm_divide:Mod3|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[31]~201            ; 2       ;
; lpm_divide:Div2|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|StageOut[50]~151                ; 2       ;
; lpm_divide:Div2|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|StageOut[32]~150                ; 2       ;
; lpm_divide:Div2|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|StageOut[33]~149                ; 2       ;
; lpm_divide:Mod2|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[82]~178            ; 2       ;
; lpm_divide:Mod2|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[72]~177            ; 2       ;
; lpm_divide:Mod2|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[62]~176            ; 2       ;
; lpm_divide:Mod2|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[52]~175            ; 2       ;
; lpm_divide:Mod2|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[42]~174            ; 2       ;
; lpm_divide:Mod2|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[43]~173            ; 2       ;
; lpm_divide:Mod2|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[44]~172            ; 2       ;
; lpm_divide:Div1|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|StageOut[56]~142                ; 2       ;
; lpm_divide:Div1|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|StageOut[44]~141                ; 2       ;
; lpm_divide:Div1|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|StageOut[33]~140                ; 2       ;
; lpm_divide:Mod1|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[80]~246            ; 2       ;
; lpm_divide:Mod1|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[80]~245            ; 2       ;
; lpm_divide:Mod1|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[70]~244            ; 2       ;
; lpm_divide:Mod1|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[70]~243            ; 2       ;
; lpm_divide:Mod1|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[60]~242            ; 2       ;
; lpm_divide:Mod1|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[60]~241            ; 2       ;
; lpm_divide:Mod1|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[50]~240            ; 2       ;
; lpm_divide:Mod1|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[50]~239            ; 2       ;
; lpm_divide:Mod1|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[40]~238            ; 2       ;
; lpm_divide:Mod1|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[40]~237            ; 2       ;
; lpm_divide:Mod1|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[30]~236            ; 2       ;
; lpm_divide:Mod1|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[30]~235            ; 2       ;
; lpm_divide:Mod1|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[31]~234            ; 2       ;
; lpm_divide:Div0|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|StageOut[50]~151                ; 2       ;
; lpm_divide:Div0|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|StageOut[32]~150                ; 2       ;
; lpm_divide:Div0|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|StageOut[33]~149                ; 2       ;
; lpm_divide:Mod0|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[82]~178            ; 2       ;
; lpm_divide:Mod0|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[72]~177            ; 2       ;
; lpm_divide:Mod0|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[62]~176            ; 2       ;
; lpm_divide:Mod0|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[52]~175            ; 2       ;
; lpm_divide:Mod0|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[42]~174            ; 2       ;
; lpm_divide:Mod0|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[43]~173            ; 2       ;
; lpm_divide:Mod0|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[44]~172            ; 2       ;
; lpm_divide:Div5|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|StageOut[57]~135                ; 2       ;
; lpm_divide:Div5|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|StageOut[50]~133                ; 2       ;
; lpm_divide:Div5|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|StageOut[51]~132                ; 2       ;
; lpm_divide:Div5|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|StageOut[43]~130                ; 2       ;
; lpm_divide:Div5|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|StageOut[45]~129                ; 2       ;
; lpm_divide:Div5|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|StageOut[38]~125                ; 2       ;
; lpm_divide:Div5|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|StageOut[39]~124                ; 2       ;
; lpm_divide:Div5|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|StageOut[31]~122                ; 2       ;
; lpm_divide:Div5|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|StageOut[32]~121                ; 2       ;
; lpm_divide:Div5|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|StageOut[25]~118                ; 2       ;
; lpm_divide:Mod5|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[81]~200            ; 2       ;
; lpm_divide:Mod5|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[82]~199            ; 2       ;
; lpm_divide:Mod5|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[83]~198            ; 2       ;
; lpm_divide:Mod5|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[84]~197            ; 2       ;
; lpm_divide:Mod5|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[85]~196            ; 2       ;
; lpm_divide:Mod5|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[86]~195            ; 2       ;
; lpm_divide:Mod5|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[87]~194            ; 2       ;
; lpm_divide:Mod5|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[88]~193            ; 2       ;
; lpm_divide:Mod5|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[71]~192            ; 2       ;
; lpm_divide:Mod5|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[72]~191            ; 2       ;
; lpm_divide:Mod5|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[73]~190            ; 2       ;
; lpm_divide:Mod5|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[74]~189            ; 2       ;
; lpm_divide:Mod5|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[75]~188            ; 2       ;
; lpm_divide:Mod5|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[76]~187            ; 2       ;
; lpm_divide:Mod5|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[77]~186            ; 2       ;
; lpm_divide:Mod5|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[61]~185            ; 2       ;
; lpm_divide:Mod5|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[62]~184            ; 2       ;
; lpm_divide:Mod5|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[63]~183            ; 2       ;
; lpm_divide:Mod5|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[64]~182            ; 2       ;
; lpm_divide:Mod5|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[65]~181            ; 2       ;
; lpm_divide:Mod5|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[66]~180            ; 2       ;
; lpm_divide:Mod5|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[51]~179            ; 2       ;
; lpm_divide:Mod5|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[52]~178            ; 2       ;
; lpm_divide:Mod5|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[53]~177            ; 2       ;
; lpm_divide:Mod5|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[54]~176            ; 2       ;
; lpm_divide:Mod5|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[55]~175            ; 2       ;
; lpm_divide:Mod5|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[41]~174            ; 2       ;
; lpm_divide:Mod5|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[42]~173            ; 2       ;
; lpm_divide:Mod5|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[43]~172            ; 2       ;
; lpm_divide:Mod5|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[44]~171            ; 2       ;
; lpm_divide:Mod5|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[32]~170            ; 2       ;
; lpm_divide:Mod5|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[33]~169            ; 2       ;
; lpm_divide:Div4|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|StageOut[56]~145                ; 2       ;
; lpm_divide:Div4|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|StageOut[57]~144                ; 2       ;
; lpm_divide:Div4|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|StageOut[49]~142                ; 2       ;
; lpm_divide:Div4|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|StageOut[51]~141                ; 2       ;
; lpm_divide:Div4|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|StageOut[44]~137                ; 2       ;
; lpm_divide:Div4|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|StageOut[45]~136                ; 2       ;
; lpm_divide:Div4|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|StageOut[37]~134                ; 2       ;
; lpm_divide:Div4|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|StageOut[38]~133                ; 2       ;
; lpm_divide:Div4|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|StageOut[39]~132                ; 2       ;
; lpm_divide:Div4|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|StageOut[31]~128                ; 2       ;
; lpm_divide:Mod4|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[83]~171            ; 2       ;
; lpm_divide:Mod4|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[84]~170            ; 2       ;
; lpm_divide:Mod4|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[85]~169            ; 2       ;
; lpm_divide:Mod4|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[86]~168            ; 2       ;
; lpm_divide:Mod4|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[87]~167            ; 2       ;
; lpm_divide:Mod4|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[88]~166            ; 2       ;
; lpm_divide:Mod4|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[73]~165            ; 2       ;
; lpm_divide:Mod4|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[74]~164            ; 2       ;
; lpm_divide:Mod4|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[75]~163            ; 2       ;
; lpm_divide:Mod4|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[76]~162            ; 2       ;
; lpm_divide:Mod4|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[77]~161            ; 2       ;
; lpm_divide:Mod4|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[63]~160            ; 2       ;
; lpm_divide:Mod4|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[64]~159            ; 2       ;
; lpm_divide:Mod4|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[65]~158            ; 2       ;
; lpm_divide:Mod4|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[66]~157            ; 2       ;
; lpm_divide:Mod4|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[53]~156            ; 2       ;
; lpm_divide:Mod4|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[54]~155            ; 2       ;
; lpm_divide:Mod4|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[55]~154            ; 2       ;
; lpm_divide:Div3|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|StageOut[57]~135                ; 2       ;
; lpm_divide:Div3|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|StageOut[50]~133                ; 2       ;
; lpm_divide:Div3|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|StageOut[51]~132                ; 2       ;
; lpm_divide:Div3|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|StageOut[43]~130                ; 2       ;
; lpm_divide:Div3|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|StageOut[45]~129                ; 2       ;
; lpm_divide:Div3|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|StageOut[38]~125                ; 2       ;
; lpm_divide:Div3|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|StageOut[39]~124                ; 2       ;
; lpm_divide:Div3|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|StageOut[31]~122                ; 2       ;
; lpm_divide:Div3|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|StageOut[32]~121                ; 2       ;
; lpm_divide:Div3|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|StageOut[25]~118                ; 2       ;
; lpm_divide:Mod3|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[81]~200            ; 2       ;
; lpm_divide:Mod3|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[82]~199            ; 2       ;
; lpm_divide:Mod3|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[83]~198            ; 2       ;
; lpm_divide:Mod3|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[84]~197            ; 2       ;
; lpm_divide:Mod3|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[85]~196            ; 2       ;
; lpm_divide:Mod3|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[86]~195            ; 2       ;
; lpm_divide:Mod3|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[87]~194            ; 2       ;
; lpm_divide:Mod3|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[88]~193            ; 2       ;
; lpm_divide:Mod3|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[71]~192            ; 2       ;
; lpm_divide:Mod3|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[72]~191            ; 2       ;
; lpm_divide:Mod3|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[73]~190            ; 2       ;
; lpm_divide:Mod3|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[74]~189            ; 2       ;
; lpm_divide:Mod3|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[75]~188            ; 2       ;
; lpm_divide:Mod3|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[76]~187            ; 2       ;
; lpm_divide:Mod3|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[77]~186            ; 2       ;
; lpm_divide:Mod3|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[61]~185            ; 2       ;
; lpm_divide:Mod3|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[62]~184            ; 2       ;
; lpm_divide:Mod3|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[63]~183            ; 2       ;
; lpm_divide:Mod3|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[64]~182            ; 2       ;
; lpm_divide:Mod3|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[65]~181            ; 2       ;
; lpm_divide:Mod3|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[66]~180            ; 2       ;
; lpm_divide:Mod3|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[51]~179            ; 2       ;
; lpm_divide:Mod3|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[52]~178            ; 2       ;
; lpm_divide:Mod3|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[53]~177            ; 2       ;
; lpm_divide:Mod3|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[54]~176            ; 2       ;
; lpm_divide:Mod3|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[55]~175            ; 2       ;
; lpm_divide:Mod3|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[41]~174            ; 2       ;
; lpm_divide:Mod3|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[42]~173            ; 2       ;
; lpm_divide:Mod3|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[43]~172            ; 2       ;
; lpm_divide:Mod3|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[44]~171            ; 2       ;
; lpm_divide:Mod3|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[32]~170            ; 2       ;
; lpm_divide:Mod3|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[33]~169            ; 2       ;
; lpm_divide:Div2|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|StageOut[56]~145                ; 2       ;
; lpm_divide:Div2|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|StageOut[57]~144                ; 2       ;
; lpm_divide:Div2|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|StageOut[49]~142                ; 2       ;
; lpm_divide:Div2|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|StageOut[51]~141                ; 2       ;
; lpm_divide:Div2|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|StageOut[44]~137                ; 2       ;
; lpm_divide:Div2|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|StageOut[45]~136                ; 2       ;
; lpm_divide:Div2|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|StageOut[37]~134                ; 2       ;
; lpm_divide:Div2|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|StageOut[38]~133                ; 2       ;
; lpm_divide:Div2|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|StageOut[39]~132                ; 2       ;
; lpm_divide:Div2|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|StageOut[31]~128                ; 2       ;
; lpm_divide:Mod2|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[83]~171            ; 2       ;
; lpm_divide:Mod2|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[84]~170            ; 2       ;
; lpm_divide:Mod2|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[85]~169            ; 2       ;
; lpm_divide:Mod2|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[86]~168            ; 2       ;
; lpm_divide:Mod2|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[87]~167            ; 2       ;
; lpm_divide:Mod2|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[88]~166            ; 2       ;
; lpm_divide:Mod2|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[73]~165            ; 2       ;
; lpm_divide:Mod2|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[74]~164            ; 2       ;
; lpm_divide:Mod2|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[75]~163            ; 2       ;
; lpm_divide:Mod2|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[76]~162            ; 2       ;
; lpm_divide:Mod2|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[77]~161            ; 2       ;
; lpm_divide:Mod2|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[63]~160            ; 2       ;
; lpm_divide:Mod2|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[64]~159            ; 2       ;
; lpm_divide:Mod2|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[65]~158            ; 2       ;
; lpm_divide:Mod2|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[66]~157            ; 2       ;
; lpm_divide:Mod2|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[53]~156            ; 2       ;
; lpm_divide:Mod2|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[54]~155            ; 2       ;
; lpm_divide:Mod2|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[55]~154            ; 2       ;
; lpm_divide:Div1|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|StageOut[57]~135                ; 2       ;
; lpm_divide:Div1|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|StageOut[50]~133                ; 2       ;
; lpm_divide:Div1|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|StageOut[51]~132                ; 2       ;
; lpm_divide:Div1|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|StageOut[43]~130                ; 2       ;
; lpm_divide:Div1|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|StageOut[45]~129                ; 2       ;
; lpm_divide:Div1|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|StageOut[38]~125                ; 2       ;
; lpm_divide:Div1|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|StageOut[39]~124                ; 2       ;
; lpm_divide:Div1|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|StageOut[31]~122                ; 2       ;
; lpm_divide:Div1|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|StageOut[32]~121                ; 2       ;
; lpm_divide:Div1|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|StageOut[25]~118                ; 2       ;
; lpm_divide:Mod1|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[83]~233            ; 2       ;
; lpm_divide:Mod1|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[84]~232            ; 2       ;
; lpm_divide:Mod1|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[85]~231            ; 2       ;
; lpm_divide:Mod1|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[86]~230            ; 2       ;
; lpm_divide:Mod1|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[87]~229            ; 2       ;
; lpm_divide:Mod1|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[88]~228            ; 2       ;
; lpm_divide:Mod1|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[82]~227            ; 2       ;
; lpm_divide:Mod1|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[72]~226            ; 2       ;
; lpm_divide:Mod1|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[73]~225            ; 2       ;
; lpm_divide:Mod1|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[74]~224            ; 2       ;
; lpm_divide:Mod1|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[75]~223            ; 2       ;
; lpm_divide:Mod1|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[76]~222            ; 2       ;
; lpm_divide:Mod1|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[77]~221            ; 2       ;
; lpm_divide:Mod1|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[62]~220            ; 2       ;
; lpm_divide:Mod1|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[63]~219            ; 2       ;
; lpm_divide:Mod1|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[64]~218            ; 2       ;
; lpm_divide:Mod1|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[65]~217            ; 2       ;
; lpm_divide:Mod1|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[66]~216            ; 2       ;
; lpm_divide:Mod1|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[52]~215            ; 2       ;
; lpm_divide:Mod1|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[53]~214            ; 2       ;
; lpm_divide:Mod1|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[54]~213            ; 2       ;
; lpm_divide:Mod1|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[55]~212            ; 2       ;
; lpm_divide:Mod1|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[42]~211            ; 2       ;
; lpm_divide:Mod1|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[43]~210            ; 2       ;
; lpm_divide:Mod1|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[44]~209            ; 2       ;
; lpm_divide:Mod1|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[32]~208            ; 2       ;
; lpm_divide:Mod1|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[33]~207            ; 2       ;
; lpm_divide:Div0|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|StageOut[56]~145                ; 2       ;
; lpm_divide:Div0|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|StageOut[57]~144                ; 2       ;
; lpm_divide:Div0|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|StageOut[49]~142                ; 2       ;
; lpm_divide:Div0|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|StageOut[51]~141                ; 2       ;
; lpm_divide:Div0|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|StageOut[44]~137                ; 2       ;
; lpm_divide:Div0|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|StageOut[45]~136                ; 2       ;
; lpm_divide:Div0|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|StageOut[37]~134                ; 2       ;
; lpm_divide:Div0|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|StageOut[38]~133                ; 2       ;
; lpm_divide:Div0|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|StageOut[39]~132                ; 2       ;
; lpm_divide:Div0|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|StageOut[31]~128                ; 2       ;
; lpm_divide:Mod0|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[83]~171            ; 2       ;
; lpm_divide:Mod0|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[84]~170            ; 2       ;
; lpm_divide:Mod0|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[85]~169            ; 2       ;
; lpm_divide:Mod0|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[86]~168            ; 2       ;
; lpm_divide:Mod0|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[87]~167            ; 2       ;
; lpm_divide:Mod0|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[88]~166            ; 2       ;
; lpm_divide:Mod0|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[73]~165            ; 2       ;
; lpm_divide:Mod0|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[74]~164            ; 2       ;
; lpm_divide:Mod0|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[75]~163            ; 2       ;
; lpm_divide:Mod0|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[76]~162            ; 2       ;
; lpm_divide:Mod0|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[77]~161            ; 2       ;
; lpm_divide:Mod0|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[63]~160            ; 2       ;
; lpm_divide:Mod0|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[64]~159            ; 2       ;
; lpm_divide:Mod0|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[65]~158            ; 2       ;
; lpm_divide:Mod0|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[66]~157            ; 2       ;
; lpm_divide:Mod0|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[53]~156            ; 2       ;
; lpm_divide:Mod0|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[54]~155            ; 2       ;
; lpm_divide:Mod0|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[55]~154            ; 2       ;
; LessThan7~2                                                                                                                 ; 2       ;
; LessThan5~2                                                                                                                 ; 2       ;
; WideOr111~1                                                                                                                 ; 2       ;
; Equal98~0                                                                                                                   ; 2       ;
; Equal91~2                                                                                                                   ; 2       ;
; WideOr78~1                                                                                                                  ; 2       ;
; Equal68~0                                                                                                                   ; 2       ;
; Equal61~2                                                                                                                   ; 2       ;
; WideOr45~1                                                                                                                  ; 2       ;
; Equal38~0                                                                                                                   ; 2       ;
; Equal31~2                                                                                                                   ; 2       ;
; Equal91~0                                                                                                                   ; 2       ;
; Equal31~0                                                                                                                   ; 2       ;
; Equal61~0                                                                                                                   ; 2       ;
; WideOr100~1                                                                                                                 ; 2       ;
; Equal88~0                                                                                                                   ; 2       ;
; WideOr67~1                                                                                                                  ; 2       ;
; Equal58~0                                                                                                                   ; 2       ;
; WideOr34~1                                                                                                                  ; 2       ;
; Equal28~0                                                                                                                   ; 2       ;
; Equal82~0                                                                                                                   ; 2       ;
; Equal22~0                                                                                                                   ; 2       ;
; Equal52~0                                                                                                                   ; 2       ;
; Mux59~0                                                                                                                     ; 2       ;
; Equal81~0                                                                                                                   ; 2       ;
; Equal21~0                                                                                                                   ; 2       ;
; Equal51~0                                                                                                                   ; 2       ;
; WideOr89~0                                                                                                                  ; 2       ;
; Equal78~1                                                                                                                   ; 2       ;
; WideOr56~0                                                                                                                  ; 2       ;
; Equal48~1                                                                                                                   ; 2       ;
; Selector115~5                                                                                                               ; 2       ;
; Selector115~4                                                                                                               ; 2       ;
; Equal18~0                                                                                                                   ; 2       ;
; Equal72~0                                                                                                                   ; 2       ;
; Equal71~5                                                                                                                   ; 2       ;
; Equal42~0                                                                                                                   ; 2       ;
; Equal41~5                                                                                                                   ; 2       ;
; Equal12~0                                                                                                                   ; 2       ;
; estado~4                                                                                                                    ; 2       ;
; Equal71~3                                                                                                                   ; 2       ;
; Equal71~2                                                                                                                   ; 2       ;
; lpm_divide:Div5|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|StageOut[55]~107                ; 2       ;
; lpm_divide:Mod5|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[94]~167            ; 2       ;
; lpm_divide:Mod5|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[95]~166            ; 2       ;
; lpm_divide:Mod5|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[98]~163            ; 2       ;
; lpm_divide:Mod5|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[99]~162            ; 2       ;
; lpm_divide:Mod5|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[80]~158            ; 2       ;
; lpm_divide:Mod5|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[81]~157            ; 2       ;
; lpm_divide:Mod5|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[82]~156            ; 2       ;
; lpm_divide:Mod5|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[83]~155            ; 2       ;
; lpm_divide:Mod5|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[84]~154            ; 2       ;
; lpm_divide:Mod5|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[85]~153            ; 2       ;
; lpm_divide:Mod5|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[86]~152            ; 2       ;
; lpm_divide:Mod5|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[87]~151            ; 2       ;
; lpm_divide:Mod5|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[88]~150            ; 2       ;
; lpm_divide:Div4|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|op_1~22                                               ; 2       ;
; lpm_divide:Div4|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|op_1~21                                               ; 2       ;
; lpm_divide:Div4|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|op_1~2                                                ; 2       ;
; lpm_divide:Div4|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|_~0                                                   ; 2       ;
; lpm_divide:Div4|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|lpm_abs_ur9:my_abs_num|_~2                            ; 2       ;
; lpm_divide:Div4|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|lpm_abs_ur9:my_abs_num|_~1                            ; 2       ;
; lpm_divide:Div4|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|lpm_abs_ur9:my_abs_num|_~0                            ; 2       ;
; lpm_divide:Mod4|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[94]~150            ; 2       ;
; lpm_divide:Mod4|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[95]~149            ; 2       ;
; lpm_divide:Mod4|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[97]~147            ; 2       ;
; lpm_divide:Mod4|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[98]~146            ; 2       ;
; lpm_divide:Mod4|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[81]~142            ; 2       ;
; lpm_divide:Mod4|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[81]~141            ; 2       ;
; lpm_divide:Mod4|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[82]~140            ; 2       ;
; lpm_divide:Mod4|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[83]~139            ; 2       ;
; lpm_divide:Mod4|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[84]~138            ; 2       ;
; lpm_divide:Mod4|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[85]~137            ; 2       ;
; lpm_divide:Mod4|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[86]~136            ; 2       ;
; lpm_divide:Mod4|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[87]~135            ; 2       ;
; lpm_divide:Mod4|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[88]~134            ; 2       ;
; Equal41~3                                                                                                                   ; 2       ;
; Equal41~2                                                                                                                   ; 2       ;
; lpm_divide:Div3|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|StageOut[55]~107                ; 2       ;
; lpm_divide:Mod3|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[94]~167            ; 2       ;
; lpm_divide:Mod3|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[95]~166            ; 2       ;
; lpm_divide:Mod3|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[98]~163            ; 2       ;
; lpm_divide:Mod3|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[99]~162            ; 2       ;
; lpm_divide:Mod3|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[80]~158            ; 2       ;
; lpm_divide:Mod3|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[81]~157            ; 2       ;
; lpm_divide:Mod3|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[82]~156            ; 2       ;
; lpm_divide:Mod3|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[83]~155            ; 2       ;
; lpm_divide:Mod3|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[84]~154            ; 2       ;
; lpm_divide:Mod3|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[85]~153            ; 2       ;
; lpm_divide:Mod3|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[86]~152            ; 2       ;
; lpm_divide:Mod3|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[87]~151            ; 2       ;
; lpm_divide:Mod3|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[88]~150            ; 2       ;
; lpm_divide:Div2|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|op_1~22                                               ; 2       ;
; lpm_divide:Div2|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|op_1~21                                               ; 2       ;
; lpm_divide:Div2|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|op_1~2                                                ; 2       ;
; lpm_divide:Div2|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|_~0                                                   ; 2       ;
; lpm_divide:Div2|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|lpm_abs_ur9:my_abs_num|_~2                            ; 2       ;
; lpm_divide:Div2|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|lpm_abs_ur9:my_abs_num|_~1                            ; 2       ;
; lpm_divide:Div2|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|lpm_abs_ur9:my_abs_num|_~0                            ; 2       ;
; lpm_divide:Mod2|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[94]~150            ; 2       ;
; lpm_divide:Mod2|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[95]~149            ; 2       ;
; lpm_divide:Mod2|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[97]~147            ; 2       ;
; lpm_divide:Mod2|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[98]~146            ; 2       ;
; lpm_divide:Mod2|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[81]~142            ; 2       ;
; lpm_divide:Mod2|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[81]~141            ; 2       ;
; lpm_divide:Mod2|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[82]~140            ; 2       ;
; lpm_divide:Mod2|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[83]~139            ; 2       ;
; lpm_divide:Mod2|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[84]~138            ; 2       ;
; lpm_divide:Mod2|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[85]~137            ; 2       ;
; lpm_divide:Mod2|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[86]~136            ; 2       ;
; lpm_divide:Mod2|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[87]~135            ; 2       ;
; lpm_divide:Mod2|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[88]~134            ; 2       ;
; lpm_divide:Div1|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|StageOut[55]~107                ; 2       ;
; lpm_divide:Mod1|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[95]~206            ; 2       ;
; lpm_divide:Mod1|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[98]~203            ; 2       ;
; lpm_divide:Mod1|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[99]~202            ; 2       ;
; lpm_divide:Mod1|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[94]~201            ; 2       ;
; lpm_divide:Mod1|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[83]~197            ; 2       ;
; lpm_divide:Mod1|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[84]~196            ; 2       ;
; lpm_divide:Mod1|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[85]~195            ; 2       ;
; lpm_divide:Mod1|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[86]~194            ; 2       ;
; lpm_divide:Mod1|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[87]~193            ; 2       ;
; lpm_divide:Mod1|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[88]~192            ; 2       ;
; lpm_divide:Mod1|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[81]~191            ; 2       ;
; lpm_divide:Mod1|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[81]~190            ; 2       ;
; lpm_divide:Mod1|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[82]~189            ; 2       ;
; lpm_divide:Mod1|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[71]~187            ; 2       ;
; lpm_divide:Mod1|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[61]~179            ; 2       ;
; lpm_divide:Mod1|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[51]~172            ; 2       ;
; lpm_divide:Mod1|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[41]~166            ; 2       ;
; lpm_divide:Div0|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|op_1~21                                               ; 2       ;
; lpm_divide:Div0|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|op_1~20                                               ; 2       ;
; lpm_divide:Div0|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|lpm_abs_ur9:my_abs_num|_~2                            ; 2       ;
; lpm_divide:Div0|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|lpm_abs_ur9:my_abs_num|_~1                            ; 2       ;
; lpm_divide:Div0|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|lpm_abs_ur9:my_abs_num|_~0                            ; 2       ;
; lpm_divide:Mod0|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[94]~150            ; 2       ;
; lpm_divide:Mod0|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[95]~149            ; 2       ;
; lpm_divide:Mod0|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[97]~147            ; 2       ;
; lpm_divide:Mod0|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[98]~146            ; 2       ;
; lpm_divide:Mod0|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[81]~142            ; 2       ;
; lpm_divide:Mod0|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[81]~141            ; 2       ;
; lpm_divide:Mod0|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[82]~140            ; 2       ;
; lpm_divide:Mod0|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[83]~139            ; 2       ;
; lpm_divide:Mod0|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[84]~138            ; 2       ;
; lpm_divide:Mod0|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[85]~137            ; 2       ;
; lpm_divide:Mod0|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[86]~136            ; 2       ;
; lpm_divide:Mod0|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[87]~135            ; 2       ;
; lpm_divide:Mod0|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|StageOut[88]~134            ; 2       ;
; estoque_salgado3[2]~4                                                                                                       ; 2       ;
; Selector114~0                                                                                                               ; 2       ;
; Selector62~1                                                                                                                ; 2       ;
; Selector71~2                                                                                                                ; 2       ;
; Mux63~1                                                                                                                     ; 2       ;
; Mux63~0                                                                                                                     ; 2       ;
; LessThan0~0                                                                                                                 ; 2       ;
; LessThan2~0                                                                                                                 ; 2       ;
; LessThan1~0                                                                                                                 ; 2       ;
; LessThan6~16                                                                                                                ; 2       ;
; lpm_divide:Div5|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|op_1~8                                                ; 2       ;
; lpm_divide:Div5|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|op_1~2                                                ; 2       ;
; lpm_divide:Div5|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|add_sub_11_result_int[6]~10     ; 2       ;
; lpm_divide:Div5|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|add_sub_9_result_int[3]~4       ; 2       ;
; lpm_divide:Div5|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|add_sub_9_result_int[2]~2       ; 2       ;
; lpm_divide:Div5|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|add_sub_9_result_int[1]~0       ; 2       ;
; lpm_divide:Div5|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|add_sub_8_result_int[3]~4       ; 2       ;
; lpm_divide:Div5|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|add_sub_8_result_int[2]~2       ; 2       ;
; lpm_divide:Div5|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|add_sub_8_result_int[1]~0       ; 2       ;
; lpm_divide:Div5|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|add_sub_7_result_int[3]~4       ; 2       ;
; lpm_divide:Div5|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|add_sub_7_result_int[2]~2       ; 2       ;
; lpm_divide:Div5|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|add_sub_7_result_int[1]~0       ; 2       ;
; lpm_divide:Div5|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|add_sub_6_result_int[3]~4       ; 2       ;
; lpm_divide:Div5|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|add_sub_6_result_int[2]~2       ; 2       ;
; lpm_divide:Div5|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|add_sub_6_result_int[1]~0       ; 2       ;
; lpm_divide:Div5|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|add_sub_5_result_int[3]~4       ; 2       ;
; lpm_divide:Div5|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|add_sub_5_result_int[2]~2       ; 2       ;
; lpm_divide:Div5|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|add_sub_5_result_int[1]~0       ; 2       ;
; lpm_divide:Div5|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|add_sub_4_result_int[3]~4       ; 2       ;
; lpm_divide:Div5|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|add_sub_4_result_int[2]~2       ; 2       ;
; lpm_divide:Div5|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|add_sub_4_result_int[1]~0       ; 2       ;
; Add14~18                                                                                                                    ; 2       ;
; lpm_divide:Mod5|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|add_sub_7_result_int[0]~16  ; 2       ;
; lpm_divide:Mod5|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|add_sub_7_result_int[7]~12  ; 2       ;
; lpm_divide:Mod5|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|add_sub_7_result_int[6]~10  ; 2       ;
; lpm_divide:Mod5|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|add_sub_7_result_int[5]~8   ; 2       ;
; lpm_divide:Mod5|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|add_sub_7_result_int[4]~6   ; 2       ;
; lpm_divide:Mod5|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|add_sub_7_result_int[3]~4   ; 2       ;
; lpm_divide:Mod5|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|add_sub_7_result_int[2]~2   ; 2       ;
; lpm_divide:Mod5|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|add_sub_7_result_int[1]~0   ; 2       ;
; lpm_divide:Mod5|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|add_sub_6_result_int[0]~14  ; 2       ;
; lpm_divide:Mod5|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|add_sub_6_result_int[6]~10  ; 2       ;
; lpm_divide:Mod5|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|add_sub_6_result_int[5]~8   ; 2       ;
; lpm_divide:Mod5|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|add_sub_6_result_int[4]~6   ; 2       ;
; lpm_divide:Mod5|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|add_sub_6_result_int[3]~4   ; 2       ;
; lpm_divide:Mod5|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|add_sub_6_result_int[2]~2   ; 2       ;
; lpm_divide:Mod5|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|add_sub_6_result_int[1]~0   ; 2       ;
; lpm_divide:Mod5|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|add_sub_5_result_int[0]~12  ; 2       ;
; lpm_divide:Mod5|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|add_sub_5_result_int[5]~8   ; 2       ;
; lpm_divide:Mod5|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|add_sub_5_result_int[4]~6   ; 2       ;
; lpm_divide:Mod5|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|add_sub_5_result_int[3]~4   ; 2       ;
; lpm_divide:Mod5|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|add_sub_5_result_int[2]~2   ; 2       ;
; lpm_divide:Mod5|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|add_sub_5_result_int[1]~0   ; 2       ;
; lpm_divide:Mod5|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|add_sub_4_result_int[0]~10  ; 2       ;
; lpm_divide:Mod5|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|add_sub_4_result_int[4]~6   ; 2       ;
; lpm_divide:Mod5|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|add_sub_4_result_int[3]~4   ; 2       ;
; lpm_divide:Mod5|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|add_sub_4_result_int[2]~2   ; 2       ;
; lpm_divide:Mod5|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|add_sub_4_result_int[1]~0   ; 2       ;
; lpm_divide:Mod5|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|add_sub_3_result_int[0]~8   ; 2       ;
; lpm_divide:Mod5|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|add_sub_3_result_int[3]~4   ; 2       ;
; lpm_divide:Mod5|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|add_sub_3_result_int[2]~2   ; 2       ;
; lpm_divide:Mod5|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|add_sub_3_result_int[1]~0   ; 2       ;
; lpm_divide:Div4|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|op_1~19                                               ; 2       ;
; lpm_divide:Div4|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|op_1~17                                               ; 2       ;
; lpm_divide:Div4|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|op_1~0                                                ; 2       ;
; lpm_divide:Div4|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|add_sub_9_result_int[3]~4       ; 2       ;
; lpm_divide:Div4|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|add_sub_9_result_int[2]~2       ; 2       ;
; lpm_divide:Div4|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|add_sub_9_result_int[1]~0       ; 2       ;
; lpm_divide:Div4|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|add_sub_8_result_int[3]~4       ; 2       ;
; lpm_divide:Div4|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|add_sub_8_result_int[2]~2       ; 2       ;
; lpm_divide:Div4|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|add_sub_8_result_int[1]~0       ; 2       ;
; lpm_divide:Div4|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|add_sub_7_result_int[3]~4       ; 2       ;
; lpm_divide:Div4|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|add_sub_7_result_int[2]~2       ; 2       ;
; lpm_divide:Div4|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|add_sub_7_result_int[1]~0       ; 2       ;
; lpm_divide:Div4|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|add_sub_6_result_int[3]~4       ; 2       ;
; lpm_divide:Div4|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|add_sub_6_result_int[2]~2       ; 2       ;
; lpm_divide:Div4|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|add_sub_6_result_int[1]~0       ; 2       ;
; lpm_divide:Div4|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|add_sub_5_result_int[3]~4       ; 2       ;
; lpm_divide:Div4|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|add_sub_5_result_int[2]~2       ; 2       ;
; lpm_divide:Div4|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|add_sub_5_result_int[1]~0       ; 2       ;
; lpm_divide:Div4|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|add_sub_4_result_int[3]~4       ; 2       ;
; lpm_divide:Div4|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|add_sub_4_result_int[2]~2       ; 2       ;
; lpm_divide:Div4|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|add_sub_4_result_int[1]~0       ; 2       ;
; Add13~14                                                                                                                    ; 2       ;
; lpm_divide:Mod4|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|add_sub_7_result_int[7]~12  ; 2       ;
; lpm_divide:Mod4|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|add_sub_7_result_int[6]~10  ; 2       ;
; lpm_divide:Mod4|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|add_sub_7_result_int[5]~8   ; 2       ;
; lpm_divide:Mod4|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|add_sub_7_result_int[4]~6   ; 2       ;
; lpm_divide:Mod4|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|add_sub_7_result_int[3]~4   ; 2       ;
; lpm_divide:Mod4|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|add_sub_7_result_int[2]~2   ; 2       ;
; lpm_divide:Mod4|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|add_sub_7_result_int[1]~0   ; 2       ;
; lpm_divide:Mod4|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|add_sub_6_result_int[6]~10  ; 2       ;
; lpm_divide:Mod4|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|add_sub_6_result_int[5]~8   ; 2       ;
; lpm_divide:Mod4|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|add_sub_6_result_int[4]~6   ; 2       ;
; lpm_divide:Mod4|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|add_sub_6_result_int[3]~4   ; 2       ;
; lpm_divide:Mod4|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|add_sub_6_result_int[2]~2   ; 2       ;
; lpm_divide:Mod4|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|add_sub_6_result_int[1]~0   ; 2       ;
; lpm_divide:Mod4|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|add_sub_5_result_int[5]~8   ; 2       ;
; lpm_divide:Mod4|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|add_sub_5_result_int[4]~6   ; 2       ;
; lpm_divide:Mod4|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|add_sub_5_result_int[3]~4   ; 2       ;
; lpm_divide:Mod4|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|add_sub_5_result_int[2]~2   ; 2       ;
; lpm_divide:Mod4|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|add_sub_5_result_int[1]~0   ; 2       ;
; lpm_divide:Mod4|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|add_sub_4_result_int[4]~6   ; 2       ;
; lpm_divide:Mod4|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|add_sub_4_result_int[3]~4   ; 2       ;
; lpm_divide:Mod4|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|add_sub_4_result_int[2]~2   ; 2       ;
; lpm_divide:Mod4|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|add_sub_4_result_int[1]~0   ; 2       ;
; lpm_divide:Mod4|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|add_sub_3_result_int[3]~4   ; 2       ;
; lpm_divide:Mod4|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|add_sub_3_result_int[2]~2   ; 2       ;
; lpm_divide:Mod4|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|add_sub_3_result_int[1]~0   ; 2       ;
; lpm_divide:Div3|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|op_1~8                                                ; 2       ;
; lpm_divide:Div3|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|op_1~2                                                ; 2       ;
; lpm_divide:Div3|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|add_sub_11_result_int[6]~10     ; 2       ;
; lpm_divide:Div3|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|add_sub_9_result_int[3]~4       ; 2       ;
; lpm_divide:Div3|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|add_sub_9_result_int[2]~2       ; 2       ;
; lpm_divide:Div3|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|add_sub_9_result_int[1]~0       ; 2       ;
; lpm_divide:Div3|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|add_sub_8_result_int[3]~4       ; 2       ;
; lpm_divide:Div3|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|add_sub_8_result_int[2]~2       ; 2       ;
; lpm_divide:Div3|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|add_sub_8_result_int[1]~0       ; 2       ;
; lpm_divide:Div3|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|add_sub_7_result_int[3]~4       ; 2       ;
; lpm_divide:Div3|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|add_sub_7_result_int[2]~2       ; 2       ;
; lpm_divide:Div3|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|add_sub_7_result_int[1]~0       ; 2       ;
; lpm_divide:Div3|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|add_sub_6_result_int[3]~4       ; 2       ;
; lpm_divide:Div3|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|add_sub_6_result_int[2]~2       ; 2       ;
; lpm_divide:Div3|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|add_sub_6_result_int[1]~0       ; 2       ;
; lpm_divide:Div3|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|add_sub_5_result_int[3]~4       ; 2       ;
; lpm_divide:Div3|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|add_sub_5_result_int[2]~2       ; 2       ;
; lpm_divide:Div3|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|add_sub_5_result_int[1]~0       ; 2       ;
; lpm_divide:Div3|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|add_sub_4_result_int[3]~4       ; 2       ;
; lpm_divide:Div3|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|add_sub_4_result_int[2]~2       ; 2       ;
; lpm_divide:Div3|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|add_sub_4_result_int[1]~0       ; 2       ;
; Add12~18                                                                                                                    ; 2       ;
; lpm_divide:Mod3|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|add_sub_7_result_int[0]~16  ; 2       ;
; lpm_divide:Mod3|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|add_sub_7_result_int[7]~12  ; 2       ;
; lpm_divide:Mod3|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|add_sub_7_result_int[6]~10  ; 2       ;
; lpm_divide:Mod3|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|add_sub_7_result_int[5]~8   ; 2       ;
; lpm_divide:Mod3|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|add_sub_7_result_int[4]~6   ; 2       ;
; lpm_divide:Mod3|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|add_sub_7_result_int[3]~4   ; 2       ;
; lpm_divide:Mod3|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|add_sub_7_result_int[2]~2   ; 2       ;
; lpm_divide:Mod3|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|add_sub_7_result_int[1]~0   ; 2       ;
; lpm_divide:Mod3|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|add_sub_6_result_int[0]~14  ; 2       ;
; lpm_divide:Mod3|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|add_sub_6_result_int[6]~10  ; 2       ;
; lpm_divide:Mod3|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|add_sub_6_result_int[5]~8   ; 2       ;
; lpm_divide:Mod3|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|add_sub_6_result_int[4]~6   ; 2       ;
; lpm_divide:Mod3|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|add_sub_6_result_int[3]~4   ; 2       ;
; lpm_divide:Mod3|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|add_sub_6_result_int[2]~2   ; 2       ;
; lpm_divide:Mod3|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|add_sub_6_result_int[1]~0   ; 2       ;
; lpm_divide:Mod3|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|add_sub_5_result_int[0]~12  ; 2       ;
; lpm_divide:Mod3|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|add_sub_5_result_int[5]~8   ; 2       ;
; lpm_divide:Mod3|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|add_sub_5_result_int[4]~6   ; 2       ;
; lpm_divide:Mod3|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|add_sub_5_result_int[3]~4   ; 2       ;
; lpm_divide:Mod3|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|add_sub_5_result_int[2]~2   ; 2       ;
; lpm_divide:Mod3|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|add_sub_5_result_int[1]~0   ; 2       ;
; lpm_divide:Mod3|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|add_sub_4_result_int[0]~10  ; 2       ;
; lpm_divide:Mod3|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|add_sub_4_result_int[4]~6   ; 2       ;
; lpm_divide:Mod3|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|add_sub_4_result_int[3]~4   ; 2       ;
; lpm_divide:Mod3|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|add_sub_4_result_int[2]~2   ; 2       ;
; lpm_divide:Mod3|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|add_sub_4_result_int[1]~0   ; 2       ;
; lpm_divide:Mod3|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|add_sub_3_result_int[0]~8   ; 2       ;
; lpm_divide:Mod3|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|add_sub_3_result_int[3]~4   ; 2       ;
; lpm_divide:Mod3|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|add_sub_3_result_int[2]~2   ; 2       ;
; lpm_divide:Mod3|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|add_sub_3_result_int[1]~0   ; 2       ;
; lpm_divide:Div2|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|op_1~19                                               ; 2       ;
; lpm_divide:Div2|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|op_1~17                                               ; 2       ;
; lpm_divide:Div2|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|op_1~0                                                ; 2       ;
; lpm_divide:Div2|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|add_sub_9_result_int[3]~4       ; 2       ;
; lpm_divide:Div2|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|add_sub_9_result_int[2]~2       ; 2       ;
; lpm_divide:Div2|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|add_sub_9_result_int[1]~0       ; 2       ;
; lpm_divide:Div2|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|add_sub_8_result_int[3]~4       ; 2       ;
; lpm_divide:Div2|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|add_sub_8_result_int[2]~2       ; 2       ;
; lpm_divide:Div2|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|add_sub_8_result_int[1]~0       ; 2       ;
; lpm_divide:Div2|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|add_sub_7_result_int[3]~4       ; 2       ;
; lpm_divide:Div2|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|add_sub_7_result_int[2]~2       ; 2       ;
; lpm_divide:Div2|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|add_sub_7_result_int[1]~0       ; 2       ;
; lpm_divide:Div2|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|add_sub_6_result_int[3]~4       ; 2       ;
; lpm_divide:Div2|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|add_sub_6_result_int[2]~2       ; 2       ;
; lpm_divide:Div2|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|add_sub_6_result_int[1]~0       ; 2       ;
; lpm_divide:Div2|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|add_sub_5_result_int[3]~4       ; 2       ;
; lpm_divide:Div2|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|add_sub_5_result_int[2]~2       ; 2       ;
; lpm_divide:Div2|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|add_sub_5_result_int[1]~0       ; 2       ;
; lpm_divide:Div2|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|add_sub_4_result_int[3]~4       ; 2       ;
; lpm_divide:Div2|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|add_sub_4_result_int[2]~2       ; 2       ;
; lpm_divide:Div2|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|add_sub_4_result_int[1]~0       ; 2       ;
; Add11~14                                                                                                                    ; 2       ;
; lpm_divide:Mod2|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|add_sub_7_result_int[7]~12  ; 2       ;
; lpm_divide:Mod2|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|add_sub_7_result_int[6]~10  ; 2       ;
; lpm_divide:Mod2|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|add_sub_7_result_int[5]~8   ; 2       ;
; lpm_divide:Mod2|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|add_sub_7_result_int[4]~6   ; 2       ;
; lpm_divide:Mod2|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|add_sub_7_result_int[3]~4   ; 2       ;
; lpm_divide:Mod2|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|add_sub_7_result_int[2]~2   ; 2       ;
; lpm_divide:Mod2|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|add_sub_7_result_int[1]~0   ; 2       ;
; lpm_divide:Mod2|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|add_sub_6_result_int[6]~10  ; 2       ;
; lpm_divide:Mod2|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|add_sub_6_result_int[5]~8   ; 2       ;
; lpm_divide:Mod2|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|add_sub_6_result_int[4]~6   ; 2       ;
; lpm_divide:Mod2|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|add_sub_6_result_int[3]~4   ; 2       ;
; lpm_divide:Mod2|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|add_sub_6_result_int[2]~2   ; 2       ;
; lpm_divide:Mod2|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|add_sub_6_result_int[1]~0   ; 2       ;
; lpm_divide:Mod2|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|add_sub_5_result_int[5]~8   ; 2       ;
; lpm_divide:Mod2|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|add_sub_5_result_int[4]~6   ; 2       ;
+-----------------------------------------------------------------------------------------------------------------------------+---------+


+------------------------------------------------------+
; Other Routing Usage Summary                          ;
+-----------------------------+------------------------+
; Other Routing Resource Type ; Usage                  ;
+-----------------------------+------------------------+
; Block interconnects         ; 3,044 / 54,004 ( 6 % ) ;
; C16 interconnects           ; 46 / 2,100 ( 2 % )     ;
; C4 interconnects            ; 1,383 / 36,000 ( 4 % ) ;
; Direct links                ; 903 / 54,004 ( 2 % )   ;
; Global clocks               ; 11 / 16 ( 69 % )       ;
; Local interconnects         ; 1,123 / 18,752 ( 6 % ) ;
; R24 interconnects           ; 65 / 1,900 ( 3 % )     ;
; R4 interconnects            ; 1,633 / 46,920 ( 3 % ) ;
+-----------------------------+------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 12.99) ; Number of LABs  (Total = 173) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 10                            ;
; 2                                           ; 6                             ;
; 3                                           ; 1                             ;
; 4                                           ; 4                             ;
; 5                                           ; 5                             ;
; 6                                           ; 2                             ;
; 7                                           ; 3                             ;
; 8                                           ; 3                             ;
; 9                                           ; 3                             ;
; 10                                          ; 1                             ;
; 11                                          ; 1                             ;
; 12                                          ; 5                             ;
; 13                                          ; 8                             ;
; 14                                          ; 5                             ;
; 15                                          ; 13                            ;
; 16                                          ; 103                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 0.23) ; Number of LABs  (Total = 173) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 5                             ;
; 1 Clock                            ; 21                            ;
; 1 Clock enable                     ; 4                             ;
; 1 Sync. load                       ; 10                            ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 12.84) ; Number of LABs  (Total = 173) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 10                            ;
; 2                                            ; 5                             ;
; 3                                            ; 2                             ;
; 4                                            ; 5                             ;
; 5                                            ; 3                             ;
; 6                                            ; 2                             ;
; 7                                            ; 4                             ;
; 8                                            ; 4                             ;
; 9                                            ; 3                             ;
; 10                                           ; 2                             ;
; 11                                           ; 6                             ;
; 12                                           ; 2                             ;
; 13                                           ; 6                             ;
; 14                                           ; 11                            ;
; 15                                           ; 33                            ;
; 16                                           ; 65                            ;
; 17                                           ; 5                             ;
; 18                                           ; 0                             ;
; 19                                           ; 3                             ;
; 20                                           ; 1                             ;
; 21                                           ; 0                             ;
; 22                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 8.71) ; Number of LABs  (Total = 173) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 0                             ;
; 1                                               ; 13                            ;
; 2                                               ; 9                             ;
; 3                                               ; 5                             ;
; 4                                               ; 8                             ;
; 5                                               ; 9                             ;
; 6                                               ; 7                             ;
; 7                                               ; 9                             ;
; 8                                               ; 16                            ;
; 9                                               ; 16                            ;
; 10                                              ; 16                            ;
; 11                                              ; 15                            ;
; 12                                              ; 14                            ;
; 13                                              ; 15                            ;
; 14                                              ; 6                             ;
; 15                                              ; 6                             ;
; 16                                              ; 9                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 14.87) ; Number of LABs  (Total = 173) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 5                             ;
; 3                                            ; 5                             ;
; 4                                            ; 3                             ;
; 5                                            ; 4                             ;
; 6                                            ; 5                             ;
; 7                                            ; 2                             ;
; 8                                            ; 4                             ;
; 9                                            ; 8                             ;
; 10                                           ; 6                             ;
; 11                                           ; 5                             ;
; 12                                           ; 4                             ;
; 13                                           ; 8                             ;
; 14                                           ; 15                            ;
; 15                                           ; 17                            ;
; 16                                           ; 12                            ;
; 17                                           ; 11                            ;
; 18                                           ; 15                            ;
; 19                                           ; 13                            ;
; 20                                           ; 5                             ;
; 21                                           ; 3                             ;
; 22                                           ; 6                             ;
; 23                                           ; 3                             ;
; 24                                           ; 2                             ;
; 25                                           ; 3                             ;
; 26                                           ; 1                             ;
; 27                                           ; 3                             ;
; 28                                           ; 1                             ;
; 29                                           ; 2                             ;
; 30                                           ; 2                             ;
+----------------------------------------------+-------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; nCEO                                         ; As output driving ground ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 °C   ;
; High Junction Temperature ; 85 °C  ;
+---------------------------+--------+


+------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                  ;
+--------------------------------+-------------------------------------------+-------------------+
; Source Clock(s)                ; Destination Clock(s)                      ; Delay Added in ns ;
+--------------------------------+-------------------------------------------+-------------------+
; I/O                            ; salgado_escolhido[0]                      ; 52.1              ;
; I/O                            ; estado_atual.Inicial                      ; 48.1              ;
; clock,salgado_escolhido[0],I/O ; salgado_escolhido[0]                      ; 35.3              ;
; I/O                            ; cancelar                                  ; 22.3              ;
; I/O                            ; clock                                     ; 19.7              ;
; clock,I/O                      ; estado_atual.Inicial                      ; 11.1              ;
; I/O                            ; salgado_escolhido[0],estado_atual.Inicial ; 8.2               ;
; clock,I/O                      ; salgado_escolhido[0]                      ; 4.3               ;
+--------------------------------+-------------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using either the TimeQuest Timing Analyzer or the Classic Timing Analyzer.


+--------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                        ;
+-----------------------------+------------------------------------+-------------------+
; Source Register             ; Destination Register               ; Delay Added in ns ;
+-----------------------------+------------------------------------+-------------------+
; salgado_escolhido[0]        ; estado_atual.Estoque               ; 3.867             ;
; estoque_salgado5[3]         ; estoque_salgado5[3]                ; 3.702             ;
; estoque_salgado5[2]         ; estoque_salgado5[3]                ; 3.702             ;
; estoque_salgado5[1]         ; estoque_salgado5[3]                ; 3.702             ;
; liberar                     ; estoque_salgado5[3]                ; 3.702             ;
; estado_atual.LiberaSalgado  ; estoque_salgado5[3]                ; 3.702             ;
; salgado_escolhido[1]        ; estoque_salgado5[3]                ; 3.702             ;
; salgado_escolhido[2]        ; estoque_salgado5[3]                ; 3.702             ;
; reset                       ; estoque_salgado5[3]                ; 3.702             ;
; estoque_salgado3[3]         ; estoque_salgado3[3]                ; 3.384             ;
; estoque_salgado3[2]         ; estoque_salgado3[3]                ; 3.384             ;
; estoque_salgado3[1]         ; estoque_salgado3[3]                ; 3.384             ;
; estoque_salgado1[3]         ; estoque_salgado1[3]                ; 3.092             ;
; estoque_salgado1[2]         ; estoque_salgado1[3]                ; 3.092             ;
; estoque_salgado1[1]         ; estoque_salgado1[3]                ; 3.092             ;
; cancelar                    ; proximo_estado.EsperandoMoeda_1951 ; 2.508             ;
; inicia                      ; estado_atual.SelecaoSalgado        ; 2.413             ;
; estado_atual.Inicial        ; estado_atual.SelecaoSalgado        ; 2.413             ;
; estado_atual.SelecaoSalgado ; estado_atual.SelecaoSalgado        ; 2.413             ;
; confirma_salgado            ; estado_atual.SelecaoSalgado        ; 2.413             ;
; estoque_salgado4[3]         ; proximo_estado.EsperandoMoeda_1951 ; 1.444             ;
; estoque_salgado4[2]         ; proximo_estado.EsperandoMoeda_1951 ; 1.444             ;
; estoque_salgado4[1]         ; proximo_estado.EsperandoMoeda_1951 ; 1.444             ;
; estoque_salgado2[3]         ; proximo_estado.Inicial_1978        ; 0.806             ;
; estoque_salgado2[2]         ; proximo_estado.Inicial_1978        ; 0.806             ;
; estoque_salgado2[1]         ; proximo_estado.Inicial_1978        ; 0.806             ;
; estado_atual.Estoque        ; proximo_estado.Inicial_1978        ; 0.806             ;
; clock                       ; valor_inserido[6]~reg0             ; 0.548             ;
; valor_inserido[8]~reg0      ; display_moeda_dezena[4]~reg0       ; 0.434             ;
; valor_inserido[7]~reg0      ; display_moeda_dezena[4]~reg0       ; 0.434             ;
; valor_inserido[6]~reg0      ; display_moeda_dezena[4]~reg0       ; 0.434             ;
; valor_inserido[5]~reg0      ; display_moeda_dezena[4]~reg0       ; 0.434             ;
; valor_inserido[4]~reg0      ; display_moeda_dezena[4]~reg0       ; 0.434             ;
; valor_inserido[3]~reg0      ; display_moeda_dezena[4]~reg0       ; 0.434             ;
; valor_inserido[2]~reg0      ; display_moeda_dezena[4]~reg0       ; 0.434             ;
; valor_inserido[1]~reg0      ; display_moeda_dezena[4]~reg0       ; 0.434             ;
; valor_inserido[9]~reg0      ; display_moeda_dezena[4]~reg0       ; 0.434             ;
; estado_atual.Devolve        ; devolvido$latch                    ; 0.372             ;
; confirma_moeda              ; moeda_nao_permitida~reg0           ; 0.136             ;
; prosseguir                  ; proximo_estado.Inicial_1978        ; 0.034             ;
; estado_atual.EsperandoMoeda ; proximo_estado.Inicial_1978        ; 0.034             ;
; valor_inserido[0]~reg0      ; proximo_estado.Inicial_1978        ; 0.034             ;
; troco[0]$latch              ; proximo_estado.Inicial_1978        ; 0.016             ;
; troco[1]$latch              ; proximo_estado.Inicial_1978        ; 0.016             ;
; troco[6]$latch              ; proximo_estado.Inicial_1978        ; 0.016             ;
; troco[7]$latch              ; proximo_estado.Inicial_1978        ; 0.016             ;
; troco[8]$latch              ; proximo_estado.Inicial_1978        ; 0.016             ;
; troco[9]$latch              ; proximo_estado.Inicial_1978        ; 0.016             ;
; troco[2]$latch              ; proximo_estado.Inicial_1978        ; 0.016             ;
; troco[3]$latch              ; proximo_estado.Inicial_1978        ; 0.016             ;
; troco[4]$latch              ; proximo_estado.Inicial_1978        ; 0.016             ;
; troco[5]$latch              ; proximo_estado.Inicial_1978        ; 0.016             ;
+-----------------------------+------------------------------------+-------------------+
Note: This table only shows the top 52 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device EP2C20F484C7 for design "MaquinaSalgados"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP2C15AF484C7 is compatible
    Info (176445): Device EP2C35F484C7 is compatible
    Info (176445): Device EP2C50F484C7 is compatible
Info (169124): Fitter converted 3 user pins into dedicated programming pins
    Info (169125): Pin ~ASDO~ is reserved at location C4
    Info (169125): Pin ~nCSO~ is reserved at location C3
    Info (169125): Pin ~LVDS91p/nCEO~ is reserved at location W20
Critical Warning (169085): No exact pin location assignment(s) for 43 pins of 95 total pins
    Info (169086): Pin estado[0] not assigned to an exact location on the device
    Info (169086): Pin estado[1] not assigned to an exact location on the device
    Info (169086): Pin estado[2] not assigned to an exact location on the device
    Info (169086): Pin valor_inserido[0] not assigned to an exact location on the device
    Info (169086): Pin valor_inserido[1] not assigned to an exact location on the device
    Info (169086): Pin valor_inserido[2] not assigned to an exact location on the device
    Info (169086): Pin valor_inserido[3] not assigned to an exact location on the device
    Info (169086): Pin valor_inserido[4] not assigned to an exact location on the device
    Info (169086): Pin valor_inserido[5] not assigned to an exact location on the device
    Info (169086): Pin valor_inserido[6] not assigned to an exact location on the device
    Info (169086): Pin valor_inserido[7] not assigned to an exact location on the device
    Info (169086): Pin valor_inserido[8] not assigned to an exact location on the device
    Info (169086): Pin valor_inserido[9] not assigned to an exact location on the device
    Info (169086): Pin preco_salgado[0] not assigned to an exact location on the device
    Info (169086): Pin preco_salgado[1] not assigned to an exact location on the device
    Info (169086): Pin preco_salgado[2] not assigned to an exact location on the device
    Info (169086): Pin preco_salgado[3] not assigned to an exact location on the device
    Info (169086): Pin preco_salgado[4] not assigned to an exact location on the device
    Info (169086): Pin preco_salgado[5] not assigned to an exact location on the device
    Info (169086): Pin preco_salgado[6] not assigned to an exact location on the device
    Info (169086): Pin preco_salgado[7] not assigned to an exact location on the device
    Info (169086): Pin preco_salgado[8] not assigned to an exact location on the device
    Info (169086): Pin preco_salgado[9] not assigned to an exact location on the device
    Info (169086): Pin troco[0] not assigned to an exact location on the device
    Info (169086): Pin troco[1] not assigned to an exact location on the device
    Info (169086): Pin troco[2] not assigned to an exact location on the device
    Info (169086): Pin troco[3] not assigned to an exact location on the device
    Info (169086): Pin troco[4] not assigned to an exact location on the device
    Info (169086): Pin troco[5] not assigned to an exact location on the device
    Info (169086): Pin troco[6] not assigned to an exact location on the device
    Info (169086): Pin troco[7] not assigned to an exact location on the device
    Info (169086): Pin troco[8] not assigned to an exact location on the device
    Info (169086): Pin troco[9] not assigned to an exact location on the device
    Info (169086): Pin devolucao[0] not assigned to an exact location on the device
    Info (169086): Pin devolucao[1] not assigned to an exact location on the device
    Info (169086): Pin devolucao[2] not assigned to an exact location on the device
    Info (169086): Pin devolucao[3] not assigned to an exact location on the device
    Info (169086): Pin devolucao[4] not assigned to an exact location on the device
    Info (169086): Pin devolucao[5] not assigned to an exact location on the device
    Info (169086): Pin devolucao[6] not assigned to an exact location on the device
    Info (169086): Pin devolucao[7] not assigned to an exact location on the device
    Info (169086): Pin devolucao[8] not assigned to an exact location on the device
    Info (169086): Pin devolucao[9] not assigned to an exact location on the device
Warning (335093): TimeQuest Timing Analyzer is analyzing 59 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'MaquinaSalgados.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "estoque_salgado2[0]~4|combout"
    Warning (332126): Node "estoque_salgado2[0]~4|datab"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "estoque_salgado3[0]~5|combout"
    Warning (332126): Node "estoque_salgado3[0]~5|datab"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "estoque_salgado1[0]~4|combout"
    Warning (332126): Node "estoque_salgado1[0]~4|datab"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "estoque_salgado5[0]~5|combout"
    Warning (332126): Node "estoque_salgado5[0]~5|datab"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "estoque_salgado4[0]~4|combout"
    Warning (332126): Node "estoque_salgado4[0]~4|datab"
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node clock (placed in PIN D12 (CLK10, LVDSCLK5n, Input))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G11
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node estado_atual.SelecaoSalgado
        Info (176357): Destination node estado_atual.Estoque
        Info (176357): Destination node estado_atual.EsperandoMoeda
        Info (176357): Destination node estado_atual.LiberaSalgado
        Info (176357): Destination node somador~1
        Info (176357): Destination node estado_atual.Devolve
Info (176353): Automatically promoted node reset (placed in PIN L2 (CLK1, LVDSCLK0n, Input))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node estado~0
        Info (176357): Destination node estado~1
        Info (176357): Destination node estado~2
        Info (176357): Destination node estoque_salgado2[0]~4
        Info (176357): Destination node estoque_salgado3[0]~5
        Info (176357): Destination node estoque_salgado1[0]~4
        Info (176357): Destination node estoque_salgado5[0]~5
        Info (176357): Destination node estoque_salgado4[0]~4
        Info (176357): Destination node sem_estoque$latch
        Info (176357): Destination node salgado_invalido$latch
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176353): Automatically promoted node estado~3 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node Selector61~1 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node estado~4 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node Selector115~4
        Info (176357): Destination node Selector124~1
Info (176353): Automatically promoted node Selector136~0 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node estoque_salgado1[2]~5 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node estoque_salgado1[0]~4
Info (176353): Automatically promoted node estoque_salgado2[2]~5 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node estoque_salgado2[0]~4
Info (176353): Automatically promoted node estoque_salgado3[2]~6 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node estoque_salgado3[0]~5
Info (176353): Automatically promoted node estoque_salgado4[2]~5 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node estoque_salgado4[0]~4
Info (176353): Automatically promoted node estoque_salgado5[3]~6 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node estoque_salgado5[0]~5
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 43 (unused VREF, 3.3V VCCIO, 0 input, 43 output, 0 bidirectional)
        Info (176212): I/O standards used: 3.3-V LVTTL.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has undetermined VCCIO pins. 2 total pin(s) used --  39 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has 3.3V VCCIO pins. 31 total pin(s) used --  2 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  42 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  40 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 2 total pin(s) used --  37 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has 3.3V VCCIO pins. 16 total pin(s) used --  20 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  39 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has undetermined VCCIO pins. 2 total pin(s) used --  41 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:02
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:01
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:04
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 3% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 8% of the available device resources in the region that extends from location X25_Y14 to location X37_Y27
Info (170194): Fitter routing operations ending: elapsed time is 00:00:07
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 3.34 seconds.
Info (306004): Started post-fitting delay annotation
Warning (306006): Found 82 output pins without output pin load capacitance assignment
    Info (306007): Pin "sem_estoque" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "moeda_nao_permitida" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "salgado_invalido" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "devolvido" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "salgado_liberado" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "display_salgado[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "display_salgado[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "display_salgado[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "display_salgado[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "display_salgado[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "display_salgado[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "display_salgado[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "display_moeda_centena[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "display_moeda_centena[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "display_moeda_centena[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "display_moeda_centena[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "display_moeda_centena[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "display_moeda_centena[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "display_moeda_centena[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "display_moeda_dezena[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "display_moeda_dezena[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "display_moeda_dezena[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "display_moeda_dezena[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "display_moeda_dezena[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "display_moeda_dezena[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "display_moeda_dezena[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "display_moeda_unidade[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "display_moeda_unidade[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "display_moeda_unidade[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "display_moeda_unidade[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "display_moeda_unidade[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "display_moeda_unidade[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "display_moeda_unidade[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "estado[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "estado[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "estado[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "estado_inicial" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "estado_selecao_salgado" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "estado_estoque" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "estado_esperando_moeda" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "estado_libera_salgado" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "estado_devolve" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "valor_inserido[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "valor_inserido[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "valor_inserido[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "valor_inserido[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "valor_inserido[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "valor_inserido[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "valor_inserido[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "valor_inserido[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "valor_inserido[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "valor_inserido[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "preco_salgado[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "preco_salgado[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "preco_salgado[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "preco_salgado[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "preco_salgado[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "preco_salgado[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "preco_salgado[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "preco_salgado[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "preco_salgado[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "preco_salgado[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "troco[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "troco[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "troco[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "troco[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "troco[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "troco[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "troco[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "troco[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "troco[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "troco[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "devolucao[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "devolucao[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "devolucao[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "devolucao[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "devolucao[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "devolucao[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "devolucao[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "devolucao[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "devolucao[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "devolucao[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info (306005): Delay annotation completed successfully
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:02
Warning (169174): The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'.
Info (144001): Generated suppressed messages file C:/Users/Pichau/OneDrive/Área de Trabalho/UESB   Ciência da Computação/3º Semestre/Circuitos Digitais/ProjetoCircuitos/MaquinaSalgados/output_files/MaquinaSalgados.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 22 warnings
    Info: Peak virtual memory: 4850 megabytes
    Info: Processing ended: Wed Dec 20 11:52:14 2023
    Info: Elapsed time: 00:00:24
    Info: Total CPU time (on all processors): 00:00:19


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/Pichau/OneDrive/Área de Trabalho/UESB   Ciência da Computação/3º Semestre/Circuitos Digitais/ProjetoCircuitos/MaquinaSalgados/output_files/MaquinaSalgados.fit.smsg.


