Fitter report for breakout
Wed Jun 21 13:14:00 2017
Quartus II 32-bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Ignored Assignments
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. I/O Bank Usage
 15. All Package Pins
 16. PLL Summary
 17. PLL Usage
 18. Output Pin Default Load For Reported TCO
 19. Fitter Resource Utilization by Entity
 20. Delay Chain Summary
 21. Pad To Core Delay Chain Fanout
 22. Control Signals
 23. Global & Other Fast Signals
 24. Non-Global High Fan-Out Signals
 25. Fitter RAM Summary
 26. Other Routing Usage Summary
 27. LAB Logic Elements
 28. LAB-wide Signals
 29. LAB Signals Sourced
 30. LAB Signals Sourced Out
 31. LAB Distinct Inputs
 32. Fitter Device Options
 33. Operating Settings and Conditions
 34. Fitter Messages
 35. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; Fitter Summary                                                                       ;
+------------------------------------+-------------------------------------------------+
; Fitter Status                      ; Successful - Wed Jun 21 13:14:00 2017           ;
; Quartus II 32-bit Version          ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition ;
; Revision Name                      ; breakout                                        ;
; Top-level Entity Name              ; breakout                                        ;
; Family                             ; Cyclone II                                      ;
; Device                             ; EP2C20F484C7                                    ;
; Timing Models                      ; Final                                           ;
; Total logic elements               ; 2,136 / 18,752 ( 11 % )                         ;
;     Total combinational functions  ; 2,123 / 18,752 ( 11 % )                         ;
;     Dedicated logic registers      ; 311 / 18,752 ( 2 % )                            ;
; Total registers                    ; 311                                             ;
; Total pins                         ; 76 / 315 ( 24 % )                               ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 36,864 / 239,616 ( 15 % )                       ;
; Embedded Multiplier 9-bit elements ; 0 / 52 ( 0 % )                                  ;
; Total PLLs                         ; 1 / 4 ( 25 % )                                  ;
+------------------------------------+-------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; EP2C20F484C7                   ;                                ;
; Minimum Core Junction Temperature                                          ; 0                              ;                                ;
; Maximum Core Junction Temperature                                          ; 85                             ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                          ; Off                            ; Off                            ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                            ; Off                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; On                             ; On                             ;
; PowerPlay Power Optimization                                               ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Packed Registers                                                      ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-----------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                           ;
+--------------+----------------+--------------+---------------+---------------+----------------+
; Name         ; Ignored Entity ; Ignored From ; Ignored To    ; Ignored Value ; Ignored Source ;
+--------------+----------------+--------------+---------------+---------------+----------------+
; Location     ;                ;              ; AUD_ADCDAT    ; PIN_B6        ; QSF Assignment ;
; Location     ;                ;              ; AUD_ADCLRCK   ; PIN_A6        ; QSF Assignment ;
; Location     ;                ;              ; AUD_BCLK      ; PIN_A4        ; QSF Assignment ;
; Location     ;                ;              ; AUD_DACDAT    ; PIN_B5        ; QSF Assignment ;
; Location     ;                ;              ; AUD_DACLRCK   ; PIN_A5        ; QSF Assignment ;
; Location     ;                ;              ; AUD_XCK       ; PIN_B4        ; QSF Assignment ;
; Location     ;                ;              ; CLOCK_24[0]   ; PIN_B12       ; QSF Assignment ;
; Location     ;                ;              ; CLOCK_24[1]   ; PIN_A12       ; QSF Assignment ;
; Location     ;                ;              ; CLOCK_27[1]   ; PIN_E12       ; QSF Assignment ;
; Location     ;                ;              ; CLOCK_50      ; PIN_L1        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_ADDR[0]  ; PIN_W4        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_ADDR[10] ; PIN_W3        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_ADDR[11] ; PIN_N6        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_ADDR[1]  ; PIN_W5        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_ADDR[2]  ; PIN_Y3        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_ADDR[3]  ; PIN_Y4        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_ADDR[4]  ; PIN_R6        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_ADDR[5]  ; PIN_R5        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_ADDR[6]  ; PIN_P6        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_ADDR[7]  ; PIN_P5        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_ADDR[8]  ; PIN_P3        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_ADDR[9]  ; PIN_N4        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_BA_0     ; PIN_U3        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_BA_1     ; PIN_V4        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_CAS_N    ; PIN_T3        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_CKE      ; PIN_N3        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_CLK      ; PIN_U4        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_CS_N     ; PIN_T6        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[0]    ; PIN_U1        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[10]   ; PIN_P1        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[11]   ; PIN_P2        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[12]   ; PIN_R1        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[13]   ; PIN_R2        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[14]   ; PIN_T1        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[15]   ; PIN_T2        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[1]    ; PIN_U2        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[2]    ; PIN_V1        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[3]    ; PIN_V2        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[4]    ; PIN_W1        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[5]    ; PIN_W2        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[6]    ; PIN_Y1        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[7]    ; PIN_Y2        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[8]    ; PIN_N1        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[9]    ; PIN_N2        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_LDQM     ; PIN_R7        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_RAS_N    ; PIN_T5        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_UDQM     ; PIN_M5        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_WE_N     ; PIN_R8        ; QSF Assignment ;
; Location     ;                ;              ; EXT_CLOCK     ; PIN_M21       ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[0]    ; PIN_AB20      ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[10]   ; PIN_R12       ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[11]   ; PIN_T12       ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[12]   ; PIN_AB14      ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[13]   ; PIN_AA13      ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[14]   ; PIN_AB13      ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[15]   ; PIN_AA12      ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[16]   ; PIN_AB12      ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[17]   ; PIN_AA20      ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[18]   ; PIN_U14       ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[19]   ; PIN_V14       ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[1]    ; PIN_AA14      ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[20]   ; PIN_U13       ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[21]   ; PIN_R13       ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[2]    ; PIN_Y16       ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[3]    ; PIN_R15       ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[4]    ; PIN_T15       ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[5]    ; PIN_U15       ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[6]    ; PIN_V15       ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[7]    ; PIN_W15       ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[8]    ; PIN_R14       ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[9]    ; PIN_Y13       ; QSF Assignment ;
; Location     ;                ;              ; FL_DQ[0]      ; PIN_AB16      ; QSF Assignment ;
; Location     ;                ;              ; FL_DQ[1]      ; PIN_AA16      ; QSF Assignment ;
; Location     ;                ;              ; FL_DQ[2]      ; PIN_AB17      ; QSF Assignment ;
; Location     ;                ;              ; FL_DQ[3]      ; PIN_AA17      ; QSF Assignment ;
; Location     ;                ;              ; FL_DQ[4]      ; PIN_AB18      ; QSF Assignment ;
; Location     ;                ;              ; FL_DQ[5]      ; PIN_AA18      ; QSF Assignment ;
; Location     ;                ;              ; FL_DQ[6]      ; PIN_AB19      ; QSF Assignment ;
; Location     ;                ;              ; FL_DQ[7]      ; PIN_AA19      ; QSF Assignment ;
; Location     ;                ;              ; FL_OE_N       ; PIN_AA15      ; QSF Assignment ;
; Location     ;                ;              ; FL_RST_N      ; PIN_W14       ; QSF Assignment ;
; Location     ;                ;              ; FL_WE_N       ; PIN_Y14       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[0]     ; PIN_A13       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[10]    ; PIN_A18       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[11]    ; PIN_B18       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[12]    ; PIN_A19       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[13]    ; PIN_B19       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[14]    ; PIN_A20       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[15]    ; PIN_B20       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[16]    ; PIN_C21       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[17]    ; PIN_C22       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[18]    ; PIN_D21       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[19]    ; PIN_D22       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[1]     ; PIN_B13       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[20]    ; PIN_E21       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[21]    ; PIN_E22       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[22]    ; PIN_F21       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[23]    ; PIN_F22       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[24]    ; PIN_G21       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[25]    ; PIN_G22       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[26]    ; PIN_J21       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[27]    ; PIN_J22       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[28]    ; PIN_K21       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[29]    ; PIN_K22       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[2]     ; PIN_A14       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[30]    ; PIN_J19       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[31]    ; PIN_J20       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[32]    ; PIN_J18       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[33]    ; PIN_K20       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[34]    ; PIN_L19       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[35]    ; PIN_L18       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[3]     ; PIN_B14       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[4]     ; PIN_A15       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[5]     ; PIN_B15       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[6]     ; PIN_A16       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[7]     ; PIN_B16       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[8]     ; PIN_A17       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[9]     ; PIN_B17       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[0]     ; PIN_H12       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[10]    ; PIN_C14       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[11]    ; PIN_D14       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[12]    ; PIN_D15       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[13]    ; PIN_D16       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[14]    ; PIN_C17       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[15]    ; PIN_C18       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[16]    ; PIN_C19       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[17]    ; PIN_C20       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[18]    ; PIN_D19       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[19]    ; PIN_D20       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[1]     ; PIN_H13       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[20]    ; PIN_E20       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[21]    ; PIN_F20       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[22]    ; PIN_E19       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[23]    ; PIN_E18       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[24]    ; PIN_G20       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[25]    ; PIN_G18       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[26]    ; PIN_G17       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[27]    ; PIN_H17       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[28]    ; PIN_J15       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[29]    ; PIN_H18       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[2]     ; PIN_H14       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[30]    ; PIN_N22       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[31]    ; PIN_N21       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[32]    ; PIN_P15       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[33]    ; PIN_N15       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[34]    ; PIN_P17       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[35]    ; PIN_P18       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[3]     ; PIN_G15       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[4]     ; PIN_E14       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[5]     ; PIN_E15       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[6]     ; PIN_F15       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[7]     ; PIN_G16       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[8]     ; PIN_F12       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[9]     ; PIN_F13       ; QSF Assignment ;
; Location     ;                ;              ; I2C_SCLK      ; PIN_A3        ; QSF Assignment ;
; Location     ;                ;              ; I2C_SDAT      ; PIN_B3        ; QSF Assignment ;
; Location     ;                ;              ; PS2_CLK       ; PIN_H15       ; QSF Assignment ;
; Location     ;                ;              ; PS2_DAT       ; PIN_J14       ; QSF Assignment ;
; Location     ;                ;              ; SRAM_ADDR[0]  ; PIN_AA3       ; QSF Assignment ;
; Location     ;                ;              ; SRAM_ADDR[10] ; PIN_R11       ; QSF Assignment ;
; Location     ;                ;              ; SRAM_ADDR[11] ; PIN_T11       ; QSF Assignment ;
; Location     ;                ;              ; SRAM_ADDR[12] ; PIN_Y10       ; QSF Assignment ;
; Location     ;                ;              ; SRAM_ADDR[13] ; PIN_U10       ; QSF Assignment ;
; Location     ;                ;              ; SRAM_ADDR[14] ; PIN_R10       ; QSF Assignment ;
; Location     ;                ;              ; SRAM_ADDR[15] ; PIN_T7        ; QSF Assignment ;
; Location     ;                ;              ; SRAM_ADDR[16] ; PIN_Y6        ; QSF Assignment ;
; Location     ;                ;              ; SRAM_ADDR[17] ; PIN_Y5        ; QSF Assignment ;
; Location     ;                ;              ; SRAM_ADDR[1]  ; PIN_AB3       ; QSF Assignment ;
; Location     ;                ;              ; SRAM_ADDR[2]  ; PIN_AA4       ; QSF Assignment ;
; Location     ;                ;              ; SRAM_ADDR[3]  ; PIN_AB4       ; QSF Assignment ;
; Location     ;                ;              ; SRAM_ADDR[4]  ; PIN_AA5       ; QSF Assignment ;
; Location     ;                ;              ; SRAM_ADDR[5]  ; PIN_AB10      ; QSF Assignment ;
; Location     ;                ;              ; SRAM_ADDR[6]  ; PIN_AA11      ; QSF Assignment ;
; Location     ;                ;              ; SRAM_ADDR[7]  ; PIN_AB11      ; QSF Assignment ;
; Location     ;                ;              ; SRAM_ADDR[8]  ; PIN_V11       ; QSF Assignment ;
; Location     ;                ;              ; SRAM_ADDR[9]  ; PIN_W11       ; QSF Assignment ;
; Location     ;                ;              ; SRAM_CE_N     ; PIN_AB5       ; QSF Assignment ;
; Location     ;                ;              ; SRAM_DQ[0]    ; PIN_AA6       ; QSF Assignment ;
; Location     ;                ;              ; SRAM_DQ[10]   ; PIN_V9        ; QSF Assignment ;
; Location     ;                ;              ; SRAM_DQ[11]   ; PIN_U9        ; QSF Assignment ;
; Location     ;                ;              ; SRAM_DQ[12]   ; PIN_R9        ; QSF Assignment ;
; Location     ;                ;              ; SRAM_DQ[13]   ; PIN_W8        ; QSF Assignment ;
; Location     ;                ;              ; SRAM_DQ[14]   ; PIN_V8        ; QSF Assignment ;
; Location     ;                ;              ; SRAM_DQ[15]   ; PIN_U8        ; QSF Assignment ;
; Location     ;                ;              ; SRAM_DQ[1]    ; PIN_AB6       ; QSF Assignment ;
; Location     ;                ;              ; SRAM_DQ[2]    ; PIN_AA7       ; QSF Assignment ;
; Location     ;                ;              ; SRAM_DQ[3]    ; PIN_AB7       ; QSF Assignment ;
; Location     ;                ;              ; SRAM_DQ[4]    ; PIN_AA8       ; QSF Assignment ;
; Location     ;                ;              ; SRAM_DQ[5]    ; PIN_AB8       ; QSF Assignment ;
; Location     ;                ;              ; SRAM_DQ[6]    ; PIN_AA9       ; QSF Assignment ;
; Location     ;                ;              ; SRAM_DQ[7]    ; PIN_AB9       ; QSF Assignment ;
; Location     ;                ;              ; SRAM_DQ[8]    ; PIN_Y9        ; QSF Assignment ;
; Location     ;                ;              ; SRAM_DQ[9]    ; PIN_W9        ; QSF Assignment ;
; Location     ;                ;              ; SRAM_LB_N     ; PIN_Y7        ; QSF Assignment ;
; Location     ;                ;              ; SRAM_OE_N     ; PIN_T8        ; QSF Assignment ;
; Location     ;                ;              ; SRAM_UB_N     ; PIN_W7        ; QSF Assignment ;
; Location     ;                ;              ; SRAM_WE_N     ; PIN_AA10      ; QSF Assignment ;
; Location     ;                ;              ; TCK           ; PIN_C7        ; QSF Assignment ;
; Location     ;                ;              ; TCS           ; PIN_D8        ; QSF Assignment ;
; Location     ;                ;              ; TDI           ; PIN_E8        ; QSF Assignment ;
; Location     ;                ;              ; TDO           ; PIN_D7        ; QSF Assignment ;
; Location     ;                ;              ; UART_RXD      ; PIN_F14       ; QSF Assignment ;
; Location     ;                ;              ; UART_TXD      ; PIN_G12       ; QSF Assignment ;
; I/O Standard ;                ;              ; AUD_ADCDAT    ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; AUD_ADCLRCK   ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; AUD_BCLK      ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; AUD_DACDAT    ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; AUD_DACLRCK   ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; AUD_XCK       ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; CLOCK_24[0]   ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; CLOCK_24[1]   ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; CLOCK_27[1]   ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; CLOCK_50      ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; EXT_CLOCK     ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_0[0]     ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_0[10]    ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_0[11]    ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_0[12]    ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_0[13]    ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_0[14]    ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_0[15]    ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_0[16]    ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_0[17]    ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_0[18]    ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_0[19]    ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_0[1]     ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_0[20]    ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_0[21]    ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_0[22]    ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_0[23]    ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_0[24]    ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_0[25]    ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_0[26]    ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_0[27]    ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_0[28]    ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_0[29]    ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_0[2]     ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_0[30]    ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_0[31]    ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_0[32]    ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_0[33]    ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_0[34]    ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_0[35]    ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_0[3]     ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_0[4]     ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_0[5]     ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_0[6]     ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_0[7]     ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_0[8]     ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_0[9]     ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_1[0]     ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_1[10]    ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_1[11]    ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_1[12]    ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_1[13]    ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_1[14]    ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_1[15]    ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_1[16]    ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_1[17]    ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_1[18]    ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_1[19]    ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_1[1]     ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_1[20]    ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_1[21]    ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_1[22]    ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_1[23]    ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_1[24]    ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_1[25]    ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_1[26]    ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_1[27]    ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_1[28]    ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_1[29]    ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_1[2]     ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_1[30]    ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_1[31]    ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_1[32]    ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_1[33]    ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_1[34]    ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_1[35]    ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_1[3]     ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_1[4]     ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_1[5]     ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_1[6]     ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_1[7]     ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_1[8]     ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_1[9]     ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; I2C_SCLK      ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; I2C_SDAT      ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; PS2_CLK       ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; PS2_DAT       ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; TCK           ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; TCS           ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; TDI           ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; TDO           ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; UART_RXD      ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; UART_TXD      ; LVTTL         ; QSF Assignment ;
+--------------+----------------+--------------+---------------+---------------+----------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 2526 ( 0.00 % )    ;
;     -- Achieved     ; 0 / 2526 ( 0.00 % )    ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 2521    ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 5       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in /home/fopor/Documents/mc613/breakout/projetinho_entregar/output_files/breakout.pin.


+-------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                           ;
+---------------------------------------------+---------------------------+
; Resource                                    ; Usage                     ;
+---------------------------------------------+---------------------------+
; Total logic elements                        ; 2,136 / 18,752 ( 11 % )   ;
;     -- Combinational with no register       ; 1825                      ;
;     -- Register only                        ; 13                        ;
;     -- Combinational with a register        ; 298                       ;
;                                             ;                           ;
; Logic element usage by number of LUT inputs ;                           ;
;     -- 4 input functions                    ; 1097                      ;
;     -- 3 input functions                    ; 439                       ;
;     -- <=2 input functions                  ; 587                       ;
;     -- Register only                        ; 13                        ;
;                                             ;                           ;
; Logic elements by mode                      ;                           ;
;     -- normal mode                          ; 1641                      ;
;     -- arithmetic mode                      ; 482                       ;
;                                             ;                           ;
; Total registers*                            ; 311 / 19,649 ( 2 % )      ;
;     -- Dedicated logic registers            ; 311 / 18,752 ( 2 % )      ;
;     -- I/O registers                        ; 0 / 897 ( 0 % )           ;
;                                             ;                           ;
; Total LABs:  partially or completely used   ; 154 / 1,172 ( 13 % )      ;
; Virtual pins                                ; 0                         ;
; I/O pins                                    ; 76 / 315 ( 24 % )         ;
;     -- Clock pins                           ; 7 / 8 ( 88 % )            ;
;                                             ;                           ;
; Global signals                              ; 3                         ;
; M4Ks                                        ; 9 / 52 ( 17 % )           ;
; Total block memory bits                     ; 36,864 / 239,616 ( 15 % ) ;
; Total block memory implementation bits      ; 41,472 / 239,616 ( 17 % ) ;
; Embedded Multiplier 9-bit elements          ; 0 / 52 ( 0 % )            ;
; PLLs                                        ; 1 / 4 ( 25 % )            ;
; Global clocks                               ; 3 / 16 ( 19 % )           ;
; JTAGs                                       ; 0 / 1 ( 0 % )             ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )             ;
; CRC blocks                                  ; 0 / 1 ( 0 % )             ;
; Average interconnect usage (total/H/V)      ; 2% / 2% / 2%              ;
; Peak interconnect usage (total/H/V)         ; 6% / 6% / 6%              ;
; Maximum fan-out                             ; 242                       ;
; Highest non-global fan-out                  ; 163                       ;
; Total fan-out                               ; 7944                      ;
; Average fan-out                             ; 3.13                      ;
+---------------------------------------------+---------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                          ;
+---------------------------------------------+-----------------------+--------------------------------+
; Statistic                                   ; Top                   ; hard_block:auto_generated_inst ;
+---------------------------------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                   ; Low                            ;
;                                             ;                       ;                                ;
; Total logic elements                        ; 2136 / 18752 ( 11 % ) ; 0 / 18752 ( 0 % )              ;
;     -- Combinational with no register       ; 1825                  ; 0                              ;
;     -- Register only                        ; 13                    ; 0                              ;
;     -- Combinational with a register        ; 298                   ; 0                              ;
;                                             ;                       ;                                ;
; Logic element usage by number of LUT inputs ;                       ;                                ;
;     -- 4 input functions                    ; 1097                  ; 0                              ;
;     -- 3 input functions                    ; 439                   ; 0                              ;
;     -- <=2 input functions                  ; 587                   ; 0                              ;
;     -- Register only                        ; 13                    ; 0                              ;
;                                             ;                       ;                                ;
; Logic elements by mode                      ;                       ;                                ;
;     -- normal mode                          ; 1641                  ; 0                              ;
;     -- arithmetic mode                      ; 482                   ; 0                              ;
;                                             ;                       ;                                ;
; Total registers                             ; 311                   ; 0                              ;
;     -- Dedicated logic registers            ; 311 / 18752 ( 2 % )   ; 0 / 18752 ( 0 % )              ;
;                                             ;                       ;                                ;
; Total LABs:  partially or completely used   ; 154 / 1172 ( 13 % )   ; 0 / 1172 ( 0 % )               ;
;                                             ;                       ;                                ;
; Virtual pins                                ; 0                     ; 0                              ;
; I/O pins                                    ; 76                    ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 52 ( 0 % )        ; 0 / 52 ( 0 % )                 ;
; Total memory bits                           ; 36864                 ; 0                              ;
; Total RAM block bits                        ; 41472                 ; 0                              ;
; PLL                                         ; 0 / 4 ( 0 % )         ; 1 / 4 ( 25 % )                 ;
; M4K                                         ; 9 / 52 ( 17 % )       ; 0 / 52 ( 0 % )                 ;
; Clock control block                         ; 2 / 20 ( 10 % )       ; 1 / 20 ( 5 % )                 ;
;                                             ;                       ;                                ;
; Connections                                 ;                       ;                                ;
;     -- Input Connections                    ; 51                    ; 1                              ;
;     -- Registered Input Connections         ; 42                    ; 0                              ;
;     -- Output Connections                   ; 1                     ; 51                             ;
;     -- Registered Output Connections        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Internal Connections                        ;                       ;                                ;
;     -- Total Connections                    ; 7952                  ; 53                             ;
;     -- Registered Connections               ; 2045                  ; 0                              ;
;                                             ;                       ;                                ;
; External Connections                        ;                       ;                                ;
;     -- Top                                  ; 0                     ; 52                             ;
;     -- hard_block:auto_generated_inst       ; 52                    ; 0                              ;
;                                             ;                       ;                                ;
; Partition Interface                         ;                       ;                                ;
;     -- Input Ports                          ; 16                    ; 1                              ;
;     -- Output Ports                         ; 60                    ; 1                              ;
;     -- Bidir Ports                          ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Registered Ports                            ;                       ;                                ;
;     -- Registered Input Ports               ; 0                     ; 0                              ;
;     -- Registered Output Ports              ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Port Connectivity                           ;                       ;                                ;
;     -- Input Ports driven by GND            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                     ; 0                              ;
;     -- Input Ports with no Source           ; 0                     ; 0                              ;
;     -- Output Ports with no Source          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                     ; 0                              ;
+---------------------------------------------+-----------------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                         ;
+--------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+--------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; KEY[0]       ; W9    ; 8        ; 11           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; KEY[1]       ; R21   ; 6        ; 50           ; 10           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; KEY[2]       ; T22   ; 6        ; 50           ; 9            ; 0           ; 9                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; KEY[3]       ; T21   ; 6        ; 50           ; 9            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[0]        ; L22   ; 5        ; 50           ; 14           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[1]        ; L21   ; 5        ; 50           ; 14           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[2]        ; M22   ; 6        ; 50           ; 14           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[3]        ; V12   ; 7        ; 26           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[4]        ; W12   ; 7        ; 26           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[5]        ; U12   ; 8        ; 26           ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[6]        ; U11   ; 8        ; 26           ; 0            ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[7]        ; M2    ; 1        ; 0            ; 13           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[8]        ; M1    ; 1        ; 0            ; 13           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[9]        ; L2    ; 2        ; 0            ; 13           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; clk27M       ; D12   ; 3        ; 24           ; 27           ; 2           ; 38                    ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; reset_button ; R22   ; 6        ; 50           ; 10           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
+--------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                            ;
+----------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+----------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; HEX0[0]  ; J2    ; 2        ; 0            ; 18           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX0[1]  ; J1    ; 2        ; 0            ; 18           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX0[2]  ; H2    ; 2        ; 0            ; 19           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX0[3]  ; H1    ; 2        ; 0            ; 19           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX0[4]  ; F2    ; 2        ; 0            ; 20           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX0[5]  ; F1    ; 2        ; 0            ; 20           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX0[6]  ; E2    ; 2        ; 0            ; 20           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1[0]  ; E1    ; 2        ; 0            ; 20           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1[1]  ; H6    ; 2        ; 0            ; 21           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1[2]  ; H5    ; 2        ; 0            ; 21           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1[3]  ; H4    ; 2        ; 0            ; 21           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1[4]  ; G3    ; 2        ; 0            ; 21           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1[5]  ; D2    ; 2        ; 0            ; 22           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1[6]  ; D1    ; 2        ; 0            ; 22           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX2[0]  ; G5    ; 2        ; 0            ; 22           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX2[1]  ; G6    ; 2        ; 0            ; 23           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX2[2]  ; C2    ; 2        ; 0            ; 23           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX2[3]  ; C1    ; 2        ; 0            ; 23           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX2[4]  ; E3    ; 2        ; 0            ; 24           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX2[5]  ; E4    ; 2        ; 0            ; 24           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX2[6]  ; D3    ; 2        ; 0            ; 25           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX3[0]  ; F4    ; 2        ; 0            ; 23           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX3[1]  ; D5    ; 2        ; 0            ; 24           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX3[2]  ; D6    ; 2        ; 0            ; 24           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX3[3]  ; J4    ; 2        ; 0            ; 18           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX3[4]  ; L8    ; 2        ; 0            ; 19           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX3[5]  ; F3    ; 2        ; 0            ; 22           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX3[6]  ; D4    ; 2        ; 0            ; 25           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[0]  ; U22   ; 6        ; 50           ; 7            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[1]  ; U21   ; 6        ; 50           ; 7            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[2]  ; V22   ; 6        ; 50           ; 7            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[3]  ; V21   ; 6        ; 50           ; 6            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[4]  ; W22   ; 6        ; 50           ; 5            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[5]  ; W21   ; 6        ; 50           ; 4            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[6]  ; Y22   ; 6        ; 50           ; 6            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[7]  ; Y21   ; 6        ; 50           ; 6            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[0]  ; R20   ; 6        ; 50           ; 10           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[1]  ; R19   ; 6        ; 50           ; 8            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[2]  ; U19   ; 6        ; 50           ; 4            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[3]  ; Y19   ; 6        ; 50           ; 2            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[4]  ; T18   ; 6        ; 50           ; 3            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[5]  ; V19   ; 6        ; 50           ; 2            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[6]  ; Y18   ; 6        ; 50           ; 2            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[7]  ; U18   ; 6        ; 50           ; 3            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[8]  ; R18   ; 6        ; 50           ; 8            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[9]  ; R17   ; 6        ; 50           ; 5            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; blue[0]  ; A9    ; 3        ; 15           ; 27           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; blue[1]  ; D11   ; 3        ; 22           ; 27           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; blue[2]  ; A10   ; 3        ; 20           ; 27           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; blue[3]  ; B10   ; 3        ; 20           ; 27           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; green[0] ; B8    ; 3        ; 13           ; 27           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; green[1] ; C10   ; 3        ; 18           ; 27           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; green[2] ; B9    ; 3        ; 15           ; 27           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; green[3] ; A8    ; 3        ; 13           ; 27           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hsync    ; A11   ; 3        ; 22           ; 27           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; red[0]   ; D9    ; 3        ; 13           ; 27           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; red[1]   ; C9    ; 3        ; 9            ; 27           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; red[2]   ; A7    ; 3        ; 11           ; 27           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; red[3]   ; B7    ; 3        ; 11           ; 27           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; vsync    ; B11   ; 3        ; 22           ; 27           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
+----------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 2 / 41 ( 5 % )   ; 3.3V          ; --           ;
; 2        ; 31 / 33 ( 94 % ) ; 3.3V          ; --           ;
; 3        ; 15 / 43 ( 35 % ) ; 3.3V          ; --           ;
; 4        ; 0 / 40 ( 0 % )   ; 3.3V          ; --           ;
; 5        ; 2 / 39 ( 5 % )   ; 3.3V          ; --           ;
; 6        ; 24 / 36 ( 67 % ) ; 3.3V          ; --           ;
; 7        ; 2 / 40 ( 5 % )   ; 3.3V          ; --           ;
; 8        ; 3 / 43 ( 7 % )   ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A2       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A3       ; 325        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A4       ; 324        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A5       ; 322        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A6       ; 320        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A7       ; 306        ; 3        ; red[2]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A8       ; 304        ; 3        ; green[3]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A9       ; 298        ; 3        ; blue[0]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A10      ; 293        ; 3        ; blue[2]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A11      ; 287        ; 3        ; hsync                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A12      ; 283        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A13      ; 281        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A14      ; 279        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A15      ; 273        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A16      ; 271        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A17      ; 265        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A18      ; 251        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A19      ; 249        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A20      ; 247        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A21      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA2      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA3      ; 82         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA4      ; 85         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA5      ; 89         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA6      ; 97         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA7      ; 103        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA8      ; 111        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA9      ; 114        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA10     ; 120        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA11     ; 122        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA12     ; 128        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA13     ; 130        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA14     ; 136        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA15     ; 138        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA16     ; 140        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA17     ; 144        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA18     ; 153        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA19     ; 162        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA20     ; 164        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA21     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA22     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB1      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB2      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB3      ; 83         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB4      ; 84         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB5      ; 88         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB6      ; 96         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB7      ; 102        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB8      ; 110        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB9      ; 113        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB10     ; 119        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB11     ; 121        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB12     ; 127        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB13     ; 129        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB14     ; 135        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB15     ; 137        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB16     ; 139        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB17     ; 143        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB18     ; 152        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB19     ; 161        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB20     ; 163        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB21     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB22     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 326        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B4       ; 323        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B5       ; 321        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B6       ; 319        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B7       ; 305        ; 3        ; red[3]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B8       ; 303        ; 3        ; green[0]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B9       ; 297        ; 3        ; green[2]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B10      ; 292        ; 3        ; blue[3]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B11      ; 286        ; 3        ; vsync                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B12      ; 282        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B13      ; 280        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B14      ; 278        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B15      ; 272        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B16      ; 270        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B17      ; 264        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B18      ; 250        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B19      ; 248        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B20      ; 246        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B21      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B22      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C1       ; 8          ; 2        ; HEX2[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C2       ; 9          ; 2        ; HEX2[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C3       ; 1          ; 2        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; C4       ; 0          ; 2        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; C5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C7       ; 315        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C9       ; 310        ; 3        ; red[1]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C10      ; 296        ; 3        ; green[1]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C11      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C12      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C13      ; 275        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C14      ; 260        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C16      ; 254        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C17      ; 245        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C18      ; 244        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C19      ; 238        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C20      ; 239        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C21      ; 236        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C22      ; 237        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D1       ; 14         ; 2        ; HEX1[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D2       ; 15         ; 2        ; HEX1[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D3       ; 2          ; 2        ; HEX2[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D4       ; 3          ; 2        ; HEX3[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D5       ; 4          ; 2        ; HEX3[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D6       ; 5          ; 2        ; HEX3[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D7       ; 311        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D8       ; 309        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D9       ; 302        ; 3        ; red[0]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D11      ; 289        ; 3        ; blue[1]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D12      ; 284        ; 3        ; clk27M                                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D14      ; 267        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D15      ; 259        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D16      ; 255        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D17      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D19      ; 240        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D20      ; 241        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D21      ; 229        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D22      ; 230        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E1       ; 20         ; 2        ; HEX1[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E2       ; 21         ; 2        ; HEX0[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E3       ; 6          ; 2        ; HEX2[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E4       ; 7          ; 2        ; HEX2[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E5       ;            ;          ; VCCD_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E6       ;            ;          ; VCCA_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E7       ; 316        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E8       ; 308        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E9       ; 301        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E10      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E11      ; 288        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E12      ; 285        ; 3        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E13      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E14      ; 266        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E15      ; 256        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E16      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E17      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E18      ; 243        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E19      ; 242        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E20      ; 234        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E21      ; 227        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E22      ; 228        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F1       ; 22         ; 2        ; HEX0[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F2       ; 23         ; 2        ; HEX0[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F3       ; 13         ; 2        ; HEX3[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F4       ; 10         ; 2        ; HEX3[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F5       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ;            ;          ; GNDA_PLL3                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F8       ; 312        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F9       ; 307        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F10      ; 295        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F11      ; 294        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F12      ; 276        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F13      ; 269        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F14      ; 268        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F15      ; 262        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F16      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F17      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F18      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F20      ; 235        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F21      ; 223        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F22      ; 224        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G1       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G2       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G3       ; 16         ; 2        ; HEX1[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G4       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G5       ; 12         ; 2        ; HEX2[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G6       ; 11         ; 2        ; HEX2[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G7       ; 317        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G8       ; 313        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G9       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G11      ; 291        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G12      ; 277        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G14      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G15      ; 261        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G16      ; 252        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G17      ; 231        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G18      ; 232        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G19      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G20      ; 233        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G21      ; 221        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G22      ; 222        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H1       ; 24         ; 2        ; HEX0[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H2       ; 25         ; 2        ; HEX0[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H3       ; 27         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H4       ; 17         ; 2        ; HEX1[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H5       ; 18         ; 2        ; HEX1[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H6       ; 19         ; 2        ; HEX1[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H7       ; 318        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H8       ; 314        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H9       ; 300        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H10      ; 299        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H11      ; 290        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H12      ; 274        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H13      ; 263        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H14      ; 257        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H15      ; 253        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H16      ; 219        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H17      ; 226        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H18      ; 225        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H19      ; 214        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H21      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H22      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J1       ; 29         ; 2        ; HEX0[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J2       ; 30         ; 2        ; HEX0[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J3       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ; 28         ; 2        ; HEX3[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J5       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J7       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J14      ; 258        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J15      ; 220        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J16      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J17      ; 218        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J18      ; 217        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J19      ; 216        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J20      ; 213        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J21      ; 211        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J22      ; 212        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K1       ; 37         ; 2        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K2       ; 32         ; 2        ; #TCK                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K4       ; 36         ; 2        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ; 31         ; 2        ; #TDI                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K6       ; 33         ; 2        ; #TMS                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K17      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K18      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K20      ; 215        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; K21      ; 209        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K22      ; 210        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L1       ; 38         ; 2        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L2       ; 39         ; 2        ; SW[9]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L3       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L4       ; 40         ; 2        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L5       ; 34         ; 2        ; #TDO                                     ; output ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ; 35         ; 2        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L7       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L8       ; 26         ; 2        ; HEX3[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ; 208        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L19      ; 207        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L20      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L21      ; 205        ; 5        ; SW[1]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L22      ; 206        ; 5        ; SW[0]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M1       ; 41         ; 1        ; SW[8]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M2       ; 42         ; 1        ; SW[7]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M3       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ; 43         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M6       ; 44         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M7       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M17      ; 198        ; 6        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M18      ; 202        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M19      ; 201        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M20      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M21      ; 203        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M22      ; 204        ; 6        ; SW[2]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N1       ; 45         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N2       ; 46         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N3       ; 51         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N4       ; 52         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N5       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N6       ; 49         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N7       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N15      ; 194        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N17      ; 197        ; 6        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N18      ; 196        ; 6        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ; 195        ; 6        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N21      ; 199        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N22      ; 200        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P1       ; 47         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P2       ; 48         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P3       ; 50         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P4       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P5       ; 55         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P6       ; 56         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P7       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P8       ; 95         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P9       ; 94         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ; 193        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P16      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P17      ; 186        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P18      ; 187        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P19      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P22      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R1       ; 57         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R2       ; 58         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R4       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R5       ; 63         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R6       ; 64         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R7       ; 54         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R8       ; 53         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R9       ; 109        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R10      ; 108        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R11      ; 116        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R12      ; 134        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R13      ; 145        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R14      ; 150        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R15      ; 151        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R16      ; 155        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R17      ; 177        ; 6        ; LEDR[9]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R18      ; 184        ; 6        ; LEDR[8]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R19      ; 185        ; 6        ; LEDR[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R20      ; 192        ; 6        ; LEDR[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R21      ; 190        ; 6        ; KEY[1]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R22      ; 191        ; 6        ; reset_button                             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T1       ; 59         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T2       ; 60         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T3       ; 69         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T4       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T5       ; 67         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T6       ; 68         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T7       ; 91         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T8       ; 90         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T9       ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T11      ; 115        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T12      ; 131        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T14      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T15      ; 147        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T16      ; 156        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T17      ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T18      ; 171        ; 6        ; LEDR[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T19      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ; 188        ; 6        ; KEY[3]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T22      ; 189        ; 6        ; KEY[2]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U1       ; 61         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U2       ; 62         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U3       ; 70         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U4       ; 80         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U5       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U6       ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U7       ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U8       ; 92         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U9       ; 106        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U10      ; 107        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U11      ; 123        ; 8        ; SW[6]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U12      ; 124        ; 8        ; SW[5]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U13      ; 132        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U14      ; 146        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U15      ; 157        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U16      ;            ;          ; VCCA_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; VCCD_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U18      ; 170        ; 6        ; LEDR[7]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U19      ; 172        ; 6        ; LEDR[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U20      ; 176        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U21      ; 182        ; 6        ; LEDG[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U22      ; 183        ; 6        ; LEDG[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V1       ; 65         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V2       ; 66         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V4       ; 81         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V5       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V6       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V7       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V8       ; 98         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V9       ; 101        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V10      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V11      ; 118        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V12      ; 126        ; 7        ; SW[3]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V13      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V14      ; 142        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V15      ; 158        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V16      ;            ;          ; GNDA_PLL4                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ; 166        ; 6        ; LEDR[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V20      ; 173        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V21      ; 180        ; 6        ; LEDG[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V22      ; 181        ; 6        ; LEDG[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W1       ; 71         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W2       ; 72         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W3       ; 75         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W4       ; 76         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W5       ; 79         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W6       ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W7       ; 99         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W8       ; 100        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W9       ; 105        ; 8        ; KEY[0]                                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; W10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W11      ; 117        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W12      ; 125        ; 7        ; SW[4]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ; 141        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W15      ; 149        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W16      ; 160        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W17      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W18      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; W19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W20      ; 167        ; 6        ; ~LVDS91p/nCEO~                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; W21      ; 174        ; 6        ; LEDG[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W22      ; 175        ; 6        ; LEDG[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y1       ; 73         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y2       ; 74         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y3       ; 77         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y4       ; 78         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y5       ; 86         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y6       ; 87         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y7       ; 93         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y9       ; 104        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y10      ; 112        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y11      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; Y12      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; Y13      ; 133        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y14      ; 148        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y16      ; 154        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y17      ; 159        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y18      ; 165        ; 6        ; LEDR[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y19      ; 168        ; 6        ; LEDR[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y20      ; 169        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y21      ; 178        ; 6        ; LEDG[7]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y22      ; 179        ; 6        ; LEDG[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+------------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                          ;
+----------------------------------+-------------------------------------------------------------------+
; Name                             ; vgacon:vga_controller|vga_pll:divider|altpll:altpll_component|pll ;
+----------------------------------+-------------------------------------------------------------------+
; SDC pin name                     ; vga_controller|divider|altpll_component|pll                       ;
; PLL mode                         ; Normal                                                            ;
; Compensate clock                 ; clock0                                                            ;
; Compensated input/output pins    ; --                                                                ;
; Self reset on gated loss of lock ; Off                                                               ;
; Gate lock counter                ; --                                                                ;
; Input frequency 0                ; 27.0 MHz                                                          ;
; Input frequency 1                ; --                                                                ;
; Nominal PFD frequency            ; 27.0 MHz                                                          ;
; Nominal VCO frequency            ; 755.9 MHz                                                         ;
; VCO post scale K counter         ; --                                                                ;
; VCO multiply                     ; --                                                                ;
; VCO divide                       ; --                                                                ;
; Freq min lock                    ; 17.86 MHz                                                         ;
; Freq max lock                    ; 35.71 MHz                                                         ;
; M VCO Tap                        ; 0                                                                 ;
; M Initial                        ; 1                                                                 ;
; M value                          ; 28                                                                ;
; N value                          ; 1                                                                 ;
; Preserve PLL counter order       ; Off                                                               ;
; PLL location                     ; PLL_3                                                             ;
; Inclk0 signal                    ; clk27M                                                            ;
; Inclk1 signal                    ; --                                                                ;
; Inclk0 signal type               ; Dedicated Pin                                                     ;
; Inclk1 signal type               ; --                                                                ;
+----------------------------------+-------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                     ;
+---------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------+---------+---------------+------------+---------+---------+----------------------------------------------------+
; Name                                                                ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Initial ; VCO Tap ; SDC Pin Name                                       ;
+---------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------+---------+---------------+------------+---------+---------+----------------------------------------------------+
; vgacon:vga_controller|vga_pll:divider|altpll:altpll_component|_clk0 ; clock0       ; 14   ; 15  ; 25.2 MHz         ; 0 (0 ps)    ; 50/50      ; C0      ; 30            ; 15/15 Even ; 1       ; 0       ; vga_controller|divider|altpll_component|pll|clk[0] ;
+---------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------+---------+---------------+------------+---------+---------+----------------------------------------------------+


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                         ;
+----------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                   ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                             ; Library Name ;
+----------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |breakout                                    ; 2136 (986)  ; 311 (64)                  ; 0 (0)         ; 36864       ; 9    ; 0            ; 0       ; 0         ; 76   ; 0            ; 1825 (922)   ; 13 (4)            ; 298 (64)         ; |breakout                                                                                                                                                       ; work         ;
;    |ball:ball_inst|                          ; 129 (129)   ; 37 (37)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 92 (92)      ; 0 (0)             ; 37 (37)          ; |breakout|ball:ball_inst                                                                                                                                        ; work         ;
;    |brick:brick_gen|                         ; 197 (197)   ; 73 (73)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 124 (124)    ; 0 (0)             ; 73 (73)          ; |breakout|brick:brick_gen                                                                                                                                       ; work         ;
;    |contador_pontos:cont_pont_inst|          ; 392 (81)    ; 31 (31)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 360 (50)     ; 0 (0)             ; 32 (31)          ; |breakout|contador_pontos:cont_pont_inst                                                                                                                        ; work         ;
;       |lpm_divide:Div0|                      ; 311 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 310 (0)      ; 0 (0)             ; 1 (0)            ; |breakout|contador_pontos:cont_pont_inst|lpm_divide:Div0                                                                                                        ; work         ;
;          |lpm_divide_nem:auto_generated|     ; 311 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 310 (0)      ; 0 (0)             ; 1 (0)            ; |breakout|contador_pontos:cont_pont_inst|lpm_divide:Div0|lpm_divide_nem:auto_generated                                                                          ; work         ;
;             |sign_div_unsign_1mh:divider|    ; 311 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 310 (0)      ; 0 (0)             ; 1 (0)            ; |breakout|contador_pontos:cont_pont_inst|lpm_divide:Div0|lpm_divide_nem:auto_generated|sign_div_unsign_1mh:divider                                              ; work         ;
;                |alt_u_div_43f:divider|       ; 311 (311)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 310 (310)    ; 0 (0)             ; 1 (1)            ; |breakout|contador_pontos:cont_pont_inst|lpm_divide:Div0|lpm_divide_nem:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_43f:divider                        ; work         ;
;    |controle_pontos:controle_inst|           ; 170 (170)   ; 64 (64)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 106 (106)    ; 1 (1)             ; 63 (63)          ; |breakout|controle_pontos:controle_inst                                                                                                                         ; work         ;
;    |display7seg:display1_inst|               ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |breakout|display7seg:display1_inst                                                                                                                             ; work         ;
;    |display7seg:display2_inst|               ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |breakout|display7seg:display2_inst                                                                                                                             ; work         ;
;    |display7seg:display3_inst|               ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |breakout|display7seg:display3_inst                                                                                                                             ; work         ;
;    |vgacon:vga_controller|                   ; 243 (70)    ; 42 (40)                   ; 0 (0)         ; 36864       ; 9    ; 0            ; 0       ; 0         ; 0    ; 0            ; 200 (29)     ; 8 (8)             ; 35 (30)          ; |breakout|vgacon:vga_controller                                                                                                                                 ; work         ;
;       |dual_clock_ram:vgamem|                ; 9 (0)       ; 2 (0)                     ; 0 (0)         ; 36864       ; 9    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 3 (0)            ; |breakout|vgacon:vga_controller|dual_clock_ram:vgamem                                                                                                           ; work         ;
;          |altsyncram:ram_block_rtl_0|        ; 9 (0)       ; 2 (0)                     ; 0 (0)         ; 36864       ; 9    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 3 (0)            ; |breakout|vgacon:vga_controller|dual_clock_ram:vgamem|altsyncram:ram_block_rtl_0                                                                                ; work         ;
;             |altsyncram_o9f1:auto_generated| ; 9 (0)       ; 2 (0)                     ; 0 (0)         ; 36864       ; 9    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 3 (0)            ; |breakout|vgacon:vga_controller|dual_clock_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_o9f1:auto_generated                                                 ; work         ;
;                |altsyncram_rsi1:altsyncram1| ; 9 (2)       ; 2 (2)                     ; 0 (0)         ; 36864       ; 9    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 3 (2)            ; |breakout|vgacon:vga_controller|dual_clock_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_o9f1:auto_generated|altsyncram_rsi1:altsyncram1                     ; work         ;
;                   |decode_3oa:decode4|       ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 1 (1)            ; |breakout|vgacon:vga_controller|dual_clock_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_o9f1:auto_generated|altsyncram_rsi1:altsyncram1|decode_3oa:decode4  ; work         ;
;                   |decode_3oa:decode_a|      ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |breakout|vgacon:vga_controller|dual_clock_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_o9f1:auto_generated|altsyncram_rsi1:altsyncram1|decode_3oa:decode_a ; work         ;
;       |lpm_divide:Div0|                      ; 88 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 85 (0)       ; 0 (0)             ; 3 (0)            ; |breakout|vgacon:vga_controller|lpm_divide:Div0                                                                                                                 ; work         ;
;          |lpm_divide_9em:auto_generated|     ; 88 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 85 (0)       ; 0 (0)             ; 3 (0)            ; |breakout|vgacon:vga_controller|lpm_divide:Div0|lpm_divide_9em:auto_generated                                                                                   ; work         ;
;             |sign_div_unsign_jlh:divider|    ; 88 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 85 (0)       ; 0 (0)             ; 3 (0)            ; |breakout|vgacon:vga_controller|lpm_divide:Div0|lpm_divide_9em:auto_generated|sign_div_unsign_jlh:divider                                                       ; work         ;
;                |alt_u_div_82f:divider|       ; 88 (88)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 85 (85)      ; 0 (0)             ; 3 (3)            ; |breakout|vgacon:vga_controller|lpm_divide:Div0|lpm_divide_9em:auto_generated|sign_div_unsign_jlh:divider|alt_u_div_82f:divider                                 ; work         ;
;       |lpm_divide:Div1|                      ; 81 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 80 (0)       ; 0 (0)             ; 1 (0)            ; |breakout|vgacon:vga_controller|lpm_divide:Div1                                                                                                                 ; work         ;
;          |lpm_divide_9em:auto_generated|     ; 81 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 80 (0)       ; 0 (0)             ; 1 (0)            ; |breakout|vgacon:vga_controller|lpm_divide:Div1|lpm_divide_9em:auto_generated                                                                                   ; work         ;
;             |sign_div_unsign_jlh:divider|    ; 81 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 80 (0)       ; 0 (0)             ; 1 (0)            ; |breakout|vgacon:vga_controller|lpm_divide:Div1|lpm_divide_9em:auto_generated|sign_div_unsign_jlh:divider                                                       ; work         ;
;                |alt_u_div_82f:divider|       ; 81 (81)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 80 (80)      ; 0 (0)             ; 1 (1)            ; |breakout|vgacon:vga_controller|lpm_divide:Div1|lpm_divide_9em:auto_generated|sign_div_unsign_jlh:divider|alt_u_div_82f:divider                                 ; work         ;
;       |vga_pll:divider|                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |breakout|vgacon:vga_controller|vga_pll:divider                                                                                                                 ; work         ;
;          |altpll:altpll_component|           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |breakout|vgacon:vga_controller|vga_pll:divider|altpll:altpll_component                                                                                         ; work         ;
+----------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+---------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                   ;
+--------------+----------+---------------+---------------+-----------------------+-----+
; Name         ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+--------------+----------+---------------+---------------+-----------------------+-----+
; SW[0]        ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; SW[1]        ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; SW[2]        ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; SW[3]        ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SW[4]        ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SW[5]        ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SW[6]        ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SW[7]        ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; HEX0[0]      ; Output   ; --            ; --            ; --                    ; --  ;
; HEX0[1]      ; Output   ; --            ; --            ; --                    ; --  ;
; HEX0[2]      ; Output   ; --            ; --            ; --                    ; --  ;
; HEX0[3]      ; Output   ; --            ; --            ; --                    ; --  ;
; HEX0[4]      ; Output   ; --            ; --            ; --                    ; --  ;
; HEX0[5]      ; Output   ; --            ; --            ; --                    ; --  ;
; HEX0[6]      ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[0]      ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[1]      ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[2]      ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[3]      ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[4]      ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[5]      ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[6]      ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[0]      ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[1]      ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[2]      ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[3]      ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[4]      ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[5]      ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[6]      ; Output   ; --            ; --            ; --                    ; --  ;
; HEX3[0]      ; Output   ; --            ; --            ; --                    ; --  ;
; HEX3[1]      ; Output   ; --            ; --            ; --                    ; --  ;
; HEX3[2]      ; Output   ; --            ; --            ; --                    ; --  ;
; HEX3[3]      ; Output   ; --            ; --            ; --                    ; --  ;
; HEX3[4]      ; Output   ; --            ; --            ; --                    ; --  ;
; HEX3[5]      ; Output   ; --            ; --            ; --                    ; --  ;
; HEX3[6]      ; Output   ; --            ; --            ; --                    ; --  ;
; KEY[0]       ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; LEDR[0]      ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[1]      ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[2]      ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[3]      ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[4]      ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[5]      ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[6]      ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[7]      ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[8]      ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[9]      ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[0]      ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[1]      ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[2]      ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[3]      ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[4]      ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[5]      ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[6]      ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[7]      ; Output   ; --            ; --            ; --                    ; --  ;
; red[0]       ; Output   ; --            ; --            ; --                    ; --  ;
; red[1]       ; Output   ; --            ; --            ; --                    ; --  ;
; red[2]       ; Output   ; --            ; --            ; --                    ; --  ;
; red[3]       ; Output   ; --            ; --            ; --                    ; --  ;
; green[0]     ; Output   ; --            ; --            ; --                    ; --  ;
; green[1]     ; Output   ; --            ; --            ; --                    ; --  ;
; green[2]     ; Output   ; --            ; --            ; --                    ; --  ;
; green[3]     ; Output   ; --            ; --            ; --                    ; --  ;
; blue[0]      ; Output   ; --            ; --            ; --                    ; --  ;
; blue[1]      ; Output   ; --            ; --            ; --                    ; --  ;
; blue[2]      ; Output   ; --            ; --            ; --                    ; --  ;
; blue[3]      ; Output   ; --            ; --            ; --                    ; --  ;
; hsync        ; Output   ; --            ; --            ; --                    ; --  ;
; vsync        ; Output   ; --            ; --            ; --                    ; --  ;
; clk27M       ; Input    ; --            ; --            ; --                    ; --  ;
; SW[8]        ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; KEY[1]       ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; reset_button ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; KEY[2]       ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; KEY[3]       ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; SW[9]        ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
+--------------+----------+---------------+---------------+-----------------------+-----+


+----------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                   ;
+----------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                ; Pad To Core Index ; Setting ;
+----------------------------------------------------+-------------------+---------+
; SW[0]                                              ;                   ;         ;
; SW[1]                                              ;                   ;         ;
; SW[2]                                              ;                   ;         ;
; SW[3]                                              ;                   ;         ;
; SW[4]                                              ;                   ;         ;
; SW[5]                                              ;                   ;         ;
; SW[6]                                              ;                   ;         ;
; SW[7]                                              ;                   ;         ;
; KEY[0]                                             ;                   ;         ;
; clk27M                                             ;                   ;         ;
; SW[8]                                              ;                   ;         ;
; KEY[1]                                             ;                   ;         ;
;      - controle_pontos:controle_inst|jogo_espera~0 ; 0                 ; 6       ;
; reset_button                                       ;                   ;         ;
;      - \build_rstn:temp~feeder                     ; 1                 ; 6       ;
; KEY[2]                                             ;                   ;         ;
;      - Add6~12                                     ; 0                 ; 6       ;
;      - Add6~10                                     ; 0                 ; 6       ;
;      - Add6~8                                      ; 0                 ; 6       ;
;      - Add6~6                                      ; 0                 ; 6       ;
;      - Add6~4                                      ; 0                 ; 6       ;
;      - Add6~2                                      ; 0                 ; 6       ;
;      - pos_x[6]~0                                  ; 0                 ; 6       ;
;      - pos_x[6]~1                                  ; 0                 ; 6       ;
;      - pos_x[6]~3                                  ; 0                 ; 6       ;
; KEY[3]                                             ;                   ;         ;
;      - pos_x[6]~3                                  ; 1                 ; 6       ;
; SW[9]                                              ;                   ;         ;
+----------------------------------------------------+-------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                             ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                  ; Location           ; Fan-Out ; Usage                                 ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; ball:ball_inst|ball_X[4]~20                                                                                                                                           ; LCCOMB_X35_Y11_N26 ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; ball:ball_inst|ball_X[4]~21                                                                                                                                           ; LCCOMB_X35_Y11_N28 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ball:ball_inst|ball_Y[3]~22                                                                                                                                           ; LCCOMB_X38_Y11_N10 ; 7       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; ball:ball_inst|ball_Y[3]~23                                                                                                                                           ; LCCOMB_X38_Y11_N14 ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; brick:brick_gen|contadorDelayFlag                                                                                                                                     ; LCFF_X31_Y9_N3     ; 49      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; clk27M                                                                                                                                                                ; PIN_D12            ; 38      ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; clk27M                                                                                                                                                                ; PIN_D12            ; 242     ; Clock                                 ; yes    ; Global Clock         ; GCLK8            ; --                        ;
; conta_linha~0                                                                                                                                                         ; LCCOMB_X39_Y12_N4  ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; contador_pontos:cont_pont_inst|BCD0[3]~1                                                                                                                              ; LCCOMB_X26_Y15_N30 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; contador_pontos:cont_pont_inst|BCD2[2]~1                                                                                                                              ; LCCOMB_X23_Y15_N2  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controle_pontos:controle_inst|LEDR[1]~1                                                                                                                               ; LCCOMB_X38_Y16_N0  ; 1       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controle_pontos:controle_inst|contador[6]~1                                                                                                                           ; LCCOMB_X37_Y14_N0  ; 19      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controle_pontos:controle_inst|n_pontos[0]~13                                                                                                                          ; LCCOMB_X37_Y16_N10 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controle_pontos:controle_inst|tempo_passado[8]~1                                                                                                                      ; LCCOMB_X37_Y16_N26 ; 30      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controle_pontos:controle_inst|vidas_restantes[0]~1                                                                                                                    ; LCCOMB_X37_Y16_N6  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; estado.constroi_quadro                                                                                                                                                ; LCFF_X39_Y12_N11   ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; estado.inicio                                                                                                                                                         ; LCFF_X39_Y12_N29   ; 35      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; pixel[0]~464                                                                                                                                                          ; LCCOMB_X37_Y12_N22 ; 2       ; Latch enable                          ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; pos_x[6]~4                                                                                                                                                            ; LCCOMB_X27_Y15_N16 ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; rstn                                                                                                                                                                  ; LCFF_X33_Y11_N1    ; 112     ; Async. clear, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; vgacon:vga_controller|Equal1~1                                                                                                                                        ; LCCOMB_X47_Y15_N0  ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vgacon:vga_controller|dual_clock_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_o9f1:auto_generated|altsyncram_rsi1:altsyncram1|decode_3oa:decode4|w_anode147w[2]~0 ; LCCOMB_X39_Y12_N16 ; 3       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; vgacon:vga_controller|dual_clock_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_o9f1:auto_generated|altsyncram_rsi1:altsyncram1|decode_3oa:decode4|w_anode160w[2]~0 ; LCCOMB_X39_Y12_N2  ; 3       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; vgacon:vga_controller|dual_clock_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_o9f1:auto_generated|altsyncram_rsi1:altsyncram1|decode_3oa:decode4|w_anode168w[2]~0 ; LCCOMB_X39_Y12_N0  ; 3       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; vgacon:vga_controller|dual_clock_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_o9f1:auto_generated|altsyncram_rsi1:altsyncram1|decode_3oa:decode_a|w_anode147w[2]  ; LCCOMB_X42_Y16_N18 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vgacon:vga_controller|dual_clock_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_o9f1:auto_generated|altsyncram_rsi1:altsyncram1|decode_3oa:decode_a|w_anode160w[2]  ; LCCOMB_X42_Y16_N2  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vgacon:vga_controller|dual_clock_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_o9f1:auto_generated|altsyncram_rsi1:altsyncram1|decode_3oa:decode_a|w_anode168w[2]  ; LCCOMB_X42_Y16_N0  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vgacon:vga_controller|vga_pll:divider|altpll:altpll_component|_clk0                                                                                                   ; PLL_3              ; 51      ; Clock                                 ; yes    ; Global Clock         ; GCLK11           ; --                        ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                              ;
+---------------------------------------------------------------------+--------------------+---------+----------------------+------------------+---------------------------+
; Name                                                                ; Location           ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------------------------------------+--------------------+---------+----------------------+------------------+---------------------------+
; clk27M                                                              ; PIN_D12            ; 242     ; Global Clock         ; GCLK8            ; --                        ;
; pixel[0]~464                                                        ; LCCOMB_X37_Y12_N22 ; 2       ; Global Clock         ; GCLK7            ; --                        ;
; vgacon:vga_controller|vga_pll:divider|altpll:altpll_component|_clk0 ; PLL_3              ; 51      ; Global Clock         ; GCLK11           ; --                        ;
+---------------------------------------------------------------------+--------------------+---------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                                 ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                                  ; Fan-Out ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Add10~2                                                                                                                                                               ; 163     ;
; Add10~4                                                                                                                                                               ; 152     ;
; Add10~0                                                                                                                                                               ; 150     ;
; Add10~6                                                                                                                                                               ; 143     ;
; Add10~8                                                                                                                                                               ; 135     ;
; Add10~14                                                                                                                                                              ; 126     ;
; rstn                                                                                                                                                                  ; 112     ;
; Add10~16                                                                                                                                                              ; 104     ;
; col[4]                                                                                                                                                                ; 83      ;
; Add10~18                                                                                                                                                              ; 77      ;
; col[5]                                                                                                                                                                ; 68      ;
; col[3]                                                                                                                                                                ; 64      ;
; col[6]                                                                                                                                                                ; 62      ;
; controle_pontos:controle_inst|reset_brick                                                                                                                             ; 50      ;
; brick:brick_gen|contadorDelayFlag                                                                                                                                     ; 49      ;
; col[2]                                                                                                                                                                ; 43      ;
; col[1]                                                                                                                                                                ; 40      ;
; controle_pontos:controle_inst|n_pontos[0]                                                                                                                             ; 38      ;
; col[0]                                                                                                                                                                ; 38      ;
; clk27M                                                                                                                                                                ; 37      ;
; ball:ball_inst|ball_X[4]                                                                                                                                              ; 37      ;
; ball:ball_inst|ball_X[3]                                                                                                                                              ; 36      ;
; estado.inicio                                                                                                                                                         ; 35      ;
; Add10~26                                                                                                                                                              ; 34      ;
; Equal23~70                                                                                                                                                            ; 32      ;
; ball:ball_inst|ball_X[5]                                                                                                                                              ; 32      ;
; ball:ball_inst|ball_X[6]                                                                                                                                              ; 32      ;
; controle_pontos:controle_inst|tempo_passado[8]~1                                                                                                                      ; 30      ;
; Add10~22                                                                                                                                                              ; 30      ;
; brick:brick_gen|temp                                                                                                                                                  ; 29      ;
; Equal23~63                                                                                                                                                            ; 28      ;
; Add10~12                                                                                                                                                              ; 28      ;
; Equal23~67                                                                                                                                                            ; 26      ;
; Add10~10                                                                                                                                                              ; 25      ;
; controle_pontos:controle_inst|LessThan0~6                                                                                                                             ; 24      ;
; controle_pontos:controle_inst|Add0~36                                                                                                                                 ; 24      ;
; brick:brick_gen|process_0~4                                                                                                                                           ; 23      ;
; Add10~24                                                                                                                                                              ; 23      ;
; contador_pontos:cont_pont_inst|LessThan0~36                                                                                                                           ; 23      ;
; controle_pontos:controle_inst|n_pontos[2]                                                                                                                             ; 23      ;
; Equal23~83                                                                                                                                                            ; 22      ;
; Equal23~84                                                                                                                                                            ; 21      ;
; Equal23~81                                                                                                                                                            ; 21      ;
; Equal23~80                                                                                                                                                            ; 21      ;
; Equal23~76                                                                                                                                                            ; 21      ;
; ball:ball_inst|LessThan0~5                                                                                                                                            ; 21      ;
; ball:ball_inst|Add0~36                                                                                                                                                ; 21      ;
; ball:ball_inst|Add0~34                                                                                                                                                ; 21      ;
; contador_pontos:cont_pont_inst|lpm_divide:Div0|lpm_divide_nem:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_43f:divider|add_sub_15_result_int[9]~16            ; 21      ;
; contador_pontos:cont_pont_inst|lpm_divide:Div0|lpm_divide_nem:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_43f:divider|op_5~18                                ; 21      ;
; contador_pontos:cont_pont_inst|lpm_divide:Div0|lpm_divide_nem:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_43f:divider|op_4~18                                ; 21      ;
; contador_pontos:cont_pont_inst|lpm_divide:Div0|lpm_divide_nem:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_43f:divider|add_sub_12_result_int[9]~16            ; 21      ;
; contador_pontos:cont_pont_inst|lpm_divide:Div0|lpm_divide_nem:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_43f:divider|add_sub_11_result_int[9]~16            ; 21      ;
; contador_pontos:cont_pont_inst|lpm_divide:Div0|lpm_divide_nem:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_43f:divider|add_sub_10_result_int[9]~16            ; 21      ;
; contador_pontos:cont_pont_inst|lpm_divide:Div0|lpm_divide_nem:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_43f:divider|op_17~18                               ; 21      ;
; contador_pontos:cont_pont_inst|lpm_divide:Div0|lpm_divide_nem:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_43f:divider|add_sub_8_result_int[9]~16             ; 21      ;
; contador_pontos:cont_pont_inst|lpm_divide:Div0|lpm_divide_nem:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_43f:divider|add_sub_7_result_int[8]~14             ; 21      ;
; LessThan0~5                                                                                                                                                           ; 20      ;
; Equal23~68                                                                                                                                                            ; 20      ;
; Add2~36                                                                                                                                                               ; 20      ;
; Add2~34                                                                                                                                                               ; 20      ;
; Equal23~78                                                                                                                                                            ; 19      ;
; Equal23~74                                                                                                                                                            ; 19      ;
; Equal23~64                                                                                                                                                            ; 19      ;
; controle_pontos:controle_inst|contador[6]~1                                                                                                                           ; 19      ;
; controle_pontos:controle_inst|n_pontos[1]                                                                                                                             ; 19      ;
; contador_pontos:cont_pont_inst|lpm_divide:Div0|lpm_divide_nem:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_43f:divider|add_sub_6_result_int[7]~12             ; 19      ;
; Equal23~69                                                                                                                                                            ; 18      ;
; line[4]                                                                                                                                                               ; 18      ;
; line[3]                                                                                                                                                               ; 18      ;
; line[0]                                                                                                                                                               ; 18      ;
; Equal23~65                                                                                                                                                            ; 17      ;
; Equal23~82                                                                                                                                                            ; 16      ;
; Equal23~79                                                                                                                                                            ; 16      ;
; Equal23~71                                                                                                                                                            ; 16      ;
; line[2]                                                                                                                                                               ; 16      ;
; line[1]                                                                                                                                                               ; 16      ;
; Add10~20                                                                                                                                                              ; 16      ;
; contador_pontos:cont_pont_inst|lpm_divide:Div0|lpm_divide_nem:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_43f:divider|op_13~12                               ; 16      ;
; Equal23~77                                                                                                                                                            ; 15      ;
; pos_x[1]                                                                                                                                                              ; 15      ;
; contador_pontos:cont_pont_inst|lpm_divide:Div0|lpm_divide_nem:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_43f:divider|add_sub_16_result_int[9]~16            ; 15      ;
; brick:brick_gen|condition2~4                                                                                                                                          ; 14      ;
; brick:brick_gen|condition3~0                                                                                                                                          ; 14      ;
; brick:brick_gen|condition~0                                                                                                                                           ; 14      ;
; estado.constroi_quadro                                                                                                                                                ; 13      ;
; contador_pontos:cont_pont_inst|lpm_divide:Div0|lpm_divide_nem:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_43f:divider|add_sub_4_result_int[5]~8              ; 13      ;
; pixel[0]~389                                                                                                                                                          ; 12      ;
; Equal23~75                                                                                                                                                            ; 12      ;
; contador_pontos:cont_pont_inst|BCD1[0]                                                                                                                                ; 12      ;
; contador_pontos:cont_pont_inst|BCD0[0]                                                                                                                                ; 12      ;
; pixel[0]~386                                                                                                                                                          ; 11      ;
; pos_x[3]                                                                                                                                                              ; 11      ;
; pos_x[5]                                                                                                                                                              ; 11      ;
; contador_pontos:cont_pont_inst|BCD2[0]                                                                                                                                ; 11      ;
; contador_pontos:cont_pont_inst|BCD1[2]                                                                                                                                ; 11      ;
; contador_pontos:cont_pont_inst|BCD1[1]                                                                                                                                ; 11      ;
; contador_pontos:cont_pont_inst|BCD0[1]                                                                                                                                ; 11      ;
; Equal158~5                                                                                                                                                            ; 10      ;
; vgacon:vga_controller|Equal1~1                                                                                                                                        ; 10      ;
; pos_x[2]                                                                                                                                                              ; 10      ;
; pos_x[6]                                                                                                                                                              ; 10      ;
; line[5]                                                                                                                                                               ; 10      ;
; contador_pontos:cont_pont_inst|BCD1[3]                                                                                                                                ; 10      ;
; contador_pontos:cont_pont_inst|BCD0[2]                                                                                                                                ; 10      ;
; ball:ball_inst|ball_Y[4]                                                                                                                                              ; 10      ;
; contador_pontos:cont_pont_inst|lpm_divide:Div0|lpm_divide_nem:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_43f:divider|add_sub_3_result_int[4]~6              ; 10      ;
; contador_pontos:cont_pont_inst|BCD2[1]                                                                                                                                ; 10      ;
; KEY[2]                                                                                                                                                                ; 9       ;
; vgacon:vga_controller|lpm_divide:Div0|lpm_divide_9em:auto_generated|sign_div_unsign_jlh:divider|alt_u_div_82f:divider|op_8~8_wirecell                                 ; 9       ;
; vgacon:vga_controller|lpm_divide:Div0|lpm_divide_9em:auto_generated|sign_div_unsign_jlh:divider|alt_u_div_82f:divider|op_7~8_wirecell                                 ; 9       ;
; vgacon:vga_controller|lpm_divide:Div0|lpm_divide_9em:auto_generated|sign_div_unsign_jlh:divider|alt_u_div_82f:divider|op_6~8_wirecell                                 ; 9       ;
; vgacon:vga_controller|lpm_divide:Div0|lpm_divide_9em:auto_generated|sign_div_unsign_jlh:divider|alt_u_div_82f:divider|op_5~8_wirecell                                 ; 9       ;
; vgacon:vga_controller|lpm_divide:Div0|lpm_divide_9em:auto_generated|sign_div_unsign_jlh:divider|alt_u_div_82f:divider|op_4~8_wirecell                                 ; 9       ;
; vgacon:vga_controller|lpm_divide:Div0|lpm_divide_9em:auto_generated|sign_div_unsign_jlh:divider|alt_u_div_82f:divider|op_3~8_wirecell                                 ; 9       ;
; vgacon:vga_controller|lpm_divide:Div0|lpm_divide_9em:auto_generated|sign_div_unsign_jlh:divider|alt_u_div_82f:divider|op_2~8_wirecell                                 ; 9       ;
; ~GND                                                                                                                                                                  ; 9       ;
; ball:ball_inst|ball_X[4]~20                                                                                                                                           ; 9       ;
; Equal23~62                                                                                                                                                            ; 9       ;
; pos_x[4]                                                                                                                                                              ; 9       ;
; brick:brick_gen|condition3[56]                                                                                                                                        ; 9       ;
; line[6]                                                                                                                                                               ; 9       ;
; contador_pontos:cont_pont_inst|BCD0[3]                                                                                                                                ; 9       ;
; vgacon:vga_controller|lpm_divide:Div0|lpm_divide_9em:auto_generated|sign_div_unsign_jlh:divider|alt_u_div_82f:divider|op_6~8                                          ; 9       ;
; vgacon:vga_controller|lpm_divide:Div0|lpm_divide_9em:auto_generated|sign_div_unsign_jlh:divider|alt_u_div_82f:divider|op_5~8                                          ; 9       ;
; vgacon:vga_controller|lpm_divide:Div0|lpm_divide_9em:auto_generated|sign_div_unsign_jlh:divider|alt_u_div_82f:divider|op_4~8                                          ; 9       ;
; vgacon:vga_controller|lpm_divide:Div0|lpm_divide_9em:auto_generated|sign_div_unsign_jlh:divider|alt_u_div_82f:divider|op_3~8                                          ; 9       ;
; vgacon:vga_controller|lpm_divide:Div0|lpm_divide_9em:auto_generated|sign_div_unsign_jlh:divider|alt_u_div_82f:divider|op_2~8                                          ; 9       ;
; vgacon:vga_controller|Add2~8                                                                                                                                          ; 9       ;
; vgacon:vga_controller|Add2~6                                                                                                                                          ; 9       ;
; vgacon:vga_controller|Add2~4                                                                                                                                          ; 9       ;
; vgacon:vga_controller|Add2~2                                                                                                                                          ; 9       ;
; vgacon:vga_controller|Add2~0                                                                                                                                          ; 9       ;
; vgacon:vga_controller|lpm_divide:Div0|lpm_divide_9em:auto_generated|sign_div_unsign_jlh:divider|alt_u_div_82f:divider|op_1~6                                          ; 9       ;
; vgacon:vga_controller|lpm_divide:Div1|lpm_divide_9em:auto_generated|sign_div_unsign_jlh:divider|alt_u_div_82f:divider|op_6~8                                          ; 9       ;
; vgacon:vga_controller|lpm_divide:Div1|lpm_divide_9em:auto_generated|sign_div_unsign_jlh:divider|alt_u_div_82f:divider|op_5~8                                          ; 9       ;
; vgacon:vga_controller|lpm_divide:Div1|lpm_divide_9em:auto_generated|sign_div_unsign_jlh:divider|alt_u_div_82f:divider|op_4~8                                          ; 9       ;
; vgacon:vga_controller|lpm_divide:Div1|lpm_divide_9em:auto_generated|sign_div_unsign_jlh:divider|alt_u_div_82f:divider|op_3~8                                          ; 9       ;
; vgacon:vga_controller|lpm_divide:Div1|lpm_divide_9em:auto_generated|sign_div_unsign_jlh:divider|alt_u_div_82f:divider|op_2~8                                          ; 9       ;
; controle_pontos:controle_inst|jogo_espera                                                                                                                             ; 9       ;
; ball:ball_inst|ball_Y[3]                                                                                                                                              ; 9       ;
; contador_pontos:cont_pont_inst|BCD2[2]                                                                                                                                ; 9       ;
; ball:ball_inst|ball_X[4]~21                                                                                                                                           ; 8       ;
; brick:brick_gen|condition3[120]                                                                                                                                       ; 8       ;
; brick:brick_gen|condition3[104]                                                                                                                                       ; 8       ;
; brick:brick_gen|condition3[16]                                                                                                                                        ; 8       ;
; brick:brick_gen|condition3[88]                                                                                                                                        ; 8       ;
; brick:brick_gen|condition3[80]                                                                                                                                        ; 8       ;
; brick:brick_gen|condition3[40]                                                                                                                                        ; 8       ;
; vgacon:vga_controller|lpm_divide:Div1|lpm_divide_9em:auto_generated|sign_div_unsign_jlh:divider|alt_u_div_82f:divider|op_1~6                                          ; 8       ;
; contador_pontos:cont_pont_inst|BCD2[3]                                                                                                                                ; 8       ;
; pos_x[6]~4                                                                                                                                                            ; 7       ;
; ball:ball_inst|ball_X[4]~8                                                                                                                                            ; 7       ;
; conta_linha~0                                                                                                                                                         ; 7       ;
; ball:ball_inst|ball_Y[3]~23                                                                                                                                           ; 7       ;
; ball:ball_inst|ball_Y[3]~22                                                                                                                                           ; 7       ;
; pos_x[0]                                                                                                                                                              ; 7       ;
; brick:brick_gen|condition3[100]                                                                                                                                       ; 7       ;
; brick:brick_gen|condition3[112]                                                                                                                                       ; 7       ;
; brick:brick_gen|condition3[24]                                                                                                                                        ; 7       ;
; brick:brick_gen|condition3[64]                                                                                                                                        ; 7       ;
; brick:brick_gen|condition3[72]                                                                                                                                        ; 7       ;
; brick:brick_gen|condition3[32]                                                                                                                                        ; 7       ;
; brick:brick_gen|condition3[48]                                                                                                                                        ; 7       ;
; vgacon:vga_controller|h_count[2]                                                                                                                                      ; 7       ;
; vgacon:vga_controller|h_count[5]                                                                                                                                      ; 7       ;
; vgacon:vga_controller|h_count[7]                                                                                                                                      ; 7       ;
; vgacon:vga_controller|h_count[8]                                                                                                                                      ; 7       ;
; controle_pontos:controle_inst|vidas_restantes[0]                                                                                                                      ; 7       ;
; ball:ball_inst|ball_X[0]                                                                                                                                              ; 7       ;
; ball:ball_inst|ball_X[2]                                                                                                                                              ; 7       ;
; vgacon:vga_controller|lpm_divide:Div0|lpm_divide_9em:auto_generated|sign_div_unsign_jlh:divider|alt_u_div_82f:divider|op_7~8                                          ; 7       ;
; vgacon:vga_controller|lpm_divide:Div1|lpm_divide_9em:auto_generated|sign_div_unsign_jlh:divider|alt_u_div_82f:divider|op_7~8                                          ; 7       ;
; ball:ball_inst|ball_Y[6]                                                                                                                                              ; 7       ;
; ball:ball_inst|ball_Y[2]                                                                                                                                              ; 7       ;
; ball:ball_inst|ball_Y[1]                                                                                                                                              ; 7       ;
; ball:ball_inst|ball_Y[5]                                                                                                                                              ; 7       ;
; contador_pontos:cont_pont_inst|lpm_divide:Div0|lpm_divide_nem:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_43f:divider|op_10~6                                ; 7       ;
; ball:ball_inst|direcaoX                                                                                                                                               ; 6       ;
; Equal23~66                                                                                                                                                            ; 6       ;
; ball:ball_inst|ball_Y[3]~8                                                                                                                                            ; 6       ;
; brick:brick_gen|LessThan2~5                                                                                                                                           ; 6       ;
; brick:brick_gen|condition2[120]                                                                                                                                       ; 6       ;
; brick:brick_gen|condition2[24]                                                                                                                                        ; 6       ;
; brick:brick_gen|condition2[56]                                                                                                                                        ; 6       ;
; brick:brick_gen|condition2[88]                                                                                                                                        ; 6       ;
; brick:brick_gen|condition2[100]                                                                                                                                       ; 6       ;
; brick:brick_gen|condition2[32]                                                                                                                                        ; 6       ;
; brick:brick_gen|condition2[104]                                                                                                                                       ; 6       ;
; brick:brick_gen|condition2[40]                                                                                                                                        ; 6       ;
; brick:brick_gen|condition2[112]                                                                                                                                       ; 6       ;
; brick:brick_gen|condition2[16]                                                                                                                                        ; 6       ;
; brick:brick_gen|condition2[80]                                                                                                                                        ; 6       ;
; brick:brick_gen|condition2[48]                                                                                                                                        ; 6       ;
; ball:ball_inst|process_0~1                                                                                                                                            ; 6       ;
; vgacon:vga_controller|dual_clock_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_o9f1:auto_generated|altsyncram_rsi1:altsyncram1|decode_3oa:decode4|w_anode147w[2]~0 ; 6       ;
; vgacon:vga_controller|dual_clock_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_o9f1:auto_generated|altsyncram_rsi1:altsyncram1|decode_3oa:decode4|w_anode160w[2]~0 ; 6       ;
; vgacon:vga_controller|h_count[1]                                                                                                                                      ; 6       ;
; vgacon:vga_controller|h_count[3]                                                                                                                                      ; 6       ;
; vgacon:vga_controller|h_count[4]                                                                                                                                      ; 6       ;
; vgacon:vga_controller|h_count[6]                                                                                                                                      ; 6       ;
; vgacon:vga_controller|v_count[2]                                                                                                                                      ; 6       ;
; vgacon:vga_controller|v_count[3]                                                                                                                                      ; 6       ;
; vgacon:vga_controller|v_count[4]                                                                                                                                      ; 6       ;
; vgacon:vga_controller|v_count[5]                                                                                                                                      ; 6       ;
; vgacon:vga_controller|v_count[6]                                                                                                                                      ; 6       ;
; vgacon:vga_controller|v_count[7]                                                                                                                                      ; 6       ;
; vgacon:vga_controller|v_count[8]                                                                                                                                      ; 6       ;
; vgacon:vga_controller|dual_clock_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_o9f1:auto_generated|altsyncram_rsi1:altsyncram1|decode_3oa:decode4|w_anode168w[2]~0 ; 6       ;
; controle_pontos:controle_inst|vidas_restantes[1]                                                                                                                      ; 6       ;
; vgacon:vga_controller|dual_clock_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_o9f1:auto_generated|altsyncram_rsi1:altsyncram1|address_reg_a[1]                    ; 6       ;
; Add8~14                                                                                                                                                               ; 6       ;
; controle_pontos:controle_inst|game_over_control                                                                                                                       ; 6       ;
; ball:ball_inst|ball_X[1]                                                                                                                                              ; 6       ;
; brick:brick_gen|Add0~34                                                                                                                                               ; 6       ;
; brick:brick_gen|Add0~32                                                                                                                                               ; 6       ;
; ball:ball_inst|ball_Y[0]                                                                                                                                              ; 6       ;
; brick:brick_gen|contadorDelay[22]                                                                                                                                     ; 5       ;
; pixel_process~18                                                                                                                                                      ; 5       ;
; Mux0~94                                                                                                                                                               ; 5       ;
; Mux0~42                                                                                                                                                               ; 5       ;
; ball:ball_inst|LessThan0~6                                                                                                                                            ; 5       ;
; ball:ball_inst|direcaoY                                                                                                                                               ; 5       ;
; brick:brick_gen|condition2[64]                                                                                                                                        ; 5       ;
; brick:brick_gen|condition2[72]                                                                                                                                        ; 5       ;
; brick:brick_gen|condition[120]                                                                                                                                        ; 5       ;
; brick:brick_gen|condition[100]                                                                                                                                        ; 5       ;
; brick:brick_gen|condition[112]                                                                                                                                        ; 5       ;
; brick:brick_gen|condition[104]                                                                                                                                        ; 5       ;
; brick:brick_gen|condition[24]                                                                                                                                         ; 5       ;
; brick:brick_gen|condition[0]                                                                                                                                          ; 5       ;
; brick:brick_gen|condition[10]                                                                                                                                         ; 5       ;
; brick:brick_gen|condition[16]                                                                                                                                         ; 5       ;
; brick:brick_gen|condition[56]                                                                                                                                         ; 5       ;
; brick:brick_gen|condition[32]                                                                                                                                         ; 5       ;
; brick:brick_gen|condition[48]                                                                                                                                         ; 5       ;
; brick:brick_gen|condition[40]                                                                                                                                         ; 5       ;
; brick:brick_gen|condition[88]                                                                                                                                         ; 5       ;
; brick:brick_gen|condition[64]                                                                                                                                         ; 5       ;
; brick:brick_gen|condition[72]                                                                                                                                         ; 5       ;
; brick:brick_gen|condition[80]                                                                                                                                         ; 5       ;
; vgacon:vga_controller|h_count[0]                                                                                                                                      ; 5       ;
; vgacon:vga_controller|v_count[1]                                                                                                                                      ; 5       ;
; vgacon:vga_controller|v_count[9]                                                                                                                                      ; 5       ;
; vgacon:vga_controller|h_count[9]                                                                                                                                      ; 5       ;
; controle_pontos:controle_inst|vidas_restantes[2]                                                                                                                      ; 5       ;
; contador_pontos:cont_pont_inst|Equal3~0                                                                                                                               ; 5       ;
; controle_pontos:controle_inst|win_game_control                                                                                                                        ; 5       ;
; controle_pontos:controle_inst|reset_ball                                                                                                                              ; 5       ;
; ball:ball_inst|ball_X[7]                                                                                                                                              ; 5       ;
; pixel[0]                                                                                                                                                              ; 4       ;
; pixel[1]                                                                                                                                                              ; 4       ;
; pixel[2]                                                                                                                                                              ; 4       ;
; brick:brick_gen|LessThan0~6                                                                                                                                           ; 4       ;
; pixel[0]~346                                                                                                                                                          ; 4       ;
; Equal23~73                                                                                                                                                            ; 4       ;
; Equal23~72                                                                                                                                                            ; 4       ;
; Mux1~246                                                                                                                                                              ; 4       ;
; Mux1~116                                                                                                                                                              ; 4       ;
; Mux1~102                                                                                                                                                              ; 4       ;
; Mux0~131                                                                                                                                                              ; 4       ;
; Mux0~82                                                                                                                                                               ; 4       ;
; Mux0~70                                                                                                                                                               ; 4       ;
; Mux0~61                                                                                                                                                               ; 4       ;
; Mux0~32                                                                                                                                                               ; 4       ;
; Mux0~30                                                                                                                                                               ; 4       ;
; Equal1~1                                                                                                                                                              ; 4       ;
; vgacon:vga_controller|Equal2~2                                                                                                                                        ; 4       ;
; ball:ball_inst|Equal2~0                                                                                                                                               ; 4       ;
; brick:brick_gen|temp~2                                                                                                                                                ; 4       ;
; brick:brick_gen|condition2[0]                                                                                                                                         ; 4       ;
; brick:brick_gen|condition2[10]                                                                                                                                        ; 4       ;
; brick:brick_gen|condition3[0]                                                                                                                                         ; 4       ;
; brick:brick_gen|condition3[10]                                                                                                                                        ; 4       ;
; brick:brick_gen|temp~0                                                                                                                                                ; 4       ;
; vgacon:vga_controller|v_count[0]                                                                                                                                      ; 4       ;
; contador_pontos:cont_pont_inst|BCD2[2]~1                                                                                                                              ; 4       ;
; contador_pontos:cont_pont_inst|BCD1[3]~3                                                                                                                              ; 4       ;
; contador_pontos:cont_pont_inst|BCD0[3]~1                                                                                                                              ; 4       ;
; contador_pontos:cont_pont_inst|Equal2~0                                                                                                                               ; 4       ;
; vgacon:vga_controller|blue[0]~2                                                                                                                                       ; 4       ;
; vgacon:vga_controller|green[0]~2                                                                                                                                      ; 4       ;
; vgacon:vga_controller|red[0]~2                                                                                                                                        ; 4       ;
; vgacon:vga_controller|sync~0                                                                                                                                          ; 4       ;
; controle_pontos:controle_inst|speed_control                                                                                                                           ; 4       ;
; ball:ball_inst|Add5~0                                                                                                                                                 ; 4       ;
; controle_pontos:controle_inst|Add1~20                                                                                                                                 ; 4       ;
; controle_pontos:controle_inst|Add1~18                                                                                                                                 ; 4       ;
; controle_pontos:controle_inst|Add1~16                                                                                                                                 ; 4       ;
; controle_pontos:controle_inst|Add1~14                                                                                                                                 ; 4       ;
; controle_pontos:controle_inst|Add1~12                                                                                                                                 ; 4       ;
; controle_pontos:controle_inst|Add1~10                                                                                                                                 ; 4       ;
; controle_pontos:controle_inst|Add1~8                                                                                                                                  ; 4       ;
; vgacon:vga_controller|Add2~12                                                                                                                                         ; 4       ;
; vgacon:vga_controller|Add2~10                                                                                                                                         ; 4       ;
; pixel[0]~477                                                                                                                                                          ; 3       ;
; pixel[2]~184                                                                                                                                                          ; 3       ;
; contador_pontos:cont_pont_inst|BCD1[3]~9                                                                                                                              ; 3       ;
; contador_pontos:cont_pont_inst|lpm_divide:Div0|lpm_divide_nem:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_43f:divider|StageOut[127]~377                      ; 3       ;
; contador_pontos:cont_pont_inst|lpm_divide:Div0|lpm_divide_nem:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_43f:divider|StageOut[118]~372                      ; 3       ;
; contador_pontos:cont_pont_inst|lpm_divide:Div0|lpm_divide_nem:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_43f:divider|StageOut[109]~367                      ; 3       ;
; contador_pontos:cont_pont_inst|lpm_divide:Div0|lpm_divide_nem:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_43f:divider|StageOut[100]~362                      ; 3       ;
; contador_pontos:cont_pont_inst|lpm_divide:Div0|lpm_divide_nem:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_43f:divider|StageOut[91]~357                       ; 3       ;
; contador_pontos:cont_pont_inst|lpm_divide:Div0|lpm_divide_nem:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_43f:divider|StageOut[82]~352                       ; 3       ;
; contador_pontos:cont_pont_inst|lpm_divide:Div0|lpm_divide_nem:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_43f:divider|StageOut[73]~347                       ; 3       ;
; contador_pontos:cont_pont_inst|lpm_divide:Div0|lpm_divide_nem:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_43f:divider|StageOut[64]~342                       ; 3       ;
; contador_pontos:cont_pont_inst|lpm_divide:Div0|lpm_divide_nem:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_43f:divider|StageOut[55]~337                       ; 3       ;
; contador_pontos:cont_pont_inst|lpm_divide:Div0|lpm_divide_nem:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_43f:divider|StageOut[46]~333                       ; 3       ;
; contador_pontos:cont_pont_inst|lpm_divide:Div0|lpm_divide_nem:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_43f:divider|StageOut[37]~330                       ; 3       ;
; contador_pontos:cont_pont_inst|lpm_divide:Div0|lpm_divide_nem:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_43f:divider|StageOut[28]~328                       ; 3       ;
; contador_pontos:cont_pont_inst|lpm_divide:Div0|lpm_divide_nem:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_43f:divider|StageOut[19]~326                       ; 3       ;
; controle_pontos:controle_inst|Equal4~15                                                                                                                               ; 3       ;
; brick:brick_gen|temp~5                                                                                                                                                ; 3       ;
; brick:brick_gen|Decoder0~13                                                                                                                                           ; 3       ;
; brick:brick_gen|condition2~3                                                                                                                                          ; 3       ;
; brick:brick_gen|Decoder0~12                                                                                                                                           ; 3       ;
; brick:brick_gen|Decoder0~11                                                                                                                                           ; 3       ;
; brick:brick_gen|Decoder0~10                                                                                                                                           ; 3       ;
; brick:brick_gen|Decoder0~9                                                                                                                                            ; 3       ;
; brick:brick_gen|condition2~1                                                                                                                                          ; 3       ;
; brick:brick_gen|Decoder0~8                                                                                                                                            ; 3       ;
; brick:brick_gen|Decoder0~7                                                                                                                                            ; 3       ;
; brick:brick_gen|Decoder0~6                                                                                                                                            ; 3       ;
; brick:brick_gen|Decoder0~5                                                                                                                                            ; 3       ;
; brick:brick_gen|Decoder0~4                                                                                                                                            ; 3       ;
; brick:brick_gen|Decoder0~3                                                                                                                                            ; 3       ;
; brick:brick_gen|Decoder0~2                                                                                                                                            ; 3       ;
; brick:brick_gen|Decoder0~1                                                                                                                                            ; 3       ;
; ball:ball_inst|speed_flag                                                                                                                                             ; 3       ;
; ball:ball_inst|Equal1~1                                                                                                                                               ; 3       ;
; brick:brick_gen|Decoder0~0                                                                                                                                            ; 3       ;
; brick:brick_gen|contadorDelay[20]                                                                                                                                     ; 3       ;
; brick:brick_gen|contadorDelay[19]                                                                                                                                     ; 3       ;
; brick:brick_gen|contadorDelay[21]                                                                                                                                     ; 3       ;
; pixel_process~19                                                                                                                                                      ; 3       ;
; Add3~0                                                                                                                                                                ; 3       ;
; Add5~0                                                                                                                                                                ; 3       ;
; pixel_process~0                                                                                                                                                       ; 3       ;
; vgacon:vga_controller|dual_clock_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_o9f1:auto_generated|altsyncram_rsi1:altsyncram1|decode_3oa:decode4|w_anode147w[2]~1 ; 3       ;
; pixel[2]~255                                                                                                                                                          ; 3       ;
; Mux1~34                                                                                                                                                               ; 3       ;
; Mux1~33                                                                                                                                                               ; 3       ;
; vgacon:vga_controller|Equal0~2                                                                                                                                        ; 3       ;
; ball:ball_inst|ball_Y[3]~7                                                                                                                                            ; 3       ;
; controle_pontos:controle_inst|vidas_restantes[0]~1                                                                                                                    ; 3       ;
; ball:ball_inst|contador[0]                                                                                                                                            ; 3       ;
; brick:brick_gen|process_0~2                                                                                                                                           ; 3       ;
; controle_pontos:controle_inst|LessThan0~7                                                                                                                             ; 3       ;
; vgacon:vga_controller|dual_clock_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_o9f1:auto_generated|altsyncram_rsi1:altsyncram1|decode_3oa:decode_a|w_anode147w[2]  ; 3       ;
; vgacon:vga_controller|dual_clock_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_o9f1:auto_generated|altsyncram_rsi1:altsyncram1|decode_3oa:decode_a|w_anode160w[2]  ; 3       ;
; vgacon:vga_controller|dual_clock_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_o9f1:auto_generated|altsyncram_rsi1:altsyncram1|decode_3oa:decode_a|w_anode168w[2]  ; 3       ;
; controle_pontos:controle_inst|LEDR[1]~0                                                                                                                               ; 3       ;
; ball:ball_inst|process_0~0                                                                                                                                            ; 3       ;
; vgacon:vga_controller|dual_clock_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_o9f1:auto_generated|altsyncram_rsi1:altsyncram1|address_reg_a[0]                    ; 3       ;
; vgacon:vga_controller|drawarea~0                                                                                                                                      ; 3       ;
; controle_pontos:controle_inst|Add1~58                                                                                                                                 ; 3       ;
; controle_pontos:controle_inst|Add1~56                                                                                                                                 ; 3       ;
; controle_pontos:controle_inst|Add1~22                                                                                                                                 ; 3       ;
; controle_pontos:controle_inst|Add1~6                                                                                                                                  ; 3       ;
; controle_pontos:controle_inst|Add1~4                                                                                                                                  ; 3       ;
; controle_pontos:controle_inst|Add1~2                                                                                                                                  ; 3       ;
; controle_pontos:controle_inst|Add1~0                                                                                                                                  ; 3       ;
; pixel[2]~519                                                                                                                                                          ; 2       ;
; pixel[2]~509                                                                                                                                                          ; 2       ;
; pixel[2]~505                                                                                                                                                          ; 2       ;
; pixel[2]~499                                                                                                                                                          ; 2       ;
; pixel[2]~474                                                                                                                                                          ; 2       ;
; pixel[2]~472                                                                                                                                                          ; 2       ;
; pixel[2]~470                                                                                                                                                          ; 2       ;
; pixel[0]~466                                                                                                                                                          ; 2       ;
; Mux0~207                                                                                                                                                              ; 2       ;
; vgacon:vga_controller|lpm_divide:Div0|lpm_divide_9em:auto_generated|sign_div_unsign_jlh:divider|alt_u_div_82f:divider|StageOut[29]~106                                ; 2       ;
; vgacon:vga_controller|lpm_divide:Div0|lpm_divide_9em:auto_generated|sign_div_unsign_jlh:divider|alt_u_div_82f:divider|StageOut[25]~105                                ; 2       ;
; vgacon:vga_controller|lpm_divide:Div0|lpm_divide_9em:auto_generated|sign_div_unsign_jlh:divider|alt_u_div_82f:divider|StageOut[21]~104                                ; 2       ;
; vgacon:vga_controller|lpm_divide:Div0|lpm_divide_9em:auto_generated|sign_div_unsign_jlh:divider|alt_u_div_82f:divider|StageOut[17]~103                                ; 2       ;
; vgacon:vga_controller|lpm_divide:Div0|lpm_divide_9em:auto_generated|sign_div_unsign_jlh:divider|alt_u_div_82f:divider|StageOut[13]~102                                ; 2       ;
; vgacon:vga_controller|lpm_divide:Div1|lpm_divide_9em:auto_generated|sign_div_unsign_jlh:divider|alt_u_div_82f:divider|StageOut[29]~106                                ; 2       ;
; vgacon:vga_controller|lpm_divide:Div1|lpm_divide_9em:auto_generated|sign_div_unsign_jlh:divider|alt_u_div_82f:divider|StageOut[25]~105                                ; 2       ;
; vgacon:vga_controller|lpm_divide:Div1|lpm_divide_9em:auto_generated|sign_div_unsign_jlh:divider|alt_u_div_82f:divider|StageOut[21]~104                                ; 2       ;
; vgacon:vga_controller|lpm_divide:Div1|lpm_divide_9em:auto_generated|sign_div_unsign_jlh:divider|alt_u_div_82f:divider|StageOut[17]~103                                ; 2       ;
; vgacon:vga_controller|lpm_divide:Div1|lpm_divide_9em:auto_generated|sign_div_unsign_jlh:divider|alt_u_div_82f:divider|StageOut[13]~102                                ; 2       ;
; contador_pontos:cont_pont_inst|lpm_divide:Div0|lpm_divide_nem:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_43f:divider|StageOut[138]~399                      ; 2       ;
; contador_pontos:cont_pont_inst|lpm_divide:Div0|lpm_divide_nem:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_43f:divider|StageOut[129]~398                      ; 2       ;
; contador_pontos:cont_pont_inst|lpm_divide:Div0|lpm_divide_nem:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_43f:divider|StageOut[120]~397                      ; 2       ;
; contador_pontos:cont_pont_inst|lpm_divide:Div0|lpm_divide_nem:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_43f:divider|StageOut[111]~396                      ; 2       ;
; contador_pontos:cont_pont_inst|lpm_divide:Div0|lpm_divide_nem:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_43f:divider|StageOut[102]~395                      ; 2       ;
; contador_pontos:cont_pont_inst|lpm_divide:Div0|lpm_divide_nem:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_43f:divider|StageOut[93]~394                       ; 2       ;
; contador_pontos:cont_pont_inst|lpm_divide:Div0|lpm_divide_nem:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_43f:divider|StageOut[84]~393                       ; 2       ;
; contador_pontos:cont_pont_inst|lpm_divide:Div0|lpm_divide_nem:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_43f:divider|StageOut[75]~392                       ; 2       ;
; contador_pontos:cont_pont_inst|lpm_divide:Div0|lpm_divide_nem:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_43f:divider|StageOut[66]~391                       ; 2       ;
; contador_pontos:cont_pont_inst|lpm_divide:Div0|lpm_divide_nem:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_43f:divider|StageOut[57]~390                       ; 2       ;
; contador_pontos:cont_pont_inst|lpm_divide:Div0|lpm_divide_nem:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_43f:divider|StageOut[48]~389                       ; 2       ;
; contador_pontos:cont_pont_inst|lpm_divide:Div0|lpm_divide_nem:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_43f:divider|StageOut[39]~388                       ; 2       ;
; Equal23~105                                                                                                                                                           ; 2       ;
; Equal23~104                                                                                                                                                           ; 2       ;
; Equal23~103                                                                                                                                                           ; 2       ;
; Equal23~102                                                                                                                                                           ; 2       ;
; Equal23~101                                                                                                                                                           ; 2       ;
; Equal23~92                                                                                                                                                            ; 2       ;
; Equal23~91                                                                                                                                                            ; 2       ;
; Equal23~90                                                                                                                                                            ; 2       ;
; Mux1~283                                                                                                                                                              ; 2       ;
; Mux1~279                                                                                                                                                              ; 2       ;
; Mux1~276                                                                                                                                                              ; 2       ;
; Mux1~274                                                                                                                                                              ; 2       ;
; pixel[2]~463                                                                                                                                                          ; 2       ;
; Mux1~273                                                                                                                                                              ; 2       ;
; contador_pontos:cont_pont_inst|lpm_divide:Div0|lpm_divide_nem:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_43f:divider|StageOut[136]~382                      ; 2       ;
; contador_pontos:cont_pont_inst|lpm_divide:Div0|lpm_divide_nem:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_43f:divider|StageOut[139]~381                      ; 2       ;
; contador_pontos:cont_pont_inst|lpm_divide:Div0|lpm_divide_nem:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_43f:divider|StageOut[140]~380                      ; 2       ;
; contador_pontos:cont_pont_inst|lpm_divide:Div0|lpm_divide_nem:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_43f:divider|StageOut[141]~379                      ; 2       ;
; contador_pontos:cont_pont_inst|lpm_divide:Div0|lpm_divide_nem:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_43f:divider|StageOut[130]~376                      ; 2       ;
; contador_pontos:cont_pont_inst|lpm_divide:Div0|lpm_divide_nem:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_43f:divider|StageOut[131]~375                      ; 2       ;
; contador_pontos:cont_pont_inst|lpm_divide:Div0|lpm_divide_nem:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_43f:divider|StageOut[132]~374                      ; 2       ;
; contador_pontos:cont_pont_inst|lpm_divide:Div0|lpm_divide_nem:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_43f:divider|StageOut[121]~371                      ; 2       ;
; contador_pontos:cont_pont_inst|lpm_divide:Div0|lpm_divide_nem:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_43f:divider|StageOut[122]~370                      ; 2       ;
; contador_pontos:cont_pont_inst|lpm_divide:Div0|lpm_divide_nem:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_43f:divider|StageOut[123]~369                      ; 2       ;
; contador_pontos:cont_pont_inst|lpm_divide:Div0|lpm_divide_nem:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_43f:divider|StageOut[112]~366                      ; 2       ;
; contador_pontos:cont_pont_inst|lpm_divide:Div0|lpm_divide_nem:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_43f:divider|StageOut[113]~365                      ; 2       ;
; contador_pontos:cont_pont_inst|lpm_divide:Div0|lpm_divide_nem:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_43f:divider|StageOut[114]~364                      ; 2       ;
; contador_pontos:cont_pont_inst|lpm_divide:Div0|lpm_divide_nem:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_43f:divider|StageOut[103]~361                      ; 2       ;
; contador_pontos:cont_pont_inst|lpm_divide:Div0|lpm_divide_nem:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_43f:divider|StageOut[104]~360                      ; 2       ;
; contador_pontos:cont_pont_inst|lpm_divide:Div0|lpm_divide_nem:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_43f:divider|StageOut[105]~359                      ; 2       ;
; contador_pontos:cont_pont_inst|lpm_divide:Div0|lpm_divide_nem:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_43f:divider|StageOut[94]~356                       ; 2       ;
; contador_pontos:cont_pont_inst|lpm_divide:Div0|lpm_divide_nem:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_43f:divider|StageOut[95]~355                       ; 2       ;
; contador_pontos:cont_pont_inst|lpm_divide:Div0|lpm_divide_nem:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_43f:divider|StageOut[96]~354                       ; 2       ;
; contador_pontos:cont_pont_inst|lpm_divide:Div0|lpm_divide_nem:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_43f:divider|StageOut[85]~351                       ; 2       ;
; contador_pontos:cont_pont_inst|lpm_divide:Div0|lpm_divide_nem:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_43f:divider|StageOut[86]~350                       ; 2       ;
; contador_pontos:cont_pont_inst|lpm_divide:Div0|lpm_divide_nem:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_43f:divider|StageOut[87]~349                       ; 2       ;
; contador_pontos:cont_pont_inst|lpm_divide:Div0|lpm_divide_nem:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_43f:divider|StageOut[76]~346                       ; 2       ;
; contador_pontos:cont_pont_inst|lpm_divide:Div0|lpm_divide_nem:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_43f:divider|StageOut[77]~345                       ; 2       ;
; contador_pontos:cont_pont_inst|lpm_divide:Div0|lpm_divide_nem:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_43f:divider|StageOut[78]~344                       ; 2       ;
; contador_pontos:cont_pont_inst|lpm_divide:Div0|lpm_divide_nem:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_43f:divider|StageOut[67]~341                       ; 2       ;
; contador_pontos:cont_pont_inst|lpm_divide:Div0|lpm_divide_nem:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_43f:divider|StageOut[68]~340                       ; 2       ;
; contador_pontos:cont_pont_inst|lpm_divide:Div0|lpm_divide_nem:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_43f:divider|StageOut[69]~339                       ; 2       ;
; contador_pontos:cont_pont_inst|lpm_divide:Div0|lpm_divide_nem:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_43f:divider|StageOut[58]~336                       ; 2       ;
; contador_pontos:cont_pont_inst|lpm_divide:Div0|lpm_divide_nem:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_43f:divider|StageOut[59]~335                       ; 2       ;
; contador_pontos:cont_pont_inst|lpm_divide:Div0|lpm_divide_nem:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_43f:divider|StageOut[60]~334                       ; 2       ;
; contador_pontos:cont_pont_inst|lpm_divide:Div0|lpm_divide_nem:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_43f:divider|StageOut[49]~332                       ; 2       ;
; contador_pontos:cont_pont_inst|lpm_divide:Div0|lpm_divide_nem:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_43f:divider|StageOut[50]~331                       ; 2       ;
; contador_pontos:cont_pont_inst|lpm_divide:Div0|lpm_divide_nem:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_43f:divider|StageOut[40]~329                       ; 2       ;
; contador_pontos:cont_pont_inst|lpm_divide:Div0|lpm_divide_nem:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_43f:divider|StageOut[30]~327                       ; 2       ;
; contador_pontos:cont_pont_inst|lpm_divide:Div0|lpm_divide_nem:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_43f:divider|StageOut[20]~325                       ; 2       ;
; ball:ball_inst|direcaoX~0                                                                                                                                             ; 2       ;
; controle_pontos:controle_inst|win_game_control~0                                                                                                                      ; 2       ;
; ball:ball_inst|Equal0~2                                                                                                                                               ; 2       ;
; ball:ball_inst|Equal0~0                                                                                                                                               ; 2       ;
; brick:brick_gen|contadorDelayFlag~1                                                                                                                                   ; 2       ;
; brick:brick_gen|contadorDelay[18]                                                                                                                                     ; 2       ;
; brick:brick_gen|contadorDelay[17]                                                                                                                                     ; 2       ;
; brick:brick_gen|contadorDelay[16]                                                                                                                                     ; 2       ;
; brick:brick_gen|contadorDelay[15]                                                                                                                                     ; 2       ;
; brick:brick_gen|contadorDelay[14]                                                                                                                                     ; 2       ;
; brick:brick_gen|contadorDelay[13]                                                                                                                                     ; 2       ;
; brick:brick_gen|contadorDelay[12]                                                                                                                                     ; 2       ;
; brick:brick_gen|contadorDelay[11]                                                                                                                                     ; 2       ;
; brick:brick_gen|contadorDelay[10]                                                                                                                                     ; 2       ;
; brick:brick_gen|contadorDelay[9]                                                                                                                                      ; 2       ;
; brick:brick_gen|contadorDelay[4]                                                                                                                                      ; 2       ;
; brick:brick_gen|contadorDelay[3]                                                                                                                                      ; 2       ;
; brick:brick_gen|contadorDelay[2]                                                                                                                                      ; 2       ;
; brick:brick_gen|contadorDelay[1]                                                                                                                                      ; 2       ;
; brick:brick_gen|contadorDelay[0]                                                                                                                                      ; 2       ;
; brick:brick_gen|contadorDelay[8]                                                                                                                                      ; 2       ;
; brick:brick_gen|contadorDelay[7]                                                                                                                                      ; 2       ;
; brick:brick_gen|contadorDelay[6]                                                                                                                                      ; 2       ;
; brick:brick_gen|contadorDelay[5]                                                                                                                                      ; 2       ;
; pixel[0]~423                                                                                                                                                          ; 2       ;
; pixel[0]~422                                                                                                                                                          ; 2       ;
; pixel[0]~390                                                                                                                                                          ; 2       ;
; pixel[0]~387                                                                                                                                                          ; 2       ;
; Equal23~87                                                                                                                                                            ; 2       ;
; pixel[0]~356                                                                                                                                                          ; 2       ;
; Equal23~86                                                                                                                                                            ; 2       ;
; pixel[0]~349                                                                                                                                                          ; 2       ;
; pixel[2]~345                                                                                                                                                          ; 2       ;
; pixel[0]~343                                                                                                                                                          ; 2       ;
; pixel[2]~341                                                                                                                                                          ; 2       ;
; pixel[2]~337                                                                                                                                                          ; 2       ;
; pixel[0]~335                                                                                                                                                          ; 2       ;
; pixel[2]~334                                                                                                                                                          ; 2       ;
; pixel[2]~332                                                                                                                                                          ; 2       ;
; pixel[0]~330                                                                                                                                                          ; 2       ;
; pixel[2]~329                                                                                                                                                          ; 2       ;
; pixel[2]~328                                                                                                                                                          ; 2       ;
; pixel[2]~324                                                                                                                                                          ; 2       ;
; pixel[0]~322                                                                                                                                                          ; 2       ;
; pixel[2]~321                                                                                                                                                          ; 2       ;
; pixel[0]~319                                                                                                                                                          ; 2       ;
; pixel[2]~318                                                                                                                                                          ; 2       ;
; pixel[0]~316                                                                                                                                                          ; 2       ;
; pixel[2]~315                                                                                                                                                          ; 2       ;
; pixel[2]~314                                                                                                                                                          ; 2       ;
; pixel[0]~312                                                                                                                                                          ; 2       ;
; pixel[2]~311                                                                                                                                                          ; 2       ;
; pixel[2]~308                                                                                                                                                          ; 2       ;
; pixel[0]~305                                                                                                                                                          ; 2       ;
; pixel[2]~304                                                                                                                                                          ; 2       ;
; pixel[2]~301                                                                                                                                                          ; 2       ;
; pixel[0]~299                                                                                                                                                          ; 2       ;
; pixel[2]~298                                                                                                                                                          ; 2       ;
; pixel[2]~297                                                                                                                                                          ; 2       ;
; pixel[2]~293                                                                                                                                                          ; 2       ;
; pixel[0]~291                                                                                                                                                          ; 2       ;
; pixel[2]~290                                                                                                                                                          ; 2       ;
; pixel[2]~288                                                                                                                                                          ; 2       ;
; pixel[0]~286                                                                                                                                                          ; 2       ;
; pixel[2]~285                                                                                                                                                          ; 2       ;
; pixel[2]~284                                                                                                                                                          ; 2       ;
; pixel[2]~280                                                                                                                                                          ; 2       ;
; pixel[0]~278                                                                                                                                                          ; 2       ;
; pixel[2]~277                                                                                                                                                          ; 2       ;
; pixel[2]~276                                                                                                                                                          ; 2       ;
; pixel[2]~273                                                                                                                                                          ; 2       ;
; pixel_process~6                                                                                                                                                       ; 2       ;
; pixel[2]~263                                                                                                                                                          ; 2       ;
; pixel_process~4                                                                                                                                                       ; 2       ;
; pixel_process~3                                                                                                                                                       ; 2       ;
; pixel[2]~257                                                                                                                                                          ; 2       ;
; pixel[2]~256                                                                                                                                                          ; 2       ;
; Mux1~272                                                                                                                                                              ; 2       ;
; Mux1~269                                                                                                                                                              ; 2       ;
; Mux1~248                                                                                                                                                              ; 2       ;
; Mux1~247                                                                                                                                                              ; 2       ;
; Mux1~245                                                                                                                                                              ; 2       ;
; Mux1~224                                                                                                                                                              ; 2       ;
; Mux1~212                                                                                                                                                              ; 2       ;
; Mux1~149                                                                                                                                                              ; 2       ;
; Mux1~127                                                                                                                                                              ; 2       ;
; Mux1~120                                                                                                                                                              ; 2       ;
; Mux1~112                                                                                                                                                              ; 2       ;
; Mux1~111                                                                                                                                                              ; 2       ;
; Mux1~110                                                                                                                                                              ; 2       ;
; Mux1~109                                                                                                                                                              ; 2       ;
; Mux1~103                                                                                                                                                              ; 2       ;
; Mux1~96                                                                                                                                                               ; 2       ;
; Mux1~90                                                                                                                                                               ; 2       ;
; Mux1~89                                                                                                                                                               ; 2       ;
; Mux1~77                                                                                                                                                               ; 2       ;
; Mux1~76                                                                                                                                                               ; 2       ;
; Mux1~35                                                                                                                                                               ; 2       ;
; Mux0~185                                                                                                                                                              ; 2       ;
; Mux0~156                                                                                                                                                              ; 2       ;
; Mux0~124                                                                                                                                                              ; 2       ;
; Mux0~123                                                                                                                                                              ; 2       ;
; Mux0~107                                                                                                                                                              ; 2       ;
; Mux0~106                                                                                                                                                              ; 2       ;
; Mux0~87                                                                                                                                                               ; 2       ;
; Mux0~76                                                                                                                                                               ; 2       ;
; Mux0~60                                                                                                                                                               ; 2       ;
; Mux0~53                                                                                                                                                               ; 2       ;
; Mux1~32                                                                                                                                                               ; 2       ;
; contador[4]                                                                                                                                                           ; 2       ;
; contador[6]                                                                                                                                                           ; 2       ;
; contador[3]                                                                                                                                                           ; 2       ;
; contador[5]                                                                                                                                                           ; 2       ;
; contador[8]                                                                                                                                                           ; 2       ;
; contador[7]                                                                                                                                                           ; 2       ;
; contador[9]                                                                                                                                                           ; 2       ;
; contador[10]                                                                                                                                                          ; 2       ;
; contador[13]                                                                                                                                                          ; 2       ;
; contador[14]                                                                                                                                                          ; 2       ;
; contador[11]                                                                                                                                                          ; 2       ;
; contador[12]                                                                                                                                                          ; 2       ;
; contador[15]                                                                                                                                                          ; 2       ;
; contador[16]                                                                                                                                                          ; 2       ;
; contador[17]                                                                                                                                                          ; 2       ;
; contador[18]                                                                                                                                                          ; 2       ;
; contador[0]                                                                                                                                                           ; 2       ;
; contador[1]                                                                                                                                                           ; 2       ;
; contador[2]                                                                                                                                                           ; 2       ;
; vgacon:vga_controller|Equal0~0                                                                                                                                        ; 2       ;
; ball:ball_inst|ball_Y[3]~21                                                                                                                                           ; 2       ;
; ball:ball_inst|process_0~3                                                                                                                                            ; 2       ;
; ball:ball_inst|process_0~2                                                                                                                                            ; 2       ;
; brick:brick_gen|LessThan2~6                                                                                                                                           ; 2       ;
; ball:ball_inst|contador[18]                                                                                                                                           ; 2       ;
; ball:ball_inst|contador[17]                                                                                                                                           ; 2       ;
; ball:ball_inst|contador[16]                                                                                                                                           ; 2       ;
; ball:ball_inst|contador[15]                                                                                                                                           ; 2       ;
; ball:ball_inst|contador[14]                                                                                                                                           ; 2       ;
; ball:ball_inst|contador[13]                                                                                                                                           ; 2       ;
; ball:ball_inst|contador[12]                                                                                                                                           ; 2       ;
; ball:ball_inst|contador[11]                                                                                                                                           ; 2       ;
; ball:ball_inst|contador[1]                                                                                                                                            ; 2       ;
; ball:ball_inst|contador[2]                                                                                                                                            ; 2       ;
; ball:ball_inst|contador[3]                                                                                                                                            ; 2       ;
; ball:ball_inst|contador[4]                                                                                                                                            ; 2       ;
; ball:ball_inst|contador[5]                                                                                                                                            ; 2       ;
; ball:ball_inst|contador[6]                                                                                                                                            ; 2       ;
; ball:ball_inst|contador[7]                                                                                                                                            ; 2       ;
; ball:ball_inst|contador[8]                                                                                                                                            ; 2       ;
; ball:ball_inst|contador[9]                                                                                                                                            ; 2       ;
; ball:ball_inst|contador[10]                                                                                                                                           ; 2       ;
; brick:brick_gen|temp~3                                                                                                                                                ; 2       ;
; brick:brick_gen|temp~1                                                                                                                                                ; 2       ;
; brick:brick_gen|Mux0~9                                                                                                                                                ; 2       ;
; brick:brick_gen|process_0~1                                                                                                                                           ; 2       ;
; controle_pontos:controle_inst|game_over_control~1                                                                                                                     ; 2       ;
; controle_pontos:controle_inst|n_pontos[0]~13                                                                                                                          ; 2       ;
; controle_pontos:controle_inst|LessThan2~5                                                                                                                             ; 2       ;
; controle_pontos:controle_inst|n_pontos~11                                                                                                                             ; 2       ;
; controle_pontos:controle_inst|LessThan2~2                                                                                                                             ; 2       ;
; controle_pontos:controle_inst|n_pontos[0]~7                                                                                                                           ; 2       ;
; controle_pontos:controle_inst|LessThan2~1                                                                                                                             ; 2       ;
; controle_pontos:controle_inst|n_pontos~4                                                                                                                              ; 2       ;
; controle_pontos:controle_inst|game_over_control~0                                                                                                                     ; 2       ;
; controle_pontos:controle_inst|LessThan1~0                                                                                                                             ; 2       ;
; vgacon:vga_controller|h_count_d[5]                                                                                                                                    ; 2       ;
; vgacon:vga_controller|v_count_d[9]                                                                                                                                    ; 2       ;
; vgacon:vga_controller|h_count_d[9]                                                                                                                                    ; 2       ;
; vgacon:vga_controller|h_count_d[7]                                                                                                                                    ; 2       ;
; vgacon:vga_controller|h_count_d[8]                                                                                                                                    ; 2       ;
; controle_pontos:controle_inst|LEDR[1]                                                                                                                                 ; 2       ;
; Add2~32                                                                                                                                                               ; 2       ;
; Add2~30                                                                                                                                                               ; 2       ;
; Add2~28                                                                                                                                                               ; 2       ;
; Add2~26                                                                                                                                                               ; 2       ;
; Add2~24                                                                                                                                                               ; 2       ;
; Add2~22                                                                                                                                                               ; 2       ;
; Add2~20                                                                                                                                                               ; 2       ;
; Add2~18                                                                                                                                                               ; 2       ;
; Add2~16                                                                                                                                                               ; 2       ;
; Add2~14                                                                                                                                                               ; 2       ;
; Add2~12                                                                                                                                                               ; 2       ;
; Add2~10                                                                                                                                                               ; 2       ;
; Add2~8                                                                                                                                                                ; 2       ;
; Add2~6                                                                                                                                                                ; 2       ;
; Add2~4                                                                                                                                                                ; 2       ;
; Add2~2                                                                                                                                                                ; 2       ;
; Add2~0                                                                                                                                                                ; 2       ;
; Add7~14                                                                                                                                                               ; 2       ;
; Add7~12                                                                                                                                                               ; 2       ;
; Add7~10                                                                                                                                                               ; 2       ;
; Add7~8                                                                                                                                                                ; 2       ;
; Add7~6                                                                                                                                                                ; 2       ;
; Add7~4                                                                                                                                                                ; 2       ;
; Add7~2                                                                                                                                                                ; 2       ;
; ball:ball_inst|Add0~32                                                                                                                                                ; 2       ;
; ball:ball_inst|Add0~30                                                                                                                                                ; 2       ;
; ball:ball_inst|Add0~28                                                                                                                                                ; 2       ;
; ball:ball_inst|Add0~26                                                                                                                                                ; 2       ;
; ball:ball_inst|Add0~24                                                                                                                                                ; 2       ;
; ball:ball_inst|Add0~22                                                                                                                                                ; 2       ;
; ball:ball_inst|Add0~20                                                                                                                                                ; 2       ;
; ball:ball_inst|Add0~18                                                                                                                                                ; 2       ;
; ball:ball_inst|Add0~16                                                                                                                                                ; 2       ;
; ball:ball_inst|Add0~14                                                                                                                                                ; 2       ;
; ball:ball_inst|Add0~12                                                                                                                                                ; 2       ;
; ball:ball_inst|Add0~10                                                                                                                                                ; 2       ;
; ball:ball_inst|Add0~8                                                                                                                                                 ; 2       ;
; ball:ball_inst|Add0~6                                                                                                                                                 ; 2       ;
; ball:ball_inst|Add0~4                                                                                                                                                 ; 2       ;
; ball:ball_inst|Add0~2                                                                                                                                                 ; 2       ;
; ball:ball_inst|Add0~0                                                                                                                                                 ; 2       ;
; controle_pontos:controle_inst|Add1~54                                                                                                                                 ; 2       ;
; controle_pontos:controle_inst|Add1~52                                                                                                                                 ; 2       ;
; controle_pontos:controle_inst|Add1~50                                                                                                                                 ; 2       ;
; controle_pontos:controle_inst|Add1~48                                                                                                                                 ; 2       ;
; controle_pontos:controle_inst|Add1~46                                                                                                                                 ; 2       ;
; controle_pontos:controle_inst|Add1~44                                                                                                                                 ; 2       ;
; controle_pontos:controle_inst|Add1~42                                                                                                                                 ; 2       ;
; controle_pontos:controle_inst|Add1~40                                                                                                                                 ; 2       ;
; controle_pontos:controle_inst|Add1~38                                                                                                                                 ; 2       ;
; controle_pontos:controle_inst|Add1~36                                                                                                                                 ; 2       ;
; controle_pontos:controle_inst|Add1~34                                                                                                                                 ; 2       ;
; controle_pontos:controle_inst|Add1~32                                                                                                                                 ; 2       ;
; controle_pontos:controle_inst|Add1~30                                                                                                                                 ; 2       ;
; controle_pontos:controle_inst|Add1~28                                                                                                                                 ; 2       ;
; controle_pontos:controle_inst|Add1~26                                                                                                                                 ; 2       ;
; controle_pontos:controle_inst|Add1~24                                                                                                                                 ; 2       ;
; vgacon:vga_controller|lpm_divide:Div0|lpm_divide_9em:auto_generated|sign_div_unsign_jlh:divider|alt_u_div_82f:divider|op_6~2                                          ; 2       ;
; vgacon:vga_controller|lpm_divide:Div0|lpm_divide_9em:auto_generated|sign_div_unsign_jlh:divider|alt_u_div_82f:divider|op_6~0                                          ; 2       ;
; vgacon:vga_controller|lpm_divide:Div0|lpm_divide_9em:auto_generated|sign_div_unsign_jlh:divider|alt_u_div_82f:divider|op_5~2                                          ; 2       ;
; vgacon:vga_controller|lpm_divide:Div0|lpm_divide_9em:auto_generated|sign_div_unsign_jlh:divider|alt_u_div_82f:divider|op_5~0                                          ; 2       ;
; vgacon:vga_controller|lpm_divide:Div0|lpm_divide_9em:auto_generated|sign_div_unsign_jlh:divider|alt_u_div_82f:divider|op_4~2                                          ; 2       ;
; vgacon:vga_controller|lpm_divide:Div0|lpm_divide_9em:auto_generated|sign_div_unsign_jlh:divider|alt_u_div_82f:divider|op_4~0                                          ; 2       ;
; vgacon:vga_controller|lpm_divide:Div0|lpm_divide_9em:auto_generated|sign_div_unsign_jlh:divider|alt_u_div_82f:divider|op_3~2                                          ; 2       ;
; vgacon:vga_controller|lpm_divide:Div0|lpm_divide_9em:auto_generated|sign_div_unsign_jlh:divider|alt_u_div_82f:divider|op_3~0                                          ; 2       ;
; vgacon:vga_controller|lpm_divide:Div0|lpm_divide_9em:auto_generated|sign_div_unsign_jlh:divider|alt_u_div_82f:divider|op_2~2                                          ; 2       ;
; vgacon:vga_controller|lpm_divide:Div0|lpm_divide_9em:auto_generated|sign_div_unsign_jlh:divider|alt_u_div_82f:divider|op_2~0                                          ; 2       ;
; vgacon:vga_controller|lpm_divide:Div0|lpm_divide_9em:auto_generated|sign_div_unsign_jlh:divider|alt_u_div_82f:divider|op_1~2                                          ; 2       ;
; vgacon:vga_controller|lpm_divide:Div0|lpm_divide_9em:auto_generated|sign_div_unsign_jlh:divider|alt_u_div_82f:divider|op_1~0                                          ; 2       ;
; vgacon:vga_controller|lpm_divide:Div1|lpm_divide_9em:auto_generated|sign_div_unsign_jlh:divider|alt_u_div_82f:divider|op_6~2                                          ; 2       ;
; vgacon:vga_controller|lpm_divide:Div1|lpm_divide_9em:auto_generated|sign_div_unsign_jlh:divider|alt_u_div_82f:divider|op_6~0                                          ; 2       ;
; vgacon:vga_controller|lpm_divide:Div1|lpm_divide_9em:auto_generated|sign_div_unsign_jlh:divider|alt_u_div_82f:divider|op_5~2                                          ; 2       ;
; vgacon:vga_controller|lpm_divide:Div1|lpm_divide_9em:auto_generated|sign_div_unsign_jlh:divider|alt_u_div_82f:divider|op_5~0                                          ; 2       ;
; vgacon:vga_controller|lpm_divide:Div1|lpm_divide_9em:auto_generated|sign_div_unsign_jlh:divider|alt_u_div_82f:divider|op_4~2                                          ; 2       ;
; vgacon:vga_controller|lpm_divide:Div1|lpm_divide_9em:auto_generated|sign_div_unsign_jlh:divider|alt_u_div_82f:divider|op_4~0                                          ; 2       ;
; vgacon:vga_controller|lpm_divide:Div1|lpm_divide_9em:auto_generated|sign_div_unsign_jlh:divider|alt_u_div_82f:divider|op_3~2                                          ; 2       ;
; vgacon:vga_controller|lpm_divide:Div1|lpm_divide_9em:auto_generated|sign_div_unsign_jlh:divider|alt_u_div_82f:divider|op_3~0                                          ; 2       ;
; vgacon:vga_controller|lpm_divide:Div1|lpm_divide_9em:auto_generated|sign_div_unsign_jlh:divider|alt_u_div_82f:divider|op_2~2                                          ; 2       ;
; vgacon:vga_controller|lpm_divide:Div1|lpm_divide_9em:auto_generated|sign_div_unsign_jlh:divider|alt_u_div_82f:divider|op_2~0                                          ; 2       ;
; vgacon:vga_controller|lpm_divide:Div1|lpm_divide_9em:auto_generated|sign_div_unsign_jlh:divider|alt_u_div_82f:divider|op_1~2                                          ; 2       ;
; vgacon:vga_controller|lpm_divide:Div1|lpm_divide_9em:auto_generated|sign_div_unsign_jlh:divider|alt_u_div_82f:divider|op_1~0                                          ; 2       ;
; controle_pontos:controle_inst|Add0~34                                                                                                                                 ; 2       ;
; controle_pontos:controle_inst|Add0~32                                                                                                                                 ; 2       ;
; controle_pontos:controle_inst|Add0~30                                                                                                                                 ; 2       ;
; controle_pontos:controle_inst|Add0~28                                                                                                                                 ; 2       ;
; controle_pontos:controle_inst|Add0~26                                                                                                                                 ; 2       ;
; controle_pontos:controle_inst|Add0~24                                                                                                                                 ; 2       ;
; controle_pontos:controle_inst|Add0~22                                                                                                                                 ; 2       ;
; controle_pontos:controle_inst|Add0~20                                                                                                                                 ; 2       ;
; controle_pontos:controle_inst|Add0~18                                                                                                                                 ; 2       ;
; controle_pontos:controle_inst|Add0~16                                                                                                                                 ; 2       ;
; controle_pontos:controle_inst|Add0~14                                                                                                                                 ; 2       ;
; controle_pontos:controle_inst|Add0~12                                                                                                                                 ; 2       ;
; controle_pontos:controle_inst|Add0~10                                                                                                                                 ; 2       ;
; controle_pontos:controle_inst|Add0~8                                                                                                                                  ; 2       ;
; controle_pontos:controle_inst|Add0~6                                                                                                                                  ; 2       ;
; controle_pontos:controle_inst|Add0~4                                                                                                                                  ; 2       ;
; controle_pontos:controle_inst|Add0~2                                                                                                                                  ; 2       ;
; controle_pontos:controle_inst|Add0~0                                                                                                                                  ; 2       ;
; contador_pontos:cont_pont_inst|lpm_divide:Div0|lpm_divide_nem:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_43f:divider|add_sub_15_result_int[6]~10            ; 2       ;
; contador_pontos:cont_pont_inst|lpm_divide:Div0|lpm_divide_nem:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_43f:divider|add_sub_15_result_int[5]~8             ; 2       ;
; contador_pontos:cont_pont_inst|lpm_divide:Div0|lpm_divide_nem:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_43f:divider|add_sub_15_result_int[4]~6             ; 2       ;
; contador_pontos:cont_pont_inst|lpm_divide:Div0|lpm_divide_nem:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_43f:divider|add_sub_15_result_int[3]~4             ; 2       ;
; contador_pontos:cont_pont_inst|lpm_divide:Div0|lpm_divide_nem:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_43f:divider|add_sub_15_result_int[2]~2             ; 2       ;
; contador_pontos:cont_pont_inst|lpm_divide:Div0|lpm_divide_nem:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_43f:divider|op_5~12                                ; 2       ;
; contador_pontos:cont_pont_inst|lpm_divide:Div0|lpm_divide_nem:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_43f:divider|op_5~10                                ; 2       ;
; contador_pontos:cont_pont_inst|lpm_divide:Div0|lpm_divide_nem:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_43f:divider|op_5~8                                 ; 2       ;
; contador_pontos:cont_pont_inst|lpm_divide:Div0|lpm_divide_nem:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_43f:divider|op_5~6                                 ; 2       ;
; contador_pontos:cont_pont_inst|lpm_divide:Div0|lpm_divide_nem:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_43f:divider|op_5~4                                 ; 2       ;
; contador_pontos:cont_pont_inst|lpm_divide:Div0|lpm_divide_nem:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_43f:divider|op_4~12                                ; 2       ;
; contador_pontos:cont_pont_inst|lpm_divide:Div0|lpm_divide_nem:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_43f:divider|op_4~10                                ; 2       ;
; contador_pontos:cont_pont_inst|lpm_divide:Div0|lpm_divide_nem:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_43f:divider|op_4~8                                 ; 2       ;
; contador_pontos:cont_pont_inst|lpm_divide:Div0|lpm_divide_nem:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_43f:divider|op_4~6                                 ; 2       ;
; contador_pontos:cont_pont_inst|lpm_divide:Div0|lpm_divide_nem:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_43f:divider|op_4~4                                 ; 2       ;
; contador_pontos:cont_pont_inst|lpm_divide:Div0|lpm_divide_nem:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_43f:divider|add_sub_12_result_int[6]~10            ; 2       ;
; contador_pontos:cont_pont_inst|lpm_divide:Div0|lpm_divide_nem:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_43f:divider|add_sub_12_result_int[5]~8             ; 2       ;
; contador_pontos:cont_pont_inst|lpm_divide:Div0|lpm_divide_nem:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_43f:divider|add_sub_12_result_int[4]~6             ; 2       ;
; contador_pontos:cont_pont_inst|lpm_divide:Div0|lpm_divide_nem:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_43f:divider|add_sub_12_result_int[3]~4             ; 2       ;
; contador_pontos:cont_pont_inst|lpm_divide:Div0|lpm_divide_nem:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_43f:divider|add_sub_12_result_int[2]~2             ; 2       ;
; contador_pontos:cont_pont_inst|lpm_divide:Div0|lpm_divide_nem:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_43f:divider|add_sub_11_result_int[6]~10            ; 2       ;
; contador_pontos:cont_pont_inst|lpm_divide:Div0|lpm_divide_nem:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_43f:divider|add_sub_11_result_int[5]~8             ; 2       ;
; contador_pontos:cont_pont_inst|lpm_divide:Div0|lpm_divide_nem:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_43f:divider|add_sub_11_result_int[4]~6             ; 2       ;
; contador_pontos:cont_pont_inst|lpm_divide:Div0|lpm_divide_nem:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_43f:divider|add_sub_11_result_int[3]~4             ; 2       ;
; contador_pontos:cont_pont_inst|lpm_divide:Div0|lpm_divide_nem:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_43f:divider|add_sub_11_result_int[2]~2             ; 2       ;
; contador_pontos:cont_pont_inst|lpm_divide:Div0|lpm_divide_nem:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_43f:divider|add_sub_10_result_int[6]~10            ; 2       ;
; contador_pontos:cont_pont_inst|lpm_divide:Div0|lpm_divide_nem:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_43f:divider|add_sub_10_result_int[5]~8             ; 2       ;
; contador_pontos:cont_pont_inst|lpm_divide:Div0|lpm_divide_nem:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_43f:divider|add_sub_10_result_int[4]~6             ; 2       ;
; contador_pontos:cont_pont_inst|lpm_divide:Div0|lpm_divide_nem:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_43f:divider|add_sub_10_result_int[3]~4             ; 2       ;
; contador_pontos:cont_pont_inst|lpm_divide:Div0|lpm_divide_nem:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_43f:divider|add_sub_10_result_int[2]~2             ; 2       ;
; contador_pontos:cont_pont_inst|lpm_divide:Div0|lpm_divide_nem:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_43f:divider|op_17~12                               ; 2       ;
; contador_pontos:cont_pont_inst|lpm_divide:Div0|lpm_divide_nem:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_43f:divider|op_17~10                               ; 2       ;
; contador_pontos:cont_pont_inst|lpm_divide:Div0|lpm_divide_nem:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_43f:divider|op_17~8                                ; 2       ;
; contador_pontos:cont_pont_inst|lpm_divide:Div0|lpm_divide_nem:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_43f:divider|op_17~6                                ; 2       ;
; contador_pontos:cont_pont_inst|lpm_divide:Div0|lpm_divide_nem:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_43f:divider|op_17~4                                ; 2       ;
; contador_pontos:cont_pont_inst|lpm_divide:Div0|lpm_divide_nem:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_43f:divider|add_sub_8_result_int[6]~10             ; 2       ;
; contador_pontos:cont_pont_inst|lpm_divide:Div0|lpm_divide_nem:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_43f:divider|add_sub_8_result_int[5]~8              ; 2       ;
; contador_pontos:cont_pont_inst|lpm_divide:Div0|lpm_divide_nem:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_43f:divider|add_sub_8_result_int[4]~6              ; 2       ;
; contador_pontos:cont_pont_inst|lpm_divide:Div0|lpm_divide_nem:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_43f:divider|add_sub_8_result_int[3]~4              ; 2       ;
; contador_pontos:cont_pont_inst|lpm_divide:Div0|lpm_divide_nem:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_43f:divider|add_sub_8_result_int[2]~2              ; 2       ;
; contador_pontos:cont_pont_inst|lpm_divide:Div0|lpm_divide_nem:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_43f:divider|add_sub_7_result_int[6]~10             ; 2       ;
; contador_pontos:cont_pont_inst|lpm_divide:Div0|lpm_divide_nem:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_43f:divider|add_sub_7_result_int[5]~8              ; 2       ;
; contador_pontos:cont_pont_inst|lpm_divide:Div0|lpm_divide_nem:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_43f:divider|add_sub_7_result_int[4]~6              ; 2       ;
; contador_pontos:cont_pont_inst|lpm_divide:Div0|lpm_divide_nem:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_43f:divider|add_sub_7_result_int[3]~4              ; 2       ;
; contador_pontos:cont_pont_inst|lpm_divide:Div0|lpm_divide_nem:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_43f:divider|add_sub_7_result_int[2]~2              ; 2       ;
; contador_pontos:cont_pont_inst|lpm_divide:Div0|lpm_divide_nem:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_43f:divider|add_sub_6_result_int[6]~10             ; 2       ;
; contador_pontos:cont_pont_inst|lpm_divide:Div0|lpm_divide_nem:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_43f:divider|add_sub_6_result_int[5]~8              ; 2       ;
; contador_pontos:cont_pont_inst|lpm_divide:Div0|lpm_divide_nem:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_43f:divider|add_sub_6_result_int[4]~6              ; 2       ;
; contador_pontos:cont_pont_inst|lpm_divide:Div0|lpm_divide_nem:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_43f:divider|add_sub_6_result_int[3]~4              ; 2       ;
; contador_pontos:cont_pont_inst|lpm_divide:Div0|lpm_divide_nem:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_43f:divider|add_sub_6_result_int[2]~2              ; 2       ;
; contador_pontos:cont_pont_inst|lpm_divide:Div0|lpm_divide_nem:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_43f:divider|op_13~10                               ; 2       ;
; contador_pontos:cont_pont_inst|lpm_divide:Div0|lpm_divide_nem:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_43f:divider|op_13~8                                ; 2       ;
; contador_pontos:cont_pont_inst|lpm_divide:Div0|lpm_divide_nem:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_43f:divider|op_13~6                                ; 2       ;
; contador_pontos:cont_pont_inst|lpm_divide:Div0|lpm_divide_nem:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_43f:divider|op_13~4                                ; 2       ;
; contador_pontos:cont_pont_inst|lpm_divide:Div0|lpm_divide_nem:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_43f:divider|add_sub_4_result_int[4]~6              ; 2       ;
; contador_pontos:cont_pont_inst|lpm_divide:Div0|lpm_divide_nem:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_43f:divider|add_sub_4_result_int[3]~4              ; 2       ;
; contador_pontos:cont_pont_inst|lpm_divide:Div0|lpm_divide_nem:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_43f:divider|add_sub_4_result_int[2]~2              ; 2       ;
; contador_pontos:cont_pont_inst|lpm_divide:Div0|lpm_divide_nem:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_43f:divider|add_sub_3_result_int[3]~4              ; 2       ;
; contador_pontos:cont_pont_inst|lpm_divide:Div0|lpm_divide_nem:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_43f:divider|add_sub_3_result_int[2]~2              ; 2       ;
; contador_pontos:cont_pont_inst|lpm_divide:Div0|lpm_divide_nem:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_43f:divider|op_10~4                                ; 2       ;
; contador_pontos:cont_pont_inst|Add0~36                                                                                                                                ; 2       ;
; contador_pontos:cont_pont_inst|Add0~34                                                                                                                                ; 2       ;
; contador_pontos:cont_pont_inst|Add0~32                                                                                                                                ; 2       ;
; contador_pontos:cont_pont_inst|Add0~30                                                                                                                                ; 2       ;
; contador_pontos:cont_pont_inst|Add0~28                                                                                                                                ; 2       ;
; contador_pontos:cont_pont_inst|Add0~26                                                                                                                                ; 2       ;
; contador_pontos:cont_pont_inst|Add0~24                                                                                                                                ; 2       ;
; contador_pontos:cont_pont_inst|Add0~22                                                                                                                                ; 2       ;
; contador_pontos:cont_pont_inst|Add0~20                                                                                                                                ; 2       ;
; contador_pontos:cont_pont_inst|Add0~18                                                                                                                                ; 2       ;
; contador_pontos:cont_pont_inst|Add0~16                                                                                                                                ; 2       ;
; contador_pontos:cont_pont_inst|Add0~14                                                                                                                                ; 2       ;
; contador_pontos:cont_pont_inst|Add0~12                                                                                                                                ; 2       ;
; contador_pontos:cont_pont_inst|Add0~10                                                                                                                                ; 2       ;
; contador_pontos:cont_pont_inst|Add0~8                                                                                                                                 ; 2       ;
; contador_pontos:cont_pont_inst|Add0~6                                                                                                                                 ; 2       ;
; contador_pontos:cont_pont_inst|Add0~4                                                                                                                                 ; 2       ;
; contador_pontos:cont_pont_inst|Add0~2                                                                                                                                 ; 2       ;
; contador_pontos:cont_pont_inst|Add0~0                                                                                                                                 ; 2       ;
; controle_pontos:controle_inst|LEDR[2]                                                                                                                                 ; 2       ;
; SW[9]                                                                                                                                                                 ; 1       ;
; KEY[3]                                                                                                                                                                ; 1       ;
; reset_button                                                                                                                                                          ; 1       ;
; KEY[1]                                                                                                                                                                ; 1       ;
; SW[8]                                                                                                                                                                 ; 1       ;
; pixel[1]~524                                                                                                                                                          ; 1       ;
; ball:ball_inst|speed_flag~0                                                                                                                                           ; 1       ;
; Mux0~214                                                                                                                                                              ; 1       ;
; Mux0~213                                                                                                                                                              ; 1       ;
; Mux0~212                                                                                                                                                              ; 1       ;
; Mux0~211                                                                                                                                                              ; 1       ;
; Mux0~210                                                                                                                                                              ; 1       ;
; Mux0~209                                                                                                                                                              ; 1       ;
; Mux1~300                                                                                                                                                              ; 1       ;
; Mux1~299                                                                                                                                                              ; 1       ;
; Mux1~298                                                                                                                                                              ; 1       ;
; Mux1~297                                                                                                                                                              ; 1       ;
; Mux1~296                                                                                                                                                              ; 1       ;
; Mux1~295                                                                                                                                                              ; 1       ;
; Mux1~294                                                                                                                                                              ; 1       ;
; Mux1~293                                                                                                                                                              ; 1       ;
; Mux1~292                                                                                                                                                              ; 1       ;
; Mux1~291                                                                                                                                                              ; 1       ;
; Mux1~290                                                                                                                                                              ; 1       ;
; Mux1~289                                                                                                                                                              ; 1       ;
; pixel[2]~523                                                                                                                                                          ; 1       ;
; pixel[2]~522                                                                                                                                                          ; 1       ;
; pixel[2]~521                                                                                                                                                          ; 1       ;
; pixel[2]~520                                                                                                                                                          ; 1       ;
; pixel[2]~518                                                                                                                                                          ; 1       ;
; pixel[2]~517                                                                                                                                                          ; 1       ;
; pixel[2]~516                                                                                                                                                          ; 1       ;
; pixel[2]~515                                                                                                                                                          ; 1       ;
; pixel[2]~514                                                                                                                                                          ; 1       ;
; pixel[2]~513                                                                                                                                                          ; 1       ;
; pixel[2]~512                                                                                                                                                          ; 1       ;
; pixel[2]~511                                                                                                                                                          ; 1       ;
; pixel[2]~510                                                                                                                                                          ; 1       ;
; pixel[2]~508                                                                                                                                                          ; 1       ;
; pixel[2]~507                                                                                                                                                          ; 1       ;
; pixel[2]~506                                                                                                                                                          ; 1       ;
; pixel[2]~504                                                                                                                                                          ; 1       ;
; pixel[2]~503                                                                                                                                                          ; 1       ;
; pixel[2]~502                                                                                                                                                          ; 1       ;
; pixel[2]~501                                                                                                                                                          ; 1       ;
; pixel[2]~500                                                                                                                                                          ; 1       ;
; pixel[2]~498                                                                                                                                                          ; 1       ;
; pixel[2]~497                                                                                                                                                          ; 1       ;
; pixel[2]~496                                                                                                                                                          ; 1       ;
; pixel[2]~495                                                                                                                                                          ; 1       ;
; pixel[2]~494                                                                                                                                                          ; 1       ;
; pixel[0]~493                                                                                                                                                          ; 1       ;
; pixel[0]~492                                                                                                                                                          ; 1       ;
; pixel[0]~491                                                                                                                                                          ; 1       ;
; pixel[0]~490                                                                                                                                                          ; 1       ;
; pixel[0]~489                                                                                                                                                          ; 1       ;
; pixel[0]~488                                                                                                                                                          ; 1       ;
; pixel[0]~487                                                                                                                                                          ; 1       ;
; pixel[0]~486                                                                                                                                                          ; 1       ;
; pixel[0]~485                                                                                                                                                          ; 1       ;
; pixel[0]~484                                                                                                                                                          ; 1       ;
; pixel[0]~483                                                                                                                                                          ; 1       ;
; pixel[0]~482                                                                                                                                                          ; 1       ;
; pixel[0]~481                                                                                                                                                          ; 1       ;
; pixel[0]~480                                                                                                                                                          ; 1       ;
; pixel[0]~479                                                                                                                                                          ; 1       ;
; pixel[0]~478                                                                                                                                                          ; 1       ;
; pixel[0]~476                                                                                                                                                          ; 1       ;
; pixel[2]~229                                                                                                                                                          ; 1       ;
; pixel[2]~475                                                                                                                                                          ; 1       ;
; pixel[2]~473                                                                                                                                                          ; 1       ;
; pixel[0]~169                                                                                                                                                          ; 1       ;
; pixel[0]~170                                                                                                                                                          ; 1       ;
; pixel[0]~152                                                                                                                                                          ; 1       ;
; pixel[0]~471                                                                                                                                                          ; 1       ;
; pixel[0]~155                                                                                                                                                          ; 1       ;
; pixel[2]~116                                                                                                                                                          ; 1       ;
; pixel[2]~102                                                                                                                                                          ; 1       ;
; pixel[2]~469                                                                                                                                                          ; 1       ;
; pixel[0]~77                                                                                                                                                           ; 1       ;
; pixel[0]~468                                                                                                                                                          ; 1       ;
; pixel[0]~48                                                                                                                                                           ; 1       ;
; pixel[0]~467                                                                                                                                                          ; 1       ;
; pixel[0]~23                                                                                                                                                           ; 1       ;
; pixel[0]~11                                                                                                                                                           ; 1       ;
; Mux0~208                                                                                                                                                              ; 1       ;
; vgacon:vga_controller|lpm_divide:Div0|lpm_divide_9em:auto_generated|sign_div_unsign_jlh:divider|alt_u_div_82f:divider|StageOut[33]~107                                ; 1       ;
; vgacon:vga_controller|lpm_divide:Div0|lpm_divide_9em:auto_generated|sign_div_unsign_jlh:divider|alt_u_div_82f:divider|StageOut[14]~101                                ; 1       ;
; vgacon:vga_controller|lpm_divide:Div1|lpm_divide_9em:auto_generated|sign_div_unsign_jlh:divider|alt_u_div_82f:divider|StageOut[33]~107                                ; 1       ;
; vgacon:vga_controller|lpm_divide:Div1|lpm_divide_9em:auto_generated|sign_div_unsign_jlh:divider|alt_u_div_82f:divider|StageOut[14]~101                                ; 1       ;
; contador_pontos:cont_pont_inst|lpm_divide:Div0|lpm_divide_nem:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_43f:divider|StageOut[147]~400                      ; 1       ;
; brick:brick_gen|contadorDelay~26                                                                                                                                      ; 1       ;
; brick:brick_gen|contadorDelay~25                                                                                                                                      ; 1       ;
; Equal23~107                                                                                                                                                           ; 1       ;
; Equal23~106                                                                                                                                                           ; 1       ;
; pixel[0]~465                                                                                                                                                          ; 1       ;
; Equal23~100                                                                                                                                                           ; 1       ;
; Equal23~99                                                                                                                                                            ; 1       ;
; Equal23~98                                                                                                                                                            ; 1       ;
; Equal23~97                                                                                                                                                            ; 1       ;
; Equal23~96                                                                                                                                                            ; 1       ;
; Equal23~95                                                                                                                                                            ; 1       ;
; Equal23~94                                                                                                                                                            ; 1       ;
; Equal23~93                                                                                                                                                            ; 1       ;
; Mux1~288                                                                                                                                                              ; 1       ;
; Mux1~287                                                                                                                                                              ; 1       ;
; Mux1~286                                                                                                                                                              ; 1       ;
; Mux1~285                                                                                                                                                              ; 1       ;
; Mux1~284                                                                                                                                                              ; 1       ;
; Mux1~282                                                                                                                                                              ; 1       ;
; Mux1~281                                                                                                                                                              ; 1       ;
; Mux1~280                                                                                                                                                              ; 1       ;
; Mux1~278                                                                                                                                                              ; 1       ;
; Mux1~277                                                                                                                                                              ; 1       ;
; Mux1~275                                                                                                                                                              ; 1       ;
; Mux0~206                                                                                                                                                              ; 1       ;
; Mux0~205                                                                                                                                                              ; 1       ;
; Mux0~204                                                                                                                                                              ; 1       ;
; Mux0~203                                                                                                                                                              ; 1       ;
; Mux0~202                                                                                                                                                              ; 1       ;
; Mux0~201                                                                                                                                                              ; 1       ;
; Mux0~200                                                                                                                                                              ; 1       ;
; Mux0~199                                                                                                                                                              ; 1       ;
; vgacon:vga_controller|lpm_divide:Div0|lpm_divide_9em:auto_generated|sign_div_unsign_jlh:divider|alt_u_div_82f:divider|StageOut[34]~100                                ; 1       ;
; vgacon:vga_controller|lpm_divide:Div0|lpm_divide_9em:auto_generated|sign_div_unsign_jlh:divider|alt_u_div_82f:divider|StageOut[30]~99                                 ; 1       ;
; vgacon:vga_controller|lpm_divide:Div0|lpm_divide_9em:auto_generated|sign_div_unsign_jlh:divider|alt_u_div_82f:divider|StageOut[26]~98                                 ; 1       ;
; vgacon:vga_controller|lpm_divide:Div0|lpm_divide_9em:auto_generated|sign_div_unsign_jlh:divider|alt_u_div_82f:divider|StageOut[22]~97                                 ; 1       ;
; vgacon:vga_controller|lpm_divide:Div0|lpm_divide_9em:auto_generated|sign_div_unsign_jlh:divider|alt_u_div_82f:divider|StageOut[18]~96                                 ; 1       ;
; vgacon:vga_controller|lpm_divide:Div1|lpm_divide_9em:auto_generated|sign_div_unsign_jlh:divider|alt_u_div_82f:divider|StageOut[34]~100                                ; 1       ;
; vgacon:vga_controller|lpm_divide:Div1|lpm_divide_9em:auto_generated|sign_div_unsign_jlh:divider|alt_u_div_82f:divider|StageOut[30]~99                                 ; 1       ;
; vgacon:vga_controller|lpm_divide:Div1|lpm_divide_9em:auto_generated|sign_div_unsign_jlh:divider|alt_u_div_82f:divider|StageOut[26]~98                                 ; 1       ;
; vgacon:vga_controller|lpm_divide:Div1|lpm_divide_9em:auto_generated|sign_div_unsign_jlh:divider|alt_u_div_82f:divider|StageOut[22]~97                                 ; 1       ;
; vgacon:vga_controller|lpm_divide:Div1|lpm_divide_9em:auto_generated|sign_div_unsign_jlh:divider|alt_u_div_82f:divider|StageOut[18]~96                                 ; 1       ;
; contador_pontos:cont_pont_inst|lpm_divide:Div0|lpm_divide_nem:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_43f:divider|StageOut[145]~387                      ; 1       ;
; contador_pontos:cont_pont_inst|lpm_divide:Div0|lpm_divide_nem:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_43f:divider|StageOut[148]~386                      ; 1       ;
; contador_pontos:cont_pont_inst|lpm_divide:Div0|lpm_divide_nem:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_43f:divider|StageOut[149]~385                      ; 1       ;
; contador_pontos:cont_pont_inst|lpm_divide:Div0|lpm_divide_nem:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_43f:divider|StageOut[150]~384                      ; 1       ;
; contador_pontos:cont_pont_inst|lpm_divide:Div0|lpm_divide_nem:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_43f:divider|StageOut[151]~383                      ; 1       ;
; contador_pontos:cont_pont_inst|lpm_divide:Div0|lpm_divide_nem:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_43f:divider|StageOut[142]~378                      ; 1       ;
; contador_pontos:cont_pont_inst|lpm_divide:Div0|lpm_divide_nem:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_43f:divider|StageOut[133]~373                      ; 1       ;
; contador_pontos:cont_pont_inst|lpm_divide:Div0|lpm_divide_nem:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_43f:divider|StageOut[124]~368                      ; 1       ;
; contador_pontos:cont_pont_inst|lpm_divide:Div0|lpm_divide_nem:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_43f:divider|StageOut[115]~363                      ; 1       ;
; contador_pontos:cont_pont_inst|lpm_divide:Div0|lpm_divide_nem:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_43f:divider|StageOut[106]~358                      ; 1       ;
; contador_pontos:cont_pont_inst|lpm_divide:Div0|lpm_divide_nem:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_43f:divider|StageOut[97]~353                       ; 1       ;
; contador_pontos:cont_pont_inst|lpm_divide:Div0|lpm_divide_nem:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_43f:divider|StageOut[88]~348                       ; 1       ;
; contador_pontos:cont_pont_inst|lpm_divide:Div0|lpm_divide_nem:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_43f:divider|StageOut[79]~343                       ; 1       ;
; contador_pontos:cont_pont_inst|lpm_divide:Div0|lpm_divide_nem:auto_generated|sign_div_unsign_1mh:divider|alt_u_div_43f:divider|StageOut[70]~338                       ; 1       ;
; proximo_estado.move_bola~0                                                                                                                                            ; 1       ;
; contador~26                                                                                                                                                           ; 1       ;
; contador~25                                                                                                                                                           ; 1       ;
; contador~24                                                                                                                                                           ; 1       ;
; contador~23                                                                                                                                                           ; 1       ;
; contador~22                                                                                                                                                           ; 1       ;
; contador~21                                                                                                                                                           ; 1       ;
; contador~20                                                                                                                                                           ; 1       ;
; contador~19                                                                                                                                                           ; 1       ;
; contador~18                                                                                                                                                           ; 1       ;
; contador~17                                                                                                                                                           ; 1       ;
; contador~16                                                                                                                                                           ; 1       ;
; contador~15                                                                                                                                                           ; 1       ;
; contador~14                                                                                                                                                           ; 1       ;
; contador~13                                                                                                                                                           ; 1       ;
; contador~12                                                                                                                                                           ; 1       ;
; contador~11                                                                                                                                                           ; 1       ;
; contador~10                                                                                                                                                           ; 1       ;
; contador~9                                                                                                                                                            ; 1       ;
; contador~8                                                                                                                                                            ; 1       ;
; controle_pontos:controle_inst|speed_control~0                                                                                                                         ; 1       ;
; ball:ball_inst|direcaoX~5                                                                                                                                             ; 1       ;
; ball:ball_inst|direcaoX~4                                                                                                                                             ; 1       ;
; ball:ball_inst|direcaoX~3                                                                                                                                             ; 1       ;
; ball:ball_inst|direcaoX~2                                                                                                                                             ; 1       ;
; ball:ball_inst|direcaoX~1                                                                                                                                             ; 1       ;
; ball:ball_inst|LessThan1~0                                                                                                                                            ; 1       ;
; brick:brick_gen|contadorDelay[20]~24                                                                                                                                  ; 1       ;
; brick:brick_gen|contadorDelay[19]~23                                                                                                                                  ; 1       ;
; brick:brick_gen|contadorDelay~22                                                                                                                                      ; 1       ;
; brick:brick_gen|contadorDelay~21                                                                                                                                      ; 1       ;
; brick:brick_gen|contadorDelay~20                                                                                                                                      ; 1       ;
; brick:brick_gen|contadorDelay~19                                                                                                                                      ; 1       ;
; brick:brick_gen|contadorDelay~18                                                                                                                                      ; 1       ;
; brick:brick_gen|contadorDelay~17                                                                                                                                      ; 1       ;
; brick:brick_gen|contadorDelay~16                                                                                                                                      ; 1       ;
; brick:brick_gen|contadorDelay~15                                                                                                                                      ; 1       ;
; brick:brick_gen|contadorDelay~14                                                                                                                                      ; 1       ;
; brick:brick_gen|contadorDelay~13                                                                                                                                      ; 1       ;
; brick:brick_gen|contadorDelay~12                                                                                                                                      ; 1       ;
; brick:brick_gen|contadorDelay~11                                                                                                                                      ; 1       ;
; brick:brick_gen|contadorDelay~10                                                                                                                                      ; 1       ;
; brick:brick_gen|contadorDelay~9                                                                                                                                       ; 1       ;
; brick:brick_gen|contadorDelay~8                                                                                                                                       ; 1       ;
; brick:brick_gen|contadorDelay~7                                                                                                                                       ; 1       ;
; brick:brick_gen|contadorDelay~6                                                                                                                                       ; 1       ;
; brick:brick_gen|contadorDelay~5                                                                                                                                       ; 1       ;
; brick:brick_gen|contadorDelay~4                                                                                                                                       ; 1       ;
; controle_pontos:controle_inst|reset_brick~0                                                                                                                           ; 1       ;
; controle_pontos:controle_inst|win_game_control~1                                                                                                                      ; 1       ;
; controle_pontos:controle_inst|game_over_control~3                                                                                                                     ; 1       ;
; controle_pontos:controle_inst|game_over_control~2                                                                                                                     ; 1       ;
; Selector0~0                                                                                                                                                           ; 1       ;
; estado.move_bola                                                                                                                                                      ; 1       ;
; contador~7                                                                                                                                                            ; 1       ;
; contador~6                                                                                                                                                            ; 1       ;
; contador~5                                                                                                                                                            ; 1       ;
; contador~4                                                                                                                                                            ; 1       ;
; contador~3                                                                                                                                                            ; 1       ;
; contador~2                                                                                                                                                            ; 1       ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+----------------------------------------------------------------------------------------------------------------------------------------------+------+----------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-------------+---------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+
; Name                                                                                                                                         ; Type ; Mode           ; Clock Mode  ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M4Ks ; MIF         ; Location                                                                                                            ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ;
+----------------------------------------------------------------------------------------------------------------------------------------------+------+----------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-------------+---------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+
; vgacon:vga_controller|dual_clock_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_o9f1:auto_generated|altsyncram_rsi1:altsyncram1|ALTSYNCRAM ; AUTO ; True Dual Port ; Dual Clocks ; 12288        ; 3            ; 12288        ; 3            ; yes                    ; no                      ; yes                    ; no                      ; 36864 ; 12288                       ; 3                           ; 12288                       ; 3                           ; 36864               ; 9    ; vga_mem.mif ; M4K_X41_Y17, M4K_X41_Y14, M4K_X41_Y13, M4K_X41_Y15, M4K_X41_Y12, M4K_X41_Y11, M4K_X41_Y16, M4K_X41_Y18, M4K_X41_Y10 ; Don't care           ; Don't care      ; Don't care      ;
+----------------------------------------------------------------------------------------------------------------------------------------------+------+----------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-------------+---------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+------------------------------------------------------+
; Other Routing Usage Summary                          ;
+-----------------------------+------------------------+
; Other Routing Resource Type ; Usage                  ;
+-----------------------------+------------------------+
; Block interconnects         ; 2,742 / 54,004 ( 5 % ) ;
; C16 interconnects           ; 10 / 2,100 ( < 1 % )   ;
; C4 interconnects            ; 1,041 / 36,000 ( 3 % ) ;
; Direct links                ; 690 / 54,004 ( 1 % )   ;
; Global clocks               ; 3 / 16 ( 19 % )        ;
; Local interconnects         ; 1,161 / 18,752 ( 6 % ) ;
; R24 interconnects           ; 30 / 1,900 ( 2 % )     ;
; R4 interconnects            ; 1,335 / 46,920 ( 3 % ) ;
+-----------------------------+------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 13.87) ; Number of LABs  (Total = 154) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 5                             ;
; 2                                           ; 0                             ;
; 3                                           ; 3                             ;
; 4                                           ; 2                             ;
; 5                                           ; 2                             ;
; 6                                           ; 2                             ;
; 7                                           ; 1                             ;
; 8                                           ; 2                             ;
; 9                                           ; 4                             ;
; 10                                          ; 3                             ;
; 11                                          ; 3                             ;
; 12                                          ; 4                             ;
; 13                                          ; 7                             ;
; 14                                          ; 8                             ;
; 15                                          ; 9                             ;
; 16                                          ; 99                            ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 0.66) ; Number of LABs  (Total = 154) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 11                            ;
; 1 Clock                            ; 58                            ;
; 1 Clock enable                     ; 21                            ;
; 1 Sync. clear                      ; 4                             ;
; 1 Sync. load                       ; 4                             ;
; 2 Clocks                           ; 4                             ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 15.21) ; Number of LABs  (Total = 154) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 4                             ;
; 2                                            ; 1                             ;
; 3                                            ; 1                             ;
; 4                                            ; 2                             ;
; 5                                            ; 4                             ;
; 6                                            ; 1                             ;
; 7                                            ; 0                             ;
; 8                                            ; 3                             ;
; 9                                            ; 7                             ;
; 10                                           ; 3                             ;
; 11                                           ; 4                             ;
; 12                                           ; 3                             ;
; 13                                           ; 5                             ;
; 14                                           ; 14                            ;
; 15                                           ; 15                            ;
; 16                                           ; 45                            ;
; 17                                           ; 5                             ;
; 18                                           ; 4                             ;
; 19                                           ; 4                             ;
; 20                                           ; 8                             ;
; 21                                           ; 2                             ;
; 22                                           ; 4                             ;
; 23                                           ; 4                             ;
; 24                                           ; 4                             ;
; 25                                           ; 1                             ;
; 26                                           ; 2                             ;
; 27                                           ; 3                             ;
; 28                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 7.71) ; Number of LABs  (Total = 154) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 0                             ;
; 1                                               ; 9                             ;
; 2                                               ; 11                            ;
; 3                                               ; 12                            ;
; 4                                               ; 9                             ;
; 5                                               ; 9                             ;
; 6                                               ; 8                             ;
; 7                                               ; 17                            ;
; 8                                               ; 15                            ;
; 9                                               ; 12                            ;
; 10                                              ; 10                            ;
; 11                                              ; 14                            ;
; 12                                              ; 9                             ;
; 13                                              ; 4                             ;
; 14                                              ; 5                             ;
; 15                                              ; 5                             ;
; 16                                              ; 4                             ;
; 17                                              ; 0                             ;
; 18                                              ; 0                             ;
; 19                                              ; 0                             ;
; 20                                              ; 0                             ;
; 21                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 14.43) ; Number of LABs  (Total = 154) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 1                             ;
; 2                                            ; 1                             ;
; 3                                            ; 2                             ;
; 4                                            ; 4                             ;
; 5                                            ; 5                             ;
; 6                                            ; 5                             ;
; 7                                            ; 4                             ;
; 8                                            ; 11                            ;
; 9                                            ; 11                            ;
; 10                                           ; 8                             ;
; 11                                           ; 6                             ;
; 12                                           ; 11                            ;
; 13                                           ; 7                             ;
; 14                                           ; 9                             ;
; 15                                           ; 6                             ;
; 16                                           ; 6                             ;
; 17                                           ; 4                             ;
; 18                                           ; 8                             ;
; 19                                           ; 5                             ;
; 20                                           ; 5                             ;
; 21                                           ; 12                            ;
; 22                                           ; 4                             ;
; 23                                           ; 4                             ;
; 24                                           ; 2                             ;
; 25                                           ; 3                             ;
; 26                                           ; 2                             ;
; 27                                           ; 2                             ;
; 28                                           ; 0                             ;
; 29                                           ; 2                             ;
; 30                                           ; 4                             ;
+----------------------------------------------+-------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; nCEO                                         ; As output driving ground ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device EP2C20F484C7 for design "breakout"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (15535): Implemented PLL "vgacon:vga_controller|vga_pll:divider|altpll:altpll_component|pll" as Cyclone II PLL type
    Info (15099): Implementing clock multiplication of 14, clock division of 15, and phase shift of 0 degrees (0 ps) for vgacon:vga_controller|vga_pll:divider|altpll:altpll_component|_clk0 port
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP2C15AF484C7 is compatible
    Info (176445): Device EP2C35F484C7 is compatible
    Info (176445): Device EP2C50F484C7 is compatible
Info (169124): Fitter converted 3 user pins into dedicated programming pins
    Info (169125): Pin ~ASDO~ is reserved at location C4
    Info (169125): Pin ~nCSO~ is reserved at location C3
    Info (169125): Pin ~LVDS91p/nCEO~ is reserved at location W20
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (169085): No exact pin location assignment(s) for 1 pins of 76 total pins
    Info (169086): Pin KEY[0] not assigned to an exact location on the device
Warning (335093): TimeQuest Timing Analyzer is analyzing 2 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'breakout.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained generated clocks found in the design
Info (332144): No user constrained base clocks found in the design
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "pixel[1]|combout"
    Warning (332126): Node "pixel[1]~524|datac"
    Warning (332126): Node "pixel[1]~524|combout"
    Warning (332126): Node "pixel[1]|datab"
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: pixel_process~9  from: datad  to: combout
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node clk27M (placed in PIN D12 (CLK10, LVDSCLK5n, Input))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G8
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node controle_pontos:controle_inst|win_game_control
        Info (176357): Destination node controle_pontos:controle_inst|game_over_control
        Info (176357): Destination node col[0]
        Info (176357): Destination node col[1]
        Info (176357): Destination node col[2]
        Info (176357): Destination node col[3]
        Info (176357): Destination node col[4]
        Info (176357): Destination node col[5]
        Info (176357): Destination node col[6]
        Info (176357): Destination node ball:ball_inst|ball_Y[1]
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176353): Automatically promoted node vgacon:vga_controller|vga_pll:divider|altpll:altpll_component|_clk0 (placed in counter C0 of PLL_3)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G11
Info (176353): Automatically promoted node pixel[0]~464 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 1 (unused VREF, 3.3V VCCIO, 1 input, 0 output, 0 bidirectional)
        Info (176212): I/O standards used: 3.3-V LVTTL.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has undetermined VCCIO pins. 2 total pin(s) used --  39 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has 3.3V VCCIO pins. 31 total pin(s) used --  2 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has 3.3V VCCIO pins. 15 total pin(s) used --  28 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  40 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 2 total pin(s) used --  37 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has 3.3V VCCIO pins. 24 total pin(s) used --  12 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has undetermined VCCIO pins. 2 total pin(s) used --  38 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has undetermined VCCIO pins. 2 total pin(s) used --  41 pins available
Warning (15709): Ignored I/O standard assignments to the following nodes
    Warning (15710): Ignored I/O standard assignment to node "AUD_ADCDAT"
    Warning (15710): Ignored I/O standard assignment to node "AUD_ADCLRCK"
    Warning (15710): Ignored I/O standard assignment to node "AUD_BCLK"
    Warning (15710): Ignored I/O standard assignment to node "AUD_DACDAT"
    Warning (15710): Ignored I/O standard assignment to node "AUD_DACLRCK"
    Warning (15710): Ignored I/O standard assignment to node "AUD_XCK"
    Warning (15710): Ignored I/O standard assignment to node "CLOCK_24[0]"
    Warning (15710): Ignored I/O standard assignment to node "CLOCK_24[1]"
    Warning (15710): Ignored I/O standard assignment to node "CLOCK_27[1]"
    Warning (15710): Ignored I/O standard assignment to node "CLOCK_50"
    Warning (15710): Ignored I/O standard assignment to node "EXT_CLOCK"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[0]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[10]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[11]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[12]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[13]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[14]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[15]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[16]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[17]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[18]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[19]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[1]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[20]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[21]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[22]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[23]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[24]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[25]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[26]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[27]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[28]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[29]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[2]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[30]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[31]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[32]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[33]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[34]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[35]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[3]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[4]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[5]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[6]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[7]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[8]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[9]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_1[0]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_1[10]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_1[11]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_1[12]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_1[13]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_1[14]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_1[15]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_1[16]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_1[17]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_1[18]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_1[19]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_1[1]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_1[20]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_1[21]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_1[22]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_1[23]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_1[24]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_1[25]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_1[26]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_1[27]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_1[28]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_1[29]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_1[2]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_1[30]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_1[31]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_1[32]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_1[33]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_1[34]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_1[35]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_1[3]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_1[4]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_1[5]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_1[6]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_1[7]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_1[8]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_1[9]"
    Warning (15710): Ignored I/O standard assignment to node "I2C_SCLK"
    Warning (15710): Ignored I/O standard assignment to node "I2C_SDAT"
    Warning (15710): Ignored I/O standard assignment to node "PS2_CLK"
    Warning (15710): Ignored I/O standard assignment to node "PS2_DAT"
    Warning (15710): Ignored I/O standard assignment to node "TCK"
    Warning (15710): Ignored I/O standard assignment to node "TCS"
    Warning (15710): Ignored I/O standard assignment to node "TDI"
    Warning (15710): Ignored I/O standard assignment to node "TDO"
    Warning (15710): Ignored I/O standard assignment to node "UART_RXD"
    Warning (15710): Ignored I/O standard assignment to node "UART_TXD"
Warning (15705): Ignored locations or region assignments to the following nodes
    Warning (15706): Node "AUD_ADCDAT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AUD_ADCLRCK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AUD_BCLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AUD_DACDAT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AUD_DACLRCK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AUD_XCK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "CLOCK_24[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "CLOCK_24[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "CLOCK_27[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "CLOCK_50" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_BA_0" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_BA_1" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_CAS_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_CKE" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_CLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_CS_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_LDQM" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_RAS_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_UDQM" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_WE_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "EXT_CLOCK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[16]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[17]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[18]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[19]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[20]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[21]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_OE_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_RST_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_WE_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[16]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[17]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[18]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[19]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[20]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[21]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[22]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[23]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[24]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[25]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[26]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[27]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[28]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[29]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[30]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[31]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[32]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[33]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[34]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[35]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[16]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[17]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[18]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[19]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[20]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[21]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[22]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[23]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[24]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[25]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[26]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[27]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[28]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[29]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[30]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[31]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[32]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[33]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[34]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[35]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "I2C_SCLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "I2C_SDAT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "PS2_CLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "PS2_DAT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[16]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[17]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_CE_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_LB_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_OE_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_UB_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_WE_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TCK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TCS" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TDI" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TDO" is assigned to location or region, but does not exist in design
    Warning (15706): Node "UART_RXD" is assigned to location or region, but does not exist in design
    Warning (15706): Node "UART_TXD" is assigned to location or region, but does not exist in design
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:01
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:01
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:06
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 2% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 3% of the available device resources in the region that extends from location X25_Y0 to location X37_Y13
Info (170194): Fitter routing operations ending: elapsed time is 00:00:06
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 2.32 seconds.
Info (306004): Started post-fitting delay annotation
Warning (306006): Found 60 output pins without output pin load capacitance assignment
    Info (306007): Pin "HEX0[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "red[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "red[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "red[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "red[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "green[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "green[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "green[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "green[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "blue[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "blue[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "blue[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "blue[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hsync" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "vsync" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info (306005): Delay annotation completed successfully
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:03
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (169174): The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'.
Info (144001): Generated suppressed messages file /home/fopor/Documents/mc613/breakout/projetinho_entregar/output_files/breakout.fit.smsg
Info: Quartus II 32-bit Fitter was successful. 0 errors, 311 warnings
    Info: Peak virtual memory: 453 megabytes
    Info: Processing ended: Wed Jun 21 13:14:01 2017
    Info: Elapsed time: 00:00:22
    Info: Total CPU time (on all processors): 00:00:22


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in /home/fopor/Documents/mc613/breakout/projetinho_entregar/output_files/breakout.fit.smsg.


