{"patent_id": "10-2023-0129800", "section": "특허_기본정보", "subsection": "특허정보", "content": {"공개번호": "10-2025-0046054", "출원번호": "10-2023-0129800", "발명의 명칭": "데이터 스트로브 신호를 사용하는 메모리 장치 및 그것의 데이터 스트로브 신호의 스큐 보상", "출원인": "삼성전자주식회사", "발명자": "문병모"}}
{"patent_id": "10-2023-0129800", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_1", "content": "메모리 장치에 있어서,메모리 셀 어레이를 포함하는 복수의 코어 다이; 및상기 복수의 코어 다이와 관통 전극을 통해 전기적으로 연결되는 버퍼 다이를 포함하고,상기 버퍼 다이는,외부 장치로부터 수신되는 외부 클록 신호에 기초하여 상기 복수의 코어 다이에서 데이터 입출력에 사용되는 복수의 데이터 스트로브 신호를 생성하는 스트로브 신호 생성 회로;상기 복수의 데이터 스트로브 신호에 기초하여 상기 복수의 코어 다이로부터 수신되는 랭크 신호들 각각의 레이턴시를 검출하는 데이터 스트로브 신호 교정 회로; 및상기 버퍼 다이의 문턱 전압 코드를 검출하고, 상기 문턱 전압 코드에 기초하여 상기 랭크 신호들 각각의 레이턴시에 가중치를 적용한 가중 교정 코드를 상기 복수의 코어 다이 각각으로 전송하는 계수 결정 회로를 포함하는 메모리 장치."}
{"patent_id": "10-2023-0129800", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_2", "content": "제1항에 있어서,상기 복수의 코어 다이 각각은 상기 가중 교정 코드에 기초하여 상기 복수의 데이터 스트로브 신호를 교정하여복수의 교정 데이터 스트로브 신호를 송신기 회로로 전송하는 스트로브 신호 스큐 보상기를 포함하는 메모리 장치."}
{"patent_id": "10-2023-0129800", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_3", "content": "제2항에 있어서,상기 송신기 회로는,상기 메모리 셀 어레이로부터 독출된 데이터를 상기 복수의 교정 데이터 스트로브 신호에 기초하여 직렬화된 출력 데이터로 전환하는 멀티플렉서;이퀄라이징 코드에 기초하여 상기 출력 데이터의 레벨을 적응적으로 부스팅하는 적응적 이퀄라이저; 및상기 가중 교정 코드를 디코딩하여 상기 이퀄라이징 코드를 출력하는 이퀄라이저 제어 디코더를 포함하는 메모리 장치."}
{"patent_id": "10-2023-0129800", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_4", "content": "제1항에 있어서,상기 데이터 스트로브 신호 교정 회로는,위상에 따라 상기 랭크 신호들의 순서를 검출하여 랭크 선택 신호를 출력하는 순서 검출 회로;상기 랭크 선택 신호에 기초하여 상기 랭크 신호들 중 선택된 랭크 신호를 출력하는 멀티플렉서;카운트 값에 기초하여 상기 복수의 데이터 스트로브 신호 중 하나인 기준 스트로브 신호를 지연시키는 지연 라인 회로;상기 선택된 랭크 신호를 상기 지연 라인 회로의 디폴트 지연 크기와 동일하게 지연시키는 레플리카 지연 라인회로;상기 지연 라인 회로의 제1 출력 신호와 상기 레플리카 지연 라인 회로의 제2 출력 신호의 위상 차이를 검출하공개특허 10-2025-0046054-3-여 위상 검출 신호를 출력하는 위상 검출기;상기 위상 검출 신호에 기초하여 카운트 제어 신호를 출력하는 교정 제어 회로; 및상기 카운트 제어 신호에 기초하여 상기 카운트 값 또는 상기 선택된 랭크 신호의 레이턴시를 출력하는 레이턴시 검출 회로를 포함하는 메모리 장치."}
{"patent_id": "10-2023-0129800", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_5", "content": "제4항에 있어서,상기 순서 검출 회로는,상기 랭크 신호들 중 하나는 입력 단자로 입력되고, 상기 랭크 신호들 중 다른 하나는 클록 단자로 입력되는 복수의 플립플롭; 및상기 복수의 플립플롭의 출력 값들에 기초하여 상기 랭크 선택 신호를 생성하는 순서 로직을 포함하는 메모리장치."}
{"patent_id": "10-2023-0129800", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_6", "content": "제4항에 있어서,상기 레이턴시 검출 회로는,상기 카운트 제어 신호가 제1 레벨인 경우 상기 카운트 값을 출력하고, 상기 카운트 제어 신호가 제2 레벨인 경우 상기 선택된 랭크 신호의 레이턴시를 출력하는 레이턴시 카운터; 및상기 선택된 랭크 신호의 레이턴시를 저장하고, 상기 계수 결정 회로로 전송하는 레이턴시 레지스터를 포함하는메모리 장치."}
{"patent_id": "10-2023-0129800", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_7", "content": "제1항에 있어서,상기 계수 결정 회로는,상기 복수의 데이터 스트로브 신호 중 하나에 기초하여 상기 버퍼 다이에 포함된 트랜지스터들의 평균적인 문턱전압과 기준 문턱 전압의 차이에 대응하는 상기 문턱 전압 코드를 생성하는 문턱 전압 검출 회로를 포함하는 메모리 장치."}
{"patent_id": "10-2023-0129800", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_8", "content": "제7항에 있어서,상기 계수 결정 회로는,상기 문턱 전압 코드에 기초하여 상기 랭크 신호들 각각의 레이턴시에 가중치를 적용하여 상기 복수의 코어 다이에 대응하는 가중 교정 코드들을 상기 복수의 코어 다이 각각에 관통 전극을 통해 전송하는 복수의 가중치 제어 회로를 포함하는 메모리 장치."}
{"patent_id": "10-2023-0129800", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_9", "content": "제8항에 있어서,상기 복수의 가중치 제어 회로 각각은,상기 문턱 전압 코드를 디코딩하여 가중치 선택 신호를 출력하는 문턱 전압 코드 디코더; 및상기 가중치 선택 신호에 기초하여 복수의 가중치 중 하나를 선택하는 배수 선택기를 포함하는 메모리 장치."}
{"patent_id": "10-2023-0129800", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_10", "content": "제1항에 있어서,공개특허 10-2025-0046054-4-상기 복수의 데이터 스트로브 신호는,제1 스트로브 신호;상기 제1 스트로브 신호와 90도의 위상 차이를 가지는 제2 스트로브 신호;상기 제2 스트로브 신호와 90도의 위상 차이를 가지는 제3 스트로브 신호; 및상기 제3 스트로브 신호와 90도의 위상 차이를 가지는 제4 스트로브 신호를 포함하는 메모리 장치."}
{"patent_id": "10-2023-0129800", "section": "발명의_설명", "subsection": "요약", "paragraph": 1, "content": "본 발명에 따른 메모리 장치는, 메모리 셀 어레이를 포함하는 복수의 코어 다이; 및 상기 복수의 코어 다이와 관 통 전극을 통해 전기적으로 연결되는 버퍼 다이를 포함할 수 있다. 상기 버퍼 다이는, 외부 장치로부터 수신되는 외부 클록 신호에 기초하여 상기 복수의 코어 다이에서 데이터 입출력에 사용되는 복수의 데이터 스트로브 신호 를 생성하는 스트로브 신호 생성 회로; 상기 복수의 데이터 스트로브 신호에 기초하여 상기 복수의 코어 다이로 부터 수신되는 랭크 신호들 각각의 레이턴시를 검출하는 데이터 스트로브 신호 교정 회로; 및 상기 버퍼 다이의 문턱 전압 코드를 검출하고, 상기 문턱 전압 코드에 기초하여 상기 랭크 신호들 각각의 레이턴시에 가중치를 적 용한 가중 교정 코드를 상기 복수의 코어 다이 각각으로 전송하는 계수 결정 회로를 포함할 수 있다."}
{"patent_id": "10-2023-0129800", "section": "발명의_설명", "subsection": "기술분야", "paragraph": 1, "content": "본 발명은 반도체 메모리 장치에 관한 것으로 더욱 상세하게는 데이터 스트로브 신호를 사용하는 메모리 장치 및 그것의 데이터 스트로브 신호의 스큐 보상 방법에 관한 것이다."}
{"patent_id": "10-2023-0129800", "section": "발명의_설명", "subsection": "배경기술", "paragraph": 1, "content": "반도체 메모리 장치는 크게 휘발성 메모리 장치(Volatile memory device)와 불휘발성 메모리 장치(Non- volatile memory device)로 구분될 수 있다. 휘발성 메모리 장치는 읽고 쓰는 속도가 빠르지만 전원 공급이 끊 기면 저장된 내용이 사라져 버리는 단점이 있다. 반면에, 불휘발성 반도체 메모리 장치는 전원 공급이 중단되더 라도 그 내용을 보존한다. 그러므로 불휘발성 반도체 메모리 장치는 전원의 공급 여부에 관계없이 보존되어야 할 내용을 저장하는 데 쓰인다. 인공지능(Artificial Intelligence, AI), 빅데이터(Big data), 또는 5G와 같은 새로운 IT 기술의 발전은 고성 능 고집적화 메모리 반도체에 대한 수요의 증가로 이어졌다. 시스템이 요구하는 메모리 대역폭의 증가에 따라 메모리 병목 현상이 대두되었고, 이러한 문제를 해결하기 위하여 TSV(Trough Silicon Via) I/O 기술을 활용하여 메모리를 3차원으로 쌓아서 집적도 및 대역폭을 큰 폭으로 개선시킨 HBM(High-Bandwidth Memory) 기술이 개발되 었다. 다만, 3차원으로 적층된 메모리 코어들 사이에 TSV로 전송되는 과정에서, 데이터 스트로브 신호들의 지정 된 위상차가 유지되지 못하여, 데이터 충돌 오류가 발생할 수 있다."}
{"patent_id": "10-2023-0129800", "section": "발명의_설명", "subsection": "해결하려는과제", "paragraph": 1, "content": "본 발명은 상술한 과제를 해결하기 위한 것으로서, TSV를 통해 데이터를 전송하는 버퍼 다이 및 복수의 코어 다 이들을 포함하는 메모리 장치에 있어서, 복수의 코어 다이들에서 사용되는 데이터 스트로브 신호들의 스큐를 보 상하는 스큐 보상 코드를 버퍼 다이에서 통합적으로 생성하여, 복수의 코어 다이들에서 사용되는 데이터 스트로 브 신호들에 의한 데이터 충돌을 감소시키는 메모리 장치를 제공하고자 한다."}
{"patent_id": "10-2023-0129800", "section": "발명의_설명", "subsection": "과제의해결수단", "paragraph": 1, "content": "본 발명에 따른 메모리 장치는, 메모리 셀 어레이를 포함하는 복수의 코어 다이; 및 상기 복수의 코어 다이와 관통 전극을 통해 전기적으로 연결되는 버퍼 다이를 포함할 수 있다. 상기 버퍼 다이는, 외부 장치로부터 수신 되는 외부 클록 신호에 기초하여 상기 복수의 코어 다이에서 데이터 입출력에 사용되는 복수의 데이터 스트로브 신호를 생성하는 스트로브 신호 생성 회로; 상기 복수의 데이터 스트로브 신호에 기초하여 상기 복수의 코어 다 이로부터 수신되는 랭크 신호들 각각의 레이턴시를 검출하는 데이터 스트로브 신호 교정 회로; 및 상기 버퍼 다 이의 문턱 전압 코드를 검출하고, 상기 문턱 전압 코드에 기초하여 상기 랭크 신호들 각각의 레이턴시에 가중치 를 적용한 가중 교정 코드를 상기 복수의 코어 다이 각각으로 전송하는 계수 결정 회로를 포함할 수 있다. 본 발명에 따른 메모리 장치의 스큐 보상 방법은, 외부 장치로부터 수신되는 외부 클록 신호에 기초하여 버퍼 다이에서 생성된 복수의 데이터 스트로브 신호에 대응하는 랭크 신호들을 복수의 코어 다이로부터 상기 버퍼 다 이로 관통 전극을 통해 전송하는 단계; 위상에 따라 상기 랭크 신호들의 순서를 검출하는 단계; 상기 랭크 신호 들 각각의 레이턴시를 검출하는 단계; 상기 랭크 신호들 각각의 레이턴시 및 상기 버퍼 다이의 문턱 전압에 기 초하여 가중 교정 코드를 생성하는 단계; 및 상기 가중 교정 코드에 기초하여 상기 복수의 코어 다이의 상기 랭 크 신호들의 스큐를 보상하는 단계를 포함할 수 있다.본 발명에 따른 메모리 장치는, 메모리 셀 어레이를 포함하는 복수의 코어 다이; 및 상기 복수의 코어 다이와 관통 전극을 통해 전기적으로 연결되는 버퍼 다이를 포함할 수 있다. 상기 버퍼 다이는, 외부 장치로부터 수신 되는 외부 클록 신호에 기초하여 상기 복수의 코어 다이에서 데이터 입출력에 사용되는 복수의 데이터 스트로브 신호를 생성하는 스트로브 신호 생성 회로; 상기 복수의 데이터 스트로브 신호에 기초하여 상기 복수의 코어 다 이로부터 수신되는 랭크 신호들 각각의 레이턴시를 검출하는 데이터 스트로브 신호 교정 회로; 및 상기 버퍼 다 이의 문턱 전압 코드를 검출하고, 상기 문턱 전압 코드에 기초하여 상기 랭크 신호들 각각의 레이턴시에 가중치 를 적용한 가중 교정 코드를 상기 복수의 코어 다이 각각으로 전송하는 계수 결정 회로를 포함할 수 있다. 상기 데이터 스트로브 신호 교정 회로는 상기 문턱 전압 코드에 기초하여 오류 검출 피드백 신호를 생성할 수 있다. 상기 스트로브 신호 생성 회로는 상기 오류 검출 피드백 신호에 기초하여 상기 복수의 데이터 스트로브 신호의 타이밍 오류를 정정할 수 있다."}
{"patent_id": "10-2023-0129800", "section": "발명의_설명", "subsection": "발명의효과", "paragraph": 1, "content": "본 발명의 실시 예에 따른 메모리 장치는 각 코어 다이에서 사용되는 데이터 스트로브 신호들의 스큐 보상 코드 를 버퍼 다이에서 통합적으로 생성할 수 있다. 본 발명의 실시 예에 따른 메모리 장치는 버퍼 다이의 문턱 전압 변동에 의한 특성을 스큐 보상 코드에 반영할 수 있다."}
{"patent_id": "10-2023-0129800", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 1, "content": "이하에서, 본 발명의 기술 분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있을 정도로, 본 발명의 실시 예들이 명확하고 상세하게 기재될 것이다. 또한, 이하에서는, 디램(DRAM)을 본 발명의 특징 및 기능을 설명하기 위한 반도체 메모리 장치의 예로서 사용될 것이다. 하지만, 이 기술 분야에 정통한 사람은 여기에 기재된 내용에 따라 본 발명의 다른 이점들 및 성능을 쉽게 이해할 수 있을 것이다. 본 발명은 다른 실시 예들을 통해 구현되거나 적용될 수 있을 것이다. 게다가, 상 세한 설명은 본 발명의 범위, 기술적 사상 그리고 다른 목적으로부터 상당히 벗어나지 않고 관점 및 응용에 따 라 수정되거나 변경될 수 있다. 도 1은 일 실시 예에 따른 메모리 시스템을 나타내는 블록도이다. 도 1을 참조하면, 본 발명의 메모리 시스템 은 메모리 컨트롤러와 메모리 장치를 포함할 수 있다. 일 실시 예에 따르면, 메모리 컨트롤러는 메모리 장치에 데이터를 쓰거나, 메모리 장치에 저 장된 데이터를 읽어내는 접근 동작을 수행할 수 있다. 예를 들면, 메모리 컨트롤러는 메모리 장치 에 데이터를 기입하거나, 메모리 장치에 저장된 데이터를 독출하기 위한 커맨드(CMD)와 어드레스(ADDR)를 생성할 수 있다. 메모리 컨트롤러는 응용 프로세서(Application Processor: AP)와 같은 시스템 온 칩 (SoC), 중앙 처리 유닛(Central Processing Unit: CPU), 디지털 신호 프로세서(Digital Signal Processor: DSP), 및 그래픽 처리 유닛 (Graphics Processing Unit: GPU) 중 적어도 하나일 수 있다. 일 실시 예에 따르면, 메모리 컨트롤러는 각종 신호를 메모리 장치에 제공함으로써, 메모리 장치 의 전반적인 동작을 제어할 수 있다. 예를 들면, 메모리 컨트롤러는 읽기(read) 및 쓰기(write) 등 과 같은 메모리 장치의 메모리 액세스 동작을 제어할 수 있다. 메모리 컨트롤러는 커맨드(CMD) 및 어드레스(ADDR)를 메모리 장치에 제공함으로써, 메모리 장치에 데이터를 기입하거나, 또는 메모리 장치로부터 데이터를 독출할 수 있다. 일 실시 예에 따르면, 메모리 컨트롤러는 메모리 장치를 제어하기 위해 다양한 종류의 커맨드(CM D)들을 생성할 수 있다. 예를 들면, 메모리 컨트롤러는 데이터의 읽기 또는 쓰기를 위해 메모리 뱅크들에 포함된 메모리 뱅크들의 상태를 전환하는 뱅크 동작에 대응하는 뱅크 요청(bank request)을 생성할 수 있다. 일 예로, 뱅크 요청은 메모리 뱅크들에 포함된 메모리 뱅크들의 상태를 액티브 상태(active state)로 전환하기 위 한 액티브 요청(active request)을 포함할 수 있다. 메모리 장치는 액티브 요청에 응답하여, 메모리 뱅크 들에 포함된 열(row), 즉, 워드라인(word line)을 활성화시킬 수 있다. 뱅크 요청은 데이터의 읽기 또는 쓰기가 완료된 후 메모리 뱅크들을 액티브 상태에서 스탠바이 상태(standby state)로 전환하기 위한 프리차지 요청 (precharge request)을 포함할 수 있다. 또한, 메모리 컨트롤러는 메모리 장치에서 데이터의 읽기 동작 또는 쓰기 동작을 수행하는 입출력 요청(I/O request)(예: CAS request)을 생성할 수 있다. 일 예로, 입출력 요청은 활성화된 메모리 뱅크들에서 데이터를 독출하기 위한 읽기 요청(read request)을 포함할 수 있다. 입출력 요청은 활성화된 메모리 뱅크들에 데이터를 기입하기 위한 쓰기 요청(write request)을 포함할 수 있다. 또한, 메모리 컨트롤러는 메모리 뱅크들에 대한 리프레쉬 동작을 제어하기 위한 리프레쉬 커맨드를 생성할 수 있다. 다만, 여기에서 설명된 커맨 드(CMD)의 종류는 예시적인 것이며, 다른 종류의 커맨드(CMD)가 존재할 수 있다. 일 실시 예에 따르면, 메모리 장치는 메모리 컨트롤러에 의해 읽기 요청된 데이터를 메모리 컨트롤 러 측으로 출력하거나, 메모리 컨트롤러에 의해 쓰기 요청된 데이터를 메모리 셀에 저장할 수 있다. 메모리 장치는 커맨드(CMD) 및 어드레스(ADDR)에 기초하여 데이터를 입출력할 수 있다. 메모리 장 치는 메모리 뱅크들을 포함할 수 있다. 여기서, 메모리 장치는 DRAM(Dynamic Random Access Memory), SDRAM(Synchronous Dynamic Random Access Memory), DDR(Double Data Rate) DRAM, DDR SDRAM, LPDDR(Low Power Double Data Rate) SDRAM, GDDR(Graphics Double Data Rate) SDRAM, RDRAM(Rambus Dynamic Random Access Memory), 정적 랜덤 액세스 메 모리(SRAM) 등과 같은 휘발성 메모리 장치일 수도 있다. 또는, 메모리 장치는 저항성 램(RRAM), 상변화 메모리(PRAM), 자기저항 메모리(MRAM), 강유전체 메모리(FRAM), 스핀주입 자화반전 메모리(STT-RAM) 등과 같은 비휘발성 메모리 장치에서도 구현될 수도 있다. 본 명세서에서는 디램을 기준으로 본 발명의 이점이 설명되었으 나, 본 개시의 기술적 사상은 이에 제한되지 않는다. 일 실시 예에 따르면, 메모리 뱅크들 각각은 뱅크 단위로 구분되는 메모리 셀 어레이와 로우 디코더, 칼럼 디코 더, 감지 증폭기, 기입 드라이버 등을 포함할 수 있다. 메모리 뱅크들은 메모리 장치에 쓰기 요청되는 데이터를 기입 드라이버를 통해 저장하고, 읽기 요청되는 데이터를 감지 증폭기를 사용하여 독출할 수 있다. 더불 어, 셀 어레이에 데이터를 저장 및 유지하기 위한 리프레쉬(Refresh) 동작을 위한 구성이나 어드레스에 따른 선 택 회로들이 더 포함될 수 있다. 일 실시 예에 따르면, 메모리 컨트롤러는 메모리 장치에 시스템 클록 신호(CK)를 제공할 수 있다. 메모리 장치는 시스템 클록 신호(CK)에 기초하여 복수의 내부 클록 신호를 생성할 수 있다. 메모리 컨트 롤러와 메모리 장치는 데이터 입출력 신호(DQ) 및 데이터 스트로브 신호(DQS)를 교환할 수 있다. 쓰기 동작 시, 메모리 컨트롤러는 데이터 입출력 신호(DQ) 및 데이터 스트로브 신호(DQS)를 메모리 장치 로 전송할 수 있다. 읽기 동작 시, 메모리 장치는 데이터 입출력 신호(DQ) 및 데이터 스트로브 신 호(DQS)를 메모리 컨트롤러로 전송할 수 있다. 데이터 스트로브 신호(DQS)는 데이터 입출력 신호(DQ)를 샘플링(sampling)하는 데 사용될 수 있다. 도 2는 도 1의 메모리 장치를 나타내는 도면이다. 도 2를 참조하면, 메모리 장치는 고대역 메모리(High Bandwidth Memory; HBM)를 포함할 수 있다. 예를 들면, 메모리 장치는 버퍼 다이(또는 로직 다이) 및 버퍼 다이 상에 적층되는 복수의 코어 다이를 포함할 수 있다. 일 예로, 복수의 코어 다이는 제1 코어 다이, 제2 코어 다이 및/또는 제3 코어 다이를 포함할 수 있다. 다만, 도 2에 도시된 코어 다이의 수는 예시적인 것으로, 메모리 장치는 적어도 둘 이상의 코어 다이를 포함할 수 있다. 일 실시 예에 따르면, 버퍼 다이 및 복수의 코어 다이 각각에는 다수의 비아 홀(via hall)이 형성되고, 비아 홀 내부가 관통 전극(through silicon via; TSV)으로 충전될 수 있다. 이에 버퍼 다이 및 복수의 코어 다이 사이에서 관통 전극(TSV)을 통해 데이터가 용이하게 전달될 수 있다. 메모리 장치(예: 고대역 메모리)는 관통 전극(TSV)을 통해 고속 데이터 전달이 가능할 뿐만 아니라 전력 소모를 줄일 수 있다. 다만, 데 이터 입출력 핀에서의 데이터 레이트(data rate) 증가로 인하여, 복수의 코어 다이의 데이터 스트로브 신호 (DQS)들 사이의 위상차가 지정된 위상차를 벗어나면, 데이터 충돌이 발생할 수 있다. 도 3은 도 2의 버퍼 다이 및 제1 코어 다이에 포함된 구성들을 나타내는 도면이다. 도 3을 참조하면, 버퍼 다이 는 어드레스 버퍼, 커맨드 디코더, 제어 로직, 비트라인 센스 앰프 및 입출력 회로를 포함할 수 있다. 제1 코어 다이는 메모리 셀 어레이, 로우 디코더 및 칼럼 디 코더를 포함할 수 있다. 또한, 복수의 코어 다이 각각은 제1 코어 다이와 동일한 구성들을 포함할 수 있다. 일 실시 예에 따르면, 메모리 셀 어레이는 로우들 및 칼럼들로 배열되는 매트릭스 형태로 제공되는 복수 의 메모리 셀들을 포함할 수 있다. 예를 들면, 메모리 셀 어레이는 메모리 셀들과 연결되는 복수 개의 워 드라인들(WL)과 복수 개의 비트라인들(BL)을 포함할 수 있다. 복수의 워드라인들(WL)은 메모리 셀들의 로우들과 연결되고, 복수의 비트라인들(BL)은 메모리 셀들의 칼럼들과 연결될 수 있다. 일 실시 예에 따르면, 어드레스 버퍼는 도 1의 메모리 컨트롤러로부터 어드레스(ADDR)를 수신할 수 있다. 예를 들면, 어드레스(ADDR)는 메모리 셀 어레이의 로우를 어드레싱하는 로우 어드레스(RA)와 메모 리 셀 어레이의 칼럼을 어드레싱하는 칼럼 어드레스(CA)를 포함할 수 있다. 어드레스 버퍼는 로우 어드레스(RA)를 로우 디코더로 전송하고, 칼럼 어드레스(CA)를 칼럼 디코더로 전송할 수 있다. 일 실시 예에 따르면, 로우 디코더는 메모리 셀 어레이와 연결된 복수의 워드라인들(WL) 중 어느 하나를 선택할 수 있다. 로우 디코더는 어드레스 버퍼로부터 수신된 로우 어드레스(RA)를 디코딩하 여, 로우 어드레스(RA)에 상응하는 어느 하나의 워드라인을 선택하고, 선택된 워드라인을 활성화시킬 수 있다. 일 실시 예에 따르면, 칼럼 디코더는 메모리 셀 어레이의 복수의 비트라인들(BL) 중 소정의 비트라 인을 선택할 수 있다. 칼럼 디코더는 어드레스 버퍼로부터 수신된 칼럼 어드레스(CA)를 디코딩하여, 칼럼 어드레스(CA)에 상응하는 소정의 비트라인(BL)을 선택할 수 있다. 일 실시 예에 따르면, 비트라인 센스 앰프는 메모리 셀 어레이의 비트라인들(BL)과 연결될 수 있다. 예를 들면, 비트라인 센스 앰프는 복수의 비트라인들(BL) 중 선택된 비트라인의 전압 변화를 감지 하고, 이를 증폭하여 출력할 수 있다. 일 실시 예에 따르면, 커맨드 디코더는 메모리 컨트롤러로부터 수신되는 기입 인에이블 신호(/WE), 로우 어드레스 스트로브 신호(/RAS), 칼럼 어드레스 스트로브 신호(/CAS), 칩 선택 신호(/CS) 등을 디코딩하여 커맨드(CMD)에 상응하는 제어 신호들이 제어 로직에서 생성되도록 할 수 있다. 커맨드(CMD)는 액티브 요청, 읽기 요청, 쓰기 요청 또는 프리차지 요청 등을 포함할 수 있다. 일 실시 예에 따르면, 제어 로직은 커맨드(CMD)에 상응하는 제어 신호들을 통해 비트라인 센스 앰프 의 전반적인 동작을 제어할 수 있다. 또한, 제어 로직은 메모리 장치의 전반적인 동작을 제 어할 수 있다. 일 실시 예에 따르면, 입출력 회로는 비트라인 센스 앰프로부터 감지 증폭된 전압을 기반으로 출력 되는 데이터 입출력 신호(DQ)를 데이터 스트로브 신호(DQS)에 기초하여 메모리 컨트롤러와 교환할 수 있 다. 예를 들면, 입출력 회로는 입력 버퍼 또는 출력 버퍼를 포함할 수 있다. 입력 버퍼 또는 출력 버퍼는 데이터 패드에 연결될 수 있다. 입출력 회로는 데이터의 직렬화 동작 또는 병렬화 동작을 수행할 수 있다. 도 4는 도 2의 버퍼 다이에 포함된 회로들을 나타내는 도면이다. 도 5는 도 2의 메모리 장치에서 사용되는 데이 터 스트로브 신호들의 일 예를 나타내는 타이밍도이다. 도 4를 참조하면, 버퍼 다이는 데이터 스트로브 신호 교정 회로, 계수 결정 회로 및 스트로브 신호 생성 회로를 포함할 수 있다. 일 실시 예에 따르면, 데이터 스트로브 신호 교정 회로는 관통 전극(TSV)을 통해 도 2의 복수의 코어 다이 로부터 각각 랭크 신호(또는 데이터 스트로브 신호)를 수신할 수 있다. 예를 들면, 데이터 스트로브 신호 교정 회로는 제1 코어 다이로부터 제1 랭크 신호(RK1)를 수신할 수 있다. 데이터 스트로브 신호 교정 회 로는 제2 코어 다이로부터 제2 랭크 신호(RK2)를 수신할 수 있다. 데이터 스트로브 신호 교정 회로 는 제3 코어 다이로부터 제3 랭크 신호(RK3)를 수신할 수 있다. 일 실시 예에 따르면, 데이터 스트로브 신호 교정 회로는 복수의 코어 다이의 랭크 신호들(예: 제1 랭크 신호(RK1), 제2 랭크 신호(RK2), 제3 랭크 신호(RK3)) 각각의 레이턴시(LAT)를 검출할 수 있다. 계수 결정 회로 는 레이턴시(LAT)에 기초하여 가중 교정 코드(CALw)를 생성할 수 있다. 가중 교정 코드(CALw)는 각 코어 다이로 전송되어, 각 코어 다이의 데이터 스트로브 신호의 스큐(skew) 보상에 사용될 수 있다. 일 실시 예에 따르면, 스트로브 신호 생성 회로는 도 1의 메모리 컨트롤러로부터 서로 위상이 다른 제1 클록 신호(CK1) 및 제2 클록 신호(CK2)를 수신할 수 있다. 스트로브 신호 생성 회로는 제1 클록 신호 (CK1) 및 제2 클록 신호(CK2)에 기초하여 복수의 데이터 스트로브 신호(예: 쿼드러처 데이터 스트로브 신호들 (DQSq))를 생성할 수 있다. 일 예로, 쿼드러처 데이터 스트로브 신호들(DQSq)은 제1 스트로브 신호(DQS1), 제2 스트로브 신호(DQS2), 제3 스트로브 신호(DQS3) 및 제4 스트로브 신호(DQS4)를 포함할 수 있다. 도 5를 참조하면, 쿼드러처 데이터 스트로브 신호들(DQSq)은 서로 90도의 위상차를 가질 수 있다. 일 예로, 제1 스트로브 신호(DQS1)는 제2 스트로브 신호(DQS2)와 90도의 위상차를 가질 수 있다. 제2 스트로브 신호(DQS2)는 제3 스트로브 신호(DQS3)와 90도의 위상차를 가질 수 있다. 제3 스트로브 신호(DQS3)는 제4 스트로브 신호 (DQS4)와 90도의 위상차를 가질 수 있다. 제4 스트로브 신호(DQS4)는 제1 스트로브 신호(DQS1)와 90도의 위상차 를 가질 수 있다. 도 6은 도 4의 데이터 스트로브 신호 교정 회로의 일 예를 나타내는 도면이다. 도 4 및 도 6을 참조하면, 데이 터 스트로브 신호 교정 회로는 순서 검출 회로, 지연 라인 회로, 레플리카 지연 라인 회로 , 뱅뱅 위상 검출기(Bang-Bang Phase Detector; BBPD, 140), 교정 제어 회로 및 레이턴시 검출 회로 를 포함할 수 있다. 일 실시 예에 따르면, 순서 검출 회로는 복수의 코어 다이의 랭크 신호들(예: 제1 랭크 신호(RK1), 제2 랭 크 신호(RK2), 제3 랭크 신호(RK3))의 순서를 검출할 수 있다. 예를 들면, 순서 검출 회로는 제1 랭크 신 호(RK1), 제2 랭크 신호(RK2) 및 제3 랭크 신호(RK3)의 위상들을 비교하여 제1 랭크 신호(RK1), 제2 랭크 신호 (RK2) 및 제3 랭크 신호(RK3)의 순서에 기초하여 랭크 선택 신호(RKSEL)를 생성할 수 있다. 일 실시 예에 따르면, 멀티플렉서는 랭크 선택 신호(RKSEL)에 기초하여 위상이 빠른 순서대로 제1 랭크 신 호(RK1), 제2 랭크 신호(RK2) 및 제3 랭크 신호(RK3) 중 선택된 랭크 신호(SRK)를 출력할 수 있다. 예를 들면, 랭크 선택 신호(RKSEL)는 2 비트로 구성될 수 있다. 랭크 선택 신호(RKSEL)가 ‘01’이면, 멀티플렉서는 가장 빠른 위상을 가지는 랭크 신호를 출력할 수 있다. 랭크 선택 신호(RKSEL)가 ‘10’이면, 멀티플렉서 는 중간 위상을 가지는 랭크 신호를 출력할 수 있다. 랭크 선택 신호(RKSEL)가 ‘11’이면, 멀티플렉서는 가장 느린 위상을 가지는 랭크 신호를 출력할 수 있다. 일 실시 예에 따르면, 지연 라인 회로는 기준 스트로브 신호(DQSref)를 수신하여 지정된 크기만큼 지연시 킬 수 있다. 지연 라인 회로는 카운트 값(CNT)에 기초하여 지연 크기를 조절할 수 있다. 카운트 값(CNT)이 증가할수록, 지연 라인 회로는 기준 스트로브 신호(DQSref)를 더 많이 지연시킬 수 있다. 일 예로, 기준 스트로브 신호(DQSref)는 도 4의 스트로브 신호 생성 회로에 의해 생성된 제1 스트로브 신호(DQS1), 제2 스트로브 신호(DQS2), 제3 스트로브 신호(DQS3) 및 제4 스트로브 신호(DQS4) 중 하나로 설정될 수 있다. 다른 예로, 제1 스트로브 신호(DQS1)의 상보 신호가 기준 스트로브 신호(DQSref)로 설정될 수 있다. 일 실시 예에 따르면, 레플리카 지연 라인 회로는 지연 라인 회로와 동일한 지연 크기를 가질 수 있 다. 예를 들면, 레플리카 지연 라인 회로는 카운트 값(CNT)으로 0이 입력된 지연 라인 회로의 지연 크기를 가질 수 있다. 레플리카 지연 라인 회로는 선택된 랭크 신호(SRK)를 지정된 크기만큼 지연시킬 수 있다. 일 실시 예에 따르면, 뱅뱅 위상 검출기는 지연 라인 회로가 출력하는 신호의 위상과 레플리카 지연 라인 회로가 출력하는 신호의 위상을 비교하고, 비교 결과에 따라 위상 검출 신호(PDout)를 출력할 수 있 다. 일 예로, 지연 라인 회로가 출력하는 신호의 위상이 레플리카 지연 라인 회로가 출력하는 신호의 위상보다 빠르면, 위상 검출 신호(PDout)는 제1 레벨(예: 로우 레벨, 논리 0)을 가질 수 있다. 지연 라인 회로 가 출력하는 신호의 위상이 레플리카 지연 라인 회로가 출력하는 신호의 위상보다 느리거나 같으면, 위상 검출 신호(PDout)는 제2 레벨(예: 하이 레벨, 논리 1)을 가질 수 있다. 일 실시 예에 따르면, 교정 제어 회로는 위상 검출 신호(PDout)에 기초하여 카운트 제어 신호(CTcon)를 생 성할 수 있다. 예를 들면, 위상 검출 신호(PDout)가 제1 레벨인 경우, 카운트 제어 신호(CTcon)는 제1 레벨을 가질 수 있다. 위상 검출 신호(PDout)가 제2 레벨인 경우, 카운트 제어 신호(CTcon)는 제2 레벨을 가질 수 있다. 일 실시 예에 따르면, 레이턴시 검출 회로는 카운트 제어 신호(CTcon)에 기초하여 카운트 값(CNT) 또는 레 이턴시(LAT)를 출력할 수 있다. 예를 들면, 카운트 제어 신호(CTcon)가 제1 레벨인 경우, 레이턴시 검출 회로 는 카운트 값(CNT)을 지정된 크기(예: 1)만큼 증가시킬 수 있다. 카운트 제어 신호(CTcon)가 제2 레벨인 경우, 레이턴시 검출 회로는 레이턴시(LAT)를 저장하고 출력할 수 있다. 일 실시 예에 따르면, 제1 랭크 신호(RK1), 제2 랭크 신호(RK2) 및 제3 랭크 신호(RK3)는 랭크 선택 신호 (RKSEL)에 기초하여 빠른 순서대로 레플리카 지연 라인 회로에 선택된 랭크 신호(SRK)로서 입력될 수 있다. 기준 스트로브 신호(DQSref)는 지연 라인 회로에 입력될 수 있다. 카운트 값(CNT)은 초기에 0이 입 력될 수 있다. 일 실시 예에 따르면, 뱅뱅 위상 검출기는 지연 라인 회로가 출력하는 신호의 위상과 레플리카 지연 라인 회로가 출력하는 신호의 위상을 비교할 수 있다. 지연 라인 회로가 출력하는 신호의 위상이 레 플리카 지연 라인 회로가 출력하는 신호의 위상보다 빠른 경우, 뱅뱅 위상 검출기는 제1 레벨의 위상 검출 신호(PDout)를 출력할 수 있다. 지연 라인 회로가 출력하는 신호의 위상과 레플리카 지연 라인 회로 가 출력하는 신호의 위상이 동일해질 때까지, 레이턴시 검출 회로는 카운트 값(CNT)을 증가시킬 수 있다. 일 실시 예에 따르면, 지연 라인 회로가 출력하는 신호의 위상과 레플리카 지연 라인 회로가 출력하 는 신호의 위상이 동일한 경우, 뱅뱅 위상 검출기는 제2 레벨의 위상 검출 신호(PDout)를 출력할 수 있다. 지연 라인 회로가 출력하는 신호의 위상과 레플리카 지연 라인 회로가 출력하는 신호의 위상이 동일 해지면, 레이턴시 검출 회로는 그때의 레이턴시(LAT)를 현재의 선택된 랭크 신호(SRK)(예: 제1 랭크 신호 (RK1), 제2 랭크 신호(RK2) 및 제3 랭크 신호(RK3) 중 하나)에 대응하는 코어 다이의 레이턴시로 저장할 수 있 다. 일 실시 예에 따르면, 데이터 스트로브 신호 교정 회로는 제1 랭크 신호(RK1), 제2 랭크 신호(RK2) 및 제3 랭크 신호(RK3) 각각에 대하여 상술한 레이턴시 검출 동작을 반복하여 수행할 수 있다. 데이터 스트로브 신호 교정 회로는 레이턴시 검출 동작에 의해 측정된 각 코어 다이(1220, 1230, 1240)의 레이턴시(LAT)를 계수 결정 회로로 전송할 수 있다. 도 7은 도 6의 레이턴시 검출 동작을 예시적으로 나타내는 도면이다. 도 6 및 도 7을 참조하면, 데이터 스트로 브 신호 교정 회로는 각 코어 다이(1220, 1230, 1240)로부터 제2 랭크 신호(RK2), 제2 랭크 신호(RK2)보 다 위상이 빠른 제3 랭크 신호(RK3), 및 제3 랭크 신호(RK3)보다 위상이 빠른 제1 랭크 신호(RK1)를 수신할 수 있다. 기준 스트로브 신호(DQSref)는 제1 스트로브 신호(DQS1), 제2 스트로브 신호(DQS2), 제3 스트로브 신호(DQS3) 및 제4 스트로브 신호(DQS4) 중에서 제1 랭크 신호(RK1)보다 위상이 빠른 데이터 스트로브 신호로 설정 될 수 있다. 일 실시 예에 따르면, 랭크 신호들 중 제1 랭크 신호(RK1)가 가장 빠르므로, 순서 결정 회로는 랭크 선택 신호(RKSEL)로서 ‘01’을 출력하고, 멀티플렉서는 선택된 랭크 신호(SRK)로서 제1 랭크 신호(RK1)를 출력 할 수 있다. 뱅뱅 위상 검출기, 교정 제어 회로 및 레이턴시 검출 회로에 의해 카운트 값(CNT) 은 계속 증가할 수 있다. 기준 스트로브 신호(DQSref)는 카운트 값(CNT)에 기초하여 점진적으로 지연될 수 있다. 일 실시 예에 따르면, 지연 라인 회로를 통과한 기준 스트로브 신호(DQSref)의 위상과 레플리카 지연 라인 회로를 통과한 제1 랭크 신호(RK1)의 위상이 동일해지는 경우, 카운트 값(CNT)은 제1 카운트(C1)가 되고, 레이턴시 검출 회로는 제1 카운트(C1)에 기초하여 제1 레이턴시(L1)를 제1 랭크 신호(RK1)에 대응하는 제1 코어 다이에 매칭하여 저장하고 출력할 수 있다. 일 실시 예에 따르면, 제1 랭크 신호(RK1)에 대응하는 제1 레이턴시(L1)가 출력되면, 순서 결정 회로는 랭 크 선택 신호(RKSEL)로서 ‘10’을 출력하고, 멀티플렉서는 선택된 랭크 신호(SRK)로서 제3 랭크 신호 (RK3)를 출력할 수 있다. 뱅뱅 위상 검출기, 교정 제어 회로 및 레이턴시 검출 회로에 의해 카 운트 값(CNT)은 계속 증가할 수 있다. 기준 스트로브 신호(DQSref)는 카운트 값(CNT)에 기초하여 계속 지연될 수 있다. 일 실시 예에 따르면, 지연 라인 회로를 통과한 기준 스트로브 신호(DQSref)의 위상과 레플리카 지연 라인 회로를 통과한 제3 랭크 신호(RK3)의 위상이 동일해지는 경우, 카운트 값(CNT)은 제2 카운트(C2)가 되고, 레이턴시 검출 회로는 제2 카운트(C2)에 기초하여 제2 레이턴시(L2)를 제3 랭크 신호(RK3)에 대응하는 제3 코어 다이에 매칭하여 저장하고 출력할 수 있다. 일 실시 예에 따르면, 제3 랭크 신호(RK3)에 대응하는 제2 레이턴시(L2)가 출력되면, 순서 결정 회로는 랭 크 선택 신호(RKSEL)로서 ‘11’을 출력하고, 멀티플렉서는 선택된 랭크 신호(SRK)로서 제2 랭크 신호 (RK2)를 출력할 수 있다. 뱅뱅 위상 검출기, 교정 제어 회로 및 레이턴시 검출 회로에 의해 카 운트 값(CNT)은 계속 증가할 수 있다. 기준 스트로브 신호(DQSref)는 카운트 값(CNT)에 기초하여 계속 지연될 수 있다. 일 실시 예에 따르면, 지연 라인 회로를 통과한 기준 스트로브 신호(DQSref)의 위상과 레플리카 지연 라인 회로를 통과한 제2 랭크 신호(RK2)의 위상이 동일해지는 경우, 카운트 값(CNT)은 제3 카운트(C3)가 되고, 레이턴시 검출 회로는 제3 카운트(C3)에 기초하여 제3 레이턴시(L3)를 제2 랭크 신호(RK2)에 대응하는 제2 코어 다이에 매칭하여 저장하고 출력할 수 있다. 도 8은 도 6의 순서 검출 회로의 일 예를 나타내는 도면이다. 도 6 및 도 8을 참조하면, 순서 검출 회로는 복수의 플립플롭과 순서 로직을 포함할 수 있다. 일 실시 예에 따르면, 제1 랭크 신호(RK1), 제2 랭크 신호(RK2) 및 제3 랭크 신호(RK3) 각각은 복수의 플립플롭 각각의 입력 단자로 입력될 수 있다. 제1 랭크 신호(RK1)는 제3 랭크 신호(RK3)가 입력 단자로 입력되는 플립플롭의 클록 단자로 입력될 수 있다. 제2 랭크 신호(RK2)는 제1 랭크 신호(RK1)가 입력 단자로 입력되는 플 립플롭의 클록 단자로 입력될 수 있다. 제3 랭크 신호(RK3)는 제2 랭크 신호(RK2)가 입력 단자로 입력되는 플립 플롭의 클록 단자로 입력될 수 있다. 일 실시 예에 따르면, 순서 로직은 복수의 플립플롭 각각의 출력 신호를 수신할 수 있다. 순서 로직 은 복수의 플립플롭의 출력 신호들에 기초하여 랭크 선택 신호(RKSEL)를 출력할 수 있다. 일 예로, 랭크 선택 신호(RKSEL)는 2 비트로 구성될 수 있다. 랭크 선택 신호(RKSEL)가 ‘01’이면, 멀티플렉서는 가장 빠른 위상을 가지는 랭크 신호를 출력할 수 있다. 랭크 선택 신호(RKSEL)가 ‘10’이면, 멀티플렉서 는 중간 위상을 가지는 랭크 신호를 출력할 수 있다. 랭크 선택 신호(RKSEL)가 ‘11’이면, 멀티플렉서는 가장 느린 위상을 가지는 랭크 신호를 출력할 수 있다. 도 9는 도 6의 레이턴시 검출 회로의 일 예를 나타내는 도면이다. 도 6 및 도 9를 참조하면, 레이턴시 검출 회 로는 레이턴시 카운터 및 레이턴시 레지스터를 포함할 수 있다. 일 실시 예에 따르면, 레이턴시 카운터는 교정 제어 회로로부터 카운트 제어 신호(CTcon)를 수신할 수 있다. 카운트 제어 신호(CTcon)가 제1 레벨(예: 로우 레벨, 논리 0)인 경우, 레이턴시 카운터는 카운트값(CNT)을 지정된 크기(예: 1)만큼 증가시킬 수 있다. 카운트 제어 신호(CTcon)가 제2 레벨(예: 하이 레벨, 논 리 1)인 경우, 레이턴시 카운터는 카운트 값(CNT)에 기초하여 그때의 레이턴시(LAT)를 출력할 수 있다. 일 실시 예에 따르면, 레이턴시 레지스터는 레이턴시 카운터로부터 수신된 레이턴시(LAT)를 저장할 수 있다. 레이턴시 레지스터는 레이턴시(LAT)를 제2 레벨의 카운트 제어 신호(CTcon)가 수신된 시점의 선 택된 랭크 신호(SRK)(예: 제1 랭크 신호(RK1), 제2 랭크 신호(RK2) 및 제3 랭크 신호(RK3) 중 하나)에 대응하는 코어 다이와 매칭하여 저장할 수 있다. 도 10은 도 4의 계수 결정 회로의 일 예를 나타내는 도면이다. 도 10을 참조하면, 계수 결정 회로는 문턱 전압 검출 회로 및 복수의 가중치 제어 회로를 포함할 수 있다. 복수의 가중치 제어 회로는 도 2의 복수의 코어 다이(1220, 1230, 1240)에 각각 대응하는 가중치 제어 회로들을 포함할 수 있다. 도 2의 버퍼 다이에 포함된 트랜지스터들은 제품마다 다소 차이가 있는 문턱 전압들을 가질 수 있다. 계수 결정 회로 는 버퍼 다이에 포함된 트랜지스터들의 평균 문턱 전압이 랭크 신호들에 끼치는 영향을 검출하여, 스트로브 신호 교정 회로에 의해 검출된 각 코어 다이의 레이턴시(LAT)에 가중치를 적용할 수 있다. 일 실시 예에 따르면, 문턱 전압 검출 회로는 기준 스트로브 신호(DQSref)에 기초하여 버퍼 다이의 문턱 전압 코드(VTHCD)를 생성할 수 있다. 예를 들면, 도 6에서, 버퍼 다이에 포함된 트랜지스터들의 평 균 문턱 전압이 기준 전압보다 큰 경우, 지연 라인 회로는 카운트 값(CNT)의 증가에 따른 지연 폭이 클 수 있다. 버퍼 다이에 포함된 트랜지스터들의 평균 문턱 전압이 기준 전압보다 작은 경우, 지연 라인 회로 는 카운트 값(CNT)의 증가에 따른 지연 폭이 작을 수 있다. 이에, 지연 라인 회로의 카운트 값(CNT) 의 증가에 따른 지연 폭이 버퍼 다이에 포함된 트랜지스터들의 평균 문턱 전압이 기준 전압인 경우에 수 렴하도록 문턱 전압 검출 회로는 문턱 전압 코드(VTHCD)를 생성할 수 있다. 일 실시 예에 따르면, 문턱 전압 코드(VTHCD)는 P 타입 트랜지스터에 대응하는 코드(이하에서 P 코드) 및 N 타 입 트랜지스터에 대응하는 코드(이하에서 N 코드)를 포함할 수 있다. 일 예로, 문턱 전압 코드(VTHCD)는 6 비트 의 코드로 구성될 수 있다. 문턱 전압 코드(VTHCD)는 3 비트의 P 코드(예: P<0:2>) 및 3 비트의 N 코드(예: N<0:2>)를 포함할 수 있다. 일 실시 예에 따르면, 복수의 가중치 제어 회로 각각은 복수의 코어 다이(1220, 1230, 1240) 각각에 대응 하는 레이턴시(LAT)에 문턱 전압 코드(VTHCD)에 따른 가중치를 적용하여 복수의 코어 다이(1220, 1230, 1240) 각각에 대응하는 가중 교정 코드(CALw)를 출력할 수 있다. 예를 들면, 복수의 가중치 제어 회로 중 하나는 제1 랭크 신호(RK1)에 대응하는 제1 랭크 레이턴시(LAT_rk1)에 가중치를 적용하여 제1 가중 교정 코드 (CALw_rk1)를 제1 코어 다이로 전송할 수 있다. 복수의 가중치 제어 회로 중 다른 하나는 제2 랭크 신호(RK2)에 대응하는 제2 랭크 레이턴시(LAT_rk2)에 가중치를 적용하여 제2 가중 교정 코드(CALw_rk2)를 제2 코어 다이로 전송할 수 있다. 복수의 가중치 제어 회로 중 또 다른 하나는 제3 랭크 신호(RK3)에 대 응하는 제3 랭크 레이턴시(LAT_rk3)에 가중치를 적용하여 제3 가중 교정 코드(CALw_rk3)를 제3 코어 다이(124 0)로 전송할 수 있다. 도 11은 도 10의 복수의 가중치 제어 회로 중 하나를 나타내는 도면이다. 도 11을 참조하면, 복수의 가중치 제 어 회로 중 하나는 문턱 전압 코드 디코더 및 배수 선택기를 포함할 수 있다. 일 실시 예에 따르면, 문턱 전압 코드 디코더는 문턱 전압 코드(VTHCD)를 수신할 수 있다. 문턱 전압 코드 디코더는 문턱 전압 코드(VTHCD)를 디코딩하여 가중치 선택 신호(WTSEL)를 출력할 수 있다. 일 실시 예에 따르면, 배수 선택기는 가중치 선택 신호(WTSEL)에 기초하여 가중치(WT)를 출력할 수 있다. 예를 들면, 배수 선택기는 복수의 배수 라인 및 멀티플렉서를 포함할 수 있다. 각 랭크 신호의 레이턴시 (LAT_rk#)는 복수의 배수 라인을 통해 다수의 가중치 비율들에 따른 가중치들이 멀티플렉서에 전달될 수 있다. 멀티플렉서는 가중치 선택 신호(WTSEL)에 대응하는 가중치(WT)를 출력할 수 있다. 복수의 가중치 제어 회로 중 하나는 각 랭크 신호의 레이턴시(LAT_rk#)에 가중치(WT)를 적용되어 각 코어 다이의 가중 교정 코드 (CALw_rk#)를 출력할 수 있다. 도 12는 도 10의 문턱 전압 검출 회로에서 출력되는 문턱 전압 코드 및 가중치 제어 회로에서 사용되는 가중치 비율들을 예시적으로 나타내는 테이블이다. 도 12를 참조하면, 문턱 전압 코드(VTHCD)는 3 비트의 P 코드(예: P<0:2>) 및 3 비트의 N 코드(예: N<0:2>)를 포함할 수 있다. 도 12에서는 세 가지 단계의 문턱 전압 코드 (VTHCD)가 도시되었지만, 이는 예시적인 것으로 문턱 전압 코드(VTHCD)는 적어도 둘 이상의 단계들로 구성될 수 있다.일 실시 예에 따르면, 문턱 전압이 기준 전압보다 높아 딜레이 변동 폭이 작은 슬로우 코드(SS)는 ‘111’로 설 정될 수 있다. 문턱 전압이 기준 전압보다 낮아 딜레이 변동 폭이 큰 패스트 코드(FF)는 ‘000’으로 설정될 수 있다. 슬로우 코드(SS)와 패스트 코드(FF) 사이 딜레이 변동 폭을 가지는 보통 코드(TT)는 ‘100’으로 설정될 수 있다. 일 실시 예에 따르면, 문턱 전압 코드(VTHCD)에 대응하여 가중치가 설정될 수 있다. 슬로우 코드(SS)는 가장 큰 가중치(예: 2.35)로 변환될 수 있다. 패스트 코드(FF)는 가장 작은 가중치(예: 1.00)로 변환될 수 있다. 보통 코드(TT)는 슬로우 코드(SS)의 가중치와 패스트 코드(FF)의 가중치 사이의 가중치(예: 1.50)로 변환될 수 있다. 도 13은 도 2의 제1 코어 다이에 포함된 구성들을 나타내는 도면이다. 도 2 및 도 13을 참조하면, 제1 코어 다 이는 교정 코드 레지스터, 스트로브 신호 스큐 보상기 및 송신기 회로를 포함할 수 있다. 도 13은 제1 코어 다이를 예시적으로 도시하고 있으나, 나머지 코어 다이들(예: 제2 코어 다이, 제 3 코어 다이) 각각도 제1 코어 다이와 동일한 구성들을 포함할 수 있다. 일 실시 예에 따르면, 교정 코드 레지스터는 관통 전극(TSV)을 통해 버퍼 다이의 계수 결정 회로 로부터 가중 교정 코드(CALw)를 수신하여 저장할 수 있다. 교정 코드 레지스터는 가중 교정 코드 (CALw)를 스트로브 신호 스큐 보상기 및 송신기 회로로 전송할 수 있다. 일 실시 예에 따르면, 스트로브 신호 스큐 보상기는 관통 전극(TSV)을 통해 버퍼 다이의 스트로브 신호 생성 회로로부터 쿼드러처 데이터 스트로브 신호들(DQSq)을 수신할 수 있다. 쿼드러처 데이터 스트로 브 신호들(DQSq)은 제1 스트로브 신호(DQS1), 제2 스트로브 신호(DQS2), 제3 스트로브 신호(DQS3) 및 제4 스트 로브 신호(DQS4)를 포함할 수 있다. 일 실시 예에 따르면, 스트로브 신호 스큐 보상기는 가중 교정 코드(CALw)에 기초하여 쿼드러처 데이터 스 트로브 신호들(DQSq)을 교정할 수 있다. 스트로브 신호 스큐 보상기는 교정된 데이터 스트로브 신호들 (DQSc)을 출력할 수 있다. 교정된 데이터 스트로브 신호들(DQSc)은 제1 스트로브 신호(DQS1), 제2 스트로브 신 호(DQS2), 제3 스트로브 신호(DQS3) 및 제4 스트로브 신호(DQS4)의 교정된 신호들을 포함할 수 있다. 이에, 도 2의 코어 다이들(1220, 1230, 1240)의 데이터 스트로브 신호들 사이의 위상차가 지정된 위상차를 벗어나서 발생 하는 데이터 충돌은 방지될 수 있다. 도 2의 코어 다이들(1220, 1230, 1240)의 데이터 스트로브 신호들의 스큐 가 보상될 수 있다. 일 실시 예에 따르면, 송신기 회로는 도 3의 메모리 셀 어레이로부터 입력 데이터(Din)를 수신하고, 교정된 데이터 스트로브 신호들(DQSc)에 기초하여 송신기 출력 신호(TXout)를 출력할 수 있다. 입력 데이터 (Din)는 제1 입력 데이터(D1), 제2 입력 데이터(D2), 제3 입력 데이터(D3) 및 제4 입력 데이터(D4)를 포함할 수 있다. 송신기 회로는 교정된 데이터 스트로브 신호들(DQSc)에 기초하여 입력 데이터(Din)를 샘플링할 수 있다. 송신기 출력 신호(TXout)는 관통 전극(TSV)을 통해 버퍼 다이로 전송될 수 있다. 도 14는 도 13의 송신기 회로의 일 예를 나타내는 도면이다. 도 15는 도 14의 멀티플렉서의 일 예를 나타내는 도면이다. 도 16은 도 15의 적응적 이퀄라이저의 일 예를 나타내는 도면이다. 도 17은 도 16의 적응적 커패시터 의 일 예를 나타내는 도면이다. 도 13 및 도 14를 참조하면, 송신기 회로는 멀티플렉서, 적응적 이퀄 라이저, 이퀄라이저 제어 디코더 및 출력 드라이버를 포함할 수 있다. 일 실시 예에 따르면, 멀티플렉서는 교정된 데이터 스트로브 신호들(DQSc)에 기초하여 입력 데이터(Din)를 샘플링하고, 출력 데이터(Dout)를 출력할 수 있다. 일 예로, 도 15를 참조하면, 멀티플렉서는 제1 멀티플 렉서, 제2 멀티플렉서 및 제3 멀티플렉서를 포함할 수 있다. 제1 멀티플렉서는 제1 교정 스트로브 신호(DQSc1) 및 제3 교정 스트로브 신호(DQSc3)에 기초하여 제1 데이터(D1) 및 제2 데이터(D2)를 샘플 링하고, 제1 중간 데이터(D12)를 출력할 수 있다. 제2 멀티플렉서는 제1 교정 스트로브 신호(DQSc1) 및 제 3 교정 스트로브 신호(DQSc3)에 기초하여 제3 데이터(D3) 및 제4 데이터(D4)를 샘플링하고, 제2 중간 데이터 (D34)를 출력할 수 있다. 제3 멀티플렉서는 제2 교정 스트로브 신호(DQSc2) 및 제4 교정 스트로브 신호 (DQSc4)에 기초하여 제1 중간 데이터(D12) 및 제2 중간 데이터(D34)를 샘플링하고, 출력 데이터(Dout)를 출력할 수 있다. 출력 데이터(Dout)는 제1 내지 제4 데이터(D1, D2, D3, D4)가 직렬화된 데이터일 수 있다. 일 실시 예에 따르면, 적응적 이퀄라이저는 출력 데이터(Dout)의 전압 레벨을 부스팅하여 출력 드라이버 로 전송할 수 있다. 이퀄라이저 제어 디코더는 가중 교정 코드(CALw)를 이퀄라이징 코드(EQCD)로 변 환할 수 있다. 적응적 이퀄라이저는 이퀄라이징 코드(EQCD)에 기초하여 출력 데이터(Dout)의 전압 레벨을 적응적으로 부스팅할 수 있다.일 예로, 도 16을 참조하면, 적응적 이퀄라이저는 제1 N-타입 트랜지스터(MN1), 제2 N-타입 트랜지스터 (MN2), 제3 N-타입 트랜지스터(MN3), 제1 P-타입 트랜지스터(MP1), 제2 P-타입 트랜지스터(MP2), 제3 P-타입 트랜지스터(MP3), 프리차지 커패시터(Cpre), 부스터 커패시터(Cb), 인버터(INV) 및 적응적 커패시터를 포 함할 수 있다. 적응적 이퀄라이저는 부스트 풀업 신호(OUTb) 및 홀드 풀업 신호(OUTh)를 생성할 수 있다. 부스트 풀업 신 호(OUTb)는 출력 드라이버의 송신기 출력 신호(TXout)를 출력 드라이버의 전원 전압(VDDQ)로 풀업 할 수 있다. 홀드 풀업 신호(OUTh)는 특정 시간 동안 부스트 풀업 신호(OUTb)의 레벨이 동일하여 누설 전류가 발생 하였을 때 같은 극성을 갖는 신호로서 출력 드라이버에 전달되어 송신기 출력 신호(TXout)를 견고하게 유 지할 수 있다. 적응적 이퀄라이저는 전원 전압(VDD)에 기초하여, 입력 신호(IN)(예: 출력 데이터(Dout))를 받아 부스트 풀업 신호(OUTb) 및 홀드 풀업 신호(OUTh)을 생성할 수 있다. 적응적 이퀄라이저는 프리차지 상태와 부스터 상태를 가질 수 있다. 먼저 입력 신호(IN)로 전원 전압(VD D)이 들어오는 경우 적응적 이퀄라이저는 프리차지 상태가 될 수 있다. 이때 제1 노드(N1)에는 입력 신호 (IN)가 인버터(INV)를 거쳐 접지 전압(VSS)이 인가될 수 있다. 제2 노드(N2)에는 프리차지 커패시터(Cpre)에 의 해 제1 노드(N1)보다 프리차지 커패시터(Cpre)의 전압만큼 더 낮은 전압이 인가될 수 있다. 입력 신호(IN)에 의 해 제2 N-타입 트랜지스터(MN2)가 턴 온 되고, 홀드 풀업 신호(OUTh)에는 제2 노드(N2)와 같은 전압이 인가될 수 있다. 제2 노드(N2)에 접지 전압(VSS)보다 낮은 전압이 인가되므로 제2 P-타입 트랜지스터(MP2)가 턴 온 되 고, 제3 노드(N3)에는 전원 전압(VDD)이 인가될 수 있다. 입력 신호(IN)로 인해 제3 N-타입 트랜지스터(MN3)가 턴 온 되고 부스트 풀업 신호(OUTb)는 접지 전압(VSS)이 인가될 수 있다. 입력 신호(IN)로 전지전압(VSS)이 들어오는 경우, 적응적 이퀄라이저는 부스터 상태가 될 수 있다. 제1 노 드(N1)에는 입력 신호(IN)가 인버터(INV)를 거쳐 전원 전압(VDD)이 인가될 수 있다. 제1 N-타입 트랜지스터 (MN1)가 제1 노드(N1)에 의해 턴 온 되고, 제2 노드(N2)에는 접지 전압(VSS)이 인가될 수 있다. 입력 신호(IN) 에 의해 제1 P-타입 트랜지스터(MP1)가 턴 온 되고, 홀드 풀업 신호(OUTh)에는 전원 전압(VDD)가 인가될 수 있 다. 제3 노드(N3)에는 입력 신호(IN)가 인버터(INV)를 거쳐 전원 전압(VDD)이 된 후 부스터 커패시터(Cb)의 전 압 값을 더한 만큼의 전압이 인가될 수 있다. 입력 신호(IN)에 의해 제3 P-타입 트랜지스터(MP3)가 턴 온 되고, 부스트 풀업 신호(OUTb)에는 제3 노드(N3)와 같은 전압이 인가될 수 있다. 따라서, 적응적 이퀄라이저를 추가함으로써 입력 신호(IN)로 전원 전압(VDD)이 들어오는 경우, 적응적 이 퀄라이저는 프리차지 상태가 될 수 있고, 부스트 풀업 신호(OUTb)는 접지 전압(VSS)을 가질 수 있으며, 홀 드 풀업 신호(OUTh)는 접지 전압(VSS) 보다 더 낮은 값을 가지게 될 수 있다. 입력 신호(IN)로 접지 전압(VSS) 이 들어오는 경우, 적응적 이퀄라이저는 부스터 상태가 될 수 있고, 부스트 풀업 신호(OUTb)는 전원 전압 (VDD) 보다 더 높은 전압 값을 가지게 될 수 있으며, 홀드 풀업 신호(OUTh)는 전원 전압(VDD)을 가질 수 있다. 결과적으로 두 가지 풀업 신호들인 부스트 풀업 신호(OUTb)와 홀드 풀업 신호(OUTh)의 진폭은 모두 입력 신호 (IN) 진폭보다 더 큰 값을 가질 수 있다. 이에, 적응적 이퀄라이저를 추가함으로써, 송신기 회로는 낮은 전원 전압으로 인해 출력 드라이버의 슬루율(slew rate)이 저하되는 것을 보완할 수 있다. 또한, 적응적 이퀄라이저는 제1 노드(N1)와 제3 노드(N3) 사이에 연결된 적응적 커패시터를 포함할 수 있다. 적응적 커패시터는 부스터 커패시터(Cb)와 병렬로 연결될 수 있다. 적응적 커패시터는 이퀄 라이징 코드(EQCD)에 기초하여 커패시턴스를 가변할 수 있다. 적응적 이퀄라이저는 적응적 커패시터 의 커패시턴스를 조절하여 출력 데이터(Dout)의 부스팅 세기를 적응적으로 조절할 수 있다. 일 예로, 도 17을 참조하면, 적응적 커패시터는 전달 게이트 및 모스 커패시터를 포함할 수 있다. 전달 게이트는 이퀄라이징 코드(EQCD)에 기초하여 지정된 크기만큼 턴 온 될 수 있다. 모스 커패시 터의 커패시턴스는 전달 게이트가 턴 온 된 크기에 기초하여 결정될 수 있다. 이퀄라이저 제어 디 코더는 전달 게이트에 적용되도록 3 비트의 가중 교정 코드(CALw)(예: 000, 100, 111)를 4 비트의 이퀄라이징 코드(EQCD)(예: 0000, 1000, 1111)로 전환할 수 있다. 도 18은 일 실시 예에 따른 메모리 장치의 데이터 스트로브 신호의 스큐 보상 방법을 나타내는 순서도이다. 도 2 내지 도 18을 참조하면, 메모리 장치는 버퍼 다이에서 복수의 코어 다이(1220, 1230, 1240) 각 각의 데이터 스트로브 신호의 교정 코드(예: 가중 교정 코드(CALw))를 생성하고, 각 코어 다이(1220, 1230, 1240)에서 생성된 교정 코드를 적용하여 데이터 스트로브 신호의 스큐를 보상할 수 있다. 일 실시 예에 따르면, S110 단계에서, 메모리 장치는 복수의 코어 다이(1220, 1230, 1240)로부터 랭크 신 호들(예: 제1 랭크 신호(RK1), 제2 랭크 신호(RK2) 및 제3 랭크 신호(RK3))을 관통 전극(TSV)을 통해 버퍼 다이 로 전송할 수 있다. 예를 들면, 버퍼 다이 및 복수의 코어 다이(1220, 1230, 1240) 각각에는 다수 의 비아 홀(via hall)이 형성되고, 비아 홀 내부가 관통 전극(TSV)으로 충전될 수 있다. 이에, 버퍼 다이 및 복수의 코어 다이 사이에서 관통 전극(TSV)을 통해 데이터가 용이하게 전달될 수 있 다. 메모리 장치(예: 고대역 메모리)는 관통 전극(TSV)을 통해 고속 데이터 전달이 가능할 뿐만 아니라 전력 소모를 줄일 수 있다. 다만, 데이터 입출력 핀에서의 데이터 레이트(data rate) 증가로 인하여, 복수의 코 어 다이의 데이터 스트로브 신호(DQS)들 사이의 위상차가 지정된 위상차를 벗어나면, 데이터 충돌이 발생할 수 있다. 일 실시 예에 따르면, S120 단계에서, 메모리 장치는 랭크 신호들의 위상에 따른 순서를 검출할 수 있다. 예를 들면, 데이터 스트로브 신호 교정 회로의 순서 검출 회로는 제1 랭크 신호(RK1), 제2 랭크 신호 (RK2) 및 제3 랭크 신호(RK3)의 위상들을 비교하고, 제1 랭크 신호(RK1), 제2 랭크 신호(RK2) 및 제3 랭크 신호 (RK3)의 순서에 기초하여 랭크 선택 신호(RKSEL)를 생성할 수 있다. 데이터 스트로브 신호 교정 회로의 멀 티플렉서는 랭크 선택 신호(RKSEL)에 기초하여 위상이 빠른 순서대로 제1 랭크 신호(RK1), 제2 랭크 신호 (RK2) 및 제3 랭크 신호(RK3) 중 선택된 랭크 신호(SRK)를 출력할 수 있다. 일 실시 예에 따르면, S130 단계에서, 메모리 장치는 랭크 신호들 각각의 레이턴시를 검출할 수 있다. 예 를 들면, 데이터 스트로브 신호 교정 회로의 지연 라인 회로는 기준 스트로브 신호(DQSref)를 수신하 여 지정된 크기만큼 지연시킬 수 있다. 지연 라인 회로는 카운트 값(CNT)에 기초하여 지연 크기를 조절할 수 있다. 데이터 스트로브 신호 교정 회로의 레플리카 지연 라인 회로는 선택된 랭크 신호(SRK)를 지 정된 크기만큼 지연시킬 수 있다. 또한, 데이터 스트로브 신호 교정 회로의 뱅뱅 위상 검출기는 지연 라인 회로가 출력하는 신호 의 위상과 레플리카 지연 라인 회로가 출력하는 신호의 위상을 비교하고, 비교 결과에 따라 위상 검출 신 호(PDout)를 출력할 수 있다. 데이터 스트로브 신호 교정 회로의 교정 제어 회로는 위상 검출 신호 (PDout)에 기초하여 카운트 제어 신호(CTcon)를 생성할 수 있다. 또한, 데이터 스트로브 신호 교정 회로의 레이턴시 검출 회로는 카운트 제어 신호(CTcon)에 기초하여 카운트 값(CNT) 또는 레이턴시(LAT)를 출력할 수 있다. 예를 들면, 카운트 제어 신호(CTcon)가 제1 레벨인 경우, 레이턴시 검출 회로는 카운트 값(CNT)을 지정된 크기(예: 1)만큼 증가시킬 수 있다. 카운트 제어 신 호(CTcon)가 제2 레벨인 경우, 레이턴시 검출 회로는 레이턴시(LAT)를 저장하고 출력할 수 있다. 데이터 스트로브 신호 교정 회로는 제1 랭크 신호(RK1), 제2 랭크 신호(RK2) 및 제3 랭크 신호(RK3) 각각에 대하 여 레이턴시(LAT)를 저장하고 출력할 수 있다. 일 실시 예에 따르면, S140 단계에서, 메모리 장치는 랭크 신호들 각각의 레이턴시 및 버퍼 다이의 문턱 전압에 기초하여 가중 교정 코드(CALw)를 생성할 수 있다. 예를 들면, 계수 결정 회로의 문턱 전압 검출 회로는 기준 스트로브 신호(DQSref)에 기초하여 버퍼 다이의 문턱 전압 코드(VTHCD)를 생성할 수 있다. 지연 라인 회로의 카운트 값(CNT)의 증가에 따른 지연 폭이 버퍼 다이에 포함된 트랜지스 터들의 평균 문턱 전압이 기준 전압인 경우에 수렴하도록, 문턱 전압 검출 회로는 문턱 전압 코드(VTHCD) 를 생성할 수 있다. 또한, 계수 결정 회로의 복수의 가중치 제어 회로 각각은 복수의 코어 다이(1220, 1230, 1240) 각각 에 대응하는 레이턴시(LAT)에 문턱 전압 코드(VTHCD)에 따른 가중치를 적용하여 복수의 코어 다이(1220, 1230, 1240) 각각에 대응하는 가중 교정 코드(CALw)를 출력할 수 있다. 복수의 가중치 제어 회로 각각의 문턱 전 압 코드 디코더는 문턱 전압 코드(VTHCD)를 디코딩하여 가중치 선택 신호(WTSEL)를 출력할 수 있다. 복수 의 가중치 제어 회로 각각의 배수 선택기는 가중치 선택 신호(WTSEL)에 기초하여 가중치(WT)를 출력 할 수 있다. 일 실시 예에 따르면, S150 단계에서, 메모리 장치는 각 코어 다이(1220, 1230, 1240)에서 가중 교정 코 드(CALw)에 기초하여 데이터 스트로브 신호의 스큐를 보상할 수 있다. 예를 들면, 각 코어 다이(1220, 1230, 1240)의 교정 코드 레지스터는 관통 전극(TSV)을 통해 버퍼 다이의 계수 결정 회로로부터 가중 교정 코드(CALw)를 수신하여 저장할 수 있다. 또한, 교정 코드 레지스터는 가중 교정 코드(CALw)를 스트로브 신호 스큐 보상기로 전송할 수 있다. 각 코어 다이(1220, 1230, 1240)의 스트로브 신호 스큐 보상기는 관통 전극(TSV)을 통해 버퍼 다이의 스트로브 신호 생성 회로로부터 쿼드러처 데이터 스트로브 신호들(DQSq)을 수신할 수 있다. 스트로브 신호 스큐 보상기는 가중 교정 코드(CALw)에 기초하여 쿼드러처 데이터 스트로브 신호들(DQSq)을 교정하고, 교정된 데이터 스트로브 신호들(DQSc)을 송신기 회로로 전송할 수 있다. 일 실시 예에 따르면, S160 단계에서, 메모리 장치는 각 코어 다이(1220, 1230, 1240)에서 가중 교정 코 드(CALw)에 기초하여 송신기 회로의 적응적 이퀄라이징을 수행할 수 있다. 예를 들면, 송신기 회로의 멀티플렉서는 교정된 데이터 스트로브 신호들(DQSc)에 기초하여 입력 데이터(Din)를 샘플링하고, 출력 데 이터(Dout)를 출력할 수 있다. 송신기 회로의 적응적 이퀄라이저는 출력 데이터(Dout)의 전압 레벨을 부스팅하여 송신기 회로의 출력 드라이버로 전송할 수 있다. 송신기 회로의 이퀄라이저 제어 디 코더는 가중 교정 코드(CALw)를 이퀄라이징 코드(EQCD)로 변환할 수 있다. 적응적 이퀄라이저는 이퀄 라이징 코드(EQCD)에 기초하여 출력 데이터(Dout)의 전압 레벨을 적응적으로 부스팅할 수 있다. 적응적 이퀄라 이저는 적응적 커패시터를 포함하고, 적응적 커패시터의 커패시턴스를 조절하여 출력 데이터 (Dout)의 부스팅 세기를 적응적으로 조절할 수 있다. 도 19는 도 4의 데이터 스트로브 신호 교정 회로에서 쿼드러처 데이터 스트로브 신호들의 오류 검출을 함께 수 행하는 일 예를 나타내는 도면이다. 도 19를 참조하면, 버퍼 다이는 데이터 스트로브 신호 교정 회로 , 계수 결정 회로 및 스트로브 신호 생성 회로를 포함할 수 있다. 데이터 스트로브 신호 교정 회로는 관통 전극(TSV)을 통해 도 2의 복수의 코어 다이로부터 각각 랭크 신호(또는 데이터 스트로브 신호)를 수신할 수 있다. 데이터 스트로브 신호 교정 회로는 복수의 코어 다이의 랭크 신호들(예: 제1 랭 크 신호(RK1), 제2 랭크 신호(RK2), 제3 랭크 신호(RK3)) 각각의 레이턴시(LAT)를 검출할 수 있다. 스트로브 신 호 생성 회로는 제1 클록 신호(CK1) 및 제2 클록 신호(CK2)에 기초하여 복수의 데이터 스트로브 신호(예: 쿼드러처 데이터 스트로브 신호들(DQSq))를 생성할 수 있다. 일 실시 예에 따르면, 계수 결정 회로는 버퍼 다이에 포함된 트랜지스터들의 평균 문턱 전압이 랭크 신호들에 끼치는 영향을 검출하여, 스트로브 신호 교정 회로에 의해 검출된 각 코어 다이의 레이턴시(LA T)에 가중치를 적용할 수 있다. 문턱 전압 검출 회로는 기준 스트로브 신호(DQSref)에 기초하여 버퍼 다이 의 문턱 전압 코드(VTHCD)를 생성할 수 있다. 계수 결정 회로는 복수의 코어 다이(1220, 1230, 1240) 각각에 대응하는 레이턴시(LAT)에 문턱 전압 코드(VTHCD)에 따른 가중치를 적용하여 복수의 코어 다이 (1220, 1230, 1240) 각각에 대응하는 가중 교정 코드(CALw)를 출력할 수 있다. 일 실시 예에 따르면, 계수 결정 회로는 문턱 전압 코드(VTHCD)를 데이터 스트로브 신호 교정 회로로 전송할 수 있다. 데이터 스트로브 신호 교정 회로는 문턱 전압 코드(VTHCD)에 기초하여 쿼드러처 데이터 스트로브 신호들의 오류 검출 동작을 간소화할 수 있다. 데이터 스트로브 신호 교정 회로는 오류 검출 피 드백 신호(QECout)를 스트로브 신호 생성 회로로 전송할 수 있다. 스트로브 신호 생성 회로는 오류 검출 피드백 신호(QECout)에 기초하여 오류가 정정된 쿼드러처 데이터 스트로브 신호들(DQSq)를 생성할 수 있다. 도 20은 도 19의 데이터 스트로브 신호 교정 회로의 일 예를 나타내는 도면이다. 도 19 및 도 20을 참조하면, 데이터 스트로브 신호 교정 회로는 제1 멀티플렉서, 제2 멀티플렉서, 제3 멀티플렉서, 제4 멀티플렉서, 순서 검출 회로, 제1 지연 라인 회로, 제2 지연 라인 회로, 레플리카 지연 라 인 회로, 뱅뱅 위상 검출기, 교정 제어 회로, 레이턴시 검출 회로 및 오류 검출 카운터 를 포함할 수 있다. 데이터 스트로브 신호 교정 회로는 모드 선택 신호(MDSEL)에 기초하여 레이턴시 검출 모드 또는 데이터 스트로브 신호의 오류 검출 모드로 동작할 수 있다. 우선 데이터 스트로브 신호 교정 회로는 레이턴시 검출 모드로 동작할 수 있다. 일 실시 예에 따르면, 순서 검출 회로는 복수의 코어 다이의 랭크 신호들(예: 제1 랭크 신호(RK1), 제2 랭 크 신호(RK2), 제3 랭크 신호(RK3))의 순서를 검출할 수 있다. 예를 들면, 순서 검출 회로는 제1 랭크 신 호(RK1), 제2 랭크 신호(RK2) 및 제3 랭크 신호(RK3)의 위상들을 비교하여 제1 랭크 신호(RK1), 제2 랭크 신호 (RK2) 및 제3 랭크 신호(RK3)의 순서에 기초하여 랭크 선택 신호(RKSEL)를 생성할 수 있다. 일 실시 예에 따르면, 멀티플렉서는 랭크 선택 신호(RKSEL)에 기초하여 위상이 빠른 순서대로 제1 랭크 신 호(RK1), 제2 랭크 신호(RK2) 및 제3 랭크 신호(RK3) 중 선택된 랭크 신호(SRK)를 출력할 수 있다. 예를 들면, 랭크 선택 신호(RKSEL)는 2 비트로 구성될 수 있다. 랭크 선택 신호(RKSEL)가 ‘01’이면, 멀티플렉서는 가장 빠른 위상을 가지는 랭크 신호를 출력할 수 있다. 랭크 선택 신호(RKSEL)가 ‘10’이면, 멀티플렉서는 중간 위상을 가지는 랭크 신호를 출력할 수 있다. 랭크 선택 신호(RKSEL)가 ‘11’이면, 멀티플렉서는 가장 느린 위상을 가지는 랭크 신호를 출력할 수 있다. 일 실시 예에 따르면, 제4 멀티플렉서는 모드 선택 신호(MDSEL)에 기초하여 제1 모드 신호(MD1)로서 기준 스트로브 신호(DQSref)를 출력할 수 있다. 제1 지연 라인 회로는 기준 스트로브 신호(DQSref)를 수신하여 지정된 크기만큼 지연시킬 수 있다. 제1 지연 라인 회로는 카운트 값(CNT)에 기초하여 지연 크기를 조절할 수 있다. 카운트 값(CNT)이 증가할수록, 제1 지연 라인 회로는 기준 스트로브 신호(DQSref)를 더 많이 지 연시킬 수 있다. 일 예로, 기준 스트로브 신호(DQSref)는 도 4의 스트로브 신호 생성 회로에 의해 생성된 제1 스트로브 신호(DQS1), 제2 스트로브 신호(DQS2), 제3 스트로브 신호(DQS3) 및 제4 스트로브 신호(DQS4) 중 하나로 설정될 수 있다. 다른 예로, 제1 스트로브 신호(DQS1)의 상보 신호가 기준 스트로브 신호(DQSref)로 설 정될 수 있다. 일 실시 예에 따르면, 제2 멀티플렉서는 모드 선택 신호(MDSEL)에 기초하여 제2 모드 신호(MD2)로서 선택 된 랭크 신호(SRK)를 출력할 수 있다. 레플리카 지연 라인 회로는 제1 지연 라인 회로의 지연 크기와 제2 지연 라인 회로의 지연 크기를 합한 것과 동일한 지연 크기를 가질 수 있다. 레플리카 지연 라인 회로 는 선택된 랭크 신호(SRK)를 지정된 크기만큼 지연시킬 수 있다. 일 실시 예에 따르면, 뱅뱅 위상 검출기는 제2 지연 라인 회로가 출력하는 신호의 위상과 레플리카 지연 라인 회로가 출력하는 신호의 위상을 비교하고, 비교 결과에 따라 위상 검출 신호(PDout)를 출력할 수 있다. 일 예로, 제2 지연 라인 회로가 출력하는 신호의 위상이 레플리카 지연 라인 회로가 출력하 는 신호의 위상보다 빠르면, 위상 검출 신호(PDout)는 제1 레벨(예: 로우 레벨, 논리 0)을 가질 수 있다. 제2 지연 라인 회로가 출력하는 신호의 위상이 레플리카 지연 라인 회로가 출력하는 신호의 위상보다 느 리거나 같으면, 위상 검출 신호(PDout)는 제2 레벨(예: 하이 레벨, 논리 1)을 가질 수 있다. 일 실시 예에 따르면, 교정 제어 회로는 위상 검출 신호(PDout)에 기초하여 제1 카운트 제어 신호(CTcon 1)를 생성할 수 있다. 예를 들면, 위상 검출 신호(PDout)가 제1 레벨인 경우, 제1 카운트 제어 신호(CTcon1)는 제1 레벨을 가질 수 있다. 위상 검출 신호(PDout)가 제2 레벨인 경우, 제1 카운트 제어 신호(CTcon1)는 제2 레 벨을 가질 수 있다. 일 실시 예에 따르면, 레이턴시 검출 회로는 제1 카운트 제어 신호(CTcon1)에 기초하여 카운트 값(CNT) 또 는 레이턴시(LAT)를 출력할 수 있다. 예를 들면, 제1 카운트 제어 신호(CTcon1)가 제1 레벨인 경우, 레이턴시 검출 회로는 카운트 값(CNT)을 지정된 크기(예: 1)만큼 증가시킬 수 있다. 제1 카운트 제어 신호(CTcon1) 가 제2 레벨인 경우, 레이턴시 검출 회로는 레이턴시(LAT)를 저장하고 출력할 수 있다. 일 실시 예에 따르면, 데이터 스트로브 신호 교정 회로는 제1 랭크 신호(RK1), 제2 랭크 신호(RK2) 및 제3 랭크 신호(RK3) 각각에 대하여 상술한 레이턴시 검출 동작을 반복하여 수행할 수 있다. 데이터 스트로브 신호 교정 회로는 레이턴시 검출 동작에 의해 측정된 각 코어 다이(1220, 1230, 1240)의 레이턴시(LAT)를 계수 결정 회로로 전송할 수 있다. 또한, 데이터 스트로브 신호 교정 회로는 데이터 스트로브 신호의 오류 검출 모드로 동작할 수 있다. 일 실시 예에 따르면, 제3 멀티플렉서는 멀티플렉서 선택 신호(MXSEL)에 기초하여 제1 스트로브 신호 (DQS1), 제2 스트로브 신호(DQS2), 제3 스트로브 신호(DQS3) 및 제4 스트로브 신호(DQS4) 중 둘을 선택하고, 제 1 선택 스트로브 신호(SDQS1) 및 제2 선택 스트로브 신호(SDQS2)로서 출력할 수 있다. 제4 멀티플렉서는 모드 선택 신호(MDSEL)에 기초하여 제1 모드 신호(MD1)로서 제1 선택 스트로브 신호(SDQS1)를 출력할 수 있다. 제2 멀티플렉서는 모드 선택 신호(MDSEL)에 기초하여 제2 모드 신호(MD2)로서 제2 선택 스트로브 신호 (SDQS2)를 출력할 수 있다. 일 실시 예에 따르면, 제1 지연 라인 회로는 제1 모드 신호(MD1)를 수신하여 지정된 크기만큼 지연시킬 수 있다. 이때, 카운트 값(CNT)은 ‘0’으로 고정될 수 있다. 제2 지연 라인 회로는 오류 확인 신호(TQ)(예: TQc, TQf)에 기초하여 지연 크기가 결정될 수 있다. 일 실시 예에 따르면, 레플리카 지연 라인 회로는 제1 지연 라인 회로의 지연 크기와 제2 지연 라인 회로의 지연 크기를 합한 것과 동일한 지연 크기를 가질 수 있다. 레플리카 지연 라인 회로는 제2 모 드 신호(MD2)를 지정된 크기만큼 지연시킬 수 있다. 일 실시 예에 따르면, 뱅뱅 위상 검출기는 제2 지연 라인 회로가 출력하는 신호의 위상과 레플리카 지연 라인 회로가 출력하는 신호의 위상을 비교하고, 비교 결과에 따라 위상 검출 신호(PDout)를 출력할 수 있다. 일 예로, 제2 지연 라인 회로가 출력하는 신호의 위상이 레플리카 지연 라인 회로가 출력하 는 신호의 위상보다 빠르면, 위상 검출 신호(PDout)는 제1 레벨(예: 로우 레벨, 논리 0)을 가질 수 있다. 제2 지연 라인 회로가 출력하는 신호의 위상이 레플리카 지연 라인 회로가 출력하는 신호의 위상보다 느 리거나 같으면, 위상 검출 신호(PDout)는 제2 레벨(예: 하이 레벨, 논리 1)을 가질 수 있다. 일 실시 예에 따르면, 교정 제어 회로는 위상 검출 신호(PDout)에 기초하여 제2 카운트 제어 신호(CTcon 2)를 생성할 수 있다. 예를 들면, 위상 검출 신호(PDout)가 제1 레벨인 경우, 제2 카운트 제어 신호(CTcon2)는 제1 레벨을 가질 수 있다. 위상 검출 신호(PDout)가 제2 레벨인 경우, 제2 카운트 제어 신호(CTcon2)는 제2 레 벨을 가질 수 있다. 일 실시 예에 따르면, 오류 검출 카운터는 제2 카운트 제어 신호(CTcon2)에 기초하여 오류 확인 신호(TQ) 를 생성할 수 있다. 일 예로, 제2 카운트 제어 신호(CTcon2)가 제1 레벨인 경우, 오류 검출 카운터는 오류 확인 신호(TQ)를 증가시킬 수 있다. 제2 카운트 제어 신호(CTcon2)가 제1 레벨인 경우, 오류 검출 카운터 는 오류 검출 피드백 신호(QECout)(예: IBf, Qc, Qf, QBf)를 출력할 수 있다. 오류 검출 카운터는 문턱 전압 코드(VTHCD)에 기초하여 오류 확인 신호(TQ)를 조정하고, 데이터 스트로브 신호의 오류 검출 동작을 간소 화할 수 있다. 상술한 내용은 본 발명을 실시하기 위한 구체적인 실시 예들이다. 본 발명은 상술한 실시 예들 이외에도, 단순 하게 설계 변경되거나 용이하게 변경할 수 있는 실시 예들도 포함될 것이다. 또한, 본 발명은 실시 예들을 이용 하여 용이하게 변형하여 실시할 수 있는 기술들도 포함될 것이다. 따라서, 본 발명의 범위는 상술한 실시 예들 에 국한되지 않고, 후술하는 특허청구범위뿐만 아니라 이 발명의 특허청구범위와 균등한 것들에 의해 정해져야 할 것이다."}
{"patent_id": "10-2023-0129800", "section": "도면", "subsection": "도면설명", "item": 1, "content": "도 1은 일 실시 예에 따른 메모리 시스템을 나타내는 블록도이다. 도 2는 도 1의 메모리 장치를 나타내는 도면이다. 도 3은 도 2의 버퍼 다이 및 제1 코어 다이에 포함된 구성들을 나타내는 도면이다. 도 4는 도 2의 버퍼 다이에 포함된 회로들을 나타내는 도면이다. 도 5는 도 2의 메모리 장치에서 사용되는 데이터 스트로브 신호들의 일 예를 나타내는 타이밍도이다. 도 6은 도 4의 데이터 스트로브 신호 교정 회로의 일 예를 나타내는 도면이다. 도 7은 도 6의 레이턴시 검출 동작을 예시적으로 나타내는 도면이다. 도 8은 도 6의 순서 검출 회로의 일 예를 나타내는 도면이다. 도 9는 도 6의 레이턴시 검출 회로의 일 예를 나타내는 도면이다. 도 10은 도 4의 계수 결정 회로의 일 예를 나타내는 도면이다. 도 11은 도 10의 복수의 가중치 제어 회로 중 하나를 나타내는 도면이다. 도 12는 도 10의 문턱 전압 검출 회로에서 출력되는 문턱 전압 코드 및 가중치 제어 회로에서 사용되는 가중치 비율들을 예시적으로 나타내는 테이블이다. 도 13은 도 2의 제1 코어 다이에 포함된 구성들을 나타내는 도면이다. 도 14는 도 13의 송신기 회로의 일 예를 나타내는 도면이다. 도 15는 도 14의 멀티플렉서의 일 예를 나타내는 도면이다. 도 16은 도 15의 적응적 이퀄라이저의 일 예를 나타내는 도면이다. 도 17은 도 16의 적응적 커패시터의 일 예를 나타내는 도면이다. 도 18은 일 실시 예에 따른 메모리 장치의 데이터 스트로브 신호의 스큐 보상 방법을 나타내는 순서도이다. 도 19는 도 4의 데이터 스트로브 신호 교정 회로에서 쿼드러처 데이터 스트로브 신호들의 오류 검출을 함께 수 행하는 일 예를 나타내는 도면이다. 도 20은 도 19의 데이터 스트로브 신호 교정 회로의 일 예를 나타내는 도면이다."}
