
slave2.elf:     file format elf32-avr

Sections:
Idx Name          Size      VMA       LMA       File off  Algn
  0 .data         00000000  00800100  00800100  0000061a  2**0
                  CONTENTS, ALLOC, LOAD, DATA
  1 .text         000005a6  00000000  00000000  00000074  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
  2 .bss          00000003  00800100  00800100  0000061a  2**0
                  ALLOC
  3 .comment      00000030  00000000  00000000  0000061a  2**0
                  CONTENTS, READONLY
  4 .note.gnu.avr.deviceinfo 00000040  00000000  00000000  0000064c  2**2
                  CONTENTS, READONLY
  5 .debug_aranges 000000d0  00000000  00000000  0000068c  2**0
                  CONTENTS, READONLY, DEBUGGING
  6 .debug_info   00000ab3  00000000  00000000  0000075c  2**0
                  CONTENTS, READONLY, DEBUGGING
  7 .debug_abbrev 00000895  00000000  00000000  0000120f  2**0
                  CONTENTS, READONLY, DEBUGGING
  8 .debug_line   00000722  00000000  00000000  00001aa4  2**0
                  CONTENTS, READONLY, DEBUGGING
  9 .debug_frame  0000016c  00000000  00000000  000021c8  2**2
                  CONTENTS, READONLY, DEBUGGING
 10 .debug_str    0000049b  00000000  00000000  00002334  2**0
                  CONTENTS, READONLY, DEBUGGING
 11 .debug_loc    0000025e  00000000  00000000  000027cf  2**0
                  CONTENTS, READONLY, DEBUGGING
 12 .debug_ranges 00000090  00000000  00000000  00002a2d  2**0
                  CONTENTS, READONLY, DEBUGGING

Disassembly of section .text:

00000000 <__vectors>:
   0:	0c 94 34 00 	jmp	0x68	; 0x68 <__ctors_end>
   4:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
   8:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
   c:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  10:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  14:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  18:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  1c:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  20:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  24:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  28:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  2c:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  30:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  34:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  38:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  3c:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  40:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  44:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  48:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  4c:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  50:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  54:	0c 94 9e 00 	jmp	0x13c	; 0x13c <__vector_21>
  58:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  5c:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  60:	0c 94 b7 00 	jmp	0x16e	; 0x16e <__vector_24>
  64:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>

00000068 <__ctors_end>:
  68:	11 24       	eor	r1, r1
  6a:	1f be       	out	0x3f, r1	; 63
  6c:	cf ef       	ldi	r28, 0xFF	; 255
  6e:	d8 e0       	ldi	r29, 0x08	; 8
  70:	de bf       	out	0x3e, r29	; 62
  72:	cd bf       	out	0x3d, r28	; 61

00000074 <__do_clear_bss>:
  74:	21 e0       	ldi	r18, 0x01	; 1
  76:	a0 e0       	ldi	r26, 0x00	; 0
  78:	b1 e0       	ldi	r27, 0x01	; 1
  7a:	01 c0       	rjmp	.+2      	; 0x7e <.do_clear_bss_start>

0000007c <.do_clear_bss_loop>:
  7c:	1d 92       	st	X+, r1

0000007e <.do_clear_bss_start>:
  7e:	a3 30       	cpi	r26, 0x03	; 3
  80:	b2 07       	cpc	r27, r18
  82:	e1 f7       	brne	.-8      	; 0x7c <.do_clear_bss_loop>
  84:	0e 94 6b 00 	call	0xd6	; 0xd6 <main>
  88:	0c 94 d1 02 	jmp	0x5a2	; 0x5a2 <_exit>

0000008c <__bad_interrupt>:
  8c:	0c 94 00 00 	jmp	0	; 0x0 <__vectors>

00000090 <init_ADC>:

//NON-Interrupt subroutines

void init_ADC(void)
{
	ADMUX = 0;																		// LIMPIAR REGISTRO
  90:	ec e7       	ldi	r30, 0x7C	; 124
  92:	f0 e0       	ldi	r31, 0x00	; 0
  94:	10 82       	st	Z, r1
	ADMUX |= (1 << REFS0);															// utilizar AVcc como referencia (5v)
  96:	80 81       	ld	r24, Z
  98:	80 64       	ori	r24, 0x40	; 64
  9a:	80 83       	st	Z, r24
	ADMUX |= (1 << ADLAR);															// justificado a la izquierda (y leo 8 bits mas significativos)
  9c:	80 81       	ld	r24, Z
  9e:	80 62       	ori	r24, 0x20	; 32
  a0:	80 83       	st	Z, r24
	ADMUX |= (1 << MUX0);															// utilizar PC1 para potenciometro
  a2:	80 81       	ld	r24, Z
  a4:	81 60       	ori	r24, 0x01	; 1
  a6:	80 83       	st	Z, r24
	
	ADCSRA = 0;																		// LIMPIAR REGISTRO
  a8:	ea e7       	ldi	r30, 0x7A	; 122
  aa:	f0 e0       	ldi	r31, 0x00	; 0
  ac:	10 82       	st	Z, r1
	ADCSRA |= (1 << ADEN);															// Activar ADC
  ae:	80 81       	ld	r24, Z
  b0:	80 68       	ori	r24, 0x80	; 128
  b2:	80 83       	st	Z, r24
	ADCSRA |= (1 << ADIE);															// Activar interrupcion del ADC
  b4:	80 81       	ld	r24, Z
  b6:	88 60       	ori	r24, 0x08	; 8
  b8:	80 83       	st	Z, r24
	ADCSRA |= (1 << ADPS2) | (1 << ADPS1) | (1 << ADPS0);							// prescaler 128
  ba:	80 81       	ld	r24, Z
  bc:	87 60       	ori	r24, 0x07	; 7
  be:	80 83       	st	Z, r24
  c0:	08 95       	ret

000000c2 <I2C_SLAVE_INIT>:
	return 1;
}
//Inicializar dispositivo slave
void I2C_SLAVE_INIT(uint8_t address)
{
	DDRC &= ~((1 << DDC4) | (1 << DDC5)); //Entradas de inicio
  c2:	97 b1       	in	r25, 0x07	; 7
  c4:	9f 7c       	andi	r25, 0xCF	; 207
  c6:	97 b9       	out	0x07, r25	; 7
	TWAR = address << 1; //Activar direccion
  c8:	88 0f       	add	r24, r24
  ca:	80 93 ba 00 	sts	0x00BA, r24	; 0x8000ba <__TEXT_REGION_LENGTH__+0x7f80ba>
	TWCR = (1 << TWEA) | (1 << TWEN) | (1 << TWIE);
  ce:	85 e4       	ldi	r24, 0x45	; 69
  d0:	80 93 bc 00 	sts	0x00BC, r24	; 0x8000bc <__TEXT_REGION_LENGTH__+0x7f80bc>
  d4:	08 95       	ret

000000d6 <main>:

//Main

int main(void)
{
	cli();
  d6:	f8 94       	cli
	DDRC |=(1 << DDC3);
  d8:	87 b1       	in	r24, 0x07	; 7
  da:	88 60       	ori	r24, 0x08	; 8
  dc:	87 b9       	out	0x07, r24	; 7
	DDRC &= ~(1 << DDC1);								//pot
  de:	87 b1       	in	r24, 0x07	; 7
  e0:	8d 7f       	andi	r24, 0xFD	; 253
  e2:	87 b9       	out	0x07, r24	; 7
	DDRB |= (1 << DDB5);
  e4:	84 b1       	in	r24, 0x04	; 4
  e6:	80 62       	ori	r24, 0x20	; 32
  e8:	84 b9       	out	0x04, r24	; 4
	PORTC &= ~(1 << PORTC3);								//LED toggle
  ea:	88 b1       	in	r24, 0x08	; 8
  ec:	87 7f       	andi	r24, 0xF7	; 247
  ee:	88 b9       	out	0x08, r24	; 8
	init_ADC();
  f0:	0e 94 48 00 	call	0x90	; 0x90 <init_ADC>
	init_PWM1(19999);
  f4:	8f e1       	ldi	r24, 0x1F	; 31
  f6:	9e e4       	ldi	r25, 0x4E	; 78
  f8:	0e 94 0c 01 	call	0x218	; 0x218 <init_PWM1>
	I2C_SLAVE_INIT(SlaveAdress);
  fc:	80 e5       	ldi	r24, 0x50	; 80
  fe:	0e 94 61 00 	call	0xc2	; 0xc2 <I2C_SLAVE_INIT>
	sei();
 102:	78 94       	sei
    while (1) 
    {
		if (buffer == 'T')
 104:	80 91 01 01 	lds	r24, 0x0101	; 0x800101 <buffer>
 108:	84 35       	cpi	r24, 0x54	; 84
 10a:	91 f4       	brne	.+36     	; 0x130 <main+0x5a>
		{
			PORTC |= (1 << PORTC3);
 10c:	88 b1       	in	r24, 0x08	; 8
 10e:	88 60       	ori	r24, 0x08	; 8
 110:	88 b9       	out	0x08, r24	; 8
			buffer = 0;
 112:	10 92 01 01 	sts	0x0101, r1	; 0x800101 <buffer>
			if (adc_value > 100)
 116:	80 91 00 01 	lds	r24, 0x0100	; 0x800100 <__DATA_REGION_ORIGIN__>
 11a:	85 36       	cpi	r24, 0x65	; 101
 11c:	28 f0       	brcs	.+10     	; 0x128 <main+0x52>
			{
				pulso_PWM1(140);
 11e:	8c e8       	ldi	r24, 0x8C	; 140
 120:	90 e0       	ldi	r25, 0x00	; 0
 122:	0e 94 22 01 	call	0x244	; 0x244 <pulso_PWM1>
 126:	04 c0       	rjmp	.+8      	; 0x130 <main+0x5a>
			}
			else
			{
				pulso_PWM1(0);
 128:	80 e0       	ldi	r24, 0x00	; 0
 12a:	90 e0       	ldi	r25, 0x00	; 0
 12c:	0e 94 22 01 	call	0x244	; 0x244 <pulso_PWM1>
			}
		}
		//Secuencia ADC
		ADCSRA |= (1 << ADSC);
 130:	ea e7       	ldi	r30, 0x7A	; 122
 132:	f0 e0       	ldi	r31, 0x00	; 0
 134:	80 81       	ld	r24, Z
 136:	80 64       	ori	r24, 0x40	; 64
 138:	80 83       	st	Z, r24
    }
 13a:	e4 cf       	rjmp	.-56     	; 0x104 <main+0x2e>

0000013c <__vector_21>:

//Interrupt routines


ISR(ADC_vect)
{
 13c:	1f 92       	push	r1
 13e:	0f 92       	push	r0
 140:	0f b6       	in	r0, 0x3f	; 63
 142:	0f 92       	push	r0
 144:	11 24       	eor	r1, r1
 146:	8f 93       	push	r24
 148:	ef 93       	push	r30
 14a:	ff 93       	push	r31
	adc_value =  ADCH;
 14c:	80 91 79 00 	lds	r24, 0x0079	; 0x800079 <__TEXT_REGION_LENGTH__+0x7f8079>
 150:	80 93 00 01 	sts	0x0100, r24	; 0x800100 <__DATA_REGION_ORIGIN__>
	ADCSRA |= (1 << ADIF);
 154:	ea e7       	ldi	r30, 0x7A	; 122
 156:	f0 e0       	ldi	r31, 0x00	; 0
 158:	80 81       	ld	r24, Z
 15a:	80 61       	ori	r24, 0x10	; 16
 15c:	80 83       	st	Z, r24
}
 15e:	ff 91       	pop	r31
 160:	ef 91       	pop	r30
 162:	8f 91       	pop	r24
 164:	0f 90       	pop	r0
 166:	0f be       	out	0x3f, r0	; 63
 168:	0f 90       	pop	r0
 16a:	1f 90       	pop	r1
 16c:	18 95       	reti

0000016e <__vector_24>:

ISR(TWI_vect)
{
 16e:	1f 92       	push	r1
 170:	0f 92       	push	r0
 172:	0f b6       	in	r0, 0x3f	; 63
 174:	0f 92       	push	r0
 176:	11 24       	eor	r1, r1
 178:	8f 93       	push	r24
 17a:	9f 93       	push	r25
 17c:	ef 93       	push	r30
 17e:	ff 93       	push	r31
	PORTB ^= (1 << PORTB5);
 180:	95 b1       	in	r25, 0x05	; 5
 182:	80 e2       	ldi	r24, 0x20	; 32
 184:	89 27       	eor	r24, r25
 186:	85 b9       	out	0x05, r24	; 5
	uint8_t state = TWSR & 0xF8;						//Extraer 5 bits del estado
 188:	80 91 b9 00 	lds	r24, 0x00B9	; 0x8000b9 <__TEXT_REGION_LENGTH__+0x7f80b9>
 18c:	88 7f       	andi	r24, 0xF8	; 248
	switch (state)
 18e:	80 3a       	cpi	r24, 0xA0	; 160
 190:	99 f1       	breq	.+102    	; 0x1f8 <__vector_24+0x8a>
 192:	58 f4       	brcc	.+22     	; 0x1aa <__vector_24+0x3c>
 194:	80 37       	cpi	r24, 0x70	; 112
 196:	a1 f0       	breq	.+40     	; 0x1c0 <__vector_24+0x52>
 198:	18 f4       	brcc	.+6      	; 0x1a0 <__vector_24+0x32>
 19a:	80 36       	cpi	r24, 0x60	; 96
 19c:	89 f0       	breq	.+34     	; 0x1c0 <__vector_24+0x52>
 19e:	30 c0       	rjmp	.+96     	; 0x200 <__vector_24+0x92>
 1a0:	80 38       	cpi	r24, 0x80	; 128
 1a2:	a1 f0       	breq	.+40     	; 0x1cc <__vector_24+0x5e>
 1a4:	80 39       	cpi	r24, 0x90	; 144
 1a6:	91 f0       	breq	.+36     	; 0x1cc <__vector_24+0x5e>
 1a8:	2b c0       	rjmp	.+86     	; 0x200 <__vector_24+0x92>
 1aa:	88 3b       	cpi	r24, 0xB8	; 184
 1ac:	b9 f0       	breq	.+46     	; 0x1dc <__vector_24+0x6e>
 1ae:	18 f4       	brcc	.+6      	; 0x1b6 <__vector_24+0x48>
 1b0:	88 3a       	cpi	r24, 0xA8	; 168
 1b2:	a1 f0       	breq	.+40     	; 0x1dc <__vector_24+0x6e>
 1b4:	25 c0       	rjmp	.+74     	; 0x200 <__vector_24+0x92>
 1b6:	80 3c       	cpi	r24, 0xC0	; 192
 1b8:	c9 f0       	breq	.+50     	; 0x1ec <__vector_24+0x7e>
 1ba:	88 3c       	cpi	r24, 0xC8	; 200
 1bc:	b9 f0       	breq	.+46     	; 0x1ec <__vector_24+0x7e>
 1be:	20 c0       	rjmp	.+64     	; 0x200 <__vector_24+0x92>
	{
		// ---> Slave
		case 0x60:
		case 0x70:
			TWCR |= (1 << TWINT) | (1 << TWEN) | (1 << TWIE) | (1 << TWEA);
 1c0:	ec eb       	ldi	r30, 0xBC	; 188
 1c2:	f0 e0       	ldi	r31, 0x00	; 0
 1c4:	80 81       	ld	r24, Z
 1c6:	85 6c       	ori	r24, 0xC5	; 197
 1c8:	80 83       	st	Z, r24
			break;
 1ca:	1d c0       	rjmp	.+58     	; 0x206 <__vector_24+0x98>
		case 0x80:
		case 0x90:
			buffer = TWDR;
 1cc:	80 91 bb 00 	lds	r24, 0x00BB	; 0x8000bb <__TEXT_REGION_LENGTH__+0x7f80bb>
 1d0:	80 93 01 01 	sts	0x0101, r24	; 0x800101 <buffer>
			TWCR = (1 << TWINT) | (1 << TWEN) | (1 << TWIE) | (1 << TWEA);
 1d4:	85 ec       	ldi	r24, 0xC5	; 197
 1d6:	80 93 bc 00 	sts	0x00BC, r24	; 0x8000bc <__TEXT_REGION_LENGTH__+0x7f80bc>
			break;
 1da:	15 c0       	rjmp	.+42     	; 0x206 <__vector_24+0x98>
		// Enviar datos desde slave
		case 0xA8: //SLA+R
		case 0xB8: //Dato enviado, ACK --> Slave
			//PORTC |= (1 << PORTC3);
			TWDR = adc_value;														//Enviar valor del sensor
 1dc:	80 91 00 01 	lds	r24, 0x0100	; 0x800100 <__DATA_REGION_ORIGIN__>
 1e0:	80 93 bb 00 	sts	0x00BB, r24	; 0x8000bb <__TEXT_REGION_LENGTH__+0x7f80bb>
			TWCR = (1 << TWINT) | (1 << TWEN) | (1 << TWIE) | (1 << TWEA);
 1e4:	85 ec       	ldi	r24, 0xC5	; 197
 1e6:	80 93 bc 00 	sts	0x00BC, r24	; 0x8000bc <__TEXT_REGION_LENGTH__+0x7f80bc>
			break;
 1ea:	0d c0       	rjmp	.+26     	; 0x206 <__vector_24+0x98>
		case 0xC0: //Dato transmitido, ACK --> slave
		case 0xC8: //Ultimo dato transmitido
			TWCR = 0;
 1ec:	ec eb       	ldi	r30, 0xBC	; 188
 1ee:	f0 e0       	ldi	r31, 0x00	; 0
 1f0:	10 82       	st	Z, r1
			TWCR = (1 << TWEN) | (1 << TWIE) | (1 << TWEA); //(1 << TWINT)
 1f2:	85 e4       	ldi	r24, 0x45	; 69
 1f4:	80 83       	st	Z, r24
			break;
 1f6:	07 c0       	rjmp	.+14     	; 0x206 <__vector_24+0x98>
		case 0xA0: //STOP | R_START recibido
			TWCR = (1 << TWINT) | (1 << TWEN) | (1 << TWIE) | (1 << TWEA);
 1f8:	85 ec       	ldi	r24, 0xC5	; 197
 1fa:	80 93 bc 00 	sts	0x00BC, r24	; 0x8000bc <__TEXT_REGION_LENGTH__+0x7f80bc>
			break;
 1fe:	03 c0       	rjmp	.+6      	; 0x206 <__vector_24+0x98>
		//Errores
		default:
			TWCR = (1 << TWINT) | (1 << TWEN) | (1 << TWIE) | (1 << TWEA);
 200:	85 ec       	ldi	r24, 0xC5	; 197
 202:	80 93 bc 00 	sts	0x00BC, r24	; 0x8000bc <__TEXT_REGION_LENGTH__+0x7f80bc>
			break;
	}
}
 206:	ff 91       	pop	r31
 208:	ef 91       	pop	r30
 20a:	9f 91       	pop	r25
 20c:	8f 91       	pop	r24
 20e:	0f 90       	pop	r0
 210:	0f be       	out	0x3f, r0	; 63
 212:	0f 90       	pop	r0
 214:	1f 90       	pop	r1
 216:	18 95       	reti

00000218 <init_PWM1>:
// Librerias
#include "pwm1.h"

// NON-Interrupt subroutines
// El PWM sirve para el servomotor, este genera una señal que hace que se mueva
void init_PWM1(uint16_t TOP){
 218:	9c 01       	movw	r18, r24
	DDRB |= (1 << PORTB1) | (1 << PORTB2);										// Salida para servo1 (PB1) Y servo 2 (PB2)
 21a:	94 b1       	in	r25, 0x04	; 4
 21c:	96 60       	ori	r25, 0x06	; 6
 21e:	94 b9       	out	0x04, r25	; 4
	TCCR1A = 0;																	// LIMPIAR TCCRA
 220:	e0 e8       	ldi	r30, 0x80	; 128
 222:	f0 e0       	ldi	r31, 0x00	; 0
 224:	10 82       	st	Z, r1
	TCCR1A = (1 << COM1A1) | (1 << COM1B1) | (1 << WGM11);						// Polaridad no invertido (OC1A para servo1 y OC1B para servo2) y fast pwm (parte baja)
 226:	82 ea       	ldi	r24, 0xA2	; 162
 228:	80 83       	st	Z, r24
	TCCR1B = 0;																	// LIMPIAR TCCRB
 22a:	e1 e8       	ldi	r30, 0x81	; 129
 22c:	f0 e0       	ldi	r31, 0x00	; 0
 22e:	10 82       	st	Z, r1
	TCCR1B = (1 << WGM13) | (1 << WGM12);										// MODO FAST PWM (parte alta)
 230:	88 e1       	ldi	r24, 0x18	; 24
 232:	80 83       	st	Z, r24
	TCCR1B |= (1 << CS11);														// PRESCALER PWM 8
 234:	90 81       	ld	r25, Z
 236:	92 60       	ori	r25, 0x02	; 2
 238:	90 83       	st	Z, r25
	//TCCR1B |= (1 << ICNC1);														// noise canceler
	ICR1 = TOP;																	// valor maximo para ICR1 "19999"
 23a:	30 93 87 00 	sts	0x0087, r19	; 0x800087 <__TEXT_REGION_LENGTH__+0x7f8087>
 23e:	20 93 86 00 	sts	0x0086, r18	; 0x800086 <__TEXT_REGION_LENGTH__+0x7f8086>
 242:	08 95       	ret

00000244 <pulso_PWM1>:
}

// El registro OCR1A revisa cuanto dura el pulso en PB1 (servo) en cada ciclo PWM, el servo lee el pulso y se mueve segun la posicion que le diga
void pulso_PWM1(uint16_t pulso){
	//OCR1A = 1000 + ((uint32_t)pulso * 4000 / 180);
	OCR1A = 20.05 * (float)pulso + 1200.0;												// base
 244:	bc 01       	movw	r22, r24
 246:	80 e0       	ldi	r24, 0x00	; 0
 248:	90 e0       	ldi	r25, 0x00	; 0
 24a:	0e 94 d6 01 	call	0x3ac	; 0x3ac <__floatunsisf>
 24e:	26 e6       	ldi	r18, 0x66	; 102
 250:	36 e6       	ldi	r19, 0x66	; 102
 252:	40 ea       	ldi	r20, 0xA0	; 160
 254:	51 e4       	ldi	r21, 0x41	; 65
 256:	0e 94 64 02 	call	0x4c8	; 0x4c8 <__mulsf3>
 25a:	20 e0       	ldi	r18, 0x00	; 0
 25c:	30 e0       	ldi	r19, 0x00	; 0
 25e:	46 e9       	ldi	r20, 0x96	; 150
 260:	54 e4       	ldi	r21, 0x44	; 68
 262:	0e 94 3b 01 	call	0x276	; 0x276 <__addsf3>
 266:	0e 94 a7 01 	call	0x34e	; 0x34e <__fixunssfsi>
 26a:	70 93 89 00 	sts	0x0089, r23	; 0x800089 <__TEXT_REGION_LENGTH__+0x7f8089>
 26e:	60 93 88 00 	sts	0x0088, r22	; 0x800088 <__TEXT_REGION_LENGTH__+0x7f8088>
 272:	08 95       	ret

00000274 <__subsf3>:
 274:	50 58       	subi	r21, 0x80	; 128

00000276 <__addsf3>:
 276:	bb 27       	eor	r27, r27
 278:	aa 27       	eor	r26, r26
 27a:	0e 94 52 01 	call	0x2a4	; 0x2a4 <__addsf3x>
 27e:	0c 94 2a 02 	jmp	0x454	; 0x454 <__fp_round>
 282:	0e 94 1c 02 	call	0x438	; 0x438 <__fp_pscA>
 286:	38 f0       	brcs	.+14     	; 0x296 <__addsf3+0x20>
 288:	0e 94 23 02 	call	0x446	; 0x446 <__fp_pscB>
 28c:	20 f0       	brcs	.+8      	; 0x296 <__addsf3+0x20>
 28e:	39 f4       	brne	.+14     	; 0x29e <__addsf3+0x28>
 290:	9f 3f       	cpi	r25, 0xFF	; 255
 292:	19 f4       	brne	.+6      	; 0x29a <__addsf3+0x24>
 294:	26 f4       	brtc	.+8      	; 0x29e <__addsf3+0x28>
 296:	0c 94 19 02 	jmp	0x432	; 0x432 <__fp_nan>
 29a:	0e f4       	brtc	.+2      	; 0x29e <__addsf3+0x28>
 29c:	e0 95       	com	r30
 29e:	e7 fb       	bst	r30, 7
 2a0:	0c 94 13 02 	jmp	0x426	; 0x426 <__fp_inf>

000002a4 <__addsf3x>:
 2a4:	e9 2f       	mov	r30, r25
 2a6:	0e 94 3b 02 	call	0x476	; 0x476 <__fp_split3>
 2aa:	58 f3       	brcs	.-42     	; 0x282 <__addsf3+0xc>
 2ac:	ba 17       	cp	r27, r26
 2ae:	62 07       	cpc	r22, r18
 2b0:	73 07       	cpc	r23, r19
 2b2:	84 07       	cpc	r24, r20
 2b4:	95 07       	cpc	r25, r21
 2b6:	20 f0       	brcs	.+8      	; 0x2c0 <__addsf3x+0x1c>
 2b8:	79 f4       	brne	.+30     	; 0x2d8 <__addsf3x+0x34>
 2ba:	a6 f5       	brtc	.+104    	; 0x324 <__addsf3x+0x80>
 2bc:	0c 94 5d 02 	jmp	0x4ba	; 0x4ba <__fp_zero>
 2c0:	0e f4       	brtc	.+2      	; 0x2c4 <__addsf3x+0x20>
 2c2:	e0 95       	com	r30
 2c4:	0b 2e       	mov	r0, r27
 2c6:	ba 2f       	mov	r27, r26
 2c8:	a0 2d       	mov	r26, r0
 2ca:	0b 01       	movw	r0, r22
 2cc:	b9 01       	movw	r22, r18
 2ce:	90 01       	movw	r18, r0
 2d0:	0c 01       	movw	r0, r24
 2d2:	ca 01       	movw	r24, r20
 2d4:	a0 01       	movw	r20, r0
 2d6:	11 24       	eor	r1, r1
 2d8:	ff 27       	eor	r31, r31
 2da:	59 1b       	sub	r21, r25
 2dc:	99 f0       	breq	.+38     	; 0x304 <__addsf3x+0x60>
 2de:	59 3f       	cpi	r21, 0xF9	; 249
 2e0:	50 f4       	brcc	.+20     	; 0x2f6 <__addsf3x+0x52>
 2e2:	50 3e       	cpi	r21, 0xE0	; 224
 2e4:	68 f1       	brcs	.+90     	; 0x340 <__addsf3x+0x9c>
 2e6:	1a 16       	cp	r1, r26
 2e8:	f0 40       	sbci	r31, 0x00	; 0
 2ea:	a2 2f       	mov	r26, r18
 2ec:	23 2f       	mov	r18, r19
 2ee:	34 2f       	mov	r19, r20
 2f0:	44 27       	eor	r20, r20
 2f2:	58 5f       	subi	r21, 0xF8	; 248
 2f4:	f3 cf       	rjmp	.-26     	; 0x2dc <__addsf3x+0x38>
 2f6:	46 95       	lsr	r20
 2f8:	37 95       	ror	r19
 2fa:	27 95       	ror	r18
 2fc:	a7 95       	ror	r26
 2fe:	f0 40       	sbci	r31, 0x00	; 0
 300:	53 95       	inc	r21
 302:	c9 f7       	brne	.-14     	; 0x2f6 <__addsf3x+0x52>
 304:	7e f4       	brtc	.+30     	; 0x324 <__addsf3x+0x80>
 306:	1f 16       	cp	r1, r31
 308:	ba 0b       	sbc	r27, r26
 30a:	62 0b       	sbc	r22, r18
 30c:	73 0b       	sbc	r23, r19
 30e:	84 0b       	sbc	r24, r20
 310:	ba f0       	brmi	.+46     	; 0x340 <__addsf3x+0x9c>
 312:	91 50       	subi	r25, 0x01	; 1
 314:	a1 f0       	breq	.+40     	; 0x33e <__addsf3x+0x9a>
 316:	ff 0f       	add	r31, r31
 318:	bb 1f       	adc	r27, r27
 31a:	66 1f       	adc	r22, r22
 31c:	77 1f       	adc	r23, r23
 31e:	88 1f       	adc	r24, r24
 320:	c2 f7       	brpl	.-16     	; 0x312 <__addsf3x+0x6e>
 322:	0e c0       	rjmp	.+28     	; 0x340 <__addsf3x+0x9c>
 324:	ba 0f       	add	r27, r26
 326:	62 1f       	adc	r22, r18
 328:	73 1f       	adc	r23, r19
 32a:	84 1f       	adc	r24, r20
 32c:	48 f4       	brcc	.+18     	; 0x340 <__addsf3x+0x9c>
 32e:	87 95       	ror	r24
 330:	77 95       	ror	r23
 332:	67 95       	ror	r22
 334:	b7 95       	ror	r27
 336:	f7 95       	ror	r31
 338:	9e 3f       	cpi	r25, 0xFE	; 254
 33a:	08 f0       	brcs	.+2      	; 0x33e <__addsf3x+0x9a>
 33c:	b0 cf       	rjmp	.-160    	; 0x29e <__addsf3+0x28>
 33e:	93 95       	inc	r25
 340:	88 0f       	add	r24, r24
 342:	08 f0       	brcs	.+2      	; 0x346 <__addsf3x+0xa2>
 344:	99 27       	eor	r25, r25
 346:	ee 0f       	add	r30, r30
 348:	97 95       	ror	r25
 34a:	87 95       	ror	r24
 34c:	08 95       	ret

0000034e <__fixunssfsi>:
 34e:	0e 94 43 02 	call	0x486	; 0x486 <__fp_splitA>
 352:	88 f0       	brcs	.+34     	; 0x376 <__fixunssfsi+0x28>
 354:	9f 57       	subi	r25, 0x7F	; 127
 356:	98 f0       	brcs	.+38     	; 0x37e <__fixunssfsi+0x30>
 358:	b9 2f       	mov	r27, r25
 35a:	99 27       	eor	r25, r25
 35c:	b7 51       	subi	r27, 0x17	; 23
 35e:	b0 f0       	brcs	.+44     	; 0x38c <__fixunssfsi+0x3e>
 360:	e1 f0       	breq	.+56     	; 0x39a <__fixunssfsi+0x4c>
 362:	66 0f       	add	r22, r22
 364:	77 1f       	adc	r23, r23
 366:	88 1f       	adc	r24, r24
 368:	99 1f       	adc	r25, r25
 36a:	1a f0       	brmi	.+6      	; 0x372 <__fixunssfsi+0x24>
 36c:	ba 95       	dec	r27
 36e:	c9 f7       	brne	.-14     	; 0x362 <__fixunssfsi+0x14>
 370:	14 c0       	rjmp	.+40     	; 0x39a <__fixunssfsi+0x4c>
 372:	b1 30       	cpi	r27, 0x01	; 1
 374:	91 f0       	breq	.+36     	; 0x39a <__fixunssfsi+0x4c>
 376:	0e 94 5d 02 	call	0x4ba	; 0x4ba <__fp_zero>
 37a:	b1 e0       	ldi	r27, 0x01	; 1
 37c:	08 95       	ret
 37e:	0c 94 5d 02 	jmp	0x4ba	; 0x4ba <__fp_zero>
 382:	67 2f       	mov	r22, r23
 384:	78 2f       	mov	r23, r24
 386:	88 27       	eor	r24, r24
 388:	b8 5f       	subi	r27, 0xF8	; 248
 38a:	39 f0       	breq	.+14     	; 0x39a <__fixunssfsi+0x4c>
 38c:	b9 3f       	cpi	r27, 0xF9	; 249
 38e:	cc f3       	brlt	.-14     	; 0x382 <__fixunssfsi+0x34>
 390:	86 95       	lsr	r24
 392:	77 95       	ror	r23
 394:	67 95       	ror	r22
 396:	b3 95       	inc	r27
 398:	d9 f7       	brne	.-10     	; 0x390 <__fixunssfsi+0x42>
 39a:	3e f4       	brtc	.+14     	; 0x3aa <__fixunssfsi+0x5c>
 39c:	90 95       	com	r25
 39e:	80 95       	com	r24
 3a0:	70 95       	com	r23
 3a2:	61 95       	neg	r22
 3a4:	7f 4f       	sbci	r23, 0xFF	; 255
 3a6:	8f 4f       	sbci	r24, 0xFF	; 255
 3a8:	9f 4f       	sbci	r25, 0xFF	; 255
 3aa:	08 95       	ret

000003ac <__floatunsisf>:
 3ac:	e8 94       	clt
 3ae:	09 c0       	rjmp	.+18     	; 0x3c2 <__floatsisf+0x12>

000003b0 <__floatsisf>:
 3b0:	97 fb       	bst	r25, 7
 3b2:	3e f4       	brtc	.+14     	; 0x3c2 <__floatsisf+0x12>
 3b4:	90 95       	com	r25
 3b6:	80 95       	com	r24
 3b8:	70 95       	com	r23
 3ba:	61 95       	neg	r22
 3bc:	7f 4f       	sbci	r23, 0xFF	; 255
 3be:	8f 4f       	sbci	r24, 0xFF	; 255
 3c0:	9f 4f       	sbci	r25, 0xFF	; 255
 3c2:	99 23       	and	r25, r25
 3c4:	a9 f0       	breq	.+42     	; 0x3f0 <__floatsisf+0x40>
 3c6:	f9 2f       	mov	r31, r25
 3c8:	96 e9       	ldi	r25, 0x96	; 150
 3ca:	bb 27       	eor	r27, r27
 3cc:	93 95       	inc	r25
 3ce:	f6 95       	lsr	r31
 3d0:	87 95       	ror	r24
 3d2:	77 95       	ror	r23
 3d4:	67 95       	ror	r22
 3d6:	b7 95       	ror	r27
 3d8:	f1 11       	cpse	r31, r1
 3da:	f8 cf       	rjmp	.-16     	; 0x3cc <__floatsisf+0x1c>
 3dc:	fa f4       	brpl	.+62     	; 0x41c <__EEPROM_REGION_LENGTH__+0x1c>
 3de:	bb 0f       	add	r27, r27
 3e0:	11 f4       	brne	.+4      	; 0x3e6 <__floatsisf+0x36>
 3e2:	60 ff       	sbrs	r22, 0
 3e4:	1b c0       	rjmp	.+54     	; 0x41c <__EEPROM_REGION_LENGTH__+0x1c>
 3e6:	6f 5f       	subi	r22, 0xFF	; 255
 3e8:	7f 4f       	sbci	r23, 0xFF	; 255
 3ea:	8f 4f       	sbci	r24, 0xFF	; 255
 3ec:	9f 4f       	sbci	r25, 0xFF	; 255
 3ee:	16 c0       	rjmp	.+44     	; 0x41c <__EEPROM_REGION_LENGTH__+0x1c>
 3f0:	88 23       	and	r24, r24
 3f2:	11 f0       	breq	.+4      	; 0x3f8 <__floatsisf+0x48>
 3f4:	96 e9       	ldi	r25, 0x96	; 150
 3f6:	11 c0       	rjmp	.+34     	; 0x41a <__EEPROM_REGION_LENGTH__+0x1a>
 3f8:	77 23       	and	r23, r23
 3fa:	21 f0       	breq	.+8      	; 0x404 <__EEPROM_REGION_LENGTH__+0x4>
 3fc:	9e e8       	ldi	r25, 0x8E	; 142
 3fe:	87 2f       	mov	r24, r23
 400:	76 2f       	mov	r23, r22
 402:	05 c0       	rjmp	.+10     	; 0x40e <__EEPROM_REGION_LENGTH__+0xe>
 404:	66 23       	and	r22, r22
 406:	71 f0       	breq	.+28     	; 0x424 <__EEPROM_REGION_LENGTH__+0x24>
 408:	96 e8       	ldi	r25, 0x86	; 134
 40a:	86 2f       	mov	r24, r22
 40c:	70 e0       	ldi	r23, 0x00	; 0
 40e:	60 e0       	ldi	r22, 0x00	; 0
 410:	2a f0       	brmi	.+10     	; 0x41c <__EEPROM_REGION_LENGTH__+0x1c>
 412:	9a 95       	dec	r25
 414:	66 0f       	add	r22, r22
 416:	77 1f       	adc	r23, r23
 418:	88 1f       	adc	r24, r24
 41a:	da f7       	brpl	.-10     	; 0x412 <__EEPROM_REGION_LENGTH__+0x12>
 41c:	88 0f       	add	r24, r24
 41e:	96 95       	lsr	r25
 420:	87 95       	ror	r24
 422:	97 f9       	bld	r25, 7
 424:	08 95       	ret

00000426 <__fp_inf>:
 426:	97 f9       	bld	r25, 7
 428:	9f 67       	ori	r25, 0x7F	; 127
 42a:	80 e8       	ldi	r24, 0x80	; 128
 42c:	70 e0       	ldi	r23, 0x00	; 0
 42e:	60 e0       	ldi	r22, 0x00	; 0
 430:	08 95       	ret

00000432 <__fp_nan>:
 432:	9f ef       	ldi	r25, 0xFF	; 255
 434:	80 ec       	ldi	r24, 0xC0	; 192
 436:	08 95       	ret

00000438 <__fp_pscA>:
 438:	00 24       	eor	r0, r0
 43a:	0a 94       	dec	r0
 43c:	16 16       	cp	r1, r22
 43e:	17 06       	cpc	r1, r23
 440:	18 06       	cpc	r1, r24
 442:	09 06       	cpc	r0, r25
 444:	08 95       	ret

00000446 <__fp_pscB>:
 446:	00 24       	eor	r0, r0
 448:	0a 94       	dec	r0
 44a:	12 16       	cp	r1, r18
 44c:	13 06       	cpc	r1, r19
 44e:	14 06       	cpc	r1, r20
 450:	05 06       	cpc	r0, r21
 452:	08 95       	ret

00000454 <__fp_round>:
 454:	09 2e       	mov	r0, r25
 456:	03 94       	inc	r0
 458:	00 0c       	add	r0, r0
 45a:	11 f4       	brne	.+4      	; 0x460 <__fp_round+0xc>
 45c:	88 23       	and	r24, r24
 45e:	52 f0       	brmi	.+20     	; 0x474 <__fp_round+0x20>
 460:	bb 0f       	add	r27, r27
 462:	40 f4       	brcc	.+16     	; 0x474 <__fp_round+0x20>
 464:	bf 2b       	or	r27, r31
 466:	11 f4       	brne	.+4      	; 0x46c <__fp_round+0x18>
 468:	60 ff       	sbrs	r22, 0
 46a:	04 c0       	rjmp	.+8      	; 0x474 <__fp_round+0x20>
 46c:	6f 5f       	subi	r22, 0xFF	; 255
 46e:	7f 4f       	sbci	r23, 0xFF	; 255
 470:	8f 4f       	sbci	r24, 0xFF	; 255
 472:	9f 4f       	sbci	r25, 0xFF	; 255
 474:	08 95       	ret

00000476 <__fp_split3>:
 476:	57 fd       	sbrc	r21, 7
 478:	90 58       	subi	r25, 0x80	; 128
 47a:	44 0f       	add	r20, r20
 47c:	55 1f       	adc	r21, r21
 47e:	59 f0       	breq	.+22     	; 0x496 <__fp_splitA+0x10>
 480:	5f 3f       	cpi	r21, 0xFF	; 255
 482:	71 f0       	breq	.+28     	; 0x4a0 <__fp_splitA+0x1a>
 484:	47 95       	ror	r20

00000486 <__fp_splitA>:
 486:	88 0f       	add	r24, r24
 488:	97 fb       	bst	r25, 7
 48a:	99 1f       	adc	r25, r25
 48c:	61 f0       	breq	.+24     	; 0x4a6 <__fp_splitA+0x20>
 48e:	9f 3f       	cpi	r25, 0xFF	; 255
 490:	79 f0       	breq	.+30     	; 0x4b0 <__fp_splitA+0x2a>
 492:	87 95       	ror	r24
 494:	08 95       	ret
 496:	12 16       	cp	r1, r18
 498:	13 06       	cpc	r1, r19
 49a:	14 06       	cpc	r1, r20
 49c:	55 1f       	adc	r21, r21
 49e:	f2 cf       	rjmp	.-28     	; 0x484 <__fp_split3+0xe>
 4a0:	46 95       	lsr	r20
 4a2:	f1 df       	rcall	.-30     	; 0x486 <__fp_splitA>
 4a4:	08 c0       	rjmp	.+16     	; 0x4b6 <__fp_splitA+0x30>
 4a6:	16 16       	cp	r1, r22
 4a8:	17 06       	cpc	r1, r23
 4aa:	18 06       	cpc	r1, r24
 4ac:	99 1f       	adc	r25, r25
 4ae:	f1 cf       	rjmp	.-30     	; 0x492 <__fp_splitA+0xc>
 4b0:	86 95       	lsr	r24
 4b2:	71 05       	cpc	r23, r1
 4b4:	61 05       	cpc	r22, r1
 4b6:	08 94       	sec
 4b8:	08 95       	ret

000004ba <__fp_zero>:
 4ba:	e8 94       	clt

000004bc <__fp_szero>:
 4bc:	bb 27       	eor	r27, r27
 4be:	66 27       	eor	r22, r22
 4c0:	77 27       	eor	r23, r23
 4c2:	cb 01       	movw	r24, r22
 4c4:	97 f9       	bld	r25, 7
 4c6:	08 95       	ret

000004c8 <__mulsf3>:
 4c8:	0e 94 77 02 	call	0x4ee	; 0x4ee <__mulsf3x>
 4cc:	0c 94 2a 02 	jmp	0x454	; 0x454 <__fp_round>
 4d0:	0e 94 1c 02 	call	0x438	; 0x438 <__fp_pscA>
 4d4:	38 f0       	brcs	.+14     	; 0x4e4 <__mulsf3+0x1c>
 4d6:	0e 94 23 02 	call	0x446	; 0x446 <__fp_pscB>
 4da:	20 f0       	brcs	.+8      	; 0x4e4 <__mulsf3+0x1c>
 4dc:	95 23       	and	r25, r21
 4de:	11 f0       	breq	.+4      	; 0x4e4 <__mulsf3+0x1c>
 4e0:	0c 94 13 02 	jmp	0x426	; 0x426 <__fp_inf>
 4e4:	0c 94 19 02 	jmp	0x432	; 0x432 <__fp_nan>
 4e8:	11 24       	eor	r1, r1
 4ea:	0c 94 5e 02 	jmp	0x4bc	; 0x4bc <__fp_szero>

000004ee <__mulsf3x>:
 4ee:	0e 94 3b 02 	call	0x476	; 0x476 <__fp_split3>
 4f2:	70 f3       	brcs	.-36     	; 0x4d0 <__mulsf3+0x8>

000004f4 <__mulsf3_pse>:
 4f4:	95 9f       	mul	r25, r21
 4f6:	c1 f3       	breq	.-16     	; 0x4e8 <__mulsf3+0x20>
 4f8:	95 0f       	add	r25, r21
 4fa:	50 e0       	ldi	r21, 0x00	; 0
 4fc:	55 1f       	adc	r21, r21
 4fe:	62 9f       	mul	r22, r18
 500:	f0 01       	movw	r30, r0
 502:	72 9f       	mul	r23, r18
 504:	bb 27       	eor	r27, r27
 506:	f0 0d       	add	r31, r0
 508:	b1 1d       	adc	r27, r1
 50a:	63 9f       	mul	r22, r19
 50c:	aa 27       	eor	r26, r26
 50e:	f0 0d       	add	r31, r0
 510:	b1 1d       	adc	r27, r1
 512:	aa 1f       	adc	r26, r26
 514:	64 9f       	mul	r22, r20
 516:	66 27       	eor	r22, r22
 518:	b0 0d       	add	r27, r0
 51a:	a1 1d       	adc	r26, r1
 51c:	66 1f       	adc	r22, r22
 51e:	82 9f       	mul	r24, r18
 520:	22 27       	eor	r18, r18
 522:	b0 0d       	add	r27, r0
 524:	a1 1d       	adc	r26, r1
 526:	62 1f       	adc	r22, r18
 528:	73 9f       	mul	r23, r19
 52a:	b0 0d       	add	r27, r0
 52c:	a1 1d       	adc	r26, r1
 52e:	62 1f       	adc	r22, r18
 530:	83 9f       	mul	r24, r19
 532:	a0 0d       	add	r26, r0
 534:	61 1d       	adc	r22, r1
 536:	22 1f       	adc	r18, r18
 538:	74 9f       	mul	r23, r20
 53a:	33 27       	eor	r19, r19
 53c:	a0 0d       	add	r26, r0
 53e:	61 1d       	adc	r22, r1
 540:	23 1f       	adc	r18, r19
 542:	84 9f       	mul	r24, r20
 544:	60 0d       	add	r22, r0
 546:	21 1d       	adc	r18, r1
 548:	82 2f       	mov	r24, r18
 54a:	76 2f       	mov	r23, r22
 54c:	6a 2f       	mov	r22, r26
 54e:	11 24       	eor	r1, r1
 550:	9f 57       	subi	r25, 0x7F	; 127
 552:	50 40       	sbci	r21, 0x00	; 0
 554:	9a f0       	brmi	.+38     	; 0x57c <__mulsf3_pse+0x88>
 556:	f1 f0       	breq	.+60     	; 0x594 <__mulsf3_pse+0xa0>
 558:	88 23       	and	r24, r24
 55a:	4a f0       	brmi	.+18     	; 0x56e <__mulsf3_pse+0x7a>
 55c:	ee 0f       	add	r30, r30
 55e:	ff 1f       	adc	r31, r31
 560:	bb 1f       	adc	r27, r27
 562:	66 1f       	adc	r22, r22
 564:	77 1f       	adc	r23, r23
 566:	88 1f       	adc	r24, r24
 568:	91 50       	subi	r25, 0x01	; 1
 56a:	50 40       	sbci	r21, 0x00	; 0
 56c:	a9 f7       	brne	.-22     	; 0x558 <__mulsf3_pse+0x64>
 56e:	9e 3f       	cpi	r25, 0xFE	; 254
 570:	51 05       	cpc	r21, r1
 572:	80 f0       	brcs	.+32     	; 0x594 <__mulsf3_pse+0xa0>
 574:	0c 94 13 02 	jmp	0x426	; 0x426 <__fp_inf>
 578:	0c 94 5e 02 	jmp	0x4bc	; 0x4bc <__fp_szero>
 57c:	5f 3f       	cpi	r21, 0xFF	; 255
 57e:	e4 f3       	brlt	.-8      	; 0x578 <__mulsf3_pse+0x84>
 580:	98 3e       	cpi	r25, 0xE8	; 232
 582:	d4 f3       	brlt	.-12     	; 0x578 <__mulsf3_pse+0x84>
 584:	86 95       	lsr	r24
 586:	77 95       	ror	r23
 588:	67 95       	ror	r22
 58a:	b7 95       	ror	r27
 58c:	f7 95       	ror	r31
 58e:	e7 95       	ror	r30
 590:	9f 5f       	subi	r25, 0xFF	; 255
 592:	c1 f7       	brne	.-16     	; 0x584 <__mulsf3_pse+0x90>
 594:	fe 2b       	or	r31, r30
 596:	88 0f       	add	r24, r24
 598:	91 1d       	adc	r25, r1
 59a:	96 95       	lsr	r25
 59c:	87 95       	ror	r24
 59e:	97 f9       	bld	r25, 7
 5a0:	08 95       	ret

000005a2 <_exit>:
 5a2:	f8 94       	cli

000005a4 <__stop_program>:
 5a4:	ff cf       	rjmp	.-2      	; 0x5a4 <__stop_program>
