---
tags : [PPC , DDR]
---


[timing](http://www.hardwaresecrets.com/understanding-ram-timings/)
[ddr3](http://bbs.ednchina.com/BLOG_ARTICLE_3015592.HTM)
DDR_WRLVL_CNTL[WRLVL_START] 第一次采样使用的 DQS_ADJUST

Burst chop mode : bl 8 / bc 4

额外的 latency ： write latency 、
adjust ： clk_adjust 、 

WR_DATA_DELAY field is ignored by memory controller when DDR3 is used and write-levelling is enabled. 


### 0. ddr 初始化

（内容 ： ddr初始化内容，p1020 的 ddr 基础初始化）

### 1. 内存基本设置

（内容：ddr 基础参数，在 p1020 如何配置）

一般数字“A-B-C-D”分别对应的参数是“tCL-tRCD-tRP-tRAS”，它们的含义依次为：

- **CAS Latency Control（tCL）**内存CAS延迟时间，“内存读写操作前列地址控制器的潜伏时间”。
内存是根据行和列寻址的，当请求触发后，最初是tRAS（Activeto Precharge Delay），预充电后，内存才真正开始初始化RAS。一旦tRAS激活后，RAS（Row Address Strobe ）开始进行需要数据的寻址。首先是行地址，然后初始化tRCD，周期结束，接着通过CAS访问所需数据的精确十六进制地址。期间从CAS开始到CAS结束就是CAS延迟。所以CAS是找到数据的最后一个步骤，也是内存参数中最重要的。
- **RAS－to－CAS Delay（tRCD）** ，内存行地址传输到列地址的延迟时间，"行寻址到列寻址延迟时间"。nside the memory, the process of accessing the stored data is accomplished by first activating the row then the column where it is located. tRCD is the time required between the memory controller asserting a row address strobe (RAS), and then asserting a column address strobe (CAS) during the subsequent read or write command  
- **RAS Precharge Delay（tRP）**，内存行地址选通脉冲预充电时间。RAS Precharge time , tRP is the number of clock cycles needed to terminate access to an open row of memory, and open access to the next row.
- **Row Active Delay（tRAS）**，内存行地址选通延迟。tRAS is the minimum number of clock cycles needed to access a certain row of data in the memory between the data request (Active) and the Precharge command.
- **CMD: Command Rate**: The time it takes between the memory chip having been activated and when the first command may be sent to the memory. Sometimes this value is not announced. It usually is T1 (1 clock cycle) or T2 (2 clock cycles).


- tCL：列寻址所需要的时钟周期（周期的数量表示延迟的长短）
- tRCD：行寻址和列寻址时钟周期的差值
- tRP：在下一个存储周期到来前，预充电需要的时钟周期
- tRAS：对某行的数据进行存储时，从操作开始到寻址结束需要的总时间周期

- CL: CAS Latency. The time it takes between a command having been sent to the memory and when it begins to reply to it. It is the time it takes between the processor asking for some data from the memory and then returning it.
- tRCD: RAS to CAS Delay. The time it takes between the activation of the line (RAS) and the column (CAS) where the data are stored in the matrix.
- tRP: RAS Precharge. The time it takes between disabling the access to a line of data and the beginning of the access to another line of data.
- tRAS: Active to Precharge Delay. How long the memory has to wait until the next access to the memory can be initiated.

Read more at http://www.hardwaresecrets.com/understanding-ram-timings/#aXF7tojX8APxUwID.99

1h/2h/3h timing
Puts Addr/Cmd signals on the bus for 2 or 3 clock cycles instead of 1

存储流程

- 首先，行地址信息会被送到DRAM中，经历了tRCD这段时间之后，行地址已经进行了“选通”。
- 由于现今的存储器一般是SDRAM，我们可以一次提取多个列信息，而每一次读取需要tCAS(R)这么多的时间。
- 当列操作结束时，DRAM需要tRP这么多的时间进行预充电，以便为下一次存取操作做准备。

- 在正常操作前，DDR内存必须要以预先定义的方式进行上电和初始化。
- 在进行读/写操作前，需要激活/打开存储体的一个特定行(基本上是激活并增强该行的信号)，待操作完成后，若不再需要访问该行，则可对其进行预充电操作或将其关闭。
- DDR内存需要定期刷新，这样其内容才不会丢失。
- DDR3内存的预取缓冲区大小为8n(即每个内存访问周期8个数据字)。n指I/O接口的大小。


### 2. DDR3 fly by

（内容：什么是 fly by，优点，引入的问题和解决办法，p1020 中读写平衡的配置）

fly-by （飞越式）
Fly_by拓扑结构其实就是菊花链拓扑结构
Fly_by拓扑是针对DDR3的时钟、地址、控制和命令信号而言，数据信号就不存在fly-ly拓扑
这种结构要求主干线到各颗粒的分支尽量短（上图红色部分，时钟信号<150mil，其他信号<200mil最好），且在末端采用上拉电阻到Vtt，
将命令和地址信号发送到内存模块，从而以更高的速度提供更好的信号完整性。

ddr 采用T型拓扑结构，我们又叫等臂分支结构，T型两端的分支需要等长，等长就意味着需要绕线，绕线就需要大量的走线空间，这种拓扑结构由于容性负载限制，无法支持较高的信号传输速率以及数量较多的内存模块。信号在被发送到各个内存模块前会先到达一个中心节点，从而限制了走线长度变动的可能性，使走线长度局限到较短的路径。该拓扑结构无法可靠地支持较高的信号传输速率，是因为在增加内存容量时，会出现多个stub且信号可检测到的容性负载也会增加。

如果DDR3颗粒负载数量多的话（通常>4片），采用fly_by的拓扑结构信号质量总体会比T型结构好，但如果颗粒数量比较少（通常<4片），那么这2种拓扑的信号质量总体上就没有太大的差别

下图三是同样接了18片颗粒的情况下最好信号的仿真眼图对比，采用fly_by的结果明显好于T型拓扑的结果。

主控芯片不支持读写平衡功能，既然不支持读写平衡功能，那么这个设计就不能使用Fly_by的拓扑结构

整平技术，使各个内存模块接口的数据选通与时钟信号对齐。
写入均衡(Write leveling)和读取均衡(Read leveling) 机制，以补偿由FLY_BY拓扑结构造成的倾斜。

### 3. 其它功能

**ZQ校准** 
为了提高信号完整性，并增强输出信号强度，DDR内存中引入了终端电阻和输出驱动器。为了在温度和电压发生变化的情况下仍能保持信号完整性，就需要对这些终端电阻和输出驱动器进行定期校准。
偏差会缩短有效数据窗口，并降低数据传输的可靠性。
DDR2内存的输出驱动器一般置于芯片外，只在初始化过程中随机校准一次，因此这种被称为“片外驱动校准(OCD)”的校准序列仅用于校准片外输出驱动器。DDR2内存无法支持ODT校准模式。
DDR3内存中引入ODT和片上输出驱动器。DDR3内存中新增了ZQ专用脚，在ZQ管脚与地面之间接有一个240Ω±1％容差的外部参考电阻，便于进行校准。当内存模块收到ZQ校准命令时，片上校准引擎便启动校准序列。在DDR3内存的初始化阶段会进行初始ZQ校准，之后会定期进行短时ZQ校准，以补偿运行温度和电压漂移造成的信号波动。


采用专用ZQ管脚和ZQ校准序列并配合片上校准引擎来校验片内终结器(ODT)电路和输出驱动器。

支持动态ODT特性，以提高写入操作的信号完整性。

**动态ODT** 为了提高数据总线上的信号完整性，DDR3内存中新增了一个特性，可以在不设置模式寄存器值的情况下修改ODT电阻。

专用复位管脚 DDR3内存有一个专用的复位管脚，若出现错误情况会异步复位内存的内部状态。 低功耗模式 为了在不使用状态下节省电力，DDR3内存也与DDR2内存一样支持节电模式和自刷新模式。在自刷新模式下，DDR3内存可以在系统其他部分处于关闭状态时仍保证数据不丢失。

### 4. DDR init/configure in P1020

区分 2/3  ，流程

ddr mode register

ecc
 
On-die-termination (ODT) 作用 减少信号反射

ddr 芯片
The ODT function is not available during Self Refresh. 

burst ， 预取

uboot 初始化 ddr：

initdram() 
fsl_ddr_sdram(),fixed_sdram()
<省略：从 eeprom 读取预配置好的的 ddr 参数>
fsl_ddr_compute()
fsl_ddr_set_memctl_regs()

fsl_ddr_set_lawbar()(和 ddr 初始化无关了)



### 5. QCVS 自动调试内存参数

codewarrior

### 6. DDR chip

burst length，type，order

### q

DLL reset and ODC calibration

rtt_nom 和 rtt_wr 的区别




〈对于所有数据传输而言，内存地址可划分为存储体地址、行地址和列地址。DDR内存的性能优势主要体现在其预取架构和突发式操作上。〉