Classic Timing Analyzer report for serial_1
Mon Aug 30 23:37:58 2010
Quartus II Version 9.0 Build 235 06/17/2009 Service Pack 2 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Timing Analyzer Settings
  4. Clock Settings Summary
  5. Parallel Compilation
  6. Clock Setup: 'clk'
  7. Clock Hold: 'clk'
  8. tsu
  9. tco
 10. th
 11. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2009 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                                                                                                                                       ;
+------------------------------+------------------------------------------+---------------+----------------------------------+------------+--------------+------------+----------+--------------+
; Type                         ; Slack                                    ; Required Time ; Actual Time                      ; From       ; To           ; From Clock ; To Clock ; Failed Paths ;
+------------------------------+------------------------------------------+---------------+----------------------------------+------------+--------------+------------+----------+--------------+
; Worst-case tsu               ; N/A                                      ; None          ; 2.344 ns                         ; rst        ; cnt_delay[9] ; --         ; clk      ; 0            ;
; Worst-case tco               ; N/A                                      ; None          ; 19.598 ns                        ; rxd_buf[1] ; seg_data[1]  ; clk        ; --       ; 0            ;
; Worst-case th                ; N/A                                      ; None          ; -0.007 ns                        ; rst        ; clkbaud8x    ; --         ; clk      ; 0            ;
; Clock Setup: 'clk'           ; N/A                                      ; None          ; 153.54 MHz ( period = 6.513 ns ) ; key_entry2 ; key_entry1   ; clk        ; clk      ; 0            ;
; Clock Hold: 'clk'            ; Not operational: Clock Skew > Data Delay ; None          ; N/A                              ; key_entry1 ; key_entry2   ; clk        ; clk      ; 8            ;
; Total number of failed paths ;                                          ;               ;                                  ;            ;              ;            ;          ; 8            ;
+------------------------------+------------------------------------------+---------------+----------------------------------+------------+--------------+------------+----------+--------------+


+--------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings                                                                                           ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+
; Option                                                              ; Setting            ; From ; To ; Entity Name ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+
; Device Name                                                         ; EP2C8Q208C8        ;      ;    ;             ;
; Timing Models                                                       ; Final              ;      ;    ;             ;
; Default hold multicycle                                             ; Same as Multicycle ;      ;    ;             ;
; Cut paths between unrelated clock domains                           ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                              ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                                      ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                                    ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                               ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements                             ; On                 ;      ;    ;             ;
; Enable Recovery/Removal analysis                                    ; Off                ;      ;    ;             ;
; Enable Clock Latency                                                ; Off                ;      ;    ;             ;
; Use TimeQuest Timing Analyzer                                       ; Off                ;      ;    ;             ;
; Minimum Core Junction Temperature                                   ; 0                  ;      ;    ;             ;
; Maximum Core Junction Temperature                                   ; 85                 ;      ;    ;             ;
; Number of source nodes to report per destination node               ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                               ; 10                 ;      ;    ;             ;
; Number of paths to report                                           ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                                        ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                              ; Off                ;      ;    ;             ;
; Report IO Paths Separately                                          ; Off                ;      ;    ;             ;
; Perform Multicorner Analysis                                        ; On                 ;      ;    ;             ;
; Reports the worst-case path for each clock domain and analysis      ; Off                ;      ;    ;             ;
; Removes common clock path pessimism (CCPP) during slack computation ; Off                ;      ;    ;             ;
; Output I/O Timing Endpoint                                          ; Near End           ;      ;    ;             ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary                                                                                                                                                             ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type     ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; clk             ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 2           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 1           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2 processors           ;   0.0%      ;
+----------------------------+-------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'clk'                                                                                                                                                                                                                            ;
+-----------------------------------------+-----------------------------------------------------+------------------+----------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack                                   ; Actual fmax (period)                                ; From             ; To             ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-----------------------------------------+-----------------------------------------------------+------------------+----------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; N/A                                     ; 153.54 MHz ( period = 6.513 ns )                    ; key_entry2       ; key_entry1     ; clk        ; clk      ; None                        ; None                      ; 1.611 ns                ;
; N/A                                     ; 167.08 MHz ( period = 5.985 ns )                    ; state_tras[3]    ; txd_reg        ; clk        ; clk      ; None                        ; None                      ; 5.721 ns                ;
; N/A                                     ; 167.31 MHz ( period = 5.977 ns )                    ; div_reg[4]       ; div_reg[7]     ; clk        ; clk      ; None                        ; None                      ; 5.713 ns                ;
; N/A                                     ; 167.31 MHz ( period = 5.977 ns )                    ; div_reg[4]       ; div_reg[4]     ; clk        ; clk      ; None                        ; None                      ; 5.713 ns                ;
; N/A                                     ; 167.31 MHz ( period = 5.977 ns )                    ; div_reg[4]       ; div_reg[6]     ; clk        ; clk      ; None                        ; None                      ; 5.713 ns                ;
; N/A                                     ; 167.31 MHz ( period = 5.977 ns )                    ; div_reg[4]       ; div_reg[5]     ; clk        ; clk      ; None                        ; None                      ; 5.713 ns                ;
; N/A                                     ; 167.31 MHz ( period = 5.977 ns )                    ; div_reg[4]       ; div_reg[15]    ; clk        ; clk      ; None                        ; None                      ; 5.713 ns                ;
; N/A                                     ; 167.31 MHz ( period = 5.977 ns )                    ; div_reg[4]       ; div_reg[14]    ; clk        ; clk      ; None                        ; None                      ; 5.713 ns                ;
; N/A                                     ; 167.31 MHz ( period = 5.977 ns )                    ; div_reg[4]       ; div_reg[13]    ; clk        ; clk      ; None                        ; None                      ; 5.713 ns                ;
; N/A                                     ; 167.31 MHz ( period = 5.977 ns )                    ; div_reg[4]       ; div_reg[12]    ; clk        ; clk      ; None                        ; None                      ; 5.713 ns                ;
; N/A                                     ; 167.31 MHz ( period = 5.977 ns )                    ; div_reg[4]       ; div_reg[10]    ; clk        ; clk      ; None                        ; None                      ; 5.713 ns                ;
; N/A                                     ; 167.31 MHz ( period = 5.977 ns )                    ; div_reg[4]       ; div_reg[9]     ; clk        ; clk      ; None                        ; None                      ; 5.713 ns                ;
; N/A                                     ; 167.31 MHz ( period = 5.977 ns )                    ; div_reg[4]       ; div_reg[8]     ; clk        ; clk      ; None                        ; None                      ; 5.713 ns                ;
; N/A                                     ; 167.31 MHz ( period = 5.977 ns )                    ; div_reg[4]       ; div_reg[11]    ; clk        ; clk      ; None                        ; None                      ; 5.713 ns                ;
; N/A                                     ; 167.31 MHz ( period = 5.977 ns )                    ; div_reg[4]       ; div_reg[1]     ; clk        ; clk      ; None                        ; None                      ; 5.713 ns                ;
; N/A                                     ; 167.31 MHz ( period = 5.977 ns )                    ; div_reg[4]       ; div_reg[2]     ; clk        ; clk      ; None                        ; None                      ; 5.713 ns                ;
; N/A                                     ; 167.31 MHz ( period = 5.977 ns )                    ; div_reg[4]       ; div_reg[0]     ; clk        ; clk      ; None                        ; None                      ; 5.713 ns                ;
; N/A                                     ; 167.31 MHz ( period = 5.977 ns )                    ; div_reg[4]       ; div_reg[3]     ; clk        ; clk      ; None                        ; None                      ; 5.713 ns                ;
; N/A                                     ; 167.64 MHz ( period = 5.965 ns )                    ; div8_tras_reg[1] ; txd_reg        ; clk        ; clk      ; None                        ; None                      ; 5.701 ns                ;
; N/A                                     ; 167.90 MHz ( period = 5.956 ns )                    ; state_tras[2]    ; txd_reg        ; clk        ; clk      ; None                        ; None                      ; 5.692 ns                ;
; N/A                                     ; 169.35 MHz ( period = 5.905 ns )                    ; state_tras[3]    ; trasstart      ; clk        ; clk      ; None                        ; None                      ; 5.641 ns                ;
; N/A                                     ; 170.18 MHz ( period = 5.876 ns )                    ; state_tras[2]    ; trasstart      ; clk        ; clk      ; None                        ; None                      ; 5.612 ns                ;
; N/A                                     ; 172.41 MHz ( period = 5.800 ns )                    ; state_tras[1]    ; txd_reg        ; clk        ; clk      ; None                        ; None                      ; 5.536 ns                ;
; N/A                                     ; 172.41 MHz ( period = 5.800 ns )                    ; div8_tras_reg[0] ; txd_reg        ; clk        ; clk      ; None                        ; None                      ; 5.536 ns                ;
; N/A                                     ; 174.70 MHz ( period = 5.724 ns )                    ; div_reg[6]       ; div_reg[7]     ; clk        ; clk      ; None                        ; None                      ; 5.460 ns                ;
; N/A                                     ; 174.70 MHz ( period = 5.724 ns )                    ; div_reg[6]       ; div_reg[4]     ; clk        ; clk      ; None                        ; None                      ; 5.460 ns                ;
; N/A                                     ; 174.70 MHz ( period = 5.724 ns )                    ; div_reg[6]       ; div_reg[6]     ; clk        ; clk      ; None                        ; None                      ; 5.460 ns                ;
; N/A                                     ; 174.70 MHz ( period = 5.724 ns )                    ; div_reg[6]       ; div_reg[5]     ; clk        ; clk      ; None                        ; None                      ; 5.460 ns                ;
; N/A                                     ; 174.70 MHz ( period = 5.724 ns )                    ; div_reg[6]       ; div_reg[15]    ; clk        ; clk      ; None                        ; None                      ; 5.460 ns                ;
; N/A                                     ; 174.70 MHz ( period = 5.724 ns )                    ; div_reg[6]       ; div_reg[14]    ; clk        ; clk      ; None                        ; None                      ; 5.460 ns                ;
; N/A                                     ; 174.70 MHz ( period = 5.724 ns )                    ; div_reg[6]       ; div_reg[13]    ; clk        ; clk      ; None                        ; None                      ; 5.460 ns                ;
; N/A                                     ; 174.70 MHz ( period = 5.724 ns )                    ; div_reg[6]       ; div_reg[12]    ; clk        ; clk      ; None                        ; None                      ; 5.460 ns                ;
; N/A                                     ; 174.70 MHz ( period = 5.724 ns )                    ; div_reg[6]       ; div_reg[10]    ; clk        ; clk      ; None                        ; None                      ; 5.460 ns                ;
; N/A                                     ; 174.70 MHz ( period = 5.724 ns )                    ; div_reg[6]       ; div_reg[9]     ; clk        ; clk      ; None                        ; None                      ; 5.460 ns                ;
; N/A                                     ; 174.70 MHz ( period = 5.724 ns )                    ; div_reg[6]       ; div_reg[8]     ; clk        ; clk      ; None                        ; None                      ; 5.460 ns                ;
; N/A                                     ; 174.70 MHz ( period = 5.724 ns )                    ; div_reg[6]       ; div_reg[11]    ; clk        ; clk      ; None                        ; None                      ; 5.460 ns                ;
; N/A                                     ; 174.70 MHz ( period = 5.724 ns )                    ; div_reg[6]       ; div_reg[1]     ; clk        ; clk      ; None                        ; None                      ; 5.460 ns                ;
; N/A                                     ; 174.70 MHz ( period = 5.724 ns )                    ; div_reg[6]       ; div_reg[2]     ; clk        ; clk      ; None                        ; None                      ; 5.460 ns                ;
; N/A                                     ; 174.70 MHz ( period = 5.724 ns )                    ; div_reg[6]       ; div_reg[0]     ; clk        ; clk      ; None                        ; None                      ; 5.460 ns                ;
; N/A                                     ; 174.70 MHz ( period = 5.724 ns )                    ; div_reg[6]       ; div_reg[3]     ; clk        ; clk      ; None                        ; None                      ; 5.460 ns                ;
; N/A                                     ; 174.83 MHz ( period = 5.720 ns )                    ; state_tras[1]    ; trasstart      ; clk        ; clk      ; None                        ; None                      ; 5.456 ns                ;
; N/A                                     ; 176.37 MHz ( period = 5.670 ns )                    ; cnt_delay[14]    ; cnt_delay[18]  ; clk        ; clk      ; None                        ; None                      ; 5.406 ns                ;
; N/A                                     ; 176.37 MHz ( period = 5.670 ns )                    ; cnt_delay[14]    ; cnt_delay[19]  ; clk        ; clk      ; None                        ; None                      ; 5.406 ns                ;
; N/A                                     ; 176.37 MHz ( period = 5.670 ns )                    ; cnt_delay[14]    ; cnt_delay[13]  ; clk        ; clk      ; None                        ; None                      ; 5.406 ns                ;
; N/A                                     ; 176.37 MHz ( period = 5.670 ns )                    ; cnt_delay[14]    ; cnt_delay[10]  ; clk        ; clk      ; None                        ; None                      ; 5.406 ns                ;
; N/A                                     ; 176.37 MHz ( period = 5.670 ns )                    ; cnt_delay[14]    ; cnt_delay[12]  ; clk        ; clk      ; None                        ; None                      ; 5.406 ns                ;
; N/A                                     ; 176.37 MHz ( period = 5.670 ns )                    ; cnt_delay[14]    ; cnt_delay[14]  ; clk        ; clk      ; None                        ; None                      ; 5.406 ns                ;
; N/A                                     ; 176.37 MHz ( period = 5.670 ns )                    ; cnt_delay[14]    ; cnt_delay[15]  ; clk        ; clk      ; None                        ; None                      ; 5.406 ns                ;
; N/A                                     ; 176.37 MHz ( period = 5.670 ns )                    ; cnt_delay[14]    ; cnt_delay[11]  ; clk        ; clk      ; None                        ; None                      ; 5.406 ns                ;
; N/A                                     ; 176.37 MHz ( period = 5.670 ns )                    ; cnt_delay[14]    ; cnt_delay[17]  ; clk        ; clk      ; None                        ; None                      ; 5.406 ns                ;
; N/A                                     ; 176.37 MHz ( period = 5.670 ns )                    ; cnt_delay[14]    ; cnt_delay[16]  ; clk        ; clk      ; None                        ; None                      ; 5.406 ns                ;
; N/A                                     ; 176.74 MHz ( period = 5.658 ns )                    ; state_tras[0]    ; txd_reg        ; clk        ; clk      ; None                        ; None                      ; 5.394 ns                ;
; N/A                                     ; 177.94 MHz ( period = 5.620 ns )                    ; div_reg[13]      ; div_reg[7]     ; clk        ; clk      ; None                        ; None                      ; 5.356 ns                ;
; N/A                                     ; 177.94 MHz ( period = 5.620 ns )                    ; div_reg[13]      ; div_reg[4]     ; clk        ; clk      ; None                        ; None                      ; 5.356 ns                ;
; N/A                                     ; 177.94 MHz ( period = 5.620 ns )                    ; div_reg[13]      ; div_reg[6]     ; clk        ; clk      ; None                        ; None                      ; 5.356 ns                ;
; N/A                                     ; 177.94 MHz ( period = 5.620 ns )                    ; div_reg[13]      ; div_reg[5]     ; clk        ; clk      ; None                        ; None                      ; 5.356 ns                ;
; N/A                                     ; 177.94 MHz ( period = 5.620 ns )                    ; div_reg[13]      ; div_reg[15]    ; clk        ; clk      ; None                        ; None                      ; 5.356 ns                ;
; N/A                                     ; 177.94 MHz ( period = 5.620 ns )                    ; div_reg[13]      ; div_reg[14]    ; clk        ; clk      ; None                        ; None                      ; 5.356 ns                ;
; N/A                                     ; 177.94 MHz ( period = 5.620 ns )                    ; div_reg[13]      ; div_reg[13]    ; clk        ; clk      ; None                        ; None                      ; 5.356 ns                ;
; N/A                                     ; 177.94 MHz ( period = 5.620 ns )                    ; div_reg[13]      ; div_reg[12]    ; clk        ; clk      ; None                        ; None                      ; 5.356 ns                ;
; N/A                                     ; 177.94 MHz ( period = 5.620 ns )                    ; div_reg[13]      ; div_reg[10]    ; clk        ; clk      ; None                        ; None                      ; 5.356 ns                ;
; N/A                                     ; 177.94 MHz ( period = 5.620 ns )                    ; div_reg[13]      ; div_reg[9]     ; clk        ; clk      ; None                        ; None                      ; 5.356 ns                ;
; N/A                                     ; 177.94 MHz ( period = 5.620 ns )                    ; div_reg[13]      ; div_reg[8]     ; clk        ; clk      ; None                        ; None                      ; 5.356 ns                ;
; N/A                                     ; 177.94 MHz ( period = 5.620 ns )                    ; div_reg[13]      ; div_reg[11]    ; clk        ; clk      ; None                        ; None                      ; 5.356 ns                ;
; N/A                                     ; 177.94 MHz ( period = 5.620 ns )                    ; div_reg[13]      ; div_reg[1]     ; clk        ; clk      ; None                        ; None                      ; 5.356 ns                ;
; N/A                                     ; 177.94 MHz ( period = 5.620 ns )                    ; div_reg[13]      ; div_reg[2]     ; clk        ; clk      ; None                        ; None                      ; 5.356 ns                ;
; N/A                                     ; 177.94 MHz ( period = 5.620 ns )                    ; div_reg[13]      ; div_reg[0]     ; clk        ; clk      ; None                        ; None                      ; 5.356 ns                ;
; N/A                                     ; 177.94 MHz ( period = 5.620 ns )                    ; div_reg[13]      ; div_reg[3]     ; clk        ; clk      ; None                        ; None                      ; 5.356 ns                ;
; N/A                                     ; 178.22 MHz ( period = 5.611 ns )                    ; div_reg[7]       ; div_reg[7]     ; clk        ; clk      ; None                        ; None                      ; 5.347 ns                ;
; N/A                                     ; 178.22 MHz ( period = 5.611 ns )                    ; div_reg[7]       ; div_reg[4]     ; clk        ; clk      ; None                        ; None                      ; 5.347 ns                ;
; N/A                                     ; 178.22 MHz ( period = 5.611 ns )                    ; div_reg[7]       ; div_reg[6]     ; clk        ; clk      ; None                        ; None                      ; 5.347 ns                ;
; N/A                                     ; 178.22 MHz ( period = 5.611 ns )                    ; div_reg[7]       ; div_reg[5]     ; clk        ; clk      ; None                        ; None                      ; 5.347 ns                ;
; N/A                                     ; 178.22 MHz ( period = 5.611 ns )                    ; div_reg[7]       ; div_reg[15]    ; clk        ; clk      ; None                        ; None                      ; 5.347 ns                ;
; N/A                                     ; 178.22 MHz ( period = 5.611 ns )                    ; div_reg[7]       ; div_reg[14]    ; clk        ; clk      ; None                        ; None                      ; 5.347 ns                ;
; N/A                                     ; 178.22 MHz ( period = 5.611 ns )                    ; div_reg[7]       ; div_reg[13]    ; clk        ; clk      ; None                        ; None                      ; 5.347 ns                ;
; N/A                                     ; 178.22 MHz ( period = 5.611 ns )                    ; div_reg[7]       ; div_reg[12]    ; clk        ; clk      ; None                        ; None                      ; 5.347 ns                ;
; N/A                                     ; 178.22 MHz ( period = 5.611 ns )                    ; div_reg[7]       ; div_reg[10]    ; clk        ; clk      ; None                        ; None                      ; 5.347 ns                ;
; N/A                                     ; 178.22 MHz ( period = 5.611 ns )                    ; div_reg[7]       ; div_reg[9]     ; clk        ; clk      ; None                        ; None                      ; 5.347 ns                ;
; N/A                                     ; 178.22 MHz ( period = 5.611 ns )                    ; div_reg[7]       ; div_reg[8]     ; clk        ; clk      ; None                        ; None                      ; 5.347 ns                ;
; N/A                                     ; 178.22 MHz ( period = 5.611 ns )                    ; div_reg[7]       ; div_reg[11]    ; clk        ; clk      ; None                        ; None                      ; 5.347 ns                ;
; N/A                                     ; 178.22 MHz ( period = 5.611 ns )                    ; div_reg[7]       ; div_reg[1]     ; clk        ; clk      ; None                        ; None                      ; 5.347 ns                ;
; N/A                                     ; 178.22 MHz ( period = 5.611 ns )                    ; div_reg[7]       ; div_reg[2]     ; clk        ; clk      ; None                        ; None                      ; 5.347 ns                ;
; N/A                                     ; 178.22 MHz ( period = 5.611 ns )                    ; div_reg[7]       ; div_reg[0]     ; clk        ; clk      ; None                        ; None                      ; 5.347 ns                ;
; N/A                                     ; 178.22 MHz ( period = 5.611 ns )                    ; div_reg[7]       ; div_reg[3]     ; clk        ; clk      ; None                        ; None                      ; 5.347 ns                ;
; N/A                                     ; 178.99 MHz ( period = 5.587 ns )                    ; state_tras[2]    ; txd_buf[6]     ; clk        ; clk      ; None                        ; None                      ; 5.298 ns                ;
; N/A                                     ; 179.12 MHz ( period = 5.583 ns )                    ; div_reg[14]      ; div_reg[7]     ; clk        ; clk      ; None                        ; None                      ; 5.319 ns                ;
; N/A                                     ; 179.12 MHz ( period = 5.583 ns )                    ; div_reg[14]      ; div_reg[4]     ; clk        ; clk      ; None                        ; None                      ; 5.319 ns                ;
; N/A                                     ; 179.12 MHz ( period = 5.583 ns )                    ; div_reg[14]      ; div_reg[6]     ; clk        ; clk      ; None                        ; None                      ; 5.319 ns                ;
; N/A                                     ; 179.12 MHz ( period = 5.583 ns )                    ; div_reg[14]      ; div_reg[5]     ; clk        ; clk      ; None                        ; None                      ; 5.319 ns                ;
; N/A                                     ; 179.12 MHz ( period = 5.583 ns )                    ; div_reg[14]      ; div_reg[15]    ; clk        ; clk      ; None                        ; None                      ; 5.319 ns                ;
; N/A                                     ; 179.12 MHz ( period = 5.583 ns )                    ; div_reg[14]      ; div_reg[14]    ; clk        ; clk      ; None                        ; None                      ; 5.319 ns                ;
; N/A                                     ; 179.12 MHz ( period = 5.583 ns )                    ; div_reg[14]      ; div_reg[13]    ; clk        ; clk      ; None                        ; None                      ; 5.319 ns                ;
; N/A                                     ; 179.12 MHz ( period = 5.583 ns )                    ; div_reg[14]      ; div_reg[12]    ; clk        ; clk      ; None                        ; None                      ; 5.319 ns                ;
; N/A                                     ; 179.12 MHz ( period = 5.583 ns )                    ; div_reg[14]      ; div_reg[10]    ; clk        ; clk      ; None                        ; None                      ; 5.319 ns                ;
; N/A                                     ; 179.12 MHz ( period = 5.583 ns )                    ; div_reg[14]      ; div_reg[9]     ; clk        ; clk      ; None                        ; None                      ; 5.319 ns                ;
; N/A                                     ; 179.12 MHz ( period = 5.583 ns )                    ; div_reg[14]      ; div_reg[8]     ; clk        ; clk      ; None                        ; None                      ; 5.319 ns                ;
; N/A                                     ; 179.12 MHz ( period = 5.583 ns )                    ; div_reg[14]      ; div_reg[11]    ; clk        ; clk      ; None                        ; None                      ; 5.319 ns                ;
; N/A                                     ; 179.12 MHz ( period = 5.583 ns )                    ; div_reg[14]      ; div_reg[1]     ; clk        ; clk      ; None                        ; None                      ; 5.319 ns                ;
; N/A                                     ; 179.12 MHz ( period = 5.583 ns )                    ; div_reg[14]      ; div_reg[2]     ; clk        ; clk      ; None                        ; None                      ; 5.319 ns                ;
; N/A                                     ; 179.12 MHz ( period = 5.583 ns )                    ; div_reg[14]      ; div_reg[0]     ; clk        ; clk      ; None                        ; None                      ; 5.319 ns                ;
; N/A                                     ; 179.12 MHz ( period = 5.583 ns )                    ; div_reg[14]      ; div_reg[3]     ; clk        ; clk      ; None                        ; None                      ; 5.319 ns                ;
; N/A                                     ; 179.28 MHz ( period = 5.578 ns )                    ; state_tras[0]    ; trasstart      ; clk        ; clk      ; None                        ; None                      ; 5.314 ns                ;
; N/A                                     ; 180.15 MHz ( period = 5.551 ns )                    ; cnt_delay[15]    ; cnt_delay[18]  ; clk        ; clk      ; None                        ; None                      ; 5.287 ns                ;
; N/A                                     ; 180.15 MHz ( period = 5.551 ns )                    ; cnt_delay[15]    ; cnt_delay[19]  ; clk        ; clk      ; None                        ; None                      ; 5.287 ns                ;
; N/A                                     ; 180.15 MHz ( period = 5.551 ns )                    ; cnt_delay[15]    ; cnt_delay[13]  ; clk        ; clk      ; None                        ; None                      ; 5.287 ns                ;
; N/A                                     ; 180.15 MHz ( period = 5.551 ns )                    ; cnt_delay[15]    ; cnt_delay[10]  ; clk        ; clk      ; None                        ; None                      ; 5.287 ns                ;
; N/A                                     ; 180.15 MHz ( period = 5.551 ns )                    ; cnt_delay[15]    ; cnt_delay[12]  ; clk        ; clk      ; None                        ; None                      ; 5.287 ns                ;
; N/A                                     ; 180.15 MHz ( period = 5.551 ns )                    ; cnt_delay[15]    ; cnt_delay[14]  ; clk        ; clk      ; None                        ; None                      ; 5.287 ns                ;
; N/A                                     ; 180.15 MHz ( period = 5.551 ns )                    ; cnt_delay[15]    ; cnt_delay[15]  ; clk        ; clk      ; None                        ; None                      ; 5.287 ns                ;
; N/A                                     ; 180.15 MHz ( period = 5.551 ns )                    ; cnt_delay[15]    ; cnt_delay[11]  ; clk        ; clk      ; None                        ; None                      ; 5.287 ns                ;
; N/A                                     ; 180.15 MHz ( period = 5.551 ns )                    ; cnt_delay[15]    ; cnt_delay[17]  ; clk        ; clk      ; None                        ; None                      ; 5.287 ns                ;
; N/A                                     ; 180.15 MHz ( period = 5.551 ns )                    ; cnt_delay[15]    ; cnt_delay[16]  ; clk        ; clk      ; None                        ; None                      ; 5.287 ns                ;
; N/A                                     ; 180.25 MHz ( period = 5.548 ns )                    ; div_reg[15]      ; div_reg[7]     ; clk        ; clk      ; None                        ; None                      ; 5.284 ns                ;
; N/A                                     ; 180.25 MHz ( period = 5.548 ns )                    ; div_reg[15]      ; div_reg[4]     ; clk        ; clk      ; None                        ; None                      ; 5.284 ns                ;
; N/A                                     ; 180.25 MHz ( period = 5.548 ns )                    ; div_reg[15]      ; div_reg[6]     ; clk        ; clk      ; None                        ; None                      ; 5.284 ns                ;
; N/A                                     ; 180.25 MHz ( period = 5.548 ns )                    ; div_reg[15]      ; div_reg[5]     ; clk        ; clk      ; None                        ; None                      ; 5.284 ns                ;
; N/A                                     ; 180.25 MHz ( period = 5.548 ns )                    ; div_reg[15]      ; div_reg[15]    ; clk        ; clk      ; None                        ; None                      ; 5.284 ns                ;
; N/A                                     ; 180.25 MHz ( period = 5.548 ns )                    ; div_reg[15]      ; div_reg[14]    ; clk        ; clk      ; None                        ; None                      ; 5.284 ns                ;
; N/A                                     ; 180.25 MHz ( period = 5.548 ns )                    ; div_reg[15]      ; div_reg[13]    ; clk        ; clk      ; None                        ; None                      ; 5.284 ns                ;
; N/A                                     ; 180.25 MHz ( period = 5.548 ns )                    ; div_reg[15]      ; div_reg[12]    ; clk        ; clk      ; None                        ; None                      ; 5.284 ns                ;
; N/A                                     ; 180.25 MHz ( period = 5.548 ns )                    ; div_reg[15]      ; div_reg[10]    ; clk        ; clk      ; None                        ; None                      ; 5.284 ns                ;
; N/A                                     ; 180.25 MHz ( period = 5.548 ns )                    ; div_reg[15]      ; div_reg[9]     ; clk        ; clk      ; None                        ; None                      ; 5.284 ns                ;
; N/A                                     ; 180.25 MHz ( period = 5.548 ns )                    ; div_reg[15]      ; div_reg[8]     ; clk        ; clk      ; None                        ; None                      ; 5.284 ns                ;
; N/A                                     ; 180.25 MHz ( period = 5.548 ns )                    ; div_reg[15]      ; div_reg[11]    ; clk        ; clk      ; None                        ; None                      ; 5.284 ns                ;
; N/A                                     ; 180.25 MHz ( period = 5.548 ns )                    ; div_reg[15]      ; div_reg[1]     ; clk        ; clk      ; None                        ; None                      ; 5.284 ns                ;
; N/A                                     ; 180.25 MHz ( period = 5.548 ns )                    ; div_reg[15]      ; div_reg[2]     ; clk        ; clk      ; None                        ; None                      ; 5.284 ns                ;
; N/A                                     ; 180.25 MHz ( period = 5.548 ns )                    ; div_reg[15]      ; div_reg[0]     ; clk        ; clk      ; None                        ; None                      ; 5.284 ns                ;
; N/A                                     ; 180.25 MHz ( period = 5.548 ns )                    ; div_reg[15]      ; div_reg[3]     ; clk        ; clk      ; None                        ; None                      ; 5.284 ns                ;
; N/A                                     ; 180.38 MHz ( period = 5.544 ns )                    ; div8_tras_reg[2] ; txd_reg        ; clk        ; clk      ; None                        ; None                      ; 5.280 ns                ;
; N/A                                     ; 181.39 MHz ( period = 5.513 ns )                    ; txd_buf[0]       ; txd_reg        ; clk        ; clk      ; None                        ; None                      ; 5.274 ns                ;
; N/A                                     ; 181.49 MHz ( period = 5.510 ns )                    ; state_tras[3]    ; key_entry2     ; clk        ; clk      ; None                        ; None                      ; 5.221 ns                ;
; N/A                                     ; 181.75 MHz ( period = 5.502 ns )                    ; cnt_delay[14]    ; start_delaycnt ; clk        ; clk      ; None                        ; None                      ; 5.251 ns                ;
; N/A                                     ; 181.85 MHz ( period = 5.499 ns )                    ; div8_tras_reg[1] ; trasstart      ; clk        ; clk      ; None                        ; None                      ; 5.235 ns                ;
; N/A                                     ; 182.45 MHz ( period = 5.481 ns )                    ; state_tras[2]    ; key_entry2     ; clk        ; clk      ; None                        ; None                      ; 5.192 ns                ;
; N/A                                     ; 182.75 MHz ( period = 5.472 ns )                    ; state_tras[1]    ; txd_buf[6]     ; clk        ; clk      ; None                        ; None                      ; 5.183 ns                ;
; N/A                                     ; 183.59 MHz ( period = 5.447 ns )                    ; cnt_delay[8]     ; cnt_delay[18]  ; clk        ; clk      ; None                        ; None                      ; 5.195 ns                ;
; N/A                                     ; 183.59 MHz ( period = 5.447 ns )                    ; cnt_delay[8]     ; cnt_delay[19]  ; clk        ; clk      ; None                        ; None                      ; 5.195 ns                ;
; N/A                                     ; 183.59 MHz ( period = 5.447 ns )                    ; cnt_delay[8]     ; cnt_delay[13]  ; clk        ; clk      ; None                        ; None                      ; 5.195 ns                ;
; N/A                                     ; 183.59 MHz ( period = 5.447 ns )                    ; cnt_delay[8]     ; cnt_delay[10]  ; clk        ; clk      ; None                        ; None                      ; 5.195 ns                ;
; N/A                                     ; 183.59 MHz ( period = 5.447 ns )                    ; cnt_delay[8]     ; cnt_delay[12]  ; clk        ; clk      ; None                        ; None                      ; 5.195 ns                ;
; N/A                                     ; 183.59 MHz ( period = 5.447 ns )                    ; cnt_delay[8]     ; cnt_delay[14]  ; clk        ; clk      ; None                        ; None                      ; 5.195 ns                ;
; N/A                                     ; 183.59 MHz ( period = 5.447 ns )                    ; cnt_delay[8]     ; cnt_delay[15]  ; clk        ; clk      ; None                        ; None                      ; 5.195 ns                ;
; N/A                                     ; 183.59 MHz ( period = 5.447 ns )                    ; cnt_delay[8]     ; cnt_delay[11]  ; clk        ; clk      ; None                        ; None                      ; 5.195 ns                ;
; N/A                                     ; 183.59 MHz ( period = 5.447 ns )                    ; cnt_delay[8]     ; cnt_delay[17]  ; clk        ; clk      ; None                        ; None                      ; 5.195 ns                ;
; N/A                                     ; 183.59 MHz ( period = 5.447 ns )                    ; cnt_delay[8]     ; cnt_delay[16]  ; clk        ; clk      ; None                        ; None                      ; 5.195 ns                ;
; N/A                                     ; 184.47 MHz ( period = 5.421 ns )                    ; cnt_delay[17]    ; cnt_delay[18]  ; clk        ; clk      ; None                        ; None                      ; 5.157 ns                ;
; N/A                                     ; 184.47 MHz ( period = 5.421 ns )                    ; cnt_delay[17]    ; cnt_delay[19]  ; clk        ; clk      ; None                        ; None                      ; 5.157 ns                ;
; N/A                                     ; 184.47 MHz ( period = 5.421 ns )                    ; cnt_delay[17]    ; cnt_delay[13]  ; clk        ; clk      ; None                        ; None                      ; 5.157 ns                ;
; N/A                                     ; 184.47 MHz ( period = 5.421 ns )                    ; cnt_delay[17]    ; cnt_delay[10]  ; clk        ; clk      ; None                        ; None                      ; 5.157 ns                ;
; N/A                                     ; 184.47 MHz ( period = 5.421 ns )                    ; cnt_delay[17]    ; cnt_delay[12]  ; clk        ; clk      ; None                        ; None                      ; 5.157 ns                ;
; N/A                                     ; 184.47 MHz ( period = 5.421 ns )                    ; cnt_delay[17]    ; cnt_delay[14]  ; clk        ; clk      ; None                        ; None                      ; 5.157 ns                ;
; N/A                                     ; 184.47 MHz ( period = 5.421 ns )                    ; cnt_delay[17]    ; cnt_delay[15]  ; clk        ; clk      ; None                        ; None                      ; 5.157 ns                ;
; N/A                                     ; 184.47 MHz ( period = 5.421 ns )                    ; cnt_delay[17]    ; cnt_delay[11]  ; clk        ; clk      ; None                        ; None                      ; 5.157 ns                ;
; N/A                                     ; 184.47 MHz ( period = 5.421 ns )                    ; cnt_delay[17]    ; cnt_delay[17]  ; clk        ; clk      ; None                        ; None                      ; 5.157 ns                ;
; N/A                                     ; 184.47 MHz ( period = 5.421 ns )                    ; cnt_delay[17]    ; cnt_delay[16]  ; clk        ; clk      ; None                        ; None                      ; 5.157 ns                ;
; N/A                                     ; 185.77 MHz ( period = 5.383 ns )                    ; cnt_delay[15]    ; start_delaycnt ; clk        ; clk      ; None                        ; None                      ; 5.132 ns                ;
; N/A                                     ; 185.87 MHz ( period = 5.380 ns )                    ; cnt_delay[11]    ; cnt_delay[18]  ; clk        ; clk      ; None                        ; None                      ; 5.116 ns                ;
; N/A                                     ; 185.87 MHz ( period = 5.380 ns )                    ; cnt_delay[11]    ; cnt_delay[19]  ; clk        ; clk      ; None                        ; None                      ; 5.116 ns                ;
; N/A                                     ; 185.87 MHz ( period = 5.380 ns )                    ; cnt_delay[11]    ; cnt_delay[13]  ; clk        ; clk      ; None                        ; None                      ; 5.116 ns                ;
; N/A                                     ; 185.87 MHz ( period = 5.380 ns )                    ; cnt_delay[11]    ; cnt_delay[10]  ; clk        ; clk      ; None                        ; None                      ; 5.116 ns                ;
; N/A                                     ; 185.87 MHz ( period = 5.380 ns )                    ; cnt_delay[11]    ; cnt_delay[12]  ; clk        ; clk      ; None                        ; None                      ; 5.116 ns                ;
; N/A                                     ; 185.87 MHz ( period = 5.380 ns )                    ; cnt_delay[11]    ; cnt_delay[14]  ; clk        ; clk      ; None                        ; None                      ; 5.116 ns                ;
; N/A                                     ; 185.87 MHz ( period = 5.380 ns )                    ; cnt_delay[11]    ; cnt_delay[15]  ; clk        ; clk      ; None                        ; None                      ; 5.116 ns                ;
; N/A                                     ; 185.87 MHz ( period = 5.380 ns )                    ; cnt_delay[11]    ; cnt_delay[11]  ; clk        ; clk      ; None                        ; None                      ; 5.116 ns                ;
; N/A                                     ; 185.87 MHz ( period = 5.380 ns )                    ; cnt_delay[11]    ; cnt_delay[17]  ; clk        ; clk      ; None                        ; None                      ; 5.116 ns                ;
; N/A                                     ; 185.87 MHz ( period = 5.380 ns )                    ; cnt_delay[11]    ; cnt_delay[16]  ; clk        ; clk      ; None                        ; None                      ; 5.116 ns                ;
; N/A                                     ; 186.25 MHz ( period = 5.369 ns )                    ; div_reg[8]       ; div_reg[7]     ; clk        ; clk      ; None                        ; None                      ; 5.105 ns                ;
; N/A                                     ; 186.25 MHz ( period = 5.369 ns )                    ; div_reg[8]       ; div_reg[4]     ; clk        ; clk      ; None                        ; None                      ; 5.105 ns                ;
; N/A                                     ; 186.25 MHz ( period = 5.369 ns )                    ; div_reg[8]       ; div_reg[6]     ; clk        ; clk      ; None                        ; None                      ; 5.105 ns                ;
; N/A                                     ; 186.25 MHz ( period = 5.369 ns )                    ; div_reg[8]       ; div_reg[5]     ; clk        ; clk      ; None                        ; None                      ; 5.105 ns                ;
; N/A                                     ; 186.25 MHz ( period = 5.369 ns )                    ; div_reg[8]       ; div_reg[15]    ; clk        ; clk      ; None                        ; None                      ; 5.105 ns                ;
; N/A                                     ; 186.25 MHz ( period = 5.369 ns )                    ; div_reg[8]       ; div_reg[14]    ; clk        ; clk      ; None                        ; None                      ; 5.105 ns                ;
; N/A                                     ; 186.25 MHz ( period = 5.369 ns )                    ; div_reg[8]       ; div_reg[13]    ; clk        ; clk      ; None                        ; None                      ; 5.105 ns                ;
; N/A                                     ; 186.25 MHz ( period = 5.369 ns )                    ; div_reg[8]       ; div_reg[12]    ; clk        ; clk      ; None                        ; None                      ; 5.105 ns                ;
; N/A                                     ; 186.25 MHz ( period = 5.369 ns )                    ; div_reg[8]       ; div_reg[10]    ; clk        ; clk      ; None                        ; None                      ; 5.105 ns                ;
; N/A                                     ; 186.25 MHz ( period = 5.369 ns )                    ; div_reg[8]       ; div_reg[9]     ; clk        ; clk      ; None                        ; None                      ; 5.105 ns                ;
; N/A                                     ; 186.25 MHz ( period = 5.369 ns )                    ; div_reg[8]       ; div_reg[8]     ; clk        ; clk      ; None                        ; None                      ; 5.105 ns                ;
; N/A                                     ; 186.25 MHz ( period = 5.369 ns )                    ; div_reg[8]       ; div_reg[11]    ; clk        ; clk      ; None                        ; None                      ; 5.105 ns                ;
; N/A                                     ; 186.25 MHz ( period = 5.369 ns )                    ; div_reg[8]       ; div_reg[1]     ; clk        ; clk      ; None                        ; None                      ; 5.105 ns                ;
; N/A                                     ; 186.25 MHz ( period = 5.369 ns )                    ; div_reg[8]       ; div_reg[2]     ; clk        ; clk      ; None                        ; None                      ; 5.105 ns                ;
; N/A                                     ; 186.25 MHz ( period = 5.369 ns )                    ; div_reg[8]       ; div_reg[0]     ; clk        ; clk      ; None                        ; None                      ; 5.105 ns                ;
; N/A                                     ; 186.25 MHz ( period = 5.369 ns )                    ; div_reg[8]       ; div_reg[3]     ; clk        ; clk      ; None                        ; None                      ; 5.105 ns                ;
; N/A                                     ; 187.30 MHz ( period = 5.339 ns )                    ; div_reg[10]      ; div_reg[7]     ; clk        ; clk      ; None                        ; None                      ; 5.075 ns                ;
; N/A                                     ; 187.30 MHz ( period = 5.339 ns )                    ; div_reg[10]      ; div_reg[4]     ; clk        ; clk      ; None                        ; None                      ; 5.075 ns                ;
; N/A                                     ; 187.30 MHz ( period = 5.339 ns )                    ; div_reg[10]      ; div_reg[6]     ; clk        ; clk      ; None                        ; None                      ; 5.075 ns                ;
; N/A                                     ; 187.30 MHz ( period = 5.339 ns )                    ; div_reg[10]      ; div_reg[5]     ; clk        ; clk      ; None                        ; None                      ; 5.075 ns                ;
; N/A                                     ; 187.30 MHz ( period = 5.339 ns )                    ; div_reg[10]      ; div_reg[15]    ; clk        ; clk      ; None                        ; None                      ; 5.075 ns                ;
; N/A                                     ; 187.30 MHz ( period = 5.339 ns )                    ; div_reg[10]      ; div_reg[14]    ; clk        ; clk      ; None                        ; None                      ; 5.075 ns                ;
; N/A                                     ; 187.30 MHz ( period = 5.339 ns )                    ; div_reg[10]      ; div_reg[13]    ; clk        ; clk      ; None                        ; None                      ; 5.075 ns                ;
; N/A                                     ; 187.30 MHz ( period = 5.339 ns )                    ; div_reg[10]      ; div_reg[12]    ; clk        ; clk      ; None                        ; None                      ; 5.075 ns                ;
; N/A                                     ; 187.30 MHz ( period = 5.339 ns )                    ; div_reg[10]      ; div_reg[10]    ; clk        ; clk      ; None                        ; None                      ; 5.075 ns                ;
; N/A                                     ; 187.30 MHz ( period = 5.339 ns )                    ; div_reg[10]      ; div_reg[9]     ; clk        ; clk      ; None                        ; None                      ; 5.075 ns                ;
; N/A                                     ; 187.30 MHz ( period = 5.339 ns )                    ; div_reg[10]      ; div_reg[8]     ; clk        ; clk      ; None                        ; None                      ; 5.075 ns                ;
; N/A                                     ; 187.30 MHz ( period = 5.339 ns )                    ; div_reg[10]      ; div_reg[11]    ; clk        ; clk      ; None                        ; None                      ; 5.075 ns                ;
; N/A                                     ; 187.30 MHz ( period = 5.339 ns )                    ; div_reg[10]      ; div_reg[1]     ; clk        ; clk      ; None                        ; None                      ; 5.075 ns                ;
; N/A                                     ; 187.30 MHz ( period = 5.339 ns )                    ; div_reg[10]      ; div_reg[2]     ; clk        ; clk      ; None                        ; None                      ; 5.075 ns                ;
; N/A                                     ; 187.30 MHz ( period = 5.339 ns )                    ; div_reg[10]      ; div_reg[0]     ; clk        ; clk      ; None                        ; None                      ; 5.075 ns                ;
; N/A                                     ; 187.30 MHz ( period = 5.339 ns )                    ; div_reg[10]      ; div_reg[3]     ; clk        ; clk      ; None                        ; None                      ; 5.075 ns                ;
; N/A                                     ; 187.48 MHz ( period = 5.334 ns )                    ; div8_tras_reg[0] ; trasstart      ; clk        ; clk      ; None                        ; None                      ; 5.070 ns                ;
; N/A                                     ; 187.79 MHz ( period = 5.325 ns )                    ; state_tras[1]    ; key_entry2     ; clk        ; clk      ; None                        ; None                      ; 5.036 ns                ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;                  ;                ;            ;          ;                             ;                           ;                         ;
+-----------------------------------------+-----------------------------------------------------+------------------+----------------+------------+----------+-----------------------------+---------------------------+-------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Hold: 'clk'                                                                                                                                                               ;
+------------------------------------------+------------+------------+------------+----------+----------------------------+----------------------------+--------------------------+
; Minimum Slack                            ; From       ; To         ; From Clock ; To Clock ; Required Hold Relationship ; Required Shortest P2P Time ; Actual Shortest P2P Time ;
+------------------------------------------+------------+------------+------------+----------+----------------------------+----------------------------+--------------------------+
; Not operational: Clock Skew > Data Delay ; key_entry1 ; key_entry2 ; clk        ; clk      ; None                       ; None                       ; 1.214 ns                 ;
; Not operational: Clock Skew > Data Delay ; key_entry1 ; txd_buf[4] ; clk        ; clk      ; None                       ; None                       ; 2.064 ns                 ;
; Not operational: Clock Skew > Data Delay ; key_entry1 ; txd_buf[1] ; clk        ; clk      ; None                       ; None                       ; 2.305 ns                 ;
; Not operational: Clock Skew > Data Delay ; key_entry1 ; txd_buf[2] ; clk        ; clk      ; None                       ; None                       ; 2.305 ns                 ;
; Not operational: Clock Skew > Data Delay ; key_entry1 ; txd_buf[3] ; clk        ; clk      ; None                       ; None                       ; 2.305 ns                 ;
; Not operational: Clock Skew > Data Delay ; key_entry1 ; txd_buf[5] ; clk        ; clk      ; None                       ; None                       ; 2.305 ns                 ;
; Not operational: Clock Skew > Data Delay ; key_entry1 ; txd_buf[6] ; clk        ; clk      ; None                       ; None                       ; 2.305 ns                 ;
; Not operational: Clock Skew > Data Delay ; key_entry1 ; txd_buf[0] ; clk        ; clk      ; None                       ; None                       ; 2.305 ns                 ;
+------------------------------------------+------------+------------+------------+----------+----------------------------+----------------------------+--------------------------+


+---------------------------------------------------------------------------+
; tsu                                                                       ;
+-------+--------------+------------+-----------+----------------+----------+
; Slack ; Required tsu ; Actual tsu ; From      ; To             ; To Clock ;
+-------+--------------+------------+-----------+----------------+----------+
; N/A   ; None         ; 2.344 ns   ; rst       ; cnt_delay[8]   ; clk      ;
; N/A   ; None         ; 2.344 ns   ; rst       ; cnt_delay[6]   ; clk      ;
; N/A   ; None         ; 2.344 ns   ; rst       ; cnt_delay[7]   ; clk      ;
; N/A   ; None         ; 2.344 ns   ; rst       ; cnt_delay[4]   ; clk      ;
; N/A   ; None         ; 2.344 ns   ; rst       ; cnt_delay[5]   ; clk      ;
; N/A   ; None         ; 2.344 ns   ; rst       ; cnt_delay[0]   ; clk      ;
; N/A   ; None         ; 2.344 ns   ; rst       ; cnt_delay[1]   ; clk      ;
; N/A   ; None         ; 2.344 ns   ; rst       ; cnt_delay[2]   ; clk      ;
; N/A   ; None         ; 2.344 ns   ; rst       ; cnt_delay[3]   ; clk      ;
; N/A   ; None         ; 2.344 ns   ; rst       ; cnt_delay[9]   ; clk      ;
; N/A   ; None         ; 2.122 ns   ; rst       ; div_reg[7]     ; clk      ;
; N/A   ; None         ; 2.122 ns   ; rst       ; div_reg[4]     ; clk      ;
; N/A   ; None         ; 2.122 ns   ; rst       ; div_reg[6]     ; clk      ;
; N/A   ; None         ; 2.122 ns   ; rst       ; div_reg[5]     ; clk      ;
; N/A   ; None         ; 2.122 ns   ; rst       ; div_reg[15]    ; clk      ;
; N/A   ; None         ; 2.122 ns   ; rst       ; div_reg[14]    ; clk      ;
; N/A   ; None         ; 2.122 ns   ; rst       ; div_reg[13]    ; clk      ;
; N/A   ; None         ; 2.122 ns   ; rst       ; div_reg[12]    ; clk      ;
; N/A   ; None         ; 2.122 ns   ; rst       ; div_reg[10]    ; clk      ;
; N/A   ; None         ; 2.122 ns   ; rst       ; div_reg[9]     ; clk      ;
; N/A   ; None         ; 2.122 ns   ; rst       ; div_reg[8]     ; clk      ;
; N/A   ; None         ; 2.122 ns   ; rst       ; div_reg[11]    ; clk      ;
; N/A   ; None         ; 2.122 ns   ; rst       ; div_reg[1]     ; clk      ;
; N/A   ; None         ; 2.122 ns   ; rst       ; div_reg[2]     ; clk      ;
; N/A   ; None         ; 2.122 ns   ; rst       ; div_reg[0]     ; clk      ;
; N/A   ; None         ; 2.122 ns   ; rst       ; div_reg[3]     ; clk      ;
; N/A   ; None         ; 2.090 ns   ; key_input ; start_delaycnt ; clk      ;
; N/A   ; None         ; 1.927 ns   ; rst       ; cnt_delay[18]  ; clk      ;
; N/A   ; None         ; 1.927 ns   ; rst       ; cnt_delay[19]  ; clk      ;
; N/A   ; None         ; 1.927 ns   ; rst       ; cnt_delay[13]  ; clk      ;
; N/A   ; None         ; 1.927 ns   ; rst       ; cnt_delay[10]  ; clk      ;
; N/A   ; None         ; 1.927 ns   ; rst       ; cnt_delay[12]  ; clk      ;
; N/A   ; None         ; 1.927 ns   ; rst       ; cnt_delay[14]  ; clk      ;
; N/A   ; None         ; 1.927 ns   ; rst       ; cnt_delay[15]  ; clk      ;
; N/A   ; None         ; 1.927 ns   ; rst       ; cnt_delay[11]  ; clk      ;
; N/A   ; None         ; 1.927 ns   ; rst       ; cnt_delay[17]  ; clk      ;
; N/A   ; None         ; 1.927 ns   ; rst       ; cnt_delay[16]  ; clk      ;
; N/A   ; None         ; 0.904 ns   ; rxd       ; rxd_reg1       ; clk      ;
; N/A   ; None         ; 0.710 ns   ; rst       ; start_delaycnt ; clk      ;
; N/A   ; None         ; 0.501 ns   ; key_input ; key_entry1     ; clk      ;
; N/A   ; None         ; 0.325 ns   ; rst       ; key_entry1     ; clk      ;
; N/A   ; None         ; 0.273 ns   ; rst       ; clkbaud8x      ; clk      ;
+-------+--------------+------------+-----------+----------------+----------+


+---------------------------------------------------------------------------+
; tco                                                                       ;
+-------+--------------+------------+------------+-------------+------------+
; Slack ; Required tco ; Actual tco ; From       ; To          ; From Clock ;
+-------+--------------+------------+------------+-------------+------------+
; N/A   ; None         ; 19.598 ns  ; rxd_buf[1] ; seg_data[1] ; clk        ;
; N/A   ; None         ; 19.567 ns  ; rxd_buf[4] ; seg_data[1] ; clk        ;
; N/A   ; None         ; 19.265 ns  ; rxd_buf[5] ; seg_data[1] ; clk        ;
; N/A   ; None         ; 18.977 ns  ; rxd_buf[2] ; seg_data[1] ; clk        ;
; N/A   ; None         ; 18.966 ns  ; rxd_buf[6] ; seg_data[1] ; clk        ;
; N/A   ; None         ; 18.902 ns  ; rxd_buf[1] ; seg_data[3] ; clk        ;
; N/A   ; None         ; 18.871 ns  ; rxd_buf[4] ; seg_data[3] ; clk        ;
; N/A   ; None         ; 18.569 ns  ; rxd_buf[5] ; seg_data[3] ; clk        ;
; N/A   ; None         ; 18.354 ns  ; rxd_buf[1] ; seg_data[2] ; clk        ;
; N/A   ; None         ; 18.323 ns  ; rxd_buf[4] ; seg_data[2] ; clk        ;
; N/A   ; None         ; 18.281 ns  ; rxd_buf[2] ; seg_data[3] ; clk        ;
; N/A   ; None         ; 18.270 ns  ; rxd_buf[6] ; seg_data[3] ; clk        ;
; N/A   ; None         ; 18.152 ns  ; rxd_buf[7] ; seg_data[1] ; clk        ;
; N/A   ; None         ; 18.021 ns  ; rxd_buf[5] ; seg_data[2] ; clk        ;
; N/A   ; None         ; 17.934 ns  ; rxd_buf[3] ; seg_data[0] ; clk        ;
; N/A   ; None         ; 17.846 ns  ; rxd_buf[2] ; seg_data[4] ; clk        ;
; N/A   ; None         ; 17.828 ns  ; rxd_buf[1] ; seg_data[5] ; clk        ;
; N/A   ; None         ; 17.819 ns  ; rxd_buf[1] ; seg_data[4] ; clk        ;
; N/A   ; None         ; 17.806 ns  ; rxd_buf[3] ; seg_data[1] ; clk        ;
; N/A   ; None         ; 17.797 ns  ; rxd_buf[4] ; seg_data[5] ; clk        ;
; N/A   ; None         ; 17.788 ns  ; rxd_buf[4] ; seg_data[4] ; clk        ;
; N/A   ; None         ; 17.733 ns  ; rxd_buf[2] ; seg_data[2] ; clk        ;
; N/A   ; None         ; 17.722 ns  ; rxd_buf[6] ; seg_data[2] ; clk        ;
; N/A   ; None         ; 17.679 ns  ; rxd_buf[0] ; seg_data[3] ; clk        ;
; N/A   ; None         ; 17.593 ns  ; rxd_buf[0] ; seg_data[1] ; clk        ;
; N/A   ; None         ; 17.531 ns  ; rxd_buf[1] ; seg_data[7] ; clk        ;
; N/A   ; None         ; 17.495 ns  ; rxd_buf[5] ; seg_data[5] ; clk        ;
; N/A   ; None         ; 17.486 ns  ; rxd_buf[5] ; seg_data[4] ; clk        ;
; N/A   ; None         ; 17.456 ns  ; rxd_buf[7] ; seg_data[3] ; clk        ;
; N/A   ; None         ; 17.226 ns  ; rxd_buf[1] ; seg_data[6] ; clk        ;
; N/A   ; None         ; 17.207 ns  ; rxd_buf[2] ; seg_data[5] ; clk        ;
; N/A   ; None         ; 17.196 ns  ; rxd_buf[6] ; seg_data[5] ; clk        ;
; N/A   ; None         ; 17.195 ns  ; rxd_buf[0] ; seg_data[0] ; clk        ;
; N/A   ; None         ; 17.187 ns  ; rxd_buf[6] ; seg_data[4] ; clk        ;
; N/A   ; None         ; 17.153 ns  ; rxd_buf[4] ; seg_data[0] ; clk        ;
; N/A   ; None         ; 17.120 ns  ; rxd_buf[2] ; seg_data[7] ; clk        ;
; N/A   ; None         ; 17.119 ns  ; rxd_buf[1] ; seg_data[0] ; clk        ;
; N/A   ; None         ; 17.110 ns  ; rxd_buf[3] ; seg_data[3] ; clk        ;
; N/A   ; None         ; 16.908 ns  ; rxd_buf[7] ; seg_data[2] ; clk        ;
; N/A   ; None         ; 16.816 ns  ; rxd_buf[2] ; seg_data[6] ; clk        ;
; N/A   ; None         ; 16.562 ns  ; rxd_buf[3] ; seg_data[2] ; clk        ;
; N/A   ; None         ; 16.506 ns  ; rxd_buf[5] ; seg_data[0] ; clk        ;
; N/A   ; None         ; 16.481 ns  ; rxd_buf[7] ; seg_data[6] ; clk        ;
; N/A   ; None         ; 16.409 ns  ; rxd_buf[0] ; seg_data[2] ; clk        ;
; N/A   ; None         ; 16.382 ns  ; rxd_buf[7] ; seg_data[5] ; clk        ;
; N/A   ; None         ; 16.373 ns  ; rxd_buf[7] ; seg_data[4] ; clk        ;
; N/A   ; None         ; 16.358 ns  ; rxd_buf[6] ; seg_data[6] ; clk        ;
; N/A   ; None         ; 16.310 ns  ; rxd_buf[5] ; seg_data[6] ; clk        ;
; N/A   ; None         ; 16.128 ns  ; rxd_buf[2] ; seg_data[0] ; clk        ;
; N/A   ; None         ; 16.009 ns  ; rxd_buf[3] ; seg_data[5] ; clk        ;
; N/A   ; None         ; 16.005 ns  ; rxd_buf[7] ; seg_data[0] ; clk        ;
; N/A   ; None         ; 16.000 ns  ; rxd_buf[3] ; seg_data[4] ; clk        ;
; N/A   ; None         ; 15.958 ns  ; rxd_buf[6] ; seg_data[0] ; clk        ;
; N/A   ; None         ; 15.909 ns  ; rxd_buf[3] ; seg_data[7] ; clk        ;
; N/A   ; None         ; 15.905 ns  ; rxd_buf[4] ; seg_data[7] ; clk        ;
; N/A   ; None         ; 15.897 ns  ; rxd_buf[0] ; seg_data[5] ; clk        ;
; N/A   ; None         ; 15.638 ns  ; rxd_buf[0] ; seg_data[7] ; clk        ;
; N/A   ; None         ; 15.608 ns  ; rxd_buf[3] ; seg_data[6] ; clk        ;
; N/A   ; None         ; 15.592 ns  ; rxd_buf[4] ; seg_data[6] ; clk        ;
; N/A   ; None         ; 14.955 ns  ; rxd_buf[0] ; seg_data[4] ; clk        ;
; N/A   ; None         ; 14.885 ns  ; rxd_buf[7] ; seg_data[7] ; clk        ;
; N/A   ; None         ; 14.693 ns  ; rxd_buf[5] ; seg_data[7] ; clk        ;
; N/A   ; None         ; 14.583 ns  ; rxd_buf[0] ; seg_data[6] ; clk        ;
; N/A   ; None         ; 13.965 ns  ; rxd_buf[6] ; seg_data[7] ; clk        ;
; N/A   ; None         ; 13.558 ns  ; txd_reg    ; txd         ; clk        ;
+-------+--------------+------------+------------+-------------+------------+


+---------------------------------------------------------------------------------+
; th                                                                              ;
+---------------+-------------+-----------+-----------+----------------+----------+
; Minimum Slack ; Required th ; Actual th ; From      ; To             ; To Clock ;
+---------------+-------------+-----------+-----------+----------------+----------+
; N/A           ; None        ; -0.007 ns ; rst       ; clkbaud8x      ; clk      ;
; N/A           ; None        ; -0.059 ns ; rst       ; key_entry1     ; clk      ;
; N/A           ; None        ; -0.235 ns ; key_input ; key_entry1     ; clk      ;
; N/A           ; None        ; -0.444 ns ; rst       ; start_delaycnt ; clk      ;
; N/A           ; None        ; -0.638 ns ; rxd       ; rxd_reg1       ; clk      ;
; N/A           ; None        ; -0.685 ns ; rst       ; cnt_delay[8]   ; clk      ;
; N/A           ; None        ; -0.685 ns ; rst       ; cnt_delay[6]   ; clk      ;
; N/A           ; None        ; -0.685 ns ; rst       ; cnt_delay[7]   ; clk      ;
; N/A           ; None        ; -0.685 ns ; rst       ; cnt_delay[4]   ; clk      ;
; N/A           ; None        ; -0.685 ns ; rst       ; cnt_delay[5]   ; clk      ;
; N/A           ; None        ; -0.685 ns ; rst       ; cnt_delay[0]   ; clk      ;
; N/A           ; None        ; -0.685 ns ; rst       ; cnt_delay[1]   ; clk      ;
; N/A           ; None        ; -0.685 ns ; rst       ; cnt_delay[2]   ; clk      ;
; N/A           ; None        ; -0.685 ns ; rst       ; cnt_delay[3]   ; clk      ;
; N/A           ; None        ; -0.685 ns ; rst       ; cnt_delay[9]   ; clk      ;
; N/A           ; None        ; -1.352 ns ; rst       ; cnt_delay[18]  ; clk      ;
; N/A           ; None        ; -1.352 ns ; rst       ; cnt_delay[19]  ; clk      ;
; N/A           ; None        ; -1.352 ns ; rst       ; cnt_delay[13]  ; clk      ;
; N/A           ; None        ; -1.352 ns ; rst       ; cnt_delay[10]  ; clk      ;
; N/A           ; None        ; -1.352 ns ; rst       ; cnt_delay[12]  ; clk      ;
; N/A           ; None        ; -1.352 ns ; rst       ; cnt_delay[14]  ; clk      ;
; N/A           ; None        ; -1.352 ns ; rst       ; cnt_delay[15]  ; clk      ;
; N/A           ; None        ; -1.352 ns ; rst       ; cnt_delay[11]  ; clk      ;
; N/A           ; None        ; -1.352 ns ; rst       ; cnt_delay[17]  ; clk      ;
; N/A           ; None        ; -1.352 ns ; rst       ; cnt_delay[16]  ; clk      ;
; N/A           ; None        ; -1.824 ns ; key_input ; start_delaycnt ; clk      ;
; N/A           ; None        ; -1.856 ns ; rst       ; div_reg[7]     ; clk      ;
; N/A           ; None        ; -1.856 ns ; rst       ; div_reg[4]     ; clk      ;
; N/A           ; None        ; -1.856 ns ; rst       ; div_reg[6]     ; clk      ;
; N/A           ; None        ; -1.856 ns ; rst       ; div_reg[5]     ; clk      ;
; N/A           ; None        ; -1.856 ns ; rst       ; div_reg[15]    ; clk      ;
; N/A           ; None        ; -1.856 ns ; rst       ; div_reg[14]    ; clk      ;
; N/A           ; None        ; -1.856 ns ; rst       ; div_reg[13]    ; clk      ;
; N/A           ; None        ; -1.856 ns ; rst       ; div_reg[12]    ; clk      ;
; N/A           ; None        ; -1.856 ns ; rst       ; div_reg[10]    ; clk      ;
; N/A           ; None        ; -1.856 ns ; rst       ; div_reg[9]     ; clk      ;
; N/A           ; None        ; -1.856 ns ; rst       ; div_reg[8]     ; clk      ;
; N/A           ; None        ; -1.856 ns ; rst       ; div_reg[11]    ; clk      ;
; N/A           ; None        ; -1.856 ns ; rst       ; div_reg[1]     ; clk      ;
; N/A           ; None        ; -1.856 ns ; rst       ; div_reg[2]     ; clk      ;
; N/A           ; None        ; -1.856 ns ; rst       ; div_reg[0]     ; clk      ;
; N/A           ; None        ; -1.856 ns ; rst       ; div_reg[3]     ; clk      ;
+---------------+-------------+-----------+-----------+----------------+----------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Classic Timing Analyzer
    Info: Version 9.0 Build 235 06/17/2009 Service Pack 2 SJ Full Version
    Info: Processing started: Mon Aug 30 23:37:57 2010
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off serial_1 -c serial_1 --timing_analysis_only
Info: Parallel compilation is enabled and will use 2 of the 2 processors detected
Warning: Found pins functioning as undefined clocks and/or memory enables
    Info: Assuming node "clk" is an undefined clock
Warning: Found 1 node(s) in clock paths which may be acting as ripple and/or gated clocks -- node(s) analyzed as buffer(s) resulting in clock skew
    Info: Detected ripple clock "clkbaud8x" as buffer
Info: Clock "clk" has Internal fmax of 153.54 MHz between source register "key_entry2" and destination register "key_entry1" (period= 6.513 ns)
    Info: + Longest register to register delay is 1.611 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X8_Y10_N17; Fanout = 20; REG Node = 'key_entry2'
        Info: 2: + IC(0.789 ns) + CELL(0.822 ns) = 1.611 ns; Loc. = LCFF_X9_Y10_N9; Fanout = 4; REG Node = 'key_entry1'
        Info: Total cell delay = 0.822 ns ( 51.02 % )
        Info: Total interconnect delay = 0.789 ns ( 48.98 % )
    Info: - Smallest clock skew is -4.638 ns
        Info: + Shortest clock path from clock "clk" to destination register is 2.813 ns
            Info: 1: + IC(0.000 ns) + CELL(1.140 ns) = 1.140 ns; Loc. = PIN_23; Fanout = 2; CLK Node = 'clk'
            Info: 2: + IC(0.139 ns) + CELL(0.000 ns) = 1.279 ns; Loc. = CLKCTRL_G2; Fanout = 38; COMB Node = 'clk~clkctrl'
            Info: 3: + IC(0.868 ns) + CELL(0.666 ns) = 2.813 ns; Loc. = LCFF_X9_Y10_N9; Fanout = 4; REG Node = 'key_entry1'
            Info: Total cell delay = 1.806 ns ( 64.20 % )
            Info: Total interconnect delay = 1.007 ns ( 35.80 % )
        Info: - Longest clock path from clock "clk" to source register is 7.451 ns
            Info: 1: + IC(0.000 ns) + CELL(1.140 ns) = 1.140 ns; Loc. = PIN_23; Fanout = 2; CLK Node = 'clk'
            Info: 2: + IC(1.504 ns) + CELL(0.970 ns) = 3.614 ns; Loc. = LCFF_X13_Y5_N21; Fanout = 2; REG Node = 'clkbaud8x'
            Info: 3: + IC(2.303 ns) + CELL(0.000 ns) = 5.917 ns; Loc. = CLKCTRL_G1; Fanout = 39; COMB Node = 'clkbaud8x~clkctrl'
            Info: 4: + IC(0.868 ns) + CELL(0.666 ns) = 7.451 ns; Loc. = LCFF_X8_Y10_N17; Fanout = 20; REG Node = 'key_entry2'
            Info: Total cell delay = 2.776 ns ( 37.26 % )
            Info: Total interconnect delay = 4.675 ns ( 62.74 % )
    Info: + Micro clock to output delay of source is 0.304 ns
    Info: + Micro setup delay of destination is -0.040 ns
Warning: Circuit may not operate. Detected 8 non-operational path(s) clocked by clock "clk" with clock skew larger than data delay. See Compilation Report for details.
Info: Found hold time violation between source  pin or register "key_entry1" and destination pin or register "key_entry2" for clock "clk" (Hold time is 3.426 ns)
    Info: + Largest clock skew is 4.638 ns
        Info: + Longest clock path from clock "clk" to destination register is 7.451 ns
            Info: 1: + IC(0.000 ns) + CELL(1.140 ns) = 1.140 ns; Loc. = PIN_23; Fanout = 2; CLK Node = 'clk'
            Info: 2: + IC(1.504 ns) + CELL(0.970 ns) = 3.614 ns; Loc. = LCFF_X13_Y5_N21; Fanout = 2; REG Node = 'clkbaud8x'
            Info: 3: + IC(2.303 ns) + CELL(0.000 ns) = 5.917 ns; Loc. = CLKCTRL_G1; Fanout = 39; COMB Node = 'clkbaud8x~clkctrl'
            Info: 4: + IC(0.868 ns) + CELL(0.666 ns) = 7.451 ns; Loc. = LCFF_X8_Y10_N17; Fanout = 20; REG Node = 'key_entry2'
            Info: Total cell delay = 2.776 ns ( 37.26 % )
            Info: Total interconnect delay = 4.675 ns ( 62.74 % )
        Info: - Shortest clock path from clock "clk" to source register is 2.813 ns
            Info: 1: + IC(0.000 ns) + CELL(1.140 ns) = 1.140 ns; Loc. = PIN_23; Fanout = 2; CLK Node = 'clk'
            Info: 2: + IC(0.139 ns) + CELL(0.000 ns) = 1.279 ns; Loc. = CLKCTRL_G2; Fanout = 38; COMB Node = 'clk~clkctrl'
            Info: 3: + IC(0.868 ns) + CELL(0.666 ns) = 2.813 ns; Loc. = LCFF_X9_Y10_N9; Fanout = 4; REG Node = 'key_entry1'
            Info: Total cell delay = 1.806 ns ( 64.20 % )
            Info: Total interconnect delay = 1.007 ns ( 35.80 % )
    Info: - Micro clock to output delay of source is 0.304 ns
    Info: - Shortest register to register delay is 1.214 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X9_Y10_N9; Fanout = 4; REG Node = 'key_entry1'
        Info: 2: + IC(0.754 ns) + CELL(0.460 ns) = 1.214 ns; Loc. = LCFF_X8_Y10_N17; Fanout = 20; REG Node = 'key_entry2'
        Info: Total cell delay = 0.460 ns ( 37.89 % )
        Info: Total interconnect delay = 0.754 ns ( 62.11 % )
    Info: + Micro hold delay of destination is 0.306 ns
Info: tsu for register "cnt_delay[8]" (data pin = "rst", clock pin = "clk") is 2.344 ns
    Info: + Longest pin to register delay is 5.232 ns
        Info: 1: + IC(0.000 ns) + CELL(1.140 ns) = 1.140 ns; Loc. = PIN_28; Fanout = 7; PIN Node = 'rst'
        Info: 2: + IC(1.561 ns) + CELL(0.651 ns) = 3.352 ns; Loc. = LCCOMB_X12_Y7_N26; Fanout = 20; COMB Node = 'cnt_delay[8]~99'
        Info: 3: + IC(1.025 ns) + CELL(0.855 ns) = 5.232 ns; Loc. = LCFF_X12_Y8_N29; Fanout = 4; REG Node = 'cnt_delay[8]'
        Info: Total cell delay = 2.646 ns ( 50.57 % )
        Info: Total interconnect delay = 2.586 ns ( 49.43 % )
    Info: + Micro setup delay of destination is -0.040 ns
    Info: - Shortest clock path from clock "clk" to destination register is 2.848 ns
        Info: 1: + IC(0.000 ns) + CELL(1.140 ns) = 1.140 ns; Loc. = PIN_23; Fanout = 2; CLK Node = 'clk'
        Info: 2: + IC(0.139 ns) + CELL(0.000 ns) = 1.279 ns; Loc. = CLKCTRL_G2; Fanout = 38; COMB Node = 'clk~clkctrl'
        Info: 3: + IC(0.903 ns) + CELL(0.666 ns) = 2.848 ns; Loc. = LCFF_X12_Y8_N29; Fanout = 4; REG Node = 'cnt_delay[8]'
        Info: Total cell delay = 1.806 ns ( 63.41 % )
        Info: Total interconnect delay = 1.042 ns ( 36.59 % )
Info: tco from clock "clk" to destination pin "seg_data[1]" through register "rxd_buf[1]" is 19.598 ns
    Info: + Longest clock path from clock "clk" to source register is 7.472 ns
        Info: 1: + IC(0.000 ns) + CELL(1.140 ns) = 1.140 ns; Loc. = PIN_23; Fanout = 2; CLK Node = 'clk'
        Info: 2: + IC(1.504 ns) + CELL(0.970 ns) = 3.614 ns; Loc. = LCFF_X13_Y5_N21; Fanout = 2; REG Node = 'clkbaud8x'
        Info: 3: + IC(2.303 ns) + CELL(0.000 ns) = 5.917 ns; Loc. = CLKCTRL_G1; Fanout = 39; COMB Node = 'clkbaud8x~clkctrl'
        Info: 4: + IC(0.889 ns) + CELL(0.666 ns) = 7.472 ns; Loc. = LCFF_X23_Y8_N25; Fanout = 11; REG Node = 'rxd_buf[1]'
        Info: Total cell delay = 2.776 ns ( 37.15 % )
        Info: Total interconnect delay = 4.696 ns ( 62.85 % )
    Info: + Micro clock to output delay of source is 0.304 ns
    Info: + Longest register to pin delay is 11.822 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X23_Y8_N25; Fanout = 11; REG Node = 'rxd_buf[1]'
        Info: 2: + IC(1.239 ns) + CELL(0.206 ns) = 1.445 ns; Loc. = LCCOMB_X24_Y11_N2; Fanout = 1; COMB Node = 'WideOr9~0'
        Info: 3: + IC(0.667 ns) + CELL(0.370 ns) = 2.482 ns; Loc. = LCCOMB_X24_Y11_N26; Fanout = 3; COMB Node = 'WideOr5~0'
        Info: 4: + IC(1.187 ns) + CELL(0.650 ns) = 4.319 ns; Loc. = LCCOMB_X23_Y8_N10; Fanout = 3; COMB Node = 'WideOr9~1'
        Info: 5: + IC(0.402 ns) + CELL(0.651 ns) = 5.372 ns; Loc. = LCCOMB_X23_Y8_N4; Fanout = 1; COMB Node = 'WideOr9~4'
        Info: 6: + IC(3.154 ns) + CELL(3.296 ns) = 11.822 ns; Loc. = PIN_63; Fanout = 0; PIN Node = 'seg_data[1]'
        Info: Total cell delay = 5.173 ns ( 43.76 % )
        Info: Total interconnect delay = 6.649 ns ( 56.24 % )
Info: th for register "clkbaud8x" (data pin = "rst", clock pin = "clk") is -0.007 ns
    Info: + Longest clock path from clock "clk" to destination register is 3.310 ns
        Info: 1: + IC(0.000 ns) + CELL(1.140 ns) = 1.140 ns; Loc. = PIN_23; Fanout = 2; CLK Node = 'clk'
        Info: 2: + IC(1.504 ns) + CELL(0.666 ns) = 3.310 ns; Loc. = LCFF_X13_Y5_N21; Fanout = 2; REG Node = 'clkbaud8x'
        Info: Total cell delay = 1.806 ns ( 54.56 % )
        Info: Total interconnect delay = 1.504 ns ( 45.44 % )
    Info: + Micro hold delay of destination is 0.306 ns
    Info: - Shortest pin to register delay is 3.623 ns
        Info: 1: + IC(0.000 ns) + CELL(1.140 ns) = 1.140 ns; Loc. = PIN_28; Fanout = 7; PIN Node = 'rst'
        Info: 2: + IC(1.823 ns) + CELL(0.660 ns) = 3.623 ns; Loc. = LCFF_X13_Y5_N21; Fanout = 2; REG Node = 'clkbaud8x'
        Info: Total cell delay = 1.800 ns ( 49.68 % )
        Info: Total interconnect delay = 1.823 ns ( 50.32 % )
Info: Quartus II Classic Timing Analyzer was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 144 megabytes
    Info: Processing ended: Mon Aug 30 23:37:58 2010
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


