+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Legal Partition Candidates                                                                                                                                                                                                                                                                                                                                     ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; Hierarchy                                                                                                                                                 ; Input ; Constant Input ; Unused Input ; Floating Input ; Output ; Constant Output ; Unused Output ; Floating Output ; Bidir ; Constant Bidir ; Unused Bidir ; Input only Bidir ; Output only Bidir ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; u0|rst_controller_003|rst_controller|alt_rst_req_sync_uq1                                                                                                 ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|rst_controller_003|rst_controller|alt_rst_sync_uq1                                                                                                     ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|rst_controller_003|rst_controller                                                                                                                      ; 33    ; 32             ; 0            ; 32             ; 2      ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|rst_controller_003                                                                                                                                     ; 33    ; 32             ; 0            ; 32             ; 2      ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|rst_controller_002|rst_controller_001                                                                                                                  ; 33    ; 31             ; 1            ; 31             ; 2      ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|rst_controller_002                                                                                                                                     ; 33    ; 31             ; 0            ; 31             ; 2      ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|rst_controller_001|rst_controller_001|alt_rst_req_sync_uq1                                                                                             ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|rst_controller_001|rst_controller_001|alt_rst_sync_uq1                                                                                                 ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|rst_controller_001|rst_controller_001                                                                                                                  ; 33    ; 31             ; 0            ; 31             ; 2      ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|rst_controller_001                                                                                                                                     ; 33    ; 31             ; 0            ; 31             ; 2      ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|rst_controller|rst_controller|alt_rst_req_sync_uq1                                                                                                     ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|rst_controller|rst_controller|alt_rst_sync_uq1                                                                                                         ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|rst_controller|rst_controller                                                                                                                          ; 33    ; 32             ; 0            ; 32             ; 2      ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|rst_controller                                                                                                                                         ; 33    ; 32             ; 0            ; 32             ; 2      ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|avalon_st_adapter_003|timing_adapter_0                                                                                                                 ; 44    ; 0              ; 3            ; 0              ; 41     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|avalon_st_adapter_003|error_adapter_0                                                                                                                  ; 45    ; 0              ; 4            ; 0              ; 41     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|avalon_st_adapter_003                                                                                                                                  ; 46    ; 0              ; 0            ; 0              ; 41     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|avalon_st_adapter_002|timing_adapter_0                                                                                                                 ; 44    ; 0              ; 3            ; 0              ; 41     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|avalon_st_adapter_002|error_adapter_0                                                                                                                  ; 45    ; 0              ; 4            ; 0              ; 41     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|avalon_st_adapter_002                                                                                                                                  ; 46    ; 0              ; 0            ; 0              ; 41     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|avalon_st_adapter_001|timing_adapter_0                                                                                                                 ; 29    ; 1              ; 2            ; 1              ; 28     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|avalon_st_adapter_001|error_adapter_0                                                                                                                  ; 28    ; 2              ; 2            ; 2              ; 28     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|avalon_st_adapter_001                                                                                                                                  ; 27    ; 0              ; 0            ; 0              ; 28     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|avalon_st_adapter|timing_adapter_0                                                                                                                     ; 29    ; 1              ; 2            ; 1              ; 28     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|avalon_st_adapter|error_adapter_0                                                                                                                      ; 28    ; 2              ; 2            ; 2              ; 28     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|avalon_st_adapter                                                                                                                                      ; 27    ; 0              ; 0            ; 0              ; 28     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|avalon_st_adapter_001|error_adapter_0                                                                                                ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|avalon_st_adapter_001                                                                                                                ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|avalon_st_adapter|error_adapter_0                                                                                                    ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|avalon_st_adapter                                                                                                                    ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|rsp_mux_001|arb|adder                                                                                                                ; 8     ; 4              ; 0            ; 4              ; 4      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|rsp_mux_001|arb                                                                                                                      ; 6     ; 0              ; 4            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|rsp_mux_001                                                                                                                          ; 237   ; 0              ; 0            ; 0              ; 119    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|rsp_mux|arb|adder                                                                                                                    ; 8     ; 4              ; 0            ; 4              ; 4      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|rsp_mux|arb                                                                                                                          ; 6     ; 0              ; 4            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|rsp_mux                                                                                                                              ; 237   ; 0              ; 0            ; 0              ; 119    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|rsp_demux_001                                                                                                                        ; 121   ; 4              ; 2            ; 4              ; 235    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|rsp_demux                                                                                                                            ; 121   ; 4              ; 2            ; 4              ; 235    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|cmd_mux_001|arb|adder                                                                                                                ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|cmd_mux_001|arb                                                                                                                      ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|cmd_mux_001                                                                                                                          ; 237   ; 0              ; 0            ; 0              ; 119    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|cmd_mux|arb|adder                                                                                                                    ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|cmd_mux|arb                                                                                                                          ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|cmd_mux                                                                                                                              ; 237   ; 0              ; 0            ; 0              ; 119    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|cmd_demux_001                                                                                                                        ; 122   ; 4              ; 2            ; 4              ; 235    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|cmd_demux                                                                                                                            ; 122   ; 4              ; 2            ; 4              ; 235    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|spi_system_0_avalon_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|dc_sub|subtract                       ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|spi_system_0_avalon_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|dc_sub                                ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|spi_system_0_avalon_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|db_sub|subtract                       ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|spi_system_0_avalon_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|db_sub                                ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|spi_system_0_avalon_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|da_sub|subtract                       ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|spi_system_0_avalon_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|da_sub                                ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|spi_system_0_avalon_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|bc_sub|subtract                       ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|spi_system_0_avalon_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|bc_sub                                ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|spi_system_0_avalon_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ac_sub|subtract                       ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|spi_system_0_avalon_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ac_sub                                ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|spi_system_0_avalon_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ab_sub|subtract                       ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|spi_system_0_avalon_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ab_sub                                ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|spi_system_0_avalon_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min                                       ; 31    ; 0              ; 2            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|spi_system_0_avalon_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_burstwrap_increment                       ; 7     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|spi_system_0_avalon_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|align_address_to_size                         ; 29    ; 5              ; 0            ; 5              ; 23     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|spi_system_0_avalon_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter                                               ; 120   ; 0              ; 0            ; 0              ; 118    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|spi_system_0_avalon_slave_burst_adapter                                                                                              ; 120   ; 0              ; 0            ; 0              ; 118    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|audio_and_video_config_0_avalon_av_config_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|dc_sub|subtract ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|audio_and_video_config_0_avalon_av_config_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|dc_sub          ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|audio_and_video_config_0_avalon_av_config_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|db_sub|subtract ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|audio_and_video_config_0_avalon_av_config_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|db_sub          ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|audio_and_video_config_0_avalon_av_config_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|da_sub|subtract ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|audio_and_video_config_0_avalon_av_config_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|da_sub          ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|audio_and_video_config_0_avalon_av_config_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|bc_sub|subtract ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|audio_and_video_config_0_avalon_av_config_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|bc_sub          ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|audio_and_video_config_0_avalon_av_config_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ac_sub|subtract ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|audio_and_video_config_0_avalon_av_config_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ac_sub          ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|audio_and_video_config_0_avalon_av_config_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ab_sub|subtract ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|audio_and_video_config_0_avalon_av_config_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ab_sub          ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|audio_and_video_config_0_avalon_av_config_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min                 ; 31    ; 0              ; 2            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|audio_and_video_config_0_avalon_av_config_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_burstwrap_increment ; 7     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|audio_and_video_config_0_avalon_av_config_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|align_address_to_size   ; 29    ; 5              ; 0            ; 5              ; 23     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|audio_and_video_config_0_avalon_av_config_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter                         ; 120   ; 0              ; 0            ; 0              ; 118    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|audio_and_video_config_0_avalon_av_config_slave_burst_adapter                                                                        ; 120   ; 0              ; 0            ; 0              ; 118    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|hps_0_h2f_lw_axi_master_rd_limiter                                                                                                   ; 238   ; 0              ; 0            ; 0              ; 237    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|hps_0_h2f_lw_axi_master_wr_limiter                                                                                                   ; 238   ; 0              ; 0            ; 0              ; 237    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|router_003|the_default_decode                                                                                                        ; 0     ; 4              ; 0            ; 4              ; 4      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|router_003                                                                                                                           ; 118   ; 0              ; 2            ; 0              ; 118    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|router_002|the_default_decode                                                                                                        ; 0     ; 4              ; 0            ; 4              ; 4      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|router_002                                                                                                                           ; 118   ; 0              ; 2            ; 0              ; 118    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|router_001|the_default_decode                                                                                                        ; 0     ; 3              ; 0            ; 3              ; 3      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|router_001                                                                                                                           ; 118   ; 0              ; 3            ; 0              ; 118    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|router|the_default_decode                                                                                                            ; 0     ; 3              ; 0            ; 3              ; 3      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|router                                                                                                                               ; 118   ; 0              ; 3            ; 0              ; 118    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|spi_system_0_avalon_slave_agent_rdata_fifo                                                                                           ; 79    ; 41             ; 0            ; 41             ; 36     ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|spi_system_0_avalon_slave_agent_rsp_fifo                                                                                             ; 158   ; 39             ; 0            ; 39             ; 117    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|spi_system_0_avalon_slave_agent|uncompressor                                                                                         ; 45    ; 1              ; 0            ; 1              ; 43     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|spi_system_0_avalon_slave_agent                                                                                                      ; 311   ; 39             ; 39           ; 39             ; 333    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|audio_and_video_config_0_avalon_av_config_slave_agent_rdata_fifo                                                                     ; 79    ; 41             ; 0            ; 41             ; 36     ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|audio_and_video_config_0_avalon_av_config_slave_agent_rsp_fifo                                                                       ; 158   ; 39             ; 0            ; 39             ; 117    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|audio_and_video_config_0_avalon_av_config_slave_agent|uncompressor                                                                   ; 45    ; 1              ; 0            ; 1              ; 43     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|audio_and_video_config_0_avalon_av_config_slave_agent                                                                                ; 311   ; 39             ; 39           ; 39             ; 333    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|hps_0_h2f_lw_axi_master_agent|align_address_to_size                                                                                  ; 38    ; 0              ; 1            ; 0              ; 23     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|hps_0_h2f_lw_axi_master_agent                                                                                                        ; 413   ; 83             ; 183          ; 83             ; 298    ; 83              ; 83            ; 83              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|spi_system_0_avalon_slave_translator                                                                                                 ; 104   ; 6              ; 18           ; 6              ; 71     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|audio_and_video_config_0_avalon_av_config_slave_translator                                                                           ; 104   ; 5              ; 19           ; 5              ; 74     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1                                                                                                                                      ; 224   ; 0              ; 0            ; 0              ; 143    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|avalon_st_adapter|error_adapter_0                                                                                                    ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|avalon_st_adapter                                                                                                                    ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|rsp_mux_002                                                                                                                          ; 120   ; 0              ; 2            ; 0              ; 118    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|rsp_mux_001                                                                                                                          ; 120   ; 0              ; 2            ; 0              ; 118    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|rsp_mux                                                                                                                              ; 120   ; 0              ; 2            ; 0              ; 118    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|rsp_demux                                                                                                                            ; 122   ; 9              ; 2            ; 9              ; 352    ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cmd_mux|arb|adder                                                                                                                    ; 12    ; 3              ; 0            ; 3              ; 6      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cmd_mux|arb                                                                                                                          ; 7     ; 0              ; 1            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cmd_mux                                                                                                                              ; 354   ; 0              ; 0            ; 0              ; 120    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cmd_demux_002                                                                                                                        ; 120   ; 1              ; 2            ; 1              ; 118    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cmd_demux_001                                                                                                                        ; 120   ; 1              ; 2            ; 1              ; 118    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cmd_demux                                                                                                                            ; 120   ; 1              ; 2            ; 1              ; 118    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router_003|the_default_decode                                                                                                        ; 0     ; 3              ; 0            ; 3              ; 3      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router_003                                                                                                                           ; 117   ; 0              ; 2            ; 0              ; 118    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router_002|the_default_decode                                                                                                        ; 0     ; 5              ; 0            ; 5              ; 5      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router_002                                                                                                                           ; 117   ; 5              ; 4            ; 5              ; 118    ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router_001|the_default_decode                                                                                                        ; 0     ; 5              ; 0            ; 5              ; 5      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router_001                                                                                                                           ; 117   ; 5              ; 4            ; 5              ; 118    ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router|the_default_decode                                                                                                            ; 0     ; 5              ; 0            ; 5              ; 5      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router                                                                                                                               ; 117   ; 5              ; 4            ; 5              ; 118    ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|hps_0_f2h_sdram0_data_agent_rsp_fifo                                                                                                 ; 157   ; 39             ; 0            ; 39             ; 116    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|hps_0_f2h_sdram0_data_agent|uncompressor                                                                                             ; 53    ; 1              ; 0            ; 1              ; 51     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|hps_0_f2h_sdram0_data_agent                                                                                                          ; 310   ; 39             ; 40           ; 39             ; 349    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|spi_system_0_avalon_master_agent                                                                                                     ; 197   ; 35             ; 86           ; 35             ; 149    ; 35              ; 35            ; 35              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|output_switcher_1_dma_agent                                                                                                          ; 195   ; 40             ; 86           ; 40             ; 149    ; 40              ; 40            ; 40              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|output_switcher_0_dma_agent                                                                                                          ; 195   ; 40             ; 86           ; 40             ; 149    ; 40              ; 40            ; 40              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|hps_0_f2h_sdram0_data_translator                                                                                                     ; 122   ; 4              ; 2            ; 4              ; 110    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|spi_system_0_avalon_master_translator                                                                                                ; 118   ; 11             ; 0            ; 11             ; 78     ; 11              ; 11            ; 11              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|output_switcher_1_dma_translator                                                                                                     ; 116   ; 47             ; 2            ; 47             ; 109    ; 47              ; 47            ; 47              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|output_switcher_0_dma_translator                                                                                                     ; 116   ; 47             ; 2            ; 47             ; 109    ; 47              ; 47            ; 47              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0                                                                                                                                      ; 183   ; 0              ; 0            ; 0              ; 145    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sysid                                                                                                                                                  ; 3     ; 32             ; 2            ; 32             ; 32     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pll_1                                                                                                                                                  ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pll_0                                                                                                                                                  ; 2     ; 3              ; 0            ; 3              ; 5      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|jtag_uart_0|the_Pyramic_Array_jtag_uart_0_scfifo_r|rfifo|auto_generated|dpfifo|wr_ptr                                                                  ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|jtag_uart_0|the_Pyramic_Array_jtag_uart_0_scfifo_r|rfifo|auto_generated|dpfifo|rd_ptr_count                                                            ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|jtag_uart_0|the_Pyramic_Array_jtag_uart_0_scfifo_r|rfifo|auto_generated|dpfifo|FIFOram                                                                 ; 24    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|jtag_uart_0|the_Pyramic_Array_jtag_uart_0_scfifo_r|rfifo|auto_generated|dpfifo|fifo_state|count_usedw                                                  ; 5     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|jtag_uart_0|the_Pyramic_Array_jtag_uart_0_scfifo_r|rfifo|auto_generated|dpfifo|fifo_state                                                              ; 5     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|jtag_uart_0|the_Pyramic_Array_jtag_uart_0_scfifo_r|rfifo|auto_generated|dpfifo                                                                         ; 13    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|jtag_uart_0|the_Pyramic_Array_jtag_uart_0_scfifo_r|rfifo|auto_generated                                                                                ; 12    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|jtag_uart_0|the_Pyramic_Array_jtag_uart_0_scfifo_r                                                                                                     ; 13    ; 0              ; 1            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|jtag_uart_0|the_Pyramic_Array_jtag_uart_0_scfifo_w|wfifo|auto_generated|dpfifo|wr_ptr                                                                  ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|jtag_uart_0|the_Pyramic_Array_jtag_uart_0_scfifo_w|wfifo|auto_generated|dpfifo|rd_ptr_count                                                            ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|jtag_uart_0|the_Pyramic_Array_jtag_uart_0_scfifo_w|wfifo|auto_generated|dpfifo|FIFOram                                                                 ; 24    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|jtag_uart_0|the_Pyramic_Array_jtag_uart_0_scfifo_w|wfifo|auto_generated|dpfifo|fifo_state|count_usedw                                                  ; 5     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|jtag_uart_0|the_Pyramic_Array_jtag_uart_0_scfifo_w|wfifo|auto_generated|dpfifo|fifo_state                                                              ; 5     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|jtag_uart_0|the_Pyramic_Array_jtag_uart_0_scfifo_w|wfifo|auto_generated|dpfifo                                                                         ; 13    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|jtag_uart_0|the_Pyramic_Array_jtag_uart_0_scfifo_w|wfifo|auto_generated                                                                                ; 12    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|jtag_uart_0|the_Pyramic_Array_jtag_uart_0_scfifo_w                                                                                                     ; 12    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|jtag_uart_0                                                                                                                                            ; 38    ; 34             ; 23           ; 34             ; 34     ; 34              ; 34            ; 34              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps_0|hps_io|border|hps_sdram_inst|dll                                                                                                                 ; 2     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps_0|hps_io|border|hps_sdram_inst|oct                                                                                                                 ; 1     ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps_0|hps_io|border|hps_sdram_inst|c0                                                                                                                  ; 228   ; 173            ; 8            ; 173            ; 280    ; 173             ; 173           ; 173             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps_0|hps_io|border|hps_sdram_inst|seq                                                                                                                 ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_inst                                                        ; 135   ; 1              ; 3            ; 1              ; 36     ; 1               ; 1             ; 1               ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[3].ubidir_dq_dqs                                                                        ; 135   ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_inst                                                        ; 135   ; 1              ; 3            ; 1              ; 36     ; 1               ; 1             ; 1               ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[2].ubidir_dq_dqs                                                                        ; 135   ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_inst                                                        ; 135   ; 1              ; 3            ; 1              ; 36     ; 1               ; 1             ; 1               ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[1].ubidir_dq_dqs                                                                        ; 135   ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_inst                                                        ; 135   ; 1              ; 3            ; 1              ; 36     ; 1               ; 1             ; 1               ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[0].ubidir_dq_dqs                                                                        ; 135   ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|clock_gen[0].uclk_generator                                                      ; 1     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|clock_gen[0].umem_ck_pad|auto_generated                                          ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|ureset_n_pad                                                                     ; 7     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|ucmd_pad                                                                         ; 37    ; 1              ; 0            ; 1              ; 6      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|ubank_pad                                                                        ; 19    ; 1              ; 0            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|uaddress_pad                                                                     ; 91    ; 1              ; 0            ; 1              ; 15     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[24].acv_ac_ldc                                                       ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[23].acv_ac_ldc                                                       ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[22].acv_ac_ldc                                                       ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[21].acv_ac_ldc                                                       ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[20].acv_ac_ldc                                                       ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[19].acv_ac_ldc                                                       ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[18].acv_ac_ldc                                                       ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[17].acv_ac_ldc                                                       ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[16].acv_ac_ldc                                                       ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[15].acv_ac_ldc                                                       ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[14].acv_ac_ldc                                                       ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[13].acv_ac_ldc                                                       ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[12].acv_ac_ldc                                                       ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[11].acv_ac_ldc                                                       ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[10].acv_ac_ldc                                                       ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[9].acv_ac_ldc                                                        ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[8].acv_ac_ldc                                                        ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[7].acv_ac_ldc                                                        ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[6].acv_ac_ldc                                                        ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[5].acv_ac_ldc                                                        ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[4].acv_ac_ldc                                                        ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[3].acv_ac_ldc                                                        ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[2].acv_ac_ldc                                                        ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[1].acv_ac_ldc                                                        ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[0].acv_ac_ldc                                                        ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads                                                                                  ; 118   ; 0              ; 5            ; 0              ; 27     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads                                                                                                 ; 633   ; 58             ; 118          ; 58             ; 220    ; 58              ; 58            ; 58              ; 40    ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|memphy_ldc                                                                                               ; 10    ; 0              ; 1            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy                                                                                                          ; 975   ; 1              ; 2            ; 1              ; 366    ; 1               ; 1             ; 1               ; 40    ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps_0|hps_io|border|hps_sdram_inst|p0                                                                                                                  ; 878   ; 545            ; 0            ; 545            ; 130    ; 545             ; 545           ; 545             ; 40    ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps_0|hps_io|border|hps_sdram_inst|pll                                                                                                                 ; 2     ; 1              ; 2            ; 1              ; 12     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps_0|hps_io|border|hps_sdram_inst                                                                                                                     ; 1     ; 0              ; 0            ; 0              ; 31     ; 0               ; 0             ; 0               ; 40    ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps_0|hps_io|border                                                                                                                                    ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps_0|hps_io                                                                                                                                           ; 8     ; 0              ; 0            ; 0              ; 40     ; 0               ; 0             ; 0               ; 49    ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps_0|fpga_interfaces                                                                                                                                  ; 144   ; 0              ; 0            ; 0              ; 191    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps_0                                                                                                                                                  ; 152   ; 0              ; 0            ; 0              ; 231    ; 0               ; 0             ; 0               ; 49    ; 0              ; 0            ; 0                ; 0                 ;
; u0|audio_controller|Audio_Out_Serializer|Audio_Out_Right_Channel_FIFO|Sync_FIFO|auto_generated|dpfifo|wr_ptr                                              ; 3     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|audio_controller|Audio_Out_Serializer|Audio_Out_Right_Channel_FIFO|Sync_FIFO|auto_generated|dpfifo|usedw_counter                                       ; 4     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|audio_controller|Audio_Out_Serializer|Audio_Out_Right_Channel_FIFO|Sync_FIFO|auto_generated|dpfifo|rd_ptr_msb                                          ; 3     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|audio_controller|Audio_Out_Serializer|Audio_Out_Right_Channel_FIFO|Sync_FIFO|auto_generated|dpfifo|three_comparison                                    ; 14    ; 7              ; 0            ; 7              ; 1      ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|audio_controller|Audio_Out_Serializer|Audio_Out_Right_Channel_FIFO|Sync_FIFO|auto_generated|dpfifo|almost_full_comparer                                ; 14    ; 7              ; 0            ; 7              ; 1      ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|audio_controller|Audio_Out_Serializer|Audio_Out_Right_Channel_FIFO|Sync_FIFO|auto_generated|dpfifo|FIFOram                                             ; 48    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|audio_controller|Audio_Out_Serializer|Audio_Out_Right_Channel_FIFO|Sync_FIFO|auto_generated|dpfifo                                                     ; 36    ; 0              ; 0            ; 0              ; 41     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|audio_controller|Audio_Out_Serializer|Audio_Out_Right_Channel_FIFO|Sync_FIFO|auto_generated                                                            ; 36    ; 0              ; 0            ; 0              ; 41     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|audio_controller|Audio_Out_Serializer|Audio_Out_Right_Channel_FIFO                                                                                     ; 36    ; 0              ; 0            ; 0              ; 41     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|audio_controller|Audio_Out_Serializer|Audio_Out_Left_Channel_FIFO|Sync_FIFO|auto_generated|dpfifo|wr_ptr                                               ; 3     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|audio_controller|Audio_Out_Serializer|Audio_Out_Left_Channel_FIFO|Sync_FIFO|auto_generated|dpfifo|usedw_counter                                        ; 4     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|audio_controller|Audio_Out_Serializer|Audio_Out_Left_Channel_FIFO|Sync_FIFO|auto_generated|dpfifo|rd_ptr_msb                                           ; 3     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|audio_controller|Audio_Out_Serializer|Audio_Out_Left_Channel_FIFO|Sync_FIFO|auto_generated|dpfifo|three_comparison                                     ; 14    ; 7              ; 0            ; 7              ; 1      ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|audio_controller|Audio_Out_Serializer|Audio_Out_Left_Channel_FIFO|Sync_FIFO|auto_generated|dpfifo|almost_full_comparer                                 ; 14    ; 7              ; 0            ; 7              ; 1      ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|audio_controller|Audio_Out_Serializer|Audio_Out_Left_Channel_FIFO|Sync_FIFO|auto_generated|dpfifo|FIFOram                                              ; 48    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|audio_controller|Audio_Out_Serializer|Audio_Out_Left_Channel_FIFO|Sync_FIFO|auto_generated|dpfifo                                                      ; 36    ; 0              ; 0            ; 0              ; 41     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|audio_controller|Audio_Out_Serializer|Audio_Out_Left_Channel_FIFO|Sync_FIFO|auto_generated                                                             ; 36    ; 0              ; 0            ; 0              ; 41     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|audio_controller|Audio_Out_Serializer|Audio_Out_Left_Channel_FIFO                                                                                      ; 36    ; 0              ; 0            ; 0              ; 41     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|audio_controller|Audio_Out_Serializer                                                                                                                  ; 72    ; 0              ; 1            ; 0              ; 17     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|audio_controller|Audio_In_Deserializer|Audio_In_Right_Channel_FIFO|Sync_FIFO|auto_generated|dpfifo|wr_ptr                                              ; 3     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|audio_controller|Audio_In_Deserializer|Audio_In_Right_Channel_FIFO|Sync_FIFO|auto_generated|dpfifo|usedw_counter                                       ; 4     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|audio_controller|Audio_In_Deserializer|Audio_In_Right_Channel_FIFO|Sync_FIFO|auto_generated|dpfifo|rd_ptr_msb                                          ; 3     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|audio_controller|Audio_In_Deserializer|Audio_In_Right_Channel_FIFO|Sync_FIFO|auto_generated|dpfifo|three_comparison                                    ; 14    ; 7              ; 0            ; 7              ; 1      ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|audio_controller|Audio_In_Deserializer|Audio_In_Right_Channel_FIFO|Sync_FIFO|auto_generated|dpfifo|almost_full_comparer                                ; 14    ; 7              ; 0            ; 7              ; 1      ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|audio_controller|Audio_In_Deserializer|Audio_In_Right_Channel_FIFO|Sync_FIFO|auto_generated|dpfifo|FIFOram                                             ; 48    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|audio_controller|Audio_In_Deserializer|Audio_In_Right_Channel_FIFO|Sync_FIFO|auto_generated|dpfifo                                                     ; 36    ; 0              ; 0            ; 0              ; 41     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|audio_controller|Audio_In_Deserializer|Audio_In_Right_Channel_FIFO|Sync_FIFO|auto_generated                                                            ; 36    ; 0              ; 0            ; 0              ; 41     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|audio_controller|Audio_In_Deserializer|Audio_In_Right_Channel_FIFO                                                                                     ; 36    ; 0              ; 0            ; 0              ; 41     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|audio_controller|Audio_In_Deserializer|Audio_In_Left_Channel_FIFO|Sync_FIFO|auto_generated|dpfifo|wr_ptr                                               ; 3     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|audio_controller|Audio_In_Deserializer|Audio_In_Left_Channel_FIFO|Sync_FIFO|auto_generated|dpfifo|usedw_counter                                        ; 4     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|audio_controller|Audio_In_Deserializer|Audio_In_Left_Channel_FIFO|Sync_FIFO|auto_generated|dpfifo|rd_ptr_msb                                           ; 3     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|audio_controller|Audio_In_Deserializer|Audio_In_Left_Channel_FIFO|Sync_FIFO|auto_generated|dpfifo|three_comparison                                     ; 14    ; 7              ; 0            ; 7              ; 1      ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|audio_controller|Audio_In_Deserializer|Audio_In_Left_Channel_FIFO|Sync_FIFO|auto_generated|dpfifo|almost_full_comparer                                 ; 14    ; 7              ; 0            ; 7              ; 1      ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|audio_controller|Audio_In_Deserializer|Audio_In_Left_Channel_FIFO|Sync_FIFO|auto_generated|dpfifo|FIFOram                                              ; 48    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|audio_controller|Audio_In_Deserializer|Audio_In_Left_Channel_FIFO|Sync_FIFO|auto_generated|dpfifo                                                      ; 36    ; 0              ; 0            ; 0              ; 41     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|audio_controller|Audio_In_Deserializer|Audio_In_Left_Channel_FIFO|Sync_FIFO|auto_generated                                                             ; 36    ; 0              ; 0            ; 0              ; 41     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|audio_controller|Audio_In_Deserializer|Audio_In_Left_Channel_FIFO                                                                                      ; 36    ; 0              ; 0            ; 0              ; 41     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|audio_controller|Audio_In_Deserializer|Audio_Out_Bit_Counter                                                                                           ; 6     ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|audio_controller|Audio_In_Deserializer                                                                                                                 ; 10    ; 0              ; 0            ; 0              ; 80     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|audio_controller|DAC_Left_Right_Clock_Edges                                                                                                            ; 3     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|audio_controller|ADC_Left_Right_Clock_Edges                                                                                                            ; 3     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|audio_controller|Bit_Clock_Edges                                                                                                                       ; 3     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|audio_controller                                                                                                                                       ; 74    ; 66             ; 0            ; 66             ; 69     ; 66              ; 66            ; 66              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|audio_and_video_config_0|Serial_Bus_Controller|Serial_Config_Clock_Generator                                                                           ; 3     ; 1              ; 0            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|audio_and_video_config_0|Serial_Bus_Controller                                                                                                         ; 116   ; 84             ; 0            ; 84             ; 30     ; 84              ; 84            ; 84              ; 1     ; 0              ; 0            ; 0                ; 0                 ;
; u0|audio_and_video_config_0|Auto_Init_OB_Devices_ROM|Auto_Init_Video_ROM                                                                                  ; 6     ; 3              ; 0            ; 3              ; 27     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|audio_and_video_config_0|Auto_Init_OB_Devices_ROM|Auto_Init_Audio_ROM                                                                                  ; 6     ; 12             ; 0            ; 12             ; 27     ; 12              ; 12            ; 12              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|audio_and_video_config_0|Auto_Init_OB_Devices_ROM                                                                                                      ; 6     ; 0              ; 0            ; 0              ; 27     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|audio_and_video_config_0|AV_Config_Auto_Init                                                                                                           ; 32    ; 1              ; 0            ; 1              ; 36     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|audio_and_video_config_0                                                                                                                               ; 42    ; 0              ; 22           ; 0              ; 34     ; 0               ; 0             ; 0               ; 1     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Streaming|FIFO_Streaming_inst|dcfifo_mixed_widths_component|auto_generated|cntr_b                                                         ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Streaming|FIFO_Streaming_inst|dcfifo_mixed_widths_component|auto_generated|wrfull_eq_comp                                                 ; 14    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Streaming|FIFO_Streaming_inst|dcfifo_mixed_widths_component|auto_generated|wrempty_eq_comp                                                ; 14    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Streaming|FIFO_Streaming_inst|dcfifo_mixed_widths_component|auto_generated|rdempty_eq_comp                                                ; 14    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Streaming|FIFO_Streaming_inst|dcfifo_mixed_widths_component|auto_generated|ws_dgrp|dffpipe16                                              ; 8     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Streaming|FIFO_Streaming_inst|dcfifo_mixed_widths_component|auto_generated|ws_dgrp                                                        ; 8     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Streaming|FIFO_Streaming_inst|dcfifo_mixed_widths_component|auto_generated|ws_bwp                                                         ; 8     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Streaming|FIFO_Streaming_inst|dcfifo_mixed_widths_component|auto_generated|ws_brp                                                         ; 8     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Streaming|FIFO_Streaming_inst|dcfifo_mixed_widths_component|auto_generated|rs_dgwp|dffpipe12                                              ; 8     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Streaming|FIFO_Streaming_inst|dcfifo_mixed_widths_component|auto_generated|rs_dgwp                                                        ; 8     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Streaming|FIFO_Streaming_inst|dcfifo_mixed_widths_component|auto_generated|fifo_ram                                                       ; 50    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Streaming|FIFO_Streaming_inst|dcfifo_mixed_widths_component|auto_generated|wrptr_g1p                                                      ; 2     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Streaming|FIFO_Streaming_inst|dcfifo_mixed_widths_component|auto_generated|rdptr_g1p                                                      ; 2     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Streaming|FIFO_Streaming_inst|dcfifo_mixed_widths_component|auto_generated|ws_dgrp_gray2bin                                               ; 7     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Streaming|FIFO_Streaming_inst|dcfifo_mixed_widths_component|auto_generated|wrptr_g_gray2bin                                               ; 7     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Streaming|FIFO_Streaming_inst|dcfifo_mixed_widths_component|auto_generated                                                                ; 36    ; 0              ; 0            ; 0              ; 24     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Streaming|FIFO_Streaming_inst                                                                                                             ; 36    ; 1              ; 0            ; 1              ; 24     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Streaming                                                                                                                                 ; 37    ; 0              ; 0            ; 0              ; 51     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Slave                                                                                                                                     ; 41    ; 0              ; 0            ; 0              ; 97     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|DMA                                                                                                                                       ; 102   ; 0              ; 1            ; 0              ; 115    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:47:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo|wr_ptr                                                             ; 4     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:47:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo|rd_ptr_count                                                       ; 4     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:47:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo|FIFOram                                                            ; 26    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:47:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo|fifo_state|count_usedw                                             ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:47:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo|fifo_state                                                         ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:47:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo                                                                    ; 20    ; 0              ; 0            ; 0              ; 19     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:47:FIFO_Mic_inst|scfifo_component|auto_generated                                                                           ; 19    ; 0              ; 0            ; 0              ; 19     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:47:FIFO_Mic_inst                                                                                                           ; 19    ; 0              ; 0            ; 0              ; 19     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:46:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo|wr_ptr                                                             ; 4     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:46:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo|rd_ptr_count                                                       ; 4     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:46:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo|FIFOram                                                            ; 26    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:46:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo|fifo_state|count_usedw                                             ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:46:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo|fifo_state                                                         ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:46:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo                                                                    ; 20    ; 0              ; 0            ; 0              ; 19     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:46:FIFO_Mic_inst|scfifo_component|auto_generated                                                                           ; 19    ; 0              ; 0            ; 0              ; 19     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:46:FIFO_Mic_inst                                                                                                           ; 19    ; 3              ; 0            ; 3              ; 19     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:45:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo|wr_ptr                                                             ; 4     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:45:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo|rd_ptr_count                                                       ; 4     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:45:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo|FIFOram                                                            ; 26    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:45:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo|fifo_state|count_usedw                                             ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:45:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo|fifo_state                                                         ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:45:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo                                                                    ; 20    ; 0              ; 0            ; 0              ; 19     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:45:FIFO_Mic_inst|scfifo_component|auto_generated                                                                           ; 19    ; 0              ; 0            ; 0              ; 19     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:45:FIFO_Mic_inst                                                                                                           ; 19    ; 3              ; 0            ; 3              ; 19     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:44:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo|wr_ptr                                                             ; 4     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:44:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo|rd_ptr_count                                                       ; 4     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:44:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo|FIFOram                                                            ; 26    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:44:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo|fifo_state|count_usedw                                             ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:44:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo|fifo_state                                                         ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:44:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo                                                                    ; 20    ; 0              ; 0            ; 0              ; 19     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:44:FIFO_Mic_inst|scfifo_component|auto_generated                                                                           ; 19    ; 0              ; 0            ; 0              ; 19     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:44:FIFO_Mic_inst                                                                                                           ; 19    ; 3              ; 0            ; 3              ; 19     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:43:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo|wr_ptr                                                             ; 4     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:43:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo|rd_ptr_count                                                       ; 4     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:43:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo|FIFOram                                                            ; 26    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:43:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo|fifo_state|count_usedw                                             ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:43:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo|fifo_state                                                         ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:43:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo                                                                    ; 20    ; 0              ; 0            ; 0              ; 19     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:43:FIFO_Mic_inst|scfifo_component|auto_generated                                                                           ; 19    ; 0              ; 0            ; 0              ; 19     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:43:FIFO_Mic_inst                                                                                                           ; 19    ; 3              ; 0            ; 3              ; 19     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:42:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo|wr_ptr                                                             ; 4     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:42:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo|rd_ptr_count                                                       ; 4     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:42:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo|FIFOram                                                            ; 26    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:42:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo|fifo_state|count_usedw                                             ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:42:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo|fifo_state                                                         ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:42:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo                                                                    ; 20    ; 0              ; 0            ; 0              ; 19     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:42:FIFO_Mic_inst|scfifo_component|auto_generated                                                                           ; 19    ; 0              ; 0            ; 0              ; 19     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:42:FIFO_Mic_inst                                                                                                           ; 19    ; 3              ; 0            ; 3              ; 19     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:41:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo|wr_ptr                                                             ; 4     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:41:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo|rd_ptr_count                                                       ; 4     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:41:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo|FIFOram                                                            ; 26    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:41:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo|fifo_state|count_usedw                                             ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:41:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo|fifo_state                                                         ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:41:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo                                                                    ; 20    ; 0              ; 0            ; 0              ; 19     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:41:FIFO_Mic_inst|scfifo_component|auto_generated                                                                           ; 19    ; 0              ; 0            ; 0              ; 19     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:41:FIFO_Mic_inst                                                                                                           ; 19    ; 3              ; 0            ; 3              ; 19     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:40:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo|wr_ptr                                                             ; 4     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:40:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo|rd_ptr_count                                                       ; 4     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:40:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo|FIFOram                                                            ; 26    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:40:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo|fifo_state|count_usedw                                             ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:40:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo|fifo_state                                                         ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:40:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo                                                                    ; 20    ; 0              ; 0            ; 0              ; 19     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:40:FIFO_Mic_inst|scfifo_component|auto_generated                                                                           ; 19    ; 0              ; 0            ; 0              ; 19     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:40:FIFO_Mic_inst                                                                                                           ; 19    ; 3              ; 0            ; 3              ; 19     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:39:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo|wr_ptr                                                             ; 4     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:39:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo|rd_ptr_count                                                       ; 4     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:39:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo|FIFOram                                                            ; 26    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:39:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo|fifo_state|count_usedw                                             ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:39:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo|fifo_state                                                         ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:39:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo                                                                    ; 20    ; 0              ; 0            ; 0              ; 19     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:39:FIFO_Mic_inst|scfifo_component|auto_generated                                                                           ; 19    ; 0              ; 0            ; 0              ; 19     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:39:FIFO_Mic_inst                                                                                                           ; 19    ; 3              ; 0            ; 3              ; 19     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:38:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo|wr_ptr                                                             ; 4     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:38:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo|rd_ptr_count                                                       ; 4     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:38:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo|FIFOram                                                            ; 26    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:38:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo|fifo_state|count_usedw                                             ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:38:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo|fifo_state                                                         ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:38:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo                                                                    ; 20    ; 0              ; 0            ; 0              ; 19     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:38:FIFO_Mic_inst|scfifo_component|auto_generated                                                                           ; 19    ; 0              ; 0            ; 0              ; 19     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:38:FIFO_Mic_inst                                                                                                           ; 19    ; 3              ; 0            ; 3              ; 19     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:37:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo|wr_ptr                                                             ; 4     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:37:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo|rd_ptr_count                                                       ; 4     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:37:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo|FIFOram                                                            ; 26    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:37:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo|fifo_state|count_usedw                                             ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:37:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo|fifo_state                                                         ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:37:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo                                                                    ; 20    ; 0              ; 0            ; 0              ; 19     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:37:FIFO_Mic_inst|scfifo_component|auto_generated                                                                           ; 19    ; 0              ; 0            ; 0              ; 19     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:37:FIFO_Mic_inst                                                                                                           ; 19    ; 3              ; 0            ; 3              ; 19     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:36:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo|wr_ptr                                                             ; 4     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:36:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo|rd_ptr_count                                                       ; 4     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:36:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo|FIFOram                                                            ; 26    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:36:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo|fifo_state|count_usedw                                             ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:36:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo|fifo_state                                                         ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:36:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo                                                                    ; 20    ; 0              ; 0            ; 0              ; 19     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:36:FIFO_Mic_inst|scfifo_component|auto_generated                                                                           ; 19    ; 0              ; 0            ; 0              ; 19     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:36:FIFO_Mic_inst                                                                                                           ; 19    ; 3              ; 0            ; 3              ; 19     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:35:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo|wr_ptr                                                             ; 4     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:35:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo|rd_ptr_count                                                       ; 4     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:35:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo|FIFOram                                                            ; 26    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:35:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo|fifo_state|count_usedw                                             ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:35:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo|fifo_state                                                         ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:35:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo                                                                    ; 20    ; 0              ; 0            ; 0              ; 19     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:35:FIFO_Mic_inst|scfifo_component|auto_generated                                                                           ; 19    ; 0              ; 0            ; 0              ; 19     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:35:FIFO_Mic_inst                                                                                                           ; 19    ; 3              ; 0            ; 3              ; 19     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:34:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo|wr_ptr                                                             ; 4     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:34:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo|rd_ptr_count                                                       ; 4     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:34:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo|FIFOram                                                            ; 26    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:34:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo|fifo_state|count_usedw                                             ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:34:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo|fifo_state                                                         ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:34:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo                                                                    ; 20    ; 0              ; 0            ; 0              ; 19     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:34:FIFO_Mic_inst|scfifo_component|auto_generated                                                                           ; 19    ; 0              ; 0            ; 0              ; 19     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:34:FIFO_Mic_inst                                                                                                           ; 19    ; 3              ; 0            ; 3              ; 19     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:33:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo|wr_ptr                                                             ; 4     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:33:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo|rd_ptr_count                                                       ; 4     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:33:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo|FIFOram                                                            ; 26    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:33:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo|fifo_state|count_usedw                                             ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:33:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo|fifo_state                                                         ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:33:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo                                                                    ; 20    ; 0              ; 0            ; 0              ; 19     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:33:FIFO_Mic_inst|scfifo_component|auto_generated                                                                           ; 19    ; 0              ; 0            ; 0              ; 19     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:33:FIFO_Mic_inst                                                                                                           ; 19    ; 3              ; 0            ; 3              ; 19     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:32:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo|wr_ptr                                                             ; 4     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:32:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo|rd_ptr_count                                                       ; 4     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:32:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo|FIFOram                                                            ; 26    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:32:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo|fifo_state|count_usedw                                             ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:32:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo|fifo_state                                                         ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:32:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo                                                                    ; 20    ; 0              ; 0            ; 0              ; 19     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:32:FIFO_Mic_inst|scfifo_component|auto_generated                                                                           ; 19    ; 0              ; 0            ; 0              ; 19     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:32:FIFO_Mic_inst                                                                                                           ; 19    ; 3              ; 0            ; 3              ; 19     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:31:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo|wr_ptr                                                             ; 4     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:31:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo|rd_ptr_count                                                       ; 4     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:31:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo|FIFOram                                                            ; 26    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:31:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo|fifo_state|count_usedw                                             ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:31:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo|fifo_state                                                         ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:31:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo                                                                    ; 20    ; 0              ; 0            ; 0              ; 19     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:31:FIFO_Mic_inst|scfifo_component|auto_generated                                                                           ; 19    ; 0              ; 0            ; 0              ; 19     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:31:FIFO_Mic_inst                                                                                                           ; 19    ; 3              ; 0            ; 3              ; 19     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:30:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo|wr_ptr                                                             ; 4     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:30:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo|rd_ptr_count                                                       ; 4     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:30:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo|FIFOram                                                            ; 26    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:30:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo|fifo_state|count_usedw                                             ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:30:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo|fifo_state                                                         ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:30:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo                                                                    ; 20    ; 0              ; 0            ; 0              ; 19     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:30:FIFO_Mic_inst|scfifo_component|auto_generated                                                                           ; 19    ; 0              ; 0            ; 0              ; 19     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:30:FIFO_Mic_inst                                                                                                           ; 19    ; 3              ; 0            ; 3              ; 19     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:29:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo|wr_ptr                                                             ; 4     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:29:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo|rd_ptr_count                                                       ; 4     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:29:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo|FIFOram                                                            ; 26    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:29:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo|fifo_state|count_usedw                                             ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:29:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo|fifo_state                                                         ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:29:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo                                                                    ; 20    ; 0              ; 0            ; 0              ; 19     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:29:FIFO_Mic_inst|scfifo_component|auto_generated                                                                           ; 19    ; 0              ; 0            ; 0              ; 19     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:29:FIFO_Mic_inst                                                                                                           ; 19    ; 3              ; 0            ; 3              ; 19     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:28:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo|wr_ptr                                                             ; 4     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:28:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo|rd_ptr_count                                                       ; 4     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:28:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo|FIFOram                                                            ; 26    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:28:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo|fifo_state|count_usedw                                             ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:28:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo|fifo_state                                                         ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:28:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo                                                                    ; 20    ; 0              ; 0            ; 0              ; 19     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:28:FIFO_Mic_inst|scfifo_component|auto_generated                                                                           ; 19    ; 0              ; 0            ; 0              ; 19     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:28:FIFO_Mic_inst                                                                                                           ; 19    ; 3              ; 0            ; 3              ; 19     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:27:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo|wr_ptr                                                             ; 4     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:27:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo|rd_ptr_count                                                       ; 4     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:27:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo|FIFOram                                                            ; 26    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:27:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo|fifo_state|count_usedw                                             ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:27:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo|fifo_state                                                         ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:27:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo                                                                    ; 20    ; 0              ; 0            ; 0              ; 19     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:27:FIFO_Mic_inst|scfifo_component|auto_generated                                                                           ; 19    ; 0              ; 0            ; 0              ; 19     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:27:FIFO_Mic_inst                                                                                                           ; 19    ; 3              ; 0            ; 3              ; 19     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:26:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo|wr_ptr                                                             ; 4     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:26:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo|rd_ptr_count                                                       ; 4     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:26:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo|FIFOram                                                            ; 26    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:26:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo|fifo_state|count_usedw                                             ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:26:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo|fifo_state                                                         ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:26:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo                                                                    ; 20    ; 0              ; 0            ; 0              ; 19     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:26:FIFO_Mic_inst|scfifo_component|auto_generated                                                                           ; 19    ; 0              ; 0            ; 0              ; 19     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:26:FIFO_Mic_inst                                                                                                           ; 19    ; 3              ; 0            ; 3              ; 19     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:25:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo|wr_ptr                                                             ; 4     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:25:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo|rd_ptr_count                                                       ; 4     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:25:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo|FIFOram                                                            ; 26    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:25:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo|fifo_state|count_usedw                                             ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:25:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo|fifo_state                                                         ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:25:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo                                                                    ; 20    ; 0              ; 0            ; 0              ; 19     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:25:FIFO_Mic_inst|scfifo_component|auto_generated                                                                           ; 19    ; 0              ; 0            ; 0              ; 19     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:25:FIFO_Mic_inst                                                                                                           ; 19    ; 3              ; 0            ; 3              ; 19     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:24:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo|wr_ptr                                                             ; 4     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:24:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo|rd_ptr_count                                                       ; 4     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:24:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo|FIFOram                                                            ; 26    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:24:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo|fifo_state|count_usedw                                             ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:24:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo|fifo_state                                                         ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:24:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo                                                                    ; 20    ; 0              ; 0            ; 0              ; 19     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:24:FIFO_Mic_inst|scfifo_component|auto_generated                                                                           ; 19    ; 0              ; 0            ; 0              ; 19     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:24:FIFO_Mic_inst                                                                                                           ; 19    ; 3              ; 0            ; 3              ; 19     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:23:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo|wr_ptr                                                             ; 4     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:23:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo|rd_ptr_count                                                       ; 4     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:23:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo|FIFOram                                                            ; 26    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:23:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo|fifo_state|count_usedw                                             ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:23:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo|fifo_state                                                         ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:23:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo                                                                    ; 20    ; 0              ; 0            ; 0              ; 19     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:23:FIFO_Mic_inst|scfifo_component|auto_generated                                                                           ; 19    ; 0              ; 0            ; 0              ; 19     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:23:FIFO_Mic_inst                                                                                                           ; 19    ; 3              ; 0            ; 3              ; 19     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:22:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo|wr_ptr                                                             ; 4     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:22:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo|rd_ptr_count                                                       ; 4     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:22:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo|FIFOram                                                            ; 26    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:22:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo|fifo_state|count_usedw                                             ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:22:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo|fifo_state                                                         ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:22:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo                                                                    ; 20    ; 0              ; 0            ; 0              ; 19     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:22:FIFO_Mic_inst|scfifo_component|auto_generated                                                                           ; 19    ; 0              ; 0            ; 0              ; 19     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:22:FIFO_Mic_inst                                                                                                           ; 19    ; 3              ; 0            ; 3              ; 19     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:21:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo|wr_ptr                                                             ; 4     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:21:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo|rd_ptr_count                                                       ; 4     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:21:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo|FIFOram                                                            ; 26    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:21:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo|fifo_state|count_usedw                                             ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:21:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo|fifo_state                                                         ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:21:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo                                                                    ; 20    ; 0              ; 0            ; 0              ; 19     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:21:FIFO_Mic_inst|scfifo_component|auto_generated                                                                           ; 19    ; 0              ; 0            ; 0              ; 19     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:21:FIFO_Mic_inst                                                                                                           ; 19    ; 3              ; 0            ; 3              ; 19     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:20:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo|wr_ptr                                                             ; 4     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:20:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo|rd_ptr_count                                                       ; 4     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:20:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo|FIFOram                                                            ; 26    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:20:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo|fifo_state|count_usedw                                             ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:20:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo|fifo_state                                                         ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:20:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo                                                                    ; 20    ; 0              ; 0            ; 0              ; 19     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:20:FIFO_Mic_inst|scfifo_component|auto_generated                                                                           ; 19    ; 0              ; 0            ; 0              ; 19     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:20:FIFO_Mic_inst                                                                                                           ; 19    ; 3              ; 0            ; 3              ; 19     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:19:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo|wr_ptr                                                             ; 4     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:19:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo|rd_ptr_count                                                       ; 4     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:19:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo|FIFOram                                                            ; 26    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:19:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo|fifo_state|count_usedw                                             ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:19:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo|fifo_state                                                         ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:19:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo                                                                    ; 20    ; 0              ; 0            ; 0              ; 19     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:19:FIFO_Mic_inst|scfifo_component|auto_generated                                                                           ; 19    ; 0              ; 0            ; 0              ; 19     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:19:FIFO_Mic_inst                                                                                                           ; 19    ; 3              ; 0            ; 3              ; 19     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:18:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo|wr_ptr                                                             ; 4     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:18:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo|rd_ptr_count                                                       ; 4     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:18:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo|FIFOram                                                            ; 26    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:18:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo|fifo_state|count_usedw                                             ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:18:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo|fifo_state                                                         ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:18:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo                                                                    ; 20    ; 0              ; 0            ; 0              ; 19     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:18:FIFO_Mic_inst|scfifo_component|auto_generated                                                                           ; 19    ; 0              ; 0            ; 0              ; 19     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:18:FIFO_Mic_inst                                                                                                           ; 19    ; 3              ; 0            ; 3              ; 19     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:17:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo|wr_ptr                                                             ; 4     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:17:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo|rd_ptr_count                                                       ; 4     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:17:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo|FIFOram                                                            ; 26    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:17:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo|fifo_state|count_usedw                                             ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:17:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo|fifo_state                                                         ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:17:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo                                                                    ; 20    ; 0              ; 0            ; 0              ; 19     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:17:FIFO_Mic_inst|scfifo_component|auto_generated                                                                           ; 19    ; 0              ; 0            ; 0              ; 19     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:17:FIFO_Mic_inst                                                                                                           ; 19    ; 3              ; 0            ; 3              ; 19     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:16:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo|wr_ptr                                                             ; 4     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:16:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo|rd_ptr_count                                                       ; 4     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:16:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo|FIFOram                                                            ; 26    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:16:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo|fifo_state|count_usedw                                             ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:16:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo|fifo_state                                                         ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:16:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo                                                                    ; 20    ; 0              ; 0            ; 0              ; 19     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:16:FIFO_Mic_inst|scfifo_component|auto_generated                                                                           ; 19    ; 0              ; 0            ; 0              ; 19     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:16:FIFO_Mic_inst                                                                                                           ; 19    ; 3              ; 0            ; 3              ; 19     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:15:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo|wr_ptr                                                             ; 4     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:15:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo|rd_ptr_count                                                       ; 4     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:15:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo|FIFOram                                                            ; 26    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:15:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo|fifo_state|count_usedw                                             ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:15:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo|fifo_state                                                         ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:15:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo                                                                    ; 20    ; 0              ; 0            ; 0              ; 19     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:15:FIFO_Mic_inst|scfifo_component|auto_generated                                                                           ; 19    ; 0              ; 0            ; 0              ; 19     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:15:FIFO_Mic_inst                                                                                                           ; 19    ; 3              ; 0            ; 3              ; 19     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:14:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo|wr_ptr                                                             ; 4     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:14:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo|rd_ptr_count                                                       ; 4     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:14:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo|FIFOram                                                            ; 26    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:14:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo|fifo_state|count_usedw                                             ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:14:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo|fifo_state                                                         ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:14:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo                                                                    ; 20    ; 0              ; 0            ; 0              ; 19     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:14:FIFO_Mic_inst|scfifo_component|auto_generated                                                                           ; 19    ; 0              ; 0            ; 0              ; 19     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:14:FIFO_Mic_inst                                                                                                           ; 19    ; 3              ; 0            ; 3              ; 19     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:13:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo|wr_ptr                                                             ; 4     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:13:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo|rd_ptr_count                                                       ; 4     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:13:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo|FIFOram                                                            ; 26    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:13:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo|fifo_state|count_usedw                                             ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:13:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo|fifo_state                                                         ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:13:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo                                                                    ; 20    ; 0              ; 0            ; 0              ; 19     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:13:FIFO_Mic_inst|scfifo_component|auto_generated                                                                           ; 19    ; 0              ; 0            ; 0              ; 19     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:13:FIFO_Mic_inst                                                                                                           ; 19    ; 3              ; 0            ; 3              ; 19     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:12:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo|wr_ptr                                                             ; 4     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:12:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo|rd_ptr_count                                                       ; 4     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:12:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo|FIFOram                                                            ; 26    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:12:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo|fifo_state|count_usedw                                             ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:12:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo|fifo_state                                                         ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:12:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo                                                                    ; 20    ; 0              ; 0            ; 0              ; 19     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:12:FIFO_Mic_inst|scfifo_component|auto_generated                                                                           ; 19    ; 0              ; 0            ; 0              ; 19     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:12:FIFO_Mic_inst                                                                                                           ; 19    ; 3              ; 0            ; 3              ; 19     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:11:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo|wr_ptr                                                             ; 4     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:11:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo|rd_ptr_count                                                       ; 4     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:11:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo|FIFOram                                                            ; 26    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:11:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo|fifo_state|count_usedw                                             ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:11:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo|fifo_state                                                         ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:11:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo                                                                    ; 20    ; 0              ; 0            ; 0              ; 19     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:11:FIFO_Mic_inst|scfifo_component|auto_generated                                                                           ; 19    ; 0              ; 0            ; 0              ; 19     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:11:FIFO_Mic_inst                                                                                                           ; 19    ; 3              ; 0            ; 3              ; 19     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:10:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo|wr_ptr                                                             ; 4     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:10:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo|rd_ptr_count                                                       ; 4     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:10:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo|FIFOram                                                            ; 26    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:10:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo|fifo_state|count_usedw                                             ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:10:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo|fifo_state                                                         ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:10:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo                                                                    ; 20    ; 0              ; 0            ; 0              ; 19     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:10:FIFO_Mic_inst|scfifo_component|auto_generated                                                                           ; 19    ; 0              ; 0            ; 0              ; 19     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:10:FIFO_Mic_inst                                                                                                           ; 19    ; 3              ; 0            ; 3              ; 19     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:9:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo|wr_ptr                                                              ; 4     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:9:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo|rd_ptr_count                                                        ; 4     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:9:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo|FIFOram                                                             ; 26    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:9:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo|fifo_state|count_usedw                                              ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:9:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo|fifo_state                                                          ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:9:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo                                                                     ; 20    ; 0              ; 0            ; 0              ; 19     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:9:FIFO_Mic_inst|scfifo_component|auto_generated                                                                            ; 19    ; 0              ; 0            ; 0              ; 19     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:9:FIFO_Mic_inst                                                                                                            ; 19    ; 3              ; 0            ; 3              ; 19     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:8:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo|wr_ptr                                                              ; 4     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:8:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo|rd_ptr_count                                                        ; 4     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:8:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo|FIFOram                                                             ; 26    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:8:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo|fifo_state|count_usedw                                              ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:8:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo|fifo_state                                                          ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:8:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo                                                                     ; 20    ; 0              ; 0            ; 0              ; 19     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:8:FIFO_Mic_inst|scfifo_component|auto_generated                                                                            ; 19    ; 0              ; 0            ; 0              ; 19     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:8:FIFO_Mic_inst                                                                                                            ; 19    ; 3              ; 0            ; 3              ; 19     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:7:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo|wr_ptr                                                              ; 4     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:7:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo|rd_ptr_count                                                        ; 4     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:7:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo|FIFOram                                                             ; 26    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:7:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo|fifo_state|count_usedw                                              ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:7:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo|fifo_state                                                          ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:7:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo                                                                     ; 20    ; 0              ; 0            ; 0              ; 19     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:7:FIFO_Mic_inst|scfifo_component|auto_generated                                                                            ; 19    ; 0              ; 0            ; 0              ; 19     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:7:FIFO_Mic_inst                                                                                                            ; 19    ; 3              ; 0            ; 3              ; 19     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:6:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo|wr_ptr                                                              ; 4     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:6:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo|rd_ptr_count                                                        ; 4     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:6:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo|FIFOram                                                             ; 26    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:6:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo|fifo_state|count_usedw                                              ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:6:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo|fifo_state                                                          ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:6:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo                                                                     ; 20    ; 0              ; 0            ; 0              ; 19     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:6:FIFO_Mic_inst|scfifo_component|auto_generated                                                                            ; 19    ; 0              ; 0            ; 0              ; 19     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:6:FIFO_Mic_inst                                                                                                            ; 19    ; 3              ; 0            ; 3              ; 19     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:5:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo|wr_ptr                                                              ; 4     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:5:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo|rd_ptr_count                                                        ; 4     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:5:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo|FIFOram                                                             ; 26    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:5:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo|fifo_state|count_usedw                                              ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:5:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo|fifo_state                                                          ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:5:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo                                                                     ; 20    ; 0              ; 0            ; 0              ; 19     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:5:FIFO_Mic_inst|scfifo_component|auto_generated                                                                            ; 19    ; 0              ; 0            ; 0              ; 19     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:5:FIFO_Mic_inst                                                                                                            ; 19    ; 3              ; 0            ; 3              ; 19     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:4:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo|wr_ptr                                                              ; 4     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:4:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo|rd_ptr_count                                                        ; 4     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:4:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo|FIFOram                                                             ; 26    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:4:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo|fifo_state|count_usedw                                              ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:4:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo|fifo_state                                                          ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:4:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo                                                                     ; 20    ; 0              ; 0            ; 0              ; 19     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:4:FIFO_Mic_inst|scfifo_component|auto_generated                                                                            ; 19    ; 0              ; 0            ; 0              ; 19     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:4:FIFO_Mic_inst                                                                                                            ; 19    ; 3              ; 0            ; 3              ; 19     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:3:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo|wr_ptr                                                              ; 4     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:3:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo|rd_ptr_count                                                        ; 4     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:3:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo|FIFOram                                                             ; 26    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:3:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo|fifo_state|count_usedw                                              ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:3:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo|fifo_state                                                          ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:3:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo                                                                     ; 20    ; 0              ; 0            ; 0              ; 19     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:3:FIFO_Mic_inst|scfifo_component|auto_generated                                                                            ; 19    ; 0              ; 0            ; 0              ; 19     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:3:FIFO_Mic_inst                                                                                                            ; 19    ; 3              ; 0            ; 3              ; 19     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:2:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo|wr_ptr                                                              ; 4     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:2:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo|rd_ptr_count                                                        ; 4     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:2:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo|FIFOram                                                             ; 26    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:2:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo|fifo_state|count_usedw                                              ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:2:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo|fifo_state                                                          ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:2:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo                                                                     ; 20    ; 0              ; 0            ; 0              ; 19     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:2:FIFO_Mic_inst|scfifo_component|auto_generated                                                                            ; 19    ; 0              ; 0            ; 0              ; 19     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:2:FIFO_Mic_inst                                                                                                            ; 19    ; 3              ; 0            ; 3              ; 19     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:1:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo|wr_ptr                                                              ; 4     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:1:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo|rd_ptr_count                                                        ; 4     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:1:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo|FIFOram                                                             ; 26    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:1:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo|fifo_state|count_usedw                                              ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:1:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo|fifo_state                                                          ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:1:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo                                                                     ; 20    ; 0              ; 0            ; 0              ; 19     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:1:FIFO_Mic_inst|scfifo_component|auto_generated                                                                            ; 19    ; 0              ; 0            ; 0              ; 19     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:1:FIFO_Mic_inst                                                                                                            ; 19    ; 3              ; 0            ; 3              ; 19     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:0:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo|wr_ptr                                                              ; 4     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:0:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo|rd_ptr_count                                                        ; 4     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:0:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo|FIFOram                                                             ; 26    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:0:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo|fifo_state|count_usedw                                              ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:0:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo|fifo_state                                                          ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:0:FIFO_Mic_inst|scfifo_component|auto_generated|dpfifo                                                                     ; 20    ; 0              ; 0            ; 0              ; 19     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:0:FIFO_Mic_inst|scfifo_component|auto_generated                                                                            ; 19    ; 0              ; 0            ; 0              ; 19     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller|\G1:0:FIFO_Mic_inst                                                                                                            ; 19    ; 3              ; 0            ; 3              ; 19     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0|Controller                                                                                                                                ; 20    ; 0              ; 0            ; 0              ; 39     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_system_0                                                                                                                                           ; 51    ; 0              ; 0            ; 0              ; 166    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|output_switcher_1                                                                                                                                      ; 72    ; 0              ; 0            ; 0              ; 71     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|output_switcher_0                                                                                                                                      ; 72    ; 0              ; 0            ; 0              ; 71     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fir_right|Pyramic_Array_FIR_LEFT_ast_inst|\real_passthrough:gen_outp_blk:0:outp_blk                                                                    ; 42    ; 0              ; 9            ; 0              ; 33     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fir_right|Pyramic_Array_FIR_LEFT_ast_inst|\real_passthrough:hpfircore_core|d_out0_m0_wo0_assign_id3_q_20                                               ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fir_right|Pyramic_Array_FIR_LEFT_ast_inst|\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_0_cma_delay                                           ; 35    ; 1              ; 2            ; 1              ; 32     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fir_right|Pyramic_Array_FIR_LEFT_ast_inst|\real_passthrough:hpfircore_core|u0_m0_wo0_cm2_lutmem_dmem|auto_generated|altsyncram1                        ; 14    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fir_right|Pyramic_Array_FIR_LEFT_ast_inst|\real_passthrough:hpfircore_core|u0_m0_wo0_cm2_lutmem_dmem|auto_generated                                    ; 14    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fir_right|Pyramic_Array_FIR_LEFT_ast_inst|\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_madd2_1_cma_delay                                           ; 36    ; 1              ; 2            ; 1              ; 33     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fir_right|Pyramic_Array_FIR_LEFT_ast_inst|\real_passthrough:hpfircore_core|u0_m0_wo0_wi0_r0_memr0_dmem|auto_generated|altsyncram1                      ; 40    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fir_right|Pyramic_Array_FIR_LEFT_ast_inst|\real_passthrough:hpfircore_core|u0_m0_wo0_wi0_r0_memr0_dmem|auto_generated                                  ; 40    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fir_right|Pyramic_Array_FIR_LEFT_ast_inst|\real_passthrough:hpfircore_core|d_in0_m0_wi0_wo0_assign_id1_q_16                                            ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fir_right|Pyramic_Array_FIR_LEFT_ast_inst|\real_passthrough:hpfircore_core|d_in0_m0_wi0_wo0_assign_id0_q_16                                            ; 25    ; 7              ; 0            ; 7              ; 22     ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fir_right|Pyramic_Array_FIR_LEFT_ast_inst|\real_passthrough:hpfircore_core|u0_m0_wo0_cm0_lutmem_dmem|auto_generated|altsyncram1                        ; 14    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fir_right|Pyramic_Array_FIR_LEFT_ast_inst|\real_passthrough:hpfircore_core|u0_m0_wo0_cm0_lutmem_dmem|auto_generated                                    ; 14    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fir_right|Pyramic_Array_FIR_LEFT_ast_inst|\real_passthrough:hpfircore_core|u0_m0_wo0_wi0_r0_memr1_dmem|auto_generated|altsyncram1                      ; 56    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fir_right|Pyramic_Array_FIR_LEFT_ast_inst|\real_passthrough:hpfircore_core|u0_m0_wo0_wi0_r0_memr1_dmem|auto_generated                                  ; 56    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fir_right|Pyramic_Array_FIR_LEFT_ast_inst|\real_passthrough:hpfircore_core|d_u0_m0_wo0_wi0_r0_ra2_count1_q_14                                          ; 10    ; 2              ; 0            ; 2              ; 7      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fir_right|Pyramic_Array_FIR_LEFT_ast_inst|\real_passthrough:hpfircore_core|d_u0_m0_wo0_wi0_r0_ra2_count2_q_15                                          ; 9     ; 1              ; 0            ; 1              ; 6      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fir_right|Pyramic_Array_FIR_LEFT_ast_inst|\real_passthrough:hpfircore_core|d_u0_m0_wo0_memread_q_15                                                    ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fir_right|Pyramic_Array_FIR_LEFT_ast_inst|\real_passthrough:hpfircore_core|u0_m0_wo0_cm1_lutmem_dmem|auto_generated|altsyncram1                        ; 14    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fir_right|Pyramic_Array_FIR_LEFT_ast_inst|\real_passthrough:hpfircore_core|u0_m0_wo0_cm1_lutmem_dmem|auto_generated                                    ; 14    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fir_right|Pyramic_Array_FIR_LEFT_ast_inst|\real_passthrough:hpfircore_core|u0_m0_wo0_bank_memr0_dmem|auto_generated|altsyncram1                        ; 24    ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fir_right|Pyramic_Array_FIR_LEFT_ast_inst|\real_passthrough:hpfircore_core|u0_m0_wo0_bank_memr0_dmem|auto_generated                                    ; 24    ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fir_right|Pyramic_Array_FIR_LEFT_ast_inst|\real_passthrough:hpfircore_core|d_in0_m0_wi0_wo0_assign_id1_q_14                                            ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fir_right|Pyramic_Array_FIR_LEFT_ast_inst|\real_passthrough:hpfircore_core|d_xIn_0_14_mem_dmem|auto_generated|altsyncram1                              ; 25    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fir_right|Pyramic_Array_FIR_LEFT_ast_inst|\real_passthrough:hpfircore_core|d_xIn_0_14_mem_dmem|auto_generated                                          ; 25    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fir_right|Pyramic_Array_FIR_LEFT_ast_inst|\real_passthrough:hpfircore_core|d_xIn_bankIn_0_14                                                           ; 9     ; 1              ; 0            ; 1              ; 6      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fir_right|Pyramic_Array_FIR_LEFT_ast_inst|\real_passthrough:hpfircore_core|u0_m0_wo0_adelay_mem_dmem|auto_generated|altsyncram1                        ; 56    ; 0              ; 0            ; 0              ; 39     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fir_right|Pyramic_Array_FIR_LEFT_ast_inst|\real_passthrough:hpfircore_core|u0_m0_wo0_adelay_mem_dmem|auto_generated                                    ; 56    ; 0              ; 0            ; 0              ; 39     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fir_right|Pyramic_Array_FIR_LEFT_ast_inst|\real_passthrough:hpfircore_core|d_u0_m0_wo0_compute_q_19                                                    ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fir_right|Pyramic_Array_FIR_LEFT_ast_inst|\real_passthrough:hpfircore_core|d_u0_m0_wo0_compute_q_18                                                    ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fir_right|Pyramic_Array_FIR_LEFT_ast_inst|\real_passthrough:hpfircore_core|d_u0_m0_wo0_compute_q_17                                                    ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fir_right|Pyramic_Array_FIR_LEFT_ast_inst|\real_passthrough:hpfircore_core|d_u0_m0_wo0_compute_q_15                                                    ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fir_right|Pyramic_Array_FIR_LEFT_ast_inst|\real_passthrough:hpfircore_core|u0_m0_wo0_compute                                                           ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fir_right|Pyramic_Array_FIR_LEFT_ast_inst|\real_passthrough:hpfircore_core|d_u0_m0_wo0_memread_q_14                                                    ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fir_right|Pyramic_Array_FIR_LEFT_ast_inst|\real_passthrough:hpfircore_core|u0_m0_wo0_memread                                                           ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fir_right|Pyramic_Array_FIR_LEFT_ast_inst|\real_passthrough:hpfircore_core|d_in0_m0_wi0_wo0_assign_id1_q_11                                            ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fir_right|Pyramic_Array_FIR_LEFT_ast_inst|\real_passthrough:hpfircore_core                                                                             ; 33    ; 10             ; 0            ; 10             ; 48     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fir_right|Pyramic_Array_FIR_LEFT_ast_inst|intf_ctrl                                                                                                    ; 6     ; 1              ; 1            ; 1              ; 6      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fir_right|Pyramic_Array_FIR_LEFT_ast_inst|source                                                                                                       ; 44    ; 1              ; 1            ; 1              ; 44     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fir_right|Pyramic_Array_FIR_LEFT_ast_inst|sink                                                                                                         ; 30    ; 0              ; 0            ; 0              ; 26     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fir_right|Pyramic_Array_FIR_LEFT_ast_inst                                                                                                              ; 30    ; 2              ; 0            ; 2              ; 44     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fir_right                                                                                                                                              ; 29    ; 0              ; 0            ; 0              ; 43     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fir_left|Pyramic_Array_FIR_LEFT_ast_inst|\real_passthrough:gen_outp_blk:0:outp_blk                                                                     ; 42    ; 0              ; 9            ; 0              ; 33     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fir_left|Pyramic_Array_FIR_LEFT_ast_inst|\real_passthrough:hpfircore_core|d_out0_m0_wo0_assign_id3_q_20                                                ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fir_left|Pyramic_Array_FIR_LEFT_ast_inst|\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_0_cma_delay                                            ; 35    ; 1              ; 2            ; 1              ; 32     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fir_left|Pyramic_Array_FIR_LEFT_ast_inst|\real_passthrough:hpfircore_core|u0_m0_wo0_cm2_lutmem_dmem|auto_generated|altsyncram1                         ; 14    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fir_left|Pyramic_Array_FIR_LEFT_ast_inst|\real_passthrough:hpfircore_core|u0_m0_wo0_cm2_lutmem_dmem|auto_generated                                     ; 14    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fir_left|Pyramic_Array_FIR_LEFT_ast_inst|\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_madd2_1_cma_delay                                            ; 36    ; 1              ; 2            ; 1              ; 33     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fir_left|Pyramic_Array_FIR_LEFT_ast_inst|\real_passthrough:hpfircore_core|u0_m0_wo0_wi0_r0_memr0_dmem|auto_generated|altsyncram1                       ; 40    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fir_left|Pyramic_Array_FIR_LEFT_ast_inst|\real_passthrough:hpfircore_core|u0_m0_wo0_wi0_r0_memr0_dmem|auto_generated                                   ; 40    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fir_left|Pyramic_Array_FIR_LEFT_ast_inst|\real_passthrough:hpfircore_core|d_in0_m0_wi0_wo0_assign_id1_q_16                                             ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fir_left|Pyramic_Array_FIR_LEFT_ast_inst|\real_passthrough:hpfircore_core|d_in0_m0_wi0_wo0_assign_id0_q_16                                             ; 25    ; 7              ; 0            ; 7              ; 22     ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fir_left|Pyramic_Array_FIR_LEFT_ast_inst|\real_passthrough:hpfircore_core|u0_m0_wo0_cm0_lutmem_dmem|auto_generated|altsyncram1                         ; 14    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fir_left|Pyramic_Array_FIR_LEFT_ast_inst|\real_passthrough:hpfircore_core|u0_m0_wo0_cm0_lutmem_dmem|auto_generated                                     ; 14    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fir_left|Pyramic_Array_FIR_LEFT_ast_inst|\real_passthrough:hpfircore_core|u0_m0_wo0_wi0_r0_memr1_dmem|auto_generated|altsyncram1                       ; 56    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fir_left|Pyramic_Array_FIR_LEFT_ast_inst|\real_passthrough:hpfircore_core|u0_m0_wo0_wi0_r0_memr1_dmem|auto_generated                                   ; 56    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fir_left|Pyramic_Array_FIR_LEFT_ast_inst|\real_passthrough:hpfircore_core|d_u0_m0_wo0_wi0_r0_ra2_count1_q_14                                           ; 10    ; 2              ; 0            ; 2              ; 7      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fir_left|Pyramic_Array_FIR_LEFT_ast_inst|\real_passthrough:hpfircore_core|d_u0_m0_wo0_wi0_r0_ra2_count2_q_15                                           ; 9     ; 1              ; 0            ; 1              ; 6      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fir_left|Pyramic_Array_FIR_LEFT_ast_inst|\real_passthrough:hpfircore_core|d_u0_m0_wo0_memread_q_15                                                     ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fir_left|Pyramic_Array_FIR_LEFT_ast_inst|\real_passthrough:hpfircore_core|u0_m0_wo0_cm1_lutmem_dmem|auto_generated|altsyncram1                         ; 14    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fir_left|Pyramic_Array_FIR_LEFT_ast_inst|\real_passthrough:hpfircore_core|u0_m0_wo0_cm1_lutmem_dmem|auto_generated                                     ; 14    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fir_left|Pyramic_Array_FIR_LEFT_ast_inst|\real_passthrough:hpfircore_core|u0_m0_wo0_bank_memr0_dmem|auto_generated|altsyncram1                         ; 24    ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fir_left|Pyramic_Array_FIR_LEFT_ast_inst|\real_passthrough:hpfircore_core|u0_m0_wo0_bank_memr0_dmem|auto_generated                                     ; 24    ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fir_left|Pyramic_Array_FIR_LEFT_ast_inst|\real_passthrough:hpfircore_core|d_in0_m0_wi0_wo0_assign_id1_q_14                                             ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fir_left|Pyramic_Array_FIR_LEFT_ast_inst|\real_passthrough:hpfircore_core|d_xIn_0_14_mem_dmem|auto_generated|altsyncram1                               ; 25    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fir_left|Pyramic_Array_FIR_LEFT_ast_inst|\real_passthrough:hpfircore_core|d_xIn_0_14_mem_dmem|auto_generated                                           ; 25    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fir_left|Pyramic_Array_FIR_LEFT_ast_inst|\real_passthrough:hpfircore_core|d_xIn_bankIn_0_14                                                            ; 9     ; 1              ; 0            ; 1              ; 6      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fir_left|Pyramic_Array_FIR_LEFT_ast_inst|\real_passthrough:hpfircore_core|u0_m0_wo0_adelay_mem_dmem|auto_generated|altsyncram1                         ; 56    ; 0              ; 0            ; 0              ; 39     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fir_left|Pyramic_Array_FIR_LEFT_ast_inst|\real_passthrough:hpfircore_core|u0_m0_wo0_adelay_mem_dmem|auto_generated                                     ; 56    ; 0              ; 0            ; 0              ; 39     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fir_left|Pyramic_Array_FIR_LEFT_ast_inst|\real_passthrough:hpfircore_core|d_u0_m0_wo0_compute_q_19                                                     ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fir_left|Pyramic_Array_FIR_LEFT_ast_inst|\real_passthrough:hpfircore_core|d_u0_m0_wo0_compute_q_18                                                     ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fir_left|Pyramic_Array_FIR_LEFT_ast_inst|\real_passthrough:hpfircore_core|d_u0_m0_wo0_compute_q_17                                                     ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fir_left|Pyramic_Array_FIR_LEFT_ast_inst|\real_passthrough:hpfircore_core|d_u0_m0_wo0_compute_q_15                                                     ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fir_left|Pyramic_Array_FIR_LEFT_ast_inst|\real_passthrough:hpfircore_core|u0_m0_wo0_compute                                                            ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fir_left|Pyramic_Array_FIR_LEFT_ast_inst|\real_passthrough:hpfircore_core|d_u0_m0_wo0_memread_q_14                                                     ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fir_left|Pyramic_Array_FIR_LEFT_ast_inst|\real_passthrough:hpfircore_core|u0_m0_wo0_memread                                                            ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fir_left|Pyramic_Array_FIR_LEFT_ast_inst|\real_passthrough:hpfircore_core|d_in0_m0_wi0_wo0_assign_id1_q_11                                             ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fir_left|Pyramic_Array_FIR_LEFT_ast_inst|\real_passthrough:hpfircore_core                                                                              ; 33    ; 10             ; 0            ; 10             ; 48     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fir_left|Pyramic_Array_FIR_LEFT_ast_inst|intf_ctrl                                                                                                     ; 6     ; 1              ; 1            ; 1              ; 6      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fir_left|Pyramic_Array_FIR_LEFT_ast_inst|source                                                                                                        ; 44    ; 1              ; 1            ; 1              ; 44     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fir_left|Pyramic_Array_FIR_LEFT_ast_inst|sink                                                                                                          ; 30    ; 0              ; 0            ; 0              ; 26     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fir_left|Pyramic_Array_FIR_LEFT_ast_inst                                                                                                               ; 30    ; 2              ; 0            ; 2              ; 44     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fir_left                                                                                                                                               ; 29    ; 0              ; 0            ; 0              ; 43     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|beamformer_right                                                                                                                                       ; 44    ; 0              ; 0            ; 0              ; 34     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|beamformer_left                                                                                                                                        ; 44    ; 0              ; 0            ; 0              ; 34     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0                                                                                                                                                        ; 23    ; 2              ; 0            ; 2              ; 56     ; 2               ; 2             ; 2               ; 50    ; 0              ; 0            ; 0                ; 0                 ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
