<?xml version="1.0" encoding="UTF-8"?>
<GenRun Id="impl_1" LaunchPart="xc7z020clg400-2" LaunchTime="1762418251">
  <File Type="BITSTR-BMM" Name="FFT_OUT_bd.bmm"/>
  <File Type="ROUTE-PWR" Name="FFT_OUT_power_routed.rpt"/>
  <File Type="PA-TCL" Name="FFT_OUT.tcl"/>
  <File Type="OPT-DCP" Name="FFT_OUT_opt.dcp"/>
  <File Type="ROUTE-PWR-SUM" Name="FFT_OUT_power_summary_routed.pb"/>
  <File Type="REPORTS-TCL" Name="FFT_OUT_reports.tcl"/>
  <File Type="OPT-DRC" Name="FFT_OUT_drc_opted.rpt"/>
  <File Type="OPT-HWDEF" Name="FFT_OUT.hwdef"/>
  <File Type="PWROPT-DCP" Name="FFT_OUT_pwropt.dcp"/>
  <File Type="PLACE-DCP" Name="FFT_OUT_placed.dcp"/>
  <File Type="PLACE-IO" Name="FFT_OUT_io_placed.rpt"/>
  <File Type="PLACE-UTIL" Name="FFT_OUT_utilization_placed.rpt"/>
  <File Type="PLACE-UTIL-PB" Name="FFT_OUT_utilization_placed.pb"/>
  <File Type="PLACE-CTRL" Name="FFT_OUT_control_sets_placed.rpt"/>
  <File Type="PLACE-PRE-SIMILARITY" Name="FFT_OUT_incremental_reuse_pre_placed.rpt"/>
  <File Type="BG-BGN" Name="FFT_OUT.bgn"/>
  <File Type="POSTPLACE-PWROPT-DCP" Name="FFT_OUT_postplace_pwropt.dcp"/>
  <File Type="BG-BIN" Name="FFT_OUT.bin"/>
  <File Type="PHYSOPT-DCP" Name="FFT_OUT_physopt.dcp"/>
  <File Type="BITSTR-MSK" Name="FFT_OUT.msk"/>
  <File Type="ROUTE-ERROR-DCP" Name="FFT_OUT_routed_error.dcp"/>
  <File Type="ROUTE-DCP" Name="FFT_OUT_routed.dcp"/>
  <File Type="ROUTE-BLACKBOX-DCP" Name="FFT_OUT_routed_bb.dcp"/>
  <File Type="ROUTE-DRC" Name="FFT_OUT_drc_routed.rpt"/>
  <File Type="ROUTE-DRC-PB" Name="FFT_OUT_drc_routed.pb"/>
  <File Type="BITSTR-LTX" Name="FFT_OUT.ltx"/>
  <File Type="ROUTE-DRC-RPX" Name="FFT_OUT_drc_routed.rpx"/>
  <File Type="BITSTR-MMI" Name="FFT_OUT.mmi"/>
  <File Type="ROUTE-METHODOLOGY-DRC" Name="FFT_OUT_methodology_drc_routed.rpt"/>
  <File Type="ROUTE-METHODOLOGY-DRC-RPX" Name="FFT_OUT_methodology_drc_routed.rpx"/>
  <File Type="BITSTR-SYSDEF" Name="FFT_OUT.sysdef"/>
  <File Type="ROUTE-METHODOLOGY-DRC-PB" Name="FFT_OUT_methodology_drc_routed.pb"/>
  <File Type="ROUTE-PWR-RPX" Name="FFT_OUT_power_routed.rpx"/>
  <File Type="ROUTE-STATUS" Name="FFT_OUT_route_status.rpt"/>
  <File Type="ROUTE-STATUS-PB" Name="FFT_OUT_route_status.pb"/>
  <File Type="ROUTE-TIMINGSUMMARY" Name="FFT_OUT_timing_summary_routed.rpt"/>
  <File Type="ROUTE-TIMING-PB" Name="FFT_OUT_timing_summary_routed.pb"/>
  <File Type="ROUTE-TIMING-RPX" Name="FFT_OUT_timing_summary_routed.rpx"/>
  <File Type="RDI-RDI" Name="FFT_OUT.vdi"/>
  <File Type="ROUTE-CLK" Name="FFT_OUT_clock_utilization_routed.rpt"/>
  <File Type="ROUTE-BUS-SKEW" Name="FFT_OUT_bus_skew_routed.rpt"/>
  <File Type="ROUTE-BUS-SKEW-PB" Name="FFT_OUT_bus_skew_routed.pb"/>
  <File Type="ROUTE-BUS-SKEW-RPX" Name="FFT_OUT_bus_skew_routed.rpx"/>
  <File Type="POSTROUTE-PHYSOPT-DCP" Name="FFT_OUT_postroute_physopt.dcp"/>
  <File Type="POSTROUTE-PHYSOPT-BLACKBOX-DCP" Name="FFT_OUT_postroute_physopt_bb.dcp"/>
  <File Type="BG-BIT" Name="FFT_OUT.bit"/>
  <File Type="BITSTR-RBT" Name="FFT_OUT.rbt"/>
  <File Type="BITSTR-NKY" Name="FFT_OUT.nky"/>
  <File Type="BG-DRC" Name="FFT_OUT.drc"/>
  <File Type="WBT-USG" Name="usage_statistics_webtalk.html"/>
  <FileSet Name="sources" Type="DesignSrcs" RelSrcDir="$PSRCDIR/sources_1">
    <Filter Type="Srcs"/>
    <File Path="$PSRCDIR/sources_1/bd/zynq_a9/zynq_a9.bd">
      <FileInfo>
        <Attr Name="ImportPath" Val="F:/FPGA/work_space/AD_DA_tran/AD_DA_tran.srcs/sources_1/bd/zynq_a9/zynq_a9.bd"/>
        <Attr Name="ImportTime" Val="1762405554"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/AD.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="F:/FPGA/work_space/AD_DA_tran/AD_DA_tran.srcs/sources_1/new/AD.v"/>
        <Attr Name="ImportTime" Val="1761220086"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/AD_DA_tran.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="F:/FPGA/work_space/AD_DA_tran/AD_DA_tran.srcs/sources_1/new/AD_DA_tran.v"/>
        <Attr Name="ImportTime" Val="1761220748"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/DA.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="F:/FPGA/work_space/AD_DA_tran/AD_DA_tran.srcs/sources_1/new/DA.v"/>
        <Attr Name="ImportTime" Val="1761220756"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/TOP.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="F:/FPGA/work_space/AD_DA_tran/AD_DA_tran.srcs/sources_1/new/TOP.v"/>
        <Attr Name="ImportTime" Val="1762161402"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/ad_fifo.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="F:/FPGA/work_space/AD_DA_tran/AD_DA_tran.srcs/sources_1/new/ad_fifo.v"/>
        <Attr Name="ImportTime" Val="1762161467"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/clk_2k.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="F:/FPGA/work_space/AD_DA_tran/AD_DA_tran.srcs/sources_1/new/clk_2k.v"/>
        <Attr Name="ImportTime" Val="1761224438"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/clock_div.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="F:/FPGA/work_space/AD_DA_tran/AD_DA_tran.srcs/sources_1/new/clock_div.v"/>
        <Attr Name="ImportTime" Val="1761131039"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/fft_fifo.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="F:/FPGA/work_space/AD_DA_tran/AD_DA_tran.srcs/sources_1/new/fft_fifo.v"/>
        <Attr Name="ImportTime" Val="1761543298"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/new/fft_t.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="F:/FPGA/work_space/FFT_tran/FFT_tran.srcs/sources_1/new/fft_t.v"/>
        <Attr Name="ImportTime" Val="1761145278"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/fifo_FFT.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="F:/FPGA/work_space/AD_DA_tran/AD_DA_tran.srcs/sources_1/new/fifo_FFT.v"/>
        <Attr Name="ImportTime" Val="1762408522"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/multiple_power.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="F:/FPGA/work_space/AD_DA_tran/AD_DA_tran.srcs/sources_1/new/multiple_power.v"/>
        <Attr Name="ImportTime" Val="1761313684"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/peak_classify.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="F:/FPGA/work_space/AD_DA_tran/AD_DA_tran.srcs/sources_1/new/peak_classify.v"/>
        <Attr Name="ImportTime" Val="1762418147"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/peak_find.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="F:/FPGA/work_space/AD_DA_tran/AD_DA_tran.srcs/sources_1/new/peak_find.v"/>
        <Attr Name="ImportTime" Val="1762418242"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/bd/zynq_a9/hdl/zynq_a9_wrapper.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="F:/FPGA/work_space/AD_DA_tran/AD_DA_tran.srcs/sources_1/bd/zynq_a9/hdl/zynq_a9_wrapper.v"/>
        <Attr Name="ImportTime" Val="1762405554"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/FFT_OUT.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="F:/FPGA/work_space/AD_DA_tran/AD_DA_tran.srcs/sources_1/new/FFT_OUT.v"/>
        <Attr Name="ImportTime" Val="1762416385"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/fft_filter.v">
      <FileInfo>
        <Attr Name="UserDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="F:/FPGA/work_space/AD_DA_tran/AD_DA_tran.srcs/sources_1/new/fft_filter.v"/>
        <Attr Name="ImportTime" Val="1762175562"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="DesignMode" Val="RTL"/>
      <Option Name="TopModule" Val="FFT_OUT"/>
    </Config>
  </FileSet>
  <FileSet Name="constrs_in" Type="Constrs" RelSrcDir="$PSRCDIR/constrs_1">
    <Filter Type="Constrs"/>
    <File Path="$PSRCDIR/constrs_1/new/adda.xdc">
      <FileInfo>
        <Attr Name="ImportPath" Val="F:/FPGA/work_space/AD_DA_tran/AD_DA_tran.srcs/constrs_1/new/adda.xdc"/>
        <Attr Name="ImportTime" Val="1762407052"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="TargetConstrsFile" Val="$PSRCDIR/constrs_1/new/adda.xdc"/>
      <Option Name="ConstrsType" Val="XDC"/>
    </Config>
  </FileSet>
  <FileSet Name="utils" Type="Utils" RelSrcDir="$PSRCDIR/utils_1">
    <Filter Type="Utils"/>
    <Config>
      <Option Name="TopAutoSet" Val="TRUE"/>
    </Config>
  </FileSet>
  <Strategy Version="1" Minor="2">
    <StratHandle Name="Vivado Implementation Defaults" Flow="Vivado Implementation 2018"/>
    <Step Id="init_design"/>
    <Step Id="opt_design"/>
    <Step Id="power_opt_design"/>
    <Step Id="place_design"/>
    <Step Id="post_place_power_opt_design"/>
    <Step Id="phys_opt_design"/>
    <Step Id="route_design"/>
    <Step Id="post_route_phys_opt_design"/>
    <Step Id="write_bitstream"/>
  </Strategy>
  <BlockFileSet Type="BlockSrcs" Name="pll_ip"/>
  <BlockFileSet Type="BlockSrcs" Name="ila_2"/>
  <BlockFileSet Type="BlockSrcs" Name="fifo_generator_0"/>
  <BlockFileSet Type="BlockSrcs" Name="xfft_0"/>
</GenRun>
