
postlab5.elf:     file format elf32-avr

Sections:
Idx Name          Size      VMA       LMA       File off  Algn
  0 .data         00000000  00800100  00800100  0000041a  2**0
                  CONTENTS, ALLOC, LOAD, DATA
  1 .text         000003a6  00000000  00000000  00000074  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
  2 .bss          00000003  00800100  00800100  0000041a  2**0
                  ALLOC
  3 .comment      00000030  00000000  00000000  0000041a  2**0
                  CONTENTS, READONLY
  4 .note.gnu.avr.deviceinfo 00000040  00000000  00000000  0000044c  2**2
                  CONTENTS, READONLY
  5 .debug_aranges 000000a0  00000000  00000000  0000048c  2**0
                  CONTENTS, READONLY, DEBUGGING
  6 .debug_info   00000c37  00000000  00000000  0000052c  2**0
                  CONTENTS, READONLY, DEBUGGING
  7 .debug_abbrev 00000a60  00000000  00000000  00001163  2**0
                  CONTENTS, READONLY, DEBUGGING
  8 .debug_line   00000649  00000000  00000000  00001bc3  2**0
                  CONTENTS, READONLY, DEBUGGING
  9 .debug_frame  0000011c  00000000  00000000  0000220c  2**2
                  CONTENTS, READONLY, DEBUGGING
 10 .debug_str    0000054a  00000000  00000000  00002328  2**0
                  CONTENTS, READONLY, DEBUGGING
 11 .debug_loc    00000115  00000000  00000000  00002872  2**0
                  CONTENTS, READONLY, DEBUGGING
 12 .debug_ranges 00000060  00000000  00000000  00002987  2**0
                  CONTENTS, READONLY, DEBUGGING

Disassembly of section .text:

00000000 <__vectors>:
   0:	0c 94 5a 00 	jmp	0xb4	; 0xb4 <__ctors_end>
   4:	0c 94 6c 00 	jmp	0xd8	; 0xd8 <__bad_interrupt>
   8:	0c 94 6c 00 	jmp	0xd8	; 0xd8 <__bad_interrupt>
   c:	0c 94 6c 00 	jmp	0xd8	; 0xd8 <__bad_interrupt>
  10:	0c 94 6c 00 	jmp	0xd8	; 0xd8 <__bad_interrupt>
  14:	0c 94 6c 00 	jmp	0xd8	; 0xd8 <__bad_interrupt>
  18:	0c 94 6c 00 	jmp	0xd8	; 0xd8 <__bad_interrupt>
  1c:	0c 94 6c 00 	jmp	0xd8	; 0xd8 <__bad_interrupt>
  20:	0c 94 6c 00 	jmp	0xd8	; 0xd8 <__bad_interrupt>
  24:	0c 94 6c 00 	jmp	0xd8	; 0xd8 <__bad_interrupt>
  28:	0c 94 6c 00 	jmp	0xd8	; 0xd8 <__bad_interrupt>
  2c:	0c 94 6c 00 	jmp	0xd8	; 0xd8 <__bad_interrupt>
  30:	0c 94 6c 00 	jmp	0xd8	; 0xd8 <__bad_interrupt>
  34:	0c 94 6c 00 	jmp	0xd8	; 0xd8 <__bad_interrupt>
  38:	0c 94 6c 00 	jmp	0xd8	; 0xd8 <__bad_interrupt>
  3c:	0c 94 6c 00 	jmp	0xd8	; 0xd8 <__bad_interrupt>
  40:	0c 94 35 01 	jmp	0x26a	; 0x26a <__vector_16>
  44:	0c 94 6c 00 	jmp	0xd8	; 0xd8 <__bad_interrupt>
  48:	0c 94 6c 00 	jmp	0xd8	; 0xd8 <__bad_interrupt>
  4c:	0c 94 6c 00 	jmp	0xd8	; 0xd8 <__bad_interrupt>
  50:	0c 94 6c 00 	jmp	0xd8	; 0xd8 <__bad_interrupt>
  54:	0c 94 b4 00 	jmp	0x168	; 0x168 <__vector_21>
  58:	0c 94 6c 00 	jmp	0xd8	; 0xd8 <__bad_interrupt>
  5c:	0c 94 6c 00 	jmp	0xd8	; 0xd8 <__bad_interrupt>
  60:	0c 94 6c 00 	jmp	0xd8	; 0xd8 <__bad_interrupt>
  64:	0c 94 6c 00 	jmp	0xd8	; 0xd8 <__bad_interrupt>
  68:	0c 94 6c 00 	jmp	0xd8	; 0xd8 <__bad_interrupt>
  6c:	0c 94 6c 00 	jmp	0xd8	; 0xd8 <__bad_interrupt>
  70:	0c 94 6c 00 	jmp	0xd8	; 0xd8 <__bad_interrupt>
  74:	0c 94 6c 00 	jmp	0xd8	; 0xd8 <__bad_interrupt>
  78:	0c 94 6c 00 	jmp	0xd8	; 0xd8 <__bad_interrupt>
  7c:	0c 94 6c 00 	jmp	0xd8	; 0xd8 <__bad_interrupt>
  80:	0c 94 6c 00 	jmp	0xd8	; 0xd8 <__bad_interrupt>
  84:	0c 94 6c 00 	jmp	0xd8	; 0xd8 <__bad_interrupt>
  88:	0c 94 6c 00 	jmp	0xd8	; 0xd8 <__bad_interrupt>
  8c:	0c 94 6c 00 	jmp	0xd8	; 0xd8 <__bad_interrupt>
  90:	0c 94 6c 00 	jmp	0xd8	; 0xd8 <__bad_interrupt>
  94:	0c 94 6c 00 	jmp	0xd8	; 0xd8 <__bad_interrupt>
  98:	0c 94 6c 00 	jmp	0xd8	; 0xd8 <__bad_interrupt>
  9c:	0c 94 6c 00 	jmp	0xd8	; 0xd8 <__bad_interrupt>
  a0:	0c 94 6c 00 	jmp	0xd8	; 0xd8 <__bad_interrupt>
  a4:	0c 94 6c 00 	jmp	0xd8	; 0xd8 <__bad_interrupt>
  a8:	0c 94 6c 00 	jmp	0xd8	; 0xd8 <__bad_interrupt>
  ac:	0c 94 6c 00 	jmp	0xd8	; 0xd8 <__bad_interrupt>
  b0:	0c 94 6c 00 	jmp	0xd8	; 0xd8 <__bad_interrupt>

000000b4 <__ctors_end>:
  b4:	11 24       	eor	r1, r1
  b6:	1f be       	out	0x3f, r1	; 63
  b8:	cf ef       	ldi	r28, 0xFF	; 255
  ba:	d8 e0       	ldi	r29, 0x08	; 8
  bc:	de bf       	out	0x3e, r29	; 62
  be:	cd bf       	out	0x3d, r28	; 61

000000c0 <__do_clear_bss>:
  c0:	21 e0       	ldi	r18, 0x01	; 1
  c2:	a0 e0       	ldi	r26, 0x00	; 0
  c4:	b1 e0       	ldi	r27, 0x01	; 1
  c6:	01 c0       	rjmp	.+2      	; 0xca <.do_clear_bss_start>

000000c8 <.do_clear_bss_loop>:
  c8:	1d 92       	st	X+, r1

000000ca <.do_clear_bss_start>:
  ca:	a3 30       	cpi	r26, 0x03	; 3
  cc:	b2 07       	cpc	r27, r18
  ce:	e1 f7       	brne	.-8      	; 0xc8 <.do_clear_bss_loop>
  d0:	0e 94 a7 00 	call	0x14e	; 0x14e <main>
  d4:	0c 94 d1 01 	jmp	0x3a2	; 0x3a2 <_exit>

000000d8 <__bad_interrupt>:
  d8:	0c 94 00 00 	jmp	0	; 0x0 <__vectors>

000000dc <initADC>:
	VALOR_ADC_LED = 0;
	
	sei();
}
void initADC(){
	ADMUX = 0;
  dc:	ec e7       	ldi	r30, 0x7C	; 124
  de:	f0 e0       	ldi	r31, 0x00	; 0
  e0:	10 82       	st	Z, r1
	ADMUX |= (1 << REFS0) ; //VCC COMO COMPARADOR
  e2:	80 81       	ld	r24, Z
  e4:	80 64       	ori	r24, 0x40	; 64
  e6:	80 83       	st	Z, r24
	ADMUX |= (1 << ADLAR) ; //JUSTIFICADO A LA IZQUIERDA USAR HIGH
  e8:	80 81       	ld	r24, Z
  ea:	80 62       	ori	r24, 0x20	; 32
  ec:	80 83       	st	Z, r24
	ADMUX |= (1 << MUX2)|(1 << MUX1); //ADC6
  ee:	80 81       	ld	r24, Z
  f0:	86 60       	ori	r24, 0x06	; 6
  f2:	80 83       	st	Z, r24
	ADCSRA = 0;
  f4:	ea e7       	ldi	r30, 0x7A	; 122
  f6:	f0 e0       	ldi	r31, 0x00	; 0
  f8:	10 82       	st	Z, r1
	ADCSRA |= (1 << ADPS1) | (1 << ADPS0); //PRESCALER DE 128
  fa:	80 81       	ld	r24, Z
  fc:	83 60       	ori	r24, 0x03	; 3
  fe:	80 83       	st	Z, r24
	ADCSRA |= (1 << ADEN);
 100:	80 81       	ld	r24, Z
 102:	80 68       	ori	r24, 0x80	; 128
 104:	80 83       	st	Z, r24
	ADCSRA |= (1 << ADIE); //ACTIVAR INTERRUPCIONES
 106:	80 81       	ld	r24, Z
 108:	88 60       	ori	r24, 0x08	; 8
 10a:	80 83       	st	Z, r24
	ADCSRA |= (1 << ADSC); //EMPEZAR EL ADC
 10c:	80 81       	ld	r24, Z
 10e:	80 64       	ori	r24, 0x40	; 64
 110:	80 83       	st	Z, r24
 112:	08 95       	ret

00000114 <setup>:
	}
}
/****************************************/
// NON-Interrupt subroutines
void setup() {
	cli();
 114:	f8 94       	cli
	
	//CONFIGURAR presecaler general del CLK A 1MHz
	CLKPR = (1 << CLKPCE);
 116:	e1 e6       	ldi	r30, 0x61	; 97
 118:	f0 e0       	ldi	r31, 0x00	; 0
 11a:	80 e8       	ldi	r24, 0x80	; 128
 11c:	80 83       	st	Z, r24
	CLKPR = (1 << CLKPS2);
 11e:	84 e0       	ldi	r24, 0x04	; 4
 120:	80 83       	st	Z, r24
	
	//adc
	initADC();
 122:	0e 94 6e 00 	call	0xdc	; 0xdc <initADC>
	//SALIDAS DE LOS DOS PWM
	DDRB |= (1 << DDB1);
 126:	84 b1       	in	r24, 0x04	; 4
 128:	82 60       	ori	r24, 0x02	; 2
 12a:	84 b9       	out	0x04, r24	; 4
	DDRB |= (1 << PORTB3);
 12c:	84 b1       	in	r24, 0x04	; 4
 12e:	88 60       	ori	r24, 0x08	; 8
 130:	84 b9       	out	0x04, r24	; 4
	DDRB |= (1 << PORTB2); //PWM MANUAL
 132:	84 b1       	in	r24, 0x04	; 4
 134:	84 60       	ori	r24, 0x04	; 4
 136:	84 b9       	out	0x04, r24	; 4
	PORTB &= ~(1 << PORTB2); //INICIO EL PWM INICIALMENTE APAGADO
 138:	85 b1       	in	r24, 0x05	; 5
 13a:	8b 7f       	andi	r24, 0xFB	; 251
 13c:	85 b9       	out	0x05, r24	; 5
	//INICIALIZAR VARIABLES
	contador_pwm = 0;
 13e:	10 92 00 01 	sts	0x0100, r1	; 0x800100 <__DATA_REGION_ORIGIN__>
	contador = 0;
 142:	10 92 02 01 	sts	0x0102, r1	; 0x800102 <contador>
	VALOR_ADC_LED = 0;
 146:	10 92 01 01 	sts	0x0101, r1	; 0x800101 <VALOR_ADC_LED>
	
	sei();
 14a:	78 94       	sei
 14c:	08 95       	ret

0000014e <main>:
void initTIMER0();
/****************************************/
// Main Function
int main(void)
{
	setup();
 14e:	0e 94 8a 00 	call	0x114	; 0x114 <setup>
	PMW1CONFIG(312,64);
 152:	60 e4       	ldi	r22, 0x40	; 64
 154:	70 e0       	ldi	r23, 0x00	; 0
 156:	88 e3       	ldi	r24, 0x38	; 56
 158:	91 e0       	ldi	r25, 0x01	; 1
 15a:	0e 94 4d 01 	call	0x29a	; 0x29a <PMW1CONFIG>
	PWM2CONFIG();
 15e:	0e 94 92 01 	call	0x324	; 0x324 <PWM2CONFIG>
	initTIMER0();
 162:	0e 94 9e 01 	call	0x33c	; 0x33c <initTIMER0>
 166:	ff cf       	rjmp	.-2      	; 0x166 <main+0x18>

00000168 <__vector_21>:
	ADCSRA |= (1 << ADSC); //EMPEZAR EL ADC
}

/****************************************/
// Interrupt routines
ISR(ADC_vect){
 168:	1f 92       	push	r1
 16a:	0f 92       	push	r0
 16c:	0f b6       	in	r0, 0x3f	; 63
 16e:	0f 92       	push	r0
 170:	11 24       	eor	r1, r1
 172:	2f 93       	push	r18
 174:	5f 93       	push	r21
 176:	6f 93       	push	r22
 178:	7f 93       	push	r23
 17a:	8f 93       	push	r24
 17c:	9f 93       	push	r25
 17e:	af 93       	push	r26
 180:	bf 93       	push	r27
 182:	ef 93       	push	r30
 184:	ff 93       	push	r31
//En esta interrupcion, leo y despues cambio al siguiente adc a leer.
	switch(contador){
 186:	80 91 02 01 	lds	r24, 0x0102	; 0x800102 <contador>
 18a:	82 30       	cpi	r24, 0x02	; 2
 18c:	11 f1       	breq	.+68     	; 0x1d2 <__vector_21+0x6a>
 18e:	83 30       	cpi	r24, 0x03	; 3
 190:	d1 f1       	breq	.+116    	; 0x206 <__vector_21+0x9e>
 192:	81 30       	cpi	r24, 0x01	; 1
 194:	09 f0       	breq	.+2      	; 0x198 <__vector_21+0x30>
 196:	42 c0       	rjmp	.+132    	; 0x21c <__vector_21+0xb4>
		case 1:
			OCR1A = ((ADCH*30/255) +7);
 198:	80 91 79 00 	lds	r24, 0x0079	; 0x800079 <__TEXT_REGION_LENGTH__+0x7f8079>
 19c:	2e e1       	ldi	r18, 0x1E	; 30
 19e:	82 9f       	mul	r24, r18
 1a0:	c0 01       	movw	r24, r0
 1a2:	11 24       	eor	r1, r1
 1a4:	6f ef       	ldi	r22, 0xFF	; 255
 1a6:	70 e0       	ldi	r23, 0x00	; 0
 1a8:	0e 94 a9 01 	call	0x352	; 0x352 <__divmodhi4>
 1ac:	69 5f       	subi	r22, 0xF9	; 249
 1ae:	7f 4f       	sbci	r23, 0xFF	; 255
 1b0:	70 93 89 00 	sts	0x0089, r23	; 0x800089 <__TEXT_REGION_LENGTH__+0x7f8089>
 1b4:	60 93 88 00 	sts	0x0088, r22	; 0x800088 <__TEXT_REGION_LENGTH__+0x7f8088>
			ADMUX = 0;
 1b8:	ec e7       	ldi	r30, 0x7C	; 124
 1ba:	f0 e0       	ldi	r31, 0x00	; 0
 1bc:	10 82       	st	Z, r1
			ADMUX |= (1 << REFS0) ; //VCC COMO COMPARADOR
 1be:	80 81       	ld	r24, Z
 1c0:	80 64       	ori	r24, 0x40	; 64
 1c2:	80 83       	st	Z, r24
			ADMUX |= (1 << ADLAR) ; //JUSTIFICADO A LA IZQUIERDA USAR HIGH
 1c4:	80 81       	ld	r24, Z
 1c6:	80 62       	ori	r24, 0x20	; 32
 1c8:	80 83       	st	Z, r24
			ADMUX |= (1 << MUX2)|(1 << MUX1)|(1 << MUX0); //ADC7
 1ca:	80 81       	ld	r24, Z
 1cc:	87 60       	ori	r24, 0x07	; 7
 1ce:	80 83       	st	Z, r24
			break;
 1d0:	33 c0       	rjmp	.+102    	; 0x238 <__vector_21+0xd0>
		case 2:
			OCR2A	= ((ADCH*30/255) +7) ;
 1d2:	80 91 79 00 	lds	r24, 0x0079	; 0x800079 <__TEXT_REGION_LENGTH__+0x7f8079>
 1d6:	2e e1       	ldi	r18, 0x1E	; 30
 1d8:	82 9f       	mul	r24, r18
 1da:	c0 01       	movw	r24, r0
 1dc:	11 24       	eor	r1, r1
 1de:	6f ef       	ldi	r22, 0xFF	; 255
 1e0:	70 e0       	ldi	r23, 0x00	; 0
 1e2:	0e 94 a9 01 	call	0x352	; 0x352 <__divmodhi4>
 1e6:	69 5f       	subi	r22, 0xF9	; 249
 1e8:	60 93 b3 00 	sts	0x00B3, r22	; 0x8000b3 <__TEXT_REGION_LENGTH__+0x7f80b3>
			ADMUX = 0;
 1ec:	ec e7       	ldi	r30, 0x7C	; 124
 1ee:	f0 e0       	ldi	r31, 0x00	; 0
 1f0:	10 82       	st	Z, r1
			ADMUX |= (1 << REFS0) ; //VCC COMO COMPARADOR
 1f2:	80 81       	ld	r24, Z
 1f4:	80 64       	ori	r24, 0x40	; 64
 1f6:	80 83       	st	Z, r24
			ADMUX |= (1 << ADLAR) ; //JUSTIFICADO A LA IZQUIERDA USAR HIGH
 1f8:	80 81       	ld	r24, Z
 1fa:	80 62       	ori	r24, 0x20	; 32
 1fc:	80 83       	st	Z, r24
			ADMUX |= (1 << MUX2)|(1 << MUX0); //ADC5
 1fe:	80 81       	ld	r24, Z
 200:	85 60       	ori	r24, 0x05	; 5
 202:	80 83       	st	Z, r24
			break;
 204:	19 c0       	rjmp	.+50     	; 0x238 <__vector_21+0xd0>
		case 3:
			VALOR_ADC_LED = ADCH ; //  / 255
 206:	80 91 79 00 	lds	r24, 0x0079	; 0x800079 <__TEXT_REGION_LENGTH__+0x7f8079>
 20a:	80 93 01 01 	sts	0x0101, r24	; 0x800101 <VALOR_ADC_LED>
			if (TCNT0 >= VALOR_ADC_LED){
 20e:	96 b5       	in	r25, 0x26	; 38
 210:	98 17       	cp	r25, r24
 212:	90 f0       	brcs	.+36     	; 0x238 <__vector_21+0xd0>
				PORTB &= ~(1 << PORTB2);
 214:	85 b1       	in	r24, 0x05	; 5
 216:	8b 7f       	andi	r24, 0xFB	; 251
 218:	85 b9       	out	0x05, r24	; 5
 21a:	0e c0       	rjmp	.+28     	; 0x238 <__vector_21+0xd0>
			}
			break;
		default:
			ADMUX = 0;
 21c:	ec e7       	ldi	r30, 0x7C	; 124
 21e:	f0 e0       	ldi	r31, 0x00	; 0
 220:	10 82       	st	Z, r1
			ADMUX |= (1 << REFS0) ; //VCC COMO COMPARADOR
 222:	80 81       	ld	r24, Z
 224:	80 64       	ori	r24, 0x40	; 64
 226:	80 83       	st	Z, r24
			ADMUX |= (1 << ADLAR) ; //JUSTIFICADO A LA IZQUIERDA USAR HIGH
 228:	80 81       	ld	r24, Z
 22a:	80 62       	ori	r24, 0x20	; 32
 22c:	80 83       	st	Z, r24
			ADMUX |= (1 << MUX2)|(1 << MUX1); //ADC6
 22e:	80 81       	ld	r24, Z
 230:	86 60       	ori	r24, 0x06	; 6
 232:	80 83       	st	Z, r24
			contador = 0;
 234:	10 92 02 01 	sts	0x0102, r1	; 0x800102 <contador>
			break;
	}
	contador++;
 238:	80 91 02 01 	lds	r24, 0x0102	; 0x800102 <contador>
 23c:	8f 5f       	subi	r24, 0xFF	; 255
 23e:	80 93 02 01 	sts	0x0102, r24	; 0x800102 <contador>
	
	ADCSRA |= (1 << ADSC); //EMPEZAR EL ADC
 242:	ea e7       	ldi	r30, 0x7A	; 122
 244:	f0 e0       	ldi	r31, 0x00	; 0
 246:	80 81       	ld	r24, Z
 248:	80 64       	ori	r24, 0x40	; 64
 24a:	80 83       	st	Z, r24
}
 24c:	ff 91       	pop	r31
 24e:	ef 91       	pop	r30
 250:	bf 91       	pop	r27
 252:	af 91       	pop	r26
 254:	9f 91       	pop	r25
 256:	8f 91       	pop	r24
 258:	7f 91       	pop	r23
 25a:	6f 91       	pop	r22
 25c:	5f 91       	pop	r21
 25e:	2f 91       	pop	r18
 260:	0f 90       	pop	r0
 262:	0f be       	out	0x3f, r0	; 63
 264:	0f 90       	pop	r0
 266:	1f 90       	pop	r1
 268:	18 95       	reti

0000026a <__vector_16>:

ISR(TIMER0_OVF_vect){
 26a:	1f 92       	push	r1
 26c:	0f 92       	push	r0
 26e:	0f b6       	in	r0, 0x3f	; 63
 270:	0f 92       	push	r0
 272:	11 24       	eor	r1, r1
 274:	8f 93       	push	r24
//pongo en high el pwm manualmente, este se apagara en la interrupcion del adc cuando el valor sea igual o mayor al de TCNT0
	TCNT0 = 50; 
 276:	82 e3       	ldi	r24, 0x32	; 50
 278:	86 bd       	out	0x26, r24	; 38
	PORTB |= (1 << PORTB2);
 27a:	85 b1       	in	r24, 0x05	; 5
 27c:	84 60       	ori	r24, 0x04	; 4
 27e:	85 b9       	out	0x05, r24	; 5
	if (VALOR_ADC_LED <= 20){
 280:	80 91 01 01 	lds	r24, 0x0101	; 0x800101 <VALOR_ADC_LED>
 284:	85 31       	cpi	r24, 0x15	; 21
 286:	18 f4       	brcc	.+6      	; 0x28e <__vector_16+0x24>
		PORTB &= ~(1 << PORTB2); //si me acerco a un valor cercano a 0 apago el led para evitar que parpadee o que no se apague completamente
 288:	85 b1       	in	r24, 0x05	; 5
 28a:	8b 7f       	andi	r24, 0xFB	; 251
 28c:	85 b9       	out	0x05, r24	; 5
	}

 28e:	8f 91       	pop	r24
 290:	0f 90       	pop	r0
 292:	0f be       	out	0x3f, r0	; 63
 294:	0f 90       	pop	r0
 296:	1f 90       	pop	r1
 298:	18 95       	reti

0000029a <PMW1CONFIG>:
 *  Author: luisp
 */ 
#include <avr/io.h>
#include "PWM1.h"

void PMW1CONFIG(uint16_t top, uint16_t prescaler) {
 29a:	9c 01       	movw	r18, r24
	//CONFIGURAMOS 0CR1A COMO LA SALIDA EN PB1
	DDRB |= (1 << DDB1);
 29c:	94 b1       	in	r25, 0x04	; 4
 29e:	92 60       	ori	r25, 0x02	; 2
 2a0:	94 b9       	out	0x04, r25	; 4
	
	//CONFIGURAMOS FASTPWM no invertido
	TCCR1A = (1 << COM1A1) | (1 << WGM11);
 2a2:	82 e8       	ldi	r24, 0x82	; 130
 2a4:	80 93 80 00 	sts	0x0080, r24	; 0x800080 <__TEXT_REGION_LENGTH__+0x7f8080>
	TCCR1B = (1 << WGM12) | (1 << WGM13);
 2a8:	88 e1       	ldi	r24, 0x18	; 24
 2aa:	80 93 81 00 	sts	0x0081, r24	; 0x800081 <__TEXT_REGION_LENGTH__+0x7f8081>
	
	
	ICR1 = top;
 2ae:	30 93 87 00 	sts	0x0087, r19	; 0x800087 <__TEXT_REGION_LENGTH__+0x7f8087>
 2b2:	20 93 86 00 	sts	0x0086, r18	; 0x800086 <__TEXT_REGION_LENGTH__+0x7f8086>
	
	switch (prescaler) {
 2b6:	60 34       	cpi	r22, 0x40	; 64
 2b8:	71 05       	cpc	r23, r1
 2ba:	e1 f0       	breq	.+56     	; 0x2f4 <PMW1CONFIG+0x5a>
 2bc:	38 f4       	brcc	.+14     	; 0x2cc <PMW1CONFIG+0x32>
 2be:	61 30       	cpi	r22, 0x01	; 1
 2c0:	71 05       	cpc	r23, r1
 2c2:	61 f0       	breq	.+24     	; 0x2dc <PMW1CONFIG+0x42>
 2c4:	68 30       	cpi	r22, 0x08	; 8
 2c6:	71 05       	cpc	r23, r1
 2c8:	79 f0       	breq	.+30     	; 0x2e8 <PMW1CONFIG+0x4e>
 2ca:	26 c0       	rjmp	.+76     	; 0x318 <PMW1CONFIG+0x7e>
 2cc:	61 15       	cp	r22, r1
 2ce:	81 e0       	ldi	r24, 0x01	; 1
 2d0:	78 07       	cpc	r23, r24
 2d2:	b1 f0       	breq	.+44     	; 0x300 <PMW1CONFIG+0x66>
 2d4:	61 15       	cp	r22, r1
 2d6:	74 40       	sbci	r23, 0x04	; 4
 2d8:	c9 f0       	breq	.+50     	; 0x30c <PMW1CONFIG+0x72>
 2da:	1e c0       	rjmp	.+60     	; 0x318 <PMW1CONFIG+0x7e>
		case 1:
		TCCR1B |= (1 << CS10);
 2dc:	e1 e8       	ldi	r30, 0x81	; 129
 2de:	f0 e0       	ldi	r31, 0x00	; 0
 2e0:	80 81       	ld	r24, Z
 2e2:	81 60       	ori	r24, 0x01	; 1
 2e4:	80 83       	st	Z, r24
		break;
 2e6:	08 95       	ret
		case 8:
		TCCR1B |= (1 << CS11);
 2e8:	e1 e8       	ldi	r30, 0x81	; 129
 2ea:	f0 e0       	ldi	r31, 0x00	; 0
 2ec:	80 81       	ld	r24, Z
 2ee:	82 60       	ori	r24, 0x02	; 2
 2f0:	80 83       	st	Z, r24
		break;
 2f2:	08 95       	ret
		case 64:
		TCCR1B |= (1 << CS11) | (1 << CS10);
 2f4:	e1 e8       	ldi	r30, 0x81	; 129
 2f6:	f0 e0       	ldi	r31, 0x00	; 0
 2f8:	80 81       	ld	r24, Z
 2fa:	83 60       	ori	r24, 0x03	; 3
 2fc:	80 83       	st	Z, r24
		break;
 2fe:	08 95       	ret
		case 256:
		TCCR1B |= (1 << CS12);
 300:	e1 e8       	ldi	r30, 0x81	; 129
 302:	f0 e0       	ldi	r31, 0x00	; 0
 304:	80 81       	ld	r24, Z
 306:	84 60       	ori	r24, 0x04	; 4
 308:	80 83       	st	Z, r24
		break;
 30a:	08 95       	ret
		case 1024:
		TCCR1B |= (1 << CS12) | (1 << CS10);
 30c:	e1 e8       	ldi	r30, 0x81	; 129
 30e:	f0 e0       	ldi	r31, 0x00	; 0
 310:	80 81       	ld	r24, Z
 312:	85 60       	ori	r24, 0x05	; 5
 314:	80 83       	st	Z, r24
		break;
 316:	08 95       	ret
		default:
		//64 POR DEFECTO
		TCCR1B |= (1 << CS11) | (1 << CS10);
 318:	e1 e8       	ldi	r30, 0x81	; 129
 31a:	f0 e0       	ldi	r31, 0x00	; 0
 31c:	80 81       	ld	r24, Z
 31e:	83 60       	ori	r24, 0x03	; 3
 320:	80 83       	st	Z, r24
 322:	08 95       	ret

00000324 <PWM2CONFIG>:
#include <avr/io.h>
#include "PWM2.h"

void PWM2CONFIG() {
	//CONFIGURAMOS 0CR2A COMO LA SALIDA EN PB3
	DDRB |= (1 << PORTB3);
 324:	84 b1       	in	r24, 0x04	; 4
 326:	88 60       	ori	r24, 0x08	; 8
 328:	84 b9       	out	0x04, r24	; 4
	
	//CONFIGURAMOS FASTPWM NO INVERTIDO
	TCCR2A = (1 << COM2A1)| (1 << WGM21)| (1 << WGM20)  ; 
 32a:	83 e8       	ldi	r24, 0x83	; 131
 32c:	80 93 b0 00 	sts	0x00B0, r24	; 0x8000b0 <__TEXT_REGION_LENGTH__+0x7f80b0>
	
	
	
	TCCR2B |= (1 << CS22);  //PRESCALER DE 64 
 330:	e1 eb       	ldi	r30, 0xB1	; 177
 332:	f0 e0       	ldi	r31, 0x00	; 0
 334:	80 81       	ld	r24, Z
 336:	84 60       	ori	r24, 0x04	; 4
 338:	80 83       	st	Z, r24
 33a:	08 95       	ret

0000033c <initTIMER0>:
 *  Author: luisp
 */ 
#include <avr/io.h>
#include "PWM_MANUAL.h"
void initTIMER0(){
	TCCR0A = 0x00; //modo normal
 33c:	14 bc       	out	0x24, r1	; 36
	TCCR0B = (1 << CS01)| (1 << CS00) ;// Prescaler
 33e:	83 e0       	ldi	r24, 0x03	; 3
 340:	85 bd       	out	0x25, r24	; 37
	TCNT0 = 50; //
 342:	82 e3       	ldi	r24, 0x32	; 50
 344:	86 bd       	out	0x26, r24	; 38
	TIMSK0 |= (1 << TOIE0); // Habilitar interrupción por overflow
 346:	ee e6       	ldi	r30, 0x6E	; 110
 348:	f0 e0       	ldi	r31, 0x00	; 0
 34a:	80 81       	ld	r24, Z
 34c:	81 60       	ori	r24, 0x01	; 1
 34e:	80 83       	st	Z, r24
 350:	08 95       	ret

00000352 <__divmodhi4>:
 352:	97 fb       	bst	r25, 7
 354:	07 2e       	mov	r0, r23
 356:	16 f4       	brtc	.+4      	; 0x35c <__divmodhi4+0xa>
 358:	00 94       	com	r0
 35a:	07 d0       	rcall	.+14     	; 0x36a <__divmodhi4_neg1>
 35c:	77 fd       	sbrc	r23, 7
 35e:	09 d0       	rcall	.+18     	; 0x372 <__divmodhi4_neg2>
 360:	0e 94 bd 01 	call	0x37a	; 0x37a <__udivmodhi4>
 364:	07 fc       	sbrc	r0, 7
 366:	05 d0       	rcall	.+10     	; 0x372 <__divmodhi4_neg2>
 368:	3e f4       	brtc	.+14     	; 0x378 <__divmodhi4_exit>

0000036a <__divmodhi4_neg1>:
 36a:	90 95       	com	r25
 36c:	81 95       	neg	r24
 36e:	9f 4f       	sbci	r25, 0xFF	; 255
 370:	08 95       	ret

00000372 <__divmodhi4_neg2>:
 372:	70 95       	com	r23
 374:	61 95       	neg	r22
 376:	7f 4f       	sbci	r23, 0xFF	; 255

00000378 <__divmodhi4_exit>:
 378:	08 95       	ret

0000037a <__udivmodhi4>:
 37a:	aa 1b       	sub	r26, r26
 37c:	bb 1b       	sub	r27, r27
 37e:	51 e1       	ldi	r21, 0x11	; 17
 380:	07 c0       	rjmp	.+14     	; 0x390 <__udivmodhi4_ep>

00000382 <__udivmodhi4_loop>:
 382:	aa 1f       	adc	r26, r26
 384:	bb 1f       	adc	r27, r27
 386:	a6 17       	cp	r26, r22
 388:	b7 07       	cpc	r27, r23
 38a:	10 f0       	brcs	.+4      	; 0x390 <__udivmodhi4_ep>
 38c:	a6 1b       	sub	r26, r22
 38e:	b7 0b       	sbc	r27, r23

00000390 <__udivmodhi4_ep>:
 390:	88 1f       	adc	r24, r24
 392:	99 1f       	adc	r25, r25
 394:	5a 95       	dec	r21
 396:	a9 f7       	brne	.-22     	; 0x382 <__udivmodhi4_loop>
 398:	80 95       	com	r24
 39a:	90 95       	com	r25
 39c:	bc 01       	movw	r22, r24
 39e:	cd 01       	movw	r24, r26
 3a0:	08 95       	ret

000003a2 <_exit>:
 3a2:	f8 94       	cli

000003a4 <__stop_program>:
 3a4:	ff cf       	rjmp	.-2      	; 0x3a4 <__stop_program>
