# Reference
* 《高级ASIC芯片综合》
* Design Compiler Reference Manual -- [Design Compiler Reference Manual: Constrans and timing](https://www.doc88.com/p-278439986876.html)
* [划分与编码风格](https://www.cnblogs.com/OneFri/p/6692094.html)

#综合划分
“分而治之” 把复杂的设计化简为更简单的和易处理的模块。
1.相关组合逻辑保持在同一个模块中。
2.为设计复用进行划分。
3.根据功能分割模块。
4.结构模块与随机模块分离。
5.合理限制模块的大小。
6.划分顶层（I/O压焊块、边界扫描和核心逻辑相分离）。
7.不要在顶层添加粘合逻辑。
8.将状态机从其他逻辑中分离出来。
9.避免一个模块有多个时钟。
10.分离用于同步多个时钟的模块。
11.划分时，考虑布图风格。
在设计层次已经由先前编写的HDL代码确定后，group和ungroup命令给设计者提供了在DC中划分的能力。

#编码原则
***
1. 工艺无关
HDL代码应采用与工艺无关的方式编码。库中门的硬编码实例应当最小化。优先选择的是推断而不是例化。代码可重用。
2. 时钟相关逻辑
    - 包括门控时钟逻辑的时钟逻辑和复位生成应当保持在一个模块内--综合一次并且不再涉及了。
    - 避免每个模块有多个时钟--尽量保持每个模块有一个时钟，将跨时钟域的同步逻辑隔离为一个独立的模块单独综合。
    - 应该给时钟赋以有意义的名称。建议保持时钟名以反映其功能和频率。在各个层次上，同一时钟保持相同的名字，有利于简化脚本的编写并有助于自动化综合过程。
    - 对于DFT扫描插入，要求从原始输入控制时钟。在时钟源添加一个可控制的多路选择器。
3. 顶层没有粘合逻辑
顶层应该只用于连接模块，不应包含任何组合的粘合逻辑，这样的优点是不需要进行非常耗时的顶层编译，也不用额外的综合，只需要简单的连接，有利于布局布线。
4. 模块名与文件名一致
不要在文件中描述多个模块或实体，一个文件应只包含一个面向综合的模块/实体定义。
5. 压焊块同核心逻辑分离
将顶层划分为“压焊块”和“核心”两个单独的模块。压焊块感觉就是说接口部分，将其同核心逻辑分离开，相当于工艺相关的部分同RTL代码分离开。
6. 最小化不必要的层次
不要生成不需要的层次，每个层次设置一个边界。生成不必要的层次会导致性能下降，DC不能跨层次进行有效的优化，可通过ungroup命令打散不需要的层次。
7. 寄存所有输出
8. FSM综合
    - 状态名应使用VHDL中的“枚举类型”或Verilog中的“参数”来描述。
    - 计算一下状态的组合逻辑应在状态寄存器独立的process或always块中。
    - 用case语句实现下一个状态组合逻辑电路。

#逻辑推断
***
1. 多路选择器推断
通常，if语句用于推断锁存器和优先编码器，而case语句用于实现多路选择器。推荐只使用case语句来推断多路选择器，if语句可用于推断锁存器和优先编码器，可有效用于优先有到来的信号。
#三态推断
通常不提倡随意使用三态逻辑：
1. 三态逻辑降低可测性
2. 三态逻辑难以被优化，因为他不能被缓冲，导致max_fanout违例和重负载连线
但是三态逻辑的优点是能显著节省面积。`assign tri_out = enbale ? tri_in : 1'bz;`
#顺序相关
阻塞赋值和非阻塞赋值
