# Gu√≠a de Integraci√≥n DSA - Interpolaci√≥n Bilineal FPGA

**Versi√≥n**: 2.0 - Con Registros Memory-Mapped  
**√öltima actualizaci√≥n**: 4 de diciembre de 2025

## üìå Archivo Principal

**`dsa_top_integrated.sv`** - Top-level que integra:

1. ‚úÖ Interfaz VJTAG (comunicaci√≥n PC-FPGA)
2. ‚úÖ RAM dual-port 64KB (Altsyncram)
3. ‚úÖ DSA completo (interpolaci√≥n bilineal Q8.8)
4. ‚úÖ **Registros Memory-Mapped** (configuraci√≥n din√°mica)
5. ‚úÖ Control con KEYs y SWITCHes (legacy)
6. ‚úÖ Displays HEX para debug

## ‚ö†Ô∏è Cambio Importante: Configuraci√≥n Din√°mica

**NUEVO**: La configuraci√≥n del DSA se realiza mediante **registros memory-mapped** (0x00-0x3F) usando `dsa_config.py`.

**Ventajas**:
- ‚úÖ Configuraci√≥n sin recompilar hardware
- ‚úÖ Par√°metros flexibles (width, height, scale, bases de memoria)
- ‚úÖ Monitoreo de estado y performance en tiempo real
- ‚úÖ API Python de alto nivel

Ver **`REGISTER_MAP.md`** para documentaci√≥n completa de registros.

## Diferencias Principales con el Ejemplo

### 1. **Memoria**

**Ejemplo** (memoria bankeada SIMD):
```systemverilog
dsa_mem_banked #(
    .MEM_SIZE(MEM_SIZE),
    .ADDR_WIDTH(ADDR_WIDTH)
) mem_inst (
    .simd_write_en(simd_parallel_write),
    .simd_base_addr(write_base_addr),
    .simd_data_0(dp_simd_pixel_latched[0]),
    // ...
);
```

**Tu implementaci√≥n** (RAM dual-port est√°ndar):
```systemverilog
ram ram_inst (
    .clock(clk),
    .data(ram_data),
    .rdaddress(ram_rdaddress),
    .wraddress(ram_wraddress),
    .wren(ram_wren),
    .q(ram_q)
);
```

### 2. **Modos de Operaci√≥n**

**Ejemplo**: SIMD vs Secuencial seleccionado por `mode_simd`

**Tu versi√≥n**: 
- **JTAG Debug Mode** (`SW[0]=0`): Acceso directo a memoria desde PC
- **DSA Processing Mode** (`SW[0]=1`): Interpolaci√≥n bilineal activa

### 3. **Organizaci√≥n de Memoria**

```
Direcci√≥n       Contenido
-----------     ----------------------------------
0x0000-0x7FFF   Imagen de entrada (32KB, primera mitad)
0x8000-0xFFFF   Imagen de salida (32KB, segunda mitad)
```

### 4. **Interfaz de Control**

#### KEYs (activos en bajo):
- **KEY[3]**: Reset general del sistema
- **KEY[2]**: Reset del DSA
- **KEY[1]**: Decrementar direcci√≥n manual
- **KEY[0]**: Incrementar direcci√≥n manual

#### Switches:
- **SW[0]**: Modo de visualizaci√≥n
  - `0` = JTAG (mostrar direcci√≥n/dato JTAG)
  - `1` = Manual (mostrar direcci√≥n/dato manual con KEYs)
- **SW[1]**: Start DSA
  - `1` = Activar procesamiento de interpolaci√≥n
- **SW[9:2]**: Scale factor (0-255)
  - Representa factor de escala en formato Q8.8 dividido por 256
  - Ejemplo: SW[9:2]=192 ‚Üí scale_factor=0.75 (192/256)

#### LEDs Debug:
- **LEDR[0]**: Modo visualizaci√≥n (SW[0]: 0=JTAG, 1=Manual)
- **LEDR[1]**: DSA enable (SW[1])
- **LEDR[2]**: DSA ready (procesamiento completado)
- **LEDR[3]**: DSA busy (procesando)
- **LEDR[4]**: KEY[0] presionado (incrementar direcci√≥n)
- **LEDR[5]**: KEY[1] presionado (decrementar direcci√≥n)
- **LEDR[6]**: Escritura a memoria activa
- **LEDR[7]**: Fetch module ocupado
- **LEDR[9:8]**: Estado superior

#### HEX Displays:

**Modo JTAG** (`SW[0]=0`):
```
HEX5 HEX4 HEX3 HEX2 | HEX1 HEX0
Direcci√≥n JTAG      | Dato RAM
```

**Modo Manual** (`SW[0]=1`):
```
HEX5 HEX4 HEX3 HEX2 | HEX1 HEX0
Direcci√≥n Manual    | Dato RAM
```

*Nota: Se puede navegar la direcci√≥n manual con KEY[0] (incrementar) y KEY[1] (decrementar)*

---

## Configuraci√≥n del Proyecto

### Par√°metros Configurables

```systemverilog
parameter int DATA_WIDTH = 8,          // 8 bits por p√≠xel
parameter int ADDR_WIDTH = 16,         // 64KB de memoria
parameter int IMG_WIDTH_MAX = 512,     // M√°ximo ancho soportado
parameter int IMG_HEIGHT_MAX = 512     // M√°ximo alto soportado
```

### Configuraci√≥n de Imagen (Hardcoded)

En el c√≥digo:
```systemverilog
assign img_width_in = 16'd256;   // 256x256 p√≠xeles
assign img_height_in = 16'd256;
assign scale_factor = SW[9:2];   // Factor de escala desde switches
assign display_mode = SW[0];     // 0=JTAG, 1=Manual
assign dsa_enable = SW[1] && dsa_start;  // SW[1] habilita DSA
```

**Para cambiar dimensiones**: Modificar `img_width_in` e `img_height_in` seg√∫n tu imagen de prueba.

### Configuraci√≥n Din√°mica con Registros (Nuevo)

**Sin recompilar hardware**, puedes configurar:

```python
from vjtag_pc.dsa_config import DSAConfig

dsa = DSAConfig('localhost', 2540)

# Configuraci√≥n flexible
dsa.configure(
    width=180,           # Cualquier tama√±o
    height=180,
    scale=0.5,           # 0.0 a 1.0
    img_in_base=0x0080,  # Relocatable
    img_out_base=0x8000,
    simd_lanes=1         # 1, 4, 8 (futuro)
)
```

**Registros disponibles** (ver `REGISTER_MAP.md`):
- `CFG_WIDTH` (0x00): Ancho imagen
- `CFG_HEIGHT` (0x04): Alto imagen
- `CFG_SCALE_Q8_8` (0x08): Factor escala Q8.8
- `CFG_MODE` (0x0C): Control start/mode
- `STATUS` (0x10): Estado idle/busy/done/error
- `PERF_*` (0x18-0x20): Contadores performance

---

## M√≥dulos DSA Requeridos

Aseg√∫rate de tener estos archivos en tu proyecto:

```
fpga/
‚îú‚îÄ‚îÄ dsa_control_fsm_sequential.sv   ‚úÖ Controla el flujo de procesamiento
‚îú‚îÄ‚îÄ dsa_pixel_fetch_sequential.sv   ‚úÖ Lee p√≠xeles vecinos de memoria
‚îú‚îÄ‚îÄ dsa_datapath.sv                 ‚úÖ Calcula interpolaci√≥n bilineal Q8.8
‚îî‚îÄ‚îÄ vjtag_interface.sv              ‚úÖ Ya existe (con CDC)
```

---

## Flujo de Operaci√≥n

### M√©todo 1: API Python (RECOMENDADO)

```python
from vjtag_pc.dsa_config import DSAConfig

# 1. Conectar
dsa = DSAConfig('localhost', 2540)

# 2. Cargar imagen en memoria (0x0080+)
# ... usar jtag_fpga.py o escribir bytes directamente ...

# 3. Configurar par√°metros
dsa.configure(
    width=256,
    height=256,
    scale=0.75,
    img_in_base=0x0080,
    img_out_base=0x8000
)

# 4. Iniciar procesamiento
dsa.start(simd_mode=False)

# 5. Esperar completado (con progress)
if dsa.wait_done(timeout=30):
    print("‚úì Completado")
    dsa.print_performance()
else:
    print("‚úó Error o timeout")
    status = dsa.get_status()
    print(f"Estado: {status}")

# 6. Leer resultado desde 0x8000
```

### M√©todo 2: Control Manual (Legacy)

### 1. Cargar Imagen de Entrada (Modo JTAG)

```powershell
# En Quartus TCL Console
quartus_stp -t vjtag_pc\jtag_server.tcl

# En PowerShell (otra terminal)
python vjtag_pc\jtag_fpga.py

# Cargar imagen desde 0x0000
setaddr 0000
write AA
write BB
# ... (o usar script automatizado)
```

### 2. Configurar Scale Factor

```
SW[9:1] = Factor de escala deseado
Ejemplo: Para 0.75 ‚Üí SW[9:1] = 192 (decimal) = 0xC0 (hex)
### 3. Ejecutar Procesamiento

**Opci√≥n A: Control Legacy con Switches (Hardware)**
```
1. Configurar scale factor con SW[9:2] (ej: 192 para 0.75)
2. SW[1] = 1 (activar DSA)
3. Observar LEDs:
   - LEDR[1] = 1: DSA habilitado
   - LEDR[3] = 1: Procesando
   - LEDR[2] = 1: Terminado
4. Monitorear progreso con LEDR[7] (fetch) y LEDR[6] (write)
```

**Opci√≥n B: Control Din√°mico con Python (Recomendado)** ‚ú®
```python
from controller_py.serial_controller import SerialController

# Conectar al servidor JTAG
ctrl = SerialController(config_file="controller_py/config.json")
ctrl.connect()

# Configurar DSA
ctrl.configure_dsa(width=256, height=256, scale_q8_8=0x00C0, mode=MODE_SIMD4)

# Iniciar procesamiento
ctrl.start_dsa()

# Esperar completado
if ctrl.wait_done(timeout=30):
    print("Procesamiento completo!")
    
    # Leer performance
    perf = ctrl.get_performance()
    print(f"FLOPS: {perf['flops']}, Reads: {perf['mem_reads']}, Writes: {perf['mem_writes']}")

ctrl.disconnect()
```

**Opci√≥n C: GUI Completa** üñ•Ô∏è
```powershell
# Ejecutar interfaz gr√°fica
cd controller_py
python interface_serial.py
```

La GUI permite:
- Conectar/desconectar JTAG
- Configurar par√°metros DSA (width, height, scale, modo SIMD)
- Cargar y procesar im√°genes completas
- Ver registros DSA con valores reales de FPGA
- Acceso manual a memoria (lectura/escritura hex)

### 4. Leer Resultado

**Opci√≥n A: Modo Manual (con KEYs)**
```
1. SW[0] = 1 (modo manual)
2. SW[1] = 0 (desactivar DSA)
3. Usar KEY[0]/KEY[1] para navegar desde direcci√≥n 0x8000
4. HEX muestra direcci√≥n y dato actual
```

**Opci√≥n B: Modo JTAG (desde PC)**
```
1. SW[0] = 0 (modo JTAG)
2. Usar jtag_fpga.py para leer desde 0x8000 en adelante
```

---

## Diferencias de Implementaci√≥n

| Caracter√≠stica | Ejemplo Proporcionado | Tu Implementaci√≥n |
|----------------|----------------------|-------------------|
| **Memoria** | Bancos SIMD (4 escrituras paralelas) | RAM dual-port (1 escritura/ciclo) |
| **Modos** | SIMD + Secuencial | Solo Secuencial |
| **Control** | Se√±ales gen√©ricas | KEYs + Switches DE1-SoC |
| **Debug** | Minimal | VJTAG + HEX displays + LEDs |
| **Addressing** | Par√°metro gen√©rico | 16-bit fijo (64KB) |
| **Image Load** | External interface | JTAG PC communication |

---

## Performance Esperado

Para imagen **256√ó256 ‚Üí 192√ó192** (scale=0.75):

```
P√≠xeles de salida: 192 √ó 192 = 36,864
Ciclos por p√≠xel: ~10-15 (fetch + interpolate + write)
Total ciclos: ~450,000 ciclos
A 50MHz: ~9ms de procesamiento
```

---

## Siguiente Paso: Actualizar Quartus

### Reemplazar dsa_top.sv

```powershell
# Backup del archivo original
Copy-Item dsa_top.sv dsa_top_jtag_only.sv

# Usar versi√≥n integrada
Copy-Item dsa_top_integrated.sv dsa_top.sv
```

### Actualizar project_dsa.qsf

Agregar archivos DSA:

```tcl
set_global_assignment -name SYSTEMVERILOG_FILE fpga/dsa_control_fsm_sequential.sv
set_global_assignment -name SYSTEMVERILOG_FILE fpga/dsa_pixel_fetch_sequential.sv
set_global_assignment -name SYSTEMVERILOG_FILE fpga/dsa_datapath.sv
```

### Recompilar

```powershell
quartus_sh --flow compile project_dsa
```

---

## Troubleshooting

### Error: "Module not found"
- Verificar que archivos `fpga/dsa_*.sv` est√©n en el .qsf
- Revisar que nombres de m√≥dulos coincidan

### DSA no arranca (LEDR[3] no enciende)
- Verificar que `SW[1]=1` (DSA enable)
- Presionar `KEY[2]` para reset DSA
- Verificar LEDR[1]=1 (DSA habilitado)
- Verificar que scale_factor (SW[9:2]) no sea 0

### Resultado incorrecto
- Verificar que imagen de entrada est√© en direcciones 0x0000-0x7FFF
- Confirmar dimensiones configuradas (256√ó256)
- Revisar scale_factor calculado desde SW[9:1]

### VJTAG no conecta
- Asegurarse que FPGA est√© programado con nuevo .sof
- Verificar que TCL server est√© corriendo
- Probar con `python vjtag_pc\jtag_fpga.py -v`

---

## Mejoras Futuras

1. **Configuraci√≥n din√°mica de imagen** v√≠a registros VJTAG
2. **Modo SIMD** para acelerar 4x (requiere memoria bankeada)
3. **Performance counters** visibles en HEX displays
4. **Auto-start** al detectar carga de imagen completa
5. **Status register** accesible v√≠a JTAG

---

## Notas Importantes

‚ö†Ô∏è **Memoria limitada**: RAM de 64KB permite m√°ximo 256√ó256 entrada + salida simult√°neas

‚ö†Ô∏è **Scale factor**: Valores muy peque√±os (<0.5) pueden causar overflow en direccionamiento

‚ö†Ô∏è **Timing**: Asegurarse que design cumple timing constraints a 50MHz

‚úÖ **Ventaja**: Sistema completamente auto-contenido - no requiere interfaces externas

‚úÖ **Debug**: VJTAG permite verificar cada paso sin necesidad de UART/VGA

---

## Contacto y Soporte

Para problemas espec√≠ficos, revisar:
- `testbench/tb_dsa_top.sv` - Testbench de simulaci√≥n
- `reference_model/` - Modelo C++ de referencia
- `.github/copilot-instructions.md` - Documentaci√≥n del proyecto
