TimeQuest Timing Analyzer report for radioberry
Sun Feb 05 14:54:30 2017
Quartus II 64-Bit Version 12.1 Build 243 01/31/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Slow 1200mV 85C Model Setup Summary
  7. Slow 1200mV 85C Model Hold Summary
  8. Slow 1200mV 85C Model Recovery Summary
  9. Slow 1200mV 85C Model Removal Summary
 10. Slow 1200mV 85C Model Minimum Pulse Width Summary
 11. Slow 1200mV 85C Model Setup: 'clk_10mhz'
 12. Slow 1200mV 85C Model Setup: 'ad9866_clk'
 13. Slow 1200mV 85C Model Setup: 'spi_sck'
 14. Slow 1200mV 85C Model Setup: 'spi_slave:spi_slave_rx_inst|done'
 15. Slow 1200mV 85C Model Hold: 'spi_sck'
 16. Slow 1200mV 85C Model Hold: 'ad9866_clk'
 17. Slow 1200mV 85C Model Hold: 'spi_slave:spi_slave_rx_inst|done'
 18. Slow 1200mV 85C Model Hold: 'clk_10mhz'
 19. Slow 1200mV 85C Model Recovery: 'spi_sck'
 20. Slow 1200mV 85C Model Recovery: 'clk_10mhz'
 21. Slow 1200mV 85C Model Recovery: 'ad9866_clk'
 22. Slow 1200mV 85C Model Removal: 'ad9866_clk'
 23. Slow 1200mV 85C Model Removal: 'spi_sck'
 24. Slow 1200mV 85C Model Removal: 'clk_10mhz'
 25. Slow 1200mV 85C Model Minimum Pulse Width: 'ad9866_clk'
 26. Slow 1200mV 85C Model Minimum Pulse Width: 'spi_slave:spi_slave_rx_inst|done'
 27. Slow 1200mV 85C Model Minimum Pulse Width: 'spi_sck'
 28. Slow 1200mV 85C Model Minimum Pulse Width: 'clk_10mhz'
 29. Setup Times
 30. Hold Times
 31. Clock to Output Times
 32. Minimum Clock to Output Times
 33. Propagation Delay
 34. Minimum Propagation Delay
 35. MTBF Summary
 36. Synchronizer Summary
 37. Synchronizer Chain #1: Worst-Case MTBF is Not Calculated
 38. Synchronizer Chain #2: Worst-Case MTBF is Not Calculated
 39. Synchronizer Chain #3: Worst-Case MTBF is Not Calculated
 40. Synchronizer Chain #4: Worst-Case MTBF is Not Calculated
 41. Synchronizer Chain #5: Worst-Case MTBF is Not Calculated
 42. Synchronizer Chain #6: Worst-Case MTBF is Not Calculated
 43. Synchronizer Chain #7: Worst-Case MTBF is Not Calculated
 44. Synchronizer Chain #8: Worst-Case MTBF is Not Calculated
 45. Synchronizer Chain #9: Worst-Case MTBF is Not Calculated
 46. Synchronizer Chain #10: Worst-Case MTBF is Not Calculated
 47. Synchronizer Chain #11: Worst-Case MTBF is Not Calculated
 48. Synchronizer Chain #12: Worst-Case MTBF is Not Calculated
 49. Synchronizer Chain #13: Worst-Case MTBF is Not Calculated
 50. Synchronizer Chain #14: Worst-Case MTBF is Not Calculated
 51. Synchronizer Chain #15: Worst-Case MTBF is Not Calculated
 52. Synchronizer Chain #16: Worst-Case MTBF is Not Calculated
 53. Synchronizer Chain #17: Worst-Case MTBF is Not Calculated
 54. Synchronizer Chain #18: Worst-Case MTBF is Not Calculated
 55. Synchronizer Chain #19: Worst-Case MTBF is Not Calculated
 56. Synchronizer Chain #20: Worst-Case MTBF is Not Calculated
 57. Synchronizer Chain #21: Worst-Case MTBF is Not Calculated
 58. Synchronizer Chain #22: Worst-Case MTBF is Not Calculated
 59. Synchronizer Chain #23: Worst-Case MTBF is Not Calculated
 60. Synchronizer Chain #24: Worst-Case MTBF is Not Calculated
 61. Slow 1200mV 0C Model Fmax Summary
 62. Slow 1200mV 0C Model Setup Summary
 63. Slow 1200mV 0C Model Hold Summary
 64. Slow 1200mV 0C Model Recovery Summary
 65. Slow 1200mV 0C Model Removal Summary
 66. Slow 1200mV 0C Model Minimum Pulse Width Summary
 67. Slow 1200mV 0C Model Setup: 'clk_10mhz'
 68. Slow 1200mV 0C Model Setup: 'ad9866_clk'
 69. Slow 1200mV 0C Model Setup: 'spi_sck'
 70. Slow 1200mV 0C Model Setup: 'spi_slave:spi_slave_rx_inst|done'
 71. Slow 1200mV 0C Model Hold: 'spi_sck'
 72. Slow 1200mV 0C Model Hold: 'ad9866_clk'
 73. Slow 1200mV 0C Model Hold: 'spi_slave:spi_slave_rx_inst|done'
 74. Slow 1200mV 0C Model Hold: 'clk_10mhz'
 75. Slow 1200mV 0C Model Recovery: 'spi_sck'
 76. Slow 1200mV 0C Model Recovery: 'clk_10mhz'
 77. Slow 1200mV 0C Model Recovery: 'ad9866_clk'
 78. Slow 1200mV 0C Model Removal: 'ad9866_clk'
 79. Slow 1200mV 0C Model Removal: 'spi_sck'
 80. Slow 1200mV 0C Model Removal: 'clk_10mhz'
 81. Slow 1200mV 0C Model Minimum Pulse Width: 'ad9866_clk'
 82. Slow 1200mV 0C Model Minimum Pulse Width: 'spi_slave:spi_slave_rx_inst|done'
 83. Slow 1200mV 0C Model Minimum Pulse Width: 'spi_sck'
 84. Slow 1200mV 0C Model Minimum Pulse Width: 'clk_10mhz'
 85. Setup Times
 86. Hold Times
 87. Clock to Output Times
 88. Minimum Clock to Output Times
 89. Propagation Delay
 90. Minimum Propagation Delay
 91. MTBF Summary
 92. Synchronizer Summary
 93. Synchronizer Chain #1: Worst-Case MTBF is Not Calculated
 94. Synchronizer Chain #2: Worst-Case MTBF is Not Calculated
 95. Synchronizer Chain #3: Worst-Case MTBF is Not Calculated
 96. Synchronizer Chain #4: Worst-Case MTBF is Not Calculated
 97. Synchronizer Chain #5: Worst-Case MTBF is Not Calculated
 98. Synchronizer Chain #6: Worst-Case MTBF is Not Calculated
 99. Synchronizer Chain #7: Worst-Case MTBF is Not Calculated
100. Synchronizer Chain #8: Worst-Case MTBF is Not Calculated
101. Synchronizer Chain #9: Worst-Case MTBF is Not Calculated
102. Synchronizer Chain #10: Worst-Case MTBF is Not Calculated
103. Synchronizer Chain #11: Worst-Case MTBF is Not Calculated
104. Synchronizer Chain #12: Worst-Case MTBF is Not Calculated
105. Synchronizer Chain #13: Worst-Case MTBF is Not Calculated
106. Synchronizer Chain #14: Worst-Case MTBF is Not Calculated
107. Synchronizer Chain #15: Worst-Case MTBF is Not Calculated
108. Synchronizer Chain #16: Worst-Case MTBF is Not Calculated
109. Synchronizer Chain #17: Worst-Case MTBF is Not Calculated
110. Synchronizer Chain #18: Worst-Case MTBF is Not Calculated
111. Synchronizer Chain #19: Worst-Case MTBF is Not Calculated
112. Synchronizer Chain #20: Worst-Case MTBF is Not Calculated
113. Synchronizer Chain #21: Worst-Case MTBF is Not Calculated
114. Synchronizer Chain #22: Worst-Case MTBF is Not Calculated
115. Synchronizer Chain #23: Worst-Case MTBF is Not Calculated
116. Synchronizer Chain #24: Worst-Case MTBF is Not Calculated
117. Fast 1200mV 0C Model Setup Summary
118. Fast 1200mV 0C Model Hold Summary
119. Fast 1200mV 0C Model Recovery Summary
120. Fast 1200mV 0C Model Removal Summary
121. Fast 1200mV 0C Model Minimum Pulse Width Summary
122. Fast 1200mV 0C Model Setup: 'clk_10mhz'
123. Fast 1200mV 0C Model Setup: 'ad9866_clk'
124. Fast 1200mV 0C Model Setup: 'spi_sck'
125. Fast 1200mV 0C Model Setup: 'spi_slave:spi_slave_rx_inst|done'
126. Fast 1200mV 0C Model Hold: 'spi_sck'
127. Fast 1200mV 0C Model Hold: 'spi_slave:spi_slave_rx_inst|done'
128. Fast 1200mV 0C Model Hold: 'ad9866_clk'
129. Fast 1200mV 0C Model Hold: 'clk_10mhz'
130. Fast 1200mV 0C Model Recovery: 'spi_sck'
131. Fast 1200mV 0C Model Recovery: 'clk_10mhz'
132. Fast 1200mV 0C Model Recovery: 'ad9866_clk'
133. Fast 1200mV 0C Model Removal: 'ad9866_clk'
134. Fast 1200mV 0C Model Removal: 'spi_sck'
135. Fast 1200mV 0C Model Removal: 'clk_10mhz'
136. Fast 1200mV 0C Model Minimum Pulse Width: 'ad9866_clk'
137. Fast 1200mV 0C Model Minimum Pulse Width: 'spi_sck'
138. Fast 1200mV 0C Model Minimum Pulse Width: 'clk_10mhz'
139. Fast 1200mV 0C Model Minimum Pulse Width: 'spi_slave:spi_slave_rx_inst|done'
140. Setup Times
141. Hold Times
142. Clock to Output Times
143. Minimum Clock to Output Times
144. Propagation Delay
145. Minimum Propagation Delay
146. MTBF Summary
147. Synchronizer Summary
148. Synchronizer Chain #1: Worst-Case MTBF is Not Calculated
149. Synchronizer Chain #2: Worst-Case MTBF is Not Calculated
150. Synchronizer Chain #3: Worst-Case MTBF is Not Calculated
151. Synchronizer Chain #4: Worst-Case MTBF is Not Calculated
152. Synchronizer Chain #5: Worst-Case MTBF is Not Calculated
153. Synchronizer Chain #6: Worst-Case MTBF is Not Calculated
154. Synchronizer Chain #7: Worst-Case MTBF is Not Calculated
155. Synchronizer Chain #8: Worst-Case MTBF is Not Calculated
156. Synchronizer Chain #9: Worst-Case MTBF is Not Calculated
157. Synchronizer Chain #10: Worst-Case MTBF is Not Calculated
158. Synchronizer Chain #11: Worst-Case MTBF is Not Calculated
159. Synchronizer Chain #12: Worst-Case MTBF is Not Calculated
160. Synchronizer Chain #13: Worst-Case MTBF is Not Calculated
161. Synchronizer Chain #14: Worst-Case MTBF is Not Calculated
162. Synchronizer Chain #15: Worst-Case MTBF is Not Calculated
163. Synchronizer Chain #16: Worst-Case MTBF is Not Calculated
164. Synchronizer Chain #17: Worst-Case MTBF is Not Calculated
165. Synchronizer Chain #18: Worst-Case MTBF is Not Calculated
166. Synchronizer Chain #19: Worst-Case MTBF is Not Calculated
167. Synchronizer Chain #20: Worst-Case MTBF is Not Calculated
168. Synchronizer Chain #21: Worst-Case MTBF is Not Calculated
169. Synchronizer Chain #22: Worst-Case MTBF is Not Calculated
170. Synchronizer Chain #23: Worst-Case MTBF is Not Calculated
171. Synchronizer Chain #24: Worst-Case MTBF is Not Calculated
172. Multicorner Timing Analysis Summary
173. Setup Times
174. Hold Times
175. Clock to Output Times
176. Minimum Clock to Output Times
177. Progagation Delay
178. Minimum Progagation Delay
179. Board Trace Model Assignments
180. Input Transition Times
181. Slow Corner Signal Integrity Metrics
182. Fast Corner Signal Integrity Metrics
183. Setup Transfers
184. Hold Transfers
185. Recovery Transfers
186. Removal Transfers
187. Report TCCS
188. Report RSKM
189. Unconstrained Paths
190. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                    ;
+--------------------+-----------------------------------------------------------------+
; Quartus II Version ; Version 12.1 Build 243 01/31/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; radioberry                                                      ;
; Device Family      ; Cyclone III                                                     ;
; Device Name        ; EP3C25E144C8                                                    ;
; Timing Models      ; Final                                                           ;
; Delay Model        ; Combined                                                        ;
; Rise/Fall Delays   ; Enabled                                                         ;
+--------------------+-----------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 3.06        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2-3 processors         ;  40.0%      ;
;     4 processors           ;  33.3%      ;
;     5-8 processors         ;   0.0%      ;
+----------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                             ;
+----------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------------+
; Clock Name                       ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                              ;
+----------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------------+
; ad9866_clk                       ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { ad9866_clk }                       ;
; clk_10mhz                        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_10mhz }                        ;
; spi_sck                          ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { spi_sck }                          ;
; spi_slave:spi_slave_rx_inst|done ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { spi_slave:spi_slave_rx_inst|done } ;
+----------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 110.36 MHz ; 110.36 MHz      ; ad9866_clk ;      ;
; 161.5 MHz  ; 161.5 MHz       ; spi_sck    ;      ;
; 211.91 MHz ; 211.91 MHz      ; clk_10mhz  ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                        ;
+----------------------------------+---------+---------------+
; Clock                            ; Slack   ; End Point TNS ;
+----------------------------------+---------+---------------+
; clk_10mhz                        ; -17.169 ; -356.664      ;
; ad9866_clk                       ; -13.616 ; -25996.066    ;
; spi_sck                          ; -4.575  ; -535.919      ;
; spi_slave:spi_slave_rx_inst|done ; -0.687  ; -24.471       ;
+----------------------------------+---------+---------------+


+-----------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                        ;
+----------------------------------+--------+---------------+
; Clock                            ; Slack  ; End Point TNS ;
+----------------------------------+--------+---------------+
; spi_sck                          ; -0.206 ; -8.849        ;
; ad9866_clk                       ; 0.101  ; 0.000         ;
; spi_slave:spi_slave_rx_inst|done ; 0.215  ; 0.000         ;
; clk_10mhz                        ; 0.455  ; 0.000         ;
+----------------------------------+--------+---------------+


+----------------------------------------+
; Slow 1200mV 85C Model Recovery Summary ;
+------------+--------+------------------+
; Clock      ; Slack  ; End Point TNS    ;
+------------+--------+------------------+
; spi_sck    ; -3.007 ; -689.712         ;
; clk_10mhz  ; -3.000 ; -84.964          ;
; ad9866_clk ; -2.540 ; -285.790         ;
+------------+--------+------------------+


+---------------------------------------+
; Slow 1200mV 85C Model Removal Summary ;
+------------+-------+------------------+
; Clock      ; Slack ; End Point TNS    ;
+------------+-------+------------------+
; ad9866_clk ; 1.875 ; 0.000            ;
; spi_sck    ; 2.125 ; 0.000            ;
; clk_10mhz  ; 2.852 ; 0.000            ;
+------------+-------+------------------+


+-----------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary         ;
+----------------------------------+--------+---------------+
; Clock                            ; Slack  ; End Point TNS ;
+----------------------------------+--------+---------------+
; ad9866_clk                       ; -4.000 ; -13115.231    ;
; spi_slave:spi_slave_rx_inst|done ; -4.000 ; -325.889      ;
; spi_sck                          ; -3.201 ; -578.238      ;
; clk_10mhz                        ; -3.000 ; -138.317      ;
+----------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk_10mhz'                                                                                                               ;
+---------+------------+---------------------------------------+----------------------------------+-------------+--------------+------------+------------+
; Slack   ; From Node  ; To Node                               ; Launch Clock                     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+------------+---------------------------------------+----------------------------------+-------------+--------------+------------+------------+
; -17.169 ; rxfreq[18] ; filter:filter_inst|selected_filter[1] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.650     ; 17.510     ;
; -17.169 ; rxfreq[19] ; filter:filter_inst|selected_filter[1] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.650     ; 17.510     ;
; -17.169 ; rxfreq[20] ; filter:filter_inst|selected_filter[1] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.650     ; 17.510     ;
; -17.169 ; rxfreq[21] ; filter:filter_inst|selected_filter[1] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.650     ; 17.510     ;
; -17.169 ; rxfreq[22] ; filter:filter_inst|selected_filter[1] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.650     ; 17.510     ;
; -17.169 ; rxfreq[23] ; filter:filter_inst|selected_filter[1] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.650     ; 17.510     ;
; -17.169 ; rxfreq[24] ; filter:filter_inst|selected_filter[1] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.650     ; 17.510     ;
; -17.169 ; rxfreq[25] ; filter:filter_inst|selected_filter[1] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.650     ; 17.510     ;
; -17.169 ; rxfreq[26] ; filter:filter_inst|selected_filter[1] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.650     ; 17.510     ;
; -17.169 ; rxfreq[27] ; filter:filter_inst|selected_filter[1] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.650     ; 17.510     ;
; -17.169 ; rxfreq[28] ; filter:filter_inst|selected_filter[1] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.650     ; 17.510     ;
; -17.169 ; rxfreq[29] ; filter:filter_inst|selected_filter[1] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.650     ; 17.510     ;
; -17.169 ; rxfreq[30] ; filter:filter_inst|selected_filter[1] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.650     ; 17.510     ;
; -17.169 ; rxfreq[31] ; filter:filter_inst|selected_filter[1] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.650     ; 17.510     ;
; -16.981 ; rxfreq[0]  ; filter:filter_inst|selected_filter[1] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.641     ; 17.331     ;
; -16.981 ; rxfreq[1]  ; filter:filter_inst|selected_filter[1] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.641     ; 17.331     ;
; -16.981 ; rxfreq[2]  ; filter:filter_inst|selected_filter[1] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.641     ; 17.331     ;
; -16.981 ; rxfreq[3]  ; filter:filter_inst|selected_filter[1] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.641     ; 17.331     ;
; -16.981 ; rxfreq[4]  ; filter:filter_inst|selected_filter[1] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.641     ; 17.331     ;
; -16.981 ; rxfreq[5]  ; filter:filter_inst|selected_filter[1] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.641     ; 17.331     ;
; -16.981 ; rxfreq[6]  ; filter:filter_inst|selected_filter[1] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.641     ; 17.331     ;
; -16.981 ; rxfreq[7]  ; filter:filter_inst|selected_filter[1] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.641     ; 17.331     ;
; -16.981 ; rxfreq[8]  ; filter:filter_inst|selected_filter[1] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.641     ; 17.331     ;
; -16.981 ; rxfreq[9]  ; filter:filter_inst|selected_filter[1] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.641     ; 17.331     ;
; -16.981 ; rxfreq[10] ; filter:filter_inst|selected_filter[1] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.641     ; 17.331     ;
; -16.981 ; rxfreq[11] ; filter:filter_inst|selected_filter[1] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.641     ; 17.331     ;
; -16.981 ; rxfreq[12] ; filter:filter_inst|selected_filter[1] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.641     ; 17.331     ;
; -16.981 ; rxfreq[13] ; filter:filter_inst|selected_filter[1] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.641     ; 17.331     ;
; -16.981 ; rxfreq[14] ; filter:filter_inst|selected_filter[1] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.641     ; 17.331     ;
; -16.981 ; rxfreq[15] ; filter:filter_inst|selected_filter[1] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.641     ; 17.331     ;
; -16.981 ; rxfreq[16] ; filter:filter_inst|selected_filter[1] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.641     ; 17.331     ;
; -16.981 ; rxfreq[17] ; filter:filter_inst|selected_filter[1] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.641     ; 17.331     ;
; -16.564 ; rxfreq[18] ; filter:filter_inst|selected_filter[2] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.650     ; 16.905     ;
; -16.564 ; rxfreq[19] ; filter:filter_inst|selected_filter[2] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.650     ; 16.905     ;
; -16.564 ; rxfreq[20] ; filter:filter_inst|selected_filter[2] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.650     ; 16.905     ;
; -16.564 ; rxfreq[21] ; filter:filter_inst|selected_filter[2] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.650     ; 16.905     ;
; -16.564 ; rxfreq[22] ; filter:filter_inst|selected_filter[2] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.650     ; 16.905     ;
; -16.564 ; rxfreq[23] ; filter:filter_inst|selected_filter[2] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.650     ; 16.905     ;
; -16.564 ; rxfreq[24] ; filter:filter_inst|selected_filter[2] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.650     ; 16.905     ;
; -16.564 ; rxfreq[25] ; filter:filter_inst|selected_filter[2] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.650     ; 16.905     ;
; -16.564 ; rxfreq[26] ; filter:filter_inst|selected_filter[2] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.650     ; 16.905     ;
; -16.564 ; rxfreq[27] ; filter:filter_inst|selected_filter[2] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.650     ; 16.905     ;
; -16.564 ; rxfreq[28] ; filter:filter_inst|selected_filter[2] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.650     ; 16.905     ;
; -16.564 ; rxfreq[29] ; filter:filter_inst|selected_filter[2] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.650     ; 16.905     ;
; -16.564 ; rxfreq[30] ; filter:filter_inst|selected_filter[2] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.650     ; 16.905     ;
; -16.564 ; rxfreq[31] ; filter:filter_inst|selected_filter[2] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.650     ; 16.905     ;
; -16.524 ; rxfreq[18] ; filter:filter_inst|selected_filter[3] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.650     ; 16.865     ;
; -16.524 ; rxfreq[19] ; filter:filter_inst|selected_filter[3] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.650     ; 16.865     ;
; -16.524 ; rxfreq[20] ; filter:filter_inst|selected_filter[3] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.650     ; 16.865     ;
; -16.524 ; rxfreq[21] ; filter:filter_inst|selected_filter[3] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.650     ; 16.865     ;
; -16.524 ; rxfreq[22] ; filter:filter_inst|selected_filter[3] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.650     ; 16.865     ;
; -16.524 ; rxfreq[23] ; filter:filter_inst|selected_filter[3] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.650     ; 16.865     ;
; -16.524 ; rxfreq[24] ; filter:filter_inst|selected_filter[3] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.650     ; 16.865     ;
; -16.524 ; rxfreq[25] ; filter:filter_inst|selected_filter[3] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.650     ; 16.865     ;
; -16.524 ; rxfreq[26] ; filter:filter_inst|selected_filter[3] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.650     ; 16.865     ;
; -16.524 ; rxfreq[27] ; filter:filter_inst|selected_filter[3] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.650     ; 16.865     ;
; -16.524 ; rxfreq[28] ; filter:filter_inst|selected_filter[3] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.650     ; 16.865     ;
; -16.524 ; rxfreq[29] ; filter:filter_inst|selected_filter[3] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.650     ; 16.865     ;
; -16.524 ; rxfreq[30] ; filter:filter_inst|selected_filter[3] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.650     ; 16.865     ;
; -16.524 ; rxfreq[31] ; filter:filter_inst|selected_filter[3] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.650     ; 16.865     ;
; -16.395 ; rxfreq[18] ; filter:filter_inst|selected_filter[5] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.650     ; 16.736     ;
; -16.395 ; rxfreq[19] ; filter:filter_inst|selected_filter[5] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.650     ; 16.736     ;
; -16.395 ; rxfreq[20] ; filter:filter_inst|selected_filter[5] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.650     ; 16.736     ;
; -16.395 ; rxfreq[21] ; filter:filter_inst|selected_filter[5] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.650     ; 16.736     ;
; -16.395 ; rxfreq[22] ; filter:filter_inst|selected_filter[5] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.650     ; 16.736     ;
; -16.395 ; rxfreq[23] ; filter:filter_inst|selected_filter[5] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.650     ; 16.736     ;
; -16.395 ; rxfreq[24] ; filter:filter_inst|selected_filter[5] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.650     ; 16.736     ;
; -16.395 ; rxfreq[25] ; filter:filter_inst|selected_filter[5] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.650     ; 16.736     ;
; -16.395 ; rxfreq[26] ; filter:filter_inst|selected_filter[5] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.650     ; 16.736     ;
; -16.395 ; rxfreq[27] ; filter:filter_inst|selected_filter[5] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.650     ; 16.736     ;
; -16.395 ; rxfreq[28] ; filter:filter_inst|selected_filter[5] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.650     ; 16.736     ;
; -16.395 ; rxfreq[29] ; filter:filter_inst|selected_filter[5] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.650     ; 16.736     ;
; -16.395 ; rxfreq[30] ; filter:filter_inst|selected_filter[5] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.650     ; 16.736     ;
; -16.395 ; rxfreq[31] ; filter:filter_inst|selected_filter[5] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.650     ; 16.736     ;
; -16.376 ; rxfreq[0]  ; filter:filter_inst|selected_filter[2] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.641     ; 16.726     ;
; -16.376 ; rxfreq[1]  ; filter:filter_inst|selected_filter[2] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.641     ; 16.726     ;
; -16.376 ; rxfreq[2]  ; filter:filter_inst|selected_filter[2] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.641     ; 16.726     ;
; -16.376 ; rxfreq[3]  ; filter:filter_inst|selected_filter[2] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.641     ; 16.726     ;
; -16.376 ; rxfreq[4]  ; filter:filter_inst|selected_filter[2] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.641     ; 16.726     ;
; -16.376 ; rxfreq[5]  ; filter:filter_inst|selected_filter[2] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.641     ; 16.726     ;
; -16.376 ; rxfreq[6]  ; filter:filter_inst|selected_filter[2] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.641     ; 16.726     ;
; -16.376 ; rxfreq[7]  ; filter:filter_inst|selected_filter[2] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.641     ; 16.726     ;
; -16.376 ; rxfreq[8]  ; filter:filter_inst|selected_filter[2] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.641     ; 16.726     ;
; -16.376 ; rxfreq[9]  ; filter:filter_inst|selected_filter[2] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.641     ; 16.726     ;
; -16.376 ; rxfreq[10] ; filter:filter_inst|selected_filter[2] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.641     ; 16.726     ;
; -16.376 ; rxfreq[11] ; filter:filter_inst|selected_filter[2] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.641     ; 16.726     ;
; -16.376 ; rxfreq[12] ; filter:filter_inst|selected_filter[2] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.641     ; 16.726     ;
; -16.376 ; rxfreq[13] ; filter:filter_inst|selected_filter[2] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.641     ; 16.726     ;
; -16.376 ; rxfreq[14] ; filter:filter_inst|selected_filter[2] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.641     ; 16.726     ;
; -16.376 ; rxfreq[15] ; filter:filter_inst|selected_filter[2] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.641     ; 16.726     ;
; -16.376 ; rxfreq[16] ; filter:filter_inst|selected_filter[2] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.641     ; 16.726     ;
; -16.376 ; rxfreq[17] ; filter:filter_inst|selected_filter[2] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.641     ; 16.726     ;
; -16.362 ; rxfreq[18] ; filter:filter_inst|selected_filter[6] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.650     ; 16.703     ;
; -16.362 ; rxfreq[19] ; filter:filter_inst|selected_filter[6] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.650     ; 16.703     ;
; -16.362 ; rxfreq[20] ; filter:filter_inst|selected_filter[6] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.650     ; 16.703     ;
; -16.362 ; rxfreq[21] ; filter:filter_inst|selected_filter[6] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.650     ; 16.703     ;
; -16.362 ; rxfreq[22] ; filter:filter_inst|selected_filter[6] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.650     ; 16.703     ;
; -16.362 ; rxfreq[23] ; filter:filter_inst|selected_filter[6] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.650     ; 16.703     ;
; -16.362 ; rxfreq[24] ; filter:filter_inst|selected_filter[6] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.650     ; 16.703     ;
; -16.362 ; rxfreq[25] ; filter:filter_inst|selected_filter[6] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.650     ; 16.703     ;
+---------+------------+---------------------------------------+----------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'ad9866_clk'                                                                                                                            ;
+---------+------------+-----------------------------------------------------+----------------------------------+-------------+--------------+------------+------------+
; Slack   ; From Node  ; To Node                                             ; Launch Clock                     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+------------+-----------------------------------------------------+----------------------------------+-------------+--------------+------------+------------+
; -13.616 ; rxfreq[18] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.030      ; 14.637     ;
; -13.616 ; rxfreq[19] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.030      ; 14.637     ;
; -13.616 ; rxfreq[20] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.030      ; 14.637     ;
; -13.616 ; rxfreq[21] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.030      ; 14.637     ;
; -13.616 ; rxfreq[22] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.030      ; 14.637     ;
; -13.616 ; rxfreq[23] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.030      ; 14.637     ;
; -13.616 ; rxfreq[24] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.030      ; 14.637     ;
; -13.616 ; rxfreq[25] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.030      ; 14.637     ;
; -13.616 ; rxfreq[26] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.030      ; 14.637     ;
; -13.616 ; rxfreq[27] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.030      ; 14.637     ;
; -13.616 ; rxfreq[28] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.030      ; 14.637     ;
; -13.616 ; rxfreq[29] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.030      ; 14.637     ;
; -13.616 ; rxfreq[30] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.030      ; 14.637     ;
; -13.616 ; rxfreq[31] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.030      ; 14.637     ;
; -13.470 ; rxfreq[18] ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.030      ; 14.491     ;
; -13.470 ; rxfreq[19] ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.030      ; 14.491     ;
; -13.470 ; rxfreq[20] ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.030      ; 14.491     ;
; -13.470 ; rxfreq[21] ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.030      ; 14.491     ;
; -13.470 ; rxfreq[22] ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.030      ; 14.491     ;
; -13.470 ; rxfreq[23] ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.030      ; 14.491     ;
; -13.470 ; rxfreq[24] ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.030      ; 14.491     ;
; -13.470 ; rxfreq[25] ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.030      ; 14.491     ;
; -13.470 ; rxfreq[26] ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.030      ; 14.491     ;
; -13.470 ; rxfreq[27] ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.030      ; 14.491     ;
; -13.470 ; rxfreq[28] ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.030      ; 14.491     ;
; -13.470 ; rxfreq[29] ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.030      ; 14.491     ;
; -13.470 ; rxfreq[30] ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.030      ; 14.491     ;
; -13.470 ; rxfreq[31] ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.030      ; 14.491     ;
; -13.440 ; rxfreq[18] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.030      ; 14.461     ;
; -13.440 ; rxfreq[19] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.030      ; 14.461     ;
; -13.440 ; rxfreq[20] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.030      ; 14.461     ;
; -13.440 ; rxfreq[21] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.030      ; 14.461     ;
; -13.440 ; rxfreq[22] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.030      ; 14.461     ;
; -13.440 ; rxfreq[23] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.030      ; 14.461     ;
; -13.440 ; rxfreq[24] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.030      ; 14.461     ;
; -13.440 ; rxfreq[25] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.030      ; 14.461     ;
; -13.440 ; rxfreq[26] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.030      ; 14.461     ;
; -13.440 ; rxfreq[27] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.030      ; 14.461     ;
; -13.440 ; rxfreq[28] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.030      ; 14.461     ;
; -13.440 ; rxfreq[29] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.030      ; 14.461     ;
; -13.440 ; rxfreq[30] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.030      ; 14.461     ;
; -13.440 ; rxfreq[31] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.030      ; 14.461     ;
; -13.428 ; rxfreq[0]  ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.039      ; 14.458     ;
; -13.428 ; rxfreq[1]  ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.039      ; 14.458     ;
; -13.428 ; rxfreq[2]  ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.039      ; 14.458     ;
; -13.428 ; rxfreq[3]  ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.039      ; 14.458     ;
; -13.428 ; rxfreq[4]  ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.039      ; 14.458     ;
; -13.428 ; rxfreq[5]  ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.039      ; 14.458     ;
; -13.428 ; rxfreq[6]  ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.039      ; 14.458     ;
; -13.428 ; rxfreq[7]  ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.039      ; 14.458     ;
; -13.428 ; rxfreq[8]  ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.039      ; 14.458     ;
; -13.428 ; rxfreq[9]  ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.039      ; 14.458     ;
; -13.428 ; rxfreq[10] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.039      ; 14.458     ;
; -13.428 ; rxfreq[11] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.039      ; 14.458     ;
; -13.428 ; rxfreq[12] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.039      ; 14.458     ;
; -13.428 ; rxfreq[13] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.039      ; 14.458     ;
; -13.428 ; rxfreq[14] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.039      ; 14.458     ;
; -13.428 ; rxfreq[15] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.039      ; 14.458     ;
; -13.428 ; rxfreq[16] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.039      ; 14.458     ;
; -13.428 ; rxfreq[17] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.039      ; 14.458     ;
; -13.291 ; rxfreq[18] ; receiver:receiver_inst|cordic:cordic_inst|phase[28] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.030      ; 14.312     ;
; -13.291 ; rxfreq[19] ; receiver:receiver_inst|cordic:cordic_inst|phase[28] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.030      ; 14.312     ;
; -13.291 ; rxfreq[20] ; receiver:receiver_inst|cordic:cordic_inst|phase[28] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.030      ; 14.312     ;
; -13.291 ; rxfreq[21] ; receiver:receiver_inst|cordic:cordic_inst|phase[28] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.030      ; 14.312     ;
; -13.291 ; rxfreq[22] ; receiver:receiver_inst|cordic:cordic_inst|phase[28] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.030      ; 14.312     ;
; -13.291 ; rxfreq[23] ; receiver:receiver_inst|cordic:cordic_inst|phase[28] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.030      ; 14.312     ;
; -13.291 ; rxfreq[24] ; receiver:receiver_inst|cordic:cordic_inst|phase[28] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.030      ; 14.312     ;
; -13.291 ; rxfreq[25] ; receiver:receiver_inst|cordic:cordic_inst|phase[28] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.030      ; 14.312     ;
; -13.291 ; rxfreq[26] ; receiver:receiver_inst|cordic:cordic_inst|phase[28] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.030      ; 14.312     ;
; -13.291 ; rxfreq[27] ; receiver:receiver_inst|cordic:cordic_inst|phase[28] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.030      ; 14.312     ;
; -13.291 ; rxfreq[28] ; receiver:receiver_inst|cordic:cordic_inst|phase[28] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.030      ; 14.312     ;
; -13.291 ; rxfreq[29] ; receiver:receiver_inst|cordic:cordic_inst|phase[28] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.030      ; 14.312     ;
; -13.291 ; rxfreq[30] ; receiver:receiver_inst|cordic:cordic_inst|phase[28] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.030      ; 14.312     ;
; -13.291 ; rxfreq[31] ; receiver:receiver_inst|cordic:cordic_inst|phase[28] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.030      ; 14.312     ;
; -13.282 ; rxfreq[0]  ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.039      ; 14.312     ;
; -13.282 ; rxfreq[1]  ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.039      ; 14.312     ;
; -13.282 ; rxfreq[2]  ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.039      ; 14.312     ;
; -13.282 ; rxfreq[3]  ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.039      ; 14.312     ;
; -13.282 ; rxfreq[4]  ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.039      ; 14.312     ;
; -13.282 ; rxfreq[5]  ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.039      ; 14.312     ;
; -13.282 ; rxfreq[6]  ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.039      ; 14.312     ;
; -13.282 ; rxfreq[7]  ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.039      ; 14.312     ;
; -13.282 ; rxfreq[8]  ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.039      ; 14.312     ;
; -13.282 ; rxfreq[9]  ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.039      ; 14.312     ;
; -13.282 ; rxfreq[10] ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.039      ; 14.312     ;
; -13.282 ; rxfreq[11] ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.039      ; 14.312     ;
; -13.282 ; rxfreq[12] ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.039      ; 14.312     ;
; -13.282 ; rxfreq[13] ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.039      ; 14.312     ;
; -13.282 ; rxfreq[14] ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.039      ; 14.312     ;
; -13.282 ; rxfreq[15] ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.039      ; 14.312     ;
; -13.282 ; rxfreq[16] ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.039      ; 14.312     ;
; -13.282 ; rxfreq[17] ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.039      ; 14.312     ;
; -13.279 ; rxfreq[0]  ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.039      ; 14.309     ;
; -13.279 ; rxfreq[1]  ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.039      ; 14.309     ;
; -13.279 ; rxfreq[2]  ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.039      ; 14.309     ;
; -13.279 ; rxfreq[3]  ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.039      ; 14.309     ;
; -13.279 ; rxfreq[4]  ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.039      ; 14.309     ;
; -13.279 ; rxfreq[5]  ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.039      ; 14.309     ;
; -13.279 ; rxfreq[6]  ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.039      ; 14.309     ;
; -13.279 ; rxfreq[7]  ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.039      ; 14.309     ;
+---------+------------+-----------------------------------------------------+----------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'spi_sck'                                                                                                                   ;
+--------+-----------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.575 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[41] ; spi_sck      ; spi_sck     ; 1.000        ; 0.661      ; 6.257      ;
; -4.575 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[40] ; spi_sck      ; spi_sck     ; 1.000        ; 0.661      ; 6.257      ;
; -4.518 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[13] ; spi_sck      ; spi_sck     ; 1.000        ; -0.122     ; 5.417      ;
; -4.518 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[10] ; spi_sck      ; spi_sck     ; 1.000        ; -0.122     ; 5.417      ;
; -4.518 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[7]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.122     ; 5.417      ;
; -4.518 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[5]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.122     ; 5.417      ;
; -4.518 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[4]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.122     ; 5.417      ;
; -4.518 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[2]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.122     ; 5.417      ;
; -4.518 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[1]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.122     ; 5.417      ;
; -4.518 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[0]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.122     ; 5.417      ;
; -4.517 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[41] ; spi_sck      ; spi_sck     ; 1.000        ; 0.661      ; 6.199      ;
; -4.517 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[40] ; spi_sck      ; spi_sck     ; 1.000        ; 0.661      ; 6.199      ;
; -4.460 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[13] ; spi_sck      ; spi_sck     ; 1.000        ; -0.122     ; 5.359      ;
; -4.460 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[10] ; spi_sck      ; spi_sck     ; 1.000        ; -0.122     ; 5.359      ;
; -4.460 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[7]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.122     ; 5.359      ;
; -4.460 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[5]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.122     ; 5.359      ;
; -4.460 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[4]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.122     ; 5.359      ;
; -4.460 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[2]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.122     ; 5.359      ;
; -4.460 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[1]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.122     ; 5.359      ;
; -4.460 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[0]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.122     ; 5.359      ;
; -4.456 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[41] ; spi_sck      ; spi_sck     ; 1.000        ; 0.661      ; 6.138      ;
; -4.456 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[40] ; spi_sck      ; spi_sck     ; 1.000        ; 0.661      ; 6.138      ;
; -4.424 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[41] ; spi_sck      ; spi_sck     ; 1.000        ; 0.661      ; 6.106      ;
; -4.424 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[40] ; spi_sck      ; spi_sck     ; 1.000        ; 0.661      ; 6.106      ;
; -4.399 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[13] ; spi_sck      ; spi_sck     ; 1.000        ; -0.122     ; 5.298      ;
; -4.399 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[10] ; spi_sck      ; spi_sck     ; 1.000        ; -0.122     ; 5.298      ;
; -4.399 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[7]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.122     ; 5.298      ;
; -4.399 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[5]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.122     ; 5.298      ;
; -4.399 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[4]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.122     ; 5.298      ;
; -4.399 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[2]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.122     ; 5.298      ;
; -4.399 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[1]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.122     ; 5.298      ;
; -4.399 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[0]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.122     ; 5.298      ;
; -4.388 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[14] ; spi_sck      ; spi_sck     ; 1.000        ; 0.058      ; 5.467      ;
; -4.388 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[6]  ; spi_sck      ; spi_sck     ; 1.000        ; 0.058      ; 5.467      ;
; -4.388 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[3]  ; spi_sck      ; spi_sck     ; 1.000        ; 0.058      ; 5.467      ;
; -4.367 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[13] ; spi_sck      ; spi_sck     ; 1.000        ; -0.122     ; 5.266      ;
; -4.367 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[10] ; spi_sck      ; spi_sck     ; 1.000        ; -0.122     ; 5.266      ;
; -4.367 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[7]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.122     ; 5.266      ;
; -4.367 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[5]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.122     ; 5.266      ;
; -4.367 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[4]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.122     ; 5.266      ;
; -4.367 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[2]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.122     ; 5.266      ;
; -4.367 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[1]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.122     ; 5.266      ;
; -4.367 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[0]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.122     ; 5.266      ;
; -4.330 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[14] ; spi_sck      ; spi_sck     ; 1.000        ; 0.058      ; 5.409      ;
; -4.330 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[6]  ; spi_sck      ; spi_sck     ; 1.000        ; 0.058      ; 5.409      ;
; -4.330 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[3]  ; spi_sck      ; spi_sck     ; 1.000        ; 0.058      ; 5.409      ;
; -4.328 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[31] ; spi_sck      ; spi_sck     ; 1.000        ; 0.066      ; 5.415      ;
; -4.279 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[32] ; spi_sck      ; spi_sck     ; 1.000        ; 0.120      ; 5.420      ;
; -4.279 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[33] ; spi_sck      ; spi_sck     ; 1.000        ; 0.120      ; 5.420      ;
; -4.279 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[34] ; spi_sck      ; spi_sck     ; 1.000        ; 0.120      ; 5.420      ;
; -4.279 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[35] ; spi_sck      ; spi_sck     ; 1.000        ; 0.120      ; 5.420      ;
; -4.279 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[36] ; spi_sck      ; spi_sck     ; 1.000        ; 0.120      ; 5.420      ;
; -4.279 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[37] ; spi_sck      ; spi_sck     ; 1.000        ; 0.120      ; 5.420      ;
; -4.270 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[31] ; spi_sck      ; spi_sck     ; 1.000        ; 0.066      ; 5.357      ;
; -4.269 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[14] ; spi_sck      ; spi_sck     ; 1.000        ; 0.058      ; 5.348      ;
; -4.269 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[6]  ; spi_sck      ; spi_sck     ; 1.000        ; 0.058      ; 5.348      ;
; -4.269 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[3]  ; spi_sck      ; spi_sck     ; 1.000        ; 0.058      ; 5.348      ;
; -4.237 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[14] ; spi_sck      ; spi_sck     ; 1.000        ; 0.058      ; 5.316      ;
; -4.237 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[6]  ; spi_sck      ; spi_sck     ; 1.000        ; 0.058      ; 5.316      ;
; -4.237 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[3]  ; spi_sck      ; spi_sck     ; 1.000        ; 0.058      ; 5.316      ;
; -4.221 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[32] ; spi_sck      ; spi_sck     ; 1.000        ; 0.120      ; 5.362      ;
; -4.221 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[33] ; spi_sck      ; spi_sck     ; 1.000        ; 0.120      ; 5.362      ;
; -4.221 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[34] ; spi_sck      ; spi_sck     ; 1.000        ; 0.120      ; 5.362      ;
; -4.221 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[35] ; spi_sck      ; spi_sck     ; 1.000        ; 0.120      ; 5.362      ;
; -4.221 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[36] ; spi_sck      ; spi_sck     ; 1.000        ; 0.120      ; 5.362      ;
; -4.221 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[37] ; spi_sck      ; spi_sck     ; 1.000        ; 0.120      ; 5.362      ;
; -4.209 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[31] ; spi_sck      ; spi_sck     ; 1.000        ; 0.066      ; 5.296      ;
; -4.202 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[27] ; spi_sck      ; spi_sck     ; 1.000        ; -0.152     ; 5.071      ;
; -4.196 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[12] ; spi_sck      ; spi_sck     ; 1.000        ; -0.117     ; 5.100      ;
; -4.196 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[11] ; spi_sck      ; spi_sck     ; 1.000        ; -0.117     ; 5.100      ;
; -4.196 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[9]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.117     ; 5.100      ;
; -4.196 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[8]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.117     ; 5.100      ;
; -4.177 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[31] ; spi_sck      ; spi_sck     ; 1.000        ; 0.066      ; 5.264      ;
; -4.160 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[32] ; spi_sck      ; spi_sck     ; 1.000        ; 0.120      ; 5.301      ;
; -4.160 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[33] ; spi_sck      ; spi_sck     ; 1.000        ; 0.120      ; 5.301      ;
; -4.160 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[34] ; spi_sck      ; spi_sck     ; 1.000        ; 0.120      ; 5.301      ;
; -4.160 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[35] ; spi_sck      ; spi_sck     ; 1.000        ; 0.120      ; 5.301      ;
; -4.160 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[36] ; spi_sck      ; spi_sck     ; 1.000        ; 0.120      ; 5.301      ;
; -4.160 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[37] ; spi_sck      ; spi_sck     ; 1.000        ; 0.120      ; 5.301      ;
; -4.144 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[27] ; spi_sck      ; spi_sck     ; 1.000        ; -0.152     ; 5.013      ;
; -4.138 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[12] ; spi_sck      ; spi_sck     ; 1.000        ; -0.117     ; 5.042      ;
; -4.138 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[11] ; spi_sck      ; spi_sck     ; 1.000        ; -0.117     ; 5.042      ;
; -4.138 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[9]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.117     ; 5.042      ;
; -4.138 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[8]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.117     ; 5.042      ;
; -4.130 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[17] ; spi_sck      ; spi_sck     ; 1.000        ; -0.063     ; 5.088      ;
; -4.130 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[16] ; spi_sck      ; spi_sck     ; 1.000        ; -0.063     ; 5.088      ;
; -4.130 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[15] ; spi_sck      ; spi_sck     ; 1.000        ; -0.063     ; 5.088      ;
; -4.128 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[32] ; spi_sck      ; spi_sck     ; 1.000        ; 0.120      ; 5.269      ;
; -4.128 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[33] ; spi_sck      ; spi_sck     ; 1.000        ; 0.120      ; 5.269      ;
; -4.128 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[34] ; spi_sck      ; spi_sck     ; 1.000        ; 0.120      ; 5.269      ;
; -4.128 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[35] ; spi_sck      ; spi_sck     ; 1.000        ; 0.120      ; 5.269      ;
; -4.128 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[36] ; spi_sck      ; spi_sck     ; 1.000        ; 0.120      ; 5.269      ;
; -4.128 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[37] ; spi_sck      ; spi_sck     ; 1.000        ; 0.120      ; 5.269      ;
; -4.096 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[30] ; spi_sck      ; spi_sck     ; 1.000        ; -0.063     ; 5.054      ;
; -4.096 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[29] ; spi_sck      ; spi_sck     ; 1.000        ; -0.063     ; 5.054      ;
; -4.096 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[26] ; spi_sck      ; spi_sck     ; 1.000        ; -0.063     ; 5.054      ;
; -4.096 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[25] ; spi_sck      ; spi_sck     ; 1.000        ; -0.063     ; 5.054      ;
; -4.096 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[24] ; spi_sck      ; spi_sck     ; 1.000        ; -0.063     ; 5.054      ;
; -4.096 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[23] ; spi_sck      ; spi_sck     ; 1.000        ; -0.063     ; 5.054      ;
; -4.096 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[22] ; spi_sck      ; spi_sck     ; 1.000        ; -0.063     ; 5.054      ;
+--------+-----------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'spi_slave:spi_slave_rx_inst|done'                                                                                                     ;
+--------+---------------------------------------+-------------------------+--------------+----------------------------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                 ; Launch Clock ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+-------------------------+--------------+----------------------------------+--------------+------------+------------+
; -0.687 ; spi_slave:spi_slave_rx_inst|rdata[3]  ; rxfreq[3]~_Duplicate_2  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.511      ; 2.189      ;
; -0.650 ; spi_slave:spi_slave_rx_inst|rdata[6]  ; rxfreq[6]~_Duplicate_2  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.511      ; 2.152      ;
; -0.607 ; spi_slave:spi_slave_rx_inst|rdata[9]  ; rxfreq[9]~_Duplicate_2  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.710      ; 2.308      ;
; -0.606 ; spi_slave:spi_slave_rx_inst|rdata[20] ; rxfreq[20]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.695      ; 2.292      ;
; -0.590 ; spi_slave:spi_slave_rx_inst|rdata[27] ; rxfreq[27]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.748      ; 2.329      ;
; -0.584 ; spi_slave:spi_slave_rx_inst|rdata[15] ; rxfreq[15]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.657      ; 2.232      ;
; -0.552 ; spi_slave:spi_slave_rx_inst|rdata[25] ; rxfreq[25]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.683      ; 2.226      ;
; -0.529 ; spi_slave:spi_slave_rx_inst|rdata[8]  ; rxfreq[8]~_Duplicate_2  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.710      ; 2.230      ;
; -0.524 ; spi_slave:spi_slave_rx_inst|rdata[31] ; rxfreq[31]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.512      ; 2.027      ;
; -0.523 ; spi_slave:spi_slave_rx_inst|rdata[19] ; rxfreq[19]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.528      ; 1.793      ;
; -0.509 ; spi_slave:spi_slave_rx_inst|rdata[26] ; rxfreq[26]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.528      ; 1.779      ;
; -0.508 ; spi_slave:spi_slave_rx_inst|rdata[30] ; rxfreq[30]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.528      ; 1.778      ;
; -0.479 ; spi_slave:spi_slave_rx_inst|rdata[13] ; rxfreq[13]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.551      ; 1.772      ;
; -0.477 ; spi_slave:spi_slave_rx_inst|rdata[20] ; rxfreq[20]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.528      ; 1.747      ;
; -0.467 ; spi_slave:spi_slave_rx_inst|rdata[23] ; rxfreq[23]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.528      ; 1.737      ;
; -0.467 ; spi_slave:spi_slave_rx_inst|rdata[7]  ; rxfreq[7]~_Duplicate_2  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.719      ; 2.177      ;
; -0.454 ; spi_slave:spi_slave_rx_inst|rdata[29] ; rxfreq[29]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.528      ; 1.724      ;
; -0.430 ; spi_slave:spi_slave_rx_inst|rdata[14] ; rxfreq[14]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.508      ; 1.929      ;
; -0.428 ; spi_slave:spi_slave_rx_inst|rdata[11] ; rxfreq[11]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.710      ; 2.129      ;
; -0.407 ; spi_slave:spi_slave_rx_inst|rdata[30] ; rxfreq[30]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.683      ; 2.081      ;
; -0.404 ; spi_slave:spi_slave_rx_inst|rdata[28] ; rxfreq[28]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.312      ; 1.458      ;
; -0.404 ; spi_slave:spi_slave_rx_inst|rdata[10] ; rxfreq[10]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.719      ; 2.114      ;
; -0.396 ; spi_slave:spi_slave_rx_inst|rdata[3]  ; rxfreq[3]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.337      ; 1.475      ;
; -0.394 ; spi_slave:spi_slave_rx_inst|rdata[12] ; rxfreq[12]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.710      ; 2.095      ;
; -0.390 ; spi_slave:spi_slave_rx_inst|rdata[17] ; rxfreq[17]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.657      ; 2.038      ;
; -0.389 ; spi_slave:spi_slave_rx_inst|rdata[6]  ; rxfreq[6]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.337      ; 1.468      ;
; -0.385 ; spi_slave:spi_slave_rx_inst|rdata[31] ; rxfreq[31]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.332      ; 1.459      ;
; -0.377 ; spi_slave:spi_slave_rx_inst|rdata[0]  ; rxfreq[0]~_Duplicate_2  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.719      ; 2.087      ;
; -0.372 ; spi_slave:spi_slave_rx_inst|rdata[14] ; rxfreq[14]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.337      ; 1.451      ;
; -0.353 ; spi_slave:spi_slave_rx_inst|rdata[18] ; rxfreq[18]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.312      ; 1.407      ;
; -0.339 ; spi_slave:spi_slave_rx_inst|rdata[1]  ; rxfreq[1]~_Duplicate_2  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.719      ; 2.049      ;
; -0.332 ; spi_slave:spi_slave_rx_inst|rdata[16] ; rxfreq[16]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.657      ; 1.980      ;
; -0.315 ; spi_slave:spi_slave_rx_inst|rdata[21] ; rxfreq[21]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.695      ; 2.001      ;
; -0.310 ; spi_slave:spi_slave_rx_inst|rdata[6]  ; rxfreq[6]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.340      ; 1.392      ;
; -0.307 ; spi_slave:spi_slave_rx_inst|rdata[14] ; rxfreq[14]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.340      ; 1.389      ;
; -0.291 ; spi_slave:spi_slave_rx_inst|rdata[5]  ; rxfreq[5]~_Duplicate_2  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.719      ; 2.001      ;
; -0.262 ; spi_slave:spi_slave_rx_inst|rdata[18] ; rxfreq[18]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.488      ; 1.741      ;
; -0.261 ; spi_slave:spi_slave_rx_inst|rdata[13] ; rxfreq[13]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.719      ; 1.971      ;
; -0.256 ; spi_slave:spi_slave_rx_inst|rdata[28] ; rxfreq[28]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.488      ; 1.735      ;
; -0.251 ; spi_slave:spi_slave_rx_inst|rdata[29] ; rxfreq[29]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.683      ; 1.925      ;
; -0.249 ; spi_slave:spi_slave_rx_inst|rdata[17] ; rxfreq[17]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.486      ; 1.477      ;
; -0.239 ; spi_slave:spi_slave_rx_inst|rdata[15] ; rxfreq[15]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.486      ; 1.467      ;
; -0.237 ; spi_slave:spi_slave_rx_inst|rdata[26] ; rxfreq[26]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.683      ; 1.911      ;
; -0.226 ; spi_slave:spi_slave_rx_inst|rdata[38] ; randomize               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.203      ; 1.420      ;
; -0.212 ; spi_slave:spi_slave_rx_inst|rdata[19] ; rxfreq[19]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.687      ; 1.890      ;
; -0.211 ; spi_slave:spi_slave_rx_inst|rdata[23] ; rxfreq[23]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.695      ; 1.897      ;
; -0.209 ; spi_slave:spi_slave_rx_inst|rdata[34] ; att[2]                  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.454      ; 1.654      ;
; -0.208 ; spi_slave:spi_slave_rx_inst|rdata[40] ; speed[0]                ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.104     ; 1.095      ;
; -0.205 ; spi_slave:spi_slave_rx_inst|rdata[41] ; speed[1]                ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.104     ; 1.092      ;
; -0.205 ; spi_slave:spi_slave_rx_inst|rdata[4]  ; rxfreq[4]~_Duplicate_2  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.719      ; 1.915      ;
; -0.203 ; spi_slave:spi_slave_rx_inst|rdata[25] ; rxfreq[25]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.528      ; 1.473      ;
; -0.193 ; spi_slave:spi_slave_rx_inst|rdata[0]  ; rxfreq[0]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.551      ; 1.486      ;
; -0.193 ; spi_slave:spi_slave_rx_inst|rdata[16] ; rxfreq[16]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.486      ; 1.421      ;
; -0.190 ; spi_slave:spi_slave_rx_inst|rdata[9]  ; rxfreq[9]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.546      ; 1.478      ;
; -0.187 ; spi_slave:spi_slave_rx_inst|rdata[24] ; rxfreq[24]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.683      ; 1.861      ;
; -0.176 ; spi_slave:spi_slave_rx_inst|rdata[36] ; tx_gain[4]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.471      ; 1.638      ;
; -0.175 ; spi_slave:spi_slave_rx_inst|rdata[32] ; att[0]                  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.454      ; 1.620      ;
; -0.166 ; spi_slave:spi_slave_rx_inst|rdata[24] ; rxfreq[24]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.528      ; 1.436      ;
; -0.159 ; spi_slave:spi_slave_rx_inst|rdata[16] ; rxfreq[16]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.489      ; 1.390      ;
; -0.156 ; spi_slave:spi_slave_rx_inst|rdata[37] ; tx_gain[5]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.471      ; 1.618      ;
; -0.155 ; spi_slave:spi_slave_rx_inst|rdata[36] ; att[4]                  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.454      ; 1.600      ;
; -0.155 ; spi_slave:spi_slave_rx_inst|rdata[37] ; dither                  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.454      ; 1.600      ;
; -0.151 ; spi_slave:spi_slave_rx_inst|rdata[12] ; rxfreq[12]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.546      ; 1.439      ;
; -0.149 ; spi_slave:spi_slave_rx_inst|rdata[12] ; rxfreq[12]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.543      ; 1.434      ;
; -0.147 ; spi_slave:spi_slave_rx_inst|rdata[1]  ; rxfreq[1]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.551      ; 1.440      ;
; -0.142 ; spi_slave:spi_slave_rx_inst|rdata[8]  ; rxfreq[8]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.546      ; 1.430      ;
; -0.137 ; spi_slave:spi_slave_rx_inst|rdata[11] ; rxfreq[11]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.546      ; 1.425      ;
; -0.136 ; spi_slave:spi_slave_rx_inst|rdata[4]  ; rxfreq[4]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.551      ; 1.429      ;
; -0.133 ; spi_slave:spi_slave_rx_inst|rdata[30] ; rxfreq[30]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.519      ; 1.394      ;
; -0.133 ; spi_slave:spi_slave_rx_inst|rdata[2]  ; rxfreq[2]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.551      ; 1.426      ;
; -0.131 ; spi_slave:spi_slave_rx_inst|rdata[5]  ; rxfreq[5]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.551      ; 1.424      ;
; -0.129 ; spi_slave:spi_slave_rx_inst|rdata[22] ; rxfreq[22]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.528      ; 1.399      ;
; -0.125 ; spi_slave:spi_slave_rx_inst|rdata[34] ; tx_gain[2]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.455      ; 1.571      ;
; -0.124 ; spi_slave:spi_slave_rx_inst|rdata[15] ; rxfreq[15]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.489      ; 1.355      ;
; -0.123 ; spi_slave:spi_slave_rx_inst|rdata[10] ; rxfreq[10]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.551      ; 1.416      ;
; -0.121 ; spi_slave:spi_slave_rx_inst|rdata[7]  ; rxfreq[7]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.551      ; 1.414      ;
; -0.118 ; spi_slave:spi_slave_rx_inst|rdata[32] ; tx_gain[0]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.455      ; 1.564      ;
; -0.104 ; spi_slave:spi_slave_rx_inst|rdata[4]  ; rxfreq[4]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.548      ; 1.394      ;
; -0.096 ; spi_slave:spi_slave_rx_inst|rdata[35] ; att[3]                  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.454      ; 1.541      ;
; -0.092 ; spi_slave:spi_slave_rx_inst|rdata[33] ; att[1]                  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.454      ; 1.537      ;
; -0.076 ; spi_slave:spi_slave_rx_inst|rdata[22] ; rxfreq[22]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.695      ; 1.762      ;
; -0.073 ; spi_slave:spi_slave_rx_inst|rdata[2]  ; rxfreq[2]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.548      ; 1.363      ;
; -0.070 ; spi_slave:spi_slave_rx_inst|rdata[21] ; rxfreq[21]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.528      ; 1.340      ;
; -0.062 ; spi_slave:spi_slave_rx_inst|rdata[1]  ; rxfreq[1]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.548      ; 1.352      ;
; -0.059 ; spi_slave:spi_slave_rx_inst|rdata[11] ; rxfreq[11]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.543      ; 1.344      ;
; -0.055 ; spi_slave:spi_slave_rx_inst|rdata[35] ; tx_gain[3]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.455      ; 1.501      ;
; -0.053 ; spi_slave:spi_slave_rx_inst|rdata[27] ; rxfreq[27]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.587      ; 1.382      ;
; -0.049 ; spi_slave:spi_slave_rx_inst|rdata[27] ; rxfreq[27]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.578      ; 1.369      ;
; -0.039 ; spi_slave:spi_slave_rx_inst|rdata[3]  ; rxfreq[3]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.340      ; 1.121      ;
; -0.026 ; spi_slave:spi_slave_rx_inst|rdata[28] ; rxfreq[28]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.321      ; 1.089      ;
; -0.026 ; spi_slave:spi_slave_rx_inst|rdata[31] ; rxfreq[31]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.341      ; 1.109      ;
; -0.010 ; spi_slave:spi_slave_rx_inst|rdata[18] ; rxfreq[18]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.321      ; 1.073      ;
; -0.007 ; spi_slave:spi_slave_rx_inst|rdata[2]  ; rxfreq[2]~_Duplicate_2  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.715      ; 1.713      ;
; 0.022  ; spi_slave:spi_slave_rx_inst|rdata[33] ; tx_gain[1]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.455      ; 1.424      ;
; 0.110  ; spi_slave:spi_slave_rx_inst|rdata[17] ; rxfreq[17]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.489      ; 1.121      ;
; 0.133  ; spi_slave:spi_slave_rx_inst|rdata[20] ; rxfreq[20]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.519      ; 1.128      ;
; 0.138  ; spi_slave:spi_slave_rx_inst|rdata[21] ; rxfreq[21]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.519      ; 1.123      ;
; 0.149  ; spi_slave:spi_slave_rx_inst|rdata[29] ; rxfreq[29]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.519      ; 1.112      ;
; 0.153  ; spi_slave:spi_slave_rx_inst|rdata[9]  ; rxfreq[9]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.543      ; 1.132      ;
; 0.155  ; spi_slave:spi_slave_rx_inst|rdata[22] ; rxfreq[22]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.519      ; 1.106      ;
+--------+---------------------------------------+-------------------------+--------------+----------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'spi_sck'                                                                                                                                                                                                                                 ;
+--------+----------------------------------+---------------------------------------------------------------------------------------------------------------------------------+----------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                                                                                                                         ; Launch Clock                     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+---------------------------------------------------------------------------------------------------------------------------------+----------------------------------+-------------+--------------+------------+------------+
; -0.206 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[31]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.739      ; 4.035      ;
; -0.206 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[30]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.739      ; 4.035      ;
; -0.206 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[29]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.739      ; 4.035      ;
; -0.206 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[28]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.739      ; 4.035      ;
; -0.185 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a2                    ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.533      ; 3.851      ;
; -0.176 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[35]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.676      ; 4.002      ;
; -0.176 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[34]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.676      ; 4.002      ;
; -0.176 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[33]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.676      ; 4.002      ;
; -0.176 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[32]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.676      ; 4.002      ;
; -0.172 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a20~porta_datain_reg0  ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.700      ; 4.073      ;
; -0.171 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a20~porta_address_reg0 ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.693      ; 4.067      ;
; -0.171 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a20~porta_we_reg       ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.693      ; 4.067      ;
; -0.160 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[23]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.729      ; 4.071      ;
; -0.160 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[22]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.729      ; 4.071      ;
; -0.160 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[21]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.729      ; 4.071      ;
; -0.160 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[20]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.729      ; 4.071      ;
; -0.155 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[11]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.727      ; 4.074      ;
; -0.155 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[10]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.727      ; 4.074      ;
; -0.155 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[9]                           ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.727      ; 4.074      ;
; -0.155 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[8]                           ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.727      ; 4.074      ;
; -0.150 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[7]                           ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 4.038      ; 4.390      ;
; -0.150 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[6]                           ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 4.038      ; 4.390      ;
; -0.150 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[5]                           ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 4.038      ; 4.390      ;
; -0.150 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[4]                           ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 4.038      ; 4.390      ;
; -0.148 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[43]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.696      ; 4.050      ;
; -0.148 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[42]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.696      ; 4.050      ;
; -0.148 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[41]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.696      ; 4.050      ;
; -0.148 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[40]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.696      ; 4.050      ;
; -0.141 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a12~porta_datain_reg0  ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.683      ; 4.087      ;
; -0.140 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a12~porta_address_reg0 ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.676      ; 4.081      ;
; -0.140 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a12~porta_we_reg       ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.676      ; 4.081      ;
; -0.125 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a24~porta_datain_reg0  ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.664      ; 4.084      ;
; -0.125 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[15]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.715      ; 4.092      ;
; -0.125 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[14]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.715      ; 4.092      ;
; -0.125 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[13]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.715      ; 4.092      ;
; -0.125 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[12]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.715      ; 4.092      ;
; -0.124 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a24~porta_address_reg0 ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.657      ; 4.078      ;
; -0.124 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a24~porta_we_reg       ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.657      ; 4.078      ;
; -0.119 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[8]                                                ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.525      ; 3.909      ;
; -0.119 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[9]                                                ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.525      ; 3.909      ;
; -0.119 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[6]                                                ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.525      ; 3.909      ;
; -0.119 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[7]                                                ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.525      ; 3.909      ;
; -0.119 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[4]                                                ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.525      ; 3.909      ;
; -0.110 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[27]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.611      ; 4.003      ;
; -0.110 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[26]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.611      ; 4.003      ;
; -0.110 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[25]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.611      ; 4.003      ;
; -0.110 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[24]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.611      ; 4.003      ;
; -0.104 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[19]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.983      ; 4.381      ;
; -0.104 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[18]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.983      ; 4.381      ;
; -0.104 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[17]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.983      ; 4.381      ;
; -0.104 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[16]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.983      ; 4.381      ;
; -0.103 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[31]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 3.739      ; 3.638      ;
; -0.103 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[30]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 3.739      ; 3.638      ;
; -0.103 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[29]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 3.739      ; 3.638      ;
; -0.103 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[28]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 3.739      ; 3.638      ;
; -0.094 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[3]                           ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.584      ; 3.992      ;
; -0.094 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[2]                           ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.584      ; 3.992      ;
; -0.094 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[1]                           ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.584      ; 3.992      ;
; -0.094 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[0]                           ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.584      ; 3.992      ;
; -0.085 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a16~porta_datain_reg0  ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.618      ; 4.078      ;
; -0.084 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a16~porta_address_reg0 ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.611      ; 4.072      ;
; -0.084 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a16~porta_we_reg       ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.611      ; 4.072      ;
; -0.077 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a3                    ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.533      ; 3.959      ;
; -0.067 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[47]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.971      ; 4.406      ;
; -0.067 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[46]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.971      ; 4.406      ;
; -0.067 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[45]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.971      ; 4.406      ;
; -0.067 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[44]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.971      ; 4.406      ;
; -0.056 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a28~porta_datain_reg0  ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.590      ; 4.079      ;
; -0.055 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a28~porta_address_reg0 ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.583      ; 4.073      ;
; -0.055 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a28~porta_we_reg       ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.583      ; 4.073      ;
; -0.053 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a4~porta_datain_reg0   ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.569      ; 4.061      ;
; -0.052 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a4~porta_address_reg0  ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.562      ; 4.055      ;
; -0.052 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a4~porta_we_reg        ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.562      ; 4.055      ;
; -0.041 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[43]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 3.696      ; 3.657      ;
; -0.041 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[42]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 3.696      ; 3.657      ;
; -0.041 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[41]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 3.696      ; 3.657      ;
; -0.041 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[40]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 3.696      ; 3.657      ;
; -0.039 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[7]                           ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 4.038      ; 4.001      ;
; -0.039 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[6]                           ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 4.038      ; 4.001      ;
; -0.039 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[5]                           ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 4.038      ; 4.001      ;
; -0.039 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[4]                           ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 4.038      ; 4.001      ;
; -0.037 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[35]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 3.676      ; 3.641      ;
; -0.037 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[34]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 3.676      ; 3.641      ;
; -0.037 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[33]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 3.676      ; 3.641      ;
; -0.037 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[32]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 3.676      ; 3.641      ;
; -0.036 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a8~porta_datain_reg0   ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.557      ; 4.066      ;
; -0.035 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a8~porta_address_reg0  ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.550      ; 4.060      ;
; -0.035 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a8~porta_we_reg        ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.550      ; 4.060      ;
; -0.008 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[19]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 3.983      ; 3.977      ;
; -0.008 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[18]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 3.983      ; 3.977      ;
; -0.008 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[17]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 3.983      ; 3.977      ;
; -0.008 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[16]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 3.983      ; 3.977      ;
; -0.008 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[11]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 3.727      ; 3.721      ;
; -0.008 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[10]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 3.727      ; 3.721      ;
; -0.008 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[9]                           ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 3.727      ; 3.721      ;
; -0.008 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[8]                           ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 3.727      ; 3.721      ;
; -0.005 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[39]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.700      ; 4.197      ;
; -0.005 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[38]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.700      ; 4.197      ;
; -0.005 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[37]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.700      ; 4.197      ;
; -0.005 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[36]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.700      ; 4.197      ;
+--------+----------------------------------+---------------------------------------------------------------------------------------------------------------------------------+----------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'ad9866_clk'                                                                                                                                                                                                                                                                                                           ;
+-------+----------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                        ; To Node                                                                                                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.101 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[11]                                                ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[11]  ; spi_sck      ; ad9866_clk  ; 0.000        ; 0.889      ; 1.232      ;
; 0.143 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[0]                                                 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[0]   ; spi_sck      ; ad9866_clk  ; 0.000        ; 0.852      ; 1.237      ;
; 0.146 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[10]                                                ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[10]  ; spi_sck      ; ad9866_clk  ; 0.000        ; 0.852      ; 1.240      ;
; 0.146 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[1]                                                 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[1]   ; spi_sck      ; ad9866_clk  ; 0.000        ; 0.852      ; 1.240      ;
; 0.149 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[3]                                                 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[3]   ; spi_sck      ; ad9866_clk  ; 0.000        ; 0.852      ; 1.243      ;
; 0.161 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[5]                                                 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[5]   ; spi_sck      ; ad9866_clk  ; 0.000        ; 0.887      ; 1.290      ;
; 0.210 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[9]                                                 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[9]   ; spi_sck      ; ad9866_clk  ; 0.000        ; 0.776      ; 1.228      ;
; 0.218 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[8]                                                 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[8]   ; spi_sck      ; ad9866_clk  ; 0.000        ; 0.776      ; 1.236      ;
; 0.218 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[4]                                                 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[4]   ; spi_sck      ; ad9866_clk  ; 0.000        ; 0.776      ; 1.236      ;
; 0.223 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[6]                                                 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[6]   ; spi_sck      ; ad9866_clk  ; 0.000        ; 0.776      ; 1.241      ;
; 0.223 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[7]                                                 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[7]   ; spi_sck      ; ad9866_clk  ; 0.000        ; 0.776      ; 1.241      ;
; 0.320 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[2]                                                 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[2]   ; spi_sck      ; ad9866_clk  ; 0.000        ; 0.852      ; 1.414      ;
; 0.374 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|parity5                        ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a1                      ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.425      ; 1.011      ;
; 0.433 ; reset_handler:reset_handler_inst|reset                                                                                           ; transmitter:transmitter_inst|pulsegen:pulse_inst|p1                                                                               ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.719      ; 1.394      ;
; 0.469 ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a10                    ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|sub_parity3a[2]                 ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.131      ; 0.812      ;
; 0.475 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a0                     ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|wrptr_g[0]                                                  ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.359      ; 1.046      ;
; 0.476 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a0                     ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|sub_parity6a[0]                 ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.359      ; 1.047      ;
; 0.485 ; agc_nearclip                                                                                                                     ; agc_nearclip                                                                                                                      ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.049      ; 0.746      ;
; 0.485 ; receiver:receiver_inst|firX8R8:fir2|wstate[3]                                                                                    ; receiver:receiver_inst|firX8R8:fir2|wstate[3]                                                                                     ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.049      ; 0.746      ;
; 0.485 ; receiver:receiver_inst|firX8R8:fir2|wstate[1]                                                                                    ; receiver:receiver_inst|firX8R8:fir2|wstate[1]                                                                                     ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.049      ; 0.746      ;
; 0.485 ; receiver:receiver_inst|firX8R8:fir2|waddr[0]                                                                                     ; receiver:receiver_inst|firX8R8:fir2|waddr[0]                                                                                      ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.049      ; 0.746      ;
; 0.485 ; transmitter:transmitter_inst|FirInterp8_1024:fi|phase[0]                                                                         ; transmitter:transmitter_inst|FirInterp8_1024:fi|phase[0]                                                                          ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.049      ; 0.746      ;
; 0.485 ; transmitter:transmitter_inst|FirInterp8_1024:fi|phase[1]                                                                         ; transmitter:transmitter_inst|FirInterp8_1024:fi|phase[1]                                                                          ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.049      ; 0.746      ;
; 0.485 ; transmitter:transmitter_inst|FirInterp8_1024:fi|phase[2]                                                                         ; transmitter:transmitter_inst|FirInterp8_1024:fi|phase[2]                                                                          ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.049      ; 0.746      ;
; 0.485 ; transmitter:transmitter_inst|FirInterp8_1024:fi|rstate.rWait                                                                     ; transmitter:transmitter_inst|FirInterp8_1024:fi|rstate.rWait                                                                      ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.049      ; 0.746      ;
; 0.485 ; transmitter:transmitter_inst|FirInterp8_1024:fi|rstate.rRun                                                                      ; transmitter:transmitter_inst|FirInterp8_1024:fi|rstate.rRun                                                                       ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.049      ; 0.746      ;
; 0.485 ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a1                     ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a1                      ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.049      ; 0.746      ;
; 0.485 ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a2                     ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a2                      ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.049      ; 0.746      ;
; 0.485 ; transmitter:transmitter_inst|FirInterp8_1024:fi|req                                                                              ; transmitter:transmitter_inst|FirInterp8_1024:fi|req                                                                               ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.049      ; 0.746      ;
; 0.485 ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a3                     ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a3                      ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.049      ; 0.746      ;
; 0.485 ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a5                     ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a5                      ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.049      ; 0.746      ;
; 0.485 ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a6                     ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a6                      ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.049      ; 0.746      ;
; 0.485 ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a7                     ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a7                      ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.049      ; 0.746      ;
; 0.485 ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a8                     ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a8                      ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.049      ; 0.746      ;
; 0.485 ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a9                     ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a9                      ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.049      ; 0.746      ;
; 0.485 ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a10                    ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a10                     ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.049      ; 0.746      ;
; 0.485 ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a0                     ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a0                      ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.049      ; 0.746      ;
; 0.485 ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a11                    ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a11                     ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.049      ; 0.746      ;
; 0.485 ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a4                     ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a4                      ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.049      ; 0.746      ;
; 0.485 ; transmitter:transmitter_inst|FirInterp8_1024:fi|waddr[0]                                                                         ; transmitter:transmitter_inst|FirInterp8_1024:fi|waddr[0]                                                                          ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.049      ; 0.746      ;
; 0.485 ; transmitter:transmitter_inst|FirInterp8_1024:fi|we                                                                               ; transmitter:transmitter_inst|FirInterp8_1024:fi|we                                                                                ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.049      ; 0.746      ;
; 0.485 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a0                     ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a0                      ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.049      ; 0.746      ;
; 0.485 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a2                     ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a2                      ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.049      ; 0.746      ;
; 0.485 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a3                     ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a3                      ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.049      ; 0.746      ;
; 0.485 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a6                     ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a6                      ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.049      ; 0.746      ;
; 0.485 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a7                     ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a7                      ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.049      ; 0.746      ;
; 0.485 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a8                     ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a8                      ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.049      ; 0.746      ;
; 0.485 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a9                     ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a9                      ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.049      ; 0.746      ;
; 0.485 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a11                    ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a11                     ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.049      ; 0.746      ;
; 0.485 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a4                     ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a4                      ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.049      ; 0.746      ;
; 0.485 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a1                     ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a1                      ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.049      ; 0.746      ;
; 0.485 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a5                     ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a5                      ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.049      ; 0.746      ;
; 0.485 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a10                    ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a10                     ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.049      ; 0.746      ;
; 0.497 ; agc_delaycnt[0]                                                                                                                  ; agc_delaycnt[0]                                                                                                                   ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.049      ; 0.758      ;
; 0.500 ; receiver:receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[3].cic_comb_inst|out_data[8]                                    ; receiver:receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[4].cic_comb_inst|prev_data[8]                                    ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.291      ; 1.003      ;
; 0.522 ; transmitter:transmitter_inst|cpl_cordic:cordic_inst|Z[7][1]                                                                      ; transmitter:transmitter_inst|cpl_cordic:cordic_inst|Z[8][1]                                                                       ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.059      ; 0.793      ;
; 0.523 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a5                     ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|wrptr_g[5]                                                  ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.084      ; 0.819      ;
; 0.524 ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[7]  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[7]   ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.057      ; 0.793      ;
; 0.525 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[3]  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[3]  ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.058      ; 0.795      ;
; 0.525 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[1]  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[1]  ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.058      ; 0.795      ;
; 0.525 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[7]  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[7]  ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.056      ; 0.793      ;
; 0.526 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[5]  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[5]  ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.057      ; 0.795      ;
; 0.526 ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[8]  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[8]   ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.056      ; 0.794      ;
; 0.526 ; receiver:receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[3].cic_comb_inst|out_data[6]                                    ; receiver:receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[4].cic_comb_inst|prev_data[6]                                    ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.291      ; 1.029      ;
; 0.527 ; receiver:receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[3].cic_comb_inst|out_data[5]                                    ; receiver:receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[4].cic_comb_inst|prev_data[5]                                    ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.291      ; 1.030      ;
; 0.527 ; receiver:receiver_inst|cordic:cordic_inst|Z[5][0]                                                                                ; receiver:receiver_inst|cordic:cordic_inst|Z[6][0]                                                                                 ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.054      ; 0.793      ;
; 0.528 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[9]  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[9]  ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.056      ; 0.796      ;
; 0.528 ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[4]  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[4]   ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.055      ; 0.795      ;
; 0.529 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[11] ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[11] ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.056      ; 0.797      ;
; 0.530 ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[3]  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[3]   ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.055      ; 0.797      ;
; 0.530 ; receiver:receiver_inst|cordic:cordic_inst|Z[1][0]                                                                                ; receiver:receiver_inst|cordic:cordic_inst|Z[2][0]                                                                                 ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.054      ; 0.796      ;
; 0.530 ; receiver:receiver_inst|cordic:cordic_inst|Z[4][0]                                                                                ; receiver:receiver_inst|cordic:cordic_inst|Z[5][0]                                                                                 ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.054      ; 0.796      ;
; 0.531 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|wrptr_g[9]                                                 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|ram_block7a20~porta_address_reg0   ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.712      ; 1.497      ;
; 0.533 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a4                     ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|wrptr_g[4]                                                  ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.084      ; 0.829      ;
; 0.536 ; transmitter:transmitter_inst|FirInterp8_1024:fi|rstate.rAddrA                                                                    ; transmitter:transmitter_inst|FirInterp8_1024:fi|rstate.rAddrB                                                                     ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.056      ; 0.804      ;
; 0.541 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|wrptr_g[6]                                                 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|ram_block7a20~porta_address_reg0   ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.712      ; 1.507      ;
; 0.544 ; transmitter:transmitter_inst|FirInterp8_1024:fi|phase[0]                                                                         ; transmitter:transmitter_inst|FirInterp8_1024:fi|phase[1]                                                                          ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.055      ; 0.811      ;
; 0.544 ; transmitter:transmitter_inst|FirInterp8_1024:fi|phase[0]                                                                         ; transmitter:transmitter_inst|FirInterp8_1024:fi|phase[2]                                                                          ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.055      ; 0.811      ;
; 0.544 ; transmitter:transmitter_inst|cpl_cordic:cordic_inst|Z[9][1]                                                                      ; transmitter:transmitter_inst|cpl_cordic:cordic_inst|Z[10][1]                                                                      ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.056      ; 0.812      ;
; 0.548 ; transmitter:transmitter_inst|CicInterpM5:in2|x3[21]                                                                              ; transmitter:transmitter_inst|CicInterpM5:in2|dx3[21]                                                                              ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.058      ; 0.818      ;
; 0.548 ; transmitter:transmitter_inst|CicInterpM5:in2|q4[2]                                                                               ; transmitter:transmitter_inst|CicInterpM5:in2|dq4[2]                                                                               ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.058      ; 0.818      ;
; 0.550 ; transmitter:transmitter_inst|CicInterpM5:in2|x0[17]                                                                              ; transmitter:transmitter_inst|CicInterpM5:in2|dx0[17]                                                                              ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.056      ; 0.818      ;
; 0.550 ; transmitter:transmitter_inst|CicInterpM5:in2|x0[19]                                                                              ; transmitter:transmitter_inst|CicInterpM5:in2|dx0[19]                                                                              ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.056      ; 0.818      ;
; 0.550 ; transmitter:transmitter_inst|CicInterpM5:in2|x3[1]                                                                               ; transmitter:transmitter_inst|CicInterpM5:in2|dx3[1]                                                                               ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.056      ; 0.818      ;
; 0.550 ; transmitter:transmitter_inst|CicInterpM5:in2|x2[4]                                                                               ; transmitter:transmitter_inst|CicInterpM5:in2|dx2[4]                                                                               ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.057      ; 0.819      ;
; 0.550 ; transmitter:transmitter_inst|CicInterpM5:in2|q4[4]                                                                               ; transmitter:transmitter_inst|CicInterpM5:in2|dq4[4]                                                                               ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.058      ; 0.820      ;
; 0.550 ; receiver:receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[0].cic_comb_inst|out_data[34]                                   ; receiver:receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[1].cic_comb_inst|prev_data[34]                                   ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.057      ; 0.819      ;
; 0.550 ; receiver:receiver_inst|cic:cic_inst_Q2|cic_comb:cic_stages[1].cic_comb_inst|out_data[24]                                         ; receiver:receiver_inst|cic:cic_inst_Q2|cic_comb:cic_stages[2].cic_comb_inst|prev_data[24]                                         ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.057      ; 0.819      ;
; 0.551 ; transmitter:transmitter_inst|CicInterpM5:in2|x3[15]                                                                              ; transmitter:transmitter_inst|CicInterpM5:in2|dx3[15]                                                                              ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.058      ; 0.821      ;
; 0.551 ; transmitter:transmitter_inst|CicInterpM5:in2|x0[10]                                                                              ; transmitter:transmitter_inst|CicInterpM5:in2|dx0[10]                                                                              ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.056      ; 0.819      ;
; 0.551 ; transmitter:transmitter_inst|CicInterpM5:in2|x0[8]                                                                               ; transmitter:transmitter_inst|CicInterpM5:in2|dx0[8]                                                                               ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.055      ; 0.818      ;
; 0.551 ; receiver:receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[3].cic_comb_inst|out_data[31]                                   ; receiver:receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[4].cic_comb_inst|prev_data[31]                                   ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.057      ; 0.820      ;
; 0.551 ; receiver:receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[0].cic_comb_inst|out_data[2]                                    ; receiver:receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[1].cic_comb_inst|prev_data[2]                                    ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.057      ; 0.820      ;
; 0.551 ; receiver:receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[0].cic_comb_inst|out_data[6]                                    ; receiver:receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[1].cic_comb_inst|prev_data[6]                                    ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.057      ; 0.820      ;
; 0.551 ; receiver:receiver_inst|varcic:varcic_inst_I1|cic_comb:cic_stages[3].cic_comb_inst|out_data[36]                                   ; receiver:receiver_inst|varcic:varcic_inst_I1|cic_comb:cic_stages[4].cic_comb_inst|prev_data[36]                                   ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.055      ; 0.818      ;
; 0.551 ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[1].cic_comb_inst|out_data[26]                                         ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[2].cic_comb_inst|prev_data[26]                                         ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.055      ; 0.818      ;
; 0.552 ; transmitter:transmitter_inst|CicInterpM5:in2|q0[4]                                                                               ; transmitter:transmitter_inst|CicInterpM5:in2|dq0[4]                                                                               ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.055      ; 0.819      ;
; 0.552 ; transmitter:transmitter_inst|CicInterpM5:in2|q0[9]                                                                               ; transmitter:transmitter_inst|CicInterpM5:in2|dq0[9]                                                                               ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.055      ; 0.819      ;
; 0.552 ; transmitter:transmitter_inst|CicInterpM5:in2|x0[4]                                                                               ; transmitter:transmitter_inst|CicInterpM5:in2|dx0[4]                                                                               ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.054      ; 0.818      ;
; 0.552 ; transmitter:transmitter_inst|CicInterpM5:in2|q0[13]                                                                              ; transmitter:transmitter_inst|CicInterpM5:in2|dq0[13]                                                                              ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.055      ; 0.819      ;
+-------+----------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'spi_slave:spi_slave_rx_inst|done'                                                                                                     ;
+-------+---------------------------------------+-------------------------+--------------+----------------------------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                 ; Launch Clock ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+-------------------------+--------------+----------------------------------+--------------+------------+------------+
; 0.215 ; spi_slave:spi_slave_rx_inst|rdata[33] ; tx_gain[1]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.776      ; 1.233      ;
; 0.253 ; spi_slave:spi_slave_rx_inst|rdata[2]  ; rxfreq[2]~_Duplicate_2  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 1.027      ; 1.522      ;
; 0.288 ; spi_slave:spi_slave_rx_inst|rdata[7]  ; rxfreq[7]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.902      ; 0.999      ;
; 0.300 ; spi_slave:spi_slave_rx_inst|rdata[13] ; rxfreq[13]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.902      ; 1.011      ;
; 0.305 ; spi_slave:spi_slave_rx_inst|rdata[5]  ; rxfreq[5]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.902      ; 1.016      ;
; 0.313 ; spi_slave:spi_slave_rx_inst|rdata[8]  ; rxfreq[8]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.897      ; 1.019      ;
; 0.330 ; spi_slave:spi_slave_rx_inst|rdata[10] ; rxfreq[10]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.902      ; 1.041      ;
; 0.333 ; spi_slave:spi_slave_rx_inst|rdata[19] ; rxfreq[19]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.874      ; 1.016      ;
; 0.333 ; spi_slave:spi_slave_rx_inst|rdata[22] ; rxfreq[22]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 1.009      ; 1.584      ;
; 0.339 ; spi_slave:spi_slave_rx_inst|rdata[25] ; rxfreq[25]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.874      ; 1.022      ;
; 0.341 ; spi_slave:spi_slave_rx_inst|rdata[24] ; rxfreq[24]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.874      ; 1.024      ;
; 0.343 ; spi_slave:spi_slave_rx_inst|rdata[26] ; rxfreq[26]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.874      ; 1.026      ;
; 0.346 ; spi_slave:spi_slave_rx_inst|rdata[23] ; rxfreq[23]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.874      ; 1.029      ;
; 0.354 ; spi_slave:spi_slave_rx_inst|rdata[0]  ; rxfreq[0]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.902      ; 1.065      ;
; 0.355 ; spi_slave:spi_slave_rx_inst|rdata[22] ; rxfreq[22]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.874      ; 1.038      ;
; 0.356 ; spi_slave:spi_slave_rx_inst|rdata[9]  ; rxfreq[9]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.897      ; 1.062      ;
; 0.359 ; spi_slave:spi_slave_rx_inst|rdata[29] ; rxfreq[29]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.874      ; 1.042      ;
; 0.373 ; spi_slave:spi_slave_rx_inst|rdata[21] ; rxfreq[21]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.874      ; 1.056      ;
; 0.378 ; spi_slave:spi_slave_rx_inst|rdata[20] ; rxfreq[20]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.874      ; 1.061      ;
; 0.400 ; spi_slave:spi_slave_rx_inst|rdata[17] ; rxfreq[17]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.847      ; 1.056      ;
; 0.407 ; spi_slave:spi_slave_rx_inst|rdata[35] ; tx_gain[3]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.776      ; 1.425      ;
; 0.428 ; spi_slave:spi_slave_rx_inst|rdata[19] ; rxfreq[19]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 1.000      ; 1.670      ;
; 0.429 ; spi_slave:spi_slave_rx_inst|rdata[24] ; rxfreq[24]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.996      ; 1.667      ;
; 0.452 ; spi_slave:spi_slave_rx_inst|rdata[33] ; att[1]                  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.776      ; 1.470      ;
; 0.452 ; spi_slave:spi_slave_rx_inst|rdata[32] ; tx_gain[0]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.776      ; 1.470      ;
; 0.454 ; spi_slave:spi_slave_rx_inst|rdata[13] ; rxfreq[13]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 1.031      ; 1.727      ;
; 0.460 ; spi_slave:spi_slave_rx_inst|rdata[35] ; att[3]                  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.776      ; 1.478      ;
; 0.464 ; spi_slave:spi_slave_rx_inst|rdata[38] ; randomize               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.535      ; 1.241      ;
; 0.469 ; spi_slave:spi_slave_rx_inst|rdata[34] ; tx_gain[2]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.776      ; 1.487      ;
; 0.477 ; spi_slave:spi_slave_rx_inst|rdata[5]  ; rxfreq[5]~_Duplicate_2  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 1.031      ; 1.750      ;
; 0.488 ; spi_slave:spi_slave_rx_inst|rdata[37] ; tx_gain[5]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.793      ; 1.523      ;
; 0.489 ; spi_slave:spi_slave_rx_inst|rdata[28] ; rxfreq[28]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.811      ; 1.542      ;
; 0.490 ; spi_slave:spi_slave_rx_inst|rdata[18] ; rxfreq[18]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.811      ; 1.543      ;
; 0.495 ; spi_slave:spi_slave_rx_inst|rdata[4]  ; rxfreq[4]~_Duplicate_2  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 1.031      ; 1.768      ;
; 0.498 ; spi_slave:spi_slave_rx_inst|rdata[37] ; dither                  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.776      ; 1.516      ;
; 0.499 ; spi_slave:spi_slave_rx_inst|rdata[23] ; rxfreq[23]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 1.009      ; 1.750      ;
; 0.500 ; spi_slave:spi_slave_rx_inst|rdata[36] ; att[4]                  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.776      ; 1.518      ;
; 0.502 ; spi_slave:spi_slave_rx_inst|rdata[21] ; rxfreq[21]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 1.009      ; 1.753      ;
; 0.507 ; spi_slave:spi_slave_rx_inst|rdata[18] ; rxfreq[18]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.686      ; 1.002      ;
; 0.509 ; spi_slave:spi_slave_rx_inst|rdata[41] ; speed[1]                ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.241      ; 0.992      ;
; 0.510 ; spi_slave:spi_slave_rx_inst|rdata[36] ; tx_gain[4]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.793      ; 1.545      ;
; 0.512 ; spi_slave:spi_slave_rx_inst|rdata[40] ; speed[0]                ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.241      ; 0.995      ;
; 0.522 ; spi_slave:spi_slave_rx_inst|rdata[32] ; att[0]                  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.776      ; 1.540      ;
; 0.529 ; spi_slave:spi_slave_rx_inst|rdata[27] ; rxfreq[27]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.931      ; 1.269      ;
; 0.529 ; spi_slave:spi_slave_rx_inst|rdata[0]  ; rxfreq[0]~_Duplicate_2  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 1.031      ; 1.802      ;
; 0.530 ; spi_slave:spi_slave_rx_inst|rdata[28] ; rxfreq[28]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.686      ; 1.025      ;
; 0.534 ; spi_slave:spi_slave_rx_inst|rdata[31] ; rxfreq[31]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.704      ; 1.047      ;
; 0.537 ; spi_slave:spi_slave_rx_inst|rdata[26] ; rxfreq[26]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.996      ; 1.775      ;
; 0.538 ; spi_slave:spi_slave_rx_inst|rdata[3]  ; rxfreq[3]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.703      ; 1.050      ;
; 0.540 ; spi_slave:spi_slave_rx_inst|rdata[34] ; att[2]                  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.776      ; 1.558      ;
; 0.540 ; spi_slave:spi_slave_rx_inst|rdata[1]  ; rxfreq[1]~_Duplicate_2  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 1.031      ; 1.813      ;
; 0.547 ; spi_slave:spi_slave_rx_inst|rdata[27] ; rxfreq[27]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.941      ; 1.297      ;
; 0.550 ; spi_slave:spi_slave_rx_inst|rdata[21] ; rxfreq[21]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.884      ; 1.243      ;
; 0.550 ; spi_slave:spi_slave_rx_inst|rdata[2]  ; rxfreq[2]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.902      ; 1.261      ;
; 0.550 ; spi_slave:spi_slave_rx_inst|rdata[11] ; rxfreq[11]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.897      ; 1.256      ;
; 0.553 ; spi_slave:spi_slave_rx_inst|rdata[1]  ; rxfreq[1]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.902      ; 1.264      ;
; 0.554 ; spi_slave:spi_slave_rx_inst|rdata[29] ; rxfreq[29]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.996      ; 1.792      ;
; 0.571 ; spi_slave:spi_slave_rx_inst|rdata[12] ; rxfreq[12]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 1.022      ; 1.835      ;
; 0.579 ; spi_slave:spi_slave_rx_inst|rdata[4]  ; rxfreq[4]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.902      ; 1.290      ;
; 0.584 ; spi_slave:spi_slave_rx_inst|rdata[10] ; rxfreq[10]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 1.031      ; 1.857      ;
; 0.616 ; spi_slave:spi_slave_rx_inst|rdata[16] ; rxfreq[16]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.847      ; 1.272      ;
; 0.618 ; spi_slave:spi_slave_rx_inst|rdata[15] ; rxfreq[15]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.847      ; 1.274      ;
; 0.619 ; spi_slave:spi_slave_rx_inst|rdata[16] ; rxfreq[16]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.972      ; 1.833      ;
; 0.624 ; spi_slave:spi_slave_rx_inst|rdata[22] ; rxfreq[22]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.884      ; 1.317      ;
; 0.624 ; spi_slave:spi_slave_rx_inst|rdata[2]  ; rxfreq[2]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.906      ; 1.339      ;
; 0.627 ; spi_slave:spi_slave_rx_inst|rdata[12] ; rxfreq[12]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.897      ; 1.333      ;
; 0.628 ; spi_slave:spi_slave_rx_inst|rdata[30] ; rxfreq[30]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.874      ; 1.311      ;
; 0.630 ; spi_slave:spi_slave_rx_inst|rdata[10] ; rxfreq[10]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.906      ; 1.345      ;
; 0.634 ; spi_slave:spi_slave_rx_inst|rdata[5]  ; rxfreq[5]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.906      ; 1.349      ;
; 0.635 ; spi_slave:spi_slave_rx_inst|rdata[7]  ; rxfreq[7]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.906      ; 1.350      ;
; 0.638 ; spi_slave:spi_slave_rx_inst|rdata[4]  ; rxfreq[4]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.906      ; 1.353      ;
; 0.639 ; spi_slave:spi_slave_rx_inst|rdata[11] ; rxfreq[11]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.901      ; 1.349      ;
; 0.648 ; spi_slave:spi_slave_rx_inst|rdata[8]  ; rxfreq[8]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.901      ; 1.358      ;
; 0.650 ; spi_slave:spi_slave_rx_inst|rdata[30] ; rxfreq[30]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.996      ; 1.888      ;
; 0.652 ; spi_slave:spi_slave_rx_inst|rdata[1]  ; rxfreq[1]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.906      ; 1.367      ;
; 0.655 ; spi_slave:spi_slave_rx_inst|rdata[17] ; rxfreq[17]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.972      ; 1.869      ;
; 0.656 ; spi_slave:spi_slave_rx_inst|rdata[24] ; rxfreq[24]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.884      ; 1.349      ;
; 0.660 ; spi_slave:spi_slave_rx_inst|rdata[12] ; rxfreq[12]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.901      ; 1.370      ;
; 0.681 ; spi_slave:spi_slave_rx_inst|rdata[0]  ; rxfreq[0]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.906      ; 1.396      ;
; 0.689 ; spi_slave:spi_slave_rx_inst|rdata[31] ; rxfreq[31]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.832      ; 1.763      ;
; 0.694 ; spi_slave:spi_slave_rx_inst|rdata[25] ; rxfreq[25]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.884      ; 1.387      ;
; 0.697 ; spi_slave:spi_slave_rx_inst|rdata[9]  ; rxfreq[9]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.901      ; 1.407      ;
; 0.697 ; spi_slave:spi_slave_rx_inst|rdata[16] ; rxfreq[16]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.843      ; 1.349      ;
; 0.704 ; spi_slave:spi_slave_rx_inst|rdata[7]  ; rxfreq[7]~_Duplicate_2  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 1.031      ; 1.977      ;
; 0.717 ; spi_slave:spi_slave_rx_inst|rdata[8]  ; rxfreq[8]~_Duplicate_2  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 1.022      ; 1.981      ;
; 0.726 ; spi_slave:spi_slave_rx_inst|rdata[11] ; rxfreq[11]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 1.022      ; 1.990      ;
; 0.726 ; spi_slave:spi_slave_rx_inst|rdata[14] ; rxfreq[14]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.828      ; 1.796      ;
; 0.733 ; spi_slave:spi_slave_rx_inst|rdata[15] ; rxfreq[15]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.972      ; 1.947      ;
; 0.742 ; spi_slave:spi_slave_rx_inst|rdata[15] ; rxfreq[15]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.843      ; 1.394      ;
; 0.751 ; spi_slave:spi_slave_rx_inst|rdata[17] ; rxfreq[17]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.843      ; 1.403      ;
; 0.789 ; spi_slave:spi_slave_rx_inst|rdata[25] ; rxfreq[25]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.996      ; 2.027      ;
; 0.791 ; spi_slave:spi_slave_rx_inst|rdata[14] ; rxfreq[14]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.703      ; 1.303      ;
; 0.810 ; spi_slave:spi_slave_rx_inst|rdata[6]  ; rxfreq[6]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.703      ; 1.322      ;
; 0.816 ; spi_slave:spi_slave_rx_inst|rdata[27] ; rxfreq[27]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 1.059      ; 2.117      ;
; 0.841 ; spi_slave:spi_slave_rx_inst|rdata[6]  ; rxfreq[6]~_Duplicate_2  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.831      ; 1.914      ;
; 0.841 ; spi_slave:spi_slave_rx_inst|rdata[20] ; rxfreq[20]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 1.009      ; 2.092      ;
; 0.844 ; spi_slave:spi_slave_rx_inst|rdata[18] ; rxfreq[18]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.676      ; 1.329      ;
; 0.846 ; spi_slave:spi_slave_rx_inst|rdata[31] ; rxfreq[31]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.694      ; 1.349      ;
; 0.850 ; spi_slave:spi_slave_rx_inst|rdata[14] ; rxfreq[14]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.699      ; 1.358      ;
; 0.856 ; spi_slave:spi_slave_rx_inst|rdata[9]  ; rxfreq[9]~_Duplicate_2  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 1.022      ; 2.120      ;
+-------+---------------------------------------+-------------------------+--------------+----------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk_10mhz'                                                                                                                                               ;
+-------+----------------------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                          ; To Node                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.455 ; reset_handler:reset_handler_inst|reset_counter[0]  ; reset_handler:reset_handler_inst|reset_counter[0]  ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; ad9866:ad9866_inst|dut2_bitcount[1]                ; ad9866:ad9866_inst|dut2_bitcount[1]                ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; ad9866:ad9866_inst|dut2_bitcount[2]                ; ad9866:ad9866_inst|dut2_bitcount[2]                ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; ad9866:ad9866_inst|dut2_bitcount[3]                ; ad9866:ad9866_inst|dut2_bitcount[3]                ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; ad9866:ad9866_inst|dut2_state.1                    ; ad9866:ad9866_inst|dut2_state.1                    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; ad9866:ad9866_inst|sen_n                           ; ad9866:ad9866_inst|sen_n                           ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 0.746      ;
; 0.467 ; ad9866:ad9866_inst|dut2_bitcount[0]                ; ad9866:ad9866_inst|dut2_bitcount[0]                ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 0.758      ;
; 0.503 ; ad9866:ad9866_inst|dut2_data[14]                   ; ad9866:ad9866_inst|dut2_data[15]                   ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 0.794      ;
; 0.504 ; ad9866:ad9866_inst|dut2_data[13]                   ; ad9866:ad9866_inst|dut2_data[14]                   ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 0.795      ;
; 0.510 ; ad9866:ad9866_inst|dut2_bitcount[0]                ; ad9866:ad9866_inst|dut2_bitcount[1]                ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 0.801      ;
; 0.544 ; ad9866:ad9866_inst|dut1_pc[5]                      ; ad9866:ad9866_inst|dut1_pc[5]                      ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 0.835      ;
; 0.615 ; reset_handler:reset_handler_inst|reset_counter[20] ; reset_handler:reset_handler_inst|reset_counter[21] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.568      ; 1.395      ;
; 0.630 ; reset_handler:reset_handler_inst|reset_counter[22] ; reset_handler:reset_handler_inst|reset_counter[23] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.568      ; 1.410      ;
; 0.633 ; reset_handler:reset_handler_inst|reset_counter[19] ; reset_handler:reset_handler_inst|reset_counter[21] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.568      ; 1.413      ;
; 0.700 ; ad9866:ad9866_inst|dut2_data[5]                    ; ad9866:ad9866_inst|dut2_data[6]                    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 0.991      ;
; 0.701 ; ad9866:ad9866_inst|dut2_data[11]                   ; ad9866:ad9866_inst|dut2_data[12]                   ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 0.992      ;
; 0.702 ; ad9866:ad9866_inst|dut2_data[4]                    ; ad9866:ad9866_inst|dut2_data[5]                    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 0.993      ;
; 0.702 ; ad9866:ad9866_inst|dut2_data[6]                    ; ad9866:ad9866_inst|dut2_data[7]                    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 0.993      ;
; 0.702 ; ad9866:ad9866_inst|dut2_data[7]                    ; ad9866:ad9866_inst|dut2_data[8]                    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 0.993      ;
; 0.729 ; reset_handler:reset_handler_inst|reset_counter[18] ; reset_handler:reset_handler_inst|reset_counter[18] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.098      ; 1.039      ;
; 0.730 ; reset_handler:reset_handler_inst|reset_counter[16] ; reset_handler:reset_handler_inst|reset_counter[16] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.098      ; 1.040      ;
; 0.730 ; reset_handler:reset_handler_inst|reset_counter[17] ; reset_handler:reset_handler_inst|reset_counter[17] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.098      ; 1.040      ;
; 0.732 ; reset_handler:reset_handler_inst|reset_counter[23] ; reset_handler:reset_handler_inst|reset_counter[23] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.098      ; 1.042      ;
; 0.733 ; reset_handler:reset_handler_inst|reset_counter[21] ; reset_handler:reset_handler_inst|reset_counter[21] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.098      ; 1.043      ;
; 0.737 ; counter[7]                                         ; counter[7]                                         ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.028      ;
; 0.737 ; counter[9]                                         ; counter[9]                                         ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.028      ;
; 0.737 ; counter[11]                                        ; counter[11]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.028      ;
; 0.738 ; counter[1]                                         ; counter[1]                                         ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.029      ;
; 0.738 ; counter[15]                                        ; counter[15]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.029      ;
; 0.739 ; counter[13]                                        ; counter[13]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.030      ;
; 0.739 ; counter[17]                                        ; counter[17]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.030      ;
; 0.740 ; counter[2]                                         ; counter[2]                                         ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.031      ;
; 0.740 ; counter[3]                                         ; counter[3]                                         ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.031      ;
; 0.740 ; counter[5]                                         ; counter[5]                                         ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.031      ;
; 0.740 ; counter[12]                                        ; counter[12]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.031      ;
; 0.741 ; counter[8]                                         ; counter[8]                                         ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.032      ;
; 0.741 ; counter[10]                                        ; counter[10]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.032      ;
; 0.741 ; counter[14]                                        ; counter[14]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.032      ;
; 0.741 ; counter[18]                                        ; counter[18]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.032      ;
; 0.741 ; counter[19]                                        ; counter[19]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.032      ;
; 0.741 ; counter[21]                                        ; counter[21]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.032      ;
; 0.742 ; counter[4]                                         ; counter[4]                                         ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.033      ;
; 0.742 ; counter[6]                                         ; counter[6]                                         ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.033      ;
; 0.742 ; counter[16]                                        ; counter[16]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.033      ;
; 0.742 ; ad9866:ad9866_inst|dut2_data[12]                   ; ad9866:ad9866_inst|dut2_data[13]                   ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.033      ;
; 0.743 ; counter[20]                                        ; counter[20]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.034      ;
; 0.747 ; reset_handler:reset_handler_inst|reset_counter[2]  ; reset_handler:reset_handler_inst|reset_counter[2]  ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.038      ;
; 0.747 ; reset_handler:reset_handler_inst|reset_counter[10] ; reset_handler:reset_handler_inst|reset_counter[10] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.038      ;
; 0.748 ; reset_handler:reset_handler_inst|reset_counter[7]  ; reset_handler:reset_handler_inst|reset_counter[7]  ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.039      ;
; 0.748 ; reset_handler:reset_handler_inst|reset_counter[8]  ; reset_handler:reset_handler_inst|reset_counter[8]  ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.039      ;
; 0.748 ; reset_handler:reset_handler_inst|reset_counter[9]  ; reset_handler:reset_handler_inst|reset_counter[9]  ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.039      ;
; 0.748 ; reset_handler:reset_handler_inst|reset_counter[11] ; reset_handler:reset_handler_inst|reset_counter[11] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.039      ;
; 0.749 ; reset_handler:reset_handler_inst|reset_counter[4]  ; reset_handler:reset_handler_inst|reset_counter[4]  ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.040      ;
; 0.750 ; reset_handler:reset_handler_inst|reset_counter[5]  ; reset_handler:reset_handler_inst|reset_counter[5]  ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.041      ;
; 0.751 ; reset_handler:reset_handler_inst|reset_counter[20] ; reset_handler:reset_handler_inst|reset_counter[20] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.078      ; 1.041      ;
; 0.751 ; reset_handler:reset_handler_inst|reset_counter[3]  ; reset_handler:reset_handler_inst|reset_counter[3]  ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.042      ;
; 0.753 ; reset_handler:reset_handler_inst|reset_counter[19] ; reset_handler:reset_handler_inst|reset_counter[19] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.078      ; 1.043      ;
; 0.755 ; reset_handler:reset_handler_inst|reset_counter[20] ; reset_handler:reset_handler_inst|reset_counter[23] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.568      ; 1.535      ;
; 0.764 ; counter[0]                                         ; counter[0]                                         ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.055      ;
; 0.765 ; counter[23]                                        ; counter[23]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.056      ;
; 0.766 ; reset_handler:reset_handler_inst|reset_counter[22] ; reset_handler:reset_handler_inst|reset_counter[22] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.078      ; 1.056      ;
; 0.767 ; counter[22]                                        ; counter[22]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.058      ;
; 0.768 ; reset_handler:reset_handler_inst|reset_counter[1]  ; reset_handler:reset_handler_inst|reset_counter[1]  ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.059      ;
; 0.768 ; reset_handler:reset_handler_inst|reset_counter[0]  ; reset_handler:reset_handler_inst|reset_counter[1]  ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.059      ;
; 0.773 ; reset_handler:reset_handler_inst|reset_counter[19] ; reset_handler:reset_handler_inst|reset_counter[23] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.568      ; 1.553      ;
; 0.781 ; ad9866:ad9866_inst|dut1_pc[1]                      ; ad9866:ad9866_inst|dut1_pc[1]                      ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.072      ;
; 0.781 ; ad9866:ad9866_inst|dut2_bitcount[1]                ; ad9866:ad9866_inst|dut2_bitcount[2]                ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.072      ;
; 0.782 ; ad9866:ad9866_inst|dut2_state.1                    ; ad9866:ad9866_inst|dut2_data[13]                   ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.073      ;
; 0.791 ; ad9866:ad9866_inst|dut2_bitcount[0]                ; ad9866:ad9866_inst|dut2_bitcount[2]                ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.082      ;
; 0.797 ; ad9866:ad9866_inst|dut1_pc[0]                      ; ad9866:ad9866_inst|dut1_pc[0]                      ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.088      ;
; 0.798 ; ad9866:ad9866_inst|dut1_pc[3]                      ; ad9866:ad9866_inst|dut1_pc[3]                      ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.089      ;
; 0.808 ; reset_handler:reset_handler_inst|reset_counter[15] ; reset_handler:reset_handler_inst|reset_counter[16] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.568      ; 1.588      ;
; 0.810 ; ad9866:ad9866_inst|dut2_state.1                    ; ad9866:ad9866_inst|sen_n                           ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.101      ;
; 0.814 ; ad9866:ad9866_inst|dut2_state.1                    ; ad9866:ad9866_inst|dut2_data[0]                    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.530      ; 1.556      ;
; 0.814 ; ad9866:ad9866_inst|dut2_state.1                    ; ad9866:ad9866_inst|dut2_data[9]                    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.530      ; 1.556      ;
; 0.857 ; reset_handler:reset_handler_inst|reset_counter[15] ; reset_handler:reset_handler_inst|reset_counter[17] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.568      ; 1.637      ;
; 0.875 ; ad9866:ad9866_inst|dut2_bitcount[2]                ; ad9866:ad9866_inst|dut2_bitcount[3]                ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.166      ;
; 0.897 ; ad9866:ad9866_inst|dut2_state.1                    ; ad9866:ad9866_inst|sclk                            ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.558      ; 1.667      ;
; 0.899 ; reset_handler:reset_handler_inst|reset_counter[11] ; reset_handler:reset_handler_inst|reset_counter[16] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.569      ; 1.680      ;
; 0.905 ; ad9866:ad9866_inst|dut2_data[1]                    ; ad9866:ad9866_inst|dut2_data[2]                    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.196      ;
; 0.906 ; ad9866:ad9866_inst|sclk                            ; ad9866:ad9866_inst|sclk                            ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.098      ; 1.216      ;
; 0.908 ; reset_handler:reset_handler_inst|reset_counter[11] ; reset_handler:reset_handler_inst|reset_counter[17] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.569      ; 1.689      ;
; 0.911 ; reset_handler:reset_handler_inst|reset_counter[14] ; reset_handler:reset_handler_inst|reset_counter[16] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.568      ; 1.691      ;
; 0.922 ; ad9866:ad9866_inst|dut2_data[9]                    ; ad9866:ad9866_inst|dut2_data[10]                   ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.098      ; 1.232      ;
; 0.945 ; ad9866:ad9866_inst|dut2_data[2]                    ; ad9866:ad9866_inst|dut2_data[3]                    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.236      ;
; 0.948 ; reset_handler:reset_handler_inst|reset_counter[15] ; reset_handler:reset_handler_inst|reset_counter[18] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.568      ; 1.728      ;
; 0.949 ; reset_handler:reset_handler_inst|reset_counter[13] ; reset_handler:reset_handler_inst|reset_counter[16] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.568      ; 1.729      ;
; 0.951 ; reset_handler:reset_handler_inst|reset_counter[6]  ; reset_handler:reset_handler_inst|reset_counter[6]  ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.242      ;
; 0.962 ; reset_handler:reset_handler_inst|reset_counter[14] ; reset_handler:reset_handler_inst|reset_counter[14] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.078      ; 1.252      ;
; 0.966 ; ad9866:ad9866_inst|dut1_pc[0]                      ; ad9866:ad9866_inst|dut2_data[10]                   ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.531      ; 1.709      ;
; 0.967 ; reset_handler:reset_handler_inst|reset_counter[14] ; reset_handler:reset_handler_inst|reset_counter[17] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.568      ; 1.747      ;
; 0.971 ; reset_handler:reset_handler_inst|reset_counter[15] ; reset_handler:reset_handler_inst|reset_counter[15] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.078      ; 1.261      ;
; 0.972 ; reset_handler:reset_handler_inst|reset_counter[13] ; reset_handler:reset_handler_inst|reset_counter[13] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.078      ; 1.262      ;
; 0.980 ; ad9866:ad9866_inst|dut1_pc[2]                      ; ad9866:ad9866_inst|dut1_pc[2]                      ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.271      ;
; 0.998 ; reset_handler:reset_handler_inst|reset_counter[13] ; reset_handler:reset_handler_inst|reset_counter[17] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.568      ; 1.778      ;
; 0.999 ; ad9866:ad9866_inst|dut1_pc[4]                      ; ad9866:ad9866_inst|dut1_pc[4]                      ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.290      ;
; 1.020 ; reset_handler:reset_handler_inst|reset_counter[12] ; reset_handler:reset_handler_inst|reset_counter[12] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.078      ; 1.310      ;
; 1.022 ; reset_handler:reset_handler_inst|reset_counter[10] ; reset_handler:reset_handler_inst|reset_counter[16] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.569      ; 1.803      ;
; 1.023 ; ad9866:ad9866_inst|dut2_bitcount[1]                ; ad9866:ad9866_inst|dut2_bitcount[3]                ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.314      ;
; 1.029 ; ad9866:ad9866_inst|dut2_state.1                    ; ad9866:ad9866_inst|dut2_data[14]                   ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.320      ;
+-------+----------------------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'spi_sck'                                                                                                                                                                                                               ;
+--------+----------------------------------------+---------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                                                                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+---------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.007 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[3]                           ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.500      ; 4.413      ;
; -3.007 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[2]                           ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.500      ; 4.413      ;
; -3.007 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[1]                           ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.500      ; 4.413      ;
; -3.007 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[0]                           ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.500      ; 4.413      ;
; -2.998 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[27]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.527      ; 4.431      ;
; -2.998 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[26]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.527      ; 4.431      ;
; -2.998 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[25]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.527      ; 4.431      ;
; -2.998 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[24]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.527      ; 4.431      ;
; -2.993 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[12]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.426      ; 3.910      ;
; -2.993 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[16]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.426      ; 3.910      ;
; -2.993 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[17]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.426      ; 3.910      ;
; -2.993 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[18]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.426      ; 3.910      ;
; -2.993 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[19]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.426      ; 3.910      ;
; -2.993 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[24]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.426      ; 3.910      ;
; -2.993 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[27]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.426      ; 3.910      ;
; -2.993 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[33]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.426      ; 3.910      ;
; -2.993 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[39]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.426      ; 3.910      ;
; -2.993 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[40]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.426      ; 3.910      ;
; -2.988 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[35]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.431      ; 3.910      ;
; -2.988 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[36]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.431      ; 3.910      ;
; -2.988 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[38]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.431      ; 3.910      ;
; -2.988 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[42]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.431      ; 3.910      ;
; -2.977 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[20]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.441      ; 3.909      ;
; -2.977 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[21]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.441      ; 3.909      ;
; -2.977 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[22]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.441      ; 3.909      ;
; -2.977 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[23]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.441      ; 3.909      ;
; -2.935 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[35]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.589      ; 4.430      ;
; -2.935 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[34]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.589      ; 4.430      ;
; -2.935 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[33]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.589      ; 4.430      ;
; -2.935 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[32]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.589      ; 4.430      ;
; -2.925 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[0]                                                                                             ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.496      ; 3.912      ;
; -2.925 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[1]                                                                                             ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.496      ; 3.912      ;
; -2.925 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[2]                                                                                             ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.496      ; 3.912      ;
; -2.925 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[3]                                                                                             ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.496      ; 3.912      ;
; -2.925 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[4]                                                                                             ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.496      ; 3.912      ;
; -2.925 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[5]                                                                                             ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.496      ; 3.912      ;
; -2.925 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[6]                                                                                             ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.496      ; 3.912      ;
; -2.925 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[32]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.496      ; 3.912      ;
; -2.925 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[34]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.496      ; 3.912      ;
; -2.925 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[41]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.496      ; 3.912      ;
; -2.915 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[43]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.608      ; 4.429      ;
; -2.915 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[42]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.608      ; 4.429      ;
; -2.915 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[41]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.608      ; 4.429      ;
; -2.915 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[40]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.608      ; 4.429      ;
; -2.901 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[39]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.612      ; 4.419      ;
; -2.901 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[38]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.612      ; 4.419      ;
; -2.901 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[37]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.612      ; 4.419      ;
; -2.901 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[36]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.612      ; 4.419      ;
; -2.887 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[15]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.626      ; 4.419      ;
; -2.887 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[14]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.626      ; 4.419      ;
; -2.887 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[13]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.626      ; 4.419      ;
; -2.887 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[12]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.626      ; 4.419      ;
; -2.877 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[11]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.638      ; 4.421      ;
; -2.877 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[10]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.638      ; 4.421      ;
; -2.877 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[9]                           ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.638      ; 4.421      ;
; -2.877 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[8]                           ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.638      ; 4.421      ;
; -2.876 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[23]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.639      ; 4.421      ;
; -2.876 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[22]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.639      ; 4.421      ;
; -2.876 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[21]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.639      ; 4.421      ;
; -2.876 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[20]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.639      ; 4.421      ;
; -2.873 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[31]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.649      ; 4.428      ;
; -2.873 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[30]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.649      ; 4.428      ;
; -2.873 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[29]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.649      ; 4.428      ;
; -2.873 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[28]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.649      ; 4.428      ;
; -2.870 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|ram_block7a0~portb_address_reg0  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.507      ; 4.415      ;
; -2.861 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|ram_block7a24~portb_address_reg0 ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.534      ; 4.433      ;
; -2.849 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[37]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.557      ; 3.897      ;
; -2.846 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[27]                                                                                           ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.093      ; 3.930      ;
; -2.817 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[13]                                                                                           ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.119      ; 3.927      ;
; -2.817 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[10]                                                                                           ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.119      ; 3.927      ;
; -2.817 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[7]                                                                                            ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.119      ; 3.927      ;
; -2.817 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[5]                                                                                            ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.119      ; 3.927      ;
; -2.817 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[4]                                                                                            ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.119      ; 3.927      ;
; -2.817 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[2]                                                                                            ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.119      ; 3.927      ;
; -2.817 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[1]                                                                                            ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.119      ; 3.927      ;
; -2.817 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[0]                                                                                            ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.119      ; 3.927      ;
; -2.809 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[12]                                                                                           ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.124      ; 3.924      ;
; -2.809 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[11]                                                                                           ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.124      ; 3.924      ;
; -2.809 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[9]                                                                                            ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.124      ; 3.924      ;
; -2.809 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[8]                                                                                            ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.124      ; 3.924      ;
; -2.798 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|ram_block7a32~portb_address_reg0 ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.596      ; 4.432      ;
; -2.797 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|nb[0]                                                                                               ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.138      ; 3.926      ;
; -2.797 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|nb[1]                                                                                               ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.138      ; 3.926      ;
; -2.797 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|nb[2]                                                                                               ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.138      ; 3.926      ;
; -2.797 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|nb[3]                                                                                               ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.138      ; 3.926      ;
; -2.797 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|nb[6]                                                                                               ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.138      ; 3.926      ;
; -2.797 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|nb[5]                                                                                               ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.138      ; 3.926      ;
; -2.797 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|nb[4]                                                                                               ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.138      ; 3.926      ;
; -2.786 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[30]                                                                                           ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.150      ; 3.927      ;
; -2.786 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[29]                                                                                           ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.150      ; 3.927      ;
; -2.786 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[26]                                                                                           ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.150      ; 3.927      ;
; -2.786 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[25]                                                                                           ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.150      ; 3.927      ;
; -2.786 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[24]                                                                                           ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.150      ; 3.927      ;
; -2.786 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[23]                                                                                           ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.150      ; 3.927      ;
; -2.786 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[22]                                                                                           ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.150      ; 3.927      ;
; -2.786 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[21]                                                                                           ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.150      ; 3.927      ;
; -2.786 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[20]                                                                                           ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.150      ; 3.927      ;
; -2.786 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[19]                                                                                           ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.150      ; 3.927      ;
; -2.778 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|ram_block7a40~portb_address_reg0 ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.615      ; 4.431      ;
; -2.764 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|ram_block7a36~portb_address_reg0 ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.619      ; 4.421      ;
+--------+----------------------------------------+---------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'clk_10mhz'                                                                                                                 ;
+--------+----------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.000 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_bitcount[0] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.094     ; 3.907      ;
; -3.000 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_bitcount[1] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.094     ; 3.907      ;
; -3.000 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_bitcount[2] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.094     ; 3.907      ;
; -3.000 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_bitcount[3] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.094     ; 3.907      ;
; -2.989 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[0]       ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.081     ; 3.909      ;
; -2.989 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[1]       ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.081     ; 3.909      ;
; -2.989 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[2]       ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.081     ; 3.909      ;
; -2.989 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[4]       ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.081     ; 3.909      ;
; -2.989 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[3]       ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.081     ; 3.909      ;
; -2.989 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_state.1     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.081     ; 3.909      ;
; -2.989 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|sen_n            ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.081     ; 3.909      ;
; -2.989 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[5]       ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.081     ; 3.909      ;
; -2.989 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[1]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.081     ; 3.909      ;
; -2.989 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[2]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.081     ; 3.909      ;
; -2.989 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[3]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.081     ; 3.909      ;
; -2.989 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[4]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.081     ; 3.909      ;
; -2.989 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[5]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.081     ; 3.909      ;
; -2.989 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[6]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.081     ; 3.909      ;
; -2.989 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[7]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.081     ; 3.909      ;
; -2.989 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[8]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.081     ; 3.909      ;
; -2.989 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[11]    ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.081     ; 3.909      ;
; -2.989 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[12]    ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.081     ; 3.909      ;
; -2.989 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[13]    ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.081     ; 3.909      ;
; -2.989 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[14]    ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.081     ; 3.909      ;
; -2.989 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[15]    ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.081     ; 3.909      ;
; -2.556 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[0]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; 0.352      ; 3.909      ;
; -2.556 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[9]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; 0.352      ; 3.909      ;
; -2.556 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[10]    ; clk_10mhz    ; clk_10mhz   ; 1.000        ; 0.353      ; 3.910      ;
; -2.527 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|sclk             ; clk_10mhz    ; clk_10mhz   ; 1.000        ; 0.379      ; 3.907      ;
+--------+----------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'ad9866_clk'                                                                                                                                                                                                              ;
+--------+----------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                                                                                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.540 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[3]                             ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.969      ; 4.415      ;
; -2.540 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[2]                             ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.969      ; 4.415      ;
; -2.540 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[1]                             ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.969      ; 4.415      ;
; -2.540 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[0]                             ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.969      ; 4.415      ;
; -2.508 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[7]                             ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.999      ; 4.413      ;
; -2.508 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[6]                             ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.999      ; 4.413      ;
; -2.508 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[5]                             ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.999      ; 4.413      ;
; -2.508 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[4]                             ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.999      ; 4.413      ;
; -2.474 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[19]                            ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.038      ; 4.418      ;
; -2.474 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[18]                            ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.038      ; 4.418      ;
; -2.474 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[17]                            ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.038      ; 4.418      ;
; -2.474 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[16]                            ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.038      ; 4.418      ;
; -2.456 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[31]                            ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.069      ; 4.431      ;
; -2.456 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[30]                            ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.069      ; 4.431      ;
; -2.456 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[29]                            ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.069      ; 4.431      ;
; -2.456 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[28]                            ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.069      ; 4.431      ;
; -2.438 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[27]                            ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.064      ; 4.408      ;
; -2.438 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[26]                            ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.064      ; 4.408      ;
; -2.438 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[25]                            ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.064      ; 4.408      ;
; -2.438 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[24]                            ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.064      ; 4.408      ;
; -2.405 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[15]                            ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.106      ; 4.417      ;
; -2.405 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[14]                            ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.106      ; 4.417      ;
; -2.405 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[13]                            ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.106      ; 4.417      ;
; -2.405 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[12]                            ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.106      ; 4.417      ;
; -2.403 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a0~portb_address_reg0    ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.976      ; 4.417      ;
; -2.380 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[11]                            ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.132      ; 4.418      ;
; -2.380 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[10]                            ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.132      ; 4.418      ;
; -2.380 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[9]                             ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.132      ; 4.418      ;
; -2.380 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[8]                             ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.132      ; 4.418      ;
; -2.371 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a4~portb_address_reg0    ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.006      ; 4.415      ;
; -2.337 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a16~portb_address_reg0   ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.045      ; 4.420      ;
; -2.319 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a28~portb_address_reg0   ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.076      ; 4.433      ;
; -2.311 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[23]                            ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.194      ; 4.411      ;
; -2.311 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[22]                            ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.194      ; 4.411      ;
; -2.311 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[21]                            ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.194      ; 4.411      ;
; -2.311 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[20]                            ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.194      ; 4.411      ;
; -2.301 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a24~portb_address_reg0   ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.071      ; 4.410      ;
; -2.268 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a12~portb_address_reg0   ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.113      ; 4.419      ;
; -2.243 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a8~portb_address_reg0    ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.139      ; 4.420      ;
; -2.174 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a20~portb_address_reg0   ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.201      ; 4.413      ;
; -1.990 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a0                      ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.922      ; 3.903      ;
; -1.990 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|sub_parity6a[1]                 ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.922      ; 3.903      ;
; -1.990 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|sub_parity6a[2]                 ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.922      ; 3.903      ;
; -1.990 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|parity5                         ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.922      ; 3.903      ;
; -1.990 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|wrptr_g[10]                                                 ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.922      ; 3.903      ;
; -1.990 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|wrptr_g[11]                                                 ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.922      ; 3.903      ;
; -1.894 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[5]   ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.012      ; 3.897      ;
; -1.894 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[5]   ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.012      ; 3.897      ;
; -1.894 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a5                      ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.012      ; 3.897      ;
; -1.894 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[4]   ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.012      ; 3.897      ;
; -1.894 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[4]   ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.012      ; 3.897      ;
; -1.894 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[6]   ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.012      ; 3.897      ;
; -1.894 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[2]   ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.012      ; 3.897      ;
; -1.894 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[2]   ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.012      ; 3.897      ;
; -1.894 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[3]   ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.012      ; 3.897      ;
; -1.894 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[3]   ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.012      ; 3.897      ;
; -1.870 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[8]   ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.042      ; 3.903      ;
; -1.870 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[8]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.042      ; 3.903      ;
; -1.870 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[9]   ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.042      ; 3.903      ;
; -1.870 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[9]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.042      ; 3.903      ;
; -1.870 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[6]   ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.042      ; 3.903      ;
; -1.870 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[6]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.042      ; 3.903      ;
; -1.870 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[7]   ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.042      ; 3.903      ;
; -1.870 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[7]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.042      ; 3.903      ;
; -1.870 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[4]   ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.042      ; 3.903      ;
; -1.870 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[4]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.042      ; 3.903      ;
; -1.864 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a1                      ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.040      ; 3.895      ;
; -1.864 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a2                      ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.040      ; 3.895      ;
; -1.864 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a3                      ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.040      ; 3.895      ;
; -1.864 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a4                      ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.040      ; 3.895      ;
; -1.864 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[1]   ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.040      ; 3.895      ;
; -1.864 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[1]   ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.040      ; 3.895      ;
; -1.864 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[0]   ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.040      ; 3.895      ;
; -1.864 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[0]   ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.040      ; 3.895      ;
; -1.858 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|rdptr_g[4]                                                  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.048      ; 3.897      ;
; -1.858 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|rdptr_g[5]                                                  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.048      ; 3.897      ;
; -1.858 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|rdptr_g[2]                                                  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.048      ; 3.897      ;
; -1.858 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|rdptr_g[3]                                                  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.048      ; 3.897      ;
; -1.844 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|wrptr_g[9]                                                  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.066      ; 3.901      ;
; -1.844 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|wrptr_g[8]                                                  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.066      ; 3.901      ;
; -1.844 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|wrptr_g[7]                                                  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.066      ; 3.901      ;
; -1.844 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|wrptr_g[6]                                                  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.066      ; 3.901      ;
; -1.841 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[5]   ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.081      ; 3.913      ;
; -1.841 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[5]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.081      ; 3.913      ;
; -1.831 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a6                      ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.081      ; 3.903      ;
; -1.831 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a7                      ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.081      ; 3.903      ;
; -1.831 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a8                      ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.081      ; 3.903      ;
; -1.831 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a9                      ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.081      ; 3.903      ;
; -1.831 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a11                     ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.081      ; 3.903      ;
; -1.831 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a10                     ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.081      ; 3.903      ;
; -1.831 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[10]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.079      ; 3.901      ;
; -1.831 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[10] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.079      ; 3.901      ;
; -1.831 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[2]   ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.079      ; 3.901      ;
; -1.831 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[2]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.079      ; 3.901      ;
; -1.831 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[3]   ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.079      ; 3.901      ;
; -1.831 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[3]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.079      ; 3.901      ;
; -1.831 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[0]   ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.079      ; 3.901      ;
; -1.831 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[0]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.079      ; 3.901      ;
; -1.831 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[1]   ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.079      ; 3.901      ;
; -1.831 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[1]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.079      ; 3.901      ;
+--------+----------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'ad9866_clk'                                                                                                                                                                                                              ;
+-------+----------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                                                                                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.875 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|rdptr_g[6]                                                  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.495      ; 3.612      ;
; 1.875 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|rdptr_g[7]                                                  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.495      ; 3.612      ;
; 1.875 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|rdptr_g[8]                                                  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.495      ; 3.612      ;
; 1.875 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|rdptr_g[9]                                                  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.495      ; 3.612      ;
; 1.875 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|rdptr_g[10]                                                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.495      ; 3.612      ;
; 1.875 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|rdptr_g[11]                                                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.495      ; 3.612      ;
; 1.886 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[7]   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.484      ; 3.612      ;
; 1.886 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[7]   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.484      ; 3.612      ;
; 1.886 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[11]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.484      ; 3.612      ;
; 1.897 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a2                      ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.473      ; 3.612      ;
; 1.897 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a3                      ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.473      ; 3.612      ;
; 1.897 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a1                      ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.473      ; 3.612      ;
; 1.897 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a4                      ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.473      ; 3.612      ;
; 1.897 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a5                      ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.473      ; 3.612      ;
; 1.898 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|sub_parity3a[2]                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.469      ; 3.609      ;
; 1.898 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|sub_parity3a[1]                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.469      ; 3.609      ;
; 1.898 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|parity2                         ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.469      ; 3.609      ;
; 1.921 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a6                      ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.446      ; 3.609      ;
; 1.921 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a7                      ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.446      ; 3.609      ;
; 1.921 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a8                      ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.446      ; 3.609      ;
; 1.921 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a9                      ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.446      ; 3.609      ;
; 1.921 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a10                     ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.446      ; 3.609      ;
; 1.921 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a11                     ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.446      ; 3.609      ;
; 1.921 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[9]   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.446      ; 3.609      ;
; 1.921 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[10]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.446      ; 3.609      ;
; 1.963 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|sub_parity6a[0]                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.407      ; 3.612      ;
; 1.963 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|wrptr_g[5]                                                  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.407      ; 3.612      ;
; 1.963 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|wrptr_g[4]                                                  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.407      ; 3.612      ;
; 1.963 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|wrptr_g[3]                                                  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.407      ; 3.612      ;
; 1.963 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|wrptr_g[2]                                                  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.407      ; 3.612      ;
; 1.963 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|wrptr_g[1]                                                  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.407      ; 3.612      ;
; 1.963 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|wrptr_g[0]                                                  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.407      ; 3.612      ;
; 1.980 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[11]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.388      ; 3.610      ;
; 1.980 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[11] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.388      ; 3.610      ;
; 1.988 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[6]   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.382      ; 3.612      ;
; 1.988 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[8]   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.382      ; 3.612      ;
; 1.988 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[8]   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.382      ; 3.612      ;
; 1.988 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[9]   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.382      ; 3.612      ;
; 1.988 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[11]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.382      ; 3.612      ;
; 1.988 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[10]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.382      ; 3.612      ;
; 2.008 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|sub_parity3a[0]                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.355      ; 3.605      ;
; 2.008 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a0                      ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.355      ; 3.605      ;
; 2.008 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|rdptr_g[0]                                                  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.355      ; 3.605      ;
; 2.008 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|rdptr_g[1]                                                  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.355      ; 3.605      ;
; 2.017 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[10]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.351      ; 3.610      ;
; 2.017 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[10] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.351      ; 3.610      ;
; 2.017 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[2]   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.351      ; 3.610      ;
; 2.017 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[2]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.351      ; 3.610      ;
; 2.017 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[3]   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.351      ; 3.610      ;
; 2.017 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[3]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.351      ; 3.610      ;
; 2.017 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[0]   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.351      ; 3.610      ;
; 2.017 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[0]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.351      ; 3.610      ;
; 2.017 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[1]   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.351      ; 3.610      ;
; 2.017 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[1]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.351      ; 3.610      ;
; 2.018 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a6                      ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.352      ; 3.612      ;
; 2.018 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a7                      ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.352      ; 3.612      ;
; 2.018 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a8                      ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.352      ; 3.612      ;
; 2.018 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a9                      ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.352      ; 3.612      ;
; 2.018 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a11                     ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.352      ; 3.612      ;
; 2.018 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a10                     ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.352      ; 3.612      ;
; 2.030 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[5]   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.353      ; 3.625      ;
; 2.030 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[5]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.353      ; 3.625      ;
; 2.031 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|wrptr_g[9]                                                  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.337      ; 3.610      ;
; 2.031 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|wrptr_g[8]                                                  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.337      ; 3.610      ;
; 2.031 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|wrptr_g[7]                                                  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.337      ; 3.610      ;
; 2.031 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|wrptr_g[6]                                                  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.337      ; 3.610      ;
; 2.046 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|rdptr_g[4]                                                  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.319      ; 3.607      ;
; 2.046 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|rdptr_g[5]                                                  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.319      ; 3.607      ;
; 2.046 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|rdptr_g[2]                                                  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.319      ; 3.607      ;
; 2.046 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|rdptr_g[3]                                                  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.319      ; 3.607      ;
; 2.053 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a1                      ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.310      ; 3.605      ;
; 2.053 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a2                      ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.310      ; 3.605      ;
; 2.053 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a3                      ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.310      ; 3.605      ;
; 2.053 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a4                      ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.310      ; 3.605      ;
; 2.053 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[1]   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.310      ; 3.605      ;
; 2.053 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[1]   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.310      ; 3.605      ;
; 2.053 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[0]   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.310      ; 3.605      ;
; 2.053 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[0]   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.310      ; 3.605      ;
; 2.055 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[8]   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.312      ; 3.609      ;
; 2.055 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[8]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.312      ; 3.609      ;
; 2.055 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[9]   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.312      ; 3.609      ;
; 2.055 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[9]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.312      ; 3.609      ;
; 2.055 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[6]   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.312      ; 3.609      ;
; 2.055 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[6]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.312      ; 3.609      ;
; 2.055 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[7]   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.312      ; 3.609      ;
; 2.055 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[7]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.312      ; 3.609      ;
; 2.055 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[4]   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.312      ; 3.609      ;
; 2.055 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[4]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.312      ; 3.609      ;
; 2.084 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[5]   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.281      ; 3.607      ;
; 2.084 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[5]   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.281      ; 3.607      ;
; 2.084 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a5                      ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.281      ; 3.607      ;
; 2.084 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[4]   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.281      ; 3.607      ;
; 2.084 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[4]   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.281      ; 3.607      ;
; 2.084 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[6]   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.281      ; 3.607      ;
; 2.084 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[2]   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.281      ; 3.607      ;
; 2.084 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[2]   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.281      ; 3.607      ;
; 2.084 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[3]   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.281      ; 3.607      ;
; 2.084 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[3]   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.281      ; 3.607      ;
; 2.183 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a0                      ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.187      ; 3.612      ;
; 2.183 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|sub_parity6a[1]                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.187      ; 3.612      ;
+-------+----------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'spi_sck'                                                                                                                                                                                                               ;
+-------+----------------------------------------+---------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                                                                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+---------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 2.125 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[22]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.277      ; 3.644      ;
; 2.125 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[23]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.277      ; 3.644      ;
; 2.125 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[24]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.277      ; 3.644      ;
; 2.125 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[25]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.277      ; 3.644      ;
; 2.125 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[26]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.277      ; 3.644      ;
; 2.125 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[27]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.277      ; 3.644      ;
; 2.154 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[9]                                                                                             ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.249      ; 3.645      ;
; 2.154 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[10]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.249      ; 3.645      ;
; 2.154 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[11]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.249      ; 3.645      ;
; 2.154 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[34]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.249      ; 3.645      ;
; 2.154 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[35]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.249      ; 3.645      ;
; 2.154 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[36]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.249      ; 3.645      ;
; 2.154 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[37]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.249      ; 3.645      ;
; 2.154 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[38]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.249      ; 3.645      ;
; 2.154 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[39]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.249      ; 3.645      ;
; 2.154 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[40]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.249      ; 3.645      ;
; 2.201 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[41]                                                                                           ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.171      ; 3.614      ;
; 2.201 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[40]                                                                                           ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.171      ; 3.614      ;
; 2.264 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[12]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.138      ; 3.644      ;
; 2.264 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[13]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.138      ; 3.644      ;
; 2.264 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[14]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.138      ; 3.644      ;
; 2.264 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[15]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.138      ; 3.644      ;
; 2.264 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[16]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.138      ; 3.644      ;
; 2.264 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[17]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.138      ; 3.644      ;
; 2.264 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[18]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.138      ; 3.644      ;
; 2.264 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[19]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.138      ; 3.644      ;
; 2.264 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[20]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.138      ; 3.644      ;
; 2.264 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[21]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.138      ; 3.644      ;
; 2.264 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[28]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.138      ; 3.644      ;
; 2.264 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[29]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.138      ; 3.644      ;
; 2.264 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[30]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.138      ; 3.644      ;
; 2.264 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[31]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.138      ; 3.644      ;
; 2.264 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[32]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.138      ; 3.644      ;
; 2.264 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[33]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.138      ; 3.644      ;
; 2.266 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[5]                                        ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.101      ; 3.609      ;
; 2.266 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[6]                                        ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.101      ; 3.609      ;
; 2.266 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[8]                                        ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.101      ; 3.609      ;
; 2.266 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[3]                                        ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.101      ; 3.609      ;
; 2.266 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[1]                                        ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.101      ; 3.609      ;
; 2.269 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[7]                                        ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.098      ; 3.609      ;
; 2.269 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[9]                                        ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.098      ; 3.609      ;
; 2.269 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[10]                                       ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.098      ; 3.609      ;
; 2.279 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[4]                                        ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.083      ; 3.604      ;
; 2.279 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[2]                                        ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.083      ; 3.604      ;
; 2.279 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[11]                                       ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.083      ; 3.604      ;
; 2.326 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[0]                                                                                             ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.072      ; 3.640      ;
; 2.326 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[1]                                                                                             ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.072      ; 3.640      ;
; 2.326 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[2]                                                                                             ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.072      ; 3.640      ;
; 2.326 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[3]                                                                                             ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.072      ; 3.640      ;
; 2.326 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[4]                                                                                             ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.072      ; 3.640      ;
; 2.326 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[5]                                                                                             ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.072      ; 3.640      ;
; 2.326 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[6]                                                                                             ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.072      ; 3.640      ;
; 2.326 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[7]                                                                                             ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.072      ; 3.640      ;
; 2.326 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[8]                                                                                             ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.072      ; 3.640      ;
; 2.529 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[38]                                                                                           ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.863      ; 3.634      ;
; 2.616 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[7]                           ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.186      ; 4.043      ;
; 2.616 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[6]                           ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.186      ; 4.043      ;
; 2.616 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[5]                           ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.186      ; 4.043      ;
; 2.616 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[4]                           ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.186      ; 4.043      ;
; 2.630 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|ram_block7a4~portb_address_reg0  ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.191      ; 4.105      ;
; 2.644 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a0                    ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.723      ; 3.609      ;
; 2.644 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|sub_parity3a[0]               ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.723      ; 3.609      ;
; 2.644 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|sub_parity3a[1]               ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.723      ; 3.609      ;
; 2.644 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|sub_parity3a[2]               ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.723      ; 3.609      ;
; 2.644 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|parity2                       ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.723      ; 3.609      ;
; 2.672 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[19]                          ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.131      ; 4.044      ;
; 2.672 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[18]                          ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.131      ; 4.044      ;
; 2.672 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[17]                          ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.131      ; 4.044      ;
; 2.672 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[16]                          ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.131      ; 4.044      ;
; 2.684 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[47]                          ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.119      ; 4.044      ;
; 2.684 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[46]                          ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.119      ; 4.044      ;
; 2.684 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[45]                          ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.119      ; 4.044      ;
; 2.684 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[44]                          ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.119      ; 4.044      ;
; 2.686 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a1                    ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.681      ; 3.609      ;
; 2.686 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a2                    ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.681      ; 3.609      ;
; 2.686 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a3                    ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.681      ; 3.609      ;
; 2.686 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a9                    ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.681      ; 3.609      ;
; 2.686 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a10                   ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.681      ; 3.609      ;
; 2.686 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a11                   ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.681      ; 3.609      ;
; 2.686 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|ram_block7a16~portb_address_reg0 ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.136      ; 4.106      ;
; 2.687 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a4                    ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.680      ; 3.609      ;
; 2.687 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a5                    ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.680      ; 3.609      ;
; 2.687 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a6                    ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.680      ; 3.609      ;
; 2.687 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a7                    ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.680      ; 3.609      ;
; 2.687 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a8                    ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.680      ; 3.609      ;
; 2.694 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[8]                                                ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.673      ; 3.609      ;
; 2.694 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[9]                                                ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.673      ; 3.609      ;
; 2.694 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[6]                                                ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.673      ; 3.609      ;
; 2.694 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[7]                                                ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.673      ; 3.609      ;
; 2.694 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[4]                                                ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.673      ; 3.609      ;
; 2.698 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|ram_block7a44~portb_address_reg0 ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.124      ; 4.106      ;
; 2.732 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[10]                                               ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.636      ; 3.610      ;
; 2.732 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[11]                                               ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.636      ; 3.610      ;
; 2.732 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[2]                                                ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.636      ; 3.610      ;
; 2.732 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[3]                                                ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.636      ; 3.610      ;
; 2.732 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[0]                                                ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.636      ; 3.610      ;
; 2.732 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[1]                                                ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.636      ; 3.610      ;
; 2.771 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[32]                                                                                           ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.607      ; 3.620      ;
; 2.771 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[33]                                                                                           ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.607      ; 3.620      ;
; 2.771 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[34]                                                                                           ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.607      ; 3.620      ;
+-------+----------------------------------------+---------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'clk_10mhz'                                                                                                                 ;
+-------+----------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; 2.852 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|sclk             ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.556      ; 3.620      ;
; 2.882 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[0]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.528      ; 3.622      ;
; 2.882 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[9]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.528      ; 3.622      ;
; 2.882 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[10]    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.529      ; 3.623      ;
; 3.332 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[0]       ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.077      ; 3.621      ;
; 3.332 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[1]       ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.077      ; 3.621      ;
; 3.332 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[2]       ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.077      ; 3.621      ;
; 3.332 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[4]       ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.077      ; 3.621      ;
; 3.332 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[3]       ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.077      ; 3.621      ;
; 3.332 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_state.1     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.077      ; 3.621      ;
; 3.332 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|sen_n            ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.077      ; 3.621      ;
; 3.332 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[5]       ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.077      ; 3.621      ;
; 3.333 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[1]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.077      ; 3.622      ;
; 3.333 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[2]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.077      ; 3.622      ;
; 3.333 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[3]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.077      ; 3.622      ;
; 3.333 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[4]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.077      ; 3.622      ;
; 3.333 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[5]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.077      ; 3.622      ;
; 3.333 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[6]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.077      ; 3.622      ;
; 3.333 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[7]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.077      ; 3.622      ;
; 3.333 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[8]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.077      ; 3.622      ;
; 3.333 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[11]    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.077      ; 3.622      ;
; 3.333 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[12]    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.077      ; 3.622      ;
; 3.333 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[13]    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.077      ; 3.622      ;
; 3.333 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[14]    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.077      ; 3.622      ;
; 3.333 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[15]    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.077      ; 3.622      ;
; 3.344 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_bitcount[0] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.064      ; 3.620      ;
; 3.344 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_bitcount[1] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.064      ; 3.620      ;
; 3.344 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_bitcount[2] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.064      ; 3.620      ;
; 3.344 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_bitcount[3] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.064      ; 3.620      ;
+-------+----------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'ad9866_clk'                                                                                                ;
+--------+--------------+----------------+------------+------------+------------+------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock      ; Clock Edge ; Target                                                                 ;
+--------+--------------+----------------+------------+------------+------------+------------------------------------------------------------------------+
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[0]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[0]~_Duplicate_1  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[10]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[10]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[11]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[11]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[12]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[12]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[13]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[13]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[14]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[14]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[15]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[15]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[16]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[16]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[17]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[17]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[1]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[1]~_Duplicate_1  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[2]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[2]~_Duplicate_1  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[3]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[3]~_Duplicate_1  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[4]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[4]~_Duplicate_1  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[5]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[5]~_Duplicate_1  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[6]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[6]~_Duplicate_1  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[7]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[7]~_Duplicate_1  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[8]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[8]~_Duplicate_1  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[9]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[9]~_Duplicate_1  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[0]                  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[10]                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[11]                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[12]                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[13]                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[14]                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[15]                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[16]                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[17]                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[18]                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[19]                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[1]                  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[20]                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[21]                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[22]                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[23]                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[24]                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[25]                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[26]                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[27]                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[28]                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[29]                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[2]                  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[30]                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[31]                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[32]                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[33]                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[34]                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[35]                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[3]                  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[4]                  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[5]                  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[6]                  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[7]                  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[8]                  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[9]                  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[0]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[0]~_Duplicate_1  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[10]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[10]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[11]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[11]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[12]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[12]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[13]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[13]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[14]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[14]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[15]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[15]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[16]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[16]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[17]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[17]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[1]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[1]~_Duplicate_1  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[2]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[2]~_Duplicate_1  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[3]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[3]~_Duplicate_1  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[4]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[4]~_Duplicate_1  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[5]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[5]~_Duplicate_1  ;
+--------+--------------+----------------+------------+------------+------------+------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'spi_slave:spi_slave_rx_inst|done'                                                 ;
+--------+--------------+----------------+------------+----------------------------------+------------+-------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock                            ; Clock Edge ; Target                  ;
+--------+--------------+----------------+------------+----------------------------------+------------+-------------------------+
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[0]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[0]~_Duplicate_1  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[10]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[10]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[11]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[11]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[12]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[12]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[13]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[13]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[14]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[14]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[15]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[15]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[16]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[16]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[17]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[17]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[18]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[18]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[19]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[19]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[1]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[1]~_Duplicate_1  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[20]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[20]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[21]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[21]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[22]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[22]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[23]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[23]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[24]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[24]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[25]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[25]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[26]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[26]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[27]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[27]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[28]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[28]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[29]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[29]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[2]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[2]~_Duplicate_1  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[30]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[30]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[31]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[31]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[3]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[3]~_Duplicate_1  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[4]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[4]~_Duplicate_1  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[5]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[5]~_Duplicate_1  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[6]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[6]~_Duplicate_1  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[7]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[7]~_Duplicate_1  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[8]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[8]~_Duplicate_1  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[9]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[9]~_Duplicate_1  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; att[0]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; att[1]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; att[2]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; att[3]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; att[4]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; dither                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; randomize               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[0]~_Duplicate_2  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[10]~_Duplicate_2 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[11]~_Duplicate_2 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[12]~_Duplicate_2 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[13]~_Duplicate_2 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[14]~_Duplicate_2 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[15]~_Duplicate_2 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[16]~_Duplicate_2 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[17]~_Duplicate_2 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[18]~_Duplicate_2 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[19]~_Duplicate_2 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[1]~_Duplicate_2  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[20]~_Duplicate_2 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[21]~_Duplicate_2 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[22]~_Duplicate_2 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[23]~_Duplicate_2 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[24]~_Duplicate_2 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[25]~_Duplicate_2 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[26]~_Duplicate_2 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[27]~_Duplicate_2 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[28]~_Duplicate_2 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[29]~_Duplicate_2 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[2]~_Duplicate_2  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[30]~_Duplicate_2 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[31]~_Duplicate_2 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[3]~_Duplicate_2  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[4]~_Duplicate_2  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[5]~_Duplicate_2  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[6]~_Duplicate_2  ;
+--------+--------------+----------------+------------+----------------------------------+------------+-------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'spi_sck'                                                                                                                                                         ;
+--------+--------------+----------------+------------+---------+------------+---------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock   ; Clock Edge ; Target                                                                                                                          ;
+--------+--------------+----------------+------------+---------+------------+---------------------------------------------------------------------------------------------------------------------------------+
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[0]                           ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[10]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[11]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[12]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[13]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[14]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[15]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[16]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[17]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[18]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[19]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[1]                           ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[20]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[21]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[22]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[23]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[24]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[25]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[26]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[27]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[28]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[29]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[2]                           ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[30]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[31]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[32]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[33]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[34]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[35]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[36]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[37]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[38]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[39]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[3]                           ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[40]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[41]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[42]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[43]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[44]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[45]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[46]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[47]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[4]                           ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[5]                           ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[6]                           ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[7]                           ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[8]                           ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[9]                           ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|ram_block7a0~portb_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|ram_block7a12~portb_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|ram_block7a16~portb_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|ram_block7a20~portb_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|ram_block7a24~portb_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|ram_block7a28~portb_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|ram_block7a32~portb_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|ram_block7a36~portb_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|ram_block7a40~portb_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|ram_block7a44~portb_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|ram_block7a4~portb_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|ram_block7a8~portb_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a0~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a0~porta_datain_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a0~porta_we_reg        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a12~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a12~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a12~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a16~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a16~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a16~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a20~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a20~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a20~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a24~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a24~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a24~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a28~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a28~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a28~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a4~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a4~porta_datain_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a4~porta_we_reg        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a8~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a8~porta_datain_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a8~porta_we_reg        ;
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; spi_sck ; Rise       ; spi_sck                                                                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a0                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a1                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a10                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a11                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a2                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a3                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a4                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a5                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a6                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a7                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a8                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a9                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|parity2                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|sub_parity3a[0]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|sub_parity3a[1]               ;
+--------+--------------+----------------+------------+---------+------------+---------------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk_10mhz'                                                                                 ;
+--------+--------------+----------------+-----------------+-----------+------------+----------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock     ; Clock Edge ; Target                                             ;
+--------+--------------+----------------+-----------------+-----------+------------+----------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk_10mhz ; Rise       ; clk_10mhz                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut1_pc[0]                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut1_pc[1]                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut1_pc[2]                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut1_pc[3]                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut1_pc[4]                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut1_pc[5]                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_bitcount[0]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_bitcount[1]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_bitcount[2]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_bitcount[3]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[0]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[10]                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[11]                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[12]                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[13]                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[14]                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[15]                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[1]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[2]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[3]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[4]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[5]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[6]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[7]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[8]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[9]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_state.1                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|sclk                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|sen_n                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; counter[0]                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; counter[10]                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; counter[11]                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; counter[12]                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; counter[13]                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; counter[14]                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; counter[15]                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; counter[16]                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; counter[17]                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; counter[18]                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; counter[19]                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; counter[1]                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; counter[20]                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; counter[21]                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; counter[22]                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; counter[23]                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; counter[2]                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; counter[3]                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; counter[4]                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; counter[5]                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; counter[6]                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; counter[7]                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; counter[8]                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; counter[9]                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; filter:filter_inst|selected_filter[0]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; filter:filter_inst|selected_filter[1]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; filter:filter_inst|selected_filter[2]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; filter:filter_inst|selected_filter[3]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; filter:filter_inst|selected_filter[4]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; filter:filter_inst|selected_filter[5]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; filter:filter_inst|selected_filter[6]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; prev_gain[0]                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; prev_gain[1]                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; prev_gain[2]                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; prev_gain[3]                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; prev_gain[4]                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; prev_gain[5]                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[10] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[11] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[12] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[13] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[14] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[15] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[16] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[17] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[18] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[19] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[20] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[21] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[22] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[23] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[7]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[8]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[9]  ;
; 0.253  ; 0.441        ; 0.188          ; Low Pulse Width ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut1_pc[0]                      ;
; 0.253  ; 0.441        ; 0.188          ; Low Pulse Width ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut1_pc[1]                      ;
; 0.253  ; 0.441        ; 0.188          ; Low Pulse Width ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut1_pc[2]                      ;
; 0.253  ; 0.441        ; 0.188          ; Low Pulse Width ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut1_pc[3]                      ;
; 0.253  ; 0.441        ; 0.188          ; Low Pulse Width ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut1_pc[4]                      ;
; 0.253  ; 0.441        ; 0.188          ; Low Pulse Width ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut1_pc[5]                      ;
; 0.253  ; 0.441        ; 0.188          ; Low Pulse Width ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[11]                   ;
; 0.253  ; 0.441        ; 0.188          ; Low Pulse Width ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[12]                   ;
+--------+--------------+----------------+-----------------+-----------+------------+----------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                         ;
+------------------+----------------------------------+-------+-------+------------+----------------------------------+
; Data Port        ; Clock Port                       ; Rise  ; Fall  ; Clock Edge ; Clock Reference                  ;
+------------------+----------------------------------+-------+-------+------------+----------------------------------+
; ad9866_adio[*]   ; ad9866_clk                       ; 1.927 ; 2.220 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[0]  ; ad9866_clk                       ; 1.866 ; 2.204 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[1]  ; ad9866_clk                       ; 0.131 ; 0.453 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[2]  ; ad9866_clk                       ; 0.161 ; 0.483 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[3]  ; ad9866_clk                       ; 1.116 ; 1.400 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[4]  ; ad9866_clk                       ; 1.049 ; 1.344 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[5]  ; ad9866_clk                       ; 1.145 ; 1.447 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[6]  ; ad9866_clk                       ; 1.497 ; 1.766 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[7]  ; ad9866_clk                       ; 1.240 ; 1.491 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[8]  ; ad9866_clk                       ; 1.200 ; 1.387 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[9]  ; ad9866_clk                       ; 1.866 ; 2.090 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[10] ; ad9866_clk                       ; 1.652 ; 1.958 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[11] ; ad9866_clk                       ; 1.927 ; 2.220 ; Rise       ; ad9866_clk                       ;
; ptt_in           ; ad9866_clk                       ; 3.083 ; 3.353 ; Rise       ; ad9866_clk                       ;
; ptt_in           ; ad9866_clk                       ; 2.495 ; 2.744 ; Fall       ; ad9866_clk                       ;
; ad9866_sdo       ; clk_10mhz                        ; 2.716 ; 3.067 ; Rise       ; clk_10mhz                        ;
; ptt_in           ; spi_sck                          ; 5.010 ; 5.078 ; Rise       ; spi_sck                          ;
; spi_ce[*]        ; spi_sck                          ; 4.966 ; 5.340 ; Rise       ; spi_sck                          ;
;  spi_ce[0]       ; spi_sck                          ; 4.966 ; 5.340 ; Rise       ; spi_sck                          ;
; spi_mosi         ; spi_sck                          ; 2.619 ; 2.874 ; Rise       ; spi_sck                          ;
; spi_ce[*]        ; spi_sck                          ; 2.857 ; 3.088 ; Fall       ; spi_sck                          ;
;  spi_ce[0]       ; spi_sck                          ; 2.857 ; 3.088 ; Fall       ; spi_sck                          ;
; ptt_in           ; spi_slave:spi_slave_rx_inst|done ; 3.148 ; 3.331 ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
+------------------+----------------------------------+-------+-------+------------+----------------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                            ;
+------------------+----------------------------------+--------+--------+------------+----------------------------------+
; Data Port        ; Clock Port                       ; Rise   ; Fall   ; Clock Edge ; Clock Reference                  ;
+------------------+----------------------------------+--------+--------+------------+----------------------------------+
; ad9866_adio[*]   ; ad9866_clk                       ; 0.375  ; 0.078  ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[0]  ; ad9866_clk                       ; -1.323 ; -1.647 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[1]  ; ad9866_clk                       ; 0.375  ; 0.078  ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[2]  ; ad9866_clk                       ; 0.343  ; 0.045  ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[3]  ; ad9866_clk                       ; -0.621 ; -0.882 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[4]  ; ad9866_clk                       ; -0.513 ; -0.784 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[5]  ; ad9866_clk                       ; -0.649 ; -0.927 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[6]  ; ad9866_clk                       ; -0.987 ; -1.233 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[7]  ; ad9866_clk                       ; -0.689 ; -0.917 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[8]  ; ad9866_clk                       ; -0.654 ; -0.821 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[9]  ; ad9866_clk                       ; -1.350 ; -1.553 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[10] ; ad9866_clk                       ; -1.090 ; -1.373 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[11] ; ad9866_clk                       ; -1.398 ; -1.669 ; Rise       ; ad9866_clk                       ;
; ptt_in           ; ad9866_clk                       ; -1.193 ; -1.458 ; Rise       ; ad9866_clk                       ;
; ptt_in           ; ad9866_clk                       ; -1.170 ; -1.483 ; Fall       ; ad9866_clk                       ;
; ad9866_sdo       ; clk_10mhz                        ; -2.184 ; -2.524 ; Rise       ; clk_10mhz                        ;
; ptt_in           ; spi_sck                          ; -3.274 ; -3.374 ; Rise       ; spi_sck                          ;
; spi_ce[*]        ; spi_sck                          ; -0.580 ; -0.892 ; Rise       ; spi_sck                          ;
;  spi_ce[0]       ; spi_sck                          ; -0.580 ; -0.892 ; Rise       ; spi_sck                          ;
; spi_mosi         ; spi_sck                          ; -0.838 ; -1.127 ; Rise       ; spi_sck                          ;
; spi_ce[*]        ; spi_sck                          ; -1.792 ; -2.048 ; Fall       ; spi_sck                          ;
;  spi_ce[0]       ; spi_sck                          ; -1.792 ; -2.048 ; Fall       ; spi_sck                          ;
; ptt_in           ; spi_slave:spi_slave_rx_inst|done ; -1.097 ; -1.379 ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
+------------------+----------------------------------+--------+--------+------------+----------------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                 ;
+------------------+----------------------------------+--------+--------+------------+----------------------------------+
; Data Port        ; Clock Port                       ; Rise   ; Fall   ; Clock Edge ; Clock Reference                  ;
+------------------+----------------------------------+--------+--------+------------+----------------------------------+
; DEBUG_LED4       ; ad9866_clk                       ; 9.404  ; 9.269  ; Rise       ; ad9866_clk                       ;
; ad9866_pga[*]    ; ad9866_clk                       ; 14.241 ; 14.071 ; Rise       ; ad9866_clk                       ;
;  ad9866_pga[0]   ; ad9866_clk                       ; 10.473 ; 10.252 ; Rise       ; ad9866_clk                       ;
;  ad9866_pga[1]   ; ad9866_clk                       ; 10.639 ; 10.465 ; Rise       ; ad9866_clk                       ;
;  ad9866_pga[2]   ; ad9866_clk                       ; 11.178 ; 10.773 ; Rise       ; ad9866_clk                       ;
;  ad9866_pga[3]   ; ad9866_clk                       ; 14.241 ; 14.071 ; Rise       ; ad9866_clk                       ;
;  ad9866_pga[4]   ; ad9866_clk                       ; 10.390 ; 10.151 ; Rise       ; ad9866_clk                       ;
;  ad9866_pga[5]   ; ad9866_clk                       ; 9.849  ; 9.756  ; Rise       ; ad9866_clk                       ;
; ad9866_rxclk     ; ad9866_clk                       ; 6.703  ; 6.995  ; Rise       ; ad9866_clk                       ;
; ad9866_txclk     ; ad9866_clk                       ; 6.703  ; 6.995  ; Rise       ; ad9866_clk                       ;
; rxFIFOEmpty      ; ad9866_clk                       ; 12.867 ; 13.192 ; Rise       ; ad9866_clk                       ;
; txFIFOFull       ; ad9866_clk                       ; 12.117 ; 12.459 ; Rise       ; ad9866_clk                       ;
; ad9866_adio[*]   ; ad9866_clk                       ; 11.205 ; 11.407 ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[0]  ; ad9866_clk                       ; 7.733  ; 7.716  ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[1]  ; ad9866_clk                       ; 8.157  ; 8.052  ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[2]  ; ad9866_clk                       ; 8.795  ; 8.612  ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[3]  ; ad9866_clk                       ; 8.186  ; 8.116  ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[4]  ; ad9866_clk                       ; 8.567  ; 8.493  ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[5]  ; ad9866_clk                       ; 8.537  ; 8.474  ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[6]  ; ad9866_clk                       ; 8.563  ; 8.438  ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[7]  ; ad9866_clk                       ; 8.687  ; 8.578  ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[8]  ; ad9866_clk                       ; 8.893  ; 8.787  ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[9]  ; ad9866_clk                       ; 8.810  ; 8.630  ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[10] ; ad9866_clk                       ; 11.205 ; 11.407 ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[11] ; ad9866_clk                       ; 9.646  ; 9.457  ; Fall       ; ad9866_clk                       ;
; ad9866_rxclk     ; ad9866_clk                       ; 6.703  ; 6.995  ; Fall       ; ad9866_clk                       ;
; ad9866_txclk     ; ad9866_clk                       ; 6.703  ; 6.995  ; Fall       ; ad9866_clk                       ;
; DEBUG_LED1       ; clk_10mhz                        ; 8.115  ; 7.869  ; Rise       ; clk_10mhz                        ;
; DEBUG_LED2       ; clk_10mhz                        ; 8.359  ; 8.067  ; Rise       ; clk_10mhz                        ;
; ad9866_rst_n     ; clk_10mhz                        ; 7.119  ; 6.979  ; Rise       ; clk_10mhz                        ;
; ad9866_sclk      ; clk_10mhz                        ; 8.541  ; 8.412  ; Rise       ; clk_10mhz                        ;
; ad9866_sdio      ; clk_10mhz                        ; 8.714  ; 8.376  ; Rise       ; clk_10mhz                        ;
; ad9866_sen_n     ; clk_10mhz                        ; 11.233 ; 11.220 ; Rise       ; clk_10mhz                        ;
; filter[*]        ; clk_10mhz                        ; 12.279 ; 12.386 ; Rise       ; clk_10mhz                        ;
;  filter[0]       ; clk_10mhz                        ; 8.350  ; 8.156  ; Rise       ; clk_10mhz                        ;
;  filter[1]       ; clk_10mhz                        ; 7.598  ; 7.510  ; Rise       ; clk_10mhz                        ;
;  filter[2]       ; clk_10mhz                        ; 7.594  ; 7.486  ; Rise       ; clk_10mhz                        ;
;  filter[3]       ; clk_10mhz                        ; 12.279 ; 12.386 ; Rise       ; clk_10mhz                        ;
;  filter[4]       ; clk_10mhz                        ; 8.550  ; 8.416  ; Rise       ; clk_10mhz                        ;
;  filter[5]       ; clk_10mhz                        ; 9.706  ; 9.512  ; Rise       ; clk_10mhz                        ;
;  filter[6]       ; clk_10mhz                        ; 9.191  ; 8.854  ; Rise       ; clk_10mhz                        ;
; spi_miso         ; spi_sck                          ; 10.920 ; 11.020 ; Fall       ; spi_sck                          ;
; DEBUG_LED3       ; spi_slave:spi_slave_rx_inst|done ; 13.265 ; 12.651 ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
; ad9866_pga[*]    ; spi_slave:spi_slave_rx_inst|done ; 14.564 ; 14.422 ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
;  ad9866_pga[0]   ; spi_slave:spi_slave_rx_inst|done ; 10.255 ; 10.097 ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
;  ad9866_pga[1]   ; spi_slave:spi_slave_rx_inst|done ; 11.276 ; 11.204 ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
;  ad9866_pga[2]   ; spi_slave:spi_slave_rx_inst|done ; 11.440 ; 11.198 ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
;  ad9866_pga[3]   ; spi_slave:spi_slave_rx_inst|done ; 14.564 ; 14.422 ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
;  ad9866_pga[4]   ; spi_slave:spi_slave_rx_inst|done ; 11.018 ; 10.877 ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
;  ad9866_pga[5]   ; spi_slave:spi_slave_rx_inst|done ; 10.728 ; 10.603 ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
+------------------+----------------------------------+--------+--------+------------+----------------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                         ;
+------------------+----------------------------------+--------+--------+------------+----------------------------------+
; Data Port        ; Clock Port                       ; Rise   ; Fall   ; Clock Edge ; Clock Reference                  ;
+------------------+----------------------------------+--------+--------+------------+----------------------------------+
; DEBUG_LED4       ; ad9866_clk                       ; 8.818  ; 8.639  ; Rise       ; ad9866_clk                       ;
; ad9866_pga[*]    ; ad9866_clk                       ; 9.499  ; 9.392  ; Rise       ; ad9866_clk                       ;
;  ad9866_pga[0]   ; ad9866_clk                       ; 10.139 ; 9.917  ; Rise       ; ad9866_clk                       ;
;  ad9866_pga[1]   ; ad9866_clk                       ; 10.321 ; 10.152 ; Rise       ; ad9866_clk                       ;
;  ad9866_pga[2]   ; ad9866_clk                       ; 10.839 ; 10.448 ; Rise       ; ad9866_clk                       ;
;  ad9866_pga[3]   ; ad9866_clk                       ; 13.827 ; 13.657 ; Rise       ; ad9866_clk                       ;
;  ad9866_pga[4]   ; ad9866_clk                       ; 10.084 ; 9.851  ; Rise       ; ad9866_clk                       ;
;  ad9866_pga[5]   ; ad9866_clk                       ; 9.499  ; 9.392  ; Rise       ; ad9866_clk                       ;
; ad9866_rxclk     ; ad9866_clk                       ; 6.552  ; 6.834  ; Rise       ; ad9866_clk                       ;
; ad9866_txclk     ; ad9866_clk                       ; 6.552  ; 6.834  ; Rise       ; ad9866_clk                       ;
; rxFIFOEmpty      ; ad9866_clk                       ; 9.775  ; 10.054 ; Rise       ; ad9866_clk                       ;
; txFIFOFull       ; ad9866_clk                       ; 9.795  ; 10.160 ; Rise       ; ad9866_clk                       ;
; ad9866_adio[*]   ; ad9866_clk                       ; 7.542  ; 7.525  ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[0]  ; ad9866_clk                       ; 7.542  ; 7.525  ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[1]  ; ad9866_clk                       ; 7.948  ; 7.847  ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[2]  ; ad9866_clk                       ; 8.561  ; 8.384  ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[3]  ; ad9866_clk                       ; 7.977  ; 7.909  ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[4]  ; ad9866_clk                       ; 8.343  ; 8.271  ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[5]  ; ad9866_clk                       ; 8.314  ; 8.253  ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[6]  ; ad9866_clk                       ; 8.331  ; 8.211  ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[7]  ; ad9866_clk                       ; 8.458  ; 8.353  ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[8]  ; ad9866_clk                       ; 8.656  ; 8.554  ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[9]  ; ad9866_clk                       ; 8.569  ; 8.395  ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[10] ; ad9866_clk                       ; 10.979 ; 11.180 ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[11] ; ad9866_clk                       ; 9.379  ; 9.198  ; Fall       ; ad9866_clk                       ;
; ad9866_rxclk     ; ad9866_clk                       ; 6.552  ; 6.834  ; Fall       ; ad9866_clk                       ;
; ad9866_txclk     ; ad9866_clk                       ; 6.552  ; 6.834  ; Fall       ; ad9866_clk                       ;
; DEBUG_LED1       ; clk_10mhz                        ; 7.908  ; 7.667  ; Rise       ; clk_10mhz                        ;
; DEBUG_LED2       ; clk_10mhz                        ; 8.142  ; 7.857  ; Rise       ; clk_10mhz                        ;
; ad9866_rst_n     ; clk_10mhz                        ; 6.950  ; 6.815  ; Rise       ; clk_10mhz                        ;
; ad9866_sclk      ; clk_10mhz                        ; 8.316  ; 8.190  ; Rise       ; clk_10mhz                        ;
; ad9866_sdio      ; clk_10mhz                        ; 8.482  ; 8.156  ; Rise       ; clk_10mhz                        ;
; ad9866_sen_n     ; clk_10mhz                        ; 11.016 ; 10.996 ; Rise       ; clk_10mhz                        ;
; filter[*]        ; clk_10mhz                        ; 7.406  ; 7.301  ; Rise       ; clk_10mhz                        ;
;  filter[0]       ; clk_10mhz                        ; 8.132  ; 7.944  ; Rise       ; clk_10mhz                        ;
;  filter[1]       ; clk_10mhz                        ; 7.410  ; 7.324  ; Rise       ; clk_10mhz                        ;
;  filter[2]       ; clk_10mhz                        ; 7.406  ; 7.301  ; Rise       ; clk_10mhz                        ;
;  filter[3]       ; clk_10mhz                        ; 12.014 ; 12.124 ; Rise       ; clk_10mhz                        ;
;  filter[4]       ; clk_10mhz                        ; 8.324  ; 8.194  ; Rise       ; clk_10mhz                        ;
;  filter[5]       ; clk_10mhz                        ; 9.433  ; 9.245  ; Rise       ; clk_10mhz                        ;
;  filter[6]       ; clk_10mhz                        ; 8.939  ; 8.613  ; Rise       ; clk_10mhz                        ;
; spi_miso         ; spi_sck                          ; 10.706 ; 10.809 ; Fall       ; spi_sck                          ;
; DEBUG_LED3       ; spi_slave:spi_slave_rx_inst|done ; 9.308  ; 8.976  ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
; ad9866_pga[*]    ; spi_slave:spi_slave_rx_inst|done ; 9.497  ; 9.292  ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
;  ad9866_pga[0]   ; spi_slave:spi_slave_rx_inst|done ; 9.497  ; 9.292  ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
;  ad9866_pga[1]   ; spi_slave:spi_slave_rx_inst|done ; 10.007 ; 9.793  ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
;  ad9866_pga[2]   ; spi_slave:spi_slave_rx_inst|done ; 10.165 ; 9.790  ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
;  ad9866_pga[3]   ; spi_slave:spi_slave_rx_inst|done ; 13.012 ; 12.731 ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
;  ad9866_pga[4]   ; spi_slave:spi_slave_rx_inst|done ; 10.247 ; 10.052 ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
;  ad9866_pga[5]   ; spi_slave:spi_slave_rx_inst|done ; 10.068 ; 9.910  ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
+------------------+----------------------------------+--------+--------+------------+----------------------------------+


+------------------------------------------------------------------+
; Propagation Delay                                                ;
+------------+-----------------+--------+--------+--------+--------+
; Input Port ; Output Port     ; RR     ; RF     ; FR     ; FF     ;
+------------+-----------------+--------+--------+--------+--------+
; ptt_in     ; DEBUG_LED4      ; 11.159 ; 10.917 ; 11.425 ; 11.226 ;
; ptt_in     ; ad9866_adio[0]  ; 8.878  ; 8.494  ; 9.063  ; 8.679  ;
; ptt_in     ; ad9866_adio[1]  ; 9.253  ; 8.869  ; 9.419  ; 9.035  ;
; ptt_in     ; ad9866_adio[2]  ; 9.264  ; 8.880  ; 9.425  ; 9.041  ;
; ptt_in     ; ad9866_adio[3]  ; 9.264  ; 8.880  ; 9.425  ; 9.041  ;
; ptt_in     ; ad9866_adio[4]  ; 9.622  ; 9.238  ; 9.780  ; 9.396  ;
; ptt_in     ; ad9866_adio[5]  ; 9.622  ; 9.238  ; 9.780  ; 9.396  ;
; ptt_in     ; ad9866_adio[6]  ; 10.041 ; 9.657  ; 10.174 ; 9.790  ;
; ptt_in     ; ad9866_adio[7]  ; 10.041 ; 9.657  ; 10.174 ; 9.790  ;
; ptt_in     ; ad9866_adio[8]  ; 10.062 ; 9.678  ; 10.187 ; 9.803  ;
; ptt_in     ; ad9866_adio[9]  ; 10.062 ; 9.678  ; 10.187 ; 9.803  ;
; ptt_in     ; ad9866_adio[10] ; 10.015 ; 9.631  ; 10.152 ; 9.768  ;
; ptt_in     ; ad9866_adio[11] ; 10.748 ; 10.364 ; 10.822 ; 10.438 ;
; ptt_in     ; ad9866_rxen     ;        ; 11.227 ; 11.617 ;        ;
; ptt_in     ; ad9866_txen     ; 8.643  ;        ;        ; 8.829  ;
; ptt_in     ; ptt_out         ; 7.925  ;        ;        ; 8.075  ;
; spi_ce[0]  ; spi_miso        ; 7.618  ; 7.234  ; 7.780  ; 7.396  ;
+------------+-----------------+--------+--------+--------+--------+


+------------------------------------------------------------------+
; Minimum Propagation Delay                                        ;
+------------+-----------------+--------+--------+--------+--------+
; Input Port ; Output Port     ; RR     ; RF     ; FR     ; FF     ;
+------------+-----------------+--------+--------+--------+--------+
; ptt_in     ; DEBUG_LED4      ; 10.837 ; 10.601 ; 11.092 ; 10.897 ;
; ptt_in     ; ad9866_adio[0]  ; 8.555  ; 8.187  ; 8.733  ; 8.365  ;
; ptt_in     ; ad9866_adio[1]  ; 8.915  ; 8.547  ; 9.074  ; 8.706  ;
; ptt_in     ; ad9866_adio[2]  ; 8.925  ; 8.557  ; 9.079  ; 8.711  ;
; ptt_in     ; ad9866_adio[3]  ; 8.925  ; 8.557  ; 9.079  ; 8.711  ;
; ptt_in     ; ad9866_adio[4]  ; 9.270  ; 8.902  ; 9.421  ; 9.053  ;
; ptt_in     ; ad9866_adio[5]  ; 9.270  ; 8.902  ; 9.421  ; 9.053  ;
; ptt_in     ; ad9866_adio[6]  ; 9.672  ; 9.304  ; 9.799  ; 9.431  ;
; ptt_in     ; ad9866_adio[7]  ; 9.672  ; 9.304  ; 9.799  ; 9.431  ;
; ptt_in     ; ad9866_adio[8]  ; 9.692  ; 9.324  ; 9.812  ; 9.444  ;
; ptt_in     ; ad9866_adio[9]  ; 9.692  ; 9.324  ; 9.812  ; 9.444  ;
; ptt_in     ; ad9866_adio[10] ; 9.647  ; 9.279  ; 9.778  ; 9.410  ;
; ptt_in     ; ad9866_adio[11] ; 10.351 ; 9.983  ; 10.421 ; 10.053 ;
; ptt_in     ; ad9866_rxen     ;        ; 11.010 ; 11.391 ;        ;
; ptt_in     ; ad9866_txen     ; 8.426  ;        ;        ; 8.603  ;
; ptt_in     ; ptt_out         ; 7.732  ;        ;        ; 7.874  ;
; spi_ce[0]  ; spi_miso        ; 7.340  ; 6.972  ; 7.500  ; 7.132  ;
+------------+-----------------+--------+--------+--------+--------+


----------------
; MTBF Summary ;
----------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Synchronizer Summary                                                                                                                                                                                                                                                                                    ;
+-------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------+-------------------------+----------------------+-------------------------+
; Source Node                                                                               ; Synchronization Node                                                                                                             ; Worst-Case MTBF (Years) ; Typical MTBF (Years) ; Included in Design MTBF ;
+-------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------+-------------------------+----------------------+-------------------------+
; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[9]  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[9]  ; Not Calculated          ; Not Calculated       ; Yes                     ;
; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[0]  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[0]  ; Not Calculated          ; Not Calculated       ; Yes                     ;
; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[3]  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[3]  ; Not Calculated          ; Not Calculated       ; Yes                     ;
; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[6]  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[6]  ; Not Calculated          ; Not Calculated       ; Yes                     ;
; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[10] ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[10] ; Not Calculated          ; Not Calculated       ; Yes                     ;
; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[2]  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[2]  ; Not Calculated          ; Not Calculated       ; Yes                     ;
; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[4]  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[4]  ; Not Calculated          ; Not Calculated       ; Yes                     ;
; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[1]  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[1]  ; Not Calculated          ; Not Calculated       ; Yes                     ;
; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[5]  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[5]  ; Not Calculated          ; Not Calculated       ; Yes                     ;
; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[11] ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[11] ; Not Calculated          ; Not Calculated       ; Yes                     ;
; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[7]  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[7]  ; Not Calculated          ; Not Calculated       ; Yes                     ;
; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[8]  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[8]  ; Not Calculated          ; Not Calculated       ; Yes                     ;
; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[2]          ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[2]  ; Not Calculated          ; Not Calculated       ; Yes                     ;
; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[0]          ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[0]  ; Not Calculated          ; Not Calculated       ; Yes                     ;
; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[10]         ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[10] ; Not Calculated          ; Not Calculated       ; Yes                     ;
; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[8]          ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[8]  ; Not Calculated          ; Not Calculated       ; Yes                     ;
; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[6]          ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[6]  ; Not Calculated          ; Not Calculated       ; Yes                     ;
; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[4]          ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[4]  ; Not Calculated          ; Not Calculated       ; Yes                     ;
; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[11]         ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[11] ; Not Calculated          ; Not Calculated       ; Yes                     ;
; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[3]          ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[3]  ; Not Calculated          ; Not Calculated       ; Yes                     ;
; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[1]          ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[1]  ; Not Calculated          ; Not Calculated       ; Yes                     ;
; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[9]          ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[9]  ; Not Calculated          ; Not Calculated       ; Yes                     ;
; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[5]          ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[5]  ; Not Calculated          ; Not Calculated       ; Yes                     ;
; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[7]          ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[7]  ; Not Calculated          ; Not Calculated       ; Yes                     ;
+-------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------+-------------------------+----------------------+-------------------------+


Synchronizer Chain #1: Worst-Case MTBF is Not Calculated
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                           ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[9]                                        ;
; Synchronization Node    ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[9] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                  ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                  ;
; Included in Design MTBF ; Yes                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                         ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                         ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                            ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                          ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                             ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                     ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                     ; -6.010         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                        ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                     ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                         ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                            ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                      ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                              ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[9]                                        ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                        ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[9] ;                ;              ;                  ; -0.579       ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[9] ;                ;              ;                  ; -5.431       ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #2: Worst-Case MTBF is Not Calculated
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                           ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[0]                                        ;
; Synchronization Node    ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[0] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                  ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                  ;
; Included in Design MTBF ; Yes                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                         ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                         ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                            ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                          ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                             ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                     ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                     ; -5.800         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                        ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                     ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                         ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                            ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                      ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                              ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[0]                                        ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                        ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[0] ;                ;              ;                  ; -0.126       ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[0] ;                ;              ;                  ; -5.674       ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #3: Worst-Case MTBF is Not Calculated
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                           ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[3]                                        ;
; Synchronization Node    ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[3] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                  ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                  ;
; Included in Design MTBF ; Yes                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                         ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                         ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                            ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                          ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                             ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                     ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                     ; -5.782         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                        ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                     ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                         ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                            ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                      ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                              ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[3]                                        ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                        ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[3] ;                ;              ;                  ; 0.082        ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[3] ;                ;              ;                  ; -5.864       ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #4: Worst-Case MTBF is Not Calculated
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                           ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[6]                                        ;
; Synchronization Node    ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[6] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                  ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                  ;
; Included in Design MTBF ; Yes                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                         ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                         ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                            ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                          ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                             ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                     ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                     ; -5.729         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                        ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                     ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                         ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                            ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                      ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                              ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[6]                                        ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                        ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[6] ;                ;              ;                  ; -0.469       ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[6] ;                ;              ;                  ; -5.260       ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #5: Worst-Case MTBF is Not Calculated
===============================================================================
+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                              ;
+-------------------------+----------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                            ;
+-------------------------+----------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[10]                                        ;
; Synchronization Node    ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[10] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                   ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                   ;
; Included in Design MTBF ; Yes                                                                                                                              ;
+-------------------------+----------------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                          ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                          ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                             ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                           ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                              ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                      ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                      ; -5.611         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                         ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                      ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                          ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                             ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                       ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                               ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[10]                                        ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                         ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[10] ;                ;              ;                  ; -0.802       ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[10] ;                ;              ;                  ; -4.809       ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #6: Worst-Case MTBF is Not Calculated
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                           ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[2]                                        ;
; Synchronization Node    ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[2] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                  ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                  ;
; Included in Design MTBF ; Yes                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                         ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                         ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                            ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                          ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                             ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                     ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                     ; -5.590         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                        ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                     ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                         ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                            ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                      ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                              ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[2]                                        ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                        ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[2] ;                ;              ;                  ; -0.125       ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[2] ;                ;              ;                  ; -5.465       ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #7: Worst-Case MTBF is Not Calculated
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                           ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[4]                                        ;
; Synchronization Node    ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[4] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                  ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                  ;
; Included in Design MTBF ; Yes                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                         ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                         ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                            ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                          ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                             ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                     ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                     ; -5.462         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                        ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                     ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                         ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                            ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                      ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                              ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[4]                                        ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                        ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[4] ;                ;              ;                  ; 0.084        ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[4] ;                ;              ;                  ; -5.546       ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #8: Worst-Case MTBF is Not Calculated
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                           ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[1]                                        ;
; Synchronization Node    ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[1] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                  ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                  ;
; Included in Design MTBF ; Yes                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                         ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                         ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                            ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                          ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                             ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                     ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                     ; -5.401         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                        ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                     ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                         ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                            ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                      ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                              ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[1]                                        ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                        ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[1] ;                ;              ;                  ; -0.125       ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[1] ;                ;              ;                  ; -5.276       ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #9: Worst-Case MTBF is Not Calculated
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                           ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[5]                                        ;
; Synchronization Node    ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[5] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                  ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                  ;
; Included in Design MTBF ; Yes                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                         ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                         ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                            ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                          ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                             ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                     ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                     ; -5.343         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                        ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                     ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                         ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                            ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                      ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                              ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[5]                                        ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                        ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[5] ;                ;              ;                  ; -0.126       ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[5] ;                ;              ;                  ; -5.217       ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #10: Worst-Case MTBF is Not Calculated
===============================================================================
+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                              ;
+-------------------------+----------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                            ;
+-------------------------+----------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[11]                                        ;
; Synchronization Node    ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[11] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                   ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                   ;
; Included in Design MTBF ; Yes                                                                                                                              ;
+-------------------------+----------------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                          ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                          ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                             ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                           ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                              ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                      ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                      ; -5.248         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                         ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                      ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                          ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                             ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                       ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                               ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[11]                                        ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                         ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[11] ;                ;              ;                  ; -0.450       ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[11] ;                ;              ;                  ; -4.798       ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #11: Worst-Case MTBF is Not Calculated
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                           ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[7]                                        ;
; Synchronization Node    ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[7] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                  ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                  ;
; Included in Design MTBF ; Yes                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                         ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                         ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                            ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                          ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                             ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                     ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                     ; -5.153         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                        ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                     ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                         ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                            ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                      ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                              ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[7]                                        ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                        ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[7] ;                ;              ;                  ; 0.084        ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[7] ;                ;              ;                  ; -5.237       ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #12: Worst-Case MTBF is Not Calculated
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                           ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[8]                                        ;
; Synchronization Node    ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[8] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                  ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                  ;
; Included in Design MTBF ; Yes                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                         ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                         ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                            ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                          ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                             ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                     ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                     ; -4.968         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                        ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                     ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                         ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                            ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                      ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                              ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[8]                                        ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                        ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[8] ;                ;              ;                  ; 0.083        ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[8] ;                ;              ;                  ; -5.051       ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #13: Worst-Case MTBF is Not Calculated
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                           ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[2]                                                ;
; Synchronization Node    ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[2] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                  ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                  ;
; Included in Design MTBF ; Yes                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                          ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                          ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                             ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                           ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                              ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                      ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                      ; -0.130         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                         ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                      ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                          ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                             ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                       ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                               ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[2]                                                 ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                         ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[2]  ;                ;              ;                  ; -0.130       ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[2] ;                ;              ;                  ; n/a          ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #14: Worst-Case MTBF is Not Calculated
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                           ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[0]                                                ;
; Synchronization Node    ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[0] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                  ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                  ;
; Included in Design MTBF ; Yes                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                          ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                          ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                             ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                           ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                              ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                      ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                      ; -0.129         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                         ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                      ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                          ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                             ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                       ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                               ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[0]                                                 ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                         ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[0]  ;                ;              ;                  ; -0.129       ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[0] ;                ;              ;                  ; n/a          ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #15: Worst-Case MTBF is Not Calculated
===============================================================================
+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                              ;
+-------------------------+----------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                            ;
+-------------------------+----------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[10]                                                ;
; Synchronization Node    ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[10] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                   ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                   ;
; Included in Design MTBF ; Yes                                                                                                                              ;
+-------------------------+----------------------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                           ;
+------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                           ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                              ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                            ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                               ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                       ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                       ; -0.128         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                          ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                       ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                           ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                              ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                        ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                                ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[10]                                                 ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                          ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[10]  ;                ;              ;                  ; -0.128       ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[10] ;                ;              ;                  ; n/a          ;
+------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #16: Worst-Case MTBF is Not Calculated
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                           ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[8]                                                ;
; Synchronization Node    ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[8] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                  ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                  ;
; Included in Design MTBF ; Yes                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                          ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                          ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                             ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                           ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                              ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                      ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                      ; -0.128         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                         ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                      ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                          ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                             ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                       ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                               ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[8]                                                 ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                         ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[8]  ;                ;              ;                  ; -0.128       ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[8] ;                ;              ;                  ; n/a          ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #17: Worst-Case MTBF is Not Calculated
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                           ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[6]                                                ;
; Synchronization Node    ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[6] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                  ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                  ;
; Included in Design MTBF ; Yes                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                          ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                          ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                             ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                           ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                              ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                      ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                      ; -0.128         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                         ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                      ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                          ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                             ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                       ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                               ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[6]                                                 ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                         ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[6]  ;                ;              ;                  ; -0.128       ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[6] ;                ;              ;                  ; n/a          ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #18: Worst-Case MTBF is Not Calculated
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                           ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[4]                                                ;
; Synchronization Node    ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[4] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                  ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                  ;
; Included in Design MTBF ; Yes                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                          ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                          ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                             ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                           ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                              ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                      ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                      ; -0.127         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                         ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                      ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                          ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                             ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                       ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                               ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[4]                                                 ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                         ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[4]  ;                ;              ;                  ; -0.127       ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[4] ;                ;              ;                  ; n/a          ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #19: Worst-Case MTBF is Not Calculated
===============================================================================
+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                              ;
+-------------------------+----------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                            ;
+-------------------------+----------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[11]                                                ;
; Synchronization Node    ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[11] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                   ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                   ;
; Included in Design MTBF ; Yes                                                                                                                              ;
+-------------------------+----------------------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                           ;
+------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                           ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                              ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                            ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                               ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                       ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                       ; 0.081          ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                          ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                       ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                           ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                              ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                        ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                                ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[11]                                                 ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                          ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[11]  ;                ;              ;                  ; 0.081        ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[11] ;                ;              ;                  ; n/a          ;
+------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #20: Worst-Case MTBF is Not Calculated
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                           ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[3]                                                ;
; Synchronization Node    ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[3] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                  ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                  ;
; Included in Design MTBF ; Yes                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                          ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                          ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                             ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                           ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                              ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                      ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                      ; 0.081          ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                         ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                      ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                          ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                             ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                       ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                               ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[3]                                                 ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                         ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[3]  ;                ;              ;                  ; 0.081        ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[3] ;                ;              ;                  ; n/a          ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #21: Worst-Case MTBF is Not Calculated
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                           ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[1]                                                ;
; Synchronization Node    ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[1] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                  ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                  ;
; Included in Design MTBF ; Yes                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                          ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                          ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                             ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                           ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                              ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                      ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                      ; 0.081          ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                         ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                      ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                          ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                             ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                       ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                               ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[1]                                                 ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                         ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[1]  ;                ;              ;                  ; 0.081        ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[1] ;                ;              ;                  ; n/a          ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #22: Worst-Case MTBF is Not Calculated
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                           ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[9]                                                ;
; Synchronization Node    ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[9] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                  ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                  ;
; Included in Design MTBF ; Yes                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                          ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                          ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                             ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                           ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                              ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                      ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                      ; 0.082          ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                         ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                      ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                          ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                             ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                       ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                               ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[9]                                                 ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                         ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[9]  ;                ;              ;                  ; 0.082        ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[9] ;                ;              ;                  ; n/a          ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #23: Worst-Case MTBF is Not Calculated
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                           ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[5]                                                ;
; Synchronization Node    ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[5] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                  ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                  ;
; Included in Design MTBF ; Yes                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                          ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                          ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                             ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                           ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                              ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                      ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                      ; 0.082          ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                         ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                      ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                          ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                             ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                       ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                               ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[5]                                                 ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                         ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[5]  ;                ;              ;                  ; 0.082        ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[5] ;                ;              ;                  ; n/a          ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #24: Worst-Case MTBF is Not Calculated
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                           ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[7]                                                ;
; Synchronization Node    ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[7] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                  ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                  ;
; Included in Design MTBF ; Yes                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                          ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                          ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                             ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                           ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                              ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                      ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                      ; 0.084          ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                         ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                      ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                          ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                             ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                       ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                               ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[7]                                                 ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                         ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[7]  ;                ;              ;                  ; 0.084        ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[7] ;                ;              ;                  ; n/a          ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 119.65 MHz ; 119.65 MHz      ; ad9866_clk ;      ;
; 166.61 MHz ; 166.61 MHz      ; spi_sck    ;      ;
; 226.19 MHz ; 226.19 MHz      ; clk_10mhz  ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                         ;
+----------------------------------+---------+---------------+
; Clock                            ; Slack   ; End Point TNS ;
+----------------------------------+---------+---------------+
; clk_10mhz                        ; -15.768 ; -324.821      ;
; ad9866_clk                       ; -12.209 ; -23807.575    ;
; spi_sck                          ; -4.163  ; -486.209      ;
; spi_slave:spi_slave_rx_inst|done ; -0.716  ; -28.820       ;
+----------------------------------+---------+---------------+


+-----------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                         ;
+----------------------------------+--------+---------------+
; Clock                            ; Slack  ; End Point TNS ;
+----------------------------------+--------+---------------+
; spi_sck                          ; -0.202 ; -8.784        ;
; ad9866_clk                       ; 0.051  ; 0.000         ;
; spi_slave:spi_slave_rx_inst|done ; 0.268  ; 0.000         ;
; clk_10mhz                        ; 0.403  ; 0.000         ;
+----------------------------------+--------+---------------+


+---------------------------------------+
; Slow 1200mV 0C Model Recovery Summary ;
+------------+--------+-----------------+
; Clock      ; Slack  ; End Point TNS   ;
+------------+--------+-----------------+
; spi_sck    ; -2.681 ; -580.660        ;
; clk_10mhz  ; -2.656 ; -75.139         ;
; ad9866_clk ; -2.114 ; -227.792        ;
+------------+--------+-----------------+


+--------------------------------------+
; Slow 1200mV 0C Model Removal Summary ;
+------------+-------+-----------------+
; Clock      ; Slack ; End Point TNS   ;
+------------+-------+-----------------+
; ad9866_clk ; 1.471 ; 0.000           ;
; spi_sck    ; 1.720 ; 0.000           ;
; clk_10mhz  ; 2.530 ; 0.000           ;
+------------+-------+-----------------+


+-----------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary          ;
+----------------------------------+--------+---------------+
; Clock                            ; Slack  ; End Point TNS ;
+----------------------------------+--------+---------------+
; ad9866_clk                       ; -4.000 ; -13126.774    ;
; spi_slave:spi_slave_rx_inst|done ; -4.000 ; -327.707      ;
; spi_sck                          ; -3.201 ; -581.246      ;
; clk_10mhz                        ; -3.000 ; -138.317      ;
+----------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk_10mhz'                                                                                                                ;
+---------+------------+---------------------------------------+----------------------------------+-------------+--------------+------------+------------+
; Slack   ; From Node  ; To Node                               ; Launch Clock                     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+------------+---------------------------------------+----------------------------------+-------------+--------------+------------+------------+
; -15.768 ; rxfreq[18] ; filter:filter_inst|selected_filter[1] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.596     ; 16.164     ;
; -15.768 ; rxfreq[19] ; filter:filter_inst|selected_filter[1] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.596     ; 16.164     ;
; -15.768 ; rxfreq[20] ; filter:filter_inst|selected_filter[1] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.596     ; 16.164     ;
; -15.768 ; rxfreq[21] ; filter:filter_inst|selected_filter[1] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.596     ; 16.164     ;
; -15.768 ; rxfreq[22] ; filter:filter_inst|selected_filter[1] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.596     ; 16.164     ;
; -15.768 ; rxfreq[23] ; filter:filter_inst|selected_filter[1] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.596     ; 16.164     ;
; -15.768 ; rxfreq[24] ; filter:filter_inst|selected_filter[1] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.596     ; 16.164     ;
; -15.768 ; rxfreq[25] ; filter:filter_inst|selected_filter[1] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.596     ; 16.164     ;
; -15.768 ; rxfreq[26] ; filter:filter_inst|selected_filter[1] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.596     ; 16.164     ;
; -15.768 ; rxfreq[27] ; filter:filter_inst|selected_filter[1] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.596     ; 16.164     ;
; -15.768 ; rxfreq[28] ; filter:filter_inst|selected_filter[1] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.596     ; 16.164     ;
; -15.768 ; rxfreq[29] ; filter:filter_inst|selected_filter[1] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.596     ; 16.164     ;
; -15.768 ; rxfreq[30] ; filter:filter_inst|selected_filter[1] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.596     ; 16.164     ;
; -15.768 ; rxfreq[31] ; filter:filter_inst|selected_filter[1] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.596     ; 16.164     ;
; -15.603 ; rxfreq[0]  ; filter:filter_inst|selected_filter[1] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.589     ; 16.006     ;
; -15.603 ; rxfreq[1]  ; filter:filter_inst|selected_filter[1] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.589     ; 16.006     ;
; -15.603 ; rxfreq[2]  ; filter:filter_inst|selected_filter[1] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.589     ; 16.006     ;
; -15.603 ; rxfreq[3]  ; filter:filter_inst|selected_filter[1] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.589     ; 16.006     ;
; -15.603 ; rxfreq[4]  ; filter:filter_inst|selected_filter[1] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.589     ; 16.006     ;
; -15.603 ; rxfreq[5]  ; filter:filter_inst|selected_filter[1] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.589     ; 16.006     ;
; -15.603 ; rxfreq[6]  ; filter:filter_inst|selected_filter[1] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.589     ; 16.006     ;
; -15.603 ; rxfreq[7]  ; filter:filter_inst|selected_filter[1] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.589     ; 16.006     ;
; -15.603 ; rxfreq[8]  ; filter:filter_inst|selected_filter[1] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.589     ; 16.006     ;
; -15.603 ; rxfreq[9]  ; filter:filter_inst|selected_filter[1] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.589     ; 16.006     ;
; -15.603 ; rxfreq[10] ; filter:filter_inst|selected_filter[1] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.589     ; 16.006     ;
; -15.603 ; rxfreq[11] ; filter:filter_inst|selected_filter[1] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.589     ; 16.006     ;
; -15.603 ; rxfreq[12] ; filter:filter_inst|selected_filter[1] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.589     ; 16.006     ;
; -15.603 ; rxfreq[13] ; filter:filter_inst|selected_filter[1] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.589     ; 16.006     ;
; -15.603 ; rxfreq[14] ; filter:filter_inst|selected_filter[1] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.589     ; 16.006     ;
; -15.603 ; rxfreq[15] ; filter:filter_inst|selected_filter[1] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.589     ; 16.006     ;
; -15.603 ; rxfreq[16] ; filter:filter_inst|selected_filter[1] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.589     ; 16.006     ;
; -15.603 ; rxfreq[17] ; filter:filter_inst|selected_filter[1] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.589     ; 16.006     ;
; -15.206 ; rxfreq[18] ; filter:filter_inst|selected_filter[3] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.596     ; 15.602     ;
; -15.206 ; rxfreq[19] ; filter:filter_inst|selected_filter[3] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.596     ; 15.602     ;
; -15.206 ; rxfreq[20] ; filter:filter_inst|selected_filter[3] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.596     ; 15.602     ;
; -15.206 ; rxfreq[21] ; filter:filter_inst|selected_filter[3] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.596     ; 15.602     ;
; -15.206 ; rxfreq[22] ; filter:filter_inst|selected_filter[3] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.596     ; 15.602     ;
; -15.206 ; rxfreq[23] ; filter:filter_inst|selected_filter[3] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.596     ; 15.602     ;
; -15.206 ; rxfreq[24] ; filter:filter_inst|selected_filter[3] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.596     ; 15.602     ;
; -15.206 ; rxfreq[25] ; filter:filter_inst|selected_filter[3] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.596     ; 15.602     ;
; -15.206 ; rxfreq[26] ; filter:filter_inst|selected_filter[3] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.596     ; 15.602     ;
; -15.206 ; rxfreq[27] ; filter:filter_inst|selected_filter[3] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.596     ; 15.602     ;
; -15.206 ; rxfreq[28] ; filter:filter_inst|selected_filter[3] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.596     ; 15.602     ;
; -15.206 ; rxfreq[29] ; filter:filter_inst|selected_filter[3] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.596     ; 15.602     ;
; -15.206 ; rxfreq[30] ; filter:filter_inst|selected_filter[3] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.596     ; 15.602     ;
; -15.206 ; rxfreq[31] ; filter:filter_inst|selected_filter[3] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.596     ; 15.602     ;
; -15.204 ; rxfreq[18] ; filter:filter_inst|selected_filter[2] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.596     ; 15.600     ;
; -15.204 ; rxfreq[19] ; filter:filter_inst|selected_filter[2] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.596     ; 15.600     ;
; -15.204 ; rxfreq[20] ; filter:filter_inst|selected_filter[2] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.596     ; 15.600     ;
; -15.204 ; rxfreq[21] ; filter:filter_inst|selected_filter[2] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.596     ; 15.600     ;
; -15.204 ; rxfreq[22] ; filter:filter_inst|selected_filter[2] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.596     ; 15.600     ;
; -15.204 ; rxfreq[23] ; filter:filter_inst|selected_filter[2] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.596     ; 15.600     ;
; -15.204 ; rxfreq[24] ; filter:filter_inst|selected_filter[2] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.596     ; 15.600     ;
; -15.204 ; rxfreq[25] ; filter:filter_inst|selected_filter[2] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.596     ; 15.600     ;
; -15.204 ; rxfreq[26] ; filter:filter_inst|selected_filter[2] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.596     ; 15.600     ;
; -15.204 ; rxfreq[27] ; filter:filter_inst|selected_filter[2] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.596     ; 15.600     ;
; -15.204 ; rxfreq[28] ; filter:filter_inst|selected_filter[2] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.596     ; 15.600     ;
; -15.204 ; rxfreq[29] ; filter:filter_inst|selected_filter[2] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.596     ; 15.600     ;
; -15.204 ; rxfreq[30] ; filter:filter_inst|selected_filter[2] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.596     ; 15.600     ;
; -15.204 ; rxfreq[31] ; filter:filter_inst|selected_filter[2] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.596     ; 15.600     ;
; -15.069 ; rxfreq[18] ; filter:filter_inst|selected_filter[5] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.596     ; 15.465     ;
; -15.069 ; rxfreq[19] ; filter:filter_inst|selected_filter[5] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.596     ; 15.465     ;
; -15.069 ; rxfreq[20] ; filter:filter_inst|selected_filter[5] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.596     ; 15.465     ;
; -15.069 ; rxfreq[21] ; filter:filter_inst|selected_filter[5] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.596     ; 15.465     ;
; -15.069 ; rxfreq[22] ; filter:filter_inst|selected_filter[5] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.596     ; 15.465     ;
; -15.069 ; rxfreq[23] ; filter:filter_inst|selected_filter[5] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.596     ; 15.465     ;
; -15.069 ; rxfreq[24] ; filter:filter_inst|selected_filter[5] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.596     ; 15.465     ;
; -15.069 ; rxfreq[25] ; filter:filter_inst|selected_filter[5] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.596     ; 15.465     ;
; -15.069 ; rxfreq[26] ; filter:filter_inst|selected_filter[5] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.596     ; 15.465     ;
; -15.069 ; rxfreq[27] ; filter:filter_inst|selected_filter[5] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.596     ; 15.465     ;
; -15.069 ; rxfreq[28] ; filter:filter_inst|selected_filter[5] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.596     ; 15.465     ;
; -15.069 ; rxfreq[29] ; filter:filter_inst|selected_filter[5] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.596     ; 15.465     ;
; -15.069 ; rxfreq[30] ; filter:filter_inst|selected_filter[5] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.596     ; 15.465     ;
; -15.069 ; rxfreq[31] ; filter:filter_inst|selected_filter[5] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.596     ; 15.465     ;
; -15.041 ; rxfreq[0]  ; filter:filter_inst|selected_filter[3] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.589     ; 15.444     ;
; -15.041 ; rxfreq[1]  ; filter:filter_inst|selected_filter[3] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.589     ; 15.444     ;
; -15.041 ; rxfreq[2]  ; filter:filter_inst|selected_filter[3] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.589     ; 15.444     ;
; -15.041 ; rxfreq[3]  ; filter:filter_inst|selected_filter[3] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.589     ; 15.444     ;
; -15.041 ; rxfreq[4]  ; filter:filter_inst|selected_filter[3] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.589     ; 15.444     ;
; -15.041 ; rxfreq[5]  ; filter:filter_inst|selected_filter[3] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.589     ; 15.444     ;
; -15.041 ; rxfreq[6]  ; filter:filter_inst|selected_filter[3] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.589     ; 15.444     ;
; -15.041 ; rxfreq[7]  ; filter:filter_inst|selected_filter[3] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.589     ; 15.444     ;
; -15.041 ; rxfreq[8]  ; filter:filter_inst|selected_filter[3] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.589     ; 15.444     ;
; -15.041 ; rxfreq[9]  ; filter:filter_inst|selected_filter[3] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.589     ; 15.444     ;
; -15.041 ; rxfreq[10] ; filter:filter_inst|selected_filter[3] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.589     ; 15.444     ;
; -15.041 ; rxfreq[11] ; filter:filter_inst|selected_filter[3] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.589     ; 15.444     ;
; -15.041 ; rxfreq[12] ; filter:filter_inst|selected_filter[3] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.589     ; 15.444     ;
; -15.041 ; rxfreq[13] ; filter:filter_inst|selected_filter[3] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.589     ; 15.444     ;
; -15.041 ; rxfreq[14] ; filter:filter_inst|selected_filter[3] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.589     ; 15.444     ;
; -15.041 ; rxfreq[15] ; filter:filter_inst|selected_filter[3] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.589     ; 15.444     ;
; -15.041 ; rxfreq[16] ; filter:filter_inst|selected_filter[3] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.589     ; 15.444     ;
; -15.041 ; rxfreq[17] ; filter:filter_inst|selected_filter[3] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.589     ; 15.444     ;
; -15.039 ; rxfreq[0]  ; filter:filter_inst|selected_filter[2] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.589     ; 15.442     ;
; -15.039 ; rxfreq[1]  ; filter:filter_inst|selected_filter[2] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.589     ; 15.442     ;
; -15.039 ; rxfreq[2]  ; filter:filter_inst|selected_filter[2] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.589     ; 15.442     ;
; -15.039 ; rxfreq[3]  ; filter:filter_inst|selected_filter[2] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.589     ; 15.442     ;
; -15.039 ; rxfreq[4]  ; filter:filter_inst|selected_filter[2] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.589     ; 15.442     ;
; -15.039 ; rxfreq[5]  ; filter:filter_inst|selected_filter[2] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.589     ; 15.442     ;
; -15.039 ; rxfreq[6]  ; filter:filter_inst|selected_filter[2] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.589     ; 15.442     ;
; -15.039 ; rxfreq[7]  ; filter:filter_inst|selected_filter[2] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.589     ; 15.442     ;
+---------+------------+---------------------------------------+----------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'ad9866_clk'                                                                                                                             ;
+---------+------------+-----------------------------------------------------+----------------------------------+-------------+--------------+------------+------------+
; Slack   ; From Node  ; To Node                                             ; Launch Clock                     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+------------+-----------------------------------------------------+----------------------------------+-------------+--------------+------------+------------+
; -12.209 ; rxfreq[18] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.157      ; 13.358     ;
; -12.209 ; rxfreq[19] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.157      ; 13.358     ;
; -12.209 ; rxfreq[20] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.157      ; 13.358     ;
; -12.209 ; rxfreq[21] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.157      ; 13.358     ;
; -12.209 ; rxfreq[22] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.157      ; 13.358     ;
; -12.209 ; rxfreq[23] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.157      ; 13.358     ;
; -12.209 ; rxfreq[24] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.157      ; 13.358     ;
; -12.209 ; rxfreq[25] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.157      ; 13.358     ;
; -12.209 ; rxfreq[26] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.157      ; 13.358     ;
; -12.209 ; rxfreq[27] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.157      ; 13.358     ;
; -12.209 ; rxfreq[28] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.157      ; 13.358     ;
; -12.209 ; rxfreq[29] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.157      ; 13.358     ;
; -12.209 ; rxfreq[30] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.157      ; 13.358     ;
; -12.209 ; rxfreq[31] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.157      ; 13.358     ;
; -12.083 ; rxfreq[18] ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.157      ; 13.232     ;
; -12.083 ; rxfreq[19] ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.157      ; 13.232     ;
; -12.083 ; rxfreq[20] ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.157      ; 13.232     ;
; -12.083 ; rxfreq[21] ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.157      ; 13.232     ;
; -12.083 ; rxfreq[22] ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.157      ; 13.232     ;
; -12.083 ; rxfreq[23] ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.157      ; 13.232     ;
; -12.083 ; rxfreq[24] ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.157      ; 13.232     ;
; -12.083 ; rxfreq[25] ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.157      ; 13.232     ;
; -12.083 ; rxfreq[26] ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.157      ; 13.232     ;
; -12.083 ; rxfreq[27] ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.157      ; 13.232     ;
; -12.083 ; rxfreq[28] ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.157      ; 13.232     ;
; -12.083 ; rxfreq[29] ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.157      ; 13.232     ;
; -12.083 ; rxfreq[30] ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.157      ; 13.232     ;
; -12.083 ; rxfreq[31] ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.157      ; 13.232     ;
; -12.044 ; rxfreq[18] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.157      ; 13.193     ;
; -12.044 ; rxfreq[0]  ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.164      ; 13.200     ;
; -12.044 ; rxfreq[19] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.157      ; 13.193     ;
; -12.044 ; rxfreq[20] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.157      ; 13.193     ;
; -12.044 ; rxfreq[21] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.157      ; 13.193     ;
; -12.044 ; rxfreq[22] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.157      ; 13.193     ;
; -12.044 ; rxfreq[23] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.157      ; 13.193     ;
; -12.044 ; rxfreq[24] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.157      ; 13.193     ;
; -12.044 ; rxfreq[25] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.157      ; 13.193     ;
; -12.044 ; rxfreq[26] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.157      ; 13.193     ;
; -12.044 ; rxfreq[27] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.157      ; 13.193     ;
; -12.044 ; rxfreq[28] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.157      ; 13.193     ;
; -12.044 ; rxfreq[29] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.157      ; 13.193     ;
; -12.044 ; rxfreq[30] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.157      ; 13.193     ;
; -12.044 ; rxfreq[31] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.157      ; 13.193     ;
; -12.044 ; rxfreq[1]  ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.164      ; 13.200     ;
; -12.044 ; rxfreq[2]  ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.164      ; 13.200     ;
; -12.044 ; rxfreq[3]  ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.164      ; 13.200     ;
; -12.044 ; rxfreq[4]  ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.164      ; 13.200     ;
; -12.044 ; rxfreq[5]  ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.164      ; 13.200     ;
; -12.044 ; rxfreq[6]  ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.164      ; 13.200     ;
; -12.044 ; rxfreq[7]  ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.164      ; 13.200     ;
; -12.044 ; rxfreq[8]  ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.164      ; 13.200     ;
; -12.044 ; rxfreq[9]  ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.164      ; 13.200     ;
; -12.044 ; rxfreq[10] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.164      ; 13.200     ;
; -12.044 ; rxfreq[11] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.164      ; 13.200     ;
; -12.044 ; rxfreq[12] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.164      ; 13.200     ;
; -12.044 ; rxfreq[13] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.164      ; 13.200     ;
; -12.044 ; rxfreq[14] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.164      ; 13.200     ;
; -12.044 ; rxfreq[15] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.164      ; 13.200     ;
; -12.044 ; rxfreq[16] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.164      ; 13.200     ;
; -12.044 ; rxfreq[17] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.164      ; 13.200     ;
; -11.918 ; rxfreq[0]  ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.164      ; 13.074     ;
; -11.918 ; rxfreq[1]  ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.164      ; 13.074     ;
; -11.918 ; rxfreq[2]  ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.164      ; 13.074     ;
; -11.918 ; rxfreq[3]  ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.164      ; 13.074     ;
; -11.918 ; rxfreq[4]  ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.164      ; 13.074     ;
; -11.918 ; rxfreq[5]  ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.164      ; 13.074     ;
; -11.918 ; rxfreq[6]  ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.164      ; 13.074     ;
; -11.918 ; rxfreq[7]  ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.164      ; 13.074     ;
; -11.918 ; rxfreq[8]  ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.164      ; 13.074     ;
; -11.918 ; rxfreq[9]  ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.164      ; 13.074     ;
; -11.918 ; rxfreq[10] ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.164      ; 13.074     ;
; -11.918 ; rxfreq[11] ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.164      ; 13.074     ;
; -11.918 ; rxfreq[12] ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.164      ; 13.074     ;
; -11.918 ; rxfreq[13] ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.164      ; 13.074     ;
; -11.918 ; rxfreq[14] ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.164      ; 13.074     ;
; -11.918 ; rxfreq[15] ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.164      ; 13.074     ;
; -11.918 ; rxfreq[16] ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.164      ; 13.074     ;
; -11.918 ; rxfreq[17] ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.164      ; 13.074     ;
; -11.879 ; rxfreq[0]  ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.164      ; 13.035     ;
; -11.879 ; rxfreq[1]  ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.164      ; 13.035     ;
; -11.879 ; rxfreq[2]  ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.164      ; 13.035     ;
; -11.879 ; rxfreq[3]  ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.164      ; 13.035     ;
; -11.879 ; rxfreq[4]  ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.164      ; 13.035     ;
; -11.879 ; rxfreq[5]  ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.164      ; 13.035     ;
; -11.879 ; rxfreq[6]  ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.164      ; 13.035     ;
; -11.879 ; rxfreq[7]  ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.164      ; 13.035     ;
; -11.879 ; rxfreq[8]  ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.164      ; 13.035     ;
; -11.879 ; rxfreq[9]  ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.164      ; 13.035     ;
; -11.879 ; rxfreq[10] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.164      ; 13.035     ;
; -11.879 ; rxfreq[11] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.164      ; 13.035     ;
; -11.879 ; rxfreq[12] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.164      ; 13.035     ;
; -11.879 ; rxfreq[13] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.164      ; 13.035     ;
; -11.879 ; rxfreq[14] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.164      ; 13.035     ;
; -11.879 ; rxfreq[15] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.164      ; 13.035     ;
; -11.879 ; rxfreq[16] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.164      ; 13.035     ;
; -11.879 ; rxfreq[17] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.164      ; 13.035     ;
; -11.873 ; rxfreq[18] ; receiver:receiver_inst|cordic:cordic_inst|phase[28] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.157      ; 13.022     ;
; -11.873 ; rxfreq[19] ; receiver:receiver_inst|cordic:cordic_inst|phase[28] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.157      ; 13.022     ;
; -11.873 ; rxfreq[20] ; receiver:receiver_inst|cordic:cordic_inst|phase[28] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.157      ; 13.022     ;
; -11.873 ; rxfreq[21] ; receiver:receiver_inst|cordic:cordic_inst|phase[28] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.157      ; 13.022     ;
+---------+------------+-----------------------------------------------------+----------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'spi_sck'                                                                                                                    ;
+--------+-----------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.163 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[41] ; spi_sck      ; spi_sck     ; 1.000        ; 0.644      ; 5.829      ;
; -4.163 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[40] ; spi_sck      ; spi_sck     ; 1.000        ; 0.644      ; 5.829      ;
; -4.125 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[13] ; spi_sck      ; spi_sck     ; 1.000        ; -0.124     ; 5.023      ;
; -4.125 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[10] ; spi_sck      ; spi_sck     ; 1.000        ; -0.124     ; 5.023      ;
; -4.125 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[7]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.124     ; 5.023      ;
; -4.125 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[5]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.124     ; 5.023      ;
; -4.125 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[4]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.124     ; 5.023      ;
; -4.125 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[2]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.124     ; 5.023      ;
; -4.125 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[1]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.124     ; 5.023      ;
; -4.125 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[0]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.124     ; 5.023      ;
; -4.087 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[41] ; spi_sck      ; spi_sck     ; 1.000        ; 0.644      ; 5.753      ;
; -4.087 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[40] ; spi_sck      ; spi_sck     ; 1.000        ; 0.644      ; 5.753      ;
; -4.084 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[41] ; spi_sck      ; spi_sck     ; 1.000        ; 0.644      ; 5.750      ;
; -4.084 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[40] ; spi_sck      ; spi_sck     ; 1.000        ; 0.644      ; 5.750      ;
; -4.049 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[13] ; spi_sck      ; spi_sck     ; 1.000        ; -0.124     ; 4.947      ;
; -4.049 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[10] ; spi_sck      ; spi_sck     ; 1.000        ; -0.124     ; 4.947      ;
; -4.049 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[7]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.124     ; 4.947      ;
; -4.049 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[5]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.124     ; 4.947      ;
; -4.049 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[4]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.124     ; 4.947      ;
; -4.049 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[2]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.124     ; 4.947      ;
; -4.049 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[1]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.124     ; 4.947      ;
; -4.049 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[0]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.124     ; 4.947      ;
; -4.046 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[13] ; spi_sck      ; spi_sck     ; 1.000        ; -0.124     ; 4.944      ;
; -4.046 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[10] ; spi_sck      ; spi_sck     ; 1.000        ; -0.124     ; 4.944      ;
; -4.046 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[7]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.124     ; 4.944      ;
; -4.046 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[5]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.124     ; 4.944      ;
; -4.046 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[4]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.124     ; 4.944      ;
; -4.046 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[2]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.124     ; 4.944      ;
; -4.046 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[1]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.124     ; 4.944      ;
; -4.046 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[0]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.124     ; 4.944      ;
; -4.032 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[41] ; spi_sck      ; spi_sck     ; 1.000        ; 0.644      ; 5.698      ;
; -4.032 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[40] ; spi_sck      ; spi_sck     ; 1.000        ; 0.644      ; 5.698      ;
; -4.001 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[14] ; spi_sck      ; spi_sck     ; 1.000        ; 0.046      ; 5.069      ;
; -4.001 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[6]  ; spi_sck      ; spi_sck     ; 1.000        ; 0.046      ; 5.069      ;
; -4.001 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[3]  ; spi_sck      ; spi_sck     ; 1.000        ; 0.046      ; 5.069      ;
; -3.994 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[13] ; spi_sck      ; spi_sck     ; 1.000        ; -0.124     ; 4.892      ;
; -3.994 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[10] ; spi_sck      ; spi_sck     ; 1.000        ; -0.124     ; 4.892      ;
; -3.994 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[7]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.124     ; 4.892      ;
; -3.994 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[5]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.124     ; 4.892      ;
; -3.994 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[4]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.124     ; 4.892      ;
; -3.994 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[2]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.124     ; 4.892      ;
; -3.994 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[1]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.124     ; 4.892      ;
; -3.994 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[0]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.124     ; 4.892      ;
; -3.950 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[31] ; spi_sck      ; spi_sck     ; 1.000        ; 0.051      ; 5.023      ;
; -3.925 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[14] ; spi_sck      ; spi_sck     ; 1.000        ; 0.046      ; 4.993      ;
; -3.925 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[6]  ; spi_sck      ; spi_sck     ; 1.000        ; 0.046      ; 4.993      ;
; -3.925 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[3]  ; spi_sck      ; spi_sck     ; 1.000        ; 0.046      ; 4.993      ;
; -3.922 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[14] ; spi_sck      ; spi_sck     ; 1.000        ; 0.046      ; 4.990      ;
; -3.922 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[6]  ; spi_sck      ; spi_sck     ; 1.000        ; 0.046      ; 4.990      ;
; -3.922 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[3]  ; spi_sck      ; spi_sck     ; 1.000        ; 0.046      ; 4.990      ;
; -3.890 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[32] ; spi_sck      ; spi_sck     ; 1.000        ; 0.103      ; 5.015      ;
; -3.890 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[33] ; spi_sck      ; spi_sck     ; 1.000        ; 0.103      ; 5.015      ;
; -3.890 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[34] ; spi_sck      ; spi_sck     ; 1.000        ; 0.103      ; 5.015      ;
; -3.890 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[35] ; spi_sck      ; spi_sck     ; 1.000        ; 0.103      ; 5.015      ;
; -3.890 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[36] ; spi_sck      ; spi_sck     ; 1.000        ; 0.103      ; 5.015      ;
; -3.890 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[37] ; spi_sck      ; spi_sck     ; 1.000        ; 0.103      ; 5.015      ;
; -3.874 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[31] ; spi_sck      ; spi_sck     ; 1.000        ; 0.051      ; 4.947      ;
; -3.871 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[31] ; spi_sck      ; spi_sck     ; 1.000        ; 0.051      ; 4.944      ;
; -3.870 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[14] ; spi_sck      ; spi_sck     ; 1.000        ; 0.046      ; 4.938      ;
; -3.870 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[6]  ; spi_sck      ; spi_sck     ; 1.000        ; 0.046      ; 4.938      ;
; -3.870 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[3]  ; spi_sck      ; spi_sck     ; 1.000        ; 0.046      ; 4.938      ;
; -3.819 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[31] ; spi_sck      ; spi_sck     ; 1.000        ; 0.051      ; 4.892      ;
; -3.817 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[27] ; spi_sck      ; spi_sck     ; 1.000        ; -0.145     ; 4.694      ;
; -3.814 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[32] ; spi_sck      ; spi_sck     ; 1.000        ; 0.103      ; 4.939      ;
; -3.814 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[33] ; spi_sck      ; spi_sck     ; 1.000        ; 0.103      ; 4.939      ;
; -3.814 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[34] ; spi_sck      ; spi_sck     ; 1.000        ; 0.103      ; 4.939      ;
; -3.814 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[35] ; spi_sck      ; spi_sck     ; 1.000        ; 0.103      ; 4.939      ;
; -3.814 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[36] ; spi_sck      ; spi_sck     ; 1.000        ; 0.103      ; 4.939      ;
; -3.814 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[37] ; spi_sck      ; spi_sck     ; 1.000        ; 0.103      ; 4.939      ;
; -3.811 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[32] ; spi_sck      ; spi_sck     ; 1.000        ; 0.103      ; 4.936      ;
; -3.811 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[33] ; spi_sck      ; spi_sck     ; 1.000        ; 0.103      ; 4.936      ;
; -3.811 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[34] ; spi_sck      ; spi_sck     ; 1.000        ; 0.103      ; 4.936      ;
; -3.811 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[35] ; spi_sck      ; spi_sck     ; 1.000        ; 0.103      ; 4.936      ;
; -3.811 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[36] ; spi_sck      ; spi_sck     ; 1.000        ; 0.103      ; 4.936      ;
; -3.811 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[37] ; spi_sck      ; spi_sck     ; 1.000        ; 0.103      ; 4.936      ;
; -3.804 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[12] ; spi_sck      ; spi_sck     ; 1.000        ; -0.121     ; 4.705      ;
; -3.804 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[11] ; spi_sck      ; spi_sck     ; 1.000        ; -0.121     ; 4.705      ;
; -3.804 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[9]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.121     ; 4.705      ;
; -3.804 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[8]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.121     ; 4.705      ;
; -3.759 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[32] ; spi_sck      ; spi_sck     ; 1.000        ; 0.103      ; 4.884      ;
; -3.759 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[33] ; spi_sck      ; spi_sck     ; 1.000        ; 0.103      ; 4.884      ;
; -3.759 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[34] ; spi_sck      ; spi_sck     ; 1.000        ; 0.103      ; 4.884      ;
; -3.759 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[35] ; spi_sck      ; spi_sck     ; 1.000        ; 0.103      ; 4.884      ;
; -3.759 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[36] ; spi_sck      ; spi_sck     ; 1.000        ; 0.103      ; 4.884      ;
; -3.759 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[37] ; spi_sck      ; spi_sck     ; 1.000        ; 0.103      ; 4.884      ;
; -3.741 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[27] ; spi_sck      ; spi_sck     ; 1.000        ; -0.145     ; 4.618      ;
; -3.738 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[27] ; spi_sck      ; spi_sck     ; 1.000        ; -0.145     ; 4.615      ;
; -3.729 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[17] ; spi_sck      ; spi_sck     ; 1.000        ; -0.060     ; 4.691      ;
; -3.729 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[16] ; spi_sck      ; spi_sck     ; 1.000        ; -0.060     ; 4.691      ;
; -3.729 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[15] ; spi_sck      ; spi_sck     ; 1.000        ; -0.060     ; 4.691      ;
; -3.728 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[12] ; spi_sck      ; spi_sck     ; 1.000        ; -0.121     ; 4.629      ;
; -3.728 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[11] ; spi_sck      ; spi_sck     ; 1.000        ; -0.121     ; 4.629      ;
; -3.728 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[9]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.121     ; 4.629      ;
; -3.728 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[8]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.121     ; 4.629      ;
; -3.725 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[12] ; spi_sck      ; spi_sck     ; 1.000        ; -0.121     ; 4.626      ;
; -3.725 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[11] ; spi_sck      ; spi_sck     ; 1.000        ; -0.121     ; 4.626      ;
; -3.725 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[9]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.121     ; 4.626      ;
; -3.725 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[8]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.121     ; 4.626      ;
; -3.706 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[30] ; spi_sck      ; spi_sck     ; 1.000        ; -0.059     ; 4.669      ;
; -3.706 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[29] ; spi_sck      ; spi_sck     ; 1.000        ; -0.059     ; 4.669      ;
+--------+-----------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'spi_slave:spi_slave_rx_inst|done'                                                                                                      ;
+--------+---------------------------------------+-------------------------+--------------+----------------------------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                 ; Launch Clock ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+-------------------------+--------------+----------------------------------+--------------+------------+------------+
; -0.716 ; spi_slave:spi_slave_rx_inst|rdata[3]  ; rxfreq[3]~_Duplicate_2  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.377      ; 2.085      ;
; -0.709 ; spi_slave:spi_slave_rx_inst|rdata[6]  ; rxfreq[6]~_Duplicate_2  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.377      ; 2.078      ;
; -0.636 ; spi_slave:spi_slave_rx_inst|rdata[20] ; rxfreq[20]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.539      ; 2.167      ;
; -0.631 ; spi_slave:spi_slave_rx_inst|rdata[9]  ; rxfreq[9]~_Duplicate_2  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.566      ; 2.189      ;
; -0.621 ; spi_slave:spi_slave_rx_inst|rdata[27] ; rxfreq[27]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.593      ; 2.206      ;
; -0.613 ; spi_slave:spi_slave_rx_inst|rdata[15] ; rxfreq[15]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.506      ; 2.111      ;
; -0.600 ; spi_slave:spi_slave_rx_inst|rdata[25] ; rxfreq[25]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.529      ; 2.121      ;
; -0.570 ; spi_slave:spi_slave_rx_inst|rdata[19] ; rxfreq[19]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.372      ; 1.701      ;
; -0.565 ; spi_slave:spi_slave_rx_inst|rdata[30] ; rxfreq[30]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.372      ; 1.696      ;
; -0.561 ; spi_slave:spi_slave_rx_inst|rdata[8]  ; rxfreq[8]~_Duplicate_2  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.566      ; 2.119      ;
; -0.558 ; spi_slave:spi_slave_rx_inst|rdata[31] ; rxfreq[31]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.378      ; 1.928      ;
; -0.557 ; spi_slave:spi_slave_rx_inst|rdata[26] ; rxfreq[26]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.372      ; 1.688      ;
; -0.532 ; spi_slave:spi_slave_rx_inst|rdata[20] ; rxfreq[20]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.372      ; 1.663      ;
; -0.519 ; spi_slave:spi_slave_rx_inst|rdata[23] ; rxfreq[23]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.372      ; 1.650      ;
; -0.519 ; spi_slave:spi_slave_rx_inst|rdata[7]  ; rxfreq[7]~_Duplicate_2  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.572      ; 2.083      ;
; -0.517 ; spi_slave:spi_slave_rx_inst|rdata[29] ; rxfreq[29]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.372      ; 1.648      ;
; -0.512 ; spi_slave:spi_slave_rx_inst|rdata[13] ; rxfreq[13]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.405      ; 1.676      ;
; -0.482 ; spi_slave:spi_slave_rx_inst|rdata[30] ; rxfreq[30]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.529      ; 2.003      ;
; -0.467 ; spi_slave:spi_slave_rx_inst|rdata[10] ; rxfreq[10]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.572      ; 2.031      ;
; -0.455 ; spi_slave:spi_slave_rx_inst|rdata[14] ; rxfreq[14]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.374      ; 1.821      ;
; -0.451 ; spi_slave:spi_slave_rx_inst|rdata[11] ; rxfreq[11]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.566      ; 2.009      ;
; -0.441 ; spi_slave:spi_slave_rx_inst|rdata[28] ; rxfreq[28]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.179      ; 1.379      ;
; -0.439 ; spi_slave:spi_slave_rx_inst|rdata[17] ; rxfreq[17]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.506      ; 1.937      ;
; -0.436 ; spi_slave:spi_slave_rx_inst|rdata[0]  ; rxfreq[0]~_Duplicate_2  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.572      ; 2.000      ;
; -0.433 ; spi_slave:spi_slave_rx_inst|rdata[12] ; rxfreq[12]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.566      ; 1.991      ;
; -0.425 ; spi_slave:spi_slave_rx_inst|rdata[3]  ; rxfreq[3]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.204      ; 1.388      ;
; -0.418 ; spi_slave:spi_slave_rx_inst|rdata[6]  ; rxfreq[6]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.204      ; 1.381      ;
; -0.416 ; spi_slave:spi_slave_rx_inst|rdata[31] ; rxfreq[31]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.200      ; 1.375      ;
; -0.404 ; spi_slave:spi_slave_rx_inst|rdata[14] ; rxfreq[14]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.204      ; 1.367      ;
; -0.394 ; spi_slave:spi_slave_rx_inst|rdata[1]  ; rxfreq[1]~_Duplicate_2  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.572      ; 1.958      ;
; -0.390 ; spi_slave:spi_slave_rx_inst|rdata[18] ; rxfreq[18]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.179      ; 1.328      ;
; -0.382 ; spi_slave:spi_slave_rx_inst|rdata[16] ; rxfreq[16]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.506      ; 1.880      ;
; -0.373 ; spi_slave:spi_slave_rx_inst|rdata[21] ; rxfreq[21]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.539      ; 1.904      ;
; -0.350 ; spi_slave:spi_slave_rx_inst|rdata[6]  ; rxfreq[6]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.207      ; 1.316      ;
; -0.349 ; spi_slave:spi_slave_rx_inst|rdata[14] ; rxfreq[14]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.207      ; 1.315      ;
; -0.339 ; spi_slave:spi_slave_rx_inst|rdata[5]  ; rxfreq[5]~_Duplicate_2  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.572      ; 1.903      ;
; -0.335 ; spi_slave:spi_slave_rx_inst|rdata[13] ; rxfreq[13]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.572      ; 1.899      ;
; -0.306 ; spi_slave:spi_slave_rx_inst|rdata[28] ; rxfreq[28]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.354      ; 1.652      ;
; -0.304 ; spi_slave:spi_slave_rx_inst|rdata[18] ; rxfreq[18]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.354      ; 1.650      ;
; -0.299 ; spi_slave:spi_slave_rx_inst|rdata[29] ; rxfreq[29]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.529      ; 1.820      ;
; -0.294 ; spi_slave:spi_slave_rx_inst|rdata[17] ; rxfreq[17]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.336      ; 1.389      ;
; -0.292 ; spi_slave:spi_slave_rx_inst|rdata[15] ; rxfreq[15]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.336      ; 1.387      ;
; -0.289 ; spi_slave:spi_slave_rx_inst|rdata[26] ; rxfreq[26]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.529      ; 1.810      ;
; -0.267 ; spi_slave:spi_slave_rx_inst|rdata[25] ; rxfreq[25]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.372      ; 1.398      ;
; -0.266 ; spi_slave:spi_slave_rx_inst|rdata[19] ; rxfreq[19]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.532      ; 1.790      ;
; -0.265 ; spi_slave:spi_slave_rx_inst|rdata[23] ; rxfreq[23]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.539      ; 1.796      ;
; -0.262 ; spi_slave:spi_slave_rx_inst|rdata[4]  ; rxfreq[4]~_Duplicate_2  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.572      ; 1.826      ;
; -0.247 ; spi_slave:spi_slave_rx_inst|rdata[40] ; speed[0]                ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.234     ; 1.005      ;
; -0.246 ; spi_slave:spi_slave_rx_inst|rdata[34] ; att[2]                  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.322      ; 1.560      ;
; -0.246 ; spi_slave:spi_slave_rx_inst|rdata[24] ; rxfreq[24]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.529      ; 1.767      ;
; -0.245 ; spi_slave:spi_slave_rx_inst|rdata[41] ; speed[1]                ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.234     ; 1.003      ;
; -0.244 ; spi_slave:spi_slave_rx_inst|rdata[38] ; randomize               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.071      ; 1.307      ;
; -0.241 ; spi_slave:spi_slave_rx_inst|rdata[16] ; rxfreq[16]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.336      ; 1.336      ;
; -0.232 ; spi_slave:spi_slave_rx_inst|rdata[36] ; tx_gain[4]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.337      ; 1.561      ;
; -0.231 ; spi_slave:spi_slave_rx_inst|rdata[0]  ; rxfreq[0]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.405      ; 1.395      ;
; -0.229 ; spi_slave:spi_slave_rx_inst|rdata[9]  ; rxfreq[9]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.402      ; 1.390      ;
; -0.223 ; spi_slave:spi_slave_rx_inst|rdata[16] ; rxfreq[16]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.339      ; 1.321      ;
; -0.221 ; spi_slave:spi_slave_rx_inst|rdata[24] ; rxfreq[24]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.372      ; 1.352      ;
; -0.209 ; spi_slave:spi_slave_rx_inst|rdata[37] ; tx_gain[5]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.337      ; 1.538      ;
; -0.207 ; spi_slave:spi_slave_rx_inst|rdata[12] ; rxfreq[12]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.399      ; 1.365      ;
; -0.206 ; spi_slave:spi_slave_rx_inst|rdata[32] ; att[0]                  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.322      ; 1.520      ;
; -0.203 ; spi_slave:spi_slave_rx_inst|rdata[30] ; rxfreq[30]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.364      ; 1.326      ;
; -0.202 ; spi_slave:spi_slave_rx_inst|rdata[36] ; att[4]                  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.322      ; 1.516      ;
; -0.201 ; spi_slave:spi_slave_rx_inst|rdata[37] ; dither                  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.322      ; 1.515      ;
; -0.192 ; spi_slave:spi_slave_rx_inst|rdata[12] ; rxfreq[12]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.402      ; 1.353      ;
; -0.192 ; spi_slave:spi_slave_rx_inst|rdata[15] ; rxfreq[15]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.339      ; 1.290      ;
; -0.191 ; spi_slave:spi_slave_rx_inst|rdata[22] ; rxfreq[22]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.372      ; 1.322      ;
; -0.191 ; spi_slave:spi_slave_rx_inst|rdata[1]  ; rxfreq[1]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.405      ; 1.355      ;
; -0.182 ; spi_slave:spi_slave_rx_inst|rdata[8]  ; rxfreq[8]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.402      ; 1.343      ;
; -0.178 ; spi_slave:spi_slave_rx_inst|rdata[11] ; rxfreq[11]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.402      ; 1.339      ;
; -0.177 ; spi_slave:spi_slave_rx_inst|rdata[4]  ; rxfreq[4]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.405      ; 1.341      ;
; -0.176 ; spi_slave:spi_slave_rx_inst|rdata[2]  ; rxfreq[2]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.405      ; 1.340      ;
; -0.171 ; spi_slave:spi_slave_rx_inst|rdata[5]  ; rxfreq[5]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.405      ; 1.335      ;
; -0.169 ; spi_slave:spi_slave_rx_inst|rdata[34] ; tx_gain[2]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.322      ; 1.483      ;
; -0.166 ; spi_slave:spi_slave_rx_inst|rdata[32] ; tx_gain[0]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.322      ; 1.480      ;
; -0.166 ; spi_slave:spi_slave_rx_inst|rdata[7]  ; rxfreq[7]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.405      ; 1.330      ;
; -0.164 ; spi_slave:spi_slave_rx_inst|rdata[10] ; rxfreq[10]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.405      ; 1.328      ;
; -0.161 ; spi_slave:spi_slave_rx_inst|rdata[4]  ; rxfreq[4]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.402      ; 1.322      ;
; -0.143 ; spi_slave:spi_slave_rx_inst|rdata[22] ; rxfreq[22]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.539      ; 1.674      ;
; -0.142 ; spi_slave:spi_slave_rx_inst|rdata[33] ; att[1]                  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.322      ; 1.456      ;
; -0.142 ; spi_slave:spi_slave_rx_inst|rdata[35] ; att[3]                  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.322      ; 1.456      ;
; -0.141 ; spi_slave:spi_slave_rx_inst|rdata[21] ; rxfreq[21]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.372      ; 1.272      ;
; -0.128 ; spi_slave:spi_slave_rx_inst|rdata[2]  ; rxfreq[2]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.402      ; 1.289      ;
; -0.126 ; spi_slave:spi_slave_rx_inst|rdata[27] ; rxfreq[27]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.430      ; 1.315      ;
; -0.121 ; spi_slave:spi_slave_rx_inst|rdata[27] ; rxfreq[27]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.422      ; 1.302      ;
; -0.119 ; spi_slave:spi_slave_rx_inst|rdata[1]  ; rxfreq[1]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.402      ; 1.280      ;
; -0.116 ; spi_slave:spi_slave_rx_inst|rdata[11] ; rxfreq[11]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.399      ; 1.274      ;
; -0.102 ; spi_slave:spi_slave_rx_inst|rdata[35] ; tx_gain[3]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.322      ; 1.416      ;
; -0.064 ; spi_slave:spi_slave_rx_inst|rdata[3]  ; rxfreq[3]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.207      ; 1.030      ;
; -0.059 ; spi_slave:spi_slave_rx_inst|rdata[31] ; rxfreq[31]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.208      ; 1.026      ;
; -0.058 ; spi_slave:spi_slave_rx_inst|rdata[28] ; rxfreq[28]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.187      ; 1.004      ;
; -0.051 ; spi_slave:spi_slave_rx_inst|rdata[2]  ; rxfreq[2]~_Duplicate_2  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.569      ; 1.612      ;
; -0.040 ; spi_slave:spi_slave_rx_inst|rdata[18] ; rxfreq[18]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.187      ; 0.986      ;
; 0.015  ; spi_slave:spi_slave_rx_inst|rdata[33] ; tx_gain[1]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.322      ; 1.299      ;
; 0.062  ; spi_slave:spi_slave_rx_inst|rdata[17] ; rxfreq[17]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.339      ; 1.036      ;
; 0.081  ; spi_slave:spi_slave_rx_inst|rdata[20] ; rxfreq[20]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.364      ; 1.042      ;
; 0.087  ; spi_slave:spi_slave_rx_inst|rdata[21] ; rxfreq[21]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.364      ; 1.036      ;
; 0.097  ; spi_slave:spi_slave_rx_inst|rdata[29] ; rxfreq[29]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.364      ; 1.026      ;
; 0.101  ; spi_slave:spi_slave_rx_inst|rdata[22] ; rxfreq[22]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.364      ; 1.022      ;
; 0.114  ; spi_slave:spi_slave_rx_inst|rdata[23] ; rxfreq[23]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.364      ; 1.009      ;
+--------+---------------------------------------+-------------------------+--------------+----------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'spi_sck'                                                                                                                                                                                                                                  ;
+--------+----------------------------------+---------------------------------------------------------------------------------------------------------------------------------+----------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                                                                                                                         ; Launch Clock                     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+---------------------------------------------------------------------------------------------------------------------------------+----------------------------------+-------------+--------------+------------+------------+
; -0.202 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[31]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 3.536      ; 3.294      ;
; -0.202 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[30]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 3.536      ; 3.294      ;
; -0.202 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[29]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 3.536      ; 3.294      ;
; -0.202 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[28]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 3.536      ; 3.294      ;
; -0.181 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[31]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.536      ; 3.815      ;
; -0.181 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[30]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.536      ; 3.815      ;
; -0.181 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[29]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.536      ; 3.815      ;
; -0.181 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[28]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.536      ; 3.815      ;
; -0.178 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[7]                           ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 3.841      ; 3.623      ;
; -0.178 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[6]                           ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 3.841      ; 3.623      ;
; -0.178 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[5]                           ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 3.841      ; 3.623      ;
; -0.178 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[4]                           ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 3.841      ; 3.623      ;
; -0.173 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a2                    ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.376      ; 3.668      ;
; -0.170 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[35]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.483      ; 3.773      ;
; -0.170 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[34]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.483      ; 3.773      ;
; -0.170 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[33]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.483      ; 3.773      ;
; -0.170 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[32]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.483      ; 3.773      ;
; -0.160 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[7]                           ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.841      ; 4.141      ;
; -0.160 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[6]                           ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.841      ; 4.141      ;
; -0.160 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[5]                           ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.841      ; 4.141      ;
; -0.160 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[4]                           ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.841      ; 4.141      ;
; -0.153 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[23]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.521      ; 3.828      ;
; -0.153 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[22]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.521      ; 3.828      ;
; -0.153 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[21]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.521      ; 3.828      ;
; -0.153 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[20]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.521      ; 3.828      ;
; -0.149 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[19]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 3.780      ; 3.591      ;
; -0.149 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[18]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 3.780      ; 3.591      ;
; -0.149 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[17]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 3.780      ; 3.591      ;
; -0.149 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[16]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 3.780      ; 3.591      ;
; -0.148 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a20~porta_datain_reg0  ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.496      ; 3.848      ;
; -0.147 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a20~porta_address_reg0 ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.490      ; 3.843      ;
; -0.147 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a20~porta_we_reg       ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.490      ; 3.843      ;
; -0.143 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[11]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.519      ; 3.836      ;
; -0.143 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[10]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.519      ; 3.836      ;
; -0.143 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[9]                           ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.519      ; 3.836      ;
; -0.143 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[8]                           ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.519      ; 3.836      ;
; -0.141 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[43]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 3.497      ; 3.316      ;
; -0.141 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[42]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 3.497      ; 3.316      ;
; -0.141 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[41]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 3.497      ; 3.316      ;
; -0.141 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[40]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 3.497      ; 3.316      ;
; -0.138 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[43]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.497      ; 3.819      ;
; -0.138 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[42]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.497      ; 3.819      ;
; -0.138 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[41]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.497      ; 3.819      ;
; -0.138 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[40]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.497      ; 3.819      ;
; -0.135 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[35]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 3.483      ; 3.308      ;
; -0.135 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[34]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 3.483      ; 3.308      ;
; -0.135 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[33]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 3.483      ; 3.308      ;
; -0.135 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[32]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 3.483      ; 3.308      ;
; -0.131 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[8]                                                ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.368      ; 3.702      ;
; -0.131 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[9]                                                ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.368      ; 3.702      ;
; -0.131 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[6]                                                ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.368      ; 3.702      ;
; -0.131 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[7]                                                ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.368      ; 3.702      ;
; -0.131 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[4]                                                ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.368      ; 3.702      ;
; -0.119 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[15]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 3.513      ; 3.354      ;
; -0.119 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[14]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 3.513      ; 3.354      ;
; -0.119 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[13]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 3.513      ; 3.354      ;
; -0.119 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[12]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 3.513      ; 3.354      ;
; -0.119 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a12~porta_datain_reg0  ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.487      ; 3.868      ;
; -0.119 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[15]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.513      ; 3.854      ;
; -0.119 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[14]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.513      ; 3.854      ;
; -0.119 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[13]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.513      ; 3.854      ;
; -0.119 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[12]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.513      ; 3.854      ;
; -0.118 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a12~porta_address_reg0 ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.481      ; 3.863      ;
; -0.118 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a12~porta_we_reg       ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.481      ; 3.863      ;
; -0.115 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a24~porta_datain_reg0  ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.467      ; 3.852      ;
; -0.115 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[27]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.428      ; 3.773      ;
; -0.115 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[26]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.428      ; 3.773      ;
; -0.115 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[25]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.428      ; 3.773      ;
; -0.115 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[24]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.428      ; 3.773      ;
; -0.114 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a24~porta_address_reg0 ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.461      ; 3.847      ;
; -0.114 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a24~porta_we_reg       ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.461      ; 3.847      ;
; -0.111 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[23]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 3.521      ; 3.370      ;
; -0.111 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[22]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 3.521      ; 3.370      ;
; -0.111 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[21]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 3.521      ; 3.370      ;
; -0.111 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[20]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 3.521      ; 3.370      ;
; -0.107 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[19]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.780      ; 4.133      ;
; -0.107 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[18]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.780      ; 4.133      ;
; -0.107 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[17]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.780      ; 4.133      ;
; -0.107 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[16]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.780      ; 4.133      ;
; -0.104 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[11]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 3.519      ; 3.375      ;
; -0.104 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[10]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 3.519      ; 3.375      ;
; -0.104 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[9]                           ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 3.519      ; 3.375      ;
; -0.104 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[8]                           ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 3.519      ; 3.375      ;
; -0.096 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a2                    ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 3.376      ; 3.245      ;
; -0.094 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a12~porta_datain_reg0  ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 3.487      ; 3.393      ;
; -0.093 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a20~porta_datain_reg0  ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 3.496      ; 3.403      ;
; -0.091 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a12~porta_address_reg0 ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 3.481      ; 3.390      ;
; -0.091 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a12~porta_we_reg       ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 3.481      ; 3.390      ;
; -0.090 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a20~porta_address_reg0 ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 3.490      ; 3.400      ;
; -0.090 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a20~porta_we_reg       ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 3.490      ; 3.400      ;
; -0.088 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[27]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 3.428      ; 3.300      ;
; -0.088 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[26]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 3.428      ; 3.300      ;
; -0.088 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[25]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 3.428      ; 3.300      ;
; -0.088 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[24]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 3.428      ; 3.300      ;
; -0.084 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a16~porta_datain_reg0  ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.432      ; 3.848      ;
; -0.083 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a16~porta_address_reg0 ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.426      ; 3.843      ;
; -0.083 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a16~porta_we_reg       ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.426      ; 3.843      ;
; -0.072 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[3]                           ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.385      ; 3.773      ;
; -0.072 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[2]                           ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.385      ; 3.773      ;
; -0.072 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[1]                           ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.385      ; 3.773      ;
+--------+----------------------------------+---------------------------------------------------------------------------------------------------------------------------------+----------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'ad9866_clk'                                                                                                                                                                                                                                                                                                            ;
+-------+----------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                        ; To Node                                                                                                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.051 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[11]                                                ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[11]  ; spi_sck      ; ad9866_clk  ; 0.000        ; 0.836      ; 1.112      ;
; 0.061 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[10]                                                ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[10]  ; spi_sck      ; ad9866_clk  ; 0.000        ; 0.825      ; 1.111      ;
; 0.068 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[0]                                                 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[0]   ; spi_sck      ; ad9866_clk  ; 0.000        ; 0.825      ; 1.118      ;
; 0.075 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[3]                                                 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[3]   ; spi_sck      ; ad9866_clk  ; 0.000        ; 0.825      ; 1.125      ;
; 0.078 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[1]                                                 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[1]   ; spi_sck      ; ad9866_clk  ; 0.000        ; 0.825      ; 1.128      ;
; 0.112 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[5]                                                 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[5]   ; spi_sck      ; ad9866_clk  ; 0.000        ; 0.815      ; 1.152      ;
; 0.141 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[9]                                                 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[9]   ; spi_sck      ; ad9866_clk  ; 0.000        ; 0.748      ; 1.114      ;
; 0.144 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[8]                                                 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[8]   ; spi_sck      ; ad9866_clk  ; 0.000        ; 0.748      ; 1.117      ;
; 0.144 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[4]                                                 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[4]   ; spi_sck      ; ad9866_clk  ; 0.000        ; 0.748      ; 1.117      ;
; 0.146 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[6]                                                 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[6]   ; spi_sck      ; ad9866_clk  ; 0.000        ; 0.748      ; 1.119      ;
; 0.155 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[7]                                                 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[7]   ; spi_sck      ; ad9866_clk  ; 0.000        ; 0.748      ; 1.128      ;
; 0.231 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[2]                                                 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[2]   ; spi_sck      ; ad9866_clk  ; 0.000        ; 0.825      ; 1.281      ;
; 0.241 ; reset_handler:reset_handler_inst|reset                                                                                           ; transmitter:transmitter_inst|pulsegen:pulse_inst|p1                                                                               ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.785      ; 1.251      ;
; 0.310 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|parity5                        ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a1                      ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.418      ; 0.923      ;
; 0.430 ; agc_nearclip                                                                                                                     ; agc_nearclip                                                                                                                      ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.044      ; 0.669      ;
; 0.430 ; receiver:receiver_inst|firX8R8:fir2|wstate[3]                                                                                    ; receiver:receiver_inst|firX8R8:fir2|wstate[3]                                                                                     ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.044      ; 0.669      ;
; 0.430 ; receiver:receiver_inst|firX8R8:fir2|wstate[1]                                                                                    ; receiver:receiver_inst|firX8R8:fir2|wstate[1]                                                                                     ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.044      ; 0.669      ;
; 0.430 ; receiver:receiver_inst|firX8R8:fir2|waddr[0]                                                                                     ; receiver:receiver_inst|firX8R8:fir2|waddr[0]                                                                                      ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.044      ; 0.669      ;
; 0.430 ; transmitter:transmitter_inst|FirInterp8_1024:fi|phase[0]                                                                         ; transmitter:transmitter_inst|FirInterp8_1024:fi|phase[0]                                                                          ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.044      ; 0.669      ;
; 0.430 ; transmitter:transmitter_inst|FirInterp8_1024:fi|phase[1]                                                                         ; transmitter:transmitter_inst|FirInterp8_1024:fi|phase[1]                                                                          ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.044      ; 0.669      ;
; 0.430 ; transmitter:transmitter_inst|FirInterp8_1024:fi|rstate.rWait                                                                     ; transmitter:transmitter_inst|FirInterp8_1024:fi|rstate.rWait                                                                      ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.044      ; 0.669      ;
; 0.430 ; transmitter:transmitter_inst|FirInterp8_1024:fi|phase[2]                                                                         ; transmitter:transmitter_inst|FirInterp8_1024:fi|phase[2]                                                                          ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.044      ; 0.669      ;
; 0.430 ; transmitter:transmitter_inst|FirInterp8_1024:fi|rstate.rRun                                                                      ; transmitter:transmitter_inst|FirInterp8_1024:fi|rstate.rRun                                                                       ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.044      ; 0.669      ;
; 0.430 ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a1                     ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a1                      ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.044      ; 0.669      ;
; 0.430 ; transmitter:transmitter_inst|FirInterp8_1024:fi|req                                                                              ; transmitter:transmitter_inst|FirInterp8_1024:fi|req                                                                               ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.044      ; 0.669      ;
; 0.430 ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a2                     ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a2                      ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.044      ; 0.669      ;
; 0.430 ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a5                     ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a5                      ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.044      ; 0.669      ;
; 0.430 ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a7                     ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a7                      ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.044      ; 0.669      ;
; 0.430 ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a8                     ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a8                      ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.044      ; 0.669      ;
; 0.430 ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a3                     ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a3                      ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.044      ; 0.669      ;
; 0.430 ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a6                     ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a6                      ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.044      ; 0.669      ;
; 0.430 ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a9                     ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a9                      ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.044      ; 0.669      ;
; 0.430 ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a10                    ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a10                     ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.044      ; 0.669      ;
; 0.430 ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a11                    ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a11                     ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.044      ; 0.669      ;
; 0.430 ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a0                     ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a0                      ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.044      ; 0.669      ;
; 0.430 ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a4                     ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a4                      ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.044      ; 0.669      ;
; 0.430 ; transmitter:transmitter_inst|FirInterp8_1024:fi|waddr[0]                                                                         ; transmitter:transmitter_inst|FirInterp8_1024:fi|waddr[0]                                                                          ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.044      ; 0.669      ;
; 0.430 ; transmitter:transmitter_inst|FirInterp8_1024:fi|we                                                                               ; transmitter:transmitter_inst|FirInterp8_1024:fi|we                                                                                ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.044      ; 0.669      ;
; 0.430 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a0                     ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a0                      ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.044      ; 0.669      ;
; 0.430 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a2                     ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a2                      ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.044      ; 0.669      ;
; 0.430 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a3                     ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a3                      ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.044      ; 0.669      ;
; 0.430 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a6                     ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a6                      ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.044      ; 0.669      ;
; 0.430 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a7                     ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a7                      ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.044      ; 0.669      ;
; 0.430 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a8                     ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a8                      ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.044      ; 0.669      ;
; 0.430 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a9                     ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a9                      ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.044      ; 0.669      ;
; 0.430 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a11                    ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a11                     ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.044      ; 0.669      ;
; 0.430 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a1                     ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a1                      ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.044      ; 0.669      ;
; 0.430 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a4                     ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a4                      ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.044      ; 0.669      ;
; 0.430 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a5                     ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a5                      ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.044      ; 0.669      ;
; 0.430 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a10                    ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a10                     ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.044      ; 0.669      ;
; 0.436 ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a10                    ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|sub_parity3a[2]                 ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.114      ; 0.745      ;
; 0.445 ; agc_delaycnt[0]                                                                                                                  ; agc_delaycnt[0]                                                                                                                   ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.044      ; 0.684      ;
; 0.446 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a0                     ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|sub_parity6a[0]                 ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.315      ; 0.956      ;
; 0.456 ; receiver:receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[3].cic_comb_inst|out_data[8]                                    ; receiver:receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[4].cic_comb_inst|prev_data[8]                                    ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.250      ; 0.901      ;
; 0.459 ; reset_handler:reset_handler_inst|reset                                                                                           ; transmitter:transmitter_inst|tx_IQ_data[29]                                                                                       ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.096      ; 1.780      ;
; 0.459 ; reset_handler:reset_handler_inst|reset                                                                                           ; transmitter:transmitter_inst|tx_IQ_data[28]                                                                                       ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.096      ; 1.780      ;
; 0.459 ; reset_handler:reset_handler_inst|reset                                                                                           ; transmitter:transmitter_inst|tx_IQ_data[27]                                                                                       ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.096      ; 1.780      ;
; 0.459 ; reset_handler:reset_handler_inst|reset                                                                                           ; transmitter:transmitter_inst|tx_IQ_data[26]                                                                                       ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.096      ; 1.780      ;
; 0.459 ; reset_handler:reset_handler_inst|reset                                                                                           ; transmitter:transmitter_inst|tx_IQ_data[25]                                                                                       ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.096      ; 1.780      ;
; 0.459 ; reset_handler:reset_handler_inst|reset                                                                                           ; transmitter:transmitter_inst|tx_IQ_data[24]                                                                                       ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.096      ; 1.780      ;
; 0.459 ; reset_handler:reset_handler_inst|reset                                                                                           ; transmitter:transmitter_inst|tx_IQ_data[22]                                                                                       ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.096      ; 1.780      ;
; 0.459 ; reset_handler:reset_handler_inst|reset                                                                                           ; transmitter:transmitter_inst|tx_IQ_data[20]                                                                                       ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.096      ; 1.780      ;
; 0.459 ; reset_handler:reset_handler_inst|reset                                                                                           ; transmitter:transmitter_inst|tx_IQ_data[19]                                                                                       ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.096      ; 1.780      ;
; 0.459 ; reset_handler:reset_handler_inst|reset                                                                                           ; transmitter:transmitter_inst|tx_IQ_data[18]                                                                                       ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.096      ; 1.780      ;
; 0.459 ; reset_handler:reset_handler_inst|reset                                                                                           ; transmitter:transmitter_inst|tx_IQ_data[17]                                                                                       ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.096      ; 1.780      ;
; 0.459 ; reset_handler:reset_handler_inst|reset                                                                                           ; transmitter:transmitter_inst|tx_IQ_data[16]                                                                                       ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.096      ; 1.780      ;
; 0.459 ; reset_handler:reset_handler_inst|reset                                                                                           ; transmitter:transmitter_inst|tx_IQ_data[14]                                                                                       ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.096      ; 1.780      ;
; 0.459 ; reset_handler:reset_handler_inst|reset                                                                                           ; transmitter:transmitter_inst|tx_IQ_data[9]                                                                                        ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.096      ; 1.780      ;
; 0.459 ; reset_handler:reset_handler_inst|reset                                                                                           ; transmitter:transmitter_inst|tx_IQ_data[1]                                                                                        ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.096      ; 1.780      ;
; 0.460 ; receiver:receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[4].cic_comb_inst|prev_data[36]                                  ; receiver:receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[4].cic_comb_inst|out_data[36]                                    ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.432      ; 1.087      ;
; 0.470 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a0                     ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|wrptr_g[0]                                                  ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.315      ; 0.980      ;
; 0.478 ; receiver:receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[3].cic_comb_inst|out_data[6]                                    ; receiver:receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[4].cic_comb_inst|prev_data[6]                                    ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.250      ; 0.923      ;
; 0.479 ; receiver:receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[3].cic_comb_inst|out_data[5]                                    ; receiver:receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[4].cic_comb_inst|prev_data[5]                                    ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.250      ; 0.924      ;
; 0.481 ; receiver:receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[3].cic_comb_inst|prev_data[36]                                  ; receiver:receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[3].cic_comb_inst|out_data[36]                                    ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.445      ; 1.121      ;
; 0.485 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|wrptr_g[9]                                                 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|ram_block7a20~porta_address_reg0   ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.665      ; 1.380      ;
; 0.488 ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[7]  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[7]   ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.053      ; 0.736      ;
; 0.489 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[1]  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[1]  ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.053      ; 0.737      ;
; 0.489 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[5]  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[5]  ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.053      ; 0.737      ;
; 0.489 ; transmitter:transmitter_inst|cpl_cordic:cordic_inst|Z[7][1]                                                                      ; transmitter:transmitter_inst|cpl_cordic:cordic_inst|Z[8][1]                                                                       ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.052      ; 0.736      ;
; 0.490 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[3]  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[3]  ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.053      ; 0.738      ;
; 0.490 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[7]  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[7]  ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.051      ; 0.736      ;
; 0.492 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[9]  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[9]  ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.051      ; 0.738      ;
; 0.492 ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[8]  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[8]   ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.051      ; 0.738      ;
; 0.492 ; receiver:receiver_inst|cordic:cordic_inst|Z[5][0]                                                                                ; receiver:receiver_inst|cordic:cordic_inst|Z[6][0]                                                                                 ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.048      ; 0.735      ;
; 0.493 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[11] ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[11] ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.051      ; 0.739      ;
; 0.494 ; receiver:receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[2].cic_comb_inst|out_data[6]                                    ; receiver:receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[3].cic_comb_inst|prev_data[6]                                    ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.605      ; 1.294      ;
; 0.495 ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[4]  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[4]   ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.048      ; 0.738      ;
; 0.495 ; receiver:receiver_inst|cordic:cordic_inst|Z[1][0]                                                                                ; receiver:receiver_inst|cordic:cordic_inst|Z[2][0]                                                                                 ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.048      ; 0.738      ;
; 0.495 ; receiver:receiver_inst|cordic:cordic_inst|Z[4][0]                                                                                ; receiver:receiver_inst|cordic:cordic_inst|Z[5][0]                                                                                 ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.048      ; 0.738      ;
; 0.497 ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[3]  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[3]   ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.048      ; 0.740      ;
; 0.500 ; transmitter:transmitter_inst|FirInterp8_1024:fi|phase[0]                                                                         ; transmitter:transmitter_inst|FirInterp8_1024:fi|phase[1]                                                                          ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.050      ; 0.745      ;
; 0.500 ; transmitter:transmitter_inst|FirInterp8_1024:fi|phase[0]                                                                         ; transmitter:transmitter_inst|FirInterp8_1024:fi|phase[2]                                                                          ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.050      ; 0.745      ;
; 0.501 ; transmitter:transmitter_inst|FirInterp8_1024:fi|rstate.rAddrA                                                                    ; transmitter:transmitter_inst|FirInterp8_1024:fi|rstate.rAddrB                                                                     ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.049      ; 0.745      ;
; 0.502 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|wrptr_g[6]                                                 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|ram_block7a20~porta_address_reg0   ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.665      ; 1.397      ;
; 0.505 ; transmitter:transmitter_inst|cpl_cordic:cordic_inst|Z[9][1]                                                                      ; transmitter:transmitter_inst|cpl_cordic:cordic_inst|Z[10][1]                                                                      ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.048      ; 0.748      ;
; 0.511 ; transmitter:transmitter_inst|CicInterpM5:in2|x3[21]                                                                              ; transmitter:transmitter_inst|CicInterpM5:in2|dx3[21]                                                                              ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.053      ; 0.759      ;
; 0.511 ; receiver:receiver_inst|cic:cic_inst_Q2|cic_comb:cic_stages[1].cic_comb_inst|out_data[24]                                         ; receiver:receiver_inst|cic:cic_inst_Q2|cic_comb:cic_stages[2].cic_comb_inst|prev_data[24]                                         ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.052      ; 0.758      ;
; 0.512 ; receiver:receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[0].cic_comb_inst|out_data[34]                                   ; receiver:receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[1].cic_comb_inst|prev_data[34]                                   ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.052      ; 0.759      ;
; 0.513 ; transmitter:transmitter_inst|CicInterpM5:in2|x3[15]                                                                              ; transmitter:transmitter_inst|CicInterpM5:in2|dx3[15]                                                                              ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.053      ; 0.761      ;
; 0.513 ; transmitter:transmitter_inst|CicInterpM5:in2|x2[4]                                                                               ; transmitter:transmitter_inst|CicInterpM5:in2|dx2[4]                                                                               ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.052      ; 0.760      ;
+-------+----------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'spi_slave:spi_slave_rx_inst|done'                                                                                                      ;
+-------+---------------------------------------+-------------------------+--------------+----------------------------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                 ; Launch Clock ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+-------------------------+--------------+----------------------------------+--------------+------------+------------+
; 0.268 ; spi_slave:spi_slave_rx_inst|rdata[33] ; tx_gain[1]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.621      ; 1.114      ;
; 0.274 ; spi_slave:spi_slave_rx_inst|rdata[2]  ; rxfreq[2]~_Duplicate_2  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.858      ; 1.357      ;
; 0.363 ; spi_slave:spi_slave_rx_inst|rdata[22] ; rxfreq[22]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.830      ; 1.418      ;
; 0.365 ; spi_slave:spi_slave_rx_inst|rdata[7]  ; rxfreq[7]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.728      ; 0.922      ;
; 0.366 ; spi_slave:spi_slave_rx_inst|rdata[13] ; rxfreq[13]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.728      ; 0.923      ;
; 0.372 ; spi_slave:spi_slave_rx_inst|rdata[5]  ; rxfreq[5]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.728      ; 0.929      ;
; 0.385 ; spi_slave:spi_slave_rx_inst|rdata[8]  ; rxfreq[8]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.725      ; 0.939      ;
; 0.399 ; spi_slave:spi_slave_rx_inst|rdata[10] ; rxfreq[10]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.728      ; 0.956      ;
; 0.412 ; spi_slave:spi_slave_rx_inst|rdata[19] ; rxfreq[19]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.692      ; 0.933      ;
; 0.419 ; spi_slave:spi_slave_rx_inst|rdata[24] ; rxfreq[24]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.692      ; 0.940      ;
; 0.420 ; spi_slave:spi_slave_rx_inst|rdata[26] ; rxfreq[26]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.692      ; 0.941      ;
; 0.423 ; spi_slave:spi_slave_rx_inst|rdata[23] ; rxfreq[23]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.692      ; 0.944      ;
; 0.423 ; spi_slave:spi_slave_rx_inst|rdata[0]  ; rxfreq[0]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.728      ; 0.980      ;
; 0.424 ; spi_slave:spi_slave_rx_inst|rdata[25] ; rxfreq[25]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.692      ; 0.945      ;
; 0.425 ; spi_slave:spi_slave_rx_inst|rdata[9]  ; rxfreq[9]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.725      ; 0.979      ;
; 0.437 ; spi_slave:spi_slave_rx_inst|rdata[22] ; rxfreq[22]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.692      ; 0.958      ;
; 0.439 ; spi_slave:spi_slave_rx_inst|rdata[19] ; rxfreq[19]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.823      ; 1.487      ;
; 0.441 ; spi_slave:spi_slave_rx_inst|rdata[29] ; rxfreq[29]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.692      ; 0.962      ;
; 0.444 ; spi_slave:spi_slave_rx_inst|rdata[35] ; tx_gain[3]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.621      ; 1.290      ;
; 0.446 ; spi_slave:spi_slave_rx_inst|rdata[24] ; rxfreq[24]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.820      ; 1.491      ;
; 0.450 ; spi_slave:spi_slave_rx_inst|rdata[21] ; rxfreq[21]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.692      ; 0.971      ;
; 0.454 ; spi_slave:spi_slave_rx_inst|rdata[20] ; rxfreq[20]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.692      ; 0.975      ;
; 0.454 ; spi_slave:spi_slave_rx_inst|rdata[13] ; rxfreq[13]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.861      ; 1.540      ;
; 0.474 ; spi_slave:spi_slave_rx_inst|rdata[17] ; rxfreq[17]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.667      ; 0.970      ;
; 0.475 ; spi_slave:spi_slave_rx_inst|rdata[5]  ; rxfreq[5]~_Duplicate_2  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.861      ; 1.561      ;
; 0.487 ; spi_slave:spi_slave_rx_inst|rdata[33] ; att[1]                  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.620      ; 1.332      ;
; 0.487 ; spi_slave:spi_slave_rx_inst|rdata[32] ; tx_gain[0]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.621      ; 1.333      ;
; 0.493 ; spi_slave:spi_slave_rx_inst|rdata[28] ; rxfreq[28]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.652      ; 1.370      ;
; 0.496 ; spi_slave:spi_slave_rx_inst|rdata[35] ; att[3]                  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.620      ; 1.341      ;
; 0.499 ; spi_slave:spi_slave_rx_inst|rdata[37] ; tx_gain[5]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.637      ; 1.361      ;
; 0.500 ; spi_slave:spi_slave_rx_inst|rdata[34] ; tx_gain[2]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.621      ; 1.346      ;
; 0.502 ; spi_slave:spi_slave_rx_inst|rdata[18] ; rxfreq[18]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.652      ; 1.379      ;
; 0.504 ; spi_slave:spi_slave_rx_inst|rdata[4]  ; rxfreq[4]~_Duplicate_2  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.861      ; 1.590      ;
; 0.507 ; spi_slave:spi_slave_rx_inst|rdata[21] ; rxfreq[21]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.830      ; 1.562      ;
; 0.508 ; spi_slave:spi_slave_rx_inst|rdata[38] ; randomize               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.380      ; 1.113      ;
; 0.513 ; spi_slave:spi_slave_rx_inst|rdata[23] ; rxfreq[23]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.830      ; 1.568      ;
; 0.514 ; spi_slave:spi_slave_rx_inst|rdata[0]  ; rxfreq[0]~_Duplicate_2  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.861      ; 1.600      ;
; 0.519 ; spi_slave:spi_slave_rx_inst|rdata[36] ; att[4]                  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.620      ; 1.364      ;
; 0.524 ; spi_slave:spi_slave_rx_inst|rdata[1]  ; rxfreq[1]~_Duplicate_2  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.861      ; 1.610      ;
; 0.531 ; spi_slave:spi_slave_rx_inst|rdata[37] ; dither                  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.620      ; 1.376      ;
; 0.541 ; spi_slave:spi_slave_rx_inst|rdata[36] ; tx_gain[4]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.637      ; 1.403      ;
; 0.547 ; spi_slave:spi_slave_rx_inst|rdata[12] ; rxfreq[12]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.855      ; 1.627      ;
; 0.552 ; spi_slave:spi_slave_rx_inst|rdata[32] ; att[0]                  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.620      ; 1.397      ;
; 0.567 ; spi_slave:spi_slave_rx_inst|rdata[27] ; rxfreq[27]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.747      ; 1.143      ;
; 0.568 ; spi_slave:spi_slave_rx_inst|rdata[26] ; rxfreq[26]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.820      ; 1.613      ;
; 0.570 ; spi_slave:spi_slave_rx_inst|rdata[34] ; att[2]                  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.620      ; 1.415      ;
; 0.571 ; spi_slave:spi_slave_rx_inst|rdata[10] ; rxfreq[10]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.861      ; 1.657      ;
; 0.574 ; spi_slave:spi_slave_rx_inst|rdata[11] ; rxfreq[11]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.725      ; 1.128      ;
; 0.577 ; spi_slave:spi_slave_rx_inst|rdata[2]  ; rxfreq[2]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.728      ; 1.134      ;
; 0.578 ; spi_slave:spi_slave_rx_inst|rdata[18] ; rxfreq[18]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.522      ; 0.929      ;
; 0.579 ; spi_slave:spi_slave_rx_inst|rdata[1]  ; rxfreq[1]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.728      ; 1.136      ;
; 0.582 ; spi_slave:spi_slave_rx_inst|rdata[27] ; rxfreq[27]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.755      ; 1.166      ;
; 0.587 ; spi_slave:spi_slave_rx_inst|rdata[31] ; rxfreq[31]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.542      ; 0.958      ;
; 0.587 ; spi_slave:spi_slave_rx_inst|rdata[29] ; rxfreq[29]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.820      ; 1.632      ;
; 0.589 ; spi_slave:spi_slave_rx_inst|rdata[21] ; rxfreq[21]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.700      ; 1.118      ;
; 0.590 ; spi_slave:spi_slave_rx_inst|rdata[28] ; rxfreq[28]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.522      ; 0.941      ;
; 0.599 ; spi_slave:spi_slave_rx_inst|rdata[3]  ; rxfreq[3]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.540      ; 0.968      ;
; 0.601 ; spi_slave:spi_slave_rx_inst|rdata[4]  ; rxfreq[4]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.728      ; 1.158      ;
; 0.602 ; spi_slave:spi_slave_rx_inst|rdata[41] ; speed[1]                ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.087      ; 0.914      ;
; 0.603 ; spi_slave:spi_slave_rx_inst|rdata[40] ; speed[0]                ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.087      ; 0.915      ;
; 0.625 ; spi_slave:spi_slave_rx_inst|rdata[16] ; rxfreq[16]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.797      ; 1.647      ;
; 0.644 ; spi_slave:spi_slave_rx_inst|rdata[12] ; rxfreq[12]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.725      ; 1.198      ;
; 0.647 ; spi_slave:spi_slave_rx_inst|rdata[16] ; rxfreq[16]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.667      ; 1.143      ;
; 0.647 ; spi_slave:spi_slave_rx_inst|rdata[17] ; rxfreq[17]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.797      ; 1.669      ;
; 0.648 ; spi_slave:spi_slave_rx_inst|rdata[15] ; rxfreq[15]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.667      ; 1.144      ;
; 0.649 ; spi_slave:spi_slave_rx_inst|rdata[30] ; rxfreq[30]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.820      ; 1.694      ;
; 0.654 ; spi_slave:spi_slave_rx_inst|rdata[10] ; rxfreq[10]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.731      ; 1.214      ;
; 0.657 ; spi_slave:spi_slave_rx_inst|rdata[22] ; rxfreq[22]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.700      ; 1.186      ;
; 0.659 ; spi_slave:spi_slave_rx_inst|rdata[30] ; rxfreq[30]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.692      ; 1.180      ;
; 0.659 ; spi_slave:spi_slave_rx_inst|rdata[2]  ; rxfreq[2]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.731      ; 1.219      ;
; 0.667 ; spi_slave:spi_slave_rx_inst|rdata[5]  ; rxfreq[5]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.731      ; 1.227      ;
; 0.667 ; spi_slave:spi_slave_rx_inst|rdata[7]  ; rxfreq[7]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.731      ; 1.227      ;
; 0.670 ; spi_slave:spi_slave_rx_inst|rdata[4]  ; rxfreq[4]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.731      ; 1.230      ;
; 0.672 ; spi_slave:spi_slave_rx_inst|rdata[11] ; rxfreq[11]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.728      ; 1.229      ;
; 0.673 ; spi_slave:spi_slave_rx_inst|rdata[31] ; rxfreq[31]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.676      ; 1.574      ;
; 0.679 ; spi_slave:spi_slave_rx_inst|rdata[24] ; rxfreq[24]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.700      ; 1.208      ;
; 0.680 ; spi_slave:spi_slave_rx_inst|rdata[8]  ; rxfreq[8]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.728      ; 1.237      ;
; 0.683 ; spi_slave:spi_slave_rx_inst|rdata[1]  ; rxfreq[1]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.731      ; 1.243      ;
; 0.690 ; spi_slave:spi_slave_rx_inst|rdata[12] ; rxfreq[12]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.728      ; 1.247      ;
; 0.697 ; spi_slave:spi_slave_rx_inst|rdata[7]  ; rxfreq[7]~_Duplicate_2  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.861      ; 1.783      ;
; 0.708 ; spi_slave:spi_slave_rx_inst|rdata[0]  ; rxfreq[0]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.731      ; 1.268      ;
; 0.714 ; spi_slave:spi_slave_rx_inst|rdata[15] ; rxfreq[15]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.797      ; 1.736      ;
; 0.719 ; spi_slave:spi_slave_rx_inst|rdata[25] ; rxfreq[25]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.700      ; 1.248      ;
; 0.723 ; spi_slave:spi_slave_rx_inst|rdata[9]  ; rxfreq[9]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.728      ; 1.280      ;
; 0.725 ; spi_slave:spi_slave_rx_inst|rdata[8]  ; rxfreq[8]~_Duplicate_2  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.855      ; 1.805      ;
; 0.736 ; spi_slave:spi_slave_rx_inst|rdata[16] ; rxfreq[16]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.664      ; 1.229      ;
; 0.744 ; spi_slave:spi_slave_rx_inst|rdata[11] ; rxfreq[11]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.855      ; 1.824      ;
; 0.748 ; spi_slave:spi_slave_rx_inst|rdata[14] ; rxfreq[14]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.670      ; 1.643      ;
; 0.776 ; spi_slave:spi_slave_rx_inst|rdata[15] ; rxfreq[15]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.664      ; 1.269      ;
; 0.783 ; spi_slave:spi_slave_rx_inst|rdata[17] ; rxfreq[17]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.664      ; 1.276      ;
; 0.789 ; spi_slave:spi_slave_rx_inst|rdata[25] ; rxfreq[25]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.820      ; 1.834      ;
; 0.801 ; spi_slave:spi_slave_rx_inst|rdata[14] ; rxfreq[14]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.540      ; 1.170      ;
; 0.801 ; spi_slave:spi_slave_rx_inst|rdata[27] ; rxfreq[27]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.881      ; 1.907      ;
; 0.806 ; spi_slave:spi_slave_rx_inst|rdata[6]  ; rxfreq[6]~_Duplicate_2  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.673      ; 1.704      ;
; 0.811 ; spi_slave:spi_slave_rx_inst|rdata[6]  ; rxfreq[6]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.540      ; 1.180      ;
; 0.820 ; spi_slave:spi_slave_rx_inst|rdata[20] ; rxfreq[20]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.830      ; 1.875      ;
; 0.850 ; spi_slave:spi_slave_rx_inst|rdata[31] ; rxfreq[31]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.534      ; 1.213      ;
; 0.852 ; spi_slave:spi_slave_rx_inst|rdata[9]  ; rxfreq[9]~_Duplicate_2  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.855      ; 1.932      ;
; 0.854 ; spi_slave:spi_slave_rx_inst|rdata[18] ; rxfreq[18]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.514      ; 1.197      ;
; 0.862 ; spi_slave:spi_slave_rx_inst|rdata[14] ; rxfreq[14]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.537      ; 1.228      ;
+-------+---------------------------------------+-------------------------+--------------+----------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk_10mhz'                                                                                                                                                ;
+-------+----------------------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                          ; To Node                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.403 ; reset_handler:reset_handler_inst|reset_counter[0]  ; reset_handler:reset_handler_inst|reset_counter[0]  ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; ad9866:ad9866_inst|dut2_bitcount[1]                ; ad9866:ad9866_inst|dut2_bitcount[1]                ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; ad9866:ad9866_inst|dut2_bitcount[2]                ; ad9866:ad9866_inst|dut2_bitcount[2]                ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; ad9866:ad9866_inst|dut2_bitcount[3]                ; ad9866:ad9866_inst|dut2_bitcount[3]                ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; ad9866:ad9866_inst|dut2_state.1                    ; ad9866:ad9866_inst|dut2_state.1                    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; ad9866:ad9866_inst|sen_n                           ; ad9866:ad9866_inst|sen_n                           ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 0.669      ;
; 0.418 ; ad9866:ad9866_inst|dut2_bitcount[0]                ; ad9866:ad9866_inst|dut2_bitcount[0]                ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 0.684      ;
; 0.471 ; ad9866:ad9866_inst|dut2_data[14]                   ; ad9866:ad9866_inst|dut2_data[15]                   ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 0.737      ;
; 0.472 ; ad9866:ad9866_inst|dut2_data[13]                   ; ad9866:ad9866_inst|dut2_data[14]                   ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 0.738      ;
; 0.474 ; ad9866:ad9866_inst|dut2_bitcount[0]                ; ad9866:ad9866_inst|dut2_bitcount[1]                ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 0.740      ;
; 0.510 ; ad9866:ad9866_inst|dut1_pc[5]                      ; ad9866:ad9866_inst|dut1_pc[5]                      ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 0.776      ;
; 0.560 ; reset_handler:reset_handler_inst|reset_counter[20] ; reset_handler:reset_handler_inst|reset_counter[21] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.533      ; 1.288      ;
; 0.573 ; reset_handler:reset_handler_inst|reset_counter[22] ; reset_handler:reset_handler_inst|reset_counter[23] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.533      ; 1.301      ;
; 0.573 ; reset_handler:reset_handler_inst|reset_counter[19] ; reset_handler:reset_handler_inst|reset_counter[21] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.533      ; 1.301      ;
; 0.647 ; ad9866:ad9866_inst|dut2_data[4]                    ; ad9866:ad9866_inst|dut2_data[5]                    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 0.913      ;
; 0.647 ; ad9866:ad9866_inst|dut2_data[5]                    ; ad9866:ad9866_inst|dut2_data[6]                    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 0.913      ;
; 0.647 ; ad9866:ad9866_inst|dut2_data[7]                    ; ad9866:ad9866_inst|dut2_data[8]                    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 0.913      ;
; 0.648 ; ad9866:ad9866_inst|dut2_data[6]                    ; ad9866:ad9866_inst|dut2_data[7]                    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 0.914      ;
; 0.649 ; ad9866:ad9866_inst|dut2_data[11]                   ; ad9866:ad9866_inst|dut2_data[12]                   ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 0.915      ;
; 0.678 ; reset_handler:reset_handler_inst|reset_counter[17] ; reset_handler:reset_handler_inst|reset_counter[17] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.089      ; 0.962      ;
; 0.678 ; reset_handler:reset_handler_inst|reset_counter[18] ; reset_handler:reset_handler_inst|reset_counter[18] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.089      ; 0.962      ;
; 0.679 ; reset_handler:reset_handler_inst|reset_counter[16] ; reset_handler:reset_handler_inst|reset_counter[16] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.089      ; 0.963      ;
; 0.681 ; reset_handler:reset_handler_inst|reset_counter[23] ; reset_handler:reset_handler_inst|reset_counter[23] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.089      ; 0.965      ;
; 0.682 ; reset_handler:reset_handler_inst|reset_counter[21] ; reset_handler:reset_handler_inst|reset_counter[21] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.089      ; 0.966      ;
; 0.682 ; reset_handler:reset_handler_inst|reset_counter[20] ; reset_handler:reset_handler_inst|reset_counter[23] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.533      ; 1.410      ;
; 0.684 ; counter[9]                                         ; counter[9]                                         ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 0.950      ;
; 0.684 ; counter[11]                                        ; counter[11]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 0.950      ;
; 0.685 ; counter[1]                                         ; counter[1]                                         ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 0.951      ;
; 0.685 ; counter[7]                                         ; counter[7]                                         ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 0.951      ;
; 0.685 ; counter[15]                                        ; counter[15]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 0.951      ;
; 0.686 ; counter[17]                                        ; counter[17]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 0.952      ;
; 0.687 ; counter[2]                                         ; counter[2]                                         ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 0.953      ;
; 0.687 ; counter[13]                                        ; counter[13]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 0.953      ;
; 0.688 ; counter[3]                                         ; counter[3]                                         ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 0.954      ;
; 0.688 ; counter[5]                                         ; counter[5]                                         ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 0.954      ;
; 0.688 ; counter[18]                                        ; counter[18]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 0.954      ;
; 0.689 ; counter[12]                                        ; counter[12]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 0.955      ;
; 0.689 ; counter[19]                                        ; counter[19]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 0.955      ;
; 0.689 ; counter[21]                                        ; counter[21]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 0.955      ;
; 0.689 ; ad9866:ad9866_inst|dut2_data[12]                   ; ad9866:ad9866_inst|dut2_data[13]                   ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 0.955      ;
; 0.690 ; counter[8]                                         ; counter[8]                                         ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 0.956      ;
; 0.690 ; counter[10]                                        ; counter[10]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 0.956      ;
; 0.690 ; counter[14]                                        ; counter[14]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 0.956      ;
; 0.691 ; counter[4]                                         ; counter[4]                                         ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 0.957      ;
; 0.691 ; counter[6]                                         ; counter[6]                                         ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 0.957      ;
; 0.691 ; ad9866:ad9866_inst|dut2_state.1                    ; ad9866:ad9866_inst|dut2_data[13]                   ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.072      ; 0.958      ;
; 0.692 ; counter[16]                                        ; counter[16]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 0.958      ;
; 0.693 ; counter[20]                                        ; counter[20]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 0.959      ;
; 0.695 ; reset_handler:reset_handler_inst|reset_counter[2]  ; reset_handler:reset_handler_inst|reset_counter[2]  ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 0.961      ;
; 0.695 ; reset_handler:reset_handler_inst|reset_counter[8]  ; reset_handler:reset_handler_inst|reset_counter[8]  ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 0.961      ;
; 0.695 ; reset_handler:reset_handler_inst|reset_counter[9]  ; reset_handler:reset_handler_inst|reset_counter[9]  ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 0.961      ;
; 0.695 ; reset_handler:reset_handler_inst|reset_counter[19] ; reset_handler:reset_handler_inst|reset_counter[23] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.533      ; 1.423      ;
; 0.696 ; reset_handler:reset_handler_inst|reset_counter[4]  ; reset_handler:reset_handler_inst|reset_counter[4]  ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 0.962      ;
; 0.696 ; reset_handler:reset_handler_inst|reset_counter[7]  ; reset_handler:reset_handler_inst|reset_counter[7]  ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 0.962      ;
; 0.696 ; reset_handler:reset_handler_inst|reset_counter[10] ; reset_handler:reset_handler_inst|reset_counter[10] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 0.962      ;
; 0.696 ; reset_handler:reset_handler_inst|reset_counter[11] ; reset_handler:reset_handler_inst|reset_counter[11] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 0.962      ;
; 0.698 ; reset_handler:reset_handler_inst|reset_counter[20] ; reset_handler:reset_handler_inst|reset_counter[20] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 0.964      ;
; 0.699 ; reset_handler:reset_handler_inst|reset_counter[15] ; reset_handler:reset_handler_inst|reset_counter[16] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.533      ; 1.427      ;
; 0.700 ; reset_handler:reset_handler_inst|reset_counter[3]  ; reset_handler:reset_handler_inst|reset_counter[3]  ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 0.966      ;
; 0.700 ; reset_handler:reset_handler_inst|reset_counter[5]  ; reset_handler:reset_handler_inst|reset_counter[5]  ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 0.966      ;
; 0.701 ; reset_handler:reset_handler_inst|reset_counter[19] ; reset_handler:reset_handler_inst|reset_counter[19] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 0.967      ;
; 0.710 ; counter[23]                                        ; counter[23]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 0.976      ;
; 0.711 ; reset_handler:reset_handler_inst|reset_counter[22] ; reset_handler:reset_handler_inst|reset_counter[22] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 0.977      ;
; 0.714 ; counter[22]                                        ; counter[22]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 0.980      ;
; 0.715 ; counter[0]                                         ; counter[0]                                         ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 0.981      ;
; 0.718 ; reset_handler:reset_handler_inst|reset_counter[1]  ; reset_handler:reset_handler_inst|reset_counter[1]  ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 0.984      ;
; 0.719 ; reset_handler:reset_handler_inst|reset_counter[0]  ; reset_handler:reset_handler_inst|reset_counter[1]  ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 0.985      ;
; 0.724 ; ad9866:ad9866_inst|dut1_pc[1]                      ; ad9866:ad9866_inst|dut1_pc[1]                      ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 0.990      ;
; 0.735 ; ad9866:ad9866_inst|dut2_bitcount[1]                ; ad9866:ad9866_inst|dut2_bitcount[2]                ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 1.001      ;
; 0.738 ; ad9866:ad9866_inst|dut1_pc[3]                      ; ad9866:ad9866_inst|dut1_pc[3]                      ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 1.004      ;
; 0.744 ; ad9866:ad9866_inst|dut1_pc[0]                      ; ad9866:ad9866_inst|dut1_pc[0]                      ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 1.010      ;
; 0.744 ; ad9866:ad9866_inst|dut2_bitcount[0]                ; ad9866:ad9866_inst|dut2_bitcount[2]                ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 1.010      ;
; 0.758 ; ad9866:ad9866_inst|dut2_state.1                    ; ad9866:ad9866_inst|sen_n                           ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 1.024      ;
; 0.767 ; ad9866:ad9866_inst|dut2_state.1                    ; ad9866:ad9866_inst|dut2_data[0]                    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.496      ; 1.458      ;
; 0.767 ; ad9866:ad9866_inst|dut2_state.1                    ; ad9866:ad9866_inst|dut2_data[9]                    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.496      ; 1.458      ;
; 0.793 ; reset_handler:reset_handler_inst|reset_counter[14] ; reset_handler:reset_handler_inst|reset_counter[16] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.533      ; 1.521      ;
; 0.796 ; reset_handler:reset_handler_inst|reset_counter[15] ; reset_handler:reset_handler_inst|reset_counter[17] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.533      ; 1.524      ;
; 0.797 ; reset_handler:reset_handler_inst|reset_counter[11] ; reset_handler:reset_handler_inst|reset_counter[16] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.533      ; 1.525      ;
; 0.799 ; ad9866:ad9866_inst|dut2_state.1                    ; ad9866:ad9866_inst|sclk                            ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.527      ; 1.521      ;
; 0.801 ; ad9866:ad9866_inst|dut2_bitcount[2]                ; ad9866:ad9866_inst|dut2_bitcount[3]                ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 1.067      ;
; 0.812 ; reset_handler:reset_handler_inst|reset_counter[11] ; reset_handler:reset_handler_inst|reset_counter[17] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.533      ; 1.540      ;
; 0.821 ; reset_handler:reset_handler_inst|reset_counter[15] ; reset_handler:reset_handler_inst|reset_counter[18] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.533      ; 1.549      ;
; 0.821 ; reset_handler:reset_handler_inst|reset_counter[13] ; reset_handler:reset_handler_inst|reset_counter[16] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.533      ; 1.549      ;
; 0.840 ; ad9866:ad9866_inst|dut2_data[9]                    ; ad9866:ad9866_inst|dut2_data[10]                   ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.089      ; 1.124      ;
; 0.842 ; ad9866:ad9866_inst|dut2_data[1]                    ; ad9866:ad9866_inst|dut2_data[2]                    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 1.108      ;
; 0.846 ; ad9866:ad9866_inst|sclk                            ; ad9866:ad9866_inst|sclk                            ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.089      ; 1.130      ;
; 0.864 ; ad9866:ad9866_inst|dut2_data[2]                    ; ad9866:ad9866_inst|dut2_data[3]                    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 1.130      ;
; 0.865 ; reset_handler:reset_handler_inst|reset_counter[13] ; reset_handler:reset_handler_inst|reset_counter[13] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 1.131      ;
; 0.865 ; reset_handler:reset_handler_inst|reset_counter[15] ; reset_handler:reset_handler_inst|reset_counter[15] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 1.131      ;
; 0.867 ; reset_handler:reset_handler_inst|reset_counter[6]  ; reset_handler:reset_handler_inst|reset_counter[6]  ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 1.133      ;
; 0.880 ; reset_handler:reset_handler_inst|reset_counter[14] ; reset_handler:reset_handler_inst|reset_counter[14] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 1.146      ;
; 0.884 ; ad9866:ad9866_inst|dut1_pc[0]                      ; ad9866:ad9866_inst|dut2_data[10]                   ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.497      ; 1.576      ;
; 0.889 ; reset_handler:reset_handler_inst|reset_counter[14] ; reset_handler:reset_handler_inst|reset_counter[17] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.533      ; 1.617      ;
; 0.891 ; ad9866:ad9866_inst|dut1_pc[2]                      ; ad9866:ad9866_inst|dut1_pc[2]                      ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 1.157      ;
; 0.899 ; reset_handler:reset_handler_inst|reset_counter[10] ; reset_handler:reset_handler_inst|reset_counter[16] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.533      ; 1.627      ;
; 0.905 ; reset_handler:reset_handler_inst|reset_counter[12] ; reset_handler:reset_handler_inst|reset_counter[12] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 1.171      ;
; 0.911 ; ad9866:ad9866_inst|dut1_pc[4]                      ; ad9866:ad9866_inst|dut1_pc[4]                      ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 1.177      ;
; 0.915 ; reset_handler:reset_handler_inst|reset_counter[14] ; reset_handler:reset_handler_inst|reset_counter[18] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.533      ; 1.643      ;
; 0.918 ; ad9866:ad9866_inst|dut2_state.1                    ; ad9866:ad9866_inst|dut2_data[14]                   ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.072      ; 1.185      ;
; 0.918 ; reset_handler:reset_handler_inst|reset_counter[9]  ; reset_handler:reset_handler_inst|reset_counter[16] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.533      ; 1.646      ;
+-------+----------------------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'spi_sck'                                                                                                                                                                                                                ;
+--------+----------------------------------------+---------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                                                                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+---------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.681 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[12]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.402      ; 3.575      ;
; -2.681 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[16]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.402      ; 3.575      ;
; -2.681 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[17]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.402      ; 3.575      ;
; -2.681 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[18]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.402      ; 3.575      ;
; -2.681 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[19]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.402      ; 3.575      ;
; -2.681 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[24]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.402      ; 3.575      ;
; -2.681 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[27]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.402      ; 3.575      ;
; -2.681 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[33]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.402      ; 3.575      ;
; -2.681 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[39]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.402      ; 3.575      ;
; -2.681 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[40]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.402      ; 3.575      ;
; -2.677 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[35]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.405      ; 3.574      ;
; -2.677 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[36]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.405      ; 3.574      ;
; -2.677 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[38]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.405      ; 3.574      ;
; -2.677 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[42]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.405      ; 3.574      ;
; -2.663 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[20]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.419      ; 3.574      ;
; -2.663 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[21]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.419      ; 3.574      ;
; -2.663 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[22]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.419      ; 3.574      ;
; -2.663 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[23]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.419      ; 3.574      ;
; -2.627 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[0]                                                                                             ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.458      ; 3.577      ;
; -2.627 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[1]                                                                                             ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.458      ; 3.577      ;
; -2.627 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[2]                                                                                             ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.458      ; 3.577      ;
; -2.627 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[3]                                                                                             ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.458      ; 3.577      ;
; -2.627 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[4]                                                                                             ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.458      ; 3.577      ;
; -2.627 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[5]                                                                                             ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.458      ; 3.577      ;
; -2.627 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[6]                                                                                             ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.458      ; 3.577      ;
; -2.627 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[32]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.458      ; 3.577      ;
; -2.627 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[34]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.458      ; 3.577      ;
; -2.627 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[41]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.458      ; 3.577      ;
; -2.557 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[3]                           ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.550      ; 4.021      ;
; -2.557 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[2]                           ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.550      ; 4.021      ;
; -2.557 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[1]                           ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.550      ; 4.021      ;
; -2.557 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[0]                           ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.550      ; 4.021      ;
; -2.546 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[37]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.528      ; 3.566      ;
; -2.530 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[27]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.591      ; 4.035      ;
; -2.530 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[26]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.591      ; 4.035      ;
; -2.530 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[25]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.591      ; 4.035      ;
; -2.530 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[24]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.591      ; 4.035      ;
; -2.476 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[35]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.644      ; 4.034      ;
; -2.476 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[34]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.644      ; 4.034      ;
; -2.476 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[33]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.644      ; 4.034      ;
; -2.476 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[32]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.644      ; 4.034      ;
; -2.462 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[43]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.657      ; 4.033      ;
; -2.462 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[42]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.657      ; 4.033      ;
; -2.462 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[41]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.657      ; 4.033      ;
; -2.462 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[40]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.657      ; 4.033      ;
; -2.452 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[39]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.660      ; 4.026      ;
; -2.452 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[38]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.660      ; 4.026      ;
; -2.452 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[37]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.660      ; 4.026      ;
; -2.452 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[36]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.660      ; 4.026      ;
; -2.440 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|ram_block7a0~portb_address_reg0  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.556      ; 4.025      ;
; -2.439 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[15]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.673      ; 4.026      ;
; -2.439 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[14]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.673      ; 4.026      ;
; -2.439 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[13]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.673      ; 4.026      ;
; -2.439 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[12]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.673      ; 4.026      ;
; -2.437 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[11]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.678      ; 4.029      ;
; -2.437 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[10]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.678      ; 4.029      ;
; -2.437 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[9]                           ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.678      ; 4.029      ;
; -2.437 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[8]                           ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.678      ; 4.029      ;
; -2.435 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[23]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.680      ; 4.029      ;
; -2.435 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[22]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.680      ; 4.029      ;
; -2.435 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[21]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.680      ; 4.029      ;
; -2.435 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[20]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.680      ; 4.029      ;
; -2.428 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[7]                                                                                             ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.656      ; 3.576      ;
; -2.428 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[8]                                                                                             ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.656      ; 3.576      ;
; -2.428 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[9]                                                                                             ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.656      ; 3.576      ;
; -2.428 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[10]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.656      ; 3.576      ;
; -2.428 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[11]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.656      ; 3.576      ;
; -2.428 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[13]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.656      ; 3.576      ;
; -2.428 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[14]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.656      ; 3.576      ;
; -2.428 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[15]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.656      ; 3.576      ;
; -2.428 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[25]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.656      ; 3.576      ;
; -2.428 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[26]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.656      ; 3.576      ;
; -2.428 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[28]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.656      ; 3.576      ;
; -2.428 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[29]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.656      ; 3.576      ;
; -2.428 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[30]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.656      ; 3.576      ;
; -2.428 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[31]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.656      ; 3.576      ;
; -2.423 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[31]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.694      ; 4.031      ;
; -2.423 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[30]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.694      ; 4.031      ;
; -2.423 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[29]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.694      ; 4.031      ;
; -2.423 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[28]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.694      ; 4.031      ;
; -2.413 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|ram_block7a24~portb_address_reg0 ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.597      ; 4.039      ;
; -2.395 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[27]                                                                                           ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.206      ; 3.593      ;
; -2.376 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[13]                                                                                           ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.223      ; 3.591      ;
; -2.376 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[10]                                                                                           ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.223      ; 3.591      ;
; -2.376 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[7]                                                                                            ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.223      ; 3.591      ;
; -2.376 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[5]                                                                                            ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.223      ; 3.591      ;
; -2.376 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[4]                                                                                            ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.223      ; 3.591      ;
; -2.376 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[2]                                                                                            ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.223      ; 3.591      ;
; -2.376 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[1]                                                                                            ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.223      ; 3.591      ;
; -2.376 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[0]                                                                                            ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.223      ; 3.591      ;
; -2.370 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[12]                                                                                           ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.226      ; 3.588      ;
; -2.370 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[11]                                                                                           ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.226      ; 3.588      ;
; -2.370 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[9]                                                                                            ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.226      ; 3.588      ;
; -2.370 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[8]                                                                                            ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.226      ; 3.588      ;
; -2.359 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|ram_block7a32~portb_address_reg0 ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.650      ; 4.038      ;
; -2.357 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[43]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.740      ; 3.589      ;
; -2.357 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[44]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.740      ; 3.589      ;
; -2.357 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[45]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.740      ; 3.589      ;
; -2.357 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[46]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.740      ; 3.589      ;
; -2.357 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[47]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.740      ; 3.589      ;
+--------+----------------------------------------+---------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'clk_10mhz'                                                                                                                  ;
+--------+----------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.656 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_bitcount[0] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.086     ; 3.572      ;
; -2.656 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_bitcount[1] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.086     ; 3.572      ;
; -2.656 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_bitcount[2] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.086     ; 3.572      ;
; -2.656 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_bitcount[3] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.086     ; 3.572      ;
; -2.647 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[0]       ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.076     ; 3.573      ;
; -2.647 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[1]       ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.076     ; 3.573      ;
; -2.647 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[2]       ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.076     ; 3.573      ;
; -2.647 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[4]       ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.076     ; 3.573      ;
; -2.647 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[3]       ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.076     ; 3.573      ;
; -2.647 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_state.1     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.076     ; 3.573      ;
; -2.647 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|sen_n            ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.076     ; 3.573      ;
; -2.647 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[5]       ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.076     ; 3.573      ;
; -2.647 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[1]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.075     ; 3.574      ;
; -2.647 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[2]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.075     ; 3.574      ;
; -2.647 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[3]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.075     ; 3.574      ;
; -2.647 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[4]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.075     ; 3.574      ;
; -2.647 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[5]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.075     ; 3.574      ;
; -2.647 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[6]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.075     ; 3.574      ;
; -2.647 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[7]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.075     ; 3.574      ;
; -2.647 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[8]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.075     ; 3.574      ;
; -2.647 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[11]    ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.075     ; 3.574      ;
; -2.647 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[12]    ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.075     ; 3.574      ;
; -2.647 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[13]    ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.075     ; 3.574      ;
; -2.647 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[14]    ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.075     ; 3.574      ;
; -2.647 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[15]    ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.075     ; 3.574      ;
; -2.240 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[0]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; 0.332      ; 3.574      ;
; -2.240 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[9]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; 0.332      ; 3.574      ;
; -2.240 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[10]    ; clk_10mhz    ; clk_10mhz   ; 1.000        ; 0.333      ; 3.575      ;
; -2.208 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|sclk             ; clk_10mhz    ; clk_10mhz   ; 1.000        ; 0.362      ; 3.572      ;
+--------+----------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'ad9866_clk'                                                                                                                                                                                                               ;
+--------+----------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                                                                                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.114 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[3]                             ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.995      ; 4.023      ;
; -2.114 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[2]                             ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.995      ; 4.023      ;
; -2.114 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[1]                             ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.995      ; 4.023      ;
; -2.114 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[0]                             ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.995      ; 4.023      ;
; -2.086 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[7]                             ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.021      ; 4.021      ;
; -2.086 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[6]                             ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.021      ; 4.021      ;
; -2.086 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[5]                             ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.021      ; 4.021      ;
; -2.086 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[4]                             ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.021      ; 4.021      ;
; -2.055 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[19]                            ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.057      ; 4.026      ;
; -2.055 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[18]                            ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.057      ; 4.026      ;
; -2.055 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[17]                            ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.057      ; 4.026      ;
; -2.055 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[16]                            ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.057      ; 4.026      ;
; -2.018 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[31]                            ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.103      ; 4.035      ;
; -2.018 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[30]                            ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.103      ; 4.035      ;
; -2.018 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[29]                            ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.103      ; 4.035      ;
; -2.018 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[28]                            ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.103      ; 4.035      ;
; -2.016 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[27]                            ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.085      ; 4.015      ;
; -2.016 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[26]                            ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.085      ; 4.015      ;
; -2.016 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[25]                            ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.085      ; 4.015      ;
; -2.016 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[24]                            ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.085      ; 4.015      ;
; -1.997 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a0~portb_address_reg0    ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.001      ; 4.027      ;
; -1.979 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[15]                            ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.131      ; 4.024      ;
; -1.979 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[14]                            ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.131      ; 4.024      ;
; -1.979 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[13]                            ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.131      ; 4.024      ;
; -1.979 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[12]                            ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.131      ; 4.024      ;
; -1.969 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a4~portb_address_reg0    ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.027      ; 4.025      ;
; -1.953 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[11]                            ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.158      ; 4.025      ;
; -1.953 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[10]                            ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.158      ; 4.025      ;
; -1.953 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[9]                             ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.158      ; 4.025      ;
; -1.953 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[8]                             ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.158      ; 4.025      ;
; -1.938 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a16~portb_address_reg0   ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.063      ; 4.030      ;
; -1.901 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a28~portb_address_reg0   ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.109      ; 4.039      ;
; -1.899 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a24~portb_address_reg0   ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.091      ; 4.019      ;
; -1.892 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[23]                            ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.213      ; 4.019      ;
; -1.892 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[22]                            ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.213      ; 4.019      ;
; -1.892 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[21]                            ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.213      ; 4.019      ;
; -1.892 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[20]                            ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.213      ; 4.019      ;
; -1.862 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a12~portb_address_reg0   ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.137      ; 4.028      ;
; -1.836 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a8~portb_address_reg0    ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.164      ; 4.029      ;
; -1.775 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a20~portb_address_reg0   ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.219      ; 4.023      ;
; -1.594 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a0                      ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.986      ; 3.572      ;
; -1.594 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|sub_parity6a[1]                 ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.986      ; 3.572      ;
; -1.594 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|sub_parity6a[2]                 ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.986      ; 3.572      ;
; -1.594 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|parity5                         ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.986      ; 3.572      ;
; -1.594 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|wrptr_g[10]                                                 ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.986      ; 3.572      ;
; -1.594 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|wrptr_g[11]                                                 ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.986      ; 3.572      ;
; -1.509 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[5]   ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.065      ; 3.566      ;
; -1.509 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[5]   ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.065      ; 3.566      ;
; -1.509 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a5                      ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.065      ; 3.566      ;
; -1.509 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[4]   ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.065      ; 3.566      ;
; -1.509 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[4]   ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.065      ; 3.566      ;
; -1.509 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[6]   ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.065      ; 3.566      ;
; -1.509 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[2]   ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.065      ; 3.566      ;
; -1.509 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[2]   ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.065      ; 3.566      ;
; -1.509 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[3]   ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.065      ; 3.566      ;
; -1.509 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[3]   ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.065      ; 3.566      ;
; -1.484 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a1                      ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.088      ; 3.564      ;
; -1.484 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a2                      ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.088      ; 3.564      ;
; -1.484 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a3                      ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.088      ; 3.564      ;
; -1.484 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a4                      ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.088      ; 3.564      ;
; -1.484 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[1]   ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.088      ; 3.564      ;
; -1.484 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[1]   ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.088      ; 3.564      ;
; -1.484 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[0]   ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.088      ; 3.564      ;
; -1.484 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[0]   ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.088      ; 3.564      ;
; -1.472 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|rdptr_g[4]                                                  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.102      ; 3.566      ;
; -1.472 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|rdptr_g[5]                                                  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.102      ; 3.566      ;
; -1.472 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|rdptr_g[2]                                                  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.102      ; 3.566      ;
; -1.472 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|rdptr_g[3]                                                  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.102      ; 3.566      ;
; -1.471 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[8]   ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.109      ; 3.572      ;
; -1.471 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[8]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.109      ; 3.572      ;
; -1.471 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[9]   ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.109      ; 3.572      ;
; -1.471 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[9]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.109      ; 3.572      ;
; -1.471 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[6]   ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.109      ; 3.572      ;
; -1.471 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[6]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.109      ; 3.572      ;
; -1.471 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[7]   ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.109      ; 3.572      ;
; -1.471 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[7]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.109      ; 3.572      ;
; -1.471 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[4]   ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.109      ; 3.572      ;
; -1.471 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[4]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.109      ; 3.572      ;
; -1.465 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|wrptr_g[9]                                                  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.112      ; 3.569      ;
; -1.465 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|wrptr_g[8]                                                  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.112      ; 3.569      ;
; -1.465 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|wrptr_g[7]                                                  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.112      ; 3.569      ;
; -1.465 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|wrptr_g[6]                                                  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.112      ; 3.569      ;
; -1.460 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[5]   ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.126      ; 3.578      ;
; -1.460 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[5]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.126      ; 3.578      ;
; -1.438 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|sub_parity3a[0]                 ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.134      ; 3.564      ;
; -1.438 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a0                      ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.134      ; 3.564      ;
; -1.438 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|rdptr_g[0]                                                  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.134      ; 3.564      ;
; -1.438 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|rdptr_g[1]                                                  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.134      ; 3.564      ;
; -1.427 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[10]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.150      ; 3.569      ;
; -1.427 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[10] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.150      ; 3.569      ;
; -1.427 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[2]   ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.150      ; 3.569      ;
; -1.427 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[2]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.150      ; 3.569      ;
; -1.427 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[3]   ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.150      ; 3.569      ;
; -1.427 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[3]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.150      ; 3.569      ;
; -1.427 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[0]   ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.150      ; 3.569      ;
; -1.427 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[0]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.150      ; 3.569      ;
; -1.427 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[1]   ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.150      ; 3.569      ;
; -1.427 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[1]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.150      ; 3.569      ;
; -1.417 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[11]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.160      ; 3.569      ;
; -1.417 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[11] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.160      ; 3.569      ;
+--------+----------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'ad9866_clk'                                                                                                                                                                                                               ;
+-------+----------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                                                                                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.471 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|rdptr_g[6]                                                  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.548      ; 3.244      ;
; 1.471 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|rdptr_g[7]                                                  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.548      ; 3.244      ;
; 1.471 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|rdptr_g[8]                                                  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.548      ; 3.244      ;
; 1.471 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|rdptr_g[9]                                                  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.548      ; 3.244      ;
; 1.471 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|rdptr_g[10]                                                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.548      ; 3.244      ;
; 1.471 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|rdptr_g[11]                                                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.548      ; 3.244      ;
; 1.472 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[7]   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.547      ; 3.244      ;
; 1.472 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[7]   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.547      ; 3.244      ;
; 1.472 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[11]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.547      ; 3.244      ;
; 1.497 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|sub_parity3a[2]                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.519      ; 3.241      ;
; 1.497 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|sub_parity3a[1]                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.519      ; 3.241      ;
; 1.497 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|parity2                         ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.519      ; 3.241      ;
; 1.503 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a2                      ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.516      ; 3.244      ;
; 1.503 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a3                      ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.516      ; 3.244      ;
; 1.503 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a1                      ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.516      ; 3.244      ;
; 1.503 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a4                      ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.516      ; 3.244      ;
; 1.503 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a5                      ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.516      ; 3.244      ;
; 1.509 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a6                      ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.507      ; 3.241      ;
; 1.509 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a7                      ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.507      ; 3.241      ;
; 1.509 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a8                      ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.507      ; 3.241      ;
; 1.509 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a9                      ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.507      ; 3.241      ;
; 1.509 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a10                     ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.507      ; 3.241      ;
; 1.509 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a11                     ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.507      ; 3.241      ;
; 1.509 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[9]   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.507      ; 3.241      ;
; 1.509 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[10]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.507      ; 3.241      ;
; 1.581 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[6]   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.438      ; 3.244      ;
; 1.581 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[8]   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.438      ; 3.244      ;
; 1.581 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[8]   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.438      ; 3.244      ;
; 1.581 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[9]   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.438      ; 3.244      ;
; 1.581 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[11]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.438      ; 3.244      ;
; 1.581 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[10]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.438      ; 3.244      ;
; 1.599 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a6                      ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.420      ; 3.244      ;
; 1.599 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a7                      ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.420      ; 3.244      ;
; 1.599 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a8                      ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.420      ; 3.244      ;
; 1.599 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a9                      ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.420      ; 3.244      ;
; 1.599 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a11                     ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.420      ; 3.244      ;
; 1.599 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a10                     ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.420      ; 3.244      ;
; 1.606 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|sub_parity6a[0]                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.413      ; 3.244      ;
; 1.606 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|wrptr_g[5]                                                  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.413      ; 3.244      ;
; 1.606 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|wrptr_g[4]                                                  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.413      ; 3.244      ;
; 1.606 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|wrptr_g[3]                                                  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.413      ; 3.244      ;
; 1.606 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|wrptr_g[2]                                                  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.413      ; 3.244      ;
; 1.606 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|wrptr_g[1]                                                  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.413      ; 3.244      ;
; 1.606 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|wrptr_g[0]                                                  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.413      ; 3.244      ;
; 1.607 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[11]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.410      ; 3.242      ;
; 1.607 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[11] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.410      ; 3.242      ;
; 1.618 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[10]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.399      ; 3.242      ;
; 1.618 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[10] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.399      ; 3.242      ;
; 1.618 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[2]   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.399      ; 3.242      ;
; 1.618 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[2]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.399      ; 3.242      ;
; 1.618 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[3]   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.399      ; 3.242      ;
; 1.618 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[3]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.399      ; 3.242      ;
; 1.618 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[0]   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.399      ; 3.242      ;
; 1.618 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[0]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.399      ; 3.242      ;
; 1.618 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[1]   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.399      ; 3.242      ;
; 1.618 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[1]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.399      ; 3.242      ;
; 1.628 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|sub_parity3a[0]                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.382      ; 3.235      ;
; 1.628 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a0                      ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.382      ; 3.235      ;
; 1.628 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|rdptr_g[0]                                                  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.382      ; 3.235      ;
; 1.628 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|rdptr_g[1]                                                  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.382      ; 3.235      ;
; 1.655 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[5]   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.374      ; 3.254      ;
; 1.655 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[5]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.374      ; 3.254      ;
; 1.658 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|wrptr_g[9]                                                  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.359      ; 3.242      ;
; 1.658 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|wrptr_g[8]                                                  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.359      ; 3.242      ;
; 1.658 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|wrptr_g[7]                                                  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.359      ; 3.242      ;
; 1.658 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|wrptr_g[6]                                                  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.359      ; 3.242      ;
; 1.660 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[8]   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.356      ; 3.241      ;
; 1.660 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[8]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.356      ; 3.241      ;
; 1.660 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[9]   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.356      ; 3.241      ;
; 1.660 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[9]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.356      ; 3.241      ;
; 1.660 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[6]   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.356      ; 3.241      ;
; 1.660 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[6]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.356      ; 3.241      ;
; 1.660 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[7]   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.356      ; 3.241      ;
; 1.660 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[7]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.356      ; 3.241      ;
; 1.660 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[4]   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.356      ; 3.241      ;
; 1.660 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[4]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.356      ; 3.241      ;
; 1.664 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|rdptr_g[4]                                                  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.349      ; 3.238      ;
; 1.664 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|rdptr_g[5]                                                  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.349      ; 3.238      ;
; 1.664 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|rdptr_g[2]                                                  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.349      ; 3.238      ;
; 1.664 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|rdptr_g[3]                                                  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.349      ; 3.238      ;
; 1.676 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a1                      ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.334      ; 3.235      ;
; 1.676 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a2                      ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.334      ; 3.235      ;
; 1.676 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a3                      ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.334      ; 3.235      ;
; 1.676 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a4                      ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.334      ; 3.235      ;
; 1.676 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[1]   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.334      ; 3.235      ;
; 1.676 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[1]   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.334      ; 3.235      ;
; 1.676 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[0]   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.334      ; 3.235      ;
; 1.676 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[0]   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.334      ; 3.235      ;
; 1.703 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[5]   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.310      ; 3.238      ;
; 1.703 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[5]   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.310      ; 3.238      ;
; 1.703 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a5                      ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.310      ; 3.238      ;
; 1.703 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[4]   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.310      ; 3.238      ;
; 1.703 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[4]   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.310      ; 3.238      ;
; 1.703 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[6]   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.310      ; 3.238      ;
; 1.703 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[2]   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.310      ; 3.238      ;
; 1.703 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[2]   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.310      ; 3.238      ;
; 1.703 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[3]   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.310      ; 3.238      ;
; 1.703 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[3]   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.310      ; 3.238      ;
; 1.791 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a0                      ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.228      ; 3.244      ;
; 1.791 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|sub_parity6a[1]                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.228      ; 3.244      ;
+-------+----------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'spi_sck'                                                                                                                                                                                                                ;
+-------+----------------------------------------+---------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                                                                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+---------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.720 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[22]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.328      ; 3.273      ;
; 1.720 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[23]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.328      ; 3.273      ;
; 1.720 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[24]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.328      ; 3.273      ;
; 1.720 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[25]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.328      ; 3.273      ;
; 1.720 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[26]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.328      ; 3.273      ;
; 1.720 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[27]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.328      ; 3.273      ;
; 1.752 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[9]                                                                                             ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.296      ; 3.273      ;
; 1.752 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[10]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.296      ; 3.273      ;
; 1.752 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[11]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.296      ; 3.273      ;
; 1.752 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[34]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.296      ; 3.273      ;
; 1.752 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[35]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.296      ; 3.273      ;
; 1.752 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[36]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.296      ; 3.273      ;
; 1.752 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[37]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.296      ; 3.273      ;
; 1.752 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[38]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.296      ; 3.273      ;
; 1.752 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[39]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.296      ; 3.273      ;
; 1.752 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[40]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.296      ; 3.273      ;
; 1.781 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[41]                                                                                           ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.238      ; 3.244      ;
; 1.781 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[40]                                                                                           ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.238      ; 3.244      ;
; 1.804 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[12]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.243      ; 3.272      ;
; 1.804 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[13]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.243      ; 3.272      ;
; 1.804 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[14]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.243      ; 3.272      ;
; 1.804 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[15]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.243      ; 3.272      ;
; 1.804 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[16]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.243      ; 3.272      ;
; 1.804 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[17]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.243      ; 3.272      ;
; 1.804 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[18]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.243      ; 3.272      ;
; 1.804 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[19]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.243      ; 3.272      ;
; 1.804 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[20]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.243      ; 3.272      ;
; 1.804 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[21]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.243      ; 3.272      ;
; 1.804 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[28]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.243      ; 3.272      ;
; 1.804 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[29]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.243      ; 3.272      ;
; 1.804 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[30]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.243      ; 3.272      ;
; 1.804 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[31]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.243      ; 3.272      ;
; 1.804 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[32]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.243      ; 3.272      ;
; 1.804 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[33]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.243      ; 3.272      ;
; 1.854 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[7]                                        ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.162      ; 3.241      ;
; 1.854 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[9]                                        ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.162      ; 3.241      ;
; 1.854 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[10]                                       ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.162      ; 3.241      ;
; 1.857 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[5]                                        ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.158      ; 3.240      ;
; 1.857 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[6]                                        ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.158      ; 3.240      ;
; 1.857 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[8]                                        ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.158      ; 3.240      ;
; 1.857 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[3]                                        ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.158      ; 3.240      ;
; 1.857 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[1]                                        ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.158      ; 3.240      ;
; 1.873 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[4]                                        ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.137      ; 3.235      ;
; 1.873 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[2]                                        ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.137      ; 3.235      ;
; 1.873 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[11]                                       ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.137      ; 3.235      ;
; 1.899 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[0]                                                                                             ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.142      ; 3.266      ;
; 1.899 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[1]                                                                                             ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.142      ; 3.266      ;
; 1.899 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[2]                                                                                             ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.142      ; 3.266      ;
; 1.899 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[3]                                                                                             ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.142      ; 3.266      ;
; 1.899 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[4]                                                                                             ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.142      ; 3.266      ;
; 1.899 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[5]                                                                                             ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.142      ; 3.266      ;
; 1.899 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[6]                                                                                             ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.142      ; 3.266      ;
; 1.899 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[7]                                                                                             ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.142      ; 3.266      ;
; 1.899 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[8]                                                                                             ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.142      ; 3.266      ;
; 2.105 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[38]                                                                                           ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.931      ; 3.261      ;
; 2.207 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[7]                           ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.209      ; 3.636      ;
; 2.207 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[6]                           ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.209      ; 3.636      ;
; 2.207 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[5]                           ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.209      ; 3.636      ;
; 2.207 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[4]                           ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.209      ; 3.636      ;
; 2.220 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|ram_block7a4~portb_address_reg0  ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.216      ; 3.696      ;
; 2.228 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a0                    ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.788      ; 3.241      ;
; 2.228 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|sub_parity3a[0]               ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.788      ; 3.241      ;
; 2.228 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|sub_parity3a[1]               ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.788      ; 3.241      ;
; 2.228 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|sub_parity3a[2]               ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.788      ; 3.241      ;
; 2.228 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|parity2                       ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.788      ; 3.241      ;
; 2.270 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[19]                          ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.148      ; 3.638      ;
; 2.270 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[18]                          ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.148      ; 3.638      ;
; 2.270 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[17]                          ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.148      ; 3.638      ;
; 2.270 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[16]                          ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.148      ; 3.638      ;
; 2.272 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a1                    ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.744      ; 3.241      ;
; 2.272 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a2                    ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.744      ; 3.241      ;
; 2.272 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a3                    ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.744      ; 3.241      ;
; 2.272 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a9                    ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.744      ; 3.241      ;
; 2.272 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a10                   ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.744      ; 3.241      ;
; 2.272 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a11                   ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.744      ; 3.241      ;
; 2.277 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a4                    ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.739      ; 3.241      ;
; 2.277 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a5                    ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.739      ; 3.241      ;
; 2.277 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a6                    ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.739      ; 3.241      ;
; 2.277 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a7                    ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.739      ; 3.241      ;
; 2.277 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a8                    ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.739      ; 3.241      ;
; 2.278 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[47]                          ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.140      ; 3.638      ;
; 2.278 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[46]                          ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.140      ; 3.638      ;
; 2.278 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[45]                          ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.140      ; 3.638      ;
; 2.278 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[44]                          ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.140      ; 3.638      ;
; 2.280 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[8]                                                ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.736      ; 3.241      ;
; 2.280 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[9]                                                ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.736      ; 3.241      ;
; 2.280 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[6]                                                ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.736      ; 3.241      ;
; 2.280 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[7]                                                ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.736      ; 3.241      ;
; 2.280 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[4]                                                ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.736      ; 3.241      ;
; 2.283 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|ram_block7a16~portb_address_reg0 ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.155      ; 3.698      ;
; 2.291 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|ram_block7a44~portb_address_reg0 ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.147      ; 3.698      ;
; 2.317 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[10]                                               ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.700      ; 3.242      ;
; 2.317 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[11]                                               ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.700      ; 3.242      ;
; 2.317 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[2]                                                ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.700      ; 3.242      ;
; 2.317 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[3]                                                ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.700      ; 3.242      ;
; 2.317 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[0]                                                ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.700      ; 3.242      ;
; 2.317 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[1]                                                ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.700      ; 3.242      ;
; 2.345 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[5]                                                ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.684      ; 3.254      ;
; 2.349 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[32]                                                                                           ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.675      ; 3.249      ;
; 2.349 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[33]                                                                                           ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.675      ; 3.249      ;
+-------+----------------------------------------+---------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'clk_10mhz'                                                                                                                  ;
+-------+----------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; 2.530 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|sclk             ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.522      ; 3.247      ;
; 2.565 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[0]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.491      ; 3.251      ;
; 2.565 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[9]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.491      ; 3.251      ;
; 2.565 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[10]    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.492      ; 3.252      ;
; 2.989 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[1]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.067      ; 3.251      ;
; 2.989 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[2]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.067      ; 3.251      ;
; 2.989 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[3]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.067      ; 3.251      ;
; 2.989 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[4]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.067      ; 3.251      ;
; 2.989 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[5]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.067      ; 3.251      ;
; 2.989 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[6]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.067      ; 3.251      ;
; 2.989 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[7]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.067      ; 3.251      ;
; 2.989 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[8]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.067      ; 3.251      ;
; 2.989 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[11]    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.067      ; 3.251      ;
; 2.989 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[12]    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.067      ; 3.251      ;
; 2.989 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[13]    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.067      ; 3.251      ;
; 2.989 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[14]    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.067      ; 3.251      ;
; 2.989 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[15]    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.067      ; 3.251      ;
; 2.990 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[0]       ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.066      ; 3.251      ;
; 2.990 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[1]       ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.066      ; 3.251      ;
; 2.990 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[2]       ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.066      ; 3.251      ;
; 2.990 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[4]       ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.066      ; 3.251      ;
; 2.990 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[3]       ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.066      ; 3.251      ;
; 2.990 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_state.1     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.066      ; 3.251      ;
; 2.990 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|sen_n            ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.066      ; 3.251      ;
; 2.990 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[5]       ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.066      ; 3.251      ;
; 2.996 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_bitcount[0] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.056      ; 3.247      ;
; 2.996 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_bitcount[1] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.056      ; 3.247      ;
; 2.996 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_bitcount[2] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.056      ; 3.247      ;
; 2.996 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_bitcount[3] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.056      ; 3.247      ;
+-------+----------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'ad9866_clk'                                                                                                 ;
+--------+--------------+----------------+------------+------------+------------+------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock      ; Clock Edge ; Target                                                                 ;
+--------+--------------+----------------+------------+------------+------------+------------------------------------------------------------------------+
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[0]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[0]~_Duplicate_1  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[10]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[10]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[11]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[11]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[12]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[12]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[13]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[13]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[14]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[14]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[15]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[15]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[16]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[16]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[17]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[17]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[1]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[1]~_Duplicate_1  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[2]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[2]~_Duplicate_1  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[3]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[3]~_Duplicate_1  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[4]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[4]~_Duplicate_1  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[5]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[5]~_Duplicate_1  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[6]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[6]~_Duplicate_1  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[7]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[7]~_Duplicate_1  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[8]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[8]~_Duplicate_1  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[9]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[9]~_Duplicate_1  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[0]                  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[10]                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[11]                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[12]                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[13]                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[14]                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[15]                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[16]                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[17]                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[18]                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[19]                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[1]                  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[20]                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[21]                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[22]                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[23]                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[24]                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[25]                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[26]                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[27]                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[28]                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[29]                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[2]                  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[30]                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[31]                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[32]                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[33]                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[34]                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[35]                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[3]                  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[4]                  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[5]                  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[6]                  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[7]                  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[8]                  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[9]                  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[0]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[0]~_Duplicate_1  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[10]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[10]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[11]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[11]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[12]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[12]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[13]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[13]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[14]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[14]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[15]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[15]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[16]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[16]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[17]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[17]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[1]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[1]~_Duplicate_1  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[2]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[2]~_Duplicate_1  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[3]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[3]~_Duplicate_1  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[4]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[4]~_Duplicate_1  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[5]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[5]~_Duplicate_1  ;
+--------+--------------+----------------+------------+------------+------------+------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'spi_slave:spi_slave_rx_inst|done'                                                  ;
+--------+--------------+----------------+------------+----------------------------------+------------+-------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock                            ; Clock Edge ; Target                  ;
+--------+--------------+----------------+------------+----------------------------------+------------+-------------------------+
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[0]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[0]~_Duplicate_1  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[10]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[10]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[11]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[11]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[12]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[12]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[13]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[13]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[14]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[14]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[15]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[15]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[16]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[16]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[17]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[17]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[18]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[18]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[19]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[19]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[1]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[1]~_Duplicate_1  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[20]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[20]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[21]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[21]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[22]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[22]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[23]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[23]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[24]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[24]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[25]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[25]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[26]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[26]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[27]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[27]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[28]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[28]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[29]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[29]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[2]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[2]~_Duplicate_1  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[30]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[30]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[31]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[31]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[3]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[3]~_Duplicate_1  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[4]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[4]~_Duplicate_1  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[5]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[5]~_Duplicate_1  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[6]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[6]~_Duplicate_1  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[7]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[7]~_Duplicate_1  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[8]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[8]~_Duplicate_1  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[9]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[9]~_Duplicate_1  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; att[0]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; att[1]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; att[2]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; att[3]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; att[4]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; dither                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; randomize               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[0]~_Duplicate_2  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[10]~_Duplicate_2 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[11]~_Duplicate_2 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[12]~_Duplicate_2 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[13]~_Duplicate_2 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[14]~_Duplicate_2 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[15]~_Duplicate_2 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[16]~_Duplicate_2 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[17]~_Duplicate_2 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[18]~_Duplicate_2 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[19]~_Duplicate_2 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[1]~_Duplicate_2  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[20]~_Duplicate_2 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[21]~_Duplicate_2 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[22]~_Duplicate_2 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[23]~_Duplicate_2 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[24]~_Duplicate_2 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[25]~_Duplicate_2 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[26]~_Duplicate_2 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[27]~_Duplicate_2 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[28]~_Duplicate_2 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[29]~_Duplicate_2 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[2]~_Duplicate_2  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[30]~_Duplicate_2 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[31]~_Duplicate_2 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[3]~_Duplicate_2  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[4]~_Duplicate_2  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[5]~_Duplicate_2  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[6]~_Duplicate_2  ;
+--------+--------------+----------------+------------+----------------------------------+------------+-------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'spi_sck'                                                                                                                                                          ;
+--------+--------------+----------------+------------+---------+------------+---------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock   ; Clock Edge ; Target                                                                                                                          ;
+--------+--------------+----------------+------------+---------+------------+---------------------------------------------------------------------------------------------------------------------------------+
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[0]                           ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[10]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[11]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[12]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[13]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[14]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[15]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[16]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[17]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[18]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[19]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[1]                           ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[20]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[21]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[22]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[23]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[24]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[25]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[26]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[27]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[28]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[29]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[2]                           ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[30]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[31]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[32]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[33]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[34]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[35]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[36]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[37]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[38]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[39]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[3]                           ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[40]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[41]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[42]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[43]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[44]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[45]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[46]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[47]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[4]                           ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[5]                           ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[6]                           ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[7]                           ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[8]                           ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[9]                           ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|ram_block7a0~portb_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|ram_block7a12~portb_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|ram_block7a16~portb_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|ram_block7a20~portb_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|ram_block7a24~portb_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|ram_block7a28~portb_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|ram_block7a32~portb_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|ram_block7a36~portb_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|ram_block7a40~portb_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|ram_block7a44~portb_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|ram_block7a4~portb_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|ram_block7a8~portb_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a0~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a0~porta_datain_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a0~porta_we_reg        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a12~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a12~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a12~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a16~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a16~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a16~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a20~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a20~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a20~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a24~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a24~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a24~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a28~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a28~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a28~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a4~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a4~porta_datain_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a4~porta_we_reg        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a8~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a8~porta_datain_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a8~porta_we_reg        ;
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; spi_sck ; Rise       ; spi_sck                                                                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a0                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a1                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a10                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a11                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a2                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a3                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a4                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a5                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a6                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a7                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a8                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a9                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|parity2                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|sub_parity3a[0]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|sub_parity3a[1]               ;
+--------+--------------+----------------+------------+---------+------------+---------------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk_10mhz'                                                                                  ;
+--------+--------------+----------------+-----------------+-----------+------------+----------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock     ; Clock Edge ; Target                                             ;
+--------+--------------+----------------+-----------------+-----------+------------+----------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk_10mhz ; Rise       ; clk_10mhz                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut1_pc[0]                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut1_pc[1]                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut1_pc[2]                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut1_pc[3]                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut1_pc[4]                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut1_pc[5]                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_bitcount[0]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_bitcount[1]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_bitcount[2]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_bitcount[3]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[0]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[10]                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[11]                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[12]                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[13]                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[14]                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[15]                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[1]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[2]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[3]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[4]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[5]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[6]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[7]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[8]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[9]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_state.1                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|sclk                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|sen_n                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; counter[0]                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; counter[10]                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; counter[11]                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; counter[12]                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; counter[13]                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; counter[14]                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; counter[15]                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; counter[16]                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; counter[17]                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; counter[18]                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; counter[19]                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; counter[1]                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; counter[20]                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; counter[21]                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; counter[22]                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; counter[23]                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; counter[2]                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; counter[3]                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; counter[4]                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; counter[5]                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; counter[6]                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; counter[7]                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; counter[8]                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; counter[9]                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; filter:filter_inst|selected_filter[0]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; filter:filter_inst|selected_filter[1]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; filter:filter_inst|selected_filter[2]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; filter:filter_inst|selected_filter[3]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; filter:filter_inst|selected_filter[4]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; filter:filter_inst|selected_filter[5]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; filter:filter_inst|selected_filter[6]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; prev_gain[0]                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; prev_gain[1]                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; prev_gain[2]                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; prev_gain[3]                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; prev_gain[4]                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; prev_gain[5]                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[10] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[11] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[12] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[13] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[14] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[15] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[16] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[17] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[18] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[19] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[20] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[21] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[22] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[23] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[7]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[8]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[9]  ;
; 0.249  ; 0.433        ; 0.184          ; Low Pulse Width ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut1_pc[0]                      ;
; 0.249  ; 0.433        ; 0.184          ; Low Pulse Width ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut1_pc[1]                      ;
; 0.249  ; 0.433        ; 0.184          ; Low Pulse Width ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut1_pc[2]                      ;
; 0.249  ; 0.433        ; 0.184          ; Low Pulse Width ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut1_pc[3]                      ;
; 0.249  ; 0.433        ; 0.184          ; Low Pulse Width ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut1_pc[4]                      ;
; 0.249  ; 0.433        ; 0.184          ; Low Pulse Width ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut1_pc[5]                      ;
; 0.249  ; 0.433        ; 0.184          ; Low Pulse Width ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[11]                   ;
; 0.249  ; 0.433        ; 0.184          ; Low Pulse Width ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[12]                   ;
+--------+--------------+----------------+-----------------+-----------+------------+----------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                          ;
+------------------+----------------------------------+--------+-------+------------+----------------------------------+
; Data Port        ; Clock Port                       ; Rise   ; Fall  ; Clock Edge ; Clock Reference                  ;
+------------------+----------------------------------+--------+-------+------------+----------------------------------+
; ad9866_adio[*]   ; ad9866_clk                       ; 1.612  ; 1.732 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[0]  ; ad9866_clk                       ; 1.520  ; 1.708 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[1]  ; ad9866_clk                       ; -0.103 ; 0.124 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[2]  ; ad9866_clk                       ; -0.070 ; 0.157 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[3]  ; ad9866_clk                       ; 0.834  ; 1.010 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[4]  ; ad9866_clk                       ; 0.768  ; 0.942 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[5]  ; ad9866_clk                       ; 0.856  ; 1.056 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[6]  ; ad9866_clk                       ; 1.197  ; 1.339 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[7]  ; ad9866_clk                       ; 0.949  ; 1.033 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[8]  ; ad9866_clk                       ; 0.929  ; 0.973 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[9]  ; ad9866_clk                       ; 1.543  ; 1.636 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[10] ; ad9866_clk                       ; 1.332  ; 1.506 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[11] ; ad9866_clk                       ; 1.612  ; 1.732 ; Rise       ; ad9866_clk                       ;
; ptt_in           ; ad9866_clk                       ; 2.624  ; 2.810 ; Rise       ; ad9866_clk                       ;
; ptt_in           ; ad9866_clk                       ; 2.323  ; 2.321 ; Fall       ; ad9866_clk                       ;
; ad9866_sdo       ; clk_10mhz                        ; 2.467  ; 2.633 ; Rise       ; clk_10mhz                        ;
; ptt_in           ; spi_sck                          ; 4.537  ; 4.279 ; Rise       ; spi_sck                          ;
; spi_ce[*]        ; spi_sck                          ; 4.321  ; 4.686 ; Rise       ; spi_sck                          ;
;  spi_ce[0]       ; spi_sck                          ; 4.321  ; 4.686 ; Rise       ; spi_sck                          ;
; spi_mosi         ; spi_sck                          ; 2.279  ; 2.351 ; Rise       ; spi_sck                          ;
; spi_ce[*]        ; spi_sck                          ; 2.599  ; 2.655 ; Fall       ; spi_sck                          ;
;  spi_ce[0]       ; spi_sck                          ; 2.599  ; 2.655 ; Fall       ; spi_sck                          ;
; ptt_in           ; spi_slave:spi_slave_rx_inst|done ; 2.886  ; 2.853 ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
+------------------+----------------------------------+--------+-------+------------+----------------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                            ;
+------------------+----------------------------------+--------+--------+------------+----------------------------------+
; Data Port        ; Clock Port                       ; Rise   ; Fall   ; Clock Edge ; Clock Reference                  ;
+------------------+----------------------------------+--------+--------+------------+----------------------------------+
; ad9866_adio[*]   ; ad9866_clk                       ; 0.563  ; 0.353  ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[0]  ; ad9866_clk                       ; -1.024 ; -1.205 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[1]  ; ad9866_clk                       ; 0.563  ; 0.353  ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[2]  ; ad9866_clk                       ; 0.529  ; 0.319  ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[3]  ; ad9866_clk                       ; -0.385 ; -0.546 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[4]  ; ad9866_clk                       ; -0.280 ; -0.439 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[5]  ; ad9866_clk                       ; -0.406 ; -0.590 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[6]  ; ad9866_clk                       ; -0.734 ; -0.862 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[7]  ; ad9866_clk                       ; -0.445 ; -0.517 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[8]  ; ad9866_clk                       ; -0.429 ; -0.463 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[9]  ; ad9866_clk                       ; -1.074 ; -1.154 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[10] ; ad9866_clk                       ; -0.818 ; -0.979 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[11] ; ad9866_clk                       ; -1.130 ; -1.239 ; Rise       ; ad9866_clk                       ;
; ptt_in           ; ad9866_clk                       ; -0.895 ; -1.048 ; Rise       ; ad9866_clk                       ;
; ptt_in           ; ad9866_clk                       ; -1.043 ; -1.193 ; Fall       ; ad9866_clk                       ;
; ad9866_sdo       ; clk_10mhz                        ; -1.988 ; -2.152 ; Rise       ; clk_10mhz                        ;
; ptt_in           ; spi_sck                          ; -2.892 ; -2.839 ; Rise       ; spi_sck                          ;
; spi_ce[*]        ; spi_sck                          ; -0.310 ; -0.525 ; Rise       ; spi_sck                          ;
;  spi_ce[0]       ; spi_sck                          ; -0.310 ; -0.525 ; Rise       ; spi_sck                          ;
; spi_mosi         ; spi_sck                          ; -0.587 ; -0.710 ; Rise       ; spi_sck                          ;
; spi_ce[*]        ; spi_sck                          ; -1.652 ; -1.738 ; Fall       ; spi_sck                          ;
;  spi_ce[0]       ; spi_sck                          ; -1.652 ; -1.738 ; Fall       ; spi_sck                          ;
; ptt_in           ; spi_slave:spi_slave_rx_inst|done ; -0.928 ; -1.097 ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
+------------------+----------------------------------+--------+--------+------------+----------------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                 ;
+------------------+----------------------------------+--------+--------+------------+----------------------------------+
; Data Port        ; Clock Port                       ; Rise   ; Fall   ; Clock Edge ; Clock Reference                  ;
+------------------+----------------------------------+--------+--------+------------+----------------------------------+
; DEBUG_LED4       ; ad9866_clk                       ; 9.109  ; 8.723  ; Rise       ; ad9866_clk                       ;
; ad9866_pga[*]    ; ad9866_clk                       ; 13.875 ; 13.420 ; Rise       ; ad9866_clk                       ;
;  ad9866_pga[0]   ; ad9866_clk                       ; 10.118 ; 9.677  ; Rise       ; ad9866_clk                       ;
;  ad9866_pga[1]   ; ad9866_clk                       ; 10.276 ; 9.891  ; Rise       ; ad9866_clk                       ;
;  ad9866_pga[2]   ; ad9866_clk                       ; 10.798 ; 10.166 ; Rise       ; ad9866_clk                       ;
;  ad9866_pga[3]   ; ad9866_clk                       ; 13.875 ; 13.420 ; Rise       ; ad9866_clk                       ;
;  ad9866_pga[4]   ; ad9866_clk                       ; 10.062 ; 9.581  ; Rise       ; ad9866_clk                       ;
;  ad9866_pga[5]   ; ad9866_clk                       ; 9.500  ; 9.252  ; Rise       ; ad9866_clk                       ;
; ad9866_rxclk     ; ad9866_clk                       ; 6.293  ; 6.470  ; Rise       ; ad9866_clk                       ;
; ad9866_txclk     ; ad9866_clk                       ; 6.293  ; 6.470  ; Rise       ; ad9866_clk                       ;
; rxFIFOEmpty      ; ad9866_clk                       ; 12.106 ; 12.753 ; Rise       ; ad9866_clk                       ;
; txFIFOFull       ; ad9866_clk                       ; 11.444 ; 11.887 ; Rise       ; ad9866_clk                       ;
; ad9866_adio[*]   ; ad9866_clk                       ; 10.807 ; 10.896 ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[0]  ; ad9866_clk                       ; 7.325  ; 7.268  ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[1]  ; ad9866_clk                       ; 7.744  ; 7.581  ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[2]  ; ad9866_clk                       ; 8.395  ; 8.104  ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[3]  ; ad9866_clk                       ; 7.750  ; 7.643  ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[4]  ; ad9866_clk                       ; 8.102  ; 7.986  ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[5]  ; ad9866_clk                       ; 8.083  ; 7.966  ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[6]  ; ad9866_clk                       ; 8.145  ; 7.882  ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[7]  ; ad9866_clk                       ; 8.283  ; 8.052  ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[8]  ; ad9866_clk                       ; 8.424  ; 8.266  ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[9]  ; ad9866_clk                       ; 8.335  ; 8.111  ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[10] ; ad9866_clk                       ; 10.807 ; 10.896 ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[11] ; ad9866_clk                       ; 9.139  ; 8.893  ; Fall       ; ad9866_clk                       ;
; ad9866_rxclk     ; ad9866_clk                       ; 6.293  ; 6.470  ; Fall       ; ad9866_clk                       ;
; ad9866_txclk     ; ad9866_clk                       ; 6.293  ; 6.470  ; Fall       ; ad9866_clk                       ;
; DEBUG_LED1       ; clk_10mhz                        ; 7.807  ; 7.365  ; Rise       ; clk_10mhz                        ;
; DEBUG_LED2       ; clk_10mhz                        ; 8.065  ; 7.537  ; Rise       ; clk_10mhz                        ;
; ad9866_rst_n     ; clk_10mhz                        ; 6.807  ; 6.579  ; Rise       ; clk_10mhz                        ;
; ad9866_sclk      ; clk_10mhz                        ; 8.143  ; 7.920  ; Rise       ; clk_10mhz                        ;
; ad9866_sdio      ; clk_10mhz                        ; 8.380  ; 7.820  ; Rise       ; clk_10mhz                        ;
; ad9866_sen_n     ; clk_10mhz                        ; 10.698 ; 10.888 ; Rise       ; clk_10mhz                        ;
; filter[*]        ; clk_10mhz                        ; 11.884 ; 11.735 ; Rise       ; clk_10mhz                        ;
;  filter[0]       ; clk_10mhz                        ; 7.995  ; 7.661  ; Rise       ; clk_10mhz                        ;
;  filter[1]       ; clk_10mhz                        ; 7.290  ; 7.064  ; Rise       ; clk_10mhz                        ;
;  filter[2]       ; clk_10mhz                        ; 7.270  ; 7.044  ; Rise       ; clk_10mhz                        ;
;  filter[3]       ; clk_10mhz                        ; 11.884 ; 11.735 ; Rise       ; clk_10mhz                        ;
;  filter[4]       ; clk_10mhz                        ; 8.174  ; 7.902  ; Rise       ; clk_10mhz                        ;
;  filter[5]       ; clk_10mhz                        ; 9.292  ; 8.870  ; Rise       ; clk_10mhz                        ;
;  filter[6]       ; clk_10mhz                        ; 8.829  ; 8.251  ; Rise       ; clk_10mhz                        ;
; spi_miso         ; spi_sck                          ; 10.508 ; 10.524 ; Fall       ; spi_sck                          ;
; DEBUG_LED3       ; spi_slave:spi_slave_rx_inst|done ; 12.731 ; 11.672 ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
; ad9866_pga[*]    ; spi_slave:spi_slave_rx_inst|done ; 14.052 ; 13.714 ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
;  ad9866_pga[0]   ; spi_slave:spi_slave_rx_inst|done ; 9.722  ; 9.483  ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
;  ad9866_pga[1]   ; spi_slave:spi_slave_rx_inst|done ; 10.737 ; 10.537 ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
;  ad9866_pga[2]   ; spi_slave:spi_slave_rx_inst|done ; 10.889 ; 10.536 ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
;  ad9866_pga[3]   ; spi_slave:spi_slave_rx_inst|done ; 14.052 ; 13.714 ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
;  ad9866_pga[4]   ; spi_slave:spi_slave_rx_inst|done ; 10.506 ; 10.217 ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
;  ad9866_pga[5]   ; spi_slave:spi_slave_rx_inst|done ; 10.214 ; 9.995  ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
+------------------+----------------------------------+--------+--------+------------+----------------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                         ;
+------------------+----------------------------------+--------+--------+------------+----------------------------------+
; Data Port        ; Clock Port                       ; Rise   ; Fall   ; Clock Edge ; Clock Reference                  ;
+------------------+----------------------------------+--------+--------+------------+----------------------------------+
; DEBUG_LED4       ; ad9866_clk                       ; 8.560  ; 8.153  ; Rise       ; ad9866_clk                       ;
; ad9866_pga[*]    ; ad9866_clk                       ; 9.173  ; 8.916  ; Rise       ; ad9866_clk                       ;
;  ad9866_pga[0]   ; ad9866_clk                       ; 9.799  ; 9.373  ; Rise       ; ad9866_clk                       ;
;  ad9866_pga[1]   ; ad9866_clk                       ; 9.977  ; 9.605  ; Rise       ; ad9866_clk                       ;
;  ad9866_pga[2]   ; ad9866_clk                       ; 10.477 ; 9.869  ; Rise       ; ad9866_clk                       ;
;  ad9866_pga[3]   ; ad9866_clk                       ; 13.485 ; 13.040 ; Rise       ; ad9866_clk                       ;
;  ad9866_pga[4]   ; ad9866_clk                       ; 9.772  ; 9.307  ; Rise       ; ad9866_clk                       ;
;  ad9866_pga[5]   ; ad9866_clk                       ; 9.173  ; 8.916  ; Rise       ; ad9866_clk                       ;
; ad9866_rxclk     ; ad9866_clk                       ; 6.161  ; 6.335  ; Rise       ; ad9866_clk                       ;
; ad9866_txclk     ; ad9866_clk                       ; 6.161  ; 6.335  ; Rise       ; ad9866_clk                       ;
; rxFIFOEmpty      ; ad9866_clk                       ; 9.247  ; 9.763  ; Rise       ; ad9866_clk                       ;
; txFIFOFull       ; ad9866_clk                       ; 9.286  ; 9.856  ; Rise       ; ad9866_clk                       ;
; ad9866_adio[*]   ; ad9866_clk                       ; 7.157  ; 7.102  ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[0]  ; ad9866_clk                       ; 7.157  ; 7.102  ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[1]  ; ad9866_clk                       ; 7.558  ; 7.402  ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[2]  ; ad9866_clk                       ; 8.182  ; 7.903  ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[3]  ; ad9866_clk                       ; 7.564  ; 7.461  ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[4]  ; ad9866_clk                       ; 7.902  ; 7.791  ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[5]  ; ad9866_clk                       ; 7.884  ; 7.772  ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[6]  ; ad9866_clk                       ; 7.936  ; 7.683  ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[7]  ; ad9866_clk                       ; 8.076  ; 7.854  ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[8]  ; ad9866_clk                       ; 8.212  ; 8.060  ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[9]  ; ad9866_clk                       ; 8.120  ; 7.903  ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[10] ; ad9866_clk                       ; 10.603 ; 10.696 ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[11] ; ad9866_clk                       ; 8.898  ; 8.662  ; Fall       ; ad9866_clk                       ;
; ad9866_rxclk     ; ad9866_clk                       ; 6.161  ; 6.335  ; Fall       ; ad9866_clk                       ;
; ad9866_txclk     ; ad9866_clk                       ; 6.161  ; 6.335  ; Fall       ; ad9866_clk                       ;
; DEBUG_LED1       ; clk_10mhz                        ; 7.615  ; 7.185  ; Rise       ; clk_10mhz                        ;
; DEBUG_LED2       ; clk_10mhz                        ; 7.862  ; 7.350  ; Rise       ; clk_10mhz                        ;
; ad9866_rst_n     ; clk_10mhz                        ; 6.653  ; 6.432  ; Rise       ; clk_10mhz                        ;
; ad9866_sclk      ; clk_10mhz                        ; 7.935  ; 7.720  ; Rise       ; clk_10mhz                        ;
; ad9866_sdio      ; clk_10mhz                        ; 8.163  ; 7.624  ; Rise       ; clk_10mhz                        ;
; ad9866_sen_n     ; clk_10mhz                        ; 10.504 ; 10.679 ; Rise       ; clk_10mhz                        ;
; filter[*]        ; clk_10mhz                        ; 7.097  ; 6.879  ; Rise       ; clk_10mhz                        ;
;  filter[0]       ; clk_10mhz                        ; 7.794  ; 7.472  ; Rise       ; clk_10mhz                        ;
;  filter[1]       ; clk_10mhz                        ; 7.117  ; 6.898  ; Rise       ; clk_10mhz                        ;
;  filter[2]       ; clk_10mhz                        ; 7.097  ; 6.879  ; Rise       ; clk_10mhz                        ;
;  filter[3]       ; clk_10mhz                        ; 11.637 ; 11.502 ; Rise       ; clk_10mhz                        ;
;  filter[4]       ; clk_10mhz                        ; 7.965  ; 7.702  ; Rise       ; clk_10mhz                        ;
;  filter[5]       ; clk_10mhz                        ; 9.039  ; 8.632  ; Rise       ; clk_10mhz                        ;
;  filter[6]       ; clk_10mhz                        ; 8.594  ; 8.037  ; Rise       ; clk_10mhz                        ;
; spi_miso         ; spi_sck                          ; 10.317 ; 10.340 ; Fall       ; spi_sck                          ;
; DEBUG_LED3       ; spi_slave:spi_slave_rx_inst|done ; 8.913  ; 8.382  ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
; ad9866_pga[*]    ; spi_slave:spi_slave_rx_inst|done ; 9.049  ; 8.694  ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
;  ad9866_pga[0]   ; spi_slave:spi_slave_rx_inst|done ; 9.049  ; 8.694  ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
;  ad9866_pga[1]   ; spi_slave:spi_slave_rx_inst|done ; 9.514  ; 9.190  ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
;  ad9866_pga[2]   ; spi_slave:spi_slave_rx_inst|done ; 9.662  ; 9.192  ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
;  ad9866_pga[3]   ; spi_slave:spi_slave_rx_inst|done ; 12.572 ; 12.099 ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
;  ad9866_pga[4]   ; spi_slave:spi_slave_rx_inst|done ; 9.726  ; 9.433  ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
;  ad9866_pga[5]   ; spi_slave:spi_slave_rx_inst|done ; 9.541  ; 9.344  ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
+------------------+----------------------------------+--------+--------+------------+----------------------------------+


+------------------------------------------------------------------+
; Propagation Delay                                                ;
+------------+-----------------+--------+--------+--------+--------+
; Input Port ; Output Port     ; RR     ; RF     ; FR     ; FF     ;
+------------+-----------------+--------+--------+--------+--------+
; ptt_in     ; DEBUG_LED4      ; 10.585 ; 10.131 ; 10.673 ; 10.256 ;
; ptt_in     ; ad9866_adio[0]  ; 8.333  ; 7.957  ; 8.325  ; 7.949  ;
; ptt_in     ; ad9866_adio[1]  ; 8.690  ; 8.314  ; 8.652  ; 8.276  ;
; ptt_in     ; ad9866_adio[2]  ; 8.695  ; 8.319  ; 8.655  ; 8.279  ;
; ptt_in     ; ad9866_adio[3]  ; 8.695  ; 8.319  ; 8.655  ; 8.279  ;
; ptt_in     ; ad9866_adio[4]  ; 9.039  ; 8.663  ; 8.991  ; 8.615  ;
; ptt_in     ; ad9866_adio[5]  ; 9.039  ; 8.663  ; 8.991  ; 8.615  ;
; ptt_in     ; ad9866_adio[6]  ; 9.440  ; 9.064  ; 9.354  ; 8.978  ;
; ptt_in     ; ad9866_adio[7]  ; 9.440  ; 9.064  ; 9.354  ; 8.978  ;
; ptt_in     ; ad9866_adio[8]  ; 9.455  ; 9.079  ; 9.366  ; 8.990  ;
; ptt_in     ; ad9866_adio[9]  ; 9.455  ; 9.079  ; 9.366  ; 8.990  ;
; ptt_in     ; ad9866_adio[10] ; 9.414  ; 9.038  ; 9.336  ; 8.960  ;
; ptt_in     ; ad9866_adio[11] ; 10.116 ; 9.740  ; 9.954  ; 9.578  ;
; ptt_in     ; ad9866_rxen     ;        ; 10.733 ; 10.917 ;        ;
; ptt_in     ; ad9866_txen     ; 8.149  ;        ;        ; 8.129  ;
; ptt_in     ; ptt_out         ; 7.484  ;        ;        ; 7.428  ;
; spi_ce[0]  ; spi_miso        ; 7.146  ; 6.770  ; 7.154  ; 6.778  ;
+------------+-----------------+--------+--------+--------+--------+


+-----------------------------------------------------------------+
; Minimum Propagation Delay                                       ;
+------------+-----------------+--------+--------+--------+-------+
; Input Port ; Output Port     ; RR     ; RF     ; FR     ; FF    ;
+------------+-----------------+--------+--------+--------+-------+
; ptt_in     ; DEBUG_LED4      ; 10.288 ; 9.847  ; 10.373 ; 9.969 ;
; ptt_in     ; ad9866_adio[0]  ; 8.033  ; 7.672  ; 8.027  ; 7.666 ;
; ptt_in     ; ad9866_adio[1]  ; 8.375  ; 8.014  ; 8.339  ; 7.978 ;
; ptt_in     ; ad9866_adio[2]  ; 8.380  ; 8.019  ; 8.342  ; 7.981 ;
; ptt_in     ; ad9866_adio[3]  ; 8.380  ; 8.019  ; 8.342  ; 7.981 ;
; ptt_in     ; ad9866_adio[4]  ; 8.710  ; 8.349  ; 8.665  ; 8.304 ;
; ptt_in     ; ad9866_adio[5]  ; 8.710  ; 8.349  ; 8.665  ; 8.304 ;
; ptt_in     ; ad9866_adio[6]  ; 9.096  ; 8.735  ; 9.014  ; 8.653 ;
; ptt_in     ; ad9866_adio[7]  ; 9.096  ; 8.735  ; 9.014  ; 8.653 ;
; ptt_in     ; ad9866_adio[8]  ; 9.110  ; 8.749  ; 9.026  ; 8.665 ;
; ptt_in     ; ad9866_adio[9]  ; 9.110  ; 8.749  ; 9.026  ; 8.665 ;
; ptt_in     ; ad9866_adio[10] ; 9.071  ; 8.710  ; 8.997  ; 8.636 ;
; ptt_in     ; ad9866_adio[11] ; 9.745  ; 9.384  ; 9.590  ; 9.229 ;
; ptt_in     ; ad9866_rxen     ;        ; 10.536 ; 10.721 ;       ;
; ptt_in     ; ad9866_txen     ; 7.952  ;        ;        ; 7.933 ;
; ptt_in     ; ptt_out         ; 7.309  ;        ;        ; 7.254 ;
; spi_ce[0]  ; spi_miso        ; 6.890  ; 6.529  ; 6.902  ; 6.541 ;
+------------+-----------------+--------+--------+--------+-------+


----------------
; MTBF Summary ;
----------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Synchronizer Summary                                                                                                                                                                                                                                                                                    ;
+-------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------+-------------------------+----------------------+-------------------------+
; Source Node                                                                               ; Synchronization Node                                                                                                             ; Worst-Case MTBF (Years) ; Typical MTBF (Years) ; Included in Design MTBF ;
+-------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------+-------------------------+----------------------+-------------------------+
; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[9]  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[9]  ; Not Calculated          ; Not Calculated       ; Yes                     ;
; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[6]  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[6]  ; Not Calculated          ; Not Calculated       ; Yes                     ;
; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[0]  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[0]  ; Not Calculated          ; Not Calculated       ; Yes                     ;
; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[3]  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[3]  ; Not Calculated          ; Not Calculated       ; Yes                     ;
; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[10] ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[10] ; Not Calculated          ; Not Calculated       ; Yes                     ;
; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[2]  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[2]  ; Not Calculated          ; Not Calculated       ; Yes                     ;
; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[4]  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[4]  ; Not Calculated          ; Not Calculated       ; Yes                     ;
; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[11] ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[11] ; Not Calculated          ; Not Calculated       ; Yes                     ;
; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[1]  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[1]  ; Not Calculated          ; Not Calculated       ; Yes                     ;
; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[5]  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[5]  ; Not Calculated          ; Not Calculated       ; Yes                     ;
; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[7]  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[7]  ; Not Calculated          ; Not Calculated       ; Yes                     ;
; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[8]  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[8]  ; Not Calculated          ; Not Calculated       ; Yes                     ;
; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[2]          ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[2]  ; Not Calculated          ; Not Calculated       ; Yes                     ;
; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[0]          ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[0]  ; Not Calculated          ; Not Calculated       ; Yes                     ;
; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[10]         ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[10] ; Not Calculated          ; Not Calculated       ; Yes                     ;
; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[8]          ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[8]  ; Not Calculated          ; Not Calculated       ; Yes                     ;
; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[6]          ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[6]  ; Not Calculated          ; Not Calculated       ; Yes                     ;
; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[4]          ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[4]  ; Not Calculated          ; Not Calculated       ; Yes                     ;
; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[11]         ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[11] ; Not Calculated          ; Not Calculated       ; Yes                     ;
; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[3]          ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[3]  ; Not Calculated          ; Not Calculated       ; Yes                     ;
; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[1]          ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[1]  ; Not Calculated          ; Not Calculated       ; Yes                     ;
; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[9]          ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[9]  ; Not Calculated          ; Not Calculated       ; Yes                     ;
; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[5]          ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[5]  ; Not Calculated          ; Not Calculated       ; Yes                     ;
; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[7]          ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[7]  ; Not Calculated          ; Not Calculated       ; Yes                     ;
+-------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------+-------------------------+----------------------+-------------------------+


Synchronizer Chain #1: Worst-Case MTBF is Not Calculated
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                           ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[9]                                        ;
; Synchronization Node    ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[9] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                  ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                  ;
; Included in Design MTBF ; Yes                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                         ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                         ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                            ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                          ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                             ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                     ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                     ; -5.506         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                        ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                     ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                         ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                            ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                      ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                              ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[9]                                        ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                        ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[9] ;                ;              ;                  ; -0.513       ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[9] ;                ;              ;                  ; -4.993       ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #2: Worst-Case MTBF is Not Calculated
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                           ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[6]                                        ;
; Synchronization Node    ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[6] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                  ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                  ;
; Included in Design MTBF ; Yes                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                         ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                         ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                            ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                          ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                             ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                     ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                     ; -5.238         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                        ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                     ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                         ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                            ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                      ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                              ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[6]                                        ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                        ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[6] ;                ;              ;                  ; -0.365       ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[6] ;                ;              ;                  ; -4.873       ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #3: Worst-Case MTBF is Not Calculated
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                           ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[0]                                        ;
; Synchronization Node    ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[0] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                  ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                  ;
; Included in Design MTBF ; Yes                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                         ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                         ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                            ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                          ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                             ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                     ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                     ; -5.192         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                        ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                     ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                         ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                            ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                      ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                              ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[0]                                        ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                        ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[0] ;                ;              ;                  ; -0.029       ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[0] ;                ;              ;                  ; -5.163       ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #4: Worst-Case MTBF is Not Calculated
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                           ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[3]                                        ;
; Synchronization Node    ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[3] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                  ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                  ;
; Included in Design MTBF ; Yes                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                         ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                         ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                            ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                          ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                             ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                     ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                     ; -5.172         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                        ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                     ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                         ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                            ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                      ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                              ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[3]                                        ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                        ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[3] ;                ;              ;                  ; 0.176        ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[3] ;                ;              ;                  ; -5.348       ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #5: Worst-Case MTBF is Not Calculated
===============================================================================
+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                              ;
+-------------------------+----------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                            ;
+-------------------------+----------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[10]                                        ;
; Synchronization Node    ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[10] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                   ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                   ;
; Included in Design MTBF ; Yes                                                                                                                              ;
+-------------------------+----------------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                          ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                          ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                             ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                           ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                              ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                      ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                      ; -5.162         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                         ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                      ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                          ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                             ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                       ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                               ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[10]                                        ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                         ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[10] ;                ;              ;                  ; -0.711       ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[10] ;                ;              ;                  ; -4.451       ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #6: Worst-Case MTBF is Not Calculated
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                           ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[2]                                        ;
; Synchronization Node    ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[2] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                  ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                  ;
; Included in Design MTBF ; Yes                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                         ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                         ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                            ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                          ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                             ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                     ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                     ; -5.011         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                        ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                     ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                         ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                            ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                      ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                              ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[2]                                        ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                        ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[2] ;                ;              ;                  ; -0.028       ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[2] ;                ;              ;                  ; -4.983       ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #7: Worst-Case MTBF is Not Calculated
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                           ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[4]                                        ;
; Synchronization Node    ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[4] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                  ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                  ;
; Included in Design MTBF ; Yes                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                         ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                         ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                            ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                          ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                             ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                     ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                     ; -4.902         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                        ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                     ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                         ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                            ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                      ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                              ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[4]                                        ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                        ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[4] ;                ;              ;                  ; 0.178        ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[4] ;                ;              ;                  ; -5.080       ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #8: Worst-Case MTBF is Not Calculated
===============================================================================
+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                              ;
+-------------------------+----------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                            ;
+-------------------------+----------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[11]                                        ;
; Synchronization Node    ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[11] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                   ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                   ;
; Included in Design MTBF ; Yes                                                                                                                              ;
+-------------------------+----------------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                          ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                          ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                             ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                           ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                              ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                      ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                      ; -4.856         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                         ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                      ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                          ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                             ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                       ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                               ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[11]                                        ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                         ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[11] ;                ;              ;                  ; -0.365       ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[11] ;                ;              ;                  ; -4.491       ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #9: Worst-Case MTBF is Not Calculated
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                           ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[1]                                        ;
; Synchronization Node    ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[1] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                  ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                  ;
; Included in Design MTBF ; Yes                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                         ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                         ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                            ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                          ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                             ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                     ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                     ; -4.849         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                        ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                     ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                         ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                            ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                      ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                              ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[1]                                        ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                        ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[1] ;                ;              ;                  ; -0.028       ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[1] ;                ;              ;                  ; -4.821       ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #10: Worst-Case MTBF is Not Calculated
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                           ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[5]                                        ;
; Synchronization Node    ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[5] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                  ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                  ;
; Included in Design MTBF ; Yes                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                         ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                         ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                            ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                          ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                             ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                     ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                     ; -4.793         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                        ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                     ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                         ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                            ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                      ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                              ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[5]                                        ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                        ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[5] ;                ;              ;                  ; -0.029       ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[5] ;                ;              ;                  ; -4.764       ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #11: Worst-Case MTBF is Not Calculated
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                           ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[7]                                        ;
; Synchronization Node    ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[7] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                  ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                  ;
; Included in Design MTBF ; Yes                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                         ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                         ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                            ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                          ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                             ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                     ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                     ; -4.707         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                        ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                     ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                         ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                            ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                      ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                              ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[7]                                        ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                        ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[7] ;                ;              ;                  ; 0.175        ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[7] ;                ;              ;                  ; -4.882       ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #12: Worst-Case MTBF is Not Calculated
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                           ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[8]                                        ;
; Synchronization Node    ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[8] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                  ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                  ;
; Included in Design MTBF ; Yes                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                         ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                         ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                            ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                          ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                             ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                     ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                     ; -4.473         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                        ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                     ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                         ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                            ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                      ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                              ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[8]                                        ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                        ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[8] ;                ;              ;                  ; 0.175        ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[8] ;                ;              ;                  ; -4.648       ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #13: Worst-Case MTBF is Not Calculated
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                           ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[2]                                                ;
; Synchronization Node    ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[2] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                  ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                  ;
; Included in Design MTBF ; Yes                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                          ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                          ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                             ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                           ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                              ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                      ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                      ; -0.035         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                         ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                      ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                          ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                             ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                       ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                               ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[2]                                                 ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                         ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[2]  ;                ;              ;                  ; -0.035       ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[2] ;                ;              ;                  ; n/a          ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #14: Worst-Case MTBF is Not Calculated
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                           ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[0]                                                ;
; Synchronization Node    ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[0] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                  ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                  ;
; Included in Design MTBF ; Yes                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                          ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                          ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                             ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                           ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                              ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                      ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                      ; -0.034         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                         ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                      ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                          ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                             ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                       ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                               ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[0]                                                 ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                         ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[0]  ;                ;              ;                  ; -0.034       ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[0] ;                ;              ;                  ; n/a          ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #15: Worst-Case MTBF is Not Calculated
===============================================================================
+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                              ;
+-------------------------+----------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                            ;
+-------------------------+----------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[10]                                                ;
; Synchronization Node    ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[10] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                   ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                   ;
; Included in Design MTBF ; Yes                                                                                                                              ;
+-------------------------+----------------------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                           ;
+------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                           ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                              ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                            ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                               ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                       ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                       ; -0.033         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                          ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                       ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                           ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                              ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                        ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                                ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[10]                                                 ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                          ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[10]  ;                ;              ;                  ; -0.033       ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[10] ;                ;              ;                  ; n/a          ;
+------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #16: Worst-Case MTBF is Not Calculated
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                           ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[8]                                                ;
; Synchronization Node    ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[8] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                  ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                  ;
; Included in Design MTBF ; Yes                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                          ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                          ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                             ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                           ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                              ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                      ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                      ; -0.033         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                         ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                      ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                          ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                             ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                       ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                               ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[8]                                                 ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                         ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[8]  ;                ;              ;                  ; -0.033       ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[8] ;                ;              ;                  ; n/a          ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #17: Worst-Case MTBF is Not Calculated
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                           ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[6]                                                ;
; Synchronization Node    ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[6] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                  ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                  ;
; Included in Design MTBF ; Yes                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                          ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                          ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                             ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                           ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                              ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                      ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                      ; -0.033         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                         ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                      ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                          ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                             ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                       ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                               ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[6]                                                 ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                         ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[6]  ;                ;              ;                  ; -0.033       ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[6] ;                ;              ;                  ; n/a          ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #18: Worst-Case MTBF is Not Calculated
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                           ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[4]                                                ;
; Synchronization Node    ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[4] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                  ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                  ;
; Included in Design MTBF ; Yes                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                          ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                          ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                             ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                           ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                              ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                      ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                      ; -0.032         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                         ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                      ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                          ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                             ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                       ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                               ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[4]                                                 ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                         ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[4]  ;                ;              ;                  ; -0.032       ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[4] ;                ;              ;                  ; n/a          ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #19: Worst-Case MTBF is Not Calculated
===============================================================================
+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                              ;
+-------------------------+----------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                            ;
+-------------------------+----------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[11]                                                ;
; Synchronization Node    ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[11] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                   ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                   ;
; Included in Design MTBF ; Yes                                                                                                                              ;
+-------------------------+----------------------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                           ;
+------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                           ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                              ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                            ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                               ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                       ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                       ; 0.173          ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                          ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                       ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                           ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                              ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                        ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                                ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[11]                                                 ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                          ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[11]  ;                ;              ;                  ; 0.173        ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[11] ;                ;              ;                  ; n/a          ;
+------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #20: Worst-Case MTBF is Not Calculated
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                           ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[3]                                                ;
; Synchronization Node    ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[3] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                  ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                  ;
; Included in Design MTBF ; Yes                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                          ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                          ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                             ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                           ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                              ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                      ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                      ; 0.173          ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                         ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                      ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                          ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                             ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                       ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                               ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[3]                                                 ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                         ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[3]  ;                ;              ;                  ; 0.173        ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[3] ;                ;              ;                  ; n/a          ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #21: Worst-Case MTBF is Not Calculated
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                           ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[1]                                                ;
; Synchronization Node    ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[1] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                  ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                  ;
; Included in Design MTBF ; Yes                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                          ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                          ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                             ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                           ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                              ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                      ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                      ; 0.173          ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                         ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                      ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                          ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                             ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                       ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                               ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[1]                                                 ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                         ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[1]  ;                ;              ;                  ; 0.173        ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[1] ;                ;              ;                  ; n/a          ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #22: Worst-Case MTBF is Not Calculated
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                           ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[9]                                                ;
; Synchronization Node    ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[9] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                  ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                  ;
; Included in Design MTBF ; Yes                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                          ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                          ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                             ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                           ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                              ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                      ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                      ; 0.174          ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                         ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                      ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                          ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                             ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                       ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                               ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[9]                                                 ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                         ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[9]  ;                ;              ;                  ; 0.174        ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[9] ;                ;              ;                  ; n/a          ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #23: Worst-Case MTBF is Not Calculated
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                           ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[5]                                                ;
; Synchronization Node    ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[5] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                  ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                  ;
; Included in Design MTBF ; Yes                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                          ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                          ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                             ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                           ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                              ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                      ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                      ; 0.174          ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                         ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                      ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                          ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                             ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                       ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                               ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[5]                                                 ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                         ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[5]  ;                ;              ;                  ; 0.174        ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[5] ;                ;              ;                  ; n/a          ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #24: Worst-Case MTBF is Not Calculated
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                           ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[7]                                                ;
; Synchronization Node    ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[7] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                  ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                  ;
; Included in Design MTBF ; Yes                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                          ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                          ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                             ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                           ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                              ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                      ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                      ; 0.176          ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                         ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                      ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                          ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                             ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                       ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                               ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[7]                                                 ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                         ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[7]  ;                ;              ;                  ; 0.176        ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[7] ;                ;              ;                  ; n/a          ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



+-----------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                        ;
+----------------------------------+--------+---------------+
; Clock                            ; Slack  ; End Point TNS ;
+----------------------------------+--------+---------------+
; clk_10mhz                        ; -6.719 ; -103.968      ;
; ad9866_clk                       ; -5.431 ; -7549.537     ;
; spi_sck                          ; -1.426 ; -81.605       ;
; spi_slave:spi_slave_rx_inst|done ; 0.316  ; 0.000         ;
+----------------------------------+--------+---------------+


+-----------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                         ;
+----------------------------------+--------+---------------+
; Clock                            ; Slack  ; End Point TNS ;
+----------------------------------+--------+---------------+
; spi_sck                          ; -0.150 ; -5.812        ;
; spi_slave:spi_slave_rx_inst|done ; -0.084 ; -0.487        ;
; ad9866_clk                       ; -0.055 ; -0.100        ;
; clk_10mhz                        ; 0.187  ; 0.000         ;
+----------------------------------+--------+---------------+


+---------------------------------------+
; Fast 1200mV 0C Model Recovery Summary ;
+------------+--------+-----------------+
; Clock      ; Slack  ; End Point TNS   ;
+------------+--------+-----------------+
; spi_sck    ; -0.912 ; -186.409        ;
; clk_10mhz  ; -0.863 ; -24.166         ;
; ad9866_clk ; -0.678 ; -68.799         ;
+------------+--------+-----------------+


+--------------------------------------+
; Fast 1200mV 0C Model Removal Summary ;
+------------+-------+-----------------+
; Clock      ; Slack ; End Point TNS   ;
+------------+-------+-----------------+
; ad9866_clk ; 0.936 ; 0.000           ;
; spi_sck    ; 0.946 ; 0.000           ;
; clk_10mhz  ; 1.329 ; 0.000           ;
+------------+-------+-----------------+


+-----------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary          ;
+----------------------------------+--------+---------------+
; Clock                            ; Slack  ; End Point TNS ;
+----------------------------------+--------+---------------+
; ad9866_clk                       ; -3.000 ; -10830.011    ;
; spi_sck                          ; -3.000 ; -446.819      ;
; clk_10mhz                        ; -3.000 ; -120.517      ;
; spi_slave:spi_slave_rx_inst|done ; -1.000 ; -111.000      ;
+----------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk_10mhz'                                                                                                               ;
+--------+------------+---------------------------------------+----------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node  ; To Node                               ; Launch Clock                     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------+---------------------------------------+----------------------------------+-------------+--------------+------------+------------+
; -6.719 ; rxfreq[18] ; filter:filter_inst|selected_filter[1] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.340     ; 7.356      ;
; -6.719 ; rxfreq[19] ; filter:filter_inst|selected_filter[1] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.340     ; 7.356      ;
; -6.719 ; rxfreq[20] ; filter:filter_inst|selected_filter[1] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.340     ; 7.356      ;
; -6.719 ; rxfreq[21] ; filter:filter_inst|selected_filter[1] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.340     ; 7.356      ;
; -6.719 ; rxfreq[22] ; filter:filter_inst|selected_filter[1] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.340     ; 7.356      ;
; -6.719 ; rxfreq[23] ; filter:filter_inst|selected_filter[1] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.340     ; 7.356      ;
; -6.719 ; rxfreq[24] ; filter:filter_inst|selected_filter[1] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.340     ; 7.356      ;
; -6.719 ; rxfreq[25] ; filter:filter_inst|selected_filter[1] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.340     ; 7.356      ;
; -6.719 ; rxfreq[26] ; filter:filter_inst|selected_filter[1] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.340     ; 7.356      ;
; -6.719 ; rxfreq[27] ; filter:filter_inst|selected_filter[1] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.340     ; 7.356      ;
; -6.719 ; rxfreq[28] ; filter:filter_inst|selected_filter[1] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.340     ; 7.356      ;
; -6.719 ; rxfreq[29] ; filter:filter_inst|selected_filter[1] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.340     ; 7.356      ;
; -6.719 ; rxfreq[30] ; filter:filter_inst|selected_filter[1] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.340     ; 7.356      ;
; -6.719 ; rxfreq[31] ; filter:filter_inst|selected_filter[1] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.340     ; 7.356      ;
; -6.691 ; rxfreq[0]  ; filter:filter_inst|selected_filter[1] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.336     ; 7.332      ;
; -6.691 ; rxfreq[1]  ; filter:filter_inst|selected_filter[1] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.336     ; 7.332      ;
; -6.691 ; rxfreq[2]  ; filter:filter_inst|selected_filter[1] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.336     ; 7.332      ;
; -6.691 ; rxfreq[3]  ; filter:filter_inst|selected_filter[1] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.336     ; 7.332      ;
; -6.691 ; rxfreq[4]  ; filter:filter_inst|selected_filter[1] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.336     ; 7.332      ;
; -6.691 ; rxfreq[5]  ; filter:filter_inst|selected_filter[1] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.336     ; 7.332      ;
; -6.691 ; rxfreq[6]  ; filter:filter_inst|selected_filter[1] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.336     ; 7.332      ;
; -6.691 ; rxfreq[7]  ; filter:filter_inst|selected_filter[1] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.336     ; 7.332      ;
; -6.691 ; rxfreq[8]  ; filter:filter_inst|selected_filter[1] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.336     ; 7.332      ;
; -6.691 ; rxfreq[9]  ; filter:filter_inst|selected_filter[1] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.336     ; 7.332      ;
; -6.691 ; rxfreq[10] ; filter:filter_inst|selected_filter[1] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.336     ; 7.332      ;
; -6.691 ; rxfreq[11] ; filter:filter_inst|selected_filter[1] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.336     ; 7.332      ;
; -6.691 ; rxfreq[12] ; filter:filter_inst|selected_filter[1] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.336     ; 7.332      ;
; -6.691 ; rxfreq[13] ; filter:filter_inst|selected_filter[1] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.336     ; 7.332      ;
; -6.691 ; rxfreq[14] ; filter:filter_inst|selected_filter[1] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.336     ; 7.332      ;
; -6.691 ; rxfreq[15] ; filter:filter_inst|selected_filter[1] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.336     ; 7.332      ;
; -6.691 ; rxfreq[16] ; filter:filter_inst|selected_filter[1] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.336     ; 7.332      ;
; -6.691 ; rxfreq[17] ; filter:filter_inst|selected_filter[1] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.336     ; 7.332      ;
; -6.551 ; rxfreq[18] ; filter:filter_inst|selected_filter[5] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.340     ; 7.188      ;
; -6.551 ; rxfreq[19] ; filter:filter_inst|selected_filter[5] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.340     ; 7.188      ;
; -6.551 ; rxfreq[20] ; filter:filter_inst|selected_filter[5] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.340     ; 7.188      ;
; -6.551 ; rxfreq[21] ; filter:filter_inst|selected_filter[5] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.340     ; 7.188      ;
; -6.551 ; rxfreq[22] ; filter:filter_inst|selected_filter[5] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.340     ; 7.188      ;
; -6.551 ; rxfreq[23] ; filter:filter_inst|selected_filter[5] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.340     ; 7.188      ;
; -6.551 ; rxfreq[24] ; filter:filter_inst|selected_filter[5] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.340     ; 7.188      ;
; -6.551 ; rxfreq[25] ; filter:filter_inst|selected_filter[5] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.340     ; 7.188      ;
; -6.551 ; rxfreq[26] ; filter:filter_inst|selected_filter[5] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.340     ; 7.188      ;
; -6.551 ; rxfreq[27] ; filter:filter_inst|selected_filter[5] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.340     ; 7.188      ;
; -6.551 ; rxfreq[28] ; filter:filter_inst|selected_filter[5] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.340     ; 7.188      ;
; -6.551 ; rxfreq[29] ; filter:filter_inst|selected_filter[5] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.340     ; 7.188      ;
; -6.551 ; rxfreq[30] ; filter:filter_inst|selected_filter[5] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.340     ; 7.188      ;
; -6.551 ; rxfreq[31] ; filter:filter_inst|selected_filter[5] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.340     ; 7.188      ;
; -6.523 ; rxfreq[0]  ; filter:filter_inst|selected_filter[5] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.336     ; 7.164      ;
; -6.523 ; rxfreq[1]  ; filter:filter_inst|selected_filter[5] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.336     ; 7.164      ;
; -6.523 ; rxfreq[2]  ; filter:filter_inst|selected_filter[5] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.336     ; 7.164      ;
; -6.523 ; rxfreq[3]  ; filter:filter_inst|selected_filter[5] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.336     ; 7.164      ;
; -6.523 ; rxfreq[4]  ; filter:filter_inst|selected_filter[5] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.336     ; 7.164      ;
; -6.523 ; rxfreq[5]  ; filter:filter_inst|selected_filter[5] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.336     ; 7.164      ;
; -6.523 ; rxfreq[6]  ; filter:filter_inst|selected_filter[5] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.336     ; 7.164      ;
; -6.523 ; rxfreq[7]  ; filter:filter_inst|selected_filter[5] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.336     ; 7.164      ;
; -6.523 ; rxfreq[8]  ; filter:filter_inst|selected_filter[5] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.336     ; 7.164      ;
; -6.523 ; rxfreq[9]  ; filter:filter_inst|selected_filter[5] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.336     ; 7.164      ;
; -6.523 ; rxfreq[10] ; filter:filter_inst|selected_filter[5] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.336     ; 7.164      ;
; -6.523 ; rxfreq[11] ; filter:filter_inst|selected_filter[5] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.336     ; 7.164      ;
; -6.523 ; rxfreq[12] ; filter:filter_inst|selected_filter[5] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.336     ; 7.164      ;
; -6.523 ; rxfreq[13] ; filter:filter_inst|selected_filter[5] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.336     ; 7.164      ;
; -6.523 ; rxfreq[14] ; filter:filter_inst|selected_filter[5] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.336     ; 7.164      ;
; -6.523 ; rxfreq[15] ; filter:filter_inst|selected_filter[5] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.336     ; 7.164      ;
; -6.523 ; rxfreq[16] ; filter:filter_inst|selected_filter[5] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.336     ; 7.164      ;
; -6.523 ; rxfreq[17] ; filter:filter_inst|selected_filter[5] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.336     ; 7.164      ;
; -6.503 ; rxfreq[18] ; filter:filter_inst|selected_filter[2] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.340     ; 7.140      ;
; -6.503 ; rxfreq[19] ; filter:filter_inst|selected_filter[2] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.340     ; 7.140      ;
; -6.503 ; rxfreq[20] ; filter:filter_inst|selected_filter[2] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.340     ; 7.140      ;
; -6.503 ; rxfreq[21] ; filter:filter_inst|selected_filter[2] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.340     ; 7.140      ;
; -6.503 ; rxfreq[22] ; filter:filter_inst|selected_filter[2] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.340     ; 7.140      ;
; -6.503 ; rxfreq[23] ; filter:filter_inst|selected_filter[2] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.340     ; 7.140      ;
; -6.503 ; rxfreq[24] ; filter:filter_inst|selected_filter[2] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.340     ; 7.140      ;
; -6.503 ; rxfreq[25] ; filter:filter_inst|selected_filter[2] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.340     ; 7.140      ;
; -6.503 ; rxfreq[26] ; filter:filter_inst|selected_filter[2] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.340     ; 7.140      ;
; -6.503 ; rxfreq[27] ; filter:filter_inst|selected_filter[2] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.340     ; 7.140      ;
; -6.503 ; rxfreq[28] ; filter:filter_inst|selected_filter[2] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.340     ; 7.140      ;
; -6.503 ; rxfreq[29] ; filter:filter_inst|selected_filter[2] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.340     ; 7.140      ;
; -6.503 ; rxfreq[30] ; filter:filter_inst|selected_filter[2] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.340     ; 7.140      ;
; -6.503 ; rxfreq[31] ; filter:filter_inst|selected_filter[2] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.340     ; 7.140      ;
; -6.475 ; rxfreq[0]  ; filter:filter_inst|selected_filter[2] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.336     ; 7.116      ;
; -6.475 ; rxfreq[1]  ; filter:filter_inst|selected_filter[2] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.336     ; 7.116      ;
; -6.475 ; rxfreq[2]  ; filter:filter_inst|selected_filter[2] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.336     ; 7.116      ;
; -6.475 ; rxfreq[3]  ; filter:filter_inst|selected_filter[2] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.336     ; 7.116      ;
; -6.475 ; rxfreq[4]  ; filter:filter_inst|selected_filter[2] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.336     ; 7.116      ;
; -6.475 ; rxfreq[5]  ; filter:filter_inst|selected_filter[2] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.336     ; 7.116      ;
; -6.475 ; rxfreq[6]  ; filter:filter_inst|selected_filter[2] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.336     ; 7.116      ;
; -6.475 ; rxfreq[7]  ; filter:filter_inst|selected_filter[2] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.336     ; 7.116      ;
; -6.475 ; rxfreq[8]  ; filter:filter_inst|selected_filter[2] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.336     ; 7.116      ;
; -6.475 ; rxfreq[9]  ; filter:filter_inst|selected_filter[2] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.336     ; 7.116      ;
; -6.475 ; rxfreq[10] ; filter:filter_inst|selected_filter[2] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.336     ; 7.116      ;
; -6.475 ; rxfreq[11] ; filter:filter_inst|selected_filter[2] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.336     ; 7.116      ;
; -6.475 ; rxfreq[12] ; filter:filter_inst|selected_filter[2] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.336     ; 7.116      ;
; -6.475 ; rxfreq[13] ; filter:filter_inst|selected_filter[2] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.336     ; 7.116      ;
; -6.475 ; rxfreq[14] ; filter:filter_inst|selected_filter[2] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.336     ; 7.116      ;
; -6.475 ; rxfreq[15] ; filter:filter_inst|selected_filter[2] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.336     ; 7.116      ;
; -6.475 ; rxfreq[16] ; filter:filter_inst|selected_filter[2] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.336     ; 7.116      ;
; -6.475 ; rxfreq[17] ; filter:filter_inst|selected_filter[2] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.336     ; 7.116      ;
; -6.473 ; rxfreq[18] ; filter:filter_inst|selected_filter[3] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.340     ; 7.110      ;
; -6.473 ; rxfreq[19] ; filter:filter_inst|selected_filter[3] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.340     ; 7.110      ;
; -6.473 ; rxfreq[20] ; filter:filter_inst|selected_filter[3] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.340     ; 7.110      ;
; -6.473 ; rxfreq[21] ; filter:filter_inst|selected_filter[3] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.340     ; 7.110      ;
+--------+------------+---------------------------------------+----------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'ad9866_clk'                                                                                                                            ;
+--------+------------+-----------------------------------------------------+----------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node  ; To Node                                             ; Launch Clock                     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------+-----------------------------------------------------+----------------------------------+-------------+--------------+------------+------------+
; -5.431 ; rxfreq[18] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.075     ; 6.333      ;
; -5.431 ; rxfreq[19] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.075     ; 6.333      ;
; -5.431 ; rxfreq[20] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.075     ; 6.333      ;
; -5.431 ; rxfreq[21] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.075     ; 6.333      ;
; -5.431 ; rxfreq[22] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.075     ; 6.333      ;
; -5.431 ; rxfreq[23] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.075     ; 6.333      ;
; -5.431 ; rxfreq[24] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.075     ; 6.333      ;
; -5.431 ; rxfreq[25] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.075     ; 6.333      ;
; -5.431 ; rxfreq[26] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.075     ; 6.333      ;
; -5.431 ; rxfreq[27] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.075     ; 6.333      ;
; -5.431 ; rxfreq[28] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.075     ; 6.333      ;
; -5.431 ; rxfreq[29] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.075     ; 6.333      ;
; -5.431 ; rxfreq[30] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.075     ; 6.333      ;
; -5.431 ; rxfreq[31] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.075     ; 6.333      ;
; -5.403 ; rxfreq[0]  ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.071     ; 6.309      ;
; -5.403 ; rxfreq[1]  ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.071     ; 6.309      ;
; -5.403 ; rxfreq[2]  ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.071     ; 6.309      ;
; -5.403 ; rxfreq[3]  ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.071     ; 6.309      ;
; -5.403 ; rxfreq[4]  ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.071     ; 6.309      ;
; -5.403 ; rxfreq[5]  ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.071     ; 6.309      ;
; -5.403 ; rxfreq[6]  ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.071     ; 6.309      ;
; -5.403 ; rxfreq[7]  ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.071     ; 6.309      ;
; -5.403 ; rxfreq[8]  ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.071     ; 6.309      ;
; -5.403 ; rxfreq[9]  ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.071     ; 6.309      ;
; -5.403 ; rxfreq[10] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.071     ; 6.309      ;
; -5.403 ; rxfreq[11] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.071     ; 6.309      ;
; -5.403 ; rxfreq[12] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.071     ; 6.309      ;
; -5.403 ; rxfreq[13] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.071     ; 6.309      ;
; -5.403 ; rxfreq[14] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.071     ; 6.309      ;
; -5.403 ; rxfreq[15] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.071     ; 6.309      ;
; -5.403 ; rxfreq[16] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.071     ; 6.309      ;
; -5.403 ; rxfreq[17] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.071     ; 6.309      ;
; -5.399 ; rxfreq[18] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.075     ; 6.301      ;
; -5.399 ; rxfreq[19] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.075     ; 6.301      ;
; -5.399 ; rxfreq[20] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.075     ; 6.301      ;
; -5.399 ; rxfreq[21] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.075     ; 6.301      ;
; -5.399 ; rxfreq[22] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.075     ; 6.301      ;
; -5.399 ; rxfreq[23] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.075     ; 6.301      ;
; -5.399 ; rxfreq[24] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.075     ; 6.301      ;
; -5.399 ; rxfreq[25] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.075     ; 6.301      ;
; -5.399 ; rxfreq[26] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.075     ; 6.301      ;
; -5.399 ; rxfreq[27] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.075     ; 6.301      ;
; -5.399 ; rxfreq[28] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.075     ; 6.301      ;
; -5.399 ; rxfreq[29] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.075     ; 6.301      ;
; -5.399 ; rxfreq[30] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.075     ; 6.301      ;
; -5.399 ; rxfreq[31] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.075     ; 6.301      ;
; -5.371 ; rxfreq[0]  ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.071     ; 6.277      ;
; -5.371 ; rxfreq[1]  ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.071     ; 6.277      ;
; -5.371 ; rxfreq[2]  ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.071     ; 6.277      ;
; -5.371 ; rxfreq[3]  ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.071     ; 6.277      ;
; -5.371 ; rxfreq[4]  ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.071     ; 6.277      ;
; -5.371 ; rxfreq[5]  ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.071     ; 6.277      ;
; -5.371 ; rxfreq[6]  ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.071     ; 6.277      ;
; -5.371 ; rxfreq[7]  ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.071     ; 6.277      ;
; -5.371 ; rxfreq[8]  ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.071     ; 6.277      ;
; -5.371 ; rxfreq[9]  ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.071     ; 6.277      ;
; -5.371 ; rxfreq[10] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.071     ; 6.277      ;
; -5.371 ; rxfreq[11] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.071     ; 6.277      ;
; -5.371 ; rxfreq[12] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.071     ; 6.277      ;
; -5.371 ; rxfreq[13] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.071     ; 6.277      ;
; -5.371 ; rxfreq[14] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.071     ; 6.277      ;
; -5.371 ; rxfreq[15] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.071     ; 6.277      ;
; -5.371 ; rxfreq[16] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.071     ; 6.277      ;
; -5.371 ; rxfreq[17] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.071     ; 6.277      ;
; -5.363 ; rxfreq[18] ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.075     ; 6.265      ;
; -5.363 ; rxfreq[19] ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.075     ; 6.265      ;
; -5.363 ; rxfreq[20] ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.075     ; 6.265      ;
; -5.363 ; rxfreq[21] ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.075     ; 6.265      ;
; -5.363 ; rxfreq[22] ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.075     ; 6.265      ;
; -5.363 ; rxfreq[23] ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.075     ; 6.265      ;
; -5.363 ; rxfreq[24] ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.075     ; 6.265      ;
; -5.363 ; rxfreq[25] ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.075     ; 6.265      ;
; -5.363 ; rxfreq[26] ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.075     ; 6.265      ;
; -5.363 ; rxfreq[27] ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.075     ; 6.265      ;
; -5.363 ; rxfreq[28] ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.075     ; 6.265      ;
; -5.363 ; rxfreq[29] ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.075     ; 6.265      ;
; -5.363 ; rxfreq[30] ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.075     ; 6.265      ;
; -5.363 ; rxfreq[31] ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.075     ; 6.265      ;
; -5.335 ; rxfreq[0]  ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.071     ; 6.241      ;
; -5.335 ; rxfreq[1]  ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.071     ; 6.241      ;
; -5.335 ; rxfreq[2]  ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.071     ; 6.241      ;
; -5.335 ; rxfreq[3]  ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.071     ; 6.241      ;
; -5.335 ; rxfreq[4]  ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.071     ; 6.241      ;
; -5.335 ; rxfreq[5]  ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.071     ; 6.241      ;
; -5.335 ; rxfreq[6]  ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.071     ; 6.241      ;
; -5.335 ; rxfreq[7]  ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.071     ; 6.241      ;
; -5.335 ; rxfreq[8]  ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.071     ; 6.241      ;
; -5.335 ; rxfreq[9]  ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.071     ; 6.241      ;
; -5.335 ; rxfreq[10] ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.071     ; 6.241      ;
; -5.335 ; rxfreq[11] ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.071     ; 6.241      ;
; -5.335 ; rxfreq[12] ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.071     ; 6.241      ;
; -5.335 ; rxfreq[13] ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.071     ; 6.241      ;
; -5.335 ; rxfreq[14] ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.071     ; 6.241      ;
; -5.335 ; rxfreq[15] ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.071     ; 6.241      ;
; -5.335 ; rxfreq[16] ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.071     ; 6.241      ;
; -5.335 ; rxfreq[17] ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.071     ; 6.241      ;
; -5.331 ; rxfreq[18] ; receiver:receiver_inst|cordic:cordic_inst|phase[28] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.075     ; 6.233      ;
; -5.331 ; rxfreq[19] ; receiver:receiver_inst|cordic:cordic_inst|phase[28] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.075     ; 6.233      ;
; -5.331 ; rxfreq[20] ; receiver:receiver_inst|cordic:cordic_inst|phase[28] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.075     ; 6.233      ;
; -5.331 ; rxfreq[21] ; receiver:receiver_inst|cordic:cordic_inst|phase[28] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.075     ; 6.233      ;
+--------+------------+-----------------------------------------------------+----------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'spi_sck'                                                                                                                    ;
+--------+-----------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.426 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[41] ; spi_sck      ; spi_sck     ; 1.000        ; 0.284      ; 2.717      ;
; -1.426 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[40] ; spi_sck      ; spi_sck     ; 1.000        ; 0.284      ; 2.717      ;
; -1.407 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[41] ; spi_sck      ; spi_sck     ; 1.000        ; 0.284      ; 2.698      ;
; -1.407 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[40] ; spi_sck      ; spi_sck     ; 1.000        ; 0.284      ; 2.698      ;
; -1.386 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[41] ; spi_sck      ; spi_sck     ; 1.000        ; 0.284      ; 2.677      ;
; -1.386 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[40] ; spi_sck      ; spi_sck     ; 1.000        ; 0.284      ; 2.677      ;
; -1.358 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[41] ; spi_sck      ; spi_sck     ; 1.000        ; 0.284      ; 2.649      ;
; -1.358 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[40] ; spi_sck      ; spi_sck     ; 1.000        ; 0.284      ; 2.649      ;
; -1.348 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[13] ; spi_sck      ; spi_sck     ; 1.000        ; -0.059     ; 2.296      ;
; -1.348 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[10] ; spi_sck      ; spi_sck     ; 1.000        ; -0.059     ; 2.296      ;
; -1.348 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[7]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.059     ; 2.296      ;
; -1.348 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[5]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.059     ; 2.296      ;
; -1.348 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[4]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.059     ; 2.296      ;
; -1.348 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[2]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.059     ; 2.296      ;
; -1.348 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[1]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.059     ; 2.296      ;
; -1.348 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[0]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.059     ; 2.296      ;
; -1.329 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[13] ; spi_sck      ; spi_sck     ; 1.000        ; -0.059     ; 2.277      ;
; -1.329 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[10] ; spi_sck      ; spi_sck     ; 1.000        ; -0.059     ; 2.277      ;
; -1.329 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[7]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.059     ; 2.277      ;
; -1.329 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[5]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.059     ; 2.277      ;
; -1.329 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[4]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.059     ; 2.277      ;
; -1.329 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[2]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.059     ; 2.277      ;
; -1.329 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[1]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.059     ; 2.277      ;
; -1.329 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[0]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.059     ; 2.277      ;
; -1.308 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[13] ; spi_sck      ; spi_sck     ; 1.000        ; -0.059     ; 2.256      ;
; -1.308 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[10] ; spi_sck      ; spi_sck     ; 1.000        ; -0.059     ; 2.256      ;
; -1.308 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[7]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.059     ; 2.256      ;
; -1.308 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[5]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.059     ; 2.256      ;
; -1.308 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[4]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.059     ; 2.256      ;
; -1.308 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[2]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.059     ; 2.256      ;
; -1.308 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[1]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.059     ; 2.256      ;
; -1.308 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[0]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.059     ; 2.256      ;
; -1.280 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[13] ; spi_sck      ; spi_sck     ; 1.000        ; -0.059     ; 2.228      ;
; -1.280 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[10] ; spi_sck      ; spi_sck     ; 1.000        ; -0.059     ; 2.228      ;
; -1.280 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[7]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.059     ; 2.228      ;
; -1.280 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[5]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.059     ; 2.228      ;
; -1.280 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[4]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.059     ; 2.228      ;
; -1.280 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[2]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.059     ; 2.228      ;
; -1.280 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[1]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.059     ; 2.228      ;
; -1.280 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[0]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.059     ; 2.228      ;
; -1.263 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[14] ; spi_sck      ; spi_sck     ; 1.000        ; 0.044      ; 2.314      ;
; -1.263 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[6]  ; spi_sck      ; spi_sck     ; 1.000        ; 0.044      ; 2.314      ;
; -1.263 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[3]  ; spi_sck      ; spi_sck     ; 1.000        ; 0.044      ; 2.314      ;
; -1.256 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[31] ; spi_sck      ; spi_sck     ; 1.000        ; 0.037      ; 2.300      ;
; -1.244 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[14] ; spi_sck      ; spi_sck     ; 1.000        ; 0.044      ; 2.295      ;
; -1.244 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[6]  ; spi_sck      ; spi_sck     ; 1.000        ; 0.044      ; 2.295      ;
; -1.244 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[3]  ; spi_sck      ; spi_sck     ; 1.000        ; 0.044      ; 2.295      ;
; -1.237 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[31] ; spi_sck      ; spi_sck     ; 1.000        ; 0.037      ; 2.281      ;
; -1.223 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[14] ; spi_sck      ; spi_sck     ; 1.000        ; 0.044      ; 2.274      ;
; -1.223 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[6]  ; spi_sck      ; spi_sck     ; 1.000        ; 0.044      ; 2.274      ;
; -1.223 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[3]  ; spi_sck      ; spi_sck     ; 1.000        ; 0.044      ; 2.274      ;
; -1.220 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[27] ; spi_sck      ; spi_sck     ; 1.000        ; -0.079     ; 2.148      ;
; -1.216 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[31] ; spi_sck      ; spi_sck     ; 1.000        ; 0.037      ; 2.260      ;
; -1.202 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[12] ; spi_sck      ; spi_sck     ; 1.000        ; -0.046     ; 2.163      ;
; -1.202 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[11] ; spi_sck      ; spi_sck     ; 1.000        ; -0.046     ; 2.163      ;
; -1.202 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[9]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.046     ; 2.163      ;
; -1.202 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[8]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.046     ; 2.163      ;
; -1.201 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[27] ; spi_sck      ; spi_sck     ; 1.000        ; -0.079     ; 2.129      ;
; -1.200 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[32] ; spi_sck      ; spi_sck     ; 1.000        ; 0.068      ; 2.275      ;
; -1.200 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[33] ; spi_sck      ; spi_sck     ; 1.000        ; 0.068      ; 2.275      ;
; -1.200 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[34] ; spi_sck      ; spi_sck     ; 1.000        ; 0.068      ; 2.275      ;
; -1.200 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[35] ; spi_sck      ; spi_sck     ; 1.000        ; 0.068      ; 2.275      ;
; -1.200 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[36] ; spi_sck      ; spi_sck     ; 1.000        ; 0.068      ; 2.275      ;
; -1.200 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[37] ; spi_sck      ; spi_sck     ; 1.000        ; 0.068      ; 2.275      ;
; -1.199 ; spi_slave:spi_slave_rx_inst|nb[5] ; spi_slave:spi_slave_rx_inst|rdata[41] ; spi_sck      ; spi_sck     ; 1.000        ; 0.284      ; 2.490      ;
; -1.199 ; spi_slave:spi_slave_rx_inst|nb[5] ; spi_slave:spi_slave_rx_inst|rdata[40] ; spi_sck      ; spi_sck     ; 1.000        ; 0.284      ; 2.490      ;
; -1.195 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[14] ; spi_sck      ; spi_sck     ; 1.000        ; 0.044      ; 2.246      ;
; -1.195 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[6]  ; spi_sck      ; spi_sck     ; 1.000        ; 0.044      ; 2.246      ;
; -1.195 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[3]  ; spi_sck      ; spi_sck     ; 1.000        ; 0.044      ; 2.246      ;
; -1.189 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[12] ; spi_sck      ; spi_sck     ; 1.000        ; -0.046     ; 2.150      ;
; -1.189 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[11] ; spi_sck      ; spi_sck     ; 1.000        ; -0.046     ; 2.150      ;
; -1.189 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[9]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.046     ; 2.150      ;
; -1.189 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[8]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.046     ; 2.150      ;
; -1.188 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[31] ; spi_sck      ; spi_sck     ; 1.000        ; 0.037      ; 2.232      ;
; -1.181 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[32] ; spi_sck      ; spi_sck     ; 1.000        ; 0.068      ; 2.256      ;
; -1.181 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[33] ; spi_sck      ; spi_sck     ; 1.000        ; 0.068      ; 2.256      ;
; -1.181 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[34] ; spi_sck      ; spi_sck     ; 1.000        ; 0.068      ; 2.256      ;
; -1.181 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[35] ; spi_sck      ; spi_sck     ; 1.000        ; 0.068      ; 2.256      ;
; -1.181 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[36] ; spi_sck      ; spi_sck     ; 1.000        ; 0.068      ; 2.256      ;
; -1.181 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[37] ; spi_sck      ; spi_sck     ; 1.000        ; 0.068      ; 2.256      ;
; -1.180 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[27] ; spi_sck      ; spi_sck     ; 1.000        ; -0.079     ; 2.108      ;
; -1.173 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[17] ; spi_sck      ; spi_sck     ; 1.000        ; -0.035     ; 2.145      ;
; -1.173 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[16] ; spi_sck      ; spi_sck     ; 1.000        ; -0.035     ; 2.145      ;
; -1.173 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[15] ; spi_sck      ; spi_sck     ; 1.000        ; -0.035     ; 2.145      ;
; -1.163 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[17] ; spi_sck      ; spi_sck     ; 1.000        ; -0.035     ; 2.135      ;
; -1.163 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[16] ; spi_sck      ; spi_sck     ; 1.000        ; -0.035     ; 2.135      ;
; -1.163 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[15] ; spi_sck      ; spi_sck     ; 1.000        ; -0.035     ; 2.135      ;
; -1.162 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[12] ; spi_sck      ; spi_sck     ; 1.000        ; -0.046     ; 2.123      ;
; -1.162 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[11] ; spi_sck      ; spi_sck     ; 1.000        ; -0.046     ; 2.123      ;
; -1.162 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[9]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.046     ; 2.123      ;
; -1.162 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[8]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.046     ; 2.123      ;
; -1.160 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[32] ; spi_sck      ; spi_sck     ; 1.000        ; 0.068      ; 2.235      ;
; -1.160 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[33] ; spi_sck      ; spi_sck     ; 1.000        ; 0.068      ; 2.235      ;
; -1.160 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[34] ; spi_sck      ; spi_sck     ; 1.000        ; 0.068      ; 2.235      ;
; -1.160 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[35] ; spi_sck      ; spi_sck     ; 1.000        ; 0.068      ; 2.235      ;
; -1.160 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[36] ; spi_sck      ; spi_sck     ; 1.000        ; 0.068      ; 2.235      ;
; -1.160 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[37] ; spi_sck      ; spi_sck     ; 1.000        ; 0.068      ; 2.235      ;
; -1.154 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[38] ; spi_sck      ; spi_sck     ; 1.000        ; 0.131      ; 2.292      ;
; -1.152 ; spi_slave:spi_slave_rx_inst|nb[4] ; spi_slave:spi_slave_rx_inst|rdata[41] ; spi_sck      ; spi_sck     ; 1.000        ; 0.284      ; 2.443      ;
; -1.152 ; spi_slave:spi_slave_rx_inst|nb[4] ; spi_slave:spi_slave_rx_inst|rdata[40] ; spi_sck      ; spi_sck     ; 1.000        ; 0.284      ; 2.443      ;
+--------+-----------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'spi_slave:spi_slave_rx_inst|done'                                                                                                     ;
+-------+---------------------------------------+-------------------------+--------------+----------------------------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                 ; Launch Clock ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+-------------------------+--------------+----------------------------------+--------------+------------+------------+
; 0.316 ; spi_slave:spi_slave_rx_inst|rdata[3]  ; rxfreq[3]~_Duplicate_2  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.324      ; 0.985      ;
; 0.360 ; spi_slave:spi_slave_rx_inst|rdata[9]  ; rxfreq[9]~_Duplicate_2  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.424      ; 1.041      ;
; 0.376 ; spi_slave:spi_slave_rx_inst|rdata[6]  ; rxfreq[6]~_Duplicate_2  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.324      ; 0.925      ;
; 0.395 ; spi_slave:spi_slave_rx_inst|rdata[15] ; rxfreq[15]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.415      ; 0.997      ;
; 0.414 ; spi_slave:spi_slave_rx_inst|rdata[8]  ; rxfreq[8]~_Duplicate_2  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.424      ; 0.987      ;
; 0.419 ; spi_slave:spi_slave_rx_inst|rdata[20] ; rxfreq[20]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.423      ; 0.981      ;
; 0.435 ; spi_slave:spi_slave_rx_inst|rdata[27] ; rxfreq[27]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.460      ; 1.002      ;
; 0.438 ; spi_slave:spi_slave_rx_inst|rdata[25] ; rxfreq[25]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.416      ; 0.955      ;
; 0.438 ; spi_slave:spi_slave_rx_inst|rdata[31] ; rxfreq[31]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.335      ; 0.874      ;
; 0.450 ; spi_slave:spi_slave_rx_inst|rdata[30] ; rxfreq[30]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.365      ; 0.777      ;
; 0.453 ; spi_slave:spi_slave_rx_inst|rdata[30] ; rxfreq[30]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.416      ; 0.940      ;
; 0.457 ; spi_slave:spi_slave_rx_inst|rdata[26] ; rxfreq[26]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.365      ; 0.770      ;
; 0.459 ; spi_slave:spi_slave_rx_inst|rdata[19] ; rxfreq[19]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.365      ; 0.768      ;
; 0.459 ; spi_slave:spi_slave_rx_inst|rdata[11] ; rxfreq[11]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.424      ; 0.942      ;
; 0.460 ; spi_slave:spi_slave_rx_inst|rdata[20] ; rxfreq[20]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.365      ; 0.767      ;
; 0.463 ; spi_slave:spi_slave_rx_inst|rdata[13] ; rxfreq[13]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.383      ; 0.782      ;
; 0.465 ; spi_slave:spi_slave_rx_inst|rdata[23] ; rxfreq[23]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.365      ; 0.762      ;
; 0.466 ; spi_slave:spi_slave_rx_inst|rdata[12] ; rxfreq[12]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.424      ; 0.935      ;
; 0.471 ; spi_slave:spi_slave_rx_inst|rdata[14] ; rxfreq[14]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.321      ; 0.827      ;
; 0.473 ; spi_slave:spi_slave_rx_inst|rdata[3]  ; rxfreq[3]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.261      ; 0.650      ;
; 0.479 ; spi_slave:spi_slave_rx_inst|rdata[29] ; rxfreq[29]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.365      ; 0.748      ;
; 0.480 ; spi_slave:spi_slave_rx_inst|rdata[17] ; rxfreq[17]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.415      ; 0.912      ;
; 0.481 ; spi_slave:spi_slave_rx_inst|rdata[6]  ; rxfreq[6]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.261      ; 0.642      ;
; 0.485 ; spi_slave:spi_slave_rx_inst|rdata[7]  ; rxfreq[7]~_Duplicate_2  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.440      ; 0.932      ;
; 0.486 ; spi_slave:spi_slave_rx_inst|rdata[28] ; rxfreq[28]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.264      ; 0.640      ;
; 0.488 ; spi_slave:spi_slave_rx_inst|rdata[14] ; rxfreq[14]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.261      ; 0.635      ;
; 0.499 ; spi_slave:spi_slave_rx_inst|rdata[10] ; rxfreq[10]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.440      ; 0.918      ;
; 0.501 ; spi_slave:spi_slave_rx_inst|rdata[31] ; rxfreq[31]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.271      ; 0.632      ;
; 0.502 ; spi_slave:spi_slave_rx_inst|rdata[18] ; rxfreq[18]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.264      ; 0.624      ;
; 0.514 ; spi_slave:spi_slave_rx_inst|rdata[6]  ; rxfreq[6]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.264      ; 0.612      ;
; 0.521 ; spi_slave:spi_slave_rx_inst|rdata[1]  ; rxfreq[1]~_Duplicate_2  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.440      ; 0.896      ;
; 0.524 ; spi_slave:spi_slave_rx_inst|rdata[0]  ; rxfreq[0]~_Duplicate_2  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.440      ; 0.893      ;
; 0.527 ; spi_slave:spi_slave_rx_inst|rdata[14] ; rxfreq[14]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.264      ; 0.599      ;
; 0.527 ; spi_slave:spi_slave_rx_inst|rdata[21] ; rxfreq[21]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.423      ; 0.873      ;
; 0.540 ; spi_slave:spi_slave_rx_inst|rdata[18] ; rxfreq[18]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.326      ; 0.763      ;
; 0.543 ; spi_slave:spi_slave_rx_inst|rdata[28] ; rxfreq[28]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.326      ; 0.760      ;
; 0.544 ; spi_slave:spi_slave_rx_inst|rdata[19] ; rxfreq[19]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.419      ; 0.852      ;
; 0.552 ; spi_slave:spi_slave_rx_inst|rdata[16] ; rxfreq[16]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.415      ; 0.840      ;
; 0.554 ; spi_slave:spi_slave_rx_inst|rdata[5]  ; rxfreq[5]~_Duplicate_2  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.440      ; 0.863      ;
; 0.556 ; spi_slave:spi_slave_rx_inst|rdata[17] ; rxfreq[17]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.354      ; 0.660      ;
; 0.562 ; spi_slave:spi_slave_rx_inst|rdata[29] ; rxfreq[29]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.416      ; 0.831      ;
; 0.563 ; spi_slave:spi_slave_rx_inst|rdata[15] ; rxfreq[15]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.354      ; 0.653      ;
; 0.565 ; spi_slave:spi_slave_rx_inst|rdata[37] ; tx_gain[5]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.310      ; 0.722      ;
; 0.565 ; spi_slave:spi_slave_rx_inst|rdata[24] ; rxfreq[24]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.416      ; 0.828      ;
; 0.567 ; spi_slave:spi_slave_rx_inst|rdata[26] ; rxfreq[26]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.416      ; 0.826      ;
; 0.569 ; spi_slave:spi_slave_rx_inst|rdata[23] ; rxfreq[23]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.423      ; 0.831      ;
; 0.571 ; spi_slave:spi_slave_rx_inst|rdata[9]  ; rxfreq[9]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.369      ; 0.660      ;
; 0.571 ; spi_slave:spi_slave_rx_inst|rdata[13] ; rxfreq[13]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.440      ; 0.846      ;
; 0.574 ; spi_slave:spi_slave_rx_inst|rdata[25] ; rxfreq[25]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.365      ; 0.653      ;
; 0.585 ; spi_slave:spi_slave_rx_inst|rdata[34] ; att[2]                  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.301      ; 0.693      ;
; 0.585 ; spi_slave:spi_slave_rx_inst|rdata[16] ; rxfreq[16]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.354      ; 0.631      ;
; 0.588 ; spi_slave:spi_slave_rx_inst|rdata[12] ; rxfreq[12]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.369      ; 0.643      ;
; 0.588 ; spi_slave:spi_slave_rx_inst|rdata[38] ; randomize               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.229      ; 0.618      ;
; 0.589 ; spi_slave:spi_slave_rx_inst|rdata[0]  ; rxfreq[0]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.383      ; 0.656      ;
; 0.594 ; spi_slave:spi_slave_rx_inst|rdata[24] ; rxfreq[24]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.365      ; 0.633      ;
; 0.594 ; spi_slave:spi_slave_rx_inst|rdata[8]  ; rxfreq[8]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.369      ; 0.637      ;
; 0.596 ; spi_slave:spi_slave_rx_inst|rdata[36] ; tx_gain[4]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.310      ; 0.691      ;
; 0.599 ; spi_slave:spi_slave_rx_inst|rdata[32] ; att[0]                  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.301      ; 0.679      ;
; 0.599 ; spi_slave:spi_slave_rx_inst|rdata[11] ; rxfreq[11]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.369      ; 0.632      ;
; 0.607 ; spi_slave:spi_slave_rx_inst|rdata[22] ; rxfreq[22]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.365      ; 0.620      ;
; 0.607 ; spi_slave:spi_slave_rx_inst|rdata[1]  ; rxfreq[1]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.383      ; 0.638      ;
; 0.610 ; spi_slave:spi_slave_rx_inst|rdata[4]  ; rxfreq[4]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.383      ; 0.635      ;
; 0.610 ; spi_slave:spi_slave_rx_inst|rdata[7]  ; rxfreq[7]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.383      ; 0.635      ;
; 0.612 ; spi_slave:spi_slave_rx_inst|rdata[12] ; rxfreq[12]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.366      ; 0.616      ;
; 0.614 ; spi_slave:spi_slave_rx_inst|rdata[5]  ; rxfreq[5]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.383      ; 0.631      ;
; 0.616 ; spi_slave:spi_slave_rx_inst|rdata[10] ; rxfreq[10]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.383      ; 0.629      ;
; 0.618 ; spi_slave:spi_slave_rx_inst|rdata[40] ; speed[0]                ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.083      ; 0.442      ;
; 0.620 ; spi_slave:spi_slave_rx_inst|rdata[2]  ; rxfreq[2]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.383      ; 0.625      ;
; 0.620 ; spi_slave:spi_slave_rx_inst|rdata[4]  ; rxfreq[4]~_Duplicate_2  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.440      ; 0.797      ;
; 0.622 ; spi_slave:spi_slave_rx_inst|rdata[41] ; speed[1]                ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.083      ; 0.438      ;
; 0.623 ; spi_slave:spi_slave_rx_inst|rdata[36] ; att[4]                  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.301      ; 0.655      ;
; 0.624 ; spi_slave:spi_slave_rx_inst|rdata[30] ; rxfreq[30]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.361      ; 0.599      ;
; 0.625 ; spi_slave:spi_slave_rx_inst|rdata[37] ; dither                  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.301      ; 0.653      ;
; 0.630 ; spi_slave:spi_slave_rx_inst|rdata[15] ; rxfreq[15]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.357      ; 0.589      ;
; 0.631 ; spi_slave:spi_slave_rx_inst|rdata[34] ; tx_gain[2]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.302      ; 0.648      ;
; 0.632 ; spi_slave:spi_slave_rx_inst|rdata[16] ; rxfreq[16]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.357      ; 0.587      ;
; 0.634 ; spi_slave:spi_slave_rx_inst|rdata[22] ; rxfreq[22]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.423      ; 0.766      ;
; 0.641 ; spi_slave:spi_slave_rx_inst|rdata[35] ; att[3]                  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.301      ; 0.637      ;
; 0.642 ; spi_slave:spi_slave_rx_inst|rdata[32] ; tx_gain[0]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.302      ; 0.637      ;
; 0.645 ; spi_slave:spi_slave_rx_inst|rdata[33] ; att[1]                  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.301      ; 0.633      ;
; 0.648 ; spi_slave:spi_slave_rx_inst|rdata[3]  ; rxfreq[3]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.264      ; 0.478      ;
; 0.648 ; spi_slave:spi_slave_rx_inst|rdata[11] ; rxfreq[11]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.366      ; 0.580      ;
; 0.652 ; spi_slave:spi_slave_rx_inst|rdata[4]  ; rxfreq[4]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.380      ; 0.590      ;
; 0.654 ; spi_slave:spi_slave_rx_inst|rdata[21] ; rxfreq[21]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.365      ; 0.573      ;
; 0.657 ; spi_slave:spi_slave_rx_inst|rdata[33] ; tx_gain[1]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.302      ; 0.622      ;
; 0.658 ; spi_slave:spi_slave_rx_inst|rdata[2]  ; rxfreq[2]~_Duplicate_2  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.438      ; 0.757      ;
; 0.661 ; spi_slave:spi_slave_rx_inst|rdata[35] ; tx_gain[3]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.302      ; 0.618      ;
; 0.662 ; spi_slave:spi_slave_rx_inst|rdata[1]  ; rxfreq[1]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.380      ; 0.580      ;
; 0.664 ; spi_slave:spi_slave_rx_inst|rdata[31] ; rxfreq[31]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.275      ; 0.473      ;
; 0.665 ; spi_slave:spi_slave_rx_inst|rdata[28] ; rxfreq[28]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.268      ; 0.465      ;
; 0.665 ; spi_slave:spi_slave_rx_inst|rdata[2]  ; rxfreq[2]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.380      ; 0.577      ;
; 0.670 ; spi_slave:spi_slave_rx_inst|rdata[18] ; rxfreq[18]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.268      ; 0.460      ;
; 0.671 ; spi_slave:spi_slave_rx_inst|rdata[27] ; rxfreq[27]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.405      ; 0.596      ;
; 0.680 ; spi_slave:spi_slave_rx_inst|rdata[27] ; rxfreq[27]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.401      ; 0.583      ;
; 0.739 ; spi_slave:spi_slave_rx_inst|rdata[17] ; rxfreq[17]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.357      ; 0.480      ;
; 0.741 ; spi_slave:spi_slave_rx_inst|rdata[20] ; rxfreq[20]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.361      ; 0.482      ;
; 0.742 ; spi_slave:spi_slave_rx_inst|rdata[21] ; rxfreq[21]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.361      ; 0.481      ;
; 0.744 ; spi_slave:spi_slave_rx_inst|rdata[9]  ; rxfreq[9]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.366      ; 0.484      ;
; 0.746 ; spi_slave:spi_slave_rx_inst|rdata[29] ; rxfreq[29]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.361      ; 0.477      ;
; 0.748 ; spi_slave:spi_slave_rx_inst|rdata[22] ; rxfreq[22]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.361      ; 0.475      ;
+-------+---------------------------------------+-------------------------+--------------+----------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'spi_sck'                                                                                                                                                                                                                                  ;
+--------+----------------------------------+---------------------------------------------------------------------------------------------------------------------------------+----------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                                                                                                                         ; Launch Clock                     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+---------------------------------------------------------------------------------------------------------------------------------+----------------------------------+-------------+--------------+------------+------------+
; -0.150 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a2                    ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.459      ; 1.528      ;
; -0.117 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[31]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.578      ; 1.686      ;
; -0.117 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[30]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.578      ; 1.686      ;
; -0.117 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[29]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.578      ; 1.686      ;
; -0.117 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[28]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.578      ; 1.686      ;
; -0.098 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a20~porta_address_reg0 ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.529      ; 1.670      ;
; -0.098 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a20~porta_datain_reg0  ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.531      ; 1.672      ;
; -0.098 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a20~porta_we_reg       ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.529      ; 1.670      ;
; -0.096 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a6                    ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.464      ; 1.587      ;
; -0.094 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a7                    ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.464      ; 1.589      ;
; -0.091 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a3                    ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.459      ; 1.587      ;
; -0.090 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[23]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.580      ; 1.715      ;
; -0.090 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[22]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.580      ; 1.715      ;
; -0.090 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[21]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.580      ; 1.715      ;
; -0.090 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[20]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.580      ; 1.715      ;
; -0.086 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a9                    ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.459      ; 1.592      ;
; -0.086 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[11]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.579      ; 1.718      ;
; -0.086 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[10]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.579      ; 1.718      ;
; -0.086 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[9]                           ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.579      ; 1.718      ;
; -0.086 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[8]                           ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.579      ; 1.718      ;
; -0.084 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[43]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.555      ; 1.696      ;
; -0.084 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[42]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.555      ; 1.696      ;
; -0.084 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[41]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.555      ; 1.696      ;
; -0.084 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[40]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.555      ; 1.696      ;
; -0.084 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[15]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.564      ; 1.705      ;
; -0.084 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[14]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.564      ; 1.705      ;
; -0.084 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[13]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.564      ; 1.705      ;
; -0.084 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[12]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.564      ; 1.705      ;
; -0.083 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a12~porta_address_reg0 ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.513      ; 1.669      ;
; -0.083 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a12~porta_datain_reg0  ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.515      ; 1.671      ;
; -0.083 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a12~porta_we_reg       ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.513      ; 1.669      ;
; -0.079 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a24~porta_address_reg0 ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.520      ; 1.680      ;
; -0.079 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a24~porta_datain_reg0  ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.522      ; 1.682      ;
; -0.079 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a24~porta_we_reg       ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.520      ; 1.680      ;
; -0.075 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[8]                                                ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.464      ; 1.608      ;
; -0.075 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[9]                                                ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.464      ; 1.608      ;
; -0.075 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[6]                                                ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.464      ; 1.608      ;
; -0.075 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[7]                                                ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.464      ; 1.608      ;
; -0.075 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[4]                                                ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.464      ; 1.608      ;
; -0.063 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[7]                           ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.671      ; 1.833      ;
; -0.063 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[6]                           ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.671      ; 1.833      ;
; -0.063 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[5]                           ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.671      ; 1.833      ;
; -0.063 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[4]                           ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.671      ; 1.833      ;
; -0.062 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[35]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.528      ; 1.691      ;
; -0.062 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[34]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.528      ; 1.691      ;
; -0.062 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[33]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.528      ; 1.691      ;
; -0.062 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[32]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.528      ; 1.691      ;
; -0.060 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[19]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.649      ; 1.814      ;
; -0.060 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[18]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.649      ; 1.814      ;
; -0.060 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[17]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.649      ; 1.814      ;
; -0.060 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[16]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.649      ; 1.814      ;
; -0.057 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a11                   ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.459      ; 1.621      ;
; -0.055 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a10                   ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.459      ; 1.623      ;
; -0.049 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[3]                           ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.480      ; 1.656      ;
; -0.049 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[2]                           ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.480      ; 1.656      ;
; -0.049 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[1]                           ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.480      ; 1.656      ;
; -0.049 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[0]                           ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.480      ; 1.656      ;
; -0.045 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a4                    ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.464      ; 1.638      ;
; -0.043 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a8                    ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.464      ; 1.640      ;
; -0.041 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a5                    ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.464      ; 1.642      ;
; -0.040 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a16~porta_address_reg0 ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.480      ; 1.679      ;
; -0.040 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a16~porta_datain_reg0  ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.482      ; 1.681      ;
; -0.040 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a16~porta_we_reg       ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.480      ; 1.679      ;
; -0.035 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a28~porta_address_reg0 ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.475      ; 1.679      ;
; -0.035 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a28~porta_datain_reg0  ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.477      ; 1.681      ;
; -0.035 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a28~porta_we_reg       ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.475      ; 1.679      ;
; -0.035 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a4~porta_address_reg0  ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.455      ; 1.659      ;
; -0.035 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a4~porta_datain_reg0   ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.457      ; 1.661      ;
; -0.035 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a4~porta_we_reg        ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.455      ; 1.659      ;
; -0.032 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[27]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.496      ; 1.689      ;
; -0.032 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[26]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.496      ; 1.689      ;
; -0.032 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[25]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.496      ; 1.689      ;
; -0.032 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[24]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.496      ; 1.689      ;
; -0.031 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[39]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.546      ; 1.740      ;
; -0.031 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[38]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.546      ; 1.740      ;
; -0.031 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[37]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.546      ; 1.740      ;
; -0.031 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[36]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.546      ; 1.740      ;
; -0.030 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a1                    ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.374      ; 1.563      ;
; -0.024 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a2                    ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.323      ; 1.518      ;
; -0.023 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_qjc:wrptr_g1p|sub_parity6a[2]               ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.387      ; 1.583      ;
; -0.023 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_qjc:wrptr_g1p|sub_parity6a[1]               ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.387      ; 1.583      ;
; -0.023 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a0                    ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.387      ; 1.583      ;
; -0.023 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|wrptr_g[5]                                                ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.387      ; 1.583      ;
; -0.023 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|wrptr_g[4]                                                ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.387      ; 1.583      ;
; -0.023 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|wrptr_g[7]                                                ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.387      ; 1.583      ;
; -0.023 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|wrptr_g[6]                                                ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.387      ; 1.583      ;
; -0.023 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|wrptr_g[8]                                                ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.387      ; 1.583      ;
; -0.023 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|wrptr_g[9]                                                ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.387      ; 1.583      ;
; -0.023 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|wrptr_g[2]                                                ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.387      ; 1.583      ;
; -0.023 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|wrptr_g[3]                                                ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.387      ; 1.583      ;
; -0.023 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|wrptr_g[11]                                               ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.387      ; 1.583      ;
; -0.023 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|wrptr_g[10]                                               ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.387      ; 1.583      ;
; -0.023 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|wrptr_g[1]                                                ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.387      ; 1.583      ;
; -0.023 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|wrptr_g[0]                                                ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.387      ; 1.583      ;
; -0.019 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a8~porta_address_reg0  ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.447      ; 1.667      ;
; -0.019 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a8~porta_datain_reg0   ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.449      ; 1.669      ;
; -0.019 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a8~porta_we_reg        ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.447      ; 1.667      ;
; -0.016 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[47]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.647      ; 1.856      ;
; -0.016 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[46]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.647      ; 1.856      ;
; -0.016 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[45]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.647      ; 1.856      ;
+--------+----------------------------------+---------------------------------------------------------------------------------------------------------------------------------+----------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'spi_slave:spi_slave_rx_inst|done'                                                                                                       ;
+--------+---------------------------------------+-------------------------+--------------+----------------------------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                 ; Launch Clock ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+-------------------------+--------------+----------------------------------+--------------+------------+------------+
; -0.084 ; spi_slave:spi_slave_rx_inst|rdata[2]  ; rxfreq[2]~_Duplicate_2  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.575      ; 0.605      ;
; -0.073 ; spi_slave:spi_slave_rx_inst|rdata[33] ; tx_gain[1]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.444      ; 0.485      ;
; -0.043 ; spi_slave:spi_slave_rx_inst|rdata[7]  ; rxfreq[7]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.536      ; 0.400      ;
; -0.040 ; spi_slave:spi_slave_rx_inst|rdata[13] ; rxfreq[13]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.536      ; 0.403      ;
; -0.038 ; spi_slave:spi_slave_rx_inst|rdata[5]  ; rxfreq[5]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.536      ; 0.405      ;
; -0.027 ; spi_slave:spi_slave_rx_inst|rdata[10] ; rxfreq[10]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.536      ; 0.416      ;
; -0.023 ; spi_slave:spi_slave_rx_inst|rdata[22] ; rxfreq[22]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.562      ; 0.653      ;
; -0.021 ; spi_slave:spi_slave_rx_inst|rdata[8]  ; rxfreq[8]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.523      ; 0.409      ;
; -0.018 ; spi_slave:spi_slave_rx_inst|rdata[19] ; rxfreq[19]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.518      ; 0.407      ;
; -0.018 ; spi_slave:spi_slave_rx_inst|rdata[0]  ; rxfreq[0]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.536      ; 0.425      ;
; -0.016 ; spi_slave:spi_slave_rx_inst|rdata[25] ; rxfreq[25]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.518      ; 0.409      ;
; -0.015 ; spi_slave:spi_slave_rx_inst|rdata[24] ; rxfreq[24]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.518      ; 0.410      ;
; -0.015 ; spi_slave:spi_slave_rx_inst|rdata[26] ; rxfreq[26]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.518      ; 0.410      ;
; -0.014 ; spi_slave:spi_slave_rx_inst|rdata[23] ; rxfreq[23]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.518      ; 0.411      ;
; -0.011 ; spi_slave:spi_slave_rx_inst|rdata[22] ; rxfreq[22]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.518      ; 0.414      ;
; -0.010 ; spi_slave:spi_slave_rx_inst|rdata[29] ; rxfreq[29]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.518      ; 0.415      ;
; -0.007 ; spi_slave:spi_slave_rx_inst|rdata[35] ; tx_gain[3]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.444      ; 0.551      ;
; -0.006 ; spi_slave:spi_slave_rx_inst|rdata[9]  ; rxfreq[9]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.523      ; 0.424      ;
; -0.004 ; spi_slave:spi_slave_rx_inst|rdata[38] ; randomize               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.373      ; 0.483      ;
; -0.002 ; spi_slave:spi_slave_rx_inst|rdata[20] ; rxfreq[20]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.518      ; 0.423      ;
; -0.002 ; spi_slave:spi_slave_rx_inst|rdata[21] ; rxfreq[21]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.518      ; 0.423      ;
; 0.000  ; spi_slave:spi_slave_rx_inst|rdata[17] ; rxfreq[17]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.515      ; 0.422      ;
; 0.003  ; spi_slave:spi_slave_rx_inst|rdata[4]  ; rxfreq[4]~_Duplicate_2  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.577      ; 0.694      ;
; 0.004  ; spi_slave:spi_slave_rx_inst|rdata[19] ; rxfreq[19]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.558      ; 0.676      ;
; 0.007  ; spi_slave:spi_slave_rx_inst|rdata[33] ; att[1]                  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.444      ; 0.565      ;
; 0.009  ; spi_slave:spi_slave_rx_inst|rdata[35] ; att[3]                  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.444      ; 0.567      ;
; 0.011  ; spi_slave:spi_slave_rx_inst|rdata[5]  ; rxfreq[5]~_Duplicate_2  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.577      ; 0.702      ;
; 0.013  ; spi_slave:spi_slave_rx_inst|rdata[32] ; tx_gain[0]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.444      ; 0.571      ;
; 0.016  ; spi_slave:spi_slave_rx_inst|rdata[34] ; tx_gain[2]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.444      ; 0.574      ;
; 0.023  ; spi_slave:spi_slave_rx_inst|rdata[36] ; att[4]                  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.444      ; 0.581      ;
; 0.023  ; spi_slave:spi_slave_rx_inst|rdata[13] ; rxfreq[13]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.577      ; 0.714      ;
; 0.026  ; spi_slave:spi_slave_rx_inst|rdata[18] ; rxfreq[18]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.468      ; 0.608      ;
; 0.026  ; spi_slave:spi_slave_rx_inst|rdata[24] ; rxfreq[24]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.555      ; 0.695      ;
; 0.026  ; spi_slave:spi_slave_rx_inst|rdata[28] ; rxfreq[28]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.468      ; 0.608      ;
; 0.030  ; spi_slave:spi_slave_rx_inst|rdata[37] ; dither                  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.444      ; 0.588      ;
; 0.032  ; spi_slave:spi_slave_rx_inst|rdata[0]  ; rxfreq[0]~_Duplicate_2  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.577      ; 0.723      ;
; 0.034  ; spi_slave:spi_slave_rx_inst|rdata[36] ; tx_gain[4]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.453      ; 0.601      ;
; 0.035  ; spi_slave:spi_slave_rx_inst|rdata[23] ; rxfreq[23]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.562      ; 0.711      ;
; 0.037  ; spi_slave:spi_slave_rx_inst|rdata[21] ; rxfreq[21]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.562      ; 0.713      ;
; 0.040  ; spi_slave:spi_slave_rx_inst|rdata[37] ; tx_gain[5]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.453      ; 0.607      ;
; 0.041  ; spi_slave:spi_slave_rx_inst|rdata[41] ; speed[1]                ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.233      ; 0.388      ;
; 0.043  ; spi_slave:spi_slave_rx_inst|rdata[40] ; speed[0]                ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.233      ; 0.390      ;
; 0.049  ; spi_slave:spi_slave_rx_inst|rdata[32] ; att[0]                  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.444      ; 0.607      ;
; 0.055  ; spi_slave:spi_slave_rx_inst|rdata[27] ; rxfreq[27]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.556      ; 0.518      ;
; 0.056  ; spi_slave:spi_slave_rx_inst|rdata[34] ; att[2]                  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.444      ; 0.614      ;
; 0.056  ; spi_slave:spi_slave_rx_inst|rdata[27] ; rxfreq[27]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.561      ; 0.524      ;
; 0.056  ; spi_slave:spi_slave_rx_inst|rdata[26] ; rxfreq[26]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.555      ; 0.725      ;
; 0.061  ; spi_slave:spi_slave_rx_inst|rdata[29] ; rxfreq[29]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.555      ; 0.730      ;
; 0.062  ; spi_slave:spi_slave_rx_inst|rdata[16] ; rxfreq[16]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.554      ; 0.730      ;
; 0.066  ; spi_slave:spi_slave_rx_inst|rdata[18] ; rxfreq[18]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.429      ; 0.402      ;
; 0.072  ; spi_slave:spi_slave_rx_inst|rdata[1]  ; rxfreq[1]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.536      ; 0.515      ;
; 0.074  ; spi_slave:spi_slave_rx_inst|rdata[31] ; rxfreq[31]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.436      ; 0.417      ;
; 0.075  ; spi_slave:spi_slave_rx_inst|rdata[28] ; rxfreq[28]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.429      ; 0.411      ;
; 0.075  ; spi_slave:spi_slave_rx_inst|rdata[2]  ; rxfreq[2]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.536      ; 0.518      ;
; 0.076  ; spi_slave:spi_slave_rx_inst|rdata[1]  ; rxfreq[1]~_Duplicate_2  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.577      ; 0.767      ;
; 0.077  ; spi_slave:spi_slave_rx_inst|rdata[12] ; rxfreq[12]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.562      ; 0.753      ;
; 0.079  ; spi_slave:spi_slave_rx_inst|rdata[21] ; rxfreq[21]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.523      ; 0.509      ;
; 0.082  ; spi_slave:spi_slave_rx_inst|rdata[11] ; rxfreq[11]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.523      ; 0.512      ;
; 0.085  ; spi_slave:spi_slave_rx_inst|rdata[4]  ; rxfreq[4]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.536      ; 0.528      ;
; 0.087  ; spi_slave:spi_slave_rx_inst|rdata[3]  ; rxfreq[3]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.425      ; 0.419      ;
; 0.090  ; spi_slave:spi_slave_rx_inst|rdata[10] ; rxfreq[10]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.577      ; 0.781      ;
; 0.094  ; spi_slave:spi_slave_rx_inst|rdata[15] ; rxfreq[15]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.515      ; 0.516      ;
; 0.099  ; spi_slave:spi_slave_rx_inst|rdata[17] ; rxfreq[17]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.554      ; 0.767      ;
; 0.103  ; spi_slave:spi_slave_rx_inst|rdata[30] ; rxfreq[30]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.518      ; 0.528      ;
; 0.103  ; spi_slave:spi_slave_rx_inst|rdata[16] ; rxfreq[16]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.515      ; 0.525      ;
; 0.104  ; spi_slave:spi_slave_rx_inst|rdata[7]  ; rxfreq[7]~_Duplicate_2  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.577      ; 0.795      ;
; 0.105  ; spi_slave:spi_slave_rx_inst|rdata[10] ; rxfreq[10]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.539      ; 0.551      ;
; 0.111  ; spi_slave:spi_slave_rx_inst|rdata[22] ; rxfreq[22]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.523      ; 0.541      ;
; 0.111  ; spi_slave:spi_slave_rx_inst|rdata[12] ; rxfreq[12]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.523      ; 0.541      ;
; 0.113  ; spi_slave:spi_slave_rx_inst|rdata[2]  ; rxfreq[2]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.539      ; 0.559      ;
; 0.113  ; spi_slave:spi_slave_rx_inst|rdata[5]  ; rxfreq[5]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.539      ; 0.559      ;
; 0.115  ; spi_slave:spi_slave_rx_inst|rdata[4]  ; rxfreq[4]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.539      ; 0.561      ;
; 0.116  ; spi_slave:spi_slave_rx_inst|rdata[7]  ; rxfreq[7]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.539      ; 0.562      ;
; 0.116  ; spi_slave:spi_slave_rx_inst|rdata[31] ; rxfreq[31]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.477      ; 0.707      ;
; 0.118  ; spi_slave:spi_slave_rx_inst|rdata[1]  ; rxfreq[1]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.539      ; 0.564      ;
; 0.126  ; spi_slave:spi_slave_rx_inst|rdata[24] ; rxfreq[24]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.523      ; 0.556      ;
; 0.126  ; spi_slave:spi_slave_rx_inst|rdata[11] ; rxfreq[11]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.526      ; 0.559      ;
; 0.129  ; spi_slave:spi_slave_rx_inst|rdata[30] ; rxfreq[30]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.555      ; 0.798      ;
; 0.130  ; spi_slave:spi_slave_rx_inst|rdata[8]  ; rxfreq[8]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.526      ; 0.563      ;
; 0.133  ; spi_slave:spi_slave_rx_inst|rdata[12] ; rxfreq[12]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.526      ; 0.566      ;
; 0.134  ; spi_slave:spi_slave_rx_inst|rdata[0]  ; rxfreq[0]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.539      ; 0.580      ;
; 0.137  ; spi_slave:spi_slave_rx_inst|rdata[25] ; rxfreq[25]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.523      ; 0.567      ;
; 0.138  ; spi_slave:spi_slave_rx_inst|rdata[11] ; rxfreq[11]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.562      ; 0.814      ;
; 0.139  ; spi_slave:spi_slave_rx_inst|rdata[16] ; rxfreq[16]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.512      ; 0.558      ;
; 0.143  ; spi_slave:spi_slave_rx_inst|rdata[15] ; rxfreq[15]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.554      ; 0.811      ;
; 0.147  ; spi_slave:spi_slave_rx_inst|rdata[9]  ; rxfreq[9]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.526      ; 0.580      ;
; 0.149  ; spi_slave:spi_slave_rx_inst|rdata[14] ; rxfreq[14]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.463      ; 0.726      ;
; 0.151  ; spi_slave:spi_slave_rx_inst|rdata[15] ; rxfreq[15]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.512      ; 0.570      ;
; 0.157  ; spi_slave:spi_slave_rx_inst|rdata[27] ; rxfreq[27]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.597      ; 0.868      ;
; 0.161  ; spi_slave:spi_slave_rx_inst|rdata[17] ; rxfreq[17]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.512      ; 0.580      ;
; 0.163  ; spi_slave:spi_slave_rx_inst|rdata[8]  ; rxfreq[8]~_Duplicate_2  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.562      ; 0.839      ;
; 0.165  ; spi_slave:spi_slave_rx_inst|rdata[25] ; rxfreq[25]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.555      ; 0.834      ;
; 0.191  ; spi_slave:spi_slave_rx_inst|rdata[20] ; rxfreq[20]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.562      ; 0.867      ;
; 0.196  ; spi_slave:spi_slave_rx_inst|rdata[14] ; rxfreq[14]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.425      ; 0.528      ;
; 0.201  ; spi_slave:spi_slave_rx_inst|rdata[6]  ; rxfreq[6]~_Duplicate_2  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.466      ; 0.781      ;
; 0.205  ; spi_slave:spi_slave_rx_inst|rdata[6]  ; rxfreq[6]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.425      ; 0.537      ;
; 0.212  ; spi_slave:spi_slave_rx_inst|rdata[9]  ; rxfreq[9]~_Duplicate_2  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.562      ; 0.888      ;
; 0.215  ; spi_slave:spi_slave_rx_inst|rdata[18] ; rxfreq[18]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.424      ; 0.546      ;
; 0.222  ; spi_slave:spi_slave_rx_inst|rdata[31] ; rxfreq[31]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.431      ; 0.560      ;
; 0.228  ; spi_slave:spi_slave_rx_inst|rdata[29] ; rxfreq[29]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.523      ; 0.658      ;
+--------+---------------------------------------+-------------------------+--------------+----------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'ad9866_clk'                                                                                                                                                                                                                                                                                                             ;
+--------+----------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                        ; To Node                                                                                                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.055 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[11]                                                ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[11]  ; spi_sck      ; ad9866_clk  ; 0.000        ; 0.422      ; 0.481      ;
; -0.045 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[5]                                                 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[5]   ; spi_sck      ; ad9866_clk  ; 0.000        ; 0.432      ; 0.501      ;
; 0.009  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[10]                                                ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[10]  ; spi_sck      ; ad9866_clk  ; 0.000        ; 0.360      ; 0.483      ;
; 0.009  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[0]                                                 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[0]   ; spi_sck      ; ad9866_clk  ; 0.000        ; 0.360      ; 0.483      ;
; 0.009  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[1]                                                 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[1]   ; spi_sck      ; ad9866_clk  ; 0.000        ; 0.360      ; 0.483      ;
; 0.013  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[3]                                                 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[3]   ; spi_sck      ; ad9866_clk  ; 0.000        ; 0.360      ; 0.487      ;
; 0.029  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[8]                                                 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[8]   ; spi_sck      ; ad9866_clk  ; 0.000        ; 0.338      ; 0.481      ;
; 0.030  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[4]                                                 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[4]   ; spi_sck      ; ad9866_clk  ; 0.000        ; 0.338      ; 0.482      ;
; 0.031  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[9]                                                 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[9]   ; spi_sck      ; ad9866_clk  ; 0.000        ; 0.338      ; 0.483      ;
; 0.031  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[6]                                                 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[6]   ; spi_sck      ; ad9866_clk  ; 0.000        ; 0.338      ; 0.483      ;
; 0.032  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[7]                                                 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[7]   ; spi_sck      ; ad9866_clk  ; 0.000        ; 0.338      ; 0.484      ;
; 0.070  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[2]                                                 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[2]   ; spi_sck      ; ad9866_clk  ; 0.000        ; 0.360      ; 0.544      ;
; 0.136  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a0                     ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|sub_parity6a[0]                 ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.191      ; 0.411      ;
; 0.139  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a0                     ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|wrptr_g[0]                                                  ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.191      ; 0.414      ;
; 0.145  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a5                     ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|wrptr_g[5]                                                  ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.096      ; 0.325      ;
; 0.151  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a4                     ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|wrptr_g[4]                                                  ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.096      ; 0.331      ;
; 0.152  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|parity5                        ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a1                      ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.160      ; 0.396      ;
; 0.189  ; receiver:receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[3].cic_comb_inst|out_data[8]                                    ; receiver:receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[4].cic_comb_inst|prev_data[8]                                    ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.116      ; 0.389      ;
; 0.198  ; receiver:receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[3].cic_comb_inst|out_data[6]                                    ; receiver:receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[4].cic_comb_inst|prev_data[6]                                    ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.116      ; 0.398      ;
; 0.199  ; receiver:receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[3].cic_comb_inst|out_data[5]                                    ; receiver:receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[4].cic_comb_inst|prev_data[5]                                    ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.116      ; 0.399      ;
; 0.201  ; agc_nearclip                                                                                                                     ; agc_nearclip                                                                                                                      ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; receiver:receiver_inst|firX8R8:fir2|wstate[3]                                                                                    ; receiver:receiver_inst|firX8R8:fir2|wstate[3]                                                                                     ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; receiver:receiver_inst|firX8R8:fir2|wstate[1]                                                                                    ; receiver:receiver_inst|firX8R8:fir2|wstate[1]                                                                                     ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; receiver:receiver_inst|firX8R8:fir2|waddr[0]                                                                                     ; receiver:receiver_inst|firX8R8:fir2|waddr[0]                                                                                      ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; transmitter:transmitter_inst|FirInterp8_1024:fi|phase[0]                                                                         ; transmitter:transmitter_inst|FirInterp8_1024:fi|phase[0]                                                                          ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; transmitter:transmitter_inst|FirInterp8_1024:fi|phase[1]                                                                         ; transmitter:transmitter_inst|FirInterp8_1024:fi|phase[1]                                                                          ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; transmitter:transmitter_inst|FirInterp8_1024:fi|phase[2]                                                                         ; transmitter:transmitter_inst|FirInterp8_1024:fi|phase[2]                                                                          ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; transmitter:transmitter_inst|FirInterp8_1024:fi|rstate.rWait                                                                     ; transmitter:transmitter_inst|FirInterp8_1024:fi|rstate.rWait                                                                      ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; transmitter:transmitter_inst|FirInterp8_1024:fi|rstate.rRun                                                                      ; transmitter:transmitter_inst|FirInterp8_1024:fi|rstate.rRun                                                                       ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a1                     ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a1                      ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; transmitter:transmitter_inst|FirInterp8_1024:fi|req                                                                              ; transmitter:transmitter_inst|FirInterp8_1024:fi|req                                                                               ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a3                     ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a3                      ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a5                     ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a5                      ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a6                     ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a6                      ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a7                     ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a7                      ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a2                     ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a2                      ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a8                     ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a8                      ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a9                     ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a9                      ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a10                    ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a10                     ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a11                    ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a11                     ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a0                     ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a0                      ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a4                     ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a4                      ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; transmitter:transmitter_inst|FirInterp8_1024:fi|waddr[0]                                                                         ; transmitter:transmitter_inst|FirInterp8_1024:fi|waddr[0]                                                                          ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; transmitter:transmitter_inst|FirInterp8_1024:fi|we                                                                               ; transmitter:transmitter_inst|FirInterp8_1024:fi|we                                                                                ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a0                     ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a0                      ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a2                     ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a2                      ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a3                     ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a3                      ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a6                     ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a6                      ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a7                     ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a7                      ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a8                     ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a8                      ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a9                     ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a9                      ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a11                    ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a11                     ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a1                     ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a1                      ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a4                     ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a4                      ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a5                     ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a5                      ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a10                    ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a10                     ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.022      ; 0.307      ;
; 0.204  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[3]  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[3]  ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.025      ; 0.313      ;
; 0.205  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[1]  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[1]  ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.025      ; 0.314      ;
; 0.205  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[5]  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[5]  ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.025      ; 0.314      ;
; 0.205  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[7]  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[7]  ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.024      ; 0.313      ;
; 0.205  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[7]  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[7]   ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.024      ; 0.313      ;
; 0.205  ; transmitter:transmitter_inst|cpl_cordic:cordic_inst|Z[7][1]                                                                      ; transmitter:transmitter_inst|cpl_cordic:cordic_inst|Z[8][1]                                                                       ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.024      ; 0.313      ;
; 0.205  ; receiver:receiver_inst|cordic:cordic_inst|Z[5][0]                                                                                ; receiver:receiver_inst|cordic:cordic_inst|Z[6][0]                                                                                 ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.024      ; 0.313      ;
; 0.205  ; reset_handler:reset_handler_inst|reset                                                                                           ; transmitter:transmitter_inst|pulsegen:pulse_inst|p1                                                                               ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.233      ; 0.552      ;
; 0.206  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[9]  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[9]  ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.024      ; 0.314      ;
; 0.206  ; receiver:receiver_inst|cordic:cordic_inst|Z[1][0]                                                                                ; receiver:receiver_inst|cordic:cordic_inst|Z[2][0]                                                                                 ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.024      ; 0.314      ;
; 0.207  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[8]  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[8]   ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.023      ; 0.314      ;
; 0.207  ; receiver:receiver_inst|cordic:cordic_inst|Z[4][0]                                                                                ; receiver:receiver_inst|cordic:cordic_inst|Z[5][0]                                                                                 ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.024      ; 0.315      ;
; 0.208  ; agc_delaycnt[0]                                                                                                                  ; agc_delaycnt[0]                                                                                                                   ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.022      ; 0.314      ;
; 0.208  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[4]  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[4]   ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.023      ; 0.315      ;
; 0.209  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[11] ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[11] ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.024      ; 0.317      ;
; 0.210  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[3]  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[3]   ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.023      ; 0.317      ;
; 0.211  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a10                    ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|sub_parity3a[2]                 ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.037      ; 0.332      ;
; 0.212  ; transmitter:transmitter_inst|FirInterp8_1024:fi|rstate.rAddrA                                                                    ; transmitter:transmitter_inst|FirInterp8_1024:fi|rstate.rAddrB                                                                     ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.022      ; 0.318      ;
; 0.215  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a2                     ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|sub_parity6a[0]                 ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.096      ; 0.395      ;
; 0.216  ; transmitter:transmitter_inst|CicInterpM5:in2|x3[1]                                                                               ; transmitter:transmitter_inst|CicInterpM5:in2|dx3[1]                                                                               ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.025      ; 0.325      ;
; 0.216  ; receiver:receiver_inst|varcic:varcic_inst_I1|cic_comb:cic_stages[3].cic_comb_inst|out_data[36]                                   ; receiver:receiver_inst|varcic:varcic_inst_I1|cic_comb:cic_stages[4].cic_comb_inst|prev_data[36]                                   ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.025      ; 0.325      ;
; 0.217  ; transmitter:transmitter_inst|CicInterpM5:in2|x2[4]                                                                               ; transmitter:transmitter_inst|CicInterpM5:in2|dx2[4]                                                                               ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.024      ; 0.325      ;
; 0.217  ; transmitter:transmitter_inst|CicInterpM5:in2|q0[16]                                                                              ; transmitter:transmitter_inst|CicInterpM5:in2|dq0[16]                                                                              ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.024      ; 0.325      ;
; 0.217  ; receiver:receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[0].cic_comb_inst|out_data[34]                                   ; receiver:receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[1].cic_comb_inst|prev_data[34]                                   ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.024      ; 0.325      ;
; 0.217  ; receiver:receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[0].cic_comb_inst|out_data[2]                                    ; receiver:receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[1].cic_comb_inst|prev_data[2]                                    ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.024      ; 0.325      ;
; 0.218  ; receiver:receiver_inst|cic:cic_inst_Q2|cic_comb:cic_stages[1].cic_comb_inst|out_data[21]                                         ; receiver:receiver_inst|cic:cic_inst_Q2|cic_comb:cic_stages[2].cic_comb_inst|prev_data[21]                                         ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.085      ; 0.387      ;
; 0.218  ; transmitter:transmitter_inst|CicInterpM5:in2|q0[4]                                                                               ; transmitter:transmitter_inst|CicInterpM5:in2|dq0[4]                                                                               ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.023      ; 0.325      ;
; 0.218  ; transmitter:transmitter_inst|CicInterpM5:in2|q0[6]                                                                               ; transmitter:transmitter_inst|CicInterpM5:in2|dq0[6]                                                                               ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.023      ; 0.325      ;
; 0.218  ; transmitter:transmitter_inst|CicInterpM5:in2|q0[9]                                                                               ; transmitter:transmitter_inst|CicInterpM5:in2|dq0[9]                                                                               ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.023      ; 0.325      ;
; 0.218  ; transmitter:transmitter_inst|CicInterpM5:in2|x0[10]                                                                              ; transmitter:transmitter_inst|CicInterpM5:in2|dx0[10]                                                                              ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.023      ; 0.325      ;
; 0.218  ; transmitter:transmitter_inst|CicInterpM5:in2|x3[10]                                                                              ; transmitter:transmitter_inst|CicInterpM5:in2|dx3[10]                                                                              ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.025      ; 0.327      ;
; 0.218  ; transmitter:transmitter_inst|CicInterpM5:in2|x0[8]                                                                               ; transmitter:transmitter_inst|CicInterpM5:in2|dx0[8]                                                                               ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.023      ; 0.325      ;
; 0.218  ; transmitter:transmitter_inst|CicInterpM5:in2|x0[2]                                                                               ; transmitter:transmitter_inst|CicInterpM5:in2|dx0[2]                                                                               ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.024      ; 0.326      ;
; 0.218  ; receiver:receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[0].cic_comb_inst|out_data[31]                                   ; receiver:receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[1].cic_comb_inst|prev_data[31]                                   ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.024      ; 0.326      ;
; 0.218  ; receiver:receiver_inst|cic:cic_inst_Q2|cic_comb:cic_stages[1].cic_comb_inst|out_data[24]                                         ; receiver:receiver_inst|cic:cic_inst_Q2|cic_comb:cic_stages[2].cic_comb_inst|prev_data[24]                                         ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.023      ; 0.325      ;
; 0.218  ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[1].cic_comb_inst|out_data[26]                                         ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[2].cic_comb_inst|prev_data[26]                                         ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.023      ; 0.325      ;
; 0.219  ; transmitter:transmitter_inst|CicInterpM5:in2|x3[21]                                                                              ; transmitter:transmitter_inst|CicInterpM5:in2|dx3[21]                                                                              ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.022      ; 0.325      ;
; 0.219  ; transmitter:transmitter_inst|CicInterpM5:in2|x0[17]                                                                              ; transmitter:transmitter_inst|CicInterpM5:in2|dx0[17]                                                                              ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.022      ; 0.325      ;
; 0.219  ; transmitter:transmitter_inst|CicInterpM5:in2|x0[19]                                                                              ; transmitter:transmitter_inst|CicInterpM5:in2|dx0[19]                                                                              ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.022      ; 0.325      ;
; 0.219  ; transmitter:transmitter_inst|CicInterpM5:in2|x0[4]                                                                               ; transmitter:transmitter_inst|CicInterpM5:in2|dx0[4]                                                                               ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.022      ; 0.325      ;
; 0.219  ; transmitter:transmitter_inst|CicInterpM5:in2|q0[13]                                                                              ; transmitter:transmitter_inst|CicInterpM5:in2|dq0[13]                                                                              ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.023      ; 0.326      ;
; 0.219  ; transmitter:transmitter_inst|CicInterpM5:in2|q0[12]                                                                              ; transmitter:transmitter_inst|CicInterpM5:in2|dq0[12]                                                                              ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.024      ; 0.327      ;
; 0.219  ; transmitter:transmitter_inst|CicInterpM5:in2|q4[2]                                                                               ; transmitter:transmitter_inst|CicInterpM5:in2|dq4[2]                                                                               ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.022      ; 0.325      ;
; 0.219  ; transmitter:transmitter_inst|CicInterpM5:in2|q4[4]                                                                               ; transmitter:transmitter_inst|CicInterpM5:in2|dq4[4]                                                                               ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.022      ; 0.325      ;
+--------+----------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk_10mhz'                                                                                                                                                ;
+-------+----------------------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                          ; To Node                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.187 ; reset_handler:reset_handler_inst|reset_counter[0]  ; reset_handler:reset_handler_inst|reset_counter[0]  ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; ad9866:ad9866_inst|dut2_bitcount[1]                ; ad9866:ad9866_inst|dut2_bitcount[1]                ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; ad9866:ad9866_inst|dut2_bitcount[2]                ; ad9866:ad9866_inst|dut2_bitcount[2]                ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; ad9866:ad9866_inst|dut2_bitcount[3]                ; ad9866:ad9866_inst|dut2_bitcount[3]                ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; ad9866:ad9866_inst|dut2_state.1                    ; ad9866:ad9866_inst|dut2_state.1                    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; ad9866:ad9866_inst|sen_n                           ; ad9866:ad9866_inst|sen_n                           ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.307      ;
; 0.194 ; ad9866:ad9866_inst|dut2_bitcount[0]                ; ad9866:ad9866_inst|dut2_bitcount[0]                ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; ad9866:ad9866_inst|dut2_data[13]                   ; ad9866:ad9866_inst|dut2_data[14]                   ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; ad9866:ad9866_inst|dut2_data[14]                   ; ad9866:ad9866_inst|dut2_data[15]                   ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.314      ;
; 0.206 ; ad9866:ad9866_inst|dut2_bitcount[0]                ; ad9866:ad9866_inst|dut2_bitcount[1]                ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.326      ;
; 0.224 ; ad9866:ad9866_inst|dut1_pc[5]                      ; ad9866:ad9866_inst|dut1_pc[5]                      ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.344      ;
; 0.253 ; reset_handler:reset_handler_inst|reset_counter[20] ; reset_handler:reset_handler_inst|reset_counter[21] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.232      ; 0.569      ;
; 0.260 ; reset_handler:reset_handler_inst|reset_counter[22] ; reset_handler:reset_handler_inst|reset_counter[23] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.232      ; 0.576      ;
; 0.265 ; reset_handler:reset_handler_inst|reset_counter[19] ; reset_handler:reset_handler_inst|reset_counter[21] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.232      ; 0.581      ;
; 0.267 ; ad9866:ad9866_inst|dut2_data[5]                    ; ad9866:ad9866_inst|dut2_data[6]                    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.387      ;
; 0.268 ; ad9866:ad9866_inst|dut2_data[4]                    ; ad9866:ad9866_inst|dut2_data[5]                    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.388      ;
; 0.268 ; ad9866:ad9866_inst|dut2_data[11]                   ; ad9866:ad9866_inst|dut2_data[12]                   ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.388      ;
; 0.269 ; ad9866:ad9866_inst|dut2_data[6]                    ; ad9866:ad9866_inst|dut2_data[7]                    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.389      ;
; 0.269 ; ad9866:ad9866_inst|dut2_data[7]                    ; ad9866:ad9866_inst|dut2_data[8]                    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.389      ;
; 0.290 ; reset_handler:reset_handler_inst|reset_counter[18] ; reset_handler:reset_handler_inst|reset_counter[18] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.044      ; 0.418      ;
; 0.291 ; reset_handler:reset_handler_inst|reset_counter[16] ; reset_handler:reset_handler_inst|reset_counter[16] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.044      ; 0.419      ;
; 0.291 ; reset_handler:reset_handler_inst|reset_counter[17] ; reset_handler:reset_handler_inst|reset_counter[17] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.044      ; 0.419      ;
; 0.292 ; counter[9]                                         ; counter[9]                                         ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.412      ;
; 0.292 ; counter[11]                                        ; counter[11]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.412      ;
; 0.292 ; reset_handler:reset_handler_inst|reset_counter[21] ; reset_handler:reset_handler_inst|reset_counter[21] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.044      ; 0.420      ;
; 0.292 ; reset_handler:reset_handler_inst|reset_counter[23] ; reset_handler:reset_handler_inst|reset_counter[23] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.044      ; 0.420      ;
; 0.293 ; counter[1]                                         ; counter[1]                                         ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.413      ;
; 0.293 ; counter[7]                                         ; counter[7]                                         ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.413      ;
; 0.293 ; counter[15]                                        ; counter[15]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.413      ;
; 0.294 ; counter[2]                                         ; counter[2]                                         ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.414      ;
; 0.294 ; counter[3]                                         ; counter[3]                                         ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.414      ;
; 0.294 ; counter[5]                                         ; counter[5]                                         ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.414      ;
; 0.294 ; counter[12]                                        ; counter[12]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.414      ;
; 0.294 ; counter[13]                                        ; counter[13]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.414      ;
; 0.294 ; counter[17]                                        ; counter[17]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.414      ;
; 0.294 ; ad9866:ad9866_inst|dut2_data[12]                   ; ad9866:ad9866_inst|dut2_data[13]                   ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.414      ;
; 0.295 ; counter[4]                                         ; counter[4]                                         ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.415      ;
; 0.295 ; counter[8]                                         ; counter[8]                                         ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.415      ;
; 0.295 ; counter[10]                                        ; counter[10]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.415      ;
; 0.295 ; counter[14]                                        ; counter[14]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.415      ;
; 0.295 ; counter[18]                                        ; counter[18]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.415      ;
; 0.295 ; counter[19]                                        ; counter[19]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.415      ;
; 0.295 ; counter[21]                                        ; counter[21]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.415      ;
; 0.296 ; counter[6]                                         ; counter[6]                                         ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.416      ;
; 0.296 ; counter[16]                                        ; counter[16]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.416      ;
; 0.296 ; counter[20]                                        ; counter[20]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.416      ;
; 0.298 ; reset_handler:reset_handler_inst|reset_counter[2]  ; reset_handler:reset_handler_inst|reset_counter[2]  ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.418      ;
; 0.298 ; reset_handler:reset_handler_inst|reset_counter[4]  ; reset_handler:reset_handler_inst|reset_counter[4]  ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.418      ;
; 0.298 ; reset_handler:reset_handler_inst|reset_counter[8]  ; reset_handler:reset_handler_inst|reset_counter[8]  ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.418      ;
; 0.298 ; reset_handler:reset_handler_inst|reset_counter[9]  ; reset_handler:reset_handler_inst|reset_counter[9]  ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.418      ;
; 0.298 ; reset_handler:reset_handler_inst|reset_counter[10] ; reset_handler:reset_handler_inst|reset_counter[10] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.418      ;
; 0.298 ; reset_handler:reset_handler_inst|reset_counter[11] ; reset_handler:reset_handler_inst|reset_counter[11] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.418      ;
; 0.299 ; reset_handler:reset_handler_inst|reset_counter[7]  ; reset_handler:reset_handler_inst|reset_counter[7]  ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.419      ;
; 0.300 ; reset_handler:reset_handler_inst|reset_counter[19] ; reset_handler:reset_handler_inst|reset_counter[19] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.420      ;
; 0.300 ; reset_handler:reset_handler_inst|reset_counter[20] ; reset_handler:reset_handler_inst|reset_counter[20] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.420      ;
; 0.300 ; reset_handler:reset_handler_inst|reset_counter[3]  ; reset_handler:reset_handler_inst|reset_counter[3]  ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.420      ;
; 0.300 ; reset_handler:reset_handler_inst|reset_counter[5]  ; reset_handler:reset_handler_inst|reset_counter[5]  ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.420      ;
; 0.302 ; ad9866:ad9866_inst|dut2_state.1                    ; ad9866:ad9866_inst|dut2_data[13]                   ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.037      ; 0.423      ;
; 0.304 ; reset_handler:reset_handler_inst|reset_counter[1]  ; reset_handler:reset_handler_inst|reset_counter[1]  ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.424      ;
; 0.305 ; reset_handler:reset_handler_inst|reset_counter[0]  ; reset_handler:reset_handler_inst|reset_counter[1]  ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.425      ;
; 0.306 ; counter[0]                                         ; counter[0]                                         ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; counter[23]                                        ; counter[23]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.426      ;
; 0.307 ; reset_handler:reset_handler_inst|reset_counter[22] ; reset_handler:reset_handler_inst|reset_counter[22] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.427      ;
; 0.308 ; counter[22]                                        ; counter[22]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.428      ;
; 0.313 ; ad9866:ad9866_inst|dut1_pc[1]                      ; ad9866:ad9866_inst|dut1_pc[1]                      ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.433      ;
; 0.314 ; ad9866:ad9866_inst|dut2_bitcount[1]                ; ad9866:ad9866_inst|dut2_bitcount[2]                ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.434      ;
; 0.315 ; ad9866:ad9866_inst|dut2_bitcount[0]                ; ad9866:ad9866_inst|dut2_bitcount[2]                ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.435      ;
; 0.319 ; reset_handler:reset_handler_inst|reset_counter[20] ; reset_handler:reset_handler_inst|reset_counter[23] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.232      ; 0.635      ;
; 0.321 ; ad9866:ad9866_inst|dut1_pc[3]                      ; ad9866:ad9866_inst|dut1_pc[3]                      ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.441      ;
; 0.322 ; ad9866:ad9866_inst|dut1_pc[0]                      ; ad9866:ad9866_inst|dut1_pc[0]                      ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.442      ;
; 0.322 ; ad9866:ad9866_inst|dut2_state.1                    ; ad9866:ad9866_inst|dut2_data[0]                    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.220      ; 0.626      ;
; 0.322 ; ad9866:ad9866_inst|dut2_state.1                    ; ad9866:ad9866_inst|dut2_data[9]                    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.220      ; 0.626      ;
; 0.325 ; ad9866:ad9866_inst|dut2_state.1                    ; ad9866:ad9866_inst|sen_n                           ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.445      ;
; 0.331 ; reset_handler:reset_handler_inst|reset_counter[19] ; reset_handler:reset_handler_inst|reset_counter[23] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.232      ; 0.647      ;
; 0.335 ; ad9866:ad9866_inst|dut2_data[1]                    ; ad9866:ad9866_inst|dut2_data[2]                    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.455      ;
; 0.336 ; ad9866:ad9866_inst|dut2_data[9]                    ; ad9866:ad9866_inst|dut2_data[10]                   ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.044      ; 0.464      ;
; 0.337 ; reset_handler:reset_handler_inst|reset_counter[15] ; reset_handler:reset_handler_inst|reset_counter[16] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.232      ; 0.653      ;
; 0.340 ; reset_handler:reset_handler_inst|reset_counter[15] ; reset_handler:reset_handler_inst|reset_counter[17] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.232      ; 0.656      ;
; 0.347 ; ad9866:ad9866_inst|dut2_data[2]                    ; ad9866:ad9866_inst|dut2_data[3]                    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.467      ;
; 0.361 ; ad9866:ad9866_inst|dut2_state.1                    ; ad9866:ad9866_inst|sclk                            ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.225      ; 0.670      ;
; 0.365 ; reset_handler:reset_handler_inst|reset_counter[6]  ; reset_handler:reset_handler_inst|reset_counter[6]  ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.485      ;
; 0.365 ; ad9866:ad9866_inst|sclk                            ; ad9866:ad9866_inst|sclk                            ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.043      ; 0.492      ;
; 0.367 ; ad9866:ad9866_inst|dut2_bitcount[2]                ; ad9866:ad9866_inst|dut2_bitcount[3]                ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.487      ;
; 0.370 ; reset_handler:reset_handler_inst|reset_counter[14] ; reset_handler:reset_handler_inst|reset_counter[14] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.490      ;
; 0.375 ; reset_handler:reset_handler_inst|reset_counter[13] ; reset_handler:reset_handler_inst|reset_counter[13] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.495      ;
; 0.375 ; reset_handler:reset_handler_inst|reset_counter[15] ; reset_handler:reset_handler_inst|reset_counter[15] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.495      ;
; 0.379 ; ad9866:ad9866_inst|dut1_pc[2]                      ; ad9866:ad9866_inst|dut1_pc[2]                      ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.499      ;
; 0.386 ; reset_handler:reset_handler_inst|reset_counter[14] ; reset_handler:reset_handler_inst|reset_counter[16] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.232      ; 0.702      ;
; 0.387 ; ad9866:ad9866_inst|dut1_pc[0]                      ; ad9866:ad9866_inst|dut2_data[10]                   ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.221      ; 0.692      ;
; 0.388 ; reset_handler:reset_handler_inst|reset_counter[12] ; reset_handler:reset_handler_inst|reset_counter[12] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.508      ;
; 0.389 ; reset_handler:reset_handler_inst|reset_counter[14] ; reset_handler:reset_handler_inst|reset_counter[17] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.232      ; 0.705      ;
; 0.390 ; ad9866:ad9866_inst|dut1_pc[4]                      ; ad9866:ad9866_inst|dut1_pc[4]                      ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.510      ;
; 0.391 ; reset_handler:reset_handler_inst|reset_counter[11] ; reset_handler:reset_handler_inst|reset_counter[16] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.233      ; 0.708      ;
; 0.394 ; reset_handler:reset_handler_inst|reset_counter[11] ; reset_handler:reset_handler_inst|reset_counter[17] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.233      ; 0.711      ;
; 0.399 ; ad9866:ad9866_inst|dut2_state.1                    ; ad9866:ad9866_inst|dut2_data[14]                   ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.037      ; 0.520      ;
; 0.401 ; ad9866:ad9866_inst|dut2_state.1                    ; ad9866:ad9866_inst|dut2_data[15]                   ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.037      ; 0.522      ;
; 0.403 ; reset_handler:reset_handler_inst|reset_counter[15] ; reset_handler:reset_handler_inst|reset_counter[18] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.232      ; 0.719      ;
; 0.403 ; reset_handler:reset_handler_inst|reset_counter[13] ; reset_handler:reset_handler_inst|reset_counter[16] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.232      ; 0.719      ;
; 0.406 ; reset_handler:reset_handler_inst|reset_counter[13] ; reset_handler:reset_handler_inst|reset_counter[17] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.232      ; 0.722      ;
; 0.412 ; ad9866:ad9866_inst|dut2_state.1                    ; ad9866:ad9866_inst|dut2_data[10]                   ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.221      ; 0.717      ;
+-------+----------------------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'spi_sck'                                                                                                                                                                                                                ;
+--------+----------------------------------------+---------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                                                                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+---------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.912 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[27]                                                                                           ; clk_10mhz    ; spi_sck     ; 1.000        ; -0.078     ; 1.811      ;
; -0.897 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[3]                           ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.141      ; 1.983      ;
; -0.897 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[2]                           ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.141      ; 1.983      ;
; -0.897 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[1]                           ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.141      ; 1.983      ;
; -0.897 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[0]                           ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.141      ; 1.983      ;
; -0.895 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[27]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.157      ; 1.997      ;
; -0.895 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[26]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.157      ; 1.997      ;
; -0.895 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[25]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.157      ; 1.997      ;
; -0.895 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[24]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.157      ; 1.997      ;
; -0.892 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[13]                                                                                           ; clk_10mhz    ; spi_sck     ; 1.000        ; -0.060     ; 1.809      ;
; -0.892 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[10]                                                                                           ; clk_10mhz    ; spi_sck     ; 1.000        ; -0.060     ; 1.809      ;
; -0.892 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[7]                                                                                            ; clk_10mhz    ; spi_sck     ; 1.000        ; -0.060     ; 1.809      ;
; -0.892 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[5]                                                                                            ; clk_10mhz    ; spi_sck     ; 1.000        ; -0.060     ; 1.809      ;
; -0.892 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[4]                                                                                            ; clk_10mhz    ; spi_sck     ; 1.000        ; -0.060     ; 1.809      ;
; -0.892 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[2]                                                                                            ; clk_10mhz    ; spi_sck     ; 1.000        ; -0.060     ; 1.809      ;
; -0.892 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[1]                                                                                            ; clk_10mhz    ; spi_sck     ; 1.000        ; -0.060     ; 1.809      ;
; -0.892 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[0]                                                                                            ; clk_10mhz    ; spi_sck     ; 1.000        ; -0.060     ; 1.809      ;
; -0.877 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|nb[0]                                                                                               ; clk_10mhz    ; spi_sck     ; 1.000        ; -0.045     ; 1.809      ;
; -0.877 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|nb[1]                                                                                               ; clk_10mhz    ; spi_sck     ; 1.000        ; -0.045     ; 1.809      ;
; -0.877 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|nb[2]                                                                                               ; clk_10mhz    ; spi_sck     ; 1.000        ; -0.045     ; 1.809      ;
; -0.877 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|nb[3]                                                                                               ; clk_10mhz    ; spi_sck     ; 1.000        ; -0.045     ; 1.809      ;
; -0.877 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|nb[6]                                                                                               ; clk_10mhz    ; spi_sck     ; 1.000        ; -0.045     ; 1.809      ;
; -0.877 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|nb[5]                                                                                               ; clk_10mhz    ; spi_sck     ; 1.000        ; -0.045     ; 1.809      ;
; -0.877 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|nb[4]                                                                                               ; clk_10mhz    ; spi_sck     ; 1.000        ; -0.045     ; 1.809      ;
; -0.877 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[12]                                                                                           ; clk_10mhz    ; spi_sck     ; 1.000        ; -0.047     ; 1.807      ;
; -0.877 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[11]                                                                                           ; clk_10mhz    ; spi_sck     ; 1.000        ; -0.047     ; 1.807      ;
; -0.877 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[9]                                                                                            ; clk_10mhz    ; spi_sck     ; 1.000        ; -0.047     ; 1.807      ;
; -0.877 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[8]                                                                                            ; clk_10mhz    ; spi_sck     ; 1.000        ; -0.047     ; 1.807      ;
; -0.872 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[30]                                                                                           ; clk_10mhz    ; spi_sck     ; 1.000        ; -0.040     ; 1.809      ;
; -0.872 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[29]                                                                                           ; clk_10mhz    ; spi_sck     ; 1.000        ; -0.040     ; 1.809      ;
; -0.872 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[26]                                                                                           ; clk_10mhz    ; spi_sck     ; 1.000        ; -0.040     ; 1.809      ;
; -0.872 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[25]                                                                                           ; clk_10mhz    ; spi_sck     ; 1.000        ; -0.040     ; 1.809      ;
; -0.872 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[24]                                                                                           ; clk_10mhz    ; spi_sck     ; 1.000        ; -0.040     ; 1.809      ;
; -0.872 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[23]                                                                                           ; clk_10mhz    ; spi_sck     ; 1.000        ; -0.040     ; 1.809      ;
; -0.872 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[22]                                                                                           ; clk_10mhz    ; spi_sck     ; 1.000        ; -0.040     ; 1.809      ;
; -0.872 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[21]                                                                                           ; clk_10mhz    ; spi_sck     ; 1.000        ; -0.040     ; 1.809      ;
; -0.872 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[20]                                                                                           ; clk_10mhz    ; spi_sck     ; 1.000        ; -0.040     ; 1.809      ;
; -0.872 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[19]                                                                                           ; clk_10mhz    ; spi_sck     ; 1.000        ; -0.040     ; 1.809      ;
; -0.870 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[17]                                                                                           ; clk_10mhz    ; spi_sck     ; 1.000        ; -0.036     ; 1.811      ;
; -0.870 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[16]                                                                                           ; clk_10mhz    ; spi_sck     ; 1.000        ; -0.036     ; 1.811      ;
; -0.870 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[15]                                                                                           ; clk_10mhz    ; spi_sck     ; 1.000        ; -0.036     ; 1.811      ;
; -0.863 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[35]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.188      ; 1.996      ;
; -0.863 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[34]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.188      ; 1.996      ;
; -0.863 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[33]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.188      ; 1.996      ;
; -0.863 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[32]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.188      ; 1.996      ;
; -0.861 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|ram_block7a0~portb_address_reg0  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.141      ; 2.001      ;
; -0.859 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|ram_block7a24~portb_address_reg0 ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.157      ; 2.015      ;
; -0.857 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|done                                                                                                ; clk_10mhz    ; spi_sck     ; 1.000        ; -0.025     ; 1.809      ;
; -0.839 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[39]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.205      ; 1.989      ;
; -0.839 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[38]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.205      ; 1.989      ;
; -0.839 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[37]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.205      ; 1.989      ;
; -0.839 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[36]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.205      ; 1.989      ;
; -0.837 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[43]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.213      ; 1.995      ;
; -0.837 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[42]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.213      ; 1.995      ;
; -0.837 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[41]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.213      ; 1.995      ;
; -0.837 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[40]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.213      ; 1.995      ;
; -0.832 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a2                    ; clk_10mhz    ; spi_sck     ; 1.000        ; -0.017     ; 1.792      ;
; -0.832 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a3                    ; clk_10mhz    ; spi_sck     ; 1.000        ; -0.017     ; 1.792      ;
; -0.832 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a4                    ; clk_10mhz    ; spi_sck     ; 1.000        ; -0.017     ; 1.792      ;
; -0.832 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a6                    ; clk_10mhz    ; spi_sck     ; 1.000        ; -0.017     ; 1.792      ;
; -0.832 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a7                    ; clk_10mhz    ; spi_sck     ; 1.000        ; -0.017     ; 1.792      ;
; -0.832 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a8                    ; clk_10mhz    ; spi_sck     ; 1.000        ; -0.017     ; 1.792      ;
; -0.832 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a9                    ; clk_10mhz    ; spi_sck     ; 1.000        ; -0.017     ; 1.792      ;
; -0.832 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a11                   ; clk_10mhz    ; spi_sck     ; 1.000        ; -0.017     ; 1.792      ;
; -0.832 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a10                   ; clk_10mhz    ; spi_sck     ; 1.000        ; -0.017     ; 1.792      ;
; -0.832 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a5                    ; clk_10mhz    ; spi_sck     ; 1.000        ; -0.017     ; 1.792      ;
; -0.832 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[0]                                        ; clk_10mhz    ; spi_sck     ; 1.000        ; -0.017     ; 1.792      ;
; -0.827 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|ram_block7a32~portb_address_reg0 ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.188      ; 2.014      ;
; -0.824 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_qjc:wrptr_g1p|sub_parity6a[0]               ; clk_10mhz    ; spi_sck     ; 1.000        ; -0.010     ; 1.791      ;
; -0.824 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_qjc:wrptr_g1p|parity5                       ; clk_10mhz    ; spi_sck     ; 1.000        ; -0.010     ; 1.791      ;
; -0.822 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[15]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.222      ; 1.989      ;
; -0.822 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[14]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.222      ; 1.989      ;
; -0.822 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[13]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.222      ; 1.989      ;
; -0.822 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[12]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.222      ; 1.989      ;
; -0.814 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[31]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.235      ; 1.994      ;
; -0.814 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[30]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.235      ; 1.994      ;
; -0.814 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[29]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.235      ; 1.994      ;
; -0.814 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[28]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.235      ; 1.994      ;
; -0.807 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[11]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.236      ; 1.988      ;
; -0.807 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[10]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.236      ; 1.988      ;
; -0.807 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[9]                           ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.236      ; 1.988      ;
; -0.807 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[8]                           ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.236      ; 1.988      ;
; -0.806 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[23]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.237      ; 1.988      ;
; -0.806 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[22]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.237      ; 1.988      ;
; -0.806 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[21]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.237      ; 1.988      ;
; -0.806 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[20]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.237      ; 1.988      ;
; -0.803 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|ram_block7a36~portb_address_reg0 ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.205      ; 2.007      ;
; -0.801 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|ram_block7a40~portb_address_reg0 ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.213      ; 2.013      ;
; -0.786 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[31]                                                                                           ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.047      ; 1.810      ;
; -0.786 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|ram_block7a12~portb_address_reg0 ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.222      ; 2.007      ;
; -0.784 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a1                    ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.031      ; 1.792      ;
; -0.781 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[14]                                                                                           ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.054      ; 1.812      ;
; -0.781 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[6]                                                                                            ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.054      ; 1.812      ;
; -0.781 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[3]                                                                                            ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.054      ; 1.812      ;
; -0.778 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|ram_block7a28~portb_address_reg0 ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.235      ; 2.012      ;
; -0.777 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[28]                                                                                           ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.054      ; 1.808      ;
; -0.777 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[18]                                                                                           ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.054      ; 1.808      ;
; -0.771 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|ram_block7a8~portb_address_reg0  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.236      ; 2.006      ;
; -0.770 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_qjc:wrptr_g1p|sub_parity6a[2]               ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.045      ; 1.792      ;
; -0.770 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_qjc:wrptr_g1p|sub_parity6a[1]               ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.045      ; 1.792      ;
+--------+----------------------------------------+---------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'clk_10mhz'                                                                                                                  ;
+--------+----------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.863 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_bitcount[0] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.051     ; 1.799      ;
; -0.863 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_bitcount[1] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.051     ; 1.799      ;
; -0.863 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_bitcount[2] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.051     ; 1.799      ;
; -0.863 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_bitcount[3] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.051     ; 1.799      ;
; -0.857 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[0]       ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.044     ; 1.800      ;
; -0.857 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[1]       ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.044     ; 1.800      ;
; -0.857 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[2]       ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.044     ; 1.800      ;
; -0.857 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[4]       ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.044     ; 1.800      ;
; -0.857 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[3]       ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.044     ; 1.800      ;
; -0.857 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_state.1     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.044     ; 1.800      ;
; -0.857 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|sen_n            ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.044     ; 1.800      ;
; -0.857 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[5]       ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.044     ; 1.800      ;
; -0.857 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[1]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.043     ; 1.801      ;
; -0.857 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[2]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.043     ; 1.801      ;
; -0.857 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[3]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.043     ; 1.801      ;
; -0.857 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[4]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.043     ; 1.801      ;
; -0.857 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[5]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.043     ; 1.801      ;
; -0.857 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[6]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.043     ; 1.801      ;
; -0.857 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[7]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.043     ; 1.801      ;
; -0.857 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[8]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.043     ; 1.801      ;
; -0.857 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[11]    ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.043     ; 1.801      ;
; -0.857 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[12]    ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.043     ; 1.801      ;
; -0.857 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[13]    ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.043     ; 1.801      ;
; -0.857 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[14]    ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.043     ; 1.801      ;
; -0.857 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[15]    ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.043     ; 1.801      ;
; -0.681 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[0]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; 0.133      ; 1.801      ;
; -0.681 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[9]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; 0.133      ; 1.801      ;
; -0.681 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[10]    ; clk_10mhz    ; clk_10mhz   ; 1.000        ; 0.133      ; 1.801      ;
; -0.674 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|sclk             ; clk_10mhz    ; clk_10mhz   ; 1.000        ; 0.138      ; 1.799      ;
+--------+----------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'ad9866_clk'                                                                                                                                                                                                               ;
+--------+----------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                                                                                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.678 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[3]                             ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.362      ; 1.985      ;
; -0.678 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[2]                             ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.362      ; 1.985      ;
; -0.678 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[1]                             ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.362      ; 1.985      ;
; -0.678 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[0]                             ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.362      ; 1.985      ;
; -0.669 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[31]                            ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.384      ; 1.998      ;
; -0.669 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[30]                            ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.384      ; 1.998      ;
; -0.669 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[29]                            ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.384      ; 1.998      ;
; -0.669 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[28]                            ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.384      ; 1.998      ;
; -0.659 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[7]                             ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.379      ; 1.983      ;
; -0.659 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[6]                             ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.379      ; 1.983      ;
; -0.659 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[5]                             ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.379      ; 1.983      ;
; -0.659 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[4]                             ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.379      ; 1.983      ;
; -0.642 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[19]                            ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.401      ; 1.988      ;
; -0.642 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[18]                            ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.401      ; 1.988      ;
; -0.642 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[17]                            ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.401      ; 1.988      ;
; -0.642 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[16]                            ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.401      ; 1.988      ;
; -0.642 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a0~portb_address_reg0    ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.362      ; 2.003      ;
; -0.633 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a28~portb_address_reg0   ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.384      ; 2.016      ;
; -0.628 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[15]                            ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.414      ; 1.987      ;
; -0.628 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[14]                            ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.414      ; 1.987      ;
; -0.628 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[13]                            ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.414      ; 1.987      ;
; -0.628 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[12]                            ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.414      ; 1.987      ;
; -0.623 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a4~portb_address_reg0    ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.379      ; 2.001      ;
; -0.620 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[11]                            ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.422      ; 1.987      ;
; -0.620 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[10]                            ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.422      ; 1.987      ;
; -0.620 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[9]                             ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.422      ; 1.987      ;
; -0.620 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[8]                             ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.422      ; 1.987      ;
; -0.619 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[27]                            ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.416      ; 1.980      ;
; -0.619 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[26]                            ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.416      ; 1.980      ;
; -0.619 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[25]                            ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.416      ; 1.980      ;
; -0.619 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[24]                            ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.416      ; 1.980      ;
; -0.606 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a16~portb_address_reg0   ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.401      ; 2.006      ;
; -0.592 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a12~portb_address_reg0   ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.414      ; 2.005      ;
; -0.584 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a8~portb_address_reg0    ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.422      ; 2.005      ;
; -0.583 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a24~portb_address_reg0   ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.416      ; 1.998      ;
; -0.563 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[23]                            ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.474      ; 1.982      ;
; -0.563 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[22]                            ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.474      ; 1.982      ;
; -0.563 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[21]                            ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.474      ; 1.982      ;
; -0.563 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[20]                            ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.474      ; 1.982      ;
; -0.527 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a20~portb_address_reg0   ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.474      ; 2.000      ;
; -0.490 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a0                      ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.331      ; 1.798      ;
; -0.490 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|sub_parity6a[1]                 ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.331      ; 1.798      ;
; -0.490 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|sub_parity6a[2]                 ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.331      ; 1.798      ;
; -0.490 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|parity5                         ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.331      ; 1.798      ;
; -0.490 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|wrptr_g[10]                                                 ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.331      ; 1.798      ;
; -0.490 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|wrptr_g[11]                                                 ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.331      ; 1.798      ;
; -0.450 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a6                      ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.371      ; 1.798      ;
; -0.450 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a7                      ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.371      ; 1.798      ;
; -0.450 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a8                      ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.371      ; 1.798      ;
; -0.450 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a9                      ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.371      ; 1.798      ;
; -0.450 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a11                     ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.371      ; 1.798      ;
; -0.450 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a10                     ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.371      ; 1.798      ;
; -0.440 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[6]   ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.381      ; 1.798      ;
; -0.440 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[8]   ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.381      ; 1.798      ;
; -0.440 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[8]   ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.381      ; 1.798      ;
; -0.440 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[9]   ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.381      ; 1.798      ;
; -0.440 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[11]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.381      ; 1.798      ;
; -0.440 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[10]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.381      ; 1.798      ;
; -0.435 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[10]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.384      ; 1.796      ;
; -0.435 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[10] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.384      ; 1.796      ;
; -0.435 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[2]   ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.384      ; 1.796      ;
; -0.435 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[2]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.384      ; 1.796      ;
; -0.435 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[3]   ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.384      ; 1.796      ;
; -0.435 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[3]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.384      ; 1.796      ;
; -0.435 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[0]   ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.384      ; 1.796      ;
; -0.435 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[0]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.384      ; 1.796      ;
; -0.435 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[1]   ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.384      ; 1.796      ;
; -0.435 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[1]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.384      ; 1.796      ;
; -0.434 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[8]   ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.383      ; 1.794      ;
; -0.434 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[8]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.383      ; 1.794      ;
; -0.434 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[9]   ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.383      ; 1.794      ;
; -0.434 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[9]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.383      ; 1.794      ;
; -0.434 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[6]   ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.383      ; 1.794      ;
; -0.434 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[6]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.383      ; 1.794      ;
; -0.434 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[7]   ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.383      ; 1.794      ;
; -0.434 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[7]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.383      ; 1.794      ;
; -0.434 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[4]   ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.383      ; 1.794      ;
; -0.434 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[4]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.383      ; 1.794      ;
; -0.427 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|rdptr_g[6]                                                  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.394      ; 1.798      ;
; -0.427 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|rdptr_g[7]                                                  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.394      ; 1.798      ;
; -0.427 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|rdptr_g[8]                                                  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.394      ; 1.798      ;
; -0.427 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|rdptr_g[9]                                                  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.394      ; 1.798      ;
; -0.427 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|rdptr_g[10]                                                 ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.394      ; 1.798      ;
; -0.427 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|rdptr_g[11]                                                 ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.394      ; 1.798      ;
; -0.419 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[5]   ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.397      ; 1.793      ;
; -0.419 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[5]   ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.397      ; 1.793      ;
; -0.419 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a5                      ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.397      ; 1.793      ;
; -0.419 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[4]   ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.397      ; 1.793      ;
; -0.419 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[4]   ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.397      ; 1.793      ;
; -0.419 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[6]   ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.397      ; 1.793      ;
; -0.419 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[2]   ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.397      ; 1.793      ;
; -0.419 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[2]   ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.397      ; 1.793      ;
; -0.419 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[3]   ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.397      ; 1.793      ;
; -0.419 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[3]   ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.397      ; 1.793      ;
; -0.418 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a1                      ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.395      ; 1.790      ;
; -0.418 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a2                      ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.395      ; 1.790      ;
; -0.418 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a3                      ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.395      ; 1.790      ;
; -0.418 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a4                      ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.395      ; 1.790      ;
; -0.418 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[1]   ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.395      ; 1.790      ;
; -0.418 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[1]   ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.395      ; 1.790      ;
+--------+----------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'ad9866_clk'                                                                                                                                                                                                               ;
+-------+----------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                                                                                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.936 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|sub_parity6a[0]                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.582      ; 1.632      ;
; 0.936 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|wrptr_g[5]                                                  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.582      ; 1.632      ;
; 0.936 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|wrptr_g[4]                                                  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.582      ; 1.632      ;
; 0.936 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|wrptr_g[3]                                                  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.582      ; 1.632      ;
; 0.936 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|wrptr_g[2]                                                  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.582      ; 1.632      ;
; 0.936 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|wrptr_g[1]                                                  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.582      ; 1.632      ;
; 0.936 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|wrptr_g[0]                                                  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.582      ; 1.632      ;
; 0.946 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[11]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.570      ; 1.630      ;
; 0.946 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[11] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.570      ; 1.630      ;
; 0.962 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|wrptr_g[9]                                                  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.554      ; 1.630      ;
; 0.962 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|wrptr_g[8]                                                  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.554      ; 1.630      ;
; 0.962 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|wrptr_g[7]                                                  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.554      ; 1.630      ;
; 0.962 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|wrptr_g[6]                                                  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.554      ; 1.630      ;
; 0.967 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a2                      ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.551      ; 1.632      ;
; 0.967 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a3                      ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.551      ; 1.632      ;
; 0.967 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a1                      ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.551      ; 1.632      ;
; 0.967 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a4                      ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.551      ; 1.632      ;
; 0.967 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a5                      ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.551      ; 1.632      ;
; 0.976 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|sub_parity3a[0]                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.535      ; 1.625      ;
; 0.976 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a0                      ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.535      ; 1.625      ;
; 0.976 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|rdptr_g[0]                                                  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.535      ; 1.625      ;
; 0.976 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|rdptr_g[1]                                                  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.535      ; 1.625      ;
; 0.978 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a6                      ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.537      ; 1.629      ;
; 0.978 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a7                      ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.537      ; 1.629      ;
; 0.978 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a8                      ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.537      ; 1.629      ;
; 0.978 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a9                      ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.537      ; 1.629      ;
; 0.978 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a10                     ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.537      ; 1.629      ;
; 0.978 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a11                     ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.537      ; 1.629      ;
; 0.978 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|rdptr_g[4]                                                  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.535      ; 1.627      ;
; 0.978 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|rdptr_g[5]                                                  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.535      ; 1.627      ;
; 0.978 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[9]   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.537      ; 1.629      ;
; 0.978 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|rdptr_g[2]                                                  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.535      ; 1.627      ;
; 0.978 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|rdptr_g[3]                                                  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.535      ; 1.627      ;
; 0.978 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[10]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.537      ; 1.629      ;
; 0.980 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[5]   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.542      ; 1.636      ;
; 0.980 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[5]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.542      ; 1.636      ;
; 0.986 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|sub_parity3a[2]                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.529      ; 1.629      ;
; 0.986 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|sub_parity3a[1]                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.529      ; 1.629      ;
; 0.986 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|parity2                         ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.529      ; 1.629      ;
; 0.988 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[7]   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.530      ; 1.632      ;
; 0.988 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[7]   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.530      ; 1.632      ;
; 0.988 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[11]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.530      ; 1.632      ;
; 0.992 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[5]   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.521      ; 1.627      ;
; 0.992 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[5]   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.521      ; 1.627      ;
; 0.992 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a1                      ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.519      ; 1.625      ;
; 0.992 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a2                      ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.519      ; 1.625      ;
; 0.992 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a3                      ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.519      ; 1.625      ;
; 0.992 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a5                      ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.521      ; 1.627      ;
; 0.992 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a4                      ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.519      ; 1.625      ;
; 0.992 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[4]   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.521      ; 1.627      ;
; 0.992 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[4]   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.521      ; 1.627      ;
; 0.992 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[6]   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.521      ; 1.627      ;
; 0.992 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[2]   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.521      ; 1.627      ;
; 0.992 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[2]   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.521      ; 1.627      ;
; 0.992 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[3]   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.521      ; 1.627      ;
; 0.992 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[3]   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.521      ; 1.627      ;
; 0.992 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[1]   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.519      ; 1.625      ;
; 0.992 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[1]   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.519      ; 1.625      ;
; 0.992 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[0]   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.519      ; 1.625      ;
; 0.992 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[0]   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.519      ; 1.625      ;
; 1.000 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|rdptr_g[6]                                                  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.518      ; 1.632      ;
; 1.000 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|rdptr_g[7]                                                  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.518      ; 1.632      ;
; 1.000 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|rdptr_g[8]                                                  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.518      ; 1.632      ;
; 1.000 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|rdptr_g[9]                                                  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.518      ; 1.632      ;
; 1.000 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|rdptr_g[10]                                                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.518      ; 1.632      ;
; 1.000 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|rdptr_g[11]                                                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.518      ; 1.632      ;
; 1.008 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[10]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.508      ; 1.630      ;
; 1.008 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[10] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.508      ; 1.630      ;
; 1.008 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[8]   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.507      ; 1.629      ;
; 1.008 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[8]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.507      ; 1.629      ;
; 1.008 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[9]   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.507      ; 1.629      ;
; 1.008 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[9]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.507      ; 1.629      ;
; 1.008 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[6]   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.507      ; 1.629      ;
; 1.008 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[6]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.507      ; 1.629      ;
; 1.008 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[7]   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.507      ; 1.629      ;
; 1.008 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[7]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.507      ; 1.629      ;
; 1.008 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[4]   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.507      ; 1.629      ;
; 1.008 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[4]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.507      ; 1.629      ;
; 1.008 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[2]   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.508      ; 1.630      ;
; 1.008 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[2]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.508      ; 1.630      ;
; 1.008 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[3]   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.508      ; 1.630      ;
; 1.008 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[3]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.508      ; 1.630      ;
; 1.008 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[0]   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.508      ; 1.630      ;
; 1.008 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[0]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.508      ; 1.630      ;
; 1.008 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[1]   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.508      ; 1.630      ;
; 1.008 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[1]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.508      ; 1.630      ;
; 1.013 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[6]   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.505      ; 1.632      ;
; 1.013 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[8]   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.505      ; 1.632      ;
; 1.013 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[8]   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.505      ; 1.632      ;
; 1.013 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[9]   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.505      ; 1.632      ;
; 1.013 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[11]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.505      ; 1.632      ;
; 1.013 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[10]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.505      ; 1.632      ;
; 1.024 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a6                      ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.494      ; 1.632      ;
; 1.024 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a7                      ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.494      ; 1.632      ;
; 1.024 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a8                      ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.494      ; 1.632      ;
; 1.024 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a9                      ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.494      ; 1.632      ;
; 1.024 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a11                     ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.494      ; 1.632      ;
; 1.024 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a10                     ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.494      ; 1.632      ;
; 1.065 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a0                      ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.453      ; 1.632      ;
; 1.065 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|sub_parity6a[1]                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.453      ; 1.632      ;
+-------+----------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'spi_sck'                                                                                                                                                                          ;
+-------+----------------------------------------+-------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+-------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.946 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[43]                                                      ; clk_10mhz    ; spi_sck     ; -0.500       ; 1.081      ; 1.641      ;
; 0.946 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[44]                                                      ; clk_10mhz    ; spi_sck     ; -0.500       ; 1.081      ; 1.641      ;
; 0.946 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[45]                                                      ; clk_10mhz    ; spi_sck     ; -0.500       ; 1.081      ; 1.641      ;
; 0.946 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[46]                                                      ; clk_10mhz    ; spi_sck     ; -0.500       ; 1.081      ; 1.641      ;
; 0.946 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[47]                                                      ; clk_10mhz    ; spi_sck     ; -0.500       ; 1.081      ; 1.641      ;
; 1.019 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[7]                                                       ; clk_10mhz    ; spi_sck     ; -0.500       ; 1.002      ; 1.635      ;
; 1.019 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[8]                                                       ; clk_10mhz    ; spi_sck     ; -0.500       ; 1.002      ; 1.635      ;
; 1.019 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[9]                                                       ; clk_10mhz    ; spi_sck     ; -0.500       ; 1.002      ; 1.635      ;
; 1.019 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[10]                                                      ; clk_10mhz    ; spi_sck     ; -0.500       ; 1.002      ; 1.635      ;
; 1.019 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[11]                                                      ; clk_10mhz    ; spi_sck     ; -0.500       ; 1.002      ; 1.635      ;
; 1.019 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[13]                                                      ; clk_10mhz    ; spi_sck     ; -0.500       ; 1.002      ; 1.635      ;
; 1.019 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[14]                                                      ; clk_10mhz    ; spi_sck     ; -0.500       ; 1.002      ; 1.635      ;
; 1.019 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[15]                                                      ; clk_10mhz    ; spi_sck     ; -0.500       ; 1.002      ; 1.635      ;
; 1.019 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[25]                                                      ; clk_10mhz    ; spi_sck     ; -0.500       ; 1.002      ; 1.635      ;
; 1.019 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[26]                                                      ; clk_10mhz    ; spi_sck     ; -0.500       ; 1.002      ; 1.635      ;
; 1.019 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[28]                                                      ; clk_10mhz    ; spi_sck     ; -0.500       ; 1.002      ; 1.635      ;
; 1.019 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[29]                                                      ; clk_10mhz    ; spi_sck     ; -0.500       ; 1.002      ; 1.635      ;
; 1.019 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[30]                                                      ; clk_10mhz    ; spi_sck     ; -0.500       ; 1.002      ; 1.635      ;
; 1.019 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[31]                                                      ; clk_10mhz    ; spi_sck     ; -0.500       ; 1.002      ; 1.635      ;
; 1.061 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[37]                                                      ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.952      ; 1.627      ;
; 1.090 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[22]                                                      ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.443      ; 1.647      ;
; 1.090 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[23]                                                      ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.443      ; 1.647      ;
; 1.090 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[24]                                                      ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.443      ; 1.647      ;
; 1.090 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[25]                                                      ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.443      ; 1.647      ;
; 1.090 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[26]                                                      ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.443      ; 1.647      ;
; 1.090 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[27]                                                      ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.443      ; 1.647      ;
; 1.100 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[9]                                                       ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.434      ; 1.648      ;
; 1.100 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[10]                                                      ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.434      ; 1.648      ;
; 1.100 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[11]                                                      ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.434      ; 1.648      ;
; 1.100 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[34]                                                      ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.434      ; 1.648      ;
; 1.100 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[35]                                                      ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.434      ; 1.648      ;
; 1.100 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[36]                                                      ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.434      ; 1.648      ;
; 1.100 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[37]                                                      ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.434      ; 1.648      ;
; 1.100 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[38]                                                      ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.434      ; 1.648      ;
; 1.100 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[39]                                                      ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.434      ; 1.648      ;
; 1.100 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[40]                                                      ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.434      ; 1.648      ;
; 1.106 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[4]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.404      ; 1.624      ;
; 1.106 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[2]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.404      ; 1.624      ;
; 1.106 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[11] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.404      ; 1.624      ;
; 1.107 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[0]                                                       ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.914      ; 1.635      ;
; 1.107 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[1]                                                       ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.914      ; 1.635      ;
; 1.107 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[2]                                                       ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.914      ; 1.635      ;
; 1.107 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[3]                                                       ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.914      ; 1.635      ;
; 1.107 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[4]                                                       ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.914      ; 1.635      ;
; 1.107 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[5]                                                       ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.914      ; 1.635      ;
; 1.107 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[6]                                                       ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.914      ; 1.635      ;
; 1.107 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[32]                                                      ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.914      ; 1.635      ;
; 1.107 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[34]                                                      ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.914      ; 1.635      ;
; 1.107 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[41]                                                      ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.914      ; 1.635      ;
; 1.112 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[41]                                                     ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.404      ; 1.630      ;
; 1.112 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[40]                                                     ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.404      ; 1.630      ;
; 1.114 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[5]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.401      ; 1.629      ;
; 1.114 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[6]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.401      ; 1.629      ;
; 1.114 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[8]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.401      ; 1.629      ;
; 1.114 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[3]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.401      ; 1.629      ;
; 1.114 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[1]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.401      ; 1.629      ;
; 1.118 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[7]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.397      ; 1.629      ;
; 1.118 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[9]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.397      ; 1.629      ;
; 1.118 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[10] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.397      ; 1.629      ;
; 1.133 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[20]                                                      ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.886      ; 1.633      ;
; 1.133 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[21]                                                      ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.886      ; 1.633      ;
; 1.133 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[22]                                                      ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.886      ; 1.633      ;
; 1.133 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[23]                                                      ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.886      ; 1.633      ;
; 1.141 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[35]                                                      ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.879      ; 1.634      ;
; 1.141 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[36]                                                      ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.879      ; 1.634      ;
; 1.141 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[38]                                                      ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.879      ; 1.634      ;
; 1.141 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[42]                                                      ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.879      ; 1.634      ;
; 1.146 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[12]                                                      ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.874      ; 1.634      ;
; 1.146 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[16]                                                      ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.874      ; 1.634      ;
; 1.146 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[17]                                                      ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.874      ; 1.634      ;
; 1.146 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[18]                                                      ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.874      ; 1.634      ;
; 1.146 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[19]                                                      ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.874      ; 1.634      ;
; 1.146 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[24]                                                      ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.874      ; 1.634      ;
; 1.146 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[27]                                                      ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.874      ; 1.634      ;
; 1.146 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[33]                                                      ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.874      ; 1.634      ;
; 1.146 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[39]                                                      ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.874      ; 1.634      ;
; 1.146 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[40]                                                      ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.874      ; 1.634      ;
; 1.200 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[0]                                                       ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.328      ; 1.642      ;
; 1.200 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[1]                                                       ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.328      ; 1.642      ;
; 1.200 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[2]                                                       ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.328      ; 1.642      ;
; 1.200 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[3]                                                       ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.328      ; 1.642      ;
; 1.200 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[4]                                                       ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.328      ; 1.642      ;
; 1.200 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[5]                                                       ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.328      ; 1.642      ;
; 1.200 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[6]                                                       ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.328      ; 1.642      ;
; 1.200 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[7]                                                       ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.328      ; 1.642      ;
; 1.200 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[8]                                                       ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.328      ; 1.642      ;
; 1.219 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[12]                                                      ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.314      ; 1.647      ;
; 1.219 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[13]                                                      ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.314      ; 1.647      ;
; 1.219 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[14]                                                      ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.314      ; 1.647      ;
; 1.219 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[15]                                                      ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.314      ; 1.647      ;
; 1.219 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[16]                                                      ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.314      ; 1.647      ;
; 1.219 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[17]                                                      ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.314      ; 1.647      ;
; 1.219 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[18]                                                      ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.314      ; 1.647      ;
; 1.219 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[19]                                                      ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.314      ; 1.647      ;
; 1.219 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[20]                                                      ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.314      ; 1.647      ;
; 1.219 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[21]                                                      ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.314      ; 1.647      ;
; 1.219 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[28]                                                      ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.314      ; 1.647      ;
; 1.219 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[29]                                                      ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.314      ; 1.647      ;
; 1.219 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[30]                                                      ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.314      ; 1.647      ;
; 1.219 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[31]                                                      ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.314      ; 1.647      ;
+-------+----------------------------------------+-------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'clk_10mhz'                                                                                                                  ;
+-------+----------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.329 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|sclk             ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.217      ; 1.630      ;
; 1.336 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[10]    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.213      ; 1.633      ;
; 1.337 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[0]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.212      ; 1.633      ;
; 1.337 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[9]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.212      ; 1.633      ;
; 1.520 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[0]       ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.028      ; 1.632      ;
; 1.520 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[1]       ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.028      ; 1.632      ;
; 1.520 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[2]       ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.028      ; 1.632      ;
; 1.520 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[4]       ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.028      ; 1.632      ;
; 1.520 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[3]       ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.028      ; 1.632      ;
; 1.520 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_state.1     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.028      ; 1.632      ;
; 1.520 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|sen_n            ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.028      ; 1.632      ;
; 1.520 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[5]       ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.028      ; 1.632      ;
; 1.520 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[1]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.029      ; 1.633      ;
; 1.520 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[2]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.029      ; 1.633      ;
; 1.520 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[3]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.029      ; 1.633      ;
; 1.520 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[4]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.029      ; 1.633      ;
; 1.520 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[5]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.029      ; 1.633      ;
; 1.520 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[6]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.029      ; 1.633      ;
; 1.520 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[7]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.029      ; 1.633      ;
; 1.520 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[8]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.029      ; 1.633      ;
; 1.520 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[11]    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.029      ; 1.633      ;
; 1.520 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[12]    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.029      ; 1.633      ;
; 1.520 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[13]    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.029      ; 1.633      ;
; 1.520 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[14]    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.029      ; 1.633      ;
; 1.520 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[15]    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.029      ; 1.633      ;
; 1.525 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_bitcount[0] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.021      ; 1.630      ;
; 1.525 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_bitcount[1] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.021      ; 1.630      ;
; 1.525 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_bitcount[2] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.021      ; 1.630      ;
; 1.525 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_bitcount[3] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.021      ; 1.630      ;
+-------+----------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'ad9866_clk'                                                                                                                    ;
+--------+--------------+----------------+------------+------------+------------+-------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock      ; Clock Edge ; Target                                                                                    ;
+--------+--------------+----------------+------------+------------+------------+-------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; ad9866_clk ; Rise       ; ad9866_clk                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; adc[0]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; adc[10]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; adc[11]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; adc[1]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; adc[2]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; adc[3]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; adc[4]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; adc[5]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; adc[6]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; adc[7]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; adc[8]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; adc[9]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; agc_delaycnt[0]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; agc_delaycnt[10]                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; agc_delaycnt[11]                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; agc_delaycnt[12]                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; agc_delaycnt[13]                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; agc_delaycnt[14]                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; agc_delaycnt[15]                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; agc_delaycnt[16]                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; agc_delaycnt[17]                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; agc_delaycnt[18]                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; agc_delaycnt[19]                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; agc_delaycnt[1]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; agc_delaycnt[20]                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; agc_delaycnt[21]                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; agc_delaycnt[2]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; agc_delaycnt[3]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; agc_delaycnt[4]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; agc_delaycnt[5]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; agc_delaycnt[6]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; agc_delaycnt[7]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; agc_delaycnt[8]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; agc_delaycnt[9]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; agc_goodlvl                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; agc_nearclip                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; agc_value[0]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; agc_value[1]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; agc_value[2]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; agc_value[3]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; agc_value[4]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; agc_value[5]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|out_data[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|out_data[10]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|out_data[11]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|out_data[12]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|out_data[13]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|out_data[14]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|out_data[15]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|out_data[16]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|out_data[17]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|out_data[18]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|out_data[19]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|out_data[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|out_data[20]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|out_data[21]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|out_data[22]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|out_data[23]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|out_data[24]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|out_data[25]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|out_data[26]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|out_data[27]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|out_data[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|out_data[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|out_data[4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|out_data[5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|out_data[6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|out_data[7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|out_data[8]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|out_data[9]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|prev_data[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|prev_data[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|prev_data[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|prev_data[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|prev_data[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|prev_data[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|prev_data[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|prev_data[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|prev_data[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|prev_data[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|prev_data[19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|prev_data[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|prev_data[20] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|prev_data[21] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|prev_data[22] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|prev_data[23] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|prev_data[24] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|prev_data[25] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|prev_data[26] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|prev_data[27] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|prev_data[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|prev_data[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|prev_data[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|prev_data[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|prev_data[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|prev_data[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|prev_data[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|prev_data[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[1].cic_comb_inst|out_data[0]   ;
+--------+--------------+----------------+------------+------------+------------+-------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'spi_sck'                                                                                                                                                          ;
+--------+--------------+----------------+------------+---------+------------+---------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock   ; Clock Edge ; Target                                                                                                                          ;
+--------+--------------+----------------+------------+---------+------------+---------------------------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; spi_sck ; Rise       ; spi_sck                                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a1                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a10                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a11                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a2                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a3                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a4                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a5                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a6                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a7                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a8                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a9                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|parity2                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|sub_parity3a[0]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|sub_parity3a[1]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|sub_parity3a[2]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[0]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[10]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[11]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[12]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[13]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[14]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[15]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[16]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[17]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[18]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[19]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[1]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[20]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[21]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[22]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[23]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[24]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[25]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[26]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[27]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[28]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[29]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[2]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[30]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[31]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[32]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[33]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[34]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[35]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[36]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[37]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[38]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[39]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[3]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[40]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[41]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[42]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[43]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[44]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[45]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[46]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[47]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[4]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[5]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[6]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[7]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[8]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[9]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|ram_block7a0~portb_address_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|ram_block7a12~portb_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|ram_block7a16~portb_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|ram_block7a20~portb_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|ram_block7a24~portb_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|ram_block7a28~portb_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|ram_block7a32~portb_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|ram_block7a36~portb_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|ram_block7a40~portb_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|ram_block7a44~portb_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|ram_block7a4~portb_address_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|ram_block7a8~portb_address_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[0]                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[10]                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[11]                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[1]                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[2]                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[3]                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[4]                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[5]                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[6]                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[7]                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[8]                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[9]                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; spi_slave:spi_slave_rx_inst|done                                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; spi_slave:spi_slave_rx_inst|nb[0]                                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; spi_slave:spi_slave_rx_inst|nb[1]                                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; spi_slave:spi_slave_rx_inst|nb[2]                                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; spi_slave:spi_slave_rx_inst|nb[3]                                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; spi_slave:spi_slave_rx_inst|nb[4]                                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; spi_slave:spi_slave_rx_inst|nb[5]                                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; spi_slave:spi_slave_rx_inst|nb[6]                                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; spi_slave:spi_slave_rx_inst|rdata[0]                                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; spi_slave:spi_slave_rx_inst|rdata[10]                                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; spi_slave:spi_slave_rx_inst|rdata[11]                                                                                           ;
+--------+--------------+----------------+------------+---------+------------+---------------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk_10mhz'                                                                                  ;
+--------+--------------+----------------+-----------------+-----------+------------+----------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock     ; Clock Edge ; Target                                             ;
+--------+--------------+----------------+-----------------+-----------+------------+----------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk_10mhz ; Rise       ; clk_10mhz                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut1_pc[0]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut1_pc[1]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut1_pc[2]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut1_pc[3]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut1_pc[4]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut1_pc[5]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_bitcount[0]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_bitcount[1]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_bitcount[2]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_bitcount[3]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[0]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[10]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[11]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[12]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[13]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[14]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[15]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[1]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[2]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[3]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[4]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[5]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[6]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[7]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[8]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[9]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_state.1                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|sclk                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|sen_n                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; counter[0]                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; counter[10]                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; counter[11]                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; counter[12]                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; counter[13]                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; counter[14]                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; counter[15]                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; counter[16]                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; counter[17]                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; counter[18]                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; counter[19]                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; counter[1]                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; counter[20]                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; counter[21]                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; counter[22]                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; counter[23]                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; counter[2]                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; counter[3]                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; counter[4]                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; counter[5]                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; counter[6]                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; counter[7]                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; counter[8]                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; counter[9]                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; filter:filter_inst|selected_filter[0]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; filter:filter_inst|selected_filter[1]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; filter:filter_inst|selected_filter[2]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; filter:filter_inst|selected_filter[3]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; filter:filter_inst|selected_filter[4]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; filter:filter_inst|selected_filter[5]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; filter:filter_inst|selected_filter[6]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; prev_gain[0]                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; prev_gain[1]                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; prev_gain[2]                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; prev_gain[3]                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; prev_gain[4]                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; prev_gain[5]                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[20] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[21] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[22] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[23] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[9]  ;
; -0.259 ; -0.075       ; 0.184          ; Low Pulse Width ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|sclk                            ;
; -0.257 ; -0.073       ; 0.184          ; Low Pulse Width ; clk_10mhz ; Rise       ; filter:filter_inst|selected_filter[0]              ;
; -0.257 ; -0.073       ; 0.184          ; Low Pulse Width ; clk_10mhz ; Rise       ; filter:filter_inst|selected_filter[2]              ;
; -0.256 ; -0.072       ; 0.184          ; Low Pulse Width ; clk_10mhz ; Rise       ; filter:filter_inst|selected_filter[1]              ;
; -0.256 ; -0.072       ; 0.184          ; Low Pulse Width ; clk_10mhz ; Rise       ; filter:filter_inst|selected_filter[3]              ;
; -0.256 ; -0.072       ; 0.184          ; Low Pulse Width ; clk_10mhz ; Rise       ; filter:filter_inst|selected_filter[4]              ;
; -0.256 ; -0.072       ; 0.184          ; Low Pulse Width ; clk_10mhz ; Rise       ; filter:filter_inst|selected_filter[5]              ;
; -0.256 ; -0.072       ; 0.184          ; Low Pulse Width ; clk_10mhz ; Rise       ; filter:filter_inst|selected_filter[6]              ;
+--------+--------------+----------------+-----------------+-----------+------------+----------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'spi_slave:spi_slave_rx_inst|done'                                                  ;
+--------+--------------+----------------+------------+----------------------------------+------------+-------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock                            ; Clock Edge ; Target                  ;
+--------+--------------+----------------+------------+----------------------------------+------------+-------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; att[0]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; att[1]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; att[2]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; att[3]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; att[4]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; dither                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; randomize               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[0]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[0]~_Duplicate_1  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[0]~_Duplicate_2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[10]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[10]~_Duplicate_1 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[10]~_Duplicate_2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[11]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[11]~_Duplicate_1 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[11]~_Duplicate_2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[12]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[12]~_Duplicate_1 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[12]~_Duplicate_2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[13]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[13]~_Duplicate_1 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[13]~_Duplicate_2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[14]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[14]~_Duplicate_1 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[14]~_Duplicate_2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[15]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[15]~_Duplicate_1 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[15]~_Duplicate_2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[16]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[16]~_Duplicate_1 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[16]~_Duplicate_2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[17]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[17]~_Duplicate_1 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[17]~_Duplicate_2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[18]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[18]~_Duplicate_1 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[18]~_Duplicate_2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[19]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[19]~_Duplicate_1 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[19]~_Duplicate_2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[1]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[1]~_Duplicate_1  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[1]~_Duplicate_2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[20]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[20]~_Duplicate_1 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[20]~_Duplicate_2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[21]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[21]~_Duplicate_1 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[21]~_Duplicate_2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[22]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[22]~_Duplicate_1 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[22]~_Duplicate_2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[23]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[23]~_Duplicate_1 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[23]~_Duplicate_2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[24]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[24]~_Duplicate_1 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[24]~_Duplicate_2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[25]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[25]~_Duplicate_1 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[25]~_Duplicate_2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[26]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[26]~_Duplicate_1 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[26]~_Duplicate_2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[27]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[27]~_Duplicate_1 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[27]~_Duplicate_2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[28]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[28]~_Duplicate_1 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[28]~_Duplicate_2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[29]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[29]~_Duplicate_1 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[29]~_Duplicate_2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[2]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[2]~_Duplicate_1  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[2]~_Duplicate_2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[30]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[30]~_Duplicate_1 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[30]~_Duplicate_2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[31]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[31]~_Duplicate_1 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[31]~_Duplicate_2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[3]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[3]~_Duplicate_1  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[3]~_Duplicate_2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[4]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[4]~_Duplicate_1  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[4]~_Duplicate_2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[5]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[5]~_Duplicate_1  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[5]~_Duplicate_2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[6]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[6]~_Duplicate_1  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[6]~_Duplicate_2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[7]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[7]~_Duplicate_1  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[7]~_Duplicate_2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[8]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[8]~_Duplicate_1  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[8]~_Duplicate_2  ;
+--------+--------------+----------------+------------+----------------------------------+------------+-------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                         ;
+------------------+----------------------------------+-------+-------+------------+----------------------------------+
; Data Port        ; Clock Port                       ; Rise  ; Fall  ; Clock Edge ; Clock Reference                  ;
+------------------+----------------------------------+-------+-------+------------+----------------------------------+
; ad9866_adio[*]   ; ad9866_clk                       ; 0.957 ; 1.771 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[0]  ; ad9866_clk                       ; 0.956 ; 1.771 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[1]  ; ad9866_clk                       ; 0.198 ; 0.921 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[2]  ; ad9866_clk                       ; 0.209 ; 0.933 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[3]  ; ad9866_clk                       ; 0.611 ; 1.352 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[4]  ; ad9866_clk                       ; 0.575 ; 1.349 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[5]  ; ad9866_clk                       ; 0.632 ; 1.378 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[6]  ; ad9866_clk                       ; 0.787 ; 1.543 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[7]  ; ad9866_clk                       ; 0.665 ; 1.452 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[8]  ; ad9866_clk                       ; 0.667 ; 1.435 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[9]  ; ad9866_clk                       ; 0.957 ; 1.725 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[10] ; ad9866_clk                       ; 0.853 ; 1.662 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[11] ; ad9866_clk                       ; 0.944 ; 1.738 ; Rise       ; ad9866_clk                       ;
; ptt_in           ; ad9866_clk                       ; 1.457 ; 2.187 ; Rise       ; ad9866_clk                       ;
; ptt_in           ; ad9866_clk                       ; 0.520 ; 1.391 ; Fall       ; ad9866_clk                       ;
; ad9866_sdo       ; clk_10mhz                        ; 1.257 ; 2.152 ; Rise       ; clk_10mhz                        ;
; ptt_in           ; spi_sck                          ; 2.211 ; 3.120 ; Rise       ; spi_sck                          ;
; spi_ce[*]        ; spi_sck                          ; 2.401 ; 3.066 ; Rise       ; spi_sck                          ;
;  spi_ce[0]       ; spi_sck                          ; 2.401 ; 3.066 ; Rise       ; spi_sck                          ;
; spi_mosi         ; spi_sck                          ; 1.244 ; 2.066 ; Rise       ; spi_sck                          ;
; spi_ce[*]        ; spi_sck                          ; 0.710 ; 1.542 ; Fall       ; spi_sck                          ;
;  spi_ce[0]       ; spi_sck                          ; 0.710 ; 1.542 ; Fall       ; spi_sck                          ;
; ptt_in           ; spi_slave:spi_slave_rx_inst|done ; 1.388 ; 2.246 ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
+------------------+----------------------------------+-------+-------+------------+----------------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                            ;
+------------------+----------------------------------+--------+--------+------------+----------------------------------+
; Data Port        ; Clock Port                       ; Rise   ; Fall   ; Clock Edge ; Clock Reference                  ;
+------------------+----------------------------------+--------+--------+------------+----------------------------------+
; ad9866_adio[*]   ; ad9866_clk                       ; 0.021  ; -0.690 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[0]  ; ad9866_clk                       ; -0.717 ; -1.524 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[1]  ; ad9866_clk                       ; 0.021  ; -0.690 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[2]  ; ad9866_clk                       ; 0.010  ; -0.702 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[3]  ; ad9866_clk                       ; -0.395 ; -1.124 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[4]  ; ad9866_clk                       ; -0.341 ; -1.101 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[5]  ; ad9866_clk                       ; -0.416 ; -1.149 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[6]  ; ad9866_clk                       ; -0.565 ; -1.308 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[7]  ; ad9866_clk                       ; -0.425 ; -1.197 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[8]  ; ad9866_clk                       ; -0.430 ; -1.185 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[9]  ; ad9866_clk                       ; -0.733 ; -1.488 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[10] ; ad9866_clk                       ; -0.608 ; -1.401 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[11] ; ad9866_clk                       ; -0.716 ; -1.494 ; Rise       ; ad9866_clk                       ;
; ptt_in           ; ad9866_clk                       ; -0.642 ; -1.392 ; Rise       ; ad9866_clk                       ;
; ptt_in           ; ad9866_clk                       ; 0.047  ; -0.769 ; Fall       ; ad9866_clk                       ;
; ad9866_sdo       ; clk_10mhz                        ; -1.023 ; -1.904 ; Rise       ; clk_10mhz                        ;
; ptt_in           ; spi_sck                          ; -1.528 ; -2.336 ; Rise       ; spi_sck                          ;
; spi_ce[*]        ; spi_sck                          ; -0.422 ; -1.151 ; Rise       ; spi_sck                          ;
;  spi_ce[0]       ; spi_sck                          ; -0.422 ; -1.151 ; Rise       ; spi_sck                          ;
; spi_mosi         ; spi_sck                          ; -0.545 ; -1.346 ; Rise       ; spi_sck                          ;
; spi_ce[*]        ; spi_sck                          ; -0.195 ; -1.003 ; Fall       ; spi_sck                          ;
;  spi_ce[0]       ; spi_sck                          ; -0.195 ; -1.003 ; Fall       ; spi_sck                          ;
; ptt_in           ; spi_slave:spi_slave_rx_inst|done ; -0.515 ; -1.266 ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
+------------------+----------------------------------+--------+--------+------------+----------------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                               ;
+------------------+----------------------------------+-------+-------+------------+----------------------------------+
; Data Port        ; Clock Port                       ; Rise  ; Fall  ; Clock Edge ; Clock Reference                  ;
+------------------+----------------------------------+-------+-------+------------+----------------------------------+
; DEBUG_LED4       ; ad9866_clk                       ; 4.272 ; 4.441 ; Rise       ; ad9866_clk                       ;
; ad9866_pga[*]    ; ad9866_clk                       ; 6.852 ; 7.390 ; Rise       ; ad9866_clk                       ;
;  ad9866_pga[0]   ; ad9866_clk                       ; 4.687 ; 4.921 ; Rise       ; ad9866_clk                       ;
;  ad9866_pga[1]   ; ad9866_clk                       ; 4.803 ; 5.047 ; Rise       ; ad9866_clk                       ;
;  ad9866_pga[2]   ; ad9866_clk                       ; 4.972 ; 5.202 ; Rise       ; ad9866_clk                       ;
;  ad9866_pga[3]   ; ad9866_clk                       ; 6.852 ; 7.390 ; Rise       ; ad9866_clk                       ;
;  ad9866_pga[4]   ; ad9866_clk                       ; 4.667 ; 4.865 ; Rise       ; ad9866_clk                       ;
;  ad9866_pga[5]   ; ad9866_clk                       ; 4.462 ; 4.637 ; Rise       ; ad9866_clk                       ;
; ad9866_rxclk     ; ad9866_clk                       ; 3.286 ; 4.045 ; Rise       ; ad9866_clk                       ;
; ad9866_txclk     ; ad9866_clk                       ; 3.286 ; 4.045 ; Rise       ; ad9866_clk                       ;
; rxFIFOEmpty      ; ad9866_clk                       ; 6.055 ; 5.883 ; Rise       ; ad9866_clk                       ;
; txFIFOFull       ; ad9866_clk                       ; 5.644 ; 5.612 ; Rise       ; ad9866_clk                       ;
; ad9866_adio[*]   ; ad9866_clk                       ; 6.373 ; 6.810 ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[0]  ; ad9866_clk                       ; 4.247 ; 4.378 ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[1]  ; ad9866_clk                       ; 4.414 ; 4.554 ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[2]  ; ad9866_clk                       ; 4.683 ; 4.895 ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[3]  ; ad9866_clk                       ; 4.442 ; 4.591 ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[4]  ; ad9866_clk                       ; 4.636 ; 4.792 ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[5]  ; ad9866_clk                       ; 4.627 ; 4.777 ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[6]  ; ad9866_clk                       ; 4.601 ; 4.727 ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[7]  ; ad9866_clk                       ; 4.647 ; 4.822 ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[8]  ; ad9866_clk                       ; 4.765 ; 4.947 ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[9]  ; ad9866_clk                       ; 4.695 ; 4.826 ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[10] ; ad9866_clk                       ; 6.373 ; 6.810 ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[11] ; ad9866_clk                       ; 5.083 ; 5.300 ; Fall       ; ad9866_clk                       ;
; ad9866_rxclk     ; ad9866_clk                       ; 3.286 ; 4.045 ; Fall       ; ad9866_clk                       ;
; ad9866_txclk     ; ad9866_clk                       ; 3.286 ; 4.045 ; Fall       ; ad9866_clk                       ;
; DEBUG_LED1       ; clk_10mhz                        ; 3.767 ; 3.851 ; Rise       ; clk_10mhz                        ;
; DEBUG_LED2       ; clk_10mhz                        ; 3.863 ; 3.949 ; Rise       ; clk_10mhz                        ;
; ad9866_rst_n     ; clk_10mhz                        ; 3.354 ; 3.434 ; Rise       ; clk_10mhz                        ;
; ad9866_sclk      ; clk_10mhz                        ; 3.982 ; 4.134 ; Rise       ; clk_10mhz                        ;
; ad9866_sdio      ; clk_10mhz                        ; 3.981 ; 4.158 ; Rise       ; clk_10mhz                        ;
; ad9866_sen_n     ; clk_10mhz                        ; 6.122 ; 5.678 ; Rise       ; clk_10mhz                        ;
; filter[*]        ; clk_10mhz                        ; 6.164 ; 6.689 ; Rise       ; clk_10mhz                        ;
;  filter[0]       ; clk_10mhz                        ; 3.841 ; 3.988 ; Rise       ; clk_10mhz                        ;
;  filter[1]       ; clk_10mhz                        ; 3.538 ; 3.634 ; Rise       ; clk_10mhz                        ;
;  filter[2]       ; clk_10mhz                        ; 3.533 ; 3.622 ; Rise       ; clk_10mhz                        ;
;  filter[3]       ; clk_10mhz                        ; 6.164 ; 6.689 ; Rise       ; clk_10mhz                        ;
;  filter[4]       ; clk_10mhz                        ; 3.956 ; 4.117 ; Rise       ; clk_10mhz                        ;
;  filter[5]       ; clk_10mhz                        ; 4.452 ; 4.682 ; Rise       ; clk_10mhz                        ;
;  filter[6]       ; clk_10mhz                        ; 4.150 ; 4.310 ; Rise       ; clk_10mhz                        ;
; spi_miso         ; spi_sck                          ; 6.195 ; 6.606 ; Fall       ; spi_sck                          ;
; DEBUG_LED3       ; spi_slave:spi_slave_rx_inst|done ; 5.793 ; 6.074 ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
; ad9866_pga[*]    ; spi_slave:spi_slave_rx_inst|done ; 7.176 ; 7.599 ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
;  ad9866_pga[0]   ; spi_slave:spi_slave_rx_inst|done ; 4.757 ; 4.836 ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
;  ad9866_pga[1]   ; spi_slave:spi_slave_rx_inst|done ; 5.259 ; 5.423 ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
;  ad9866_pga[2]   ; spi_slave:spi_slave_rx_inst|done ; 5.297 ; 5.428 ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
;  ad9866_pga[3]   ; spi_slave:spi_slave_rx_inst|done ; 7.176 ; 7.599 ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
;  ad9866_pga[4]   ; spi_slave:spi_slave_rx_inst|done ; 5.116 ; 5.233 ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
;  ad9866_pga[5]   ; spi_slave:spi_slave_rx_inst|done ; 5.010 ; 5.092 ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
+------------------+----------------------------------+-------+-------+------------+----------------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                       ;
+------------------+----------------------------------+-------+-------+------------+----------------------------------+
; Data Port        ; Clock Port                       ; Rise  ; Fall  ; Clock Edge ; Clock Reference                  ;
+------------------+----------------------------------+-------+-------+------------+----------------------------------+
; DEBUG_LED4       ; ad9866_clk                       ; 4.022 ; 4.157 ; Rise       ; ad9866_clk                       ;
; ad9866_pga[*]    ; ad9866_clk                       ; 4.310 ; 4.475 ; Rise       ; ad9866_clk                       ;
;  ad9866_pga[0]   ; ad9866_clk                       ; 4.547 ; 4.760 ; Rise       ; ad9866_clk                       ;
;  ad9866_pga[1]   ; ad9866_clk                       ; 4.665 ; 4.901 ; Rise       ; ad9866_clk                       ;
;  ad9866_pga[2]   ; ad9866_clk                       ; 4.828 ; 5.050 ; Rise       ; ad9866_clk                       ;
;  ad9866_pga[3]   ; ad9866_clk                       ; 6.676 ; 7.202 ; Rise       ; ad9866_clk                       ;
;  ad9866_pga[4]   ; ad9866_clk                       ; 4.535 ; 4.727 ; Rise       ; ad9866_clk                       ;
;  ad9866_pga[5]   ; ad9866_clk                       ; 4.310 ; 4.475 ; Rise       ; ad9866_clk                       ;
; ad9866_rxclk     ; ad9866_clk                       ; 3.216 ; 3.967 ; Rise       ; ad9866_clk                       ;
; ad9866_txclk     ; ad9866_clk                       ; 3.216 ; 3.967 ; Rise       ; ad9866_clk                       ;
; rxFIFOEmpty      ; ad9866_clk                       ; 4.592 ; 4.456 ; Rise       ; ad9866_clk                       ;
; txFIFOFull       ; ad9866_clk                       ; 4.637 ; 4.485 ; Rise       ; ad9866_clk                       ;
; ad9866_adio[*]   ; ad9866_clk                       ; 4.154 ; 4.284 ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[0]  ; ad9866_clk                       ; 4.154 ; 4.284 ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[1]  ; ad9866_clk                       ; 4.316 ; 4.453 ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[2]  ; ad9866_clk                       ; 4.573 ; 4.780 ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[3]  ; ad9866_clk                       ; 4.341 ; 4.488 ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[4]  ; ad9866_clk                       ; 4.528 ; 4.680 ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[5]  ; ad9866_clk                       ; 4.519 ; 4.666 ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[6]  ; ad9866_clk                       ; 4.491 ; 4.612 ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[7]  ; ad9866_clk                       ; 4.539 ; 4.710 ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[8]  ; ad9866_clk                       ; 4.652 ; 4.830 ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[9]  ; ad9866_clk                       ; 4.582 ; 4.708 ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[10] ; ad9866_clk                       ; 6.264 ; 6.696 ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[11] ; ad9866_clk                       ; 4.957 ; 5.169 ; Fall       ; ad9866_clk                       ;
; ad9866_rxclk     ; ad9866_clk                       ; 3.216 ; 3.967 ; Fall       ; ad9866_clk                       ;
; ad9866_txclk     ; ad9866_clk                       ; 3.216 ; 3.967 ; Fall       ; ad9866_clk                       ;
; DEBUG_LED1       ; clk_10mhz                        ; 3.676 ; 3.754 ; Rise       ; clk_10mhz                        ;
; DEBUG_LED2       ; clk_10mhz                        ; 3.768 ; 3.847 ; Rise       ; clk_10mhz                        ;
; ad9866_rst_n     ; clk_10mhz                        ; 3.278 ; 3.355 ; Rise       ; clk_10mhz                        ;
; ad9866_sclk      ; clk_10mhz                        ; 3.881 ; 4.027 ; Rise       ; clk_10mhz                        ;
; ad9866_sdio      ; clk_10mhz                        ; 3.880 ; 4.050 ; Rise       ; clk_10mhz                        ;
; ad9866_sen_n     ; clk_10mhz                        ; 6.017 ; 5.579 ; Rise       ; clk_10mhz                        ;
; filter[*]        ; clk_10mhz                        ; 3.450 ; 3.535 ; Rise       ; clk_10mhz                        ;
;  filter[0]       ; clk_10mhz                        ; 3.746 ; 3.887 ; Rise       ; clk_10mhz                        ;
;  filter[1]       ; clk_10mhz                        ; 3.455 ; 3.547 ; Rise       ; clk_10mhz                        ;
;  filter[2]       ; clk_10mhz                        ; 3.450 ; 3.535 ; Rise       ; clk_10mhz                        ;
;  filter[3]       ; clk_10mhz                        ; 6.046 ; 6.562 ; Rise       ; clk_10mhz                        ;
;  filter[4]       ; clk_10mhz                        ; 3.856 ; 4.011 ; Rise       ; clk_10mhz                        ;
;  filter[5]       ; clk_10mhz                        ; 4.332 ; 4.553 ; Rise       ; clk_10mhz                        ;
;  filter[6]       ; clk_10mhz                        ; 4.042 ; 4.196 ; Rise       ; clk_10mhz                        ;
; spi_miso         ; spi_sck                          ; 6.094 ; 6.500 ; Fall       ; spi_sck                          ;
; DEBUG_LED3       ; spi_slave:spi_slave_rx_inst|done ; 4.249 ; 4.317 ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
; ad9866_pga[*]    ; spi_slave:spi_slave_rx_inst|done ; 4.360 ; 4.500 ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
;  ad9866_pga[0]   ; spi_slave:spi_slave_rx_inst|done ; 4.360 ; 4.500 ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
;  ad9866_pga[1]   ; spi_slave:spi_slave_rx_inst|done ; 4.640 ; 4.762 ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
;  ad9866_pga[2]   ; spi_slave:spi_slave_rx_inst|done ; 4.679 ; 4.768 ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
;  ad9866_pga[3]   ; spi_slave:spi_slave_rx_inst|done ; 6.434 ; 6.829 ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
;  ad9866_pga[4]   ; spi_slave:spi_slave_rx_inst|done ; 4.744 ; 4.799 ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
;  ad9866_pga[5]   ; spi_slave:spi_slave_rx_inst|done ; 4.707 ; 4.724 ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
+------------------+----------------------------------+-------+-------+------------+----------------------------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-----------------+-------+-------+-------+-------+
; Input Port ; Output Port     ; RR    ; RF    ; FR    ; FF    ;
+------------+-----------------+-------+-------+-------+-------+
; ptt_in     ; DEBUG_LED4      ; 5.212 ; 5.315 ; 6.042 ; 6.164 ;
; ptt_in     ; ad9866_adio[0]  ; 5.362 ; 4.986 ; 6.207 ; 5.831 ;
; ptt_in     ; ad9866_adio[1]  ; 5.523 ; 5.147 ; 6.384 ; 6.008 ;
; ptt_in     ; ad9866_adio[2]  ; 5.533 ; 5.157 ; 6.391 ; 6.015 ;
; ptt_in     ; ad9866_adio[3]  ; 5.533 ; 5.157 ; 6.391 ; 6.015 ;
; ptt_in     ; ad9866_adio[4]  ; 5.709 ; 5.333 ; 6.585 ; 6.209 ;
; ptt_in     ; ad9866_adio[5]  ; 5.709 ; 5.333 ; 6.585 ; 6.209 ;
; ptt_in     ; ad9866_adio[6]  ; 5.889 ; 5.513 ; 6.784 ; 6.408 ;
; ptt_in     ; ad9866_adio[7]  ; 5.889 ; 5.513 ; 6.784 ; 6.408 ;
; ptt_in     ; ad9866_adio[8]  ; 5.909 ; 5.533 ; 6.801 ; 6.425 ;
; ptt_in     ; ad9866_adio[9]  ; 5.909 ; 5.533 ; 6.801 ; 6.425 ;
; ptt_in     ; ad9866_adio[10] ; 5.896 ; 5.520 ; 6.783 ; 6.407 ;
; ptt_in     ; ad9866_adio[11] ; 6.220 ; 5.844 ; 7.137 ; 6.761 ;
; ptt_in     ; ad9866_rxen     ;       ; 5.809 ; 6.952 ;       ;
; ptt_in     ; ad9866_txen     ; 4.117 ;       ;       ; 5.035 ;
; ptt_in     ; ptt_out         ; 3.767 ;       ;       ; 4.560 ;
; spi_ce[0]  ; spi_miso        ; 4.771 ; 4.395 ; 5.526 ; 5.150 ;
+------------+-----------------+-------+-------+-------+-------+


+--------------------------------------------------------------+
; Minimum Propagation Delay                                    ;
+------------+-----------------+-------+-------+-------+-------+
; Input Port ; Output Port     ; RR    ; RF    ; FR    ; FF    ;
+------------+-----------------+-------+-------+-------+-------+
; ptt_in     ; DEBUG_LED4      ; 5.064 ; 5.160 ; 5.884 ; 5.999 ;
; ptt_in     ; ad9866_adio[0]  ; 5.157 ; 4.796 ; 5.991 ; 5.630 ;
; ptt_in     ; ad9866_adio[1]  ; 5.311 ; 4.950 ; 6.162 ; 5.801 ;
; ptt_in     ; ad9866_adio[2]  ; 5.321 ; 4.960 ; 6.168 ; 5.807 ;
; ptt_in     ; ad9866_adio[3]  ; 5.321 ; 4.960 ; 6.168 ; 5.807 ;
; ptt_in     ; ad9866_adio[4]  ; 5.490 ; 5.129 ; 6.354 ; 5.993 ;
; ptt_in     ; ad9866_adio[5]  ; 5.490 ; 5.129 ; 6.354 ; 5.993 ;
; ptt_in     ; ad9866_adio[6]  ; 5.663 ; 5.302 ; 6.546 ; 6.185 ;
; ptt_in     ; ad9866_adio[7]  ; 5.663 ; 5.302 ; 6.546 ; 6.185 ;
; ptt_in     ; ad9866_adio[8]  ; 5.683 ; 5.322 ; 6.563 ; 6.202 ;
; ptt_in     ; ad9866_adio[9]  ; 5.683 ; 5.322 ; 6.563 ; 6.202 ;
; ptt_in     ; ad9866_adio[10] ; 5.670 ; 5.309 ; 6.545 ; 6.184 ;
; ptt_in     ; ad9866_adio[11] ; 5.981 ; 5.620 ; 6.885 ; 6.524 ;
; ptt_in     ; ad9866_rxen     ;       ; 5.706 ; 6.839 ;       ;
; ptt_in     ; ad9866_txen     ; 4.014 ;       ;       ; 4.922 ;
; ptt_in     ; ptt_out         ; 3.676 ;       ;       ; 4.461 ;
; spi_ce[0]  ; spi_miso        ; 4.591 ; 4.230 ; 5.338 ; 4.977 ;
+------------+-----------------+-------+-------+-------+-------+


----------------
; MTBF Summary ;
----------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Synchronizer Summary                                                                                                                                                                                                                                                                                    ;
+-------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------+-------------------------+----------------------+-------------------------+
; Source Node                                                                               ; Synchronization Node                                                                                                             ; Worst-Case MTBF (Years) ; Typical MTBF (Years) ; Included in Design MTBF ;
+-------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------+-------------------------+----------------------+-------------------------+
; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[9]  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[9]  ; Not Calculated          ; Not Calculated       ; Yes                     ;
; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[0]  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[0]  ; Not Calculated          ; Not Calculated       ; Yes                     ;
; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[6]  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[6]  ; Not Calculated          ; Not Calculated       ; Yes                     ;
; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[3]  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[3]  ; Not Calculated          ; Not Calculated       ; Yes                     ;
; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[10] ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[10] ; Not Calculated          ; Not Calculated       ; Yes                     ;
; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[4]  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[4]  ; Not Calculated          ; Not Calculated       ; Yes                     ;
; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[2]  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[2]  ; Not Calculated          ; Not Calculated       ; Yes                     ;
; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[1]  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[1]  ; Not Calculated          ; Not Calculated       ; Yes                     ;
; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[5]  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[5]  ; Not Calculated          ; Not Calculated       ; Yes                     ;
; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[11] ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[11] ; Not Calculated          ; Not Calculated       ; Yes                     ;
; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[7]  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[7]  ; Not Calculated          ; Not Calculated       ; Yes                     ;
; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[8]  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[8]  ; Not Calculated          ; Not Calculated       ; Yes                     ;
; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[8]          ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[8]  ; Not Calculated          ; Not Calculated       ; Yes                     ;
; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[6]          ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[6]  ; Not Calculated          ; Not Calculated       ; Yes                     ;
; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[4]          ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[4]  ; Not Calculated          ; Not Calculated       ; Yes                     ;
; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[2]          ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[2]  ; Not Calculated          ; Not Calculated       ; Yes                     ;
; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[0]          ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[0]  ; Not Calculated          ; Not Calculated       ; Yes                     ;
; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[10]         ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[10] ; Not Calculated          ; Not Calculated       ; Yes                     ;
; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[11]         ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[11] ; Not Calculated          ; Not Calculated       ; Yes                     ;
; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[9]          ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[9]  ; Not Calculated          ; Not Calculated       ; Yes                     ;
; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[1]          ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[1]  ; Not Calculated          ; Not Calculated       ; Yes                     ;
; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[5]          ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[5]  ; Not Calculated          ; Not Calculated       ; Yes                     ;
; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[3]          ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[3]  ; Not Calculated          ; Not Calculated       ; Yes                     ;
; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[7]          ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[7]  ; Not Calculated          ; Not Calculated       ; Yes                     ;
+-------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------+-------------------------+----------------------+-------------------------+


Synchronizer Chain #1: Worst-Case MTBF is Not Calculated
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                           ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[9]                                        ;
; Synchronization Node    ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[9] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                  ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                  ;
; Included in Design MTBF ; Yes                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                         ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                         ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                            ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                          ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                             ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                     ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                     ; -1.473         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                        ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                     ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                         ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                            ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                      ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                              ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[9]                                        ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                        ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[9] ;                ;              ;                  ; 0.306        ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[9] ;                ;              ;                  ; -1.779       ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #2: Worst-Case MTBF is Not Calculated
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                           ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[0]                                        ;
; Synchronization Node    ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[0] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                  ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                  ;
; Included in Design MTBF ; Yes                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                         ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                         ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                            ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                          ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                             ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                     ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                     ; -1.455         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                        ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                     ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                         ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                            ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                      ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                              ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[0]                                        ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                        ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[0] ;                ;              ;                  ; 0.547        ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[0] ;                ;              ;                  ; -2.002       ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #3: Worst-Case MTBF is Not Calculated
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                           ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[6]                                        ;
; Synchronization Node    ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[6] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                  ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                  ;
; Included in Design MTBF ; Yes                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                         ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                         ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                            ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                          ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                             ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                     ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                     ; -1.451         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                        ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                     ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                         ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                            ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                      ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                              ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[6]                                        ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                        ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[6] ;                ;              ;                  ; 0.282        ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[6] ;                ;              ;                  ; -1.733       ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #4: Worst-Case MTBF is Not Calculated
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                           ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[3]                                        ;
; Synchronization Node    ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[3] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                  ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                  ;
; Included in Design MTBF ; Yes                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                         ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                         ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                            ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                          ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                             ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                     ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                     ; -1.432         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                        ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                     ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                         ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                            ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                      ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                              ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[3]                                        ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                        ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[3] ;                ;              ;                  ; 0.608        ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[3] ;                ;              ;                  ; -2.040       ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #5: Worst-Case MTBF is Not Calculated
===============================================================================
+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                              ;
+-------------------------+----------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                            ;
+-------------------------+----------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[10]                                        ;
; Synchronization Node    ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[10] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                   ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                   ;
; Included in Design MTBF ; Yes                                                                                                                              ;
+-------------------------+----------------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                          ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                          ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                             ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                           ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                              ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                      ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                      ; -1.380         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                         ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                      ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                          ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                             ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                       ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                               ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[10]                                        ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                         ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[10] ;                ;              ;                  ; 0.230        ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[10] ;                ;              ;                  ; -1.610       ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #6: Worst-Case MTBF is Not Calculated
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                           ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[4]                                        ;
; Synchronization Node    ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[4] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                  ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                  ;
; Included in Design MTBF ; Yes                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                         ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                         ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                            ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                          ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                             ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                     ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                     ; -1.337         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                        ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                     ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                         ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                            ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                      ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                              ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[4]                                        ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                        ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[4] ;                ;              ;                  ; 0.611        ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[4] ;                ;              ;                  ; -1.948       ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #7: Worst-Case MTBF is Not Calculated
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                           ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[2]                                        ;
; Synchronization Node    ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[2] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                  ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                  ;
; Included in Design MTBF ; Yes                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                         ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                         ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                            ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                          ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                             ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                     ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                     ; -1.316         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                        ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                     ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                         ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                            ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                      ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                              ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[2]                                        ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                        ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[2] ;                ;              ;                  ; 0.546        ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[2] ;                ;              ;                  ; -1.862       ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #8: Worst-Case MTBF is Not Calculated
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                           ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[1]                                        ;
; Synchronization Node    ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[1] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                  ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                  ;
; Included in Design MTBF ; Yes                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                         ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                         ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                            ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                          ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                             ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                     ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                     ; -1.258         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                        ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                     ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                         ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                            ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                      ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                              ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[1]                                        ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                        ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[1] ;                ;              ;                  ; 0.548        ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[1] ;                ;              ;                  ; -1.806       ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #9: Worst-Case MTBF is Not Calculated
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                           ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[5]                                        ;
; Synchronization Node    ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[5] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                  ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                  ;
; Included in Design MTBF ; Yes                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                         ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                         ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                            ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                          ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                             ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                     ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                     ; -1.250         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                        ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                     ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                         ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                            ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                      ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                              ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[5]                                        ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                        ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[5] ;                ;              ;                  ; 0.545        ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[5] ;                ;              ;                  ; -1.795       ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #10: Worst-Case MTBF is Not Calculated
===============================================================================
+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                              ;
+-------------------------+----------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                            ;
+-------------------------+----------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[11]                                        ;
; Synchronization Node    ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[11] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                   ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                   ;
; Included in Design MTBF ; Yes                                                                                                                              ;
+-------------------------+----------------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                          ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                          ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                             ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                           ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                              ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                      ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                      ; -1.189         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                         ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                      ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                          ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                             ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                       ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                               ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[11]                                        ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                         ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[11] ;                ;              ;                  ; 0.416        ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[11] ;                ;              ;                  ; -1.605       ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #11: Worst-Case MTBF is Not Calculated
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                           ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[7]                                        ;
; Synchronization Node    ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[7] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                  ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                  ;
; Included in Design MTBF ; Yes                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                         ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                         ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                            ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                          ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                             ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                     ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                     ; -1.091         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                        ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                     ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                         ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                            ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                      ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                              ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[7]                                        ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                        ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[7] ;                ;              ;                  ; 0.612        ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[7] ;                ;              ;                  ; -1.703       ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #12: Worst-Case MTBF is Not Calculated
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                           ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[8]                                        ;
; Synchronization Node    ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[8] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                  ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                  ;
; Included in Design MTBF ; Yes                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                         ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                         ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                            ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                          ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                             ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                     ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                     ; -1.017         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                        ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                     ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                         ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                            ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                      ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                              ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[8]                                        ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                        ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[8] ;                ;              ;                  ; 0.612        ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[8] ;                ;              ;                  ; -1.629       ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #13: Worst-Case MTBF is Not Calculated
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                           ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[8]                                                ;
; Synchronization Node    ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[8] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                  ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                  ;
; Included in Design MTBF ; Yes                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                          ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                          ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                             ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                           ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                              ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                      ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                      ; 0.543          ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                         ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                      ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                          ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                             ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                       ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                               ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[8]                                                 ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                         ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[8]  ;                ;              ;                  ; 0.543        ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[8] ;                ;              ;                  ; n/a          ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #14: Worst-Case MTBF is Not Calculated
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                           ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[6]                                                ;
; Synchronization Node    ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[6] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                  ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                  ;
; Included in Design MTBF ; Yes                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                          ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                          ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                             ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                           ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                              ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                      ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                      ; 0.543          ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                         ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                      ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                          ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                             ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                       ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                               ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[6]                                                 ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                         ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[6]  ;                ;              ;                  ; 0.543        ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[6] ;                ;              ;                  ; n/a          ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #15: Worst-Case MTBF is Not Calculated
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                           ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[4]                                                ;
; Synchronization Node    ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[4] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                  ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                  ;
; Included in Design MTBF ; Yes                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                          ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                          ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                             ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                           ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                              ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                      ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                      ; 0.543          ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                         ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                      ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                          ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                             ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                       ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                               ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[4]                                                 ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                         ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[4]  ;                ;              ;                  ; 0.543        ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[4] ;                ;              ;                  ; n/a          ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #16: Worst-Case MTBF is Not Calculated
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                           ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[2]                                                ;
; Synchronization Node    ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[2] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                  ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                  ;
; Included in Design MTBF ; Yes                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                          ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                          ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                             ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                           ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                              ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                      ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                      ; 0.543          ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                         ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                      ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                          ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                             ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                       ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                               ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[2]                                                 ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                         ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[2]  ;                ;              ;                  ; 0.543        ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[2] ;                ;              ;                  ; n/a          ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #17: Worst-Case MTBF is Not Calculated
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                           ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[0]                                                ;
; Synchronization Node    ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[0] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                  ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                  ;
; Included in Design MTBF ; Yes                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                          ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                          ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                             ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                           ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                              ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                      ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                      ; 0.543          ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                         ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                      ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                          ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                             ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                       ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                               ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[0]                                                 ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                         ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[0]  ;                ;              ;                  ; 0.543        ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[0] ;                ;              ;                  ; n/a          ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #18: Worst-Case MTBF is Not Calculated
===============================================================================
+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                              ;
+-------------------------+----------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                            ;
+-------------------------+----------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[10]                                                ;
; Synchronization Node    ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[10] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                   ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                   ;
; Included in Design MTBF ; Yes                                                                                                                              ;
+-------------------------+----------------------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                           ;
+------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                           ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                              ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                            ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                               ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                       ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                       ; 0.545          ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                          ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                       ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                           ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                              ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                        ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                                ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[10]                                                 ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                          ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[10]  ;                ;              ;                  ; 0.545        ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[10] ;                ;              ;                  ; n/a          ;
+------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #19: Worst-Case MTBF is Not Calculated
===============================================================================
+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                              ;
+-------------------------+----------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                            ;
+-------------------------+----------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[11]                                                ;
; Synchronization Node    ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[11] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                   ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                   ;
; Included in Design MTBF ; Yes                                                                                                                              ;
+-------------------------+----------------------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                           ;
+------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                           ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                              ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                            ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                               ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                       ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                       ; 0.607          ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                          ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                       ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                           ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                              ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                        ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                                ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[11]                                                 ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                          ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[11]  ;                ;              ;                  ; 0.607        ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[11] ;                ;              ;                  ; n/a          ;
+------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #20: Worst-Case MTBF is Not Calculated
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                           ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[9]                                                ;
; Synchronization Node    ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[9] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                  ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                  ;
; Included in Design MTBF ; Yes                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                          ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                          ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                             ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                           ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                              ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                      ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                      ; 0.609          ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                         ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                      ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                          ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                             ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                       ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                               ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[9]                                                 ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                         ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[9]  ;                ;              ;                  ; 0.609        ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[9] ;                ;              ;                  ; n/a          ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #21: Worst-Case MTBF is Not Calculated
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                           ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[1]                                                ;
; Synchronization Node    ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[1] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                  ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                  ;
; Included in Design MTBF ; Yes                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                          ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                          ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                             ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                           ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                              ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                      ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                      ; 0.609          ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                         ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                      ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                          ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                             ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                       ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                               ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[1]                                                 ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                         ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[1]  ;                ;              ;                  ; 0.609        ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[1] ;                ;              ;                  ; n/a          ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #22: Worst-Case MTBF is Not Calculated
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                           ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[5]                                                ;
; Synchronization Node    ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[5] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                  ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                  ;
; Included in Design MTBF ; Yes                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                          ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                          ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                             ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                           ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                              ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                      ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                      ; 0.610          ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                         ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                      ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                          ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                             ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                       ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                               ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[5]                                                 ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                         ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[5]  ;                ;              ;                  ; 0.610        ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[5] ;                ;              ;                  ; n/a          ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #23: Worst-Case MTBF is Not Calculated
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                           ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[3]                                                ;
; Synchronization Node    ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[3] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                  ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                  ;
; Included in Design MTBF ; Yes                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                          ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                          ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                             ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                           ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                              ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                      ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                      ; 0.610          ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                         ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                      ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                          ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                             ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                       ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                               ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[3]                                                 ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                         ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[3]  ;                ;              ;                  ; 0.610        ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[3] ;                ;              ;                  ; n/a          ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #24: Worst-Case MTBF is Not Calculated
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                           ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[7]                                                ;
; Synchronization Node    ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[7] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                  ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                  ;
; Included in Design MTBF ; Yes                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                          ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                          ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                             ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                           ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                              ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                      ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                      ; 0.612          ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                         ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                      ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                          ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                             ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                       ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                               ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[7]                                                 ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                         ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[7]  ;                ;              ;                  ; 0.612        ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[7] ;                ;              ;                  ; n/a          ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



+-----------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                 ;
+-----------------------------------+------------+--------+-----------+---------+---------------------+
; Clock                             ; Setup      ; Hold   ; Recovery  ; Removal ; Minimum Pulse Width ;
+-----------------------------------+------------+--------+-----------+---------+---------------------+
; Worst-case Slack                  ; -17.169    ; -0.206 ; -3.007    ; 0.936   ; -4.000              ;
;  ad9866_clk                       ; -13.616    ; -0.055 ; -2.540    ; 0.936   ; -4.000              ;
;  clk_10mhz                        ; -17.169    ; 0.187  ; -3.000    ; 1.329   ; -3.000              ;
;  spi_sck                          ; -4.575     ; -0.206 ; -3.007    ; 0.946   ; -3.201              ;
;  spi_slave:spi_slave_rx_inst|done ; -0.716     ; -0.084 ; N/A       ; N/A     ; -4.000              ;
; Design-wide TNS                   ; -26913.12  ; -8.849 ; -1060.466 ; 0.0     ; -14174.044          ;
;  ad9866_clk                       ; -25996.066 ; -0.100 ; -285.790  ; 0.000   ; -13126.774          ;
;  clk_10mhz                        ; -356.664   ; 0.000  ; -84.964   ; 0.000   ; -138.317            ;
;  spi_sck                          ; -535.919   ; -8.849 ; -689.712  ; 0.000   ; -581.246            ;
;  spi_slave:spi_slave_rx_inst|done ; -28.820    ; -0.487 ; N/A       ; N/A     ; -327.707            ;
+-----------------------------------+------------+--------+-----------+---------+---------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                         ;
+------------------+----------------------------------+-------+-------+------------+----------------------------------+
; Data Port        ; Clock Port                       ; Rise  ; Fall  ; Clock Edge ; Clock Reference                  ;
+------------------+----------------------------------+-------+-------+------------+----------------------------------+
; ad9866_adio[*]   ; ad9866_clk                       ; 1.927 ; 2.220 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[0]  ; ad9866_clk                       ; 1.866 ; 2.204 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[1]  ; ad9866_clk                       ; 0.198 ; 0.921 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[2]  ; ad9866_clk                       ; 0.209 ; 0.933 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[3]  ; ad9866_clk                       ; 1.116 ; 1.400 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[4]  ; ad9866_clk                       ; 1.049 ; 1.349 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[5]  ; ad9866_clk                       ; 1.145 ; 1.447 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[6]  ; ad9866_clk                       ; 1.497 ; 1.766 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[7]  ; ad9866_clk                       ; 1.240 ; 1.491 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[8]  ; ad9866_clk                       ; 1.200 ; 1.435 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[9]  ; ad9866_clk                       ; 1.866 ; 2.090 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[10] ; ad9866_clk                       ; 1.652 ; 1.958 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[11] ; ad9866_clk                       ; 1.927 ; 2.220 ; Rise       ; ad9866_clk                       ;
; ptt_in           ; ad9866_clk                       ; 3.083 ; 3.353 ; Rise       ; ad9866_clk                       ;
; ptt_in           ; ad9866_clk                       ; 2.495 ; 2.744 ; Fall       ; ad9866_clk                       ;
; ad9866_sdo       ; clk_10mhz                        ; 2.716 ; 3.067 ; Rise       ; clk_10mhz                        ;
; ptt_in           ; spi_sck                          ; 5.010 ; 5.078 ; Rise       ; spi_sck                          ;
; spi_ce[*]        ; spi_sck                          ; 4.966 ; 5.340 ; Rise       ; spi_sck                          ;
;  spi_ce[0]       ; spi_sck                          ; 4.966 ; 5.340 ; Rise       ; spi_sck                          ;
; spi_mosi         ; spi_sck                          ; 2.619 ; 2.874 ; Rise       ; spi_sck                          ;
; spi_ce[*]        ; spi_sck                          ; 2.857 ; 3.088 ; Fall       ; spi_sck                          ;
;  spi_ce[0]       ; spi_sck                          ; 2.857 ; 3.088 ; Fall       ; spi_sck                          ;
; ptt_in           ; spi_slave:spi_slave_rx_inst|done ; 3.148 ; 3.331 ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
+------------------+----------------------------------+-------+-------+------------+----------------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                            ;
+------------------+----------------------------------+--------+--------+------------+----------------------------------+
; Data Port        ; Clock Port                       ; Rise   ; Fall   ; Clock Edge ; Clock Reference                  ;
+------------------+----------------------------------+--------+--------+------------+----------------------------------+
; ad9866_adio[*]   ; ad9866_clk                       ; 0.563  ; 0.353  ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[0]  ; ad9866_clk                       ; -0.717 ; -1.205 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[1]  ; ad9866_clk                       ; 0.563  ; 0.353  ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[2]  ; ad9866_clk                       ; 0.529  ; 0.319  ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[3]  ; ad9866_clk                       ; -0.385 ; -0.546 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[4]  ; ad9866_clk                       ; -0.280 ; -0.439 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[5]  ; ad9866_clk                       ; -0.406 ; -0.590 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[6]  ; ad9866_clk                       ; -0.565 ; -0.862 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[7]  ; ad9866_clk                       ; -0.425 ; -0.517 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[8]  ; ad9866_clk                       ; -0.429 ; -0.463 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[9]  ; ad9866_clk                       ; -0.733 ; -1.154 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[10] ; ad9866_clk                       ; -0.608 ; -0.979 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[11] ; ad9866_clk                       ; -0.716 ; -1.239 ; Rise       ; ad9866_clk                       ;
; ptt_in           ; ad9866_clk                       ; -0.642 ; -1.048 ; Rise       ; ad9866_clk                       ;
; ptt_in           ; ad9866_clk                       ; 0.047  ; -0.769 ; Fall       ; ad9866_clk                       ;
; ad9866_sdo       ; clk_10mhz                        ; -1.023 ; -1.904 ; Rise       ; clk_10mhz                        ;
; ptt_in           ; spi_sck                          ; -1.528 ; -2.336 ; Rise       ; spi_sck                          ;
; spi_ce[*]        ; spi_sck                          ; -0.310 ; -0.525 ; Rise       ; spi_sck                          ;
;  spi_ce[0]       ; spi_sck                          ; -0.310 ; -0.525 ; Rise       ; spi_sck                          ;
; spi_mosi         ; spi_sck                          ; -0.545 ; -0.710 ; Rise       ; spi_sck                          ;
; spi_ce[*]        ; spi_sck                          ; -0.195 ; -1.003 ; Fall       ; spi_sck                          ;
;  spi_ce[0]       ; spi_sck                          ; -0.195 ; -1.003 ; Fall       ; spi_sck                          ;
; ptt_in           ; spi_slave:spi_slave_rx_inst|done ; -0.515 ; -1.097 ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
+------------------+----------------------------------+--------+--------+------------+----------------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                 ;
+------------------+----------------------------------+--------+--------+------------+----------------------------------+
; Data Port        ; Clock Port                       ; Rise   ; Fall   ; Clock Edge ; Clock Reference                  ;
+------------------+----------------------------------+--------+--------+------------+----------------------------------+
; DEBUG_LED4       ; ad9866_clk                       ; 9.404  ; 9.269  ; Rise       ; ad9866_clk                       ;
; ad9866_pga[*]    ; ad9866_clk                       ; 14.241 ; 14.071 ; Rise       ; ad9866_clk                       ;
;  ad9866_pga[0]   ; ad9866_clk                       ; 10.473 ; 10.252 ; Rise       ; ad9866_clk                       ;
;  ad9866_pga[1]   ; ad9866_clk                       ; 10.639 ; 10.465 ; Rise       ; ad9866_clk                       ;
;  ad9866_pga[2]   ; ad9866_clk                       ; 11.178 ; 10.773 ; Rise       ; ad9866_clk                       ;
;  ad9866_pga[3]   ; ad9866_clk                       ; 14.241 ; 14.071 ; Rise       ; ad9866_clk                       ;
;  ad9866_pga[4]   ; ad9866_clk                       ; 10.390 ; 10.151 ; Rise       ; ad9866_clk                       ;
;  ad9866_pga[5]   ; ad9866_clk                       ; 9.849  ; 9.756  ; Rise       ; ad9866_clk                       ;
; ad9866_rxclk     ; ad9866_clk                       ; 6.703  ; 6.995  ; Rise       ; ad9866_clk                       ;
; ad9866_txclk     ; ad9866_clk                       ; 6.703  ; 6.995  ; Rise       ; ad9866_clk                       ;
; rxFIFOEmpty      ; ad9866_clk                       ; 12.867 ; 13.192 ; Rise       ; ad9866_clk                       ;
; txFIFOFull       ; ad9866_clk                       ; 12.117 ; 12.459 ; Rise       ; ad9866_clk                       ;
; ad9866_adio[*]   ; ad9866_clk                       ; 11.205 ; 11.407 ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[0]  ; ad9866_clk                       ; 7.733  ; 7.716  ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[1]  ; ad9866_clk                       ; 8.157  ; 8.052  ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[2]  ; ad9866_clk                       ; 8.795  ; 8.612  ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[3]  ; ad9866_clk                       ; 8.186  ; 8.116  ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[4]  ; ad9866_clk                       ; 8.567  ; 8.493  ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[5]  ; ad9866_clk                       ; 8.537  ; 8.474  ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[6]  ; ad9866_clk                       ; 8.563  ; 8.438  ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[7]  ; ad9866_clk                       ; 8.687  ; 8.578  ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[8]  ; ad9866_clk                       ; 8.893  ; 8.787  ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[9]  ; ad9866_clk                       ; 8.810  ; 8.630  ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[10] ; ad9866_clk                       ; 11.205 ; 11.407 ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[11] ; ad9866_clk                       ; 9.646  ; 9.457  ; Fall       ; ad9866_clk                       ;
; ad9866_rxclk     ; ad9866_clk                       ; 6.703  ; 6.995  ; Fall       ; ad9866_clk                       ;
; ad9866_txclk     ; ad9866_clk                       ; 6.703  ; 6.995  ; Fall       ; ad9866_clk                       ;
; DEBUG_LED1       ; clk_10mhz                        ; 8.115  ; 7.869  ; Rise       ; clk_10mhz                        ;
; DEBUG_LED2       ; clk_10mhz                        ; 8.359  ; 8.067  ; Rise       ; clk_10mhz                        ;
; ad9866_rst_n     ; clk_10mhz                        ; 7.119  ; 6.979  ; Rise       ; clk_10mhz                        ;
; ad9866_sclk      ; clk_10mhz                        ; 8.541  ; 8.412  ; Rise       ; clk_10mhz                        ;
; ad9866_sdio      ; clk_10mhz                        ; 8.714  ; 8.376  ; Rise       ; clk_10mhz                        ;
; ad9866_sen_n     ; clk_10mhz                        ; 11.233 ; 11.220 ; Rise       ; clk_10mhz                        ;
; filter[*]        ; clk_10mhz                        ; 12.279 ; 12.386 ; Rise       ; clk_10mhz                        ;
;  filter[0]       ; clk_10mhz                        ; 8.350  ; 8.156  ; Rise       ; clk_10mhz                        ;
;  filter[1]       ; clk_10mhz                        ; 7.598  ; 7.510  ; Rise       ; clk_10mhz                        ;
;  filter[2]       ; clk_10mhz                        ; 7.594  ; 7.486  ; Rise       ; clk_10mhz                        ;
;  filter[3]       ; clk_10mhz                        ; 12.279 ; 12.386 ; Rise       ; clk_10mhz                        ;
;  filter[4]       ; clk_10mhz                        ; 8.550  ; 8.416  ; Rise       ; clk_10mhz                        ;
;  filter[5]       ; clk_10mhz                        ; 9.706  ; 9.512  ; Rise       ; clk_10mhz                        ;
;  filter[6]       ; clk_10mhz                        ; 9.191  ; 8.854  ; Rise       ; clk_10mhz                        ;
; spi_miso         ; spi_sck                          ; 10.920 ; 11.020 ; Fall       ; spi_sck                          ;
; DEBUG_LED3       ; spi_slave:spi_slave_rx_inst|done ; 13.265 ; 12.651 ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
; ad9866_pga[*]    ; spi_slave:spi_slave_rx_inst|done ; 14.564 ; 14.422 ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
;  ad9866_pga[0]   ; spi_slave:spi_slave_rx_inst|done ; 10.255 ; 10.097 ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
;  ad9866_pga[1]   ; spi_slave:spi_slave_rx_inst|done ; 11.276 ; 11.204 ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
;  ad9866_pga[2]   ; spi_slave:spi_slave_rx_inst|done ; 11.440 ; 11.198 ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
;  ad9866_pga[3]   ; spi_slave:spi_slave_rx_inst|done ; 14.564 ; 14.422 ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
;  ad9866_pga[4]   ; spi_slave:spi_slave_rx_inst|done ; 11.018 ; 10.877 ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
;  ad9866_pga[5]   ; spi_slave:spi_slave_rx_inst|done ; 10.728 ; 10.603 ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
+------------------+----------------------------------+--------+--------+------------+----------------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                       ;
+------------------+----------------------------------+-------+-------+------------+----------------------------------+
; Data Port        ; Clock Port                       ; Rise  ; Fall  ; Clock Edge ; Clock Reference                  ;
+------------------+----------------------------------+-------+-------+------------+----------------------------------+
; DEBUG_LED4       ; ad9866_clk                       ; 4.022 ; 4.157 ; Rise       ; ad9866_clk                       ;
; ad9866_pga[*]    ; ad9866_clk                       ; 4.310 ; 4.475 ; Rise       ; ad9866_clk                       ;
;  ad9866_pga[0]   ; ad9866_clk                       ; 4.547 ; 4.760 ; Rise       ; ad9866_clk                       ;
;  ad9866_pga[1]   ; ad9866_clk                       ; 4.665 ; 4.901 ; Rise       ; ad9866_clk                       ;
;  ad9866_pga[2]   ; ad9866_clk                       ; 4.828 ; 5.050 ; Rise       ; ad9866_clk                       ;
;  ad9866_pga[3]   ; ad9866_clk                       ; 6.676 ; 7.202 ; Rise       ; ad9866_clk                       ;
;  ad9866_pga[4]   ; ad9866_clk                       ; 4.535 ; 4.727 ; Rise       ; ad9866_clk                       ;
;  ad9866_pga[5]   ; ad9866_clk                       ; 4.310 ; 4.475 ; Rise       ; ad9866_clk                       ;
; ad9866_rxclk     ; ad9866_clk                       ; 3.216 ; 3.967 ; Rise       ; ad9866_clk                       ;
; ad9866_txclk     ; ad9866_clk                       ; 3.216 ; 3.967 ; Rise       ; ad9866_clk                       ;
; rxFIFOEmpty      ; ad9866_clk                       ; 4.592 ; 4.456 ; Rise       ; ad9866_clk                       ;
; txFIFOFull       ; ad9866_clk                       ; 4.637 ; 4.485 ; Rise       ; ad9866_clk                       ;
; ad9866_adio[*]   ; ad9866_clk                       ; 4.154 ; 4.284 ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[0]  ; ad9866_clk                       ; 4.154 ; 4.284 ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[1]  ; ad9866_clk                       ; 4.316 ; 4.453 ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[2]  ; ad9866_clk                       ; 4.573 ; 4.780 ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[3]  ; ad9866_clk                       ; 4.341 ; 4.488 ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[4]  ; ad9866_clk                       ; 4.528 ; 4.680 ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[5]  ; ad9866_clk                       ; 4.519 ; 4.666 ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[6]  ; ad9866_clk                       ; 4.491 ; 4.612 ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[7]  ; ad9866_clk                       ; 4.539 ; 4.710 ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[8]  ; ad9866_clk                       ; 4.652 ; 4.830 ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[9]  ; ad9866_clk                       ; 4.582 ; 4.708 ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[10] ; ad9866_clk                       ; 6.264 ; 6.696 ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[11] ; ad9866_clk                       ; 4.957 ; 5.169 ; Fall       ; ad9866_clk                       ;
; ad9866_rxclk     ; ad9866_clk                       ; 3.216 ; 3.967 ; Fall       ; ad9866_clk                       ;
; ad9866_txclk     ; ad9866_clk                       ; 3.216 ; 3.967 ; Fall       ; ad9866_clk                       ;
; DEBUG_LED1       ; clk_10mhz                        ; 3.676 ; 3.754 ; Rise       ; clk_10mhz                        ;
; DEBUG_LED2       ; clk_10mhz                        ; 3.768 ; 3.847 ; Rise       ; clk_10mhz                        ;
; ad9866_rst_n     ; clk_10mhz                        ; 3.278 ; 3.355 ; Rise       ; clk_10mhz                        ;
; ad9866_sclk      ; clk_10mhz                        ; 3.881 ; 4.027 ; Rise       ; clk_10mhz                        ;
; ad9866_sdio      ; clk_10mhz                        ; 3.880 ; 4.050 ; Rise       ; clk_10mhz                        ;
; ad9866_sen_n     ; clk_10mhz                        ; 6.017 ; 5.579 ; Rise       ; clk_10mhz                        ;
; filter[*]        ; clk_10mhz                        ; 3.450 ; 3.535 ; Rise       ; clk_10mhz                        ;
;  filter[0]       ; clk_10mhz                        ; 3.746 ; 3.887 ; Rise       ; clk_10mhz                        ;
;  filter[1]       ; clk_10mhz                        ; 3.455 ; 3.547 ; Rise       ; clk_10mhz                        ;
;  filter[2]       ; clk_10mhz                        ; 3.450 ; 3.535 ; Rise       ; clk_10mhz                        ;
;  filter[3]       ; clk_10mhz                        ; 6.046 ; 6.562 ; Rise       ; clk_10mhz                        ;
;  filter[4]       ; clk_10mhz                        ; 3.856 ; 4.011 ; Rise       ; clk_10mhz                        ;
;  filter[5]       ; clk_10mhz                        ; 4.332 ; 4.553 ; Rise       ; clk_10mhz                        ;
;  filter[6]       ; clk_10mhz                        ; 4.042 ; 4.196 ; Rise       ; clk_10mhz                        ;
; spi_miso         ; spi_sck                          ; 6.094 ; 6.500 ; Fall       ; spi_sck                          ;
; DEBUG_LED3       ; spi_slave:spi_slave_rx_inst|done ; 4.249 ; 4.317 ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
; ad9866_pga[*]    ; spi_slave:spi_slave_rx_inst|done ; 4.360 ; 4.500 ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
;  ad9866_pga[0]   ; spi_slave:spi_slave_rx_inst|done ; 4.360 ; 4.500 ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
;  ad9866_pga[1]   ; spi_slave:spi_slave_rx_inst|done ; 4.640 ; 4.762 ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
;  ad9866_pga[2]   ; spi_slave:spi_slave_rx_inst|done ; 4.679 ; 4.768 ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
;  ad9866_pga[3]   ; spi_slave:spi_slave_rx_inst|done ; 6.434 ; 6.829 ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
;  ad9866_pga[4]   ; spi_slave:spi_slave_rx_inst|done ; 4.744 ; 4.799 ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
;  ad9866_pga[5]   ; spi_slave:spi_slave_rx_inst|done ; 4.707 ; 4.724 ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
+------------------+----------------------------------+-------+-------+------------+----------------------------------+


+------------------------------------------------------------------+
; Progagation Delay                                                ;
+------------+-----------------+--------+--------+--------+--------+
; Input Port ; Output Port     ; RR     ; RF     ; FR     ; FF     ;
+------------+-----------------+--------+--------+--------+--------+
; ptt_in     ; DEBUG_LED4      ; 11.159 ; 10.917 ; 11.425 ; 11.226 ;
; ptt_in     ; ad9866_adio[0]  ; 8.878  ; 8.494  ; 9.063  ; 8.679  ;
; ptt_in     ; ad9866_adio[1]  ; 9.253  ; 8.869  ; 9.419  ; 9.035  ;
; ptt_in     ; ad9866_adio[2]  ; 9.264  ; 8.880  ; 9.425  ; 9.041  ;
; ptt_in     ; ad9866_adio[3]  ; 9.264  ; 8.880  ; 9.425  ; 9.041  ;
; ptt_in     ; ad9866_adio[4]  ; 9.622  ; 9.238  ; 9.780  ; 9.396  ;
; ptt_in     ; ad9866_adio[5]  ; 9.622  ; 9.238  ; 9.780  ; 9.396  ;
; ptt_in     ; ad9866_adio[6]  ; 10.041 ; 9.657  ; 10.174 ; 9.790  ;
; ptt_in     ; ad9866_adio[7]  ; 10.041 ; 9.657  ; 10.174 ; 9.790  ;
; ptt_in     ; ad9866_adio[8]  ; 10.062 ; 9.678  ; 10.187 ; 9.803  ;
; ptt_in     ; ad9866_adio[9]  ; 10.062 ; 9.678  ; 10.187 ; 9.803  ;
; ptt_in     ; ad9866_adio[10] ; 10.015 ; 9.631  ; 10.152 ; 9.768  ;
; ptt_in     ; ad9866_adio[11] ; 10.748 ; 10.364 ; 10.822 ; 10.438 ;
; ptt_in     ; ad9866_rxen     ;        ; 11.227 ; 11.617 ;        ;
; ptt_in     ; ad9866_txen     ; 8.643  ;        ;        ; 8.829  ;
; ptt_in     ; ptt_out         ; 7.925  ;        ;        ; 8.075  ;
; spi_ce[0]  ; spi_miso        ; 7.618  ; 7.234  ; 7.780  ; 7.396  ;
+------------+-----------------+--------+--------+--------+--------+


+--------------------------------------------------------------+
; Minimum Progagation Delay                                    ;
+------------+-----------------+-------+-------+-------+-------+
; Input Port ; Output Port     ; RR    ; RF    ; FR    ; FF    ;
+------------+-----------------+-------+-------+-------+-------+
; ptt_in     ; DEBUG_LED4      ; 5.064 ; 5.160 ; 5.884 ; 5.999 ;
; ptt_in     ; ad9866_adio[0]  ; 5.157 ; 4.796 ; 5.991 ; 5.630 ;
; ptt_in     ; ad9866_adio[1]  ; 5.311 ; 4.950 ; 6.162 ; 5.801 ;
; ptt_in     ; ad9866_adio[2]  ; 5.321 ; 4.960 ; 6.168 ; 5.807 ;
; ptt_in     ; ad9866_adio[3]  ; 5.321 ; 4.960 ; 6.168 ; 5.807 ;
; ptt_in     ; ad9866_adio[4]  ; 5.490 ; 5.129 ; 6.354 ; 5.993 ;
; ptt_in     ; ad9866_adio[5]  ; 5.490 ; 5.129 ; 6.354 ; 5.993 ;
; ptt_in     ; ad9866_adio[6]  ; 5.663 ; 5.302 ; 6.546 ; 6.185 ;
; ptt_in     ; ad9866_adio[7]  ; 5.663 ; 5.302 ; 6.546 ; 6.185 ;
; ptt_in     ; ad9866_adio[8]  ; 5.683 ; 5.322 ; 6.563 ; 6.202 ;
; ptt_in     ; ad9866_adio[9]  ; 5.683 ; 5.322 ; 6.563 ; 6.202 ;
; ptt_in     ; ad9866_adio[10] ; 5.670 ; 5.309 ; 6.545 ; 6.184 ;
; ptt_in     ; ad9866_adio[11] ; 5.981 ; 5.620 ; 6.885 ; 6.524 ;
; ptt_in     ; ad9866_rxen     ;       ; 5.706 ; 6.839 ;       ;
; ptt_in     ; ad9866_txen     ; 4.014 ;       ;       ; 4.922 ;
; ptt_in     ; ptt_out         ; 3.676 ;       ;       ; 4.461 ;
; spi_ce[0]  ; spi_miso        ; 4.591 ; 4.230 ; 5.338 ; 4.977 ;
+------------+-----------------+-------+-------+-------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                      ;
+-----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin             ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+-----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; ad9866_rxen     ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad9866_rxclk    ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad9866_txen     ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad9866_txclk    ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad9866_sclk     ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad9866_sdio     ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad9866_sen_n    ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad9866_rst_n    ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad9866_mode     ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad9866_pga[0]   ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad9866_pga[1]   ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad9866_pga[2]   ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad9866_pga[3]   ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad9866_pga[4]   ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad9866_pga[5]   ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; spi_miso        ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DEBUG_LED1      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DEBUG_LED2      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DEBUG_LED3      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DEBUG_LED4      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rxFIFOEmpty     ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; txFIFOFull      ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ptt_out         ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; filter[0]       ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; filter[1]       ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; filter[2]       ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; filter[3]       ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; filter[4]       ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; filter[5]       ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; filter[6]       ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad9866_adio[0]  ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad9866_adio[1]  ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad9866_adio[2]  ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad9866_adio[3]  ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad9866_adio[4]  ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad9866_adio[5]  ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad9866_adio[6]  ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad9866_adio[7]  ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad9866_adio[8]  ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad9866_adio[9]  ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad9866_adio[10] ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad9866_adio[11] ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+-----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+--------------------------------------------------------------------+
; Input Transition Times                                             ;
+-----------------+--------------+-----------------+-----------------+
; Pin             ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-----------------+--------------+-----------------+-----------------+
; spi_ce[1]       ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ad9866_adio[0]  ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ad9866_adio[1]  ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ad9866_adio[2]  ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ad9866_adio[3]  ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ad9866_adio[4]  ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ad9866_adio[5]  ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ad9866_adio[6]  ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ad9866_adio[7]  ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ad9866_adio[8]  ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ad9866_adio[9]  ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ad9866_adio[10] ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ad9866_adio[11] ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ptt_in          ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ad9866_clk      ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; clk_10mhz       ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; spi_ce[0]       ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; spi_sck         ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; spi_mosi        ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ad9866_sdo      ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_DCLK~   ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
+-----------------+--------------+-----------------+-----------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin             ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; ad9866_rxen     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8e-07 V                      ; 3.09 V              ; -0.00186 V          ; 0.07 V                               ; 0.172 V                              ; 7.27e-09 s                  ; 7.07e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8e-07 V                     ; 3.09 V             ; -0.00186 V         ; 0.07 V                              ; 0.172 V                             ; 7.27e-09 s                 ; 7.07e-09 s                 ; Yes                       ; Yes                       ;
; ad9866_rxclk    ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8e-07 V                      ; 3.09 V              ; -0.0157 V           ; 0.064 V                              ; 0.115 V                              ; 8.91e-10 s                  ; 8.66e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8e-07 V                     ; 3.09 V             ; -0.0157 V          ; 0.064 V                             ; 0.115 V                             ; 8.91e-10 s                 ; 8.66e-10 s                 ; Yes                       ; Yes                       ;
; ad9866_txen     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8e-07 V                      ; 3.09 V              ; -0.0139 V           ; 0.082 V                              ; 0.137 V                              ; 1.32e-09 s                  ; 1.29e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8e-07 V                     ; 3.09 V             ; -0.0139 V          ; 0.082 V                             ; 0.137 V                             ; 1.32e-09 s                 ; 1.29e-09 s                 ; Yes                       ; Yes                       ;
; ad9866_txclk    ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8e-07 V                      ; 3.09 V              ; -0.0157 V           ; 0.064 V                              ; 0.115 V                              ; 8.91e-10 s                  ; 8.66e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8e-07 V                     ; 3.09 V             ; -0.0157 V          ; 0.064 V                             ; 0.115 V                             ; 8.91e-10 s                 ; 8.66e-10 s                 ; Yes                       ; Yes                       ;
; ad9866_sclk     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.19e-06 V                   ; 3.09 V              ; -0.0143 V           ; 0.036 V                              ; 0.132 V                              ; 9.31e-10 s                  ; 8.92e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.19e-06 V                  ; 3.09 V             ; -0.0143 V          ; 0.036 V                             ; 0.132 V                             ; 9.31e-10 s                 ; 8.92e-10 s                 ; Yes                       ; Yes                       ;
; ad9866_sdio     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.19e-06 V                   ; 3.09 V              ; -0.0143 V           ; 0.036 V                              ; 0.132 V                              ; 9.31e-10 s                  ; 8.92e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.19e-06 V                  ; 3.09 V             ; -0.0143 V          ; 0.036 V                             ; 0.132 V                             ; 9.31e-10 s                 ; 8.92e-10 s                 ; Yes                       ; Yes                       ;
; ad9866_sen_n    ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8e-07 V                      ; 3.09 V              ; -0.00186 V          ; 0.07 V                               ; 0.172 V                              ; 7.27e-09 s                  ; 7.07e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8e-07 V                     ; 3.09 V             ; -0.00186 V         ; 0.07 V                              ; 0.172 V                             ; 7.27e-09 s                 ; 7.07e-09 s                 ; Yes                       ; Yes                       ;
; ad9866_rst_n    ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.19e-06 V                   ; 3.09 V              ; -0.0143 V           ; 0.036 V                              ; 0.132 V                              ; 9.31e-10 s                  ; 8.92e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.19e-06 V                  ; 3.09 V             ; -0.0143 V          ; 0.036 V                             ; 0.132 V                             ; 9.31e-10 s                 ; 8.92e-10 s                 ; Yes                       ; Yes                       ;
; ad9866_mode     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.19e-06 V                   ; 3.09 V              ; -0.0143 V           ; 0.036 V                              ; 0.132 V                              ; 9.31e-10 s                  ; 8.92e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.19e-06 V                  ; 3.09 V             ; -0.0143 V          ; 0.036 V                             ; 0.132 V                             ; 9.31e-10 s                 ; 8.92e-10 s                 ; Yes                       ; Yes                       ;
; ad9866_pga[0]   ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.19e-06 V                   ; 3.09 V              ; -0.0143 V           ; 0.036 V                              ; 0.132 V                              ; 9.31e-10 s                  ; 8.92e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.19e-06 V                  ; 3.09 V             ; -0.0143 V          ; 0.036 V                             ; 0.132 V                             ; 9.31e-10 s                 ; 8.92e-10 s                 ; Yes                       ; Yes                       ;
; ad9866_pga[1]   ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.19e-06 V                   ; 3.09 V              ; -0.0143 V           ; 0.036 V                              ; 0.132 V                              ; 9.31e-10 s                  ; 8.92e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.19e-06 V                  ; 3.09 V             ; -0.0143 V          ; 0.036 V                             ; 0.132 V                             ; 9.31e-10 s                 ; 8.92e-10 s                 ; Yes                       ; Yes                       ;
; ad9866_pga[2]   ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.19e-06 V                   ; 3.09 V              ; -0.0143 V           ; 0.036 V                              ; 0.132 V                              ; 9.31e-10 s                  ; 8.92e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.19e-06 V                  ; 3.09 V             ; -0.0143 V          ; 0.036 V                             ; 0.132 V                             ; 9.31e-10 s                 ; 8.92e-10 s                 ; Yes                       ; Yes                       ;
; ad9866_pga[3]   ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.19e-06 V                   ; 3.08 V              ; -0.00185 V          ; 0.026 V                              ; 0.198 V                              ; 7.29e-09 s                  ; 7.15e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.19e-06 V                  ; 3.08 V             ; -0.00185 V         ; 0.026 V                             ; 0.198 V                             ; 7.29e-09 s                 ; 7.15e-09 s                 ; Yes                       ; Yes                       ;
; ad9866_pga[4]   ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.19e-06 V                   ; 3.09 V              ; -0.0143 V           ; 0.036 V                              ; 0.132 V                              ; 9.31e-10 s                  ; 8.92e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.19e-06 V                  ; 3.09 V             ; -0.0143 V          ; 0.036 V                             ; 0.132 V                             ; 9.31e-10 s                 ; 8.92e-10 s                 ; Yes                       ; Yes                       ;
; ad9866_pga[5]   ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.19e-06 V                   ; 3.09 V              ; -0.0143 V           ; 0.036 V                              ; 0.132 V                              ; 9.31e-10 s                  ; 8.92e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.19e-06 V                  ; 3.09 V             ; -0.0143 V          ; 0.036 V                             ; 0.132 V                             ; 9.31e-10 s                 ; 8.92e-10 s                 ; Yes                       ; Yes                       ;
; spi_miso        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.19e-06 V                   ; 3.08 V              ; -0.00185 V          ; 0.026 V                              ; 0.198 V                              ; 7.29e-09 s                  ; 7.15e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.19e-06 V                  ; 3.08 V             ; -0.00185 V         ; 0.026 V                             ; 0.198 V                             ; 7.29e-09 s                 ; 7.15e-09 s                 ; Yes                       ; Yes                       ;
; DEBUG_LED1      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.01e-07 V                   ; 3.11 V              ; -0.0488 V           ; 0.191 V                              ; 0.217 V                              ; 1.08e-09 s                  ; 8.59e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 5.01e-07 V                  ; 3.11 V             ; -0.0488 V          ; 0.191 V                             ; 0.217 V                             ; 1.08e-09 s                 ; 8.59e-10 s                 ; No                        ; No                        ;
; DEBUG_LED2      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.01e-07 V                   ; 3.11 V              ; -0.0488 V           ; 0.191 V                              ; 0.217 V                              ; 1.08e-09 s                  ; 8.59e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 5.01e-07 V                  ; 3.11 V             ; -0.0488 V          ; 0.191 V                             ; 0.217 V                             ; 1.08e-09 s                 ; 8.59e-10 s                 ; No                        ; No                        ;
; DEBUG_LED3      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.01e-07 V                   ; 3.11 V              ; -0.0671 V           ; 0.235 V                              ; 0.176 V                              ; 6.85e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.01e-07 V                  ; 3.11 V             ; -0.0671 V          ; 0.235 V                             ; 0.176 V                             ; 6.85e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; DEBUG_LED4      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.01e-07 V                   ; 3.11 V              ; -0.0488 V           ; 0.191 V                              ; 0.217 V                              ; 1.08e-09 s                  ; 8.59e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 5.01e-07 V                  ; 3.11 V             ; -0.0488 V          ; 0.191 V                             ; 0.217 V                             ; 1.08e-09 s                 ; 8.59e-10 s                 ; No                        ; No                        ;
; rxFIFOEmpty     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8e-07 V                      ; 3.09 V              ; -0.0157 V           ; 0.064 V                              ; 0.115 V                              ; 8.91e-10 s                  ; 8.66e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8e-07 V                     ; 3.09 V             ; -0.0157 V          ; 0.064 V                             ; 0.115 V                             ; 8.91e-10 s                 ; 8.66e-10 s                 ; Yes                       ; Yes                       ;
; txFIFOFull      ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8e-07 V                      ; 3.09 V              ; -0.0157 V           ; 0.064 V                              ; 0.115 V                              ; 8.91e-10 s                  ; 8.66e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8e-07 V                     ; 3.09 V             ; -0.0157 V          ; 0.064 V                             ; 0.115 V                             ; 8.91e-10 s                 ; 8.66e-10 s                 ; Yes                       ; Yes                       ;
; ptt_out         ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.19e-06 V                   ; 3.09 V              ; -0.0143 V           ; 0.036 V                              ; 0.132 V                              ; 9.31e-10 s                  ; 8.92e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.19e-06 V                  ; 3.09 V             ; -0.0143 V          ; 0.036 V                             ; 0.132 V                             ; 9.31e-10 s                 ; 8.92e-10 s                 ; Yes                       ; Yes                       ;
; filter[0]       ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.19e-06 V                   ; 3.09 V              ; -0.0143 V           ; 0.036 V                              ; 0.132 V                              ; 9.31e-10 s                  ; 8.92e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.19e-06 V                  ; 3.09 V             ; -0.0143 V          ; 0.036 V                             ; 0.132 V                             ; 9.31e-10 s                 ; 8.92e-10 s                 ; Yes                       ; Yes                       ;
; filter[1]       ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.19e-06 V                   ; 3.09 V              ; -0.0143 V           ; 0.036 V                              ; 0.132 V                              ; 9.31e-10 s                  ; 8.92e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.19e-06 V                  ; 3.09 V             ; -0.0143 V          ; 0.036 V                             ; 0.132 V                             ; 9.31e-10 s                 ; 8.92e-10 s                 ; Yes                       ; Yes                       ;
; filter[2]       ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.19e-06 V                   ; 3.09 V              ; -0.0143 V           ; 0.036 V                              ; 0.132 V                              ; 9.31e-10 s                  ; 8.92e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.19e-06 V                  ; 3.09 V             ; -0.0143 V          ; 0.036 V                             ; 0.132 V                             ; 9.31e-10 s                 ; 8.92e-10 s                 ; Yes                       ; Yes                       ;
; filter[3]       ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.19e-06 V                   ; 3.08 V              ; -0.00185 V          ; 0.026 V                              ; 0.198 V                              ; 7.29e-09 s                  ; 7.15e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.19e-06 V                  ; 3.08 V             ; -0.00185 V         ; 0.026 V                             ; 0.198 V                             ; 7.29e-09 s                 ; 7.15e-09 s                 ; Yes                       ; Yes                       ;
; filter[4]       ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.19e-06 V                   ; 3.09 V              ; -0.0143 V           ; 0.036 V                              ; 0.132 V                              ; 9.31e-10 s                  ; 8.92e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.19e-06 V                  ; 3.09 V             ; -0.0143 V          ; 0.036 V                             ; 0.132 V                             ; 9.31e-10 s                 ; 8.92e-10 s                 ; Yes                       ; Yes                       ;
; filter[5]       ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.19e-06 V                   ; 3.09 V              ; -0.0143 V           ; 0.036 V                              ; 0.132 V                              ; 9.31e-10 s                  ; 8.92e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.19e-06 V                  ; 3.09 V             ; -0.0143 V          ; 0.036 V                             ; 0.132 V                             ; 9.31e-10 s                 ; 8.92e-10 s                 ; Yes                       ; Yes                       ;
; filter[6]       ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.19e-06 V                   ; 3.09 V              ; -0.0143 V           ; 0.036 V                              ; 0.132 V                              ; 9.31e-10 s                  ; 8.92e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.19e-06 V                  ; 3.09 V             ; -0.0143 V          ; 0.036 V                             ; 0.132 V                             ; 9.31e-10 s                 ; 8.92e-10 s                 ; Yes                       ; Yes                       ;
; ad9866_adio[0]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8e-07 V                      ; 3.09 V              ; -0.0139 V           ; 0.082 V                              ; 0.137 V                              ; 1.32e-09 s                  ; 1.29e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8e-07 V                     ; 3.09 V             ; -0.0139 V          ; 0.082 V                             ; 0.137 V                             ; 1.32e-09 s                 ; 1.29e-09 s                 ; Yes                       ; Yes                       ;
; ad9866_adio[1]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8e-07 V                      ; 3.09 V              ; -0.0139 V           ; 0.082 V                              ; 0.137 V                              ; 1.32e-09 s                  ; 1.29e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8e-07 V                     ; 3.09 V             ; -0.0139 V          ; 0.082 V                             ; 0.137 V                             ; 1.32e-09 s                 ; 1.29e-09 s                 ; Yes                       ; Yes                       ;
; ad9866_adio[2]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8e-07 V                      ; 3.09 V              ; -0.0139 V           ; 0.082 V                              ; 0.137 V                              ; 1.32e-09 s                  ; 1.29e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8e-07 V                     ; 3.09 V             ; -0.0139 V          ; 0.082 V                             ; 0.137 V                             ; 1.32e-09 s                 ; 1.29e-09 s                 ; Yes                       ; Yes                       ;
; ad9866_adio[3]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8e-07 V                      ; 3.09 V              ; -0.0139 V           ; 0.082 V                              ; 0.137 V                              ; 1.32e-09 s                  ; 1.29e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8e-07 V                     ; 3.09 V             ; -0.0139 V          ; 0.082 V                             ; 0.137 V                             ; 1.32e-09 s                 ; 1.29e-09 s                 ; Yes                       ; Yes                       ;
; ad9866_adio[4]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8e-07 V                      ; 3.09 V              ; -0.0139 V           ; 0.082 V                              ; 0.137 V                              ; 1.32e-09 s                  ; 1.29e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8e-07 V                     ; 3.09 V             ; -0.0139 V          ; 0.082 V                             ; 0.137 V                             ; 1.32e-09 s                 ; 1.29e-09 s                 ; Yes                       ; Yes                       ;
; ad9866_adio[5]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8e-07 V                      ; 3.09 V              ; -0.0139 V           ; 0.082 V                              ; 0.137 V                              ; 1.32e-09 s                  ; 1.29e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8e-07 V                     ; 3.09 V             ; -0.0139 V          ; 0.082 V                             ; 0.137 V                             ; 1.32e-09 s                 ; 1.29e-09 s                 ; Yes                       ; Yes                       ;
; ad9866_adio[6]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8e-07 V                      ; 3.09 V              ; -0.0157 V           ; 0.064 V                              ; 0.115 V                              ; 8.91e-10 s                  ; 8.66e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8e-07 V                     ; 3.09 V             ; -0.0157 V          ; 0.064 V                             ; 0.115 V                             ; 8.91e-10 s                 ; 8.66e-10 s                 ; Yes                       ; Yes                       ;
; ad9866_adio[7]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8e-07 V                      ; 3.09 V              ; -0.0139 V           ; 0.082 V                              ; 0.137 V                              ; 1.32e-09 s                  ; 1.29e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8e-07 V                     ; 3.09 V             ; -0.0139 V          ; 0.082 V                             ; 0.137 V                             ; 1.32e-09 s                 ; 1.29e-09 s                 ; Yes                       ; Yes                       ;
; ad9866_adio[8]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8e-07 V                      ; 3.09 V              ; -0.0139 V           ; 0.082 V                              ; 0.137 V                              ; 1.32e-09 s                  ; 1.29e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8e-07 V                     ; 3.09 V             ; -0.0139 V          ; 0.082 V                             ; 0.137 V                             ; 1.32e-09 s                 ; 1.29e-09 s                 ; Yes                       ; Yes                       ;
; ad9866_adio[9]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8e-07 V                      ; 3.09 V              ; -0.0157 V           ; 0.064 V                              ; 0.115 V                              ; 8.91e-10 s                  ; 8.66e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8e-07 V                     ; 3.09 V             ; -0.0157 V          ; 0.064 V                             ; 0.115 V                             ; 8.91e-10 s                 ; 8.66e-10 s                 ; Yes                       ; Yes                       ;
; ad9866_adio[10] ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8e-07 V                      ; 3.09 V              ; -0.00186 V          ; 0.07 V                               ; 0.172 V                              ; 7.27e-09 s                  ; 7.07e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8e-07 V                     ; 3.09 V             ; -0.00186 V         ; 0.07 V                              ; 0.172 V                             ; 7.27e-09 s                 ; 7.07e-09 s                 ; Yes                       ; Yes                       ;
; ad9866_adio[11] ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8e-07 V                      ; 3.09 V              ; -0.0139 V           ; 0.082 V                              ; 0.137 V                              ; 1.32e-09 s                  ; 1.29e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8e-07 V                     ; 3.09 V             ; -0.0139 V          ; 0.082 V                             ; 0.137 V                             ; 1.32e-09 s                 ; 1.29e-09 s                 ; Yes                       ; Yes                       ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin             ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; ad9866_rxen     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.98e-07 V                   ; 3.47 V              ; -0.0089 V           ; 0.316 V                              ; 0.302 V                              ; 4.78e-09 s                  ; 4.88e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.98e-07 V                  ; 3.47 V             ; -0.0089 V          ; 0.316 V                             ; 0.302 V                             ; 4.78e-09 s                 ; 4.88e-09 s                 ; No                        ; No                        ;
; ad9866_rxclk    ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.98e-07 V                   ; 3.54 V              ; -0.0659 V           ; 0.392 V                              ; 0.179 V                              ; 5.03e-10 s                  ; 6.23e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.98e-07 V                  ; 3.54 V             ; -0.0659 V          ; 0.392 V                             ; 0.179 V                             ; 5.03e-10 s                 ; 6.23e-10 s                 ; No                        ; No                        ;
; ad9866_txen     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.98e-07 V                   ; 3.52 V              ; -0.0536 V           ; 0.251 V                              ; 0.255 V                              ; 8.74e-10 s                  ; 8.74e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.98e-07 V                  ; 3.52 V             ; -0.0536 V          ; 0.251 V                             ; 0.255 V                             ; 8.74e-10 s                 ; 8.74e-10 s                 ; No                        ; No                        ;
; ad9866_txclk    ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.98e-07 V                   ; 3.54 V              ; -0.0659 V           ; 0.392 V                              ; 0.179 V                              ; 5.03e-10 s                  ; 6.23e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.98e-07 V                  ; 3.54 V             ; -0.0659 V          ; 0.392 V                             ; 0.179 V                             ; 5.03e-10 s                 ; 6.23e-10 s                 ; No                        ; No                        ;
; ad9866_sclk     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.92e-07 V                   ; 3.53 V              ; -0.0594 V           ; 0.209 V                              ; 0.186 V                              ; 6.36e-10 s                  ; 6.3e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 2.92e-07 V                  ; 3.53 V             ; -0.0594 V          ; 0.209 V                             ; 0.186 V                             ; 6.36e-10 s                 ; 6.3e-10 s                  ; No                        ; No                        ;
; ad9866_sdio     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.92e-07 V                   ; 3.53 V              ; -0.0594 V           ; 0.209 V                              ; 0.186 V                              ; 6.36e-10 s                  ; 6.3e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 2.92e-07 V                  ; 3.53 V             ; -0.0594 V          ; 0.209 V                             ; 0.186 V                             ; 6.36e-10 s                 ; 6.3e-10 s                  ; No                        ; No                        ;
; ad9866_sen_n    ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.98e-07 V                   ; 3.47 V              ; -0.0089 V           ; 0.316 V                              ; 0.302 V                              ; 4.78e-09 s                  ; 4.88e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.98e-07 V                  ; 3.47 V             ; -0.0089 V          ; 0.316 V                             ; 0.302 V                             ; 4.78e-09 s                 ; 4.88e-09 s                 ; No                        ; No                        ;
; ad9866_rst_n    ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.92e-07 V                   ; 3.53 V              ; -0.0594 V           ; 0.209 V                              ; 0.186 V                              ; 6.36e-10 s                  ; 6.3e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 2.92e-07 V                  ; 3.53 V             ; -0.0594 V          ; 0.209 V                             ; 0.186 V                             ; 6.36e-10 s                 ; 6.3e-10 s                  ; No                        ; No                        ;
; ad9866_mode     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.92e-07 V                   ; 3.53 V              ; -0.0594 V           ; 0.209 V                              ; 0.186 V                              ; 6.36e-10 s                  ; 6.3e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 2.92e-07 V                  ; 3.53 V             ; -0.0594 V          ; 0.209 V                             ; 0.186 V                             ; 6.36e-10 s                 ; 6.3e-10 s                  ; No                        ; No                        ;
; ad9866_pga[0]   ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.92e-07 V                   ; 3.53 V              ; -0.0594 V           ; 0.209 V                              ; 0.186 V                              ; 6.36e-10 s                  ; 6.3e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 2.92e-07 V                  ; 3.53 V             ; -0.0594 V          ; 0.209 V                             ; 0.186 V                             ; 6.36e-10 s                 ; 6.3e-10 s                  ; No                        ; No                        ;
; ad9866_pga[1]   ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.92e-07 V                   ; 3.53 V              ; -0.0594 V           ; 0.209 V                              ; 0.186 V                              ; 6.36e-10 s                  ; 6.3e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 2.92e-07 V                  ; 3.53 V             ; -0.0594 V          ; 0.209 V                             ; 0.186 V                             ; 6.36e-10 s                 ; 6.3e-10 s                  ; No                        ; No                        ;
; ad9866_pga[2]   ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.92e-07 V                   ; 3.53 V              ; -0.0594 V           ; 0.209 V                              ; 0.186 V                              ; 6.36e-10 s                  ; 6.3e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 2.92e-07 V                  ; 3.53 V             ; -0.0594 V          ; 0.209 V                             ; 0.186 V                             ; 6.36e-10 s                 ; 6.3e-10 s                  ; No                        ; No                        ;
; ad9866_pga[3]   ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.92e-07 V                   ; 3.47 V              ; -0.00833 V          ; 0.321 V                              ; 0.308 V                              ; 4.78e-09 s                  ; 4.89e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 2.92e-07 V                  ; 3.47 V             ; -0.00833 V         ; 0.321 V                             ; 0.308 V                             ; 4.78e-09 s                 ; 4.89e-09 s                 ; No                        ; No                        ;
; ad9866_pga[4]   ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.92e-07 V                   ; 3.53 V              ; -0.0594 V           ; 0.209 V                              ; 0.186 V                              ; 6.36e-10 s                  ; 6.3e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 2.92e-07 V                  ; 3.53 V             ; -0.0594 V          ; 0.209 V                             ; 0.186 V                             ; 6.36e-10 s                 ; 6.3e-10 s                  ; No                        ; No                        ;
; ad9866_pga[5]   ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.92e-07 V                   ; 3.53 V              ; -0.0594 V           ; 0.209 V                              ; 0.186 V                              ; 6.36e-10 s                  ; 6.3e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 2.92e-07 V                  ; 3.53 V             ; -0.0594 V          ; 0.209 V                             ; 0.186 V                             ; 6.36e-10 s                 ; 6.3e-10 s                  ; No                        ; No                        ;
; spi_miso        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.92e-07 V                   ; 3.47 V              ; -0.00833 V          ; 0.321 V                              ; 0.308 V                              ; 4.78e-09 s                  ; 4.89e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 2.92e-07 V                  ; 3.47 V             ; -0.00833 V         ; 0.321 V                             ; 0.308 V                             ; 4.78e-09 s                 ; 4.89e-09 s                 ; No                        ; No                        ;
; DEBUG_LED1      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.24e-07 V                   ; 3.57 V              ; -0.0876 V           ; 0.318 V                              ; 0.176 V                              ; 6.78e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.24e-07 V                  ; 3.57 V             ; -0.0876 V          ; 0.318 V                             ; 0.176 V                             ; 6.78e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; DEBUG_LED2      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.24e-07 V                   ; 3.57 V              ; -0.0876 V           ; 0.318 V                              ; 0.176 V                              ; 6.78e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.24e-07 V                  ; 3.57 V             ; -0.0876 V          ; 0.318 V                             ; 0.176 V                             ; 6.78e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; DEBUG_LED3      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.24e-07 V                   ; 3.6 V               ; -0.129 V            ; 0.303 V                              ; 0.209 V                              ; 4.54e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.24e-07 V                  ; 3.6 V              ; -0.129 V           ; 0.303 V                             ; 0.209 V                             ; 4.54e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; DEBUG_LED4      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.24e-07 V                   ; 3.57 V              ; -0.0876 V           ; 0.318 V                              ; 0.176 V                              ; 6.78e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.24e-07 V                  ; 3.57 V             ; -0.0876 V          ; 0.318 V                             ; 0.176 V                             ; 6.78e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; rxFIFOEmpty     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.98e-07 V                   ; 3.54 V              ; -0.0659 V           ; 0.392 V                              ; 0.179 V                              ; 5.03e-10 s                  ; 6.23e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.98e-07 V                  ; 3.54 V             ; -0.0659 V          ; 0.392 V                             ; 0.179 V                             ; 5.03e-10 s                 ; 6.23e-10 s                 ; No                        ; No                        ;
; txFIFOFull      ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.98e-07 V                   ; 3.54 V              ; -0.0659 V           ; 0.392 V                              ; 0.179 V                              ; 5.03e-10 s                  ; 6.23e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.98e-07 V                  ; 3.54 V             ; -0.0659 V          ; 0.392 V                             ; 0.179 V                             ; 5.03e-10 s                 ; 6.23e-10 s                 ; No                        ; No                        ;
; ptt_out         ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.92e-07 V                   ; 3.53 V              ; -0.0594 V           ; 0.209 V                              ; 0.186 V                              ; 6.36e-10 s                  ; 6.3e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 2.92e-07 V                  ; 3.53 V             ; -0.0594 V          ; 0.209 V                             ; 0.186 V                             ; 6.36e-10 s                 ; 6.3e-10 s                  ; No                        ; No                        ;
; filter[0]       ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.92e-07 V                   ; 3.53 V              ; -0.0594 V           ; 0.209 V                              ; 0.186 V                              ; 6.36e-10 s                  ; 6.3e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 2.92e-07 V                  ; 3.53 V             ; -0.0594 V          ; 0.209 V                             ; 0.186 V                             ; 6.36e-10 s                 ; 6.3e-10 s                  ; No                        ; No                        ;
; filter[1]       ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.92e-07 V                   ; 3.53 V              ; -0.0594 V           ; 0.209 V                              ; 0.186 V                              ; 6.36e-10 s                  ; 6.3e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 2.92e-07 V                  ; 3.53 V             ; -0.0594 V          ; 0.209 V                             ; 0.186 V                             ; 6.36e-10 s                 ; 6.3e-10 s                  ; No                        ; No                        ;
; filter[2]       ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.92e-07 V                   ; 3.53 V              ; -0.0594 V           ; 0.209 V                              ; 0.186 V                              ; 6.36e-10 s                  ; 6.3e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 2.92e-07 V                  ; 3.53 V             ; -0.0594 V          ; 0.209 V                             ; 0.186 V                             ; 6.36e-10 s                 ; 6.3e-10 s                  ; No                        ; No                        ;
; filter[3]       ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.92e-07 V                   ; 3.47 V              ; -0.00833 V          ; 0.321 V                              ; 0.308 V                              ; 4.78e-09 s                  ; 4.89e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 2.92e-07 V                  ; 3.47 V             ; -0.00833 V         ; 0.321 V                             ; 0.308 V                             ; 4.78e-09 s                 ; 4.89e-09 s                 ; No                        ; No                        ;
; filter[4]       ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.92e-07 V                   ; 3.53 V              ; -0.0594 V           ; 0.209 V                              ; 0.186 V                              ; 6.36e-10 s                  ; 6.3e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 2.92e-07 V                  ; 3.53 V             ; -0.0594 V          ; 0.209 V                             ; 0.186 V                             ; 6.36e-10 s                 ; 6.3e-10 s                  ; No                        ; No                        ;
; filter[5]       ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.92e-07 V                   ; 3.53 V              ; -0.0594 V           ; 0.209 V                              ; 0.186 V                              ; 6.36e-10 s                  ; 6.3e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 2.92e-07 V                  ; 3.53 V             ; -0.0594 V          ; 0.209 V                             ; 0.186 V                             ; 6.36e-10 s                 ; 6.3e-10 s                  ; No                        ; No                        ;
; filter[6]       ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.92e-07 V                   ; 3.53 V              ; -0.0594 V           ; 0.209 V                              ; 0.186 V                              ; 6.36e-10 s                  ; 6.3e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 2.92e-07 V                  ; 3.53 V             ; -0.0594 V          ; 0.209 V                             ; 0.186 V                             ; 6.36e-10 s                 ; 6.3e-10 s                  ; No                        ; No                        ;
; ad9866_adio[0]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.98e-07 V                   ; 3.52 V              ; -0.0536 V           ; 0.251 V                              ; 0.255 V                              ; 8.74e-10 s                  ; 8.74e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.98e-07 V                  ; 3.52 V             ; -0.0536 V          ; 0.251 V                             ; 0.255 V                             ; 8.74e-10 s                 ; 8.74e-10 s                 ; No                        ; No                        ;
; ad9866_adio[1]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.98e-07 V                   ; 3.52 V              ; -0.0536 V           ; 0.251 V                              ; 0.255 V                              ; 8.74e-10 s                  ; 8.74e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.98e-07 V                  ; 3.52 V             ; -0.0536 V          ; 0.251 V                             ; 0.255 V                             ; 8.74e-10 s                 ; 8.74e-10 s                 ; No                        ; No                        ;
; ad9866_adio[2]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.98e-07 V                   ; 3.52 V              ; -0.0536 V           ; 0.251 V                              ; 0.255 V                              ; 8.74e-10 s                  ; 8.74e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.98e-07 V                  ; 3.52 V             ; -0.0536 V          ; 0.251 V                             ; 0.255 V                             ; 8.74e-10 s                 ; 8.74e-10 s                 ; No                        ; No                        ;
; ad9866_adio[3]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.98e-07 V                   ; 3.52 V              ; -0.0536 V           ; 0.251 V                              ; 0.255 V                              ; 8.74e-10 s                  ; 8.74e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.98e-07 V                  ; 3.52 V             ; -0.0536 V          ; 0.251 V                             ; 0.255 V                             ; 8.74e-10 s                 ; 8.74e-10 s                 ; No                        ; No                        ;
; ad9866_adio[4]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.98e-07 V                   ; 3.52 V              ; -0.0536 V           ; 0.251 V                              ; 0.255 V                              ; 8.74e-10 s                  ; 8.74e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.98e-07 V                  ; 3.52 V             ; -0.0536 V          ; 0.251 V                             ; 0.255 V                             ; 8.74e-10 s                 ; 8.74e-10 s                 ; No                        ; No                        ;
; ad9866_adio[5]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.98e-07 V                   ; 3.52 V              ; -0.0536 V           ; 0.251 V                              ; 0.255 V                              ; 8.74e-10 s                  ; 8.74e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.98e-07 V                  ; 3.52 V             ; -0.0536 V          ; 0.251 V                             ; 0.255 V                             ; 8.74e-10 s                 ; 8.74e-10 s                 ; No                        ; No                        ;
; ad9866_adio[6]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.98e-07 V                   ; 3.54 V              ; -0.0659 V           ; 0.392 V                              ; 0.179 V                              ; 5.03e-10 s                  ; 6.23e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.98e-07 V                  ; 3.54 V             ; -0.0659 V          ; 0.392 V                             ; 0.179 V                             ; 5.03e-10 s                 ; 6.23e-10 s                 ; No                        ; No                        ;
; ad9866_adio[7]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.98e-07 V                   ; 3.52 V              ; -0.0536 V           ; 0.251 V                              ; 0.255 V                              ; 8.74e-10 s                  ; 8.74e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.98e-07 V                  ; 3.52 V             ; -0.0536 V          ; 0.251 V                             ; 0.255 V                             ; 8.74e-10 s                 ; 8.74e-10 s                 ; No                        ; No                        ;
; ad9866_adio[8]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.98e-07 V                   ; 3.52 V              ; -0.0536 V           ; 0.251 V                              ; 0.255 V                              ; 8.74e-10 s                  ; 8.74e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.98e-07 V                  ; 3.52 V             ; -0.0536 V          ; 0.251 V                             ; 0.255 V                             ; 8.74e-10 s                 ; 8.74e-10 s                 ; No                        ; No                        ;
; ad9866_adio[9]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.98e-07 V                   ; 3.54 V              ; -0.0659 V           ; 0.392 V                              ; 0.179 V                              ; 5.03e-10 s                  ; 6.23e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.98e-07 V                  ; 3.54 V             ; -0.0659 V          ; 0.392 V                             ; 0.179 V                             ; 5.03e-10 s                 ; 6.23e-10 s                 ; No                        ; No                        ;
; ad9866_adio[10] ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.98e-07 V                   ; 3.47 V              ; -0.0089 V           ; 0.316 V                              ; 0.302 V                              ; 4.78e-09 s                  ; 4.88e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.98e-07 V                  ; 3.47 V             ; -0.0089 V          ; 0.316 V                             ; 0.302 V                             ; 4.78e-09 s                 ; 4.88e-09 s                 ; No                        ; No                        ;
; ad9866_adio[11] ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.98e-07 V                   ; 3.52 V              ; -0.0536 V           ; 0.251 V                              ; 0.255 V                              ; 8.74e-10 s                  ; 8.74e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.98e-07 V                  ; 3.52 V             ; -0.0536 V          ; 0.251 V                             ; 0.255 V                             ; 8.74e-10 s                 ; 8.74e-10 s                 ; No                        ; No                        ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                 ;
+----------------------------------+----------------------------------+----------+----------+----------+----------+
; From Clock                       ; To Clock                         ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------+----------------------------------+----------+----------+----------+----------+
; ad9866_clk                       ; ad9866_clk                       ; 258996   ; 0        ; 12       ; 0        ;
; clk_10mhz                        ; ad9866_clk                       ; 45       ; 0        ; 0        ; 0        ;
; spi_sck                          ; ad9866_clk                       ; 24       ; 0        ; 0        ; 0        ;
; spi_slave:spi_slave_rx_inst|done ; ad9866_clk                       ; 31039856 ; 0        ; 0        ; 0        ;
; clk_10mhz                        ; clk_10mhz                        ; 1878     ; 0        ; 0        ; 0        ;
; spi_slave:spi_slave_rx_inst|done ; clk_10mhz                        ; 85717504 ; 0        ; 0        ; 0        ;
; spi_sck                          ; spi_sck                          ; 1893     ; 0        ; 384      ; 47       ;
; spi_slave:spi_slave_rx_inst|done ; spi_sck                          ; 148      ; 148      ; 0        ; 0        ;
; spi_sck                          ; spi_slave:spi_slave_rx_inst|done ; 111      ; 0        ; 0        ; 0        ;
+----------------------------------+----------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                  ;
+----------------------------------+----------------------------------+----------+----------+----------+----------+
; From Clock                       ; To Clock                         ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------+----------------------------------+----------+----------+----------+----------+
; ad9866_clk                       ; ad9866_clk                       ; 258996   ; 0        ; 12       ; 0        ;
; clk_10mhz                        ; ad9866_clk                       ; 45       ; 0        ; 0        ; 0        ;
; spi_sck                          ; ad9866_clk                       ; 24       ; 0        ; 0        ; 0        ;
; spi_slave:spi_slave_rx_inst|done ; ad9866_clk                       ; 31039856 ; 0        ; 0        ; 0        ;
; clk_10mhz                        ; clk_10mhz                        ; 1878     ; 0        ; 0        ; 0        ;
; spi_slave:spi_slave_rx_inst|done ; clk_10mhz                        ; 85717504 ; 0        ; 0        ; 0        ;
; spi_sck                          ; spi_sck                          ; 1893     ; 0        ; 384      ; 47       ;
; spi_slave:spi_slave_rx_inst|done ; spi_sck                          ; 148      ; 148      ; 0        ; 0        ;
; spi_sck                          ; spi_slave:spi_slave_rx_inst|done ; 111      ; 0        ; 0        ; 0        ;
+----------------------------------+----------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------+
; Recovery Transfers                                                  ;
+------------+------------+----------+----------+----------+----------+
; From Clock ; To Clock   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+------------+----------+----------+----------+----------+
; clk_10mhz  ; ad9866_clk ; 144      ; 0        ; 0        ; 0        ;
; clk_10mhz  ; clk_10mhz  ; 29       ; 0        ; 0        ; 0        ;
; clk_10mhz  ; spi_sck    ; 218      ; 0        ; 48       ; 0        ;
+------------+------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------+
; Removal Transfers                                                   ;
+------------+------------+----------+----------+----------+----------+
; From Clock ; To Clock   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+------------+----------+----------+----------+----------+
; clk_10mhz  ; ad9866_clk ; 144      ; 0        ; 0        ; 0        ;
; clk_10mhz  ; clk_10mhz  ; 29       ; 0        ; 0        ; 0        ;
; clk_10mhz  ; spi_sck    ; 218      ; 0        ; 48       ; 0        ;
+------------+------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 17    ; 17   ;
; Unconstrained Input Port Paths  ; 353   ; 353  ;
; Unconstrained Output Ports      ; 41    ; 41   ;
; Unconstrained Output Port Paths ; 145   ; 145  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 12.1 Build 243 01/31/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Sun Feb 05 14:54:13 2017
Info: Command: quartus_sta RadioBerry -c radioberry
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity dcfifo_jek1
        Info (332166): set_false_path -from *delayed_wrptr_g* -to *rs_dgwp|dffpipe_te9:dffpipe4|dffe5a* 
Critical Warning (332012): Synopsys Design Constraints File file not found: 'radioberry.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name ad9866_clk ad9866_clk
    Info (332105): create_clock -period 1.000 -name clk_10mhz clk_10mhz
    Info (332105): create_clock -period 1.000 -name spi_slave:spi_slave_rx_inst|done spi_slave:spi_slave_rx_inst|done
    Info (332105): create_clock -period 1.000 -name spi_sck spi_sck
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For details on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -17.169
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -17.169      -356.664 clk_10mhz 
    Info (332119):   -13.616    -25996.066 ad9866_clk 
    Info (332119):    -4.575      -535.919 spi_sck 
    Info (332119):    -0.687       -24.471 spi_slave:spi_slave_rx_inst|done 
Info (332146): Worst-case hold slack is -0.206
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.206        -8.849 spi_sck 
    Info (332119):     0.101         0.000 ad9866_clk 
    Info (332119):     0.215         0.000 spi_slave:spi_slave_rx_inst|done 
    Info (332119):     0.455         0.000 clk_10mhz 
Info (332146): Worst-case recovery slack is -3.007
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.007      -689.712 spi_sck 
    Info (332119):    -3.000       -84.964 clk_10mhz 
    Info (332119):    -2.540      -285.790 ad9866_clk 
Info (332146): Worst-case removal slack is 1.875
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.875         0.000 ad9866_clk 
    Info (332119):     2.125         0.000 spi_sck 
    Info (332119):     2.852         0.000 clk_10mhz 
Info (332146): Worst-case minimum pulse width slack is -4.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.000    -13115.231 ad9866_clk 
    Info (332119):    -4.000      -325.889 spi_slave:spi_slave_rx_inst|done 
    Info (332119):    -3.201      -578.238 spi_sck 
    Info (332119):    -3.000      -138.317 clk_10mhz 
Info (332114): Report Metastability: Found 24 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For details on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -15.768
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -15.768      -324.821 clk_10mhz 
    Info (332119):   -12.209    -23807.575 ad9866_clk 
    Info (332119):    -4.163      -486.209 spi_sck 
    Info (332119):    -0.716       -28.820 spi_slave:spi_slave_rx_inst|done 
Info (332146): Worst-case hold slack is -0.202
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.202        -8.784 spi_sck 
    Info (332119):     0.051         0.000 ad9866_clk 
    Info (332119):     0.268         0.000 spi_slave:spi_slave_rx_inst|done 
    Info (332119):     0.403         0.000 clk_10mhz 
Info (332146): Worst-case recovery slack is -2.681
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.681      -580.660 spi_sck 
    Info (332119):    -2.656       -75.139 clk_10mhz 
    Info (332119):    -2.114      -227.792 ad9866_clk 
Info (332146): Worst-case removal slack is 1.471
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.471         0.000 ad9866_clk 
    Info (332119):     1.720         0.000 spi_sck 
    Info (332119):     2.530         0.000 clk_10mhz 
Info (332146): Worst-case minimum pulse width slack is -4.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.000    -13126.774 ad9866_clk 
    Info (332119):    -4.000      -327.707 spi_slave:spi_slave_rx_inst|done 
    Info (332119):    -3.201      -581.246 spi_sck 
    Info (332119):    -3.000      -138.317 clk_10mhz 
Info (332114): Report Metastability: Found 24 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For details on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -6.719
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -6.719      -103.968 clk_10mhz 
    Info (332119):    -5.431     -7549.537 ad9866_clk 
    Info (332119):    -1.426       -81.605 spi_sck 
    Info (332119):     0.316         0.000 spi_slave:spi_slave_rx_inst|done 
Info (332146): Worst-case hold slack is -0.150
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.150        -5.812 spi_sck 
    Info (332119):    -0.084        -0.487 spi_slave:spi_slave_rx_inst|done 
    Info (332119):    -0.055        -0.100 ad9866_clk 
    Info (332119):     0.187         0.000 clk_10mhz 
Info (332146): Worst-case recovery slack is -0.912
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.912      -186.409 spi_sck 
    Info (332119):    -0.863       -24.166 clk_10mhz 
    Info (332119):    -0.678       -68.799 ad9866_clk 
Info (332146): Worst-case removal slack is 0.936
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.936         0.000 ad9866_clk 
    Info (332119):     0.946         0.000 spi_sck 
    Info (332119):     1.329         0.000 clk_10mhz 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000    -10830.011 ad9866_clk 
    Info (332119):    -3.000      -446.819 spi_sck 
    Info (332119):    -3.000      -120.517 clk_10mhz 
    Info (332119):    -1.000      -111.000 spi_slave:spi_slave_rx_inst|done 
Info (332114): Report Metastability: Found 24 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 656 megabytes
    Info: Processing ended: Sun Feb 05 14:54:30 2017
    Info: Elapsed time: 00:00:17
    Info: Total CPU time (on all processors): 00:00:24


