TimeQuest Timing Analyzer report for DS1302
Sat Nov 19 21:49:58 2016
Quartus II 64-Bit Version 12.1 Build 177 11/07/2012 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Slow 1200mV 85C Model Setup Summary
  7. Slow 1200mV 85C Model Hold Summary
  8. Slow 1200mV 85C Model Recovery Summary
  9. Slow 1200mV 85C Model Removal Summary
 10. Slow 1200mV 85C Model Minimum Pulse Width Summary
 11. Slow 1200mV 85C Model Setup: 'CLK'
 12. Slow 1200mV 85C Model Hold: 'CLK'
 13. Slow 1200mV 85C Model Minimum Pulse Width: 'CLK'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Output Enable Times
 19. Minimum Output Enable Times
 20. Output Disable Times
 21. Minimum Output Disable Times
 22. Slow 1200mV 85C Model Metastability Report
 23. Slow 1200mV 0C Model Fmax Summary
 24. Slow 1200mV 0C Model Setup Summary
 25. Slow 1200mV 0C Model Hold Summary
 26. Slow 1200mV 0C Model Recovery Summary
 27. Slow 1200mV 0C Model Removal Summary
 28. Slow 1200mV 0C Model Minimum Pulse Width Summary
 29. Slow 1200mV 0C Model Setup: 'CLK'
 30. Slow 1200mV 0C Model Hold: 'CLK'
 31. Slow 1200mV 0C Model Minimum Pulse Width: 'CLK'
 32. Setup Times
 33. Hold Times
 34. Clock to Output Times
 35. Minimum Clock to Output Times
 36. Output Enable Times
 37. Minimum Output Enable Times
 38. Output Disable Times
 39. Minimum Output Disable Times
 40. Slow 1200mV 0C Model Metastability Report
 41. Fast 1200mV 0C Model Setup Summary
 42. Fast 1200mV 0C Model Hold Summary
 43. Fast 1200mV 0C Model Recovery Summary
 44. Fast 1200mV 0C Model Removal Summary
 45. Fast 1200mV 0C Model Minimum Pulse Width Summary
 46. Fast 1200mV 0C Model Setup: 'CLK'
 47. Fast 1200mV 0C Model Hold: 'CLK'
 48. Fast 1200mV 0C Model Minimum Pulse Width: 'CLK'
 49. Setup Times
 50. Hold Times
 51. Clock to Output Times
 52. Minimum Clock to Output Times
 53. Output Enable Times
 54. Minimum Output Enable Times
 55. Output Disable Times
 56. Minimum Output Disable Times
 57. Fast 1200mV 0C Model Metastability Report
 58. Multicorner Timing Analysis Summary
 59. Setup Times
 60. Hold Times
 61. Clock to Output Times
 62. Minimum Clock to Output Times
 63. Board Trace Model Assignments
 64. Input Transition Times
 65. Signal Integrity Metrics (Slow 1200mv 0c Model)
 66. Signal Integrity Metrics (Slow 1200mv 85c Model)
 67. Signal Integrity Metrics (Fast 1200mv 0c Model)
 68. Setup Transfers
 69. Hold Transfers
 70. Report TCCS
 71. Report RSKM
 72. Unconstrained Paths
 73. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                      ;
+--------------------+---------------------------------------------------+
; Quartus II Version ; Version 12.1 Build 177 11/07/2012 SJ Full Version ;
; Revision Name      ; DS1302                                            ;
; Device Family      ; Cyclone IV E                                      ;
; Device Name        ; EP4CE15F17C8                                      ;
; Timing Models      ; Final                                             ;
; Delay Model        ; Combined                                          ;
; Rise/Fall Delays   ; Enabled                                           ;
+--------------------+---------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2-4 processors         ; < 0.1%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; CLK        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 209.42 MHz ; 209.42 MHz      ; CLK        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; CLK   ; -3.775 ; -114.747           ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; CLK   ; 0.454 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; CLK   ; -3.000 ; -75.863                          ;
+-------+--------+----------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLK'                                                                                                                                                       ;
+--------+------------------------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                            ; To Node                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.775 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[1]   ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rSIO           ; CLK          ; CLK         ; 1.000        ; -0.080     ; 4.696      ;
; -3.689 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rData[5]         ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rSIO           ; CLK          ; CLK         ; 1.000        ; -0.078     ; 4.612      ;
; -3.632 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[3]   ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rSIO           ; CLK          ; CLK         ; 1.000        ; -0.080     ; 4.553      ;
; -3.574 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rData[1]         ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rSIO           ; CLK          ; CLK         ; 1.000        ; -0.079     ; 4.496      ;
; -3.561 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|Count1[1]        ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rSIO           ; CLK          ; CLK         ; 1.000        ; -0.078     ; 4.484      ;
; -3.560 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rData[4]         ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rSIO           ; CLK          ; CLK         ; 1.000        ; -0.080     ; 4.481      ;
; -3.550 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rData[2]         ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rSIO           ; CLK          ; CLK         ; 1.000        ; -0.078     ; 4.473      ;
; -3.528 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[1]   ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rData[5]       ; CLK          ; CLK         ; 1.000        ; -0.081     ; 4.448      ;
; -3.507 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[1]   ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rData[1]       ; CLK          ; CLK         ; 1.000        ; -0.080     ; 4.428      ;
; -3.502 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[2]   ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rSIO           ; CLK          ; CLK         ; 1.000        ; -0.080     ; 4.423      ;
; -3.492 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|Count1[2]        ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rSIO           ; CLK          ; CLK         ; 1.000        ; -0.078     ; 4.415      ;
; -3.482 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[1]   ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rData[6]       ; CLK          ; CLK         ; 1.000        ; -0.080     ; 4.403      ;
; -3.474 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|Count1[0]        ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rSIO           ; CLK          ; CLK         ; 1.000        ; -0.078     ; 4.397      ;
; -3.421 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[1]   ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rData[2]       ; CLK          ; CLK         ; 1.000        ; -0.081     ; 4.341      ;
; -3.410 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[1]   ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[2] ; CLK          ; CLK         ; 1.000        ; -0.080     ; 4.331      ;
; -3.410 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[1]   ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[5] ; CLK          ; CLK         ; 1.000        ; -0.080     ; 4.331      ;
; -3.410 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[1]   ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[4] ; CLK          ; CLK         ; 1.000        ; -0.080     ; 4.331      ;
; -3.410 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[1]   ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[0] ; CLK          ; CLK         ; 1.000        ; -0.080     ; 4.331      ;
; -3.410 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[1]   ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[1] ; CLK          ; CLK         ; 1.000        ; -0.080     ; 4.331      ;
; -3.403 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rData[6]         ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rSIO           ; CLK          ; CLK         ; 1.000        ; -0.080     ; 4.324      ;
; -3.388 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rData[3]         ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rSIO           ; CLK          ; CLK         ; 1.000        ; -0.078     ; 4.311      ;
; -3.381 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rData[0]         ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rSIO           ; CLK          ; CLK         ; 1.000        ; -0.079     ; 4.303      ;
; -3.344 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[0]   ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rData[5]       ; CLK          ; CLK         ; 1.000        ; -0.081     ; 4.264      ;
; -3.297 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|Count1[4]        ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rSIO           ; CLK          ; CLK         ; 1.000        ; -0.078     ; 4.220      ;
; -3.294 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[1]   ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rData[0]       ; CLK          ; CLK         ; 1.000        ; -0.080     ; 4.215      ;
; -3.293 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[3]   ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rData[5]       ; CLK          ; CLK         ; 1.000        ; -0.081     ; 4.213      ;
; -3.293 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[5]   ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rData[5]       ; CLK          ; CLK         ; 1.000        ; -0.081     ; 4.213      ;
; -3.283 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|Count1[3]        ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rSIO           ; CLK          ; CLK         ; 1.000        ; -0.078     ; 4.206      ;
; -3.272 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[3]   ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rData[1]       ; CLK          ; CLK         ; 1.000        ; -0.080     ; 4.193      ;
; -3.247 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[3]   ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rData[6]       ; CLK          ; CLK         ; 1.000        ; -0.080     ; 4.168      ;
; -3.243 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[1]   ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rData[4]       ; CLK          ; CLK         ; 1.000        ; -0.080     ; 4.164      ;
; -3.240 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[1]   ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rSCLK          ; CLK          ; CLK         ; 1.000        ; -0.080     ; 4.161      ;
; -3.186 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[3]   ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rData[2]       ; CLK          ; CLK         ; 1.000        ; -0.081     ; 4.106      ;
; -3.178 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[0]   ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rData[6]       ; CLK          ; CLK         ; 1.000        ; -0.080     ; 4.099      ;
; -3.175 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[3]   ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[2] ; CLK          ; CLK         ; 1.000        ; -0.080     ; 4.096      ;
; -3.175 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[3]   ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[5] ; CLK          ; CLK         ; 1.000        ; -0.080     ; 4.096      ;
; -3.175 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[3]   ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[4] ; CLK          ; CLK         ; 1.000        ; -0.080     ; 4.096      ;
; -3.175 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[3]   ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[0] ; CLK          ; CLK         ; 1.000        ; -0.080     ; 4.096      ;
; -3.175 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[3]   ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[1] ; CLK          ; CLK         ; 1.000        ; -0.080     ; 4.096      ;
; -3.163 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rData[7]         ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rSIO           ; CLK          ; CLK         ; 1.000        ; -0.079     ; 4.085      ;
; -3.156 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[2]   ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rData[5]       ; CLK          ; CLK         ; 1.000        ; -0.081     ; 4.076      ;
; -3.151 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|Count1[1]        ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rData[6]       ; CLK          ; CLK         ; 1.000        ; -0.078     ; 4.074      ;
; -3.135 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[2]   ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rData[1]       ; CLK          ; CLK         ; 1.000        ; -0.080     ; 4.056      ;
; -3.133 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[1]   ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rData[3]       ; CLK          ; CLK         ; 1.000        ; -0.081     ; 4.053      ;
; -3.125 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[1]   ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[3] ; CLK          ; CLK         ; 1.000        ; -0.080     ; 4.046      ;
; -3.117 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[1]   ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rData[7]       ; CLK          ; CLK         ; 1.000        ; -0.080     ; 4.038      ;
; -3.110 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[2]   ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rData[6]       ; CLK          ; CLK         ; 1.000        ; -0.080     ; 4.031      ;
; -3.082 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|Count1[2]        ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rData[6]       ; CLK          ; CLK         ; 1.000        ; -0.078     ; 4.005      ;
; -3.081 ; DS1302_MODULE:U3|DS1302_CMD_CTL_MODULE:U1|isStart[1] ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rData[5]       ; CLK          ; CLK         ; 1.000        ; -0.079     ; 4.003      ;
; -3.064 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|Count1[0]        ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rData[6]       ; CLK          ; CLK         ; 1.000        ; -0.078     ; 3.987      ;
; -3.059 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[3]   ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rData[0]       ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.980      ;
; -3.049 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[2]   ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rData[2]       ; CLK          ; CLK         ; 1.000        ; -0.081     ; 3.969      ;
; -3.038 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[2]   ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[2] ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.959      ;
; -3.038 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[2]   ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[5] ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.959      ;
; -3.038 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[2]   ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[4] ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.959      ;
; -3.038 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[2]   ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[0] ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.959      ;
; -3.038 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[2]   ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[1] ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.959      ;
; -3.033 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[4]   ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rData[5]       ; CLK          ; CLK         ; 1.000        ; -0.081     ; 3.953      ;
; -3.018 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[4]   ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rData[1]       ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.939      ;
; -3.008 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[0]   ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rData[1]       ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.929      ;
; -3.008 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[3]   ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rData[4]       ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.929      ;
; -3.005 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[3]   ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rSCLK          ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.926      ;
; -2.993 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[4]   ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rData[6]       ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.914      ;
; -2.972 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|Count1[1]        ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rSCLK          ; CLK          ; CLK         ; 1.000        ; -0.078     ; 3.895      ;
; -2.964 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|Count1[1]        ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rData[1]       ; CLK          ; CLK         ; 1.000        ; -0.078     ; 3.887      ;
; -2.932 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[4]   ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rData[2]       ; CLK          ; CLK         ; 1.000        ; -0.081     ; 3.852      ;
; -2.922 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[2]   ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rData[0]       ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.843      ;
; -2.903 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|Count1[2]        ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rSCLK          ; CLK          ; CLK         ; 1.000        ; -0.078     ; 3.826      ;
; -2.898 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[3]   ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rData[3]       ; CLK          ; CLK         ; 1.000        ; -0.081     ; 3.818      ;
; -2.895 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|Count1[2]        ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rData[1]       ; CLK          ; CLK         ; 1.000        ; -0.078     ; 3.818      ;
; -2.890 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[3]   ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[3] ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.811      ;
; -2.885 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|Count1[0]        ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rSCLK          ; CLK          ; CLK         ; 1.000        ; -0.078     ; 3.808      ;
; -2.884 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[0]   ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[3] ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.805      ;
; -2.882 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[3]   ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rData[7]       ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.803      ;
; -2.877 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|Count1[0]        ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rData[1]       ; CLK          ; CLK         ; 1.000        ; -0.078     ; 3.800      ;
; -2.873 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|Count1[3]        ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rData[6]       ; CLK          ; CLK         ; 1.000        ; -0.078     ; 3.796      ;
; -2.871 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[2]   ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rData[4]       ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.792      ;
; -2.868 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[2]   ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rSCLK          ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.789      ;
; -2.853 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[5]   ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[0] ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.774      ;
; -2.849 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[0]   ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rSIO           ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.770      ;
; -2.839 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[0]   ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[0] ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.760      ;
; -2.831 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[5]   ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[2] ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.752      ;
; -2.831 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[5]   ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[5] ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.752      ;
; -2.831 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[5]   ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[4] ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.752      ;
; -2.831 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[5]   ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[1] ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.752      ;
; -2.810 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[0]   ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rData[7]       ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.731      ;
; -2.808 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[5]   ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rData[1]       ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.729      ;
; -2.805 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|Count1[1]        ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[2] ; CLK          ; CLK         ; 1.000        ; -0.078     ; 3.728      ;
; -2.805 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|Count1[1]        ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[5] ; CLK          ; CLK         ; 1.000        ; -0.078     ; 3.728      ;
; -2.805 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|Count1[1]        ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[4] ; CLK          ; CLK         ; 1.000        ; -0.078     ; 3.728      ;
; -2.805 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|Count1[1]        ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[0] ; CLK          ; CLK         ; 1.000        ; -0.078     ; 3.728      ;
; -2.805 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|Count1[1]        ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[1] ; CLK          ; CLK         ; 1.000        ; -0.078     ; 3.728      ;
; -2.805 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[4]   ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rData[0]       ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.726      ;
; -2.783 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[5]   ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rData[6]       ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.704      ;
; -2.782 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|Count1[4]        ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rData[6]       ; CLK          ; CLK         ; 1.000        ; -0.078     ; 3.705      ;
; -2.766 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|Count1[1]        ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rData[7]       ; CLK          ; CLK         ; 1.000        ; -0.078     ; 3.689      ;
; -2.763 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[5]   ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rData[4]       ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.684      ;
; -2.761 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[2]   ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rData[3]       ; CLK          ; CLK         ; 1.000        ; -0.081     ; 3.681      ;
; -2.759 ; DS1302_MODULE:U3|DS1302_CMD_CTL_MODULE:U1|rData[5]   ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rData[5]       ; CLK          ; CLK         ; 1.000        ; -0.079     ; 3.681      ;
; -2.757 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[2]   ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[3] ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.678      ;
+--------+------------------------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLK'                                                                                                                                                                 ;
+-------+----------------------------------------------------------+----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                ; To Node                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------+----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.454 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[3]       ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[3]       ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; state_index[0]                                           ; state_index[0]                                           ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; DS1302_MODULE:U3|DS1302_CMD_CTL_MODULE:U1|isDone         ; DS1302_MODULE:U3|DS1302_CMD_CTL_MODULE:U1|isDone         ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; state_index[1]                                           ; state_index[1]                                           ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; state_index[2]                                           ; state_index[2]                                           ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; DS1302_MODULE:U3|DS1302_CMD_CTL_MODULE:U1|state_index[1] ; DS1302_MODULE:U3|DS1302_CMD_CTL_MODULE:U1|state_index[1] ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; DS1302_MODULE:U3|DS1302_CMD_CTL_MODULE:U1|state_index[0] ; DS1302_MODULE:U3|DS1302_CMD_CTL_MODULE:U1|state_index[0] ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rData[4]             ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rData[4]             ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; rData[5]                                                 ; rData[5]                                                 ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rData[6]             ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rData[6]             ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|isOut                ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|isOut                ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; rLED[1]                                                  ; rLED[1]                                                  ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.746      ;
; 0.455 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|isDone               ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|isDone               ; CLK          ; CLK         ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; DS1302_MODULE:U3|DS1302_CMD_CTL_MODULE:U1|isStart[1]     ; DS1302_MODULE:U3|DS1302_CMD_CTL_MODULE:U1|isStart[1]     ; CLK          ; CLK         ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rData[1]             ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rData[1]             ; CLK          ; CLK         ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rSIO                 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rSIO                 ; CLK          ; CLK         ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rRST                 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rRST                 ; CLK          ; CLK         ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rSCLK                ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rSCLK                ; CLK          ; CLK         ; 0.000        ; 0.079      ; 0.746      ;
; 0.510 ; DS1302_MODULE:U3|DS1302_CMD_CTL_MODULE:U1|state_index[0] ; DS1302_MODULE:U3|DS1302_CMD_CTL_MODULE:U1|state_index[1] ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.802      ;
; 0.564 ; state_index[2]                                           ; isStart[7]                                               ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.856      ;
; 0.564 ; state_index[2]                                           ; isStart[5]                                               ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.856      ;
; 0.565 ; state_index[2]                                           ; rData[5]                                                 ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.857      ;
; 0.566 ; state_index[2]                                           ; isStart[4]                                               ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.858      ;
; 0.569 ; state_index[2]                                           ; isStart[6]                                               ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.861      ;
; 0.571 ; state_index[2]                                           ; state_index[1]                                           ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.863      ;
; 0.577 ; state_index[1]                                           ; state_index[2]                                           ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.869      ;
; 0.589 ; state_index[2]                                           ; isStart[0]                                               ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.881      ;
; 0.647 ; rData[1]                                                 ; DS1302_MODULE:U3|DS1302_CMD_CTL_MODULE:U1|rData[1]       ; CLK          ; CLK         ; 0.000        ; 0.079      ; 0.938      ;
; 0.705 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|isDone               ; DS1302_MODULE:U3|DS1302_CMD_CTL_MODULE:U1|isStart[1]     ; CLK          ; CLK         ; 0.000        ; 0.079      ; 0.996      ;
; 0.742 ; isStart[6]                                               ; DS1302_MODULE:U3|DS1302_CMD_CTL_MODULE:U1|rAddr[1]       ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.034      ;
; 0.756 ; state_index[2]                                           ; rData[4]                                                 ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.047      ;
; 0.760 ; state_index[2]                                           ; rData[1]                                                 ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.051      ;
; 0.762 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[1]       ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[1]       ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.054      ;
; 0.762 ; isStart[7]                                               ; DS1302_MODULE:U3|DS1302_CMD_CTL_MODULE:U1|rData[5]       ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.053      ;
; 0.764 ; isStart[7]                                               ; DS1302_MODULE:U3|DS1302_CMD_CTL_MODULE:U1|rData[1]       ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.055      ;
; 0.765 ; isStart[7]                                               ; DS1302_MODULE:U3|DS1302_CMD_CTL_MODULE:U1|rData[4]       ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.056      ;
; 0.773 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|Count1[0]            ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|Count1[0]            ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.064      ;
; 0.778 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[5]       ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[5]       ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.070      ;
; 0.792 ; DS1302_MODULE:U3|DS1302_CMD_CTL_MODULE:U1|state_index[1] ; DS1302_MODULE:U3|DS1302_CMD_CTL_MODULE:U1|isDone         ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.084      ;
; 0.796 ; rData[4]                                                 ; DS1302_MODULE:U3|DS1302_CMD_CTL_MODULE:U1|rData[4]       ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.087      ;
; 0.799 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|Count1[4]            ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|Count1[4]            ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.090      ;
; 0.828 ; state_index[0]                                           ; state_index[2]                                           ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.120      ;
; 0.852 ; rData[5]                                                 ; DS1302_MODULE:U3|DS1302_CMD_CTL_MODULE:U1|rData[5]       ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.143      ;
; 0.882 ; state_index[0]                                           ; state_index[1]                                           ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.174      ;
; 0.882 ; state_index[1]                                           ; isStart[4]                                               ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.174      ;
; 0.886 ; isStart[5]                                               ; DS1302_MODULE:U3|DS1302_CMD_CTL_MODULE:U1|rAddr[7]       ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.178      ;
; 0.887 ; state_index[0]                                           ; isStart[4]                                               ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.179      ;
; 0.890 ; DS1302_MODULE:U3|DS1302_CMD_CTL_MODULE:U1|state_index[0] ; DS1302_MODULE:U3|DS1302_CMD_CTL_MODULE:U1|isDone         ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.182      ;
; 0.902 ; state_index[1]                                           ; isStart[5]                                               ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.194      ;
; 0.907 ; state_index[0]                                           ; isStart[6]                                               ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.199      ;
; 0.920 ; state_index[1]                                           ; isStart[7]                                               ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.212      ;
; 0.924 ; state_index[1]                                           ; isStart[6]                                               ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.216      ;
; 0.929 ; state_index[0]                                           ; isStart[7]                                               ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.221      ;
; 0.935 ; state_index[0]                                           ; isStart[5]                                               ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.227      ;
; 0.937 ; state_index[0]                                           ; rData[1]                                                 ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.228      ;
; 0.941 ; isStart[7]                                               ; DS1302_MODULE:U3|DS1302_CMD_CTL_MODULE:U1|rAddr[2]       ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.233      ;
; 0.942 ; state_index[0]                                           ; rData[4]                                                 ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.233      ;
; 0.948 ; isStart[7]                                               ; DS1302_MODULE:U3|DS1302_CMD_CTL_MODULE:U1|rAddr[1]       ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.240      ;
; 0.950 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|Count1[1]            ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|Count1[1]            ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.241      ;
; 0.950 ; DS1302_MODULE:U3|DS1302_CMD_CTL_MODULE:U1|isDone         ; isStart[7]                                               ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.242      ;
; 0.950 ; DS1302_MODULE:U3|DS1302_CMD_CTL_MODULE:U1|isDone         ; isStart[5]                                               ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.242      ;
; 0.952 ; DS1302_MODULE:U3|DS1302_CMD_CTL_MODULE:U1|isDone         ; isStart[4]                                               ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.244      ;
; 0.953 ; DS1302_MODULE:U3|DS1302_CMD_CTL_MODULE:U1|isDone         ; isStart[6]                                               ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.245      ;
; 0.961 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|Count1[2]            ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|Count1[2]            ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.252      ;
; 0.968 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|Count1[3]            ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|Count1[3]            ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.259      ;
; 0.969 ; state_index[2]                                           ; rLED[1]                                                  ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.261      ;
; 0.977 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[0]       ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[0]       ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.269      ;
; 0.979 ; isStart[0]                                               ; DS1302_MODULE:U3|DS1302_CMD_CTL_MODULE:U1|isStart[0]     ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.270      ;
; 0.986 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[2]       ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[2]       ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.278      ;
; 0.986 ; DS1302_MODULE:U3|DS1302_CMD_CTL_MODULE:U1|rData[1]       ; rLED[1]                                                  ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.278      ;
; 1.001 ; isStart[7]                                               ; DS1302_MODULE:U3|DS1302_CMD_CTL_MODULE:U1|rAddr[3]       ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.293      ;
; 1.001 ; isStart[6]                                               ; DS1302_MODULE:U3|DS1302_CMD_CTL_MODULE:U1|rAddr[2]       ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.293      ;
; 1.040 ; state_index[2]                                           ; state_index[0]                                           ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.332      ;
; 1.041 ; state_index[1]                                           ; rData[5]                                                 ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.333      ;
; 1.048 ; isStart[4]                                               ; DS1302_MODULE:U3|DS1302_CMD_CTL_MODULE:U1|rAddr[7]       ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.340      ;
; 1.069 ; isStart[5]                                               ; DS1302_MODULE:U3|DS1302_CMD_CTL_MODULE:U1|rAddr[1]       ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.361      ;
; 1.081 ; DS1302_MODULE:U3|DS1302_CMD_CTL_MODULE:U1|isDone         ; state_index[2]                                           ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.373      ;
; 1.100 ; isStart[0]                                               ; DS1302_MODULE:U3|DS1302_CMD_CTL_MODULE:U1|state_index[1] ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.392      ;
; 1.100 ; isStart[0]                                               ; DS1302_MODULE:U3|DS1302_CMD_CTL_MODULE:U1|state_index[0] ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.392      ;
; 1.101 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rData[2]             ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rData[2]             ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.392      ;
; 1.104 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rData[5]             ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rData[5]             ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.395      ;
; 1.106 ; DS1302_MODULE:U3|DS1302_CMD_CTL_MODULE:U1|isDone         ; state_index[0]                                           ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.398      ;
; 1.109 ; state_index[1]                                           ; isStart[0]                                               ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.401      ;
; 1.111 ; state_index[1]                                           ; rData[1]                                                 ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.402      ;
; 1.111 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|Count1[0]            ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|Count1[1]            ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.402      ;
; 1.120 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|Count1[0]            ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|Count1[2]            ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.411      ;
; 1.123 ; state_index[1]                                           ; rData[4]                                                 ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.414      ;
; 1.124 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|isDone               ; DS1302_MODULE:U3|DS1302_CMD_CTL_MODULE:U1|isStart[0]     ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.415      ;
; 1.148 ; DS1302_MODULE:U3|DS1302_CMD_CTL_MODULE:U1|isDone         ; rData[5]                                                 ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.440      ;
; 1.150 ; DS1302_MODULE:U3|DS1302_CMD_CTL_MODULE:U1|isDone         ; state_index[1]                                           ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.442      ;
; 1.164 ; DS1302_MODULE:U3|DS1302_CMD_CTL_MODULE:U1|state_index[1] ; DS1302_MODULE:U3|DS1302_CMD_CTL_MODULE:U1|state_index[0] ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.456      ;
; 1.166 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[1]       ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rRST                 ; CLK          ; CLK         ; 0.000        ; 0.078      ; 1.456      ;
; 1.197 ; isStart[0]                                               ; DS1302_MODULE:U3|DS1302_CMD_CTL_MODULE:U1|rAddr[7]       ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.489      ;
; 1.219 ; state_index[1]                                           ; rLED[1]                                                  ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.511      ;
; 1.220 ; state_index[0]                                           ; rLED[1]                                                  ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.512      ;
; 1.251 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|Count1[0]            ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|Count1[3]            ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.542      ;
; 1.260 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|Count1[0]            ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|Count1[4]            ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.551      ;
; 1.299 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|Count1[2]            ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|Count1[3]            ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.590      ;
; 1.305 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|Count1[1]            ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|Count1[2]            ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.596      ;
; 1.307 ; isStart[7]                                               ; DS1302_MODULE:U3|DS1302_CMD_CTL_MODULE:U1|rAddr[7]       ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.599      ;
+-------+----------------------------------------------------------+----------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'CLK'                                                                                          ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                   ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; CLK   ; Rise       ; CLK                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; DS1302_MODULE:U3|DS1302_CMD_CTL_MODULE:U1|isDone         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; DS1302_MODULE:U3|DS1302_CMD_CTL_MODULE:U1|isStart[0]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; DS1302_MODULE:U3|DS1302_CMD_CTL_MODULE:U1|isStart[1]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; DS1302_MODULE:U3|DS1302_CMD_CTL_MODULE:U1|rAddr[0]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; DS1302_MODULE:U3|DS1302_CMD_CTL_MODULE:U1|rAddr[1]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; DS1302_MODULE:U3|DS1302_CMD_CTL_MODULE:U1|rAddr[2]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; DS1302_MODULE:U3|DS1302_CMD_CTL_MODULE:U1|rAddr[3]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; DS1302_MODULE:U3|DS1302_CMD_CTL_MODULE:U1|rAddr[7]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; DS1302_MODULE:U3|DS1302_CMD_CTL_MODULE:U1|rData[1]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; DS1302_MODULE:U3|DS1302_CMD_CTL_MODULE:U1|rData[4]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; DS1302_MODULE:U3|DS1302_CMD_CTL_MODULE:U1|rData[5]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; DS1302_MODULE:U3|DS1302_CMD_CTL_MODULE:U1|state_index[0] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; DS1302_MODULE:U3|DS1302_CMD_CTL_MODULE:U1|state_index[1] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|Count1[0]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|Count1[1]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|Count1[2]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|Count1[3]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|Count1[4]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|isDone               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|isOut                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rData[0]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rData[1]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rData[2]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rData[3]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rData[4]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rData[5]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rData[6]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rData[7]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rRST                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rSCLK                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rSIO                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[0]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[1]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[2]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[3]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[4]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[5]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; isStart[0]                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; isStart[4]                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; isStart[5]                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; isStart[6]                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; isStart[7]                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; rData[1]                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; rData[4]                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; rData[5]                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; rLED[1]                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; state_index[0]                                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; state_index[1]                                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; state_index[2]                                           ;
; 0.264  ; 0.484        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|Count1[0]            ;
; 0.264  ; 0.484        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|Count1[1]            ;
; 0.264  ; 0.484        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|Count1[2]            ;
; 0.264  ; 0.484        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|Count1[3]            ;
; 0.264  ; 0.484        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|Count1[4]            ;
; 0.264  ; 0.484        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|isOut                ;
; 0.264  ; 0.484        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rData[2]             ;
; 0.264  ; 0.484        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rData[3]             ;
; 0.264  ; 0.484        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rData[5]             ;
; 0.265  ; 0.485        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rData[4]             ;
; 0.265  ; 0.485        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rData[6]             ;
; 0.265  ; 0.485        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[0]       ;
; 0.265  ; 0.485        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[1]       ;
; 0.265  ; 0.485        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[2]       ;
; 0.265  ; 0.485        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[3]       ;
; 0.265  ; 0.485        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[4]       ;
; 0.265  ; 0.485        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[5]       ;
; 0.266  ; 0.486        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rData[0]             ;
; 0.266  ; 0.486        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rData[1]             ;
; 0.266  ; 0.486        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rData[7]             ;
; 0.266  ; 0.486        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rSCLK                ;
; 0.266  ; 0.486        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rSIO                 ;
; 0.267  ; 0.487        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; DS1302_MODULE:U3|DS1302_CMD_CTL_MODULE:U1|isDone         ;
; 0.267  ; 0.487        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; DS1302_MODULE:U3|DS1302_CMD_CTL_MODULE:U1|rAddr[0]       ;
; 0.267  ; 0.487        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; DS1302_MODULE:U3|DS1302_CMD_CTL_MODULE:U1|rAddr[1]       ;
; 0.267  ; 0.487        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; DS1302_MODULE:U3|DS1302_CMD_CTL_MODULE:U1|rAddr[2]       ;
; 0.267  ; 0.487        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; DS1302_MODULE:U3|DS1302_CMD_CTL_MODULE:U1|rAddr[3]       ;
; 0.267  ; 0.487        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; DS1302_MODULE:U3|DS1302_CMD_CTL_MODULE:U1|rAddr[7]       ;
; 0.267  ; 0.487        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; DS1302_MODULE:U3|DS1302_CMD_CTL_MODULE:U1|state_index[0] ;
; 0.267  ; 0.487        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; DS1302_MODULE:U3|DS1302_CMD_CTL_MODULE:U1|state_index[1] ;
; 0.267  ; 0.487        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; isStart[0]                                               ;
; 0.267  ; 0.487        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; isStart[4]                                               ;
; 0.267  ; 0.487        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; isStart[5]                                               ;
; 0.267  ; 0.487        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; isStart[6]                                               ;
; 0.267  ; 0.487        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; isStart[7]                                               ;
; 0.267  ; 0.487        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; rData[5]                                                 ;
; 0.267  ; 0.487        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; rLED[1]                                                  ;
; 0.267  ; 0.487        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; state_index[0]                                           ;
; 0.267  ; 0.487        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; state_index[1]                                           ;
; 0.267  ; 0.487        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; state_index[2]                                           ;
; 0.268  ; 0.488        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; DS1302_MODULE:U3|DS1302_CMD_CTL_MODULE:U1|rData[1]       ;
; 0.268  ; 0.488        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; DS1302_MODULE:U3|DS1302_CMD_CTL_MODULE:U1|rData[4]       ;
; 0.268  ; 0.488        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; DS1302_MODULE:U3|DS1302_CMD_CTL_MODULE:U1|rData[5]       ;
; 0.268  ; 0.488        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; rData[1]                                                 ;
; 0.268  ; 0.488        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; rData[4]                                                 ;
; 0.269  ; 0.489        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; DS1302_MODULE:U3|DS1302_CMD_CTL_MODULE:U1|isStart[0]     ;
; 0.269  ; 0.489        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; DS1302_MODULE:U3|DS1302_CMD_CTL_MODULE:U1|isStart[1]     ;
; 0.269  ; 0.489        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|isDone               ;
; 0.269  ; 0.489        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rRST                 ;
; 0.323  ; 0.511        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; DS1302_MODULE:U3|DS1302_CMD_CTL_MODULE:U1|isDone         ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; SIO       ; CLK        ; 4.584 ; 4.705 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; SIO       ; CLK        ; -2.150 ; -2.411 ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; LED[*]    ; CLK        ; 11.046 ; 10.833 ; Rise       ; CLK             ;
;  LED[1]   ; CLK        ; 11.046 ; 10.833 ; Rise       ; CLK             ;
; RST       ; CLK        ; 8.376  ; 8.289  ; Rise       ; CLK             ;
; SCLK      ; CLK        ; 9.275  ; 9.247  ; Rise       ; CLK             ;
; SIO       ; CLK        ; 7.678  ; 7.464  ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; LED[*]    ; CLK        ; 10.650 ; 10.443 ; Rise       ; CLK             ;
;  LED[1]   ; CLK        ; 10.650 ; 10.443 ; Rise       ; CLK             ;
; RST       ; CLK        ; 8.084  ; 7.997  ; Rise       ; CLK             ;
; SCLK      ; CLK        ; 9.005  ; 8.980  ; Rise       ; CLK             ;
; SIO       ; CLK        ; 7.415  ; 7.205  ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Output Enable Times                                                   ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; SIO       ; CLK        ; 7.454 ; 7.284 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Output Enable Times                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; SIO       ; CLK        ; 7.172 ; 7.002 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; SIO       ; CLK        ; 7.217     ; 7.387     ; Rise       ; CLK             ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; SIO       ; CLK        ; 6.938     ; 7.108     ; Rise       ; CLK             ;
+-----------+------------+-----------+-----------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 223.41 MHz ; 223.41 MHz      ; CLK        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; CLK   ; -3.476 ; -103.017          ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; CLK   ; 0.403 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; CLK   ; -3.000 ; -75.863                         ;
+-------+--------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLK'                                                                                                                                                        ;
+--------+------------------------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                            ; To Node                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.476 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[1]   ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rSIO           ; CLK          ; CLK         ; 1.000        ; -0.071     ; 4.407      ;
; -3.452 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rData[5]         ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rSIO           ; CLK          ; CLK         ; 1.000        ; -0.069     ; 4.385      ;
; -3.364 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[3]   ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rSIO           ; CLK          ; CLK         ; 1.000        ; -0.071     ; 4.295      ;
; -3.335 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rData[4]         ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rSIO           ; CLK          ; CLK         ; 1.000        ; -0.071     ; 4.266      ;
; -3.330 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|Count1[1]        ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rSIO           ; CLK          ; CLK         ; 1.000        ; -0.069     ; 4.263      ;
; -3.315 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rData[2]         ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rSIO           ; CLK          ; CLK         ; 1.000        ; -0.069     ; 4.248      ;
; -3.267 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[2]   ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rSIO           ; CLK          ; CLK         ; 1.000        ; -0.071     ; 4.198      ;
; -3.249 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rData[1]         ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rSIO           ; CLK          ; CLK         ; 1.000        ; -0.071     ; 4.180      ;
; -3.246 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|Count1[2]        ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rSIO           ; CLK          ; CLK         ; 1.000        ; -0.069     ; 4.179      ;
; -3.232 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|Count1[0]        ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rSIO           ; CLK          ; CLK         ; 1.000        ; -0.069     ; 4.165      ;
; -3.173 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rData[6]         ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rSIO           ; CLK          ; CLK         ; 1.000        ; -0.071     ; 4.104      ;
; -3.159 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[1]   ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rData[5]       ; CLK          ; CLK         ; 1.000        ; -0.072     ; 4.089      ;
; -3.156 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[1]   ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rData[6]       ; CLK          ; CLK         ; 1.000        ; -0.070     ; 4.088      ;
; -3.154 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[1]   ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rData[1]       ; CLK          ; CLK         ; 1.000        ; -0.071     ; 4.085      ;
; -3.118 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[1]   ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[2] ; CLK          ; CLK         ; 1.000        ; -0.070     ; 4.050      ;
; -3.118 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[1]   ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[5] ; CLK          ; CLK         ; 1.000        ; -0.070     ; 4.050      ;
; -3.118 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[1]   ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[4] ; CLK          ; CLK         ; 1.000        ; -0.070     ; 4.050      ;
; -3.118 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[1]   ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[0] ; CLK          ; CLK         ; 1.000        ; -0.070     ; 4.050      ;
; -3.118 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[1]   ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[1] ; CLK          ; CLK         ; 1.000        ; -0.070     ; 4.050      ;
; -3.102 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rData[0]         ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rSIO           ; CLK          ; CLK         ; 1.000        ; -0.071     ; 4.033      ;
; -3.090 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[1]   ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rData[2]       ; CLK          ; CLK         ; 1.000        ; -0.072     ; 4.020      ;
; -3.089 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rData[3]         ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rSIO           ; CLK          ; CLK         ; 1.000        ; -0.069     ; 4.022      ;
; -3.083 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[5]   ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rData[5]       ; CLK          ; CLK         ; 1.000        ; -0.072     ; 4.013      ;
; -3.037 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[0]   ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rData[5]       ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.967      ;
; -3.034 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|Count1[3]        ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rSIO           ; CLK          ; CLK         ; 1.000        ; -0.069     ; 3.967      ;
; -3.027 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|Count1[4]        ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rSIO           ; CLK          ; CLK         ; 1.000        ; -0.069     ; 3.960      ;
; -3.004 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[1]   ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rData[0]       ; CLK          ; CLK         ; 1.000        ; -0.071     ; 3.935      ;
; -2.960 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[3]   ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rData[5]       ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.890      ;
; -2.957 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[3]   ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rData[6]       ; CLK          ; CLK         ; 1.000        ; -0.070     ; 3.889      ;
; -2.955 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[3]   ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rData[1]       ; CLK          ; CLK         ; 1.000        ; -0.071     ; 3.886      ;
; -2.930 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[0]   ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rData[6]       ; CLK          ; CLK         ; 1.000        ; -0.070     ; 3.862      ;
; -2.927 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|Count1[1]        ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rData[6]       ; CLK          ; CLK         ; 1.000        ; -0.068     ; 3.861      ;
; -2.926 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[1]   ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rSCLK          ; CLK          ; CLK         ; 1.000        ; -0.071     ; 3.857      ;
; -2.919 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[3]   ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[2] ; CLK          ; CLK         ; 1.000        ; -0.070     ; 3.851      ;
; -2.919 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[3]   ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[5] ; CLK          ; CLK         ; 1.000        ; -0.070     ; 3.851      ;
; -2.919 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[3]   ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[4] ; CLK          ; CLK         ; 1.000        ; -0.070     ; 3.851      ;
; -2.919 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[3]   ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[0] ; CLK          ; CLK         ; 1.000        ; -0.070     ; 3.851      ;
; -2.919 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[3]   ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[1] ; CLK          ; CLK         ; 1.000        ; -0.070     ; 3.851      ;
; -2.901 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[1]   ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rData[4]       ; CLK          ; CLK         ; 1.000        ; -0.070     ; 3.833      ;
; -2.891 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[3]   ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rData[2]       ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.821      ;
; -2.880 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[1]   ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[3] ; CLK          ; CLK         ; 1.000        ; -0.070     ; 3.812      ;
; -2.855 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rData[7]         ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rSIO           ; CLK          ; CLK         ; 1.000        ; -0.071     ; 3.786      ;
; -2.853 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[1]   ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rData[3]       ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.783      ;
; -2.843 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|Count1[2]        ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rData[6]       ; CLK          ; CLK         ; 1.000        ; -0.068     ; 3.777      ;
; -2.834 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[2]   ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rData[5]       ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.764      ;
; -2.831 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[1]   ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rData[7]       ; CLK          ; CLK         ; 1.000        ; -0.071     ; 3.762      ;
; -2.831 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[2]   ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rData[6]       ; CLK          ; CLK         ; 1.000        ; -0.070     ; 3.763      ;
; -2.829 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[4]   ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rData[5]       ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.759      ;
; -2.829 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[2]   ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rData[1]       ; CLK          ; CLK         ; 1.000        ; -0.071     ; 3.760      ;
; -2.829 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|Count1[0]        ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rData[6]       ; CLK          ; CLK         ; 1.000        ; -0.068     ; 3.763      ;
; -2.805 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[3]   ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rData[0]       ; CLK          ; CLK         ; 1.000        ; -0.071     ; 3.736      ;
; -2.800 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[0]   ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rData[1]       ; CLK          ; CLK         ; 1.000        ; -0.071     ; 3.731      ;
; -2.793 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[2]   ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[2] ; CLK          ; CLK         ; 1.000        ; -0.070     ; 3.725      ;
; -2.793 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[2]   ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[5] ; CLK          ; CLK         ; 1.000        ; -0.070     ; 3.725      ;
; -2.793 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[2]   ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[4] ; CLK          ; CLK         ; 1.000        ; -0.070     ; 3.725      ;
; -2.793 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[2]   ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[0] ; CLK          ; CLK         ; 1.000        ; -0.070     ; 3.725      ;
; -2.793 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[2]   ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[1] ; CLK          ; CLK         ; 1.000        ; -0.070     ; 3.725      ;
; -2.778 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|Count1[1]        ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rSCLK          ; CLK          ; CLK         ; 1.000        ; -0.069     ; 3.711      ;
; -2.776 ; DS1302_MODULE:U3|DS1302_CMD_CTL_MODULE:U1|isStart[1] ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rData[5]       ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.705      ;
; -2.765 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[2]   ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rData[2]       ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.695      ;
; -2.749 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|Count1[1]        ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rData[1]       ; CLK          ; CLK         ; 1.000        ; -0.069     ; 3.682      ;
; -2.727 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[3]   ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rSCLK          ; CLK          ; CLK         ; 1.000        ; -0.071     ; 3.658      ;
; -2.702 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[3]   ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rData[4]       ; CLK          ; CLK         ; 1.000        ; -0.070     ; 3.634      ;
; -2.694 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[4]   ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rData[6]       ; CLK          ; CLK         ; 1.000        ; -0.070     ; 3.626      ;
; -2.694 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|Count1[2]        ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rSCLK          ; CLK          ; CLK         ; 1.000        ; -0.069     ; 3.627      ;
; -2.692 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[4]   ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rData[1]       ; CLK          ; CLK         ; 1.000        ; -0.071     ; 3.623      ;
; -2.681 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[3]   ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[3] ; CLK          ; CLK         ; 1.000        ; -0.070     ; 3.613      ;
; -2.680 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|Count1[0]        ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rSCLK          ; CLK          ; CLK         ; 1.000        ; -0.069     ; 3.613      ;
; -2.679 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[2]   ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rData[0]       ; CLK          ; CLK         ; 1.000        ; -0.071     ; 3.610      ;
; -2.665 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|Count1[2]        ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rData[1]       ; CLK          ; CLK         ; 1.000        ; -0.069     ; 3.598      ;
; -2.654 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[3]   ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rData[3]       ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.584      ;
; -2.651 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|Count1[0]        ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rData[1]       ; CLK          ; CLK         ; 1.000        ; -0.069     ; 3.584      ;
; -2.637 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[0]   ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rData[7]       ; CLK          ; CLK         ; 1.000        ; -0.071     ; 3.568      ;
; -2.635 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[0]   ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[3] ; CLK          ; CLK         ; 1.000        ; -0.070     ; 3.567      ;
; -2.632 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[3]   ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rData[7]       ; CLK          ; CLK         ; 1.000        ; -0.071     ; 3.563      ;
; -2.631 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|Count1[3]        ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rData[6]       ; CLK          ; CLK         ; 1.000        ; -0.068     ; 3.565      ;
; -2.628 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[4]   ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rData[2]       ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.558      ;
; -2.617 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|Count1[1]        ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[2] ; CLK          ; CLK         ; 1.000        ; -0.068     ; 3.551      ;
; -2.617 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|Count1[1]        ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[5] ; CLK          ; CLK         ; 1.000        ; -0.068     ; 3.551      ;
; -2.617 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|Count1[1]        ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[4] ; CLK          ; CLK         ; 1.000        ; -0.068     ; 3.551      ;
; -2.617 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|Count1[1]        ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[0] ; CLK          ; CLK         ; 1.000        ; -0.068     ; 3.551      ;
; -2.617 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|Count1[1]        ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[1] ; CLK          ; CLK         ; 1.000        ; -0.068     ; 3.551      ;
; -2.613 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[0]   ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[0] ; CLK          ; CLK         ; 1.000        ; -0.070     ; 3.545      ;
; -2.601 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[2]   ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rSCLK          ; CLK          ; CLK         ; 1.000        ; -0.071     ; 3.532      ;
; -2.596 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[0]   ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rSIO           ; CLK          ; CLK         ; 1.000        ; -0.071     ; 3.527      ;
; -2.588 ; DS1302_MODULE:U3|DS1302_CMD_CTL_MODULE:U1|rData[5]   ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rData[5]       ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.517      ;
; -2.586 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|Count1[1]        ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rData[7]       ; CLK          ; CLK         ; 1.000        ; -0.069     ; 3.519      ;
; -2.576 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[2]   ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rData[4]       ; CLK          ; CLK         ; 1.000        ; -0.070     ; 3.508      ;
; -2.565 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[5]   ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[0] ; CLK          ; CLK         ; 1.000        ; -0.070     ; 3.497      ;
; -2.555 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[2]   ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[3] ; CLK          ; CLK         ; 1.000        ; -0.070     ; 3.487      ;
; -2.549 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[0]   ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rData[4]       ; CLK          ; CLK         ; 1.000        ; -0.070     ; 3.481      ;
; -2.545 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rData[5]         ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rData[5]       ; CLK          ; CLK         ; 1.000        ; -0.070     ; 3.477      ;
; -2.542 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[4]   ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rData[0]       ; CLK          ; CLK         ; 1.000        ; -0.071     ; 3.473      ;
; -2.534 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[5]   ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[2] ; CLK          ; CLK         ; 1.000        ; -0.070     ; 3.466      ;
; -2.534 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[5]   ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[5] ; CLK          ; CLK         ; 1.000        ; -0.070     ; 3.466      ;
; -2.534 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[5]   ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[4] ; CLK          ; CLK         ; 1.000        ; -0.070     ; 3.466      ;
; -2.534 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[5]   ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[1] ; CLK          ; CLK         ; 1.000        ; -0.070     ; 3.466      ;
; -2.533 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|Count1[2]        ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[2] ; CLK          ; CLK         ; 1.000        ; -0.068     ; 3.467      ;
; -2.533 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|Count1[2]        ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[5] ; CLK          ; CLK         ; 1.000        ; -0.068     ; 3.467      ;
; -2.533 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|Count1[2]        ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[4] ; CLK          ; CLK         ; 1.000        ; -0.068     ; 3.467      ;
+--------+------------------------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLK'                                                                                                                                                                  ;
+-------+----------------------------------------------------------+----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                ; To Node                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------+----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.403 ; state_index[0]                                           ; state_index[0]                                           ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; state_index[1]                                           ; state_index[1]                                           ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; state_index[2]                                           ; state_index[2]                                           ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; rData[5]                                                 ; rData[5]                                                 ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rData[1]             ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rData[1]             ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rSIO                 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rSIO                 ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|isOut                ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|isOut                ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rSCLK                ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rSCLK                ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; rLED[1]                                                  ; rLED[1]                                                  ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.669      ;
; 0.404 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[3]       ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[3]       ; CLK          ; CLK         ; 0.000        ; 0.070      ; 0.669      ;
; 0.404 ; DS1302_MODULE:U3|DS1302_CMD_CTL_MODULE:U1|isDone         ; DS1302_MODULE:U3|DS1302_CMD_CTL_MODULE:U1|isDone         ; CLK          ; CLK         ; 0.000        ; 0.070      ; 0.669      ;
; 0.404 ; DS1302_MODULE:U3|DS1302_CMD_CTL_MODULE:U1|state_index[1] ; DS1302_MODULE:U3|DS1302_CMD_CTL_MODULE:U1|state_index[1] ; CLK          ; CLK         ; 0.000        ; 0.070      ; 0.669      ;
; 0.404 ; DS1302_MODULE:U3|DS1302_CMD_CTL_MODULE:U1|state_index[0] ; DS1302_MODULE:U3|DS1302_CMD_CTL_MODULE:U1|state_index[0] ; CLK          ; CLK         ; 0.000        ; 0.070      ; 0.669      ;
; 0.404 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|isDone               ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|isDone               ; CLK          ; CLK         ; 0.000        ; 0.070      ; 0.669      ;
; 0.404 ; DS1302_MODULE:U3|DS1302_CMD_CTL_MODULE:U1|isStart[1]     ; DS1302_MODULE:U3|DS1302_CMD_CTL_MODULE:U1|isStart[1]     ; CLK          ; CLK         ; 0.000        ; 0.070      ; 0.669      ;
; 0.404 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rData[4]             ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rData[4]             ; CLK          ; CLK         ; 0.000        ; 0.070      ; 0.669      ;
; 0.404 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rData[6]             ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rData[6]             ; CLK          ; CLK         ; 0.000        ; 0.070      ; 0.669      ;
; 0.404 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rRST                 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rRST                 ; CLK          ; CLK         ; 0.000        ; 0.070      ; 0.669      ;
; 0.472 ; DS1302_MODULE:U3|DS1302_CMD_CTL_MODULE:U1|state_index[0] ; DS1302_MODULE:U3|DS1302_CMD_CTL_MODULE:U1|state_index[1] ; CLK          ; CLK         ; 0.000        ; 0.070      ; 0.737      ;
; 0.517 ; state_index[2]                                           ; isStart[7]                                               ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.783      ;
; 0.517 ; state_index[2]                                           ; isStart[5]                                               ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.783      ;
; 0.519 ; state_index[2]                                           ; isStart[4]                                               ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.785      ;
; 0.519 ; state_index[2]                                           ; rData[5]                                                 ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.785      ;
; 0.522 ; state_index[2]                                           ; isStart[6]                                               ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.788      ;
; 0.524 ; state_index[2]                                           ; state_index[1]                                           ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.790      ;
; 0.545 ; state_index[1]                                           ; state_index[2]                                           ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.811      ;
; 0.547 ; state_index[2]                                           ; isStart[0]                                               ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.813      ;
; 0.602 ; rData[1]                                                 ; DS1302_MODULE:U3|DS1302_CMD_CTL_MODULE:U1|rData[1]       ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.868      ;
; 0.666 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|isDone               ; DS1302_MODULE:U3|DS1302_CMD_CTL_MODULE:U1|isStart[1]     ; CLK          ; CLK         ; 0.000        ; 0.070      ; 0.931      ;
; 0.700 ; isStart[6]                                               ; DS1302_MODULE:U3|DS1302_CMD_CTL_MODULE:U1|rAddr[1]       ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.966      ;
; 0.706 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[1]       ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[1]       ; CLK          ; CLK         ; 0.000        ; 0.070      ; 0.971      ;
; 0.709 ; state_index[2]                                           ; rData[4]                                                 ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.975      ;
; 0.713 ; isStart[7]                                               ; DS1302_MODULE:U3|DS1302_CMD_CTL_MODULE:U1|rData[5]       ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.979      ;
; 0.714 ; state_index[2]                                           ; rData[1]                                                 ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.980      ;
; 0.715 ; isStart[7]                                               ; DS1302_MODULE:U3|DS1302_CMD_CTL_MODULE:U1|rData[1]       ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.981      ;
; 0.717 ; isStart[7]                                               ; DS1302_MODULE:U3|DS1302_CMD_CTL_MODULE:U1|rData[4]       ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.983      ;
; 0.723 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[5]       ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[5]       ; CLK          ; CLK         ; 0.000        ; 0.070      ; 0.988      ;
; 0.726 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|Count1[0]            ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|Count1[0]            ; CLK          ; CLK         ; 0.000        ; 0.070      ; 0.991      ;
; 0.740 ; rData[4]                                                 ; DS1302_MODULE:U3|DS1302_CMD_CTL_MODULE:U1|rData[4]       ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.006      ;
; 0.745 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|Count1[4]            ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|Count1[4]            ; CLK          ; CLK         ; 0.000        ; 0.070      ; 1.010      ;
; 0.745 ; DS1302_MODULE:U3|DS1302_CMD_CTL_MODULE:U1|state_index[1] ; DS1302_MODULE:U3|DS1302_CMD_CTL_MODULE:U1|isDone         ; CLK          ; CLK         ; 0.000        ; 0.070      ; 1.010      ;
; 0.781 ; state_index[0]                                           ; state_index[2]                                           ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.047      ;
; 0.785 ; rData[5]                                                 ; DS1302_MODULE:U3|DS1302_CMD_CTL_MODULE:U1|rData[5]       ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.051      ;
; 0.814 ; DS1302_MODULE:U3|DS1302_CMD_CTL_MODULE:U1|state_index[0] ; DS1302_MODULE:U3|DS1302_CMD_CTL_MODULE:U1|isDone         ; CLK          ; CLK         ; 0.000        ; 0.070      ; 1.079      ;
; 0.820 ; isStart[5]                                               ; DS1302_MODULE:U3|DS1302_CMD_CTL_MODULE:U1|rAddr[7]       ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.086      ;
; 0.820 ; state_index[1]                                           ; isStart[4]                                               ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.086      ;
; 0.826 ; state_index[0]                                           ; state_index[1]                                           ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.092      ;
; 0.832 ; state_index[0]                                           ; isStart[4]                                               ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.098      ;
; 0.844 ; state_index[1]                                           ; isStart[5]                                               ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.110      ;
; 0.855 ; state_index[0]                                           ; isStart[6]                                               ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.121      ;
; 0.856 ; state_index[0]                                           ; rData[1]                                                 ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.122      ;
; 0.859 ; state_index[1]                                           ; isStart[6]                                               ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.125      ;
; 0.861 ; state_index[1]                                           ; isStart[7]                                               ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.127      ;
; 0.861 ; state_index[0]                                           ; rData[4]                                                 ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.127      ;
; 0.867 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|Count1[1]            ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|Count1[1]            ; CLK          ; CLK         ; 0.000        ; 0.070      ; 1.132      ;
; 0.867 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|Count1[2]            ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|Count1[2]            ; CLK          ; CLK         ; 0.000        ; 0.070      ; 1.132      ;
; 0.872 ; isStart[7]                                               ; DS1302_MODULE:U3|DS1302_CMD_CTL_MODULE:U1|rAddr[2]       ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.138      ;
; 0.873 ; isStart[0]                                               ; DS1302_MODULE:U3|DS1302_CMD_CTL_MODULE:U1|isStart[0]     ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.139      ;
; 0.873 ; DS1302_MODULE:U3|DS1302_CMD_CTL_MODULE:U1|rData[1]       ; rLED[1]                                                  ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.139      ;
; 0.877 ; state_index[0]                                           ; isStart[5]                                               ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.143      ;
; 0.878 ; state_index[0]                                           ; isStart[7]                                               ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.144      ;
; 0.879 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|Count1[3]            ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|Count1[3]            ; CLK          ; CLK         ; 0.000        ; 0.070      ; 1.144      ;
; 0.880 ; isStart[7]                                               ; DS1302_MODULE:U3|DS1302_CMD_CTL_MODULE:U1|rAddr[1]       ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.146      ;
; 0.901 ; DS1302_MODULE:U3|DS1302_CMD_CTL_MODULE:U1|isDone         ; isStart[5]                                               ; CLK          ; CLK         ; 0.000        ; 0.070      ; 1.166      ;
; 0.902 ; DS1302_MODULE:U3|DS1302_CMD_CTL_MODULE:U1|isDone         ; isStart[7]                                               ; CLK          ; CLK         ; 0.000        ; 0.070      ; 1.167      ;
; 0.903 ; state_index[2]                                           ; rLED[1]                                                  ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.169      ;
; 0.903 ; DS1302_MODULE:U3|DS1302_CMD_CTL_MODULE:U1|isDone         ; isStart[4]                                               ; CLK          ; CLK         ; 0.000        ; 0.070      ; 1.168      ;
; 0.905 ; DS1302_MODULE:U3|DS1302_CMD_CTL_MODULE:U1|isDone         ; isStart[6]                                               ; CLK          ; CLK         ; 0.000        ; 0.070      ; 1.170      ;
; 0.911 ; isStart[6]                                               ; DS1302_MODULE:U3|DS1302_CMD_CTL_MODULE:U1|rAddr[2]       ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.177      ;
; 0.918 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[0]       ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[0]       ; CLK          ; CLK         ; 0.000        ; 0.070      ; 1.183      ;
; 0.926 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[2]       ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[2]       ; CLK          ; CLK         ; 0.000        ; 0.070      ; 1.191      ;
; 0.929 ; state_index[1]                                           ; rData[5]                                                 ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.195      ;
; 0.931 ; isStart[4]                                               ; DS1302_MODULE:U3|DS1302_CMD_CTL_MODULE:U1|rAddr[7]       ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.197      ;
; 0.935 ; isStart[7]                                               ; DS1302_MODULE:U3|DS1302_CMD_CTL_MODULE:U1|rAddr[3]       ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.201      ;
; 0.945 ; state_index[2]                                           ; state_index[0]                                           ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.211      ;
; 0.987 ; isStart[5]                                               ; DS1302_MODULE:U3|DS1302_CMD_CTL_MODULE:U1|rAddr[1]       ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.253      ;
; 1.000 ; DS1302_MODULE:U3|DS1302_CMD_CTL_MODULE:U1|isDone         ; state_index[0]                                           ; CLK          ; CLK         ; 0.000        ; 0.070      ; 1.265      ;
; 1.002 ; state_index[1]                                           ; rData[4]                                                 ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.268      ;
; 1.007 ; isStart[0]                                               ; DS1302_MODULE:U3|DS1302_CMD_CTL_MODULE:U1|state_index[1] ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.273      ;
; 1.008 ; isStart[0]                                               ; DS1302_MODULE:U3|DS1302_CMD_CTL_MODULE:U1|state_index[0] ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.274      ;
; 1.011 ; state_index[1]                                           ; rData[1]                                                 ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.277      ;
; 1.013 ; DS1302_MODULE:U3|DS1302_CMD_CTL_MODULE:U1|isDone         ; state_index[2]                                           ; CLK          ; CLK         ; 0.000        ; 0.070      ; 1.278      ;
; 1.021 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|Count1[0]            ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|Count1[1]            ; CLK          ; CLK         ; 0.000        ; 0.070      ; 1.286      ;
; 1.022 ; state_index[1]                                           ; isStart[0]                                               ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.288      ;
; 1.034 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rData[2]             ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rData[2]             ; CLK          ; CLK         ; 0.000        ; 0.070      ; 1.299      ;
; 1.034 ; DS1302_MODULE:U3|DS1302_CMD_CTL_MODULE:U1|isDone         ; rData[5]                                                 ; CLK          ; CLK         ; 0.000        ; 0.070      ; 1.299      ;
; 1.036 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rData[5]             ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rData[5]             ; CLK          ; CLK         ; 0.000        ; 0.070      ; 1.301      ;
; 1.036 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|Count1[0]            ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|Count1[2]            ; CLK          ; CLK         ; 0.000        ; 0.070      ; 1.301      ;
; 1.038 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|isDone               ; DS1302_MODULE:U3|DS1302_CMD_CTL_MODULE:U1|isStart[0]     ; CLK          ; CLK         ; 0.000        ; 0.070      ; 1.303      ;
; 1.048 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[1]       ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rRST                 ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.314      ;
; 1.083 ; isStart[0]                                               ; DS1302_MODULE:U3|DS1302_CMD_CTL_MODULE:U1|rAddr[7]       ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.349      ;
; 1.086 ; DS1302_MODULE:U3|DS1302_CMD_CTL_MODULE:U1|isDone         ; state_index[1]                                           ; CLK          ; CLK         ; 0.000        ; 0.070      ; 1.351      ;
; 1.089 ; DS1302_MODULE:U3|DS1302_CMD_CTL_MODULE:U1|state_index[1] ; DS1302_MODULE:U3|DS1302_CMD_CTL_MODULE:U1|state_index[0] ; CLK          ; CLK         ; 0.000        ; 0.070      ; 1.354      ;
; 1.128 ; state_index[1]                                           ; rLED[1]                                                  ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.394      ;
; 1.137 ; state_index[0]                                           ; rLED[1]                                                  ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.403      ;
; 1.143 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|Count1[0]            ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|Count1[3]            ; CLK          ; CLK         ; 0.000        ; 0.070      ; 1.408      ;
; 1.158 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|Count1[0]            ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|Count1[4]            ; CLK          ; CLK         ; 0.000        ; 0.070      ; 1.423      ;
; 1.163 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|Count1[2]            ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|Count1[3]            ; CLK          ; CLK         ; 0.000        ; 0.070      ; 1.428      ;
; 1.174 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[5]       ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rData[6]             ; CLK          ; CLK         ; 0.000        ; 0.070      ; 1.439      ;
; 1.204 ; DS1302_MODULE:U3|DS1302_CMD_CTL_MODULE:U1|state_index[0] ; DS1302_MODULE:U3|DS1302_CMD_CTL_MODULE:U1|isStart[1]     ; CLK          ; CLK         ; 0.000        ; 0.070      ; 1.469      ;
+-------+----------------------------------------------------------+----------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'CLK'                                                                                           ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                   ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; CLK   ; Rise       ; CLK                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; DS1302_MODULE:U3|DS1302_CMD_CTL_MODULE:U1|isDone         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; DS1302_MODULE:U3|DS1302_CMD_CTL_MODULE:U1|isStart[0]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; DS1302_MODULE:U3|DS1302_CMD_CTL_MODULE:U1|isStart[1]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; DS1302_MODULE:U3|DS1302_CMD_CTL_MODULE:U1|rAddr[0]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; DS1302_MODULE:U3|DS1302_CMD_CTL_MODULE:U1|rAddr[1]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; DS1302_MODULE:U3|DS1302_CMD_CTL_MODULE:U1|rAddr[2]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; DS1302_MODULE:U3|DS1302_CMD_CTL_MODULE:U1|rAddr[3]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; DS1302_MODULE:U3|DS1302_CMD_CTL_MODULE:U1|rAddr[7]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; DS1302_MODULE:U3|DS1302_CMD_CTL_MODULE:U1|rData[1]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; DS1302_MODULE:U3|DS1302_CMD_CTL_MODULE:U1|rData[4]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; DS1302_MODULE:U3|DS1302_CMD_CTL_MODULE:U1|rData[5]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; DS1302_MODULE:U3|DS1302_CMD_CTL_MODULE:U1|state_index[0] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; DS1302_MODULE:U3|DS1302_CMD_CTL_MODULE:U1|state_index[1] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|Count1[0]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|Count1[1]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|Count1[2]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|Count1[3]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|Count1[4]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|isDone               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|isOut                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rData[0]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rData[1]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rData[2]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rData[3]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rData[4]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rData[5]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rData[6]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rData[7]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rRST                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rSCLK                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rSIO                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[0]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[1]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[2]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[3]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[4]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[5]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; isStart[0]                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; isStart[4]                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; isStart[5]                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; isStart[6]                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; isStart[7]                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; rData[1]                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; rData[4]                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; rData[5]                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; rLED[1]                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; state_index[0]                                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; state_index[1]                                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; state_index[2]                                           ;
; 0.252  ; 0.468        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|isOut                ;
; 0.253  ; 0.469        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; DS1302_MODULE:U3|DS1302_CMD_CTL_MODULE:U1|isDone         ;
; 0.253  ; 0.469        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; DS1302_MODULE:U3|DS1302_CMD_CTL_MODULE:U1|rAddr[0]       ;
; 0.253  ; 0.469        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; DS1302_MODULE:U3|DS1302_CMD_CTL_MODULE:U1|rAddr[1]       ;
; 0.253  ; 0.469        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; DS1302_MODULE:U3|DS1302_CMD_CTL_MODULE:U1|rAddr[2]       ;
; 0.253  ; 0.469        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; DS1302_MODULE:U3|DS1302_CMD_CTL_MODULE:U1|rAddr[3]       ;
; 0.253  ; 0.469        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; DS1302_MODULE:U3|DS1302_CMD_CTL_MODULE:U1|rAddr[7]       ;
; 0.253  ; 0.469        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; DS1302_MODULE:U3|DS1302_CMD_CTL_MODULE:U1|rData[1]       ;
; 0.253  ; 0.469        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; DS1302_MODULE:U3|DS1302_CMD_CTL_MODULE:U1|rData[4]       ;
; 0.253  ; 0.469        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; DS1302_MODULE:U3|DS1302_CMD_CTL_MODULE:U1|rData[5]       ;
; 0.253  ; 0.469        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; DS1302_MODULE:U3|DS1302_CMD_CTL_MODULE:U1|state_index[0] ;
; 0.253  ; 0.469        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; DS1302_MODULE:U3|DS1302_CMD_CTL_MODULE:U1|state_index[1] ;
; 0.253  ; 0.469        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|Count1[0]            ;
; 0.253  ; 0.469        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|Count1[1]            ;
; 0.253  ; 0.469        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|Count1[2]            ;
; 0.253  ; 0.469        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|Count1[3]            ;
; 0.253  ; 0.469        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|Count1[4]            ;
; 0.253  ; 0.469        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rData[0]             ;
; 0.253  ; 0.469        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rData[1]             ;
; 0.253  ; 0.469        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rData[2]             ;
; 0.253  ; 0.469        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rData[3]             ;
; 0.253  ; 0.469        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rData[4]             ;
; 0.253  ; 0.469        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rData[5]             ;
; 0.253  ; 0.469        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rData[6]             ;
; 0.253  ; 0.469        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rData[7]             ;
; 0.253  ; 0.469        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rSCLK                ;
; 0.253  ; 0.469        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rSIO                 ;
; 0.253  ; 0.469        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[0]       ;
; 0.253  ; 0.469        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[1]       ;
; 0.253  ; 0.469        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[2]       ;
; 0.253  ; 0.469        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[3]       ;
; 0.253  ; 0.469        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[4]       ;
; 0.253  ; 0.469        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[5]       ;
; 0.253  ; 0.469        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; isStart[0]                                               ;
; 0.253  ; 0.469        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; isStart[4]                                               ;
; 0.253  ; 0.469        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; isStart[5]                                               ;
; 0.253  ; 0.469        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; isStart[6]                                               ;
; 0.253  ; 0.469        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; isStart[7]                                               ;
; 0.253  ; 0.469        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; rData[1]                                                 ;
; 0.253  ; 0.469        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; rData[4]                                                 ;
; 0.253  ; 0.469        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; rData[5]                                                 ;
; 0.253  ; 0.469        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; rLED[1]                                                  ;
; 0.253  ; 0.469        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; state_index[0]                                           ;
; 0.253  ; 0.469        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; state_index[1]                                           ;
; 0.253  ; 0.469        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; state_index[2]                                           ;
; 0.254  ; 0.470        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; DS1302_MODULE:U3|DS1302_CMD_CTL_MODULE:U1|isStart[0]     ;
; 0.254  ; 0.470        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; DS1302_MODULE:U3|DS1302_CMD_CTL_MODULE:U1|isStart[1]     ;
; 0.254  ; 0.470        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|isDone               ;
; 0.254  ; 0.470        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rRST                 ;
; 0.343  ; 0.527        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; isStart[0]                                               ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; SIO       ; CLK        ; 4.221 ; 4.095 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; SIO       ; CLK        ; -1.918 ; -2.023 ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+-----------+------------+--------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+-------+------------+-----------------+
; LED[*]    ; CLK        ; 10.254 ; 9.731 ; Rise       ; CLK             ;
;  LED[1]   ; CLK        ; 10.254 ; 9.731 ; Rise       ; CLK             ;
; RST       ; CLK        ; 7.693  ; 7.454 ; Rise       ; CLK             ;
; SCLK      ; CLK        ; 8.404  ; 8.244 ; Rise       ; CLK             ;
; SIO       ; CLK        ; 7.009  ; 6.728 ; Rise       ; CLK             ;
+-----------+------------+--------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; LED[*]    ; CLK        ; 9.868 ; 9.364 ; Rise       ; CLK             ;
;  LED[1]   ; CLK        ; 9.868 ; 9.364 ; Rise       ; CLK             ;
; RST       ; CLK        ; 7.406 ; 7.174 ; Rise       ; CLK             ;
; SCLK      ; CLK        ; 8.139 ; 7.986 ; Rise       ; CLK             ;
; SIO       ; CLK        ; 6.749 ; 6.475 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Output Enable Times                                                   ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; SIO       ; CLK        ; 6.772 ; 6.622 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Output Enable Times                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; SIO       ; CLK        ; 6.505 ; 6.355 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; SIO       ; CLK        ; 6.483     ; 6.633     ; Rise       ; CLK             ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; SIO       ; CLK        ; 6.221     ; 6.371     ; Rise       ; CLK             ;
+-----------+------------+-----------+-----------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; CLK   ; -0.990 ; -22.016           ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; CLK   ; 0.187 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; CLK   ; -3.000 ; -54.611                         ;
+-------+--------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLK'                                                                                                                                                        ;
+--------+------------------------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                            ; To Node                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.990 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[3]   ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rSIO           ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.942      ;
; -0.987 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rData[5]         ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rSIO           ; CLK          ; CLK         ; 1.000        ; -0.034     ; 1.940      ;
; -0.962 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[1]   ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rSIO           ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.914      ;
; -0.959 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rData[4]         ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rSIO           ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.910      ;
; -0.958 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rData[1]         ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rSIO           ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.910      ;
; -0.951 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|Count1[1]        ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rSIO           ; CLK          ; CLK         ; 1.000        ; -0.034     ; 1.904      ;
; -0.936 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rData[2]         ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rSIO           ; CLK          ; CLK         ; 1.000        ; -0.034     ; 1.889      ;
; -0.934 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[2]   ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rSIO           ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.886      ;
; -0.930 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|Count1[2]        ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rSIO           ; CLK          ; CLK         ; 1.000        ; -0.034     ; 1.883      ;
; -0.927 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[1]   ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rData[5]       ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.878      ;
; -0.919 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|Count1[0]        ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rSIO           ; CLK          ; CLK         ; 1.000        ; -0.034     ; 1.872      ;
; -0.910 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rData[3]         ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rSIO           ; CLK          ; CLK         ; 1.000        ; -0.034     ; 1.863      ;
; -0.907 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[1]   ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rData[2]       ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.858      ;
; -0.896 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[5]   ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rData[5]       ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.847      ;
; -0.891 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[1]   ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rData[6]       ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.843      ;
; -0.880 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[1]   ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rData[1]       ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.832      ;
; -0.877 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rData[0]         ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rSIO           ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.829      ;
; -0.873 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rData[6]         ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rSIO           ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.824      ;
; -0.861 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[1]   ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rData[0]       ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.813      ;
; -0.845 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|Count1[4]        ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rSIO           ; CLK          ; CLK         ; 1.000        ; -0.034     ; 1.798      ;
; -0.836 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[1]   ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[2] ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.788      ;
; -0.836 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[1]   ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[5] ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.788      ;
; -0.836 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[1]   ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[4] ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.788      ;
; -0.836 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[1]   ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[0] ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.788      ;
; -0.836 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[1]   ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[1] ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.788      ;
; -0.826 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[0]   ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rData[5]       ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.777      ;
; -0.813 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[3]   ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rData[5]       ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.764      ;
; -0.803 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[1]   ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rData[4]       ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.755      ;
; -0.793 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[3]   ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rData[2]       ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.744      ;
; -0.792 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[1]   ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rSCLK          ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.744      ;
; -0.792 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[0]   ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rData[6]       ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.744      ;
; -0.785 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|Count1[1]        ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rData[6]       ; CLK          ; CLK         ; 1.000        ; -0.034     ; 1.738      ;
; -0.784 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rData[7]         ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rSIO           ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.736      ;
; -0.777 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[3]   ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rData[6]       ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.729      ;
; -0.777 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[0]   ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rData[1]       ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.729      ;
; -0.773 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[3]   ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[1] ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.725      ;
; -0.772 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|Count1[3]        ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rSIO           ; CLK          ; CLK         ; 1.000        ; -0.034     ; 1.725      ;
; -0.766 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[3]   ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rData[1]       ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.718      ;
; -0.764 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|Count1[2]        ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rData[6]       ; CLK          ; CLK         ; 1.000        ; -0.034     ; 1.717      ;
; -0.760 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[1]   ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rData[3]       ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.711      ;
; -0.755 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[2]   ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rData[5]       ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.706      ;
; -0.753 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[1]   ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rData[7]       ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.705      ;
; -0.753 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|Count1[0]        ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rData[6]       ; CLK          ; CLK         ; 1.000        ; -0.034     ; 1.706      ;
; -0.748 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[1]   ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[3] ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.700      ;
; -0.747 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[3]   ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rData[0]       ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.699      ;
; -0.741 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[4]   ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rData[5]       ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.692      ;
; -0.735 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[2]   ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rData[2]       ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.686      ;
; -0.732 ; DS1302_MODULE:U3|DS1302_CMD_CTL_MODULE:U1|isStart[1] ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rData[5]       ; CLK          ; CLK         ; 1.000        ; -0.038     ; 1.681      ;
; -0.722 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[3]   ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[2] ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.674      ;
; -0.722 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[3]   ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[5] ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.674      ;
; -0.722 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[3]   ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[4] ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.674      ;
; -0.722 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[3]   ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[0] ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.674      ;
; -0.722 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|Count1[1]        ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rSCLK          ; CLK          ; CLK         ; 1.000        ; -0.034     ; 1.675      ;
; -0.719 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[2]   ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rData[6]       ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.671      ;
; -0.718 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|Count1[1]        ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rData[1]       ; CLK          ; CLK         ; 1.000        ; -0.034     ; 1.671      ;
; -0.715 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[0]   ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rData[7]       ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.667      ;
; -0.708 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[2]   ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rData[1]       ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.660      ;
; -0.703 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[0]   ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rData[4]       ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.655      ;
; -0.701 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|Count1[2]        ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rSCLK          ; CLK          ; CLK         ; 1.000        ; -0.034     ; 1.654      ;
; -0.697 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|Count1[2]        ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rData[1]       ; CLK          ; CLK         ; 1.000        ; -0.034     ; 1.650      ;
; -0.691 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[0]   ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[0] ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.643      ;
; -0.690 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|Count1[0]        ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rSCLK          ; CLK          ; CLK         ; 1.000        ; -0.034     ; 1.643      ;
; -0.689 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[2]   ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rData[0]       ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.641      ;
; -0.689 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[3]   ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rData[4]       ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.641      ;
; -0.686 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|Count1[0]        ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rData[1]       ; CLK          ; CLK         ; 1.000        ; -0.034     ; 1.639      ;
; -0.683 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[4]   ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rData[1]       ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.635      ;
; -0.679 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[2]   ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[1] ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.631      ;
; -0.678 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[3]   ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rSCLK          ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.630      ;
; -0.667 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[4]   ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rData[2]       ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.618      ;
; -0.664 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[0]   ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rData[0]       ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.616      ;
; -0.664 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[2]   ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[2] ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.616      ;
; -0.664 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[2]   ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[5] ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.616      ;
; -0.664 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[2]   ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[4] ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.616      ;
; -0.664 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[2]   ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[0] ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.616      ;
; -0.661 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[0]   ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rSIO           ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.613      ;
; -0.656 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|Count1[1]        ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rData[7]       ; CLK          ; CLK         ; 1.000        ; -0.034     ; 1.609      ;
; -0.651 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[4]   ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rData[6]       ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.603      ;
; -0.648 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[0]   ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[3] ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.600      ;
; -0.646 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[3]   ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rData[3]       ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.597      ;
; -0.646 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|Count1[1]        ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rData[4]       ; CLK          ; CLK         ; 1.000        ; -0.034     ; 1.599      ;
; -0.642 ; DS1302_MODULE:U3|DS1302_CMD_CTL_MODULE:U1|rData[5]   ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rData[5]       ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.592      ;
; -0.639 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[3]   ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rData[7]       ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.591      ;
; -0.635 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|Count1[2]        ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rData[7]       ; CLK          ; CLK         ; 1.000        ; -0.034     ; 1.588      ;
; -0.634 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[5]   ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[0] ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.586      ;
; -0.634 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[3]   ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[3] ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.586      ;
; -0.631 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[5]   ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rData[4]       ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.583      ;
; -0.631 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[2]   ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rData[4]       ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.583      ;
; -0.625 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rData[5]         ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rData[5]       ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.577      ;
; -0.625 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|Count1[2]        ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rData[4]       ; CLK          ; CLK         ; 1.000        ; -0.034     ; 1.578      ;
; -0.624 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|Count1[0]        ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rData[7]       ; CLK          ; CLK         ; 1.000        ; -0.034     ; 1.577      ;
; -0.622 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[5]   ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rData[2]       ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.573      ;
; -0.621 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[4]   ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rData[0]       ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.573      ;
; -0.621 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[2]   ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rSCLK          ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.573      ;
; -0.619 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|Count1[1]        ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[2] ; CLK          ; CLK         ; 1.000        ; -0.034     ; 1.572      ;
; -0.619 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|Count1[1]        ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[5] ; CLK          ; CLK         ; 1.000        ; -0.034     ; 1.572      ;
; -0.619 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|Count1[1]        ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[4] ; CLK          ; CLK         ; 1.000        ; -0.034     ; 1.572      ;
; -0.619 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|Count1[1]        ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[0] ; CLK          ; CLK         ; 1.000        ; -0.034     ; 1.572      ;
; -0.619 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|Count1[1]        ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[1] ; CLK          ; CLK         ; 1.000        ; -0.034     ; 1.572      ;
; -0.617 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[5]   ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[2] ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.569      ;
; -0.617 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[5]   ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[5] ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.569      ;
+--------+------------------------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLK'                                                                                                                                                                  ;
+-------+----------------------------------------------------------+----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                ; To Node                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------+----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.187 ; DS1302_MODULE:U3|DS1302_CMD_CTL_MODULE:U1|isDone         ; DS1302_MODULE:U3|DS1302_CMD_CTL_MODULE:U1|isDone         ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; DS1302_MODULE:U3|DS1302_CMD_CTL_MODULE:U1|state_index[1] ; DS1302_MODULE:U3|DS1302_CMD_CTL_MODULE:U1|state_index[1] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; DS1302_MODULE:U3|DS1302_CMD_CTL_MODULE:U1|state_index[0] ; DS1302_MODULE:U3|DS1302_CMD_CTL_MODULE:U1|state_index[0] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|isDone               ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|isDone               ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; DS1302_MODULE:U3|DS1302_CMD_CTL_MODULE:U1|isStart[1]     ; DS1302_MODULE:U3|DS1302_CMD_CTL_MODULE:U1|isStart[1]     ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rData[4]             ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rData[4]             ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rData[6]             ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rData[6]             ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rRST                 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rRST                 ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.188 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[3]       ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[3]       ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; state_index[0]                                           ; state_index[0]                                           ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; state_index[1]                                           ; state_index[1]                                           ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; state_index[2]                                           ; state_index[2]                                           ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; rData[5]                                                 ; rData[5]                                                 ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rData[1]             ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rData[1]             ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rSIO                 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rSIO                 ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|isOut                ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|isOut                ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rSCLK                ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rSCLK                ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; rLED[1]                                                  ; rLED[1]                                                  ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.307      ;
; 0.205 ; DS1302_MODULE:U3|DS1302_CMD_CTL_MODULE:U1|state_index[0] ; DS1302_MODULE:U3|DS1302_CMD_CTL_MODULE:U1|state_index[1] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.325      ;
; 0.233 ; state_index[2]                                           ; rData[5]                                                 ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.352      ;
; 0.234 ; state_index[2]                                           ; isStart[5]                                               ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.353      ;
; 0.235 ; state_index[2]                                           ; isStart[7]                                               ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.354      ;
; 0.236 ; state_index[1]                                           ; state_index[2]                                           ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.355      ;
; 0.238 ; state_index[2]                                           ; isStart[4]                                               ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.357      ;
; 0.238 ; state_index[2]                                           ; isStart[0]                                               ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.357      ;
; 0.238 ; state_index[2]                                           ; state_index[1]                                           ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.357      ;
; 0.240 ; state_index[2]                                           ; isStart[6]                                               ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.359      ;
; 0.254 ; rData[1]                                                 ; DS1302_MODULE:U3|DS1302_CMD_CTL_MODULE:U1|rData[1]       ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.373      ;
; 0.276 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|isDone               ; DS1302_MODULE:U3|DS1302_CMD_CTL_MODULE:U1|isStart[1]     ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.396      ;
; 0.295 ; state_index[2]                                           ; rData[4]                                                 ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.414      ;
; 0.295 ; isStart[6]                                               ; DS1302_MODULE:U3|DS1302_CMD_CTL_MODULE:U1|rAddr[1]       ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.415      ;
; 0.298 ; isStart[7]                                               ; DS1302_MODULE:U3|DS1302_CMD_CTL_MODULE:U1|rData[5]       ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.417      ;
; 0.299 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[1]       ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[1]       ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.418      ;
; 0.300 ; state_index[2]                                           ; rData[1]                                                 ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.419      ;
; 0.300 ; isStart[7]                                               ; DS1302_MODULE:U3|DS1302_CMD_CTL_MODULE:U1|rData[1]       ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.419      ;
; 0.302 ; isStart[7]                                               ; DS1302_MODULE:U3|DS1302_CMD_CTL_MODULE:U1|rData[4]       ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.421      ;
; 0.308 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[5]       ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[5]       ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.427      ;
; 0.313 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|Count1[0]            ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|Count1[0]            ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.432      ;
; 0.321 ; rData[4]                                                 ; DS1302_MODULE:U3|DS1302_CMD_CTL_MODULE:U1|rData[4]       ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.440      ;
; 0.322 ; DS1302_MODULE:U3|DS1302_CMD_CTL_MODULE:U1|state_index[1] ; DS1302_MODULE:U3|DS1302_CMD_CTL_MODULE:U1|isDone         ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.442      ;
; 0.323 ; rData[5]                                                 ; DS1302_MODULE:U3|DS1302_CMD_CTL_MODULE:U1|rData[5]       ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.442      ;
; 0.326 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|Count1[4]            ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|Count1[4]            ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.445      ;
; 0.349 ; state_index[0]                                           ; state_index[2]                                           ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.468      ;
; 0.353 ; isStart[5]                                               ; DS1302_MODULE:U3|DS1302_CMD_CTL_MODULE:U1|rAddr[7]       ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.473      ;
; 0.358 ; state_index[0]                                           ; rData[1]                                                 ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.477      ;
; 0.359 ; DS1302_MODULE:U3|DS1302_CMD_CTL_MODULE:U1|state_index[0] ; DS1302_MODULE:U3|DS1302_CMD_CTL_MODULE:U1|isDone         ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.479      ;
; 0.364 ; state_index[0]                                           ; rData[4]                                                 ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.483      ;
; 0.366 ; state_index[1]                                           ; isStart[4]                                               ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.485      ;
; 0.367 ; isStart[7]                                               ; DS1302_MODULE:U3|DS1302_CMD_CTL_MODULE:U1|rAddr[2]       ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.487      ;
; 0.368 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|Count1[1]            ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|Count1[1]            ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.487      ;
; 0.369 ; state_index[0]                                           ; state_index[1]                                           ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.488      ;
; 0.372 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[0]       ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[0]       ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.491      ;
; 0.374 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|Count1[3]            ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|Count1[3]            ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.493      ;
; 0.374 ; state_index[1]                                           ; isStart[5]                                               ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.493      ;
; 0.374 ; isStart[7]                                               ; DS1302_MODULE:U3|DS1302_CMD_CTL_MODULE:U1|rAddr[1]       ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.494      ;
; 0.376 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|Count1[2]            ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|Count1[2]            ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.495      ;
; 0.376 ; state_index[0]                                           ; isStart[4]                                               ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.495      ;
; 0.378 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[2]       ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[2]       ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.497      ;
; 0.379 ; state_index[0]                                           ; isStart[6]                                               ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.498      ;
; 0.380 ; DS1302_MODULE:U3|DS1302_CMD_CTL_MODULE:U1|rData[1]       ; rLED[1]                                                  ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.499      ;
; 0.380 ; state_index[1]                                           ; isStart[7]                                               ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.499      ;
; 0.382 ; isStart[7]                                               ; DS1302_MODULE:U3|DS1302_CMD_CTL_MODULE:U1|rAddr[3]       ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.502      ;
; 0.382 ; DS1302_MODULE:U3|DS1302_CMD_CTL_MODULE:U1|isDone         ; isStart[5]                                               ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.501      ;
; 0.383 ; DS1302_MODULE:U3|DS1302_CMD_CTL_MODULE:U1|isDone         ; isStart[7]                                               ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.502      ;
; 0.384 ; DS1302_MODULE:U3|DS1302_CMD_CTL_MODULE:U1|isDone         ; isStart[4]                                               ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.503      ;
; 0.386 ; state_index[1]                                           ; isStart[6]                                               ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.505      ;
; 0.386 ; DS1302_MODULE:U3|DS1302_CMD_CTL_MODULE:U1|isDone         ; isStart[6]                                               ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.505      ;
; 0.390 ; state_index[2]                                           ; rLED[1]                                                  ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.509      ;
; 0.390 ; state_index[0]                                           ; isStart[7]                                               ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.509      ;
; 0.391 ; isStart[0]                                               ; DS1302_MODULE:U3|DS1302_CMD_CTL_MODULE:U1|isStart[0]     ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.511      ;
; 0.395 ; isStart[6]                                               ; DS1302_MODULE:U3|DS1302_CMD_CTL_MODULE:U1|rAddr[2]       ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.515      ;
; 0.400 ; state_index[0]                                           ; isStart[5]                                               ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.519      ;
; 0.401 ; state_index[2]                                           ; state_index[0]                                           ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.520      ;
; 0.405 ; isStart[4]                                               ; DS1302_MODULE:U3|DS1302_CMD_CTL_MODULE:U1|rAddr[7]       ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.525      ;
; 0.409 ; state_index[1]                                           ; rData[5]                                                 ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.528      ;
; 0.427 ; isStart[5]                                               ; DS1302_MODULE:U3|DS1302_CMD_CTL_MODULE:U1|rAddr[1]       ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.547      ;
; 0.428 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|isDone               ; DS1302_MODULE:U3|DS1302_CMD_CTL_MODULE:U1|isStart[0]     ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.548      ;
; 0.431 ; DS1302_MODULE:U3|DS1302_CMD_CTL_MODULE:U1|isDone         ; state_index[2]                                           ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.550      ;
; 0.434 ; state_index[1]                                           ; rData[1]                                                 ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.553      ;
; 0.435 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rData[5]             ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rData[5]             ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.554      ;
; 0.435 ; isStart[0]                                               ; DS1302_MODULE:U3|DS1302_CMD_CTL_MODULE:U1|state_index[1] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.555      ;
; 0.436 ; isStart[0]                                               ; DS1302_MODULE:U3|DS1302_CMD_CTL_MODULE:U1|state_index[0] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.556      ;
; 0.438 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rData[2]             ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rData[2]             ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.557      ;
; 0.441 ; state_index[1]                                           ; rData[4]                                                 ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.560      ;
; 0.442 ; state_index[1]                                           ; isStart[0]                                               ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.561      ;
; 0.445 ; DS1302_MODULE:U3|DS1302_CMD_CTL_MODULE:U1|isDone         ; state_index[0]                                           ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.564      ;
; 0.459 ; DS1302_MODULE:U3|DS1302_CMD_CTL_MODULE:U1|isDone         ; rData[5]                                                 ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.578      ;
; 0.460 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|Count1[0]            ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|Count1[1]            ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.579      ;
; 0.462 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[1]       ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rRST                 ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.583      ;
; 0.463 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|Count1[0]            ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|Count1[2]            ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.582      ;
; 0.464 ; DS1302_MODULE:U3|DS1302_CMD_CTL_MODULE:U1|state_index[1] ; DS1302_MODULE:U3|DS1302_CMD_CTL_MODULE:U1|state_index[0] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.584      ;
; 0.466 ; DS1302_MODULE:U3|DS1302_CMD_CTL_MODULE:U1|isDone         ; state_index[1]                                           ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.585      ;
; 0.474 ; isStart[0]                                               ; DS1302_MODULE:U3|DS1302_CMD_CTL_MODULE:U1|rAddr[7]       ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.594      ;
; 0.513 ; state_index[1]                                           ; rLED[1]                                                  ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.632      ;
; 0.517 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|Count1[1]            ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|Count1[2]            ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.636      ;
; 0.518 ; state_index[0]                                           ; rLED[1]                                                  ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.637      ;
; 0.523 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|Count1[3]            ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|Count1[4]            ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.642      ;
; 0.523 ; DS1302_MODULE:U3|DS1302_CMD_CTL_MODULE:U1|rAddr[7]       ; DS1302_MODULE:U3|DS1302_CMD_CTL_MODULE:U1|rAddr[7]       ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.643      ;
; 0.524 ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[5]       ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rData[6]             ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.644      ;
; 0.524 ; isStart[7]                                               ; DS1302_MODULE:U3|DS1302_CMD_CTL_MODULE:U1|rAddr[7]       ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.644      ;
+-------+----------------------------------------------------------+----------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'CLK'                                                                                          ;
+--------+--------------+----------------+-----------------+-------+------------+----------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                                   ;
+--------+--------------+----------------+-----------------+-------+------------+----------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; CLK   ; Rise       ; CLK                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DS1302_MODULE:U3|DS1302_CMD_CTL_MODULE:U1|isDone         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DS1302_MODULE:U3|DS1302_CMD_CTL_MODULE:U1|isStart[0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DS1302_MODULE:U3|DS1302_CMD_CTL_MODULE:U1|isStart[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DS1302_MODULE:U3|DS1302_CMD_CTL_MODULE:U1|rAddr[0]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DS1302_MODULE:U3|DS1302_CMD_CTL_MODULE:U1|rAddr[1]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DS1302_MODULE:U3|DS1302_CMD_CTL_MODULE:U1|rAddr[2]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DS1302_MODULE:U3|DS1302_CMD_CTL_MODULE:U1|rAddr[3]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DS1302_MODULE:U3|DS1302_CMD_CTL_MODULE:U1|rAddr[7]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DS1302_MODULE:U3|DS1302_CMD_CTL_MODULE:U1|rData[1]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DS1302_MODULE:U3|DS1302_CMD_CTL_MODULE:U1|rData[4]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DS1302_MODULE:U3|DS1302_CMD_CTL_MODULE:U1|rData[5]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DS1302_MODULE:U3|DS1302_CMD_CTL_MODULE:U1|state_index[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DS1302_MODULE:U3|DS1302_CMD_CTL_MODULE:U1|state_index[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|Count1[0]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|Count1[1]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|Count1[2]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|Count1[3]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|Count1[4]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|isDone               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|isOut                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rData[0]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rData[1]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rData[2]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rData[3]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rData[4]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rData[5]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rData[6]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rData[7]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rRST                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rSCLK                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rSIO                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[0]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[1]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[2]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[3]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[4]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[5]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; isStart[0]                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; isStart[4]                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; isStart[5]                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; isStart[6]                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; isStart[7]                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; rData[1]                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; rData[4]                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; rData[5]                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; rLED[1]                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; state_index[0]                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; state_index[1]                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; state_index[2]                                           ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[0]       ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[1]       ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[2]       ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[3]       ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[4]       ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|state_index[5]       ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; isStart[0]                                               ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; isStart[4]                                               ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; isStart[5]                                               ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; isStart[6]                                               ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; isStart[7]                                               ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; rData[5]                                                 ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; rLED[1]                                                  ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; state_index[0]                                           ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; state_index[1]                                           ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; state_index[2]                                           ;
; -0.053 ; 0.131        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DS1302_MODULE:U3|DS1302_CMD_CTL_MODULE:U1|isDone         ;
; -0.053 ; 0.131        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DS1302_MODULE:U3|DS1302_CMD_CTL_MODULE:U1|isStart[0]     ;
; -0.053 ; 0.131        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DS1302_MODULE:U3|DS1302_CMD_CTL_MODULE:U1|isStart[1]     ;
; -0.053 ; 0.131        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DS1302_MODULE:U3|DS1302_CMD_CTL_MODULE:U1|rAddr[0]       ;
; -0.053 ; 0.131        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DS1302_MODULE:U3|DS1302_CMD_CTL_MODULE:U1|rAddr[1]       ;
; -0.053 ; 0.131        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DS1302_MODULE:U3|DS1302_CMD_CTL_MODULE:U1|rAddr[2]       ;
; -0.053 ; 0.131        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DS1302_MODULE:U3|DS1302_CMD_CTL_MODULE:U1|rAddr[3]       ;
; -0.053 ; 0.131        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DS1302_MODULE:U3|DS1302_CMD_CTL_MODULE:U1|rAddr[7]       ;
; -0.053 ; 0.131        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DS1302_MODULE:U3|DS1302_CMD_CTL_MODULE:U1|rData[1]       ;
; -0.053 ; 0.131        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DS1302_MODULE:U3|DS1302_CMD_CTL_MODULE:U1|rData[4]       ;
; -0.053 ; 0.131        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DS1302_MODULE:U3|DS1302_CMD_CTL_MODULE:U1|rData[5]       ;
; -0.053 ; 0.131        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DS1302_MODULE:U3|DS1302_CMD_CTL_MODULE:U1|state_index[0] ;
; -0.053 ; 0.131        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DS1302_MODULE:U3|DS1302_CMD_CTL_MODULE:U1|state_index[1] ;
; -0.053 ; 0.131        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|Count1[0]            ;
; -0.053 ; 0.131        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|Count1[1]            ;
; -0.053 ; 0.131        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|Count1[2]            ;
; -0.053 ; 0.131        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|Count1[3]            ;
; -0.053 ; 0.131        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|Count1[4]            ;
; -0.053 ; 0.131        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|isDone               ;
; -0.053 ; 0.131        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|isOut                ;
; -0.053 ; 0.131        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rData[0]             ;
; -0.053 ; 0.131        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rData[1]             ;
; -0.053 ; 0.131        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rData[4]             ;
; -0.053 ; 0.131        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rData[5]             ;
; -0.053 ; 0.131        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rData[6]             ;
; -0.053 ; 0.131        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rData[7]             ;
; -0.053 ; 0.131        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rRST                 ;
; -0.053 ; 0.131        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rSCLK                ;
; -0.053 ; 0.131        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rSIO                 ;
; -0.053 ; 0.131        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; rData[1]                                                 ;
; -0.053 ; 0.131        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; rData[4]                                                 ;
; -0.052 ; 0.132        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rData[2]             ;
; -0.052 ; 0.132        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DS1302_MODULE:U3|FUNCTION_MODULE:U2|rData[3]             ;
; 0.121  ; 0.121        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; CLK~input|o                                              ;
+--------+--------------+----------------+-----------------+-------+------------+----------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; SIO       ; CLK        ; 1.948 ; 2.627 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; SIO       ; CLK        ; -0.988 ; -1.591 ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; LED[*]    ; CLK        ; 5.112 ; 5.379 ; Rise       ; CLK             ;
;  LED[1]   ; CLK        ; 5.112 ; 5.379 ; Rise       ; CLK             ;
; RST       ; CLK        ; 3.887 ; 4.018 ; Rise       ; CLK             ;
; SCLK      ; CLK        ; 4.543 ; 4.746 ; Rise       ; CLK             ;
; SIO       ; CLK        ; 3.538 ; 3.591 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; LED[*]    ; CLK        ; 4.942 ; 5.197 ; Rise       ; CLK             ;
;  LED[1]   ; CLK        ; 4.942 ; 5.197 ; Rise       ; CLK             ;
; RST       ; CLK        ; 3.757 ; 3.882 ; Rise       ; CLK             ;
; SCLK      ; CLK        ; 4.428 ; 4.627 ; Rise       ; CLK             ;
; SIO       ; CLK        ; 3.422 ; 3.472 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Output Enable Times                                                   ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; SIO       ; CLK        ; 3.476 ; 3.434 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Output Enable Times                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; SIO       ; CLK        ; 3.363 ; 3.321 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; SIO       ; CLK        ; 3.490     ; 3.532     ; Rise       ; CLK             ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; SIO       ; CLK        ; 3.375     ; 3.417     ; Rise       ; CLK             ;
+-----------+------------+-----------+-----------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -3.775   ; 0.187 ; N/A      ; N/A     ; -3.000              ;
;  CLK             ; -3.775   ; 0.187 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -114.747 ; 0.0   ; 0.0      ; 0.0     ; -75.863             ;
;  CLK             ; -114.747 ; 0.000 ; N/A      ; N/A     ; -75.863             ;
+------------------+----------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; SIO       ; CLK        ; 4.584 ; 4.705 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; SIO       ; CLK        ; -0.988 ; -1.591 ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; LED[*]    ; CLK        ; 11.046 ; 10.833 ; Rise       ; CLK             ;
;  LED[1]   ; CLK        ; 11.046 ; 10.833 ; Rise       ; CLK             ;
; RST       ; CLK        ; 8.376  ; 8.289  ; Rise       ; CLK             ;
; SCLK      ; CLK        ; 9.275  ; 9.247  ; Rise       ; CLK             ;
; SIO       ; CLK        ; 7.678  ; 7.464  ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; LED[*]    ; CLK        ; 4.942 ; 5.197 ; Rise       ; CLK             ;
;  LED[1]   ; CLK        ; 4.942 ; 5.197 ; Rise       ; CLK             ;
; RST       ; CLK        ; 3.757 ; 3.882 ; Rise       ; CLK             ;
; SCLK      ; CLK        ; 4.428 ; 4.627 ; Rise       ; CLK             ;
; SIO       ; CLK        ; 3.422 ; 3.472 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; RST           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SCLK          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[0]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[1]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[2]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[3]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SIO           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; SIO                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; CLK                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RSTn                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; RST           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.86e-09 V                   ; 2.37 V              ; -0.0148 V           ; 0.107 V                              ; 0.037 V                              ; 4.37e-10 s                  ; 4.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.86e-09 V                  ; 2.37 V             ; -0.0148 V          ; 0.107 V                             ; 0.037 V                             ; 4.37e-10 s                 ; 4.02e-10 s                 ; Yes                       ; Yes                       ;
; SCLK          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.13e-09 V                   ; 2.33 V              ; -0.00386 V          ; 0.159 V                              ; 0.063 V                              ; 3.32e-09 s                  ; 3.1e-09 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 2.13e-09 V                  ; 2.33 V             ; -0.00386 V         ; 0.159 V                             ; 0.063 V                             ; 3.32e-09 s                 ; 3.1e-09 s                  ; Yes                       ; Yes                       ;
; LED[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.13e-09 V                   ; 2.33 V              ; -0.00386 V          ; 0.159 V                              ; 0.063 V                              ; 3.32e-09 s                  ; 3.1e-09 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 2.13e-09 V                  ; 2.33 V             ; -0.00386 V         ; 0.159 V                             ; 0.063 V                             ; 3.32e-09 s                 ; 3.1e-09 s                  ; Yes                       ; Yes                       ;
; LED[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.13e-09 V                   ; 2.35 V              ; -0.0129 V           ; 0.191 V                              ; 0.049 V                              ; 7.21e-10 s                  ; 7.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.13e-09 V                  ; 2.35 V             ; -0.0129 V          ; 0.191 V                             ; 0.049 V                             ; 7.21e-10 s                 ; 7.09e-10 s                 ; Yes                       ; Yes                       ;
; LED[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.13e-09 V                   ; 2.35 V              ; -0.0129 V           ; 0.191 V                              ; 0.049 V                              ; 7.21e-10 s                  ; 7.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.13e-09 V                  ; 2.35 V             ; -0.0129 V          ; 0.191 V                             ; 0.049 V                             ; 7.21e-10 s                 ; 7.09e-10 s                 ; Yes                       ; Yes                       ;
; LED[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.13e-09 V                   ; 2.35 V              ; -0.0129 V           ; 0.191 V                              ; 0.049 V                              ; 7.21e-10 s                  ; 7.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.13e-09 V                  ; 2.35 V             ; -0.0129 V          ; 0.191 V                             ; 0.049 V                             ; 7.21e-10 s                 ; 7.09e-10 s                 ; Yes                       ; Yes                       ;
; SIO           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.86e-09 V                   ; 2.37 V              ; -0.0148 V           ; 0.107 V                              ; 0.037 V                              ; 4.37e-10 s                  ; 4.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.86e-09 V                  ; 2.37 V             ; -0.0148 V          ; 0.107 V                             ; 0.037 V                             ; 4.37e-10 s                 ; 4.02e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.51e-09 V                   ; 2.37 V              ; -0.0161 V           ; 0.162 V                              ; 0.02 V                               ; 4.95e-10 s                  ; 4.49e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.51e-09 V                  ; 2.37 V             ; -0.0161 V          ; 0.162 V                             ; 0.02 V                              ; 4.95e-10 s                 ; 4.49e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.83e-09 V                   ; 2.35 V              ; -0.00181 V          ; 0.151 V                              ; 0.007 V                              ; 6.94e-10 s                  ; 8.74e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.83e-09 V                  ; 2.35 V             ; -0.00181 V         ; 0.151 V                             ; 0.007 V                             ; 6.94e-10 s                 ; 8.74e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; RST           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.89e-07 V                   ; 2.35 V              ; -0.000666 V         ; 0.058 V                              ; 0.002 V                              ; 4.86e-10 s                  ; 4.98e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.89e-07 V                  ; 2.35 V             ; -0.000666 V        ; 0.058 V                             ; 0.002 V                             ; 4.86e-10 s                 ; 4.98e-10 s                 ; Yes                       ; Yes                       ;
; SCLK          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.33 V              ; -0.00196 V          ; 0.092 V                              ; 0.052 V                              ; 3.98e-09 s                  ; 3.76e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.33 V             ; -0.00196 V         ; 0.092 V                             ; 0.052 V                             ; 3.98e-09 s                 ; 3.76e-09 s                 ; Yes                       ; Yes                       ;
; LED[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.33 V              ; -0.00196 V          ; 0.092 V                              ; 0.052 V                              ; 3.98e-09 s                  ; 3.76e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.33 V             ; -0.00196 V         ; 0.092 V                             ; 0.052 V                             ; 3.98e-09 s                 ; 3.76e-09 s                 ; Yes                       ; Yes                       ;
; LED[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00547 V          ; 0.075 V                              ; 0.023 V                              ; 9.12e-10 s                  ; 8.83e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00547 V         ; 0.075 V                             ; 0.023 V                             ; 9.12e-10 s                 ; 8.83e-10 s                 ; Yes                       ; Yes                       ;
; LED[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00547 V          ; 0.075 V                              ; 0.023 V                              ; 9.12e-10 s                  ; 8.83e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00547 V         ; 0.075 V                             ; 0.023 V                             ; 9.12e-10 s                 ; 8.83e-10 s                 ; Yes                       ; Yes                       ;
; LED[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00547 V          ; 0.075 V                              ; 0.023 V                              ; 9.12e-10 s                  ; 8.83e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00547 V         ; 0.075 V                             ; 0.023 V                             ; 9.12e-10 s                 ; 8.83e-10 s                 ; Yes                       ; Yes                       ;
; SIO           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.89e-07 V                   ; 2.35 V              ; -0.000666 V         ; 0.058 V                              ; 0.002 V                              ; 4.86e-10 s                  ; 4.98e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.89e-07 V                  ; 2.35 V             ; -0.000666 V        ; 0.058 V                             ; 0.002 V                             ; 4.86e-10 s                 ; 4.98e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.53e-07 V                   ; 2.34 V              ; -0.008 V            ; 0.104 V                              ; 0.015 V                              ; 6.53e-10 s                  ; 5.55e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.53e-07 V                  ; 2.34 V             ; -0.008 V           ; 0.104 V                             ; 0.015 V                             ; 6.53e-10 s                 ; 5.55e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.51e-07 V                   ; 2.34 V              ; -0.0032 V           ; 0.057 V                              ; 0.016 V                              ; 8.65e-10 s                  ; 1.08e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.51e-07 V                  ; 2.34 V             ; -0.0032 V          ; 0.057 V                             ; 0.016 V                             ; 8.65e-10 s                 ; 1.08e-09 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; RST           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.72 V              ; -0.0549 V           ; 0.19 V                               ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.72 V             ; -0.0549 V          ; 0.19 V                              ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; SCLK          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.64 V              ; -0.0107 V           ; 0.241 V                              ; 0.161 V                              ; 2.42e-09 s                  ; 2.37e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.64 V             ; -0.0107 V          ; 0.241 V                             ; 0.161 V                             ; 2.42e-09 s                 ; 2.37e-09 s                 ; No                        ; Yes                       ;
; LED[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.64 V              ; -0.0107 V           ; 0.241 V                              ; 0.161 V                              ; 2.42e-09 s                  ; 2.37e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.64 V             ; -0.0107 V          ; 0.241 V                             ; 0.161 V                             ; 2.42e-09 s                 ; 2.37e-09 s                 ; No                        ; Yes                       ;
; LED[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0338 V           ; 0.25 V                               ; 0.066 V                              ; 4.98e-10 s                  ; 5.2e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0338 V          ; 0.25 V                              ; 0.066 V                             ; 4.98e-10 s                 ; 5.2e-10 s                  ; No                        ; Yes                       ;
; LED[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0338 V           ; 0.25 V                               ; 0.066 V                              ; 4.98e-10 s                  ; 5.2e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0338 V          ; 0.25 V                              ; 0.066 V                             ; 4.98e-10 s                 ; 5.2e-10 s                  ; No                        ; Yes                       ;
; LED[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0338 V           ; 0.25 V                               ; 0.066 V                              ; 4.98e-10 s                  ; 5.2e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0338 V          ; 0.25 V                              ; 0.066 V                             ; 4.98e-10 s                 ; 5.2e-10 s                  ; No                        ; Yes                       ;
; SIO           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.72 V              ; -0.0549 V           ; 0.19 V                               ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.72 V             ; -0.0549 V          ; 0.19 V                              ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.19e-08 V                   ; 2.71 V              ; -0.0718 V           ; 0.277 V                              ; 0.167 V                              ; 3.12e-10 s                  ; 3.02e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.19e-08 V                  ; 2.71 V             ; -0.0718 V          ; 0.277 V                             ; 0.167 V                             ; 3.12e-10 s                 ; 3.02e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.52e-08 V                   ; 2.7 V               ; -0.0198 V           ; 0.2 V                                ; 0.049 V                              ; 4.85e-10 s                  ; 6.73e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.52e-08 V                  ; 2.7 V              ; -0.0198 V          ; 0.2 V                               ; 0.049 V                             ; 4.85e-10 s                 ; 6.73e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 1044     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 1044     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 57    ; 57   ;
; Unconstrained Output Ports      ; 4     ; 4    ;
; Unconstrained Output Port Paths ; 5     ; 5    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 12.1 Build 177 11/07/2012 SJ Full Version
    Info: Processing started: Sat Nov 19 21:49:56 2016
Info: Command: quartus_sta DS1302 -c DS1302
Info: qsta_default_script.tcl version: #1
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'DS1302.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLK CLK
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For details on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.775
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.775      -114.747 CLK 
Info (332146): Worst-case hold slack is 0.454
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.454         0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -75.863 CLK 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For details on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.476
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.476      -103.017 CLK 
Info (332146): Worst-case hold slack is 0.403
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.403         0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -75.863 CLK 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For details on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.990
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.990       -22.016 CLK 
Info (332146): Worst-case hold slack is 0.187
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.187         0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -54.611 CLK 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 459 megabytes
    Info: Processing ended: Sat Nov 19 21:49:58 2016
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


