`timescale 1ns / 1ps
//////////////////////////////////////////////////////////////////////////////////
// Company: 
// Engineer: 
// 
// Create Date: 2017/11/09 10:33:48
// Design Name: 
// Module Name: debouncing
// Project Name: 
// Target Devices: 
// Tool Versions: 
// Description: 
// 
// Dependencies: 
// 
// Revision:
// Revision 0.01 - File Created
// Additional Comments:
// 
//////////////////////////////////////////////////////////////////////////////////




module debouncing (
    clk,
    rst,// ä½ç”µå¹³æœ‰æ•?
    key,
    key_pulse
);


    parameter       N  =  1;                      //è¦æ¶ˆé™¤çš„æŒ‰é”®çš„æ•°é‡?
 
	input             clk;
        input             rst;
        input 	[N-1:0]   key;                        //è¾“å…¥çš„æŒ‰é”?					
	output  [N-1:0]   key_pulse;                  //æŒ‰é”®åŠ¨ä½œäº§ç”Ÿçš„è„‰å†?	
 
        reg     [N-1:0]   key_rst_pre;                //å®šä¹‰ä¸?ä¸ªå¯„å­˜å™¨å‹å˜é‡å­˜å‚¨ä¸Šä¸?ä¸ªè§¦å‘æ—¶çš„æŒ‰é”®å??
        reg     [N-1:0]   key_rst;                    //å®šä¹‰ä¸?ä¸ªå¯„å­˜å™¨å˜é‡å‚¨å­˜å‚¨å½“å‰æ—¶åˆ»è§¦å‘çš„æŒ‰é”®å€?
 
        wire    [N-1:0]   key_edge;                   //æ£?æµ‹åˆ°æŒ‰é”®ç”±é«˜åˆ°ä½å˜åŒ–æ˜¯äº§ç”Ÿä¸€ä¸ªé«˜è„‰å†²
 
        //åˆ©ç”¨éé˜»å¡èµ‹å€¼ç‰¹ç‚¹ï¼Œå°†ä¸¤ä¸ªæ—¶é’Ÿè§¦å‘æ—¶æŒ‰é”®çŠ¶æ?å­˜å‚¨åœ¨ä¸¤ä¸ªå¯„å­˜å™¨å˜é‡ä¸­
        always @(posedge clk  or  negedge rst)
          begin
             if (!rst) begin
                 key_rst <= {N{1'b1}};                //åˆå§‹åŒ–æ—¶ç»™key_rstèµ‹å?¼å…¨ä¸?1ï¼Œ{}ä¸­è¡¨ç¤ºNä¸?1
                 key_rst_pre <= {N{1'b1}};
             end
             else begin
                 key_rst <= key;                     //ç¬¬ä¸€ä¸ªæ—¶é’Ÿä¸Šå‡æ²¿è§¦å‘ä¹‹åkeyçš„å?¼èµ‹ç»™key_rst,åŒæ—¶key_rstçš„å?¼èµ‹ç»™key_rst_pre
                 key_rst_pre <= key_rst;             //éé˜»å¡èµ‹å€¼ã?‚ç›¸å½“äºç»è¿‡ä¸¤ä¸ªæ—¶é’Ÿè§¦å‘ï¼Œkey_rstå­˜å‚¨çš„æ˜¯å½“å‰æ—¶åˆ»keyçš„å?¼ï¼Œkey_rst_preå­˜å‚¨çš„æ˜¯å‰ä¸€ä¸ªæ—¶é’Ÿçš„keyçš„å??
             end
           end
 
        assign  key_edge = key_rst_pre & (~key_rst);//è„‰å†²è¾¹æ²¿æ£?æµ‹ã?‚å½“keyæ£?æµ‹åˆ°ä¸‹é™æ²¿æ—¶ï¼Œkey_edgeäº§ç”Ÿä¸?ä¸ªæ—¶é’Ÿå‘¨æœŸçš„é«˜ç”µå¹?
 
        reg	[17:0]	  cnt;                       //äº§ç”Ÿå»¶æ—¶æ‰?ç”¨çš„è®¡æ•°å™¨ï¼Œç³»ç»Ÿæ—¶é’Ÿ12MHzï¼Œè¦å»¶æ—¶20mså·¦å³æ—¶é—´ï¼Œè‡³å°‘éœ€è¦?18ä½è®¡æ•°å™¨     
 
        //äº§ç”Ÿ20mså»¶æ—¶ï¼Œå½“æ£?æµ‹åˆ°key_edgeæœ‰æ•ˆæ˜¯è®¡æ•°å™¨æ¸…é›¶å¼?å§‹è®¡æ•?
        always @(posedge clk or negedge rst)
           begin
             if(!rst)
                cnt <= 18'h0;
             else if(key_edge)
                cnt <= 18'h0;
             else
                cnt <= cnt + 1'h1;
             end  
 
        reg     [N-1:0]   key_sec_pre;                //å»¶æ—¶åæ£€æµ‹ç”µå¹³å¯„å­˜å™¨å˜é‡
        reg     [N-1:0]   key_sec;                    
 
 
        //å»¶æ—¶åæ£€æµ‹keyï¼Œå¦‚æœæŒ‰é”®çŠ¶æ€å˜ä½äº§ç”Ÿä¸€ä¸ªæ—¶é’Ÿçš„é«˜è„‰å†²ã?‚å¦‚æœæŒ‰é”®çŠ¶æ€æ˜¯é«˜çš„è¯è¯´æ˜æŒ‰é”®æ— æ•?
        always @(posedge clk  or  negedge rst)
          begin
             if (!rst) 
                 key_sec <= {N{1'b1}};                
             else if (cnt==18'h3ffff)
                 key_sec <= key;  
          end
       always @(posedge clk  or  negedge rst)
          begin
             if (!rst)
                 key_sec_pre <= {N{1'b1}};
             else                   
                 key_sec_pre <= key_sec;             
         end      
       assign  key_pulse = key_sec_pre & (~key_sec);     
 
endmodule