
---
id: environment-test
title: Verilog 语法摘记
sidebar_label: Vivado 安装
---

## Verilog基本语法

Verilog 语言的基本语法与我们所熟悉的 C 语言其实有着相当多的类似之处，特别是在运算符的使用方面。但同时，作为一种硬件设计语言，Verilog 语言也有着一些独特之处。篇幅所限，本文仅选择 Verilog 语言中几个较为显著的语法特点进行简要说明：

### 模块化的设计

**模块（module）**的使用可以说是一个用 Verilog 语言所实现的项目的灵魂所在。通过合理的划分模块、实现模块功能、例化并结合，能够将整个项目进行拆分，以分治的思想进行实现。

在模块的划分中，我们应当遵循**高内聚，低耦合**的基本要求。类似软件工程中的模块划分，这样的划分模式能够在保证项目功能完整性和正确性的前提下，提高编写和Debug的效率。

一个基本模块的语法结构如下：

```
module <模块名> (<I/O 端口说明>)
<内部信号声明>
<功能定义>
endmodule
```

其中，输入、输出端口的形式如下：

```
input 端口1， 端口2
output 端口1，端口2
```

这些端口代表了该模块被例化使用时所需要提供的输入以及返回的输出，由此，我们便可以将一个模块看作黑盒使用而不必考虑其内部实现原理。

内部信号声明和功能定义部分则是表明了该模块的具体功能，需要依据具体情况进行具体设计，此处难以一概而论之。

**例化**是模块的使用方法，模块与例化的关系，有些类似 C++ 中类与对象的关系。模块是一个抽象的定义，而例化是其具体的使用过程。例化的一般形式如下：

```
待例化模块名 例化名(I/O信号)
e.g. module moduel_0(a, b, c)
```

其中的I/O信号，如果不加任何修饰，则要求与模块定义中的顺序相同，否则也可以的通过类似`.a(a_0)`的形式指定其对应关系。

### 时钟信号的使用

作为一种硬件设计语言，时钟信号是 Verilog 语言中的关键所在。各个模块的工作，都需要在时钟的规律下开展，从而保证整个系统的协调和同步，也是未来实现流水线技术的基础。

而当时钟信号与 always 过程块相结合后，就可以实现在时钟的上升、下降沿进行操作，从而使模块的功能与时钟信号同步。如下：

```
always @(posedge clk)
begin
<功能部分>
end
```

### 阻塞赋值与非阻塞赋值

对于熟悉 C 语言的我们来说，程序的串行执行似乎已是天经地义。但在硬件设计中却并非如此，由于硬件工作的基础是电流信号的传输，而电流信号会在所有可能的通路中同时传递，因此，并行执行在硬件设计中其实相当常见。而阻塞赋值与非阻塞赋值就是其中的典型范例。

- 非阻塞赋值：使用`<=`进行赋值，非阻塞赋值在块结束执行，各个赋值语句并行，同一个块中，前面的赋值不会影响后面的赋值。

- 阻塞赋值：使用`=`进行赋值，与 C 语言中的赋值类似，采用串行的形式进行赋值，前面的赋值会影响后面的赋值。
