Cognoms: Martinez Santos

Nom: Víctor

Format i data de lliurament
- Per a dubtes i aclariments sobre l’enunciat, adreceu-vos al consultor responsable de la vostra aula.
- Cal lliurar la solució en un fitxer PDF fent servir una de les plantilles lliurades conjuntament amb aquest enunciat.
- S’ha de lliurar a través de l’aplicació de Lliurament i registre d’AC de l’apartat Avaluació de la vostra aula.
- La data límit de lliurament és el 6 de novembre (a les 24 hores).
- Raoneu la resposta en tots els exercicis. Les respostes sense justificació no rebra puntuació.

1. Donat el graf d'estats següent
	1. Completeu el cronograma següent. No fa falta que justifiqueu la resposta.

		![[Captura de pantalla 2024-11-17 a les 18.30.43.png]]

	2. Completeu la taula de transicions i sortides següent (fixeu-vos que s'han unificat en una única taula d'excitacions), codificant els estats segons el seu índex associat. No fa falta que justifiqueu la resposta.
			![[Pasted image 20241127004341.png]]

	1. Quants bits d'entrada té el circuit que implementa aquest graf? Quants bits de sortida? Quin serà el nombre mínim de biestables per a implementar-lo? Si ho implementem usant una memòria ROM, quants bits de direccions i quants bits de dades necessitarà aquesta memòria?

		Aquest graf té 5 bits d'entrada si considerem que l'estat bé donat en valor binari, és a dir si l'estat Ex, on x és un número, x està expressat en binari tenim els tres que definiràn l'estat ($000->111$) i els dos següents que definiran quin és el nou estat que són $e_1$ i $e_0$. Per altre banda aquest circuit tindrà 5 bits de sortida, que seràn el nou estat és a dir Ex i el seu subíndex $s_1$ i $s_0$. Per poder implementar el circuit amb el mínim de biestables són 3, els 3 que codifiquen l'estat, i que connectaran la seva entrada amb la sortida de la operació realitzada. Si volem implementar una ROM en aquest circuit, haurà de tenir 5 bits de direccions i 5 bots de dades, ja que l'entrada codifica l'estat inicial i la sortda en binari, és a dir $000$ per l'entrada i $00$ per l'excitació que hem de fer per el nou estat, i 5 bits de dades que ens indicarà l'estat d'excitació.

	4. Si volguéssim implementar el circuit representat per la taula de sortides i excitacions de l'apartat 2 usant una memòria ROM i biestables D, especifiqueu en hexadecimal el contingut de les primeres sis posicions de la memòria ROM.

			|  @  | hex |
			|:---:|:---:|
			|  1  |  6  |
			|  2  |  6  |
			|  3  | 1A  |
			|  4  | 1A  |
			|  5  |  8  |
			|  6  |  8  |

2. Donat el circuit següent:

	![[Captura de pantalla 2024-11-26 a les 19.21.27.png]]

	1. Escriviu l'expressió algebraica de D1 en suma de minterms
			L'expressió algebraica de $D_1$ és $D_1 = Q_1 * Q_0 * X + Q_1 * Q_0' *X'$  
	2. Completeu la taula de transicions i sortides següent (fixeu-vos que s'han unificat en una única taula d'excitacions). 
	
		![[Captura de pantalla 2024-11-27 a les 0.56.55.png]]

3. Considereu un sistema lògic seqüencial que disposa de dos senyals d'entrada a i b, i una sortida x, cada senyal d'1 bit. El sistema reconeix, en la sortida x, la situació en que el senyal a pren els valors 01 de la seqüència A en dos cicles consecutius de rellotge i, a partir de qualsevol cicle posterior, el senyal b pren també els valors 01 de la seqüència B en dos cicles més de rellotge. Una vegada detectada la seqüencia B, la sortida x es posa a 1 en el cicle de rellotge següent. En qualsevol altre cas, la sortida x ha de prendre el valor 0. No es considera el solapament de les seqüències A i B. És a dir, no es detecta una seqüència A mentre la seqüència B no ha finalitzat. Exemple de funcionament, assumint que els valors de cada columna corresponen a un cicle de rellotge:

	![[Captura de pantalla 2024-11-27 a les 0.53.32.png]]

	Es demana que dissenyeu el graf d'estats del sistema lògic seqüencial, especificant clarament el significat de cada estat.
		![[Captura de pantalla 2024-11-26 a les 20.57.58.png]]


4. Donat el circuit següent, on BR és un banc de 4 registres que denominem R0, R1, R2 i R3:  

![[Captura de pantalla 2024-11-27 a les 0.55.04.png]]

Completeu el cronograma següent, posant els valors dels registres en hexadecimal i el valor de SE i SL en binari. 

![[Captura de pantalla 2024-11-27 a les 0.59.11.png]]