Classic Timing Analyzer report for port_io
Thu May 30 17:27:53 2024
Quartus II Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Timing Analyzer Settings
  4. Clock Settings Summary
  5. Parallel Compilation
  6. tsu
  7. tco
  8. tpd
  9. th
 10. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2010 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                                                                              ;
+------------------------------+-------+---------------+-------------+------------+-------------+------------+----------+--------------+
; Type                         ; Slack ; Required Time ; Actual Time ; From       ; To          ; From Clock ; To Clock ; Failed Paths ;
+------------------------------+-------+---------------+-------------+------------+-------------+------------+----------+--------------+
; Worst-case tsu               ; N/A   ; None          ; 6.665 ns    ; abus[4]    ; dir_reg[7]  ; --         ; clk_in   ; 0            ;
; Worst-case tco               ; N/A   ; None          ; 10.569 ns   ; dir_reg[6] ; port_io[6]  ; clk_in     ; --       ; 0            ;
; Worst-case tpd               ; N/A   ; None          ; 15.377 ns   ; abus[4]    ; dbus[6]     ; --         ; --       ; 0            ;
; Worst-case th                ; N/A   ; None          ; -0.931 ns   ; abus[1]    ; port_reg[4] ; --         ; clk_in   ; 0            ;
; Total number of failed paths ;       ;               ;             ;            ;             ;            ;          ; 0            ;
+------------------------------+-------+---------------+-------------+------------+-------------+------------+----------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings                                                                                                                            ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
; Option                                                                                               ; Setting            ; From ; To ; Entity Name ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
; Device Name                                                                                          ; EP2C35F672C6       ;      ;    ;             ;
; Timing Models                                                                                        ; Final              ;      ;    ;             ;
; Default hold multicycle                                                                              ; Same as Multicycle ;      ;    ;             ;
; Cut paths between unrelated clock domains                                                            ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                                                               ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                                                                       ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                                                                     ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                                                                ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements                                                              ; On                 ;      ;    ;             ;
; Enable Recovery/Removal analysis                                                                     ; Off                ;      ;    ;             ;
; Enable Clock Latency                                                                                 ; Off                ;      ;    ;             ;
; Use TimeQuest Timing Analyzer                                                                        ; Off                ;      ;    ;             ;
; Minimum Core Junction Temperature                                                                    ; 0                  ;      ;    ;             ;
; Maximum Core Junction Temperature                                                                    ; 85                 ;      ;    ;             ;
; Number of source nodes to report per destination node                                                ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                                                                ; 10                 ;      ;    ;             ;
; Number of paths to report                                                                            ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                                                                         ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                                                               ; Off                ;      ;    ;             ;
; Report IO Paths Separately                                                                           ; Off                ;      ;    ;             ;
; Perform Multicorner Analysis                                                                         ; On                 ;      ;    ;             ;
; Reports the worst-case path for each clock domain and analysis                                       ; Off                ;      ;    ;             ;
; Reports worst-case timing paths for each clock domain and analysis                                   ; On                 ;      ;    ;             ;
; Specifies the maximum number of worst-case timing paths to report for each clock domain and analysis ; 100                ;      ;    ;             ;
; Removes common clock path pessimism (CCPP) during slack computation                                  ; Off                ;      ;    ;             ;
; Output I/O Timing Endpoint                                                                           ; Near End           ;      ;    ;             ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary                                                                                                                                                             ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type     ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; clk_in          ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 12     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------+
; tsu                                                                  ;
+-------+--------------+------------+---------+-------------+----------+
; Slack ; Required tsu ; Actual tsu ; From    ; To          ; To Clock ;
+-------+--------------+------------+---------+-------------+----------+
; N/A   ; None         ; 6.665 ns   ; abus[4] ; dir_reg[3]  ; clk_in   ;
; N/A   ; None         ; 6.665 ns   ; abus[4] ; dir_reg[5]  ; clk_in   ;
; N/A   ; None         ; 6.665 ns   ; abus[4] ; dir_reg[6]  ; clk_in   ;
; N/A   ; None         ; 6.665 ns   ; abus[4] ; dir_reg[7]  ; clk_in   ;
; N/A   ; None         ; 6.653 ns   ; abus[4] ; port_reg[3] ; clk_in   ;
; N/A   ; None         ; 6.653 ns   ; abus[4] ; port_reg[5] ; clk_in   ;
; N/A   ; None         ; 6.653 ns   ; abus[4] ; port_reg[6] ; clk_in   ;
; N/A   ; None         ; 6.653 ns   ; abus[4] ; port_reg[7] ; clk_in   ;
; N/A   ; None         ; 6.362 ns   ; abus[7] ; dir_reg[3]  ; clk_in   ;
; N/A   ; None         ; 6.362 ns   ; abus[7] ; dir_reg[5]  ; clk_in   ;
; N/A   ; None         ; 6.362 ns   ; abus[7] ; dir_reg[6]  ; clk_in   ;
; N/A   ; None         ; 6.362 ns   ; abus[7] ; dir_reg[7]  ; clk_in   ;
; N/A   ; None         ; 6.345 ns   ; abus[7] ; port_reg[3] ; clk_in   ;
; N/A   ; None         ; 6.345 ns   ; abus[7] ; port_reg[5] ; clk_in   ;
; N/A   ; None         ; 6.345 ns   ; abus[7] ; port_reg[6] ; clk_in   ;
; N/A   ; None         ; 6.345 ns   ; abus[7] ; port_reg[7] ; clk_in   ;
; N/A   ; None         ; 6.325 ns   ; abus[5] ; dir_reg[3]  ; clk_in   ;
; N/A   ; None         ; 6.325 ns   ; abus[5] ; dir_reg[5]  ; clk_in   ;
; N/A   ; None         ; 6.325 ns   ; abus[5] ; dir_reg[6]  ; clk_in   ;
; N/A   ; None         ; 6.325 ns   ; abus[5] ; dir_reg[7]  ; clk_in   ;
; N/A   ; None         ; 6.308 ns   ; abus[5] ; port_reg[3] ; clk_in   ;
; N/A   ; None         ; 6.308 ns   ; abus[5] ; port_reg[5] ; clk_in   ;
; N/A   ; None         ; 6.308 ns   ; abus[5] ; port_reg[6] ; clk_in   ;
; N/A   ; None         ; 6.308 ns   ; abus[5] ; port_reg[7] ; clk_in   ;
; N/A   ; None         ; 6.241 ns   ; abus[6] ; dir_reg[3]  ; clk_in   ;
; N/A   ; None         ; 6.241 ns   ; abus[6] ; dir_reg[5]  ; clk_in   ;
; N/A   ; None         ; 6.241 ns   ; abus[6] ; dir_reg[6]  ; clk_in   ;
; N/A   ; None         ; 6.241 ns   ; abus[6] ; dir_reg[7]  ; clk_in   ;
; N/A   ; None         ; 6.224 ns   ; abus[6] ; port_reg[3] ; clk_in   ;
; N/A   ; None         ; 6.224 ns   ; abus[6] ; port_reg[5] ; clk_in   ;
; N/A   ; None         ; 6.224 ns   ; abus[6] ; port_reg[6] ; clk_in   ;
; N/A   ; None         ; 6.224 ns   ; abus[6] ; port_reg[7] ; clk_in   ;
; N/A   ; None         ; 6.053 ns   ; abus[3] ; dir_reg[3]  ; clk_in   ;
; N/A   ; None         ; 6.053 ns   ; abus[3] ; dir_reg[5]  ; clk_in   ;
; N/A   ; None         ; 6.053 ns   ; abus[3] ; dir_reg[6]  ; clk_in   ;
; N/A   ; None         ; 6.053 ns   ; abus[3] ; dir_reg[7]  ; clk_in   ;
; N/A   ; None         ; 6.041 ns   ; abus[3] ; port_reg[3] ; clk_in   ;
; N/A   ; None         ; 6.041 ns   ; abus[3] ; port_reg[5] ; clk_in   ;
; N/A   ; None         ; 6.041 ns   ; abus[3] ; port_reg[6] ; clk_in   ;
; N/A   ; None         ; 6.041 ns   ; abus[3] ; port_reg[7] ; clk_in   ;
; N/A   ; None         ; 5.891 ns   ; abus[0] ; dir_reg[3]  ; clk_in   ;
; N/A   ; None         ; 5.891 ns   ; abus[0] ; dir_reg[5]  ; clk_in   ;
; N/A   ; None         ; 5.891 ns   ; abus[0] ; dir_reg[6]  ; clk_in   ;
; N/A   ; None         ; 5.891 ns   ; abus[0] ; dir_reg[7]  ; clk_in   ;
; N/A   ; None         ; 5.882 ns   ; abus[0] ; port_reg[3] ; clk_in   ;
; N/A   ; None         ; 5.882 ns   ; abus[0] ; port_reg[5] ; clk_in   ;
; N/A   ; None         ; 5.882 ns   ; abus[0] ; port_reg[6] ; clk_in   ;
; N/A   ; None         ; 5.882 ns   ; abus[0] ; port_reg[7] ; clk_in   ;
; N/A   ; None         ; 5.642 ns   ; abus[4] ; dir_reg[0]  ; clk_in   ;
; N/A   ; None         ; 5.642 ns   ; abus[4] ; dir_reg[1]  ; clk_in   ;
; N/A   ; None         ; 5.642 ns   ; abus[4] ; dir_reg[2]  ; clk_in   ;
; N/A   ; None         ; 5.642 ns   ; abus[4] ; dir_reg[4]  ; clk_in   ;
; N/A   ; None         ; 5.640 ns   ; abus[4] ; port_reg[0] ; clk_in   ;
; N/A   ; None         ; 5.640 ns   ; abus[4] ; port_reg[1] ; clk_in   ;
; N/A   ; None         ; 5.640 ns   ; abus[4] ; port_reg[2] ; clk_in   ;
; N/A   ; None         ; 5.640 ns   ; abus[4] ; port_reg[4] ; clk_in   ;
; N/A   ; None         ; 5.339 ns   ; abus[7] ; dir_reg[0]  ; clk_in   ;
; N/A   ; None         ; 5.339 ns   ; abus[7] ; dir_reg[1]  ; clk_in   ;
; N/A   ; None         ; 5.339 ns   ; abus[7] ; dir_reg[2]  ; clk_in   ;
; N/A   ; None         ; 5.339 ns   ; abus[7] ; dir_reg[4]  ; clk_in   ;
; N/A   ; None         ; 5.332 ns   ; abus[7] ; port_reg[0] ; clk_in   ;
; N/A   ; None         ; 5.332 ns   ; abus[7] ; port_reg[1] ; clk_in   ;
; N/A   ; None         ; 5.332 ns   ; abus[7] ; port_reg[2] ; clk_in   ;
; N/A   ; None         ; 5.332 ns   ; abus[7] ; port_reg[4] ; clk_in   ;
; N/A   ; None         ; 5.302 ns   ; abus[5] ; dir_reg[0]  ; clk_in   ;
; N/A   ; None         ; 5.302 ns   ; abus[5] ; dir_reg[1]  ; clk_in   ;
; N/A   ; None         ; 5.302 ns   ; abus[5] ; dir_reg[2]  ; clk_in   ;
; N/A   ; None         ; 5.302 ns   ; abus[5] ; dir_reg[4]  ; clk_in   ;
; N/A   ; None         ; 5.295 ns   ; abus[5] ; port_reg[0] ; clk_in   ;
; N/A   ; None         ; 5.295 ns   ; abus[5] ; port_reg[1] ; clk_in   ;
; N/A   ; None         ; 5.295 ns   ; abus[5] ; port_reg[2] ; clk_in   ;
; N/A   ; None         ; 5.295 ns   ; abus[5] ; port_reg[4] ; clk_in   ;
; N/A   ; None         ; 5.218 ns   ; abus[6] ; dir_reg[0]  ; clk_in   ;
; N/A   ; None         ; 5.218 ns   ; abus[6] ; dir_reg[1]  ; clk_in   ;
; N/A   ; None         ; 5.218 ns   ; abus[6] ; dir_reg[2]  ; clk_in   ;
; N/A   ; None         ; 5.218 ns   ; abus[6] ; dir_reg[4]  ; clk_in   ;
; N/A   ; None         ; 5.211 ns   ; abus[6] ; port_reg[0] ; clk_in   ;
; N/A   ; None         ; 5.211 ns   ; abus[6] ; port_reg[1] ; clk_in   ;
; N/A   ; None         ; 5.211 ns   ; abus[6] ; port_reg[2] ; clk_in   ;
; N/A   ; None         ; 5.211 ns   ; abus[6] ; port_reg[4] ; clk_in   ;
; N/A   ; None         ; 5.030 ns   ; abus[3] ; dir_reg[0]  ; clk_in   ;
; N/A   ; None         ; 5.030 ns   ; abus[3] ; dir_reg[1]  ; clk_in   ;
; N/A   ; None         ; 5.030 ns   ; abus[3] ; dir_reg[2]  ; clk_in   ;
; N/A   ; None         ; 5.030 ns   ; abus[3] ; dir_reg[4]  ; clk_in   ;
; N/A   ; None         ; 5.028 ns   ; abus[3] ; port_reg[0] ; clk_in   ;
; N/A   ; None         ; 5.028 ns   ; abus[3] ; port_reg[1] ; clk_in   ;
; N/A   ; None         ; 5.028 ns   ; abus[3] ; port_reg[2] ; clk_in   ;
; N/A   ; None         ; 5.028 ns   ; abus[3] ; port_reg[4] ; clk_in   ;
; N/A   ; None         ; 4.986 ns   ; wr_en   ; dir_reg[3]  ; clk_in   ;
; N/A   ; None         ; 4.986 ns   ; wr_en   ; dir_reg[5]  ; clk_in   ;
; N/A   ; None         ; 4.986 ns   ; wr_en   ; dir_reg[6]  ; clk_in   ;
; N/A   ; None         ; 4.986 ns   ; wr_en   ; dir_reg[7]  ; clk_in   ;
; N/A   ; None         ; 4.975 ns   ; wr_en   ; port_reg[3] ; clk_in   ;
; N/A   ; None         ; 4.975 ns   ; wr_en   ; port_reg[5] ; clk_in   ;
; N/A   ; None         ; 4.975 ns   ; wr_en   ; port_reg[6] ; clk_in   ;
; N/A   ; None         ; 4.975 ns   ; wr_en   ; port_reg[7] ; clk_in   ;
; N/A   ; None         ; 4.869 ns   ; abus[0] ; port_reg[0] ; clk_in   ;
; N/A   ; None         ; 4.869 ns   ; abus[0] ; port_reg[1] ; clk_in   ;
; N/A   ; None         ; 4.869 ns   ; abus[0] ; port_reg[2] ; clk_in   ;
; N/A   ; None         ; 4.869 ns   ; abus[0] ; port_reg[4] ; clk_in   ;
; N/A   ; None         ; 4.868 ns   ; abus[0] ; dir_reg[0]  ; clk_in   ;
; N/A   ; None         ; 4.868 ns   ; abus[0] ; dir_reg[1]  ; clk_in   ;
; N/A   ; None         ; 4.868 ns   ; abus[0] ; dir_reg[2]  ; clk_in   ;
; N/A   ; None         ; 4.868 ns   ; abus[0] ; dir_reg[4]  ; clk_in   ;
; N/A   ; None         ; 4.850 ns   ; dbus[0] ; dir_reg[0]  ; clk_in   ;
; N/A   ; None         ; 4.817 ns   ; dbus[6] ; dir_reg[6]  ; clk_in   ;
; N/A   ; None         ; 4.752 ns   ; dbus[0] ; port_reg[0] ; clk_in   ;
; N/A   ; None         ; 4.680 ns   ; dbus[6] ; port_reg[6] ; clk_in   ;
; N/A   ; None         ; 4.263 ns   ; dbus[1] ; dir_reg[1]  ; clk_in   ;
; N/A   ; None         ; 4.082 ns   ; dbus[5] ; port_reg[5] ; clk_in   ;
; N/A   ; None         ; 4.080 ns   ; dbus[5] ; dir_reg[5]  ; clk_in   ;
; N/A   ; None         ; 4.080 ns   ; dbus[4] ; dir_reg[4]  ; clk_in   ;
; N/A   ; None         ; 4.077 ns   ; dbus[4] ; port_reg[4] ; clk_in   ;
; N/A   ; None         ; 4.007 ns   ; dbus[3] ; dir_reg[3]  ; clk_in   ;
; N/A   ; None         ; 3.963 ns   ; wr_en   ; dir_reg[0]  ; clk_in   ;
; N/A   ; None         ; 3.963 ns   ; wr_en   ; dir_reg[1]  ; clk_in   ;
; N/A   ; None         ; 3.963 ns   ; wr_en   ; dir_reg[2]  ; clk_in   ;
; N/A   ; None         ; 3.963 ns   ; wr_en   ; dir_reg[4]  ; clk_in   ;
; N/A   ; None         ; 3.962 ns   ; wr_en   ; port_reg[0] ; clk_in   ;
; N/A   ; None         ; 3.962 ns   ; wr_en   ; port_reg[1] ; clk_in   ;
; N/A   ; None         ; 3.962 ns   ; wr_en   ; port_reg[2] ; clk_in   ;
; N/A   ; None         ; 3.962 ns   ; wr_en   ; port_reg[4] ; clk_in   ;
; N/A   ; None         ; 3.903 ns   ; dbus[1] ; port_reg[1] ; clk_in   ;
; N/A   ; None         ; 3.877 ns   ; dbus[3] ; port_reg[3] ; clk_in   ;
; N/A   ; None         ; 3.317 ns   ; dbus[7] ; dir_reg[7]  ; clk_in   ;
; N/A   ; None         ; 3.280 ns   ; dbus[2] ; dir_reg[2]  ; clk_in   ;
; N/A   ; None         ; 3.279 ns   ; dbus[2] ; port_reg[2] ; clk_in   ;
; N/A   ; None         ; 3.183 ns   ; dbus[7] ; port_reg[7] ; clk_in   ;
; N/A   ; None         ; 2.322 ns   ; abus[2] ; dir_reg[3]  ; clk_in   ;
; N/A   ; None         ; 2.322 ns   ; abus[2] ; dir_reg[5]  ; clk_in   ;
; N/A   ; None         ; 2.322 ns   ; abus[2] ; dir_reg[6]  ; clk_in   ;
; N/A   ; None         ; 2.322 ns   ; abus[2] ; dir_reg[7]  ; clk_in   ;
; N/A   ; None         ; 2.310 ns   ; abus[2] ; port_reg[3] ; clk_in   ;
; N/A   ; None         ; 2.310 ns   ; abus[2] ; port_reg[5] ; clk_in   ;
; N/A   ; None         ; 2.310 ns   ; abus[2] ; port_reg[6] ; clk_in   ;
; N/A   ; None         ; 2.310 ns   ; abus[2] ; port_reg[7] ; clk_in   ;
; N/A   ; None         ; 2.186 ns   ; abus[1] ; dir_reg[3]  ; clk_in   ;
; N/A   ; None         ; 2.186 ns   ; abus[1] ; dir_reg[5]  ; clk_in   ;
; N/A   ; None         ; 2.186 ns   ; abus[1] ; dir_reg[6]  ; clk_in   ;
; N/A   ; None         ; 2.186 ns   ; abus[1] ; dir_reg[7]  ; clk_in   ;
; N/A   ; None         ; 2.174 ns   ; abus[1] ; port_reg[3] ; clk_in   ;
; N/A   ; None         ; 2.174 ns   ; abus[1] ; port_reg[5] ; clk_in   ;
; N/A   ; None         ; 2.174 ns   ; abus[1] ; port_reg[6] ; clk_in   ;
; N/A   ; None         ; 2.174 ns   ; abus[1] ; port_reg[7] ; clk_in   ;
; N/A   ; None         ; 1.299 ns   ; abus[2] ; dir_reg[0]  ; clk_in   ;
; N/A   ; None         ; 1.299 ns   ; abus[2] ; dir_reg[1]  ; clk_in   ;
; N/A   ; None         ; 1.299 ns   ; abus[2] ; dir_reg[2]  ; clk_in   ;
; N/A   ; None         ; 1.299 ns   ; abus[2] ; dir_reg[4]  ; clk_in   ;
; N/A   ; None         ; 1.297 ns   ; abus[2] ; port_reg[0] ; clk_in   ;
; N/A   ; None         ; 1.297 ns   ; abus[2] ; port_reg[1] ; clk_in   ;
; N/A   ; None         ; 1.297 ns   ; abus[2] ; port_reg[2] ; clk_in   ;
; N/A   ; None         ; 1.297 ns   ; abus[2] ; port_reg[4] ; clk_in   ;
; N/A   ; None         ; 1.163 ns   ; abus[1] ; dir_reg[0]  ; clk_in   ;
; N/A   ; None         ; 1.163 ns   ; abus[1] ; dir_reg[1]  ; clk_in   ;
; N/A   ; None         ; 1.163 ns   ; abus[1] ; dir_reg[2]  ; clk_in   ;
; N/A   ; None         ; 1.163 ns   ; abus[1] ; dir_reg[4]  ; clk_in   ;
; N/A   ; None         ; 1.161 ns   ; abus[1] ; port_reg[0] ; clk_in   ;
; N/A   ; None         ; 1.161 ns   ; abus[1] ; port_reg[1] ; clk_in   ;
; N/A   ; None         ; 1.161 ns   ; abus[1] ; port_reg[2] ; clk_in   ;
; N/A   ; None         ; 1.161 ns   ; abus[1] ; port_reg[4] ; clk_in   ;
+-------+--------------+------------+---------+-------------+----------+


+---------------------------------------------------------------------------+
; tco                                                                       ;
+-------+--------------+------------+-------------+------------+------------+
; Slack ; Required tco ; Actual tco ; From        ; To         ; From Clock ;
+-------+--------------+------------+-------------+------------+------------+
; N/A   ; None         ; 10.569 ns  ; dir_reg[6]  ; port_io[6] ; clk_in     ;
; N/A   ; None         ; 10.547 ns  ; port_reg[6] ; port_io[6] ; clk_in     ;
; N/A   ; None         ; 10.372 ns  ; dir_reg[0]  ; dbus[0]    ; clk_in     ;
; N/A   ; None         ; 9.538 ns   ; dir_reg[6]  ; dbus[6]    ; clk_in     ;
; N/A   ; None         ; 8.985 ns   ; dir_reg[3]  ; port_io[3] ; clk_in     ;
; N/A   ; None         ; 8.891 ns   ; port_reg[3] ; port_io[3] ; clk_in     ;
; N/A   ; None         ; 8.629 ns   ; dir_reg[4]  ; dbus[4]    ; clk_in     ;
; N/A   ; None         ; 8.227 ns   ; dir_reg[1]  ; dbus[1]    ; clk_in     ;
; N/A   ; None         ; 7.831 ns   ; dir_reg[5]  ; dbus[5]    ; clk_in     ;
; N/A   ; None         ; 7.406 ns   ; dir_reg[3]  ; dbus[3]    ; clk_in     ;
; N/A   ; None         ; 7.386 ns   ; port_reg[7] ; port_io[7] ; clk_in     ;
; N/A   ; None         ; 7.309 ns   ; dir_reg[7]  ; port_io[7] ; clk_in     ;
; N/A   ; None         ; 7.114 ns   ; port_reg[5] ; port_io[5] ; clk_in     ;
; N/A   ; None         ; 7.104 ns   ; dir_reg[5]  ; port_io[5] ; clk_in     ;
; N/A   ; None         ; 6.847 ns   ; port_reg[1] ; port_io[1] ; clk_in     ;
; N/A   ; None         ; 6.817 ns   ; dir_reg[1]  ; port_io[1] ; clk_in     ;
; N/A   ; None         ; 6.666 ns   ; dir_reg[7]  ; dbus[7]    ; clk_in     ;
; N/A   ; None         ; 6.619 ns   ; port_reg[2] ; port_io[2] ; clk_in     ;
; N/A   ; None         ; 6.612 ns   ; dir_reg[2]  ; dbus[2]    ; clk_in     ;
; N/A   ; None         ; 6.601 ns   ; port_reg[4] ; port_io[4] ; clk_in     ;
; N/A   ; None         ; 6.587 ns   ; dir_reg[2]  ; port_io[2] ; clk_in     ;
; N/A   ; None         ; 6.564 ns   ; dir_reg[4]  ; port_io[4] ; clk_in     ;
; N/A   ; None         ; 6.390 ns   ; port_reg[0] ; port_io[0] ; clk_in     ;
; N/A   ; None         ; 6.365 ns   ; dir_reg[0]  ; port_io[0] ; clk_in     ;
+-------+--------------+------------+-------------+------------+------------+


+--------------------------------------------------------------------+
; tpd                                                                ;
+-------+-------------------+-----------------+------------+---------+
; Slack ; Required P2P Time ; Actual P2P Time ; From       ; To      ;
+-------+-------------------+-----------------+------------+---------+
; N/A   ; None              ; 15.377 ns       ; abus[4]    ; dbus[6] ;
; N/A   ; None              ; 14.807 ns       ; abus[7]    ; dbus[6] ;
; N/A   ; None              ; 14.770 ns       ; abus[5]    ; dbus[6] ;
; N/A   ; None              ; 14.765 ns       ; abus[3]    ; dbus[6] ;
; N/A   ; None              ; 14.686 ns       ; abus[6]    ; dbus[6] ;
; N/A   ; None              ; 14.619 ns       ; abus[0]    ; dbus[6] ;
; N/A   ; None              ; 13.952 ns       ; abus[0]    ; dbus[0] ;
; N/A   ; None              ; 13.910 ns       ; abus[4]    ; dbus[4] ;
; N/A   ; None              ; 13.908 ns       ; abus[4]    ; dbus[3] ;
; N/A   ; None              ; 13.902 ns       ; abus[4]    ; dbus[0] ;
; N/A   ; None              ; 13.900 ns       ; abus[4]    ; dbus[5] ;
; N/A   ; None              ; 13.852 ns       ; abus[4]    ; dbus[1] ;
; N/A   ; None              ; 13.597 ns       ; abus[7]    ; dbus[0] ;
; N/A   ; None              ; 13.576 ns       ; port_io[6] ; dbus[6] ;
; N/A   ; None              ; 13.560 ns       ; abus[5]    ; dbus[0] ;
; N/A   ; None              ; 13.476 ns       ; abus[6]    ; dbus[0] ;
; N/A   ; None              ; 13.411 ns       ; abus[4]    ; dbus[7] ;
; N/A   ; None              ; 13.340 ns       ; abus[7]    ; dbus[4] ;
; N/A   ; None              ; 13.327 ns       ; abus[7]    ; dbus[3] ;
; N/A   ; None              ; 13.319 ns       ; abus[7]    ; dbus[5] ;
; N/A   ; None              ; 13.303 ns       ; abus[5]    ; dbus[4] ;
; N/A   ; None              ; 13.298 ns       ; abus[3]    ; dbus[4] ;
; N/A   ; None              ; 13.296 ns       ; abus[3]    ; dbus[3] ;
; N/A   ; None              ; 13.290 ns       ; abus[5]    ; dbus[3] ;
; N/A   ; None              ; 13.290 ns       ; abus[3]    ; dbus[0] ;
; N/A   ; None              ; 13.288 ns       ; abus[3]    ; dbus[5] ;
; N/A   ; None              ; 13.282 ns       ; abus[5]    ; dbus[5] ;
; N/A   ; None              ; 13.271 ns       ; abus[7]    ; dbus[1] ;
; N/A   ; None              ; 13.240 ns       ; abus[3]    ; dbus[1] ;
; N/A   ; None              ; 13.234 ns       ; abus[5]    ; dbus[1] ;
; N/A   ; None              ; 13.219 ns       ; abus[6]    ; dbus[4] ;
; N/A   ; None              ; 13.206 ns       ; abus[6]    ; dbus[3] ;
; N/A   ; None              ; 13.198 ns       ; abus[6]    ; dbus[5] ;
; N/A   ; None              ; 13.152 ns       ; abus[0]    ; dbus[4] ;
; N/A   ; None              ; 13.150 ns       ; abus[6]    ; dbus[1] ;
; N/A   ; None              ; 12.928 ns       ; port_io[0] ; dbus[0] ;
; N/A   ; None              ; 12.911 ns       ; abus[0]    ; dbus[5] ;
; N/A   ; None              ; 12.830 ns       ; abus[7]    ; dbus[7] ;
; N/A   ; None              ; 12.799 ns       ; abus[3]    ; dbus[7] ;
; N/A   ; None              ; 12.793 ns       ; abus[5]    ; dbus[7] ;
; N/A   ; None              ; 12.709 ns       ; abus[6]    ; dbus[7] ;
; N/A   ; None              ; 12.507 ns       ; rd_en      ; dbus[3] ;
; N/A   ; None              ; 12.499 ns       ; rd_en      ; dbus[5] ;
; N/A   ; None              ; 12.485 ns       ; abus[0]    ; dbus[3] ;
; N/A   ; None              ; 12.451 ns       ; rd_en      ; dbus[1] ;
; N/A   ; None              ; 12.320 ns       ; rd_en      ; dbus[6] ;
; N/A   ; None              ; 12.306 ns       ; rd_en      ; dbus[0] ;
; N/A   ; None              ; 12.010 ns       ; rd_en      ; dbus[7] ;
; N/A   ; None              ; 11.895 ns       ; abus[4]    ; dbus[2] ;
; N/A   ; None              ; 11.764 ns       ; abus[0]    ; dbus[1] ;
; N/A   ; None              ; 11.508 ns       ; abus[0]    ; dbus[7] ;
; N/A   ; None              ; 11.399 ns       ; port_io[4] ; dbus[4] ;
; N/A   ; None              ; 11.325 ns       ; abus[7]    ; dbus[2] ;
; N/A   ; None              ; 11.288 ns       ; abus[5]    ; dbus[2] ;
; N/A   ; None              ; 11.283 ns       ; abus[3]    ; dbus[2] ;
; N/A   ; None              ; 11.267 ns       ; port_io[3] ; dbus[3] ;
; N/A   ; None              ; 11.206 ns       ; port_io[1] ; dbus[1] ;
; N/A   ; None              ; 11.204 ns       ; abus[6]    ; dbus[2] ;
; N/A   ; None              ; 11.179 ns       ; port_io[5] ; dbus[5] ;
; N/A   ; None              ; 11.137 ns       ; abus[0]    ; dbus[2] ;
; N/A   ; None              ; 11.034 ns       ; abus[2]    ; dbus[6] ;
; N/A   ; None              ; 10.898 ns       ; abus[1]    ; dbus[6] ;
; N/A   ; None              ; 10.433 ns       ; port_io[7] ; dbus[7] ;
; N/A   ; None              ; 10.388 ns       ; rd_en      ; dbus[4] ;
; N/A   ; None              ; 9.567 ns        ; abus[2]    ; dbus[4] ;
; N/A   ; None              ; 9.565 ns        ; abus[2]    ; dbus[3] ;
; N/A   ; None              ; 9.559 ns        ; abus[2]    ; dbus[0] ;
; N/A   ; None              ; 9.557 ns        ; abus[2]    ; dbus[5] ;
; N/A   ; None              ; 9.509 ns        ; abus[2]    ; dbus[1] ;
; N/A   ; None              ; 9.431 ns        ; abus[1]    ; dbus[4] ;
; N/A   ; None              ; 9.429 ns        ; abus[1]    ; dbus[3] ;
; N/A   ; None              ; 9.423 ns        ; abus[1]    ; dbus[0] ;
; N/A   ; None              ; 9.421 ns        ; abus[1]    ; dbus[5] ;
; N/A   ; None              ; 9.397 ns        ; rd_en      ; dbus[2] ;
; N/A   ; None              ; 9.389 ns        ; port_io[2] ; dbus[2] ;
; N/A   ; None              ; 9.373 ns        ; abus[1]    ; dbus[1] ;
; N/A   ; None              ; 9.068 ns        ; abus[2]    ; dbus[7] ;
; N/A   ; None              ; 8.932 ns        ; abus[1]    ; dbus[7] ;
; N/A   ; None              ; 7.552 ns        ; abus[2]    ; dbus[2] ;
; N/A   ; None              ; 7.416 ns        ; abus[1]    ; dbus[2] ;
+-------+-------------------+-----------------+------------+---------+


+----------------------------------------------------------------------------+
; th                                                                         ;
+---------------+-------------+-----------+---------+-------------+----------+
; Minimum Slack ; Required th ; Actual th ; From    ; To          ; To Clock ;
+---------------+-------------+-----------+---------+-------------+----------+
; N/A           ; None        ; -0.931 ns ; abus[1] ; port_reg[0] ; clk_in   ;
; N/A           ; None        ; -0.931 ns ; abus[1] ; port_reg[1] ; clk_in   ;
; N/A           ; None        ; -0.931 ns ; abus[1] ; port_reg[2] ; clk_in   ;
; N/A           ; None        ; -0.931 ns ; abus[1] ; port_reg[4] ; clk_in   ;
; N/A           ; None        ; -0.933 ns ; abus[1] ; dir_reg[0]  ; clk_in   ;
; N/A           ; None        ; -0.933 ns ; abus[1] ; dir_reg[1]  ; clk_in   ;
; N/A           ; None        ; -0.933 ns ; abus[1] ; dir_reg[2]  ; clk_in   ;
; N/A           ; None        ; -0.933 ns ; abus[1] ; dir_reg[4]  ; clk_in   ;
; N/A           ; None        ; -1.067 ns ; abus[2] ; port_reg[0] ; clk_in   ;
; N/A           ; None        ; -1.067 ns ; abus[2] ; port_reg[1] ; clk_in   ;
; N/A           ; None        ; -1.067 ns ; abus[2] ; port_reg[2] ; clk_in   ;
; N/A           ; None        ; -1.067 ns ; abus[2] ; port_reg[4] ; clk_in   ;
; N/A           ; None        ; -1.069 ns ; abus[2] ; dir_reg[0]  ; clk_in   ;
; N/A           ; None        ; -1.069 ns ; abus[2] ; dir_reg[1]  ; clk_in   ;
; N/A           ; None        ; -1.069 ns ; abus[2] ; dir_reg[2]  ; clk_in   ;
; N/A           ; None        ; -1.069 ns ; abus[2] ; dir_reg[4]  ; clk_in   ;
; N/A           ; None        ; -1.944 ns ; abus[1] ; port_reg[3] ; clk_in   ;
; N/A           ; None        ; -1.944 ns ; abus[1] ; port_reg[5] ; clk_in   ;
; N/A           ; None        ; -1.944 ns ; abus[1] ; port_reg[6] ; clk_in   ;
; N/A           ; None        ; -1.944 ns ; abus[1] ; port_reg[7] ; clk_in   ;
; N/A           ; None        ; -1.956 ns ; abus[1] ; dir_reg[3]  ; clk_in   ;
; N/A           ; None        ; -1.956 ns ; abus[1] ; dir_reg[5]  ; clk_in   ;
; N/A           ; None        ; -1.956 ns ; abus[1] ; dir_reg[6]  ; clk_in   ;
; N/A           ; None        ; -1.956 ns ; abus[1] ; dir_reg[7]  ; clk_in   ;
; N/A           ; None        ; -2.080 ns ; abus[2] ; port_reg[3] ; clk_in   ;
; N/A           ; None        ; -2.080 ns ; abus[2] ; port_reg[5] ; clk_in   ;
; N/A           ; None        ; -2.080 ns ; abus[2] ; port_reg[6] ; clk_in   ;
; N/A           ; None        ; -2.080 ns ; abus[2] ; port_reg[7] ; clk_in   ;
; N/A           ; None        ; -2.092 ns ; abus[2] ; dir_reg[3]  ; clk_in   ;
; N/A           ; None        ; -2.092 ns ; abus[2] ; dir_reg[5]  ; clk_in   ;
; N/A           ; None        ; -2.092 ns ; abus[2] ; dir_reg[6]  ; clk_in   ;
; N/A           ; None        ; -2.092 ns ; abus[2] ; dir_reg[7]  ; clk_in   ;
; N/A           ; None        ; -2.953 ns ; dbus[7] ; port_reg[7] ; clk_in   ;
; N/A           ; None        ; -3.049 ns ; dbus[2] ; port_reg[2] ; clk_in   ;
; N/A           ; None        ; -3.050 ns ; dbus[2] ; dir_reg[2]  ; clk_in   ;
; N/A           ; None        ; -3.087 ns ; dbus[7] ; dir_reg[7]  ; clk_in   ;
; N/A           ; None        ; -3.647 ns ; dbus[3] ; port_reg[3] ; clk_in   ;
; N/A           ; None        ; -3.673 ns ; dbus[1] ; port_reg[1] ; clk_in   ;
; N/A           ; None        ; -3.732 ns ; wr_en   ; port_reg[0] ; clk_in   ;
; N/A           ; None        ; -3.732 ns ; wr_en   ; port_reg[1] ; clk_in   ;
; N/A           ; None        ; -3.732 ns ; wr_en   ; port_reg[2] ; clk_in   ;
; N/A           ; None        ; -3.732 ns ; wr_en   ; port_reg[4] ; clk_in   ;
; N/A           ; None        ; -3.733 ns ; wr_en   ; dir_reg[0]  ; clk_in   ;
; N/A           ; None        ; -3.733 ns ; wr_en   ; dir_reg[1]  ; clk_in   ;
; N/A           ; None        ; -3.733 ns ; wr_en   ; dir_reg[2]  ; clk_in   ;
; N/A           ; None        ; -3.733 ns ; wr_en   ; dir_reg[4]  ; clk_in   ;
; N/A           ; None        ; -3.777 ns ; dbus[3] ; dir_reg[3]  ; clk_in   ;
; N/A           ; None        ; -3.847 ns ; dbus[4] ; port_reg[4] ; clk_in   ;
; N/A           ; None        ; -3.850 ns ; dbus[5] ; dir_reg[5]  ; clk_in   ;
; N/A           ; None        ; -3.850 ns ; dbus[4] ; dir_reg[4]  ; clk_in   ;
; N/A           ; None        ; -3.852 ns ; dbus[5] ; port_reg[5] ; clk_in   ;
; N/A           ; None        ; -4.033 ns ; dbus[1] ; dir_reg[1]  ; clk_in   ;
; N/A           ; None        ; -4.450 ns ; dbus[6] ; port_reg[6] ; clk_in   ;
; N/A           ; None        ; -4.522 ns ; dbus[0] ; port_reg[0] ; clk_in   ;
; N/A           ; None        ; -4.587 ns ; dbus[6] ; dir_reg[6]  ; clk_in   ;
; N/A           ; None        ; -4.620 ns ; dbus[0] ; dir_reg[0]  ; clk_in   ;
; N/A           ; None        ; -4.638 ns ; abus[0] ; dir_reg[0]  ; clk_in   ;
; N/A           ; None        ; -4.638 ns ; abus[0] ; dir_reg[1]  ; clk_in   ;
; N/A           ; None        ; -4.638 ns ; abus[0] ; dir_reg[2]  ; clk_in   ;
; N/A           ; None        ; -4.638 ns ; abus[0] ; dir_reg[4]  ; clk_in   ;
; N/A           ; None        ; -4.639 ns ; abus[0] ; port_reg[0] ; clk_in   ;
; N/A           ; None        ; -4.639 ns ; abus[0] ; port_reg[1] ; clk_in   ;
; N/A           ; None        ; -4.639 ns ; abus[0] ; port_reg[2] ; clk_in   ;
; N/A           ; None        ; -4.639 ns ; abus[0] ; port_reg[4] ; clk_in   ;
; N/A           ; None        ; -4.745 ns ; wr_en   ; port_reg[3] ; clk_in   ;
; N/A           ; None        ; -4.745 ns ; wr_en   ; port_reg[5] ; clk_in   ;
; N/A           ; None        ; -4.745 ns ; wr_en   ; port_reg[6] ; clk_in   ;
; N/A           ; None        ; -4.745 ns ; wr_en   ; port_reg[7] ; clk_in   ;
; N/A           ; None        ; -4.756 ns ; wr_en   ; dir_reg[3]  ; clk_in   ;
; N/A           ; None        ; -4.756 ns ; wr_en   ; dir_reg[5]  ; clk_in   ;
; N/A           ; None        ; -4.756 ns ; wr_en   ; dir_reg[6]  ; clk_in   ;
; N/A           ; None        ; -4.756 ns ; wr_en   ; dir_reg[7]  ; clk_in   ;
; N/A           ; None        ; -4.798 ns ; abus[3] ; port_reg[0] ; clk_in   ;
; N/A           ; None        ; -4.798 ns ; abus[3] ; port_reg[1] ; clk_in   ;
; N/A           ; None        ; -4.798 ns ; abus[3] ; port_reg[2] ; clk_in   ;
; N/A           ; None        ; -4.798 ns ; abus[3] ; port_reg[4] ; clk_in   ;
; N/A           ; None        ; -4.800 ns ; abus[3] ; dir_reg[0]  ; clk_in   ;
; N/A           ; None        ; -4.800 ns ; abus[3] ; dir_reg[1]  ; clk_in   ;
; N/A           ; None        ; -4.800 ns ; abus[3] ; dir_reg[2]  ; clk_in   ;
; N/A           ; None        ; -4.800 ns ; abus[3] ; dir_reg[4]  ; clk_in   ;
; N/A           ; None        ; -4.981 ns ; abus[6] ; port_reg[0] ; clk_in   ;
; N/A           ; None        ; -4.981 ns ; abus[6] ; port_reg[1] ; clk_in   ;
; N/A           ; None        ; -4.981 ns ; abus[6] ; port_reg[2] ; clk_in   ;
; N/A           ; None        ; -4.981 ns ; abus[6] ; port_reg[4] ; clk_in   ;
; N/A           ; None        ; -4.988 ns ; abus[6] ; dir_reg[0]  ; clk_in   ;
; N/A           ; None        ; -4.988 ns ; abus[6] ; dir_reg[1]  ; clk_in   ;
; N/A           ; None        ; -4.988 ns ; abus[6] ; dir_reg[2]  ; clk_in   ;
; N/A           ; None        ; -4.988 ns ; abus[6] ; dir_reg[4]  ; clk_in   ;
; N/A           ; None        ; -5.065 ns ; abus[5] ; port_reg[0] ; clk_in   ;
; N/A           ; None        ; -5.065 ns ; abus[5] ; port_reg[1] ; clk_in   ;
; N/A           ; None        ; -5.065 ns ; abus[5] ; port_reg[2] ; clk_in   ;
; N/A           ; None        ; -5.065 ns ; abus[5] ; port_reg[4] ; clk_in   ;
; N/A           ; None        ; -5.072 ns ; abus[5] ; dir_reg[0]  ; clk_in   ;
; N/A           ; None        ; -5.072 ns ; abus[5] ; dir_reg[1]  ; clk_in   ;
; N/A           ; None        ; -5.072 ns ; abus[5] ; dir_reg[2]  ; clk_in   ;
; N/A           ; None        ; -5.072 ns ; abus[5] ; dir_reg[4]  ; clk_in   ;
; N/A           ; None        ; -5.102 ns ; abus[7] ; port_reg[0] ; clk_in   ;
; N/A           ; None        ; -5.102 ns ; abus[7] ; port_reg[1] ; clk_in   ;
; N/A           ; None        ; -5.102 ns ; abus[7] ; port_reg[2] ; clk_in   ;
; N/A           ; None        ; -5.102 ns ; abus[7] ; port_reg[4] ; clk_in   ;
; N/A           ; None        ; -5.109 ns ; abus[7] ; dir_reg[0]  ; clk_in   ;
; N/A           ; None        ; -5.109 ns ; abus[7] ; dir_reg[1]  ; clk_in   ;
; N/A           ; None        ; -5.109 ns ; abus[7] ; dir_reg[2]  ; clk_in   ;
; N/A           ; None        ; -5.109 ns ; abus[7] ; dir_reg[4]  ; clk_in   ;
; N/A           ; None        ; -5.410 ns ; abus[4] ; port_reg[0] ; clk_in   ;
; N/A           ; None        ; -5.410 ns ; abus[4] ; port_reg[1] ; clk_in   ;
; N/A           ; None        ; -5.410 ns ; abus[4] ; port_reg[2] ; clk_in   ;
; N/A           ; None        ; -5.410 ns ; abus[4] ; port_reg[4] ; clk_in   ;
; N/A           ; None        ; -5.412 ns ; abus[4] ; dir_reg[0]  ; clk_in   ;
; N/A           ; None        ; -5.412 ns ; abus[4] ; dir_reg[1]  ; clk_in   ;
; N/A           ; None        ; -5.412 ns ; abus[4] ; dir_reg[2]  ; clk_in   ;
; N/A           ; None        ; -5.412 ns ; abus[4] ; dir_reg[4]  ; clk_in   ;
; N/A           ; None        ; -5.652 ns ; abus[0] ; port_reg[3] ; clk_in   ;
; N/A           ; None        ; -5.652 ns ; abus[0] ; port_reg[5] ; clk_in   ;
; N/A           ; None        ; -5.652 ns ; abus[0] ; port_reg[6] ; clk_in   ;
; N/A           ; None        ; -5.652 ns ; abus[0] ; port_reg[7] ; clk_in   ;
; N/A           ; None        ; -5.661 ns ; abus[0] ; dir_reg[3]  ; clk_in   ;
; N/A           ; None        ; -5.661 ns ; abus[0] ; dir_reg[5]  ; clk_in   ;
; N/A           ; None        ; -5.661 ns ; abus[0] ; dir_reg[6]  ; clk_in   ;
; N/A           ; None        ; -5.661 ns ; abus[0] ; dir_reg[7]  ; clk_in   ;
; N/A           ; None        ; -5.811 ns ; abus[3] ; port_reg[3] ; clk_in   ;
; N/A           ; None        ; -5.811 ns ; abus[3] ; port_reg[5] ; clk_in   ;
; N/A           ; None        ; -5.811 ns ; abus[3] ; port_reg[6] ; clk_in   ;
; N/A           ; None        ; -5.811 ns ; abus[3] ; port_reg[7] ; clk_in   ;
; N/A           ; None        ; -5.823 ns ; abus[3] ; dir_reg[3]  ; clk_in   ;
; N/A           ; None        ; -5.823 ns ; abus[3] ; dir_reg[5]  ; clk_in   ;
; N/A           ; None        ; -5.823 ns ; abus[3] ; dir_reg[6]  ; clk_in   ;
; N/A           ; None        ; -5.823 ns ; abus[3] ; dir_reg[7]  ; clk_in   ;
; N/A           ; None        ; -5.994 ns ; abus[6] ; port_reg[3] ; clk_in   ;
; N/A           ; None        ; -5.994 ns ; abus[6] ; port_reg[5] ; clk_in   ;
; N/A           ; None        ; -5.994 ns ; abus[6] ; port_reg[6] ; clk_in   ;
; N/A           ; None        ; -5.994 ns ; abus[6] ; port_reg[7] ; clk_in   ;
; N/A           ; None        ; -6.011 ns ; abus[6] ; dir_reg[3]  ; clk_in   ;
; N/A           ; None        ; -6.011 ns ; abus[6] ; dir_reg[5]  ; clk_in   ;
; N/A           ; None        ; -6.011 ns ; abus[6] ; dir_reg[6]  ; clk_in   ;
; N/A           ; None        ; -6.011 ns ; abus[6] ; dir_reg[7]  ; clk_in   ;
; N/A           ; None        ; -6.078 ns ; abus[5] ; port_reg[3] ; clk_in   ;
; N/A           ; None        ; -6.078 ns ; abus[5] ; port_reg[5] ; clk_in   ;
; N/A           ; None        ; -6.078 ns ; abus[5] ; port_reg[6] ; clk_in   ;
; N/A           ; None        ; -6.078 ns ; abus[5] ; port_reg[7] ; clk_in   ;
; N/A           ; None        ; -6.095 ns ; abus[5] ; dir_reg[3]  ; clk_in   ;
; N/A           ; None        ; -6.095 ns ; abus[5] ; dir_reg[5]  ; clk_in   ;
; N/A           ; None        ; -6.095 ns ; abus[5] ; dir_reg[6]  ; clk_in   ;
; N/A           ; None        ; -6.095 ns ; abus[5] ; dir_reg[7]  ; clk_in   ;
; N/A           ; None        ; -6.115 ns ; abus[7] ; port_reg[3] ; clk_in   ;
; N/A           ; None        ; -6.115 ns ; abus[7] ; port_reg[5] ; clk_in   ;
; N/A           ; None        ; -6.115 ns ; abus[7] ; port_reg[6] ; clk_in   ;
; N/A           ; None        ; -6.115 ns ; abus[7] ; port_reg[7] ; clk_in   ;
; N/A           ; None        ; -6.132 ns ; abus[7] ; dir_reg[3]  ; clk_in   ;
; N/A           ; None        ; -6.132 ns ; abus[7] ; dir_reg[5]  ; clk_in   ;
; N/A           ; None        ; -6.132 ns ; abus[7] ; dir_reg[6]  ; clk_in   ;
; N/A           ; None        ; -6.132 ns ; abus[7] ; dir_reg[7]  ; clk_in   ;
; N/A           ; None        ; -6.423 ns ; abus[4] ; port_reg[3] ; clk_in   ;
; N/A           ; None        ; -6.423 ns ; abus[4] ; port_reg[5] ; clk_in   ;
; N/A           ; None        ; -6.423 ns ; abus[4] ; port_reg[6] ; clk_in   ;
; N/A           ; None        ; -6.423 ns ; abus[4] ; port_reg[7] ; clk_in   ;
; N/A           ; None        ; -6.435 ns ; abus[4] ; dir_reg[3]  ; clk_in   ;
; N/A           ; None        ; -6.435 ns ; abus[4] ; dir_reg[5]  ; clk_in   ;
; N/A           ; None        ; -6.435 ns ; abus[4] ; dir_reg[6]  ; clk_in   ;
; N/A           ; None        ; -6.435 ns ; abus[4] ; dir_reg[7]  ; clk_in   ;
+---------------+-------------+-----------+---------+-------------+----------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Classic Timing Analyzer
    Info: Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition
    Info: Processing started: Thu May 30 17:27:53 2024
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off port_io -c port_io --timing_analysis_only
Warning: Found pins functioning as undefined clocks and/or memory enables
    Info: Assuming node "clk_in" is an undefined clock
Info: No valid register-to-register data paths exist for clock "clk_in"
Info: tsu for register "dir_reg[3]" (data pin = "abus[4]", clock pin = "clk_in") is 6.665 ns
    Info: + Longest pin to register delay is 9.367 ns
        Info: 1: + IC(0.000 ns) + CELL(0.832 ns) = 0.832 ns; Loc. = PIN_J22; Fanout = 1; PIN Node = 'abus[4]'
        Info: 2: + IC(5.618 ns) + CELL(0.150 ns) = 6.600 ns; Loc. = LCCOMB_X28_Y35_N18; Fanout = 6; COMB Node = 'Equal0~0'
        Info: 3: + IC(0.491 ns) + CELL(0.393 ns) = 7.484 ns; Loc. = LCCOMB_X28_Y35_N28; Fanout = 8; COMB Node = 'dir_reg[0]~0'
        Info: 4: + IC(1.223 ns) + CELL(0.660 ns) = 9.367 ns; Loc. = LCFF_X33_Y33_N25; Fanout = 2; REG Node = 'dir_reg[3]'
        Info: Total cell delay = 2.035 ns ( 21.73 % )
        Info: Total interconnect delay = 7.332 ns ( 78.27 % )
    Info: + Micro setup delay of destination is -0.036 ns
    Info: - Shortest clock path from clock "clk_in" to destination register is 2.666 ns
        Info: 1: + IC(0.000 ns) + CELL(0.999 ns) = 0.999 ns; Loc. = PIN_P2; Fanout = 1; CLK Node = 'clk_in'
        Info: 2: + IC(0.118 ns) + CELL(0.000 ns) = 1.117 ns; Loc. = CLKCTRL_G3; Fanout = 16; COMB Node = 'clk_in~clkctrl'
        Info: 3: + IC(1.012 ns) + CELL(0.537 ns) = 2.666 ns; Loc. = LCFF_X33_Y33_N25; Fanout = 2; REG Node = 'dir_reg[3]'
        Info: Total cell delay = 1.536 ns ( 57.61 % )
        Info: Total interconnect delay = 1.130 ns ( 42.39 % )
Info: tco from clock "clk_in" to destination pin "port_io[6]" through register "dir_reg[6]" is 10.569 ns
    Info: + Longest clock path from clock "clk_in" to source register is 2.666 ns
        Info: 1: + IC(0.000 ns) + CELL(0.999 ns) = 0.999 ns; Loc. = PIN_P2; Fanout = 1; CLK Node = 'clk_in'
        Info: 2: + IC(0.118 ns) + CELL(0.000 ns) = 1.117 ns; Loc. = CLKCTRL_G3; Fanout = 16; COMB Node = 'clk_in~clkctrl'
        Info: 3: + IC(1.012 ns) + CELL(0.537 ns) = 2.666 ns; Loc. = LCFF_X33_Y33_N13; Fanout = 2; REG Node = 'dir_reg[6]'
        Info: Total cell delay = 1.536 ns ( 57.61 % )
        Info: Total interconnect delay = 1.130 ns ( 42.39 % )
    Info: + Micro clock to output delay of source is 0.250 ns
    Info: + Longest register to pin delay is 7.653 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X33_Y33_N13; Fanout = 2; REG Node = 'dir_reg[6]'
        Info: 2: + IC(4.796 ns) + CELL(2.857 ns) = 7.653 ns; Loc. = PIN_AF13; Fanout = 0; PIN Node = 'port_io[6]'
        Info: Total cell delay = 2.857 ns ( 37.33 % )
        Info: Total interconnect delay = 4.796 ns ( 62.67 % )
Info: Longest tpd from source pin "abus[4]" to destination pin "dbus[6]" is 15.377 ns
    Info: 1: + IC(0.000 ns) + CELL(0.832 ns) = 0.832 ns; Loc. = PIN_J22; Fanout = 1; PIN Node = 'abus[4]'
    Info: 2: + IC(5.618 ns) + CELL(0.150 ns) = 6.600 ns; Loc. = LCCOMB_X28_Y35_N18; Fanout = 6; COMB Node = 'Equal0~0'
    Info: 3: + IC(0.484 ns) + CELL(0.388 ns) = 7.472 ns; Loc. = LCCOMB_X28_Y35_N16; Fanout = 6; COMB Node = 'Equal0~2'
    Info: 4: + IC(1.218 ns) + CELL(0.388 ns) = 9.078 ns; Loc. = LCCOMB_X33_Y33_N12; Fanout = 1; COMB Node = 'dbus_internal[6]~9'
    Info: 5: + IC(3.511 ns) + CELL(2.788 ns) = 15.377 ns; Loc. = PIN_V14; Fanout = 0; PIN Node = 'dbus[6]'
    Info: Total cell delay = 4.546 ns ( 29.56 % )
    Info: Total interconnect delay = 10.831 ns ( 70.44 % )
Info: th for register "port_reg[0]" (data pin = "abus[1]", clock pin = "clk_in") is -0.931 ns
    Info: + Longest clock path from clock "clk_in" to destination register is 2.698 ns
        Info: 1: + IC(0.000 ns) + CELL(0.999 ns) = 0.999 ns; Loc. = PIN_P2; Fanout = 1; CLK Node = 'clk_in'
        Info: 2: + IC(0.118 ns) + CELL(0.000 ns) = 1.117 ns; Loc. = CLKCTRL_G3; Fanout = 16; COMB Node = 'clk_in~clkctrl'
        Info: 3: + IC(1.044 ns) + CELL(0.537 ns) = 2.698 ns; Loc. = LCFF_X28_Y35_N21; Fanout = 1; REG Node = 'port_reg[0]'
        Info: Total cell delay = 1.536 ns ( 56.93 % )
        Info: Total interconnect delay = 1.162 ns ( 43.07 % )
    Info: + Micro hold delay of destination is 0.266 ns
    Info: - Shortest pin to register delay is 3.895 ns
        Info: 1: + IC(0.000 ns) + CELL(0.979 ns) = 0.979 ns; Loc. = PIN_C13; Fanout = 1; PIN Node = 'abus[1]'
        Info: 2: + IC(0.867 ns) + CELL(0.275 ns) = 2.121 ns; Loc. = LCCOMB_X28_Y35_N18; Fanout = 6; COMB Node = 'Equal0~0'
        Info: 3: + IC(0.494 ns) + CELL(0.388 ns) = 3.003 ns; Loc. = LCCOMB_X28_Y35_N14; Fanout = 8; COMB Node = 'port_reg[0]~0'
        Info: 4: + IC(0.232 ns) + CELL(0.660 ns) = 3.895 ns; Loc. = LCFF_X28_Y35_N21; Fanout = 1; REG Node = 'port_reg[0]'
        Info: Total cell delay = 2.302 ns ( 59.10 % )
        Info: Total interconnect delay = 1.593 ns ( 40.90 % )
Info: Quartus II Classic Timing Analyzer was successful. 0 errors, 1 warning
    Info: Peak virtual memory: 180 megabytes
    Info: Processing ended: Thu May 30 17:27:53 2024
    Info: Elapsed time: 00:00:00
    Info: Total CPU time (on all processors): 00:00:00


