Fitter report for mips_multi
Mon Dec 10 22:56:02 2018
Quartus II 64-Bit Version 13.0.0 Build 156 04/24/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Dual Purpose and Dedicated Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Non-Global High Fan-Out Signals
 23. Fitter RAM Summary
 24. |mips_multi|mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ALTSYNCRAM
 25. |mips_multi|breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_7ki1:auto_generated|ALTSYNCRAM
 26. |mips_multi|breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_7ki1:auto_generated|ALTSYNCRAM
 27. Other Routing Usage Summary
 28. LAB Logic Elements
 29. LAB-wide Signals
 30. LAB Signals Sourced
 31. LAB Signals Sourced Out
 32. LAB Distinct Inputs
 33. I/O Rules Summary
 34. I/O Rules Details
 35. I/O Rules Matrix
 36. Fitter Device Options
 37. Operating Settings and Conditions
 38. Estimated Delay Added for Hold Timing Summary
 39. Estimated Delay Added for Hold Timing Details
 40. Fitter Messages
 41. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------+
; Fitter Summary                                                                  ;
+------------------------------------+--------------------------------------------+
; Fitter Status                      ; Successful - Mon Dec 10 22:56:02 2018      ;
; Quartus II 64-Bit Version          ; 13.0.0 Build 156 04/24/2013 SJ Web Edition ;
; Revision Name                      ; mips_multi                                 ;
; Top-level Entity Name              ; mips_multi                                 ;
; Family                             ; Cyclone IV GX                              ;
; Device                             ; EP4CGX22CF19C6                             ;
; Timing Models                      ; Final                                      ;
; Total logic elements               ; 1,301 / 21,280 ( 6 % )                     ;
;     Total combinational functions  ; 1,264 / 21,280 ( 6 % )                     ;
;     Dedicated logic registers      ; 359 / 21,280 ( 2 % )                       ;
; Total registers                    ; 359                                        ;
; Total pins                         ; 102 / 167 ( 61 % )                         ;
; Total virtual pins                 ; 0                                          ;
; Total memory bits                  ; 10,240 / 774,144 ( 1 % )                   ;
; Embedded Multiplier 9-bit elements ; 0 / 80 ( 0 % )                             ;
; Total GXB Receiver Channel PCS     ; 0 / 4 ( 0 % )                              ;
; Total GXB Receiver Channel PMA     ; 0 / 4 ( 0 % )                              ;
; Total GXB Transmitter Channel PCS  ; 0 / 4 ( 0 % )                              ;
; Total GXB Transmitter Channel PMA  ; 0 / 4 ( 0 % )                              ;
; Total PLLs                         ; 0 / 4 ( 0 % )                              ;
+------------------------------------+--------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; auto                                  ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Generate GXB Reconfig MIF                                                  ; Off                                   ; Off                                   ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Active Serial clock source                                                 ; FREQ_40MHz                            ; FREQ_40MHz                            ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------+
; I/O Assignment Warnings                          ;
+------------------+-------------------------------+
; Pin Name         ; Reason                        ;
+------------------+-------------------------------+
; data[0]          ; Incomplete set of assignments ;
; data[1]          ; Incomplete set of assignments ;
; data[2]          ; Incomplete set of assignments ;
; data[3]          ; Incomplete set of assignments ;
; data[4]          ; Incomplete set of assignments ;
; data[5]          ; Incomplete set of assignments ;
; data[6]          ; Incomplete set of assignments ;
; data[7]          ; Incomplete set of assignments ;
; data[8]          ; Incomplete set of assignments ;
; data[9]          ; Incomplete set of assignments ;
; data[10]         ; Incomplete set of assignments ;
; data[11]         ; Incomplete set of assignments ;
; data[12]         ; Incomplete set of assignments ;
; data[13]         ; Incomplete set of assignments ;
; data[14]         ; Incomplete set of assignments ;
; data[15]         ; Incomplete set of assignments ;
; data[16]         ; Incomplete set of assignments ;
; data[17]         ; Incomplete set of assignments ;
; data[18]         ; Incomplete set of assignments ;
; data[19]         ; Incomplete set of assignments ;
; data[20]         ; Incomplete set of assignments ;
; data[21]         ; Incomplete set of assignments ;
; data[22]         ; Incomplete set of assignments ;
; data[23]         ; Incomplete set of assignments ;
; data[24]         ; Incomplete set of assignments ;
; data[25]         ; Incomplete set of assignments ;
; data[26]         ; Incomplete set of assignments ;
; data[27]         ; Incomplete set of assignments ;
; data[28]         ; Incomplete set of assignments ;
; data[29]         ; Incomplete set of assignments ;
; data[30]         ; Incomplete set of assignments ;
; data[31]         ; Incomplete set of assignments ;
; led_clk          ; Incomplete set of assignments ;
; primeiro_7seg[0] ; Incomplete set of assignments ;
; primeiro_7seg[1] ; Incomplete set of assignments ;
; primeiro_7seg[2] ; Incomplete set of assignments ;
; primeiro_7seg[3] ; Incomplete set of assignments ;
; primeiro_7seg[4] ; Incomplete set of assignments ;
; primeiro_7seg[5] ; Incomplete set of assignments ;
; primeiro_7seg[6] ; Incomplete set of assignments ;
; primeiro_7seg[7] ; Incomplete set of assignments ;
; segundo_7seg[0]  ; Incomplete set of assignments ;
; segundo_7seg[1]  ; Incomplete set of assignments ;
; segundo_7seg[2]  ; Incomplete set of assignments ;
; segundo_7seg[3]  ; Incomplete set of assignments ;
; segundo_7seg[4]  ; Incomplete set of assignments ;
; segundo_7seg[5]  ; Incomplete set of assignments ;
; segundo_7seg[6]  ; Incomplete set of assignments ;
; segundo_7seg[7]  ; Incomplete set of assignments ;
; terceiro_7seg[0] ; Incomplete set of assignments ;
; terceiro_7seg[1] ; Incomplete set of assignments ;
; terceiro_7seg[2] ; Incomplete set of assignments ;
; terceiro_7seg[3] ; Incomplete set of assignments ;
; terceiro_7seg[4] ; Incomplete set of assignments ;
; terceiro_7seg[5] ; Incomplete set of assignments ;
; terceiro_7seg[6] ; Incomplete set of assignments ;
; terceiro_7seg[7] ; Incomplete set of assignments ;
; quarto_7seg[0]   ; Incomplete set of assignments ;
; quarto_7seg[1]   ; Incomplete set of assignments ;
; quarto_7seg[2]   ; Incomplete set of assignments ;
; quarto_7seg[3]   ; Incomplete set of assignments ;
; quarto_7seg[4]   ; Incomplete set of assignments ;
; quarto_7seg[5]   ; Incomplete set of assignments ;
; quarto_7seg[6]   ; Incomplete set of assignments ;
; quarto_7seg[7]   ; Incomplete set of assignments ;
; quinto_7seg[0]   ; Incomplete set of assignments ;
; quinto_7seg[1]   ; Incomplete set of assignments ;
; quinto_7seg[2]   ; Incomplete set of assignments ;
; quinto_7seg[3]   ; Incomplete set of assignments ;
; quinto_7seg[4]   ; Incomplete set of assignments ;
; quinto_7seg[5]   ; Incomplete set of assignments ;
; quinto_7seg[6]   ; Incomplete set of assignments ;
; quinto_7seg[7]   ; Incomplete set of assignments ;
; sexto_7seg[0]    ; Incomplete set of assignments ;
; sexto_7seg[1]    ; Incomplete set of assignments ;
; sexto_7seg[2]    ; Incomplete set of assignments ;
; sexto_7seg[3]    ; Incomplete set of assignments ;
; sexto_7seg[4]    ; Incomplete set of assignments ;
; sexto_7seg[5]    ; Incomplete set of assignments ;
; sexto_7seg[6]    ; Incomplete set of assignments ;
; sexto_7seg[7]    ; Incomplete set of assignments ;
; setimo_7seg[0]   ; Incomplete set of assignments ;
; setimo_7seg[1]   ; Incomplete set of assignments ;
; setimo_7seg[2]   ; Incomplete set of assignments ;
; setimo_7seg[3]   ; Incomplete set of assignments ;
; setimo_7seg[4]   ; Incomplete set of assignments ;
; setimo_7seg[5]   ; Incomplete set of assignments ;
; setimo_7seg[6]   ; Incomplete set of assignments ;
; setimo_7seg[7]   ; Incomplete set of assignments ;
; oitavo_7seg[0]   ; Incomplete set of assignments ;
; oitavo_7seg[1]   ; Incomplete set of assignments ;
; oitavo_7seg[2]   ; Incomplete set of assignments ;
; oitavo_7seg[3]   ; Incomplete set of assignments ;
; oitavo_7seg[4]   ; Incomplete set of assignments ;
; oitavo_7seg[5]   ; Incomplete set of assignments ;
; oitavo_7seg[6]   ; Incomplete set of assignments ;
; oitavo_7seg[7]   ; Incomplete set of assignments ;
; debug[1]         ; Incomplete set of assignments ;
; debug[0]         ; Incomplete set of assignments ;
; clk              ; Incomplete set of assignments ;
; rst              ; Incomplete set of assignments ;
; clk_rom          ; Incomplete set of assignments ;
+------------------+-------------------------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 1872 ( 0.00 % )    ;
;     -- Achieved     ; 0 / 1872 ( 0.00 % )    ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 1862    ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 10      ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in /home/helio/Documentos/OAC/OAC 2-18/TFINAL/output_files/mips_multi.pin.


+------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                          ;
+---------------------------------------------+--------------------------+
; Resource                                    ; Usage                    ;
+---------------------------------------------+--------------------------+
; Total logic elements                        ; 1,301 / 21,280 ( 6 % )   ;
;     -- Combinational with no register       ; 942                      ;
;     -- Register only                        ; 37                       ;
;     -- Combinational with a register        ; 322                      ;
;                                             ;                          ;
; Logic element usage by number of LUT inputs ;                          ;
;     -- 4 input functions                    ; 808                      ;
;     -- 3 input functions                    ; 339                      ;
;     -- <=2 input functions                  ; 117                      ;
;     -- Register only                        ; 37                       ;
;                                             ;                          ;
; Logic elements by mode                      ;                          ;
;     -- normal mode                          ; 1202                     ;
;     -- arithmetic mode                      ; 62                       ;
;                                             ;                          ;
; Total registers*                            ; 359 / 22,031 ( 2 % )     ;
;     -- Dedicated logic registers            ; 359 / 21,280 ( 2 % )     ;
;     -- I/O registers                        ; 0 / 751 ( 0 % )          ;
;                                             ;                          ;
; Total LABs:  partially or completely used   ; 97 / 1,330 ( 7 % )       ;
; Virtual pins                                ; 0                        ;
; I/O pins                                    ; 102 / 167 ( 61 % )       ;
;     -- Clock pins                           ; 3 / 6 ( 50 % )           ;
;     -- Dedicated input pins                 ; 0 / 16 ( 0 % )           ;
;                                             ;                          ;
; Global signals                              ; 3                        ;
; M9Ks                                        ; 3 / 84 ( 4 % )           ;
; Total block memory bits                     ; 10,240 / 774,144 ( 1 % ) ;
; Total block memory implementation bits      ; 27,648 / 774,144 ( 4 % ) ;
; Embedded Multiplier 9-bit elements          ; 0 / 80 ( 0 % )           ;
; PLLs                                        ; 0 / 4 ( 0 % )            ;
; Global clocks                               ; 3 / 20 ( 15 % )          ;
; JTAGs                                       ; 0 / 1 ( 0 % )            ;
; CRC blocks                                  ; 0 / 1 ( 0 % )            ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )            ;
; GXB Receiver channel PCSs                   ; 0 / 4 ( 0 % )            ;
; GXB Receiver channel PMAs                   ; 0 / 4 ( 0 % )            ;
; GXB Transmitter channel PCSs                ; 0 / 4 ( 0 % )            ;
; GXB Transmitter channel PMAs                ; 0 / 4 ( 0 % )            ;
; Impedance control blocks                    ; 0 / 3 ( 0 % )            ;
; Average interconnect usage (total/H/V)      ; 3% / 3% / 3%             ;
; Peak interconnect usage (total/H/V)         ; 37% / 36% / 38%          ;
; Maximum fan-out                             ; 361                      ;
; Highest non-global fan-out                  ; 111                      ;
; Total fan-out                               ; 5557                     ;
; Average fan-out                             ; 2.96                     ;
+---------------------------------------------+--------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                         ;
+---------------------------------------------+----------------------+--------------------------------+
; Statistic                                   ; Top                  ; hard_block:auto_generated_inst ;
+---------------------------------------------+----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                  ; Low                            ;
;                                             ;                      ;                                ;
; Total logic elements                        ; 1301 / 21280 ( 6 % ) ; 0 / 21280 ( 0 % )              ;
;     -- Combinational with no register       ; 942                  ; 0                              ;
;     -- Register only                        ; 37                   ; 0                              ;
;     -- Combinational with a register        ; 322                  ; 0                              ;
;                                             ;                      ;                                ;
; Logic element usage by number of LUT inputs ;                      ;                                ;
;     -- 4 input functions                    ; 808                  ; 0                              ;
;     -- 3 input functions                    ; 339                  ; 0                              ;
;     -- <=2 input functions                  ; 117                  ; 0                              ;
;     -- Register only                        ; 37                   ; 0                              ;
;                                             ;                      ;                                ;
; Logic elements by mode                      ;                      ;                                ;
;     -- normal mode                          ; 1202                 ; 0                              ;
;     -- arithmetic mode                      ; 62                   ; 0                              ;
;                                             ;                      ;                                ;
; Total registers                             ; 359                  ; 0                              ;
;     -- Dedicated logic registers            ; 359 / 21280 ( 2 % )  ; 0 / 21280 ( 0 % )              ;
;                                             ;                      ;                                ;
; Total LABs:  partially or completely used   ; 97 / 1330 ( 7 % )    ; 0 / 1330 ( 0 % )               ;
;                                             ;                      ;                                ;
; Virtual pins                                ; 0                    ; 0                              ;
; I/O pins                                    ; 102                  ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 80 ( 0 % )       ; 0 / 80 ( 0 % )                 ;
; Total memory bits                           ; 10240                ; 0                              ;
; Total RAM block bits                        ; 27648                ; 0                              ;
; M9K                                         ; 3 / 84 ( 3 % )       ; 0 / 84 ( 0 % )                 ;
; Clock control block                         ; 3 / 24 ( 12 % )      ; 0 / 24 ( 0 % )                 ;
;                                             ;                      ;                                ;
; Connections                                 ;                      ;                                ;
;     -- Input Connections                    ; 0                    ; 0                              ;
;     -- Registered Input Connections         ; 0                    ; 0                              ;
;     -- Output Connections                   ; 0                    ; 0                              ;
;     -- Registered Output Connections        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Internal Connections                        ;                      ;                                ;
;     -- Total Connections                    ; 5570                 ; 5                              ;
;     -- Registered Connections               ; 1075                 ; 0                              ;
;                                             ;                      ;                                ;
; External Connections                        ;                      ;                                ;
;     -- Top                                  ; 0                    ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Partition Interface                         ;                      ;                                ;
;     -- Input Ports                          ; 5                    ; 0                              ;
;     -- Output Ports                         ; 97                   ; 0                              ;
;     -- Bidir Ports                          ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Registered Ports                            ;                      ;                                ;
;     -- Registered Input Ports               ; 0                    ; 0                              ;
;     -- Registered Output Ports              ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Port Connectivity                           ;                      ;                                ;
;     -- Input Ports driven by GND            ; 0                    ; 0                              ;
;     -- Output Ports driven by GND           ; 0                    ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                    ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                    ; 0                              ;
;     -- Input Ports with no Source           ; 0                    ; 0                              ;
;     -- Output Ports with no Source          ; 0                    ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                    ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                    ; 0                              ;
+---------------------------------------------+----------------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                  ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+
; clk      ; M10   ; 3A       ; 27           ; 0            ; 14           ; 362                   ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; clk_rom  ; M9    ; 3A       ; 27           ; 0            ; 21           ; 2                     ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; debug[0] ; J18   ; 6        ; 52           ; 21           ; 0            ; 48                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; debug[1] ; H18   ; 6        ; 52           ; 21           ; 7            ; 48                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; rst      ; V12   ; 4        ; 27           ; 0            ; 0            ; 51                    ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name             ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; data[0]          ; E18   ; 6        ; 52           ; 30           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; data[10]         ; G17   ; 6        ; 52           ; 27           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; data[11]         ; E10   ; 7        ; 29           ; 41           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; data[12]         ; L16   ; 5        ; 52           ; 13           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; data[13]         ; K16   ; 5        ; 52           ; 18           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; data[14]         ; A11   ; 8        ; 23           ; 41           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; data[15]         ; G15   ; 6        ; 52           ; 28           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; data[16]         ; G18   ; 6        ; 52           ; 25           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; data[17]         ; J17   ; 6        ; 52           ; 23           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; data[18]         ; D11   ; 7        ; 31           ; 41           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; data[19]         ; F17   ; 6        ; 52           ; 25           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; data[1]          ; A13   ; 7        ; 31           ; 41           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; data[20]         ; R10   ; 3        ; 25           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; data[21]         ; L18   ; 5        ; 52           ; 19           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; data[22]         ; T12   ; 4        ; 31           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; data[23]         ; G16   ; 6        ; 52           ; 27           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; data[24]         ; K15   ; 5        ; 52           ; 18           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; data[25]         ; C11   ; 8        ; 25           ; 41           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; data[26]         ; C10   ; 8        ; 25           ; 41           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; data[27]         ; D10   ; 7        ; 29           ; 41           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; data[28]         ; M18   ; 5        ; 52           ; 19           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; data[29]         ; J16   ; 6        ; 52           ; 23           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; data[2]          ; H16   ; 6        ; 52           ; 28           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; data[30]         ; V13   ; 4        ; 29           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; data[31]         ; V14   ; 4        ; 34           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; data[3]          ; D12   ; 7        ; 31           ; 41           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; data[4]          ; U13   ; 4        ; 29           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; data[5]          ; N17   ; 5        ; 52           ; 16           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; data[6]          ; V15   ; 4        ; 34           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; data[7]          ; T11   ; 4        ; 31           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; data[8]          ; U12   ; 4        ; 31           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; data[9]          ; R11   ; 4        ; 31           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; led_clk          ; P10   ; 3        ; 25           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; oitavo_7seg[0]   ; T10   ; 3        ; 23           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; oitavo_7seg[1]   ; V10   ; 3        ; 21           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; oitavo_7seg[2]   ; C14   ; 7        ; 43           ; 41           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; oitavo_7seg[3]   ; A6    ; 8        ; 7            ; 41           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; oitavo_7seg[4]   ; B7    ; 8        ; 12           ; 41           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; oitavo_7seg[5]   ; C8    ; 8        ; 14           ; 41           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; oitavo_7seg[6]   ; P15   ; 4        ; 50           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; oitavo_7seg[7]   ; R14   ; 4        ; 48           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; primeiro_7seg[0] ; B18   ; 7        ; 50           ; 41           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; primeiro_7seg[1] ; T8    ; 3        ; 14           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; primeiro_7seg[2] ; T16   ; 4        ; 46           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; primeiro_7seg[3] ; M17   ; 5        ; 52           ; 15           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; primeiro_7seg[4] ; A9    ; 8        ; 16           ; 41           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; primeiro_7seg[5] ; V18   ; 4        ; 46           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; primeiro_7seg[6] ; T9    ; 3        ; 18           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; primeiro_7seg[7] ; T17   ; 4        ; 46           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; quarto_7seg[0]   ; P6    ; 3        ; 3            ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; quarto_7seg[1]   ; C16   ; 7        ; 48           ; 41           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; quarto_7seg[2]   ; V8    ; 3        ; 16           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; quarto_7seg[3]   ; D14   ; 7        ; 43           ; 41           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; quarto_7seg[4]   ; T15   ; 4        ; 48           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; quarto_7seg[5]   ; F15   ; 6        ; 52           ; 32           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; quarto_7seg[6]   ; B10   ; 8        ; 21           ; 41           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; quarto_7seg[7]   ; A18   ; 7        ; 46           ; 41           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; quinto_7seg[0]   ; C13   ; 7        ; 36           ; 41           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; quinto_7seg[1]   ; B9    ; 8        ; 21           ; 41           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; quinto_7seg[2]   ; B13   ; 7        ; 31           ; 41           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; quinto_7seg[3]   ; V9    ; 3        ; 21           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; quinto_7seg[4]   ; U7    ; 3        ; 12           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; quinto_7seg[5]   ; P16   ; 5        ; 52           ; 10           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; quinto_7seg[6]   ; R17   ; 5        ; 52           ; 11           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; quinto_7seg[7]   ; R7    ; 3        ; 7            ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; segundo_7seg[0]  ; T7    ; 3        ; 7            ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; segundo_7seg[1]  ; N18   ; 5        ; 52           ; 16           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; segundo_7seg[2]  ; L15   ; 5        ; 52           ; 13           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; segundo_7seg[3]  ; U9    ; 3        ; 16           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; segundo_7seg[4]  ; B16   ; 7        ; 38           ; 41           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; segundo_7seg[5]  ; T14   ; 4        ; 41           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; segundo_7seg[6]  ; N16   ; 5        ; 52           ; 9            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; segundo_7seg[7]  ; N5    ; 3        ; 1            ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; setimo_7seg[0]   ; R8    ; 3        ; 14           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; setimo_7seg[1]   ; F16   ; 6        ; 52           ; 32           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; setimo_7seg[2]   ; V7    ; 3        ; 12           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; setimo_7seg[3]   ; C9    ; 8        ; 18           ; 41           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; setimo_7seg[4]   ; U18   ; 4        ; 46           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; setimo_7seg[5]   ; M7    ; 3        ; 10           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; setimo_7seg[6]   ; U10   ; 3        ; 23           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; setimo_7seg[7]   ; E12   ; 7        ; 41           ; 41           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; sexto_7seg[0]    ; D17   ; 6        ; 52           ; 31           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; sexto_7seg[1]    ; T13   ; 4        ; 41           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; sexto_7seg[2]    ; V5    ; 3        ; 7            ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; sexto_7seg[3]    ; A8    ; 8        ; 16           ; 41           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; sexto_7seg[4]    ; C17   ; 7        ; 48           ; 41           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; sexto_7seg[5]    ; V6    ; 3        ; 7            ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; sexto_7seg[6]    ; R12   ; 4        ; 36           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; sexto_7seg[7]    ; D6    ; 8        ; 7            ; 41           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; terceiro_7seg[0] ; U16   ; 4        ; 41           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; terceiro_7seg[1] ; T18   ; 5        ; 52           ; 11           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; terceiro_7seg[2] ; R15   ; 4        ; 50           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; terceiro_7seg[3] ; B6    ; 8        ; 7            ; 41           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; terceiro_7seg[4] ; B15   ; 7        ; 41           ; 41           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; terceiro_7seg[5] ; R16   ; 5        ; 52           ; 10           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; terceiro_7seg[6] ; V16   ; 4        ; 43           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; terceiro_7seg[7] ; U6    ; 3        ; 5            ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
+------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                            ;
+----------+-----------------------+--------------------------+------------------+---------------------------+
; Location ; Pin Name              ; Reserved As              ; User Signal Name ; Pin Type                  ;
+----------+-----------------------+--------------------------+------------------+---------------------------+
; P4       ; MSEL2                 ; -                        ; -                ; Dedicated Programming Pin ;
; R5       ; MSEL1                 ; -                        ; -                ; Dedicated Programming Pin ;
; T5       ; MSEL0                 ; -                        ; -                ; Dedicated Programming Pin ;
; U4       ; CONF_DONE             ; -                        ; -                ; Dedicated Programming Pin ;
; V4       ; nSTATUS               ; -                        ; -                ; Dedicated Programming Pin ;
; P6       ; DIFFIO_B1p, CRC_ERROR ; Use as regular IO        ; quarto_7seg[0]   ; Dual Purpose Pin          ;
; R6       ; DIFFIO_B1n, NCEO      ; Use as programming pin   ; ~ALTERA_NCEO~    ; Dual Purpose Pin          ;
; V5       ; DIFFIO_B3p, INIT_DONE ; Use as regular IO        ; sexto_7seg[2]    ; Dual Purpose Pin          ;
; G18      ; DIFFIO_R6n, DEV_OE    ; Use as regular IO        ; data[16]         ; Dual Purpose Pin          ;
; E18      ; DIFFIO_R4n, DEV_CLRn  ; Use as regular IO        ; data[0]          ; Dual Purpose Pin          ;
; A4       ; DATA0                 ; As input tri-stated      ; ~ALTERA_DATA0~   ; Dual Purpose Pin          ;
; B4       ; ASDO                  ; As input tri-stated      ; ~ALTERA_ASDO~    ; Dual Purpose Pin          ;
; C5       ; NCSO                  ; As input tri-stated      ; ~ALTERA_NCSO~    ; Dual Purpose Pin          ;
; D5       ; DCLK                  ; As output driving ground ; ~ALTERA_DCLK~    ; Dual Purpose Pin          ;
; C4       ; nCONFIG               ; -                        ; -                ; Dedicated Programming Pin ;
; D3       ; nCE                   ; -                        ; -                ; Dedicated Programming Pin ;
+----------+-----------------------+--------------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------+
; I/O Bank Usage                                                                ;
+----------+------------------+---------------+--------------+------------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ; VCCCLKIN Voltage ;
+----------+------------------+---------------+--------------+------------------+
; QL0      ; 0 / 16 ( 0 % )   ; --            ; --           ; --               ;
; 3        ; 22 / 26 ( 85 % ) ; 2.5V          ; --           ; --               ;
; 3A       ; 2 / 2 ( 100 % )  ; --            ; --           ; 2.5V             ;
; 4        ; 22 / 28 ( 79 % ) ; 2.5V          ; --           ; --               ;
; 5        ; 14 / 20 ( 70 % ) ; 2.5V          ; --           ; --               ;
; 6        ; 14 / 18 ( 78 % ) ; 2.5V          ; --           ; --               ;
; 7        ; 16 / 28 ( 57 % ) ; 2.5V          ; --           ; --               ;
; 8A       ; 0 / 2 ( 0 % )    ; --            ; --           ; 2.5V             ;
; 8        ; 13 / 23 ( 57 % ) ; 2.5V          ; --           ; --               ;
; 9        ; 4 / 4 ( 100 % )  ; 2.5V          ; --           ; --               ;
+----------+------------------+---------------+--------------+------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                               ;
+----------+------------+----------+--------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                   ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+--------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A2       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A3       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A4       ; 168        ; 9        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; On           ;
; A5       ; 165        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A6       ; 161        ; 8        ; oitavo_7seg[3]                                   ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A7       ; 157        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 153        ; 8        ; sexto_7seg[3]                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A9       ; 154        ; 8        ; primeiro_7seg[4]                                 ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A10      ; 147        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A11      ; 148        ; 8        ; data[14]                                         ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A12      ; 141        ; 7        ; GND+                                             ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A13      ; 137        ; 7        ; data[1]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A14      ; 133        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A15      ; 134        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A16      ; 129        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A17      ; 121        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A18      ; 122        ; 7        ; quarto_7seg[7]                                   ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B1       ; 1          ; QL0      ; GXB_NC                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; B2       ; 0          ; QL0      ; GXB_NC                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B4       ; 169        ; 9        ; ~ALTERA_ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP  ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; On           ;
; B5       ; 166        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B6       ; 162        ; 8        ; terceiro_7seg[3]                                 ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B7       ; 158        ; 8        ; oitavo_7seg[4]                                   ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B8       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B9       ; 149        ; 8        ; quinto_7seg[1]                                   ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B10      ; 150        ; 8        ; quarto_7seg[6]                                   ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B11      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B12      ; 142        ; 7        ; GND+                                             ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B13      ; 138        ; 7        ; quinto_7seg[2]                                   ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B14      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B15      ; 125        ; 7        ; terceiro_7seg[4]                                 ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B16      ; 130        ; 7        ; segundo_7seg[4]                                  ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B17      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B18      ; 116        ; 7        ; primeiro_7seg[0]                                 ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C1       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C2       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C3       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C4       ; 172        ; 9        ; ^nCONFIG                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; C5       ; 170        ; 9        ; ~ALTERA_NCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP  ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; On           ;
; C6       ; 163        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C7       ; 159        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C8       ; 156        ; 8        ; oitavo_7seg[5]                                   ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C9       ; 151        ; 8        ; setimo_7seg[3]                                   ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C10      ; 145        ; 8        ; data[26]                                         ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C11      ; 146        ; 8        ; data[25]                                         ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C12      ; 131        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C13      ; 132        ; 7        ; quinto_7seg[0]                                   ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C14      ; 123        ; 7        ; oitavo_7seg[2]                                   ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C15      ; 126        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C16      ; 117        ; 7        ; quarto_7seg[1]                                   ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C17      ; 118        ; 7        ; sexto_7seg[4]                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C18      ; 115        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D1       ; 3          ; QL0      ; GXB_GND*                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; D2       ; 2          ; QL0      ; GXB_GND*                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; D3       ; 173        ; 9        ; ^nCE                                             ;        ;              ;         ; --         ;                 ; --       ; --           ;
; D4       ; 174        ; 9        ; #TDI                                             ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; D5       ; 171        ; 9        ; ~ALTERA_DCLK~                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; On           ;
; D6       ; 164        ; 8        ; sexto_7seg[7]                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D7       ; 160        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D8       ; 155        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D9       ; 152        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D10      ; 139        ; 7        ; data[27]                                         ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D11      ; 135        ; 7        ; data[18]                                         ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D12      ; 136        ; 7        ; data[3]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D13      ; 127        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D14      ; 124        ; 7        ; quarto_7seg[3]                                   ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D15      ; 119        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D16      ; 120        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D17      ; 110        ; 6        ; sexto_7seg[0]                                    ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; D18      ; 109        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E2       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E3       ; 176        ; 9        ; #TMS                                             ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; E4       ; 177        ; 9        ; #TDO                                             ; output ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ; 175        ; 9        ; #TCK                                             ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; E6       ; 167        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E7       ;            ; 8        ; VCCIO8                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E8       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E9       ;            ; 8        ; VCCIO8                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E10      ; 140        ; 7        ; data[11]                                         ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E11      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E12      ; 128        ; 7        ; setimo_7seg[7]                                   ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E13      ;            ; 7        ; VCCIO7                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E14      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E15      ; 113        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E16      ; 111        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E17      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E18      ; 107        ; 6        ; data[0]                                          ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; F1       ; 5          ; QL0      ; GXB_NC                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F2       ; 4          ; QL0      ; GXB_NC                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F3       ;            ; --       ; VCCL_GXB                                         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F4       ;            ; 9        ; VCCIO9                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F5       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; VCCD_PLL                                         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F7       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F8       ;            ; 8        ; VCCIO8                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F9       ;            ; 8A       ; VCC_CLKIN8A                                      ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F10      ;            ; 7        ; VCCIO7                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F11      ;            ; 7        ; VCCIO7                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F12      ;            ; 7        ; VCCIO7                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F13      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F14      ;            ;          ; VCCD_PLL                                         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F15      ; 114        ; 6        ; quarto_7seg[5]                                   ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; F16      ; 112        ; 6        ; setimo_7seg[1]                                   ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; F17      ; 102        ; 6        ; data[19]                                         ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; F18      ; 108        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G1       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G2       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G3       ;            ; --       ; VCCH_GXB                                         ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G4       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G5       ;            ; --       ; VCCA                                             ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G6       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ; 143        ; 8A       ; GXB_GND*                                         ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G10      ; 144        ; 8A       ; GXB_GND*                                         ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G11      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G13      ;            ; --       ; VCCA                                             ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G14      ;            ; 6        ; VCCIO6                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G15      ; 105        ; 6        ; data[15]                                         ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G16      ; 104        ; 6        ; data[23]                                         ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G17      ; 103        ; 6        ; data[10]                                         ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G18      ; 101        ; 6        ; data[16]                                         ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; H1       ; 7          ; QL0      ; GXB_GND*                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H2       ; 6          ; QL0      ; GXB_GND*                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H3       ;            ; --       ; VCCL_GXB                                         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H4       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H5       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H7       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H10      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H11      ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H12      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H13      ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H14      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ;            ; 6        ; VCCIO6                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H16      ; 106        ; 6        ; data[2]                                          ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; H17      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H18      ; 97         ; 6        ; debug[1]                                         ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J1       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J2       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J3       ;            ; --       ; VCCA_GXB                                         ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J4       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J5       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J7       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J14      ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J15      ;            ; 6        ; VCCIO6                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J16      ; 100        ; 6        ; data[29]                                         ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J17      ; 99         ; 6        ; data[17]                                         ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J18      ; 98         ; 6        ; debug[0]                                         ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; K1       ; 9          ; QL0      ; GXB_NC                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K2       ; 8          ; QL0      ; GXB_NC                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K3       ;            ; --       ; VCCL_GXB                                         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K6       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K8       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K9       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ;            ; 5        ; VCCIO5                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K15      ; 92         ; 5        ; data[24]                                         ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; K16      ; 91         ; 5        ; data[13]                                         ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; K17      ; 96         ; 5        ; GND+                                             ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; K18      ; 95         ; 5        ; GND+                                             ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L1       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L2       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L3       ;            ; --       ; VCCH_GXB                                         ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L4       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L5       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ;            ; --       ; VCCA                                             ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L7       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L8       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L9       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L13      ;            ; --       ; VCCA                                             ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L15      ; 86         ; 5        ; segundo_7seg[2]                                  ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L16      ; 85         ; 5        ; data[12]                                         ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L17      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ; 93         ; 5        ; data[21]                                         ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; M1       ; 11         ; QL0      ; GXB_GND*                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M2       ; 10         ; QL0      ; GXB_GND*                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M3       ;            ; --       ; VCCL_GXB                                         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ;            ;          ; VCCD_PLL                                         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M6       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M7       ; 31         ; 3        ; setimo_7seg[5]                                   ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; M8       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M9       ; 47         ; 3A       ; clk_rom                                          ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; M10      ; 48         ; 3A       ; clk                                              ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; M11      ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; VCCD_PLL                                         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M15      ;            ; 5        ; VCCIO5                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M16      ; 88         ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M17      ; 87         ; 5        ; primeiro_7seg[3]                                 ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; M18      ; 94         ; 5        ; data[28]                                         ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; N1       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N2       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N3       ;            ; --       ; VCCA_GXB                                         ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N4       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N5       ; 21         ; 3        ; segundo_7seg[7]                                  ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; N6       ; 22         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N7       ; 32         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N8       ;            ; 3        ; VCCIO3                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N9       ;            ; 3A       ; VCC_CLKIN3A                                      ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ;            ; 4        ; VCCIO4                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N12      ;            ; 4        ; VCCIO4                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N13      ;            ; 4        ; VCCIO4                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N14      ;            ; 4        ; VCCIO4                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N15      ; 77         ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N16      ; 78         ; 5        ; segundo_7seg[6]                                  ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; N17      ; 90         ; 5        ; data[5]                                          ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; N18      ; 89         ; 5        ; segundo_7seg[1]                                  ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; P1       ; 13         ; QL0      ; GXB_NC                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P2       ; 12         ; QL0      ; GXB_NC                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P3       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P4       ; 16         ; 3        ; ^MSEL2                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P5       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P6       ; 23         ; 3        ; quarto_7seg[0]                                   ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; P7       ;            ; 3        ; VCCIO3                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P8       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P9       ;            ; 3        ; VCCIO3                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P10      ; 45         ; 3        ; led_clk                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; P11      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P12      ; 61         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; P13      ; 62         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P14      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ; 75         ; 4        ; oitavo_7seg[6]                                   ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; P16      ; 79         ; 5        ; quinto_7seg[5]                                   ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; P17      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P18      ; 83         ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R1       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R2       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R3       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R4       ;            ; --       ; VCCL_GXB                                         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R5       ; 17         ; 3        ; ^MSEL1                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R6       ; 24         ; 3        ; ~ALTERA_NCEO~ / RESERVED_OUTPUT_OPEN_DRAIN       ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; R7       ; 29         ; 3        ; quinto_7seg[7]                                   ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; R8       ; 36         ; 3        ; setimo_7seg[0]                                   ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; R9       ; 39         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R10      ; 46         ; 3        ; data[20]                                         ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; R11      ; 53         ; 4        ; data[9]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; R12      ; 59         ; 4        ; sexto_7seg[6]                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; R13      ; 60         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R14      ; 73         ; 4        ; oitavo_7seg[7]                                   ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; R15      ; 76         ; 4        ; terceiro_7seg[2]                                 ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; R16      ; 80         ; 5        ; terceiro_7seg[5]                                 ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; R17      ; 82         ; 5        ; quinto_7seg[6]                                   ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; R18      ; 84         ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ; 15         ; QL0      ; GXB_GND*                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; T2       ; 14         ; QL0      ; GXB_GND*                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; T3       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T4       ;            ; --       ; VCCA_GXB                                         ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T5       ; 18         ; 3        ; ^MSEL0                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; T6       ; 25         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T7       ; 30         ; 3        ; segundo_7seg[0]                                  ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T8       ; 35         ; 3        ; primeiro_7seg[1]                                 ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T9       ; 40         ; 3        ; primeiro_7seg[6]                                 ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T10      ; 43         ; 3        ; oitavo_7seg[0]                                   ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T11      ; 54         ; 4        ; data[7]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T12      ; 55         ; 4        ; data[22]                                         ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T13      ; 63         ; 4        ; sexto_7seg[1]                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T14      ; 64         ; 4        ; segundo_7seg[5]                                  ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T15      ; 74         ; 4        ; quarto_7seg[4]                                   ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T16      ; 71         ; 4        ; primeiro_7seg[2]                                 ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T17      ; 72         ; 4        ; primeiro_7seg[7]                                 ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T18      ; 81         ; 5        ; terceiro_7seg[1]                                 ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; U1       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U2       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U3       ;            ;          ; NC                                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; U4       ; 19         ; 3        ; ^CONF_DONE                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; U5       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U6       ; 26         ; 3        ; terceiro_7seg[7]                                 ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; U7       ; 33         ; 3        ; quinto_7seg[4]                                   ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; U8       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U9       ; 37         ; 3        ; segundo_7seg[3]                                  ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; U10      ; 44         ; 3        ; setimo_7seg[6]                                   ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; U11      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U12      ; 56         ; 4        ; data[8]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; U13      ; 51         ; 4        ; data[4]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; U14      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U15      ; 65         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U16      ; 66         ; 4        ; terceiro_7seg[0]                                 ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; U17      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U18      ; 69         ; 4        ; setimo_7seg[4]                                   ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V1       ;            ;          ; RREF                                             ;        ;              ;         ; --         ;                 ; --       ; --           ;
; V2       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V3       ;            ;          ; NC                                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; V4       ; 20         ; 3        ; ^nSTATUS                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; V5       ; 27         ; 3        ; sexto_7seg[2]                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V6       ; 28         ; 3        ; sexto_7seg[5]                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V7       ; 34         ; 3        ; setimo_7seg[2]                                   ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V8       ; 38         ; 3        ; quarto_7seg[2]                                   ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V9       ; 41         ; 3        ; quinto_7seg[3]                                   ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V10      ; 42         ; 3        ; oitavo_7seg[1]                                   ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V11      ; 49         ; 4        ; GND+                                             ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; V12      ; 50         ; 4        ; rst                                              ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V13      ; 52         ; 4        ; data[30]                                         ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V14      ; 57         ; 4        ; data[31]                                         ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V15      ; 58         ; 4        ; data[6]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V16      ; 67         ; 4        ; terceiro_7seg[6]                                 ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V17      ; 68         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V18      ; 70         ; 4        ; primeiro_7seg[5]                                 ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
+----------+------------+----------+--------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                          ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; DSP 36x36 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                     ; Library Name ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------+--------------+
; |mips_multi                               ; 1301 (61)   ; 359 (0)                   ; 0 (0)         ; 10240       ; 3    ; 0            ; 0       ; 0         ; 0         ; 102  ; 0            ; 942 (59)     ; 37 (0)            ; 322 (6)          ; |mips_multi                                                                             ;              ;
;    |alu_ctr:actr|                         ; 29 (29)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 22 (22)      ; 0 (0)             ; 7 (7)            ; |mips_multi|alu_ctr:actr                                                                ;              ;
;    |breg:bcoreg|                          ; 237 (237)   ; 150 (150)                 ; 0 (0)         ; 2048        ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 21 (21)      ; 17 (17)           ; 199 (199)        ; |mips_multi|breg:bcoreg                                                                 ;              ;
;       |altsyncram:breg32_rtl_0|           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |mips_multi|breg:bcoreg|altsyncram:breg32_rtl_0                                         ;              ;
;          |altsyncram_7ki1:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |mips_multi|breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_7ki1:auto_generated          ;              ;
;       |altsyncram:breg32_rtl_1|           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |mips_multi|breg:bcoreg|altsyncram:breg32_rtl_1                                         ;              ;
;          |altsyncram_7ki1:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |mips_multi|breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_7ki1:auto_generated          ;              ;
;    |mips_controle:ctr_mips|               ; 40 (40)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 25 (25)          ; |mips_multi|mips_controle:ctr_mips                                                      ;              ;
;    |mips_mem:mem|                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |mips_multi|mips_mem:mem                                                                ;              ;
;       |altsyncram:altsyncram_component|   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |mips_multi|mips_mem:mem|altsyncram:altsyncram_component                                ;              ;
;          |altsyncram_rff1:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |mips_multi|mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated ;              ;
;    |mux_2:breg_data_mux|                  ; 32 (32)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 19 (19)      ; 0 (0)             ; 13 (13)          ; |mips_multi|mux_2:breg_data_mux                                                         ;              ;
;    |mux_2:mux_mem|                        ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 2 (2)            ; |mips_multi|mux_2:mux_mem                                                               ;              ;
;    |mux_2:mux_reg_add|                    ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; |mips_multi|mux_2:mux_reg_add                                                           ;              ;
;    |mux_2:mux_ulaA_shift|                 ; 39 (39)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 36 (36)      ; 0 (0)             ; 3 (3)            ; |mips_multi|mux_2:mux_ulaA_shift                                                        ;              ;
;    |mux_3:mux_pc|                         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |mips_multi|mux_3:mux_pc                                                                ;              ;
;    |muxp_4:mux_ulaB|                      ; 53 (53)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 47 (47)      ; 0 (0)             ; 6 (6)            ; |mips_multi|muxp_4:mux_ulaB                                                             ;              ;
;    |reg:ir|                               ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 30 (30)          ; |mips_multi|reg:ir                                                                      ;              ;
;    |reg:pc|                               ; 36 (36)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 32 (32)          ; |mips_multi|reg:pc                                                                      ;              ;
;    |regbuf:rdm|                           ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 17 (17)          ; |mips_multi|regbuf:rdm                                                                  ;              ;
;    |regbuf:regULA|                        ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 29 (29)          ; |mips_multi|regbuf:regULA                                                               ;              ;
;    |regbuf:rgA|                           ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |mips_multi|regbuf:rgA                                                                  ;              ;
;    |regbuf:rgB|                           ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |mips_multi|regbuf:rgB                                                                  ;              ;
;    |ulamips:alu|                          ; 756 (756)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 712 (712)    ; 0 (0)             ; 44 (44)          ; |mips_multi|ulamips:alu                                                                 ;              ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+--------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                              ;
+------------------+----------+---------------+---------------+-----------------------+-----+------+
; Name             ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+------------------+----------+---------------+---------------+-----------------------+-----+------+
; data[0]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; data[1]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; data[2]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; data[3]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; data[4]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; data[5]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; data[6]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; data[7]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; data[8]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; data[9]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; data[10]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; data[11]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; data[12]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; data[13]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; data[14]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; data[15]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; data[16]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; data[17]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; data[18]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; data[19]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; data[20]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; data[21]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; data[22]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; data[23]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; data[24]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; data[25]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; data[26]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; data[27]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; data[28]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; data[29]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; data[30]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; data[31]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; led_clk          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; primeiro_7seg[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; primeiro_7seg[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; primeiro_7seg[2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; primeiro_7seg[3] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; primeiro_7seg[4] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; primeiro_7seg[5] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; primeiro_7seg[6] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; primeiro_7seg[7] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; segundo_7seg[0]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; segundo_7seg[1]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; segundo_7seg[2]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; segundo_7seg[3]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; segundo_7seg[4]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; segundo_7seg[5]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; segundo_7seg[6]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; segundo_7seg[7]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; terceiro_7seg[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; terceiro_7seg[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; terceiro_7seg[2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; terceiro_7seg[3] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; terceiro_7seg[4] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; terceiro_7seg[5] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; terceiro_7seg[6] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; terceiro_7seg[7] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; quarto_7seg[0]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; quarto_7seg[1]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; quarto_7seg[2]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; quarto_7seg[3]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; quarto_7seg[4]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; quarto_7seg[5]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; quarto_7seg[6]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; quarto_7seg[7]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; quinto_7seg[0]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; quinto_7seg[1]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; quinto_7seg[2]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; quinto_7seg[3]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; quinto_7seg[4]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; quinto_7seg[5]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; quinto_7seg[6]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; quinto_7seg[7]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sexto_7seg[0]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sexto_7seg[1]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sexto_7seg[2]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sexto_7seg[3]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sexto_7seg[4]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sexto_7seg[5]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sexto_7seg[6]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sexto_7seg[7]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; setimo_7seg[0]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; setimo_7seg[1]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; setimo_7seg[2]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; setimo_7seg[3]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; setimo_7seg[4]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; setimo_7seg[5]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; setimo_7seg[6]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; setimo_7seg[7]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; oitavo_7seg[0]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; oitavo_7seg[1]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; oitavo_7seg[2]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; oitavo_7seg[3]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; oitavo_7seg[4]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; oitavo_7seg[5]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; oitavo_7seg[6]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; oitavo_7seg[7]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; debug[1]         ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; debug[0]         ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; clk              ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; rst              ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; clk_rom          ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
+------------------+----------+---------------+---------------+-----------------------+-----+------+


+---------------------------------------------------+
; Pad To Core Delay Chain Fanout                    ;
+---------------------+-------------------+---------+
; Source Pin / Fanout ; Pad To Core Index ; Setting ;
+---------------------+-------------------+---------+
; debug[1]            ;                   ;         ;
; debug[0]            ;                   ;         ;
; clk                 ;                   ;         ;
; rst                 ;                   ;         ;
; clk_rom             ;                   ;         ;
+---------------------+-------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                       ;
+------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name                                     ; Location           ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; clk                                      ; PIN_M10            ; 361     ; Clock        ; yes    ; Global Clock         ; GCLK17           ; --                        ;
; clk_rom                                  ; PIN_M9             ; 2       ; Clock        ; yes    ; Global Clock         ; GCLK19           ; --                        ;
; mips_controle:ctr_mips|WideOr2~0         ; LCCOMB_X34_Y24_N14 ; 11      ; Write enable ; no     ; --                   ; --               ; --                        ;
; mips_controle:ctr_mips|WideOr4~0         ; LCCOMB_X34_Y26_N0  ; 5       ; Write enable ; no     ; --                   ; --               ; --                        ;
; mips_controle:ctr_mips|pstate.fetch_st   ; FF_X31_Y25_N15     ; 82      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips_controle:ctr_mips|pstate.jump_ex_st ; FF_X34_Y27_N23     ; 35      ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; reg:pc|sr_out[0]~43                      ; LCCOMB_X31_Y23_N14 ; 28      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; reg:pc|sr_out[28]~45                     ; LCCOMB_X31_Y23_N12 ; 4       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rst                                      ; PIN_V12            ; 35      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; rst                                      ; PIN_V12            ; 17      ; Async. clear ; yes    ; Global Clock         ; GCLK18           ; --                        ;
+------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                               ;
+---------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name    ; Location ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; clk     ; PIN_M10  ; 361     ; 132                                  ; Global Clock         ; GCLK17           ; --                        ;
; clk_rom ; PIN_M9   ; 2       ; 0                                    ; Global Clock         ; GCLK19           ; --                        ;
; rst     ; PIN_V12  ; 17      ; 0                                    ; Global Clock         ; GCLK18           ; --                        ;
+---------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                               ;
+-------------------------------------------------------------------------------------+---------+
; Name                                                                                ; Fan-Out ;
+-------------------------------------------------------------------------------------+---------+
; alu_ctr:actr|alu_ctr[0]~21                                                          ; 111     ;
; mux_2:mux_ulaA_shift|m_out[0]~36                                                    ; 91      ;
; mux_2:mux_ulaA_shift|m_out[2]~32                                                    ; 88      ;
; mips_controle:ctr_mips|pstate.fetch_st                                              ; 82      ;
; alu_ctr:actr|alu_ctr[1]~14                                                          ; 80      ;
; mux_2:mux_ulaA_shift|m_out[3]~30                                                    ; 72      ;
; muxp_4:mux_ulaB|m_out[31]~28                                                        ; 68      ;
; mux_2:mux_ulaA_shift|m_out[1]~34                                                    ; 56      ;
; alu_ctr:actr|alu_ctr[2]~22                                                          ; 55      ;
; alu_ctr:actr|shift_ctr~1                                                            ; 50      ;
; debug[0]~input                                                                      ; 48      ;
; debug[1]~input                                                                      ; 48      ;
; muxp_4:mux_ulaB|Equal2~0                                                            ; 47      ;
; mips_controle:ctr_mips|pstate.branch_ex_st                                          ; 46      ;
; mips_controle:ctr_mips|WideOr0~0                                                    ; 44      ;
; mux_2:mux_ulaA_shift|m_out[1]~38                                                    ; 40      ;
; mux_2:mux_ulaA_shift|m_out[1]~37                                                    ; 40      ;
; muxp_4:mux_ulaB|m_out[31]~29                                                        ; 39      ;
; alu_ctr:actr|alu_ctr[3]~18                                                          ; 36      ;
; mips_controle:ctr_mips|pstate.jump_ex_st                                            ; 35      ;
; rst~input                                                                           ; 34      ;
; mips_controle:ctr_mips|pstate.ldreg_st                                              ; 33      ;
; reg:ir|sr_out[25]                                                                   ; 29      ;
; reg:pc|sr_out[0]~43                                                                 ; 28      ;
; reg:ir|sr_out[20]                                                                   ; 28      ;
; ulamips:alu|Mux28~4                                                                 ; 28      ;
; breg:bcoreg|Equal0~0                                                                ; 27      ;
; mips_controle:ctr_mips|WideOr1                                                      ; 27      ;
; breg:bcoreg|breg32~45                                                               ; 26      ;
; ulamips:alu|Mux28~6                                                                 ; 26      ;
; breg:bcoreg|Equal1~0                                                                ; 25      ;
; breg:bcoreg|breg32~44                                                               ; 24      ;
; mips_controle:ctr_mips|s_aluBin[0]                                                  ; 22      ;
; mips_controle:ctr_mips|pstate.decode_st                                             ; 21      ;
; ulamips:alu|Mux28~2                                                                 ; 19      ;
; mux_2:mux_ulaA_shift|m_out[4]~28                                                    ; 19      ;
; ulamips:alu|Mux28~8                                                                 ; 17      ;
; regbuf:rgB|sr_out[31]                                                               ; 17      ;
; ulamips:alu|Mux31~17                                                                ; 16      ;
; reg:ir|sr_out[2]                                                                    ; 16      ;
; reg:ir|sr_out[5]                                                                    ; 16      ;
; reg:ir|sr_out[29]                                                                   ; 14      ;
; ulamips:alu|ShiftLeft0~16                                                           ; 14      ;
; reg:ir|sr_out[9]                                                                    ; 14      ;
; reg:ir|sr_out[1]                                                                    ; 14      ;
; reg:ir|sr_out[27]                                                                   ; 13      ;
; ulamips:alu|Mux9~7                                                                  ; 13      ;
; ulamips:alu|Mux9~6                                                                  ; 13      ;
; ulamips:alu|Mux28~7                                                                 ; 13      ;
; ulamips:alu|Mux28~5                                                                 ; 13      ;
; ulamips:alu|Mux28~3                                                                 ; 13      ;
; ~QUARTUS_CREATED_GND~I                                                              ; 12      ;
; reg:ir|sr_out[28]                                                                   ; 12      ;
; regbuf:rgB|sr_out[30]                                                               ; 12      ;
; mips_controle:ctr_mips|WideOr2~0                                                    ; 11      ;
; reg:ir|sr_out[26]                                                                   ; 11      ;
; reg:ir|sr_out[7]                                                                    ; 11      ;
; muxp_4:mux_ulaB|m_out[17]~32                                                        ; 11      ;
; muxp_4:mux_ulaB|m_out[16]~79                                                        ; 10      ;
; ulamips:alu|Mux28~10                                                                ; 10      ;
; ulamips:alu|ShiftLeft0~15                                                           ; 10      ;
; ulamips:alu|ShiftLeft0~12                                                           ; 10      ;
; muxp_4:mux_ulaB|m_out[2]~61                                                         ; 10      ;
; mux_2:mux_ulaA_shift|m_out[3]~29                                                    ; 10      ;
; muxp_4:mux_ulaB|m_out[3]~59                                                         ; 10      ;
; muxp_4:mux_ulaB|m_out[6]~53                                                         ; 10      ;
; muxp_4:mux_ulaB|m_out[7]~51                                                         ; 10      ;
; muxp_4:mux_ulaB|m_out[8]~49                                                         ; 10      ;
; muxp_4:mux_ulaB|m_out[18]~78                                                        ; 9       ;
; mips_controle:ctr_mips|WideOr2~1                                                    ; 9       ;
; breg:bcoreg|breg32~43                                                               ; 9       ;
; breg:bcoreg|breg32~42                                                               ; 9       ;
; breg:bcoreg|breg32~41                                                               ; 9       ;
; reg:ir|sr_out[31]                                                                   ; 9       ;
; muxp_4:mux_ulaB|m_out[4]~57                                                         ; 9       ;
; muxp_4:mux_ulaB|m_out[5]~55                                                         ; 9       ;
; muxp_4:mux_ulaB|m_out[9]~47                                                         ; 9       ;
; muxp_4:mux_ulaB|m_out[10]~45                                                        ; 9       ;
; muxp_4:mux_ulaB|m_out[11]~43                                                        ; 9       ;
; muxp_4:mux_ulaB|m_out[12]~41                                                        ; 9       ;
; muxp_4:mux_ulaB|m_out[13]~39                                                        ; 9       ;
; muxp_4:mux_ulaB|m_out[14]~37                                                        ; 9       ;
; regbuf:rgB|sr_out[19]                                                               ; 9       ;
; regbuf:rgB|sr_out[20]                                                               ; 9       ;
; regbuf:rgB|sr_out[22]                                                               ; 9       ;
; regbuf:rgB|sr_out[27]                                                               ; 9       ;
; reg:ir|sr_out[3]                                                                    ; 9       ;
; mips_controle:ctr_mips|pstate.ori_ex_st                                             ; 9       ;
; mips_controle:ctr_mips|pstate.andi_ex_st                                            ; 9       ;
; reg:ir|sr_out[0]                                                                    ; 9       ;
; ulamips:alu|Mux14~12                                                                ; 8       ;
; breg:bcoreg|Equal1~1                                                                ; 8       ;
; reg:ir|sr_out[30]                                                                   ; 8       ;
; ulamips:alu|Mux14~10                                                                ; 8       ;
; ulamips:alu|Mux28~9                                                                 ; 8       ;
; muxp_4:mux_ulaB|m_out[0]~63                                                         ; 8       ;
; muxp_4:mux_ulaB|m_out[1]~62                                                         ; 8       ;
; muxp_4:mux_ulaB|m_out[15]~35                                                        ; 8       ;
; regbuf:rgB|sr_out[21]                                                               ; 8       ;
; regbuf:rgB|sr_out[23]                                                               ; 8       ;
; regbuf:rgB|sr_out[25]                                                               ; 8       ;
; regbuf:rgB|sr_out[28]                                                               ; 8       ;
; regbuf:rgB|sr_out[29]                                                               ; 8       ;
; reg:ir|sr_out[4]                                                                    ; 8       ;
; ulamips:alu|Mux9~17                                                                 ; 7       ;
; breg:bcoreg|breg32~40                                                               ; 7       ;
; breg:bcoreg|breg32~39                                                               ; 7       ;
; breg:bcoreg|breg32~38                                                               ; 7       ;
; ulamips:alu|Mux4~4                                                                  ; 7       ;
; ulamips:alu|Mux9~5                                                                  ; 7       ;
; ulamips:alu|Mux9~4                                                                  ; 7       ;
; ulamips:alu|ShiftLeft0~17                                                           ; 7       ;
; mux_2:mux_ulaA_shift|m_out[1]~33                                                    ; 7       ;
; reg:ir|sr_out[10]                                                                   ; 7       ;
; regbuf:rgB|sr_out[24]                                                               ; 7       ;
; regbuf:rgB|sr_out[26]                                                               ; 7       ;
; alu_ctr:actr|alu_ctr~3                                                              ; 7       ;
; mips_controle:ctr_mips|pstate.rtype_ex_st                                           ; 7       ;
; ulamips:alu|ShiftRight1~94                                                          ; 6       ;
; ulamips:alu|ShiftRight0~90                                                          ; 6       ;
; mips_controle:ctr_mips|pstate.writereg_st                                           ; 6       ;
; breg:bcoreg|Equal0~1                                                                ; 6       ;
; ulamips:alu|ShiftRight1~65                                                          ; 6       ;
; ulamips:alu|Mux16~0                                                                 ; 6       ;
; ulamips:alu|ShiftLeft0~18                                                           ; 6       ;
; mux_2:mux_ulaA_shift|m_out[5]~26                                                    ; 6       ;
; mux_2:mux_ulaA_shift|m_out[6]~25                                                    ; 6       ;
; mux_2:mux_ulaA_shift|m_out[7]~24                                                    ; 6       ;
; mux_2:mux_ulaA_shift|m_out[8]~23                                                    ; 6       ;
; reg:ir|sr_out[6]                                                                    ; 6       ;
; mux_2:mux_ulaA_shift|m_out[9]~22                                                    ; 6       ;
; mux_2:mux_ulaA_shift|m_out[10]~21                                                   ; 6       ;
; reg:ir|sr_out[8]                                                                    ; 6       ;
; mux_2:mux_ulaA_shift|m_out[11]~20                                                   ; 6       ;
; mux_2:mux_ulaA_shift|m_out[12]~19                                                   ; 6       ;
; mux_2:mux_ulaA_shift|m_out[13]~18                                                   ; 6       ;
; mux_2:mux_ulaA_shift|m_out[14]~17                                                   ; 6       ;
; mux_2:mux_ulaA_shift|m_out[17]~14                                                   ; 6       ;
; regbuf:rgB|sr_out[18]                                                               ; 6       ;
; mux_2:mux_ulaA_shift|m_out[18]~13                                                   ; 6       ;
; mux_2:mux_ulaA_shift|m_out[19]~12                                                   ; 6       ;
; mux_2:mux_ulaA_shift|m_out[21]~10                                                   ; 6       ;
; mux_2:mux_ulaA_shift|m_out[22]~9                                                    ; 6       ;
; mux_2:mux_ulaA_shift|m_out[23]~8                                                    ; 6       ;
; mux_2:mux_ulaA_shift|m_out[24]~7                                                    ; 6       ;
; mux_2:mux_ulaA_shift|m_out[25]~6                                                    ; 6       ;
; mux_2:mux_ulaA_shift|m_out[26]~5                                                    ; 6       ;
; mux_2:mux_ulaA_shift|m_out[27]~4                                                    ; 6       ;
; reg:ir|sr_out[15]                                                                   ; 6       ;
; mips_controle:ctr_mips|WideOr1~0                                                    ; 6       ;
; mips_controle:ctr_mips|pstate.c_mem_add_st                                          ; 6       ;
; ulamips:alu|Mux24~13                                                                ; 5       ;
; muxp_4:mux_ulaB|m_out[19]~77                                                        ; 5       ;
; muxp_4:mux_ulaB|m_out[21]~75                                                        ; 5       ;
; muxp_4:mux_ulaB|m_out[23]~73                                                        ; 5       ;
; muxp_4:mux_ulaB|m_out[24]~72                                                        ; 5       ;
; muxp_4:mux_ulaB|m_out[25]~71                                                        ; 5       ;
; muxp_4:mux_ulaB|m_out[26]~70                                                        ; 5       ;
; muxp_4:mux_ulaB|m_out[27]~69                                                        ; 5       ;
; mips_controle:ctr_mips|WideOr4~0                                                    ; 5       ;
; ulamips:alu|Mux24~3                                                                 ; 5       ;
; ulamips:alu|ShiftRight1~75                                                          ; 5       ;
; ulamips:alu|ShiftRight1~62                                                          ; 5       ;
; reg:ir|sr_out[11]                                                                   ; 5       ;
; reg:ir|sr_out[12]                                                                   ; 5       ;
; mux_2:mux_ulaA_shift|m_out[15]~16                                                   ; 5       ;
; reg:ir|sr_out[13]                                                                   ; 5       ;
; mux_2:mux_ulaA_shift|m_out[16]~15                                                   ; 5       ;
; reg:ir|sr_out[14]                                                                   ; 5       ;
; mux_2:mux_ulaA_shift|m_out[20]~11                                                   ; 5       ;
; mux_2:mux_ulaA_shift|m_out[28]~3                                                    ; 5       ;
; mux_2:mux_ulaA_shift|m_out[29]~2                                                    ; 5       ;
; mux_2:mux_ulaA_shift|m_out[30]~1                                                    ; 5       ;
; mux_2:mux_ulaA_shift|m_out[31]~0                                                    ; 5       ;
; alu_ctr:actr|alu_ctr[3]~12                                                          ; 5       ;
; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|q_a[16] ; 5       ;
; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|q_a[17] ; 5       ;
; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|q_a[18] ; 5       ;
; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|q_a[19] ; 5       ;
; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|q_a[20] ; 5       ;
; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|q_a[21] ; 5       ;
; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|q_a[22] ; 5       ;
; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|q_a[23] ; 5       ;
; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|q_a[24] ; 5       ;
; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|q_a[25] ; 5       ;
; reg:pc|sr_out[28]~45                                                                ; 4       ;
; ulamips:alu|Mux4~13                                                                 ; 4       ;
; muxp_4:mux_ulaB|m_out[20]~76                                                        ; 4       ;
; muxp_4:mux_ulaB|m_out[22]~74                                                        ; 4       ;
; muxp_4:mux_ulaB|m_out[28]~68                                                        ; 4       ;
; muxp_4:mux_ulaB|m_out[29]~67                                                        ; 4       ;
; muxp_4:mux_ulaB|m_out[30]~66                                                        ; 4       ;
; mux_2:breg_data_mux|m_out[0]~31                                                     ; 4       ;
; mux_2:breg_data_mux|m_out[1]~30                                                     ; 4       ;
; mux_2:breg_data_mux|m_out[2]~29                                                     ; 4       ;
; mux_2:breg_data_mux|m_out[3]~28                                                     ; 4       ;
; mux_2:breg_data_mux|m_out[4]~27                                                     ; 4       ;
; mux_2:breg_data_mux|m_out[5]~26                                                     ; 4       ;
; mux_2:breg_data_mux|m_out[6]~25                                                     ; 4       ;
; mux_2:breg_data_mux|m_out[7]~24                                                     ; 4       ;
; mux_2:breg_data_mux|m_out[8]~23                                                     ; 4       ;
; mux_2:breg_data_mux|m_out[9]~22                                                     ; 4       ;
; mux_2:breg_data_mux|m_out[10]~21                                                    ; 4       ;
; mux_2:breg_data_mux|m_out[11]~20                                                    ; 4       ;
; mux_2:breg_data_mux|m_out[12]~19                                                    ; 4       ;
; mux_2:breg_data_mux|m_out[13]~18                                                    ; 4       ;
; mux_2:breg_data_mux|m_out[14]~17                                                    ; 4       ;
; mux_2:breg_data_mux|m_out[15]~16                                                    ; 4       ;
; mux_2:breg_data_mux|m_out[16]~15                                                    ; 4       ;
; mux_2:breg_data_mux|m_out[17]~14                                                    ; 4       ;
; mux_2:breg_data_mux|m_out[18]~13                                                    ; 4       ;
; mux_2:breg_data_mux|m_out[19]~12                                                    ; 4       ;
; mux_2:breg_data_mux|m_out[20]~11                                                    ; 4       ;
; mux_2:breg_data_mux|m_out[21]~10                                                    ; 4       ;
; mux_2:breg_data_mux|m_out[22]~9                                                     ; 4       ;
; mux_2:breg_data_mux|m_out[23]~8                                                     ; 4       ;
; mux_2:breg_data_mux|m_out[24]~7                                                     ; 4       ;
; mux_2:breg_data_mux|m_out[25]~6                                                     ; 4       ;
; mux_2:breg_data_mux|m_out[26]~5                                                     ; 4       ;
; mux_2:breg_data_mux|m_out[27]~4                                                     ; 4       ;
; mux_2:breg_data_mux|m_out[28]~3                                                     ; 4       ;
; mux_2:breg_data_mux|m_out[29]~2                                                     ; 4       ;
; mux_2:breg_data_mux|m_out[30]~1                                                     ; 4       ;
; mips_controle:ctr_mips|nstate.streghalf_st~2                                        ; 4       ;
; mux_2:mux_reg_add|m_out[4]~4                                                        ; 4       ;
; mux_2:mux_reg_add|m_out[3]~3                                                        ; 4       ;
; mux_2:mux_reg_add|m_out[2]~2                                                        ; 4       ;
; mux_2:mux_reg_add|m_out[1]~1                                                        ; 4       ;
; mux_2:mux_reg_add|m_out[0]~0                                                        ; 4       ;
; mux_2:breg_data_mux|m_out[31]~0                                                     ; 4       ;
; mips_controle:ctr_mips|Selector2~0                                                  ; 4       ;
; ulamips:alu|Mux0~12                                                                 ; 4       ;
; ulamips:alu|Mux1~14                                                                 ; 4       ;
; ulamips:alu|Mux2~13                                                                 ; 4       ;
; ulamips:alu|Mux3~11                                                                 ; 4       ;
; ulamips:alu|Mux4                                                                    ; 4       ;
; ulamips:alu|Mux5                                                                    ; 4       ;
; ulamips:alu|Mux6                                                                    ; 4       ;
; ulamips:alu|Mux7                                                                    ; 4       ;
; ulamips:alu|Mux8~8                                                                  ; 4       ;
; ulamips:alu|Mux11~8                                                                 ; 4       ;
; reg:ir|sr_out[19]                                                                   ; 4       ;
; ulamips:alu|Mux12~8                                                                 ; 4       ;
; ulamips:alu|Mux13~8                                                                 ; 4       ;
; reg:ir|sr_out[18]                                                                   ; 4       ;
; reg:ir|sr_out[17]                                                                   ; 4       ;
; ulamips:alu|Mux14~11                                                                ; 4       ;
; ulamips:alu|Mux15~5                                                                 ; 4       ;
; reg:ir|sr_out[16]                                                                   ; 4       ;
; ulamips:alu|Mux16~10                                                                ; 4       ;
; ulamips:alu|Mux17~11                                                                ; 4       ;
; ulamips:alu|Mux18~11                                                                ; 4       ;
; ulamips:alu|Mux19~11                                                                ; 4       ;
; ulamips:alu|Mux20~11                                                                ; 4       ;
; ulamips:alu|Mux21~11                                                                ; 4       ;
; ulamips:alu|Mux23~10                                                                ; 4       ;
; ulamips:alu|Mux24                                                                   ; 4       ;
; ulamips:alu|ShiftRight0~73                                                          ; 4       ;
; ulamips:alu|Mux25                                                                   ; 4       ;
; ulamips:alu|Mux26                                                                   ; 4       ;
; ulamips:alu|Mux27                                                                   ; 4       ;
; ulamips:alu|Mux24~4                                                                 ; 4       ;
; ulamips:alu|Mux28~20                                                                ; 4       ;
; ulamips:alu|ShiftRight1~63                                                          ; 4       ;
; ulamips:alu|Mux29~11                                                                ; 4       ;
; ulamips:alu|ShiftRight1~57                                                          ; 4       ;
; ulamips:alu|ShiftRight1~39                                                          ; 4       ;
; ulamips:alu|ShiftLeft0~21                                                           ; 4       ;
; ulamips:alu|Mux30~15                                                                ; 4       ;
; ulamips:alu|ShiftRight0~40                                                          ; 4       ;
; ulamips:alu|ShiftRight0~31                                                          ; 4       ;
; ulamips:alu|Mux31~16                                                                ; 4       ;
; ulamips:alu|ShiftRight0~30                                                          ; 4       ;
; ulamips:alu|ShiftRight0~20                                                          ; 4       ;
; ulamips:alu|ShiftRight0~19                                                          ; 4       ;
; ulamips:alu|Mux30~2                                                                 ; 4       ;
; alu_ctr:actr|alu_ctr~0                                                              ; 4       ;
; ulamips:alu|Mux30~16                                                                ; 3       ;
; regbuf:regULA|sr_out[2]                                                             ; 3       ;
; regbuf:regULA|sr_out[3]                                                             ; 3       ;
; regbuf:regULA|sr_out[4]                                                             ; 3       ;
; regbuf:regULA|sr_out[5]                                                             ; 3       ;
; regbuf:regULA|sr_out[6]                                                             ; 3       ;
; regbuf:regULA|sr_out[7]                                                             ; 3       ;
; regbuf:regULA|sr_out[8]                                                             ; 3       ;
; ulamips:alu|Mux2~0                                                                  ; 3       ;
; reg:ir|sr_out[24]                                                                   ; 3       ;
; reg:ir|sr_out[23]                                                                   ; 3       ;
; ulamips:alu|Mux9~16                                                                 ; 3       ;
; reg:ir|sr_out[22]                                                                   ; 3       ;
; reg:ir|sr_out[21]                                                                   ; 3       ;
; ulamips:alu|Mux10~8                                                                 ; 3       ;
; ulamips:alu|ShiftLeft0~72                                                           ; 3       ;
; ulamips:alu|ShiftRight1~90                                                          ; 3       ;
; ulamips:alu|Mux16~1                                                                 ; 3       ;
; ulamips:alu|Mux22~11                                                                ; 3       ;
; ulamips:alu|ShiftLeft0~40                                                           ; 3       ;
; ulamips:alu|ShiftLeft0~37                                                           ; 3       ;
; ulamips:alu|ShiftLeft0~35                                                           ; 3       ;
; ulamips:alu|ShiftLeft0~33                                                           ; 3       ;
; ulamips:alu|ShiftRight0~63                                                          ; 3       ;
; ulamips:alu|ShiftLeft0~27                                                           ; 3       ;
; ulamips:alu|ShiftRight1~74                                                          ; 3       ;
; ulamips:alu|ShiftRight1~73                                                          ; 3       ;
; ulamips:alu|ShiftRight1~64                                                          ; 3       ;
; ulamips:alu|ShiftRight1~59                                                          ; 3       ;
; ulamips:alu|ShiftRight1~50                                                          ; 3       ;
; ulamips:alu|ShiftRight1~49                                                          ; 3       ;
; ulamips:alu|ShiftRight0~48                                                          ; 3       ;
; ulamips:alu|ShiftRight1~41                                                          ; 3       ;
; ulamips:alu|ShiftRight0~41                                                          ; 3       ;
; ulamips:alu|ShiftRight1~33                                                          ; 3       ;
; ulamips:alu|ShiftRight1~32                                                          ; 3       ;
; ulamips:alu|ShiftRight0~32                                                          ; 3       ;
; ulamips:alu|ShiftRight0~28                                                          ; 3       ;
; ulamips:alu|ShiftRight0~24                                                          ; 3       ;
; ulamips:alu|ShiftRight0~21                                                          ; 3       ;
; ulamips:alu|ShiftRight0~18                                                          ; 3       ;
; ulamips:alu|ShiftRight0~12                                                          ; 3       ;
; alu_ctr:actr|alu_ctr[3]~17                                                          ; 3       ;
; alu_ctr:actr|alu_ctr[3]~16                                                          ; 3       ;
; regbuf:rgB|sr_out[0]                                                                ; 3       ;
; regbuf:rgB|sr_out[1]                                                                ; 3       ;
; mux_2:mux_ulaA_shift|m_out[4]~27                                                    ; 3       ;
; alu_ctr:actr|alu_ctr[2]~8                                                           ; 3       ;
; alu_ctr:actr|alu_ctr~2                                                              ; 3       ;
; alu_ctr:actr|alu_ctr~1                                                              ; 3       ;
; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|q_a[15] ; 3       ;
; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|q_a[26] ; 3       ;
; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|q_a[27] ; 3       ;
; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|q_a[28] ; 3       ;
; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|q_a[29] ; 3       ;
; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|q_a[30] ; 3       ;
; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|q_a[31] ; 3       ;
; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|q_a[14] ; 3       ;
; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|q_a[1]  ; 3       ;
; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|q_a[2]  ; 3       ;
; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|q_a[3]  ; 3       ;
; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|q_a[4]  ; 3       ;
; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|q_a[5]  ; 3       ;
; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|q_a[6]  ; 3       ;
; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|q_a[7]  ; 3       ;
; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|q_a[8]  ; 3       ;
; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|q_a[9]  ; 3       ;
; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|q_a[10] ; 3       ;
; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|q_a[11] ; 3       ;
; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|q_a[12] ; 3       ;
; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|q_a[13] ; 3       ;
; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|q_a[0]  ; 3       ;
; reg:pc|sr_out[0]                                                                    ; 3       ;
; reg:pc|sr_out[1]                                                                    ; 3       ;
; reg:pc|sr_out[2]                                                                    ; 3       ;
; reg:pc|sr_out[3]                                                                    ; 3       ;
; reg:pc|sr_out[4]                                                                    ; 3       ;
; reg:pc|sr_out[5]                                                                    ; 3       ;
; reg:pc|sr_out[6]                                                                    ; 3       ;
; reg:pc|sr_out[7]                                                                    ; 3       ;
; mips_controle:ctr_mips|pstate.fetch_st~_wirecell                                    ; 2       ;
; ulamips:alu|ShiftRight0~92                                                          ; 2       ;
; ulamips:alu|ShiftRight0~91                                                          ; 2       ;
; ulamips:alu|ShiftRight1~93                                                          ; 2       ;
; ulamips:alu|ShiftRight1~92                                                          ; 2       ;
; ulamips:alu|ShiftLeft0~126                                                          ; 2       ;
; ulamips:alu|ShiftRight1~91                                                          ; 2       ;
; ulamips:alu|ShiftLeft0~125                                                          ; 2       ;
; mips_controle:ctr_mips|nstate.writemem_st~1                                         ; 2       ;
; mips_controle:ctr_mips|Selector2~1                                                  ; 2       ;
; mux_2:mux_mem|m_out[7]~7                                                            ; 2       ;
; mux_2:mux_mem|m_out[6]~6                                                            ; 2       ;
; mux_2:mux_mem|m_out[5]~5                                                            ; 2       ;
; mux_2:mux_mem|m_out[4]~4                                                            ; 2       ;
; mux_2:mux_mem|m_out[3]~3                                                            ; 2       ;
; mux_2:mux_mem|m_out[2]~2                                                            ; 2       ;
; mux_2:mux_mem|m_out[1]~1                                                            ; 2       ;
; mux_2:mux_mem|m_out[0]~0                                                            ; 2       ;
; regbuf:regULA|sr_out[0]                                                             ; 2       ;
; regbuf:regULA|sr_out[1]                                                             ; 2       ;
; regbuf:regULA|sr_out[9]                                                             ; 2       ;
; regbuf:regULA|sr_out[10]                                                            ; 2       ;
; regbuf:regULA|sr_out[11]                                                            ; 2       ;
; regbuf:regULA|sr_out[12]                                                            ; 2       ;
; regbuf:regULA|sr_out[13]                                                            ; 2       ;
; regbuf:regULA|sr_out[14]                                                            ; 2       ;
; regbuf:regULA|sr_out[15]                                                            ; 2       ;
; regbuf:regULA|sr_out[16]                                                            ; 2       ;
; regbuf:regULA|sr_out[17]                                                            ; 2       ;
; regbuf:regULA|sr_out[18]                                                            ; 2       ;
; regbuf:regULA|sr_out[19]                                                            ; 2       ;
; regbuf:regULA|sr_out[20]                                                            ; 2       ;
; regbuf:regULA|sr_out[21]                                                            ; 2       ;
; regbuf:regULA|sr_out[22]                                                            ; 2       ;
; regbuf:regULA|sr_out[23]                                                            ; 2       ;
; regbuf:regULA|sr_out[24]                                                            ; 2       ;
; regbuf:regULA|sr_out[25]                                                            ; 2       ;
; regbuf:regULA|sr_out[26]                                                            ; 2       ;
; regbuf:regULA|sr_out[27]                                                            ; 2       ;
; regbuf:regULA|sr_out[28]                                                            ; 2       ;
; regbuf:regULA|sr_out[29]                                                            ; 2       ;
; regbuf:regULA|sr_out[30]                                                            ; 2       ;
; mips_controle:ctr_mips|Mux7~1                                                       ; 2       ;
; mips_controle:ctr_mips|Equal2~0                                                     ; 2       ;
; ulamips:alu|Equal0~12                                                               ; 2       ;
; regbuf:regULA|sr_out[31]                                                            ; 2       ;
; mips_controle:ctr_mips|nstate.ori_ex_st~0                                           ; 2       ;
; mips_controle:ctr_mips|nstate.rtype_ex_st~2                                         ; 2       ;
; ulamips:alu|ShiftLeft0~120                                                          ; 2       ;
; ulamips:alu|Mux2~2                                                                  ; 2       ;
; ulamips:alu|Mux2~1                                                                  ; 2       ;
; ulamips:alu|Mux3~1                                                                  ; 2       ;
; ulamips:alu|ShiftLeft0~117                                                          ; 2       ;
; ulamips:alu|ShiftLeft0~115                                                          ; 2       ;
; ulamips:alu|ShiftLeft0~114                                                          ; 2       ;
; ulamips:alu|ShiftLeft0~112                                                          ; 2       ;
; ulamips:alu|ShiftLeft0~109                                                          ; 2       ;
; ulamips:alu|ShiftLeft0~106                                                          ; 2       ;
; ulamips:alu|ShiftLeft0~105                                                          ; 2       ;
; ulamips:alu|Mux9~15                                                                 ; 2       ;
; ulamips:alu|Mux9~11                                                                 ; 2       ;
; ulamips:alu|ShiftLeft0~102                                                          ; 2       ;
; ulamips:alu|ShiftLeft0~101                                                          ; 2       ;
; ulamips:alu|Mux10~7                                                                 ; 2       ;
; ulamips:alu|Mux10~3                                                                 ; 2       ;
; ulamips:alu|ShiftLeft0~98                                                           ; 2       ;
; ulamips:alu|ShiftLeft0~97                                                           ; 2       ;
; ulamips:alu|ShiftLeft0~94                                                           ; 2       ;
; ulamips:alu|ShiftLeft0~93                                                           ; 2       ;
; ulamips:alu|Mux11~0                                                                 ; 2       ;
; ulamips:alu|ShiftLeft0~90                                                           ; 2       ;
; ulamips:alu|ShiftLeft0~89                                                           ; 2       ;
; ulamips:alu|ShiftLeft0~86                                                           ; 2       ;
; ulamips:alu|ShiftLeft0~85                                                           ; 2       ;
; ulamips:alu|ShiftLeft0~82                                                           ; 2       ;
; ulamips:alu|ShiftLeft0~81                                                           ; 2       ;
; ulamips:alu|ShiftLeft0~80                                                           ; 2       ;
; ulamips:alu|ShiftLeft0~77                                                           ; 2       ;
; ulamips:alu|ShiftLeft0~76                                                           ; 2       ;
; ulamips:alu|ShiftLeft0~75                                                           ; 2       ;
; ulamips:alu|Mux16~8                                                                 ; 2       ;
; ulamips:alu|ShiftRight0~88                                                          ; 2       ;
; ulamips:alu|ShiftLeft0~71                                                           ; 2       ;
; ulamips:alu|ShiftLeft0~70                                                           ; 2       ;
; ulamips:alu|ShiftLeft0~69                                                           ; 2       ;
; ulamips:alu|ShiftLeft0~68                                                           ; 2       ;
; ulamips:alu|ShiftLeft0~67                                                           ; 2       ;
; ulamips:alu|ShiftLeft0~66                                                           ; 2       ;
; ulamips:alu|ShiftLeft0~65                                                           ; 2       ;
; ulamips:alu|ShiftRight1~89                                                          ; 2       ;
; ulamips:alu|ShiftLeft0~63                                                           ; 2       ;
; ulamips:alu|ShiftLeft0~62                                                           ; 2       ;
; ulamips:alu|ShiftLeft0~61                                                           ; 2       ;
; ulamips:alu|ShiftLeft0~60                                                           ; 2       ;
; ulamips:alu|ShiftRight1~88                                                          ; 2       ;
; ulamips:alu|ShiftLeft0~59                                                           ; 2       ;
; ulamips:alu|ShiftLeft0~58                                                           ; 2       ;
; ulamips:alu|ShiftLeft0~57                                                           ; 2       ;
; ulamips:alu|ShiftLeft0~56                                                           ; 2       ;
; ulamips:alu|ShiftRight0~81                                                          ; 2       ;
; ulamips:alu|ShiftLeft0~55                                                           ; 2       ;
; ulamips:alu|ShiftLeft0~54                                                           ; 2       ;
; ulamips:alu|ShiftLeft0~53                                                           ; 2       ;
; ulamips:alu|ShiftLeft0~52                                                           ; 2       ;
; ulamips:alu|ShiftRight0~79                                                          ; 2       ;
; ulamips:alu|ShiftLeft0~51                                                           ; 2       ;
; ulamips:alu|ShiftLeft0~50                                                           ; 2       ;
; ulamips:alu|ShiftLeft0~49                                                           ; 2       ;
; ulamips:alu|ShiftLeft0~48                                                           ; 2       ;
; ulamips:alu|Mux22~10                                                                ; 2       ;
; ulamips:alu|Mux22~8                                                                 ; 2       ;
; ulamips:alu|ShiftRight1~87                                                          ; 2       ;
; ulamips:alu|ShiftRight0~78                                                          ; 2       ;
; ulamips:alu|ShiftLeft0~47                                                           ; 2       ;
; ulamips:alu|ShiftLeft0~46                                                           ; 2       ;
; ulamips:alu|ShiftLeft0~45                                                           ; 2       ;
; ulamips:alu|ShiftLeft0~44                                                           ; 2       ;
; ulamips:alu|ShiftRight1~86                                                          ; 2       ;
; ulamips:alu|ShiftRight0~77                                                          ; 2       ;
; ulamips:alu|ShiftLeft0~42                                                           ; 2       ;
; ulamips:alu|ShiftLeft0~39                                                           ; 2       ;
; ulamips:alu|ShiftRight0~76                                                          ; 2       ;
; ulamips:alu|ShiftRight1~85                                                          ; 2       ;
; ulamips:alu|ShiftRight0~74                                                          ; 2       ;
; ulamips:alu|ShiftRight1~83                                                          ; 2       ;
; ulamips:alu|ShiftLeft0~38                                                           ; 2       ;
; ulamips:alu|ShiftLeft0~36                                                           ; 2       ;
; ulamips:alu|ShiftRight0~71                                                          ; 2       ;
; ulamips:alu|ShiftRight1~82                                                          ; 2       ;
; ulamips:alu|ShiftRight0~70                                                          ; 2       ;
; ulamips:alu|ShiftRight0~68                                                          ; 2       ;
; ulamips:alu|ShiftLeft0~34                                                           ; 2       ;
; ulamips:alu|ShiftLeft0~32                                                           ; 2       ;
; ulamips:alu|ShiftRight1~79                                                          ; 2       ;
; ulamips:alu|ShiftRight0~65                                                          ; 2       ;
; ulamips:alu|ShiftLeft0~31                                                           ; 2       ;
; ulamips:alu|ShiftLeft0~30                                                           ; 2       ;
; ulamips:alu|ShiftLeft0~29                                                           ; 2       ;
; ulamips:alu|ShiftRight1~77                                                          ; 2       ;
; ulamips:alu|ShiftRight0~60                                                          ; 2       ;
; ulamips:alu|ShiftRight0~57                                                          ; 2       ;
; ulamips:alu|Mux24~2                                                                 ; 2       ;
; ulamips:alu|ShiftLeft0~28                                                           ; 2       ;
; ulamips:alu|ShiftLeft0~26                                                           ; 2       ;
; ulamips:alu|ShiftRight1~71                                                          ; 2       ;
; ulamips:alu|ShiftRight1~70                                                          ; 2       ;
; ulamips:alu|ShiftRight1~69                                                          ; 2       ;
; ulamips:alu|ShiftRight0~55                                                          ; 2       ;
; ulamips:alu|ShiftRight0~53                                                          ; 2       ;
; ulamips:alu|ShiftRight1~61                                                          ; 2       ;
; ulamips:alu|ShiftLeft0~24                                                           ; 2       ;
; ulamips:alu|ShiftLeft0~23                                                           ; 2       ;
; ulamips:alu|ShiftRight1~58                                                          ; 2       ;
; ulamips:alu|ShiftRight1~56                                                          ; 2       ;
; ulamips:alu|ShiftRight1~55                                                          ; 2       ;
; ulamips:alu|ShiftRight1~54                                                          ; 2       ;
; ulamips:alu|ShiftRight1~52                                                          ; 2       ;
; ulamips:alu|ShiftRight1~51                                                          ; 2       ;
; ulamips:alu|ShiftRight0~50                                                          ; 2       ;
; ulamips:alu|ShiftRight1~45                                                          ; 2       ;
; ulamips:alu|ShiftRight1~42                                                          ; 2       ;
; ulamips:alu|ShiftRight1~40                                                          ; 2       ;
; ulamips:alu|ShiftRight0~47                                                          ; 2       ;
; ulamips:alu|ShiftLeft0~22                                                           ; 2       ;
; ulamips:alu|ShiftRight0~45                                                          ; 2       ;
; ulamips:alu|ShiftRight0~43                                                          ; 2       ;
; ulamips:alu|Mux30~8                                                                 ; 2       ;
; ulamips:alu|ShiftRight1~37                                                          ; 2       ;
; ulamips:alu|ShiftRight1~35                                                          ; 2       ;
; ulamips:alu|ShiftRight1~34                                                          ; 2       ;
; ulamips:alu|ShiftRight1~29                                                          ; 2       ;
; ulamips:alu|ShiftRight0~37                                                          ; 2       ;
; ulamips:alu|ShiftRight0~36                                                          ; 2       ;
; ulamips:alu|ShiftRight0~35                                                          ; 2       ;
; ulamips:alu|ShiftRight1~28                                                          ; 2       ;
; ulamips:alu|ShiftRight1~26                                                          ; 2       ;
; ulamips:alu|ShiftRight0~34                                                          ; 2       ;
; ulamips:alu|ShiftRight1~23                                                          ; 2       ;
; ulamips:alu|ShiftRight1~21                                                          ; 2       ;
; ulamips:alu|ShiftRight1~20                                                          ; 2       ;
; ulamips:alu|ShiftRight1~19                                                          ; 2       ;
; ulamips:alu|ShiftRight1~18                                                          ; 2       ;
; ulamips:alu|ShiftRight0~29                                                          ; 2       ;
; ulamips:alu|ShiftRight1~17                                                          ; 2       ;
; ulamips:alu|ShiftRight0~23                                                          ; 2       ;
; ulamips:alu|ShiftRight0~17                                                          ; 2       ;
; ulamips:alu|ShiftRight0~16                                                          ; 2       ;
; ulamips:alu|ShiftRight1~16                                                          ; 2       ;
; ulamips:alu|ShiftRight1~15                                                          ; 2       ;
; ulamips:alu|ShiftRight0~15                                                          ; 2       ;
; ulamips:alu|ShiftRight0~14                                                          ; 2       ;
; ulamips:alu|ShiftRight0~13                                                          ; 2       ;
; ulamips:alu|ShiftRight0~11                                                          ; 2       ;
; ulamips:alu|ShiftRight0~10                                                          ; 2       ;
; muxp_4:mux_ulaB|m_out[0]~65                                                         ; 2       ;
; muxp_4:mux_ulaB|m_out[1]~64                                                         ; 2       ;
; ulamips:alu|ShiftRight1~11                                                          ; 2       ;
; ulamips:alu|ShiftRight0~9                                                           ; 2       ;
; ulamips:alu|ShiftRight1~10                                                          ; 2       ;
; alu_ctr:actr|alu_ctr~15                                                             ; 2       ;
; mux_2:mux_ulaA_shift|m_out[0]~35                                                    ; 2       ;
; mux_2:mux_ulaA_shift|m_out[2]~31                                                    ; 2       ;
; regbuf:rgB|sr_out[2]                                                                ; 2       ;
; regbuf:rgB|sr_out[3]                                                                ; 2       ;
; regbuf:rgB|sr_out[4]                                                                ; 2       ;
; regbuf:rgB|sr_out[5]                                                                ; 2       ;
; regbuf:rgB|sr_out[6]                                                                ; 2       ;
; regbuf:rgB|sr_out[7]                                                                ; 2       ;
; regbuf:rgB|sr_out[8]                                                                ; 2       ;
; regbuf:rgB|sr_out[9]                                                                ; 2       ;
; regbuf:rgB|sr_out[10]                                                               ; 2       ;
; regbuf:rgB|sr_out[11]                                                               ; 2       ;
; regbuf:rgB|sr_out[12]                                                               ; 2       ;
; regbuf:rgB|sr_out[13]                                                               ; 2       ;
; regbuf:rgB|sr_out[14]                                                               ; 2       ;
; regbuf:rgB|sr_out[15]                                                               ; 2       ;
; regbuf:rgB|sr_out[16]                                                               ; 2       ;
; regbuf:rgB|sr_out[17]                                                               ; 2       ;
; muxp_4:mux_ulaB|m_out[31]~30                                                        ; 2       ;
; alu_ctr:actr|alu_ctr~13                                                             ; 2       ;
; alu_ctr:actr|Equal5~3                                                               ; 2       ;
; alu_ctr:actr|alu_ctr~10                                                             ; 2       ;
; alu_ctr:actr|alu_ctr[2]~9                                                           ; 2       ;
; alu_ctr:actr|alu_ctr~7                                                              ; 2       ;
; alu_ctr:actr|alu_ctr[0]~6                                                           ; 2       ;
; ulamips:alu|Add1~0                                                                  ; 2       ;
; ulamips:alu|tmp[31]~62                                                              ; 2       ;
; reg:pc|sr_out[8]                                                                    ; 2       ;
; reg:pc|sr_out[9]                                                                    ; 2       ;
; reg:pc|sr_out[10]                                                                   ; 2       ;
; reg:pc|sr_out[11]                                                                   ; 2       ;
; reg:pc|sr_out[12]                                                                   ; 2       ;
; reg:pc|sr_out[13]                                                                   ; 2       ;
; reg:pc|sr_out[14]                                                                   ; 2       ;
; reg:pc|sr_out[15]                                                                   ; 2       ;
; reg:pc|sr_out[16]                                                                   ; 2       ;
; reg:pc|sr_out[17]                                                                   ; 2       ;
; reg:pc|sr_out[18]                                                                   ; 2       ;
; reg:pc|sr_out[19]                                                                   ; 2       ;
; reg:pc|sr_out[20]                                                                   ; 2       ;
; reg:pc|sr_out[21]                                                                   ; 2       ;
; reg:pc|sr_out[22]                                                                   ; 2       ;
; reg:pc|sr_out[23]                                                                   ; 2       ;
; reg:pc|sr_out[24]                                                                   ; 2       ;
; reg:pc|sr_out[25]                                                                   ; 2       ;
; reg:pc|sr_out[26]                                                                   ; 2       ;
; reg:pc|sr_out[27]                                                                   ; 2       ;
; reg:pc|sr_out[28]                                                                   ; 2       ;
; reg:pc|sr_out[29]                                                                   ; 2       ;
; reg:pc|sr_out[30]                                                                   ; 2       ;
; reg:pc|sr_out[31]                                                                   ; 2       ;
; breg:bcoreg|breg32_rtl_0_bypass[12]~feeder                                          ; 1       ;
; breg:bcoreg|breg32_rtl_1_bypass[12]~feeder                                          ; 1       ;
; breg:bcoreg|breg32_rtl_0_bypass[14]~feeder                                          ; 1       ;
; breg:bcoreg|breg32_rtl_1_bypass[14]~feeder                                          ; 1       ;
; breg:bcoreg|breg32_rtl_0_bypass[16]~feeder                                          ; 1       ;
; breg:bcoreg|breg32_rtl_1_bypass[16]~feeder                                          ; 1       ;
; breg:bcoreg|breg32_rtl_0_bypass[18]~feeder                                          ; 1       ;
; breg:bcoreg|breg32_rtl_1_bypass[18]~feeder                                          ; 1       ;
; breg:bcoreg|breg32_rtl_0_bypass[20]~feeder                                          ; 1       ;
; breg:bcoreg|breg32_rtl_1_bypass[20]~feeder                                          ; 1       ;
; breg:bcoreg|breg32_rtl_0_bypass[22]~feeder                                          ; 1       ;
; breg:bcoreg|breg32_rtl_1_bypass[22]~feeder                                          ; 1       ;
; breg:bcoreg|breg32_rtl_0_bypass[24]~feeder                                          ; 1       ;
; breg:bcoreg|breg32_rtl_1_bypass[24]~feeder                                          ; 1       ;
; breg:bcoreg|breg32_rtl_0_bypass[26]~feeder                                          ; 1       ;
; breg:bcoreg|breg32_rtl_1_bypass[26]~feeder                                          ; 1       ;
; breg:bcoreg|breg32_rtl_0_bypass[28]~feeder                                          ; 1       ;
; breg:bcoreg|breg32_rtl_1_bypass[28]~feeder                                          ; 1       ;
; breg:bcoreg|breg32_rtl_0_bypass[30]~feeder                                          ; 1       ;
; breg:bcoreg|breg32_rtl_1_bypass[30]~feeder                                          ; 1       ;
; breg:bcoreg|breg32_rtl_0_bypass[32]~feeder                                          ; 1       ;
; breg:bcoreg|breg32_rtl_1_bypass[32]~feeder                                          ; 1       ;
; breg:bcoreg|breg32_rtl_0_bypass[34]~feeder                                          ; 1       ;
; breg:bcoreg|breg32_rtl_1_bypass[34]~feeder                                          ; 1       ;
; breg:bcoreg|breg32_rtl_0_bypass[36]~feeder                                          ; 1       ;
; breg:bcoreg|breg32_rtl_1_bypass[36]~feeder                                          ; 1       ;
; breg:bcoreg|breg32_rtl_0_bypass[38]~feeder                                          ; 1       ;
; breg:bcoreg|breg32_rtl_1_bypass[38]~feeder                                          ; 1       ;
; breg:bcoreg|breg32_rtl_0_bypass[40]~feeder                                          ; 1       ;
; breg:bcoreg|breg32_rtl_1_bypass[40]~feeder                                          ; 1       ;
; breg:bcoreg|breg32_rtl_0_bypass[42]~feeder                                          ; 1       ;
; breg:bcoreg|breg32_rtl_1_bypass[42]~feeder                                          ; 1       ;
; breg:bcoreg|breg32_rtl_0_bypass[44]~feeder                                          ; 1       ;
; breg:bcoreg|breg32_rtl_1_bypass[44]~feeder                                          ; 1       ;
; breg:bcoreg|breg32_rtl_0_bypass[46]~feeder                                          ; 1       ;
; breg:bcoreg|breg32_rtl_1_bypass[46]~feeder                                          ; 1       ;
; breg:bcoreg|breg32_rtl_1_bypass[48]~feeder                                          ; 1       ;
; breg:bcoreg|breg32_rtl_0_bypass[48]~feeder                                          ; 1       ;
; breg:bcoreg|breg32_rtl_1_bypass[50]~feeder                                          ; 1       ;
; breg:bcoreg|breg32_rtl_0_bypass[50]~feeder                                          ; 1       ;
; breg:bcoreg|breg32_rtl_1_bypass[52]~feeder                                          ; 1       ;
; breg:bcoreg|breg32_rtl_0_bypass[52]~feeder                                          ; 1       ;
; breg:bcoreg|breg32_rtl_1_bypass[54]~feeder                                          ; 1       ;
; breg:bcoreg|breg32_rtl_0_bypass[54]~feeder                                          ; 1       ;
; breg:bcoreg|breg32_rtl_1_bypass[56]~feeder                                          ; 1       ;
; breg:bcoreg|breg32_rtl_0_bypass[56]~feeder                                          ; 1       ;
; breg:bcoreg|breg32_rtl_1_bypass[58]~feeder                                          ; 1       ;
; breg:bcoreg|breg32_rtl_0_bypass[58]~feeder                                          ; 1       ;
; breg:bcoreg|breg32_rtl_1_bypass[60]~feeder                                          ; 1       ;
; breg:bcoreg|breg32_rtl_0_bypass[60]~feeder                                          ; 1       ;
; breg:bcoreg|breg32_rtl_1_bypass[62]~feeder                                          ; 1       ;
; breg:bcoreg|breg32_rtl_0_bypass[62]~feeder                                          ; 1       ;
; breg:bcoreg|breg32_rtl_1_bypass[64]~feeder                                          ; 1       ;
; breg:bcoreg|breg32_rtl_0_bypass[64]~feeder                                          ; 1       ;
; breg:bcoreg|breg32_rtl_1_bypass[66]~feeder                                          ; 1       ;
; breg:bcoreg|breg32_rtl_0_bypass[66]~feeder                                          ; 1       ;
; breg:bcoreg|breg32_rtl_1_bypass[68]~feeder                                          ; 1       ;
; breg:bcoreg|breg32_rtl_0_bypass[68]~feeder                                          ; 1       ;
; breg:bcoreg|breg32_rtl_1_bypass[70]~feeder                                          ; 1       ;
; breg:bcoreg|breg32_rtl_0_bypass[70]~feeder                                          ; 1       ;
; breg:bcoreg|breg32_rtl_1_bypass[72]~feeder                                          ; 1       ;
; breg:bcoreg|breg32_rtl_0_bypass[72]~feeder                                          ; 1       ;
; breg:bcoreg|breg32_rtl_1_bypass[74]~feeder                                          ; 1       ;
; breg:bcoreg|breg32_rtl_0_bypass[74]~feeder                                          ; 1       ;
; clk~input                                                                           ; 1       ;
; mips_controle:ctr_mips|pstate.decode_st~0                                           ; 1       ;
; ulamips:alu|Mux16~12                                                                ; 1       ;
; ulamips:alu|Mux16~11                                                                ; 1       ;
; ulamips:alu|Mux15~7                                                                 ; 1       ;
; ulamips:alu|Mux15~6                                                                 ; 1       ;
; ulamips:alu|Mux1~18                                                                 ; 1       ;
; ulamips:alu|Mux1~17                                                                 ; 1       ;
; mips_controle:ctr_mips|nstate.streghalf_st~3                                        ; 1       ;
; reg:pc|sr_out~51                                                                    ; 1       ;
; breg:bcoreg|regA[0]~115                                                             ; 1       ;
; breg:bcoreg|regB[0]~111                                                             ; 1       ;
; reg:pc|sr_out~50                                                                    ; 1       ;
; breg:bcoreg|regA[1]~114                                                             ; 1       ;
; breg:bcoreg|regB[1]~110                                                             ; 1       ;
; breg:bcoreg|regA[2]~113                                                             ; 1       ;
; breg:bcoreg|regB[2]~109                                                             ; 1       ;
; breg:bcoreg|regA[4]~112                                                             ; 1       ;
; breg:bcoreg|regB[4]~108                                                             ; 1       ;
; breg:bcoreg|regA[5]~111                                                             ; 1       ;
; breg:bcoreg|regB[5]~107                                                             ; 1       ;
; breg:bcoreg|regB[6]~106                                                             ; 1       ;
; breg:bcoreg|regA[7]~110                                                             ; 1       ;
; breg:bcoreg|regB[7]~105                                                             ; 1       ;
; breg:bcoreg|regA[8]~109                                                             ; 1       ;
; breg:bcoreg|regB[8]~104                                                             ; 1       ;
; breg:bcoreg|regA[9]~108                                                             ; 1       ;
; breg:bcoreg|regA[10]~107                                                            ; 1       ;
; breg:bcoreg|regB[10]~103                                                            ; 1       ;
; breg:bcoreg|regA[11]~106                                                            ; 1       ;
; breg:bcoreg|regA[12]~105                                                            ; 1       ;
; breg:bcoreg|regB[12]~102                                                            ; 1       ;
; breg:bcoreg|regA[13]~104                                                            ; 1       ;
; breg:bcoreg|regB[13]~101                                                            ; 1       ;
; breg:bcoreg|regA[14]~103                                                            ; 1       ;
; breg:bcoreg|regB[14]~100                                                            ; 1       ;
; breg:bcoreg|regA[15]~102                                                            ; 1       ;
; breg:bcoreg|regB[16]~99                                                             ; 1       ;
; breg:bcoreg|regB[17]~98                                                             ; 1       ;
; breg:bcoreg|regB[18]~97                                                             ; 1       ;
; breg:bcoreg|regA[19]~101                                                            ; 1       ;
; breg:bcoreg|regB[20]~96                                                             ; 1       ;
; breg:bcoreg|regA[20]~100                                                            ; 1       ;
; breg:bcoreg|regB[21]~95                                                             ; 1       ;
; breg:bcoreg|regA[21]~99                                                             ; 1       ;
; breg:bcoreg|regA[22]~98                                                             ; 1       ;
; breg:bcoreg|regB[23]~94                                                             ; 1       ;
; breg:bcoreg|regA[23]~97                                                             ; 1       ;
; breg:bcoreg|regB[24]~93                                                             ; 1       ;
; breg:bcoreg|regA[24]~96                                                             ; 1       ;
; breg:bcoreg|regB[25]~92                                                             ; 1       ;
; breg:bcoreg|regA[25]~95                                                             ; 1       ;
; breg:bcoreg|regB[26]~91                                                             ; 1       ;
; breg:bcoreg|regA[26]~94                                                             ; 1       ;
; reg:pc|sr_out[0]~49                                                                 ; 1       ;
; breg:bcoreg|regA[27]~93                                                             ; 1       ;
; reg:pc|sr_out~48                                                                    ; 1       ;
; breg:bcoreg|regA[28]~92                                                             ; 1       ;
; breg:bcoreg|regB[29]~90                                                             ; 1       ;
; reg:pc|sr_out~47                                                                    ; 1       ;
; breg:bcoreg|regA[29]~91                                                             ; 1       ;
; breg:bcoreg|regB[30]~89                                                             ; 1       ;
; reg:pc|sr_out~46                                                                    ; 1       ;
; breg:bcoreg|regA[30]~90                                                             ; 1       ;
; breg:bcoreg|regB[31]~88                                                             ; 1       ;
; reg:pc|sr_out~44                                                                    ; 1       ;
; mips_controle:ctr_mips|nstate.rtype_ex_st~3                                         ; 1       ;
; ulamips:alu|Mux1~16                                                                 ; 1       ;
; ulamips:alu|Mux1~15                                                                 ; 1       ;
; ulamips:alu|Mux4~14                                                                 ; 1       ;
; ulamips:alu|ShiftLeft0~128                                                          ; 1       ;
; ulamips:alu|Mux5~11                                                                 ; 1       ;
; ulamips:alu|Mux6~10                                                                 ; 1       ;
; ulamips:alu|Mux7~10                                                                 ; 1       ;
; ulamips:alu|ShiftLeft0~127                                                          ; 1       ;
; ulamips:alu|Mux17~12                                                                ; 1       ;
; ulamips:alu|Mux18~12                                                                ; 1       ;
; ulamips:alu|Mux19~12                                                                ; 1       ;
; ulamips:alu|Mux20~12                                                                ; 1       ;
; ulamips:alu|Mux21~12                                                                ; 1       ;
; ulamips:alu|Mux22~12                                                                ; 1       ;
; ulamips:alu|Mux23~11                                                                ; 1       ;
; ulamips:alu|Mux28~21                                                                ; 1       ;
; ulamips:alu|Mux29~12                                                                ; 1       ;
; mips_controle:ctr_mips|nstate.ldregbyte_st~0                                        ; 1       ;
; mips_controle:ctr_mips|nstate.ldreghalf_st~0                                        ; 1       ;
; mips_controle:ctr_mips|nstate.readmem_st~0                                          ; 1       ;
; regbuf:rdm|sr_out[0]                                                                ; 1       ;
; regbuf:rdm|sr_out[1]                                                                ; 1       ;
; regbuf:rdm|sr_out[2]                                                                ; 1       ;
; regbuf:rdm|sr_out[3]                                                                ; 1       ;
; regbuf:rdm|sr_out[4]                                                                ; 1       ;
; regbuf:rdm|sr_out[5]                                                                ; 1       ;
; regbuf:rdm|sr_out[6]                                                                ; 1       ;
; regbuf:rdm|sr_out[7]                                                                ; 1       ;
; regbuf:rdm|sr_out[8]                                                                ; 1       ;
; regbuf:rdm|sr_out[9]                                                                ; 1       ;
; regbuf:rdm|sr_out[10]                                                               ; 1       ;
; regbuf:rdm|sr_out[11]                                                               ; 1       ;
; regbuf:rdm|sr_out[12]                                                               ; 1       ;
; regbuf:rdm|sr_out[13]                                                               ; 1       ;
; regbuf:rdm|sr_out[14]                                                               ; 1       ;
; regbuf:rdm|sr_out[15]                                                               ; 1       ;
; regbuf:rdm|sr_out[16]                                                               ; 1       ;
; regbuf:rdm|sr_out[17]                                                               ; 1       ;
; regbuf:rdm|sr_out[18]                                                               ; 1       ;
; regbuf:rdm|sr_out[19]                                                               ; 1       ;
; regbuf:rdm|sr_out[20]                                                               ; 1       ;
; regbuf:rdm|sr_out[21]                                                               ; 1       ;
; regbuf:rdm|sr_out[22]                                                               ; 1       ;
; regbuf:rdm|sr_out[23]                                                               ; 1       ;
; regbuf:rdm|sr_out[24]                                                               ; 1       ;
; regbuf:rdm|sr_out[25]                                                               ; 1       ;
; regbuf:rdm|sr_out[26]                                                               ; 1       ;
; regbuf:rdm|sr_out[27]                                                               ; 1       ;
; regbuf:rdm|sr_out[28]                                                               ; 1       ;
; regbuf:rdm|sr_out[29]                                                               ; 1       ;
; regbuf:rdm|sr_out[30]                                                               ; 1       ;
; mips_controle:ctr_mips|Selector2~2                                                  ; 1       ;
; mips_controle:ctr_mips|nstate.stregbyte_st~0                                        ; 1       ;
; mips_controle:ctr_mips|nstate.writemem_st~0                                         ; 1       ;
; mips_controle:ctr_mips|nstate.jump_ex_st~0                                          ; 1       ;
; regbuf:rdm|sr_out[31]                                                               ; 1       ;
; mips_controle:ctr_mips|pstate.ldregbyte_st                                          ; 1       ;
; mips_controle:ctr_mips|pstate.ldreghalf_st                                          ; 1       ;
; mips_controle:ctr_mips|pstate.readmem_st                                            ; 1       ;
; breg:bcoreg|regA[0]~89                                                              ; 1       ;
; breg:bcoreg|breg32_rtl_0_bypass[12]                                                 ; 1       ;
; breg:bcoreg|breg32_rtl_0_bypass[11]                                                 ; 1       ;
; breg:bcoreg|regB[0]~87                                                              ; 1       ;
; breg:bcoreg|breg32_rtl_1_bypass[12]                                                 ; 1       ;
; breg:bcoreg|breg32_rtl_1_bypass[11]                                                 ; 1       ;
; breg:bcoreg|regA[1]~88                                                              ; 1       ;
; breg:bcoreg|breg32_rtl_0_bypass[14]                                                 ; 1       ;
; breg:bcoreg|breg32_rtl_0_bypass[13]                                                 ; 1       ;
; breg:bcoreg|regB[1]~86                                                              ; 1       ;
; breg:bcoreg|breg32_rtl_1_bypass[14]                                                 ; 1       ;
; breg:bcoreg|breg32_rtl_1_bypass[13]                                                 ; 1       ;
; breg:bcoreg|regA[2]~87                                                              ; 1       ;
; breg:bcoreg|breg32_rtl_0_bypass[16]                                                 ; 1       ;
; breg:bcoreg|breg32_rtl_0_bypass[15]                                                 ; 1       ;
; breg:bcoreg|regB[2]~85                                                              ; 1       ;
; breg:bcoreg|breg32_rtl_1_bypass[16]                                                 ; 1       ;
; breg:bcoreg|breg32_rtl_1_bypass[15]                                                 ; 1       ;
; breg:bcoreg|regA[3]~86                                                              ; 1       ;
; breg:bcoreg|regA[3]~85                                                              ; 1       ;
; breg:bcoreg|breg32_rtl_0_bypass[18]                                                 ; 1       ;
; breg:bcoreg|breg32_rtl_0_bypass[17]                                                 ; 1       ;
; breg:bcoreg|regB[3]~84                                                              ; 1       ;
; breg:bcoreg|regB[3]~83                                                              ; 1       ;
; breg:bcoreg|breg32_rtl_1_bypass[18]                                                 ; 1       ;
; breg:bcoreg|breg32_rtl_1_bypass[17]                                                 ; 1       ;
; breg:bcoreg|regA[4]~84                                                              ; 1       ;
; breg:bcoreg|breg32_rtl_0_bypass[20]                                                 ; 1       ;
; breg:bcoreg|breg32_rtl_0_bypass[19]                                                 ; 1       ;
; breg:bcoreg|regB[4]~82                                                              ; 1       ;
; breg:bcoreg|breg32_rtl_1_bypass[20]                                                 ; 1       ;
; breg:bcoreg|breg32_rtl_1_bypass[19]                                                 ; 1       ;
; breg:bcoreg|regA[5]~83                                                              ; 1       ;
; breg:bcoreg|breg32_rtl_0_bypass[22]                                                 ; 1       ;
; breg:bcoreg|breg32_rtl_0_bypass[21]                                                 ; 1       ;
; breg:bcoreg|regB[5]~81                                                              ; 1       ;
; breg:bcoreg|breg32_rtl_1_bypass[22]                                                 ; 1       ;
; breg:bcoreg|breg32_rtl_1_bypass[21]                                                 ; 1       ;
; breg:bcoreg|regA[6]~82                                                              ; 1       ;
; breg:bcoreg|regA[6]~81                                                              ; 1       ;
; breg:bcoreg|breg32_rtl_0_bypass[24]                                                 ; 1       ;
; breg:bcoreg|breg32_rtl_0_bypass[23]                                                 ; 1       ;
; breg:bcoreg|regB[6]~80                                                              ; 1       ;
; breg:bcoreg|breg32_rtl_1_bypass[24]                                                 ; 1       ;
; breg:bcoreg|breg32_rtl_1_bypass[23]                                                 ; 1       ;
; breg:bcoreg|regA[7]~80                                                              ; 1       ;
; breg:bcoreg|breg32_rtl_0_bypass[26]                                                 ; 1       ;
; breg:bcoreg|breg32_rtl_0_bypass[25]                                                 ; 1       ;
; breg:bcoreg|regB[7]~79                                                              ; 1       ;
; breg:bcoreg|breg32_rtl_1_bypass[26]                                                 ; 1       ;
; breg:bcoreg|breg32_rtl_1_bypass[25]                                                 ; 1       ;
; breg:bcoreg|regA[8]~79                                                              ; 1       ;
; breg:bcoreg|breg32_rtl_0_bypass[28]                                                 ; 1       ;
; breg:bcoreg|breg32_rtl_0_bypass[27]                                                 ; 1       ;
; breg:bcoreg|regB[8]~78                                                              ; 1       ;
; breg:bcoreg|breg32_rtl_1_bypass[28]                                                 ; 1       ;
; breg:bcoreg|breg32_rtl_1_bypass[27]                                                 ; 1       ;
; breg:bcoreg|regA[9]~78                                                              ; 1       ;
; breg:bcoreg|breg32_rtl_0_bypass[30]                                                 ; 1       ;
; breg:bcoreg|breg32_rtl_0_bypass[29]                                                 ; 1       ;
; breg:bcoreg|regB[9]~77                                                              ; 1       ;
; breg:bcoreg|regB[9]~76                                                              ; 1       ;
; breg:bcoreg|breg32_rtl_1_bypass[30]                                                 ; 1       ;
; breg:bcoreg|breg32_rtl_1_bypass[29]                                                 ; 1       ;
; breg:bcoreg|regA[10]~77                                                             ; 1       ;
; breg:bcoreg|breg32_rtl_0_bypass[32]                                                 ; 1       ;
; breg:bcoreg|breg32_rtl_0_bypass[31]                                                 ; 1       ;
; breg:bcoreg|regB[10]~75                                                             ; 1       ;
; breg:bcoreg|breg32_rtl_1_bypass[32]                                                 ; 1       ;
; breg:bcoreg|breg32_rtl_1_bypass[31]                                                 ; 1       ;
; breg:bcoreg|regA[11]~76                                                             ; 1       ;
; breg:bcoreg|breg32_rtl_0_bypass[34]                                                 ; 1       ;
; breg:bcoreg|breg32_rtl_0_bypass[33]                                                 ; 1       ;
; breg:bcoreg|regB[11]~74                                                             ; 1       ;
; breg:bcoreg|regB[11]~73                                                             ; 1       ;
; breg:bcoreg|breg32_rtl_1_bypass[34]                                                 ; 1       ;
; breg:bcoreg|breg32_rtl_1_bypass[33]                                                 ; 1       ;
; breg:bcoreg|regA[12]~75                                                             ; 1       ;
; breg:bcoreg|breg32_rtl_0_bypass[36]                                                 ; 1       ;
; breg:bcoreg|breg32_rtl_0_bypass[35]                                                 ; 1       ;
; breg:bcoreg|regB[12]~72                                                             ; 1       ;
; breg:bcoreg|breg32_rtl_1_bypass[36]                                                 ; 1       ;
; breg:bcoreg|breg32_rtl_1_bypass[35]                                                 ; 1       ;
; breg:bcoreg|regA[13]~74                                                             ; 1       ;
; breg:bcoreg|breg32_rtl_0_bypass[38]                                                 ; 1       ;
; breg:bcoreg|breg32_rtl_0_bypass[37]                                                 ; 1       ;
; breg:bcoreg|regB[13]~71                                                             ; 1       ;
; breg:bcoreg|breg32_rtl_1_bypass[38]                                                 ; 1       ;
; breg:bcoreg|breg32_rtl_1_bypass[37]                                                 ; 1       ;
; breg:bcoreg|regA[14]~73                                                             ; 1       ;
; breg:bcoreg|breg32_rtl_0_bypass[40]                                                 ; 1       ;
; breg:bcoreg|breg32_rtl_0_bypass[39]                                                 ; 1       ;
; breg:bcoreg|regB[14]~70                                                             ; 1       ;
; breg:bcoreg|breg32_rtl_1_bypass[40]                                                 ; 1       ;
; breg:bcoreg|breg32_rtl_1_bypass[39]                                                 ; 1       ;
; breg:bcoreg|regA[15]~72                                                             ; 1       ;
; breg:bcoreg|breg32_rtl_0_bypass[42]                                                 ; 1       ;
; breg:bcoreg|breg32_rtl_0_bypass[41]                                                 ; 1       ;
; breg:bcoreg|regB[15]~69                                                             ; 1       ;
; breg:bcoreg|regB[15]~68                                                             ; 1       ;
; breg:bcoreg|breg32_rtl_1_bypass[42]                                                 ; 1       ;
; breg:bcoreg|breg32_rtl_1_bypass[41]                                                 ; 1       ;
; breg:bcoreg|regA[16]~71                                                             ; 1       ;
; breg:bcoreg|regA[16]~70                                                             ; 1       ;
; breg:bcoreg|breg32_rtl_0_bypass[44]                                                 ; 1       ;
; breg:bcoreg|breg32_rtl_0_bypass[43]                                                 ; 1       ;
; breg:bcoreg|regB[16]~67                                                             ; 1       ;
; breg:bcoreg|breg32_rtl_1_bypass[44]                                                 ; 1       ;
; breg:bcoreg|breg32_rtl_1_bypass[43]                                                 ; 1       ;
; breg:bcoreg|regA[17]~69                                                             ; 1       ;
; breg:bcoreg|regA[17]~68                                                             ; 1       ;
; breg:bcoreg|breg32_rtl_0_bypass[46]                                                 ; 1       ;
; breg:bcoreg|breg32_rtl_0_bypass[45]                                                 ; 1       ;
; breg:bcoreg|regB[17]~66                                                             ; 1       ;
; breg:bcoreg|breg32_rtl_1_bypass[46]                                                 ; 1       ;
; breg:bcoreg|breg32_rtl_1_bypass[45]                                                 ; 1       ;
; breg:bcoreg|regB[18]~65                                                             ; 1       ;
; breg:bcoreg|breg32_rtl_1_bypass[48]                                                 ; 1       ;
; breg:bcoreg|breg32_rtl_1_bypass[47]                                                 ; 1       ;
; breg:bcoreg|regA[18]~67                                                             ; 1       ;
; breg:bcoreg|regA[18]~66                                                             ; 1       ;
; breg:bcoreg|breg32_rtl_0_bypass[48]                                                 ; 1       ;
; breg:bcoreg|breg32_rtl_0_bypass[47]                                                 ; 1       ;
; breg:bcoreg|regB[19]~64                                                             ; 1       ;
; breg:bcoreg|regB[19]~63                                                             ; 1       ;
; breg:bcoreg|breg32_rtl_1_bypass[50]                                                 ; 1       ;
; breg:bcoreg|breg32_rtl_1_bypass[49]                                                 ; 1       ;
; breg:bcoreg|regA[19]~65                                                             ; 1       ;
; breg:bcoreg|breg32_rtl_0_bypass[50]                                                 ; 1       ;
; breg:bcoreg|breg32_rtl_0_bypass[49]                                                 ; 1       ;
; breg:bcoreg|regB[20]~62                                                             ; 1       ;
; breg:bcoreg|breg32_rtl_1_bypass[52]                                                 ; 1       ;
; breg:bcoreg|breg32_rtl_1_bypass[51]                                                 ; 1       ;
; breg:bcoreg|regA[20]~64                                                             ; 1       ;
; breg:bcoreg|breg32_rtl_0_bypass[52]                                                 ; 1       ;
; breg:bcoreg|breg32_rtl_0_bypass[51]                                                 ; 1       ;
; breg:bcoreg|regB[21]~61                                                             ; 1       ;
; breg:bcoreg|breg32_rtl_1_bypass[54]                                                 ; 1       ;
; breg:bcoreg|breg32_rtl_1_bypass[53]                                                 ; 1       ;
; breg:bcoreg|regA[21]~63                                                             ; 1       ;
; breg:bcoreg|breg32_rtl_0_bypass[54]                                                 ; 1       ;
; breg:bcoreg|breg32_rtl_0_bypass[53]                                                 ; 1       ;
; breg:bcoreg|regB[22]~60                                                             ; 1       ;
; breg:bcoreg|regB[22]~59                                                             ; 1       ;
; breg:bcoreg|breg32_rtl_1_bypass[56]                                                 ; 1       ;
; breg:bcoreg|breg32_rtl_1_bypass[55]                                                 ; 1       ;
; breg:bcoreg|regA[22]~62                                                             ; 1       ;
; breg:bcoreg|breg32_rtl_0_bypass[56]                                                 ; 1       ;
; breg:bcoreg|breg32_rtl_0_bypass[55]                                                 ; 1       ;
; breg:bcoreg|regB[23]~58                                                             ; 1       ;
; breg:bcoreg|breg32_rtl_1_bypass[58]                                                 ; 1       ;
; breg:bcoreg|breg32_rtl_1_bypass[57]                                                 ; 1       ;
; breg:bcoreg|regA[23]~61                                                             ; 1       ;
; breg:bcoreg|breg32_rtl_0_bypass[58]                                                 ; 1       ;
; breg:bcoreg|breg32_rtl_0_bypass[57]                                                 ; 1       ;
; breg:bcoreg|regB[24]~57                                                             ; 1       ;
; breg:bcoreg|breg32_rtl_1_bypass[60]                                                 ; 1       ;
; breg:bcoreg|breg32_rtl_1_bypass[59]                                                 ; 1       ;
; breg:bcoreg|regA[24]~60                                                             ; 1       ;
; breg:bcoreg|breg32_rtl_0_bypass[60]                                                 ; 1       ;
; breg:bcoreg|breg32_rtl_0_bypass[59]                                                 ; 1       ;
; breg:bcoreg|regB[25]~56                                                             ; 1       ;
; breg:bcoreg|breg32_rtl_1_bypass[62]                                                 ; 1       ;
; breg:bcoreg|breg32_rtl_1_bypass[61]                                                 ; 1       ;
; breg:bcoreg|regA[25]~59                                                             ; 1       ;
; breg:bcoreg|breg32_rtl_0_bypass[62]                                                 ; 1       ;
; breg:bcoreg|breg32_rtl_0_bypass[61]                                                 ; 1       ;
; breg:bcoreg|regB[26]~55                                                             ; 1       ;
; breg:bcoreg|breg32_rtl_1_bypass[64]                                                 ; 1       ;
; breg:bcoreg|breg32_rtl_1_bypass[63]                                                 ; 1       ;
; breg:bcoreg|regA[26]~58                                                             ; 1       ;
; breg:bcoreg|breg32_rtl_0_bypass[64]                                                 ; 1       ;
; breg:bcoreg|breg32_rtl_0_bypass[63]                                                 ; 1       ;
; breg:bcoreg|regB[27]~54                                                             ; 1       ;
; breg:bcoreg|regB[27]~53                                                             ; 1       ;
; breg:bcoreg|breg32_rtl_1_bypass[66]                                                 ; 1       ;
; breg:bcoreg|breg32_rtl_1_bypass[65]                                                 ; 1       ;
; breg:bcoreg|regA[27]~57                                                             ; 1       ;
; breg:bcoreg|breg32_rtl_0_bypass[66]                                                 ; 1       ;
; breg:bcoreg|breg32_rtl_0_bypass[65]                                                 ; 1       ;
; breg:bcoreg|regB[28]~52                                                             ; 1       ;
; breg:bcoreg|regB[28]~51                                                             ; 1       ;
; breg:bcoreg|breg32_rtl_1_bypass[68]                                                 ; 1       ;
; breg:bcoreg|breg32_rtl_1_bypass[67]                                                 ; 1       ;
; breg:bcoreg|regA[28]~56                                                             ; 1       ;
; breg:bcoreg|breg32_rtl_0_bypass[68]                                                 ; 1       ;
; breg:bcoreg|breg32_rtl_0_bypass[67]                                                 ; 1       ;
; breg:bcoreg|regB[29]~50                                                             ; 1       ;
; breg:bcoreg|breg32_rtl_1_bypass[70]                                                 ; 1       ;
; breg:bcoreg|breg32_rtl_1_bypass[69]                                                 ; 1       ;
; breg:bcoreg|regA[29]~55                                                             ; 1       ;
; breg:bcoreg|breg32_rtl_0_bypass[70]                                                 ; 1       ;
; breg:bcoreg|breg32_rtl_0_bypass[69]                                                 ; 1       ;
; breg:bcoreg|regB[30]~49                                                             ; 1       ;
; breg:bcoreg|breg32_rtl_1_bypass[72]                                                 ; 1       ;
; breg:bcoreg|breg32_rtl_1_bypass[71]                                                 ; 1       ;
; breg:bcoreg|regA[30]~54                                                             ; 1       ;
; breg:bcoreg|breg32_rtl_0_bypass[72]                                                 ; 1       ;
; breg:bcoreg|breg32_rtl_0_bypass[71]                                                 ; 1       ;
; mips_controle:ctr_mips|Selector1~2                                                  ; 1       ;
; mips_controle:ctr_mips|Selector1~1                                                  ; 1       ;
; mips_controle:ctr_mips|pstate.arith_imm_st                                          ; 1       ;
+-------------------------------------------------------------------------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+----------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------------------------------------------+----------------+----------------------+-----------------+-----------------+
; Name                                                                                   ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF                                      ; Location       ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ;
+----------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------------------------------------------+----------------+----------------------+-----------------+-----------------+
; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_7ki1:auto_generated|ALTSYNCRAM          ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024 ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; db/mips_multi.ram0_breg_9a0f9e64.hdl.mif ; M9K_X33_Y26_N0 ; Don't care           ; Old data        ; Old data        ;
; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_7ki1:auto_generated|ALTSYNCRAM          ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024 ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; db/mips_multi.ram0_breg_9a0f9e64.hdl.mif ; M9K_X33_Y25_N0 ; Don't care           ; Old data        ; Old data        ;
; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ALTSYNCRAM ; AUTO ; Single Port      ; Single Clock ; 256          ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 8192 ; 256                         ; 32                          ; --                          ; --                          ; 8192                ; 1    ; mips_rom.mif                             ; M9K_X33_Y24_N0 ; Don't care           ; Old data        ; Old data        ;
+----------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------------------------------------------+----------------+----------------------+-----------------+-----------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |mips_multi|mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ALTSYNCRAM                                                                                                                                                               ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(00100000000010000000000000001010) (-292967284) (537395210) (2008000A)    ;(00100000000010010000000000010100) (-292767272) (537460756) (20090014)   ;(00000001001010000101000000100000) (112050040) (19419168) (1285020)   ;(00000001001010000101100000100010) (112054042) (19421218) (1285822)   ;(00100000000011000011000011110000) (-291936936) (537669872) (200C30F0)   ;(00100000000011010011111100000000) (-291729896) (537739008) (200D3F00)   ;(00000001101011000111000000100100) (153070044) (28078116) (1AC7024)   ;(00111100000000010001000000000001) (-1189724591) (1006702593) (3C011001)   ;
;8;(00110100001100100000000000000000) (2119432704) (875692032) (34320000)    ;(00000000000000000001000000100000) (10040) (4128) (1020)   ;(00000000000000000001100000100000) (14040) (6176) (1820)   ;(00000010010000111000000000100000) (220700040) (37978144) (2438020)   ;(10001110000100010000000000000000) (268850944) (-1911488512) (-7-1-14-150000)   ;(00000000000100011000100001000000) (4304100) (1148992) (118840)   ;(00000000010010000010000000101010) (22020052) (4726826) (48202A)   ;(00100000010000100000000000000001) (-274567295) (541196289) (20420001)   ;
;16;(00000000000000100001100010000000) (414200) (137344) (21880)    ;(10101110000100010000000000000000) (-26116352) (-1374617600) (-5-1-14-150000)   ;(00010000100000000000000000000011) (2040000003) (276824067) (10800003)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00001000000100000000000000001011) (1004000013) (135266315) (810000B)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;24;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;32;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;40;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;48;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;56;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;64;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;72;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;80;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;88;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;96;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;104;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;112;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;120;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;128;(00000000000000000000000000000001) (1) (1) (01)    ;(00000000000000000000000000000010) (2) (2) (02)   ;(00000000000000000000000000000011) (3) (3) (03)   ;(00000000000000000000000000000100) (4) (4) (04)   ;(00000000000000000000000000000101) (5) (5) (05)   ;(00000000000000000000000000000110) (6) (6) (06)   ;(00000000000000000000000000000111) (7) (7) (07)   ;(00000000000000000000000000001000) (10) (8) (08)   ;
;136;(00000000000000000000000000001001) (11) (9) (09)    ;(00000000000000000000000000001010) (12) (10) (0A)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;144;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;152;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;160;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;168;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;176;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;184;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;192;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;200;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;208;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;216;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;224;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;232;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;240;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;248;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;


RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |mips_multi|breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_7ki1:auto_generated|ALTSYNCRAM                                                                                                                                                                        ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;8;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;16;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;24;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;


RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |mips_multi|breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_7ki1:auto_generated|ALTSYNCRAM                                                                                                                                                                        ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;8;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;16;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;24;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;


+------------------------------------------------------------+
; Other Routing Usage Summary                                ;
+-----------------------------------+------------------------+
; Other Routing Resource Type       ; Usage                  ;
+-----------------------------------+------------------------+
; Block interconnects               ; 2,720 / 88,936 ( 3 % ) ;
; C16 interconnects                 ; 55 / 2,912 ( 2 % )     ;
; C4 interconnects                  ; 1,966 / 54,912 ( 4 % ) ;
; Direct links                      ; 169 / 88,936 ( < 1 % ) ;
; GXB block output buffers          ; 0 / 1,600 ( 0 % )      ;
; Global clocks                     ; 3 / 20 ( 15 % )        ;
; Interquad Reference Clock Outputs ; 0 / 1 ( 0 % )          ;
; Interquad TXRX Clocks             ; 0 / 8 ( 0 % )          ;
; Interquad TXRX PCSRX outputs      ; 0 / 4 ( 0 % )          ;
; Interquad TXRX PCSTX outputs      ; 0 / 4 ( 0 % )          ;
; Local interconnects               ; 742 / 29,440 ( 3 % )   ;
; R24 interconnects                 ; 66 / 3,040 ( 2 % )     ;
; R4 interconnects                  ; 2,462 / 76,160 ( 3 % ) ;
+-----------------------------------+------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 13.41) ; Number of LABs  (Total = 97) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 7                            ;
; 2                                           ; 2                            ;
; 3                                           ; 0                            ;
; 4                                           ; 1                            ;
; 5                                           ; 0                            ;
; 6                                           ; 3                            ;
; 7                                           ; 0                            ;
; 8                                           ; 1                            ;
; 9                                           ; 1                            ;
; 10                                          ; 1                            ;
; 11                                          ; 1                            ;
; 12                                          ; 4                            ;
; 13                                          ; 2                            ;
; 14                                          ; 10                           ;
; 15                                          ; 8                            ;
; 16                                          ; 56                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 1.38) ; Number of LABs  (Total = 97) ;
+------------------------------------+------------------------------+
; 1 Async. clear                     ; 3                            ;
; 1 Clock                            ; 73                           ;
; 1 Clock enable                     ; 28                           ;
; 1 Sync. clear                      ; 17                           ;
; 1 Sync. load                       ; 13                           ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 17.08) ; Number of LABs  (Total = 97) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 3                            ;
; 2                                            ; 5                            ;
; 3                                            ; 0                            ;
; 4                                            ; 1                            ;
; 5                                            ; 0                            ;
; 6                                            ; 4                            ;
; 7                                            ; 0                            ;
; 8                                            ; 0                            ;
; 9                                            ; 0                            ;
; 10                                           ; 1                            ;
; 11                                           ; 1                            ;
; 12                                           ; 2                            ;
; 13                                           ; 0                            ;
; 14                                           ; 5                            ;
; 15                                           ; 8                            ;
; 16                                           ; 9                            ;
; 17                                           ; 17                           ;
; 18                                           ; 4                            ;
; 19                                           ; 7                            ;
; 20                                           ; 4                            ;
; 21                                           ; 4                            ;
; 22                                           ; 2                            ;
; 23                                           ; 2                            ;
; 24                                           ; 3                            ;
; 25                                           ; 3                            ;
; 26                                           ; 2                            ;
; 27                                           ; 0                            ;
; 28                                           ; 4                            ;
; 29                                           ; 4                            ;
; 30                                           ; 0                            ;
; 31                                           ; 2                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 8.68) ; Number of LABs  (Total = 97) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 8                            ;
; 2                                               ; 2                            ;
; 3                                               ; 1                            ;
; 4                                               ; 6                            ;
; 5                                               ; 7                            ;
; 6                                               ; 14                           ;
; 7                                               ; 3                            ;
; 8                                               ; 10                           ;
; 9                                               ; 4                            ;
; 10                                              ; 10                           ;
; 11                                              ; 8                            ;
; 12                                              ; 6                            ;
; 13                                              ; 3                            ;
; 14                                              ; 2                            ;
; 15                                              ; 3                            ;
; 16                                              ; 4                            ;
; 17                                              ; 3                            ;
; 18                                              ; 1                            ;
; 19                                              ; 0                            ;
; 20                                              ; 1                            ;
; 21                                              ; 0                            ;
; 22                                              ; 1                            ;
+-------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 24.57) ; Number of LABs  (Total = 97) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 2                            ;
; 2                                            ; 1                            ;
; 3                                            ; 0                            ;
; 4                                            ; 5                            ;
; 5                                            ; 0                            ;
; 6                                            ; 2                            ;
; 7                                            ; 0                            ;
; 8                                            ; 1                            ;
; 9                                            ; 2                            ;
; 10                                           ; 0                            ;
; 11                                           ; 0                            ;
; 12                                           ; 1                            ;
; 13                                           ; 0                            ;
; 14                                           ; 3                            ;
; 15                                           ; 0                            ;
; 16                                           ; 0                            ;
; 17                                           ; 0                            ;
; 18                                           ; 5                            ;
; 19                                           ; 1                            ;
; 20                                           ; 3                            ;
; 21                                           ; 3                            ;
; 22                                           ; 0                            ;
; 23                                           ; 2                            ;
; 24                                           ; 6                            ;
; 25                                           ; 4                            ;
; 26                                           ; 2                            ;
; 27                                           ; 2                            ;
; 28                                           ; 2                            ;
; 29                                           ; 3                            ;
; 30                                           ; 8                            ;
; 31                                           ; 6                            ;
; 32                                           ; 21                           ;
; 33                                           ; 11                           ;
; 34                                           ; 0                            ;
; 35                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 9     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 21    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Inapplicable ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Inapplicable ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 0            ; 0            ; 0            ; 0            ; 0            ; 102       ; 0            ; 0            ; 102       ; 102       ; 0            ; 97           ; 0            ; 0            ; 5            ; 0            ; 97           ; 5            ; 0            ; 0            ; 0            ; 97           ; 0            ; 0            ; 0            ; 0            ; 0            ; 102       ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 102          ; 102          ; 102          ; 102          ; 102          ; 0         ; 102          ; 102          ; 0         ; 0         ; 102          ; 5            ; 102          ; 102          ; 97           ; 102          ; 5            ; 97           ; 102          ; 102          ; 102          ; 5            ; 102          ; 102          ; 102          ; 102          ; 102          ; 0         ; 102          ; 102          ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; data[0]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data[1]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data[2]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data[3]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data[4]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data[5]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data[6]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data[7]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data[8]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data[9]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data[10]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data[11]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data[12]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data[13]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data[14]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data[15]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data[16]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data[17]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data[18]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data[19]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data[20]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data[21]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data[22]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data[23]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data[24]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data[25]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data[26]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data[27]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data[28]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data[29]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data[30]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data[31]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; led_clk            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; primeiro_7seg[0]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; primeiro_7seg[1]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; primeiro_7seg[2]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; primeiro_7seg[3]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; primeiro_7seg[4]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; primeiro_7seg[5]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; primeiro_7seg[6]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; primeiro_7seg[7]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; segundo_7seg[0]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; segundo_7seg[1]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; segundo_7seg[2]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; segundo_7seg[3]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; segundo_7seg[4]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; segundo_7seg[5]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; segundo_7seg[6]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; segundo_7seg[7]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; terceiro_7seg[0]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; terceiro_7seg[1]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; terceiro_7seg[2]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; terceiro_7seg[3]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; terceiro_7seg[4]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; terceiro_7seg[5]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; terceiro_7seg[6]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; terceiro_7seg[7]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; quarto_7seg[0]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; quarto_7seg[1]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; quarto_7seg[2]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; quarto_7seg[3]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; quarto_7seg[4]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; quarto_7seg[5]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; quarto_7seg[6]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; quarto_7seg[7]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; quinto_7seg[0]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; quinto_7seg[1]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; quinto_7seg[2]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; quinto_7seg[3]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; quinto_7seg[4]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; quinto_7seg[5]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; quinto_7seg[6]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; quinto_7seg[7]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sexto_7seg[0]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sexto_7seg[1]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sexto_7seg[2]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sexto_7seg[3]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sexto_7seg[4]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sexto_7seg[5]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sexto_7seg[6]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sexto_7seg[7]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; setimo_7seg[0]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; setimo_7seg[1]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; setimo_7seg[2]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; setimo_7seg[3]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; setimo_7seg[4]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; setimo_7seg[5]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; setimo_7seg[6]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; setimo_7seg[7]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; oitavo_7seg[0]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; oitavo_7seg[1]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; oitavo_7seg[2]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; oitavo_7seg[3]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; oitavo_7seg[4]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; oitavo_7seg[5]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; oitavo_7seg[6]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; oitavo_7seg[7]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; debug[1]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; debug[0]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clk                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rst                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clk_rom            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+-----------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                         ;
+------------------------------------------------------------------+----------------------------+
; Option                                                           ; Setting                    ;
+------------------------------------------------------------------+----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                        ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                        ;
; Enable device-wide output enable (DEV_OE)                        ; Off                        ;
; Enable INIT_DONE output                                          ; Off                        ;
; Configuration scheme                                             ; Active Serial              ;
; Error detection CRC                                              ; Off                        ;
; Enable input tri-state on active configuration pins in user mode ; Off                        ;
; Active Serial clock source                                       ; 40 MHz Internal Oscillator ;
; Configuration Voltage Level                                      ; Auto                       ;
; Force Configuration Voltage Level                                ; Off                        ;
; nCEO                                                             ; As output driving ground   ;
; Data[0]                                                          ; As input tri-stated        ;
; Data[1]/ASDO                                                     ; As input tri-stated        ;
; Data[7..2]                                                       ; Unreserved                 ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated        ;
; DCLK                                                             ; As output driving ground   ;
; Base pin-out file on sameframe device                            ; Off                        ;
+------------------------------------------------------------------+----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
; clk             ; clk_rom              ; 2.6               ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using either the TimeQuest Timing Analyzer or the Classic Timing Analyzer.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                               ;
+-------------------------------------------+-------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                           ; Destination Register                                                                                        ; Delay Added in ns ;
+-------------------------------------------+-------------------------------------------------------------------------------------------------------------+-------------------+
; reg:ir|sr_out[17]                         ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_7ki1:auto_generated|ram_block1a13~porta_address_reg0         ; 0.131             ;
; regbuf:rgB|sr_out[31]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a31~porta_datain_reg0 ; 0.067             ;
; reg:ir|sr_out[12]                         ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_7ki1:auto_generated|ram_block1a13~porta_address_reg0         ; 0.011             ;
; mips_controle:ctr_mips|pstate.writereg_st ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_7ki1:auto_generated|ram_block1a13~porta_address_reg0         ; 0.011             ;
+-------------------------------------------+-------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 4 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119004): Automatically selected device EP4CGX22CF19C6 for design mips_multi
Info (119005): Fitting design with smaller device may be possible, but smaller device must be specified
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '85'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '0'.
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CGX30CF19C6 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_NCEO~ is reserved at location R6
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location A4
    Info (169125): Pin ~ALTERA_ASDO~ is reserved at location B4
    Info (169125): Pin ~ALTERA_NCSO~ is reserved at location C5
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location D5
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (169085): No exact pin location assignment(s) for 102 pins of 102 total pins
    Info (169086): Pin data[0] not assigned to an exact location on the device
    Info (169086): Pin data[1] not assigned to an exact location on the device
    Info (169086): Pin data[2] not assigned to an exact location on the device
    Info (169086): Pin data[3] not assigned to an exact location on the device
    Info (169086): Pin data[4] not assigned to an exact location on the device
    Info (169086): Pin data[5] not assigned to an exact location on the device
    Info (169086): Pin data[6] not assigned to an exact location on the device
    Info (169086): Pin data[7] not assigned to an exact location on the device
    Info (169086): Pin data[8] not assigned to an exact location on the device
    Info (169086): Pin data[9] not assigned to an exact location on the device
    Info (169086): Pin data[10] not assigned to an exact location on the device
    Info (169086): Pin data[11] not assigned to an exact location on the device
    Info (169086): Pin data[12] not assigned to an exact location on the device
    Info (169086): Pin data[13] not assigned to an exact location on the device
    Info (169086): Pin data[14] not assigned to an exact location on the device
    Info (169086): Pin data[15] not assigned to an exact location on the device
    Info (169086): Pin data[16] not assigned to an exact location on the device
    Info (169086): Pin data[17] not assigned to an exact location on the device
    Info (169086): Pin data[18] not assigned to an exact location on the device
    Info (169086): Pin data[19] not assigned to an exact location on the device
    Info (169086): Pin data[20] not assigned to an exact location on the device
    Info (169086): Pin data[21] not assigned to an exact location on the device
    Info (169086): Pin data[22] not assigned to an exact location on the device
    Info (169086): Pin data[23] not assigned to an exact location on the device
    Info (169086): Pin data[24] not assigned to an exact location on the device
    Info (169086): Pin data[25] not assigned to an exact location on the device
    Info (169086): Pin data[26] not assigned to an exact location on the device
    Info (169086): Pin data[27] not assigned to an exact location on the device
    Info (169086): Pin data[28] not assigned to an exact location on the device
    Info (169086): Pin data[29] not assigned to an exact location on the device
    Info (169086): Pin data[30] not assigned to an exact location on the device
    Info (169086): Pin data[31] not assigned to an exact location on the device
    Info (169086): Pin led_clk not assigned to an exact location on the device
    Info (169086): Pin primeiro_7seg[0] not assigned to an exact location on the device
    Info (169086): Pin primeiro_7seg[1] not assigned to an exact location on the device
    Info (169086): Pin primeiro_7seg[2] not assigned to an exact location on the device
    Info (169086): Pin primeiro_7seg[3] not assigned to an exact location on the device
    Info (169086): Pin primeiro_7seg[4] not assigned to an exact location on the device
    Info (169086): Pin primeiro_7seg[5] not assigned to an exact location on the device
    Info (169086): Pin primeiro_7seg[6] not assigned to an exact location on the device
    Info (169086): Pin primeiro_7seg[7] not assigned to an exact location on the device
    Info (169086): Pin segundo_7seg[0] not assigned to an exact location on the device
    Info (169086): Pin segundo_7seg[1] not assigned to an exact location on the device
    Info (169086): Pin segundo_7seg[2] not assigned to an exact location on the device
    Info (169086): Pin segundo_7seg[3] not assigned to an exact location on the device
    Info (169086): Pin segundo_7seg[4] not assigned to an exact location on the device
    Info (169086): Pin segundo_7seg[5] not assigned to an exact location on the device
    Info (169086): Pin segundo_7seg[6] not assigned to an exact location on the device
    Info (169086): Pin segundo_7seg[7] not assigned to an exact location on the device
    Info (169086): Pin terceiro_7seg[0] not assigned to an exact location on the device
    Info (169086): Pin terceiro_7seg[1] not assigned to an exact location on the device
    Info (169086): Pin terceiro_7seg[2] not assigned to an exact location on the device
    Info (169086): Pin terceiro_7seg[3] not assigned to an exact location on the device
    Info (169086): Pin terceiro_7seg[4] not assigned to an exact location on the device
    Info (169086): Pin terceiro_7seg[5] not assigned to an exact location on the device
    Info (169086): Pin terceiro_7seg[6] not assigned to an exact location on the device
    Info (169086): Pin terceiro_7seg[7] not assigned to an exact location on the device
    Info (169086): Pin quarto_7seg[0] not assigned to an exact location on the device
    Info (169086): Pin quarto_7seg[1] not assigned to an exact location on the device
    Info (169086): Pin quarto_7seg[2] not assigned to an exact location on the device
    Info (169086): Pin quarto_7seg[3] not assigned to an exact location on the device
    Info (169086): Pin quarto_7seg[4] not assigned to an exact location on the device
    Info (169086): Pin quarto_7seg[5] not assigned to an exact location on the device
    Info (169086): Pin quarto_7seg[6] not assigned to an exact location on the device
    Info (169086): Pin quarto_7seg[7] not assigned to an exact location on the device
    Info (169086): Pin quinto_7seg[0] not assigned to an exact location on the device
    Info (169086): Pin quinto_7seg[1] not assigned to an exact location on the device
    Info (169086): Pin quinto_7seg[2] not assigned to an exact location on the device
    Info (169086): Pin quinto_7seg[3] not assigned to an exact location on the device
    Info (169086): Pin quinto_7seg[4] not assigned to an exact location on the device
    Info (169086): Pin quinto_7seg[5] not assigned to an exact location on the device
    Info (169086): Pin quinto_7seg[6] not assigned to an exact location on the device
    Info (169086): Pin quinto_7seg[7] not assigned to an exact location on the device
    Info (169086): Pin sexto_7seg[0] not assigned to an exact location on the device
    Info (169086): Pin sexto_7seg[1] not assigned to an exact location on the device
    Info (169086): Pin sexto_7seg[2] not assigned to an exact location on the device
    Info (169086): Pin sexto_7seg[3] not assigned to an exact location on the device
    Info (169086): Pin sexto_7seg[4] not assigned to an exact location on the device
    Info (169086): Pin sexto_7seg[5] not assigned to an exact location on the device
    Info (169086): Pin sexto_7seg[6] not assigned to an exact location on the device
    Info (169086): Pin sexto_7seg[7] not assigned to an exact location on the device
    Info (169086): Pin setimo_7seg[0] not assigned to an exact location on the device
    Info (169086): Pin setimo_7seg[1] not assigned to an exact location on the device
    Info (169086): Pin setimo_7seg[2] not assigned to an exact location on the device
    Info (169086): Pin setimo_7seg[3] not assigned to an exact location on the device
    Info (169086): Pin setimo_7seg[4] not assigned to an exact location on the device
    Info (169086): Pin setimo_7seg[5] not assigned to an exact location on the device
    Info (169086): Pin setimo_7seg[6] not assigned to an exact location on the device
    Info (169086): Pin setimo_7seg[7] not assigned to an exact location on the device
    Info (169086): Pin oitavo_7seg[0] not assigned to an exact location on the device
    Info (169086): Pin oitavo_7seg[1] not assigned to an exact location on the device
    Info (169086): Pin oitavo_7seg[2] not assigned to an exact location on the device
    Info (169086): Pin oitavo_7seg[3] not assigned to an exact location on the device
    Info (169086): Pin oitavo_7seg[4] not assigned to an exact location on the device
    Info (169086): Pin oitavo_7seg[5] not assigned to an exact location on the device
    Info (169086): Pin oitavo_7seg[6] not assigned to an exact location on the device
    Info (169086): Pin oitavo_7seg[7] not assigned to an exact location on the device
    Info (169086): Pin debug[1] not assigned to an exact location on the device
    Info (169086): Pin debug[0] not assigned to an exact location on the device
    Info (169086): Pin clk not assigned to an exact location on the device
    Info (169086): Pin rst not assigned to an exact location on the device
    Info (169086): Pin clk_rom not assigned to an exact location on the device
Critical Warning (332012): Synopsys Design Constraints File file not found: 'mips_multi.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node clk~input (placed in PIN M10 (CLK13, DIFFCLK_7n, REFCLK0n))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G17
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node led_clk~output
Info (176353): Automatically promoted node clk_rom~input (placed in PIN M9 (CLK12, DIFFCLK_7p, REFCLK0p))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G19
Info (176353): Automatically promoted node rst~input (placed in PIN V12 (CLk15, DIFFCLK_6n))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G18
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node reg:pc|sr_out[31]
        Info (176357): Destination node reg:pc|sr_out[30]
        Info (176357): Destination node reg:pc|sr_out[29]
        Info (176357): Destination node reg:pc|sr_out[28]
        Info (176357): Destination node reg:pc|sr_out[0]
        Info (176357): Destination node reg:pc|sr_out[1]
        Info (176357): Destination node reg:pc|sr_out[27]
        Info (176357): Destination node reg:pc|sr_out[26]
        Info (176357): Destination node reg:pc|sr_out[25]
        Info (176357): Destination node reg:pc|sr_out[24]
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 99 (unused VREF, 2.5V VCCIO, 2 input, 97 output, 0 bidirectional)
        Info (176212): I/O standards used: 2.5 V.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number QL0 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  0 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  25 pins available
        Info (176213): I/O bank number 3A does not use VREF pins and has undetermined VCCIO pins. 2 total pin(s) used --  0 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  27 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  20 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  18 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  28 pins available
        Info (176213): I/O bank number 8A does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  2 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  23 pins available
        Info (176213): I/O bank number 9 does not use VREF pins and has undetermined VCCIO pins. 4 total pin(s) used --  0 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:06
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:01
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:07
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 2% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 27% of the available device resources in the region that extends from location X26_Y21 to location X38_Y30
Info (170194): Fitter routing operations ending: elapsed time is 00:00:14
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 2.45 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:04
Warning (169177): 2 pins must meet Altera requirements for 3.3-, 3.0-, and 2.5-V interfaces. For more information, refer to AN 447: Interfacing Cyclone IV GX Devices with 3.3/3.0/2.5-V LVTTL/LVCMOS I/O Systems.
    Info (169178): Pin clk uses I/O standard 2.5 V at M10
    Info (169178): Pin clk_rom uses I/O standard 2.5 V at M9
Info (144001): Generated suppressed messages file /home/helio/Documentos/OAC/OAC 2-18/TFINAL/output_files/mips_multi.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 889 megabytes
    Info: Processing ended: Mon Dec 10 22:56:03 2018
    Info: Elapsed time: 00:00:49
    Info: Total CPU time (on all processors): 00:00:44


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in /home/helio/Documentos/OAC/OAC 2-18/TFINAL/output_files/mips_multi.fit.smsg.


