$date
	Wed Jun 10 09:07:01 2020
$end
$version
	Icarus Verilog
$end
$timescale
	1ns
$end
$scope module sign_extend_tb $end
$var wire 32 ! result [31:0] $end
$var reg 1 " a $end
$scope module sign $end
$var wire 32 # a [31:0] $end
$var wire 1 $ bit_to_extend $end
$upscope $end
$upscope $end
$enddefinitions $end
#0
$dumpvars
0$
b0 #
0"
b0 !
$end
#1
1"
b11111111111111111111111111111111 !
b11111111111111111111111111111111 #
1$
#2
0"
b0 !
b0 #
0$
#3
1"
b11111111111111111111111111111111 !
b11111111111111111111111111111111 #
1$
#4
0"
b0 !
b0 #
0$
#5
1"
b11111111111111111111111111111111 !
b11111111111111111111111111111111 #
1$
#6
0"
b0 !
b0 #
0$
#7
1"
b11111111111111111111111111111111 !
b11111111111111111111111111111111 #
1$
#8
0"
b0 !
b0 #
0$
#9
1"
b11111111111111111111111111111111 !
b11111111111111111111111111111111 #
1$
#10
0"
b0 !
b0 #
0$
#11
1"
b11111111111111111111111111111111 !
b11111111111111111111111111111111 #
1$
#12
0"
b0 !
b0 #
0$
#13
1"
b11111111111111111111111111111111 !
b11111111111111111111111111111111 #
1$
#14
0"
b0 !
b0 #
0$
#15
1"
b11111111111111111111111111111111 !
b11111111111111111111111111111111 #
1$
#16
0"
b0 !
b0 #
0$
