module Mux_n_1Bit #(parameter n=8)(
    input [n-1:0] Data_in,
    input [$clog2(n)-1:0] sel,
    output reg f
    );
    
    integer i;
    
    always @(Data_in, sel) begin
//        f='bx;
//        for(i=0; i<n;i=i+1) begin 
//            if(sel==i) begin 
               f = Data_in[sel];
//            end
//        end
    end

endmodule
