TimeQuest Timing Analyzer report for Processador
Thu Jul 20 13:55:53 2023
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clk'
 12. Slow Model Setup: 'DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi'
 13. Slow Model Hold: 'clk'
 14. Slow Model Hold: 'DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi'
 15. Slow Model Minimum Pulse Width: 'clk'
 16. Slow Model Minimum Pulse Width: 'DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi'
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Fast Model Setup Summary
 20. Fast Model Hold Summary
 21. Fast Model Recovery Summary
 22. Fast Model Removal Summary
 23. Fast Model Minimum Pulse Width Summary
 24. Fast Model Setup: 'clk'
 25. Fast Model Setup: 'DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi'
 26. Fast Model Hold: 'clk'
 27. Fast Model Hold: 'DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi'
 28. Fast Model Minimum Pulse Width: 'clk'
 29. Fast Model Minimum Pulse Width: 'DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi'
 30. Clock to Output Times
 31. Minimum Clock to Output Times
 32. Multicorner Timing Analysis Summary
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Setup Transfers
 36. Hold Transfers
 37. Report TCCS
 38. Report RSKM
 39. Unconstrained Paths
 40. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; Processador                                                       ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                                           ;
+---------------------------------------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------------------------------------------------------------+
; Clock Name                                                                      ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                                                             ;
+---------------------------------------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------------------------------------------------------------+
; clk                                                                             ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }                                                                             ;
; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi } ;
+---------------------------------------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------------------------------------------------------------+


+-------------------------------------------------+
; Slow Model Fmax Summary                         ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 57.87 MHz ; 57.87 MHz       ; clk        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------------------------------------------------------------------+
; Slow Model Setup Summary                                                                                 ;
+---------------------------------------------------------------------------------+--------+---------------+
; Clock                                                                           ; Slack  ; End Point TNS ;
+---------------------------------------------------------------------------------+--------+---------------+
; clk                                                                             ; -8.140 ; -438.590      ;
; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; -3.604 ; -20.361       ;
+---------------------------------------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------+
; Slow Model Hold Summary                                                                                  ;
+---------------------------------------------------------------------------------+--------+---------------+
; Clock                                                                           ; Slack  ; End Point TNS ;
+---------------------------------------------------------------------------------+--------+---------------+
; clk                                                                             ; -1.419 ; -50.477       ;
; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; 0.990  ; 0.000         ;
+---------------------------------------------------------------------------------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                                                                   ;
+---------------------------------------------------------------------------------+--------+---------------+
; Clock                                                                           ; Slack  ; End Point TNS ;
+---------------------------------------------------------------------------------+--------+---------------+
; clk                                                                             ; -1.627 ; -242.302      ;
; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; 0.500  ; 0.000         ;
+---------------------------------------------------------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                                                                                                                                                                                   ;
+--------+-----------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                     ; To Node                                                                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -8.140 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Subtract           ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:\rfLoop:0:regf|flipflopD:\portLoop:14:dffe|Q ; clk          ; clk         ; 0.500        ; -0.003     ; 8.673      ;
; -8.132 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Subtract           ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:\rfLoop:0:regf|flipflopD:\portLoop:15:dffe|Q ; clk          ; clk         ; 0.500        ; -0.003     ; 8.665      ;
; -8.037 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rp|flipflopD:\portLoop:0:dffe|Q ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:\rfLoop:0:regf|flipflopD:\portLoop:14:dffe|Q ; clk          ; clk         ; 1.000        ; -0.003     ; 9.070      ;
; -8.029 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rp|flipflopD:\portLoop:0:dffe|Q ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:\rfLoop:0:regf|flipflopD:\portLoop:15:dffe|Q ; clk          ; clk         ; 1.000        ; -0.003     ; 9.062      ;
; -7.863 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Subtract           ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:\rfLoop:1:regf|flipflopD:\portLoop:13:dffe|Q ; clk          ; clk         ; 0.500        ; -0.003     ; 8.396      ;
; -7.845 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rq|flipflopD:\portLoop:0:dffe|Q ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:\rfLoop:0:regf|flipflopD:\portLoop:14:dffe|Q ; clk          ; clk         ; 1.000        ; -0.004     ; 8.877      ;
; -7.837 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rq|flipflopD:\portLoop:0:dffe|Q ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:\rfLoop:0:regf|flipflopD:\portLoop:15:dffe|Q ; clk          ; clk         ; 1.000        ; -0.004     ; 8.869      ;
; -7.800 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rq|flipflopD:\portLoop:1:dffe|Q ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:\rfLoop:0:regf|flipflopD:\portLoop:14:dffe|Q ; clk          ; clk         ; 1.000        ; -0.004     ; 8.832      ;
; -7.792 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rq|flipflopD:\portLoop:1:dffe|Q ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:\rfLoop:0:regf|flipflopD:\portLoop:15:dffe|Q ; clk          ; clk         ; 1.000        ; -0.004     ; 8.824      ;
; -7.760 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rp|flipflopD:\portLoop:0:dffe|Q ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:\rfLoop:1:regf|flipflopD:\portLoop:13:dffe|Q ; clk          ; clk         ; 1.000        ; -0.003     ; 8.793      ;
; -7.748 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Subtract           ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:\rfLoop:1:regf|flipflopD:\portLoop:14:dffe|Q ; clk          ; clk         ; 0.500        ; -0.003     ; 8.281      ;
; -7.741 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Subtract           ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:\rfLoop:1:regf|flipflopD:\portLoop:15:dffe|Q ; clk          ; clk         ; 0.500        ; -0.003     ; 8.274      ;
; -7.645 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rp|flipflopD:\portLoop:0:dffe|Q ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:\rfLoop:1:regf|flipflopD:\portLoop:14:dffe|Q ; clk          ; clk         ; 1.000        ; -0.003     ; 8.678      ;
; -7.638 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rp|flipflopD:\portLoop:0:dffe|Q ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:\rfLoop:1:regf|flipflopD:\portLoop:15:dffe|Q ; clk          ; clk         ; 1.000        ; -0.003     ; 8.671      ;
; -7.568 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rq|flipflopD:\portLoop:0:dffe|Q ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:\rfLoop:1:regf|flipflopD:\portLoop:13:dffe|Q ; clk          ; clk         ; 1.000        ; -0.004     ; 8.600      ;
; -7.523 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rq|flipflopD:\portLoop:1:dffe|Q ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:\rfLoop:1:regf|flipflopD:\portLoop:13:dffe|Q ; clk          ; clk         ; 1.000        ; -0.004     ; 8.555      ;
; -7.521 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rp|flipflopD:\portLoop:1:dffe|Q ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:\rfLoop:0:regf|flipflopD:\portLoop:14:dffe|Q ; clk          ; clk         ; 1.000        ; -0.003     ; 8.554      ;
; -7.513 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rp|flipflopD:\portLoop:1:dffe|Q ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:\rfLoop:0:regf|flipflopD:\portLoop:15:dffe|Q ; clk          ; clk         ; 1.000        ; -0.003     ; 8.546      ;
; -7.469 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Subtract           ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:\rfLoop:0:regf|flipflopD:\portLoop:13:dffe|Q ; clk          ; clk         ; 0.500        ; -0.003     ; 8.002      ;
; -7.453 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rq|flipflopD:\portLoop:0:dffe|Q ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:\rfLoop:1:regf|flipflopD:\portLoop:14:dffe|Q ; clk          ; clk         ; 1.000        ; -0.004     ; 8.485      ;
; -7.446 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rq|flipflopD:\portLoop:0:dffe|Q ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:\rfLoop:1:regf|flipflopD:\portLoop:15:dffe|Q ; clk          ; clk         ; 1.000        ; -0.004     ; 8.478      ;
; -7.408 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rq|flipflopD:\portLoop:1:dffe|Q ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:\rfLoop:1:regf|flipflopD:\portLoop:14:dffe|Q ; clk          ; clk         ; 1.000        ; -0.004     ; 8.440      ;
; -7.401 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rq|flipflopD:\portLoop:1:dffe|Q ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:\rfLoop:1:regf|flipflopD:\portLoop:15:dffe|Q ; clk          ; clk         ; 1.000        ; -0.004     ; 8.433      ;
; -7.366 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rp|flipflopD:\portLoop:0:dffe|Q ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:\rfLoop:0:regf|flipflopD:\portLoop:13:dffe|Q ; clk          ; clk         ; 1.000        ; -0.003     ; 8.399      ;
; -7.328 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Subtract           ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:\rfLoop:1:regf|flipflopD:\portLoop:12:dffe|Q ; clk          ; clk         ; 0.500        ; -0.003     ; 7.861      ;
; -7.244 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rp|flipflopD:\portLoop:1:dffe|Q ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:\rfLoop:1:regf|flipflopD:\portLoop:13:dffe|Q ; clk          ; clk         ; 1.000        ; -0.003     ; 8.277      ;
; -7.225 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rp|flipflopD:\portLoop:0:dffe|Q ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:\rfLoop:1:regf|flipflopD:\portLoop:12:dffe|Q ; clk          ; clk         ; 1.000        ; -0.003     ; 8.258      ;
; -7.174 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rq|flipflopD:\portLoop:0:dffe|Q ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:\rfLoop:0:regf|flipflopD:\portLoop:13:dffe|Q ; clk          ; clk         ; 1.000        ; -0.004     ; 8.206      ;
; -7.171 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rp|flipflopD:\portLoop:2:dffe|Q ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:\rfLoop:0:regf|flipflopD:\portLoop:14:dffe|Q ; clk          ; clk         ; 1.000        ; -0.003     ; 8.204      ;
; -7.163 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rp|flipflopD:\portLoop:2:dffe|Q ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:\rfLoop:0:regf|flipflopD:\portLoop:15:dffe|Q ; clk          ; clk         ; 1.000        ; -0.003     ; 8.196      ;
; -7.129 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rp|flipflopD:\portLoop:1:dffe|Q ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:\rfLoop:1:regf|flipflopD:\portLoop:14:dffe|Q ; clk          ; clk         ; 1.000        ; -0.003     ; 8.162      ;
; -7.129 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rq|flipflopD:\portLoop:1:dffe|Q ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:\rfLoop:0:regf|flipflopD:\portLoop:13:dffe|Q ; clk          ; clk         ; 1.000        ; -0.004     ; 8.161      ;
; -7.123 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Subtract           ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:\rfLoop:1:regf|flipflopD:\portLoop:11:dffe|Q ; clk          ; clk         ; 0.500        ; -0.004     ; 7.655      ;
; -7.122 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rp|flipflopD:\portLoop:1:dffe|Q ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:\rfLoop:1:regf|flipflopD:\portLoop:15:dffe|Q ; clk          ; clk         ; 1.000        ; -0.003     ; 8.155      ;
; -7.033 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rq|flipflopD:\portLoop:0:dffe|Q ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:\rfLoop:1:regf|flipflopD:\portLoop:12:dffe|Q ; clk          ; clk         ; 1.000        ; -0.004     ; 8.065      ;
; -7.020 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rp|flipflopD:\portLoop:0:dffe|Q ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:\rfLoop:1:regf|flipflopD:\portLoop:11:dffe|Q ; clk          ; clk         ; 1.000        ; -0.004     ; 8.052      ;
; -6.988 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rq|flipflopD:\portLoop:1:dffe|Q ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:\rfLoop:1:regf|flipflopD:\portLoop:12:dffe|Q ; clk          ; clk         ; 1.000        ; -0.004     ; 8.020      ;
; -6.978 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Subtract           ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:\rfLoop:1:regf|flipflopD:\portLoop:10:dffe|Q ; clk          ; clk         ; 0.500        ; -0.004     ; 7.510      ;
; -6.937 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Subtract           ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:\rfLoop:0:regf|flipflopD:\portLoop:12:dffe|Q ; clk          ; clk         ; 0.500        ; -0.003     ; 7.470      ;
; -6.894 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rp|flipflopD:\portLoop:2:dffe|Q ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:\rfLoop:1:regf|flipflopD:\portLoop:13:dffe|Q ; clk          ; clk         ; 1.000        ; -0.003     ; 7.927      ;
; -6.875 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rp|flipflopD:\portLoop:0:dffe|Q ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:\rfLoop:1:regf|flipflopD:\portLoop:10:dffe|Q ; clk          ; clk         ; 1.000        ; -0.004     ; 7.907      ;
; -6.850 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rp|flipflopD:\portLoop:1:dffe|Q ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:\rfLoop:0:regf|flipflopD:\portLoop:13:dffe|Q ; clk          ; clk         ; 1.000        ; -0.003     ; 7.883      ;
; -6.834 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rp|flipflopD:\portLoop:0:dffe|Q ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:\rfLoop:0:regf|flipflopD:\portLoop:12:dffe|Q ; clk          ; clk         ; 1.000        ; -0.003     ; 7.867      ;
; -6.828 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rq|flipflopD:\portLoop:0:dffe|Q ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:\rfLoop:1:regf|flipflopD:\portLoop:11:dffe|Q ; clk          ; clk         ; 1.000        ; -0.005     ; 7.859      ;
; -6.796 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rp|flipflopD:\portLoop:3:dffe|Q ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:\rfLoop:0:regf|flipflopD:\portLoop:14:dffe|Q ; clk          ; clk         ; 1.000        ; -0.003     ; 7.829      ;
; -6.788 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rp|flipflopD:\portLoop:3:dffe|Q ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:\rfLoop:0:regf|flipflopD:\portLoop:15:dffe|Q ; clk          ; clk         ; 1.000        ; -0.003     ; 7.821      ;
; -6.783 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rq|flipflopD:\portLoop:1:dffe|Q ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:\rfLoop:1:regf|flipflopD:\portLoop:11:dffe|Q ; clk          ; clk         ; 1.000        ; -0.005     ; 7.814      ;
; -6.779 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rp|flipflopD:\portLoop:2:dffe|Q ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:\rfLoop:1:regf|flipflopD:\portLoop:14:dffe|Q ; clk          ; clk         ; 1.000        ; -0.003     ; 7.812      ;
; -6.772 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rp|flipflopD:\portLoop:2:dffe|Q ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:\rfLoop:1:regf|flipflopD:\portLoop:15:dffe|Q ; clk          ; clk         ; 1.000        ; -0.003     ; 7.805      ;
; -6.731 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Subtract           ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:\rfLoop:0:regf|flipflopD:\portLoop:11:dffe|Q ; clk          ; clk         ; 0.500        ; -0.004     ; 7.263      ;
; -6.709 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rp|flipflopD:\portLoop:1:dffe|Q ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:\rfLoop:1:regf|flipflopD:\portLoop:12:dffe|Q ; clk          ; clk         ; 1.000        ; -0.003     ; 7.742      ;
; -6.694 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rq|flipflopD:\portLoop:2:dffe|Q ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:\rfLoop:0:regf|flipflopD:\portLoop:14:dffe|Q ; clk          ; clk         ; 1.000        ; -0.001     ; 7.729      ;
; -6.686 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rq|flipflopD:\portLoop:2:dffe|Q ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:\rfLoop:0:regf|flipflopD:\portLoop:15:dffe|Q ; clk          ; clk         ; 1.000        ; -0.001     ; 7.721      ;
; -6.683 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rq|flipflopD:\portLoop:0:dffe|Q ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:\rfLoop:1:regf|flipflopD:\portLoop:10:dffe|Q ; clk          ; clk         ; 1.000        ; -0.005     ; 7.714      ;
; -6.642 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rq|flipflopD:\portLoop:0:dffe|Q ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:\rfLoop:0:regf|flipflopD:\portLoop:12:dffe|Q ; clk          ; clk         ; 1.000        ; -0.004     ; 7.674      ;
; -6.638 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rq|flipflopD:\portLoop:1:dffe|Q ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:\rfLoop:1:regf|flipflopD:\portLoop:10:dffe|Q ; clk          ; clk         ; 1.000        ; -0.005     ; 7.669      ;
; -6.628 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rp|flipflopD:\portLoop:0:dffe|Q ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:\rfLoop:0:regf|flipflopD:\portLoop:11:dffe|Q ; clk          ; clk         ; 1.000        ; -0.004     ; 7.660      ;
; -6.597 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rq|flipflopD:\portLoop:1:dffe|Q ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:\rfLoop:0:regf|flipflopD:\portLoop:12:dffe|Q ; clk          ; clk         ; 1.000        ; -0.004     ; 7.629      ;
; -6.589 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Subtract           ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:\rfLoop:0:regf|flipflopD:\portLoop:10:dffe|Q ; clk          ; clk         ; 0.500        ; -0.004     ; 7.121      ;
; -6.553 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rq|flipflopD:\portLoop:3:dffe|Q ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:\rfLoop:0:regf|flipflopD:\portLoop:14:dffe|Q ; clk          ; clk         ; 1.000        ; -0.002     ; 7.587      ;
; -6.546 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Subtract           ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:\rfLoop:0:regf|flipflopD:\portLoop:9:dffe|Q  ; clk          ; clk         ; 0.500        ; -0.004     ; 7.078      ;
; -6.545 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rq|flipflopD:\portLoop:3:dffe|Q ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:\rfLoop:0:regf|flipflopD:\portLoop:15:dffe|Q ; clk          ; clk         ; 1.000        ; -0.002     ; 7.579      ;
; -6.519 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rp|flipflopD:\portLoop:3:dffe|Q ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:\rfLoop:1:regf|flipflopD:\portLoop:13:dffe|Q ; clk          ; clk         ; 1.000        ; -0.003     ; 7.552      ;
; -6.504 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rp|flipflopD:\portLoop:1:dffe|Q ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:\rfLoop:1:regf|flipflopD:\portLoop:11:dffe|Q ; clk          ; clk         ; 1.000        ; -0.004     ; 7.536      ;
; -6.500 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rp|flipflopD:\portLoop:2:dffe|Q ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:\rfLoop:0:regf|flipflopD:\portLoop:13:dffe|Q ; clk          ; clk         ; 1.000        ; -0.003     ; 7.533      ;
; -6.486 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rp|flipflopD:\portLoop:0:dffe|Q ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:\rfLoop:0:regf|flipflopD:\portLoop:10:dffe|Q ; clk          ; clk         ; 1.000        ; -0.004     ; 7.518      ;
; -6.443 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rp|flipflopD:\portLoop:0:dffe|Q ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:\rfLoop:0:regf|flipflopD:\portLoop:9:dffe|Q  ; clk          ; clk         ; 1.000        ; -0.004     ; 7.475      ;
; -6.436 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rq|flipflopD:\portLoop:0:dffe|Q ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:\rfLoop:0:regf|flipflopD:\portLoop:11:dffe|Q ; clk          ; clk         ; 1.000        ; -0.005     ; 7.467      ;
; -6.417 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rq|flipflopD:\portLoop:2:dffe|Q ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:\rfLoop:1:regf|flipflopD:\portLoop:13:dffe|Q ; clk          ; clk         ; 1.000        ; -0.001     ; 7.452      ;
; -6.404 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rp|flipflopD:\portLoop:3:dffe|Q ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:\rfLoop:1:regf|flipflopD:\portLoop:14:dffe|Q ; clk          ; clk         ; 1.000        ; -0.003     ; 7.437      ;
; -6.397 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rp|flipflopD:\portLoop:3:dffe|Q ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:\rfLoop:1:regf|flipflopD:\portLoop:15:dffe|Q ; clk          ; clk         ; 1.000        ; -0.003     ; 7.430      ;
; -6.391 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rq|flipflopD:\portLoop:1:dffe|Q ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:\rfLoop:0:regf|flipflopD:\portLoop:11:dffe|Q ; clk          ; clk         ; 1.000        ; -0.005     ; 7.422      ;
; -6.359 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rp|flipflopD:\portLoop:2:dffe|Q ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:\rfLoop:1:regf|flipflopD:\portLoop:12:dffe|Q ; clk          ; clk         ; 1.000        ; -0.003     ; 7.392      ;
; -6.359 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rp|flipflopD:\portLoop:1:dffe|Q ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:\rfLoop:1:regf|flipflopD:\portLoop:10:dffe|Q ; clk          ; clk         ; 1.000        ; -0.004     ; 7.391      ;
; -6.318 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rp|flipflopD:\portLoop:1:dffe|Q ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:\rfLoop:0:regf|flipflopD:\portLoop:12:dffe|Q ; clk          ; clk         ; 1.000        ; -0.003     ; 7.351      ;
; -6.302 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rq|flipflopD:\portLoop:2:dffe|Q ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:\rfLoop:1:regf|flipflopD:\portLoop:14:dffe|Q ; clk          ; clk         ; 1.000        ; -0.001     ; 7.337      ;
; -6.295 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rq|flipflopD:\portLoop:2:dffe|Q ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:\rfLoop:1:regf|flipflopD:\portLoop:15:dffe|Q ; clk          ; clk         ; 1.000        ; -0.001     ; 7.330      ;
; -6.294 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rq|flipflopD:\portLoop:0:dffe|Q ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:\rfLoop:0:regf|flipflopD:\portLoop:10:dffe|Q ; clk          ; clk         ; 1.000        ; -0.005     ; 7.325      ;
; -6.277 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rq|flipflopD:\portLoop:4:dffe|Q ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:\rfLoop:0:regf|flipflopD:\portLoop:14:dffe|Q ; clk          ; clk         ; 1.000        ; -0.002     ; 7.311      ;
; -6.276 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rq|flipflopD:\portLoop:3:dffe|Q ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:\rfLoop:1:regf|flipflopD:\portLoop:13:dffe|Q ; clk          ; clk         ; 1.000        ; -0.002     ; 7.310      ;
; -6.269 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rq|flipflopD:\portLoop:4:dffe|Q ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:\rfLoop:0:regf|flipflopD:\portLoop:15:dffe|Q ; clk          ; clk         ; 1.000        ; -0.002     ; 7.303      ;
; -6.251 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rq|flipflopD:\portLoop:0:dffe|Q ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:\rfLoop:0:regf|flipflopD:\portLoop:9:dffe|Q  ; clk          ; clk         ; 1.000        ; -0.005     ; 7.282      ;
; -6.249 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rq|flipflopD:\portLoop:1:dffe|Q ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:\rfLoop:0:regf|flipflopD:\portLoop:10:dffe|Q ; clk          ; clk         ; 1.000        ; -0.005     ; 7.280      ;
; -6.206 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rq|flipflopD:\portLoop:1:dffe|Q ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:\rfLoop:0:regf|flipflopD:\portLoop:9:dffe|Q  ; clk          ; clk         ; 1.000        ; -0.005     ; 7.237      ;
; -6.161 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rq|flipflopD:\portLoop:3:dffe|Q ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:\rfLoop:1:regf|flipflopD:\portLoop:14:dffe|Q ; clk          ; clk         ; 1.000        ; -0.002     ; 7.195      ;
; -6.154 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Subtract           ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:\rfLoop:1:regf|flipflopD:\portLoop:9:dffe|Q  ; clk          ; clk         ; 0.500        ; -0.004     ; 6.686      ;
; -6.154 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rq|flipflopD:\portLoop:3:dffe|Q ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:\rfLoop:1:regf|flipflopD:\portLoop:15:dffe|Q ; clk          ; clk         ; 1.000        ; -0.002     ; 7.188      ;
; -6.154 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rp|flipflopD:\portLoop:2:dffe|Q ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:\rfLoop:1:regf|flipflopD:\portLoop:11:dffe|Q ; clk          ; clk         ; 1.000        ; -0.004     ; 7.186      ;
; -6.137 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Subtract           ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:\rfLoop:1:regf|flipflopD:\portLoop:8:dffe|Q  ; clk          ; clk         ; 0.500        ; -0.003     ; 6.670      ;
; -6.125 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rp|flipflopD:\portLoop:3:dffe|Q ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:\rfLoop:0:regf|flipflopD:\portLoop:13:dffe|Q ; clk          ; clk         ; 1.000        ; -0.003     ; 7.158      ;
; -6.112 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rp|flipflopD:\portLoop:1:dffe|Q ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:\rfLoop:0:regf|flipflopD:\portLoop:11:dffe|Q ; clk          ; clk         ; 1.000        ; -0.004     ; 7.144      ;
; -6.064 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rp|flipflopD:\portLoop:4:dffe|Q ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:\rfLoop:0:regf|flipflopD:\portLoop:14:dffe|Q ; clk          ; clk         ; 1.000        ; -0.002     ; 7.098      ;
; -6.056 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rp|flipflopD:\portLoop:4:dffe|Q ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:\rfLoop:0:regf|flipflopD:\portLoop:15:dffe|Q ; clk          ; clk         ; 1.000        ; -0.002     ; 7.090      ;
; -6.051 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rp|flipflopD:\portLoop:0:dffe|Q ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:\rfLoop:1:regf|flipflopD:\portLoop:9:dffe|Q  ; clk          ; clk         ; 1.000        ; -0.004     ; 7.083      ;
; -6.034 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rp|flipflopD:\portLoop:0:dffe|Q ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:\rfLoop:1:regf|flipflopD:\portLoop:8:dffe|Q  ; clk          ; clk         ; 1.000        ; -0.003     ; 7.067      ;
; -6.023 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rq|flipflopD:\portLoop:2:dffe|Q ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:\rfLoop:0:regf|flipflopD:\portLoop:13:dffe|Q ; clk          ; clk         ; 1.000        ; -0.001     ; 7.058      ;
; -6.009 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rp|flipflopD:\portLoop:2:dffe|Q ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:\rfLoop:1:regf|flipflopD:\portLoop:10:dffe|Q ; clk          ; clk         ; 1.000        ; -0.004     ; 7.041      ;
; -6.000 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rq|flipflopD:\portLoop:4:dffe|Q ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:\rfLoop:1:regf|flipflopD:\portLoop:13:dffe|Q ; clk          ; clk         ; 1.000        ; -0.002     ; 7.034      ;
; -5.992 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Subtract           ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:\rfLoop:0:regf|flipflopD:\portLoop:7:dffe|Q  ; clk          ; clk         ; 0.500        ; -0.004     ; 6.524      ;
; -5.984 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rp|flipflopD:\portLoop:3:dffe|Q ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:\rfLoop:1:regf|flipflopD:\portLoop:12:dffe|Q ; clk          ; clk         ; 1.000        ; -0.003     ; 7.017      ;
+--------+-----------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi'                                                                                                                                                                                                                                               ;
+--------+------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+--------------+---------------------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                      ; To Node                                                                                       ; Launch Clock ; Latch Clock                                                                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+--------------+---------------------------------------------------------------------------------+--------------+------------+------------+
; -3.604 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rp|flipflopD:\portLoop:11:dffe|Q ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.Fetch_380         ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; 0.500        ; -0.015     ; 2.927      ;
; -3.581 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rp|flipflopD:\portLoop:1:dffe|Q  ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.Fetch_380         ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; 0.500        ; -0.015     ; 2.904      ;
; -3.378 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rp|flipflopD:\portLoop:10:dffe|Q ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.Fetch_380         ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; 0.500        ; -0.015     ; 2.701      ;
; -3.367 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rp|flipflopD:\portLoop:11:dffe|Q ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.JumpIfZeroJmp_316 ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; 0.500        ; -0.014     ; 2.905      ;
; -3.344 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rp|flipflopD:\portLoop:1:dffe|Q  ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.JumpIfZeroJmp_316 ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; 0.500        ; -0.014     ; 2.882      ;
; -3.339 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rp|flipflopD:\portLoop:3:dffe|Q  ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.Fetch_380         ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; 0.500        ; -0.015     ; 2.662      ;
; -3.282 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rp|flipflopD:\portLoop:6:dffe|Q  ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.Fetch_380         ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; 0.500        ; -0.014     ; 2.606      ;
; -3.248 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rp|flipflopD:\portLoop:7:dffe|Q  ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.Fetch_380         ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; 0.500        ; -0.014     ; 2.572      ;
; -3.216 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rp|flipflopD:\portLoop:8:dffe|Q  ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.Fetch_380         ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; 0.500        ; -0.015     ; 2.539      ;
; -3.209 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rp|flipflopD:\portLoop:12:dffe|Q ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.Fetch_380         ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; 0.500        ; -0.015     ; 2.532      ;
; -3.176 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rp|flipflopD:\portLoop:0:dffe|Q  ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.Fetch_380         ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; 0.500        ; -0.015     ; 2.499      ;
; -3.170 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rp|flipflopD:\portLoop:15:dffe|Q ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.Fetch_380         ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; 0.500        ; -0.015     ; 2.493      ;
; -3.141 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rp|flipflopD:\portLoop:10:dffe|Q ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.JumpIfZeroJmp_316 ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; 0.500        ; -0.014     ; 2.679      ;
; -3.111 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rp|flipflopD:\portLoop:9:dffe|Q  ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.Fetch_380         ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; 0.500        ; -0.015     ; 2.434      ;
; -3.102 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rp|flipflopD:\portLoop:3:dffe|Q  ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.JumpIfZeroJmp_316 ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; 0.500        ; -0.014     ; 2.640      ;
; -3.073 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rp|flipflopD:\portLoop:4:dffe|Q  ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.Fetch_380         ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; 0.500        ; -0.014     ; 2.397      ;
; -3.071 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rp|flipflopD:\portLoop:2:dffe|Q  ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.Fetch_380         ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; 0.500        ; -0.015     ; 2.394      ;
; -3.045 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rp|flipflopD:\portLoop:6:dffe|Q  ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.JumpIfZeroJmp_316 ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; 0.500        ; -0.013     ; 2.584      ;
; -3.011 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rp|flipflopD:\portLoop:7:dffe|Q  ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.JumpIfZeroJmp_316 ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; 0.500        ; -0.013     ; 2.550      ;
; -2.998 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rp|flipflopD:\portLoop:13:dffe|Q ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.Fetch_380         ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; 0.500        ; -0.015     ; 2.321      ;
; -2.979 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rp|flipflopD:\portLoop:8:dffe|Q  ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.JumpIfZeroJmp_316 ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; 0.500        ; -0.014     ; 2.517      ;
; -2.972 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rp|flipflopD:\portLoop:12:dffe|Q ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.JumpIfZeroJmp_316 ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; 0.500        ; -0.014     ; 2.510      ;
; -2.972 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rp|flipflopD:\portLoop:5:dffe|Q  ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.Fetch_380         ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; 0.500        ; -0.014     ; 2.296      ;
; -2.939 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rp|flipflopD:\portLoop:0:dffe|Q  ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.JumpIfZeroJmp_316 ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; 0.500        ; -0.014     ; 2.477      ;
; -2.933 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rp|flipflopD:\portLoop:15:dffe|Q ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.JumpIfZeroJmp_316 ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; 0.500        ; -0.014     ; 2.471      ;
; -2.897 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rp|flipflopD:\portLoop:14:dffe|Q ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.Fetch_380         ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; 0.500        ; -0.015     ; 2.220      ;
; -2.874 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rp|flipflopD:\portLoop:9:dffe|Q  ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.JumpIfZeroJmp_316 ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; 0.500        ; -0.014     ; 2.412      ;
; -2.836 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rp|flipflopD:\portLoop:4:dffe|Q  ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.JumpIfZeroJmp_316 ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; 0.500        ; -0.013     ; 2.375      ;
; -2.834 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rp|flipflopD:\portLoop:2:dffe|Q  ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.JumpIfZeroJmp_316 ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; 0.500        ; -0.014     ; 2.372      ;
; -2.761 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rp|flipflopD:\portLoop:13:dffe|Q ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.JumpIfZeroJmp_316 ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; 0.500        ; -0.014     ; 2.299      ;
; -2.735 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rp|flipflopD:\portLoop:5:dffe|Q  ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.JumpIfZeroJmp_316 ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; 0.500        ; -0.013     ; 2.274      ;
; -2.660 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rp|flipflopD:\portLoop:14:dffe|Q ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.JumpIfZeroJmp_316 ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; 0.500        ; -0.014     ; 2.198      ;
; -2.251 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Fetch               ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.Fetch_380         ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; 1.000        ; -0.015     ; 2.074      ;
; -2.169 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Decode              ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.Fetch_380         ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; 1.000        ; -0.015     ; 1.992      ;
; -2.106 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|InstructionReader:IR|IR_reg[13]                 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.Fetch_380         ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; 1.000        ; -0.015     ; 1.929      ;
; -2.021 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.JumpIfZero          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.Fetch_380         ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; 1.000        ; -0.015     ; 1.844      ;
; -1.999 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|InstructionReader:IR|IR_reg[4]                  ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.Fetch_380         ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; 1.000        ; -0.015     ; 1.822      ;
; -1.871 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Decode              ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.JumpIfZero_324    ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; 1.000        ; -0.150     ; 1.712      ;
; -1.866 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|InstructionReader:IR|IR_reg[12]                 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.Stoi_308          ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; 1.000        ; -0.137     ; 1.873      ;
; -1.866 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|InstructionReader:IR|IR_reg[12]                 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.Fetch_380         ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; 1.000        ; -0.015     ; 1.689      ;
; -1.844 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|InstructionReader:IR|IR_reg[4]                  ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.Stoi_308          ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; 1.000        ; -0.137     ; 1.851      ;
; -1.827 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|InstructionReader:IR|IR_reg[4]                  ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.JumpIfZero_324    ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; 1.000        ; -0.150     ; 1.668      ;
; -1.803 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Decode              ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.Load_364          ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; 1.000        ; 0.129      ; 1.616      ;
; -1.801 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Decode              ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.Subtract_332      ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; 1.000        ; -0.148     ; 1.778      ;
; -1.753 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|InstructionReader:IR|IR_reg[4]                  ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.Subtract_332      ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; 1.000        ; -0.148     ; 1.730      ;
; -1.750 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Decode              ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.Stoi_308          ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; 1.000        ; -0.137     ; 1.757      ;
; -1.729 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|InstructionReader:IR|IR_reg[12]                 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.LoadConst_340     ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; 1.000        ; -0.138     ; 1.740      ;
; -1.729 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Decode              ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.LoadConst_340     ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; 1.000        ; -0.138     ; 1.740      ;
; -1.716 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Decode              ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.Store_356         ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; 1.000        ; -0.137     ; 1.769      ;
; -1.705 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|InstructionReader:IR|IR_reg[13]                 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.Load_364          ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; 1.000        ; 0.129      ; 1.518      ;
; -1.644 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|InstructionReader:IR|IR_reg[13]                 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.Store_356         ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; 1.000        ; -0.137     ; 1.697      ;
; -1.599 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|InstructionReader:IR|IR_reg[13]                 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.Stoi_308          ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; 1.000        ; -0.137     ; 1.606      ;
; -1.585 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|InstructionReader:IR|IR_reg[12]                 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.JumpIfZero_324    ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; 1.000        ; -0.150     ; 1.426      ;
; -1.575 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Decode              ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.Add_348           ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; 1.000        ; -0.031     ; 1.591      ;
; -1.554 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|InstructionReader:IR|IR_reg[4]                  ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.Store_356         ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; 1.000        ; -0.137     ; 1.607      ;
; -1.539 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|InstructionReader:IR|IR_reg[13]                 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.LoadConst_340     ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; 1.000        ; -0.138     ; 1.550      ;
; -1.515 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|InstructionReader:IR|IR_reg[4]                  ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.Add_348           ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; 1.000        ; -0.031     ; 1.531      ;
; -1.478 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|InstructionReader:IR|IR_reg[12]                 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.Load_364          ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; 1.000        ; 0.129      ; 1.291      ;
; -1.476 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|InstructionReader:IR|IR_reg[13]                 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.Subtract_332      ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; 1.000        ; -0.148     ; 1.453      ;
; -1.418 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|InstructionReader:IR|IR_reg[12]                 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.Store_356         ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; 1.000        ; -0.137     ; 1.471      ;
; -1.411 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|InstructionReader:IR|IR_reg[13]                 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.JumpIfZero_324    ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; 1.000        ; -0.150     ; 1.252      ;
; -1.408 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.JumpIfZero          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.JumpIfZeroJmp_316 ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; 1.000        ; -0.014     ; 1.446      ;
; -1.396 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|InstructionReader:IR|IR_reg[4]                  ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.LoadConst_340     ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; 1.000        ; -0.138     ; 1.407      ;
; -1.390 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|InstructionReader:IR|IR_reg[13]                 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.Add_348           ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; 1.000        ; -0.031     ; 1.406      ;
; -1.306 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|InstructionReader:IR|IR_reg[4]                  ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.Load_364          ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; 1.000        ; 0.129      ; 1.119      ;
; -1.305 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|InstructionReader:IR|IR_reg[12]                 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.Subtract_332      ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; 1.000        ; -0.148     ; 1.282      ;
; -1.273 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|InstructionReader:IR|IR_reg[12]                 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.Add_348           ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; 1.000        ; -0.031     ; 1.289      ;
; -1.029 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Fetch               ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.Decode_372        ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; 1.000        ; -0.148     ; 0.872      ;
+--------+------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+--------------+---------------------------------------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                                                                                                                                                                                                                         ;
+--------+--------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                  ; To Node                                                                                         ; Launch Clock                                                                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------+-------------+--------------+------------+------------+
; -1.419 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi            ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rq|flipflopD:\portLoop:0:dffe|Q   ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; clk         ; 0.000        ; 2.695      ; 1.792      ;
; -1.418 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi            ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rq|flipflopD:\portLoop:1:dffe|Q   ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; clk         ; 0.000        ; 2.695      ; 1.793      ;
; -1.214 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi            ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rq|flipflopD:\portLoop:12:dffe|Q  ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; clk         ; 0.000        ; 2.691      ; 1.993      ;
; -1.204 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi            ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rq|flipflopD:\portLoop:6:dffe|Q   ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; clk         ; 0.000        ; 2.693      ; 2.005      ;
; -1.203 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi            ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rq|flipflopD:\portLoop:13:dffe|Q  ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; clk         ; 0.000        ; 2.693      ; 2.006      ;
; -1.202 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi            ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rq|flipflopD:\portLoop:3:dffe|Q   ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; clk         ; 0.000        ; 2.693      ; 2.007      ;
; -1.201 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi            ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rq|flipflopD:\portLoop:4:dffe|Q   ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; clk         ; 0.000        ; 2.693      ; 2.008      ;
; -1.198 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi            ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a0~porta_we_reg       ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; clk         ; 0.000        ; 2.750      ; 2.036      ;
; -1.050 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi            ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rq|flipflopD:\portLoop:14:dffe|Q  ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; clk         ; 0.000        ; 2.693      ; 2.159      ;
; -1.049 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi            ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rq|flipflopD:\portLoop:10:dffe|Q  ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; clk         ; 0.000        ; 2.693      ; 2.160      ;
; -1.048 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi            ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rq|flipflopD:\portLoop:7:dffe|Q   ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; clk         ; 0.000        ; 2.693      ; 2.161      ;
; -1.047 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi            ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rq|flipflopD:\portLoop:9:dffe|Q   ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; clk         ; 0.000        ; 2.693      ; 2.162      ;
; -1.046 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi            ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rq|flipflopD:\portLoop:5:dffe|Q   ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; clk         ; 0.000        ; 2.693      ; 2.163      ;
; -1.046 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi            ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rq|flipflopD:\portLoop:11:dffe|Q  ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; clk         ; 0.000        ; 2.693      ; 2.163      ;
; -1.046 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi            ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rq|flipflopD:\portLoop:15:dffe|Q  ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; clk         ; 0.000        ; 2.693      ; 2.163      ;
; -1.007 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi            ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rq|flipflopD:\portLoop:2:dffe|Q   ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; clk         ; 0.000        ; 2.692      ; 2.201      ;
; -0.985 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi            ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rq|flipflopD:\portLoop:8:dffe|Q   ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; clk         ; 0.000        ; 2.691      ; 2.222      ;
; -0.919 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi            ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rq|flipflopD:\portLoop:0:dffe|Q   ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; clk         ; -0.500       ; 2.695      ; 1.792      ;
; -0.918 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi            ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rq|flipflopD:\portLoop:1:dffe|Q   ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; clk         ; -0.500       ; 2.695      ; 1.793      ;
; -0.875 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi            ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a0~porta_datain_reg15 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; clk         ; 0.000        ; 2.749      ; 2.358      ;
; -0.875 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi            ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a0~porta_datain_reg14 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; clk         ; 0.000        ; 2.749      ; 2.358      ;
; -0.875 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi            ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a0~porta_datain_reg13 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; clk         ; 0.000        ; 2.749      ; 2.358      ;
; -0.875 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi            ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a0~porta_datain_reg12 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; clk         ; 0.000        ; 2.749      ; 2.358      ;
; -0.875 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi            ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a0~porta_datain_reg11 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; clk         ; 0.000        ; 2.749      ; 2.358      ;
; -0.875 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi            ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a0~porta_datain_reg10 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; clk         ; 0.000        ; 2.749      ; 2.358      ;
; -0.875 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi            ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a0~porta_datain_reg9  ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; clk         ; 0.000        ; 2.749      ; 2.358      ;
; -0.875 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi            ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a0~porta_datain_reg8  ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; clk         ; 0.000        ; 2.749      ; 2.358      ;
; -0.875 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi            ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a0~porta_datain_reg7  ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; clk         ; 0.000        ; 2.749      ; 2.358      ;
; -0.875 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi            ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a0~porta_datain_reg6  ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; clk         ; 0.000        ; 2.749      ; 2.358      ;
; -0.875 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi            ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a0~porta_datain_reg5  ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; clk         ; 0.000        ; 2.749      ; 2.358      ;
; -0.875 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi            ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a0~porta_datain_reg4  ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; clk         ; 0.000        ; 2.749      ; 2.358      ;
; -0.875 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi            ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a0~porta_datain_reg3  ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; clk         ; 0.000        ; 2.749      ; 2.358      ;
; -0.875 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi            ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a0~porta_datain_reg2  ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; clk         ; 0.000        ; 2.749      ; 2.358      ;
; -0.875 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi            ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a0~porta_datain_reg1  ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; clk         ; 0.000        ; 2.749      ; 2.358      ;
; -0.875 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi            ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a0~porta_address_reg4 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; clk         ; 0.000        ; 2.750      ; 2.359      ;
; -0.875 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi            ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a0~porta_address_reg3 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; clk         ; 0.000        ; 2.750      ; 2.359      ;
; -0.875 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi            ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a0~porta_address_reg2 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; clk         ; 0.000        ; 2.750      ; 2.359      ;
; -0.875 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi            ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a0~porta_address_reg1 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; clk         ; 0.000        ; 2.750      ; 2.359      ;
; -0.875 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi            ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a0~porta_address_reg0 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; clk         ; 0.000        ; 2.750      ; 2.359      ;
; -0.875 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi            ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a0~porta_datain_reg0  ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; clk         ; 0.000        ; 2.749      ; 2.358      ;
; -0.714 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi            ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rq|flipflopD:\portLoop:12:dffe|Q  ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; clk         ; -0.500       ; 2.691      ; 1.993      ;
; -0.704 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi            ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rq|flipflopD:\portLoop:6:dffe|Q   ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; clk         ; -0.500       ; 2.693      ; 2.005      ;
; -0.703 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi            ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rq|flipflopD:\portLoop:13:dffe|Q  ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; clk         ; -0.500       ; 2.693      ; 2.006      ;
; -0.702 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi            ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rq|flipflopD:\portLoop:3:dffe|Q   ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; clk         ; -0.500       ; 2.693      ; 2.007      ;
; -0.701 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi            ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rq|flipflopD:\portLoop:4:dffe|Q   ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; clk         ; -0.500       ; 2.693      ; 2.008      ;
; -0.699 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi            ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rp|flipflopD:\portLoop:4:dffe|Q   ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; clk         ; 0.000        ; 2.693      ; 2.510      ;
; -0.699 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi            ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rp|flipflopD:\portLoop:5:dffe|Q   ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; clk         ; 0.000        ; 2.693      ; 2.510      ;
; -0.698 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi            ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a0~porta_we_reg       ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; clk         ; -0.500       ; 2.750      ; 2.036      ;
; -0.698 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi            ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rp|flipflopD:\portLoop:7:dffe|Q   ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; clk         ; 0.000        ; 2.693      ; 2.511      ;
; -0.698 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi            ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rp|flipflopD:\portLoop:6:dffe|Q   ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; clk         ; 0.000        ; 2.693      ; 2.511      ;
; -0.657 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi            ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rp|flipflopD:\portLoop:8:dffe|Q   ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; clk         ; 0.000        ; 2.694      ; 2.553      ;
; -0.657 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi            ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rp|flipflopD:\portLoop:9:dffe|Q   ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; clk         ; 0.000        ; 2.694      ; 2.553      ;
; -0.657 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi            ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rp|flipflopD:\portLoop:10:dffe|Q  ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; clk         ; 0.000        ; 2.694      ; 2.553      ;
; -0.657 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi            ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rp|flipflopD:\portLoop:11:dffe|Q  ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; clk         ; 0.000        ; 2.694      ; 2.553      ;
; -0.657 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi            ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rp|flipflopD:\portLoop:12:dffe|Q  ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; clk         ; 0.000        ; 2.694      ; 2.553      ;
; -0.657 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi            ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rp|flipflopD:\portLoop:13:dffe|Q  ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; clk         ; 0.000        ; 2.694      ; 2.553      ;
; -0.657 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi            ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rp|flipflopD:\portLoop:14:dffe|Q  ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; clk         ; 0.000        ; 2.694      ; 2.553      ;
; -0.657 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi            ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rp|flipflopD:\portLoop:15:dffe|Q  ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; clk         ; 0.000        ; 2.694      ; 2.553      ;
; -0.657 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi            ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rp|flipflopD:\portLoop:3:dffe|Q   ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; clk         ; 0.000        ; 2.694      ; 2.553      ;
; -0.657 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi            ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rp|flipflopD:\portLoop:2:dffe|Q   ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; clk         ; 0.000        ; 2.694      ; 2.553      ;
; -0.657 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi            ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rp|flipflopD:\portLoop:0:dffe|Q   ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; clk         ; 0.000        ; 2.694      ; 2.553      ;
; -0.657 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi            ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rp|flipflopD:\portLoop:1:dffe|Q   ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; clk         ; 0.000        ; 2.694      ; 2.553      ;
; -0.550 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi            ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rq|flipflopD:\portLoop:14:dffe|Q  ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; clk         ; -0.500       ; 2.693      ; 2.159      ;
; -0.549 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi            ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rq|flipflopD:\portLoop:10:dffe|Q  ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; clk         ; -0.500       ; 2.693      ; 2.160      ;
; -0.548 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi            ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rq|flipflopD:\portLoop:7:dffe|Q   ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; clk         ; -0.500       ; 2.693      ; 2.161      ;
; -0.547 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi            ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rq|flipflopD:\portLoop:9:dffe|Q   ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; clk         ; -0.500       ; 2.693      ; 2.162      ;
; -0.546 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi            ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rq|flipflopD:\portLoop:5:dffe|Q   ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; clk         ; -0.500       ; 2.693      ; 2.163      ;
; -0.546 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi            ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rq|flipflopD:\portLoop:11:dffe|Q  ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; clk         ; -0.500       ; 2.693      ; 2.163      ;
; -0.546 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi            ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rq|flipflopD:\portLoop:15:dffe|Q  ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; clk         ; -0.500       ; 2.693      ; 2.163      ;
; -0.507 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi            ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rq|flipflopD:\portLoop:2:dffe|Q   ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; clk         ; -0.500       ; 2.692      ; 2.201      ;
; -0.485 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi            ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rq|flipflopD:\portLoop:8:dffe|Q   ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; clk         ; -0.500       ; 2.691      ; 2.222      ;
; -0.375 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi            ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a0~porta_datain_reg15 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; clk         ; -0.500       ; 2.749      ; 2.358      ;
; -0.375 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi            ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a0~porta_datain_reg14 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; clk         ; -0.500       ; 2.749      ; 2.358      ;
; -0.375 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi            ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a0~porta_datain_reg13 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; clk         ; -0.500       ; 2.749      ; 2.358      ;
; -0.375 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi            ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a0~porta_datain_reg12 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; clk         ; -0.500       ; 2.749      ; 2.358      ;
; -0.375 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi            ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a0~porta_datain_reg11 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; clk         ; -0.500       ; 2.749      ; 2.358      ;
; -0.375 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi            ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a0~porta_datain_reg10 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; clk         ; -0.500       ; 2.749      ; 2.358      ;
; -0.375 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi            ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a0~porta_datain_reg9  ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; clk         ; -0.500       ; 2.749      ; 2.358      ;
; -0.375 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi            ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a0~porta_datain_reg8  ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; clk         ; -0.500       ; 2.749      ; 2.358      ;
; -0.375 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi            ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a0~porta_datain_reg7  ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; clk         ; -0.500       ; 2.749      ; 2.358      ;
; -0.375 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi            ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a0~porta_datain_reg6  ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; clk         ; -0.500       ; 2.749      ; 2.358      ;
; -0.375 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi            ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a0~porta_datain_reg5  ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; clk         ; -0.500       ; 2.749      ; 2.358      ;
; -0.375 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi            ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a0~porta_datain_reg4  ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; clk         ; -0.500       ; 2.749      ; 2.358      ;
; -0.375 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi            ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a0~porta_datain_reg3  ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; clk         ; -0.500       ; 2.749      ; 2.358      ;
; -0.375 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi            ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a0~porta_datain_reg2  ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; clk         ; -0.500       ; 2.749      ; 2.358      ;
; -0.375 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi            ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a0~porta_datain_reg1  ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; clk         ; -0.500       ; 2.749      ; 2.358      ;
; -0.375 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi            ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a0~porta_address_reg4 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; clk         ; -0.500       ; 2.750      ; 2.359      ;
; -0.375 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi            ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a0~porta_address_reg3 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; clk         ; -0.500       ; 2.750      ; 2.359      ;
; -0.375 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi            ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a0~porta_address_reg2 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; clk         ; -0.500       ; 2.750      ; 2.359      ;
; -0.375 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi            ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a0~porta_address_reg1 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; clk         ; -0.500       ; 2.750      ; 2.359      ;
; -0.375 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi            ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a0~porta_address_reg0 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; clk         ; -0.500       ; 2.750      ; 2.359      ;
; -0.375 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi            ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a0~porta_datain_reg0  ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; clk         ; -0.500       ; 2.749      ; 2.358      ;
; -0.332 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.JumpIfZero_324 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.JumpIfZero           ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; clk         ; 0.000        ; 0.150      ; 0.084      ;
; -0.330 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.Decode_372     ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Decode               ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; clk         ; 0.000        ; 0.148      ; 0.084      ;
; -0.330 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.Subtract_332   ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Subtract             ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; clk         ; 0.000        ; 0.148      ; 0.084      ;
; -0.320 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.LoadConst_340  ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.LoadConst            ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; clk         ; 0.000        ; 0.138      ; 0.084      ;
; -0.319 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.Store_356      ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Store                ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; clk         ; 0.000        ; 0.137      ; 0.084      ;
; -0.213 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.Add_348        ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Add                  ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; clk         ; 0.000        ; 0.031      ; 0.084      ;
; -0.199 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi            ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rp|flipflopD:\portLoop:4:dffe|Q   ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; clk         ; -0.500       ; 2.693      ; 2.510      ;
; -0.199 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi            ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rp|flipflopD:\portLoop:5:dffe|Q   ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; clk         ; -0.500       ; 2.693      ; 2.510      ;
+--------+--------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi'                                                                                                                                                                                                                                               ;
+-------+------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+--------------+---------------------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                      ; To Node                                                                                       ; Launch Clock ; Latch Clock                                                                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+--------------+---------------------------------------------------------------------------------+--------------+------------+------------+
; 0.990 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|InstructionReader:IR|IR_reg[4]                  ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.Load_364          ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; 0.000        ; 0.129      ; 1.119      ;
; 1.020 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Fetch               ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.Decode_372        ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; 0.000        ; -0.148     ; 0.872      ;
; 1.162 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|InstructionReader:IR|IR_reg[12]                 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.Load_364          ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; 0.000        ; 0.129      ; 1.291      ;
; 1.320 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|InstructionReader:IR|IR_reg[12]                 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.Add_348           ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; 0.000        ; -0.031     ; 1.289      ;
; 1.389 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|InstructionReader:IR|IR_reg[13]                 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.Load_364          ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; 0.000        ; 0.129      ; 1.518      ;
; 1.402 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|InstructionReader:IR|IR_reg[13]                 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.JumpIfZero_324    ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; 0.000        ; -0.150     ; 1.252      ;
; 1.430 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|InstructionReader:IR|IR_reg[12]                 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.Subtract_332      ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; 0.000        ; -0.148     ; 1.282      ;
; 1.437 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|InstructionReader:IR|IR_reg[13]                 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.Add_348           ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; 0.000        ; -0.031     ; 1.406      ;
; 1.460 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.JumpIfZero          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.JumpIfZeroJmp_316 ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; 0.000        ; -0.014     ; 1.446      ;
; 1.480 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.JumpIfZero          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.Fetch_380         ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; 0.000        ; -0.015     ; 1.465      ;
; 1.487 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Decode              ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.Load_364          ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; 0.000        ; 0.129      ; 1.616      ;
; 1.545 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|InstructionReader:IR|IR_reg[4]                  ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.LoadConst_340     ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; 0.000        ; -0.138     ; 1.407      ;
; 1.562 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|InstructionReader:IR|IR_reg[4]                  ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.Add_348           ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; 0.000        ; -0.031     ; 1.531      ;
; 1.576 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|InstructionReader:IR|IR_reg[12]                 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.JumpIfZero_324    ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; 0.000        ; -0.150     ; 1.426      ;
; 1.601 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|InstructionReader:IR|IR_reg[13]                 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.Subtract_332      ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; 0.000        ; -0.148     ; 1.453      ;
; 1.608 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|InstructionReader:IR|IR_reg[12]                 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.Store_356         ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; 0.000        ; -0.137     ; 1.471      ;
; 1.622 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Decode              ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.Add_348           ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; 0.000        ; -0.031     ; 1.591      ;
; 1.688 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|InstructionReader:IR|IR_reg[13]                 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.LoadConst_340     ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; 0.000        ; -0.138     ; 1.550      ;
; 1.704 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|InstructionReader:IR|IR_reg[12]                 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.Fetch_380         ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; 0.000        ; -0.015     ; 1.689      ;
; 1.743 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|InstructionReader:IR|IR_reg[13]                 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.Stoi_308          ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; 0.000        ; -0.137     ; 1.606      ;
; 1.744 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|InstructionReader:IR|IR_reg[4]                  ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.Store_356         ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; 0.000        ; -0.137     ; 1.607      ;
; 1.818 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|InstructionReader:IR|IR_reg[4]                  ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.JumpIfZero_324    ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; 0.000        ; -0.150     ; 1.668      ;
; 1.834 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|InstructionReader:IR|IR_reg[13]                 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.Store_356         ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; 0.000        ; -0.137     ; 1.697      ;
; 1.837 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|InstructionReader:IR|IR_reg[4]                  ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.Fetch_380         ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; 0.000        ; -0.015     ; 1.822      ;
; 1.862 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Decode              ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.JumpIfZero_324    ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; 0.000        ; -0.150     ; 1.712      ;
; 1.878 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|InstructionReader:IR|IR_reg[4]                  ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.Subtract_332      ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; 0.000        ; -0.148     ; 1.730      ;
; 1.878 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|InstructionReader:IR|IR_reg[12]                 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.LoadConst_340     ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; 0.000        ; -0.138     ; 1.740      ;
; 1.878 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Decode              ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.LoadConst_340     ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; 0.000        ; -0.138     ; 1.740      ;
; 1.894 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Decode              ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.Stoi_308          ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; 0.000        ; -0.137     ; 1.757      ;
; 1.906 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Decode              ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.Store_356         ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; 0.000        ; -0.137     ; 1.769      ;
; 1.926 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Decode              ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.Subtract_332      ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; 0.000        ; -0.148     ; 1.778      ;
; 1.944 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|InstructionReader:IR|IR_reg[13]                 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.Fetch_380         ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; 0.000        ; -0.015     ; 1.929      ;
; 1.988 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Decode              ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.Fetch_380         ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; 0.000        ; -0.015     ; 1.973      ;
; 1.988 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|InstructionReader:IR|IR_reg[4]                  ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.Stoi_308          ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; 0.000        ; -0.137     ; 1.851      ;
; 2.010 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|InstructionReader:IR|IR_reg[12]                 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.Stoi_308          ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; 0.000        ; -0.137     ; 1.873      ;
; 2.089 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Fetch               ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.Fetch_380         ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; 0.000        ; -0.015     ; 2.074      ;
; 2.712 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rp|flipflopD:\portLoop:14:dffe|Q ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.JumpIfZeroJmp_316 ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; -0.500       ; -0.014     ; 2.198      ;
; 2.735 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rp|flipflopD:\portLoop:14:dffe|Q ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.Fetch_380         ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; -0.500       ; -0.015     ; 2.220      ;
; 2.787 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rp|flipflopD:\portLoop:5:dffe|Q  ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.JumpIfZeroJmp_316 ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; -0.500       ; -0.013     ; 2.274      ;
; 2.810 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rp|flipflopD:\portLoop:5:dffe|Q  ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.Fetch_380         ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; -0.500       ; -0.014     ; 2.296      ;
; 2.813 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rp|flipflopD:\portLoop:13:dffe|Q ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.JumpIfZeroJmp_316 ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; -0.500       ; -0.014     ; 2.299      ;
; 2.836 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rp|flipflopD:\portLoop:13:dffe|Q ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.Fetch_380         ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; -0.500       ; -0.015     ; 2.321      ;
; 2.886 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rp|flipflopD:\portLoop:2:dffe|Q  ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.JumpIfZeroJmp_316 ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; -0.500       ; -0.014     ; 2.372      ;
; 2.888 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rp|flipflopD:\portLoop:4:dffe|Q  ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.JumpIfZeroJmp_316 ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; -0.500       ; -0.013     ; 2.375      ;
; 2.909 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rp|flipflopD:\portLoop:2:dffe|Q  ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.Fetch_380         ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; -0.500       ; -0.015     ; 2.394      ;
; 2.911 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rp|flipflopD:\portLoop:4:dffe|Q  ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.Fetch_380         ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; -0.500       ; -0.014     ; 2.397      ;
; 2.926 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rp|flipflopD:\portLoop:9:dffe|Q  ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.JumpIfZeroJmp_316 ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; -0.500       ; -0.014     ; 2.412      ;
; 2.949 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rp|flipflopD:\portLoop:9:dffe|Q  ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.Fetch_380         ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; -0.500       ; -0.015     ; 2.434      ;
; 2.985 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rp|flipflopD:\portLoop:15:dffe|Q ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.JumpIfZeroJmp_316 ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; -0.500       ; -0.014     ; 2.471      ;
; 2.991 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rp|flipflopD:\portLoop:0:dffe|Q  ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.JumpIfZeroJmp_316 ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; -0.500       ; -0.014     ; 2.477      ;
; 3.008 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rp|flipflopD:\portLoop:15:dffe|Q ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.Fetch_380         ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; -0.500       ; -0.015     ; 2.493      ;
; 3.014 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rp|flipflopD:\portLoop:0:dffe|Q  ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.Fetch_380         ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; -0.500       ; -0.015     ; 2.499      ;
; 3.024 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rp|flipflopD:\portLoop:12:dffe|Q ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.JumpIfZeroJmp_316 ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; -0.500       ; -0.014     ; 2.510      ;
; 3.031 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rp|flipflopD:\portLoop:8:dffe|Q  ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.JumpIfZeroJmp_316 ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; -0.500       ; -0.014     ; 2.517      ;
; 3.047 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rp|flipflopD:\portLoop:12:dffe|Q ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.Fetch_380         ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; -0.500       ; -0.015     ; 2.532      ;
; 3.054 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rp|flipflopD:\portLoop:8:dffe|Q  ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.Fetch_380         ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; -0.500       ; -0.015     ; 2.539      ;
; 3.063 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rp|flipflopD:\portLoop:7:dffe|Q  ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.JumpIfZeroJmp_316 ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; -0.500       ; -0.013     ; 2.550      ;
; 3.086 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rp|flipflopD:\portLoop:7:dffe|Q  ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.Fetch_380         ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; -0.500       ; -0.014     ; 2.572      ;
; 3.097 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rp|flipflopD:\portLoop:6:dffe|Q  ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.JumpIfZeroJmp_316 ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; -0.500       ; -0.013     ; 2.584      ;
; 3.120 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rp|flipflopD:\portLoop:6:dffe|Q  ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.Fetch_380         ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; -0.500       ; -0.014     ; 2.606      ;
; 3.154 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rp|flipflopD:\portLoop:3:dffe|Q  ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.JumpIfZeroJmp_316 ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; -0.500       ; -0.014     ; 2.640      ;
; 3.177 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rp|flipflopD:\portLoop:3:dffe|Q  ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.Fetch_380         ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; -0.500       ; -0.015     ; 2.662      ;
; 3.193 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rp|flipflopD:\portLoop:10:dffe|Q ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.JumpIfZeroJmp_316 ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; -0.500       ; -0.014     ; 2.679      ;
; 3.216 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rp|flipflopD:\portLoop:10:dffe|Q ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.Fetch_380         ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; -0.500       ; -0.015     ; 2.701      ;
; 3.396 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rp|flipflopD:\portLoop:1:dffe|Q  ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.JumpIfZeroJmp_316 ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; -0.500       ; -0.014     ; 2.882      ;
; 3.419 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rp|flipflopD:\portLoop:1:dffe|Q  ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.Fetch_380         ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; -0.500       ; -0.015     ; 2.904      ;
; 3.419 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rp|flipflopD:\portLoop:11:dffe|Q ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.JumpIfZeroJmp_316 ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; -0.500       ; -0.014     ; 2.905      ;
; 3.442 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rp|flipflopD:\portLoop:11:dffe|Q ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.Fetch_380         ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; -0.500       ; -0.015     ; 2.927      ;
+-------+------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+--------------+---------------------------------------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                                                                                            ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                          ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------+
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a0~portb_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a0~portb_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a15~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a15~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a8~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a8~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a9~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a9~porta_memory_reg0  ;
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk   ; Rise       ; clk                                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Add                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Add                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Decode               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Decode               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Fetch                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Fetch                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Init                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Init                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.JumpIfZero           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.JumpIfZero           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.JumpIfZeroJmp        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.JumpIfZeroJmp        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Load                 ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi'                                                                                                                                       ;
+-------+--------------+----------------+------------------+---------------------------------------------------------------------------------+------------+-----------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                                           ; Clock Edge ; Target                                                                                        ;
+-------+--------------+----------------+------------------+---------------------------------------------------------------------------------+------------+-----------------------------------------------------------------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; Rise       ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.Add_348           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; Rise       ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.Add_348           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; Rise       ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.Decode_372        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; Rise       ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.Decode_372        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; Rise       ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.Fetch_380         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; Rise       ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.Fetch_380         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; Rise       ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.JumpIfZeroJmp_316 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; Rise       ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.JumpIfZeroJmp_316 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; Rise       ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.JumpIfZero_324    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; Rise       ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.JumpIfZero_324    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; Rise       ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.LoadConst_340     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; Rise       ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.LoadConst_340     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; Rise       ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.Load_364          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; Rise       ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.Load_364          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; Rise       ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.Stoi_308          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; Rise       ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.Stoi_308          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; Rise       ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.Store_356         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; Rise       ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.Store_356         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; Rise       ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.Subtract_332      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; Rise       ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.Subtract_332      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; Rise       ; DatapathnControlUnit|ControlU|Control|nextState.Add_348|datac                                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; Rise       ; DatapathnControlUnit|ControlU|Control|nextState.Add_348|datac                                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; Rise       ; DatapathnControlUnit|ControlU|Control|nextState.Decode_372|datad                              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; Rise       ; DatapathnControlUnit|ControlU|Control|nextState.Decode_372|datad                              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; Rise       ; DatapathnControlUnit|ControlU|Control|nextState.Fetch_380|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; Rise       ; DatapathnControlUnit|ControlU|Control|nextState.Fetch_380|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; Rise       ; DatapathnControlUnit|ControlU|Control|nextState.JumpIfZeroJmp_316|datac                       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; Rise       ; DatapathnControlUnit|ControlU|Control|nextState.JumpIfZeroJmp_316|datac                       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; Rise       ; DatapathnControlUnit|ControlU|Control|nextState.JumpIfZero_324|datad                          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; Rise       ; DatapathnControlUnit|ControlU|Control|nextState.JumpIfZero_324|datad                          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; Rise       ; DatapathnControlUnit|ControlU|Control|nextState.LoadConst_340|datad                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; Rise       ; DatapathnControlUnit|ControlU|Control|nextState.LoadConst_340|datad                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; Rise       ; DatapathnControlUnit|ControlU|Control|nextState.Load_364|datab                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; Rise       ; DatapathnControlUnit|ControlU|Control|nextState.Load_364|datab                                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; Rise       ; DatapathnControlUnit|ControlU|Control|nextState.Stoi_308|datad                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; Rise       ; DatapathnControlUnit|ControlU|Control|nextState.Stoi_308|datad                                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; Rise       ; DatapathnControlUnit|ControlU|Control|nextState.Store_356|datad                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; Rise       ; DatapathnControlUnit|ControlU|Control|nextState.Store_356|datad                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; Rise       ; DatapathnControlUnit|ControlU|Control|nextState.Subtract_332|datad                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; Rise       ; DatapathnControlUnit|ControlU|Control|nextState.Subtract_332|datad                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; Rise       ; DatapathnControlUnit|ControlU|Control|stateReg.Stoi|regout                                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; Rise       ; DatapathnControlUnit|ControlU|Control|stateReg.Stoi|regout                                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; Rise       ; DatapathnControlUnit|ControlU|Control|stateReg.Stoi~clkctrl|inclk[0]                          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; Rise       ; DatapathnControlUnit|ControlU|Control|stateReg.Stoi~clkctrl|inclk[0]                          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; Rise       ; DatapathnControlUnit|ControlU|Control|stateReg.Stoi~clkctrl|outclk                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; Rise       ; DatapathnControlUnit|ControlU|Control|stateReg.Stoi~clkctrl|outclk                            ;
+-------+--------------+----------------+------------------+---------------------------------------------------------------------------------+------------+-----------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; I_addr[*]        ; clk        ; 6.835 ; 6.835 ; Rise       ; clk             ;
;  I_addr[0]       ; clk        ; 6.569 ; 6.569 ; Rise       ; clk             ;
;  I_addr[1]       ; clk        ; 6.363 ; 6.363 ; Rise       ; clk             ;
;  I_addr[2]       ; clk        ; 6.367 ; 6.367 ; Rise       ; clk             ;
;  I_addr[3]       ; clk        ; 6.595 ; 6.595 ; Rise       ; clk             ;
;  I_addr[4]       ; clk        ; 6.795 ; 6.795 ; Rise       ; clk             ;
;  I_addr[5]       ; clk        ; 6.564 ; 6.564 ; Rise       ; clk             ;
;  I_addr[6]       ; clk        ; 6.570 ; 6.570 ; Rise       ; clk             ;
;  I_addr[7]       ; clk        ; 6.384 ; 6.384 ; Rise       ; clk             ;
;  I_addr[8]       ; clk        ; 6.804 ; 6.804 ; Rise       ; clk             ;
;  I_addr[9]       ; clk        ; 6.355 ; 6.355 ; Rise       ; clk             ;
;  I_addr[10]      ; clk        ; 6.362 ; 6.362 ; Rise       ; clk             ;
;  I_addr[11]      ; clk        ; 6.571 ; 6.571 ; Rise       ; clk             ;
;  I_addr[12]      ; clk        ; 6.815 ; 6.815 ; Rise       ; clk             ;
;  I_addr[13]      ; clk        ; 6.569 ; 6.569 ; Rise       ; clk             ;
;  I_addr[14]      ; clk        ; 6.790 ; 6.790 ; Rise       ; clk             ;
;  I_addr[15]      ; clk        ; 6.835 ; 6.835 ; Rise       ; clk             ;
; I_rd             ; clk        ; 6.903 ; 6.903 ; Rise       ; clk             ;
; ex_RF_W_addr[*]  ; clk        ; 9.226 ; 9.226 ; Rise       ; clk             ;
;  ex_RF_W_addr[0] ; clk        ; 9.226 ; 9.226 ; Rise       ; clk             ;
; I_data[*]        ; clk        ; 7.384 ; 7.384 ; Fall       ; clk             ;
;  I_data[0]       ; clk        ; 6.586 ; 6.586 ; Fall       ; clk             ;
;  I_data[1]       ; clk        ; 7.384 ; 7.384 ; Fall       ; clk             ;
;  I_data[4]       ; clk        ; 6.995 ; 6.995 ; Fall       ; clk             ;
;  I_data[8]       ; clk        ; 7.384 ; 7.384 ; Fall       ; clk             ;
;  I_data[12]      ; clk        ; 7.180 ; 7.180 ; Fall       ; clk             ;
;  I_data[13]      ; clk        ; 6.578 ; 6.578 ; Fall       ; clk             ;
;  I_data[14]      ; clk        ; 7.013 ; 7.013 ; Fall       ; clk             ;
; exampleOut[*]    ; clk        ; 7.470 ; 7.470 ; Fall       ; clk             ;
;  exampleOut[0]   ; clk        ; 6.886 ; 6.886 ; Fall       ; clk             ;
;  exampleOut[1]   ; clk        ; 6.934 ; 6.934 ; Fall       ; clk             ;
;  exampleOut[2]   ; clk        ; 6.645 ; 6.645 ; Fall       ; clk             ;
;  exampleOut[3]   ; clk        ; 6.677 ; 6.677 ; Fall       ; clk             ;
;  exampleOut[4]   ; clk        ; 7.470 ; 7.470 ; Fall       ; clk             ;
;  exampleOut[5]   ; clk        ; 6.702 ; 6.702 ; Fall       ; clk             ;
;  exampleOut[6]   ; clk        ; 6.416 ; 6.416 ; Fall       ; clk             ;
;  exampleOut[7]   ; clk        ; 6.409 ; 6.409 ; Fall       ; clk             ;
;  exampleOut[8]   ; clk        ; 6.435 ; 6.435 ; Fall       ; clk             ;
;  exampleOut[9]   ; clk        ; 6.465 ; 6.465 ; Fall       ; clk             ;
;  exampleOut[10]  ; clk        ; 6.989 ; 6.989 ; Fall       ; clk             ;
;  exampleOut[11]  ; clk        ; 6.507 ; 6.507 ; Fall       ; clk             ;
;  exampleOut[12]  ; clk        ; 7.176 ; 7.176 ; Fall       ; clk             ;
;  exampleOut[13]  ; clk        ; 6.793 ; 6.793 ; Fall       ; clk             ;
;  exampleOut[14]  ; clk        ; 6.988 ; 6.988 ; Fall       ; clk             ;
;  exampleOut[15]  ; clk        ; 6.929 ; 6.929 ; Fall       ; clk             ;
+------------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; I_addr[*]        ; clk        ; 6.355 ; 6.355 ; Rise       ; clk             ;
;  I_addr[0]       ; clk        ; 6.569 ; 6.569 ; Rise       ; clk             ;
;  I_addr[1]       ; clk        ; 6.363 ; 6.363 ; Rise       ; clk             ;
;  I_addr[2]       ; clk        ; 6.367 ; 6.367 ; Rise       ; clk             ;
;  I_addr[3]       ; clk        ; 6.595 ; 6.595 ; Rise       ; clk             ;
;  I_addr[4]       ; clk        ; 6.795 ; 6.795 ; Rise       ; clk             ;
;  I_addr[5]       ; clk        ; 6.564 ; 6.564 ; Rise       ; clk             ;
;  I_addr[6]       ; clk        ; 6.570 ; 6.570 ; Rise       ; clk             ;
;  I_addr[7]       ; clk        ; 6.384 ; 6.384 ; Rise       ; clk             ;
;  I_addr[8]       ; clk        ; 6.804 ; 6.804 ; Rise       ; clk             ;
;  I_addr[9]       ; clk        ; 6.355 ; 6.355 ; Rise       ; clk             ;
;  I_addr[10]      ; clk        ; 6.362 ; 6.362 ; Rise       ; clk             ;
;  I_addr[11]      ; clk        ; 6.571 ; 6.571 ; Rise       ; clk             ;
;  I_addr[12]      ; clk        ; 6.815 ; 6.815 ; Rise       ; clk             ;
;  I_addr[13]      ; clk        ; 6.569 ; 6.569 ; Rise       ; clk             ;
;  I_addr[14]      ; clk        ; 6.790 ; 6.790 ; Rise       ; clk             ;
;  I_addr[15]      ; clk        ; 6.835 ; 6.835 ; Rise       ; clk             ;
; I_rd             ; clk        ; 6.903 ; 6.903 ; Rise       ; clk             ;
; ex_RF_W_addr[*]  ; clk        ; 7.319 ; 7.319 ; Rise       ; clk             ;
;  ex_RF_W_addr[0] ; clk        ; 7.319 ; 7.319 ; Rise       ; clk             ;
; I_data[*]        ; clk        ; 6.578 ; 6.578 ; Fall       ; clk             ;
;  I_data[0]       ; clk        ; 6.586 ; 6.586 ; Fall       ; clk             ;
;  I_data[1]       ; clk        ; 7.384 ; 7.384 ; Fall       ; clk             ;
;  I_data[4]       ; clk        ; 6.995 ; 6.995 ; Fall       ; clk             ;
;  I_data[8]       ; clk        ; 7.384 ; 7.384 ; Fall       ; clk             ;
;  I_data[12]      ; clk        ; 7.180 ; 7.180 ; Fall       ; clk             ;
;  I_data[13]      ; clk        ; 6.578 ; 6.578 ; Fall       ; clk             ;
;  I_data[14]      ; clk        ; 7.013 ; 7.013 ; Fall       ; clk             ;
; exampleOut[*]    ; clk        ; 6.409 ; 6.409 ; Fall       ; clk             ;
;  exampleOut[0]   ; clk        ; 6.886 ; 6.886 ; Fall       ; clk             ;
;  exampleOut[1]   ; clk        ; 6.934 ; 6.934 ; Fall       ; clk             ;
;  exampleOut[2]   ; clk        ; 6.645 ; 6.645 ; Fall       ; clk             ;
;  exampleOut[3]   ; clk        ; 6.677 ; 6.677 ; Fall       ; clk             ;
;  exampleOut[4]   ; clk        ; 7.470 ; 7.470 ; Fall       ; clk             ;
;  exampleOut[5]   ; clk        ; 6.702 ; 6.702 ; Fall       ; clk             ;
;  exampleOut[6]   ; clk        ; 6.416 ; 6.416 ; Fall       ; clk             ;
;  exampleOut[7]   ; clk        ; 6.409 ; 6.409 ; Fall       ; clk             ;
;  exampleOut[8]   ; clk        ; 6.435 ; 6.435 ; Fall       ; clk             ;
;  exampleOut[9]   ; clk        ; 6.465 ; 6.465 ; Fall       ; clk             ;
;  exampleOut[10]  ; clk        ; 6.989 ; 6.989 ; Fall       ; clk             ;
;  exampleOut[11]  ; clk        ; 6.507 ; 6.507 ; Fall       ; clk             ;
;  exampleOut[12]  ; clk        ; 7.176 ; 7.176 ; Fall       ; clk             ;
;  exampleOut[13]  ; clk        ; 6.793 ; 6.793 ; Fall       ; clk             ;
;  exampleOut[14]  ; clk        ; 6.988 ; 6.988 ; Fall       ; clk             ;
;  exampleOut[15]  ; clk        ; 6.929 ; 6.929 ; Fall       ; clk             ;
+------------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------------------------------------+
; Fast Model Setup Summary                                                                                 ;
+---------------------------------------------------------------------------------+--------+---------------+
; Clock                                                                           ; Slack  ; End Point TNS ;
+---------------------------------------------------------------------------------+--------+---------------+
; clk                                                                             ; -3.180 ; -169.528      ;
; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; -1.450 ; -5.673        ;
+---------------------------------------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------+
; Fast Model Hold Summary                                                                                  ;
+---------------------------------------------------------------------------------+--------+---------------+
; Clock                                                                           ; Slack  ; End Point TNS ;
+---------------------------------------------------------------------------------+--------+---------------+
; clk                                                                             ; -1.134 ; -48.902       ;
; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; 0.643  ; 0.000         ;
+---------------------------------------------------------------------------------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                                                                   ;
+---------------------------------------------------------------------------------+--------+---------------+
; Clock                                                                           ; Slack  ; End Point TNS ;
+---------------------------------------------------------------------------------+--------+---------------+
; clk                                                                             ; -1.627 ; -242.302      ;
; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; 0.500  ; 0.000         ;
+---------------------------------------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                                                                                                                                                                                     ;
+--------+-------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                       ; To Node                                                                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.180 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Subtract             ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:\rfLoop:0:regf|flipflopD:\portLoop:14:dffe|Q ; clk          ; clk         ; 0.500        ; -0.003     ; 3.709      ;
; -3.173 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Subtract             ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:\rfLoop:0:regf|flipflopD:\portLoop:15:dffe|Q ; clk          ; clk         ; 0.500        ; -0.003     ; 3.702      ;
; -3.055 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Subtract             ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:\rfLoop:1:regf|flipflopD:\portLoop:13:dffe|Q ; clk          ; clk         ; 0.500        ; -0.003     ; 3.584      ;
; -3.017 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Subtract             ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:\rfLoop:1:regf|flipflopD:\portLoop:14:dffe|Q ; clk          ; clk         ; 0.500        ; -0.003     ; 3.546      ;
; -3.011 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Subtract             ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:\rfLoop:1:regf|flipflopD:\portLoop:15:dffe|Q ; clk          ; clk         ; 0.500        ; -0.003     ; 3.540      ;
; -2.891 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Subtract             ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:\rfLoop:0:regf|flipflopD:\portLoop:13:dffe|Q ; clk          ; clk         ; 0.500        ; -0.003     ; 3.420      ;
; -2.850 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rp|flipflopD:\portLoop:0:dffe|Q   ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:\rfLoop:0:regf|flipflopD:\portLoop:14:dffe|Q ; clk          ; clk         ; 1.000        ; -0.003     ; 3.879      ;
; -2.843 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rp|flipflopD:\portLoop:0:dffe|Q   ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:\rfLoop:0:regf|flipflopD:\portLoop:15:dffe|Q ; clk          ; clk         ; 1.000        ; -0.003     ; 3.872      ;
; -2.825 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Subtract             ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:\rfLoop:1:regf|flipflopD:\portLoop:12:dffe|Q ; clk          ; clk         ; 0.500        ; -0.003     ; 3.354      ;
; -2.763 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rq|flipflopD:\portLoop:0:dffe|Q   ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:\rfLoop:0:regf|flipflopD:\portLoop:14:dffe|Q ; clk          ; clk         ; 1.000        ; -0.003     ; 3.792      ;
; -2.756 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rq|flipflopD:\portLoop:0:dffe|Q   ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:\rfLoop:0:regf|flipflopD:\portLoop:15:dffe|Q ; clk          ; clk         ; 1.000        ; -0.003     ; 3.785      ;
; -2.745 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rq|flipflopD:\portLoop:1:dffe|Q   ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:\rfLoop:0:regf|flipflopD:\portLoop:14:dffe|Q ; clk          ; clk         ; 1.000        ; -0.003     ; 3.774      ;
; -2.741 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Subtract             ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:\rfLoop:1:regf|flipflopD:\portLoop:11:dffe|Q ; clk          ; clk         ; 0.500        ; -0.004     ; 3.269      ;
; -2.738 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rq|flipflopD:\portLoop:1:dffe|Q   ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:\rfLoop:0:regf|flipflopD:\portLoop:15:dffe|Q ; clk          ; clk         ; 1.000        ; -0.003     ; 3.767      ;
; -2.725 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rp|flipflopD:\portLoop:0:dffe|Q   ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:\rfLoop:1:regf|flipflopD:\portLoop:13:dffe|Q ; clk          ; clk         ; 1.000        ; -0.003     ; 3.754      ;
; -2.687 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rp|flipflopD:\portLoop:0:dffe|Q   ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:\rfLoop:1:regf|flipflopD:\portLoop:14:dffe|Q ; clk          ; clk         ; 1.000        ; -0.003     ; 3.716      ;
; -2.681 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rp|flipflopD:\portLoop:0:dffe|Q   ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:\rfLoop:1:regf|flipflopD:\portLoop:15:dffe|Q ; clk          ; clk         ; 1.000        ; -0.003     ; 3.710      ;
; -2.672 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Subtract             ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:\rfLoop:1:regf|flipflopD:\portLoop:10:dffe|Q ; clk          ; clk         ; 0.500        ; -0.004     ; 3.200      ;
; -2.662 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Subtract             ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:\rfLoop:0:regf|flipflopD:\portLoop:12:dffe|Q ; clk          ; clk         ; 0.500        ; -0.003     ; 3.191      ;
; -2.638 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rq|flipflopD:\portLoop:0:dffe|Q   ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:\rfLoop:1:regf|flipflopD:\portLoop:13:dffe|Q ; clk          ; clk         ; 1.000        ; -0.003     ; 3.667      ;
; -2.630 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rp|flipflopD:\portLoop:1:dffe|Q   ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:\rfLoop:0:regf|flipflopD:\portLoop:14:dffe|Q ; clk          ; clk         ; 1.000        ; -0.003     ; 3.659      ;
; -2.623 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rp|flipflopD:\portLoop:1:dffe|Q   ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:\rfLoop:0:regf|flipflopD:\portLoop:15:dffe|Q ; clk          ; clk         ; 1.000        ; -0.003     ; 3.652      ;
; -2.620 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rq|flipflopD:\portLoop:1:dffe|Q   ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:\rfLoop:1:regf|flipflopD:\portLoop:13:dffe|Q ; clk          ; clk         ; 1.000        ; -0.003     ; 3.649      ;
; -2.602 ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a0~portb_address_reg0 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:\rfLoop:0:regf|flipflopD:\portLoop:0:dffe|Q  ; clk          ; clk         ; 0.500        ; -0.065     ; 3.069      ;
; -2.602 ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a0~portb_address_reg1 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:\rfLoop:0:regf|flipflopD:\portLoop:0:dffe|Q  ; clk          ; clk         ; 0.500        ; -0.065     ; 3.069      ;
; -2.602 ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a0~portb_address_reg2 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:\rfLoop:0:regf|flipflopD:\portLoop:0:dffe|Q  ; clk          ; clk         ; 0.500        ; -0.065     ; 3.069      ;
; -2.602 ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a0~portb_address_reg3 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:\rfLoop:0:regf|flipflopD:\portLoop:0:dffe|Q  ; clk          ; clk         ; 0.500        ; -0.065     ; 3.069      ;
; -2.602 ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a0~portb_address_reg4 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:\rfLoop:0:regf|flipflopD:\portLoop:0:dffe|Q  ; clk          ; clk         ; 0.500        ; -0.065     ; 3.069      ;
; -2.600 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rq|flipflopD:\portLoop:0:dffe|Q   ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:\rfLoop:1:regf|flipflopD:\portLoop:14:dffe|Q ; clk          ; clk         ; 1.000        ; -0.003     ; 3.629      ;
; -2.594 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rq|flipflopD:\portLoop:0:dffe|Q   ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:\rfLoop:1:regf|flipflopD:\portLoop:15:dffe|Q ; clk          ; clk         ; 1.000        ; -0.003     ; 3.623      ;
; -2.582 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rq|flipflopD:\portLoop:1:dffe|Q   ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:\rfLoop:1:regf|flipflopD:\portLoop:14:dffe|Q ; clk          ; clk         ; 1.000        ; -0.003     ; 3.611      ;
; -2.578 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Subtract             ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:\rfLoop:0:regf|flipflopD:\portLoop:11:dffe|Q ; clk          ; clk         ; 0.500        ; -0.004     ; 3.106      ;
; -2.576 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rq|flipflopD:\portLoop:1:dffe|Q   ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:\rfLoop:1:regf|flipflopD:\portLoop:15:dffe|Q ; clk          ; clk         ; 1.000        ; -0.003     ; 3.605      ;
; -2.561 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rp|flipflopD:\portLoop:0:dffe|Q   ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:\rfLoop:0:regf|flipflopD:\portLoop:13:dffe|Q ; clk          ; clk         ; 1.000        ; -0.003     ; 3.590      ;
; -2.560 ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a0~portb_address_reg0 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:\rfLoop:1:regf|flipflopD:\portLoop:1:dffe|Q  ; clk          ; clk         ; 0.500        ; -0.065     ; 3.027      ;
; -2.560 ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a0~portb_address_reg0 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:\rfLoop:0:regf|flipflopD:\portLoop:15:dffe|Q ; clk          ; clk         ; 0.500        ; -0.068     ; 3.024      ;
; -2.560 ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a0~portb_address_reg1 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:\rfLoop:1:regf|flipflopD:\portLoop:1:dffe|Q  ; clk          ; clk         ; 0.500        ; -0.065     ; 3.027      ;
; -2.560 ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a0~portb_address_reg2 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:\rfLoop:1:regf|flipflopD:\portLoop:1:dffe|Q  ; clk          ; clk         ; 0.500        ; -0.065     ; 3.027      ;
; -2.560 ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a0~portb_address_reg3 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:\rfLoop:1:regf|flipflopD:\portLoop:1:dffe|Q  ; clk          ; clk         ; 0.500        ; -0.065     ; 3.027      ;
; -2.560 ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a0~portb_address_reg4 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:\rfLoop:1:regf|flipflopD:\portLoop:1:dffe|Q  ; clk          ; clk         ; 0.500        ; -0.065     ; 3.027      ;
; -2.560 ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a0~portb_address_reg1 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:\rfLoop:0:regf|flipflopD:\portLoop:15:dffe|Q ; clk          ; clk         ; 0.500        ; -0.068     ; 3.024      ;
; -2.560 ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a0~portb_address_reg2 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:\rfLoop:0:regf|flipflopD:\portLoop:15:dffe|Q ; clk          ; clk         ; 0.500        ; -0.068     ; 3.024      ;
; -2.560 ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a0~portb_address_reg3 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:\rfLoop:0:regf|flipflopD:\portLoop:15:dffe|Q ; clk          ; clk         ; 0.500        ; -0.068     ; 3.024      ;
; -2.560 ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a0~portb_address_reg4 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:\rfLoop:0:regf|flipflopD:\portLoop:15:dffe|Q ; clk          ; clk         ; 0.500        ; -0.068     ; 3.024      ;
; -2.519 ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a0~portb_address_reg0 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:\rfLoop:1:regf|flipflopD:\portLoop:10:dffe|Q ; clk          ; clk         ; 0.500        ; -0.069     ; 2.982      ;
; -2.519 ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a0~portb_address_reg1 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:\rfLoop:1:regf|flipflopD:\portLoop:10:dffe|Q ; clk          ; clk         ; 0.500        ; -0.069     ; 2.982      ;
; -2.519 ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a0~portb_address_reg2 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:\rfLoop:1:regf|flipflopD:\portLoop:10:dffe|Q ; clk          ; clk         ; 0.500        ; -0.069     ; 2.982      ;
; -2.519 ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a0~portb_address_reg3 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:\rfLoop:1:regf|flipflopD:\portLoop:10:dffe|Q ; clk          ; clk         ; 0.500        ; -0.069     ; 2.982      ;
; -2.519 ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a0~portb_address_reg4 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:\rfLoop:1:regf|flipflopD:\portLoop:10:dffe|Q ; clk          ; clk         ; 0.500        ; -0.069     ; 2.982      ;
; -2.512 ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a0~portb_address_reg0 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:\rfLoop:0:regf|flipflopD:\portLoop:4:dffe|Q  ; clk          ; clk         ; 0.500        ; -0.068     ; 2.976      ;
; -2.512 ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a0~portb_address_reg1 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:\rfLoop:0:regf|flipflopD:\portLoop:4:dffe|Q  ; clk          ; clk         ; 0.500        ; -0.068     ; 2.976      ;
; -2.512 ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a0~portb_address_reg2 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:\rfLoop:0:regf|flipflopD:\portLoop:4:dffe|Q  ; clk          ; clk         ; 0.500        ; -0.068     ; 2.976      ;
; -2.512 ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a0~portb_address_reg3 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:\rfLoop:0:regf|flipflopD:\portLoop:4:dffe|Q  ; clk          ; clk         ; 0.500        ; -0.068     ; 2.976      ;
; -2.512 ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a0~portb_address_reg4 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:\rfLoop:0:regf|flipflopD:\portLoop:4:dffe|Q  ; clk          ; clk         ; 0.500        ; -0.068     ; 2.976      ;
; -2.510 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Subtract             ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:\rfLoop:0:regf|flipflopD:\portLoop:10:dffe|Q ; clk          ; clk         ; 0.500        ; -0.004     ; 3.038      ;
; -2.505 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rp|flipflopD:\portLoop:1:dffe|Q   ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:\rfLoop:1:regf|flipflopD:\portLoop:13:dffe|Q ; clk          ; clk         ; 1.000        ; -0.003     ; 3.534      ;
; -2.498 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Subtract             ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:\rfLoop:0:regf|flipflopD:\portLoop:9:dffe|Q  ; clk          ; clk         ; 0.500        ; -0.004     ; 3.026      ;
; -2.495 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rp|flipflopD:\portLoop:0:dffe|Q   ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:\rfLoop:1:regf|flipflopD:\portLoop:12:dffe|Q ; clk          ; clk         ; 1.000        ; -0.003     ; 3.524      ;
; -2.485 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rp|flipflopD:\portLoop:2:dffe|Q   ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:\rfLoop:0:regf|flipflopD:\portLoop:14:dffe|Q ; clk          ; clk         ; 1.000        ; -0.003     ; 3.514      ;
; -2.478 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rp|flipflopD:\portLoop:2:dffe|Q   ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:\rfLoop:0:regf|flipflopD:\portLoop:15:dffe|Q ; clk          ; clk         ; 1.000        ; -0.003     ; 3.507      ;
; -2.477 ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a0~portb_address_reg0 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:\rfLoop:1:regf|flipflopD:\portLoop:8:dffe|Q  ; clk          ; clk         ; 0.500        ; -0.068     ; 2.941      ;
; -2.477 ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a0~portb_address_reg1 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:\rfLoop:1:regf|flipflopD:\portLoop:8:dffe|Q  ; clk          ; clk         ; 0.500        ; -0.068     ; 2.941      ;
; -2.477 ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a0~portb_address_reg2 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:\rfLoop:1:regf|flipflopD:\portLoop:8:dffe|Q  ; clk          ; clk         ; 0.500        ; -0.068     ; 2.941      ;
; -2.477 ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a0~portb_address_reg3 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:\rfLoop:1:regf|flipflopD:\portLoop:8:dffe|Q  ; clk          ; clk         ; 0.500        ; -0.068     ; 2.941      ;
; -2.477 ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a0~portb_address_reg4 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:\rfLoop:1:regf|flipflopD:\portLoop:8:dffe|Q  ; clk          ; clk         ; 0.500        ; -0.068     ; 2.941      ;
; -2.474 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rq|flipflopD:\portLoop:0:dffe|Q   ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:\rfLoop:0:regf|flipflopD:\portLoop:13:dffe|Q ; clk          ; clk         ; 1.000        ; -0.003     ; 3.503      ;
; -2.467 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rp|flipflopD:\portLoop:1:dffe|Q   ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:\rfLoop:1:regf|flipflopD:\portLoop:14:dffe|Q ; clk          ; clk         ; 1.000        ; -0.003     ; 3.496      ;
; -2.461 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rp|flipflopD:\portLoop:1:dffe|Q   ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:\rfLoop:1:regf|flipflopD:\portLoop:15:dffe|Q ; clk          ; clk         ; 1.000        ; -0.003     ; 3.490      ;
; -2.456 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rq|flipflopD:\portLoop:1:dffe|Q   ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:\rfLoop:0:regf|flipflopD:\portLoop:13:dffe|Q ; clk          ; clk         ; 1.000        ; -0.003     ; 3.485      ;
; -2.411 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rp|flipflopD:\portLoop:0:dffe|Q   ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:\rfLoop:1:regf|flipflopD:\portLoop:11:dffe|Q ; clk          ; clk         ; 1.000        ; -0.004     ; 3.439      ;
; -2.408 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rq|flipflopD:\portLoop:0:dffe|Q   ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:\rfLoop:1:regf|flipflopD:\portLoop:12:dffe|Q ; clk          ; clk         ; 1.000        ; -0.003     ; 3.437      ;
; -2.398 ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a0~portb_address_reg0 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:\rfLoop:1:regf|flipflopD:\portLoop:15:dffe|Q ; clk          ; clk         ; 0.500        ; -0.068     ; 2.862      ;
; -2.398 ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a0~portb_address_reg1 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:\rfLoop:1:regf|flipflopD:\portLoop:15:dffe|Q ; clk          ; clk         ; 0.500        ; -0.068     ; 2.862      ;
; -2.398 ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a0~portb_address_reg2 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:\rfLoop:1:regf|flipflopD:\portLoop:15:dffe|Q ; clk          ; clk         ; 0.500        ; -0.068     ; 2.862      ;
; -2.398 ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a0~portb_address_reg3 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:\rfLoop:1:regf|flipflopD:\portLoop:15:dffe|Q ; clk          ; clk         ; 0.500        ; -0.068     ; 2.862      ;
; -2.398 ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a0~portb_address_reg4 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:\rfLoop:1:regf|flipflopD:\portLoop:15:dffe|Q ; clk          ; clk         ; 0.500        ; -0.068     ; 2.862      ;
; -2.390 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rq|flipflopD:\portLoop:1:dffe|Q   ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:\rfLoop:1:regf|flipflopD:\portLoop:12:dffe|Q ; clk          ; clk         ; 1.000        ; -0.003     ; 3.419      ;
; -2.388 ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a0~portb_address_reg0 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:\rfLoop:0:regf|flipflopD:\portLoop:6:dffe|Q  ; clk          ; clk         ; 0.500        ; -0.069     ; 2.851      ;
; -2.388 ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a0~portb_address_reg0 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:\rfLoop:0:regf|flipflopD:\portLoop:1:dffe|Q  ; clk          ; clk         ; 0.500        ; -0.065     ; 2.855      ;
; -2.388 ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a0~portb_address_reg1 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:\rfLoop:0:regf|flipflopD:\portLoop:6:dffe|Q  ; clk          ; clk         ; 0.500        ; -0.069     ; 2.851      ;
; -2.388 ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a0~portb_address_reg2 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:\rfLoop:0:regf|flipflopD:\portLoop:6:dffe|Q  ; clk          ; clk         ; 0.500        ; -0.069     ; 2.851      ;
; -2.388 ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a0~portb_address_reg3 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:\rfLoop:0:regf|flipflopD:\portLoop:6:dffe|Q  ; clk          ; clk         ; 0.500        ; -0.069     ; 2.851      ;
; -2.388 ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a0~portb_address_reg4 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:\rfLoop:0:regf|flipflopD:\portLoop:6:dffe|Q  ; clk          ; clk         ; 0.500        ; -0.069     ; 2.851      ;
; -2.388 ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a0~portb_address_reg1 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:\rfLoop:0:regf|flipflopD:\portLoop:1:dffe|Q  ; clk          ; clk         ; 0.500        ; -0.065     ; 2.855      ;
; -2.388 ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a0~portb_address_reg2 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:\rfLoop:0:regf|flipflopD:\portLoop:1:dffe|Q  ; clk          ; clk         ; 0.500        ; -0.065     ; 2.855      ;
; -2.388 ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a0~portb_address_reg3 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:\rfLoop:0:regf|flipflopD:\portLoop:1:dffe|Q  ; clk          ; clk         ; 0.500        ; -0.065     ; 2.855      ;
; -2.388 ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a0~portb_address_reg4 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:\rfLoop:0:regf|flipflopD:\portLoop:1:dffe|Q  ; clk          ; clk         ; 0.500        ; -0.065     ; 2.855      ;
; -2.360 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Subtract             ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:\rfLoop:1:regf|flipflopD:\portLoop:8:dffe|Q  ; clk          ; clk         ; 0.500        ; -0.003     ; 2.889      ;
; -2.360 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rp|flipflopD:\portLoop:2:dffe|Q   ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:\rfLoop:1:regf|flipflopD:\portLoop:13:dffe|Q ; clk          ; clk         ; 1.000        ; -0.003     ; 3.389      ;
; -2.357 ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a0~portb_address_reg0 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:\rfLoop:0:regf|flipflopD:\portLoop:10:dffe|Q ; clk          ; clk         ; 0.500        ; -0.069     ; 2.820      ;
; -2.357 ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a0~portb_address_reg1 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:\rfLoop:0:regf|flipflopD:\portLoop:10:dffe|Q ; clk          ; clk         ; 0.500        ; -0.069     ; 2.820      ;
; -2.357 ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a0~portb_address_reg2 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:\rfLoop:0:regf|flipflopD:\portLoop:10:dffe|Q ; clk          ; clk         ; 0.500        ; -0.069     ; 2.820      ;
; -2.357 ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a0~portb_address_reg3 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:\rfLoop:0:regf|flipflopD:\portLoop:10:dffe|Q ; clk          ; clk         ; 0.500        ; -0.069     ; 2.820      ;
; -2.357 ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a0~portb_address_reg4 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:\rfLoop:0:regf|flipflopD:\portLoop:10:dffe|Q ; clk          ; clk         ; 0.500        ; -0.069     ; 2.820      ;
; -2.349 ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a0~portb_address_reg0 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:\rfLoop:0:regf|flipflopD:\portLoop:14:dffe|Q ; clk          ; clk         ; 0.500        ; -0.068     ; 2.813      ;
; -2.349 ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a0~portb_address_reg1 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:\rfLoop:0:regf|flipflopD:\portLoop:14:dffe|Q ; clk          ; clk         ; 0.500        ; -0.068     ; 2.813      ;
; -2.349 ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a0~portb_address_reg2 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:\rfLoop:0:regf|flipflopD:\portLoop:14:dffe|Q ; clk          ; clk         ; 0.500        ; -0.068     ; 2.813      ;
; -2.349 ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a0~portb_address_reg3 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:\rfLoop:0:regf|flipflopD:\portLoop:14:dffe|Q ; clk          ; clk         ; 0.500        ; -0.068     ; 2.813      ;
; -2.349 ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a0~portb_address_reg4 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:\rfLoop:0:regf|flipflopD:\portLoop:14:dffe|Q ; clk          ; clk         ; 0.500        ; -0.068     ; 2.813      ;
; -2.348 ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a0~portb_address_reg0 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:\rfLoop:1:regf|flipflopD:\portLoop:0:dffe|Q  ; clk          ; clk         ; 0.500        ; -0.065     ; 2.815      ;
+--------+-------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi'                                                                                                                                                                                                                                               ;
+--------+------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+--------------+---------------------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                      ; To Node                                                                                       ; Launch Clock ; Latch Clock                                                                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+--------------+---------------------------------------------------------------------------------+--------------+------------+------------+
; -1.450 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rp|flipflopD:\portLoop:11:dffe|Q ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.Fetch_380         ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; 0.500        ; -0.173     ; 1.296      ;
; -1.443 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rp|flipflopD:\portLoop:1:dffe|Q  ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.Fetch_380         ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; 0.500        ; -0.173     ; 1.289      ;
; -1.348 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rp|flipflopD:\portLoop:10:dffe|Q ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.Fetch_380         ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; 0.500        ; -0.173     ; 1.194      ;
; -1.345 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rp|flipflopD:\portLoop:11:dffe|Q ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.JumpIfZeroJmp_316 ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; 0.500        ; -0.172     ; 1.284      ;
; -1.338 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rp|flipflopD:\portLoop:1:dffe|Q  ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.JumpIfZeroJmp_316 ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; 0.500        ; -0.172     ; 1.277      ;
; -1.334 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rp|flipflopD:\portLoop:3:dffe|Q  ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.Fetch_380         ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; 0.500        ; -0.173     ; 1.180      ;
; -1.308 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rp|flipflopD:\portLoop:6:dffe|Q  ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.Fetch_380         ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; 0.500        ; -0.172     ; 1.155      ;
; -1.296 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rp|flipflopD:\portLoop:7:dffe|Q  ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.Fetch_380         ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; 0.500        ; -0.172     ; 1.143      ;
; -1.287 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rp|flipflopD:\portLoop:8:dffe|Q  ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.Fetch_380         ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; 0.500        ; -0.173     ; 1.133      ;
; -1.286 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rp|flipflopD:\portLoop:12:dffe|Q ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.Fetch_380         ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; 0.500        ; -0.173     ; 1.132      ;
; -1.274 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rp|flipflopD:\portLoop:0:dffe|Q  ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.Fetch_380         ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; 0.500        ; -0.173     ; 1.120      ;
; -1.269 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rp|flipflopD:\portLoop:15:dffe|Q ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.Fetch_380         ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; 0.500        ; -0.173     ; 1.115      ;
; -1.243 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rp|flipflopD:\portLoop:10:dffe|Q ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.JumpIfZeroJmp_316 ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; 0.500        ; -0.172     ; 1.182      ;
; -1.234 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rp|flipflopD:\portLoop:9:dffe|Q  ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.Fetch_380         ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; 0.500        ; -0.173     ; 1.080      ;
; -1.229 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rp|flipflopD:\portLoop:3:dffe|Q  ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.JumpIfZeroJmp_316 ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; 0.500        ; -0.172     ; 1.168      ;
; -1.228 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rp|flipflopD:\portLoop:4:dffe|Q  ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.Fetch_380         ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; 0.500        ; -0.172     ; 1.075      ;
; -1.221 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rp|flipflopD:\portLoop:2:dffe|Q  ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.Fetch_380         ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; 0.500        ; -0.173     ; 1.067      ;
; -1.203 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rp|flipflopD:\portLoop:6:dffe|Q  ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.JumpIfZeroJmp_316 ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; 0.500        ; -0.171     ; 1.143      ;
; -1.203 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rp|flipflopD:\portLoop:13:dffe|Q ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.Fetch_380         ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; 0.500        ; -0.173     ; 1.049      ;
; -1.191 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rp|flipflopD:\portLoop:7:dffe|Q  ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.JumpIfZeroJmp_316 ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; 0.500        ; -0.171     ; 1.131      ;
; -1.182 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rp|flipflopD:\portLoop:8:dffe|Q  ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.JumpIfZeroJmp_316 ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; 0.500        ; -0.172     ; 1.121      ;
; -1.181 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rp|flipflopD:\portLoop:12:dffe|Q ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.JumpIfZeroJmp_316 ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; 0.500        ; -0.172     ; 1.120      ;
; -1.178 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rp|flipflopD:\portLoop:5:dffe|Q  ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.Fetch_380         ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; 0.500        ; -0.172     ; 1.025      ;
; -1.169 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rp|flipflopD:\portLoop:0:dffe|Q  ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.JumpIfZeroJmp_316 ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; 0.500        ; -0.172     ; 1.108      ;
; -1.164 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rp|flipflopD:\portLoop:15:dffe|Q ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.JumpIfZeroJmp_316 ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; 0.500        ; -0.172     ; 1.103      ;
; -1.153 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rp|flipflopD:\portLoop:14:dffe|Q ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.Fetch_380         ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; 0.500        ; -0.173     ; 0.999      ;
; -1.129 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rp|flipflopD:\portLoop:9:dffe|Q  ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.JumpIfZeroJmp_316 ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; 0.500        ; -0.172     ; 1.068      ;
; -1.123 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rp|flipflopD:\portLoop:4:dffe|Q  ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.JumpIfZeroJmp_316 ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; 0.500        ; -0.171     ; 1.063      ;
; -1.116 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rp|flipflopD:\portLoop:2:dffe|Q  ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.JumpIfZeroJmp_316 ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; 0.500        ; -0.172     ; 1.055      ;
; -1.098 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rp|flipflopD:\portLoop:13:dffe|Q ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.JumpIfZeroJmp_316 ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; 0.500        ; -0.172     ; 1.037      ;
; -1.073 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rp|flipflopD:\portLoop:5:dffe|Q  ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.JumpIfZeroJmp_316 ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; 0.500        ; -0.171     ; 1.013      ;
; -1.048 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rp|flipflopD:\portLoop:14:dffe|Q ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.JumpIfZeroJmp_316 ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; 0.500        ; -0.172     ; 0.987      ;
; -0.615 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Fetch               ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.Fetch_380         ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; 1.000        ; -0.173     ; 0.961      ;
; -0.574 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Decode              ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.Fetch_380         ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; 1.000        ; -0.173     ; 0.920      ;
; -0.554 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|InstructionReader:IR|IR_reg[13]                 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.Fetch_380         ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; 1.000        ; -0.173     ; 0.900      ;
; -0.513 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|InstructionReader:IR|IR_reg[4]                  ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.Fetch_380         ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; 1.000        ; -0.173     ; 0.859      ;
; -0.492 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.JumpIfZero          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.Fetch_380         ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; 1.000        ; -0.173     ; 0.838      ;
; -0.460 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Decode              ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.JumpIfZero_324    ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; 1.000        ; -0.224     ; 0.805      ;
; -0.448 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|InstructionReader:IR|IR_reg[12]                 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.Stoi_308          ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; 1.000        ; -0.216     ; 0.870      ;
; -0.445 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|InstructionReader:IR|IR_reg[4]                  ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.Stoi_308          ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; 1.000        ; -0.216     ; 0.867      ;
; -0.440 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|InstructionReader:IR|IR_reg[4]                  ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.JumpIfZero_324    ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; 1.000        ; -0.224     ; 0.785      ;
; -0.437 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|InstructionReader:IR|IR_reg[12]                 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.Fetch_380         ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; 1.000        ; -0.173     ; 0.783      ;
; -0.413 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Decode              ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.Load_364          ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; 1.000        ; -0.104     ; 0.757      ;
; -0.409 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Decode              ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.Subtract_332      ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; 1.000        ; -0.223     ; 0.815      ;
; -0.408 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Decode              ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.Stoi_308          ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; 1.000        ; -0.216     ; 0.830      ;
; -0.387 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|InstructionReader:IR|IR_reg[13]                 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.Load_364          ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; 1.000        ; -0.104     ; 0.731      ;
; -0.385 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|InstructionReader:IR|IR_reg[4]                  ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.Subtract_332      ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; 1.000        ; -0.223     ; 0.791      ;
; -0.382 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Decode              ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.Store_356         ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; 1.000        ; -0.216     ; 0.824      ;
; -0.373 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Decode              ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.LoadConst_340     ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; 1.000        ; -0.218     ; 0.798      ;
; -0.367 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|InstructionReader:IR|IR_reg[12]                 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.LoadConst_340     ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; 1.000        ; -0.218     ; 0.792      ;
; -0.354 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|InstructionReader:IR|IR_reg[13]                 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.Store_356         ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; 1.000        ; -0.216     ; 0.796      ;
; -0.320 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|InstructionReader:IR|IR_reg[13]                 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.Stoi_308          ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; 1.000        ; -0.216     ; 0.742      ;
; -0.319 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Decode              ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.Add_348           ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; 1.000        ; -0.183     ; 0.742      ;
; -0.317 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|InstructionReader:IR|IR_reg[12]                 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.JumpIfZero_324    ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; 1.000        ; -0.224     ; 0.662      ;
; -0.315 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|InstructionReader:IR|IR_reg[13]                 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.LoadConst_340     ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; 1.000        ; -0.218     ; 0.740      ;
; -0.307 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|InstructionReader:IR|IR_reg[4]                  ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.Add_348           ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; 1.000        ; -0.183     ; 0.730      ;
; -0.284 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|InstructionReader:IR|IR_reg[4]                  ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.Store_356         ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; 1.000        ; -0.216     ; 0.726      ;
; -0.268 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|InstructionReader:IR|IR_reg[13]                 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.JumpIfZero_324    ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; 1.000        ; -0.224     ; 0.613      ;
; -0.266 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|InstructionReader:IR|IR_reg[12]                 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.Load_364          ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; 1.000        ; -0.104     ; 0.610      ;
; -0.261 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|InstructionReader:IR|IR_reg[13]                 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.Subtract_332      ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; 1.000        ; -0.223     ; 0.667      ;
; -0.259 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|InstructionReader:IR|IR_reg[13]                 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.Add_348           ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; 1.000        ; -0.183     ; 0.682      ;
; -0.235 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.JumpIfZero          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.JumpIfZeroJmp_316 ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; 1.000        ; -0.172     ; 0.674      ;
; -0.233 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|InstructionReader:IR|IR_reg[12]                 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.Store_356         ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; 1.000        ; -0.216     ; 0.675      ;
; -0.227 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|InstructionReader:IR|IR_reg[4]                  ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.LoadConst_340     ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; 1.000        ; -0.218     ; 0.652      ;
; -0.219 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|InstructionReader:IR|IR_reg[4]                  ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.Load_364          ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; 1.000        ; -0.104     ; 0.563      ;
; -0.214 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|InstructionReader:IR|IR_reg[12]                 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.Subtract_332      ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; 1.000        ; -0.223     ; 0.620      ;
; -0.175 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|InstructionReader:IR|IR_reg[12]                 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.Add_348           ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; 1.000        ; -0.183     ; 0.598      ;
; -0.074 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Fetch               ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.Decode_372        ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; 1.000        ; -0.223     ; 0.420      ;
+--------+------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+--------------+---------------------------------------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                                                                                                                                                                                                                         ;
+--------+--------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                  ; To Node                                                                                         ; Launch Clock                                                                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------+-------------+--------------+------------+------------+
; -1.134 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi            ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rq|flipflopD:\portLoop:0:dffe|Q   ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; clk         ; 0.000        ; 1.668      ; 0.827      ;
; -1.133 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi            ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rq|flipflopD:\portLoop:1:dffe|Q   ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; clk         ; 0.000        ; 1.668      ; 0.828      ;
; -1.044 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi            ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a0~porta_we_reg       ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; clk         ; 0.000        ; 1.729      ; 0.964      ;
; -1.041 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi            ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rq|flipflopD:\portLoop:12:dffe|Q  ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; clk         ; 0.000        ; 1.665      ; 0.917      ;
; -1.011 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi            ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rq|flipflopD:\portLoop:6:dffe|Q   ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; clk         ; 0.000        ; 1.667      ; 0.949      ;
; -1.010 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi            ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rq|flipflopD:\portLoop:13:dffe|Q  ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; clk         ; 0.000        ; 1.667      ; 0.950      ;
; -1.010 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi            ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rq|flipflopD:\portLoop:3:dffe|Q   ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; clk         ; 0.000        ; 1.667      ; 0.950      ;
; -1.008 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi            ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rq|flipflopD:\portLoop:4:dffe|Q   ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; clk         ; 0.000        ; 1.667      ; 0.952      ;
; -0.944 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi            ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rq|flipflopD:\portLoop:14:dffe|Q  ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; clk         ; 0.000        ; 1.667      ; 1.016      ;
; -0.943 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi            ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rq|flipflopD:\portLoop:10:dffe|Q  ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; clk         ; 0.000        ; 1.667      ; 1.017      ;
; -0.942 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi            ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rq|flipflopD:\portLoop:7:dffe|Q   ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; clk         ; 0.000        ; 1.667      ; 1.018      ;
; -0.941 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi            ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rq|flipflopD:\portLoop:9:dffe|Q   ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; clk         ; 0.000        ; 1.667      ; 1.019      ;
; -0.940 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi            ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rq|flipflopD:\portLoop:11:dffe|Q  ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; clk         ; 0.000        ; 1.667      ; 1.020      ;
; -0.940 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi            ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rq|flipflopD:\portLoop:15:dffe|Q  ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; clk         ; 0.000        ; 1.667      ; 1.020      ;
; -0.939 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi            ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rq|flipflopD:\portLoop:5:dffe|Q   ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; clk         ; 0.000        ; 1.667      ; 1.021      ;
; -0.932 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi            ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rq|flipflopD:\portLoop:2:dffe|Q   ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; clk         ; 0.000        ; 1.665      ; 1.026      ;
; -0.912 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi            ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rq|flipflopD:\portLoop:8:dffe|Q   ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; clk         ; 0.000        ; 1.665      ; 1.046      ;
; -0.822 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi            ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a0~porta_datain_reg15 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; clk         ; 0.000        ; 1.728      ; 1.185      ;
; -0.822 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi            ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a0~porta_datain_reg14 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; clk         ; 0.000        ; 1.728      ; 1.185      ;
; -0.822 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi            ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a0~porta_datain_reg13 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; clk         ; 0.000        ; 1.728      ; 1.185      ;
; -0.822 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi            ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a0~porta_datain_reg12 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; clk         ; 0.000        ; 1.728      ; 1.185      ;
; -0.822 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi            ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a0~porta_datain_reg11 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; clk         ; 0.000        ; 1.728      ; 1.185      ;
; -0.822 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi            ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a0~porta_datain_reg10 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; clk         ; 0.000        ; 1.728      ; 1.185      ;
; -0.822 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi            ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a0~porta_datain_reg9  ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; clk         ; 0.000        ; 1.728      ; 1.185      ;
; -0.822 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi            ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a0~porta_datain_reg8  ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; clk         ; 0.000        ; 1.728      ; 1.185      ;
; -0.822 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi            ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a0~porta_datain_reg7  ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; clk         ; 0.000        ; 1.728      ; 1.185      ;
; -0.822 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi            ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a0~porta_datain_reg6  ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; clk         ; 0.000        ; 1.728      ; 1.185      ;
; -0.822 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi            ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a0~porta_datain_reg5  ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; clk         ; 0.000        ; 1.728      ; 1.185      ;
; -0.822 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi            ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a0~porta_datain_reg4  ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; clk         ; 0.000        ; 1.728      ; 1.185      ;
; -0.822 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi            ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a0~porta_datain_reg3  ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; clk         ; 0.000        ; 1.728      ; 1.185      ;
; -0.822 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi            ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a0~porta_datain_reg2  ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; clk         ; 0.000        ; 1.728      ; 1.185      ;
; -0.822 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi            ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a0~porta_datain_reg1  ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; clk         ; 0.000        ; 1.728      ; 1.185      ;
; -0.822 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi            ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a0~porta_address_reg4 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; clk         ; 0.000        ; 1.729      ; 1.186      ;
; -0.822 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi            ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a0~porta_address_reg3 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; clk         ; 0.000        ; 1.729      ; 1.186      ;
; -0.822 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi            ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a0~porta_address_reg2 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; clk         ; 0.000        ; 1.729      ; 1.186      ;
; -0.822 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi            ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a0~porta_address_reg1 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; clk         ; 0.000        ; 1.729      ; 1.186      ;
; -0.822 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi            ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a0~porta_address_reg0 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; clk         ; 0.000        ; 1.729      ; 1.186      ;
; -0.822 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi            ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a0~porta_datain_reg0  ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; clk         ; 0.000        ; 1.728      ; 1.185      ;
; -0.819 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi            ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rp|flipflopD:\portLoop:4:dffe|Q   ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; clk         ; 0.000        ; 1.667      ; 1.141      ;
; -0.819 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi            ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rp|flipflopD:\portLoop:5:dffe|Q   ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; clk         ; 0.000        ; 1.667      ; 1.141      ;
; -0.816 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi            ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rp|flipflopD:\portLoop:7:dffe|Q   ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; clk         ; 0.000        ; 1.667      ; 1.144      ;
; -0.815 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi            ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rp|flipflopD:\portLoop:6:dffe|Q   ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; clk         ; 0.000        ; 1.667      ; 1.145      ;
; -0.775 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi            ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rp|flipflopD:\portLoop:0:dffe|Q   ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; clk         ; 0.000        ; 1.668      ; 1.186      ;
; -0.775 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi            ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rp|flipflopD:\portLoop:1:dffe|Q   ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; clk         ; 0.000        ; 1.668      ; 1.186      ;
; -0.774 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi            ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rp|flipflopD:\portLoop:8:dffe|Q   ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; clk         ; 0.000        ; 1.668      ; 1.187      ;
; -0.774 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi            ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rp|flipflopD:\portLoop:12:dffe|Q  ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; clk         ; 0.000        ; 1.668      ; 1.187      ;
; -0.772 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi            ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rp|flipflopD:\portLoop:10:dffe|Q  ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; clk         ; 0.000        ; 1.668      ; 1.189      ;
; -0.772 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi            ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rp|flipflopD:\portLoop:11:dffe|Q  ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; clk         ; 0.000        ; 1.668      ; 1.189      ;
; -0.771 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi            ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rp|flipflopD:\portLoop:15:dffe|Q  ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; clk         ; 0.000        ; 1.668      ; 1.190      ;
; -0.769 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi            ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rp|flipflopD:\portLoop:13:dffe|Q  ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; clk         ; 0.000        ; 1.668      ; 1.192      ;
; -0.769 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi            ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rp|flipflopD:\portLoop:14:dffe|Q  ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; clk         ; 0.000        ; 1.668      ; 1.192      ;
; -0.766 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi            ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rp|flipflopD:\portLoop:9:dffe|Q   ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; clk         ; 0.000        ; 1.668      ; 1.195      ;
; -0.765 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi            ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rp|flipflopD:\portLoop:3:dffe|Q   ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; clk         ; 0.000        ; 1.668      ; 1.196      ;
; -0.765 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi            ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rp|flipflopD:\portLoop:2:dffe|Q   ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; clk         ; 0.000        ; 1.668      ; 1.196      ;
; -0.634 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi            ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rq|flipflopD:\portLoop:0:dffe|Q   ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; clk         ; -0.500       ; 1.668      ; 0.827      ;
; -0.633 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi            ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rq|flipflopD:\portLoop:1:dffe|Q   ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; clk         ; -0.500       ; 1.668      ; 0.828      ;
; -0.544 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi            ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a0~porta_we_reg       ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; clk         ; -0.500       ; 1.729      ; 0.964      ;
; -0.541 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi            ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rq|flipflopD:\portLoop:12:dffe|Q  ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; clk         ; -0.500       ; 1.665      ; 0.917      ;
; -0.511 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi            ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rq|flipflopD:\portLoop:6:dffe|Q   ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; clk         ; -0.500       ; 1.667      ; 0.949      ;
; -0.510 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi            ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rq|flipflopD:\portLoop:13:dffe|Q  ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; clk         ; -0.500       ; 1.667      ; 0.950      ;
; -0.510 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi            ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rq|flipflopD:\portLoop:3:dffe|Q   ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; clk         ; -0.500       ; 1.667      ; 0.950      ;
; -0.508 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi            ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rq|flipflopD:\portLoop:4:dffe|Q   ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; clk         ; -0.500       ; 1.667      ; 0.952      ;
; -0.444 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi            ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rq|flipflopD:\portLoop:14:dffe|Q  ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; clk         ; -0.500       ; 1.667      ; 1.016      ;
; -0.443 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi            ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rq|flipflopD:\portLoop:10:dffe|Q  ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; clk         ; -0.500       ; 1.667      ; 1.017      ;
; -0.442 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi            ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rq|flipflopD:\portLoop:7:dffe|Q   ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; clk         ; -0.500       ; 1.667      ; 1.018      ;
; -0.441 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi            ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rq|flipflopD:\portLoop:9:dffe|Q   ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; clk         ; -0.500       ; 1.667      ; 1.019      ;
; -0.440 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi            ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rq|flipflopD:\portLoop:11:dffe|Q  ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; clk         ; -0.500       ; 1.667      ; 1.020      ;
; -0.440 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi            ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rq|flipflopD:\portLoop:15:dffe|Q  ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; clk         ; -0.500       ; 1.667      ; 1.020      ;
; -0.439 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi            ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rq|flipflopD:\portLoop:5:dffe|Q   ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; clk         ; -0.500       ; 1.667      ; 1.021      ;
; -0.432 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi            ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rq|flipflopD:\portLoop:2:dffe|Q   ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; clk         ; -0.500       ; 1.665      ; 1.026      ;
; -0.412 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi            ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rq|flipflopD:\portLoop:8:dffe|Q   ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; clk         ; -0.500       ; 1.665      ; 1.046      ;
; -0.334 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.JumpIfZero_324 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.JumpIfZero           ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; clk         ; 0.000        ; 0.224      ; 0.042      ;
; -0.333 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.Decode_372     ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Decode               ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; clk         ; 0.000        ; 0.223      ; 0.042      ;
; -0.333 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.Subtract_332   ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Subtract             ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; clk         ; 0.000        ; 0.223      ; 0.042      ;
; -0.328 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.LoadConst_340  ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.LoadConst            ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; clk         ; 0.000        ; 0.218      ; 0.042      ;
; -0.326 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.Store_356      ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Store                ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; clk         ; 0.000        ; 0.216      ; 0.042      ;
; -0.322 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi            ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a0~porta_datain_reg15 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; clk         ; -0.500       ; 1.728      ; 1.185      ;
; -0.322 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi            ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a0~porta_datain_reg14 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; clk         ; -0.500       ; 1.728      ; 1.185      ;
; -0.322 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi            ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a0~porta_datain_reg13 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; clk         ; -0.500       ; 1.728      ; 1.185      ;
; -0.322 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi            ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a0~porta_datain_reg12 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; clk         ; -0.500       ; 1.728      ; 1.185      ;
; -0.322 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi            ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a0~porta_datain_reg11 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; clk         ; -0.500       ; 1.728      ; 1.185      ;
; -0.322 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi            ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a0~porta_datain_reg10 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; clk         ; -0.500       ; 1.728      ; 1.185      ;
; -0.322 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi            ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a0~porta_datain_reg9  ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; clk         ; -0.500       ; 1.728      ; 1.185      ;
; -0.322 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi            ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a0~porta_datain_reg8  ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; clk         ; -0.500       ; 1.728      ; 1.185      ;
; -0.322 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi            ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a0~porta_datain_reg7  ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; clk         ; -0.500       ; 1.728      ; 1.185      ;
; -0.322 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi            ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a0~porta_datain_reg6  ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; clk         ; -0.500       ; 1.728      ; 1.185      ;
; -0.322 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi            ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a0~porta_datain_reg5  ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; clk         ; -0.500       ; 1.728      ; 1.185      ;
; -0.322 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi            ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a0~porta_datain_reg4  ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; clk         ; -0.500       ; 1.728      ; 1.185      ;
; -0.322 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi            ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a0~porta_datain_reg3  ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; clk         ; -0.500       ; 1.728      ; 1.185      ;
; -0.322 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi            ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a0~porta_datain_reg2  ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; clk         ; -0.500       ; 1.728      ; 1.185      ;
; -0.322 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi            ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a0~porta_datain_reg1  ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; clk         ; -0.500       ; 1.728      ; 1.185      ;
; -0.322 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi            ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a0~porta_address_reg4 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; clk         ; -0.500       ; 1.729      ; 1.186      ;
; -0.322 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi            ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a0~porta_address_reg3 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; clk         ; -0.500       ; 1.729      ; 1.186      ;
; -0.322 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi            ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a0~porta_address_reg2 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; clk         ; -0.500       ; 1.729      ; 1.186      ;
; -0.322 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi            ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a0~porta_address_reg1 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; clk         ; -0.500       ; 1.729      ; 1.186      ;
; -0.322 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi            ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a0~porta_address_reg0 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; clk         ; -0.500       ; 1.729      ; 1.186      ;
; -0.322 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi            ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a0~porta_datain_reg0  ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; clk         ; -0.500       ; 1.728      ; 1.185      ;
; -0.319 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi            ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rp|flipflopD:\portLoop:4:dffe|Q   ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; clk         ; -0.500       ; 1.667      ; 1.141      ;
; -0.319 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi            ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rp|flipflopD:\portLoop:5:dffe|Q   ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; clk         ; -0.500       ; 1.667      ; 1.141      ;
; -0.316 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi            ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rp|flipflopD:\portLoop:7:dffe|Q   ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; clk         ; -0.500       ; 1.667      ; 1.144      ;
+--------+--------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi'                                                                                                                                                                                                                                               ;
+-------+------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+--------------+---------------------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                      ; To Node                                                                                       ; Launch Clock ; Latch Clock                                                                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+--------------+---------------------------------------------------------------------------------+--------------+------------+------------+
; 0.643 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Fetch               ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.Decode_372        ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; 0.000        ; -0.223     ; 0.420      ;
; 0.667 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|InstructionReader:IR|IR_reg[4]                  ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.Load_364          ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; 0.000        ; -0.104     ; 0.563      ;
; 0.714 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|InstructionReader:IR|IR_reg[12]                 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.Load_364          ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; 0.000        ; -0.104     ; 0.610      ;
; 0.781 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|InstructionReader:IR|IR_reg[12]                 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.Add_348           ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; 0.000        ; -0.183     ; 0.598      ;
; 0.835 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|InstructionReader:IR|IR_reg[13]                 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.Load_364          ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; 0.000        ; -0.104     ; 0.731      ;
; 0.837 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|InstructionReader:IR|IR_reg[13]                 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.JumpIfZero_324    ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; 0.000        ; -0.224     ; 0.613      ;
; 0.843 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|InstructionReader:IR|IR_reg[12]                 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.Subtract_332      ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; 0.000        ; -0.223     ; 0.620      ;
; 0.846 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.JumpIfZero          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.JumpIfZeroJmp_316 ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; 0.000        ; -0.172     ; 0.674      ;
; 0.849 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.JumpIfZero          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.Fetch_380         ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; 0.000        ; -0.173     ; 0.676      ;
; 0.861 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Decode              ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.Load_364          ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; 0.000        ; -0.104     ; 0.757      ;
; 0.865 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|InstructionReader:IR|IR_reg[13]                 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.Add_348           ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; 0.000        ; -0.183     ; 0.682      ;
; 0.870 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|InstructionReader:IR|IR_reg[4]                  ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.LoadConst_340     ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; 0.000        ; -0.218     ; 0.652      ;
; 0.886 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|InstructionReader:IR|IR_reg[12]                 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.JumpIfZero_324    ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; 0.000        ; -0.224     ; 0.662      ;
; 0.890 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|InstructionReader:IR|IR_reg[13]                 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.Subtract_332      ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; 0.000        ; -0.223     ; 0.667      ;
; 0.891 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|InstructionReader:IR|IR_reg[12]                 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.Store_356         ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; 0.000        ; -0.216     ; 0.675      ;
; 0.913 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|InstructionReader:IR|IR_reg[4]                  ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.Add_348           ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; 0.000        ; -0.183     ; 0.730      ;
; 0.925 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Decode              ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.Add_348           ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; 0.000        ; -0.183     ; 0.742      ;
; 0.942 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|InstructionReader:IR|IR_reg[4]                  ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.Store_356         ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; 0.000        ; -0.216     ; 0.726      ;
; 0.956 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|InstructionReader:IR|IR_reg[12]                 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.Fetch_380         ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; 0.000        ; -0.173     ; 0.783      ;
; 0.958 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|InstructionReader:IR|IR_reg[13]                 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.Stoi_308          ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; 0.000        ; -0.216     ; 0.742      ;
; 0.958 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|InstructionReader:IR|IR_reg[13]                 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.LoadConst_340     ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; 0.000        ; -0.218     ; 0.740      ;
; 1.009 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|InstructionReader:IR|IR_reg[4]                  ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.JumpIfZero_324    ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; 0.000        ; -0.224     ; 0.785      ;
; 1.010 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|InstructionReader:IR|IR_reg[12]                 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.LoadConst_340     ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; 0.000        ; -0.218     ; 0.792      ;
; 1.012 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|InstructionReader:IR|IR_reg[13]                 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.Store_356         ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; 0.000        ; -0.216     ; 0.796      ;
; 1.014 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|InstructionReader:IR|IR_reg[4]                  ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.Subtract_332      ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; 0.000        ; -0.223     ; 0.791      ;
; 1.016 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Decode              ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.LoadConst_340     ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; 0.000        ; -0.218     ; 0.798      ;
; 1.029 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Decode              ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.JumpIfZero_324    ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; 0.000        ; -0.224     ; 0.805      ;
; 1.032 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|InstructionReader:IR|IR_reg[4]                  ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.Fetch_380         ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; 0.000        ; -0.173     ; 0.859      ;
; 1.038 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Decode              ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.Subtract_332      ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; 0.000        ; -0.223     ; 0.815      ;
; 1.040 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Decode              ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.Store_356         ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; 0.000        ; -0.216     ; 0.824      ;
; 1.046 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Decode              ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.Stoi_308          ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; 0.000        ; -0.216     ; 0.830      ;
; 1.072 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Decode              ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.Fetch_380         ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; 0.000        ; -0.173     ; 0.899      ;
; 1.073 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|InstructionReader:IR|IR_reg[13]                 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.Fetch_380         ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; 0.000        ; -0.173     ; 0.900      ;
; 1.083 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|InstructionReader:IR|IR_reg[4]                  ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.Stoi_308          ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; 0.000        ; -0.216     ; 0.867      ;
; 1.086 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|InstructionReader:IR|IR_reg[12]                 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.Stoi_308          ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; 0.000        ; -0.216     ; 0.870      ;
; 1.134 ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Fetch               ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.Fetch_380         ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; 0.000        ; -0.173     ; 0.961      ;
; 1.659 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rp|flipflopD:\portLoop:14:dffe|Q ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.JumpIfZeroJmp_316 ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; -0.500       ; -0.172     ; 0.987      ;
; 1.672 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rp|flipflopD:\portLoop:14:dffe|Q ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.Fetch_380         ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; -0.500       ; -0.173     ; 0.999      ;
; 1.684 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rp|flipflopD:\portLoop:5:dffe|Q  ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.JumpIfZeroJmp_316 ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; -0.500       ; -0.171     ; 1.013      ;
; 1.697 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rp|flipflopD:\portLoop:5:dffe|Q  ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.Fetch_380         ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; -0.500       ; -0.172     ; 1.025      ;
; 1.709 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rp|flipflopD:\portLoop:13:dffe|Q ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.JumpIfZeroJmp_316 ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; -0.500       ; -0.172     ; 1.037      ;
; 1.722 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rp|flipflopD:\portLoop:13:dffe|Q ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.Fetch_380         ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; -0.500       ; -0.173     ; 1.049      ;
; 1.727 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rp|flipflopD:\portLoop:2:dffe|Q  ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.JumpIfZeroJmp_316 ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; -0.500       ; -0.172     ; 1.055      ;
; 1.734 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rp|flipflopD:\portLoop:4:dffe|Q  ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.JumpIfZeroJmp_316 ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; -0.500       ; -0.171     ; 1.063      ;
; 1.740 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rp|flipflopD:\portLoop:9:dffe|Q  ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.JumpIfZeroJmp_316 ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; -0.500       ; -0.172     ; 1.068      ;
; 1.740 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rp|flipflopD:\portLoop:2:dffe|Q  ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.Fetch_380         ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; -0.500       ; -0.173     ; 1.067      ;
; 1.747 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rp|flipflopD:\portLoop:4:dffe|Q  ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.Fetch_380         ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; -0.500       ; -0.172     ; 1.075      ;
; 1.753 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rp|flipflopD:\portLoop:9:dffe|Q  ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.Fetch_380         ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; -0.500       ; -0.173     ; 1.080      ;
; 1.775 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rp|flipflopD:\portLoop:15:dffe|Q ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.JumpIfZeroJmp_316 ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; -0.500       ; -0.172     ; 1.103      ;
; 1.780 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rp|flipflopD:\portLoop:0:dffe|Q  ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.JumpIfZeroJmp_316 ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; -0.500       ; -0.172     ; 1.108      ;
; 1.788 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rp|flipflopD:\portLoop:15:dffe|Q ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.Fetch_380         ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; -0.500       ; -0.173     ; 1.115      ;
; 1.792 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rp|flipflopD:\portLoop:12:dffe|Q ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.JumpIfZeroJmp_316 ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; -0.500       ; -0.172     ; 1.120      ;
; 1.793 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rp|flipflopD:\portLoop:8:dffe|Q  ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.JumpIfZeroJmp_316 ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; -0.500       ; -0.172     ; 1.121      ;
; 1.793 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rp|flipflopD:\portLoop:0:dffe|Q  ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.Fetch_380         ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; -0.500       ; -0.173     ; 1.120      ;
; 1.802 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rp|flipflopD:\portLoop:7:dffe|Q  ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.JumpIfZeroJmp_316 ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; -0.500       ; -0.171     ; 1.131      ;
; 1.805 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rp|flipflopD:\portLoop:12:dffe|Q ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.Fetch_380         ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; -0.500       ; -0.173     ; 1.132      ;
; 1.806 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rp|flipflopD:\portLoop:8:dffe|Q  ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.Fetch_380         ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; -0.500       ; -0.173     ; 1.133      ;
; 1.814 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rp|flipflopD:\portLoop:6:dffe|Q  ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.JumpIfZeroJmp_316 ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; -0.500       ; -0.171     ; 1.143      ;
; 1.815 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rp|flipflopD:\portLoop:7:dffe|Q  ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.Fetch_380         ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; -0.500       ; -0.172     ; 1.143      ;
; 1.827 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rp|flipflopD:\portLoop:6:dffe|Q  ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.Fetch_380         ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; -0.500       ; -0.172     ; 1.155      ;
; 1.840 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rp|flipflopD:\portLoop:3:dffe|Q  ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.JumpIfZeroJmp_316 ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; -0.500       ; -0.172     ; 1.168      ;
; 1.853 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rp|flipflopD:\portLoop:3:dffe|Q  ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.Fetch_380         ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; -0.500       ; -0.173     ; 1.180      ;
; 1.854 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rp|flipflopD:\portLoop:10:dffe|Q ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.JumpIfZeroJmp_316 ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; -0.500       ; -0.172     ; 1.182      ;
; 1.867 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rp|flipflopD:\portLoop:10:dffe|Q ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.Fetch_380         ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; -0.500       ; -0.173     ; 1.194      ;
; 1.949 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rp|flipflopD:\portLoop:1:dffe|Q  ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.JumpIfZeroJmp_316 ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; -0.500       ; -0.172     ; 1.277      ;
; 1.956 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rp|flipflopD:\portLoop:11:dffe|Q ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.JumpIfZeroJmp_316 ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; -0.500       ; -0.172     ; 1.284      ;
; 1.962 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rp|flipflopD:\portLoop:1:dffe|Q  ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.Fetch_380         ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; -0.500       ; -0.173     ; 1.289      ;
; 1.969 ; DPCU:DatapathnControlUnit|DataPath:DP|RegisterFile:RF|regNbit:rp|flipflopD:\portLoop:11:dffe|Q ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.Fetch_380         ; clk          ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; -0.500       ; -0.173     ; 1.296      ;
+-------+------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+--------------+---------------------------------------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                                                                                            ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                          ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------+
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a0~portb_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a0~portb_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a15~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a15~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a8~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a8~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a9~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; RAM:DMEM|altsyncram:memory_rtl_0|altsyncram_mkd1:auto_generated|ram_block1a9~porta_memory_reg0  ;
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk   ; Rise       ; clk                                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Add                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Add                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Decode               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Decode               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Fetch                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Fetch                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Init                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Init                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.JumpIfZero           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.JumpIfZero           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.JumpIfZeroJmp        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.JumpIfZeroJmp        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Load                 ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi'                                                                                                                                       ;
+-------+--------------+----------------+------------------+---------------------------------------------------------------------------------+------------+-----------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                                           ; Clock Edge ; Target                                                                                        ;
+-------+--------------+----------------+------------------+---------------------------------------------------------------------------------+------------+-----------------------------------------------------------------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; Rise       ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.Add_348           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; Rise       ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.Add_348           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; Rise       ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.Decode_372        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; Rise       ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.Decode_372        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; Rise       ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.Fetch_380         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; Rise       ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.Fetch_380         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; Rise       ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.JumpIfZeroJmp_316 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; Rise       ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.JumpIfZeroJmp_316 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; Rise       ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.JumpIfZero_324    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; Rise       ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.JumpIfZero_324    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; Rise       ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.LoadConst_340     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; Rise       ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.LoadConst_340     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; Rise       ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.Load_364          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; Rise       ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.Load_364          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; Rise       ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.Stoi_308          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; Rise       ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.Stoi_308          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; Rise       ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.Store_356         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; Rise       ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.Store_356         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; Rise       ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.Subtract_332      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; Rise       ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|nextState.Subtract_332      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; Rise       ; DatapathnControlUnit|ControlU|Control|nextState.Add_348|datac                                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; Rise       ; DatapathnControlUnit|ControlU|Control|nextState.Add_348|datac                                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; Rise       ; DatapathnControlUnit|ControlU|Control|nextState.Decode_372|datad                              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; Rise       ; DatapathnControlUnit|ControlU|Control|nextState.Decode_372|datad                              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; Rise       ; DatapathnControlUnit|ControlU|Control|nextState.Fetch_380|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; Rise       ; DatapathnControlUnit|ControlU|Control|nextState.Fetch_380|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; Rise       ; DatapathnControlUnit|ControlU|Control|nextState.JumpIfZeroJmp_316|datac                       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; Rise       ; DatapathnControlUnit|ControlU|Control|nextState.JumpIfZeroJmp_316|datac                       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; Rise       ; DatapathnControlUnit|ControlU|Control|nextState.JumpIfZero_324|datad                          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; Rise       ; DatapathnControlUnit|ControlU|Control|nextState.JumpIfZero_324|datad                          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; Rise       ; DatapathnControlUnit|ControlU|Control|nextState.LoadConst_340|datad                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; Rise       ; DatapathnControlUnit|ControlU|Control|nextState.LoadConst_340|datad                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; Rise       ; DatapathnControlUnit|ControlU|Control|nextState.Load_364|datab                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; Rise       ; DatapathnControlUnit|ControlU|Control|nextState.Load_364|datab                                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; Rise       ; DatapathnControlUnit|ControlU|Control|nextState.Stoi_308|datad                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; Rise       ; DatapathnControlUnit|ControlU|Control|nextState.Stoi_308|datad                                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; Rise       ; DatapathnControlUnit|ControlU|Control|nextState.Store_356|datad                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; Rise       ; DatapathnControlUnit|ControlU|Control|nextState.Store_356|datad                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; Rise       ; DatapathnControlUnit|ControlU|Control|nextState.Subtract_332|datad                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; Rise       ; DatapathnControlUnit|ControlU|Control|nextState.Subtract_332|datad                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; Rise       ; DatapathnControlUnit|ControlU|Control|stateReg.Stoi|regout                                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; Rise       ; DatapathnControlUnit|ControlU|Control|stateReg.Stoi|regout                                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; Rise       ; DatapathnControlUnit|ControlU|Control|stateReg.Stoi~clkctrl|inclk[0]                          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; Rise       ; DatapathnControlUnit|ControlU|Control|stateReg.Stoi~clkctrl|inclk[0]                          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; Rise       ; DatapathnControlUnit|ControlU|Control|stateReg.Stoi~clkctrl|outclk                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; Rise       ; DatapathnControlUnit|ControlU|Control|stateReg.Stoi~clkctrl|outclk                            ;
+-------+--------------+----------------+------------------+---------------------------------------------------------------------------------+------------+-----------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; I_addr[*]        ; clk        ; 3.852 ; 3.852 ; Rise       ; clk             ;
;  I_addr[0]       ; clk        ; 3.728 ; 3.728 ; Rise       ; clk             ;
;  I_addr[1]       ; clk        ; 3.643 ; 3.643 ; Rise       ; clk             ;
;  I_addr[2]       ; clk        ; 3.647 ; 3.647 ; Rise       ; clk             ;
;  I_addr[3]       ; clk        ; 3.745 ; 3.745 ; Rise       ; clk             ;
;  I_addr[4]       ; clk        ; 3.826 ; 3.826 ; Rise       ; clk             ;
;  I_addr[5]       ; clk        ; 3.722 ; 3.722 ; Rise       ; clk             ;
;  I_addr[6]       ; clk        ; 3.726 ; 3.726 ; Rise       ; clk             ;
;  I_addr[7]       ; clk        ; 3.661 ; 3.661 ; Rise       ; clk             ;
;  I_addr[8]       ; clk        ; 3.840 ; 3.840 ; Rise       ; clk             ;
;  I_addr[9]       ; clk        ; 3.635 ; 3.635 ; Rise       ; clk             ;
;  I_addr[10]      ; clk        ; 3.642 ; 3.642 ; Rise       ; clk             ;
;  I_addr[11]      ; clk        ; 3.727 ; 3.727 ; Rise       ; clk             ;
;  I_addr[12]      ; clk        ; 3.846 ; 3.846 ; Rise       ; clk             ;
;  I_addr[13]      ; clk        ; 3.727 ; 3.727 ; Rise       ; clk             ;
;  I_addr[14]      ; clk        ; 3.818 ; 3.818 ; Rise       ; clk             ;
;  I_addr[15]      ; clk        ; 3.852 ; 3.852 ; Rise       ; clk             ;
; I_rd             ; clk        ; 3.907 ; 3.907 ; Rise       ; clk             ;
; ex_RF_W_addr[*]  ; clk        ; 4.933 ; 4.933 ; Rise       ; clk             ;
;  ex_RF_W_addr[0] ; clk        ; 4.933 ; 4.933 ; Rise       ; clk             ;
; I_data[*]        ; clk        ; 4.120 ; 4.120 ; Fall       ; clk             ;
;  I_data[0]       ; clk        ; 3.747 ; 3.747 ; Fall       ; clk             ;
;  I_data[1]       ; clk        ; 4.120 ; 4.120 ; Fall       ; clk             ;
;  I_data[4]       ; clk        ; 3.904 ; 3.904 ; Fall       ; clk             ;
;  I_data[8]       ; clk        ; 4.120 ; 4.120 ; Fall       ; clk             ;
;  I_data[12]      ; clk        ; 4.029 ; 4.029 ; Fall       ; clk             ;
;  I_data[13]      ; clk        ; 3.741 ; 3.741 ; Fall       ; clk             ;
;  I_data[14]      ; clk        ; 3.923 ; 3.923 ; Fall       ; clk             ;
; exampleOut[*]    ; clk        ; 4.168 ; 4.168 ; Fall       ; clk             ;
;  exampleOut[0]   ; clk        ; 3.884 ; 3.884 ; Fall       ; clk             ;
;  exampleOut[1]   ; clk        ; 3.916 ; 3.916 ; Fall       ; clk             ;
;  exampleOut[2]   ; clk        ; 3.782 ; 3.782 ; Fall       ; clk             ;
;  exampleOut[3]   ; clk        ; 3.798 ; 3.798 ; Fall       ; clk             ;
;  exampleOut[4]   ; clk        ; 4.168 ; 4.168 ; Fall       ; clk             ;
;  exampleOut[5]   ; clk        ; 3.818 ; 3.818 ; Fall       ; clk             ;
;  exampleOut[6]   ; clk        ; 3.664 ; 3.664 ; Fall       ; clk             ;
;  exampleOut[7]   ; clk        ; 3.658 ; 3.658 ; Fall       ; clk             ;
;  exampleOut[8]   ; clk        ; 3.693 ; 3.693 ; Fall       ; clk             ;
;  exampleOut[9]   ; clk        ; 3.717 ; 3.717 ; Fall       ; clk             ;
;  exampleOut[10]  ; clk        ; 3.947 ; 3.947 ; Fall       ; clk             ;
;  exampleOut[11]  ; clk        ; 3.744 ; 3.744 ; Fall       ; clk             ;
;  exampleOut[12]  ; clk        ; 4.036 ; 4.036 ; Fall       ; clk             ;
;  exampleOut[13]  ; clk        ; 3.858 ; 3.858 ; Fall       ; clk             ;
;  exampleOut[14]  ; clk        ; 3.966 ; 3.966 ; Fall       ; clk             ;
;  exampleOut[15]  ; clk        ; 3.924 ; 3.924 ; Fall       ; clk             ;
+------------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; I_addr[*]        ; clk        ; 3.635 ; 3.635 ; Rise       ; clk             ;
;  I_addr[0]       ; clk        ; 3.728 ; 3.728 ; Rise       ; clk             ;
;  I_addr[1]       ; clk        ; 3.643 ; 3.643 ; Rise       ; clk             ;
;  I_addr[2]       ; clk        ; 3.647 ; 3.647 ; Rise       ; clk             ;
;  I_addr[3]       ; clk        ; 3.745 ; 3.745 ; Rise       ; clk             ;
;  I_addr[4]       ; clk        ; 3.826 ; 3.826 ; Rise       ; clk             ;
;  I_addr[5]       ; clk        ; 3.722 ; 3.722 ; Rise       ; clk             ;
;  I_addr[6]       ; clk        ; 3.726 ; 3.726 ; Rise       ; clk             ;
;  I_addr[7]       ; clk        ; 3.661 ; 3.661 ; Rise       ; clk             ;
;  I_addr[8]       ; clk        ; 3.840 ; 3.840 ; Rise       ; clk             ;
;  I_addr[9]       ; clk        ; 3.635 ; 3.635 ; Rise       ; clk             ;
;  I_addr[10]      ; clk        ; 3.642 ; 3.642 ; Rise       ; clk             ;
;  I_addr[11]      ; clk        ; 3.727 ; 3.727 ; Rise       ; clk             ;
;  I_addr[12]      ; clk        ; 3.846 ; 3.846 ; Rise       ; clk             ;
;  I_addr[13]      ; clk        ; 3.727 ; 3.727 ; Rise       ; clk             ;
;  I_addr[14]      ; clk        ; 3.818 ; 3.818 ; Rise       ; clk             ;
;  I_addr[15]      ; clk        ; 3.852 ; 3.852 ; Rise       ; clk             ;
; I_rd             ; clk        ; 3.907 ; 3.907 ; Rise       ; clk             ;
; ex_RF_W_addr[*]  ; clk        ; 4.071 ; 4.071 ; Rise       ; clk             ;
;  ex_RF_W_addr[0] ; clk        ; 4.071 ; 4.071 ; Rise       ; clk             ;
; I_data[*]        ; clk        ; 3.741 ; 3.741 ; Fall       ; clk             ;
;  I_data[0]       ; clk        ; 3.747 ; 3.747 ; Fall       ; clk             ;
;  I_data[1]       ; clk        ; 4.120 ; 4.120 ; Fall       ; clk             ;
;  I_data[4]       ; clk        ; 3.904 ; 3.904 ; Fall       ; clk             ;
;  I_data[8]       ; clk        ; 4.120 ; 4.120 ; Fall       ; clk             ;
;  I_data[12]      ; clk        ; 4.029 ; 4.029 ; Fall       ; clk             ;
;  I_data[13]      ; clk        ; 3.741 ; 3.741 ; Fall       ; clk             ;
;  I_data[14]      ; clk        ; 3.923 ; 3.923 ; Fall       ; clk             ;
; exampleOut[*]    ; clk        ; 3.658 ; 3.658 ; Fall       ; clk             ;
;  exampleOut[0]   ; clk        ; 3.884 ; 3.884 ; Fall       ; clk             ;
;  exampleOut[1]   ; clk        ; 3.916 ; 3.916 ; Fall       ; clk             ;
;  exampleOut[2]   ; clk        ; 3.782 ; 3.782 ; Fall       ; clk             ;
;  exampleOut[3]   ; clk        ; 3.798 ; 3.798 ; Fall       ; clk             ;
;  exampleOut[4]   ; clk        ; 4.168 ; 4.168 ; Fall       ; clk             ;
;  exampleOut[5]   ; clk        ; 3.818 ; 3.818 ; Fall       ; clk             ;
;  exampleOut[6]   ; clk        ; 3.664 ; 3.664 ; Fall       ; clk             ;
;  exampleOut[7]   ; clk        ; 3.658 ; 3.658 ; Fall       ; clk             ;
;  exampleOut[8]   ; clk        ; 3.693 ; 3.693 ; Fall       ; clk             ;
;  exampleOut[9]   ; clk        ; 3.717 ; 3.717 ; Fall       ; clk             ;
;  exampleOut[10]  ; clk        ; 3.947 ; 3.947 ; Fall       ; clk             ;
;  exampleOut[11]  ; clk        ; 3.744 ; 3.744 ; Fall       ; clk             ;
;  exampleOut[12]  ; clk        ; 4.036 ; 4.036 ; Fall       ; clk             ;
;  exampleOut[13]  ; clk        ; 3.858 ; 3.858 ; Fall       ; clk             ;
;  exampleOut[14]  ; clk        ; 3.966 ; 3.966 ; Fall       ; clk             ;
;  exampleOut[15]  ; clk        ; 3.924 ; 3.924 ; Fall       ; clk             ;
+------------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                                                              ;
+----------------------------------------------------------------------------------+----------+---------+----------+---------+---------------------+
; Clock                                                                            ; Setup    ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+----------------------------------------------------------------------------------+----------+---------+----------+---------+---------------------+
; Worst-case Slack                                                                 ; -8.140   ; -1.419  ; N/A      ; N/A     ; -1.627              ;
;  DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; -3.604   ; 0.643   ; N/A      ; N/A     ; 0.500               ;
;  clk                                                                             ; -8.140   ; -1.419  ; N/A      ; N/A     ; -1.627              ;
; Design-wide TNS                                                                  ; -458.951 ; -50.477 ; 0.0      ; 0.0     ; -242.302            ;
;  DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; -20.361  ; 0.000   ; N/A      ; N/A     ; 0.000               ;
;  clk                                                                             ; -438.590 ; -50.477 ; N/A      ; N/A     ; -242.302            ;
+----------------------------------------------------------------------------------+----------+---------+----------+---------+---------------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; I_addr[*]        ; clk        ; 6.835 ; 6.835 ; Rise       ; clk             ;
;  I_addr[0]       ; clk        ; 6.569 ; 6.569 ; Rise       ; clk             ;
;  I_addr[1]       ; clk        ; 6.363 ; 6.363 ; Rise       ; clk             ;
;  I_addr[2]       ; clk        ; 6.367 ; 6.367 ; Rise       ; clk             ;
;  I_addr[3]       ; clk        ; 6.595 ; 6.595 ; Rise       ; clk             ;
;  I_addr[4]       ; clk        ; 6.795 ; 6.795 ; Rise       ; clk             ;
;  I_addr[5]       ; clk        ; 6.564 ; 6.564 ; Rise       ; clk             ;
;  I_addr[6]       ; clk        ; 6.570 ; 6.570 ; Rise       ; clk             ;
;  I_addr[7]       ; clk        ; 6.384 ; 6.384 ; Rise       ; clk             ;
;  I_addr[8]       ; clk        ; 6.804 ; 6.804 ; Rise       ; clk             ;
;  I_addr[9]       ; clk        ; 6.355 ; 6.355 ; Rise       ; clk             ;
;  I_addr[10]      ; clk        ; 6.362 ; 6.362 ; Rise       ; clk             ;
;  I_addr[11]      ; clk        ; 6.571 ; 6.571 ; Rise       ; clk             ;
;  I_addr[12]      ; clk        ; 6.815 ; 6.815 ; Rise       ; clk             ;
;  I_addr[13]      ; clk        ; 6.569 ; 6.569 ; Rise       ; clk             ;
;  I_addr[14]      ; clk        ; 6.790 ; 6.790 ; Rise       ; clk             ;
;  I_addr[15]      ; clk        ; 6.835 ; 6.835 ; Rise       ; clk             ;
; I_rd             ; clk        ; 6.903 ; 6.903 ; Rise       ; clk             ;
; ex_RF_W_addr[*]  ; clk        ; 9.226 ; 9.226 ; Rise       ; clk             ;
;  ex_RF_W_addr[0] ; clk        ; 9.226 ; 9.226 ; Rise       ; clk             ;
; I_data[*]        ; clk        ; 7.384 ; 7.384 ; Fall       ; clk             ;
;  I_data[0]       ; clk        ; 6.586 ; 6.586 ; Fall       ; clk             ;
;  I_data[1]       ; clk        ; 7.384 ; 7.384 ; Fall       ; clk             ;
;  I_data[4]       ; clk        ; 6.995 ; 6.995 ; Fall       ; clk             ;
;  I_data[8]       ; clk        ; 7.384 ; 7.384 ; Fall       ; clk             ;
;  I_data[12]      ; clk        ; 7.180 ; 7.180 ; Fall       ; clk             ;
;  I_data[13]      ; clk        ; 6.578 ; 6.578 ; Fall       ; clk             ;
;  I_data[14]      ; clk        ; 7.013 ; 7.013 ; Fall       ; clk             ;
; exampleOut[*]    ; clk        ; 7.470 ; 7.470 ; Fall       ; clk             ;
;  exampleOut[0]   ; clk        ; 6.886 ; 6.886 ; Fall       ; clk             ;
;  exampleOut[1]   ; clk        ; 6.934 ; 6.934 ; Fall       ; clk             ;
;  exampleOut[2]   ; clk        ; 6.645 ; 6.645 ; Fall       ; clk             ;
;  exampleOut[3]   ; clk        ; 6.677 ; 6.677 ; Fall       ; clk             ;
;  exampleOut[4]   ; clk        ; 7.470 ; 7.470 ; Fall       ; clk             ;
;  exampleOut[5]   ; clk        ; 6.702 ; 6.702 ; Fall       ; clk             ;
;  exampleOut[6]   ; clk        ; 6.416 ; 6.416 ; Fall       ; clk             ;
;  exampleOut[7]   ; clk        ; 6.409 ; 6.409 ; Fall       ; clk             ;
;  exampleOut[8]   ; clk        ; 6.435 ; 6.435 ; Fall       ; clk             ;
;  exampleOut[9]   ; clk        ; 6.465 ; 6.465 ; Fall       ; clk             ;
;  exampleOut[10]  ; clk        ; 6.989 ; 6.989 ; Fall       ; clk             ;
;  exampleOut[11]  ; clk        ; 6.507 ; 6.507 ; Fall       ; clk             ;
;  exampleOut[12]  ; clk        ; 7.176 ; 7.176 ; Fall       ; clk             ;
;  exampleOut[13]  ; clk        ; 6.793 ; 6.793 ; Fall       ; clk             ;
;  exampleOut[14]  ; clk        ; 6.988 ; 6.988 ; Fall       ; clk             ;
;  exampleOut[15]  ; clk        ; 6.929 ; 6.929 ; Fall       ; clk             ;
+------------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; I_addr[*]        ; clk        ; 3.635 ; 3.635 ; Rise       ; clk             ;
;  I_addr[0]       ; clk        ; 3.728 ; 3.728 ; Rise       ; clk             ;
;  I_addr[1]       ; clk        ; 3.643 ; 3.643 ; Rise       ; clk             ;
;  I_addr[2]       ; clk        ; 3.647 ; 3.647 ; Rise       ; clk             ;
;  I_addr[3]       ; clk        ; 3.745 ; 3.745 ; Rise       ; clk             ;
;  I_addr[4]       ; clk        ; 3.826 ; 3.826 ; Rise       ; clk             ;
;  I_addr[5]       ; clk        ; 3.722 ; 3.722 ; Rise       ; clk             ;
;  I_addr[6]       ; clk        ; 3.726 ; 3.726 ; Rise       ; clk             ;
;  I_addr[7]       ; clk        ; 3.661 ; 3.661 ; Rise       ; clk             ;
;  I_addr[8]       ; clk        ; 3.840 ; 3.840 ; Rise       ; clk             ;
;  I_addr[9]       ; clk        ; 3.635 ; 3.635 ; Rise       ; clk             ;
;  I_addr[10]      ; clk        ; 3.642 ; 3.642 ; Rise       ; clk             ;
;  I_addr[11]      ; clk        ; 3.727 ; 3.727 ; Rise       ; clk             ;
;  I_addr[12]      ; clk        ; 3.846 ; 3.846 ; Rise       ; clk             ;
;  I_addr[13]      ; clk        ; 3.727 ; 3.727 ; Rise       ; clk             ;
;  I_addr[14]      ; clk        ; 3.818 ; 3.818 ; Rise       ; clk             ;
;  I_addr[15]      ; clk        ; 3.852 ; 3.852 ; Rise       ; clk             ;
; I_rd             ; clk        ; 3.907 ; 3.907 ; Rise       ; clk             ;
; ex_RF_W_addr[*]  ; clk        ; 4.071 ; 4.071 ; Rise       ; clk             ;
;  ex_RF_W_addr[0] ; clk        ; 4.071 ; 4.071 ; Rise       ; clk             ;
; I_data[*]        ; clk        ; 3.741 ; 3.741 ; Fall       ; clk             ;
;  I_data[0]       ; clk        ; 3.747 ; 3.747 ; Fall       ; clk             ;
;  I_data[1]       ; clk        ; 4.120 ; 4.120 ; Fall       ; clk             ;
;  I_data[4]       ; clk        ; 3.904 ; 3.904 ; Fall       ; clk             ;
;  I_data[8]       ; clk        ; 4.120 ; 4.120 ; Fall       ; clk             ;
;  I_data[12]      ; clk        ; 4.029 ; 4.029 ; Fall       ; clk             ;
;  I_data[13]      ; clk        ; 3.741 ; 3.741 ; Fall       ; clk             ;
;  I_data[14]      ; clk        ; 3.923 ; 3.923 ; Fall       ; clk             ;
; exampleOut[*]    ; clk        ; 3.658 ; 3.658 ; Fall       ; clk             ;
;  exampleOut[0]   ; clk        ; 3.884 ; 3.884 ; Fall       ; clk             ;
;  exampleOut[1]   ; clk        ; 3.916 ; 3.916 ; Fall       ; clk             ;
;  exampleOut[2]   ; clk        ; 3.782 ; 3.782 ; Fall       ; clk             ;
;  exampleOut[3]   ; clk        ; 3.798 ; 3.798 ; Fall       ; clk             ;
;  exampleOut[4]   ; clk        ; 4.168 ; 4.168 ; Fall       ; clk             ;
;  exampleOut[5]   ; clk        ; 3.818 ; 3.818 ; Fall       ; clk             ;
;  exampleOut[6]   ; clk        ; 3.664 ; 3.664 ; Fall       ; clk             ;
;  exampleOut[7]   ; clk        ; 3.658 ; 3.658 ; Fall       ; clk             ;
;  exampleOut[8]   ; clk        ; 3.693 ; 3.693 ; Fall       ; clk             ;
;  exampleOut[9]   ; clk        ; 3.717 ; 3.717 ; Fall       ; clk             ;
;  exampleOut[10]  ; clk        ; 3.947 ; 3.947 ; Fall       ; clk             ;
;  exampleOut[11]  ; clk        ; 3.744 ; 3.744 ; Fall       ; clk             ;
;  exampleOut[12]  ; clk        ; 4.036 ; 4.036 ; Fall       ; clk             ;
;  exampleOut[13]  ; clk        ; 3.858 ; 3.858 ; Fall       ; clk             ;
;  exampleOut[14]  ; clk        ; 3.966 ; 3.966 ; Fall       ; clk             ;
;  exampleOut[15]  ; clk        ; 3.924 ; 3.924 ; Fall       ; clk             ;
+------------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                                                                                               ;
+---------------------------------------------------------------------------------+---------------------------------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                                                      ; To Clock                                                                        ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------------------------------------------------------+---------------------------------------------------------------------------------+----------+----------+----------+----------+
; clk                                                                             ; clk                                                                             ; 1696     ; 21       ; 1006     ; 638      ;
; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; clk                                                                             ; 33       ; 23       ; 80       ; 80       ;
; clk                                                                             ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; 38       ; 32       ; 0        ; 0        ;
+---------------------------------------------------------------------------------+---------------------------------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                                                                                ;
+---------------------------------------------------------------------------------+---------------------------------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                                                      ; To Clock                                                                        ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------------------------------------------------------+---------------------------------------------------------------------------------+----------+----------+----------+----------+
; clk                                                                             ; clk                                                                             ; 1696     ; 21       ; 1006     ; 638      ;
; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; clk                                                                             ; 33       ; 23       ; 80       ; 80       ;
; clk                                                                             ; DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi ; 38       ; 32       ; 0        ; 0        ;
+---------------------------------------------------------------------------------+---------------------------------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 11    ; 11   ;
; Unconstrained Output Ports      ; 41    ; 41   ;
; Unconstrained Output Port Paths ; 45    ; 45   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Thu Jul 20 13:55:50 2023
Info: Command: quartus_sta Processador -c Processador
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 10 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Processador.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -8.140
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -8.140      -438.590 clk 
    Info (332119):    -3.604       -20.361 DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi 
Info (332146): Worst-case hold slack is -1.419
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.419       -50.477 clk 
    Info (332119):     0.990         0.000 DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.627
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.627      -242.302 clk 
    Info (332119):     0.500         0.000 DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -3.180
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.180      -169.528 clk 
    Info (332119):    -1.450        -5.673 DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi 
Info (332146): Worst-case hold slack is -1.134
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.134       -48.902 clk 
    Info (332119):     0.643         0.000 DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.627
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.627      -242.302 clk 
    Info (332119):     0.500         0.000 DPCU:DatapathnControlUnit|ControlUnit:ControlU|Controller:Control|stateReg.Stoi 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4539 megabytes
    Info: Processing ended: Thu Jul 20 13:55:53 2023
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:02


