Fitter report for top_level
Sun Jan 08 17:41:42 2012
Quartus II Version 8.0 Build 215 05/29/2008 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Fitter Partition Preservation Settings
  5. Pin-Out File
  6. Fitter Resource Usage Summary
  7. Input Pins
  8. Output Pins
  9. I/O Bank Usage
 10. All Package Pins
 11. Output Pin Default Load For Reported TCO
 12. Fitter Resource Utilization by Entity
 13. Delay Chain Summary
 14. Pad To Core Delay Chain Fanout
 15. Control Signals
 16. Global & Other Fast Signals
 17. Non-Global High Fan-Out Signals
 18. Interconnect Usage Summary
 19. LAB Logic Elements
 20. LAB-wide Signals
 21. LAB Signals Sourced
 22. LAB Signals Sourced Out
 23. LAB Distinct Inputs
 24. Fitter Device Options
 25. Fitter Messages
 26. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2008 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------+
; Fitter Summary                                                   ;
+-----------------------+------------------------------------------+
; Fitter Status         ; Successful - Sun Jan 08 17:41:42 2012    ;
; Quartus II Version    ; 8.0 Build 215 05/29/2008 SJ Full Version ;
; Revision Name         ; top_level                                ;
; Top-level Entity Name ; top_level                                ;
; Family                ; Cyclone                                  ;
; Device                ; EP1C20F400C7                             ;
; Timing Models         ; Final                                    ;
; Total logic elements  ; 74 / 20,060 ( < 1 % )                    ;
; Total pins            ; 58 / 301 ( 19 % )                        ;
; Total virtual pins    ; 0                                        ;
; Total memory bits     ; 0 / 294,912 ( 0 % )                      ;
; Total PLLs            ; 0 / 2 ( 0 % )                            ;
+-----------------------+------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                      ;
+--------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                             ; Setting                        ; Default Value                  ;
+--------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                             ; EP1C20F400C7                   ;                                ;
; Fit Attempts to Skip                                               ; 0                              ; 0.0                            ;
; Use smart compilation                                              ; Off                            ; Off                            ;
; Maximum processors allowed for parallel compilation                ; 1                              ; 1                              ;
; Use TimeQuest Timing Analyzer                                      ; Off                            ; Off                            ;
; Router Timing Optimization Level                                   ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                        ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                           ; 1.0                            ; 1.0                            ;
; Optimize Hold Timing                                               ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Fast-Corner Timing                                        ; Off                            ; Off                            ;
; Optimize Timing                                                    ; Normal compilation             ; Normal compilation             ;
; Optimize IOC Register Placement for Timing                         ; On                             ; On                             ;
; Limit to One Fitting Attempt                                       ; Off                            ; Off                            ;
; Final Placement Optimizations                                      ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                      ; 1                              ; 1                              ;
; Slow Slew Rate                                                     ; Off                            ; Off                            ;
; PCI I/O                                                            ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                              ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                          ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                 ; Off                            ; Off                            ;
; Auto Packed Registers                                              ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                  ; On                             ; On                             ;
; Auto Merge PLLs                                                    ; On                             ; On                             ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                       ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                          ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                             ; Off                            ; Off                            ;
; Fitter Effort                                                      ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                    ; Normal                         ; Normal                         ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                           ; Auto                           ;
; Auto Register Duplication                                          ; Auto                           ; Auto                           ;
; Auto Global Clock                                                  ; On                             ; On                             ;
; Auto Global Register Control Signals                               ; On                             ; On                             ;
; Stop After Congestion Map Generation                               ; Off                            ; Off                            ;
; Save Intermediate Fitting Results                                  ; Off                            ; Off                            ;
+--------------------------------------------------------------------+--------------------------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Fitter Partition Preservation Settings                                                                 ;
+------+-------------------+---------+------------------------------+------------------------+-----------+
; Name ; # Preserved Nodes ; # Nodes ; Preservation Level Requested ; Netlist Type Used      ; Hierarchy ;
+------+-------------------+---------+------------------------------+------------------------+-----------+
; Top  ; 0                 ; 134     ; Placement and Routing        ; Post-Synthesis Netlist ;           ;
+------+-------------------+---------+------------------------------+------------------------+-----------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in E:/Dropbox/University/Year 4/Digital Electronics/Assignments 3 - processor/multiplier_block/top_level.pin.


+---------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                             ;
+---------------------------------------------+-----------------------------+
; Resource                                    ; Usage                       ;
+---------------------------------------------+-----------------------------+
; Total logic elements                        ; 74 / 20,060 ( < 1 % )       ;
;     -- Combinational with no register       ; 53                          ;
;     -- Register only                        ; 0                           ;
;     -- Combinational with a register        ; 21                          ;
;                                             ;                             ;
; Logic element usage by number of LUT inputs ;                             ;
;     -- 4 input functions                    ; 41                          ;
;     -- 3 input functions                    ; 21                          ;
;     -- 2 input functions                    ; 12                          ;
;     -- 1 input functions                    ; 0                           ;
;     -- 0 input functions                    ; 0                           ;
;                                             ;                             ;
; Logic elements by mode                      ;                             ;
;     -- normal mode                          ; 74                          ;
;     -- arithmetic mode                      ; 0                           ;
;     -- qfbk mode                            ; 2                           ;
;     -- register cascade mode                ; 0                           ;
;     -- synchronous clear/load mode          ; 0                           ;
;     -- asynchronous clear/load mode         ; 0                           ;
;                                             ;                             ;
; Total registers                             ; 21 / 20,951 ( < 1 % )       ;
; Total LABs                                  ; 9 / 2,006 ( < 1 % )         ;
; Logic elements in carry chains              ; 0                           ;
; User inserted logic elements                ; 0                           ;
; Virtual pins                                ; 0                           ;
; I/O pins                                    ; 58 / 301 ( 19 % )           ;
;     -- Clock pins                           ; 1 / 2 ( 50 % )              ;
; Global signals                              ; 7                           ;
; M4Ks                                        ; 0 / 64 ( 0 % )              ;
; Total memory bits                           ; 0 / 294,912 ( 0 % )         ;
; Total RAM block bits                        ; 0 / 294,912 ( 0 % )         ;
; PLLs                                        ; 0 / 2 ( 0 % )               ;
; Global clocks                               ; 7 / 8 ( 88 % )              ;
; JTAGs                                       ; 0 / 1 ( 0 % )               ;
; Average interconnect usage (total/H/V)      ; 0% / 0% / 0%                ;
; Peak interconnect usage (total/H/V)         ; 1% / 2% / 1%                ;
; Maximum fan-out node                        ; data_mem2:inst18|inst30~177 ;
; Maximum fan-out                             ; 20                          ;
; Highest non-global fan-out signal           ; data_mem2:inst18|inst30~177 ;
; Highest non-global fan-out                  ; 20                          ;
; Total fan-out                               ; 309                         ;
; Average fan-out                             ; 2.31                        ;
+---------------------------------------------+-----------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                               ;
+--------------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name               ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+--------------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; clock              ; K6    ; 1        ; 0            ; 17           ; 0           ; 6                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; decode             ; J6    ; 1        ; 0            ; 20           ; 1           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; instruction[0]     ; J8    ; 1        ; 0            ; 19           ; 0           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; instruction[1]     ; B13   ; 2        ; 46           ; 33           ; 1           ; 7                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; instruction[2]     ; J5    ; 1        ; 0            ; 20           ; 0           ; 8                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; instruction[3]     ; G4    ; 1        ; 0            ; 25           ; 2           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; instruction[4]     ; B5    ; 2        ; 8            ; 33           ; 0           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; instruction[5]     ; M8    ; 1        ; 0            ; 14           ; 1           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; instruction[6]     ; F10   ; 2        ; 32           ; 33           ; 0           ; 12                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; instruction[7]     ; A13   ; 2        ; 46           ; 33           ; 0           ; 6                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; instruction[8]     ; G5    ; 1        ; 0            ; 27           ; 2           ; 6                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; reg_select_overide ; B15   ; 2        ; 58           ; 33           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
+--------------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                           ;
+--------------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+
; Name               ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; Slow Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load  ;
+--------------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+
; a_contents[0]      ; F17   ; 3        ; 69           ; 30           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ;
; a_contents[1]      ; E18   ; 3        ; 69           ; 29           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ;
; a_contents[2]      ; D17   ; 3        ; 69           ; 31           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ;
; a_contents[3]      ; E17   ; 3        ; 69           ; 30           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ;
; a_enable           ; E2    ; 1        ; 0            ; 29           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ;
; a_select           ; G15   ; 3        ; 69           ; 27           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ;
; address[0]         ; H1    ; 1        ; 0            ; 24           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ;
; address[1]         ; C13   ; 2        ; 44           ; 33           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ;
; address[2]         ; T7    ; 4        ; 10           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ;
; alu_a[0]           ; E15   ; 2        ; 56           ; 33           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ;
; alu_a[1]           ; E13   ; 2        ; 52           ; 33           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ;
; alu_a[2]           ; A17   ; 2        ; 66           ; 33           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ;
; alu_a[3]           ; B16   ; 2        ; 64           ; 33           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ;
; alu_r0[0]          ; D18   ; 3        ; 69           ; 31           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ;
; alu_r0[1]          ; B14   ; 2        ; 54           ; 33           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ;
; alu_r0[2]          ; F16   ; 3        ; 69           ; 28           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ;
; alu_r0[3]          ; C18   ; 3        ; 69           ; 32           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ;
; alu_r1[0]          ; F14   ; 2        ; 56           ; 33           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ;
; alu_r1[1]          ; E14   ; 2        ; 52           ; 33           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ;
; alu_r1[2]          ; B17   ; 2        ; 66           ; 33           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ;
; alu_r1[3]          ; D15   ; 2        ; 60           ; 33           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ;
; data[0]            ; C6    ; 2        ; 10           ; 33           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ;
; data[1]            ; K16   ; 3        ; 69           ; 19           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ;
; data[2]            ; U2    ; 1        ; 0            ; 2            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ;
; data[3]            ; A7    ; 2        ; 14           ; 33           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ;
; data_mem_enable    ; E9    ; 2        ; 30           ; 33           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ;
; data_mem_load      ; C19   ; 3        ; 69           ; 32           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ;
; memory_contents[0] ; E19   ; 3        ; 69           ; 29           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ;
; memory_contents[1] ; F18   ; 3        ; 69           ; 29           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ;
; memory_contents[2] ; D19   ; 3        ; 69           ; 31           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ;
; memory_contents[3] ; D20   ; 3        ; 69           ; 30           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ;
; mul_a_in[0]        ; U14   ; 4        ; 56           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ;
; mul_a_in[1]        ; F19   ; 3        ; 69           ; 28           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ;
; mul_a_in[2]        ; B18   ; 2        ; 68           ; 33           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ;
; mul_a_in[3]        ; C17   ; 2        ; 68           ; 33           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ;
; mul_a_select[0]    ; C16   ; 2        ; 64           ; 33           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ;
; mul_a_select[1]    ; C15   ; 2        ; 60           ; 33           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ;
; mul_b_in[0]        ; D14   ; 2        ; 48           ; 33           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ;
; mul_b_in[1]        ; A14   ; 2        ; 54           ; 33           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ;
; mul_b_in[2]        ; E16   ; 2        ; 62           ; 33           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ;
; mul_b_in[3]        ; F15   ; 3        ; 69           ; 28           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ;
; mul_b_select[0]    ; C10   ; 2        ; 34           ; 33           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ;
; mul_b_select[1]    ; D16   ; 2        ; 62           ; 33           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ;
; r0_enable          ; E6    ; 2        ; 10           ; 33           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ;
; r1_enable          ; J1    ; 1        ; 0            ; 22           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ;
; r1_select          ; A15   ; 2        ; 58           ; 33           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ;
+--------------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 13 / 80 ( 16 % ) ; 3.3V          ; --           ;
; 2        ; 29 / 70 ( 41 % ) ; 3.3V          ; --           ;
; 3        ; 16 / 81 ( 20 % ) ; 3.3V          ; --           ;
; 4        ; 2 / 70 ( 3 % )   ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A2       ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; A3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A4       ; 310        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A5       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A6       ; 302        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A7       ; 298        ; 2        ; data[3]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A8       ; 292        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A9       ; 288        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A10      ; 282        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A11      ; 275        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A12      ; 270        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A13      ; 264        ; 2        ; instruction[7]                           ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A14      ; 258        ; 2        ; mul_b_in[1]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A15      ; 255        ; 2        ; r1_select                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A16      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A17      ; 247        ; 2        ; alu_a[2]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A19      ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; A20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 312        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B4       ; 311        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B5       ; 306        ; 2        ; instruction[4]                           ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B6       ; 303        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B7       ; 299        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B8       ; 293        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B9       ; 289        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B10      ; 283        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B11      ; 276        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B12      ; 271        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B13      ; 265        ; 2        ; instruction[1]                           ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B14      ; 259        ; 2        ; alu_r0[1]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B15      ; 254        ; 2        ; reg_select_overide                       ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B16      ; 249        ; 2        ; alu_a[3]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B17      ; 246        ; 2        ; alu_r1[2]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B18      ; 245        ; 2        ; mul_a_in[2]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B20      ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; C1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C2       ; 1          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C3       ; 0          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C4       ; 313        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C5       ; 307        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C6       ; 305        ; 2        ; data[0]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C7       ; 296        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C8       ; 290        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C9       ; 286        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C10      ; 280        ; 2        ; mul_b_select[0]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C11      ; 278        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C12      ; 273        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C13      ; 266        ; 2        ; address[1]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C14      ; 262        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C15      ; 252        ; 2        ; mul_a_select[1]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C16      ; 248        ; 2        ; mul_a_select[0]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C17      ; 244        ; 2        ; mul_a_in[3]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C18      ; 243        ; 3        ; alu_r0[3]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; C19      ; 242        ; 3        ; data_mem_load                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; C20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D1       ; 5          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D2       ; 3          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D3       ; 2          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D4       ; 4          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D5       ; 309        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D6       ; 308        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D7       ; 297        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D8       ; 291        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D9       ; 287        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D10      ; 279        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D11      ; 277        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D12      ; 272        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D13      ; 267        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D14      ; 263        ; 2        ; mul_b_in[0]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D15      ; 253        ; 2        ; alu_r1[3]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D16      ; 250        ; 2        ; mul_b_select[1]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D17      ; 239        ; 3        ; a_contents[2]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; D18      ; 241        ; 3        ; alu_r0[0]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; D19      ; 240        ; 3        ; memory_contents[2]                       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; D20      ; 238        ; 3        ; memory_contents[3]                       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; E1       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E2       ; 10         ; 1        ; a_enable                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; E3       ; 9          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E4       ; 6          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E5       ; 7          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E6       ; 304        ; 2        ; r0_enable                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; E7       ; 300        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E8       ; 294        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E9       ; 285        ; 2        ; data_mem_enable                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; E10      ; 284        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E11      ; 274        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E12      ; 268        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E13      ; 261        ; 2        ; alu_a[1]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; E14      ; 260        ; 2        ; alu_r1[1]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; E15      ; 256        ; 2        ; alu_a[0]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; E16      ; 251        ; 2        ; mul_b_in[2]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; E17      ; 237        ; 3        ; a_contents[3]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; E18      ; 234        ; 3        ; a_contents[1]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; E19      ; 233        ; 3        ; memory_contents[0]                       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; E20      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F1       ; 14         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F2       ; 13         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F3       ; 8          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F4       ; 11         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F5       ; 12         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F6       ; 15         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F7       ; 301        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F8       ; 295        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F9       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F10      ; 281        ; 2        ; instruction[6]                           ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F11      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F12      ; 269        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F13      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F14      ; 257        ; 2        ; alu_r1[0]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F15      ; 231        ; 3        ; mul_b_in[3]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; F16      ; 232        ; 3        ; alu_r0[2]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; F17      ; 236        ; 3        ; a_contents[0]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; F18      ; 235        ; 3        ; memory_contents[1]                       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; F19      ; 230        ; 3        ; mul_a_in[1]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; F20      ; 229        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G1       ; 17         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G2       ; 18         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G3       ; 21         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G4       ; 22         ; 1        ; instruction[3]                           ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; G5       ; 16         ; 1        ; instruction[8]                           ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; G6       ; 19         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G7       ; 20         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G9       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G14      ; 224        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G15      ; 227        ; 3        ; a_select                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; G16      ; 228        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G17      ; 221        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G18      ; 222        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G19      ; 225        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G20      ; 226        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H1       ; 24         ; 1        ; address[0]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; H2       ; 25         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H3       ; 26         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H4       ; 27         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H5       ; 30         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H6       ; 31         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H7       ; 23         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H8       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H9       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; H11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; H13      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H14      ; 211        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H15      ; 223        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H16      ; 220        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H17      ; 218        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H18      ; 219        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H19      ; 217        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H20      ; 216        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J1       ; 28         ; 1        ; r1_enable                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J2       ; 29         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J3       ; 32         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J4       ; 33         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J5       ; 34         ; 1        ; instruction[2]                           ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J6       ; 35         ; 1        ; decode                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J7       ; 36         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J8       ; 37         ; 1        ; instruction[0]                           ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J13      ; 205        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J14      ; 210        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J15      ; 214        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J16      ; 215        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J17      ; 209        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J18      ; 208        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J19      ; 213        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J20      ; 212        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K1       ; 40         ; 1        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K2       ; 38         ; 1        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; K3       ; 39         ; 1        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K4       ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; K5       ; 41         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; K6       ; 42         ; 1        ; clock                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K7       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K8       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; K9       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; K13      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; K14      ; 201        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; K15      ; 207        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K16      ; 206        ; 3        ; data[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K17      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; K18      ; 203        ; 3        ; #TDI                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K19      ; 204        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K20      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L1       ; 45         ; 1        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L2       ; 43         ; 1        ; ^nCEO                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L3       ; 47         ; 1        ; ^DCLK                                    ; bidir  ;              ;         ; --         ;                 ; --       ; --           ;
; L4       ; 48         ; 1        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; L5       ; 44         ; 1        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ; 46         ; 1        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L7       ;            ;          ; GNDG_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L8       ; 49         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ; 195        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L14      ; 202        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L15      ;            ;          ; GNDG_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ; 199        ; 3        ; #TMS                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L17      ; 197        ; 3        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ; 196        ; 3        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L19      ; 198        ; 3        ; #TCK                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L20      ; 200        ; 3        ; #TDO                                     ; output ;              ;         ; --         ;                 ; --       ; --           ;
; M1       ; 52         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M2       ; 51         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M3       ; 56         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M4       ; 55         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M5       ; 53         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M6       ; 54         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M7       ; 57         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M8       ; 50         ; 1        ; instruction[5]                           ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M9       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; M13      ; 194        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M14      ; 193        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M15      ; 189        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M16      ; 190        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M17      ; 188        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M18      ; 187        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M19      ; 192        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M20      ; 191        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N1       ; 59         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N2       ; 60         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N3       ; 62         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N4       ; 61         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N5       ; 63         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N6       ; 58         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N7       ; 64         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N8       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N14      ; 180        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N15      ; 186        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N16      ; 185        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N17      ; 182        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N18      ; 181        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N19      ; 183        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N20      ; 184        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P1       ; 67         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P2       ; 66         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P3       ; 70         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P4       ; 71         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P5       ; 69         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P6       ; 68         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P7       ; 65         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P9       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P14      ; 173        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P15      ; 177        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P16      ; 176        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P17      ; 175        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P18      ; 174        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P19      ; 178        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P20      ; 179        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R1       ; 72         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R2       ; 73         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R3       ; 76         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R4       ; 77         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R5       ; 75         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R6       ; 74         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R7       ; 103        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R8       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R9       ; 114        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R10      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R11      ; 126        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R12      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R13      ; 134        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R14      ; 139        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R15      ; 172        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R16      ; 167        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R17      ; 170        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R18      ; 171        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R19      ; 168        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R20      ; 169        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T1       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T2       ; 79         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T3       ; 80         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T4       ; 78         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T5       ; 91         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T6       ; 95         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T7       ; 96         ; 4        ; address[2]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; T8       ; 104        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T9       ; 113        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T10      ; 117        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T11      ; 129        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T12      ; 130        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T13      ; 133        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T14      ; 140        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T15      ; 149        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T16      ; 150        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T17      ; 166        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T18      ; 164        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T19      ; 165        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T20      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; U1       ; 81         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U2       ; 83         ; 1        ; data[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; U3       ; 84         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U4       ; 82         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U5       ; 92         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U6       ; 99         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U7       ; 106        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U8       ; 108        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U9       ; 111        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U10      ; 118        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U11      ; 123        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U12      ; 131        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U13      ; 137        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U14      ; 143        ; 4        ; mul_a_in[0]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; U15      ; 146        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U16      ; 154        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U17      ; 163        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U18      ; 161        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U19      ; 162        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U20      ; 160        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V2       ; 85         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V3       ; 86         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V4       ; 89         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V5       ; 93         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V6       ; 100        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V7       ; 105        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V8       ; 107        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V9       ; 112        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V10      ; 119        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V11      ; 122        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V12      ; 132        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V13      ; 138        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V14      ; 144        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V15      ; 145        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V16      ; 152        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V17      ; 153        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V18      ; 158        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V19      ; 159        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W1       ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; W2       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W3       ; 87         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W4       ; 90         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W5       ; 94         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W6       ; 97         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W7       ; 101        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W8       ; 109        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W9       ; 116        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W10      ; 120        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W11      ; 124        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W12      ; 128        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W13      ; 136        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W14      ; 141        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W15      ; 148        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W16      ; 151        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W17      ; 156        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W18      ; 157        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W20      ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; Y1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y2       ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; Y3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y4       ; 88         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y5       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; Y6       ; 98         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y7       ; 102        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y8       ; 110        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y9       ; 115        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y10      ; 121        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y11      ; 125        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y12      ; 127        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y13      ; 135        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y14      ; 142        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y15      ; 147        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y16      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; Y17      ; 155        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y19      ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; Y20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                         ;
+---------------------+-------+------------------------------------+
; I/O Standard        ; Load  ; Termination Resistance             ;
+---------------------+-------+------------------------------------+
; 3.3-V LVTTL         ; 10 pF ; Not Available                      ;
; 3.3-V LVCMOS        ; 10 pF ; Not Available                      ;
; 2.5 V               ; 10 pF ; Not Available                      ;
; 1.8 V               ; 10 pF ; Not Available                      ;
; 1.5 V               ; 10 pF ; Not Available                      ;
; SSTL-3 Class I      ; 30 pF ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-3 Class II     ; 30 pF ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class I      ; 30 pF ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II     ; 30 pF ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential SSTL-2 ; 10 pF ; (See SSTL-2)                       ;
; 3.3-V PCI           ; 10 pF ; 25 Ohm (Parallel)                  ;
; LVDS                ; 4 pF  ; 100 Ohm (Differential)             ;
; RSDS                ; 10 pF ; 100 Ohm (Differential)             ;
+---------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                      ;
+--------------------------------------+-------------+--------------+-------------+------+------+--------------+--------------+-------------------+------------------+-----------------+------------+-----------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node           ; Logic Cells ; LC Registers ; Memory Bits ; M4Ks ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Carry Chain LCs ; Packed LCs ; Full Hierarchy Name                                                                     ; Library Name ;
+--------------------------------------+-------------+--------------+-------------+------+------+--------------+--------------+-------------------+------------------+-----------------+------------+-----------------------------------------------------------------------------------------+--------------+
; |top_level                           ; 74 (1)      ; 21           ; 0           ; 0    ; 58   ; 0            ; 53 (1)       ; 0 (0)             ; 21 (0)           ; 0 (0)           ; 0 (0)      ; |top_level                                                                              ; work         ;
;    |4bit_register:inst4|             ; 4 (4)       ; 4            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 0 (0)           ; 0 (0)      ; |top_level|4bit_register:inst4                                                          ; work         ;
;    |4bit_register:inst5|             ; 4 (4)       ; 4            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 0 (0)           ; 0 (0)      ; |top_level|4bit_register:inst5                                                          ; work         ;
;    |4bit_register:inst7|             ; 4 (4)       ; 4            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 0 (0)           ; 0 (0)      ; |top_level|4bit_register:inst7                                                          ; work         ;
;    |data_mem2:inst18|                ; 12 (12)     ; 0            ; 0           ; 0    ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |top_level|data_mem2:inst18                                                             ; work         ;
;    |instruction_decode:inst1|        ; 31 (11)     ; 9            ; 0           ; 0    ; 0    ; 0            ; 22 (11)      ; 0 (0)             ; 9 (0)            ; 0 (0)           ; 0 (0)      ; |top_level|instruction_decode:inst1                                                     ; work         ;
;       |busmux:inst58|                ; 3 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |top_level|instruction_decode:inst1|busmux:inst58                                       ; work         ;
;          |lpm_mux:$00000|            ; 3 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |top_level|instruction_decode:inst1|busmux:inst58|lpm_mux:$00000                        ; work         ;
;             |mux_5fc:auto_generated| ; 3 (3)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |top_level|instruction_decode:inst1|busmux:inst58|lpm_mux:$00000|mux_5fc:auto_generated ; work         ;
;       |ldr_decode:inst68|            ; 5 (5)       ; 3            ; 0           ; 0    ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 3 (3)            ; 0 (0)           ; 0 (0)      ; |top_level|instruction_decode:inst1|ldr_decode:inst68                                   ; work         ;
;       |mul_decode:inst2|             ; 6 (6)       ; 3            ; 0           ; 0    ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 3 (3)            ; 0 (0)           ; 0 (0)      ; |top_level|instruction_decode:inst1|mul_decode:inst2                                    ; work         ;
;       |str_decode:inst62|            ; 6 (6)       ; 3            ; 0           ; 0    ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 3 (3)            ; 0 (0)           ; 0 (0)      ; |top_level|instruction_decode:inst1|str_decode:inst62                                   ; work         ;
;    |mul_mux:inst10|                  ; 9 (9)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |top_level|mul_mux:inst10                                                               ; work         ;
;    |mul_mux:inst8|                   ; 9 (9)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |top_level|mul_mux:inst8                                                                ; work         ;
+--------------------------------------+-------------+--------------+-------------+------+------+--------------+--------------+-------------------+------------------+-----------------+------------+-----------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+---------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                         ;
+--------------------+----------+---------------+---------------+-----------------------+-----+
; Name               ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+--------------------+----------+---------------+---------------+-----------------------+-----+
; a_contents[0]      ; Output   ; --            ; --            ; --                    ; --  ;
; a_contents[1]      ; Output   ; --            ; --            ; --                    ; --  ;
; a_contents[2]      ; Output   ; --            ; --            ; --                    ; --  ;
; a_contents[3]      ; Output   ; --            ; --            ; --                    ; --  ;
; memory_contents[0] ; Output   ; --            ; --            ; --                    ; --  ;
; memory_contents[1] ; Output   ; --            ; --            ; --                    ; --  ;
; memory_contents[2] ; Output   ; --            ; --            ; --                    ; --  ;
; memory_contents[3] ; Output   ; --            ; --            ; --                    ; --  ;
; a_enable           ; Output   ; --            ; --            ; --                    ; --  ;
; r1_enable          ; Output   ; --            ; --            ; --                    ; --  ;
; r0_enable          ; Output   ; --            ; --            ; --                    ; --  ;
; data_mem_enable    ; Output   ; --            ; --            ; --                    ; --  ;
; data_mem_load      ; Output   ; --            ; --            ; --                    ; --  ;
; a_select           ; Output   ; --            ; --            ; --                    ; --  ;
; r1_select          ; Output   ; --            ; --            ; --                    ; --  ;
; address[0]         ; Output   ; --            ; --            ; --                    ; --  ;
; address[1]         ; Output   ; --            ; --            ; --                    ; --  ;
; address[2]         ; Output   ; --            ; --            ; --                    ; --  ;
; alu_a[0]           ; Output   ; --            ; --            ; --                    ; --  ;
; alu_a[1]           ; Output   ; --            ; --            ; --                    ; --  ;
; alu_a[2]           ; Output   ; --            ; --            ; --                    ; --  ;
; alu_a[3]           ; Output   ; --            ; --            ; --                    ; --  ;
; alu_r0[0]          ; Output   ; --            ; --            ; --                    ; --  ;
; alu_r0[1]          ; Output   ; --            ; --            ; --                    ; --  ;
; alu_r0[2]          ; Output   ; --            ; --            ; --                    ; --  ;
; alu_r0[3]          ; Output   ; --            ; --            ; --                    ; --  ;
; alu_r1[0]          ; Output   ; --            ; --            ; --                    ; --  ;
; alu_r1[1]          ; Output   ; --            ; --            ; --                    ; --  ;
; alu_r1[2]          ; Output   ; --            ; --            ; --                    ; --  ;
; alu_r1[3]          ; Output   ; --            ; --            ; --                    ; --  ;
; data[0]            ; Output   ; --            ; --            ; --                    ; --  ;
; data[1]            ; Output   ; --            ; --            ; --                    ; --  ;
; data[2]            ; Output   ; --            ; --            ; --                    ; --  ;
; data[3]            ; Output   ; --            ; --            ; --                    ; --  ;
; mul_a_in[0]        ; Output   ; --            ; --            ; --                    ; --  ;
; mul_a_in[1]        ; Output   ; --            ; --            ; --                    ; --  ;
; mul_a_in[2]        ; Output   ; --            ; --            ; --                    ; --  ;
; mul_a_in[3]        ; Output   ; --            ; --            ; --                    ; --  ;
; mul_a_select[0]    ; Output   ; --            ; --            ; --                    ; --  ;
; mul_a_select[1]    ; Output   ; --            ; --            ; --                    ; --  ;
; mul_b_in[0]        ; Output   ; --            ; --            ; --                    ; --  ;
; mul_b_in[1]        ; Output   ; --            ; --            ; --                    ; --  ;
; mul_b_in[2]        ; Output   ; --            ; --            ; --                    ; --  ;
; mul_b_in[3]        ; Output   ; --            ; --            ; --                    ; --  ;
; mul_b_select[0]    ; Output   ; --            ; --            ; --                    ; --  ;
; mul_b_select[1]    ; Output   ; --            ; --            ; --                    ; --  ;
; instruction[2]     ; Input    ; ON            ; ON            ; --                    ; --  ;
; instruction[1]     ; Input    ; ON            ; ON            ; --                    ; --  ;
; instruction[3]     ; Input    ; ON            ; ON            ; --                    ; --  ;
; instruction[6]     ; Input    ; ON            ; ON            ; --                    ; --  ;
; instruction[7]     ; Input    ; ON            ; ON            ; --                    ; --  ;
; instruction[8]     ; Input    ; ON            ; ON            ; --                    ; --  ;
; instruction[4]     ; Input    ; ON            ; OFF           ; --                    ; --  ;
; instruction[5]     ; Input    ; OFF           ; ON            ; --                    ; --  ;
; instruction[0]     ; Input    ; ON            ; ON            ; --                    ; --  ;
; reg_select_overide ; Input    ; ON            ; ON            ; --                    ; --  ;
; decode             ; Input    ; ON            ; ON            ; --                    ; --  ;
; clock              ; Input    ; OFF           ; OFF           ; --                    ; --  ;
+--------------------+----------+---------------+---------------+-----------------------+-----+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                       ;
+--------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                    ; Pad To Core Index ; Setting ;
+--------------------------------------------------------------------------------------------------------+-------------------+---------+
; instruction[2]                                                                                         ;                   ;         ;
;      - instruction_decode:inst1|inst63                                                                 ; 0                 ; ON      ;
;      - instruction_decode:inst1|inst64~61                                                              ; 0                 ; ON      ;
;      - instruction_decode:inst1|busmux:inst58|lpm_mux:$00000|mux_5fc:auto_generated|result_node[1]~154 ; 0                 ; ON      ;
;      - instruction_decode:inst1|inst3~22                                                               ; 0                 ; ON      ;
;      - mul_mux:inst8|inst~32                                                                           ; 0                 ; ON      ;
;      - instruction_decode:inst1|inst65                                                                 ; 0                 ; ON      ;
;      - reg_select_overide~90                                                                           ; 0                 ; ON      ;
;      - data_mem2:inst18|inst30~176                                                                     ; 0                 ; ON      ;
; instruction[1]                                                                                         ;                   ;         ;
;      - instruction_decode:inst1|inst63                                                                 ; 1                 ; ON      ;
;      - instruction_decode:inst1|inst64~61                                                              ; 1                 ; ON      ;
;      - instruction_decode:inst1|busmux:inst58|lpm_mux:$00000|mux_5fc:auto_generated|result_node[2]~153 ; 1                 ; ON      ;
;      - instruction_decode:inst1|inst8~22                                                               ; 1                 ; ON      ;
;      - mul_mux:inst10|inst~32                                                                          ; 1                 ; ON      ;
;      - instruction_decode:inst1|inst65                                                                 ; 1                 ; ON      ;
;      - reg_select_overide~90                                                                           ; 1                 ; ON      ;
; instruction[3]                                                                                         ;                   ;         ;
;      - instruction_decode:inst1|busmux:inst58|lpm_mux:$00000|mux_5fc:auto_generated|result_node[2]~153 ; 0                 ; ON      ;
;      - instruction_decode:inst1|busmux:inst58|lpm_mux:$00000|mux_5fc:auto_generated|result_node[0]~155 ; 0                 ; ON      ;
;      - instruction_decode:inst1|inst7~22                                                               ; 0                 ; ON      ;
;      - mul_mux:inst8|inst~32                                                                           ; 0                 ; ON      ;
; instruction[6]                                                                                         ;                   ;         ;
;      - instruction_decode:inst1|busmux:inst58|lpm_mux:$00000|mux_5fc:auto_generated|result_node[2]~153 ; 0                 ; ON      ;
;      - instruction_decode:inst1|busmux:inst58|lpm_mux:$00000|mux_5fc:auto_generated|result_node[1]~154 ; 0                 ; ON      ;
;      - instruction_decode:inst1|busmux:inst58|lpm_mux:$00000|mux_5fc:auto_generated|result_node[0]~155 ; 0                 ; ON      ;
;      - instruction_decode:inst1|inst7~22                                                               ; 0                 ; ON      ;
;      - instruction_decode:inst1|inst3~22                                                               ; 0                 ; ON      ;
;      - mul_mux:inst8|inst~32                                                                           ; 0                 ; ON      ;
;      - instruction_decode:inst1|inst8~22                                                               ; 0                 ; ON      ;
;      - instruction_decode:inst1|inst9~22                                                               ; 0                 ; ON      ;
;      - mul_mux:inst10|inst~32                                                                          ; 0                 ; ON      ;
;      - instruction_decode:inst1|ldr_decode:inst68|inst24~92                                            ; 0                 ; ON      ;
;      - instruction_decode:inst1|str_decode:inst62|inst26~94                                            ; 0                 ; ON      ;
;      - instruction_decode:inst1|mul_decode:inst2|inst26~92                                             ; 0                 ; ON      ;
; instruction[7]                                                                                         ;                   ;         ;
;      - instruction_decode:inst1|inst4~9                                                                ; 0                 ; ON      ;
;      - instruction_decode:inst1|inst7~22                                                               ; 0                 ; ON      ;
;      - instruction_decode:inst1|inst3~22                                                               ; 0                 ; ON      ;
;      - instruction_decode:inst1|inst8~22                                                               ; 0                 ; ON      ;
;      - instruction_decode:inst1|inst9~22                                                               ; 0                 ; ON      ;
;      - instruction_decode:inst1|str_decode:inst62|inst26~94                                            ; 0                 ; ON      ;
; instruction[8]                                                                                         ;                   ;         ;
;      - instruction_decode:inst1|inst4~9                                                                ; 0                 ; ON      ;
;      - instruction_decode:inst1|inst7~22                                                               ; 0                 ; ON      ;
;      - instruction_decode:inst1|inst3~22                                                               ; 0                 ; ON      ;
;      - instruction_decode:inst1|inst8~22                                                               ; 0                 ; ON      ;
;      - instruction_decode:inst1|inst9~22                                                               ; 0                 ; ON      ;
;      - instruction_decode:inst1|str_decode:inst62|inst26~94                                            ; 0                 ; ON      ;
; instruction[4]                                                                                         ;                   ;         ;
;      - instruction_decode:inst1|busmux:inst58|lpm_mux:$00000|mux_5fc:auto_generated|result_node[1]~154 ; 0                 ; ON      ;
;      - instruction_decode:inst1|inst20                                                                 ; 1                 ; OFF     ;
;      - instruction_decode:inst1|inst18                                                                 ; 1                 ; OFF     ;
;      - instruction_decode:inst1|inst14                                                                 ; 1                 ; OFF     ;
; instruction[5]                                                                                         ;                   ;         ;
;      - instruction_decode:inst1|busmux:inst58|lpm_mux:$00000|mux_5fc:auto_generated|result_node[0]~155 ; 1                 ; ON      ;
;      - instruction_decode:inst1|inst20                                                                 ; 0                 ; OFF     ;
;      - instruction_decode:inst1|inst18                                                                 ; 0                 ; OFF     ;
;      - instruction_decode:inst1|inst14                                                                 ; 0                 ; OFF     ;
; instruction[0]                                                                                         ;                   ;         ;
;      - instruction_decode:inst1|inst9~22                                                               ; 0                 ; ON      ;
;      - mul_mux:inst10|inst~32                                                                          ; 0                 ; ON      ;
; reg_select_overide                                                                                     ;                   ;         ;
;      - reg_select_overide~90                                                                           ; 0                 ; ON      ;
; decode                                                                                                 ;                   ;         ;
;      - instruction_decode:inst1|ldr_decode:inst68|inst24~92                                            ; 1                 ; ON      ;
;      - instruction_decode:inst1|str_decode:inst62|inst26~94                                            ; 1                 ; ON      ;
;      - instruction_decode:inst1|mul_decode:inst2|inst26~92                                             ; 1                 ; ON      ;
; clock                                                                                                  ;                   ;         ;
+--------------------------------------------------------------------------------------------------------+-------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                ;
+---------------------------------------------------+---------------+---------+---------------+--------+----------------------+------------------+
; Name                                              ; Location      ; Fan-Out ; Usage         ; Global ; Global Resource Used ; Global Line Name ;
+---------------------------------------------------+---------------+---------+---------------+--------+----------------------+------------------+
; clock                                             ; PIN_K6        ; 6       ; Clock         ; yes    ; Global Clock         ; GCLK3            ;
; data_mem2:inst18|inst30~177                       ; LC_X57_Y32_N1 ; 20      ; Output enable ; no     ; --                   ; --               ;
; instruction_decode:inst1|inst14                   ; LC_X8_Y16_N0  ; 5       ; Clock         ; yes    ; Global Clock         ; GCLK1            ;
; instruction_decode:inst1|inst18                   ; LC_X8_Y16_N1  ; 5       ; Clock         ; yes    ; Global Clock         ; GCLK6            ;
; instruction_decode:inst1|inst20                   ; LC_X8_Y16_N2  ; 5       ; Clock         ; yes    ; Global Clock         ; GCLK0            ;
; instruction_decode:inst1|ldr_decode:inst68|inst25 ; LC_X9_Y16_N4  ; 2       ; Clock         ; yes    ; Global Clock         ; GCLK2            ;
; instruction_decode:inst1|mul_decode:inst2|inst47  ; LC_X9_Y16_N8  ; 2       ; Clock         ; yes    ; Global Clock         ; GCLK5            ;
; instruction_decode:inst1|str_decode:inst62|inst47 ; LC_X58_Y28_N4 ; 2       ; Clock         ; yes    ; Global Clock         ; GCLK7            ;
+---------------------------------------------------+---------------+---------+---------------+--------+----------------------+------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                           ;
+---------------------------------------------------+---------------+---------+----------------------+------------------+
; Name                                              ; Location      ; Fan-Out ; Global Resource Used ; Global Line Name ;
+---------------------------------------------------+---------------+---------+----------------------+------------------+
; clock                                             ; PIN_K6        ; 6       ; Global Clock         ; GCLK3            ;
; instruction_decode:inst1|inst14                   ; LC_X8_Y16_N0  ; 5       ; Global Clock         ; GCLK1            ;
; instruction_decode:inst1|inst18                   ; LC_X8_Y16_N1  ; 5       ; Global Clock         ; GCLK6            ;
; instruction_decode:inst1|inst20                   ; LC_X8_Y16_N2  ; 5       ; Global Clock         ; GCLK0            ;
; instruction_decode:inst1|ldr_decode:inst68|inst25 ; LC_X9_Y16_N4  ; 2       ; Global Clock         ; GCLK2            ;
; instruction_decode:inst1|mul_decode:inst2|inst47  ; LC_X9_Y16_N8  ; 2       ; Global Clock         ; GCLK5            ;
; instruction_decode:inst1|str_decode:inst62|inst47 ; LC_X58_Y28_N4 ; 2       ; Global Clock         ; GCLK7            ;
+---------------------------------------------------+---------------+---------+----------------------+------------------+


+-----------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                           ;
+-------------------------------------------------------------------------------------------------+---------+
; Name                                                                                            ; Fan-Out ;
+-------------------------------------------------------------------------------------------------+---------+
; data_mem2:inst18|inst30~177                                                                     ; 20      ;
; instruction[6]                                                                                  ; 12      ;
; instruction[2]                                                                                  ; 8       ;
; instruction_decode:inst1|str_decode:inst62|inst45                                               ; 8       ;
; instruction[1]                                                                                  ; 7       ;
; instruction_decode:inst1|inst4~9                                                                ; 7       ;
; instruction[8]                                                                                  ; 6       ;
; instruction[7]                                                                                  ; 6       ;
; instruction_decode:inst1|str_decode:inst62|inst2                                                ; 6       ;
; instruction_decode:inst1|ldr_decode:inst68|inst                                                 ; 6       ;
; data_mem2:inst18|inst32~62                                                                      ; 5       ;
; data_mem2:inst18|inst31~62                                                                      ; 5       ;
; data_mem2:inst18|inst3~62                                                                       ; 5       ;
; data_mem2:inst18|inst30~175                                                                     ; 5       ;
; reg_select_overide~90                                                                           ; 5       ;
; instruction_decode:inst1|inst9~22                                                               ; 5       ;
; instruction_decode:inst1|inst8~22                                                               ; 5       ;
; instruction_decode:inst1|inst3~22                                                               ; 5       ;
; instruction_decode:inst1|inst7~22                                                               ; 5       ;
; instruction_decode:inst1|inst64~61                                                              ; 5       ;
; instruction[5]                                                                                  ; 4       ;
; instruction[4]                                                                                  ; 4       ;
; instruction[3]                                                                                  ; 4       ;
; instruction_decode:inst1|mul_decode:inst2|inst26                                                ; 4       ;
; data_mem2:inst18|inst15                                                                         ; 4       ;
; instruction_decode:inst1|inst65                                                                 ; 4       ;
; instruction_decode:inst1|ldr_decode:inst68|inst24                                               ; 4       ;
; mul_mux:inst10|inst~32                                                                          ; 4       ;
; mul_mux:inst8|inst~32                                                                           ; 4       ;
; instruction_decode:inst1|mul_decode:inst2|inst45                                                ; 4       ;
; 4bit_register:inst7|inst                                                                        ; 4       ;
; 4bit_register:inst7|inst1                                                                       ; 4       ;
; 4bit_register:inst7|inst2                                                                       ; 4       ;
; 4bit_register:inst7|inst3                                                                       ; 4       ;
; 4bit_register:inst4|inst                                                                        ; 4       ;
; 4bit_register:inst4|inst1                                                                       ; 4       ;
; 4bit_register:inst4|inst2                                                                       ; 4       ;
; 4bit_register:inst4|inst3                                                                       ; 4       ;
; 4bit_register:inst5|inst                                                                        ; 4       ;
; 4bit_register:inst5|inst1                                                                       ; 4       ;
; 4bit_register:inst5|inst2                                                                       ; 4       ;
; 4bit_register:inst5|inst3                                                                       ; 4       ;
; instruction_decode:inst1|ldr_decode:inst68|inst1                                                ; 4       ;
; decode                                                                                          ; 3       ;
; instruction_decode:inst1|str_decode:inst62|inst26                                               ; 3       ;
; instruction_decode:inst1|mul_decode:inst2|inst2                                                 ; 3       ;
; instruction_decode:inst1|busmux:inst58|lpm_mux:$00000|mux_5fc:auto_generated|result_node[0]~155 ; 3       ;
; instruction_decode:inst1|busmux:inst58|lpm_mux:$00000|mux_5fc:auto_generated|result_node[1]~154 ; 3       ;
; instruction_decode:inst1|busmux:inst58|lpm_mux:$00000|mux_5fc:auto_generated|result_node[2]~153 ; 3       ;
; instruction_decode:inst1|inst38~1                                                               ; 3       ;
+-------------------------------------------------------------------------------------------------+---------+


+-----------------------------------------------------+
; Interconnect Usage Summary                          ;
+----------------------------+------------------------+
; Interconnect Resource Type ; Usage                  ;
+----------------------------+------------------------+
; C4s                        ; 176 / 48,240 ( < 1 % ) ;
; Direct links               ; 32 / 69,520 ( < 1 % )  ;
; Global clocks              ; 7 / 8 ( 88 % )         ;
; LAB clocks                 ; 8 / 384 ( 2 % )        ;
; LUT chains                 ; 8 / 18,054 ( < 1 % )   ;
; Local interconnects        ; 158 / 69,520 ( < 1 % ) ;
; M4K buffers                ; 0 / 2,304 ( 0 % )      ;
; R4s                        ; 356 / 45,520 ( < 1 % ) ;
+----------------------------+------------------------+


+--------------------------------------------------------------------------+
; LAB Logic Elements                                                       ;
+--------------------------------------------+-----------------------------+
; Number of Logic Elements  (Average = 8.22) ; Number of LABs  (Total = 9) ;
+--------------------------------------------+-----------------------------+
; 1                                          ; 0                           ;
; 2                                          ; 2                           ;
; 3                                          ; 0                           ;
; 4                                          ; 0                           ;
; 5                                          ; 0                           ;
; 6                                          ; 0                           ;
; 7                                          ; 0                           ;
; 8                                          ; 0                           ;
; 9                                          ; 0                           ;
; 10                                         ; 7                           ;
+--------------------------------------------+-----------------------------+


+------------------------------------------------------------------+
; LAB-wide Signals                                                 ;
+------------------------------------+-----------------------------+
; LAB-wide Signals  (Average = 0.89) ; Number of LABs  (Total = 9) ;
+------------------------------------+-----------------------------+
; 1 Clock                            ; 3                           ;
; 2 Clocks                           ; 5                           ;
+------------------------------------+-----------------------------+


+---------------------------------------------------------------------------+
; LAB Signals Sourced                                                       ;
+---------------------------------------------+-----------------------------+
; Number of Signals Sourced  (Average = 8.44) ; Number of LABs  (Total = 9) ;
+---------------------------------------------+-----------------------------+
; 0                                           ; 0                           ;
; 1                                           ; 0                           ;
; 2                                           ; 2                           ;
; 3                                           ; 0                           ;
; 4                                           ; 0                           ;
; 5                                           ; 0                           ;
; 6                                           ; 0                           ;
; 7                                           ; 0                           ;
; 8                                           ; 0                           ;
; 9                                           ; 0                           ;
; 10                                          ; 5                           ;
; 11                                          ; 2                           ;
+---------------------------------------------+-----------------------------+


+-------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                       ;
+-------------------------------------------------+-----------------------------+
; Number of Signals Sourced Out  (Average = 6.22) ; Number of LABs  (Total = 9) ;
+-------------------------------------------------+-----------------------------+
; 0                                               ; 0                           ;
; 1                                               ; 0                           ;
; 2                                               ; 2                           ;
; 3                                               ; 0                           ;
; 4                                               ; 1                           ;
; 5                                               ; 0                           ;
; 6                                               ; 2                           ;
; 7                                               ; 1                           ;
; 8                                               ; 1                           ;
; 9                                               ; 0                           ;
; 10                                              ; 1                           ;
; 11                                              ; 1                           ;
+-------------------------------------------------+-----------------------------+


+----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                        ;
+----------------------------------------------+-----------------------------+
; Number of Distinct Inputs  (Average = 10.67) ; Number of LABs  (Total = 9) ;
+----------------------------------------------+-----------------------------+
; 0                                            ; 0                           ;
; 1                                            ; 0                           ;
; 2                                            ; 0                           ;
; 3                                            ; 0                           ;
; 4                                            ; 2                           ;
; 5                                            ; 0                           ;
; 6                                            ; 0                           ;
; 7                                            ; 0                           ;
; 8                                            ; 1                           ;
; 9                                            ; 1                           ;
; 10                                           ; 0                           ;
; 11                                           ; 0                           ;
; 12                                           ; 1                           ;
; 13                                           ; 1                           ;
; 14                                           ; 1                           ;
; 15                                           ; 1                           ;
; 16                                           ; 0                           ;
; 17                                           ; 1                           ;
+----------------------------------------------+-----------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
    Info: Version 8.0 Build 215 05/29/2008 SJ Full Version
    Info: Processing started: Sun Jan 08 17:41:33 2012
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off top_level -c top_level
Info: Selected device EP1C20F400C7 for design "top_level"
Info: Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info: Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info: Device EP1C4F400C7 is compatible
    Info: Device EP1C4F400I7 is compatible
    Info: Device EP1C20F400I7 is compatible
Info: Fitter converted 2 user pins into dedicated programming pins
    Info: Pin ~nCSO~ is reserved at location K2
    Info: Pin ~ASDO~ is reserved at location L4
Warning: No exact pin location assignment(s) for 58 pins of 58 total pins
    Info: Pin a_contents[0] not assigned to an exact location on the device
    Info: Pin a_contents[1] not assigned to an exact location on the device
    Info: Pin a_contents[2] not assigned to an exact location on the device
    Info: Pin a_contents[3] not assigned to an exact location on the device
    Info: Pin memory_contents[0] not assigned to an exact location on the device
    Info: Pin memory_contents[1] not assigned to an exact location on the device
    Info: Pin memory_contents[2] not assigned to an exact location on the device
    Info: Pin memory_contents[3] not assigned to an exact location on the device
    Info: Pin a_enable not assigned to an exact location on the device
    Info: Pin r1_enable not assigned to an exact location on the device
    Info: Pin r0_enable not assigned to an exact location on the device
    Info: Pin data_mem_enable not assigned to an exact location on the device
    Info: Pin data_mem_load not assigned to an exact location on the device
    Info: Pin a_select not assigned to an exact location on the device
    Info: Pin r1_select not assigned to an exact location on the device
    Info: Pin address[0] not assigned to an exact location on the device
    Info: Pin address[1] not assigned to an exact location on the device
    Info: Pin address[2] not assigned to an exact location on the device
    Info: Pin alu_a[0] not assigned to an exact location on the device
    Info: Pin alu_a[1] not assigned to an exact location on the device
    Info: Pin alu_a[2] not assigned to an exact location on the device
    Info: Pin alu_a[3] not assigned to an exact location on the device
    Info: Pin alu_r0[0] not assigned to an exact location on the device
    Info: Pin alu_r0[1] not assigned to an exact location on the device
    Info: Pin alu_r0[2] not assigned to an exact location on the device
    Info: Pin alu_r0[3] not assigned to an exact location on the device
    Info: Pin alu_r1[0] not assigned to an exact location on the device
    Info: Pin alu_r1[1] not assigned to an exact location on the device
    Info: Pin alu_r1[2] not assigned to an exact location on the device
    Info: Pin alu_r1[3] not assigned to an exact location on the device
    Info: Pin data[0] not assigned to an exact location on the device
    Info: Pin data[1] not assigned to an exact location on the device
    Info: Pin data[2] not assigned to an exact location on the device
    Info: Pin data[3] not assigned to an exact location on the device
    Info: Pin mul_a_in[0] not assigned to an exact location on the device
    Info: Pin mul_a_in[1] not assigned to an exact location on the device
    Info: Pin mul_a_in[2] not assigned to an exact location on the device
    Info: Pin mul_a_in[3] not assigned to an exact location on the device
    Info: Pin mul_a_select[0] not assigned to an exact location on the device
    Info: Pin mul_a_select[1] not assigned to an exact location on the device
    Info: Pin mul_b_in[0] not assigned to an exact location on the device
    Info: Pin mul_b_in[1] not assigned to an exact location on the device
    Info: Pin mul_b_in[2] not assigned to an exact location on the device
    Info: Pin mul_b_in[3] not assigned to an exact location on the device
    Info: Pin mul_b_select[0] not assigned to an exact location on the device
    Info: Pin mul_b_select[1] not assigned to an exact location on the device
    Info: Pin instruction[2] not assigned to an exact location on the device
    Info: Pin instruction[1] not assigned to an exact location on the device
    Info: Pin instruction[3] not assigned to an exact location on the device
    Info: Pin instruction[6] not assigned to an exact location on the device
    Info: Pin instruction[7] not assigned to an exact location on the device
    Info: Pin instruction[8] not assigned to an exact location on the device
    Info: Pin instruction[4] not assigned to an exact location on the device
    Info: Pin instruction[5] not assigned to an exact location on the device
    Info: Pin instruction[0] not assigned to an exact location on the device
    Info: Pin reg_select_overide not assigned to an exact location on the device
    Info: Pin decode not assigned to an exact location on the device
    Info: Pin clock not assigned to an exact location on the device
Info: Completed User Assigned Global Signals Promotion Operation
Info: DQS I/O pins require 0 global routing resources
Info: Automatically promoted some destinations of signal "clock" to use Global clock in PIN K6
    Info: Destination "instruction_decode:inst1|ldr_decode:inst68|inst25" may be non-global or may not use global clock
    Info: Destination "instruction_decode:inst1|str_decode:inst62|inst47" may be non-global or may not use global clock
    Info: Destination "instruction_decode:inst1|mul_decode:inst2|inst47" may be non-global or may not use global clock
Info: Automatically promoted some destinations of signal "instruction_decode:inst1|inst14" to use Global clock
    Info: Destination "4bit_register:inst4|inst3" may be non-global or may not use global clock
    Info: Destination "4bit_register:inst4|inst2" may be non-global or may not use global clock
    Info: Destination "4bit_register:inst4|inst1" may be non-global or may not use global clock
    Info: Destination "4bit_register:inst4|inst" may be non-global or may not use global clock
    Info: Destination "r0_enable" may be non-global or may not use global clock
Info: Automatically promoted some destinations of signal "instruction_decode:inst1|inst18" to use Global clock
    Info: Destination "4bit_register:inst7|inst3" may be non-global or may not use global clock
    Info: Destination "4bit_register:inst7|inst2" may be non-global or may not use global clock
    Info: Destination "4bit_register:inst7|inst1" may be non-global or may not use global clock
    Info: Destination "4bit_register:inst7|inst" may be non-global or may not use global clock
    Info: Destination "r1_enable" may be non-global or may not use global clock
Info: Automatically promoted some destinations of signal "instruction_decode:inst1|inst20" to use Global clock
    Info: Destination "4bit_register:inst5|inst3" may be non-global or may not use global clock
    Info: Destination "4bit_register:inst5|inst2" may be non-global or may not use global clock
    Info: Destination "4bit_register:inst5|inst1" may be non-global or may not use global clock
    Info: Destination "4bit_register:inst5|inst" may be non-global or may not use global clock
    Info: Destination "a_enable" may be non-global or may not use global clock
Info: Automatically promoted signal "instruction_decode:inst1|ldr_decode:inst68|inst25" to use Global clock
Info: Automatically promoted signal "instruction_decode:inst1|mul_decode:inst2|inst47" to use Global clock
Info: Automatically promoted signal "instruction_decode:inst1|str_decode:inst62|inst47" to use Global clock
Info: Completed Auto Global Promotion Operation
Info: Starting register packing
Info: Fitter is using the Classic Timing Analyzer
Info: Timing requirements not specified -- quality metrics such as performance and power consumption may be sacrificed to reduce compilation time.
Info: Fitter is using Normal packing mode for logic elements with Auto setting for Auto Packed Registers logic option
Info: Finished moving registers into I/O cells, LUTs, and RAM blocks
Info: Finished register packing
Info: Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info: Number of I/O pins in group: 57 (unused VREF, 3.3V VCCIO, 11 input, 46 output, 0 bidirectional)
        Info: I/O standards used: 3.3-V LVTTL.
Info: I/O bank details before I/O pin placement
    Info: Statistics of I/O banks
        Info: I/O bank number 1 does not use VREF pins and has undetermined VCCIO pins. 3 total pin(s) used --  77 pins available
        Info: I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  70 pins available
        Info: I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  81 pins available
        Info: I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  70 pins available
Info: Fitter preparation operations ending: elapsed time is 00:00:02
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time is 00:00:00
Info: Fitter placement operations beginning
Info: Fitter placement was successful
Info: Fitter placement operations ending: elapsed time is 00:00:00
Info: Estimated most critical path is register to register delay of 1.027 ns
    Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LAB_X8_Y16; Fanout = 6; REG Node = 'instruction_decode:inst1|ldr_decode:inst68|inst1'
    Info: 2: + IC(0.754 ns) + CELL(0.273 ns) = 1.027 ns; Loc. = LAB_X9_Y16; Fanout = 4; REG Node = 'instruction_decode:inst1|ldr_decode:inst68|inst24'
    Info: Total cell delay = 0.273 ns ( 26.58 % )
    Info: Total interconnect delay = 0.754 ns ( 73.42 % )
Info: Fitter routing operations beginning
Info: Average interconnect usage is 0% of the available device resources
    Info: Peak interconnect usage is 1% of the available device resources in the region that extends from location X58_Y22 to location X69_Y33
Info: Fitter routing operations ending: elapsed time is 00:00:01
Info: The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info: Optimizations that may affect the design's routability were skipped
    Info: Optimizations that may affect the design's timing were skipped
Info: Completed Fixed Delay Chain Operation
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Completed Auto Delay Chain Operation
Warning: Following 3 pins have nothing, GND, or VCC driving datain port -- changes to this connectivity may change fitting results
    Info: Pin data[1] has GND driving its datain port
    Info: Pin data[2] has GND driving its datain port
    Info: Pin data[3] has GND driving its datain port
Warning: The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'.
Info: Generated suppressed messages file E:/Dropbox/University/Year 4/Digital Electronics/Assignments 3 - processor/multiplier_block/top_level.fit.smsg
Info: Quartus II Fitter was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 191 megabytes
    Info: Processing ended: Sun Jan 08 17:41:43 2012
    Info: Elapsed time: 00:00:10
    Info: Total CPU time (on all processors): 00:00:06


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in E:/Dropbox/University/Year 4/Digital Electronics/Assignments 3 - processor/multiplier_block/top_level.fit.smsg.


