### Ignore Word Document temp files ###
~$Report.doc
~$Report.docx
####################### Visual Studio Code ####################
.vscode/*
# Ignore all local history of files
.history
####################### Xilinx Vivado ####################
############
#Exclude all
############
*
!*/
!.gitignore
###########
#Assembler:
###########
!*.out
!*.asm
!*.jpg
!*.PNG
#############
#Test Scripts
#############
!*.sh
!*.tcl
##################
#REPORT RESOURCES:
##################
!Synergetic Processor Block Diagram.svg
!Report.docx
##############
#Source files:
##############
#Do NOT ignore VHDL, Verilog, block diagrams or EDIF files.
!*.vhd
!*.v
!*.bd
!*.edif
#########
#IP files
#########
!*.xci
!*.dcp
!*.vds
!*.pb
#All bd comments and layout coordinates are stored within .ui
!*.ui
!*.ooc
#################
#System Generator
#################
!*.mdl
!*.slx
!*.bxml
##########################
#Simulation logic analyzer
##########################
!*.wcfg
!*.coe
####
#MIG
####
!*.prj
!*.mem
##############
#Project files
##############
!*.xpr
#################
#Constraint files
#################
#Do NOT ignore *.xdc files
!*.xdc
############
#TCL - files
############
!*.tcl
################
#Journal - files
################
!*.jou
########
#Reports
########
!*.rpt
!*.txt
!*.vdi
########
#C-files
########
!*.c
!*.h
!*.elf
!*.bmm
!*.xmp
