液晶顯示器驅動積體電路中靜電防護電路的異常誤動作研究
Study on Abnormal Operation of ESD Protection Circuits in LCD Driver IC's
計畫編號：NSC 94-2215-E-231 -001
執行期間：94 年 8 月 1 日 至 95 年 7 月 31 日
主持人：黃至堯 清雲科技大學電子工程系助理教授
一、中文摘要
靜電放電、電性過壓/鎖定問題目前是電
子產品首要的可靠性問題。在實際的產品開發
上，廣義的鎖定現象可能並非互補金氧半結構
中的寄生矽控整流器所引發，而是由於積體電
路某部分誤動作所致，靜電防護電路在電路系
統正常操作時必須關閉，不能干擾輸出入電路
及內部系統的正常運作。若靜電防護電路設計
過當，則容易在系統操作時受到外界雜訊干擾
引致誤開啟。通常必須充分了解靜電防護的誤
動作細節，迴避對雜訊感應性強的架構和參
數，針對靜電及非靜電雜訊特性規格做區隔。
高電壓產品的靜電防護比較艱難，因為高電壓
操作造成 N型元件接面脆弱易損壞；亦導致崩
潰導通的功率較高，容易損壞元件和電路；而
且需要高鎖定保持電壓，其鎖定防制比較難達
到；鎖定保持點的功率較高，只要達到鎖定狀
態一定對元件電路造成永久性損壞；設計規則
的尺寸面積也必須增加，要在有限的空間中容
納靜電防護是更大的挑戰。這使靜電防護電路
的誤動作開啟問題更加難以解決。本計畫就一
個特定液晶顯示器驅動積體電路深入剖析，在
系統正常操作時，針對其靜電防護電路受到雜
訊觸發之誤動作問題，做故障分析尋找真實機
制，並且提出解決方案以克服誤動作故障問
題，達到強健產品靜電放電防護的結果。
英文摘要
ESD (Electrostatic Discharge)、EOS
(Electrical Overstress) / latchup is a major
reliability issue of electronic products nowadays.
In the practical product development and design
respect, general latchup phenomenon may not be
necessarily induced by a parasitic SCR in a
CMOS structure, but may be due to malfunction
in the certain part of IC’s. ESD protection
circuits shall shut down during the normal
operation and not interfere with the normal
function of the I/O and internal circuits in
integrated circuits. If the ESD protection circuits
were over designed, they might easily turn on
due to the outside noise interference. Ordinarily,
one should fully realize the detail of the
malfunction, avoid the architectures and
parameters sensitive to noise and differentiate
between ESD and non-ESD noise properties and
specifications. Specifically, ESD protection in a
high voltage product is more difficult to handle.
Its high voltage operation results in the weak
reverse-biased junction for all N-type devices,
damages devices and circuits easily due to the
higher power at breakdown conduction. Its
latchup immunity is also more difficult to
achieve because a higher supply voltage needs a
higher latchup holding voltage. Once latchup
happens unfortunately the devices and circuits
will be damaged permanently due to their higher
latchup holding power. Larger dimension and
area for sufficient design rules pose a greater
challenge to ESD protection design in a limited
chip area. All these will further deteriorate
difficulty to solve malfunction issue of the ESD
protection design in the high voltage technology.
This project deeply concentrates analysis and
study on a specific LCD driver IC, focuses on
ESD protection malfunction due to noise
triggering during system normal operation.
Failure analysis methods are used to find out the
detail failure cause and mechanism. After the
detail failure analysis, several resolutions of the
protection design are proposed and implemented
to overcome the failure, and obtain robust ESD
protection in LCD driver products.
異常開啟鎖定狀態，並且造成積體電路永久性
的損壞。本計劃就這個問題詳加剖析，做故障
分析尋找真實機制原因，並且嘗試提出解決方
案以克服靜電放電電路之誤動作故障問題，達
到強健產品靜電放電防護的目的。
三、研究方法及成果
(1)比較正常及故障積體電路樣本之腳
位電流電壓曲線，用到的設備為電源測量單元
(source measure unit / SMU) HP4156，及傳輸線
脈波產生器 (transmission-line pulse generator /
TLPG),，目的在確認故障所在的腳位，以及該
腳位高電流的支撐能力。
(2)微光顯微鏡 (emission microscope /
EMMI) 拍攝熱點分佈區域，以確認概略的燒
毀位置。
(3)聚焦離子束技術 (focused ion beam /
FIB) 切除可疑的鎖定陰、陽極接線或任何可
疑故障燒毀區域導線，或者做跳接短路連線，
並做後續的測試。這是運用嘗試錯誤法則以比
對可疑故障位置，確認最後故障的原因。
(4)將正常和 FIB 處理過之積體電路樣
本施以標準靜電放電和鎖定測試。靜電放電和
鎖 定 測 試 分 別 遵 照 國 際 技 術 標 準
MIL-STD-883D 和 EIA/JEDEC standard No. 78
規定，為積體電路產品基本之品保測試手段，
目的在於決定積體電路產品靜電放電和鎖定
規格合格與否。
綜合這些結果與積體電路佈局藍圖比對，再加
以研判分析，並且重複上述流程運用嘗試錯誤
法則，直到徹底洞悉損壞故障機制為止。
故障分析結果顯示如 Fig.1(a)~(c)所
示，可疑位置雖然包含有內部電路寄生矽控整
流器開啟區域，卻不是根本原因而是副作用之
一，而且多個可疑區域位置呈現規則性排列，
地緣上與靜電放電防護電路非常靠近，是屬於
非寄生矽控整流器類型引起之異常誤動作問
題，根本原因是電源至接地靜電防護電路誤動
作，亦即電阻電容耦合閘極P型金氧半場效電
晶體 (RC gate-coupled HV PMOSFET)，當鎖
定測試時，大量電子流注入基底，被N型井電
阻吸收回電源端，造成N型井電阻電壓降，因
而啟動P型金氧半場效電晶體，如 Fig.1(a)~(c)
所示。以聚焦離子束技術切除可疑的N型井電
阻接線並做跳接短
Pin 26
L/U pin
Pin 22Pin 24
Pin 27
Pin 28
490mA
390mA
70mA
39mA 57mA
Pin 53
28mA
Pin 5431mA
Pin 57320mA
Pin 58
26mA
N-Well resistor
nearby
Fig.1(a)
Internal
Circuits
N-well resistor RC Gate-coupled
HV PMOS
Pin24
Pin26
Pin28
Pin22
Fig.1(b)
NW
resistor
VDD
VSS
HVPMOS
1900/0.8
MOSC
17.4pF
20.8 k
Fig.1(c)
N+
O/P
Pad
e-
Vss
P+ N+ N+ P+ P+ N+ N+ N+
e-
NW NW
P-sub
Negative triggering Vdd
e-
V +
Fig.1(d)
路閘源極連線，並做後續的測試，靜電放電防
護電路就安全地關閉，不再發生鎖定，如
Fig.2(a)~(b)所示。
