1. 600-800mil长度
2. 短接电阻和串接电阻位置
3. 0.1uf电容和Vref电容摆放。
4. 单端50Ω，差分100Ω。
5. 数据线每10根尽量走在一层（D0-D7,LDM,LDQS),(D8-D15,UDM,UDQS)，(控制线，地址线，时钟线)
6. 信号线的间距满足3w原则，数据线，地址（控制）线，时钟线距离保持至少3W。
7. 空间允许的情况下，走线间加一根地线进行隔离，地线宽度15-30mil。
8. Vref电源先经过电容，再进入管脚，Vref电源走线线宽推荐不小于20mil，与同层其他信号线间距最好15mil以上。
9. 所有信号线都不得跨分割，且有完整的参考平面，如果改变了参考层，要注意考虑增加回流地过孔或退耦电容。
   ![[Pasted image 20251102215803.png]]
10. 2片以上的ddr布线拓扑结构优选远端分支，T点的过孔打在2片ddr中间。
11. 菊花链需得到仿真验证或芯片layout guide要求。
12. 多有ddr信号距离相应参考平面边沿至少30-40mil。任何非ddr部分的信号不得以ddr电源为参考。
    ![[Pasted image 20251102220308.png]]
    ![[Pasted image 20251102221243.png]]
13. 等长：
    1. 数据线以DQS为基准等长，地址，控制，时钟线以时钟线为基准等长。手动选为基准线。
    2. 数据线最大长度尽量控制在2500mil以内。组内长度误差控制在+-25mil。
    3. 地址线误差范围控制在+-100mil；
    4. DQS，时钟差分对内误差范围控制在+-5mil。使差分对的内间距不超过2倍线宽。
    5.
14. ddr保护区
    1. 所有和DDR相关的阻容，延伸到cpu的ddr区域。
    2. 不得出现与ddr无关的信号
    3. 必须提供完整的gnd平面，不得中断
    4. 必须提供完整的电源平面，不得中断
15.
