# riscv-pipeline

## - [:label: DescriÃ§Ã£o](DescriÃ§Ã£o)

RepositÃ³rio de projeto desenvolvido em grupo para a disciplina PCS3612 - Arquitetura e OrganizaÃ§Ã£o de Computadores I, oferecida no segundo semestre de 2023. A atividade consiste na implementaÃ§Ã£o, em linguagem VHDL, do pipeline para um processador com tecnologia RISC-V.

## - [ðŸ’»: Tecnologias Utilizadas](Tecnologias Utilizadas)

* Linguagem VHDL
  * Bibliotecas ieee, ieee.std_logic_1164.all, ieee.numeric_std.all, ieee.math_real.all, std.textio.all e ieee.numeric_bit.all
* IDE VSCode
  
## - [ðŸ”°: InicializaÃ§Ã£o](InicializaÃ§Ã£o)

## - [ðŸ“‚: OrganizaÃ§Ã£o](OrganizaÃ§Ã£o)
.
â”œâ”€â”€ extra
â”œâ”€â”€ pipe                   # Arquivos do pipeline
â”‚   â”œâ”€â”€ work               # Pasta work do VHDL
â”‚   â”œâ”€â”€ DF.vhd             # Componente do Fluxo de dados
|   â”œâ”€â”€ DF_EX.vhd          # MÃ³dulo do estÃ¡gio EX
|   â”œâ”€â”€ DF_ID.vhd          # MÃ³dulo do estÃ¡gio ID
|   â”œâ”€â”€ DF_IF.vhd          # MÃ³dulo do estÃ¡gio IF
|   â”œâ”€â”€ DF_WB.vhd          # MÃ³dulo do estÃ¡gio WB
|   â”œâ”€â”€ HAZARD_UNIT.vhd    # Componente da unidade de Hazard
|   â”œâ”€â”€ UC.vhd             # Componente da Unidade de Controle
â”‚   â”œâ”€â”€ alu.vhd            # Componente da ULA
|   â”œâ”€â”€ alu_1_bit.vhd      # Componente de ULA de 1 bit
|   â”œâ”€â”€ aludecoder.vhd     # Componente de decodificador de ULA
|   â”œâ”€â”€ maindec.vhd  
|   â”œâ”€â”€ program.vhd  
|   â”œâ”€â”€ ram.vhd  
|   â”œâ”€â”€ regfile.vhd  
|   â”œâ”€â”€ register_d.vhd  
|   â”œâ”€â”€ riscv_pp.vhd  
|   â”œâ”€â”€ riscv_pp_tb.vhd  
|   â”œâ”€â”€ rom.vhd  
|   â”œâ”€â”€ signExtend.vhd  
|   â”œâ”€â”€ signExtend.vhd.bak
|   â”œâ”€â”€ vsim.wlf
â”‚   â””â”€â”€ wave.do               
â”œâ”€â”€ .gitignore              
â”œâ”€â”€ CITATION.cff
â””â”€â”€ README.md
