Fitter report for Clock_mybroad
Sat Jan 24 20:55:56 2015
Quartus II 64-Bit Version 13.0.0 Build 156 04/24/2013 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Ignored Assignments
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. I/O Bank Usage
 15. All Package Pins
 16. Output Pin Default Load For Reported TCO
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Non-Global High Fan-Out Signals
 23. Other Routing Usage Summary
 24. LAB Logic Elements
 25. LAB-wide Signals
 26. LAB Signals Sourced
 27. LAB Signals Sourced Out
 28. LAB Distinct Inputs
 29. Fitter Device Options
 30. Operating Settings and Conditions
 31. Estimated Delay Added for Hold Timing Summary
 32. Estimated Delay Added for Hold Timing Details
 33. Fitter Messages
 34. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------+
; Fitter Summary                                                                   ;
+------------------------------------+---------------------------------------------+
; Fitter Status                      ; Successful - Sat Jan 24 20:55:56 2015       ;
; Quartus II 64-Bit Version          ; 13.0.0 Build 156 04/24/2013 SJ Full Version ;
; Revision Name                      ; Clock_mybroad                               ;
; Top-level Entity Name              ; Clock_mybroad                               ;
; Family                             ; Cyclone II                                  ;
; Device                             ; EP2C5T144C8                                 ;
; Timing Models                      ; Final                                       ;
; Total logic elements               ; 514 / 4,608 ( 11 % )                        ;
;     Total combinational functions  ; 508 / 4,608 ( 11 % )                        ;
;     Dedicated logic registers      ; 199 / 4,608 ( 4 % )                         ;
; Total registers                    ; 199                                         ;
; Total pins                         ; 27 / 89 ( 30 % )                            ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 0 / 119,808 ( 0 % )                         ;
; Embedded Multiplier 9-bit elements ; 0 / 26 ( 0 % )                              ;
; Total PLLs                         ; 0 / 2 ( 0 % )                               ;
+------------------------------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; EP2C5T144C8                    ;                                ;
; Minimum Core Junction Temperature                                          ; 0                              ;                                ;
; Maximum Core Junction Temperature                                          ; 85                             ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Device I/O Standard                                                        ; 3.3-V LVTTL                    ;                                ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                          ; Off                            ; Off                            ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                            ; Off                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; On                             ; On                             ;
; PowerPlay Power Optimization                                               ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Packed Registers                                                      ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ; < 0.1%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------+
; Ignored Assignments                                                                    ;
+----------+----------------+--------------+------------+---------------+----------------+
; Name     ; Ignored Entity ; Ignored From ; Ignored To ; Ignored Value ; Ignored Source ;
+----------+----------------+--------------+------------+---------------+----------------+
; Location ;                ;              ; LED        ; PIN_63        ; QSF Assignment ;
; Location ;                ;              ; LED[4]     ; PIN_67        ; QSF Assignment ;
; Location ;                ;              ; LED[5]     ; PIN_65        ; QSF Assignment ;
; Location ;                ;              ; LED[6]     ; PIN_64        ; QSF Assignment ;
; Location ;                ;              ; keyinput1  ; PIN_74        ; QSF Assignment ;
; Location ;                ;              ; keyinput2  ; PIN_75        ; QSF Assignment ;
; Location ;                ;              ; keyinput4  ; PIN_79        ; QSF Assignment ;
+----------+----------------+--------------+------------+---------------+----------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 745 ( 0.00 % )     ;
;     -- Achieved     ; 0 / 745 ( 0.00 % )     ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 742     ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 3       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in E:/Luoxiaoxiang_Makerspace/Luoxiaoxiang/4STUDY/Verilog/Clock_mybroad/output_files/Clock_mybroad.pin.


+--------------------------------------------------------------------+
; Fitter Resource Usage Summary                                      ;
+---------------------------------------------+----------------------+
; Resource                                    ; Usage                ;
+---------------------------------------------+----------------------+
; Total logic elements                        ; 514 / 4,608 ( 11 % ) ;
;     -- Combinational with no register       ; 315                  ;
;     -- Register only                        ; 6                    ;
;     -- Combinational with a register        ; 193                  ;
;                                             ;                      ;
; Logic element usage by number of LUT inputs ;                      ;
;     -- 4 input functions                    ; 129                  ;
;     -- 3 input functions                    ; 88                   ;
;     -- <=2 input functions                  ; 291                  ;
;     -- Register only                        ; 6                    ;
;                                             ;                      ;
; Logic elements by mode                      ;                      ;
;     -- normal mode                          ; 304                  ;
;     -- arithmetic mode                      ; 204                  ;
;                                             ;                      ;
; Total registers*                            ; 199 / 4,851 ( 4 % )  ;
;     -- Dedicated logic registers            ; 199 / 4,608 ( 4 % )  ;
;     -- I/O registers                        ; 0 / 243 ( 0 % )      ;
;                                             ;                      ;
; Total LABs:  partially or completely used   ; 41 / 288 ( 14 % )    ;
; Virtual pins                                ; 0                    ;
; I/O pins                                    ; 27 / 89 ( 30 % )     ;
;     -- Clock pins                           ; 2 / 4 ( 50 % )       ;
;                                             ;                      ;
; Global signals                              ; 8                    ;
; M4Ks                                        ; 0 / 26 ( 0 % )       ;
; Total block memory bits                     ; 0 / 119,808 ( 0 % )  ;
; Total block memory implementation bits      ; 0 / 119,808 ( 0 % )  ;
; Embedded Multiplier 9-bit elements          ; 0 / 26 ( 0 % )       ;
; PLLs                                        ; 0 / 2 ( 0 % )        ;
; Global clocks                               ; 8 / 8 ( 100 % )      ;
; JTAGs                                       ; 0 / 1 ( 0 % )        ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )        ;
; CRC blocks                                  ; 0 / 1 ( 0 % )        ;
; Average interconnect usage (total/H/V)      ; 1% / 1% / 1%         ;
; Peak interconnect usage (total/H/V)         ; 1% / 1% / 1%         ;
; Maximum fan-out                             ; 115                  ;
; Highest non-global fan-out                  ; 77                   ;
; Total fan-out                               ; 2036                 ;
; Average fan-out                             ; 2.71                 ;
+---------------------------------------------+----------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                        ;
+---------------------------------------------+---------------------+--------------------------------+
; Statistic                                   ; Top                 ; hard_block:auto_generated_inst ;
+---------------------------------------------+---------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                 ; Low                            ;
;                                             ;                     ;                                ;
; Total logic elements                        ; 514 / 4608 ( 11 % ) ; 0 / 4608 ( 0 % )               ;
;     -- Combinational with no register       ; 315                 ; 0                              ;
;     -- Register only                        ; 6                   ; 0                              ;
;     -- Combinational with a register        ; 193                 ; 0                              ;
;                                             ;                     ;                                ;
; Logic element usage by number of LUT inputs ;                     ;                                ;
;     -- 4 input functions                    ; 129                 ; 0                              ;
;     -- 3 input functions                    ; 88                  ; 0                              ;
;     -- <=2 input functions                  ; 291                 ; 0                              ;
;     -- Register only                        ; 6                   ; 0                              ;
;                                             ;                     ;                                ;
; Logic elements by mode                      ;                     ;                                ;
;     -- normal mode                          ; 304                 ; 0                              ;
;     -- arithmetic mode                      ; 204                 ; 0                              ;
;                                             ;                     ;                                ;
; Total registers                             ; 199                 ; 0                              ;
;     -- Dedicated logic registers            ; 199 / 4608 ( 4 % )  ; 0 / 4608 ( 0 % )               ;
;                                             ;                     ;                                ;
; Total LABs:  partially or completely used   ; 41 / 288 ( 14 % )   ; 0 / 288 ( 0 % )                ;
;                                             ;                     ;                                ;
; Virtual pins                                ; 0                   ; 0                              ;
; I/O pins                                    ; 27                  ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 26 ( 0 % )      ; 0 / 26 ( 0 % )                 ;
; Total memory bits                           ; 0                   ; 0                              ;
; Total RAM block bits                        ; 0                   ; 0                              ;
; Clock control block                         ; 8 / 10 ( 80 % )     ; 0 / 10 ( 0 % )                 ;
;                                             ;                     ;                                ;
; Connections                                 ;                     ;                                ;
;     -- Input Connections                    ; 0                   ; 0                              ;
;     -- Registered Input Connections         ; 0                   ; 0                              ;
;     -- Output Connections                   ; 0                   ; 0                              ;
;     -- Registered Output Connections        ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Internal Connections                        ;                     ;                                ;
;     -- Total Connections                    ; 2036                ; 0                              ;
;     -- Registered Connections               ; 628                 ; 0                              ;
;                                             ;                     ;                                ;
; External Connections                        ;                     ;                                ;
;     -- Top                                  ; 0                   ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Partition Interface                         ;                     ;                                ;
;     -- Input Ports                          ; 6                   ; 0                              ;
;     -- Output Ports                         ; 21                  ; 0                              ;
;     -- Bidir Ports                          ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Registered Ports                            ;                     ;                                ;
;     -- Registered Input Ports               ; 0                   ; 0                              ;
;     -- Registered Output Ports              ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Port Connectivity                           ;                     ;                                ;
;     -- Input Ports driven by GND            ; 0                   ; 0                              ;
;     -- Output Ports driven by GND           ; 0                   ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                   ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                   ; 0                              ;
;     -- Input Ports with no Source           ; 0                   ; 0                              ;
;     -- Output Ports with no Source          ; 0                   ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                   ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                   ; 0                              ;
+---------------------------------------------+---------------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                      ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name      ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Clk_50MHz ; 17    ; 1        ; 0            ; 6            ; 0           ; 1                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; KEY_in[0] ; 65    ; 4        ; 21           ; 0            ; 0           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; KEY_in[1] ; 67    ; 4        ; 24           ; 0            ; 0           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; KEY_in[2] ; 75    ; 3        ; 28           ; 2            ; 1           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; KEY_in[3] ; 74    ; 3        ; 28           ; 1            ; 0           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Reset_N   ; 88    ; 3        ; 28           ; 7            ; 3           ; 18                    ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                              ;
+------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Buzzer_out ; 73    ; 3        ; 28           ; 1            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Duan[0]    ; 121   ; 2        ; 19           ; 14           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Duan[1]    ; 122   ; 2        ; 19           ; 14           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Duan[2]    ; 125   ; 2        ; 14           ; 14           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Duan[3]    ; 126   ; 2        ; 14           ; 14           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Duan[4]    ; 129   ; 2        ; 12           ; 14           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Duan[5]    ; 132   ; 2        ; 9            ; 14           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Duan[6]    ; 133   ; 2        ; 7            ; 14           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Duan[7]    ; 134   ; 2        ; 7            ; 14           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LED[0]     ; 72    ; 4        ; 26           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LED[1]     ; 71    ; 4        ; 26           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LED[2]     ; 70    ; 4        ; 26           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LED[3]     ; 69    ; 4        ; 26           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Wei[0]     ; 135   ; 2        ; 3            ; 14           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Wei[1]     ; 136   ; 2        ; 3            ; 14           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Wei[2]     ; 137   ; 2        ; 3            ; 14           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Wei[3]     ; 139   ; 2        ; 3            ; 14           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Wei[4]     ; 141   ; 2        ; 1            ; 14           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Wei[5]     ; 142   ; 2        ; 1            ; 14           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Wei[6]     ; 143   ; 2        ; 1            ; 14           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Wei[7]     ; 144   ; 2        ; 1            ; 14           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
+------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 3 / 19 ( 16 % )  ; 3.3V          ; --           ;
; 2        ; 16 / 23 ( 70 % ) ; 3.3V          ; --           ;
; 3        ; 5 / 23 ( 22 % )  ; 3.3V          ; --           ;
; 4        ; 6 / 24 ( 25 % )  ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; 1        ; 0          ; 1        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; 2        ; 1          ; 1        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; 3        ; 2          ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 4        ; 3          ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 5        ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 6        ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 7        ; 10         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 8        ; 11         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 9        ; 12         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 10       ; 13         ; 1        ; #TDO                                     ; output ;              ;         ; --         ;                 ; --       ; --           ;
; 11       ; 14         ; 1        ; #TMS                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 12       ; 15         ; 1        ; #TCK                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 13       ; 16         ; 1        ; #TDI                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 14       ; 17         ; 1        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 15       ; 18         ; 1        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 16       ; 19         ; 1        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 17       ; 20         ; 1        ; Clk_50MHz                                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 18       ; 21         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 19       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 20       ; 22         ; 1        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 21       ; 23         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 22       ; 24         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 23       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 24       ; 25         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 25       ; 26         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 26       ; 27         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 27       ; 28         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 28       ; 32         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 29       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 30       ; 40         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 31       ; 41         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 32       ; 42         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 33       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 34       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 35       ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 36       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 37       ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 38       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 39       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 40       ; 43         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 41       ; 44         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 42       ; 45         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 43       ; 46         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 44       ; 47         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 45       ; 48         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 46       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 47       ; 49         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 48       ; 50         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 49       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 50       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 51       ; 52         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 52       ; 53         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 53       ; 57         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 54       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 55       ; 58         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 56       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 57       ; 59         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 58       ; 60         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 59       ; 63         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 60       ; 64         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 61       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 62       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 63       ; 72         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 64       ; 75         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 65       ; 76         ; 4        ; KEY_in[0]                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 66       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 67       ; 79         ; 4        ; KEY_in[1]                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 68       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 69       ; 80         ; 4        ; LED[3]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 70       ; 81         ; 4        ; LED[2]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 71       ; 82         ; 4        ; LED[1]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 72       ; 83         ; 4        ; LED[0]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 73       ; 84         ; 3        ; Buzzer_out                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 74       ; 85         ; 3        ; KEY_in[3]                                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 75       ; 86         ; 3        ; KEY_in[2]                                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 76       ; 87         ; 3        ; ~LVDS41p/nCEO~                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 77       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 78       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 79       ; 95         ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 80       ; 97         ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 81       ; 98         ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 82       ; 99         ; 3        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 83       ; 100        ; 3        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 84       ; 101        ; 3        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 85       ; 102        ; 3        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 86       ; 103        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 87       ; 104        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 88       ; 105        ; 3        ; Reset_N                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 89       ; 106        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 90       ; 107        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 91       ; 108        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 92       ; 109        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 93       ; 110        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 94       ; 111        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 95       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 96       ; 112        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 97       ; 113        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 98       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 99       ; 119        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 100      ; 120        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 101      ; 121        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 102      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 103      ; 125        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 104      ; 126        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 105      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 106      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 107      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 108      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 109      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 110      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 111      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 112      ; 127        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 113      ; 128        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 114      ; 129        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 115      ; 130        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 116      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 117      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 118      ; 134        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 119      ; 135        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 120      ; 137        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 121      ; 138        ; 2        ; Duan[0]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 122      ; 139        ; 2        ; Duan[1]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 123      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 124      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 125      ; 144        ; 2        ; Duan[2]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 126      ; 145        ; 2        ; Duan[3]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 127      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 128      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 129      ; 148        ; 2        ; Duan[4]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 130      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 131      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 132      ; 153        ; 2        ; Duan[5]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 133      ; 154        ; 2        ; Duan[6]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 134      ; 155        ; 2        ; Duan[7]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 135      ; 162        ; 2        ; Wei[0]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 136      ; 163        ; 2        ; Wei[1]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 137      ; 164        ; 2        ; Wei[2]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 138      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 139      ; 165        ; 2        ; Wei[3]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 140      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 141      ; 166        ; 2        ; Wei[4]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 142      ; 167        ; 2        ; Wei[5]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 143      ; 168        ; 2        ; Wei[6]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 144      ; 169        ; 2        ; Wei[7]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                  ;
+----------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node             ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                            ; Library Name ;
+----------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------------+--------------+
; |Clock_mybroad                         ; 514 (60)    ; 199 (16)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 27   ; 0            ; 315 (44)     ; 6 (0)             ; 193 (15)         ; |Clock_mybroad                                                                                                 ;              ;
;    |Buzzer_dididi:m7|                  ; 117 (117)   ; 79 (79)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 38 (38)      ; 0 (0)             ; 79 (79)          ; |Clock_mybroad|Buzzer_dididi:m7                                                                                ;              ;
;    |Dipslay:m2|                        ; 32 (32)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (31)      ; 0 (0)             ; 1 (1)            ; |Clock_mybroad|Dipslay:m2                                                                                      ;              ;
;    |KEY:m9|                            ; 29 (29)     ; 26 (26)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 6 (6)             ; 20 (20)          ; |Clock_mybroad|KEY:m9                                                                                          ;              ;
;    |KEY_LED:m8|                        ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |Clock_mybroad|KEY_LED:m8                                                                                      ;              ;
;    |Millisecond:m0|                    ; 39 (39)     ; 29 (29)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 29 (29)          ; |Clock_mybroad|Millisecond:m0                                                                                  ;              ;
;    |Second:m1|                         ; 39 (39)     ; 29 (29)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 29 (29)          ; |Clock_mybroad|Second:m1                                                                                       ;              ;
;    |Sixty:m4|                          ; 12 (12)     ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 7 (7)            ; |Clock_mybroad|Sixty:m4                                                                                        ;              ;
;    |Sixty:m5|                          ; 12 (12)     ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 7 (7)            ; |Clock_mybroad|Sixty:m5                                                                                        ;              ;
;    |TwentyFour:m6|                     ; 8 (8)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 5 (5)            ; |Clock_mybroad|TwentyFour:m6                                                                                   ;              ;
;    |lpm_divide:Div0|                   ; 30 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (0)       ; 0 (0)             ; 0 (0)            ; |Clock_mybroad|lpm_divide:Div0                                                                                 ;              ;
;       |lpm_divide_vcm:auto_generated|  ; 30 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (0)       ; 0 (0)             ; 0 (0)            ; |Clock_mybroad|lpm_divide:Div0|lpm_divide_vcm:auto_generated                                                   ;              ;
;          |sign_div_unsign_9kh:divider| ; 30 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (0)       ; 0 (0)             ; 0 (0)            ; |Clock_mybroad|lpm_divide:Div0|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider                       ;              ;
;             |alt_u_div_kve:divider|    ; 30 (30)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (30)      ; 0 (0)             ; 0 (0)            ; |Clock_mybroad|lpm_divide:Div0|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider ;              ;
;    |lpm_divide:Div1|                   ; 30 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (0)       ; 0 (0)             ; 0 (0)            ; |Clock_mybroad|lpm_divide:Div1                                                                                 ;              ;
;       |lpm_divide_vcm:auto_generated|  ; 30 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (0)       ; 0 (0)             ; 0 (0)            ; |Clock_mybroad|lpm_divide:Div1|lpm_divide_vcm:auto_generated                                                   ;              ;
;          |sign_div_unsign_9kh:divider| ; 30 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (0)       ; 0 (0)             ; 0 (0)            ; |Clock_mybroad|lpm_divide:Div1|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider                       ;              ;
;             |alt_u_div_kve:divider|    ; 30 (30)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (30)      ; 0 (0)             ; 0 (0)            ; |Clock_mybroad|lpm_divide:Div1|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider ;              ;
;    |lpm_divide:Div2|                   ; 19 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 0 (0)            ; |Clock_mybroad|lpm_divide:Div2                                                                                 ;              ;
;       |lpm_divide_ucm:auto_generated|  ; 19 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 0 (0)            ; |Clock_mybroad|lpm_divide:Div2|lpm_divide_ucm:auto_generated                                                   ;              ;
;          |sign_div_unsign_8kh:divider| ; 19 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 0 (0)            ; |Clock_mybroad|lpm_divide:Div2|lpm_divide_ucm:auto_generated|sign_div_unsign_8kh:divider                       ;              ;
;             |alt_u_div_ive:divider|    ; 19 (19)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (19)      ; 0 (0)             ; 0 (0)            ; |Clock_mybroad|lpm_divide:Div2|lpm_divide_ucm:auto_generated|sign_div_unsign_8kh:divider|alt_u_div_ive:divider ;              ;
;    |lpm_divide:Mod0|                   ; 33 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (0)       ; 0 (0)             ; 0 (0)            ; |Clock_mybroad|lpm_divide:Mod0                                                                                 ;              ;
;       |lpm_divide_25m:auto_generated|  ; 33 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (0)       ; 0 (0)             ; 0 (0)            ; |Clock_mybroad|lpm_divide:Mod0|lpm_divide_25m:auto_generated                                                   ;              ;
;          |sign_div_unsign_9kh:divider| ; 33 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (0)       ; 0 (0)             ; 0 (0)            ; |Clock_mybroad|lpm_divide:Mod0|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider                       ;              ;
;             |alt_u_div_kve:divider|    ; 33 (33)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (33)      ; 0 (0)             ; 0 (0)            ; |Clock_mybroad|lpm_divide:Mod0|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider ;              ;
;    |lpm_divide:Mod1|                   ; 33 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (0)       ; 0 (0)             ; 0 (0)            ; |Clock_mybroad|lpm_divide:Mod1                                                                                 ;              ;
;       |lpm_divide_25m:auto_generated|  ; 33 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (0)       ; 0 (0)             ; 0 (0)            ; |Clock_mybroad|lpm_divide:Mod1|lpm_divide_25m:auto_generated                                                   ;              ;
;          |sign_div_unsign_9kh:divider| ; 33 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (0)       ; 0 (0)             ; 0 (0)            ; |Clock_mybroad|lpm_divide:Mod1|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider                       ;              ;
;             |alt_u_div_kve:divider|    ; 33 (33)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (33)      ; 0 (0)             ; 0 (0)            ; |Clock_mybroad|lpm_divide:Mod1|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider ;              ;
;    |lpm_divide:Mod2|                   ; 20 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (0)       ; 0 (0)             ; 0 (0)            ; |Clock_mybroad|lpm_divide:Mod2                                                                                 ;              ;
;       |lpm_divide_15m:auto_generated|  ; 20 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (0)       ; 0 (0)             ; 0 (0)            ; |Clock_mybroad|lpm_divide:Mod2|lpm_divide_15m:auto_generated                                                   ;              ;
;          |sign_div_unsign_8kh:divider| ; 20 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (0)       ; 0 (0)             ; 0 (0)            ; |Clock_mybroad|lpm_divide:Mod2|lpm_divide_15m:auto_generated|sign_div_unsign_8kh:divider                       ;              ;
;             |alt_u_div_ive:divider|    ; 20 (20)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (20)      ; 0 (0)             ; 0 (0)            ; |Clock_mybroad|lpm_divide:Mod2|lpm_divide_15m:auto_generated|sign_div_unsign_8kh:divider|alt_u_div_ive:divider ;              ;
+----------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                 ;
+------------+----------+---------------+---------------+-----------------------+-----+
; Name       ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+------------+----------+---------------+---------------+-----------------------+-----+
; Duan[0]    ; Output   ; --            ; --            ; --                    ; --  ;
; Duan[1]    ; Output   ; --            ; --            ; --                    ; --  ;
; Duan[2]    ; Output   ; --            ; --            ; --                    ; --  ;
; Duan[3]    ; Output   ; --            ; --            ; --                    ; --  ;
; Duan[4]    ; Output   ; --            ; --            ; --                    ; --  ;
; Duan[5]    ; Output   ; --            ; --            ; --                    ; --  ;
; Duan[6]    ; Output   ; --            ; --            ; --                    ; --  ;
; Duan[7]    ; Output   ; --            ; --            ; --                    ; --  ;
; Wei[0]     ; Output   ; --            ; --            ; --                    ; --  ;
; Wei[1]     ; Output   ; --            ; --            ; --                    ; --  ;
; Wei[2]     ; Output   ; --            ; --            ; --                    ; --  ;
; Wei[3]     ; Output   ; --            ; --            ; --                    ; --  ;
; Wei[4]     ; Output   ; --            ; --            ; --                    ; --  ;
; Wei[5]     ; Output   ; --            ; --            ; --                    ; --  ;
; Wei[6]     ; Output   ; --            ; --            ; --                    ; --  ;
; Wei[7]     ; Output   ; --            ; --            ; --                    ; --  ;
; Buzzer_out ; Output   ; --            ; --            ; --                    ; --  ;
; LED[0]     ; Output   ; --            ; --            ; --                    ; --  ;
; LED[1]     ; Output   ; --            ; --            ; --                    ; --  ;
; LED[2]     ; Output   ; --            ; --            ; --                    ; --  ;
; LED[3]     ; Output   ; --            ; --            ; --                    ; --  ;
; Reset_N    ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; Clk_50MHz  ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; KEY_in[0]  ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; KEY_in[3]  ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; KEY_in[2]  ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; KEY_in[1]  ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
+------------+----------+---------------+---------------+-----------------------+-----+


+------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                             ;
+------------------------------+-------------------+---------+
; Source Pin / Fanout          ; Pad To Core Index ; Setting ;
+------------------------------+-------------------+---------+
; Reset_N                      ;                   ;         ;
; Clk_50MHz                    ;                   ;         ;
; KEY_in[0]                    ;                   ;         ;
;      - KEY:m9|key_samp2[3]~0 ; 0                 ; 6       ;
;      - KEY:m9|key_samp1[3]~0 ; 0                 ; 6       ;
; KEY_in[3]                    ;                   ;         ;
;      - KEY:m9|key_samp2[0]~1 ; 0                 ; 6       ;
;      - KEY:m9|key_samp1[0]~3 ; 0                 ; 6       ;
; KEY_in[2]                    ;                   ;         ;
;      - KEY:m9|key_samp2[1]~2 ; 1                 ; 6       ;
;      - KEY:m9|key_samp1[1]~2 ; 1                 ; 6       ;
; KEY_in[1]                    ;                   ;         ;
;      - KEY:m9|key_samp2[2]~3 ; 0                 ; 6       ;
;      - KEY:m9|key_samp1[2]~1 ; 0                 ; 6       ;
+------------------------------+-------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                           ;
+---------------------------------+--------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+
; Name                            ; Location           ; Fan-Out ; Usage                     ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------+--------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+
; Buzzer_dididi:m7|Trigger_flag~0 ; LCCOMB_X17_Y9_N14  ; 1       ; Async. clear              ; no     ; --                   ; --               ; --                        ;
; Buzzer_dididi:m7|Trigger_flag~2 ; LCCOMB_X14_Y9_N28  ; 55      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; Buzzer_dididi:m7|count1[25]~0   ; LCCOMB_X14_Y9_N6   ; 77      ; Async. clear              ; no     ; --                   ; --               ; --                        ;
; Buzzer_dididi:m7|count2[25]~37  ; LCCOMB_X13_Y6_N30  ; 25      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; Channal[2]~4                    ; LCCOMB_X18_Y10_N28 ; 3       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; Clk_50MHz                       ; PIN_17             ; 59      ; Clock                     ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; Data[3]~12                      ; LCCOMB_X18_Y10_N2  ; 4       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; Dipslay:m2|Mux7~0               ; LCCOMB_X15_Y12_N6  ; 7       ; Latch enable              ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; Dipslay:m2|WideOr0~0            ; LCCOMB_X20_Y10_N18 ; 8       ; Latch enable              ; yes    ; Global Clock         ; GCLK5            ; --                        ;
; KEY:m9|Equal0~1                 ; LCCOMB_X25_Y1_N22  ; 4       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; KEY:m9|WideOr0                  ; LCCOMB_X25_Y1_N28  ; 6       ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; Millisecond:m0|Millisecond_out  ; LCFF_X8_Y5_N1      ; 8       ; Clock                     ; no     ; --                   ; --               ; --                        ;
; Millisecond:m0|Millisecond_out  ; LCFF_X8_Y5_N1      ; 115     ; Clock                     ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; Millisecond:m0|count[12]~30     ; LCCOMB_X7_Y5_N22   ; 28      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; Reset_N                         ; PIN_88             ; 18      ; Clock enable, Sync. clear ; no     ; --                   ; --               ; --                        ;
; Reset_N                         ; PIN_88             ; 51      ; Async. clear              ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; Second:m1|Second_out            ; LCFF_X8_Y5_N25     ; 7       ; Clock                     ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; Second:m1|count[8]~30           ; LCCOMB_X8_Y5_N16   ; 28      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; Sixty:m4|Sixty_out              ; LCFF_X19_Y7_N19    ; 7       ; Clock                     ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; Sixty:m5|Sixty_out              ; LCFF_X20_Y9_N11    ; 5       ; Clock                     ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; Wei_count[7]                    ; LCFF_X18_Y10_N5    ; 15      ; Sync. load                ; no     ; --                   ; --               ; --                        ;
+---------------------------------+--------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                         ;
+--------------------------------+--------------------+---------+----------------------+------------------+---------------------------+
; Name                           ; Location           ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------+--------------------+---------+----------------------+------------------+---------------------------+
; Clk_50MHz                      ; PIN_17             ; 59      ; Global Clock         ; GCLK2            ; --                        ;
; Dipslay:m2|Mux7~0              ; LCCOMB_X15_Y12_N6  ; 7       ; Global Clock         ; GCLK1            ; --                        ;
; Dipslay:m2|WideOr0~0           ; LCCOMB_X20_Y10_N18 ; 8       ; Global Clock         ; GCLK5            ; --                        ;
; Millisecond:m0|Millisecond_out ; LCFF_X8_Y5_N1      ; 115     ; Global Clock         ; GCLK0            ; --                        ;
; Reset_N                        ; PIN_88             ; 51      ; Global Clock         ; GCLK7            ; --                        ;
; Second:m1|Second_out           ; LCFF_X8_Y5_N25     ; 7       ; Global Clock         ; GCLK3            ; --                        ;
; Sixty:m4|Sixty_out             ; LCFF_X19_Y7_N19    ; 7       ; Global Clock         ; GCLK4            ; --                        ;
; Sixty:m5|Sixty_out             ; LCFF_X20_Y9_N11    ; 5       ; Global Clock         ; GCLK6            ; --                        ;
+--------------------------------+--------------------+---------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                              ;
+------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                               ; Fan-Out ;
+------------------------------------------------------------------------------------------------------------------------------------+---------+
; Buzzer_dididi:m7|count1[25]~0                                                                                                      ; 77      ;
; Buzzer_dididi:m7|Trigger_flag~2                                                                                                    ; 55      ;
; Second:m1|count[8]~30                                                                                                              ; 28      ;
; Millisecond:m0|count[12]~30                                                                                                        ; 28      ;
; Buzzer_dididi:m7|count2[25]~37                                                                                                     ; 25      ;
; Reset_N                                                                                                                            ; 17      ;
; Wei_count[7]                                                                                                                       ; 15      ;
; Wei_count[0]                                                                                                                       ; 14      ;
; Channal[0]                                                                                                                         ; 14      ;
; Wei_count[6]                                                                                                                       ; 13      ;
; Sixty:m5|count[4]                                                                                                                  ; 12      ;
; Sixty:m5|count[3]                                                                                                                  ; 12      ;
; Wei_count[4]                                                                                                                       ; 12      ;
; Sixty:m4|count[4]                                                                                                                  ; 12      ;
; Sixty:m4|count[3]                                                                                                                  ; 12      ;
; lpm_divide:Div1|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|add_sub_3_result_int[4]~6          ; 12      ;
; lpm_divide:Div0|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|add_sub_3_result_int[4]~6          ; 12      ;
; Wei_count[5]                                                                                                                       ; 11      ;
; Wei_count[3]                                                                                                                       ; 11      ;
; Wei_count[1]                                                                                                                       ; 10      ;
; lpm_divide:Mod1|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|add_sub_3_result_int[4]~6          ; 10      ;
; lpm_divide:Mod0|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|add_sub_3_result_int[4]~6          ; 10      ;
; lpm_divide:Div2|lpm_divide_ucm:auto_generated|sign_div_unsign_8kh:divider|alt_u_div_ive:divider|add_sub_3_result_int[4]~6          ; 10      ;
; lpm_divide:Div1|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|add_sub_4_result_int[5]~8          ; 10      ;
; lpm_divide:Div0|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|add_sub_4_result_int[5]~8          ; 10      ;
; Wei_count[2]                                                                                                                       ; 9       ;
; TwentyFour:m6|count[3]                                                                                                             ; 9       ;
; Buzzer_dididi:m7|LessThan0~8                                                                                                       ; 9       ;
; Buzzer_dididi:m7|Equal1~8                                                                                                          ; 9       ;
; Channal[1]                                                                                                                         ; 9       ;
; Channal[3]                                                                                                                         ; 9       ;
; Channal[2]                                                                                                                         ; 9       ;
; Sixty:m5|count[2]                                                                                                                  ; 8       ;
; Sixty:m5|count[1]                                                                                                                  ; 8       ;
; Sixty:m4|count[2]                                                                                                                  ; 8       ;
; Sixty:m4|count[1]                                                                                                                  ; 8       ;
; lpm_divide:Mod2|lpm_divide_15m:auto_generated|sign_div_unsign_8kh:divider|alt_u_div_ive:divider|add_sub_3_result_int[4]~6          ; 8       ;
; lpm_divide:Mod1|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|add_sub_4_result_int[5]~8          ; 8       ;
; lpm_divide:Mod0|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|add_sub_4_result_int[5]~8          ; 8       ;
; Data[2]                                                                                                                            ; 8       ;
; Data[1]                                                                                                                            ; 8       ;
; Data[0]                                                                                                                            ; 8       ;
; Wei_count[4]~0                                                                                                                     ; 7       ;
; Millisecond:m0|Millisecond_out                                                                                                     ; 7       ;
; Data[3]                                                                                                                            ; 7       ;
; KEY:m9|WideOr0                                                                                                                     ; 6       ;
; TwentyFour:m6|count[2]                                                                                                             ; 6       ;
; TwentyFour:m6|count[1]                                                                                                             ; 6       ;
; TwentyFour:m6|count[0]                                                                                                             ; 6       ;
; Data[2]~5                                                                                                                          ; 6       ;
; Sixty:m5|count[0]                                                                                                                  ; 6       ;
; Sixty:m4|count[0]                                                                                                                  ; 6       ;
; Sixty:m5|Equal1~0                                                                                                                  ; 5       ;
; Sixty:m4|Equal1~0                                                                                                                  ; 5       ;
; Buzzer_trigger                                                                                                                     ; 5       ;
; KEY_LED:m8|LED[3]                                                                                                                  ; 5       ;
; KEY:m9|Equal0~1                                                                                                                    ; 4       ;
; Data[3]~12                                                                                                                         ; 4       ;
; Data[3]~11                                                                                                                         ; 4       ;
; TwentyFour:m6|count[4]                                                                                                             ; 4       ;
; Sixty:m5|count[5]                                                                                                                  ; 4       ;
; Sixty:m4|count[5]                                                                                                                  ; 4       ;
; Buzzer_dididi:m7|count1[0]                                                                                                         ; 4       ;
; lpm_divide:Mod2|lpm_divide_15m:auto_generated|sign_div_unsign_8kh:divider|alt_u_div_ive:divider|add_sub_4_result_int[5]~8          ; 4       ;
; lpm_divide:Mod1|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|add_sub_5_result_int[5]~8          ; 4       ;
; lpm_divide:Mod0|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|add_sub_5_result_int[5]~8          ; 4       ;
; Buzzer_dididi:m7|Trigger_flag~1                                                                                                    ; 3       ;
; Equal6~0                                                                                                                           ; 3       ;
; Channal[2]~4                                                                                                                       ; 3       ;
; Data[2]~6                                                                                                                          ; 3       ;
; Data[2]~4                                                                                                                          ; 3       ;
; Buzzer_dididi:m7|count2[0]                                                                                                         ; 3       ;
; Buzzer_dididi:m7|Buzzer_out                                                                                                        ; 3       ;
; KEY_in[1]                                                                                                                          ; 2       ;
; KEY_in[2]                                                                                                                          ; 2       ;
; KEY_in[3]                                                                                                                          ; 2       ;
; KEY_in[0]                                                                                                                          ; 2       ;
; ~GND                                                                                                                               ; 2       ;
; Dipslay:m2|Wei[0]                                                                                                                  ; 2       ;
; Dipslay:m2|Wei[1]                                                                                                                  ; 2       ;
; Dipslay:m2|Wei[2]                                                                                                                  ; 2       ;
; Dipslay:m2|Wei[3]                                                                                                                  ; 2       ;
; Dipslay:m2|Wei[4]                                                                                                                  ; 2       ;
; Dipslay:m2|Wei[5]                                                                                                                  ; 2       ;
; Dipslay:m2|Wei[6]                                                                                                                  ; 2       ;
; Dipslay:m2|Wei[7]                                                                                                                  ; 2       ;
; Dipslay:m2|Duan[0]                                                                                                                 ; 2       ;
; Dipslay:m2|Duan[1]                                                                                                                 ; 2       ;
; Dipslay:m2|Duan[2]                                                                                                                 ; 2       ;
; Dipslay:m2|Duan[3]                                                                                                                 ; 2       ;
; Dipslay:m2|Duan[4]                                                                                                                 ; 2       ;
; Dipslay:m2|Duan[5]                                                                                                                 ; 2       ;
; Dipslay:m2|Duan[6]                                                                                                                 ; 2       ;
; lpm_divide:Mod1|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[22]~34                    ; 2       ;
; lpm_divide:Mod0|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[22]~34                    ; 2       ;
; KEY:m9|key_samp1[0]                                                                                                                ; 2       ;
; KEY:m9|key_samp1[1]                                                                                                                ; 2       ;
; KEY:m9|key_samp1[2]                                                                                                                ; 2       ;
; KEY:m9|key_samp1[3]                                                                                                                ; 2       ;
; Second:m1|Equal0~8                                                                                                                 ; 2       ;
; Second:m1|Equal0~4                                                                                                                 ; 2       ;
; TwentyFour:m6|Equal0~0                                                                                                             ; 2       ;
; KEY:m9|key_samp2[2]                                                                                                                ; 2       ;
; KEY:m9|key_samp2[1]                                                                                                                ; 2       ;
; KEY:m9|key_samp2[0]                                                                                                                ; 2       ;
; KEY:m9|key_samp2[3]                                                                                                                ; 2       ;
; Millisecond:m0|Equal0~8                                                                                                            ; 2       ;
; Millisecond:m0|Equal0~4                                                                                                            ; 2       ;
; Selector3~1                                                                                                                        ; 2       ;
; Selector2~0                                                                                                                        ; 2       ;
; lpm_divide:Mod2|lpm_divide_15m:auto_generated|sign_div_unsign_8kh:divider|alt_u_div_ive:divider|StageOut[23]~10                    ; 2       ;
; lpm_divide:Mod1|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[28]~32                    ; 2       ;
; lpm_divide:Mod0|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[28]~32                    ; 2       ;
; lpm_divide:Mod2|lpm_divide_15m:auto_generated|sign_div_unsign_8kh:divider|alt_u_div_ive:divider|StageOut[22]~9                     ; 2       ;
; lpm_divide:Mod1|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[27]~31                    ; 2       ;
; lpm_divide:Mod0|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[27]~31                    ; 2       ;
; lpm_divide:Mod2|lpm_divide_15m:auto_generated|sign_div_unsign_8kh:divider|alt_u_div_ive:divider|StageOut[16]~7                     ; 2       ;
; lpm_divide:Mod2|lpm_divide_15m:auto_generated|sign_div_unsign_8kh:divider|alt_u_div_ive:divider|StageOut[16]~6                     ; 2       ;
; lpm_divide:Mod2|lpm_divide_15m:auto_generated|sign_div_unsign_8kh:divider|alt_u_div_ive:divider|StageOut[17]~5                     ; 2       ;
; lpm_divide:Mod2|lpm_divide_15m:auto_generated|sign_div_unsign_8kh:divider|alt_u_div_ive:divider|StageOut[17]~4                     ; 2       ;
; lpm_divide:Mod1|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[21]~29                    ; 2       ;
; lpm_divide:Mod1|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[21]~28                    ; 2       ;
; lpm_divide:Mod1|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[22]~27                    ; 2       ;
; lpm_divide:Mod0|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[21]~29                    ; 2       ;
; lpm_divide:Mod0|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[21]~28                    ; 2       ;
; lpm_divide:Mod0|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[22]~27                    ; 2       ;
; Data[3]~7                                                                                                                          ; 2       ;
; Buzzer_dididi:m7|count1[1]                                                                                                         ; 2       ;
; Buzzer_dididi:m7|count1[2]                                                                                                         ; 2       ;
; Buzzer_dididi:m7|count1[3]                                                                                                         ; 2       ;
; Buzzer_dididi:m7|count1[4]                                                                                                         ; 2       ;
; Buzzer_dididi:m7|count1[6]                                                                                                         ; 2       ;
; Buzzer_dididi:m7|count1[5]                                                                                                         ; 2       ;
; Buzzer_dididi:m7|count1[7]                                                                                                         ; 2       ;
; Buzzer_dididi:m7|count1[8]                                                                                                         ; 2       ;
; Buzzer_dididi:m7|count1[9]                                                                                                         ; 2       ;
; Buzzer_dididi:m7|count1[10]                                                                                                        ; 2       ;
; Buzzer_dididi:m7|count1[13]                                                                                                        ; 2       ;
; Buzzer_dididi:m7|count1[11]                                                                                                        ; 2       ;
; Buzzer_dididi:m7|count1[12]                                                                                                        ; 2       ;
; Buzzer_dididi:m7|count1[14]                                                                                                        ; 2       ;
; Buzzer_dididi:m7|count1[15]                                                                                                        ; 2       ;
; Buzzer_dididi:m7|count1[16]                                                                                                        ; 2       ;
; Buzzer_dididi:m7|count1[17]                                                                                                        ; 2       ;
; Buzzer_dididi:m7|count1[18]                                                                                                        ; 2       ;
; Buzzer_dididi:m7|count1[19]                                                                                                        ; 2       ;
; Buzzer_dididi:m7|count1[20]                                                                                                        ; 2       ;
; Buzzer_dididi:m7|count1[21]                                                                                                        ; 2       ;
; Buzzer_dididi:m7|count1[22]                                                                                                        ; 2       ;
; Buzzer_dididi:m7|count1[23]                                                                                                        ; 2       ;
; Buzzer_dididi:m7|count1[24]                                                                                                        ; 2       ;
; Buzzer_dididi:m7|count1[25]                                                                                                        ; 2       ;
; Second:m1|count[3]                                                                                                                 ; 2       ;
; Second:m1|count[0]                                                                                                                 ; 2       ;
; Second:m1|count[1]                                                                                                                 ; 2       ;
; Second:m1|count[2]                                                                                                                 ; 2       ;
; Second:m1|count[5]                                                                                                                 ; 2       ;
; Second:m1|count[6]                                                                                                                 ; 2       ;
; Second:m1|count[7]                                                                                                                 ; 2       ;
; Second:m1|count[4]                                                                                                                 ; 2       ;
; Second:m1|count[8]                                                                                                                 ; 2       ;
; Second:m1|count[9]                                                                                                                 ; 2       ;
; Second:m1|count[11]                                                                                                                ; 2       ;
; Second:m1|count[10]                                                                                                                ; 2       ;
; Second:m1|count[13]                                                                                                                ; 2       ;
; Second:m1|count[14]                                                                                                                ; 2       ;
; Second:m1|count[15]                                                                                                                ; 2       ;
; Second:m1|count[12]                                                                                                                ; 2       ;
; Second:m1|count[16]                                                                                                                ; 2       ;
; Second:m1|count[17]                                                                                                                ; 2       ;
; Second:m1|count[18]                                                                                                                ; 2       ;
; Second:m1|count[19]                                                                                                                ; 2       ;
; Second:m1|count[21]                                                                                                                ; 2       ;
; Second:m1|count[20]                                                                                                                ; 2       ;
; Second:m1|count[22]                                                                                                                ; 2       ;
; Second:m1|count[23]                                                                                                                ; 2       ;
; Second:m1|count[24]                                                                                                                ; 2       ;
; Second:m1|count[25]                                                                                                                ; 2       ;
; Second:m1|count[26]                                                                                                                ; 2       ;
; Second:m1|count[27]                                                                                                                ; 2       ;
; KEY:m9|count[0]                                                                                                                    ; 2       ;
; KEY:m9|count[1]                                                                                                                    ; 2       ;
; KEY:m9|count[2]                                                                                                                    ; 2       ;
; KEY:m9|count[4]                                                                                                                    ; 2       ;
; KEY:m9|count[5]                                                                                                                    ; 2       ;
; KEY:m9|count[3]                                                                                                                    ; 2       ;
; Buzzer_dididi:m7|count3[2]                                                                                                         ; 2       ;
; Buzzer_dididi:m7|count3[1]                                                                                                         ; 2       ;
; Buzzer_dididi:m7|count3[3]                                                                                                         ; 2       ;
; Buzzer_dididi:m7|count3[25]                                                                                                        ; 2       ;
; Buzzer_dididi:m7|count3[24]                                                                                                        ; 2       ;
; Buzzer_dididi:m7|count3[23]                                                                                                        ; 2       ;
; Buzzer_dididi:m7|count3[22]                                                                                                        ; 2       ;
; Buzzer_dididi:m7|count3[21]                                                                                                        ; 2       ;
; Buzzer_dididi:m7|count3[20]                                                                                                        ; 2       ;
; Buzzer_dididi:m7|count3[19]                                                                                                        ; 2       ;
; Buzzer_dididi:m7|count3[18]                                                                                                        ; 2       ;
; Buzzer_dididi:m7|count3[17]                                                                                                        ; 2       ;
; Buzzer_dididi:m7|count3[16]                                                                                                        ; 2       ;
; Buzzer_dididi:m7|count3[15]                                                                                                        ; 2       ;
; Buzzer_dididi:m7|count3[14]                                                                                                        ; 2       ;
; Buzzer_dididi:m7|count3[13]                                                                                                        ; 2       ;
; Buzzer_dididi:m7|count3[12]                                                                                                        ; 2       ;
; Buzzer_dididi:m7|count3[11]                                                                                                        ; 2       ;
; Buzzer_dididi:m7|count3[10]                                                                                                        ; 2       ;
; Buzzer_dididi:m7|count3[9]                                                                                                         ; 2       ;
; Buzzer_dididi:m7|count3[8]                                                                                                         ; 2       ;
; Buzzer_dididi:m7|count3[6]                                                                                                         ; 2       ;
; Buzzer_dididi:m7|count3[5]                                                                                                         ; 2       ;
; Buzzer_dididi:m7|count3[4]                                                                                                         ; 2       ;
; Buzzer_dididi:m7|count3[7]                                                                                                         ; 2       ;
; Millisecond:m0|count[0]                                                                                                            ; 2       ;
; Millisecond:m0|count[1]                                                                                                            ; 2       ;
; Millisecond:m0|count[2]                                                                                                            ; 2       ;
; Millisecond:m0|count[3]                                                                                                            ; 2       ;
; Millisecond:m0|count[4]                                                                                                            ; 2       ;
; Millisecond:m0|count[5]                                                                                                            ; 2       ;
; Millisecond:m0|count[6]                                                                                                            ; 2       ;
; Millisecond:m0|count[7]                                                                                                            ; 2       ;
; Millisecond:m0|count[8]                                                                                                            ; 2       ;
; Millisecond:m0|count[9]                                                                                                            ; 2       ;
; Millisecond:m0|count[10]                                                                                                           ; 2       ;
; Millisecond:m0|count[11]                                                                                                           ; 2       ;
; Millisecond:m0|count[13]                                                                                                           ; 2       ;
; Millisecond:m0|count[14]                                                                                                           ; 2       ;
; Millisecond:m0|count[12]                                                                                                           ; 2       ;
; Millisecond:m0|count[15]                                                                                                           ; 2       ;
; Millisecond:m0|count[19]                                                                                                           ; 2       ;
; Millisecond:m0|count[16]                                                                                                           ; 2       ;
; Millisecond:m0|count[17]                                                                                                           ; 2       ;
; Millisecond:m0|count[18]                                                                                                           ; 2       ;
; Millisecond:m0|count[20]                                                                                                           ; 2       ;
; Millisecond:m0|count[22]                                                                                                           ; 2       ;
; Millisecond:m0|count[21]                                                                                                           ; 2       ;
; Millisecond:m0|count[23]                                                                                                           ; 2       ;
; Millisecond:m0|count[24]                                                                                                           ; 2       ;
; Millisecond:m0|count[25]                                                                                                           ; 2       ;
; Millisecond:m0|count[26]                                                                                                           ; 2       ;
; Millisecond:m0|count[27]                                                                                                           ; 2       ;
; lpm_divide:Mod2|lpm_divide_15m:auto_generated|sign_div_unsign_8kh:divider|alt_u_div_ive:divider|add_sub_4_result_int[1]~0          ; 2       ;
; lpm_divide:Mod1|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|add_sub_5_result_int[1]~0          ; 2       ;
; lpm_divide:Mod1|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|add_sub_3_result_int[2]~2          ; 2       ;
; lpm_divide:Mod1|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|add_sub_3_result_int[1]~0          ; 2       ;
; lpm_divide:Mod0|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|add_sub_5_result_int[1]~0          ; 2       ;
; lpm_divide:Mod0|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|add_sub_3_result_int[2]~2          ; 2       ;
; lpm_divide:Mod0|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|add_sub_3_result_int[1]~0          ; 2       ;
; lpm_divide:Div2|lpm_divide_ucm:auto_generated|sign_div_unsign_8kh:divider|alt_u_div_ive:divider|add_sub_4_result_int[5]~8          ; 2       ;
; lpm_divide:Div1|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|add_sub_5_result_int[5]~8          ; 2       ;
; lpm_divide:Div1|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|add_sub_3_result_int[2]~2          ; 2       ;
; lpm_divide:Div1|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|add_sub_3_result_int[1]~0          ; 2       ;
; lpm_divide:Div0|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|add_sub_5_result_int[5]~8          ; 2       ;
; lpm_divide:Div0|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|add_sub_3_result_int[2]~2          ; 2       ;
; lpm_divide:Div0|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|add_sub_3_result_int[1]~0          ; 2       ;
; Buzzer_dididi:m7|count2[25]                                                                                                        ; 2       ;
; Buzzer_dididi:m7|count2[24]                                                                                                        ; 2       ;
; Buzzer_dididi:m7|count2[23]                                                                                                        ; 2       ;
; Buzzer_dididi:m7|count2[22]                                                                                                        ; 2       ;
; Buzzer_dididi:m7|count2[21]                                                                                                        ; 2       ;
; Buzzer_dididi:m7|count2[20]                                                                                                        ; 2       ;
; Buzzer_dididi:m7|count2[19]                                                                                                        ; 2       ;
; Buzzer_dididi:m7|count2[18]                                                                                                        ; 2       ;
; Buzzer_dididi:m7|count2[17]                                                                                                        ; 2       ;
; Buzzer_dididi:m7|count2[16]                                                                                                        ; 2       ;
; Buzzer_dididi:m7|count2[15]                                                                                                        ; 2       ;
; Buzzer_dididi:m7|count2[14]                                                                                                        ; 2       ;
; Buzzer_dididi:m7|count2[5]                                                                                                         ; 2       ;
; Buzzer_dididi:m7|count2[4]                                                                                                         ; 2       ;
; Buzzer_dididi:m7|count2[1]                                                                                                         ; 2       ;
; Buzzer_dididi:m7|count2[3]                                                                                                         ; 2       ;
; Buzzer_dididi:m7|count2[2]                                                                                                         ; 2       ;
; Buzzer_dididi:m7|count2[13]                                                                                                        ; 2       ;
; Buzzer_dididi:m7|count2[12]                                                                                                        ; 2       ;
; Buzzer_dididi:m7|count2[11]                                                                                                        ; 2       ;
; Buzzer_dididi:m7|count2[10]                                                                                                        ; 2       ;
; Buzzer_dididi:m7|count2[9]                                                                                                         ; 2       ;
; Buzzer_dididi:m7|count2[8]                                                                                                         ; 2       ;
; Buzzer_dididi:m7|count2[7]                                                                                                         ; 2       ;
; Buzzer_dididi:m7|count2[6]                                                                                                         ; 2       ;
; lpm_divide:Div2|lpm_divide_ucm:auto_generated|sign_div_unsign_8kh:divider|alt_u_div_ive:divider|add_sub_4_result_int[5]~8_wirecell ; 1       ;
; lpm_divide:Div2|lpm_divide_ucm:auto_generated|sign_div_unsign_8kh:divider|alt_u_div_ive:divider|add_sub_3_result_int[4]~6_wirecell ; 1       ;
; KEY:m9|key_samp1[0]~3                                                                                                              ; 1       ;
; KEY:m9|key_samp1[1]~2                                                                                                              ; 1       ;
; KEY:m9|key_samp1[2]~1                                                                                                              ; 1       ;
; KEY:m9|key_samp1[3]~0                                                                                                              ; 1       ;
; KEY:m9|key_samp2[2]~3                                                                                                              ; 1       ;
; KEY:m9|key_samp2[1]~2                                                                                                              ; 1       ;
; KEY:m9|key_samp2[0]~1                                                                                                              ; 1       ;
; KEY:m9|key_samp2[3]~0                                                                                                              ; 1       ;
; Selector3~8                                                                                                                        ; 1       ;
; Selector3~7                                                                                                                        ; 1       ;
; lpm_divide:Mod1|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[23]~33                    ; 1       ;
; lpm_divide:Mod0|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[23]~33                    ; 1       ;
; lpm_divide:Div1|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[22]~31                    ; 1       ;
; lpm_divide:Div1|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[23]~30                    ; 1       ;
; lpm_divide:Div0|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[22]~31                    ; 1       ;
; lpm_divide:Div0|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[23]~30                    ; 1       ;
; KEY:m9|WideOr0~1                                                                                                                   ; 1       ;
; KEY:m9|key_samp1_locked[0]                                                                                                         ; 1       ;
; KEY:m9|key_samp1_locked[1]                                                                                                         ; 1       ;
; KEY:m9|WideOr0~0                                                                                                                   ; 1       ;
; KEY:m9|key_samp1_locked[2]                                                                                                         ; 1       ;
; KEY:m9|key_samp1_locked[3]                                                                                                         ; 1       ;
; Sixty:m5|Equal1~1                                                                                                                  ; 1       ;
; Sixty:m4|Equal1~1                                                                                                                  ; 1       ;
; Second:m1|Second_out~0                                                                                                             ; 1       ;
; Second:m1|Equal0~7                                                                                                                 ; 1       ;
; Second:m1|Equal0~6                                                                                                                 ; 1       ;
; Second:m1|Equal0~5                                                                                                                 ; 1       ;
; Second:m1|Equal0~3                                                                                                                 ; 1       ;
; Second:m1|Equal0~2                                                                                                                 ; 1       ;
; Second:m1|Equal0~1                                                                                                                 ; 1       ;
; Second:m1|Equal0~0                                                                                                                 ; 1       ;
; KEY:m9|Equal0~0                                                                                                                    ; 1       ;
; Buzzer_dididi:m7|Trigger_flag~0                                                                                                    ; 1       ;
; Buzzer_dididi:m7|Trigger_flag~3                                                                                                    ; 1       ;
; Buzzer_dididi:m7|Trigger_flag~8                                                                                                    ; 1       ;
; Buzzer_dididi:m7|Trigger_flag~7                                                                                                    ; 1       ;
; Buzzer_dididi:m7|Trigger_flag~6                                                                                                    ; 1       ;
; Buzzer_dididi:m7|Equal0~4                                                                                                          ; 1       ;
; Buzzer_dididi:m7|Equal0~3                                                                                                          ; 1       ;
; Buzzer_dididi:m7|Equal0~2                                                                                                          ; 1       ;
; Buzzer_dididi:m7|Equal0~1                                                                                                          ; 1       ;
; Buzzer_dididi:m7|Equal0~0                                                                                                          ; 1       ;
; Wei_count~7                                                                                                                        ; 1       ;
; Wei_count~6                                                                                                                        ; 1       ;
; Wei_count~5                                                                                                                        ; 1       ;
; TwentyFour:m6|count~1                                                                                                              ; 1       ;
; TwentyFour:m6|count~0                                                                                                              ; 1       ;
; Wei_count~4                                                                                                                        ; 1       ;
; Sixty:m5|count~3                                                                                                                   ; 1       ;
; Sixty:m5|count~2                                                                                                                   ; 1       ;
; Sixty:m5|count~1                                                                                                                   ; 1       ;
; Sixty:m5|count~0                                                                                                                   ; 1       ;
; Wei_count~3                                                                                                                        ; 1       ;
; Wei_count~2                                                                                                                        ; 1       ;
; Wei_count~1                                                                                                                        ; 1       ;
; WideOr0~1                                                                                                                          ; 1       ;
; WideOr0~0                                                                                                                          ; 1       ;
; Sixty:m4|count~3                                                                                                                   ; 1       ;
; Sixty:m4|count~2                                                                                                                   ; 1       ;
; Sixty:m4|count~1                                                                                                                   ; 1       ;
; Sixty:m4|count~0                                                                                                                   ; 1       ;
; KEY:m9|key_change2[2]                                                                                                              ; 1       ;
; KEY:m9|key_samp2_locked[2]                                                                                                         ; 1       ;
; KEY:m9|key_change2[1]                                                                                                              ; 1       ;
; KEY:m9|key_samp2_locked[1]                                                                                                         ; 1       ;
; KEY:m9|key_change2[0]                                                                                                              ; 1       ;
; KEY:m9|key_samp2_locked[0]                                                                                                         ; 1       ;
; KEY:m9|key_change2[3]                                                                                                              ; 1       ;
; KEY:m9|key_samp2_locked[3]                                                                                                         ; 1       ;
; Millisecond:m0|Millisecond_out~0                                                                                                   ; 1       ;
; Millisecond:m0|Equal0~7                                                                                                            ; 1       ;
; Millisecond:m0|Equal0~6                                                                                                            ; 1       ;
; Millisecond:m0|Equal0~5                                                                                                            ; 1       ;
; Millisecond:m0|Equal0~3                                                                                                            ; 1       ;
; Millisecond:m0|Equal0~2                                                                                                            ; 1       ;
; Millisecond:m0|Equal0~1                                                                                                            ; 1       ;
; Millisecond:m0|Equal0~0                                                                                                            ; 1       ;
; Buzzer_dididi:m7|count2[0]~52                                                                                                      ; 1       ;
; Buzzer_dididi:m7|count1~6                                                                                                          ; 1       ;
; Buzzer_dididi:m7|count1~5                                                                                                          ; 1       ;
; Buzzer_dididi:m7|count1~4                                                                                                          ; 1       ;
; Buzzer_dididi:m7|count1~3                                                                                                          ; 1       ;
; Buzzer_dididi:m7|count1~2                                                                                                          ; 1       ;
; Buzzer_dididi:m7|count1~1                                                                                                          ; 1       ;
; Buzzer_trigger~7                                                                                                                   ; 1       ;
; Buzzer_trigger~6                                                                                                                   ; 1       ;
; Buzzer_trigger~5                                                                                                                   ; 1       ;
; Buzzer_trigger~4                                                                                                                   ; 1       ;
; Buzzer_trigger~3                                                                                                                   ; 1       ;
; Buzzer_trigger~2                                                                                                                   ; 1       ;
; Buzzer_trigger~1                                                                                                                   ; 1       ;
; Buzzer_trigger~0                                                                                                                   ; 1       ;
; Buzzer_dididi:m7|Trigger_flag~_emulated                                                                                            ; 1       ;
; Selector2~1                                                                                                                        ; 1       ;
; Selector3~6                                                                                                                        ; 1       ;
; Selector3~5                                                                                                                        ; 1       ;
; Selector3~4                                                                                                                        ; 1       ;
; Selector3~3                                                                                                                        ; 1       ;
; Selector3~2                                                                                                                        ; 1       ;
; Selector3~0                                                                                                                        ; 1       ;
; Channal[2]~3                                                                                                                       ; 1       ;
; Channal[2]~2                                                                                                                       ; 1       ;
; Channal[2]~1                                                                                                                       ; 1       ;
; Channal[2]~0                                                                                                                       ; 1       ;
; Selector1~0                                                                                                                        ; 1       ;
; Selector4~1                                                                                                                        ; 1       ;
; Selector4~0                                                                                                                        ; 1       ;
; Selector5~1                                                                                                                        ; 1       ;
; Selector5~0                                                                                                                        ; 1       ;
; lpm_divide:Mod2|lpm_divide_15m:auto_generated|sign_div_unsign_8kh:divider|alt_u_div_ive:divider|StageOut[21]~8                     ; 1       ;
; lpm_divide:Mod2|lpm_divide_15m:auto_generated|sign_div_unsign_8kh:divider|alt_u_div_ive:divider|StageOut[18]~3                     ; 1       ;
; lpm_divide:Mod2|lpm_divide_15m:auto_generated|sign_div_unsign_8kh:divider|alt_u_div_ive:divider|StageOut[18]~2                     ; 1       ;
; lpm_divide:Mod2|lpm_divide_15m:auto_generated|sign_div_unsign_8kh:divider|alt_u_div_ive:divider|StageOut[15]~1                     ; 1       ;
; lpm_divide:Mod2|lpm_divide_15m:auto_generated|sign_div_unsign_8kh:divider|alt_u_div_ive:divider|StageOut[15]~0                     ; 1       ;
; Selector6~1                                                                                                                        ; 1       ;
; Selector6~0                                                                                                                        ; 1       ;
; lpm_divide:Mod1|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[26]~30                    ; 1       ;
; lpm_divide:Mod1|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[23]~26                    ; 1       ;
; lpm_divide:Mod1|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[20]~25                    ; 1       ;
; lpm_divide:Mod1|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[20]~24                    ; 1       ;
; lpm_divide:Mod1|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[15]~23                    ; 1       ;
; lpm_divide:Mod1|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[15]~22                    ; 1       ;
; lpm_divide:Mod1|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[16]~21                    ; 1       ;
; lpm_divide:Mod1|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[16]~20                    ; 1       ;
; lpm_divide:Mod1|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[17]~19                    ; 1       ;
; lpm_divide:Mod1|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[17]~18                    ; 1       ;
; lpm_divide:Mod1|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[18]~17                    ; 1       ;
; lpm_divide:Mod1|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[18]~16                    ; 1       ;
; lpm_divide:Mod0|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[26]~30                    ; 1       ;
; lpm_divide:Mod0|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[23]~26                    ; 1       ;
; lpm_divide:Mod0|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[20]~25                    ; 1       ;
; lpm_divide:Mod0|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[20]~24                    ; 1       ;
; lpm_divide:Mod0|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[15]~23                    ; 1       ;
; lpm_divide:Mod0|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[15]~22                    ; 1       ;
; lpm_divide:Mod0|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[16]~21                    ; 1       ;
; lpm_divide:Mod0|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[16]~20                    ; 1       ;
; lpm_divide:Mod0|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[17]~19                    ; 1       ;
; lpm_divide:Mod0|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[17]~18                    ; 1       ;
; lpm_divide:Mod0|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[18]~17                    ; 1       ;
; lpm_divide:Mod0|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[18]~16                    ; 1       ;
; Data[3]~10                                                                                                                         ; 1       ;
; Data[3]~9                                                                                                                          ; 1       ;
; Data[3]~8                                                                                                                          ; 1       ;
; lpm_divide:Div2|lpm_divide_ucm:auto_generated|sign_div_unsign_8kh:divider|alt_u_div_ive:divider|StageOut[15]~7                     ; 1       ;
; lpm_divide:Div2|lpm_divide_ucm:auto_generated|sign_div_unsign_8kh:divider|alt_u_div_ive:divider|StageOut[15]~6                     ; 1       ;
; lpm_divide:Div2|lpm_divide_ucm:auto_generated|sign_div_unsign_8kh:divider|alt_u_div_ive:divider|StageOut[16]~5                     ; 1       ;
; lpm_divide:Div2|lpm_divide_ucm:auto_generated|sign_div_unsign_8kh:divider|alt_u_div_ive:divider|StageOut[16]~4                     ; 1       ;
; lpm_divide:Div2|lpm_divide_ucm:auto_generated|sign_div_unsign_8kh:divider|alt_u_div_ive:divider|StageOut[17]~3                     ; 1       ;
; lpm_divide:Div2|lpm_divide_ucm:auto_generated|sign_div_unsign_8kh:divider|alt_u_div_ive:divider|StageOut[17]~2                     ; 1       ;
; lpm_divide:Div2|lpm_divide_ucm:auto_generated|sign_div_unsign_8kh:divider|alt_u_div_ive:divider|StageOut[18]~1                     ; 1       ;
; lpm_divide:Div2|lpm_divide_ucm:auto_generated|sign_div_unsign_8kh:divider|alt_u_div_ive:divider|StageOut[18]~0                     ; 1       ;
; Selector7~1                                                                                                                        ; 1       ;
; Selector7~0                                                                                                                        ; 1       ;
; lpm_divide:Div1|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[20]~29                    ; 1       ;
; lpm_divide:Div1|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[20]~28                    ; 1       ;
; lpm_divide:Div1|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[21]~27                    ; 1       ;
; lpm_divide:Div1|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[21]~26                    ; 1       ;
; lpm_divide:Div1|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[22]~25                    ; 1       ;
; lpm_divide:Div1|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[23]~24                    ; 1       ;
; lpm_divide:Div1|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[15]~23                    ; 1       ;
; lpm_divide:Div1|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[15]~22                    ; 1       ;
; lpm_divide:Div1|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[16]~21                    ; 1       ;
; lpm_divide:Div1|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[16]~20                    ; 1       ;
; lpm_divide:Div1|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[17]~19                    ; 1       ;
; lpm_divide:Div1|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[17]~18                    ; 1       ;
; lpm_divide:Div1|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[18]~17                    ; 1       ;
; lpm_divide:Div1|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[18]~16                    ; 1       ;
; lpm_divide:Div0|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[20]~29                    ; 1       ;
; lpm_divide:Div0|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[20]~28                    ; 1       ;
; lpm_divide:Div0|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[21]~27                    ; 1       ;
; lpm_divide:Div0|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[21]~26                    ; 1       ;
; lpm_divide:Div0|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[22]~25                    ; 1       ;
; lpm_divide:Div0|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[23]~24                    ; 1       ;
; lpm_divide:Div0|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[15]~23                    ; 1       ;
; lpm_divide:Div0|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[15]~22                    ; 1       ;
; lpm_divide:Div0|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[16]~21                    ; 1       ;
; lpm_divide:Div0|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[16]~20                    ; 1       ;
; lpm_divide:Div0|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[17]~19                    ; 1       ;
; lpm_divide:Div0|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[17]~18                    ; 1       ;
; lpm_divide:Div0|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[18]~17                    ; 1       ;
; lpm_divide:Div0|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[18]~16                    ; 1       ;
; KEY_LED:m8|LED[3]~0                                                                                                                ; 1       ;
; KEY_LED:m8|Equal0~0                                                                                                                ; 1       ;
; KEY:m9|KEY_out[2]                                                                                                                  ; 1       ;
; KEY:m9|KEY_out[1]                                                                                                                  ; 1       ;
; KEY:m9|KEY_out[0]                                                                                                                  ; 1       ;
; KEY:m9|KEY_out[3]                                                                                                                  ; 1       ;
; Buzzer_dididi:m7|Buzzer_out~1                                                                                                      ; 1       ;
; Buzzer_dididi:m7|Buzzer_out~0                                                                                                      ; 1       ;
; Buzzer_dididi:m7|LessThan0~7                                                                                                       ; 1       ;
; Buzzer_dididi:m7|LessThan0~6                                                                                                       ; 1       ;
; Buzzer_dididi:m7|LessThan0~5                                                                                                       ; 1       ;
; Buzzer_dididi:m7|LessThan0~4                                                                                                       ; 1       ;
; Buzzer_dididi:m7|LessThan0~3                                                                                                       ; 1       ;
; Buzzer_dididi:m7|LessThan0~2                                                                                                       ; 1       ;
; Buzzer_dididi:m7|LessThan0~1                                                                                                       ; 1       ;
; Buzzer_dididi:m7|LessThan0~0                                                                                                       ; 1       ;
; Buzzer_dididi:m7|Equal1~7                                                                                                          ; 1       ;
; Buzzer_dididi:m7|Equal1~6                                                                                                          ; 1       ;
; Buzzer_dididi:m7|Equal1~5                                                                                                          ; 1       ;
; Buzzer_dididi:m7|Equal1~4                                                                                                          ; 1       ;
; Buzzer_dididi:m7|Equal1~3                                                                                                          ; 1       ;
; Buzzer_dididi:m7|Equal1~2                                                                                                          ; 1       ;
; Buzzer_dididi:m7|Equal1~1                                                                                                          ; 1       ;
; Buzzer_dididi:m7|Equal1~0                                                                                                          ; 1       ;
; Dipslay:m2|Decoder0~6                                                                                                              ; 1       ;
; Dipslay:m2|Decoder0~5                                                                                                              ; 1       ;
; Dipslay:m2|Decoder0~4                                                                                                              ; 1       ;
; Dipslay:m2|Decoder0~3                                                                                                              ; 1       ;
; Dipslay:m2|WideOr5~0                                                                                                               ; 1       ;
; Dipslay:m2|Decoder0~2                                                                                                              ; 1       ;
; Dipslay:m2|Decoder0~1                                                                                                              ; 1       ;
; Dipslay:m2|Decoder0~0                                                                                                              ; 1       ;
; Dipslay:m2|Mux6~0                                                                                                                  ; 1       ;
; Dipslay:m2|Mux5~0                                                                                                                  ; 1       ;
; Dipslay:m2|Mux4~0                                                                                                                  ; 1       ;
; Dipslay:m2|Mux3~0                                                                                                                  ; 1       ;
; Dipslay:m2|Mux2~0                                                                                                                  ; 1       ;
; Dipslay:m2|Mux1~0                                                                                                                  ; 1       ;
; Dipslay:m2|Mux0~0                                                                                                                  ; 1       ;
; Second:m1|count[0]~83                                                                                                              ; 1       ;
; Second:m1|count[1]~82                                                                                                              ; 1       ;
; Second:m1|count[1]~81                                                                                                              ; 1       ;
; Second:m1|count[2]~80                                                                                                              ; 1       ;
; Second:m1|count[2]~79                                                                                                              ; 1       ;
; Second:m1|count[3]~78                                                                                                              ; 1       ;
; Second:m1|count[3]~77                                                                                                              ; 1       ;
; Second:m1|count[4]~76                                                                                                              ; 1       ;
; Second:m1|count[4]~75                                                                                                              ; 1       ;
; Second:m1|count[5]~74                                                                                                              ; 1       ;
; Second:m1|count[5]~73                                                                                                              ; 1       ;
; Second:m1|count[6]~72                                                                                                              ; 1       ;
; Second:m1|count[6]~71                                                                                                              ; 1       ;
; Second:m1|count[7]~70                                                                                                              ; 1       ;
; Second:m1|count[7]~69                                                                                                              ; 1       ;
; Second:m1|count[8]~68                                                                                                              ; 1       ;
; Second:m1|count[8]~67                                                                                                              ; 1       ;
; Second:m1|count[9]~66                                                                                                              ; 1       ;
; Second:m1|count[9]~65                                                                                                              ; 1       ;
; Second:m1|count[10]~64                                                                                                             ; 1       ;
; Second:m1|count[10]~63                                                                                                             ; 1       ;
; Second:m1|count[11]~62                                                                                                             ; 1       ;
; Second:m1|count[11]~61                                                                                                             ; 1       ;
; Second:m1|count[12]~60                                                                                                             ; 1       ;
; Second:m1|count[12]~59                                                                                                             ; 1       ;
; Second:m1|count[13]~58                                                                                                             ; 1       ;
; Second:m1|count[13]~57                                                                                                             ; 1       ;
; Second:m1|count[14]~56                                                                                                             ; 1       ;
; Second:m1|count[14]~55                                                                                                             ; 1       ;
; Second:m1|count[15]~54                                                                                                             ; 1       ;
; Second:m1|count[15]~53                                                                                                             ; 1       ;
; Second:m1|count[16]~52                                                                                                             ; 1       ;
; Second:m1|count[16]~51                                                                                                             ; 1       ;
; Second:m1|count[17]~50                                                                                                             ; 1       ;
; Second:m1|count[17]~49                                                                                                             ; 1       ;
; Second:m1|count[18]~48                                                                                                             ; 1       ;
; Second:m1|count[18]~47                                                                                                             ; 1       ;
; Second:m1|count[19]~46                                                                                                             ; 1       ;
; Second:m1|count[19]~45                                                                                                             ; 1       ;
; Second:m1|count[20]~44                                                                                                             ; 1       ;
; Second:m1|count[20]~43                                                                                                             ; 1       ;
; Second:m1|count[21]~42                                                                                                             ; 1       ;
; Second:m1|count[21]~41                                                                                                             ; 1       ;
; Second:m1|count[22]~40                                                                                                             ; 1       ;
; Second:m1|count[22]~39                                                                                                             ; 1       ;
; Second:m1|count[23]~38                                                                                                             ; 1       ;
; Second:m1|count[23]~37                                                                                                             ; 1       ;
; Second:m1|count[24]~36                                                                                                             ; 1       ;
; Second:m1|count[24]~35                                                                                                             ; 1       ;
; Second:m1|count[25]~34                                                                                                             ; 1       ;
; Second:m1|count[25]~33                                                                                                             ; 1       ;
; Second:m1|count[26]~32                                                                                                             ; 1       ;
; Second:m1|count[26]~31                                                                                                             ; 1       ;
; Second:m1|count[27]~29                                                                                                             ; 1       ;
; Second:m1|count[27]~28                                                                                                             ; 1       ;
; KEY:m9|count[0]~16                                                                                                                 ; 1       ;
; KEY:m9|count[1]~15                                                                                                                 ; 1       ;
; KEY:m9|count[1]~14                                                                                                                 ; 1       ;
; KEY:m9|count[2]~13                                                                                                                 ; 1       ;
; KEY:m9|count[2]~12                                                                                                                 ; 1       ;
; KEY:m9|count[3]~11                                                                                                                 ; 1       ;
; KEY:m9|count[3]~10                                                                                                                 ; 1       ;
; KEY:m9|count[4]~9                                                                                                                  ; 1       ;
; KEY:m9|count[4]~8                                                                                                                  ; 1       ;
; KEY:m9|count[5]~7                                                                                                                  ; 1       ;
; KEY:m9|count[5]~6                                                                                                                  ; 1       ;
; Buzzer_dididi:m7|count3[25]~73                                                                                                     ; 1       ;
; Buzzer_dididi:m7|count3[24]~72                                                                                                     ; 1       ;
; Buzzer_dididi:m7|count3[24]~71                                                                                                     ; 1       ;
; Buzzer_dididi:m7|count3[23]~70                                                                                                     ; 1       ;
; Buzzer_dididi:m7|count3[23]~69                                                                                                     ; 1       ;
; Buzzer_dididi:m7|count3[22]~68                                                                                                     ; 1       ;
; Buzzer_dididi:m7|count3[22]~67                                                                                                     ; 1       ;
; Buzzer_dididi:m7|count3[21]~66                                                                                                     ; 1       ;
; Buzzer_dididi:m7|count3[21]~65                                                                                                     ; 1       ;
; Buzzer_dididi:m7|count3[20]~64                                                                                                     ; 1       ;
; Buzzer_dididi:m7|count3[20]~63                                                                                                     ; 1       ;
; Buzzer_dididi:m7|count3[19]~62                                                                                                     ; 1       ;
; Buzzer_dididi:m7|count3[19]~61                                                                                                     ; 1       ;
; Buzzer_dididi:m7|count3[18]~60                                                                                                     ; 1       ;
; Buzzer_dididi:m7|count3[18]~59                                                                                                     ; 1       ;
; Buzzer_dididi:m7|count3[17]~58                                                                                                     ; 1       ;
; Buzzer_dididi:m7|count3[17]~57                                                                                                     ; 1       ;
; Buzzer_dididi:m7|count3[16]~56                                                                                                     ; 1       ;
; Buzzer_dididi:m7|count3[16]~55                                                                                                     ; 1       ;
; Buzzer_dididi:m7|count3[15]~54                                                                                                     ; 1       ;
; Buzzer_dididi:m7|count3[15]~53                                                                                                     ; 1       ;
; Buzzer_dididi:m7|count3[14]~52                                                                                                     ; 1       ;
; Buzzer_dididi:m7|count3[14]~51                                                                                                     ; 1       ;
; Buzzer_dididi:m7|count3[13]~50                                                                                                     ; 1       ;
; Buzzer_dididi:m7|count3[13]~49                                                                                                     ; 1       ;
; Buzzer_dididi:m7|count3[12]~48                                                                                                     ; 1       ;
; Buzzer_dididi:m7|count3[12]~47                                                                                                     ; 1       ;
; Buzzer_dididi:m7|count3[11]~46                                                                                                     ; 1       ;
; Buzzer_dididi:m7|count3[11]~45                                                                                                     ; 1       ;
; Buzzer_dididi:m7|count3[10]~44                                                                                                     ; 1       ;
; Buzzer_dididi:m7|count3[10]~43                                                                                                     ; 1       ;
; Buzzer_dididi:m7|count3[9]~42                                                                                                      ; 1       ;
; Buzzer_dididi:m7|count3[9]~41                                                                                                      ; 1       ;
; Buzzer_dididi:m7|count3[8]~40                                                                                                      ; 1       ;
; Buzzer_dididi:m7|count3[8]~39                                                                                                      ; 1       ;
; Buzzer_dididi:m7|count3[7]~38                                                                                                      ; 1       ;
; Buzzer_dididi:m7|count3[7]~37                                                                                                      ; 1       ;
; Buzzer_dididi:m7|count3[6]~36                                                                                                      ; 1       ;
; Buzzer_dididi:m7|count3[6]~35                                                                                                      ; 1       ;
; Buzzer_dididi:m7|count3[5]~34                                                                                                      ; 1       ;
; Buzzer_dididi:m7|count3[5]~33                                                                                                      ; 1       ;
; Buzzer_dididi:m7|count3[4]~32                                                                                                      ; 1       ;
; Buzzer_dididi:m7|count3[4]~31                                                                                                      ; 1       ;
; Buzzer_dididi:m7|count3[3]~30                                                                                                      ; 1       ;
; Buzzer_dididi:m7|count3[3]~29                                                                                                      ; 1       ;
; Buzzer_dididi:m7|count3[2]~28                                                                                                      ; 1       ;
; Buzzer_dididi:m7|count3[2]~27                                                                                                      ; 1       ;
; Buzzer_dididi:m7|count3[1]~26                                                                                                      ; 1       ;
; Buzzer_dididi:m7|count3[1]~25                                                                                                      ; 1       ;
; Millisecond:m0|count[0]~83                                                                                                         ; 1       ;
; Millisecond:m0|count[1]~82                                                                                                         ; 1       ;
; Millisecond:m0|count[1]~81                                                                                                         ; 1       ;
; Millisecond:m0|count[2]~80                                                                                                         ; 1       ;
; Millisecond:m0|count[2]~79                                                                                                         ; 1       ;
; Millisecond:m0|count[3]~78                                                                                                         ; 1       ;
; Millisecond:m0|count[3]~77                                                                                                         ; 1       ;
; Millisecond:m0|count[4]~76                                                                                                         ; 1       ;
; Millisecond:m0|count[4]~75                                                                                                         ; 1       ;
; Millisecond:m0|count[5]~74                                                                                                         ; 1       ;
; Millisecond:m0|count[5]~73                                                                                                         ; 1       ;
; Millisecond:m0|count[6]~72                                                                                                         ; 1       ;
; Millisecond:m0|count[6]~71                                                                                                         ; 1       ;
; Millisecond:m0|count[7]~70                                                                                                         ; 1       ;
; Millisecond:m0|count[7]~69                                                                                                         ; 1       ;
; Millisecond:m0|count[8]~68                                                                                                         ; 1       ;
; Millisecond:m0|count[8]~67                                                                                                         ; 1       ;
; Millisecond:m0|count[9]~66                                                                                                         ; 1       ;
; Millisecond:m0|count[9]~65                                                                                                         ; 1       ;
; Millisecond:m0|count[10]~64                                                                                                        ; 1       ;
; Millisecond:m0|count[10]~63                                                                                                        ; 1       ;
; Millisecond:m0|count[11]~62                                                                                                        ; 1       ;
; Millisecond:m0|count[11]~61                                                                                                        ; 1       ;
; Millisecond:m0|count[12]~60                                                                                                        ; 1       ;
; Millisecond:m0|count[12]~59                                                                                                        ; 1       ;
; Millisecond:m0|count[13]~58                                                                                                        ; 1       ;
; Millisecond:m0|count[13]~57                                                                                                        ; 1       ;
; Millisecond:m0|count[14]~56                                                                                                        ; 1       ;
; Millisecond:m0|count[14]~55                                                                                                        ; 1       ;
; Millisecond:m0|count[15]~54                                                                                                        ; 1       ;
; Millisecond:m0|count[15]~53                                                                                                        ; 1       ;
; Millisecond:m0|count[16]~52                                                                                                        ; 1       ;
; Millisecond:m0|count[16]~51                                                                                                        ; 1       ;
; Millisecond:m0|count[17]~50                                                                                                        ; 1       ;
; Millisecond:m0|count[17]~49                                                                                                        ; 1       ;
; Millisecond:m0|count[18]~48                                                                                                        ; 1       ;
; Millisecond:m0|count[18]~47                                                                                                        ; 1       ;
; Millisecond:m0|count[19]~46                                                                                                        ; 1       ;
; Millisecond:m0|count[19]~45                                                                                                        ; 1       ;
; Millisecond:m0|count[20]~44                                                                                                        ; 1       ;
; Millisecond:m0|count[20]~43                                                                                                        ; 1       ;
; Millisecond:m0|count[21]~42                                                                                                        ; 1       ;
; Millisecond:m0|count[21]~41                                                                                                        ; 1       ;
; Millisecond:m0|count[22]~40                                                                                                        ; 1       ;
; Millisecond:m0|count[22]~39                                                                                                        ; 1       ;
; Millisecond:m0|count[23]~38                                                                                                        ; 1       ;
; Millisecond:m0|count[23]~37                                                                                                        ; 1       ;
; Millisecond:m0|count[24]~36                                                                                                        ; 1       ;
; Millisecond:m0|count[24]~35                                                                                                        ; 1       ;
; Millisecond:m0|count[25]~34                                                                                                        ; 1       ;
; Millisecond:m0|count[25]~33                                                                                                        ; 1       ;
; Millisecond:m0|count[26]~32                                                                                                        ; 1       ;
; Millisecond:m0|count[26]~31                                                                                                        ; 1       ;
; Millisecond:m0|count[27]~29                                                                                                        ; 1       ;
; Millisecond:m0|count[27]~28                                                                                                        ; 1       ;
; TwentyFour:m6|Add1~8                                                                                                               ; 1       ;
; TwentyFour:m6|Add1~7                                                                                                               ; 1       ;
; TwentyFour:m6|Add1~6                                                                                                               ; 1       ;
; TwentyFour:m6|Add1~5                                                                                                               ; 1       ;
; TwentyFour:m6|Add1~4                                                                                                               ; 1       ;
; TwentyFour:m6|Add1~3                                                                                                               ; 1       ;
; TwentyFour:m6|Add1~2                                                                                                               ; 1       ;
; TwentyFour:m6|Add1~1                                                                                                               ; 1       ;
; TwentyFour:m6|Add1~0                                                                                                               ; 1       ;
; Sixty:m5|Add1~10                                                                                                                   ; 1       ;
; Sixty:m5|Add1~9                                                                                                                    ; 1       ;
; Sixty:m5|Add1~8                                                                                                                    ; 1       ;
; Sixty:m5|Add1~7                                                                                                                    ; 1       ;
; Sixty:m5|Add1~6                                                                                                                    ; 1       ;
; Sixty:m5|Add1~5                                                                                                                    ; 1       ;
; Sixty:m5|Add1~4                                                                                                                    ; 1       ;
; Sixty:m5|Add1~3                                                                                                                    ; 1       ;
; Sixty:m5|Add1~2                                                                                                                    ; 1       ;
; Sixty:m5|Add1~1                                                                                                                    ; 1       ;
; Sixty:m5|Add1~0                                                                                                                    ; 1       ;
; Sixty:m4|Add1~10                                                                                                                   ; 1       ;
; Sixty:m4|Add1~9                                                                                                                    ; 1       ;
; Sixty:m4|Add1~8                                                                                                                    ; 1       ;
; Sixty:m4|Add1~7                                                                                                                    ; 1       ;
; Sixty:m4|Add1~6                                                                                                                    ; 1       ;
; Sixty:m4|Add1~5                                                                                                                    ; 1       ;
; Sixty:m4|Add1~4                                                                                                                    ; 1       ;
; Sixty:m4|Add1~3                                                                                                                    ; 1       ;
; Sixty:m4|Add1~2                                                                                                                    ; 1       ;
; Second:m1|Second_out                                                                                                               ; 1       ;
; Sixty:m4|Add1~1                                                                                                                    ; 1       ;
; Sixty:m4|Add1~0                                                                                                                    ; 1       ;
; Buzzer_dididi:m7|count2[25]~75                                                                                                     ; 1       ;
; Buzzer_dididi:m7|count2[24]~74                                                                                                     ; 1       ;
; Buzzer_dididi:m7|count2[24]~73                                                                                                     ; 1       ;
; Buzzer_dididi:m7|count2[23]~72                                                                                                     ; 1       ;
; Buzzer_dididi:m7|count2[23]~71                                                                                                     ; 1       ;
; Buzzer_dididi:m7|count2[22]~70                                                                                                     ; 1       ;
; Buzzer_dididi:m7|count2[22]~69                                                                                                     ; 1       ;
; Buzzer_dididi:m7|count2[21]~68                                                                                                     ; 1       ;
; Buzzer_dididi:m7|count2[21]~67                                                                                                     ; 1       ;
; Buzzer_dididi:m7|count2[20]~66                                                                                                     ; 1       ;
; Buzzer_dididi:m7|count2[20]~65                                                                                                     ; 1       ;
; Buzzer_dididi:m7|count2[19]~64                                                                                                     ; 1       ;
; Buzzer_dididi:m7|count2[19]~63                                                                                                     ; 1       ;
; Buzzer_dididi:m7|count2[18]~62                                                                                                     ; 1       ;
; Buzzer_dididi:m7|count2[18]~61                                                                                                     ; 1       ;
; Buzzer_dididi:m7|count2[17]~60                                                                                                     ; 1       ;
; Buzzer_dididi:m7|count2[17]~59                                                                                                     ; 1       ;
; Buzzer_dididi:m7|count2[16]~58                                                                                                     ; 1       ;
; Buzzer_dididi:m7|count2[16]~57                                                                                                     ; 1       ;
; Buzzer_dididi:m7|count2[15]~56                                                                                                     ; 1       ;
; Buzzer_dididi:m7|count2[15]~55                                                                                                     ; 1       ;
; Buzzer_dididi:m7|count2[14]~54                                                                                                     ; 1       ;
; Buzzer_dididi:m7|count2[14]~53                                                                                                     ; 1       ;
; Buzzer_dididi:m7|count2[13]~51                                                                                                     ; 1       ;
; Buzzer_dididi:m7|count2[13]~50                                                                                                     ; 1       ;
; Buzzer_dididi:m7|count2[12]~49                                                                                                     ; 1       ;
; Buzzer_dididi:m7|count2[12]~48                                                                                                     ; 1       ;
; Buzzer_dididi:m7|count2[11]~47                                                                                                     ; 1       ;
; Buzzer_dididi:m7|count2[11]~46                                                                                                     ; 1       ;
; Buzzer_dididi:m7|count2[10]~45                                                                                                     ; 1       ;
; Buzzer_dididi:m7|count2[10]~44                                                                                                     ; 1       ;
; Buzzer_dididi:m7|count2[9]~43                                                                                                      ; 1       ;
; Buzzer_dididi:m7|count2[9]~42                                                                                                      ; 1       ;
; Buzzer_dididi:m7|count2[8]~41                                                                                                      ; 1       ;
; Buzzer_dididi:m7|count2[8]~40                                                                                                      ; 1       ;
; Buzzer_dididi:m7|count2[7]~39                                                                                                      ; 1       ;
; Buzzer_dididi:m7|count2[7]~38                                                                                                      ; 1       ;
; Buzzer_dididi:m7|count2[6]~36                                                                                                      ; 1       ;
; Buzzer_dididi:m7|count2[6]~35                                                                                                      ; 1       ;
; Buzzer_dididi:m7|count2[5]~34                                                                                                      ; 1       ;
; Buzzer_dididi:m7|count2[5]~33                                                                                                      ; 1       ;
; Buzzer_dididi:m7|count2[4]~32                                                                                                      ; 1       ;
; Buzzer_dididi:m7|count2[4]~31                                                                                                      ; 1       ;
; Buzzer_dididi:m7|count2[3]~30                                                                                                      ; 1       ;
; Buzzer_dididi:m7|count2[3]~29                                                                                                      ; 1       ;
; Buzzer_dididi:m7|count2[2]~28                                                                                                      ; 1       ;
; Buzzer_dididi:m7|count2[2]~27                                                                                                      ; 1       ;
; Buzzer_dididi:m7|count2[1]~26                                                                                                      ; 1       ;
; Buzzer_dididi:m7|count2[1]~25                                                                                                      ; 1       ;
; Buzzer_dididi:m7|Add0~50                                                                                                           ; 1       ;
; Buzzer_dididi:m7|Add0~49                                                                                                           ; 1       ;
; Buzzer_dididi:m7|Add0~48                                                                                                           ; 1       ;
; Buzzer_dididi:m7|Add0~47                                                                                                           ; 1       ;
; Buzzer_dididi:m7|Add0~46                                                                                                           ; 1       ;
; Buzzer_dididi:m7|Add0~45                                                                                                           ; 1       ;
; Buzzer_dididi:m7|Add0~44                                                                                                           ; 1       ;
; Buzzer_dididi:m7|Add0~43                                                                                                           ; 1       ;
; Buzzer_dididi:m7|Add0~42                                                                                                           ; 1       ;
; Buzzer_dididi:m7|Add0~41                                                                                                           ; 1       ;
; Buzzer_dididi:m7|Add0~40                                                                                                           ; 1       ;
; Buzzer_dididi:m7|Add0~39                                                                                                           ; 1       ;
; Buzzer_dididi:m7|Add0~38                                                                                                           ; 1       ;
; Buzzer_dididi:m7|Add0~37                                                                                                           ; 1       ;
; Buzzer_dididi:m7|Add0~36                                                                                                           ; 1       ;
; Buzzer_dididi:m7|Add0~35                                                                                                           ; 1       ;
; Buzzer_dididi:m7|Add0~34                                                                                                           ; 1       ;
; Buzzer_dididi:m7|Add0~33                                                                                                           ; 1       ;
; Buzzer_dididi:m7|Add0~32                                                                                                           ; 1       ;
; Buzzer_dididi:m7|Add0~31                                                                                                           ; 1       ;
; Buzzer_dididi:m7|Add0~30                                                                                                           ; 1       ;
; Buzzer_dididi:m7|Add0~29                                                                                                           ; 1       ;
; Buzzer_dididi:m7|Add0~28                                                                                                           ; 1       ;
; Buzzer_dididi:m7|Add0~27                                                                                                           ; 1       ;
; Buzzer_dididi:m7|Add0~26                                                                                                           ; 1       ;
; Buzzer_dididi:m7|Add0~25                                                                                                           ; 1       ;
; Buzzer_dididi:m7|Add0~24                                                                                                           ; 1       ;
; Buzzer_dididi:m7|Add0~23                                                                                                           ; 1       ;
; Buzzer_dididi:m7|Add0~22                                                                                                           ; 1       ;
; Buzzer_dididi:m7|Add0~21                                                                                                           ; 1       ;
; Buzzer_dididi:m7|Add0~20                                                                                                           ; 1       ;
; Buzzer_dididi:m7|Add0~19                                                                                                           ; 1       ;
; Buzzer_dididi:m7|Add0~18                                                                                                           ; 1       ;
; Buzzer_dididi:m7|Add0~17                                                                                                           ; 1       ;
; Buzzer_dididi:m7|Add0~16                                                                                                           ; 1       ;
; Buzzer_dididi:m7|Add0~15                                                                                                           ; 1       ;
; Buzzer_dididi:m7|Add0~14                                                                                                           ; 1       ;
; Buzzer_dididi:m7|Add0~13                                                                                                           ; 1       ;
; Buzzer_dididi:m7|Add0~12                                                                                                           ; 1       ;
; Buzzer_dididi:m7|Add0~11                                                                                                           ; 1       ;
; Buzzer_dididi:m7|Add0~10                                                                                                           ; 1       ;
; Buzzer_dididi:m7|Add0~9                                                                                                            ; 1       ;
; Buzzer_dididi:m7|Add0~8                                                                                                            ; 1       ;
; Buzzer_dididi:m7|Add0~7                                                                                                            ; 1       ;
; Buzzer_dididi:m7|Add0~6                                                                                                            ; 1       ;
; Buzzer_dididi:m7|Add0~5                                                                                                            ; 1       ;
; Buzzer_dididi:m7|Add0~4                                                                                                            ; 1       ;
; Buzzer_dididi:m7|Add0~3                                                                                                            ; 1       ;
; Buzzer_dididi:m7|Add0~2                                                                                                            ; 1       ;
; Buzzer_dididi:m7|Add0~1                                                                                                            ; 1       ;
; Buzzer_dididi:m7|Add0~0                                                                                                            ; 1       ;
; Data[3]~3                                                                                                                          ; 1       ;
; Data[2]~2                                                                                                                          ; 1       ;
; Data[1]~1                                                                                                                          ; 1       ;
; lpm_divide:Mod2|lpm_divide_15m:auto_generated|sign_div_unsign_8kh:divider|alt_u_div_ive:divider|add_sub_4_result_int[4]~7          ; 1       ;
; lpm_divide:Mod2|lpm_divide_15m:auto_generated|sign_div_unsign_8kh:divider|alt_u_div_ive:divider|add_sub_4_result_int[3]~5          ; 1       ;
; lpm_divide:Mod2|lpm_divide_15m:auto_generated|sign_div_unsign_8kh:divider|alt_u_div_ive:divider|add_sub_4_result_int[3]~4          ; 1       ;
; lpm_divide:Mod2|lpm_divide_15m:auto_generated|sign_div_unsign_8kh:divider|alt_u_div_ive:divider|add_sub_4_result_int[2]~3          ; 1       ;
; lpm_divide:Mod2|lpm_divide_15m:auto_generated|sign_div_unsign_8kh:divider|alt_u_div_ive:divider|add_sub_4_result_int[2]~2          ; 1       ;
; lpm_divide:Mod2|lpm_divide_15m:auto_generated|sign_div_unsign_8kh:divider|alt_u_div_ive:divider|add_sub_4_result_int[1]~1          ; 1       ;
; lpm_divide:Mod2|lpm_divide_15m:auto_generated|sign_div_unsign_8kh:divider|alt_u_div_ive:divider|add_sub_3_result_int[3]~5          ; 1       ;
; lpm_divide:Mod2|lpm_divide_15m:auto_generated|sign_div_unsign_8kh:divider|alt_u_div_ive:divider|add_sub_3_result_int[3]~4          ; 1       ;
; lpm_divide:Mod2|lpm_divide_15m:auto_generated|sign_div_unsign_8kh:divider|alt_u_div_ive:divider|add_sub_3_result_int[2]~3          ; 1       ;
; lpm_divide:Mod2|lpm_divide_15m:auto_generated|sign_div_unsign_8kh:divider|alt_u_div_ive:divider|add_sub_3_result_int[2]~2          ; 1       ;
; lpm_divide:Mod2|lpm_divide_15m:auto_generated|sign_div_unsign_8kh:divider|alt_u_div_ive:divider|add_sub_3_result_int[1]~1          ; 1       ;
; lpm_divide:Mod2|lpm_divide_15m:auto_generated|sign_div_unsign_8kh:divider|alt_u_div_ive:divider|add_sub_3_result_int[1]~0          ; 1       ;
; lpm_divide:Mod1|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|add_sub_5_result_int[4]~7          ; 1       ;
; lpm_divide:Mod1|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|add_sub_5_result_int[3]~5          ; 1       ;
; lpm_divide:Mod1|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|add_sub_5_result_int[3]~4          ; 1       ;
; lpm_divide:Mod1|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|add_sub_5_result_int[2]~3          ; 1       ;
; lpm_divide:Mod1|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|add_sub_5_result_int[2]~2          ; 1       ;
; lpm_divide:Mod1|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|add_sub_5_result_int[1]~1          ; 1       ;
; lpm_divide:Mod1|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|add_sub_4_result_int[4]~7          ; 1       ;
; lpm_divide:Mod1|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|add_sub_4_result_int[3]~5          ; 1       ;
; lpm_divide:Mod1|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|add_sub_4_result_int[3]~4          ; 1       ;
; lpm_divide:Mod1|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|add_sub_4_result_int[2]~3          ; 1       ;
; lpm_divide:Mod1|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|add_sub_4_result_int[2]~2          ; 1       ;
; lpm_divide:Mod1|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|add_sub_4_result_int[1]~1          ; 1       ;
; lpm_divide:Mod1|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|add_sub_4_result_int[1]~0          ; 1       ;
; lpm_divide:Mod1|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|add_sub_3_result_int[3]~5          ; 1       ;
; lpm_divide:Mod1|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|add_sub_3_result_int[3]~4          ; 1       ;
; lpm_divide:Mod1|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|add_sub_3_result_int[2]~3          ; 1       ;
; lpm_divide:Mod1|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|add_sub_3_result_int[1]~1          ; 1       ;
; lpm_divide:Mod0|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|add_sub_5_result_int[4]~7          ; 1       ;
; lpm_divide:Mod0|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|add_sub_5_result_int[3]~5          ; 1       ;
; lpm_divide:Mod0|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|add_sub_5_result_int[3]~4          ; 1       ;
; lpm_divide:Mod0|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|add_sub_5_result_int[2]~3          ; 1       ;
; lpm_divide:Mod0|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|add_sub_5_result_int[2]~2          ; 1       ;
; lpm_divide:Mod0|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|add_sub_5_result_int[1]~1          ; 1       ;
; lpm_divide:Mod0|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|add_sub_4_result_int[4]~7          ; 1       ;
; lpm_divide:Mod0|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|add_sub_4_result_int[3]~5          ; 1       ;
; lpm_divide:Mod0|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|add_sub_4_result_int[3]~4          ; 1       ;
; lpm_divide:Mod0|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|add_sub_4_result_int[2]~3          ; 1       ;
; lpm_divide:Mod0|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|add_sub_4_result_int[2]~2          ; 1       ;
; lpm_divide:Mod0|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|add_sub_4_result_int[1]~1          ; 1       ;
; lpm_divide:Mod0|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|add_sub_4_result_int[1]~0          ; 1       ;
; lpm_divide:Mod0|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|add_sub_3_result_int[3]~5          ; 1       ;
; lpm_divide:Mod0|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|add_sub_3_result_int[3]~4          ; 1       ;
; lpm_divide:Mod0|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|add_sub_3_result_int[2]~3          ; 1       ;
; lpm_divide:Mod0|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|add_sub_3_result_int[1]~1          ; 1       ;
; lpm_divide:Div2|lpm_divide_ucm:auto_generated|sign_div_unsign_8kh:divider|alt_u_div_ive:divider|add_sub_4_result_int[4]~7          ; 1       ;
; lpm_divide:Div2|lpm_divide_ucm:auto_generated|sign_div_unsign_8kh:divider|alt_u_div_ive:divider|add_sub_4_result_int[3]~5          ; 1       ;
; lpm_divide:Div2|lpm_divide_ucm:auto_generated|sign_div_unsign_8kh:divider|alt_u_div_ive:divider|add_sub_4_result_int[2]~3          ; 1       ;
; lpm_divide:Div2|lpm_divide_ucm:auto_generated|sign_div_unsign_8kh:divider|alt_u_div_ive:divider|add_sub_4_result_int[1]~1          ; 1       ;
; lpm_divide:Div2|lpm_divide_ucm:auto_generated|sign_div_unsign_8kh:divider|alt_u_div_ive:divider|add_sub_3_result_int[3]~5          ; 1       ;
; lpm_divide:Div2|lpm_divide_ucm:auto_generated|sign_div_unsign_8kh:divider|alt_u_div_ive:divider|add_sub_3_result_int[3]~4          ; 1       ;
; lpm_divide:Div2|lpm_divide_ucm:auto_generated|sign_div_unsign_8kh:divider|alt_u_div_ive:divider|add_sub_3_result_int[2]~3          ; 1       ;
; lpm_divide:Div2|lpm_divide_ucm:auto_generated|sign_div_unsign_8kh:divider|alt_u_div_ive:divider|add_sub_3_result_int[2]~2          ; 1       ;
; lpm_divide:Div2|lpm_divide_ucm:auto_generated|sign_div_unsign_8kh:divider|alt_u_div_ive:divider|add_sub_3_result_int[1]~1          ; 1       ;
; lpm_divide:Div2|lpm_divide_ucm:auto_generated|sign_div_unsign_8kh:divider|alt_u_div_ive:divider|add_sub_3_result_int[1]~0          ; 1       ;
; Data[0]~0                                                                                                                          ; 1       ;
; lpm_divide:Div1|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|add_sub_5_result_int[4]~7          ; 1       ;
; lpm_divide:Div1|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|add_sub_5_result_int[3]~5          ; 1       ;
; lpm_divide:Div1|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|add_sub_5_result_int[2]~3          ; 1       ;
; lpm_divide:Div1|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|add_sub_5_result_int[1]~1          ; 1       ;
; lpm_divide:Div1|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|add_sub_4_result_int[4]~7          ; 1       ;
; lpm_divide:Div1|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|add_sub_4_result_int[3]~5          ; 1       ;
; lpm_divide:Div1|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|add_sub_4_result_int[3]~4          ; 1       ;
; lpm_divide:Div1|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|add_sub_4_result_int[2]~3          ; 1       ;
; lpm_divide:Div1|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|add_sub_4_result_int[2]~2          ; 1       ;
; lpm_divide:Div1|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|add_sub_4_result_int[1]~1          ; 1       ;
; lpm_divide:Div1|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|add_sub_4_result_int[1]~0          ; 1       ;
; lpm_divide:Div1|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|add_sub_3_result_int[3]~5          ; 1       ;
; lpm_divide:Div1|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|add_sub_3_result_int[3]~4          ; 1       ;
; lpm_divide:Div1|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|add_sub_3_result_int[2]~3          ; 1       ;
; lpm_divide:Div1|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|add_sub_3_result_int[1]~1          ; 1       ;
; lpm_divide:Div0|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|add_sub_5_result_int[4]~7          ; 1       ;
; lpm_divide:Div0|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|add_sub_5_result_int[3]~5          ; 1       ;
; lpm_divide:Div0|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|add_sub_5_result_int[2]~3          ; 1       ;
; lpm_divide:Div0|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|add_sub_5_result_int[1]~1          ; 1       ;
; lpm_divide:Div0|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|add_sub_4_result_int[4]~7          ; 1       ;
; lpm_divide:Div0|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|add_sub_4_result_int[3]~5          ; 1       ;
; lpm_divide:Div0|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|add_sub_4_result_int[3]~4          ; 1       ;
; lpm_divide:Div0|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|add_sub_4_result_int[2]~3          ; 1       ;
; lpm_divide:Div0|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|add_sub_4_result_int[2]~2          ; 1       ;
; lpm_divide:Div0|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|add_sub_4_result_int[1]~1          ; 1       ;
; lpm_divide:Div0|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|add_sub_4_result_int[1]~0          ; 1       ;
; lpm_divide:Div0|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|add_sub_3_result_int[3]~5          ; 1       ;
; lpm_divide:Div0|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|add_sub_3_result_int[3]~4          ; 1       ;
; lpm_divide:Div0|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|add_sub_3_result_int[2]~3          ; 1       ;
; lpm_divide:Div0|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|add_sub_3_result_int[1]~1          ; 1       ;
+------------------------------------------------------------------------------------------------------------------------------------+---------+


+----------------------------------------------------+
; Other Routing Usage Summary                        ;
+-----------------------------+----------------------+
; Other Routing Resource Type ; Usage                ;
+-----------------------------+----------------------+
; Block interconnects         ; 423 / 15,666 ( 3 % ) ;
; C16 interconnects           ; 0 / 812 ( 0 % )      ;
; C4 interconnects            ; 179 / 11,424 ( 2 % ) ;
; Direct links                ; 166 / 15,666 ( 1 % ) ;
; Global clocks               ; 8 / 8 ( 100 % )      ;
; Local interconnects         ; 367 / 4,608 ( 8 % )  ;
; R24 interconnects           ; 2 / 652 ( < 1 % )    ;
; R4 interconnects            ; 166 / 13,328 ( 1 % ) ;
+-----------------------------+----------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 12.54) ; Number of LABs  (Total = 41) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 3                            ;
; 2                                           ; 0                            ;
; 3                                           ; 0                            ;
; 4                                           ; 2                            ;
; 5                                           ; 1                            ;
; 6                                           ; 2                            ;
; 7                                           ; 0                            ;
; 8                                           ; 2                            ;
; 9                                           ; 0                            ;
; 10                                          ; 1                            ;
; 11                                          ; 1                            ;
; 12                                          ; 0                            ;
; 13                                          ; 4                            ;
; 14                                          ; 0                            ;
; 15                                          ; 3                            ;
; 16                                          ; 22                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 1.51) ; Number of LABs  (Total = 41) ;
+------------------------------------+------------------------------+
; 1 Async. clear                     ; 17                           ;
; 1 Clock                            ; 25                           ;
; 1 Clock enable                     ; 10                           ;
; 1 Sync. clear                      ; 5                            ;
; 1 Sync. load                       ; 1                            ;
; 2 Async. clears                    ; 1                            ;
; 2 Clocks                           ; 3                            ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 16.90) ; Number of LABs  (Total = 41) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 2                            ;
; 2                                            ; 1                            ;
; 3                                            ; 0                            ;
; 4                                            ; 0                            ;
; 5                                            ; 0                            ;
; 6                                            ; 3                            ;
; 7                                            ; 1                            ;
; 8                                            ; 2                            ;
; 9                                            ; 1                            ;
; 10                                           ; 1                            ;
; 11                                           ; 1                            ;
; 12                                           ; 3                            ;
; 13                                           ; 0                            ;
; 14                                           ; 0                            ;
; 15                                           ; 4                            ;
; 16                                           ; 1                            ;
; 17                                           ; 1                            ;
; 18                                           ; 2                            ;
; 19                                           ; 1                            ;
; 20                                           ; 2                            ;
; 21                                           ; 3                            ;
; 22                                           ; 1                            ;
; 23                                           ; 1                            ;
; 24                                           ; 0                            ;
; 25                                           ; 0                            ;
; 26                                           ; 1                            ;
; 27                                           ; 2                            ;
; 28                                           ; 1                            ;
; 29                                           ; 2                            ;
; 30                                           ; 4                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 5.80) ; Number of LABs  (Total = 41) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 7                            ;
; 2                                               ; 2                            ;
; 3                                               ; 3                            ;
; 4                                               ; 4                            ;
; 5                                               ; 4                            ;
; 6                                               ; 3                            ;
; 7                                               ; 4                            ;
; 8                                               ; 6                            ;
; 9                                               ; 2                            ;
; 10                                              ; 1                            ;
; 11                                              ; 2                            ;
; 12                                              ; 2                            ;
; 13                                              ; 0                            ;
; 14                                              ; 1                            ;
+-------------------------------------------------+------------------------------+


+----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                        ;
+---------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 8.93) ; Number of LABs  (Total = 41) ;
+---------------------------------------------+------------------------------+
; 0                                           ; 0                            ;
; 1                                           ; 0                            ;
; 2                                           ; 5                            ;
; 3                                           ; 3                            ;
; 4                                           ; 3                            ;
; 5                                           ; 8                            ;
; 6                                           ; 3                            ;
; 7                                           ; 2                            ;
; 8                                           ; 2                            ;
; 9                                           ; 2                            ;
; 10                                          ; 0                            ;
; 11                                          ; 2                            ;
; 12                                          ; 1                            ;
; 13                                          ; 1                            ;
; 14                                          ; 3                            ;
; 15                                          ; 0                            ;
; 16                                          ; 0                            ;
; 17                                          ; 1                            ;
; 18                                          ; 0                            ;
; 19                                          ; 0                            ;
; 20                                          ; 1                            ;
; 21                                          ; 0                            ;
; 22                                          ; 1                            ;
; 23                                          ; 0                            ;
; 24                                          ; 1                            ;
; 25                                          ; 1                            ;
; 26                                          ; 0                            ;
; 27                                          ; 0                            ;
; 28                                          ; 0                            ;
; 29                                          ; 0                            ;
; 30                                          ; 0                            ;
; 31                                          ; 0                            ;
; 32                                          ; 1                            ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; nCEO                                         ; As output driving ground ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As input tri-stated      ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+---------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                             ;
+--------------------------------+----------------------+-------------------+
; Source Clock(s)                ; Destination Clock(s) ; Delay Added in ns ;
+--------------------------------+----------------------+-------------------+
; Millisecond:m0|Millisecond_out ; Channal[0]           ; 1.7               ;
+--------------------------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using either the TimeQuest Timing Analyzer or the Classic Timing Analyzer.


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details              ;
+-----------------+----------------------+-------------------+
; Source Register ; Destination Register ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
; Channal[1]      ; Dipslay:m2|Wei[0]    ; 0.581             ;
; Channal[3]      ; Dipslay:m2|Wei[0]    ; 0.581             ;
; Channal[2]      ; Dipslay:m2|Wei[0]    ; 0.581             ;
; Data[1]         ; Dipslay:m2|Duan[0]   ; 0.035             ;
+-----------------+----------------------+-------------------+
Note: This table only shows the top 4 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (119006): Selected device EP2C5T144C8 for design "Clock_mybroad"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP2C5T144I8 is compatible
    Info (176445): Device EP2C8T144C8 is compatible
    Info (176445): Device EP2C8T144I8 is compatible
Info (169124): Fitter converted 3 user pins into dedicated programming pins
    Info (169125): Pin ~ASDO~ is reserved at location 1
    Info (169125): Pin ~nCSO~ is reserved at location 2
    Info (169125): Pin ~LVDS41p/nCEO~ is reserved at location 76
Critical Warning (169085): No exact pin location assignment(s) for 4 pins of 27 total pins
    Info (169086): Pin KEY_in[0] not assigned to an exact location on the device
    Info (169086): Pin KEY_in[3] not assigned to an exact location on the device
    Info (169086): Pin KEY_in[2] not assigned to an exact location on the device
    Info (169086): Pin KEY_in[1] not assigned to an exact location on the device
Warning (335093): TimeQuest Timing Analyzer is analyzing 16 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Clock_mybroad.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: m2|WideOr0~0  from: dataa  to: combout
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node Clk_50MHz (placed in PIN 17 (CLK0, LVDSCLK0p, Input))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
Info (176353): Automatically promoted node Millisecond:m0|Millisecond_out 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node Data[1]
        Info (176357): Destination node Data[2]
        Info (176357): Destination node Data[3]
        Info (176357): Destination node Channal[2]
        Info (176357): Destination node Channal[3]
        Info (176357): Destination node Channal[1]
        Info (176357): Destination node Millisecond:m0|Millisecond_out~0
Info (176353): Automatically promoted node Dipslay:m2|WideOr0~0 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node Dipslay:m2|Mux7~0 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node Second:m1|Second_out 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node Second:m1|Second_out~0
Info (176353): Automatically promoted node Sixty:m4|Sixty_out 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node Sixty:m5|Sixty_out 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node Reset_N (placed in PIN 88 (CLK7, LVDSCLK3n, Input))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G7
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node Millisecond:m0|Millisecond_out
        Info (176357): Destination node Second:m1|Second_out
        Info (176357): Destination node Wei_count[0]
        Info (176357): Destination node Wei_count[1]
        Info (176357): Destination node Wei_count[4]
        Info (176357): Destination node Wei_count[3]
        Info (176357): Destination node Wei_count[6]
        Info (176357): Destination node Wei_count[7]
        Info (176357): Destination node Wei_count[5]
        Info (176357): Destination node Wei_count[2]
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 4 (unused VREF, 3.3V VCCIO, 4 input, 0 output, 0 bidirectional)
        Info (176212): I/O standards used: 3.3-V LVTTL.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has undetermined VCCIO pins. 3 total pin(s) used --  16 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has 3.3V VCCIO pins. 16 total pin(s) used --  7 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has 3.3V VCCIO pins. 3 total pin(s) used --  20 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has 3.3V VCCIO pins. 4 total pin(s) used --  20 pins available
Warning (15705): Ignored locations or region assignments to the following nodes
    Warning (15706): Node "LED" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LED[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LED[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LED[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "keyinput1" is assigned to location or region, but does not exist in design
    Warning (15706): Node "keyinput2" is assigned to location or region, but does not exist in design
    Warning (15706): Node "keyinput4" is assigned to location or region, but does not exist in design
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:01
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:01
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 1% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 1% of the available device resources in the region that extends from location X14_Y0 to location X28_Y14
Info (170194): Fitter routing operations ending: elapsed time is 00:00:03
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 1.03 seconds.
Info (306004): Started post-fitting delay annotation
Warning (306006): Found 21 output pins without output pin load capacitance assignment
    Info (306007): Pin "Duan[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Duan[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Duan[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Duan[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Duan[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Duan[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Duan[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Duan[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Wei[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Wei[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Wei[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Wei[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Wei[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Wei[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Wei[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Wei[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Buzzer_out" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LED[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LED[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LED[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LED[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info (306005): Delay annotation completed successfully
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:01
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Info (144001): Generated suppressed messages file E:/Luoxiaoxiang_Makerspace/Luoxiaoxiang/4STUDY/Verilog/Clock_mybroad/output_files/Clock_mybroad.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 13 warnings
    Info: Peak virtual memory: 1031 megabytes
    Info: Processing ended: Sat Jan 24 20:55:56 2015
    Info: Elapsed time: 00:00:07
    Info: Total CPU time (on all processors): 00:00:08


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in E:/Luoxiaoxiang_Makerspace/Luoxiaoxiang/4STUDY/Verilog/Clock_mybroad/output_files/Clock_mybroad.fit.smsg.


