[
  {
    "class":"firrtl.transforms.CombinationalPath",
    "sink":"~MultiMux|MultiMux>io_e",
    "sources":[
      "~MultiMux|MultiMux>io_f",
      "~MultiMux|MultiMux>io_d",
      "~MultiMux|MultiMux>io_c",
      "~MultiMux|MultiMux>io_b",
      "~MultiMux|MultiMux>io_a"
    ]
  },
  {
    "class":"firrtl.transforms.DedupedResult",
    "original":"~MultiMux|Mux",
    "duplicate":"~MultiMux|MultiMux/Mux:Mux",
    "index":0.0
  },
  {
    "class":"firrtl.transforms.DedupedResult",
    "original":"~MultiMux|Mux_1",
    "duplicate":"~MultiMux|MultiMux/Mux_1:Mux",
    "index":0.3333333333333333
  },
  {
    "class":"firrtl.transforms.DedupedResult",
    "original":"~MultiMux|Mux_2",
    "duplicate":"~MultiMux|MultiMux/Mux_2:Mux",
    "index":0.6666666666666666
  },
  {
    "class":"firrtl.EmitCircuitAnnotation",
    "emitter":"firrtl.VerilogEmitter"
  },
  {
    "class":"firrtl.transforms.BlackBoxTargetDirAnno",
    "targetDir":"/media/nuno/HDD/work/projects/specs-chisel/./output"
  }
]