# 实验概述

!!! 勘误说明
    - 实验提供的代码部分，`driver.sv`文件中，24行注释表述有误，应为“请勿将此行注释”，大家不必理会，不影响实验最终得分。
    - "实验原理"部分"地址分解"小节，例子的表述存在问题，已更正。（2020/3/30 下午4:52）
    - 实验下发项目文件中，`cache.v`文件第28行中的`req_to_mem`应为`rreq_to_mem`，**错误的端口名会造成实例化不正确，导致无法通过测试**，**请自行修改**，端口定义是否为`reg`类型取决于你的设计，可自由选择。（2020/3/30 上午9:38）
    - **“实验准备”**部分**"熟悉存储系统“**小节第二段**”连续读取4个块“**应为**”连续读取4个字“**，已更正。（2020/3/30 上午9:20）



## 实验提交情况统计数据

更新时间：`2020.4.10 21:30`

- 累计提交：184人
- 累计通过：178人

**DDL：2020.4.10 23:59**

## 实验前必读！！！！！！

4.2更新：

请认真阅读以下说明，严格遵守设计规范，否则将影响成绩。

- 禁止使用`initial`语句！！！！！
- 禁止在**模块设计文件（cache.v）**中使用`# 10`或`wait`语句控制延时！！！！！
- 请严格遵守设计规范（二段/三段状态机、同步高电平复位以及**设计规范**中提到的其他内容），确定自己的设计**可综合**，建议进行`RUN SYNTHESIS`，不报错后再提交，后期将对提交的设计进行统一的综合，**无法综合的将严重影响成绩**！！！（这不是附加要求，凡是遵循规范的代码，都是**可综合的**）



## 实验目标

掌握直接相联Cache的基本结构及其设计方法，实现直接相连地址映射的机制，读命中和读缺失两种情况的处理。

## 实验内容

为主存容量2KB的存储系统，设计直接相联Cache，参数如下：

* Cache的总容量为256B
* 每块4个字节
* 包括64个Cache块

实现在CPU发出读操作请求后的取数据操作，包括读命中和读缺失两种情况。


