TimeQuest Timing Analyzer report for proj-final
Tue Apr 11 12:03:29 2023
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'CLK'
 13. Slow 1200mV 85C Model Hold: 'CLK'
 14. Slow 1200mV 85C Model Recovery: 'CLK'
 15. Slow 1200mV 85C Model Removal: 'CLK'
 16. Slow 1200mV 85C Model Minimum Pulse Width: 'CLK'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Propagation Delay
 22. Minimum Propagation Delay
 23. Slow 1200mV 85C Model Metastability Report
 24. Slow 1200mV 0C Model Fmax Summary
 25. Slow 1200mV 0C Model Setup Summary
 26. Slow 1200mV 0C Model Hold Summary
 27. Slow 1200mV 0C Model Recovery Summary
 28. Slow 1200mV 0C Model Removal Summary
 29. Slow 1200mV 0C Model Minimum Pulse Width Summary
 30. Slow 1200mV 0C Model Setup: 'CLK'
 31. Slow 1200mV 0C Model Hold: 'CLK'
 32. Slow 1200mV 0C Model Recovery: 'CLK'
 33. Slow 1200mV 0C Model Removal: 'CLK'
 34. Slow 1200mV 0C Model Minimum Pulse Width: 'CLK'
 35. Setup Times
 36. Hold Times
 37. Clock to Output Times
 38. Minimum Clock to Output Times
 39. Propagation Delay
 40. Minimum Propagation Delay
 41. Slow 1200mV 0C Model Metastability Report
 42. Fast 1200mV 0C Model Setup Summary
 43. Fast 1200mV 0C Model Hold Summary
 44. Fast 1200mV 0C Model Recovery Summary
 45. Fast 1200mV 0C Model Removal Summary
 46. Fast 1200mV 0C Model Minimum Pulse Width Summary
 47. Fast 1200mV 0C Model Setup: 'CLK'
 48. Fast 1200mV 0C Model Hold: 'CLK'
 49. Fast 1200mV 0C Model Recovery: 'CLK'
 50. Fast 1200mV 0C Model Removal: 'CLK'
 51. Fast 1200mV 0C Model Minimum Pulse Width: 'CLK'
 52. Setup Times
 53. Hold Times
 54. Clock to Output Times
 55. Minimum Clock to Output Times
 56. Propagation Delay
 57. Minimum Propagation Delay
 58. Fast 1200mV 0C Model Metastability Report
 59. Multicorner Timing Analysis Summary
 60. Setup Times
 61. Hold Times
 62. Clock to Output Times
 63. Minimum Clock to Output Times
 64. Propagation Delay
 65. Minimum Propagation Delay
 66. Board Trace Model Assignments
 67. Input Transition Times
 68. Slow Corner Signal Integrity Metrics
 69. Fast Corner Signal Integrity Metrics
 70. Setup Transfers
 71. Hold Transfers
 72. Recovery Transfers
 73. Removal Transfers
 74. Report TCCS
 75. Report RSKM
 76. Unconstrained Paths
 77. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; proj-final                                         ;
; Device Family      ; Cyclone III                                        ;
; Device Name        ; EP3C16F484C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; CLK        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 402.09 MHz ; 250.0 MHz       ; CLK        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; CLK   ; -1.487 ; -32.919            ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; CLK   ; 0.343 ; 0.000              ;
+-------+-------+--------------------+


+----------------------------------------+
; Slow 1200mV 85C Model Recovery Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; CLK   ; -0.465 ; -5.862                ;
+-------+--------+-----------------------+


+---------------------------------------+
; Slow 1200mV 85C Model Removal Summary ;
+-------+-------+-----------------------+
; Clock ; Slack ; End Point TNS         ;
+-------+-------+-----------------------+
; CLK   ; 0.905 ; 0.000                 ;
+-------+-------+-----------------------+


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; CLK   ; -3.000 ; -45.000                          ;
+-------+--------+----------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLK'                                                                                                                      ;
+--------+---------------------------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; -1.487 ; inst27                                      ; reg16bits:inst14|inst4     ; CLK          ; CLK         ; 1.000        ; -0.437     ; 2.045      ;
; -1.487 ; inst27                                      ; reg16bits:inst14|inst3     ; CLK          ; CLK         ; 1.000        ; -0.437     ; 2.045      ;
; -1.476 ; inst27                                      ; reg16bits:inst14|inst27    ; CLK          ; CLK         ; 1.000        ; -0.437     ; 2.034      ;
; -1.476 ; inst27                                      ; reg16bits:inst14|inst28    ; CLK          ; CLK         ; 1.000        ; -0.437     ; 2.034      ;
; -1.308 ; inst27                                      ; inst27                     ; CLK          ; CLK         ; 1.000        ; -0.077     ; 2.226      ;
; -1.308 ; inst27                                      ; reg16bits:inst14|inst19    ; CLK          ; CLK         ; 1.000        ; -0.429     ; 1.874      ;
; -1.308 ; inst27                                      ; reg16bits:inst14|inst2     ; CLK          ; CLK         ; 1.000        ; -0.429     ; 1.874      ;
; -1.228 ; regUser16bits:inst1|inst6                   ; inst27                     ; CLK          ; CLK         ; 1.000        ; 0.298      ; 2.521      ;
; -1.218 ; btn_Sincrono:inst7|inst1                    ; reg16bits:inst14|inst4     ; CLK          ; CLK         ; 1.000        ; -0.061     ; 2.152      ;
; -1.218 ; btn_Sincrono:inst7|inst1                    ; reg16bits:inst14|inst3     ; CLK          ; CLK         ; 1.000        ; -0.061     ; 2.152      ;
; -1.190 ; btn_Sincrono:inst7|inst1                    ; reg16bits:inst14|inst27    ; CLK          ; CLK         ; 1.000        ; -0.061     ; 2.124      ;
; -1.190 ; btn_Sincrono:inst7|inst1                    ; reg16bits:inst14|inst28    ; CLK          ; CLK         ; 1.000        ; -0.061     ; 2.124      ;
; -1.188 ; regUser16bits:inst1|inst7                   ; inst27                     ; CLK          ; CLK         ; 1.000        ; 0.298      ; 2.481      ;
; -1.166 ; btn_Sincrono:inst7|inst                     ; inst27                     ; CLK          ; CLK         ; 1.000        ; 0.299      ; 2.460      ;
; -1.104 ; regUser16bits:inst1|cont2bits:inst|count[0] ; regUser16bits:inst1|inst11 ; CLK          ; CLK         ; 1.000        ; -0.062     ; 2.037      ;
; -1.093 ; btn_Sincrono:inst17|inst1                   ; regUser16bits:inst1|inst11 ; CLK          ; CLK         ; 1.000        ; -0.062     ; 2.026      ;
; -1.068 ; inst27                                      ; reg16bits:inst14|inst      ; CLK          ; CLK         ; 1.000        ; -0.438     ; 1.625      ;
; -1.068 ; inst27                                      ; reg16bits:inst14|inst10    ; CLK          ; CLK         ; 1.000        ; -0.438     ; 1.625      ;
; -1.068 ; inst27                                      ; reg16bits:inst14|inst17    ; CLK          ; CLK         ; 1.000        ; -0.438     ; 1.625      ;
; -1.068 ; inst27                                      ; reg16bits:inst14|inst26    ; CLK          ; CLK         ; 1.000        ; -0.438     ; 1.625      ;
; -1.068 ; inst27                                      ; reg16bits:inst14|inst25    ; CLK          ; CLK         ; 1.000        ; -0.438     ; 1.625      ;
; -1.068 ; inst27                                      ; reg16bits:inst14|inst20    ; CLK          ; CLK         ; 1.000        ; -0.438     ; 1.625      ;
; -1.068 ; inst27                                      ; reg16bits:inst14|inst11    ; CLK          ; CLK         ; 1.000        ; -0.438     ; 1.625      ;
; -1.068 ; inst27                                      ; reg16bits:inst14|inst12    ; CLK          ; CLK         ; 1.000        ; -0.438     ; 1.625      ;
; -1.068 ; inst27                                      ; reg16bits:inst14|inst18    ; CLK          ; CLK         ; 1.000        ; -0.438     ; 1.625      ;
; -1.068 ; inst27                                      ; reg16bits:inst14|inst9     ; CLK          ; CLK         ; 1.000        ; -0.438     ; 1.625      ;
; -1.048 ; reg16bits:inst14|inst28                     ; inst27                     ; CLK          ; CLK         ; 1.000        ; 0.298      ; 2.341      ;
; -1.040 ; regUser16bits:inst1|cont2bits:inst|count[1] ; regUser16bits:inst1|inst20 ; CLK          ; CLK         ; 1.000        ; -0.063     ; 1.972      ;
; -1.022 ; btn_Sincrono:inst17|inst1                   ; regUser16bits:inst1|inst20 ; CLK          ; CLK         ; 1.000        ; -0.063     ; 1.954      ;
; -1.016 ; btn_Sincrono:inst7|inst1                    ; inst27                     ; CLK          ; CLK         ; 1.000        ; 0.299      ; 2.310      ;
; -1.009 ; btn_Sincrono:inst7|inst1                    ; reg16bits:inst14|inst19    ; CLK          ; CLK         ; 1.000        ; -0.053     ; 1.951      ;
; -1.009 ; btn_Sincrono:inst7|inst1                    ; reg16bits:inst14|inst2     ; CLK          ; CLK         ; 1.000        ; -0.053     ; 1.951      ;
; -0.970 ; regUser16bits:inst1|inst10                  ; inst27                     ; CLK          ; CLK         ; 1.000        ; 0.299      ; 2.264      ;
; -0.962 ; regUser16bits:inst1|inst31                  ; inst27                     ; CLK          ; CLK         ; 1.000        ; 0.299      ; 2.256      ;
; -0.962 ; regUser16bits:inst1|inst20                  ; inst27                     ; CLK          ; CLK         ; 1.000        ; 0.299      ; 2.256      ;
; -0.955 ; btn_Sincrono:inst17|inst                    ; regUser16bits:inst1|inst11 ; CLK          ; CLK         ; 1.000        ; -0.062     ; 1.888      ;
; -0.948 ; btn_Sincrono:inst17|inst                    ; regUser16bits:inst1|inst20 ; CLK          ; CLK         ; 1.000        ; -0.063     ; 1.880      ;
; -0.946 ; regUser16bits:inst1|inst33                  ; inst27                     ; CLK          ; CLK         ; 1.000        ; 0.299      ; 2.240      ;
; -0.946 ; regUser16bits:inst1|inst32                  ; inst27                     ; CLK          ; CLK         ; 1.000        ; 0.299      ; 2.240      ;
; -0.932 ; btn_Sincrono:inst7|inst                     ; btn_Sincrono:inst7|inst    ; CLK          ; CLK         ; 1.000        ; -0.062     ; 1.865      ;
; -0.926 ; regUser16bits:inst1|inst25                  ; inst27                     ; CLK          ; CLK         ; 1.000        ; 0.299      ; 2.220      ;
; -0.918 ; regUser16bits:inst1|inst19                  ; inst27                     ; CLK          ; CLK         ; 1.000        ; 0.299      ; 2.212      ;
; -0.910 ; reg16bits:inst14|inst27                     ; inst27                     ; CLK          ; CLK         ; 1.000        ; 0.298      ; 2.203      ;
; -0.894 ; btn_Sincrono:inst7|inst1                    ; btn_Sincrono:inst7|inst    ; CLK          ; CLK         ; 1.000        ; -0.062     ; 1.827      ;
; -0.889 ; reg16bits:inst14|inst9                      ; inst27                     ; CLK          ; CLK         ; 1.000        ; 0.299      ; 2.183      ;
; -0.888 ; btn_Sincrono:inst17|inst                    ; regUser16bits:inst1|inst27 ; CLK          ; CLK         ; 1.000        ; -0.062     ; 1.821      ;
; -0.878 ; btn_Sincrono:inst17|inst1                   ; regUser16bits:inst1|inst27 ; CLK          ; CLK         ; 1.000        ; -0.062     ; 1.811      ;
; -0.869 ; btn_Sincrono:inst7|inst                     ; reg16bits:inst14|inst4     ; CLK          ; CLK         ; 1.000        ; -0.061     ; 1.803      ;
; -0.869 ; btn_Sincrono:inst7|inst                     ; reg16bits:inst14|inst3     ; CLK          ; CLK         ; 1.000        ; -0.061     ; 1.803      ;
; -0.858 ; btn_Sincrono:inst7|inst                     ; reg16bits:inst14|inst27    ; CLK          ; CLK         ; 1.000        ; -0.061     ; 1.792      ;
; -0.858 ; btn_Sincrono:inst7|inst                     ; reg16bits:inst14|inst28    ; CLK          ; CLK         ; 1.000        ; -0.061     ; 1.792      ;
; -0.851 ; regUser16bits:inst1|cont2bits:inst|count[1] ; regUser16bits:inst1|inst27 ; CLK          ; CLK         ; 1.000        ; -0.062     ; 1.784      ;
; -0.833 ; reg16bits:inst14|inst2                      ; inst27                     ; CLK          ; CLK         ; 1.000        ; 0.290      ; 2.118      ;
; -0.819 ; regUser16bits:inst1|cont2bits:inst|count[0] ; regUser16bits:inst1|inst10 ; CLK          ; CLK         ; 1.000        ; -0.063     ; 1.751      ;
; -0.819 ; regUser16bits:inst1|cont2bits:inst|count[1] ; regUser16bits:inst1|inst11 ; CLK          ; CLK         ; 1.000        ; -0.062     ; 1.752      ;
; -0.803 ; regUser16bits:inst1|cont2bits:inst|count[0] ; regUser16bits:inst1|inst20 ; CLK          ; CLK         ; 1.000        ; -0.063     ; 1.735      ;
; -0.800 ; btn_Sincrono:inst17|inst1                   ; regUser16bits:inst1|inst10 ; CLK          ; CLK         ; 1.000        ; -0.063     ; 1.732      ;
; -0.786 ; btn_Sincrono:inst7|inst1                    ; reg16bits:inst14|inst      ; CLK          ; CLK         ; 1.000        ; -0.062     ; 1.719      ;
; -0.786 ; btn_Sincrono:inst7|inst1                    ; reg16bits:inst14|inst10    ; CLK          ; CLK         ; 1.000        ; -0.062     ; 1.719      ;
; -0.786 ; btn_Sincrono:inst7|inst1                    ; reg16bits:inst14|inst17    ; CLK          ; CLK         ; 1.000        ; -0.062     ; 1.719      ;
; -0.786 ; btn_Sincrono:inst7|inst1                    ; reg16bits:inst14|inst26    ; CLK          ; CLK         ; 1.000        ; -0.062     ; 1.719      ;
; -0.786 ; btn_Sincrono:inst7|inst1                    ; reg16bits:inst14|inst25    ; CLK          ; CLK         ; 1.000        ; -0.062     ; 1.719      ;
; -0.786 ; btn_Sincrono:inst7|inst1                    ; reg16bits:inst14|inst20    ; CLK          ; CLK         ; 1.000        ; -0.062     ; 1.719      ;
; -0.786 ; btn_Sincrono:inst7|inst1                    ; reg16bits:inst14|inst11    ; CLK          ; CLK         ; 1.000        ; -0.062     ; 1.719      ;
; -0.786 ; btn_Sincrono:inst7|inst1                    ; reg16bits:inst14|inst12    ; CLK          ; CLK         ; 1.000        ; -0.062     ; 1.719      ;
; -0.786 ; btn_Sincrono:inst7|inst1                    ; reg16bits:inst14|inst18    ; CLK          ; CLK         ; 1.000        ; -0.062     ; 1.719      ;
; -0.786 ; btn_Sincrono:inst7|inst1                    ; reg16bits:inst14|inst9     ; CLK          ; CLK         ; 1.000        ; -0.062     ; 1.719      ;
; -0.782 ; regUser16bits:inst1|inst17                  ; inst27                     ; CLK          ; CLK         ; 1.000        ; 0.299      ; 2.076      ;
; -0.782 ; regUser16bits:inst1|inst27                  ; inst27                     ; CLK          ; CLK         ; 1.000        ; 0.299      ; 2.076      ;
; -0.777 ; reg16bits:inst14|inst3                      ; inst27                     ; CLK          ; CLK         ; 1.000        ; 0.299      ; 2.071      ;
; -0.762 ; regUser16bits:inst1|inst11                  ; inst27                     ; CLK          ; CLK         ; 1.000        ; 0.299      ; 2.056      ;
; -0.746 ; reg16bits:inst14|inst12                     ; inst27                     ; CLK          ; CLK         ; 1.000        ; 0.299      ; 2.040      ;
; -0.741 ; regUser16bits:inst1|inst31                  ; regUser16bits:inst1|inst34 ; CLK          ; CLK         ; 1.000        ; -0.061     ; 1.675      ;
; -0.735 ; regUser16bits:inst1|cont2bits:inst|count[1] ; regUser16bits:inst1|inst19 ; CLK          ; CLK         ; 1.000        ; -0.063     ; 1.667      ;
; -0.716 ; regUser16bits:inst1|inst18                  ; inst27                     ; CLK          ; CLK         ; 1.000        ; 0.299      ; 2.010      ;
; -0.711 ; btn_Sincrono:inst17|inst1                   ; regUser16bits:inst1|inst19 ; CLK          ; CLK         ; 1.000        ; -0.063     ; 1.643      ;
; -0.695 ; reg16bits:inst14|inst20                     ; inst27                     ; CLK          ; CLK         ; 1.000        ; 0.299      ; 1.989      ;
; -0.690 ; btn_Sincrono:inst7|inst                     ; reg16bits:inst14|inst19    ; CLK          ; CLK         ; 1.000        ; -0.053     ; 1.632      ;
; -0.690 ; btn_Sincrono:inst7|inst                     ; reg16bits:inst14|inst2     ; CLK          ; CLK         ; 1.000        ; -0.053     ; 1.632      ;
; -0.689 ; reg16bits:inst14|inst17                     ; inst27                     ; CLK          ; CLK         ; 1.000        ; 0.299      ; 1.983      ;
; -0.662 ; btn_Sincrono:inst17|inst                    ; regUser16bits:inst1|inst10 ; CLK          ; CLK         ; 1.000        ; -0.063     ; 1.594      ;
; -0.655 ; reg16bits:inst14|inst4                      ; inst27                     ; CLK          ; CLK         ; 1.000        ; 0.299      ; 1.949      ;
; -0.655 ; regUser16bits:inst1|inst24                  ; inst27                     ; CLK          ; CLK         ; 1.000        ; 0.299      ; 1.949      ;
; -0.651 ; regUser16bits:inst1|inst34                  ; inst27                     ; CLK          ; CLK         ; 1.000        ; 0.299      ; 1.945      ;
; -0.648 ; inst27                                      ; inst34                     ; CLK          ; CLK         ; 1.000        ; -0.438     ; 1.205      ;
; -0.637 ; btn_Sincrono:inst17|inst                    ; regUser16bits:inst1|inst19 ; CLK          ; CLK         ; 1.000        ; -0.063     ; 1.569      ;
; -0.626 ; regUser16bits:inst1|inst25                  ; regUser16bits:inst1|inst26 ; CLK          ; CLK         ; 1.000        ; -0.061     ; 1.560      ;
; -0.606 ; reg16bits:inst14|inst26                     ; inst27                     ; CLK          ; CLK         ; 1.000        ; 0.299      ; 1.900      ;
; -0.601 ; regUser16bits:inst1|cont2bits:inst|count[0] ; regUser16bits:inst1|inst27 ; CLK          ; CLK         ; 1.000        ; -0.062     ; 1.534      ;
; -0.581 ; btn_Sincrono:inst17|inst                    ; regUser16bits:inst1|inst25 ; CLK          ; CLK         ; 1.000        ; -0.062     ; 1.514      ;
; -0.580 ; btn_Sincrono:inst17|inst                    ; regUser16bits:inst1|inst24 ; CLK          ; CLK         ; 1.000        ; -0.062     ; 1.513      ;
; -0.580 ; btn_Sincrono:inst17|inst                    ; regUser16bits:inst1|inst26 ; CLK          ; CLK         ; 1.000        ; -0.062     ; 1.513      ;
; -0.571 ; btn_Sincrono:inst17|inst1                   ; regUser16bits:inst1|inst25 ; CLK          ; CLK         ; 1.000        ; -0.062     ; 1.504      ;
; -0.570 ; btn_Sincrono:inst17|inst1                   ; regUser16bits:inst1|inst24 ; CLK          ; CLK         ; 1.000        ; -0.062     ; 1.503      ;
; -0.570 ; btn_Sincrono:inst17|inst1                   ; regUser16bits:inst1|inst26 ; CLK          ; CLK         ; 1.000        ; -0.062     ; 1.503      ;
; -0.565 ; reg16bits:inst14|inst18                     ; inst27                     ; CLK          ; CLK         ; 1.000        ; 0.299      ; 1.859      ;
; -0.550 ; reg16bits:inst14|inst19                     ; inst27                     ; CLK          ; CLK         ; 1.000        ; 0.290      ; 1.835      ;
; -0.549 ; btn_Sincrono:inst17|inst1                   ; regUser16bits:inst1|inst34 ; CLK          ; CLK         ; 1.000        ; -0.062     ; 1.482      ;
; -0.548 ; btn_Sincrono:inst17|inst1                   ; regUser16bits:inst1|inst32 ; CLK          ; CLK         ; 1.000        ; -0.062     ; 1.481      ;
; -0.548 ; btn_Sincrono:inst17|inst1                   ; regUser16bits:inst1|inst31 ; CLK          ; CLK         ; 1.000        ; -0.062     ; 1.481      ;
+--------+---------------------------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLK'                                                                                                                                       ;
+-------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                   ; To Node                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.343 ; inst27                                      ; inst27                                      ; CLK          ; CLK         ; 0.000        ; 0.077      ; 0.577      ;
; 0.358 ; regUser16bits:inst1|inst10                  ; regUser16bits:inst1|inst10                  ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; regUser16bits:inst1|inst7                   ; regUser16bits:inst1|inst7                   ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; regUser16bits:inst1|inst6                   ; regUser16bits:inst1|inst6                   ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; regUser16bits:inst1|inst20                  ; regUser16bits:inst1|inst20                  ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; regUser16bits:inst1|inst19                  ; regUser16bits:inst1|inst19                  ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; btn_Sincrono:inst7|inst1                    ; btn_Sincrono:inst7|inst1                    ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; btn_Sincrono:inst17|inst1                   ; btn_Sincrono:inst17|inst1                   ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; btn_Sincrono:inst17|inst                    ; btn_Sincrono:inst17|inst                    ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; regUser16bits:inst1|cont2bits:inst|count[1] ; regUser16bits:inst1|cont2bits:inst|count[1] ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; regUser16bits:inst1|cont2bits:inst|count[0] ; regUser16bits:inst1|cont2bits:inst|count[0] ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.577      ;
; 0.359 ; regUser16bits:inst1|inst27                  ; regUser16bits:inst1|inst27                  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; regUser16bits:inst1|inst11                  ; regUser16bits:inst1|inst11                  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; regUser16bits:inst1|inst18                  ; regUser16bits:inst1|inst18                  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; regUser16bits:inst1|inst17                  ; regUser16bits:inst1|inst17                  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; regUser16bits:inst1|inst34                  ; regUser16bits:inst1|inst34                  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; regUser16bits:inst1|inst33                  ; regUser16bits:inst1|inst33                  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; regUser16bits:inst1|inst32                  ; regUser16bits:inst1|inst32                  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; regUser16bits:inst1|inst31                  ; regUser16bits:inst1|inst31                  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; regUser16bits:inst1|inst26                  ; regUser16bits:inst1|inst26                  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; regUser16bits:inst1|inst25                  ; regUser16bits:inst1|inst25                  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; regUser16bits:inst1|inst24                  ; regUser16bits:inst1|inst24                  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 0.577      ;
; 0.378 ; regUser16bits:inst1|cont2bits:inst|pressed  ; regUser16bits:inst1|cont2bits:inst|count[0] ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.597      ;
; 0.400 ; regUser16bits:inst1|cont2bits:inst|count[0] ; regUser16bits:inst1|cont2bits:inst|count[1] ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.619      ;
; 0.405 ; btn_Sincrono:inst17|inst1                   ; btn_Sincrono:inst17|inst                    ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.624      ;
; 0.415 ; regUser16bits:inst1|inst32                  ; reg16bits:inst14|inst3                      ; CLK          ; CLK         ; 0.000        ; 0.061      ; 0.633      ;
; 0.435 ; regUser16bits:inst1|inst6                   ; reg16bits:inst14|inst28                     ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.654      ;
; 0.509 ; inst34                                      ; regUser16bits:inst1|inst3                   ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.728      ;
; 0.529 ; btn_Sincrono:inst17|inst                    ; btn_Sincrono:inst17|inst1                   ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.748      ;
; 0.552 ; regUser16bits:inst1|inst27                  ; reg16bits:inst14|inst9                      ; CLK          ; CLK         ; 0.000        ; 0.061      ; 0.770      ;
; 0.554 ; regUser16bits:inst1|inst24                  ; reg16bits:inst14|inst12                     ; CLK          ; CLK         ; 0.000        ; 0.061      ; 0.772      ;
; 0.561 ; regUser16bits:inst1|inst19                  ; reg16bits:inst14|inst18                     ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.780      ;
; 0.574 ; regUser16bits:inst1|cont2bits:inst|pressed  ; regUser16bits:inst1|cont2bits:inst|count[1] ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.793      ;
; 0.594 ; regUser16bits:inst1|inst17                  ; regUser16bits:inst1|inst18                  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 0.812      ;
; 0.597 ; regUser16bits:inst1|inst32                  ; regUser16bits:inst1|inst33                  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 0.815      ;
; 0.598 ; regUser16bits:inst1|inst31                  ; regUser16bits:inst1|inst33                  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 0.816      ;
; 0.598 ; regUser16bits:inst1|inst31                  ; regUser16bits:inst1|inst32                  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 0.816      ;
; 0.616 ; regUser16bits:inst1|inst6                   ; regUser16bits:inst1|inst7                   ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.835      ;
; 0.625 ; btn_Sincrono:inst7|inst1                    ; inst34                                      ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.844      ;
; 0.704 ; regUser16bits:inst1|inst34                  ; reg16bits:inst14|inst                       ; CLK          ; CLK         ; 0.000        ; 0.061      ; 0.922      ;
; 0.711 ; regUser16bits:inst1|inst11                  ; reg16bits:inst14|inst25                     ; CLK          ; CLK         ; 0.000        ; 0.061      ; 0.929      ;
; 0.719 ; regUser16bits:inst1|inst33                  ; regUser16bits:inst1|inst34                  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 0.937      ;
; 0.722 ; regUser16bits:inst1|inst24                  ; regUser16bits:inst1|inst26                  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 0.940      ;
; 0.722 ; regUser16bits:inst1|inst24                  ; regUser16bits:inst1|inst25                  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 0.940      ;
; 0.730 ; regUser16bits:inst1|cont2bits:inst|count[1] ; regUser16bits:inst1|inst7                   ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.949      ;
; 0.732 ; regUser16bits:inst1|inst25                  ; reg16bits:inst14|inst11                     ; CLK          ; CLK         ; 0.000        ; 0.061      ; 0.950      ;
; 0.732 ; regUser16bits:inst1|cont2bits:inst|count[1] ; regUser16bits:inst1|inst6                   ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.951      ;
; 0.737 ; regUser16bits:inst1|inst17                  ; reg16bits:inst14|inst20                     ; CLK          ; CLK         ; 0.000        ; 0.061      ; 0.955      ;
; 0.737 ; reg16bits:inst14|inst                       ; inst27                                      ; CLK          ; CLK         ; 0.000        ; 0.438      ; 1.332      ;
; 0.743 ; btn_Sincrono:inst7|inst                     ; inst34                                      ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.962      ;
; 0.745 ; btn_Sincrono:inst7|inst                     ; btn_Sincrono:inst7|inst1                    ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.964      ;
; 0.765 ; regUser16bits:inst1|inst33                  ; reg16bits:inst14|inst2                      ; CLK          ; CLK         ; 0.000        ; 0.070      ; 0.992      ;
; 0.782 ; regUser16bits:inst1|inst17                  ; regUser16bits:inst1|inst19                  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.000      ;
; 0.801 ; regUser16bits:inst1|inst18                  ; reg16bits:inst14|inst19                     ; CLK          ; CLK         ; 0.000        ; 0.070      ; 1.028      ;
; 0.834 ; regUser16bits:inst1|inst7                   ; regUser16bits:inst1|inst11                  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.052      ;
; 0.837 ; btn_Sincrono:inst17|inst                    ; regUser16bits:inst1|inst7                   ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.056      ;
; 0.838 ; btn_Sincrono:inst17|inst                    ; regUser16bits:inst1|inst6                   ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.057      ;
; 0.861 ; reg16bits:inst14|inst25                     ; inst27                                      ; CLK          ; CLK         ; 0.000        ; 0.438      ; 1.456      ;
; 0.864 ; regUser16bits:inst1|cont2bits:inst|count[0] ; regUser16bits:inst1|inst18                  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.082      ;
; 0.867 ; regUser16bits:inst1|cont2bits:inst|count[0] ; regUser16bits:inst1|inst17                  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.085      ;
; 0.875 ; regUser16bits:inst1|cont2bits:inst|count[0] ; regUser16bits:inst1|inst26                  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.093      ;
; 0.875 ; regUser16bits:inst1|cont2bits:inst|count[0] ; regUser16bits:inst1|inst25                  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.093      ;
; 0.876 ; regUser16bits:inst1|cont2bits:inst|count[0] ; regUser16bits:inst1|inst24                  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.094      ;
; 0.880 ; regUser16bits:inst1|cont2bits:inst|count[1] ; regUser16bits:inst1|inst33                  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.098      ;
; 0.880 ; regUser16bits:inst1|cont2bits:inst|count[1] ; regUser16bits:inst1|inst32                  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.098      ;
; 0.880 ; regUser16bits:inst1|cont2bits:inst|count[1] ; regUser16bits:inst1|inst31                  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.098      ;
; 0.881 ; regUser16bits:inst1|cont2bits:inst|count[1] ; regUser16bits:inst1|inst34                  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.099      ;
; 0.883 ; regUser16bits:inst1|inst19                  ; regUser16bits:inst1|inst20                  ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.102      ;
; 0.887 ; regUser16bits:inst1|inst25                  ; regUser16bits:inst1|inst27                  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.105      ;
; 0.889 ; regUser16bits:inst1|inst7                   ; reg16bits:inst14|inst27                     ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.108      ;
; 0.898 ; regUser16bits:inst1|inst10                  ; reg16bits:inst14|inst26                     ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.117      ;
; 0.900 ; regUser16bits:inst1|inst26                  ; reg16bits:inst14|inst10                     ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.118      ;
; 0.905 ; regUser16bits:inst1|inst31                  ; reg16bits:inst14|inst4                      ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.123      ;
; 0.916 ; regUser16bits:inst1|inst20                  ; reg16bits:inst14|inst17                     ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.135      ;
; 0.923 ; regUser16bits:inst1|inst26                  ; inst27                                      ; CLK          ; CLK         ; 0.000        ; 0.437      ; 1.517      ;
; 0.932 ; regUser16bits:inst1|inst7                   ; regUser16bits:inst1|inst10                  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.150      ;
; 0.933 ; regUser16bits:inst1|inst6                   ; regUser16bits:inst1|inst10                  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.151      ;
; 0.935 ; regUser16bits:inst1|inst18                  ; regUser16bits:inst1|inst19                  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.153      ;
; 0.937 ; regUser16bits:inst1|inst24                  ; regUser16bits:inst1|inst27                  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.155      ;
; 0.952 ; reg16bits:inst14|inst10                     ; inst27                                      ; CLK          ; CLK         ; 0.000        ; 0.438      ; 1.547      ;
; 0.960 ; regUser16bits:inst1|cont2bits:inst|count[0] ; regUser16bits:inst1|inst7                   ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.179      ;
; 0.962 ; regUser16bits:inst1|cont2bits:inst|count[0] ; regUser16bits:inst1|inst6                   ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.181      ;
; 0.964 ; btn_Sincrono:inst17|inst1                   ; regUser16bits:inst1|inst7                   ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.183      ;
; 0.965 ; btn_Sincrono:inst17|inst1                   ; regUser16bits:inst1|inst6                   ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.184      ;
; 0.975 ; reg16bits:inst14|inst11                     ; inst27                                      ; CLK          ; CLK         ; 0.000        ; 0.438      ; 1.570      ;
; 0.980 ; btn_Sincrono:inst17|inst                    ; regUser16bits:inst1|inst18                  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.198      ;
; 0.983 ; btn_Sincrono:inst17|inst                    ; regUser16bits:inst1|inst17                  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.201      ;
; 0.987 ; regUser16bits:inst1|inst17                  ; regUser16bits:inst1|inst20                  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.205      ;
; 0.991 ; btn_Sincrono:inst17|inst                    ; regUser16bits:inst1|inst33                  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.209      ;
; 0.991 ; btn_Sincrono:inst17|inst                    ; regUser16bits:inst1|inst32                  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.209      ;
; 0.991 ; btn_Sincrono:inst17|inst                    ; regUser16bits:inst1|inst31                  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.209      ;
; 0.992 ; btn_Sincrono:inst17|inst                    ; regUser16bits:inst1|inst34                  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.210      ;
; 1.013 ; reg16bits:inst14|inst19                     ; inst27                                      ; CLK          ; CLK         ; 0.000        ; 0.429      ; 1.599      ;
; 1.045 ; regUser16bits:inst1|inst10                  ; regUser16bits:inst1|inst11                  ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.264      ;
; 1.050 ; regUser16bits:inst1|inst26                  ; regUser16bits:inst1|inst27                  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.268      ;
; 1.053 ; regUser16bits:inst1|cont2bits:inst|count[0] ; regUser16bits:inst1|inst33                  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.271      ;
; 1.053 ; regUser16bits:inst1|cont2bits:inst|count[0] ; regUser16bits:inst1|inst32                  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.271      ;
; 1.053 ; regUser16bits:inst1|cont2bits:inst|count[0] ; regUser16bits:inst1|inst31                  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.271      ;
; 1.054 ; regUser16bits:inst1|cont2bits:inst|count[0] ; regUser16bits:inst1|inst34                  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.272      ;
; 1.054 ; regUser16bits:inst1|inst18                  ; regUser16bits:inst1|inst20                  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.272      ;
+-------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'CLK'                                                                                                 ;
+--------+---------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; -0.465 ; regUser16bits:inst1|inst3 ; regUser16bits:inst1|inst10 ; CLK          ; CLK         ; 1.000        ; -0.062     ; 1.398      ;
; -0.465 ; regUser16bits:inst1|inst3 ; regUser16bits:inst1|inst20 ; CLK          ; CLK         ; 1.000        ; -0.062     ; 1.398      ;
; -0.465 ; regUser16bits:inst1|inst3 ; regUser16bits:inst1|inst19 ; CLK          ; CLK         ; 1.000        ; -0.062     ; 1.398      ;
; -0.435 ; regUser16bits:inst1|inst3 ; regUser16bits:inst1|inst7  ; CLK          ; CLK         ; 1.000        ; -0.061     ; 1.369      ;
; -0.435 ; regUser16bits:inst1|inst3 ; regUser16bits:inst1|inst6  ; CLK          ; CLK         ; 1.000        ; -0.061     ; 1.369      ;
; -0.327 ; regUser16bits:inst1|inst3 ; regUser16bits:inst1|inst27 ; CLK          ; CLK         ; 1.000        ; -0.061     ; 1.261      ;
; -0.327 ; regUser16bits:inst1|inst3 ; regUser16bits:inst1|inst11 ; CLK          ; CLK         ; 1.000        ; -0.061     ; 1.261      ;
; -0.327 ; regUser16bits:inst1|inst3 ; regUser16bits:inst1|inst18 ; CLK          ; CLK         ; 1.000        ; -0.061     ; 1.261      ;
; -0.327 ; regUser16bits:inst1|inst3 ; regUser16bits:inst1|inst17 ; CLK          ; CLK         ; 1.000        ; -0.061     ; 1.261      ;
; -0.327 ; regUser16bits:inst1|inst3 ; regUser16bits:inst1|inst34 ; CLK          ; CLK         ; 1.000        ; -0.061     ; 1.261      ;
; -0.327 ; regUser16bits:inst1|inst3 ; regUser16bits:inst1|inst33 ; CLK          ; CLK         ; 1.000        ; -0.061     ; 1.261      ;
; -0.327 ; regUser16bits:inst1|inst3 ; regUser16bits:inst1|inst32 ; CLK          ; CLK         ; 1.000        ; -0.061     ; 1.261      ;
; -0.327 ; regUser16bits:inst1|inst3 ; regUser16bits:inst1|inst31 ; CLK          ; CLK         ; 1.000        ; -0.061     ; 1.261      ;
; -0.327 ; regUser16bits:inst1|inst3 ; regUser16bits:inst1|inst26 ; CLK          ; CLK         ; 1.000        ; -0.061     ; 1.261      ;
; -0.327 ; regUser16bits:inst1|inst3 ; regUser16bits:inst1|inst25 ; CLK          ; CLK         ; 1.000        ; -0.061     ; 1.261      ;
; -0.327 ; regUser16bits:inst1|inst3 ; regUser16bits:inst1|inst24 ; CLK          ; CLK         ; 1.000        ; -0.061     ; 1.261      ;
+--------+---------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'CLK'                                                                                                 ;
+-------+---------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; 0.905 ; regUser16bits:inst1|inst3 ; regUser16bits:inst1|inst27 ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.123      ;
; 0.905 ; regUser16bits:inst1|inst3 ; regUser16bits:inst1|inst11 ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.123      ;
; 0.905 ; regUser16bits:inst1|inst3 ; regUser16bits:inst1|inst18 ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.123      ;
; 0.905 ; regUser16bits:inst1|inst3 ; regUser16bits:inst1|inst17 ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.123      ;
; 0.905 ; regUser16bits:inst1|inst3 ; regUser16bits:inst1|inst34 ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.123      ;
; 0.905 ; regUser16bits:inst1|inst3 ; regUser16bits:inst1|inst33 ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.123      ;
; 0.905 ; regUser16bits:inst1|inst3 ; regUser16bits:inst1|inst32 ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.123      ;
; 0.905 ; regUser16bits:inst1|inst3 ; regUser16bits:inst1|inst31 ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.123      ;
; 0.905 ; regUser16bits:inst1|inst3 ; regUser16bits:inst1|inst26 ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.123      ;
; 0.905 ; regUser16bits:inst1|inst3 ; regUser16bits:inst1|inst25 ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.123      ;
; 0.905 ; regUser16bits:inst1|inst3 ; regUser16bits:inst1|inst24 ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.123      ;
; 1.036 ; regUser16bits:inst1|inst3 ; regUser16bits:inst1|inst7  ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.255      ;
; 1.036 ; regUser16bits:inst1|inst3 ; regUser16bits:inst1|inst6  ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.255      ;
; 1.047 ; regUser16bits:inst1|inst3 ; regUser16bits:inst1|inst10 ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.265      ;
; 1.047 ; regUser16bits:inst1|inst3 ; regUser16bits:inst1|inst20 ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.265      ;
; 1.047 ; regUser16bits:inst1|inst3 ; regUser16bits:inst1|inst19 ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.265      ;
+-------+---------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'CLK'                                                                            ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                      ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; CLK   ; Rise       ; CLK                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; btn_Sincrono:inst17|inst                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; btn_Sincrono:inst17|inst1                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; btn_Sincrono:inst7|inst                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; btn_Sincrono:inst7|inst1                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; inst27                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; inst34                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; reg16bits:inst14|inst                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; reg16bits:inst14|inst10                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; reg16bits:inst14|inst11                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; reg16bits:inst14|inst12                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; reg16bits:inst14|inst17                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; reg16bits:inst14|inst18                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; reg16bits:inst14|inst19                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; reg16bits:inst14|inst2                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; reg16bits:inst14|inst20                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; reg16bits:inst14|inst25                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; reg16bits:inst14|inst26                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; reg16bits:inst14|inst27                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; reg16bits:inst14|inst28                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; reg16bits:inst14|inst3                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; reg16bits:inst14|inst4                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; reg16bits:inst14|inst9                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; regUser16bits:inst1|cont2bits:inst|count[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; regUser16bits:inst1|cont2bits:inst|count[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; regUser16bits:inst1|cont2bits:inst|pressed  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; regUser16bits:inst1|inst10                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; regUser16bits:inst1|inst11                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; regUser16bits:inst1|inst17                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; regUser16bits:inst1|inst18                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; regUser16bits:inst1|inst19                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; regUser16bits:inst1|inst20                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; regUser16bits:inst1|inst24                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; regUser16bits:inst1|inst25                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; regUser16bits:inst1|inst26                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; regUser16bits:inst1|inst27                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; regUser16bits:inst1|inst3                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; regUser16bits:inst1|inst31                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; regUser16bits:inst1|inst32                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; regUser16bits:inst1|inst33                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; regUser16bits:inst1|inst34                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; regUser16bits:inst1|inst6                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; regUser16bits:inst1|inst7                   ;
; 0.164  ; 0.348        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; inst27                                      ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; reg16bits:inst14|inst3                      ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; reg16bits:inst14|inst4                      ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; regUser16bits:inst1|inst11                  ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; regUser16bits:inst1|inst17                  ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; regUser16bits:inst1|inst18                  ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; regUser16bits:inst1|inst24                  ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; regUser16bits:inst1|inst25                  ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; regUser16bits:inst1|inst26                  ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; regUser16bits:inst1|inst27                  ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; regUser16bits:inst1|inst3                   ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; regUser16bits:inst1|inst31                  ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; regUser16bits:inst1|inst32                  ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; regUser16bits:inst1|inst33                  ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; regUser16bits:inst1|inst34                  ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; btn_Sincrono:inst17|inst                    ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; btn_Sincrono:inst17|inst1                   ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; btn_Sincrono:inst7|inst                     ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; btn_Sincrono:inst7|inst1                    ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; inst34                                      ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; reg16bits:inst14|inst                       ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; reg16bits:inst14|inst10                     ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; reg16bits:inst14|inst11                     ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; reg16bits:inst14|inst12                     ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; reg16bits:inst14|inst17                     ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; reg16bits:inst14|inst18                     ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; reg16bits:inst14|inst19                     ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; reg16bits:inst14|inst2                      ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; reg16bits:inst14|inst20                     ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; reg16bits:inst14|inst25                     ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; reg16bits:inst14|inst26                     ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; reg16bits:inst14|inst27                     ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; reg16bits:inst14|inst28                     ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; reg16bits:inst14|inst9                      ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; regUser16bits:inst1|cont2bits:inst|count[0] ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; regUser16bits:inst1|cont2bits:inst|count[1] ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; regUser16bits:inst1|cont2bits:inst|pressed  ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; regUser16bits:inst1|inst10                  ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; regUser16bits:inst1|inst19                  ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; regUser16bits:inst1|inst20                  ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; regUser16bits:inst1|inst6                   ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; regUser16bits:inst1|inst7                   ;
; 0.326  ; 0.326        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst27|clk                                  ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; CLK~input|o                                 ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst14|inst10|clk                           ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst14|inst11|clk                           ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst14|inst12|clk                           ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst14|inst17|clk                           ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst14|inst18|clk                           ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst14|inst19|clk                           ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst14|inst20|clk                           ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst14|inst25|clk                           ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst14|inst26|clk                           ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst14|inst27|clk                           ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst14|inst28|clk                           ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst14|inst2|clk                            ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst14|inst3|clk                            ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; btn_inc       ; CLK        ; 2.303 ; 2.763 ; Rise       ; CLK             ;
; btn_seleciona ; CLK        ; 3.255 ; 3.689 ; Rise       ; CLK             ;
; btn_troca     ; CLK        ; 2.825 ; 3.309 ; Rise       ; CLK             ;
; change_pass   ; CLK        ; 3.390 ; 3.897 ; Rise       ; CLK             ;
+---------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Hold Times                                                                  ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; btn_inc       ; CLK        ; -1.819 ; -2.282 ; Rise       ; CLK             ;
; btn_seleciona ; CLK        ; -2.032 ; -2.452 ; Rise       ; CLK             ;
; btn_troca     ; CLK        ; -1.883 ; -2.358 ; Rise       ; CLK             ;
; change_pass   ; CLK        ; -2.306 ; -2.858 ; Rise       ; CLK             ;
+---------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; B1          ; CLK        ; 8.184 ; 8.391 ; Rise       ; CLK             ;
; B2          ; CLK        ; 7.677 ; 7.799 ; Rise       ; CLK             ;
; C1          ; CLK        ; 7.647 ; 7.786 ; Rise       ; CLK             ;
; C2          ; CLK        ; 8.206 ; 8.419 ; Rise       ; CLK             ;
; CD[*]       ; CLK        ; 5.753 ; 5.757 ; Rise       ; CLK             ;
;  CD[0]      ; CLK        ; 5.491 ; 5.458 ; Rise       ; CLK             ;
;  CD[1]      ; CLK        ; 5.445 ; 5.416 ; Rise       ; CLK             ;
;  CD[2]      ; CLK        ; 5.753 ; 5.757 ; Rise       ; CLK             ;
;  CD[3]      ; CLK        ; 5.617 ; 5.582 ; Rise       ; CLK             ;
; CE[*]       ; CLK        ; 6.009 ; 5.966 ; Rise       ; CLK             ;
;  CE[0]      ; CLK        ; 5.670 ; 5.631 ; Rise       ; CLK             ;
;  CE[1]      ; CLK        ; 5.732 ; 5.696 ; Rise       ; CLK             ;
;  CE[2]      ; CLK        ; 6.009 ; 5.966 ; Rise       ; CLK             ;
;  CE[3]      ; CLK        ; 5.620 ; 5.640 ; Rise       ; CLK             ;
; CMD[*]      ; CLK        ; 6.636 ; 6.778 ; Rise       ; CLK             ;
;  CMD[0]     ; CLK        ; 6.636 ; 6.778 ; Rise       ; CLK             ;
;  CMD[1]     ; CLK        ; 5.949 ; 5.926 ; Rise       ; CLK             ;
;  CMD[2]     ; CLK        ; 5.225 ; 5.210 ; Rise       ; CLK             ;
;  CMD[3]     ; CLK        ; 5.803 ; 5.794 ; Rise       ; CLK             ;
; CME[*]      ; CLK        ; 5.872 ; 5.897 ; Rise       ; CLK             ;
;  CME[0]     ; CLK        ; 5.705 ; 5.679 ; Rise       ; CLK             ;
;  CME[1]     ; CLK        ; 5.681 ; 5.663 ; Rise       ; CLK             ;
;  CME[2]     ; CLK        ; 5.872 ; 5.897 ; Rise       ; CLK             ;
;  CME[3]     ; CLK        ; 5.860 ; 5.850 ; Rise       ; CLK             ;
; E1          ; CLK        ; 7.869 ; 8.056 ; Rise       ; CLK             ;
; F2          ; CLK        ; 7.319 ; 7.445 ; Rise       ; CLK             ;
; H1          ; CLK        ; 8.137 ; 8.342 ; Rise       ; CLK             ;
; J1          ; CLK        ; 6.828 ; 6.971 ; Rise       ; CLK             ;
; J2          ; CLK        ; 8.128 ; 8.333 ; Rise       ; CLK             ;
; J3          ; CLK        ; 8.016 ; 8.262 ; Rise       ; CLK             ;
; SAIDAD[*]   ; CLK        ; 7.317 ; 7.374 ; Rise       ; CLK             ;
;  SAIDAD[0]  ; CLK        ; 7.317 ; 7.374 ; Rise       ; CLK             ;
;  SAIDAD[1]  ; CLK        ; 7.257 ; 7.327 ; Rise       ; CLK             ;
;  SAIDAD[2]  ; CLK        ; 6.783 ; 6.889 ; Rise       ; CLK             ;
;  SAIDAD[3]  ; CLK        ; 6.865 ; 6.856 ; Rise       ; CLK             ;
;  SAIDAD[4]  ; CLK        ; 6.841 ; 6.797 ; Rise       ; CLK             ;
;  SAIDAD[5]  ; CLK        ; 6.857 ; 6.902 ; Rise       ; CLK             ;
;  SAIDAD[6]  ; CLK        ; 6.834 ; 6.861 ; Rise       ; CLK             ;
; SAIDAE[*]   ; CLK        ; 6.642 ; 6.756 ; Rise       ; CLK             ;
;  SAIDAE[0]  ; CLK        ; 6.289 ; 6.396 ; Rise       ; CLK             ;
;  SAIDAE[1]  ; CLK        ; 6.602 ; 6.756 ; Rise       ; CLK             ;
;  SAIDAE[2]  ; CLK        ; 6.303 ; 6.441 ; Rise       ; CLK             ;
;  SAIDAE[3]  ; CLK        ; 6.302 ; 6.391 ; Rise       ; CLK             ;
;  SAIDAE[4]  ; CLK        ; 6.500 ; 6.577 ; Rise       ; CLK             ;
;  SAIDAE[5]  ; CLK        ; 6.454 ; 6.574 ; Rise       ; CLK             ;
;  SAIDAE[6]  ; CLK        ; 6.642 ; 6.755 ; Rise       ; CLK             ;
; SAIDAMD[*]  ; CLK        ; 6.893 ; 7.017 ; Rise       ; CLK             ;
;  SAIDAMD[0] ; CLK        ; 6.881 ; 6.993 ; Rise       ; CLK             ;
;  SAIDAMD[1] ; CLK        ; 6.893 ; 7.017 ; Rise       ; CLK             ;
;  SAIDAMD[2] ; CLK        ; 6.860 ; 6.886 ; Rise       ; CLK             ;
;  SAIDAMD[3] ; CLK        ; 6.724 ; 6.795 ; Rise       ; CLK             ;
;  SAIDAMD[4] ; CLK        ; 6.882 ; 6.987 ; Rise       ; CLK             ;
;  SAIDAMD[5] ; CLK        ; 6.437 ; 6.517 ; Rise       ; CLK             ;
;  SAIDAMD[6] ; CLK        ; 6.554 ; 6.666 ; Rise       ; CLK             ;
; SAIDAME[*]  ; CLK        ; 6.779 ; 6.818 ; Rise       ; CLK             ;
;  SAIDAME[0] ; CLK        ; 6.518 ; 6.579 ; Rise       ; CLK             ;
;  SAIDAME[1] ; CLK        ; 6.457 ; 6.513 ; Rise       ; CLK             ;
;  SAIDAME[2] ; CLK        ; 6.295 ; 6.264 ; Rise       ; CLK             ;
;  SAIDAME[3] ; CLK        ; 6.505 ; 6.554 ; Rise       ; CLK             ;
;  SAIDAME[4] ; CLK        ; 6.102 ; 6.118 ; Rise       ; CLK             ;
;  SAIDAME[5] ; CLK        ; 6.415 ; 6.499 ; Rise       ; CLK             ;
;  SAIDAME[6] ; CLK        ; 6.779 ; 6.818 ; Rise       ; CLK             ;
+-------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; B1          ; CLK        ; 7.945 ; 8.117 ; Rise       ; CLK             ;
; B2          ; CLK        ; 7.481 ; 7.598 ; Rise       ; CLK             ;
; C1          ; CLK        ; 7.452 ; 7.586 ; Rise       ; CLK             ;
; C2          ; CLK        ; 7.966 ; 8.143 ; Rise       ; CLK             ;
; CD[*]       ; CLK        ; 5.331 ; 5.301 ; Rise       ; CLK             ;
;  CD[0]      ; CLK        ; 5.374 ; 5.341 ; Rise       ; CLK             ;
;  CD[1]      ; CLK        ; 5.331 ; 5.301 ; Rise       ; CLK             ;
;  CD[2]      ; CLK        ; 5.633 ; 5.636 ; Rise       ; CLK             ;
;  CD[3]      ; CLK        ; 5.495 ; 5.459 ; Rise       ; CLK             ;
; CE[*]       ; CLK        ; 5.505 ; 5.509 ; Rise       ; CLK             ;
;  CE[0]      ; CLK        ; 5.548 ; 5.509 ; Rise       ; CLK             ;
;  CE[1]      ; CLK        ; 5.608 ; 5.572 ; Rise       ; CLK             ;
;  CE[2]      ; CLK        ; 5.873 ; 5.829 ; Rise       ; CLK             ;
;  CE[3]      ; CLK        ; 5.505 ; 5.524 ; Rise       ; CLK             ;
; CMD[*]      ; CLK        ; 5.120 ; 5.103 ; Rise       ; CLK             ;
;  CMD[0]     ; CLK        ; 6.526 ; 6.665 ; Rise       ; CLK             ;
;  CMD[1]     ; CLK        ; 5.815 ; 5.791 ; Rise       ; CLK             ;
;  CMD[2]     ; CLK        ; 5.120 ; 5.103 ; Rise       ; CLK             ;
;  CMD[3]     ; CLK        ; 5.674 ; 5.663 ; Rise       ; CLK             ;
; CME[*]      ; CLK        ; 5.556 ; 5.538 ; Rise       ; CLK             ;
;  CME[0]     ; CLK        ; 5.581 ; 5.553 ; Rise       ; CLK             ;
;  CME[1]     ; CLK        ; 5.556 ; 5.538 ; Rise       ; CLK             ;
;  CME[2]     ; CLK        ; 5.739 ; 5.761 ; Rise       ; CLK             ;
;  CME[3]     ; CLK        ; 5.736 ; 5.726 ; Rise       ; CLK             ;
; E1          ; CLK        ; 7.641 ; 7.794 ; Rise       ; CLK             ;
; F2          ; CLK        ; 7.137 ; 7.257 ; Rise       ; CLK             ;
; H1          ; CLK        ; 7.899 ; 8.068 ; Rise       ; CLK             ;
; J1          ; CLK        ; 6.665 ; 6.802 ; Rise       ; CLK             ;
; J2          ; CLK        ; 7.890 ; 8.059 ; Rise       ; CLK             ;
; J3          ; CLK        ; 7.854 ; 8.093 ; Rise       ; CLK             ;
; SAIDAD[*]   ; CLK        ; 5.751 ; 5.818 ; Rise       ; CLK             ;
;  SAIDAD[0]  ; CLK        ; 6.205 ; 6.282 ; Rise       ; CLK             ;
;  SAIDAD[1]  ; CLK        ; 6.176 ; 6.265 ; Rise       ; CLK             ;
;  SAIDAD[2]  ; CLK        ; 5.778 ; 5.908 ; Rise       ; CLK             ;
;  SAIDAD[3]  ; CLK        ; 5.772 ; 5.840 ; Rise       ; CLK             ;
;  SAIDAD[4]  ; CLK        ; 5.831 ; 5.837 ; Rise       ; CLK             ;
;  SAIDAD[5]  ; CLK        ; 5.765 ; 5.831 ; Rise       ; CLK             ;
;  SAIDAD[6]  ; CLK        ; 5.751 ; 5.818 ; Rise       ; CLK             ;
; SAIDAE[*]   ; CLK        ; 5.583 ; 5.653 ; Rise       ; CLK             ;
;  SAIDAE[0]  ; CLK        ; 5.583 ; 5.653 ; Rise       ; CLK             ;
;  SAIDAE[1]  ; CLK        ; 5.886 ; 5.975 ; Rise       ; CLK             ;
;  SAIDAE[2]  ; CLK        ; 5.601 ; 5.741 ; Rise       ; CLK             ;
;  SAIDAE[3]  ; CLK        ; 5.587 ; 5.654 ; Rise       ; CLK             ;
;  SAIDAE[4]  ; CLK        ; 5.813 ; 5.832 ; Rise       ; CLK             ;
;  SAIDAE[5]  ; CLK        ; 5.742 ; 5.824 ; Rise       ; CLK             ;
;  SAIDAE[6]  ; CLK        ; 5.891 ; 5.982 ; Rise       ; CLK             ;
; SAIDAMD[*]  ; CLK        ; 5.793 ; 5.847 ; Rise       ; CLK             ;
;  SAIDAMD[0] ; CLK        ; 6.384 ; 6.473 ; Rise       ; CLK             ;
;  SAIDAMD[1] ; CLK        ; 6.377 ; 6.467 ; Rise       ; CLK             ;
;  SAIDAMD[2] ; CLK        ; 5.963 ; 6.036 ; Rise       ; CLK             ;
;  SAIDAMD[3] ; CLK        ; 6.195 ; 6.272 ; Rise       ; CLK             ;
;  SAIDAMD[4] ; CLK        ; 6.045 ; 6.064 ; Rise       ; CLK             ;
;  SAIDAMD[5] ; CLK        ; 5.793 ; 5.847 ; Rise       ; CLK             ;
;  SAIDAMD[6] ; CLK        ; 5.942 ; 6.019 ; Rise       ; CLK             ;
; SAIDAME[*]  ; CLK        ; 5.641 ; 5.652 ; Rise       ; CLK             ;
;  SAIDAME[0] ; CLK        ; 5.910 ; 5.995 ; Rise       ; CLK             ;
;  SAIDAME[1] ; CLK        ; 5.872 ; 5.918 ; Rise       ; CLK             ;
;  SAIDAME[2] ; CLK        ; 5.726 ; 5.794 ; Rise       ; CLK             ;
;  SAIDAME[3] ; CLK        ; 5.912 ; 5.988 ; Rise       ; CLK             ;
;  SAIDAME[4] ; CLK        ; 5.641 ; 5.652 ; Rise       ; CLK             ;
;  SAIDAME[5] ; CLK        ; 5.887 ; 5.930 ; Rise       ; CLK             ;
;  SAIDAME[6] ; CLK        ; 6.178 ; 6.251 ; Rise       ; CLK             ;
+-------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------+
; Propagation Delay                                   ;
+-------------+-------------+----+-------+-------+----+
; Input Port  ; Output Port ; RR ; RF    ; FR    ; FF ;
+-------------+-------------+----+-------+-------+----+
; change_pass ; B1          ;    ; 6.260 ; 6.657 ;    ;
; change_pass ; C2          ;    ; 6.288 ; 6.679 ;    ;
; change_pass ; E1          ;    ; 5.925 ; 6.342 ;    ;
; change_pass ; H1          ;    ; 6.211 ; 6.610 ;    ;
; change_pass ; J2          ;    ; 6.202 ; 6.601 ;    ;
+-------------+-------------+----+-------+-------+----+


+-----------------------------------------------------+
; Minimum Propagation Delay                           ;
+-------------+-------------+----+-------+-------+----+
; Input Port  ; Output Port ; RR ; RF    ; FR    ; FF ;
+-------------+-------------+----+-------+-------+----+
; change_pass ; B1          ;    ; 6.124 ; 6.511 ;    ;
; change_pass ; C2          ;    ; 6.150 ; 6.532 ;    ;
; change_pass ; E1          ;    ; 5.801 ; 6.207 ;    ;
; change_pass ; H1          ;    ; 6.075 ; 6.465 ;    ;
; change_pass ; J2          ;    ; 6.066 ; 6.456 ;    ;
+-------------+-------------+----+-------+-------+----+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 447.43 MHz ; 250.0 MHz       ; CLK        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; CLK   ; -1.235 ; -25.948           ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; CLK   ; 0.299 ; 0.000             ;
+-------+-------+-------------------+


+---------------------------------------+
; Slow 1200mV 0C Model Recovery Summary ;
+-------+--------+----------------------+
; Clock ; Slack  ; End Point TNS        ;
+-------+--------+----------------------+
; CLK   ; -0.311 ; -3.625               ;
+-------+--------+----------------------+


+--------------------------------------+
; Slow 1200mV 0C Model Removal Summary ;
+-------+-------+----------------------+
; Clock ; Slack ; End Point TNS        ;
+-------+-------+----------------------+
; CLK   ; 0.808 ; 0.000                ;
+-------+-------+----------------------+


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; CLK   ; -3.000 ; -45.000                         ;
+-------+--------+---------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLK'                                                                                                                       ;
+--------+---------------------------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; -1.235 ; inst27                                      ; reg16bits:inst14|inst4     ; CLK          ; CLK         ; 1.000        ; -0.390     ; 1.840      ;
; -1.235 ; inst27                                      ; reg16bits:inst14|inst3     ; CLK          ; CLK         ; 1.000        ; -0.390     ; 1.840      ;
; -1.214 ; inst27                                      ; reg16bits:inst14|inst27    ; CLK          ; CLK         ; 1.000        ; -0.390     ; 1.819      ;
; -1.214 ; inst27                                      ; reg16bits:inst14|inst28    ; CLK          ; CLK         ; 1.000        ; -0.390     ; 1.819      ;
; -1.070 ; inst27                                      ; reg16bits:inst14|inst19    ; CLK          ; CLK         ; 1.000        ; -0.382     ; 1.683      ;
; -1.070 ; inst27                                      ; reg16bits:inst14|inst2     ; CLK          ; CLK         ; 1.000        ; -0.382     ; 1.683      ;
; -1.043 ; inst27                                      ; inst27                     ; CLK          ; CLK         ; 1.000        ; -0.068     ; 1.970      ;
; -1.015 ; regUser16bits:inst1|inst6                   ; inst27                     ; CLK          ; CLK         ; 1.000        ; 0.267      ; 2.277      ;
; -1.007 ; btn_Sincrono:inst7|inst1                    ; reg16bits:inst14|inst4     ; CLK          ; CLK         ; 1.000        ; -0.054     ; 1.948      ;
; -1.007 ; btn_Sincrono:inst7|inst1                    ; reg16bits:inst14|inst3     ; CLK          ; CLK         ; 1.000        ; -0.054     ; 1.948      ;
; -0.986 ; btn_Sincrono:inst7|inst1                    ; reg16bits:inst14|inst27    ; CLK          ; CLK         ; 1.000        ; -0.054     ; 1.927      ;
; -0.986 ; btn_Sincrono:inst7|inst1                    ; reg16bits:inst14|inst28    ; CLK          ; CLK         ; 1.000        ; -0.054     ; 1.927      ;
; -0.981 ; regUser16bits:inst1|inst7                   ; inst27                     ; CLK          ; CLK         ; 1.000        ; 0.267      ; 2.243      ;
; -0.934 ; btn_Sincrono:inst7|inst                     ; inst27                     ; CLK          ; CLK         ; 1.000        ; 0.268      ; 2.197      ;
; -0.898 ; regUser16bits:inst1|cont2bits:inst|count[0] ; regUser16bits:inst1|inst11 ; CLK          ; CLK         ; 1.000        ; -0.055     ; 1.838      ;
; -0.872 ; btn_Sincrono:inst17|inst1                   ; regUser16bits:inst1|inst11 ; CLK          ; CLK         ; 1.000        ; -0.055     ; 1.812      ;
; -0.861 ; inst27                                      ; reg16bits:inst14|inst      ; CLK          ; CLK         ; 1.000        ; -0.391     ; 1.465      ;
; -0.861 ; inst27                                      ; reg16bits:inst14|inst10    ; CLK          ; CLK         ; 1.000        ; -0.391     ; 1.465      ;
; -0.861 ; inst27                                      ; reg16bits:inst14|inst17    ; CLK          ; CLK         ; 1.000        ; -0.391     ; 1.465      ;
; -0.861 ; inst27                                      ; reg16bits:inst14|inst26    ; CLK          ; CLK         ; 1.000        ; -0.391     ; 1.465      ;
; -0.861 ; inst27                                      ; reg16bits:inst14|inst25    ; CLK          ; CLK         ; 1.000        ; -0.391     ; 1.465      ;
; -0.861 ; inst27                                      ; reg16bits:inst14|inst20    ; CLK          ; CLK         ; 1.000        ; -0.391     ; 1.465      ;
; -0.861 ; inst27                                      ; reg16bits:inst14|inst11    ; CLK          ; CLK         ; 1.000        ; -0.391     ; 1.465      ;
; -0.861 ; inst27                                      ; reg16bits:inst14|inst12    ; CLK          ; CLK         ; 1.000        ; -0.391     ; 1.465      ;
; -0.861 ; inst27                                      ; reg16bits:inst14|inst18    ; CLK          ; CLK         ; 1.000        ; -0.391     ; 1.465      ;
; -0.861 ; inst27                                      ; reg16bits:inst14|inst9     ; CLK          ; CLK         ; 1.000        ; -0.391     ; 1.465      ;
; -0.846 ; regUser16bits:inst1|cont2bits:inst|count[1] ; regUser16bits:inst1|inst20 ; CLK          ; CLK         ; 1.000        ; -0.056     ; 1.785      ;
; -0.834 ; reg16bits:inst14|inst28                     ; inst27                     ; CLK          ; CLK         ; 1.000        ; 0.267      ; 2.096      ;
; -0.827 ; btn_Sincrono:inst17|inst1                   ; regUser16bits:inst1|inst20 ; CLK          ; CLK         ; 1.000        ; -0.056     ; 1.766      ;
; -0.819 ; btn_Sincrono:inst7|inst1                    ; reg16bits:inst14|inst19    ; CLK          ; CLK         ; 1.000        ; -0.046     ; 1.768      ;
; -0.819 ; btn_Sincrono:inst7|inst1                    ; reg16bits:inst14|inst2     ; CLK          ; CLK         ; 1.000        ; -0.046     ; 1.768      ;
; -0.805 ; btn_Sincrono:inst7|inst1                    ; inst27                     ; CLK          ; CLK         ; 1.000        ; 0.268      ; 2.068      ;
; -0.777 ; regUser16bits:inst1|inst31                  ; inst27                     ; CLK          ; CLK         ; 1.000        ; 0.267      ; 2.039      ;
; -0.762 ; regUser16bits:inst1|inst10                  ; inst27                     ; CLK          ; CLK         ; 1.000        ; 0.268      ; 2.025      ;
; -0.758 ; regUser16bits:inst1|inst20                  ; inst27                     ; CLK          ; CLK         ; 1.000        ; 0.268      ; 2.021      ;
; -0.757 ; regUser16bits:inst1|inst32                  ; inst27                     ; CLK          ; CLK         ; 1.000        ; 0.267      ; 2.019      ;
; -0.749 ; btn_Sincrono:inst7|inst                     ; btn_Sincrono:inst7|inst    ; CLK          ; CLK         ; 1.000        ; -0.055     ; 1.689      ;
; -0.747 ; btn_Sincrono:inst17|inst                    ; regUser16bits:inst1|inst11 ; CLK          ; CLK         ; 1.000        ; -0.055     ; 1.687      ;
; -0.736 ; regUser16bits:inst1|inst33                  ; inst27                     ; CLK          ; CLK         ; 1.000        ; 0.267      ; 1.998      ;
; -0.735 ; btn_Sincrono:inst17|inst                    ; regUser16bits:inst1|inst20 ; CLK          ; CLK         ; 1.000        ; -0.056     ; 1.674      ;
; -0.729 ; regUser16bits:inst1|inst19                  ; inst27                     ; CLK          ; CLK         ; 1.000        ; 0.268      ; 1.992      ;
; -0.729 ; reg16bits:inst14|inst27                     ; inst27                     ; CLK          ; CLK         ; 1.000        ; 0.267      ; 1.991      ;
; -0.728 ; regUser16bits:inst1|inst25                  ; inst27                     ; CLK          ; CLK         ; 1.000        ; 0.267      ; 1.990      ;
; -0.706 ; btn_Sincrono:inst17|inst                    ; regUser16bits:inst1|inst27 ; CLK          ; CLK         ; 1.000        ; -0.055     ; 1.646      ;
; -0.705 ; reg16bits:inst14|inst9                      ; inst27                     ; CLK          ; CLK         ; 1.000        ; 0.268      ; 1.968      ;
; -0.698 ; btn_Sincrono:inst17|inst1                   ; regUser16bits:inst1|inst27 ; CLK          ; CLK         ; 1.000        ; -0.055     ; 1.638      ;
; -0.693 ; btn_Sincrono:inst7|inst                     ; reg16bits:inst14|inst4     ; CLK          ; CLK         ; 1.000        ; -0.054     ; 1.634      ;
; -0.693 ; btn_Sincrono:inst7|inst                     ; reg16bits:inst14|inst3     ; CLK          ; CLK         ; 1.000        ; -0.054     ; 1.634      ;
; -0.689 ; btn_Sincrono:inst7|inst1                    ; btn_Sincrono:inst7|inst    ; CLK          ; CLK         ; 1.000        ; -0.055     ; 1.629      ;
; -0.672 ; btn_Sincrono:inst7|inst                     ; reg16bits:inst14|inst27    ; CLK          ; CLK         ; 1.000        ; -0.054     ; 1.613      ;
; -0.672 ; btn_Sincrono:inst7|inst                     ; reg16bits:inst14|inst28    ; CLK          ; CLK         ; 1.000        ; -0.054     ; 1.613      ;
; -0.651 ; regUser16bits:inst1|cont2bits:inst|count[1] ; regUser16bits:inst1|inst27 ; CLK          ; CLK         ; 1.000        ; -0.055     ; 1.591      ;
; -0.647 ; regUser16bits:inst1|cont2bits:inst|count[1] ; regUser16bits:inst1|inst11 ; CLK          ; CLK         ; 1.000        ; -0.055     ; 1.587      ;
; -0.642 ; regUser16bits:inst1|cont2bits:inst|count[0] ; regUser16bits:inst1|inst10 ; CLK          ; CLK         ; 1.000        ; -0.056     ; 1.581      ;
; -0.640 ; reg16bits:inst14|inst2                      ; inst27                     ; CLK          ; CLK         ; 1.000        ; 0.259      ; 1.894      ;
; -0.616 ; btn_Sincrono:inst17|inst1                   ; regUser16bits:inst1|inst10 ; CLK          ; CLK         ; 1.000        ; -0.056     ; 1.555      ;
; -0.606 ; btn_Sincrono:inst7|inst1                    ; reg16bits:inst14|inst      ; CLK          ; CLK         ; 1.000        ; -0.055     ; 1.546      ;
; -0.606 ; btn_Sincrono:inst7|inst1                    ; reg16bits:inst14|inst10    ; CLK          ; CLK         ; 1.000        ; -0.055     ; 1.546      ;
; -0.606 ; btn_Sincrono:inst7|inst1                    ; reg16bits:inst14|inst17    ; CLK          ; CLK         ; 1.000        ; -0.055     ; 1.546      ;
; -0.606 ; btn_Sincrono:inst7|inst1                    ; reg16bits:inst14|inst26    ; CLK          ; CLK         ; 1.000        ; -0.055     ; 1.546      ;
; -0.606 ; btn_Sincrono:inst7|inst1                    ; reg16bits:inst14|inst25    ; CLK          ; CLK         ; 1.000        ; -0.055     ; 1.546      ;
; -0.606 ; btn_Sincrono:inst7|inst1                    ; reg16bits:inst14|inst20    ; CLK          ; CLK         ; 1.000        ; -0.055     ; 1.546      ;
; -0.606 ; btn_Sincrono:inst7|inst1                    ; reg16bits:inst14|inst11    ; CLK          ; CLK         ; 1.000        ; -0.055     ; 1.546      ;
; -0.606 ; btn_Sincrono:inst7|inst1                    ; reg16bits:inst14|inst12    ; CLK          ; CLK         ; 1.000        ; -0.055     ; 1.546      ;
; -0.606 ; btn_Sincrono:inst7|inst1                    ; reg16bits:inst14|inst18    ; CLK          ; CLK         ; 1.000        ; -0.055     ; 1.546      ;
; -0.606 ; btn_Sincrono:inst7|inst1                    ; reg16bits:inst14|inst9     ; CLK          ; CLK         ; 1.000        ; -0.055     ; 1.546      ;
; -0.606 ; regUser16bits:inst1|inst27                  ; inst27                     ; CLK          ; CLK         ; 1.000        ; 0.267      ; 1.868      ;
; -0.604 ; regUser16bits:inst1|cont2bits:inst|count[0] ; regUser16bits:inst1|inst20 ; CLK          ; CLK         ; 1.000        ; -0.056     ; 1.543      ;
; -0.594 ; reg16bits:inst14|inst3                      ; inst27                     ; CLK          ; CLK         ; 1.000        ; 0.267      ; 1.856      ;
; -0.585 ; regUser16bits:inst1|inst17                  ; inst27                     ; CLK          ; CLK         ; 1.000        ; 0.267      ; 1.847      ;
; -0.576 ; reg16bits:inst14|inst12                     ; inst27                     ; CLK          ; CLK         ; 1.000        ; 0.268      ; 1.839      ;
; -0.567 ; regUser16bits:inst1|cont2bits:inst|count[1] ; regUser16bits:inst1|inst19 ; CLK          ; CLK         ; 1.000        ; -0.056     ; 1.506      ;
; -0.565 ; regUser16bits:inst1|inst11                  ; inst27                     ; CLK          ; CLK         ; 1.000        ; 0.267      ; 1.827      ;
; -0.562 ; regUser16bits:inst1|inst31                  ; regUser16bits:inst1|inst34 ; CLK          ; CLK         ; 1.000        ; -0.055     ; 1.502      ;
; -0.548 ; btn_Sincrono:inst17|inst1                   ; regUser16bits:inst1|inst19 ; CLK          ; CLK         ; 1.000        ; -0.056     ; 1.487      ;
; -0.532 ; regUser16bits:inst1|inst18                  ; inst27                     ; CLK          ; CLK         ; 1.000        ; 0.267      ; 1.794      ;
; -0.517 ; btn_Sincrono:inst7|inst                     ; reg16bits:inst14|inst19    ; CLK          ; CLK         ; 1.000        ; -0.046     ; 1.466      ;
; -0.517 ; btn_Sincrono:inst7|inst                     ; reg16bits:inst14|inst2     ; CLK          ; CLK         ; 1.000        ; -0.046     ; 1.466      ;
; -0.516 ; reg16bits:inst14|inst17                     ; inst27                     ; CLK          ; CLK         ; 1.000        ; 0.268      ; 1.779      ;
; -0.511 ; reg16bits:inst14|inst20                     ; inst27                     ; CLK          ; CLK         ; 1.000        ; 0.268      ; 1.774      ;
; -0.501 ; reg16bits:inst14|inst4                      ; inst27                     ; CLK          ; CLK         ; 1.000        ; 0.267      ; 1.763      ;
; -0.492 ; btn_Sincrono:inst17|inst                    ; regUser16bits:inst1|inst10 ; CLK          ; CLK         ; 1.000        ; -0.056     ; 1.431      ;
; -0.485 ; regUser16bits:inst1|inst34                  ; inst27                     ; CLK          ; CLK         ; 1.000        ; 0.267      ; 1.747      ;
; -0.478 ; regUser16bits:inst1|inst24                  ; inst27                     ; CLK          ; CLK         ; 1.000        ; 0.267      ; 1.740      ;
; -0.467 ; inst27                                      ; inst34                     ; CLK          ; CLK         ; 1.000        ; -0.391     ; 1.071      ;
; -0.457 ; btn_Sincrono:inst17|inst                    ; regUser16bits:inst1|inst19 ; CLK          ; CLK         ; 1.000        ; -0.056     ; 1.396      ;
; -0.455 ; regUser16bits:inst1|inst25                  ; regUser16bits:inst1|inst26 ; CLK          ; CLK         ; 1.000        ; -0.055     ; 1.395      ;
; -0.454 ; reg16bits:inst14|inst26                     ; inst27                     ; CLK          ; CLK         ; 1.000        ; 0.268      ; 1.717      ;
; -0.454 ; regUser16bits:inst1|cont2bits:inst|count[0] ; regUser16bits:inst1|inst27 ; CLK          ; CLK         ; 1.000        ; -0.055     ; 1.394      ;
; -0.426 ; btn_Sincrono:inst17|inst                    ; regUser16bits:inst1|inst25 ; CLK          ; CLK         ; 1.000        ; -0.055     ; 1.366      ;
; -0.425 ; btn_Sincrono:inst17|inst                    ; regUser16bits:inst1|inst24 ; CLK          ; CLK         ; 1.000        ; -0.055     ; 1.365      ;
; -0.425 ; btn_Sincrono:inst17|inst                    ; regUser16bits:inst1|inst26 ; CLK          ; CLK         ; 1.000        ; -0.055     ; 1.365      ;
; -0.418 ; btn_Sincrono:inst17|inst1                   ; regUser16bits:inst1|inst25 ; CLK          ; CLK         ; 1.000        ; -0.055     ; 1.358      ;
; -0.417 ; btn_Sincrono:inst17|inst1                   ; regUser16bits:inst1|inst24 ; CLK          ; CLK         ; 1.000        ; -0.055     ; 1.357      ;
; -0.417 ; btn_Sincrono:inst17|inst1                   ; regUser16bits:inst1|inst26 ; CLK          ; CLK         ; 1.000        ; -0.055     ; 1.357      ;
; -0.397 ; btn_Sincrono:inst17|inst1                   ; regUser16bits:inst1|inst32 ; CLK          ; CLK         ; 1.000        ; -0.055     ; 1.337      ;
; -0.397 ; reg16bits:inst14|inst18                     ; inst27                     ; CLK          ; CLK         ; 1.000        ; 0.268      ; 1.660      ;
; -0.397 ; btn_Sincrono:inst17|inst1                   ; regUser16bits:inst1|inst34 ; CLK          ; CLK         ; 1.000        ; -0.055     ; 1.337      ;
; -0.396 ; btn_Sincrono:inst17|inst1                   ; regUser16bits:inst1|inst33 ; CLK          ; CLK         ; 1.000        ; -0.055     ; 1.336      ;
; -0.396 ; btn_Sincrono:inst17|inst1                   ; regUser16bits:inst1|inst31 ; CLK          ; CLK         ; 1.000        ; -0.055     ; 1.336      ;
+--------+---------------------------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLK'                                                                                                                                        ;
+-------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                   ; To Node                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.299 ; inst27                                      ; inst27                                      ; CLK          ; CLK         ; 0.000        ; 0.068      ; 0.511      ;
; 0.312 ; regUser16bits:inst1|inst27                  ; regUser16bits:inst1|inst27                  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; regUser16bits:inst1|inst11                  ; regUser16bits:inst1|inst11                  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; regUser16bits:inst1|inst10                  ; regUser16bits:inst1|inst10                  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; regUser16bits:inst1|inst7                   ; regUser16bits:inst1|inst7                   ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; regUser16bits:inst1|inst6                   ; regUser16bits:inst1|inst6                   ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; regUser16bits:inst1|inst20                  ; regUser16bits:inst1|inst20                  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; regUser16bits:inst1|inst19                  ; regUser16bits:inst1|inst19                  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; regUser16bits:inst1|inst18                  ; regUser16bits:inst1|inst18                  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; regUser16bits:inst1|inst17                  ; regUser16bits:inst1|inst17                  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; regUser16bits:inst1|inst34                  ; regUser16bits:inst1|inst34                  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; regUser16bits:inst1|inst33                  ; regUser16bits:inst1|inst33                  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; regUser16bits:inst1|inst32                  ; regUser16bits:inst1|inst32                  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; regUser16bits:inst1|inst31                  ; regUser16bits:inst1|inst31                  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; regUser16bits:inst1|inst26                  ; regUser16bits:inst1|inst26                  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; regUser16bits:inst1|inst25                  ; regUser16bits:inst1|inst25                  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; regUser16bits:inst1|inst24                  ; regUser16bits:inst1|inst24                  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; btn_Sincrono:inst7|inst1                    ; btn_Sincrono:inst7|inst1                    ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; btn_Sincrono:inst17|inst1                   ; btn_Sincrono:inst17|inst1                   ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; btn_Sincrono:inst17|inst                    ; btn_Sincrono:inst17|inst                    ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; regUser16bits:inst1|cont2bits:inst|count[1] ; regUser16bits:inst1|cont2bits:inst|count[1] ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; regUser16bits:inst1|cont2bits:inst|count[0] ; regUser16bits:inst1|cont2bits:inst|count[0] ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.511      ;
; 0.336 ; regUser16bits:inst1|cont2bits:inst|pressed  ; regUser16bits:inst1|cont2bits:inst|count[0] ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.535      ;
; 0.356 ; btn_Sincrono:inst17|inst1                   ; btn_Sincrono:inst17|inst                    ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.555      ;
; 0.357 ; regUser16bits:inst1|cont2bits:inst|count[0] ; regUser16bits:inst1|cont2bits:inst|count[1] ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.556      ;
; 0.373 ; regUser16bits:inst1|inst32                  ; reg16bits:inst14|inst3                      ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.572      ;
; 0.395 ; regUser16bits:inst1|inst6                   ; reg16bits:inst14|inst28                     ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.594      ;
; 0.467 ; inst34                                      ; regUser16bits:inst1|inst3                   ; CLK          ; CLK         ; 0.000        ; 0.056      ; 0.667      ;
; 0.478 ; btn_Sincrono:inst17|inst                    ; btn_Sincrono:inst17|inst1                   ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.677      ;
; 0.506 ; regUser16bits:inst1|inst19                  ; reg16bits:inst14|inst18                     ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.705      ;
; 0.508 ; regUser16bits:inst1|inst27                  ; reg16bits:inst14|inst9                      ; CLK          ; CLK         ; 0.000        ; 0.054      ; 0.706      ;
; 0.510 ; regUser16bits:inst1|inst24                  ; reg16bits:inst14|inst12                     ; CLK          ; CLK         ; 0.000        ; 0.054      ; 0.708      ;
; 0.519 ; regUser16bits:inst1|cont2bits:inst|pressed  ; regUser16bits:inst1|cont2bits:inst|count[1] ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.718      ;
; 0.533 ; regUser16bits:inst1|inst17                  ; regUser16bits:inst1|inst18                  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.732      ;
; 0.534 ; regUser16bits:inst1|inst32                  ; regUser16bits:inst1|inst33                  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.733      ;
; 0.537 ; regUser16bits:inst1|inst31                  ; regUser16bits:inst1|inst33                  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.736      ;
; 0.537 ; regUser16bits:inst1|inst31                  ; regUser16bits:inst1|inst32                  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.736      ;
; 0.553 ; btn_Sincrono:inst7|inst1                    ; inst34                                      ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.752      ;
; 0.554 ; regUser16bits:inst1|inst6                   ; regUser16bits:inst1|inst7                   ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.753      ;
; 0.642 ; regUser16bits:inst1|inst34                  ; reg16bits:inst14|inst                       ; CLK          ; CLK         ; 0.000        ; 0.054      ; 0.840      ;
; 0.649 ; regUser16bits:inst1|inst24                  ; regUser16bits:inst1|inst26                  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.848      ;
; 0.650 ; regUser16bits:inst1|inst24                  ; regUser16bits:inst1|inst25                  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.849      ;
; 0.653 ; regUser16bits:inst1|cont2bits:inst|count[1] ; regUser16bits:inst1|inst7                   ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.852      ;
; 0.654 ; regUser16bits:inst1|inst11                  ; reg16bits:inst14|inst25                     ; CLK          ; CLK         ; 0.000        ; 0.054      ; 0.852      ;
; 0.655 ; regUser16bits:inst1|cont2bits:inst|count[1] ; regUser16bits:inst1|inst6                   ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.854      ;
; 0.661 ; regUser16bits:inst1|inst33                  ; regUser16bits:inst1|inst34                  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.860      ;
; 0.665 ; reg16bits:inst14|inst                       ; inst27                                      ; CLK          ; CLK         ; 0.000        ; 0.391      ; 1.200      ;
; 0.672 ; regUser16bits:inst1|inst25                  ; reg16bits:inst14|inst11                     ; CLK          ; CLK         ; 0.000        ; 0.054      ; 0.870      ;
; 0.675 ; regUser16bits:inst1|inst17                  ; reg16bits:inst14|inst20                     ; CLK          ; CLK         ; 0.000        ; 0.054      ; 0.873      ;
; 0.682 ; btn_Sincrono:inst7|inst                     ; inst34                                      ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.881      ;
; 0.684 ; btn_Sincrono:inst7|inst                     ; btn_Sincrono:inst7|inst1                    ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.883      ;
; 0.704 ; regUser16bits:inst1|inst33                  ; reg16bits:inst14|inst2                      ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.911      ;
; 0.714 ; regUser16bits:inst1|inst17                  ; regUser16bits:inst1|inst19                  ; CLK          ; CLK         ; 0.000        ; 0.054      ; 0.912      ;
; 0.738 ; regUser16bits:inst1|inst7                   ; regUser16bits:inst1|inst11                  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.937      ;
; 0.743 ; regUser16bits:inst1|inst18                  ; reg16bits:inst14|inst19                     ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.950      ;
; 0.746 ; btn_Sincrono:inst17|inst                    ; regUser16bits:inst1|inst7                   ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.945      ;
; 0.748 ; btn_Sincrono:inst17|inst                    ; regUser16bits:inst1|inst6                   ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.947      ;
; 0.777 ; regUser16bits:inst1|cont2bits:inst|count[0] ; regUser16bits:inst1|inst26                  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.976      ;
; 0.778 ; regUser16bits:inst1|cont2bits:inst|count[0] ; regUser16bits:inst1|inst25                  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.977      ;
; 0.779 ; regUser16bits:inst1|cont2bits:inst|count[0] ; regUser16bits:inst1|inst24                  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.978      ;
; 0.787 ; reg16bits:inst14|inst25                     ; inst27                                      ; CLK          ; CLK         ; 0.000        ; 0.391      ; 1.322      ;
; 0.788 ; regUser16bits:inst1|cont2bits:inst|count[0] ; regUser16bits:inst1|inst18                  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.987      ;
; 0.791 ; regUser16bits:inst1|inst19                  ; regUser16bits:inst1|inst20                  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.990      ;
; 0.791 ; regUser16bits:inst1|cont2bits:inst|count[0] ; regUser16bits:inst1|inst17                  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.990      ;
; 0.795 ; regUser16bits:inst1|inst25                  ; regUser16bits:inst1|inst27                  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.994      ;
; 0.803 ; regUser16bits:inst1|cont2bits:inst|count[1] ; regUser16bits:inst1|inst33                  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.002      ;
; 0.803 ; regUser16bits:inst1|cont2bits:inst|count[1] ; regUser16bits:inst1|inst32                  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.002      ;
; 0.803 ; regUser16bits:inst1|cont2bits:inst|count[1] ; regUser16bits:inst1|inst31                  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.002      ;
; 0.804 ; regUser16bits:inst1|cont2bits:inst|count[1] ; regUser16bits:inst1|inst34                  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.003      ;
; 0.822 ; regUser16bits:inst1|inst7                   ; reg16bits:inst14|inst27                     ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.021      ;
; 0.825 ; regUser16bits:inst1|inst31                  ; reg16bits:inst14|inst4                      ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.024      ;
; 0.827 ; regUser16bits:inst1|inst26                  ; reg16bits:inst14|inst10                     ; CLK          ; CLK         ; 0.000        ; 0.054      ; 1.025      ;
; 0.831 ; regUser16bits:inst1|inst10                  ; reg16bits:inst14|inst26                     ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.030      ;
; 0.840 ; regUser16bits:inst1|inst20                  ; reg16bits:inst14|inst17                     ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.039      ;
; 0.840 ; regUser16bits:inst1|inst24                  ; regUser16bits:inst1|inst27                  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.039      ;
; 0.847 ; regUser16bits:inst1|inst26                  ; inst27                                      ; CLK          ; CLK         ; 0.000        ; 0.390      ; 1.381      ;
; 0.854 ; regUser16bits:inst1|inst6                   ; regUser16bits:inst1|inst10                  ; CLK          ; CLK         ; 0.000        ; 0.054      ; 1.052      ;
; 0.856 ; regUser16bits:inst1|inst7                   ; regUser16bits:inst1|inst10                  ; CLK          ; CLK         ; 0.000        ; 0.054      ; 1.054      ;
; 0.858 ; regUser16bits:inst1|inst18                  ; regUser16bits:inst1|inst19                  ; CLK          ; CLK         ; 0.000        ; 0.054      ; 1.056      ;
; 0.861 ; regUser16bits:inst1|cont2bits:inst|count[0] ; regUser16bits:inst1|inst7                   ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.060      ;
; 0.862 ; btn_Sincrono:inst17|inst1                   ; regUser16bits:inst1|inst7                   ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.061      ;
; 0.863 ; regUser16bits:inst1|cont2bits:inst|count[0] ; regUser16bits:inst1|inst6                   ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.062      ;
; 0.863 ; btn_Sincrono:inst17|inst1                   ; regUser16bits:inst1|inst6                   ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.062      ;
; 0.865 ; reg16bits:inst14|inst10                     ; inst27                                      ; CLK          ; CLK         ; 0.000        ; 0.391      ; 1.400      ;
; 0.869 ; btn_Sincrono:inst17|inst                    ; regUser16bits:inst1|inst18                  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.068      ;
; 0.871 ; btn_Sincrono:inst17|inst                    ; regUser16bits:inst1|inst17                  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.070      ;
; 0.878 ; reg16bits:inst14|inst11                     ; inst27                                      ; CLK          ; CLK         ; 0.000        ; 0.391      ; 1.413      ;
; 0.882 ; btn_Sincrono:inst17|inst                    ; regUser16bits:inst1|inst33                  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.081      ;
; 0.883 ; btn_Sincrono:inst17|inst                    ; regUser16bits:inst1|inst34                  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.082      ;
; 0.883 ; btn_Sincrono:inst17|inst                    ; regUser16bits:inst1|inst32                  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.082      ;
; 0.885 ; btn_Sincrono:inst17|inst                    ; regUser16bits:inst1|inst31                  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.084      ;
; 0.899 ; regUser16bits:inst1|inst17                  ; regUser16bits:inst1|inst20                  ; CLK          ; CLK         ; 0.000        ; 0.054      ; 1.097      ;
; 0.906 ; reg16bits:inst14|inst19                     ; inst27                                      ; CLK          ; CLK         ; 0.000        ; 0.382      ; 1.432      ;
; 0.941 ; regUser16bits:inst1|inst32                  ; regUser16bits:inst1|inst34                  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.140      ;
; 0.946 ; regUser16bits:inst1|inst10                  ; regUser16bits:inst1|inst11                  ; CLK          ; CLK         ; 0.000        ; 0.056      ; 1.146      ;
; 0.949 ; regUser16bits:inst1|inst6                   ; regUser16bits:inst1|inst11                  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.148      ;
; 0.950 ; regUser16bits:inst1|inst26                  ; regUser16bits:inst1|inst27                  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.149      ;
; 0.954 ; btn_Sincrono:inst17|inst1                   ; regUser16bits:inst1|inst18                  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.153      ;
; 0.955 ; regUser16bits:inst1|cont2bits:inst|count[0] ; regUser16bits:inst1|inst33                  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.154      ;
; 0.955 ; btn_Sincrono:inst17|inst1                   ; regUser16bits:inst1|inst33                  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.154      ;
+-------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'CLK'                                                                                                  ;
+--------+---------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; -0.311 ; regUser16bits:inst1|inst3 ; regUser16bits:inst1|inst10 ; CLK          ; CLK         ; 1.000        ; -0.056     ; 1.250      ;
; -0.311 ; regUser16bits:inst1|inst3 ; regUser16bits:inst1|inst20 ; CLK          ; CLK         ; 1.000        ; -0.056     ; 1.250      ;
; -0.311 ; regUser16bits:inst1|inst3 ; regUser16bits:inst1|inst19 ; CLK          ; CLK         ; 1.000        ; -0.056     ; 1.250      ;
; -0.290 ; regUser16bits:inst1|inst3 ; regUser16bits:inst1|inst7  ; CLK          ; CLK         ; 1.000        ; -0.055     ; 1.230      ;
; -0.290 ; regUser16bits:inst1|inst3 ; regUser16bits:inst1|inst6  ; CLK          ; CLK         ; 1.000        ; -0.055     ; 1.230      ;
; -0.192 ; regUser16bits:inst1|inst3 ; regUser16bits:inst1|inst27 ; CLK          ; CLK         ; 1.000        ; -0.055     ; 1.132      ;
; -0.192 ; regUser16bits:inst1|inst3 ; regUser16bits:inst1|inst11 ; CLK          ; CLK         ; 1.000        ; -0.055     ; 1.132      ;
; -0.192 ; regUser16bits:inst1|inst3 ; regUser16bits:inst1|inst18 ; CLK          ; CLK         ; 1.000        ; -0.055     ; 1.132      ;
; -0.192 ; regUser16bits:inst1|inst3 ; regUser16bits:inst1|inst17 ; CLK          ; CLK         ; 1.000        ; -0.055     ; 1.132      ;
; -0.192 ; regUser16bits:inst1|inst3 ; regUser16bits:inst1|inst34 ; CLK          ; CLK         ; 1.000        ; -0.055     ; 1.132      ;
; -0.192 ; regUser16bits:inst1|inst3 ; regUser16bits:inst1|inst33 ; CLK          ; CLK         ; 1.000        ; -0.055     ; 1.132      ;
; -0.192 ; regUser16bits:inst1|inst3 ; regUser16bits:inst1|inst32 ; CLK          ; CLK         ; 1.000        ; -0.055     ; 1.132      ;
; -0.192 ; regUser16bits:inst1|inst3 ; regUser16bits:inst1|inst31 ; CLK          ; CLK         ; 1.000        ; -0.055     ; 1.132      ;
; -0.192 ; regUser16bits:inst1|inst3 ; regUser16bits:inst1|inst26 ; CLK          ; CLK         ; 1.000        ; -0.055     ; 1.132      ;
; -0.192 ; regUser16bits:inst1|inst3 ; regUser16bits:inst1|inst25 ; CLK          ; CLK         ; 1.000        ; -0.055     ; 1.132      ;
; -0.192 ; regUser16bits:inst1|inst3 ; regUser16bits:inst1|inst24 ; CLK          ; CLK         ; 1.000        ; -0.055     ; 1.132      ;
+--------+---------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'CLK'                                                                                                  ;
+-------+---------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; 0.808 ; regUser16bits:inst1|inst3 ; regUser16bits:inst1|inst27 ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.007      ;
; 0.808 ; regUser16bits:inst1|inst3 ; regUser16bits:inst1|inst11 ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.007      ;
; 0.808 ; regUser16bits:inst1|inst3 ; regUser16bits:inst1|inst18 ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.007      ;
; 0.808 ; regUser16bits:inst1|inst3 ; regUser16bits:inst1|inst17 ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.007      ;
; 0.808 ; regUser16bits:inst1|inst3 ; regUser16bits:inst1|inst34 ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.007      ;
; 0.808 ; regUser16bits:inst1|inst3 ; regUser16bits:inst1|inst33 ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.007      ;
; 0.808 ; regUser16bits:inst1|inst3 ; regUser16bits:inst1|inst32 ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.007      ;
; 0.808 ; regUser16bits:inst1|inst3 ; regUser16bits:inst1|inst31 ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.007      ;
; 0.808 ; regUser16bits:inst1|inst3 ; regUser16bits:inst1|inst26 ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.007      ;
; 0.808 ; regUser16bits:inst1|inst3 ; regUser16bits:inst1|inst25 ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.007      ;
; 0.808 ; regUser16bits:inst1|inst3 ; regUser16bits:inst1|inst24 ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.007      ;
; 0.940 ; regUser16bits:inst1|inst3 ; regUser16bits:inst1|inst7  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.139      ;
; 0.940 ; regUser16bits:inst1|inst3 ; regUser16bits:inst1|inst6  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.139      ;
; 0.948 ; regUser16bits:inst1|inst3 ; regUser16bits:inst1|inst10 ; CLK          ; CLK         ; 0.000        ; 0.054      ; 1.146      ;
; 0.948 ; regUser16bits:inst1|inst3 ; regUser16bits:inst1|inst20 ; CLK          ; CLK         ; 0.000        ; 0.054      ; 1.146      ;
; 0.948 ; regUser16bits:inst1|inst3 ; regUser16bits:inst1|inst19 ; CLK          ; CLK         ; 0.000        ; 0.054      ; 1.146      ;
+-------+---------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'CLK'                                                                             ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                      ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; CLK   ; Rise       ; CLK                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; btn_Sincrono:inst17|inst                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; btn_Sincrono:inst17|inst1                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; btn_Sincrono:inst7|inst                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; btn_Sincrono:inst7|inst1                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; inst27                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; inst34                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; reg16bits:inst14|inst                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; reg16bits:inst14|inst10                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; reg16bits:inst14|inst11                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; reg16bits:inst14|inst12                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; reg16bits:inst14|inst17                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; reg16bits:inst14|inst18                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; reg16bits:inst14|inst19                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; reg16bits:inst14|inst2                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; reg16bits:inst14|inst20                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; reg16bits:inst14|inst25                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; reg16bits:inst14|inst26                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; reg16bits:inst14|inst27                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; reg16bits:inst14|inst28                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; reg16bits:inst14|inst3                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; reg16bits:inst14|inst4                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; reg16bits:inst14|inst9                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; regUser16bits:inst1|cont2bits:inst|count[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; regUser16bits:inst1|cont2bits:inst|count[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; regUser16bits:inst1|cont2bits:inst|pressed  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; regUser16bits:inst1|inst10                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; regUser16bits:inst1|inst11                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; regUser16bits:inst1|inst17                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; regUser16bits:inst1|inst18                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; regUser16bits:inst1|inst19                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; regUser16bits:inst1|inst20                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; regUser16bits:inst1|inst24                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; regUser16bits:inst1|inst25                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; regUser16bits:inst1|inst26                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; regUser16bits:inst1|inst27                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; regUser16bits:inst1|inst3                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; regUser16bits:inst1|inst31                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; regUser16bits:inst1|inst32                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; regUser16bits:inst1|inst33                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; regUser16bits:inst1|inst34                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; regUser16bits:inst1|inst6                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; regUser16bits:inst1|inst7                   ;
; 0.173  ; 0.357        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; inst27                                      ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; btn_Sincrono:inst17|inst                    ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; btn_Sincrono:inst17|inst1                   ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; btn_Sincrono:inst7|inst                     ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; btn_Sincrono:inst7|inst1                    ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; inst34                                      ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; reg16bits:inst14|inst                       ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; reg16bits:inst14|inst10                     ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; reg16bits:inst14|inst11                     ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; reg16bits:inst14|inst12                     ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; reg16bits:inst14|inst17                     ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; reg16bits:inst14|inst18                     ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; reg16bits:inst14|inst20                     ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; reg16bits:inst14|inst25                     ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; reg16bits:inst14|inst26                     ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; reg16bits:inst14|inst27                     ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; reg16bits:inst14|inst28                     ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; reg16bits:inst14|inst3                      ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; reg16bits:inst14|inst4                      ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; reg16bits:inst14|inst9                      ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; regUser16bits:inst1|cont2bits:inst|count[0] ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; regUser16bits:inst1|cont2bits:inst|count[1] ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; regUser16bits:inst1|cont2bits:inst|pressed  ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; regUser16bits:inst1|inst10                  ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; regUser16bits:inst1|inst11                  ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; regUser16bits:inst1|inst17                  ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; regUser16bits:inst1|inst18                  ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; regUser16bits:inst1|inst19                  ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; regUser16bits:inst1|inst20                  ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; regUser16bits:inst1|inst24                  ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; regUser16bits:inst1|inst25                  ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; regUser16bits:inst1|inst26                  ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; regUser16bits:inst1|inst27                  ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; regUser16bits:inst1|inst3                   ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; regUser16bits:inst1|inst31                  ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; regUser16bits:inst1|inst32                  ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; regUser16bits:inst1|inst33                  ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; regUser16bits:inst1|inst34                  ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; regUser16bits:inst1|inst6                   ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; regUser16bits:inst1|inst7                   ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; reg16bits:inst14|inst19                     ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; reg16bits:inst14|inst2                      ;
; 0.333  ; 0.333        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst27|clk                                  ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; CLK~input|o                                 ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst14|inst10|clk                           ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst14|inst11|clk                           ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst14|inst12|clk                           ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst14|inst17|clk                           ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst14|inst18|clk                           ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst14|inst20|clk                           ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst14|inst25|clk                           ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst14|inst26|clk                           ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst14|inst27|clk                           ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst14|inst28|clk                           ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst14|inst3|clk                            ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst14|inst4|clk                            ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst14|inst9|clk                            ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; btn_inc       ; CLK        ; 1.987 ; 2.355 ; Rise       ; CLK             ;
; btn_seleciona ; CLK        ; 2.846 ; 3.211 ; Rise       ; CLK             ;
; btn_troca     ; CLK        ; 2.457 ; 2.865 ; Rise       ; CLK             ;
; change_pass   ; CLK        ; 2.996 ; 3.377 ; Rise       ; CLK             ;
+---------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Hold Times                                                                  ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; btn_inc       ; CLK        ; -1.566 ; -1.931 ; Rise       ; CLK             ;
; btn_seleciona ; CLK        ; -1.772 ; -2.092 ; Rise       ; CLK             ;
; btn_troca     ; CLK        ; -1.630 ; -1.993 ; Rise       ; CLK             ;
; change_pass   ; CLK        ; -2.023 ; -2.435 ; Rise       ; CLK             ;
+---------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; B1          ; CLK        ; 7.714 ; 7.802 ; Rise       ; CLK             ;
; B2          ; CLK        ; 7.252 ; 7.297 ; Rise       ; CLK             ;
; C1          ; CLK        ; 7.225 ; 7.267 ; Rise       ; CLK             ;
; C2          ; CLK        ; 7.733 ; 7.825 ; Rise       ; CLK             ;
; CD[*]       ; CLK        ; 5.483 ; 5.449 ; Rise       ; CLK             ;
;  CD[0]      ; CLK        ; 5.224 ; 5.160 ; Rise       ; CLK             ;
;  CD[1]      ; CLK        ; 5.183 ; 5.124 ; Rise       ; CLK             ;
;  CD[2]      ; CLK        ; 5.483 ; 5.449 ; Rise       ; CLK             ;
;  CD[3]      ; CLK        ; 5.341 ; 5.270 ; Rise       ; CLK             ;
; CE[*]       ; CLK        ; 5.717 ; 5.622 ; Rise       ; CLK             ;
;  CE[0]      ; CLK        ; 5.392 ; 5.323 ; Rise       ; CLK             ;
;  CE[1]      ; CLK        ; 5.445 ; 5.373 ; Rise       ; CLK             ;
;  CE[2]      ; CLK        ; 5.717 ; 5.622 ; Rise       ; CLK             ;
;  CE[3]      ; CLK        ; 5.355 ; 5.343 ; Rise       ; CLK             ;
; CMD[*]      ; CLK        ; 6.374 ; 6.488 ; Rise       ; CLK             ;
;  CMD[0]     ; CLK        ; 6.374 ; 6.488 ; Rise       ; CLK             ;
;  CMD[1]     ; CLK        ; 5.664 ; 5.579 ; Rise       ; CLK             ;
;  CMD[2]     ; CLK        ; 4.980 ; 4.940 ; Rise       ; CLK             ;
;  CMD[3]     ; CLK        ; 5.510 ; 5.457 ; Rise       ; CLK             ;
; CME[*]      ; CLK        ; 5.583 ; 5.547 ; Rise       ; CLK             ;
;  CME[0]     ; CLK        ; 5.422 ; 5.367 ; Rise       ; CLK             ;
;  CME[1]     ; CLK        ; 5.407 ; 5.346 ; Rise       ; CLK             ;
;  CME[2]     ; CLK        ; 5.571 ; 5.547 ; Rise       ; CLK             ;
;  CME[3]     ; CLK        ; 5.583 ; 5.533 ; Rise       ; CLK             ;
; E1          ; CLK        ; 7.424 ; 7.500 ; Rise       ; CLK             ;
; F2          ; CLK        ; 6.924 ; 6.963 ; Rise       ; CLK             ;
; H1          ; CLK        ; 7.670 ; 7.747 ; Rise       ; CLK             ;
; J1          ; CLK        ; 6.467 ; 6.530 ; Rise       ; CLK             ;
; J2          ; CLK        ; 7.660 ; 7.738 ; Rise       ; CLK             ;
; J3          ; CLK        ; 7.656 ; 7.832 ; Rise       ; CLK             ;
; SAIDAD[*]   ; CLK        ; 6.812 ; 6.914 ; Rise       ; CLK             ;
;  SAIDAD[0]  ; CLK        ; 6.812 ; 6.914 ; Rise       ; CLK             ;
;  SAIDAD[1]  ; CLK        ; 6.759 ; 6.872 ; Rise       ; CLK             ;
;  SAIDAD[2]  ; CLK        ; 6.360 ; 6.449 ; Rise       ; CLK             ;
;  SAIDAD[3]  ; CLK        ; 6.411 ; 6.439 ; Rise       ; CLK             ;
;  SAIDAD[4]  ; CLK        ; 6.386 ; 6.428 ; Rise       ; CLK             ;
;  SAIDAD[5]  ; CLK        ; 6.402 ; 6.467 ; Rise       ; CLK             ;
;  SAIDAD[6]  ; CLK        ; 6.377 ; 6.426 ; Rise       ; CLK             ;
; SAIDAE[*]   ; CLK        ; 6.217 ; 6.356 ; Rise       ; CLK             ;
;  SAIDAE[0]  ; CLK        ; 5.911 ; 6.026 ; Rise       ; CLK             ;
;  SAIDAE[1]  ; CLK        ; 6.199 ; 6.356 ; Rise       ; CLK             ;
;  SAIDAE[2]  ; CLK        ; 5.936 ; 6.067 ; Rise       ; CLK             ;
;  SAIDAE[3]  ; CLK        ; 5.924 ; 6.021 ; Rise       ; CLK             ;
;  SAIDAE[4]  ; CLK        ; 6.091 ; 6.193 ; Rise       ; CLK             ;
;  SAIDAE[5]  ; CLK        ; 6.057 ; 6.194 ; Rise       ; CLK             ;
;  SAIDAE[6]  ; CLK        ; 6.217 ; 6.354 ; Rise       ; CLK             ;
; SAIDAMD[*]  ; CLK        ; 6.479 ; 6.592 ; Rise       ; CLK             ;
;  SAIDAMD[0] ; CLK        ; 6.455 ; 6.563 ; Rise       ; CLK             ;
;  SAIDAMD[1] ; CLK        ; 6.467 ; 6.592 ; Rise       ; CLK             ;
;  SAIDAMD[2] ; CLK        ; 6.410 ; 6.513 ; Rise       ; CLK             ;
;  SAIDAMD[3] ; CLK        ; 6.287 ; 6.380 ; Rise       ; CLK             ;
;  SAIDAMD[4] ; CLK        ; 6.479 ; 6.562 ; Rise       ; CLK             ;
;  SAIDAMD[5] ; CLK        ; 6.061 ; 6.112 ; Rise       ; CLK             ;
;  SAIDAMD[6] ; CLK        ; 6.154 ; 6.267 ; Rise       ; CLK             ;
; SAIDAME[*]  ; CLK        ; 6.326 ; 6.400 ; Rise       ; CLK             ;
;  SAIDAME[0] ; CLK        ; 6.103 ; 6.182 ; Rise       ; CLK             ;
;  SAIDAME[1] ; CLK        ; 6.044 ; 6.115 ; Rise       ; CLK             ;
;  SAIDAME[2] ; CLK        ; 5.893 ; 5.915 ; Rise       ; CLK             ;
;  SAIDAME[3] ; CLK        ; 6.077 ; 6.154 ; Rise       ; CLK             ;
;  SAIDAME[4] ; CLK        ; 5.740 ; 5.785 ; Rise       ; CLK             ;
;  SAIDAME[5] ; CLK        ; 6.028 ; 6.109 ; Rise       ; CLK             ;
;  SAIDAME[6] ; CLK        ; 6.326 ; 6.400 ; Rise       ; CLK             ;
+-------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; B1          ; CLK        ; 7.497 ; 7.561 ; Rise       ; CLK             ;
; B2          ; CLK        ; 7.075 ; 7.118 ; Rise       ; CLK             ;
; C1          ; CLK        ; 7.049 ; 7.089 ; Rise       ; CLK             ;
; C2          ; CLK        ; 7.515 ; 7.584 ; Rise       ; CLK             ;
; CD[*]       ; CLK        ; 5.081 ; 5.022 ; Rise       ; CLK             ;
;  CD[0]      ; CLK        ; 5.120 ; 5.056 ; Rise       ; CLK             ;
;  CD[1]      ; CLK        ; 5.081 ; 5.022 ; Rise       ; CLK             ;
;  CD[2]      ; CLK        ; 5.376 ; 5.343 ; Rise       ; CLK             ;
;  CD[3]      ; CLK        ; 5.232 ; 5.162 ; Rise       ; CLK             ;
; CE[*]       ; CLK        ; 5.253 ; 5.214 ; Rise       ; CLK             ;
;  CE[0]      ; CLK        ; 5.283 ; 5.214 ; Rise       ; CLK             ;
;  CE[1]      ; CLK        ; 5.334 ; 5.262 ; Rise       ; CLK             ;
;  CE[2]      ; CLK        ; 5.595 ; 5.501 ; Rise       ; CLK             ;
;  CE[3]      ; CLK        ; 5.253 ; 5.240 ; Rise       ; CLK             ;
; CMD[*]      ; CLK        ; 4.886 ; 4.845 ; Rise       ; CLK             ;
;  CMD[0]     ; CLK        ; 6.276 ; 6.388 ; Rise       ; CLK             ;
;  CMD[1]     ; CLK        ; 5.543 ; 5.459 ; Rise       ; CLK             ;
;  CMD[2]     ; CLK        ; 4.886 ; 4.845 ; Rise       ; CLK             ;
;  CMD[3]     ; CLK        ; 5.394 ; 5.341 ; Rise       ; CLK             ;
; CME[*]      ; CLK        ; 5.295 ; 5.234 ; Rise       ; CLK             ;
;  CME[0]     ; CLK        ; 5.311 ; 5.256 ; Rise       ; CLK             ;
;  CME[1]     ; CLK        ; 5.295 ; 5.234 ; Rise       ; CLK             ;
;  CME[2]     ; CLK        ; 5.453 ; 5.428 ; Rise       ; CLK             ;
;  CME[3]     ; CLK        ; 5.472 ; 5.424 ; Rise       ; CLK             ;
; E1          ; CLK        ; 7.218 ; 7.271 ; Rise       ; CLK             ;
; F2          ; CLK        ; 6.760 ; 6.797 ; Rise       ; CLK             ;
; H1          ; CLK        ; 7.453 ; 7.507 ; Rise       ; CLK             ;
; J1          ; CLK        ; 6.320 ; 6.380 ; Rise       ; CLK             ;
; J2          ; CLK        ; 7.444 ; 7.498 ; Rise       ; CLK             ;
; J3          ; CLK        ; 7.510 ; 7.683 ; Rise       ; CLK             ;
; SAIDAD[*]   ; CLK        ; 5.448 ; 5.532 ; Rise       ; CLK             ;
;  SAIDAD[0]  ; CLK        ; 5.856 ; 5.973 ; Rise       ; CLK             ;
;  SAIDAD[1]  ; CLK        ; 5.831 ; 5.960 ; Rise       ; CLK             ;
;  SAIDAD[2]  ; CLK        ; 5.473 ; 5.573 ; Rise       ; CLK             ;
;  SAIDAD[3]  ; CLK        ; 5.472 ; 5.556 ; Rise       ; CLK             ;
;  SAIDAD[4]  ; CLK        ; 5.480 ; 5.549 ; Rise       ; CLK             ;
;  SAIDAD[5]  ; CLK        ; 5.464 ; 5.547 ; Rise       ; CLK             ;
;  SAIDAD[6]  ; CLK        ; 5.448 ; 5.532 ; Rise       ; CLK             ;
; SAIDAE[*]   ; CLK        ; 5.294 ; 5.381 ; Rise       ; CLK             ;
;  SAIDAE[0]  ; CLK        ; 5.294 ; 5.381 ; Rise       ; CLK             ;
;  SAIDAE[1]  ; CLK        ; 5.562 ; 5.679 ; Rise       ; CLK             ;
;  SAIDAE[2]  ; CLK        ; 5.311 ; 5.448 ; Rise       ; CLK             ;
;  SAIDAE[3]  ; CLK        ; 5.300 ; 5.383 ; Rise       ; CLK             ;
;  SAIDAE[4]  ; CLK        ; 5.482 ; 5.547 ; Rise       ; CLK             ;
;  SAIDAE[5]  ; CLK        ; 5.432 ; 5.541 ; Rise       ; CLK             ;
;  SAIDAE[6]  ; CLK        ; 5.565 ; 5.684 ; Rise       ; CLK             ;
; SAIDAMD[*]  ; CLK        ; 5.479 ; 5.549 ; Rise       ; CLK             ;
;  SAIDAMD[0] ; CLK        ; 6.014 ; 6.144 ; Rise       ; CLK             ;
;  SAIDAMD[1] ; CLK        ; 6.014 ; 6.144 ; Rise       ; CLK             ;
;  SAIDAMD[2] ; CLK        ; 5.635 ; 5.733 ; Rise       ; CLK             ;
;  SAIDAMD[3] ; CLK        ; 5.846 ; 5.959 ; Rise       ; CLK             ;
;  SAIDAMD[4] ; CLK        ; 5.677 ; 5.760 ; Rise       ; CLK             ;
;  SAIDAMD[5] ; CLK        ; 5.479 ; 5.549 ; Rise       ; CLK             ;
;  SAIDAMD[6] ; CLK        ; 5.615 ; 5.723 ; Rise       ; CLK             ;
; SAIDAME[*]  ; CLK        ; 5.322 ; 5.377 ; Rise       ; CLK             ;
;  SAIDAME[0] ; CLK        ; 5.585 ; 5.684 ; Rise       ; CLK             ;
;  SAIDAME[1] ; CLK        ; 5.546 ; 5.612 ; Rise       ; CLK             ;
;  SAIDAME[2] ; CLK        ; 5.410 ; 5.497 ; Rise       ; CLK             ;
;  SAIDAME[3] ; CLK        ; 5.572 ; 5.676 ; Rise       ; CLK             ;
;  SAIDAME[4] ; CLK        ; 5.322 ; 5.377 ; Rise       ; CLK             ;
;  SAIDAME[5] ; CLK        ; 5.554 ; 5.625 ; Rise       ; CLK             ;
;  SAIDAME[6] ; CLK        ; 5.816 ; 5.923 ; Rise       ; CLK             ;
+-------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------+
; Propagation Delay                                   ;
+-------------+-------------+----+-------+-------+----+
; Input Port  ; Output Port ; RR ; RF    ; FR    ; FF ;
+-------------+-------------+----+-------+-------+----+
; change_pass ; B1          ;    ; 5.805 ; 6.167 ;    ;
; change_pass ; C2          ;    ; 5.828 ; 6.186 ;    ;
; change_pass ; E1          ;    ; 5.503 ; 5.877 ;    ;
; change_pass ; H1          ;    ; 5.750 ; 6.123 ;    ;
; change_pass ; J2          ;    ; 5.741 ; 6.113 ;    ;
+-------------+-------------+----+-------+-------+----+


+-----------------------------------------------------+
; Minimum Propagation Delay                           ;
+-------------+-------------+----+-------+-------+----+
; Input Port  ; Output Port ; RR ; RF    ; FR    ; FF ;
+-------------+-------------+----+-------+-------+----+
; change_pass ; B1          ;    ; 5.688 ; 6.042 ;    ;
; change_pass ; C2          ;    ; 5.711 ; 6.060 ;    ;
; change_pass ; E1          ;    ; 5.398 ; 5.763 ;    ;
; change_pass ; H1          ;    ; 5.634 ; 5.998 ;    ;
; change_pass ; J2          ;    ; 5.625 ; 5.989 ;    ;
+-------------+-------------+----+-------+-------+----+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; CLK   ; -0.407 ; -4.508            ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; CLK   ; 0.180 ; 0.000             ;
+-------+-------+-------------------+


+---------------------------------------+
; Fast 1200mV 0C Model Recovery Summary ;
+-------+-------+-----------------------+
; Clock ; Slack ; End Point TNS         ;
+-------+-------+-----------------------+
; CLK   ; 0.166 ; 0.000                 ;
+-------+-------+-----------------------+


+--------------------------------------+
; Fast 1200mV 0C Model Removal Summary ;
+-------+-------+----------------------+
; Clock ; Slack ; End Point TNS        ;
+-------+-------+----------------------+
; CLK   ; 0.506 ; 0.000                ;
+-------+-------+----------------------+


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; CLK   ; -3.000 ; -47.491                         ;
+-------+--------+---------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLK'                                                                                                                       ;
+--------+---------------------------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; -0.407 ; inst27                                      ; reg16bits:inst14|inst4     ; CLK          ; CLK         ; 1.000        ; -0.238     ; 1.156      ;
; -0.407 ; inst27                                      ; reg16bits:inst14|inst3     ; CLK          ; CLK         ; 1.000        ; -0.238     ; 1.156      ;
; -0.402 ; inst27                                      ; reg16bits:inst14|inst27    ; CLK          ; CLK         ; 1.000        ; -0.237     ; 1.152      ;
; -0.402 ; inst27                                      ; reg16bits:inst14|inst28    ; CLK          ; CLK         ; 1.000        ; -0.237     ; 1.152      ;
; -0.313 ; inst27                                      ; inst27                     ; CLK          ; CLK         ; 1.000        ; -0.043     ; 1.257      ;
; -0.294 ; inst27                                      ; reg16bits:inst14|inst19    ; CLK          ; CLK         ; 1.000        ; -0.233     ; 1.048      ;
; -0.294 ; inst27                                      ; reg16bits:inst14|inst2     ; CLK          ; CLK         ; 1.000        ; -0.233     ; 1.048      ;
; -0.263 ; regUser16bits:inst1|inst6                   ; inst27                     ; CLK          ; CLK         ; 1.000        ; 0.159      ; 1.409      ;
; -0.240 ; btn_Sincrono:inst7|inst1                    ; reg16bits:inst14|inst4     ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.192      ;
; -0.240 ; btn_Sincrono:inst7|inst1                    ; reg16bits:inst14|inst3     ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.192      ;
; -0.235 ; btn_Sincrono:inst7|inst1                    ; reg16bits:inst14|inst27    ; CLK          ; CLK         ; 1.000        ; -0.034     ; 1.188      ;
; -0.235 ; btn_Sincrono:inst7|inst1                    ; reg16bits:inst14|inst28    ; CLK          ; CLK         ; 1.000        ; -0.034     ; 1.188      ;
; -0.226 ; btn_Sincrono:inst7|inst                     ; inst27                     ; CLK          ; CLK         ; 1.000        ; 0.160      ; 1.373      ;
; -0.226 ; regUser16bits:inst1|inst7                   ; inst27                     ; CLK          ; CLK         ; 1.000        ; 0.159      ; 1.372      ;
; -0.192 ; btn_Sincrono:inst17|inst1                   ; regUser16bits:inst1|inst11 ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.143      ;
; -0.158 ; reg16bits:inst14|inst28                     ; inst27                     ; CLK          ; CLK         ; 1.000        ; 0.159      ; 1.304      ;
; -0.153 ; regUser16bits:inst1|cont2bits:inst|count[0] ; regUser16bits:inst1|inst11 ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.104      ;
; -0.148 ; inst27                                      ; reg16bits:inst14|inst      ; CLK          ; CLK         ; 1.000        ; -0.238     ; 0.897      ;
; -0.148 ; inst27                                      ; reg16bits:inst14|inst10    ; CLK          ; CLK         ; 1.000        ; -0.238     ; 0.897      ;
; -0.148 ; inst27                                      ; reg16bits:inst14|inst17    ; CLK          ; CLK         ; 1.000        ; -0.238     ; 0.897      ;
; -0.148 ; inst27                                      ; reg16bits:inst14|inst26    ; CLK          ; CLK         ; 1.000        ; -0.238     ; 0.897      ;
; -0.148 ; inst27                                      ; reg16bits:inst14|inst25    ; CLK          ; CLK         ; 1.000        ; -0.238     ; 0.897      ;
; -0.148 ; inst27                                      ; reg16bits:inst14|inst20    ; CLK          ; CLK         ; 1.000        ; -0.238     ; 0.897      ;
; -0.148 ; inst27                                      ; reg16bits:inst14|inst11    ; CLK          ; CLK         ; 1.000        ; -0.238     ; 0.897      ;
; -0.148 ; inst27                                      ; reg16bits:inst14|inst12    ; CLK          ; CLK         ; 1.000        ; -0.238     ; 0.897      ;
; -0.148 ; inst27                                      ; reg16bits:inst14|inst18    ; CLK          ; CLK         ; 1.000        ; -0.238     ; 0.897      ;
; -0.148 ; inst27                                      ; reg16bits:inst14|inst9     ; CLK          ; CLK         ; 1.000        ; -0.238     ; 0.897      ;
; -0.144 ; btn_Sincrono:inst17|inst1                   ; regUser16bits:inst1|inst20 ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.095      ;
; -0.140 ; btn_Sincrono:inst7|inst1                    ; inst27                     ; CLK          ; CLK         ; 1.000        ; 0.160      ; 1.287      ;
; -0.127 ; btn_Sincrono:inst7|inst1                    ; reg16bits:inst14|inst19    ; CLK          ; CLK         ; 1.000        ; -0.030     ; 1.084      ;
; -0.127 ; btn_Sincrono:inst7|inst1                    ; reg16bits:inst14|inst2     ; CLK          ; CLK         ; 1.000        ; -0.030     ; 1.084      ;
; -0.113 ; regUser16bits:inst1|cont2bits:inst|count[1] ; regUser16bits:inst1|inst20 ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.064      ;
; -0.110 ; btn_Sincrono:inst17|inst                    ; regUser16bits:inst1|inst11 ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.061      ;
; -0.099 ; regUser16bits:inst1|inst20                  ; inst27                     ; CLK          ; CLK         ; 1.000        ; 0.160      ; 1.246      ;
; -0.097 ; regUser16bits:inst1|inst32                  ; inst27                     ; CLK          ; CLK         ; 1.000        ; 0.159      ; 1.243      ;
; -0.097 ; regUser16bits:inst1|inst33                  ; inst27                     ; CLK          ; CLK         ; 1.000        ; 0.159      ; 1.243      ;
; -0.097 ; regUser16bits:inst1|inst10                  ; inst27                     ; CLK          ; CLK         ; 1.000        ; 0.160      ; 1.244      ;
; -0.096 ; btn_Sincrono:inst17|inst                    ; regUser16bits:inst1|inst20 ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.047      ;
; -0.096 ; regUser16bits:inst1|inst31                  ; inst27                     ; CLK          ; CLK         ; 1.000        ; 0.159      ; 1.242      ;
; -0.091 ; btn_Sincrono:inst7|inst                     ; btn_Sincrono:inst7|inst    ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.043      ;
; -0.085 ; reg16bits:inst14|inst27                     ; inst27                     ; CLK          ; CLK         ; 1.000        ; 0.159      ; 1.231      ;
; -0.080 ; regUser16bits:inst1|inst25                  ; inst27                     ; CLK          ; CLK         ; 1.000        ; 0.159      ; 1.226      ;
; -0.065 ; regUser16bits:inst1|inst19                  ; inst27                     ; CLK          ; CLK         ; 1.000        ; 0.160      ; 1.212      ;
; -0.062 ; btn_Sincrono:inst7|inst                     ; reg16bits:inst14|inst4     ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.014      ;
; -0.062 ; btn_Sincrono:inst7|inst                     ; reg16bits:inst14|inst3     ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.014      ;
; -0.060 ; btn_Sincrono:inst7|inst1                    ; btn_Sincrono:inst7|inst    ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.012      ;
; -0.058 ; btn_Sincrono:inst17|inst                    ; regUser16bits:inst1|inst27 ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.009      ;
; -0.057 ; btn_Sincrono:inst7|inst                     ; reg16bits:inst14|inst27    ; CLK          ; CLK         ; 1.000        ; -0.034     ; 1.010      ;
; -0.057 ; btn_Sincrono:inst7|inst                     ; reg16bits:inst14|inst28    ; CLK          ; CLK         ; 1.000        ; -0.034     ; 1.010      ;
; -0.050 ; reg16bits:inst14|inst9                      ; inst27                     ; CLK          ; CLK         ; 1.000        ; 0.160      ; 1.197      ;
; -0.043 ; btn_Sincrono:inst17|inst1                   ; regUser16bits:inst1|inst27 ; CLK          ; CLK         ; 1.000        ; -0.036     ; 0.994      ;
; -0.038 ; regUser16bits:inst1|cont2bits:inst|count[1] ; regUser16bits:inst1|inst27 ; CLK          ; CLK         ; 1.000        ; -0.036     ; 0.989      ;
; -0.024 ; btn_Sincrono:inst17|inst1                   ; regUser16bits:inst1|inst10 ; CLK          ; CLK         ; 1.000        ; -0.036     ; 0.975      ;
; -0.022 ; regUser16bits:inst1|cont2bits:inst|count[0] ; regUser16bits:inst1|inst20 ; CLK          ; CLK         ; 1.000        ; -0.036     ; 0.973      ;
; -0.021 ; reg16bits:inst14|inst2                      ; inst27                     ; CLK          ; CLK         ; 1.000        ; 0.154      ; 1.162      ;
; -0.014 ; reg16bits:inst14|inst3                      ; inst27                     ; CLK          ; CLK         ; 1.000        ; 0.159      ; 1.160      ;
; -0.008 ; regUser16bits:inst1|inst17                  ; inst27                     ; CLK          ; CLK         ; 1.000        ; 0.159      ; 1.154      ;
; 0.002  ; regUser16bits:inst1|inst27                  ; inst27                     ; CLK          ; CLK         ; 1.000        ; 0.159      ; 1.144      ;
; 0.002  ; regUser16bits:inst1|cont2bits:inst|count[0] ; regUser16bits:inst1|inst10 ; CLK          ; CLK         ; 1.000        ; -0.036     ; 0.949      ;
; 0.006  ; regUser16bits:inst1|inst11                  ; inst27                     ; CLK          ; CLK         ; 1.000        ; 0.159      ; 1.140      ;
; 0.007  ; regUser16bits:inst1|cont2bits:inst|count[1] ; regUser16bits:inst1|inst11 ; CLK          ; CLK         ; 1.000        ; -0.036     ; 0.944      ;
; 0.008  ; btn_Sincrono:inst7|inst1                    ; reg16bits:inst14|inst      ; CLK          ; CLK         ; 1.000        ; -0.035     ; 0.944      ;
; 0.008  ; btn_Sincrono:inst7|inst1                    ; reg16bits:inst14|inst10    ; CLK          ; CLK         ; 1.000        ; -0.035     ; 0.944      ;
; 0.008  ; btn_Sincrono:inst7|inst1                    ; reg16bits:inst14|inst17    ; CLK          ; CLK         ; 1.000        ; -0.035     ; 0.944      ;
; 0.008  ; btn_Sincrono:inst7|inst1                    ; reg16bits:inst14|inst26    ; CLK          ; CLK         ; 1.000        ; -0.035     ; 0.944      ;
; 0.008  ; btn_Sincrono:inst7|inst1                    ; reg16bits:inst14|inst25    ; CLK          ; CLK         ; 1.000        ; -0.035     ; 0.944      ;
; 0.008  ; btn_Sincrono:inst7|inst1                    ; reg16bits:inst14|inst20    ; CLK          ; CLK         ; 1.000        ; -0.035     ; 0.944      ;
; 0.008  ; btn_Sincrono:inst7|inst1                    ; reg16bits:inst14|inst11    ; CLK          ; CLK         ; 1.000        ; -0.035     ; 0.944      ;
; 0.008  ; btn_Sincrono:inst7|inst1                    ; reg16bits:inst14|inst12    ; CLK          ; CLK         ; 1.000        ; -0.035     ; 0.944      ;
; 0.008  ; btn_Sincrono:inst7|inst1                    ; reg16bits:inst14|inst18    ; CLK          ; CLK         ; 1.000        ; -0.035     ; 0.944      ;
; 0.008  ; btn_Sincrono:inst7|inst1                    ; reg16bits:inst14|inst9     ; CLK          ; CLK         ; 1.000        ; -0.035     ; 0.944      ;
; 0.008  ; regUser16bits:inst1|inst18                  ; inst27                     ; CLK          ; CLK         ; 1.000        ; 0.159      ; 1.138      ;
; 0.027  ; btn_Sincrono:inst17|inst1                   ; regUser16bits:inst1|inst19 ; CLK          ; CLK         ; 1.000        ; -0.036     ; 0.924      ;
; 0.027  ; reg16bits:inst14|inst12                     ; inst27                     ; CLK          ; CLK         ; 1.000        ; 0.160      ; 1.120      ;
; 0.040  ; regUser16bits:inst1|inst31                  ; regUser16bits:inst1|inst34 ; CLK          ; CLK         ; 1.000        ; -0.036     ; 0.911      ;
; 0.041  ; reg16bits:inst14|inst20                     ; inst27                     ; CLK          ; CLK         ; 1.000        ; 0.160      ; 1.106      ;
; 0.047  ; regUser16bits:inst1|cont2bits:inst|count[1] ; regUser16bits:inst1|inst19 ; CLK          ; CLK         ; 1.000        ; -0.036     ; 0.904      ;
; 0.048  ; regUser16bits:inst1|inst25                  ; regUser16bits:inst1|inst26 ; CLK          ; CLK         ; 1.000        ; -0.036     ; 0.903      ;
; 0.051  ; btn_Sincrono:inst7|inst                     ; reg16bits:inst14|inst19    ; CLK          ; CLK         ; 1.000        ; -0.030     ; 0.906      ;
; 0.051  ; btn_Sincrono:inst7|inst                     ; reg16bits:inst14|inst2     ; CLK          ; CLK         ; 1.000        ; -0.030     ; 0.906      ;
; 0.058  ; btn_Sincrono:inst17|inst                    ; regUser16bits:inst1|inst10 ; CLK          ; CLK         ; 1.000        ; -0.036     ; 0.893      ;
; 0.060  ; reg16bits:inst14|inst4                      ; inst27                     ; CLK          ; CLK         ; 1.000        ; 0.159      ; 1.086      ;
; 0.062  ; reg16bits:inst14|inst17                     ; inst27                     ; CLK          ; CLK         ; 1.000        ; 0.160      ; 1.085      ;
; 0.067  ; regUser16bits:inst1|inst34                  ; inst27                     ; CLK          ; CLK         ; 1.000        ; 0.159      ; 1.079      ;
; 0.072  ; regUser16bits:inst1|inst24                  ; inst27                     ; CLK          ; CLK         ; 1.000        ; 0.159      ; 1.074      ;
; 0.075  ; btn_Sincrono:inst17|inst                    ; regUser16bits:inst1|inst19 ; CLK          ; CLK         ; 1.000        ; -0.036     ; 0.876      ;
; 0.076  ; inst27                                      ; inst34                     ; CLK          ; CLK         ; 1.000        ; -0.238     ; 0.673      ;
; 0.104  ; reg16bits:inst14|inst26                     ; inst27                     ; CLK          ; CLK         ; 1.000        ; 0.160      ; 1.043      ;
; 0.114  ; btn_Sincrono:inst17|inst                    ; regUser16bits:inst1|inst24 ; CLK          ; CLK         ; 1.000        ; -0.036     ; 0.837      ;
; 0.115  ; btn_Sincrono:inst17|inst                    ; regUser16bits:inst1|inst25 ; CLK          ; CLK         ; 1.000        ; -0.036     ; 0.836      ;
; 0.116  ; btn_Sincrono:inst17|inst                    ; regUser16bits:inst1|inst26 ; CLK          ; CLK         ; 1.000        ; -0.036     ; 0.835      ;
; 0.122  ; btn_Sincrono:inst17|inst1                   ; regUser16bits:inst1|inst31 ; CLK          ; CLK         ; 1.000        ; -0.036     ; 0.829      ;
; 0.122  ; btn_Sincrono:inst17|inst1                   ; regUser16bits:inst1|inst34 ; CLK          ; CLK         ; 1.000        ; -0.036     ; 0.829      ;
; 0.123  ; btn_Sincrono:inst17|inst1                   ; regUser16bits:inst1|inst32 ; CLK          ; CLK         ; 1.000        ; -0.036     ; 0.828      ;
; 0.124  ; btn_Sincrono:inst17|inst1                   ; regUser16bits:inst1|inst33 ; CLK          ; CLK         ; 1.000        ; -0.036     ; 0.827      ;
; 0.127  ; regUser16bits:inst1|cont2bits:inst|count[0] ; regUser16bits:inst1|inst31 ; CLK          ; CLK         ; 1.000        ; -0.036     ; 0.824      ;
; 0.127  ; regUser16bits:inst1|cont2bits:inst|count[0] ; regUser16bits:inst1|inst34 ; CLK          ; CLK         ; 1.000        ; -0.036     ; 0.824      ;
; 0.128  ; regUser16bits:inst1|cont2bits:inst|count[0] ; regUser16bits:inst1|inst32 ; CLK          ; CLK         ; 1.000        ; -0.036     ; 0.823      ;
; 0.129  ; btn_Sincrono:inst17|inst1                   ; regUser16bits:inst1|inst24 ; CLK          ; CLK         ; 1.000        ; -0.036     ; 0.822      ;
; 0.129  ; btn_Sincrono:inst17|inst1                   ; regUser16bits:inst1|inst26 ; CLK          ; CLK         ; 1.000        ; -0.036     ; 0.822      ;
+--------+---------------------------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLK'                                                                                                                                        ;
+-------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                   ; To Node                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.180 ; inst27                                      ; inst27                                      ; CLK          ; CLK         ; 0.000        ; 0.043      ; 0.307      ;
; 0.187 ; regUser16bits:inst1|inst27                  ; regUser16bits:inst1|inst27                  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; regUser16bits:inst1|inst11                  ; regUser16bits:inst1|inst11                  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; regUser16bits:inst1|inst18                  ; regUser16bits:inst1|inst18                  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; regUser16bits:inst1|inst17                  ; regUser16bits:inst1|inst17                  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; regUser16bits:inst1|inst34                  ; regUser16bits:inst1|inst34                  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; regUser16bits:inst1|inst33                  ; regUser16bits:inst1|inst33                  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; regUser16bits:inst1|inst32                  ; regUser16bits:inst1|inst32                  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; regUser16bits:inst1|inst31                  ; regUser16bits:inst1|inst31                  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; regUser16bits:inst1|inst26                  ; regUser16bits:inst1|inst26                  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; regUser16bits:inst1|inst25                  ; regUser16bits:inst1|inst25                  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; regUser16bits:inst1|inst24                  ; regUser16bits:inst1|inst24                  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.188 ; regUser16bits:inst1|inst10                  ; regUser16bits:inst1|inst10                  ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; regUser16bits:inst1|inst7                   ; regUser16bits:inst1|inst7                   ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; regUser16bits:inst1|inst6                   ; regUser16bits:inst1|inst6                   ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; regUser16bits:inst1|inst20                  ; regUser16bits:inst1|inst20                  ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; regUser16bits:inst1|inst19                  ; regUser16bits:inst1|inst19                  ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; btn_Sincrono:inst7|inst1                    ; btn_Sincrono:inst7|inst1                    ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; btn_Sincrono:inst17|inst1                   ; btn_Sincrono:inst17|inst1                   ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; btn_Sincrono:inst17|inst                    ; btn_Sincrono:inst17|inst                    ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; regUser16bits:inst1|cont2bits:inst|count[1] ; regUser16bits:inst1|cont2bits:inst|count[1] ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; regUser16bits:inst1|cont2bits:inst|count[0] ; regUser16bits:inst1|cont2bits:inst|count[0] ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.307      ;
; 0.200 ; regUser16bits:inst1|cont2bits:inst|pressed  ; regUser16bits:inst1|cont2bits:inst|count[0] ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.319      ;
; 0.212 ; regUser16bits:inst1|cont2bits:inst|count[0] ; regUser16bits:inst1|cont2bits:inst|count[1] ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.331      ;
; 0.218 ; regUser16bits:inst1|inst32                  ; reg16bits:inst14|inst3                      ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.338      ;
; 0.218 ; btn_Sincrono:inst17|inst1                   ; btn_Sincrono:inst17|inst                    ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.337      ;
; 0.236 ; regUser16bits:inst1|inst6                   ; reg16bits:inst14|inst28                     ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.355      ;
; 0.261 ; inst34                                      ; regUser16bits:inst1|inst3                   ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.381      ;
; 0.280 ; btn_Sincrono:inst17|inst                    ; btn_Sincrono:inst17|inst1                   ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.399      ;
; 0.284 ; regUser16bits:inst1|inst24                  ; reg16bits:inst14|inst12                     ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.403      ;
; 0.284 ; regUser16bits:inst1|inst27                  ; reg16bits:inst14|inst9                      ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.403      ;
; 0.298 ; regUser16bits:inst1|inst19                  ; reg16bits:inst14|inst18                     ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.417      ;
; 0.307 ; regUser16bits:inst1|cont2bits:inst|pressed  ; regUser16bits:inst1|cont2bits:inst|count[1] ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.426      ;
; 0.319 ; regUser16bits:inst1|inst17                  ; regUser16bits:inst1|inst18                  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.439      ;
; 0.319 ; regUser16bits:inst1|inst32                  ; regUser16bits:inst1|inst33                  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.439      ;
; 0.321 ; regUser16bits:inst1|inst31                  ; regUser16bits:inst1|inst33                  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.441      ;
; 0.321 ; regUser16bits:inst1|inst31                  ; regUser16bits:inst1|inst32                  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.441      ;
; 0.336 ; regUser16bits:inst1|inst6                   ; regUser16bits:inst1|inst7                   ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.455      ;
; 0.337 ; btn_Sincrono:inst7|inst1                    ; inst34                                      ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.456      ;
; 0.361 ; regUser16bits:inst1|inst34                  ; reg16bits:inst14|inst                       ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.480      ;
; 0.365 ; regUser16bits:inst1|inst11                  ; reg16bits:inst14|inst25                     ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.484      ;
; 0.377 ; regUser16bits:inst1|inst25                  ; reg16bits:inst14|inst11                     ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.496      ;
; 0.378 ; regUser16bits:inst1|inst33                  ; regUser16bits:inst1|inst34                  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.498      ;
; 0.379 ; regUser16bits:inst1|inst24                  ; regUser16bits:inst1|inst26                  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.499      ;
; 0.380 ; regUser16bits:inst1|inst24                  ; regUser16bits:inst1|inst25                  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.500      ;
; 0.382 ; regUser16bits:inst1|inst17                  ; reg16bits:inst14|inst20                     ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.501      ;
; 0.385 ; btn_Sincrono:inst7|inst                     ; inst34                                      ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.504      ;
; 0.391 ; btn_Sincrono:inst7|inst                     ; btn_Sincrono:inst7|inst1                    ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.510      ;
; 0.396 ; reg16bits:inst14|inst                       ; inst27                                      ; CLK          ; CLK         ; 0.000        ; 0.238      ; 0.718      ;
; 0.398 ; regUser16bits:inst1|inst33                  ; reg16bits:inst14|inst2                      ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.523      ;
; 0.400 ; regUser16bits:inst1|cont2bits:inst|count[1] ; regUser16bits:inst1|inst7                   ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.519      ;
; 0.402 ; regUser16bits:inst1|cont2bits:inst|count[1] ; regUser16bits:inst1|inst6                   ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.521      ;
; 0.414 ; regUser16bits:inst1|inst17                  ; regUser16bits:inst1|inst19                  ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.533      ;
; 0.427 ; regUser16bits:inst1|inst18                  ; reg16bits:inst14|inst19                     ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.552      ;
; 0.446 ; btn_Sincrono:inst17|inst                    ; regUser16bits:inst1|inst7                   ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.565      ;
; 0.448 ; reg16bits:inst14|inst25                     ; inst27                                      ; CLK          ; CLK         ; 0.000        ; 0.238      ; 0.770      ;
; 0.449 ; btn_Sincrono:inst17|inst                    ; regUser16bits:inst1|inst6                   ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.568      ;
; 0.451 ; regUser16bits:inst1|cont2bits:inst|count[0] ; regUser16bits:inst1|inst18                  ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.570      ;
; 0.452 ; regUser16bits:inst1|cont2bits:inst|count[0] ; regUser16bits:inst1|inst17                  ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.571      ;
; 0.457 ; regUser16bits:inst1|inst7                   ; reg16bits:inst14|inst27                     ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.576      ;
; 0.460 ; regUser16bits:inst1|cont2bits:inst|count[1] ; regUser16bits:inst1|inst33                  ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.579      ;
; 0.460 ; regUser16bits:inst1|cont2bits:inst|count[1] ; regUser16bits:inst1|inst32                  ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.579      ;
; 0.460 ; regUser16bits:inst1|cont2bits:inst|count[1] ; regUser16bits:inst1|inst31                  ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.579      ;
; 0.461 ; regUser16bits:inst1|inst26                  ; reg16bits:inst14|inst10                     ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.580      ;
; 0.461 ; regUser16bits:inst1|cont2bits:inst|count[1] ; regUser16bits:inst1|inst34                  ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.580      ;
; 0.463 ; regUser16bits:inst1|inst7                   ; regUser16bits:inst1|inst11                  ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.582      ;
; 0.465 ; regUser16bits:inst1|inst10                  ; reg16bits:inst14|inst26                     ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.584      ;
; 0.465 ; regUser16bits:inst1|inst31                  ; reg16bits:inst14|inst4                      ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.585      ;
; 0.473 ; regUser16bits:inst1|inst25                  ; regUser16bits:inst1|inst27                  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.593      ;
; 0.474 ; regUser16bits:inst1|inst19                  ; regUser16bits:inst1|inst20                  ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.593      ;
; 0.485 ; regUser16bits:inst1|inst20                  ; reg16bits:inst14|inst17                     ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.604      ;
; 0.488 ; regUser16bits:inst1|cont2bits:inst|count[0] ; regUser16bits:inst1|inst26                  ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.607      ;
; 0.489 ; regUser16bits:inst1|cont2bits:inst|count[0] ; regUser16bits:inst1|inst25                  ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.608      ;
; 0.489 ; regUser16bits:inst1|inst26                  ; inst27                                      ; CLK          ; CLK         ; 0.000        ; 0.238      ; 0.811      ;
; 0.490 ; regUser16bits:inst1|cont2bits:inst|count[0] ; regUser16bits:inst1|inst24                  ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.609      ;
; 0.491 ; regUser16bits:inst1|inst24                  ; regUser16bits:inst1|inst27                  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.611      ;
; 0.492 ; regUser16bits:inst1|inst18                  ; regUser16bits:inst1|inst19                  ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.611      ;
; 0.494 ; regUser16bits:inst1|inst7                   ; regUser16bits:inst1|inst10                  ; CLK          ; CLK         ; 0.000        ; 0.034      ; 0.612      ;
; 0.495 ; regUser16bits:inst1|inst6                   ; regUser16bits:inst1|inst10                  ; CLK          ; CLK         ; 0.000        ; 0.034      ; 0.613      ;
; 0.516 ; reg16bits:inst14|inst10                     ; inst27                                      ; CLK          ; CLK         ; 0.000        ; 0.238      ; 0.838      ;
; 0.517 ; btn_Sincrono:inst17|inst                    ; regUser16bits:inst1|inst18                  ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.636      ;
; 0.518 ; btn_Sincrono:inst17|inst                    ; regUser16bits:inst1|inst17                  ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.637      ;
; 0.520 ; regUser16bits:inst1|inst17                  ; regUser16bits:inst1|inst20                  ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.639      ;
; 0.521 ; btn_Sincrono:inst17|inst1                   ; regUser16bits:inst1|inst7                   ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.640      ;
; 0.524 ; btn_Sincrono:inst17|inst1                   ; regUser16bits:inst1|inst6                   ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.643      ;
; 0.524 ; btn_Sincrono:inst17|inst                    ; regUser16bits:inst1|inst33                  ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.643      ;
; 0.524 ; btn_Sincrono:inst17|inst                    ; regUser16bits:inst1|inst32                  ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.643      ;
; 0.524 ; btn_Sincrono:inst17|inst                    ; regUser16bits:inst1|inst31                  ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.643      ;
; 0.525 ; btn_Sincrono:inst17|inst                    ; regUser16bits:inst1|inst34                  ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.644      ;
; 0.526 ; regUser16bits:inst1|cont2bits:inst|count[0] ; regUser16bits:inst1|inst7                   ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.645      ;
; 0.528 ; regUser16bits:inst1|cont2bits:inst|count[0] ; regUser16bits:inst1|inst6                   ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.647      ;
; 0.529 ; reg16bits:inst14|inst11                     ; inst27                                      ; CLK          ; CLK         ; 0.000        ; 0.238      ; 0.851      ;
; 0.548 ; reg16bits:inst14|inst19                     ; inst27                                      ; CLK          ; CLK         ; 0.000        ; 0.233      ; 0.865      ;
; 0.552 ; regUser16bits:inst1|inst26                  ; regUser16bits:inst1|inst27                  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.672      ;
; 0.554 ; regUser16bits:inst1|cont2bits:inst|count[0] ; regUser16bits:inst1|inst19                  ; CLK          ; CLK         ; 0.000        ; 0.034      ; 0.672      ;
; 0.555 ; regUser16bits:inst1|inst18                  ; regUser16bits:inst1|inst20                  ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.674      ;
; 0.556 ; regUser16bits:inst1|cont2bits:inst|count[0] ; regUser16bits:inst1|inst33                  ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.675      ;
; 0.556 ; regUser16bits:inst1|cont2bits:inst|count[0] ; regUser16bits:inst1|inst32                  ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.675      ;
; 0.556 ; regUser16bits:inst1|cont2bits:inst|count[0] ; regUser16bits:inst1|inst31                  ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.675      ;
; 0.557 ; regUser16bits:inst1|cont2bits:inst|count[0] ; regUser16bits:inst1|inst34                  ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.676      ;
+-------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'CLK'                                                                                                 ;
+-------+---------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; 0.166 ; regUser16bits:inst1|inst3 ; regUser16bits:inst1|inst10 ; CLK          ; CLK         ; 1.000        ; -0.036     ; 0.785      ;
; 0.166 ; regUser16bits:inst1|inst3 ; regUser16bits:inst1|inst20 ; CLK          ; CLK         ; 1.000        ; -0.036     ; 0.785      ;
; 0.166 ; regUser16bits:inst1|inst3 ; regUser16bits:inst1|inst19 ; CLK          ; CLK         ; 1.000        ; -0.036     ; 0.785      ;
; 0.183 ; regUser16bits:inst1|inst3 ; regUser16bits:inst1|inst7  ; CLK          ; CLK         ; 1.000        ; -0.035     ; 0.769      ;
; 0.183 ; regUser16bits:inst1|inst3 ; regUser16bits:inst1|inst6  ; CLK          ; CLK         ; 1.000        ; -0.035     ; 0.769      ;
; 0.247 ; regUser16bits:inst1|inst3 ; regUser16bits:inst1|inst27 ; CLK          ; CLK         ; 1.000        ; -0.036     ; 0.704      ;
; 0.247 ; regUser16bits:inst1|inst3 ; regUser16bits:inst1|inst11 ; CLK          ; CLK         ; 1.000        ; -0.036     ; 0.704      ;
; 0.247 ; regUser16bits:inst1|inst3 ; regUser16bits:inst1|inst18 ; CLK          ; CLK         ; 1.000        ; -0.036     ; 0.704      ;
; 0.247 ; regUser16bits:inst1|inst3 ; regUser16bits:inst1|inst17 ; CLK          ; CLK         ; 1.000        ; -0.036     ; 0.704      ;
; 0.247 ; regUser16bits:inst1|inst3 ; regUser16bits:inst1|inst34 ; CLK          ; CLK         ; 1.000        ; -0.036     ; 0.704      ;
; 0.247 ; regUser16bits:inst1|inst3 ; regUser16bits:inst1|inst33 ; CLK          ; CLK         ; 1.000        ; -0.036     ; 0.704      ;
; 0.247 ; regUser16bits:inst1|inst3 ; regUser16bits:inst1|inst32 ; CLK          ; CLK         ; 1.000        ; -0.036     ; 0.704      ;
; 0.247 ; regUser16bits:inst1|inst3 ; regUser16bits:inst1|inst31 ; CLK          ; CLK         ; 1.000        ; -0.036     ; 0.704      ;
; 0.247 ; regUser16bits:inst1|inst3 ; regUser16bits:inst1|inst26 ; CLK          ; CLK         ; 1.000        ; -0.036     ; 0.704      ;
; 0.247 ; regUser16bits:inst1|inst3 ; regUser16bits:inst1|inst25 ; CLK          ; CLK         ; 1.000        ; -0.036     ; 0.704      ;
; 0.247 ; regUser16bits:inst1|inst3 ; regUser16bits:inst1|inst24 ; CLK          ; CLK         ; 1.000        ; -0.036     ; 0.704      ;
+-------+---------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'CLK'                                                                                                  ;
+-------+---------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; 0.506 ; regUser16bits:inst1|inst3 ; regUser16bits:inst1|inst27 ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.626      ;
; 0.506 ; regUser16bits:inst1|inst3 ; regUser16bits:inst1|inst11 ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.626      ;
; 0.506 ; regUser16bits:inst1|inst3 ; regUser16bits:inst1|inst18 ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.626      ;
; 0.506 ; regUser16bits:inst1|inst3 ; regUser16bits:inst1|inst17 ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.626      ;
; 0.506 ; regUser16bits:inst1|inst3 ; regUser16bits:inst1|inst34 ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.626      ;
; 0.506 ; regUser16bits:inst1|inst3 ; regUser16bits:inst1|inst33 ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.626      ;
; 0.506 ; regUser16bits:inst1|inst3 ; regUser16bits:inst1|inst32 ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.626      ;
; 0.506 ; regUser16bits:inst1|inst3 ; regUser16bits:inst1|inst31 ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.626      ;
; 0.506 ; regUser16bits:inst1|inst3 ; regUser16bits:inst1|inst26 ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.626      ;
; 0.506 ; regUser16bits:inst1|inst3 ; regUser16bits:inst1|inst25 ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.626      ;
; 0.506 ; regUser16bits:inst1|inst3 ; regUser16bits:inst1|inst24 ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.626      ;
; 0.570 ; regUser16bits:inst1|inst3 ; regUser16bits:inst1|inst7  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.690      ;
; 0.570 ; regUser16bits:inst1|inst3 ; regUser16bits:inst1|inst6  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.690      ;
; 0.577 ; regUser16bits:inst1|inst3 ; regUser16bits:inst1|inst10 ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.696      ;
; 0.577 ; regUser16bits:inst1|inst3 ; regUser16bits:inst1|inst20 ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.696      ;
; 0.577 ; regUser16bits:inst1|inst3 ; regUser16bits:inst1|inst19 ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.696      ;
+-------+---------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'CLK'                                                                             ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                      ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; CLK   ; Rise       ; CLK                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; btn_Sincrono:inst17|inst                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; btn_Sincrono:inst17|inst1                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; btn_Sincrono:inst7|inst                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; btn_Sincrono:inst7|inst1                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; inst27                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; inst34                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; reg16bits:inst14|inst                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; reg16bits:inst14|inst10                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; reg16bits:inst14|inst11                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; reg16bits:inst14|inst12                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; reg16bits:inst14|inst17                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; reg16bits:inst14|inst18                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; reg16bits:inst14|inst19                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; reg16bits:inst14|inst2                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; reg16bits:inst14|inst20                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; reg16bits:inst14|inst25                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; reg16bits:inst14|inst26                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; reg16bits:inst14|inst27                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; reg16bits:inst14|inst28                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; reg16bits:inst14|inst3                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; reg16bits:inst14|inst4                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; reg16bits:inst14|inst9                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; regUser16bits:inst1|cont2bits:inst|count[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; regUser16bits:inst1|cont2bits:inst|count[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; regUser16bits:inst1|cont2bits:inst|pressed  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; regUser16bits:inst1|inst10                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; regUser16bits:inst1|inst11                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; regUser16bits:inst1|inst17                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; regUser16bits:inst1|inst18                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; regUser16bits:inst1|inst19                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; regUser16bits:inst1|inst20                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; regUser16bits:inst1|inst24                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; regUser16bits:inst1|inst25                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; regUser16bits:inst1|inst26                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; regUser16bits:inst1|inst27                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; regUser16bits:inst1|inst3                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; regUser16bits:inst1|inst31                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; regUser16bits:inst1|inst32                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; regUser16bits:inst1|inst33                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; regUser16bits:inst1|inst34                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; regUser16bits:inst1|inst6                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; regUser16bits:inst1|inst7                   ;
; -0.088 ; 0.096        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; inst27                                      ;
; -0.059 ; 0.125        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; btn_Sincrono:inst17|inst                    ;
; -0.059 ; 0.125        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; btn_Sincrono:inst17|inst1                   ;
; -0.059 ; 0.125        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; btn_Sincrono:inst7|inst                     ;
; -0.059 ; 0.125        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; btn_Sincrono:inst7|inst1                    ;
; -0.059 ; 0.125        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; inst34                                      ;
; -0.059 ; 0.125        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; reg16bits:inst14|inst                       ;
; -0.059 ; 0.125        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; reg16bits:inst14|inst10                     ;
; -0.059 ; 0.125        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; reg16bits:inst14|inst11                     ;
; -0.059 ; 0.125        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; reg16bits:inst14|inst12                     ;
; -0.059 ; 0.125        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; reg16bits:inst14|inst17                     ;
; -0.059 ; 0.125        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; reg16bits:inst14|inst18                     ;
; -0.059 ; 0.125        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; reg16bits:inst14|inst20                     ;
; -0.059 ; 0.125        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; reg16bits:inst14|inst25                     ;
; -0.059 ; 0.125        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; reg16bits:inst14|inst26                     ;
; -0.059 ; 0.125        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; reg16bits:inst14|inst27                     ;
; -0.059 ; 0.125        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; reg16bits:inst14|inst28                     ;
; -0.059 ; 0.125        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; reg16bits:inst14|inst9                      ;
; -0.059 ; 0.125        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; regUser16bits:inst1|cont2bits:inst|count[0] ;
; -0.059 ; 0.125        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; regUser16bits:inst1|cont2bits:inst|count[1] ;
; -0.059 ; 0.125        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; regUser16bits:inst1|cont2bits:inst|pressed  ;
; -0.059 ; 0.125        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; regUser16bits:inst1|inst10                  ;
; -0.059 ; 0.125        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; regUser16bits:inst1|inst19                  ;
; -0.059 ; 0.125        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; regUser16bits:inst1|inst20                  ;
; -0.059 ; 0.125        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; regUser16bits:inst1|inst6                   ;
; -0.059 ; 0.125        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; regUser16bits:inst1|inst7                   ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; reg16bits:inst14|inst19                     ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; reg16bits:inst14|inst2                      ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; reg16bits:inst14|inst3                      ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; reg16bits:inst14|inst4                      ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; regUser16bits:inst1|inst11                  ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; regUser16bits:inst1|inst17                  ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; regUser16bits:inst1|inst18                  ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; regUser16bits:inst1|inst24                  ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; regUser16bits:inst1|inst25                  ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; regUser16bits:inst1|inst26                  ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; regUser16bits:inst1|inst27                  ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; regUser16bits:inst1|inst3                   ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; regUser16bits:inst1|inst31                  ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; regUser16bits:inst1|inst32                  ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; regUser16bits:inst1|inst33                  ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; regUser16bits:inst1|inst34                  ;
; 0.092  ; 0.092        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst27|clk                                  ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; CLK~input|o                                 ;
; 0.121  ; 0.121        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst14|inst10|clk                           ;
; 0.121  ; 0.121        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst14|inst11|clk                           ;
; 0.121  ; 0.121        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst14|inst12|clk                           ;
; 0.121  ; 0.121        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst14|inst17|clk                           ;
; 0.121  ; 0.121        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst14|inst18|clk                           ;
; 0.121  ; 0.121        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst14|inst19|clk                           ;
; 0.121  ; 0.121        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst14|inst20|clk                           ;
; 0.121  ; 0.121        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst14|inst25|clk                           ;
; 0.121  ; 0.121        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst14|inst26|clk                           ;
; 0.121  ; 0.121        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst14|inst27|clk                           ;
; 0.121  ; 0.121        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst14|inst28|clk                           ;
; 0.121  ; 0.121        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst14|inst2|clk                            ;
; 0.121  ; 0.121        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst14|inst3|clk                            ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; btn_inc       ; CLK        ; 1.301 ; 1.928 ; Rise       ; CLK             ;
; btn_seleciona ; CLK        ; 1.806 ; 2.413 ; Rise       ; CLK             ;
; btn_troca     ; CLK        ; 1.587 ; 2.188 ; Rise       ; CLK             ;
; change_pass   ; CLK        ; 1.884 ; 2.570 ; Rise       ; CLK             ;
+---------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Hold Times                                                                  ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; btn_inc       ; CLK        ; -1.024 ; -1.652 ; Rise       ; CLK             ;
; btn_seleciona ; CLK        ; -1.129 ; -1.752 ; Rise       ; CLK             ;
; btn_troca     ; CLK        ; -1.061 ; -1.688 ; Rise       ; CLK             ;
; change_pass   ; CLK        ; -1.279 ; -1.973 ; Rise       ; CLK             ;
+---------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; B1          ; CLK        ; 4.908 ; 5.128 ; Rise       ; CLK             ;
; B2          ; CLK        ; 4.616 ; 4.796 ; Rise       ; CLK             ;
; C1          ; CLK        ; 4.596 ; 4.772 ; Rise       ; CLK             ;
; C2          ; CLK        ; 4.909 ; 5.139 ; Rise       ; CLK             ;
; CD[*]       ; CLK        ; 3.465 ; 3.513 ; Rise       ; CLK             ;
;  CD[0]      ; CLK        ; 3.240 ; 3.286 ; Rise       ; CLK             ;
;  CD[1]      ; CLK        ; 3.228 ; 3.266 ; Rise       ; CLK             ;
;  CD[2]      ; CLK        ; 3.465 ; 3.513 ; Rise       ; CLK             ;
;  CD[3]      ; CLK        ; 3.312 ; 3.369 ; Rise       ; CLK             ;
; CE[*]       ; CLK        ; 3.544 ; 3.621 ; Rise       ; CLK             ;
;  CE[0]      ; CLK        ; 3.354 ; 3.407 ; Rise       ; CLK             ;
;  CE[1]      ; CLK        ; 3.390 ; 3.443 ; Rise       ; CLK             ;
;  CE[2]      ; CLK        ; 3.544 ; 3.621 ; Rise       ; CLK             ;
;  CE[3]      ; CLK        ; 3.388 ; 3.429 ; Rise       ; CLK             ;
; CMD[*]      ; CLK        ; 4.134 ; 4.283 ; Rise       ; CLK             ;
;  CMD[0]     ; CLK        ; 4.134 ; 4.283 ; Rise       ; CLK             ;
;  CMD[1]     ; CLK        ; 3.518 ; 3.591 ; Rise       ; CLK             ;
;  CMD[2]     ; CLK        ; 3.106 ; 3.142 ; Rise       ; CLK             ;
;  CMD[3]     ; CLK        ; 3.413 ; 3.514 ; Rise       ; CLK             ;
; CME[*]      ; CLK        ; 3.524 ; 3.564 ; Rise       ; CLK             ;
;  CME[0]     ; CLK        ; 3.385 ; 3.438 ; Rise       ; CLK             ;
;  CME[1]     ; CLK        ; 3.350 ; 3.426 ; Rise       ; CLK             ;
;  CME[2]     ; CLK        ; 3.457 ; 3.557 ; Rise       ; CLK             ;
;  CME[3]     ; CLK        ; 3.524 ; 3.564 ; Rise       ; CLK             ;
; E1          ; CLK        ; 4.704 ; 4.904 ; Rise       ; CLK             ;
; F2          ; CLK        ; 4.404 ; 4.559 ; Rise       ; CLK             ;
; H1          ; CLK        ; 4.867 ; 5.080 ; Rise       ; CLK             ;
; J1          ; CLK        ; 4.125 ; 4.261 ; Rise       ; CLK             ;
; J2          ; CLK        ; 4.857 ; 5.071 ; Rise       ; CLK             ;
; J3          ; CLK        ; 4.922 ; 5.204 ; Rise       ; CLK             ;
; SAIDAD[*]   ; CLK        ; 4.386 ; 4.342 ; Rise       ; CLK             ;
;  SAIDAD[0]  ; CLK        ; 4.386 ; 4.342 ; Rise       ; CLK             ;
;  SAIDAD[1]  ; CLK        ; 4.348 ; 4.306 ; Rise       ; CLK             ;
;  SAIDAD[2]  ; CLK        ; 4.053 ; 4.067 ; Rise       ; CLK             ;
;  SAIDAD[3]  ; CLK        ; 4.102 ; 4.052 ; Rise       ; CLK             ;
;  SAIDAD[4]  ; CLK        ; 4.086 ; 3.958 ; Rise       ; CLK             ;
;  SAIDAD[5]  ; CLK        ; 4.093 ; 4.074 ; Rise       ; CLK             ;
;  SAIDAD[6]  ; CLK        ; 4.076 ; 4.048 ; Rise       ; CLK             ;
; SAIDAE[*]   ; CLK        ; 3.997 ; 3.988 ; Rise       ; CLK             ;
;  SAIDAE[0]  ; CLK        ; 3.795 ; 3.813 ; Rise       ; CLK             ;
;  SAIDAE[1]  ; CLK        ; 3.933 ; 3.986 ; Rise       ; CLK             ;
;  SAIDAE[2]  ; CLK        ; 3.787 ; 3.832 ; Rise       ; CLK             ;
;  SAIDAE[3]  ; CLK        ; 3.803 ; 3.805 ; Rise       ; CLK             ;
;  SAIDAE[4]  ; CLK        ; 3.923 ; 3.898 ; Rise       ; CLK             ;
;  SAIDAE[5]  ; CLK        ; 3.894 ; 3.902 ; Rise       ; CLK             ;
;  SAIDAE[6]  ; CLK        ; 3.997 ; 3.988 ; Rise       ; CLK             ;
; SAIDAMD[*]  ; CLK        ; 4.147 ; 4.163 ; Rise       ; CLK             ;
;  SAIDAMD[0] ; CLK        ; 4.134 ; 4.112 ; Rise       ; CLK             ;
;  SAIDAMD[1] ; CLK        ; 4.081 ; 4.135 ; Rise       ; CLK             ;
;  SAIDAMD[2] ; CLK        ; 4.147 ; 4.017 ; Rise       ; CLK             ;
;  SAIDAMD[3] ; CLK        ; 4.045 ; 4.018 ; Rise       ; CLK             ;
;  SAIDAMD[4] ; CLK        ; 4.090 ; 4.163 ; Rise       ; CLK             ;
;  SAIDAMD[5] ; CLK        ; 3.786 ; 3.853 ; Rise       ; CLK             ;
;  SAIDAMD[6] ; CLK        ; 3.938 ; 3.929 ; Rise       ; CLK             ;
; SAIDAME[*]  ; CLK        ; 4.073 ; 4.016 ; Rise       ; CLK             ;
;  SAIDAME[0] ; CLK        ; 3.914 ; 3.884 ; Rise       ; CLK             ;
;  SAIDAME[1] ; CLK        ; 3.885 ; 3.874 ; Rise       ; CLK             ;
;  SAIDAME[2] ; CLK        ; 3.772 ; 3.664 ; Rise       ; CLK             ;
;  SAIDAME[3] ; CLK        ; 3.890 ; 3.858 ; Rise       ; CLK             ;
;  SAIDAME[4] ; CLK        ; 3.666 ; 3.616 ; Rise       ; CLK             ;
;  SAIDAME[5] ; CLK        ; 3.818 ; 3.867 ; Rise       ; CLK             ;
;  SAIDAME[6] ; CLK        ; 4.073 ; 4.016 ; Rise       ; CLK             ;
+-------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; B1          ; CLK        ; 4.770 ; 4.965 ; Rise       ; CLK             ;
; B2          ; CLK        ; 4.504 ; 4.675 ; Rise       ; CLK             ;
; C1          ; CLK        ; 4.484 ; 4.652 ; Rise       ; CLK             ;
; C2          ; CLK        ; 4.771 ; 4.976 ; Rise       ; CLK             ;
; CD[*]       ; CLK        ; 3.162 ; 3.199 ; Rise       ; CLK             ;
;  CD[0]      ; CLK        ; 3.174 ; 3.218 ; Rise       ; CLK             ;
;  CD[1]      ; CLK        ; 3.162 ; 3.199 ; Rise       ; CLK             ;
;  CD[2]      ; CLK        ; 3.397 ; 3.442 ; Rise       ; CLK             ;
;  CD[3]      ; CLK        ; 3.242 ; 3.297 ; Rise       ; CLK             ;
; CE[*]       ; CLK        ; 3.284 ; 3.335 ; Rise       ; CLK             ;
;  CE[0]      ; CLK        ; 3.284 ; 3.335 ; Rise       ; CLK             ;
;  CE[1]      ; CLK        ; 3.318 ; 3.369 ; Rise       ; CLK             ;
;  CE[2]      ; CLK        ; 3.466 ; 3.539 ; Rise       ; CLK             ;
;  CE[3]      ; CLK        ; 3.322 ; 3.362 ; Rise       ; CLK             ;
; CMD[*]      ; CLK        ; 3.046 ; 3.080 ; Rise       ; CLK             ;
;  CMD[0]     ; CLK        ; 4.070 ; 4.216 ; Rise       ; CLK             ;
;  CMD[1]     ; CLK        ; 3.440 ; 3.510 ; Rise       ; CLK             ;
;  CMD[2]     ; CLK        ; 3.046 ; 3.080 ; Rise       ; CLK             ;
;  CMD[3]     ; CLK        ; 3.339 ; 3.436 ; Rise       ; CLK             ;
; CME[*]      ; CLK        ; 3.279 ; 3.352 ; Rise       ; CLK             ;
;  CME[0]     ; CLK        ; 3.314 ; 3.365 ; Rise       ; CLK             ;
;  CME[1]     ; CLK        ; 3.279 ; 3.352 ; Rise       ; CLK             ;
;  CME[2]     ; CLK        ; 3.382 ; 3.477 ; Rise       ; CLK             ;
;  CME[3]     ; CLK        ; 3.454 ; 3.492 ; Rise       ; CLK             ;
; E1          ; CLK        ; 4.573 ; 4.749 ; Rise       ; CLK             ;
; F2          ; CLK        ; 4.299 ; 4.448 ; Rise       ; CLK             ;
; H1          ; CLK        ; 4.729 ; 4.918 ; Rise       ; CLK             ;
; J1          ; CLK        ; 4.031 ; 4.161 ; Rise       ; CLK             ;
; J2          ; CLK        ; 4.720 ; 4.909 ; Rise       ; CLK             ;
; J3          ; CLK        ; 4.828 ; 5.104 ; Rise       ; CLK             ;
; SAIDAD[*]   ; CLK        ; 3.426 ; 3.411 ; Rise       ; CLK             ;
;  SAIDAD[0]  ; CLK        ; 3.716 ; 3.674 ; Rise       ; CLK             ;
;  SAIDAD[1]  ; CLK        ; 3.696 ; 3.659 ; Rise       ; CLK             ;
;  SAIDAD[2]  ; CLK        ; 3.446 ; 3.490 ; Rise       ; CLK             ;
;  SAIDAD[3]  ; CLK        ; 3.444 ; 3.430 ; Rise       ; CLK             ;
;  SAIDAD[4]  ; CLK        ; 3.497 ; 3.427 ; Rise       ; CLK             ;
;  SAIDAD[5]  ; CLK        ; 3.436 ; 3.419 ; Rise       ; CLK             ;
;  SAIDAD[6]  ; CLK        ; 3.426 ; 3.411 ; Rise       ; CLK             ;
; SAIDAE[*]   ; CLK        ; 3.353 ; 3.339 ; Rise       ; CLK             ;
;  SAIDAE[0]  ; CLK        ; 3.353 ; 3.339 ; Rise       ; CLK             ;
;  SAIDAE[1]  ; CLK        ; 3.526 ; 3.497 ; Rise       ; CLK             ;
;  SAIDAE[2]  ; CLK        ; 3.365 ; 3.406 ; Rise       ; CLK             ;
;  SAIDAE[3]  ; CLK        ; 3.355 ; 3.340 ; Rise       ; CLK             ;
;  SAIDAE[4]  ; CLK        ; 3.507 ; 3.428 ; Rise       ; CLK             ;
;  SAIDAE[5]  ; CLK        ; 3.448 ; 3.425 ; Rise       ; CLK             ;
;  SAIDAE[6]  ; CLK        ; 3.533 ; 3.500 ; Rise       ; CLK             ;
; SAIDAMD[*]  ; CLK        ; 3.446 ; 3.424 ; Rise       ; CLK             ;
;  SAIDAMD[0] ; CLK        ; 3.808 ; 3.765 ; Rise       ; CLK             ;
;  SAIDAMD[1] ; CLK        ; 3.806 ; 3.763 ; Rise       ; CLK             ;
;  SAIDAMD[2] ; CLK        ; 3.569 ; 3.538 ; Rise       ; CLK             ;
;  SAIDAMD[3] ; CLK        ; 3.695 ; 3.665 ; Rise       ; CLK             ;
;  SAIDAMD[4] ; CLK        ; 3.652 ; 3.562 ; Rise       ; CLK             ;
;  SAIDAMD[5] ; CLK        ; 3.446 ; 3.424 ; Rise       ; CLK             ;
;  SAIDAMD[6] ; CLK        ; 3.548 ; 3.513 ; Rise       ; CLK             ;
; SAIDAME[*]  ; CLK        ; 3.394 ; 3.329 ; Rise       ; CLK             ;
;  SAIDAME[0] ; CLK        ; 3.539 ; 3.515 ; Rise       ; CLK             ;
;  SAIDAME[1] ; CLK        ; 3.522 ; 3.499 ; Rise       ; CLK             ;
;  SAIDAME[2] ; CLK        ; 3.428 ; 3.417 ; Rise       ; CLK             ;
;  SAIDAME[3] ; CLK        ; 3.531 ; 3.511 ; Rise       ; CLK             ;
;  SAIDAME[4] ; CLK        ; 3.394 ; 3.329 ; Rise       ; CLK             ;
;  SAIDAME[5] ; CLK        ; 3.539 ; 3.514 ; Rise       ; CLK             ;
;  SAIDAME[6] ; CLK        ; 3.702 ; 3.660 ; Rise       ; CLK             ;
+-------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------+
; Propagation Delay                                   ;
+-------------+-------------+----+-------+-------+----+
; Input Port  ; Output Port ; RR ; RF    ; FR    ; FF ;
+-------------+-------------+----+-------+-------+----+
; change_pass ; B1          ;    ; 3.792 ; 4.311 ;    ;
; change_pass ; C2          ;    ; 3.803 ; 4.312 ;    ;
; change_pass ; E1          ;    ; 3.568 ; 4.107 ;    ;
; change_pass ; H1          ;    ; 3.744 ; 4.270 ;    ;
; change_pass ; J2          ;    ; 3.735 ; 4.260 ;    ;
+-------------+-------------+----+-------+-------+----+


+-----------------------------------------------------+
; Minimum Propagation Delay                           ;
+-------------+-------------+----+-------+-------+----+
; Input Port  ; Output Port ; RR ; RF    ; FR    ; FF ;
+-------------+-------------+----+-------+-------+----+
; change_pass ; B1          ;    ; 3.711 ; 4.226 ;    ;
; change_pass ; C2          ;    ; 3.722 ; 4.227 ;    ;
; change_pass ; E1          ;    ; 3.495 ; 4.029 ;    ;
; change_pass ; H1          ;    ; 3.664 ; 4.185 ;    ;
; change_pass ; J2          ;    ; 3.655 ; 4.176 ;    ;
+-------------+-------------+----+-------+-------+----+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -1.487  ; 0.180 ; -0.465   ; 0.506   ; -3.000              ;
;  CLK             ; -1.487  ; 0.180 ; -0.465   ; 0.506   ; -3.000              ;
; Design-wide TNS  ; -32.919 ; 0.0   ; -5.862   ; 0.0     ; -47.491             ;
;  CLK             ; -32.919 ; 0.000 ; -5.862   ; 0.000   ; -47.491             ;
+------------------+---------+-------+----------+---------+---------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; btn_inc       ; CLK        ; 2.303 ; 2.763 ; Rise       ; CLK             ;
; btn_seleciona ; CLK        ; 3.255 ; 3.689 ; Rise       ; CLK             ;
; btn_troca     ; CLK        ; 2.825 ; 3.309 ; Rise       ; CLK             ;
; change_pass   ; CLK        ; 3.390 ; 3.897 ; Rise       ; CLK             ;
+---------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Hold Times                                                                  ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; btn_inc       ; CLK        ; -1.024 ; -1.652 ; Rise       ; CLK             ;
; btn_seleciona ; CLK        ; -1.129 ; -1.752 ; Rise       ; CLK             ;
; btn_troca     ; CLK        ; -1.061 ; -1.688 ; Rise       ; CLK             ;
; change_pass   ; CLK        ; -1.279 ; -1.973 ; Rise       ; CLK             ;
+---------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; B1          ; CLK        ; 8.184 ; 8.391 ; Rise       ; CLK             ;
; B2          ; CLK        ; 7.677 ; 7.799 ; Rise       ; CLK             ;
; C1          ; CLK        ; 7.647 ; 7.786 ; Rise       ; CLK             ;
; C2          ; CLK        ; 8.206 ; 8.419 ; Rise       ; CLK             ;
; CD[*]       ; CLK        ; 5.753 ; 5.757 ; Rise       ; CLK             ;
;  CD[0]      ; CLK        ; 5.491 ; 5.458 ; Rise       ; CLK             ;
;  CD[1]      ; CLK        ; 5.445 ; 5.416 ; Rise       ; CLK             ;
;  CD[2]      ; CLK        ; 5.753 ; 5.757 ; Rise       ; CLK             ;
;  CD[3]      ; CLK        ; 5.617 ; 5.582 ; Rise       ; CLK             ;
; CE[*]       ; CLK        ; 6.009 ; 5.966 ; Rise       ; CLK             ;
;  CE[0]      ; CLK        ; 5.670 ; 5.631 ; Rise       ; CLK             ;
;  CE[1]      ; CLK        ; 5.732 ; 5.696 ; Rise       ; CLK             ;
;  CE[2]      ; CLK        ; 6.009 ; 5.966 ; Rise       ; CLK             ;
;  CE[3]      ; CLK        ; 5.620 ; 5.640 ; Rise       ; CLK             ;
; CMD[*]      ; CLK        ; 6.636 ; 6.778 ; Rise       ; CLK             ;
;  CMD[0]     ; CLK        ; 6.636 ; 6.778 ; Rise       ; CLK             ;
;  CMD[1]     ; CLK        ; 5.949 ; 5.926 ; Rise       ; CLK             ;
;  CMD[2]     ; CLK        ; 5.225 ; 5.210 ; Rise       ; CLK             ;
;  CMD[3]     ; CLK        ; 5.803 ; 5.794 ; Rise       ; CLK             ;
; CME[*]      ; CLK        ; 5.872 ; 5.897 ; Rise       ; CLK             ;
;  CME[0]     ; CLK        ; 5.705 ; 5.679 ; Rise       ; CLK             ;
;  CME[1]     ; CLK        ; 5.681 ; 5.663 ; Rise       ; CLK             ;
;  CME[2]     ; CLK        ; 5.872 ; 5.897 ; Rise       ; CLK             ;
;  CME[3]     ; CLK        ; 5.860 ; 5.850 ; Rise       ; CLK             ;
; E1          ; CLK        ; 7.869 ; 8.056 ; Rise       ; CLK             ;
; F2          ; CLK        ; 7.319 ; 7.445 ; Rise       ; CLK             ;
; H1          ; CLK        ; 8.137 ; 8.342 ; Rise       ; CLK             ;
; J1          ; CLK        ; 6.828 ; 6.971 ; Rise       ; CLK             ;
; J2          ; CLK        ; 8.128 ; 8.333 ; Rise       ; CLK             ;
; J3          ; CLK        ; 8.016 ; 8.262 ; Rise       ; CLK             ;
; SAIDAD[*]   ; CLK        ; 7.317 ; 7.374 ; Rise       ; CLK             ;
;  SAIDAD[0]  ; CLK        ; 7.317 ; 7.374 ; Rise       ; CLK             ;
;  SAIDAD[1]  ; CLK        ; 7.257 ; 7.327 ; Rise       ; CLK             ;
;  SAIDAD[2]  ; CLK        ; 6.783 ; 6.889 ; Rise       ; CLK             ;
;  SAIDAD[3]  ; CLK        ; 6.865 ; 6.856 ; Rise       ; CLK             ;
;  SAIDAD[4]  ; CLK        ; 6.841 ; 6.797 ; Rise       ; CLK             ;
;  SAIDAD[5]  ; CLK        ; 6.857 ; 6.902 ; Rise       ; CLK             ;
;  SAIDAD[6]  ; CLK        ; 6.834 ; 6.861 ; Rise       ; CLK             ;
; SAIDAE[*]   ; CLK        ; 6.642 ; 6.756 ; Rise       ; CLK             ;
;  SAIDAE[0]  ; CLK        ; 6.289 ; 6.396 ; Rise       ; CLK             ;
;  SAIDAE[1]  ; CLK        ; 6.602 ; 6.756 ; Rise       ; CLK             ;
;  SAIDAE[2]  ; CLK        ; 6.303 ; 6.441 ; Rise       ; CLK             ;
;  SAIDAE[3]  ; CLK        ; 6.302 ; 6.391 ; Rise       ; CLK             ;
;  SAIDAE[4]  ; CLK        ; 6.500 ; 6.577 ; Rise       ; CLK             ;
;  SAIDAE[5]  ; CLK        ; 6.454 ; 6.574 ; Rise       ; CLK             ;
;  SAIDAE[6]  ; CLK        ; 6.642 ; 6.755 ; Rise       ; CLK             ;
; SAIDAMD[*]  ; CLK        ; 6.893 ; 7.017 ; Rise       ; CLK             ;
;  SAIDAMD[0] ; CLK        ; 6.881 ; 6.993 ; Rise       ; CLK             ;
;  SAIDAMD[1] ; CLK        ; 6.893 ; 7.017 ; Rise       ; CLK             ;
;  SAIDAMD[2] ; CLK        ; 6.860 ; 6.886 ; Rise       ; CLK             ;
;  SAIDAMD[3] ; CLK        ; 6.724 ; 6.795 ; Rise       ; CLK             ;
;  SAIDAMD[4] ; CLK        ; 6.882 ; 6.987 ; Rise       ; CLK             ;
;  SAIDAMD[5] ; CLK        ; 6.437 ; 6.517 ; Rise       ; CLK             ;
;  SAIDAMD[6] ; CLK        ; 6.554 ; 6.666 ; Rise       ; CLK             ;
; SAIDAME[*]  ; CLK        ; 6.779 ; 6.818 ; Rise       ; CLK             ;
;  SAIDAME[0] ; CLK        ; 6.518 ; 6.579 ; Rise       ; CLK             ;
;  SAIDAME[1] ; CLK        ; 6.457 ; 6.513 ; Rise       ; CLK             ;
;  SAIDAME[2] ; CLK        ; 6.295 ; 6.264 ; Rise       ; CLK             ;
;  SAIDAME[3] ; CLK        ; 6.505 ; 6.554 ; Rise       ; CLK             ;
;  SAIDAME[4] ; CLK        ; 6.102 ; 6.118 ; Rise       ; CLK             ;
;  SAIDAME[5] ; CLK        ; 6.415 ; 6.499 ; Rise       ; CLK             ;
;  SAIDAME[6] ; CLK        ; 6.779 ; 6.818 ; Rise       ; CLK             ;
+-------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; B1          ; CLK        ; 4.770 ; 4.965 ; Rise       ; CLK             ;
; B2          ; CLK        ; 4.504 ; 4.675 ; Rise       ; CLK             ;
; C1          ; CLK        ; 4.484 ; 4.652 ; Rise       ; CLK             ;
; C2          ; CLK        ; 4.771 ; 4.976 ; Rise       ; CLK             ;
; CD[*]       ; CLK        ; 3.162 ; 3.199 ; Rise       ; CLK             ;
;  CD[0]      ; CLK        ; 3.174 ; 3.218 ; Rise       ; CLK             ;
;  CD[1]      ; CLK        ; 3.162 ; 3.199 ; Rise       ; CLK             ;
;  CD[2]      ; CLK        ; 3.397 ; 3.442 ; Rise       ; CLK             ;
;  CD[3]      ; CLK        ; 3.242 ; 3.297 ; Rise       ; CLK             ;
; CE[*]       ; CLK        ; 3.284 ; 3.335 ; Rise       ; CLK             ;
;  CE[0]      ; CLK        ; 3.284 ; 3.335 ; Rise       ; CLK             ;
;  CE[1]      ; CLK        ; 3.318 ; 3.369 ; Rise       ; CLK             ;
;  CE[2]      ; CLK        ; 3.466 ; 3.539 ; Rise       ; CLK             ;
;  CE[3]      ; CLK        ; 3.322 ; 3.362 ; Rise       ; CLK             ;
; CMD[*]      ; CLK        ; 3.046 ; 3.080 ; Rise       ; CLK             ;
;  CMD[0]     ; CLK        ; 4.070 ; 4.216 ; Rise       ; CLK             ;
;  CMD[1]     ; CLK        ; 3.440 ; 3.510 ; Rise       ; CLK             ;
;  CMD[2]     ; CLK        ; 3.046 ; 3.080 ; Rise       ; CLK             ;
;  CMD[3]     ; CLK        ; 3.339 ; 3.436 ; Rise       ; CLK             ;
; CME[*]      ; CLK        ; 3.279 ; 3.352 ; Rise       ; CLK             ;
;  CME[0]     ; CLK        ; 3.314 ; 3.365 ; Rise       ; CLK             ;
;  CME[1]     ; CLK        ; 3.279 ; 3.352 ; Rise       ; CLK             ;
;  CME[2]     ; CLK        ; 3.382 ; 3.477 ; Rise       ; CLK             ;
;  CME[3]     ; CLK        ; 3.454 ; 3.492 ; Rise       ; CLK             ;
; E1          ; CLK        ; 4.573 ; 4.749 ; Rise       ; CLK             ;
; F2          ; CLK        ; 4.299 ; 4.448 ; Rise       ; CLK             ;
; H1          ; CLK        ; 4.729 ; 4.918 ; Rise       ; CLK             ;
; J1          ; CLK        ; 4.031 ; 4.161 ; Rise       ; CLK             ;
; J2          ; CLK        ; 4.720 ; 4.909 ; Rise       ; CLK             ;
; J3          ; CLK        ; 4.828 ; 5.104 ; Rise       ; CLK             ;
; SAIDAD[*]   ; CLK        ; 3.426 ; 3.411 ; Rise       ; CLK             ;
;  SAIDAD[0]  ; CLK        ; 3.716 ; 3.674 ; Rise       ; CLK             ;
;  SAIDAD[1]  ; CLK        ; 3.696 ; 3.659 ; Rise       ; CLK             ;
;  SAIDAD[2]  ; CLK        ; 3.446 ; 3.490 ; Rise       ; CLK             ;
;  SAIDAD[3]  ; CLK        ; 3.444 ; 3.430 ; Rise       ; CLK             ;
;  SAIDAD[4]  ; CLK        ; 3.497 ; 3.427 ; Rise       ; CLK             ;
;  SAIDAD[5]  ; CLK        ; 3.436 ; 3.419 ; Rise       ; CLK             ;
;  SAIDAD[6]  ; CLK        ; 3.426 ; 3.411 ; Rise       ; CLK             ;
; SAIDAE[*]   ; CLK        ; 3.353 ; 3.339 ; Rise       ; CLK             ;
;  SAIDAE[0]  ; CLK        ; 3.353 ; 3.339 ; Rise       ; CLK             ;
;  SAIDAE[1]  ; CLK        ; 3.526 ; 3.497 ; Rise       ; CLK             ;
;  SAIDAE[2]  ; CLK        ; 3.365 ; 3.406 ; Rise       ; CLK             ;
;  SAIDAE[3]  ; CLK        ; 3.355 ; 3.340 ; Rise       ; CLK             ;
;  SAIDAE[4]  ; CLK        ; 3.507 ; 3.428 ; Rise       ; CLK             ;
;  SAIDAE[5]  ; CLK        ; 3.448 ; 3.425 ; Rise       ; CLK             ;
;  SAIDAE[6]  ; CLK        ; 3.533 ; 3.500 ; Rise       ; CLK             ;
; SAIDAMD[*]  ; CLK        ; 3.446 ; 3.424 ; Rise       ; CLK             ;
;  SAIDAMD[0] ; CLK        ; 3.808 ; 3.765 ; Rise       ; CLK             ;
;  SAIDAMD[1] ; CLK        ; 3.806 ; 3.763 ; Rise       ; CLK             ;
;  SAIDAMD[2] ; CLK        ; 3.569 ; 3.538 ; Rise       ; CLK             ;
;  SAIDAMD[3] ; CLK        ; 3.695 ; 3.665 ; Rise       ; CLK             ;
;  SAIDAMD[4] ; CLK        ; 3.652 ; 3.562 ; Rise       ; CLK             ;
;  SAIDAMD[5] ; CLK        ; 3.446 ; 3.424 ; Rise       ; CLK             ;
;  SAIDAMD[6] ; CLK        ; 3.548 ; 3.513 ; Rise       ; CLK             ;
; SAIDAME[*]  ; CLK        ; 3.394 ; 3.329 ; Rise       ; CLK             ;
;  SAIDAME[0] ; CLK        ; 3.539 ; 3.515 ; Rise       ; CLK             ;
;  SAIDAME[1] ; CLK        ; 3.522 ; 3.499 ; Rise       ; CLK             ;
;  SAIDAME[2] ; CLK        ; 3.428 ; 3.417 ; Rise       ; CLK             ;
;  SAIDAME[3] ; CLK        ; 3.531 ; 3.511 ; Rise       ; CLK             ;
;  SAIDAME[4] ; CLK        ; 3.394 ; 3.329 ; Rise       ; CLK             ;
;  SAIDAME[5] ; CLK        ; 3.539 ; 3.514 ; Rise       ; CLK             ;
;  SAIDAME[6] ; CLK        ; 3.702 ; 3.660 ; Rise       ; CLK             ;
+-------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------+
; Propagation Delay                                   ;
+-------------+-------------+----+-------+-------+----+
; Input Port  ; Output Port ; RR ; RF    ; FR    ; FF ;
+-------------+-------------+----+-------+-------+----+
; change_pass ; B1          ;    ; 6.260 ; 6.657 ;    ;
; change_pass ; C2          ;    ; 6.288 ; 6.679 ;    ;
; change_pass ; E1          ;    ; 5.925 ; 6.342 ;    ;
; change_pass ; H1          ;    ; 6.211 ; 6.610 ;    ;
; change_pass ; J2          ;    ; 6.202 ; 6.601 ;    ;
+-------------+-------------+----+-------+-------+----+


+-----------------------------------------------------+
; Minimum Propagation Delay                           ;
+-------------+-------------+----+-------+-------+----+
; Input Port  ; Output Port ; RR ; RF    ; FR    ; FF ;
+-------------+-------------+----+-------+-------+----+
; change_pass ; B1          ;    ; 3.711 ; 4.226 ;    ;
; change_pass ; C2          ;    ; 3.722 ; 4.227 ;    ;
; change_pass ; E1          ;    ; 3.495 ; 4.029 ;    ;
; change_pass ; H1          ;    ; 3.664 ; 4.185 ;    ;
; change_pass ; J2          ;    ; 3.655 ; 4.176 ;    ;
+-------------+-------------+----+-------+-------+----+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                     ;
+----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin            ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; J1             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; J3             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; F2             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; C1             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; J2             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; H1             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; E1             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; B2             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; B1             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; C2             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display_ponto1 ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display_ponto2 ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display_ponto3 ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display_ponto4 ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; CD[3]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; CD[2]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; CD[1]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; CD[0]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; CE[3]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; CE[2]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; CE[1]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; CE[0]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; CMD[3]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; CMD[2]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; CMD[1]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; CMD[0]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; CME[3]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; CME[2]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; CME[1]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; CME[0]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SAIDAD[6]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SAIDAD[5]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SAIDAD[4]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SAIDAD[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SAIDAD[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SAIDAD[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SAIDAD[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SAIDAE[6]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SAIDAE[5]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SAIDAE[4]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SAIDAE[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SAIDAE[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SAIDAE[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SAIDAE[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SAIDAMD[6]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SAIDAMD[5]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SAIDAMD[4]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SAIDAMD[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SAIDAMD[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SAIDAMD[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SAIDAMD[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SAIDAME[6]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SAIDAME[5]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SAIDAME[4]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SAIDAME[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SAIDAME[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SAIDAME[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SAIDAME[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; change_pass             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; CLK                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; btn_seleciona           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; btn_troca               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; btn_inc                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin            ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; J1             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; J3             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.33 V              ; -0.00317 V          ; 0.162 V                              ; 0.063 V                              ; 3.54e-09 s                  ; 3.41e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.33 V             ; -0.00317 V         ; 0.162 V                             ; 0.063 V                             ; 3.54e-09 s                 ; 3.41e-09 s                 ; Yes                       ; Yes                       ;
; F2             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; C1             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; J2             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; H1             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; E1             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; B2             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; B1             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; C2             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; display_ponto1 ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; display_ponto2 ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; display_ponto3 ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; display_ponto4 ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; CD[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; CD[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; CD[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; CD[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; CE[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; CE[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; CE[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; CE[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; CMD[3]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; CMD[2]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; CMD[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; CMD[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.33 V              ; -0.00341 V          ; 0.17 V                               ; 0.084 V                              ; 3.33e-09 s                  ; 3.24e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.33 V             ; -0.00341 V         ; 0.17 V                              ; 0.084 V                             ; 3.33e-09 s                 ; 3.24e-09 s                 ; Yes                       ; Yes                       ;
; CME[3]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; CME[2]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; CME[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; CME[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; SAIDAD[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; SAIDAD[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; SAIDAD[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; SAIDAD[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; SAIDAD[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; SAIDAD[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; SAIDAD[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; SAIDAE[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; SAIDAE[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; SAIDAE[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; SAIDAE[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; SAIDAE[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; SAIDAE[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; SAIDAE[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; SAIDAMD[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; SAIDAMD[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; SAIDAMD[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; SAIDAMD[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; SAIDAMD[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; SAIDAMD[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; SAIDAMD[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; SAIDAME[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; SAIDAME[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; SAIDAME[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; SAIDAME[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; SAIDAME[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; SAIDAME[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; SAIDAME[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.68e-07 V                   ; 2.35 V              ; -0.0132 V           ; 0.2 V                                ; 0.027 V                              ; 5.26e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.68e-07 V                  ; 2.35 V             ; -0.0132 V          ; 0.2 V                               ; 0.027 V                             ; 5.26e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.36e-07 V                   ; 2.35 V              ; -0.00444 V          ; 0.18 V                               ; 0.019 V                              ; 7.23e-10 s                  ; 9.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.36e-07 V                  ; 2.35 V             ; -0.00444 V         ; 0.18 V                              ; 0.019 V                             ; 7.23e-10 s                 ; 9.82e-10 s                 ; Yes                       ; Yes                       ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin            ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; J1             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; J3             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.64 V              ; -0.0109 V           ; 0.244 V                              ; 0.16 V                               ; 2.42e-09 s                  ; 2.37e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.64 V             ; -0.0109 V          ; 0.244 V                             ; 0.16 V                              ; 2.42e-09 s                 ; 2.37e-09 s                 ; No                        ; Yes                       ;
; F2             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; C1             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; J2             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; H1             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; E1             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; B2             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; B1             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; C2             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; display_ponto1 ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; display_ponto2 ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; display_ponto3 ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; display_ponto4 ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; CD[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; CD[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; CD[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; CD[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; CE[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; CE[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; CE[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; CE[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; CMD[3]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; CMD[2]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; CMD[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; CMD[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.64 V              ; -0.011 V            ; 0.212 V                              ; 0.198 V                              ; 2.38e-09 s                  ; 2.29e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.64 V             ; -0.011 V           ; 0.212 V                             ; 0.198 V                             ; 2.38e-09 s                 ; 2.29e-09 s                 ; No                        ; Yes                       ;
; CME[3]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; CME[2]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; CME[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; CME[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; SAIDAD[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; SAIDAD[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; SAIDAD[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; SAIDAD[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; SAIDAD[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; SAIDAD[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; SAIDAD[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; SAIDAE[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; SAIDAE[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; SAIDAE[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; SAIDAE[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; SAIDAE[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; SAIDAE[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; SAIDAE[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; SAIDAMD[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; SAIDAMD[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; SAIDAMD[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; SAIDAMD[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; SAIDAMD[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; SAIDAMD[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; SAIDAMD[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; SAIDAME[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; SAIDAME[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; SAIDAME[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; SAIDAME[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; SAIDAME[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; SAIDAME[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; SAIDAME[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.72 V              ; -0.0747 V           ; 0.28 V                               ; 0.169 V                              ; 3.1e-10 s                   ; 3.01e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.72 V             ; -0.0747 V          ; 0.28 V                              ; 0.169 V                             ; 3.1e-10 s                  ; 3.01e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.53e-08 V                   ; 2.7 V               ; -0.0212 V           ; 0.204 V                              ; 0.049 V                              ; 4.85e-10 s                  ; 6.73e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.53e-08 V                  ; 2.7 V              ; -0.0212 V          ; 0.204 V                             ; 0.049 V                             ; 4.85e-10 s                 ; 6.73e-10 s                 ; No                        ; Yes                       ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 223      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 223      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 16       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 16       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 4     ; 4    ;
; Unconstrained Input Port Paths  ; 29    ; 29   ;
; Unconstrained Output Ports      ; 54    ; 54   ;
; Unconstrained Output Port Paths ; 143   ; 143  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Tue Apr 11 12:03:26 2023
Info: Command: quartus_sta proj-final -c proj-final
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'proj-final.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLK CLK
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.487
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.487             -32.919 CLK 
Info (332146): Worst-case hold slack is 0.343
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.343               0.000 CLK 
Info (332146): Worst-case recovery slack is -0.465
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.465              -5.862 CLK 
Info (332146): Worst-case removal slack is 0.905
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.905               0.000 CLK 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -45.000 CLK 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.235
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.235             -25.948 CLK 
Info (332146): Worst-case hold slack is 0.299
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.299               0.000 CLK 
Info (332146): Worst-case recovery slack is -0.311
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.311              -3.625 CLK 
Info (332146): Worst-case removal slack is 0.808
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.808               0.000 CLK 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -45.000 CLK 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.407
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.407              -4.508 CLK 
Info (332146): Worst-case hold slack is 0.180
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.180               0.000 CLK 
Info (332146): Worst-case recovery slack is 0.166
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.166               0.000 CLK 
Info (332146): Worst-case removal slack is 0.506
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.506               0.000 CLK 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -47.491 CLK 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 469 megabytes
    Info: Processing ended: Tue Apr 11 12:03:29 2023
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:03


