<?xml version="1.0" encoding="UTF-8"?>
<!--This file is part of uvgKvazaarHW.-->
<!-- -->
<!--Copyright (c) 2025, Tampere University, ITU/ISO/IEC, project contributors-->
<!--All rights reserved.-->
<!---->
<!--Redistribution and use in source and binary forms, with or without modification,-->
<!--are permitted provided that the following conditions are met:-->
<!---->
<!--* Redistributions of source code must retain the above copyright notice, this-->
<!--  list of conditions and the following disclaimer.-->
<!---->
<!--* Redistributions in binary form must reproduce the above copyright notice, this-->
<!--  list of conditions and the following disclaimer in the documentation and/or-->
<!--  other materials provided with the distribution.-->
<!---->
<!--* Neither the name of the Tampere University or ITU/ISO/IEC nor the names of its-->
<!--  contributors may be used to endorse or promote products derived from-->
<!--  this software without specific prior written permission.-->
<!---->
<!--THIS SOFTWARE IS PROVIDED BY THE COPYRIGHT HOLDERS AND CONTRIBUTORS "AS IS" AND-->
<!--ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE IMPLIED-->
<!--WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE ARE-->
<!--DISCLAIMED. IN NO EVENT SHALL THE COPYRIGHT HOLDER OR CONTRIBUTORS BE LIABLE FOR-->
<!--ANY DIRECT, INDIRECT, INCIDENTAL, SPECIAL, EXEMPLARY, OR CONSEQUENTIAL DAMAGES-->
<!--INCLUDING, BUT NOT LIMITED TO, PROCUREMENT OF SUBSTITUTE GOODS OR SERVICES;-->
<!--LOSS OF USE, DATA, OR PROFITS; OR BUSINESS INTERRUPTION HOWEVER CAUSED AND ON-->
<!--ANY THEORY OF LIABILITY, WHETHER IN CONTRACT, STRICT LIABILITY, OR TORT-->
<!--SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF SUCH DAMAGE.-->
<!--INCLUDING NEGLIGENCE OR OTHERWISE ARISING IN ANY WAY OUT OF THE USE OF THIS-->
<ipxact:component xmlns:xsi="http://www.w3.org/2001/XMLSchema-instance" xmlns:ipxact="http://www.accellera.org/XMLSchema/IPXACT/1685-2014" xmlns:kactus2="http://kactus2.cs.tut.fi" xsi:schemaLocation="http://www.accellera.org/XMLSchema/IPXACT/1685-2014 http://www.accellera.org/XMLSchema/IPXACT/1685-2014/index.xsd">
	<ipxact:vendor>tuni.fi</ipxact:vendor>
	<ipxact:library>Kvazaar</ipxact:library>
	<ipxact:name>RAM_adapter</ipxact:name>
	<ipxact:version>1.0</ipxact:version>
	<ipxact:busInterfaces>
		<ipxact:busInterface>
			<ipxact:name>ram_a</ipxact:name>
			<ipxact:busType vendor="tuni.fi" library="interface" name="mem_read_and_write" version="1.0"/>
			<ipxact:abstractionTypes>
				<ipxact:abstractionType>
					<ipxact:abstractionRef vendor="tuni.fi" library="interface" name="mem_read_and_write.absDef" version="1.0"/>
					<ipxact:portMaps>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>ADDR</ipxact:name>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>ram_a_address</ipxact:name>
							</ipxact:physicalPort>
							<ipxact:isInformative>false</ipxact:isInformative>
						</ipxact:portMap>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>WREN</ipxact:name>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>ram_a_write</ipxact:name>
							</ipxact:physicalPort>
							<ipxact:isInformative>false</ipxact:isInformative>
						</ipxact:portMap>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>RDATA</ipxact:name>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>ram_a_readdata</ipxact:name>
							</ipxact:physicalPort>
							<ipxact:isInformative>false</ipxact:isInformative>
						</ipxact:portMap>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>WDATA</ipxact:name>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>ram_a_writedata</ipxact:name>
							</ipxact:physicalPort>
							<ipxact:isInformative>false</ipxact:isInformative>
						</ipxact:portMap>
					</ipxact:portMaps>
				</ipxact:abstractionType>
			</ipxact:abstractionTypes>
			<ipxact:slave/>
		</ipxact:busInterface>
		<ipxact:busInterface>
			<ipxact:name>ram_b</ipxact:name>
			<ipxact:busType vendor="tuni.fi" library="interface" name="mem_read_and_write" version="1.0"/>
			<ipxact:abstractionTypes>
				<ipxact:abstractionType>
					<ipxact:abstractionRef vendor="tuni.fi" library="interface" name="mem_read_and_write_byte_en.absDef" version="1.0"/>
					<ipxact:portMaps>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>ADDR</ipxact:name>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>ram_b_address</ipxact:name>
							</ipxact:physicalPort>
							<ipxact:isInformative>false</ipxact:isInformative>
						</ipxact:portMap>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>WREN</ipxact:name>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>ram_b_write</ipxact:name>
							</ipxact:physicalPort>
							<ipxact:isInformative>false</ipxact:isInformative>
						</ipxact:portMap>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>RDATA</ipxact:name>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>ram_b_readdata</ipxact:name>
							</ipxact:physicalPort>
							<ipxact:isInformative>false</ipxact:isInformative>
						</ipxact:portMap>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>WDATA</ipxact:name>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>ram_b_writedata</ipxact:name>
							</ipxact:physicalPort>
							<ipxact:isInformative>false</ipxact:isInformative>
						</ipxact:portMap>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>BYTEEN</ipxact:name>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>ram_b_byteen</ipxact:name>
							</ipxact:physicalPort>
							<ipxact:isInformative>false</ipxact:isInformative>
						</ipxact:portMap>
					</ipxact:portMaps>
				</ipxact:abstractionType>
			</ipxact:abstractionTypes>
			<ipxact:master/>
		</ipxact:busInterface>
		<ipxact:busInterface>
			<ipxact:name>clk</ipxact:name>
			<ipxact:busType vendor="tuni.fi" library="interface" name="clk" version="1.0"/>
			<ipxact:abstractionTypes>
				<ipxact:abstractionType>
					<ipxact:abstractionRef vendor="tuni.fi" library="interface" name="clk.absDef" version="1.0"/>
					<ipxact:portMaps>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>CLK</ipxact:name>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>clk</ipxact:name>
							</ipxact:physicalPort>
							<ipxact:isInformative>false</ipxact:isInformative>
						</ipxact:portMap>
					</ipxact:portMaps>
				</ipxact:abstractionType>
			</ipxact:abstractionTypes>
			<ipxact:slave/>
		</ipxact:busInterface>
		<ipxact:busInterface>
			<ipxact:name>arst_n</ipxact:name>
			<ipxact:busType vendor="tuni.fi" library="interface" name="reset" version="1.0"/>
			<ipxact:abstractionTypes>
				<ipxact:abstractionType>
					<ipxact:abstractionRef vendor="tuni.fi" library="interface" name="reset.absDef" version="1.0"/>
					<ipxact:portMaps>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>arst_n</ipxact:name>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>rst_n</ipxact:name>
							</ipxact:physicalPort>
							<ipxact:isInformative>false</ipxact:isInformative>
						</ipxact:portMap>
					</ipxact:portMaps>
				</ipxact:abstractionType>
			</ipxact:abstractionTypes>
			<ipxact:slave/>
		</ipxact:busInterface>
	</ipxact:busInterfaces>
	<ipxact:model>
		<ipxact:views>
			<ipxact:view>
				<ipxact:name>flat_vhdl</ipxact:name>
				<ipxact:envIdentifier>VHDL:Kactus2:</ipxact:envIdentifier>
				<ipxact:componentInstantiationRef>vhdl_implementation</ipxact:componentInstantiationRef>
			</ipxact:view>
			<ipxact:view>
				<ipxact:name>sim</ipxact:name>
				<ipxact:componentInstantiationRef>sim</ipxact:componentInstantiationRef>
			</ipxact:view>
		</ipxact:views>
		<ipxact:instantiations>
			<ipxact:componentInstantiation>
				<ipxact:name>vhdl_implementation</ipxact:name>
				<ipxact:language>VHDL</ipxact:language>
				<ipxact:moduleName>RAM_adapter</ipxact:moduleName>
				<ipxact:architectureName>rtl</ipxact:architectureName>
				<ipxact:moduleParameters>
					<ipxact:moduleParameter dataType="integer" parameterId="uuid_c8c8b63c_6266_45ca_8e0b_b56ae5b9f5c0" type="int" usageType="nontyped">
						<ipxact:name>ram_a_width_g</ipxact:name>
						<ipxact:value>uuid_fc91dd5a_09bc_43f0_9349_c5a8e2656498</ipxact:value>
					</ipxact:moduleParameter>
					<ipxact:moduleParameter dataType="integer" parameterId="uuid_3344a425_28ce_442a_af04_c8c49d38330c" type="int" usageType="nontyped">
						<ipxact:name>ram_a_address_width_g</ipxact:name>
						<ipxact:value>uuid_c68389da_008c_4fe4_b7b1_1b5eb4a4834f</ipxact:value>
					</ipxact:moduleParameter>
					<ipxact:moduleParameter dataType="integer" parameterId="uuid_8f979ecd_8f2f_4b67_8d1a_9c9794f2c51e" type="int" usageType="nontyped">
						<ipxact:name>ram_b_width_g</ipxact:name>
						<ipxact:value>uuid_44101cd7_21c5_4352_a5f0_04738ed12f13</ipxact:value>
					</ipxact:moduleParameter>
					<ipxact:moduleParameter dataType="integer" parameterId="uuid_2070f29c_70a0_4b6d_a061_cb0322259e5e" type="int" usageType="nontyped">
						<ipxact:name>ram_b_address_width_g</ipxact:name>
						<ipxact:value>uuid_d2a68f01_072a_420c_9c9b_f1bb3ebae7ae</ipxact:value>
					</ipxact:moduleParameter>
				</ipxact:moduleParameters>
				<ipxact:fileSetRef>
					<ipxact:localName>rtl</ipxact:localName>
				</ipxact:fileSetRef>
			</ipxact:componentInstantiation>
			<ipxact:componentInstantiation>
				<ipxact:name>sim</ipxact:name>
				<ipxact:language>Verilog</ipxact:language>
				<ipxact:moduleName>RAM_adapter</ipxact:moduleName>
				<ipxact:architectureName>rtl</ipxact:architectureName>
				<ipxact:moduleParameters>
					<ipxact:moduleParameter dataType="integer" parameterId="uuid_1a81118b_4b51_415b_8dcd_f2b01e6bc325" type="int">
						<ipxact:name>ram_a_address_width_g</ipxact:name>
						<ipxact:value>uuid_c68389da_008c_4fe4_b7b1_1b5eb4a4834f</ipxact:value>
					</ipxact:moduleParameter>
					<ipxact:moduleParameter dataType="integer" parameterId="uuid_378cbeb8_033c_4c95_a9a1_3165b2f512cc" type="int">
						<ipxact:name>ram_a_width_g</ipxact:name>
						<ipxact:value>uuid_fc91dd5a_09bc_43f0_9349_c5a8e2656498</ipxact:value>
					</ipxact:moduleParameter>
					<ipxact:moduleParameter dataType="integer" parameterId="uuid_d5280045_38b6_41a1_9bee_9656d6a23b5a" type="int">
						<ipxact:name>ram_b_address_width_g</ipxact:name>
						<ipxact:value>uuid_d2a68f01_072a_420c_9c9b_f1bb3ebae7ae</ipxact:value>
					</ipxact:moduleParameter>
					<ipxact:moduleParameter dataType="integer" parameterId="uuid_a5f480b6_160a_403b_9d40_20fb42008eb0" type="int">
						<ipxact:name>ram_b_width_g</ipxact:name>
						<ipxact:value>uuid_44101cd7_21c5_4352_a5f0_04738ed12f13</ipxact:value>
					</ipxact:moduleParameter>
				</ipxact:moduleParameters>
				<ipxact:fileSetRef>
					<ipxact:localName>sim</ipxact:localName>
				</ipxact:fileSetRef>
			</ipxact:componentInstantiation>
		</ipxact:instantiations>
		<ipxact:ports>
			<ipxact:port>
				<ipxact:name>ram_a_address</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>in</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left>uuid_c68389da_008c_4fe4_b7b1_1b5eb4a4834f-1</ipxact:left>
							<ipxact:right>0</ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
					<ipxact:wireTypeDefs>
						<ipxact:wireTypeDef>
							<ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
							<ipxact:typeDefinition>IEEE.std_logic_1164.all</ipxact:typeDefinition>
						</ipxact:wireTypeDef>
					</ipxact:wireTypeDefs>
					<ipxact:drivers>
						<ipxact:driver>
							<ipxact:defaultValue></ipxact:defaultValue>
						</ipxact:driver>
					</ipxact:drivers>
				</ipxact:wire>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>ram_a_read</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>in</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left></ipxact:left>
							<ipxact:right></ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
					<ipxact:wireTypeDefs>
						<ipxact:wireTypeDef>
							<ipxact:typeName>STD_LOGIC</ipxact:typeName>
							<ipxact:typeDefinition>IEEE.std_logic_1164.all</ipxact:typeDefinition>
						</ipxact:wireTypeDef>
					</ipxact:wireTypeDefs>
					<ipxact:drivers>
						<ipxact:driver>
							<ipxact:defaultValue></ipxact:defaultValue>
						</ipxact:driver>
					</ipxact:drivers>
				</ipxact:wire>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>ram_a_readdata</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>out</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left>uuid_fc91dd5a_09bc_43f0_9349_c5a8e2656498-1</ipxact:left>
							<ipxact:right>0</ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
					<ipxact:wireTypeDefs>
						<ipxact:wireTypeDef>
							<ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
							<ipxact:typeDefinition>IEEE.std_logic_1164.all</ipxact:typeDefinition>
						</ipxact:wireTypeDef>
					</ipxact:wireTypeDefs>
					<ipxact:drivers>
						<ipxact:driver>
							<ipxact:defaultValue></ipxact:defaultValue>
						</ipxact:driver>
					</ipxact:drivers>
				</ipxact:wire>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>ram_a_write</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>in</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left></ipxact:left>
							<ipxact:right></ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
					<ipxact:wireTypeDefs>
						<ipxact:wireTypeDef>
							<ipxact:typeName>STD_LOGIC</ipxact:typeName>
							<ipxact:typeDefinition>IEEE.std_logic_1164.all</ipxact:typeDefinition>
						</ipxact:wireTypeDef>
					</ipxact:wireTypeDefs>
					<ipxact:drivers>
						<ipxact:driver>
							<ipxact:defaultValue></ipxact:defaultValue>
						</ipxact:driver>
					</ipxact:drivers>
				</ipxact:wire>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>ram_a_writedata</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>in</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left>uuid_fc91dd5a_09bc_43f0_9349_c5a8e2656498-1</ipxact:left>
							<ipxact:right>0</ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
					<ipxact:wireTypeDefs>
						<ipxact:wireTypeDef>
							<ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
							<ipxact:typeDefinition>IEEE.std_logic_1164.all</ipxact:typeDefinition>
						</ipxact:wireTypeDef>
					</ipxact:wireTypeDefs>
					<ipxact:drivers>
						<ipxact:driver>
							<ipxact:defaultValue></ipxact:defaultValue>
						</ipxact:driver>
					</ipxact:drivers>
				</ipxact:wire>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>ram_a_byteen</ipxact:name>
				<ipxact:description>All bits to one here as HLS generated ram interfaces do not have byte enable, 32bit all ones</ipxact:description>
				<ipxact:wire>
					<ipxact:direction>in</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left>(uuid_fc91dd5a_09bc_43f0_9349_c5a8e2656498/8)-1</ipxact:left>
							<ipxact:right>0</ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
					<ipxact:wireTypeDefs>
						<ipxact:wireTypeDef>
							<ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
							<ipxact:typeDefinition>IEEE.std_logic_1164.all</ipxact:typeDefinition>
						</ipxact:wireTypeDef>
					</ipxact:wireTypeDefs>
					<ipxact:drivers>
						<ipxact:driver>
							<ipxact:defaultValue>32'hFFFFFFFF</ipxact:defaultValue>
						</ipxact:driver>
					</ipxact:drivers>
				</ipxact:wire>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>ram_b_address</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>out</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left>uuid_d2a68f01_072a_420c_9c9b_f1bb3ebae7ae-1</ipxact:left>
							<ipxact:right>0</ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
					<ipxact:wireTypeDefs>
						<ipxact:wireTypeDef>
							<ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
							<ipxact:typeDefinition>IEEE.std_logic_1164.all</ipxact:typeDefinition>
						</ipxact:wireTypeDef>
					</ipxact:wireTypeDefs>
					<ipxact:drivers>
						<ipxact:driver>
							<ipxact:defaultValue></ipxact:defaultValue>
						</ipxact:driver>
					</ipxact:drivers>
				</ipxact:wire>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>ram_b_read</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>out</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left></ipxact:left>
							<ipxact:right></ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
					<ipxact:wireTypeDefs>
						<ipxact:wireTypeDef>
							<ipxact:typeName>STD_LOGIC</ipxact:typeName>
							<ipxact:typeDefinition>IEEE.std_logic_1164.all</ipxact:typeDefinition>
						</ipxact:wireTypeDef>
					</ipxact:wireTypeDefs>
					<ipxact:drivers>
						<ipxact:driver>
							<ipxact:defaultValue></ipxact:defaultValue>
						</ipxact:driver>
					</ipxact:drivers>
				</ipxact:wire>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>ram_b_readdata</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>in</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left>uuid_44101cd7_21c5_4352_a5f0_04738ed12f13-1</ipxact:left>
							<ipxact:right>0</ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
					<ipxact:wireTypeDefs>
						<ipxact:wireTypeDef>
							<ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
							<ipxact:typeDefinition>IEEE.std_logic_1164.all</ipxact:typeDefinition>
						</ipxact:wireTypeDef>
					</ipxact:wireTypeDefs>
					<ipxact:drivers>
						<ipxact:driver>
							<ipxact:defaultValue></ipxact:defaultValue>
						</ipxact:driver>
					</ipxact:drivers>
				</ipxact:wire>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>ram_b_write</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>out</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left></ipxact:left>
							<ipxact:right></ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
					<ipxact:wireTypeDefs>
						<ipxact:wireTypeDef>
							<ipxact:typeName>STD_LOGIC</ipxact:typeName>
							<ipxact:typeDefinition>IEEE.std_logic_1164.all</ipxact:typeDefinition>
						</ipxact:wireTypeDef>
					</ipxact:wireTypeDefs>
					<ipxact:drivers>
						<ipxact:driver>
							<ipxact:defaultValue></ipxact:defaultValue>
						</ipxact:driver>
					</ipxact:drivers>
				</ipxact:wire>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>ram_b_writedata</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>out</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left>uuid_44101cd7_21c5_4352_a5f0_04738ed12f13-1</ipxact:left>
							<ipxact:right>0</ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
					<ipxact:wireTypeDefs>
						<ipxact:wireTypeDef>
							<ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
							<ipxact:typeDefinition>IEEE.std_logic_1164.all</ipxact:typeDefinition>
						</ipxact:wireTypeDef>
					</ipxact:wireTypeDefs>
					<ipxact:drivers>
						<ipxact:driver>
							<ipxact:defaultValue></ipxact:defaultValue>
						</ipxact:driver>
					</ipxact:drivers>
				</ipxact:wire>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>ram_b_byteen</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>out</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left>(uuid_44101cd7_21c5_4352_a5f0_04738ed12f13/8)-1</ipxact:left>
							<ipxact:right>0</ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
					<ipxact:wireTypeDefs>
						<ipxact:wireTypeDef>
							<ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
							<ipxact:typeDefinition>IEEE.std_logic_1164.all</ipxact:typeDefinition>
						</ipxact:wireTypeDef>
					</ipxact:wireTypeDefs>
					<ipxact:drivers>
						<ipxact:driver>
							<ipxact:defaultValue></ipxact:defaultValue>
						</ipxact:driver>
					</ipxact:drivers>
				</ipxact:wire>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>clk</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>in</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left></ipxact:left>
							<ipxact:right></ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
					<ipxact:wireTypeDefs>
						<ipxact:wireTypeDef>
							<ipxact:typeName>STD_LOGIC</ipxact:typeName>
							<ipxact:typeDefinition>IEEE.std_logic_1164.all</ipxact:typeDefinition>
						</ipxact:wireTypeDef>
					</ipxact:wireTypeDefs>
					<ipxact:drivers>
						<ipxact:driver>
							<ipxact:defaultValue></ipxact:defaultValue>
						</ipxact:driver>
					</ipxact:drivers>
				</ipxact:wire>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>rst_n</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>in</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left></ipxact:left>
							<ipxact:right></ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
					<ipxact:wireTypeDefs>
						<ipxact:wireTypeDef>
							<ipxact:typeName>STD_LOGIC</ipxact:typeName>
							<ipxact:typeDefinition>IEEE.std_logic_1164.all</ipxact:typeDefinition>
						</ipxact:wireTypeDef>
					</ipxact:wireTypeDefs>
					<ipxact:drivers>
						<ipxact:driver>
							<ipxact:defaultValue></ipxact:defaultValue>
						</ipxact:driver>
					</ipxact:drivers>
				</ipxact:wire>
			</ipxact:port>
		</ipxact:ports>
	</ipxact:model>
	<ipxact:fileSets>
		<ipxact:fileSet>
			<ipxact:name>rtl</ipxact:name>
			<ipxact:file>
				<ipxact:name>../../../../rtls/adapters/RAM_adapter.v</ipxact:name>
				<ipxact:fileType>vhdlSource</ipxact:fileType>
				<ipxact:vendorExtensions>
					<kactus2:hash>71fd94021f918c523963bbd84c7a37e8</kactus2:hash>
				</ipxact:vendorExtensions>
			</ipxact:file>
		</ipxact:fileSet>
		<ipxact:fileSet>
			<ipxact:name>sim</ipxact:name>
			<ipxact:file>
				<ipxact:name>../../../../rtls/adapters/RAM_adapter.v</ipxact:name>
				<ipxact:fileType>verilogSource</ipxact:fileType>
			</ipxact:file>
		</ipxact:fileSet>
	</ipxact:fileSets>
	<ipxact:parameters>
		<ipxact:parameter kactus2:usageCount="4" parameterId="uuid_fc91dd5a_09bc_43f0_9349_c5a8e2656498" resolve="user" type="int">
			<ipxact:name>ram_a_width_g</ipxact:name>
			<ipxact:value>8</ipxact:value>
		</ipxact:parameter>
		<ipxact:parameter kactus2:usageCount="2" parameterId="uuid_c68389da_008c_4fe4_b7b1_1b5eb4a4834f" resolve="user" type="int">
			<ipxact:name>ram_a_address_width_g</ipxact:name>
			<ipxact:value>7</ipxact:value>
		</ipxact:parameter>
		<ipxact:parameter kactus2:usageCount="4" parameterId="uuid_44101cd7_21c5_4352_a5f0_04738ed12f13" resolve="user" type="int">
			<ipxact:name>ram_b_width_g</ipxact:name>
			<ipxact:value>128</ipxact:value>
		</ipxact:parameter>
		<ipxact:parameter kactus2:usageCount="2" parameterId="uuid_d2a68f01_072a_420c_9c9b_f1bb3ebae7ae" resolve="user" type="int">
			<ipxact:name>ram_b_address_width_g</ipxact:name>
			<ipxact:value>3</ipxact:value>
		</ipxact:parameter>
	</ipxact:parameters>
	<ipxact:vendorExtensions>
		<kactus2:version>3,13,199,0</kactus2:version>
		<kactus2:kts_attributes>
			<kactus2:kts_productHier>Flat</kactus2:kts_productHier>
			<kactus2:kts_implementation>HW</kactus2:kts_implementation>
			<kactus2:kts_firmness>Mutable</kactus2:kts_firmness>
		</kactus2:kts_attributes>
		<kactus2:author>Tampere University</kactus2:author>
		<kactus2:license>3-BSD clause</kactus2:license>
	</ipxact:vendorExtensions>
</ipxact:component>