
// testbench is assciated with the top unit


csl_unit a {
  csl_port in(input,5);
  csl_port out(output,5);
  csl_port clk(input);
  a () {
    clk.set_attr(clock);
  }
};

csl_unit b{
  csl_port in(input,5);
  csl_port out(output,5);
  csl_port clk(input);
  a a0(.in(in),.out(out),.clk(clk));
  b () {
    clk.set_attr(clock);
  }
};

csl_unit c{
  csl_port in(input,5);
  csl_port out(output,5);
  csl_port clk(input);
  b b0(.in(in),.out(out),.clk(clk));
  c () {
    clk.set_attr(clock);
  }
};

csl_unit top{
  csl_port in(input,5);
  csl_port out(output,5);
  csl_port clk(input);
  c c0(.in(in),.out(out),.clk(clk));
  top () {
    clk.set_attr(clock);
  }
};

csl_vector stim {
  stim () {
    set_unit_name(top);
    set_direction(input);
  }
};

csl_vector exp {
  exp () {
    set_unit_name(top);
    set_direction(output);
  }
};

csl_testbench tb {
  top top0(.clk(clk));
  csl_signal clk(reg);
  tb () {
    clk.set_attr(clock);
    add_logic(clock,clk,20,ns);
  }
};
