Timing Analyzer report for gen
Mon Jan 24 18:41:54 2022
Quartus Prime Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Hold: 'clk'
 14. Slow 1200mV 85C Model Metastability Summary
 15. Slow 1200mV 0C Model Fmax Summary
 16. Slow 1200mV 0C Model Setup Summary
 17. Slow 1200mV 0C Model Hold Summary
 18. Slow 1200mV 0C Model Recovery Summary
 19. Slow 1200mV 0C Model Removal Summary
 20. Slow 1200mV 0C Model Minimum Pulse Width Summary
 21. Slow 1200mV 0C Model Setup: 'clk'
 22. Slow 1200mV 0C Model Hold: 'clk'
 23. Slow 1200mV 0C Model Metastability Summary
 24. Fast 1200mV 0C Model Setup Summary
 25. Fast 1200mV 0C Model Hold Summary
 26. Fast 1200mV 0C Model Recovery Summary
 27. Fast 1200mV 0C Model Removal Summary
 28. Fast 1200mV 0C Model Minimum Pulse Width Summary
 29. Fast 1200mV 0C Model Setup: 'clk'
 30. Fast 1200mV 0C Model Hold: 'clk'
 31. Fast 1200mV 0C Model Metastability Summary
 32. Multicorner Timing Analysis Summary
 33. Board Trace Model Assignments
 34. Input Transition Times
 35. Signal Integrity Metrics (Slow 1200mv 0c Model)
 36. Signal Integrity Metrics (Slow 1200mv 85c Model)
 37. Signal Integrity Metrics (Fast 1200mv 0c Model)
 38. Setup Transfers
 39. Hold Transfers
 40. Report TCCS
 41. Report RSKM
 42. Unconstrained Paths Summary
 43. Clock Status Summary
 44. Unconstrained Input Ports
 45. Unconstrained Output Ports
 46. Unconstrained Input Ports
 47. Unconstrained Output Ports
 48. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; gen                                                 ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE115F29C7                                       ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.02        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   1.7%      ;
;     Processors 3-4         ;   0.3%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 267.81 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; -2.734 ; -63.265            ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.334 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -87.632                          ;
+-------+--------+----------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                                                                                                                                                                  ;
+--------+-----------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                             ; To Node                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.734 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[0]                          ; sdmodb:sdmodb_inst|val_delay[6]                                                              ; clk          ; clk         ; 1.000        ; 0.018      ; 3.750      ;
; -2.733 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[1]                          ; sdmodb:sdmodb_inst|val_delay[7]                                                              ; clk          ; clk         ; 1.000        ; 0.018      ; 3.749      ;
; -2.715 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[0]                          ; sdmodb:sdmodb_inst|val_delay[7]                                                              ; clk          ; clk         ; 1.000        ; 0.018      ; 3.731      ;
; -2.634 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[1]                          ; sdmodb:sdmodb_inst|val_delay[6]                                                              ; clk          ; clk         ; 1.000        ; 0.018      ; 3.650      ;
; -2.614 ; sdmodb:sdmodb_inst|daco_reg~en                                                                                        ; sdmodb:sdmodb_inst|val_delay[6]                                                              ; clk          ; clk         ; 1.000        ; 0.332      ; 3.944      ;
; -2.602 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[0]                          ; sdmodb:sdmodb_inst|val_delay[4]                                                              ; clk          ; clk         ; 1.000        ; 0.018      ; 3.618      ;
; -2.602 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[2]                          ; sdmodb:sdmodb_inst|val_delay[6]                                                              ; clk          ; clk         ; 1.000        ; 0.018      ; 3.618      ;
; -2.601 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[1]                          ; sdmodb:sdmodb_inst|val_delay[5]                                                              ; clk          ; clk         ; 1.000        ; 0.018      ; 3.617      ;
; -2.595 ; sdmodb:sdmodb_inst|daco_reg~en                                                                                        ; sdmodb:sdmodb_inst|val_delay[7]                                                              ; clk          ; clk         ; 1.000        ; 0.332      ; 3.925      ;
; -2.589 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[3]                          ; sdmodb:sdmodb_inst|val_delay[7]                                                              ; clk          ; clk         ; 1.000        ; 0.018      ; 3.605      ;
; -2.583 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[2]                          ; sdmodb:sdmodb_inst|val_delay[7]                                                              ; clk          ; clk         ; 1.000        ; 0.018      ; 3.599      ;
; -2.583 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[0]                          ; sdmodb:sdmodb_inst|val_delay[5]                                                              ; clk          ; clk         ; 1.000        ; 0.018      ; 3.599      ;
; -2.502 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[1]                          ; sdmodb:sdmodb_inst|val_delay[4]                                                              ; clk          ; clk         ; 1.000        ; 0.018      ; 3.518      ;
; -2.490 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[3]                          ; sdmodb:sdmodb_inst|val_delay[6]                                                              ; clk          ; clk         ; 1.000        ; 0.018      ; 3.506      ;
; -2.482 ; sdmodb:sdmodb_inst|daco_reg~en                                                                                        ; sdmodb:sdmodb_inst|val_delay[4]                                                              ; clk          ; clk         ; 1.000        ; 0.332      ; 3.812      ;
; -2.470 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[0]                          ; sdmodb:sdmodb_inst|val_delay[2]                                                              ; clk          ; clk         ; 1.000        ; 0.018      ; 3.486      ;
; -2.470 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[2]                          ; sdmodb:sdmodb_inst|val_delay[4]                                                              ; clk          ; clk         ; 1.000        ; 0.018      ; 3.486      ;
; -2.469 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[1]                          ; sdmodb:sdmodb_inst|val_delay[3]                                                              ; clk          ; clk         ; 1.000        ; 0.018      ; 3.485      ;
; -2.463 ; sdmodb:sdmodb_inst|daco_reg~en                                                                                        ; sdmodb:sdmodb_inst|val_delay[5]                                                              ; clk          ; clk         ; 1.000        ; 0.332      ; 3.793      ;
; -2.457 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[3]                          ; sdmodb:sdmodb_inst|val_delay[5]                                                              ; clk          ; clk         ; 1.000        ; 0.018      ; 3.473      ;
; -2.451 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[2]                          ; sdmodb:sdmodb_inst|val_delay[5]                                                              ; clk          ; clk         ; 1.000        ; 0.018      ; 3.467      ;
; -2.451 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[0]                          ; sdmodb:sdmodb_inst|val_delay[3]                                                              ; clk          ; clk         ; 1.000        ; 0.018      ; 3.467      ;
; -2.442 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[4]                          ; sdmodb:sdmodb_inst|val_delay[6]                                                              ; clk          ; clk         ; 1.000        ; 0.018      ; 3.458      ;
; -2.430 ; sdmodb:sdmodb_inst|daco_reg                                                                                           ; sdmodb:sdmodb_inst|val_delay[6]                                                              ; clk          ; clk         ; 1.000        ; 0.332      ; 3.760      ;
; -2.423 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[4]                          ; sdmodb:sdmodb_inst|val_delay[7]                                                              ; clk          ; clk         ; 1.000        ; 0.018      ; 3.439      ;
; -2.415 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[5]                          ; sdmodb:sdmodb_inst|val_delay[7]                                                              ; clk          ; clk         ; 1.000        ; 0.018      ; 3.431      ;
; -2.411 ; sdmodb:sdmodb_inst|daco_reg                                                                                           ; sdmodb:sdmodb_inst|val_delay[7]                                                              ; clk          ; clk         ; 1.000        ; 0.332      ; 3.741      ;
; -2.350 ; sdmodb:sdmodb_inst|daco_reg~en                                                                                        ; sdmodb:sdmodb_inst|val_delay[2]                                                              ; clk          ; clk         ; 1.000        ; 0.332      ; 3.680      ;
; -2.331 ; sdmodb:sdmodb_inst|daco_reg~en                                                                                        ; sdmodb:sdmodb_inst|val_delay[3]                                                              ; clk          ; clk         ; 1.000        ; 0.332      ; 3.661      ;
; -2.323 ; sdmodb:sdmodb_inst|val_delay[0]                                                                                       ; sdmodb:sdmodb_inst|daco_reg                                                                  ; clk          ; clk         ; 1.000        ; -0.511     ; 2.810      ;
; -2.298 ; sdmodb:sdmodb_inst|daco_reg                                                                                           ; sdmodb:sdmodb_inst|val_delay[4]                                                              ; clk          ; clk         ; 1.000        ; 0.332      ; 3.628      ;
; -2.288 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[0]                          ; sdmodb:sdmodb_inst|val_delay[1]                                                              ; clk          ; clk         ; 1.000        ; -0.396     ; 2.890      ;
; -2.279 ; sdmodb:sdmodb_inst|daco_reg                                                                                           ; sdmodb:sdmodb_inst|val_delay[5]                                                              ; clk          ; clk         ; 1.000        ; 0.332      ; 3.609      ;
; -2.225 ; sdmodb:sdmodb_inst|val_delay[4]                                                                                       ; sdmodb:sdmodb_inst|daco_reg                                                                  ; clk          ; clk         ; 1.000        ; -0.511     ; 2.712      ;
; -2.204 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|ram_block1a0~porta_address_reg0 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[7] ; clk          ; clk         ; 1.000        ; -0.077     ; 3.049      ;
; -2.204 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|ram_block1a0~porta_address_reg0 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[6] ; clk          ; clk         ; 1.000        ; -0.077     ; 3.049      ;
; -2.204 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|ram_block1a0~porta_address_reg0 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[5] ; clk          ; clk         ; 1.000        ; -0.077     ; 3.049      ;
; -2.204 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|ram_block1a0~porta_address_reg0 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[4] ; clk          ; clk         ; 1.000        ; -0.077     ; 3.049      ;
; -2.204 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|ram_block1a0~porta_address_reg0 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[3] ; clk          ; clk         ; 1.000        ; -0.077     ; 3.049      ;
; -2.204 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|ram_block1a0~porta_address_reg0 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[2] ; clk          ; clk         ; 1.000        ; -0.077     ; 3.049      ;
; -2.204 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|ram_block1a0~porta_address_reg0 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[1] ; clk          ; clk         ; 1.000        ; -0.077     ; 3.049      ;
; -2.204 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|ram_block1a0~porta_address_reg0 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[0] ; clk          ; clk         ; 1.000        ; -0.077     ; 3.049      ;
; -2.168 ; sdmodb:sdmodb_inst|daco_reg~en                                                                                        ; sdmodb:sdmodb_inst|val_delay[1]                                                              ; clk          ; clk         ; 1.000        ; -0.082     ; 3.084      ;
; -2.166 ; sdmodb:sdmodb_inst|daco_reg                                                                                           ; sdmodb:sdmodb_inst|val_delay[2]                                                              ; clk          ; clk         ; 1.000        ; 0.332      ; 3.496      ;
; -2.159 ; sdmodb:sdmodb_inst|val_delay[2]                                                                                       ; sdmodb:sdmodb_inst|daco_reg                                                                  ; clk          ; clk         ; 1.000        ; -0.511     ; 2.646      ;
; -2.151 ; sdmodb:sdmodb_inst|val_delay[6]                                                                                       ; sdmodb:sdmodb_inst|daco_reg                                                                  ; clk          ; clk         ; 1.000        ; -0.511     ; 2.638      ;
; -2.147 ; sdmodb:sdmodb_inst|daco_reg                                                                                           ; sdmodb:sdmodb_inst|val_delay[3]                                                              ; clk          ; clk         ; 1.000        ; 0.332      ; 3.477      ;
; -2.139 ; sdmodb:sdmodb_inst|val_delay[3]                                                                                       ; sdmodb:sdmodb_inst|daco_reg                                                                  ; clk          ; clk         ; 1.000        ; -0.511     ; 2.626      ;
; -2.049 ; sdmodb:sdmodb_inst|val_delay[5]                                                                                       ; sdmodb:sdmodb_inst|daco_reg                                                                  ; clk          ; clk         ; 1.000        ; -0.511     ; 2.536      ;
; -1.984 ; sdmodb:sdmodb_inst|daco_reg                                                                                           ; sdmodb:sdmodb_inst|val_delay[1]                                                              ; clk          ; clk         ; 1.000        ; -0.082     ; 2.900      ;
; -1.927 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[1]                          ; sdmodb:sdmodb_inst|val_delay[2]                                                              ; clk          ; clk         ; 1.000        ; 0.018      ; 2.943      ;
; -1.923 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[3]                          ; sdmodb:sdmodb_inst|val_delay[4]                                                              ; clk          ; clk         ; 1.000        ; 0.018      ; 2.939      ;
; -1.879 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[5]                          ; sdmodb:sdmodb_inst|val_delay[6]                                                              ; clk          ; clk         ; 1.000        ; 0.018      ; 2.895      ;
; -1.876 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[6]                          ; sdmodb:sdmodb_inst|val_delay[7]                                                              ; clk          ; clk         ; 1.000        ; 0.018      ; 2.892      ;
; -1.873 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[2]                          ; sdmodb:sdmodb_inst|val_delay[3]                                                              ; clk          ; clk         ; 1.000        ; 0.018      ; 2.889      ;
; -1.868 ; sdmodb:sdmodb_inst|val_delay[1]                                                                                       ; sdmodb:sdmodb_inst|daco_reg                                                                  ; clk          ; clk         ; 1.000        ; -0.080     ; 2.786      ;
; -1.845 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[4]                          ; sdmodb:sdmodb_inst|val_delay[5]                                                              ; clk          ; clk         ; 1.000        ; 0.018      ; 2.861      ;
; -1.737 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[1]                          ; sdmodb:sdmodb_inst|val_delay[1]                                                              ; clk          ; clk         ; 1.000        ; -0.396     ; 2.339      ;
; -1.621 ; phinc[1]                                                                                                              ; phacc:phacc_inst|adder[12]                                                                   ; clk          ; clk         ; 1.000        ; -0.082     ; 2.537      ;
; -1.581 ; sdmodb:sdmodb_inst|val_delay_compar[0]                                                                                ; sdmodb:sdmodb_inst|daco_reg                                                                  ; clk          ; clk         ; 1.000        ; -0.081     ; 2.498      ;
; -1.554 ; sdmodb:sdmodb_inst|val_delay[7]                                                                                       ; sdmodb:sdmodb_inst|daco_reg                                                                  ; clk          ; clk         ; 1.000        ; -0.511     ; 2.041      ;
; -1.545 ; sdmodb:sdmodb_inst|val_delay_compar[3]                                                                                ; sdmodb:sdmodb_inst|daco_reg                                                                  ; clk          ; clk         ; 1.000        ; -0.081     ; 2.462      ;
; -1.535 ; sdmodb:sdmodb_inst|val_delay_compar[1]                                                                                ; sdmodb:sdmodb_inst|daco_reg                                                                  ; clk          ; clk         ; 1.000        ; -0.081     ; 2.452      ;
; -1.489 ; phinc[1]                                                                                                              ; phacc:phacc_inst|adder[10]                                                                   ; clk          ; clk         ; 1.000        ; -0.082     ; 2.405      ;
; -1.484 ; sdmodb:sdmodb_inst|val_delay_compar[4]                                                                                ; sdmodb:sdmodb_inst|daco_reg                                                                  ; clk          ; clk         ; 1.000        ; -0.081     ; 2.401      ;
; -1.481 ; phinc[3]                                                                                                              ; phacc:phacc_inst|adder[12]                                                                   ; clk          ; clk         ; 1.000        ; -0.081     ; 2.398      ;
; -1.475 ; phacc:phacc_inst|adder[1]                                                                                             ; phacc:phacc_inst|adder[12]                                                                   ; clk          ; clk         ; 1.000        ; -0.082     ; 2.391      ;
; -1.470 ; phinc[1]                                                                                                              ; phacc:phacc_inst|adder[11]                                                                   ; clk          ; clk         ; 1.000        ; -0.082     ; 2.386      ;
; -1.445 ; sdmodb:sdmodb_inst|val_delay_compar[2]                                                                                ; sdmodb:sdmodb_inst|daco_reg                                                                  ; clk          ; clk         ; 1.000        ; -0.081     ; 2.362      ;
; -1.417 ; sdmodb:sdmodb_inst|val_delay_compar[5]                                                                                ; sdmodb:sdmodb_inst|daco_reg                                                                  ; clk          ; clk         ; 1.000        ; -0.081     ; 2.334      ;
; -1.395 ; phinc[0]                                                                                                              ; phacc:phacc_inst|adder[12]                                                                   ; clk          ; clk         ; 1.000        ; -0.082     ; 2.311      ;
; -1.384 ; phacc:phacc_inst|adder[0]                                                                                             ; phacc:phacc_inst|adder[12]                                                                   ; clk          ; clk         ; 1.000        ; -0.082     ; 2.300      ;
; -1.379 ; phinc[5]                                                                                                              ; phacc:phacc_inst|adder[12]                                                                   ; clk          ; clk         ; 1.000        ; -0.081     ; 2.296      ;
; -1.365 ; sdmodb:sdmodb_inst|val_delay[0]                                                                                       ; sdmodb:sdmodb_inst|val_delay[1]                                                              ; clk          ; clk         ; 1.000        ; -0.512     ; 1.851      ;
; -1.357 ; phinc[1]                                                                                                              ; phacc:phacc_inst|adder[8]                                                                    ; clk          ; clk         ; 1.000        ; -0.082     ; 2.273      ;
; -1.355 ; phinc[0]                                                                                                              ; phacc:phacc_inst|adder[11]                                                                   ; clk          ; clk         ; 1.000        ; -0.082     ; 2.271      ;
; -1.355 ; phacc:phacc_inst|adder[0]                                                                                             ; phacc:phacc_inst|adder[11]                                                                   ; clk          ; clk         ; 1.000        ; -0.082     ; 2.271      ;
; -1.353 ; sdmodb:sdmodb_inst|val_delay_compar[6]                                                                                ; sdmodb:sdmodb_inst|daco_reg                                                                  ; clk          ; clk         ; 1.000        ; -0.081     ; 2.270      ;
; -1.349 ; phinc[3]                                                                                                              ; phacc:phacc_inst|adder[10]                                                                   ; clk          ; clk         ; 1.000        ; -0.081     ; 2.266      ;
; -1.347 ; sdmodb:sdmodb_inst|val_delay[0]                                                                                       ; sdmodb:sdmodb_inst|val_delay[7]                                                              ; clk          ; clk         ; 1.000        ; -0.098     ; 2.247      ;
; -1.344 ; phacc:phacc_inst|adder[3]                                                                                             ; phacc:phacc_inst|adder[12]                                                                   ; clk          ; clk         ; 1.000        ; -0.082     ; 2.260      ;
; -1.343 ; phacc:phacc_inst|adder[1]                                                                                             ; phacc:phacc_inst|adder[10]                                                                   ; clk          ; clk         ; 1.000        ; -0.082     ; 2.259      ;
; -1.338 ; phinc[1]                                                                                                              ; phacc:phacc_inst|adder[9]                                                                    ; clk          ; clk         ; 1.000        ; -0.082     ; 2.254      ;
; -1.330 ; phinc[3]                                                                                                              ; phacc:phacc_inst|adder[11]                                                                   ; clk          ; clk         ; 1.000        ; -0.081     ; 2.247      ;
; -1.324 ; phacc:phacc_inst|adder[1]                                                                                             ; phacc:phacc_inst|adder[11]                                                                   ; clk          ; clk         ; 1.000        ; -0.082     ; 2.240      ;
; -1.318 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[3]                          ; sdmodb:sdmodb_inst|val_delay[3]                                                              ; clk          ; clk         ; 1.000        ; 0.018      ; 2.334      ;
; -1.306 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[0]                          ; sdmodb:sdmodb_inst|val_delay[0]                                                              ; clk          ; clk         ; 1.000        ; 0.018      ; 2.322      ;
; -1.290 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[2]                          ; sdmodb:sdmodb_inst|val_delay[2]                                                              ; clk          ; clk         ; 1.000        ; 0.018      ; 2.306      ;
; -1.285 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[6]                          ; sdmodb:sdmodb_inst|val_delay[6]                                                              ; clk          ; clk         ; 1.000        ; 0.018      ; 2.301      ;
; -1.281 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[7]                          ; sdmodb:sdmodb_inst|val_delay[7]                                                              ; clk          ; clk         ; 1.000        ; 0.018      ; 2.297      ;
; -1.274 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[5]                          ; sdmodb:sdmodb_inst|val_delay[5]                                                              ; clk          ; clk         ; 1.000        ; 0.018      ; 2.290      ;
; -1.263 ; phinc[0]                                                                                                              ; phacc:phacc_inst|adder[10]                                                                   ; clk          ; clk         ; 1.000        ; -0.082     ; 2.179      ;
; -1.260 ; phinc[4]                                                                                                              ; phacc:phacc_inst|adder[11]                                                                   ; clk          ; clk         ; 1.000        ; -0.081     ; 2.177      ;
; -1.259 ; phinc[4]                                                                                                              ; phacc:phacc_inst|adder[12]                                                                   ; clk          ; clk         ; 1.000        ; -0.081     ; 2.176      ;
; -1.258 ; phacc:phacc_inst|adder[2]                                                                                             ; phacc:phacc_inst|adder[12]                                                                   ; clk          ; clk         ; 1.000        ; -0.082     ; 2.174      ;
; -1.255 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[4]                          ; sdmodb:sdmodb_inst|val_delay[4]                                                              ; clk          ; clk         ; 1.000        ; 0.018      ; 2.271      ;
; -1.253 ; phinc[2]                                                                                                              ; phacc:phacc_inst|adder[12]                                                                   ; clk          ; clk         ; 1.000        ; -0.082     ; 2.169      ;
; -1.252 ; phacc:phacc_inst|adder[0]                                                                                             ; phacc:phacc_inst|adder[10]                                                                   ; clk          ; clk         ; 1.000        ; -0.082     ; 2.168      ;
; -1.247 ; phinc[5]                                                                                                              ; phacc:phacc_inst|adder[10]                                                                   ; clk          ; clk         ; 1.000        ; -0.081     ; 2.164      ;
; -1.242 ; phinc[7]                                                                                                              ; phacc:phacc_inst|adder[12]                                                                   ; clk          ; clk         ; 1.000        ; -0.081     ; 2.159      ;
+--------+-----------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                                                                                            ;
+-------+----------------------------------------+-----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                                                                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+-----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.334 ; phacc:phacc_inst|phase[6]              ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.441      ; 0.997      ;
; 0.334 ; phacc:phacc_inst|phase[7]              ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.441      ; 0.997      ;
; 0.336 ; phacc:phacc_inst|phase[3]              ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.441      ; 0.999      ;
; 0.340 ; phacc:phacc_inst|phase[2]              ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.441      ; 1.003      ;
; 0.347 ; phacc:phacc_inst|phase[4]              ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.441      ; 1.010      ;
; 0.378 ; phacc:phacc_inst|phase[5]              ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.441      ; 1.041      ;
; 0.388 ; phacc:phacc_inst|phase[0]              ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.441      ; 1.051      ;
; 0.403 ; phacc:phacc_inst|phase[1]              ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.441      ; 1.066      ;
; 0.632 ; phacc:phacc_inst|adder[2]              ; phacc:phacc_inst|adder[2]                                                                                             ; clk          ; clk         ; 0.000        ; 0.082      ; 0.900      ;
; 0.633 ; phacc:phacc_inst|adder[4]              ; phacc:phacc_inst|adder[4]                                                                                             ; clk          ; clk         ; 0.000        ; 0.082      ; 0.901      ;
; 0.634 ; phinc[2]                               ; phacc:phacc_inst|adder[2]                                                                                             ; clk          ; clk         ; 0.000        ; 0.082      ; 0.902      ;
; 0.637 ; phacc:phacc_inst|adder[1]              ; phacc:phacc_inst|adder[1]                                                                                             ; clk          ; clk         ; 0.000        ; 0.082      ; 0.905      ;
; 0.638 ; phacc:phacc_inst|adder[3]              ; phacc:phacc_inst|adder[3]                                                                                             ; clk          ; clk         ; 0.000        ; 0.082      ; 0.906      ;
; 0.639 ; sdmodb:sdmodb_inst|val_delay[6]        ; sdmodb:sdmodb_inst|val_delay[6]                                                                                       ; clk          ; clk         ; 0.000        ; 0.098      ; 0.923      ;
; 0.647 ; sdmodb:sdmodb_inst|val_delay[7]        ; sdmodb:sdmodb_inst|val_delay[7]                                                                                       ; clk          ; clk         ; 0.000        ; 0.098      ; 0.931      ;
; 0.650 ; phacc:phacc_inst|adder[0]              ; phacc:phacc_inst|adder[0]                                                                                             ; clk          ; clk         ; 0.000        ; 0.082      ; 0.918      ;
; 0.654 ; phinc[0]                               ; phacc:phacc_inst|adder[0]                                                                                             ; clk          ; clk         ; 0.000        ; 0.082      ; 0.922      ;
; 0.657 ; phacc:phacc_inst|adder[11]             ; phacc:phacc_inst|adder[11]                                                                                            ; clk          ; clk         ; 0.000        ; 0.082      ; 0.925      ;
; 0.657 ; phacc:phacc_inst|adder[10]             ; phacc:phacc_inst|adder[10]                                                                                            ; clk          ; clk         ; 0.000        ; 0.082      ; 0.925      ;
; 0.657 ; phacc:phacc_inst|adder[9]              ; phacc:phacc_inst|adder[9]                                                                                             ; clk          ; clk         ; 0.000        ; 0.082      ; 0.925      ;
; 0.657 ; phacc:phacc_inst|adder[6]              ; phacc:phacc_inst|adder[6]                                                                                             ; clk          ; clk         ; 0.000        ; 0.082      ; 0.925      ;
; 0.657 ; phacc:phacc_inst|adder[5]              ; phacc:phacc_inst|adder[5]                                                                                             ; clk          ; clk         ; 0.000        ; 0.082      ; 0.925      ;
; 0.658 ; phacc:phacc_inst|adder[12]             ; phacc:phacc_inst|adder[12]                                                                                            ; clk          ; clk         ; 0.000        ; 0.082      ; 0.926      ;
; 0.660 ; phacc:phacc_inst|adder[8]              ; phacc:phacc_inst|adder[8]                                                                                             ; clk          ; clk         ; 0.000        ; 0.082      ; 0.928      ;
; 0.660 ; phacc:phacc_inst|adder[7]              ; phacc:phacc_inst|adder[7]                                                                                             ; clk          ; clk         ; 0.000        ; 0.082      ; 0.928      ;
; 0.782 ; sdmodb:sdmodb_inst|val_delay[4]        ; sdmodb:sdmodb_inst|val_delay[4]                                                                                       ; clk          ; clk         ; 0.000        ; 0.098      ; 1.066      ;
; 0.782 ; sdmodb:sdmodb_inst|val_delay[2]        ; sdmodb:sdmodb_inst|val_delay[2]                                                                                       ; clk          ; clk         ; 0.000        ; 0.098      ; 1.066      ;
; 0.797 ; sdmodb:sdmodb_inst|val_delay[3]        ; sdmodb:sdmodb_inst|val_delay[3]                                                                                       ; clk          ; clk         ; 0.000        ; 0.098      ; 1.081      ;
; 0.797 ; phinc[4]                               ; phacc:phacc_inst|adder[4]                                                                                             ; clk          ; clk         ; 0.000        ; 0.082      ; 1.065      ;
; 0.801 ; phinc[3]                               ; phacc:phacc_inst|adder[3]                                                                                             ; clk          ; clk         ; 0.000        ; 0.082      ; 1.069      ;
; 0.803 ; phinc[1]                               ; phacc:phacc_inst|adder[1]                                                                                             ; clk          ; clk         ; 0.000        ; 0.082      ; 1.071      ;
; 0.812 ; sdmodb:sdmodb_inst|val_delay[5]        ; sdmodb:sdmodb_inst|val_delay[5]                                                                                       ; clk          ; clk         ; 0.000        ; 0.098      ; 1.096      ;
; 0.834 ; phinc[6]                               ; phacc:phacc_inst|adder[6]                                                                                             ; clk          ; clk         ; 0.000        ; 0.082      ; 1.102      ;
; 0.835 ; phinc[7]                               ; phacc:phacc_inst|adder[7]                                                                                             ; clk          ; clk         ; 0.000        ; 0.082      ; 1.103      ;
; 0.836 ; phinc[5]                               ; phacc:phacc_inst|adder[5]                                                                                             ; clk          ; clk         ; 0.000        ; 0.082      ; 1.104      ;
; 0.869 ; sdmodb:sdmodb_inst|val_delay[0]        ; sdmodb:sdmodb_inst|val_delay[0]                                                                                       ; clk          ; clk         ; 0.000        ; 0.098      ; 1.153      ;
; 0.915 ; phacc:phacc_inst|adder[5]              ; phacc:phacc_inst|phase[0]                                                                                             ; clk          ; clk         ; 0.000        ; 0.076      ; 1.177      ;
; 0.922 ; phacc:phacc_inst|adder[8]              ; phacc:phacc_inst|phase[3]                                                                                             ; clk          ; clk         ; 0.000        ; 0.076      ; 1.184      ;
; 0.934 ; phacc:phacc_inst|adder[11]             ; phacc:phacc_inst|phase[6]                                                                                             ; clk          ; clk         ; 0.000        ; 0.076      ; 1.196      ;
; 0.939 ; phacc:phacc_inst|adder[12]             ; phacc:phacc_inst|phase[7]                                                                                             ; clk          ; clk         ; 0.000        ; 0.076      ; 1.201      ;
; 0.951 ; phacc:phacc_inst|adder[1]              ; phacc:phacc_inst|adder[2]                                                                                             ; clk          ; clk         ; 0.000        ; 0.082      ; 1.219      ;
; 0.952 ; phacc:phacc_inst|adder[3]              ; phacc:phacc_inst|adder[4]                                                                                             ; clk          ; clk         ; 0.000        ; 0.082      ; 1.220      ;
; 0.957 ; phacc:phacc_inst|adder[10]             ; phacc:phacc_inst|phase[5]                                                                                             ; clk          ; clk         ; 0.000        ; 0.076      ; 1.219      ;
; 0.961 ; phacc:phacc_inst|adder[2]              ; phacc:phacc_inst|adder[3]                                                                                             ; clk          ; clk         ; 0.000        ; 0.082      ; 1.229      ;
; 0.962 ; phacc:phacc_inst|adder[4]              ; phacc:phacc_inst|adder[5]                                                                                             ; clk          ; clk         ; 0.000        ; 0.082      ; 1.230      ;
; 0.963 ; phacc:phacc_inst|adder[0]              ; phacc:phacc_inst|adder[1]                                                                                             ; clk          ; clk         ; 0.000        ; 0.082      ; 1.231      ;
; 0.964 ; phinc[2]                               ; phacc:phacc_inst|adder[3]                                                                                             ; clk          ; clk         ; 0.000        ; 0.082      ; 1.232      ;
; 0.964 ; phinc[0]                               ; phacc:phacc_inst|adder[1]                                                                                             ; clk          ; clk         ; 0.000        ; 0.082      ; 1.232      ;
; 0.966 ; phacc:phacc_inst|adder[7]              ; phacc:phacc_inst|phase[2]                                                                                             ; clk          ; clk         ; 0.000        ; 0.076      ; 1.228      ;
; 0.966 ; phacc:phacc_inst|adder[2]              ; phacc:phacc_inst|adder[4]                                                                                             ; clk          ; clk         ; 0.000        ; 0.082      ; 1.234      ;
; 0.967 ; phacc:phacc_inst|adder[4]              ; phacc:phacc_inst|adder[6]                                                                                             ; clk          ; clk         ; 0.000        ; 0.082      ; 1.235      ;
; 0.968 ; sdmodb:sdmodb_inst|val_delay[6]        ; sdmodb:sdmodb_inst|val_delay[7]                                                                                       ; clk          ; clk         ; 0.000        ; 0.098      ; 1.252      ;
; 0.968 ; phacc:phacc_inst|adder[0]              ; phacc:phacc_inst|adder[2]                                                                                             ; clk          ; clk         ; 0.000        ; 0.082      ; 1.236      ;
; 0.969 ; phinc[2]                               ; phacc:phacc_inst|adder[4]                                                                                             ; clk          ; clk         ; 0.000        ; 0.082      ; 1.237      ;
; 0.969 ; phinc[0]                               ; phacc:phacc_inst|adder[2]                                                                                             ; clk          ; clk         ; 0.000        ; 0.082      ; 1.237      ;
; 0.973 ; phacc:phacc_inst|adder[5]              ; phacc:phacc_inst|adder[6]                                                                                             ; clk          ; clk         ; 0.000        ; 0.082      ; 1.241      ;
; 0.974 ; phacc:phacc_inst|adder[9]              ; phacc:phacc_inst|adder[10]                                                                                            ; clk          ; clk         ; 0.000        ; 0.082      ; 1.242      ;
; 0.974 ; phacc:phacc_inst|adder[11]             ; phacc:phacc_inst|adder[12]                                                                                            ; clk          ; clk         ; 0.000        ; 0.082      ; 1.242      ;
; 0.974 ; phacc:phacc_inst|adder[7]              ; phacc:phacc_inst|adder[8]                                                                                             ; clk          ; clk         ; 0.000        ; 0.082      ; 1.242      ;
; 0.984 ; phacc:phacc_inst|adder[10]             ; phacc:phacc_inst|adder[11]                                                                                            ; clk          ; clk         ; 0.000        ; 0.082      ; 1.252      ;
; 0.985 ; phacc:phacc_inst|adder[9]              ; phacc:phacc_inst|phase[4]                                                                                             ; clk          ; clk         ; 0.000        ; 0.076      ; 1.247      ;
; 0.987 ; phacc:phacc_inst|adder[8]              ; phacc:phacc_inst|adder[9]                                                                                             ; clk          ; clk         ; 0.000        ; 0.082      ; 1.255      ;
; 0.987 ; phacc:phacc_inst|adder[6]              ; phacc:phacc_inst|adder[7]                                                                                             ; clk          ; clk         ; 0.000        ; 0.082      ; 1.255      ;
; 0.989 ; phacc:phacc_inst|adder[10]             ; phacc:phacc_inst|adder[12]                                                                                            ; clk          ; clk         ; 0.000        ; 0.082      ; 1.257      ;
; 0.992 ; sdmodb:sdmodb_inst|val_delay[1]        ; sdmodb:sdmodb_inst|val_delay[2]                                                                                       ; clk          ; clk         ; 0.000        ; 0.512      ; 1.690      ;
; 0.992 ; phacc:phacc_inst|adder[8]              ; phacc:phacc_inst|adder[10]                                                                                            ; clk          ; clk         ; 0.000        ; 0.082      ; 1.260      ;
; 0.992 ; phacc:phacc_inst|adder[6]              ; phacc:phacc_inst|adder[8]                                                                                             ; clk          ; clk         ; 0.000        ; 0.082      ; 1.260      ;
; 1.020 ; sdmodb:sdmodb_inst|val_delay[1]        ; sdmodb:sdmodb_inst|val_delay_compar[1]                                                                                ; clk          ; clk         ; 0.000        ; 0.082      ; 1.288      ;
; 1.046 ; sdmodb:sdmodb_inst|val_delay_compar[7] ; sdmodb:sdmodb_inst|daco_reg                                                                                           ; clk          ; clk         ; 0.000        ; 0.081      ; 1.313      ;
; 1.063 ; sdmodb:sdmodb_inst|val_delay[1]        ; sdmodb:sdmodb_inst|val_delay[3]                                                                                       ; clk          ; clk         ; 0.000        ; 0.512      ; 1.761      ;
; 1.072 ; phacc:phacc_inst|adder[1]              ; phacc:phacc_inst|adder[3]                                                                                             ; clk          ; clk         ; 0.000        ; 0.082      ; 1.340      ;
; 1.073 ; phacc:phacc_inst|adder[3]              ; phacc:phacc_inst|adder[5]                                                                                             ; clk          ; clk         ; 0.000        ; 0.082      ; 1.341      ;
; 1.077 ; phacc:phacc_inst|adder[1]              ; phacc:phacc_inst|adder[4]                                                                                             ; clk          ; clk         ; 0.000        ; 0.082      ; 1.345      ;
; 1.078 ; phacc:phacc_inst|adder[3]              ; phacc:phacc_inst|adder[6]                                                                                             ; clk          ; clk         ; 0.000        ; 0.082      ; 1.346      ;
; 1.085 ; phacc:phacc_inst|adder[6]              ; phacc:phacc_inst|phase[1]                                                                                             ; clk          ; clk         ; 0.000        ; 0.076      ; 1.347      ;
; 1.087 ; phacc:phacc_inst|adder[2]              ; phacc:phacc_inst|adder[5]                                                                                             ; clk          ; clk         ; 0.000        ; 0.082      ; 1.355      ;
; 1.088 ; phacc:phacc_inst|adder[4]              ; phacc:phacc_inst|adder[7]                                                                                             ; clk          ; clk         ; 0.000        ; 0.082      ; 1.356      ;
; 1.089 ; phacc:phacc_inst|adder[0]              ; phacc:phacc_inst|adder[3]                                                                                             ; clk          ; clk         ; 0.000        ; 0.082      ; 1.357      ;
; 1.090 ; phinc[2]                               ; phacc:phacc_inst|adder[5]                                                                                             ; clk          ; clk         ; 0.000        ; 0.082      ; 1.358      ;
; 1.090 ; phinc[0]                               ; phacc:phacc_inst|adder[3]                                                                                             ; clk          ; clk         ; 0.000        ; 0.082      ; 1.358      ;
; 1.092 ; phacc:phacc_inst|adder[2]              ; phacc:phacc_inst|adder[6]                                                                                             ; clk          ; clk         ; 0.000        ; 0.082      ; 1.360      ;
; 1.093 ; phacc:phacc_inst|adder[4]              ; phacc:phacc_inst|adder[8]                                                                                             ; clk          ; clk         ; 0.000        ; 0.082      ; 1.361      ;
; 1.094 ; phacc:phacc_inst|adder[0]              ; phacc:phacc_inst|adder[4]                                                                                             ; clk          ; clk         ; 0.000        ; 0.082      ; 1.362      ;
; 1.094 ; phacc:phacc_inst|adder[5]              ; phacc:phacc_inst|adder[7]                                                                                             ; clk          ; clk         ; 0.000        ; 0.082      ; 1.362      ;
; 1.095 ; phacc:phacc_inst|adder[9]              ; phacc:phacc_inst|adder[11]                                                                                            ; clk          ; clk         ; 0.000        ; 0.082      ; 1.363      ;
; 1.095 ; phacc:phacc_inst|adder[7]              ; phacc:phacc_inst|adder[9]                                                                                             ; clk          ; clk         ; 0.000        ; 0.082      ; 1.363      ;
; 1.095 ; phinc[2]                               ; phacc:phacc_inst|adder[6]                                                                                             ; clk          ; clk         ; 0.000        ; 0.082      ; 1.363      ;
; 1.095 ; phinc[0]                               ; phacc:phacc_inst|adder[4]                                                                                             ; clk          ; clk         ; 0.000        ; 0.082      ; 1.363      ;
; 1.099 ; phacc:phacc_inst|adder[5]              ; phacc:phacc_inst|adder[8]                                                                                             ; clk          ; clk         ; 0.000        ; 0.082      ; 1.367      ;
; 1.100 ; phacc:phacc_inst|adder[9]              ; phacc:phacc_inst|adder[12]                                                                                            ; clk          ; clk         ; 0.000        ; 0.082      ; 1.368      ;
; 1.100 ; phacc:phacc_inst|adder[7]              ; phacc:phacc_inst|adder[10]                                                                                            ; clk          ; clk         ; 0.000        ; 0.082      ; 1.368      ;
; 1.107 ; sdmodb:sdmodb_inst|val_delay[1]        ; sdmodb:sdmodb_inst|val_delay[1]                                                                                       ; clk          ; clk         ; 0.000        ; 0.081      ; 1.374      ;
; 1.111 ; sdmodb:sdmodb_inst|val_delay[3]        ; sdmodb:sdmodb_inst|val_delay[4]                                                                                       ; clk          ; clk         ; 0.000        ; 0.098      ; 1.395      ;
; 1.111 ; sdmodb:sdmodb_inst|val_delay[2]        ; sdmodb:sdmodb_inst|val_delay[3]                                                                                       ; clk          ; clk         ; 0.000        ; 0.098      ; 1.395      ;
; 1.111 ; sdmodb:sdmodb_inst|val_delay[4]        ; sdmodb:sdmodb_inst|val_delay[5]                                                                                       ; clk          ; clk         ; 0.000        ; 0.098      ; 1.395      ;
; 1.113 ; phacc:phacc_inst|adder[8]              ; phacc:phacc_inst|adder[11]                                                                                            ; clk          ; clk         ; 0.000        ; 0.082      ; 1.381      ;
; 1.113 ; phacc:phacc_inst|adder[6]              ; phacc:phacc_inst|adder[9]                                                                                             ; clk          ; clk         ; 0.000        ; 0.082      ; 1.381      ;
; 1.116 ; sdmodb:sdmodb_inst|val_delay[4]        ; sdmodb:sdmodb_inst|val_delay[6]                                                                                       ; clk          ; clk         ; 0.000        ; 0.098      ; 1.400      ;
; 1.116 ; sdmodb:sdmodb_inst|val_delay[2]        ; sdmodb:sdmodb_inst|val_delay[4]                                                                                       ; clk          ; clk         ; 0.000        ; 0.098      ; 1.400      ;
; 1.117 ; phinc[3]                               ; phacc:phacc_inst|adder[4]                                                                                             ; clk          ; clk         ; 0.000        ; 0.082      ; 1.385      ;
+-------+----------------------------------------+-----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 297.62 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -2.360 ; -52.379           ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.335 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -87.236                         ;
+-------+--------+---------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                                                                                                                                                                   ;
+--------+-----------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                             ; To Node                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.360 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[0]                          ; sdmodb:sdmodb_inst|val_delay[6]                                                              ; clk          ; clk         ; 1.000        ; 0.025      ; 3.384      ;
; -2.333 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[1]                          ; sdmodb:sdmodb_inst|val_delay[7]                                                              ; clk          ; clk         ; 1.000        ; 0.025      ; 3.357      ;
; -2.331 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[0]                          ; sdmodb:sdmodb_inst|val_delay[7]                                                              ; clk          ; clk         ; 1.000        ; 0.025      ; 3.355      ;
; -2.255 ; sdmodb:sdmodb_inst|daco_reg~en                                                                                        ; sdmodb:sdmodb_inst|val_delay[6]                                                              ; clk          ; clk         ; 1.000        ; 0.307      ; 3.561      ;
; -2.244 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[0]                          ; sdmodb:sdmodb_inst|val_delay[4]                                                              ; clk          ; clk         ; 1.000        ; 0.025      ; 3.268      ;
; -2.238 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[2]                          ; sdmodb:sdmodb_inst|val_delay[6]                                                              ; clk          ; clk         ; 1.000        ; 0.025      ; 3.262      ;
; -2.227 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[1]                          ; sdmodb:sdmodb_inst|val_delay[6]                                                              ; clk          ; clk         ; 1.000        ; 0.025      ; 3.251      ;
; -2.226 ; sdmodb:sdmodb_inst|daco_reg~en                                                                                        ; sdmodb:sdmodb_inst|val_delay[7]                                                              ; clk          ; clk         ; 1.000        ; 0.307      ; 3.532      ;
; -2.217 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[1]                          ; sdmodb:sdmodb_inst|val_delay[5]                                                              ; clk          ; clk         ; 1.000        ; 0.025      ; 3.241      ;
; -2.215 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[0]                          ; sdmodb:sdmodb_inst|val_delay[5]                                                              ; clk          ; clk         ; 1.000        ; 0.025      ; 3.239      ;
; -2.209 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[2]                          ; sdmodb:sdmodb_inst|val_delay[7]                                                              ; clk          ; clk         ; 1.000        ; 0.025      ; 3.233      ;
; -2.204 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[3]                          ; sdmodb:sdmodb_inst|val_delay[7]                                                              ; clk          ; clk         ; 1.000        ; 0.025      ; 3.228      ;
; -2.139 ; sdmodb:sdmodb_inst|daco_reg~en                                                                                        ; sdmodb:sdmodb_inst|val_delay[4]                                                              ; clk          ; clk         ; 1.000        ; 0.307      ; 3.445      ;
; -2.128 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[0]                          ; sdmodb:sdmodb_inst|val_delay[2]                                                              ; clk          ; clk         ; 1.000        ; 0.025      ; 3.152      ;
; -2.122 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[2]                          ; sdmodb:sdmodb_inst|val_delay[4]                                                              ; clk          ; clk         ; 1.000        ; 0.025      ; 3.146      ;
; -2.111 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[1]                          ; sdmodb:sdmodb_inst|val_delay[4]                                                              ; clk          ; clk         ; 1.000        ; 0.025      ; 3.135      ;
; -2.110 ; sdmodb:sdmodb_inst|daco_reg~en                                                                                        ; sdmodb:sdmodb_inst|val_delay[5]                                                              ; clk          ; clk         ; 1.000        ; 0.307      ; 3.416      ;
; -2.105 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[3]                          ; sdmodb:sdmodb_inst|val_delay[6]                                                              ; clk          ; clk         ; 1.000        ; 0.025      ; 3.129      ;
; -2.101 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[1]                          ; sdmodb:sdmodb_inst|val_delay[3]                                                              ; clk          ; clk         ; 1.000        ; 0.025      ; 3.125      ;
; -2.099 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[0]                          ; sdmodb:sdmodb_inst|val_delay[3]                                                              ; clk          ; clk         ; 1.000        ; 0.025      ; 3.123      ;
; -2.099 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[4]                          ; sdmodb:sdmodb_inst|val_delay[6]                                                              ; clk          ; clk         ; 1.000        ; 0.025      ; 3.123      ;
; -2.093 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[2]                          ; sdmodb:sdmodb_inst|val_delay[5]                                                              ; clk          ; clk         ; 1.000        ; 0.025      ; 3.117      ;
; -2.093 ; sdmodb:sdmodb_inst|daco_reg                                                                                           ; sdmodb:sdmodb_inst|val_delay[6]                                                              ; clk          ; clk         ; 1.000        ; 0.307      ; 3.399      ;
; -2.088 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[3]                          ; sdmodb:sdmodb_inst|val_delay[5]                                                              ; clk          ; clk         ; 1.000        ; 0.025      ; 3.112      ;
; -2.070 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[4]                          ; sdmodb:sdmodb_inst|val_delay[7]                                                              ; clk          ; clk         ; 1.000        ; 0.025      ; 3.094      ;
; -2.064 ; sdmodb:sdmodb_inst|daco_reg                                                                                           ; sdmodb:sdmodb_inst|val_delay[7]                                                              ; clk          ; clk         ; 1.000        ; 0.307      ; 3.370      ;
; -2.052 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[5]                          ; sdmodb:sdmodb_inst|val_delay[7]                                                              ; clk          ; clk         ; 1.000        ; 0.025      ; 3.076      ;
; -2.023 ; sdmodb:sdmodb_inst|daco_reg~en                                                                                        ; sdmodb:sdmodb_inst|val_delay[2]                                                              ; clk          ; clk         ; 1.000        ; 0.307      ; 3.329      ;
; -1.994 ; sdmodb:sdmodb_inst|daco_reg~en                                                                                        ; sdmodb:sdmodb_inst|val_delay[3]                                                              ; clk          ; clk         ; 1.000        ; 0.307      ; 3.300      ;
; -1.988 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[0]                          ; sdmodb:sdmodb_inst|val_delay[1]                                                              ; clk          ; clk         ; 1.000        ; -0.355     ; 2.632      ;
; -1.979 ; sdmodb:sdmodb_inst|val_delay[0]                                                                                       ; sdmodb:sdmodb_inst|daco_reg                                                                  ; clk          ; clk         ; 1.000        ; -0.468     ; 2.510      ;
; -1.977 ; sdmodb:sdmodb_inst|daco_reg                                                                                           ; sdmodb:sdmodb_inst|val_delay[4]                                                              ; clk          ; clk         ; 1.000        ; 0.307      ; 3.283      ;
; -1.948 ; sdmodb:sdmodb_inst|daco_reg                                                                                           ; sdmodb:sdmodb_inst|val_delay[5]                                                              ; clk          ; clk         ; 1.000        ; 0.307      ; 3.254      ;
; -1.907 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|ram_block1a0~porta_address_reg0 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[7] ; clk          ; clk         ; 1.000        ; -0.075     ; 2.763      ;
; -1.907 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|ram_block1a0~porta_address_reg0 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[6] ; clk          ; clk         ; 1.000        ; -0.075     ; 2.763      ;
; -1.907 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|ram_block1a0~porta_address_reg0 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[5] ; clk          ; clk         ; 1.000        ; -0.075     ; 2.763      ;
; -1.907 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|ram_block1a0~porta_address_reg0 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[4] ; clk          ; clk         ; 1.000        ; -0.075     ; 2.763      ;
; -1.907 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|ram_block1a0~porta_address_reg0 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[3] ; clk          ; clk         ; 1.000        ; -0.075     ; 2.763      ;
; -1.907 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|ram_block1a0~porta_address_reg0 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[2] ; clk          ; clk         ; 1.000        ; -0.075     ; 2.763      ;
; -1.907 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|ram_block1a0~porta_address_reg0 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[1] ; clk          ; clk         ; 1.000        ; -0.075     ; 2.763      ;
; -1.907 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|ram_block1a0~porta_address_reg0 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[0] ; clk          ; clk         ; 1.000        ; -0.075     ; 2.763      ;
; -1.892 ; sdmodb:sdmodb_inst|val_delay[4]                                                                                       ; sdmodb:sdmodb_inst|daco_reg                                                                  ; clk          ; clk         ; 1.000        ; -0.468     ; 2.423      ;
; -1.883 ; sdmodb:sdmodb_inst|daco_reg~en                                                                                        ; sdmodb:sdmodb_inst|val_delay[1]                                                              ; clk          ; clk         ; 1.000        ; -0.073     ; 2.809      ;
; -1.861 ; sdmodb:sdmodb_inst|daco_reg                                                                                           ; sdmodb:sdmodb_inst|val_delay[2]                                                              ; clk          ; clk         ; 1.000        ; 0.307      ; 3.167      ;
; -1.844 ; sdmodb:sdmodb_inst|val_delay[3]                                                                                       ; sdmodb:sdmodb_inst|daco_reg                                                                  ; clk          ; clk         ; 1.000        ; -0.468     ; 2.375      ;
; -1.834 ; sdmodb:sdmodb_inst|val_delay[2]                                                                                       ; sdmodb:sdmodb_inst|daco_reg                                                                  ; clk          ; clk         ; 1.000        ; -0.468     ; 2.365      ;
; -1.832 ; sdmodb:sdmodb_inst|daco_reg                                                                                           ; sdmodb:sdmodb_inst|val_delay[3]                                                              ; clk          ; clk         ; 1.000        ; 0.307      ; 3.138      ;
; -1.829 ; sdmodb:sdmodb_inst|val_delay[6]                                                                                       ; sdmodb:sdmodb_inst|daco_reg                                                                  ; clk          ; clk         ; 1.000        ; -0.468     ; 2.360      ;
; -1.778 ; sdmodb:sdmodb_inst|val_delay[5]                                                                                       ; sdmodb:sdmodb_inst|daco_reg                                                                  ; clk          ; clk         ; 1.000        ; -0.468     ; 2.309      ;
; -1.721 ; sdmodb:sdmodb_inst|daco_reg                                                                                           ; sdmodb:sdmodb_inst|val_delay[1]                                                              ; clk          ; clk         ; 1.000        ; -0.073     ; 2.647      ;
; -1.650 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[3]                          ; sdmodb:sdmodb_inst|val_delay[4]                                                              ; clk          ; clk         ; 1.000        ; 0.025      ; 2.674      ;
; -1.649 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[1]                          ; sdmodb:sdmodb_inst|val_delay[2]                                                              ; clk          ; clk         ; 1.000        ; 0.025      ; 2.673      ;
; -1.611 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[6]                          ; sdmodb:sdmodb_inst|val_delay[7]                                                              ; clk          ; clk         ; 1.000        ; 0.025      ; 2.635      ;
; -1.606 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[5]                          ; sdmodb:sdmodb_inst|val_delay[6]                                                              ; clk          ; clk         ; 1.000        ; 0.025      ; 2.630      ;
; -1.603 ; sdmodb:sdmodb_inst|val_delay[1]                                                                                       ; sdmodb:sdmodb_inst|daco_reg                                                                  ; clk          ; clk         ; 1.000        ; -0.072     ; 2.530      ;
; -1.602 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[2]                          ; sdmodb:sdmodb_inst|val_delay[3]                                                              ; clk          ; clk         ; 1.000        ; 0.025      ; 2.626      ;
; -1.579 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[4]                          ; sdmodb:sdmodb_inst|val_delay[5]                                                              ; clk          ; clk         ; 1.000        ; 0.025      ; 2.603      ;
; -1.492 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[1]                          ; sdmodb:sdmodb_inst|val_delay[1]                                                              ; clk          ; clk         ; 1.000        ; -0.355     ; 2.136      ;
; -1.350 ; sdmodb:sdmodb_inst|val_delay[7]                                                                                       ; sdmodb:sdmodb_inst|daco_reg                                                                  ; clk          ; clk         ; 1.000        ; -0.468     ; 1.881      ;
; -1.330 ; phinc[1]                                                                                                              ; phacc:phacc_inst|adder[12]                                                                   ; clk          ; clk         ; 1.000        ; -0.072     ; 2.257      ;
; -1.319 ; sdmodb:sdmodb_inst|val_delay_compar[0]                                                                                ; sdmodb:sdmodb_inst|daco_reg                                                                  ; clk          ; clk         ; 1.000        ; -0.072     ; 2.246      ;
; -1.273 ; sdmodb:sdmodb_inst|val_delay_compar[3]                                                                                ; sdmodb:sdmodb_inst|daco_reg                                                                  ; clk          ; clk         ; 1.000        ; -0.072     ; 2.200      ;
; -1.268 ; sdmodb:sdmodb_inst|val_delay_compar[1]                                                                                ; sdmodb:sdmodb_inst|daco_reg                                                                  ; clk          ; clk         ; 1.000        ; -0.072     ; 2.195      ;
; -1.252 ; sdmodb:sdmodb_inst|val_delay_compar[4]                                                                                ; sdmodb:sdmodb_inst|daco_reg                                                                  ; clk          ; clk         ; 1.000        ; -0.072     ; 2.179      ;
; -1.214 ; phinc[1]                                                                                                              ; phacc:phacc_inst|adder[10]                                                                   ; clk          ; clk         ; 1.000        ; -0.072     ; 2.141      ;
; -1.209 ; phinc[3]                                                                                                              ; phacc:phacc_inst|adder[12]                                                                   ; clk          ; clk         ; 1.000        ; -0.072     ; 2.136      ;
; -1.206 ; phacc:phacc_inst|adder[1]                                                                                             ; phacc:phacc_inst|adder[12]                                                                   ; clk          ; clk         ; 1.000        ; -0.072     ; 2.133      ;
; -1.199 ; sdmodb:sdmodb_inst|val_delay_compar[2]                                                                                ; sdmodb:sdmodb_inst|daco_reg                                                                  ; clk          ; clk         ; 1.000        ; -0.072     ; 2.126      ;
; -1.185 ; phinc[1]                                                                                                              ; phacc:phacc_inst|adder[11]                                                                   ; clk          ; clk         ; 1.000        ; -0.072     ; 2.112      ;
; -1.162 ; sdmodb:sdmodb_inst|val_delay_compar[5]                                                                                ; sdmodb:sdmodb_inst|daco_reg                                                                  ; clk          ; clk         ; 1.000        ; -0.072     ; 2.089      ;
; -1.158 ; sdmodb:sdmodb_inst|val_delay[0]                                                                                       ; sdmodb:sdmodb_inst|val_delay[1]                                                              ; clk          ; clk         ; 1.000        ; -0.469     ; 1.688      ;
; -1.137 ; phinc[0]                                                                                                              ; phacc:phacc_inst|adder[12]                                                                   ; clk          ; clk         ; 1.000        ; -0.072     ; 2.064      ;
; -1.136 ; sdmodb:sdmodb_inst|val_delay_compar[6]                                                                                ; sdmodb:sdmodb_inst|daco_reg                                                                  ; clk          ; clk         ; 1.000        ; -0.072     ; 2.063      ;
; -1.126 ; sdmodb:sdmodb_inst|val_delay[0]                                                                                       ; sdmodb:sdmodb_inst|val_delay[7]                                                              ; clk          ; clk         ; 1.000        ; -0.089     ; 2.036      ;
; -1.126 ; phacc:phacc_inst|adder[0]                                                                                             ; phacc:phacc_inst|adder[12]                                                                   ; clk          ; clk         ; 1.000        ; -0.072     ; 2.053      ;
; -1.119 ; phinc[5]                                                                                                              ; phacc:phacc_inst|adder[12]                                                                   ; clk          ; clk         ; 1.000        ; -0.072     ; 2.046      ;
; -1.114 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[3]                          ; sdmodb:sdmodb_inst|val_delay[3]                                                              ; clk          ; clk         ; 1.000        ; 0.025      ; 2.138      ;
; -1.109 ; phinc[0]                                                                                                              ; phacc:phacc_inst|adder[11]                                                                   ; clk          ; clk         ; 1.000        ; -0.072     ; 2.036      ;
; -1.109 ; phacc:phacc_inst|adder[0]                                                                                             ; phacc:phacc_inst|adder[11]                                                                   ; clk          ; clk         ; 1.000        ; -0.072     ; 2.036      ;
; -1.098 ; phinc[1]                                                                                                              ; phacc:phacc_inst|adder[8]                                                                    ; clk          ; clk         ; 1.000        ; -0.072     ; 2.025      ;
; -1.093 ; phinc[3]                                                                                                              ; phacc:phacc_inst|adder[10]                                                                   ; clk          ; clk         ; 1.000        ; -0.072     ; 2.020      ;
; -1.091 ; phacc:phacc_inst|adder[3]                                                                                             ; phacc:phacc_inst|adder[12]                                                                   ; clk          ; clk         ; 1.000        ; -0.072     ; 2.018      ;
; -1.090 ; phacc:phacc_inst|adder[1]                                                                                             ; phacc:phacc_inst|adder[10]                                                                   ; clk          ; clk         ; 1.000        ; -0.072     ; 2.017      ;
; -1.076 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[7]                          ; sdmodb:sdmodb_inst|val_delay[7]                                                              ; clk          ; clk         ; 1.000        ; 0.025      ; 2.100      ;
; -1.070 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[5]                          ; sdmodb:sdmodb_inst|val_delay[5]                                                              ; clk          ; clk         ; 1.000        ; 0.025      ; 2.094      ;
; -1.069 ; phinc[1]                                                                                                              ; phacc:phacc_inst|adder[9]                                                                    ; clk          ; clk         ; 1.000        ; -0.072     ; 1.996      ;
; -1.066 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[6]                          ; sdmodb:sdmodb_inst|val_delay[6]                                                              ; clk          ; clk         ; 1.000        ; 0.025      ; 2.090      ;
; -1.064 ; phinc[3]                                                                                                              ; phacc:phacc_inst|adder[11]                                                                   ; clk          ; clk         ; 1.000        ; -0.072     ; 1.991      ;
; -1.063 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[2]                          ; sdmodb:sdmodb_inst|val_delay[2]                                                              ; clk          ; clk         ; 1.000        ; 0.025      ; 2.087      ;
; -1.062 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[0]                          ; sdmodb:sdmodb_inst|val_delay[0]                                                              ; clk          ; clk         ; 1.000        ; 0.025      ; 2.086      ;
; -1.061 ; phacc:phacc_inst|adder[1]                                                                                             ; phacc:phacc_inst|adder[11]                                                                   ; clk          ; clk         ; 1.000        ; -0.072     ; 1.988      ;
; -1.045 ; phinc[4]                                                                                                              ; phacc:phacc_inst|adder[11]                                                                   ; clk          ; clk         ; 1.000        ; -0.072     ; 1.972      ;
; -1.034 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[4]                          ; sdmodb:sdmodb_inst|val_delay[4]                                                              ; clk          ; clk         ; 1.000        ; 0.025      ; 2.058      ;
; -1.021 ; phinc[0]                                                                                                              ; phacc:phacc_inst|adder[10]                                                                   ; clk          ; clk         ; 1.000        ; -0.072     ; 1.948      ;
; -1.017 ; phacc:phacc_inst|adder[2]                                                                                             ; phacc:phacc_inst|adder[12]                                                                   ; clk          ; clk         ; 1.000        ; -0.072     ; 1.944      ;
; -1.016 ; phinc[4]                                                                                                              ; phacc:phacc_inst|adder[12]                                                                   ; clk          ; clk         ; 1.000        ; -0.072     ; 1.943      ;
; -1.011 ; phinc[2]                                                                                                              ; phacc:phacc_inst|adder[12]                                                                   ; clk          ; clk         ; 1.000        ; -0.072     ; 1.938      ;
; -1.010 ; sdmodb:sdmodb_inst|val_delay[0]                                                                                       ; sdmodb:sdmodb_inst|val_delay[5]                                                              ; clk          ; clk         ; 1.000        ; -0.089     ; 1.920      ;
; -1.010 ; phacc:phacc_inst|adder[0]                                                                                             ; phacc:phacc_inst|adder[10]                                                                   ; clk          ; clk         ; 1.000        ; -0.072     ; 1.937      ;
; -1.003 ; phinc[5]                                                                                                              ; phacc:phacc_inst|adder[10]                                                                   ; clk          ; clk         ; 1.000        ; -0.072     ; 1.930      ;
+--------+-----------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                                             ;
+-------+----------------------------------------+-----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                                                                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+-----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.335 ; phacc:phacc_inst|phase[7]              ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.395      ; 0.931      ;
; 0.336 ; phacc:phacc_inst|phase[6]              ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.395      ; 0.932      ;
; 0.337 ; phacc:phacc_inst|phase[3]              ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.395      ; 0.933      ;
; 0.340 ; phacc:phacc_inst|phase[2]              ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.395      ; 0.936      ;
; 0.344 ; phacc:phacc_inst|phase[4]              ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.395      ; 0.940      ;
; 0.377 ; phacc:phacc_inst|phase[5]              ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.395      ; 0.973      ;
; 0.386 ; phacc:phacc_inst|phase[0]              ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.395      ; 0.982      ;
; 0.401 ; phacc:phacc_inst|phase[1]              ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.395      ; 0.997      ;
; 0.579 ; phacc:phacc_inst|adder[2]              ; phacc:phacc_inst|adder[2]                                                                                             ; clk          ; clk         ; 0.000        ; 0.072      ; 0.822      ;
; 0.580 ; phacc:phacc_inst|adder[4]              ; phacc:phacc_inst|adder[4]                                                                                             ; clk          ; clk         ; 0.000        ; 0.072      ; 0.823      ;
; 0.582 ; phinc[2]                               ; phacc:phacc_inst|adder[2]                                                                                             ; clk          ; clk         ; 0.000        ; 0.072      ; 0.825      ;
; 0.583 ; sdmodb:sdmodb_inst|val_delay[6]        ; sdmodb:sdmodb_inst|val_delay[6]                                                                                       ; clk          ; clk         ; 0.000        ; 0.089      ; 0.843      ;
; 0.584 ; phacc:phacc_inst|adder[1]              ; phacc:phacc_inst|adder[1]                                                                                             ; clk          ; clk         ; 0.000        ; 0.072      ; 0.827      ;
; 0.585 ; phacc:phacc_inst|adder[3]              ; phacc:phacc_inst|adder[3]                                                                                             ; clk          ; clk         ; 0.000        ; 0.072      ; 0.828      ;
; 0.590 ; sdmodb:sdmodb_inst|val_delay[7]        ; sdmodb:sdmodb_inst|val_delay[7]                                                                                       ; clk          ; clk         ; 0.000        ; 0.089      ; 0.850      ;
; 0.599 ; phacc:phacc_inst|adder[0]              ; phacc:phacc_inst|adder[0]                                                                                             ; clk          ; clk         ; 0.000        ; 0.072      ; 0.842      ;
; 0.601 ; phacc:phacc_inst|adder[10]             ; phacc:phacc_inst|adder[10]                                                                                            ; clk          ; clk         ; 0.000        ; 0.072      ; 0.844      ;
; 0.601 ; phacc:phacc_inst|adder[5]              ; phacc:phacc_inst|adder[5]                                                                                             ; clk          ; clk         ; 0.000        ; 0.072      ; 0.844      ;
; 0.602 ; phacc:phacc_inst|adder[12]             ; phacc:phacc_inst|adder[12]                                                                                            ; clk          ; clk         ; 0.000        ; 0.072      ; 0.845      ;
; 0.603 ; phacc:phacc_inst|adder[11]             ; phacc:phacc_inst|adder[11]                                                                                            ; clk          ; clk         ; 0.000        ; 0.072      ; 0.846      ;
; 0.603 ; phacc:phacc_inst|adder[9]              ; phacc:phacc_inst|adder[9]                                                                                             ; clk          ; clk         ; 0.000        ; 0.072      ; 0.846      ;
; 0.603 ; phacc:phacc_inst|adder[6]              ; phacc:phacc_inst|adder[6]                                                                                             ; clk          ; clk         ; 0.000        ; 0.072      ; 0.846      ;
; 0.604 ; phinc[0]                               ; phacc:phacc_inst|adder[0]                                                                                             ; clk          ; clk         ; 0.000        ; 0.072      ; 0.847      ;
; 0.605 ; phacc:phacc_inst|adder[8]              ; phacc:phacc_inst|adder[8]                                                                                             ; clk          ; clk         ; 0.000        ; 0.072      ; 0.848      ;
; 0.606 ; phacc:phacc_inst|adder[7]              ; phacc:phacc_inst|adder[7]                                                                                             ; clk          ; clk         ; 0.000        ; 0.072      ; 0.849      ;
; 0.724 ; sdmodb:sdmodb_inst|val_delay[4]        ; sdmodb:sdmodb_inst|val_delay[4]                                                                                       ; clk          ; clk         ; 0.000        ; 0.089      ; 0.984      ;
; 0.726 ; sdmodb:sdmodb_inst|val_delay[2]        ; sdmodb:sdmodb_inst|val_delay[2]                                                                                       ; clk          ; clk         ; 0.000        ; 0.089      ; 0.986      ;
; 0.739 ; sdmodb:sdmodb_inst|val_delay[3]        ; sdmodb:sdmodb_inst|val_delay[3]                                                                                       ; clk          ; clk         ; 0.000        ; 0.089      ; 0.999      ;
; 0.742 ; phinc[4]                               ; phacc:phacc_inst|adder[4]                                                                                             ; clk          ; clk         ; 0.000        ; 0.073      ; 0.986      ;
; 0.743 ; phinc[3]                               ; phacc:phacc_inst|adder[3]                                                                                             ; clk          ; clk         ; 0.000        ; 0.073      ; 0.987      ;
; 0.746 ; phinc[1]                               ; phacc:phacc_inst|adder[1]                                                                                             ; clk          ; clk         ; 0.000        ; 0.072      ; 0.989      ;
; 0.753 ; sdmodb:sdmodb_inst|val_delay[5]        ; sdmodb:sdmodb_inst|val_delay[5]                                                                                       ; clk          ; clk         ; 0.000        ; 0.089      ; 1.013      ;
; 0.773 ; phinc[5]                               ; phacc:phacc_inst|adder[5]                                                                                             ; clk          ; clk         ; 0.000        ; 0.073      ; 1.017      ;
; 0.774 ; phinc[6]                               ; phacc:phacc_inst|adder[6]                                                                                             ; clk          ; clk         ; 0.000        ; 0.073      ; 1.018      ;
; 0.776 ; phinc[7]                               ; phacc:phacc_inst|adder[7]                                                                                             ; clk          ; clk         ; 0.000        ; 0.073      ; 1.020      ;
; 0.786 ; sdmodb:sdmodb_inst|val_delay[0]        ; sdmodb:sdmodb_inst|val_delay[0]                                                                                       ; clk          ; clk         ; 0.000        ; 0.089      ; 1.046      ;
; 0.839 ; phacc:phacc_inst|adder[5]              ; phacc:phacc_inst|phase[0]                                                                                             ; clk          ; clk         ; 0.000        ; 0.064      ; 1.074      ;
; 0.849 ; phacc:phacc_inst|adder[8]              ; phacc:phacc_inst|phase[3]                                                                                             ; clk          ; clk         ; 0.000        ; 0.064      ; 1.084      ;
; 0.856 ; phacc:phacc_inst|adder[11]             ; phacc:phacc_inst|phase[6]                                                                                             ; clk          ; clk         ; 0.000        ; 0.064      ; 1.091      ;
; 0.865 ; phacc:phacc_inst|adder[12]             ; phacc:phacc_inst|phase[7]                                                                                             ; clk          ; clk         ; 0.000        ; 0.064      ; 1.100      ;
; 0.868 ; phacc:phacc_inst|adder[2]              ; phacc:phacc_inst|adder[3]                                                                                             ; clk          ; clk         ; 0.000        ; 0.072      ; 1.111      ;
; 0.869 ; phacc:phacc_inst|adder[1]              ; phacc:phacc_inst|adder[2]                                                                                             ; clk          ; clk         ; 0.000        ; 0.072      ; 1.112      ;
; 0.869 ; phacc:phacc_inst|adder[4]              ; phacc:phacc_inst|adder[5]                                                                                             ; clk          ; clk         ; 0.000        ; 0.072      ; 1.112      ;
; 0.870 ; phacc:phacc_inst|adder[3]              ; phacc:phacc_inst|adder[4]                                                                                             ; clk          ; clk         ; 0.000        ; 0.072      ; 1.113      ;
; 0.872 ; phinc[0]                               ; phacc:phacc_inst|adder[1]                                                                                             ; clk          ; clk         ; 0.000        ; 0.072      ; 1.115      ;
; 0.872 ; sdmodb:sdmodb_inst|val_delay[6]        ; sdmodb:sdmodb_inst|val_delay[7]                                                                                       ; clk          ; clk         ; 0.000        ; 0.089      ; 1.132      ;
; 0.872 ; phinc[2]                               ; phacc:phacc_inst|adder[3]                                                                                             ; clk          ; clk         ; 0.000        ; 0.072      ; 1.115      ;
; 0.872 ; phacc:phacc_inst|adder[0]              ; phacc:phacc_inst|adder[1]                                                                                             ; clk          ; clk         ; 0.000        ; 0.072      ; 1.115      ;
; 0.878 ; phacc:phacc_inst|adder[10]             ; phacc:phacc_inst|phase[5]                                                                                             ; clk          ; clk         ; 0.000        ; 0.064      ; 1.113      ;
; 0.879 ; phacc:phacc_inst|adder[2]              ; phacc:phacc_inst|adder[4]                                                                                             ; clk          ; clk         ; 0.000        ; 0.072      ; 1.122      ;
; 0.880 ; phacc:phacc_inst|adder[4]              ; phacc:phacc_inst|adder[6]                                                                                             ; clk          ; clk         ; 0.000        ; 0.072      ; 1.123      ;
; 0.883 ; phinc[0]                               ; phacc:phacc_inst|adder[2]                                                                                             ; clk          ; clk         ; 0.000        ; 0.072      ; 1.126      ;
; 0.883 ; phinc[2]                               ; phacc:phacc_inst|adder[4]                                                                                             ; clk          ; clk         ; 0.000        ; 0.072      ; 1.126      ;
; 0.883 ; phacc:phacc_inst|adder[0]              ; phacc:phacc_inst|adder[2]                                                                                             ; clk          ; clk         ; 0.000        ; 0.072      ; 1.126      ;
; 0.886 ; phacc:phacc_inst|adder[5]              ; phacc:phacc_inst|adder[6]                                                                                             ; clk          ; clk         ; 0.000        ; 0.072      ; 1.129      ;
; 0.888 ; phacc:phacc_inst|adder[7]              ; phacc:phacc_inst|phase[2]                                                                                             ; clk          ; clk         ; 0.000        ; 0.064      ; 1.123      ;
; 0.889 ; phacc:phacc_inst|adder[10]             ; phacc:phacc_inst|adder[11]                                                                                            ; clk          ; clk         ; 0.000        ; 0.072      ; 1.132      ;
; 0.890 ; phacc:phacc_inst|adder[9]              ; phacc:phacc_inst|adder[10]                                                                                            ; clk          ; clk         ; 0.000        ; 0.072      ; 1.133      ;
; 0.890 ; phacc:phacc_inst|adder[11]             ; phacc:phacc_inst|adder[12]                                                                                            ; clk          ; clk         ; 0.000        ; 0.072      ; 1.133      ;
; 0.891 ; phacc:phacc_inst|adder[7]              ; phacc:phacc_inst|adder[8]                                                                                             ; clk          ; clk         ; 0.000        ; 0.072      ; 1.134      ;
; 0.893 ; phacc:phacc_inst|adder[8]              ; phacc:phacc_inst|adder[9]                                                                                             ; clk          ; clk         ; 0.000        ; 0.072      ; 1.136      ;
; 0.893 ; phacc:phacc_inst|adder[6]              ; phacc:phacc_inst|adder[7]                                                                                             ; clk          ; clk         ; 0.000        ; 0.072      ; 1.136      ;
; 0.900 ; phacc:phacc_inst|adder[10]             ; phacc:phacc_inst|adder[12]                                                                                            ; clk          ; clk         ; 0.000        ; 0.072      ; 1.143      ;
; 0.902 ; phacc:phacc_inst|adder[9]              ; phacc:phacc_inst|phase[4]                                                                                             ; clk          ; clk         ; 0.000        ; 0.064      ; 1.137      ;
; 0.904 ; phacc:phacc_inst|adder[8]              ; phacc:phacc_inst|adder[10]                                                                                            ; clk          ; clk         ; 0.000        ; 0.072      ; 1.147      ;
; 0.904 ; phacc:phacc_inst|adder[6]              ; phacc:phacc_inst|adder[8]                                                                                             ; clk          ; clk         ; 0.000        ; 0.072      ; 1.147      ;
; 0.920 ; sdmodb:sdmodb_inst|val_delay[1]        ; sdmodb:sdmodb_inst|val_delay[2]                                                                                       ; clk          ; clk         ; 0.000        ; 0.469      ; 1.560      ;
; 0.933 ; sdmodb:sdmodb_inst|val_delay[1]        ; sdmodb:sdmodb_inst|val_delay[3]                                                                                       ; clk          ; clk         ; 0.000        ; 0.469      ; 1.573      ;
; 0.944 ; sdmodb:sdmodb_inst|val_delay[1]        ; sdmodb:sdmodb_inst|val_delay_compar[1]                                                                                ; clk          ; clk         ; 0.000        ; 0.073      ; 1.188      ;
; 0.966 ; sdmodb:sdmodb_inst|val_delay_compar[7] ; sdmodb:sdmodb_inst|daco_reg                                                                                           ; clk          ; clk         ; 0.000        ; 0.072      ; 1.209      ;
; 0.968 ; phacc:phacc_inst|adder[1]              ; phacc:phacc_inst|adder[3]                                                                                             ; clk          ; clk         ; 0.000        ; 0.072      ; 1.211      ;
; 0.969 ; phacc:phacc_inst|adder[3]              ; phacc:phacc_inst|adder[5]                                                                                             ; clk          ; clk         ; 0.000        ; 0.072      ; 1.212      ;
; 0.978 ; phacc:phacc_inst|adder[2]              ; phacc:phacc_inst|adder[5]                                                                                             ; clk          ; clk         ; 0.000        ; 0.072      ; 1.221      ;
; 0.979 ; phacc:phacc_inst|adder[1]              ; phacc:phacc_inst|adder[4]                                                                                             ; clk          ; clk         ; 0.000        ; 0.072      ; 1.222      ;
; 0.979 ; phacc:phacc_inst|adder[4]              ; phacc:phacc_inst|adder[7]                                                                                             ; clk          ; clk         ; 0.000        ; 0.072      ; 1.222      ;
; 0.980 ; phacc:phacc_inst|adder[3]              ; phacc:phacc_inst|adder[6]                                                                                             ; clk          ; clk         ; 0.000        ; 0.072      ; 1.223      ;
; 0.982 ; phinc[0]                               ; phacc:phacc_inst|adder[3]                                                                                             ; clk          ; clk         ; 0.000        ; 0.072      ; 1.225      ;
; 0.982 ; phinc[2]                               ; phacc:phacc_inst|adder[5]                                                                                             ; clk          ; clk         ; 0.000        ; 0.072      ; 1.225      ;
; 0.982 ; phacc:phacc_inst|adder[0]              ; phacc:phacc_inst|adder[3]                                                                                             ; clk          ; clk         ; 0.000        ; 0.072      ; 1.225      ;
; 0.985 ; phacc:phacc_inst|adder[5]              ; phacc:phacc_inst|adder[7]                                                                                             ; clk          ; clk         ; 0.000        ; 0.072      ; 1.228      ;
; 0.989 ; phacc:phacc_inst|adder[9]              ; phacc:phacc_inst|adder[11]                                                                                            ; clk          ; clk         ; 0.000        ; 0.072      ; 1.232      ;
; 0.989 ; phacc:phacc_inst|adder[2]              ; phacc:phacc_inst|adder[6]                                                                                             ; clk          ; clk         ; 0.000        ; 0.072      ; 1.232      ;
; 0.990 ; phacc:phacc_inst|adder[7]              ; phacc:phacc_inst|adder[9]                                                                                             ; clk          ; clk         ; 0.000        ; 0.072      ; 1.233      ;
; 0.990 ; phacc:phacc_inst|adder[4]              ; phacc:phacc_inst|adder[8]                                                                                             ; clk          ; clk         ; 0.000        ; 0.072      ; 1.233      ;
; 0.993 ; phinc[0]                               ; phacc:phacc_inst|adder[4]                                                                                             ; clk          ; clk         ; 0.000        ; 0.072      ; 1.236      ;
; 0.993 ; phinc[2]                               ; phacc:phacc_inst|adder[6]                                                                                             ; clk          ; clk         ; 0.000        ; 0.072      ; 1.236      ;
; 0.993 ; phacc:phacc_inst|adder[0]              ; phacc:phacc_inst|adder[4]                                                                                             ; clk          ; clk         ; 0.000        ; 0.072      ; 1.236      ;
; 0.995 ; sdmodb:sdmodb_inst|val_delay[1]        ; sdmodb:sdmodb_inst|val_delay[1]                                                                                       ; clk          ; clk         ; 0.000        ; 0.073      ; 1.239      ;
; 0.996 ; phacc:phacc_inst|adder[5]              ; phacc:phacc_inst|adder[8]                                                                                             ; clk          ; clk         ; 0.000        ; 0.072      ; 1.239      ;
; 1.000 ; phacc:phacc_inst|adder[9]              ; phacc:phacc_inst|adder[12]                                                                                            ; clk          ; clk         ; 0.000        ; 0.072      ; 1.243      ;
; 1.001 ; phacc:phacc_inst|adder[7]              ; phacc:phacc_inst|adder[10]                                                                                            ; clk          ; clk         ; 0.000        ; 0.072      ; 1.244      ;
; 1.003 ; phacc:phacc_inst|adder[8]              ; phacc:phacc_inst|adder[11]                                                                                            ; clk          ; clk         ; 0.000        ; 0.072      ; 1.246      ;
; 1.003 ; phacc:phacc_inst|adder[6]              ; phacc:phacc_inst|adder[9]                                                                                             ; clk          ; clk         ; 0.000        ; 0.072      ; 1.246      ;
; 1.007 ; phinc[4]                               ; phacc:phacc_inst|adder[5]                                                                                             ; clk          ; clk         ; 0.000        ; 0.073      ; 1.251      ;
; 1.013 ; sdmodb:sdmodb_inst|val_delay[4]        ; sdmodb:sdmodb_inst|val_delay[5]                                                                                       ; clk          ; clk         ; 0.000        ; 0.089      ; 1.273      ;
; 1.014 ; phacc:phacc_inst|adder[8]              ; phacc:phacc_inst|adder[12]                                                                                            ; clk          ; clk         ; 0.000        ; 0.072      ; 1.257      ;
; 1.014 ; phacc:phacc_inst|adder[6]              ; phacc:phacc_inst|adder[10]                                                                                            ; clk          ; clk         ; 0.000        ; 0.072      ; 1.257      ;
; 1.015 ; sdmodb:sdmodb_inst|val_delay[2]        ; sdmodb:sdmodb_inst|val_delay[3]                                                                                       ; clk          ; clk         ; 0.000        ; 0.089      ; 1.275      ;
; 1.020 ; phacc:phacc_inst|adder[6]              ; phacc:phacc_inst|phase[1]                                                                                             ; clk          ; clk         ; 0.000        ; 0.064      ; 1.255      ;
; 1.024 ; sdmodb:sdmodb_inst|val_delay[4]        ; sdmodb:sdmodb_inst|val_delay[6]                                                                                       ; clk          ; clk         ; 0.000        ; 0.089      ; 1.284      ;
+-------+----------------------------------------+-----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -0.861 ; -10.008           ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.137 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -63.134                         ;
+-------+--------+---------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                                                                                                                                                                   ;
+--------+-----------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                             ; To Node                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.861 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[1]                          ; sdmodb:sdmodb_inst|val_delay[7]                                                              ; clk          ; clk         ; 1.000        ; -0.012     ; 1.836      ;
; -0.845 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[1]                          ; sdmodb:sdmodb_inst|val_delay[6]                                                              ; clk          ; clk         ; 1.000        ; -0.012     ; 1.820      ;
; -0.822 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[0]                          ; sdmodb:sdmodb_inst|val_delay[7]                                                              ; clk          ; clk         ; 1.000        ; -0.012     ; 1.797      ;
; -0.818 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[0]                          ; sdmodb:sdmodb_inst|val_delay[6]                                                              ; clk          ; clk         ; 1.000        ; -0.012     ; 1.793      ;
; -0.793 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[1]                          ; sdmodb:sdmodb_inst|val_delay[5]                                                              ; clk          ; clk         ; 1.000        ; -0.012     ; 1.768      ;
; -0.785 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[3]                          ; sdmodb:sdmodb_inst|val_delay[7]                                                              ; clk          ; clk         ; 1.000        ; -0.012     ; 1.760      ;
; -0.777 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[1]                          ; sdmodb:sdmodb_inst|val_delay[4]                                                              ; clk          ; clk         ; 1.000        ; -0.012     ; 1.752      ;
; -0.769 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[3]                          ; sdmodb:sdmodb_inst|val_delay[6]                                                              ; clk          ; clk         ; 1.000        ; -0.012     ; 1.744      ;
; -0.754 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[0]                          ; sdmodb:sdmodb_inst|val_delay[5]                                                              ; clk          ; clk         ; 1.000        ; -0.012     ; 1.729      ;
; -0.753 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[2]                          ; sdmodb:sdmodb_inst|val_delay[7]                                                              ; clk          ; clk         ; 1.000        ; -0.012     ; 1.728      ;
; -0.750 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[0]                          ; sdmodb:sdmodb_inst|val_delay[4]                                                              ; clk          ; clk         ; 1.000        ; -0.012     ; 1.725      ;
; -0.749 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[2]                          ; sdmodb:sdmodb_inst|val_delay[6]                                                              ; clk          ; clk         ; 1.000        ; -0.012     ; 1.724      ;
; -0.725 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[1]                          ; sdmodb:sdmodb_inst|val_delay[3]                                                              ; clk          ; clk         ; 1.000        ; -0.012     ; 1.700      ;
; -0.718 ; sdmodb:sdmodb_inst|daco_reg~en                                                                                        ; sdmodb:sdmodb_inst|val_delay[7]                                                              ; clk          ; clk         ; 1.000        ; 0.152      ; 1.857      ;
; -0.717 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[3]                          ; sdmodb:sdmodb_inst|val_delay[5]                                                              ; clk          ; clk         ; 1.000        ; -0.012     ; 1.692      ;
; -0.714 ; sdmodb:sdmodb_inst|daco_reg~en                                                                                        ; sdmodb:sdmodb_inst|val_delay[6]                                                              ; clk          ; clk         ; 1.000        ; 0.152      ; 1.853      ;
; -0.694 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[5]                          ; sdmodb:sdmodb_inst|val_delay[7]                                                              ; clk          ; clk         ; 1.000        ; -0.012     ; 1.669      ;
; -0.686 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[0]                          ; sdmodb:sdmodb_inst|val_delay[3]                                                              ; clk          ; clk         ; 1.000        ; -0.012     ; 1.661      ;
; -0.685 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[2]                          ; sdmodb:sdmodb_inst|val_delay[5]                                                              ; clk          ; clk         ; 1.000        ; -0.012     ; 1.660      ;
; -0.682 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[0]                          ; sdmodb:sdmodb_inst|val_delay[2]                                                              ; clk          ; clk         ; 1.000        ; -0.012     ; 1.657      ;
; -0.681 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[2]                          ; sdmodb:sdmodb_inst|val_delay[4]                                                              ; clk          ; clk         ; 1.000        ; -0.012     ; 1.656      ;
; -0.674 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[4]                          ; sdmodb:sdmodb_inst|val_delay[7]                                                              ; clk          ; clk         ; 1.000        ; -0.012     ; 1.649      ;
; -0.670 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[4]                          ; sdmodb:sdmodb_inst|val_delay[6]                                                              ; clk          ; clk         ; 1.000        ; -0.012     ; 1.645      ;
; -0.650 ; sdmodb:sdmodb_inst|daco_reg~en                                                                                        ; sdmodb:sdmodb_inst|val_delay[5]                                                              ; clk          ; clk         ; 1.000        ; 0.152      ; 1.789      ;
; -0.646 ; sdmodb:sdmodb_inst|daco_reg~en                                                                                        ; sdmodb:sdmodb_inst|val_delay[4]                                                              ; clk          ; clk         ; 1.000        ; 0.152      ; 1.785      ;
; -0.626 ; sdmodb:sdmodb_inst|daco_reg                                                                                           ; sdmodb:sdmodb_inst|val_delay[7]                                                              ; clk          ; clk         ; 1.000        ; 0.152      ; 1.765      ;
; -0.622 ; sdmodb:sdmodb_inst|daco_reg                                                                                           ; sdmodb:sdmodb_inst|val_delay[6]                                                              ; clk          ; clk         ; 1.000        ; 0.152      ; 1.761      ;
; -0.609 ; sdmodb:sdmodb_inst|val_delay[0]                                                                                       ; sdmodb:sdmodb_inst|daco_reg                                                                  ; clk          ; clk         ; 1.000        ; -0.244     ; 1.352      ;
; -0.598 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[0]                          ; sdmodb:sdmodb_inst|val_delay[1]                                                              ; clk          ; clk         ; 1.000        ; -0.206     ; 1.379      ;
; -0.582 ; sdmodb:sdmodb_inst|daco_reg~en                                                                                        ; sdmodb:sdmodb_inst|val_delay[3]                                                              ; clk          ; clk         ; 1.000        ; 0.152      ; 1.721      ;
; -0.578 ; sdmodb:sdmodb_inst|daco_reg~en                                                                                        ; sdmodb:sdmodb_inst|val_delay[2]                                                              ; clk          ; clk         ; 1.000        ; 0.152      ; 1.717      ;
; -0.566 ; sdmodb:sdmodb_inst|val_delay[4]                                                                                       ; sdmodb:sdmodb_inst|daco_reg                                                                  ; clk          ; clk         ; 1.000        ; -0.244     ; 1.309      ;
; -0.558 ; sdmodb:sdmodb_inst|daco_reg                                                                                           ; sdmodb:sdmodb_inst|val_delay[5]                                                              ; clk          ; clk         ; 1.000        ; 0.152      ; 1.697      ;
; -0.554 ; sdmodb:sdmodb_inst|daco_reg                                                                                           ; sdmodb:sdmodb_inst|val_delay[4]                                                              ; clk          ; clk         ; 1.000        ; 0.152      ; 1.693      ;
; -0.529 ; sdmodb:sdmodb_inst|val_delay[2]                                                                                       ; sdmodb:sdmodb_inst|daco_reg                                                                  ; clk          ; clk         ; 1.000        ; -0.244     ; 1.272      ;
; -0.526 ; sdmodb:sdmodb_inst|val_delay[6]                                                                                       ; sdmodb:sdmodb_inst|daco_reg                                                                  ; clk          ; clk         ; 1.000        ; -0.244     ; 1.269      ;
; -0.520 ; sdmodb:sdmodb_inst|val_delay[3]                                                                                       ; sdmodb:sdmodb_inst|daco_reg                                                                  ; clk          ; clk         ; 1.000        ; -0.244     ; 1.263      ;
; -0.490 ; sdmodb:sdmodb_inst|daco_reg                                                                                           ; sdmodb:sdmodb_inst|val_delay[3]                                                              ; clk          ; clk         ; 1.000        ; 0.152      ; 1.629      ;
; -0.487 ; sdmodb:sdmodb_inst|daco_reg~en                                                                                        ; sdmodb:sdmodb_inst|val_delay[1]                                                              ; clk          ; clk         ; 1.000        ; -0.042     ; 1.432      ;
; -0.486 ; sdmodb:sdmodb_inst|daco_reg                                                                                           ; sdmodb:sdmodb_inst|val_delay[2]                                                              ; clk          ; clk         ; 1.000        ; 0.152      ; 1.625      ;
; -0.478 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[1]                          ; sdmodb:sdmodb_inst|val_delay[2]                                                              ; clk          ; clk         ; 1.000        ; -0.012     ; 1.453      ;
; -0.474 ; sdmodb:sdmodb_inst|val_delay[5]                                                                                       ; sdmodb:sdmodb_inst|daco_reg                                                                  ; clk          ; clk         ; 1.000        ; -0.244     ; 1.217      ;
; -0.471 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[3]                          ; sdmodb:sdmodb_inst|val_delay[4]                                                              ; clk          ; clk         ; 1.000        ; -0.012     ; 1.446      ;
; -0.448 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[5]                          ; sdmodb:sdmodb_inst|val_delay[6]                                                              ; clk          ; clk         ; 1.000        ; -0.012     ; 1.423      ;
; -0.423 ; sdmodb:sdmodb_inst|daco_reg                                                                                           ; sdmodb:sdmodb_inst|val_delay[1]                                                              ; clk          ; clk         ; 1.000        ; -0.042     ; 1.368      ;
; -0.413 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[6]                          ; sdmodb:sdmodb_inst|val_delay[7]                                                              ; clk          ; clk         ; 1.000        ; -0.012     ; 1.388      ;
; -0.407 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[2]                          ; sdmodb:sdmodb_inst|val_delay[3]                                                              ; clk          ; clk         ; 1.000        ; -0.012     ; 1.382      ;
; -0.397 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[4]                          ; sdmodb:sdmodb_inst|val_delay[5]                                                              ; clk          ; clk         ; 1.000        ; -0.012     ; 1.372      ;
; -0.397 ; sdmodb:sdmodb_inst|val_delay[1]                                                                                       ; sdmodb:sdmodb_inst|daco_reg                                                                  ; clk          ; clk         ; 1.000        ; -0.041     ; 1.343      ;
; -0.379 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[1]                          ; sdmodb:sdmodb_inst|val_delay[1]                                                              ; clk          ; clk         ; 1.000        ; -0.206     ; 1.160      ;
; -0.324 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|ram_block1a0~porta_address_reg0 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[7] ; clk          ; clk         ; 1.000        ; -0.047     ; 1.232      ;
; -0.324 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|ram_block1a0~porta_address_reg0 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[6] ; clk          ; clk         ; 1.000        ; -0.047     ; 1.232      ;
; -0.324 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|ram_block1a0~porta_address_reg0 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[5] ; clk          ; clk         ; 1.000        ; -0.047     ; 1.232      ;
; -0.324 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|ram_block1a0~porta_address_reg0 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[4] ; clk          ; clk         ; 1.000        ; -0.047     ; 1.232      ;
; -0.324 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|ram_block1a0~porta_address_reg0 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[3] ; clk          ; clk         ; 1.000        ; -0.047     ; 1.232      ;
; -0.324 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|ram_block1a0~porta_address_reg0 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[2] ; clk          ; clk         ; 1.000        ; -0.047     ; 1.232      ;
; -0.324 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|ram_block1a0~porta_address_reg0 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[1] ; clk          ; clk         ; 1.000        ; -0.047     ; 1.232      ;
; -0.324 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|ram_block1a0~porta_address_reg0 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[0] ; clk          ; clk         ; 1.000        ; -0.047     ; 1.232      ;
; -0.297 ; phinc[1]                                                                                                              ; phacc:phacc_inst|adder[12]                                                                   ; clk          ; clk         ; 1.000        ; -0.042     ; 1.242      ;
; -0.252 ; sdmodb:sdmodb_inst|val_delay[7]                                                                                       ; sdmodb:sdmodb_inst|daco_reg                                                                  ; clk          ; clk         ; 1.000        ; -0.244     ; 0.995      ;
; -0.242 ; sdmodb:sdmodb_inst|val_delay_compar[3]                                                                                ; sdmodb:sdmodb_inst|daco_reg                                                                  ; clk          ; clk         ; 1.000        ; -0.042     ; 1.187      ;
; -0.233 ; phinc[1]                                                                                                              ; phacc:phacc_inst|adder[11]                                                                   ; clk          ; clk         ; 1.000        ; -0.042     ; 1.178      ;
; -0.233 ; sdmodb:sdmodb_inst|val_delay_compar[1]                                                                                ; sdmodb:sdmodb_inst|daco_reg                                                                  ; clk          ; clk         ; 1.000        ; -0.042     ; 1.178      ;
; -0.229 ; phinc[1]                                                                                                              ; phacc:phacc_inst|adder[10]                                                                   ; clk          ; clk         ; 1.000        ; -0.042     ; 1.174      ;
; -0.228 ; sdmodb:sdmodb_inst|val_delay_compar[0]                                                                                ; sdmodb:sdmodb_inst|daco_reg                                                                  ; clk          ; clk         ; 1.000        ; -0.042     ; 1.173      ;
; -0.223 ; phinc[3]                                                                                                              ; phacc:phacc_inst|adder[12]                                                                   ; clk          ; clk         ; 1.000        ; -0.041     ; 1.169      ;
; -0.219 ; phacc:phacc_inst|adder[1]                                                                                             ; phacc:phacc_inst|adder[12]                                                                   ; clk          ; clk         ; 1.000        ; -0.042     ; 1.164      ;
; -0.197 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[0]                          ; sdmodb:sdmodb_inst|val_delay[0]                                                              ; clk          ; clk         ; 1.000        ; -0.012     ; 1.172      ;
; -0.190 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[6]                          ; sdmodb:sdmodb_inst|val_delay[6]                                                              ; clk          ; clk         ; 1.000        ; -0.012     ; 1.165      ;
; -0.186 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[2]                          ; sdmodb:sdmodb_inst|val_delay[2]                                                              ; clk          ; clk         ; 1.000        ; -0.012     ; 1.161      ;
; -0.183 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[7]                          ; sdmodb:sdmodb_inst|val_delay[7]                                                              ; clk          ; clk         ; 1.000        ; -0.012     ; 1.158      ;
; -0.177 ; sdmodb:sdmodb_inst|val_delay_compar[5]                                                                                ; sdmodb:sdmodb_inst|daco_reg                                                                  ; clk          ; clk         ; 1.000        ; -0.042     ; 1.122      ;
; -0.176 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[3]                          ; sdmodb:sdmodb_inst|val_delay[3]                                                              ; clk          ; clk         ; 1.000        ; -0.012     ; 1.151      ;
; -0.175 ; phinc[0]                                                                                                              ; phacc:phacc_inst|adder[12]                                                                   ; clk          ; clk         ; 1.000        ; -0.042     ; 1.120      ;
; -0.174 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[4]                          ; sdmodb:sdmodb_inst|val_delay[4]                                                              ; clk          ; clk         ; 1.000        ; -0.012     ; 1.149      ;
; -0.173 ; phinc[5]                                                                                                              ; phacc:phacc_inst|adder[12]                                                                   ; clk          ; clk         ; 1.000        ; -0.041     ; 1.119      ;
; -0.170 ; phacc:phacc_inst|adder[0]                                                                                             ; phacc:phacc_inst|adder[12]                                                                   ; clk          ; clk         ; 1.000        ; -0.042     ; 1.115      ;
; -0.165 ; phinc[1]                                                                                                              ; phacc:phacc_inst|adder[9]                                                                    ; clk          ; clk         ; 1.000        ; -0.042     ; 1.110      ;
; -0.162 ; sdmodb:sdmodb_inst|val_delay_compar[4]                                                                                ; sdmodb:sdmodb_inst|daco_reg                                                                  ; clk          ; clk         ; 1.000        ; -0.042     ; 1.107      ;
; -0.161 ; phinc[1]                                                                                                              ; phacc:phacc_inst|adder[8]                                                                    ; clk          ; clk         ; 1.000        ; -0.042     ; 1.106      ;
; -0.160 ; sdmodb:sdmodb_inst|val_delay_compar[2]                                                                                ; sdmodb:sdmodb_inst|daco_reg                                                                  ; clk          ; clk         ; 1.000        ; -0.042     ; 1.105      ;
; -0.159 ; phinc[3]                                                                                                              ; phacc:phacc_inst|adder[11]                                                                   ; clk          ; clk         ; 1.000        ; -0.041     ; 1.105      ;
; -0.155 ; phacc:phacc_inst|adder[1]                                                                                             ; phacc:phacc_inst|adder[11]                                                                   ; clk          ; clk         ; 1.000        ; -0.042     ; 1.100      ;
; -0.155 ; phinc[3]                                                                                                              ; phacc:phacc_inst|adder[10]                                                                   ; clk          ; clk         ; 1.000        ; -0.041     ; 1.101      ;
; -0.154 ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[5]                          ; sdmodb:sdmodb_inst|val_delay[5]                                                              ; clk          ; clk         ; 1.000        ; -0.012     ; 1.129      ;
; -0.151 ; phacc:phacc_inst|adder[3]                                                                                             ; phacc:phacc_inst|adder[12]                                                                   ; clk          ; clk         ; 1.000        ; -0.042     ; 1.096      ;
; -0.151 ; phacc:phacc_inst|adder[1]                                                                                             ; phacc:phacc_inst|adder[10]                                                                   ; clk          ; clk         ; 1.000        ; -0.042     ; 1.096      ;
; -0.144 ; phinc[0]                                                                                                              ; phacc:phacc_inst|adder[11]                                                                   ; clk          ; clk         ; 1.000        ; -0.042     ; 1.089      ;
; -0.140 ; phacc:phacc_inst|adder[0]                                                                                             ; phacc:phacc_inst|adder[11]                                                                   ; clk          ; clk         ; 1.000        ; -0.042     ; 1.085      ;
; -0.114 ; sdmodb:sdmodb_inst|val_delay[0]                                                                                       ; sdmodb:sdmodb_inst|val_delay[7]                                                              ; clk          ; clk         ; 1.000        ; -0.050     ; 1.051      ;
; -0.109 ; phinc[4]                                                                                                              ; phacc:phacc_inst|adder[12]                                                                   ; clk          ; clk         ; 1.000        ; -0.041     ; 1.055      ;
; -0.109 ; phinc[5]                                                                                                              ; phacc:phacc_inst|adder[11]                                                                   ; clk          ; clk         ; 1.000        ; -0.041     ; 1.055      ;
; -0.107 ; phinc[0]                                                                                                              ; phacc:phacc_inst|adder[10]                                                                   ; clk          ; clk         ; 1.000        ; -0.042     ; 1.052      ;
; -0.105 ; phinc[5]                                                                                                              ; phacc:phacc_inst|adder[10]                                                                   ; clk          ; clk         ; 1.000        ; -0.041     ; 1.051      ;
; -0.104 ; sdmodb:sdmodb_inst|val_delay[0]                                                                                       ; sdmodb:sdmodb_inst|val_delay[1]                                                              ; clk          ; clk         ; 1.000        ; -0.244     ; 0.847      ;
; -0.103 ; phinc[2]                                                                                                              ; phacc:phacc_inst|adder[12]                                                                   ; clk          ; clk         ; 1.000        ; -0.042     ; 1.048      ;
; -0.102 ; phacc:phacc_inst|adder[2]                                                                                             ; phacc:phacc_inst|adder[12]                                                                   ; clk          ; clk         ; 1.000        ; -0.042     ; 1.047      ;
; -0.102 ; phacc:phacc_inst|adder[0]                                                                                             ; phacc:phacc_inst|adder[10]                                                                   ; clk          ; clk         ; 1.000        ; -0.042     ; 1.047      ;
; -0.100 ; phinc[7]                                                                                                              ; phacc:phacc_inst|adder[12]                                                                   ; clk          ; clk         ; 1.000        ; -0.041     ; 1.046      ;
; -0.097 ; phinc[1]                                                                                                              ; phacc:phacc_inst|adder[7]                                                                    ; clk          ; clk         ; 1.000        ; -0.042     ; 1.042      ;
+--------+-----------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                                             ;
+-------+----------------------------------------+-----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                                                                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+-----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.137 ; phacc:phacc_inst|phase[6]              ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.227      ; 0.468      ;
; 0.137 ; phacc:phacc_inst|phase[7]              ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.227      ; 0.468      ;
; 0.138 ; phacc:phacc_inst|phase[3]              ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.227      ; 0.469      ;
; 0.142 ; phacc:phacc_inst|phase[2]              ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.227      ; 0.473      ;
; 0.144 ; phacc:phacc_inst|phase[4]              ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.227      ; 0.475      ;
; 0.155 ; phacc:phacc_inst|phase[5]              ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.227      ; 0.486      ;
; 0.157 ; phacc:phacc_inst|phase[0]              ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.227      ; 0.488      ;
; 0.168 ; phacc:phacc_inst|phase[1]              ; sine_rom:sine_rom_inst|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.227      ; 0.499      ;
; 0.288 ; phacc:phacc_inst|adder[4]              ; phacc:phacc_inst|adder[4]                                                                                             ; clk          ; clk         ; 0.000        ; 0.042      ; 0.414      ;
; 0.288 ; phacc:phacc_inst|adder[2]              ; phacc:phacc_inst|adder[2]                                                                                             ; clk          ; clk         ; 0.000        ; 0.042      ; 0.414      ;
; 0.288 ; phinc[2]                               ; phacc:phacc_inst|adder[2]                                                                                             ; clk          ; clk         ; 0.000        ; 0.042      ; 0.414      ;
; 0.289 ; phacc:phacc_inst|adder[1]              ; phacc:phacc_inst|adder[1]                                                                                             ; clk          ; clk         ; 0.000        ; 0.042      ; 0.415      ;
; 0.290 ; phacc:phacc_inst|adder[3]              ; phacc:phacc_inst|adder[3]                                                                                             ; clk          ; clk         ; 0.000        ; 0.042      ; 0.416      ;
; 0.291 ; sdmodb:sdmodb_inst|val_delay[6]        ; sdmodb:sdmodb_inst|val_delay[6]                                                                                       ; clk          ; clk         ; 0.000        ; 0.050      ; 0.425      ;
; 0.293 ; sdmodb:sdmodb_inst|val_delay[7]        ; sdmodb:sdmodb_inst|val_delay[7]                                                                                       ; clk          ; clk         ; 0.000        ; 0.050      ; 0.427      ;
; 0.294 ; phacc:phacc_inst|adder[0]              ; phacc:phacc_inst|adder[0]                                                                                             ; clk          ; clk         ; 0.000        ; 0.042      ; 0.420      ;
; 0.298 ; phinc[0]                               ; phacc:phacc_inst|adder[0]                                                                                             ; clk          ; clk         ; 0.000        ; 0.042      ; 0.424      ;
; 0.300 ; phacc:phacc_inst|adder[12]             ; phacc:phacc_inst|adder[12]                                                                                            ; clk          ; clk         ; 0.000        ; 0.042      ; 0.426      ;
; 0.300 ; phacc:phacc_inst|adder[10]             ; phacc:phacc_inst|adder[10]                                                                                            ; clk          ; clk         ; 0.000        ; 0.042      ; 0.426      ;
; 0.300 ; phacc:phacc_inst|adder[6]              ; phacc:phacc_inst|adder[6]                                                                                             ; clk          ; clk         ; 0.000        ; 0.042      ; 0.426      ;
; 0.300 ; phacc:phacc_inst|adder[5]              ; phacc:phacc_inst|adder[5]                                                                                             ; clk          ; clk         ; 0.000        ; 0.042      ; 0.426      ;
; 0.301 ; phacc:phacc_inst|adder[11]             ; phacc:phacc_inst|adder[11]                                                                                            ; clk          ; clk         ; 0.000        ; 0.042      ; 0.427      ;
; 0.301 ; phacc:phacc_inst|adder[9]              ; phacc:phacc_inst|adder[9]                                                                                             ; clk          ; clk         ; 0.000        ; 0.042      ; 0.427      ;
; 0.301 ; phacc:phacc_inst|adder[7]              ; phacc:phacc_inst|adder[7]                                                                                             ; clk          ; clk         ; 0.000        ; 0.042      ; 0.427      ;
; 0.302 ; phacc:phacc_inst|adder[8]              ; phacc:phacc_inst|adder[8]                                                                                             ; clk          ; clk         ; 0.000        ; 0.042      ; 0.428      ;
; 0.349 ; sdmodb:sdmodb_inst|val_delay[2]        ; sdmodb:sdmodb_inst|val_delay[2]                                                                                       ; clk          ; clk         ; 0.000        ; 0.050      ; 0.483      ;
; 0.351 ; sdmodb:sdmodb_inst|val_delay[4]        ; sdmodb:sdmodb_inst|val_delay[4]                                                                                       ; clk          ; clk         ; 0.000        ; 0.050      ; 0.485      ;
; 0.354 ; phinc[4]                               ; phacc:phacc_inst|adder[4]                                                                                             ; clk          ; clk         ; 0.000        ; 0.043      ; 0.481      ;
; 0.355 ; sdmodb:sdmodb_inst|val_delay[3]        ; sdmodb:sdmodb_inst|val_delay[3]                                                                                       ; clk          ; clk         ; 0.000        ; 0.050      ; 0.489      ;
; 0.356 ; phinc[3]                               ; phacc:phacc_inst|adder[3]                                                                                             ; clk          ; clk         ; 0.000        ; 0.043      ; 0.483      ;
; 0.359 ; phinc[1]                               ; phacc:phacc_inst|adder[1]                                                                                             ; clk          ; clk         ; 0.000        ; 0.042      ; 0.485      ;
; 0.362 ; sdmodb:sdmodb_inst|val_delay[5]        ; sdmodb:sdmodb_inst|val_delay[5]                                                                                       ; clk          ; clk         ; 0.000        ; 0.050      ; 0.496      ;
; 0.368 ; phinc[6]                               ; phacc:phacc_inst|adder[6]                                                                                             ; clk          ; clk         ; 0.000        ; 0.043      ; 0.495      ;
; 0.369 ; phinc[5]                               ; phacc:phacc_inst|adder[5]                                                                                             ; clk          ; clk         ; 0.000        ; 0.043      ; 0.496      ;
; 0.369 ; phinc[7]                               ; phacc:phacc_inst|adder[7]                                                                                             ; clk          ; clk         ; 0.000        ; 0.043      ; 0.496      ;
; 0.384 ; sdmodb:sdmodb_inst|val_delay[0]        ; sdmodb:sdmodb_inst|val_delay[0]                                                                                       ; clk          ; clk         ; 0.000        ; 0.050      ; 0.518      ;
; 0.425 ; phacc:phacc_inst|adder[5]              ; phacc:phacc_inst|phase[0]                                                                                             ; clk          ; clk         ; 0.000        ; 0.034      ; 0.543      ;
; 0.430 ; phacc:phacc_inst|adder[8]              ; phacc:phacc_inst|phase[3]                                                                                             ; clk          ; clk         ; 0.000        ; 0.034      ; 0.548      ;
; 0.432 ; phacc:phacc_inst|adder[11]             ; phacc:phacc_inst|phase[6]                                                                                             ; clk          ; clk         ; 0.000        ; 0.034      ; 0.550      ;
; 0.433 ; sdmodb:sdmodb_inst|val_delay[1]        ; sdmodb:sdmodb_inst|val_delay[2]                                                                                       ; clk          ; clk         ; 0.000        ; 0.244      ; 0.761      ;
; 0.437 ; phacc:phacc_inst|adder[1]              ; phacc:phacc_inst|adder[2]                                                                                             ; clk          ; clk         ; 0.000        ; 0.042      ; 0.563      ;
; 0.438 ; phacc:phacc_inst|adder[12]             ; phacc:phacc_inst|phase[7]                                                                                             ; clk          ; clk         ; 0.000        ; 0.034      ; 0.556      ;
; 0.438 ; phacc:phacc_inst|adder[3]              ; phacc:phacc_inst|adder[4]                                                                                             ; clk          ; clk         ; 0.000        ; 0.042      ; 0.564      ;
; 0.444 ; phacc:phacc_inst|adder[10]             ; phacc:phacc_inst|phase[5]                                                                                             ; clk          ; clk         ; 0.000        ; 0.034      ; 0.562      ;
; 0.445 ; sdmodb:sdmodb_inst|val_delay[1]        ; sdmodb:sdmodb_inst|val_delay_compar[1]                                                                                ; clk          ; clk         ; 0.000        ; 0.042      ; 0.571      ;
; 0.446 ; phacc:phacc_inst|adder[7]              ; phacc:phacc_inst|phase[2]                                                                                             ; clk          ; clk         ; 0.000        ; 0.034      ; 0.564      ;
; 0.447 ; phacc:phacc_inst|adder[0]              ; phacc:phacc_inst|adder[1]                                                                                             ; clk          ; clk         ; 0.000        ; 0.042      ; 0.573      ;
; 0.447 ; phacc:phacc_inst|adder[2]              ; phacc:phacc_inst|adder[3]                                                                                             ; clk          ; clk         ; 0.000        ; 0.042      ; 0.573      ;
; 0.447 ; phacc:phacc_inst|adder[4]              ; phacc:phacc_inst|adder[5]                                                                                             ; clk          ; clk         ; 0.000        ; 0.042      ; 0.573      ;
; 0.447 ; phinc[2]                               ; phacc:phacc_inst|adder[3]                                                                                             ; clk          ; clk         ; 0.000        ; 0.042      ; 0.573      ;
; 0.448 ; phacc:phacc_inst|adder[5]              ; phacc:phacc_inst|adder[6]                                                                                             ; clk          ; clk         ; 0.000        ; 0.042      ; 0.574      ;
; 0.449 ; phacc:phacc_inst|adder[7]              ; phacc:phacc_inst|adder[8]                                                                                             ; clk          ; clk         ; 0.000        ; 0.042      ; 0.575      ;
; 0.450 ; sdmodb:sdmodb_inst|val_delay[6]        ; sdmodb:sdmodb_inst|val_delay[7]                                                                                       ; clk          ; clk         ; 0.000        ; 0.050      ; 0.584      ;
; 0.450 ; phacc:phacc_inst|adder[11]             ; phacc:phacc_inst|adder[12]                                                                                            ; clk          ; clk         ; 0.000        ; 0.042      ; 0.576      ;
; 0.450 ; phacc:phacc_inst|adder[9]              ; phacc:phacc_inst|adder[10]                                                                                            ; clk          ; clk         ; 0.000        ; 0.042      ; 0.576      ;
; 0.450 ; phacc:phacc_inst|adder[0]              ; phacc:phacc_inst|adder[2]                                                                                             ; clk          ; clk         ; 0.000        ; 0.042      ; 0.576      ;
; 0.450 ; phacc:phacc_inst|adder[2]              ; phacc:phacc_inst|adder[4]                                                                                             ; clk          ; clk         ; 0.000        ; 0.042      ; 0.576      ;
; 0.450 ; phinc[0]                               ; phacc:phacc_inst|adder[1]                                                                                             ; clk          ; clk         ; 0.000        ; 0.042      ; 0.576      ;
; 0.450 ; phacc:phacc_inst|adder[4]              ; phacc:phacc_inst|adder[6]                                                                                             ; clk          ; clk         ; 0.000        ; 0.042      ; 0.576      ;
; 0.450 ; phinc[2]                               ; phacc:phacc_inst|adder[4]                                                                                             ; clk          ; clk         ; 0.000        ; 0.042      ; 0.576      ;
; 0.452 ; phacc:phacc_inst|adder[9]              ; phacc:phacc_inst|phase[4]                                                                                             ; clk          ; clk         ; 0.000        ; 0.034      ; 0.570      ;
; 0.453 ; phinc[0]                               ; phacc:phacc_inst|adder[2]                                                                                             ; clk          ; clk         ; 0.000        ; 0.042      ; 0.579      ;
; 0.458 ; phacc:phacc_inst|adder[10]             ; phacc:phacc_inst|adder[11]                                                                                            ; clk          ; clk         ; 0.000        ; 0.042      ; 0.584      ;
; 0.459 ; phacc:phacc_inst|adder[6]              ; phacc:phacc_inst|adder[7]                                                                                             ; clk          ; clk         ; 0.000        ; 0.042      ; 0.585      ;
; 0.460 ; phacc:phacc_inst|adder[8]              ; phacc:phacc_inst|adder[9]                                                                                             ; clk          ; clk         ; 0.000        ; 0.042      ; 0.586      ;
; 0.461 ; phacc:phacc_inst|adder[10]             ; phacc:phacc_inst|adder[12]                                                                                            ; clk          ; clk         ; 0.000        ; 0.042      ; 0.587      ;
; 0.462 ; phacc:phacc_inst|adder[6]              ; phacc:phacc_inst|adder[8]                                                                                             ; clk          ; clk         ; 0.000        ; 0.042      ; 0.588      ;
; 0.463 ; phacc:phacc_inst|adder[8]              ; phacc:phacc_inst|adder[10]                                                                                            ; clk          ; clk         ; 0.000        ; 0.042      ; 0.589      ;
; 0.465 ; sdmodb:sdmodb_inst|val_delay_compar[7] ; sdmodb:sdmodb_inst|daco_reg                                                                                           ; clk          ; clk         ; 0.000        ; 0.042      ; 0.591      ;
; 0.488 ; sdmodb:sdmodb_inst|val_delay[1]        ; sdmodb:sdmodb_inst|val_delay[1]                                                                                       ; clk          ; clk         ; 0.000        ; 0.041      ; 0.613      ;
; 0.496 ; sdmodb:sdmodb_inst|val_delay[1]        ; sdmodb:sdmodb_inst|val_delay[3]                                                                                       ; clk          ; clk         ; 0.000        ; 0.244      ; 0.824      ;
; 0.499 ; sdmodb:sdmodb_inst|val_delay[1]        ; sdmodb:sdmodb_inst|val_delay[4]                                                                                       ; clk          ; clk         ; 0.000        ; 0.244      ; 0.827      ;
; 0.500 ; phacc:phacc_inst|adder[1]              ; phacc:phacc_inst|adder[3]                                                                                             ; clk          ; clk         ; 0.000        ; 0.042      ; 0.626      ;
; 0.501 ; phacc:phacc_inst|adder[3]              ; phacc:phacc_inst|adder[5]                                                                                             ; clk          ; clk         ; 0.000        ; 0.042      ; 0.627      ;
; 0.503 ; phacc:phacc_inst|adder[1]              ; phacc:phacc_inst|adder[4]                                                                                             ; clk          ; clk         ; 0.000        ; 0.042      ; 0.629      ;
; 0.503 ; sdmodb:sdmodb_inst|val_delay[3]        ; sdmodb:sdmodb_inst|val_delay[4]                                                                                       ; clk          ; clk         ; 0.000        ; 0.050      ; 0.637      ;
; 0.504 ; phinc[3]                               ; phacc:phacc_inst|adder[4]                                                                                             ; clk          ; clk         ; 0.000        ; 0.043      ; 0.631      ;
; 0.504 ; phacc:phacc_inst|adder[3]              ; phacc:phacc_inst|adder[6]                                                                                             ; clk          ; clk         ; 0.000        ; 0.042      ; 0.630      ;
; 0.505 ; phacc:phacc_inst|adder[6]              ; phacc:phacc_inst|phase[1]                                                                                             ; clk          ; clk         ; 0.000        ; 0.034      ; 0.623      ;
; 0.507 ; phinc[1]                               ; phacc:phacc_inst|adder[2]                                                                                             ; clk          ; clk         ; 0.000        ; 0.042      ; 0.633      ;
; 0.508 ; sdmodb:sdmodb_inst|val_delay[2]        ; sdmodb:sdmodb_inst|val_delay[3]                                                                                       ; clk          ; clk         ; 0.000        ; 0.050      ; 0.642      ;
; 0.510 ; sdmodb:sdmodb_inst|val_delay[5]        ; sdmodb:sdmodb_inst|val_delay[6]                                                                                       ; clk          ; clk         ; 0.000        ; 0.050      ; 0.644      ;
; 0.510 ; sdmodb:sdmodb_inst|val_delay[4]        ; sdmodb:sdmodb_inst|val_delay[5]                                                                                       ; clk          ; clk         ; 0.000        ; 0.050      ; 0.644      ;
; 0.511 ; phacc:phacc_inst|adder[5]              ; phacc:phacc_inst|adder[7]                                                                                             ; clk          ; clk         ; 0.000        ; 0.042      ; 0.637      ;
; 0.511 ; sdmodb:sdmodb_inst|val_delay[2]        ; sdmodb:sdmodb_inst|val_delay[4]                                                                                       ; clk          ; clk         ; 0.000        ; 0.050      ; 0.645      ;
; 0.512 ; phacc:phacc_inst|adder[7]              ; phacc:phacc_inst|adder[9]                                                                                             ; clk          ; clk         ; 0.000        ; 0.042      ; 0.638      ;
; 0.513 ; phinc[4]                               ; phacc:phacc_inst|adder[5]                                                                                             ; clk          ; clk         ; 0.000        ; 0.043      ; 0.640      ;
; 0.513 ; phacc:phacc_inst|adder[9]              ; phacc:phacc_inst|adder[11]                                                                                            ; clk          ; clk         ; 0.000        ; 0.042      ; 0.639      ;
; 0.513 ; phacc:phacc_inst|adder[0]              ; phacc:phacc_inst|adder[3]                                                                                             ; clk          ; clk         ; 0.000        ; 0.042      ; 0.639      ;
; 0.513 ; phacc:phacc_inst|adder[2]              ; phacc:phacc_inst|adder[5]                                                                                             ; clk          ; clk         ; 0.000        ; 0.042      ; 0.639      ;
; 0.513 ; sdmodb:sdmodb_inst|val_delay[4]        ; sdmodb:sdmodb_inst|val_delay[6]                                                                                       ; clk          ; clk         ; 0.000        ; 0.050      ; 0.647      ;
; 0.513 ; phacc:phacc_inst|adder[4]              ; phacc:phacc_inst|adder[7]                                                                                             ; clk          ; clk         ; 0.000        ; 0.042      ; 0.639      ;
; 0.513 ; phinc[2]                               ; phacc:phacc_inst|adder[5]                                                                                             ; clk          ; clk         ; 0.000        ; 0.042      ; 0.639      ;
; 0.514 ; phacc:phacc_inst|adder[5]              ; phacc:phacc_inst|adder[8]                                                                                             ; clk          ; clk         ; 0.000        ; 0.042      ; 0.640      ;
; 0.515 ; phacc:phacc_inst|adder[7]              ; phacc:phacc_inst|adder[10]                                                                                            ; clk          ; clk         ; 0.000        ; 0.042      ; 0.641      ;
; 0.516 ; phinc[4]                               ; phacc:phacc_inst|adder[6]                                                                                             ; clk          ; clk         ; 0.000        ; 0.043      ; 0.643      ;
; 0.516 ; phacc:phacc_inst|adder[9]              ; phacc:phacc_inst|adder[12]                                                                                            ; clk          ; clk         ; 0.000        ; 0.042      ; 0.642      ;
; 0.516 ; phacc:phacc_inst|adder[0]              ; phacc:phacc_inst|adder[4]                                                                                             ; clk          ; clk         ; 0.000        ; 0.042      ; 0.642      ;
; 0.516 ; phacc:phacc_inst|adder[2]              ; phacc:phacc_inst|adder[6]                                                                                             ; clk          ; clk         ; 0.000        ; 0.042      ; 0.642      ;
; 0.516 ; phinc[0]                               ; phacc:phacc_inst|adder[3]                                                                                             ; clk          ; clk         ; 0.000        ; 0.042      ; 0.642      ;
+-------+----------------------------------------+-----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -2.734  ; 0.137 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -2.734  ; 0.137 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -63.265 ; 0.0   ; 0.0      ; 0.0     ; -87.632             ;
;  clk             ; -63.265 ; 0.000 ; N/A      ; N/A     ; -87.632             ;
+------------------+---------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; fout          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; wr_data[8]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; wr_data[9]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; wr_data[10]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; wr_data[11]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; wr_data[12]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; wr_data[13]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; wr_data[14]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; wr_data[15]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; wr_data[16]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; wr_data[17]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; wr_data[18]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; wr_data[19]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; wr_data[20]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; wr_data[21]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; wr_data[22]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; wr_data[23]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; wr_data[24]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; wr_data[25]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; wr_data[26]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; wr_data[27]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; wr_data[28]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; wr_data[29]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; wr_data[30]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; wr_data[31]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clr_n                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; wr_data[5]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; wr_n                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; wr_data[4]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; wr_data[3]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; wr_data[2]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; wr_data[1]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; wr_data[0]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; wr_data[6]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; wr_data[7]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; fout          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; fout          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; fout          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 443      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 443      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 10    ; 10   ;
; Unconstrained Input Port Paths  ; 54    ; 54   ;
; Unconstrained Output Ports      ; 1     ; 1    ;
; Unconstrained Output Port Paths ; 2     ; 2    ;
+---------------------------------+-------+------+


+-------------------------------------+
; Clock Status Summary                ;
+--------+-------+------+-------------+
; Target ; Clock ; Type ; Status      ;
+--------+-------+------+-------------+
; clk    ; clk   ; Base ; Constrained ;
+--------+-------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; clr_n      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; wr_data[0] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; wr_data[1] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; wr_data[2] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; wr_data[3] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; wr_data[4] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; wr_data[5] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; wr_data[6] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; wr_data[7] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; wr_n       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; fout        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; clr_n      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; wr_data[0] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; wr_data[1] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; wr_data[2] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; wr_data[3] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; wr_data[4] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; wr_data[5] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; wr_data[6] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; wr_data[7] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; wr_n       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; fout        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition
    Info: Processing started: Mon Jan 24 18:41:51 2022
Info: Command: quartus_sta gen -c gen
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'gen.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -2.734
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.734             -63.265 clk 
Info (332146): Worst-case hold slack is 0.334
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.334               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -87.632 clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -2.360
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.360             -52.379 clk 
Info (332146): Worst-case hold slack is 0.335
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.335               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -87.236 clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -0.861
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.861             -10.008 clk 
Info (332146): Worst-case hold slack is 0.137
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.137               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -63.134 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4842 megabytes
    Info: Processing ended: Mon Jan 24 18:41:54 2022
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:02


