<!DOCTYPE html><html lang="en"><head><meta charSet="utf-8"/><meta http-equiv="X-UA-Compatible" content="IE=edge"/><title>FPGAでのLSI設計 · 高度情報演習1A FPGA開発チュートリアル</title><meta name="viewport" content="width=device-width"/><meta name="generator" content="Docusaurus"/><meta name="description" content="&lt;h2&gt;&lt;a class=&quot;anchor&quot; aria-hidden=&quot;true&quot; id=&quot;開発手順&quot;&gt;&lt;/a&gt;&lt;a href=&quot;#開発手順&quot; aria-hidden=&quot;true&quot; class=&quot;hash-link&quot;&gt;&lt;svg class=&quot;hash-link-icon&quot; aria-hidden=&quot;true&quot; height=&quot;16&quot; version=&quot;1.1&quot; viewBox=&quot;0 0 16 16&quot; width=&quot;16&quot;&gt;&lt;path fill-rule=&quot;evenodd&quot; d=&quot;M4 9h1v1H4c-1.5 0-3-1.69-3-3.5S2.55 3 4 3h4c1.45 0 3 1.69 3 3.5 0 1.41-.91 2.72-2 3.25V8.59c.58-.45 1-1.27 1-2.09C10 5.22 8.98 4 8 4H4c-.98 0-2 1.22-2 2.5S3 9 4 9zm9-3h-1v1h1c1 0 2 1.22 2 2.5S13.98 12 13 12H9c-.98 0-2-1.22-2-2.5 0-.83.42-1.64 1-2.09V6.25c-1.09.53-2 1.84-2 3.25C6 11.31 7.55 13 9 13h4c1.45 0 3-1.69 3-3.5S14.5 6 13 6z&quot;&gt;&lt;/path&gt;&lt;/svg&gt;&lt;/a&gt;開発手順&lt;/h2&gt;
"/><meta name="docsearch:language" content="en"/><meta property="og:title" content="FPGAでのLSI設計 · 高度情報演習1A FPGA開発チュートリアル"/><meta property="og:type" content="website"/><meta property="og:url" content="https://yossy3459.github.io/koudo2a_fpga_tutorial_wip/index.html"/><meta property="og:description" content="&lt;h2&gt;&lt;a class=&quot;anchor&quot; aria-hidden=&quot;true&quot; id=&quot;開発手順&quot;&gt;&lt;/a&gt;&lt;a href=&quot;#開発手順&quot; aria-hidden=&quot;true&quot; class=&quot;hash-link&quot;&gt;&lt;svg class=&quot;hash-link-icon&quot; aria-hidden=&quot;true&quot; height=&quot;16&quot; version=&quot;1.1&quot; viewBox=&quot;0 0 16 16&quot; width=&quot;16&quot;&gt;&lt;path fill-rule=&quot;evenodd&quot; d=&quot;M4 9h1v1H4c-1.5 0-3-1.69-3-3.5S2.55 3 4 3h4c1.45 0 3 1.69 3 3.5 0 1.41-.91 2.72-2 3.25V8.59c.58-.45 1-1.27 1-2.09C10 5.22 8.98 4 8 4H4c-.98 0-2 1.22-2 2.5S3 9 4 9zm9-3h-1v1h1c1 0 2 1.22 2 2.5S13.98 12 13 12H9c-.98 0-2-1.22-2-2.5 0-.83.42-1.64 1-2.09V6.25c-1.09.53-2 1.84-2 3.25C6 11.31 7.55 13 9 13h4c1.45 0 3-1.69 3-3.5S14.5 6 13 6z&quot;&gt;&lt;/path&gt;&lt;/svg&gt;&lt;/a&gt;開発手順&lt;/h2&gt;
"/><meta name="twitter:card" content="summary"/><link rel="shortcut icon" href="/koudo2a_fpga_tutorial_wip/img/usamilab.png"/><link rel="stylesheet" href="//cdnjs.cloudflare.com/ajax/libs/highlight.js/9.12.0/styles/default.min.css"/><script type="text/javascript" src="https://buttons.github.io/buttons.js"></script><link rel="stylesheet" href="/koudo2a_fpga_tutorial_wip/css/main.css"/><script src="/koudo2a_fpga_tutorial_wip/js/codetabs.js"></script></head><body class="sideNavVisible separateOnPageNav"><div class="fixedHeaderContainer"><div class="headerWrapper wrapper"><header><a href="/koudo2a_fpga_tutorial_wip/"><img class="logo" src="/koudo2a_fpga_tutorial_wip/img/usamilab.png" alt="高度情報演習1A FPGA開発チュートリアル"/><h2 class="headerTitleWithLogo">高度情報演習1A FPGA開発チュートリアル</h2></a><div class="navigationWrapper navigationSlider"><nav class="slidingNav"><ul class="nav-site nav-site-internal"><li class="siteNavGroupActive siteNavItemActive"><a href="/koudo2a_fpga_tutorial_wip/docs/intro-01" target="_self">Basic</a></li><li class=""><a href="/koudo2a_fpga_tutorial_wip/docs/adv-01" target="_self">Advanced</a></li><li class=""><a href="/koudo2a_fpga_tutorial_wip/help" target="_self">Help</a></li><li class=""><a href="http://syllabus.sic.shibaura-it.ac.jp/syllabus/2018/ko1/105270.html?y=2018&amp;g=L01" target="_self">Syllabus</a></li></ul></nav></div></header></div></div><div class="navPusher"><div class="docMainWrapper wrapper"><div class="container docsNavContainer" id="docsNav"><nav class="toc"><div class="toggleNav"><section class="navWrapper wrapper"><div class="navBreadcrumb wrapper"><div class="navToggle" id="navToggler"><i></i></div><h2><i>›</i><span>はじめに</span></h2><div class="tocToggler" id="tocToggler"><i class="icon-toc"></i></div></div><div class="navGroups"><div class="navGroup"><h3 class="navGroupCategoryTitle collapsible">はじめに<span class="arrow"><svg width="24" height="24" viewBox="0 0 24 24"><path fill="#565656" d="M7.41 15.41L12 10.83l4.59 4.58L18 14l-6-6-6 6z"></path><path d="M0 0h24v24H0z" fill="none"></path></svg></span></h3><ul class="hide"><li class="navListItem navListItemActive"><a class="navItem" href="/koudo2a_fpga_tutorial_wip/docs/intro-01">FPGAでのLSI設計</a></li><li class="navListItem"><a class="navItem" href="/koudo2a_fpga_tutorial_wip/docs/intro-02">Vivadoの開き方</a></li></ul></div><div class="navGroup"><h3 class="navGroupCategoryTitle collapsible">プロジェクト管理<span class="arrow"><svg width="24" height="24" viewBox="0 0 24 24"><path fill="#565656" d="M7.41 15.41L12 10.83l4.59 4.58L18 14l-6-6-6 6z"></path><path d="M0 0h24v24H0z" fill="none"></path></svg></span></h3><ul class="hide"><li class="navListItem"><a class="navItem" href="/koudo2a_fpga_tutorial_wip/docs/project-01">プロジェクトの作成</a></li><li class="navListItem"><a class="navItem" href="/koudo2a_fpga_tutorial_wip/docs/project-02">プロジェクトを開く</a></li></ul></div><div class="navGroup"><h3 class="navGroupCategoryTitle collapsible">RTL設計<span class="arrow"><svg width="24" height="24" viewBox="0 0 24 24"><path fill="#565656" d="M7.41 15.41L12 10.83l4.59 4.58L18 14l-6-6-6 6z"></path><path d="M0 0h24v24H0z" fill="none"></path></svg></span></h3><ul class="hide"><li class="navListItem"><a class="navItem" href="/koudo2a_fpga_tutorial_wip/docs/rtl-01">ソースファイルの作成</a></li><li class="navListItem"><a class="navItem" href="/koudo2a_fpga_tutorial_wip/docs/rtl-02">回路構造の確認</a></li></ul></div><div class="navGroup"><h3 class="navGroupCategoryTitle collapsible">シミュレーション<span class="arrow"><svg width="24" height="24" viewBox="0 0 24 24"><path fill="#565656" d="M7.41 15.41L12 10.83l4.59 4.58L18 14l-6-6-6 6z"></path><path d="M0 0h24v24H0z" fill="none"></path></svg></span></h3><ul class="hide"><li class="navListItem"><a class="navItem" href="/koudo2a_fpga_tutorial_wip/docs/sim-01">テストフィクスチャの作成</a></li><li class="navListItem"><a class="navItem" href="/koudo2a_fpga_tutorial_wip/docs/sim-02">シミュレーションの実行</a></li><li class="navListItem"><a class="navItem" href="/koudo2a_fpga_tutorial_wip/docs/sim-03">波形操作</a></li></ul></div><div class="navGroup"><h3 class="navGroupCategoryTitle collapsible">論理合成・レイアウト<span class="arrow"><svg width="24" height="24" viewBox="0 0 24 24"><path fill="#565656" d="M7.41 15.41L12 10.83l4.59 4.58L18 14l-6-6-6 6z"></path><path d="M0 0h24v24H0z" fill="none"></path></svg></span></h3><ul class="hide"><li class="navListItem"><a class="navItem" href="/koudo2a_fpga_tutorial_wip/docs/impl-01">論理合成・レイアウトの実行</a></li><li class="navListItem"><a class="navItem" href="/koudo2a_fpga_tutorial_wip/docs/impl-02">クロックの設定</a></li><li class="navListItem"><a class="navItem" href="/koudo2a_fpga_tutorial_wip/docs/impl-03">ピンアサイン</a></li><li class="navListItem"><a class="navItem" href="/koudo2a_fpga_tutorial_wip/docs/impl-04">設定の保存と再レイアウト</a></li></ul></div><div class="navGroup"><h3 class="navGroupCategoryTitle collapsible">コンフィグレーション<span class="arrow"><svg width="24" height="24" viewBox="0 0 24 24"><path fill="#565656" d="M7.41 15.41L12 10.83l4.59 4.58L18 14l-6-6-6 6z"></path><path d="M0 0h24v24H0z" fill="none"></path></svg></span></h3><ul class="hide"><li class="navListItem"><a class="navItem" href="/koudo2a_fpga_tutorial_wip/docs/conf-01">Basys3の接続と操作</a></li><li class="navListItem"><a class="navItem" href="/koudo2a_fpga_tutorial_wip/docs/conf-02">FPGAへデータ転送</a></li></ul></div></div></section></div><script>
            var coll = document.getElementsByClassName('collapsible');
            var checkActiveCategory = true;
            for (var i = 0; i < coll.length; i++) {
              var links = coll[i].nextElementSibling.getElementsByTagName('*');
              if (checkActiveCategory){
                for (var j = 0; j < links.length; j++) {
                  if (links[j].classList.contains('navListItemActive')){
                    coll[i].nextElementSibling.classList.toggle('hide');
                    coll[i].childNodes[1].classList.toggle('rotate');
                    checkActiveCategory = false;
                    break;
                  }
                }
              }

              coll[i].addEventListener('click', function() {
                var arrow = this.childNodes[1];
                arrow.classList.toggle('rotate');
                var content = this.nextElementSibling;
                content.classList.toggle('hide');
              });
            }

            document.addEventListener('DOMContentLoaded', function() {
              createToggler('#navToggler', '#docsNav', 'docsSliderActive');
              createToggler('#tocToggler', 'body', 'tocActive');

              const headings = document.querySelector('.toc-headings');
              headings && headings.addEventListener('click', function(event) {
                if (event.target.tagName === 'A') {
                  document.body.classList.remove('tocActive');
                }
              }, false);

              function createToggler(togglerSelector, targetSelector, className) {
                var toggler = document.querySelector(togglerSelector);
                var target = document.querySelector(targetSelector);

                if (!toggler) {
                  return;
                }

                toggler.onclick = function(event) {
                  event.preventDefault();

                  target.classList.toggle(className);
                };
              }
            });
        </script></nav></div><div class="container mainContainer"><div class="wrapper"><div class="post"><header class="postHeader"><h1 class="postHeaderTitle">FPGAでのLSI設計</h1></header><article><div><span><h2><a class="anchor" aria-hidden="true" id="開発手順"></a><a href="#開発手順" aria-hidden="true" class="hash-link"><svg class="hash-link-icon" aria-hidden="true" height="16" version="1.1" viewBox="0 0 16 16" width="16"><path fill-rule="evenodd" d="M4 9h1v1H4c-1.5 0-3-1.69-3-3.5S2.55 3 4 3h4c1.45 0 3 1.69 3 3.5 0 1.41-.91 2.72-2 3.25V8.59c.58-.45 1-1.27 1-2.09C10 5.22 8.98 4 8 4H4c-.98 0-2 1.22-2 2.5S3 9 4 9zm9-3h-1v1h1c1 0 2 1.22 2 2.5S13.98 12 13 12H9c-.98 0-2-1.22-2-2.5 0-.83.42-1.64 1-2.09V6.25c-1.09.53-2 1.84-2 3.25C6 11.31 7.55 13 9 13h4c1.45 0 3-1.69 3-3.5S14.5 6 13 6z"></path></svg></a>開発手順</h2>
<p>FPGAで回路を作るには、以下の手順を踏みます。</p>
<p><img src="/koudo2a_fpga_tutorial_wip/docs/assets/0_intro/dev_flow.png" alt="dev_flow"></p>
<p>まず仕様を確認し、設計を考えます。
その後は、以下の手順に沿って開発を進めます。</p>
<table>
<thead>
<tr><th>開発手順</th><th>説明</th></tr>
</thead>
<tbody>
<tr><td>RTL設計</td><td>仕様を元に、ソースファイル(Verilogで記述された回路記述)を作成します。</td></tr>
<tr><td>シミュレーション (Simulation)</td><td>RTL設計で作成した回路記述によって仕様通りの結果が得られるか、PC上でシミュレーションをします。</td></tr>
<tr><td>論理合成 (Synthesys)</td><td>RTLを元に、論理回路を生成します。</td></tr>
<tr><td>レイアウト (Implimentation)</td><td>論理回路を元に、実際のFPGA上への配置・配線方法を決定します。この時に、FPGAチップ外部のスイッチやボタン・LEDに対する配線も決めます。</td></tr>
<tr><td>コンフィグレーション <br>(プログラム)</td><td>配置配線データを元にFPGAを変更する「ビットストリームデータ」を生成し、FPGAに転送することで、実際の回路をFPGA上に構築します。</td></tr>
</tbody>
</table>
<p><br></p>
<p>また、シミュレーションによって波形データが出力でき、コンフィグレーションを行うことでFPGAの実機動作が行えます。これらを用いてデバックを行い、仕様通りの回路を設計していくことになります。</p>
<h2><a class="anchor" aria-hidden="true" id="開発ツール-vivado"></a><a href="#開発ツール-vivado" aria-hidden="true" class="hash-link"><svg class="hash-link-icon" aria-hidden="true" height="16" version="1.1" viewBox="0 0 16 16" width="16"><path fill-rule="evenodd" d="M4 9h1v1H4c-1.5 0-3-1.69-3-3.5S2.55 3 4 3h4c1.45 0 3 1.69 3 3.5 0 1.41-.91 2.72-2 3.25V8.59c.58-.45 1-1.27 1-2.09C10 5.22 8.98 4 8 4H4c-.98 0-2 1.22-2 2.5S3 9 4 9zm9-3h-1v1h1c1 0 2 1.22 2 2.5S13.98 12 13 12H9c-.98 0-2-1.22-2-2.5 0-.83.42-1.64 1-2.09V6.25c-1.09.53-2 1.84-2 3.25C6 11.31 7.55 13 9 13h4c1.45 0 3-1.69 3-3.5S14.5 6 13 6z"></path></svg></a>開発ツール [Vivado]</h2>
<p>RTLからプログラムまでを行うCADツールには、Xilinx(ザイリンクス)社の、<code>Vivado(ビバード) 2018.3</code> を使用します。このツールを使うことで、RTL設計からFPGAのプログラムまで、すべての手順を簡単に行うことができます。
<img src="/koudo2a_fpga_tutorial_wip/docs/assets/0_intro/vivado.jpg" alt="Vivado"></p>
<h2><a class="anchor" aria-hidden="true" id="実機-basys3"></a><a href="#実機-basys3" aria-hidden="true" class="hash-link"><svg class="hash-link-icon" aria-hidden="true" height="16" version="1.1" viewBox="0 0 16 16" width="16"><path fill-rule="evenodd" d="M4 9h1v1H4c-1.5 0-3-1.69-3-3.5S2.55 3 4 3h4c1.45 0 3 1.69 3 3.5 0 1.41-.91 2.72-2 3.25V8.59c.58-.45 1-1.27 1-2.09C10 5.22 8.98 4 8 4H4c-.98 0-2 1.22-2 2.5S3 9 4 9zm9-3h-1v1h1c1 0 2 1.22 2 2.5S13.98 12 13 12H9c-.98 0-2-1.22-2-2.5 0-.83.42-1.64 1-2.09V6.25c-1.09.53-2 1.84-2 3.25C6 11.31 7.55 13 9 13h4c1.45 0 3-1.69 3-3.5S14.5 6 13 6z"></path></svg></a>実機 [Basys3]</h2>
<p>実機には Digilent(デジレント)社の <code>Basys3(ベイシススリー)</code> を使います。このBasys3は、Xilinx社のFPGAである <code>Artix-7</code> を中心に、LEDやスイッチ、USBポートなどをまとめた機材で、評価ボードと呼ばれるボードの一種です。
<img src="/koudo2a_fpga_tutorial_wip/docs/assets/0_intro/basys3.png" alt="Basys3"></p>
<p>続いて、<code>Vivado</code>の開き方を解説します。</p>
</span></div></article></div><div class="docs-prevnext"><a class="docs-next button" href="/koudo2a_fpga_tutorial_wip/docs/intro-02"><span>Vivadoの開き方</span><span class="arrow-next"> →</span></a></div></div></div><nav class="onPageNav"><ul class="toc-headings"><li><a href="#開発手順">開発手順</a></li><li><a href="#開発ツール-vivado">開発ツール [Vivado]</a></li><li><a href="#実機-basys3">実機 [Basys3]</a></li></ul></nav></div><footer class="nav-footer" id="footer"><section class="copyright">Copyright © 2019 Usami Lab, Shibaura Institute of Technology</section></footer></div></body></html>