学生姓名：解雲暄                         专业：信息安全                           学号：3190105871      <br />同组学生姓名：郭长洁                  指导老师：蔡铭   <br />实验地点：紫金港东四 - 509         实验日期：2020 年 12 月 21 日


## 1 实验原理

### 1.1 移位寄存器

- 每来一个时钟脉冲，寄存器中的数据按顺序向左或向右移动一位
   - 必须采用主从触发器或边沿触发器
   - 不能采用锁存器
- 数据移动方式：左移、右移、循环移位
- 数据输入输出方式
   - 串行输入，串行输出
   - 串行输入，并行输出
   - 并行输入，串行输出

- 串行输入右移移位寄存器

![image.png](./assets/1609730592256-a18642b0-13de-43d4-8bcf-96e1d7a90d3e.png)

- 循环右移移位寄存器

![image.png](./assets/1609730646373-d4dc3d6e-7088-4099-8e78-0aac28faa610.png)

- 8 位左移移移位寄存器
```verilog
module shift_reg(
    input wire clk, s_in,
	  output wire [7:0] s_out);
	  reg [7:0] temp;
	  always @ (posedge clk)
		begin
			temp <= {temp[6:0],s_in};
		end
	  assign s_out = temp;
endmodule
```

- 带并行输入的右移移位寄存器

数据输入方式：串行输入、并行输入
![image.png](./assets/1609730718398-6b74b076-fe6d-4eec-accb-62f044903603.png)
```verilog
module shift_reg(
    input wire clk, S_L, s_in,
    input wire [7:0] p_in,
    output wire [7:0] Q);

    FD……
    OR2……
    AND2……
    AND2……
    INV……
endmodule
```

### 1.2 并行－串行转换器
![image.png](./assets/1609730788402-9d96c7a9-2b67-483a-8385-d3874f961478.png)
![image.png](./assets/1609730780724-bcc99a00-526c-4247-a22b-40adb9a3f4bf.png)

### 1.3 实验板

#### 1.3.1 74LV164A
实验板上使用的芯片：74LV164A<br />8 位串行右移移位寄存器，实现串-并转换
![image.png](./assets/1609730866481-feefb126-0d03-4ee4-a07a-a0015d8d9d64.png)
![image.png](./assets/1609730879560-9a7437fe-328c-4e97-b497-b4a40943ff21.png)


#### 1.3.2 主板 LED 灯
 2 个 74LV164A 构成 16 位串行输入并行输出移位寄存器，寄存器的并行输出控制 16 个 LED 灯
![image.png](./assets/1609730906086-79f630d0-2b80-4e5c-9687-2a2ff370cb0e.png)
![image.png](./assets/1609730914638-bc60c67e-6646-4c36-acc0-086a881945b2.png)
![image.png](./assets/1609730945813-e3336295-0052-4194-b769-4c4ff5126888.png)


#### 1.3.3 主板七段数码管
8 个 74LS164A 的并行输出控制 8 个 7 段数码管的段码：
![image.png](./assets/1609731027971-38571a35-5f99-41c6-bdba-59896b86163c.png)
![image.png](./assets/1609731031363-5e15add4-6e05-4cc5-a363-c15f8d27da29.png)
![image.png](./assets/1609731039991-f015c0cd-b579-43e8-9326-233d752b64c3.png)


## 2 实验步骤与结果

### 2.1 设计 8 位带并行输入的右移移位寄存器
新建工程 ShfitReg8b，新建 Verilog 文件 ShiftReg8b，编写代码如下：
![image.png](./assets/1609732404212-a3141763-33c4-40dd-9184-b9fa2e3ca5f9.png)
设计仿真代码：
```verilog
initial begin
    // Initialize Inputs
    clk  = 0;
    S_L  = 0;
    S_in = 0;
    p_in = 0;
    
    #100;
    
    // Add stimulus here
    S_L  = 0;
    S_in = 1;
    p_in = 0;
    #200;
    S_L  = 1;
    S_in = 0;
    p_in = 8'b0101_0101;
    #500;
end

always begin
    clk = 0; #20;
    clk = 1; #20;
end
```
仿真得波形结果：
![image.png](./assets/1609732469683-f1d11aa7-0ebe-4d1f-b386-be4987a49bd3.png)


### 2.2 设计主板 LED 灯驱动模块
新建 Verilog 文件 LED_P2S，设计 LED 并行转串行模块如下：
![image.png](./assets/1609732609622-72981386-d895-41a7-9d0e-7af69454717f.png)
进行 top 模块设计：
![image.png](./assets/1609747014402-970656c4-645a-49bd-b85f-4e73f8d570ec.png)
设计引脚约束如下：
![image.png](./assets/1609751654329-5a27d154-23c4-477a-bb4b-ccee5db445a9.png)
下载到实验板进行验证：
![image.png](./assets/1609752783643-6a9244b3-64b4-41a5-93a9-c9e1b093842b.png)
![image.png](./assets/1609752803872-3f05881c-16d7-404a-9db8-f6b3bb707f0b.png)

### 2.3 设计主板七段数码管驱动模块
进行 top 模块设计：
![image.png](./assets/1609751771138-fbf78275-f185-4974-b986-a302e7c8755d.png)
![image.png](./assets/1609751786944-f5f128bc-67d0-4951-aac3-fdc57c95afb6.png)
设计引脚约束如下：
![image.png](./assets/1609751823045-72a27b79-89d4-4e1f-88b9-ba7d3eaa6767.png)
下载到实验板进行验证：
![image.png](./assets/1609752818426-a24e0d5c-6bdc-41d8-85e0-318c50c7b480.png)
![image.png](./assets/1609752825496-bf860b19-64c2-4857-ae47-de0a74a1fa38.png)

## 3 讨论与心得
本次实验的内容比较丰富，难度也较大，花费时间比较多。本次实验我们在部分模块中使用了行为描述进行实现，这样的实现更加简单，也可以在一定程度上忽略具体的电路连接逻辑。<br />本次实验中，我们根据实验需求，对一些模块的编写逻辑和实现功能作了一些调整和简化；同时，我们也使用了之前实验中实现的一些模块。这让我们对以往编写的模块的功能有了更为清晰的认知，也进一步提高了相关的应用能力。
