---
layout: default
---

# RISC-V 双周简报 (2017-09-14)

## RV新闻

### FireSim在Amazon F1上部署Rocket-chip仿真

FireSim是加州伯克利大学新成立的关于使用FPGA加速数据中心的应用平台。他们最近将Rocket-chip的多核模型部署到Amazon的F1 FPGA加速平台。
这个多核模型支持1-8核的时钟精确仿真模型（小编：应该就是Rocket-chip的FPGA实现），并且拥有网卡实现。

#### FireSim平台：[http://fires.im/](http://fires.im/)
#### FireSim demo v1.0 [https://aws.amazon.com/marketplace/pp/B0758SR46G](https://aws.amazon.com/marketplace/pp/B0758SR46G)

## 技术讨论

### 现有GCC编译器支持的编译目标类型

继上期关于bare-metal交叉编译器的讨论，Michael Clark 很好地总结了当前riscv-unknown-elf-gcc编译器支持的编译目标和相应的参数配置。

> #### RISC-V Newlib ELF Toolchain Link options
> 
> 1. Default: crt. libc, libgloss (binaries work with the riscv-pk and riscv-isa-sim, or in riscv-linux)
> 
> `	riscv-unknown-elf-gcc`
> 
> 2. Alternative default: crt, libc and libgcc (will fail to link unless libgloss POSIX system call stubs are implemented)
> 
> `	riscv-unknown-elf-gcc -nostdlib -lc -lgcc`
> 
> 3. crt, libc, libnosys and libgcc (will link but POSIX calls return -ENOSYS)
> 
> `	riscv-unknown-elf-gcc -nostdlib -lc -lnosys -lgcc`
> 
> 4. “Default bare metal” linkage (user supplies _start symbol, default text address 0x10000)
> 
> `	riscv-unknown-elf-gcc -nostdlib -nostartfiles`
> 
> 5. “Actual bare metal" linkage (user supplies _start symbol and a linker script)
> 
> `	riscv-unknown-elf-gcc -nostdlib -nostartfiles -Wl,-T,myprog-link.ld`

相关讨论: [https://goo.gl/gcrqcw](https://groups.google.com/a/groups.riscv.org/forum/#!msg/sw-dev/8szTggvdi48/MXLKXkkRAQAJ)

## 代码更新

### GCC将主动忽略所有非标准的扩展指令

RISC-V指令集允许用户定义自己的非标准扩展指令集。
这些指令集可以被定义成参数用于GCC的`-march`选项，但是必须以`x`开头。
GCC会自动忽略所有以`x`开头的非标准扩展指令但是将参数传递给汇编器。
这样就可以支持用嵌入式汇编的方法通过修改汇编器来使用非标准扩展。

> The RISC-V ISA allows custom ISA extensions to be defined by users.
> These extensions must come after all the standard extensions, and must
> start with 'x'. This patch allows these custom extensions to be passed
> via the '-march' flag and ignores them -- we don't plan on supporting
> any custom extensions in GCC, so I think that's always the right thing
> to do. These extensions will be passed to the assembler, which is
> expected to have either been modified to support the extension or
> produce an error.

详情请见 riscv-gcc PR \#91: [https://git.io/v5umy](https://github.com/riscv/riscv-gcc/pull/91)

## 安全点评

## 微群热点

## 实用资料

## 行业视角

## 市场相关

## CNRV社区活动

## 暴走事件

### 九月

+ The 7th RISC-V workshop投稿截止日期：2017年9月17日。投稿网站：[https://www.softconf.com/h/riscv7thwkshp/](https://www.softconf.com/h/riscv7thwkshp/)

### 十月

+ [OSDT开源开发工具大会2017](http://www.hellogcc.org/?p=34315)（也就是原HelloGCC会议）将在10月下旬在北京举办，时间暂定10月21日，话题和赞助征集已经开始。话题内容包括“面向RISCV等新硬件的基础软件支持”，各位不要错过。
+ [开源经济学研究-2017年年会邀请函](http://www.open-source-economics.org/open_source_economics_2017.html)
+ RISC-V at the [Linley Processor Conference](http://www.linleygroup.com/events/event.php?num=43), 4-5 October 2017 at Santa Clara, California.
+ [First Workshop on Computer Architecture Research with RISC-V (CARRV 2017)](https://carrv.github.io/#first-workshop-on-computer-architecture-research-with-risc-v-carrv-2017), 14 October at Boston, Massachusetts, co-located with MICRO 2017.

### 十一月

+ [The 7th RISC-V workshop](https://www.softconf.com/h/riscv7thwkshp/) 2017年11月28-30日，第7届RISC-V研讨会将在美国加州Milpitas由西部数据承办。
+ [BSDTW17](https://bsdtw.org/) 2017年11月11-12日，BSDTW17会有两场关于RISC-V的演讲，地点在台北。

## 招聘简讯

_CNRV提供为行业公司提供公益性质的一句话的招聘信息发布，若有任何体系结构、IC设计、软件开发的招聘信息，欢迎联系我们！_

----

整理编集: 宋威，郭雄飞，黄柏玮

----

**欢迎关注微信公众号CNRV，接收最新最时尚的RISC-V讯息！**

![CNRV微信公众号](/assets/images/cnrv_qr.png)

----

<a rel="license" href="http://creativecommons.org/licenses/by-nc-sa/3.0/cn/"><img alt="知识共享许可协议" style="border-width:0" src="https://i.creativecommons.org/l/by-nc-sa/3.0/cn/80x15.png" /></a><br />本作品采用<a rel="license" href="http://creativecommons.org/licenses/by-nc-sa/3.0/cn/">知识共享署名-非商业性使用-相同方式共享 3.0 中国大陆许可协议</a>进行许可。
