http://www.ict.cas.cn/kycg/cg/200905/t20090531_2371710.html
<!DOCTYPE html PUBLIC "-//W3C//DTD XHTML 1.0 Transitional//EN" "http://www.w3.org/TR/xhtml1/DTD/xhtml1-transitional.dtd">
         本项目主要研究VLSI的内置自测试（BIST）设计方法，主要成果分四个方面：        （1）在VLSI自测试设计的研究方面，提出了并行反馈BIST方案及相应的分析和设计方法，状态迁移图的拓朴结构分析和实验研究均证实其优越性，可用于解决超高速电路的自测试问题；        （2）在BIST测试生成器的研究方面，针对时延故障的测试生成器的设计，提出了一种基于可重构的LFSR来产生确定性双码测试集的        结构和设计方法，可用于解决时延故障和CMOS电路中开路故障的自测试问题；（3）在VLSI-BIST高层综合的研究方面，基于测试资源复用，提出在寄存器分配过程中区分寄存器的强相邻和弱相邻的拓朴结构，研究表明在同样故障覆盖率的情况下用于BIST的硬件开销明显减少，可用于解决VLSI设计中BIST自动综合的问题。（4）在可测试性设计应用研究方面，结合中科院知识创新课题，开展龙芯-1通用CPU的可测试性设计（含存储器BIST）与设计验证的应用研究，已成功应用于龙芯-1CPU芯片的验证分析和产品测试。        发表学术论文十余篇，其中SCI收录三篇。
