<!DOCTYPE html>
<html lang="en-us">
  <head>
    <meta charset="utf-8">
    <meta http-equiv="X-UA-Compatible" content="IE=edge,chrome=1">
    
    <title>有没有办法优化16位加法器（你可以使用更多的盖茨），所以它可以并行地做点什么或者其他东西将使其工作更快？ | 知识的阶梯</title>
    <meta name="viewport" content="width=device-width,minimum-scale=1">
    <meta name="description" content="有没有办法优化16位加法器（你可以使用更多的盖茨），所以它可以并行地做点什么或者其他东西将使其工作更快？ 回答 1 有许多技术，包括携带潜行和携带选择方法。如果您正在进行大量的添加，您可能会考虑冗余编码，以推迟带有Carry-Save Adder。
很多，许多方法都在那里。
这个博客帖子有一个很好的调查：
回答 2 加法器是ALU（算术和逻辑单元）的核心。使用适当的逻辑，即使对于乘法或划分，也可以使用它进行比较。
鉴于在成像中，大多数像素是8位，您可以在并行地添加电路以在两组8位数字上运行。
回答 3 是的。使用携带看法发生器（CLA）。大多数ALU产品都有一个伴侣CLA。
回答 4 是的，我们的设计将以光速传播携带;不仅仅快，而且以光速为字面。
除了一个小细节外，这将是一种伟大的发明：我们正在使用继电器逻辑 - 大型机电继电器。
我们使用的继电器具有十分之一秒的切换时间。因此，涟漪加法器将显着慢 - 超过一秒钟传播携带。我们不想等待那久。
所以我的朋友重新设计了电路，使其作为携带和连接在阶段之间的携带和连接的功能，产生输出。随着电流可以去的速度，携带通过封闭的触点 - 光速。
结果是一个加法器，可以在恒定的一个门延迟中添加任何两个数量的多个比特。
当然，一个门延迟比任何合理的逻辑门更长的数量级数量多。如果可能有可能使用FET或某物使用相同的技术，但是您可以添加电容等，因此它不会像速率一样快（相对于栅极延迟）。
回答 5 基本上实现了一个完整的加法器，需要两个4：1 mux。
让我们从头开始。
要实现完整加法器，首先需要了解总和和携带的表达式。
这是表达式
现在需要将SUM的表达和携带在MUX树内。
对于Mux树计算，允许我们考虑Mux的以下参数。
I（0）到I（3）是所需的输入。
从上面的计算中，B和C被视为选择线（从上述完整加法器的真相表中取出）。
和T&hellip;
回答 6 首先让我们看到半加法器。
在哪里
s =a⊕bs=a⊕b
c = abc = ab
现在FA增加了三位A，B和之前的携带孔。
这里，
s =a⊕bəcins=a⊕bəcin
cout = ab &#43; bc &#43; cacout = ab &#43; bc &#43; ca
现在FA可以使用两个如下实现。
在图中，p = a，q = b">
    <meta name="generator" content="Hugo 0.92.0" />
    
    
      <META NAME="ROBOTS" CONTENT="INDEX, FOLLOW">
    

    
<link rel="stylesheet" href="/ananke/css/main.css" >



    
    
    
      

    

    
    
    <meta property="og:title" content="有没有办法优化16位加法器（你可以使用更多的盖茨），所以它可以并行地做点什么或者其他东西将使其工作更快？" />
<meta property="og:description" content="有没有办法优化16位加法器（你可以使用更多的盖茨），所以它可以并行地做点什么或者其他东西将使其工作更快？ 回答 1 有许多技术，包括携带潜行和携带选择方法。如果您正在进行大量的添加，您可能会考虑冗余编码，以推迟带有Carry-Save Adder。
很多，许多方法都在那里。
这个博客帖子有一个很好的调查：
回答 2 加法器是ALU（算术和逻辑单元）的核心。使用适当的逻辑，即使对于乘法或划分，也可以使用它进行比较。
鉴于在成像中，大多数像素是8位，您可以在并行地添加电路以在两组8位数字上运行。
回答 3 是的。使用携带看法发生器（CLA）。大多数ALU产品都有一个伴侣CLA。
回答 4 是的，我们的设计将以光速传播携带;不仅仅快，而且以光速为字面。
除了一个小细节外，这将是一种伟大的发明：我们正在使用继电器逻辑 - 大型机电继电器。
我们使用的继电器具有十分之一秒的切换时间。因此，涟漪加法器将显着慢 - 超过一秒钟传播携带。我们不想等待那久。
所以我的朋友重新设计了电路，使其作为携带和连接在阶段之间的携带和连接的功能，产生输出。随着电流可以去的速度，携带通过封闭的触点 - 光速。
结果是一个加法器，可以在恒定的一个门延迟中添加任何两个数量的多个比特。
当然，一个门延迟比任何合理的逻辑门更长的数量级数量多。如果可能有可能使用FET或某物使用相同的技术，但是您可以添加电容等，因此它不会像速率一样快（相对于栅极延迟）。
回答 5 基本上实现了一个完整的加法器，需要两个4：1 mux。
让我们从头开始。
要实现完整加法器，首先需要了解总和和携带的表达式。
这是表达式
现在需要将SUM的表达和携带在MUX树内。
对于Mux树计算，允许我们考虑Mux的以下参数。
I（0）到I（3）是所需的输入。
从上面的计算中，B和C被视为选择线（从上述完整加法器的真相表中取出）。
和T&hellip;
回答 6 首先让我们看到半加法器。
在哪里
s =a⊕bs=a⊕b
c = abc = ab
现在FA增加了三位A，B和之前的携带孔。
这里，
s =a⊕bəcins=a⊕bəcin
cout = ab &#43; bc &#43; cacout = ab &#43; bc &#43; ca
现在FA可以使用两个如下实现。
在图中，p = a，q = b" />
<meta property="og:type" content="article" />
<meta property="og:url" content="https://xiangqingw.github.io/posts/is-there-a-way-to-optimize-a-16-bit-adder-you-can-use-more-gates-so-it-can-do-something-in-parallel-or-something-else-that-will-make-its-job-faster/" /><meta property="article:section" content="posts" />
<meta property="article:published_time" content="2022-01-23T22:08:03+08:00" />
<meta property="article:modified_time" content="2022-01-23T22:08:03+08:00" />

<meta itemprop="name" content="有没有办法优化16位加法器（你可以使用更多的盖茨），所以它可以并行地做点什么或者其他东西将使其工作更快？">
<meta itemprop="description" content="有没有办法优化16位加法器（你可以使用更多的盖茨），所以它可以并行地做点什么或者其他东西将使其工作更快？ 回答 1 有许多技术，包括携带潜行和携带选择方法。如果您正在进行大量的添加，您可能会考虑冗余编码，以推迟带有Carry-Save Adder。
很多，许多方法都在那里。
这个博客帖子有一个很好的调查：
回答 2 加法器是ALU（算术和逻辑单元）的核心。使用适当的逻辑，即使对于乘法或划分，也可以使用它进行比较。
鉴于在成像中，大多数像素是8位，您可以在并行地添加电路以在两组8位数字上运行。
回答 3 是的。使用携带看法发生器（CLA）。大多数ALU产品都有一个伴侣CLA。
回答 4 是的，我们的设计将以光速传播携带;不仅仅快，而且以光速为字面。
除了一个小细节外，这将是一种伟大的发明：我们正在使用继电器逻辑 - 大型机电继电器。
我们使用的继电器具有十分之一秒的切换时间。因此，涟漪加法器将显着慢 - 超过一秒钟传播携带。我们不想等待那久。
所以我的朋友重新设计了电路，使其作为携带和连接在阶段之间的携带和连接的功能，产生输出。随着电流可以去的速度，携带通过封闭的触点 - 光速。
结果是一个加法器，可以在恒定的一个门延迟中添加任何两个数量的多个比特。
当然，一个门延迟比任何合理的逻辑门更长的数量级数量多。如果可能有可能使用FET或某物使用相同的技术，但是您可以添加电容等，因此它不会像速率一样快（相对于栅极延迟）。
回答 5 基本上实现了一个完整的加法器，需要两个4：1 mux。
让我们从头开始。
要实现完整加法器，首先需要了解总和和携带的表达式。
这是表达式
现在需要将SUM的表达和携带在MUX树内。
对于Mux树计算，允许我们考虑Mux的以下参数。
I（0）到I（3）是所需的输入。
从上面的计算中，B和C被视为选择线（从上述完整加法器的真相表中取出）。
和T&hellip;
回答 6 首先让我们看到半加法器。
在哪里
s =a⊕bs=a⊕b
c = abc = ab
现在FA增加了三位A，B和之前的携带孔。
这里，
s =a⊕bəcins=a⊕bəcin
cout = ab &#43; bc &#43; cacout = ab &#43; bc &#43; ca
现在FA可以使用两个如下实现。
在图中，p = a，q = b"><meta itemprop="datePublished" content="2022-01-23T22:08:03+08:00" />
<meta itemprop="dateModified" content="2022-01-23T22:08:03+08:00" />
<meta itemprop="wordCount" content="550">
<meta itemprop="keywords" content="" /><meta name="twitter:card" content="summary"/>
<meta name="twitter:title" content="有没有办法优化16位加法器（你可以使用更多的盖茨），所以它可以并行地做点什么或者其他东西将使其工作更快？"/>
<meta name="twitter:description" content="有没有办法优化16位加法器（你可以使用更多的盖茨），所以它可以并行地做点什么或者其他东西将使其工作更快？ 回答 1 有许多技术，包括携带潜行和携带选择方法。如果您正在进行大量的添加，您可能会考虑冗余编码，以推迟带有Carry-Save Adder。
很多，许多方法都在那里。
这个博客帖子有一个很好的调查：
回答 2 加法器是ALU（算术和逻辑单元）的核心。使用适当的逻辑，即使对于乘法或划分，也可以使用它进行比较。
鉴于在成像中，大多数像素是8位，您可以在并行地添加电路以在两组8位数字上运行。
回答 3 是的。使用携带看法发生器（CLA）。大多数ALU产品都有一个伴侣CLA。
回答 4 是的，我们的设计将以光速传播携带;不仅仅快，而且以光速为字面。
除了一个小细节外，这将是一种伟大的发明：我们正在使用继电器逻辑 - 大型机电继电器。
我们使用的继电器具有十分之一秒的切换时间。因此，涟漪加法器将显着慢 - 超过一秒钟传播携带。我们不想等待那久。
所以我的朋友重新设计了电路，使其作为携带和连接在阶段之间的携带和连接的功能，产生输出。随着电流可以去的速度，携带通过封闭的触点 - 光速。
结果是一个加法器，可以在恒定的一个门延迟中添加任何两个数量的多个比特。
当然，一个门延迟比任何合理的逻辑门更长的数量级数量多。如果可能有可能使用FET或某物使用相同的技术，但是您可以添加电容等，因此它不会像速率一样快（相对于栅极延迟）。
回答 5 基本上实现了一个完整的加法器，需要两个4：1 mux。
让我们从头开始。
要实现完整加法器，首先需要了解总和和携带的表达式。
这是表达式
现在需要将SUM的表达和携带在MUX树内。
对于Mux树计算，允许我们考虑Mux的以下参数。
I（0）到I（3）是所需的输入。
从上面的计算中，B和C被视为选择线（从上述完整加法器的真相表中取出）。
和T&hellip;
回答 6 首先让我们看到半加法器。
在哪里
s =a⊕bs=a⊕b
c = abc = ab
现在FA增加了三位A，B和之前的携带孔。
这里，
s =a⊕bəcins=a⊕bəcin
cout = ab &#43; bc &#43; cacout = ab &#43; bc &#43; ca
现在FA可以使用两个如下实现。
在图中，p = a，q = b"/>

      
<script type="application/javascript">
var doNotTrack = false;
if (!doNotTrack) {
	window.ga=window.ga||function(){(ga.q=ga.q||[]).push(arguments)};ga.l=+new Date;
	ga('create', 'G-3W09QM57NF', 'auto');
	
	ga('send', 'pageview');
}
</script>
<script async src='https://www.google-analytics.com/analytics.js'></script>

    
	
  </head>

  <body class="ma0 avenir bg-near-white production">

    
   
  
<script async src="https://www.googletagmanager.com/gtag/js?id=G-3W09QM57NF"></script>
<script>
var doNotTrack = false;
if (!doNotTrack) {
	window.dataLayer = window.dataLayer || [];
	function gtag(){dataLayer.push(arguments);}
	gtag('js', new Date());
	gtag('config', 'G-3W09QM57NF', { 'anonymize_ip': false });
}
</script>



  <header>
    <div class="bg-black">
      <nav class="pv3 ph3 ph4-ns" role="navigation">
  <div class="flex-l justify-between items-center center">
    <a href="/" class="f3 fw2 hover-white no-underline white-90 dib">
      
        知识的阶梯
      
    </a>
    <div class="flex-l items-center">
      

      
      
<div class="ananke-socials">
  
</div>
    </div>
  </div>
</nav>

    </div>
  </header>



    <main class="pb7" role="main">
      
  
  <article class="flex-l flex-wrap justify-between mw8 center ph3">
    <header class="mt4 w-100">
      <aside class="instapaper_ignoref b helvetica tracked">
          
        POSTS
      </aside>
      










  <div id="sharing" class="mt3 ananke-socials">
    
  </div>


      <h1 class="f1 athelas mt3 mb1">有没有办法优化16位加法器（你可以使用更多的盖茨），所以它可以并行地做点什么或者其他东西将使其工作更快？</h1>
      
      
      
      <time class="f6 mv4 dib tracked" datetime="2022-01-23T22:08:03+08:00">January 23, 2022</time>
      

      
      
    </header>
    <div class="nested-copy-line-height lh-copy serif f4 nested-links nested-img mid-gray pr4-l w-two-thirds-l"><h2 id="有没有办法优化16位加法器你可以使用更多的盖茨所以它可以并行地做点什么或者其他东西将使其工作更快">有没有办法优化16位加法器（你可以使用更多的盖茨），所以它可以并行地做点什么或者其他东西将使其工作更快？</h2>
<h3 id="回答-1">回答 1</h3>
<p>有许多技术，包括携带潜行和携带选择方法。如果您正在进行大量的添加，您可能会考虑冗余编码，以推迟带有Carry-Save Adder。<br>
很多，许多方法都在那里。<br>
这个博客帖子有一个很好的调查：</p>
<h3 id="回答-2">回答 2</h3>
<p>加法器是ALU（算术和逻辑单元）的核心。使用适当的逻辑，即使对于乘法或划分，也可以使用它进行比较。<br>
鉴于在成像中，大多数像素是8位，您可以在并行地添加电路以在两组8位数字上运行。</p>
<h3 id="回答-3">回答 3</h3>
<p>是的。使用携带看法发生器（CLA）。大多数ALU产品都有一个伴侣CLA。</p>
<h3 id="回答-4">回答 4</h3>
<p>是的，我们的设计将以光速传播携带;不仅仅快，而且以光速为字面。<br>
除了一个小细节外，这将是一种伟大的发明：我们正在使用继电器逻辑 - 大型机电继电器。<br>
我们使用的继电器具有十分之一秒的切换时间。因此，涟漪加法器将显着慢 - 超过一秒钟传播携带。我们不想等待那久。<br>
所以我的朋友重新设计了电路，使其作为携带和连接在阶段之间的携带和连接的功能，产生输出。随着电流可以去的速度，携带通过封闭的触点 - 光速。<br>
结果是一个加法器，可以在恒定的一个门延迟中添加任何两个数量的多个比特。<br>
当然，一个门延迟比任何合理的逻辑门更长的数量级数量多。如果可能有可能使用FET或某物使用相同的技术，但是您可以添加电容等，因此它不会像速率一样快（相对于栅极延迟）。</p>
<h3 id="回答-5">回答 5</h3>
<p>基本上实现了一个完整的加法器，需要两个4：1 mux。<br>
让我们从头开始。<br>
要实现完整加法器，首先需要了解总和和携带的表达式。<br>
这是表达式<br>
现在需要将SUM的表达和携带在MUX树内。<br>
对于Mux树计算，允许我们考虑Mux的以下参数。<br>
I（0）到I（3）是所需的输入。<br>
从上面的计算中，B和C被视为选择线（从上述完整加法器的真相表中取出）。<br>
和T&hellip;</p>
<h3 id="回答-6">回答 6</h3>
<p>首先让我们看到半加法器。<br>
在哪里<br>
s =a⊕bs=a⊕b<br>
c = abc = ab<br>
现在FA增加了三位A，B和之前的携带孔。<br>
这里，<br>
s =a⊕bəcins=a⊕bəcin<br>
cout = ab + bc + cacout = ab + bc + ca<br>
现在FA可以使用两个如下实现。<br>
在图中，p = a，q = b<br>
这里，<br>
cout1 = ab，s1 =a⊕bcout1= ab，s1 =a⊕b<br>
s2 =a⊕bəcins2=a⊕bəcin<br>
cout =（ab）+（cin.s1）cout =（ab）+（cin.s1）<br>
= ab + cin（a&rsquo;b + ab'）= ab + cin（a&rsquo;b + ab'）<br>
= ab + cina&rsquo;b + cinab'= ab + cina&rsquo;b + cinab'<br>
= ab + ab + cina&rsquo;b + cinab'（∵x+ x = x）= ab + ab + cina&rsquo;b + cinab'（∵x+ x = x）<br>
= A（b + b&rsquo;cin）+ b（a + a&rsquo;cin）= a（b + b&rsquo;cin）+ b（a + a&rsquo;cin）<br>
= a（b + cin）+ b（a + cin）（∵x+ x&rsquo;y = x + y）= a（b + cin）+ b（a + cin）（∵x+ x&rsquo;y = x + y）<br>
= ab + bcin + cina = ab + bcin + cina<br>
证明x + x&rsquo;y = x + yx + x&rsquo;y = x + y<br>
我们知道，a + bc =（a + b）（a + c）a + bc =（a + b）（a + c）<br>
⟹⟹lhs = x + x&rsquo;y =（x + x'）（x + y）lhs = x + x&rsquo;y =（x + x'）（x + y）<br>
=（1）（x + y）=（1）（x + y）<br>
= x + y = RHS■= x + y =RHS◼<br>
首先让我们看到半加法器。<br>
在哪里<br>
s =a⊕bs=a⊕b<br>
c = abc = ab<br>
现在FA增加了三位A，B和之前的携带孔。<br>
这里，<br>
s =a⊕bəcins=a⊕bəcin<br>
cout = ab + bc + cacout = ab + bc + ca<br>
现在FA可以使用两个如下实现。<br>
在图中，p = a，q = b<br>
这里，<br>
cout1 = ab，s1 =a⊕bcout1= ab，s1 =a⊕b<br>
s2 =a⊕bəcins2=a⊕bəcin<br>
cout =（ab）+（cin.s1）cout =（ab）+（cin.s1）<br>
= ab + cin（a&rsquo;b + ab'）= ab + cin（a&rsquo;b + ab'）<br>
= ab + cina&rsquo;b + cinab'= ab + cina&rsquo;b + cinab'<br>
= ab + ab + cina&rsquo;b + cinab'（∵x+ x = x）= ab + ab + cina&rsquo;b + cinab'（∵x+ x = x）<br>
= A（b + b&rsquo;cin）+ b（a + a&rsquo;cin）= a（b + b&rsquo;cin）+ b（a + a&rsquo;cin）<br>
= a（b + cin）+ b（a + cin）（∵x+ x&rsquo;y = x + y）= a（b + cin）+ b（a + cin）（∵x+ x&rsquo;y = x + y）<br>
= ab + bcin + cina = ab + bcin + cina<br>
证明x + x&rsquo;y = x + yx + x&rsquo;y = x + y<br>
我们知道，a + bc =（a + b）（a + c）a + bc =（a + b）（a + c）<br>
⟹⟹lhs = x + x&rsquo;y =（x + x'）（x + y）lhs = x + x&rsquo;y =（x + x'）（x + y）<br>
=（1）（x + y）=（1）（x + y）<br>
= x + y = RHS■= x + y =RHS◼</p>
<h3 id="回答-7">回答 7</h3>
<p>真值表是输入的基本表示对任何逻辑设计或电路的输出。<br>
两位完整加法器 - 让我们单独描述该电路的输入和输出。<br>
考虑到上述输入和输出，可以表示真相表 - （注意：这是一个部分TT，以了解电路以及它的工作原理）</p>
<h3 id="回答-8">回答 8</h3>
<p>NAND盖茨做了两件事，只有一个东西。<br>
NAND门是AND门，然后是不是门。这是“额外”的反演（实际上它在大多数电路实现中免费提供）使其比平原和更容易。您可以使用NAND制作所有其他逻辑功能，因为Demorgan的定理，所以在实践中，这就是您所需要的。</p>
<h3 id="回答-9">回答 9</h3>
<p>您不太可能找到4位加法器电路的完整真理表。如果您非常需要它，您必须生成它。但我必须警告你会很大，因为有很多输入的输入可以拥有4位加法器。<br>
对于生成真理表，您必须放置所有输入，然后找出输出位。或者您可以使用计算机程序简化您的任务。<br>
在这里，我使用Excel生成了真实表的简单版本。<br>
如果您希望您可以使用Excel文件并查找其他组合。4-bitaddertruthtable.xlsx.</p>
<h3 id="回答-10">回答 10</h3>
<p>你不。<br>
当您将最不显着的芯片的随身携带和最小重要的芯片的随身携带到逻辑0时，两个4位加法器芯片（74283系列）工作正常。<br>
但是要从使用2的补充中减去B，您必须通过更改最小显着的芯片的携带到逻辑1来补充所有八位B并添加1。补充B的方式是XOR与减去控制的所有八个输入信号，然后将八个XOR结果连接到两个加法器的B输入。还将最不重要的加法器芯片的随比减去更换最小的加法器芯片。当您希望A-B（减去= 1）并在需要时添加0时，将添加1（减去= 0）。<br>
所以你需要两个7486级筹码。</p>
<h3 id="回答-11">回答 11</h3>
<p>添加剂是数字逻辑设备，可在一起添加或总和。虽然您可能会发现它们自己使用的一些应用程序，但您将更常见地发现它们用作算术逻辑单元（ALU）中的组件，它们本身是中央处理单元（CPU）中的组件。结果，您可以考虑的任何电子设备都有一个微控制器或其中的CPU使用加法器。一般来说，大多数家用电子设备可能会使用8位微控制器或32/64位CPU。因此，如果您有4位加法器，很可能与第二个4位加法器一起使用以形成8位加法器。<br>
示例包括：智能恒温器，带有数字读出的洗衣机或干洗机等设备，数字闹钟，数码手表，数字卫生间秤，游戏机，网络设备，如路由器或WiFi接入点，ECT &hellip;<br>
以下是在通过计算系统的元素工作时创建的ALU：从NOAM Nisan和Shimon Schocken的第一个原则构建现代计算机。此示例中的加法器是16位加法器。关于添加剂的一个很好的部分是您可以将它们链接以创建应用程序中的应用程序。但是，您确实需要了解现实世界应用程序中的携带位的传播延迟，并确保您不会比加法器更快地将应用程序提高。滞后越多。<br>
这是一个4位加法器的事实意味着它需要4位输入。在二进制中，一位是1或0，并且大数字表示为一系列1S和0。 4位加法器可以将零的零的值与1111表示的零表示。如果结果不能存储在4位中，通常存在携带比特。例如，15 + 15 = 30，其在二进制中由11110表示。第五次携带位用于存储最有效位。 （最左边的比特）。<br>
0 = 0000.<br>
1 = 0001.<br>
2 = 0010<br>
3 = 0011<br>
4 = 0100.<br>
5 = 0101<br>
6 = 0110<br>
7 = 0111<br>
8 = 1000<br>
9 = 1001<br>
10 = 1010<br>
11 = 1011.<br>
12 = 1100.<br>
13 = 1101.<br>
14 = 1110.<br>
15 = 1111.<br>
它是并行加法器的事实是指同时读取所有4位。这需要提供4个完整的加法器来处理所有4位，并且需要更多的电线来加载所有位。不需要时钟。输出自动更新，因为输入的变化只是轻微的传播延迟。相比之下，串行加法器一次加载1位。由于这仅是一个完整的加法器，而不是并行加法器所需的4个完整加法器。您还需要更少的电线加载输入并读取数据。但是，由于您在一次需要时钟和通常操作时加载数据1bit，操作将慢。</p>
<h3 id="回答-12">回答 12</h3>
<p>完整的加法器（FA）是一个反对半加法器（HA）的名称。<br>
FA总和两个输入位（a，b）加上携带位（cin）并输出一个结果位和一个携带输出（下面的cout，图片，忽略输出处的0值）。<br>
HA SUMS两个输入位（A，B，无输入携带）并输出一个结果位（和）和一个携带输出（携带）。 （下图，再次忽略输出的0值）。<br>
请注意，可以使用两个半加法器和A或Gate构建完整的加法器。<br>
要使用一定数量的位链，以及相同数量的完整加法器，但第一个加法器中的一个正整数<br>
完整的加法器（FA）是一个反对半加法器（HA）的名称。<br>
FA总和两个输入位（a，b）加上携带位（cin）并输出一个结果位和一个携带输出（下面的cout，图片，忽略输出处的0值）。<br>
HA SUMS两个输入位（A，B，无输入携带）并输出一个结果位（和）和一个携带输出（携带）。 （下图，再次忽略输出的0值）。<br>
请注意，可以使用两个半加法器和A或Gate构建完整的加法器。<br>
要使用一定数量的位数，将正整数与您链的一定数量的完整添加剂一起链，但链条中的第一个加法器（LSB）的第一个加法器可以是公顷，因为初始携带输入是0.这一加法器链被调用波纹携带加法器，因为携带从LSB到MSBS的链的输出的变化。我认为这是您在问题中询问的串行加法器（加法者链是街区的串行排列）。下面是图片。<br>
这些添加剂的很好的财产是它们是完全模块化的，即，如果需要使用更多位的单词，我们只需为链添加更多fas。<br>
有许多变形的涟漪携带加法器，如携带展示前瞻加法器，携带跳过加法器和曼彻斯特链条加法器（见http://users.encs.concordia.ca/~asim/coen_6501/lecture_notes/l2_notes。 PDF。）。这些变化的目标是加速沿着加法器​​链的携带的涟漪，因为终端的总延迟限制了加法器的速度。<br>
最后，并行加法器通常是指具有n位输入的加法器，因此当它被视为块时，它被认为是并行的两个n位词的加法器，并输出（n + 1）位字。加法器的内部实现可以是已经提到的任何一个或其他人。<br>
图片从半加法器和完整的加法器电路中获取，包括对FA和HA的工作的更深解释。</p>
<ul class="pa0">
  
</ul>
<div class="mt6 instapaper_ignoref">
      
      
      </div>
    </div>

    <aside class="w-30-l mt6-l">




</aside>

  </article>

    </main>
    <footer class="bg-black bottom-0 w-100 pa3" role="contentinfo">
  <div class="flex justify-between">
  <a class="f4 fw4 hover-white no-underline white-70 dn dib-ns pv2 ph3" href="https://xiangqingw.github.io/" >
    &copy;  知识的阶梯 2022 
  </a>
    <div>
<div class="ananke-socials">
  
</div></div>
  </div>
</footer>

  </body>
</html>
