// This is a test vector file for the divide by 100
// module.
//
// The first column is the rst input signal.
// The second column is the ena input signal.
// The third column is the expected d_100 signal.
//
// The clock is set up in the Verilog testbench. The
// input signals are set up 1/2 clock cycle before
// the rising edge of the clock. The output signal
// is compared 1/2 clock cycle after the rising edge
// of the clock.
10_0
11_0
// start
01_0
01_0
01_0
01_0
01_0
01_0
01_0
01_0
01_0
01_0
// 10 cycles
01_0
// restart
10_0
01_0
01_0
01_0
01_0
01_0
01_0
01_0
01_0
01_0
// 10 cycles
01_0
01_0
01_0
01_0
01_0
01_0
01_0
01_0
01_0
01_0
// 20 cycles
01_0
01_0
01_0
01_0
01_0
01_0
01_0
01_0
01_0
01_0
// 30 cycles
01_0
01_0
01_0
01_0
01_0
// insert some waits
00_0
00_0
00_0
00_0
00_0
01_0
01_0
01_0
01_0
01_0
// 40 cycles
01_0
01_0
01_0
01_0
01_0
01_0
01_0
01_0
01_0
01_0
// 50 cycles
01_0
01_0
01_0
01_0
01_0
01_0
01_0
01_0
01_0
01_0
// 60 cycles
01_0
01_0
01_0
01_0
01_0
01_0
01_0
01_0
01_0
01_0
// 70 cycles
01_0
01_0
01_0
01_0
01_0
01_0
01_0
01_0
01_0
01_0
// 80 cycles
01_0
01_0
01_0
01_0
01_0
01_0
01_0
01_0
01_0
01_0
// 90 cycles
01_0
01_0
01_0
01_0
01_0
01_0
01_0
01_0
01_0
01_0
// 100 cycles
// loop 1
01_1
01_0
01_0
01_0
01_0
01_0
01_0
01_0
01_0
01_0
// 10 cycles
01_0
01_0
01_0
01_0
01_0
01_0
01_0
01_0
01_0
01_0
// 20 cycles
01_0
01_0
01_0
01_0
01_0
01_0
01_0
01_0
01_0
01_0
// 30 cycles
01_0
01_0
01_0
01_0
01_0
01_0
01_0
01_0
01_0
01_0
// 40 cycles
01_0
01_0
01_0
01_0
01_0
01_0
01_0
01_0
01_0
01_0
// 50 cycles
01_0
01_0
01_0
01_0
01_0
01_0
01_0
01_0
01_0
01_0
// 60 cycles
01_0
01_0
01_0
01_0
01_0
01_0
01_0
01_0
01_0
01_0
// 70 cycles
01_0
01_0
01_0
01_0
01_0
01_0
01_0
01_0
01_0
01_0
// 80 cycles
01_0
01_0
01_0
01_0
01_0
01_0
01_0
01_0
01_0
01_0
// 90 cycles
01_0
01_0
01_0
01_0
01_0
01_0
01_0
01_0
01_0
01_0
00_0
// 100 cycles
01_1
01_0
01_0
01_0
01_0
