# Generated by Yosys 0.51 (git sha1 c4b519022, g++ 13.3.0-6ubuntu2~24.04 -fPIC -O3)
autoidx 477
attribute \hdlname "adc_pipe_encoder"
attribute \dynports 1
attribute \top 1
attribute \src "/foss/designs/sg13g2_pipeadc_3b/orfs/flow/../../verilog/rtl/adc_pipe_encoder.v:10.1-97.10"
module \adc_pipe_encoder
  parameter \NUM_BITS 3
  parameter \NUM_BITS_PER_STAGE 2
  parameter \REDUNDANCY 1
  parameter \BITS_ADC_STAGE 1
  attribute \src "/foss/designs/sg13g2_pipeadc_3b/orfs/flow/../../verilog/rtl/adc_pipe_encoder.v:0.0-0.0"
  wire width 3 $0\d_stage[0][2:0]
  attribute \src "/foss/designs/sg13g2_pipeadc_3b/orfs/flow/../../verilog/rtl/adc_pipe_encoder.v:0.0-0.0"
  wire width 3 $0\d_stage[1][2:0]
  attribute \src "/foss/designs/sg13g2_pipeadc_3b/orfs/flow/../../verilog/rtl/adc_pipe_encoder.v:0.0-0.0"
  wire width 3 $0\d_stage[2][2:0]
  attribute \src "/foss/designs/sg13g2_pipeadc_3b/orfs/flow/../../verilog/rtl/adc_pipe_encoder.v:59.1-74.4"
  wire width 32 $0\i[31:0]
  attribute \src "/foss/designs/sg13g2_pipeadc_3b/orfs/flow/../../verilog/rtl/adc_pipe_encoder.v:59.1-74.4"
  wire width 3 $0\pipeStage_sreg[0][2:0]
  attribute \src "/foss/designs/sg13g2_pipeadc_3b/orfs/flow/../../verilog/rtl/adc_pipe_encoder.v:77.1-92.4"
  wire width 3 $0\pipeStage_sreg[1][2:0]
  attribute \src "/foss/designs/sg13g2_pipeadc_3b/orfs/flow/../../verilog/rtl/adc_pipe_encoder.v:59.1-74.4"
  wire width 3 $0\pipeStage_sreg[2][2:0]
  attribute \src "/foss/designs/sg13g2_pipeadc_3b/orfs/flow/../../verilog/rtl/adc_pipe_encoder.v:77.1-92.4"
  wire width 32 $1\i[31:0]
  attribute \src "/foss/designs/sg13g2_pipeadc_3b/orfs/flow/../../verilog/rtl/adc_pipe_encoder.v:70.38-70.70"
  wire width 3 $add$/foss/designs/sg13g2_pipeadc_3b/orfs/flow/../../verilog/rtl/adc_pipe_encoder.v:70$471_Y
  attribute \src "/foss/designs/sg13g2_pipeadc_3b/orfs/flow/../../verilog/rtl/adc_pipe_encoder.v:88.38-88.70"
  wire width 3 $add$/foss/designs/sg13g2_pipeadc_3b/orfs/flow/../../verilog/rtl/adc_pipe_encoder.v:88$473_Y
  attribute \src "/foss/designs/sg13g2_pipeadc_3b/orfs/flow/../../verilog/rtl/adc_pipe_encoder.v:44.29-44.189"
  wire width 3 $shl$/foss/designs/sg13g2_pipeadc_3b/orfs/flow/../../verilog/rtl/adc_pipe_encoder.v:44$475_Y
  attribute \src "/foss/designs/sg13g2_pipeadc_3b/orfs/flow/../../verilog/rtl/adc_pipe_encoder.v:44.29-44.189"
  wire width 3 $shl$/foss/designs/sg13g2_pipeadc_3b/orfs/flow/../../verilog/rtl/adc_pipe_encoder.v:44$476_Y
  attribute \src "/foss/designs/sg13g2_pipeadc_3b/orfs/flow/../../verilog/rtl/adc_pipe_encoder.v:16.16-16.23"
  wire input 1 \clock_i
  attribute \src "/foss/designs/sg13g2_pipeadc_3b/orfs/flow/../../verilog/rtl/adc_pipe_encoder.v:19.105-19.119"
  wire input 4 \d_last_stage_i
  attribute \src "/foss/designs/sg13g2_pipeadc_3b/orfs/flow/../../verilog/rtl/adc_pipe_encoder.v:21.32-21.35"
  wire width 3 output 5 \d_o
  attribute \src "/foss/designs/sg13g2_pipeadc_3b/orfs/flow/../../verilog/rtl/adc_pipe_encoder.v:31.21-31.28"
  wire width 3 \d_stage[0]
  attribute \src "/foss/designs/sg13g2_pipeadc_3b/orfs/flow/../../verilog/rtl/adc_pipe_encoder.v:31.21-31.28"
  wire width 3 \d_stage[1]
  attribute \src "/foss/designs/sg13g2_pipeadc_3b/orfs/flow/../../verilog/rtl/adc_pipe_encoder.v:31.21-31.28"
  wire width 3 \d_stage[2]
  attribute \src "/foss/designs/sg13g2_pipeadc_3b/orfs/flow/../../verilog/rtl/adc_pipe_encoder.v:18.105-18.114"
  wire width 4 input 3 \d_stage_i
  attribute \src "/foss/designs/sg13g2_pipeadc_3b/orfs/flow/../../verilog/rtl/adc_pipe_encoder.v:56.9-56.10"
  wire width 32 signed \i
  attribute \src "/foss/designs/sg13g2_pipeadc_3b/orfs/flow/../../verilog/rtl/adc_pipe_encoder.v:28.21-28.35"
  wire width 3 \pipeStage_sreg[0]
  attribute \src "/foss/designs/sg13g2_pipeadc_3b/orfs/flow/../../verilog/rtl/adc_pipe_encoder.v:28.21-28.35"
  wire width 3 \pipeStage_sreg[1]
  attribute \src "/foss/designs/sg13g2_pipeadc_3b/orfs/flow/../../verilog/rtl/adc_pipe_encoder.v:28.21-28.35"
  wire width 3 \pipeStage_sreg[2]
  attribute \src "/foss/designs/sg13g2_pipeadc_3b/orfs/flow/../../verilog/rtl/adc_pipe_encoder.v:17.16-17.23"
  wire input 2 \reset_i
  attribute \src "/foss/designs/sg13g2_pipeadc_3b/orfs/flow/../../verilog/rtl/adc_pipe_encoder.v:70.38-70.70"
  cell $add $add$/foss/designs/sg13g2_pipeadc_3b/orfs/flow/../../verilog/rtl/adc_pipe_encoder.v:70$471
    parameter \A_SIGNED 0
    parameter \A_WIDTH 3
    parameter \B_SIGNED 0
    parameter \B_WIDTH 3
    parameter \Y_WIDTH 3
    connect \A \pipeStage_sreg[1]
    connect \B \d_stage[0]
    connect \Y $add$/foss/designs/sg13g2_pipeadc_3b/orfs/flow/../../verilog/rtl/adc_pipe_encoder.v:70$471_Y
  end
  attribute \src "/foss/designs/sg13g2_pipeadc_3b/orfs/flow/../../verilog/rtl/adc_pipe_encoder.v:88.38-88.70"
  cell $add $add$/foss/designs/sg13g2_pipeadc_3b/orfs/flow/../../verilog/rtl/adc_pipe_encoder.v:88$473
    parameter \A_SIGNED 0
    parameter \A_WIDTH 3
    parameter \B_SIGNED 0
    parameter \B_WIDTH 3
    parameter \Y_WIDTH 3
    connect \A \pipeStage_sreg[2]
    connect \B \d_stage[1]
    connect \Y $add$/foss/designs/sg13g2_pipeadc_3b/orfs/flow/../../verilog/rtl/adc_pipe_encoder.v:88$473_Y
  end
  attribute \src "/foss/designs/sg13g2_pipeadc_3b/orfs/flow/../../verilog/rtl/adc_pipe_encoder.v:44.29-44.189"
  cell $shl $shl$/foss/designs/sg13g2_pipeadc_3b/orfs/flow/../../verilog/rtl/adc_pipe_encoder.v:44$475
    parameter \A_SIGNED 0
    parameter \A_WIDTH 3
    parameter \B_SIGNED 0
    parameter \B_WIDTH 32
    parameter \Y_WIDTH 3
    connect \A { 1'0 \d_stage_i [1:0] }
    connect \B 0
    connect \Y $shl$/foss/designs/sg13g2_pipeadc_3b/orfs/flow/../../verilog/rtl/adc_pipe_encoder.v:44$475_Y
  end
  attribute \src "/foss/designs/sg13g2_pipeadc_3b/orfs/flow/../../verilog/rtl/adc_pipe_encoder.v:44.29-44.189"
  cell $shl $shl$/foss/designs/sg13g2_pipeadc_3b/orfs/flow/../../verilog/rtl/adc_pipe_encoder.v:44$476
    parameter \A_SIGNED 0
    parameter \A_WIDTH 3
    parameter \B_SIGNED 0
    parameter \B_WIDTH 32
    parameter \Y_WIDTH 3
    connect \A { 1'0 \d_stage_i [3:2] }
    connect \B 1
    connect \Y $shl$/foss/designs/sg13g2_pipeadc_3b/orfs/flow/../../verilog/rtl/adc_pipe_encoder.v:44$476_Y
  end
  attribute \src "/foss/designs/sg13g2_pipeadc_3b/orfs/flow/../../verilog/rtl/adc_pipe_encoder.v:0.0-0.0"
  process $proc$/foss/designs/sg13g2_pipeadc_3b/orfs/flow/../../verilog/rtl/adc_pipe_encoder.v:0$474
    assign { } { }
    assign { } { }
    assign { } { }
    assign $0\d_stage[0][2:0] { 2'00 \d_last_stage_i }
    assign $0\d_stage[1][2:0] $shl$/foss/designs/sg13g2_pipeadc_3b/orfs/flow/../../verilog/rtl/adc_pipe_encoder.v:44$475_Y
    assign $0\d_stage[2][2:0] $shl$/foss/designs/sg13g2_pipeadc_3b/orfs/flow/../../verilog/rtl/adc_pipe_encoder.v:44$476_Y
    sync always
      update \d_stage[0] $0\d_stage[0][2:0]
      update \d_stage[1] $0\d_stage[1][2:0]
      update \d_stage[2] $0\d_stage[2][2:0]
  end
  attribute \src "/foss/designs/sg13g2_pipeadc_3b/orfs/flow/../../verilog/rtl/adc_pipe_encoder.v:59.1-74.4"
  process $proc$/foss/designs/sg13g2_pipeadc_3b/orfs/flow/../../verilog/rtl/adc_pipe_encoder.v:59$470
    assign { } { }
    assign $0\pipeStage_sreg[0][2:0] \pipeStage_sreg[0]
    assign $0\pipeStage_sreg[2][2:0] \pipeStage_sreg[2]
    assign $0\i[31:0] 4
    attribute \src "/foss/designs/sg13g2_pipeadc_3b/orfs/flow/../../verilog/rtl/adc_pipe_encoder.v:62.9-72.12"
    switch \reset_i
      attribute \src "/foss/designs/sg13g2_pipeadc_3b/orfs/flow/../../verilog/rtl/adc_pipe_encoder.v:62.12-62.19"
      case 1'1
        assign $0\pipeStage_sreg[0][2:0] 3'000
      attribute \src "/foss/designs/sg13g2_pipeadc_3b/orfs/flow/../../verilog/rtl/adc_pipe_encoder.v:64.13-64.17"
      case 
        attribute \src "/foss/designs/sg13g2_pipeadc_3b/orfs/flow/../../verilog/rtl/adc_pipe_encoder.v:65.13-71.16"
        switch 1'0
          attribute \src "/foss/designs/sg13g2_pipeadc_3b/orfs/flow/../../verilog/rtl/adc_pipe_encoder.v:68.17-68.21"
          case 
            assign $0\pipeStage_sreg[0][2:0] $add$/foss/designs/sg13g2_pipeadc_3b/orfs/flow/../../verilog/rtl/adc_pipe_encoder.v:70$471_Y
        end
    end
    attribute \src "/foss/designs/sg13g2_pipeadc_3b/orfs/flow/../../verilog/rtl/adc_pipe_encoder.v:62.9-72.12"
    switch \reset_i
      attribute \src "/foss/designs/sg13g2_pipeadc_3b/orfs/flow/../../verilog/rtl/adc_pipe_encoder.v:62.12-62.19"
      case 1'1
        assign $0\pipeStage_sreg[2][2:0] 3'000
      attribute \src "/foss/designs/sg13g2_pipeadc_3b/orfs/flow/../../verilog/rtl/adc_pipe_encoder.v:64.13-64.17"
      case 
        attribute \src "/foss/designs/sg13g2_pipeadc_3b/orfs/flow/../../verilog/rtl/adc_pipe_encoder.v:65.13-71.16"
        switch 1'1
          attribute \src "/foss/designs/sg13g2_pipeadc_3b/orfs/flow/../../verilog/rtl/adc_pipe_encoder.v:65.16-65.31"
          case 1'1
            assign $0\pipeStage_sreg[2][2:0] \d_stage[2]
          case 
        end
    end
    sync posedge \clock_i
      update \i $0\i[31:0]
      update \pipeStage_sreg[0] $0\pipeStage_sreg[0][2:0]
      update \pipeStage_sreg[2] $0\pipeStage_sreg[2][2:0]
  end
  attribute \src "/foss/designs/sg13g2_pipeadc_3b/orfs/flow/../../verilog/rtl/adc_pipe_encoder.v:77.1-92.4"
  process $proc$/foss/designs/sg13g2_pipeadc_3b/orfs/flow/../../verilog/rtl/adc_pipe_encoder.v:77$472
    assign { } { }
    assign $0\pipeStage_sreg[1][2:0] \pipeStage_sreg[1]
    assign $1\i[31:0] 3
    attribute \src "/foss/designs/sg13g2_pipeadc_3b/orfs/flow/../../verilog/rtl/adc_pipe_encoder.v:80.9-90.12"
    switch \reset_i
      attribute \src "/foss/designs/sg13g2_pipeadc_3b/orfs/flow/../../verilog/rtl/adc_pipe_encoder.v:80.12-80.19"
      case 1'1
        assign $0\pipeStage_sreg[1][2:0] 3'000
      attribute \src "/foss/designs/sg13g2_pipeadc_3b/orfs/flow/../../verilog/rtl/adc_pipe_encoder.v:82.13-82.17"
      case 
        attribute \src "/foss/designs/sg13g2_pipeadc_3b/orfs/flow/../../verilog/rtl/adc_pipe_encoder.v:83.13-89.16"
        switch 1'0
          attribute \src "/foss/designs/sg13g2_pipeadc_3b/orfs/flow/../../verilog/rtl/adc_pipe_encoder.v:86.17-86.21"
          case 
            assign $0\pipeStage_sreg[1][2:0] $add$/foss/designs/sg13g2_pipeadc_3b/orfs/flow/../../verilog/rtl/adc_pipe_encoder.v:88$473_Y
        end
    end
    sync negedge \clock_i
      update \i $1\i[31:0]
      update \pipeStage_sreg[1] $0\pipeStage_sreg[1][2:0]
  end
  connect \d_o \pipeStage_sreg[0]
end
attribute \abc9_box 1
attribute \liberty_cell 1
attribute \area "12.7008"
attribute \whitebox 1
module \sg13g2_a21o_1
  wire $auto$rtlil.cc:2977:AndGate$4
  wire $auto$rtlil.cc:2979:OrGate$6
  attribute \capacitance "0.00275887"
  wire input 2 \A1
  attribute \capacitance "0.00281596"
  wire input 3 \A2
  attribute \capacitance "0.0024736"
  wire input 4 \B1
  wire output 1 \X
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$3
    connect \A \A1
    connect \B \A2
    connect \Y $auto$rtlil.cc:2977:AndGate$4
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$5
    connect \A $auto$rtlil.cc:2977:AndGate$4
    connect \B \B1
    connect \Y $auto$rtlil.cc:2979:OrGate$6
  end
  cell $specify2 $auto$liberty.cc:737:execute$7
    parameter \DST_WIDTH 1
    parameter \FULL 1
    parameter \SRC_DST_PEN 0
    parameter \SRC_DST_POL 0
    parameter \SRC_WIDTH 1
    parameter \T_FALL_MAX 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_TYP 1000
    parameter \T_RISE_MAX 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_TYP 1000
    connect \DST \X
    connect \EN 1'1
    connect \SRC \B1
  end
  cell $specify2 $auto$liberty.cc:737:execute$8
    parameter \DST_WIDTH 1
    parameter \FULL 1
    parameter \SRC_DST_PEN 0
    parameter \SRC_DST_POL 0
    parameter \SRC_WIDTH 1
    parameter \T_FALL_MAX 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_TYP 1000
    parameter \T_RISE_MAX 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_TYP 1000
    connect \DST \X
    connect \EN 1'1
    connect \SRC \A2
  end
  cell $specify2 $auto$liberty.cc:737:execute$9
    parameter \DST_WIDTH 1
    parameter \FULL 1
    parameter \SRC_DST_PEN 0
    parameter \SRC_DST_POL 0
    parameter \SRC_WIDTH 1
    parameter \T_FALL_MAX 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_TYP 1000
    parameter \T_RISE_MAX 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_TYP 1000
    connect \DST \X
    connect \EN 1'1
    connect \SRC \A1
  end
  connect \X $auto$rtlil.cc:2979:OrGate$6
end
attribute \abc9_box 1
attribute \liberty_cell 1
attribute \area "14.5152"
attribute \whitebox 1
module \sg13g2_a21o_2
  wire $auto$rtlil.cc:2977:AndGate$11
  wire $auto$rtlil.cc:2979:OrGate$13
  attribute \capacitance "0.00295198"
  wire input 2 \A1
  attribute \capacitance "0.00290437"
  wire input 3 \A2
  attribute \capacitance "0.00261505"
  wire input 4 \B1
  wire output 1 \X
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$10
    connect \A \A1
    connect \B \A2
    connect \Y $auto$rtlil.cc:2977:AndGate$11
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$12
    connect \A $auto$rtlil.cc:2977:AndGate$11
    connect \B \B1
    connect \Y $auto$rtlil.cc:2979:OrGate$13
  end
  cell $specify2 $auto$liberty.cc:737:execute$14
    parameter \DST_WIDTH 1
    parameter \FULL 1
    parameter \SRC_DST_PEN 0
    parameter \SRC_DST_POL 0
    parameter \SRC_WIDTH 1
    parameter \T_FALL_MAX 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_TYP 1000
    parameter \T_RISE_MAX 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_TYP 1000
    connect \DST \X
    connect \EN 1'1
    connect \SRC \B1
  end
  cell $specify2 $auto$liberty.cc:737:execute$15
    parameter \DST_WIDTH 1
    parameter \FULL 1
    parameter \SRC_DST_PEN 0
    parameter \SRC_DST_POL 0
    parameter \SRC_WIDTH 1
    parameter \T_FALL_MAX 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_TYP 1000
    parameter \T_RISE_MAX 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_TYP 1000
    connect \DST \X
    connect \EN 1'1
    connect \SRC \A2
  end
  cell $specify2 $auto$liberty.cc:737:execute$16
    parameter \DST_WIDTH 1
    parameter \FULL 1
    parameter \SRC_DST_PEN 0
    parameter \SRC_DST_POL 0
    parameter \SRC_WIDTH 1
    parameter \T_FALL_MAX 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_TYP 1000
    parameter \T_RISE_MAX 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_TYP 1000
    connect \DST \X
    connect \EN 1'1
    connect \SRC \A1
  end
  connect \X $auto$rtlil.cc:2979:OrGate$13
end
attribute \abc9_box 1
attribute \liberty_cell 1
attribute \area "9.072"
attribute \whitebox 1
module \sg13g2_a21oi_1
  wire $auto$rtlil.cc:2976:NotGate$22
  wire $auto$rtlil.cc:2977:AndGate$18
  wire $auto$rtlil.cc:2979:OrGate$20
  attribute \capacitance "0.00286254"
  wire input 2 \A1
  attribute \capacitance "0.00297749"
  wire input 3 \A2
  attribute \capacitance "0.00274344"
  wire input 4 \B1
  wire output 1 \Y
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$17
    connect \A \A1
    connect \B \A2
    connect \Y $auto$rtlil.cc:2977:AndGate$18
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$19
    connect \A $auto$rtlil.cc:2977:AndGate$18
    connect \B \B1
    connect \Y $auto$rtlil.cc:2979:OrGate$20
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$21
    connect \A $auto$rtlil.cc:2979:OrGate$20
    connect \Y $auto$rtlil.cc:2976:NotGate$22
  end
  cell $specify2 $auto$liberty.cc:737:execute$23
    parameter \DST_WIDTH 1
    parameter \FULL 1
    parameter \SRC_DST_PEN 0
    parameter \SRC_DST_POL 0
    parameter \SRC_WIDTH 1
    parameter \T_FALL_MAX 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_TYP 1000
    parameter \T_RISE_MAX 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_TYP 1000
    connect \DST \Y
    connect \EN 1'1
    connect \SRC \B1
  end
  cell $specify2 $auto$liberty.cc:737:execute$24
    parameter \DST_WIDTH 1
    parameter \FULL 1
    parameter \SRC_DST_PEN 0
    parameter \SRC_DST_POL 0
    parameter \SRC_WIDTH 1
    parameter \T_FALL_MAX 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_TYP 1000
    parameter \T_RISE_MAX 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_TYP 1000
    connect \DST \Y
    connect \EN 1'1
    connect \SRC \A2
  end
  cell $specify2 $auto$liberty.cc:737:execute$25
    parameter \DST_WIDTH 1
    parameter \FULL 1
    parameter \SRC_DST_PEN 0
    parameter \SRC_DST_POL 0
    parameter \SRC_WIDTH 1
    parameter \T_FALL_MAX 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_TYP 1000
    parameter \T_RISE_MAX 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_TYP 1000
    connect \DST \Y
    connect \EN 1'1
    connect \SRC \A1
  end
  connect \Y $auto$rtlil.cc:2976:NotGate$22
end
attribute \abc9_box 1
attribute \liberty_cell 1
attribute \area "14.5152"
attribute \whitebox 1
module \sg13g2_a21oi_2
  wire $auto$rtlil.cc:2976:NotGate$31
  wire $auto$rtlil.cc:2977:AndGate$27
  wire $auto$rtlil.cc:2979:OrGate$29
  attribute \capacitance "0.00549272"
  wire input 2 \A1
  attribute \capacitance "0.00597253"
  wire input 3 \A2
  attribute \capacitance "0.00537832"
  wire input 4 \B1
  wire output 1 \Y
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$26
    connect \A \A1
    connect \B \A2
    connect \Y $auto$rtlil.cc:2977:AndGate$27
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$28
    connect \A $auto$rtlil.cc:2977:AndGate$27
    connect \B \B1
    connect \Y $auto$rtlil.cc:2979:OrGate$29
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$30
    connect \A $auto$rtlil.cc:2979:OrGate$29
    connect \Y $auto$rtlil.cc:2976:NotGate$31
  end
  cell $specify2 $auto$liberty.cc:737:execute$32
    parameter \DST_WIDTH 1
    parameter \FULL 1
    parameter \SRC_DST_PEN 0
    parameter \SRC_DST_POL 0
    parameter \SRC_WIDTH 1
    parameter \T_FALL_MAX 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_TYP 1000
    parameter \T_RISE_MAX 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_TYP 1000
    connect \DST \Y
    connect \EN 1'1
    connect \SRC \B1
  end
  cell $specify2 $auto$liberty.cc:737:execute$33
    parameter \DST_WIDTH 1
    parameter \FULL 1
    parameter \SRC_DST_PEN 0
    parameter \SRC_DST_POL 0
    parameter \SRC_WIDTH 1
    parameter \T_FALL_MAX 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_TYP 1000
    parameter \T_RISE_MAX 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_TYP 1000
    connect \DST \Y
    connect \EN 1'1
    connect \SRC \A2
  end
  cell $specify2 $auto$liberty.cc:737:execute$34
    parameter \DST_WIDTH 1
    parameter \FULL 1
    parameter \SRC_DST_PEN 0
    parameter \SRC_DST_POL 0
    parameter \SRC_WIDTH 1
    parameter \T_FALL_MAX 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_TYP 1000
    parameter \T_RISE_MAX 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_TYP 1000
    connect \DST \Y
    connect \EN 1'1
    connect \SRC \A1
  end
  connect \Y $auto$rtlil.cc:2976:NotGate$31
end
attribute \abc9_box 1
attribute \liberty_cell 1
attribute \area "14.5152"
attribute \whitebox 1
module \sg13g2_a221oi_1
  wire $auto$rtlil.cc:2976:NotGate$44
  wire $auto$rtlil.cc:2977:AndGate$36
  wire $auto$rtlil.cc:2977:AndGate$38
  wire $auto$rtlil.cc:2979:OrGate$40
  wire $auto$rtlil.cc:2979:OrGate$42
  attribute \capacitance "0.00294987"
  wire input 2 \A1
  attribute \capacitance "0.00297814"
  wire input 3 \A2
  attribute \capacitance "0.00275729"
  wire input 4 \B1
  attribute \capacitance "0.00282556"
  wire input 5 \B2
  attribute \capacitance "0.0025499"
  wire input 6 \C1
  wire output 1 \Y
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$35
    connect \A \A1
    connect \B \A2
    connect \Y $auto$rtlil.cc:2977:AndGate$36
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$37
    connect \A \B1
    connect \B \B2
    connect \Y $auto$rtlil.cc:2977:AndGate$38
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$39
    connect \A $auto$rtlil.cc:2977:AndGate$36
    connect \B $auto$rtlil.cc:2977:AndGate$38
    connect \Y $auto$rtlil.cc:2979:OrGate$40
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$41
    connect \A $auto$rtlil.cc:2979:OrGate$40
    connect \B \C1
    connect \Y $auto$rtlil.cc:2979:OrGate$42
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$43
    connect \A $auto$rtlil.cc:2979:OrGate$42
    connect \Y $auto$rtlil.cc:2976:NotGate$44
  end
  cell $specify2 $auto$liberty.cc:737:execute$45
    parameter \DST_WIDTH 1
    parameter \FULL 1
    parameter \SRC_DST_PEN 0
    parameter \SRC_DST_POL 0
    parameter \SRC_WIDTH 1
    parameter \T_FALL_MAX 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_TYP 1000
    parameter \T_RISE_MAX 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_TYP 1000
    connect \DST \Y
    connect \EN 1'1
    connect \SRC \C1
  end
  cell $specify2 $auto$liberty.cc:737:execute$46
    parameter \DST_WIDTH 1
    parameter \FULL 1
    parameter \SRC_DST_PEN 0
    parameter \SRC_DST_POL 0
    parameter \SRC_WIDTH 1
    parameter \T_FALL_MAX 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_TYP 1000
    parameter \T_RISE_MAX 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_TYP 1000
    connect \DST \Y
    connect \EN 1'1
    connect \SRC \B2
  end
  cell $specify2 $auto$liberty.cc:737:execute$47
    parameter \DST_WIDTH 1
    parameter \FULL 1
    parameter \SRC_DST_PEN 0
    parameter \SRC_DST_POL 0
    parameter \SRC_WIDTH 1
    parameter \T_FALL_MAX 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_TYP 1000
    parameter \T_RISE_MAX 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_TYP 1000
    connect \DST \Y
    connect \EN 1'1
    connect \SRC \B1
  end
  cell $specify2 $auto$liberty.cc:737:execute$48
    parameter \DST_WIDTH 1
    parameter \FULL 1
    parameter \SRC_DST_PEN 0
    parameter \SRC_DST_POL 0
    parameter \SRC_WIDTH 1
    parameter \T_FALL_MAX 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_TYP 1000
    parameter \T_RISE_MAX 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_TYP 1000
    connect \DST \Y
    connect \EN 1'1
    connect \SRC \A2
  end
  cell $specify2 $auto$liberty.cc:737:execute$49
    parameter \DST_WIDTH 1
    parameter \FULL 1
    parameter \SRC_DST_PEN 0
    parameter \SRC_DST_POL 0
    parameter \SRC_WIDTH 1
    parameter \T_FALL_MAX 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_TYP 1000
    parameter \T_RISE_MAX 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_TYP 1000
    connect \DST \Y
    connect \EN 1'1
    connect \SRC \A1
  end
  connect \Y $auto$rtlil.cc:2976:NotGate$44
end
attribute \abc9_box 1
attribute \liberty_cell 1
attribute \area "10.8486"
attribute \whitebox 1
module \sg13g2_a22oi_1
  wire $auto$rtlil.cc:2976:NotGate$57
  wire $auto$rtlil.cc:2977:AndGate$51
  wire $auto$rtlil.cc:2977:AndGate$53
  wire $auto$rtlil.cc:2979:OrGate$55
  attribute \capacitance "0.00274773"
  wire input 2 \A1
  attribute \capacitance "0.00306272"
  wire input 3 \A2
  attribute \capacitance "0.00355259"
  wire input 4 \B1
  attribute \capacitance "0.00360385"
  wire input 5 \B2
  wire output 1 \Y
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$50
    connect \A \A1
    connect \B \A2
    connect \Y $auto$rtlil.cc:2977:AndGate$51
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$52
    connect \A \B1
    connect \B \B2
    connect \Y $auto$rtlil.cc:2977:AndGate$53
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$54
    connect \A $auto$rtlil.cc:2977:AndGate$51
    connect \B $auto$rtlil.cc:2977:AndGate$53
    connect \Y $auto$rtlil.cc:2979:OrGate$55
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$56
    connect \A $auto$rtlil.cc:2979:OrGate$55
    connect \Y $auto$rtlil.cc:2976:NotGate$57
  end
  cell $specify2 $auto$liberty.cc:737:execute$58
    parameter \DST_WIDTH 1
    parameter \FULL 1
    parameter \SRC_DST_PEN 0
    parameter \SRC_DST_POL 0
    parameter \SRC_WIDTH 1
    parameter \T_FALL_MAX 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_TYP 1000
    parameter \T_RISE_MAX 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_TYP 1000
    connect \DST \Y
    connect \EN 1'1
    connect \SRC \B2
  end
  cell $specify2 $auto$liberty.cc:737:execute$59
    parameter \DST_WIDTH 1
    parameter \FULL 1
    parameter \SRC_DST_PEN 0
    parameter \SRC_DST_POL 0
    parameter \SRC_WIDTH 1
    parameter \T_FALL_MAX 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_TYP 1000
    parameter \T_RISE_MAX 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_TYP 1000
    connect \DST \Y
    connect \EN 1'1
    connect \SRC \B1
  end
  cell $specify2 $auto$liberty.cc:737:execute$60
    parameter \DST_WIDTH 1
    parameter \FULL 1
    parameter \SRC_DST_PEN 0
    parameter \SRC_DST_POL 0
    parameter \SRC_WIDTH 1
    parameter \T_FALL_MAX 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_TYP 1000
    parameter \T_RISE_MAX 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_TYP 1000
    connect \DST \Y
    connect \EN 1'1
    connect \SRC \A2
  end
  cell $specify2 $auto$liberty.cc:737:execute$61
    parameter \DST_WIDTH 1
    parameter \FULL 1
    parameter \SRC_DST_PEN 0
    parameter \SRC_DST_POL 0
    parameter \SRC_WIDTH 1
    parameter \T_FALL_MAX 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_TYP 1000
    parameter \T_RISE_MAX 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_TYP 1000
    connect \DST \Y
    connect \EN 1'1
    connect \SRC \A1
  end
  connect \Y $auto$rtlil.cc:2976:NotGate$57
end
attribute \abc9_box 1
attribute \liberty_cell 1
attribute \area "9.072"
attribute \whitebox 1
module \sg13g2_and2_1
  wire $auto$rtlil.cc:2977:AndGate$63
  attribute \capacitance "0.00255195"
  wire input 1 \A
  attribute \capacitance "0.00256161"
  wire input 2 \B
  wire output 3 \X
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$62
    connect \A \A
    connect \B \B
    connect \Y $auto$rtlil.cc:2977:AndGate$63
  end
  cell $specify2 $auto$liberty.cc:737:execute$64
    parameter \DST_WIDTH 1
    parameter \FULL 1
    parameter \SRC_DST_PEN 0
    parameter \SRC_DST_POL 0
    parameter \SRC_WIDTH 1
    parameter \T_FALL_MAX 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_TYP 1000
    parameter \T_RISE_MAX 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_TYP 1000
    connect \DST \X
    connect \EN 1'1
    connect \SRC \B
  end
  cell $specify2 $auto$liberty.cc:737:execute$65
    parameter \DST_WIDTH 1
    parameter \FULL 1
    parameter \SRC_DST_PEN 0
    parameter \SRC_DST_POL 0
    parameter \SRC_WIDTH 1
    parameter \T_FALL_MAX 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_TYP 1000
    parameter \T_RISE_MAX 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_TYP 1000
    connect \DST \X
    connect \EN 1'1
    connect \SRC \A
  end
  connect \X $auto$rtlil.cc:2977:AndGate$63
end
attribute \abc9_box 1
attribute \liberty_cell 1
attribute \area "10.8864"
attribute \whitebox 1
module \sg13g2_and2_2
  wire $auto$rtlil.cc:2977:AndGate$67
  attribute \capacitance "0.00254194"
  wire input 1 \A
  attribute \capacitance "0.00255456"
  wire input 2 \B
  wire output 3 \X
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$66
    connect \A \A
    connect \B \B
    connect \Y $auto$rtlil.cc:2977:AndGate$67
  end
  cell $specify2 $auto$liberty.cc:737:execute$68
    parameter \DST_WIDTH 1
    parameter \FULL 1
    parameter \SRC_DST_PEN 0
    parameter \SRC_DST_POL 0
    parameter \SRC_WIDTH 1
    parameter \T_FALL_MAX 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_TYP 1000
    parameter \T_RISE_MAX 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_TYP 1000
    connect \DST \X
    connect \EN 1'1
    connect \SRC \B
  end
  cell $specify2 $auto$liberty.cc:737:execute$69
    parameter \DST_WIDTH 1
    parameter \FULL 1
    parameter \SRC_DST_PEN 0
    parameter \SRC_DST_POL 0
    parameter \SRC_WIDTH 1
    parameter \T_FALL_MAX 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_TYP 1000
    parameter \T_RISE_MAX 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_TYP 1000
    connect \DST \X
    connect \EN 1'1
    connect \SRC \A
  end
  connect \X $auto$rtlil.cc:2977:AndGate$67
end
attribute \abc9_box 1
attribute \liberty_cell 1
attribute \area "12.7008"
attribute \whitebox 1
module \sg13g2_and3_1
  wire $auto$rtlil.cc:2977:AndGate$71
  wire $auto$rtlil.cc:2977:AndGate$73
  attribute \capacitance "0.00239449"
  wire input 1 \A
  attribute \capacitance "0.00251322"
  wire input 2 \B
  attribute \capacitance "0.00251898"
  wire input 3 \C
  wire output 4 \X
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$70
    connect \A \A
    connect \B \B
    connect \Y $auto$rtlil.cc:2977:AndGate$71
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$72
    connect \A $auto$rtlil.cc:2977:AndGate$71
    connect \B \C
    connect \Y $auto$rtlil.cc:2977:AndGate$73
  end
  cell $specify2 $auto$liberty.cc:737:execute$74
    parameter \DST_WIDTH 1
    parameter \FULL 1
    parameter \SRC_DST_PEN 0
    parameter \SRC_DST_POL 0
    parameter \SRC_WIDTH 1
    parameter \T_FALL_MAX 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_TYP 1000
    parameter \T_RISE_MAX 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_TYP 1000
    connect \DST \X
    connect \EN 1'1
    connect \SRC \C
  end
  cell $specify2 $auto$liberty.cc:737:execute$75
    parameter \DST_WIDTH 1
    parameter \FULL 1
    parameter \SRC_DST_PEN 0
    parameter \SRC_DST_POL 0
    parameter \SRC_WIDTH 1
    parameter \T_FALL_MAX 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_TYP 1000
    parameter \T_RISE_MAX 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_TYP 1000
    connect \DST \X
    connect \EN 1'1
    connect \SRC \B
  end
  cell $specify2 $auto$liberty.cc:737:execute$76
    parameter \DST_WIDTH 1
    parameter \FULL 1
    parameter \SRC_DST_PEN 0
    parameter \SRC_DST_POL 0
    parameter \SRC_WIDTH 1
    parameter \T_FALL_MAX 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_TYP 1000
    parameter \T_RISE_MAX 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_TYP 1000
    connect \DST \X
    connect \EN 1'1
    connect \SRC \A
  end
  connect \X $auto$rtlil.cc:2977:AndGate$73
end
attribute \abc9_box 1
attribute \liberty_cell 1
attribute \area "12.7008"
attribute \whitebox 1
module \sg13g2_and3_2
  wire $auto$rtlil.cc:2977:AndGate$78
  wire $auto$rtlil.cc:2977:AndGate$80
  attribute \capacitance "0.00239101"
  wire input 1 \A
  attribute \capacitance "0.00250741"
  wire input 2 \B
  attribute \capacitance "0.00253376"
  wire input 3 \C
  wire output 4 \X
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$77
    connect \A \A
    connect \B \B
    connect \Y $auto$rtlil.cc:2977:AndGate$78
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$79
    connect \A $auto$rtlil.cc:2977:AndGate$78
    connect \B \C
    connect \Y $auto$rtlil.cc:2977:AndGate$80
  end
  cell $specify2 $auto$liberty.cc:737:execute$81
    parameter \DST_WIDTH 1
    parameter \FULL 1
    parameter \SRC_DST_PEN 0
    parameter \SRC_DST_POL 0
    parameter \SRC_WIDTH 1
    parameter \T_FALL_MAX 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_TYP 1000
    parameter \T_RISE_MAX 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_TYP 1000
    connect \DST \X
    connect \EN 1'1
    connect \SRC \C
  end
  cell $specify2 $auto$liberty.cc:737:execute$82
    parameter \DST_WIDTH 1
    parameter \FULL 1
    parameter \SRC_DST_PEN 0
    parameter \SRC_DST_POL 0
    parameter \SRC_WIDTH 1
    parameter \T_FALL_MAX 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_TYP 1000
    parameter \T_RISE_MAX 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_TYP 1000
    connect \DST \X
    connect \EN 1'1
    connect \SRC \B
  end
  cell $specify2 $auto$liberty.cc:737:execute$83
    parameter \DST_WIDTH 1
    parameter \FULL 1
    parameter \SRC_DST_PEN 0
    parameter \SRC_DST_POL 0
    parameter \SRC_WIDTH 1
    parameter \T_FALL_MAX 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_TYP 1000
    parameter \T_RISE_MAX 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_TYP 1000
    connect \DST \X
    connect \EN 1'1
    connect \SRC \A
  end
  connect \X $auto$rtlil.cc:2977:AndGate$80
end
attribute \abc9_box 1
attribute \liberty_cell 1
attribute \area "14.5152"
attribute \whitebox 1
module \sg13g2_and4_1
  wire $auto$rtlil.cc:2977:AndGate$85
  wire $auto$rtlil.cc:2977:AndGate$87
  wire $auto$rtlil.cc:2977:AndGate$89
  attribute \capacitance "0.00229268"
  wire input 1 \A
  attribute \capacitance "0.00229551"
  wire input 2 \B
  attribute \capacitance "0.00260659"
  wire input 3 \C
  attribute \capacitance "0.00255548"
  wire input 4 \D
  wire output 5 \X
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$84
    connect \A \A
    connect \B \B
    connect \Y $auto$rtlil.cc:2977:AndGate$85
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$86
    connect \A $auto$rtlil.cc:2977:AndGate$85
    connect \B \C
    connect \Y $auto$rtlil.cc:2977:AndGate$87
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$88
    connect \A $auto$rtlil.cc:2977:AndGate$87
    connect \B \D
    connect \Y $auto$rtlil.cc:2977:AndGate$89
  end
  cell $specify2 $auto$liberty.cc:737:execute$90
    parameter \DST_WIDTH 1
    parameter \FULL 1
    parameter \SRC_DST_PEN 0
    parameter \SRC_DST_POL 0
    parameter \SRC_WIDTH 1
    parameter \T_FALL_MAX 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_TYP 1000
    parameter \T_RISE_MAX 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_TYP 1000
    connect \DST \X
    connect \EN 1'1
    connect \SRC \D
  end
  cell $specify2 $auto$liberty.cc:737:execute$91
    parameter \DST_WIDTH 1
    parameter \FULL 1
    parameter \SRC_DST_PEN 0
    parameter \SRC_DST_POL 0
    parameter \SRC_WIDTH 1
    parameter \T_FALL_MAX 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_TYP 1000
    parameter \T_RISE_MAX 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_TYP 1000
    connect \DST \X
    connect \EN 1'1
    connect \SRC \C
  end
  cell $specify2 $auto$liberty.cc:737:execute$92
    parameter \DST_WIDTH 1
    parameter \FULL 1
    parameter \SRC_DST_PEN 0
    parameter \SRC_DST_POL 0
    parameter \SRC_WIDTH 1
    parameter \T_FALL_MAX 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_TYP 1000
    parameter \T_RISE_MAX 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_TYP 1000
    connect \DST \X
    connect \EN 1'1
    connect \SRC \B
  end
  cell $specify2 $auto$liberty.cc:737:execute$93
    parameter \DST_WIDTH 1
    parameter \FULL 1
    parameter \SRC_DST_PEN 0
    parameter \SRC_DST_POL 0
    parameter \SRC_WIDTH 1
    parameter \T_FALL_MAX 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_TYP 1000
    parameter \T_RISE_MAX 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_TYP 1000
    connect \DST \X
    connect \EN 1'1
    connect \SRC \A
  end
  connect \X $auto$rtlil.cc:2977:AndGate$89
end
attribute \abc9_box 1
attribute \liberty_cell 1
attribute \area "16.3296"
attribute \whitebox 1
module \sg13g2_and4_2
  wire $auto$rtlil.cc:2977:AndGate$95
  wire $auto$rtlil.cc:2977:AndGate$97
  wire $auto$rtlil.cc:2977:AndGate$99
  attribute \capacitance "0.00228896"
  wire input 1 \A
  attribute \capacitance "0.00229343"
  wire input 2 \B
  attribute \capacitance "0.00260516"
  wire input 3 \C
  attribute \capacitance "0.00255475"
  wire input 4 \D
  wire output 5 \X
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$94
    connect \A \A
    connect \B \B
    connect \Y $auto$rtlil.cc:2977:AndGate$95
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$96
    connect \A $auto$rtlil.cc:2977:AndGate$95
    connect \B \C
    connect \Y $auto$rtlil.cc:2977:AndGate$97
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$98
    connect \A $auto$rtlil.cc:2977:AndGate$97
    connect \B \D
    connect \Y $auto$rtlil.cc:2977:AndGate$99
  end
  cell $specify2 $auto$liberty.cc:737:execute$100
    parameter \DST_WIDTH 1
    parameter \FULL 1
    parameter \SRC_DST_PEN 0
    parameter \SRC_DST_POL 0
    parameter \SRC_WIDTH 1
    parameter \T_FALL_MAX 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_TYP 1000
    parameter \T_RISE_MAX 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_TYP 1000
    connect \DST \X
    connect \EN 1'1
    connect \SRC \D
  end
  cell $specify2 $auto$liberty.cc:737:execute$101
    parameter \DST_WIDTH 1
    parameter \FULL 1
    parameter \SRC_DST_PEN 0
    parameter \SRC_DST_POL 0
    parameter \SRC_WIDTH 1
    parameter \T_FALL_MAX 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_TYP 1000
    parameter \T_RISE_MAX 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_TYP 1000
    connect \DST \X
    connect \EN 1'1
    connect \SRC \C
  end
  cell $specify2 $auto$liberty.cc:737:execute$102
    parameter \DST_WIDTH 1
    parameter \FULL 1
    parameter \SRC_DST_PEN 0
    parameter \SRC_DST_POL 0
    parameter \SRC_WIDTH 1
    parameter \T_FALL_MAX 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_TYP 1000
    parameter \T_RISE_MAX 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_TYP 1000
    connect \DST \X
    connect \EN 1'1
    connect \SRC \B
  end
  cell $specify2 $auto$liberty.cc:737:execute$103
    parameter \DST_WIDTH 1
    parameter \FULL 1
    parameter \SRC_DST_PEN 0
    parameter \SRC_DST_POL 0
    parameter \SRC_WIDTH 1
    parameter \T_FALL_MAX 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_TYP 1000
    parameter \T_RISE_MAX 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_TYP 1000
    connect \DST \X
    connect \EN 1'1
    connect \SRC \A
  end
  connect \X $auto$rtlil.cc:2977:AndGate$99
end
attribute \liberty_cell 1
attribute \area "5.4432"
attribute \whitebox 1
module \sg13g2_antennanp
  attribute \capacitance "0.000911468"
  wire input 1 \A
end
attribute \abc9_box 1
attribute \liberty_cell 1
attribute \area "7.2576"
attribute \whitebox 1
module \sg13g2_buf_1
  attribute \capacitance "0.0023277"
  wire input 1 \A
  wire output 2 \X
  cell $specify2 $auto$liberty.cc:737:execute$104
    parameter \DST_WIDTH 1
    parameter \FULL 1
    parameter \SRC_DST_PEN 0
    parameter \SRC_DST_POL 0
    parameter \SRC_WIDTH 1
    parameter \T_FALL_MAX 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_TYP 1000
    parameter \T_RISE_MAX 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_TYP 1000
    connect \DST \X
    connect \EN 1'1
    connect \SRC \A
  end
  connect \X \A
end
attribute \abc9_box 1
attribute \liberty_cell 1
attribute \area "45.36"
attribute \whitebox 1
module \sg13g2_buf_16
  attribute \capacitance "0.0171334"
  wire input 1 \A
  wire output 2 \X
  cell $specify2 $auto$liberty.cc:737:execute$105
    parameter \DST_WIDTH 1
    parameter \FULL 1
    parameter \SRC_DST_PEN 0
    parameter \SRC_DST_POL 0
    parameter \SRC_WIDTH 1
    parameter \T_FALL_MAX 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_TYP 1000
    parameter \T_RISE_MAX 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_TYP 1000
    connect \DST \X
    connect \EN 1'1
    connect \SRC \A
  end
  connect \X \A
end
attribute \abc9_box 1
attribute \liberty_cell 1
attribute \area "9.072"
attribute \whitebox 1
module \sg13g2_buf_2
  attribute \capacitance "0.00262199"
  wire input 1 \A
  wire output 2 \X
  cell $specify2 $auto$liberty.cc:737:execute$106
    parameter \DST_WIDTH 1
    parameter \FULL 1
    parameter \SRC_DST_PEN 0
    parameter \SRC_DST_POL 0
    parameter \SRC_WIDTH 1
    parameter \T_FALL_MAX 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_TYP 1000
    parameter \T_RISE_MAX 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_TYP 1000
    connect \DST \X
    connect \EN 1'1
    connect \SRC \A
  end
  connect \X \A
end
attribute \abc9_box 1
attribute \liberty_cell 1
attribute \area "14.5152"
attribute \whitebox 1
module \sg13g2_buf_4
  attribute \capacitance "0.00372616"
  wire input 1 \A
  wire output 2 \X
  cell $specify2 $auto$liberty.cc:737:execute$107
    parameter \DST_WIDTH 1
    parameter \FULL 1
    parameter \SRC_DST_PEN 0
    parameter \SRC_DST_POL 0
    parameter \SRC_WIDTH 1
    parameter \T_FALL_MAX 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_TYP 1000
    parameter \T_RISE_MAX 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_TYP 1000
    connect \DST \X
    connect \EN 1'1
    connect \SRC \A
  end
  connect \X \A
end
attribute \abc9_box 1
attribute \liberty_cell 1
attribute \area "23.5872"
attribute \whitebox 1
module \sg13g2_buf_8
  attribute \capacitance "0.00859542"
  wire input 1 \A
  wire output 2 \X
  cell $specify2 $auto$liberty.cc:737:execute$108
    parameter \DST_WIDTH 1
    parameter \FULL 1
    parameter \SRC_DST_PEN 0
    parameter \SRC_DST_POL 0
    parameter \SRC_WIDTH 1
    parameter \T_FALL_MAX 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_TYP 1000
    parameter \T_RISE_MAX 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_TYP 1000
    connect \DST \X
    connect \EN 1'1
    connect \SRC \A
  end
  connect \X \A
end
attribute \liberty_cell 1
attribute \area "7.2576"
attribute \whitebox 1
module \sg13g2_decap_4
end
attribute \liberty_cell 1
attribute \area "12.7008"
attribute \whitebox 1
module \sg13g2_decap_8
end
attribute \liberty_cell 1
attribute \area "47.1744"
attribute \whitebox 1
module \sg13g2_dfrbp_1
  wire $auto$rtlil.cc:2976:NotGate$110
  attribute \capacitance "0.00274351"
  wire input 1 \CLK
  attribute \capacitance "0.00176342"
  wire input 2 \D
  wire \IQ
  wire \IQN
  wire output 3 \Q
  wire output 4 \Q_N
  attribute \capacitance "0.0064588"
  wire input 5 \RESET_B
  cell $_NOT_ $auto$liberty.cc:239:create_ff$111
    connect \A \IQ
    connect \Y \IQN
  end
  cell $_DFF_PN0_ $auto$liberty.cc:243:create_ff$112
    connect \C \CLK
    connect \D \D
    connect \Q \IQ
    connect \R \RESET_B
  end
  cell $_NOT_ $auto$liberty.cc:69:parse_func_reduce$109
    connect \A \RESET_B
    connect \Y $auto$rtlil.cc:2976:NotGate$110
  end
  connect \Q \IQ
  connect \Q_N \IQN
end
attribute \liberty_cell 1
attribute \area "54.432"
attribute \whitebox 1
module \sg13g2_dfrbp_2
  wire $auto$rtlil.cc:2976:NotGate$114
  attribute \capacitance "0.0029788"
  wire input 1 \CLK
  attribute \capacitance "0.00163928"
  wire input 2 \D
  wire \IQ
  wire \IQN
  wire output 3 \Q
  wire output 4 \Q_N
  attribute \capacitance "0.00598188"
  wire input 5 \RESET_B
  cell $_NOT_ $auto$liberty.cc:239:create_ff$115
    connect \A \IQ
    connect \Y \IQN
  end
  cell $_DFF_PN0_ $auto$liberty.cc:243:create_ff$116
    connect \C \CLK
    connect \D \D
    connect \Q \IQ
    connect \R \RESET_B
  end
  cell $_NOT_ $auto$liberty.cc:69:parse_func_reduce$113
    connect \A \RESET_B
    connect \Y $auto$rtlil.cc:2976:NotGate$114
  end
  connect \Q \IQ
  connect \Q_N \IQN
end
attribute \liberty_cell 1
attribute \area "30.8448"
attribute \whitebox 1
module \sg13g2_dlhq_1
  attribute \capacitance "0.00228331"
  wire input 1 \D
  attribute \capacitance "0.00228382"
  wire input 3 \GATE
  wire \IQ
  wire \IQN
  wire output 2 \Q
  cell $_NOT_ $auto$liberty.cc:322:create_latch$117
    connect \A \IQ
    connect \Y \IQN
  end
  cell $_DLATCH_P_ $auto$liberty.cc:382:create_latch$118
    connect \D \D
    connect \E \GATE
    connect \Q \IQ
  end
  connect \Q \IQ
end
attribute \liberty_cell 1
attribute \area "32.6592"
attribute \whitebox 1
module \sg13g2_dlhr_1
  wire $auto$liberty.cc:335:create_latch$123
  wire $auto$liberty.cc:346:create_latch$125
  wire $auto$liberty.cc:351:create_latch$127
  wire $auto$rtlil.cc:2976:NotGate$120
  attribute \capacitance "0.00207703"
  wire input 1 \D
  attribute \capacitance "0.00224745"
  wire input 5 \GATE
  wire \IQ
  wire \IQN
  wire output 2 \Q
  wire output 3 \Q_N
  attribute \capacitance "0.00311343"
  wire input 4 \RESET_B
  cell $_NOT_ $auto$liberty.cc:322:create_latch$121
    connect \A \IQ
    connect \Y \IQN
  end
  cell $_NOT_ $auto$liberty.cc:333:create_latch$122
    connect \A \RESET_B
    connect \Y $auto$liberty.cc:335:create_latch$123
  end
  cell $_AND_ $auto$liberty.cc:343:create_latch$124
    connect \A \D
    connect \B \RESET_B
    connect \Y $auto$liberty.cc:346:create_latch$125
  end
  cell $_OR_ $auto$liberty.cc:348:create_latch$126
    connect \A \GATE
    connect \B $auto$liberty.cc:335:create_latch$123
    connect \Y $auto$liberty.cc:351:create_latch$127
  end
  cell $_DLATCH_P_ $auto$liberty.cc:382:create_latch$128
    connect \D $auto$liberty.cc:346:create_latch$125
    connect \E $auto$liberty.cc:351:create_latch$127
    connect \Q \IQ
  end
  cell $_NOT_ $auto$liberty.cc:69:parse_func_reduce$119
    connect \A \RESET_B
    connect \Y $auto$rtlil.cc:2976:NotGate$120
  end
  connect \Q \IQ
  connect \Q_N \IQN
end
attribute \liberty_cell 1
attribute \area "27.216"
attribute \whitebox 1
module \sg13g2_dlhrq_1
  wire $auto$liberty.cc:335:create_latch$133
  wire $auto$liberty.cc:346:create_latch$135
  wire $auto$liberty.cc:351:create_latch$137
  wire $auto$rtlil.cc:2976:NotGate$130
  attribute \capacitance "0.0021275"
  wire input 1 \D
  attribute \capacitance "0.00219619"
  wire input 4 \GATE
  wire \IQ
  wire \IQN
  wire output 2 \Q
  attribute \capacitance "0.00294757"
  wire input 3 \RESET_B
  cell $_NOT_ $auto$liberty.cc:322:create_latch$131
    connect \A \IQ
    connect \Y \IQN
  end
  cell $_NOT_ $auto$liberty.cc:333:create_latch$132
    connect \A \RESET_B
    connect \Y $auto$liberty.cc:335:create_latch$133
  end
  cell $_AND_ $auto$liberty.cc:343:create_latch$134
    connect \A \D
    connect \B \RESET_B
    connect \Y $auto$liberty.cc:346:create_latch$135
  end
  cell $_OR_ $auto$liberty.cc:348:create_latch$136
    connect \A \GATE
    connect \B $auto$liberty.cc:335:create_latch$133
    connect \Y $auto$liberty.cc:351:create_latch$137
  end
  cell $_DLATCH_P_ $auto$liberty.cc:382:create_latch$138
    connect \D $auto$liberty.cc:346:create_latch$135
    connect \E $auto$liberty.cc:351:create_latch$137
    connect \Q \IQ
  end
  cell $_NOT_ $auto$liberty.cc:69:parse_func_reduce$129
    connect \A \RESET_B
    connect \Y $auto$rtlil.cc:2976:NotGate$130
  end
  connect \Q \IQ
end
attribute \liberty_cell 1
attribute \area "34.4736"
attribute \whitebox 1
module \sg13g2_dllr_1
  wire $auto$liberty.cc:346:create_latch$145
  wire $auto$liberty.cc:351:create_latch$147
  wire $auto$rtlil.cc:2976:NotGate$140
  wire $auto$rtlil.cc:2976:NotGate$142
  attribute \capacitance "0.00214771"
  wire input 1 \D
  attribute \capacitance "0.00230606"
  wire input 5 \GATE_N
  wire \IQ
  wire \IQN
  wire output 2 \Q
  wire output 3 \Q_N
  attribute \capacitance "0.00307526"
  wire input 4 \RESET_B
  cell $_NOT_ $auto$liberty.cc:322:create_latch$143
    connect \A \IQ
    connect \Y \IQN
  end
  cell $_AND_ $auto$liberty.cc:343:create_latch$144
    connect \A \D
    connect \B \RESET_B
    connect \Y $auto$liberty.cc:346:create_latch$145
  end
  cell $_AND_ $auto$liberty.cc:348:create_latch$146
    connect \A \GATE_N
    connect \B \RESET_B
    connect \Y $auto$liberty.cc:351:create_latch$147
  end
  cell $_DLATCH_N_ $auto$liberty.cc:382:create_latch$148
    connect \D $auto$liberty.cc:346:create_latch$145
    connect \E $auto$liberty.cc:351:create_latch$147
    connect \Q \IQ
  end
  cell $_NOT_ $auto$liberty.cc:69:parse_func_reduce$139
    connect \A \RESET_B
    connect \Y $auto$rtlil.cc:2976:NotGate$140
  end
  cell $_NOT_ $auto$liberty.cc:69:parse_func_reduce$141
    connect \A \GATE_N
    connect \Y $auto$rtlil.cc:2976:NotGate$142
  end
  connect \Q \IQ
  connect \Q_N \IQN
end
attribute \liberty_cell 1
attribute \area "29.0304"
attribute \whitebox 1
module \sg13g2_dllrq_1
  wire $auto$liberty.cc:346:create_latch$155
  wire $auto$liberty.cc:351:create_latch$157
  wire $auto$rtlil.cc:2976:NotGate$150
  wire $auto$rtlil.cc:2976:NotGate$152
  attribute \capacitance "0.00203901"
  wire input 1 \D
  attribute \capacitance "0.00217647"
  wire input 4 \GATE_N
  wire \IQ
  wire \IQN
  wire output 2 \Q
  attribute \capacitance "0.00295813"
  wire input 3 \RESET_B
  cell $_NOT_ $auto$liberty.cc:322:create_latch$153
    connect \A \IQ
    connect \Y \IQN
  end
  cell $_AND_ $auto$liberty.cc:343:create_latch$154
    connect \A \D
    connect \B \RESET_B
    connect \Y $auto$liberty.cc:346:create_latch$155
  end
  cell $_AND_ $auto$liberty.cc:348:create_latch$156
    connect \A \GATE_N
    connect \B \RESET_B
    connect \Y $auto$liberty.cc:351:create_latch$157
  end
  cell $_DLATCH_N_ $auto$liberty.cc:382:create_latch$158
    connect \D $auto$liberty.cc:346:create_latch$155
    connect \E $auto$liberty.cc:351:create_latch$157
    connect \Q \IQ
  end
  cell $_NOT_ $auto$liberty.cc:69:parse_func_reduce$149
    connect \A \RESET_B
    connect \Y $auto$rtlil.cc:2976:NotGate$150
  end
  cell $_NOT_ $auto$liberty.cc:69:parse_func_reduce$151
    connect \A \GATE_N
    connect \Y $auto$rtlil.cc:2976:NotGate$152
  end
  connect \Q \IQ
end
attribute \abc9_box 1
attribute \liberty_cell 1
attribute \area "14.5152"
attribute \whitebox 1
module \sg13g2_dlygate4sd1_1
  attribute \capacitance "0.00147786"
  wire input 1 \A
  wire output 2 \X
  cell $specify2 $auto$liberty.cc:737:execute$159
    parameter \DST_WIDTH 1
    parameter \FULL 1
    parameter \SRC_DST_PEN 0
    parameter \SRC_DST_POL 0
    parameter \SRC_WIDTH 1
    parameter \T_FALL_MAX 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_TYP 1000
    parameter \T_RISE_MAX 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_TYP 1000
    connect \DST \X
    connect \EN 1'1
    connect \SRC \A
  end
  connect \X \A
end
attribute \abc9_box 1
attribute \liberty_cell 1
attribute \area "14.5152"
attribute \whitebox 1
module \sg13g2_dlygate4sd2_1
  attribute \capacitance "0.00148322"
  wire input 1 \A
  wire output 2 \X
  cell $specify2 $auto$liberty.cc:737:execute$160
    parameter \DST_WIDTH 1
    parameter \FULL 1
    parameter \SRC_DST_PEN 0
    parameter \SRC_DST_POL 0
    parameter \SRC_WIDTH 1
    parameter \T_FALL_MAX 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_TYP 1000
    parameter \T_RISE_MAX 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_TYP 1000
    connect \DST \X
    connect \EN 1'1
    connect \SRC \A
  end
  connect \X \A
end
attribute \abc9_box 1
attribute \liberty_cell 1
attribute \area "16.3296"
attribute \whitebox 1
module \sg13g2_dlygate4sd3_1
  attribute \capacitance "0.00150209"
  wire input 1 \A
  wire output 2 \X
  cell $specify2 $auto$liberty.cc:737:execute$161
    parameter \DST_WIDTH 1
    parameter \FULL 1
    parameter \SRC_DST_PEN 0
    parameter \SRC_DST_POL 0
    parameter \SRC_WIDTH 1
    parameter \T_FALL_MAX 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_TYP 1000
    parameter \T_RISE_MAX 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_TYP 1000
    connect \DST \X
    connect \EN 1'1
    connect \SRC \A
  end
  connect \X \A
end
attribute \liberty_cell 1
attribute \area "18.144"
attribute \whitebox 1
module \sg13g2_ebufn_2
  wire $auto$liberty.cc:190:create_tristate$165
  wire $auto$rtlil.cc:2976:NotGate$164
  attribute \capacitance "0.00262263"
  wire input 1 \A
  attribute \capacitance "0.00640497"
  wire input 3 \TE_B
  attribute \capacitance "0.00596542"
  wire output 2 \Z
  cell $tribuf $auto$liberty.cc:186:create_tristate$162
    parameter \WIDTH 1
    connect \A \A
    connect \EN $auto$rtlil.cc:2976:NotGate$164
    connect \Y $auto$liberty.cc:190:create_tristate$165
  end
  cell $_NOT_ $auto$liberty.cc:189:create_tristate$163
    connect \A \TE_B
    connect \Y $auto$rtlil.cc:2976:NotGate$164
  end
  connect \Z $auto$liberty.cc:190:create_tristate$165
end
attribute \liberty_cell 1
attribute \area "25.4016"
attribute \whitebox 1
module \sg13g2_ebufn_4
  wire $auto$liberty.cc:190:create_tristate$169
  wire $auto$rtlil.cc:2976:NotGate$168
  attribute \capacitance "0.00296887"
  wire input 1 \A
  attribute \capacitance "0.010493"
  wire input 3 \TE_B
  attribute \capacitance "0.0117033"
  wire output 2 \Z
  cell $tribuf $auto$liberty.cc:186:create_tristate$166
    parameter \WIDTH 1
    connect \A \A
    connect \EN $auto$rtlil.cc:2976:NotGate$168
    connect \Y $auto$liberty.cc:190:create_tristate$169
  end
  cell $_NOT_ $auto$liberty.cc:189:create_tristate$167
    connect \A \TE_B
    connect \Y $auto$rtlil.cc:2976:NotGate$168
  end
  connect \Z $auto$liberty.cc:190:create_tristate$169
end
attribute \liberty_cell 1
attribute \area "45.36"
attribute \whitebox 1
module \sg13g2_ebufn_8
  wire $auto$liberty.cc:190:create_tristate$173
  wire $auto$rtlil.cc:2976:NotGate$172
  attribute \capacitance "0.00579272"
  wire input 1 \A
  attribute \capacitance "0.0175646"
  wire input 3 \TE_B
  attribute \capacitance "0.0231102"
  wire output 2 \Z
  cell $tribuf $auto$liberty.cc:186:create_tristate$170
    parameter \WIDTH 1
    connect \A \A
    connect \EN $auto$rtlil.cc:2976:NotGate$172
    connect \Y $auto$liberty.cc:190:create_tristate$173
  end
  cell $_NOT_ $auto$liberty.cc:189:create_tristate$171
    connect \A \TE_B
    connect \Y $auto$rtlil.cc:2976:NotGate$172
  end
  connect \Z $auto$liberty.cc:190:create_tristate$173
end
attribute \liberty_cell 1
attribute \area "16.3296"
attribute \whitebox 1
module \sg13g2_einvn_2
  wire $auto$liberty.cc:190:create_tristate$179
  wire $auto$rtlil.cc:2976:NotGate$175
  wire $auto$rtlil.cc:2976:NotGate$178
  attribute \capacitance "0.00394286"
  wire input 1 \A
  attribute \capacitance "0.0048703"
  wire input 3 \TE_B
  attribute \capacitance "0.00600084"
  wire output 2 \Z
  cell $tribuf $auto$liberty.cc:186:create_tristate$176
    parameter \WIDTH 1
    connect \A $auto$rtlil.cc:2976:NotGate$175
    connect \EN $auto$rtlil.cc:2976:NotGate$178
    connect \Y $auto$liberty.cc:190:create_tristate$179
  end
  cell $_NOT_ $auto$liberty.cc:189:create_tristate$177
    connect \A \TE_B
    connect \Y $auto$rtlil.cc:2976:NotGate$178
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$174
    connect \A \A
    connect \Y $auto$rtlil.cc:2976:NotGate$175
  end
  connect \Z $auto$liberty.cc:190:create_tristate$179
end
attribute \liberty_cell 1
attribute \area "23.5872"
attribute \whitebox 1
module \sg13g2_einvn_4
  wire $auto$liberty.cc:190:create_tristate$185
  wire $auto$rtlil.cc:2976:NotGate$181
  wire $auto$rtlil.cc:2976:NotGate$184
  attribute \capacitance "0.00774987"
  wire input 1 \A
  attribute \capacitance "0.0091416"
  wire input 3 \TE_B
  attribute \capacitance "0.0118065"
  wire output 2 \Z
  cell $tribuf $auto$liberty.cc:186:create_tristate$182
    parameter \WIDTH 1
    connect \A $auto$rtlil.cc:2976:NotGate$181
    connect \EN $auto$rtlil.cc:2976:NotGate$184
    connect \Y $auto$liberty.cc:190:create_tristate$185
  end
  cell $_NOT_ $auto$liberty.cc:189:create_tristate$183
    connect \A \TE_B
    connect \Y $auto$rtlil.cc:2976:NotGate$184
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$180
    connect \A \A
    connect \Y $auto$rtlil.cc:2976:NotGate$181
  end
  connect \Z $auto$liberty.cc:190:create_tristate$185
end
attribute \liberty_cell 1
attribute \area "39.9168"
attribute \whitebox 1
module \sg13g2_einvn_8
  wire $auto$liberty.cc:190:create_tristate$191
  wire $auto$rtlil.cc:2976:NotGate$187
  wire $auto$rtlil.cc:2976:NotGate$190
  attribute \capacitance "0.0152267"
  wire input 1 \A
  attribute \capacitance "0.0155466"
  wire input 3 \TE_B
  attribute \capacitance "0.023463"
  wire output 2 \Z
  cell $tribuf $auto$liberty.cc:186:create_tristate$188
    parameter \WIDTH 1
    connect \A $auto$rtlil.cc:2976:NotGate$187
    connect \EN $auto$rtlil.cc:2976:NotGate$190
    connect \Y $auto$liberty.cc:190:create_tristate$191
  end
  cell $_NOT_ $auto$liberty.cc:189:create_tristate$189
    connect \A \TE_B
    connect \Y $auto$rtlil.cc:2976:NotGate$190
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$186
    connect \A \A
    connect \Y $auto$rtlil.cc:2976:NotGate$187
  end
  connect \Z $auto$liberty.cc:190:create_tristate$191
end
attribute \liberty_cell 1
attribute \area "1.8144"
attribute \whitebox 1
module \sg13g2_fill_1
end
attribute \liberty_cell 1
attribute \area "3.6288"
attribute \whitebox 1
module \sg13g2_fill_2
end
attribute \liberty_cell 1
attribute \area "7.2576"
attribute \whitebox 1
module \sg13g2_fill_4
end
attribute \liberty_cell 1
attribute \area "14.5152"
attribute \whitebox 1
module \sg13g2_fill_8
end
attribute \abc9_box 1
attribute \liberty_cell 1
attribute \area "5.4432"
attribute \whitebox 1
module \sg13g2_inv_1
  wire $auto$rtlil.cc:2976:NotGate$193
  attribute \capacitance "0.0028869"
  wire input 1 \A
  wire output 2 \Y
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$192
    connect \A \A
    connect \Y $auto$rtlil.cc:2976:NotGate$193
  end
  cell $specify2 $auto$liberty.cc:737:execute$194
    parameter \DST_WIDTH 1
    parameter \FULL 1
    parameter \SRC_DST_PEN 0
    parameter \SRC_DST_POL 0
    parameter \SRC_WIDTH 1
    parameter \T_FALL_MAX 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_TYP 1000
    parameter \T_RISE_MAX 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_TYP 1000
    connect \DST \Y
    connect \EN 1'1
    connect \SRC \A
  end
  connect \Y $auto$rtlil.cc:2976:NotGate$193
end
attribute \abc9_box 1
attribute \liberty_cell 1
attribute \area "34.4736"
attribute \whitebox 1
module \sg13g2_inv_16
  wire $auto$rtlil.cc:2976:NotGate$196
  attribute \capacitance "0.0461309"
  wire input 1 \A
  wire output 2 \Y
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$195
    connect \A \A
    connect \Y $auto$rtlil.cc:2976:NotGate$196
  end
  cell $specify2 $auto$liberty.cc:737:execute$197
    parameter \DST_WIDTH 1
    parameter \FULL 1
    parameter \SRC_DST_PEN 0
    parameter \SRC_DST_POL 0
    parameter \SRC_WIDTH 1
    parameter \T_FALL_MAX 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_TYP 1000
    parameter \T_RISE_MAX 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_TYP 1000
    connect \DST \Y
    connect \EN 1'1
    connect \SRC \A
  end
  connect \Y $auto$rtlil.cc:2976:NotGate$196
end
attribute \abc9_box 1
attribute \liberty_cell 1
attribute \area "7.2576"
attribute \whitebox 1
module \sg13g2_inv_2
  wire $auto$rtlil.cc:2976:NotGate$199
  attribute \capacitance "0.00564809"
  wire input 1 \A
  wire output 2 \Y
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$198
    connect \A \A
    connect \Y $auto$rtlil.cc:2976:NotGate$199
  end
  cell $specify2 $auto$liberty.cc:737:execute$200
    parameter \DST_WIDTH 1
    parameter \FULL 1
    parameter \SRC_DST_PEN 0
    parameter \SRC_DST_POL 0
    parameter \SRC_WIDTH 1
    parameter \T_FALL_MAX 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_TYP 1000
    parameter \T_RISE_MAX 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_TYP 1000
    connect \DST \Y
    connect \EN 1'1
    connect \SRC \A
  end
  connect \Y $auto$rtlil.cc:2976:NotGate$199
end
attribute \abc9_box 1
attribute \liberty_cell 1
attribute \area "10.8864"
attribute \whitebox 1
module \sg13g2_inv_4
  wire $auto$rtlil.cc:2976:NotGate$202
  attribute \capacitance "0.0112577"
  wire input 1 \A
  wire output 2 \Y
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$201
    connect \A \A
    connect \Y $auto$rtlil.cc:2976:NotGate$202
  end
  cell $specify2 $auto$liberty.cc:737:execute$203
    parameter \DST_WIDTH 1
    parameter \FULL 1
    parameter \SRC_DST_PEN 0
    parameter \SRC_DST_POL 0
    parameter \SRC_WIDTH 1
    parameter \T_FALL_MAX 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_TYP 1000
    parameter \T_RISE_MAX 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_TYP 1000
    connect \DST \Y
    connect \EN 1'1
    connect \SRC \A
  end
  connect \Y $auto$rtlil.cc:2976:NotGate$202
end
attribute \abc9_box 1
attribute \liberty_cell 1
attribute \area "18.144"
attribute \whitebox 1
module \sg13g2_inv_8
  wire $auto$rtlil.cc:2976:NotGate$205
  attribute \capacitance "0.0225091"
  wire input 1 \A
  wire output 2 \Y
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$204
    connect \A \A
    connect \Y $auto$rtlil.cc:2976:NotGate$205
  end
  cell $specify2 $auto$liberty.cc:737:execute$206
    parameter \DST_WIDTH 1
    parameter \FULL 1
    parameter \SRC_DST_PEN 0
    parameter \SRC_DST_POL 0
    parameter \SRC_WIDTH 1
    parameter \T_FALL_MAX 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_TYP 1000
    parameter \T_RISE_MAX 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_TYP 1000
    connect \DST \Y
    connect \EN 1'1
    connect \SRC \A
  end
  connect \Y $auto$rtlil.cc:2976:NotGate$205
end
attribute \liberty_cell 1
attribute \area "27.216"
attribute \blackbox 1
module \sg13g2_lgcp_1
  attribute \capacitance "0.00493846"
  wire input 1 \CLK
  attribute \capacitance "0.00229431"
  wire input 2 \GATE
  wire output 3 \GCLK
end
attribute \abc9_box 1
attribute \liberty_cell 1
attribute \area "18.144"
attribute \whitebox 1
module \sg13g2_mux2_1
  wire $auto$rtlil.cc:2976:NotGate$208
  wire $auto$rtlil.cc:2977:AndGate$210
  wire $auto$rtlil.cc:2977:AndGate$212
  wire $auto$rtlil.cc:2979:OrGate$214
  attribute \capacitance "0.00200486"
  wire input 4 \A0
  attribute \capacitance "0.00211036"
  wire input 3 \A1
  attribute \capacitance "0.00504685"
  wire input 1 \S
  wire output 2 \X
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$209
    connect \A $auto$rtlil.cc:2976:NotGate$208
    connect \B \A0
    connect \Y $auto$rtlil.cc:2977:AndGate$210
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$211
    connect \A \S
    connect \B \A1
    connect \Y $auto$rtlil.cc:2977:AndGate$212
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$213
    connect \A $auto$rtlil.cc:2977:AndGate$210
    connect \B $auto$rtlil.cc:2977:AndGate$212
    connect \Y $auto$rtlil.cc:2979:OrGate$214
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$207
    connect \A \S
    connect \Y $auto$rtlil.cc:2976:NotGate$208
  end
  cell $specify2 $auto$liberty.cc:737:execute$215
    parameter \DST_WIDTH 1
    parameter \FULL 1
    parameter \SRC_DST_PEN 0
    parameter \SRC_DST_POL 0
    parameter \SRC_WIDTH 1
    parameter \T_FALL_MAX 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_TYP 1000
    parameter \T_RISE_MAX 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_TYP 1000
    connect \DST \X
    connect \EN 1'1
    connect \SRC \S
  end
  cell $specify2 $auto$liberty.cc:737:execute$216
    parameter \DST_WIDTH 1
    parameter \FULL 1
    parameter \SRC_DST_PEN 0
    parameter \SRC_DST_POL 0
    parameter \SRC_WIDTH 1
    parameter \T_FALL_MAX 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_TYP 1000
    parameter \T_RISE_MAX 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_TYP 1000
    connect \DST \X
    connect \EN 1'1
    connect \SRC \A1
  end
  cell $specify2 $auto$liberty.cc:737:execute$217
    parameter \DST_WIDTH 1
    parameter \FULL 1
    parameter \SRC_DST_PEN 0
    parameter \SRC_DST_POL 0
    parameter \SRC_WIDTH 1
    parameter \T_FALL_MAX 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_TYP 1000
    parameter \T_RISE_MAX 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_TYP 1000
    connect \DST \X
    connect \EN 1'1
    connect \SRC \A0
  end
  connect \X $auto$rtlil.cc:2979:OrGate$214
end
attribute \abc9_box 1
attribute \liberty_cell 1
attribute \area "19.9584"
attribute \whitebox 1
module \sg13g2_mux2_2
  wire $auto$rtlil.cc:2976:NotGate$219
  wire $auto$rtlil.cc:2977:AndGate$221
  wire $auto$rtlil.cc:2977:AndGate$223
  wire $auto$rtlil.cc:2979:OrGate$225
  attribute \capacitance "0.00200848"
  wire input 4 \A0
  attribute \capacitance "0.00212737"
  wire input 3 \A1
  attribute \capacitance "0.00504704"
  wire input 1 \S
  wire output 2 \X
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$220
    connect \A $auto$rtlil.cc:2976:NotGate$219
    connect \B \A0
    connect \Y $auto$rtlil.cc:2977:AndGate$221
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$222
    connect \A \S
    connect \B \A1
    connect \Y $auto$rtlil.cc:2977:AndGate$223
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$224
    connect \A $auto$rtlil.cc:2977:AndGate$221
    connect \B $auto$rtlil.cc:2977:AndGate$223
    connect \Y $auto$rtlil.cc:2979:OrGate$225
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$218
    connect \A \S
    connect \Y $auto$rtlil.cc:2976:NotGate$219
  end
  cell $specify2 $auto$liberty.cc:737:execute$226
    parameter \DST_WIDTH 1
    parameter \FULL 1
    parameter \SRC_DST_PEN 0
    parameter \SRC_DST_POL 0
    parameter \SRC_WIDTH 1
    parameter \T_FALL_MAX 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_TYP 1000
    parameter \T_RISE_MAX 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_TYP 1000
    connect \DST \X
    connect \EN 1'1
    connect \SRC \S
  end
  cell $specify2 $auto$liberty.cc:737:execute$227
    parameter \DST_WIDTH 1
    parameter \FULL 1
    parameter \SRC_DST_PEN 0
    parameter \SRC_DST_POL 0
    parameter \SRC_WIDTH 1
    parameter \T_FALL_MAX 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_TYP 1000
    parameter \T_RISE_MAX 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_TYP 1000
    connect \DST \X
    connect \EN 1'1
    connect \SRC \A1
  end
  cell $specify2 $auto$liberty.cc:737:execute$228
    parameter \DST_WIDTH 1
    parameter \FULL 1
    parameter \SRC_DST_PEN 0
    parameter \SRC_DST_POL 0
    parameter \SRC_WIDTH 1
    parameter \T_FALL_MAX 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_TYP 1000
    parameter \T_RISE_MAX 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_TYP 1000
    connect \DST \X
    connect \EN 1'1
    connect \SRC \A0
  end
  connect \X $auto$rtlil.cc:2979:OrGate$225
end
attribute \abc9_box 1
attribute \liberty_cell 1
attribute \area "38.1024"
attribute \whitebox 1
module \sg13g2_mux4_1
  wire $auto$rtlil.cc:2976:NotGate$230
  wire $auto$rtlil.cc:2976:NotGate$232
  wire $auto$rtlil.cc:2976:NotGate$238
  wire $auto$rtlil.cc:2976:NotGate$246
  wire $auto$rtlil.cc:2977:AndGate$234
  wire $auto$rtlil.cc:2977:AndGate$236
  wire $auto$rtlil.cc:2977:AndGate$240
  wire $auto$rtlil.cc:2977:AndGate$242
  wire $auto$rtlil.cc:2977:AndGate$248
  wire $auto$rtlil.cc:2977:AndGate$250
  wire $auto$rtlil.cc:2977:AndGate$254
  wire $auto$rtlil.cc:2977:AndGate$256
  wire $auto$rtlil.cc:2979:OrGate$244
  wire $auto$rtlil.cc:2979:OrGate$252
  wire $auto$rtlil.cc:2979:OrGate$258
  attribute \capacitance "0.00278315"
  wire input 4 \A0
  attribute \capacitance "0.00276285"
  wire input 2 \A1
  attribute \capacitance "0.00278193"
  wire input 3 \A2
  attribute \capacitance "0.00286928"
  wire input 5 \A3
  attribute \capacitance "0.00824885"
  wire input 6 \S0
  attribute \capacitance "0.0050349"
  wire input 7 \S1
  wire output 1 \X
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$233
    connect \A $auto$rtlil.cc:2976:NotGate$230
    connect \B $auto$rtlil.cc:2976:NotGate$232
    connect \Y $auto$rtlil.cc:2977:AndGate$234
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$235
    connect \A \A0
    connect \B $auto$rtlil.cc:2977:AndGate$234
    connect \Y $auto$rtlil.cc:2977:AndGate$236
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$239
    connect \A \S0
    connect \B $auto$rtlil.cc:2976:NotGate$238
    connect \Y $auto$rtlil.cc:2977:AndGate$240
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$241
    connect \A \A1
    connect \B $auto$rtlil.cc:2977:AndGate$240
    connect \Y $auto$rtlil.cc:2977:AndGate$242
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$247
    connect \A $auto$rtlil.cc:2976:NotGate$246
    connect \B \S1
    connect \Y $auto$rtlil.cc:2977:AndGate$248
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$249
    connect \A \A2
    connect \B $auto$rtlil.cc:2977:AndGate$248
    connect \Y $auto$rtlil.cc:2977:AndGate$250
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$253
    connect \A \S0
    connect \B \S1
    connect \Y $auto$rtlil.cc:2977:AndGate$254
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$255
    connect \A \A3
    connect \B $auto$rtlil.cc:2977:AndGate$254
    connect \Y $auto$rtlil.cc:2977:AndGate$256
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$243
    connect \A $auto$rtlil.cc:2977:AndGate$236
    connect \B $auto$rtlil.cc:2977:AndGate$242
    connect \Y $auto$rtlil.cc:2979:OrGate$244
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$251
    connect \A $auto$rtlil.cc:2979:OrGate$244
    connect \B $auto$rtlil.cc:2977:AndGate$250
    connect \Y $auto$rtlil.cc:2979:OrGate$252
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$257
    connect \A $auto$rtlil.cc:2979:OrGate$252
    connect \B $auto$rtlil.cc:2977:AndGate$256
    connect \Y $auto$rtlil.cc:2979:OrGate$258
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$229
    connect \A \S0
    connect \Y $auto$rtlil.cc:2976:NotGate$230
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$231
    connect \A \S1
    connect \Y $auto$rtlil.cc:2976:NotGate$232
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$237
    connect \A \S1
    connect \Y $auto$rtlil.cc:2976:NotGate$238
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$245
    connect \A \S0
    connect \Y $auto$rtlil.cc:2976:NotGate$246
  end
  cell $specify2 $auto$liberty.cc:737:execute$259
    parameter \DST_WIDTH 1
    parameter \FULL 1
    parameter \SRC_DST_PEN 0
    parameter \SRC_DST_POL 0
    parameter \SRC_WIDTH 1
    parameter \T_FALL_MAX 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_TYP 1000
    parameter \T_RISE_MAX 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_TYP 1000
    connect \DST \X
    connect \EN 1'1
    connect \SRC \S1
  end
  cell $specify2 $auto$liberty.cc:737:execute$260
    parameter \DST_WIDTH 1
    parameter \FULL 1
    parameter \SRC_DST_PEN 0
    parameter \SRC_DST_POL 0
    parameter \SRC_WIDTH 1
    parameter \T_FALL_MAX 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_TYP 1000
    parameter \T_RISE_MAX 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_TYP 1000
    connect \DST \X
    connect \EN 1'1
    connect \SRC \S0
  end
  cell $specify2 $auto$liberty.cc:737:execute$261
    parameter \DST_WIDTH 1
    parameter \FULL 1
    parameter \SRC_DST_PEN 0
    parameter \SRC_DST_POL 0
    parameter \SRC_WIDTH 1
    parameter \T_FALL_MAX 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_TYP 1000
    parameter \T_RISE_MAX 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_TYP 1000
    connect \DST \X
    connect \EN 1'1
    connect \SRC \A3
  end
  cell $specify2 $auto$liberty.cc:737:execute$262
    parameter \DST_WIDTH 1
    parameter \FULL 1
    parameter \SRC_DST_PEN 0
    parameter \SRC_DST_POL 0
    parameter \SRC_WIDTH 1
    parameter \T_FALL_MAX 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_TYP 1000
    parameter \T_RISE_MAX 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_TYP 1000
    connect \DST \X
    connect \EN 1'1
    connect \SRC \A2
  end
  cell $specify2 $auto$liberty.cc:737:execute$263
    parameter \DST_WIDTH 1
    parameter \FULL 1
    parameter \SRC_DST_PEN 0
    parameter \SRC_DST_POL 0
    parameter \SRC_WIDTH 1
    parameter \T_FALL_MAX 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_TYP 1000
    parameter \T_RISE_MAX 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_TYP 1000
    connect \DST \X
    connect \EN 1'1
    connect \SRC \A1
  end
  cell $specify2 $auto$liberty.cc:737:execute$264
    parameter \DST_WIDTH 1
    parameter \FULL 1
    parameter \SRC_DST_PEN 0
    parameter \SRC_DST_POL 0
    parameter \SRC_WIDTH 1
    parameter \T_FALL_MAX 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_TYP 1000
    parameter \T_RISE_MAX 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_TYP 1000
    connect \DST \X
    connect \EN 1'1
    connect \SRC \A0
  end
  connect \X $auto$rtlil.cc:2979:OrGate$258
end
attribute \abc9_box 1
attribute \liberty_cell 1
attribute \area "7.2576"
attribute \whitebox 1
module \sg13g2_nand2_1
  wire $auto$rtlil.cc:2976:NotGate$268
  wire $auto$rtlil.cc:2977:AndGate$266
  attribute \capacitance "0.00294419"
  wire input 1 \A
  attribute \capacitance "0.0030166"
  wire input 2 \B
  wire output 3 \Y
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$265
    connect \A \A
    connect \B \B
    connect \Y $auto$rtlil.cc:2977:AndGate$266
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$267
    connect \A $auto$rtlil.cc:2977:AndGate$266
    connect \Y $auto$rtlil.cc:2976:NotGate$268
  end
  cell $specify2 $auto$liberty.cc:737:execute$269
    parameter \DST_WIDTH 1
    parameter \FULL 1
    parameter \SRC_DST_PEN 0
    parameter \SRC_DST_POL 0
    parameter \SRC_WIDTH 1
    parameter \T_FALL_MAX 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_TYP 1000
    parameter \T_RISE_MAX 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_TYP 1000
    connect \DST \Y
    connect \EN 1'1
    connect \SRC \B
  end
  cell $specify2 $auto$liberty.cc:737:execute$270
    parameter \DST_WIDTH 1
    parameter \FULL 1
    parameter \SRC_DST_PEN 0
    parameter \SRC_DST_POL 0
    parameter \SRC_WIDTH 1
    parameter \T_FALL_MAX 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_TYP 1000
    parameter \T_RISE_MAX 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_TYP 1000
    connect \DST \Y
    connect \EN 1'1
    connect \SRC \A
  end
  connect \Y $auto$rtlil.cc:2976:NotGate$268
end
attribute \abc9_box 1
attribute \liberty_cell 1
attribute \area "10.8864"
attribute \whitebox 1
module \sg13g2_nand2_2
  wire $auto$rtlil.cc:2976:NotGate$274
  wire $auto$rtlil.cc:2977:AndGate$272
  attribute \capacitance "0.00558411"
  wire input 1 \A
  attribute \capacitance "0.00571697"
  wire input 2 \B
  wire output 3 \Y
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$271
    connect \A \A
    connect \B \B
    connect \Y $auto$rtlil.cc:2977:AndGate$272
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$273
    connect \A $auto$rtlil.cc:2977:AndGate$272
    connect \Y $auto$rtlil.cc:2976:NotGate$274
  end
  cell $specify2 $auto$liberty.cc:737:execute$275
    parameter \DST_WIDTH 1
    parameter \FULL 1
    parameter \SRC_DST_PEN 0
    parameter \SRC_DST_POL 0
    parameter \SRC_WIDTH 1
    parameter \T_FALL_MAX 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_TYP 1000
    parameter \T_RISE_MAX 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_TYP 1000
    connect \DST \Y
    connect \EN 1'1
    connect \SRC \B
  end
  cell $specify2 $auto$liberty.cc:737:execute$276
    parameter \DST_WIDTH 1
    parameter \FULL 1
    parameter \SRC_DST_PEN 0
    parameter \SRC_DST_POL 0
    parameter \SRC_WIDTH 1
    parameter \T_FALL_MAX 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_TYP 1000
    parameter \T_RISE_MAX 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_TYP 1000
    connect \DST \Y
    connect \EN 1'1
    connect \SRC \A
  end
  connect \Y $auto$rtlil.cc:2976:NotGate$274
end
attribute \abc9_box 1
attribute \liberty_cell 1
attribute \area "9.072"
attribute \whitebox 1
module \sg13g2_nand2b_1
  wire $auto$rtlil.cc:2976:NotGate$278
  wire $auto$rtlil.cc:2976:NotGate$282
  wire $auto$rtlil.cc:2977:AndGate$280
  attribute \capacitance "0.00230663"
  wire input 3 \A_N
  attribute \capacitance "0.00311664"
  wire input 1 \B
  wire output 2 \Y
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$279
    connect \A $auto$rtlil.cc:2976:NotGate$278
    connect \B \B
    connect \Y $auto$rtlil.cc:2977:AndGate$280
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$277
    connect \A \A_N
    connect \Y $auto$rtlil.cc:2976:NotGate$278
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$281
    connect \A $auto$rtlil.cc:2977:AndGate$280
    connect \Y $auto$rtlil.cc:2976:NotGate$282
  end
  cell $specify2 $auto$liberty.cc:737:execute$283
    parameter \DST_WIDTH 1
    parameter \FULL 1
    parameter \SRC_DST_PEN 0
    parameter \SRC_DST_POL 0
    parameter \SRC_WIDTH 1
    parameter \T_FALL_MAX 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_TYP 1000
    parameter \T_RISE_MAX 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_TYP 1000
    connect \DST \Y
    connect \EN 1'1
    connect \SRC \B
  end
  cell $specify2 $auto$liberty.cc:737:execute$284
    parameter \DST_WIDTH 1
    parameter \FULL 1
    parameter \SRC_DST_PEN 0
    parameter \SRC_DST_POL 0
    parameter \SRC_WIDTH 1
    parameter \T_FALL_MAX 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_TYP 1000
    parameter \T_RISE_MAX 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_TYP 1000
    connect \DST \Y
    connect \EN 1'1
    connect \SRC \A_N
  end
  connect \Y $auto$rtlil.cc:2976:NotGate$282
end
attribute \abc9_box 1
attribute \liberty_cell 1
attribute \area "14.5152"
attribute \whitebox 1
module \sg13g2_nand2b_2
  wire $auto$rtlil.cc:2976:NotGate$286
  wire $auto$rtlil.cc:2976:NotGate$290
  wire $auto$rtlil.cc:2977:AndGate$288
  attribute \capacitance "0.00220087"
  wire input 3 \A_N
  attribute \capacitance "0.00537586"
  wire input 1 \B
  wire output 2 \Y
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$287
    connect \A $auto$rtlil.cc:2976:NotGate$286
    connect \B \B
    connect \Y $auto$rtlil.cc:2977:AndGate$288
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$285
    connect \A \A_N
    connect \Y $auto$rtlil.cc:2976:NotGate$286
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$289
    connect \A $auto$rtlil.cc:2977:AndGate$288
    connect \Y $auto$rtlil.cc:2976:NotGate$290
  end
  cell $specify2 $auto$liberty.cc:737:execute$291
    parameter \DST_WIDTH 1
    parameter \FULL 1
    parameter \SRC_DST_PEN 0
    parameter \SRC_DST_POL 0
    parameter \SRC_WIDTH 1
    parameter \T_FALL_MAX 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_TYP 1000
    parameter \T_RISE_MAX 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_TYP 1000
    connect \DST \Y
    connect \EN 1'1
    connect \SRC \B
  end
  cell $specify2 $auto$liberty.cc:737:execute$292
    parameter \DST_WIDTH 1
    parameter \FULL 1
    parameter \SRC_DST_PEN 0
    parameter \SRC_DST_POL 0
    parameter \SRC_WIDTH 1
    parameter \T_FALL_MAX 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_TYP 1000
    parameter \T_RISE_MAX 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_TYP 1000
    connect \DST \Y
    connect \EN 1'1
    connect \SRC \A_N
  end
  connect \Y $auto$rtlil.cc:2976:NotGate$290
end
attribute \abc9_box 1
attribute \liberty_cell 1
attribute \area "9.072"
attribute \whitebox 1
module \sg13g2_nand3_1
  wire $auto$rtlil.cc:2976:NotGate$298
  wire $auto$rtlil.cc:2977:AndGate$294
  wire $auto$rtlil.cc:2977:AndGate$296
  attribute \capacitance "0.00291203"
  wire input 1 \A
  attribute \capacitance "0.00302932"
  wire input 2 \B
  attribute \capacitance "0.00298043"
  wire input 3 \C
  wire output 4 \Y
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$293
    connect \A \A
    connect \B \B
    connect \Y $auto$rtlil.cc:2977:AndGate$294
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$295
    connect \A $auto$rtlil.cc:2977:AndGate$294
    connect \B \C
    connect \Y $auto$rtlil.cc:2977:AndGate$296
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$297
    connect \A $auto$rtlil.cc:2977:AndGate$296
    connect \Y $auto$rtlil.cc:2976:NotGate$298
  end
  cell $specify2 $auto$liberty.cc:737:execute$299
    parameter \DST_WIDTH 1
    parameter \FULL 1
    parameter \SRC_DST_PEN 0
    parameter \SRC_DST_POL 0
    parameter \SRC_WIDTH 1
    parameter \T_FALL_MAX 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_TYP 1000
    parameter \T_RISE_MAX 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_TYP 1000
    connect \DST \Y
    connect \EN 1'1
    connect \SRC \C
  end
  cell $specify2 $auto$liberty.cc:737:execute$300
    parameter \DST_WIDTH 1
    parameter \FULL 1
    parameter \SRC_DST_PEN 0
    parameter \SRC_DST_POL 0
    parameter \SRC_WIDTH 1
    parameter \T_FALL_MAX 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_TYP 1000
    parameter \T_RISE_MAX 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_TYP 1000
    connect \DST \Y
    connect \EN 1'1
    connect \SRC \B
  end
  cell $specify2 $auto$liberty.cc:737:execute$301
    parameter \DST_WIDTH 1
    parameter \FULL 1
    parameter \SRC_DST_PEN 0
    parameter \SRC_DST_POL 0
    parameter \SRC_WIDTH 1
    parameter \T_FALL_MAX 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_TYP 1000
    parameter \T_RISE_MAX 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_TYP 1000
    connect \DST \Y
    connect \EN 1'1
    connect \SRC \A
  end
  connect \Y $auto$rtlil.cc:2976:NotGate$298
end
attribute \abc9_box 1
attribute \liberty_cell 1
attribute \area "12.7008"
attribute \whitebox 1
module \sg13g2_nand3b_1
  wire $auto$rtlil.cc:2976:NotGate$303
  wire $auto$rtlil.cc:2976:NotGate$309
  wire $auto$rtlil.cc:2977:AndGate$305
  wire $auto$rtlil.cc:2977:AndGate$307
  attribute \capacitance "0.00223281"
  wire input 4 \A_N
  attribute \capacitance "0.00301378"
  wire input 1 \B
  attribute \capacitance "0.0030074"
  wire input 2 \C
  wire output 3 \Y
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$304
    connect \A $auto$rtlil.cc:2976:NotGate$303
    connect \B \B
    connect \Y $auto$rtlil.cc:2977:AndGate$305
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$306
    connect \A $auto$rtlil.cc:2977:AndGate$305
    connect \B \C
    connect \Y $auto$rtlil.cc:2977:AndGate$307
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$302
    connect \A \A_N
    connect \Y $auto$rtlil.cc:2976:NotGate$303
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$308
    connect \A $auto$rtlil.cc:2977:AndGate$307
    connect \Y $auto$rtlil.cc:2976:NotGate$309
  end
  cell $specify2 $auto$liberty.cc:737:execute$310
    parameter \DST_WIDTH 1
    parameter \FULL 1
    parameter \SRC_DST_PEN 0
    parameter \SRC_DST_POL 0
    parameter \SRC_WIDTH 1
    parameter \T_FALL_MAX 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_TYP 1000
    parameter \T_RISE_MAX 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_TYP 1000
    connect \DST \Y
    connect \EN 1'1
    connect \SRC \C
  end
  cell $specify2 $auto$liberty.cc:737:execute$311
    parameter \DST_WIDTH 1
    parameter \FULL 1
    parameter \SRC_DST_PEN 0
    parameter \SRC_DST_POL 0
    parameter \SRC_WIDTH 1
    parameter \T_FALL_MAX 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_TYP 1000
    parameter \T_RISE_MAX 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_TYP 1000
    connect \DST \Y
    connect \EN 1'1
    connect \SRC \B
  end
  cell $specify2 $auto$liberty.cc:737:execute$312
    parameter \DST_WIDTH 1
    parameter \FULL 1
    parameter \SRC_DST_PEN 0
    parameter \SRC_DST_POL 0
    parameter \SRC_WIDTH 1
    parameter \T_FALL_MAX 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_TYP 1000
    parameter \T_RISE_MAX 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_TYP 1000
    connect \DST \Y
    connect \EN 1'1
    connect \SRC \A_N
  end
  connect \Y $auto$rtlil.cc:2976:NotGate$309
end
attribute \abc9_box 1
attribute \liberty_cell 1
attribute \area "10.8864"
attribute \whitebox 1
module \sg13g2_nand4_1
  wire $auto$rtlil.cc:2976:NotGate$320
  wire $auto$rtlil.cc:2977:AndGate$314
  wire $auto$rtlil.cc:2977:AndGate$316
  wire $auto$rtlil.cc:2977:AndGate$318
  attribute \capacitance "0.00287726"
  wire input 1 \A
  attribute \capacitance "0.00298967"
  wire input 2 \B
  attribute \capacitance "0.00299862"
  wire input 3 \C
  attribute \capacitance "0.00297176"
  wire input 4 \D
  wire output 5 \Y
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$313
    connect \A \A
    connect \B \B
    connect \Y $auto$rtlil.cc:2977:AndGate$314
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$315
    connect \A $auto$rtlil.cc:2977:AndGate$314
    connect \B \C
    connect \Y $auto$rtlil.cc:2977:AndGate$316
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$317
    connect \A $auto$rtlil.cc:2977:AndGate$316
    connect \B \D
    connect \Y $auto$rtlil.cc:2977:AndGate$318
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$319
    connect \A $auto$rtlil.cc:2977:AndGate$318
    connect \Y $auto$rtlil.cc:2976:NotGate$320
  end
  cell $specify2 $auto$liberty.cc:737:execute$321
    parameter \DST_WIDTH 1
    parameter \FULL 1
    parameter \SRC_DST_PEN 0
    parameter \SRC_DST_POL 0
    parameter \SRC_WIDTH 1
    parameter \T_FALL_MAX 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_TYP 1000
    parameter \T_RISE_MAX 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_TYP 1000
    connect \DST \Y
    connect \EN 1'1
    connect \SRC \D
  end
  cell $specify2 $auto$liberty.cc:737:execute$322
    parameter \DST_WIDTH 1
    parameter \FULL 1
    parameter \SRC_DST_PEN 0
    parameter \SRC_DST_POL 0
    parameter \SRC_WIDTH 1
    parameter \T_FALL_MAX 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_TYP 1000
    parameter \T_RISE_MAX 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_TYP 1000
    connect \DST \Y
    connect \EN 1'1
    connect \SRC \C
  end
  cell $specify2 $auto$liberty.cc:737:execute$323
    parameter \DST_WIDTH 1
    parameter \FULL 1
    parameter \SRC_DST_PEN 0
    parameter \SRC_DST_POL 0
    parameter \SRC_WIDTH 1
    parameter \T_FALL_MAX 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_TYP 1000
    parameter \T_RISE_MAX 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_TYP 1000
    connect \DST \Y
    connect \EN 1'1
    connect \SRC \B
  end
  cell $specify2 $auto$liberty.cc:737:execute$324
    parameter \DST_WIDTH 1
    parameter \FULL 1
    parameter \SRC_DST_PEN 0
    parameter \SRC_DST_POL 0
    parameter \SRC_WIDTH 1
    parameter \T_FALL_MAX 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_TYP 1000
    parameter \T_RISE_MAX 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_TYP 1000
    connect \DST \Y
    connect \EN 1'1
    connect \SRC \A
  end
  connect \Y $auto$rtlil.cc:2976:NotGate$320
end
attribute \abc9_box 1
attribute \liberty_cell 1
attribute \area "7.2576"
attribute \whitebox 1
module \sg13g2_nor2_1
  wire $auto$rtlil.cc:2976:NotGate$328
  wire $auto$rtlil.cc:2979:OrGate$326
  attribute \capacitance "0.0030341"
  wire input 1 \A
  attribute \capacitance "0.0029308"
  wire input 2 \B
  wire output 3 \Y
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$325
    connect \A \A
    connect \B \B
    connect \Y $auto$rtlil.cc:2979:OrGate$326
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$327
    connect \A $auto$rtlil.cc:2979:OrGate$326
    connect \Y $auto$rtlil.cc:2976:NotGate$328
  end
  cell $specify2 $auto$liberty.cc:737:execute$329
    parameter \DST_WIDTH 1
    parameter \FULL 1
    parameter \SRC_DST_PEN 0
    parameter \SRC_DST_POL 0
    parameter \SRC_WIDTH 1
    parameter \T_FALL_MAX 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_TYP 1000
    parameter \T_RISE_MAX 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_TYP 1000
    connect \DST \Y
    connect \EN 1'1
    connect \SRC \B
  end
  cell $specify2 $auto$liberty.cc:737:execute$330
    parameter \DST_WIDTH 1
    parameter \FULL 1
    parameter \SRC_DST_PEN 0
    parameter \SRC_DST_POL 0
    parameter \SRC_WIDTH 1
    parameter \T_FALL_MAX 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_TYP 1000
    parameter \T_RISE_MAX 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_TYP 1000
    connect \DST \Y
    connect \EN 1'1
    connect \SRC \A
  end
  connect \Y $auto$rtlil.cc:2976:NotGate$328
end
attribute \abc9_box 1
attribute \liberty_cell 1
attribute \area "10.8864"
attribute \whitebox 1
module \sg13g2_nor2_2
  wire $auto$rtlil.cc:2976:NotGate$334
  wire $auto$rtlil.cc:2979:OrGate$332
  attribute \capacitance "0.00582849"
  wire input 1 \A
  attribute \capacitance "0.00563144"
  wire input 2 \B
  wire output 3 \Y
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$331
    connect \A \A
    connect \B \B
    connect \Y $auto$rtlil.cc:2979:OrGate$332
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$333
    connect \A $auto$rtlil.cc:2979:OrGate$332
    connect \Y $auto$rtlil.cc:2976:NotGate$334
  end
  cell $specify2 $auto$liberty.cc:737:execute$335
    parameter \DST_WIDTH 1
    parameter \FULL 1
    parameter \SRC_DST_PEN 0
    parameter \SRC_DST_POL 0
    parameter \SRC_WIDTH 1
    parameter \T_FALL_MAX 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_TYP 1000
    parameter \T_RISE_MAX 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_TYP 1000
    connect \DST \Y
    connect \EN 1'1
    connect \SRC \B
  end
  cell $specify2 $auto$liberty.cc:737:execute$336
    parameter \DST_WIDTH 1
    parameter \FULL 1
    parameter \SRC_DST_PEN 0
    parameter \SRC_DST_POL 0
    parameter \SRC_WIDTH 1
    parameter \T_FALL_MAX 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_TYP 1000
    parameter \T_RISE_MAX 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_TYP 1000
    connect \DST \Y
    connect \EN 1'1
    connect \SRC \A
  end
  connect \Y $auto$rtlil.cc:2976:NotGate$334
end
attribute \abc9_box 1
attribute \liberty_cell 1
attribute \area "9.072"
attribute \whitebox 1
module \sg13g2_nor2b_1
  wire $auto$rtlil.cc:2976:NotGate$338
  wire $auto$rtlil.cc:2976:NotGate$342
  wire $auto$rtlil.cc:2979:OrGate$340
  attribute \capacitance "0.00293242"
  wire input 1 \A
  attribute \capacitance "0.00227019"
  wire input 3 \B_N
  wire output 2 \Y
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$339
    connect \A \A
    connect \B $auto$rtlil.cc:2976:NotGate$338
    connect \Y $auto$rtlil.cc:2979:OrGate$340
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$337
    connect \A \B_N
    connect \Y $auto$rtlil.cc:2976:NotGate$338
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$341
    connect \A $auto$rtlil.cc:2979:OrGate$340
    connect \Y $auto$rtlil.cc:2976:NotGate$342
  end
  cell $specify2 $auto$liberty.cc:737:execute$343
    parameter \DST_WIDTH 1
    parameter \FULL 1
    parameter \SRC_DST_PEN 0
    parameter \SRC_DST_POL 0
    parameter \SRC_WIDTH 1
    parameter \T_FALL_MAX 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_TYP 1000
    parameter \T_RISE_MAX 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_TYP 1000
    connect \DST \Y
    connect \EN 1'1
    connect \SRC \B_N
  end
  cell $specify2 $auto$liberty.cc:737:execute$344
    parameter \DST_WIDTH 1
    parameter \FULL 1
    parameter \SRC_DST_PEN 0
    parameter \SRC_DST_POL 0
    parameter \SRC_WIDTH 1
    parameter \T_FALL_MAX 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_TYP 1000
    parameter \T_RISE_MAX 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_TYP 1000
    connect \DST \Y
    connect \EN 1'1
    connect \SRC \A
  end
  connect \Y $auto$rtlil.cc:2976:NotGate$342
end
attribute \abc9_box 1
attribute \liberty_cell 1
attribute \area "12.7008"
attribute \whitebox 1
module \sg13g2_nor2b_2
  wire $auto$rtlil.cc:2976:NotGate$346
  wire $auto$rtlil.cc:2976:NotGate$350
  wire $auto$rtlil.cc:2979:OrGate$348
  attribute \capacitance "0.00568571"
  wire input 1 \A
  attribute \capacitance "0.00268817"
  wire input 3 \B_N
  wire output 2 \Y
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$347
    connect \A \A
    connect \B $auto$rtlil.cc:2976:NotGate$346
    connect \Y $auto$rtlil.cc:2979:OrGate$348
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$345
    connect \A \B_N
    connect \Y $auto$rtlil.cc:2976:NotGate$346
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$349
    connect \A $auto$rtlil.cc:2979:OrGate$348
    connect \Y $auto$rtlil.cc:2976:NotGate$350
  end
  cell $specify2 $auto$liberty.cc:737:execute$351
    parameter \DST_WIDTH 1
    parameter \FULL 1
    parameter \SRC_DST_PEN 0
    parameter \SRC_DST_POL 0
    parameter \SRC_WIDTH 1
    parameter \T_FALL_MAX 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_TYP 1000
    parameter \T_RISE_MAX 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_TYP 1000
    connect \DST \Y
    connect \EN 1'1
    connect \SRC \B_N
  end
  cell $specify2 $auto$liberty.cc:737:execute$352
    parameter \DST_WIDTH 1
    parameter \FULL 1
    parameter \SRC_DST_PEN 0
    parameter \SRC_DST_POL 0
    parameter \SRC_WIDTH 1
    parameter \T_FALL_MAX 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_TYP 1000
    parameter \T_RISE_MAX 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_TYP 1000
    connect \DST \Y
    connect \EN 1'1
    connect \SRC \A
  end
  connect \Y $auto$rtlil.cc:2976:NotGate$350
end
attribute \abc9_box 1
attribute \liberty_cell 1
attribute \area "9.072"
attribute \whitebox 1
module \sg13g2_nor3_1
  wire $auto$rtlil.cc:2976:NotGate$358
  wire $auto$rtlil.cc:2979:OrGate$354
  wire $auto$rtlil.cc:2979:OrGate$356
  attribute \capacitance "0.00305311"
  wire input 1 \A
  attribute \capacitance "0.00305665"
  wire input 2 \B
  attribute \capacitance "0.00292438"
  wire input 3 \C
  wire output 4 \Y
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$353
    connect \A \A
    connect \B \B
    connect \Y $auto$rtlil.cc:2979:OrGate$354
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$355
    connect \A $auto$rtlil.cc:2979:OrGate$354
    connect \B \C
    connect \Y $auto$rtlil.cc:2979:OrGate$356
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$357
    connect \A $auto$rtlil.cc:2979:OrGate$356
    connect \Y $auto$rtlil.cc:2976:NotGate$358
  end
  cell $specify2 $auto$liberty.cc:737:execute$359
    parameter \DST_WIDTH 1
    parameter \FULL 1
    parameter \SRC_DST_PEN 0
    parameter \SRC_DST_POL 0
    parameter \SRC_WIDTH 1
    parameter \T_FALL_MAX 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_TYP 1000
    parameter \T_RISE_MAX 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_TYP 1000
    connect \DST \Y
    connect \EN 1'1
    connect \SRC \C
  end
  cell $specify2 $auto$liberty.cc:737:execute$360
    parameter \DST_WIDTH 1
    parameter \FULL 1
    parameter \SRC_DST_PEN 0
    parameter \SRC_DST_POL 0
    parameter \SRC_WIDTH 1
    parameter \T_FALL_MAX 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_TYP 1000
    parameter \T_RISE_MAX 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_TYP 1000
    connect \DST \Y
    connect \EN 1'1
    connect \SRC \B
  end
  cell $specify2 $auto$liberty.cc:737:execute$361
    parameter \DST_WIDTH 1
    parameter \FULL 1
    parameter \SRC_DST_PEN 0
    parameter \SRC_DST_POL 0
    parameter \SRC_WIDTH 1
    parameter \T_FALL_MAX 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_TYP 1000
    parameter \T_RISE_MAX 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_TYP 1000
    connect \DST \Y
    connect \EN 1'1
    connect \SRC \A
  end
  connect \Y $auto$rtlil.cc:2976:NotGate$358
end
attribute \abc9_box 1
attribute \liberty_cell 1
attribute \area "16.3296"
attribute \whitebox 1
module \sg13g2_nor3_2
  wire $auto$rtlil.cc:2976:NotGate$367
  wire $auto$rtlil.cc:2979:OrGate$363
  wire $auto$rtlil.cc:2979:OrGate$365
  attribute \capacitance "0.00578794"
  wire input 1 \A
  attribute \capacitance "0.00575812"
  wire input 2 \B
  attribute \capacitance "0.00559554"
  wire input 3 \C
  wire output 4 \Y
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$362
    connect \A \A
    connect \B \B
    connect \Y $auto$rtlil.cc:2979:OrGate$363
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$364
    connect \A $auto$rtlil.cc:2979:OrGate$363
    connect \B \C
    connect \Y $auto$rtlil.cc:2979:OrGate$365
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$366
    connect \A $auto$rtlil.cc:2979:OrGate$365
    connect \Y $auto$rtlil.cc:2976:NotGate$367
  end
  cell $specify2 $auto$liberty.cc:737:execute$368
    parameter \DST_WIDTH 1
    parameter \FULL 1
    parameter \SRC_DST_PEN 0
    parameter \SRC_DST_POL 0
    parameter \SRC_WIDTH 1
    parameter \T_FALL_MAX 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_TYP 1000
    parameter \T_RISE_MAX 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_TYP 1000
    connect \DST \Y
    connect \EN 1'1
    connect \SRC \C
  end
  cell $specify2 $auto$liberty.cc:737:execute$369
    parameter \DST_WIDTH 1
    parameter \FULL 1
    parameter \SRC_DST_PEN 0
    parameter \SRC_DST_POL 0
    parameter \SRC_WIDTH 1
    parameter \T_FALL_MAX 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_TYP 1000
    parameter \T_RISE_MAX 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_TYP 1000
    connect \DST \Y
    connect \EN 1'1
    connect \SRC \B
  end
  cell $specify2 $auto$liberty.cc:737:execute$370
    parameter \DST_WIDTH 1
    parameter \FULL 1
    parameter \SRC_DST_PEN 0
    parameter \SRC_DST_POL 0
    parameter \SRC_WIDTH 1
    parameter \T_FALL_MAX 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_TYP 1000
    parameter \T_RISE_MAX 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_TYP 1000
    connect \DST \Y
    connect \EN 1'1
    connect \SRC \A
  end
  connect \Y $auto$rtlil.cc:2976:NotGate$367
end
attribute \abc9_box 1
attribute \liberty_cell 1
attribute \area "10.8864"
attribute \whitebox 1
module \sg13g2_nor4_1
  wire $auto$rtlil.cc:2976:NotGate$378
  wire $auto$rtlil.cc:2979:OrGate$372
  wire $auto$rtlil.cc:2979:OrGate$374
  wire $auto$rtlil.cc:2979:OrGate$376
  attribute \capacitance "0.00300298"
  wire input 1 \A
  attribute \capacitance "0.00299569"
  wire input 2 \B
  attribute \capacitance "0.00261817"
  wire input 3 \C
  attribute \capacitance "0.00264615"
  wire input 4 \D
  wire output 5 \Y
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$371
    connect \A \A
    connect \B \B
    connect \Y $auto$rtlil.cc:2979:OrGate$372
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$373
    connect \A $auto$rtlil.cc:2979:OrGate$372
    connect \B \C
    connect \Y $auto$rtlil.cc:2979:OrGate$374
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$375
    connect \A $auto$rtlil.cc:2979:OrGate$374
    connect \B \D
    connect \Y $auto$rtlil.cc:2979:OrGate$376
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$377
    connect \A $auto$rtlil.cc:2979:OrGate$376
    connect \Y $auto$rtlil.cc:2976:NotGate$378
  end
  cell $specify2 $auto$liberty.cc:737:execute$379
    parameter \DST_WIDTH 1
    parameter \FULL 1
    parameter \SRC_DST_PEN 0
    parameter \SRC_DST_POL 0
    parameter \SRC_WIDTH 1
    parameter \T_FALL_MAX 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_TYP 1000
    parameter \T_RISE_MAX 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_TYP 1000
    connect \DST \Y
    connect \EN 1'1
    connect \SRC \D
  end
  cell $specify2 $auto$liberty.cc:737:execute$380
    parameter \DST_WIDTH 1
    parameter \FULL 1
    parameter \SRC_DST_PEN 0
    parameter \SRC_DST_POL 0
    parameter \SRC_WIDTH 1
    parameter \T_FALL_MAX 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_TYP 1000
    parameter \T_RISE_MAX 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_TYP 1000
    connect \DST \Y
    connect \EN 1'1
    connect \SRC \C
  end
  cell $specify2 $auto$liberty.cc:737:execute$381
    parameter \DST_WIDTH 1
    parameter \FULL 1
    parameter \SRC_DST_PEN 0
    parameter \SRC_DST_POL 0
    parameter \SRC_WIDTH 1
    parameter \T_FALL_MAX 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_TYP 1000
    parameter \T_RISE_MAX 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_TYP 1000
    connect \DST \Y
    connect \EN 1'1
    connect \SRC \B
  end
  cell $specify2 $auto$liberty.cc:737:execute$382
    parameter \DST_WIDTH 1
    parameter \FULL 1
    parameter \SRC_DST_PEN 0
    parameter \SRC_DST_POL 0
    parameter \SRC_WIDTH 1
    parameter \T_FALL_MAX 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_TYP 1000
    parameter \T_RISE_MAX 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_TYP 1000
    connect \DST \Y
    connect \EN 1'1
    connect \SRC \A
  end
  connect \Y $auto$rtlil.cc:2976:NotGate$378
end
attribute \abc9_box 1
attribute \liberty_cell 1
attribute \area "21.7728"
attribute \whitebox 1
module \sg13g2_nor4_2
  wire $auto$rtlil.cc:2976:NotGate$390
  wire $auto$rtlil.cc:2979:OrGate$384
  wire $auto$rtlil.cc:2979:OrGate$386
  wire $auto$rtlil.cc:2979:OrGate$388
  attribute \capacitance "0.00576501"
  wire input 1 \A
  attribute \capacitance "0.00568149"
  wire input 2 \B
  attribute \capacitance "0.00498011"
  wire input 3 \C
  attribute \capacitance "0.00508753"
  wire input 4 \D
  wire output 5 \Y
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$383
    connect \A \A
    connect \B \B
    connect \Y $auto$rtlil.cc:2979:OrGate$384
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$385
    connect \A $auto$rtlil.cc:2979:OrGate$384
    connect \B \C
    connect \Y $auto$rtlil.cc:2979:OrGate$386
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$387
    connect \A $auto$rtlil.cc:2979:OrGate$386
    connect \B \D
    connect \Y $auto$rtlil.cc:2979:OrGate$388
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$389
    connect \A $auto$rtlil.cc:2979:OrGate$388
    connect \Y $auto$rtlil.cc:2976:NotGate$390
  end
  cell $specify2 $auto$liberty.cc:737:execute$391
    parameter \DST_WIDTH 1
    parameter \FULL 1
    parameter \SRC_DST_PEN 0
    parameter \SRC_DST_POL 0
    parameter \SRC_WIDTH 1
    parameter \T_FALL_MAX 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_TYP 1000
    parameter \T_RISE_MAX 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_TYP 1000
    connect \DST \Y
    connect \EN 1'1
    connect \SRC \D
  end
  cell $specify2 $auto$liberty.cc:737:execute$392
    parameter \DST_WIDTH 1
    parameter \FULL 1
    parameter \SRC_DST_PEN 0
    parameter \SRC_DST_POL 0
    parameter \SRC_WIDTH 1
    parameter \T_FALL_MAX 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_TYP 1000
    parameter \T_RISE_MAX 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_TYP 1000
    connect \DST \Y
    connect \EN 1'1
    connect \SRC \C
  end
  cell $specify2 $auto$liberty.cc:737:execute$393
    parameter \DST_WIDTH 1
    parameter \FULL 1
    parameter \SRC_DST_PEN 0
    parameter \SRC_DST_POL 0
    parameter \SRC_WIDTH 1
    parameter \T_FALL_MAX 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_TYP 1000
    parameter \T_RISE_MAX 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_TYP 1000
    connect \DST \Y
    connect \EN 1'1
    connect \SRC \B
  end
  cell $specify2 $auto$liberty.cc:737:execute$394
    parameter \DST_WIDTH 1
    parameter \FULL 1
    parameter \SRC_DST_PEN 0
    parameter \SRC_DST_POL 0
    parameter \SRC_WIDTH 1
    parameter \T_FALL_MAX 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_TYP 1000
    parameter \T_RISE_MAX 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_TYP 1000
    connect \DST \Y
    connect \EN 1'1
    connect \SRC \A
  end
  connect \Y $auto$rtlil.cc:2976:NotGate$390
end
attribute \abc9_box 1
attribute \liberty_cell 1
attribute \area "9.072"
attribute \whitebox 1
module \sg13g2_o21ai_1
  wire $auto$rtlil.cc:2976:NotGate$400
  wire $auto$rtlil.cc:2977:AndGate$398
  wire $auto$rtlil.cc:2979:OrGate$396
  attribute \capacitance "0.00332281"
  wire input 2 \A1
  attribute \capacitance "0.00335189"
  wire input 3 \A2
  attribute \capacitance "0.00306768"
  wire input 4 \B1
  wire output 1 \Y
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$397
    connect \A $auto$rtlil.cc:2979:OrGate$396
    connect \B \B1
    connect \Y $auto$rtlil.cc:2977:AndGate$398
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$395
    connect \A \A1
    connect \B \A2
    connect \Y $auto$rtlil.cc:2979:OrGate$396
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$399
    connect \A $auto$rtlil.cc:2977:AndGate$398
    connect \Y $auto$rtlil.cc:2976:NotGate$400
  end
  cell $specify2 $auto$liberty.cc:737:execute$401
    parameter \DST_WIDTH 1
    parameter \FULL 1
    parameter \SRC_DST_PEN 0
    parameter \SRC_DST_POL 0
    parameter \SRC_WIDTH 1
    parameter \T_FALL_MAX 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_TYP 1000
    parameter \T_RISE_MAX 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_TYP 1000
    connect \DST \Y
    connect \EN 1'1
    connect \SRC \B1
  end
  cell $specify2 $auto$liberty.cc:737:execute$402
    parameter \DST_WIDTH 1
    parameter \FULL 1
    parameter \SRC_DST_PEN 0
    parameter \SRC_DST_POL 0
    parameter \SRC_WIDTH 1
    parameter \T_FALL_MAX 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_TYP 1000
    parameter \T_RISE_MAX 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_TYP 1000
    connect \DST \Y
    connect \EN 1'1
    connect \SRC \A2
  end
  cell $specify2 $auto$liberty.cc:737:execute$403
    parameter \DST_WIDTH 1
    parameter \FULL 1
    parameter \SRC_DST_PEN 0
    parameter \SRC_DST_POL 0
    parameter \SRC_WIDTH 1
    parameter \T_FALL_MAX 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_TYP 1000
    parameter \T_RISE_MAX 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_TYP 1000
    connect \DST \Y
    connect \EN 1'1
    connect \SRC \A1
  end
  connect \Y $auto$rtlil.cc:2976:NotGate$400
end
attribute \abc9_box 1
attribute \liberty_cell 1
attribute \area "9.072"
attribute \whitebox 1
module \sg13g2_or2_1
  wire $auto$rtlil.cc:2979:OrGate$405
  attribute \capacitance "0.00247478"
  wire input 1 \A
  attribute \capacitance "0.00229684"
  wire input 2 \B
  wire output 3 \X
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$404
    connect \A \A
    connect \B \B
    connect \Y $auto$rtlil.cc:2979:OrGate$405
  end
  cell $specify2 $auto$liberty.cc:737:execute$406
    parameter \DST_WIDTH 1
    parameter \FULL 1
    parameter \SRC_DST_PEN 0
    parameter \SRC_DST_POL 0
    parameter \SRC_WIDTH 1
    parameter \T_FALL_MAX 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_TYP 1000
    parameter \T_RISE_MAX 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_TYP 1000
    connect \DST \X
    connect \EN 1'1
    connect \SRC \B
  end
  cell $specify2 $auto$liberty.cc:737:execute$407
    parameter \DST_WIDTH 1
    parameter \FULL 1
    parameter \SRC_DST_PEN 0
    parameter \SRC_DST_POL 0
    parameter \SRC_WIDTH 1
    parameter \T_FALL_MAX 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_TYP 1000
    parameter \T_RISE_MAX 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_TYP 1000
    connect \DST \X
    connect \EN 1'1
    connect \SRC \A
  end
  connect \X $auto$rtlil.cc:2979:OrGate$405
end
attribute \abc9_box 1
attribute \liberty_cell 1
attribute \area "10.8864"
attribute \whitebox 1
module \sg13g2_or2_2
  wire $auto$rtlil.cc:2979:OrGate$409
  attribute \capacitance "0.00246828"
  wire input 1 \A
  attribute \capacitance "0.00228794"
  wire input 2 \B
  wire output 3 \X
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$408
    connect \A \A
    connect \B \B
    connect \Y $auto$rtlil.cc:2979:OrGate$409
  end
  cell $specify2 $auto$liberty.cc:737:execute$410
    parameter \DST_WIDTH 1
    parameter \FULL 1
    parameter \SRC_DST_PEN 0
    parameter \SRC_DST_POL 0
    parameter \SRC_WIDTH 1
    parameter \T_FALL_MAX 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_TYP 1000
    parameter \T_RISE_MAX 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_TYP 1000
    connect \DST \X
    connect \EN 1'1
    connect \SRC \B
  end
  cell $specify2 $auto$liberty.cc:737:execute$411
    parameter \DST_WIDTH 1
    parameter \FULL 1
    parameter \SRC_DST_PEN 0
    parameter \SRC_DST_POL 0
    parameter \SRC_WIDTH 1
    parameter \T_FALL_MAX 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_TYP 1000
    parameter \T_RISE_MAX 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_TYP 1000
    connect \DST \X
    connect \EN 1'1
    connect \SRC \A
  end
  connect \X $auto$rtlil.cc:2979:OrGate$409
end
attribute \abc9_box 1
attribute \liberty_cell 1
attribute \area "12.7008"
attribute \whitebox 1
module \sg13g2_or3_1
  wire $auto$rtlil.cc:2979:OrGate$413
  wire $auto$rtlil.cc:2979:OrGate$415
  attribute \capacitance "0.00258518"
  wire input 1 \A
  attribute \capacitance "0.00253186"
  wire input 2 \B
  attribute \capacitance "0.00241656"
  wire input 3 \C
  wire output 4 \X
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$412
    connect \A \A
    connect \B \B
    connect \Y $auto$rtlil.cc:2979:OrGate$413
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$414
    connect \A $auto$rtlil.cc:2979:OrGate$413
    connect \B \C
    connect \Y $auto$rtlil.cc:2979:OrGate$415
  end
  cell $specify2 $auto$liberty.cc:737:execute$416
    parameter \DST_WIDTH 1
    parameter \FULL 1
    parameter \SRC_DST_PEN 0
    parameter \SRC_DST_POL 0
    parameter \SRC_WIDTH 1
    parameter \T_FALL_MAX 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_TYP 1000
    parameter \T_RISE_MAX 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_TYP 1000
    connect \DST \X
    connect \EN 1'1
    connect \SRC \C
  end
  cell $specify2 $auto$liberty.cc:737:execute$417
    parameter \DST_WIDTH 1
    parameter \FULL 1
    parameter \SRC_DST_PEN 0
    parameter \SRC_DST_POL 0
    parameter \SRC_WIDTH 1
    parameter \T_FALL_MAX 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_TYP 1000
    parameter \T_RISE_MAX 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_TYP 1000
    connect \DST \X
    connect \EN 1'1
    connect \SRC \B
  end
  cell $specify2 $auto$liberty.cc:737:execute$418
    parameter \DST_WIDTH 1
    parameter \FULL 1
    parameter \SRC_DST_PEN 0
    parameter \SRC_DST_POL 0
    parameter \SRC_WIDTH 1
    parameter \T_FALL_MAX 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_TYP 1000
    parameter \T_RISE_MAX 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_TYP 1000
    connect \DST \X
    connect \EN 1'1
    connect \SRC \A
  end
  connect \X $auto$rtlil.cc:2979:OrGate$415
end
attribute \abc9_box 1
attribute \liberty_cell 1
attribute \area "14.5152"
attribute \whitebox 1
module \sg13g2_or3_2
  wire $auto$rtlil.cc:2979:OrGate$420
  wire $auto$rtlil.cc:2979:OrGate$422
  attribute \capacitance "0.00258328"
  wire input 1 \A
  attribute \capacitance "0.00252744"
  wire input 2 \B
  attribute \capacitance "0.00240904"
  wire input 3 \C
  wire output 4 \X
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$419
    connect \A \A
    connect \B \B
    connect \Y $auto$rtlil.cc:2979:OrGate$420
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$421
    connect \A $auto$rtlil.cc:2979:OrGate$420
    connect \B \C
    connect \Y $auto$rtlil.cc:2979:OrGate$422
  end
  cell $specify2 $auto$liberty.cc:737:execute$423
    parameter \DST_WIDTH 1
    parameter \FULL 1
    parameter \SRC_DST_PEN 0
    parameter \SRC_DST_POL 0
    parameter \SRC_WIDTH 1
    parameter \T_FALL_MAX 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_TYP 1000
    parameter \T_RISE_MAX 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_TYP 1000
    connect \DST \X
    connect \EN 1'1
    connect \SRC \C
  end
  cell $specify2 $auto$liberty.cc:737:execute$424
    parameter \DST_WIDTH 1
    parameter \FULL 1
    parameter \SRC_DST_PEN 0
    parameter \SRC_DST_POL 0
    parameter \SRC_WIDTH 1
    parameter \T_FALL_MAX 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_TYP 1000
    parameter \T_RISE_MAX 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_TYP 1000
    connect \DST \X
    connect \EN 1'1
    connect \SRC \B
  end
  cell $specify2 $auto$liberty.cc:737:execute$425
    parameter \DST_WIDTH 1
    parameter \FULL 1
    parameter \SRC_DST_PEN 0
    parameter \SRC_DST_POL 0
    parameter \SRC_WIDTH 1
    parameter \T_FALL_MAX 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_TYP 1000
    parameter \T_RISE_MAX 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_TYP 1000
    connect \DST \X
    connect \EN 1'1
    connect \SRC \A
  end
  connect \X $auto$rtlil.cc:2979:OrGate$422
end
attribute \abc9_box 1
attribute \liberty_cell 1
attribute \area "14.5152"
attribute \whitebox 1
module \sg13g2_or4_1
  wire $auto$rtlil.cc:2979:OrGate$427
  wire $auto$rtlil.cc:2979:OrGate$429
  wire $auto$rtlil.cc:2979:OrGate$431
  attribute \capacitance "0.00258256"
  wire input 1 \A
  attribute \capacitance "0.002548"
  wire input 2 \B
  attribute \capacitance "0.00215237"
  wire input 3 \C
  attribute \capacitance "0.00218862"
  wire input 4 \D
  wire output 5 \X
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$426
    connect \A \A
    connect \B \B
    connect \Y $auto$rtlil.cc:2979:OrGate$427
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$428
    connect \A $auto$rtlil.cc:2979:OrGate$427
    connect \B \C
    connect \Y $auto$rtlil.cc:2979:OrGate$429
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$430
    connect \A $auto$rtlil.cc:2979:OrGate$429
    connect \B \D
    connect \Y $auto$rtlil.cc:2979:OrGate$431
  end
  cell $specify2 $auto$liberty.cc:737:execute$432
    parameter \DST_WIDTH 1
    parameter \FULL 1
    parameter \SRC_DST_PEN 0
    parameter \SRC_DST_POL 0
    parameter \SRC_WIDTH 1
    parameter \T_FALL_MAX 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_TYP 1000
    parameter \T_RISE_MAX 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_TYP 1000
    connect \DST \X
    connect \EN 1'1
    connect \SRC \D
  end
  cell $specify2 $auto$liberty.cc:737:execute$433
    parameter \DST_WIDTH 1
    parameter \FULL 1
    parameter \SRC_DST_PEN 0
    parameter \SRC_DST_POL 0
    parameter \SRC_WIDTH 1
    parameter \T_FALL_MAX 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_TYP 1000
    parameter \T_RISE_MAX 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_TYP 1000
    connect \DST \X
    connect \EN 1'1
    connect \SRC \C
  end
  cell $specify2 $auto$liberty.cc:737:execute$434
    parameter \DST_WIDTH 1
    parameter \FULL 1
    parameter \SRC_DST_PEN 0
    parameter \SRC_DST_POL 0
    parameter \SRC_WIDTH 1
    parameter \T_FALL_MAX 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_TYP 1000
    parameter \T_RISE_MAX 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_TYP 1000
    connect \DST \X
    connect \EN 1'1
    connect \SRC \B
  end
  cell $specify2 $auto$liberty.cc:737:execute$435
    parameter \DST_WIDTH 1
    parameter \FULL 1
    parameter \SRC_DST_PEN 0
    parameter \SRC_DST_POL 0
    parameter \SRC_WIDTH 1
    parameter \T_FALL_MAX 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_TYP 1000
    parameter \T_RISE_MAX 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_TYP 1000
    connect \DST \X
    connect \EN 1'1
    connect \SRC \A
  end
  connect \X $auto$rtlil.cc:2979:OrGate$431
end
attribute \abc9_box 1
attribute \liberty_cell 1
attribute \area "16.3296"
attribute \whitebox 1
module \sg13g2_or4_2
  wire $auto$rtlil.cc:2979:OrGate$437
  wire $auto$rtlil.cc:2979:OrGate$439
  wire $auto$rtlil.cc:2979:OrGate$441
  attribute \capacitance "0.00258233"
  wire input 1 \A
  attribute \capacitance "0.00254657"
  wire input 2 \B
  attribute \capacitance "0.00215032"
  wire input 3 \C
  attribute \capacitance "0.00218665"
  wire input 4 \D
  wire output 5 \X
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$436
    connect \A \A
    connect \B \B
    connect \Y $auto$rtlil.cc:2979:OrGate$437
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$438
    connect \A $auto$rtlil.cc:2979:OrGate$437
    connect \B \C
    connect \Y $auto$rtlil.cc:2979:OrGate$439
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$440
    connect \A $auto$rtlil.cc:2979:OrGate$439
    connect \B \D
    connect \Y $auto$rtlil.cc:2979:OrGate$441
  end
  cell $specify2 $auto$liberty.cc:737:execute$442
    parameter \DST_WIDTH 1
    parameter \FULL 1
    parameter \SRC_DST_PEN 0
    parameter \SRC_DST_POL 0
    parameter \SRC_WIDTH 1
    parameter \T_FALL_MAX 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_TYP 1000
    parameter \T_RISE_MAX 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_TYP 1000
    connect \DST \X
    connect \EN 1'1
    connect \SRC \D
  end
  cell $specify2 $auto$liberty.cc:737:execute$443
    parameter \DST_WIDTH 1
    parameter \FULL 1
    parameter \SRC_DST_PEN 0
    parameter \SRC_DST_POL 0
    parameter \SRC_WIDTH 1
    parameter \T_FALL_MAX 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_TYP 1000
    parameter \T_RISE_MAX 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_TYP 1000
    connect \DST \X
    connect \EN 1'1
    connect \SRC \C
  end
  cell $specify2 $auto$liberty.cc:737:execute$444
    parameter \DST_WIDTH 1
    parameter \FULL 1
    parameter \SRC_DST_PEN 0
    parameter \SRC_DST_POL 0
    parameter \SRC_WIDTH 1
    parameter \T_FALL_MAX 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_TYP 1000
    parameter \T_RISE_MAX 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_TYP 1000
    connect \DST \X
    connect \EN 1'1
    connect \SRC \B
  end
  cell $specify2 $auto$liberty.cc:737:execute$445
    parameter \DST_WIDTH 1
    parameter \FULL 1
    parameter \SRC_DST_PEN 0
    parameter \SRC_DST_POL 0
    parameter \SRC_WIDTH 1
    parameter \T_FALL_MAX 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_TYP 1000
    parameter \T_RISE_MAX 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_TYP 1000
    connect \DST \X
    connect \EN 1'1
    connect \SRC \A
  end
  connect \X $auto$rtlil.cc:2979:OrGate$441
end
attribute \liberty_cell 1
attribute \area "63.504"
attribute \whitebox 1
module \sg13g2_sdfbbp_1
  wire $auto$rtlil.cc:2976:NotGate$447
  wire $auto$rtlil.cc:2976:NotGate$451
  wire $auto$rtlil.cc:2976:NotGate$457
  wire $auto$rtlil.cc:2977:AndGate$449
  wire $auto$rtlil.cc:2977:AndGate$453
  wire $auto$rtlil.cc:2979:OrGate$455
  attribute \capacitance "0.00302219"
  wire input 1 \CLK
  attribute \capacitance "0.00197878"
  wire input 2 \D
  wire \IQ
  wire \IQN
  wire output 3 \Q
  wire output 4 \Q_N
  attribute \capacitance "0.00173953"
  wire input 5 \RESET_B
  attribute \capacitance "0.00197767"
  wire input 6 \SCD
  attribute \capacitance "0.00355017"
  wire input 7 \SCE
  attribute \capacitance "0.00524837"
  wire input 8 \SET_B
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$448
    connect \A \SCE
    connect \B \SCD
    connect \Y $auto$rtlil.cc:2977:AndGate$449
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$452
    connect \A $auto$rtlil.cc:2976:NotGate$451
    connect \B \D
    connect \Y $auto$rtlil.cc:2977:AndGate$453
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$454
    connect \A $auto$rtlil.cc:2977:AndGate$449
    connect \B $auto$rtlil.cc:2977:AndGate$453
    connect \Y $auto$rtlil.cc:2979:OrGate$455
  end
  cell $_NOT_ $auto$liberty.cc:239:create_ff$458
    connect \A \IQ
    connect \Y \IQN
  end
  cell $_DFFSR_PNN_ $auto$liberty.cc:243:create_ff$459
    connect \C \CLK
    connect \D $auto$rtlil.cc:2979:OrGate$455
    connect \Q \IQ
    connect \R \RESET_B
    connect \S \SET_B
  end
  cell $_NOT_ $auto$liberty.cc:69:parse_func_reduce$446
    connect \A \RESET_B
    connect \Y $auto$rtlil.cc:2976:NotGate$447
  end
  cell $_NOT_ $auto$liberty.cc:69:parse_func_reduce$450
    connect \A \SCE
    connect \Y $auto$rtlil.cc:2976:NotGate$451
  end
  cell $_NOT_ $auto$liberty.cc:69:parse_func_reduce$456
    connect \A \SET_B
    connect \Y $auto$rtlil.cc:2976:NotGate$457
  end
  connect \Q \IQ
  connect \Q_N \IQN
end
attribute \liberty_cell 1
attribute \area "9.072"
attribute \whitebox 1
module \sg13g2_sighold
  wire inout 1 \SH
end
attribute \liberty_cell 1
attribute \area "30.8448"
attribute \blackbox 1
module \sg13g2_slgcp_1
  attribute \capacitance "0.00502213"
  wire input 1 \CLK
  attribute \capacitance "0.00198558"
  wire input 2 \GATE
  wire output 3 \GCLK
  attribute \capacitance "0.00239987"
  wire input 4 \SCE
end
attribute \abc9_box 1
attribute \liberty_cell 1
attribute \area "7.2576"
attribute \whitebox 1
module \sg13g2_tiehi
  wire output 1 \L_HI
  connect \L_HI 1'1
end
attribute \abc9_box 1
attribute \liberty_cell 1
attribute \area "7.2576"
attribute \whitebox 1
module \sg13g2_tielo
  wire output 1 \L_LO
  connect \L_LO 1'0
end
attribute \abc9_box 1
attribute \liberty_cell 1
attribute \area "14.5152"
attribute \whitebox 1
module \sg13g2_xnor2_1
  wire $auto$rtlil.cc:2976:NotGate$463
  wire $auto$rtlil.cc:2981:XorGate$461
  attribute \capacitance "0.00559165"
  wire input 1 \A
  attribute \capacitance "0.00503005"
  wire input 2 \B
  wire output 3 \Y
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$462
    connect \A $auto$rtlil.cc:2981:XorGate$461
    connect \Y $auto$rtlil.cc:2976:NotGate$463
  end
  cell $specify2 $auto$liberty.cc:737:execute$464
    parameter \DST_WIDTH 1
    parameter \FULL 1
    parameter \SRC_DST_PEN 0
    parameter \SRC_DST_POL 0
    parameter \SRC_WIDTH 1
    parameter \T_FALL_MAX 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_TYP 1000
    parameter \T_RISE_MAX 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_TYP 1000
    connect \DST \Y
    connect \EN 1'1
    connect \SRC \B
  end
  cell $specify2 $auto$liberty.cc:737:execute$465
    parameter \DST_WIDTH 1
    parameter \FULL 1
    parameter \SRC_DST_PEN 0
    parameter \SRC_DST_POL 0
    parameter \SRC_WIDTH 1
    parameter \T_FALL_MAX 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_TYP 1000
    parameter \T_RISE_MAX 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_TYP 1000
    connect \DST \Y
    connect \EN 1'1
    connect \SRC \A
  end
  cell $_XOR_ $auto$liberty.cc:84:parse_func_reduce$460
    connect \A \A
    connect \B \B
    connect \Y $auto$rtlil.cc:2981:XorGate$461
  end
  connect \Y $auto$rtlil.cc:2976:NotGate$463
end
attribute \abc9_box 1
attribute \liberty_cell 1
attribute \area "14.5152"
attribute \whitebox 1
module \sg13g2_xor2_1
  wire $auto$rtlil.cc:2981:XorGate$467
  attribute \capacitance "0.00578624"
  wire input 1 \A
  attribute \capacitance "0.00516912"
  wire input 2 \B
  wire output 3 \X
  cell $specify2 $auto$liberty.cc:737:execute$468
    parameter \DST_WIDTH 1
    parameter \FULL 1
    parameter \SRC_DST_PEN 0
    parameter \SRC_DST_POL 0
    parameter \SRC_WIDTH 1
    parameter \T_FALL_MAX 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_TYP 1000
    parameter \T_RISE_MAX 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_TYP 1000
    connect \DST \X
    connect \EN 1'1
    connect \SRC \B
  end
  cell $specify2 $auto$liberty.cc:737:execute$469
    parameter \DST_WIDTH 1
    parameter \FULL 1
    parameter \SRC_DST_PEN 0
    parameter \SRC_DST_POL 0
    parameter \SRC_WIDTH 1
    parameter \T_FALL_MAX 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_TYP 1000
    parameter \T_RISE_MAX 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_TYP 1000
    connect \DST \X
    connect \EN 1'1
    connect \SRC \A
  end
  cell $_XOR_ $auto$liberty.cc:84:parse_func_reduce$466
    connect \A \A
    connect \B \B
    connect \Y $auto$rtlil.cc:2981:XorGate$467
  end
  connect \X $auto$rtlil.cc:2981:XorGate$467
end
