module hex2seg(input wire [3:0]hex,
					output reg [6:0]seg);
					
always @(*)
begin
	0: seg <= 7'b1111110;
	1: seg <= 7'b0110000;
	2: seg <= 7'b1101101;
	3: seg <= 7'b1111001;
	4: seg <= 7'b0110011;
	5: seg <= 7'b1011011;
	6: seg <= 7'b1011111;
	7: seg <= 7'b1110000;
	8: seg <= 7'b1111111;
	9: seg <= 7'b1110011;
	10: seg <= 7'b1110111;
	11: seg <= 7'b0011111;
	12: seg <= 7'b1001110;
	13: seg <= 7'b0111101;
	14: seg <= 7'b1001111;
	15: seg <= 7'b1000111;
end
endmodule