<?xml version="1.0" encoding="UTF-8" standalone="no"?>
<project source="2.7.1" version="1.0">
This file is intended to be loaded by Logisim (http://www.cburch.com/logisim/).
<lib desc="#Wiring" name="0">
    <tool name="Splitter">
      <a name="facing" val="west"/>
      <a name="fanout" val="4"/>
      <a name="incoming" val="4"/>
      <a name="appear" val="center"/>
    </tool>
    <tool name="Probe">
      <a name="facing" val="south"/>
    </tool>
  </lib>
  <lib desc="#Gates" name="1"/>
  <lib desc="#Plexers" name="2"/>
  <lib desc="#Arithmetic" name="3"/>
  <lib desc="#Memory" name="4"/>
  <lib desc="#I/O" name="5"/>
  <lib desc="#Base" name="6">
    <tool name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
  </lib>
  <main name="main"/>
  <options>
    <a name="gateUndefined" val="ignore"/>
    <a name="simlimit" val="1000"/>
    <a name="simrand" val="0"/>
  </options>
  <mappings>
    <tool lib="6" map="Button2" name="Menu Tool"/>
    <tool lib="6" map="Ctrl Button1" name="Menu Tool"/>
    <tool lib="6" map="Button3" name="Menu Tool"/>
  </mappings>
  <toolbar>
    <tool lib="6" name="Poke Tool"/>
    <tool lib="6" name="Edit Tool"/>
    <tool lib="6" name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
    <sep/>
    <tool lib="0" name="Pin">
      <a name="tristate" val="false"/>
    </tool>
    <tool lib="0" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </tool>
    <tool lib="1" name="NOT Gate"/>
    <tool lib="1" name="AND Gate"/>
    <tool lib="1" name="OR Gate"/>
  </toolbar>
  <circuit name="main">
    <a name="circuit" val="main"/>
    <a name="clabel" val=""/>
    <a name="clabelup" val="east"/>
    <a name="clabelfont" val="SansSerif plain 12"/>
    <wire from="(550,260)" to="(550,360)"/>
    <wire from="(300,240)" to="(430,240)"/>
    <wire from="(640,160)" to="(670,160)"/>
    <wire from="(480,240)" to="(590,240)"/>
    <wire from="(670,210)" to="(690,210)"/>
    <wire from="(670,170)" to="(690,170)"/>
    <wire from="(640,240)" to="(670,240)"/>
    <wire from="(670,160)" to="(670,170)"/>
    <wire from="(500,360)" to="(520,360)"/>
    <wire from="(300,170)" to="(430,170)"/>
    <wire from="(310,160)" to="(430,160)"/>
    <wire from="(500,140)" to="(500,360)"/>
    <wire from="(300,170)" to="(300,190)"/>
    <wire from="(270,190)" to="(300,190)"/>
    <wire from="(310,160)" to="(310,230)"/>
    <wire from="(500,140)" to="(590,140)"/>
    <wire from="(750,190)" to="(810,190)"/>
    <wire from="(300,190)" to="(300,240)"/>
    <wire from="(670,210)" to="(670,240)"/>
    <wire from="(550,260)" to="(590,260)"/>
    <wire from="(310,230)" to="(430,230)"/>
    <wire from="(270,160)" to="(310,160)"/>
    <wire from="(490,360)" to="(500,360)"/>
    <wire from="(480,160)" to="(590,160)"/>
    <comp lib="1" loc="(640,160)" name="AND Gate"/>
    <comp lib="0" loc="(810,190)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="1" loc="(480,240)" name="OR Gate"/>
    <comp lib="0" loc="(270,190)" name="Pin">
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="1" loc="(480,160)" name="AND Gate"/>
    <comp lib="1" loc="(750,190)" name="XOR Gate"/>
    <comp lib="0" loc="(490,360)" name="Pin">
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="0" loc="(270,160)" name="Pin">
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="1" loc="(550,360)" name="NOT Gate"/>
    <comp lib="1" loc="(640,240)" name="AND Gate"/>
  </circuit>
</project>
