Fitter report for M3
Wed Jun 17 13:47:10 2015
Quartus II Version 11.0 Build 157 04/27/2011 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Incremental Compilation Placement Preservation
  8. Pin-Out File
  9. Fitter Resource Usage Summary
 10. Fitter Partition Statistics
 11. Input Pins
 12. Output Pins
 13. Bidir Pins
 14. I/O Bank Usage
 15. All Package Pins
 16. Output Pin Default Load For Reported TCO
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Non-Global High Fan-Out Signals
 23. Interconnect Usage Summary
 24. LAB Logic Elements
 25. LAB-wide Signals
 26. LAB Signals Sourced
 27. LAB Signals Sourced Out
 28. LAB Distinct Inputs
 29. Fitter Device Options
 30. Operating Settings and Conditions
 31. Fitter Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------------+
; Fitter Summary                                                                ;
+------------------------------------+------------------------------------------+
; Fitter Status                      ; Successful - Wed Jun 17 13:47:10 2015    ;
; Quartus II Version                 ; 11.0 Build 157 04/27/2011 SJ Web Edition ;
; Revision Name                      ; M3                                       ;
; Top-level Entity Name              ; M3                                       ;
; Family                             ; Cyclone II                               ;
; Device                             ; EP2C8F256C8                              ;
; Timing Models                      ; Final                                    ;
; Total logic elements               ; 1,111 / 8,256 ( 13 % )                   ;
;     Total combinational functions  ; 1,050 / 8,256 ( 13 % )                   ;
;     Dedicated logic registers      ; 115 / 8,256 ( 1 % )                      ;
; Total registers                    ; 115                                      ;
; Total pins                         ; 179 / 182 ( 98 % )                       ;
; Total virtual pins                 ; 0                                        ;
; Total memory bits                  ; 0 / 165,888 ( 0 % )                      ;
; Embedded Multiplier 9-bit elements ; 0 / 36 ( 0 % )                           ;
; Total PLLs                         ; 0 / 2 ( 0 % )                            ;
+------------------------------------+------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; EP2C8F256C8                    ;                                ;
; Minimum Core Junction Temperature                                          ; 0                              ;                                ;
; Maximum Core Junction Temperature                                          ; 85                             ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Device I/O Standard                                                        ; 3.3-V LVTTL                    ;                                ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Use TimeQuest Timing Analyzer                                              ; Off                            ; Off                            ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                          ; Off                            ; Off                            ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                            ; Off                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; Off                            ; Off                            ;
; PowerPlay Power Optimization                                               ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Packed Registers                                                      ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 1350 ( 0.00 % )    ;
;     -- Achieved     ; 0 / 1350 ( 0.00 % )    ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 1348    ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 2       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in D:/esd/SNU_ESD/FPGA/M3.pin.


+-----------------------------------------------------------------------+
; Fitter Resource Usage Summary                                         ;
+---------------------------------------------+-------------------------+
; Resource                                    ; Usage                   ;
+---------------------------------------------+-------------------------+
; Total logic elements                        ; 1,111 / 8,256 ( 13 % )  ;
;     -- Combinational with no register       ; 996                     ;
;     -- Register only                        ; 61                      ;
;     -- Combinational with a register        ; 54                      ;
;                                             ;                         ;
; Logic element usage by number of LUT inputs ;                         ;
;     -- 4 input functions                    ; 339                     ;
;     -- 3 input functions                    ; 321                     ;
;     -- <=2 input functions                  ; 390                     ;
;     -- Register only                        ; 61                      ;
;                                             ;                         ;
; Logic elements by mode                      ;                         ;
;     -- normal mode                          ; 724                     ;
;     -- arithmetic mode                      ; 326                     ;
;                                             ;                         ;
; Total registers*                            ; 115 / 8,778 ( 1 % )     ;
;     -- Dedicated logic registers            ; 115 / 8,256 ( 1 % )     ;
;     -- I/O registers                        ; 0 / 522 ( 0 % )         ;
;                                             ;                         ;
; Total LABs:  partially or completely used   ; 86 / 516 ( 17 % )       ;
; User inserted logic elements                ; 0                       ;
; Virtual pins                                ; 0                       ;
; I/O pins                                    ; 179 / 182 ( 98 % )      ;
;     -- Clock pins                           ; 4 / 4 ( 100 % )         ;
; Global signals                              ; 3                       ;
; M4Ks                                        ; 0 / 36 ( 0 % )          ;
; Total block memory bits                     ; 0 / 165,888 ( 0 % )     ;
; Total block memory implementation bits      ; 0 / 165,888 ( 0 % )     ;
; Embedded Multiplier 9-bit elements          ; 0 / 36 ( 0 % )          ;
; PLLs                                        ; 0 / 2 ( 0 % )           ;
; Global clocks                               ; 3 / 8 ( 38 % )          ;
; JTAGs                                       ; 0 / 1 ( 0 % )           ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )           ;
; CRC blocks                                  ; 0 / 1 ( 0 % )           ;
; Average interconnect usage (total/H/V)      ; 3% / 2% / 4%            ;
; Peak interconnect usage (total/H/V)         ; 13% / 9% / 18%          ;
; Maximum fan-out node                        ; XnRESET~clkctrl         ;
; Maximum fan-out                             ; 94                      ;
; Highest non-global fan-out signal           ; host_itf:inst10|Add0~62 ;
; Highest non-global fan-out                  ; 54                      ;
; Total fan-out                               ; 3486                    ;
; Average fan-out                             ; 2.50                    ;
+---------------------------------------------+-------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                         ;
+---------------------------------------------+----------------------+--------------------------------+
; Statistic                                   ; Top                  ; hard_block:auto_generated_inst ;
+---------------------------------------------+----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                  ; Low                            ;
;                                             ;                      ;                                ;
; Total logic elements                        ; 1111 / 8256 ( 13 % ) ; 0 / 8256 ( 0 % )               ;
;     -- Combinational with no register       ; 996                  ; 0                              ;
;     -- Register only                        ; 61                   ; 0                              ;
;     -- Combinational with a register        ; 54                   ; 0                              ;
;                                             ;                      ;                                ;
; Logic element usage by number of LUT inputs ;                      ;                                ;
;     -- 4 input functions                    ; 339                  ; 0                              ;
;     -- 3 input functions                    ; 321                  ; 0                              ;
;     -- <=2 input functions                  ; 390                  ; 0                              ;
;     -- Register only                        ; 61                   ; 0                              ;
;                                             ;                      ;                                ;
; Logic elements by mode                      ;                      ;                                ;
;     -- normal mode                          ; 724                  ; 0                              ;
;     -- arithmetic mode                      ; 326                  ; 0                              ;
;                                             ;                      ;                                ;
; Total registers                             ; 115                  ; 0                              ;
;     -- Dedicated logic registers            ; 115 / 8256 ( 1 % )   ; 0 / 8256 ( 0 % )               ;
;     -- I/O registers                        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Total LABs:  partially or completely used   ; 86 / 516 ( 16 % )    ; 0 / 516 ( 0 % )                ;
;                                             ;                      ;                                ;
; Virtual pins                                ; 0                    ; 0                              ;
; I/O pins                                    ; 179                  ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 36 ( 0 % )       ; 0 / 36 ( 0 % )                 ;
; Total memory bits                           ; 0                    ; 0                              ;
; Total RAM block bits                        ; 0                    ; 0                              ;
; Clock control block                         ; 3 / 10 ( 30 % )      ; 0 / 10 ( 0 % )                 ;
;                                             ;                      ;                                ;
; Connections                                 ;                      ;                                ;
;     -- Input Connections                    ; 0                    ; 0                              ;
;     -- Registered Input Connections         ; 0                    ; 0                              ;
;     -- Output Connections                   ; 0                    ; 0                              ;
;     -- Registered Output Connections        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Internal Connections                        ;                      ;                                ;
;     -- Total Connections                    ; 3486                 ; 0                              ;
;     -- Registered Connections               ; 365                  ; 0                              ;
;                                             ;                      ;                                ;
; External Connections                        ;                      ;                                ;
;     -- Top                                  ; 0                    ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Partition Interface                         ;                      ;                                ;
;     -- Input Ports                          ; 71                   ; 0                              ;
;     -- Output Ports                         ; 92                   ; 0                              ;
;     -- Bidir Ports                          ; 16                   ; 0                              ;
;                                             ;                      ;                                ;
; Registered Ports                            ;                      ;                                ;
;     -- Registered Input Ports               ; 0                    ; 0                              ;
;     -- Registered Output Ports              ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Port Connectivity                           ;                      ;                                ;
;     -- Input Ports driven by GND            ; 0                    ; 0                              ;
;     -- Output Ports driven by GND           ; 0                    ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                    ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                    ; 0                              ;
;     -- Input Ports with no Source           ; 0                    ; 0                              ;
;     -- Output Ports with no Source          ; 0                    ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                    ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                    ; 0                              ;
+---------------------------------------------+----------------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                          ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; CPLD_0        ; T14   ; 4        ; 32           ; 0            ; 3           ; 18                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; CPLD_1        ; K1    ; 1        ; 0            ; 8            ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; CPLD_8        ; N4    ; 1        ; 0            ; 3            ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; FPGA_CLK      ; H2    ; 1        ; 0            ; 9            ; 0           ; 2                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; GPJ1_5        ; D3    ; 1        ; 0            ; 16           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; GPJ4_0        ; F3    ; 1        ; 0            ; 16           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; GPJ4_1        ; M2    ; 1        ; 0            ; 6            ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; GPJ4_2        ; E3    ; 1        ; 0            ; 15           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; GPJ4_3        ; J4    ; 1        ; 0            ; 6            ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; GPJ4_4        ; F5    ; 1        ; 0            ; 17           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; M_nRESET      ; L2    ; 1        ; 0            ; 7            ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; SPI_AD_CS     ; J2    ; 1        ; 0            ; 9            ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; SPI_DA_CS     ; H1    ; 1        ; 0            ; 9            ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; SPI_DIN       ; P15   ; 3        ; 34           ; 3            ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; SPI_DOUT      ; P6    ; 4        ; 9            ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; SPI_SCLK      ; N6    ; 4        ; 9            ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; STEP_A        ; M4    ; 1        ; 0            ; 2            ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; STEP_B        ; P2    ; 1        ; 0            ; 4            ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; STEP_nA       ; J16   ; 3        ; 34           ; 10           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; STEP_nB       ; M1    ; 1        ; 0            ; 6            ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; XCLKOUT       ; C13   ; 2        ; 32           ; 19           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; XEINT8        ; H6    ; 1        ; 0            ; 14           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; XM0OEN        ; J15   ; 3        ; 34           ; 10           ; 2           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; XM0WEN        ; H16   ; 3        ; 34           ; 10           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; XM0_ADDR[0]   ; C14   ; 3        ; 34           ; 16           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; XM0_ADDR[10]  ; E16   ; 3        ; 34           ; 14           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; XM0_ADDR[11]  ; F13   ; 3        ; 34           ; 13           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; XM0_ADDR[12]  ; F14   ; 3        ; 34           ; 15           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; XM0_ADDR[13]  ; F15   ; 3        ; 34           ; 12           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; XM0_ADDR[14]  ; F16   ; 3        ; 34           ; 12           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; XM0_ADDR[15]  ; G12   ; 3        ; 34           ; 13           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; XM0_ADDR[16]  ; G13   ; 3        ; 34           ; 13           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; XM0_ADDR[17]  ; G15   ; 3        ; 34           ; 11           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; XM0_ADDR[18]  ; G16   ; 3        ; 34           ; 11           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; XM0_ADDR[19]  ; H11   ; 3        ; 34           ; 12           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; XM0_ADDR[1]   ; C15   ; 3        ; 34           ; 15           ; 1           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; XM0_ADDR[20]  ; H12   ; 3        ; 34           ; 11           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; XM0_ADDR[2]   ; C16   ; 3        ; 34           ; 15           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; XM0_ADDR[3]   ; D13   ; 3        ; 34           ; 16           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; XM0_ADDR[4]   ; D14   ; 3        ; 34           ; 17           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; XM0_ADDR[5]   ; D15   ; 3        ; 34           ; 14           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; XM0_ADDR[6]   ; D16   ; 3        ; 34           ; 14           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; XM0_ADDR[7]   ; E13   ; 3        ; 34           ; 13           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; XM0_ADDR[8]   ; E14   ; 3        ; 34           ; 17           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; XM0_ADDR[9]   ; E15   ; 3        ; 34           ; 14           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; XnRESET       ; H15   ; 3        ; 34           ; 10           ; 1           ; 4                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; dip_sw[0]     ; L7    ; 4        ; 14           ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; dip_sw[10]    ; T10   ; 4        ; 25           ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; dip_sw[11]    ; R10   ; 4        ; 25           ; 0            ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; dip_sw[12]    ; N10   ; 4        ; 18           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; dip_sw[13]    ; L10   ; 4        ; 23           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; dip_sw[14]    ; K10   ; 4        ; 25           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; dip_sw[15]    ; T11   ; 4        ; 21           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; dip_sw[1]     ; K7    ; 4        ; 5            ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; dip_sw[2]     ; T8    ; 4        ; 14           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; dip_sw[3]     ; R8    ; 4        ; 16           ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; dip_sw[4]     ; N8    ; 4        ; 9            ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; dip_sw[5]     ; L8    ; 4        ; 14           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; dip_sw[6]     ; T9    ; 4        ; 16           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; dip_sw[7]     ; R9    ; 4        ; 16           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; dip_sw[8]     ; N9    ; 4        ; 18           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; dip_sw[9]     ; L9    ; 4        ; 23           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; key_data[0]   ; L11   ; 4        ; 32           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; key_data[1]   ; K11   ; 4        ; 25           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; key_data[2]   ; T12   ; 4        ; 28           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; key_data[3]   ; R12   ; 4        ; 30           ; 0            ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; nFPGA_RESET   ; R7    ; 4        ; 12           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; sel_button[0] ; P12   ; 4        ; 28           ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; sel_button[1] ; T13   ; 4        ; 30           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; sel_button[2] ; R13   ; 4        ; 30           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; sel_button[3] ; P13   ; 4        ; 28           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                 ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; SRAM_ADDR[0]  ; G4    ; 1        ; 0            ; 15           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[10] ; N16   ; 3        ; 34           ; 4            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[11] ; L4    ; 1        ; 0            ; 2            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[12] ; E2    ; 1        ; 0            ; 14           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[13] ; B13   ; 2        ; 30           ; 19           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[14] ; P3    ; 1        ; 0            ; 2            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[15] ; E4    ; 1        ; 0            ; 15           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[16] ; E5    ; 1        ; 0            ; 17           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[17] ; B14   ; 2        ; 32           ; 19           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[1]  ; R14   ; 4        ; 32           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[2]  ; R6    ; 4        ; 7            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[3]  ; N15   ; 3        ; 34           ; 3            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[4]  ; N3    ; 1        ; 0            ; 3            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[5]  ; N14   ; 3        ; 34           ; 2            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[6]  ; J6    ; 1        ; 0            ; 14           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[7]  ; A14   ; 2        ; 32           ; 19           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[8]  ; K5    ; 1        ; 0            ; 8            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[9]  ; D1    ; 1        ; 0            ; 15           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; SRAM_DATA[0]  ; L1    ; 1        ; 0            ; 7            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; SRAM_DATA[10] ; K6    ; 4        ; 7            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; SRAM_DATA[11] ; A13   ; 2        ; 30           ; 19           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; SRAM_DATA[12] ; D2    ; 1        ; 0            ; 16           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; SRAM_DATA[13] ; E1    ; 1        ; 0            ; 14           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; SRAM_DATA[14] ; K4    ; 1        ; 0            ; 8            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; SRAM_DATA[15] ; P1    ; 1        ; 0            ; 4            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; SRAM_DATA[1]  ; C1    ; 1        ; 0            ; 18           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; SRAM_DATA[2]  ; L3    ; 1        ; 0            ; 5            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; SRAM_DATA[3]  ; D4    ; 1        ; 0            ; 16           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; SRAM_DATA[4]  ; K2    ; 1        ; 0            ; 8            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; SRAM_DATA[5]  ; P16   ; 3        ; 34           ; 3            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; SRAM_DATA[6]  ; P14   ; 3        ; 34           ; 4            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; SRAM_DATA[7]  ; T7    ; 4        ; 12           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; SRAM_DATA[8]  ; N1    ; 1        ; 0            ; 5            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; SRAM_DATA[9]  ; M3    ; 1        ; 0            ; 5            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; SRAM_nCS      ; N2    ; 1        ; 0            ; 4            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; SRAM_nOE      ; D5    ; 1        ; 0            ; 17           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; SRAM_nWE      ; C2    ; 1        ; 0            ; 18           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; dot_d[0]      ; T4    ; 4        ; 3            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dot_d[1]      ; R4    ; 4        ; 3            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dot_d[2]      ; P4    ; 4        ; 1            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dot_d[3]      ; T5    ; 4        ; 3            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dot_d[4]      ; R5    ; 4        ; 5            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dot_d[5]      ; P5    ; 4        ; 1            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dot_d[6]      ; T6    ; 4        ; 7            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dot_scan[0]   ; C4    ; 2        ; 5            ; 19           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dot_scan[1]   ; A3    ; 2        ; 1            ; 19           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dot_scan[2]   ; B3    ; 2        ; 1            ; 19           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dot_scan[3]   ; T3    ; 4        ; 1            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dot_scan[4]   ; R3    ; 4        ; 1            ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dot_scan[5]   ; A5    ; 2        ; 3            ; 19           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dot_scan[6]   ; B5    ; 2        ; 3            ; 19           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dot_scan[7]   ; C5    ; 2        ; 5            ; 19           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dot_scan[8]   ; A4    ; 2        ; 3            ; 19           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dot_scan[9]   ; B4    ; 2        ; 3            ; 19           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; key_scan[0]   ; R11   ; 4        ; 21           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; key_scan[1]   ; P11   ; 4        ; 23           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; key_scan[2]   ; N11   ; 4        ; 28           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; key_scan[3]   ; M11   ; 4        ; 32           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; lcd_data[0]   ; A11   ; 2        ; 25           ; 19           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; lcd_data[1]   ; B11   ; 2        ; 28           ; 19           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; lcd_data[2]   ; C11   ; 2        ; 28           ; 19           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; lcd_data[3]   ; D11   ; 2        ; 18           ; 19           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; lcd_data[4]   ; G11   ; 2        ; 25           ; 19           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; lcd_data[5]   ; A10   ; 2        ; 23           ; 19           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; lcd_data[6]   ; B10   ; 2        ; 23           ; 19           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; lcd_data[7]   ; D10   ; 2        ; 18           ; 19           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; lcd_e         ; C12   ; 2        ; 30           ; 19           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; lcd_rs        ; A12   ; 2        ; 28           ; 19           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; lcd_rw        ; B12   ; 2        ; 28           ; 19           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; led[0]        ; G7    ; 2        ; 7            ; 19           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; led[1]        ; A6    ; 2        ; 9            ; 19           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; led[2]        ; B6    ; 2        ; 9            ; 19           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; led[3]        ; C6    ; 2        ; 5            ; 19           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; led[4]        ; D6    ; 2        ; 5            ; 19           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; led[5]        ; E6    ; 2        ; 1            ; 19           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; led[6]        ; F6    ; 2        ; 1            ; 19           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; led[7]        ; G6    ; 2        ; 7            ; 19           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; piezo         ; N7    ; 4        ; 5            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; seg_com[0]    ; F7    ; 2        ; 14           ; 19           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; seg_com[1]    ; B8    ; 2        ; 16           ; 19           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; seg_com[2]    ; F9    ; 2        ; 21           ; 19           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; seg_com[3]    ; A9    ; 2        ; 18           ; 19           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; seg_com[4]    ; G10   ; 2        ; 25           ; 19           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; seg_com[5]    ; F10   ; 2        ; 23           ; 19           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; seg_disp[0]   ; D8    ; 2        ; 9            ; 19           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; seg_disp[1]   ; D9    ; 2        ; 21           ; 19           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; seg_disp[2]   ; F8    ; 2        ; 12           ; 19           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; seg_disp[3]   ; D7    ; 2        ; 7            ; 19           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; seg_disp[4]   ; A7    ; 2        ; 14           ; 19           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; seg_disp[5]   ; A8    ; 2        ; 16           ; 19           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; seg_disp[6]   ; B9    ; 2        ; 18           ; 19           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; seg_disp[7]   ; B7    ; 2        ; 14           ; 19           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                        ;
+--------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+--------------------------------------+---------------------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source                 ; Output Enable Group ;
+--------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+--------------------------------------+---------------------+
; XM0_DATA[0]  ; N13   ; 3        ; 34           ; 2            ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; host_io:inst|Hdata[15]~16 (inverted) ; -                   ;
; XM0_DATA[10] ; K16   ; 3        ; 34           ; 9            ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; host_io:inst|Hdata[15]~16 (inverted) ; -                   ;
; XM0_DATA[11] ; K15   ; 3        ; 34           ; 9            ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; host_io:inst|Hdata[15]~16 (inverted) ; -                   ;
; XM0_DATA[12] ; K13   ; 3        ; 34           ; 2            ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; host_io:inst|Hdata[15]~16 (inverted) ; -                   ;
; XM0_DATA[13] ; J12   ; 3        ; 34           ; 11           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; host_io:inst|Hdata[15]~16 (inverted) ; -                   ;
; XM0_DATA[14] ; J11   ; 3        ; 34           ; 12           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; host_io:inst|Hdata[15]~16 (inverted) ; -                   ;
; XM0_DATA[15] ; H13   ; 3        ; 34           ; 14           ; 4           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; host_io:inst|Hdata[15]~16 (inverted) ; -                   ;
; XM0_DATA[1]  ; N12   ; 3        ; 34           ; 1            ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; host_io:inst|Hdata[15]~16 (inverted) ; -                   ;
; XM0_DATA[2]  ; M16   ; 3        ; 34           ; 6            ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; host_io:inst|Hdata[15]~16 (inverted) ; -                   ;
; XM0_DATA[3]  ; M15   ; 3        ; 34           ; 6            ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; host_io:inst|Hdata[15]~16 (inverted) ; -                   ;
; XM0_DATA[4]  ; M14   ; 3        ; 34           ; 5            ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; host_io:inst|Hdata[15]~16 (inverted) ; -                   ;
; XM0_DATA[5]  ; M12   ; 3        ; 34           ; 1            ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; host_io:inst|Hdata[15]~16 (inverted) ; -                   ;
; XM0_DATA[6]  ; L16   ; 3        ; 34           ; 8            ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; host_io:inst|Hdata[15]~16 (inverted) ; -                   ;
; XM0_DATA[7]  ; L15   ; 3        ; 34           ; 8            ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; host_io:inst|Hdata[15]~16 (inverted) ; -                   ;
; XM0_DATA[8]  ; L14   ; 3        ; 34           ; 7            ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; host_io:inst|Hdata[15]~16 (inverted) ; -                   ;
; XM0_DATA[9]  ; L12   ; 3        ; 34           ; 1            ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; host_io:inst|Hdata[15]~16 (inverted) ; -                   ;
+--------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+--------------------------------------+---------------------+


+-------------------------------------------------------------+
; I/O Bank Usage                                              ;
+----------+-------------------+---------------+--------------+
; I/O Bank ; Usage             ; VCCIO Voltage ; VREF Voltage ;
+----------+-------------------+---------------+--------------+
; 1        ; 42 / 43 ( 98 % )  ; 3.3V          ; --           ;
; 2        ; 46 / 46 ( 100 % ) ; 3.3V          ; --           ;
; 3        ; 47 / 47 ( 100 % ) ; 3.3V          ; --           ;
; 4        ; 46 / 46 ( 100 % ) ; 3.3V          ; --           ;
+----------+-------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A2       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A3       ; 199        ; 2        ; dot_scan[1]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A4       ; 198        ; 2        ; dot_scan[8]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A5       ; 196        ; 2        ; dot_scan[5]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A6       ; 187        ; 2        ; led[1]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A7       ; 179        ; 2        ; seg_disp[4]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A8       ; 177        ; 2        ; seg_disp[5]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A9       ; 175        ; 2        ; seg_com[3]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A10      ; 169        ; 2        ; lcd_data[5]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A11      ; 165        ; 2        ; lcd_data[0]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A12      ; 162        ; 2        ; lcd_rs                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A13      ; 160        ; 2        ; SRAM_DATA[11]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A14      ; 156        ; 2        ; SRAM_ADDR[7]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A15      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 200        ; 2        ; dot_scan[2]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B4       ; 197        ; 2        ; dot_scan[9]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B5       ; 195        ; 2        ; dot_scan[6]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B6       ; 186        ; 2        ; led[2]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B7       ; 180        ; 2        ; seg_disp[7]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B8       ; 178        ; 2        ; seg_com[1]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B9       ; 176        ; 2        ; seg_disp[6]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B10      ; 168        ; 2        ; lcd_data[6]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B11      ; 164        ; 2        ; lcd_data[1]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B12      ; 161        ; 2        ; lcd_rw                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B13      ; 159        ; 2        ; SRAM_ADDR[13]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B14      ; 155        ; 2        ; SRAM_ADDR[17]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B16      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C1       ; 2          ; 1        ; SRAM_DATA[1]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; C2       ; 3          ; 1        ; SRAM_nWE                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; C3       ; 0          ; 1        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; C4       ; 194        ; 2        ; dot_scan[0]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C5       ; 193        ; 2        ; dot_scan[7]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C6       ; 192        ; 2        ; led[3]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C7       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C9       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C10      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C11      ; 163        ; 2        ; lcd_data[2]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C12      ; 158        ; 2        ; lcd_e                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C13      ; 157        ; 2        ; XCLKOUT                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C14      ; 151        ; 3        ; XM0_ADDR[0]                              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C15      ; 149        ; 3        ; XM0_ADDR[1]                              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C16      ; 150        ; 3        ; XM0_ADDR[2]                              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D1       ; 12         ; 1        ; SRAM_ADDR[9]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; D2       ; 11         ; 1        ; SRAM_DATA[12]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; D3       ; 8          ; 1        ; GPJ1_5                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; D4       ; 9          ; 1        ; SRAM_DATA[3]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; D5       ; 4          ; 1        ; SRAM_nOE                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; D6       ; 191        ; 2        ; led[4]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D7       ; 190        ; 2        ; seg_disp[3]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D8       ; 185        ; 2        ; seg_disp[0]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D9       ; 172        ; 2        ; seg_disp[1]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D10      ; 174        ; 2        ; lcd_data[7]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D11      ; 173        ; 2        ; lcd_data[3]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D12      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D13      ; 152        ; 3        ; XM0_ADDR[3]                              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D14      ; 154        ; 3        ; XM0_ADDR[4]                              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D15      ; 144        ; 3        ; XM0_ADDR[5]                              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D16      ; 145        ; 3        ; XM0_ADDR[6]                              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E1       ; 18         ; 1        ; SRAM_DATA[13]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; E2       ; 19         ; 1        ; SRAM_ADDR[12]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; E3       ; 13         ; 1        ; GPJ4_2                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; E4       ; 14         ; 1        ; SRAM_ADDR[15]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; E5       ; 5          ; 1        ; SRAM_ADDR[16]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; E6       ; 201        ; 2        ; led[5]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E7       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E9       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E10      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E11      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E12      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E13      ; 141        ; 3        ; XM0_ADDR[7]                              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E14      ; 153        ; 3        ; XM0_ADDR[8]                              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E15      ; 146        ; 3        ; XM0_ADDR[9]                              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E16      ; 147        ; 3        ; XM0_ADDR[10]                             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F1       ; 24         ; 1        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; F2       ; 22         ; 1        ; #TCK                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; F3       ; 10         ; 1        ; GPJ4_0                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; F4       ; 1          ; 1        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; F5       ; 6          ; 1        ; GPJ4_4                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; F6       ; 202        ; 2        ; led[6]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F7       ; 181        ; 2        ; seg_com[0]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F8       ; 182        ; 2        ; seg_disp[2]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F9       ; 171        ; 2        ; seg_com[2]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F10      ; 170        ; 2        ; seg_com[5]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F11      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F12      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F13      ; 142        ; 3        ; XM0_ADDR[11]                             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F14      ; 148        ; 3        ; XM0_ADDR[12]                             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F15      ; 135        ; 3        ; XM0_ADDR[13]                             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F16      ; 136        ; 3        ; XM0_ADDR[14]                             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G1       ; 21         ; 1        ; #TMS                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; G2       ; 20         ; 1        ; #TDO                                     ; output ;              ;         ; --         ;                 ; --       ; --           ;
; G3       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G4       ; 15         ; 1        ; SRAM_ADDR[0]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; G5       ; 26         ; 1        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G6       ; 188        ; 2        ; led[7]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G7       ; 189        ; 2        ; led[0]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G10      ; 166        ; 2        ; seg_com[4]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G11      ; 167        ; 2        ; lcd_data[4]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G12      ; 139        ; 3        ; XM0_ADDR[15]                             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G13      ; 140        ; 3        ; XM0_ADDR[16]                             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G14      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G15      ; 134        ; 3        ; XM0_ADDR[17]                             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G16      ; 133        ; 3        ; XM0_ADDR[18]                             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H1       ; 28         ; 1        ; SPI_DA_CS                                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; H2       ; 27         ; 1        ; FPGA_CLK                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H4       ; 25         ; 1        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H5       ; 23         ; 1        ; #TDI                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ; 17         ; 1        ; XEINT8                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; H7       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H11      ; 138        ; 3        ; XM0_ADDR[19]                             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H12      ; 131        ; 3        ; XM0_ADDR[20]                             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H13      ; 143        ; 3        ; XM0_DATA[15]                             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ; 129        ; 3        ; XnRESET                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H16      ; 130        ; 3        ; XM0WEN                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J1       ; 31         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J2       ; 30         ; 1        ; SPI_AD_CS                                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ; 39         ; 1        ; GPJ4_3                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J5       ; 29         ; 1        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ; 16         ; 1        ; SRAM_ADDR[6]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J7       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J11      ; 137        ; 3        ; XM0_DATA[14]                             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J12      ; 132        ; 3        ; XM0_DATA[13]                             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J13      ; 124        ; 3        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J15      ; 128        ; 3        ; XM0OEN                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J16      ; 127        ; 3        ; STEP_nA                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K1       ; 33         ; 1        ; CPLD_1                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K2       ; 32         ; 1        ; SRAM_DATA[4]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K3       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; K4       ; 34         ; 1        ; SRAM_DATA[14]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K5       ; 35         ; 1        ; SRAM_ADDR[8]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K6       ; 64         ; 4        ; SRAM_DATA[10]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; K7       ; 63         ; 4        ; dip_sw[1]                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; K8       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K9       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K10      ; 88         ; 4        ; dip_sw[14]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; K11      ; 87         ; 4        ; key_data[1]                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; K12      ; 123        ; 3        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ; 104        ; 3        ; XM0_DATA[12]                             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K14      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; K15      ; 126        ; 3        ; XM0_DATA[11]                             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K16      ; 125        ; 3        ; XM0_DATA[10]                             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L1       ; 37         ; 1        ; SRAM_DATA[0]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L2       ; 38         ; 1        ; M_nRESET                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L3       ; 43         ; 1        ; SRAM_DATA[2]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L4       ; 52         ; 1        ; SRAM_ADDR[11]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L5       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L7       ; 72         ; 4        ; dip_sw[0]                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; L8       ; 73         ; 4        ; dip_sw[5]                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; L9       ; 83         ; 4        ; dip_sw[9]                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; L10      ; 84         ; 4        ; dip_sw[13]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; L11      ; 100        ; 4        ; key_data[0]                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; L12      ; 103        ; 3        ; XM0_DATA[9]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L13      ; 122        ; 3        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ; 118        ; 3        ; XM0_DATA[8]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L15      ; 119        ; 3        ; XM0_DATA[7]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L16      ; 120        ; 3        ; XM0_DATA[6]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M1       ; 40         ; 1        ; STEP_nB                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M2       ; 41         ; 1        ; GPJ4_1                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M3       ; 42         ; 1        ; SRAM_DATA[9]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M4       ; 53         ; 1        ; STEP_A                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M5       ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M6       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M7       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M9       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M10      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M11      ; 99         ; 4        ; key_scan[3]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; M12      ; 102        ; 3        ; XM0_DATA[5]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M13      ; 121        ; 3        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ; 114        ; 3        ; XM0_DATA[4]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M15      ; 115        ; 3        ; XM0_DATA[3]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M16      ; 116        ; 3        ; XM0_DATA[2]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N1       ; 44         ; 1        ; SRAM_DATA[8]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N2       ; 45         ; 1        ; SRAM_nCS                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N3       ; 49         ; 1        ; SRAM_ADDR[4]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N4       ; 50         ; 1        ; CPLD_8                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N5       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N6       ; 68         ; 4        ; SPI_SCLK                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; N7       ; 62         ; 4        ; piezo                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; N8       ; 69         ; 4        ; dip_sw[4]                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; N9       ; 78         ; 4        ; dip_sw[8]                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; N10      ; 79         ; 4        ; dip_sw[12]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; N11      ; 89         ; 4        ; key_scan[2]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; N12      ; 101        ; 3        ; XM0_DATA[1]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N13      ; 105        ; 3        ; XM0_DATA[0]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N14      ; 106        ; 3        ; SRAM_ADDR[5]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N15      ; 109        ; 3        ; SRAM_ADDR[3]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N16      ; 110        ; 3        ; SRAM_ADDR[10]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P1       ; 46         ; 1        ; SRAM_DATA[15]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P2       ; 47         ; 1        ; STEP_B                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P3       ; 51         ; 1        ; SRAM_ADDR[14]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P4       ; 57         ; 4        ; dot_d[2]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; P5       ; 56         ; 4        ; dot_d[5]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; P6       ; 67         ; 4        ; SPI_DOUT                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; P7       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P9       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P10      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P11      ; 82         ; 4        ; key_scan[1]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; P12      ; 90         ; 4        ; sel_button[0]                            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; P13      ; 91         ; 4        ; sel_button[3]                            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; P14      ; 111        ; 3        ; SRAM_DATA[6]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P15      ; 107        ; 3        ; SPI_DIN                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P16      ; 108        ; 3        ; SRAM_DATA[5]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; R1       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R2       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R3       ; 54         ; 4        ; dot_scan[4]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R4       ; 59         ; 4        ; dot_d[1]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R5       ; 61         ; 4        ; dot_d[4]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R6       ; 66         ; 4        ; SRAM_ADDR[2]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; R7       ; 71         ; 4        ; nFPGA_RESET                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R8       ; 75         ; 4        ; dip_sw[3]                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R9       ; 77         ; 4        ; dip_sw[7]                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R10      ; 85         ; 4        ; dip_sw[11]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R11      ; 81         ; 4        ; key_scan[0]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R12      ; 93         ; 4        ; key_data[3]                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R13      ; 96         ; 4        ; sel_button[2]                            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R14      ; 98         ; 4        ; SRAM_ADDR[1]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; R15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T2       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T3       ; 55         ; 4        ; dot_scan[3]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T4       ; 58         ; 4        ; dot_d[0]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T5       ; 60         ; 4        ; dot_d[3]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T6       ; 65         ; 4        ; dot_d[6]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T7       ; 70         ; 4        ; SRAM_DATA[7]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; T8       ; 74         ; 4        ; dip_sw[2]                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T9       ; 76         ; 4        ; dip_sw[6]                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T10      ; 86         ; 4        ; dip_sw[10]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T11      ; 80         ; 4        ; dip_sw[15]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T12      ; 92         ; 4        ; key_data[2]                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T13      ; 95         ; 4        ; sel_button[1]                            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T14      ; 97         ; 4        ; CPLD_0                                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T15      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                      ;
+------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node               ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                              ; Library Name ;
+------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------------------------+--------------+
; |M3                                      ; 1111 (0)    ; 115 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 179  ; 0            ; 996 (0)      ; 61 (0)            ; 54 (0)           ; |M3                                                                                                              ;              ;
;    |host_io:inst|                        ; 18 (18)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 17 (17)           ; 1 (1)            ; |M3|host_io:inst                                                                                                 ;              ;
;    |host_itf:inst10|                     ; 1073 (193)  ; 73 (73)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 996 (116)    ; 24 (24)           ; 53 (53)          ; |M3|host_itf:inst10                                                                                              ;              ;
;       |lpm_divide:Mod0|                  ; 880 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 880 (0)      ; 0 (0)             ; 0 (0)            ; |M3|host_itf:inst10|lpm_divide:Mod0                                                                              ;              ;
;          |lpm_divide_slo:auto_generated| ; 880 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 880 (0)      ; 0 (0)             ; 0 (0)            ; |M3|host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated                                                ;              ;
;             |abs_divider_6dg:divider|    ; 880 (21)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 880 (21)     ; 0 (0)             ; 0 (0)            ; |M3|host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider                        ;              ;
;                |alt_u_div_o5f:divider|   ; 827 (827)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 827 (827)    ; 0 (0)             ; 0 (0)            ; |M3|host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider  ;              ;
;                |lpm_abs_0s9:my_abs_num|  ; 32 (32)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (32)      ; 0 (0)             ; 0 (0)            ; |M3|host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|lpm_abs_0s9:my_abs_num ;              ;
;    |processor:inst7|                     ; 24 (24)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 20 (20)           ; 4 (4)            ; |M3|processor:inst7                                                                                              ;              ;
+------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+----------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                    ;
+---------------+----------+---------------+---------------+-----------------------+-----+
; Name          ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+---------------+----------+---------------+---------------+-----------------------+-----+
; XM0_DATA[15]  ; Bidir    ; (6) 4641 ps   ; (6) 4641 ps   ; --                    ; --  ;
; XM0_DATA[14]  ; Bidir    ; (6) 4641 ps   ; (6) 4641 ps   ; --                    ; --  ;
; XM0_DATA[13]  ; Bidir    ; (6) 4641 ps   ; (6) 4641 ps   ; --                    ; --  ;
; XM0_DATA[12]  ; Bidir    ; (6) 4641 ps   ; (6) 4641 ps   ; --                    ; --  ;
; XM0_DATA[11]  ; Bidir    ; (6) 4641 ps   ; (6) 4641 ps   ; --                    ; --  ;
; XM0_DATA[10]  ; Bidir    ; (6) 4641 ps   ; (6) 4641 ps   ; --                    ; --  ;
; XM0_DATA[9]   ; Bidir    ; (6) 4641 ps   ; (6) 4641 ps   ; --                    ; --  ;
; XM0_DATA[8]   ; Bidir    ; (6) 4641 ps   ; (6) 4641 ps   ; --                    ; --  ;
; XM0_DATA[7]   ; Bidir    ; (6) 4641 ps   ; (6) 4641 ps   ; --                    ; --  ;
; XM0_DATA[6]   ; Bidir    ; (6) 4641 ps   ; (6) 4641 ps   ; --                    ; --  ;
; XM0_DATA[5]   ; Bidir    ; (6) 4641 ps   ; (6) 4641 ps   ; --                    ; --  ;
; XM0_DATA[4]   ; Bidir    ; (6) 4641 ps   ; (6) 4641 ps   ; --                    ; --  ;
; XM0_DATA[3]   ; Bidir    ; (6) 4641 ps   ; (6) 4641 ps   ; --                    ; --  ;
; XM0_DATA[2]   ; Bidir    ; (6) 4641 ps   ; (6) 4641 ps   ; --                    ; --  ;
; XM0_DATA[1]   ; Bidir    ; (6) 4641 ps   ; (6) 4641 ps   ; --                    ; --  ;
; XM0_DATA[0]   ; Bidir    ; (6) 4641 ps   ; (6) 4641 ps   ; --                    ; --  ;
; lcd_e         ; Output   ; --            ; --            ; --                    ; --  ;
; nFPGA_RESET   ; Input    ; (0) 337 ps    ; (0) 337 ps    ; --                    ; --  ;
; dip_sw[15]    ; Input    ; (0) 337 ps    ; (0) 337 ps    ; --                    ; --  ;
; dip_sw[14]    ; Input    ; (0) 337 ps    ; (0) 337 ps    ; --                    ; --  ;
; dip_sw[13]    ; Input    ; (0) 337 ps    ; (0) 337 ps    ; --                    ; --  ;
; dip_sw[12]    ; Input    ; (0) 337 ps    ; (0) 337 ps    ; --                    ; --  ;
; dip_sw[11]    ; Input    ; (0) 337 ps    ; (0) 337 ps    ; --                    ; --  ;
; dip_sw[10]    ; Input    ; (0) 337 ps    ; (0) 337 ps    ; --                    ; --  ;
; dip_sw[9]     ; Input    ; (0) 337 ps    ; (0) 337 ps    ; --                    ; --  ;
; dip_sw[8]     ; Input    ; (0) 337 ps    ; (0) 337 ps    ; --                    ; --  ;
; dip_sw[7]     ; Input    ; (0) 337 ps    ; (0) 337 ps    ; --                    ; --  ;
; dip_sw[6]     ; Input    ; (0) 337 ps    ; (0) 337 ps    ; --                    ; --  ;
; dip_sw[5]     ; Input    ; (0) 337 ps    ; (0) 337 ps    ; --                    ; --  ;
; dip_sw[4]     ; Input    ; (0) 337 ps    ; (0) 337 ps    ; --                    ; --  ;
; dip_sw[3]     ; Input    ; (0) 337 ps    ; (0) 337 ps    ; --                    ; --  ;
; dip_sw[2]     ; Input    ; (0) 337 ps    ; (0) 337 ps    ; --                    ; --  ;
; dip_sw[1]     ; Input    ; (0) 337 ps    ; (0) 337 ps    ; --                    ; --  ;
; dip_sw[0]     ; Input    ; (0) 337 ps    ; (0) 337 ps    ; --                    ; --  ;
; XM0_ADDR[20]  ; Input    ; (0) 351 ps    ; (0) 351 ps    ; --                    ; --  ;
; key_data[3]   ; Input    ; (0) 337 ps    ; (0) 337 ps    ; --                    ; --  ;
; key_data[2]   ; Input    ; (0) 337 ps    ; (0) 337 ps    ; --                    ; --  ;
; key_data[1]   ; Input    ; (0) 337 ps    ; (0) 337 ps    ; --                    ; --  ;
; key_data[0]   ; Input    ; (0) 337 ps    ; (0) 337 ps    ; --                    ; --  ;
; sel_button[3] ; Input    ; (0) 337 ps    ; (0) 337 ps    ; --                    ; --  ;
; sel_button[2] ; Input    ; (0) 337 ps    ; (0) 337 ps    ; --                    ; --  ;
; sel_button[1] ; Input    ; (0) 337 ps    ; (0) 337 ps    ; --                    ; --  ;
; sel_button[0] ; Input    ; (0) 337 ps    ; (0) 337 ps    ; --                    ; --  ;
; lcd_rs        ; Output   ; --            ; --            ; --                    ; --  ;
; lcd_rw        ; Output   ; --            ; --            ; --                    ; --  ;
; piezo         ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_nOE      ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_nWE      ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_nCS      ; Output   ; --            ; --            ; --                    ; --  ;
; dot_d[6]      ; Output   ; --            ; --            ; --                    ; --  ;
; dot_d[5]      ; Output   ; --            ; --            ; --                    ; --  ;
; dot_d[4]      ; Output   ; --            ; --            ; --                    ; --  ;
; dot_d[3]      ; Output   ; --            ; --            ; --                    ; --  ;
; dot_d[2]      ; Output   ; --            ; --            ; --                    ; --  ;
; dot_d[1]      ; Output   ; --            ; --            ; --                    ; --  ;
; dot_d[0]      ; Output   ; --            ; --            ; --                    ; --  ;
; dot_scan[9]   ; Output   ; --            ; --            ; --                    ; --  ;
; dot_scan[8]   ; Output   ; --            ; --            ; --                    ; --  ;
; dot_scan[7]   ; Output   ; --            ; --            ; --                    ; --  ;
; dot_scan[6]   ; Output   ; --            ; --            ; --                    ; --  ;
; dot_scan[5]   ; Output   ; --            ; --            ; --                    ; --  ;
; dot_scan[4]   ; Output   ; --            ; --            ; --                    ; --  ;
; dot_scan[3]   ; Output   ; --            ; --            ; --                    ; --  ;
; dot_scan[2]   ; Output   ; --            ; --            ; --                    ; --  ;
; dot_scan[1]   ; Output   ; --            ; --            ; --                    ; --  ;
; dot_scan[0]   ; Output   ; --            ; --            ; --                    ; --  ;
; key_scan[3]   ; Output   ; --            ; --            ; --                    ; --  ;
; key_scan[2]   ; Output   ; --            ; --            ; --                    ; --  ;
; key_scan[1]   ; Output   ; --            ; --            ; --                    ; --  ;
; key_scan[0]   ; Output   ; --            ; --            ; --                    ; --  ;
; lcd_data[7]   ; Output   ; --            ; --            ; --                    ; --  ;
; lcd_data[6]   ; Output   ; --            ; --            ; --                    ; --  ;
; lcd_data[5]   ; Output   ; --            ; --            ; --                    ; --  ;
; lcd_data[4]   ; Output   ; --            ; --            ; --                    ; --  ;
; lcd_data[3]   ; Output   ; --            ; --            ; --                    ; --  ;
; lcd_data[2]   ; Output   ; --            ; --            ; --                    ; --  ;
; lcd_data[1]   ; Output   ; --            ; --            ; --                    ; --  ;
; lcd_data[0]   ; Output   ; --            ; --            ; --                    ; --  ;
; led[7]        ; Output   ; --            ; --            ; --                    ; --  ;
; led[6]        ; Output   ; --            ; --            ; --                    ; --  ;
; led[5]        ; Output   ; --            ; --            ; --                    ; --  ;
; led[4]        ; Output   ; --            ; --            ; --                    ; --  ;
; led[3]        ; Output   ; --            ; --            ; --                    ; --  ;
; led[2]        ; Output   ; --            ; --            ; --                    ; --  ;
; led[1]        ; Output   ; --            ; --            ; --                    ; --  ;
; led[0]        ; Output   ; --            ; --            ; --                    ; --  ;
; seg_com[5]    ; Output   ; --            ; --            ; --                    ; --  ;
; seg_com[4]    ; Output   ; --            ; --            ; --                    ; --  ;
; seg_com[3]    ; Output   ; --            ; --            ; --                    ; --  ;
; seg_com[2]    ; Output   ; --            ; --            ; --                    ; --  ;
; seg_com[1]    ; Output   ; --            ; --            ; --                    ; --  ;
; seg_com[0]    ; Output   ; --            ; --            ; --                    ; --  ;
; seg_disp[7]   ; Output   ; --            ; --            ; --                    ; --  ;
; seg_disp[6]   ; Output   ; --            ; --            ; --                    ; --  ;
; seg_disp[5]   ; Output   ; --            ; --            ; --                    ; --  ;
; seg_disp[4]   ; Output   ; --            ; --            ; --                    ; --  ;
; seg_disp[3]   ; Output   ; --            ; --            ; --                    ; --  ;
; seg_disp[2]   ; Output   ; --            ; --            ; --                    ; --  ;
; seg_disp[1]   ; Output   ; --            ; --            ; --                    ; --  ;
; seg_disp[0]   ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[17] ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[16] ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[15] ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[14] ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[13] ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[12] ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[11] ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[10] ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[9]  ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[8]  ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[7]  ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[6]  ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[5]  ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[4]  ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[3]  ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[2]  ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[1]  ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[0]  ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_DATA[15] ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_DATA[14] ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_DATA[13] ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_DATA[12] ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_DATA[11] ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_DATA[10] ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_DATA[9]  ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_DATA[8]  ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_DATA[7]  ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_DATA[6]  ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_DATA[5]  ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_DATA[4]  ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_DATA[3]  ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_DATA[2]  ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_DATA[1]  ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_DATA[0]  ; Output   ; --            ; --            ; --                    ; --  ;
; M_nRESET      ; Input    ; (0) 351 ps    ; (0) 351 ps    ; --                    ; --  ;
; XCLKOUT       ; Input    ; (0) 337 ps    ; (0) 337 ps    ; --                    ; --  ;
; CPLD_8        ; Input    ; (0) 351 ps    ; (0) 351 ps    ; --                    ; --  ;
; CPLD_1        ; Input    ; (0) 351 ps    ; (0) 351 ps    ; --                    ; --  ;
; XEINT8        ; Input    ; (0) 351 ps    ; (0) 351 ps    ; --                    ; --  ;
; STEP_A        ; Input    ; (0) 351 ps    ; (0) 351 ps    ; --                    ; --  ;
; STEP_nA       ; Input    ; (0) 351 ps    ; (0) 351 ps    ; --                    ; --  ;
; STEP_B        ; Input    ; (0) 351 ps    ; (0) 351 ps    ; --                    ; --  ;
; STEP_nB       ; Input    ; (0) 351 ps    ; (0) 351 ps    ; --                    ; --  ;
; GPJ4_0        ; Input    ; (0) 351 ps    ; (0) 351 ps    ; --                    ; --  ;
; GPJ4_1        ; Input    ; (0) 351 ps    ; (0) 351 ps    ; --                    ; --  ;
; GPJ4_2        ; Input    ; (0) 351 ps    ; (0) 351 ps    ; --                    ; --  ;
; GPJ4_3        ; Input    ; (0) 351 ps    ; (0) 351 ps    ; --                    ; --  ;
; GPJ4_4        ; Input    ; (0) 351 ps    ; (0) 351 ps    ; --                    ; --  ;
; GPJ1_5        ; Input    ; (0) 351 ps    ; (0) 351 ps    ; --                    ; --  ;
; SPI_DOUT      ; Input    ; (0) 337 ps    ; (0) 337 ps    ; --                    ; --  ;
; SPI_DIN       ; Input    ; (0) 351 ps    ; (0) 351 ps    ; --                    ; --  ;
; SPI_SCLK      ; Input    ; (0) 337 ps    ; (0) 337 ps    ; --                    ; --  ;
; SPI_DA_CS     ; Input    ; (0) 351 ps    ; (0) 351 ps    ; --                    ; --  ;
; SPI_AD_CS     ; Input    ; (0) 351 ps    ; (0) 351 ps    ; --                    ; --  ;
; XnRESET       ; Input    ; (0) 351 ps    ; (0) 351 ps    ; --                    ; --  ;
; FPGA_CLK      ; Input    ; (0) 351 ps    ; (0) 351 ps    ; --                    ; --  ;
; XM0OEN        ; Input    ; (0) 351 ps    ; (0) 351 ps    ; --                    ; --  ;
; CPLD_0        ; Input    ; (6) 4686 ps   ; (0) 337 ps    ; --                    ; --  ;
; XM0_ADDR[1]   ; Input    ; (6) 4641 ps   ; (6) 4641 ps   ; --                    ; --  ;
; XM0WEN        ; Input    ; (0) 351 ps    ; (0) 351 ps    ; --                    ; --  ;
; XM0_ADDR[19]  ; Input    ; (6) 4641 ps   ; (6) 4641 ps   ; --                    ; --  ;
; XM0_ADDR[18]  ; Input    ; (6) 4641 ps   ; (6) 4641 ps   ; --                    ; --  ;
; XM0_ADDR[17]  ; Input    ; (6) 4641 ps   ; (6) 4641 ps   ; --                    ; --  ;
; XM0_ADDR[16]  ; Input    ; (6) 4641 ps   ; (6) 4641 ps   ; --                    ; --  ;
; XM0_ADDR[15]  ; Input    ; (6) 4641 ps   ; (6) 4641 ps   ; --                    ; --  ;
; XM0_ADDR[14]  ; Input    ; (6) 4641 ps   ; (6) 4641 ps   ; --                    ; --  ;
; XM0_ADDR[13]  ; Input    ; (6) 4641 ps   ; (6) 4641 ps   ; --                    ; --  ;
; XM0_ADDR[12]  ; Input    ; (6) 4641 ps   ; (6) 4641 ps   ; --                    ; --  ;
; XM0_ADDR[11]  ; Input    ; (6) 4641 ps   ; (6) 4641 ps   ; --                    ; --  ;
; XM0_ADDR[10]  ; Input    ; (6) 4641 ps   ; (6) 4641 ps   ; --                    ; --  ;
; XM0_ADDR[9]   ; Input    ; (6) 4641 ps   ; (6) 4641 ps   ; --                    ; --  ;
; XM0_ADDR[8]   ; Input    ; (6) 4641 ps   ; (6) 4641 ps   ; --                    ; --  ;
; XM0_ADDR[7]   ; Input    ; (6) 4641 ps   ; (6) 4641 ps   ; --                    ; --  ;
; XM0_ADDR[3]   ; Input    ; (6) 4641 ps   ; (6) 4641 ps   ; --                    ; --  ;
; XM0_ADDR[6]   ; Input    ; (6) 4641 ps   ; (6) 4641 ps   ; --                    ; --  ;
; XM0_ADDR[5]   ; Input    ; (6) 4641 ps   ; (6) 4641 ps   ; --                    ; --  ;
; XM0_ADDR[4]   ; Input    ; (6) 4641 ps   ; (6) 4641 ps   ; --                    ; --  ;
; XM0_ADDR[2]   ; Input    ; (6) 4641 ps   ; (6) 4641 ps   ; --                    ; --  ;
; XM0_ADDR[0]   ; Input    ; (6) 4641 ps   ; (6) 4641 ps   ; --                    ; --  ;
+---------------+----------+---------------+---------------+-----------------------+-----+


+----------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                       ;
+----------------------------------------+-------------------+---------+
; Source Pin / Fanout                    ; Pad To Core Index ; Setting ;
+----------------------------------------+-------------------+---------+
; XM0_DATA[15]                           ;                   ;         ;
;      - host_io:inst|Hdi[15]~feeder     ; 1                 ; 6       ;
; XM0_DATA[14]                           ;                   ;         ;
;      - host_io:inst|Hdi[14]~feeder     ; 0                 ; 6       ;
; XM0_DATA[13]                           ;                   ;         ;
;      - host_io:inst|Hdi[13]            ; 0                 ; 6       ;
; XM0_DATA[12]                           ;                   ;         ;
;      - host_io:inst|Hdi[12]~feeder     ; 0                 ; 6       ;
; XM0_DATA[11]                           ;                   ;         ;
;      - host_io:inst|Hdi[11]~feeder     ; 1                 ; 6       ;
; XM0_DATA[10]                           ;                   ;         ;
;      - host_io:inst|Hdi[10]~feeder     ; 0                 ; 6       ;
; XM0_DATA[9]                            ;                   ;         ;
;      - host_io:inst|Hdi[9]             ; 0                 ; 6       ;
; XM0_DATA[8]                            ;                   ;         ;
;      - host_io:inst|Hdi[8]~feeder      ; 1                 ; 6       ;
; XM0_DATA[7]                            ;                   ;         ;
;      - host_io:inst|Hdi[7]~feeder      ; 0                 ; 6       ;
; XM0_DATA[6]                            ;                   ;         ;
;      - host_io:inst|Hdi[6]             ; 1                 ; 6       ;
; XM0_DATA[5]                            ;                   ;         ;
;      - host_io:inst|Hdi[5]             ; 1                 ; 6       ;
; XM0_DATA[4]                            ;                   ;         ;
;      - host_io:inst|Hdi[4]~feeder      ; 0                 ; 6       ;
; XM0_DATA[3]                            ;                   ;         ;
;      - host_io:inst|Hdi[3]~feeder      ; 1                 ; 6       ;
; XM0_DATA[2]                            ;                   ;         ;
;      - host_io:inst|Hdi[2]             ; 0                 ; 6       ;
; XM0_DATA[1]                            ;                   ;         ;
;      - host_io:inst|Hdi[1]             ; 1                 ; 6       ;
; XM0_DATA[0]                            ;                   ;         ;
;      - host_io:inst|Hdi[0]~feeder      ; 1                 ; 6       ;
; nFPGA_RESET                            ;                   ;         ;
; dip_sw[15]                             ;                   ;         ;
; dip_sw[14]                             ;                   ;         ;
; dip_sw[13]                             ;                   ;         ;
; dip_sw[12]                             ;                   ;         ;
; dip_sw[11]                             ;                   ;         ;
; dip_sw[10]                             ;                   ;         ;
; dip_sw[9]                              ;                   ;         ;
; dip_sw[8]                              ;                   ;         ;
; dip_sw[7]                              ;                   ;         ;
; dip_sw[6]                              ;                   ;         ;
; dip_sw[5]                              ;                   ;         ;
; dip_sw[4]                              ;                   ;         ;
; dip_sw[3]                              ;                   ;         ;
; dip_sw[2]                              ;                   ;         ;
; dip_sw[1]                              ;                   ;         ;
; dip_sw[0]                              ;                   ;         ;
; XM0_ADDR[20]                           ;                   ;         ;
; key_data[3]                            ;                   ;         ;
; key_data[2]                            ;                   ;         ;
; key_data[1]                            ;                   ;         ;
; key_data[0]                            ;                   ;         ;
; sel_button[3]                          ;                   ;         ;
; sel_button[2]                          ;                   ;         ;
; sel_button[1]                          ;                   ;         ;
; sel_button[0]                          ;                   ;         ;
; M_nRESET                               ;                   ;         ;
; XCLKOUT                                ;                   ;         ;
; CPLD_8                                 ;                   ;         ;
; CPLD_1                                 ;                   ;         ;
; XEINT8                                 ;                   ;         ;
; STEP_A                                 ;                   ;         ;
; STEP_nA                                ;                   ;         ;
; STEP_B                                 ;                   ;         ;
; STEP_nB                                ;                   ;         ;
; GPJ4_0                                 ;                   ;         ;
; GPJ4_1                                 ;                   ;         ;
; GPJ4_2                                 ;                   ;         ;
; GPJ4_3                                 ;                   ;         ;
; GPJ4_4                                 ;                   ;         ;
; GPJ1_5                                 ;                   ;         ;
; SPI_DOUT                               ;                   ;         ;
; SPI_DIN                                ;                   ;         ;
; SPI_SCLK                               ;                   ;         ;
; SPI_DA_CS                              ;                   ;         ;
; SPI_AD_CS                              ;                   ;         ;
; XnRESET                                ;                   ;         ;
; FPGA_CLK                               ;                   ;         ;
; XM0OEN                                 ;                   ;         ;
; CPLD_0                                 ;                   ;         ;
;      - host_io:inst|Hdata[15]~16       ; 0                 ; 6       ;
;      - host_io:inst|Hdi[0]             ; 1                 ; 0       ;
;      - host_itf:inst10|x8800_0008[8]~0 ; 0                 ; 6       ;
;      - host_io:inst|Hdi[1]             ; 1                 ; 0       ;
;      - host_io:inst|Hdi[2]             ; 1                 ; 0       ;
;      - host_io:inst|Hdi[3]             ; 1                 ; 0       ;
;      - host_io:inst|Hdi[12]            ; 1                 ; 0       ;
;      - host_io:inst|Hdi[13]            ; 1                 ; 0       ;
;      - host_io:inst|Hdi[14]            ; 1                 ; 0       ;
;      - host_io:inst|Hdi[15]            ; 1                 ; 0       ;
;      - host_io:inst|Hdi[8]             ; 1                 ; 0       ;
;      - host_io:inst|Hdi[9]             ; 1                 ; 0       ;
;      - host_io:inst|Hdi[10]            ; 1                 ; 0       ;
;      - host_io:inst|Hdi[11]            ; 1                 ; 0       ;
;      - host_io:inst|Hdi[4]             ; 1                 ; 0       ;
;      - host_io:inst|Hdi[5]             ; 1                 ; 0       ;
;      - host_io:inst|Hdi[6]             ; 1                 ; 0       ;
;      - host_io:inst|Hdi[7]             ; 1                 ; 0       ;
; XM0_ADDR[1]                            ;                   ;         ;
;      - host_itf:inst10|x8800_000A[0]~0 ; 0                 ; 6       ;
;      - host_itf:inst10|x8800_0008[8]~7 ; 0                 ; 6       ;
; XM0WEN                                 ;                   ;         ;
; XM0_ADDR[19]                           ;                   ;         ;
;      - host_itf:inst10|x8800_0008[8]~0 ; 0                 ; 6       ;
; XM0_ADDR[18]                           ;                   ;         ;
;      - host_itf:inst10|x8800_0008[8]~1 ; 1                 ; 6       ;
; XM0_ADDR[17]                           ;                   ;         ;
;      - host_itf:inst10|x8800_0008[8]~1 ; 1                 ; 6       ;
; XM0_ADDR[16]                           ;                   ;         ;
;      - host_itf:inst10|x8800_0008[8]~1 ; 1                 ; 6       ;
; XM0_ADDR[15]                           ;                   ;         ;
;      - host_itf:inst10|x8800_0008[8]~1 ; 1                 ; 6       ;
; XM0_ADDR[14]                           ;                   ;         ;
;      - host_itf:inst10|x8800_0008[8]~2 ; 1                 ; 6       ;
; XM0_ADDR[13]                           ;                   ;         ;
;      - host_itf:inst10|x8800_0008[8]~2 ; 1                 ; 6       ;
; XM0_ADDR[12]                           ;                   ;         ;
;      - host_itf:inst10|x8800_0008[8]~2 ; 0                 ; 6       ;
; XM0_ADDR[11]                           ;                   ;         ;
;      - host_itf:inst10|x8800_0008[8]~2 ; 1                 ; 6       ;
; XM0_ADDR[10]                           ;                   ;         ;
;      - host_itf:inst10|x8800_0008[8]~3 ; 0                 ; 6       ;
; XM0_ADDR[9]                            ;                   ;         ;
;      - host_itf:inst10|x8800_0008[8]~3 ; 0                 ; 6       ;
; XM0_ADDR[8]                            ;                   ;         ;
;      - host_itf:inst10|x8800_0008[8]~3 ; 1                 ; 6       ;
; XM0_ADDR[7]                            ;                   ;         ;
;      - host_itf:inst10|x8800_0008[8]~3 ; 0                 ; 6       ;
; XM0_ADDR[3]                            ;                   ;         ;
;      - host_itf:inst10|x8800_0008[8]~5 ; 1                 ; 6       ;
; XM0_ADDR[6]                            ;                   ;         ;
;      - host_itf:inst10|x8800_0008[8]~5 ; 1                 ; 6       ;
; XM0_ADDR[5]                            ;                   ;         ;
;      - host_itf:inst10|x8800_0008[8]~5 ; 0                 ; 6       ;
; XM0_ADDR[4]                            ;                   ;         ;
;      - host_itf:inst10|x8800_0008[8]~5 ; 1                 ; 6       ;
; XM0_ADDR[2]                            ;                   ;         ;
;      - host_itf:inst10|x8800_0008[8]~6 ; 0                 ; 6       ;
; XM0_ADDR[0]                            ;                   ;         ;
;      - host_itf:inst10|x8800_0008[8]~6 ; 1                 ; 6       ;
+----------------------------------------+-------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                              ;
+---------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name                            ; Location           ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; CPLD_0                          ; PIN_T14            ; 18      ; Clock        ; no     ; --                   ; --               ; --                        ;
; FPGA_CLK                        ; PIN_H2             ; 2       ; Clock        ; no     ; --                   ; --               ; --                        ;
; FPGA_CLK                        ; PIN_H2             ; 82      ; Clock        ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; XnRESET                         ; PIN_H15            ; 4       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; XnRESET                         ; PIN_H15            ; 94      ; Async. clear ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; host_itf:inst10|cnt_segcon[2]   ; LCFF_X30_Y12_N25   ; 15      ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; host_itf:inst10|seg_clk         ; LCFF_X23_Y12_N5    ; 16      ; Clock        ; yes    ; Global Clock         ; GCLK5            ; --                        ;
; host_itf:inst10|x8800_0008[8]~7 ; LCCOMB_X33_Y13_N22 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; host_itf:inst10|x8800_000A[0]~0 ; LCCOMB_X33_Y13_N20 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
+---------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                               ;
+-------------------------+-----------------+---------+----------------------+------------------+---------------------------+
; Name                    ; Location        ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------+-----------------+---------+----------------------+------------------+---------------------------+
; FPGA_CLK                ; PIN_H2          ; 82      ; Global Clock         ; GCLK2            ; --                        ;
; XnRESET                 ; PIN_H15         ; 94      ; Global Clock         ; GCLK6            ; --                        ;
; host_itf:inst10|seg_clk ; LCFF_X23_Y12_N5 ; 16      ; Global Clock         ; GCLK5            ; --                        ;
+-------------------------+-----------------+---------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                    ;
+------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                     ; Fan-Out ;
+------------------------------------------------------------------------------------------------------------------------------------------+---------+
; host_itf:inst10|Add0~62                                                                                                                  ; 54      ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_30_result_int[17]~28 ; 45      ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_29_result_int[17]~28 ; 44      ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_28_result_int[17]~28 ; 44      ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_27_result_int[17]~28 ; 44      ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_26_result_int[17]~28 ; 44      ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_25_result_int[17]~28 ; 44      ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_24_result_int[17]~28 ; 44      ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_23_result_int[17]~28 ; 44      ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_22_result_int[17]~28 ; 44      ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_21_result_int[17]~28 ; 44      ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_20_result_int[17]~28 ; 44      ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_19_result_int[17]~28 ; 44      ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_18_result_int[17]~28 ; 44      ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_17_result_int[17]~28 ; 44      ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_16_result_int[17]~28 ; 44      ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_15_result_int[16]~26 ; 44      ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_31_result_int[17]~28 ; 43      ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_14_result_int[15]~24 ; 40      ;
; host_itf:inst10|cnt_segcon[1]                                                                                                            ; 29      ;
; host_itf:inst10|cnt_segcon[0]                                                                                                            ; 24      ;
; CPLD_0                                                                                                                                   ; 18      ;
; host_itf:inst10|x8800_000A[0]~0                                                                                                          ; 16      ;
; host_io:inst|Hdata[15]~16                                                                                                                ; 16      ;
; host_itf:inst10|cnt_segcon[2]                                                                                                            ; 15      ;
; host_itf:inst10|Equal8~10                                                                                                                ; 12      ;
; host_itf:inst10|x8800_0008[8]~7                                                                                                          ; 8       ;
; processor:inst7|s_const2[31]                                                                                                             ; 7       ;
; processor:inst7|s_const2[30]                                                                                                             ; 7       ;
; processor:inst7|s_const2[29]                                                                                                             ; 7       ;
; processor:inst7|s_const2[28]                                                                                                             ; 7       ;
; processor:inst7|s_const2[27]                                                                                                             ; 7       ;
; processor:inst7|s_const2[26]                                                                                                             ; 7       ;
; processor:inst7|s_const2[25]                                                                                                             ; 7       ;
; processor:inst7|s_const2[24]                                                                                                             ; 7       ;
; processor:inst7|s_const2[23]                                                                                                             ; 7       ;
; processor:inst7|s_const2[22]                                                                                                             ; 7       ;
; processor:inst7|s_const2[21]                                                                                                             ; 7       ;
; processor:inst7|s_const2[20]                                                                                                             ; 7       ;
; processor:inst7|s_const2[11]                                                                                                             ; 7       ;
; processor:inst7|s_const2[10]                                                                                                             ; 7       ;
; processor:inst7|s_const2[9]                                                                                                              ; 7       ;
; processor:inst7|s_const2[8]                                                                                                              ; 7       ;
; processor:inst7|s_const2[15]                                                                                                             ; 7       ;
; processor:inst7|s_const2[14]                                                                                                             ; 7       ;
; processor:inst7|s_const2[13]                                                                                                             ; 7       ;
; processor:inst7|s_const2[12]                                                                                                             ; 7       ;
; processor:inst7|s_const2[19]                                                                                                             ; 7       ;
; processor:inst7|s_const2[18]                                                                                                             ; 7       ;
; processor:inst7|s_const2[17]                                                                                                             ; 7       ;
; processor:inst7|s_const2[16]                                                                                                             ; 7       ;
; host_itf:inst10|Add0~0                                                                                                                   ; 5       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|lpm_abs_0s9:my_abs_num|cs2a[1]~38                  ; 4       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|lpm_abs_0s9:my_abs_num|cs2a[1]~36                  ; 4       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|lpm_abs_0s9:my_abs_num|cs2a[1]~34                  ; 4       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|lpm_abs_0s9:my_abs_num|cs2a[1]~32                  ; 4       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|lpm_abs_0s9:my_abs_num|cs2a[1]~30                  ; 4       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|lpm_abs_0s9:my_abs_num|cs2a[1]~28                  ; 4       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|lpm_abs_0s9:my_abs_num|cs2a[1]~26                  ; 4       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|lpm_abs_0s9:my_abs_num|cs2a[1]~24                  ; 4       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|lpm_abs_0s9:my_abs_num|cs2a[1]~22                  ; 4       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|lpm_abs_0s9:my_abs_num|cs2a[1]~20                  ; 4       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|lpm_abs_0s9:my_abs_num|cs2a[1]~18                  ; 4       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|lpm_abs_0s9:my_abs_num|cs2a[1]~16                  ; 4       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|lpm_abs_0s9:my_abs_num|cs2a[1]~14                  ; 4       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|lpm_abs_0s9:my_abs_num|cs2a[1]~12                  ; 4       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|lpm_abs_0s9:my_abs_num|cs2a[1]~10                  ; 4       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|lpm_abs_0s9:my_abs_num|cs2a[1]~8                   ; 4       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|lpm_abs_0s9:my_abs_num|cs2a[1]~6                   ; 4       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|lpm_abs_0s9:my_abs_num|cs2a[1]~4                   ; 4       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|lpm_abs_0s9:my_abs_num|cs2a[1]~2                   ; 4       ;
; XM0OEN                                                                                                                                   ; 3       ;
; XnRESET                                                                                                                                  ; 3       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[514]~1227           ; 3       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[517]~1224           ; 3       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[520]~1221           ; 3       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[523]~1218           ; 3       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[524]~1217           ; 3       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|lpm_abs_0s9:my_abs_num|cs2a[1]~62                  ; 3       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|lpm_abs_0s9:my_abs_num|cs2a[1]~60                  ; 3       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|lpm_abs_0s9:my_abs_num|cs2a[1]~58                  ; 3       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|lpm_abs_0s9:my_abs_num|cs2a[1]~56                  ; 3       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|lpm_abs_0s9:my_abs_num|cs2a[1]~54                  ; 3       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|lpm_abs_0s9:my_abs_num|cs2a[1]~52                  ; 3       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|lpm_abs_0s9:my_abs_num|cs2a[1]~50                  ; 3       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|lpm_abs_0s9:my_abs_num|cs2a[1]~48                  ; 3       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|lpm_abs_0s9:my_abs_num|cs2a[1]~46                  ; 3       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|lpm_abs_0s9:my_abs_num|cs2a[1]~44                  ; 3       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|lpm_abs_0s9:my_abs_num|cs2a[1]~42                  ; 3       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|lpm_abs_0s9:my_abs_num|cs2a[1]~40                  ; 3       ;
; XM0_ADDR[1]                                                                                                                              ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[293]~1285           ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[529]~1284           ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[512]~1283           ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[512]~1282           ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[495]~1281           ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[495]~1280           ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[478]~1279           ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[478]~1278           ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[461]~1277           ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[461]~1276           ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[444]~1275           ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[444]~1274           ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[427]~1273           ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[427]~1272           ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[410]~1271           ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[410]~1270           ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[393]~1269           ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[393]~1268           ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[376]~1267           ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[376]~1266           ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[359]~1265           ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[359]~1264           ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[342]~1263           ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[342]~1262           ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[325]~1261           ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[325]~1260           ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[308]~1259           ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[308]~1258           ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[291]~1257           ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[291]~1256           ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[274]~1255           ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[274]~1254           ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[276]~1252           ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[259]~1251           ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[260]~1250           ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[261]~1249           ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[262]~1248           ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[263]~1247           ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[264]~1246           ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[265]~1245           ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[266]~1244           ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[267]~1243           ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[268]~1242           ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[269]~1241           ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[531]~1238           ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[533]~1236           ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[534]~1235           ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[536]~1233           ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[537]~1232           ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[539]~1230           ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[540]~1229           ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[515]~1226           ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[516]~1225           ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[518]~1223           ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[519]~1222           ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[521]~1220           ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[522]~1219           ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[497]~1215           ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[498]~1214           ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[499]~1213           ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[500]~1212           ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[501]~1211           ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[502]~1210           ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[503]~1209           ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[504]~1208           ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[505]~1207           ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[506]~1206           ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[507]~1205           ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[480]~1203           ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[481]~1202           ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[482]~1201           ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[483]~1200           ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[484]~1199           ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[485]~1198           ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[486]~1197           ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[487]~1196           ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[488]~1195           ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[489]~1194           ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[490]~1193           ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[463]~1191           ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[464]~1190           ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[465]~1189           ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[466]~1188           ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[467]~1187           ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[468]~1186           ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[469]~1185           ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[470]~1184           ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[471]~1183           ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[472]~1182           ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[473]~1181           ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[446]~1179           ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[447]~1178           ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[448]~1177           ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[449]~1176           ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[450]~1175           ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[451]~1174           ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[452]~1173           ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[453]~1172           ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[454]~1171           ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[455]~1170           ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[456]~1169           ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[429]~1167           ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[430]~1166           ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[431]~1165           ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[432]~1164           ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[433]~1163           ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[434]~1162           ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[435]~1161           ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[436]~1160           ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[437]~1159           ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[438]~1158           ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[439]~1157           ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[412]~1155           ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[413]~1154           ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[414]~1153           ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[415]~1152           ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[416]~1151           ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[417]~1150           ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[418]~1149           ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[419]~1148           ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[420]~1147           ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[421]~1146           ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[422]~1145           ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[395]~1143           ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[396]~1142           ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[397]~1141           ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[398]~1140           ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[399]~1139           ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[400]~1138           ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[401]~1137           ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[402]~1136           ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[403]~1135           ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[404]~1134           ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[405]~1133           ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[378]~1131           ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[379]~1130           ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[380]~1129           ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[381]~1128           ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[382]~1127           ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[383]~1126           ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[384]~1125           ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[385]~1124           ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[386]~1123           ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[387]~1122           ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[388]~1121           ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[361]~1119           ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[362]~1118           ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[363]~1117           ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[364]~1116           ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[365]~1115           ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[366]~1114           ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[367]~1113           ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[368]~1112           ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[369]~1111           ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[370]~1110           ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[371]~1109           ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[344]~1107           ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[345]~1106           ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[346]~1105           ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[347]~1104           ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[348]~1103           ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[349]~1102           ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[350]~1101           ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[351]~1100           ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[352]~1099           ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[353]~1098           ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[354]~1097           ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[327]~1095           ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[328]~1094           ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[329]~1093           ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[330]~1092           ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[331]~1091           ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[332]~1090           ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[333]~1089           ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[334]~1088           ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[335]~1087           ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[336]~1086           ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[337]~1085           ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[310]~1083           ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[311]~1082           ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[312]~1081           ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[313]~1080           ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[314]~1079           ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[315]~1078           ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[316]~1077           ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[317]~1076           ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[318]~1075           ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[319]~1074           ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[320]~1073           ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[294]~1071           ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[295]~1070           ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[296]~1069           ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[297]~1068           ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[298]~1067           ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[299]~1066           ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[300]~1065           ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[301]~1064           ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[302]~1063           ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[303]~1062           ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[277]~1060           ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[278]~1059           ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[279]~1058           ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[280]~1057           ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[281]~1056           ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[282]~1055           ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[283]~1054           ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[284]~1053           ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[285]~1052           ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[286]~1051           ; 2       ;
; host_io:inst|Hdi[11]                                                                                                                     ; 2       ;
; host_io:inst|Hdi[10]                                                                                                                     ; 2       ;
; host_io:inst|Hdi[9]                                                                                                                      ; 2       ;
; host_io:inst|Hdi[8]                                                                                                                      ; 2       ;
; host_io:inst|Hdi[15]                                                                                                                     ; 2       ;
; host_io:inst|Hdi[14]                                                                                                                     ; 2       ;
; host_io:inst|Hdi[13]                                                                                                                     ; 2       ;
; host_io:inst|Hdi[12]                                                                                                                     ; 2       ;
; host_itf:inst10|x8800_0008[8]~6                                                                                                          ; 2       ;
; host_itf:inst10|x8800_0008[8]~4                                                                                                          ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[530]~1042           ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[535]~1037           ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[536]~1036           ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[513]~1021           ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[514]~1020           ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[517]~1017           ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[520]~1014           ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[523]~1011           ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[524]~1010           ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[496]~1005           ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[479]~989            ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[462]~973            ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[445]~957            ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[428]~941            ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[411]~925            ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[394]~909            ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[377]~893            ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[360]~877            ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[343]~861            ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[326]~845            ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[309]~829            ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[292]~813            ; 2       ;
; host_itf:inst10|my_clk_cnt[0]                                                                                                            ; 2       ;
; host_itf:inst10|my_clk_cnt[1]                                                                                                            ; 2       ;
; host_itf:inst10|my_clk_cnt[2]                                                                                                            ; 2       ;
; host_itf:inst10|my_clk_cnt[3]                                                                                                            ; 2       ;
; host_itf:inst10|my_clk_cnt[4]                                                                                                            ; 2       ;
; host_itf:inst10|my_clk_cnt[5]                                                                                                            ; 2       ;
; host_itf:inst10|my_clk_cnt[6]                                                                                                            ; 2       ;
; host_itf:inst10|my_clk_cnt[7]                                                                                                            ; 2       ;
; host_itf:inst10|my_clk_cnt[8]                                                                                                            ; 2       ;
; host_itf:inst10|my_clk_cnt[9]                                                                                                            ; 2       ;
; host_itf:inst10|my_clk_cnt[10]                                                                                                           ; 2       ;
; host_itf:inst10|my_clk_cnt[11]                                                                                                           ; 2       ;
; host_itf:inst10|my_clk_cnt[12]                                                                                                           ; 2       ;
; host_itf:inst10|my_clk_cnt[13]                                                                                                           ; 2       ;
; host_itf:inst10|my_clk_cnt[14]                                                                                                           ; 2       ;
; host_itf:inst10|my_clk_cnt[15]                                                                                                           ; 2       ;
; host_itf:inst10|my_clk_cnt[16]                                                                                                           ; 2       ;
; host_itf:inst10|my_clk_cnt[17]                                                                                                           ; 2       ;
; host_itf:inst10|my_clk_cnt[18]                                                                                                           ; 2       ;
; host_itf:inst10|my_clk_cnt[19]                                                                                                           ; 2       ;
; host_itf:inst10|my_clk_cnt[20]                                                                                                           ; 2       ;
; host_itf:inst10|my_clk_cnt[21]                                                                                                           ; 2       ;
; host_itf:inst10|my_clk_cnt[22]                                                                                                           ; 2       ;
; host_itf:inst10|my_clk_cnt[23]                                                                                                           ; 2       ;
; host_itf:inst10|my_clk_cnt[24]                                                                                                           ; 2       ;
; host_itf:inst10|my_clk_cnt[25]                                                                                                           ; 2       ;
; host_itf:inst10|my_clk_cnt[26]                                                                                                           ; 2       ;
; host_itf:inst10|my_clk_cnt[27]                                                                                                           ; 2       ;
; host_itf:inst10|my_clk_cnt[28]                                                                                                           ; 2       ;
; host_itf:inst10|my_clk_cnt[29]                                                                                                           ; 2       ;
; host_itf:inst10|my_clk_cnt[30]                                                                                                           ; 2       ;
; host_itf:inst10|my_clk_cnt[31]                                                                                                           ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_31_result_int[1]~32  ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_31_result_int[2]~30  ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_30_result_int[1]~30  ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_31_result_int[15]~24 ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_31_result_int[14]~22 ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_31_result_int[13]~20 ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_31_result_int[12]~18 ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_31_result_int[11]~16 ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_31_result_int[10]~14 ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_31_result_int[7]~8   ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_31_result_int[6]~6   ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_31_result_int[5]~4   ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_31_result_int[4]~2   ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_31_result_int[3]~0   ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_29_result_int[1]~30  ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_30_result_int[14]~22 ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_30_result_int[13]~20 ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_30_result_int[12]~18 ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_30_result_int[11]~16 ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_30_result_int[10]~14 ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_30_result_int[9]~12  ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_30_result_int[8]~10  ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_30_result_int[7]~8   ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_30_result_int[6]~6   ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_30_result_int[5]~4   ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_30_result_int[4]~2   ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_30_result_int[3]~0   ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_28_result_int[1]~30  ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_29_result_int[14]~22 ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_29_result_int[13]~20 ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_29_result_int[12]~18 ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_29_result_int[11]~16 ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_29_result_int[10]~14 ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_29_result_int[9]~12  ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_29_result_int[8]~10  ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_29_result_int[7]~8   ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_29_result_int[6]~6   ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_29_result_int[5]~4   ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_29_result_int[4]~2   ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_29_result_int[3]~0   ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_27_result_int[1]~30  ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_28_result_int[14]~22 ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_28_result_int[13]~20 ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_28_result_int[12]~18 ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_28_result_int[11]~16 ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_28_result_int[10]~14 ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_28_result_int[9]~12  ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_28_result_int[8]~10  ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_28_result_int[7]~8   ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_28_result_int[6]~6   ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_28_result_int[5]~4   ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_28_result_int[4]~2   ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_28_result_int[3]~0   ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_26_result_int[1]~30  ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_27_result_int[14]~22 ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_27_result_int[13]~20 ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_27_result_int[12]~18 ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_27_result_int[11]~16 ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_27_result_int[10]~14 ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_27_result_int[9]~12  ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_27_result_int[8]~10  ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_27_result_int[7]~8   ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_27_result_int[6]~6   ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_27_result_int[5]~4   ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_27_result_int[4]~2   ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_27_result_int[3]~0   ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_25_result_int[1]~30  ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_26_result_int[14]~22 ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_26_result_int[13]~20 ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_26_result_int[12]~18 ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_26_result_int[11]~16 ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_26_result_int[10]~14 ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_26_result_int[9]~12  ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_26_result_int[8]~10  ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_26_result_int[7]~8   ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_26_result_int[6]~6   ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_26_result_int[5]~4   ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_26_result_int[4]~2   ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_26_result_int[3]~0   ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_24_result_int[1]~30  ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_25_result_int[14]~22 ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_25_result_int[13]~20 ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_25_result_int[12]~18 ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_25_result_int[11]~16 ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_25_result_int[10]~14 ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_25_result_int[9]~12  ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_25_result_int[8]~10  ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_25_result_int[7]~8   ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_25_result_int[6]~6   ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_25_result_int[5]~4   ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_25_result_int[4]~2   ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_25_result_int[3]~0   ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_23_result_int[1]~30  ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_24_result_int[14]~22 ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_24_result_int[13]~20 ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_24_result_int[12]~18 ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_24_result_int[11]~16 ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_24_result_int[10]~14 ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_24_result_int[9]~12  ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_24_result_int[8]~10  ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_24_result_int[7]~8   ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_24_result_int[6]~6   ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_24_result_int[5]~4   ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_24_result_int[4]~2   ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_24_result_int[3]~0   ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_22_result_int[1]~30  ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_23_result_int[14]~22 ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_23_result_int[13]~20 ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_23_result_int[12]~18 ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_23_result_int[11]~16 ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_23_result_int[10]~14 ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_23_result_int[9]~12  ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_23_result_int[8]~10  ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_23_result_int[7]~8   ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_23_result_int[6]~6   ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_23_result_int[5]~4   ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_23_result_int[4]~2   ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_23_result_int[3]~0   ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_21_result_int[1]~30  ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_22_result_int[14]~22 ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_22_result_int[13]~20 ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_22_result_int[12]~18 ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_22_result_int[11]~16 ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_22_result_int[10]~14 ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_22_result_int[9]~12  ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_22_result_int[8]~10  ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_22_result_int[7]~8   ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_22_result_int[6]~6   ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_22_result_int[5]~4   ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_22_result_int[4]~2   ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_22_result_int[3]~0   ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_20_result_int[1]~30  ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_21_result_int[14]~22 ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_21_result_int[13]~20 ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_21_result_int[12]~18 ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_21_result_int[11]~16 ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_21_result_int[10]~14 ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_21_result_int[9]~12  ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_21_result_int[8]~10  ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_21_result_int[7]~8   ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_21_result_int[6]~6   ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_21_result_int[5]~4   ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_21_result_int[4]~2   ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_21_result_int[3]~0   ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_19_result_int[1]~30  ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_20_result_int[14]~22 ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_20_result_int[13]~20 ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_20_result_int[12]~18 ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_20_result_int[11]~16 ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_20_result_int[10]~14 ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_20_result_int[9]~12  ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_20_result_int[8]~10  ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_20_result_int[7]~8   ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_20_result_int[6]~6   ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_20_result_int[5]~4   ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_20_result_int[4]~2   ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_20_result_int[3]~0   ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_18_result_int[1]~30  ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_19_result_int[14]~22 ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_19_result_int[13]~20 ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_19_result_int[12]~18 ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_19_result_int[11]~16 ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_19_result_int[10]~14 ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_19_result_int[9]~12  ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_19_result_int[8]~10  ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_19_result_int[7]~8   ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_19_result_int[6]~6   ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_19_result_int[5]~4   ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_19_result_int[4]~2   ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_19_result_int[3]~0   ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_17_result_int[1]~30  ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_18_result_int[14]~22 ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_18_result_int[13]~20 ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_18_result_int[12]~18 ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_18_result_int[11]~16 ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_18_result_int[10]~14 ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_18_result_int[9]~12  ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_18_result_int[8]~10  ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_18_result_int[7]~8   ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_18_result_int[6]~6   ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_18_result_int[5]~4   ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_18_result_int[4]~2   ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_18_result_int[3]~0   ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_16_result_int[1]~30  ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_17_result_int[14]~22 ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_17_result_int[13]~20 ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_17_result_int[12]~18 ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_17_result_int[11]~16 ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_17_result_int[10]~14 ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_17_result_int[9]~12  ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_17_result_int[8]~10  ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_17_result_int[7]~8   ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_17_result_int[6]~6   ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_17_result_int[5]~4   ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_17_result_int[4]~2   ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_17_result_int[3]~0   ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_15_result_int[1]~28  ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_16_result_int[14]~22 ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_16_result_int[13]~20 ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_16_result_int[12]~18 ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_16_result_int[11]~16 ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_16_result_int[10]~14 ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_16_result_int[9]~12  ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_16_result_int[8]~10  ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_16_result_int[7]~8   ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_16_result_int[6]~6   ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_16_result_int[5]~4   ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_16_result_int[4]~2   ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_16_result_int[3]~0   ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_15_result_int[14]~22 ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_15_result_int[13]~20 ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_15_result_int[12]~18 ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_15_result_int[11]~16 ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_15_result_int[10]~14 ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_15_result_int[9]~12  ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_15_result_int[8]~10  ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_15_result_int[7]~8   ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_15_result_int[6]~6   ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_15_result_int[5]~4   ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_15_result_int[4]~2   ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_15_result_int[3]~0   ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_14_result_int[14]~22 ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_14_result_int[13]~20 ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_14_result_int[12]~18 ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_14_result_int[11]~16 ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_14_result_int[10]~14 ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_14_result_int[9]~12  ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_14_result_int[8]~10  ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_14_result_int[7]~8   ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_14_result_int[6]~6   ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_14_result_int[5]~4   ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_14_result_int[4]~2   ; 2       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_14_result_int[3]~0   ; 2       ;
; host_itf:inst10|Add0~60                                                                                                                  ; 2       ;
; host_itf:inst10|Add0~58                                                                                                                  ; 2       ;
; host_itf:inst10|Add0~56                                                                                                                  ; 2       ;
; host_itf:inst10|Add0~54                                                                                                                  ; 2       ;
; host_itf:inst10|Add0~52                                                                                                                  ; 2       ;
; host_itf:inst10|Add0~50                                                                                                                  ; 2       ;
; host_itf:inst10|Add0~48                                                                                                                  ; 2       ;
; host_itf:inst10|Add0~46                                                                                                                  ; 2       ;
; host_itf:inst10|Add0~44                                                                                                                  ; 2       ;
; host_itf:inst10|Add0~42                                                                                                                  ; 2       ;
; host_itf:inst10|Add0~40                                                                                                                  ; 2       ;
; host_itf:inst10|Add0~38                                                                                                                  ; 2       ;
; host_itf:inst10|Add0~36                                                                                                                  ; 2       ;
; host_itf:inst10|Add0~34                                                                                                                  ; 2       ;
; host_itf:inst10|Add0~32                                                                                                                  ; 2       ;
; host_itf:inst10|Add0~30                                                                                                                  ; 2       ;
; host_itf:inst10|Add0~28                                                                                                                  ; 2       ;
; host_itf:inst10|Add0~26                                                                                                                  ; 2       ;
; host_itf:inst10|Add0~24                                                                                                                  ; 2       ;
; host_itf:inst10|Add0~22                                                                                                                  ; 2       ;
; host_itf:inst10|Add0~20                                                                                                                  ; 2       ;
; host_itf:inst10|Add0~18                                                                                                                  ; 2       ;
; host_itf:inst10|Add0~16                                                                                                                  ; 2       ;
; host_itf:inst10|Add0~14                                                                                                                  ; 2       ;
; host_itf:inst10|Add0~12                                                                                                                  ; 2       ;
; host_itf:inst10|Add0~10                                                                                                                  ; 2       ;
; host_itf:inst10|Add0~8                                                                                                                   ; 2       ;
; host_itf:inst10|Add0~6                                                                                                                   ; 2       ;
; host_itf:inst10|Add0~4                                                                                                                   ; 2       ;
; host_itf:inst10|Add0~2                                                                                                                   ; 2       ;
; XM0_ADDR[0]                                                                                                                              ; 1       ;
; XM0_ADDR[2]                                                                                                                              ; 1       ;
; XM0_ADDR[4]                                                                                                                              ; 1       ;
; XM0_ADDR[5]                                                                                                                              ; 1       ;
; XM0_ADDR[6]                                                                                                                              ; 1       ;
; XM0_ADDR[3]                                                                                                                              ; 1       ;
; XM0_ADDR[7]                                                                                                                              ; 1       ;
; XM0_ADDR[8]                                                                                                                              ; 1       ;
; XM0_ADDR[9]                                                                                                                              ; 1       ;
; XM0_ADDR[10]                                                                                                                             ; 1       ;
; XM0_ADDR[11]                                                                                                                             ; 1       ;
; XM0_ADDR[12]                                                                                                                             ; 1       ;
; XM0_ADDR[13]                                                                                                                             ; 1       ;
; XM0_ADDR[14]                                                                                                                             ; 1       ;
; XM0_ADDR[15]                                                                                                                             ; 1       ;
; XM0_ADDR[16]                                                                                                                             ; 1       ;
; XM0_ADDR[17]                                                                                                                             ; 1       ;
; XM0_ADDR[18]                                                                                                                             ; 1       ;
; XM0_ADDR[19]                                                                                                                             ; 1       ;
; XM0WEN                                                                                                                                   ; 1       ;
; FPGA_CLK                                                                                                                                 ; 1       ;
; host_itf:inst10|cnt_segcon[0]~_wirecell                                                                                                  ; 1       ;
; XM0DATA[0]                                                                                                                               ; 1       ;
; XM0DATA[1]                                                                                                                               ; 1       ;
; XM0DATA[2]                                                                                                                               ; 1       ;
; XM0DATA[3]                                                                                                                               ; 1       ;
; XM0DATA[4]                                                                                                                               ; 1       ;
; XM0DATA[5]                                                                                                                               ; 1       ;
; XM0DATA[6]                                                                                                                               ; 1       ;
; XM0DATA[7]                                                                                                                               ; 1       ;
; XM0DATA[8]                                                                                                                               ; 1       ;
; XM0DATA[9]                                                                                                                               ; 1       ;
; XM0DATA[10]                                                                                                                              ; 1       ;
; XM0DATA[11]                                                                                                                              ; 1       ;
; XM0DATA[12]                                                                                                                              ; 1       ;
; XM0DATA[13]                                                                                                                              ; 1       ;
; XM0DATA[14]                                                                                                                              ; 1       ;
; XM0DATA[15]                                                                                                                              ; 1       ;
; host_itf:inst10|cnt_segcon[0]~2                                                                                                          ; 1       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[275]~1253           ; 1       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[270]~1240           ; 1       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[542]~1239           ; 1       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[532]~1237           ; 1       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[535]~1234           ; 1       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[538]~1231           ; 1       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[541]~1228           ; 1       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[525]~1216           ; 1       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[508]~1204           ; 1       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[491]~1192           ; 1       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[474]~1180           ; 1       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[457]~1168           ; 1       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[440]~1156           ; 1       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[423]~1144           ; 1       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[406]~1132           ; 1       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[389]~1120           ; 1       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[372]~1108           ; 1       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[355]~1096           ; 1       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[338]~1084           ; 1       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[321]~1072           ; 1       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[304]~1061           ; 1       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[287]~1050           ; 1       ;
; host_io:inst|re_dly                                                                                                                      ; 1       ;
; host_io:inst|Hdi[7]                                                                                                                      ; 1       ;
; host_io:inst|Hdi[6]                                                                                                                      ; 1       ;
; host_io:inst|Hdi[5]                                                                                                                      ; 1       ;
; host_io:inst|Hdi[4]                                                                                                                      ; 1       ;
; host_io:inst|Hdi[3]                                                                                                                      ; 1       ;
; host_io:inst|Hdi[2]                                                                                                                      ; 1       ;
; host_io:inst|Hdi[1]                                                                                                                      ; 1       ;
; host_itf:inst10|x8800_0008[8]~5                                                                                                          ; 1       ;
; host_itf:inst10|x8800_0008[8]~3                                                                                                          ; 1       ;
; host_itf:inst10|x8800_0008[8]~2                                                                                                          ; 1       ;
; host_itf:inst10|x8800_0008[8]~1                                                                                                          ; 1       ;
; host_itf:inst10|x8800_0008[8]~0                                                                                                          ; 1       ;
; host_io:inst|Hdi[0]                                                                                                                      ; 1       ;
; host_itf:inst10|my_clk_cnt~11                                                                                                            ; 1       ;
; host_itf:inst10|my_clk_cnt~10                                                                                                            ; 1       ;
; host_itf:inst10|my_clk_cnt~9                                                                                                             ; 1       ;
; host_itf:inst10|my_clk_cnt~8                                                                                                             ; 1       ;
; host_itf:inst10|my_clk_cnt~7                                                                                                             ; 1       ;
; host_itf:inst10|my_clk_cnt~6                                                                                                             ; 1       ;
; host_itf:inst10|my_clk_cnt~5                                                                                                             ; 1       ;
; host_itf:inst10|my_clk_cnt~4                                                                                                             ; 1       ;
; host_itf:inst10|my_clk_cnt~3                                                                                                             ; 1       ;
; host_itf:inst10|my_clk_cnt~2                                                                                                             ; 1       ;
; host_itf:inst10|my_clk_cnt~1                                                                                                             ; 1       ;
; host_itf:inst10|my_clk_cnt~0                                                                                                             ; 1       ;
; host_itf:inst10|Equal8~9                                                                                                                 ; 1       ;
; host_itf:inst10|Equal8~8                                                                                                                 ; 1       ;
; host_itf:inst10|Equal8~7                                                                                                                 ; 1       ;
; host_itf:inst10|Equal8~6                                                                                                                 ; 1       ;
; host_itf:inst10|Equal8~5                                                                                                                 ; 1       ;
; host_itf:inst10|Equal8~4                                                                                                                 ; 1       ;
; host_itf:inst10|Equal8~3                                                                                                                 ; 1       ;
; host_itf:inst10|Equal8~2                                                                                                                 ; 1       ;
; host_itf:inst10|Equal8~1                                                                                                                 ; 1       ;
; host_itf:inst10|Equal8~0                                                                                                                 ; 1       ;
; host_io:inst|re_dly1                                                                                                                     ; 1       ;
; host_itf:inst10|x8800_000A[15]                                                                                                           ; 1       ;
; host_itf:inst10|x8800_000A[14]                                                                                                           ; 1       ;
; host_itf:inst10|x8800_000A[13]                                                                                                           ; 1       ;
; host_itf:inst10|x8800_000A[12]                                                                                                           ; 1       ;
; host_itf:inst10|x8800_000A[11]                                                                                                           ; 1       ;
; host_itf:inst10|x8800_000A[10]                                                                                                           ; 1       ;
; host_itf:inst10|x8800_000A[9]                                                                                                            ; 1       ;
; host_itf:inst10|x8800_000A[8]                                                                                                            ; 1       ;
; host_itf:inst10|x8800_000A[7]                                                                                                            ; 1       ;
; host_itf:inst10|x8800_000A[6]                                                                                                            ; 1       ;
; host_itf:inst10|x8800_000A[5]                                                                                                            ; 1       ;
; host_itf:inst10|x8800_000A[4]                                                                                                            ; 1       ;
; host_itf:inst10|x8800_0008[11]                                                                                                           ; 1       ;
; host_itf:inst10|x8800_0008[10]                                                                                                           ; 1       ;
; host_itf:inst10|x8800_0008[9]                                                                                                            ; 1       ;
; host_itf:inst10|x8800_0008[8]                                                                                                            ; 1       ;
; host_itf:inst10|x8800_0008[15]                                                                                                           ; 1       ;
; host_itf:inst10|x8800_0008[14]                                                                                                           ; 1       ;
; host_itf:inst10|x8800_0008[13]                                                                                                           ; 1       ;
; host_itf:inst10|x8800_0008[12]                                                                                                           ; 1       ;
; host_itf:inst10|x8800_000A[3]                                                                                                            ; 1       ;
; host_itf:inst10|x8800_000A[2]                                                                                                            ; 1       ;
; host_itf:inst10|x8800_000A[1]                                                                                                            ; 1       ;
; host_itf:inst10|x8800_000A[0]                                                                                                            ; 1       ;
; host_itf:inst10|seg_clk~0                                                                                                                ; 1       ;
; host_itf:inst10|Equal9~23                                                                                                                ; 1       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|remainder[11]~4                                    ; 1       ;
; host_itf:inst10|Equal9~22                                                                                                                ; 1       ;
; host_itf:inst10|Equal9~21                                                                                                                ; 1       ;
; host_itf:inst10|Equal9~20                                                                                                                ; 1       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|remainder[5]~3                                     ; 1       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|remainder[8]~2                                     ; 1       ;
; host_itf:inst10|Equal9~19                                                                                                                ; 1       ;
; host_itf:inst10|Equal9~18                                                                                                                ; 1       ;
; host_itf:inst10|Equal9~17                                                                                                                ; 1       ;
; host_itf:inst10|Equal9~16                                                                                                                ; 1       ;
; host_itf:inst10|Equal9~15                                                                                                                ; 1       ;
; host_itf:inst10|Equal9~14                                                                                                                ; 1       ;
; host_itf:inst10|Equal9~13                                                                                                                ; 1       ;
; host_itf:inst10|Equal9~12                                                                                                                ; 1       ;
; host_itf:inst10|Equal9~11                                                                                                                ; 1       ;
; host_itf:inst10|Equal9~10                                                                                                                ; 1       ;
; host_itf:inst10|Equal9~9                                                                                                                 ; 1       ;
; host_itf:inst10|Equal9~8                                                                                                                 ; 1       ;
; host_itf:inst10|Equal9~7                                                                                                                 ; 1       ;
; host_itf:inst10|Equal9~6                                                                                                                 ; 1       ;
; host_itf:inst10|Equal9~5                                                                                                                 ; 1       ;
; host_itf:inst10|Equal9~4                                                                                                                 ; 1       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[542]~1049           ; 1       ;
; host_itf:inst10|Equal9~3                                                                                                                 ; 1       ;
; host_itf:inst10|Equal9~2                                                                                                                 ; 1       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[527]~1048           ; 1       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[527]~1047           ; 1       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[528]~1046           ; 1       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[528]~1045           ; 1       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[529]~1044           ; 1       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[530]~1043           ; 1       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[531]~1041           ; 1       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[532]~1040           ; 1       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[533]~1039           ; 1       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[534]~1038           ; 1       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[537]~1035           ; 1       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[538]~1034           ; 1       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[539]~1033           ; 1       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[540]~1032           ; 1       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[541]~1031           ; 1       ;
; host_itf:inst10|Equal9~1                                                                                                                 ; 1       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[510]~1030           ; 1       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[510]~1029           ; 1       ;
; host_itf:inst10|Equal9~0                                                                                                                 ; 1       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[511]~1028           ; 1       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[493]~1027           ; 1       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[493]~1026           ; 1       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[511]~1025           ; 1       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|remainder[14]~1                                    ; 1       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|remainder[15]~0                                    ; 1       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[476]~1024           ; 1       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[476]~1023           ; 1       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[513]~1022           ; 1       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[515]~1019           ; 1       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[516]~1018           ; 1       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[518]~1016           ; 1       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[519]~1015           ; 1       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[521]~1013           ; 1       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[522]~1012           ; 1       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[525]~1009           ; 1       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[459]~1008           ; 1       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[459]~1007           ; 1       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[496]~1006           ; 1       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[497]~1004           ; 1       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[498]~1003           ; 1       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[499]~1002           ; 1       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[500]~1001           ; 1       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[501]~1000           ; 1       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[502]~999            ; 1       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[503]~998            ; 1       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[504]~997            ; 1       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[505]~996            ; 1       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[506]~995            ; 1       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[507]~994            ; 1       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[508]~993            ; 1       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[442]~992            ; 1       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[442]~991            ; 1       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[479]~990            ; 1       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[480]~988            ; 1       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[481]~987            ; 1       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[482]~986            ; 1       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[483]~985            ; 1       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[484]~984            ; 1       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[485]~983            ; 1       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[486]~982            ; 1       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[487]~981            ; 1       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[488]~980            ; 1       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[489]~979            ; 1       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[490]~978            ; 1       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[491]~977            ; 1       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[425]~976            ; 1       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[425]~975            ; 1       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[462]~974            ; 1       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[463]~972            ; 1       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[464]~971            ; 1       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[465]~970            ; 1       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[466]~969            ; 1       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[467]~968            ; 1       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[468]~967            ; 1       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[469]~966            ; 1       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[470]~965            ; 1       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[471]~964            ; 1       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[472]~963            ; 1       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[473]~962            ; 1       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[474]~961            ; 1       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[408]~960            ; 1       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[408]~959            ; 1       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[445]~958            ; 1       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[446]~956            ; 1       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[447]~955            ; 1       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[448]~954            ; 1       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[449]~953            ; 1       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[450]~952            ; 1       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[451]~951            ; 1       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[452]~950            ; 1       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[453]~949            ; 1       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[454]~948            ; 1       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[455]~947            ; 1       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[456]~946            ; 1       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[457]~945            ; 1       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[391]~944            ; 1       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[391]~943            ; 1       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[428]~942            ; 1       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[429]~940            ; 1       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[430]~939            ; 1       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[431]~938            ; 1       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[432]~937            ; 1       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[433]~936            ; 1       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[434]~935            ; 1       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[435]~934            ; 1       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[436]~933            ; 1       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[437]~932            ; 1       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[438]~931            ; 1       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[439]~930            ; 1       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[440]~929            ; 1       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[374]~928            ; 1       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[374]~927            ; 1       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[411]~926            ; 1       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[412]~924            ; 1       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[413]~923            ; 1       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[414]~922            ; 1       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[415]~921            ; 1       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[416]~920            ; 1       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[417]~919            ; 1       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[418]~918            ; 1       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[419]~917            ; 1       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[420]~916            ; 1       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[421]~915            ; 1       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[422]~914            ; 1       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[423]~913            ; 1       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[357]~912            ; 1       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[357]~911            ; 1       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[394]~910            ; 1       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[395]~908            ; 1       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[396]~907            ; 1       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[397]~906            ; 1       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[398]~905            ; 1       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[399]~904            ; 1       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[400]~903            ; 1       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[401]~902            ; 1       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[402]~901            ; 1       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[403]~900            ; 1       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[404]~899            ; 1       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[405]~898            ; 1       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[406]~897            ; 1       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[340]~896            ; 1       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[340]~895            ; 1       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[377]~894            ; 1       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[378]~892            ; 1       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[379]~891            ; 1       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[380]~890            ; 1       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[381]~889            ; 1       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[382]~888            ; 1       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[383]~887            ; 1       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[384]~886            ; 1       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[385]~885            ; 1       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[386]~884            ; 1       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[387]~883            ; 1       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[388]~882            ; 1       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[389]~881            ; 1       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[323]~880            ; 1       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[323]~879            ; 1       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[360]~878            ; 1       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[361]~876            ; 1       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[362]~875            ; 1       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[363]~874            ; 1       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[364]~873            ; 1       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[365]~872            ; 1       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[366]~871            ; 1       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[367]~870            ; 1       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[368]~869            ; 1       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[369]~868            ; 1       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[370]~867            ; 1       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[371]~866            ; 1       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[372]~865            ; 1       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[306]~864            ; 1       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[306]~863            ; 1       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[343]~862            ; 1       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[344]~860            ; 1       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[345]~859            ; 1       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[346]~858            ; 1       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[347]~857            ; 1       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[348]~856            ; 1       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[349]~855            ; 1       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[350]~854            ; 1       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[351]~853            ; 1       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[352]~852            ; 1       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[353]~851            ; 1       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[354]~850            ; 1       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[355]~849            ; 1       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[289]~848            ; 1       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[289]~847            ; 1       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[326]~846            ; 1       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[327]~844            ; 1       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[328]~843            ; 1       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[329]~842            ; 1       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[330]~841            ; 1       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[331]~840            ; 1       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[332]~839            ; 1       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[333]~838            ; 1       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[334]~837            ; 1       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[335]~836            ; 1       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[336]~835            ; 1       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[337]~834            ; 1       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[338]~833            ; 1       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[272]~832            ; 1       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[272]~831            ; 1       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[309]~830            ; 1       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[310]~828            ; 1       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[311]~827            ; 1       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[312]~826            ; 1       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[313]~825            ; 1       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[314]~824            ; 1       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[315]~823            ; 1       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[316]~822            ; 1       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[317]~821            ; 1       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[318]~820            ; 1       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[319]~819            ; 1       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[320]~818            ; 1       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[321]~817            ; 1       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[255]~816            ; 1       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[255]~815            ; 1       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[292]~814            ; 1       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[293]~812            ; 1       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[294]~811            ; 1       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[295]~810            ; 1       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[296]~809            ; 1       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[297]~808            ; 1       ;
; host_itf:inst10|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[298]~807            ; 1       ;
+------------------------------------------------------------------------------------------------------------------------------------------+---------+


+-----------------------------------------------------+
; Interconnect Usage Summary                          ;
+----------------------------+------------------------+
; Interconnect Resource Type ; Usage                  ;
+----------------------------+------------------------+
; Block interconnects        ; 1,639 / 26,052 ( 6 % ) ;
; C16 interconnects          ; 4 / 1,156 ( < 1 % )    ;
; C4 interconnects           ; 811 / 17,952 ( 5 % )   ;
; Direct links               ; 405 / 26,052 ( 2 % )   ;
; Global clocks              ; 3 / 8 ( 38 % )         ;
; Local interconnects        ; 386 / 8,256 ( 5 % )    ;
; R24 interconnects          ; 1 / 1,020 ( < 1 % )    ;
; R4 interconnects           ; 649 / 22,440 ( 3 % )   ;
+----------------------------+------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 12.92) ; Number of LABs  (Total = 86) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 6                            ;
; 2                                           ; 5                            ;
; 3                                           ; 1                            ;
; 4                                           ; 0                            ;
; 5                                           ; 1                            ;
; 6                                           ; 1                            ;
; 7                                           ; 1                            ;
; 8                                           ; 1                            ;
; 9                                           ; 1                            ;
; 10                                          ; 1                            ;
; 11                                          ; 4                            ;
; 12                                          ; 2                            ;
; 13                                          ; 0                            ;
; 14                                          ; 4                            ;
; 15                                          ; 5                            ;
; 16                                          ; 53                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 0.45) ; Number of LABs  (Total = 86) ;
+------------------------------------+------------------------------+
; 1 Async. clear                     ; 13                           ;
; 1 Clock                            ; 17                           ;
; 1 Clock enable                     ; 7                            ;
; 2 Clock enables                    ; 1                            ;
; 2 Clocks                           ; 1                            ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 13.85) ; Number of LABs  (Total = 86) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 5                            ;
; 2                                            ; 4                            ;
; 3                                            ; 1                            ;
; 4                                            ; 2                            ;
; 5                                            ; 0                            ;
; 6                                            ; 1                            ;
; 7                                            ; 0                            ;
; 8                                            ; 2                            ;
; 9                                            ; 2                            ;
; 10                                           ; 0                            ;
; 11                                           ; 3                            ;
; 12                                           ; 2                            ;
; 13                                           ; 0                            ;
; 14                                           ; 3                            ;
; 15                                           ; 22                           ;
; 16                                           ; 28                           ;
; 17                                           ; 1                            ;
; 18                                           ; 2                            ;
; 19                                           ; 2                            ;
; 20                                           ; 0                            ;
; 21                                           ; 1                            ;
; 22                                           ; 0                            ;
; 23                                           ; 1                            ;
; 24                                           ; 0                            ;
; 25                                           ; 1                            ;
; 26                                           ; 1                            ;
; 27                                           ; 0                            ;
; 28                                           ; 0                            ;
; 29                                           ; 0                            ;
; 30                                           ; 0                            ;
; 31                                           ; 0                            ;
; 32                                           ; 2                            ;
+----------------------------------------------+------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+--------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 11.44) ; Number of LABs  (Total = 86) ;
+--------------------------------------------------+------------------------------+
; 0                                                ; 0                            ;
; 1                                                ; 7                            ;
; 2                                                ; 4                            ;
; 3                                                ; 3                            ;
; 4                                                ; 0                            ;
; 5                                                ; 1                            ;
; 6                                                ; 3                            ;
; 7                                                ; 4                            ;
; 8                                                ; 5                            ;
; 9                                                ; 1                            ;
; 10                                               ; 1                            ;
; 11                                               ; 3                            ;
; 12                                               ; 3                            ;
; 13                                               ; 10                           ;
; 14                                               ; 13                           ;
; 15                                               ; 11                           ;
; 16                                               ; 15                           ;
; 17                                               ; 0                            ;
; 18                                               ; 0                            ;
; 19                                               ; 0                            ;
; 20                                               ; 0                            ;
; 21                                               ; 0                            ;
; 22                                               ; 0                            ;
; 23                                               ; 0                            ;
; 24                                               ; 0                            ;
; 25                                               ; 0                            ;
; 26                                               ; 0                            ;
; 27                                               ; 0                            ;
; 28                                               ; 0                            ;
; 29                                               ; 0                            ;
; 30                                               ; 0                            ;
; 31                                               ; 0                            ;
; 32                                               ; 2                            ;
+--------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 17.64) ; Number of LABs  (Total = 86) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 3                            ;
; 3                                            ; 2                            ;
; 4                                            ; 5                            ;
; 5                                            ; 1                            ;
; 6                                            ; 1                            ;
; 7                                            ; 3                            ;
; 8                                            ; 3                            ;
; 9                                            ; 1                            ;
; 10                                           ; 1                            ;
; 11                                           ; 0                            ;
; 12                                           ; 3                            ;
; 13                                           ; 2                            ;
; 14                                           ; 3                            ;
; 15                                           ; 3                            ;
; 16                                           ; 2                            ;
; 17                                           ; 5                            ;
; 18                                           ; 3                            ;
; 19                                           ; 4                            ;
; 20                                           ; 4                            ;
; 21                                           ; 7                            ;
; 22                                           ; 8                            ;
; 23                                           ; 1                            ;
; 24                                           ; 1                            ;
; 25                                           ; 1                            ;
; 26                                           ; 1                            ;
; 27                                           ; 0                            ;
; 28                                           ; 12                           ;
; 29                                           ; 5                            ;
; 30                                           ; 0                            ;
; 31                                           ; 0                            ;
; 32                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------+
; Fitter Device Options                                              ;
+----------------------------------------------+---------------------+
; Option                                       ; Setting             ;
+----------------------------------------------+---------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                 ;
; Enable device-wide reset (DEV_CLRn)          ; Off                 ;
; Enable device-wide output enable (DEV_OE)    ; Off                 ;
; Enable INIT_DONE output                      ; Off                 ;
; Configuration scheme                         ; Active Serial       ;
; Error detection CRC                          ; Off                 ;
; nCEO                                         ; Unreserved          ;
; ASDO,nCSO                                    ; As input tri-stated ;
; Reserve all unused pins                      ; As input tri-stated ;
; Base pin-out file on sameframe device        ; Off                 ;
+----------------------------------------------+---------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
    Info: Version 11.0 Build 157 04/27/2011 SJ Web Edition
    Info: Processing started: Wed Jun 17 13:47:05 2015
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off M3 -c M3
Warning: Parallel compilation is not licensed and has been disabled
Info: Selected device EP2C8F256C8 for design "M3"
Info: Low junction temperature is 0 degrees C
Info: High junction temperature is 85 degrees C
Info: Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning: Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info: Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info: Device EP2C5F256C8 is compatible
    Info: Device EP2C5F256I8 is compatible
    Info: Device EP2C5AF256I8 is compatible
    Info: Device EP2C8F256I8 is compatible
    Info: Device EP2C8AF256I8 is compatible
    Info: Device EP2C15AF256C8 is compatible
    Info: Device EP2C15AF256I8 is compatible
    Info: Device EP2C20F256C8 is compatible
    Info: Device EP2C20F256I8 is compatible
    Info: Device EP2C20AF256I8 is compatible
Info: Fitter converted 2 user pins into dedicated programming pins
    Info: Pin ~ASDO~ is reserved at location C3
    Info: Pin ~nCSO~ is reserved at location F4
Critical Warning: No exact pin location assignment(s) for 57 pins of 179 total pins
    Info: Pin SRAM_nOE not assigned to an exact location on the device
    Info: Pin SRAM_nWE not assigned to an exact location on the device
    Info: Pin SRAM_nCS not assigned to an exact location on the device
    Info: Pin SRAM_ADDR[17] not assigned to an exact location on the device
    Info: Pin SRAM_ADDR[16] not assigned to an exact location on the device
    Info: Pin SRAM_ADDR[15] not assigned to an exact location on the device
    Info: Pin SRAM_ADDR[14] not assigned to an exact location on the device
    Info: Pin SRAM_ADDR[13] not assigned to an exact location on the device
    Info: Pin SRAM_ADDR[12] not assigned to an exact location on the device
    Info: Pin SRAM_ADDR[11] not assigned to an exact location on the device
    Info: Pin SRAM_ADDR[10] not assigned to an exact location on the device
    Info: Pin SRAM_ADDR[9] not assigned to an exact location on the device
    Info: Pin SRAM_ADDR[8] not assigned to an exact location on the device
    Info: Pin SRAM_ADDR[7] not assigned to an exact location on the device
    Info: Pin SRAM_ADDR[6] not assigned to an exact location on the device
    Info: Pin SRAM_ADDR[5] not assigned to an exact location on the device
    Info: Pin SRAM_ADDR[4] not assigned to an exact location on the device
    Info: Pin SRAM_ADDR[3] not assigned to an exact location on the device
    Info: Pin SRAM_ADDR[2] not assigned to an exact location on the device
    Info: Pin SRAM_ADDR[1] not assigned to an exact location on the device
    Info: Pin SRAM_ADDR[0] not assigned to an exact location on the device
    Info: Pin SRAM_DATA[15] not assigned to an exact location on the device
    Info: Pin SRAM_DATA[14] not assigned to an exact location on the device
    Info: Pin SRAM_DATA[13] not assigned to an exact location on the device
    Info: Pin SRAM_DATA[12] not assigned to an exact location on the device
    Info: Pin SRAM_DATA[11] not assigned to an exact location on the device
    Info: Pin SRAM_DATA[10] not assigned to an exact location on the device
    Info: Pin SRAM_DATA[9] not assigned to an exact location on the device
    Info: Pin SRAM_DATA[8] not assigned to an exact location on the device
    Info: Pin SRAM_DATA[7] not assigned to an exact location on the device
    Info: Pin SRAM_DATA[6] not assigned to an exact location on the device
    Info: Pin SRAM_DATA[5] not assigned to an exact location on the device
    Info: Pin SRAM_DATA[4] not assigned to an exact location on the device
    Info: Pin SRAM_DATA[3] not assigned to an exact location on the device
    Info: Pin SRAM_DATA[2] not assigned to an exact location on the device
    Info: Pin SRAM_DATA[1] not assigned to an exact location on the device
    Info: Pin SRAM_DATA[0] not assigned to an exact location on the device
    Info: Pin M_nRESET not assigned to an exact location on the device
    Info: Pin XCLKOUT not assigned to an exact location on the device
    Info: Pin CPLD_8 not assigned to an exact location on the device
    Info: Pin CPLD_1 not assigned to an exact location on the device
    Info: Pin XEINT8 not assigned to an exact location on the device
    Info: Pin STEP_A not assigned to an exact location on the device
    Info: Pin STEP_nA not assigned to an exact location on the device
    Info: Pin STEP_B not assigned to an exact location on the device
    Info: Pin STEP_nB not assigned to an exact location on the device
    Info: Pin GPJ4_0 not assigned to an exact location on the device
    Info: Pin GPJ4_1 not assigned to an exact location on the device
    Info: Pin GPJ4_2 not assigned to an exact location on the device
    Info: Pin GPJ4_3 not assigned to an exact location on the device
    Info: Pin GPJ4_4 not assigned to an exact location on the device
    Info: Pin GPJ1_5 not assigned to an exact location on the device
    Info: Pin SPI_DOUT not assigned to an exact location on the device
    Info: Pin SPI_DIN not assigned to an exact location on the device
    Info: Pin SPI_SCLK not assigned to an exact location on the device
    Info: Pin SPI_DA_CS not assigned to an exact location on the device
    Info: Pin SPI_AD_CS not assigned to an exact location on the device
Info: Timing-driven compilation is using the TimeQuest Timing Analyzer
Info: Reading SDC File: 'M3.sdc'
Warning: Node: host_itf:inst10|seg_clk was determined to be a clock but was found without an associated clock assignment.
Warning: Node: CPLD_0 was determined to be a clock but was found without an associated clock assignment.
Info: Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info: Found 1 clocks
    Info:   Period   Clock Name
    Info: ======== ============
    Info:   10.000     FPGA_CLK
Info: Automatically promoted node FPGA_CLK (placed in PIN H2 (CLK0, LVDSCLK0p, Input))
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node host_itf:inst10|seg_clk
Info: Automatically promoted node host_itf:inst10|seg_clk 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node host_itf:inst10|seg_clk~0
Info: Automatically promoted node XnRESET (placed in PIN H15 (CLK5, LVDSCLK2n, Input))
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G6
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node host_itf:inst10|cnt_segcon[1]
        Info: Destination node host_itf:inst10|cnt_segcon[0]
        Info: Destination node host_itf:inst10|cnt_segcon[2]
Info: Starting register packing
Extra Info: Performing register packing on registers with non-logic cell location assignments
Extra Info: Completed register packing on registers with non-logic cell location assignments
Extra Info: Started Fast Input/Output/OE register processing
Extra Info: Finished Fast Input/Output/OE register processing
Extra Info: Moving registers into I/O cells, Multiplier Blocks, and RAM blocks to improve timing and density
Extra Info: Finished moving registers into I/O cells, Multiplier Blocks, and RAM blocks
Info: Finished register packing
    Extra Info: No registers were packed into other blocks
Info: Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info: Number of I/O pins in group: 57 (unused VREF, 3.3V VCCIO, 20 input, 37 output, 0 bidirectional)
        Info: I/O standards used: 3.3-V LVTTL.
Info: I/O bank details before I/O pin placement
    Info: Statistics of I/O banks
        Info: I/O bank number 1 does not use VREF pins and has undetermined VCCIO pins. 3 total pin(s) used --  40 pins available
        Info: I/O bank number 2 does not use VREF pins and has 3.3V VCCIO pins. 41 total pin(s) used --  5 pins available
        Info: I/O bank number 3 does not use VREF pins and has 3.3V VCCIO pins. 40 total pin(s) used --  7 pins available
        Info: I/O bank number 4 does not use VREF pins and has 3.3V VCCIO pins. 40 total pin(s) used --  6 pins available
Info: Fitter preparation operations ending: elapsed time is 00:00:00
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time is 00:00:00
Info: Fitter placement operations beginning
Info: Fitter placement was successful
Info: Fitter placement operations ending: elapsed time is 00:00:02
Info: Fitter routing operations beginning
Info: Router estimated average interconnect usage is 2% of the available device resources
    Info: Router estimated peak interconnect usage is 10% of the available device resources in the region that extends from location X11_Y10 to location X22_Y19
Info: Fitter routing operations ending: elapsed time is 00:00:01
Info: The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info: Optimizations that may affect the design's routability were skipped
Info: Started post-fitting delay annotation
Warning: Found 108 output pins without output pin load capacitance assignment
    Info: Pin "XM0_DATA[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "XM0_DATA[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "XM0_DATA[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "XM0_DATA[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "XM0_DATA[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "XM0_DATA[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "XM0_DATA[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "XM0_DATA[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "XM0_DATA[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "XM0_DATA[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "XM0_DATA[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "XM0_DATA[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "XM0_DATA[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "XM0_DATA[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "XM0_DATA[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "XM0_DATA[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "lcd_e" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "lcd_rs" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "lcd_rw" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "piezo" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_nOE" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_nWE" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_nCS" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "dot_d[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "dot_d[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "dot_d[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "dot_d[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "dot_d[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "dot_d[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "dot_d[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "dot_scan[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "dot_scan[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "dot_scan[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "dot_scan[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "dot_scan[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "dot_scan[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "dot_scan[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "dot_scan[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "dot_scan[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "dot_scan[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "key_scan[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "key_scan[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "key_scan[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "key_scan[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "lcd_data[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "lcd_data[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "lcd_data[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "lcd_data[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "lcd_data[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "lcd_data[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "lcd_data[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "lcd_data[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "led[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "led[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "led[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "led[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "led[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "led[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "led[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "led[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "seg_com[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "seg_com[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "seg_com[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "seg_com[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "seg_com[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "seg_com[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "seg_disp[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "seg_disp[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "seg_disp[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "seg_disp[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "seg_disp[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "seg_disp[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "seg_disp[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "seg_disp[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DATA[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DATA[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DATA[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DATA[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DATA[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DATA[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DATA[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DATA[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DATA[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DATA[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DATA[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DATA[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DATA[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DATA[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DATA[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DATA[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info: Delay annotation completed successfully
Info: Quartus II Fitter was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 312 megabytes
    Info: Processing ended: Wed Jun 17 13:47:10 2015
    Info: Elapsed time: 00:00:05
    Info: Total CPU time (on all processors): 00:00:06


