{
    "version": "2.0.0",
    "tasks": [
        {
            "label": "Compile Verilog",
            "type": "process",
            "command": "vlog",
            "args": [
                // "-sv", // 如果是SystemVerilog
                "-work", "work", // 编译到work库
                "${workspaceFolder}/src/your_design.sv", // 你的设计文件
                "${workspaceFolder}/tb/your_testbench.sv" // 你的测试平台文件
            ],
            "group": {
                "kind": "build",
                "isDefault": true
            },
            "problemMatcher": "$modelsim" // 自定义问题匹配器，用于解析Modelsim的错误信息
        },
        {
            "label": "Simulate Design",
            "type": "process",
            "command": "vsim",
            "args": [
                "-c", // 命令行模式，不直接弹出GUI
                "-do", "${workspaceFolder}/scripts/run_sim.tcl", // 执行一个Tcl脚本
                "work.your_testbench", // 仿真入口
                "-gui" // 仿真结束后弹出GUI
            ],
            "group": "test",
            "problemMatcher": []
        },
        {
            "label": "Clean Modelsim",
            "type": "process",
            "command": "vlib",
            "args": [
                "-clean", "work"
            ],
            "problemMatcher": []
        }
    ]
}