#include "at32f435_437.h"

#define QSPI_PSRAM_QSPIx QSPI2
#define QSPI_PSRAM_QSPI_CLK CRM_QSPI2_PERIPH_CLOCK

#define QSPI_PSRAM_CS_GPIO_CLK CRM_GPIOB_PERIPH_CLOCK
#define QSPI_PSRAM_CS_GPIO_PIN GPIO_PINS_8
#define QSPI_PSRAM_CS_GPIO_PINS_SOURCE GPIO_PINS_SOURCE8
#define QSPI_PSRAM_CS_GPIO_PORT GPIOB
#define QSPI_PSRAM_CS_GPIO_MUX GPIO_MUX_10

#define QSPI_PSRAM_CLK_GPIO_CLK CRM_GPIOB_PERIPH_CLOCK
#define QSPI_PSRAM_CLK_GPIO_PIN GPIO_PINS_1
#define QSPI_PSRAM_CLK_GPIO_PINS_SOURCE GPIO_PINS_SOURCE1
#define QSPI_PSRAM_CLK_GPIO_PORT GPIOB
#define QSPI_PSRAM_CLK_GPIO_MUX GPIO_MUX_10

#define QSPI_PSRAM_D0_GPIO_CLK CRM_GPIOB_PERIPH_CLOCK
#define QSPI_PSRAM_D0_GPIO_PIN GPIO_PINS_0
#define QSPI_PSRAM_D0_GPIO_PINS_SOURCE GPIO_PINS_SOURCE0
#define QSPI_PSRAM_D0_GPIO_PORT GPIOB
#define QSPI_PSRAM_D0_GPIO_MUX GPIO_MUX_9

#define QSPI_PSRAM_D1_GPIO_CLK CRM_GPIOB_PERIPH_CLOCK
#define QSPI_PSRAM_D1_GPIO_PIN GPIO_PINS_7
#define QSPI_PSRAM_D1_GPIO_PINS_SOURCE GPIO_PINS_SOURCE7
#define QSPI_PSRAM_D1_GPIO_PORT GPIOB
#define QSPI_PSRAM_D1_GPIO_MUX GPIO_MUX_9

#define QSPI_PSRAM_D2_GPIO_CLK CRM_GPIOA_PERIPH_CLOCK
#define QSPI_PSRAM_D2_GPIO_PIN GPIO_PINS_5
#define QSPI_PSRAM_D2_GPIO_PINS_SOURCE GPIO_PINS_SOURCE5
#define QSPI_PSRAM_D2_GPIO_PORT GPIOA
#define QSPI_PSRAM_D2_GPIO_MUX GPIO_MUX_9

#define QSPI_PSRAM_D3_GPIO_CLK CRM_GPIOA_PERIPH_CLOCK
#define QSPI_PSRAM_D3_GPIO_PIN GPIO_PINS_3
#define QSPI_PSRAM_D3_GPIO_PINS_SOURCE GPIO_PINS_SOURCE3
#define QSPI_PSRAM_D3_GPIO_PORT GPIOA
#define QSPI_PSRAM_D3_GPIO_MUX GPIO_MUX_9

void ly68l6400_init(void);
void ly68l6400_xip_mode_init(void);
void ly68l6400_command_mode_init(void);
uint16_t ly68l6400_readID(void);
