# 순차 논리 회로

## Flip Flop

### Combinational vs Sequential Logic

- 조합 회로: 현재의 출력상태와 무관하게 오로지 입력 조건에 의하여만 출력이 결정
- 순차 회로: 과거의 출력 상태가 현재의 출력에 영향을 끼치는 회로
	- 과거의 출력 상태가 메모리 되어 현재의 입력과 함께 출력 결정



### SR Latch

- SR Latch는 가장 기본적인 플립플롭 중 하나
- R이 1일 때는 Q = 0(Reset), S가 1일 때는 Q = 1(Set)
- R = S = 0일 경우: Latch로, Q의 상태를 그대로 유지
- R = S = 1: 사용해서는 안되는 조건( Q = NOT Q )

![SR-Latch](https://sub.allaboutcircuits.com/images/04173.png)
출처: https://www.allaboutcircuits.com/textbook/digital/chpt-10/s-r-latch/



![SR-Latch](https://upload.wikimedia.org/wikipedia/commons/8/8f/SRLatch-lowres.gif)
출처: https://en.wikipedia.org/wiki/Flip-flop_(electronics)



### Clocked SR Latch

- SR Latch의 문제
	- 1,0의 신호가 직각으로 깔끔하게 나올 수 없음: 중간 신호 변경 때 둘 다 1로 인식되는 상황이 가능
	- 중간에 노이즈가 생길 때 결과가 달라질 수 있음
- 입력이 특정한 시기에만 영향을 줄 수 있도록 제어함으로써 문제를 해결할 수 있음
- Clocked SR Latch: CP가 H일 때만 S,R이 유효하며 CP가 L일 경우 현재값 유지(Latch)

![Clocked SR Latch](https://upload.wikimedia.org/wikipedia/commons/thumb/e/e1/SR_%28Clocked%29_Flip-flop_Diagram.svg/300px-SR_%28Clocked%29_Flip-flop_Diagram.svg.png)
출처: https://en.wikipedia.org/wiki/Flip-flop_(electronics)



![Clocked SR Latch](https://upload.wikimedia.org/wikipedia/commons/8/88/GatedDLatch-lowres.gif)
응용(출처: https://en.wikipedia.org/wiki/Flip-flop_(electronics))



### JK F/F, D F/F
- JK flip flop: SR에서 불가한 S = R = 1인 경우도 동작되도록 한 flip flop

![JK flip flop](https://sub.allaboutcircuits.com/images/04196.png)
출처: https://www.allaboutcircuits.com/textbook/digital/chpt-10/j-k-flip-flop/

- D flip flop: JK에서 Latch 기능만 남긴 flip flop: 1bit 메모리로 사용
	- CP 가 인가될 때 D 값이 플립플롭 내부에 저장, Q값이 저장됨

![D flip flop](https://image.slidesharecdn.com/dcsppt-150919142146-lva1-app6892/95/d-flip-flop-7-638.jpg?cb=1442672591)
출처: https://www.slideshare.net/RRjZ/d-flip-flop

![D flip flop memory](http://hyperphysics.phy-astr.gsu.edu/hbase/Electronic/ietron/dflipflop5.gif)
출처: http://hyperphysics.phy-astr.gsu.edu/hbase/Electronic/Dflipflop.html

## Sequential 회로

### Clock과 propogation delay

- 주파수(f): 파형이 1초 동안 진동하는 횟수
	- 1MHz: 1초에 1000000번 진동
- 주기(T): 파형이 1번 진동하는 동안 걸리는 시간
	- T = 1/f, 1MHz 파형의 주기는 1/1000000
- Propagation delay time(tphl): 입력으로부터 출력이 발생하기까지 걸리는 시간
	- 하이에서 로우로 가는 데 걸리는 시간(tphl)
	- 로우에서 하이로 가는 데 걸리는 시간(tplh)
	- 시간은 로우와 하이의 중간지점을 기준으로 잡음

![Propagation Delay](https://image.slidesharecdn.com/myslideslogicfamily-140920052205-phpapp01/95/slidelogicfamilypunesecomp-22-638.jpg?cb=1411190631)
출처: https://www.slideshare.net/hello_priti/slidelogicfamilypunesecomp

### Setup, Hold time
- setup time
	- 클락의 변화가 일어나기 전까지 입력이 정확히 인식되는데 필요한 최소 유지 시간
	- 데이터의 파형을 확인하는 데에(high or low) 걸리는 시간
	- 사진 찍기 전 준비자세를 생각하면 좋음
- hold time
	- 변화가 일어난 후 상태의 변화가 정확히 인식되는데에 필요한 최소 시간
	- 판변된 결과가 유지되어야 하는 최소시간
	- 노이즈 등의 위험으로부터 데이터를 보호하기 위함

http://recipes.egloos.com/4974281 : 타이밍 차트에 대한 설명

![setup,hold time](http://referencedesigner.com/tutorials/si/images/setuphold.jpg)
출처: http://referencedesigner.com/tutorials/si/si_02.php



### Chattering 현상
- 스위치는 스프링의 기계적인 동작에 의하여 접점이 붙거나 떨어짐
- 이로 인해 스위치를 누르거나 뗄 때 많은 기계적 진동이 발생
- 디지털 회로는 이 진동을 0,1이 계속해서 변화하는 것으로 인식: Chattering 현상
- 해결 방법: Debouncing
	- 채터링을 제거하기 위한 하드웨어 혹은 소프트웨어적인 방법
	- 회로적 방법: 외부에 low pass filter를 설치, 고주파 진동을 제거
		- 하드웨어적인 비용 및 pcb 면적이 증가하게 되는 요인
	- 소프트웨어: 입력 신호를 여러 번 읽어 계속 같은 값일 때 정확한 논리 값으로 판단
		- 비용은 절감되나 소프트웨어 부하가 증가

![chattering](http://cfile25.uf.tistory.com/image/217EB64A5388242110C95F)
출처: http://cfile25.uf.tistory.com/image/217EB64A5388242110C95F

### Debouncing 회로
- RC회로의 충방전 곡선을 이용한 회로로, R,C가 클수록 제거효과가 커짐
- 채터링 곡선을 완만하게 만들어 안정성을 늘려줌



![Debouncing circuit](http://www.piclist.com/images/www/hobby_elec/gif/ckt10_33.gif)
출처: http://www.piclist.com/images/www/hobby_elec/e_ckt10_3.htm


### Schmitt Trigger Input
- 5V의 회로는 Low = 0 ~ 0.5V, High = 2.5 ~ 5V
- Noise margin이 0.5V일 때
	- 2.0V보다 작아지면 L, 1.0V보다 높아지면 H이 됨
- 회로 출력의 Ripple이 이 전압 범위 내에서 진동할 경우 Chattering 현상 발생
- Schmitt Trigger는 low에서 high, high에서 low로 변화하는 시점을 다르게 설명
	- H에서 떨어지거나 L에서 올라갈 때에는 noise margin을 포함한 범위 안에 들어와야 함
	- 위 예에서: H에서 떨어질 때는 L 인식 레벨인 1.0V보다 낮아지면 L로 변하고 그 전까지는 유지
	- L에서 올라갈 떄는 H 인식 레벨인 2.0V보다 높아지면 H로 변하고 그 전까지는 유지

![Schmitt Trigger](http://howtomechatronics.com/wp-content/uploads/2015/08/Op-Amp-Schmitt-Trigger-Equations-and-Diagram.png)
출처: http://howtomechatronics.com/how-it-works/electrical-engineering/schmitt-trigger/


![Schmitt Trigger](http://howtomechatronics.com/wp-content/uploads/2015/08/Non-Symmetrical-Schmitt-Trigger.png)
출처: http://howtomechatronics.com/how-it-works/electrical-engineering/schmitt-trigger/