---
layout: post
title: "3-1 PN접합"
author: ws
cateories: [ silicon ]
beforetoc: ""
image: assets/images/wspj3.jpg
toc: true
---

# PN 접합

## 1 PN 접합 이론의 기초적 요소

![img1](/images/ws_3/1.png)

 위의 그림처럼 PN 접합은 P형 기판 속으로 도너(donor)를 주입하거나 확산시켜 제조할수 있다. 또한 N형 반도체 층을 억셉터를 이용하여 PN 접합을 생성시킬 수도 있다. P층과 N층이 각각 억셉터 농도 $$N_{a}$$와 도너 농도 $$N_{d}$$로 균일하게 도핑되어있다고 가정하자. 이러한 이상적인 PN 접합을 계단 접합(tep junction) 혹을 가파른 접합(abrupt junction)이라고 한다. 평형상태에서는 하나의 페르미 준위만 존재하므로 평형상태에서 PN 접합의 에너지 다이어그램을 그리면 다음과 같고 중성 N층 공핍충(depletion layer) 중성 P층으로 나누어질 수 있다.

![img2](/images/ws_3/2.png) 

 N형은 $$E_{F}$$에 가까운 $$E_{c}$$를 갖고 P형은 $$E_{F}$$에 가까운 $$E_{V}$$를 갖는다. 공핍층은 전자와 정공들이 공핍되어 있다는 의미이다. 위 그림에서 $$E_{V}$$와 $$E_{c}$$가 평평하지않은 것을 알 수 있는데 이는 내부에 전압 차이가 존재한다는 것을 의미한다. 이 전압 차이$$\phi_{bi}$$를 내부 전위(built-in potential)라고 하고 다음과 같이 구할 수 있다.(1.8 참조)
> $$N-region \; n = N_{d} = N_{c}e^{-qA/kT} => A = \frac{kT}{q}ln\frac{N_{c}}{N_{d}} \\
P-region \; n = \frac{n_{i}^{2}}{N_{a}} = N_{c}e^{-qB/kT} => B = \frac{kT}{q}ln\frac{N_{c}N_{a}}{n_{i}^{2}} \\
\phi_{bi} = B - A = \frac{kT}{q}(ln\frac{N_{c}N_{a}}{n_{i}^{2}} - ln{N_{c}}{N_{d}})$$

## 2 공핍층 모델
공핍층의 전계와 전위를 구하기 위해 가우스 법칙과 포아송 방정식을 알아볼 것이다. 가우스 법칙은 다음과 같고 푸아송 방정식을 유도할 수 있다. 
> $$\vec{\bigtriangledown}\bullet\vec{E} = \frac{\rho}{\epsilon} \; (\rho 는 전하밀도이고 \epsilon 는 반도체의 유전율이다.) $$
$$\vec{E} = -\vec{\bigtriangledown}V$$
$$\vec{\bigtriangledown}\bullet (-\vec{\bigtriangledown}V) = \frac{\rho}{\epsilon}$$

따라서 푸아송 방정식 $$\bigtriangledown^{2}V = -\frac{\rho}{\epsilon}$$를 유도할 수 있다.

![img3](/images/ws_3/4.png) 


위 그림과 같이 PN 접합을 나누어 볼 수 있다. 공핍층의 P쪽과()에 N쪽에 가우스 법칙과 포아송 방정식을 적용하면 다음 결과를 얻을 수 있다.

> $$E(x) = -\frac{qN_{a}}{\varepsilon_{S}}x + C_{1} = \frac{qN_{a}}{\varepsilon_{s}} (x_{p} -x) \qquad 0 \le x \le x_{P}$$
$$E(x) = -\frac{qN_{d}}{\varepsilon_{S}} ( x-x_{N} ) \qquad x_{N} \le x \le 0 \\
V(x) = -\frac{qN_{a}}{2\varepsilon_{s}} ( x_{p} - x )^{2} \qquad 0 \le x \le x_{P} \\
V(x) = D - \frac{qN_{a}}{2\varepsilon_{s}} ( x - x_{N} )^{2} \\
\qquad \quad =\phi_{bi} - \frac{qN_{d}}{2\varepsilon_{S}} ( x - x_{N} )^{2} \qquad x_{N} \le x \le 0 $$

![img4](/images/ws_3/9.png) 

$$C_{1}$$은 적분 상수이고 경계 조건에 의해 값을 결정할 수 있다.
전계는 연속이므로 x가 0일 때 위 두 식을 같다고 놓으면 다음 식을 얻을 수 있다.

> $$N_{a}|x_{p}| = N_{d}|x_{n}|$$
 
$$|x_{p}|$$와 $$|x_{n}|$$는 각각 접합 양쪽에서 공핍층의 폭이다. 도핑을 더 많이 한 쪽의 공핍층 폭이 더 좁아지는 것을 알 수 있다. PN접합은 보통 도핑 농도가 매우 심하게 비대칭이고 이러한 접합을 일방형 접합(one-sided junction)이라고 한다. $$N^{+}P$$접합 또는 $$P^{+}N$$접합이 여기에 해당된다. 여기서 $$N^{+}$$처럼 +가 붙은 쪽은 도핑을 강하게 한 쪽이라는 것을 의미한다. “공핍층은 상대적으로 도핑을 적게 한 쪽으로 주로 침투하고, 따라서 강하게 도핑된 물질의 공핍층 폭은 종종 무시될 수 있다.”
앞에서 구했던 V에 관한 두 식에서 x=0에서 같다는 조건을 이용하여 다음과 같은 식을 얻을 수 있고 이를 통해 공핍층의 폭을 구할 수 있다.

> $$x_{p}-x_{N} = W_{dep} = \sqrt{\frac{2\varepsilon_{s}\phi_{bi}}{q} (\frac{1}{N_{a}} + \frac{1}{N_{d}} )}$$

일방형 접합의 경우 다음과 같이 쓸 수 있다.



## 3 역 바이어스된 PN 접합
N영역에 양의 전압이 가해질 때 PN 접합은 역방향 바이어스(reverse-bias)가 걸렸다고 한다. 이 상태에서는 매우 작은 전류가 흐른다. 이는 P형에 전자가 거의 없고 N형에 정공이 거의 없기 때문이다. 전류가 매우 작고 중성영역의 IR강하가 무시할 수 있을 정도이므로 모든 역 마이어스 전압은 공핍층에 걸린다고 봐도 무방하다.
앞에서 유도한 내부전위와 관련된 공핍층 식은 아래의 그림 b와 같이 V가 0일 경우이다.

![img5](/images/ws_3/13.png) 

공핍층 식에 역방향 바이어스 만큼의 전압을 추가해주면 식은 다음과 같다.

이를 통해 “접합이 더 역 바이어스되면 공핍층은 더 넓어진다.“는 것을 알 수 있다.

## 4 커패시턴스-전압 특성

![img6](/images/ws_3/15.png) 

위 그림처럼 공핍층과 n,p영역은 유전체와 두 개의 도체로 보면 PN접합은 다음과 같은 커패시턴스 값을 갖는 평행-판 커패시터로 모델링 할 수 있다.
C는 공핍층 커패시턴스(depletion-layer capacitaance)이고 A는 면적이다. 공핍층 커패시턴스는 접합 면저을 줄이거나 W를 증가시켜 낮출 수 있는데 W는 도핑농도를 줄이거나 역 바이어스를 가함으로써 증가시킬 수 있다.

## 5 접합 항복

![img7](/images/ws_3/16.png) 

앞에서 역바이어스된 PN접합이 작은 전류가 흐른다고 하였다. 하지만 위 그림처럼 임계 역 바이어스에 도달할 경우 접합 항복(junction breakdown)이 일어난다. 따라서 회로에서 안전한 수준으로 전류를 제한하기위해 알맞은 저항 R을 선택하여 회로를 구성해야 한다.


