# [V5](https://github.com/sochub/V5) 
[![sites](SoC/qitas.png)](http://www.qitas.cn)
#### 归属：[allwinner](https://github.com/sochub/allwinner)
#### 架构：[cortex A7](https://github.com/sochub/CA7)

## [描述](https://github.com/sochub/V5/wiki) 

全志V5 cortex A7四核处理器，基于28nm工艺，在单芯片上集成了双ISP，主要应用于高清图像采集领域

### V5 V100
[![sites](docs/V100.png)](http://www.sochub.com)

- V100封装：TFBGA (17mm x 17mm, 0.65mm pitch) 

### V5 DV100
[![sites](docs/DV100.png)](http://www.sochub.com)

- DV100封装：TFBGA (14mm x 14mm, 0.5mm pitch)
- 主要特点：双ISP
- 功能特点：3xSDIO

### [选型建议](https://github.com/sochub)

平台发布比较久远，集成的ISP和内核性能已经开始落后，性价比优势逐渐消失

##  [SoC资源平台](http://www.qitas.cn)
