and the decimation filter. The DPNC-LNA uses the 
proposed Dual-Path Noise Cancelling(DPNC) technique 
to reduce the noise figure. In the decimation filter, 
based on the sub-sampling theory, the mixer is 
combined with the first-stage anti-aliasing filter to 
become the Sub-Sampling Filter without adding any 
extra circuits to reduce the power and the chip area. 
Af-terward, 3-stage decimators followed by the anti-
aliasing filter down convert the signal frequency 
from 2.4GHz to 4MHz.    
The low power indoor receiver fabricated by 180nm 
process within 1.3 mm2 area with 1V supply voltage 
reaches NF of 17.6dB and IIP3 of -15dBm.The power 
consumption is 25mW. 
 
英文關鍵詞： LNA、Decimation Filter、DPNC(Dual-Path Noise 
Cancelling)、Sub-sampling Theory、NF(Noise Figure) 、
IIP3 
 
1 
 
前言 
 
隨著科技的發展，醫學也持續的改進。如同天花、肺結核等，許多致命的疾病已經不再
是不可治癒的。然而，還是有許多疾病威脅著人們的生命。心血管疾病即為一種危險的疾病。
根據統計，心血管疾病為臺灣的的二大死因，約佔每年總死亡人口的百分之十點八[1]。與一
般慢性疾病不同，心血管疾病具有急迫性。如果心血管疾病病患們無法的即時接受診斷與治
療，將會有立即的生命危險。即使病患接受治療並痊癒，在未來仍然有很大的機會會再次復
發。因此，如何去有效的監控具有心血管疾病病史的病患們，將是個重要的議題。 
 
遠距醫療照護系統是新興的科技，可以用來有效的監控具有心血管疾病病史的病患。圖
一所示即為針對心血管疾病病患所設計的遠距醫療照護系統。包含了脱氧核糖核酸(Deoxyri- 
bonucleic acid, DNA)晶片進行適藥性的篩檢，腦利鈉肽(Brain natriuretic peptide, BNP)晶片進
行特異蛋白質的檢測，並且藉由無線感測網路進行即時生理監控，將收集到的生理信息即時
的傳送到醫師手中，藉以判斷與診療。這個系統將醫生與病患連結起來，病患不再需要頻繁
的往返醫院與自宅之中，而所空出來的病床則可以用在更加嚴重的病患們，無論是醫院以及
病患均得到好處。因此，遠距醫療照護系統在監控病患上是個相當有效並經濟的系統。 
 
圖一應用於心血管疾病病患之遠距醫療照護系統 
3 
 
文獻探討 
 
表二所列為近年來 ZigBee接收機的相關研究，其中在 Topology列的 C代表連續時間式
(Continuous time)接收機架構，NF代表雜訊指數，IIP3代表輸入三階截止點，Pcore代表核心元
件所消耗的功率，Vdd代表供應電壓大小，Areacore代表核心元件所消耗的面積。可以看到，
在 ZigBee接收機的相關設計中，全部均是採用連續時間式接收機架構[4]-[9]。一般而言，使
用連續時間式接收機架構在基頻(Baseband)電路設計上將可能使用到大量的運算放大器
(Operational amplifier)或是轉導放大器(Transconductance amplifier)，其中主動電阻電容式
(Active-RC)濾波器與轉導電容式(Gm-C)濾波器更是常見用於濾波器設計上。然而，運算放大
器與轉導放大器將會消耗大量的功率，限制接收機整體的最小功率消耗。因此，如何避免使
用到運算放大器與轉導放大器將是至關重要的。 
 
近年來，離散時間式(Discretetime)接收機架構被大量的研究[10]-[16]。使用離散時間式接
收機架構最大好處在於可以輕易地由數位方式控制其電路特性，達成軟體無線電(Software 
defined radio)系統。除此之外，由於離散時間式接收機架構可以完全使用切換電容(Switched 
capacitor)來實現，因此可以避免使用到運算放大器與轉導放大器等會耗費大量功率的元件，
具有低功率消耗的潛力。與傳統的類比電路不同，由於離散時間式接收機架構的功率消耗絕
大部分來至於時脈產生器上(Clock generator)的動態功率消耗(Dynamic power dissipation)，因
此與數位電路相同，其效能以及功率消耗將可以隨著製程的演進而大幅改善，這是類比電路
所不及的。 
 
表二 ZigBee接收機相關研究 
 [4]*2 [5]*1 [6]*2 [7] [8] [9] Unit
Topology C C C C C C -- 
NF 10 7.5 12 9.5 16 16.5 dB 
IIP3 -13 -10 -12.5 -18 -10.5 -- dBm
Pcore 3.6 5.4 3.6 12.6 6.0 9.0 mW
Vdd 1.2 1.35 1.2 1.8 0.6 1.8 V 
Areacore 0.23 0.23 0.35 5.9*3 2.9*3 5.1*3 mm2
Technology 
90nm 
CMOS 
90nm 
CMOS 
90nm 
CMOS 
180nm 
CMOS 
90nm 
CMOS 
180nm 
CMOS 
-- 
*1Only front-end *2With VCO *3Total power / area 
5 
 
如圖三所示，傳統上連續時間式接收機架構中所使用到的吉伯特(Gilbert cell)混頻器將可
以被一個次取樣混頻器所取代。由於次取樣混頻器的輸出信號為離散時間信號，所以後端的
濾波器將可以使用離散時間式濾波器來實現，這也是為何此種架構稱為離散時間式接收機。
次取樣混頻器的輸出取樣速度將與射頻載頻頻率(Carrier frequency)相當。舉例來說，ZigBee
的射頻載頻頻率約為 2.4GHz，然而其一個頻道(Channel)的頻寬僅僅只有 2MHz。要以 2.4GS/s
的取樣速度去實現一個頻寬只有 2MHz的頻道選擇濾波器(Channel-selection filter)是非常不實
際的，會耗費大量的功率以及成本。因此，大部分的離散時間式接收機設計均會把取樣速度
降到較低的取樣速度(Decimation)後再進行頻道選擇。然而降低取樣速度將會造成混疊失真，
所以在每個抽取器(Decimator)前均須加上抗混疊濾波器(Anti-aliasing filter)來防止混疊失真，
形成了抽取濾波器(Decimation filter)的架構。 
 
在離散時間式濾波器的實現方面，有限脈衝響應濾波器(Finite impulse response filter, FIR 
filter)是常見的離散時間式濾波器。其系統函數(System function)可以表示為： 
 
  N nn
n 0
1 2 N
0 1 2 N
T z a z
a a z a z a z


  

    


 (1) 
因此可以發現在時域輸入(x[n])與輸出(y[n])的關係為： 
 
   
       
N
k
k 0
0 1 2 N
y n a x n k
a x n a x n 1 a x n 2 a x n N

 
       


 (2) 
從式子(2)中可以發現，y[n]實際上是由 x[n]經過不同的遲滯時間(Delay time)後，再經過不同
比例的加權後，再輸出端總合起來就可以形成有限脈衝響應濾波器的效果。 
 
圖三離散時間式接收機架構 
7 
 
而使用次取樣濾波器將可以同時對信號進行降頻、離散時間化以及抗混疊濾波，並且次取樣
濾波器之電路架構與傳統離散時間式接收機中的第一級抗混疊濾波器完全相同。因此，在不
增加任何電路成本的情況下，使用次取樣濾波器將可以完全移除次取樣混頻器，大幅的降低
功率消耗、成本與總體雜訊。 
 
在實際電路設計方面，如圖五所示，低雜訊放大器(Low noise amplifier, LNA)延續使用子
計畫二之前所提出之具雙路雜訊抑制機制(Dual-path noise-cancelling, DPNC)之低雜訊放大器
架構[17]。具雙路雜訊抑制機制之低雜訊放大器可以同時達到低功率消耗與高可靠度，因此
非常適合使用在生物醫療應用上，其詳細運作原理與設計考量可以參閱[17]。圖六所示為以
切換電容實現之次取樣濾波器。在次取樣濾波器的架構上採用移動平均(Moving average)有限
 
圖五具雙路雜訊抑制機制之低雜訊放大器 
 
 
圖六次取樣濾波器 
9 
 
最後在頻道選擇濾波器的設計上選擇使用多次餘弦(COSn)有限脈衝響應濾波器架構，其
濾波器參數為： 
 
N
n
n N
Ca ,  n=0, 1, , N
2
   (7) 
頻道選擇濾波器採用多次餘弦有限脈衝響應濾波器架構的是因為其系統方程式的零點(Zero)
均坐落於取樣速度一半的位置，因此在濾波器響應(Filter response)上將會有一個深凹口(Notch)
坐落於取樣速度一半的位置。頻道選擇濾波器的取樣速度為 25MS/s，因此濾波器響應上的深
凹口將會落於 12.5MHz，比起移動平均有限脈衝響應濾波器架構可以更輕易地達到 IEEE 
802.15.4對相間頻道抵抗(Alternate channel rejection)的要求。圖九所示為最後輸出端與濾波器
之間所加上之輸出緩衝器(Output buffer)架構。 
 
圖八頻道選擇濾波器的實際電路設計 
 
 
圖九頻道選擇濾波器的實際電路設計 
11 
 
圖十一所示為離散時間式接收機前端電路的輸入反射係數(Reflection coefficient, S11)量
測圖。可以看到，量測到的輸入反射係數與典型─典型製程角落的模擬結果有所不符，這是
因為具雙路雜訊抑制機制之低雜訊放大器使用電晶體的轉導值(Transconductance, gm)進行輸
入阻抗匹配(Input impedance matching)，而轉導值將會隨著直流電流的改變而一起改變，進一
步造成輸入反射係數的量測結果與模擬結果不符。然而，所量測到的輸入反射係數依然落於
典型─典型製程角落與快速─快速製程角落的模擬結果之間，並且還是有符合小於-10dB 的
要求。 
 
 由於 IEEE 802.15.4使用最小頻移鍵控調變(Minimum-shift keying modulation, MSK mod-
ulation)，因此在濾波器的實線上將必須拆分為四路實現，分別為 I+、I-、Q+以及 Q-。圖十
二與圖十三所示分別為 Q+的單端轉換增益量測圖與四路的單端轉換增益量測圖。可以看到
單端轉換增益的量測結果同樣位於典型─典型製程角落與快速─快速製程角落的模擬結果之
間，並且量測到的最大四路單端轉換增益誤差(Gain error)約為 1dB。量測到的最大單端轉換
增益達到 11.8dB。扣除掉輸出緩衝器造成的 5.2dB損耗以及加上差動輸出 6dB的增益，實際
上離散時間式接收機前端電路的轉換增益將可以達到 23dB。 
 
 
圖十一輸入反射係數量測圖 
13 
 
圖十四所示為離散時間式接收機前端電路的轉換響應量測圖。所量測到的轉換響應具有
離散時間濾波器的特性，但其兩個凹口的位置則與模擬結果有所不符。這是因為離散時間濾
波器的濾波器響應將會隨著取樣速度的不同而改變，因此凹口位置的漂移應為取樣速度不匹
配所造成的影響。除此之外，兩個凹口的距離也較模擬結果來的近。凹口的距離是決定於濾
波器參數，當濾波器參數比例改變時，即會造成兩個凹口的距離改變。實際上會造成濾波器
參數比例改變的原因有寄生電容(Parasitic capacitance)變異、電容比例(Capacitance ratio)變異
或是開關(Switch)的寄生電阻(Parasitic resistance)變異，這些變異均有可能造成濾波器參數比
例改變。然而，雖然不如模擬結果一般，量測到的相鄰頻道抵抗(Adjacent channel rejection)
為 12dB，相間頻道抵抗為 36dB，依然有達到 IEEE 802.15.4的對相鄰頻道抵抗要達到 0dB與
相間頻道抵抗要達到 30dB的要求。 
 
 圖十五與圖十六所示分別為 Q+的單端雜訊指數量測圖與四路的單端雜訊指數量測圖。
所量測到的單端雜訊指數與模擬結果非常相似，約為 26.7dB。由於沒有辦法量測去除掉輸出
緩衝器後的雜訊指數，因此只描繪出去除掉輸出緩衝器後雜訊指數的模擬結果。模擬結果顯
示，去除掉輸出緩衝器後的雜訊指數為 17.6dB，符合 IEEE 802.15.4的要求。 
 
 
圖十四轉換響應量測圖 
15 
 
圖十七所示為離散時間式接收機前端電路的輸入三階截止點量測圖。輸入的兩個射頻信
號頻率分別為 2401.0MHz 與 2401.5MHz。量測到的輸入三階截止點約為-15dBm，與模擬結
果相當。 
 
 表五所列為 ZigBee接收機相關研究與比較。作為第一個以離散時間式接收機架構實現的
ZigBee 接收機前端電路，即使在使用 0.18μm 互補式金屬氧化物半導體製程的情況下，子計
畫二成功的實現一個可以與其他接收機比較的離散時間式接收機原型。 
 
圖十七輸入三階截止點量測圖 
 
表五 ZigBee接收機相關研究與比較 
 This work*1 [4]*2 [5]*1 [6]*2 [7] [8] [9] Unit
Topology D C C C C C C -- 
NF 17.6*3 10 7.5 12 9.5 16 16.5 dB 
IIP3 -15 -13 -10 -12.5 -18 -10.5 -- dBm
Pcore 3.8 / 25.6*4 3.6 5.4 3.6 12.6 6.0 9.0 mW
Vdd 1.0 1.2 1.35 1.2 1.8 0.6 1.8 V 
Areacore 1.3 0.23 0.23 0.35 5.9*4 2.9*4 5.1*4 mm2
Technology 
180nm 
CMOS 
90nm
CMOS
90nm
CMOS
90nm
CMOS
180nm
CMOS
90nm 
CMOS 
180nm 
CMOS 
-- 
*1Only front-end *2With VCO *3Simulated without buffer *4Total power / area 
17 
 
[5] M. Tedeschi, A. Liscidini and R. Castello, “Low-power quadrature receivers for ZigBee (IEEE 
802.15.4) applications,” IEEE Journal of Solid-State Circuits, vol. 45, no. 9, pp. 1710-1719, 
September 2010. 
[6] A. Liscidini, M. Tedeschi and R. Castello, “A 2.4 GHz 3.6mW 0.35mm2 quadrature front-end 
RX for ZigBee and WPAN applications,” in IEEE International Solid-State Circuits Confer-
ence, San Francisco, California, February 2008, pp. 370-620. 
[7] G. Retz, H. Shanan, K. Mulvaney, S. O’Mahony M. Chanca, P. Crowley, C. Billon, K. Khan 
and P. Quinlan, “A highly integrated low-power 2.4GHz transceiver using a direct-conversion 
diversity receiver in 0.18μm CMOS for IEEE802.15.4 WPAN,” in IEEE International Sol-
id-State Circuits Conference, San Francisco, California, February 2009, pp. 414-415. 
[8] A. Balankutty, S. A. Yu, Y. Feng and P. Kinget, “A 0.6-V zero-IF/low-IF receiver with inte-
grated fractional-n synthesizer for 2.4-GHz ISM-band applications,” IEEE Journal of Sol-
id-State Circuits, vol. 45, no. 3, pp. 538-553, March 2010. 
[9] M. K. Raja, X. Chen, Y. D. Lei, Z. Bin, B. C. Yeung and Y. Xiaojun, “A 18 mWTx, 22 mW Rx 
transceiver for 2.45 GHz IEEE 802.15.4 WPAN in 0.18-μm CMOS,” in IEEE Asian Sol-
id-State Circuits Conference, Beijing, China, November 2010, pp. 1-4. 
[10] H. Ishizaki, K. Nose and M. Mizuno, “A 2.4GHz ISM-band digital CMOS wireless transceiver 
with an intra-symbol adaptively intermittent RX,” in IEEE Symposium on Very Large Scale 
Integrated Circuits, Kyoto, Japan, June 2007, pp. 84-85. 
[11] K. Muhammad, D. Leipold, B. Staszewski, Y. C. Ho, C. M. Hung, K. Maggio, C. Fernando, T. 
Jung, J. Wallberg, J. S. Koh, S. John, I. Deng, O. Moreira, R. Staszewski, R. Katz and O. 
Friedman, “A discrete-time Bluetooth receiver in a 0.13μm digital CMOS process,” in IEEE 
International Solid-State Circuits Conference, San Francisco, California, February 2004, pp. 
268-527. 
[12] R. Bagheri, A. Mirzaei, S. Chehrazi, M. Heidari, M. Lee, M. Mikhemar, W. Tang and A. Abidi, 
“An 800MHz to 5GHz software-defined radio receiver in 90nm CMOS,” in IEEE Internation-
al Solid-State Circuits Conference, San Francisco, California, February 2006, pp. 1932-1941. 
國科會補助計畫衍生研發成果推廣資料表
日期:2012/01/30
國科會補助計畫
計畫名稱: 子計畫二：室內低功率無線通訊傳收機(2/2)
計畫主持人: 汪重光
計畫編號: 99-2220-E-002-013- 學門領域: 晶片科技計畫--整合型學術研究
計畫
無研發成果推廣資料
其他成果 
(無法以量化表達之成
果如辦理學術活動、獲
得獎項、重要國際合
作、研究成果國際影響
力及其他協助產業技
術發展之具體效益事
項等，請以文字敘述填
列。) 
無 
 成果項目 量化 名稱或內容性質簡述 
測驗工具(含質性與量性) 0  
課程/模組 0  
電腦及網路系統或工具 0  
教材 0  
舉辦之活動/競賽 0  
研討會/工作坊 0  
電子報、網站 0  
科 
教 
處 
計 
畫 
加 
填 
項 
目 計畫成果推廣之參與（閱聽）人數 0  
 
