 I
摘   要 
中文摘要 
近年來由於 SoC (system on chip)已經成為一種趨勢，絕大部分電子產品必定
朝更輕薄短小發展。為了要實現於多數的數位家電、安全監控、物流追蹤或居家
照護等應用，其無線網路部份必須具備有低成本考量、低消耗功率、面積小等優
勢。而 ZigBee [1]正符合其特色。近來短距離無線通訊傳輸標準(ZigBee)以及超
寬頻 UWB(ultra wideband)已經趨於成熟，兩者對於短距離通訊傳輸網路有極大
影響力，未來相關產品將大幅度的成長。相較之下，更早之前提出的藍芽無線通
訊技術，除了售價居高不下，且易受其它電器所產生的電波頻率干擾，使的這項
技術並不普及。 
而自從 IEEE 802.15.4 訂定了 ZigBee 的規格之後，ZigBee 已成為產業界當紅
的短距離無線傳輸通訊技術，它具有低傳輸速率(<250 kbps)、低功率、高效率、
省電等特性，主要用於無線短距離的傳輸。它採用直序展頻技術，可使用的頻段
有三個，如圖一所示。分別是 2.4GHz 的 ISM 頻段、美國的 915MHz 頻段，以及
歐洲的 868MHz 頻段，傳輸距離由數公尺至數十公尺遠，適合應用的範圍從工業
控制到家用自動控制等廣大的產品應用。由於 ZigBee 低功率消耗的產品特性，
即使僅使用一顆電池，其供電時間也可長達 6~24 個月左右，十分適合應用於可
攜式的電子產品。除此之外，一個 ZigBee 網路最多可以包含 255 個 ZigBee 網路
節點，具有高度擴充性。眾多的優勢，可預期 ZigBee 將擁有廣大的市場。 
本次計畫的研究重點，在於研發各種低功率的電路應用於 ZigBee 網路的傳
送接收器中，其中包含了類比數位轉換器(ADC)與數位類比轉換器(DAC)，以及
頻率合成器各個子電路的實現。 
 
關鍵詞：低功率三角積分調變器、類比數位轉換器、數位類比轉換器、頻率合成
器 
 
 
 
 
 
 
 
 
 
 
 1
一、前言 
近年來，無線通訊技術的迅速發展，產生了各式各樣的應用於生活上，替代
了原本的有線傳輸技術。諸如電話從依靠電話線傳遞而發展出行動電話裝置；以
及越來越多的公司機構所採用的無線網路；收音機聽取的廣播…等，人們的生活
已經由有線逐漸演變到無線的世界。這些諸多的無線通訊技術中，又可分為廣域
與區域的應用。廣域通訊，又稱之為行動數據網路，其組成包含有行動電話、無
線電叫人系統、無線數據、中繼式無線電話、個人通訊服務等，區域同時涵蓋都
市與郊區，通訊範圍大但是訊號強度需要較強且耗費功率甚大。而相反的，另一
種用於辦公室、家庭內的短距離傳輸，能夠以無線的方式連結各種電子設備，取
代舊有之線控或是手控模式，是為區域的應用。不同於廣域的無線通訊技術，區
域應用的主要訴求為低功率消耗，以維持此類可攜式電子產品能夠長時間正常運
作，免除時常更換電池或充電之缺點。如何以最少的電力供應獲得最長久的使用
時間，是目前低功率無線通訊系統的首要目標，也是發展 Zigbee (IEEE 802.15.4) 
技術的目標。 
二、研究目的 
自主性無線感測網路的主要應用在於偵測重要且容易疏忽或者不易管控的
環節，如大自然生態的變化、軍事的監控、工廠的管理，居家的安全，甚至是人
體安全保健，都將會是未來發展的重點。基於應用上的考量，大量的網路節點將
會被散佈於所需管理的區域或地點，而且可能不易回收或者不回收。所以被散佈
的無線感測器不僅要接收與傳送資訊，而且需要具有小體積、長時效性的特質。
因此無線感測網路最重要的考量即是低消耗功率以達成長時間的正常運作。 
而對於發展中的 ZigBee 無線感測網路系統，為了進一步的研究建構適合應
用於此種無線網路所需之分散性、自主性、嵌入式系統節點的硬體、軔體、決策
演算法、通訊協定與應用程式等，因此提出研究之主計畫，其中共規劃為六個子
計畫，架構如圖二所示。本子計畫屬於主計畫中之第三子計畫，主要目標即是發
展出各種低功率之應用電路於無線感測網路的感測節點上，以完成網路架構中各
個區域所需的功能，於此整合型之主計畫中的關係如圖三所示。 
本子計劃，第一年的主要的目的，在經由類比系統的分析模擬，訂定基頻類
比電路中的各個子電路界面規格。並經由各項技術可行性之探討，瞭解電路發展
技術的方向。第二年之後，將利用深次微米 CMOS 製程低功率消耗，高積體化
的特性，實現自主性分散式無線感測網路傳收機系統，2.4GHz 傳收機的基頻類
比前端電路的類比數位及數位類比轉換器(ADC/DAC)，以及所用脈波所需之頻
率合成器(Frequency Synthesizer)。 
三、文獻探討 
儘管許多最近的設計和媒體關注的焦點都集中在高頻寬、具有視頻能力的無
 3
CMOS 製程技術完成適用於 2.4GHz 傳收機的基頻類比前端電路，在前一年的研
究中，經由類比系統的分析模擬，已訂定了基頻類比電路中各個子電路界面規
格。而本年度則根據所訂定的規格，選定適合的電路，再經由模擬、佈局驗證、
晶片量測具體實現電路。各項步驟簡述如下: 
(1) 數位類比轉換器的實現：本次實現之數位類比轉換器規格如表一，在消耗功
率 1mW 以下達到 12 位元之解析度。此種複合式電路架構共分為前後兩級，
各有 6 位元之解析度，考慮到放大器在傳遞電壓上產生的增益誤差，可能造
成 missing code，因此經過推導計算後訂出運算出放大器所需之增益、頻寬
等規格，並以 HSPICE 加以模擬。最後以 Matlab 驗證轉換後之 DNL、 INL
是否超過±1/2 最低有效位元，如圖八。 
(2) 類比數位轉換器的實現：本次採用 2-2 MASH 結構如圖九，以達成能使用較
低的 OSR(Over-Sampling Rate)，也能達成所需之規格，如表三，經由 Matlab
模擬，第二級會消除第一級的量化誤差而且沒有單一迴路(single loop)高階時
會容易不穩定的情形。而且採用雙取樣技術使得原本整個週期延遲(Z-1)改
為半個週期之延遲(Z-1/2)。此架構同時採用了低雜訊架構，令積分器之輸出
擺幅可以減小，進而減輕運算放大器負荷而達到功率縮減的目的。再以
HSPICE 加以模擬輸出頻譜圖，如圖十。 
(3) 頻率合成器電路的實現：本次實現的雙迴路延遲鎖定迴路的規格如表二。為
了達到寬頻的架構我們使用了起動電路，這種雙迴路的架構使用二組相同的
PFD 去產生一個假的死區，這個假死區(Pseudo zone )經過前端延遲電路的微
調可以縮小到很小。這樣的機制可以使延遲鎖定迴路的訊號抖動(Low-jitter)
更小，再經過計算求出延遲鎖定迴路所需要的迴路頻寬和電容值，最後用
HSPICE 加以模擬設計出符合規格的電路，所得到的模擬結果如圖十一、圖
十二。 
(4) 晶片佈局與模擬：利用 Cadence 軟體進行電路佈局工作。在佈局時，考量
走線之間的寄生電容以及一致性，並在電阻、電容、以及數位開關之間加上
模仿元件以降低製程變異。最後經由 post-sim 確立此電路的性能不致因寄生
效應而下降。 
(5) 量測：在量測時，考慮週遭雜訊以及量測儀器的精準度以達到最佳之量測效
果。 
在本年度的研究中，為完成 ZigBee 無線網路的應用，低消耗功率且高效能
解析度電路仍是最主要的目標，我們利用國家晶片系統設計中心(CIC)所提供的
晶片下線機會，實際完成了數顆晶片，於其中獲得了許多寶貴的經驗，並藉由下
線晶片量測之結果來評估此電路實際應用於 ZigBee 之可行性與合適度。除此之
外，在研究成果上我們亦發表一篇與計畫相關之國際研討會論文，如附錄所列。 
五、研究成果與討論 
基於製程技術大幅度的進步，操作速率於 CMOS 電路中已大大提高，同時
 5
low power ΔΣ A/D converter with 77-dB dynamic range,” IEEE J. Solid-State 
Circuits, 33(12), Dec. 1998, 1887–1897. 
[4] J. Sauerbrey, T. Tille, D. S. Landsiedel, and R. Thewes, “A 0.7-V MOSFET-only 
switches-opamp ΣΔ modulator in standard digital CMOS technology,” IEEE J. 
Solid-State Circuits, 37(12), Dec. 2002, 817–824. 
[5] K. Nam, S. M. Lee, D. K. Su, and B. A. Wooley, “A low-voltage low-power 
sigma-delta modulator for broadband analog-to-digital conversion,” IEEE J. 
Solid-State Circuits, 40(9), Sep. 2005, 1855–1864. 
[6] L. Yao, M. Steyaert, and W. Sansen, “A 1-V, 1-MS/s, 88-dB sigma delta 
modulator in 0.13-μm digital CMOS technology,” Symp. VLSI Circuits Dig. Tech. 
Papers, 2005, 180–183. 
[7] T. Atachi, A. Ishinawa, A. Barlow, and K. Taksuka, “A 1.4V switched capacitor 
filter,” Proc. IEEE Custom Integrated Circuits Conf., May 1990, 8.2.1–8.2.4. 
[8] P. Favrat, P. Deval, and M. J. Declcercq, “A high-efficiency CMOS voltage 
doubler,” IEEE J. Solid-State Circuits, 33, Mar. 1998, 410–416. 
[9] J. T. Wu, Y. H. Chang, and K. L. Chang, “1.2V CMOS switched-capacitor 
circuits,” in IEEE Int. Solid-State Circuits Conf. Dig. Tech. Papers, Feb. 1996, 
388–389. 
[10] J. Silva, U. K. Moon, and G. C. Temes, “Low-distortion delta sigma topology for 
MASH architectures,” Proc. IEEE Int. Symp. Circuits and Systems, 2004, 
1144–1147. 
[11] R. Río, J. M. Rosa, B. Pérez-Verdú, M. Delgado-Restituto, R. D. Castro, F. 
Medeiro, and A. Rodríguez-Vázquez, “Highly Linear 2.5-V CMOS ΣΔ modulator 
for ADSL+,” Proc. IEEE Trans. on Circuits and Systems I, 51(1), 2004, 47–62. 
[12] C. H. Kuo and S. I. Liu, “A 1-V 10.7MHz fourth-order bandpass ΔΣ modulators 
using two switched opamps,” IEEE J. Solid-State Circuits, vol. 39, no. 11, Nov. 
2004. 
[13] L. Yao, M. Steyaert and W. Sansen, “A 1-V 140-μW 88-dB audio sigma delta 
modulator in 90-nm CMOS,” IEEE J. Solid-State Circuits, 39(11), Nov. 2004, 
1809–1818. 
[14] D. A. Johns and K. Martin, “Analog integrated circuit design,” New York, Wiley, 
1997. 
[15] R. Gregorian, “Introduction to CMOS OPamps and Comparators,” New York, 
Wiley, 1999. 
[16] B. Razavi, “Design of Analog CMOS Integrated Circuits,” McGRAW-HILL, 
2001. 
[17] C. H. Kim et al, “A 64-Mbit, 640-Mbyte/s bidirectional data strobed, 
double-data-rate SDRAM with a 40-mW DLL for a 256-Mbyte memory system,” 
 7
七、圖表 
 
圖一  802.15.4 (ZigBee) 頻段結構 
 
Mobilizer
Battery
Sensor Node
OS  (4)
MAC   (1)
Baseband   (2)
ADC/DAC (3)
Application Algorithm (6)
RF
Data
Control
Power
Sensor ADC
RAM ROM
Host CPU  (4)
(1)子計畫一 : 具低速率與高傳輸效能 IEEE 802.15.4 無線傳輸媒體存取 (MAC) 控制器之研製
(2)子計畫二 : 無線感測網路之系統評估模擬平台建置與基頻電路實現
(3)子計畫三 : 低功率高效能類比數位暨數位類比轉換器之研製
(4)子計畫四 : 無線感測網路微系統程式與發展系統之研製
(5)子計畫五 : 自主性無線感測機器人群組合作之相對定位與地圖探勘演算法設計與實作
(6)子計畫六 : 自主性行動無線感測機器人：搜尋與聚集方法之研製
Localization and Map
Construction  (5)
 
圖二  自主性分散式無線感測網路嵌入系統節點架構圖 
 
 9
 
圖六  雙迴路之延遅鎖定迴路電路架構 
 
 
圖七  本子計畫所研製之低功率電路於無線感測網路傳收機之相關位置 
 
 
圖八  數位類比轉換器之 DNL、INL 模擬結果 
 11
 
圖十二  參考頻率和壓控延遅線之鎖定情況 
 
表一 數位類比轉換器之實現規格表 
規格 結果 
Power Supply 3.3v 
Sampling Rate 2MHz 
InputRange 0.8V~1.7V 
Resolution 12bit 
Power Dissipation 0.72mW 
 
表二 雙迴路之延遅鎖定迴路電路架構之實現規格表 
規格 結果 
Operating Voltage 3.3V 
Operating Frequency 250MHz 
Lock Time 300μs @ 240MHz 
Power 50 mW (without clock buffer) 
Duty Cycle Distortion <1% 
 
表三 2-2 MASH 類比數位轉換器之實現規格表 
規格 結果 
Peak SNDR @BW=30kHz 86dB 
Peak SNDR @BW= 4kHz 96dB 
Power consumption 0.864 mW 
Sample Frequency 4MHz 
OSR 32 
 
 
 
 
 13
作    者：郭建宏、陳碩超、張剛碩 
誌    謝：在這邊我們要感謝行政院國家科學委員會在計畫 NSC 
94-2213-E-032-008-中的財務支援，並且從大學共同研究計
劃撥款給 Tamkang Unversity (淡江大學)。 
 
 
¾ IEEE 802.15.4 protocol 之研讀探討及實體層之模擬分析及規劃(已完成) 
¾ 適用 2.4GHz 無線感測機傳收機 VLSI 系統架構評估與訂定(已完成) 
¾ 分析射頻類比電路之特性與評估之研究(已完成) 
¾ 模擬射頻類比電路之特性與評估之研究(已完成) 
¾ 基頻類比數位轉換器晶片之模擬與實現 (已完成) 
¾ 基頻數位類比轉換器晶片之模擬與實現(已完成) 
¾ 應用於子電路之頻率合成器之模擬與實現(已完成) 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 15
高兩倍，進而增加訊號雜訊比和信號的動態範圍(Dynamic Range)，
但同時也減到運算放大器的要求規格，而達到更高的解析度。 
英文： 
By changing a parameter to alter the transfer function and center 
frequency of the bandpass function, and thus achieving a tunable 
bandpass ΔΣ modulator. It can be applied to the middle and high 
frequency communications to promote their performances. 
A 2Nth-order bandpass modulator can be derived from the 
Nth-order lowpass prototype by using the frequency transformation.
From (1), the bandpass transfer function can be deduced from the 
lowpass one, where ωc is the center frequency, ωc=(ω1+ ω2)/2, and the 
ω2 and the ω1 are the higher and lower cutoff frequency, and the 
bandwidth β= ω2- ω1. Changing the α parameter, the center frequency 
of the bandpass ΔΣ modulator can be tuned, as shown in (2).  
-2 -1
-1
-1 ,
cos( )z zz
z -1 cos( / 2)
cααα β
ω−→ =                (1)
cos( cos( 2))c rα α βω = ⋅ −                  (2)
When the α parameter is zero, (1) will be the basic transformation 
of the bandpass ΔΣ modulator, z-1→ z-2. From (1), the resonator in 
bandpass ΔΣ modulator can be transformed to the integrator in lowpass 
ΔΣ modulator, as shown in (3). 
1 1 2
1 1 2
( ) ( )( ) ( )
( ) 1 ( ) 1 2LP BPT
B Z Z B Z Z ZS Z S Z
A Z Z A Z Z Z
α
α
− − −
− − −
−= = → = =− − +  (3)
The α value not only determines the center frequency but also 
indicates the capacitance ratio in the circuit. Thus, a tunable control is 
used to change the transfer function in the proposed bandpass ΔΣ
modulator. By this mechanism, the capacitance ratio can be tuned and 
the negative α value can also be achieved. From an extra control 
signal, two distinct circuits can be realized and the center frequency 
can also be changed either the positive or negative directions. The 
function of the resonator is shown as follows. 
1 2
1 21 2
o
i
V Z Z
V Z Z
α
α
− −
− −
−= − +                    (4)
The double-sampling technique is applied to the resonator, (4) can be 
modified as: 
 
1 1
1 12 2( ) (2 )o i oV V Z Z V Z Zα α− −− −= − + −            (5)
In this double sampling bandpass ΔΣ modulator, the effective
sampling frequency is twice of the clock frequency. In the other word, 
doubling the OSR not only increases the SNR and dynamic range but 
also relax the requirement of opamp in the resonator. 
可利用之產業 
及 
可開發之產品 
通信電子相關產業 
窄頻通信類比數位轉換器 
 1 
附錄:IEEE 研討會論文一 
 3 
 5 
 7
附錄:IEEE 研討會論文二 
 9
附錄:IEEE 研討會論文二 
 11
附錄:IEEE 研討會論文三 
 13
附錄:IEEE 研討會論文三 
 2
附錄:IEEE 研討會論文四 
 4
附錄:IEEE 研討會論文四 
