## 数电

### 1.位运算

异或： a^b == ~(a|b)

同或： ~(a^b)

## Verilog

### 1.信号线

关键字：**wire**

例如





![image-20220117235726688](C:\Arm\FPGA\Verilog\note\Verilog\image\image-20220117235726688.png)



![](https://github.com/mofan19/images/imgs20220118010308.png)

