TimeQuest Timing Analyzer report for wrapper
Sun Nov 06 17:52:35 2022
Quartus II 32-bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'CLOCK_50'
 12. Slow Model Hold: 'CLOCK_50'
 13. Slow Model Minimum Pulse Width: 'CLOCK_50'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Fast Model Setup Summary
 19. Fast Model Hold Summary
 20. Fast Model Recovery Summary
 21. Fast Model Removal Summary
 22. Fast Model Minimum Pulse Width Summary
 23. Fast Model Setup: 'CLOCK_50'
 24. Fast Model Hold: 'CLOCK_50'
 25. Fast Model Minimum Pulse Width: 'CLOCK_50'
 26. Setup Times
 27. Hold Times
 28. Clock to Output Times
 29. Minimum Clock to Output Times
 30. Multicorner Timing Analysis Summary
 31. Setup Times
 32. Hold Times
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Setup Transfers
 36. Hold Transfers
 37. Report TCCS
 38. Report RSKM
 39. Unconstrained Paths
 40. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; wrapper                                                           ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                               ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets      ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; CLOCK_50   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK_50 } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+


+-------------------------------------------------+
; Slow Model Fmax Summary                         ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 34.27 MHz ; 34.27 MHz       ; CLOCK_50   ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow Model Setup Summary           ;
+----------+---------+---------------+
; Clock    ; Slack   ; End Point TNS ;
+----------+---------+---------------+
; CLOCK_50 ; -28.184 ; -228930.171   ;
+----------+---------+---------------+


+----------------------------------+
; Slow Model Hold Summary          ;
+----------+-------+---------------+
; Clock    ; Slack ; End Point TNS ;
+----------+-------+---------------+
; CLOCK_50 ; 1.574 ; 0.000         ;
+----------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+----------+--------+--------------------+
; Clock    ; Slack  ; End Point TNS      ;
+----------+--------+--------------------+
; CLOCK_50 ; -1.380 ; -9601.380          ;
+----------+--------+--------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLOCK_50'                                                                                                                                                        ;
+---------+--------------------------------------------+--------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                  ; To Node                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+--------------------------------------------+--------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -28.184 ; singlecycle:singleCycle|PC:PC_block|pc[4]  ; singlecycle:singleCycle|regfile:regfile_block|mem~702  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.013      ; 29.233     ;
; -28.183 ; singlecycle:singleCycle|PC:PC_block|pc[4]  ; singlecycle:singleCycle|regfile:regfile_block|mem~830  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.013      ; 29.232     ;
; -28.176 ; singlecycle:singleCycle|PC:PC_block|pc[4]  ; singlecycle:singleCycle|regfile:regfile_block|mem~1006 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.019      ; 29.231     ;
; -28.165 ; singlecycle:singleCycle|PC:PC_block|pc[5]  ; singlecycle:singleCycle|regfile:regfile_block|mem~1006 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.028      ; 29.229     ;
; -28.150 ; singlecycle:singleCycle|PC:PC_block|pc[6]  ; singlecycle:singleCycle|regfile:regfile_block|mem~1006 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.029      ; 29.215     ;
; -28.143 ; singlecycle:singleCycle|PC:PC_block|pc[4]  ; singlecycle:singleCycle|regfile:regfile_block|mem~174  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.024      ; 29.203     ;
; -28.143 ; singlecycle:singleCycle|PC:PC_block|pc[4]  ; singlecycle:singleCycle|regfile:regfile_block|mem~238  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.024      ; 29.203     ;
; -28.132 ; singlecycle:singleCycle|PC:PC_block|pc[5]  ; singlecycle:singleCycle|regfile:regfile_block|mem~174  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.033      ; 29.201     ;
; -28.132 ; singlecycle:singleCycle|PC:PC_block|pc[5]  ; singlecycle:singleCycle|regfile:regfile_block|mem~238  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.033      ; 29.201     ;
; -28.117 ; singlecycle:singleCycle|PC:PC_block|pc[6]  ; singlecycle:singleCycle|regfile:regfile_block|mem~174  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.034      ; 29.187     ;
; -28.117 ; singlecycle:singleCycle|PC:PC_block|pc[6]  ; singlecycle:singleCycle|regfile:regfile_block|mem~238  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.034      ; 29.187     ;
; -28.116 ; singlecycle:singleCycle|PC:PC_block|pc[4]  ; singlecycle:singleCycle|regfile:regfile_block|mem~705  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.012      ; 29.164     ;
; -28.111 ; singlecycle:singleCycle|PC:PC_block|pc[4]  ; singlecycle:singleCycle|regfile:regfile_block|mem~321  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.012      ; 29.159     ;
; -28.105 ; singlecycle:singleCycle|PC:PC_block|pc[5]  ; singlecycle:singleCycle|regfile:regfile_block|mem~705  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.021      ; 29.162     ;
; -28.100 ; singlecycle:singleCycle|PC:PC_block|pc[5]  ; singlecycle:singleCycle|regfile:regfile_block|mem~321  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.021      ; 29.157     ;
; -28.090 ; singlecycle:singleCycle|PC:PC_block|pc[6]  ; singlecycle:singleCycle|regfile:regfile_block|mem~705  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.022      ; 29.148     ;
; -28.085 ; singlecycle:singleCycle|PC:PC_block|pc[6]  ; singlecycle:singleCycle|regfile:regfile_block|mem~321  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.022      ; 29.143     ;
; -28.083 ; singlecycle:singleCycle|PC:PC_block|pc[4]  ; singlecycle:singleCycle|regfile:regfile_block|mem~734  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.017     ; 29.102     ;
; -28.081 ; singlecycle:singleCycle|PC:PC_block|pc[4]  ; singlecycle:singleCycle|regfile:regfile_block|mem~862  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.017     ; 29.100     ;
; -28.064 ; singlecycle:singleCycle|PC:PC_block|pc[4]  ; singlecycle:singleCycle|regfile:regfile_block|mem~143  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.013      ; 29.113     ;
; -28.063 ; singlecycle:singleCycle|PC:PC_block|pc[4]  ; singlecycle:singleCycle|regfile:regfile_block|mem~688  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.014      ; 29.113     ;
; -28.054 ; singlecycle:singleCycle|PC:PC_block|pc[3]  ; singlecycle:singleCycle|regfile:regfile_block|mem~1006 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.011      ; 29.101     ;
; -28.053 ; singlecycle:singleCycle|PC:PC_block|pc[5]  ; singlecycle:singleCycle|regfile:regfile_block|mem~143  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.022      ; 29.111     ;
; -28.052 ; singlecycle:singleCycle|PC:PC_block|pc[5]  ; singlecycle:singleCycle|regfile:regfile_block|mem~688  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.023      ; 29.111     ;
; -28.038 ; singlecycle:singleCycle|PC:PC_block|pc[6]  ; singlecycle:singleCycle|regfile:regfile_block|mem~143  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.023      ; 29.097     ;
; -28.037 ; singlecycle:singleCycle|PC:PC_block|pc[6]  ; singlecycle:singleCycle|regfile:regfile_block|mem~688  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.024      ; 29.097     ;
; -28.023 ; singlecycle:singleCycle|PC:PC_block|pc[2]  ; singlecycle:singleCycle|regfile:regfile_block|mem~702  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.022      ; 29.081     ;
; -28.022 ; singlecycle:singleCycle|PC:PC_block|pc[4]  ; singlecycle:singleCycle|regfile:regfile_block|mem~430  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.018      ; 29.076     ;
; -28.022 ; singlecycle:singleCycle|PC:PC_block|pc[2]  ; singlecycle:singleCycle|regfile:regfile_block|mem~830  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.022      ; 29.080     ;
; -28.021 ; singlecycle:singleCycle|PC:PC_block|pc[3]  ; singlecycle:singleCycle|regfile:regfile_block|mem~174  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.016      ; 29.073     ;
; -28.021 ; singlecycle:singleCycle|PC:PC_block|pc[3]  ; singlecycle:singleCycle|regfile:regfile_block|mem~238  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.016      ; 29.073     ;
; -28.019 ; singlecycle:singleCycle|PC:PC_block|pc[4]  ; singlecycle:singleCycle|regfile:regfile_block|mem~494  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.018      ; 29.073     ;
; -28.015 ; singlecycle:singleCycle|PC:PC_block|pc[2]  ; singlecycle:singleCycle|regfile:regfile_block|mem~1006 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.028      ; 29.079     ;
; -28.012 ; singlecycle:singleCycle|PC:PC_block|pc[4]  ; singlecycle:singleCycle|regfile:regfile_block|mem~814  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.014      ; 29.062     ;
; -28.011 ; singlecycle:singleCycle|PC:PC_block|pc[5]  ; singlecycle:singleCycle|regfile:regfile_block|mem~430  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.027      ; 29.074     ;
; -28.008 ; singlecycle:singleCycle|PC:PC_block|pc[5]  ; singlecycle:singleCycle|regfile:regfile_block|mem~494  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.027      ; 29.071     ;
; -28.007 ; singlecycle:singleCycle|PC:PC_block|pc[3]  ; singlecycle:singleCycle|regfile:regfile_block|mem~702  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 29.048     ;
; -28.006 ; singlecycle:singleCycle|PC:PC_block|pc[3]  ; singlecycle:singleCycle|regfile:regfile_block|mem~830  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 29.047     ;
; -28.001 ; singlecycle:singleCycle|PC:PC_block|pc[5]  ; singlecycle:singleCycle|regfile:regfile_block|mem~814  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.023      ; 29.060     ;
; -28.000 ; singlecycle:singleCycle|PC:PC_block|pc[4]  ; singlecycle:singleCycle|regfile:regfile_block|mem~798  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 29.036     ;
; -27.997 ; singlecycle:singleCycle|PC:PC_block|pc[4]  ; singlecycle:singleCycle|regfile:regfile_block|mem~366  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.015      ; 29.048     ;
; -27.996 ; singlecycle:singleCycle|PC:PC_block|pc[6]  ; singlecycle:singleCycle|regfile:regfile_block|mem~430  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.028      ; 29.060     ;
; -27.995 ; singlecycle:singleCycle|PC:PC_block|pc[4]  ; singlecycle:singleCycle|regfile:regfile_block|mem~334  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.015      ; 29.046     ;
; -27.994 ; singlecycle:singleCycle|PC:PC_block|pc[3]  ; singlecycle:singleCycle|regfile:regfile_block|mem~705  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 29.034     ;
; -27.993 ; singlecycle:singleCycle|PC:PC_block|pc[9]  ; singlecycle:singleCycle|regfile:regfile_block|mem~1006 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.019      ; 29.048     ;
; -27.993 ; singlecycle:singleCycle|PC:PC_block|pc[6]  ; singlecycle:singleCycle|regfile:regfile_block|mem~494  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.028      ; 29.057     ;
; -27.989 ; singlecycle:singleCycle|PC:PC_block|pc[3]  ; singlecycle:singleCycle|regfile:regfile_block|mem~321  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 29.029     ;
; -27.986 ; singlecycle:singleCycle|PC:PC_block|pc[6]  ; singlecycle:singleCycle|regfile:regfile_block|mem~814  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.024      ; 29.046     ;
; -27.986 ; singlecycle:singleCycle|PC:PC_block|pc[5]  ; singlecycle:singleCycle|regfile:regfile_block|mem~366  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.024      ; 29.046     ;
; -27.984 ; singlecycle:singleCycle|PC:PC_block|pc[4]  ; singlecycle:singleCycle|regfile:regfile_block|mem~719  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.016      ; 29.036     ;
; -27.984 ; singlecycle:singleCycle|PC:PC_block|pc[5]  ; singlecycle:singleCycle|regfile:regfile_block|mem~334  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.024      ; 29.044     ;
; -27.982 ; singlecycle:singleCycle|PC:PC_block|pc[2]  ; singlecycle:singleCycle|regfile:regfile_block|mem~174  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.033      ; 29.051     ;
; -27.982 ; singlecycle:singleCycle|PC:PC_block|pc[2]  ; singlecycle:singleCycle|regfile:regfile_block|mem~238  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.033      ; 29.051     ;
; -27.980 ; singlecycle:singleCycle|PC:PC_block|pc[4]  ; singlecycle:singleCycle|regfile:regfile_block|mem~175  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.016      ; 29.032     ;
; -27.980 ; singlecycle:singleCycle|PC:PC_block|pc[4]  ; singlecycle:singleCycle|regfile:regfile_block|mem~638  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.026      ; 29.042     ;
; -27.978 ; singlecycle:singleCycle|PC:PC_block|pc[6]  ; singlecycle:singleCycle|regfile:regfile_block|mem~702  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.023      ; 29.037     ;
; -27.977 ; singlecycle:singleCycle|PC:PC_block|pc[6]  ; singlecycle:singleCycle|regfile:regfile_block|mem~830  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.023      ; 29.036     ;
; -27.976 ; singlecycle:singleCycle|PC:PC_block|pc[8]  ; singlecycle:singleCycle|regfile:regfile_block|mem~702  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.013      ; 29.025     ;
; -27.975 ; singlecycle:singleCycle|PC:PC_block|pc[4]  ; singlecycle:singleCycle|regfile:regfile_block|mem~686  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.025      ; 29.036     ;
; -27.975 ; singlecycle:singleCycle|PC:PC_block|pc[8]  ; singlecycle:singleCycle|regfile:regfile_block|mem~830  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.013      ; 29.024     ;
; -27.973 ; singlecycle:singleCycle|PC:PC_block|pc[11] ; singlecycle:singleCycle|regfile:regfile_block|mem~1006 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 29.015     ;
; -27.973 ; singlecycle:singleCycle|PC:PC_block|pc[5]  ; singlecycle:singleCycle|regfile:regfile_block|mem~719  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.025      ; 29.034     ;
; -27.971 ; singlecycle:singleCycle|PC:PC_block|pc[6]  ; singlecycle:singleCycle|regfile:regfile_block|mem~366  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.025      ; 29.032     ;
; -27.969 ; singlecycle:singleCycle|PC:PC_block|pc[6]  ; singlecycle:singleCycle|regfile:regfile_block|mem~334  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.025      ; 29.030     ;
; -27.969 ; singlecycle:singleCycle|PC:PC_block|pc[5]  ; singlecycle:singleCycle|regfile:regfile_block|mem~175  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.025      ; 29.030     ;
; -27.968 ; singlecycle:singleCycle|PC:PC_block|pc[4]  ; singlecycle:singleCycle|regfile:regfile_block|mem~622  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.019      ; 29.023     ;
; -27.965 ; singlecycle:singleCycle|PC:PC_block|pc[8]  ; singlecycle:singleCycle|regfile:regfile_block|mem~1006 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.019      ; 29.020     ;
; -27.964 ; singlecycle:singleCycle|PC:PC_block|pc[5]  ; singlecycle:singleCycle|regfile:regfile_block|mem~686  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.034      ; 29.034     ;
; -27.960 ; singlecycle:singleCycle|PC:PC_block|pc[9]  ; singlecycle:singleCycle|regfile:regfile_block|mem~174  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.024      ; 29.020     ;
; -27.960 ; singlecycle:singleCycle|PC:PC_block|pc[9]  ; singlecycle:singleCycle|regfile:regfile_block|mem~238  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.024      ; 29.020     ;
; -27.959 ; singlecycle:singleCycle|PC:PC_block|pc[5]  ; singlecycle:singleCycle|regfile:regfile_block|mem~702  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.022      ; 29.017     ;
; -27.958 ; singlecycle:singleCycle|PC:PC_block|pc[5]  ; singlecycle:singleCycle|regfile:regfile_block|mem~830  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.022      ; 29.016     ;
; -27.958 ; singlecycle:singleCycle|PC:PC_block|pc[6]  ; singlecycle:singleCycle|regfile:regfile_block|mem~719  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.026      ; 29.020     ;
; -27.957 ; singlecycle:singleCycle|PC:PC_block|pc[5]  ; singlecycle:singleCycle|regfile:regfile_block|mem~622  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.028      ; 29.021     ;
; -27.955 ; singlecycle:singleCycle|PC:PC_block|pc[2]  ; singlecycle:singleCycle|regfile:regfile_block|mem~705  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.021      ; 29.012     ;
; -27.954 ; singlecycle:singleCycle|PC:PC_block|pc[6]  ; singlecycle:singleCycle|regfile:regfile_block|mem~175  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.026      ; 29.016     ;
; -27.953 ; singlecycle:singleCycle|PC:PC_block|pc[4]  ; singlecycle:singleCycle|regfile:regfile_block|mem~990  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.019      ; 29.008     ;
; -27.950 ; singlecycle:singleCycle|PC:PC_block|pc[4]  ; singlecycle:singleCycle|regfile:regfile_block|mem~606  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.019      ; 29.005     ;
; -27.950 ; singlecycle:singleCycle|PC:PC_block|pc[2]  ; singlecycle:singleCycle|regfile:regfile_block|mem~321  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.021      ; 29.007     ;
; -27.949 ; singlecycle:singleCycle|PC:PC_block|pc[6]  ; singlecycle:singleCycle|regfile:regfile_block|mem~686  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.035      ; 29.020     ;
; -27.945 ; singlecycle:singleCycle|PC:PC_block|pc[4]  ; singlecycle:singleCycle|regfile:regfile_block|mem~942  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.019      ; 29.000     ;
; -27.942 ; singlecycle:singleCycle|PC:PC_block|pc[3]  ; singlecycle:singleCycle|regfile:regfile_block|mem~143  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 28.983     ;
; -27.942 ; singlecycle:singleCycle|PC:PC_block|pc[6]  ; singlecycle:singleCycle|regfile:regfile_block|mem~622  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.029      ; 29.007     ;
; -27.941 ; singlecycle:singleCycle|PC:PC_block|pc[3]  ; singlecycle:singleCycle|regfile:regfile_block|mem~688  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 28.983     ;
; -27.940 ; singlecycle:singleCycle|PC:PC_block|pc[11] ; singlecycle:singleCycle|regfile:regfile_block|mem~174  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.011      ; 28.987     ;
; -27.940 ; singlecycle:singleCycle|PC:PC_block|pc[11] ; singlecycle:singleCycle|regfile:regfile_block|mem~238  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.011      ; 28.987     ;
; -27.935 ; singlecycle:singleCycle|PC:PC_block|pc[4]  ; singlecycle:singleCycle|regfile:regfile_block|mem~478  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.022      ; 28.993     ;
; -27.934 ; singlecycle:singleCycle|PC:PC_block|pc[5]  ; singlecycle:singleCycle|regfile:regfile_block|mem~942  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.028      ; 28.998     ;
; -27.933 ; singlecycle:singleCycle|PC:PC_block|pc[9]  ; singlecycle:singleCycle|regfile:regfile_block|mem~705  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.012      ; 28.981     ;
; -27.932 ; singlecycle:singleCycle|PC:PC_block|pc[4]  ; singlecycle:singleCycle|regfile:regfile_block|mem~94   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.007      ; 28.975     ;
; -27.932 ; singlecycle:singleCycle|PC:PC_block|pc[8]  ; singlecycle:singleCycle|regfile:regfile_block|mem~174  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.024      ; 28.992     ;
; -27.932 ; singlecycle:singleCycle|PC:PC_block|pc[8]  ; singlecycle:singleCycle|regfile:regfile_block|mem~238  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.024      ; 28.992     ;
; -27.931 ; singlecycle:singleCycle|PC:PC_block|pc[4]  ; singlecycle:singleCycle|regfile:regfile_block|mem~926  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.014      ; 28.981     ;
; -27.929 ; singlecycle:singleCycle|PC:PC_block|pc[4]  ; singlecycle:singleCycle|regfile:regfile_block|mem~30   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.007      ; 28.972     ;
; -27.928 ; singlecycle:singleCycle|PC:PC_block|pc[9]  ; singlecycle:singleCycle|regfile:regfile_block|mem~321  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.012      ; 28.976     ;
; -27.925 ; singlecycle:singleCycle|PC:PC_block|pc[4]  ; singlecycle:singleCycle|regfile:regfile_block|mem~350  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.015      ; 28.976     ;
; -27.922 ; singlecycle:singleCycle|PC:PC_block|pc[2]  ; singlecycle:singleCycle|regfile:regfile_block|mem~734  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.008     ; 28.950     ;
; -27.920 ; singlecycle:singleCycle|PC:PC_block|pc[2]  ; singlecycle:singleCycle|regfile:regfile_block|mem~862  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.008     ; 28.948     ;
; -27.919 ; singlecycle:singleCycle|PC:PC_block|pc[6]  ; singlecycle:singleCycle|regfile:regfile_block|mem~942  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.029      ; 28.984     ;
; -27.916 ; singlecycle:singleCycle|PC:PC_block|pc[4]  ; singlecycle:singleCycle|regfile:regfile_block|mem~676  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.020      ; 28.972     ;
+---------+--------------------------------------------+--------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLOCK_50'                                                                                                                                                                                               ;
+-------+--------------------------------------------------------------+------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                    ; To Node                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------+------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.574 ; singlecycle:singleCycle|lsu:lsu_block|output_per_reg[8][3]   ; singlecycle:singleCycle|regfile:regfile_block|mem~483                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.840      ;
; 1.594 ; singlecycle:singleCycle|lsu:lsu_block|output_per_reg[8][17]  ; singlecycle:singleCycle|regfile:regfile_block|mem~497                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.860      ;
; 1.736 ; singlecycle:singleCycle|regfile:regfile_block|mem~975        ; singlecycle:singleCycle|lsu:lsu_block|data_memory:data_memory_inst|dmem~2895 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 2.002      ;
; 1.888 ; singlecycle:singleCycle|PC:PC_block|pc[21]                   ; singlecycle:singleCycle|PC:PC_block|pc[21]                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 2.154      ;
; 1.921 ; singlecycle:singleCycle|lsu:lsu_block|output_per_reg[8][4]   ; singlecycle:singleCycle|regfile:regfile_block|mem~484                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 2.187      ;
; 1.978 ; singlecycle:singleCycle|lsu:lsu_block|output_per_reg[8][31]  ; singlecycle:singleCycle|regfile:regfile_block|mem~831                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.010     ; 2.234      ;
; 1.982 ; singlecycle:singleCycle|lsu:lsu_block|output_per_reg[8][31]  ; singlecycle:singleCycle|regfile:regfile_block|mem~351                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.010     ; 2.238      ;
; 2.028 ; singlecycle:singleCycle|lsu:lsu_block|output_per_reg[8][6]   ; singlecycle:singleCycle|regfile:regfile_block|mem~6                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 2.294      ;
; 2.041 ; singlecycle:singleCycle|lsu:lsu_block|output_per_reg[8][16]  ; singlecycle:singleCycle|regfile:regfile_block|mem~432                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 2.307      ;
; 2.075 ; singlecycle:singleCycle|lsu:lsu_block|output_per_reg[8][17]  ; singlecycle:singleCycle|regfile:regfile_block|mem~17                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.028      ; 2.369      ;
; 2.076 ; singlecycle:singleCycle|lsu:lsu_block|output_per_reg[8][17]  ; singlecycle:singleCycle|regfile:regfile_block|mem~49                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.028      ; 2.370      ;
; 2.117 ; singlecycle:singleCycle|lsu:lsu_block|output_per_reg[8][7]   ; singlecycle:singleCycle|regfile:regfile_block|mem~39                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.009     ; 2.374      ;
; 2.140 ; singlecycle:singleCycle|regfile:regfile_block|mem~445        ; singlecycle:singleCycle|lsu:lsu_block|data_memory:data_memory_inst|dmem~2909 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 2.406      ;
; 2.162 ; singlecycle:singleCycle|lsu:lsu_block|output_per_reg[8][0]   ; singlecycle:singleCycle|regfile:regfile_block|mem~192                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 2.428      ;
; 2.175 ; singlecycle:singleCycle|lsu:lsu_block|output_per_reg[8][14]  ; singlecycle:singleCycle|regfile:regfile_block|mem~78                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 2.441      ;
; 2.198 ; singlecycle:singleCycle|lsu:lsu_block|output_per_reg[8][31]  ; singlecycle:singleCycle|regfile:regfile_block|mem~63                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.002     ; 2.462      ;
; 2.201 ; singlecycle:singleCycle|lsu:lsu_block|output_per_reg[8][31]  ; singlecycle:singleCycle|regfile:regfile_block|mem~95                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.002     ; 2.465      ;
; 2.296 ; singlecycle:singleCycle|lsu:lsu_block|output_per_reg[1][25]  ; singlecycle:singleCycle|regfile:regfile_block|mem~505                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 2.562      ;
; 2.298 ; singlecycle:singleCycle|regfile:regfile_block|mem~800        ; singlecycle:singleCycle|lsu:lsu_block|data_memory:data_memory_inst|dmem~4608 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 2.564      ;
; 2.299 ; singlecycle:singleCycle|lsu:lsu_block|output_per_reg[9][25]  ; singlecycle:singleCycle|regfile:regfile_block|mem~505                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.010      ; 2.575      ;
; 2.304 ; singlecycle:singleCycle|lsu:lsu_block|output_per_reg[8][31]  ; singlecycle:singleCycle|regfile:regfile_block|mem~639                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.009     ; 2.561      ;
; 2.305 ; singlecycle:singleCycle|lsu:lsu_block|output_per_reg[6][22]  ; singlecycle:singleCycle|regfile:regfile_block|mem~310                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.005      ; 2.576      ;
; 2.306 ; singlecycle:singleCycle|lsu:lsu_block|output_per_reg[8][17]  ; singlecycle:singleCycle|regfile:regfile_block|mem~401                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.029     ; 2.543      ;
; 2.306 ; singlecycle:singleCycle|lsu:lsu_block|output_per_reg[8][17]  ; singlecycle:singleCycle|regfile:regfile_block|mem~433                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.029     ; 2.543      ;
; 2.312 ; singlecycle:singleCycle|regfile:regfile_block|mem~985        ; singlecycle:singleCycle|lsu:lsu_block|data_memory:data_memory_inst|dmem~2905 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.005     ; 2.573      ;
; 2.315 ; singlecycle:singleCycle|regfile:regfile_block|mem~985        ; singlecycle:singleCycle|lsu:lsu_block|data_memory:data_memory_inst|dmem~3929 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.005     ; 2.576      ;
; 2.320 ; singlecycle:singleCycle|lsu:lsu_block|output_per_reg[8][15]  ; singlecycle:singleCycle|regfile:regfile_block|mem~463                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 2.586      ;
; 2.346 ; singlecycle:singleCycle|lsu:lsu_block|output_per_reg[8][10]  ; singlecycle:singleCycle|regfile:regfile_block|mem~810                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.002      ; 2.614      ;
; 2.346 ; singlecycle:singleCycle|lsu:lsu_block|output_per_reg[8][17]  ; singlecycle:singleCycle|regfile:regfile_block|mem~305                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.039      ; 2.651      ;
; 2.347 ; singlecycle:singleCycle|lsu:lsu_block|output_per_reg[8][10]  ; singlecycle:singleCycle|regfile:regfile_block|mem~554                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.002      ; 2.615      ;
; 2.348 ; singlecycle:singleCycle|lsu:lsu_block|output_per_reg[8][31]  ; singlecycle:singleCycle|regfile:regfile_block|mem~607                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.011     ; 2.603      ;
; 2.348 ; singlecycle:singleCycle|lsu:lsu_block|output_per_reg[8][17]  ; singlecycle:singleCycle|regfile:regfile_block|mem~369                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.039      ; 2.653      ;
; 2.351 ; singlecycle:singleCycle|lsu:lsu_block|output_per_reg[8][31]  ; singlecycle:singleCycle|regfile:regfile_block|mem~991                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.011     ; 2.606      ;
; 2.411 ; singlecycle:singleCycle|lsu:lsu_block|output_per_reg[8][24]  ; singlecycle:singleCycle|regfile:regfile_block|mem~408                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.017     ; 2.660      ;
; 2.415 ; singlecycle:singleCycle|lsu:lsu_block|output_per_reg[10][25] ; singlecycle:singleCycle|regfile:regfile_block|mem~505                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.010      ; 2.691      ;
; 2.432 ; singlecycle:singleCycle|lsu:lsu_block|output_per_reg[8][31]  ; singlecycle:singleCycle|regfile:regfile_block|mem~191                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.003     ; 2.695      ;
; 2.433 ; singlecycle:singleCycle|lsu:lsu_block|output_per_reg[8][31]  ; singlecycle:singleCycle|regfile:regfile_block|mem~223                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.003     ; 2.696      ;
; 2.439 ; singlecycle:singleCycle|lsu:lsu_block|output_per_reg[8][17]  ; singlecycle:singleCycle|regfile:regfile_block|mem~337                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.028      ; 2.733      ;
; 2.442 ; singlecycle:singleCycle|lsu:lsu_block|output_per_reg[8][17]  ; singlecycle:singleCycle|regfile:regfile_block|mem~145                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.009      ; 2.717      ;
; 2.442 ; singlecycle:singleCycle|lsu:lsu_block|output_per_reg[8][17]  ; singlecycle:singleCycle|regfile:regfile_block|mem~177                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.009      ; 2.717      ;
; 2.472 ; singlecycle:singleCycle|regfile:regfile_block|mem~861        ; singlecycle:singleCycle|lsu:lsu_block|data_memory:data_memory_inst|dmem~2909 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.016      ; 2.754      ;
; 2.475 ; singlecycle:singleCycle|regfile:regfile_block|mem~964        ; singlecycle:singleCycle|lsu:lsu_block|data_memory:data_memory_inst|dmem~8164 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 2.741      ;
; 2.475 ; singlecycle:singleCycle|lsu:lsu_block|output_per_reg[8][31]  ; singlecycle:singleCycle|regfile:regfile_block|mem~927                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.010      ; 2.751      ;
; 2.481 ; singlecycle:singleCycle|lsu:lsu_block|output_per_reg[2][22]  ; singlecycle:singleCycle|regfile:regfile_block|mem~310                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.005      ; 2.752      ;
; 2.491 ; singlecycle:singleCycle|lsu:lsu_block|output_per_reg[8][24]  ; singlecycle:singleCycle|regfile:regfile_block|mem~184                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.017     ; 2.740      ;
; 2.492 ; singlecycle:singleCycle|lsu:lsu_block|output_per_reg[8][24]  ; singlecycle:singleCycle|regfile:regfile_block|mem~152                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.017     ; 2.741      ;
; 2.499 ; singlecycle:singleCycle|lsu:lsu_block|output_per_reg[8][31]  ; singlecycle:singleCycle|regfile:regfile_block|mem~703                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.002     ; 2.763      ;
; 2.502 ; singlecycle:singleCycle|lsu:lsu_block|output_per_reg[8][31]  ; singlecycle:singleCycle|regfile:regfile_block|mem~447                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.015      ; 2.783      ;
; 2.502 ; singlecycle:singleCycle|regfile:regfile_block|mem~892        ; singlecycle:singleCycle|lsu:lsu_block|data_memory:data_memory_inst|dmem~6620 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.020      ; 2.788      ;
; 2.509 ; singlecycle:singleCycle|lsu:lsu_block|output_per_reg[8][16]  ; singlecycle:singleCycle|regfile:regfile_block|mem~400                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 2.775      ;
; 2.510 ; singlecycle:singleCycle|lsu:lsu_block|output_per_reg[8][16]  ; singlecycle:singleCycle|regfile:regfile_block|mem~496                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 2.776      ;
; 2.511 ; singlecycle:singleCycle|PC:PC_block|pc[28]                   ; singlecycle:singleCycle|PC:PC_block|pc[28]                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 2.777      ;
; 2.512 ; singlecycle:singleCycle|lsu:lsu_block|output_per_reg[8][13]  ; singlecycle:singleCycle|regfile:regfile_block|mem~77                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.001      ; 2.779      ;
; 2.516 ; singlecycle:singleCycle|lsu:lsu_block|output_per_reg[8][13]  ; singlecycle:singleCycle|regfile:regfile_block|mem~109                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.001      ; 2.783      ;
; 2.520 ; singlecycle:singleCycle|lsu:lsu_block|output_per_reg[8][17]  ; singlecycle:singleCycle|regfile:regfile_block|mem~561                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 2.823      ;
; 2.520 ; singlecycle:singleCycle|lsu:lsu_block|output_per_reg[8][17]  ; singlecycle:singleCycle|regfile:regfile_block|mem~945                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 2.823      ;
; 2.548 ; singlecycle:singleCycle|lsu:lsu_block|output_per_reg[8][23]  ; singlecycle:singleCycle|regfile:regfile_block|mem~279                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.018     ; 2.796      ;
; 2.562 ; singlecycle:singleCycle|lsu:lsu_block|output_per_reg[8][17]  ; singlecycle:singleCycle|regfile:regfile_block|mem~273                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 2.865      ;
; 2.568 ; singlecycle:singleCycle|regfile:regfile_block|mem~765        ; singlecycle:singleCycle|lsu:lsu_block|data_memory:data_memory_inst|dmem~2909 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.010     ; 2.824      ;
; 2.572 ; singlecycle:singleCycle|lsu:lsu_block|output_per_reg[8][17]  ; singlecycle:singleCycle|regfile:regfile_block|mem~881                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.012      ; 2.850      ;
; 2.573 ; singlecycle:singleCycle|lsu:lsu_block|output_per_reg[8][17]  ; singlecycle:singleCycle|regfile:regfile_block|mem~753                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.012      ; 2.851      ;
; 2.583 ; singlecycle:singleCycle|lsu:lsu_block|output_per_reg[8][31]  ; singlecycle:singleCycle|regfile:regfile_block|mem~319                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.005     ; 2.844      ;
; 2.595 ; singlecycle:singleCycle|regfile:regfile_block|mem~857        ; singlecycle:singleCycle|lsu:lsu_block|data_memory:data_memory_inst|dmem~2905 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.005     ; 2.856      ;
; 2.598 ; singlecycle:singleCycle|regfile:regfile_block|mem~857        ; singlecycle:singleCycle|lsu:lsu_block|data_memory:data_memory_inst|dmem~3929 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.005     ; 2.859      ;
; 2.601 ; singlecycle:singleCycle|lsu:lsu_block|output_per_reg[8][31]  ; singlecycle:singleCycle|regfile:regfile_block|mem~479                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.009      ; 2.876      ;
; 2.616 ; singlecycle:singleCycle|lsu:lsu_block|output_per_reg[8][0]   ; singlecycle:singleCycle|regfile:regfile_block|mem~928                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.005     ; 2.877      ;
; 2.619 ; singlecycle:singleCycle|lsu:lsu_block|output_per_reg[8][0]   ; singlecycle:singleCycle|regfile:regfile_block|mem~544                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.005     ; 2.880      ;
; 2.620 ; singlecycle:singleCycle|lsu:lsu_block|output_per_reg[8][27]  ; singlecycle:singleCycle|regfile:regfile_block|mem~443                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.017     ; 2.869      ;
; 2.625 ; singlecycle:singleCycle|lsu:lsu_block|output_per_reg[8][27]  ; singlecycle:singleCycle|regfile:regfile_block|mem~507                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.017     ; 2.874      ;
; 2.629 ; singlecycle:singleCycle|lsu:lsu_block|output_per_reg[8][6]   ; singlecycle:singleCycle|regfile:regfile_block|mem~550                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.002     ; 2.893      ;
; 2.632 ; singlecycle:singleCycle|lsu:lsu_block|output_per_reg[8][6]   ; singlecycle:singleCycle|regfile:regfile_block|mem~934                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.002     ; 2.896      ;
; 2.642 ; singlecycle:singleCycle|lsu:lsu_block|output_per_reg[8][24]  ; singlecycle:singleCycle|regfile:regfile_block|mem~88                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.017     ; 2.891      ;
; 2.646 ; singlecycle:singleCycle|lsu:lsu_block|output_per_reg[8][24]  ; singlecycle:singleCycle|regfile:regfile_block|mem~120                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.017     ; 2.895      ;
; 2.646 ; singlecycle:singleCycle|regfile:regfile_block|mem~495        ; singlecycle:singleCycle|lsu:lsu_block|data_memory:data_memory_inst|dmem~2895 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.003     ; 2.909      ;
; 2.649 ; singlecycle:singleCycle|regfile:regfile_block|mem~591        ; singlecycle:singleCycle|lsu:lsu_block|data_memory:data_memory_inst|dmem~2895 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.002     ; 2.913      ;
; 2.661 ; singlecycle:singleCycle|lsu:lsu_block|output_per_reg[8][14]  ; singlecycle:singleCycle|regfile:regfile_block|mem~206                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.029      ; 2.956      ;
; 2.663 ; singlecycle:singleCycle|regfile:regfile_block|mem~847        ; singlecycle:singleCycle|lsu:lsu_block|data_memory:data_memory_inst|dmem~2895 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.002     ; 2.927      ;
; 2.665 ; singlecycle:singleCycle|lsu:lsu_block|output_per_reg[8][14]  ; singlecycle:singleCycle|regfile:regfile_block|mem~142                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.029      ; 2.960      ;
; 2.665 ; singlecycle:singleCycle|regfile:regfile_block|mem~445        ; singlecycle:singleCycle|lsu:lsu_block|output_per_reg[9][29]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.003     ; 2.928      ;
; 2.682 ; singlecycle:singleCycle|lsu:lsu_block|output_per_reg[8][0]   ; singlecycle:singleCycle|regfile:regfile_block|mem~288                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.007      ; 2.955      ;
; 2.687 ; singlecycle:singleCycle|lsu:lsu_block|output_per_reg[8][17]  ; singlecycle:singleCycle|regfile:regfile_block|mem~689                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.033      ; 2.986      ;
; 2.688 ; singlecycle:singleCycle|lsu:lsu_block|output_per_reg[8][16]  ; singlecycle:singleCycle|regfile:regfile_block|mem~48                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.029     ; 2.925      ;
; 2.688 ; singlecycle:singleCycle|lsu:lsu_block|output_per_reg[8][17]  ; singlecycle:singleCycle|regfile:regfile_block|mem~817                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.033      ; 2.987      ;
; 2.689 ; singlecycle:singleCycle|lsu:lsu_block|output_per_reg[8][16]  ; singlecycle:singleCycle|regfile:regfile_block|mem~208                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.029     ; 2.926      ;
; 2.694 ; singlecycle:singleCycle|regfile:regfile_block|mem~672        ; singlecycle:singleCycle|lsu:lsu_block|data_memory:data_memory_inst|dmem~4608 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 2.960      ;
; 2.698 ; singlecycle:singleCycle|lsu:lsu_block|output_per_reg[8][16]  ; singlecycle:singleCycle|regfile:regfile_block|mem~720                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.002      ; 2.966      ;
; 2.699 ; singlecycle:singleCycle|regfile:regfile_block|mem~946        ; singlecycle:singleCycle|lsu:lsu_block|data_memory:data_memory_inst|dmem~8178 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.004      ; 2.969      ;
; 2.699 ; singlecycle:singleCycle|lsu:lsu_block|output_per_reg[8][16]  ; singlecycle:singleCycle|regfile:regfile_block|mem~848                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.002      ; 2.967      ;
; 2.703 ; singlecycle:singleCycle|regfile:regfile_block|mem~855        ; singlecycle:singleCycle|lsu:lsu_block|data_memory:data_memory_inst|dmem~7575 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.009     ; 2.960      ;
; 2.704 ; singlecycle:singleCycle|lsu:lsu_block|output_per_reg[8][14]  ; singlecycle:singleCycle|regfile:regfile_block|mem~526                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.003      ; 2.973      ;
; 2.705 ; singlecycle:singleCycle|regfile:regfile_block|mem~668        ; singlecycle:singleCycle|lsu:lsu_block|data_memory:data_memory_inst|dmem~6620 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 2.971      ;
; 2.717 ; singlecycle:singleCycle|regfile:regfile_block|mem~853        ; singlecycle:singleCycle|lsu:lsu_block|data_memory:data_memory_inst|dmem~5141 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.012      ; 2.995      ;
; 2.718 ; singlecycle:singleCycle|regfile:regfile_block|mem~853        ; singlecycle:singleCycle|lsu:lsu_block|data_memory:data_memory_inst|dmem~5237 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.012      ; 2.996      ;
; 2.734 ; singlecycle:singleCycle|lsu:lsu_block|output_per_reg[8][11]  ; singlecycle:singleCycle|regfile:regfile_block|mem~523                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.006     ; 2.994      ;
; 2.735 ; singlecycle:singleCycle|lsu:lsu_block|output_per_reg[8][16]  ; singlecycle:singleCycle|regfile:regfile_block|mem~80                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.001     ; 3.000      ;
; 2.735 ; singlecycle:singleCycle|lsu:lsu_block|output_per_reg[8][16]  ; singlecycle:singleCycle|regfile:regfile_block|mem~112                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.001     ; 3.000      ;
; 2.736 ; singlecycle:singleCycle|lsu:lsu_block|output_per_reg[8][11]  ; singlecycle:singleCycle|regfile:regfile_block|mem~459                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.006     ; 2.996      ;
; 2.738 ; singlecycle:singleCycle|lsu:lsu_block|output_per_reg[8][16]  ; singlecycle:singleCycle|regfile:regfile_block|mem~528                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.014     ; 2.990      ;
; 2.738 ; singlecycle:singleCycle|lsu:lsu_block|output_per_reg[8][31]  ; singlecycle:singleCycle|regfile:regfile_block|mem~511                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.012     ; 2.992      ;
; 2.739 ; singlecycle:singleCycle|lsu:lsu_block|output_per_reg[8][16]  ; singlecycle:singleCycle|regfile:regfile_block|mem~912                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.014     ; 2.991      ;
+-------+--------------------------------------------------------------+------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLOCK_50'                                                                                                                       ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                                                       ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; singlecycle:singleCycle|PC:PC_block|pc[0]                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; singlecycle:singleCycle|PC:PC_block|pc[0]                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; singlecycle:singleCycle|PC:PC_block|pc[10]                                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; singlecycle:singleCycle|PC:PC_block|pc[10]                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; singlecycle:singleCycle|PC:PC_block|pc[11]                                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; singlecycle:singleCycle|PC:PC_block|pc[11]                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; singlecycle:singleCycle|PC:PC_block|pc[12]                                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; singlecycle:singleCycle|PC:PC_block|pc[12]                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; singlecycle:singleCycle|PC:PC_block|pc[13]                                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; singlecycle:singleCycle|PC:PC_block|pc[13]                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; singlecycle:singleCycle|PC:PC_block|pc[14]                                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; singlecycle:singleCycle|PC:PC_block|pc[14]                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; singlecycle:singleCycle|PC:PC_block|pc[15]                                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; singlecycle:singleCycle|PC:PC_block|pc[15]                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; singlecycle:singleCycle|PC:PC_block|pc[16]                                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; singlecycle:singleCycle|PC:PC_block|pc[16]                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; singlecycle:singleCycle|PC:PC_block|pc[17]                                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; singlecycle:singleCycle|PC:PC_block|pc[17]                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; singlecycle:singleCycle|PC:PC_block|pc[18]                                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; singlecycle:singleCycle|PC:PC_block|pc[18]                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; singlecycle:singleCycle|PC:PC_block|pc[19]                                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; singlecycle:singleCycle|PC:PC_block|pc[19]                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; singlecycle:singleCycle|PC:PC_block|pc[1]                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; singlecycle:singleCycle|PC:PC_block|pc[1]                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; singlecycle:singleCycle|PC:PC_block|pc[20]                                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; singlecycle:singleCycle|PC:PC_block|pc[20]                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; singlecycle:singleCycle|PC:PC_block|pc[21]                                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; singlecycle:singleCycle|PC:PC_block|pc[21]                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; singlecycle:singleCycle|PC:PC_block|pc[22]                                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; singlecycle:singleCycle|PC:PC_block|pc[22]                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; singlecycle:singleCycle|PC:PC_block|pc[23]                                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; singlecycle:singleCycle|PC:PC_block|pc[23]                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; singlecycle:singleCycle|PC:PC_block|pc[24]                                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; singlecycle:singleCycle|PC:PC_block|pc[24]                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; singlecycle:singleCycle|PC:PC_block|pc[25]                                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; singlecycle:singleCycle|PC:PC_block|pc[25]                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; singlecycle:singleCycle|PC:PC_block|pc[26]                                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; singlecycle:singleCycle|PC:PC_block|pc[26]                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; singlecycle:singleCycle|PC:PC_block|pc[27]                                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; singlecycle:singleCycle|PC:PC_block|pc[27]                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; singlecycle:singleCycle|PC:PC_block|pc[28]                                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; singlecycle:singleCycle|PC:PC_block|pc[28]                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; singlecycle:singleCycle|PC:PC_block|pc[29]                                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; singlecycle:singleCycle|PC:PC_block|pc[29]                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; singlecycle:singleCycle|PC:PC_block|pc[2]                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; singlecycle:singleCycle|PC:PC_block|pc[2]                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; singlecycle:singleCycle|PC:PC_block|pc[30]                                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; singlecycle:singleCycle|PC:PC_block|pc[30]                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; singlecycle:singleCycle|PC:PC_block|pc[31]                                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; singlecycle:singleCycle|PC:PC_block|pc[31]                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; singlecycle:singleCycle|PC:PC_block|pc[3]                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; singlecycle:singleCycle|PC:PC_block|pc[3]                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; singlecycle:singleCycle|PC:PC_block|pc[4]                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; singlecycle:singleCycle|PC:PC_block|pc[4]                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; singlecycle:singleCycle|PC:PC_block|pc[5]                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; singlecycle:singleCycle|PC:PC_block|pc[5]                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; singlecycle:singleCycle|PC:PC_block|pc[6]                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; singlecycle:singleCycle|PC:PC_block|pc[6]                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; singlecycle:singleCycle|PC:PC_block|pc[7]                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; singlecycle:singleCycle|PC:PC_block|pc[7]                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; singlecycle:singleCycle|PC:PC_block|pc[8]                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; singlecycle:singleCycle|PC:PC_block|pc[8]                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; singlecycle:singleCycle|PC:PC_block|pc[9]                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; singlecycle:singleCycle|PC:PC_block|pc[9]                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; singlecycle:singleCycle|lsu:lsu_block|data_memory:data_memory_inst|dmem~0    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; singlecycle:singleCycle|lsu:lsu_block|data_memory:data_memory_inst|dmem~0    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; singlecycle:singleCycle|lsu:lsu_block|data_memory:data_memory_inst|dmem~1    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; singlecycle:singleCycle|lsu:lsu_block|data_memory:data_memory_inst|dmem~1    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; singlecycle:singleCycle|lsu:lsu_block|data_memory:data_memory_inst|dmem~10   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; singlecycle:singleCycle|lsu:lsu_block|data_memory:data_memory_inst|dmem~10   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; singlecycle:singleCycle|lsu:lsu_block|data_memory:data_memory_inst|dmem~100  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; singlecycle:singleCycle|lsu:lsu_block|data_memory:data_memory_inst|dmem~100  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; singlecycle:singleCycle|lsu:lsu_block|data_memory:data_memory_inst|dmem~1000 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; singlecycle:singleCycle|lsu:lsu_block|data_memory:data_memory_inst|dmem~1000 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; singlecycle:singleCycle|lsu:lsu_block|data_memory:data_memory_inst|dmem~1001 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; singlecycle:singleCycle|lsu:lsu_block|data_memory:data_memory_inst|dmem~1001 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; singlecycle:singleCycle|lsu:lsu_block|data_memory:data_memory_inst|dmem~1002 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; singlecycle:singleCycle|lsu:lsu_block|data_memory:data_memory_inst|dmem~1002 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; singlecycle:singleCycle|lsu:lsu_block|data_memory:data_memory_inst|dmem~1003 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; singlecycle:singleCycle|lsu:lsu_block|data_memory:data_memory_inst|dmem~1003 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; singlecycle:singleCycle|lsu:lsu_block|data_memory:data_memory_inst|dmem~1004 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; singlecycle:singleCycle|lsu:lsu_block|data_memory:data_memory_inst|dmem~1004 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; singlecycle:singleCycle|lsu:lsu_block|data_memory:data_memory_inst|dmem~1005 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; singlecycle:singleCycle|lsu:lsu_block|data_memory:data_memory_inst|dmem~1005 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; singlecycle:singleCycle|lsu:lsu_block|data_memory:data_memory_inst|dmem~1006 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; singlecycle:singleCycle|lsu:lsu_block|data_memory:data_memory_inst|dmem~1006 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; singlecycle:singleCycle|lsu:lsu_block|data_memory:data_memory_inst|dmem~1007 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; singlecycle:singleCycle|lsu:lsu_block|data_memory:data_memory_inst|dmem~1007 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; singlecycle:singleCycle|lsu:lsu_block|data_memory:data_memory_inst|dmem~1008 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; singlecycle:singleCycle|lsu:lsu_block|data_memory:data_memory_inst|dmem~1008 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; singlecycle:singleCycle|lsu:lsu_block|data_memory:data_memory_inst|dmem~1009 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; singlecycle:singleCycle|lsu:lsu_block|data_memory:data_memory_inst|dmem~1009 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; singlecycle:singleCycle|lsu:lsu_block|data_memory:data_memory_inst|dmem~101  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; singlecycle:singleCycle|lsu:lsu_block|data_memory:data_memory_inst|dmem~101  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; singlecycle:singleCycle|lsu:lsu_block|data_memory:data_memory_inst|dmem~1010 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; singlecycle:singleCycle|lsu:lsu_block|data_memory:data_memory_inst|dmem~1010 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; singlecycle:singleCycle|lsu:lsu_block|data_memory:data_memory_inst|dmem~1011 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; singlecycle:singleCycle|lsu:lsu_block|data_memory:data_memory_inst|dmem~1011 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; singlecycle:singleCycle|lsu:lsu_block|data_memory:data_memory_inst|dmem~1012 ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------------------------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; SW[*]     ; CLOCK_50   ; 11.262 ; 11.262 ; Rise       ; CLOCK_50        ;
;  SW[0]    ; CLOCK_50   ; 5.829  ; 5.829  ; Rise       ; CLOCK_50        ;
;  SW[1]    ; CLOCK_50   ; 5.004  ; 5.004  ; Rise       ; CLOCK_50        ;
;  SW[2]    ; CLOCK_50   ; 3.577  ; 3.577  ; Rise       ; CLOCK_50        ;
;  SW[3]    ; CLOCK_50   ; 7.554  ; 7.554  ; Rise       ; CLOCK_50        ;
;  SW[4]    ; CLOCK_50   ; 3.367  ; 3.367  ; Rise       ; CLOCK_50        ;
;  SW[5]    ; CLOCK_50   ; 6.080  ; 6.080  ; Rise       ; CLOCK_50        ;
;  SW[6]    ; CLOCK_50   ; 5.463  ; 5.463  ; Rise       ; CLOCK_50        ;
;  SW[7]    ; CLOCK_50   ; 3.235  ; 3.235  ; Rise       ; CLOCK_50        ;
;  SW[8]    ; CLOCK_50   ; 3.453  ; 3.453  ; Rise       ; CLOCK_50        ;
;  SW[9]    ; CLOCK_50   ; 3.093  ; 3.093  ; Rise       ; CLOCK_50        ;
;  SW[10]   ; CLOCK_50   ; 6.061  ; 6.061  ; Rise       ; CLOCK_50        ;
;  SW[11]   ; CLOCK_50   ; 5.148  ; 5.148  ; Rise       ; CLOCK_50        ;
;  SW[12]   ; CLOCK_50   ; 3.550  ; 3.550  ; Rise       ; CLOCK_50        ;
;  SW[13]   ; CLOCK_50   ; 9.213  ; 9.213  ; Rise       ; CLOCK_50        ;
;  SW[14]   ; CLOCK_50   ; 11.262 ; 11.262 ; Rise       ; CLOCK_50        ;
;  SW[15]   ; CLOCK_50   ; 10.410 ; 10.410 ; Rise       ; CLOCK_50        ;
;  SW[16]   ; CLOCK_50   ; 7.953  ; 7.953  ; Rise       ; CLOCK_50        ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; SW[*]     ; CLOCK_50   ; -1.261 ; -1.261 ; Rise       ; CLOCK_50        ;
;  SW[0]    ; CLOCK_50   ; -4.258 ; -4.258 ; Rise       ; CLOCK_50        ;
;  SW[1]    ; CLOCK_50   ; -3.165 ; -3.165 ; Rise       ; CLOCK_50        ;
;  SW[2]    ; CLOCK_50   ; -1.969 ; -1.969 ; Rise       ; CLOCK_50        ;
;  SW[3]    ; CLOCK_50   ; -5.336 ; -5.336 ; Rise       ; CLOCK_50        ;
;  SW[4]    ; CLOCK_50   ; -1.261 ; -1.261 ; Rise       ; CLOCK_50        ;
;  SW[5]    ; CLOCK_50   ; -3.997 ; -3.997 ; Rise       ; CLOCK_50        ;
;  SW[6]    ; CLOCK_50   ; -3.721 ; -3.721 ; Rise       ; CLOCK_50        ;
;  SW[7]    ; CLOCK_50   ; -1.325 ; -1.325 ; Rise       ; CLOCK_50        ;
;  SW[8]    ; CLOCK_50   ; -1.624 ; -1.624 ; Rise       ; CLOCK_50        ;
;  SW[9]    ; CLOCK_50   ; -1.711 ; -1.711 ; Rise       ; CLOCK_50        ;
;  SW[10]   ; CLOCK_50   ; -4.363 ; -4.363 ; Rise       ; CLOCK_50        ;
;  SW[11]   ; CLOCK_50   ; -3.147 ; -3.147 ; Rise       ; CLOCK_50        ;
;  SW[12]   ; CLOCK_50   ; -1.667 ; -1.667 ; Rise       ; CLOCK_50        ;
;  SW[13]   ; CLOCK_50   ; -7.573 ; -7.573 ; Rise       ; CLOCK_50        ;
;  SW[14]   ; CLOCK_50   ; -9.509 ; -9.509 ; Rise       ; CLOCK_50        ;
;  SW[15]   ; CLOCK_50   ; -8.738 ; -8.738 ; Rise       ; CLOCK_50        ;
;  SW[16]   ; CLOCK_50   ; -6.333 ; -6.333 ; Rise       ; CLOCK_50        ;
+-----------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; HEX0[*]      ; CLOCK_50   ; 10.330 ; 10.330 ; Rise       ; CLOCK_50        ;
;  HEX0[0]     ; CLOCK_50   ; 9.733  ; 9.733  ; Rise       ; CLOCK_50        ;
;  HEX0[1]     ; CLOCK_50   ; 9.910  ; 9.910  ; Rise       ; CLOCK_50        ;
;  HEX0[2]     ; CLOCK_50   ; 10.154 ; 10.154 ; Rise       ; CLOCK_50        ;
;  HEX0[3]     ; CLOCK_50   ; 9.926  ; 9.926  ; Rise       ; CLOCK_50        ;
;  HEX0[4]     ; CLOCK_50   ; 8.433  ; 8.433  ; Rise       ; CLOCK_50        ;
;  HEX0[5]     ; CLOCK_50   ; 9.761  ; 9.761  ; Rise       ; CLOCK_50        ;
;  HEX0[6]     ; CLOCK_50   ; 10.330 ; 10.330 ; Rise       ; CLOCK_50        ;
; HEX1[*]      ; CLOCK_50   ; 13.263 ; 13.263 ; Rise       ; CLOCK_50        ;
;  HEX1[0]     ; CLOCK_50   ; 10.199 ; 10.199 ; Rise       ; CLOCK_50        ;
;  HEX1[1]     ; CLOCK_50   ; 9.923  ; 9.923  ; Rise       ; CLOCK_50        ;
;  HEX1[2]     ; CLOCK_50   ; 13.263 ; 13.263 ; Rise       ; CLOCK_50        ;
;  HEX1[3]     ; CLOCK_50   ; 9.863  ; 9.863  ; Rise       ; CLOCK_50        ;
;  HEX1[4]     ; CLOCK_50   ; 9.194  ; 9.194  ; Rise       ; CLOCK_50        ;
;  HEX1[5]     ; CLOCK_50   ; 10.257 ; 10.257 ; Rise       ; CLOCK_50        ;
;  HEX1[6]     ; CLOCK_50   ; 9.395  ; 9.395  ; Rise       ; CLOCK_50        ;
; HEX2[*]      ; CLOCK_50   ; 10.529 ; 10.529 ; Rise       ; CLOCK_50        ;
;  HEX2[0]     ; CLOCK_50   ; 10.129 ; 10.129 ; Rise       ; CLOCK_50        ;
;  HEX2[1]     ; CLOCK_50   ; 10.529 ; 10.529 ; Rise       ; CLOCK_50        ;
;  HEX2[2]     ; CLOCK_50   ; 10.141 ; 10.141 ; Rise       ; CLOCK_50        ;
;  HEX2[3]     ; CLOCK_50   ; 9.576  ; 9.576  ; Rise       ; CLOCK_50        ;
;  HEX2[4]     ; CLOCK_50   ; 8.802  ; 8.802  ; Rise       ; CLOCK_50        ;
;  HEX2[5]     ; CLOCK_50   ; 9.059  ; 9.059  ; Rise       ; CLOCK_50        ;
;  HEX2[6]     ; CLOCK_50   ; 9.853  ; 9.853  ; Rise       ; CLOCK_50        ;
; HEX3[*]      ; CLOCK_50   ; 12.660 ; 12.660 ; Rise       ; CLOCK_50        ;
;  HEX3[0]     ; CLOCK_50   ; 12.660 ; 12.660 ; Rise       ; CLOCK_50        ;
;  HEX3[1]     ; CLOCK_50   ; 10.624 ; 10.624 ; Rise       ; CLOCK_50        ;
;  HEX3[2]     ; CLOCK_50   ; 11.636 ; 11.636 ; Rise       ; CLOCK_50        ;
;  HEX3[3]     ; CLOCK_50   ; 9.362  ; 9.362  ; Rise       ; CLOCK_50        ;
;  HEX3[4]     ; CLOCK_50   ; 10.462 ; 10.462 ; Rise       ; CLOCK_50        ;
;  HEX3[5]     ; CLOCK_50   ; 12.307 ; 12.307 ; Rise       ; CLOCK_50        ;
;  HEX3[6]     ; CLOCK_50   ; 9.575  ; 9.575  ; Rise       ; CLOCK_50        ;
; HEX4[*]      ; CLOCK_50   ; 8.550  ; 8.550  ; Rise       ; CLOCK_50        ;
;  HEX4[0]     ; CLOCK_50   ; 8.550  ; 8.550  ; Rise       ; CLOCK_50        ;
;  HEX4[1]     ; CLOCK_50   ; 8.510  ; 8.510  ; Rise       ; CLOCK_50        ;
;  HEX4[2]     ; CLOCK_50   ; 8.438  ; 8.438  ; Rise       ; CLOCK_50        ;
;  HEX4[3]     ; CLOCK_50   ; 8.110  ; 8.110  ; Rise       ; CLOCK_50        ;
;  HEX4[4]     ; CLOCK_50   ; 8.188  ; 8.188  ; Rise       ; CLOCK_50        ;
;  HEX4[5]     ; CLOCK_50   ; 7.973  ; 7.973  ; Rise       ; CLOCK_50        ;
;  HEX4[6]     ; CLOCK_50   ; 8.043  ; 8.043  ; Rise       ; CLOCK_50        ;
; HEX5[*]      ; CLOCK_50   ; 9.202  ; 9.202  ; Rise       ; CLOCK_50        ;
;  HEX5[0]     ; CLOCK_50   ; 8.582  ; 8.582  ; Rise       ; CLOCK_50        ;
;  HEX5[1]     ; CLOCK_50   ; 8.257  ; 8.257  ; Rise       ; CLOCK_50        ;
;  HEX5[2]     ; CLOCK_50   ; 9.066  ; 9.066  ; Rise       ; CLOCK_50        ;
;  HEX5[3]     ; CLOCK_50   ; 8.522  ; 8.522  ; Rise       ; CLOCK_50        ;
;  HEX5[4]     ; CLOCK_50   ; 8.799  ; 8.799  ; Rise       ; CLOCK_50        ;
;  HEX5[5]     ; CLOCK_50   ; 9.202  ; 9.202  ; Rise       ; CLOCK_50        ;
;  HEX5[6]     ; CLOCK_50   ; 7.932  ; 7.932  ; Rise       ; CLOCK_50        ;
; HEX6[*]      ; CLOCK_50   ; 9.661  ; 9.661  ; Rise       ; CLOCK_50        ;
;  HEX6[0]     ; CLOCK_50   ; 7.555  ; 7.555  ; Rise       ; CLOCK_50        ;
;  HEX6[1]     ; CLOCK_50   ; 9.661  ; 9.661  ; Rise       ; CLOCK_50        ;
;  HEX6[2]     ; CLOCK_50   ; 7.929  ; 7.929  ; Rise       ; CLOCK_50        ;
;  HEX6[3]     ; CLOCK_50   ; 7.502  ; 7.502  ; Rise       ; CLOCK_50        ;
;  HEX6[4]     ; CLOCK_50   ; 7.058  ; 7.058  ; Rise       ; CLOCK_50        ;
;  HEX6[5]     ; CLOCK_50   ; 7.243  ; 7.243  ; Rise       ; CLOCK_50        ;
;  HEX6[6]     ; CLOCK_50   ; 7.202  ; 7.202  ; Rise       ; CLOCK_50        ;
; HEX7[*]      ; CLOCK_50   ; 8.233  ; 8.233  ; Rise       ; CLOCK_50        ;
;  HEX7[0]     ; CLOCK_50   ; 7.981  ; 7.981  ; Rise       ; CLOCK_50        ;
;  HEX7[1]     ; CLOCK_50   ; 8.233  ; 8.233  ; Rise       ; CLOCK_50        ;
;  HEX7[2]     ; CLOCK_50   ; 7.487  ; 7.487  ; Rise       ; CLOCK_50        ;
;  HEX7[3]     ; CLOCK_50   ; 8.054  ; 8.054  ; Rise       ; CLOCK_50        ;
;  HEX7[4]     ; CLOCK_50   ; 7.816  ; 7.816  ; Rise       ; CLOCK_50        ;
;  HEX7[5]     ; CLOCK_50   ; 7.863  ; 7.863  ; Rise       ; CLOCK_50        ;
;  HEX7[6]     ; CLOCK_50   ; 8.029  ; 8.029  ; Rise       ; CLOCK_50        ;
; LCD_DATA[*]  ; CLOCK_50   ; 7.922  ; 7.922  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[0] ; CLOCK_50   ; 7.761  ; 7.761  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[1] ; CLOCK_50   ; 7.423  ; 7.423  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[2] ; CLOCK_50   ; 7.730  ; 7.730  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[3] ; CLOCK_50   ; 7.922  ; 7.922  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[4] ; CLOCK_50   ; 7.546  ; 7.546  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[5] ; CLOCK_50   ; 7.435  ; 7.435  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[6] ; CLOCK_50   ; 7.634  ; 7.634  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[7] ; CLOCK_50   ; 7.891  ; 7.891  ; Rise       ; CLOCK_50        ;
; LCD_EN       ; CLOCK_50   ; 7.547  ; 7.547  ; Rise       ; CLOCK_50        ;
; LCD_ON       ; CLOCK_50   ; 7.716  ; 7.716  ; Rise       ; CLOCK_50        ;
; LCD_RS       ; CLOCK_50   ; 7.657  ; 7.657  ; Rise       ; CLOCK_50        ;
; LCD_RW       ; CLOCK_50   ; 6.749  ; 6.749  ; Rise       ; CLOCK_50        ;
; LEDG[*]      ; CLOCK_50   ; 21.305 ; 21.305 ; Rise       ; CLOCK_50        ;
;  LEDG[0]     ; CLOCK_50   ; 11.889 ; 11.889 ; Rise       ; CLOCK_50        ;
;  LEDG[1]     ; CLOCK_50   ; 12.423 ; 12.423 ; Rise       ; CLOCK_50        ;
;  LEDG[2]     ; CLOCK_50   ; 11.569 ; 11.569 ; Rise       ; CLOCK_50        ;
;  LEDG[3]     ; CLOCK_50   ; 12.403 ; 12.403 ; Rise       ; CLOCK_50        ;
;  LEDG[4]     ; CLOCK_50   ; 10.313 ; 10.313 ; Rise       ; CLOCK_50        ;
;  LEDG[5]     ; CLOCK_50   ; 11.311 ; 11.311 ; Rise       ; CLOCK_50        ;
;  LEDG[6]     ; CLOCK_50   ; 11.714 ; 11.714 ; Rise       ; CLOCK_50        ;
;  LEDG[7]     ; CLOCK_50   ; 8.810  ; 8.810  ; Rise       ; CLOCK_50        ;
;  LEDG[8]     ; CLOCK_50   ; 21.305 ; 21.305 ; Rise       ; CLOCK_50        ;
; LEDR[*]      ; CLOCK_50   ; 10.689 ; 10.689 ; Rise       ; CLOCK_50        ;
;  LEDR[0]     ; CLOCK_50   ; 9.517  ; 9.517  ; Rise       ; CLOCK_50        ;
;  LEDR[1]     ; CLOCK_50   ; 9.335  ; 9.335  ; Rise       ; CLOCK_50        ;
;  LEDR[2]     ; CLOCK_50   ; 10.129 ; 10.129 ; Rise       ; CLOCK_50        ;
;  LEDR[3]     ; CLOCK_50   ; 10.689 ; 10.689 ; Rise       ; CLOCK_50        ;
;  LEDR[4]     ; CLOCK_50   ; 9.142  ; 9.142  ; Rise       ; CLOCK_50        ;
;  LEDR[5]     ; CLOCK_50   ; 10.149 ; 10.149 ; Rise       ; CLOCK_50        ;
;  LEDR[6]     ; CLOCK_50   ; 8.614  ; 8.614  ; Rise       ; CLOCK_50        ;
;  LEDR[7]     ; CLOCK_50   ; 10.036 ; 10.036 ; Rise       ; CLOCK_50        ;
;  LEDR[8]     ; CLOCK_50   ; 9.306  ; 9.306  ; Rise       ; CLOCK_50        ;
;  LEDR[9]     ; CLOCK_50   ; 7.254  ; 7.254  ; Rise       ; CLOCK_50        ;
;  LEDR[10]    ; CLOCK_50   ; 9.415  ; 9.415  ; Rise       ; CLOCK_50        ;
;  LEDR[11]    ; CLOCK_50   ; 8.497  ; 8.497  ; Rise       ; CLOCK_50        ;
;  LEDR[12]    ; CLOCK_50   ; 8.153  ; 8.153  ; Rise       ; CLOCK_50        ;
;  LEDR[13]    ; CLOCK_50   ; 8.418  ; 8.418  ; Rise       ; CLOCK_50        ;
;  LEDR[14]    ; CLOCK_50   ; 7.931  ; 7.931  ; Rise       ; CLOCK_50        ;
;  LEDR[15]    ; CLOCK_50   ; 7.930  ; 7.930  ; Rise       ; CLOCK_50        ;
;  LEDR[16]    ; CLOCK_50   ; 7.644  ; 7.644  ; Rise       ; CLOCK_50        ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; HEX0[*]      ; CLOCK_50   ; 8.433  ; 8.433  ; Rise       ; CLOCK_50        ;
;  HEX0[0]     ; CLOCK_50   ; 9.733  ; 9.733  ; Rise       ; CLOCK_50        ;
;  HEX0[1]     ; CLOCK_50   ; 9.910  ; 9.910  ; Rise       ; CLOCK_50        ;
;  HEX0[2]     ; CLOCK_50   ; 10.154 ; 10.154 ; Rise       ; CLOCK_50        ;
;  HEX0[3]     ; CLOCK_50   ; 9.926  ; 9.926  ; Rise       ; CLOCK_50        ;
;  HEX0[4]     ; CLOCK_50   ; 8.433  ; 8.433  ; Rise       ; CLOCK_50        ;
;  HEX0[5]     ; CLOCK_50   ; 9.761  ; 9.761  ; Rise       ; CLOCK_50        ;
;  HEX0[6]     ; CLOCK_50   ; 10.330 ; 10.330 ; Rise       ; CLOCK_50        ;
; HEX1[*]      ; CLOCK_50   ; 9.194  ; 9.194  ; Rise       ; CLOCK_50        ;
;  HEX1[0]     ; CLOCK_50   ; 10.199 ; 10.199 ; Rise       ; CLOCK_50        ;
;  HEX1[1]     ; CLOCK_50   ; 9.923  ; 9.923  ; Rise       ; CLOCK_50        ;
;  HEX1[2]     ; CLOCK_50   ; 13.263 ; 13.263 ; Rise       ; CLOCK_50        ;
;  HEX1[3]     ; CLOCK_50   ; 9.863  ; 9.863  ; Rise       ; CLOCK_50        ;
;  HEX1[4]     ; CLOCK_50   ; 9.194  ; 9.194  ; Rise       ; CLOCK_50        ;
;  HEX1[5]     ; CLOCK_50   ; 10.257 ; 10.257 ; Rise       ; CLOCK_50        ;
;  HEX1[6]     ; CLOCK_50   ; 9.395  ; 9.395  ; Rise       ; CLOCK_50        ;
; HEX2[*]      ; CLOCK_50   ; 8.802  ; 8.802  ; Rise       ; CLOCK_50        ;
;  HEX2[0]     ; CLOCK_50   ; 10.129 ; 10.129 ; Rise       ; CLOCK_50        ;
;  HEX2[1]     ; CLOCK_50   ; 10.529 ; 10.529 ; Rise       ; CLOCK_50        ;
;  HEX2[2]     ; CLOCK_50   ; 10.141 ; 10.141 ; Rise       ; CLOCK_50        ;
;  HEX2[3]     ; CLOCK_50   ; 9.576  ; 9.576  ; Rise       ; CLOCK_50        ;
;  HEX2[4]     ; CLOCK_50   ; 8.802  ; 8.802  ; Rise       ; CLOCK_50        ;
;  HEX2[5]     ; CLOCK_50   ; 9.059  ; 9.059  ; Rise       ; CLOCK_50        ;
;  HEX2[6]     ; CLOCK_50   ; 9.853  ; 9.853  ; Rise       ; CLOCK_50        ;
; HEX3[*]      ; CLOCK_50   ; 9.362  ; 9.362  ; Rise       ; CLOCK_50        ;
;  HEX3[0]     ; CLOCK_50   ; 12.660 ; 12.660 ; Rise       ; CLOCK_50        ;
;  HEX3[1]     ; CLOCK_50   ; 10.624 ; 10.624 ; Rise       ; CLOCK_50        ;
;  HEX3[2]     ; CLOCK_50   ; 11.636 ; 11.636 ; Rise       ; CLOCK_50        ;
;  HEX3[3]     ; CLOCK_50   ; 9.362  ; 9.362  ; Rise       ; CLOCK_50        ;
;  HEX3[4]     ; CLOCK_50   ; 10.462 ; 10.462 ; Rise       ; CLOCK_50        ;
;  HEX3[5]     ; CLOCK_50   ; 12.307 ; 12.307 ; Rise       ; CLOCK_50        ;
;  HEX3[6]     ; CLOCK_50   ; 9.575  ; 9.575  ; Rise       ; CLOCK_50        ;
; HEX4[*]      ; CLOCK_50   ; 7.973  ; 7.973  ; Rise       ; CLOCK_50        ;
;  HEX4[0]     ; CLOCK_50   ; 8.550  ; 8.550  ; Rise       ; CLOCK_50        ;
;  HEX4[1]     ; CLOCK_50   ; 8.510  ; 8.510  ; Rise       ; CLOCK_50        ;
;  HEX4[2]     ; CLOCK_50   ; 8.438  ; 8.438  ; Rise       ; CLOCK_50        ;
;  HEX4[3]     ; CLOCK_50   ; 8.110  ; 8.110  ; Rise       ; CLOCK_50        ;
;  HEX4[4]     ; CLOCK_50   ; 8.188  ; 8.188  ; Rise       ; CLOCK_50        ;
;  HEX4[5]     ; CLOCK_50   ; 7.973  ; 7.973  ; Rise       ; CLOCK_50        ;
;  HEX4[6]     ; CLOCK_50   ; 8.043  ; 8.043  ; Rise       ; CLOCK_50        ;
; HEX5[*]      ; CLOCK_50   ; 7.932  ; 7.932  ; Rise       ; CLOCK_50        ;
;  HEX5[0]     ; CLOCK_50   ; 8.582  ; 8.582  ; Rise       ; CLOCK_50        ;
;  HEX5[1]     ; CLOCK_50   ; 8.257  ; 8.257  ; Rise       ; CLOCK_50        ;
;  HEX5[2]     ; CLOCK_50   ; 9.066  ; 9.066  ; Rise       ; CLOCK_50        ;
;  HEX5[3]     ; CLOCK_50   ; 8.522  ; 8.522  ; Rise       ; CLOCK_50        ;
;  HEX5[4]     ; CLOCK_50   ; 8.799  ; 8.799  ; Rise       ; CLOCK_50        ;
;  HEX5[5]     ; CLOCK_50   ; 9.202  ; 9.202  ; Rise       ; CLOCK_50        ;
;  HEX5[6]     ; CLOCK_50   ; 7.932  ; 7.932  ; Rise       ; CLOCK_50        ;
; HEX6[*]      ; CLOCK_50   ; 7.058  ; 7.058  ; Rise       ; CLOCK_50        ;
;  HEX6[0]     ; CLOCK_50   ; 7.555  ; 7.555  ; Rise       ; CLOCK_50        ;
;  HEX6[1]     ; CLOCK_50   ; 9.661  ; 9.661  ; Rise       ; CLOCK_50        ;
;  HEX6[2]     ; CLOCK_50   ; 7.929  ; 7.929  ; Rise       ; CLOCK_50        ;
;  HEX6[3]     ; CLOCK_50   ; 7.502  ; 7.502  ; Rise       ; CLOCK_50        ;
;  HEX6[4]     ; CLOCK_50   ; 7.058  ; 7.058  ; Rise       ; CLOCK_50        ;
;  HEX6[5]     ; CLOCK_50   ; 7.243  ; 7.243  ; Rise       ; CLOCK_50        ;
;  HEX6[6]     ; CLOCK_50   ; 7.202  ; 7.202  ; Rise       ; CLOCK_50        ;
; HEX7[*]      ; CLOCK_50   ; 7.487  ; 7.487  ; Rise       ; CLOCK_50        ;
;  HEX7[0]     ; CLOCK_50   ; 7.981  ; 7.981  ; Rise       ; CLOCK_50        ;
;  HEX7[1]     ; CLOCK_50   ; 8.233  ; 8.233  ; Rise       ; CLOCK_50        ;
;  HEX7[2]     ; CLOCK_50   ; 7.487  ; 7.487  ; Rise       ; CLOCK_50        ;
;  HEX7[3]     ; CLOCK_50   ; 8.054  ; 8.054  ; Rise       ; CLOCK_50        ;
;  HEX7[4]     ; CLOCK_50   ; 7.816  ; 7.816  ; Rise       ; CLOCK_50        ;
;  HEX7[5]     ; CLOCK_50   ; 7.863  ; 7.863  ; Rise       ; CLOCK_50        ;
;  HEX7[6]     ; CLOCK_50   ; 8.029  ; 8.029  ; Rise       ; CLOCK_50        ;
; LCD_DATA[*]  ; CLOCK_50   ; 7.423  ; 7.423  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[0] ; CLOCK_50   ; 7.761  ; 7.761  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[1] ; CLOCK_50   ; 7.423  ; 7.423  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[2] ; CLOCK_50   ; 7.730  ; 7.730  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[3] ; CLOCK_50   ; 7.922  ; 7.922  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[4] ; CLOCK_50   ; 7.546  ; 7.546  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[5] ; CLOCK_50   ; 7.435  ; 7.435  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[6] ; CLOCK_50   ; 7.634  ; 7.634  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[7] ; CLOCK_50   ; 7.891  ; 7.891  ; Rise       ; CLOCK_50        ;
; LCD_EN       ; CLOCK_50   ; 7.547  ; 7.547  ; Rise       ; CLOCK_50        ;
; LCD_ON       ; CLOCK_50   ; 7.716  ; 7.716  ; Rise       ; CLOCK_50        ;
; LCD_RS       ; CLOCK_50   ; 7.657  ; 7.657  ; Rise       ; CLOCK_50        ;
; LCD_RW       ; CLOCK_50   ; 6.749  ; 6.749  ; Rise       ; CLOCK_50        ;
; LEDG[*]      ; CLOCK_50   ; 8.810  ; 8.810  ; Rise       ; CLOCK_50        ;
;  LEDG[0]     ; CLOCK_50   ; 11.889 ; 11.889 ; Rise       ; CLOCK_50        ;
;  LEDG[1]     ; CLOCK_50   ; 12.423 ; 12.423 ; Rise       ; CLOCK_50        ;
;  LEDG[2]     ; CLOCK_50   ; 11.569 ; 11.569 ; Rise       ; CLOCK_50        ;
;  LEDG[3]     ; CLOCK_50   ; 12.403 ; 12.403 ; Rise       ; CLOCK_50        ;
;  LEDG[4]     ; CLOCK_50   ; 10.313 ; 10.313 ; Rise       ; CLOCK_50        ;
;  LEDG[5]     ; CLOCK_50   ; 11.311 ; 11.311 ; Rise       ; CLOCK_50        ;
;  LEDG[6]     ; CLOCK_50   ; 11.714 ; 11.714 ; Rise       ; CLOCK_50        ;
;  LEDG[7]     ; CLOCK_50   ; 8.810  ; 8.810  ; Rise       ; CLOCK_50        ;
;  LEDG[8]     ; CLOCK_50   ; 10.548 ; 10.548 ; Rise       ; CLOCK_50        ;
; LEDR[*]      ; CLOCK_50   ; 7.254  ; 7.254  ; Rise       ; CLOCK_50        ;
;  LEDR[0]     ; CLOCK_50   ; 9.517  ; 9.517  ; Rise       ; CLOCK_50        ;
;  LEDR[1]     ; CLOCK_50   ; 9.335  ; 9.335  ; Rise       ; CLOCK_50        ;
;  LEDR[2]     ; CLOCK_50   ; 10.129 ; 10.129 ; Rise       ; CLOCK_50        ;
;  LEDR[3]     ; CLOCK_50   ; 10.689 ; 10.689 ; Rise       ; CLOCK_50        ;
;  LEDR[4]     ; CLOCK_50   ; 9.142  ; 9.142  ; Rise       ; CLOCK_50        ;
;  LEDR[5]     ; CLOCK_50   ; 10.149 ; 10.149 ; Rise       ; CLOCK_50        ;
;  LEDR[6]     ; CLOCK_50   ; 8.614  ; 8.614  ; Rise       ; CLOCK_50        ;
;  LEDR[7]     ; CLOCK_50   ; 10.036 ; 10.036 ; Rise       ; CLOCK_50        ;
;  LEDR[8]     ; CLOCK_50   ; 9.306  ; 9.306  ; Rise       ; CLOCK_50        ;
;  LEDR[9]     ; CLOCK_50   ; 7.254  ; 7.254  ; Rise       ; CLOCK_50        ;
;  LEDR[10]    ; CLOCK_50   ; 9.415  ; 9.415  ; Rise       ; CLOCK_50        ;
;  LEDR[11]    ; CLOCK_50   ; 8.497  ; 8.497  ; Rise       ; CLOCK_50        ;
;  LEDR[12]    ; CLOCK_50   ; 8.153  ; 8.153  ; Rise       ; CLOCK_50        ;
;  LEDR[13]    ; CLOCK_50   ; 8.418  ; 8.418  ; Rise       ; CLOCK_50        ;
;  LEDR[14]    ; CLOCK_50   ; 7.931  ; 7.931  ; Rise       ; CLOCK_50        ;
;  LEDR[15]    ; CLOCK_50   ; 7.930  ; 7.930  ; Rise       ; CLOCK_50        ;
;  LEDR[16]    ; CLOCK_50   ; 7.644  ; 7.644  ; Rise       ; CLOCK_50        ;
+--------------+------------+--------+--------+------------+-----------------+


+------------------------------------+
; Fast Model Setup Summary           ;
+----------+---------+---------------+
; Clock    ; Slack   ; End Point TNS ;
+----------+---------+---------------+
; CLOCK_50 ; -12.219 ; -98833.193    ;
+----------+---------+---------------+


+----------------------------------+
; Fast Model Hold Summary          ;
+----------+-------+---------------+
; Clock    ; Slack ; End Point TNS ;
+----------+-------+---------------+
; CLOCK_50 ; 0.667 ; 0.000         ;
+----------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+----------+--------+--------------------+
; Clock    ; Slack  ; End Point TNS      ;
+----------+--------+--------------------+
; CLOCK_50 ; -1.380 ; -9601.380          ;
+----------+--------+--------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLOCK_50'                                                                                                                                                        ;
+---------+--------------------------------------------+--------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                  ; To Node                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+--------------------------------------------+--------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -12.219 ; singlecycle:singleCycle|PC:PC_block|pc[4]  ; singlecycle:singleCycle|regfile:regfile_block|mem~702  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.012      ; 13.263     ;
; -12.218 ; singlecycle:singleCycle|PC:PC_block|pc[4]  ; singlecycle:singleCycle|regfile:regfile_block|mem~830  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.012      ; 13.262     ;
; -12.215 ; singlecycle:singleCycle|PC:PC_block|pc[4]  ; singlecycle:singleCycle|regfile:regfile_block|mem~734  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.017     ; 13.230     ;
; -12.214 ; singlecycle:singleCycle|PC:PC_block|pc[4]  ; singlecycle:singleCycle|regfile:regfile_block|mem~862  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.017     ; 13.229     ;
; -12.206 ; singlecycle:singleCycle|PC:PC_block|pc[4]  ; singlecycle:singleCycle|regfile:regfile_block|mem~705  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.011      ; 13.249     ;
; -12.200 ; singlecycle:singleCycle|PC:PC_block|pc[4]  ; singlecycle:singleCycle|regfile:regfile_block|mem~321  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.011      ; 13.243     ;
; -12.189 ; singlecycle:singleCycle|PC:PC_block|pc[4]  ; singlecycle:singleCycle|regfile:regfile_block|mem~1006 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.019      ; 13.240     ;
; -12.153 ; singlecycle:singleCycle|PC:PC_block|pc[2]  ; singlecycle:singleCycle|regfile:regfile_block|mem~702  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.021      ; 13.206     ;
; -12.152 ; singlecycle:singleCycle|PC:PC_block|pc[2]  ; singlecycle:singleCycle|regfile:regfile_block|mem~830  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.021      ; 13.205     ;
; -12.151 ; singlecycle:singleCycle|PC:PC_block|pc[4]  ; singlecycle:singleCycle|regfile:regfile_block|mem~721  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.007      ; 13.190     ;
; -12.151 ; singlecycle:singleCycle|PC:PC_block|pc[3]  ; singlecycle:singleCycle|regfile:regfile_block|mem~702  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 13.187     ;
; -12.150 ; singlecycle:singleCycle|PC:PC_block|pc[3]  ; singlecycle:singleCycle|regfile:regfile_block|mem~830  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 13.186     ;
; -12.149 ; singlecycle:singleCycle|PC:PC_block|pc[2]  ; singlecycle:singleCycle|regfile:regfile_block|mem~734  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.008     ; 13.173     ;
; -12.148 ; singlecycle:singleCycle|PC:PC_block|pc[2]  ; singlecycle:singleCycle|regfile:regfile_block|mem~862  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.008     ; 13.172     ;
; -12.147 ; singlecycle:singleCycle|PC:PC_block|pc[3]  ; singlecycle:singleCycle|regfile:regfile_block|mem~734  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.025     ; 13.154     ;
; -12.146 ; singlecycle:singleCycle|PC:PC_block|pc[3]  ; singlecycle:singleCycle|regfile:regfile_block|mem~862  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.025     ; 13.153     ;
; -12.140 ; singlecycle:singleCycle|PC:PC_block|pc[4]  ; singlecycle:singleCycle|regfile:regfile_block|mem~676  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.019      ; 13.191     ;
; -12.139 ; singlecycle:singleCycle|PC:PC_block|pc[4]  ; singlecycle:singleCycle|regfile:regfile_block|mem~548  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.019      ; 13.190     ;
; -12.135 ; singlecycle:singleCycle|PC:PC_block|pc[4]  ; singlecycle:singleCycle|regfile:regfile_block|mem~174  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.022      ; 13.189     ;
; -12.135 ; singlecycle:singleCycle|PC:PC_block|pc[4]  ; singlecycle:singleCycle|regfile:regfile_block|mem~238  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.022      ; 13.189     ;
; -12.132 ; singlecycle:singleCycle|PC:PC_block|pc[2]  ; singlecycle:singleCycle|regfile:regfile_block|mem~705  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.020      ; 13.184     ;
; -12.129 ; singlecycle:singleCycle|PC:PC_block|pc[4]  ; singlecycle:singleCycle|regfile:regfile_block|mem~990  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.018      ; 13.179     ;
; -12.128 ; singlecycle:singleCycle|PC:PC_block|pc[4]  ; singlecycle:singleCycle|regfile:regfile_block|mem~606  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.018      ; 13.178     ;
; -12.127 ; singlecycle:singleCycle|PC:PC_block|pc[3]  ; singlecycle:singleCycle|regfile:regfile_block|mem~1006 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.011      ; 13.170     ;
; -12.126 ; singlecycle:singleCycle|PC:PC_block|pc[2]  ; singlecycle:singleCycle|regfile:regfile_block|mem~321  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.020      ; 13.178     ;
; -12.121 ; singlecycle:singleCycle|PC:PC_block|pc[6]  ; singlecycle:singleCycle|regfile:regfile_block|mem~705  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.020      ; 13.173     ;
; -12.118 ; singlecycle:singleCycle|PC:PC_block|pc[4]  ; singlecycle:singleCycle|regfile:regfile_block|mem~94   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 13.156     ;
; -12.115 ; singlecycle:singleCycle|PC:PC_block|pc[4]  ; singlecycle:singleCycle|regfile:regfile_block|mem~30   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 13.153     ;
; -12.115 ; singlecycle:singleCycle|PC:PC_block|pc[6]  ; singlecycle:singleCycle|regfile:regfile_block|mem~321  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.020      ; 13.167     ;
; -12.107 ; singlecycle:singleCycle|PC:PC_block|pc[5]  ; singlecycle:singleCycle|regfile:regfile_block|mem~702  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.021      ; 13.160     ;
; -12.106 ; singlecycle:singleCycle|PC:PC_block|pc[5]  ; singlecycle:singleCycle|regfile:regfile_block|mem~830  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.021      ; 13.159     ;
; -12.105 ; singlecycle:singleCycle|PC:PC_block|pc[2]  ; singlecycle:singleCycle|regfile:regfile_block|mem~1006 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.028      ; 13.165     ;
; -12.104 ; singlecycle:singleCycle|PC:PC_block|pc[8]  ; singlecycle:singleCycle|regfile:regfile_block|mem~702  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.012      ; 13.148     ;
; -12.103 ; singlecycle:singleCycle|PC:PC_block|pc[5]  ; singlecycle:singleCycle|regfile:regfile_block|mem~734  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.008     ; 13.127     ;
; -12.103 ; singlecycle:singleCycle|PC:PC_block|pc[8]  ; singlecycle:singleCycle|regfile:regfile_block|mem~830  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.012      ; 13.147     ;
; -12.102 ; singlecycle:singleCycle|PC:PC_block|pc[5]  ; singlecycle:singleCycle|regfile:regfile_block|mem~862  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.008     ; 13.126     ;
; -12.100 ; singlecycle:singleCycle|PC:PC_block|pc[8]  ; singlecycle:singleCycle|regfile:regfile_block|mem~734  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.017     ; 13.115     ;
; -12.099 ; singlecycle:singleCycle|PC:PC_block|pc[8]  ; singlecycle:singleCycle|regfile:regfile_block|mem~862  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.017     ; 13.114     ;
; -12.098 ; singlecycle:singleCycle|PC:PC_block|pc[4]  ; singlecycle:singleCycle|regfile:regfile_block|mem~798  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 13.129     ;
; -12.097 ; singlecycle:singleCycle|PC:PC_block|pc[4]  ; singlecycle:singleCycle|regfile:regfile_block|mem~580  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.010      ; 13.139     ;
; -12.097 ; singlecycle:singleCycle|PC:PC_block|pc[4]  ; singlecycle:singleCycle|regfile:regfile_block|mem~849  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 13.133     ;
; -12.097 ; singlecycle:singleCycle|PC:PC_block|pc[5]  ; singlecycle:singleCycle|regfile:regfile_block|mem~705  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.020      ; 13.149     ;
; -12.094 ; singlecycle:singleCycle|PC:PC_block|pc[4]  ; singlecycle:singleCycle|regfile:regfile_block|mem~964  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.010      ; 13.136     ;
; -12.094 ; singlecycle:singleCycle|PC:PC_block|pc[6]  ; singlecycle:singleCycle|regfile:regfile_block|mem~1006 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.028      ; 13.154     ;
; -12.092 ; singlecycle:singleCycle|PC:PC_block|pc[4]  ; singlecycle:singleCycle|regfile:regfile_block|mem~478  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.020      ; 13.144     ;
; -12.091 ; singlecycle:singleCycle|PC:PC_block|pc[5]  ; singlecycle:singleCycle|regfile:regfile_block|mem~321  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.020      ; 13.143     ;
; -12.088 ; singlecycle:singleCycle|PC:PC_block|pc[4]  ; singlecycle:singleCycle|regfile:regfile_block|mem~584  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.010      ; 13.130     ;
; -12.087 ; singlecycle:singleCycle|PC:PC_block|pc[4]  ; singlecycle:singleCycle|regfile:regfile_block|mem~968  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.010      ; 13.129     ;
; -12.083 ; singlecycle:singleCycle|PC:PC_block|pc[4]  ; singlecycle:singleCycle|regfile:regfile_block|mem~232  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.014      ; 13.129     ;
; -12.080 ; singlecycle:singleCycle|PC:PC_block|pc[4]  ; singlecycle:singleCycle|regfile:regfile_block|mem~593  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.013      ; 13.125     ;
; -12.080 ; singlecycle:singleCycle|PC:PC_block|pc[8]  ; singlecycle:singleCycle|regfile:regfile_block|mem~1006 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.019      ; 13.131     ;
; -12.078 ; singlecycle:singleCycle|PC:PC_block|pc[4]  ; singlecycle:singleCycle|regfile:regfile_block|mem~926  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.012      ; 13.122     ;
; -12.078 ; singlecycle:singleCycle|PC:PC_block|pc[5]  ; singlecycle:singleCycle|regfile:regfile_block|mem~1006 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.028      ; 13.138     ;
; -12.077 ; singlecycle:singleCycle|PC:PC_block|pc[2]  ; singlecycle:singleCycle|regfile:regfile_block|mem~721  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.016      ; 13.125     ;
; -12.076 ; singlecycle:singleCycle|PC:PC_block|pc[4]  ; singlecycle:singleCycle|regfile:regfile_block|mem~610  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 13.113     ;
; -12.076 ; singlecycle:singleCycle|PC:PC_block|pc[4]  ; singlecycle:singleCycle|regfile:regfile_block|mem~738  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 13.113     ;
; -12.073 ; singlecycle:singleCycle|PC:PC_block|pc[4]  ; singlecycle:singleCycle|regfile:regfile_block|mem~814  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.013      ; 13.118     ;
; -12.073 ; singlecycle:singleCycle|PC:PC_block|pc[4]  ; singlecycle:singleCycle|regfile:regfile_block|mem~350  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.013      ; 13.118     ;
; -12.073 ; singlecycle:singleCycle|PC:PC_block|pc[3]  ; singlecycle:singleCycle|regfile:regfile_block|mem~174  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.014      ; 13.119     ;
; -12.073 ; singlecycle:singleCycle|PC:PC_block|pc[3]  ; singlecycle:singleCycle|regfile:regfile_block|mem~238  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.014      ; 13.119     ;
; -12.071 ; singlecycle:singleCycle|PC:PC_block|pc[4]  ; singlecycle:singleCycle|regfile:regfile_block|mem~143  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.010      ; 13.113     ;
; -12.071 ; singlecycle:singleCycle|PC:PC_block|pc[4]  ; singlecycle:singleCycle|regfile:regfile_block|mem~638  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.024      ; 13.127     ;
; -12.069 ; singlecycle:singleCycle|PC:PC_block|pc[4]  ; singlecycle:singleCycle|regfile:regfile_block|mem~622  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.019      ; 13.120     ;
; -12.069 ; singlecycle:singleCycle|PC:PC_block|pc[4]  ; singlecycle:singleCycle|regfile:regfile_block|mem~382  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.025      ; 13.126     ;
; -12.068 ; singlecycle:singleCycle|PC:PC_block|pc[6]  ; singlecycle:singleCycle|regfile:regfile_block|mem~702  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.021      ; 13.121     ;
; -12.068 ; singlecycle:singleCycle|PC:PC_block|pc[11] ; singlecycle:singleCycle|regfile:regfile_block|mem~1006 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 13.106     ;
; -12.067 ; singlecycle:singleCycle|PC:PC_block|pc[4]  ; singlecycle:singleCycle|regfile:regfile_block|mem~286  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.025      ; 13.124     ;
; -12.067 ; singlecycle:singleCycle|PC:PC_block|pc[6]  ; singlecycle:singleCycle|regfile:regfile_block|mem~830  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.021      ; 13.120     ;
; -12.066 ; singlecycle:singleCycle|PC:PC_block|pc[6]  ; singlecycle:singleCycle|regfile:regfile_block|mem~721  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.016      ; 13.114     ;
; -12.066 ; singlecycle:singleCycle|PC:PC_block|pc[2]  ; singlecycle:singleCycle|regfile:regfile_block|mem~676  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.028      ; 13.126     ;
; -12.065 ; singlecycle:singleCycle|PC:PC_block|pc[2]  ; singlecycle:singleCycle|regfile:regfile_block|mem~548  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.028      ; 13.125     ;
; -12.064 ; singlecycle:singleCycle|PC:PC_block|pc[6]  ; singlecycle:singleCycle|regfile:regfile_block|mem~734  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.008     ; 13.088     ;
; -12.063 ; singlecycle:singleCycle|PC:PC_block|pc[6]  ; singlecycle:singleCycle|regfile:regfile_block|mem~862  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.008     ; 13.087     ;
; -12.063 ; singlecycle:singleCycle|PC:PC_block|pc[2]  ; singlecycle:singleCycle|regfile:regfile_block|mem~990  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.027      ; 13.122     ;
; -12.062 ; singlecycle:singleCycle|PC:PC_block|pc[2]  ; singlecycle:singleCycle|regfile:regfile_block|mem~606  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.027      ; 13.121     ;
; -12.061 ; singlecycle:singleCycle|PC:PC_block|pc[3]  ; singlecycle:singleCycle|regfile:regfile_block|mem~990  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.010      ; 13.103     ;
; -12.060 ; singlecycle:singleCycle|PC:PC_block|pc[3]  ; singlecycle:singleCycle|regfile:regfile_block|mem~606  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.010      ; 13.102     ;
; -12.056 ; singlecycle:singleCycle|PC:PC_block|pc[4]  ; singlecycle:singleCycle|regfile:regfile_block|mem~295  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.026     ; 13.062     ;
; -12.056 ; singlecycle:singleCycle|PC:PC_block|pc[9]  ; singlecycle:singleCycle|regfile:regfile_block|mem~1006 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.019      ; 13.107     ;
; -12.055 ; singlecycle:singleCycle|PC:PC_block|pc[4]  ; singlecycle:singleCycle|regfile:regfile_block|mem~942  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.016      ; 13.103     ;
; -12.055 ; singlecycle:singleCycle|PC:PC_block|pc[6]  ; singlecycle:singleCycle|regfile:regfile_block|mem~676  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.028      ; 13.115     ;
; -12.054 ; singlecycle:singleCycle|PC:PC_block|pc[4]  ; singlecycle:singleCycle|regfile:regfile_block|mem~688  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.012      ; 13.098     ;
; -12.054 ; singlecycle:singleCycle|PC:PC_block|pc[6]  ; singlecycle:singleCycle|regfile:regfile_block|mem~548  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.028      ; 13.114     ;
; -12.052 ; singlecycle:singleCycle|PC:PC_block|pc[4]  ; singlecycle:singleCycle|regfile:regfile_block|mem~430  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.015      ; 13.099     ;
; -12.052 ; singlecycle:singleCycle|PC:PC_block|pc[2]  ; singlecycle:singleCycle|regfile:regfile_block|mem~94   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.015      ; 13.099     ;
; -12.051 ; singlecycle:singleCycle|PC:PC_block|pc[2]  ; singlecycle:singleCycle|regfile:regfile_block|mem~174  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.031      ; 13.114     ;
; -12.051 ; singlecycle:singleCycle|PC:PC_block|pc[2]  ; singlecycle:singleCycle|regfile:regfile_block|mem~238  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.031      ; 13.114     ;
; -12.050 ; singlecycle:singleCycle|PC:PC_block|pc[3]  ; singlecycle:singleCycle|regfile:regfile_block|mem~94   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 13.080     ;
; -12.049 ; singlecycle:singleCycle|PC:PC_block|pc[4]  ; singlecycle:singleCycle|regfile:regfile_block|mem~494  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.015      ; 13.096     ;
; -12.049 ; singlecycle:singleCycle|PC:PC_block|pc[4]  ; singlecycle:singleCycle|regfile:regfile_block|mem~719  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.014      ; 13.095     ;
; -12.049 ; singlecycle:singleCycle|PC:PC_block|pc[2]  ; singlecycle:singleCycle|regfile:regfile_block|mem~30   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.015      ; 13.096     ;
; -12.047 ; singlecycle:singleCycle|PC:PC_block|pc[4]  ; singlecycle:singleCycle|regfile:regfile_block|mem~175  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.014      ; 13.093     ;
; -12.047 ; singlecycle:singleCycle|PC:PC_block|pc[11] ; singlecycle:singleCycle|regfile:regfile_block|mem~705  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 13.077     ;
; -12.047 ; singlecycle:singleCycle|PC:PC_block|pc[3]  ; singlecycle:singleCycle|regfile:regfile_block|mem~30   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 13.077     ;
; -12.044 ; singlecycle:singleCycle|PC:PC_block|pc[4]  ; singlecycle:singleCycle|regfile:regfile_block|mem~329  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.010     ; 13.066     ;
; -12.042 ; singlecycle:singleCycle|PC:PC_block|pc[5]  ; singlecycle:singleCycle|regfile:regfile_block|mem~721  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.016      ; 13.090     ;
; -12.041 ; singlecycle:singleCycle|PC:PC_block|pc[11] ; singlecycle:singleCycle|regfile:regfile_block|mem~321  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 13.071     ;
; -12.040 ; singlecycle:singleCycle|PC:PC_block|pc[4]  ; singlecycle:singleCycle|regfile:regfile_block|mem~297  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.010     ; 13.062     ;
; -12.040 ; singlecycle:singleCycle|PC:PC_block|pc[6]  ; singlecycle:singleCycle|regfile:regfile_block|mem~174  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.031      ; 13.103     ;
; -12.040 ; singlecycle:singleCycle|PC:PC_block|pc[6]  ; singlecycle:singleCycle|regfile:regfile_block|mem~238  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.031      ; 13.103     ;
+---------+--------------------------------------------+--------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLOCK_50'                                                                                                                                                                                               ;
+-------+--------------------------------------------------------------+------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                    ; To Node                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------+------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.667 ; singlecycle:singleCycle|lsu:lsu_block|output_per_reg[8][3]   ; singlecycle:singleCycle|regfile:regfile_block|mem~483                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.819      ;
; 0.706 ; singlecycle:singleCycle|lsu:lsu_block|output_per_reg[8][17]  ; singlecycle:singleCycle|regfile:regfile_block|mem~497                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.858      ;
; 0.775 ; singlecycle:singleCycle|regfile:regfile_block|mem~975        ; singlecycle:singleCycle|lsu:lsu_block|data_memory:data_memory_inst|dmem~2895 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.927      ;
; 0.825 ; singlecycle:singleCycle|PC:PC_block|pc[21]                   ; singlecycle:singleCycle|PC:PC_block|pc[21]                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.977      ;
; 0.834 ; singlecycle:singleCycle|lsu:lsu_block|output_per_reg[8][4]   ; singlecycle:singleCycle|regfile:regfile_block|mem~484                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.986      ;
; 0.865 ; singlecycle:singleCycle|lsu:lsu_block|output_per_reg[8][6]   ; singlecycle:singleCycle|regfile:regfile_block|mem~6                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.017      ;
; 0.875 ; singlecycle:singleCycle|lsu:lsu_block|output_per_reg[8][16]  ; singlecycle:singleCycle|regfile:regfile_block|mem~432                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.027      ;
; 0.896 ; singlecycle:singleCycle|lsu:lsu_block|output_per_reg[8][31]  ; singlecycle:singleCycle|regfile:regfile_block|mem~831                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.009     ; 1.039      ;
; 0.901 ; singlecycle:singleCycle|lsu:lsu_block|output_per_reg[8][31]  ; singlecycle:singleCycle|regfile:regfile_block|mem~351                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.009     ; 1.044      ;
; 0.918 ; singlecycle:singleCycle|lsu:lsu_block|output_per_reg[8][0]   ; singlecycle:singleCycle|regfile:regfile_block|mem~192                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.070      ;
; 0.925 ; singlecycle:singleCycle|lsu:lsu_block|output_per_reg[8][14]  ; singlecycle:singleCycle|regfile:regfile_block|mem~78                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.077      ;
; 0.928 ; singlecycle:singleCycle|lsu:lsu_block|output_per_reg[8][17]  ; singlecycle:singleCycle|regfile:regfile_block|mem~49                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.022      ; 1.102      ;
; 0.928 ; singlecycle:singleCycle|lsu:lsu_block|output_per_reg[8][7]   ; singlecycle:singleCycle|regfile:regfile_block|mem~39                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.009     ; 1.071      ;
; 0.929 ; singlecycle:singleCycle|lsu:lsu_block|output_per_reg[8][17]  ; singlecycle:singleCycle|regfile:regfile_block|mem~17                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.022      ; 1.103      ;
; 0.950 ; singlecycle:singleCycle|regfile:regfile_block|mem~445        ; singlecycle:singleCycle|lsu:lsu_block|data_memory:data_memory_inst|dmem~2909 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.102      ;
; 0.995 ; singlecycle:singleCycle|lsu:lsu_block|output_per_reg[8][31]  ; singlecycle:singleCycle|regfile:regfile_block|mem~63                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.001     ; 1.146      ;
; 0.997 ; singlecycle:singleCycle|lsu:lsu_block|output_per_reg[8][31]  ; singlecycle:singleCycle|regfile:regfile_block|mem~95                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.001     ; 1.148      ;
; 0.997 ; singlecycle:singleCycle|regfile:regfile_block|mem~985        ; singlecycle:singleCycle|lsu:lsu_block|data_memory:data_memory_inst|dmem~2905 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.005     ; 1.144      ;
; 0.999 ; singlecycle:singleCycle|regfile:regfile_block|mem~985        ; singlecycle:singleCycle|lsu:lsu_block|data_memory:data_memory_inst|dmem~3929 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.005     ; 1.146      ;
; 1.005 ; singlecycle:singleCycle|lsu:lsu_block|output_per_reg[8][10]  ; singlecycle:singleCycle|regfile:regfile_block|mem~810                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.002      ; 1.159      ;
; 1.006 ; singlecycle:singleCycle|lsu:lsu_block|output_per_reg[8][10]  ; singlecycle:singleCycle|regfile:regfile_block|mem~554                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.002      ; 1.160      ;
; 1.011 ; singlecycle:singleCycle|lsu:lsu_block|output_per_reg[6][22]  ; singlecycle:singleCycle|regfile:regfile_block|mem~310                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.006      ; 1.169      ;
; 1.013 ; singlecycle:singleCycle|lsu:lsu_block|output_per_reg[1][25]  ; singlecycle:singleCycle|regfile:regfile_block|mem~505                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.165      ;
; 1.015 ; singlecycle:singleCycle|lsu:lsu_block|output_per_reg[8][15]  ; singlecycle:singleCycle|regfile:regfile_block|mem~463                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.167      ;
; 1.046 ; singlecycle:singleCycle|lsu:lsu_block|output_per_reg[8][17]  ; singlecycle:singleCycle|regfile:regfile_block|mem~305                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.032      ; 1.230      ;
; 1.046 ; singlecycle:singleCycle|regfile:regfile_block|mem~800        ; singlecycle:singleCycle|lsu:lsu_block|data_memory:data_memory_inst|dmem~4608 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.198      ;
; 1.049 ; singlecycle:singleCycle|lsu:lsu_block|output_per_reg[8][17]  ; singlecycle:singleCycle|regfile:regfile_block|mem~369                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.032      ; 1.233      ;
; 1.052 ; singlecycle:singleCycle|lsu:lsu_block|output_per_reg[9][25]  ; singlecycle:singleCycle|regfile:regfile_block|mem~505                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.011      ; 1.215      ;
; 1.063 ; singlecycle:singleCycle|lsu:lsu_block|output_per_reg[8][31]  ; singlecycle:singleCycle|regfile:regfile_block|mem~639                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.008     ; 1.207      ;
; 1.078 ; singlecycle:singleCycle|lsu:lsu_block|output_per_reg[8][17]  ; singlecycle:singleCycle|regfile:regfile_block|mem~401                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.027     ; 1.203      ;
; 1.078 ; singlecycle:singleCycle|lsu:lsu_block|output_per_reg[8][17]  ; singlecycle:singleCycle|regfile:regfile_block|mem~433                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.027     ; 1.203      ;
; 1.088 ; singlecycle:singleCycle|lsu:lsu_block|output_per_reg[8][16]  ; singlecycle:singleCycle|regfile:regfile_block|mem~400                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.240      ;
; 1.089 ; singlecycle:singleCycle|lsu:lsu_block|output_per_reg[8][16]  ; singlecycle:singleCycle|regfile:regfile_block|mem~496                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.241      ;
; 1.090 ; singlecycle:singleCycle|lsu:lsu_block|output_per_reg[8][31]  ; singlecycle:singleCycle|regfile:regfile_block|mem~607                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.010     ; 1.232      ;
; 1.094 ; singlecycle:singleCycle|lsu:lsu_block|output_per_reg[8][31]  ; singlecycle:singleCycle|regfile:regfile_block|mem~991                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.010     ; 1.236      ;
; 1.098 ; singlecycle:singleCycle|regfile:regfile_block|mem~964        ; singlecycle:singleCycle|lsu:lsu_block|data_memory:data_memory_inst|dmem~8164 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.250      ;
; 1.098 ; singlecycle:singleCycle|lsu:lsu_block|output_per_reg[8][31]  ; singlecycle:singleCycle|regfile:regfile_block|mem~191                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.002     ; 1.248      ;
; 1.099 ; singlecycle:singleCycle|lsu:lsu_block|output_per_reg[8][13]  ; singlecycle:singleCycle|regfile:regfile_block|mem~77                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.251      ;
; 1.099 ; singlecycle:singleCycle|lsu:lsu_block|output_per_reg[8][31]  ; singlecycle:singleCycle|regfile:regfile_block|mem~223                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.002     ; 1.249      ;
; 1.100 ; singlecycle:singleCycle|lsu:lsu_block|output_per_reg[2][22]  ; singlecycle:singleCycle|regfile:regfile_block|mem~310                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.006      ; 1.258      ;
; 1.100 ; singlecycle:singleCycle|lsu:lsu_block|output_per_reg[10][25] ; singlecycle:singleCycle|regfile:regfile_block|mem~505                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.011      ; 1.263      ;
; 1.104 ; singlecycle:singleCycle|lsu:lsu_block|output_per_reg[8][13]  ; singlecycle:singleCycle|regfile:regfile_block|mem~109                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.256      ;
; 1.110 ; singlecycle:singleCycle|lsu:lsu_block|output_per_reg[8][17]  ; singlecycle:singleCycle|regfile:regfile_block|mem~177                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.008      ; 1.270      ;
; 1.113 ; singlecycle:singleCycle|lsu:lsu_block|output_per_reg[8][17]  ; singlecycle:singleCycle|regfile:regfile_block|mem~145                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.008      ; 1.273      ;
; 1.114 ; singlecycle:singleCycle|lsu:lsu_block|output_per_reg[8][24]  ; singlecycle:singleCycle|regfile:regfile_block|mem~408                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.015     ; 1.251      ;
; 1.114 ; singlecycle:singleCycle|regfile:regfile_block|mem~861        ; singlecycle:singleCycle|lsu:lsu_block|data_memory:data_memory_inst|dmem~2909 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.015      ; 1.281      ;
; 1.117 ; singlecycle:singleCycle|lsu:lsu_block|output_per_reg[8][17]  ; singlecycle:singleCycle|regfile:regfile_block|mem~337                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.022      ; 1.291      ;
; 1.120 ; singlecycle:singleCycle|lsu:lsu_block|output_per_reg[8][31]  ; singlecycle:singleCycle|regfile:regfile_block|mem~927                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.010      ; 1.282      ;
; 1.122 ; singlecycle:singleCycle|lsu:lsu_block|output_per_reg[8][0]   ; singlecycle:singleCycle|regfile:regfile_block|mem~928                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.004     ; 1.270      ;
; 1.125 ; singlecycle:singleCycle|PC:PC_block|pc[28]                   ; singlecycle:singleCycle|PC:PC_block|pc[28]                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.277      ;
; 1.125 ; singlecycle:singleCycle|lsu:lsu_block|output_per_reg[8][0]   ; singlecycle:singleCycle|regfile:regfile_block|mem~544                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.004     ; 1.273      ;
; 1.125 ; singlecycle:singleCycle|regfile:regfile_block|mem~857        ; singlecycle:singleCycle|lsu:lsu_block|data_memory:data_memory_inst|dmem~2905 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.005     ; 1.272      ;
; 1.126 ; singlecycle:singleCycle|lsu:lsu_block|output_per_reg[8][24]  ; singlecycle:singleCycle|regfile:regfile_block|mem~184                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.015     ; 1.263      ;
; 1.127 ; singlecycle:singleCycle|regfile:regfile_block|mem~857        ; singlecycle:singleCycle|lsu:lsu_block|data_memory:data_memory_inst|dmem~3929 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.005     ; 1.274      ;
; 1.128 ; singlecycle:singleCycle|regfile:regfile_block|mem~892        ; singlecycle:singleCycle|lsu:lsu_block|data_memory:data_memory_inst|dmem~6620 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.019      ; 1.299      ;
; 1.129 ; singlecycle:singleCycle|lsu:lsu_block|output_per_reg[8][24]  ; singlecycle:singleCycle|regfile:regfile_block|mem~152                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.015     ; 1.266      ;
; 1.132 ; singlecycle:singleCycle|lsu:lsu_block|output_per_reg[8][23]  ; singlecycle:singleCycle|regfile:regfile_block|mem~279                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.016     ; 1.268      ;
; 1.137 ; singlecycle:singleCycle|lsu:lsu_block|output_per_reg[8][31]  ; singlecycle:singleCycle|regfile:regfile_block|mem~447                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.014      ; 1.303      ;
; 1.140 ; singlecycle:singleCycle|lsu:lsu_block|output_per_reg[8][31]  ; singlecycle:singleCycle|regfile:regfile_block|mem~703                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.001     ; 1.291      ;
; 1.147 ; singlecycle:singleCycle|lsu:lsu_block|output_per_reg[8][14]  ; singlecycle:singleCycle|regfile:regfile_block|mem~206                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.024      ; 1.323      ;
; 1.150 ; singlecycle:singleCycle|lsu:lsu_block|output_per_reg[8][14]  ; singlecycle:singleCycle|regfile:regfile_block|mem~142                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.024      ; 1.326      ;
; 1.150 ; singlecycle:singleCycle|regfile:regfile_block|mem~847        ; singlecycle:singleCycle|lsu:lsu_block|data_memory:data_memory_inst|dmem~2895 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.002     ; 1.300      ;
; 1.157 ; singlecycle:singleCycle|lsu:lsu_block|output_per_reg[8][17]  ; singlecycle:singleCycle|regfile:regfile_block|mem~945                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.030      ; 1.339      ;
; 1.157 ; singlecycle:singleCycle|regfile:regfile_block|mem~668        ; singlecycle:singleCycle|lsu:lsu_block|data_memory:data_memory_inst|dmem~6620 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.309      ;
; 1.158 ; singlecycle:singleCycle|lsu:lsu_block|output_per_reg[8][17]  ; singlecycle:singleCycle|regfile:regfile_block|mem~561                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.030      ; 1.340      ;
; 1.159 ; singlecycle:singleCycle|lsu:lsu_block|output_per_reg[8][6]   ; singlecycle:singleCycle|regfile:regfile_block|mem~550                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.001     ; 1.310      ;
; 1.159 ; singlecycle:singleCycle|regfile:regfile_block|mem~445        ; singlecycle:singleCycle|lsu:lsu_block|output_per_reg[9][29]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.003     ; 1.308      ;
; 1.161 ; singlecycle:singleCycle|lsu:lsu_block|output_per_reg[8][0]   ; singlecycle:singleCycle|regfile:regfile_block|mem~288                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.006      ; 1.319      ;
; 1.162 ; singlecycle:singleCycle|regfile:regfile_block|mem~946        ; singlecycle:singleCycle|lsu:lsu_block|data_memory:data_memory_inst|dmem~8178 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.004      ; 1.318      ;
; 1.162 ; singlecycle:singleCycle|lsu:lsu_block|output_per_reg[8][6]   ; singlecycle:singleCycle|regfile:regfile_block|mem~934                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.001     ; 1.313      ;
; 1.165 ; singlecycle:singleCycle|regfile:regfile_block|mem~765        ; singlecycle:singleCycle|lsu:lsu_block|data_memory:data_memory_inst|dmem~2909 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.009     ; 1.308      ;
; 1.166 ; singlecycle:singleCycle|lsu:lsu_block|output_per_reg[8][14]  ; singlecycle:singleCycle|regfile:regfile_block|mem~526                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.002      ; 1.320      ;
; 1.173 ; singlecycle:singleCycle|regfile:regfile_block|mem~591        ; singlecycle:singleCycle|lsu:lsu_block|data_memory:data_memory_inst|dmem~2895 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.002     ; 1.323      ;
; 1.178 ; singlecycle:singleCycle|lsu:lsu_block|output_per_reg[8][27]  ; singlecycle:singleCycle|regfile:regfile_block|mem~443                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.016     ; 1.314      ;
; 1.184 ; singlecycle:singleCycle|lsu:lsu_block|output_per_reg[8][27]  ; singlecycle:singleCycle|regfile:regfile_block|mem~507                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.016     ; 1.320      ;
; 1.184 ; singlecycle:singleCycle|regfile:regfile_block|mem~495        ; singlecycle:singleCycle|lsu:lsu_block|data_memory:data_memory_inst|dmem~2895 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.003     ; 1.333      ;
; 1.189 ; singlecycle:singleCycle|lsu:lsu_block|output_per_reg[8][17]  ; singlecycle:singleCycle|regfile:regfile_block|mem~881                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.010      ; 1.351      ;
; 1.189 ; singlecycle:singleCycle|lsu:lsu_block|output_per_reg[8][17]  ; singlecycle:singleCycle|regfile:regfile_block|mem~753                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.010      ; 1.351      ;
; 1.192 ; singlecycle:singleCycle|regfile:regfile_block|mem~855        ; singlecycle:singleCycle|lsu:lsu_block|data_memory:data_memory_inst|dmem~7575 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.010     ; 1.334      ;
; 1.195 ; singlecycle:singleCycle|lsu:lsu_block|output_per_reg[8][17]  ; singlecycle:singleCycle|regfile:regfile_block|mem~273                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.030      ; 1.377      ;
; 1.196 ; singlecycle:singleCycle|lsu:lsu_block|output_per_reg[8][31]  ; singlecycle:singleCycle|regfile:regfile_block|mem~319                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.003     ; 1.345      ;
; 1.197 ; singlecycle:singleCycle|lsu:lsu_block|output_per_reg[8][31]  ; singlecycle:singleCycle|regfile:regfile_block|mem~479                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.009      ; 1.358      ;
; 1.198 ; singlecycle:singleCycle|lsu:lsu_block|output_per_reg[8][15]  ; singlecycle:singleCycle|regfile:regfile_block|mem~15                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.027      ; 1.377      ;
; 1.198 ; singlecycle:singleCycle|lsu:lsu_block|output_per_reg[8][15]  ; singlecycle:singleCycle|regfile:regfile_block|mem~399                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.024      ; 1.374      ;
; 1.198 ; singlecycle:singleCycle|lsu:lsu_block|output_per_reg[8][3]   ; singlecycle:singleCycle|regfile:regfile_block|mem~899                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.010      ; 1.360      ;
; 1.199 ; singlecycle:singleCycle|lsu:lsu_block|output_per_reg[8][11]  ; singlecycle:singleCycle|regfile:regfile_block|mem~523                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.006     ; 1.345      ;
; 1.200 ; singlecycle:singleCycle|lsu:lsu_block|output_per_reg[8][11]  ; singlecycle:singleCycle|regfile:regfile_block|mem~459                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.006     ; 1.346      ;
; 1.201 ; singlecycle:singleCycle|lsu:lsu_block|output_per_reg[8][16]  ; singlecycle:singleCycle|regfile:regfile_block|mem~304                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.002     ; 1.351      ;
; 1.202 ; singlecycle:singleCycle|lsu:lsu_block|output_per_reg[8][15]  ; singlecycle:singleCycle|regfile:regfile_block|mem~79                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.027      ; 1.381      ;
; 1.202 ; singlecycle:singleCycle|lsu:lsu_block|output_per_reg[8][15]  ; singlecycle:singleCycle|regfile:regfile_block|mem~431                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.024      ; 1.378      ;
; 1.202 ; singlecycle:singleCycle|lsu:lsu_block|output_per_reg[8][16]  ; singlecycle:singleCycle|regfile:regfile_block|mem~720                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.001      ; 1.355      ;
; 1.203 ; singlecycle:singleCycle|lsu:lsu_block|output_per_reg[8][16]  ; singlecycle:singleCycle|regfile:regfile_block|mem~848                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.001      ; 1.356      ;
; 1.204 ; singlecycle:singleCycle|lsu:lsu_block|output_per_reg[8][4]   ; singlecycle:singleCycle|regfile:regfile_block|mem~4                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.356      ;
; 1.206 ; singlecycle:singleCycle|lsu:lsu_block|output_per_reg[8][16]  ; singlecycle:singleCycle|regfile:regfile_block|mem~48                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.024     ; 1.334      ;
; 1.206 ; singlecycle:singleCycle|lsu:lsu_block|output_per_reg[8][16]  ; singlecycle:singleCycle|regfile:regfile_block|mem~208                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.024     ; 1.334      ;
; 1.207 ; singlecycle:singleCycle|lsu:lsu_block|output_per_reg[8][6]   ; singlecycle:singleCycle|regfile:regfile_block|mem~518                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.008      ; 1.367      ;
; 1.211 ; singlecycle:singleCycle|regfile:regfile_block|mem~672        ; singlecycle:singleCycle|lsu:lsu_block|data_memory:data_memory_inst|dmem~4608 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.363      ;
; 1.217 ; singlecycle:singleCycle|lsu:lsu_block|output_per_reg[8][16]  ; singlecycle:singleCycle|regfile:regfile_block|mem~144                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.002     ; 1.367      ;
; 1.218 ; singlecycle:singleCycle|lsu:lsu_block|output_per_reg[8][17]  ; singlecycle:singleCycle|regfile:regfile_block|mem~689                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.028      ; 1.398      ;
; 1.218 ; singlecycle:singleCycle|lsu:lsu_block|output_per_reg[8][24]  ; singlecycle:singleCycle|regfile:regfile_block|mem~88                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.015     ; 1.355      ;
+-------+--------------------------------------------------------------+------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLOCK_50'                                                                                                                       ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                                                       ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; singlecycle:singleCycle|PC:PC_block|pc[0]                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; singlecycle:singleCycle|PC:PC_block|pc[0]                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; singlecycle:singleCycle|PC:PC_block|pc[10]                                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; singlecycle:singleCycle|PC:PC_block|pc[10]                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; singlecycle:singleCycle|PC:PC_block|pc[11]                                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; singlecycle:singleCycle|PC:PC_block|pc[11]                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; singlecycle:singleCycle|PC:PC_block|pc[12]                                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; singlecycle:singleCycle|PC:PC_block|pc[12]                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; singlecycle:singleCycle|PC:PC_block|pc[13]                                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; singlecycle:singleCycle|PC:PC_block|pc[13]                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; singlecycle:singleCycle|PC:PC_block|pc[14]                                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; singlecycle:singleCycle|PC:PC_block|pc[14]                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; singlecycle:singleCycle|PC:PC_block|pc[15]                                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; singlecycle:singleCycle|PC:PC_block|pc[15]                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; singlecycle:singleCycle|PC:PC_block|pc[16]                                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; singlecycle:singleCycle|PC:PC_block|pc[16]                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; singlecycle:singleCycle|PC:PC_block|pc[17]                                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; singlecycle:singleCycle|PC:PC_block|pc[17]                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; singlecycle:singleCycle|PC:PC_block|pc[18]                                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; singlecycle:singleCycle|PC:PC_block|pc[18]                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; singlecycle:singleCycle|PC:PC_block|pc[19]                                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; singlecycle:singleCycle|PC:PC_block|pc[19]                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; singlecycle:singleCycle|PC:PC_block|pc[1]                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; singlecycle:singleCycle|PC:PC_block|pc[1]                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; singlecycle:singleCycle|PC:PC_block|pc[20]                                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; singlecycle:singleCycle|PC:PC_block|pc[20]                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; singlecycle:singleCycle|PC:PC_block|pc[21]                                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; singlecycle:singleCycle|PC:PC_block|pc[21]                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; singlecycle:singleCycle|PC:PC_block|pc[22]                                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; singlecycle:singleCycle|PC:PC_block|pc[22]                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; singlecycle:singleCycle|PC:PC_block|pc[23]                                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; singlecycle:singleCycle|PC:PC_block|pc[23]                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; singlecycle:singleCycle|PC:PC_block|pc[24]                                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; singlecycle:singleCycle|PC:PC_block|pc[24]                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; singlecycle:singleCycle|PC:PC_block|pc[25]                                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; singlecycle:singleCycle|PC:PC_block|pc[25]                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; singlecycle:singleCycle|PC:PC_block|pc[26]                                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; singlecycle:singleCycle|PC:PC_block|pc[26]                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; singlecycle:singleCycle|PC:PC_block|pc[27]                                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; singlecycle:singleCycle|PC:PC_block|pc[27]                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; singlecycle:singleCycle|PC:PC_block|pc[28]                                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; singlecycle:singleCycle|PC:PC_block|pc[28]                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; singlecycle:singleCycle|PC:PC_block|pc[29]                                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; singlecycle:singleCycle|PC:PC_block|pc[29]                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; singlecycle:singleCycle|PC:PC_block|pc[2]                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; singlecycle:singleCycle|PC:PC_block|pc[2]                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; singlecycle:singleCycle|PC:PC_block|pc[30]                                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; singlecycle:singleCycle|PC:PC_block|pc[30]                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; singlecycle:singleCycle|PC:PC_block|pc[31]                                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; singlecycle:singleCycle|PC:PC_block|pc[31]                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; singlecycle:singleCycle|PC:PC_block|pc[3]                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; singlecycle:singleCycle|PC:PC_block|pc[3]                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; singlecycle:singleCycle|PC:PC_block|pc[4]                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; singlecycle:singleCycle|PC:PC_block|pc[4]                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; singlecycle:singleCycle|PC:PC_block|pc[5]                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; singlecycle:singleCycle|PC:PC_block|pc[5]                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; singlecycle:singleCycle|PC:PC_block|pc[6]                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; singlecycle:singleCycle|PC:PC_block|pc[6]                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; singlecycle:singleCycle|PC:PC_block|pc[7]                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; singlecycle:singleCycle|PC:PC_block|pc[7]                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; singlecycle:singleCycle|PC:PC_block|pc[8]                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; singlecycle:singleCycle|PC:PC_block|pc[8]                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; singlecycle:singleCycle|PC:PC_block|pc[9]                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; singlecycle:singleCycle|PC:PC_block|pc[9]                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; singlecycle:singleCycle|lsu:lsu_block|data_memory:data_memory_inst|dmem~0    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; singlecycle:singleCycle|lsu:lsu_block|data_memory:data_memory_inst|dmem~0    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; singlecycle:singleCycle|lsu:lsu_block|data_memory:data_memory_inst|dmem~1    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; singlecycle:singleCycle|lsu:lsu_block|data_memory:data_memory_inst|dmem~1    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; singlecycle:singleCycle|lsu:lsu_block|data_memory:data_memory_inst|dmem~10   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; singlecycle:singleCycle|lsu:lsu_block|data_memory:data_memory_inst|dmem~10   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; singlecycle:singleCycle|lsu:lsu_block|data_memory:data_memory_inst|dmem~100  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; singlecycle:singleCycle|lsu:lsu_block|data_memory:data_memory_inst|dmem~100  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; singlecycle:singleCycle|lsu:lsu_block|data_memory:data_memory_inst|dmem~1000 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; singlecycle:singleCycle|lsu:lsu_block|data_memory:data_memory_inst|dmem~1000 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; singlecycle:singleCycle|lsu:lsu_block|data_memory:data_memory_inst|dmem~1001 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; singlecycle:singleCycle|lsu:lsu_block|data_memory:data_memory_inst|dmem~1001 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; singlecycle:singleCycle|lsu:lsu_block|data_memory:data_memory_inst|dmem~1002 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; singlecycle:singleCycle|lsu:lsu_block|data_memory:data_memory_inst|dmem~1002 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; singlecycle:singleCycle|lsu:lsu_block|data_memory:data_memory_inst|dmem~1003 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; singlecycle:singleCycle|lsu:lsu_block|data_memory:data_memory_inst|dmem~1003 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; singlecycle:singleCycle|lsu:lsu_block|data_memory:data_memory_inst|dmem~1004 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; singlecycle:singleCycle|lsu:lsu_block|data_memory:data_memory_inst|dmem~1004 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; singlecycle:singleCycle|lsu:lsu_block|data_memory:data_memory_inst|dmem~1005 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; singlecycle:singleCycle|lsu:lsu_block|data_memory:data_memory_inst|dmem~1005 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; singlecycle:singleCycle|lsu:lsu_block|data_memory:data_memory_inst|dmem~1006 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; singlecycle:singleCycle|lsu:lsu_block|data_memory:data_memory_inst|dmem~1006 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; singlecycle:singleCycle|lsu:lsu_block|data_memory:data_memory_inst|dmem~1007 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; singlecycle:singleCycle|lsu:lsu_block|data_memory:data_memory_inst|dmem~1007 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; singlecycle:singleCycle|lsu:lsu_block|data_memory:data_memory_inst|dmem~1008 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; singlecycle:singleCycle|lsu:lsu_block|data_memory:data_memory_inst|dmem~1008 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; singlecycle:singleCycle|lsu:lsu_block|data_memory:data_memory_inst|dmem~1009 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; singlecycle:singleCycle|lsu:lsu_block|data_memory:data_memory_inst|dmem~1009 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; singlecycle:singleCycle|lsu:lsu_block|data_memory:data_memory_inst|dmem~101  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; singlecycle:singleCycle|lsu:lsu_block|data_memory:data_memory_inst|dmem~101  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; singlecycle:singleCycle|lsu:lsu_block|data_memory:data_memory_inst|dmem~1010 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; singlecycle:singleCycle|lsu:lsu_block|data_memory:data_memory_inst|dmem~1010 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; singlecycle:singleCycle|lsu:lsu_block|data_memory:data_memory_inst|dmem~1011 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; singlecycle:singleCycle|lsu:lsu_block|data_memory:data_memory_inst|dmem~1011 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; singlecycle:singleCycle|lsu:lsu_block|data_memory:data_memory_inst|dmem~1012 ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; SW[*]     ; CLOCK_50   ; 5.552 ; 5.552 ; Rise       ; CLOCK_50        ;
;  SW[0]    ; CLOCK_50   ; 2.311 ; 2.311 ; Rise       ; CLOCK_50        ;
;  SW[1]    ; CLOCK_50   ; 1.976 ; 1.976 ; Rise       ; CLOCK_50        ;
;  SW[2]    ; CLOCK_50   ; 1.290 ; 1.290 ; Rise       ; CLOCK_50        ;
;  SW[3]    ; CLOCK_50   ; 3.317 ; 3.317 ; Rise       ; CLOCK_50        ;
;  SW[4]    ; CLOCK_50   ; 1.276 ; 1.276 ; Rise       ; CLOCK_50        ;
;  SW[5]    ; CLOCK_50   ; 2.580 ; 2.580 ; Rise       ; CLOCK_50        ;
;  SW[6]    ; CLOCK_50   ; 2.159 ; 2.159 ; Rise       ; CLOCK_50        ;
;  SW[7]    ; CLOCK_50   ; 1.244 ; 1.244 ; Rise       ; CLOCK_50        ;
;  SW[8]    ; CLOCK_50   ; 1.351 ; 1.351 ; Rise       ; CLOCK_50        ;
;  SW[9]    ; CLOCK_50   ; 1.081 ; 1.081 ; Rise       ; CLOCK_50        ;
;  SW[10]   ; CLOCK_50   ; 2.547 ; 2.547 ; Rise       ; CLOCK_50        ;
;  SW[11]   ; CLOCK_50   ; 2.050 ; 2.050 ; Rise       ; CLOCK_50        ;
;  SW[12]   ; CLOCK_50   ; 1.283 ; 1.283 ; Rise       ; CLOCK_50        ;
;  SW[13]   ; CLOCK_50   ; 4.567 ; 4.567 ; Rise       ; CLOCK_50        ;
;  SW[14]   ; CLOCK_50   ; 5.552 ; 5.552 ; Rise       ; CLOCK_50        ;
;  SW[15]   ; CLOCK_50   ; 5.214 ; 5.214 ; Rise       ; CLOCK_50        ;
;  SW[16]   ; CLOCK_50   ; 3.984 ; 3.984 ; Rise       ; CLOCK_50        ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; SW[*]     ; CLOCK_50   ; -0.225 ; -0.225 ; Rise       ; CLOCK_50        ;
;  SW[0]    ; CLOCK_50   ; -1.554 ; -1.554 ; Rise       ; CLOCK_50        ;
;  SW[1]    ; CLOCK_50   ; -1.090 ; -1.090 ; Rise       ; CLOCK_50        ;
;  SW[2]    ; CLOCK_50   ; -0.507 ; -0.507 ; Rise       ; CLOCK_50        ;
;  SW[3]    ; CLOCK_50   ; -2.287 ; -2.287 ; Rise       ; CLOCK_50        ;
;  SW[4]    ; CLOCK_50   ; -0.225 ; -0.225 ; Rise       ; CLOCK_50        ;
;  SW[5]    ; CLOCK_50   ; -1.517 ; -1.517 ; Rise       ; CLOCK_50        ;
;  SW[6]    ; CLOCK_50   ; -1.316 ; -1.316 ; Rise       ; CLOCK_50        ;
;  SW[7]    ; CLOCK_50   ; -0.315 ; -0.315 ; Rise       ; CLOCK_50        ;
;  SW[8]    ; CLOCK_50   ; -0.432 ; -0.432 ; Rise       ; CLOCK_50        ;
;  SW[9]    ; CLOCK_50   ; -0.457 ; -0.457 ; Rise       ; CLOCK_50        ;
;  SW[10]   ; CLOCK_50   ; -1.660 ; -1.660 ; Rise       ; CLOCK_50        ;
;  SW[11]   ; CLOCK_50   ; -1.059 ; -1.059 ; Rise       ; CLOCK_50        ;
;  SW[12]   ; CLOCK_50   ; -0.379 ; -0.379 ; Rise       ; CLOCK_50        ;
;  SW[13]   ; CLOCK_50   ; -3.738 ; -3.738 ; Rise       ; CLOCK_50        ;
;  SW[14]   ; CLOCK_50   ; -4.651 ; -4.651 ; Rise       ; CLOCK_50        ;
;  SW[15]   ; CLOCK_50   ; -4.402 ; -4.402 ; Rise       ; CLOCK_50        ;
;  SW[16]   ; CLOCK_50   ; -3.169 ; -3.169 ; Rise       ; CLOCK_50        ;
+-----------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; HEX0[*]      ; CLOCK_50   ; 5.514  ; 5.514  ; Rise       ; CLOCK_50        ;
;  HEX0[0]     ; CLOCK_50   ; 5.224  ; 5.224  ; Rise       ; CLOCK_50        ;
;  HEX0[1]     ; CLOCK_50   ; 5.388  ; 5.388  ; Rise       ; CLOCK_50        ;
;  HEX0[2]     ; CLOCK_50   ; 5.514  ; 5.514  ; Rise       ; CLOCK_50        ;
;  HEX0[3]     ; CLOCK_50   ; 5.309  ; 5.309  ; Rise       ; CLOCK_50        ;
;  HEX0[4]     ; CLOCK_50   ; 4.655  ; 4.655  ; Rise       ; CLOCK_50        ;
;  HEX0[5]     ; CLOCK_50   ; 5.290  ; 5.290  ; Rise       ; CLOCK_50        ;
;  HEX0[6]     ; CLOCK_50   ; 5.506  ; 5.506  ; Rise       ; CLOCK_50        ;
; HEX1[*]      ; CLOCK_50   ; 6.865  ; 6.865  ; Rise       ; CLOCK_50        ;
;  HEX1[0]     ; CLOCK_50   ; 5.476  ; 5.476  ; Rise       ; CLOCK_50        ;
;  HEX1[1]     ; CLOCK_50   ; 5.365  ; 5.365  ; Rise       ; CLOCK_50        ;
;  HEX1[2]     ; CLOCK_50   ; 6.865  ; 6.865  ; Rise       ; CLOCK_50        ;
;  HEX1[3]     ; CLOCK_50   ; 5.284  ; 5.284  ; Rise       ; CLOCK_50        ;
;  HEX1[4]     ; CLOCK_50   ; 5.003  ; 5.003  ; Rise       ; CLOCK_50        ;
;  HEX1[5]     ; CLOCK_50   ; 5.458  ; 5.458  ; Rise       ; CLOCK_50        ;
;  HEX1[6]     ; CLOCK_50   ; 5.075  ; 5.075  ; Rise       ; CLOCK_50        ;
; HEX2[*]      ; CLOCK_50   ; 5.572  ; 5.572  ; Rise       ; CLOCK_50        ;
;  HEX2[0]     ; CLOCK_50   ; 5.426  ; 5.426  ; Rise       ; CLOCK_50        ;
;  HEX2[1]     ; CLOCK_50   ; 5.572  ; 5.572  ; Rise       ; CLOCK_50        ;
;  HEX2[2]     ; CLOCK_50   ; 5.410  ; 5.410  ; Rise       ; CLOCK_50        ;
;  HEX2[3]     ; CLOCK_50   ; 5.175  ; 5.175  ; Rise       ; CLOCK_50        ;
;  HEX2[4]     ; CLOCK_50   ; 4.805  ; 4.805  ; Rise       ; CLOCK_50        ;
;  HEX2[5]     ; CLOCK_50   ; 4.988  ; 4.988  ; Rise       ; CLOCK_50        ;
;  HEX2[6]     ; CLOCK_50   ; 5.239  ; 5.239  ; Rise       ; CLOCK_50        ;
; HEX3[*]      ; CLOCK_50   ; 6.616  ; 6.616  ; Rise       ; CLOCK_50        ;
;  HEX3[0]     ; CLOCK_50   ; 6.616  ; 6.616  ; Rise       ; CLOCK_50        ;
;  HEX3[1]     ; CLOCK_50   ; 5.556  ; 5.556  ; Rise       ; CLOCK_50        ;
;  HEX3[2]     ; CLOCK_50   ; 6.064  ; 6.064  ; Rise       ; CLOCK_50        ;
;  HEX3[3]     ; CLOCK_50   ; 5.074  ; 5.074  ; Rise       ; CLOCK_50        ;
;  HEX3[4]     ; CLOCK_50   ; 5.590  ; 5.590  ; Rise       ; CLOCK_50        ;
;  HEX3[5]     ; CLOCK_50   ; 6.386  ; 6.386  ; Rise       ; CLOCK_50        ;
;  HEX3[6]     ; CLOCK_50   ; 5.123  ; 5.123  ; Rise       ; CLOCK_50        ;
; HEX4[*]      ; CLOCK_50   ; 4.664  ; 4.664  ; Rise       ; CLOCK_50        ;
;  HEX4[0]     ; CLOCK_50   ; 4.628  ; 4.628  ; Rise       ; CLOCK_50        ;
;  HEX4[1]     ; CLOCK_50   ; 4.664  ; 4.664  ; Rise       ; CLOCK_50        ;
;  HEX4[2]     ; CLOCK_50   ; 4.573  ; 4.573  ; Rise       ; CLOCK_50        ;
;  HEX4[3]     ; CLOCK_50   ; 4.430  ; 4.430  ; Rise       ; CLOCK_50        ;
;  HEX4[4]     ; CLOCK_50   ; 4.504  ; 4.504  ; Rise       ; CLOCK_50        ;
;  HEX4[5]     ; CLOCK_50   ; 4.415  ; 4.415  ; Rise       ; CLOCK_50        ;
;  HEX4[6]     ; CLOCK_50   ; 4.403  ; 4.403  ; Rise       ; CLOCK_50        ;
; HEX5[*]      ; CLOCK_50   ; 4.961  ; 4.961  ; Rise       ; CLOCK_50        ;
;  HEX5[0]     ; CLOCK_50   ; 4.653  ; 4.653  ; Rise       ; CLOCK_50        ;
;  HEX5[1]     ; CLOCK_50   ; 4.491  ; 4.491  ; Rise       ; CLOCK_50        ;
;  HEX5[2]     ; CLOCK_50   ; 4.863  ; 4.863  ; Rise       ; CLOCK_50        ;
;  HEX5[3]     ; CLOCK_50   ; 4.675  ; 4.675  ; Rise       ; CLOCK_50        ;
;  HEX5[4]     ; CLOCK_50   ; 4.798  ; 4.798  ; Rise       ; CLOCK_50        ;
;  HEX5[5]     ; CLOCK_50   ; 4.961  ; 4.961  ; Rise       ; CLOCK_50        ;
;  HEX5[6]     ; CLOCK_50   ; 4.368  ; 4.368  ; Rise       ; CLOCK_50        ;
; HEX6[*]      ; CLOCK_50   ; 5.178  ; 5.178  ; Rise       ; CLOCK_50        ;
;  HEX6[0]     ; CLOCK_50   ; 4.227  ; 4.227  ; Rise       ; CLOCK_50        ;
;  HEX6[1]     ; CLOCK_50   ; 5.178  ; 5.178  ; Rise       ; CLOCK_50        ;
;  HEX6[2]     ; CLOCK_50   ; 4.328  ; 4.328  ; Rise       ; CLOCK_50        ;
;  HEX6[3]     ; CLOCK_50   ; 4.112  ; 4.112  ; Rise       ; CLOCK_50        ;
;  HEX6[4]     ; CLOCK_50   ; 3.934  ; 3.934  ; Rise       ; CLOCK_50        ;
;  HEX6[5]     ; CLOCK_50   ; 3.989  ; 3.989  ; Rise       ; CLOCK_50        ;
;  HEX6[6]     ; CLOCK_50   ; 3.986  ; 3.986  ; Rise       ; CLOCK_50        ;
; HEX7[*]      ; CLOCK_50   ; 4.488  ; 4.488  ; Rise       ; CLOCK_50        ;
;  HEX7[0]     ; CLOCK_50   ; 4.374  ; 4.374  ; Rise       ; CLOCK_50        ;
;  HEX7[1]     ; CLOCK_50   ; 4.488  ; 4.488  ; Rise       ; CLOCK_50        ;
;  HEX7[2]     ; CLOCK_50   ; 4.113  ; 4.113  ; Rise       ; CLOCK_50        ;
;  HEX7[3]     ; CLOCK_50   ; 4.390  ; 4.390  ; Rise       ; CLOCK_50        ;
;  HEX7[4]     ; CLOCK_50   ; 4.255  ; 4.255  ; Rise       ; CLOCK_50        ;
;  HEX7[5]     ; CLOCK_50   ; 4.298  ; 4.298  ; Rise       ; CLOCK_50        ;
;  HEX7[6]     ; CLOCK_50   ; 4.350  ; 4.350  ; Rise       ; CLOCK_50        ;
; LCD_DATA[*]  ; CLOCK_50   ; 4.338  ; 4.338  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[0] ; CLOCK_50   ; 4.267  ; 4.267  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[1] ; CLOCK_50   ; 4.068  ; 4.068  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[2] ; CLOCK_50   ; 4.223  ; 4.223  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[3] ; CLOCK_50   ; 4.338  ; 4.338  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[4] ; CLOCK_50   ; 4.144  ; 4.144  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[5] ; CLOCK_50   ; 4.117  ; 4.117  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[6] ; CLOCK_50   ; 4.180  ; 4.180  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[7] ; CLOCK_50   ; 4.328  ; 4.328  ; Rise       ; CLOCK_50        ;
; LCD_EN       ; CLOCK_50   ; 4.136  ; 4.136  ; Rise       ; CLOCK_50        ;
; LCD_ON       ; CLOCK_50   ; 4.212  ; 4.212  ; Rise       ; CLOCK_50        ;
; LCD_RS       ; CLOCK_50   ; 4.194  ; 4.194  ; Rise       ; CLOCK_50        ;
; LCD_RW       ; CLOCK_50   ; 3.791  ; 3.791  ; Rise       ; CLOCK_50        ;
; LEDG[*]      ; CLOCK_50   ; 10.505 ; 10.505 ; Rise       ; CLOCK_50        ;
;  LEDG[0]     ; CLOCK_50   ; 6.283  ; 6.283  ; Rise       ; CLOCK_50        ;
;  LEDG[1]     ; CLOCK_50   ; 6.524  ; 6.524  ; Rise       ; CLOCK_50        ;
;  LEDG[2]     ; CLOCK_50   ; 6.141  ; 6.141  ; Rise       ; CLOCK_50        ;
;  LEDG[3]     ; CLOCK_50   ; 6.451  ; 6.451  ; Rise       ; CLOCK_50        ;
;  LEDG[4]     ; CLOCK_50   ; 5.693  ; 5.693  ; Rise       ; CLOCK_50        ;
;  LEDG[5]     ; CLOCK_50   ; 6.147  ; 6.147  ; Rise       ; CLOCK_50        ;
;  LEDG[6]     ; CLOCK_50   ; 6.211  ; 6.211  ; Rise       ; CLOCK_50        ;
;  LEDG[7]     ; CLOCK_50   ; 4.827  ; 4.827  ; Rise       ; CLOCK_50        ;
;  LEDG[8]     ; CLOCK_50   ; 10.505 ; 10.505 ; Rise       ; CLOCK_50        ;
; LEDR[*]      ; CLOCK_50   ; 5.689  ; 5.689  ; Rise       ; CLOCK_50        ;
;  LEDR[0]     ; CLOCK_50   ; 5.173  ; 5.173  ; Rise       ; CLOCK_50        ;
;  LEDR[1]     ; CLOCK_50   ; 5.059  ; 5.059  ; Rise       ; CLOCK_50        ;
;  LEDR[2]     ; CLOCK_50   ; 5.418  ; 5.418  ; Rise       ; CLOCK_50        ;
;  LEDR[3]     ; CLOCK_50   ; 5.689  ; 5.689  ; Rise       ; CLOCK_50        ;
;  LEDR[4]     ; CLOCK_50   ; 5.015  ; 5.015  ; Rise       ; CLOCK_50        ;
;  LEDR[5]     ; CLOCK_50   ; 5.434  ; 5.434  ; Rise       ; CLOCK_50        ;
;  LEDR[6]     ; CLOCK_50   ; 4.767  ; 4.767  ; Rise       ; CLOCK_50        ;
;  LEDR[7]     ; CLOCK_50   ; 5.389  ; 5.389  ; Rise       ; CLOCK_50        ;
;  LEDR[8]     ; CLOCK_50   ; 5.033  ; 5.033  ; Rise       ; CLOCK_50        ;
;  LEDR[9]     ; CLOCK_50   ; 4.090  ; 4.090  ; Rise       ; CLOCK_50        ;
;  LEDR[10]    ; CLOCK_50   ; 5.087  ; 5.087  ; Rise       ; CLOCK_50        ;
;  LEDR[11]    ; CLOCK_50   ; 4.701  ; 4.701  ; Rise       ; CLOCK_50        ;
;  LEDR[12]    ; CLOCK_50   ; 4.496  ; 4.496  ; Rise       ; CLOCK_50        ;
;  LEDR[13]    ; CLOCK_50   ; 4.635  ; 4.635  ; Rise       ; CLOCK_50        ;
;  LEDR[14]    ; CLOCK_50   ; 4.460  ; 4.460  ; Rise       ; CLOCK_50        ;
;  LEDR[15]    ; CLOCK_50   ; 4.456  ; 4.456  ; Rise       ; CLOCK_50        ;
;  LEDR[16]    ; CLOCK_50   ; 4.267  ; 4.267  ; Rise       ; CLOCK_50        ;
+--------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; HEX0[*]      ; CLOCK_50   ; 4.655 ; 4.655 ; Rise       ; CLOCK_50        ;
;  HEX0[0]     ; CLOCK_50   ; 5.224 ; 5.224 ; Rise       ; CLOCK_50        ;
;  HEX0[1]     ; CLOCK_50   ; 5.388 ; 5.388 ; Rise       ; CLOCK_50        ;
;  HEX0[2]     ; CLOCK_50   ; 5.514 ; 5.514 ; Rise       ; CLOCK_50        ;
;  HEX0[3]     ; CLOCK_50   ; 5.309 ; 5.309 ; Rise       ; CLOCK_50        ;
;  HEX0[4]     ; CLOCK_50   ; 4.655 ; 4.655 ; Rise       ; CLOCK_50        ;
;  HEX0[5]     ; CLOCK_50   ; 5.290 ; 5.290 ; Rise       ; CLOCK_50        ;
;  HEX0[6]     ; CLOCK_50   ; 5.506 ; 5.506 ; Rise       ; CLOCK_50        ;
; HEX1[*]      ; CLOCK_50   ; 5.003 ; 5.003 ; Rise       ; CLOCK_50        ;
;  HEX1[0]     ; CLOCK_50   ; 5.476 ; 5.476 ; Rise       ; CLOCK_50        ;
;  HEX1[1]     ; CLOCK_50   ; 5.365 ; 5.365 ; Rise       ; CLOCK_50        ;
;  HEX1[2]     ; CLOCK_50   ; 6.865 ; 6.865 ; Rise       ; CLOCK_50        ;
;  HEX1[3]     ; CLOCK_50   ; 5.284 ; 5.284 ; Rise       ; CLOCK_50        ;
;  HEX1[4]     ; CLOCK_50   ; 5.003 ; 5.003 ; Rise       ; CLOCK_50        ;
;  HEX1[5]     ; CLOCK_50   ; 5.458 ; 5.458 ; Rise       ; CLOCK_50        ;
;  HEX1[6]     ; CLOCK_50   ; 5.075 ; 5.075 ; Rise       ; CLOCK_50        ;
; HEX2[*]      ; CLOCK_50   ; 4.805 ; 4.805 ; Rise       ; CLOCK_50        ;
;  HEX2[0]     ; CLOCK_50   ; 5.426 ; 5.426 ; Rise       ; CLOCK_50        ;
;  HEX2[1]     ; CLOCK_50   ; 5.572 ; 5.572 ; Rise       ; CLOCK_50        ;
;  HEX2[2]     ; CLOCK_50   ; 5.410 ; 5.410 ; Rise       ; CLOCK_50        ;
;  HEX2[3]     ; CLOCK_50   ; 5.175 ; 5.175 ; Rise       ; CLOCK_50        ;
;  HEX2[4]     ; CLOCK_50   ; 4.805 ; 4.805 ; Rise       ; CLOCK_50        ;
;  HEX2[5]     ; CLOCK_50   ; 4.988 ; 4.988 ; Rise       ; CLOCK_50        ;
;  HEX2[6]     ; CLOCK_50   ; 5.239 ; 5.239 ; Rise       ; CLOCK_50        ;
; HEX3[*]      ; CLOCK_50   ; 5.074 ; 5.074 ; Rise       ; CLOCK_50        ;
;  HEX3[0]     ; CLOCK_50   ; 6.616 ; 6.616 ; Rise       ; CLOCK_50        ;
;  HEX3[1]     ; CLOCK_50   ; 5.556 ; 5.556 ; Rise       ; CLOCK_50        ;
;  HEX3[2]     ; CLOCK_50   ; 6.064 ; 6.064 ; Rise       ; CLOCK_50        ;
;  HEX3[3]     ; CLOCK_50   ; 5.074 ; 5.074 ; Rise       ; CLOCK_50        ;
;  HEX3[4]     ; CLOCK_50   ; 5.590 ; 5.590 ; Rise       ; CLOCK_50        ;
;  HEX3[5]     ; CLOCK_50   ; 6.386 ; 6.386 ; Rise       ; CLOCK_50        ;
;  HEX3[6]     ; CLOCK_50   ; 5.123 ; 5.123 ; Rise       ; CLOCK_50        ;
; HEX4[*]      ; CLOCK_50   ; 4.403 ; 4.403 ; Rise       ; CLOCK_50        ;
;  HEX4[0]     ; CLOCK_50   ; 4.628 ; 4.628 ; Rise       ; CLOCK_50        ;
;  HEX4[1]     ; CLOCK_50   ; 4.664 ; 4.664 ; Rise       ; CLOCK_50        ;
;  HEX4[2]     ; CLOCK_50   ; 4.573 ; 4.573 ; Rise       ; CLOCK_50        ;
;  HEX4[3]     ; CLOCK_50   ; 4.430 ; 4.430 ; Rise       ; CLOCK_50        ;
;  HEX4[4]     ; CLOCK_50   ; 4.504 ; 4.504 ; Rise       ; CLOCK_50        ;
;  HEX4[5]     ; CLOCK_50   ; 4.415 ; 4.415 ; Rise       ; CLOCK_50        ;
;  HEX4[6]     ; CLOCK_50   ; 4.403 ; 4.403 ; Rise       ; CLOCK_50        ;
; HEX5[*]      ; CLOCK_50   ; 4.368 ; 4.368 ; Rise       ; CLOCK_50        ;
;  HEX5[0]     ; CLOCK_50   ; 4.653 ; 4.653 ; Rise       ; CLOCK_50        ;
;  HEX5[1]     ; CLOCK_50   ; 4.491 ; 4.491 ; Rise       ; CLOCK_50        ;
;  HEX5[2]     ; CLOCK_50   ; 4.863 ; 4.863 ; Rise       ; CLOCK_50        ;
;  HEX5[3]     ; CLOCK_50   ; 4.675 ; 4.675 ; Rise       ; CLOCK_50        ;
;  HEX5[4]     ; CLOCK_50   ; 4.798 ; 4.798 ; Rise       ; CLOCK_50        ;
;  HEX5[5]     ; CLOCK_50   ; 4.961 ; 4.961 ; Rise       ; CLOCK_50        ;
;  HEX5[6]     ; CLOCK_50   ; 4.368 ; 4.368 ; Rise       ; CLOCK_50        ;
; HEX6[*]      ; CLOCK_50   ; 3.934 ; 3.934 ; Rise       ; CLOCK_50        ;
;  HEX6[0]     ; CLOCK_50   ; 4.227 ; 4.227 ; Rise       ; CLOCK_50        ;
;  HEX6[1]     ; CLOCK_50   ; 5.178 ; 5.178 ; Rise       ; CLOCK_50        ;
;  HEX6[2]     ; CLOCK_50   ; 4.328 ; 4.328 ; Rise       ; CLOCK_50        ;
;  HEX6[3]     ; CLOCK_50   ; 4.112 ; 4.112 ; Rise       ; CLOCK_50        ;
;  HEX6[4]     ; CLOCK_50   ; 3.934 ; 3.934 ; Rise       ; CLOCK_50        ;
;  HEX6[5]     ; CLOCK_50   ; 3.989 ; 3.989 ; Rise       ; CLOCK_50        ;
;  HEX6[6]     ; CLOCK_50   ; 3.986 ; 3.986 ; Rise       ; CLOCK_50        ;
; HEX7[*]      ; CLOCK_50   ; 4.113 ; 4.113 ; Rise       ; CLOCK_50        ;
;  HEX7[0]     ; CLOCK_50   ; 4.374 ; 4.374 ; Rise       ; CLOCK_50        ;
;  HEX7[1]     ; CLOCK_50   ; 4.488 ; 4.488 ; Rise       ; CLOCK_50        ;
;  HEX7[2]     ; CLOCK_50   ; 4.113 ; 4.113 ; Rise       ; CLOCK_50        ;
;  HEX7[3]     ; CLOCK_50   ; 4.390 ; 4.390 ; Rise       ; CLOCK_50        ;
;  HEX7[4]     ; CLOCK_50   ; 4.255 ; 4.255 ; Rise       ; CLOCK_50        ;
;  HEX7[5]     ; CLOCK_50   ; 4.298 ; 4.298 ; Rise       ; CLOCK_50        ;
;  HEX7[6]     ; CLOCK_50   ; 4.350 ; 4.350 ; Rise       ; CLOCK_50        ;
; LCD_DATA[*]  ; CLOCK_50   ; 4.068 ; 4.068 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[0] ; CLOCK_50   ; 4.267 ; 4.267 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[1] ; CLOCK_50   ; 4.068 ; 4.068 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[2] ; CLOCK_50   ; 4.223 ; 4.223 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[3] ; CLOCK_50   ; 4.338 ; 4.338 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[4] ; CLOCK_50   ; 4.144 ; 4.144 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[5] ; CLOCK_50   ; 4.117 ; 4.117 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[6] ; CLOCK_50   ; 4.180 ; 4.180 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[7] ; CLOCK_50   ; 4.328 ; 4.328 ; Rise       ; CLOCK_50        ;
; LCD_EN       ; CLOCK_50   ; 4.136 ; 4.136 ; Rise       ; CLOCK_50        ;
; LCD_ON       ; CLOCK_50   ; 4.212 ; 4.212 ; Rise       ; CLOCK_50        ;
; LCD_RS       ; CLOCK_50   ; 4.194 ; 4.194 ; Rise       ; CLOCK_50        ;
; LCD_RW       ; CLOCK_50   ; 3.791 ; 3.791 ; Rise       ; CLOCK_50        ;
; LEDG[*]      ; CLOCK_50   ; 4.827 ; 4.827 ; Rise       ; CLOCK_50        ;
;  LEDG[0]     ; CLOCK_50   ; 6.283 ; 6.283 ; Rise       ; CLOCK_50        ;
;  LEDG[1]     ; CLOCK_50   ; 6.524 ; 6.524 ; Rise       ; CLOCK_50        ;
;  LEDG[2]     ; CLOCK_50   ; 6.141 ; 6.141 ; Rise       ; CLOCK_50        ;
;  LEDG[3]     ; CLOCK_50   ; 6.451 ; 6.451 ; Rise       ; CLOCK_50        ;
;  LEDG[4]     ; CLOCK_50   ; 5.693 ; 5.693 ; Rise       ; CLOCK_50        ;
;  LEDG[5]     ; CLOCK_50   ; 6.147 ; 6.147 ; Rise       ; CLOCK_50        ;
;  LEDG[6]     ; CLOCK_50   ; 6.211 ; 6.211 ; Rise       ; CLOCK_50        ;
;  LEDG[7]     ; CLOCK_50   ; 4.827 ; 4.827 ; Rise       ; CLOCK_50        ;
;  LEDG[8]     ; CLOCK_50   ; 5.564 ; 5.564 ; Rise       ; CLOCK_50        ;
; LEDR[*]      ; CLOCK_50   ; 4.090 ; 4.090 ; Rise       ; CLOCK_50        ;
;  LEDR[0]     ; CLOCK_50   ; 5.173 ; 5.173 ; Rise       ; CLOCK_50        ;
;  LEDR[1]     ; CLOCK_50   ; 5.059 ; 5.059 ; Rise       ; CLOCK_50        ;
;  LEDR[2]     ; CLOCK_50   ; 5.418 ; 5.418 ; Rise       ; CLOCK_50        ;
;  LEDR[3]     ; CLOCK_50   ; 5.689 ; 5.689 ; Rise       ; CLOCK_50        ;
;  LEDR[4]     ; CLOCK_50   ; 5.015 ; 5.015 ; Rise       ; CLOCK_50        ;
;  LEDR[5]     ; CLOCK_50   ; 5.434 ; 5.434 ; Rise       ; CLOCK_50        ;
;  LEDR[6]     ; CLOCK_50   ; 4.767 ; 4.767 ; Rise       ; CLOCK_50        ;
;  LEDR[7]     ; CLOCK_50   ; 5.389 ; 5.389 ; Rise       ; CLOCK_50        ;
;  LEDR[8]     ; CLOCK_50   ; 5.033 ; 5.033 ; Rise       ; CLOCK_50        ;
;  LEDR[9]     ; CLOCK_50   ; 4.090 ; 4.090 ; Rise       ; CLOCK_50        ;
;  LEDR[10]    ; CLOCK_50   ; 5.087 ; 5.087 ; Rise       ; CLOCK_50        ;
;  LEDR[11]    ; CLOCK_50   ; 4.701 ; 4.701 ; Rise       ; CLOCK_50        ;
;  LEDR[12]    ; CLOCK_50   ; 4.496 ; 4.496 ; Rise       ; CLOCK_50        ;
;  LEDR[13]    ; CLOCK_50   ; 4.635 ; 4.635 ; Rise       ; CLOCK_50        ;
;  LEDR[14]    ; CLOCK_50   ; 4.460 ; 4.460 ; Rise       ; CLOCK_50        ;
;  LEDR[15]    ; CLOCK_50   ; 4.456 ; 4.456 ; Rise       ; CLOCK_50        ;
;  LEDR[16]    ; CLOCK_50   ; 4.267 ; 4.267 ; Rise       ; CLOCK_50        ;
+--------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                               ;
+------------------+-------------+-------+----------+---------+---------------------+
; Clock            ; Setup       ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-------------+-------+----------+---------+---------------------+
; Worst-case Slack ; -28.184     ; 0.667 ; N/A      ; N/A     ; -1.380              ;
;  CLOCK_50        ; -28.184     ; 0.667 ; N/A      ; N/A     ; -1.380              ;
; Design-wide TNS  ; -228930.171 ; 0.0   ; 0.0      ; 0.0     ; -9601.38            ;
;  CLOCK_50        ; -228930.171 ; 0.000 ; N/A      ; N/A     ; -9601.380           ;
+------------------+-------------+-------+----------+---------+---------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; SW[*]     ; CLOCK_50   ; 11.262 ; 11.262 ; Rise       ; CLOCK_50        ;
;  SW[0]    ; CLOCK_50   ; 5.829  ; 5.829  ; Rise       ; CLOCK_50        ;
;  SW[1]    ; CLOCK_50   ; 5.004  ; 5.004  ; Rise       ; CLOCK_50        ;
;  SW[2]    ; CLOCK_50   ; 3.577  ; 3.577  ; Rise       ; CLOCK_50        ;
;  SW[3]    ; CLOCK_50   ; 7.554  ; 7.554  ; Rise       ; CLOCK_50        ;
;  SW[4]    ; CLOCK_50   ; 3.367  ; 3.367  ; Rise       ; CLOCK_50        ;
;  SW[5]    ; CLOCK_50   ; 6.080  ; 6.080  ; Rise       ; CLOCK_50        ;
;  SW[6]    ; CLOCK_50   ; 5.463  ; 5.463  ; Rise       ; CLOCK_50        ;
;  SW[7]    ; CLOCK_50   ; 3.235  ; 3.235  ; Rise       ; CLOCK_50        ;
;  SW[8]    ; CLOCK_50   ; 3.453  ; 3.453  ; Rise       ; CLOCK_50        ;
;  SW[9]    ; CLOCK_50   ; 3.093  ; 3.093  ; Rise       ; CLOCK_50        ;
;  SW[10]   ; CLOCK_50   ; 6.061  ; 6.061  ; Rise       ; CLOCK_50        ;
;  SW[11]   ; CLOCK_50   ; 5.148  ; 5.148  ; Rise       ; CLOCK_50        ;
;  SW[12]   ; CLOCK_50   ; 3.550  ; 3.550  ; Rise       ; CLOCK_50        ;
;  SW[13]   ; CLOCK_50   ; 9.213  ; 9.213  ; Rise       ; CLOCK_50        ;
;  SW[14]   ; CLOCK_50   ; 11.262 ; 11.262 ; Rise       ; CLOCK_50        ;
;  SW[15]   ; CLOCK_50   ; 10.410 ; 10.410 ; Rise       ; CLOCK_50        ;
;  SW[16]   ; CLOCK_50   ; 7.953  ; 7.953  ; Rise       ; CLOCK_50        ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; SW[*]     ; CLOCK_50   ; -0.225 ; -0.225 ; Rise       ; CLOCK_50        ;
;  SW[0]    ; CLOCK_50   ; -1.554 ; -1.554 ; Rise       ; CLOCK_50        ;
;  SW[1]    ; CLOCK_50   ; -1.090 ; -1.090 ; Rise       ; CLOCK_50        ;
;  SW[2]    ; CLOCK_50   ; -0.507 ; -0.507 ; Rise       ; CLOCK_50        ;
;  SW[3]    ; CLOCK_50   ; -2.287 ; -2.287 ; Rise       ; CLOCK_50        ;
;  SW[4]    ; CLOCK_50   ; -0.225 ; -0.225 ; Rise       ; CLOCK_50        ;
;  SW[5]    ; CLOCK_50   ; -1.517 ; -1.517 ; Rise       ; CLOCK_50        ;
;  SW[6]    ; CLOCK_50   ; -1.316 ; -1.316 ; Rise       ; CLOCK_50        ;
;  SW[7]    ; CLOCK_50   ; -0.315 ; -0.315 ; Rise       ; CLOCK_50        ;
;  SW[8]    ; CLOCK_50   ; -0.432 ; -0.432 ; Rise       ; CLOCK_50        ;
;  SW[9]    ; CLOCK_50   ; -0.457 ; -0.457 ; Rise       ; CLOCK_50        ;
;  SW[10]   ; CLOCK_50   ; -1.660 ; -1.660 ; Rise       ; CLOCK_50        ;
;  SW[11]   ; CLOCK_50   ; -1.059 ; -1.059 ; Rise       ; CLOCK_50        ;
;  SW[12]   ; CLOCK_50   ; -0.379 ; -0.379 ; Rise       ; CLOCK_50        ;
;  SW[13]   ; CLOCK_50   ; -3.738 ; -3.738 ; Rise       ; CLOCK_50        ;
;  SW[14]   ; CLOCK_50   ; -4.651 ; -4.651 ; Rise       ; CLOCK_50        ;
;  SW[15]   ; CLOCK_50   ; -4.402 ; -4.402 ; Rise       ; CLOCK_50        ;
;  SW[16]   ; CLOCK_50   ; -3.169 ; -3.169 ; Rise       ; CLOCK_50        ;
+-----------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; HEX0[*]      ; CLOCK_50   ; 10.330 ; 10.330 ; Rise       ; CLOCK_50        ;
;  HEX0[0]     ; CLOCK_50   ; 9.733  ; 9.733  ; Rise       ; CLOCK_50        ;
;  HEX0[1]     ; CLOCK_50   ; 9.910  ; 9.910  ; Rise       ; CLOCK_50        ;
;  HEX0[2]     ; CLOCK_50   ; 10.154 ; 10.154 ; Rise       ; CLOCK_50        ;
;  HEX0[3]     ; CLOCK_50   ; 9.926  ; 9.926  ; Rise       ; CLOCK_50        ;
;  HEX0[4]     ; CLOCK_50   ; 8.433  ; 8.433  ; Rise       ; CLOCK_50        ;
;  HEX0[5]     ; CLOCK_50   ; 9.761  ; 9.761  ; Rise       ; CLOCK_50        ;
;  HEX0[6]     ; CLOCK_50   ; 10.330 ; 10.330 ; Rise       ; CLOCK_50        ;
; HEX1[*]      ; CLOCK_50   ; 13.263 ; 13.263 ; Rise       ; CLOCK_50        ;
;  HEX1[0]     ; CLOCK_50   ; 10.199 ; 10.199 ; Rise       ; CLOCK_50        ;
;  HEX1[1]     ; CLOCK_50   ; 9.923  ; 9.923  ; Rise       ; CLOCK_50        ;
;  HEX1[2]     ; CLOCK_50   ; 13.263 ; 13.263 ; Rise       ; CLOCK_50        ;
;  HEX1[3]     ; CLOCK_50   ; 9.863  ; 9.863  ; Rise       ; CLOCK_50        ;
;  HEX1[4]     ; CLOCK_50   ; 9.194  ; 9.194  ; Rise       ; CLOCK_50        ;
;  HEX1[5]     ; CLOCK_50   ; 10.257 ; 10.257 ; Rise       ; CLOCK_50        ;
;  HEX1[6]     ; CLOCK_50   ; 9.395  ; 9.395  ; Rise       ; CLOCK_50        ;
; HEX2[*]      ; CLOCK_50   ; 10.529 ; 10.529 ; Rise       ; CLOCK_50        ;
;  HEX2[0]     ; CLOCK_50   ; 10.129 ; 10.129 ; Rise       ; CLOCK_50        ;
;  HEX2[1]     ; CLOCK_50   ; 10.529 ; 10.529 ; Rise       ; CLOCK_50        ;
;  HEX2[2]     ; CLOCK_50   ; 10.141 ; 10.141 ; Rise       ; CLOCK_50        ;
;  HEX2[3]     ; CLOCK_50   ; 9.576  ; 9.576  ; Rise       ; CLOCK_50        ;
;  HEX2[4]     ; CLOCK_50   ; 8.802  ; 8.802  ; Rise       ; CLOCK_50        ;
;  HEX2[5]     ; CLOCK_50   ; 9.059  ; 9.059  ; Rise       ; CLOCK_50        ;
;  HEX2[6]     ; CLOCK_50   ; 9.853  ; 9.853  ; Rise       ; CLOCK_50        ;
; HEX3[*]      ; CLOCK_50   ; 12.660 ; 12.660 ; Rise       ; CLOCK_50        ;
;  HEX3[0]     ; CLOCK_50   ; 12.660 ; 12.660 ; Rise       ; CLOCK_50        ;
;  HEX3[1]     ; CLOCK_50   ; 10.624 ; 10.624 ; Rise       ; CLOCK_50        ;
;  HEX3[2]     ; CLOCK_50   ; 11.636 ; 11.636 ; Rise       ; CLOCK_50        ;
;  HEX3[3]     ; CLOCK_50   ; 9.362  ; 9.362  ; Rise       ; CLOCK_50        ;
;  HEX3[4]     ; CLOCK_50   ; 10.462 ; 10.462 ; Rise       ; CLOCK_50        ;
;  HEX3[5]     ; CLOCK_50   ; 12.307 ; 12.307 ; Rise       ; CLOCK_50        ;
;  HEX3[6]     ; CLOCK_50   ; 9.575  ; 9.575  ; Rise       ; CLOCK_50        ;
; HEX4[*]      ; CLOCK_50   ; 8.550  ; 8.550  ; Rise       ; CLOCK_50        ;
;  HEX4[0]     ; CLOCK_50   ; 8.550  ; 8.550  ; Rise       ; CLOCK_50        ;
;  HEX4[1]     ; CLOCK_50   ; 8.510  ; 8.510  ; Rise       ; CLOCK_50        ;
;  HEX4[2]     ; CLOCK_50   ; 8.438  ; 8.438  ; Rise       ; CLOCK_50        ;
;  HEX4[3]     ; CLOCK_50   ; 8.110  ; 8.110  ; Rise       ; CLOCK_50        ;
;  HEX4[4]     ; CLOCK_50   ; 8.188  ; 8.188  ; Rise       ; CLOCK_50        ;
;  HEX4[5]     ; CLOCK_50   ; 7.973  ; 7.973  ; Rise       ; CLOCK_50        ;
;  HEX4[6]     ; CLOCK_50   ; 8.043  ; 8.043  ; Rise       ; CLOCK_50        ;
; HEX5[*]      ; CLOCK_50   ; 9.202  ; 9.202  ; Rise       ; CLOCK_50        ;
;  HEX5[0]     ; CLOCK_50   ; 8.582  ; 8.582  ; Rise       ; CLOCK_50        ;
;  HEX5[1]     ; CLOCK_50   ; 8.257  ; 8.257  ; Rise       ; CLOCK_50        ;
;  HEX5[2]     ; CLOCK_50   ; 9.066  ; 9.066  ; Rise       ; CLOCK_50        ;
;  HEX5[3]     ; CLOCK_50   ; 8.522  ; 8.522  ; Rise       ; CLOCK_50        ;
;  HEX5[4]     ; CLOCK_50   ; 8.799  ; 8.799  ; Rise       ; CLOCK_50        ;
;  HEX5[5]     ; CLOCK_50   ; 9.202  ; 9.202  ; Rise       ; CLOCK_50        ;
;  HEX5[6]     ; CLOCK_50   ; 7.932  ; 7.932  ; Rise       ; CLOCK_50        ;
; HEX6[*]      ; CLOCK_50   ; 9.661  ; 9.661  ; Rise       ; CLOCK_50        ;
;  HEX6[0]     ; CLOCK_50   ; 7.555  ; 7.555  ; Rise       ; CLOCK_50        ;
;  HEX6[1]     ; CLOCK_50   ; 9.661  ; 9.661  ; Rise       ; CLOCK_50        ;
;  HEX6[2]     ; CLOCK_50   ; 7.929  ; 7.929  ; Rise       ; CLOCK_50        ;
;  HEX6[3]     ; CLOCK_50   ; 7.502  ; 7.502  ; Rise       ; CLOCK_50        ;
;  HEX6[4]     ; CLOCK_50   ; 7.058  ; 7.058  ; Rise       ; CLOCK_50        ;
;  HEX6[5]     ; CLOCK_50   ; 7.243  ; 7.243  ; Rise       ; CLOCK_50        ;
;  HEX6[6]     ; CLOCK_50   ; 7.202  ; 7.202  ; Rise       ; CLOCK_50        ;
; HEX7[*]      ; CLOCK_50   ; 8.233  ; 8.233  ; Rise       ; CLOCK_50        ;
;  HEX7[0]     ; CLOCK_50   ; 7.981  ; 7.981  ; Rise       ; CLOCK_50        ;
;  HEX7[1]     ; CLOCK_50   ; 8.233  ; 8.233  ; Rise       ; CLOCK_50        ;
;  HEX7[2]     ; CLOCK_50   ; 7.487  ; 7.487  ; Rise       ; CLOCK_50        ;
;  HEX7[3]     ; CLOCK_50   ; 8.054  ; 8.054  ; Rise       ; CLOCK_50        ;
;  HEX7[4]     ; CLOCK_50   ; 7.816  ; 7.816  ; Rise       ; CLOCK_50        ;
;  HEX7[5]     ; CLOCK_50   ; 7.863  ; 7.863  ; Rise       ; CLOCK_50        ;
;  HEX7[6]     ; CLOCK_50   ; 8.029  ; 8.029  ; Rise       ; CLOCK_50        ;
; LCD_DATA[*]  ; CLOCK_50   ; 7.922  ; 7.922  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[0] ; CLOCK_50   ; 7.761  ; 7.761  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[1] ; CLOCK_50   ; 7.423  ; 7.423  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[2] ; CLOCK_50   ; 7.730  ; 7.730  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[3] ; CLOCK_50   ; 7.922  ; 7.922  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[4] ; CLOCK_50   ; 7.546  ; 7.546  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[5] ; CLOCK_50   ; 7.435  ; 7.435  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[6] ; CLOCK_50   ; 7.634  ; 7.634  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[7] ; CLOCK_50   ; 7.891  ; 7.891  ; Rise       ; CLOCK_50        ;
; LCD_EN       ; CLOCK_50   ; 7.547  ; 7.547  ; Rise       ; CLOCK_50        ;
; LCD_ON       ; CLOCK_50   ; 7.716  ; 7.716  ; Rise       ; CLOCK_50        ;
; LCD_RS       ; CLOCK_50   ; 7.657  ; 7.657  ; Rise       ; CLOCK_50        ;
; LCD_RW       ; CLOCK_50   ; 6.749  ; 6.749  ; Rise       ; CLOCK_50        ;
; LEDG[*]      ; CLOCK_50   ; 21.305 ; 21.305 ; Rise       ; CLOCK_50        ;
;  LEDG[0]     ; CLOCK_50   ; 11.889 ; 11.889 ; Rise       ; CLOCK_50        ;
;  LEDG[1]     ; CLOCK_50   ; 12.423 ; 12.423 ; Rise       ; CLOCK_50        ;
;  LEDG[2]     ; CLOCK_50   ; 11.569 ; 11.569 ; Rise       ; CLOCK_50        ;
;  LEDG[3]     ; CLOCK_50   ; 12.403 ; 12.403 ; Rise       ; CLOCK_50        ;
;  LEDG[4]     ; CLOCK_50   ; 10.313 ; 10.313 ; Rise       ; CLOCK_50        ;
;  LEDG[5]     ; CLOCK_50   ; 11.311 ; 11.311 ; Rise       ; CLOCK_50        ;
;  LEDG[6]     ; CLOCK_50   ; 11.714 ; 11.714 ; Rise       ; CLOCK_50        ;
;  LEDG[7]     ; CLOCK_50   ; 8.810  ; 8.810  ; Rise       ; CLOCK_50        ;
;  LEDG[8]     ; CLOCK_50   ; 21.305 ; 21.305 ; Rise       ; CLOCK_50        ;
; LEDR[*]      ; CLOCK_50   ; 10.689 ; 10.689 ; Rise       ; CLOCK_50        ;
;  LEDR[0]     ; CLOCK_50   ; 9.517  ; 9.517  ; Rise       ; CLOCK_50        ;
;  LEDR[1]     ; CLOCK_50   ; 9.335  ; 9.335  ; Rise       ; CLOCK_50        ;
;  LEDR[2]     ; CLOCK_50   ; 10.129 ; 10.129 ; Rise       ; CLOCK_50        ;
;  LEDR[3]     ; CLOCK_50   ; 10.689 ; 10.689 ; Rise       ; CLOCK_50        ;
;  LEDR[4]     ; CLOCK_50   ; 9.142  ; 9.142  ; Rise       ; CLOCK_50        ;
;  LEDR[5]     ; CLOCK_50   ; 10.149 ; 10.149 ; Rise       ; CLOCK_50        ;
;  LEDR[6]     ; CLOCK_50   ; 8.614  ; 8.614  ; Rise       ; CLOCK_50        ;
;  LEDR[7]     ; CLOCK_50   ; 10.036 ; 10.036 ; Rise       ; CLOCK_50        ;
;  LEDR[8]     ; CLOCK_50   ; 9.306  ; 9.306  ; Rise       ; CLOCK_50        ;
;  LEDR[9]     ; CLOCK_50   ; 7.254  ; 7.254  ; Rise       ; CLOCK_50        ;
;  LEDR[10]    ; CLOCK_50   ; 9.415  ; 9.415  ; Rise       ; CLOCK_50        ;
;  LEDR[11]    ; CLOCK_50   ; 8.497  ; 8.497  ; Rise       ; CLOCK_50        ;
;  LEDR[12]    ; CLOCK_50   ; 8.153  ; 8.153  ; Rise       ; CLOCK_50        ;
;  LEDR[13]    ; CLOCK_50   ; 8.418  ; 8.418  ; Rise       ; CLOCK_50        ;
;  LEDR[14]    ; CLOCK_50   ; 7.931  ; 7.931  ; Rise       ; CLOCK_50        ;
;  LEDR[15]    ; CLOCK_50   ; 7.930  ; 7.930  ; Rise       ; CLOCK_50        ;
;  LEDR[16]    ; CLOCK_50   ; 7.644  ; 7.644  ; Rise       ; CLOCK_50        ;
+--------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; HEX0[*]      ; CLOCK_50   ; 4.655 ; 4.655 ; Rise       ; CLOCK_50        ;
;  HEX0[0]     ; CLOCK_50   ; 5.224 ; 5.224 ; Rise       ; CLOCK_50        ;
;  HEX0[1]     ; CLOCK_50   ; 5.388 ; 5.388 ; Rise       ; CLOCK_50        ;
;  HEX0[2]     ; CLOCK_50   ; 5.514 ; 5.514 ; Rise       ; CLOCK_50        ;
;  HEX0[3]     ; CLOCK_50   ; 5.309 ; 5.309 ; Rise       ; CLOCK_50        ;
;  HEX0[4]     ; CLOCK_50   ; 4.655 ; 4.655 ; Rise       ; CLOCK_50        ;
;  HEX0[5]     ; CLOCK_50   ; 5.290 ; 5.290 ; Rise       ; CLOCK_50        ;
;  HEX0[6]     ; CLOCK_50   ; 5.506 ; 5.506 ; Rise       ; CLOCK_50        ;
; HEX1[*]      ; CLOCK_50   ; 5.003 ; 5.003 ; Rise       ; CLOCK_50        ;
;  HEX1[0]     ; CLOCK_50   ; 5.476 ; 5.476 ; Rise       ; CLOCK_50        ;
;  HEX1[1]     ; CLOCK_50   ; 5.365 ; 5.365 ; Rise       ; CLOCK_50        ;
;  HEX1[2]     ; CLOCK_50   ; 6.865 ; 6.865 ; Rise       ; CLOCK_50        ;
;  HEX1[3]     ; CLOCK_50   ; 5.284 ; 5.284 ; Rise       ; CLOCK_50        ;
;  HEX1[4]     ; CLOCK_50   ; 5.003 ; 5.003 ; Rise       ; CLOCK_50        ;
;  HEX1[5]     ; CLOCK_50   ; 5.458 ; 5.458 ; Rise       ; CLOCK_50        ;
;  HEX1[6]     ; CLOCK_50   ; 5.075 ; 5.075 ; Rise       ; CLOCK_50        ;
; HEX2[*]      ; CLOCK_50   ; 4.805 ; 4.805 ; Rise       ; CLOCK_50        ;
;  HEX2[0]     ; CLOCK_50   ; 5.426 ; 5.426 ; Rise       ; CLOCK_50        ;
;  HEX2[1]     ; CLOCK_50   ; 5.572 ; 5.572 ; Rise       ; CLOCK_50        ;
;  HEX2[2]     ; CLOCK_50   ; 5.410 ; 5.410 ; Rise       ; CLOCK_50        ;
;  HEX2[3]     ; CLOCK_50   ; 5.175 ; 5.175 ; Rise       ; CLOCK_50        ;
;  HEX2[4]     ; CLOCK_50   ; 4.805 ; 4.805 ; Rise       ; CLOCK_50        ;
;  HEX2[5]     ; CLOCK_50   ; 4.988 ; 4.988 ; Rise       ; CLOCK_50        ;
;  HEX2[6]     ; CLOCK_50   ; 5.239 ; 5.239 ; Rise       ; CLOCK_50        ;
; HEX3[*]      ; CLOCK_50   ; 5.074 ; 5.074 ; Rise       ; CLOCK_50        ;
;  HEX3[0]     ; CLOCK_50   ; 6.616 ; 6.616 ; Rise       ; CLOCK_50        ;
;  HEX3[1]     ; CLOCK_50   ; 5.556 ; 5.556 ; Rise       ; CLOCK_50        ;
;  HEX3[2]     ; CLOCK_50   ; 6.064 ; 6.064 ; Rise       ; CLOCK_50        ;
;  HEX3[3]     ; CLOCK_50   ; 5.074 ; 5.074 ; Rise       ; CLOCK_50        ;
;  HEX3[4]     ; CLOCK_50   ; 5.590 ; 5.590 ; Rise       ; CLOCK_50        ;
;  HEX3[5]     ; CLOCK_50   ; 6.386 ; 6.386 ; Rise       ; CLOCK_50        ;
;  HEX3[6]     ; CLOCK_50   ; 5.123 ; 5.123 ; Rise       ; CLOCK_50        ;
; HEX4[*]      ; CLOCK_50   ; 4.403 ; 4.403 ; Rise       ; CLOCK_50        ;
;  HEX4[0]     ; CLOCK_50   ; 4.628 ; 4.628 ; Rise       ; CLOCK_50        ;
;  HEX4[1]     ; CLOCK_50   ; 4.664 ; 4.664 ; Rise       ; CLOCK_50        ;
;  HEX4[2]     ; CLOCK_50   ; 4.573 ; 4.573 ; Rise       ; CLOCK_50        ;
;  HEX4[3]     ; CLOCK_50   ; 4.430 ; 4.430 ; Rise       ; CLOCK_50        ;
;  HEX4[4]     ; CLOCK_50   ; 4.504 ; 4.504 ; Rise       ; CLOCK_50        ;
;  HEX4[5]     ; CLOCK_50   ; 4.415 ; 4.415 ; Rise       ; CLOCK_50        ;
;  HEX4[6]     ; CLOCK_50   ; 4.403 ; 4.403 ; Rise       ; CLOCK_50        ;
; HEX5[*]      ; CLOCK_50   ; 4.368 ; 4.368 ; Rise       ; CLOCK_50        ;
;  HEX5[0]     ; CLOCK_50   ; 4.653 ; 4.653 ; Rise       ; CLOCK_50        ;
;  HEX5[1]     ; CLOCK_50   ; 4.491 ; 4.491 ; Rise       ; CLOCK_50        ;
;  HEX5[2]     ; CLOCK_50   ; 4.863 ; 4.863 ; Rise       ; CLOCK_50        ;
;  HEX5[3]     ; CLOCK_50   ; 4.675 ; 4.675 ; Rise       ; CLOCK_50        ;
;  HEX5[4]     ; CLOCK_50   ; 4.798 ; 4.798 ; Rise       ; CLOCK_50        ;
;  HEX5[5]     ; CLOCK_50   ; 4.961 ; 4.961 ; Rise       ; CLOCK_50        ;
;  HEX5[6]     ; CLOCK_50   ; 4.368 ; 4.368 ; Rise       ; CLOCK_50        ;
; HEX6[*]      ; CLOCK_50   ; 3.934 ; 3.934 ; Rise       ; CLOCK_50        ;
;  HEX6[0]     ; CLOCK_50   ; 4.227 ; 4.227 ; Rise       ; CLOCK_50        ;
;  HEX6[1]     ; CLOCK_50   ; 5.178 ; 5.178 ; Rise       ; CLOCK_50        ;
;  HEX6[2]     ; CLOCK_50   ; 4.328 ; 4.328 ; Rise       ; CLOCK_50        ;
;  HEX6[3]     ; CLOCK_50   ; 4.112 ; 4.112 ; Rise       ; CLOCK_50        ;
;  HEX6[4]     ; CLOCK_50   ; 3.934 ; 3.934 ; Rise       ; CLOCK_50        ;
;  HEX6[5]     ; CLOCK_50   ; 3.989 ; 3.989 ; Rise       ; CLOCK_50        ;
;  HEX6[6]     ; CLOCK_50   ; 3.986 ; 3.986 ; Rise       ; CLOCK_50        ;
; HEX7[*]      ; CLOCK_50   ; 4.113 ; 4.113 ; Rise       ; CLOCK_50        ;
;  HEX7[0]     ; CLOCK_50   ; 4.374 ; 4.374 ; Rise       ; CLOCK_50        ;
;  HEX7[1]     ; CLOCK_50   ; 4.488 ; 4.488 ; Rise       ; CLOCK_50        ;
;  HEX7[2]     ; CLOCK_50   ; 4.113 ; 4.113 ; Rise       ; CLOCK_50        ;
;  HEX7[3]     ; CLOCK_50   ; 4.390 ; 4.390 ; Rise       ; CLOCK_50        ;
;  HEX7[4]     ; CLOCK_50   ; 4.255 ; 4.255 ; Rise       ; CLOCK_50        ;
;  HEX7[5]     ; CLOCK_50   ; 4.298 ; 4.298 ; Rise       ; CLOCK_50        ;
;  HEX7[6]     ; CLOCK_50   ; 4.350 ; 4.350 ; Rise       ; CLOCK_50        ;
; LCD_DATA[*]  ; CLOCK_50   ; 4.068 ; 4.068 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[0] ; CLOCK_50   ; 4.267 ; 4.267 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[1] ; CLOCK_50   ; 4.068 ; 4.068 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[2] ; CLOCK_50   ; 4.223 ; 4.223 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[3] ; CLOCK_50   ; 4.338 ; 4.338 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[4] ; CLOCK_50   ; 4.144 ; 4.144 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[5] ; CLOCK_50   ; 4.117 ; 4.117 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[6] ; CLOCK_50   ; 4.180 ; 4.180 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[7] ; CLOCK_50   ; 4.328 ; 4.328 ; Rise       ; CLOCK_50        ;
; LCD_EN       ; CLOCK_50   ; 4.136 ; 4.136 ; Rise       ; CLOCK_50        ;
; LCD_ON       ; CLOCK_50   ; 4.212 ; 4.212 ; Rise       ; CLOCK_50        ;
; LCD_RS       ; CLOCK_50   ; 4.194 ; 4.194 ; Rise       ; CLOCK_50        ;
; LCD_RW       ; CLOCK_50   ; 3.791 ; 3.791 ; Rise       ; CLOCK_50        ;
; LEDG[*]      ; CLOCK_50   ; 4.827 ; 4.827 ; Rise       ; CLOCK_50        ;
;  LEDG[0]     ; CLOCK_50   ; 6.283 ; 6.283 ; Rise       ; CLOCK_50        ;
;  LEDG[1]     ; CLOCK_50   ; 6.524 ; 6.524 ; Rise       ; CLOCK_50        ;
;  LEDG[2]     ; CLOCK_50   ; 6.141 ; 6.141 ; Rise       ; CLOCK_50        ;
;  LEDG[3]     ; CLOCK_50   ; 6.451 ; 6.451 ; Rise       ; CLOCK_50        ;
;  LEDG[4]     ; CLOCK_50   ; 5.693 ; 5.693 ; Rise       ; CLOCK_50        ;
;  LEDG[5]     ; CLOCK_50   ; 6.147 ; 6.147 ; Rise       ; CLOCK_50        ;
;  LEDG[6]     ; CLOCK_50   ; 6.211 ; 6.211 ; Rise       ; CLOCK_50        ;
;  LEDG[7]     ; CLOCK_50   ; 4.827 ; 4.827 ; Rise       ; CLOCK_50        ;
;  LEDG[8]     ; CLOCK_50   ; 5.564 ; 5.564 ; Rise       ; CLOCK_50        ;
; LEDR[*]      ; CLOCK_50   ; 4.090 ; 4.090 ; Rise       ; CLOCK_50        ;
;  LEDR[0]     ; CLOCK_50   ; 5.173 ; 5.173 ; Rise       ; CLOCK_50        ;
;  LEDR[1]     ; CLOCK_50   ; 5.059 ; 5.059 ; Rise       ; CLOCK_50        ;
;  LEDR[2]     ; CLOCK_50   ; 5.418 ; 5.418 ; Rise       ; CLOCK_50        ;
;  LEDR[3]     ; CLOCK_50   ; 5.689 ; 5.689 ; Rise       ; CLOCK_50        ;
;  LEDR[4]     ; CLOCK_50   ; 5.015 ; 5.015 ; Rise       ; CLOCK_50        ;
;  LEDR[5]     ; CLOCK_50   ; 5.434 ; 5.434 ; Rise       ; CLOCK_50        ;
;  LEDR[6]     ; CLOCK_50   ; 4.767 ; 4.767 ; Rise       ; CLOCK_50        ;
;  LEDR[7]     ; CLOCK_50   ; 5.389 ; 5.389 ; Rise       ; CLOCK_50        ;
;  LEDR[8]     ; CLOCK_50   ; 5.033 ; 5.033 ; Rise       ; CLOCK_50        ;
;  LEDR[9]     ; CLOCK_50   ; 4.090 ; 4.090 ; Rise       ; CLOCK_50        ;
;  LEDR[10]    ; CLOCK_50   ; 5.087 ; 5.087 ; Rise       ; CLOCK_50        ;
;  LEDR[11]    ; CLOCK_50   ; 4.701 ; 4.701 ; Rise       ; CLOCK_50        ;
;  LEDR[12]    ; CLOCK_50   ; 4.496 ; 4.496 ; Rise       ; CLOCK_50        ;
;  LEDR[13]    ; CLOCK_50   ; 4.635 ; 4.635 ; Rise       ; CLOCK_50        ;
;  LEDR[14]    ; CLOCK_50   ; 4.460 ; 4.460 ; Rise       ; CLOCK_50        ;
;  LEDR[15]    ; CLOCK_50   ; 4.456 ; 4.456 ; Rise       ; CLOCK_50        ;
;  LEDR[16]    ; CLOCK_50   ; 4.267 ; 4.267 ; Rise       ; CLOCK_50        ;
+--------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Setup Transfers                                                       ;
+------------+----------+--------------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+--------------+----------+----------+----------+
; CLOCK_50   ; CLOCK_50 ; > 2147483647 ; 0        ; 0        ; 0        ;
+------------+----------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------+
; Hold Transfers                                                        ;
+------------+----------+--------------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+--------------+----------+----------+----------+
; CLOCK_50   ; CLOCK_50 ; > 2147483647 ; 0        ; 0        ; 0        ;
+------------+----------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 18    ; 18   ;
; Unconstrained Input Port Paths  ; 928   ; 928  ;
; Unconstrained Output Ports      ; 94    ; 94   ;
; Unconstrained Output Port Paths ; 351   ; 351  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Sun Nov 06 17:52:31 2022
Info: Command: quartus_sta wrapper -c wrapper
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'wrapper.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLOCK_50 CLOCK_50
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -28.184
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -28.184   -228930.171 CLOCK_50 
Info (332146): Worst-case hold slack is 1.574
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.574         0.000 CLOCK_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380     -9601.380 CLOCK_50 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -12.219
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -12.219    -98833.193 CLOCK_50 
Info (332146): Worst-case hold slack is 0.667
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.667         0.000 CLOCK_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380     -9601.380 CLOCK_50 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 493 megabytes
    Info: Processing ended: Sun Nov 06 17:52:35 2022
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:03


