## 개요
비트 시퀀스 "10101" 을 감지하는 Sequence Detecter를 Moore, Mealy 머신으로 구현한 기록
## 상태 정의
  S0: 초기 상태
  
  S1: "1" 이 감지된 상태
  
  S2: "10" 이 감지된 상태
  
  S3: "101" 이 감지된 상태
  
  S4: "1010" 이 감지된 상태
  
  S5: "10101" 이 감지된 상태

## 디자인 파일
### 구현 1
case 문을 사용해서 state diagram에 나타난 FSM의 동작을 구현

### 구현 2 
shift register를 응용해서 sequence detecter를 구현할 수도 있다. 

해당 모듈(Mealy)의 동작은 다음과 같다. 
1. 클럭의 상승 엣지마다 출력 배열의각 비트를 한 자리씩 왼쪽으로 쉬프트 연산한다.
2. 입력값을 배열의 MSB로 할당한다.
3. 조건문으로 최근 5번의 입력이 10101이었는지 확인한다.

통상적으로 FSM을 구현할 때는 case 문을 이용하지만, sequence detecter를 구현할 때에는 shift register를 이용하는 것이 코드를 간결하고 직관적으로 만들어준다.

## 테스트 벤치 파일

## 시뮬레이션 및 FPGA 동작 분석
