# TSN Lab 미니인턴 과제수행
* 사용 언어: Verilog
* 사용 툴: Vivado, WSL, VSC, Sourcetree

#### 본과제: 7-segment 구현하기
상태: 동작 성공

#### 추가 과제1: 3자리수 표기하기
상태: 미진행, 파일 복사만 진행

#### 추가 과제2: 분과 초를 표기하기
상태: 1자리 수에서 분과 초 표기 시도 중