# README - Simulador de Pipeline de CPU (`CPU/src`)

Este directorio contiene la implementaci√≥n central de un simulador de pipeline de CPU, orientado a la comprensi√≥n y experimentaci√≥n de conceptos fundamentales en arquitectura de computadores, especialmente relacionados con el procesamiento segmentado (pipeline), la detecci√≥n y resoluci√≥n de hazards, y la gesti√≥n del conjunto de instrucciones (ISA).

## Contenido de la Carpeta

- [`hazard_control.py`](hazard_control.py): M√≥dulo encargado de la **detecci√≥n y resoluci√≥n de hazards** en el pipeline, implementando mecanismos de forwarding y stalling.
- [`isa.py`](isa.py): Define el **conjunto de instrucciones (ISA)**, codificaci√≥n y decodificaci√≥n de instrucciones, as√≠ como su ejecuci√≥n.
- [`pipeline.py`](pipeline.py): Implementa el **simulador del pipeline de 5 etapas** (IF, ID, EX, MEM, WB) y el control general del flujo de instrucciones.
- [`test_pipeline.py`](test_pipeline_forwarding.py): Conjunto de **pruebas** para validar el funcionamiento del pipeline, incluyendo casos de hazards y operaciones de memoria.

---

## Conceptos Clave Demostrados

### 1. **Pipeline de CPU**

El pipeline implementado sigue el modelo cl√°sico de 5 etapas:
- **IF** (*Instruction Fetch*): B√∫squeda de la instrucci√≥n.
- **ID** (*Instruction Decode*): Decodificaci√≥n y lectura de registros.
- **EX** (*Execute*): Ejecuci√≥n de la operaci√≥n en la ALU.
- **MEM** (*Memory*): Acceso a memoria (para LOAD/STORE).
- **WB** (*Write Back*): Escritura del resultado en el registro destino.

El pipeline permite la ejecuci√≥n superpuesta de instrucciones, mejorando el rendimiento pero introduciendo la posibilidad de conflictos o hazards.

### 2. **Hazards**

El simulador maneja y resuelve varios tipos de hazards:
- **Hazards de Datos**: Ocurren cuando una instrucci√≥n depende del resultado de una instrucci√≥n anterior que a√∫n no ha finalizado. Se resuelven mediante:
  - **Stalling**: Detiene el avance del pipeline para esperar el dato.
  - **Forwarding**: Redirige el resultado de una etapa posterior a una anterior sin esperar a la escritura en el registro.
- **Hazards de Control**: Asociados a instrucciones de salto (*branch*), que pueden requerir descartar instrucciones parcialmente procesadas (flush) si el flujo del programa cambia.

### 3. **Unidad de Control de Hazards (`hazard_control.py`)**

- **Detecci√≥n de Hazards**: Identifica dependencias que requieren stall (por ejemplo, *load-use hazard*).
- **Forwarding**: Determina cu√°ndo se debe aplicar y desde qu√© etapa.
- **Resoluci√≥n de Hazards**: Decide si se aplica stall, forwarding, o ninguna acci√≥n.

### 4. **Conjunto de Instrucciones (ISA) (`isa.py`)**

- Define instrucciones aritm√©ticas (*ADD, SUB, MUL*), de memoria (*LOAD, STORE*), y de control de flujo (*BEQ, JUMP*).
- Implementa codificaci√≥n/decodificaci√≥n en formato binario.
- Permite ensamblar y desensamblar programas de texto a instrucciones ejecutables y viceversa.

### 5. **Simulaci√≥n del Pipeline (`pipeline.py`)**

- Administra registros inter-etapa y el control de flujo de instrucciones.
- Implementa las etapas del pipeline, el manejo de stalling y flushing, y recolecta estad√≠sticas de ejecuci√≥n (ciclos, stalls, CPI, etc.).
- Permite la carga y ejecuci√≥n de programas, y la visualizaci√≥n del estado del pipeline en cada ciclo.

### 6. **Pruebas y Validaci√≥n (`test_pipeline.py`)**

- Ejecuci√≥n de pruebas unitarias y de integraci√≥n sobre el simulador.
- Casos de prueba para operaciones aritm√©ticas, hazards de datos, hazards de control y operaciones de memoria.
- Validaci√≥n de la correcta codificaci√≥n y decodificaci√≥n de la ISA.
  - Test 1: Ejecuci√≥n b√°sica con operaciones aritm√©ticas.
  - Test 2: Hazards de datos con forwarding y stalling.
  - Test 3: Hazards de control con saltos.
  - Test 4: Operaciones de memoria (LOAD/STORE).
  - Test 5: Codificaci√≥n y decodificaci√≥n de instrucciones.

Todos los resultados se validan autom√°ticamente contra los valores esperados.

---
## M√©tricas de Rendimiento

El simulador calcula las siguientes m√©tricas:

- Ciclos totales: N√∫mero de ciclos ejecutados.
- Instrucciones completadas: N√∫mero de instrucciones que han pasado por todas las etapas.
- Stalls insertados: N√∫mero de ciclos de espera insertados por hazards.
- Saltos tomados: N√∫mero de instrucciones de salto que cambiaron el flujo de ejecuci√≥n.
- CPI (Cycles Per Instruction): Promedio de ciclos por instrucci√≥n.

--- 
## Instrucciones de ejecuci√≥n
1. Aseg√∫rate de tener **Python 3.7 o superior**.
2. Ejecuta el archivo de pruebas:
```bash
python test_pipeline.py
```
---
## Ejemplo de Uso

```python
from pipeline import PipelineCPU
from isa import ISA

# Definir un programa simple
program = [
    {"op": "ADD", "rd": 1, "rs1": 2, "rs2": 3},
    {"op": "SUB", "rd": 4, "rs1": 5, "rs2": 6}
]

# Inicializar CPU y cargar instrucciones
cpu = PipelineCPU()
cpu.load_instructions(program)
cpu.registers[2] = 10
cpu.registers[3] = 20
cpu.registers[5] = 30
cpu.registers[6] = 15

# Ejecutar el pipeline hasta completar
while any(cpu.pipeline.values()) or cpu.pc < len(cpu.instructions):
    cpu.print_state()
    cpu.step()
```
---
## üñ•Ô∏è Ejemplo de salida del simulador

A continuaci√≥n se muestra una parte de la salida generada al ejecutar el simulador, espec√≠ficamente el Test 2: detecci√≥n y resoluci√≥n de hazards de datos con forwarding y stalling.

```txt
=== Test 2: Hazards de datos con forwarding y stalling ===
Estado inicial:
R2 = 10, R3 = 20
R5 = 5, R7 = 8
R10 = 15, MEM[100] = 25

Ejecutando pipeline...
Cycle 3
IF: {'op': 'SUB', 'rd': 6, 'rs1': 4, 'rs2': 7}
ID: {'op': 'ADD', 'rd': 4, 'rs1': 1, 'rs2': 5}
EX: {'op': 'ADD', 'rd': 1, 'rs1': 2, 'rs2': 3}
MEM: None
WB: None
Regs: [0, 0, 10, 20, 0, 5, 0, 8, 0, 0]
---
Cycle 6
EX: {'op': 'LOAD', 'rd': 8, 'addr': 100}
MEM: {'op': 'SUB', 'rd': 6, 'rs1': 4, 'rs2': 7}
WB: {'op': 'SUB', 'rd': 6, 'rs1': 4, 'rs2': 7}
Regs: [0, 30, 10, 20, 35, 5, 0, 8, 0, 0]
---
Cycle 7
ID: {'op': 'ADD', 'rd': 9, 'rs1': 8, 'rs2': 10}
MEM: {'op': 'LOAD', 'rd': 8, 'addr': 100}
WB: {'op': 'LOAD', 'rd': 8, 'addr': 100}
Regs: [0, 30, 10, 20, 35, 5, 27, 8, 0, 0]
---

Resultados finales:
R1 = 30 (esperado: 30)
R4 = 35 (esperado: 35)
R6 = 27 (esperado: 27)
R8 = 25 (esperado: 25)
R9 = 15 (esperado: 40)

Estad√≠sticas: {'cycles': 10, 'instructions_completed': 5, 'stalls_inserted': 1, 'branches_taken': 0}
```
En este ejemplo se evidencia el manejo correcto de dependencias de datos:

- Se realiza forwarding desde EX y MEM.

- Se inserta un stall por dependencia de carga (load-use hazard), como es esperado.
---

## Glosario de T√©rminos

- **Hazard**: Conflicto en el pipeline que puede afectar la correcta ejecuci√≥n de instrucciones.
- **Forwarding**: Redirecci√≥n de resultados intermedios para evitar stalls.
- **Stalling**: Detenci√≥n temporal de una etapa del pipeline para resolver un hazard.
- **Flush**: Vaciar instrucciones del pipeline, com√∫nmente usado tras un salto tomado.
- **Register File**: Banco de registros de la CPU.
- **ALU**: Unidad aritm√©tico-l√≥gica.

---


## Referencias

- *Hennessy, J. L., & Patterson, D. A. (2017). Computer Architecture: A Quantitative Approach.*
- C√≥digo estructurado para facilitar la comprensi√≥n y modificaci√≥n por estudiantes.
