# Gates4

### Problem：

一個組合電路，輸入為4bit的vector，輸出分別為: 4bit輸入的OR閘、4bit輸入的AND閘及4bit輸入的XOR閘

### Waveform：

![waveform](https://github.com/freexd0m0329/HDLBits/blob/main/Ch2_VerilogLanguague/Ch2-2_Vectors/L05_4Input_gates/waveform.png?raw=true)