---
layout: single
toc: true
title: "Tutorial SystemVerilog (I)"
---

# Tipos de datos en SystemVerilog

Al igual que en cualquier lenguaje de programación, en SystemVerilog es necesario indicar un *tipo de dato* (*data type*) para las variables que declaremos. Estos tipos de datos permitirán a las diferentes herramientas de síntesis interpretar dicha variable de una manera o de otra. Al contrario que en Verilog (en el cual sólo es necesario indicar el *tipo de dato*), el estándar de SystemVerilog se exige que las señales del diseño tengan tanto un *tipo de dato* como un *tipo*.

El ***tipo*** indica si la señal es una *red* (*net*) o una *variable*.

<ul>
<li>*Tipo* variable: se llaman así porque son elementos que almacenan información y cuyo contenido puede variar a lo largo de la ejecución del diseño.</li>
	<ul>
	<li>**reg**</li>
	<li>**integer**</li>
	<li>**byte**</li>
	<li>**int**</li>
	</ul>
<li>*Tipo* red</li>
</ul>
