
# See LICENSE for license details.

# This file is automatically generated. Do not edit.

#*****************************************************************************
# isa/rv64uv/vsbc_vxm_LMUL4SEW16VL64.S
#-----------------------------------------------------------------------------
#
# Test vsbc.vxm instructions.
# With LMUL=4, SEW=16, VL=64
#

#include "riscv_test.h"
#include "test_macros.h"

RVTEST_RV64UV

RVTEST_CODE_BEGIN

  la a1, tdat
  la a3, sres
  lhu a4, 0(a1)
  li a5, 1
  sub a5, a4, a5
  addi a5, a5, -1
  sh a5, 0(a3)
  lhu a4, 2(a1)
  li a5, 1
  sub a5, a4, a5
  sh a5, 2(a3)
  lhu a4, 4(a1)
  li a5, 1
  sub a5, a4, a5
  addi a5, a5, -1
  sh a5, 4(a3)
  lhu a4, 6(a1)
  li a5, 1
  sub a5, a4, a5
  sh a5, 6(a3)
  lhu a4, 8(a1)
  li a5, 1
  sub a5, a4, a5
  addi a5, a5, -1
  sh a5, 8(a3)
  lhu a4, 10(a1)
  li a5, 1
  sub a5, a4, a5
  sh a5, 10(a3)
  lhu a4, 12(a1)
  li a5, 1
  sub a5, a4, a5
  addi a5, a5, -1
  sh a5, 12(a3)
  lhu a4, 14(a1)
  li a5, 1
  sub a5, a4, a5
  sh a5, 14(a3)
  lhu a4, 16(a1)
  li a5, 1
  sub a5, a4, a5
  addi a5, a5, -1
  sh a5, 16(a3)
  lhu a4, 18(a1)
  li a5, 1
  sub a5, a4, a5
  sh a5, 18(a3)
  lhu a4, 20(a1)
  li a5, 1
  sub a5, a4, a5
  addi a5, a5, -1
  sh a5, 20(a3)
  lhu a4, 22(a1)
  li a5, 1
  sub a5, a4, a5
  sh a5, 22(a3)
  lhu a4, 24(a1)
  li a5, 1
  sub a5, a4, a5
  addi a5, a5, -1
  sh a5, 24(a3)
  lhu a4, 26(a1)
  li a5, 1
  sub a5, a4, a5
  sh a5, 26(a3)
  lhu a4, 28(a1)
  li a5, 1
  sub a5, a4, a5
  addi a5, a5, -1
  sh a5, 28(a3)
  lhu a4, 30(a1)
  li a5, 1
  sub a5, a4, a5
  sh a5, 30(a3)
  lhu a4, 32(a1)
  li a5, 1
  sub a5, a4, a5
  addi a5, a5, -1
  sh a5, 32(a3)
  lhu a4, 34(a1)
  li a5, 1
  sub a5, a4, a5
  sh a5, 34(a3)
  lhu a4, 36(a1)
  li a5, 1
  sub a5, a4, a5
  addi a5, a5, -1
  sh a5, 36(a3)
  lhu a4, 38(a1)
  li a5, 1
  sub a5, a4, a5
  sh a5, 38(a3)
  lhu a4, 40(a1)
  li a5, 1
  sub a5, a4, a5
  addi a5, a5, -1
  sh a5, 40(a3)
  lhu a4, 42(a1)
  li a5, 1
  sub a5, a4, a5
  sh a5, 42(a3)
  lhu a4, 44(a1)
  li a5, 1
  sub a5, a4, a5
  addi a5, a5, -1
  sh a5, 44(a3)
  lhu a4, 46(a1)
  li a5, 1
  sub a5, a4, a5
  sh a5, 46(a3)
  lhu a4, 48(a1)
  li a5, 1
  sub a5, a4, a5
  addi a5, a5, -1
  sh a5, 48(a3)
  lhu a4, 50(a1)
  li a5, 1
  sub a5, a4, a5
  sh a5, 50(a3)
  lhu a4, 52(a1)
  li a5, 1
  sub a5, a4, a5
  addi a5, a5, -1
  sh a5, 52(a3)
  lhu a4, 54(a1)
  li a5, 1
  sub a5, a4, a5
  sh a5, 54(a3)
  lhu a4, 56(a1)
  li a5, 1
  sub a5, a4, a5
  addi a5, a5, -1
  sh a5, 56(a3)
  lhu a4, 58(a1)
  li a5, 1
  sub a5, a4, a5
  sh a5, 58(a3)
  lhu a4, 60(a1)
  li a5, 1
  sub a5, a4, a5
  addi a5, a5, -1
  sh a5, 60(a3)
  lhu a4, 62(a1)
  li a5, 1
  sub a5, a4, a5
  sh a5, 62(a3)
  lhu a4, 64(a1)
  li a5, 1
  sub a5, a4, a5
  addi a5, a5, -1
  sh a5, 64(a3)
  lhu a4, 66(a1)
  li a5, 1
  sub a5, a4, a5
  sh a5, 66(a3)
  lhu a4, 68(a1)
  li a5, 1
  sub a5, a4, a5
  addi a5, a5, -1
  sh a5, 68(a3)
  lhu a4, 70(a1)
  li a5, 1
  sub a5, a4, a5
  sh a5, 70(a3)
  lhu a4, 72(a1)
  li a5, 1
  sub a5, a4, a5
  addi a5, a5, -1
  sh a5, 72(a3)
  lhu a4, 74(a1)
  li a5, 1
  sub a5, a4, a5
  sh a5, 74(a3)
  lhu a4, 76(a1)
  li a5, 1
  sub a5, a4, a5
  addi a5, a5, -1
  sh a5, 76(a3)
  lhu a4, 78(a1)
  li a5, 1
  sub a5, a4, a5
  sh a5, 78(a3)
  lhu a4, 80(a1)
  li a5, 1
  sub a5, a4, a5
  addi a5, a5, -1
  sh a5, 80(a3)
  lhu a4, 82(a1)
  li a5, 1
  sub a5, a4, a5
  sh a5, 82(a3)
  lhu a4, 84(a1)
  li a5, 1
  sub a5, a4, a5
  addi a5, a5, -1
  sh a5, 84(a3)
  lhu a4, 86(a1)
  li a5, 1
  sub a5, a4, a5
  sh a5, 86(a3)
  lhu a4, 88(a1)
  li a5, 1
  sub a5, a4, a5
  addi a5, a5, -1
  sh a5, 88(a3)
  lhu a4, 90(a1)
  li a5, 1
  sub a5, a4, a5
  sh a5, 90(a3)
  lhu a4, 92(a1)
  li a5, 1
  sub a5, a4, a5
  addi a5, a5, -1
  sh a5, 92(a3)
  lhu a4, 94(a1)
  li a5, 1
  sub a5, a4, a5
  sh a5, 94(a3)
  lhu a4, 96(a1)
  li a5, 1
  sub a5, a4, a5
  addi a5, a5, -1
  sh a5, 96(a3)
  lhu a4, 98(a1)
  li a5, 1
  sub a5, a4, a5
  sh a5, 98(a3)
  lhu a4, 100(a1)
  li a5, 1
  sub a5, a4, a5
  addi a5, a5, -1
  sh a5, 100(a3)
  lhu a4, 102(a1)
  li a5, 1
  sub a5, a4, a5
  sh a5, 102(a3)
  lhu a4, 104(a1)
  li a5, 1
  sub a5, a4, a5
  addi a5, a5, -1
  sh a5, 104(a3)
  lhu a4, 106(a1)
  li a5, 1
  sub a5, a4, a5
  sh a5, 106(a3)
  lhu a4, 108(a1)
  li a5, 1
  sub a5, a4, a5
  addi a5, a5, -1
  sh a5, 108(a3)
  lhu a4, 110(a1)
  li a5, 1
  sub a5, a4, a5
  sh a5, 110(a3)
  lhu a4, 112(a1)
  li a5, 1
  sub a5, a4, a5
  addi a5, a5, -1
  sh a5, 112(a3)
  lhu a4, 114(a1)
  li a5, 1
  sub a5, a4, a5
  sh a5, 114(a3)
  lhu a4, 116(a1)
  li a5, 1
  sub a5, a4, a5
  addi a5, a5, -1
  sh a5, 116(a3)
  lhu a4, 118(a1)
  li a5, 1
  sub a5, a4, a5
  sh a5, 118(a3)
  lhu a4, 120(a1)
  li a5, 1
  sub a5, a4, a5
  addi a5, a5, -1
  sh a5, 120(a3)
  lhu a4, 122(a1)
  li a5, 1
  sub a5, a4, a5
  sh a5, 122(a3)
  lhu a4, 124(a1)
  li a5, 1
  sub a5, a4, a5
  addi a5, a5, -1
  sh a5, 124(a3)
  lhu a4, 126(a1)
  li a5, 1
  sub a5, a4, a5
  sh a5, 126(a3)


  li t0, -1
  vsetvli t1, t0, e16,m4,ta,ma
  la a2, tdat
  vle16.v v8, (a2)
  vle16.v v4, (a2)

  
  li t0, -1
  vsetvli t1, t0, e8,m1,ta,ma
  la a3, mask
  vle8.v v0, (a3)

  li t0, 64
  vsetvli t1, t0, e16,m4,ta,ma
  li t2, 1
  vsbc.vxm v4, v8, t2, v0

  li t0, -1
  vsetvli t1, t0, e16,m4,ta,ma
  la a1, res
  vse16.v v4, (a1)
  la a2, sres

  TEST_CASE_REG(3, t0, t1, ld t0, 0(a1); ld t1, 0(a2); addi a1, a1, 8; addi a2, a2, 8)
  TEST_CASE_REG(4, t0, t1, ld t0, 0(a1); ld t1, 0(a2); addi a1, a1, 8; addi a2, a2, 8)
  TEST_CASE_REG(5, t0, t1, ld t0, 0(a1); ld t1, 0(a2); addi a1, a1, 8; addi a2, a2, 8)
  TEST_CASE_REG(6, t0, t1, ld t0, 0(a1); ld t1, 0(a2); addi a1, a1, 8; addi a2, a2, 8)
  TEST_CASE_REG(7, t0, t1, ld t0, 0(a1); ld t1, 0(a2); addi a1, a1, 8; addi a2, a2, 8)
  TEST_CASE_REG(8, t0, t1, ld t0, 0(a1); ld t1, 0(a2); addi a1, a1, 8; addi a2, a2, 8)
  TEST_CASE_REG(9, t0, t1, ld t0, 0(a1); ld t1, 0(a2); addi a1, a1, 8; addi a2, a2, 8)
  TEST_CASE_REG(10, t0, t1, ld t0, 0(a1); ld t1, 0(a2); addi a1, a1, 8; addi a2, a2, 8)
  TEST_CASE_REG(11, t0, t1, ld t0, 0(a1); ld t1, 0(a2); addi a1, a1, 8; addi a2, a2, 8)
  TEST_CASE_REG(12, t0, t1, ld t0, 0(a1); ld t1, 0(a2); addi a1, a1, 8; addi a2, a2, 8)
  TEST_CASE_REG(13, t0, t1, ld t0, 0(a1); ld t1, 0(a2); addi a1, a1, 8; addi a2, a2, 8)
  TEST_CASE_REG(14, t0, t1, ld t0, 0(a1); ld t1, 0(a2); addi a1, a1, 8; addi a2, a2, 8)
  TEST_CASE_REG(15, t0, t1, ld t0, 0(a1); ld t1, 0(a2); addi a1, a1, 8; addi a2, a2, 8)
  TEST_CASE_REG(16, t0, t1, ld t0, 0(a1); ld t1, 0(a2); addi a1, a1, 8; addi a2, a2, 8)
  TEST_CASE_REG(17, t0, t1, ld t0, 0(a1); ld t1, 0(a2); addi a1, a1, 8; addi a2, a2, 8)
  TEST_CASE_REG(18, t0, t1, ld t0, 0(a1); ld t1, 0(a2); addi a1, a1, 8; addi a2, a2, 8)



  li t0, -1
  vsetvli t1, t0, e16,m4,ta,ma
  la a2, tdat
  vle16.v v8, (a2)
  vle16.v v4, (a2)

  
  li t0, -1
  vsetvli t1, t0, e8,m1,ta,ma
  la a3, mask
  vle8.v v0, (a3)

  li t0, 64
  vsetvli t1, t0, e16,m4,tu,ma
  li t2, 1
  vsbc.vxm v4, v8, t2, v0

  li t0, -1
  vsetvli t1, t0, e16,m4,ta,ma
  la a1, res
  vse16.v v4, (a1)
  la a2, sres

  TEST_CASE_REG(19, t0, t1, ld t0, 0(a1); ld t1, 0(a2); addi a1, a1, 8; addi a2, a2, 8)
  TEST_CASE_REG(20, t0, t1, ld t0, 0(a1); ld t1, 0(a2); addi a1, a1, 8; addi a2, a2, 8)
  TEST_CASE_REG(21, t0, t1, ld t0, 0(a1); ld t1, 0(a2); addi a1, a1, 8; addi a2, a2, 8)
  TEST_CASE_REG(22, t0, t1, ld t0, 0(a1); ld t1, 0(a2); addi a1, a1, 8; addi a2, a2, 8)
  TEST_CASE_REG(23, t0, t1, ld t0, 0(a1); ld t1, 0(a2); addi a1, a1, 8; addi a2, a2, 8)
  TEST_CASE_REG(24, t0, t1, ld t0, 0(a1); ld t1, 0(a2); addi a1, a1, 8; addi a2, a2, 8)
  TEST_CASE_REG(25, t0, t1, ld t0, 0(a1); ld t1, 0(a2); addi a1, a1, 8; addi a2, a2, 8)
  TEST_CASE_REG(26, t0, t1, ld t0, 0(a1); ld t1, 0(a2); addi a1, a1, 8; addi a2, a2, 8)
  TEST_CASE_REG(27, t0, t1, ld t0, 0(a1); ld t1, 0(a2); addi a1, a1, 8; addi a2, a2, 8)
  TEST_CASE_REG(28, t0, t1, ld t0, 0(a1); ld t1, 0(a2); addi a1, a1, 8; addi a2, a2, 8)
  TEST_CASE_REG(29, t0, t1, ld t0, 0(a1); ld t1, 0(a2); addi a1, a1, 8; addi a2, a2, 8)
  TEST_CASE_REG(30, t0, t1, ld t0, 0(a1); ld t1, 0(a2); addi a1, a1, 8; addi a2, a2, 8)
  TEST_CASE_REG(31, t0, t1, ld t0, 0(a1); ld t1, 0(a2); addi a1, a1, 8; addi a2, a2, 8)
  TEST_CASE_REG(32, t0, t1, ld t0, 0(a1); ld t1, 0(a2); addi a1, a1, 8; addi a2, a2, 8)
  TEST_CASE_REG(33, t0, t1, ld t0, 0(a1); ld t1, 0(a2); addi a1, a1, 8; addi a2, a2, 8)
  TEST_CASE_REG(34, t0, t1, ld t0, 0(a1); ld t1, 0(a2); addi a1, a1, 8; addi a2, a2, 8)



  TEST_PASSFAIL

RVTEST_CODE_END

  .data
RVTEST_DATA_BEGIN

res:
  .zero 136

sres:
  .zero 136

tdat:
  .quad 0x10003fff8
  .quad 0x100070000
  .quad 0xffffefffefffffff
  .quad 0x1000000010000
  .quad 0x10003fff8
  .quad 0x100070000
  .quad 0xffffefffefffffff
  .quad 0x1000000010000
  .quad 0x10003fff8
  .quad 0x100070000
  .quad 0xffffefffefffffff
  .quad 0x1000000010000
  .quad 0x10003fff8
  .quad 0x100070000
  .quad 0xffffefffefffffff
  .quad 0x1000000010000
  .quad 0x10003fff8

mask:
  .quad 0x5555555555555555
  .quad 0x5555555555555555
  .quad 0x5555555555555555
  .quad 0x5555555555555555

RVTEST_DATA_END
