TimeQuest Timing Analyzer report for Processor
Fri Nov 17 13:33:29 2017
Quartus II 32-bit Version 11.1 Build 259 01/25/2012 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clock'
 12. Slow Model Hold: 'clock'
 13. Slow Model Minimum Pulse Width: 'clock'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Fast Model Setup Summary
 19. Fast Model Hold Summary
 20. Fast Model Recovery Summary
 21. Fast Model Removal Summary
 22. Fast Model Minimum Pulse Width Summary
 23. Fast Model Setup: 'clock'
 24. Fast Model Hold: 'clock'
 25. Fast Model Minimum Pulse Width: 'clock'
 26. Setup Times
 27. Hold Times
 28. Clock to Output Times
 29. Minimum Clock to Output Times
 30. Multicorner Timing Analysis Summary
 31. Setup Times
 32. Hold Times
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Setup Transfers
 36. Hold Transfers
 37. Report TCCS
 38. Report RSKM
 39. Unconstrained Paths
 40. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                    ;
+--------------------+-----------------------------------------------------------------+
; Quartus II Version ; Version 11.1 Build 259 01/25/2012 Service Pack 2 SJ Web Edition ;
; Revision Name      ; Processor                                                       ;
; Device Family      ; Cyclone II                                                      ;
; Device Name        ; EP2C20F484C7                                                    ;
; Timing Models      ; Final                                                           ;
; Delay Model        ; Combined                                                        ;
; Rise/Fall Delays   ; Unavailable                                                     ;
+--------------------+-----------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                            ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; clock      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+


+------------------------------------------------+
; Slow Model Fmax Summary                        ;
+----------+-----------------+------------+------+
; Fmax     ; Restricted Fmax ; Clock Name ; Note ;
+----------+-----------------+------------+------+
; 6.01 MHz ; 6.01 MHz        ; clock      ;      ;
+----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------+
; Slow Model Setup Summary         ;
+-------+----------+---------------+
; Clock ; Slack    ; End Point TNS ;
+-------+----------+---------------+
; clock ; -165.334 ; -16380.686    ;
+-------+----------+---------------+


+--------------------------------+
; Slow Model Hold Summary        ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clock ; -4.258 ; -47.888       ;
+-------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clock ; -2.064 ; -1060.005             ;
+-------+--------+-----------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clock'                                                                                                    ;
+----------+--------------------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack    ; From Node          ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+----------+--------------------+------------------------+--------------+-------------+--------------+------------+------------+
; -165.334 ; CU:Step1|stage[31] ; CU:Step1|c_select[1]   ; clock        ; clock       ; 1.000        ; -0.001     ; 166.371    ;
; -165.334 ; CU:Step1|stage[31] ; CU:Step1|rf_write      ; clock        ; clock       ; 1.000        ; -0.001     ; 166.371    ;
; -165.334 ; CU:Step1|stage[31] ; CU:Step1|c_select[0]   ; clock        ; clock       ; 1.000        ; -0.001     ; 166.371    ;
; -165.060 ; CU:Step1|stage[0]  ; CU:Step1|c_select[1]   ; clock        ; clock       ; 1.000        ; -0.003     ; 166.095    ;
; -165.060 ; CU:Step1|stage[0]  ; CU:Step1|rf_write      ; clock        ; clock       ; 1.000        ; -0.003     ; 166.095    ;
; -165.060 ; CU:Step1|stage[0]  ; CU:Step1|c_select[0]   ; clock        ; clock       ; 1.000        ; -0.003     ; 166.095    ;
; -165.041 ; CU:Step1|stage[31] ; CU:Step1|MainMem_write ; clock        ; clock       ; 1.000        ; -0.004     ; 166.075    ;
; -164.767 ; CU:Step1|stage[0]  ; CU:Step1|MainMem_write ; clock        ; clock       ; 1.000        ; -0.006     ; 165.799    ;
; -164.667 ; CU:Step1|stage[31] ; CU:Step1|IOMem_write   ; clock        ; clock       ; 1.000        ; 0.373      ; 166.078    ;
; -164.645 ; CU:Step1|stage[31] ; CU:Step1|ma_select     ; clock        ; clock       ; 1.000        ; -0.096     ; 165.587    ;
; -164.496 ; CU:Step1|stage[1]  ; CU:Step1|c_select[1]   ; clock        ; clock       ; 1.000        ; -0.002     ; 165.532    ;
; -164.496 ; CU:Step1|stage[1]  ; CU:Step1|rf_write      ; clock        ; clock       ; 1.000        ; -0.002     ; 165.532    ;
; -164.496 ; CU:Step1|stage[1]  ; CU:Step1|c_select[0]   ; clock        ; clock       ; 1.000        ; -0.002     ; 165.532    ;
; -164.451 ; CU:Step1|stage[31] ; CU:Step1|extend[1]     ; clock        ; clock       ; 1.000        ; 0.000      ; 165.489    ;
; -164.451 ; CU:Step1|stage[31] ; CU:Step1|extend[0]     ; clock        ; clock       ; 1.000        ; 0.000      ; 165.489    ;
; -164.410 ; CU:Step1|stage[31] ; CU:Step1|alu_op[2]     ; clock        ; clock       ; 1.000        ; 0.000      ; 165.448    ;
; -164.410 ; CU:Step1|stage[31] ; CU:Step1|pc_select     ; clock        ; clock       ; 1.000        ; 0.000      ; 165.448    ;
; -164.410 ; CU:Step1|stage[31] ; CU:Step1|alu_op[1]     ; clock        ; clock       ; 1.000        ; 0.000      ; 165.448    ;
; -164.410 ; CU:Step1|stage[31] ; CU:Step1|alu_op[0]     ; clock        ; clock       ; 1.000        ; 0.000      ; 165.448    ;
; -164.410 ; CU:Step1|stage[31] ; CU:Step1|b_select      ; clock        ; clock       ; 1.000        ; 0.000      ; 165.448    ;
; -164.410 ; CU:Step1|stage[31] ; CU:Step1|inc_select    ; clock        ; clock       ; 1.000        ; 0.000      ; 165.448    ;
; -164.393 ; CU:Step1|stage[0]  ; CU:Step1|IOMem_write   ; clock        ; clock       ; 1.000        ; 0.371      ; 165.802    ;
; -164.371 ; CU:Step1|stage[0]  ; CU:Step1|ma_select     ; clock        ; clock       ; 1.000        ; -0.098     ; 165.311    ;
; -164.246 ; CU:Step1|stage[31] ; CU:Step1|y_select[1]   ; clock        ; clock       ; 1.000        ; 0.002      ; 165.286    ;
; -164.233 ; CU:Step1|stage[31] ; CU:Step1|ps_enable     ; clock        ; clock       ; 1.000        ; -0.003     ; 165.268    ;
; -164.203 ; CU:Step1|stage[1]  ; CU:Step1|MainMem_write ; clock        ; clock       ; 1.000        ; -0.005     ; 165.236    ;
; -164.177 ; CU:Step1|stage[0]  ; CU:Step1|extend[1]     ; clock        ; clock       ; 1.000        ; -0.002     ; 165.213    ;
; -164.177 ; CU:Step1|stage[0]  ; CU:Step1|extend[0]     ; clock        ; clock       ; 1.000        ; -0.002     ; 165.213    ;
; -164.136 ; CU:Step1|stage[0]  ; CU:Step1|alu_op[2]     ; clock        ; clock       ; 1.000        ; -0.002     ; 165.172    ;
; -164.136 ; CU:Step1|stage[0]  ; CU:Step1|pc_select     ; clock        ; clock       ; 1.000        ; -0.002     ; 165.172    ;
; -164.136 ; CU:Step1|stage[0]  ; CU:Step1|alu_op[1]     ; clock        ; clock       ; 1.000        ; -0.002     ; 165.172    ;
; -164.136 ; CU:Step1|stage[0]  ; CU:Step1|alu_op[0]     ; clock        ; clock       ; 1.000        ; -0.002     ; 165.172    ;
; -164.136 ; CU:Step1|stage[0]  ; CU:Step1|b_select      ; clock        ; clock       ; 1.000        ; -0.002     ; 165.172    ;
; -164.136 ; CU:Step1|stage[0]  ; CU:Step1|inc_select    ; clock        ; clock       ; 1.000        ; -0.002     ; 165.172    ;
; -164.100 ; CU:Step1|stage[31] ; CU:Step1|y_select[0]   ; clock        ; clock       ; 1.000        ; 0.003      ; 165.141    ;
; -164.071 ; CU:Step1|stage[31] ; CU:Step1|ir_enable     ; clock        ; clock       ; 1.000        ; 0.003      ; 165.112    ;
; -163.972 ; CU:Step1|stage[0]  ; CU:Step1|y_select[1]   ; clock        ; clock       ; 1.000        ; 0.000      ; 165.010    ;
; -163.959 ; CU:Step1|stage[0]  ; CU:Step1|ps_enable     ; clock        ; clock       ; 1.000        ; -0.005     ; 164.992    ;
; -163.948 ; CU:Step1|stage[31] ; CU:Step1|mem_write     ; clock        ; clock       ; 1.000        ; 0.002      ; 164.988    ;
; -163.917 ; CU:Step1|stage[31] ; CU:Step1|b_inv         ; clock        ; clock       ; 1.000        ; 0.013      ; 164.968    ;
; -163.852 ; CU:Step1|stage[31] ; CU:Step1|pc_enable     ; clock        ; clock       ; 1.000        ; 0.003      ; 164.893    ;
; -163.842 ; CU:Step1|stage[31] ; CU:Step1|cond_true     ; clock        ; clock       ; 1.000        ; 0.002      ; 164.882    ;
; -163.829 ; CU:Step1|stage[1]  ; CU:Step1|IOMem_write   ; clock        ; clock       ; 1.000        ; 0.372      ; 165.239    ;
; -163.826 ; CU:Step1|stage[0]  ; CU:Step1|y_select[0]   ; clock        ; clock       ; 1.000        ; 0.001      ; 164.865    ;
; -163.807 ; CU:Step1|stage[1]  ; CU:Step1|ma_select     ; clock        ; clock       ; 1.000        ; -0.097     ; 164.748    ;
; -163.797 ; CU:Step1|stage[0]  ; CU:Step1|ir_enable     ; clock        ; clock       ; 1.000        ; 0.001      ; 164.836    ;
; -163.778 ; CU:Step1|stage[6]  ; CU:Step1|c_select[1]   ; clock        ; clock       ; 1.000        ; -0.003     ; 164.813    ;
; -163.778 ; CU:Step1|stage[6]  ; CU:Step1|rf_write      ; clock        ; clock       ; 1.000        ; -0.003     ; 164.813    ;
; -163.778 ; CU:Step1|stage[6]  ; CU:Step1|c_select[0]   ; clock        ; clock       ; 1.000        ; -0.003     ; 164.813    ;
; -163.696 ; CU:Step1|stage[9]  ; CU:Step1|c_select[1]   ; clock        ; clock       ; 1.000        ; -0.003     ; 164.731    ;
; -163.696 ; CU:Step1|stage[9]  ; CU:Step1|rf_write      ; clock        ; clock       ; 1.000        ; -0.003     ; 164.731    ;
; -163.696 ; CU:Step1|stage[9]  ; CU:Step1|c_select[0]   ; clock        ; clock       ; 1.000        ; -0.003     ; 164.731    ;
; -163.674 ; CU:Step1|stage[0]  ; CU:Step1|mem_write     ; clock        ; clock       ; 1.000        ; 0.000      ; 164.712    ;
; -163.643 ; CU:Step1|stage[0]  ; CU:Step1|b_inv         ; clock        ; clock       ; 1.000        ; 0.011      ; 164.692    ;
; -163.635 ; CU:Step1|stage[4]  ; CU:Step1|c_select[1]   ; clock        ; clock       ; 1.000        ; -0.003     ; 164.670    ;
; -163.635 ; CU:Step1|stage[4]  ; CU:Step1|rf_write      ; clock        ; clock       ; 1.000        ; -0.003     ; 164.670    ;
; -163.635 ; CU:Step1|stage[4]  ; CU:Step1|c_select[0]   ; clock        ; clock       ; 1.000        ; -0.003     ; 164.670    ;
; -163.617 ; CU:Step1|stage[3]  ; CU:Step1|c_select[1]   ; clock        ; clock       ; 1.000        ; -0.003     ; 164.652    ;
; -163.617 ; CU:Step1|stage[3]  ; CU:Step1|rf_write      ; clock        ; clock       ; 1.000        ; -0.003     ; 164.652    ;
; -163.617 ; CU:Step1|stage[3]  ; CU:Step1|c_select[0]   ; clock        ; clock       ; 1.000        ; -0.003     ; 164.652    ;
; -163.613 ; CU:Step1|stage[1]  ; CU:Step1|extend[1]     ; clock        ; clock       ; 1.000        ; -0.001     ; 164.650    ;
; -163.613 ; CU:Step1|stage[1]  ; CU:Step1|extend[0]     ; clock        ; clock       ; 1.000        ; -0.001     ; 164.650    ;
; -163.578 ; CU:Step1|stage[0]  ; CU:Step1|pc_enable     ; clock        ; clock       ; 1.000        ; 0.001      ; 164.617    ;
; -163.572 ; CU:Step1|stage[1]  ; CU:Step1|alu_op[2]     ; clock        ; clock       ; 1.000        ; -0.001     ; 164.609    ;
; -163.572 ; CU:Step1|stage[1]  ; CU:Step1|pc_select     ; clock        ; clock       ; 1.000        ; -0.001     ; 164.609    ;
; -163.572 ; CU:Step1|stage[1]  ; CU:Step1|alu_op[1]     ; clock        ; clock       ; 1.000        ; -0.001     ; 164.609    ;
; -163.572 ; CU:Step1|stage[1]  ; CU:Step1|alu_op[0]     ; clock        ; clock       ; 1.000        ; -0.001     ; 164.609    ;
; -163.572 ; CU:Step1|stage[1]  ; CU:Step1|b_select      ; clock        ; clock       ; 1.000        ; -0.001     ; 164.609    ;
; -163.572 ; CU:Step1|stage[1]  ; CU:Step1|inc_select    ; clock        ; clock       ; 1.000        ; -0.001     ; 164.609    ;
; -163.568 ; CU:Step1|stage[0]  ; CU:Step1|cond_true     ; clock        ; clock       ; 1.000        ; 0.000      ; 164.606    ;
; -163.485 ; CU:Step1|stage[6]  ; CU:Step1|MainMem_write ; clock        ; clock       ; 1.000        ; -0.006     ; 164.517    ;
; -163.480 ; CU:Step1|stage[8]  ; CU:Step1|c_select[1]   ; clock        ; clock       ; 1.000        ; -0.003     ; 164.515    ;
; -163.480 ; CU:Step1|stage[8]  ; CU:Step1|rf_write      ; clock        ; clock       ; 1.000        ; -0.003     ; 164.515    ;
; -163.480 ; CU:Step1|stage[8]  ; CU:Step1|c_select[0]   ; clock        ; clock       ; 1.000        ; -0.003     ; 164.515    ;
; -163.408 ; CU:Step1|stage[1]  ; CU:Step1|y_select[1]   ; clock        ; clock       ; 1.000        ; 0.001      ; 164.447    ;
; -163.403 ; CU:Step1|stage[9]  ; CU:Step1|MainMem_write ; clock        ; clock       ; 1.000        ; -0.006     ; 164.435    ;
; -163.395 ; CU:Step1|stage[1]  ; CU:Step1|ps_enable     ; clock        ; clock       ; 1.000        ; -0.004     ; 164.429    ;
; -163.342 ; CU:Step1|stage[4]  ; CU:Step1|MainMem_write ; clock        ; clock       ; 1.000        ; -0.006     ; 164.374    ;
; -163.324 ; CU:Step1|stage[3]  ; CU:Step1|MainMem_write ; clock        ; clock       ; 1.000        ; -0.006     ; 164.356    ;
; -163.262 ; CU:Step1|stage[1]  ; CU:Step1|y_select[0]   ; clock        ; clock       ; 1.000        ; 0.002      ; 164.302    ;
; -163.235 ; CU:Step1|stage[2]  ; CU:Step1|c_select[1]   ; clock        ; clock       ; 1.000        ; -0.003     ; 164.270    ;
; -163.235 ; CU:Step1|stage[2]  ; CU:Step1|rf_write      ; clock        ; clock       ; 1.000        ; -0.003     ; 164.270    ;
; -163.235 ; CU:Step1|stage[2]  ; CU:Step1|c_select[0]   ; clock        ; clock       ; 1.000        ; -0.003     ; 164.270    ;
; -163.233 ; CU:Step1|stage[1]  ; CU:Step1|ir_enable     ; clock        ; clock       ; 1.000        ; 0.002      ; 164.273    ;
; -163.187 ; CU:Step1|stage[8]  ; CU:Step1|MainMem_write ; clock        ; clock       ; 1.000        ; -0.006     ; 164.219    ;
; -163.186 ; CU:Step1|stage[18] ; CU:Step1|c_select[1]   ; clock        ; clock       ; 1.000        ; -0.001     ; 164.223    ;
; -163.186 ; CU:Step1|stage[18] ; CU:Step1|rf_write      ; clock        ; clock       ; 1.000        ; -0.001     ; 164.223    ;
; -163.186 ; CU:Step1|stage[18] ; CU:Step1|c_select[0]   ; clock        ; clock       ; 1.000        ; -0.001     ; 164.223    ;
; -163.111 ; CU:Step1|stage[6]  ; CU:Step1|IOMem_write   ; clock        ; clock       ; 1.000        ; 0.371      ; 164.520    ;
; -163.110 ; CU:Step1|stage[1]  ; CU:Step1|mem_write     ; clock        ; clock       ; 1.000        ; 0.001      ; 164.149    ;
; -163.089 ; CU:Step1|stage[6]  ; CU:Step1|ma_select     ; clock        ; clock       ; 1.000        ; -0.098     ; 164.029    ;
; -163.079 ; CU:Step1|stage[1]  ; CU:Step1|b_inv         ; clock        ; clock       ; 1.000        ; 0.012      ; 164.129    ;
; -163.029 ; CU:Step1|stage[9]  ; CU:Step1|IOMem_write   ; clock        ; clock       ; 1.000        ; 0.371      ; 164.438    ;
; -163.028 ; CU:Step1|stage[5]  ; CU:Step1|c_select[1]   ; clock        ; clock       ; 1.000        ; -0.003     ; 164.063    ;
; -163.028 ; CU:Step1|stage[5]  ; CU:Step1|rf_write      ; clock        ; clock       ; 1.000        ; -0.003     ; 164.063    ;
; -163.028 ; CU:Step1|stage[5]  ; CU:Step1|c_select[0]   ; clock        ; clock       ; 1.000        ; -0.003     ; 164.063    ;
; -163.014 ; CU:Step1|stage[1]  ; CU:Step1|pc_enable     ; clock        ; clock       ; 1.000        ; 0.002      ; 164.054    ;
; -163.007 ; CU:Step1|stage[9]  ; CU:Step1|ma_select     ; clock        ; clock       ; 1.000        ; -0.098     ; 163.947    ;
; -163.004 ; CU:Step1|stage[1]  ; CU:Step1|cond_true     ; clock        ; clock       ; 1.000        ; 0.001      ; 164.043    ;
; -162.968 ; CU:Step1|stage[4]  ; CU:Step1|IOMem_write   ; clock        ; clock       ; 1.000        ; 0.371      ; 164.377    ;
+----------+--------------------+------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clock'                                                                                                                                                                                                                                                                                ;
+--------+-----------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                         ; To Node                                                                                                                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.258 ; BUFFREG:Step5|output[5]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[5]                                                                 ; clock        ; clock       ; -0.500       ; 5.380      ; 0.908      ;
; -3.720 ; BUFFREG:Step5|output[5]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY|lpm_ff:lpm_ff_component|dffs[5]                                                         ; clock        ; clock       ; -0.500       ; 5.387      ; 1.453      ;
; -3.395 ; BUFFREG:Step5|output[2]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY|lpm_ff:lpm_ff_component|dffs[2]                                                         ; clock        ; clock       ; -0.500       ; 5.380      ; 1.771      ;
; -3.395 ; BUFFREG:Step5|output[3]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY|lpm_ff:lpm_ff_component|dffs[3]                                                         ; clock        ; clock       ; -0.500       ; 5.380      ; 1.771      ;
; -3.383 ; BUFFREG:Step5|output[6]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY|lpm_ff:lpm_ff_component|dffs[6]                                                         ; clock        ; clock       ; -0.500       ; 5.380      ; 1.783      ;
; -3.299 ; BUFFREG:Step5|output[0]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY|lpm_ff:lpm_ff_component|dffs[0]                                                         ; clock        ; clock       ; -0.500       ; 5.391      ; 1.878      ;
; -3.286 ; BUFFREG:Step5|output[0]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[0]                                                                 ; clock        ; clock       ; -0.500       ; 5.378      ; 1.878      ;
; -3.178 ; BUFFREG:Step5|output[4]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[4]                                                                 ; clock        ; clock       ; -0.500       ; 5.383      ; 1.991      ;
; -3.172 ; BUFFREG:Step5|output[7]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[7]                                                                 ; clock        ; clock       ; -0.500       ; 5.383      ; 1.997      ;
; -3.166 ; BUFFREG:Step5|output[6]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[6]                                                                 ; clock        ; clock       ; -0.500       ; 5.383      ; 2.003      ;
; -3.164 ; BUFFREG:Step5|output[3]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[3]                                                                 ; clock        ; clock       ; -0.500       ; 5.383      ; 2.005      ;
; -2.976 ; BUFFREG:Step5|output[1]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY|lpm_ff:lpm_ff_component|dffs[1]                                                         ; clock        ; clock       ; -0.500       ; 5.380      ; 2.190      ;
; -2.858 ; BUFFREG:Step5|output[4]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY|lpm_ff:lpm_ff_component|dffs[4]                                                         ; clock        ; clock       ; -0.500       ; 5.380      ; 2.308      ;
; -2.358 ; BUFFREG:Step5|output[1]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[1]                                                                 ; clock        ; clock       ; -0.500       ; 5.383      ; 2.811      ;
; -2.280 ; BUFFREG:Step5|output[2]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[2]                                                                 ; clock        ; clock       ; -0.500       ; 5.383      ; 2.889      ;
; 0.445  ; CU:Step1|y_select[1]                                                              ; CU:Step1|y_select[1]                                                                                                                 ; clock        ; clock       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; CU:Step1|pc_enable                                                                ; CU:Step1|pc_enable                                                                                                                   ; clock        ; clock       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; CU:Step1|b_inv                                                                    ; CU:Step1|b_inv                                                                                                                       ; clock        ; clock       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; CU:Step1|ps_enable                                                                ; CU:Step1|ps_enable                                                                                                                   ; clock        ; clock       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; CU:Step1|ma_select                                                                ; CU:Step1|ma_select                                                                                                                   ; clock        ; clock       ; 0.000        ; 0.000      ; 0.731      ;
; 0.620  ; BUFFREG:Step4|output[15]                                                          ; BUFFREG:Step5|output[15]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.000      ; 0.906      ;
; 0.621  ; BUFFREG:Step4|output[2]                                                           ; BUFFREG:Step5|output[2]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.000      ; 0.907      ;
; 0.625  ; BUFFREG:Step4|output[1]                                                           ; BUFFREG:Step5|output[1]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.000      ; 0.911      ;
; 0.626  ; BUFFREG:Step4|output[7]                                                           ; BUFFREG:Step5|output[7]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.000      ; 0.912      ;
; 0.629  ; BUFFREG:Step4|output[9]                                                           ; BUFFREG:Step5|output[9]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.000      ; 0.915      ;
; 0.730  ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[15]      ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[15]                                                    ; clock        ; clock       ; 0.000        ; 0.000      ; 1.016      ;
; 0.731  ; BUFFREG:Step4|output[14]                                                          ; BUFFREG:Step5|output[14]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.000      ; 1.017      ;
; 0.732  ; BUFFREG:Step4|output[6]                                                           ; BUFFREG:Step5|output[6]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.000      ; 1.018      ;
; 0.732  ; BUFFREG:Step4|output[8]                                                           ; BUFFREG:Step5|output[8]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.000      ; 1.018      ;
; 0.733  ; BUFFREG:Step4|output[3]                                                           ; BUFFREG:Step5|output[3]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.000      ; 1.019      ;
; 0.736  ; BUFFREG:Step4|output[4]                                                           ; BUFFREG:Step5|output[4]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.000      ; 1.022      ;
; 0.743  ; BUFFREG:Step4|output[10]                                                          ; BUFFREG:Step5|output[10]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.000      ; 1.029      ;
; 0.744  ; BUFFREG:Step4|output[11]                                                          ; BUFFREG:Step5|output[11]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.000      ; 1.030      ;
; 0.746  ; BUFFREG:Step4|output[12]                                                          ; BUFFREG:Step5|output[12]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.000      ; 1.032      ;
; 0.760  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[9]  ; BUFFREG:Step6|output[9]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.000      ; 1.046      ;
; 0.764  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[0]  ; BUFFREG:Step6|output[0]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.000      ; 1.050      ;
; 0.764  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[4]  ; BUFFREG:Step6|output[4]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.000      ; 1.050      ;
; 0.766  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[1]  ; BUFFREG:Step6|output[1]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.000      ; 1.052      ;
; 0.767  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[8]  ; BUFFREG:Step6|output[8]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.000      ; 1.053      ;
; 0.962  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[12] ; BUFFREG:Step6|output[12]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.000      ; 1.248      ;
; 0.984  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[6]  ; BUFFREG:Step6|output[6]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.000      ; 1.270      ;
; 0.998  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[3]  ; BUFFREG:Step6|output[3]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.000      ; 1.284      ;
; 1.003  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[11] ; BUFFREG:Step6|output[11]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.000      ; 1.289      ;
; 1.004  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[5]  ; BUFFREG:Step6|output[5]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.000      ; 1.290      ;
; 1.005  ; IR:Step12|Instruction[15]                                                         ; CU:Step1|ps_enable                                                                                                                   ; clock        ; clock       ; 0.000        ; 0.000      ; 1.291      ;
; 1.007  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[10] ; BUFFREG:Step6|output[10]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.000      ; 1.293      ;
; 1.036  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[2]  ; BUFFREG:Step6|output[2]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.000      ; 1.322      ;
; 1.195  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[14] ; BUFFREG:Step6|output[14]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.000      ; 1.481      ;
; 1.266  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[7]  ; BUFFREG:Step6|output[7]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.001      ; 1.553      ;
; 1.296  ; CU:Step1|b_inv                                                                    ; BUFFREG:Step7|output[0]                                                                                                              ; clock        ; clock       ; 0.000        ; -0.017     ; 1.565      ;
; 1.450  ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[7]       ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[7]                                                     ; clock        ; clock       ; 0.000        ; 0.001      ; 1.737      ;
; 1.463  ; BUFFREG:Step6|output[6]                                                           ; Registry:Step2|Reg16:Register11|output[6]                                                                                            ; clock        ; clock       ; -0.500       ; 0.001      ; 1.250      ;
; 1.464  ; BUFFREG:Step6|output[6]                                                           ; Registry:Step2|Reg16:Register9|output[6]                                                                                             ; clock        ; clock       ; -0.500       ; 0.001      ; 1.251      ;
; 1.516  ; BUFFREG:Step6|output[0]                                                           ; Registry:Step2|Reg16:Register11|output[0]                                                                                            ; clock        ; clock       ; -0.500       ; 0.001      ; 1.303      ;
; 1.516  ; BUFFREG:Step6|output[1]                                                           ; Registry:Step2|Reg16:Register11|output[1]                                                                                            ; clock        ; clock       ; -0.500       ; 0.001      ; 1.303      ;
; 1.517  ; BUFFREG:Step6|output[4]                                                           ; Registry:Step2|Reg16:Register9|output[4]                                                                                             ; clock        ; clock       ; -0.500       ; 0.001      ; 1.304      ;
; 1.518  ; BUFFREG:Step6|output[4]                                                           ; Registry:Step2|Reg16:Register11|output[4]                                                                                            ; clock        ; clock       ; -0.500       ; 0.001      ; 1.305      ;
; 1.520  ; BUFFREG:Step6|output[1]                                                           ; Registry:Step2|Reg16:Register9|output[1]                                                                                             ; clock        ; clock       ; -0.500       ; 0.001      ; 1.307      ;
; 1.580  ; BUFFREG:Step5|output[9]                                                           ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a9~porta_datain_reg0 ; clock        ; clock       ; -0.500       ; 0.075      ; 1.405      ;
; 1.581  ; BUFFREG:Step5|output[10]                                                          ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a9~porta_datain_reg1 ; clock        ; clock       ; -0.500       ; 0.075      ; 1.406      ;
; 1.584  ; BUFFREG:Step5|output[5]                                                           ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a5~porta_datain_reg0 ; clock        ; clock       ; -0.500       ; 0.076      ; 1.410      ;
; 1.586  ; BUFFREG:Step5|output[12]                                                          ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a9~porta_datain_reg3 ; clock        ; clock       ; -0.500       ; 0.075      ; 1.411      ;
; 1.596  ; IR:Step12|Instruction[6]                                                          ; BUFFREG:Step3|output[14]                                                                                                             ; clock        ; clock       ; 0.000        ; -0.001     ; 1.881      ;
; 1.597  ; BUFFREG:Step5|output[11]                                                          ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a9~porta_datain_reg2 ; clock        ; clock       ; -0.500       ; 0.075      ; 1.422      ;
; 1.601  ; IR:Step12|Instruction[6]                                                          ; BUFFREG:Step3|output[3]                                                                                                              ; clock        ; clock       ; 0.000        ; -0.001     ; 1.886      ;
; 1.616  ; CU:Step1|alu_op[1]                                                                ; BUFFREG:Step7|output[0]                                                                                                              ; clock        ; clock       ; 0.000        ; -0.004     ; 1.898      ;
; 1.618  ; IR:Step12|Instruction[6]                                                          ; BUFFREG:Step3|output[1]                                                                                                              ; clock        ; clock       ; 0.000        ; -0.003     ; 1.901      ;
; 1.624  ; IR:Step12|Instruction[6]                                                          ; BUFFREG:Step3|output[0]                                                                                                              ; clock        ; clock       ; 0.000        ; -0.003     ; 1.907      ;
; 1.624  ; IR:Step12|Instruction[6]                                                          ; BUFFREG:Step3|output[13]                                                                                                             ; clock        ; clock       ; 0.000        ; -0.001     ; 1.909      ;
; 1.626  ; IR:Step12|Instruction[6]                                                          ; BUFFREG:Step3|output[15]                                                                                                             ; clock        ; clock       ; 0.000        ; -0.001     ; 1.911      ;
; 1.628  ; IR:Step12|Instruction[6]                                                          ; BUFFREG:Step3|output[11]                                                                                                             ; clock        ; clock       ; 0.000        ; -0.001     ; 1.913      ;
; 1.629  ; IR:Step12|Instruction[6]                                                          ; BUFFREG:Step3|output[5]                                                                                                              ; clock        ; clock       ; 0.000        ; -0.001     ; 1.914      ;
; 1.631  ; IR:Step12|Instruction[6]                                                          ; BUFFREG:Step3|output[7]                                                                                                              ; clock        ; clock       ; 0.000        ; -0.001     ; 1.916      ;
; 1.648  ; IR:Step12|Instruction[6]                                                          ; BUFFREG:Step3|output[10]                                                                                                             ; clock        ; clock       ; 0.000        ; -0.003     ; 1.931      ;
; 1.649  ; IR:Step12|Instruction[6]                                                          ; BUFFREG:Step3|output[4]                                                                                                              ; clock        ; clock       ; 0.000        ; -0.003     ; 1.932      ;
; 1.649  ; IR:Step12|Instruction[6]                                                          ; BUFFREG:Step3|output[12]                                                                                                             ; clock        ; clock       ; 0.000        ; -0.003     ; 1.932      ;
; 1.650  ; IR:Step12|Instruction[6]                                                          ; BUFFREG:Step3|output[8]                                                                                                              ; clock        ; clock       ; 0.000        ; -0.003     ; 1.933      ;
; 1.653  ; IR:Step12|Instruction[6]                                                          ; BUFFREG:Step3|output[2]                                                                                                              ; clock        ; clock       ; 0.000        ; -0.003     ; 1.936      ;
; 1.654  ; IR:Step12|Instruction[7]                                                          ; BUFFREG:Step3|output[3]                                                                                                              ; clock        ; clock       ; 0.000        ; -0.001     ; 1.939      ;
; 1.654  ; IR:Step12|Instruction[7]                                                          ; BUFFREG:Step3|output[5]                                                                                                              ; clock        ; clock       ; 0.000        ; -0.001     ; 1.939      ;
; 1.654  ; IR:Step12|Instruction[7]                                                          ; BUFFREG:Step3|output[7]                                                                                                              ; clock        ; clock       ; 0.000        ; -0.001     ; 1.939      ;
; 1.654  ; IR:Step12|Instruction[7]                                                          ; BUFFREG:Step3|output[9]                                                                                                              ; clock        ; clock       ; 0.000        ; -0.001     ; 1.939      ;
; 1.654  ; IR:Step12|Instruction[7]                                                          ; BUFFREG:Step3|output[13]                                                                                                             ; clock        ; clock       ; 0.000        ; -0.001     ; 1.939      ;
; 1.654  ; IR:Step12|Instruction[7]                                                          ; BUFFREG:Step3|output[14]                                                                                                             ; clock        ; clock       ; 0.000        ; -0.001     ; 1.939      ;
; 1.654  ; IR:Step12|Instruction[7]                                                          ; BUFFREG:Step3|output[15]                                                                                                             ; clock        ; clock       ; 0.000        ; -0.001     ; 1.939      ;
; 1.654  ; IR:Step12|Instruction[7]                                                          ; BUFFREG:Step3|output[11]                                                                                                             ; clock        ; clock       ; 0.000        ; -0.001     ; 1.939      ;
; 1.654  ; Registry:Step2|Reg16:Register14|output[14]                                        ; BUFFREG:Step3|output[14]                                                                                                             ; clock        ; clock       ; -0.500       ; 0.001      ; 1.441      ;
; 1.681  ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[13]      ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[13]                                                    ; clock        ; clock       ; 0.000        ; -0.328     ; 1.639      ;
; 1.708  ; CU:Step1|alu_op[1]                                                                ; BUFFREG:Step7|output[13]                                                                                                             ; clock        ; clock       ; 0.000        ; -0.096     ; 1.898      ;
; 1.709  ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[3]       ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[3]                                                     ; clock        ; clock       ; 0.000        ; 0.002      ; 1.997      ;
; 1.710  ; CU:Step1|alu_op[1]                                                                ; BUFFREG:Step7|output[12]                                                                                                             ; clock        ; clock       ; 0.000        ; -0.096     ; 1.900      ;
; 1.728  ; CU:Step1|cond_true                                                                ; CU:Step1|cond_true                                                                                                                   ; clock        ; clock       ; 0.000        ; 0.000      ; 2.014      ;
; 1.738  ; Registry:Step2|Reg16:Register2|output[13]                                         ; BUFFREG:Step3|output[13]                                                                                                             ; clock        ; clock       ; -0.500       ; -0.001     ; 1.523      ;
; 1.746  ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[0]       ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[0]                                                     ; clock        ; clock       ; 0.000        ; 0.005      ; 2.037      ;
; 1.752  ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[4]       ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[4]                                                     ; clock        ; clock       ; 0.000        ; 0.002      ; 2.040      ;
; 1.752  ; BUFFREG:Step6|output[0]                                                           ; Registry:Step2|Reg16:Register8|output[0]                                                                                             ; clock        ; clock       ; -0.500       ; 0.001      ; 1.539      ;
; 1.759  ; BUFFREG:Step6|output[2]                                                           ; Registry:Step2|Reg16:Register10|output[2]                                                                                            ; clock        ; clock       ; -0.500       ; 0.002      ; 1.547      ;
; 1.760  ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[1]       ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[1]                                                     ; clock        ; clock       ; 0.000        ; 0.002      ; 2.048      ;
; 1.786  ; BUFFREG:Step6|output[4]                                                           ; Registry:Step2|Reg16:Register10|output[4]                                                                                            ; clock        ; clock       ; -0.500       ; 0.002      ; 1.574      ;
; 1.795  ; BUFFREG:Step6|output[2]                                                           ; Registry:Step2|Reg16:Register8|output[2]                                                                                             ; clock        ; clock       ; -0.500       ; 0.001      ; 1.582      ;
+--------+-----------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clock'                                                                                                                                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------------------------------------+
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_address_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_address_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_address_reg1 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_address_reg1 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_address_reg2 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_address_reg2 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_address_reg3 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_address_reg3 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_address_reg4 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_address_reg4 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_address_reg5 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_address_reg5 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_address_reg6 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_address_reg6 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_address_reg7 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_address_reg7 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_address_reg8 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_address_reg8 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_address_reg9 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_address_reg9 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_datain_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_datain_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_datain_reg1  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_datain_reg1  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_datain_reg2  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_datain_reg2  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_datain_reg3  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_datain_reg3  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_we_reg       ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_we_reg       ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a17~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a17~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a18~porta_address_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a18~porta_address_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a18~porta_address_reg1 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a18~porta_address_reg1 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a18~porta_address_reg2 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a18~porta_address_reg2 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a18~porta_address_reg3 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a18~porta_address_reg3 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a18~porta_address_reg4 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a18~porta_address_reg4 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a18~porta_address_reg5 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a18~porta_address_reg5 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a18~porta_address_reg6 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a18~porta_address_reg6 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a18~porta_address_reg7 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a18~porta_address_reg7 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a18~porta_address_reg8 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a18~porta_address_reg8 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a18~porta_address_reg9 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a18~porta_address_reg9 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a18~porta_datain_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a18~porta_datain_reg0  ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+-----------+------------+---------+---------+------------+-----------------+
; Data Port ; Clock Port ; Rise    ; Fall    ; Clock Edge ; Clock Reference ;
+-----------+------------+---------+---------+------------+-----------------+
; reset     ; clock      ; 169.121 ; 169.121 ; Rise       ; clock           ;
+-----------+------------+---------+---------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; reset     ; clock      ; -7.140 ; -7.140 ; Rise       ; clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Clock to Output Times                                                           ;
+-------------------+------------+--------+--------+------------+-----------------+
; Data Port         ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------------+------------+--------+--------+------------+-----------------+
; Stage_Output[*]   ; clock      ; 9.309  ; 9.309  ; Rise       ; clock           ;
;  Stage_Output[0]  ; clock      ; 7.927  ; 7.927  ; Rise       ; clock           ;
;  Stage_Output[1]  ; clock      ; 9.309  ; 9.309  ; Rise       ; clock           ;
;  Stage_Output[2]  ; clock      ; 7.902  ; 7.902  ; Rise       ; clock           ;
;  Stage_Output[3]  ; clock      ; 8.565  ; 8.565  ; Rise       ; clock           ;
;  Stage_Output[4]  ; clock      ; 8.039  ; 8.039  ; Rise       ; clock           ;
;  Stage_Output[5]  ; clock      ; 8.926  ; 8.926  ; Rise       ; clock           ;
;  Stage_Output[6]  ; clock      ; 7.808  ; 7.808  ; Rise       ; clock           ;
;  Stage_Output[7]  ; clock      ; 7.989  ; 7.989  ; Rise       ; clock           ;
;  Stage_Output[8]  ; clock      ; 7.681  ; 7.681  ; Rise       ; clock           ;
;  Stage_Output[9]  ; clock      ; 8.011  ; 8.011  ; Rise       ; clock           ;
;  Stage_Output[10] ; clock      ; 8.220  ; 8.220  ; Rise       ; clock           ;
;  Stage_Output[11] ; clock      ; 8.507  ; 8.507  ; Rise       ; clock           ;
;  Stage_Output[12] ; clock      ; 7.978  ; 7.978  ; Rise       ; clock           ;
;  Stage_Output[13] ; clock      ; 9.257  ; 9.257  ; Rise       ; clock           ;
;  Stage_Output[14] ; clock      ; 8.388  ; 8.388  ; Rise       ; clock           ;
;  Stage_Output[15] ; clock      ; 8.286  ; 8.286  ; Rise       ; clock           ;
;  Stage_Output[16] ; clock      ; 8.600  ; 8.600  ; Rise       ; clock           ;
;  Stage_Output[17] ; clock      ; 7.989  ; 7.989  ; Rise       ; clock           ;
;  Stage_Output[18] ; clock      ; 8.832  ; 8.832  ; Rise       ; clock           ;
;  Stage_Output[19] ; clock      ; 7.631  ; 7.631  ; Rise       ; clock           ;
;  Stage_Output[20] ; clock      ; 9.141  ; 9.141  ; Rise       ; clock           ;
;  Stage_Output[21] ; clock      ; 8.324  ; 8.324  ; Rise       ; clock           ;
;  Stage_Output[22] ; clock      ; 7.977  ; 7.977  ; Rise       ; clock           ;
;  Stage_Output[23] ; clock      ; 8.443  ; 8.443  ; Rise       ; clock           ;
;  Stage_Output[24] ; clock      ; 8.165  ; 8.165  ; Rise       ; clock           ;
;  Stage_Output[25] ; clock      ; 8.584  ; 8.584  ; Rise       ; clock           ;
;  Stage_Output[26] ; clock      ; 8.321  ; 8.321  ; Rise       ; clock           ;
;  Stage_Output[27] ; clock      ; 8.213  ; 8.213  ; Rise       ; clock           ;
;  Stage_Output[28] ; clock      ; 8.309  ; 8.309  ; Rise       ; clock           ;
;  Stage_Output[29] ; clock      ; 8.309  ; 8.309  ; Rise       ; clock           ;
;  Stage_Output[30] ; clock      ; 7.620  ; 7.620  ; Rise       ; clock           ;
;  Stage_Output[31] ; clock      ; 7.850  ; 7.850  ; Rise       ; clock           ;
; IOHEX0[*]         ; clock      ; 16.158 ; 16.158 ; Fall       ; clock           ;
;  IOHEX0[0]        ; clock      ; 13.847 ; 13.847 ; Fall       ; clock           ;
;  IOHEX0[1]        ; clock      ; 14.496 ; 14.496 ; Fall       ; clock           ;
;  IOHEX0[2]        ; clock      ; 13.692 ; 13.692 ; Fall       ; clock           ;
;  IOHEX0[3]        ; clock      ; 13.936 ; 13.936 ; Fall       ; clock           ;
;  IOHEX0[4]        ; clock      ; 14.523 ; 14.523 ; Fall       ; clock           ;
;  IOHEX0[5]        ; clock      ; 16.158 ; 16.158 ; Fall       ; clock           ;
;  IOHEX0[6]        ; clock      ; 14.432 ; 14.432 ; Fall       ; clock           ;
; IOLEDG[*]         ; clock      ; 14.221 ; 14.221 ; Fall       ; clock           ;
;  IOLEDG[0]        ; clock      ; 14.221 ; 14.221 ; Fall       ; clock           ;
;  IOLEDG[1]        ; clock      ; 13.100 ; 13.100 ; Fall       ; clock           ;
;  IOLEDG[2]        ; clock      ; 13.166 ; 13.166 ; Fall       ; clock           ;
;  IOLEDG[3]        ; clock      ; 13.182 ; 13.182 ; Fall       ; clock           ;
;  IOLEDG[4]        ; clock      ; 13.507 ; 13.507 ; Fall       ; clock           ;
;  IOLEDG[5]        ; clock      ; 13.543 ; 13.543 ; Fall       ; clock           ;
;  IOLEDG[6]        ; clock      ; 13.187 ; 13.187 ; Fall       ; clock           ;
;  IOLEDG[7]        ; clock      ; 13.203 ; 13.203 ; Fall       ; clock           ;
+-------------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                   ;
+-------------------+------------+--------+--------+------------+-----------------+
; Data Port         ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------------+------------+--------+--------+------------+-----------------+
; Stage_Output[*]   ; clock      ; 7.620  ; 7.620  ; Rise       ; clock           ;
;  Stage_Output[0]  ; clock      ; 7.927  ; 7.927  ; Rise       ; clock           ;
;  Stage_Output[1]  ; clock      ; 9.309  ; 9.309  ; Rise       ; clock           ;
;  Stage_Output[2]  ; clock      ; 7.902  ; 7.902  ; Rise       ; clock           ;
;  Stage_Output[3]  ; clock      ; 8.565  ; 8.565  ; Rise       ; clock           ;
;  Stage_Output[4]  ; clock      ; 8.039  ; 8.039  ; Rise       ; clock           ;
;  Stage_Output[5]  ; clock      ; 8.926  ; 8.926  ; Rise       ; clock           ;
;  Stage_Output[6]  ; clock      ; 7.808  ; 7.808  ; Rise       ; clock           ;
;  Stage_Output[7]  ; clock      ; 7.989  ; 7.989  ; Rise       ; clock           ;
;  Stage_Output[8]  ; clock      ; 7.681  ; 7.681  ; Rise       ; clock           ;
;  Stage_Output[9]  ; clock      ; 8.011  ; 8.011  ; Rise       ; clock           ;
;  Stage_Output[10] ; clock      ; 8.220  ; 8.220  ; Rise       ; clock           ;
;  Stage_Output[11] ; clock      ; 8.507  ; 8.507  ; Rise       ; clock           ;
;  Stage_Output[12] ; clock      ; 7.978  ; 7.978  ; Rise       ; clock           ;
;  Stage_Output[13] ; clock      ; 9.257  ; 9.257  ; Rise       ; clock           ;
;  Stage_Output[14] ; clock      ; 8.388  ; 8.388  ; Rise       ; clock           ;
;  Stage_Output[15] ; clock      ; 8.286  ; 8.286  ; Rise       ; clock           ;
;  Stage_Output[16] ; clock      ; 8.600  ; 8.600  ; Rise       ; clock           ;
;  Stage_Output[17] ; clock      ; 7.989  ; 7.989  ; Rise       ; clock           ;
;  Stage_Output[18] ; clock      ; 8.832  ; 8.832  ; Rise       ; clock           ;
;  Stage_Output[19] ; clock      ; 7.631  ; 7.631  ; Rise       ; clock           ;
;  Stage_Output[20] ; clock      ; 9.141  ; 9.141  ; Rise       ; clock           ;
;  Stage_Output[21] ; clock      ; 8.324  ; 8.324  ; Rise       ; clock           ;
;  Stage_Output[22] ; clock      ; 7.977  ; 7.977  ; Rise       ; clock           ;
;  Stage_Output[23] ; clock      ; 8.443  ; 8.443  ; Rise       ; clock           ;
;  Stage_Output[24] ; clock      ; 8.165  ; 8.165  ; Rise       ; clock           ;
;  Stage_Output[25] ; clock      ; 8.584  ; 8.584  ; Rise       ; clock           ;
;  Stage_Output[26] ; clock      ; 8.321  ; 8.321  ; Rise       ; clock           ;
;  Stage_Output[27] ; clock      ; 8.213  ; 8.213  ; Rise       ; clock           ;
;  Stage_Output[28] ; clock      ; 8.309  ; 8.309  ; Rise       ; clock           ;
;  Stage_Output[29] ; clock      ; 8.309  ; 8.309  ; Rise       ; clock           ;
;  Stage_Output[30] ; clock      ; 7.620  ; 7.620  ; Rise       ; clock           ;
;  Stage_Output[31] ; clock      ; 7.850  ; 7.850  ; Rise       ; clock           ;
; IOHEX0[*]         ; clock      ; 13.692 ; 13.692 ; Fall       ; clock           ;
;  IOHEX0[0]        ; clock      ; 13.847 ; 13.847 ; Fall       ; clock           ;
;  IOHEX0[1]        ; clock      ; 14.496 ; 14.496 ; Fall       ; clock           ;
;  IOHEX0[2]        ; clock      ; 13.692 ; 13.692 ; Fall       ; clock           ;
;  IOHEX0[3]        ; clock      ; 13.936 ; 13.936 ; Fall       ; clock           ;
;  IOHEX0[4]        ; clock      ; 14.523 ; 14.523 ; Fall       ; clock           ;
;  IOHEX0[5]        ; clock      ; 16.158 ; 16.158 ; Fall       ; clock           ;
;  IOHEX0[6]        ; clock      ; 14.432 ; 14.432 ; Fall       ; clock           ;
; IOLEDG[*]         ; clock      ; 13.100 ; 13.100 ; Fall       ; clock           ;
;  IOLEDG[0]        ; clock      ; 14.221 ; 14.221 ; Fall       ; clock           ;
;  IOLEDG[1]        ; clock      ; 13.100 ; 13.100 ; Fall       ; clock           ;
;  IOLEDG[2]        ; clock      ; 13.166 ; 13.166 ; Fall       ; clock           ;
;  IOLEDG[3]        ; clock      ; 13.182 ; 13.182 ; Fall       ; clock           ;
;  IOLEDG[4]        ; clock      ; 13.507 ; 13.507 ; Fall       ; clock           ;
;  IOLEDG[5]        ; clock      ; 13.543 ; 13.543 ; Fall       ; clock           ;
;  IOLEDG[6]        ; clock      ; 13.187 ; 13.187 ; Fall       ; clock           ;
;  IOLEDG[7]        ; clock      ; 13.203 ; 13.203 ; Fall       ; clock           ;
+-------------------+------------+--------+--------+------------+-----------------+


+---------------------------------+
; Fast Model Setup Summary        ;
+-------+---------+---------------+
; Clock ; Slack   ; End Point TNS ;
+-------+---------+---------------+
; clock ; -63.641 ; -6186.888     ;
+-------+---------+---------------+


+--------------------------------+
; Fast Model Hold Summary        ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clock ; -1.346 ; -13.890       ;
+-------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clock ; -2.000 ; -938.380              ;
+-------+--------+-----------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clock'                                                                                                   ;
+---------+--------------------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node          ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+--------------------+------------------------+--------------+-------------+--------------+------------+------------+
; -63.641 ; CU:Step1|stage[31] ; CU:Step1|IOMem_write   ; clock        ; clock       ; 1.000        ; -0.236     ; 64.437     ;
; -63.585 ; CU:Step1|stage[31] ; CU:Step1|ma_select     ; clock        ; clock       ; 1.000        ; -0.460     ; 64.157     ;
; -63.549 ; CU:Step1|stage[31] ; CU:Step1|c_select[1]   ; clock        ; clock       ; 1.000        ; -0.001     ; 64.580     ;
; -63.549 ; CU:Step1|stage[31] ; CU:Step1|rf_write      ; clock        ; clock       ; 1.000        ; -0.001     ; 64.580     ;
; -63.549 ; CU:Step1|stage[31] ; CU:Step1|c_select[0]   ; clock        ; clock       ; 1.000        ; -0.001     ; 64.580     ;
; -63.523 ; CU:Step1|stage[0]  ; CU:Step1|IOMem_write   ; clock        ; clock       ; 1.000        ; -0.237     ; 64.318     ;
; -63.467 ; CU:Step1|stage[0]  ; CU:Step1|ma_select     ; clock        ; clock       ; 1.000        ; -0.461     ; 64.038     ;
; -63.431 ; CU:Step1|stage[0]  ; CU:Step1|c_select[1]   ; clock        ; clock       ; 1.000        ; -0.002     ; 64.461     ;
; -63.431 ; CU:Step1|stage[0]  ; CU:Step1|rf_write      ; clock        ; clock       ; 1.000        ; -0.002     ; 64.461     ;
; -63.431 ; CU:Step1|stage[0]  ; CU:Step1|c_select[0]   ; clock        ; clock       ; 1.000        ; -0.002     ; 64.461     ;
; -63.409 ; CU:Step1|stage[31] ; CU:Step1|MainMem_write ; clock        ; clock       ; 1.000        ; -0.004     ; 64.437     ;
; -63.296 ; CU:Step1|stage[1]  ; CU:Step1|IOMem_write   ; clock        ; clock       ; 1.000        ; -0.235     ; 64.093     ;
; -63.291 ; CU:Step1|stage[0]  ; CU:Step1|MainMem_write ; clock        ; clock       ; 1.000        ; -0.005     ; 64.318     ;
; -63.240 ; CU:Step1|stage[1]  ; CU:Step1|ma_select     ; clock        ; clock       ; 1.000        ; -0.459     ; 63.813     ;
; -63.204 ; CU:Step1|stage[1]  ; CU:Step1|c_select[1]   ; clock        ; clock       ; 1.000        ; 0.000      ; 64.236     ;
; -63.204 ; CU:Step1|stage[1]  ; CU:Step1|rf_write      ; clock        ; clock       ; 1.000        ; 0.000      ; 64.236     ;
; -63.204 ; CU:Step1|stage[1]  ; CU:Step1|c_select[0]   ; clock        ; clock       ; 1.000        ; 0.000      ; 64.236     ;
; -63.186 ; CU:Step1|stage[31] ; CU:Step1|extend[1]     ; clock        ; clock       ; 1.000        ; 0.000      ; 64.218     ;
; -63.186 ; CU:Step1|stage[31] ; CU:Step1|extend[0]     ; clock        ; clock       ; 1.000        ; 0.000      ; 64.218     ;
; -63.184 ; CU:Step1|stage[31] ; CU:Step1|alu_op[2]     ; clock        ; clock       ; 1.000        ; 0.000      ; 64.216     ;
; -63.184 ; CU:Step1|stage[31] ; CU:Step1|pc_select     ; clock        ; clock       ; 1.000        ; 0.000      ; 64.216     ;
; -63.184 ; CU:Step1|stage[31] ; CU:Step1|alu_op[1]     ; clock        ; clock       ; 1.000        ; 0.000      ; 64.216     ;
; -63.184 ; CU:Step1|stage[31] ; CU:Step1|alu_op[0]     ; clock        ; clock       ; 1.000        ; 0.000      ; 64.216     ;
; -63.184 ; CU:Step1|stage[31] ; CU:Step1|b_select      ; clock        ; clock       ; 1.000        ; 0.000      ; 64.216     ;
; -63.184 ; CU:Step1|stage[31] ; CU:Step1|inc_select    ; clock        ; clock       ; 1.000        ; 0.000      ; 64.216     ;
; -63.068 ; CU:Step1|stage[0]  ; CU:Step1|extend[1]     ; clock        ; clock       ; 1.000        ; -0.001     ; 64.099     ;
; -63.068 ; CU:Step1|stage[0]  ; CU:Step1|extend[0]     ; clock        ; clock       ; 1.000        ; -0.001     ; 64.099     ;
; -63.066 ; CU:Step1|stage[0]  ; CU:Step1|alu_op[2]     ; clock        ; clock       ; 1.000        ; -0.001     ; 64.097     ;
; -63.066 ; CU:Step1|stage[0]  ; CU:Step1|pc_select     ; clock        ; clock       ; 1.000        ; -0.001     ; 64.097     ;
; -63.066 ; CU:Step1|stage[0]  ; CU:Step1|alu_op[1]     ; clock        ; clock       ; 1.000        ; -0.001     ; 64.097     ;
; -63.066 ; CU:Step1|stage[0]  ; CU:Step1|alu_op[0]     ; clock        ; clock       ; 1.000        ; -0.001     ; 64.097     ;
; -63.066 ; CU:Step1|stage[0]  ; CU:Step1|b_select      ; clock        ; clock       ; 1.000        ; -0.001     ; 64.097     ;
; -63.066 ; CU:Step1|stage[0]  ; CU:Step1|inc_select    ; clock        ; clock       ; 1.000        ; -0.001     ; 64.097     ;
; -63.064 ; CU:Step1|stage[1]  ; CU:Step1|MainMem_write ; clock        ; clock       ; 1.000        ; -0.003     ; 64.093     ;
; -63.047 ; CU:Step1|stage[31] ; CU:Step1|ir_enable     ; clock        ; clock       ; 1.000        ; 0.002      ; 64.081     ;
; -63.023 ; CU:Step1|stage[31] ; CU:Step1|ps_enable     ; clock        ; clock       ; 1.000        ; -0.003     ; 64.052     ;
; -63.015 ; CU:Step1|stage[31] ; CU:Step1|y_select[1]   ; clock        ; clock       ; 1.000        ; 0.002      ; 64.049     ;
; -63.010 ; CU:Step1|stage[6]  ; CU:Step1|IOMem_write   ; clock        ; clock       ; 1.000        ; -0.237     ; 63.805     ;
; -62.981 ; CU:Step1|stage[4]  ; CU:Step1|IOMem_write   ; clock        ; clock       ; 1.000        ; -0.237     ; 63.776     ;
; -62.965 ; CU:Step1|stage[31] ; CU:Step1|cond_true     ; clock        ; clock       ; 1.000        ; 0.002      ; 63.999     ;
; -62.954 ; CU:Step1|stage[6]  ; CU:Step1|ma_select     ; clock        ; clock       ; 1.000        ; -0.461     ; 63.525     ;
; -62.948 ; CU:Step1|stage[3]  ; CU:Step1|IOMem_write   ; clock        ; clock       ; 1.000        ; -0.237     ; 63.743     ;
; -62.944 ; CU:Step1|stage[9]  ; CU:Step1|IOMem_write   ; clock        ; clock       ; 1.000        ; -0.237     ; 63.739     ;
; -62.929 ; CU:Step1|stage[31] ; CU:Step1|y_select[0]   ; clock        ; clock       ; 1.000        ; 0.002      ; 63.963     ;
; -62.929 ; CU:Step1|stage[0]  ; CU:Step1|ir_enable     ; clock        ; clock       ; 1.000        ; 0.001      ; 63.962     ;
; -62.925 ; CU:Step1|stage[4]  ; CU:Step1|ma_select     ; clock        ; clock       ; 1.000        ; -0.461     ; 63.496     ;
; -62.918 ; CU:Step1|stage[6]  ; CU:Step1|c_select[1]   ; clock        ; clock       ; 1.000        ; -0.002     ; 63.948     ;
; -62.918 ; CU:Step1|stage[6]  ; CU:Step1|rf_write      ; clock        ; clock       ; 1.000        ; -0.002     ; 63.948     ;
; -62.918 ; CU:Step1|stage[6]  ; CU:Step1|c_select[0]   ; clock        ; clock       ; 1.000        ; -0.002     ; 63.948     ;
; -62.905 ; CU:Step1|stage[0]  ; CU:Step1|ps_enable     ; clock        ; clock       ; 1.000        ; -0.004     ; 63.933     ;
; -62.902 ; CU:Step1|stage[31] ; CU:Step1|b_inv         ; clock        ; clock       ; 1.000        ; 0.009      ; 63.943     ;
; -62.897 ; CU:Step1|stage[0]  ; CU:Step1|y_select[1]   ; clock        ; clock       ; 1.000        ; 0.001      ; 63.930     ;
; -62.892 ; CU:Step1|stage[3]  ; CU:Step1|ma_select     ; clock        ; clock       ; 1.000        ; -0.461     ; 63.463     ;
; -62.889 ; CU:Step1|stage[31] ; CU:Step1|mem_write     ; clock        ; clock       ; 1.000        ; 0.002      ; 63.923     ;
; -62.889 ; CU:Step1|stage[4]  ; CU:Step1|c_select[1]   ; clock        ; clock       ; 1.000        ; -0.002     ; 63.919     ;
; -62.889 ; CU:Step1|stage[4]  ; CU:Step1|rf_write      ; clock        ; clock       ; 1.000        ; -0.002     ; 63.919     ;
; -62.889 ; CU:Step1|stage[4]  ; CU:Step1|c_select[0]   ; clock        ; clock       ; 1.000        ; -0.002     ; 63.919     ;
; -62.888 ; CU:Step1|stage[9]  ; CU:Step1|ma_select     ; clock        ; clock       ; 1.000        ; -0.461     ; 63.459     ;
; -62.876 ; CU:Step1|stage[8]  ; CU:Step1|IOMem_write   ; clock        ; clock       ; 1.000        ; -0.237     ; 63.671     ;
; -62.856 ; CU:Step1|stage[3]  ; CU:Step1|c_select[1]   ; clock        ; clock       ; 1.000        ; -0.002     ; 63.886     ;
; -62.856 ; CU:Step1|stage[3]  ; CU:Step1|rf_write      ; clock        ; clock       ; 1.000        ; -0.002     ; 63.886     ;
; -62.856 ; CU:Step1|stage[3]  ; CU:Step1|c_select[0]   ; clock        ; clock       ; 1.000        ; -0.002     ; 63.886     ;
; -62.852 ; CU:Step1|stage[9]  ; CU:Step1|c_select[1]   ; clock        ; clock       ; 1.000        ; -0.002     ; 63.882     ;
; -62.852 ; CU:Step1|stage[9]  ; CU:Step1|rf_write      ; clock        ; clock       ; 1.000        ; -0.002     ; 63.882     ;
; -62.852 ; CU:Step1|stage[9]  ; CU:Step1|c_select[0]   ; clock        ; clock       ; 1.000        ; -0.002     ; 63.882     ;
; -62.851 ; CU:Step1|stage[2]  ; CU:Step1|IOMem_write   ; clock        ; clock       ; 1.000        ; -0.238     ; 63.645     ;
; -62.847 ; CU:Step1|stage[0]  ; CU:Step1|cond_true     ; clock        ; clock       ; 1.000        ; 0.001      ; 63.880     ;
; -62.841 ; CU:Step1|stage[1]  ; CU:Step1|extend[1]     ; clock        ; clock       ; 1.000        ; 0.001      ; 63.874     ;
; -62.841 ; CU:Step1|stage[1]  ; CU:Step1|extend[0]     ; clock        ; clock       ; 1.000        ; 0.001      ; 63.874     ;
; -62.839 ; CU:Step1|stage[1]  ; CU:Step1|alu_op[2]     ; clock        ; clock       ; 1.000        ; 0.001      ; 63.872     ;
; -62.839 ; CU:Step1|stage[1]  ; CU:Step1|pc_select     ; clock        ; clock       ; 1.000        ; 0.001      ; 63.872     ;
; -62.839 ; CU:Step1|stage[1]  ; CU:Step1|alu_op[1]     ; clock        ; clock       ; 1.000        ; 0.001      ; 63.872     ;
; -62.839 ; CU:Step1|stage[1]  ; CU:Step1|alu_op[0]     ; clock        ; clock       ; 1.000        ; 0.001      ; 63.872     ;
; -62.839 ; CU:Step1|stage[1]  ; CU:Step1|b_select      ; clock        ; clock       ; 1.000        ; 0.001      ; 63.872     ;
; -62.839 ; CU:Step1|stage[1]  ; CU:Step1|inc_select    ; clock        ; clock       ; 1.000        ; 0.001      ; 63.872     ;
; -62.837 ; CU:Step1|stage[31] ; CU:Step1|pc_enable     ; clock        ; clock       ; 1.000        ; 0.002      ; 63.871     ;
; -62.820 ; CU:Step1|stage[8]  ; CU:Step1|ma_select     ; clock        ; clock       ; 1.000        ; -0.461     ; 63.391     ;
; -62.811 ; CU:Step1|stage[0]  ; CU:Step1|y_select[0]   ; clock        ; clock       ; 1.000        ; 0.001      ; 63.844     ;
; -62.795 ; CU:Step1|stage[2]  ; CU:Step1|ma_select     ; clock        ; clock       ; 1.000        ; -0.462     ; 63.365     ;
; -62.784 ; CU:Step1|stage[8]  ; CU:Step1|c_select[1]   ; clock        ; clock       ; 1.000        ; -0.002     ; 63.814     ;
; -62.784 ; CU:Step1|stage[8]  ; CU:Step1|rf_write      ; clock        ; clock       ; 1.000        ; -0.002     ; 63.814     ;
; -62.784 ; CU:Step1|stage[8]  ; CU:Step1|c_select[0]   ; clock        ; clock       ; 1.000        ; -0.002     ; 63.814     ;
; -62.784 ; CU:Step1|stage[0]  ; CU:Step1|b_inv         ; clock        ; clock       ; 1.000        ; 0.008      ; 63.824     ;
; -62.778 ; CU:Step1|stage[6]  ; CU:Step1|MainMem_write ; clock        ; clock       ; 1.000        ; -0.005     ; 63.805     ;
; -62.771 ; CU:Step1|stage[0]  ; CU:Step1|mem_write     ; clock        ; clock       ; 1.000        ; 0.001      ; 63.804     ;
; -62.762 ; CU:Step1|stage[5]  ; CU:Step1|IOMem_write   ; clock        ; clock       ; 1.000        ; -0.237     ; 63.557     ;
; -62.759 ; CU:Step1|stage[2]  ; CU:Step1|c_select[1]   ; clock        ; clock       ; 1.000        ; -0.003     ; 63.788     ;
; -62.759 ; CU:Step1|stage[2]  ; CU:Step1|rf_write      ; clock        ; clock       ; 1.000        ; -0.003     ; 63.788     ;
; -62.759 ; CU:Step1|stage[2]  ; CU:Step1|c_select[0]   ; clock        ; clock       ; 1.000        ; -0.003     ; 63.788     ;
; -62.749 ; CU:Step1|stage[4]  ; CU:Step1|MainMem_write ; clock        ; clock       ; 1.000        ; -0.005     ; 63.776     ;
; -62.719 ; CU:Step1|stage[0]  ; CU:Step1|pc_enable     ; clock        ; clock       ; 1.000        ; 0.001      ; 63.752     ;
; -62.716 ; CU:Step1|stage[3]  ; CU:Step1|MainMem_write ; clock        ; clock       ; 1.000        ; -0.005     ; 63.743     ;
; -62.712 ; CU:Step1|stage[9]  ; CU:Step1|MainMem_write ; clock        ; clock       ; 1.000        ; -0.005     ; 63.739     ;
; -62.706 ; CU:Step1|stage[5]  ; CU:Step1|ma_select     ; clock        ; clock       ; 1.000        ; -0.461     ; 63.277     ;
; -62.702 ; CU:Step1|stage[7]  ; CU:Step1|IOMem_write   ; clock        ; clock       ; 1.000        ; -0.237     ; 63.497     ;
; -62.702 ; CU:Step1|stage[1]  ; CU:Step1|ir_enable     ; clock        ; clock       ; 1.000        ; 0.003      ; 63.737     ;
; -62.679 ; CU:Step1|stage[18] ; CU:Step1|IOMem_write   ; clock        ; clock       ; 1.000        ; -0.236     ; 63.475     ;
; -62.678 ; CU:Step1|stage[1]  ; CU:Step1|ps_enable     ; clock        ; clock       ; 1.000        ; -0.002     ; 63.708     ;
; -62.670 ; CU:Step1|stage[5]  ; CU:Step1|c_select[1]   ; clock        ; clock       ; 1.000        ; -0.002     ; 63.700     ;
; -62.670 ; CU:Step1|stage[5]  ; CU:Step1|rf_write      ; clock        ; clock       ; 1.000        ; -0.002     ; 63.700     ;
+---------+--------------------+------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clock'                                                                                                                                                                                                                             ;
+--------+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                         ; To Node                                                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.346 ; BUFFREG:Step5|output[5]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[5]              ; clock        ; clock       ; -0.500       ; 2.086      ; 0.392      ;
; -1.137 ; BUFFREG:Step5|output[5]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY|lpm_ff:lpm_ff_component|dffs[5]      ; clock        ; clock       ; -0.500       ; 2.085      ; 0.600      ;
; -1.008 ; BUFFREG:Step5|output[3]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY|lpm_ff:lpm_ff_component|dffs[3]      ; clock        ; clock       ; -0.500       ; 2.079      ; 0.723      ;
; -1.007 ; BUFFREG:Step5|output[2]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY|lpm_ff:lpm_ff_component|dffs[2]      ; clock        ; clock       ; -0.500       ; 2.079      ; 0.724      ;
; -1.000 ; BUFFREG:Step5|output[6]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY|lpm_ff:lpm_ff_component|dffs[6]      ; clock        ; clock       ; -0.500       ; 2.079      ; 0.731      ;
; -0.954 ; BUFFREG:Step5|output[0]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY|lpm_ff:lpm_ff_component|dffs[0]      ; clock        ; clock       ; -0.500       ; 2.089      ; 0.787      ;
; -0.949 ; BUFFREG:Step5|output[0]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[0]              ; clock        ; clock       ; -0.500       ; 2.084      ; 0.787      ;
; -0.943 ; BUFFREG:Step5|output[4]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[4]              ; clock        ; clock       ; -0.500       ; 2.088      ; 0.797      ;
; -0.939 ; BUFFREG:Step5|output[7]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[7]              ; clock        ; clock       ; -0.500       ; 2.088      ; 0.801      ;
; -0.935 ; BUFFREG:Step5|output[6]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[6]              ; clock        ; clock       ; -0.500       ; 2.088      ; 0.805      ;
; -0.934 ; BUFFREG:Step5|output[3]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[3]              ; clock        ; clock       ; -0.500       ; 2.088      ; 0.806      ;
; -0.822 ; BUFFREG:Step5|output[1]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY|lpm_ff:lpm_ff_component|dffs[1]      ; clock        ; clock       ; -0.500       ; 2.079      ; 0.909      ;
; -0.762 ; BUFFREG:Step5|output[4]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY|lpm_ff:lpm_ff_component|dffs[4]      ; clock        ; clock       ; -0.500       ; 2.079      ; 0.969      ;
; -0.600 ; BUFFREG:Step5|output[1]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[1]              ; clock        ; clock       ; -0.500       ; 2.088      ; 1.140      ;
; -0.554 ; BUFFREG:Step5|output[2]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[2]              ; clock        ; clock       ; -0.500       ; 2.088      ; 1.186      ;
; 0.215  ; CU:Step1|y_select[1]                                                              ; CU:Step1|y_select[1]                                                              ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CU:Step1|pc_enable                                                                ; CU:Step1|pc_enable                                                                ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CU:Step1|b_inv                                                                    ; CU:Step1|b_inv                                                                    ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CU:Step1|ps_enable                                                                ; CU:Step1|ps_enable                                                                ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CU:Step1|ma_select                                                                ; CU:Step1|ma_select                                                                ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.238  ; BUFFREG:Step4|output[15]                                                          ; BUFFREG:Step5|output[15]                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.390      ;
; 0.239  ; BUFFREG:Step4|output[2]                                                           ; BUFFREG:Step5|output[2]                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.391      ;
; 0.241  ; BUFFREG:Step4|output[1]                                                           ; BUFFREG:Step5|output[1]                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.393      ;
; 0.242  ; BUFFREG:Step4|output[7]                                                           ; BUFFREG:Step5|output[7]                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.394      ;
; 0.243  ; BUFFREG:Step4|output[9]                                                           ; BUFFREG:Step5|output[9]                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.395      ;
; 0.315  ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[15]      ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[15] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.467      ;
; 0.316  ; BUFFREG:Step4|output[6]                                                           ; BUFFREG:Step5|output[6]                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.468      ;
; 0.316  ; BUFFREG:Step4|output[8]                                                           ; BUFFREG:Step5|output[8]                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.468      ;
; 0.316  ; BUFFREG:Step4|output[14]                                                          ; BUFFREG:Step5|output[14]                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.468      ;
; 0.317  ; BUFFREG:Step4|output[3]                                                           ; BUFFREG:Step5|output[3]                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.469      ;
; 0.317  ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[13]      ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[13] ; clock        ; clock       ; 0.000        ; 0.236      ; 0.705      ;
; 0.322  ; BUFFREG:Step4|output[4]                                                           ; BUFFREG:Step5|output[4]                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.474      ;
; 0.323  ; BUFFREG:Step4|output[11]                                                          ; BUFFREG:Step5|output[11]                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.475      ;
; 0.323  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[9]  ; BUFFREG:Step6|output[9]                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.475      ;
; 0.324  ; BUFFREG:Step4|output[10]                                                          ; BUFFREG:Step5|output[10]                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.476      ;
; 0.325  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[0]  ; BUFFREG:Step6|output[0]                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.477      ;
; 0.326  ; BUFFREG:Step4|output[12]                                                          ; BUFFREG:Step5|output[12]                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.478      ;
; 0.326  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[4]  ; BUFFREG:Step6|output[4]                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.478      ;
; 0.327  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[1]  ; BUFFREG:Step6|output[1]                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.479      ;
; 0.330  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[8]  ; BUFFREG:Step6|output[8]                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.482      ;
; 0.361  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[12] ; BUFFREG:Step6|output[12]                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.513      ;
; 0.373  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[11] ; BUFFREG:Step6|output[11]                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.525      ;
; 0.374  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[10] ; BUFFREG:Step6|output[10]                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.526      ;
; 0.374  ; IR:Step12|Instruction[15]                                                         ; CU:Step1|ps_enable                                                                ; clock        ; clock       ; 0.000        ; 0.000      ; 0.526      ;
; 0.403  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[6]  ; BUFFREG:Step6|output[6]                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.555      ;
; 0.413  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[3]  ; BUFFREG:Step6|output[3]                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.565      ;
; 0.414  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[5]  ; BUFFREG:Step6|output[5]                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.566      ;
; 0.433  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[2]  ; BUFFREG:Step6|output[2]                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.585      ;
; 0.445  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[14] ; BUFFREG:Step6|output[14]                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.597      ;
; 0.500  ; CU:Step1|b_inv                                                                    ; BUFFREG:Step7|output[0]                                                           ; clock        ; clock       ; 0.000        ; -0.013     ; 0.639      ;
; 0.506  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[7]  ; BUFFREG:Step6|output[7]                                                           ; clock        ; clock       ; 0.000        ; 0.001      ; 0.659      ;
; 0.580  ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[7]       ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[7]  ; clock        ; clock       ; 0.000        ; -0.001     ; 0.731      ;
; 0.624  ; IR:Step12|Instruction[6]                                                          ; BUFFREG:Step3|output[15]                                                          ; clock        ; clock       ; 0.000        ; -0.001     ; 0.775      ;
; 0.625  ; CU:Step1|cond_true                                                                ; CU:Step1|cond_true                                                                ; clock        ; clock       ; 0.000        ; 0.000      ; 0.777      ;
; 0.625  ; IR:Step12|Instruction[6]                                                          ; BUFFREG:Step3|output[11]                                                          ; clock        ; clock       ; 0.000        ; -0.001     ; 0.776      ;
; 0.626  ; IR:Step12|Instruction[6]                                                          ; BUFFREG:Step3|output[13]                                                          ; clock        ; clock       ; 0.000        ; -0.001     ; 0.777      ;
; 0.628  ; IR:Step12|Instruction[6]                                                          ; BUFFREG:Step3|output[14]                                                          ; clock        ; clock       ; 0.000        ; -0.001     ; 0.779      ;
; 0.629  ; IR:Step12|Instruction[6]                                                          ; BUFFREG:Step3|output[5]                                                           ; clock        ; clock       ; 0.000        ; -0.001     ; 0.780      ;
; 0.629  ; IR:Step12|Instruction[6]                                                          ; BUFFREG:Step3|output[7]                                                           ; clock        ; clock       ; 0.000        ; -0.001     ; 0.780      ;
; 0.633  ; IR:Step12|Instruction[6]                                                          ; BUFFREG:Step3|output[3]                                                           ; clock        ; clock       ; 0.000        ; -0.001     ; 0.784      ;
; 0.638  ; CU:Step1|alu_op[1]                                                                ; BUFFREG:Step7|output[0]                                                           ; clock        ; clock       ; 0.000        ; -0.004     ; 0.786      ;
; 0.641  ; IR:Step12|Instruction[6]                                                          ; BUFFREG:Step3|output[12]                                                          ; clock        ; clock       ; 0.000        ; -0.003     ; 0.790      ;
; 0.641  ; IR:Step12|Instruction[6]                                                          ; BUFFREG:Step3|output[10]                                                          ; clock        ; clock       ; 0.000        ; -0.003     ; 0.790      ;
; 0.643  ; IR:Step12|Instruction[6]                                                          ; BUFFREG:Step3|output[4]                                                           ; clock        ; clock       ; 0.000        ; -0.003     ; 0.792      ;
; 0.644  ; IR:Step12|Instruction[6]                                                          ; BUFFREG:Step3|output[8]                                                           ; clock        ; clock       ; 0.000        ; -0.003     ; 0.793      ;
; 0.644  ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[3]       ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[3]  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.796      ;
; 0.645  ; IR:Step12|Instruction[6]                                                          ; BUFFREG:Step3|output[1]                                                           ; clock        ; clock       ; 0.000        ; -0.003     ; 0.794      ;
; 0.648  ; IR:Step12|Instruction[6]                                                          ; BUFFREG:Step3|output[2]                                                           ; clock        ; clock       ; 0.000        ; -0.003     ; 0.797      ;
; 0.650  ; IR:Step12|Instruction[6]                                                          ; BUFFREG:Step3|output[0]                                                           ; clock        ; clock       ; 0.000        ; -0.003     ; 0.799      ;
; 0.661  ; CU:Step1|mem_write                                                                ; CU:Step1|mem_write                                                                ; clock        ; clock       ; 0.000        ; 0.000      ; 0.813      ;
; 0.665  ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[0]       ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[0]  ; clock        ; clock       ; 0.000        ; 0.004      ; 0.821      ;
; 0.672  ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[4]       ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[4]  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.824      ;
; 0.675  ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[1]       ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[1]  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.827      ;
; 0.697  ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[11]      ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[11]      ; clock        ; clock       ; 0.000        ; 0.000      ; 0.849      ;
; 0.706  ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[14]      ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[14] ; clock        ; clock       ; 0.000        ; 0.007      ; 0.865      ;
; 0.707  ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[2]       ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[2]       ; clock        ; clock       ; 0.000        ; 0.000      ; 0.859      ;
; 0.707  ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[3]       ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[3]       ; clock        ; clock       ; 0.000        ; 0.000      ; 0.859      ;
; 0.708  ; IR:Step12|Instruction[7]                                                          ; BUFFREG:Step3|output[3]                                                           ; clock        ; clock       ; 0.000        ; -0.001     ; 0.859      ;
; 0.708  ; IR:Step12|Instruction[7]                                                          ; BUFFREG:Step3|output[5]                                                           ; clock        ; clock       ; 0.000        ; -0.001     ; 0.859      ;
; 0.708  ; IR:Step12|Instruction[7]                                                          ; BUFFREG:Step3|output[7]                                                           ; clock        ; clock       ; 0.000        ; -0.001     ; 0.859      ;
; 0.708  ; IR:Step12|Instruction[7]                                                          ; BUFFREG:Step3|output[9]                                                           ; clock        ; clock       ; 0.000        ; -0.001     ; 0.859      ;
; 0.708  ; IR:Step12|Instruction[7]                                                          ; BUFFREG:Step3|output[13]                                                          ; clock        ; clock       ; 0.000        ; -0.001     ; 0.859      ;
; 0.708  ; IR:Step12|Instruction[7]                                                          ; BUFFREG:Step3|output[14]                                                          ; clock        ; clock       ; 0.000        ; -0.001     ; 0.859      ;
; 0.708  ; IR:Step12|Instruction[7]                                                          ; BUFFREG:Step3|output[15]                                                          ; clock        ; clock       ; 0.000        ; -0.001     ; 0.859      ;
; 0.708  ; IR:Step12|Instruction[7]                                                          ; BUFFREG:Step3|output[11]                                                          ; clock        ; clock       ; 0.000        ; -0.001     ; 0.859      ;
; 0.710  ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[9]       ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[9]       ; clock        ; clock       ; 0.000        ; 0.000      ; 0.862      ;
; 0.710  ; IR:Step12|Instruction[6]                                                          ; BUFFREG:Step3|output[9]                                                           ; clock        ; clock       ; 0.000        ; -0.001     ; 0.861      ;
; 0.711  ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[12]      ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[12]      ; clock        ; clock       ; 0.000        ; 0.000      ; 0.863      ;
; 0.714  ; IR:Step12|Instruction[6]                                                          ; BUFFREG:Step3|output[6]                                                           ; clock        ; clock       ; 0.000        ; -0.003     ; 0.863      ;
; 0.722  ; BUFFREG:Step4|output[5]                                                           ; BUFFREG:Step5|output[5]                                                           ; clock        ; clock       ; 0.000        ; 0.002      ; 0.876      ;
; 0.750  ; CU:Step1|alu_op[1]                                                                ; BUFFREG:Step7|output[2]                                                           ; clock        ; clock       ; 0.000        ; 0.008      ; 0.910      ;
; 0.752  ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[12]      ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[14]      ; clock        ; clock       ; 0.000        ; 0.247      ; 1.151      ;
; 0.752  ; IR:Step12|Instruction[2]                                                          ; BUFFREG:Step4|output[11]                                                          ; clock        ; clock       ; 0.000        ; 0.004      ; 0.908      ;
; 0.757  ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[6]       ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[6]  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.909      ;
; 0.765  ; CU:Step1|alu_op[0]                                                                ; BUFFREG:Step7|output[1]                                                           ; clock        ; clock       ; 0.000        ; 0.008      ; 0.925      ;
; 0.768  ; BUFFREG:Step3|output[0]                                                           ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[0]       ; clock        ; clock       ; 0.000        ; -0.007     ; 0.913      ;
; 0.775  ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[11]      ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[11] ; clock        ; clock       ; 0.000        ; 0.003      ; 0.930      ;
; 0.781  ; CU:Step1|alu_op[2]                                                                ; BUFFREG:Step7|output[0]                                                           ; clock        ; clock       ; 0.000        ; -0.004     ; 0.929      ;
; 0.781  ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[5]       ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[5]  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.933      ;
; 0.787  ; BUFFREG:Step3|output[15]                                                          ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[15]      ; clock        ; clock       ; 0.000        ; -0.009     ; 0.930      ;
+--------+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clock'                                                                                                                                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_address_reg8 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_address_reg8 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_address_reg9 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_address_reg9 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a17~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a17~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a18~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a18~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a18~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a18~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a18~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a18~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a18~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a18~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a18~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a18~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a18~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a18~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a18~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a18~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a18~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a18~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a18~porta_address_reg8 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a18~porta_address_reg8 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a18~porta_address_reg9 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a18~porta_address_reg9 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a18~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a18~porta_datain_reg0  ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; reset     ; clock      ; 65.991 ; 65.991 ; Rise       ; clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; reset     ; clock      ; -2.972 ; -2.972 ; Rise       ; clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Clock to Output Times                                                         ;
+-------------------+------------+-------+-------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+-------+------------+-----------------+
; Stage_Output[*]   ; clock      ; 4.851 ; 4.851 ; Rise       ; clock           ;
;  Stage_Output[0]  ; clock      ; 4.188 ; 4.188 ; Rise       ; clock           ;
;  Stage_Output[1]  ; clock      ; 4.851 ; 4.851 ; Rise       ; clock           ;
;  Stage_Output[2]  ; clock      ; 4.154 ; 4.154 ; Rise       ; clock           ;
;  Stage_Output[3]  ; clock      ; 4.436 ; 4.436 ; Rise       ; clock           ;
;  Stage_Output[4]  ; clock      ; 4.265 ; 4.265 ; Rise       ; clock           ;
;  Stage_Output[5]  ; clock      ; 4.674 ; 4.674 ; Rise       ; clock           ;
;  Stage_Output[6]  ; clock      ; 4.176 ; 4.176 ; Rise       ; clock           ;
;  Stage_Output[7]  ; clock      ; 4.223 ; 4.223 ; Rise       ; clock           ;
;  Stage_Output[8]  ; clock      ; 4.115 ; 4.115 ; Rise       ; clock           ;
;  Stage_Output[9]  ; clock      ; 4.257 ; 4.257 ; Rise       ; clock           ;
;  Stage_Output[10] ; clock      ; 4.227 ; 4.227 ; Rise       ; clock           ;
;  Stage_Output[11] ; clock      ; 4.366 ; 4.366 ; Rise       ; clock           ;
;  Stage_Output[12] ; clock      ; 4.234 ; 4.234 ; Rise       ; clock           ;
;  Stage_Output[13] ; clock      ; 4.718 ; 4.718 ; Rise       ; clock           ;
;  Stage_Output[14] ; clock      ; 4.418 ; 4.418 ; Rise       ; clock           ;
;  Stage_Output[15] ; clock      ; 4.342 ; 4.342 ; Rise       ; clock           ;
;  Stage_Output[16] ; clock      ; 4.473 ; 4.473 ; Rise       ; clock           ;
;  Stage_Output[17] ; clock      ; 4.240 ; 4.240 ; Rise       ; clock           ;
;  Stage_Output[18] ; clock      ; 4.604 ; 4.604 ; Rise       ; clock           ;
;  Stage_Output[19] ; clock      ; 4.076 ; 4.076 ; Rise       ; clock           ;
;  Stage_Output[20] ; clock      ; 4.581 ; 4.581 ; Rise       ; clock           ;
;  Stage_Output[21] ; clock      ; 4.361 ; 4.361 ; Rise       ; clock           ;
;  Stage_Output[22] ; clock      ; 4.218 ; 4.218 ; Rise       ; clock           ;
;  Stage_Output[23] ; clock      ; 4.328 ; 4.328 ; Rise       ; clock           ;
;  Stage_Output[24] ; clock      ; 4.183 ; 4.183 ; Rise       ; clock           ;
;  Stage_Output[25] ; clock      ; 4.444 ; 4.444 ; Rise       ; clock           ;
;  Stage_Output[26] ; clock      ; 4.372 ; 4.372 ; Rise       ; clock           ;
;  Stage_Output[27] ; clock      ; 4.262 ; 4.262 ; Rise       ; clock           ;
;  Stage_Output[28] ; clock      ; 4.361 ; 4.361 ; Rise       ; clock           ;
;  Stage_Output[29] ; clock      ; 4.362 ; 4.362 ; Rise       ; clock           ;
;  Stage_Output[30] ; clock      ; 4.067 ; 4.067 ; Rise       ; clock           ;
;  Stage_Output[31] ; clock      ; 4.118 ; 4.118 ; Rise       ; clock           ;
; IOHEX0[*]         ; clock      ; 7.412 ; 7.412 ; Fall       ; clock           ;
;  IOHEX0[0]        ; clock      ; 6.412 ; 6.412 ; Fall       ; clock           ;
;  IOHEX0[1]        ; clock      ; 6.725 ; 6.725 ; Fall       ; clock           ;
;  IOHEX0[2]        ; clock      ; 6.403 ; 6.403 ; Fall       ; clock           ;
;  IOHEX0[3]        ; clock      ; 6.478 ; 6.478 ; Fall       ; clock           ;
;  IOHEX0[4]        ; clock      ; 6.668 ; 6.668 ; Fall       ; clock           ;
;  IOHEX0[5]        ; clock      ; 7.412 ; 7.412 ; Fall       ; clock           ;
;  IOHEX0[6]        ; clock      ; 6.654 ; 6.654 ; Fall       ; clock           ;
; IOLEDG[*]         ; clock      ; 6.612 ; 6.612 ; Fall       ; clock           ;
;  IOLEDG[0]        ; clock      ; 6.612 ; 6.612 ; Fall       ; clock           ;
;  IOLEDG[1]        ; clock      ; 6.180 ; 6.180 ; Fall       ; clock           ;
;  IOLEDG[2]        ; clock      ; 6.173 ; 6.173 ; Fall       ; clock           ;
;  IOLEDG[3]        ; clock      ; 6.183 ; 6.183 ; Fall       ; clock           ;
;  IOLEDG[4]        ; clock      ; 6.310 ; 6.310 ; Fall       ; clock           ;
;  IOLEDG[5]        ; clock      ; 6.331 ; 6.331 ; Fall       ; clock           ;
;  IOLEDG[6]        ; clock      ; 6.194 ; 6.194 ; Fall       ; clock           ;
;  IOLEDG[7]        ; clock      ; 6.204 ; 6.204 ; Fall       ; clock           ;
+-------------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                 ;
+-------------------+------------+-------+-------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+-------+------------+-----------------+
; Stage_Output[*]   ; clock      ; 4.067 ; 4.067 ; Rise       ; clock           ;
;  Stage_Output[0]  ; clock      ; 4.188 ; 4.188 ; Rise       ; clock           ;
;  Stage_Output[1]  ; clock      ; 4.851 ; 4.851 ; Rise       ; clock           ;
;  Stage_Output[2]  ; clock      ; 4.154 ; 4.154 ; Rise       ; clock           ;
;  Stage_Output[3]  ; clock      ; 4.436 ; 4.436 ; Rise       ; clock           ;
;  Stage_Output[4]  ; clock      ; 4.265 ; 4.265 ; Rise       ; clock           ;
;  Stage_Output[5]  ; clock      ; 4.674 ; 4.674 ; Rise       ; clock           ;
;  Stage_Output[6]  ; clock      ; 4.176 ; 4.176 ; Rise       ; clock           ;
;  Stage_Output[7]  ; clock      ; 4.223 ; 4.223 ; Rise       ; clock           ;
;  Stage_Output[8]  ; clock      ; 4.115 ; 4.115 ; Rise       ; clock           ;
;  Stage_Output[9]  ; clock      ; 4.257 ; 4.257 ; Rise       ; clock           ;
;  Stage_Output[10] ; clock      ; 4.227 ; 4.227 ; Rise       ; clock           ;
;  Stage_Output[11] ; clock      ; 4.366 ; 4.366 ; Rise       ; clock           ;
;  Stage_Output[12] ; clock      ; 4.234 ; 4.234 ; Rise       ; clock           ;
;  Stage_Output[13] ; clock      ; 4.718 ; 4.718 ; Rise       ; clock           ;
;  Stage_Output[14] ; clock      ; 4.418 ; 4.418 ; Rise       ; clock           ;
;  Stage_Output[15] ; clock      ; 4.342 ; 4.342 ; Rise       ; clock           ;
;  Stage_Output[16] ; clock      ; 4.473 ; 4.473 ; Rise       ; clock           ;
;  Stage_Output[17] ; clock      ; 4.240 ; 4.240 ; Rise       ; clock           ;
;  Stage_Output[18] ; clock      ; 4.604 ; 4.604 ; Rise       ; clock           ;
;  Stage_Output[19] ; clock      ; 4.076 ; 4.076 ; Rise       ; clock           ;
;  Stage_Output[20] ; clock      ; 4.581 ; 4.581 ; Rise       ; clock           ;
;  Stage_Output[21] ; clock      ; 4.361 ; 4.361 ; Rise       ; clock           ;
;  Stage_Output[22] ; clock      ; 4.218 ; 4.218 ; Rise       ; clock           ;
;  Stage_Output[23] ; clock      ; 4.328 ; 4.328 ; Rise       ; clock           ;
;  Stage_Output[24] ; clock      ; 4.183 ; 4.183 ; Rise       ; clock           ;
;  Stage_Output[25] ; clock      ; 4.444 ; 4.444 ; Rise       ; clock           ;
;  Stage_Output[26] ; clock      ; 4.372 ; 4.372 ; Rise       ; clock           ;
;  Stage_Output[27] ; clock      ; 4.262 ; 4.262 ; Rise       ; clock           ;
;  Stage_Output[28] ; clock      ; 4.361 ; 4.361 ; Rise       ; clock           ;
;  Stage_Output[29] ; clock      ; 4.362 ; 4.362 ; Rise       ; clock           ;
;  Stage_Output[30] ; clock      ; 4.067 ; 4.067 ; Rise       ; clock           ;
;  Stage_Output[31] ; clock      ; 4.118 ; 4.118 ; Rise       ; clock           ;
; IOHEX0[*]         ; clock      ; 6.403 ; 6.403 ; Fall       ; clock           ;
;  IOHEX0[0]        ; clock      ; 6.412 ; 6.412 ; Fall       ; clock           ;
;  IOHEX0[1]        ; clock      ; 6.725 ; 6.725 ; Fall       ; clock           ;
;  IOHEX0[2]        ; clock      ; 6.403 ; 6.403 ; Fall       ; clock           ;
;  IOHEX0[3]        ; clock      ; 6.478 ; 6.478 ; Fall       ; clock           ;
;  IOHEX0[4]        ; clock      ; 6.668 ; 6.668 ; Fall       ; clock           ;
;  IOHEX0[5]        ; clock      ; 7.412 ; 7.412 ; Fall       ; clock           ;
;  IOHEX0[6]        ; clock      ; 6.654 ; 6.654 ; Fall       ; clock           ;
; IOLEDG[*]         ; clock      ; 6.173 ; 6.173 ; Fall       ; clock           ;
;  IOLEDG[0]        ; clock      ; 6.612 ; 6.612 ; Fall       ; clock           ;
;  IOLEDG[1]        ; clock      ; 6.180 ; 6.180 ; Fall       ; clock           ;
;  IOLEDG[2]        ; clock      ; 6.173 ; 6.173 ; Fall       ; clock           ;
;  IOLEDG[3]        ; clock      ; 6.183 ; 6.183 ; Fall       ; clock           ;
;  IOLEDG[4]        ; clock      ; 6.310 ; 6.310 ; Fall       ; clock           ;
;  IOLEDG[5]        ; clock      ; 6.331 ; 6.331 ; Fall       ; clock           ;
;  IOLEDG[6]        ; clock      ; 6.194 ; 6.194 ; Fall       ; clock           ;
;  IOLEDG[7]        ; clock      ; 6.204 ; 6.204 ; Fall       ; clock           ;
+-------------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                ;
+------------------+------------+---------+----------+---------+---------------------+
; Clock            ; Setup      ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+------------+---------+----------+---------+---------------------+
; Worst-case Slack ; -165.334   ; -4.258  ; N/A      ; N/A     ; -2.064              ;
;  clock           ; -165.334   ; -4.258  ; N/A      ; N/A     ; -2.064              ;
; Design-wide TNS  ; -16380.686 ; -47.888 ; 0.0      ; 0.0     ; -1060.005           ;
;  clock           ; -16380.686 ; -47.888 ; N/A      ; N/A     ; -1060.005           ;
+------------------+------------+---------+----------+---------+---------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+-----------+------------+---------+---------+------------+-----------------+
; Data Port ; Clock Port ; Rise    ; Fall    ; Clock Edge ; Clock Reference ;
+-----------+------------+---------+---------+------------+-----------------+
; reset     ; clock      ; 169.121 ; 169.121 ; Rise       ; clock           ;
+-----------+------------+---------+---------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; reset     ; clock      ; -2.972 ; -2.972 ; Rise       ; clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Clock to Output Times                                                           ;
+-------------------+------------+--------+--------+------------+-----------------+
; Data Port         ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------------+------------+--------+--------+------------+-----------------+
; Stage_Output[*]   ; clock      ; 9.309  ; 9.309  ; Rise       ; clock           ;
;  Stage_Output[0]  ; clock      ; 7.927  ; 7.927  ; Rise       ; clock           ;
;  Stage_Output[1]  ; clock      ; 9.309  ; 9.309  ; Rise       ; clock           ;
;  Stage_Output[2]  ; clock      ; 7.902  ; 7.902  ; Rise       ; clock           ;
;  Stage_Output[3]  ; clock      ; 8.565  ; 8.565  ; Rise       ; clock           ;
;  Stage_Output[4]  ; clock      ; 8.039  ; 8.039  ; Rise       ; clock           ;
;  Stage_Output[5]  ; clock      ; 8.926  ; 8.926  ; Rise       ; clock           ;
;  Stage_Output[6]  ; clock      ; 7.808  ; 7.808  ; Rise       ; clock           ;
;  Stage_Output[7]  ; clock      ; 7.989  ; 7.989  ; Rise       ; clock           ;
;  Stage_Output[8]  ; clock      ; 7.681  ; 7.681  ; Rise       ; clock           ;
;  Stage_Output[9]  ; clock      ; 8.011  ; 8.011  ; Rise       ; clock           ;
;  Stage_Output[10] ; clock      ; 8.220  ; 8.220  ; Rise       ; clock           ;
;  Stage_Output[11] ; clock      ; 8.507  ; 8.507  ; Rise       ; clock           ;
;  Stage_Output[12] ; clock      ; 7.978  ; 7.978  ; Rise       ; clock           ;
;  Stage_Output[13] ; clock      ; 9.257  ; 9.257  ; Rise       ; clock           ;
;  Stage_Output[14] ; clock      ; 8.388  ; 8.388  ; Rise       ; clock           ;
;  Stage_Output[15] ; clock      ; 8.286  ; 8.286  ; Rise       ; clock           ;
;  Stage_Output[16] ; clock      ; 8.600  ; 8.600  ; Rise       ; clock           ;
;  Stage_Output[17] ; clock      ; 7.989  ; 7.989  ; Rise       ; clock           ;
;  Stage_Output[18] ; clock      ; 8.832  ; 8.832  ; Rise       ; clock           ;
;  Stage_Output[19] ; clock      ; 7.631  ; 7.631  ; Rise       ; clock           ;
;  Stage_Output[20] ; clock      ; 9.141  ; 9.141  ; Rise       ; clock           ;
;  Stage_Output[21] ; clock      ; 8.324  ; 8.324  ; Rise       ; clock           ;
;  Stage_Output[22] ; clock      ; 7.977  ; 7.977  ; Rise       ; clock           ;
;  Stage_Output[23] ; clock      ; 8.443  ; 8.443  ; Rise       ; clock           ;
;  Stage_Output[24] ; clock      ; 8.165  ; 8.165  ; Rise       ; clock           ;
;  Stage_Output[25] ; clock      ; 8.584  ; 8.584  ; Rise       ; clock           ;
;  Stage_Output[26] ; clock      ; 8.321  ; 8.321  ; Rise       ; clock           ;
;  Stage_Output[27] ; clock      ; 8.213  ; 8.213  ; Rise       ; clock           ;
;  Stage_Output[28] ; clock      ; 8.309  ; 8.309  ; Rise       ; clock           ;
;  Stage_Output[29] ; clock      ; 8.309  ; 8.309  ; Rise       ; clock           ;
;  Stage_Output[30] ; clock      ; 7.620  ; 7.620  ; Rise       ; clock           ;
;  Stage_Output[31] ; clock      ; 7.850  ; 7.850  ; Rise       ; clock           ;
; IOHEX0[*]         ; clock      ; 16.158 ; 16.158 ; Fall       ; clock           ;
;  IOHEX0[0]        ; clock      ; 13.847 ; 13.847 ; Fall       ; clock           ;
;  IOHEX0[1]        ; clock      ; 14.496 ; 14.496 ; Fall       ; clock           ;
;  IOHEX0[2]        ; clock      ; 13.692 ; 13.692 ; Fall       ; clock           ;
;  IOHEX0[3]        ; clock      ; 13.936 ; 13.936 ; Fall       ; clock           ;
;  IOHEX0[4]        ; clock      ; 14.523 ; 14.523 ; Fall       ; clock           ;
;  IOHEX0[5]        ; clock      ; 16.158 ; 16.158 ; Fall       ; clock           ;
;  IOHEX0[6]        ; clock      ; 14.432 ; 14.432 ; Fall       ; clock           ;
; IOLEDG[*]         ; clock      ; 14.221 ; 14.221 ; Fall       ; clock           ;
;  IOLEDG[0]        ; clock      ; 14.221 ; 14.221 ; Fall       ; clock           ;
;  IOLEDG[1]        ; clock      ; 13.100 ; 13.100 ; Fall       ; clock           ;
;  IOLEDG[2]        ; clock      ; 13.166 ; 13.166 ; Fall       ; clock           ;
;  IOLEDG[3]        ; clock      ; 13.182 ; 13.182 ; Fall       ; clock           ;
;  IOLEDG[4]        ; clock      ; 13.507 ; 13.507 ; Fall       ; clock           ;
;  IOLEDG[5]        ; clock      ; 13.543 ; 13.543 ; Fall       ; clock           ;
;  IOLEDG[6]        ; clock      ; 13.187 ; 13.187 ; Fall       ; clock           ;
;  IOLEDG[7]        ; clock      ; 13.203 ; 13.203 ; Fall       ; clock           ;
+-------------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                 ;
+-------------------+------------+-------+-------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+-------+------------+-----------------+
; Stage_Output[*]   ; clock      ; 4.067 ; 4.067 ; Rise       ; clock           ;
;  Stage_Output[0]  ; clock      ; 4.188 ; 4.188 ; Rise       ; clock           ;
;  Stage_Output[1]  ; clock      ; 4.851 ; 4.851 ; Rise       ; clock           ;
;  Stage_Output[2]  ; clock      ; 4.154 ; 4.154 ; Rise       ; clock           ;
;  Stage_Output[3]  ; clock      ; 4.436 ; 4.436 ; Rise       ; clock           ;
;  Stage_Output[4]  ; clock      ; 4.265 ; 4.265 ; Rise       ; clock           ;
;  Stage_Output[5]  ; clock      ; 4.674 ; 4.674 ; Rise       ; clock           ;
;  Stage_Output[6]  ; clock      ; 4.176 ; 4.176 ; Rise       ; clock           ;
;  Stage_Output[7]  ; clock      ; 4.223 ; 4.223 ; Rise       ; clock           ;
;  Stage_Output[8]  ; clock      ; 4.115 ; 4.115 ; Rise       ; clock           ;
;  Stage_Output[9]  ; clock      ; 4.257 ; 4.257 ; Rise       ; clock           ;
;  Stage_Output[10] ; clock      ; 4.227 ; 4.227 ; Rise       ; clock           ;
;  Stage_Output[11] ; clock      ; 4.366 ; 4.366 ; Rise       ; clock           ;
;  Stage_Output[12] ; clock      ; 4.234 ; 4.234 ; Rise       ; clock           ;
;  Stage_Output[13] ; clock      ; 4.718 ; 4.718 ; Rise       ; clock           ;
;  Stage_Output[14] ; clock      ; 4.418 ; 4.418 ; Rise       ; clock           ;
;  Stage_Output[15] ; clock      ; 4.342 ; 4.342 ; Rise       ; clock           ;
;  Stage_Output[16] ; clock      ; 4.473 ; 4.473 ; Rise       ; clock           ;
;  Stage_Output[17] ; clock      ; 4.240 ; 4.240 ; Rise       ; clock           ;
;  Stage_Output[18] ; clock      ; 4.604 ; 4.604 ; Rise       ; clock           ;
;  Stage_Output[19] ; clock      ; 4.076 ; 4.076 ; Rise       ; clock           ;
;  Stage_Output[20] ; clock      ; 4.581 ; 4.581 ; Rise       ; clock           ;
;  Stage_Output[21] ; clock      ; 4.361 ; 4.361 ; Rise       ; clock           ;
;  Stage_Output[22] ; clock      ; 4.218 ; 4.218 ; Rise       ; clock           ;
;  Stage_Output[23] ; clock      ; 4.328 ; 4.328 ; Rise       ; clock           ;
;  Stage_Output[24] ; clock      ; 4.183 ; 4.183 ; Rise       ; clock           ;
;  Stage_Output[25] ; clock      ; 4.444 ; 4.444 ; Rise       ; clock           ;
;  Stage_Output[26] ; clock      ; 4.372 ; 4.372 ; Rise       ; clock           ;
;  Stage_Output[27] ; clock      ; 4.262 ; 4.262 ; Rise       ; clock           ;
;  Stage_Output[28] ; clock      ; 4.361 ; 4.361 ; Rise       ; clock           ;
;  Stage_Output[29] ; clock      ; 4.362 ; 4.362 ; Rise       ; clock           ;
;  Stage_Output[30] ; clock      ; 4.067 ; 4.067 ; Rise       ; clock           ;
;  Stage_Output[31] ; clock      ; 4.118 ; 4.118 ; Rise       ; clock           ;
; IOHEX0[*]         ; clock      ; 6.403 ; 6.403 ; Fall       ; clock           ;
;  IOHEX0[0]        ; clock      ; 6.412 ; 6.412 ; Fall       ; clock           ;
;  IOHEX0[1]        ; clock      ; 6.725 ; 6.725 ; Fall       ; clock           ;
;  IOHEX0[2]        ; clock      ; 6.403 ; 6.403 ; Fall       ; clock           ;
;  IOHEX0[3]        ; clock      ; 6.478 ; 6.478 ; Fall       ; clock           ;
;  IOHEX0[4]        ; clock      ; 6.668 ; 6.668 ; Fall       ; clock           ;
;  IOHEX0[5]        ; clock      ; 7.412 ; 7.412 ; Fall       ; clock           ;
;  IOHEX0[6]        ; clock      ; 6.654 ; 6.654 ; Fall       ; clock           ;
; IOLEDG[*]         ; clock      ; 6.173 ; 6.173 ; Fall       ; clock           ;
;  IOLEDG[0]        ; clock      ; 6.612 ; 6.612 ; Fall       ; clock           ;
;  IOLEDG[1]        ; clock      ; 6.180 ; 6.180 ; Fall       ; clock           ;
;  IOLEDG[2]        ; clock      ; 6.173 ; 6.173 ; Fall       ; clock           ;
;  IOLEDG[3]        ; clock      ; 6.183 ; 6.183 ; Fall       ; clock           ;
;  IOLEDG[4]        ; clock      ; 6.310 ; 6.310 ; Fall       ; clock           ;
;  IOLEDG[5]        ; clock      ; 6.331 ; 6.331 ; Fall       ; clock           ;
;  IOLEDG[6]        ; clock      ; 6.194 ; 6.194 ; Fall       ; clock           ;
;  IOLEDG[7]        ; clock      ; 6.204 ; 6.204 ; Fall       ; clock           ;
+-------------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Setup Transfers                                                       ;
+------------+----------+--------------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+--------------+----------+----------+----------+
; clock      ; clock    ; > 2147483647 ; 854      ; 6457     ; 24       ;
+------------+----------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------+
; Hold Transfers                                                        ;
+------------+----------+--------------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+--------------+----------+----------+----------+
; clock      ; clock    ; > 2147483647 ; 854      ; 6457     ; 24       ;
+------------+----------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 466   ; 466  ;
; Unconstrained Output Ports      ; 47    ; 47   ;
; Unconstrained Output Port Paths ; 47    ; 47   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 11.1 Build 259 01/25/2012 Service Pack 2 SJ Web Edition
    Info: Processing started: Fri Nov 17 13:32:19 2017
Info: Command: quartus_sta Project -c Processor
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Processor.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clock clock
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -165.334
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):  -165.334    -16380.686 clock 
Info (332146): Worst-case hold slack is -4.258
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.258       -47.888 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.064
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.064     -1060.005 clock 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info (306004): Started post-fitting delay annotation
Warning (306006): Found 47 output pins without output pin load capacitance assignment
    Info (306007): Pin "IOLEDG[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOLEDG[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOLEDG[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOLEDG[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOLEDG[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOLEDG[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOLEDG[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOLEDG[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOHEX0[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOHEX0[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOHEX0[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOHEX0[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOHEX0[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOHEX0[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOHEX0[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Stage_Output[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Stage_Output[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Stage_Output[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Stage_Output[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Stage_Output[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Stage_Output[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Stage_Output[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Stage_Output[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Stage_Output[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Stage_Output[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Stage_Output[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Stage_Output[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Stage_Output[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Stage_Output[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Stage_Output[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Stage_Output[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Stage_Output[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Stage_Output[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Stage_Output[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Stage_Output[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Stage_Output[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Stage_Output[21]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Stage_Output[22]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Stage_Output[23]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Stage_Output[24]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Stage_Output[25]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Stage_Output[26]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Stage_Output[27]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Stage_Output[28]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Stage_Output[29]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Stage_Output[30]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Stage_Output[31]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info (306005): Delay annotation completed successfully
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -63.641
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -63.641     -6186.888 clock 
Info (332146): Worst-case hold slack is -1.346
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.346       -13.890 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000      -938.380 clock 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 782 megabytes
    Info: Processing ended: Fri Nov 17 13:33:29 2017
    Info: Elapsed time: 00:01:10
    Info: Total CPU time (on all processors): 00:01:09


