Fitter report for 8bitbrain
Fri Apr 09 00:17:12 2010
Quartus II Version 9.0 Build 235 06/17/2009 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Pin-Out File
  7. Fitter Resource Usage Summary
  8. Input Pins
  9. Output Pins
 10. I/O Bank Usage
 11. All Package Pins
 12. Clock Delay Control Summary
 13. Output Pin Default Load For Reported TCO
 14. Fitter Resource Utilization by Entity
 15. Delay Chain Summary
 16. Pad To Core Delay Chain Fanout
 17. Control Signals
 18. Global & Other Fast Signals
 19. Non-Global High Fan-Out Signals
 20. Fitter RAM Summary
 21. Fitter DSP Block Usage Summary
 22. DSP Block Details
 23. Interconnect Usage Summary
 24. LAB Logic Elements
 25. LAB-wide Signals
 26. LAB Signals Sourced
 27. LAB Signals Sourced Out
 28. LAB Distinct Inputs
 29. Fitter Device Options
 30. Operating Settings and Conditions
 31. Estimated Delay Added for Hold Timing
 32. Advanced Data - General
 33. Advanced Data - Placement Preparation
 34. Advanced Data - Placement
 35. Advanced Data - Routing
 36. Fitter Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2009 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------------------+
; Fitter Summary                                                                    ;
+------------------------------------+----------------------------------------------+
; Fitter Status                      ; Successful - Fri Apr 09 00:17:12 2010        ;
; Quartus II Version                 ; 9.0 Build 235 06/17/2009 SP 2 SJ Web Edition ;
; Revision Name                      ; 8bitbrain                                    ;
; Top-level Entity Name              ; 8bitbrain                                    ;
; Family                             ; Cyclone II                                   ;
; Device                             ; EP2C8T144C8                                  ;
; Timing Models                      ; Final                                        ;
; Total logic elements               ; 5,600 / 8,256 ( 68 % )                       ;
;     Total combinational functions  ; 5,450 / 8,256 ( 66 % )                       ;
;     Dedicated logic registers      ; 858 / 8,256 ( 10 % )                         ;
; Total registers                    ; 858                                          ;
; Total pins                         ; 58 / 85 ( 68 % )                             ;
; Total virtual pins                 ; 0                                            ;
; Total memory bits                  ; 19,623 / 165,888 ( 12 % )                    ;
; Embedded Multiplier 9-bit elements ; 22 / 36 ( 61 % )                             ;
; Total PLLs                         ; 0 / 2 ( 0 % )                                ;
+------------------------------------+----------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                      ;
+--------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                             ; Setting                        ; Default Value                  ;
+--------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                             ; EP2C8T144C8                    ;                                ;
; Minimum Core Junction Temperature                                  ; 0                              ;                                ;
; Maximum Core Junction Temperature                                  ; 85                             ;                                ;
; Fit Attempts to Skip                                               ; 0                              ; 0.0                            ;
; Device I/O Standard                                                ; 3.3-V LVTTL                    ;                                ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; On                             ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance ; On                             ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                        ; On                             ; Off                            ;
; Fitter Effort                                                      ; Fast Fit                       ; Auto Fit                       ;
; Use smart compilation                                              ; Off                            ; Off                            ;
; Use TimeQuest Timing Analyzer                                      ; Off                            ; Off                            ;
; Router Timing Optimization Level                                   ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                        ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                           ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                        ; Off                            ; Off                            ;
; Optimize Hold Timing                                               ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                       ; Off                            ; Off                            ;
; PowerPlay Power Optimization                                       ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                    ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                           ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                     ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                         ; On                             ; On                             ;
; Limit to One Fitting Attempt                                       ; Off                            ; Off                            ;
; Final Placement Optimizations                                      ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                      ; 1                              ; 1                              ;
; PCI I/O                                                            ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                              ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                          ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                 ; Off                            ; Off                            ;
; Auto Packed Registers                                              ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                  ; On                             ; On                             ;
; Auto Merge PLLs                                                    ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                  ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                       ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                          ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                             ; Off                            ; Off                            ;
; Physical Synthesis Effort Level                                    ; Normal                         ; Normal                         ;
; Auto Global Clock                                                  ; On                             ; On                             ;
; Auto Global Register Control Signals                               ; On                             ; On                             ;
; Stop After Congestion Map Generation                               ; Off                            ; Off                            ;
; Save Intermediate Fitting Results                                  ; Off                            ; Off                            ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                            ; Off                            ;
+--------------------------------------------------------------------+--------------------------------+--------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                     ;
+-----------------------------------------+-----------------+------------------+---------------------+-----------+----------------+-----------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                    ; Action          ; Operation        ; Reason              ; Node Port ; Node Port Name ; Destination Node                                                                                    ; Destination Port ; Destination Port Name ;
+-----------------------------------------+-----------------+------------------+---------------------+-----------+----------------+-----------------------------------------------------------------------------------------------------+------------------+-----------------------+
; controller:inst1|freq2[0]               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; controller:inst1|lpm_rom0:f2|altsyncram:altsyncram_component|altsyncram_bj91:auto_generated|q_a[0]  ; PORTADATAOUT     ;                       ;
; controller:inst1|freq2[1]               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; controller:inst1|lpm_rom0:f2|altsyncram:altsyncram_component|altsyncram_bj91:auto_generated|q_a[1]  ; PORTADATAOUT     ;                       ;
; controller:inst1|freq2[2]               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; controller:inst1|lpm_rom0:f2|altsyncram:altsyncram_component|altsyncram_bj91:auto_generated|q_a[2]  ; PORTADATAOUT     ;                       ;
; controller:inst1|freq2[3]               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; controller:inst1|lpm_rom0:f2|altsyncram:altsyncram_component|altsyncram_bj91:auto_generated|q_a[3]  ; PORTADATAOUT     ;                       ;
; controller:inst1|freq2[4]               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; controller:inst1|lpm_rom0:f2|altsyncram:altsyncram_component|altsyncram_bj91:auto_generated|q_a[4]  ; PORTADATAOUT     ;                       ;
; controller:inst1|freq2[5]               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; controller:inst1|lpm_rom0:f2|altsyncram:altsyncram_component|altsyncram_bj91:auto_generated|q_a[5]  ; PORTADATAOUT     ;                       ;
; controller:inst1|freq2[6]               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; controller:inst1|lpm_rom0:f2|altsyncram:altsyncram_component|altsyncram_bj91:auto_generated|q_a[6]  ; PORTADATAOUT     ;                       ;
; controller:inst1|freq2[7]               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; controller:inst1|lpm_rom0:f2|altsyncram:altsyncram_component|altsyncram_bj91:auto_generated|q_a[7]  ; PORTADATAOUT     ;                       ;
; controller:inst1|freq2[8]               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; controller:inst1|lpm_rom0:f2|altsyncram:altsyncram_component|altsyncram_bj91:auto_generated|q_a[8]  ; PORTADATAOUT     ;                       ;
; controller:inst1|freq2[9]               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; controller:inst1|lpm_rom0:f2|altsyncram:altsyncram_component|altsyncram_bj91:auto_generated|q_a[9]  ; PORTADATAOUT     ;                       ;
; controller:inst1|freq2[10]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; controller:inst1|lpm_rom0:f2|altsyncram:altsyncram_component|altsyncram_bj91:auto_generated|q_a[10] ; PORTADATAOUT     ;                       ;
; controller:inst1|freq2[11]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; controller:inst1|lpm_rom0:f2|altsyncram:altsyncram_component|altsyncram_bj91:auto_generated|q_a[11] ; PORTADATAOUT     ;                       ;
; controller:inst1|freq2[12]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; controller:inst1|lpm_rom0:f2|altsyncram:altsyncram_component|altsyncram_bj91:auto_generated|q_a[12] ; PORTADATAOUT     ;                       ;
; controller:inst1|freq3[0]               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; controller:inst1|lpm_rom0:f3|altsyncram:altsyncram_component|altsyncram_bj91:auto_generated|q_a[0]  ; PORTADATAOUT     ;                       ;
; controller:inst1|freq3[1]               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; controller:inst1|lpm_rom0:f3|altsyncram:altsyncram_component|altsyncram_bj91:auto_generated|q_a[1]  ; PORTADATAOUT     ;                       ;
; controller:inst1|freq3[2]               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; controller:inst1|lpm_rom0:f3|altsyncram:altsyncram_component|altsyncram_bj91:auto_generated|q_a[2]  ; PORTADATAOUT     ;                       ;
; controller:inst1|freq3[3]               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; controller:inst1|lpm_rom0:f3|altsyncram:altsyncram_component|altsyncram_bj91:auto_generated|q_a[3]  ; PORTADATAOUT     ;                       ;
; controller:inst1|freq3[4]               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; controller:inst1|lpm_rom0:f3|altsyncram:altsyncram_component|altsyncram_bj91:auto_generated|q_a[4]  ; PORTADATAOUT     ;                       ;
; controller:inst1|freq3[5]               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; controller:inst1|lpm_rom0:f3|altsyncram:altsyncram_component|altsyncram_bj91:auto_generated|q_a[5]  ; PORTADATAOUT     ;                       ;
; controller:inst1|freq3[6]               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; controller:inst1|lpm_rom0:f3|altsyncram:altsyncram_component|altsyncram_bj91:auto_generated|q_a[6]  ; PORTADATAOUT     ;                       ;
; controller:inst1|freq3[7]               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; controller:inst1|lpm_rom0:f3|altsyncram:altsyncram_component|altsyncram_bj91:auto_generated|q_a[7]  ; PORTADATAOUT     ;                       ;
; controller:inst1|freq3[8]               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; controller:inst1|lpm_rom0:f3|altsyncram:altsyncram_component|altsyncram_bj91:auto_generated|q_a[8]  ; PORTADATAOUT     ;                       ;
; controller:inst1|freq3[9]               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; controller:inst1|lpm_rom0:f3|altsyncram:altsyncram_component|altsyncram_bj91:auto_generated|q_a[9]  ; PORTADATAOUT     ;                       ;
; controller:inst1|freq3[10]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; controller:inst1|lpm_rom0:f3|altsyncram:altsyncram_component|altsyncram_bj91:auto_generated|q_a[10] ; PORTADATAOUT     ;                       ;
; controller:inst1|freq3[11]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; controller:inst1|lpm_rom0:f3|altsyncram:altsyncram_component|altsyncram_bj91:auto_generated|q_a[11] ; PORTADATAOUT     ;                       ;
; controller:inst1|freq3[12]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; controller:inst1|lpm_rom0:f3|altsyncram:altsyncram_component|altsyncram_bj91:auto_generated|q_a[12] ; PORTADATAOUT     ;                       ;
; modulator:inst3|attack_ctr1[0]          ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; modulator:inst3|lpm_mult:Mult0|mult_it01:auto_generated|mac_mult1                                   ; DATAA            ;                       ;
; modulator:inst3|attack_ctr1[0]          ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; modulator:inst3|attack_ctr1[0]~_Duplicate_1                                                         ; REGOUT           ;                       ;
; modulator:inst3|attack_ctr1[0]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ; COMBOUT   ;                ;                                                                                                     ;                  ;                       ;
; modulator:inst3|attack_ctr1[1]          ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; modulator:inst3|lpm_mult:Mult0|mult_it01:auto_generated|mac_mult1                                   ; DATAA            ;                       ;
; modulator:inst3|attack_ctr1[1]          ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; modulator:inst3|attack_ctr1[1]~_Duplicate_1                                                         ; REGOUT           ;                       ;
; modulator:inst3|attack_ctr1[1]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ; COMBOUT   ;                ;                                                                                                     ;                  ;                       ;
; modulator:inst3|attack_ctr1[2]          ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; modulator:inst3|lpm_mult:Mult0|mult_it01:auto_generated|mac_mult1                                   ; DATAA            ;                       ;
; modulator:inst3|attack_ctr1[2]          ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; modulator:inst3|attack_ctr1[2]~_Duplicate_1                                                         ; REGOUT           ;                       ;
; modulator:inst3|attack_ctr1[2]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ; COMBOUT   ;                ;                                                                                                     ;                  ;                       ;
; modulator:inst3|attack_ctr1[3]          ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; modulator:inst3|lpm_mult:Mult0|mult_it01:auto_generated|mac_mult1                                   ; DATAA            ;                       ;
; modulator:inst3|attack_ctr1[3]          ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; modulator:inst3|attack_ctr1[3]~_Duplicate_1                                                         ; REGOUT           ;                       ;
; modulator:inst3|attack_ctr1[3]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ; COMBOUT   ;                ;                                                                                                     ;                  ;                       ;
; modulator:inst3|attack_ctr1[4]          ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; modulator:inst3|lpm_mult:Mult0|mult_it01:auto_generated|mac_mult1                                   ; DATAA            ;                       ;
; modulator:inst3|attack_ctr1[4]          ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; modulator:inst3|attack_ctr1[4]~_Duplicate_1                                                         ; REGOUT           ;                       ;
; modulator:inst3|attack_ctr1[4]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ; COMBOUT   ;                ;                                                                                                     ;                  ;                       ;
; modulator:inst3|attack_ctr1[5]          ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; modulator:inst3|lpm_mult:Mult0|mult_it01:auto_generated|mac_mult1                                   ; DATAA            ;                       ;
; modulator:inst3|attack_ctr1[5]          ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; modulator:inst3|attack_ctr1[5]~_Duplicate_1                                                         ; REGOUT           ;                       ;
; modulator:inst3|attack_ctr1[5]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ; COMBOUT   ;                ;                                                                                                     ;                  ;                       ;
; modulator:inst3|attack_ctr1[6]          ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; modulator:inst3|lpm_mult:Mult0|mult_it01:auto_generated|mac_mult1                                   ; DATAA            ;                       ;
; modulator:inst3|attack_ctr1[6]          ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; modulator:inst3|attack_ctr1[6]~_Duplicate_1                                                         ; REGOUT           ;                       ;
; modulator:inst3|attack_ctr1[6]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ; COMBOUT   ;                ;                                                                                                     ;                  ;                       ;
; modulator:inst3|attack_ctr1[7]          ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; modulator:inst3|lpm_mult:Mult0|mult_it01:auto_generated|mac_mult1                                   ; DATAA            ;                       ;
; modulator:inst3|attack_ctr1[7]          ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; modulator:inst3|attack_ctr1[7]~_Duplicate_1                                                         ; REGOUT           ;                       ;
; modulator:inst3|attack_ctr1[7]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ; COMBOUT   ;                ;                                                                                                     ;                  ;                       ;
; modulator:inst3|attack_ctr2[0]          ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; modulator:inst3|lpm_mult:Mult3|mult_it01:auto_generated|mac_mult1                                   ; DATAA            ;                       ;
; modulator:inst3|attack_ctr2[0]          ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; modulator:inst3|attack_ctr2[0]~_Duplicate_1                                                         ; REGOUT           ;                       ;
; modulator:inst3|attack_ctr2[0]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ; COMBOUT   ;                ;                                                                                                     ;                  ;                       ;
; modulator:inst3|attack_ctr2[1]          ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; modulator:inst3|lpm_mult:Mult3|mult_it01:auto_generated|mac_mult1                                   ; DATAA            ;                       ;
; modulator:inst3|attack_ctr2[1]          ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; modulator:inst3|attack_ctr2[1]~_Duplicate_1                                                         ; REGOUT           ;                       ;
; modulator:inst3|attack_ctr2[1]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ; COMBOUT   ;                ;                                                                                                     ;                  ;                       ;
; modulator:inst3|attack_ctr2[2]          ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; modulator:inst3|lpm_mult:Mult3|mult_it01:auto_generated|mac_mult1                                   ; DATAA            ;                       ;
; modulator:inst3|attack_ctr2[2]          ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; modulator:inst3|attack_ctr2[2]~_Duplicate_1                                                         ; REGOUT           ;                       ;
; modulator:inst3|attack_ctr2[2]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ; COMBOUT   ;                ;                                                                                                     ;                  ;                       ;
; modulator:inst3|attack_ctr2[3]          ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; modulator:inst3|lpm_mult:Mult3|mult_it01:auto_generated|mac_mult1                                   ; DATAA            ;                       ;
; modulator:inst3|attack_ctr2[3]          ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; modulator:inst3|attack_ctr2[3]~_Duplicate_1                                                         ; REGOUT           ;                       ;
; modulator:inst3|attack_ctr2[3]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ; COMBOUT   ;                ;                                                                                                     ;                  ;                       ;
; modulator:inst3|attack_ctr2[4]          ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; modulator:inst3|lpm_mult:Mult3|mult_it01:auto_generated|mac_mult1                                   ; DATAA            ;                       ;
; modulator:inst3|attack_ctr2[4]          ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; modulator:inst3|attack_ctr2[4]~_Duplicate_1                                                         ; REGOUT           ;                       ;
; modulator:inst3|attack_ctr2[4]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ; COMBOUT   ;                ;                                                                                                     ;                  ;                       ;
; modulator:inst3|attack_ctr2[5]          ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; modulator:inst3|lpm_mult:Mult3|mult_it01:auto_generated|mac_mult1                                   ; DATAA            ;                       ;
; modulator:inst3|attack_ctr2[5]          ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; modulator:inst3|attack_ctr2[5]~_Duplicate_1                                                         ; REGOUT           ;                       ;
; modulator:inst3|attack_ctr2[5]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ; COMBOUT   ;                ;                                                                                                     ;                  ;                       ;
; modulator:inst3|attack_ctr2[6]          ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; modulator:inst3|lpm_mult:Mult3|mult_it01:auto_generated|mac_mult1                                   ; DATAA            ;                       ;
; modulator:inst3|attack_ctr2[6]          ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; modulator:inst3|attack_ctr2[6]~_Duplicate_1                                                         ; REGOUT           ;                       ;
; modulator:inst3|attack_ctr2[6]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ; COMBOUT   ;                ;                                                                                                     ;                  ;                       ;
; modulator:inst3|attack_ctr2[7]          ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; modulator:inst3|lpm_mult:Mult3|mult_it01:auto_generated|mac_mult1                                   ; DATAA            ;                       ;
; modulator:inst3|attack_ctr2[7]          ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; modulator:inst3|attack_ctr2[7]~_Duplicate_1                                                         ; REGOUT           ;                       ;
; modulator:inst3|attack_ctr2[7]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ; COMBOUT   ;                ;                                                                                                     ;                  ;                       ;
; modulator:inst3|attack_ctr3[0]          ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; modulator:inst3|lpm_mult:Mult6|mult_it01:auto_generated|mac_mult1                                   ; DATAA            ;                       ;
; modulator:inst3|attack_ctr3[0]          ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; modulator:inst3|attack_ctr3[0]~_Duplicate_1                                                         ; REGOUT           ;                       ;
; modulator:inst3|attack_ctr3[0]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ; COMBOUT   ;                ;                                                                                                     ;                  ;                       ;
; modulator:inst3|attack_ctr3[1]          ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; modulator:inst3|lpm_mult:Mult6|mult_it01:auto_generated|mac_mult1                                   ; DATAA            ;                       ;
; modulator:inst3|attack_ctr3[1]          ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; modulator:inst3|attack_ctr3[1]~_Duplicate_1                                                         ; REGOUT           ;                       ;
; modulator:inst3|attack_ctr3[1]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ; COMBOUT   ;                ;                                                                                                     ;                  ;                       ;
; modulator:inst3|attack_ctr3[2]          ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; modulator:inst3|lpm_mult:Mult6|mult_it01:auto_generated|mac_mult1                                   ; DATAA            ;                       ;
; modulator:inst3|attack_ctr3[2]          ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; modulator:inst3|attack_ctr3[2]~_Duplicate_1                                                         ; REGOUT           ;                       ;
; modulator:inst3|attack_ctr3[2]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ; COMBOUT   ;                ;                                                                                                     ;                  ;                       ;
; modulator:inst3|attack_ctr3[3]          ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; modulator:inst3|lpm_mult:Mult6|mult_it01:auto_generated|mac_mult1                                   ; DATAA            ;                       ;
; modulator:inst3|attack_ctr3[3]          ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; modulator:inst3|attack_ctr3[3]~_Duplicate_1                                                         ; REGOUT           ;                       ;
; modulator:inst3|attack_ctr3[3]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ; COMBOUT   ;                ;                                                                                                     ;                  ;                       ;
; modulator:inst3|attack_ctr3[4]          ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; modulator:inst3|lpm_mult:Mult6|mult_it01:auto_generated|mac_mult1                                   ; DATAA            ;                       ;
; modulator:inst3|attack_ctr3[4]          ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; modulator:inst3|attack_ctr3[4]~_Duplicate_1                                                         ; REGOUT           ;                       ;
; modulator:inst3|attack_ctr3[4]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ; COMBOUT   ;                ;                                                                                                     ;                  ;                       ;
; modulator:inst3|attack_ctr3[5]          ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; modulator:inst3|lpm_mult:Mult6|mult_it01:auto_generated|mac_mult1                                   ; DATAA            ;                       ;
; modulator:inst3|attack_ctr3[5]          ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; modulator:inst3|attack_ctr3[5]~_Duplicate_1                                                         ; REGOUT           ;                       ;
; modulator:inst3|attack_ctr3[5]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ; COMBOUT   ;                ;                                                                                                     ;                  ;                       ;
; modulator:inst3|attack_ctr3[6]          ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; modulator:inst3|lpm_mult:Mult6|mult_it01:auto_generated|mac_mult1                                   ; DATAA            ;                       ;
; modulator:inst3|attack_ctr3[6]          ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; modulator:inst3|attack_ctr3[6]~_Duplicate_1                                                         ; REGOUT           ;                       ;
; modulator:inst3|attack_ctr3[6]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ; COMBOUT   ;                ;                                                                                                     ;                  ;                       ;
; modulator:inst3|attack_ctr3[7]          ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; modulator:inst3|lpm_mult:Mult6|mult_it01:auto_generated|mac_mult1                                   ; DATAA            ;                       ;
; modulator:inst3|attack_ctr3[7]          ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; modulator:inst3|attack_ctr3[7]~_Duplicate_1                                                         ; REGOUT           ;                       ;
; modulator:inst3|attack_ctr3[7]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ; COMBOUT   ;                ;                                                                                                     ;                  ;                       ;
+-----------------------------------------+-----------------+------------------+---------------------+-----------+----------------+-----------------------------------------------------------------------------------------------------+------------------+-----------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in c:/workspace/8bitbrain/8bitbrain.pin.


+-------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                           ;
+---------------------------------------------+---------------------------+
; Resource                                    ; Usage                     ;
+---------------------------------------------+---------------------------+
; Total logic elements                        ; 5,600 / 8,256 ( 68 % )    ;
;     -- Combinational with no register       ; 4742                      ;
;     -- Register only                        ; 150                       ;
;     -- Combinational with a register        ; 708                       ;
;                                             ;                           ;
; Logic element usage by number of LUT inputs ;                           ;
;     -- 4 input functions                    ; 1096                      ;
;     -- 3 input functions                    ; 3307                      ;
;     -- <=2 input functions                  ; 1047                      ;
;     -- Register only                        ; 150                       ;
;                                             ;                           ;
; Logic elements by mode                      ;                           ;
;     -- normal mode                          ; 3218                      ;
;     -- arithmetic mode                      ; 2232                      ;
;                                             ;                           ;
; Total registers*                            ; 858 / 8,487 ( 10 % )      ;
;     -- Dedicated logic registers            ; 858 / 8,256 ( 10 % )      ;
;     -- I/O registers                        ; 0 / 231 ( 0 % )           ;
;                                             ;                           ;
; Total LABs:  partially or completely used   ; 442 / 516 ( 86 % )        ;
; User inserted logic elements                ; 0                         ;
; Virtual pins                                ; 0                         ;
; I/O pins                                    ; 58 / 85 ( 68 % )          ;
;     -- Clock pins                           ; 3 / 4 ( 75 % )            ;
; Global signals                              ; 8                         ;
; M4Ks                                        ; 13 / 36 ( 36 % )          ;
; Total block memory bits                     ; 19,623 / 165,888 ( 12 % ) ;
; Total block memory implementation bits      ; 59,904 / 165,888 ( 36 % ) ;
; Embedded Multiplier 9-bit elements          ; 22 / 36 ( 61 % )          ;
; PLLs                                        ; 0 / 2 ( 0 % )             ;
; Global clocks                               ; 8 / 8 ( 100 % )           ;
; JTAGs                                       ; 1 / 1 ( 100 % )           ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )             ;
; CRC blocks                                  ; 0 / 1 ( 0 % )             ;
; Average interconnect usage (total/H/V)      ; 21% / 22% / 20%           ;
; Peak interconnect usage (total/H/V)         ; 30% / 30% / 30%           ;
; Maximum fan-out node                        ; clk~clkctrl               ;
; Maximum fan-out                             ; 696                       ;
; Highest non-global fan-out signal           ; modulator:inst3|attack[7] ;
; Highest non-global fan-out                  ; 85                        ;
; Total fan-out                               ; 19073                     ;
; Average fan-out                             ; 2.93                      ;
+---------------------------------------------+---------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                               ;
+--------------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name               ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+--------------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; arpmodein          ; 8     ; 1        ; 0            ; 14           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; btn_vec[0]         ; 101   ; 3        ; 34           ; 15           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; btn_vec[1]         ; 53    ; 4        ; 14           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; btn_vec[2]         ; 55    ; 4        ; 16           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; btn_vec[3]         ; 57    ; 4        ; 16           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; btn_vec[4]         ; 58    ; 4        ; 16           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; btn_vec[5]         ; 59    ; 4        ; 18           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; btn_vec[6]         ; 60    ; 4        ; 18           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; clk                ; 17    ; 1        ; 0            ; 9            ; 0           ; 12                    ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; data_in[0]         ; 91    ; 3        ; 34           ; 10           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; data_in[1]         ; 90    ; 3        ; 34           ; 10           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; data_in[2]         ; 89    ; 3        ; 34           ; 10           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; data_in[3]         ; 88    ; 3        ; 34           ; 10           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; data_in[4]         ; 75    ; 3        ; 34           ; 2            ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; data_in[5]         ; 47    ; 4        ; 3            ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; data_in[6]         ; 9     ; 1        ; 0            ; 14           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; data_in[7]         ; 69    ; 4        ; 32           ; 0            ; 3           ; 8                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; data_in[8]         ; 67    ; 4        ; 30           ; 0            ; 0           ; 8                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; data_in[9]         ; 65    ; 4        ; 30           ; 0            ; 3           ; 8                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; edit_change_rot[0] ; 112   ; 2        ; 32           ; 19           ; 0           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; edit_change_rot[1] ; 113   ; 2        ; 32           ; 19           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; edit_select_rot[0] ; 114   ; 2        ; 32           ; 19           ; 2           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; edit_select_rot[1] ; 115   ; 2        ; 30           ; 19           ; 0           ; 7                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; reset              ; 24    ; 1        ; 0            ; 8            ; 0           ; 51                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; save               ; 7     ; 1        ; 0            ; 16           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; wave_bank_rot[0]   ; 120   ; 2        ; 28           ; 19           ; 2           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; wave_bank_rot[1]   ; 121   ; 2        ; 28           ; 19           ; 3           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; waveform_rot7[0]   ; 48    ; 4        ; 5            ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; waveform_rot7[1]   ; 51    ; 4        ; 9            ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; waveform_rot[0]    ; 118   ; 2        ; 28           ; 19           ; 0           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; waveform_rot[1]    ; 119   ; 2        ; 28           ; 19           ; 1           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
+--------------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+
; Name      ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+
; LDISPa    ; 25    ; 1        ; 0            ; 8            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; LDISPa10  ; 87    ; 3        ; 34           ; 9            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; LDISPb    ; 28    ; 1        ; 0            ; 6            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; LDISPb11  ; 92    ; 3        ; 34           ; 11           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; LDISPc    ; 30    ; 1        ; 0            ; 2            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; LDISPc12  ; 93    ; 3        ; 34           ; 11           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; LDISPd    ; 31    ; 1        ; 0            ; 2            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; LDISPd13  ; 94    ; 3        ; 34           ; 11           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; LDISPe    ; 32    ; 1        ; 0            ; 2            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; LDISPe14  ; 96    ; 3        ; 34           ; 11           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; LDISPf    ; 40    ; 4        ; 1            ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; LDISPf15  ; 97    ; 3        ; 34           ; 12           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; LDISPg    ; 41    ; 4        ; 1            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; LDISPg16  ; 99    ; 3        ; 34           ; 14           ; 4           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; RDISPa    ; 122   ; 2        ; 25           ; 19           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; RDISPb    ; 125   ; 2        ; 18           ; 19           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; RDISPc    ; 126   ; 2        ; 18           ; 19           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; RDISPd    ; 129   ; 2        ; 14           ; 19           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; RDISPe    ; 132   ; 2        ; 9            ; 19           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; RDISPf    ; 133   ; 2        ; 9            ; 19           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; RDISPg    ; 134   ; 2        ; 9            ; 19           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; p2s_cs    ; 136   ; 2        ; 3            ; 19           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; p2s_dout  ; 139   ; 2        ; 3            ; 19           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; p2s_ioclk ; 137   ; 2        ; 3            ; 19           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; p2s_ld    ; 86    ; 3        ; 34           ; 9            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; s2p_cs    ; 71    ; 4        ; 32           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; s2p_ioclk ; 70    ; 4        ; 32           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 12 / 17 ( 71 % ) ; 3.3V          ; --           ;
; 2        ; 18 / 23 ( 78 % ) ; 3.3V          ; --           ;
; 3        ; 15 / 21 ( 71 % ) ; 3.3V          ; --           ;
; 4        ; 16 / 24 ( 67 % ) ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; 1        ; 0          ; 1        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; 2        ; 1          ; 1        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; 3        ; 2          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 4        ; 3          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 5        ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 6        ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 7        ; 10         ; 1        ; save                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 8        ; 18         ; 1        ; arpmodein                                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 9        ; 19         ; 1        ; data_in[6]                               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 10       ; 20         ; 1        ; altera_reserved_tdo                      ; output ; 3.3-V LVTTL  ;         ; --         ; Y               ; no       ; Off          ;
; 11       ; 21         ; 1        ; altera_reserved_tms                      ; input  ; 3.3-V LVTTL  ;         ; --         ; Y               ; no       ; Off          ;
; 12       ; 22         ; 1        ; altera_reserved_tck                      ; input  ; 3.3-V LVTTL  ;         ; --         ; Y               ; no       ; Off          ;
; 13       ; 23         ; 1        ; altera_reserved_tdi                      ; input  ; 3.3-V LVTTL  ;         ; --         ; Y               ; no       ; Off          ;
; 14       ; 24         ; 1        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 15       ; 25         ; 1        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 16       ; 26         ; 1        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 17       ; 27         ; 1        ; clk                                      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 18       ; 28         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 19       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 20       ; 29         ; 1        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 21       ; 30         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 22       ; 31         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 23       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 24       ; 32         ; 1        ; reset                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 25       ; 33         ; 1        ; LDISPa                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 26       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 27       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 28       ; 39         ; 1        ; LDISPb                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 29       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 30       ; 51         ; 1        ; LDISPc                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 31       ; 52         ; 1        ; LDISPd                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 32       ; 53         ; 1        ; LDISPe                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 33       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 34       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 35       ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 36       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 37       ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 38       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 39       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 40       ; 54         ; 4        ; LDISPf                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 41       ; 55         ; 4        ; LDISPg                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 42       ; 56         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 43       ; 57         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 44       ; 58         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 45       ; 59         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 46       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 47       ; 60         ; 4        ; data_in[5]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 48       ; 61         ; 4        ; waveform_rot7[0]                         ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 49       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 50       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 51       ; 69         ; 4        ; waveform_rot7[1]                         ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 52       ; 70         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 53       ; 74         ; 4        ; btn_vec[1]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 54       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 55       ; 75         ; 4        ; btn_vec[2]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 56       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 57       ; 76         ; 4        ; btn_vec[3]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 58       ; 77         ; 4        ; btn_vec[4]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 59       ; 78         ; 4        ; btn_vec[5]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 60       ; 79         ; 4        ; btn_vec[6]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 61       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 62       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 63       ; 89         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 64       ; 92         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 65       ; 93         ; 4        ; data_in[9]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 66       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 67       ; 96         ; 4        ; data_in[8]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 68       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 69       ; 97         ; 4        ; data_in[7]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 70       ; 98         ; 4        ; s2p_ioclk                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 71       ; 99         ; 4        ; s2p_cs                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 72       ; 100        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 73       ; 101        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 74       ; 102        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 75       ; 105        ; 3        ; data_in[4]                               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 76       ; 106        ; 3        ; ~LVDS54p/nCEO~                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 77       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 78       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 79       ; 114        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 80       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 81       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 82       ; 121        ; 3        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 83       ; 122        ; 3        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 84       ; 123        ; 3        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 85       ; 124        ; 3        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 86       ; 125        ; 3        ; p2s_ld                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 87       ; 126        ; 3        ; LDISPa10                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 88       ; 127        ; 3        ; data_in[3]                               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 89       ; 128        ; 3        ; data_in[2]                               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 90       ; 129        ; 3        ; data_in[1]                               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 91       ; 130        ; 3        ; data_in[0]                               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 92       ; 131        ; 3        ; LDISPb11                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 93       ; 132        ; 3        ; LDISPc12                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 94       ; 133        ; 3        ; LDISPd13                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 95       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 96       ; 134        ; 3        ; LDISPe14                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 97       ; 135        ; 3        ; LDISPf15                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 98       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 99       ; 143        ; 3        ; LDISPg16                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 100      ; 149        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 101      ; 150        ; 3        ; btn_vec[0]                               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 102      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 103      ; 153        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 104      ; 154        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 105      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 106      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 107      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 108      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 109      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 110      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 111      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 112      ; 155        ; 2        ; edit_change_rot[0]                       ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 113      ; 156        ; 2        ; edit_change_rot[1]                       ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 114      ; 157        ; 2        ; edit_select_rot[0]                       ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 115      ; 158        ; 2        ; edit_select_rot[1]                       ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 116      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 117      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 118      ; 161        ; 2        ; waveform_rot[0]                          ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 119      ; 162        ; 2        ; waveform_rot[1]                          ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 120      ; 163        ; 2        ; wave_bank_rot[0]                         ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 121      ; 164        ; 2        ; wave_bank_rot[1]                         ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 122      ; 165        ; 2        ; RDISPa                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 123      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 124      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 125      ; 173        ; 2        ; RDISPb                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 126      ; 174        ; 2        ; RDISPc                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 127      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 128      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 129      ; 180        ; 2        ; RDISPd                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 130      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 131      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 132      ; 185        ; 2        ; RDISPe                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 133      ; 186        ; 2        ; RDISPf                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 134      ; 187        ; 2        ; RDISPg                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 135      ; 195        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 136      ; 196        ; 2        ; p2s_cs                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 137      ; 197        ; 2        ; p2s_ioclk                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 138      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 139      ; 198        ; 2        ; p2s_dout                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 140      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 141      ; 199        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 142      ; 200        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 143      ; 201        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 144      ; 202        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+----------------------------------------------------------------------------------------------+
; Clock Delay Control Summary                                                                  ;
+----------------------+------------+-----------------+------------------+---------------------+
; Name                 ; Source I/O ; Location        ; Delay Chain Mode ; Delay Chain Setting ;
+----------------------+------------+-----------------+------------------+---------------------+
; reset~clk_delay_ctrl ; reset      ; CLKDELAYCTRL_G1 ; none             ; N/A                 ;
+----------------------+------------+-----------------+------------------+---------------------+


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                                             ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                               ; Library Name ;
+------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |8bitbrain                                                             ; 5600 (2)    ; 858 (0)                   ; 0 (0)         ; 19623       ; 13   ; 22           ; 0       ; 11        ; 58   ; 0            ; 4742 (2)     ; 150 (0)           ; 708 (0)          ; |8bitbrain                                                                                                                                                                        ; work         ;
;    |btn_reg:inst4|                                                     ; 123 (123)   ; 105 (105)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (18)      ; 28 (28)           ; 77 (77)          ; |8bitbrain|btn_reg:inst4                                                                                                                                                          ; work         ;
;    |controller:inst1|                                                  ; 771 (712)   ; 225 (188)                 ; 0 (0)         ; 10191       ; 9    ; 0            ; 0       ; 0         ; 0    ; 0            ; 540 (518)    ; 8 (4)             ; 223 (190)        ; |8bitbrain|controller:inst1                                                                                                                                                       ; work         ;
;       |controller_save_bank:sv_bnk|                                    ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 320         ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |8bitbrain|controller:inst1|controller_save_bank:sv_bnk                                                                                                                           ; work         ;
;          |int_bank:ch1_offset2_bank|                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 48          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|controller:inst1|controller_save_bank:sv_bnk|int_bank:ch1_offset2_bank                                                                                                 ; work         ;
;             |altsyncram:altsyncram_component|                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 48          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|controller:inst1|controller_save_bank:sv_bnk|int_bank:ch1_offset2_bank|altsyncram:altsyncram_component                                                                 ; work         ;
;                |altsyncram_sjc1:auto_generated|                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 48          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|controller:inst1|controller_save_bank:sv_bnk|int_bank:ch1_offset2_bank|altsyncram:altsyncram_component|altsyncram_sjc1:auto_generated                                  ; work         ;
;          |int_bank:ch1_offset3_bank|                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 48          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|controller:inst1|controller_save_bank:sv_bnk|int_bank:ch1_offset3_bank                                                                                                 ; work         ;
;             |altsyncram:altsyncram_component|                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 48          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|controller:inst1|controller_save_bank:sv_bnk|int_bank:ch1_offset3_bank|altsyncram:altsyncram_component                                                                 ; work         ;
;                |altsyncram_sjc1:auto_generated|                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 48          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|controller:inst1|controller_save_bank:sv_bnk|int_bank:ch1_offset3_bank|altsyncram:altsyncram_component|altsyncram_sjc1:auto_generated                                  ; work         ;
;          |int_bank:ch2_offset2_bank|                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 48          ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|controller:inst1|controller_save_bank:sv_bnk|int_bank:ch2_offset2_bank                                                                                                 ; work         ;
;             |altsyncram:altsyncram_component|                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 48          ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|controller:inst1|controller_save_bank:sv_bnk|int_bank:ch2_offset2_bank|altsyncram:altsyncram_component                                                                 ; work         ;
;                |altsyncram_sjc1:auto_generated|                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 48          ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|controller:inst1|controller_save_bank:sv_bnk|int_bank:ch2_offset2_bank|altsyncram:altsyncram_component|altsyncram_sjc1:auto_generated                                  ; work         ;
;          |int_bank:ch2_offset3_bank|                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 48          ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|controller:inst1|controller_save_bank:sv_bnk|int_bank:ch2_offset3_bank                                                                                                 ; work         ;
;             |altsyncram:altsyncram_component|                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 48          ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|controller:inst1|controller_save_bank:sv_bnk|int_bank:ch2_offset3_bank|altsyncram:altsyncram_component                                                                 ; work         ;
;                |altsyncram_sjc1:auto_generated|                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 48          ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|controller:inst1|controller_save_bank:sv_bnk|int_bank:ch2_offset3_bank|altsyncram:altsyncram_component|altsyncram_sjc1:auto_generated                                  ; work         ;
;          |int_bank:ch3_offset2_bank|                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 48          ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|controller:inst1|controller_save_bank:sv_bnk|int_bank:ch3_offset2_bank                                                                                                 ; work         ;
;             |altsyncram:altsyncram_component|                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 48          ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|controller:inst1|controller_save_bank:sv_bnk|int_bank:ch3_offset2_bank|altsyncram:altsyncram_component                                                                 ; work         ;
;                |altsyncram_sjc1:auto_generated|                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 48          ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|controller:inst1|controller_save_bank:sv_bnk|int_bank:ch3_offset2_bank|altsyncram:altsyncram_component|altsyncram_sjc1:auto_generated                                  ; work         ;
;          |int_bank:ch3_offset3_bank|                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 48          ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|controller:inst1|controller_save_bank:sv_bnk|int_bank:ch3_offset3_bank                                                                                                 ; work         ;
;             |altsyncram:altsyncram_component|                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 48          ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|controller:inst1|controller_save_bank:sv_bnk|int_bank:ch3_offset3_bank|altsyncram:altsyncram_component                                                                 ; work         ;
;                |altsyncram_sjc1:auto_generated|                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 48          ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|controller:inst1|controller_save_bank:sv_bnk|int_bank:ch3_offset3_bank|altsyncram:altsyncram_component|altsyncram_sjc1:auto_generated                                  ; work         ;
;          |int_bank:mode_bank|                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|controller:inst1|controller_save_bank:sv_bnk|int_bank:mode_bank                                                                                                        ; work         ;
;             |altsyncram:altsyncram_component|                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|controller:inst1|controller_save_bank:sv_bnk|int_bank:mode_bank|altsyncram:altsyncram_component                                                                        ; work         ;
;                |altsyncram_sjc1:auto_generated|                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|controller:inst1|controller_save_bank:sv_bnk|int_bank:mode_bank|altsyncram:altsyncram_component|altsyncram_sjc1:auto_generated                                         ; work         ;
;          |int_bank:octave_bank|                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 24          ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|controller:inst1|controller_save_bank:sv_bnk|int_bank:octave_bank                                                                                                      ; work         ;
;             |altsyncram:altsyncram_component|                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 24          ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|controller:inst1|controller_save_bank:sv_bnk|int_bank:octave_bank|altsyncram:altsyncram_component                                                                      ; work         ;
;                |altsyncram_sjc1:auto_generated|                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 24          ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|controller:inst1|controller_save_bank:sv_bnk|int_bank:octave_bank|altsyncram:altsyncram_component|altsyncram_sjc1:auto_generated                                       ; work         ;
;       |keyrom:kr1|                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1792        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|controller:inst1|keyrom:kr1                                                                                                                                            ; work         ;
;          |altsyncram:altsyncram_component|                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1792        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|controller:inst1|keyrom:kr1|altsyncram:altsyncram_component                                                                                                            ; work         ;
;             |altsyncram_6k71:auto_generated|                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1792        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|controller:inst1|keyrom:kr1|altsyncram:altsyncram_component|altsyncram_6k71:auto_generated                                                                             ; work         ;
;       |keyrom:kr2|                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1792        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|controller:inst1|keyrom:kr2                                                                                                                                            ; work         ;
;          |altsyncram:altsyncram_component|                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1792        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|controller:inst1|keyrom:kr2|altsyncram:altsyncram_component                                                                                                            ; work         ;
;             |altsyncram_6k71:auto_generated|                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1792        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|controller:inst1|keyrom:kr2|altsyncram:altsyncram_component|altsyncram_6k71:auto_generated                                                                             ; work         ;
;       |keyrom:kr3|                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1792        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|controller:inst1|keyrom:kr3                                                                                                                                            ; work         ;
;          |altsyncram:altsyncram_component|                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1792        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|controller:inst1|keyrom:kr3|altsyncram:altsyncram_component                                                                                                            ; work         ;
;             |altsyncram_6k71:auto_generated|                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1792        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|controller:inst1|keyrom:kr3|altsyncram:altsyncram_component|altsyncram_6k71:auto_generated                                                                             ; work         ;
;       |lpm_rom0:f1|                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1157        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|controller:inst1|lpm_rom0:f1                                                                                                                                           ; work         ;
;          |altsyncram:altsyncram_component|                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1157        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|controller:inst1|lpm_rom0:f1|altsyncram:altsyncram_component                                                                                                           ; work         ;
;             |altsyncram_bj91:auto_generated|                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1157        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|controller:inst1|lpm_rom0:f1|altsyncram:altsyncram_component|altsyncram_bj91:auto_generated                                                                            ; work         ;
;       |lpm_rom0:f2|                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1157        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|controller:inst1|lpm_rom0:f2                                                                                                                                           ; work         ;
;          |altsyncram:altsyncram_component|                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1157        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|controller:inst1|lpm_rom0:f2|altsyncram:altsyncram_component                                                                                                           ; work         ;
;             |altsyncram_bj91:auto_generated|                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1157        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|controller:inst1|lpm_rom0:f2|altsyncram:altsyncram_component|altsyncram_bj91:auto_generated                                                                            ; work         ;
;       |lpm_rom0:f3|                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1157        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|controller:inst1|lpm_rom0:f3                                                                                                                                           ; work         ;
;          |altsyncram:altsyncram_component|                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1157        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|controller:inst1|lpm_rom0:f3|altsyncram:altsyncram_component                                                                                                           ; work         ;
;             |altsyncram_bj91:auto_generated|                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1157        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|controller:inst1|lpm_rom0:f3|altsyncram:altsyncram_component|altsyncram_bj91:auto_generated                                                                            ; work         ;
;       |maj7:seq1|                                                      ; 56 (0)      ; 34 (0)                    ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (0)       ; 4 (0)             ; 30 (0)           ; |8bitbrain|controller:inst1|maj7:seq1                                                                                                                                             ; work         ;
;          |altsyncram:altsyncram_component|                             ; 56 (0)      ; 34 (0)                    ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (0)       ; 4 (0)             ; 30 (0)           ; |8bitbrain|controller:inst1|maj7:seq1|altsyncram:altsyncram_component                                                                                                             ; work         ;
;             |altsyncram_pec1:auto_generated|                           ; 56 (0)      ; 34 (0)                    ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (0)       ; 4 (0)             ; 30 (0)           ; |8bitbrain|controller:inst1|maj7:seq1|altsyncram:altsyncram_component|altsyncram_pec1:auto_generated                                                                              ; work         ;
;                |altsyncram_en82:altsyncram1|                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|controller:inst1|maj7:seq1|altsyncram:altsyncram_component|altsyncram_pec1:auto_generated|altsyncram_en82:altsyncram1                                                  ; work         ;
;                |sld_mod_ram_rom:mgl_prim2|                             ; 56 (37)     ; 34 (25)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (12)      ; 4 (4)             ; 30 (21)          ; |8bitbrain|controller:inst1|maj7:seq1|altsyncram:altsyncram_component|altsyncram_pec1:auto_generated|sld_mod_ram_rom:mgl_prim2                                                    ; work         ;
;                   |sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr| ; 19 (19)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 9 (9)            ; |8bitbrain|controller:inst1|maj7:seq1|altsyncram:altsyncram_component|altsyncram_pec1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr ; work         ;
;    |debouncer:inst23|                                                  ; 13 (13)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 5 (5)            ; |8bitbrain|debouncer:inst23                                                                                                                                                       ; work         ;
;    |debouncer:inst26|                                                  ; 15 (15)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 10 (10)           ; 3 (3)            ; |8bitbrain|debouncer:inst26                                                                                                                                                       ; work         ;
;    |decoderdisplay:inst27|                                             ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|decoderdisplay:inst27                                                                                                                                                  ; work         ;
;    |decoderdisplay:inst31|                                             ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|decoderdisplay:inst31                                                                                                                                                  ; work         ;
;    |divider:inst24|                                                    ; 14 (14)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 1 (1)             ; 10 (10)          ; |8bitbrain|divider:inst24                                                                                                                                                         ; work         ;
;    |mixer:inst2|                                                       ; 48 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 48 (0)       ; 0 (0)             ; 0 (0)            ; |8bitbrain|mixer:inst2                                                                                                                                                            ; work         ;
;       |mixeradd:add1|                                                  ; 12 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 0 (0)            ; |8bitbrain|mixer:inst2|mixeradd:add1                                                                                                                                              ; work         ;
;          |parallel_add:parallel_add_component|                         ; 12 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 0 (0)            ; |8bitbrain|mixer:inst2|mixeradd:add1|parallel_add:parallel_add_component                                                                                                          ; work         ;
;             |par_add_mqe:auto_generated|                               ; 12 (12)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 0 (0)            ; |8bitbrain|mixer:inst2|mixeradd:add1|parallel_add:parallel_add_component|par_add_mqe:auto_generated                                                                               ; work         ;
;       |mixeradd:add2|                                                  ; 12 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 0 (0)            ; |8bitbrain|mixer:inst2|mixeradd:add2                                                                                                                                              ; work         ;
;          |parallel_add:parallel_add_component|                         ; 12 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 0 (0)            ; |8bitbrain|mixer:inst2|mixeradd:add2|parallel_add:parallel_add_component                                                                                                          ; work         ;
;             |par_add_mqe:auto_generated|                               ; 12 (12)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 0 (0)            ; |8bitbrain|mixer:inst2|mixeradd:add2|parallel_add:parallel_add_component|par_add_mqe:auto_generated                                                                               ; work         ;
;       |mixermult:mult1|                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|mixer:inst2|mixermult:mult1                                                                                                                                            ; work         ;
;          |lpm_mult:lpm_mult_component|                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|mixer:inst2|mixermult:mult1|lpm_mult:lpm_mult_component                                                                                                                ; work         ;
;             |mult_3bn:auto_generated|                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|mixer:inst2|mixermult:mult1|lpm_mult:lpm_mult_component|mult_3bn:auto_generated                                                                                        ; work         ;
;       |mixermult:mult2|                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|mixer:inst2|mixermult:mult2                                                                                                                                            ; work         ;
;          |lpm_mult:lpm_mult_component|                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|mixer:inst2|mixermult:mult2|lpm_mult:lpm_mult_component                                                                                                                ; work         ;
;             |mult_3bn:auto_generated|                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|mixer:inst2|mixermult:mult2|lpm_mult:lpm_mult_component|mult_3bn:auto_generated                                                                                        ; work         ;
;       |mixersub:sub1|                                                  ; 12 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 0 (0)            ; |8bitbrain|mixer:inst2|mixersub:sub1                                                                                                                                              ; work         ;
;          |lpm_add_sub:lpm_add_sub_component|                           ; 12 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 0 (0)            ; |8bitbrain|mixer:inst2|mixersub:sub1|lpm_add_sub:lpm_add_sub_component                                                                                                            ; work         ;
;             |add_sub_pmh:auto_generated|                               ; 12 (12)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 0 (0)            ; |8bitbrain|mixer:inst2|mixersub:sub1|lpm_add_sub:lpm_add_sub_component|add_sub_pmh:auto_generated                                                                                 ; work         ;
;       |mixersub:sub2|                                                  ; 12 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 0 (0)            ; |8bitbrain|mixer:inst2|mixersub:sub2                                                                                                                                              ; work         ;
;          |lpm_add_sub:lpm_add_sub_component|                           ; 12 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 0 (0)            ; |8bitbrain|mixer:inst2|mixersub:sub2|lpm_add_sub:lpm_add_sub_component                                                                                                            ; work         ;
;             |add_sub_pmh:auto_generated|                               ; 12 (12)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 0 (0)            ; |8bitbrain|mixer:inst2|mixersub:sub2|lpm_add_sub:lpm_add_sub_component|add_sub_pmh:auto_generated                                                                                 ; work         ;
;    |modulator:inst3|                                                   ; 3174 (473)  ; 150 (150)                 ; 0 (0)         ; 192         ; 1    ; 18           ; 0       ; 9         ; 0    ; 0            ; 3024 (323)   ; 18 (18)           ; 132 (125)        ; |8bitbrain|modulator:inst3                                                                                                                                                        ; work         ;
;       |lpm_divide:Div0|                                                ; 308 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 308 (0)      ; 0 (0)             ; 0 (0)            ; |8bitbrain|modulator:inst3|lpm_divide:Div0                                                                                                                                        ; work         ;
;          |lpm_divide_bem:auto_generated|                               ; 308 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 308 (0)      ; 0 (0)             ; 0 (0)            ; |8bitbrain|modulator:inst3|lpm_divide:Div0|lpm_divide_bem:auto_generated                                                                                                          ; work         ;
;             |sign_div_unsign_llh:divider|                              ; 308 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 308 (0)      ; 0 (0)             ; 0 (0)            ; |8bitbrain|modulator:inst3|lpm_divide:Div0|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider                                                                              ; work         ;
;                |alt_u_div_g2f:divider|                                 ; 308 (307)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 308 (307)    ; 0 (0)             ; 0 (0)            ; |8bitbrain|modulator:inst3|lpm_divide:Div0|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider                                                        ; work         ;
;                   |add_sub_mkc:add_sub_1|                              ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|modulator:inst3|lpm_divide:Div0|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_mkc:add_sub_1                                  ; work         ;
;       |lpm_divide:Div1|                                                ; 304 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 304 (0)      ; 0 (0)             ; 0 (0)            ; |8bitbrain|modulator:inst3|lpm_divide:Div1                                                                                                                                        ; work         ;
;          |lpm_divide_bem:auto_generated|                               ; 304 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 304 (0)      ; 0 (0)             ; 0 (0)            ; |8bitbrain|modulator:inst3|lpm_divide:Div1|lpm_divide_bem:auto_generated                                                                                                          ; work         ;
;             |sign_div_unsign_llh:divider|                              ; 304 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 304 (0)      ; 0 (0)             ; 0 (0)            ; |8bitbrain|modulator:inst3|lpm_divide:Div1|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider                                                                              ; work         ;
;                |alt_u_div_g2f:divider|                                 ; 304 (304)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 304 (304)    ; 0 (0)             ; 0 (0)            ; |8bitbrain|modulator:inst3|lpm_divide:Div1|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider                                                        ; work         ;
;       |lpm_divide:Div2|                                                ; 295 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 295 (0)      ; 0 (0)             ; 0 (0)            ; |8bitbrain|modulator:inst3|lpm_divide:Div2                                                                                                                                        ; work         ;
;          |lpm_divide_bem:auto_generated|                               ; 295 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 295 (0)      ; 0 (0)             ; 0 (0)            ; |8bitbrain|modulator:inst3|lpm_divide:Div2|lpm_divide_bem:auto_generated                                                                                                          ; work         ;
;             |sign_div_unsign_llh:divider|                              ; 295 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 295 (0)      ; 0 (0)             ; 0 (0)            ; |8bitbrain|modulator:inst3|lpm_divide:Div2|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider                                                                              ; work         ;
;                |alt_u_div_g2f:divider|                                 ; 295 (295)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 295 (295)    ; 0 (0)             ; 0 (0)            ; |8bitbrain|modulator:inst3|lpm_divide:Div2|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider                                                        ; work         ;
;       |lpm_divide:Div3|                                                ; 305 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 305 (0)      ; 0 (0)             ; 0 (0)            ; |8bitbrain|modulator:inst3|lpm_divide:Div3                                                                                                                                        ; work         ;
;          |lpm_divide_bem:auto_generated|                               ; 305 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 305 (0)      ; 0 (0)             ; 0 (0)            ; |8bitbrain|modulator:inst3|lpm_divide:Div3|lpm_divide_bem:auto_generated                                                                                                          ; work         ;
;             |sign_div_unsign_llh:divider|                              ; 305 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 305 (0)      ; 0 (0)             ; 0 (0)            ; |8bitbrain|modulator:inst3|lpm_divide:Div3|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider                                                                              ; work         ;
;                |alt_u_div_g2f:divider|                                 ; 305 (304)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 305 (304)    ; 0 (0)             ; 0 (0)            ; |8bitbrain|modulator:inst3|lpm_divide:Div3|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider                                                        ; work         ;
;                   |add_sub_mkc:add_sub_1|                              ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|modulator:inst3|lpm_divide:Div3|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_mkc:add_sub_1                                  ; work         ;
;       |lpm_divide:Div4|                                                ; 300 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 299 (0)      ; 0 (0)             ; 1 (0)            ; |8bitbrain|modulator:inst3|lpm_divide:Div4                                                                                                                                        ; work         ;
;          |lpm_divide_bem:auto_generated|                               ; 300 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 299 (0)      ; 0 (0)             ; 1 (0)            ; |8bitbrain|modulator:inst3|lpm_divide:Div4|lpm_divide_bem:auto_generated                                                                                                          ; work         ;
;             |sign_div_unsign_llh:divider|                              ; 300 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 299 (0)      ; 0 (0)             ; 1 (0)            ; |8bitbrain|modulator:inst3|lpm_divide:Div4|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider                                                                              ; work         ;
;                |alt_u_div_g2f:divider|                                 ; 300 (300)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 299 (299)    ; 0 (0)             ; 1 (1)            ; |8bitbrain|modulator:inst3|lpm_divide:Div4|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider                                                        ; work         ;
;       |lpm_divide:Div5|                                                ; 298 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 297 (0)      ; 0 (0)             ; 1 (0)            ; |8bitbrain|modulator:inst3|lpm_divide:Div5                                                                                                                                        ; work         ;
;          |lpm_divide_bem:auto_generated|                               ; 298 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 297 (0)      ; 0 (0)             ; 1 (0)            ; |8bitbrain|modulator:inst3|lpm_divide:Div5|lpm_divide_bem:auto_generated                                                                                                          ; work         ;
;             |sign_div_unsign_llh:divider|                              ; 298 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 297 (0)      ; 0 (0)             ; 1 (0)            ; |8bitbrain|modulator:inst3|lpm_divide:Div5|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider                                                                              ; work         ;
;                |alt_u_div_g2f:divider|                                 ; 298 (298)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 297 (297)    ; 0 (0)             ; 1 (1)            ; |8bitbrain|modulator:inst3|lpm_divide:Div5|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider                                                        ; work         ;
;       |lpm_divide:Div6|                                                ; 304 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 304 (0)      ; 0 (0)             ; 0 (0)            ; |8bitbrain|modulator:inst3|lpm_divide:Div6                                                                                                                                        ; work         ;
;          |lpm_divide_bem:auto_generated|                               ; 304 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 304 (0)      ; 0 (0)             ; 0 (0)            ; |8bitbrain|modulator:inst3|lpm_divide:Div6|lpm_divide_bem:auto_generated                                                                                                          ; work         ;
;             |sign_div_unsign_llh:divider|                              ; 304 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 304 (0)      ; 0 (0)             ; 0 (0)            ; |8bitbrain|modulator:inst3|lpm_divide:Div6|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider                                                                              ; work         ;
;                |alt_u_div_g2f:divider|                                 ; 304 (303)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 304 (303)    ; 0 (0)             ; 0 (0)            ; |8bitbrain|modulator:inst3|lpm_divide:Div6|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider                                                        ; work         ;
;                   |add_sub_mkc:add_sub_1|                              ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|modulator:inst3|lpm_divide:Div6|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_mkc:add_sub_1                                  ; work         ;
;       |lpm_divide:Div7|                                                ; 299 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 297 (0)      ; 0 (0)             ; 2 (0)            ; |8bitbrain|modulator:inst3|lpm_divide:Div7                                                                                                                                        ; work         ;
;          |lpm_divide_bem:auto_generated|                               ; 299 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 297 (0)      ; 0 (0)             ; 2 (0)            ; |8bitbrain|modulator:inst3|lpm_divide:Div7|lpm_divide_bem:auto_generated                                                                                                          ; work         ;
;             |sign_div_unsign_llh:divider|                              ; 299 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 297 (0)      ; 0 (0)             ; 2 (0)            ; |8bitbrain|modulator:inst3|lpm_divide:Div7|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider                                                                              ; work         ;
;                |alt_u_div_g2f:divider|                                 ; 299 (299)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 297 (297)    ; 0 (0)             ; 2 (2)            ; |8bitbrain|modulator:inst3|lpm_divide:Div7|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider                                                        ; work         ;
;       |lpm_divide:Div8|                                                ; 295 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 292 (0)      ; 0 (0)             ; 3 (0)            ; |8bitbrain|modulator:inst3|lpm_divide:Div8                                                                                                                                        ; work         ;
;          |lpm_divide_bem:auto_generated|                               ; 295 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 292 (0)      ; 0 (0)             ; 3 (0)            ; |8bitbrain|modulator:inst3|lpm_divide:Div8|lpm_divide_bem:auto_generated                                                                                                          ; work         ;
;             |sign_div_unsign_llh:divider|                              ; 295 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 292 (0)      ; 0 (0)             ; 3 (0)            ; |8bitbrain|modulator:inst3|lpm_divide:Div8|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider                                                                              ; work         ;
;                |alt_u_div_g2f:divider|                                 ; 295 (295)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 292 (292)    ; 0 (0)             ; 3 (3)            ; |8bitbrain|modulator:inst3|lpm_divide:Div8|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider                                                        ; work         ;
;       |lpm_mult:Mult0|                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|modulator:inst3|lpm_mult:Mult0                                                                                                                                         ; work         ;
;          |mult_it01:auto_generated|                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|modulator:inst3|lpm_mult:Mult0|mult_it01:auto_generated                                                                                                                ; work         ;
;       |lpm_mult:Mult1|                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|modulator:inst3|lpm_mult:Mult1                                                                                                                                         ; work         ;
;          |mult_pt01:auto_generated|                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|modulator:inst3|lpm_mult:Mult1|mult_pt01:auto_generated                                                                                                                ; work         ;
;       |lpm_mult:Mult2|                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|modulator:inst3|lpm_mult:Mult2                                                                                                                                         ; work         ;
;          |mult_pt01:auto_generated|                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|modulator:inst3|lpm_mult:Mult2|mult_pt01:auto_generated                                                                                                                ; work         ;
;       |lpm_mult:Mult3|                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|modulator:inst3|lpm_mult:Mult3                                                                                                                                         ; work         ;
;          |mult_it01:auto_generated|                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|modulator:inst3|lpm_mult:Mult3|mult_it01:auto_generated                                                                                                                ; work         ;
;       |lpm_mult:Mult4|                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|modulator:inst3|lpm_mult:Mult4                                                                                                                                         ; work         ;
;          |mult_pt01:auto_generated|                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|modulator:inst3|lpm_mult:Mult4|mult_pt01:auto_generated                                                                                                                ; work         ;
;       |lpm_mult:Mult5|                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|modulator:inst3|lpm_mult:Mult5                                                                                                                                         ; work         ;
;          |mult_pt01:auto_generated|                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|modulator:inst3|lpm_mult:Mult5|mult_pt01:auto_generated                                                                                                                ; work         ;
;       |lpm_mult:Mult6|                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|modulator:inst3|lpm_mult:Mult6                                                                                                                                         ; work         ;
;          |mult_it01:auto_generated|                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|modulator:inst3|lpm_mult:Mult6|mult_it01:auto_generated                                                                                                                ; work         ;
;       |lpm_mult:Mult7|                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|modulator:inst3|lpm_mult:Mult7                                                                                                                                         ; work         ;
;          |mult_pt01:auto_generated|                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|modulator:inst3|lpm_mult:Mult7|mult_pt01:auto_generated                                                                                                                ; work         ;
;       |lpm_mult:Mult8|                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|modulator:inst3|lpm_mult:Mult8                                                                                                                                         ; work         ;
;          |mult_pt01:auto_generated|                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|modulator:inst3|lpm_mult:Mult8|mult_pt01:auto_generated                                                                                                                ; work         ;
;       |modulator_save_bank:md_sv_bnk|                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 192         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|modulator:inst3|modulator_save_bank:md_sv_bnk                                                                                                                          ; work         ;
;          |bytebank:attbank|                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 64          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|modulator:inst3|modulator_save_bank:md_sv_bnk|bytebank:attbank                                                                                                         ; work         ;
;             |altsyncram:altsyncram_component|                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 64          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|modulator:inst3|modulator_save_bank:md_sv_bnk|bytebank:attbank|altsyncram:altsyncram_component                                                                         ; work         ;
;                |altsyncram_ujc1:auto_generated|                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 64          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|modulator:inst3|modulator_save_bank:md_sv_bnk|bytebank:attbank|altsyncram:altsyncram_component|altsyncram_ujc1:auto_generated                                          ; work         ;
;          |bytebank:decbank|                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 64          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|modulator:inst3|modulator_save_bank:md_sv_bnk|bytebank:decbank                                                                                                         ; work         ;
;             |altsyncram:altsyncram_component|                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 64          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|modulator:inst3|modulator_save_bank:md_sv_bnk|bytebank:decbank|altsyncram:altsyncram_component                                                                         ; work         ;
;                |altsyncram_ujc1:auto_generated|                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 64          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|modulator:inst3|modulator_save_bank:md_sv_bnk|bytebank:decbank|altsyncram:altsyncram_component|altsyncram_ujc1:auto_generated                                          ; work         ;
;          |bytebank:relbank|                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 64          ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|modulator:inst3|modulator_save_bank:md_sv_bnk|bytebank:relbank                                                                                                         ; work         ;
;             |altsyncram:altsyncram_component|                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 64          ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|modulator:inst3|modulator_save_bank:md_sv_bnk|bytebank:relbank|altsyncram:altsyncram_component                                                                         ; work         ;
;                |altsyncram_ujc1:auto_generated|                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 64          ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|modulator:inst3|modulator_save_bank:md_sv_bnk|bytebank:relbank|altsyncram:altsyncram_component|altsyncram_ujc1:auto_generated                                          ; work         ;
;    |p2s:inst5|                                                         ; 28 (28)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 14 (14)          ; |8bitbrain|p2s:inst5                                                                                                                                                              ; work         ;
;    |s2p:inst|                                                          ; 99 (99)     ; 70 (70)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (29)      ; 49 (49)           ; 21 (21)          ; |8bitbrain|s2p:inst                                                                                                                                                               ; work         ;
;    |sld_hub:sld_hub_inst|                                              ; 98 (59)     ; 64 (36)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 34 (21)      ; 8 (8)             ; 56 (31)          ; |8bitbrain|sld_hub:sld_hub_inst                                                                                                                                                   ; work         ;
;       |sld_rom_sr:hub_info_reg|                                        ; 22 (22)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 9 (9)            ; |8bitbrain|sld_hub:sld_hub_inst|sld_rom_sr:hub_info_reg                                                                                                                           ; work         ;
;       |sld_shadow_jsm:shadow_jsm|                                      ; 19 (19)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 19 (19)          ; |8bitbrain|sld_hub:sld_hub_inst|sld_shadow_jsm:shadow_jsm                                                                                                                         ; work         ;
;    |wavegen:inst6|                                                     ; 1209 (46)   ; 195 (7)                   ; 0 (0)         ; 9240        ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1014 (39)    ; 20 (1)            ; 175 (6)          ; |8bitbrain|wavegen:inst6                                                                                                                                                          ; work         ;
;       |addrgen:addr_gen1|                                              ; 387 (51)    ; 62 (31)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 325 (20)     ; 6 (6)             ; 56 (26)          ; |8bitbrain|wavegen:inst6|addrgen:addr_gen1                                                                                                                                        ; work         ;
;          |lpm_divide0:div1|                                            ; 336 (0)     ; 31 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 305 (0)      ; 0 (0)             ; 31 (0)           ; |8bitbrain|wavegen:inst6|addrgen:addr_gen1|lpm_divide0:div1                                                                                                                       ; work         ;
;             |lpm_divide:lpm_divide_component|                          ; 336 (0)     ; 31 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 305 (0)      ; 0 (0)             ; 31 (0)           ; |8bitbrain|wavegen:inst6|addrgen:addr_gen1|lpm_divide0:div1|lpm_divide:lpm_divide_component                                                                                       ; work         ;
;                |lpm_divide_bft:auto_generated|                         ; 336 (0)     ; 31 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 305 (0)      ; 0 (0)             ; 31 (0)           ; |8bitbrain|wavegen:inst6|addrgen:addr_gen1|lpm_divide0:div1|lpm_divide:lpm_divide_component|lpm_divide_bft:auto_generated                                                         ; work         ;
;                   |sign_div_unsign_p8i:divider|                        ; 336 (0)     ; 31 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 305 (0)      ; 0 (0)             ; 31 (0)           ; |8bitbrain|wavegen:inst6|addrgen:addr_gen1|lpm_divide0:div1|lpm_divide:lpm_divide_component|lpm_divide_bft:auto_generated|sign_div_unsign_p8i:divider                             ; work         ;
;                      |alt_u_div_7nf:divider|                           ; 336 (336)   ; 31 (31)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 305 (305)    ; 0 (0)             ; 31 (31)          ; |8bitbrain|wavegen:inst6|addrgen:addr_gen1|lpm_divide0:div1|lpm_divide:lpm_divide_component|lpm_divide_bft:auto_generated|sign_div_unsign_p8i:divider|alt_u_div_7nf:divider       ; work         ;
;       |addrgen:addr_gen2|                                              ; 387 (51)    ; 62 (31)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 325 (20)     ; 6 (6)             ; 56 (26)          ; |8bitbrain|wavegen:inst6|addrgen:addr_gen2                                                                                                                                        ; work         ;
;          |lpm_divide0:div1|                                            ; 336 (0)     ; 31 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 305 (0)      ; 0 (0)             ; 31 (0)           ; |8bitbrain|wavegen:inst6|addrgen:addr_gen2|lpm_divide0:div1                                                                                                                       ; work         ;
;             |lpm_divide:lpm_divide_component|                          ; 336 (0)     ; 31 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 305 (0)      ; 0 (0)             ; 31 (0)           ; |8bitbrain|wavegen:inst6|addrgen:addr_gen2|lpm_divide0:div1|lpm_divide:lpm_divide_component                                                                                       ; work         ;
;                |lpm_divide_bft:auto_generated|                         ; 336 (0)     ; 31 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 305 (0)      ; 0 (0)             ; 31 (0)           ; |8bitbrain|wavegen:inst6|addrgen:addr_gen2|lpm_divide0:div1|lpm_divide:lpm_divide_component|lpm_divide_bft:auto_generated                                                         ; work         ;
;                   |sign_div_unsign_p8i:divider|                        ; 336 (0)     ; 31 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 305 (0)      ; 0 (0)             ; 31 (0)           ; |8bitbrain|wavegen:inst6|addrgen:addr_gen2|lpm_divide0:div1|lpm_divide:lpm_divide_component|lpm_divide_bft:auto_generated|sign_div_unsign_p8i:divider                             ; work         ;
;                      |alt_u_div_7nf:divider|                           ; 336 (336)   ; 31 (31)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 305 (305)    ; 0 (0)             ; 31 (31)          ; |8bitbrain|wavegen:inst6|addrgen:addr_gen2|lpm_divide0:div1|lpm_divide:lpm_divide_component|lpm_divide_bft:auto_generated|sign_div_unsign_p8i:divider|alt_u_div_7nf:divider       ; work         ;
;       |addrgen:addr_gen3|                                              ; 387 (51)    ; 62 (31)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 325 (20)     ; 6 (6)             ; 56 (26)          ; |8bitbrain|wavegen:inst6|addrgen:addr_gen3                                                                                                                                        ; work         ;
;          |lpm_divide0:div1|                                            ; 336 (0)     ; 31 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 305 (0)      ; 0 (0)             ; 31 (0)           ; |8bitbrain|wavegen:inst6|addrgen:addr_gen3|lpm_divide0:div1                                                                                                                       ; work         ;
;             |lpm_divide:lpm_divide_component|                          ; 336 (0)     ; 31 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 305 (0)      ; 0 (0)             ; 31 (0)           ; |8bitbrain|wavegen:inst6|addrgen:addr_gen3|lpm_divide0:div1|lpm_divide:lpm_divide_component                                                                                       ; work         ;
;                |lpm_divide_bft:auto_generated|                         ; 336 (0)     ; 31 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 305 (0)      ; 0 (0)             ; 31 (0)           ; |8bitbrain|wavegen:inst6|addrgen:addr_gen3|lpm_divide0:div1|lpm_divide:lpm_divide_component|lpm_divide_bft:auto_generated                                                         ; work         ;
;                   |sign_div_unsign_p8i:divider|                        ; 336 (0)     ; 31 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 305 (0)      ; 0 (0)             ; 31 (0)           ; |8bitbrain|wavegen:inst6|addrgen:addr_gen3|lpm_divide0:div1|lpm_divide:lpm_divide_component|lpm_divide_bft:auto_generated|sign_div_unsign_p8i:divider                             ; work         ;
;                      |alt_u_div_7nf:divider|                           ; 336 (336)   ; 31 (31)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 305 (305)    ; 0 (0)             ; 31 (31)          ; |8bitbrain|wavegen:inst6|addrgen:addr_gen3|lpm_divide0:div1|lpm_divide:lpm_divide_component|lpm_divide_bft:auto_generated|sign_div_unsign_p8i:divider|alt_u_div_7nf:divider       ; work         ;
;       |square:sq1|                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1536        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|wavegen:inst6|square:sq1                                                                                                                                               ; work         ;
;          |altsyncram:altsyncram_component|                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1536        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|wavegen:inst6|square:sq1|altsyncram:altsyncram_component                                                                                                               ; work         ;
;             |altsyncram_pra1:auto_generated|                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1536        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|wavegen:inst6|square:sq1|altsyncram:altsyncram_component|altsyncram_pra1:auto_generated                                                                                ; work         ;
;       |square:sq2|                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1536        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|wavegen:inst6|square:sq2                                                                                                                                               ; work         ;
;          |altsyncram:altsyncram_component|                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1536        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|wavegen:inst6|square:sq2|altsyncram:altsyncram_component                                                                                                               ; work         ;
;             |altsyncram_pra1:auto_generated|                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1536        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|wavegen:inst6|square:sq2|altsyncram:altsyncram_component|altsyncram_pra1:auto_generated                                                                                ; work         ;
;       |square:sq3|                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1536        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|wavegen:inst6|square:sq3                                                                                                                                               ; work         ;
;          |altsyncram:altsyncram_component|                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1536        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|wavegen:inst6|square:sq3|altsyncram:altsyncram_component                                                                                                               ; work         ;
;             |altsyncram_pra1:auto_generated|                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1536        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|wavegen:inst6|square:sq3|altsyncram:altsyncram_component|altsyncram_pra1:auto_generated                                                                                ; work         ;
;       |triangle:tri1|                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1536        ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|wavegen:inst6|triangle:tri1                                                                                                                                            ; work         ;
;          |altsyncram:altsyncram_component|                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1536        ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|wavegen:inst6|triangle:tri1|altsyncram:altsyncram_component                                                                                                            ; work         ;
;             |altsyncram_mtc1:auto_generated|                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1536        ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|wavegen:inst6|triangle:tri1|altsyncram:altsyncram_component|altsyncram_mtc1:auto_generated                                                                             ; work         ;
;       |triangle:tri2|                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1536        ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|wavegen:inst6|triangle:tri2                                                                                                                                            ; work         ;
;          |altsyncram:altsyncram_component|                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1536        ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|wavegen:inst6|triangle:tri2|altsyncram:altsyncram_component                                                                                                            ; work         ;
;             |altsyncram_mtc1:auto_generated|                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1536        ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|wavegen:inst6|triangle:tri2|altsyncram:altsyncram_component|altsyncram_mtc1:auto_generated                                                                             ; work         ;
;       |triangle:tri3|                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1536        ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|wavegen:inst6|triangle:tri3                                                                                                                                            ; work         ;
;          |altsyncram:altsyncram_component|                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1536        ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|wavegen:inst6|triangle:tri3|altsyncram:altsyncram_component                                                                                                            ; work         ;
;             |altsyncram_mtc1:auto_generated|                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1536        ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|wavegen:inst6|triangle:tri3|altsyncram:altsyncram_component|altsyncram_mtc1:auto_generated                                                                             ; work         ;
;       |wavegen_save_bank:waveselect_bank|                              ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 24          ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |8bitbrain|wavegen:inst6|wavegen_save_bank:waveselect_bank                                                                                                                        ; work         ;
;          |int_bank:mode_bank|                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 24          ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|wavegen:inst6|wavegen_save_bank:waveselect_bank|int_bank:mode_bank                                                                                                     ; work         ;
;             |altsyncram:altsyncram_component|                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 24          ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|wavegen:inst6|wavegen_save_bank:waveselect_bank|int_bank:mode_bank|altsyncram:altsyncram_component                                                                     ; work         ;
;                |altsyncram_sjc1:auto_generated|                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 24          ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|wavegen:inst6|wavegen_save_bank:waveselect_bank|int_bank:mode_bank|altsyncram:altsyncram_component|altsyncram_sjc1:auto_generated                                      ; work         ;
+------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+---------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                         ;
+--------------------+----------+---------------+---------------+-----------------------+-----+
; Name               ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+--------------------+----------+---------------+---------------+-----------------------+-----+
; data_in[6]         ; Input    ; 0             ; 0             ; --                    ; --  ;
; data_in[5]         ; Input    ; 0             ; 0             ; --                    ; --  ;
; data_in[4]         ; Input    ; 0             ; 0             ; --                    ; --  ;
; data_in[3]         ; Input    ; 0             ; 0             ; --                    ; --  ;
; data_in[2]         ; Input    ; 0             ; 0             ; --                    ; --  ;
; data_in[1]         ; Input    ; 0             ; 0             ; --                    ; --  ;
; data_in[0]         ; Input    ; 0             ; 0             ; --                    ; --  ;
; waveform_rot7[1]   ; Input    ; 0             ; 0             ; --                    ; --  ;
; waveform_rot7[0]   ; Input    ; 0             ; 0             ; --                    ; --  ;
; clk                ; Input    ; 0             ; 0             ; --                    ; --  ;
; reset              ; Input    ; 6             ; 6             ; --                    ; --  ;
; wave_bank_rot[0]   ; Input    ; 6             ; 6             ; --                    ; --  ;
; wave_bank_rot[1]   ; Input    ; 6             ; 6             ; --                    ; --  ;
; edit_select_rot[1] ; Input    ; 6             ; 6             ; --                    ; --  ;
; edit_select_rot[0] ; Input    ; 6             ; 6             ; --                    ; --  ;
; waveform_rot[0]    ; Input    ; 6             ; 6             ; --                    ; --  ;
; waveform_rot[1]    ; Input    ; 6             ; 6             ; --                    ; --  ;
; save               ; Input    ; 6             ; 6             ; --                    ; --  ;
; edit_change_rot[0] ; Input    ; 6             ; 6             ; --                    ; --  ;
; edit_change_rot[1] ; Input    ; 6             ; 6             ; --                    ; --  ;
; arpmodein          ; Input    ; 6             ; 6             ; --                    ; --  ;
; data_in[7]         ; Input    ; 6             ; 6             ; --                    ; --  ;
; btn_vec[4]         ; Input    ; 6             ; 6             ; --                    ; --  ;
; btn_vec[6]         ; Input    ; 6             ; 6             ; --                    ; --  ;
; btn_vec[1]         ; Input    ; 6             ; 6             ; --                    ; --  ;
; btn_vec[5]         ; Input    ; 6             ; 6             ; --                    ; --  ;
; btn_vec[3]         ; Input    ; 6             ; 6             ; --                    ; --  ;
; btn_vec[2]         ; Input    ; 6             ; 6             ; --                    ; --  ;
; btn_vec[0]         ; Input    ; 6             ; 6             ; --                    ; --  ;
; data_in[8]         ; Input    ; 6             ; 6             ; --                    ; --  ;
; data_in[9]         ; Input    ; 6             ; 6             ; --                    ; --  ;
; s2p_cs             ; Output   ; --            ; --            ; --                    ; --  ;
; s2p_ioclk          ; Output   ; --            ; --            ; --                    ; --  ;
; p2s_cs             ; Output   ; --            ; --            ; --                    ; --  ;
; p2s_ioclk          ; Output   ; --            ; --            ; --                    ; --  ;
; p2s_ld             ; Output   ; --            ; --            ; --                    ; --  ;
; p2s_dout           ; Output   ; --            ; --            ; --                    ; --  ;
; LDISPa             ; Output   ; --            ; --            ; --                    ; --  ;
; LDISPb             ; Output   ; --            ; --            ; --                    ; --  ;
; LDISPc             ; Output   ; --            ; --            ; --                    ; --  ;
; LDISPd             ; Output   ; --            ; --            ; --                    ; --  ;
; LDISPe             ; Output   ; --            ; --            ; --                    ; --  ;
; LDISPf             ; Output   ; --            ; --            ; --                    ; --  ;
; LDISPg             ; Output   ; --            ; --            ; --                    ; --  ;
; RDISPa             ; Output   ; --            ; --            ; --                    ; --  ;
; RDISPb             ; Output   ; --            ; --            ; --                    ; --  ;
; RDISPc             ; Output   ; --            ; --            ; --                    ; --  ;
; RDISPd             ; Output   ; --            ; --            ; --                    ; --  ;
; RDISPe             ; Output   ; --            ; --            ; --                    ; --  ;
; RDISPf             ; Output   ; --            ; --            ; --                    ; --  ;
; RDISPg             ; Output   ; --            ; --            ; --                    ; --  ;
; LDISPa10           ; Output   ; --            ; --            ; --                    ; --  ;
; LDISPb11           ; Output   ; --            ; --            ; --                    ; --  ;
; LDISPc12           ; Output   ; --            ; --            ; --                    ; --  ;
; LDISPd13           ; Output   ; --            ; --            ; --                    ; --  ;
; LDISPe14           ; Output   ; --            ; --            ; --                    ; --  ;
; LDISPf15           ; Output   ; --            ; --            ; --                    ; --  ;
; LDISPg16           ; Output   ; --            ; --            ; --                    ; --  ;
+--------------------+----------+---------------+---------------+-----------------------+-----+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                ;
+-----------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                             ; Pad To Core Index ; Setting ;
+-----------------------------------------------------------------------------------------------------------------+-------------------+---------+
; data_in[6]                                                                                                      ;                   ;         ;
; data_in[5]                                                                                                      ;                   ;         ;
; data_in[4]                                                                                                      ;                   ;         ;
; data_in[3]                                                                                                      ;                   ;         ;
; data_in[2]                                                                                                      ;                   ;         ;
; data_in[1]                                                                                                      ;                   ;         ;
; data_in[0]                                                                                                      ;                   ;         ;
; waveform_rot7[1]                                                                                                ;                   ;         ;
; waveform_rot7[0]                                                                                                ;                   ;         ;
; clk                                                                                                             ;                   ;         ;
; reset                                                                                                           ;                   ;         ;
;      - controller:inst1|prev_wave_bank_rot[0]                                                                   ; 1                 ; 6       ;
;      - controller:inst1|prev_edit_sel_rot[0]                                                                    ; 1                 ; 6       ;
;      - controller:inst1|param[3]~40                                                                             ; 1                 ; 6       ;
;      - controller:inst1|diff_play_vec[4]~6                                                                      ; 1                 ; 6       ;
;      - controller:inst1|diff_play_vec[3]~7                                                                      ; 1                 ; 6       ;
;      - controller:inst1|diff_play_vec[2]~8                                                                      ; 1                 ; 6       ;
;      - controller:inst1|gate1~28                                                                                ; 1                 ; 6       ;
;      - controller:inst1|prev_trig_vec[6]                                                                        ; 1                 ; 6       ;
;      - controller:inst1|prev_trig_vec[5]                                                                        ; 1                 ; 6       ;
;      - controller:inst1|trig_vec[5]                                                                             ; 1                 ; 6       ;
;      - controller:inst1|diff_play_vec[5]~9                                                                      ; 1                 ; 6       ;
;      - controller:inst1|prev_trig_vec[2]                                                                        ; 1                 ; 6       ;
;      - controller:inst1|diff_play_vec[1]~10                                                                     ; 1                 ; 6       ;
;      - controller:inst1|prev_trig_vec[3]                                                                        ; 1                 ; 6       ;
;      - controller:inst1|prev_trig_vec[4]                                                                        ; 1                 ; 6       ;
;      - controller:inst1|prev_trig_vec[1]                                                                        ; 1                 ; 6       ;
;      - controller:inst1|diff_play_vec[0]~11                                                                     ; 1                 ; 6       ;
;      - controller:inst1|gate2~21                                                                                ; 1                 ; 6       ;
;      - controller:inst1|gate2~25                                                                                ; 1                 ; 6       ;
;      - controller:inst1|gate3~22                                                                                ; 1                 ; 6       ;
;      - controller:inst1|freq1[9]                                                                                ; 1                 ; 6       ;
;      - controller:inst1|freq1[10]                                                                               ; 1                 ; 6       ;
;      - controller:inst1|freq1[11]                                                                               ; 1                 ; 6       ;
;      - controller:inst1|freq1[12]                                                                               ; 1                 ; 6       ;
;      - controller:inst1|freq1[8]                                                                                ; 1                 ; 6       ;
;      - controller:inst1|freq1[5]                                                                                ; 1                 ; 6       ;
;      - controller:inst1|freq1[6]                                                                                ; 1                 ; 6       ;
;      - controller:inst1|freq1[7]                                                                                ; 1                 ; 6       ;
;      - controller:inst1|freq1[2]                                                                                ; 1                 ; 6       ;
;      - controller:inst1|freq1[3]                                                                                ; 1                 ; 6       ;
;      - controller:inst1|freq1[4]                                                                                ; 1                 ; 6       ;
;      - controller:inst1|freq1[0]                                                                                ; 1                 ; 6       ;
;      - controller:inst1|freq1[1]                                                                                ; 1                 ; 6       ;
;      - controller:inst1|prev_edit_change_rot[0]                                                                 ; 1                 ; 6       ;
;      - controller:inst1|modifier[1]~5                                                                           ; 1                 ; 6       ;
;      - controller:inst1|prev_arp_mode_in                                                                        ; 1                 ; 6       ;
;      - controller:inst1|trig_vec[4]~162                                                                         ; 1                 ; 6       ;
;      - controller:inst1|trig_vec[2]~170                                                                         ; 1                 ; 6       ;
;      - controller:inst1|gateblip2~5                                                                             ; 1                 ; 6       ;
;      - controller:inst1|trig_vec[6]~171                                                                         ; 1                 ; 6       ;
;      - controller:inst1|wait_cycle~1                                                                            ; 1                 ; 6       ;
;      - controller:inst1|prev_str_1[7]~98                                                                        ; 1                 ; 6       ;
;      - controller:inst1|prev_str_1[7]~99                                                                        ; 1                 ; 6       ;
;      - controller:inst1|key2[6]~414                                                                             ; 1                 ; 6       ;
;      - controller:inst1|prev_str_2[7]~99                                                                        ; 1                 ; 6       ;
;      - controller:inst1|prev_str_3[7]~99                                                                        ; 1                 ; 6       ;
;      - controller:inst1|gate1~32                                                                                ; 1                 ; 6       ;
;      - controller:inst1|gate3~26                                                                                ; 1                 ; 6       ;
;      - controller:inst1|lpm_rom0:f2|altsyncram:altsyncram_component|altsyncram_bj91:auto_generated|ram_block1a0 ; 1                 ; 6       ;
;      - controller:inst1|lpm_rom0:f3|altsyncram:altsyncram_component|altsyncram_bj91:auto_generated|ram_block1a0 ; 1                 ; 6       ;
; wave_bank_rot[0]                                                                                                ;                   ;         ;
;      - controller:inst1|prev_wave_bank_rot[0]                                                                   ; 1                 ; 6       ;
;      - controller:inst1|save_bank_t[0]~6                                                                        ; 1                 ; 6       ;
; wave_bank_rot[1]                                                                                                ;                   ;         ;
;      - controller:inst1|Add8~1                                                                                  ; 0                 ; 6       ;
;      - controller:inst1|Add8~2                                                                                  ; 0                 ; 6       ;
; edit_select_rot[1]                                                                                              ;                   ;         ;
;      - controller:inst1|param[2]~39                                                                             ; 1                 ; 6       ;
;      - controller:inst1|param[1]~41                                                                             ; 1                 ; 6       ;
;      - controller:inst1|param[2]~43                                                                             ; 1                 ; 6       ;
;      - controller:inst1|param[3]~45                                                                             ; 1                 ; 6       ;
;      - controller:inst1|param[4]~47                                                                             ; 1                 ; 6       ;
;      - controller:inst1|param[5]~49                                                                             ; 1                 ; 6       ;
;      - edit_select_rot[1]~_wirecell                                                                             ; 1                 ; 6       ;
; edit_select_rot[0]                                                                                              ;                   ;         ;
;      - controller:inst1|prev_edit_sel_rot[0]                                                                    ; 0                 ; 6       ;
;      - controller:inst1|param[3]~40                                                                             ; 0                 ; 6       ;
; waveform_rot[0]                                                                                                 ;                   ;         ;
;      - wavegen:inst6|prev_wave_form_rot[0]                                                                      ; 0                 ; 6       ;
;      - wavegen:inst6|wave_sel[2]~16                                                                             ; 0                 ; 6       ;
; waveform_rot[1]                                                                                                 ;                   ;         ;
;      - wavegen:inst6|Add0~1                                                                                     ; 1                 ; 6       ;
;      - wavegen:inst6|Add0~2                                                                                     ; 1                 ; 6       ;
; save                                                                                                            ;                   ;         ;
;      - debouncer:inst26|shift[11]~0                                                                             ; 1                 ; 6       ;
; edit_change_rot[0]                                                                                              ;                   ;         ;
;      - controller:inst1|prev_edit_change_rot[0]                                                                 ; 0                 ; 6       ;
;      - controller:inst1|modifier[0]~4                                                                           ; 0                 ; 6       ;
;      - controller:inst1|modifier[1]~5                                                                           ; 0                 ; 6       ;
;      - controller:inst1|modifier[1]~6                                                                           ; 0                 ; 6       ;
; edit_change_rot[1]                                                                                              ;                   ;         ;
;      - controller:inst1|modifier[0]~4                                                                           ; 0                 ; 6       ;
; arpmodein                                                                                                       ;                   ;         ;
;      - debouncer:inst23|shift[11]~0                                                                             ; 1                 ; 6       ;
; data_in[7]                                                                                                      ;                   ;         ;
;      - s2p:inst|tmp_data[7][6]                                                                                  ; 0                 ; 6       ;
;      - s2p:inst|tmp_data[7][5]                                                                                  ; 0                 ; 6       ;
;      - s2p:inst|tmp_data[7][4]                                                                                  ; 0                 ; 6       ;
;      - s2p:inst|tmp_data[7][7]~feeder                                                                           ; 0                 ; 6       ;
;      - s2p:inst|tmp_data[7][3]~feeder                                                                           ; 0                 ; 6       ;
;      - s2p:inst|tmp_data[7][2]~feeder                                                                           ; 0                 ; 6       ;
;      - s2p:inst|tmp_data[7][0]~feeder                                                                           ; 0                 ; 6       ;
;      - s2p:inst|tmp_data[7][1]~feeder                                                                           ; 0                 ; 6       ;
; btn_vec[4]                                                                                                      ;                   ;         ;
;      - btn_reg:inst4|shiftarr[4][9]~0                                                                           ; 0                 ; 6       ;
; btn_vec[6]                                                                                                      ;                   ;         ;
;      - btn_reg:inst4|shiftarr[6][9]~1                                                                           ; 1                 ; 6       ;
; btn_vec[1]                                                                                                      ;                   ;         ;
;      - btn_reg:inst4|shiftarr[1][9]~2                                                                           ; 0                 ; 6       ;
; btn_vec[5]                                                                                                      ;                   ;         ;
;      - btn_reg:inst4|shiftarr[5][9]~3                                                                           ; 1                 ; 6       ;
; btn_vec[3]                                                                                                      ;                   ;         ;
;      - btn_reg:inst4|shiftarr[3][9]~4                                                                           ; 0                 ; 6       ;
; btn_vec[2]                                                                                                      ;                   ;         ;
;      - btn_reg:inst4|shiftarr[2][9]~5                                                                           ; 1                 ; 6       ;
; btn_vec[0]                                                                                                      ;                   ;         ;
;      - btn_reg:inst4|shiftarr[0][9]~6                                                                           ; 0                 ; 6       ;
; data_in[8]                                                                                                      ;                   ;         ;
;      - s2p:inst|tmp_data[8][5]                                                                                  ; 1                 ; 6       ;
;      - s2p:inst|tmp_data[8][4]                                                                                  ; 1                 ; 6       ;
;      - s2p:inst|tmp_data[8][2]                                                                                  ; 1                 ; 6       ;
;      - s2p:inst|tmp_data[8][1]                                                                                  ; 1                 ; 6       ;
;      - s2p:inst|tmp_data[8][0]                                                                                  ; 1                 ; 6       ;
;      - s2p:inst|tmp_data[8][7]~feeder                                                                           ; 1                 ; 6       ;
;      - s2p:inst|tmp_data[8][3]~feeder                                                                           ; 1                 ; 6       ;
;      - s2p:inst|tmp_data[8][6]~feeder                                                                           ; 1                 ; 6       ;
; data_in[9]                                                                                                      ;                   ;         ;
;      - s2p:inst|tmp_data[9][6]                                                                                  ; 1                 ; 6       ;
;      - s2p:inst|tmp_data[9][2]                                                                                  ; 1                 ; 6       ;
;      - s2p:inst|tmp_data[9][4]~feeder                                                                           ; 1                 ; 6       ;
;      - s2p:inst|tmp_data[9][5]~feeder                                                                           ; 1                 ; 6       ;
;      - s2p:inst|tmp_data[9][0]~feeder                                                                           ; 1                 ; 6       ;
;      - s2p:inst|tmp_data[9][1]~feeder                                                                           ; 1                 ; 6       ;
;      - s2p:inst|tmp_data[9][3]~feeder                                                                           ; 1                 ; 6       ;
;      - s2p:inst|tmp_data[9][7]~feeder                                                                           ; 1                 ; 6       ;
+-----------------------------------------------------------------------------------------------------------------+-------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                      ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                      ; Location           ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; altera_internal_jtag~TCKUTAP                                                                                                                                                              ; JTAG_X1_Y10_N0     ; 99      ; Clock                      ; yes    ; Global Clock         ; GCLK5            ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                              ; JTAG_X1_Y10_N0     ; 21      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; btn_reg:inst4|Equal0~4                                                                                                                                                                    ; LCCOMB_X2_Y16_N30  ; 16      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; btn_reg:inst4|Equal16~1                                                                                                                                                                   ; LCCOMB_X12_Y16_N10 ; 12      ; Clock enable, Sync. clear  ; no     ; --                   ; --               ; --                        ;
; btn_reg:inst4|btn_clk                                                                                                                                                                     ; LCFF_X3_Y16_N29    ; 12      ; Clock                      ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; btn_reg:inst4|btn_clk                                                                                                                                                                     ; LCFF_X3_Y16_N29    ; 9       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; clk                                                                                                                                                                                       ; PIN_17             ; 12      ; Clock                      ; no     ; --                   ; --               ; --                        ;
; clk                                                                                                                                                                                       ; PIN_17             ; 694     ; Clock                      ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; controller:inst1|Equal4~6                                                                                                                                                                 ; LCCOMB_X15_Y16_N2  ; 6       ; Latch enable               ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; controller:inst1|Equal5~0                                                                                                                                                                 ; LCCOMB_X12_Y17_N28 ; 15      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; controller:inst1|arpmode~3                                                                                                                                                                ; LCCOMB_X21_Y12_N12 ; 43      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; controller:inst1|controller_save_bank:sv_bnk|wren                                                                                                                                         ; LCFF_X1_Y6_N3      ; 3       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; controller:inst1|freq1[5]~88                                                                                                                                                              ; LCCOMB_X10_Y15_N4  ; 13      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; controller:inst1|gate1                                                                                                                                                                    ; LCFF_X30_Y10_N9    ; 34      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; controller:inst1|gate2                                                                                                                                                                    ; LCFF_X29_Y10_N1    ; 34      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; controller:inst1|gate2~21                                                                                                                                                                 ; LCCOMB_X28_Y10_N6  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; controller:inst1|gate3                                                                                                                                                                    ; LCFF_X28_Y10_N1    ; 34      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; controller:inst1|key1[4]~139                                                                                                                                                              ; LCCOMB_X26_Y14_N10 ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; controller:inst1|key2[6]~423                                                                                                                                                              ; LCCOMB_X25_Y13_N10 ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; controller:inst1|key2[6]~437                                                                                                                                                              ; LCCOMB_X25_Y13_N22 ; 7       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; controller:inst1|key3[5]~413                                                                                                                                                              ; LCCOMB_X24_Y15_N26 ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; controller:inst1|key3[5]~426                                                                                                                                                              ; LCCOMB_X26_Y14_N22 ; 8       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; controller:inst1|maj7:seq1|altsyncram:altsyncram_component|altsyncram_pec1:auto_generated|sld_mod_ram_rom:mgl_prim2|Equal1~1                                                              ; LCCOMB_X13_Y13_N24 ; 4       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; controller:inst1|maj7:seq1|altsyncram:altsyncram_component|altsyncram_pec1:auto_generated|sld_mod_ram_rom:mgl_prim2|enable_write~1                                                        ; LCCOMB_X12_Y13_N10 ; 1       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; controller:inst1|maj7:seq1|altsyncram:altsyncram_component|altsyncram_pec1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~5                                                           ; LCCOMB_X10_Y13_N8  ; 4       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; controller:inst1|maj7:seq1|altsyncram:altsyncram_component|altsyncram_pec1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~8                                                           ; LCCOMB_X12_Y13_N24 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; controller:inst1|maj7:seq1|altsyncram:altsyncram_component|altsyncram_pec1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~9                                                           ; LCCOMB_X12_Y15_N0  ; 7       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; controller:inst1|maj7:seq1|altsyncram:altsyncram_component|altsyncram_pec1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[3]~17                                                ; LCCOMB_X12_Y7_N28  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; controller:inst1|maj7:seq1|altsyncram:altsyncram_component|altsyncram_pec1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR[0]~16      ; LCCOMB_X13_Y13_N4  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; controller:inst1|maj7:seq1|altsyncram:altsyncram_component|altsyncram_pec1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[0]~35 ; LCCOMB_X9_Y8_N6    ; 5       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; controller:inst1|maj7:seq1|altsyncram:altsyncram_component|altsyncram_pec1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[0]~36 ; LCCOMB_X13_Y13_N14 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; controller:inst1|modifier[1]~5                                                                                                                                                            ; LCCOMB_X33_Y11_N30 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; controller:inst1|param[2]~39                                                                                                                                                              ; LCCOMB_X25_Y9_N4   ; 6       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; controller:inst1|param[3]~40                                                                                                                                                              ; LCCOMB_X18_Y17_N8  ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; controller:inst1|play_vec[2]~83                                                                                                                                                           ; LCCOMB_X17_Y17_N4  ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; controller:inst1|prev_str_1[7]~99                                                                                                                                                         ; LCCOMB_X30_Y10_N2  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; controller:inst1|prev_str_2[7]~99                                                                                                                                                         ; LCCOMB_X28_Y11_N18 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; controller:inst1|prev_str_3[7]~99                                                                                                                                                         ; LCCOMB_X28_Y10_N26 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; controller:inst1|save_bank_t[0]~6                                                                                                                                                         ; LCCOMB_X23_Y15_N8  ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; controller:inst1|seq_index[1]~30                                                                                                                                                          ; LCCOMB_X19_Y14_N26 ; 7       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; controller:inst1|tempo_ctr[9]~48                                                                                                                                                          ; LCCOMB_X12_Y3_N26  ; 24      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; controller:inst1|trig_vec[2]~170                                                                                                                                                          ; LCCOMB_X18_Y17_N28 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; controller:inst1|trig_vec[4]~162                                                                                                                                                          ; LCCOMB_X18_Y17_N12 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; debouncer:inst26|Equal0                                                                                                                                                                   ; LCCOMB_X1_Y6_N28   ; 3       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; divider:inst24|Equal0~2                                                                                                                                                                   ; LCCOMB_X1_Y9_N22   ; 11      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; divider:inst24|clkout                                                                                                                                                                     ; LCFF_X1_Y9_N27     ; 12      ; Clock                      ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; divider:inst24|clkout                                                                                                                                                                     ; LCFF_X1_Y9_N27     ; 13      ; Clock                      ; no     ; --                   ; --               ; --                        ;
; modulator:inst3|Equal1~5                                                                                                                                                                  ; LCCOMB_X17_Y11_N18 ; 18      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; modulator:inst3|attack[7]~17                                                                                                                                                              ; LCCOMB_X25_Y9_N0   ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; modulator:inst3|decay[5]~26                                                                                                                                                               ; LCCOMB_X23_Y3_N18  ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; modulator:inst3|decay_ctr1[7]~42                                                                                                                                                          ; LCCOMB_X21_Y8_N30  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; modulator:inst3|decay_ctr2[2]~42                                                                                                                                                          ; LCCOMB_X19_Y11_N14 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; modulator:inst3|decay_ctr3[3]~42                                                                                                                                                          ; LCCOMB_X18_Y11_N0  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; modulator:inst3|release[5]~25                                                                                                                                                             ; LCCOMB_X23_Y3_N12  ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; modulator:inst3|release_ctr1[1]~48                                                                                                                                                        ; LCCOMB_X19_Y4_N22  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; modulator:inst3|release_ctr2[2]~48                                                                                                                                                        ; LCCOMB_X21_Y6_N22  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; modulator:inst3|release_ctr3[0]~48                                                                                                                                                        ; LCCOMB_X19_Y9_N30  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; modulator:inst3|wave1[7]~49                                                                                                                                                               ; LCCOMB_X19_Y3_N10  ; 21      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; modulator:inst3|wave1[7]~54                                                                                                                                                               ; LCCOMB_X19_Y4_N26  ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; modulator:inst3|wave2[0]~49                                                                                                                                                               ; LCCOMB_X9_Y5_N18   ; 21      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; modulator:inst3|wave2[0]~54                                                                                                                                                               ; LCCOMB_X21_Y6_N0   ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; modulator:inst3|wave3[10]~49                                                                                                                                                              ; LCCOMB_X18_Y11_N20 ; 21      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; modulator:inst3|wave3[10]~54                                                                                                                                                              ; LCCOMB_X19_Y9_N28  ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; p2s:inst5|i_ioclk                                                                                                                                                                         ; LCFF_X2_Y9_N25     ; 5       ; Clock                      ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; reset                                                                                                                                                                                     ; PIN_24             ; 51      ; Clock, Clock enable        ; no     ; --                   ; --               ; --                        ;
; reset~clk_delay_ctrl                                                                                                                                                                      ; CLKDELAYCTRL_G1    ; 89      ; Async. clear               ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; s2p:inst|Decoder0~0                                                                                                                                                                       ; LCCOMB_X22_Y6_N6   ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; s2p:inst|Decoder0~1                                                                                                                                                                       ; LCCOMB_X22_Y6_N16  ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; s2p:inst|Decoder0~2                                                                                                                                                                       ; LCCOMB_X22_Y6_N18  ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; s2p:inst|Decoder0~3                                                                                                                                                                       ; LCCOMB_X22_Y6_N12  ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; s2p:inst|Decoder0~4                                                                                                                                                                       ; LCCOMB_X22_Y6_N30  ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; s2p:inst|Decoder0~5                                                                                                                                                                       ; LCCOMB_X22_Y6_N24  ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; s2p:inst|Decoder0~6                                                                                                                                                                       ; LCCOMB_X22_Y6_N26  ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; s2p:inst|Decoder0~7                                                                                                                                                                       ; LCCOMB_X22_Y6_N20  ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; s2p:inst|Equal0~1                                                                                                                                                                         ; LCCOMB_X32_Y7_N10  ; 26      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; s2p:inst|Equal4~1                                                                                                                                                                         ; LCCOMB_X33_Y8_N30  ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; s2p:inst|i_ioclk                                                                                                                                                                          ; LCFF_X32_Y8_N25    ; 24      ; Clock                      ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; s2p:inst|io_en[1]~23                                                                                                                                                                      ; LCCOMB_X32_Y8_N28  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; s2p:inst|ioclk~6                                                                                                                                                                          ; LCCOMB_X32_Y8_N8   ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|clr_reg                                                                                                                                                              ; LCFF_X9_Y12_N11    ; 21      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|irf_reg[1][0]                                                                                                                                                        ; LCFF_X10_Y13_N13   ; 11      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|irf_reg[1][2]~38                                                                                                                                                     ; LCCOMB_X9_Y13_N16  ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|irf_reg[1][3]                                                                                                                                                        ; LCFF_X10_Y13_N23   ; 8       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|irsr_reg[0]~30                                                                                                                                                       ; LCCOMB_X8_Y13_N4   ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|irsr_reg[5]                                                                                                                                                          ; LCFF_X8_Y13_N25    ; 17      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|reset_ena_reg                                                                                                                                                        ; LCFF_X12_Y13_N7    ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|shadow_irf_reg[1][2]~32                                                                                                                                              ; LCCOMB_X8_Y13_N6   ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[2]~16                                                                                                                                ; LCCOMB_X13_Y13_N0  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|sld_rom_sr:hub_info_reg|word_counter[0]~27                                                                                                                           ; LCCOMB_X14_Y13_N30 ; 5       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|sld_rom_sr:hub_info_reg|word_counter[0]~28                                                                                                                           ; LCCOMB_X13_Y13_N28 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]                                                                                                                                   ; LCFF_X9_Y12_N13    ; 14      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                                                  ; LCFF_X9_Y12_N19    ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                                                   ; LCFF_X9_Y12_N1     ; 21      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                   ; LCFF_X12_Y13_N29   ; 10      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|virtual_ir_dr_scan_proc~2                                                                                                                                            ; LCCOMB_X9_Y12_N26  ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|virtual_ir_scan_reg                                                                                                                                                  ; LCFF_X8_Y8_N1      ; 19      ; Async. clear, Clock enable ; no     ; --                   ; --               ; --                        ;
; wavegen:inst6|addrgen:addr_gen1|Equal0~0                                                                                                                                                  ; LCCOMB_X6_Y14_N26  ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; wavegen:inst6|addrgen:addr_gen1|LessThan0~34                                                                                                                                              ; LCCOMB_X5_Y14_N16  ; 19      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; wavegen:inst6|addrgen:addr_gen1|addr[0]~7                                                                                                                                                 ; LCCOMB_X7_Y8_N18   ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; wavegen:inst6|addrgen:addr_gen1|lpm_divide0:div1|lpm_divide:lpm_divide_component|lpm_divide_bft:auto_generated|sign_div_unsign_p8i:divider|alt_u_div_7nf:divider|selnose[152]             ; LCCOMB_X5_Y14_N24  ; 8       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; wavegen:inst6|addrgen:addr_gen2|Equal0~0                                                                                                                                                  ; LCCOMB_X8_Y3_N20   ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; wavegen:inst6|addrgen:addr_gen2|LessThan0~34                                                                                                                                              ; LCCOMB_X8_Y3_N16   ; 19      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; wavegen:inst6|addrgen:addr_gen2|addr[0]~7                                                                                                                                                 ; LCCOMB_X8_Y3_N26   ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; wavegen:inst6|addrgen:addr_gen2|lpm_divide0:div1|lpm_divide:lpm_divide_component|lpm_divide_bft:auto_generated|sign_div_unsign_p8i:divider|alt_u_div_7nf:divider|selnose[152]             ; LCCOMB_X6_Y5_N0    ; 8       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; wavegen:inst6|addrgen:addr_gen3|Equal0~0                                                                                                                                                  ; LCCOMB_X31_Y15_N10 ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; wavegen:inst6|addrgen:addr_gen3|LessThan0~34                                                                                                                                              ; LCCOMB_X29_Y14_N16 ; 19      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; wavegen:inst6|addrgen:addr_gen3|addr[0]~7                                                                                                                                                 ; LCCOMB_X31_Y10_N26 ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; wavegen:inst6|addrgen:addr_gen3|lpm_divide0:div1|lpm_divide:lpm_divide_component|lpm_divide_bft:auto_generated|sign_div_unsign_p8i:divider|alt_u_div_7nf:divider|selnose[152]             ; LCCOMB_X29_Y17_N8  ; 8       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; wavegen:inst6|process_0~1                                                                                                                                                                 ; LCCOMB_X26_Y9_N4   ; 34      ; Clock enable, Sync. load   ; no     ; --                   ; --               ; --                        ;
; wavegen:inst6|wave_sel[2]~16                                                                                                                                                              ; LCCOMB_X26_Y9_N30  ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; wavegen:inst6|wavegen_save_bank:waveselect_bank|wren                                                                                                                                      ; LCFF_X26_Y9_N17    ; 2       ; Write enable               ; no     ; --                   ; --               ; --                        ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                      ;
+------------------------------+-------------------+---------+----------------------+------------------+---------------------------+
; Name                         ; Location          ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------+-------------------+---------+----------------------+------------------+---------------------------+
; altera_internal_jtag~TCKUTAP ; JTAG_X1_Y10_N0    ; 99      ; Global Clock         ; GCLK5            ; --                        ;
; btn_reg:inst4|btn_clk        ; LCFF_X3_Y16_N29   ; 12      ; Global Clock         ; GCLK7            ; --                        ;
; clk                          ; PIN_17            ; 694     ; Global Clock         ; GCLK2            ; --                        ;
; controller:inst1|Equal4~6    ; LCCOMB_X15_Y16_N2 ; 6       ; Global Clock         ; GCLK6            ; --                        ;
; divider:inst24|clkout        ; LCFF_X1_Y9_N27    ; 12      ; Global Clock         ; GCLK0            ; --                        ;
; p2s:inst5|i_ioclk            ; LCFF_X2_Y9_N25    ; 5       ; Global Clock         ; GCLK3            ; --                        ;
; reset~clk_delay_ctrl         ; CLKDELAYCTRL_G1   ; 89      ; Global Clock         ; GCLK1            ; --                        ;
; s2p:inst|i_ioclk             ; LCFF_X32_Y8_N25   ; 24      ; Global Clock         ; GCLK4            ; --                        ;
+------------------------------+-------------------+---------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                                               ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                                                ; Fan-Out ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; modulator:inst3|attack[7]                                                                                                                                                           ; 85      ;
; modulator:inst3|decay[7]                                                                                                                                                            ; 77      ;
; modulator:inst3|release[7]                                                                                                                                                          ; 72      ;
; modulator:inst3|attack[0]                                                                                                                                                           ; 70      ;
; modulator:inst3|attack[1]                                                                                                                                                           ; 68      ;
; modulator:inst3|decay[0]                                                                                                                                                            ; 65      ;
; modulator:inst3|release[0]                                                                                                                                                          ; 64      ;
; modulator:inst3|attack[6]                                                                                                                                                           ; 64      ;
; modulator:inst3|decay[3]                                                                                                                                                            ; 63      ;
; controller:inst1|play_vec[4]                                                                                                                                                        ; 62      ;
; controller:inst1|process_3~59                                                                                                                                                       ; 61      ;
; modulator:inst3|attack[3]                                                                                                                                                           ; 61      ;
; modulator:inst3|attack[2]                                                                                                                                                           ; 60      ;
; modulator:inst3|release[1]                                                                                                                                                          ; 59      ;
; modulator:inst3|release[2]                                                                                                                                                          ; 59      ;
; modulator:inst3|decay[1]                                                                                                                                                            ; 59      ;
; modulator:inst3|decay[2]                                                                                                                                                            ; 59      ;
; modulator:inst3|release[5]                                                                                                                                                          ; 58      ;
; controller:inst1|play_vec[5]                                                                                                                                                        ; 57      ;
; modulator:inst3|release[4]                                                                                                                                                          ; 56      ;
; modulator:inst3|release[3]                                                                                                                                                          ; 56      ;
; modulator:inst3|attack[5]                                                                                                                                                           ; 56      ;
; modulator:inst3|decay[5]                                                                                                                                                            ; 56      ;
; modulator:inst3|decay[6]                                                                                                                                                            ; 56      ;
; modulator:inst3|release[6]                                                                                                                                                          ; 53      ;
; modulator:inst3|attack[4]                                                                                                                                                           ; 53      ;
; modulator:inst3|decay[4]                                                                                                                                                            ; 53      ;
; reset                                                                                                                                                                               ; 51      ;
; controller:inst1|arpmode~3                                                                                                                                                          ; 43      ;
; controller:inst1|trig_vec[3]                                                                                                                                                        ; 40      ;
; controller:inst1|trig_vec[5]                                                                                                                                                        ; 36      ;
; wavegen:inst6|Mux0~0                                                                                                                                                                ; 36      ;
; controller:inst1|process_3~2                                                                                                                                                        ; 35      ;
; wavegen:inst6|process_0~1                                                                                                                                                           ; 34      ;
; controller:inst1|gate3                                                                                                                                                              ; 34      ;
; controller:inst1|gate2                                                                                                                                                              ; 34      ;
; controller:inst1|gate1                                                                                                                                                              ; 34      ;
; controller:inst1|play_vec[3]                                                                                                                                                        ; 33      ;
; controller:inst1|trig_vec[1]                                                                                                                                                        ; 31      ;
; s2p:inst|Equal0~1                                                                                                                                                                   ; 26      ;
; ~GND                                                                                                                                                                                ; 24      ;
; controller:inst1|tempo_ctr[9]~48                                                                                                                                                    ; 24      ;
; modulator:inst3|lpm_divide:Div5|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|selnose[105]~170                                                    ; 23      ;
; modulator:inst3|lpm_divide:Div1|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|sel[27]                                                             ; 23      ;
; controller:inst1|freq3[0]                                                                                                                                                           ; 22      ;
; controller:inst1|freq2[0]                                                                                                                                                           ; 22      ;
; wavegen:inst6|addrgen:addr_gen3|lpm_divide0:div1|lpm_divide:lpm_divide_component|lpm_divide_bft:auto_generated|sign_div_unsign_p8i:divider|alt_u_div_7nf:divider|DFFDenominator[12] ; 22      ;
; wavegen:inst6|addrgen:addr_gen2|lpm_divide0:div1|lpm_divide:lpm_divide_component|lpm_divide_bft:auto_generated|sign_div_unsign_p8i:divider|alt_u_div_7nf:divider|DFFDenominator[12] ; 22      ;
; controller:inst1|freq1[0]                                                                                                                                                           ; 22      ;
; wavegen:inst6|addrgen:addr_gen1|lpm_divide0:div1|lpm_divide:lpm_divide_component|lpm_divide_bft:auto_generated|sign_div_unsign_p8i:divider|alt_u_div_7nf:divider|DFFDenominator[12] ; 22      ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+--------------------------------------------------------------------------------------------------------------------------------------------------+------+----------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+--------------+-------------------------+
; Name                                                                                                                                             ; Type ; Mode           ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M4Ks ; MIF          ; Location                ;
+--------------------------------------------------------------------------------------------------------------------------------------------------+------+----------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+--------------+-------------------------+
; controller:inst1|controller_save_bank:sv_bnk|int_bank:ch1_offset2_bank|altsyncram:altsyncram_component|altsyncram_sjc1:auto_generated|ALTSYNCRAM ; M4K  ; Single Port    ; Single Clock ; 8            ; 6            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 48   ; 8                           ; 6                           ; --                          ; --                          ; 48                  ; 1    ; None         ; M4K_X27_Y11             ;
; controller:inst1|controller_save_bank:sv_bnk|int_bank:ch1_offset3_bank|altsyncram:altsyncram_component|altsyncram_sjc1:auto_generated|ALTSYNCRAM ; M4K  ; Single Port    ; Single Clock ; 8            ; 6            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 48   ; 8                           ; 6                           ; --                          ; --                          ; 48                  ; 2    ; None         ; M4K_X27_Y11, M4K_X27_Y6 ;
; controller:inst1|controller_save_bank:sv_bnk|int_bank:ch2_offset2_bank|altsyncram:altsyncram_component|altsyncram_sjc1:auto_generated|ALTSYNCRAM ; M4K  ; Single Port    ; Single Clock ; 8            ; 6            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 48   ; 8                           ; 6                           ; --                          ; --                          ; 48                  ; 1    ; None         ; M4K_X27_Y11             ;
; controller:inst1|controller_save_bank:sv_bnk|int_bank:ch2_offset3_bank|altsyncram:altsyncram_component|altsyncram_sjc1:auto_generated|ALTSYNCRAM ; M4K  ; Single Port    ; Single Clock ; 8            ; 6            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 48   ; 8                           ; 6                           ; --                          ; --                          ; 48                  ; 1    ; None         ; M4K_X27_Y11             ;
; controller:inst1|controller_save_bank:sv_bnk|int_bank:ch3_offset2_bank|altsyncram:altsyncram_component|altsyncram_sjc1:auto_generated|ALTSYNCRAM ; M4K  ; Single Port    ; Single Clock ; 8            ; 6            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 48   ; 8                           ; 6                           ; --                          ; --                          ; 48                  ; 1    ; None         ; M4K_X27_Y11             ;
; controller:inst1|controller_save_bank:sv_bnk|int_bank:ch3_offset3_bank|altsyncram:altsyncram_component|altsyncram_sjc1:auto_generated|ALTSYNCRAM ; M4K  ; Single Port    ; Single Clock ; 8            ; 6            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 48   ; 8                           ; 6                           ; --                          ; --                          ; 48                  ; 1    ; None         ; M4K_X27_Y11             ;
; controller:inst1|controller_save_bank:sv_bnk|int_bank:mode_bank|altsyncram:altsyncram_component|altsyncram_sjc1:auto_generated|ALTSYNCRAM        ; M4K  ; Single Port    ; Single Clock ; 8            ; 6            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 48   ; 8                           ; 1                           ; --                          ; --                          ; 8                   ; 1    ; None         ; M4K_X27_Y11             ;
; controller:inst1|controller_save_bank:sv_bnk|int_bank:octave_bank|altsyncram:altsyncram_component|altsyncram_sjc1:auto_generated|ALTSYNCRAM      ; M4K  ; Single Port    ; Single Clock ; 8            ; 6            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 48   ; 8                           ; 3                           ; --                          ; --                          ; 24                  ; 1    ; None         ; M4K_X27_Y11             ;
; controller:inst1|keyrom:kr1|altsyncram:altsyncram_component|altsyncram_6k71:auto_generated|ALTSYNCRAM                                            ; AUTO ; ROM            ; Single Clock ; 256          ; 7            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 1792 ; 256                         ; 7                           ; --                          ; --                          ; 1792                ; 1    ; keys.mif     ; M4K_X27_Y13             ;
; controller:inst1|keyrom:kr2|altsyncram:altsyncram_component|altsyncram_6k71:auto_generated|ALTSYNCRAM                                            ; AUTO ; ROM            ; Single Clock ; 256          ; 7            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 1792 ; 256                         ; 7                           ; --                          ; --                          ; 1792                ; 1    ; keys.mif     ; M4K_X27_Y9              ;
; controller:inst1|keyrom:kr3|altsyncram:altsyncram_component|altsyncram_6k71:auto_generated|ALTSYNCRAM                                            ; AUTO ; ROM            ; Single Clock ; 256          ; 7            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 1792 ; 256                         ; 7                           ; --                          ; --                          ; 1792                ; 1    ; keys.mif     ; M4K_X11_Y6              ;
; controller:inst1|lpm_rom0:f1|altsyncram:altsyncram_component|altsyncram_bj91:auto_generated|ALTSYNCRAM                                           ; M4K  ; ROM            ; Single Clock ; 89           ; 13           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 1157 ; 89                          ; 13                          ; --                          ; --                          ; 1157                ; 1    ; notes.mif    ; M4K_X11_Y15             ;
; controller:inst1|lpm_rom0:f2|altsyncram:altsyncram_component|altsyncram_bj91:auto_generated|ALTSYNCRAM                                           ; M4K  ; ROM            ; Dual Clocks  ; 89           ; 13           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 1157 ; 89                          ; 13                          ; --                          ; --                          ; 1157                ; 1    ; notes.mif    ; M4K_X11_Y5              ;
; controller:inst1|lpm_rom0:f3|altsyncram:altsyncram_component|altsyncram_bj91:auto_generated|ALTSYNCRAM                                           ; M4K  ; ROM            ; Dual Clocks  ; 89           ; 13           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 1157 ; 89                          ; 13                          ; --                          ; --                          ; 1157                ; 1    ; notes.mif    ; M4K_X27_Y15             ;
; controller:inst1|maj7:seq1|altsyncram:altsyncram_component|altsyncram_pec1:auto_generated|altsyncram_en82:altsyncram1|ALTSYNCRAM                 ; AUTO ; True Dual Port ; Dual Clocks  ; 128          ; 8            ; 128          ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 1024 ; 128                         ; 8                           ; 128                         ; 8                           ; 1024                ; 1    ; maj7.mif     ; M4K_X11_Y7              ;
; modulator:inst3|modulator_save_bank:md_sv_bnk|bytebank:attbank|altsyncram:altsyncram_component|altsyncram_ujc1:auto_generated|ALTSYNCRAM         ; M4K  ; Single Port    ; Single Clock ; 8            ; 8            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 64   ; 8                           ; 8                           ; --                          ; --                          ; 64                  ; 1    ; None         ; M4K_X27_Y8              ;
; modulator:inst3|modulator_save_bank:md_sv_bnk|bytebank:decbank|altsyncram:altsyncram_component|altsyncram_ujc1:auto_generated|ALTSYNCRAM         ; M4K  ; Single Port    ; Single Clock ; 8            ; 8            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 64   ; 8                           ; 8                           ; --                          ; --                          ; 64                  ; 1    ; None         ; M4K_X27_Y8              ;
; modulator:inst3|modulator_save_bank:md_sv_bnk|bytebank:relbank|altsyncram:altsyncram_component|altsyncram_ujc1:auto_generated|ALTSYNCRAM         ; M4K  ; Single Port    ; Single Clock ; 8            ; 8            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 64   ; 8                           ; 8                           ; --                          ; --                          ; 64                  ; 1    ; None         ; M4K_X27_Y8              ;
; wavegen:inst6|square:sq1|altsyncram:altsyncram_component|altsyncram_pra1:auto_generated|ALTSYNCRAM                                               ; AUTO ; ROM            ; Single Clock ; 128          ; 12           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 1536 ; 128                         ; 12                          ; --                          ; --                          ; 1536                ; 1    ; square.mif   ; M4K_X11_Y8              ;
; wavegen:inst6|square:sq2|altsyncram:altsyncram_component|altsyncram_pra1:auto_generated|ALTSYNCRAM                                               ; AUTO ; ROM            ; Single Clock ; 128          ; 12           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 1536 ; 128                         ; 12                          ; --                          ; --                          ; 1536                ; 1    ; square.mif   ; M4K_X27_Y7              ;
; wavegen:inst6|square:sq3|altsyncram:altsyncram_component|altsyncram_pra1:auto_generated|ALTSYNCRAM                                               ; AUTO ; ROM            ; Single Clock ; 128          ; 12           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 1536 ; 128                         ; 12                          ; --                          ; --                          ; 1536                ; 1    ; square.mif   ; M4K_X27_Y10             ;
; wavegen:inst6|triangle:tri1|altsyncram:altsyncram_component|altsyncram_mtc1:auto_generated|ALTSYNCRAM                                            ; AUTO ; ROM            ; Single Clock ; 128          ; 12           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 1536 ; 128                         ; 12                          ; --                          ; --                          ; 1536                ; 1    ; triangle.mif ; M4K_X11_Y8              ;
; wavegen:inst6|triangle:tri2|altsyncram:altsyncram_component|altsyncram_mtc1:auto_generated|ALTSYNCRAM                                            ; AUTO ; ROM            ; Single Clock ; 128          ; 12           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 1536 ; 128                         ; 12                          ; --                          ; --                          ; 1536                ; 1    ; triangle.mif ; M4K_X27_Y7              ;
; wavegen:inst6|triangle:tri3|altsyncram:altsyncram_component|altsyncram_mtc1:auto_generated|ALTSYNCRAM                                            ; AUTO ; ROM            ; Single Clock ; 128          ; 12           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 1536 ; 128                         ; 12                          ; --                          ; --                          ; 1536                ; 1    ; triangle.mif ; M4K_X27_Y10             ;
; wavegen:inst6|wavegen_save_bank:waveselect_bank|int_bank:mode_bank|altsyncram:altsyncram_component|altsyncram_sjc1:auto_generated|ALTSYNCRAM     ; M4K  ; Single Port    ; Single Clock ; 8            ; 6            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 48   ; 8                           ; 3                           ; --                          ; --                          ; 24                  ; 1    ; None         ; M4K_X27_Y8              ;
+--------------------------------------------------------------------------------------------------------------------------------------------------+------+----------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+--------------+-------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 0           ; 2                   ; 36                ;
; Simple Multipliers (18-bit)           ; 11          ; 1                   ; 18                ;
; Embedded Multiplier Blocks            ; 11          ; --                  ; 18                ;
; Embedded Multiplier 9-bit elements    ; 22          ; 2                   ; 36                ;
; Signed Embedded Multipliers           ; 0           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 11          ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 0           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                           ;
+----------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                                                         ; Mode                       ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+----------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; mixer:inst2|mixermult:mult1|lpm_mult:lpm_mult_component|mult_3bn:auto_generated|result[0]    ; Simple Multiplier (18-bit) ; DSPOUT_X20_Y1_N2   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    mixer:inst2|mixermult:mult1|lpm_mult:lpm_mult_component|mult_3bn:auto_generated|mac_mult1 ;                            ; DSPMULT_X20_Y1_N0  ; Variable            ;                                ; no                    ; no                    ; no                ;                 ;
; mixer:inst2|mixermult:mult2|lpm_mult:lpm_mult_component|mult_3bn:auto_generated|result[0]    ; Simple Multiplier (18-bit) ; DSPOUT_X20_Y13_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    mixer:inst2|mixermult:mult2|lpm_mult:lpm_mult_component|mult_3bn:auto_generated|mac_mult1 ;                            ; DSPMULT_X20_Y13_N0 ; Variable            ;                                ; no                    ; no                    ; no                ;                 ;
; modulator:inst3|lpm_mult:Mult1|mult_pt01:auto_generated|mac_out2                             ; Simple Multiplier (18-bit) ; DSPOUT_X20_Y8_N2   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    modulator:inst3|lpm_mult:Mult1|mult_pt01:auto_generated|mac_mult1                         ;                            ; DSPMULT_X20_Y8_N0  ; Variable            ;                                ; no                    ; no                    ; no                ;                 ;
; modulator:inst3|lpm_mult:Mult2|mult_pt01:auto_generated|mac_out2                             ; Simple Multiplier (18-bit) ; DSPOUT_X20_Y4_N2   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    modulator:inst3|lpm_mult:Mult2|mult_pt01:auto_generated|mac_mult1                         ;                            ; DSPMULT_X20_Y4_N0  ; Variable            ;                                ; no                    ; no                    ; no                ;                 ;
; modulator:inst3|lpm_mult:Mult0|mult_it01:auto_generated|mac_out2                             ; Simple Multiplier (18-bit) ; DSPOUT_X20_Y5_N2   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    modulator:inst3|lpm_mult:Mult0|mult_it01:auto_generated|mac_mult1                         ;                            ; DSPMULT_X20_Y5_N0  ; Variable            ;                                ; no                    ; yes                   ; no                ;                 ;
; modulator:inst3|lpm_mult:Mult4|mult_pt01:auto_generated|mac_out2                             ; Simple Multiplier (18-bit) ; DSPOUT_X20_Y11_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    modulator:inst3|lpm_mult:Mult4|mult_pt01:auto_generated|mac_mult1                         ;                            ; DSPMULT_X20_Y11_N0 ; Variable            ;                                ; no                    ; no                    ; no                ;                 ;
; modulator:inst3|lpm_mult:Mult5|mult_pt01:auto_generated|mac_out2                             ; Simple Multiplier (18-bit) ; DSPOUT_X20_Y6_N2   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    modulator:inst3|lpm_mult:Mult5|mult_pt01:auto_generated|mac_mult1                         ;                            ; DSPMULT_X20_Y6_N0  ; Variable            ;                                ; no                    ; no                    ; no                ;                 ;
; modulator:inst3|lpm_mult:Mult3|mult_it01:auto_generated|mac_out2                             ; Simple Multiplier (18-bit) ; DSPOUT_X20_Y7_N2   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    modulator:inst3|lpm_mult:Mult3|mult_it01:auto_generated|mac_mult1                         ;                            ; DSPMULT_X20_Y7_N0  ; Variable            ;                                ; no                    ; yes                   ; no                ;                 ;
; modulator:inst3|lpm_mult:Mult7|mult_pt01:auto_generated|mac_out2                             ; Simple Multiplier (18-bit) ; DSPOUT_X20_Y12_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    modulator:inst3|lpm_mult:Mult7|mult_pt01:auto_generated|mac_mult1                         ;                            ; DSPMULT_X20_Y12_N0 ; Variable            ;                                ; no                    ; no                    ; no                ;                 ;
; modulator:inst3|lpm_mult:Mult8|mult_pt01:auto_generated|mac_out2                             ; Simple Multiplier (18-bit) ; DSPOUT_X20_Y9_N2   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    modulator:inst3|lpm_mult:Mult8|mult_pt01:auto_generated|mac_mult1                         ;                            ; DSPMULT_X20_Y9_N0  ; Variable            ;                                ; no                    ; no                    ; no                ;                 ;
; modulator:inst3|lpm_mult:Mult6|mult_it01:auto_generated|mac_out2                             ; Simple Multiplier (18-bit) ; DSPOUT_X20_Y10_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    modulator:inst3|lpm_mult:Mult6|mult_it01:auto_generated|mac_mult1                         ;                            ; DSPMULT_X20_Y10_N0 ; Variable            ;                                ; no                    ; yes                   ; no                ;                 ;
+----------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+------------------------------------------------------+
; Interconnect Usage Summary                           ;
+----------------------------+-------------------------+
; Interconnect Resource Type ; Usage                   ;
+----------------------------+-------------------------+
; Block interconnects        ; 7,778 / 26,052 ( 30 % ) ;
; C16 interconnects          ; 37 / 1,156 ( 3 % )      ;
; C4 interconnects           ; 3,832 / 17,952 ( 21 % ) ;
; Direct links               ; 1,551 / 26,052 ( 6 % )  ;
; Global clocks              ; 8 / 8 ( 100 % )         ;
; Local interconnects        ; 2,668 / 8,256 ( 32 % )  ;
; R24 interconnects          ; 114 / 1,020 ( 11 % )    ;
; R4 interconnects           ; 4,905 / 22,440 ( 22 % ) ;
+----------------------------+-------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 12.67) ; Number of LABs  (Total = 442) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 33                            ;
; 2                                           ; 12                            ;
; 3                                           ; 9                             ;
; 4                                           ; 3                             ;
; 5                                           ; 5                             ;
; 6                                           ; 12                            ;
; 7                                           ; 11                            ;
; 8                                           ; 8                             ;
; 9                                           ; 13                            ;
; 10                                          ; 4                             ;
; 11                                          ; 8                             ;
; 12                                          ; 14                            ;
; 13                                          ; 16                            ;
; 14                                          ; 17                            ;
; 15                                          ; 25                            ;
; 16                                          ; 252                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 0.66) ; Number of LABs  (Total = 442) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 34                            ;
; 1 Clock                            ; 142                           ;
; 1 Clock enable                     ; 60                            ;
; 1 Sync. clear                      ; 12                            ;
; 1 Sync. load                       ; 13                            ;
; 2 Async. clears                    ; 2                             ;
; 2 Clock enables                    ; 13                            ;
; 2 Clocks                           ; 16                            ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 13.76) ; Number of LABs  (Total = 442) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 17                            ;
; 2                                            ; 27                            ;
; 3                                            ; 10                            ;
; 4                                            ; 4                             ;
; 5                                            ; 5                             ;
; 6                                            ; 13                            ;
; 7                                            ; 14                            ;
; 8                                            ; 5                             ;
; 9                                            ; 8                             ;
; 10                                           ; 5                             ;
; 11                                           ; 6                             ;
; 12                                           ; 8                             ;
; 13                                           ; 16                            ;
; 14                                           ; 17                            ;
; 15                                           ; 124                           ;
; 16                                           ; 60                            ;
; 17                                           ; 12                            ;
; 18                                           ; 15                            ;
; 19                                           ; 14                            ;
; 20                                           ; 13                            ;
; 21                                           ; 7                             ;
; 22                                           ; 11                            ;
; 23                                           ; 5                             ;
; 24                                           ; 10                            ;
; 25                                           ; 8                             ;
; 26                                           ; 1                             ;
; 27                                           ; 1                             ;
; 28                                           ; 3                             ;
; 29                                           ; 0                             ;
; 30                                           ; 2                             ;
; 31                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 8.06) ; Number of LABs  (Total = 442) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 0                             ;
; 1                                               ; 50                            ;
; 2                                               ; 18                            ;
; 3                                               ; 17                            ;
; 4                                               ; 11                            ;
; 5                                               ; 8                             ;
; 6                                               ; 35                            ;
; 7                                               ; 39                            ;
; 8                                               ; 26                            ;
; 9                                               ; 70                            ;
; 10                                              ; 52                            ;
; 11                                              ; 17                            ;
; 12                                              ; 32                            ;
; 13                                              ; 36                            ;
; 14                                              ; 13                            ;
; 15                                              ; 10                            ;
; 16                                              ; 6                             ;
; 17                                              ; 1                             ;
; 18                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 15.60) ; Number of LABs  (Total = 442) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 4                             ;
; 2                                            ; 27                            ;
; 3                                            ; 20                            ;
; 4                                            ; 9                             ;
; 5                                            ; 15                            ;
; 6                                            ; 8                             ;
; 7                                            ; 8                             ;
; 8                                            ; 11                            ;
; 9                                            ; 4                             ;
; 10                                           ; 14                            ;
; 11                                           ; 12                            ;
; 12                                           ; 10                            ;
; 13                                           ; 13                            ;
; 14                                           ; 16                            ;
; 15                                           ; 11                            ;
; 16                                           ; 12                            ;
; 17                                           ; 19                            ;
; 18                                           ; 43                            ;
; 19                                           ; 22                            ;
; 20                                           ; 31                            ;
; 21                                           ; 13                            ;
; 22                                           ; 20                            ;
; 23                                           ; 37                            ;
; 24                                           ; 18                            ;
; 25                                           ; 18                            ;
; 26                                           ; 16                            ;
; 27                                           ; 8                             ;
; 28                                           ; 2                             ;
; 29                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; nCEO                                         ; As output driving ground ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing                      ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
; clk             ; clk                  ; 7.174             ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using either the TimeQuest Timing Analyzer or the Classic Timing Analyzer.


+----------------------------+
; Advanced Data - General    ;
+--------------------+-------+
; Name               ; Value ;
+--------------------+-------+
; Status Code        ; 0     ;
; Desired User Slack ; 0     ;
; Fit Attempts       ; 1     ;
+--------------------+-------+


+---------------------------------------------------------------------------------------------+
; Advanced Data - Placement Preparation                                                       ;
+------------------------------------------------------------------+--------------------------+
; Name                                                             ; Value                    ;
+------------------------------------------------------------------+--------------------------+
; Mid Wire Use - Fit Attempt 1                                     ; 36                       ;
; Mid Slack - Fit Attempt 1                                        ; -99318                   ;
; Internal Atom Count - Fit Attempt 1                              ; 6308                     ;
; LE/ALM Count - Fit Attempt 1                                     ; 5580                     ;
; LAB Count - Fit Attempt 1                                        ; 442                      ;
; Outputs per Lab - Fit Attempt 1                                  ; 8.172                    ;
; Inputs per LAB - Fit Attempt 1                                   ; 15.321                   ;
; Global Inputs per LAB - Fit Attempt 1                            ; 0.439                    ;
; LAB Constraint 'non-global clock + sync load' - Fit Attempt 1    ; 0:413;1:26;2:3           ;
; LAB Constraint 'non-global controls' - Fit Attempt 1             ; 0:330;1:66;2:34;3:10;4:2 ;
; LAB Constraint 'non-global + aclr' - Fit Attempt 1               ; 0:329;1:49;2:46;3:12;4:6 ;
; LAB Constraint 'global non-clock non-aclr' - Fit Attempt 1       ; 0:439;1:3                ;
; LAB Constraint 'global controls' - Fit Attempt 1                 ; 0:285;1:117;2:40         ;
; LAB Constraint 'deterministic LABSMUXA/LABXMUXB' - Fit Attempt 1 ; 0:345;1:91;2:4;3:2       ;
; LAB Constraint 'deterministic LABSMUXC/LABXMUXD' - Fit Attempt 1 ; 0:330;1:85;2:27          ;
; LAB Constraint 'clock / ce pair constraint' - Fit Attempt 1      ; 0:284;1:111;2:47         ;
; LAB Constraint 'aclr constraint' - Fit Attempt 1                 ; 0:284;1:144;2:14         ;
; LAB Constraint 'true sload_sclear pair' - Fit Attempt 1          ; 0:365;1:77               ;
; LAB Constraint 'constant sload_sclear pair' - Fit Attempt 1      ; 0:420;1:22               ;
; LAB Constraint 'has placement constraint' - Fit Attempt 1        ; 0:420;1:22               ;
; LAB Constraint 'group hierarchy constraint' - Fit Attempt 1      ; 1:384;2:44;3:11;4:3      ;
; LEs in Chains - Fit Attempt 1                                    ; 2498                     ;
; LEs in Long Chains - Fit Attempt 1                               ; 210                      ;
; LABs with Chains - Fit Attempt 1                                 ; 264                      ;
; LABs with Multiple Chains - Fit Attempt 1                        ; 13                       ;
; Time - Fit Attempt 1                                             ; 12                       ;
; Time in tsm_tan.dll - Fit Attempt 1                              ; 0.266                    ;
+------------------------------------------------------------------+--------------------------+


+-----------------------------------------------+
; Advanced Data - Placement                     ;
+-------------------------------------+---------+
; Name                                ; Value   ;
+-------------------------------------+---------+
; Auto Fit Point 2 - Fit Attempt 1    ; f0      ;
; Auto Fit Point 2 - Fit Attempt 1    ; ff      ;
; Early Wire Use - Fit Attempt 1      ; 13      ;
; Early Slack - Fit Attempt 1         ; -114391 ;
; Auto Fit Point 5 - Fit Attempt 1    ; ff      ;
; Mid Wire Use - Fit Attempt 1        ; 22      ;
; Mid Slack - Fit Attempt 1           ; -96677  ;
; Auto Fit Point 6 - Fit Attempt 1    ; ff      ;
; Auto Fit Point 6 - Fit Attempt 1    ; ff      ;
; Auto Fit Point 6 - Fit Attempt 1    ; ff      ;
; Auto Fit Point 5 - Fit Attempt 1    ; ff      ;
; Mid Wire Use - Fit Attempt 1        ; 19      ;
; Mid Slack - Fit Attempt 1           ; -96512  ;
; Auto Fit Point 6 - Fit Attempt 1    ; ff      ;
; Auto Fit Point 6 - Fit Attempt 1    ; ff      ;
; Auto Fit Point 6 - Fit Attempt 1    ; ff      ;
; Late Wire Use - Fit Attempt 1       ; 22      ;
; Late Slack - Fit Attempt 1          ; -96512  ;
; Peak Regional Wire - Fit Attempt 1  ; 0.000   ;
; Auto Fit Point 7 - Fit Attempt 1    ; ff      ;
; Time - Fit Attempt 1                ; 6       ;
; Time in tsm_tan.dll - Fit Attempt 1 ; 0.922   ;
+-------------------------------------+---------+


+---------------------------------------------------+
; Advanced Data - Routing                           ;
+-------------------------------------+-------------+
; Name                                ; Value       ;
+-------------------------------------+-------------+
; Early Slack - Fit Attempt 1         ; -84733      ;
; Early Wire Use - Fit Attempt 1      ; 21          ;
; Peak Regional Wire - Fit Attempt 1  ; 26          ;
; Mid Slack - Fit Attempt 1           ; -86581      ;
; Late Slack - Fit Attempt 1          ; -2147483648 ;
; Late Wire Use - Fit Attempt 1       ; 23          ;
; Time - Fit Attempt 1                ; 6           ;
; Time in tsm_tan.dll - Fit Attempt 1 ; 2.328       ;
+-------------------------------------+-------------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
    Info: Version 9.0 Build 235 06/17/2009 Service Pack 2 SJ Web Edition
    Info: Processing started: Fri Apr 09 00:16:38 2010
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off 8bitbrain -c 8bitbrain
Info: Selected device EP2C8T144C8 for design "8bitbrain"
Info: Low junction temperature is 0 degrees C
Info: High junction temperature is 85 degrees C
Info: Fitter is performing a Fast Fit compilation, which decreases Fitter effort to reduce compilation time
Warning: Feature LogicLock is not available with your current license
Info: Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info: Device EP2C5T144C8 is compatible
    Info: Device EP2C5T144I8 is compatible
    Info: Device EP2C8T144I8 is compatible
Info: Fitter converted 3 user pins into dedicated programming pins
    Info: Pin ~ASDO~ is reserved at location 1
    Info: Pin ~nCSO~ is reserved at location 2
    Info: Pin ~LVDS54p/nCEO~ is reserved at location 76
Info: Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning: No exact pin location assignment(s) for 11 pins of 58 total pins
    Info: Pin data_in[6] not assigned to an exact location on the device
    Info: Pin data_in[5] not assigned to an exact location on the device
    Info: Pin data_in[4] not assigned to an exact location on the device
    Info: Pin data_in[3] not assigned to an exact location on the device
    Info: Pin data_in[2] not assigned to an exact location on the device
    Info: Pin data_in[1] not assigned to an exact location on the device
    Info: Pin data_in[0] not assigned to an exact location on the device
    Info: Pin waveform_rot7[1] not assigned to an exact location on the device
    Info: Pin waveform_rot7[0] not assigned to an exact location on the device
    Info: Pin btn_vec[0] not assigned to an exact location on the device
    Info: Pin data_in[9] not assigned to an exact location on the device
Info: Fitter is using the Classic Timing Analyzer
Info: Timing requirements not specified -- optimizing circuit to achieve the following default global requirements
    Info: Assuming a global fmax requirement of 1000 MHz
    Info: Not setting a global tsu requirement
    Info: Not setting a global tco requirement
    Info: Not setting a global tpd requirement
Info: Automatically promoted node clk (placed in PIN 17 (CLK0, LVDSCLK0p, Input))
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node p2s:inst5|i_ioclk
        Info: Destination node divider:inst24|clkout
        Info: Destination node btn_reg:inst4|btn_clk
        Info: Destination node controller:inst1|curbtns[6]
        Info: Destination node controller:inst1|curbtns[3]
        Info: Destination node controller:inst1|curbtns[0]
        Info: Destination node controller:inst1|curbtns[5]
        Info: Destination node controller:inst1|curbtns[1]
        Info: Destination node controller:inst1|curbtns[2]
        Info: Destination node controller:inst1|curbtns[4]
        Info: Non-global destination nodes limited to 10 nodes
Info: Automatically promoted node altera_internal_jtag~TCKUTAP 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Automatically promoted node s2p:inst|i_ioclk 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Automatically promoted node btn_reg:inst4|btn_clk 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node btn_reg:inst4|btn_reg[6]
        Info: Destination node btn_reg:inst4|btn_reg[5]
        Info: Destination node btn_reg:inst4|btn_reg[4]
        Info: Destination node btn_reg:inst4|btn_reg[3]
        Info: Destination node btn_reg:inst4|btn_reg[2]
        Info: Destination node btn_reg:inst4|btn_reg[1]
        Info: Destination node btn_reg:inst4|btn_reg[0]
        Info: Destination node btn_reg:inst4|btn_clk~2
Info: Automatically promoted node divider:inst24|clkout 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node debouncer:inst26|shift[11]
        Info: Destination node debouncer:inst26|shift[10]
        Info: Destination node debouncer:inst26|shift[9]
        Info: Destination node debouncer:inst26|shift[8]
        Info: Destination node debouncer:inst26|shift[7]
        Info: Destination node debouncer:inst26|shift[6]
        Info: Destination node debouncer:inst26|shift[5]
        Info: Destination node debouncer:inst26|shift[4]
        Info: Destination node debouncer:inst26|shift[3]
        Info: Destination node debouncer:inst26|shift[2]
        Info: Non-global destination nodes limited to 10 nodes
Info: Automatically promoted node controller:inst1|Equal4~6 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Automatically promoted node p2s:inst5|i_ioclk 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node p2s_ioclk
        Info: Destination node p2s:inst5|i_ioclk~1
Info: Automatically promoted node reset (placed in PIN 24 (LVDS7p, DPCLK1/DQS1L/CQ1L#))
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G1
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node controller:inst1|prev_wave_bank_rot[0]
        Info: Destination node controller:inst1|prev_edit_sel_rot[0]
        Info: Destination node controller:inst1|param[3]~40
        Info: Destination node controller:inst1|diff_play_vec[4]~6
        Info: Destination node controller:inst1|diff_play_vec[3]~7
        Info: Destination node controller:inst1|diff_play_vec[2]~8
        Info: Destination node controller:inst1|gate1~28
        Info: Destination node controller:inst1|prev_trig_vec[6]
        Info: Destination node controller:inst1|prev_trig_vec[5]
        Info: Destination node controller:inst1|trig_vec[5]
        Info: Non-global destination nodes limited to 10 nodes
Warning: Can't perform fitting netlist optimizations during fast fit compilation
Info: Starting register packing
Extra Info: Performing register packing on registers with non-logic cell location assignments
Extra Info: Completed register packing on registers with non-logic cell location assignments
Extra Info: Started Fast Input/Output/OE register processing
Extra Info: Finished Fast Input/Output/OE register processing
Extra Info: Moving registers into I/O cells, Multiplier Blocks, and RAM blocks to improve timing and density
Extra Info: Finished moving registers into I/O cells, Multiplier Blocks, and RAM blocks
Info: Finished register packing
    Extra Info: Packed 26 registers into blocks of type EC
    Extra Info: Packed 24 registers into blocks of type Embedded multiplier block
    Extra Info: Created 24 register duplicates
Info: Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info: Number of I/O pins in group: 11 (unused VREF, 3.3V VCCIO, 11 input, 0 output, 0 bidirectional)
        Info: I/O standards used: 3.3-V LVTTL.
Info: I/O bank details before I/O pin placement
    Info: Statistics of I/O banks
        Info: I/O bank number 1 does not use VREF pins and has 3.3V VCCIO pins. 15 total pin(s) used --  6 pins available
        Info: I/O bank number 2 does not use VREF pins and has 3.3V VCCIO pins. 18 total pin(s) used --  5 pins available
        Info: I/O bank number 3 does not use VREF pins and has 3.3V VCCIO pins. 9 total pin(s) used --  12 pins available
        Info: I/O bank number 4 does not use VREF pins and has 3.3V VCCIO pins. 12 total pin(s) used --  12 pins available
Info: Fitter preparation operations ending: elapsed time is 00:00:03
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time is 00:00:12
Info: Fitter placement operations beginning
Info: Fitter placement was successful
Info: Fitter placement operations ending: elapsed time is 00:00:05
Info: Estimated most critical path is memory to register delay of 94.537 ns
    Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = M4K_X11_Y8; Fanout = 1; MEM Node = 'wavegen:inst6|triangle:tri1|altsyncram:altsyncram_component|altsyncram_mtc1:auto_generated|ram_block1a4~porta_address_reg6'
    Info: 2: + IC(0.000 ns) + CELL(3.761 ns) = 3.761 ns; Loc. = M4K_X11_Y8; Fanout = 1; MEM Node = 'wavegen:inst6|triangle:tri1|altsyncram:altsyncram_component|altsyncram_mtc1:auto_generated|q_a[4]'
    Info: 3: + IC(1.992 ns) + CELL(0.624 ns) = 6.377 ns; Loc. = LAB_X23_Y7; Fanout = 51; COMB Node = 'wavegen:inst6|Mux7~0'
    Info: 4: + IC(1.424 ns) + CELL(4.712 ns) = 12.513 ns; Loc. = DSPMULT_X20_Y8_N0; Fanout = 1; COMB Node = 'modulator:inst3|lpm_mult:Mult1|mult_pt01:auto_generated|mac_mult1~DATAOUT18'
    Info: 5: + IC(0.000 ns) + CELL(0.396 ns) = 12.909 ns; Loc. = DSPOUT_X20_Y8_N2; Fanout = 2; COMB Node = 'modulator:inst3|lpm_mult:Mult1|mult_pt01:auto_generated|mac_out2~DATAOUT18'
    Info: 6: + IC(1.218 ns) + CELL(0.651 ns) = 14.778 ns; Loc. = LAB_X16_Y12; Fanout = 3; COMB Node = 'modulator:inst3|lpm_divide:Div1|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|StageOut[9]~382'
    Info: 7: + IC(1.687 ns) + CELL(0.621 ns) = 17.086 ns; Loc. = LAB_X13_Y15; Fanout = 2; COMB Node = 'modulator:inst3|lpm_divide:Div1|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_2_result_int[1]~3'
    Info: 8: + IC(0.000 ns) + CELL(0.086 ns) = 17.172 ns; Loc. = LAB_X13_Y15; Fanout = 1; COMB Node = 'modulator:inst3|lpm_divide:Div1|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_2_result_int[2]~5'
    Info: 9: + IC(0.000 ns) + CELL(0.506 ns) = 17.678 ns; Loc. = LAB_X13_Y15; Fanout = 4; COMB Node = 'modulator:inst3|lpm_divide:Div1|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_2_result_int[3]~6'
    Info: 10: + IC(0.605 ns) + CELL(0.206 ns) = 18.489 ns; Loc. = LAB_X13_Y15; Fanout = 3; COMB Node = 'modulator:inst3|lpm_divide:Div1|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|StageOut[18]~385'
    Info: 11: + IC(0.578 ns) + CELL(0.621 ns) = 19.688 ns; Loc. = LAB_X13_Y15; Fanout = 2; COMB Node = 'modulator:inst3|lpm_divide:Div1|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_3_result_int[1]~3'
    Info: 12: + IC(0.000 ns) + CELL(0.086 ns) = 19.774 ns; Loc. = LAB_X13_Y15; Fanout = 2; COMB Node = 'modulator:inst3|lpm_divide:Div1|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_3_result_int[2]~5'
    Info: 13: + IC(0.000 ns) + CELL(0.086 ns) = 19.860 ns; Loc. = LAB_X13_Y15; Fanout = 1; COMB Node = 'modulator:inst3|lpm_divide:Div1|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_3_result_int[3]~7'
    Info: 14: + IC(0.000 ns) + CELL(0.506 ns) = 20.366 ns; Loc. = LAB_X13_Y15; Fanout = 5; COMB Node = 'modulator:inst3|lpm_divide:Div1|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_3_result_int[4]~8'
    Info: 15: + IC(0.605 ns) + CELL(0.206 ns) = 21.177 ns; Loc. = LAB_X13_Y15; Fanout = 3; COMB Node = 'modulator:inst3|lpm_divide:Div1|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|StageOut[27]~389'
    Info: 16: + IC(1.310 ns) + CELL(0.621 ns) = 23.108 ns; Loc. = LAB_X13_Y12; Fanout = 2; COMB Node = 'modulator:inst3|lpm_divide:Div1|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_4_result_int[1]~3'
    Info: 17: + IC(0.000 ns) + CELL(0.086 ns) = 23.194 ns; Loc. = LAB_X13_Y12; Fanout = 2; COMB Node = 'modulator:inst3|lpm_divide:Div1|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_4_result_int[2]~5'
    Info: 18: + IC(0.000 ns) + CELL(0.086 ns) = 23.280 ns; Loc. = LAB_X13_Y12; Fanout = 2; COMB Node = 'modulator:inst3|lpm_divide:Div1|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_4_result_int[3]~7'
    Info: 19: + IC(0.000 ns) + CELL(0.086 ns) = 23.366 ns; Loc. = LAB_X13_Y12; Fanout = 1; COMB Node = 'modulator:inst3|lpm_divide:Div1|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_4_result_int[4]~9'
    Info: 20: + IC(0.000 ns) + CELL(0.506 ns) = 23.872 ns; Loc. = LAB_X13_Y12; Fanout = 6; COMB Node = 'modulator:inst3|lpm_divide:Div1|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_4_result_int[5]~10'
    Info: 21: + IC(1.322 ns) + CELL(0.206 ns) = 25.400 ns; Loc. = LAB_X13_Y11; Fanout = 3; COMB Node = 'modulator:inst3|lpm_divide:Div1|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|StageOut[36]~394'
    Info: 22: + IC(1.295 ns) + CELL(0.621 ns) = 27.316 ns; Loc. = LAB_X13_Y12; Fanout = 2; COMB Node = 'modulator:inst3|lpm_divide:Div1|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_5_result_int[1]~3'
    Info: 23: + IC(0.000 ns) + CELL(0.086 ns) = 27.402 ns; Loc. = LAB_X13_Y12; Fanout = 2; COMB Node = 'modulator:inst3|lpm_divide:Div1|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_5_result_int[2]~5'
    Info: 24: + IC(0.000 ns) + CELL(0.086 ns) = 27.488 ns; Loc. = LAB_X13_Y12; Fanout = 2; COMB Node = 'modulator:inst3|lpm_divide:Div1|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_5_result_int[3]~7'
    Info: 25: + IC(0.000 ns) + CELL(0.086 ns) = 27.574 ns; Loc. = LAB_X13_Y12; Fanout = 2; COMB Node = 'modulator:inst3|lpm_divide:Div1|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_5_result_int[4]~9'
    Info: 26: + IC(0.000 ns) + CELL(0.086 ns) = 27.660 ns; Loc. = LAB_X13_Y12; Fanout = 1; COMB Node = 'modulator:inst3|lpm_divide:Div1|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_5_result_int[5]~11'
    Info: 27: + IC(0.000 ns) + CELL(0.506 ns) = 28.166 ns; Loc. = LAB_X13_Y12; Fanout = 7; COMB Node = 'modulator:inst3|lpm_divide:Div1|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_5_result_int[6]~12'
    Info: 28: + IC(1.322 ns) + CELL(0.206 ns) = 29.694 ns; Loc. = LAB_X12_Y11; Fanout = 3; COMB Node = 'modulator:inst3|lpm_divide:Div1|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|StageOut[45]~395'
    Info: 29: + IC(0.578 ns) + CELL(0.621 ns) = 30.893 ns; Loc. = LAB_X12_Y11; Fanout = 2; COMB Node = 'modulator:inst3|lpm_divide:Div1|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_6_result_int[1]~3'
    Info: 30: + IC(0.000 ns) + CELL(0.086 ns) = 30.979 ns; Loc. = LAB_X12_Y11; Fanout = 2; COMB Node = 'modulator:inst3|lpm_divide:Div1|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_6_result_int[2]~5'
    Info: 31: + IC(0.000 ns) + CELL(0.086 ns) = 31.065 ns; Loc. = LAB_X12_Y11; Fanout = 2; COMB Node = 'modulator:inst3|lpm_divide:Div1|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_6_result_int[3]~7'
    Info: 32: + IC(0.000 ns) + CELL(0.086 ns) = 31.151 ns; Loc. = LAB_X12_Y11; Fanout = 2; COMB Node = 'modulator:inst3|lpm_divide:Div1|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_6_result_int[4]~9'
    Info: 33: + IC(0.000 ns) + CELL(0.086 ns) = 31.237 ns; Loc. = LAB_X12_Y11; Fanout = 2; COMB Node = 'modulator:inst3|lpm_divide:Div1|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_6_result_int[5]~11'
    Info: 34: + IC(0.000 ns) + CELL(0.086 ns) = 31.323 ns; Loc. = LAB_X12_Y11; Fanout = 1; COMB Node = 'modulator:inst3|lpm_divide:Div1|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_6_result_int[6]~13'
    Info: 35: + IC(0.000 ns) + CELL(0.506 ns) = 31.829 ns; Loc. = LAB_X12_Y11; Fanout = 8; COMB Node = 'modulator:inst3|lpm_divide:Div1|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_6_result_int[7]~14'
    Info: 36: + IC(0.605 ns) + CELL(0.206 ns) = 32.640 ns; Loc. = LAB_X12_Y11; Fanout = 3; COMB Node = 'modulator:inst3|lpm_divide:Div1|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|StageOut[54]~402'
    Info: 37: + IC(1.261 ns) + CELL(0.621 ns) = 34.522 ns; Loc. = LAB_X10_Y11; Fanout = 2; COMB Node = 'modulator:inst3|lpm_divide:Div1|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_7_result_int[1]~3'
    Info: 38: + IC(0.000 ns) + CELL(0.086 ns) = 34.608 ns; Loc. = LAB_X10_Y11; Fanout = 2; COMB Node = 'modulator:inst3|lpm_divide:Div1|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_7_result_int[2]~5'
    Info: 39: + IC(0.000 ns) + CELL(0.086 ns) = 34.694 ns; Loc. = LAB_X10_Y11; Fanout = 2; COMB Node = 'modulator:inst3|lpm_divide:Div1|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_7_result_int[3]~7'
    Info: 40: + IC(0.000 ns) + CELL(0.086 ns) = 34.780 ns; Loc. = LAB_X10_Y11; Fanout = 2; COMB Node = 'modulator:inst3|lpm_divide:Div1|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_7_result_int[4]~9'
    Info: 41: + IC(0.000 ns) + CELL(0.086 ns) = 34.866 ns; Loc. = LAB_X10_Y11; Fanout = 2; COMB Node = 'modulator:inst3|lpm_divide:Div1|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_7_result_int[5]~11'
    Info: 42: + IC(0.000 ns) + CELL(0.086 ns) = 34.952 ns; Loc. = LAB_X10_Y11; Fanout = 2; COMB Node = 'modulator:inst3|lpm_divide:Div1|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_7_result_int[6]~13'
    Info: 43: + IC(0.000 ns) + CELL(0.086 ns) = 35.038 ns; Loc. = LAB_X10_Y11; Fanout = 1; COMB Node = 'modulator:inst3|lpm_divide:Div1|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_7_result_int[7]~15'
    Info: 44: + IC(0.000 ns) + CELL(0.506 ns) = 35.544 ns; Loc. = LAB_X10_Y11; Fanout = 12; COMB Node = 'modulator:inst3|lpm_divide:Div1|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_7_result_int[8]~16'
    Info: 45: + IC(1.337 ns) + CELL(0.206 ns) = 37.087 ns; Loc. = LAB_X10_Y14; Fanout = 3; COMB Node = 'modulator:inst3|lpm_divide:Div1|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|StageOut[65]~408'
    Info: 46: + IC(1.310 ns) + CELL(0.621 ns) = 39.018 ns; Loc. = LAB_X9_Y11; Fanout = 2; COMB Node = 'modulator:inst3|lpm_divide:Div1|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_8_result_int[3]~7'
    Info: 47: + IC(0.000 ns) + CELL(0.086 ns) = 39.104 ns; Loc. = LAB_X9_Y11; Fanout = 2; COMB Node = 'modulator:inst3|lpm_divide:Div1|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_8_result_int[4]~9'
    Info: 48: + IC(0.000 ns) + CELL(0.086 ns) = 39.190 ns; Loc. = LAB_X9_Y11; Fanout = 2; COMB Node = 'modulator:inst3|lpm_divide:Div1|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_8_result_int[5]~11'
    Info: 49: + IC(0.000 ns) + CELL(0.086 ns) = 39.276 ns; Loc. = LAB_X9_Y11; Fanout = 2; COMB Node = 'modulator:inst3|lpm_divide:Div1|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_8_result_int[6]~13'
    Info: 50: + IC(0.000 ns) + CELL(0.086 ns) = 39.362 ns; Loc. = LAB_X9_Y11; Fanout = 1; COMB Node = 'modulator:inst3|lpm_divide:Div1|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_8_result_int[7]~15'
    Info: 51: + IC(0.000 ns) + CELL(0.086 ns) = 39.448 ns; Loc. = LAB_X9_Y11; Fanout = 1; COMB Node = 'modulator:inst3|lpm_divide:Div1|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_8_result_int[8]~17'
    Info: 52: + IC(0.000 ns) + CELL(0.506 ns) = 39.954 ns; Loc. = LAB_X9_Y11; Fanout = 12; COMB Node = 'modulator:inst3|lpm_divide:Div1|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_8_result_int[9]~18'
    Info: 53: + IC(1.337 ns) + CELL(0.206 ns) = 41.497 ns; Loc. = LAB_X10_Y14; Fanout = 3; COMB Node = 'modulator:inst3|lpm_divide:Div1|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|StageOut[75]~415'
    Info: 54: + IC(0.885 ns) + CELL(0.621 ns) = 43.003 ns; Loc. = LAB_X9_Y14; Fanout = 2; COMB Node = 'modulator:inst3|lpm_divide:Div1|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_9_result_int[4]~9'
    Info: 55: + IC(0.000 ns) + CELL(0.086 ns) = 43.089 ns; Loc. = LAB_X9_Y14; Fanout = 2; COMB Node = 'modulator:inst3|lpm_divide:Div1|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_9_result_int[5]~11'
    Info: 56: + IC(0.000 ns) + CELL(0.086 ns) = 43.175 ns; Loc. = LAB_X9_Y14; Fanout = 2; COMB Node = 'modulator:inst3|lpm_divide:Div1|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_9_result_int[6]~13'
    Info: 57: + IC(0.000 ns) + CELL(0.086 ns) = 43.261 ns; Loc. = LAB_X9_Y14; Fanout = 1; COMB Node = 'modulator:inst3|lpm_divide:Div1|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_9_result_int[7]~15'
    Info: 58: + IC(0.000 ns) + CELL(0.086 ns) = 43.347 ns; Loc. = LAB_X9_Y14; Fanout = 1; COMB Node = 'modulator:inst3|lpm_divide:Div1|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_9_result_int[8]~17'
    Info: 59: + IC(0.000 ns) + CELL(0.506 ns) = 43.853 ns; Loc. = LAB_X9_Y14; Fanout = 12; COMB Node = 'modulator:inst3|lpm_divide:Div1|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_9_result_int[9]~18'
    Info: 60: + IC(0.912 ns) + CELL(0.206 ns) = 44.971 ns; Loc. = LAB_X10_Y14; Fanout = 3; COMB Node = 'modulator:inst3|lpm_divide:Div1|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|StageOut[85]~422'
    Info: 61: + IC(1.261 ns) + CELL(0.621 ns) = 46.853 ns; Loc. = LAB_X8_Y14; Fanout = 2; COMB Node = 'modulator:inst3|lpm_divide:Div1|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_10_result_int[5]~11'
    Info: 62: + IC(0.000 ns) + CELL(0.086 ns) = 46.939 ns; Loc. = LAB_X8_Y14; Fanout = 2; COMB Node = 'modulator:inst3|lpm_divide:Div1|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_10_result_int[6]~13'
    Info: 63: + IC(0.000 ns) + CELL(0.086 ns) = 47.025 ns; Loc. = LAB_X8_Y14; Fanout = 1; COMB Node = 'modulator:inst3|lpm_divide:Div1|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_10_result_int[7]~15'
    Info: 64: + IC(0.000 ns) + CELL(0.086 ns) = 47.111 ns; Loc. = LAB_X8_Y14; Fanout = 1; COMB Node = 'modulator:inst3|lpm_divide:Div1|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_10_result_int[8]~17'
    Info: 65: + IC(0.000 ns) + CELL(0.506 ns) = 47.617 ns; Loc. = LAB_X8_Y14; Fanout = 12; COMB Node = 'modulator:inst3|lpm_divide:Div1|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_10_result_int[9]~18'
    Info: 66: + IC(1.288 ns) + CELL(0.206 ns) = 49.111 ns; Loc. = LAB_X10_Y14; Fanout = 4; COMB Node = 'modulator:inst3|lpm_divide:Div1|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|StageOut[95]~429'
    Info: 67: + IC(1.261 ns) + CELL(0.621 ns) = 50.993 ns; Loc. = LAB_X12_Y14; Fanout = 2; COMB Node = 'modulator:inst3|lpm_divide:Div1|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_11_result_int[6]~13'
    Info: 68: + IC(0.000 ns) + CELL(0.086 ns) = 51.079 ns; Loc. = LAB_X12_Y14; Fanout = 1; COMB Node = 'modulator:inst3|lpm_divide:Div1|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_11_result_int[7]~15'
    Info: 69: + IC(0.000 ns) + CELL(0.086 ns) = 51.165 ns; Loc. = LAB_X12_Y14; Fanout = 1; COMB Node = 'modulator:inst3|lpm_divide:Div1|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_11_result_int[8]~17'
    Info: 70: + IC(0.000 ns) + CELL(0.506 ns) = 51.671 ns; Loc. = LAB_X12_Y14; Fanout = 12; COMB Node = 'modulator:inst3|lpm_divide:Div1|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_11_result_int[9]~18'
    Info: 71: + IC(1.332 ns) + CELL(0.206 ns) = 53.209 ns; Loc. = LAB_X12_Y12; Fanout = 3; COMB Node = 'modulator:inst3|lpm_divide:Div1|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|StageOut[100]~441'
    Info: 72: + IC(1.305 ns) + CELL(0.621 ns) = 55.135 ns; Loc. = LAB_X13_Y14; Fanout = 2; COMB Node = 'modulator:inst3|lpm_divide:Div1|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_12_result_int[2]~5'
    Info: 73: + IC(0.000 ns) + CELL(0.086 ns) = 55.221 ns; Loc. = LAB_X13_Y14; Fanout = 2; COMB Node = 'modulator:inst3|lpm_divide:Div1|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_12_result_int[3]~7'
    Info: 74: + IC(0.000 ns) + CELL(0.086 ns) = 55.307 ns; Loc. = LAB_X13_Y14; Fanout = 2; COMB Node = 'modulator:inst3|lpm_divide:Div1|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_12_result_int[4]~9'
    Info: 75: + IC(0.000 ns) + CELL(0.086 ns) = 55.393 ns; Loc. = LAB_X13_Y14; Fanout = 2; COMB Node = 'modulator:inst3|lpm_divide:Div1|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_12_result_int[5]~11'
    Info: 76: + IC(0.000 ns) + CELL(0.086 ns) = 55.479 ns; Loc. = LAB_X13_Y14; Fanout = 2; COMB Node = 'modulator:inst3|lpm_divide:Div1|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_12_result_int[6]~13'
    Info: 77: + IC(0.000 ns) + CELL(0.086 ns) = 55.565 ns; Loc. = LAB_X13_Y14; Fanout = 1; COMB Node = 'modulator:inst3|lpm_divide:Div1|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_12_result_int[7]~15'
    Info: 78: + IC(0.000 ns) + CELL(0.086 ns) = 55.651 ns; Loc. = LAB_X13_Y14; Fanout = 1; COMB Node = 'modulator:inst3|lpm_divide:Div1|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_12_result_int[8]~17'
    Info: 79: + IC(0.000 ns) + CELL(0.506 ns) = 56.157 ns; Loc. = LAB_X13_Y14; Fanout = 12; COMB Node = 'modulator:inst3|lpm_divide:Div1|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_12_result_int[9]~18'
    Info: 80: + IC(1.338 ns) + CELL(0.206 ns) = 57.701 ns; Loc. = LAB_X13_Y10; Fanout = 4; COMB Node = 'modulator:inst3|lpm_divide:Div1|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|StageOut[113]~444'
    Info: 81: + IC(1.311 ns) + CELL(0.621 ns) = 59.633 ns; Loc. = LAB_X14_Y14; Fanout = 2; COMB Node = 'modulator:inst3|lpm_divide:Div1|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_13_result_int[6]~13'
    Info: 82: + IC(0.000 ns) + CELL(0.086 ns) = 59.719 ns; Loc. = LAB_X14_Y14; Fanout = 1; COMB Node = 'modulator:inst3|lpm_divide:Div1|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_13_result_int[7]~15'
    Info: 83: + IC(0.000 ns) + CELL(0.086 ns) = 59.805 ns; Loc. = LAB_X14_Y14; Fanout = 1; COMB Node = 'modulator:inst3|lpm_divide:Div1|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_13_result_int[8]~17'
    Info: 84: + IC(0.000 ns) + CELL(0.506 ns) = 60.311 ns; Loc. = LAB_X14_Y14; Fanout = 12; COMB Node = 'modulator:inst3|lpm_divide:Div1|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_13_result_int[9]~18'
    Info: 85: + IC(1.747 ns) + CELL(0.206 ns) = 62.264 ns; Loc. = LAB_X14_Y9; Fanout = 3; COMB Node = 'modulator:inst3|lpm_divide:Div1|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|StageOut[118]~455'
    Info: 86: + IC(1.295 ns) + CELL(0.621 ns) = 64.180 ns; Loc. = LAB_X14_Y10; Fanout = 2; COMB Node = 'modulator:inst3|lpm_divide:Div1|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_14_result_int[2]~5'
    Info: 87: + IC(0.000 ns) + CELL(0.086 ns) = 64.266 ns; Loc. = LAB_X14_Y10; Fanout = 2; COMB Node = 'modulator:inst3|lpm_divide:Div1|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_14_result_int[3]~7'
    Info: 88: + IC(0.000 ns) + CELL(0.086 ns) = 64.352 ns; Loc. = LAB_X14_Y10; Fanout = 2; COMB Node = 'modulator:inst3|lpm_divide:Div1|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_14_result_int[4]~9'
    Info: 89: + IC(0.000 ns) + CELL(0.086 ns) = 64.438 ns; Loc. = LAB_X14_Y10; Fanout = 2; COMB Node = 'modulator:inst3|lpm_divide:Div1|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_14_result_int[5]~11'
    Info: 90: + IC(0.000 ns) + CELL(0.086 ns) = 64.524 ns; Loc. = LAB_X14_Y10; Fanout = 2; COMB Node = 'modulator:inst3|lpm_divide:Div1|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_14_result_int[6]~13'
    Info: 91: + IC(0.000 ns) + CELL(0.086 ns) = 64.610 ns; Loc. = LAB_X14_Y10; Fanout = 1; COMB Node = 'modulator:inst3|lpm_divide:Div1|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_14_result_int[7]~15'
    Info: 92: + IC(0.000 ns) + CELL(0.086 ns) = 64.696 ns; Loc. = LAB_X14_Y10; Fanout = 1; COMB Node = 'modulator:inst3|lpm_divide:Div1|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_14_result_int[8]~17'
    Info: 93: + IC(0.000 ns) + CELL(0.506 ns) = 65.202 ns; Loc. = LAB_X14_Y10; Fanout = 12; COMB Node = 'modulator:inst3|lpm_divide:Div1|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_14_result_int[9]~18'
    Info: 94: + IC(1.322 ns) + CELL(0.206 ns) = 66.730 ns; Loc. = LAB_X14_Y9; Fanout = 3; COMB Node = 'modulator:inst3|lpm_divide:Div1|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|StageOut[128]~461'
    Info: 95: + IC(0.885 ns) + CELL(0.621 ns) = 68.236 ns; Loc. = LAB_X13_Y9; Fanout = 2; COMB Node = 'modulator:inst3|lpm_divide:Div1|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_15_result_int[3]~7'
    Info: 96: + IC(0.000 ns) + CELL(0.086 ns) = 68.322 ns; Loc. = LAB_X13_Y9; Fanout = 2; COMB Node = 'modulator:inst3|lpm_divide:Div1|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_15_result_int[4]~9'
    Info: 97: + IC(0.000 ns) + CELL(0.086 ns) = 68.408 ns; Loc. = LAB_X13_Y9; Fanout = 2; COMB Node = 'modulator:inst3|lpm_divide:Div1|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_15_result_int[5]~11'
    Info: 98: + IC(0.000 ns) + CELL(0.086 ns) = 68.494 ns; Loc. = LAB_X13_Y9; Fanout = 2; COMB Node = 'modulator:inst3|lpm_divide:Div1|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_15_result_int[6]~13'
    Info: 99: + IC(0.000 ns) + CELL(0.086 ns) = 68.580 ns; Loc. = LAB_X13_Y9; Fanout = 1; COMB Node = 'modulator:inst3|lpm_divide:Div1|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_15_result_int[7]~15'
    Info: 100: + IC(0.000 ns) + CELL(0.086 ns) = 68.666 ns; Loc. = LAB_X13_Y9; Fanout = 1; COMB Node = 'modulator:inst3|lpm_divide:Div1|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_15_result_int[8]~17'
    Info: 101: + IC(0.000 ns) + CELL(0.506 ns) = 69.172 ns; Loc. = LAB_X13_Y9; Fanout = 12; COMB Node = 'modulator:inst3|lpm_divide:Div1|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_15_result_int[9]~18'
    Info: 102: + IC(0.912 ns) + CELL(0.206 ns) = 70.290 ns; Loc. = LAB_X14_Y9; Fanout = 3; COMB Node = 'modulator:inst3|lpm_divide:Div1|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|StageOut[138]~467'
    Info: 103: + IC(1.295 ns) + CELL(0.621 ns) = 72.206 ns; Loc. = LAB_X13_Y8; Fanout = 2; COMB Node = 'modulator:inst3|lpm_divide:Div1|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_16_result_int[4]~9'
    Info: 104: + IC(0.000 ns) + CELL(0.086 ns) = 72.292 ns; Loc. = LAB_X13_Y8; Fanout = 2; COMB Node = 'modulator:inst3|lpm_divide:Div1|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_16_result_int[5]~11'
    Info: 105: + IC(0.000 ns) + CELL(0.086 ns) = 72.378 ns; Loc. = LAB_X13_Y8; Fanout = 2; COMB Node = 'modulator:inst3|lpm_divide:Div1|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_16_result_int[6]~13'
    Info: 106: + IC(0.000 ns) + CELL(0.086 ns) = 72.464 ns; Loc. = LAB_X13_Y8; Fanout = 1; COMB Node = 'modulator:inst3|lpm_divide:Div1|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_16_result_int[7]~15'
    Info: 107: + IC(0.000 ns) + CELL(0.086 ns) = 72.550 ns; Loc. = LAB_X13_Y8; Fanout = 1; COMB Node = 'modulator:inst3|lpm_divide:Div1|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_16_result_int[8]~17'
    Info: 108: + IC(0.000 ns) + CELL(0.506 ns) = 73.056 ns; Loc. = LAB_X13_Y8; Fanout = 12; COMB Node = 'modulator:inst3|lpm_divide:Div1|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_16_result_int[9]~18'
    Info: 109: + IC(1.322 ns) + CELL(0.206 ns) = 74.584 ns; Loc. = LAB_X14_Y9; Fanout = 4; COMB Node = 'modulator:inst3|lpm_divide:Div1|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|StageOut[149]~472'
    Info: 110: + IC(1.295 ns) + CELL(0.621 ns) = 76.500 ns; Loc. = LAB_X14_Y8; Fanout = 2; COMB Node = 'modulator:inst3|lpm_divide:Div1|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_17_result_int[6]~13'
    Info: 111: + IC(0.000 ns) + CELL(0.086 ns) = 76.586 ns; Loc. = LAB_X14_Y8; Fanout = 1; COMB Node = 'modulator:inst3|lpm_divide:Div1|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_17_result_int[7]~15'
    Info: 112: + IC(0.000 ns) + CELL(0.086 ns) = 76.672 ns; Loc. = LAB_X14_Y8; Fanout = 1; COMB Node = 'modulator:inst3|lpm_divide:Div1|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_17_result_int[8]~17'
    Info: 113: + IC(0.000 ns) + CELL(0.506 ns) = 77.178 ns; Loc. = LAB_X14_Y8; Fanout = 12; COMB Node = 'modulator:inst3|lpm_divide:Div1|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_17_result_int[9]~18'
    Info: 114: + IC(1.338 ns) + CELL(0.202 ns) = 78.718 ns; Loc. = LAB_X14_Y4; Fanout = 1; COMB Node = 'modulator:inst3|lpm_divide:Div1|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|StageOut[160]~46'
    Info: 115: + IC(1.338 ns) + CELL(0.596 ns) = 80.652 ns; Loc. = LAB_X15_Y8; Fanout = 1; COMB Node = 'modulator:inst3|lpm_divide:Div1|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_18_result_int[8]~17'
    Info: 116: + IC(0.000 ns) + CELL(0.506 ns) = 81.158 ns; Loc. = LAB_X15_Y8; Fanout = 11; COMB Node = 'modulator:inst3|lpm_divide:Div1|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_18_result_int[9]~18'
    Info: 117: + IC(1.322 ns) + CELL(0.206 ns) = 82.686 ns; Loc. = LAB_X14_Y9; Fanout = 1; COMB Node = 'modulator:inst3|lpm_divide:Div1|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|StageOut[169]~19'
    Info: 118: + IC(1.670 ns) + CELL(0.621 ns) = 84.977 ns; Loc. = LAB_X16_Y8; Fanout = 1; COMB Node = 'modulator:inst3|lpm_divide:Div1|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_19_result_int[8]~17'
    Info: 119: + IC(0.000 ns) + CELL(0.506 ns) = 85.483 ns; Loc. = LAB_X16_Y8; Fanout = 2; COMB Node = 'modulator:inst3|lpm_divide:Div1|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_19_result_int[9]~18'
    Info: 120: + IC(2.094 ns) + CELL(0.596 ns) = 88.173 ns; Loc. = LAB_X21_Y4; Fanout = 2; COMB Node = 'modulator:inst3|Add13~1'
    Info: 121: + IC(0.000 ns) + CELL(0.086 ns) = 88.259 ns; Loc. = LAB_X21_Y4; Fanout = 2; COMB Node = 'modulator:inst3|Add13~3'
    Info: 122: + IC(0.000 ns) + CELL(0.086 ns) = 88.345 ns; Loc. = LAB_X21_Y4; Fanout = 2; COMB Node = 'modulator:inst3|Add13~5'
    Info: 123: + IC(0.000 ns) + CELL(0.086 ns) = 88.431 ns; Loc. = LAB_X21_Y4; Fanout = 2; COMB Node = 'modulator:inst3|Add13~7'
    Info: 124: + IC(0.000 ns) + CELL(0.086 ns) = 88.517 ns; Loc. = LAB_X21_Y4; Fanout = 2; COMB Node = 'modulator:inst3|Add13~9'
    Info: 125: + IC(0.000 ns) + CELL(0.086 ns) = 88.603 ns; Loc. = LAB_X21_Y4; Fanout = 2; COMB Node = 'modulator:inst3|Add13~11'
    Info: 126: + IC(0.000 ns) + CELL(0.086 ns) = 88.689 ns; Loc. = LAB_X21_Y4; Fanout = 2; COMB Node = 'modulator:inst3|Add13~13'
    Info: 127: + IC(0.000 ns) + CELL(0.086 ns) = 88.775 ns; Loc. = LAB_X21_Y4; Fanout = 2; COMB Node = 'modulator:inst3|Add13~15'
    Info: 128: + IC(0.000 ns) + CELL(0.086 ns) = 88.861 ns; Loc. = LAB_X21_Y4; Fanout = 2; COMB Node = 'modulator:inst3|Add13~17'
    Info: 129: + IC(0.000 ns) + CELL(0.086 ns) = 88.947 ns; Loc. = LAB_X21_Y4; Fanout = 2; COMB Node = 'modulator:inst3|Add13~19'
    Info: 130: + IC(0.107 ns) + CELL(0.086 ns) = 89.140 ns; Loc. = LAB_X21_Y3; Fanout = 2; COMB Node = 'modulator:inst3|Add13~21'
    Info: 131: + IC(0.000 ns) + CELL(0.086 ns) = 89.226 ns; Loc. = LAB_X21_Y3; Fanout = 2; COMB Node = 'modulator:inst3|Add13~23'
    Info: 132: + IC(0.000 ns) + CELL(0.086 ns) = 89.312 ns; Loc. = LAB_X21_Y3; Fanout = 2; COMB Node = 'modulator:inst3|Add13~25'
    Info: 133: + IC(0.000 ns) + CELL(0.086 ns) = 89.398 ns; Loc. = LAB_X21_Y3; Fanout = 2; COMB Node = 'modulator:inst3|Add13~27'
    Info: 134: + IC(0.000 ns) + CELL(0.086 ns) = 89.484 ns; Loc. = LAB_X21_Y3; Fanout = 2; COMB Node = 'modulator:inst3|Add13~29'
    Info: 135: + IC(0.000 ns) + CELL(0.086 ns) = 89.570 ns; Loc. = LAB_X21_Y3; Fanout = 2; COMB Node = 'modulator:inst3|Add13~31'
    Info: 136: + IC(0.000 ns) + CELL(0.086 ns) = 89.656 ns; Loc. = LAB_X21_Y3; Fanout = 2; COMB Node = 'modulator:inst3|Add13~33'
    Info: 137: + IC(0.000 ns) + CELL(0.506 ns) = 90.162 ns; Loc. = LAB_X21_Y3; Fanout = 1; COMB Node = 'modulator:inst3|Add13~34'
    Info: 138: + IC(0.187 ns) + CELL(0.624 ns) = 90.973 ns; Loc. = LAB_X21_Y3; Fanout = 1; COMB Node = 'modulator:inst3|LessThan1~1'
    Info: 139: + IC(0.494 ns) + CELL(0.624 ns) = 92.091 ns; Loc. = LAB_X22_Y3; Fanout = 12; COMB Node = 'modulator:inst3|LessThan1~2'
    Info: 140: + IC(0.904 ns) + CELL(0.624 ns) = 93.619 ns; Loc. = LAB_X21_Y4; Fanout = 1; COMB Node = 'modulator:inst3|wave1~76'
    Info: 141: + IC(0.187 ns) + CELL(0.623 ns) = 94.429 ns; Loc. = LAB_X21_Y4; Fanout = 1; COMB Node = 'modulator:inst3|wave1~38'
    Info: 142: + IC(0.000 ns) + CELL(0.108 ns) = 94.537 ns; Loc. = LAB_X21_Y4; Fanout = 17; REG Node = 'modulator:inst3|wave1[9]'
    Info: Total cell delay = 44.144 ns ( 46.69 % )
    Info: Total interconnect delay = 50.393 ns ( 53.31 % )
Info: Fitter routing operations beginning
Info: 1 (of 14709) connections in the design require a large routing delay to satisfy hold requirements. Refer to the Fitter report for a summary of the relevant clock transfers. Also, check the circuit's timing constraints and clocking methodology, especially multicycles and gated clocks.
Info: Average interconnect usage is 19% of the available device resources
    Info: Peak interconnect usage is 26% of the available device resources in the region that extends from location X11_Y0 to location X22_Y9
Info: Fitter routing operations ending: elapsed time is 00:00:06
Info: Fitter merged 3 physical RAM blocks that contain multiple logical RAM slices into a single location
    Info: Following physical RAM blocks contain multiple logical RAM slices
        Info: Physical RAM block M4K_X11_Y8 contains the following logical RAM slices
            Info: RAM slice: wavegen:inst6|square:sq1|altsyncram:altsyncram_component|altsyncram_pra1:auto_generated|ram_block1a0
            Info: RAM slice: wavegen:inst6|square:sq1|altsyncram:altsyncram_component|altsyncram_pra1:auto_generated|ram_block1a1
            Info: RAM slice: wavegen:inst6|square:sq1|altsyncram:altsyncram_component|altsyncram_pra1:auto_generated|ram_block1a2
            Info: RAM slice: wavegen:inst6|square:sq1|altsyncram:altsyncram_component|altsyncram_pra1:auto_generated|ram_block1a3
            Info: RAM slice: wavegen:inst6|square:sq1|altsyncram:altsyncram_component|altsyncram_pra1:auto_generated|ram_block1a4
            Info: RAM slice: wavegen:inst6|square:sq1|altsyncram:altsyncram_component|altsyncram_pra1:auto_generated|ram_block1a5
            Info: RAM slice: wavegen:inst6|square:sq1|altsyncram:altsyncram_component|altsyncram_pra1:auto_generated|ram_block1a6
            Info: RAM slice: wavegen:inst6|square:sq1|altsyncram:altsyncram_component|altsyncram_pra1:auto_generated|ram_block1a7
            Info: RAM slice: wavegen:inst6|square:sq1|altsyncram:altsyncram_component|altsyncram_pra1:auto_generated|ram_block1a8
            Info: RAM slice: wavegen:inst6|square:sq1|altsyncram:altsyncram_component|altsyncram_pra1:auto_generated|ram_block1a9
            Info: RAM slice: wavegen:inst6|square:sq1|altsyncram:altsyncram_component|altsyncram_pra1:auto_generated|ram_block1a10
            Info: RAM slice: wavegen:inst6|square:sq1|altsyncram:altsyncram_component|altsyncram_pra1:auto_generated|ram_block1a11
            Info: RAM slice: wavegen:inst6|triangle:tri1|altsyncram:altsyncram_component|altsyncram_mtc1:auto_generated|ram_block1a0
            Info: RAM slice: wavegen:inst6|triangle:tri1|altsyncram:altsyncram_component|altsyncram_mtc1:auto_generated|ram_block1a1
            Info: RAM slice: wavegen:inst6|triangle:tri1|altsyncram:altsyncram_component|altsyncram_mtc1:auto_generated|ram_block1a2
            Info: RAM slice: wavegen:inst6|triangle:tri1|altsyncram:altsyncram_component|altsyncram_mtc1:auto_generated|ram_block1a3
            Info: RAM slice: wavegen:inst6|triangle:tri1|altsyncram:altsyncram_component|altsyncram_mtc1:auto_generated|ram_block1a4
            Info: RAM slice: wavegen:inst6|triangle:tri1|altsyncram:altsyncram_component|altsyncram_mtc1:auto_generated|ram_block1a5
            Info: RAM slice: wavegen:inst6|triangle:tri1|altsyncram:altsyncram_component|altsyncram_mtc1:auto_generated|ram_block1a6
            Info: RAM slice: wavegen:inst6|triangle:tri1|altsyncram:altsyncram_component|altsyncram_mtc1:auto_generated|ram_block1a7
            Info: RAM slice: wavegen:inst6|triangle:tri1|altsyncram:altsyncram_component|altsyncram_mtc1:auto_generated|ram_block1a8
            Info: RAM slice: wavegen:inst6|triangle:tri1|altsyncram:altsyncram_component|altsyncram_mtc1:auto_generated|ram_block1a9
            Info: RAM slice: wavegen:inst6|triangle:tri1|altsyncram:altsyncram_component|altsyncram_mtc1:auto_generated|ram_block1a10
            Info: RAM slice: wavegen:inst6|triangle:tri1|altsyncram:altsyncram_component|altsyncram_mtc1:auto_generated|ram_block1a11
        Info: Physical RAM block M4K_X27_Y7 contains the following logical RAM slices
            Info: RAM slice: wavegen:inst6|square:sq2|altsyncram:altsyncram_component|altsyncram_pra1:auto_generated|ram_block1a0
            Info: RAM slice: wavegen:inst6|square:sq2|altsyncram:altsyncram_component|altsyncram_pra1:auto_generated|ram_block1a1
            Info: RAM slice: wavegen:inst6|square:sq2|altsyncram:altsyncram_component|altsyncram_pra1:auto_generated|ram_block1a2
            Info: RAM slice: wavegen:inst6|square:sq2|altsyncram:altsyncram_component|altsyncram_pra1:auto_generated|ram_block1a3
            Info: RAM slice: wavegen:inst6|square:sq2|altsyncram:altsyncram_component|altsyncram_pra1:auto_generated|ram_block1a4
            Info: RAM slice: wavegen:inst6|square:sq2|altsyncram:altsyncram_component|altsyncram_pra1:auto_generated|ram_block1a5
            Info: RAM slice: wavegen:inst6|square:sq2|altsyncram:altsyncram_component|altsyncram_pra1:auto_generated|ram_block1a6
            Info: RAM slice: wavegen:inst6|square:sq2|altsyncram:altsyncram_component|altsyncram_pra1:auto_generated|ram_block1a7
            Info: RAM slice: wavegen:inst6|square:sq2|altsyncram:altsyncram_component|altsyncram_pra1:auto_generated|ram_block1a8
            Info: RAM slice: wavegen:inst6|square:sq2|altsyncram:altsyncram_component|altsyncram_pra1:auto_generated|ram_block1a9
            Info: RAM slice: wavegen:inst6|square:sq2|altsyncram:altsyncram_component|altsyncram_pra1:auto_generated|ram_block1a10
            Info: RAM slice: wavegen:inst6|square:sq2|altsyncram:altsyncram_component|altsyncram_pra1:auto_generated|ram_block1a11
            Info: RAM slice: wavegen:inst6|triangle:tri2|altsyncram:altsyncram_component|altsyncram_mtc1:auto_generated|ram_block1a0
            Info: RAM slice: wavegen:inst6|triangle:tri2|altsyncram:altsyncram_component|altsyncram_mtc1:auto_generated|ram_block1a1
            Info: RAM slice: wavegen:inst6|triangle:tri2|altsyncram:altsyncram_component|altsyncram_mtc1:auto_generated|ram_block1a2
            Info: RAM slice: wavegen:inst6|triangle:tri2|altsyncram:altsyncram_component|altsyncram_mtc1:auto_generated|ram_block1a3
            Info: RAM slice: wavegen:inst6|triangle:tri2|altsyncram:altsyncram_component|altsyncram_mtc1:auto_generated|ram_block1a4
            Info: RAM slice: wavegen:inst6|triangle:tri2|altsyncram:altsyncram_component|altsyncram_mtc1:auto_generated|ram_block1a5
            Info: RAM slice: wavegen:inst6|triangle:tri2|altsyncram:altsyncram_component|altsyncram_mtc1:auto_generated|ram_block1a6
            Info: RAM slice: wavegen:inst6|triangle:tri2|altsyncram:altsyncram_component|altsyncram_mtc1:auto_generated|ram_block1a7
            Info: RAM slice: wavegen:inst6|triangle:tri2|altsyncram:altsyncram_component|altsyncram_mtc1:auto_generated|ram_block1a8
            Info: RAM slice: wavegen:inst6|triangle:tri2|altsyncram:altsyncram_component|altsyncram_mtc1:auto_generated|ram_block1a9
            Info: RAM slice: wavegen:inst6|triangle:tri2|altsyncram:altsyncram_component|altsyncram_mtc1:auto_generated|ram_block1a10
            Info: RAM slice: wavegen:inst6|triangle:tri2|altsyncram:altsyncram_component|altsyncram_mtc1:auto_generated|ram_block1a11
        Info: Physical RAM block M4K_X27_Y10 contains the following logical RAM slices
            Info: RAM slice: wavegen:inst6|square:sq3|altsyncram:altsyncram_component|altsyncram_pra1:auto_generated|ram_block1a0
            Info: RAM slice: wavegen:inst6|square:sq3|altsyncram:altsyncram_component|altsyncram_pra1:auto_generated|ram_block1a1
            Info: RAM slice: wavegen:inst6|square:sq3|altsyncram:altsyncram_component|altsyncram_pra1:auto_generated|ram_block1a2
            Info: RAM slice: wavegen:inst6|square:sq3|altsyncram:altsyncram_component|altsyncram_pra1:auto_generated|ram_block1a3
            Info: RAM slice: wavegen:inst6|square:sq3|altsyncram:altsyncram_component|altsyncram_pra1:auto_generated|ram_block1a4
            Info: RAM slice: wavegen:inst6|square:sq3|altsyncram:altsyncram_component|altsyncram_pra1:auto_generated|ram_block1a5
            Info: RAM slice: wavegen:inst6|square:sq3|altsyncram:altsyncram_component|altsyncram_pra1:auto_generated|ram_block1a6
            Info: RAM slice: wavegen:inst6|square:sq3|altsyncram:altsyncram_component|altsyncram_pra1:auto_generated|ram_block1a7
            Info: RAM slice: wavegen:inst6|square:sq3|altsyncram:altsyncram_component|altsyncram_pra1:auto_generated|ram_block1a8
            Info: RAM slice: wavegen:inst6|square:sq3|altsyncram:altsyncram_component|altsyncram_pra1:auto_generated|ram_block1a9
            Info: RAM slice: wavegen:inst6|square:sq3|altsyncram:altsyncram_component|altsyncram_pra1:auto_generated|ram_block1a10
            Info: RAM slice: wavegen:inst6|square:sq3|altsyncram:altsyncram_component|altsyncram_pra1:auto_generated|ram_block1a11
            Info: RAM slice: wavegen:inst6|triangle:tri3|altsyncram:altsyncram_component|altsyncram_mtc1:auto_generated|ram_block1a0
            Info: RAM slice: wavegen:inst6|triangle:tri3|altsyncram:altsyncram_component|altsyncram_mtc1:auto_generated|ram_block1a1
            Info: RAM slice: wavegen:inst6|triangle:tri3|altsyncram:altsyncram_component|altsyncram_mtc1:auto_generated|ram_block1a2
            Info: RAM slice: wavegen:inst6|triangle:tri3|altsyncram:altsyncram_component|altsyncram_mtc1:auto_generated|ram_block1a3
            Info: RAM slice: wavegen:inst6|triangle:tri3|altsyncram:altsyncram_component|altsyncram_mtc1:auto_generated|ram_block1a4
            Info: RAM slice: wavegen:inst6|triangle:tri3|altsyncram:altsyncram_component|altsyncram_mtc1:auto_generated|ram_block1a5
            Info: RAM slice: wavegen:inst6|triangle:tri3|altsyncram:altsyncram_component|altsyncram_mtc1:auto_generated|ram_block1a6
            Info: RAM slice: wavegen:inst6|triangle:tri3|altsyncram:altsyncram_component|altsyncram_mtc1:auto_generated|ram_block1a7
            Info: RAM slice: wavegen:inst6|triangle:tri3|altsyncram:altsyncram_component|altsyncram_mtc1:auto_generated|ram_block1a8
            Info: RAM slice: wavegen:inst6|triangle:tri3|altsyncram:altsyncram_component|altsyncram_mtc1:auto_generated|ram_block1a9
            Info: RAM slice: wavegen:inst6|triangle:tri3|altsyncram:altsyncram_component|altsyncram_mtc1:auto_generated|ram_block1a10
            Info: RAM slice: wavegen:inst6|triangle:tri3|altsyncram:altsyncram_component|altsyncram_mtc1:auto_generated|ram_block1a11
Info: Started post-fitting delay annotation
Warning: Found 27 output pins without output pin load capacitance assignment
    Info: Pin "s2p_cs" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "s2p_ioclk" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "p2s_cs" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "p2s_ioclk" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "p2s_ld" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "p2s_dout" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LDISPa" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LDISPb" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LDISPc" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LDISPd" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LDISPe" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LDISPf" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LDISPg" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "RDISPa" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "RDISPb" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "RDISPc" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "RDISPd" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "RDISPe" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "RDISPf" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "RDISPg" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LDISPa10" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LDISPb11" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LDISPc12" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LDISPd13" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LDISPe14" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LDISPf15" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LDISPg16" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info: Delay annotation completed successfully
Info: Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning: Following 3 pins have nothing, GND, or VCC driving datain port -- changes to this connectivity may change fitting results
    Info: Pin RDISPb has GND driving its datain port
    Info: Pin RDISPc has GND driving its datain port
    Info: Pin RDISPg has VCC driving its datain port
Warning: The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'.
Info: Quartus II Fitter was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 226 megabytes
    Info: Processing ended: Fri Apr 09 00:17:13 2010
    Info: Elapsed time: 00:00:35
    Info: Total CPU time (on all processors): 00:00:33


