 yosys é uma ferramenta de síntese de RTL (Representação de Nível de Transistor). Ele é usado para transformar código escrito  em uma linguagem de descrição de hardware, como Verilog ou VHDL, em um arquivo gerado que pode ser usado para programar uma FPGA (Field-Programmable Gate Array) ou ASIC (Application-Specific Integrated Circuit).Ele é capaz de otimizar o código de entrada para reduzir o tamanho da FPGA ou aumentar a velocidade de operação. Ele também fornece recursos adicionais, como verificação formal e geração de RTL para código C.  