TEST_STEP       ;2
TST_DigIn_1     ;0
TST_DigIn_2     ;0
TST_DigIn_3     ;0
TST_DigIn_4     ;0
TST_DigIn_5     ;0
TST_DigIn_6     ;0
TST_DigIn_7     ;0
TST_DigIn_8     ;0
TST_DigIn_9     ;0
TST_DigIn_10    ;0
TST_DigIn_11    ;0
TST_DigIn_12    ;0
TST_DigIn_13    ;0
TST_DigIn_14    ;0
TST_DigIn_15    ;0
TST_DigIn_16    ;0
TST_DigOut_1    ;1
TST_DigOut_2    ;1
TST_DigOut_3    ;1
TST_DigOut_4    ;1
TST_DigOut_5    ;1
TST_DigOut_6    ;1
TST_DigOut_7    ;1
TST_DigOut_8    ;1
TST_DigOut_9    ;1
TST_DigOut_10   ;1
TST_DigOut_11   ;1
TST_DigOut_12   ;1
TST_DigOut_13   ;1
TST_DigOut_14   ;1
TST_DigOut_15   ;1
TST_DigOut_16   ;1
VAL_DigOut_1    ;0
VAL_DigOut_2    ;1
VAL_DigOut_3    ;0
VAL_DigOut_4    ;1
VAL_DigOut_5    ;0
VAL_DigOut_6    ;1
VAL_DigOut_7    ;0
VAL_DigOut_8    ;1
VAL_DigOut_9    ;0
VAL_DigOut_10   ;1
VAL_DigOut_11   ;0
VAL_DigOut_12   ;1
VAL_DigOut_13   ;0
VAL_DigOut_14   ;1
VAL_DigOut_15   ;0
VAL_DigOut_16   ;1
TST_AnIn_1      ;0
TST_AnIn_2      ;0
TST_AnIn_3      ;0
TST_AnIn_4      ;0
TST_AnIn_5      ;0
TST_AnIn_6      ;0
TST_AnIn_7      ;0
TST_AnIn_8      ;0
TST_AnIn_9      ;0
TST_AnIn_10     ;0
TST_AnIn_11     ;0
TST_AnIn_12     ;0
TST_AnOut_1     ;0
TST_AnOut_2     ;0
TST_AnOut_3     ;0
TST_AnOut_4     ;0
TST_Tamb        ;0
TST_RPM         ;0
TST_VCC_set     ;0
TST_VCC_fbk     ;0
TST_mA_fbk      ;0
TST_FWrevision  ;0
TST_HWconfig    ;0
TST_RTUS_WR     ;0
TST_RTUS_RD     ;0
TST_RTU1_WR     ;0
TST_RTU1_RD     ;0
TST_RTU3_WR     ;0
TST_RTU3_RD     ;0
TST_CAN1_WR     ;0
TST_CAN1_RD     ;0
