<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:17:28.1728</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2021.06.10</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2022-7038570</applicationNumber><claimCount>23</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>메모리 어레이의 매칭 패턴</inventionTitle><inventionTitleEng>MATCHING PATTERNS IN MEMORY ARRAYS</inventionTitleEng><openDate>2022.12.12</openDate><openNumber>10-2022-0164038</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국제출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate>2022.11.03</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate>2022.11.03</translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G11C 13/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>G06N 3/045</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>G06N 3/063</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 본 개시는 메모리 디바이스에서 패턴 매칭 동작을 수행하기 위한 시스템들 및 방법들에 관한 것이다. 메모리 디바이스는 제어기 및 메모리 어레이들을 포함할 수 있으며, 여기서 메모리 어레이들은 비트 라인들을 따라 상이한 패턴들을 저장한다. 입력 패턴은 패턴이 메모리 디바이스에 저장되어 있는지 여부를 결정하기 위해 메모리 어레이(들)에 적용된다. 워드 라인들은 메모리 어레이 내의 패턴들을 검색하기 위해 직렬 또는 병렬로 활성화될 수 있다. 메모리 어레이는 이진 숫자들, 이산 값들 또는 아날로그 값들을 저장하는 메모리 셀들을 포함할 수 있다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate>2021.12.23</internationOpenDate><internationOpenNumber>WO2021257371</internationOpenNumber><internationalApplicationDate>2021.06.10</internationalApplicationDate><internationalApplicationNumber>PCT/US2021/036805</internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 시스템(system)에 있어서,패턴(pattern)들의 제1 세트를 저장하도록 구성된 메모리 디바이스(memory device)의 적어도 하나의 메모리 어레이(array)의 제1 부분;패턴들의 제2 세트를 저장하도록 구성된 상기 적어도 하나의 메모리 어레이의 제2 부분-여기서, 상기 제2 세트의 상기 패턴들은 상기 제1 세트의 상기 패턴들에 대해 반전됨-;감지 증폭기(sense amplifier)들의 어레이-여기서, 상기 어레이의 각각의 감지 증폭기는 상기 적어도 하나의 메모리 어레이의 상기 제1 부분 및 상기 메모리 어레이의 상기 제2 부분에 결합 가능함-; 및상기 적어도 하나의 메모리 어레이의 상기 제1 부분 및 상기 메모리 디바이스의 상기 제2 부분에 입력 패턴을 적용하도록 구성된 제어기를 포함하고;상기 감지 증폭기들의 상기 어레이는 상기 적어도 하나의 메모리 어레이의 상기 제1 부분 또는 상기 적어도 하나의 메모리 어레이의 상기 제2 부분의 상기 입력 패턴과 실질적으로 매칭되는 패턴을 저장하는 비트 라인(bit line)을 식별하도록 구성되고,상기 비트 라인의 식별된 부분은 키(key)에 대응하고, 상기 입력 패턴은 키에 대응하고, 상기 적어도 하나의 메모리 어레이는 키-값 연관들의 복수의 값들을 저장하는, 시스템.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서, 상기 메모리 디바이스는 비트 직렬 배향(bit-serial orientation)으로 상기 제1 세트의 각각의 패턴 및 상기 제2 세트의 각각의 패턴을 저장하도록 구성되는, 시스템.</claim></claimInfo><claimInfo><claim>3. 제1항에 있어서, 상기 제어기는 상기 적어도 하나의 메모리 어레이의 상기 제1 부분의 복수의 워드 라인들 또는 상기 적어도 하나의 메모리 어레이의 상기 제2 부분의 복수의 워드 라인들을 동시에 활성화함으로써 입력 패턴을 적용하도록 구성되는, 시스템.</claim></claimInfo><claimInfo><claim>4. 제1항에 있어서, 상기 메모리 디바이스는 저항 랜덤 액세스 메모리(ReRAM) 디바이스를 포함하고, 상기 감지 증폭기들의 어레이는 상기 적어도 하나의 메모리 어레이의 상기 제1 부분 및 상기 적어도 하나의 메모리 어레이의 상기 제2 부분 내에 단락 회로(short circuit)들 또는 개방 회로(open circuit)들을 검출함으로써 상기 비트 라인의 부분을 식별하도록 구성되는, 시스템.</claim></claimInfo><claimInfo><claim>5. 제6항에 있어서, 상기 감지 증폭기들의 어레이는 단락 회로들을 검출하는 것에 응답하여 또는 개방 회로들을 검출하는 것에 응답하여 상기 감지 증폭기들의 어레이 내의 감지 증폭기들을 비활성화함으로써 상기 비트 라인의 부분을 식별하도록 구성되는, 시스템.</claim></claimInfo><claimInfo><claim>6. 제1항에 있어서, 상기 제어기는 상기 입력 패턴을 복수의 세그먼트(segment)들로 분할함으로써 복수의 파이프라인(pipeline) 단계들에서 상기 입력 패턴을 적용하도록 구성되는, 시스템.</claim></claimInfo><claimInfo><claim>7. 시스템에 있어서,패턴들의 세트를 저장하도록 구성된 메모리 디바이스의 적어도 하나의 메모리 어레이의 부분;감지 증폭기들의 어레이-여기서, 상기 어레이의 각각의 감지 증폭기는 적어도 하나의 비트 라인에 결합 가능하고, 상기 비트 라인은 상기 적어도 하나의 메모리 어레이의 상기 부분에 적어도 부분적으로 있음-; 및상기 적어도 하나의 메모리 어레이의 상기 부분의 적어도 하나의 워드 라인에 입력 패턴을 적용하도록 구성된 제어기를 포함하고;상기 감지 증폭기들의 어레이는 전류의 흐름 또는 전압 차이를 검출함으로써 상기 입력 패턴을 저장하는 상기 적어도 하나의 메모리 어레이의 상기 일부에서 비트 라인을 식별하도록 구성되는, 시스템.</claim></claimInfo><claimInfo><claim>8. 제8항에 있어서, 상기 패턴들의 세트의 각각의 패턴 및 각각의 패턴은 이산 값(discrete value)들을 포함하는, 시스템.</claim></claimInfo><claimInfo><claim>9. 제7항에 있어서, 상기 패턴들의 세트의 각각의 패턴은 대응하는 저항의 레벨에 의해 정의된 아날로그 값들을 포함하는, 시스템.</claim></claimInfo><claimInfo><claim>10. 제7항에 있어서, 상기 비트 라인의 식별된 부분은 키에 대응하고, 상기 입력 패턴은 키에 대응하고, 상기 적어도 하나의 메모리 어레이는 키-값 연관들의 복수의 값들을 저장하는, 시스템.</claim></claimInfo><claimInfo><claim>11. 제7항에 있어서, 상기 제어기는 적어도 부분적으로, 상기 적어도 하나의 메모리 어레이의 상기 부분의 복수의 워드 라인들을 순차적으로 활성화함으로써 상기 적어도 하나의 메모리 어레이의 상기 부분에 상기 입력 패턴을 적용하도록 구성되고, 상기 감지 증폭기 어레이의 각각의 감지 증폭기는 상기 워드 라인들의 각각의 활성화에 대해 결합된 비트 라인에서 전류의 흐름 또는 전압 차이를 측정하도록 구성되는, 시스템.</claim></claimInfo><claimInfo><claim>12. 제11항에 있어서, 상기 패턴의 가장 중요한 값 위치에 대응하는 워드 라인 활성화에 대한 전류 또는 전압 판독은 상기 패턴의 최소로 중요한 값 위치에 대응하는 워드 라인 활성화에 대한 전류 또는 전압 판독과 연관된 가중치보다 큰 가중치와 연관되는, 시스템.</claim></claimInfo><claimInfo><claim>13. 제7항에 있어서, 상기 제어기는 상기 적어도 하나의 메모리 어레이의 상기 부분의 복수의 워드 라인들을 활성화함으로써 상기 적어도 하나의 메모리 어레이의 상기 부분에 복수의 값들을 포함하는 상기 입력 패턴을 적용하도록 구성되고, 각각의 월드 라인은 상기 입력 패턴의 대응하는 값 위치에 비례하는 개별의 활성화 강도로 활성화되고, 상기 감지 증폭기 어레이의 각각의 감지 증폭기는 상기 복수의 워드 라인들의 활성화들에 대해 결합된 비트 라인의 상기 전류의 흐름을 측정하도록 구성되는, 시스템.</claim></claimInfo><claimInfo><claim>14. 제7항에 있어서, 상기 제어기는 상기 적어도 하나의 메모리 어레이의 상기 부분의 복수의 워드 라인들을 활성화함으로써 상기 적어도 하나의 메모리 어레이의 상기 부분에 복수의 값들을 포함하는 상기 입력 패턴을 적용하도록 구성되고, 각각의 월드 라인은 상기 입력 패턴의 대응하는 값 또는 위치에 비례하는 개별의 활성화 강도로 활성화되고, 상기 감지 증폭기 어레이의 각각의 감지 증폭기는 상기 복수의 워드 라인들의 활성화들에 대해 결합된 비트 라인의 상기 전류의 흐름을 측정하도록 구성되고 상기 워드 라인들의 상기 복수의 활성화들에 대해 입력 패턴의 값들에 대응하는 기준 전류의 흐름과 상기 전류의 흐름을 비교하도록 더 구성되는, 시스템.</claim></claimInfo><claimInfo><claim>15. 제7항에 있어서, 상기 제어기는 상기 입력 패턴을 복수의 세그먼트들로 분할함으로써 상기 입력 패턴을 복수의 파이프라인 단계들에 적용하도록 구성되는, 시스템.</claim></claimInfo><claimInfo><claim>16. 제7항에 있어서, 상기 제어기는 상기 입력 패턴을 저장하는 상기 적어도 하나의 메모리 어레이의 부분의 상기 비트 라인의 상기 부분을 식별하기 전에 상기 적어도 하나의 메모리 어레이의 상기 부분의 상기 값들을 반전시키도록 구성되는, 시스템.</claim></claimInfo><claimInfo><claim>17. 방법에 있어서,메모리 디바이스의 적어도 하나의 메모리 어레이의 부분에 패턴들의 세트를 저장하는 단계-여기서, 각각의 패턴은 비트 직렬 배향으로 저장됨-;입력 패턴에 따라 상기 적어도 하나의 메모리 어레이의 상기 부분의 복수의 워드 라인들을 활성화하는 단계;감지 증폭기들의 어레이에 의해 전류 흐름 또는 전압 차이를 검출하는 단계-여기서, 상기 감지 증폭기들의 어레이의 각각의 감지 증폭기는 상기 적어도 하나의 메모리 어레이의 적어도 하나의 개별 비트 라인에 결합 가능함-;적어도 하나의 메모리 어레이의 매칭(matching) 비트 라인을 식별하는 단계를 포함하고, 상기 매칭 비트 라인은 상기 입력 패턴과 매칭되는 타겟 패턴(target pattern)을 저장하고,상기 식별된 비트 라인은 키에 대응하고, 상기 입력 패턴은 키에 대응하고, 상기 적어도 하나의 메모리 어레이는 키-값 연관들의 복수의 값들을 저장하는, 방법.</claim></claimInfo><claimInfo><claim>18. 제17항에 있어서, 상기 패턴들의 세트의 각각의 패턴 및 각각의 패턴은 이산 값들을 포함하는, 방법.</claim></claimInfo><claimInfo><claim>19. 제17항에 있어서, 상기 적어도 하나의 메모리 어레이의 상기 매칭 비트 라인을 식별하는 단계는 제1 시퀀스 및 제2 시퀀스를 포함하고, 제어기 또는 상기 감지 증폭기들은 상기 식별하는 단계를 수행하고, 상기 제어기 또는 상기 감지 증폭기들은 상기 제1 시퀀스에서 상기 매칭 비트 라인을 식별하지 않는 것에 응답하여 상기 식별하는 단계를 불가능하도록 구성되는, 방법.</claim></claimInfo><claimInfo><claim>20. 제17항에 있어서, 상기 타겟 패턴은 상기 타겟 패턴과 상기 입력 패턴 사이의 대응이 임계치보다 크고 상기 패턴의 비트들의 완전한 매치보다 적은 퍼지 매치(fuzzy match)에 따라 상기 입력 패턴을 매칭하는, 방법.</claim></claimInfo><claimInfo><claim>21. 제20항에 있어서, 상기 퍼지 매치는 상기 검출된 전류 흐름 또는 전압 차이와 기준 전류 또는 전압 사이의 상기 차이를 결정함으로써 결정되는, 방법.</claim></claimInfo><claimInfo><claim>22. 제17항에 있어서, 각각의 월드 라인은 대응하는 값, 다른 값들에 대한 상기 워드 라인의 위치, 또는 상기 워드 라인 위치의 가중치 중 적어도 하나에 비례하는 개별의 활성화 강도로 활성화되고, 상기 감지 증폭기 어레이의 각각의 감지 증폭기는 상기 복수의 워드 라인들의 활성화들에 대해 결합된 비트 라인의 상기 전류의 흐름 또는 전압 차이를 측정하도록 구성되는, 방법.</claim></claimInfo><claimInfo><claim>23. 제17항에 있어서, 상기 매칭 비트 라인은 컨볼루션 동작(convolutional operation)의 일부로서 매칭되고, 상기 입력 패턴 또는 상기 패턴들의 세트 중 적어도 하나는 컨볼루션 필터(convolution filter)를 나타내는, 방법.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>미국, 아이다호, 보이세, 사우스 페더럴 웨이 ****</address><code>519980651917</code><country>미국</country><engName>MICRON TECHNOLOGY, INC.</engName><name>마이크론 테크놀로지, 인크.</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>미국 ***** 캘리포니아 란초...</address><code> </code><country> </country><engName>YUDANOV, Dmitri</engName><name>유다노브, 드미트리</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 종로구 사직로*길 **, 세양빌딩 (내자동) *층(김.장법률사무소)</address><code>919980003619</code><country>대한민국</country><engName>YANG, Young June</engName><name>양영준</name></agentInfo><agentInfo><address>서울 중구 정동길 **-** (정동, 정동빌딩) **층(김.장법률사무소)</address><code>919990005000</code><country>대한민국</country><engName>PAIK MAN GI</engName><name>백만기</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>미국</priorityApplicationCountry><priorityApplicationDate>2020.06.16</priorityApplicationDate><priorityApplicationNumber>16/902,685</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Document according to the Article 203 of Patent Act</documentEngName><documentName>[특허출원]특허법 제203조에 따른 서면</documentName><receiptDate>2022.11.03</receiptDate><receiptNumber>1-1-2022-1167880-43</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notice of Acceptance</documentEngName><documentName>수리안내서</documentName><receiptDate>2022.11.09</receiptDate><receiptNumber>1-5-2022-0167658-83</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[심사유예신청]결정 보류신청서·심사유예신청서</documentName><receiptDate>2022.12.16</receiptDate><receiptNumber>1-1-2022-1356897-07</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020227038570.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c932bfd117f466f01f3753eadbeafd86ad38b54f5fc3ca32629fc28c39a8e7eec1f34694c637b19dc296eb078bb96e198c9aa4d2120e08ca27f</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf04c94ecec93846628843e5ac6e311e3cf4cc5497e0e7ce3344522b19635fb68074193aedfafeb0b28bb6210b5725802e8cb49f0d6065dfb9</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>