# README

>   2025/5/15

该Markdown文件属“计算机组成与体系结构”课程实验的扩展内容笔记。

部分内容摘自课程提供的指导书，大部分内容为自主完成。

由于实验二的模型无法满足更高级的运算，于是利用5.15与5.16日提升此阵列乘法器。

# EX_Extracurricular

==基于 >> 实验二：直接补码阵列乘法器设计==

## 全加器设计

已知：

![image-20250515212249051](D:\Typora Notebook\Typora Image Document\image-20250515212249051.png)

根据表2-1，可以推导出这四类全加器S和C的逻辑表达式。

**S~i~ = X~i~ ⊕ Y~i~  ⊕ Z~i-1~**

**C~i~ = X~i~Y~i~ + Z~i-1~(X~i~ + Y~i~)**

+   对0类、3类全加器而言有：![image-20250515212710401](D:\Typora Notebook\Typora Image Document\image-20250515212710401.png)

+    对1类、2类全加器，则有：![image-20250515212731812](D:\Typora Notebook\Typora Image Document\image-20250515212731812.png)

>    0类和3类全加器中S和C的逻辑表达式相同，它和常规的全加器是一致的。1类和2类全加器中S 和C的逻辑表达式也是相同的。

## 阵列乘法器逻辑原理分析与设计

**注意理解输入的符号位 和 输出的 补充符号位。**

![image-20250516112528748](D:\Typora Notebook\Typora Image Document\image-20250516112528748.png)

---

![image-20250516112553768](D:\Typora Notebook\Typora Image Document\image-20250516112553768.png)

## MaxPlusII设计 3x3阵列乘法器

### 全加器设计

对0类、3类全加器而言，完成FA0图元设计：

![image-20250515213015493](D:\Typora Notebook\Typora Image Document\image-20250515213015493.png)

采取VHDL语言设计图元形式：

~~~vhdl
LIBRARY IEEE; 
USE IEEE.STD_LOGIC_1164.ALL; 
USE IEEE.STD_LOGIC_ARITH.ALL; 
USE IEEE.STD_LOGIC_UNSIGNED.ALL; 
-- ENTITY FA0 
ENTITY FA0 IS 

PORT( 
X,Y,Z:IN STD_LOGIC; 
S,C:OUT STD_LOGIC 
); 
END FA0; 
    
ARCHITECTURE A OF FA0 IS 
BEGIN 
	S<=(NOT X AND NOT Y AND Z)OR(NOT X AND Y AND NOT Z)OR(X AND NOT Y AND NOT Z)OR(X AND Y AND Z);
	C<=(X AND Y)OR(Y AND Z)OR(X AND Z); 
END A; 
~~~

---

对1类、2类全加器而言，完成FA1图元设计：

![image-20250515213312552](D:\Typora Notebook\Typora Image Document\image-20250515213312552.png)

~~~vhdl
LIBRARY IEEE; 
USE IEEE.STD_LOGIC_1164.ALL; 
USE IEEE.STD_LOGIC_ARITH.ALL; 
USE IEEE.STD_LOGIC_UNSIGNED.ALL; 

ENTITY FA1 IS 
PORT( 
X,Y,Z:IN STD_LOGIC; 
S,C:OUT STD_LOGIC 
); 
END FA1; 
    
ARCHITECTURE A OF FA1 IS 
BEGIN 
	S<=(NOT X AND NOT Y AND Z)OR(NOT X AND Y AND NOT Z)OR(X AND NOT Y AND NOT Z)OR(X AND Y AND Z);
	C<=(X AND Y)OR(X AND NOT Z)OR(Y AND NOT Z); 
END A; 
~~~

### 3x3 阵列乘法器图元设计

top顶层需要使用总线的形式输入与输出，因此在顶层文件中，我们所涉及的3x3 阵列乘法器 需要作为一个“元件”加入到top层中。

**Multiple-array：**

![image-20250515213359047](D:\Typora Notebook\Typora Image Document\image-20250515213359047.png)

### 输入总线与阵列图元设计

**ANDARRAY：**

~~~vhdl
LIBRARY IEEE; 
USE IEEE.STD_LOGIC_1164.ALL; 
USE IEEE.STD_LOGIC_ARITH.ALL; 
USE IEEE.STD_LOGIC_UNSIGNED.ALL; 

ENTITY ANDARRAY IS
PORT(
   A, B : IN STD_LOGIC_VECTOR(2 DOWNTO 0);
   A0B0, A1B0, A0B1, A0B2, A2B0, A1B1, A1B2, A2B1, A2B2 : OUT STD_LOGIC
);
END ANDARRAY;

ARCHITECTURE A OF ANDARRAY IS
BEGIN
	A0B0 <= A(0) AND B(0);
    A1B0 <= A(1) AND B(0);
	A0B1 <= A(0) AND B(1);
	A0B2 <= A(0) AND B(2); 
	A2B0 <= A(2) AND B(0);
	A1B1 <= A(1) AND B(1);
	A1B2 <= A(1) AND B(2);
  	A2B1 <= A(2) AND B(1);
	A2B2 <= A(2) AND B(2);
END A;
~~~

### 输出总线图元设计

**CONVERT：**

~~~vhdl
LIBRARY IEEE; 
USE IEEE.STD_LOGIC_1164.ALL; 
USE IEEE.STD_LOGIC_ARITH.ALL; 
USE IEEE.STD_LOGIC_UNSIGNED.ALL; 

ENTITY CONVERT IS
PORT(
	I0, I1, I2, I3, I4, I5 : IN STD_LOGIC;
	P : OUT STD_LOGIC_VECTOR(5 DOWNTO 0)
);
END CONVERT;

ARCHITECTURE A OF CONVERT IS
BEGIN
	-- P <= (I5, I4, I3, I2, I1, I0);
	P(0) <= I0;
	P(1) <= I1;
	P(2) <= I2;
	P(3) <= I3;
	P(4) <= I4;
	P(5) <= I5;
END A;
~~~

### 顶层gdf文件设计

![image-20250515213622607](D:\Typora Notebook\Typora Image Document\image-20250515213622607.png)

### WaveForm仿真运行

>   与顶层top.gdf同名：top.scf

**运行结果：**

![image-20250515213721535](D:\Typora Notebook\Typora Image Document\image-20250515213721535.png)

**结果分析：**

![img](D:\Typora Notebook\Typora Image Document\b4638ffdbd13e3ca95861aed493c31d6_720.jpg)

由于输入端为3位，因此在直接补码阵列乘法器中，只能完成 **- 4 ~ + 3** 之间的乘法运算。 

## MaxPlusII设计 4x4阵列乘法器

设计4x4 输入的阵列乘法器，可以完成 **- 8 ~ + 7** 之间的乘法运算。结果输出总线也会相应增加。

### 全加器设计

多位乘法在直接阵列乘法器中，采用的加法器相同。

共需12个全加器，其中3个O类，3个一类，6个二类全加器。

全加器设计与3x3阵列乘法器完全相同。

### 4x4 阵列乘法器图元设计

通过理解指导书中的3x3 阵列乘法器设计思路完成：

#### 设计原理图

![img](D:\Typora Notebook\Typora Image Document\bc4424fc419633f6c31443c282041473.jpg)

#### 逻辑原理图

![img](D:\Typora Notebook\Typora Image Document\f7b71af5a98c5f616f6231c5c40def57.jpg)

#### 图元内部结构图

![img](D:\Typora Notebook\Typora Image Document\824cec55309e9bb471e2e51f7a83480d.jpg)

#### Graphic Edit

由上分析可知，FA1包含1类和2类全加器。**一类全加器在Z输入端口为负权，而二类全加器在Z输入端口为正权。**

>   注意：FA0 FA1的三输入端 X Y Z 不能随意指定引脚，需要考虑该类全加器在 Z 端口输入值得正负权，依照上图逻辑原理图绘制
>
>   ![image-20250517161232202](D:\Typora Notebook\Typora Image Document\image-20250517161232202.png)
>
>   1类与2类全加器FA1，在XYZ三个输入端有区别：一类全加器在Z输入端口为负权，而二类全加器在Z输入端口为正权。
>
>   因此设计电路图时，要根据**逻辑原理图**确保输入端口正确接线。

4x4 阵列乘法器电路设计实例图：

![image-20250516201230947](D:\Typora Notebook\Typora Image Document\image-20250516201230947.png)

### 输入总线与阵列图元设计

**ANDARRAY:**

~~~VHDL
LIBRARY IEEE; 
USE IEEE.STD_LOGIC_1164.ALL; 
USE IEEE.STD_LOGIC_ARITH.ALL; 
USE IEEE.STD_LOGIC_UNSIGNED.ALL; 

ENTITY ANDARRAY IS
PORT(
   A, B : IN STD_LOGIC_VECTOR(3 DOWNTO 0);
   A0B0, A1B0, A0B1, A0B2, A2B0, A1B1, A1B2, A3B0, A2B1, A0B3, A1B3, A3B1, A2B2, A3B2, A2B3, A3B3 : OUT STD_LOGIC
);
END ANDARRAY;

ARCHITECTURE A OF ANDARRAY IS
BEGIN
	A0B0 <= A(0) AND B(0);
    A1B0 <= A(1) AND B(0);
	A0B1 <= A(0) AND B(1);
	A0B2 <= A(0) AND B(2); 
	A2B0 <= A(2) AND B(0);
	A1B1 <= A(1) AND B(1);
	A1B2 <= A(1) AND B(2);
  	A2B1 <= A(2) AND B(1);
	A2B2 <= A(2) AND B(2);
	A3B0 <= A(3) AND B(0);
	A0B3 <= A(0) AND B(3);
	A1B3 <= A(1) AND B(3);
	A3B1 <= A(3) AND B(1);
	A3B2 <= A(3) AND B(2);
	A2B3 <= A(2) AND B(3);
	A3B3 <= A(3) AND B(3);
END A;
~~~

### 输出总线图元设计

**CONVERT:**

~~~VHDL
LIBRARY IEEE; 
USE IEEE.STD_LOGIC_1164.ALL; 
USE IEEE.STD_LOGIC_ARITH.ALL; 
USE IEEE.STD_LOGIC_UNSIGNED.ALL; 

ENTITY CONVERT IS
PORT(
	I0, I1, I2, I3, I4, I5, I6, I7 : IN STD_LOGIC;
	P : OUT STD_LOGIC_VECTOR(7 DOWNTO 0)
);
END CONVERT;

ARCHITECTURE A OF CONVERT IS
BEGIN
	-- P <= (I7, I6, I5, I4, I3, I2, I1, I0);
	P(0) <= I0;
	P(1) <= I1;
	P(2) <= I2;
	P(3) <= I3;
	P(4) <= I4;
	P(5) <= I5;
	P(6) <= I6;
	P(7) <= I7;
END A;
~~~

### 顶层gdf文件设计

![image-20250516111358456](D:\Typora Notebook\Typora Image Document\image-20250516111358456.png)

### WaveForm仿真运行

**运行结果：**

![image-20250516202855815](D:\Typora Notebook\Typora Image Document\image-20250516202855815.png)

**结果分析：**

输入范围： **- 8 ~ + 7**

输入样例：

| **E** | **E** | **E** | **8** |
| ----- | ----- | ----- | ----- |
| **3** | **E** | **1** | **7** |
| FA    | 04    | FE    | 40    |

![image-20250516203719231](D:\Typora Notebook\Typora Image Document\image-20250516203719231.png)

**==仿真正确！==**

---

