{
    "description": "test all possible inputs for an AND-gate", 
    "head": {
        "text": [
            "tspan", 
            {
                "class": "success h3"
            }, 
            "Simulation success "
        ], 
        "tick": 0
    }, 
    "name": "andGate_timed", 
    "signal": [
        {}, 
        [
            "CLK", 
            {
                "clock_period": "20", 
                "loop_times": [
                    "10"
                ], 
                "name": "CLK", 
                "period": "4", 
                "type": "std_logic", 
                "wave": "p...|.."
            }
        ], 
        [
            "IN", 
            {
                "name": "A", 
                "period": "4", 
                "type": "std_logic", 
                "wave": "01010.."
            }, 
            {
                "name": "B", 
                "period": "2", 
                "type": "std_logic", 
                "wave": "0.....1.0.1.0."
            }
        ], 
        [
            "OUT", 
            {
                "name": "F", 
                "period": "2", 
                "type": "std_logic", 
                "wave": "0.....1.0....."
            }
        ]
    ], 
    "test": "andgate_full"
}