module rom_case (out, address);
	output reg [63:0] out;
	input [9:0] address;
	
	always @(address)
		begin
			case(address)
			//Address			Binary instruction
			8'h00: out = 64'h0011;
			8'h01: out = 64'h2012;
			8'h02: out = 64'h0063;
			8'h03: out = 64'h10A4;
			8'h04: out = 64'h0065;
			8'h05: out = 64'h6096;
			8'h06: out = 64'h0017;
			8'h07: out = 64'h3038;
			8'h08: out = 64'h0079;
			8'h09: out = 64'h80AA;
			8'h0A: out = 64'h09CB;
			8'h0B: out = 64'h70BC;
			8'h0C: out = 64'h01ED;
			8'h0D: out = 64'h10EE;
			8'h0E: out = 64'h03DF;
			8'h0F: out = 64'hF019;
			default: out = 64'h0000;
		endcase
	end
endmodule
	