m255
K4
z2
!s11e vcom 2020.1 2020.02, Feb 28 2020
13
!s112 1.1
!i10d 8192
!i10e 25
!i10f 100
cModel Technology
Z0 d/home/simon/Documentos/FACULTAD_linux/Sistemas Digitales Avanzados/Laboratorios/RS232-FPGA/RS_232/simulation/modelsim
Eantirrebote
Z1 w1608835986
Z2 DPx3 std 6 textio 0 22 zE1`LPoLg^DX3Oz^4Fj1K3
Z3 DPx4 ieee 14 std_logic_1164 0 22 cVAk:aDinOX8^VGI1ekP<3
!i122 16
R0
Z4 8/home/simon/Documentos/FACULTAD_linux/Sistemas Digitales Avanzados/Laboratorios/RS232-FPGA/RS_232/componentes/antirrebote.vhd
Z5 F/home/simon/Documentos/FACULTAD_linux/Sistemas Digitales Avanzados/Laboratorios/RS232-FPGA/RS_232/componentes/antirrebote.vhd
l0
L4 1
V0afnON9@kL]A5CcW8fUi60
!s100 ZJPW3B0mbYV<7`BPjkD?P1
Z6 OV;C;2020.1;71
31
Z7 !s110 1617484436
!i10b 1
Z8 !s108 1617484435.000000
Z9 !s90 -reportprogress|300|-93|-work|work|/home/simon/Documentos/FACULTAD_linux/Sistemas Digitales Avanzados/Laboratorios/RS232-FPGA/RS_232/componentes/antirrebote.vhd|
Z10 !s107 /home/simon/Documentos/FACULTAD_linux/Sistemas Digitales Avanzados/Laboratorios/RS232-FPGA/RS_232/componentes/antirrebote.vhd|
!i113 1
Z11 o-93 -work work
Z12 tExplicit 1 CvgOpt 0
Abehav
R2
R3
DEx4 work 11 antirrebote 0 22 0afnON9@kL]A5CcW8fUi60
!i122 16
l20
L16 22
VQQ1k8J4al`L]nheWc]P9>3
!s100 ?5Zf?ZR]BC7L:_n5bGVjW1
R6
31
R7
!i10b 1
R8
R9
R10
!i113 1
R11
R12
Econt_bin
Z13 w1608835985
R2
R3
!i122 9
R0
Z14 8/home/simon/Documentos/FACULTAD_linux/Sistemas Digitales Avanzados/Laboratorios/RS232-FPGA/Parte_A/cont_bin/cont_bin.vhd
Z15 F/home/simon/Documentos/FACULTAD_linux/Sistemas Digitales Avanzados/Laboratorios/RS232-FPGA/Parte_A/cont_bin/cont_bin.vhd
l0
L4 1
VQ:64ALV5nHX>okChBN>7V3
!s100 2;W_ZU`ABGVCZX?HH?<5_1
R6
31
Z16 !s110 1617484435
!i10b 1
R8
Z17 !s90 -reportprogress|300|-93|-work|work|/home/simon/Documentos/FACULTAD_linux/Sistemas Digitales Avanzados/Laboratorios/RS232-FPGA/Parte_A/cont_bin/cont_bin.vhd|
Z18 !s107 /home/simon/Documentos/FACULTAD_linux/Sistemas Digitales Avanzados/Laboratorios/RS232-FPGA/Parte_A/cont_bin/cont_bin.vhd|
!i113 1
R11
R12
Abehav
R2
R3
DEx4 work 8 cont_bin 0 22 Q:64ALV5nHX>okChBN>7V3
!i122 9
l22
L13 29
VEoZaXT^j9:hFHOko2PKXY2
!s100 Nh38bVIY;52F1EMJ=I4UN2
R6
31
R16
!i10b 1
R8
R17
R18
!i113 1
R11
R12
Econt_bin_lcd
Z19 w1608835984
R2
R3
!i122 10
R0
Z20 8/home/simon/Documentos/FACULTAD_linux/Sistemas Digitales Avanzados/Laboratorios/RS232-FPGA/LCD/cont_bin_lcd.vhd
Z21 F/home/simon/Documentos/FACULTAD_linux/Sistemas Digitales Avanzados/Laboratorios/RS232-FPGA/LCD/cont_bin_lcd.vhd
l0
L4 1
V3PXITS]bYzdJQD`a:OLin3
!s100 g5DB7]i;0iAXB`O_k>JMm3
R6
31
R16
!i10b 1
R8
Z22 !s90 -reportprogress|300|-93|-work|work|/home/simon/Documentos/FACULTAD_linux/Sistemas Digitales Avanzados/Laboratorios/RS232-FPGA/LCD/cont_bin_lcd.vhd|
Z23 !s107 /home/simon/Documentos/FACULTAD_linux/Sistemas Digitales Avanzados/Laboratorios/RS232-FPGA/LCD/cont_bin_lcd.vhd|
!i113 1
R11
R12
Abehav
R2
R3
DEx4 work 12 cont_bin_lcd 0 22 3PXITS]bYzdJQD`a:OLin3
!i122 10
l21
L12 30
VP;5c__R8zf^6NkYF?TnJH1
!s100 BSDcz[SDkzkE;lTa^LO_X1
R6
31
R16
!i10b 1
R8
R22
R23
!i113 1
R11
R12
Econtador_memoria
R13
Z24 DPx4 ieee 15 std_logic_arith 0 22 [G314=:2zXJ`VORJe1J@Z1
Z25 DPx4 ieee 11 numeric_std 0 22 aU^R8eGcicLcUFIaBQSL>3
R2
R3
!i122 4
R0
Z26 8/home/simon/Documentos/FACULTAD_linux/Sistemas Digitales Avanzados/Laboratorios/RS232-FPGA/Parte_B/Contador_memoria/Contador_memoria.vhd
Z27 F/home/simon/Documentos/FACULTAD_linux/Sistemas Digitales Avanzados/Laboratorios/RS232-FPGA/Parte_B/Contador_memoria/Contador_memoria.vhd
l0
L7 1
V3_^YA]^bOcD``E^B`BE`m3
!s100 <:<7`IQ8FgIZZ`IdUefMY0
R6
31
R16
!i10b 1
R8
Z28 !s90 -reportprogress|300|-93|-work|work|/home/simon/Documentos/FACULTAD_linux/Sistemas Digitales Avanzados/Laboratorios/RS232-FPGA/Parte_B/Contador_memoria/Contador_memoria.vhd|
Z29 !s107 /home/simon/Documentos/FACULTAD_linux/Sistemas Digitales Avanzados/Laboratorios/RS232-FPGA/Parte_B/Contador_memoria/Contador_memoria.vhd|
!i113 1
R11
R12
Abehav
R24
R25
R2
R3
DEx4 work 16 contador_memoria 0 22 3_^YA]^bOcD``E^B`BE`m3
!i122 4
l31
L17 70
V[0HT67<LkAmgl=PKaWCNS3
!s100 KnnmM@Hgj]=:VgTUb9J6g3
R6
31
R16
!i10b 1
R8
R28
R29
!i113 1
R11
R12
Edivisores
Z30 w1615704404
R2
R3
!i122 15
R0
Z31 8/home/simon/Documentos/FACULTAD_linux/Sistemas Digitales Avanzados/Laboratorios/RS232-FPGA/RS_232/componentes/divisores.vhd
Z32 F/home/simon/Documentos/FACULTAD_linux/Sistemas Digitales Avanzados/Laboratorios/RS232-FPGA/RS_232/componentes/divisores.vhd
l0
L4 1
VMhD]j::j_`=aQH6;_jNcn0
!s100 2XGhP?;zWZ8Q<^N6GjH`A1
R6
31
R16
!i10b 1
R8
Z33 !s90 -reportprogress|300|-93|-work|work|/home/simon/Documentos/FACULTAD_linux/Sistemas Digitales Avanzados/Laboratorios/RS232-FPGA/RS_232/componentes/divisores.vhd|
Z34 !s107 /home/simon/Documentos/FACULTAD_linux/Sistemas Digitales Avanzados/Laboratorios/RS232-FPGA/RS_232/componentes/divisores.vhd|
!i113 1
R11
R12
Abehav
R2
R3
DEx4 work 9 divisores 0 22 MhD]j::j_`=aQH6;_jNcn0
!i122 15
l37
L14 100
VznGOFE8Zc09]i?m0QRE[X3
!s100 Q9<0l`oLziYfVNkjRW`7Q3
R6
31
R16
!i10b 1
R8
R33
R34
!i113 1
R11
R12
Effd
R19
R2
R3
!i122 8
R0
Z35 8/home/simon/Documentos/FACULTAD_linux/Sistemas Digitales Avanzados/Laboratorios/RS232-FPGA/Parte_A/FFD/FFD.vhd
Z36 F/home/simon/Documentos/FACULTAD_linux/Sistemas Digitales Avanzados/Laboratorios/RS232-FPGA/Parte_A/FFD/FFD.vhd
l0
L4 1
VPl86IXY@VLoBUjbhVOD]I0
!s100 O`bh`Z:FH<VMFd[3bCb192
R6
31
R16
!i10b 1
R8
Z37 !s90 -reportprogress|300|-93|-work|work|/home/simon/Documentos/FACULTAD_linux/Sistemas Digitales Avanzados/Laboratorios/RS232-FPGA/Parte_A/FFD/FFD.vhd|
Z38 !s107 /home/simon/Documentos/FACULTAD_linux/Sistemas Digitales Avanzados/Laboratorios/RS232-FPGA/Parte_A/FFD/FFD.vhd|
!i113 1
R11
R12
Abehav
R2
R3
DEx4 work 3 ffd 0 22 Pl86IXY@VLoBUjbhVOD]I0
!i122 8
l18
L16 15
Vh0mTW9R2Zg6_JPiaBZ?mf3
!s100 V2F9KME7PS1dV;cH]7`WZ1
R6
31
R16
!i10b 1
R8
R37
R38
!i113 1
R11
R12
Efsm_lcd
Z39 w1616644686
R2
R3
!i122 12
R0
Z40 8/home/simon/Documentos/FACULTAD_linux/Sistemas Digitales Avanzados/Laboratorios/RS232-FPGA/LCD/FSM_LCD.vhd
Z41 F/home/simon/Documentos/FACULTAD_linux/Sistemas Digitales Avanzados/Laboratorios/RS232-FPGA/LCD/FSM_LCD.vhd
l0
L4 1
VUd<[``IZRHgBj8hf@gOVP3
!s100 d^oiN=jh>9PHS8eGJUzg]2
R6
31
R16
!i10b 1
R8
Z42 !s90 -reportprogress|300|-93|-work|work|/home/simon/Documentos/FACULTAD_linux/Sistemas Digitales Avanzados/Laboratorios/RS232-FPGA/LCD/FSM_LCD.vhd|
Z43 !s107 /home/simon/Documentos/FACULTAD_linux/Sistemas Digitales Avanzados/Laboratorios/RS232-FPGA/LCD/FSM_LCD.vhd|
!i113 1
R11
R12
Abehav
R2
R3
DEx4 work 7 fsm_lcd 0 22 Ud<[``IZRHgBj8hf@gOVP3
!i122 12
l39
L21 333
V_eSc]fggam`_m>8d<FBHY2
!s100 1zQo>GG[Lcg]HJCWaQnAc0
R6
31
R16
!i10b 1
R8
R42
R43
!i113 1
R11
R12
Efsm_memoria
R13
R2
R3
!i122 3
R0
Z44 8/home/simon/Documentos/FACULTAD_linux/Sistemas Digitales Avanzados/Laboratorios/RS232-FPGA/Parte_B/FSM_Memoria/FSM_Memoria.vhd
Z45 F/home/simon/Documentos/FACULTAD_linux/Sistemas Digitales Avanzados/Laboratorios/RS232-FPGA/Parte_B/FSM_Memoria/FSM_Memoria.vhd
l0
L4 1
VIZL;97MlW[<hZ0E>L25W_2
!s100 P[SH=aa6eg0Pacj11@f?L1
R6
31
R16
!i10b 1
R8
Z46 !s90 -reportprogress|300|-93|-work|work|/home/simon/Documentos/FACULTAD_linux/Sistemas Digitales Avanzados/Laboratorios/RS232-FPGA/Parte_B/FSM_Memoria/FSM_Memoria.vhd|
Z47 !s107 /home/simon/Documentos/FACULTAD_linux/Sistemas Digitales Avanzados/Laboratorios/RS232-FPGA/Parte_B/FSM_Memoria/FSM_Memoria.vhd|
!i113 1
R11
R12
Abehav
R2
R3
DEx4 work 11 fsm_memoria 0 22 IZL;97MlW[<hZ0E>L25W_2
!i122 3
l32
L21 110
V0mdBK6PdX5FFE0>o6g3Zf2
!s100 ]SeIjEb4PmkT6L:CdeP:a2
R6
31
R16
!i10b 1
R8
R46
R47
!i113 1
R11
R12
Efsm_reg_despl
R19
R2
R3
!i122 7
R0
Z48 8/home/simon/Documentos/FACULTAD_linux/Sistemas Digitales Avanzados/Laboratorios/RS232-FPGA/Parte_A/FSM_Reg_Despl/FSM_Reg_Despl.vhd
Z49 F/home/simon/Documentos/FACULTAD_linux/Sistemas Digitales Avanzados/Laboratorios/RS232-FPGA/Parte_A/FSM_Reg_Despl/FSM_Reg_Despl.vhd
l0
L4 1
VC0G?gfW9NFJaoozd_]g`M0
!s100 >6JSg=Lh0E_C9KjTO_AGN3
R6
31
R16
!i10b 1
R8
Z50 !s90 -reportprogress|300|-93|-work|work|/home/simon/Documentos/FACULTAD_linux/Sistemas Digitales Avanzados/Laboratorios/RS232-FPGA/Parte_A/FSM_Reg_Despl/FSM_Reg_Despl.vhd|
Z51 !s107 /home/simon/Documentos/FACULTAD_linux/Sistemas Digitales Avanzados/Laboratorios/RS232-FPGA/Parte_A/FSM_Reg_Despl/FSM_Reg_Despl.vhd|
!i113 1
R11
R12
Abehav
R2
R3
DEx4 work 13 fsm_reg_despl 0 22 C0G?gfW9NFJaoozd_]g`M0
!i122 7
l29
L17 74
Vl>1<[H0J4XTbj:VGQF_XB3
!s100 Fk@3i1:1KLV?L8m5W]0:c0
R6
31
R16
!i10b 1
R8
R50
R51
!i113 1
R11
R12
Elcd
Z52 w1616643380
R2
R3
!i122 11
R0
Z53 8/home/simon/Documentos/FACULTAD_linux/Sistemas Digitales Avanzados/Laboratorios/RS232-FPGA/LCD/LCD.vhd
Z54 F/home/simon/Documentos/FACULTAD_linux/Sistemas Digitales Avanzados/Laboratorios/RS232-FPGA/LCD/LCD.vhd
l0
L4 1
VWH0Nn@DQm5ZAmlP0jUnd@2
!s100 ;kRFVf`?7bn<c9>O==]?l3
R6
31
R16
!i10b 1
R8
Z55 !s90 -reportprogress|300|-93|-work|work|/home/simon/Documentos/FACULTAD_linux/Sistemas Digitales Avanzados/Laboratorios/RS232-FPGA/LCD/LCD.vhd|
Z56 !s107 /home/simon/Documentos/FACULTAD_linux/Sistemas Digitales Avanzados/Laboratorios/RS232-FPGA/LCD/LCD.vhd|
!i113 1
R11
R12
Abehav
R2
R3
DEx4 work 3 lcd 0 22 WH0Nn@DQm5ZAmlP0jUnd@2
!i122 11
l47
L18 36
V>S<K13kVAi?g@KT6=bTS;0
!s100 I4^EHi>m8MI=O4oNj:3P<1
R6
31
R16
!i10b 1
R8
R55
R56
!i113 1
R11
R12
Ememoria_rom
R13
Z57 DPx4 work 7 pkg_rom 0 22 <2jkEAWFjEf;TcIcVdIl80
R25
R2
R3
!i122 18
R0
Z58 8/home/simon/Documentos/FACULTAD_linux/Sistemas Digitales Avanzados/Laboratorios/RS232-FPGA/Parte_B/Memoria_ROM/Memoria_ROM.vhd
Z59 F/home/simon/Documentos/FACULTAD_linux/Sistemas Digitales Avanzados/Laboratorios/RS232-FPGA/Parte_B/Memoria_ROM/Memoria_ROM.vhd
l0
L7 1
VRT?6QI?A[cGT<D0A_>]GI2
!s100 j`S0i1RIRUBhLhnR:Y8=O0
R6
31
R7
!i10b 1
Z60 !s108 1617484436.000000
Z61 !s90 -reportprogress|300|-93|-work|work|/home/simon/Documentos/FACULTAD_linux/Sistemas Digitales Avanzados/Laboratorios/RS232-FPGA/Parte_B/Memoria_ROM/Memoria_ROM.vhd|
Z62 !s107 /home/simon/Documentos/FACULTAD_linux/Sistemas Digitales Avanzados/Laboratorios/RS232-FPGA/Parte_B/Memoria_ROM/Memoria_ROM.vhd|
!i113 1
R11
R12
Abehav
R57
R25
R2
R3
DEx4 work 11 memoria_rom 0 22 RT?6QI?A[cGT<D0A_>]GI2
!i122 18
l20
L15 18
V;N]7<FHo1j>h]UGYfaSm43
!s100 `>OieJcgdIAdIM0O8mz>K2
R6
31
R7
!i10b 1
R60
R61
R62
!i113 1
R11
R12
Emux
R1
R25
R2
R3
!i122 13
R0
Z63 8/home/simon/Documentos/FACULTAD_linux/Sistemas Digitales Avanzados/Laboratorios/RS232-FPGA/RS_232/componentes/Mux_habilitacion.vhd
Z64 F/home/simon/Documentos/FACULTAD_linux/Sistemas Digitales Avanzados/Laboratorios/RS232-FPGA/RS_232/componentes/Mux_habilitacion.vhd
l0
L5 1
VA]<z47NMAeB[gh<70_]@[0
!s100 [MZnh@bh7[f[Ua>e=J8m30
R6
31
R16
!i10b 1
R8
Z65 !s90 -reportprogress|300|-93|-work|work|/home/simon/Documentos/FACULTAD_linux/Sistemas Digitales Avanzados/Laboratorios/RS232-FPGA/RS_232/componentes/Mux_habilitacion.vhd|
Z66 !s107 /home/simon/Documentos/FACULTAD_linux/Sistemas Digitales Avanzados/Laboratorios/RS232-FPGA/RS_232/componentes/Mux_habilitacion.vhd|
!i113 1
R11
R12
Abehav
R25
R2
R3
DEx4 work 3 mux 0 22 A]<z47NMAeB[gh<70_]@[0
!i122 13
l15
L14 4
VoTWQ`3<6@;g04d@VSNBS^2
!s100 1Nj;h76;m0`Bo<CHOK8NK2
R6
31
R16
!i10b 1
R8
R65
R66
!i113 1
R11
R12
Ppkg_rom
R25
R2
R3
!i122 2
R13
R0
Z67 8/home/simon/Documentos/FACULTAD_linux/Sistemas Digitales Avanzados/Laboratorios/RS232-FPGA/Parte_B/Memoria_ROM/pkg_rom.vhd
Z68 F/home/simon/Documentos/FACULTAD_linux/Sistemas Digitales Avanzados/Laboratorios/RS232-FPGA/Parte_B/Memoria_ROM/pkg_rom.vhd
l0
L5 1
V<2jkEAWFjEf;TcIcVdIl80
!s100 khSo<oP@8f3jemZXzfQ0`0
R6
31
b1
R16
!i10b 1
R8
Z69 !s90 -reportprogress|300|-93|-work|work|/home/simon/Documentos/FACULTAD_linux/Sistemas Digitales Avanzados/Laboratorios/RS232-FPGA/Parte_B/Memoria_ROM/pkg_rom.vhd|
Z70 !s107 /home/simon/Documentos/FACULTAD_linux/Sistemas Digitales Avanzados/Laboratorios/RS232-FPGA/Parte_B/Memoria_ROM/pkg_rom.vhd|
!i113 1
R11
R12
Bbody
R57
R25
R2
R3
!i122 2
l0
L113 1
VFnB07CiC4Rb3Jz<UGKPmi1
!s100 mX9SnmH<Q5L8fL_1KiY^I2
R6
31
R16
!i10b 1
R8
R69
R70
!i113 1
R11
R12
Epunto_a
R19
R2
R3
!i122 5
R0
Z71 8/home/simon/Documentos/FACULTAD_linux/Sistemas Digitales Avanzados/Laboratorios/RS232-FPGA/Parte_A/Punto_A/Punto_A.vhd
Z72 F/home/simon/Documentos/FACULTAD_linux/Sistemas Digitales Avanzados/Laboratorios/RS232-FPGA/Parte_A/Punto_A/Punto_A.vhd
l0
L4 1
VHP?He84BMK^^Foc]iaSaO3
!s100 E<4DE=PiI=2FMl=nWm9]21
R6
31
R16
!i10b 1
R8
Z73 !s90 -reportprogress|300|-93|-work|work|/home/simon/Documentos/FACULTAD_linux/Sistemas Digitales Avanzados/Laboratorios/RS232-FPGA/Parte_A/Punto_A/Punto_A.vhd|
Z74 !s107 /home/simon/Documentos/FACULTAD_linux/Sistemas Digitales Avanzados/Laboratorios/RS232-FPGA/Parte_A/Punto_A/Punto_A.vhd|
!i113 1
R11
R12
Abehav
R2
R3
DEx4 work 7 punto_a 0 22 HP?He84BMK^^Foc]iaSaO3
!i122 5
l66
L18 60
VdIiO3AD9HjHB_dfL6QQ8f3
!s100 ]W]oQRk`j;M<<j>YCVZ:A2
R6
31
R16
!i10b 1
R8
R73
R74
!i113 1
R11
R12
Epunto_b
R1
R25
R57
R2
R3
!i122 17
R0
Z75 8/home/simon/Documentos/FACULTAD_linux/Sistemas Digitales Avanzados/Laboratorios/RS232-FPGA/Parte_B/Punto_B/Punto_B.vhd
Z76 F/home/simon/Documentos/FACULTAD_linux/Sistemas Digitales Avanzados/Laboratorios/RS232-FPGA/Parte_B/Punto_B/Punto_B.vhd
l0
L5 1
VGgdI@F[n5EzzGcHfV6fRP3
!s100 P@U6EDFmh5Z1VLC5LQFeg2
R6
31
R7
!i10b 1
R60
Z77 !s90 -reportprogress|300|-93|-work|work|/home/simon/Documentos/FACULTAD_linux/Sistemas Digitales Avanzados/Laboratorios/RS232-FPGA/Parte_B/Punto_B/Punto_B.vhd|
Z78 !s107 /home/simon/Documentos/FACULTAD_linux/Sistemas Digitales Avanzados/Laboratorios/RS232-FPGA/Parte_B/Punto_B/Punto_B.vhd|
!i113 1
R11
R12
Abehav
R25
R57
R2
R3
DEx4 work 7 punto_b 0 22 GgdI@F[n5EzzGcHfV6fRP3
!i122 17
l71
L24 61
VoS>RG[]hO0=mQNmkaI3Bf3
!s100 kQFJoQCzGoTD0R>Tm3>R=1
R6
31
R7
!i10b 1
R60
R77
R78
!i113 1
R11
R12
Ereg_despl
R13
R2
R3
!i122 6
R0
Z79 8/home/simon/Documentos/FACULTAD_linux/Sistemas Digitales Avanzados/Laboratorios/RS232-FPGA/Parte_A/Reg_despl/Reg_Despl.vhd
Z80 F/home/simon/Documentos/FACULTAD_linux/Sistemas Digitales Avanzados/Laboratorios/RS232-FPGA/Parte_A/Reg_despl/Reg_Despl.vhd
l0
L4 1
VY6f9LJUG6zoKc>iPLTLU?2
!s100 EK?EFi8IQ5JZ5?zo@bm1A2
R6
31
R16
!i10b 1
R8
Z81 !s90 -reportprogress|300|-93|-work|work|/home/simon/Documentos/FACULTAD_linux/Sistemas Digitales Avanzados/Laboratorios/RS232-FPGA/Parte_A/Reg_despl/Reg_Despl.vhd|
Z82 !s107 /home/simon/Documentos/FACULTAD_linux/Sistemas Digitales Avanzados/Laboratorios/RS232-FPGA/Parte_A/Reg_despl/Reg_Despl.vhd|
!i113 1
R11
R12
Abehav
R2
R3
DEx4 work 9 reg_despl 0 22 Y6f9LJUG6zoKc>iPLTLU?2
!i122 6
l38
L17 41
V4Mg==LT>izPBM98U7DZ@Q1
!s100 NLVlUio>M;KTC5H^fgmYD3
R6
31
R16
!i10b 1
R8
R81
R82
!i113 1
R11
R12
Ers_232
Z83 w1617484118
R25
R57
R2
R3
!i122 19
R0
Z84 8/home/simon/Documentos/FACULTAD_linux/Sistemas Digitales Avanzados/Laboratorios/RS232-FPGA/RS_232/RS_232.vhd
Z85 F/home/simon/Documentos/FACULTAD_linux/Sistemas Digitales Avanzados/Laboratorios/RS232-FPGA/RS_232/RS_232.vhd
l0
L5 1
V1RC:35Off3R1@cfO?]=T;0
!s100 YaVNT8Ao1n9H2Pnc<bP911
R6
31
R7
!i10b 1
R60
Z86 !s90 -reportprogress|300|-93|-work|work|/home/simon/Documentos/FACULTAD_linux/Sistemas Digitales Avanzados/Laboratorios/RS232-FPGA/RS_232/RS_232.vhd|
Z87 !s107 /home/simon/Documentos/FACULTAD_linux/Sistemas Digitales Avanzados/Laboratorios/RS232-FPGA/RS_232/RS_232.vhd|
!i113 1
R11
R12
Abehav
R25
R57
R2
R3
DEx4 work 6 rs_232 0 22 1RC:35Off3R1@cfO?]=T;0
!i122 19
l173
L33 176
VGA21;BHNVfbAYVo^n>c[G1
!s100 5Zh2T5z=J?Ad?iL5BBBZC0
R6
31
R7
!i10b 1
R60
R86
R87
!i113 1
R11
R12
Erx
Z88 w1616645969
R25
R2
R3
!i122 1
R0
Z89 8/home/simon/Documentos/FACULTAD_linux/Sistemas Digitales Avanzados/Laboratorios/RS232-FPGA/Receptor/rx.vhd
Z90 F/home/simon/Documentos/FACULTAD_linux/Sistemas Digitales Avanzados/Laboratorios/RS232-FPGA/Receptor/rx.vhd
l0
L5 1
Va>=4dTcWPdO3VVSADolDF3
!s100 >]oFM2A5[YJUBjCNZ9DU=2
R6
31
R16
!i10b 1
R8
Z91 !s90 -reportprogress|300|-93|-work|work|/home/simon/Documentos/FACULTAD_linux/Sistemas Digitales Avanzados/Laboratorios/RS232-FPGA/Receptor/rx.vhd|
Z92 !s107 /home/simon/Documentos/FACULTAD_linux/Sistemas Digitales Avanzados/Laboratorios/RS232-FPGA/Receptor/rx.vhd|
!i113 1
R11
R12
Abehav
R25
R2
R3
DEx4 work 2 rx 0 22 a>=4dTcWPdO3VVSADolDF3
!i122 1
l36
L16 35
V>0lD@zE2bc;6BV:e0B9<m2
!s100 Q]DLdC2^bV6:Ub=@YQ3j:0
R6
31
R16
!i10b 1
R8
R91
R92
!i113 1
R11
R12
Esincronizador
R1
R2
R3
!i122 14
R0
Z93 8/home/simon/Documentos/FACULTAD_linux/Sistemas Digitales Avanzados/Laboratorios/RS232-FPGA/RS_232/componentes/sincronizador.vhd
Z94 F/home/simon/Documentos/FACULTAD_linux/Sistemas Digitales Avanzados/Laboratorios/RS232-FPGA/RS_232/componentes/sincronizador.vhd
l0
L4 1
V7Kj`6jK<>2aY=;4HajW[k2
!s100 aQbA5[hmC?dgeLkjHeWcm3
R6
31
R16
!i10b 1
R8
Z95 !s90 -reportprogress|300|-93|-work|work|/home/simon/Documentos/FACULTAD_linux/Sistemas Digitales Avanzados/Laboratorios/RS232-FPGA/RS_232/componentes/sincronizador.vhd|
Z96 !s107 /home/simon/Documentos/FACULTAD_linux/Sistemas Digitales Avanzados/Laboratorios/RS232-FPGA/RS_232/componentes/sincronizador.vhd|
!i113 1
R11
R12
Abehav
R2
R3
DEx4 work 13 sincronizador 0 22 7Kj`6jK<>2aY=;4HajW[k2
!i122 14
l17
L13 20
VG@elO:objFD3<mj]N28<H3
!s100 W3A9zn5Q4[<]^ZPfKI?jD2
R6
31
R16
!i10b 1
R8
R95
R96
!i113 1
R11
R12
Etb_rs_232
Z97 w1617484405
R25
R57
R2
R3
!i122 20
R0
Z98 8/home/simon/Documentos/FACULTAD_linux/Sistemas Digitales Avanzados/Laboratorios/RS232-FPGA/RS_232/tb_RS_232.vhd
Z99 F/home/simon/Documentos/FACULTAD_linux/Sistemas Digitales Avanzados/Laboratorios/RS232-FPGA/RS_232/tb_RS_232.vhd
l0
L5 1
V9cI1?ORE5U`bbXPn0c7;^1
!s100 0NJmnOZ255z2V<0Rl`WHb0
R6
31
R7
!i10b 1
R60
Z100 !s90 -reportprogress|300|-93|-work|work|/home/simon/Documentos/FACULTAD_linux/Sistemas Digitales Avanzados/Laboratorios/RS232-FPGA/RS_232/tb_RS_232.vhd|
!s107 /home/simon/Documentos/FACULTAD_linux/Sistemas Digitales Avanzados/Laboratorios/RS232-FPGA/RS_232/tb_RS_232.vhd|
!i113 1
R11
R12
Abehav
R25
R57
R2
R3
DEx4 work 9 tb_rs_232 0 22 9cI1?ORE5U`bbXPn0c7;^1
!i122 20
l56
L8 116
Vj[0emnEaSPbR36<dAc7DD0
!s100 7<K`=U2E3gjF77Q:7SH9H2
R6
31
R7
!i10b 1
R60
R100
Z101 !s107 /home/simon/Documentos/FACULTAD_linux/Sistemas Digitales Avanzados/Laboratorios/RS232-FPGA/RS_232/tb_RS_232.vhd|
!i113 1
R11
R12
Euart_rx
Z102 w1616557703
R25
R2
R3
!i122 0
R0
Z103 8/home/simon/Documentos/FACULTAD_linux/Sistemas Digitales Avanzados/Laboratorios/RS232-FPGA/UART_RX/UART_RX.vhd
Z104 F/home/simon/Documentos/FACULTAD_linux/Sistemas Digitales Avanzados/Laboratorios/RS232-FPGA/UART_RX/UART_RX.vhd
l0
L5 1
Vb;eKiFPS[K1X0n6Fde=Sa2
!s100 H[K9BJG7@hR`X3[BXGEIz1
R6
31
R16
!i10b 1
R8
Z105 !s90 -reportprogress|300|-93|-work|work|/home/simon/Documentos/FACULTAD_linux/Sistemas Digitales Avanzados/Laboratorios/RS232-FPGA/UART_RX/UART_RX.vhd|
Z106 !s107 /home/simon/Documentos/FACULTAD_linux/Sistemas Digitales Avanzados/Laboratorios/RS232-FPGA/UART_RX/UART_RX.vhd|
!i113 1
R11
R12
Abehav
R25
R2
R3
DEx4 work 7 uart_rx 0 22 b;eKiFPS[K1X0n6Fde=Sa2
!i122 0
l29
L17 81
VQE9kI7^V5lj7^UU>WSnAi3
!s100 Voe;N0I[bod1<;SV`6P090
R6
31
R16
!i10b 1
R8
R105
R106
!i113 1
R11
R12
