;buildInfoPackage: chisel3, version: 3.4.0, scalaVersion: 2.12.12, sbtVersion: 1.3.10
circuit GenericMux : 
  module GenericMux : 
    output io : {flip select : UInt<3>, inputs : {flip valuein : UInt<8>, valueout : UInt<8>}[3], flip output : {flip valuein : UInt<8>, valueout : UInt<8>}}
    
    node _io_inputs_0_T = bits(io.select, 0, 0) @[GenericMux.scala 97:49]
    node _io_inputs_0_T_1 = bits(io.select, 1, 1) @[GenericMux.scala 97:49]
    node _io_inputs_0_T_2 = bits(io.select, 2, 2) @[GenericMux.scala 97:49]
    io.inputs[0].valueout <= io.output.valueout @[GenericMux.scala 97:18]
    io.output.valuein <= io.inputs[0].valuein @[GenericMux.scala 97:18]
    node _io_inputs_1_T = bits(io.select, 0, 0) @[GenericMux.scala 97:49]
    node _io_inputs_1_T_1 = bits(io.select, 1, 1) @[GenericMux.scala 97:49]
    node _io_inputs_1_T_2 = bits(io.select, 2, 2) @[GenericMux.scala 97:49]
    io.inputs[1].valueout <= io.output.valueout @[GenericMux.scala 97:18]
    io.output.valuein <= io.inputs[1].valuein @[GenericMux.scala 97:18]
    node _io_inputs_2_T = bits(io.select, 0, 0) @[GenericMux.scala 97:49]
    node _io_inputs_2_T_1 = bits(io.select, 1, 1) @[GenericMux.scala 97:49]
    node _io_inputs_2_T_2 = bits(io.select, 2, 2) @[GenericMux.scala 97:49]
    io.inputs[2].valueout <= io.output.valueout @[GenericMux.scala 97:18]
    io.output.valuein <= io.inputs[2].valuein @[GenericMux.scala 97:18]
    node _io_output_T = bits(io.select, 0, 0) @[GenericMux.scala 100:39]
    node _io_output_T_1 = bits(io.select, 1, 1) @[GenericMux.scala 100:39]
    node _io_output_T_2 = bits(io.select, 2, 2) @[GenericMux.scala 100:39]
    wire _io_output_WIRE : {flip valuein : UInt<8>, valueout : UInt<8>} @[Mux.scala 27:72]
    node _io_output__io_output_WIRE_valueout_T = mux(_io_output_T, io.inputs[0].valueout, UInt<1>("h00")) @[Mux.scala 27:72]
    node _io_output__io_output_WIRE_valueout_T_1 = mux(_io_output_T_1, io.inputs[1].valueout, UInt<1>("h00")) @[Mux.scala 27:72]
    node _io_output__io_output_WIRE_valueout_T_2 = mux(_io_output_T_2, io.inputs[2].valueout, UInt<1>("h00")) @[Mux.scala 27:72]
    node _io_output__io_output_WIRE_valueout_T_3 = or(_io_output__io_output_WIRE_valueout_T, _io_output__io_output_WIRE_valueout_T_1) @[Mux.scala 27:72]
    node _io_output__io_output_WIRE_valueout_T_4 = or(_io_output__io_output_WIRE_valueout_T_3, _io_output__io_output_WIRE_valueout_T_2) @[Mux.scala 27:72]
    wire _io_output__io_output_WIRE_valueout_WIRE : UInt<8> @[Mux.scala 27:72]
    _io_output__io_output_WIRE_valueout_WIRE <= _io_output__io_output_WIRE_valueout_T_4 @[Mux.scala 27:72]
    _io_output_WIRE.valueout <= _io_output__io_output_WIRE_valueout_WIRE @[Mux.scala 27:72]
    node _io_output__io_output_WIRE_valuein_T = mux(_io_output_T, io.inputs[0].valuein, UInt<1>("h00")) @[Mux.scala 27:72]
    node _io_output__io_output_WIRE_valuein_T_1 = mux(_io_output_T_1, io.inputs[1].valuein, UInt<1>("h00")) @[Mux.scala 27:72]
    node _io_output__io_output_WIRE_valuein_T_2 = mux(_io_output_T_2, io.inputs[2].valuein, UInt<1>("h00")) @[Mux.scala 27:72]
    node _io_output__io_output_WIRE_valuein_T_3 = or(_io_output__io_output_WIRE_valuein_T, _io_output__io_output_WIRE_valuein_T_1) @[Mux.scala 27:72]
    node _io_output__io_output_WIRE_valuein_T_4 = or(_io_output__io_output_WIRE_valuein_T_3, _io_output__io_output_WIRE_valuein_T_2) @[Mux.scala 27:72]
    wire _io_output__io_output_WIRE_valuein_WIRE : UInt<8> @[Mux.scala 27:72]
    _io_output__io_output_WIRE_valuein_WIRE <= _io_output__io_output_WIRE_valuein_T_4 @[Mux.scala 27:72]
    _io_output_WIRE.valuein <= _io_output__io_output_WIRE_valuein_WIRE @[Mux.scala 27:72]
    _io_output_WIRE.valueout <= io.output.valueout @[GenericMux.scala 100:13]
    io.output.valuein <= _io_output_WIRE.valuein @[GenericMux.scala 100:13]
    
