Fitter report for cpu
Thu Nov 14 05:03:05 2019
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Ignored Assignments
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. Dual Purpose and Dedicated Pins
 16. I/O Bank Usage
 17. All Package Pins
 18. Fitter Resource Utilization by Entity
 19. Delay Chain Summary
 20. Pad To Core Delay Chain Fanout
 21. Control Signals
 22. Global & Other Fast Signals
 23. Non-Global High Fan-Out Signals
 24. Fitter RAM Summary
 25. |cpu|romCode:codeRom|altsyncram:altsyncram_component|altsyncram_43u3:auto_generated|altsyncram_7iu2:altsyncram1|ALTSYNCRAM
 26. |cpu|rrr:inst16|altsyncram:altsyncram_component|altsyncram_5cu3:auto_generated|altsyncram_1or2:altsyncram1|ALTSYNCRAM
 27. Routing Usage Summary
 28. LAB Logic Elements
 29. LAB-wide Signals
 30. LAB Signals Sourced
 31. LAB Signals Sourced Out
 32. LAB Distinct Inputs
 33. I/O Rules Summary
 34. I/O Rules Details
 35. I/O Rules Matrix
 36. Fitter Device Options
 37. Operating Settings and Conditions
 38. Estimated Delay Added for Hold Timing Summary
 39. Estimated Delay Added for Hold Timing Details
 40. Fitter Messages
 41. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------+
; Fitter Summary                                                                   ;
+------------------------------------+---------------------------------------------+
; Fitter Status                      ; Successful - Thu Nov 14 05:03:05 2019       ;
; Quartus II 64-Bit Version          ; 13.1.0 Build 162 10/23/2013 SJ Full Version ;
; Revision Name                      ; cpu                                         ;
; Top-level Entity Name              ; cpu                                         ;
; Family                             ; Cyclone IV E                                ;
; Device                             ; EP4CE6E22C8                                 ;
; Timing Models                      ; Final                                       ;
; Total logic elements               ; 1,337 / 6,272 ( 21 % )                      ;
;     Total combinational functions  ; 1,288 / 6,272 ( 21 % )                      ;
;     Dedicated logic registers      ; 416 / 6,272 ( 7 % )                         ;
; Total registers                    ; 416                                         ;
; Total pins                         ; 19 / 92 ( 21 % )                            ;
; Total virtual pins                 ; 114                                         ;
; Total memory bits                  ; 6,144 / 276,480 ( 2 % )                     ;
; Embedded Multiplier 9-bit elements ; 0 / 30 ( 0 % )                              ;
; Total PLLs                         ; 0 / 2 ( 0 % )                               ;
+------------------------------------+---------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP4CE6E22C8                           ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                        ; 2.5 V                                 ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 6           ;
; Maximum allowed            ; 6           ;
;                            ;             ;
; Average used               ; 2.00        ;
; Maximum used               ; 6           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-6         ;  20.0%      ;
+----------------------------+-------------+


+--------------------------------------------------+
; I/O Assignment Warnings                          ;
+-----------+--------------------------------------+
; Pin Name  ; Reason                               ;
+-----------+--------------------------------------+
; DD4TwoOne ; Missing drive strength and slew rate ;
; wrenNOUT  ; Missing drive strength and slew rate ;
; rdenOUT   ; Missing drive strength and slew rate ;
; ALUOP[5]  ; Missing drive strength and slew rate ;
; ALUOP[4]  ; Missing drive strength and slew rate ;
; ALUOP[3]  ; Missing drive strength and slew rate ;
; ALUOP[2]  ; Missing drive strength and slew rate ;
; ALUOP[1]  ; Missing drive strength and slew rate ;
; ALUOP[0]  ; Missing drive strength and slew rate ;
; RGBOUT[7] ; Missing drive strength and slew rate ;
; RGBOUT[6] ; Missing drive strength and slew rate ;
; RGBOUT[5] ; Missing drive strength and slew rate ;
; RGBOUT[4] ; Missing drive strength and slew rate ;
; RGBOUT[3] ; Missing drive strength and slew rate ;
; RGBOUT[2] ; Missing drive strength and slew rate ;
; RGBOUT[1] ; Missing drive strength and slew rate ;
; RGBOUT[0] ; Missing drive strength and slew rate ;
+-----------+--------------------------------------+


+-------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                       ;
+-------------+----------------+--------------+------------+---------------+----------------+
; Name        ; Ignored Entity ; Ignored From ; Ignored To ; Ignored Value ; Ignored Source ;
+-------------+----------------+--------------+------------+---------------+----------------+
; Virtual Pin ; cpu            ;              ; DD3PICK[0] ; ON            ; QSF Assignment ;
; Virtual Pin ; cpu            ;              ; DD3PICK[1] ; ON            ; QSF Assignment ;
; Virtual Pin ; cpu            ;              ; DD3PICK[2] ; ON            ; QSF Assignment ;
; Virtual Pin ; cpu            ;              ; DD4PICK[0] ; ON            ; QSF Assignment ;
; Virtual Pin ; cpu            ;              ; DD4PICK[1] ; ON            ; QSF Assignment ;
; Virtual Pin ; cpu            ;              ; DD4PICK[2] ; ON            ; QSF Assignment ;
; Virtual Pin ; cpu            ;              ; DD5PICK[0] ; ON            ; QSF Assignment ;
; Virtual Pin ; cpu            ;              ; DD5PICK[1] ; ON            ; QSF Assignment ;
; Virtual Pin ; cpu            ;              ; DD5PICK[2] ; ON            ; QSF Assignment ;
; Virtual Pin ; cpu            ;              ; REGHA[0]   ; ON            ; QSF Assignment ;
; Virtual Pin ; cpu            ;              ; REGHA[1]   ; ON            ; QSF Assignment ;
; Virtual Pin ; cpu            ;              ; REGHA[2]   ; ON            ; QSF Assignment ;
; Virtual Pin ; cpu            ;              ; REGHA[3]   ; ON            ; QSF Assignment ;
; Virtual Pin ; cpu            ;              ; REGHA[4]   ; ON            ; QSF Assignment ;
; Virtual Pin ; cpu            ;              ; REGHA[5]   ; ON            ; QSF Assignment ;
; Virtual Pin ; cpu            ;              ; REGHA[6]   ; ON            ; QSF Assignment ;
; Virtual Pin ; cpu            ;              ; REGHA[7]   ; ON            ; QSF Assignment ;
; Virtual Pin ; cpu            ;              ; REGHB[0]   ; ON            ; QSF Assignment ;
; Virtual Pin ; cpu            ;              ; REGHB[1]   ; ON            ; QSF Assignment ;
; Virtual Pin ; cpu            ;              ; REGHB[2]   ; ON            ; QSF Assignment ;
; Virtual Pin ; cpu            ;              ; REGHB[3]   ; ON            ; QSF Assignment ;
; Virtual Pin ; cpu            ;              ; REGHB[4]   ; ON            ; QSF Assignment ;
; Virtual Pin ; cpu            ;              ; REGHB[5]   ; ON            ; QSF Assignment ;
; Virtual Pin ; cpu            ;              ; REGHB[6]   ; ON            ; QSF Assignment ;
; Virtual Pin ; cpu            ;              ; REGHB[7]   ; ON            ; QSF Assignment ;
+-------------+----------------+--------------+------------+---------------+----------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 1905 ) ; 0.00 % ( 0 / 1905 )        ; 0.00 % ( 0 / 1905 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 1905 ) ; 0.00 % ( 0 / 1905 )        ; 0.00 % ( 0 / 1905 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Post-Fit               ; Placement and Routing        ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub               ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 1641 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; sld_hub:auto_hub               ; 0.00 % ( 0 / 254 )    ; N/A                     ; Post-Synthesis    ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 10 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in D:/Github/asamplecpu/t6/cpu.pin.


+------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                          ;
+---------------------------------------------+--------------------------+
; Resource                                    ; Usage                    ;
+---------------------------------------------+--------------------------+
; Total logic elements                        ; 1,337 / 6,272 ( 21 % )   ;
;     -- Combinational with no register       ; 921                      ;
;     -- Register only                        ; 49                       ;
;     -- Combinational with a register        ; 367                      ;
;                                             ;                          ;
; Logic element usage by number of LUT inputs ;                          ;
;     -- 4 input functions                    ; 632                      ;
;     -- 3 input functions                    ; 465                      ;
;     -- <=2 input functions                  ; 191                      ;
;     -- Register only                        ; 49                       ;
;                                             ;                          ;
; Logic elements by mode                      ;                          ;
;     -- normal mode                          ; 1130                     ;
;     -- arithmetic mode                      ; 158                      ;
;                                             ;                          ;
; Total registers*                            ; 416 / 6,684 ( 6 % )      ;
;     -- Dedicated logic registers            ; 416 / 6,272 ( 7 % )      ;
;     -- I/O registers                        ; 0 / 412 ( 0 % )          ;
;                                             ;                          ;
; Total LABs:  partially or completely used   ; 108 / 392 ( 28 % )       ;
; Virtual pins                                ; 114                      ;
; I/O pins                                    ; 19 / 92 ( 21 % )         ;
;     -- Clock pins                           ; 0 / 3 ( 0 % )            ;
;     -- Dedicated input pins                 ; 3 / 9 ( 33 % )           ;
;                                             ;                          ;
; Global signals                              ; 5                        ;
; M9Ks                                        ; 2 / 30 ( 7 % )           ;
; Total block memory bits                     ; 6,144 / 276,480 ( 2 % )  ;
; Total block memory implementation bits      ; 18,432 / 276,480 ( 7 % ) ;
; Embedded Multiplier 9-bit elements          ; 0 / 30 ( 0 % )           ;
; PLLs                                        ; 0 / 2 ( 0 % )            ;
; Global clocks                               ; 5 / 10 ( 50 % )          ;
; JTAGs                                       ; 1 / 1 ( 100 % )          ;
; CRC blocks                                  ; 0 / 1 ( 0 % )            ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )            ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )            ;
; Average interconnect usage (total/H/V)      ; 3% / 3% / 3%             ;
; Peak interconnect usage (total/H/V)         ; 7% / 6% / 8%             ;
; Maximum fan-out                             ; 218                      ;
; Highest non-global fan-out                  ; 141                      ;
; Total fan-out                               ; 5775                     ;
; Average fan-out                             ; 3.01                     ;
+---------------------------------------------+--------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+--------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                              ;
+---------------------------------------------+----------------------+--------------------+--------------------------------+
; Statistic                                   ; Top                  ; sld_hub:auto_hub   ; hard_block:auto_generated_inst ;
+---------------------------------------------+----------------------+--------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                  ; Low                ; Low                            ;
;                                             ;                      ;                    ;                                ;
; Total logic elements                        ; 1167 / 6272 ( 19 % ) ; 170 / 6272 ( 3 % ) ; 0 / 6272 ( 0 % )               ;
;     -- Combinational with no register       ; 848                  ; 73                 ; 0                              ;
;     -- Register only                        ; 36                   ; 13                 ; 0                              ;
;     -- Combinational with a register        ; 283                  ; 84                 ; 0                              ;
;                                             ;                      ;                    ;                                ;
; Logic element usage by number of LUT inputs ;                      ;                    ;                                ;
;     -- 4 input functions                    ; 562                  ; 70                 ; 0                              ;
;     -- 3 input functions                    ; 420                  ; 45                 ; 0                              ;
;     -- <=2 input functions                  ; 149                  ; 42                 ; 0                              ;
;     -- Register only                        ; 36                   ; 13                 ; 0                              ;
;                                             ;                      ;                    ;                                ;
; Logic elements by mode                      ;                      ;                    ;                                ;
;     -- normal mode                          ; 981                  ; 149                ; 0                              ;
;     -- arithmetic mode                      ; 150                  ; 8                  ; 0                              ;
;                                             ;                      ;                    ;                                ;
; Total registers                             ; 319                  ; 97                 ; 0                              ;
;     -- Dedicated logic registers            ; 319 / 6272 ( 5 % )   ; 97 / 6272 ( 2 % )  ; 0 / 6272 ( 0 % )               ;
;     -- I/O registers                        ; 0                    ; 0                  ; 0                              ;
;                                             ;                      ;                    ;                                ;
; Total LABs:  partially or completely used   ; 85 / 392 ( 22 % )    ; 15 / 392 ( 4 % )   ; 0 / 392 ( 0 % )                ;
;                                             ;                      ;                    ;                                ;
; Virtual pins                                ; 114                  ; 0                  ; 0                              ;
; I/O pins                                    ; 19                   ; 0                  ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 30 ( 0 % )       ; 0 / 30 ( 0 % )     ; 0 / 30 ( 0 % )                 ;
; Total memory bits                           ; 6144                 ; 0                  ; 0                              ;
; Total RAM block bits                        ; 18432                ; 0                  ; 0                              ;
; JTAG                                        ; 1 / 1 ( 100 % )      ; 0 / 1 ( 0 % )      ; 0 / 1 ( 0 % )                  ;
; M9K                                         ; 2 / 30 ( 6 % )       ; 0 / 30 ( 0 % )     ; 0 / 30 ( 0 % )                 ;
; Clock control block                         ; 5 / 12 ( 41 % )      ; 0 / 12 ( 0 % )     ; 0 / 12 ( 0 % )                 ;
;                                             ;                      ;                    ;                                ;
; Connections                                 ;                      ;                    ;                                ;
;     -- Input Connections                    ; 224                  ; 141                ; 0                              ;
;     -- Registered Input Connections         ; 108                  ; 106                ; 0                              ;
;     -- Output Connections                   ; 229                  ; 136                ; 0                              ;
;     -- Registered Output Connections        ; 10                   ; 135                ; 0                              ;
;                                             ;                      ;                    ;                                ;
; Internal Connections                        ;                      ;                    ;                                ;
;     -- Total Connections                    ; 5173                 ; 975                ; 5                              ;
;     -- Registered Connections               ; 1439                 ; 670                ; 0                              ;
;                                             ;                      ;                    ;                                ;
; External Connections                        ;                      ;                    ;                                ;
;     -- Top                                  ; 176                  ; 277                ; 0                              ;
;     -- sld_hub:auto_hub                     ; 277                  ; 0                  ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                    ; 0                  ; 0                              ;
;                                             ;                      ;                    ;                                ;
; Partition Interface                         ;                      ;                    ;                                ;
;     -- Input Ports                          ; 35                   ; 23                 ; 0                              ;
;     -- Output Ports                         ; 144                  ; 40                 ; 0                              ;
;     -- Bidir Ports                          ; 0                    ; 0                  ; 0                              ;
;                                             ;                      ;                    ;                                ;
; Registered Ports                            ;                      ;                    ;                                ;
;     -- Registered Input Ports               ; 0                    ; 3                  ; 0                              ;
;     -- Registered Output Ports              ; 0                    ; 29                 ; 0                              ;
;                                             ;                      ;                    ;                                ;
; Port Connectivity                           ;                      ;                    ;                                ;
;     -- Input Ports driven by GND            ; 0                    ; 2                  ; 0                              ;
;     -- Output Ports driven by GND           ; 0                    ; 1                  ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                    ; 0                  ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                    ; 0                  ; 0                              ;
;     -- Input Ports with no Source           ; 0                    ; 1                  ; 0                              ;
;     -- Output Ports with no Source          ; 0                    ; 0                  ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                    ; 2                  ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                    ; 19                 ; 0                              ;
+---------------------------------------------+----------------------+--------------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                 ;
+-------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name  ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+-------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; clock ; 113   ; 7        ; 28           ; 24           ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; clr   ; 52    ; 3        ; 16           ; 0            ; 7            ; 141                   ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
+-------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name      ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; ALUOP[0]  ; 120   ; 7        ; 23           ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; ALUOP[1]  ; 87    ; 5        ; 34           ; 10           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; ALUOP[2]  ; 83    ; 5        ; 34           ; 9            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; ALUOP[3]  ; 60    ; 4        ; 23           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; ALUOP[4]  ; 64    ; 4        ; 25           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; ALUOP[5]  ; 85    ; 5        ; 34           ; 9            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; DD4TwoOne ; 100   ; 6        ; 34           ; 17           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; RGBOUT[0] ; 44    ; 3        ; 5            ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; RGBOUT[1] ; 43    ; 3        ; 5            ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; RGBOUT[2] ; 49    ; 3        ; 13           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; RGBOUT[3] ; 46    ; 3        ; 7            ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; RGBOUT[4] ; 51    ; 3        ; 16           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; RGBOUT[5] ; 50    ; 3        ; 13           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; RGBOUT[6] ; 59    ; 4        ; 23           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; RGBOUT[7] ; 54    ; 4        ; 18           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; rdenOUT   ; 58    ; 4        ; 21           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; wrenNOUT  ; 55    ; 4        ; 18           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                         ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                    ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; 6        ; DIFFIO_L1n, DATA1, ASDO     ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; 8        ; DIFFIO_L2p, FLASH_nCE, nCSO ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; 9        ; nSTATUS                     ; -                        ; -                       ; Dedicated Programming Pin ;
; 12       ; DCLK                        ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; 13       ; DATA0                       ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; 14       ; nCONFIG                     ; -                        ; -                       ; Dedicated Programming Pin ;
; 15       ; TDI                         ; -                        ; altera_reserved_tdi     ; JTAG Pin                  ;
; 16       ; TCK                         ; -                        ; altera_reserved_tck     ; JTAG Pin                  ;
; 18       ; TMS                         ; -                        ; altera_reserved_tms     ; JTAG Pin                  ;
; 20       ; TDO                         ; -                        ; altera_reserved_tdo     ; JTAG Pin                  ;
; 21       ; nCE                         ; -                        ; -                       ; Dedicated Programming Pin ;
; 87       ; DIFFIO_R7p, DEV_CLRn        ; Use as regular IO        ; ALUOP[1]                ; Dual Purpose Pin          ;
; 92       ; CONF_DONE                   ; -                        ; -                       ; Dedicated Programming Pin ;
; 94       ; MSEL0                       ; -                        ; -                       ; Dedicated Programming Pin ;
; 96       ; MSEL1                       ; -                        ; -                       ; Dedicated Programming Pin ;
; 97       ; MSEL2                       ; -                        ; -                       ; Dedicated Programming Pin ;
; 97       ; MSEL3                       ; -                        ; -                       ; Dedicated Programming Pin ;
; 101      ; DIFFIO_R3n, nCEO            ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+


+-----------------------------------------------------------+
; I/O Bank Usage                                            ;
+----------+-----------------+---------------+--------------+
; I/O Bank ; Usage           ; VCCIO Voltage ; VREF Voltage ;
+----------+-----------------+---------------+--------------+
; 1        ; 4 / 11 ( 36 % ) ; 2.5V          ; --           ;
; 2        ; 0 / 8 ( 0 % )   ; 2.5V          ; --           ;
; 3        ; 7 / 11 ( 64 % ) ; 2.5V          ; --           ;
; 4        ; 6 / 14 ( 43 % ) ; 2.5V          ; --           ;
; 5        ; 3 / 13 ( 23 % ) ; 2.5V          ; --           ;
; 6        ; 2 / 10 ( 20 % ) ; 2.5V          ; --           ;
; 7        ; 2 / 13 ( 15 % ) ; 2.5V          ; --           ;
; 8        ; 0 / 12 ( 0 % )  ; 2.5V          ; --           ;
+----------+-----------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; 1        ; 0          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 2        ; 1          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 3        ; 2          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 4        ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 5        ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 6        ; 5          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; 7        ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 8        ; 7          ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; 9        ; 9          ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 10       ; 13         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 11       ; 14         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 12       ; 15         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; 13       ; 16         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; 14       ; 17         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 15       ; 18         ; 1        ; altera_reserved_tdi                                       ; input  ; 2.5 V        ;         ; --         ; N               ; no       ; Off          ;
; 16       ; 19         ; 1        ; altera_reserved_tck                                       ; input  ; 2.5 V        ;         ; --         ; N               ; no       ; Off          ;
; 17       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 18       ; 20         ; 1        ; altera_reserved_tms                                       ; input  ; 2.5 V        ;         ; --         ; N               ; no       ; Off          ;
; 19       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 20       ; 21         ; 1        ; altera_reserved_tdo                                       ; output ; 2.5 V        ;         ; --         ; N               ; no       ; Off          ;
; 21       ; 22         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 22       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 23       ; 24         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 24       ; 25         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 25       ; 26         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 26       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 27       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 28       ; 31         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 29       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 30       ; 34         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 31       ; 36         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 32       ; 39         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 33       ; 40         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 34       ; 41         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 35       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 36       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 37       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 38       ; 45         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 39       ; 46         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 40       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 41       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 42       ; 52         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 43       ; 53         ; 3        ; RGBOUT[1]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 44       ; 54         ; 3        ; RGBOUT[0]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 45       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 46       ; 58         ; 3        ; RGBOUT[3]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 47       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 48       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 49       ; 68         ; 3        ; RGBOUT[2]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 50       ; 69         ; 3        ; RGBOUT[5]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 51       ; 70         ; 3        ; RGBOUT[4]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 52       ; 72         ; 3        ; clr                                                       ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 53       ; 73         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 54       ; 74         ; 4        ; RGBOUT[7]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 55       ; 75         ; 4        ; wrenNOUT                                                  ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; 56       ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 57       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 58       ; 80         ; 4        ; rdenOUT                                                   ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; 59       ; 83         ; 4        ; RGBOUT[6]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 60       ; 84         ; 4        ; ALUOP[3]                                                  ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; 61       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 62       ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 63       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 64       ; 89         ; 4        ; ALUOP[4]                                                  ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; 65       ; 90         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 66       ; 93         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 67       ; 94         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 68       ; 96         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 69       ; 97         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 70       ; 98         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 71       ; 99         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 72       ; 100        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 73       ; 102        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 74       ; 103        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 75       ; 104        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 76       ; 106        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 77       ; 107        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 78       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 79       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 80       ; 113        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 81       ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 82       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 83       ; 117        ; 5        ; ALUOP[2]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; 84       ; 118        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 85       ; 119        ; 5        ; ALUOP[5]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; 86       ; 120        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 87       ; 121        ; 5        ; ALUOP[1]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; 88       ; 125        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 89       ; 126        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 90       ; 127        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 91       ; 128        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 92       ; 129        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 93       ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 94       ; 130        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 95       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 96       ; 131        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 97       ; 132        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 97       ; 133        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 98       ; 136        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 99       ; 137        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 100      ; 138        ; 6        ; DD4TwoOne                                                 ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; 101      ; 139        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; 102      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 103      ; 140        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 104      ; 141        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 105      ; 142        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 106      ; 146        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 107      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 108      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 109      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 110      ; 152        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 111      ; 154        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 112      ; 155        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 113      ; 156        ; 7        ; clock                                                     ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 114      ; 157        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 115      ; 158        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 116      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 117      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 118      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 119      ; 163        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 120      ; 164        ; 7        ; ALUOP[0]                                                  ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; 121      ; 165        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 122      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 123      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 124      ; 173        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 125      ; 174        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 126      ; 175        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 127      ; 176        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 128      ; 177        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 129      ; 178        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 130      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 131      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 132      ; 181        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 133      ; 182        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 134      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 135      ; 185        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 136      ; 187        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 137      ; 190        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 138      ; 191        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 139      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 140      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 141      ; 195        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 142      ; 201        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 143      ; 202        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 144      ; 203        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; EPAD     ;            ;          ; GND                                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+---------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                                          ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                              ; Library Name ;
+---------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |cpu                                                                ; 1337 (9)    ; 416 (0)                   ; 0 (0)         ; 6144        ; 2    ; 0            ; 0       ; 0         ; 19   ; 114          ; 921 (9)      ; 49 (0)            ; 367 (1)          ; |cpu                                                                                                                                                             ; work         ;
;    |74273b:inst24|                                                  ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |cpu|74273b:inst24                                                                                                                                               ; work         ;
;    |74273b:inst25|                                                  ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |cpu|74273b:inst25                                                                                                                                               ; work         ;
;    |74273b:inst9|                                                   ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 0 (0)            ; |cpu|74273b:inst9                                                                                                                                                ; work         ;
;    |74273b:pc16|                                                    ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |cpu|74273b:pc16                                                                                                                                                 ; work         ;
;    |74273b:pc18|                                                    ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |cpu|74273b:pc18                                                                                                                                                 ; work         ;
;    |74273b:pcregester|                                              ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |cpu|74273b:pcregester                                                                                                                                           ; work         ;
;    |8bitADD:inst2|                                                  ; 13 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 7 (0)            ; |cpu|8bitADD:inst2                                                                                                                                               ; work         ;
;       |8bitAdderBus:inst|                                           ; 13 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 7 (0)            ; |cpu|8bitADD:inst2|8bitAdderBus:inst                                                                                                                             ; work         ;
;          |8bitAdder:inst|                                           ; 13 (13)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 7 (7)            ; |cpu|8bitADD:inst2|8bitAdderBus:inst|8bitAdder:inst                                                                                                              ; work         ;
;    |8bitADD:inst38|                                                 ; 13 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (0)       ; 0 (0)             ; 0 (0)            ; |cpu|8bitADD:inst38                                                                                                                                              ; work         ;
;       |8bitAdderBus:inst|                                           ; 13 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (0)       ; 0 (0)             ; 0 (0)            ; |cpu|8bitADD:inst38|8bitAdderBus:inst                                                                                                                            ; work         ;
;          |8bitAdder:inst|                                           ; 13 (13)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 0 (0)            ; |cpu|8bitADD:inst38|8bitAdderBus:inst|8bitAdder:inst                                                                                                             ; work         ;
;    |8bitADD:inst3|                                                  ; 9 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 7 (0)            ; |cpu|8bitADD:inst3                                                                                                                                               ; work         ;
;       |8bitAdderBus:inst|                                           ; 9 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 7 (0)            ; |cpu|8bitADD:inst3|8bitAdderBus:inst                                                                                                                             ; work         ;
;          |8bitAdder:inst|                                           ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 7 (7)            ; |cpu|8bitADD:inst3|8bitAdderBus:inst|8bitAdder:inst                                                                                                              ; work         ;
;    |DDreg:DDreg2|                                                   ; 27 (27)     ; 27 (27)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 26 (26)          ; |cpu|DDreg:DDreg2                                                                                                                                                ; work         ;
;    |DDreg:DDreg3|                                                   ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 6 (6)             ; 4 (4)            ; |cpu|DDreg:DDreg3                                                                                                                                                ; work         ;
;    |DDreg:DDreg4|                                                   ; 7 (7)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 4 (4)            ; |cpu|DDreg:DDreg4                                                                                                                                                ; work         ;
;    |alu_v2:inst1|                                                   ; 29 (29)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (29)      ; 0 (0)             ; 0 (0)            ; |cpu|alu_v2:inst1                                                                                                                                                ; work         ;
;    |chooser2:regchooser2|                                           ; 41 (41)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 0 (0)             ; 24 (24)          ; |cpu|chooser2:regchooser2                                                                                                                                        ; work         ;
;    |clean:inst40|                                                   ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |cpu|clean:inst40                                                                                                                                                ; work         ;
;    |cyalu:inst21|                                                   ; 631 (1)     ; 46 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 577 (1)      ; 2 (0)             ; 52 (0)           ; |cpu|cyalu:inst21                                                                                                                                                ; work         ;
;       |74273b:inst10|                                               ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |cpu|cyalu:inst21|74273b:inst10                                                                                                                                  ; work         ;
;       |74273b:inst3|                                                ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |cpu|cyalu:inst21|74273b:inst3                                                                                                                                   ; work         ;
;       |74273b:inst4|                                                ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |cpu|cyalu:inst21|74273b:inst4                                                                                                                                   ; work         ;
;       |74273b:inst5|                                                ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 4 (4)            ; |cpu|cyalu:inst21|74273b:inst5                                                                                                                                   ; work         ;
;       |74273b:inst9|                                                ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |cpu|cyalu:inst21|74273b:inst9                                                                                                                                   ; work         ;
;       |alu_codex:inst|                                              ; 260 (260)   ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 252 (252)    ; 0 (0)             ; 8 (8)            ; |cpu|cyalu:inst21|alu_codex:inst                                                                                                                                 ; work         ;
;       |chooser3:inst1|                                              ; 20 (20)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 9 (9)            ; |cpu|cyalu:inst21|chooser3:inst1                                                                                                                                 ; work         ;
;       |div:inst2|                                                   ; 188 (188)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 180 (180)    ; 0 (0)             ; 8 (8)            ; |cpu|cyalu:inst21|div:inst2                                                                                                                                      ; work         ;
;       |jjcc:inst8|                                                  ; 17 (17)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 11 (11)          ; |cpu|cyalu:inst21|jjcc:inst8                                                                                                                                     ; work         ;
;       |mulH:inst7|                                                  ; 127 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 127 (0)      ; 0 (0)             ; 0 (0)            ; |cpu|cyalu:inst21|mulH:inst7                                                                                                                                     ; work         ;
;          |74183o:inst11|                                            ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |cpu|cyalu:inst21|mulH:inst7|74183o:inst11                                                                                                                       ; work         ;
;          |74183o:inst12|                                            ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |cpu|cyalu:inst21|mulH:inst7|74183o:inst12                                                                                                                       ; work         ;
;          |74183o:inst14|                                            ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |cpu|cyalu:inst21|mulH:inst7|74183o:inst14                                                                                                                       ; work         ;
;          |74183o:inst15|                                            ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |cpu|cyalu:inst21|mulH:inst7|74183o:inst15                                                                                                                       ; work         ;
;          |74183o:inst16|                                            ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |cpu|cyalu:inst21|mulH:inst7|74183o:inst16                                                                                                                       ; work         ;
;          |74183o:inst17|                                            ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |cpu|cyalu:inst21|mulH:inst7|74183o:inst17                                                                                                                       ; work         ;
;          |74183o:inst18|                                            ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |cpu|cyalu:inst21|mulH:inst7|74183o:inst18                                                                                                                       ; work         ;
;          |74183o:inst19|                                            ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |cpu|cyalu:inst21|mulH:inst7|74183o:inst19                                                                                                                       ; work         ;
;          |74183o:inst1|                                             ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |cpu|cyalu:inst21|mulH:inst7|74183o:inst1                                                                                                                        ; work         ;
;          |74183o:inst20|                                            ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |cpu|cyalu:inst21|mulH:inst7|74183o:inst20                                                                                                                       ; work         ;
;          |74183o:inst21|                                            ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |cpu|cyalu:inst21|mulH:inst7|74183o:inst21                                                                                                                       ; work         ;
;          |74183o:inst22|                                            ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |cpu|cyalu:inst21|mulH:inst7|74183o:inst22                                                                                                                       ; work         ;
;          |74183o:inst23|                                            ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |cpu|cyalu:inst21|mulH:inst7|74183o:inst23                                                                                                                       ; work         ;
;          |74183o:inst24|                                            ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |cpu|cyalu:inst21|mulH:inst7|74183o:inst24                                                                                                                       ; work         ;
;          |74183o:inst25|                                            ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |cpu|cyalu:inst21|mulH:inst7|74183o:inst25                                                                                                                       ; work         ;
;          |74183o:inst26|                                            ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |cpu|cyalu:inst21|mulH:inst7|74183o:inst26                                                                                                                       ; work         ;
;          |74183o:inst28|                                            ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |cpu|cyalu:inst21|mulH:inst7|74183o:inst28                                                                                                                       ; work         ;
;          |74183o:inst2|                                             ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |cpu|cyalu:inst21|mulH:inst7|74183o:inst2                                                                                                                        ; work         ;
;          |74183o:inst31|                                            ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |cpu|cyalu:inst21|mulH:inst7|74183o:inst31                                                                                                                       ; work         ;
;          |74183o:inst33|                                            ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |cpu|cyalu:inst21|mulH:inst7|74183o:inst33                                                                                                                       ; work         ;
;          |74183o:inst34|                                            ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |cpu|cyalu:inst21|mulH:inst7|74183o:inst34                                                                                                                       ; work         ;
;          |74183o:inst35|                                            ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |cpu|cyalu:inst21|mulH:inst7|74183o:inst35                                                                                                                       ; work         ;
;          |74183o:inst36|                                            ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |cpu|cyalu:inst21|mulH:inst7|74183o:inst36                                                                                                                       ; work         ;
;          |74183o:inst37|                                            ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |cpu|cyalu:inst21|mulH:inst7|74183o:inst37                                                                                                                       ; work         ;
;          |74183o:inst38|                                            ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |cpu|cyalu:inst21|mulH:inst7|74183o:inst38                                                                                                                       ; work         ;
;          |74183o:inst39|                                            ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |cpu|cyalu:inst21|mulH:inst7|74183o:inst39                                                                                                                       ; work         ;
;          |74183o:inst3|                                             ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |cpu|cyalu:inst21|mulH:inst7|74183o:inst3                                                                                                                        ; work         ;
;          |74183o:inst4|                                             ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |cpu|cyalu:inst21|mulH:inst7|74183o:inst4                                                                                                                        ; work         ;
;          |74183o:inst56|                                            ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |cpu|cyalu:inst21|mulH:inst7|74183o:inst56                                                                                                                       ; work         ;
;          |74183o:inst57|                                            ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |cpu|cyalu:inst21|mulH:inst7|74183o:inst57                                                                                                                       ; work         ;
;          |74183o:inst58|                                            ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |cpu|cyalu:inst21|mulH:inst7|74183o:inst58                                                                                                                       ; work         ;
;          |74183o:inst59|                                            ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |cpu|cyalu:inst21|mulH:inst7|74183o:inst59                                                                                                                       ; work         ;
;          |74183o:inst5|                                             ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |cpu|cyalu:inst21|mulH:inst7|74183o:inst5                                                                                                                        ; work         ;
;          |74183o:inst60|                                            ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |cpu|cyalu:inst21|mulH:inst7|74183o:inst60                                                                                                                       ; work         ;
;          |74183o:inst61|                                            ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |cpu|cyalu:inst21|mulH:inst7|74183o:inst61                                                                                                                       ; work         ;
;          |74183o:inst62|                                            ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |cpu|cyalu:inst21|mulH:inst7|74183o:inst62                                                                                                                       ; work         ;
;          |74183o:inst63|                                            ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |cpu|cyalu:inst21|mulH:inst7|74183o:inst63                                                                                                                       ; work         ;
;          |74183o:inst65|                                            ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |cpu|cyalu:inst21|mulH:inst7|74183o:inst65                                                                                                                       ; work         ;
;          |74183o:inst66|                                            ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |cpu|cyalu:inst21|mulH:inst7|74183o:inst66                                                                                                                       ; work         ;
;          |74183o:inst67|                                            ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |cpu|cyalu:inst21|mulH:inst7|74183o:inst67                                                                                                                       ; work         ;
;          |74183o:inst68|                                            ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |cpu|cyalu:inst21|mulH:inst7|74183o:inst68                                                                                                                       ; work         ;
;          |74183o:inst6|                                             ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |cpu|cyalu:inst21|mulH:inst7|74183o:inst6                                                                                                                        ; work         ;
;          |74183o:inst70|                                            ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |cpu|cyalu:inst21|mulH:inst7|74183o:inst70                                                                                                                       ; work         ;
;          |74183o:inst71|                                            ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |cpu|cyalu:inst21|mulH:inst7|74183o:inst71                                                                                                                       ; work         ;
;          |74183o:inst72|                                            ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |cpu|cyalu:inst21|mulH:inst7|74183o:inst72                                                                                                                       ; work         ;
;          |74183o:inst73|                                            ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |cpu|cyalu:inst21|mulH:inst7|74183o:inst73                                                                                                                       ; work         ;
;          |74183o:inst74|                                            ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |cpu|cyalu:inst21|mulH:inst7|74183o:inst74                                                                                                                       ; work         ;
;          |74183o:inst7|                                             ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |cpu|cyalu:inst21|mulH:inst7|74183o:inst7                                                                                                                        ; work         ;
;          |74183o:inst9|                                             ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |cpu|cyalu:inst21|mulH:inst7|74183o:inst9                                                                                                                        ; work         ;
;          |busmux:inst40|                                            ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |cpu|cyalu:inst21|mulH:inst7|busmux:inst40                                                                                                                       ; work         ;
;             |lpm_mux:$00000|                                        ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |cpu|cyalu:inst21|mulH:inst7|busmux:inst40|lpm_mux:$00000                                                                                                        ; work         ;
;                |mux_erc:auto_generated|                             ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |cpu|cyalu:inst21|mulH:inst7|busmux:inst40|lpm_mux:$00000|mux_erc:auto_generated                                                                                 ; work         ;
;          |busmux:inst42|                                            ; 5 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 0 (0)            ; |cpu|cyalu:inst21|mulH:inst7|busmux:inst42                                                                                                                       ; work         ;
;             |lpm_mux:$00000|                                        ; 5 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 0 (0)            ; |cpu|cyalu:inst21|mulH:inst7|busmux:inst42|lpm_mux:$00000                                                                                                        ; work         ;
;                |mux_erc:auto_generated|                             ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |cpu|cyalu:inst21|mulH:inst7|busmux:inst42|lpm_mux:$00000|mux_erc:auto_generated                                                                                 ; work         ;
;          |busmux:inst44|                                            ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |cpu|cyalu:inst21|mulH:inst7|busmux:inst44                                                                                                                       ; work         ;
;             |lpm_mux:$00000|                                        ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |cpu|cyalu:inst21|mulH:inst7|busmux:inst44|lpm_mux:$00000                                                                                                        ; work         ;
;                |mux_erc:auto_generated|                             ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |cpu|cyalu:inst21|mulH:inst7|busmux:inst44|lpm_mux:$00000|mux_erc:auto_generated                                                                                 ; work         ;
;          |busmux:inst46|                                            ; 6 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 0 (0)            ; |cpu|cyalu:inst21|mulH:inst7|busmux:inst46                                                                                                                       ; work         ;
;             |lpm_mux:$00000|                                        ; 6 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 0 (0)            ; |cpu|cyalu:inst21|mulH:inst7|busmux:inst46|lpm_mux:$00000                                                                                                        ; work         ;
;                |mux_erc:auto_generated|                             ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |cpu|cyalu:inst21|mulH:inst7|busmux:inst46|lpm_mux:$00000|mux_erc:auto_generated                                                                                 ; work         ;
;          |busmux:inst48|                                            ; 6 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 0 (0)            ; |cpu|cyalu:inst21|mulH:inst7|busmux:inst48                                                                                                                       ; work         ;
;             |lpm_mux:$00000|                                        ; 6 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 0 (0)            ; |cpu|cyalu:inst21|mulH:inst7|busmux:inst48|lpm_mux:$00000                                                                                                        ; work         ;
;                |mux_erc:auto_generated|                             ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |cpu|cyalu:inst21|mulH:inst7|busmux:inst48|lpm_mux:$00000|mux_erc:auto_generated                                                                                 ; work         ;
;          |busmux:inst50|                                            ; 6 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 0 (0)            ; |cpu|cyalu:inst21|mulH:inst7|busmux:inst50                                                                                                                       ; work         ;
;             |lpm_mux:$00000|                                        ; 6 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 0 (0)            ; |cpu|cyalu:inst21|mulH:inst7|busmux:inst50|lpm_mux:$00000                                                                                                        ; work         ;
;                |mux_erc:auto_generated|                             ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |cpu|cyalu:inst21|mulH:inst7|busmux:inst50|lpm_mux:$00000|mux_erc:auto_generated                                                                                 ; work         ;
;          |busmux:inst52|                                            ; 5 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 0 (0)            ; |cpu|cyalu:inst21|mulH:inst7|busmux:inst52                                                                                                                       ; work         ;
;             |lpm_mux:$00000|                                        ; 5 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 0 (0)            ; |cpu|cyalu:inst21|mulH:inst7|busmux:inst52|lpm_mux:$00000                                                                                                        ; work         ;
;                |mux_erc:auto_generated|                             ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |cpu|cyalu:inst21|mulH:inst7|busmux:inst52|lpm_mux:$00000|mux_erc:auto_generated                                                                                 ; work         ;
;          |busmux:inst54|                                            ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |cpu|cyalu:inst21|mulH:inst7|busmux:inst54                                                                                                                       ; work         ;
;             |lpm_mux:$00000|                                        ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |cpu|cyalu:inst21|mulH:inst7|busmux:inst54|lpm_mux:$00000                                                                                                        ; work         ;
;                |mux_erc:auto_generated|                             ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |cpu|cyalu:inst21|mulH:inst7|busmux:inst54|lpm_mux:$00000|mux_erc:auto_generated                                                                                 ; work         ;
;    |diffCheck:inst22|                                               ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |cpu|diffCheck:inst22                                                                                                                                            ; work         ;
;    |diffCheck:inst23|                                               ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |cpu|diffCheck:inst23                                                                                                                                            ; work         ;
;    |diffChoose:inst33|                                              ; 40 (40)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 40 (40)      ; 0 (0)             ; 0 (0)            ; |cpu|diffChoose:inst33                                                                                                                                           ; work         ;
;    |diffOne:inst37|                                                 ; 10 (10)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; |cpu|diffOne:inst37                                                                                                                                              ; work         ;
;    |hardCode:inst8|                                                 ; 30 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 14 (0)           ; |cpu|hardCode:inst8                                                                                                                                              ; work         ;
;       |74139m:inst|                                                 ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |cpu|hardCode:inst8|74139m:inst                                                                                                                                  ; work         ;
;       |busmux:inst1|                                                ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 1 (0)            ; |cpu|hardCode:inst8|busmux:inst1                                                                                                                                 ; work         ;
;          |lpm_mux:$00000|                                           ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 1 (0)            ; |cpu|hardCode:inst8|busmux:inst1|lpm_mux:$00000                                                                                                                  ; work         ;
;             |mux_tsc:auto_generated|                                ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |cpu|hardCode:inst8|busmux:inst1|lpm_mux:$00000|mux_tsc:auto_generated                                                                                           ; work         ;
;       |busmux:inst2|                                                ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |cpu|hardCode:inst8|busmux:inst2                                                                                                                                 ; work         ;
;          |lpm_mux:$00000|                                           ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |cpu|hardCode:inst8|busmux:inst2|lpm_mux:$00000                                                                                                                  ; work         ;
;             |mux_tsc:auto_generated|                                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |cpu|hardCode:inst8|busmux:inst2|lpm_mux:$00000|mux_tsc:auto_generated                                                                                           ; work         ;
;       |busmux:inst3|                                                ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 1 (0)            ; |cpu|hardCode:inst8|busmux:inst3                                                                                                                                 ; work         ;
;          |lpm_mux:$00000|                                           ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 1 (0)            ; |cpu|hardCode:inst8|busmux:inst3|lpm_mux:$00000                                                                                                                  ; work         ;
;             |mux_tsc:auto_generated|                                ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |cpu|hardCode:inst8|busmux:inst3|lpm_mux:$00000|mux_tsc:auto_generated                                                                                           ; work         ;
;       |busmux:inst4|                                                ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 1 (0)            ; |cpu|hardCode:inst8|busmux:inst4                                                                                                                                 ; work         ;
;          |lpm_mux:$00000|                                           ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 1 (0)            ; |cpu|hardCode:inst8|busmux:inst4|lpm_mux:$00000                                                                                                                  ; work         ;
;             |mux_tsc:auto_generated|                                ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |cpu|hardCode:inst8|busmux:inst4|lpm_mux:$00000|mux_tsc:auto_generated                                                                                           ; work         ;
;       |lpm_or:inst40|                                               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |cpu|hardCode:inst8|lpm_or:inst40                                                                                                                                ; work         ;
;       |lpm_or:inst5|                                                ; 19 (19)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 10 (10)          ; |cpu|hardCode:inst8|lpm_or:inst5                                                                                                                                 ; work         ;
;    |regheap:inst10|                                                 ; 148 (148)   ; 80 (80)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 64 (64)      ; 0 (0)             ; 84 (84)          ; |cpu|regheap:inst10                                                                                                                                              ; work         ;
;    |rgboutPUT:inst11|                                               ; 10 (2)      ; 10 (2)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (0)             ; 2 (2)            ; |cpu|rgboutPUT:inst11                                                                                                                                            ; work         ;
;       |74273b:inst20|                                               ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 0 (0)            ; |cpu|rgboutPUT:inst11|74273b:inst20                                                                                                                              ; work         ;
;    |romCode:codeRom|                                                ; 79 (0)      ; 44 (0)                    ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 35 (0)       ; 4 (0)             ; 40 (0)           ; |cpu|romCode:codeRom                                                                                                                                             ; work         ;
;       |altsyncram:altsyncram_component|                             ; 79 (0)      ; 44 (0)                    ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 35 (0)       ; 4 (0)             ; 40 (0)           ; |cpu|romCode:codeRom|altsyncram:altsyncram_component                                                                                                             ; work         ;
;          |altsyncram_43u3:auto_generated|                           ; 79 (0)      ; 44 (0)                    ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 35 (0)       ; 4 (0)             ; 40 (0)           ; |cpu|romCode:codeRom|altsyncram:altsyncram_component|altsyncram_43u3:auto_generated                                                                              ; work         ;
;             |altsyncram_7iu2:altsyncram1|                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cpu|romCode:codeRom|altsyncram:altsyncram_component|altsyncram_43u3:auto_generated|altsyncram_7iu2:altsyncram1                                                  ; work         ;
;             |sld_mod_ram_rom:mgl_prim2|                             ; 79 (56)     ; 44 (35)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 35 (21)      ; 4 (4)             ; 40 (31)          ; |cpu|romCode:codeRom|altsyncram:altsyncram_component|altsyncram_43u3:auto_generated|sld_mod_ram_rom:mgl_prim2                                                    ; work         ;
;                |sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr| ; 23 (23)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 9 (9)            ; |cpu|romCode:codeRom|altsyncram:altsyncram_component|altsyncram_43u3:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr ; work         ;
;    |rrr:inst16|                                                     ; 62 (0)      ; 34 (0)                    ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (0)       ; 4 (0)             ; 30 (0)           ; |cpu|rrr:inst16                                                                                                                                                  ; work         ;
;       |altsyncram:altsyncram_component|                             ; 62 (0)      ; 34 (0)                    ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (0)       ; 4 (0)             ; 30 (0)           ; |cpu|rrr:inst16|altsyncram:altsyncram_component                                                                                                                  ; work         ;
;          |altsyncram_5cu3:auto_generated|                           ; 62 (0)      ; 34 (0)                    ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (0)       ; 4 (0)             ; 30 (0)           ; |cpu|rrr:inst16|altsyncram:altsyncram_component|altsyncram_5cu3:auto_generated                                                                                   ; work         ;
;             |altsyncram_1or2:altsyncram1|                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cpu|rrr:inst16|altsyncram:altsyncram_component|altsyncram_5cu3:auto_generated|altsyncram_1or2:altsyncram1                                                       ; work         ;
;             |sld_mod_ram_rom:mgl_prim2|                             ; 62 (40)     ; 34 (25)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (15)      ; 4 (4)             ; 30 (21)          ; |cpu|rrr:inst16|altsyncram:altsyncram_component|altsyncram_5cu3:auto_generated|sld_mod_ram_rom:mgl_prim2                                                         ; work         ;
;                |sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr| ; 22 (22)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 9 (9)            ; |cpu|rrr:inst16|altsyncram:altsyncram_component|altsyncram_5cu3:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr      ; work         ;
;    |sld_hub:auto_hub|                                               ; 170 (1)     ; 97 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 73 (1)       ; 13 (0)            ; 84 (0)           ; |cpu|sld_hub:auto_hub                                                                                                                                            ; work         ;
;       |sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|                ; 169 (128)   ; 97 (69)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 72 (59)      ; 13 (13)           ; 84 (59)          ; |cpu|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst                                                                                               ; work         ;
;          |sld_rom_sr:hub_info_reg|                                  ; 21 (21)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 9 (9)            ; |cpu|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg                                                                       ; work         ;
;          |sld_shadow_jsm:shadow_jsm|                                ; 20 (20)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 19 (19)          ; |cpu|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm                                                                     ; work         ;
;    |swapit:inst5|                                                   ; 15 (15)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 11 (11)          ; |cpu|swapit:inst5                                                                                                                                                ; work         ;
;    |twoOne:inst32|                                                  ; 15 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 7 (0)            ; |cpu|twoOne:inst32                                                                                                                                               ; work         ;
;       |myand:inst|                                                  ; 15 (15)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 7 (7)            ; |cpu|twoOne:inst32|myand:inst                                                                                                                                    ; work         ;
+---------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                       ;
+-----------+----------+---------------+---------------+-----------------------+-----+------+
; Name      ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+-----------+----------+---------------+---------------+-----------------------+-----+------+
; DD4TwoOne ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; wrenNOUT  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; rdenOUT   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ALUOP[5]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ALUOP[4]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ALUOP[3]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ALUOP[2]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ALUOP[1]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ALUOP[0]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RGBOUT[7] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RGBOUT[6] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RGBOUT[5] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RGBOUT[4] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RGBOUT[3] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RGBOUT[2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RGBOUT[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RGBOUT[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; clr       ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; clock     ; Input    ; (6) 1314 ps   ; (0) 0 ps      ; --                    ; --  ; --   ;
+-----------+----------+---------------+---------------+-----------------------+-----+------+


+------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                         ;
+------------------------------------------+-------------------+---------+
; Source Pin / Fanout                      ; Pad To Core Index ; Setting ;
+------------------------------------------+-------------------+---------+
; clr                                      ;                   ;         ;
;      - DDreg:DDreg4|ans[8]               ; 0                 ; 6       ;
;      - DDreg:DDreg4|ans[9]               ; 0                 ; 6       ;
;      - DDreg:DDreg4|ans[10]              ; 0                 ; 6       ;
;      - DDreg:DDreg3|ans[10]              ; 0                 ; 6       ;
;      - DDreg:DDreg2|ans[0]               ; 0                 ; 6       ;
;      - DDreg:DDreg2|ans[1]               ; 0                 ; 6       ;
;      - DDreg:DDreg2|ans[2]               ; 0                 ; 6       ;
;      - DDreg:DDreg2|ans[3]               ; 0                 ; 6       ;
;      - DDreg:DDreg2|ans[4]               ; 0                 ; 6       ;
;      - DDreg:DDreg2|ans[5]               ; 0                 ; 6       ;
;      - DDreg:DDreg2|ans[6]               ; 0                 ; 6       ;
;      - DDreg:DDreg2|ans[7]               ; 0                 ; 6       ;
;      - DDreg:DDreg2|ans[13]              ; 0                 ; 6       ;
;      - DDreg:DDreg2|ans[14]              ; 0                 ; 6       ;
;      - DDreg:DDreg2|ans[15]              ; 0                 ; 6       ;
;      - DDreg:DDreg2|ans[16]              ; 0                 ; 6       ;
;      - DDreg:DDreg2|ans[17]              ; 0                 ; 6       ;
;      - DDreg:DDreg2|ans[18]              ; 0                 ; 6       ;
;      - DDreg:DDreg2|ans[19]              ; 0                 ; 6       ;
;      - DDreg:DDreg2|ans[20]              ; 0                 ; 6       ;
;      - 74273b:pcregester|17              ; 0                 ; 6       ;
;      - 74273b:pcregester|16              ; 0                 ; 6       ;
;      - 74273b:pcregester|15              ; 0                 ; 6       ;
;      - 74273b:pcregester|14              ; 0                 ; 6       ;
;      - 74273b:pcregester|13              ; 0                 ; 6       ;
;      - 74273b:pcregester|12              ; 0                 ; 6       ;
;      - cyalu:inst21|74273b:inst5|19      ; 0                 ; 6       ;
;      - cyalu:inst21|74273b:inst5|18      ; 0                 ; 6       ;
;      - cyalu:inst21|74273b:inst5|17      ; 0                 ; 6       ;
;      - cyalu:inst21|74273b:inst5|16      ; 0                 ; 6       ;
;      - cyalu:inst21|74273b:inst5|15      ; 0                 ; 6       ;
;      - cyalu:inst21|74273b:inst5|14      ; 0                 ; 6       ;
;      - cyalu:inst21|74273b:inst10|19     ; 0                 ; 6       ;
;      - cyalu:inst21|74273b:inst10|18     ; 0                 ; 6       ;
;      - cyalu:inst21|74273b:inst10|17     ; 0                 ; 6       ;
;      - cyalu:inst21|74273b:inst10|16     ; 0                 ; 6       ;
;      - cyalu:inst21|74273b:inst10|15     ; 0                 ; 6       ;
;      - cyalu:inst21|74273b:inst10|14     ; 0                 ; 6       ;
;      - cyalu:inst21|74273b:inst10|13     ; 0                 ; 6       ;
;      - cyalu:inst21|74273b:inst10|12     ; 0                 ; 6       ;
;      - cyalu:inst21|74273b:inst9|19      ; 0                 ; 6       ;
;      - cyalu:inst21|74273b:inst9|18      ; 0                 ; 6       ;
;      - cyalu:inst21|74273b:inst9|17      ; 0                 ; 6       ;
;      - cyalu:inst21|74273b:inst9|16      ; 0                 ; 6       ;
;      - cyalu:inst21|74273b:inst9|15      ; 0                 ; 6       ;
;      - cyalu:inst21|74273b:inst9|14      ; 0                 ; 6       ;
;      - cyalu:inst21|74273b:inst9|13      ; 0                 ; 6       ;
;      - cyalu:inst21|74273b:inst9|12      ; 0                 ; 6       ;
;      - 74273b:inst9|19                   ; 0                 ; 6       ;
;      - 74273b:inst9|18                   ; 0                 ; 6       ;
;      - 74273b:inst9|17                   ; 0                 ; 6       ;
;      - 74273b:inst9|16                   ; 0                 ; 6       ;
;      - 74273b:inst9|15                   ; 0                 ; 6       ;
;      - 74273b:inst9|14                   ; 0                 ; 6       ;
;      - 74273b:inst9|13                   ; 0                 ; 6       ;
;      - 74273b:inst9|12                   ; 0                 ; 6       ;
;      - rgboutPUT:inst11|74273b:inst20|19 ; 0                 ; 6       ;
;      - rgboutPUT:inst11|74273b:inst20|18 ; 0                 ; 6       ;
;      - rgboutPUT:inst11|74273b:inst20|17 ; 0                 ; 6       ;
;      - rgboutPUT:inst11|74273b:inst20|16 ; 0                 ; 6       ;
;      - rgboutPUT:inst11|74273b:inst20|15 ; 0                 ; 6       ;
;      - rgboutPUT:inst11|74273b:inst20|14 ; 0                 ; 6       ;
;      - rgboutPUT:inst11|74273b:inst20|13 ; 0                 ; 6       ;
;      - rgboutPUT:inst11|74273b:inst20|12 ; 0                 ; 6       ;
;      - 74273b:pcregester|18              ; 0                 ; 6       ;
;      - 74273b:pcregester|19              ; 0                 ; 6       ;
;      - DDreg:DDreg2|ans[21]              ; 0                 ; 6       ;
;      - DDreg:DDreg2|ans[22]              ; 0                 ; 6       ;
;      - DDreg:DDreg2|ans[12]              ; 0                 ; 6       ;
;      - DDreg:DDreg2|ans[23]              ; 0                 ; 6       ;
;      - DDreg:DDreg3|ans[21]              ; 0                 ; 6       ;
;      - DDreg:DDreg3|ans[22]              ; 0                 ; 6       ;
;      - DDreg:DDreg3|ans[12]              ; 0                 ; 6       ;
;      - DDreg:DDreg3|ans[23]              ; 0                 ; 6       ;
;      - 74273b:inst25|12                  ; 0                 ; 6       ;
;      - DDreg:DDreg4|ans[21]              ; 0                 ; 6       ;
;      - DDreg:DDreg4|ans[22]              ; 0                 ; 6       ;
;      - DDreg:DDreg3|ans[30]              ; 0                 ; 6       ;
;      - DDreg:DDreg3|ans[29]              ; 0                 ; 6       ;
;      - DDreg:DDreg4|ans[12]              ; 0                 ; 6       ;
;      - DDreg:DDreg4|ans[23]              ; 0                 ; 6       ;
;      - DDreg:DDreg3|ans[31]              ; 0                 ; 6       ;
;      - 74273b:inst25|13                  ; 0                 ; 6       ;
;      - 74273b:inst25|14                  ; 0                 ; 6       ;
;      - 74273b:inst25|15                  ; 0                 ; 6       ;
;      - 74273b:inst25|16                  ; 0                 ; 6       ;
;      - 74273b:inst25|17                  ; 0                 ; 6       ;
;      - 74273b:inst25|18                  ; 0                 ; 6       ;
;      - 74273b:inst25|19                  ; 0                 ; 6       ;
;      - DDreg:DDreg3|ans[8]               ; 0                 ; 6       ;
;      - DDreg:DDreg3|ans[9]               ; 0                 ; 6       ;
;      - cyalu:inst21|74273b:inst3|12      ; 0                 ; 6       ;
;      - cyalu:inst21|74273b:inst4|19      ; 0                 ; 6       ;
;      - cyalu:inst21|74273b:inst4|12      ; 0                 ; 6       ;
;      - cyalu:inst21|74273b:inst4|17      ; 0                 ; 6       ;
;      - cyalu:inst21|74273b:inst4|18      ; 0                 ; 6       ;
;      - cyalu:inst21|74273b:inst4|13      ; 0                 ; 6       ;
;      - cyalu:inst21|74273b:inst4|14      ; 0                 ; 6       ;
;      - cyalu:inst21|74273b:inst4|15      ; 0                 ; 6       ;
;      - cyalu:inst21|74273b:inst4|16      ; 0                 ; 6       ;
;      - cyalu:inst21|74273b:inst3|13      ; 0                 ; 6       ;
;      - cyalu:inst21|74273b:inst3|14      ; 0                 ; 6       ;
;      - cyalu:inst21|74273b:inst3|15      ; 0                 ; 6       ;
;      - cyalu:inst21|74273b:inst3|16      ; 0                 ; 6       ;
;      - cyalu:inst21|74273b:inst3|17      ; 0                 ; 6       ;
;      - cyalu:inst21|74273b:inst3|18      ; 0                 ; 6       ;
;      - cyalu:inst21|74273b:inst3|19      ; 0                 ; 6       ;
;      - 74273b:inst24|12                  ; 0                 ; 6       ;
;      - 74273b:inst24|13                  ; 0                 ; 6       ;
;      - 74273b:inst24|14                  ; 0                 ; 6       ;
;      - 74273b:inst24|15                  ; 0                 ; 6       ;
;      - 74273b:inst24|16                  ; 0                 ; 6       ;
;      - 74273b:inst24|17                  ; 0                 ; 6       ;
;      - 74273b:inst24|18                  ; 0                 ; 6       ;
;      - 74273b:inst24|19                  ; 0                 ; 6       ;
;      - 74273b:pc16|19                    ; 0                 ; 6       ;
;      - 74273b:pc16|18                    ; 0                 ; 6       ;
;      - 74273b:pc16|17                    ; 0                 ; 6       ;
;      - 74273b:pc16|16                    ; 0                 ; 6       ;
;      - 74273b:pc16|15                    ; 0                 ; 6       ;
;      - 74273b:pc16|14                    ; 0                 ; 6       ;
;      - 74273b:pc16|13                    ; 0                 ; 6       ;
;      - 74273b:pc16|12                    ; 0                 ; 6       ;
;      - 74273b:pc18|12                    ; 0                 ; 6       ;
;      - DDreg:DDreg2|ans[11]              ; 0                 ; 6       ;
;      - 74273b:pc18|13                    ; 0                 ; 6       ;
;      - 74273b:pc18|14                    ; 0                 ; 6       ;
;      - 74273b:pc18|15                    ; 0                 ; 6       ;
;      - 74273b:pc18|19                    ; 0                 ; 6       ;
;      - 74273b:pc18|18                    ; 0                 ; 6       ;
;      - 74273b:pc18|17                    ; 0                 ; 6       ;
;      - 74273b:pc18|16                    ; 0                 ; 6       ;
;      - DDreg:DDreg2|ans[10]              ; 0                 ; 6       ;
;      - clean:inst40|out                  ; 0                 ; 6       ;
;      - DDreg:DDreg2|ans[30]              ; 0                 ; 6       ;
;      - DDreg:DDreg2|ans[29]              ; 0                 ; 6       ;
;      - DDreg:DDreg2|ans[31]              ; 0                 ; 6       ;
;      - DDreg:DDreg2|ans[8]               ; 0                 ; 6       ;
;      - DDreg:DDreg2|ans[9]               ; 0                 ; 6       ;
;      - rgboutPUT:inst11|inst18           ; 0                 ; 6       ;
;      - rgboutPUT:inst11|inst1            ; 0                 ; 6       ;
; clock                                    ;                   ;         ;
;      - clean:inst40|out                  ; 1                 ; 0       ;
;      - inst                              ; 0                 ; 6       ;
+------------------------------------------+-------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                             ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                           ; Location           ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; DDreg:DDreg3|ans[8]                                                                                                                                                            ; FF_X21_Y10_N29     ; 2       ; Write enable ; no     ; --                   ; --               ; --                        ;
; DDreg:DDreg3|ans[9]                                                                                                                                                            ; FF_X21_Y10_N7      ; 2       ; Read enable  ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                   ; JTAG_X1_Y12_N0     ; 177     ; Clock        ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                   ; JTAG_X1_Y12_N0     ; 21      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; alu_v2:inst1|WideOr0~1                                                                                                                                                         ; LCCOMB_X23_Y13_N30 ; 8       ; Latch enable ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; clock                                                                                                                                                                          ; PIN_113            ; 2       ; Clock        ; no     ; --                   ; --               ; --                        ;
; clr                                                                                                                                                                            ; PIN_52             ; 141     ; Async. clear ; no     ; --                   ; --               ; --                        ;
; cyalu:inst21|inst11                                                                                                                                                            ; LCCOMB_X26_Y11_N18 ; 16      ; Clock        ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; diffOne:inst37|always0~1                                                                                                                                                       ; LCCOMB_X16_Y9_N24  ; 8       ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; hardCode:inst8|busmux:inst4|lpm_mux:$00000|mux_tsc:auto_generated|result_node[14]~0                                                                                            ; LCCOMB_X19_Y9_N0   ; 10      ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; inst                                                                                                                                                                           ; LCCOMB_X26_Y11_N8  ; 218     ; Clock        ; yes    ; Global Clock         ; GCLK8            ; --                        ;
; regheap:inst10|always0~1                                                                                                                                                       ; LCCOMB_X16_Y9_N6   ; 8       ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; regheap:inst10|always0~3                                                                                                                                                       ; LCCOMB_X16_Y9_N12  ; 8       ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; rgboutPUT:inst11|inst34                                                                                                                                                        ; LCCOMB_X19_Y9_N14  ; 8       ; Clock        ; yes    ; Global Clock         ; GCLK5            ; --                        ;
; romCode:codeRom|altsyncram:altsyncram_component|altsyncram_43u3:auto_generated|sld_mod_ram_rom:mgl_prim2|enable_write~0                                                        ; LCCOMB_X16_Y18_N28 ; 1       ; Write enable ; no     ; --                   ; --               ; --                        ;
; romCode:codeRom|altsyncram:altsyncram_component|altsyncram_43u3:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~0                                                           ; LCCOMB_X16_Y18_N24 ; 4       ; Async. clear ; no     ; --                   ; --               ; --                        ;
; romCode:codeRom|altsyncram:altsyncram_component|altsyncram_43u3:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~1                                                           ; LCCOMB_X18_Y18_N0  ; 4       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; romCode:codeRom|altsyncram:altsyncram_component|altsyncram_43u3:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~3                                                           ; LCCOMB_X16_Y18_N0  ; 9       ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; romCode:codeRom|altsyncram:altsyncram_component|altsyncram_43u3:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[4]~11                                                ; LCCOMB_X16_Y18_N26 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; romCode:codeRom|altsyncram:altsyncram_component|altsyncram_43u3:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[2]~2                                                 ; LCCOMB_X13_Y18_N2  ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; romCode:codeRom|altsyncram:altsyncram_component|altsyncram_43u3:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR[3]~7       ; LCCOMB_X18_Y19_N6  ; 4       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; romCode:codeRom|altsyncram:altsyncram_component|altsyncram_43u3:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[1]~18 ; LCCOMB_X18_Y19_N4  ; 5       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; romCode:codeRom|altsyncram:altsyncram_component|altsyncram_43u3:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[1]~19 ; LCCOMB_X19_Y19_N20 ; 5       ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; rrr:inst16|altsyncram:altsyncram_component|altsyncram_5cu3:auto_generated|sld_mod_ram_rom:mgl_prim2|enable_write~0                                                             ; LCCOMB_X16_Y16_N24 ; 1       ; Write enable ; no     ; --                   ; --               ; --                        ;
; rrr:inst16|altsyncram:altsyncram_component|altsyncram_5cu3:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~0                                                                ; LCCOMB_X16_Y16_N30 ; 4       ; Async. clear ; no     ; --                   ; --               ; --                        ;
; rrr:inst16|altsyncram:altsyncram_component|altsyncram_5cu3:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~1                                                                ; LCCOMB_X16_Y16_N4  ; 4       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rrr:inst16|altsyncram:altsyncram_component|altsyncram_5cu3:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~5                                                                ; LCCOMB_X16_Y16_N26 ; 8       ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; rrr:inst16|altsyncram:altsyncram_component|altsyncram_5cu3:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[0]~10                                                     ; LCCOMB_X16_Y16_N2  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rrr:inst16|altsyncram:altsyncram_component|altsyncram_5cu3:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[4]~1                                                      ; LCCOMB_X14_Y12_N26 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rrr:inst16|altsyncram:altsyncram_component|altsyncram_5cu3:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR[2]~3            ; LCCOMB_X19_Y18_N6  ; 4       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rrr:inst16|altsyncram:altsyncram_component|altsyncram_5cu3:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[4]~18      ; LCCOMB_X19_Y18_N2  ; 5       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rrr:inst16|altsyncram:altsyncram_component|altsyncram_5cu3:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[4]~19      ; LCCOMB_X19_Y20_N4  ; 5       ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                                                                                                          ; FF_X21_Y17_N31     ; 36      ; Async. clear ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_proc~0                                                                                               ; LCCOMB_X17_Y19_N24 ; 4       ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena                                                                                                 ; LCCOMB_X17_Y19_N30 ; 4       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena~0                                                                                               ; LCCOMB_X19_Y17_N4  ; 6       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[0]~2                                                                                  ; LCCOMB_X16_Y17_N20 ; 4       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_update_reg[0]~0                                                                                 ; LCCOMB_X16_Y17_N24 ; 4       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]                                                                                                    ; FF_X17_Y18_N1      ; 12      ; Async. clear ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]~4                                                                                                  ; LCCOMB_X18_Y17_N10 ; 5       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][3]                                                                                                    ; FF_X17_Y18_N15     ; 10      ; Async. clear ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[2][0]                                                                                                    ; FF_X17_Y16_N25     ; 12      ; Async. clear ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[2][0]~11                                                                                                 ; LCCOMB_X18_Y17_N30 ; 5       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[2][3]                                                                                                    ; FF_X17_Y16_N15     ; 16      ; Async. clear ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[2]~4                                                                                                    ; LCCOMB_X17_Y17_N20 ; 5       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[0]~10                                                                                             ; LCCOMB_X17_Y19_N8  ; 5       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[0]~19                                                                                             ; LCCOMB_X16_Y19_N26 ; 5       ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena~3                                                                                                       ; LCCOMB_X18_Y17_N28 ; 2       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[1][0]~2                                                                                           ; LCCOMB_X17_Y18_N20 ; 5       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[2][0]~9                                                                                           ; LCCOMB_X18_Y17_N4  ; 5       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[0]~16                                                                            ; LCCOMB_X16_Y20_N10 ; 4       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[4]~22                                                                       ; LCCOMB_X17_Y20_N26 ; 5       ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[4]~23                                                                       ; LCCOMB_X17_Y20_N28 ; 5       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]                                                                               ; FF_X21_Y17_N1      ; 15      ; Async. clear ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[11]                                                                              ; FF_X21_Y17_N19     ; 12      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[3]                                                                               ; FF_X21_Y17_N29     ; 39      ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[8]                                                                               ; FF_X19_Y17_N1      ; 18      ; Async. clear ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_dr_scan_proc~0                                                                                        ; LCCOMB_X21_Y17_N6  ; 3       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg                                                                                              ; FF_X18_Y20_N25     ; 36      ; Async. clear ; no     ; --                   ; --               ; --                        ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                              ;
+------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                         ; Location           ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; altera_internal_jtag~TCKUTAP ; JTAG_X1_Y12_N0     ; 177     ; 0                                    ; Global Clock         ; GCLK3            ; --                        ;
; alu_v2:inst1|WideOr0~1       ; LCCOMB_X23_Y13_N30 ; 8       ; 0                                    ; Global Clock         ; GCLK6            ; --                        ;
; cyalu:inst21|inst11          ; LCCOMB_X26_Y11_N18 ; 16      ; 0                                    ; Global Clock         ; GCLK7            ; --                        ;
; inst                         ; LCCOMB_X26_Y11_N8  ; 218     ; 0                                    ; Global Clock         ; GCLK8            ; --                        ;
; rgboutPUT:inst11|inst34      ; LCCOMB_X19_Y9_N14  ; 8       ; 0                                    ; Global Clock         ; GCLK5            ; --                        ;
+------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                                          ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                                           ; Fan-Out ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; clr~input                                                                                                                                                                      ; 141     ;
; DDreg:DDreg2|ans[7]                                                                                                                                                            ; 72      ;
; DDreg:DDreg2|ans[3]                                                                                                                                                            ; 48      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[3]                                                                               ; 39      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[4]                                                                               ; 38      ;
; DDreg:DDreg2|ans[2]                                                                                                                                                            ; 38      ;
; romCode:codeRom|altsyncram:altsyncram_component|altsyncram_43u3:auto_generated|altsyncram_7iu2:altsyncram1|q_a[15]                                                             ; 37      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg                                                                                              ; 36      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                                                                                                          ; 36      ;
; DDreg:DDreg2|ans[5]                                                                                                                                                            ; 36      ;
; DDreg:DDreg2|ans[1]                                                                                                                                                            ; 33      ;
; romCode:codeRom|altsyncram:altsyncram_component|altsyncram_43u3:auto_generated|altsyncram_7iu2:altsyncram1|q_a[14]                                                             ; 32      ;
; cyalu:inst21|74273b:inst4|17                                                                                                                                                   ; 31      ;
; cyalu:inst21|74273b:inst4|12                                                                                                                                                   ; 30      ;
; DDreg:DDreg2|ans[4]                                                                                                                                                            ; 30      ;
; swapit:inst5|b[0]~2                                                                                                                                                            ; 29      ;
; swapit:inst5|b[1]~1                                                                                                                                                            ; 29      ;
; cyalu:inst21|74273b:inst4|19                                                                                                                                                   ; 28      ;
; swapit:inst5|Mux2~1                                                                                                                                                            ; 28      ;
; swapit:inst5|Mux1~0                                                                                                                                                            ; 28      ;
; cyalu:inst21|74273b:inst4|13                                                                                                                                                   ; 27      ;
; cyalu:inst21|74273b:inst4|18                                                                                                                                                   ; 27      ;
; DDreg:DDreg2|ans[6]                                                                                                                                                            ; 27      ;
; cyalu:inst21|74273b:inst4|16                                                                                                                                                   ; 26      ;
; cyalu:inst21|74273b:inst4|15                                                                                                                                                   ; 26      ;
; cyalu:inst21|74273b:inst4|14                                                                                                                                                   ; 26      ;
; cyalu:inst21|jjcc:inst8|Equal0~1                                                                                                                                               ; 24      ;
; DDreg:DDreg2|ans[0]                                                                                                                                                            ; 24      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[1]                                                                                                  ; 23      ;
; chooser2:regchooser2|Mux7~0                                                                                                                                                    ; 22      ;
; chooser2:regchooser2|Mux6~0                                                                                                                                                    ; 22      ;
; chooser2:regchooser2|Mux4~0                                                                                                                                                    ; 22      ;
; chooser2:regchooser2|Mux3~0                                                                                                                                                    ; 22      ;
; chooser2:regchooser2|Mux1~0                                                                                                                                                    ; 22      ;
; romCode:codeRom|altsyncram:altsyncram_component|altsyncram_43u3:auto_generated|altsyncram_7iu2:altsyncram1|q_a[12]                                                             ; 22      ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                   ; 21      ;
; chooser2:regchooser2|Mux14~1                                                                                                                                                   ; 21      ;
; chooser2:regchooser2|Mux0~0                                                                                                                                                    ; 21      ;
; diffCheck:inst23|b                                                                                                                                                             ; 21      ;
; chooser2:regchooser2|Mux15~2                                                                                                                                                   ; 20      ;
; chooser2:regchooser2|Mux5~0                                                                                                                                                    ; 20      ;
; chooser2:regchooser2|Mux2~0                                                                                                                                                    ; 20      ;
; romCode:codeRom|altsyncram:altsyncram_component|altsyncram_43u3:auto_generated|altsyncram_7iu2:altsyncram1|q_a[13]                                                             ; 20      ;
; chooser2:regchooser2|Mux13~1                                                                                                                                                   ; 19      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[8]                                                                               ; 18      ;
; romCode:codeRom|altsyncram:altsyncram_component|altsyncram_43u3:auto_generated|altsyncram_7iu2:altsyncram1|q_a[11]                                                             ; 18      ;
; altera_internal_jtag~TDIUTAP                                                                                                                                                   ; 17      ;
; cyalu:inst21|74273b:inst3|19                                                                                                                                                   ; 17      ;
; cyalu:inst21|74273b:inst3|12                                                                                                                                                   ; 17      ;
; cyalu:inst21|jjcc:inst8|Equal1~0                                                                                                                                               ; 17      ;
; diffCheck:inst23|a                                                                                                                                                             ; 17      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[2][3]                                                                                                    ; 16      ;
; romCode:codeRom|altsyncram:altsyncram_component|altsyncram_43u3:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[2]~2                                                 ; 16      ;
; romCode:codeRom|altsyncram:altsyncram_component|altsyncram_43u3:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~2                                                           ; 16      ;
; cyalu:inst21|alu_codex:inst|c~0                                                                                                                                                ; 16      ;
; cyalu:inst21|74273b:inst3|16                                                                                                                                                   ; 16      ;
; cyalu:inst21|chooser3:inst1|Equal0~0                                                                                                                                           ; 16      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]                                                                               ; 15      ;
; cyalu:inst21|alu_codex:inst|Mux0~2                                                                                                                                             ; 15      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[1]                                                                                                      ; 14      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[0]                                                                                                      ; 14      ;
; cyalu:inst21|74273b:inst3|17                                                                                                                                                   ; 14      ;
; cyalu:inst21|74273b:inst3|15                                                                                                                                                   ; 14      ;
; cyalu:inst21|74273b:inst3|13                                                                                                                                                   ; 14      ;
; diffOne:inst37|out[0]~7                                                                                                                                                        ; 14      ;
; diffOne:inst37|out[1]~6                                                                                                                                                        ; 14      ;
; diffOne:inst37|out[2]~5                                                                                                                                                        ; 14      ;
; diffOne:inst37|out[3]~4                                                                                                                                                        ; 14      ;
; diffOne:inst37|out[4]~3                                                                                                                                                        ; 14      ;
; diffOne:inst37|out[5]~2                                                                                                                                                        ; 14      ;
; diffOne:inst37|out[6]~1                                                                                                                                                        ; 14      ;
; diffOne:inst37|out[7]~0                                                                                                                                                        ; 14      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[6]                                                                                                      ; 13      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[2]                                                                                                      ; 13      ;
; cyalu:inst21|74273b:inst3|18                                                                                                                                                   ; 13      ;
; cyalu:inst21|74273b:inst3|14                                                                                                                                                   ; 13      ;
; swapit:inst5|b[2]~0                                                                                                                                                            ; 13      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[2][0]                                                                                                    ; 12      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]                                                                                                    ; 12      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[11]                                                                              ; 12      ;
; cyalu:inst21|alu_codex:inst|Equal6~0                                                                                                                                           ; 12      ;
; cyalu:inst21|alu_codex:inst|Equal5~0                                                                                                                                           ; 12      ;
; swapit:inst5|Mux0~0                                                                                                                                                            ; 12      ;
; chooser2:regchooser2|Mux12~1                                                                                                                                                   ; 12      ;
; chooser2:regchooser2|Mux11~1                                                                                                                                                   ; 12      ;
; chooser2:regchooser2|Mux10~1                                                                                                                                                   ; 12      ;
; chooser2:regchooser2|Mux8~1                                                                                                                                                    ; 12      ;
; cyalu:inst21|alu_codex:inst|c[2]                                                                                                                                               ; 12      ;
; cyalu:inst21|alu_codex:inst|c[5]                                                                                                                                               ; 12      ;
; cyalu:inst21|alu_codex:inst|c[7]                                                                                                                                               ; 12      ;
; cyalu:inst21|alu_codex:inst|Mux1~15                                                                                                                                            ; 11      ;
; DDreg:DDreg4|ans[23]                                                                                                                                                           ; 11      ;
; DDreg:DDreg4|ans[12]                                                                                                                                                           ; 11      ;
; DDreg:DDreg4|ans[22]                                                                                                                                                           ; 11      ;
; DDreg:DDreg4|ans[21]                                                                                                                                                           ; 11      ;
; chooser2:regchooser2|Mux9~1                                                                                                                                                    ; 11      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[5]                                                                                                      ; 10      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][3]                                                                                                    ; 10      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[4]                                                                                                ; 10      ;
; cyalu:inst21|alu_codex:inst|Equal4~0                                                                                                                                           ; 10      ;
; hardCode:inst8|busmux:inst4|lpm_mux:$00000|mux_tsc:auto_generated|result_node[14]~0                                                                                            ; 10      ;
; cyalu:inst21|alu_codex:inst|c[0]                                                                                                                                               ; 10      ;
; cyalu:inst21|alu_codex:inst|c[1]                                                                                                                                               ; 10      ;
; cyalu:inst21|alu_codex:inst|c[3]                                                                                                                                               ; 10      ;
; cyalu:inst21|alu_codex:inst|c[4]                                                                                                                                               ; 10      ;
; cyalu:inst21|alu_codex:inst|c[6]                                                                                                                                               ; 10      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[3]                                                                                                ; 9       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[0]                                                                                                ; 9       ;
; romCode:codeRom|altsyncram:altsyncram_component|altsyncram_43u3:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~3                                                           ; 9       ;
; rrr:inst16|altsyncram:altsyncram_component|altsyncram_5cu3:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~2                                                                ; 9       ;
; cyalu:inst21|alu_codex:inst|Mux0~4                                                                                                                                             ; 9       ;
; chooser2:regchooser2|Mux15~0                                                                                                                                                   ; 9       ;
; diffCheck:inst22|a                                                                                                                                                             ; 9       ;
; diffCheck:inst22|b                                                                                                                                                             ; 9       ;
; DDreg:DDreg4|ans[10]                                                                                                                                                           ; 9       ;
; cyalu:inst21|div:inst2|LessThan7~14                                                                                                                                            ; 9       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[4]                                                                                                      ; 8       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[2]                                                                                                ; 8       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[1]                                                                                                ; 8       ;
; alu_v2:inst1|Selector3~6                                                                                                                                                       ; 8       ;
; alu_v2:inst1|Selector3~5                                                                                                                                                       ; 8       ;
; rrr:inst16|altsyncram:altsyncram_component|altsyncram_5cu3:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[0]~10                                                     ; 8       ;
; rrr:inst16|altsyncram:altsyncram_component|altsyncram_5cu3:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~5                                                                ; 8       ;
; romCode:codeRom|altsyncram:altsyncram_component|altsyncram_43u3:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[4]~11                                                ; 8       ;
; rrr:inst16|altsyncram:altsyncram_component|altsyncram_5cu3:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[4]~1                                                      ; 8       ;
; DDreg:DDreg2|ans[11]                                                                                                                                                           ; 8       ;
; regheap:inst10|always0~3                                                                                                                                                       ; 8       ;
; regheap:inst10|always0~1                                                                                                                                                       ; 8       ;
; rtl~7                                                                                                                                                                          ; 8       ;
; rtl~6                                                                                                                                                                          ; 8       ;
; rtl~5                                                                                                                                                                          ; 8       ;
; rtl~4                                                                                                                                                                          ; 8       ;
; rtl~3                                                                                                                                                                          ; 8       ;
; rtl~2                                                                                                                                                                          ; 8       ;
; rtl~1                                                                                                                                                                          ; 8       ;
; rtl~0                                                                                                                                                                          ; 8       ;
; cyalu:inst21|alu_codex:inst|Equal3~0                                                                                                                                           ; 8       ;
; cyalu:inst21|alu_codex:inst|Equal0~1                                                                                                                                           ; 8       ;
; diffOne:inst37|always0~1                                                                                                                                                       ; 8       ;
; romCode:codeRom|altsyncram:altsyncram_component|altsyncram_43u3:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[0]    ; 8       ;
; romCode:codeRom|altsyncram:altsyncram_component|altsyncram_43u3:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[1]    ; 8       ;
; cyalu:inst21|div:inst2|LessThan6~14                                                                                                                                            ; 8       ;
; cyalu:inst21|div:inst2|LessThan5~14                                                                                                                                            ; 8       ;
; cyalu:inst21|div:inst2|LessThan4~14                                                                                                                                            ; 8       ;
; cyalu:inst21|div:inst2|LessThan3~14                                                                                                                                            ; 8       ;
; cyalu:inst21|div:inst2|LessThan2~14                                                                                                                                            ; 8       ;
; cyalu:inst21|div:inst2|LessThan1~14                                                                                                                                            ; 8       ;
; 74273b:pcregester|19                                                                                                                                                           ; 8       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|clear_signal                                                                             ; 7       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_dr_scan_reg                                                                                              ; 7       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[5]                                                                               ; 7       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[2]~reg0                                                                                                 ; 7       ;
; romCode:codeRom|altsyncram:altsyncram_component|altsyncram_43u3:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_shift_cntr_reg[1]                                        ; 7       ;
; cyalu:inst21|alu_codex:inst|Mux1~3                                                                                                                                             ; 7       ;
; cyalu:inst21|alu_codex:inst|Mux0~11                                                                                                                                            ; 7       ;
; cyalu:inst21|alu_codex:inst|Mux1~2                                                                                                                                             ; 7       ;
; cyalu:inst21|div:inst2|LessThan0~1                                                                                                                                             ; 7       ;
; cyalu:inst21|div:inst2|LessThan0~0                                                                                                                                             ; 7       ;
; cyalu:inst21|chooser3:inst1|Equal1~0                                                                                                                                           ; 7       ;
; cyalu:inst21|chooser3:inst1|d[7]~0                                                                                                                                             ; 7       ;
; cyalu:inst21|74273b:inst5|14                                                                                                                                                   ; 7       ;
; rrr:inst16|altsyncram:altsyncram_component|altsyncram_5cu3:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[0]         ; 7       ;
; rrr:inst16|altsyncram:altsyncram_component|altsyncram_5cu3:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[2]         ; 7       ;
; rrr:inst16|altsyncram:altsyncram_component|altsyncram_5cu3:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[4]         ; 7       ;
; romCode:codeRom|altsyncram:altsyncram_component|altsyncram_43u3:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[3]    ; 7       ;
; romCode:codeRom|altsyncram:altsyncram_component|altsyncram_43u3:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[4]    ; 7       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena_proc~1                                                                                                  ; 6       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena~0                                                                                               ; 6       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[2][2]                                                                                                    ; 6       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[2][1]                                                                                                    ; 6       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][1]                                                                                                    ; 6       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[2]                                                                          ; 6       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[1]                                                                          ; 6       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[3]                                                                                                      ; 6       ;
; rrr:inst16|altsyncram:altsyncram_component|altsyncram_5cu3:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|clear_signal            ; 6       ;
; romCode:codeRom|altsyncram:altsyncram_component|altsyncram_43u3:auto_generated|sld_mod_ram_rom:mgl_prim2|Equal1~0                                                              ; 6       ;
; 74273b:pcregester|15                                                                                                                                                           ; 6       ;
; hardCode:inst8|74139m:inst|33                                                                                                                                                  ; 6       ;
; cyalu:inst21|jjcc:inst8|Equal0~0                                                                                                                                               ; 6       ;
; cyalu:inst21|74273b:inst5|17                                                                                                                                                   ; 6       ;
; cyalu:inst21|74273b:inst5|18                                                                                                                                                   ; 6       ;
; rrr:inst16|altsyncram:altsyncram_component|altsyncram_5cu3:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[3]         ; 6       ;
; rrr:inst16|altsyncram:altsyncram_component|altsyncram_5cu3:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[1]         ; 6       ;
; romCode:codeRom|altsyncram:altsyncram_component|altsyncram_43u3:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[2]    ; 6       ;
; 74273b:pcregester|18                                                                                                                                                           ; 6       ;
; romCode:codeRom|altsyncram:altsyncram_component|altsyncram_43u3:auto_generated|altsyncram_7iu2:altsyncram1|q_a[5]                                                              ; 6       ;
; romCode:codeRom|altsyncram:altsyncram_component|altsyncram_43u3:auto_generated|altsyncram_7iu2:altsyncram1|q_a[6]                                                              ; 6       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[4]~23                                                                       ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[4]~22                                                                       ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[0]~19                                                                                             ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[0]~10                                                                                             ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[2][0]~9                                                                                           ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[1][0]~2                                                                                           ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[2]~4                                                                                                    ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[3]~1                                                                                                    ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[2][0]~11                                                                                                 ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]~4                                                                                                  ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_proc~0                                                                                                       ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[1]~reg0                                                                                                 ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][2]                                                                                                    ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[3]                                                                          ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[0]                                                                          ; 5       ;
; rrr:inst16|altsyncram:altsyncram_component|altsyncram_5cu3:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[4]~19      ; 5       ;
; romCode:codeRom|altsyncram:altsyncram_component|altsyncram_43u3:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[1]~19 ; 5       ;
; rrr:inst16|altsyncram:altsyncram_component|altsyncram_5cu3:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[4]~18      ; 5       ;
; romCode:codeRom|altsyncram:altsyncram_component|altsyncram_43u3:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[1]~18 ; 5       ;
; rrr:inst16|altsyncram:altsyncram_component|altsyncram_5cu3:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_shift_cntr_reg[0]                                             ; 5       ;
; rrr:inst16|altsyncram:altsyncram_component|altsyncram_5cu3:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_shift_cntr_reg[2]                                             ; 5       ;
; rrr:inst16|altsyncram:altsyncram_component|altsyncram_5cu3:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_shift_cntr_reg[1]                                             ; 5       ;
; cyalu:inst21|alu_codex:inst|Equal2~0                                                                                                                                           ; 5       ;
; 74273b:pcregester|17                                                                                                                                                           ; 5       ;
; 74273b:pcregester|14                                                                                                                                                           ; 5       ;
; hardCode:inst8|74139m:inst|35~0                                                                                                                                                ; 5       ;
; romCode:codeRom|altsyncram:altsyncram_component|altsyncram_43u3:auto_generated|altsyncram_7iu2:altsyncram1|q_a[2]                                                              ; 5       ;
; romCode:codeRom|altsyncram:altsyncram_component|altsyncram_43u3:auto_generated|altsyncram_7iu2:altsyncram1|q_a[3]                                                              ; 5       ;
; romCode:codeRom|altsyncram:altsyncram_component|altsyncram_43u3:auto_generated|altsyncram_7iu2:altsyncram1|q_a[4]                                                              ; 5       ;
; romCode:codeRom|altsyncram:altsyncram_component|altsyncram_43u3:auto_generated|altsyncram_7iu2:altsyncram1|q_a[7]                                                              ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[0]~16                                                                            ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[0]~2                                                                                  ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_update_reg[0]~0                                                                                 ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena                                                                                                 ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_proc~0                                                                                               ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena_proc~0                                                                                                  ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|Equal11~0                                                                                                        ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[15]                                                                              ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[4]                                                                          ; 4       ;
; alu_v2:inst1|out[2]                                                                                                                                                            ; 4       ;
; alu_v2:inst1|out[0]                                                                                                                                                            ; 4       ;
; alu_v2:inst1|out[4]                                                                                                                                                            ; 4       ;
; romCode:codeRom|altsyncram:altsyncram_component|altsyncram_43u3:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_shift_cntr_reg[4]~3                                      ; 4       ;
; romCode:codeRom|altsyncram:altsyncram_component|altsyncram_43u3:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_shift_cntr_reg[1]~2                                      ; 4       ;
; rrr:inst16|altsyncram:altsyncram_component|altsyncram_5cu3:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR[2]~3            ; 4       ;
; rrr:inst16|altsyncram:altsyncram_component|altsyncram_5cu3:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~1                                                                ; 4       ;
; rrr:inst16|altsyncram:altsyncram_component|altsyncram_5cu3:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~0                                                                ; 4       ;
; romCode:codeRom|altsyncram:altsyncram_component|altsyncram_43u3:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_shift_cntr_reg[4]~0                                      ; 4       ;
; romCode:codeRom|altsyncram:altsyncram_component|altsyncram_43u3:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR[3]~7       ; 4       ;
; romCode:codeRom|altsyncram:altsyncram_component|altsyncram_43u3:auto_generated|sld_mod_ram_rom:mgl_prim2|sdr~0                                                                 ; 4       ;
; romCode:codeRom|altsyncram:altsyncram_component|altsyncram_43u3:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|clear_signal       ; 4       ;
; romCode:codeRom|altsyncram:altsyncram_component|altsyncram_43u3:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~1                                                           ; 4       ;
; romCode:codeRom|altsyncram:altsyncram_component|altsyncram_43u3:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~0                                                           ; 4       ;
; 8bitADD:inst2|8bitAdderBus:inst|8bitAdder:inst|51                                                                                                                              ; 4       ;
; 8bitADD:inst3|8bitAdderBus:inst|8bitAdder:inst|inst5~0                                                                                                                         ; 4       ;
; 74273b:pc16|19                                                                                                                                                                 ; 4       ;
; cyalu:inst21|mulH:inst7|74183o:inst26|7~0                                                                                                                                      ; 4       ;
; cyalu:inst21|mulH:inst7|74183o:inst21|8~0                                                                                                                                      ; 4       ;
; 74273b:pcregester|16                                                                                                                                                           ; 4       ;
; 74273b:pcregester|13                                                                                                                                                           ; 4       ;
; hardCode:inst8|busmux:inst3|lpm_mux:$00000|mux_tsc:auto_generated|result_node[8]~1                                                                                             ; 4       ;
; cyalu:inst21|chooser3:inst1|d[0]~17                                                                                                                                            ; 4       ;
; cyalu:inst21|chooser3:inst1|d[1]~14                                                                                                                                            ; 4       ;
; cyalu:inst21|chooser3:inst1|d[2]~12                                                                                                                                            ; 4       ;
; cyalu:inst21|chooser3:inst1|d[6]~4                                                                                                                                             ; 4       ;
; rrr:inst16|altsyncram:altsyncram_component|altsyncram_5cu3:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[3]                                                        ; 4       ;
; rrr:inst16|altsyncram:altsyncram_component|altsyncram_5cu3:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[2]                                                        ; 4       ;
; rrr:inst16|altsyncram:altsyncram_component|altsyncram_5cu3:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[1]                                                        ; 4       ;
; romCode:codeRom|altsyncram:altsyncram_component|altsyncram_43u3:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[3]                                                   ; 4       ;
; romCode:codeRom|altsyncram:altsyncram_component|altsyncram_43u3:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[2]                                                   ; 4       ;
; romCode:codeRom|altsyncram:altsyncram_component|altsyncram_43u3:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[1]                                                   ; 4       ;
; romCode:codeRom|altsyncram:altsyncram_component|altsyncram_43u3:auto_generated|altsyncram_7iu2:altsyncram1|q_a[0]                                                              ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[1]~8                                                                                             ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|tms_cnt[0]                                                                             ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[0]                                                                                                  ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_dr_scan_proc~0                                                                                        ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[1]                                                                                                   ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[2][0]~10                                                                                                 ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]~3                                                                                                  ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[2]~0                                                                                                    ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[7]                                                                               ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[2][4]                                                                                                    ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][4]                                                                                                    ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[1]                                                                               ; 3       ;
; alu_v2:inst1|out[3]                                                                                                                                                            ; 3       ;
; alu_v2:inst1|out[1]                                                                                                                                                            ; 3       ;
; alu_v2:inst1|out[5]                                                                                                                                                            ; 3       ;
; alu_v2:inst1|out[6]                                                                                                                                                            ; 3       ;
; rrr:inst16|altsyncram:altsyncram_component|altsyncram_5cu3:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~6                                                                ; 3       ;
; rrr:inst16|altsyncram:altsyncram_component|altsyncram_5cu3:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~4                                                                ; 3       ;
; romCode:codeRom|altsyncram:altsyncram_component|altsyncram_43u3:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_shift_cntr_reg[4]                                        ; 3       ;
; romCode:codeRom|altsyncram:altsyncram_component|altsyncram_43u3:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_shift_cntr_reg[0]                                        ; 3       ;
; romCode:codeRom|altsyncram:altsyncram_component|altsyncram_43u3:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_shift_cntr_reg[2]                                        ; 3       ;
; romCode:codeRom|altsyncram:altsyncram_component|altsyncram_43u3:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_shift_cntr_reg[3]                                        ; 3       ;
; 8bitADD:inst2|8bitAdderBus:inst|8bitAdder:inst|inst51~0                                                                                                                        ; 3       ;
; 74273b:pc18|17                                                                                                                                                                 ; 3       ;
; 8bitADD:inst2|8bitAdderBus:inst|8bitAdder:inst|75~0                                                                                                                            ; 3       ;
; 74273b:pc18|19                                                                                                                                                                 ; 3       ;
; 74273b:pc18|15                                                                                                                                                                 ; 3       ;
; 74273b:pc16|13                                                                                                                                                                 ; 3       ;
; 74273b:pc16|14                                                                                                                                                                 ; 3       ;
; 74273b:pc16|15                                                                                                                                                                 ; 3       ;
; 74273b:pc16|16                                                                                                                                                                 ; 3       ;
; 74273b:pc16|17                                                                                                                                                                 ; 3       ;
; 74273b:pc16|18                                                                                                                                                                 ; 3       ;
; swapit:inst5|d[1]~6                                                                                                                                                            ; 3       ;
; regheap:inst10|R~186                                                                                                                                                           ; 3       ;
; regheap:inst10|R~184                                                                                                                                                           ; 3       ;
; regheap:inst10|R~183                                                                                                                                                           ; 3       ;
; regheap:inst10|R~182                                                                                                                                                           ; 3       ;
; regheap:inst10|R~180                                                                                                                                                           ; 3       ;
; regheap:inst10|R~178                                                                                                                                                           ; 3       ;
; regheap:inst10|R~177                                                                                                                                                           ; 3       ;
; regheap:inst10|R~176                                                                                                                                                           ; 3       ;
; regheap:inst10|R~170                                                                                                                                                           ; 3       ;
; regheap:inst10|R~168                                                                                                                                                           ; 3       ;
; regheap:inst10|R~167                                                                                                                                                           ; 3       ;
; regheap:inst10|R~166                                                                                                                                                           ; 3       ;
; regheap:inst10|R~164                                                                                                                                                           ; 3       ;
; regheap:inst10|R~162                                                                                                                                                           ; 3       ;
; regheap:inst10|R~161                                                                                                                                                           ; 3       ;
; regheap:inst10|R~160                                                                                                                                                           ; 3       ;
; regheap:inst10|R~154                                                                                                                                                           ; 3       ;
; regheap:inst10|R~152                                                                                                                                                           ; 3       ;
; regheap:inst10|R~151                                                                                                                                                           ; 3       ;
; regheap:inst10|R~150                                                                                                                                                           ; 3       ;
; regheap:inst10|R~148                                                                                                                                                           ; 3       ;
; regheap:inst10|R~146                                                                                                                                                           ; 3       ;
; regheap:inst10|R~145                                                                                                                                                           ; 3       ;
; regheap:inst10|R~144                                                                                                                                                           ; 3       ;
; regheap:inst10|R~138                                                                                                                                                           ; 3       ;
; regheap:inst10|R~136                                                                                                                                                           ; 3       ;
; regheap:inst10|R~135                                                                                                                                                           ; 3       ;
; regheap:inst10|R~134                                                                                                                                                           ; 3       ;
; regheap:inst10|R~132                                                                                                                                                           ; 3       ;
; regheap:inst10|R~130                                                                                                                                                           ; 3       ;
; regheap:inst10|R~129                                                                                                                                                           ; 3       ;
; regheap:inst10|R~128                                                                                                                                                           ; 3       ;
; regheap:inst10|R~122                                                                                                                                                           ; 3       ;
; regheap:inst10|R~120                                                                                                                                                           ; 3       ;
; regheap:inst10|R~119                                                                                                                                                           ; 3       ;
; regheap:inst10|R~118                                                                                                                                                           ; 3       ;
; regheap:inst10|R~116                                                                                                                                                           ; 3       ;
; regheap:inst10|R~114                                                                                                                                                           ; 3       ;
; regheap:inst10|R~113                                                                                                                                                           ; 3       ;
; regheap:inst10|R~112                                                                                                                                                           ; 3       ;
; regheap:inst10|R~106                                                                                                                                                           ; 3       ;
; regheap:inst10|R~104                                                                                                                                                           ; 3       ;
; regheap:inst10|R~103                                                                                                                                                           ; 3       ;
; regheap:inst10|R~102                                                                                                                                                           ; 3       ;
; regheap:inst10|R~100                                                                                                                                                           ; 3       ;
; regheap:inst10|R~98                                                                                                                                                            ; 3       ;
; regheap:inst10|R~97                                                                                                                                                            ; 3       ;
; regheap:inst10|R~96                                                                                                                                                            ; 3       ;
; regheap:inst10|R~90                                                                                                                                                            ; 3       ;
; regheap:inst10|R~88                                                                                                                                                            ; 3       ;
; regheap:inst10|R~87                                                                                                                                                            ; 3       ;
; regheap:inst10|R~86                                                                                                                                                            ; 3       ;
; regheap:inst10|R~84                                                                                                                                                            ; 3       ;
; regheap:inst10|R~82                                                                                                                                                            ; 3       ;
; regheap:inst10|R~81                                                                                                                                                            ; 3       ;
; regheap:inst10|R~80                                                                                                                                                            ; 3       ;
; regheap:inst10|R~74                                                                                                                                                            ; 3       ;
; regheap:inst10|R~72                                                                                                                                                            ; 3       ;
; regheap:inst10|R~71                                                                                                                                                            ; 3       ;
; regheap:inst10|R~70                                                                                                                                                            ; 3       ;
; regheap:inst10|R~68                                                                                                                                                            ; 3       ;
; regheap:inst10|R~66                                                                                                                                                            ; 3       ;
; regheap:inst10|R~65                                                                                                                                                            ; 3       ;
; regheap:inst10|R~64                                                                                                                                                            ; 3       ;
; cyalu:inst21|alu_codex:inst|Equal1~0                                                                                                                                           ; 3       ;
; cyalu:inst21|alu_codex:inst|Equal0~2                                                                                                                                           ; 3       ;
; cyalu:inst21|mulH:inst7|74183o:inst20|7~0                                                                                                                                      ; 3       ;
; cyalu:inst21|mulH:inst7|74183o:inst16|8~0                                                                                                                                      ; 3       ;
; cyalu:inst21|mulH:inst7|74183o:inst21|7~0                                                                                                                                      ; 3       ;
; cyalu:inst21|mulH:inst7|74183o:inst4|7~0                                                                                                                                       ; 3       ;
; cyalu:inst21|mulH:inst7|74183o:inst9|7~0                                                                                                                                       ; 3       ;
; cyalu:inst21|mulH:inst7|74183o:inst6|7~0                                                                                                                                       ; 3       ;
; cyalu:inst21|mulH:inst7|74183o:inst1|7~0                                                                                                                                       ; 3       ;
; cyalu:inst21|mulH:inst7|74183o:inst5|8~0                                                                                                                                       ; 3       ;
; cyalu:inst21|div:inst2|Add6~20                                                                                                                                                 ; 3       ;
; cyalu:inst21|div:inst2|Add6~19                                                                                                                                                 ; 3       ;
; cyalu:inst21|div:inst2|Add6~18                                                                                                                                                 ; 3       ;
; cyalu:inst21|div:inst2|Add6~17                                                                                                                                                 ; 3       ;
; cyalu:inst21|div:inst2|Add6~16                                                                                                                                                 ; 3       ;
; cyalu:inst21|div:inst2|Add6~15                                                                                                                                                 ; 3       ;
; cyalu:inst21|div:inst2|Add6~14                                                                                                                                                 ; 3       ;
; cyalu:inst21|div:inst2|Add5~17                                                                                                                                                 ; 3       ;
; cyalu:inst21|div:inst2|Add5~16                                                                                                                                                 ; 3       ;
; cyalu:inst21|div:inst2|Add5~15                                                                                                                                                 ; 3       ;
; cyalu:inst21|div:inst2|Add5~14                                                                                                                                                 ; 3       ;
; cyalu:inst21|div:inst2|Add5~13                                                                                                                                                 ; 3       ;
; cyalu:inst21|div:inst2|Add5~12                                                                                                                                                 ; 3       ;
; cyalu:inst21|div:inst2|Add4~20                                                                                                                                                 ; 3       ;
; cyalu:inst21|div:inst2|Add4~14                                                                                                                                                 ; 3       ;
; cyalu:inst21|div:inst2|Add4~13                                                                                                                                                 ; 3       ;
; cyalu:inst21|div:inst2|Add4~12                                                                                                                                                 ; 3       ;
; cyalu:inst21|div:inst2|Add4~11                                                                                                                                                 ; 3       ;
; cyalu:inst21|div:inst2|Add4~10                                                                                                                                                 ; 3       ;
; cyalu:inst21|div:inst2|Add3~20                                                                                                                                                 ; 3       ;
; cyalu:inst21|div:inst2|Add3~19                                                                                                                                                 ; 3       ;
; cyalu:inst21|div:inst2|Add3~11                                                                                                                                                 ; 3       ;
; cyalu:inst21|div:inst2|Add3~10                                                                                                                                                 ; 3       ;
; cyalu:inst21|div:inst2|Add3~9                                                                                                                                                  ; 3       ;
; cyalu:inst21|div:inst2|Add3~8                                                                                                                                                  ; 3       ;
; cyalu:inst21|div:inst2|Add2~20                                                                                                                                                 ; 3       ;
; cyalu:inst21|div:inst2|Add2~19                                                                                                                                                 ; 3       ;
; cyalu:inst21|div:inst2|Add2~18                                                                                                                                                 ; 3       ;
; cyalu:inst21|div:inst2|Add2~8                                                                                                                                                  ; 3       ;
; cyalu:inst21|div:inst2|Add2~7                                                                                                                                                  ; 3       ;
; cyalu:inst21|div:inst2|Add2~6                                                                                                                                                  ; 3       ;
; cyalu:inst21|div:inst2|Add1~20                                                                                                                                                 ; 3       ;
; cyalu:inst21|div:inst2|Add1~19                                                                                                                                                 ; 3       ;
; cyalu:inst21|div:inst2|Add1~18                                                                                                                                                 ; 3       ;
; cyalu:inst21|div:inst2|Add1~17                                                                                                                                                 ; 3       ;
; cyalu:inst21|div:inst2|Add1~5                                                                                                                                                  ; 3       ;
; cyalu:inst21|div:inst2|Add1~4                                                                                                                                                  ; 3       ;
; cyalu:inst21|div:inst2|Add0~20                                                                                                                                                 ; 3       ;
; cyalu:inst21|div:inst2|Add0~19                                                                                                                                                 ; 3       ;
; cyalu:inst21|div:inst2|Add0~18                                                                                                                                                 ; 3       ;
; cyalu:inst21|div:inst2|Add0~17                                                                                                                                                 ; 3       ;
; cyalu:inst21|div:inst2|Add0~16                                                                                                                                                 ; 3       ;
; cyalu:inst21|div:inst2|Add0~2                                                                                                                                                  ; 3       ;
; DDreg:DDreg3|ans[23]                                                                                                                                                           ; 3       ;
; DDreg:DDreg3|ans[12]                                                                                                                                                           ; 3       ;
; DDreg:DDreg3|ans[22]                                                                                                                                                           ; 3       ;
; DDreg:DDreg3|ans[21]                                                                                                                                                           ; 3       ;
; DDreg:DDreg2|ans[23]                                                                                                                                                           ; 3       ;
; DDreg:DDreg2|ans[12]                                                                                                                                                           ; 3       ;
; DDreg:DDreg2|ans[22]                                                                                                                                                           ; 3       ;
; DDreg:DDreg2|ans[21]                                                                                                                                                           ; 3       ;
; 74273b:pcregester|12                                                                                                                                                           ; 3       ;
; chooser2:regchooser2|Mux23~1                                                                                                                                                   ; 3       ;
; chooser2:regchooser2|Mux22~1                                                                                                                                                   ; 3       ;
; chooser2:regchooser2|Mux21~1                                                                                                                                                   ; 3       ;
; chooser2:regchooser2|Mux20~1                                                                                                                                                   ; 3       ;
; chooser2:regchooser2|Mux19~1                                                                                                                                                   ; 3       ;
; chooser2:regchooser2|Mux18~1                                                                                                                                                   ; 3       ;
; chooser2:regchooser2|Mux17~1                                                                                                                                                   ; 3       ;
; chooser2:regchooser2|Mux16~1                                                                                                                                                   ; 3       ;
; diffChoose:inst33|b[4]~9                                                                                                                                                       ; 3       ;
; diffChoose:inst33|b[4]~8                                                                                                                                                       ; 3       ;
; diffChoose:inst33|b[6]~4                                                                                                                                                       ; 3       ;
; hardCode:inst8|74139m:inst|35~1                                                                                                                                                ; 3       ;
; cyalu:inst21|chooser3:inst1|d[3]~10                                                                                                                                            ; 3       ;
; cyalu:inst21|chooser3:inst1|d[4]~8                                                                                                                                             ; 3       ;
; cyalu:inst21|chooser3:inst1|d[5]~6                                                                                                                                             ; 3       ;
; cyalu:inst21|chooser3:inst1|d[7]~2                                                                                                                                             ; 3       ;
; rrr:inst16|altsyncram:altsyncram_component|altsyncram_5cu3:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[7]                                                        ; 3       ;
; rrr:inst16|altsyncram:altsyncram_component|altsyncram_5cu3:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[6]                                                        ; 3       ;
; rrr:inst16|altsyncram:altsyncram_component|altsyncram_5cu3:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[5]                                                        ; 3       ;
; rrr:inst16|altsyncram:altsyncram_component|altsyncram_5cu3:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[4]                                                        ; 3       ;
; rrr:inst16|altsyncram:altsyncram_component|altsyncram_5cu3:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[0]                                                        ; 3       ;
; romCode:codeRom|altsyncram:altsyncram_component|altsyncram_43u3:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[7]                                                   ; 3       ;
; romCode:codeRom|altsyncram:altsyncram_component|altsyncram_43u3:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[6]                                                   ; 3       ;
; romCode:codeRom|altsyncram:altsyncram_component|altsyncram_43u3:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[5]                                                   ; 3       ;
; romCode:codeRom|altsyncram:altsyncram_component|altsyncram_43u3:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[4]                                                   ; 3       ;
; romCode:codeRom|altsyncram:altsyncram_component|altsyncram_43u3:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[0]                                                   ; 3       ;
; romCode:codeRom|altsyncram:altsyncram_component|altsyncram_43u3:auto_generated|altsyncram_7iu2:altsyncram1|q_a[8]                                                              ; 3       ;
; romCode:codeRom|altsyncram:altsyncram_component|altsyncram_43u3:auto_generated|altsyncram_7iu2:altsyncram1|q_a[9]                                                              ; 3       ;
; romCode:codeRom|altsyncram:altsyncram_component|altsyncram_43u3:auto_generated|altsyncram_7iu2:altsyncram1|q_a[10]                                                             ; 3       ;
; ~QIC_CREATED_GND~I                                                                                                                                                             ; 2       ;
; clock~input                                                                                                                                                                    ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[3]                                                                                    ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[2]                                                                                    ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[1]                                                                                    ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|reset_ena_reg_proc~0                                                                                             ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[0]~0                                                                                  ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[2]~2                                                                                                ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[1]~5                                                                                             ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[0]                                                                                                   ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|Equal0~1                                                                                                         ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[2]                                                                                                   ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[4]                                                                                                   ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[5]                                                                                                   ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[3]                                                                                                   ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|Equal0~0                                                                                                         ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[6]                                                                                                   ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[7]                                                                                                   ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[8]                                                                                                   ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[9]                                                                                                   ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[2]                                                                                                  ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena~3                                                                                                       ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]~2                                                                                                  ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]~1                                                                                                  ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|tdo_bypass_reg                                                                                                   ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[14]                                                                              ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[12]                                                                              ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[10]                                                                              ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[9]                                                                               ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[2]                                                                               ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|tms_cnt[1]                                                                             ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|tms_cnt[2]                                                                             ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[13]                                                                              ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[6]                                                                               ; 2       ;
; alu_v2:inst1|out[7]                                                                                                                                                            ; 2       ;
; hardCode:inst8|lpm_or:inst5|or_node[4][3]~34                                                                                                                                   ; 2       ;
; hardCode:inst8|lpm_or:inst5|or_node[5][3]~32                                                                                                                                   ; 2       ;
; hardCode:inst8|lpm_or:inst5|or_node[10][1]~31                                                                                                                                  ; 2       ;
; hardCode:inst8|lpm_or:inst5|or_node[3][3]~30                                                                                                                                   ; 2       ;
; hardCode:inst8|lpm_or:inst5|or_node[11][3]~29                                                                                                                                  ; 2       ;
; rrr:inst16|altsyncram:altsyncram_component|altsyncram_5cu3:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR~8               ; 2       ;
; rrr:inst16|altsyncram:altsyncram_component|altsyncram_5cu3:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR~4               ; 2       ;
; inst                                                                                                                                                                           ; 2       ;
; rrr:inst16|altsyncram:altsyncram_component|altsyncram_5cu3:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_incr_addr~0                                                        ; 2       ;
; 8bitADD:inst3|8bitAdderBus:inst|8bitAdder:inst|81                                                                                                                              ; 2       ;
; 8bitADD:inst3|8bitAdderBus:inst|8bitAdder:inst|82                                                                                                                              ; 2       ;
; 8bitADD:inst3|8bitAdderBus:inst|8bitAdder:inst|77                                                                                                                              ; 2       ;
; 8bitADD:inst3|8bitAdderBus:inst|8bitAdder:inst|inst6                                                                                                                           ; 2       ;
; 8bitADD:inst3|8bitAdderBus:inst|8bitAdder:inst|inst22                                                                                                                          ; 2       ;
; 8bitADD:inst3|8bitAdderBus:inst|8bitAdder:inst|inst35                                                                                                                          ; 2       ;
; 8bitADD:inst2|8bitAdderBus:inst|8bitAdder:inst|inst51~2                                                                                                                        ; 2       ;
; 8bitADD:inst2|8bitAdderBus:inst|8bitAdder:inst|24                                                                                                                              ; 2       ;
; 74273b:pc18|16                                                                                                                                                                 ; 2       ;
; 74273b:pc18|18                                                                                                                                                                 ; 2       ;
; 74273b:pc18|14                                                                                                                                                                 ; 2       ;
; 74273b:pc18|13                                                                                                                                                                 ; 2       ;
; 8bitADD:inst3|8bitAdderBus:inst|8bitAdder:inst|inst53                                                                                                                          ; 2       ;
; 74273b:pc16|12                                                                                                                                                                 ; 2       ;
; 8bitADD:inst38|8bitAdderBus:inst|8bitAdder:inst|inst51~4                                                                                                                       ; 2       ;
; 8bitADD:inst38|8bitAdderBus:inst|8bitAdder:inst|inst51~3                                                                                                                       ; 2       ;
; 8bitADD:inst38|8bitAdderBus:inst|8bitAdder:inst|inst51~2                                                                                                                       ; 2       ;
; 8bitADD:inst38|8bitAdderBus:inst|8bitAdder:inst|inst51~1                                                                                                                       ; 2       ;
; 8bitADD:inst38|8bitAdderBus:inst|8bitAdder:inst|inst51~0                                                                                                                       ; 2       ;
; swapit:inst5|d[0]~7                                                                                                                                                            ; 2       ;
; rrr:inst16|altsyncram:altsyncram_component|altsyncram_5cu3:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[1]                                                        ; 2       ;
; rrr:inst16|altsyncram:altsyncram_component|altsyncram_5cu3:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[2]                                                        ; 2       ;
; rrr:inst16|altsyncram:altsyncram_component|altsyncram_5cu3:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[3]                                                        ; 2       ;
; rrr:inst16|altsyncram:altsyncram_component|altsyncram_5cu3:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[4]                                                        ; 2       ;
; rrr:inst16|altsyncram:altsyncram_component|altsyncram_5cu3:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[5]                                                        ; 2       ;
; rrr:inst16|altsyncram:altsyncram_component|altsyncram_5cu3:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[6]                                                        ; 2       ;
; rrr:inst16|altsyncram:altsyncram_component|altsyncram_5cu3:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[7]                                                        ; 2       ;
; 74273b:inst24|19                                                                                                                                                               ; 2       ;
; 74273b:inst24|18                                                                                                                                                               ; 2       ;
; 74273b:inst24|17                                                                                                                                                               ; 2       ;
; 74273b:inst24|16                                                                                                                                                               ; 2       ;
; 74273b:inst24|15                                                                                                                                                               ; 2       ;
; 74273b:inst24|14                                                                                                                                                               ; 2       ;
; 74273b:inst24|13                                                                                                                                                               ; 2       ;
; 74273b:inst24|12                                                                                                                                                               ; 2       ;
; romCode:codeRom|altsyncram:altsyncram_component|altsyncram_43u3:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[1]                                                   ; 2       ;
; romCode:codeRom|altsyncram:altsyncram_component|altsyncram_43u3:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[2]                                                   ; 2       ;
; romCode:codeRom|altsyncram:altsyncram_component|altsyncram_43u3:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[3]                                                   ; 2       ;
; romCode:codeRom|altsyncram:altsyncram_component|altsyncram_43u3:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[4]                                                   ; 2       ;
; romCode:codeRom|altsyncram:altsyncram_component|altsyncram_43u3:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[5]                                                   ; 2       ;
; romCode:codeRom|altsyncram:altsyncram_component|altsyncram_43u3:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[6]                                                   ; 2       ;
; romCode:codeRom|altsyncram:altsyncram_component|altsyncram_43u3:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[7]                                                   ; 2       ;
; romCode:codeRom|altsyncram:altsyncram_component|altsyncram_43u3:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[8]                                                   ; 2       ;
; romCode:codeRom|altsyncram:altsyncram_component|altsyncram_43u3:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[9]                                                   ; 2       ;
; romCode:codeRom|altsyncram:altsyncram_component|altsyncram_43u3:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[10]                                                  ; 2       ;
; romCode:codeRom|altsyncram:altsyncram_component|altsyncram_43u3:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[11]                                                  ; 2       ;
; romCode:codeRom|altsyncram:altsyncram_component|altsyncram_43u3:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[12]                                                  ; 2       ;
; romCode:codeRom|altsyncram:altsyncram_component|altsyncram_43u3:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[13]                                                  ; 2       ;
; romCode:codeRom|altsyncram:altsyncram_component|altsyncram_43u3:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[14]                                                  ; 2       ;
; romCode:codeRom|altsyncram:altsyncram_component|altsyncram_43u3:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[15]                                                  ; 2       ;
; cyalu:inst21|alu_codex:inst|c~16                                                                                                                                               ; 2       ;
; cyalu:inst21|alu_codex:inst|c~7                                                                                                                                                ; 2       ;
; cyalu:inst21|mulH:inst7|74183o:inst74|8~0                                                                                                                                      ; 2       ;
; cyalu:inst21|mulH:inst7|74183o:inst72|8~0                                                                                                                                      ; 2       ;
; cyalu:inst21|mulH:inst7|74183o:inst71|7~0                                                                                                                                      ; 2       ;
; cyalu:inst21|mulH:inst7|74183o:inst62|7~0                                                                                                                                      ; 2       ;
; cyalu:inst21|mulH:inst7|74183o:inst60|8~0                                                                                                                                      ; 2       ;
; cyalu:inst21|mulH:inst7|74183o:inst37|8~0                                                                                                                                      ; 2       ;
; cyalu:inst21|mulH:inst7|74183o:inst36|7~0                                                                                                                                      ; 2       ;
; cyalu:inst21|mulH:inst7|74183o:inst28|8~0                                                                                                                                      ; 2       ;
; cyalu:inst21|mulH:inst7|74183o:inst22|8~0                                                                                                                                      ; 2       ;
; cyalu:inst21|mulH:inst7|74183o:inst19|8~1                                                                                                                                      ; 2       ;
; cyalu:inst21|mulH:inst7|74183o:inst19|8~0                                                                                                                                      ; 2       ;
; cyalu:inst21|mulH:inst7|74183o:inst16|7~0                                                                                                                                      ; 2       ;
; cyalu:inst21|mulH:inst7|74183o:inst15|7~0                                                                                                                                      ; 2       ;
; cyalu:inst21|mulH:inst7|74183o:inst7|8~0                                                                                                                                       ; 2       ;
; cyalu:inst21|mulH:inst7|74183o:inst9|8~0                                                                                                                                       ; 2       ;
; cyalu:inst21|mulH:inst7|74183o:inst5|8~1                                                                                                                                       ; 2       ;
; cyalu:inst21|mulH:inst7|74183o:inst6|8~0                                                                                                                                       ; 2       ;
; cyalu:inst21|mulH:inst7|74183o:inst3|7~0                                                                                                                                       ; 2       ;
; cyalu:inst21|mulH:inst7|74183o:inst1|8~0                                                                                                                                       ; 2       ;
; cyalu:inst21|mulH:inst7|busmux:inst42|lpm_mux:$00000|mux_erc:auto_generated|result_node[1]~4                                                                                   ; 2       ;
; cyalu:inst21|mulH:inst7|busmux:inst40|lpm_mux:$00000|mux_erc:auto_generated|result_node[2]~2                                                                                   ; 2       ;
; cyalu:inst21|mulH:inst7|74183o:inst7|7~0                                                                                                                                       ; 2       ;
; cyalu:inst21|mulH:inst7|busmux:inst42|lpm_mux:$00000|mux_erc:auto_generated|result_node[3]~3                                                                                   ; 2       ;
; cyalu:inst21|mulH:inst7|74183o:inst3|8~0                                                                                                                                       ; 2       ;
; cyalu:inst21|mulH:inst7|busmux:inst42|lpm_mux:$00000|mux_erc:auto_generated|result_node[2]~2                                                                                   ; 2       ;
; cyalu:inst21|mulH:inst7|busmux:inst44|lpm_mux:$00000|mux_erc:auto_generated|result_node[1]~0                                                                                   ; 2       ;
; cyalu:inst21|mulH:inst7|74183o:inst15|8~0                                                                                                                                      ; 2       ;
; cyalu:inst21|mulH:inst7|74183o:inst12|7~0                                                                                                                                      ; 2       ;
; cyalu:inst21|mulH:inst7|74183o:inst11|7~0                                                                                                                                      ; 2       ;
; cyalu:inst21|mulH:inst7|74183o:inst4|8~0                                                                                                                                       ; 2       ;
; cyalu:inst21|mulH:inst7|busmux:inst48|lpm_mux:$00000|mux_erc:auto_generated|result_node[0]~5                                                                                   ; 2       ;
; cyalu:inst21|mulH:inst7|busmux:inst46|lpm_mux:$00000|mux_erc:auto_generated|result_node[1]~5                                                                                   ; 2       ;
; cyalu:inst21|mulH:inst7|74183o:inst12|8~0                                                                                                                                      ; 2       ;
; cyalu:inst21|mulH:inst7|busmux:inst40|lpm_mux:$00000|mux_erc:auto_generated|result_node[5]~1                                                                                   ; 2       ;
; cyalu:inst21|mulH:inst7|busmux:inst42|lpm_mux:$00000|mux_erc:auto_generated|result_node[4]~1                                                                                   ; 2       ;
; cyalu:inst21|mulH:inst7|74183o:inst11|8~0                                                                                                                                      ; 2       ;
; cyalu:inst21|mulH:inst7|busmux:inst48|lpm_mux:$00000|mux_erc:auto_generated|result_node[1]~4                                                                                   ; 2       ;
; cyalu:inst21|mulH:inst7|busmux:inst46|lpm_mux:$00000|mux_erc:auto_generated|result_node[2]~4                                                                                   ; 2       ;
; cyalu:inst21|mulH:inst7|74183o:inst58|7~0                                                                                                                                      ; 2       ;
; cyalu:inst21|mulH:inst7|74183o:inst36|8~0                                                                                                                                      ; 2       ;
; cyalu:inst21|mulH:inst7|74183o:inst35|7~0                                                                                                                                      ; 2       ;
; cyalu:inst21|mulH:inst7|74183o:inst34|7~0                                                                                                                                      ; 2       ;
; cyalu:inst21|mulH:inst7|74183o:inst26|8~0                                                                                                                                      ; 2       ;
; cyalu:inst21|mulH:inst7|74183o:inst24|7~0                                                                                                                                      ; 2       ;
; cyalu:inst21|mulH:inst7|74183o:inst25|7~0                                                                                                                                      ; 2       ;
; cyalu:inst21|mulH:inst7|74183o:inst20|8~0                                                                                                                                      ; 2       ;
; cyalu:inst21|mulH:inst7|74183o:inst17|7~0                                                                                                                                      ; 2       ;
; cyalu:inst21|mulH:inst7|74183o:inst18|7~0                                                                                                                                      ; 2       ;
; cyalu:inst21|mulH:inst7|74183o:inst59|7~0                                                                                                                                      ; 2       ;
; cyalu:inst21|mulH:inst7|74183o:inst31|7~0                                                                                                                                      ; 2       ;
; cyalu:inst21|mulH:inst7|busmux:inst48|lpm_mux:$00000|mux_erc:auto_generated|result_node[4]~3                                                                                   ; 2       ;
; cyalu:inst21|mulH:inst7|busmux:inst46|lpm_mux:$00000|mux_erc:auto_generated|result_node[5]~3                                                                                   ; 2       ;
; cyalu:inst21|mulH:inst7|74183o:inst56|7~0                                                                                                                                      ; 2       ;
; cyalu:inst21|mulH:inst7|74183o:inst35|8~0                                                                                                                                      ; 2       ;
; cyalu:inst21|mulH:inst7|74183o:inst33|7~0                                                                                                                                      ; 2       ;
; cyalu:inst21|mulH:inst7|74183o:inst23|8~0                                                                                                                                      ; 2       ;
; cyalu:inst21|mulH:inst7|74183o:inst14|8~0                                                                                                                                      ; 2       ;
; cyalu:inst21|mulH:inst7|74183o:inst24|8~0                                                                                                                                      ; 2       ;
; cyalu:inst21|mulH:inst7|74183o:inst17|8~0                                                                                                                                      ; 2       ;
; cyalu:inst21|mulH:inst7|busmux:inst40|lpm_mux:$00000|mux_erc:auto_generated|result_node[6]~0                                                                                   ; 2       ;
; cyalu:inst21|mulH:inst7|busmux:inst42|lpm_mux:$00000|mux_erc:auto_generated|result_node[5]~0                                                                                   ; 2       ;
; cyalu:inst21|mulH:inst7|74183o:inst18|8~0                                                                                                                                      ; 2       ;
; cyalu:inst21|mulH:inst7|busmux:inst48|lpm_mux:$00000|mux_erc:auto_generated|result_node[2]~2                                                                                   ; 2       ;
; cyalu:inst21|mulH:inst7|busmux:inst50|lpm_mux:$00000|mux_erc:auto_generated|result_node[1]~5                                                                                   ; 2       ;
; cyalu:inst21|mulH:inst7|74183o:inst25|8~0                                                                                                                                      ; 2       ;
; cyalu:inst21|mulH:inst7|74183o:inst23|7~0                                                                                                                                      ; 2       ;
; cyalu:inst21|mulH:inst7|busmux:inst52|lpm_mux:$00000|mux_erc:auto_generated|result_node[1]~4                                                                                   ; 2       ;
; cyalu:inst21|mulH:inst7|busmux:inst50|lpm_mux:$00000|mux_erc:auto_generated|result_node[2]~4                                                                                   ; 2       ;
; cyalu:inst21|mulH:inst7|74183o:inst14|7~0                                                                                                                                      ; 2       ;
; cyalu:inst21|mulH:inst7|busmux:inst46|lpm_mux:$00000|mux_erc:auto_generated|result_node[4]~2                                                                                   ; 2       ;
; cyalu:inst21|mulH:inst7|busmux:inst48|lpm_mux:$00000|mux_erc:auto_generated|result_node[3]~1                                                                                   ; 2       ;
; cyalu:inst21|mulH:inst7|74183o:inst68|8~0                                                                                                                                      ; 2       ;
; cyalu:inst21|mulH:inst7|74183o:inst63|8~0                                                                                                                                      ; 2       ;
; cyalu:inst21|mulH:inst7|74183o:inst56|8~0                                                                                                                                      ; 2       ;
; cyalu:inst21|mulH:inst7|74183o:inst38|7~0                                                                                                                                      ; 2       ;
; cyalu:inst21|mulH:inst7|74183o:inst39|7~0                                                                                                                                      ; 2       ;
; cyalu:inst21|mulH:inst7|74183o:inst31|8~0                                                                                                                                      ; 2       ;
; cyalu:inst21|mulH:inst7|74183o:inst39|8~0                                                                                                                                      ; 2       ;
; cyalu:inst21|mulH:inst7|busmux:inst48|lpm_mux:$00000|mux_erc:auto_generated|result_node[5]~0                                                                                   ; 2       ;
; cyalu:inst21|mulH:inst7|busmux:inst46|lpm_mux:$00000|mux_erc:auto_generated|result_node[6]~1                                                                                   ; 2       ;
; cyalu:inst21|mulH:inst7|74183o:inst38|8~0                                                                                                                                      ; 2       ;
; cyalu:inst21|mulH:inst7|busmux:inst50|lpm_mux:$00000|mux_erc:auto_generated|result_node[4]~3                                                                                   ; 2       ;
; cyalu:inst21|mulH:inst7|busmux:inst52|lpm_mux:$00000|mux_erc:auto_generated|result_node[3]~3                                                                                   ; 2       ;
; cyalu:inst21|mulH:inst7|74183o:inst67|7~0                                                                                                                                      ; 2       ;
; cyalu:inst21|mulH:inst7|74183o:inst62|8~0                                                                                                                                      ; 2       ;
; cyalu:inst21|mulH:inst7|74183o:inst61|7~0                                                                                                                                      ; 2       ;
; cyalu:inst21|mulH:inst7|busmux:inst46|lpm_mux:$00000|mux_erc:auto_generated|result_node[7]~0                                                                                   ; 2       ;
; cyalu:inst21|mulH:inst7|74183o:inst73|7~0                                                                                                                                      ; 2       ;
; cyalu:inst21|mulH:inst7|74183o:inst71|8~0                                                                                                                                      ; 2       ;
; cyalu:inst21|mulH:inst7|74183o:inst70|7~0                                                                                                                                      ; 2       ;
; cyalu:inst21|mulH:inst7|74183o:inst67|8~0                                                                                                                                      ; 2       ;
; cyalu:inst21|mulH:inst7|74183o:inst66|7~0                                                                                                                                      ; 2       ;
; cyalu:inst21|mulH:inst7|74183o:inst61|8~0                                                                                                                                      ; 2       ;
; cyalu:inst21|mulH:inst7|busmux:inst50|lpm_mux:$00000|mux_erc:auto_generated|result_node[5]~2                                                                                   ; 2       ;
; cyalu:inst21|mulH:inst7|busmux:inst52|lpm_mux:$00000|mux_erc:auto_generated|result_node[4]~2                                                                                   ; 2       ;
; cyalu:inst21|mulH:inst7|74183o:inst66|8~0                                                                                                                                      ; 2       ;
; cyalu:inst21|mulH:inst7|busmux:inst50|lpm_mux:$00000|mux_erc:auto_generated|result_node[6]~1                                                                                   ; 2       ;
; cyalu:inst21|mulH:inst7|busmux:inst52|lpm_mux:$00000|mux_erc:auto_generated|result_node[5]~1                                                                                   ; 2       ;
; cyalu:inst21|mulH:inst7|74183o:inst73|8~0                                                                                                                                      ; 2       ;
; cyalu:inst21|mulH:inst7|busmux:inst54|lpm_mux:$00000|mux_erc:auto_generated|result_node[6]~0                                                                                   ; 2       ;
; cyalu:inst21|mulH:inst7|74183o:inst70|8~0                                                                                                                                      ; 2       ;
; cyalu:inst21|mulH:inst7|busmux:inst50|lpm_mux:$00000|mux_erc:auto_generated|result_node[7]~0                                                                                   ; 2       ;
; cyalu:inst21|mulH:inst7|busmux:inst52|lpm_mux:$00000|mux_erc:auto_generated|result_node[6]~0                                                                                   ; 2       ;
; cyalu:inst21|div:inst2|LessThan0~2                                                                                                                                             ; 2       ;
; DDreg:DDreg3|ans[9]                                                                                                                                                            ; 2       ;
; DDreg:DDreg3|ans[8]                                                                                                                                                            ; 2       ;
; rrr:inst16|altsyncram:altsyncram_component|altsyncram_5cu3:auto_generated|sld_mod_ram_rom:mgl_prim2|bypass_reg_out                                                             ; 2       ;
; rrr:inst16|altsyncram:altsyncram_component|altsyncram_5cu3:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[0]                                                        ; 2       ;
; rrr:inst16|altsyncram:altsyncram_component|altsyncram_5cu3:auto_generated|sld_mod_ram_rom:mgl_prim2|is_in_use_reg                                                              ; 2       ;
; romCode:codeRom|altsyncram:altsyncram_component|altsyncram_43u3:auto_generated|sld_mod_ram_rom:mgl_prim2|bypass_reg_out                                                        ; 2       ;
; romCode:codeRom|altsyncram:altsyncram_component|altsyncram_43u3:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[0]                                                   ; 2       ;
; romCode:codeRom|altsyncram:altsyncram_component|altsyncram_43u3:auto_generated|sld_mod_ram_rom:mgl_prim2|is_in_use_reg                                                         ; 2       ;
; DDreg:DDreg2|ans[13]                                                                                                                                                           ; 2       ;
; DDreg:DDreg2|ans[14]                                                                                                                                                           ; 2       ;
; DDreg:DDreg2|ans[15]                                                                                                                                                           ; 2       ;
; DDreg:DDreg2|ans[16]                                                                                                                                                           ; 2       ;
; DDreg:DDreg2|ans[17]                                                                                                                                                           ; 2       ;
; DDreg:DDreg2|ans[18]                                                                                                                                                           ; 2       ;
; chooser2:regchooser2|Mux9~0                                                                                                                                                    ; 2       ;
; DDreg:DDreg2|ans[19]                                                                                                                                                           ; 2       ;
; DDreg:DDreg2|ans[20]                                                                                                                                                           ; 2       ;
; diffChoose:inst33|b[0]~19                                                                                                                                                      ; 2       ;
; diffChoose:inst33|b[0]~18                                                                                                                                                      ; 2       ;
; diffChoose:inst33|a[0]~15                                                                                                                                                      ; 2       ;
; diffChoose:inst33|b[1]~17                                                                                                                                                      ; 2       ;
; diffChoose:inst33|b[1]~16                                                                                                                                                      ; 2       ;
; diffChoose:inst33|a[1]~13                                                                                                                                                      ; 2       ;
; diffChoose:inst33|b[2]~15                                                                                                                                                      ; 2       ;
; diffChoose:inst33|b[2]~14                                                                                                                                                      ; 2       ;
; diffChoose:inst33|a[2]~11                                                                                                                                                      ; 2       ;
; diffChoose:inst33|b[3]~13                                                                                                                                                      ; 2       ;
; diffChoose:inst33|b[3]~12                                                                                                                                                      ; 2       ;
; diffChoose:inst33|b[3]~11                                                                                                                                                      ; 2       ;
; diffChoose:inst33|a[3]~9                                                                                                                                                       ; 2       ;
; diffChoose:inst33|a[4]~7                                                                                                                                                       ; 2       ;
; diffChoose:inst33|b[5]~7                                                                                                                                                       ; 2       ;
; diffChoose:inst33|b[5]~6                                                                                                                                                       ; 2       ;
; diffChoose:inst33|b[5]~5                                                                                                                                                       ; 2       ;
; diffChoose:inst33|a[5]~5                                                                                                                                                       ; 2       ;
; diffChoose:inst33|b[6]~3                                                                                                                                                       ; 2       ;
; diffChoose:inst33|a[6]~3                                                                                                                                                       ; 2       ;
; diffChoose:inst33|b[7]~2                                                                                                                                                       ; 2       ;
; diffChoose:inst33|b[7]~1                                                                                                                                                       ; 2       ;
; diffChoose:inst33|b[7]~0                                                                                                                                                       ; 2       ;
; diffChoose:inst33|a[7]~1                                                                                                                                                       ; 2       ;
; hardCode:inst8|lpm_or:inst5|or_node[0][3]~28                                                                                                                                   ; 2       ;
; hardCode:inst8|lpm_or:inst5|or_node[1][2]                                                                                                                                      ; 2       ;
; hardCode:inst8|lpm_or:inst5|or_node[2][3]~26                                                                                                                                   ; 2       ;
; hardCode:inst8|busmux:inst1|lpm_mux:$00000|mux_tsc:auto_generated|result_node[6]~1                                                                                             ; 2       ;
; hardCode:inst8|lpm_or:inst5|or_node[7][2]                                                                                                                                      ; 2       ;
; hardCode:inst8|busmux:inst2|lpm_mux:$00000|mux_tsc:auto_generated|result_node[9]~0                                                                                             ; 2       ;
; hardCode:inst8|busmux:inst3|lpm_mux:$00000|mux_tsc:auto_generated|result_node[11]~0                                                                                            ; 2       ;
; swapit:inst5|Mux2~0                                                                                                                                                            ; 2       ;
; hardCode:inst8|lpm_or:inst5|or_node[12][1]~20                                                                                                                                  ; 2       ;
; hardCode:inst8|busmux:inst4|lpm_mux:$00000|mux_tsc:auto_generated|result_node[13]~1                                                                                            ; 2       ;
; 74273b:inst9|19                                                                                                                                                                ; 2       ;
; 74273b:inst9|18                                                                                                                                                                ; 2       ;
; 74273b:inst9|17                                                                                                                                                                ; 2       ;
; 74273b:inst9|16                                                                                                                                                                ; 2       ;
; 74273b:inst9|15                                                                                                                                                                ; 2       ;
; 74273b:inst9|14                                                                                                                                                                ; 2       ;
; 74273b:inst9|13                                                                                                                                                                ; 2       ;
; 74273b:inst9|12                                                                                                                                                                ; 2       ;
; cyalu:inst21|chooser3:inst1|d[0]~16                                                                                                                                            ; 2       ;
; cyalu:inst21|74273b:inst10|19                                                                                                                                                  ; 2       ;
; cyalu:inst21|chooser3:inst1|d[1]~13                                                                                                                                            ; 2       ;
; cyalu:inst21|74273b:inst10|18                                                                                                                                                  ; 2       ;
; cyalu:inst21|chooser3:inst1|d[2]~11                                                                                                                                            ; 2       ;
; cyalu:inst21|74273b:inst10|17                                                                                                                                                  ; 2       ;
; cyalu:inst21|chooser3:inst1|d[3]~9                                                                                                                                             ; 2       ;
; cyalu:inst21|74273b:inst10|16                                                                                                                                                  ; 2       ;
; cyalu:inst21|chooser3:inst1|d[4]~7                                                                                                                                             ; 2       ;
; cyalu:inst21|74273b:inst10|15                                                                                                                                                  ; 2       ;
; cyalu:inst21|chooser3:inst1|d[5]~5                                                                                                                                             ; 2       ;
; cyalu:inst21|74273b:inst10|14                                                                                                                                                  ; 2       ;
; cyalu:inst21|chooser3:inst1|d[6]~3                                                                                                                                             ; 2       ;
; cyalu:inst21|74273b:inst10|13                                                                                                                                                  ; 2       ;
; cyalu:inst21|chooser3:inst1|d[7]~1                                                                                                                                             ; 2       ;
; cyalu:inst21|74273b:inst10|12                                                                                                                                                  ; 2       ;
; cyalu:inst21|alu_codex:inst|Add1~33                                                                                                                                            ; 2       ;
; cyalu:inst21|alu_codex:inst|Add1~31                                                                                                                                            ; 2       ;
; cyalu:inst21|alu_codex:inst|Add1~29                                                                                                                                            ; 2       ;
; cyalu:inst21|alu_codex:inst|Add1~27                                                                                                                                            ; 2       ;
; cyalu:inst21|alu_codex:inst|Add1~25                                                                                                                                            ; 2       ;
; cyalu:inst21|alu_codex:inst|Add1~23                                                                                                                                            ; 2       ;
; cyalu:inst21|alu_codex:inst|Add1~21                                                                                                                                            ; 2       ;
; cyalu:inst21|alu_codex:inst|Add1~19                                                                                                                                            ; 2       ;
; cyalu:inst21|alu_codex:inst|Add0~14                                                                                                                                            ; 2       ;
; cyalu:inst21|alu_codex:inst|Add0~12                                                                                                                                            ; 2       ;
; cyalu:inst21|alu_codex:inst|Add0~10                                                                                                                                            ; 2       ;
; cyalu:inst21|alu_codex:inst|Add0~8                                                                                                                                             ; 2       ;
; cyalu:inst21|alu_codex:inst|Add0~6                                                                                                                                             ; 2       ;
; cyalu:inst21|alu_codex:inst|Add0~4                                                                                                                                             ; 2       ;
; cyalu:inst21|alu_codex:inst|Add0~2                                                                                                                                             ; 2       ;
; cyalu:inst21|alu_codex:inst|Add0~0                                                                                                                                             ; 2       ;
; cyalu:inst21|mulH:inst7|74183o:inst57|7~10                                                                                                                                     ; 2       ;
; cyalu:inst21|mulH:inst7|74183o:inst57|7~6                                                                                                                                      ; 2       ;
; cyalu:inst21|mulH:inst7|74183o:inst57|7~4                                                                                                                                      ; 2       ;
; rrr:inst16|altsyncram:altsyncram_component|altsyncram_5cu3:auto_generated|altsyncram_1or2:altsyncram1|q_a[1]                                                                   ; 2       ;
; rrr:inst16|altsyncram:altsyncram_component|altsyncram_5cu3:auto_generated|altsyncram_1or2:altsyncram1|q_a[2]                                                                   ; 2       ;
; rrr:inst16|altsyncram:altsyncram_component|altsyncram_5cu3:auto_generated|altsyncram_1or2:altsyncram1|q_a[3]                                                                   ; 2       ;
; rrr:inst16|altsyncram:altsyncram_component|altsyncram_5cu3:auto_generated|altsyncram_1or2:altsyncram1|q_a[4]                                                                   ; 2       ;
; rrr:inst16|altsyncram:altsyncram_component|altsyncram_5cu3:auto_generated|altsyncram_1or2:altsyncram1|q_a[5]                                                                   ; 2       ;
; rrr:inst16|altsyncram:altsyncram_component|altsyncram_5cu3:auto_generated|altsyncram_1or2:altsyncram1|q_a[6]                                                                   ; 2       ;
; rrr:inst16|altsyncram:altsyncram_component|altsyncram_5cu3:auto_generated|altsyncram_1or2:altsyncram1|q_a[7]                                                                   ; 2       ;
; rrr:inst16|altsyncram:altsyncram_component|altsyncram_5cu3:auto_generated|altsyncram_1or2:altsyncram1|q_a[0]                                                                   ; 2       ;
; romCode:codeRom|altsyncram:altsyncram_component|altsyncram_43u3:auto_generated|altsyncram_7iu2:altsyncram1|q_a[1]                                                              ; 2       ;
; diffOne:inst37|out[0]                                                                                                                                                          ; 2       ;
; diffOne:inst37|out[1]                                                                                                                                                          ; 2       ;
; diffOne:inst37|out[2]                                                                                                                                                          ; 2       ;
; diffOne:inst37|out[3]                                                                                                                                                          ; 2       ;
; diffOne:inst37|out[4]                                                                                                                                                          ; 2       ;
; diffOne:inst37|out[5]                                                                                                                                                          ; 2       ;
; diffOne:inst37|out[6]                                                                                                                                                          ; 2       ;
; diffOne:inst37|out[7]                                                                                                                                                          ; 2       ;
; altera_reserved_tdi~input                                                                                                                                                      ; 1       ;
; altera_reserved_tck~input                                                                                                                                                      ; 1       ;
; altera_reserved_tms~input                                                                                                                                                      ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|tdo~_wirecell                                                                                                    ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[0]~1                                                                                                 ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[2]~0                                                                                                 ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg~15                                                                                               ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg~14                                                                                               ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR~17                                                                               ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[1]~8                                                                                                ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR~15                                                                               ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR~14                                                                               ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR~13                                                                               ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_minor_ver_reg~3                                                                                              ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_update_reg[3]                                                                                   ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg~13                                                                                               ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg~12                                                                                               ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR~12                                                                               ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[3]                                                                               ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR~11                                                                               ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR~10                                                                               ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_minor_ver_reg~2                                                                                              ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_minor_ver_reg[3]                                                                                             ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg~11                                                                                               ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg~10                                                                                               ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg~9                                                                                                ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_update_reg[2]                                                                                   ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|tms_cnt~2                                                                              ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|tms_cnt~1                                                                              ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR~9                                                                                ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[2]                                                                               ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[4]~15                                                                       ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_minor_ver_reg~1                                                                                              ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_minor_ver_reg[2]                                                                                             ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[0]~7                                                                                                ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|Equal3~0                                                                                                         ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_update_reg[1]                                                                                   ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[0]~1                                                                                  ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[0]                                                                                    ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[0]~9                                                                                              ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|tms_cnt~0                                                                              ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[2]~6                                                                                                ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|reset_ena_reg                                                                                                    ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[2]~5                                                                                                ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|Equal0~2                                                                                                         ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg~13                                                                                                ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg~12                                                                                                ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg~11                                                                                                ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg~10                                                                                                ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[2][1]~8                                                                                           ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg~7                                                                                                 ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[4]~14                                                                                                   ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[4]~13                                                                                                   ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[4]~12                                                                                                   ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg~6                                                                                                 ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg~11                                                                                                      ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg~5                                                                                                 ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg~4                                                                                                 ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg~3                                                                                                 ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[1]~4                                                                                                ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[1]~3                                                                                                ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[1][3]~1                                                                                           ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg~0                                                                                                 ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|tdo_bypass_reg~0                                                                                                 ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR~8                                                                                ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[1]                                                                               ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR~7                                                                                ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR~6                                                                                ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[5]~10                                                                                                   ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[6]~9                                                                                                    ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[6]~8                                                                                                    ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[6]~7                                                                                                    ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg~6                                                                                                       ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg~5                                                                                                       ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_minor_ver_reg~0                                                                                              ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_minor_ver_reg[1]                                                                                             ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[2]~3                                                                                                    ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg~2                                                                                                       ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg~7                                                                                                ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg~6                                                                                                ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_update_reg[0]                                                                                   ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg~4                                                                                                ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state~12                                                                               ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state~11                                                                               ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state~10                                                                               ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state~9                                                                                ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state~8                                                                                ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state~7                                                                                ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state~6                                                                                ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state~5                                                                                ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state~4                                                                                ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state~3                                                                                ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state~2                                                                                ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state~1                                                                                ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state~0                                                                                ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|Equal1~0                                                                                                         ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg_proc~0                                                                                                   ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena~5                                                                                                       ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena~4                                                                                                       ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena~2                                                                                                       ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena~1                                                                                                       ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena~0                                                                                                       ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg~15                                                                                                       ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[2][4]                                                                                             ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg~14                                                                                                       ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[2][3]                                                                                             ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg~13                                                                                                       ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[2][2]                                                                                             ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg~12                                                                                                       ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[2][1]                                                                                             ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg~9                                                                                                        ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[2][0]                                                                                             ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg~8                                                                                                        ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[1][4]                                                                                             ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg~7                                                                                                        ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[1][3]                                                                                             ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg~6                                                                                                        ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[1][2]                                                                                             ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg~5                                                                                                        ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[1][1]                                                                                             ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg~0                                                                                                        ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[1][0]                                                                                             ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|tdo~7                                                                                                            ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|tdo~6                                                                                                            ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|tdo~5                                                                                                            ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|tdo~4                                                                                                            ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|tdo~3                                                                                                            ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[0]                                                                               ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|tdo~2                                                                                                            ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|tdo~1                                                                                                            ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|tdo~0                                                                                                            ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_minor_ver_reg[0]                                                                                             ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|tdo                                                                                                              ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[3]~3                                                                                             ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[4]~20                                                                       ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[3]                                                                                               ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[2]~2                                                                                             ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[3]~19                                                                       ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[3]~18                                                                       ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[2]~17                                                                       ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[2]~16                                                                       ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[1]~14                                                                       ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[1]~13                                                                       ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[0]~12                                                                       ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[0]~11                                                                       ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[2]                                                                                               ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[1]~1                                                                                             ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[4]~17                                                                                             ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[3]~16                                                                                             ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[3]~15                                                                                             ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[2]~14                                                                                             ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[2]~13                                                                                             ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[1]~12                                                                                             ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[1]~11                                                                                             ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[0]~8                                                                                              ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[0]~7                                                                                              ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[1]                                                                                               ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[0]~0                                                                                             ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[0]                                                                                               ; 1       ;
; altera_internal_jtag~TDO                                                                                                                                                       ; 1       ;
; 74273b:pc16|19~0                                                                                                                                                               ; 1       ;
; hardCode:inst8|lpm_or:inst5|or_node[4][3]~33                                                                                                                                   ; 1       ;
; hardCode:inst8|lpm_or:inst5|or_node[5][3]~15                                                                                                                                   ; 1       ;
; hardCode:inst8|lpm_or:inst5|or_node[5][3]~14                                                                                                                                   ; 1       ;
; romCode:codeRom|altsyncram:altsyncram_component|altsyncram_43u3:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR~17         ; 1       ;
; romCode:codeRom|altsyncram:altsyncram_component|altsyncram_43u3:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR~16         ; 1       ;
; cyalu:inst21|alu_codex:inst|Mux7~20                                                                                                                                            ; 1       ;
; cyalu:inst21|alu_codex:inst|Mux6~20                                                                                                                                            ; 1       ;
; cyalu:inst21|alu_codex:inst|Mux5~23                                                                                                                                            ; 1       ;
; cyalu:inst21|jjcc:inst8|l[3]~15                                                                                                                                                ; 1       ;
; cyalu:inst21|alu_codex:inst|Mux4~20                                                                                                                                            ; 1       ;
; cyalu:inst21|alu_codex:inst|Mux3~20                                                                                                                                            ; 1       ;
; cyalu:inst21|alu_codex:inst|Mux2~22                                                                                                                                            ; 1       ;
; cyalu:inst21|alu_codex:inst|Mux1~23                                                                                                                                            ; 1       ;
; cyalu:inst21|alu_codex:inst|Mux0~25                                                                                                                                            ; 1       ;
; rrr:inst16|altsyncram:altsyncram_component|altsyncram_5cu3:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR~12              ; 1       ;
; rrr:inst16|altsyncram:altsyncram_component|altsyncram_5cu3:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR~11              ; 1       ;
; romCode:codeRom|altsyncram:altsyncram_component|altsyncram_43u3:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR~15         ; 1       ;
; romCode:codeRom|altsyncram:altsyncram_component|altsyncram_43u3:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR~14         ; 1       ;
; rrr:inst16|altsyncram:altsyncram_component|altsyncram_5cu3:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR~10              ; 1       ;
; rrr:inst16|altsyncram:altsyncram_component|altsyncram_5cu3:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR~9               ; 1       ;
; rrr:inst16|altsyncram:altsyncram_component|altsyncram_5cu3:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR[3]              ; 1       ;
; romCode:codeRom|altsyncram:altsyncram_component|altsyncram_43u3:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR~13         ; 1       ;
; romCode:codeRom|altsyncram:altsyncram_component|altsyncram_43u3:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR[3]         ; 1       ;
; romCode:codeRom|altsyncram:altsyncram_component|altsyncram_43u3:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR~12         ; 1       ;
; romCode:codeRom|altsyncram:altsyncram_component|altsyncram_43u3:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR~11         ; 1       ;
; rgboutPUT:inst11|inst1                                                                                                                                                         ; 1       ;
; rrr:inst16|altsyncram:altsyncram_component|altsyncram_5cu3:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_shift_cntr_reg[0]~2                                           ; 1       ;
; rrr:inst16|altsyncram:altsyncram_component|altsyncram_5cu3:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_shift_cntr_reg[2]~1                                           ; 1       ;
; rrr:inst16|altsyncram:altsyncram_component|altsyncram_5cu3:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_shift_cntr_reg[1]~0                                           ; 1       ;
; rrr:inst16|altsyncram:altsyncram_component|altsyncram_5cu3:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[4]~17      ; 1       ;
; rrr:inst16|altsyncram:altsyncram_component|altsyncram_5cu3:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR~7               ; 1       ;
; rrr:inst16|altsyncram:altsyncram_component|altsyncram_5cu3:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR~6               ; 1       ;
; rrr:inst16|altsyncram:altsyncram_component|altsyncram_5cu3:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR~5               ; 1       ;
; rrr:inst16|altsyncram:altsyncram_component|altsyncram_5cu3:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR[2]              ; 1       ;
; romCode:codeRom|altsyncram:altsyncram_component|altsyncram_43u3:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_shift_cntr_reg[4]~7                                      ; 1       ;
; romCode:codeRom|altsyncram:altsyncram_component|altsyncram_43u3:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_shift_cntr_reg[0]~6                                      ; 1       ;
; romCode:codeRom|altsyncram:altsyncram_component|altsyncram_43u3:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_shift_cntr_reg[2]~5                                      ; 1       ;
; romCode:codeRom|altsyncram:altsyncram_component|altsyncram_43u3:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_shift_cntr_reg[3]~4                                      ; 1       ;
; romCode:codeRom|altsyncram:altsyncram_component|altsyncram_43u3:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_shift_cntr_reg[1]~1                                      ; 1       ;
; romCode:codeRom|altsyncram:altsyncram_component|altsyncram_43u3:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[1]~17 ; 1       ;
; romCode:codeRom|altsyncram:altsyncram_component|altsyncram_43u3:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR~10         ; 1       ;
; romCode:codeRom|altsyncram:altsyncram_component|altsyncram_43u3:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR~9          ; 1       ;
; romCode:codeRom|altsyncram:altsyncram_component|altsyncram_43u3:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR~8          ; 1       ;
; romCode:codeRom|altsyncram:altsyncram_component|altsyncram_43u3:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR[2]         ; 1       ;
; rgboutPUT:inst11|inst18                                                                                                                                                        ; 1       ;
; alu_v2:inst1|Selector3~7                                                                                                                                                       ; 1       ;
; alu_v2:inst1|Selector0~0                                                                                                                                                       ; 1       ;
; alu_v2:inst1|Selector1~0                                                                                                                                                       ; 1       ;
; alu_v2:inst1|Selector2~0                                                                                                                                                       ; 1       ;
; alu_v2:inst1|Selector4~0                                                                                                                                                       ; 1       ;
; alu_v2:inst1|Selector5~0                                                                                                                                                       ; 1       ;
; alu_v2:inst1|Selector6~0                                                                                                                                                       ; 1       ;
; alu_v2:inst1|WideOr0~0                                                                                                                                                         ; 1       ;
; alu_v2:inst1|Selector7~0                                                                                                                                                       ; 1       ;
; alu_v2:inst1|Selector3~4                                                                                                                                                       ; 1       ;
; alu_v2:inst1|Selector3~3                                                                                                                                                       ; 1       ;
; alu_v2:inst1|Equal1~0                                                                                                                                                          ; 1       ;
; alu_v2:inst1|Selector3~2                                                                                                                                                       ; 1       ;
; alu_v2:inst1|Selector3~1                                                                                                                                                       ; 1       ;
; alu_v2:inst1|Equal0~2                                                                                                                                                          ; 1       ;
; alu_v2:inst1|Equal0~1                                                                                                                                                          ; 1       ;
; alu_v2:inst1|Equal0~0                                                                                                                                                          ; 1       ;
; alu_v2:inst1|Selector3~0                                                                                                                                                       ; 1       ;
; rrr:inst16|altsyncram:altsyncram_component|altsyncram_5cu3:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg~8                                                         ; 1       ;
; rrr:inst16|altsyncram:altsyncram_component|altsyncram_5cu3:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg~7                                                         ; 1       ;
; rrr:inst16|altsyncram:altsyncram_component|altsyncram_5cu3:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg~6                                                         ; 1       ;
; rrr:inst16|altsyncram:altsyncram_component|altsyncram_5cu3:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg~5                                                         ; 1       ;
; rrr:inst16|altsyncram:altsyncram_component|altsyncram_5cu3:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg~4                                                         ; 1       ;
; rrr:inst16|altsyncram:altsyncram_component|altsyncram_5cu3:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg~3                                                         ; 1       ;
; rrr:inst16|altsyncram:altsyncram_component|altsyncram_5cu3:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_incr_addr~2                                                        ; 1       ;
; rrr:inst16|altsyncram:altsyncram_component|altsyncram_5cu3:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_incr_addr~1                                                        ; 1       ;
; rrr:inst16|altsyncram:altsyncram_component|altsyncram_5cu3:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg~2                                                         ; 1       ;
; romCode:codeRom|altsyncram:altsyncram_component|altsyncram_43u3:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg~17                                                   ; 1       ;
; romCode:codeRom|altsyncram:altsyncram_component|altsyncram_43u3:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg~16                                                   ; 1       ;
; romCode:codeRom|altsyncram:altsyncram_component|altsyncram_43u3:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg~15                                                   ; 1       ;
; romCode:codeRom|altsyncram:altsyncram_component|altsyncram_43u3:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg~14                                                   ; 1       ;
; romCode:codeRom|altsyncram:altsyncram_component|altsyncram_43u3:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg~13                                                   ; 1       ;
; romCode:codeRom|altsyncram:altsyncram_component|altsyncram_43u3:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg~12                                                   ; 1       ;
; romCode:codeRom|altsyncram:altsyncram_component|altsyncram_43u3:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg~11                                                   ; 1       ;
; romCode:codeRom|altsyncram:altsyncram_component|altsyncram_43u3:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg~10                                                   ; 1       ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+-----------------------------------------------------------------------------------------------------------------------+------+----------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-------------+----------------+----------------------+-----------------+-----------------+---------------+
; Name                                                                                                                  ; Type ; Mode           ; Clock Mode  ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF         ; Location       ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; Fits in MLABs ;
+-----------------------------------------------------------------------------------------------------------------------+------+----------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-------------+----------------+----------------------+-----------------+-----------------+---------------+
; romCode:codeRom|altsyncram:altsyncram_component|altsyncram_43u3:auto_generated|altsyncram_7iu2:altsyncram1|ALTSYNCRAM ; AUTO ; True Dual Port ; Dual Clocks ; 256          ; 16           ; 256          ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 4096 ; 256                         ; 16                          ; 256                         ; 16                          ; 4096                ; 1    ; romCode.hex ; M9K_X15_Y18_N0 ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
; rrr:inst16|altsyncram:altsyncram_component|altsyncram_5cu3:auto_generated|altsyncram_1or2:altsyncram1|ALTSYNCRAM      ; AUTO ; True Dual Port ; Dual Clocks ; 256          ; 8            ; 256          ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 2048 ; 256                         ; 8                           ; 256                         ; 8                           ; 2048                ; 1    ; rrr.hex     ; M9K_X15_Y12_N0 ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
+-----------------------------------------------------------------------------------------------------------------------+------+----------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-------------+----------------+----------------------+-----------------+-----------------+---------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |cpu|romCode:codeRom|altsyncram:altsyncram_component|altsyncram_43u3:auto_generated|altsyncram_7iu2:altsyncram1|ALTSYNCRAM                                                                                                                                       ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(0101000100001100) (50414) (20748) (510C)    ;(0101001000000010) (51002) (20994) (5202)   ;(0110000000101000) (60050) (24616) (6028)   ;(0111101100000000) (75400) (31488) (7B00)   ;(1101001100000000) (151400) (54016) (D300)   ;(0110100000101000) (64050) (26664) (6828)   ;(0111100100000000) (74400) (30976) (7900)   ;(1101000100000000) (150400) (53504) (D100)   ;
;8;(0110100000101000) (64050) (26664) (6828)    ;(0111100100000000) (74400) (30976) (7900)   ;(1101000100000000) (150400) (53504) (D100)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;16;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;24;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;32;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;40;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;48;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;56;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;64;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;72;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;80;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;88;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;96;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;104;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;112;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;120;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;128;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;136;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;144;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;152;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;160;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;168;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;176;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;184;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;192;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;200;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;208;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;216;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;224;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;232;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;240;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;248;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;


RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |cpu|rrr:inst16|altsyncram:altsyncram_component|altsyncram_5cu3:auto_generated|altsyncram_1or2:altsyncram1|ALTSYNCRAM                                                                                                                                            ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(11111111) (377) (255) (FF)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;8;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;16;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;24;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;32;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;40;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;48;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;56;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;64;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;72;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;80;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;88;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;96;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;104;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;112;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;120;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;128;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;136;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;144;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;152;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;160;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;168;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;176;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;184;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;192;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;200;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;208;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;216;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;224;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;232;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;240;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;248;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;


+------------------------------------------------+
; Routing Usage Summary                          ;
+-----------------------+------------------------+
; Routing Resource Type ; Usage                  ;
+-----------------------+------------------------+
; Block interconnects   ; 1,770 / 32,401 ( 5 % ) ;
; C16 interconnects     ; 13 / 1,326 ( < 1 % )   ;
; C4 interconnects      ; 790 / 21,816 ( 4 % )   ;
; Direct links          ; 230 / 32,401 ( < 1 % ) ;
; Global clocks         ; 5 / 10 ( 50 % )        ;
; Local interconnects   ; 778 / 10,320 ( 8 % )   ;
; R24 interconnects     ; 7 / 1,289 ( < 1 % )    ;
; R4 interconnects      ; 937 / 28,186 ( 3 % )   ;
+-----------------------+------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 13.44) ; Number of LABs  (Total = 108) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 3                             ;
; 2                                           ; 4                             ;
; 3                                           ; 1                             ;
; 4                                           ; 1                             ;
; 5                                           ; 1                             ;
; 6                                           ; 3                             ;
; 7                                           ; 2                             ;
; 8                                           ; 4                             ;
; 9                                           ; 0                             ;
; 10                                          ; 3                             ;
; 11                                          ; 0                             ;
; 12                                          ; 2                             ;
; 13                                          ; 3                             ;
; 14                                          ; 3                             ;
; 15                                          ; 19                            ;
; 16                                          ; 59                            ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 1.17) ; Number of LABs  (Total = 108) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 34                            ;
; 1 Clock                            ; 61                            ;
; 1 Clock enable                     ; 7                             ;
; 1 Sync. load                       ; 17                            ;
; 2 Clock enables                    ; 3                             ;
; 2 Clocks                           ; 4                             ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 15.55) ; Number of LABs  (Total = 108) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 11                            ;
; 1                                            ; 2                             ;
; 2                                            ; 1                             ;
; 3                                            ; 2                             ;
; 4                                            ; 1                             ;
; 5                                            ; 0                             ;
; 6                                            ; 1                             ;
; 7                                            ; 1                             ;
; 8                                            ; 3                             ;
; 9                                            ; 6                             ;
; 10                                           ; 1                             ;
; 11                                           ; 1                             ;
; 12                                           ; 1                             ;
; 13                                           ; 0                             ;
; 14                                           ; 3                             ;
; 15                                           ; 11                            ;
; 16                                           ; 12                            ;
; 17                                           ; 6                             ;
; 18                                           ; 2                             ;
; 19                                           ; 3                             ;
; 20                                           ; 4                             ;
; 21                                           ; 5                             ;
; 22                                           ; 2                             ;
; 23                                           ; 7                             ;
; 24                                           ; 15                            ;
; 25                                           ; 2                             ;
; 26                                           ; 1                             ;
; 27                                           ; 1                             ;
; 28                                           ; 0                             ;
; 29                                           ; 0                             ;
; 30                                           ; 1                             ;
; 31                                           ; 0                             ;
; 32                                           ; 2                             ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 6.24) ; Number of LABs  (Total = 108) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 11                            ;
; 1                                               ; 4                             ;
; 2                                               ; 9                             ;
; 3                                               ; 10                            ;
; 4                                               ; 12                            ;
; 5                                               ; 8                             ;
; 6                                               ; 6                             ;
; 7                                               ; 8                             ;
; 8                                               ; 10                            ;
; 9                                               ; 6                             ;
; 10                                              ; 5                             ;
; 11                                              ; 4                             ;
; 12                                              ; 3                             ;
; 13                                              ; 6                             ;
; 14                                              ; 2                             ;
; 15                                              ; 0                             ;
; 16                                              ; 2                             ;
; 17                                              ; 1                             ;
; 18                                              ; 0                             ;
; 19                                              ; 0                             ;
; 20                                              ; 0                             ;
; 21                                              ; 0                             ;
; 22                                              ; 0                             ;
; 23                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 14.54) ; Number of LABs  (Total = 108) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 3                             ;
; 3                                            ; 0                             ;
; 4                                            ; 4                             ;
; 5                                            ; 6                             ;
; 6                                            ; 3                             ;
; 7                                            ; 2                             ;
; 8                                            ; 3                             ;
; 9                                            ; 0                             ;
; 10                                           ; 8                             ;
; 11                                           ; 3                             ;
; 12                                           ; 2                             ;
; 13                                           ; 5                             ;
; 14                                           ; 3                             ;
; 15                                           ; 3                             ;
; 16                                           ; 20                            ;
; 17                                           ; 6                             ;
; 18                                           ; 6                             ;
; 19                                           ; 7                             ;
; 20                                           ; 5                             ;
; 21                                           ; 2                             ;
; 22                                           ; 2                             ;
; 23                                           ; 4                             ;
; 24                                           ; 3                             ;
; 25                                           ; 1                             ;
; 26                                           ; 2                             ;
; 27                                           ; 2                             ;
; 28                                           ; 0                             ;
; 29                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 12    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 18    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules           ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass          ; 10           ; 0            ; 10           ; 0            ; 0            ; 23        ; 10           ; 0            ; 23        ; 23        ; 0            ; 17           ; 0            ; 0            ; 2            ; 0            ; 17           ; 2            ; 0            ; 0            ; 0            ; 17           ; 0            ; 0            ; 0            ; 0            ; 0            ; 23        ; 0            ; 0            ;
; Total Unchecked     ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable  ; 13           ; 23           ; 13           ; 23           ; 23           ; 0         ; 13           ; 23           ; 0         ; 0         ; 23           ; 6            ; 23           ; 23           ; 21           ; 23           ; 6            ; 21           ; 23           ; 23           ; 23           ; 6            ; 23           ; 23           ; 23           ; 23           ; 23           ; 0         ; 23           ; 23           ;
; Total Fail          ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; DD4TwoOne           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wrenNOUT            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rdenOUT             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ALUOP[5]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ALUOP[4]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ALUOP[3]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ALUOP[2]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ALUOP[1]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ALUOP[0]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RGBOUT[7]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RGBOUT[6]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RGBOUT[5]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RGBOUT[4]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RGBOUT[3]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RGBOUT[2]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RGBOUT[1]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RGBOUT[0]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clr                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clock               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tms ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tck ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdi ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdo ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
; Base pin-out file on sameframe device                            ; Off                      ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+----------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                  ;
+---------------------+----------------------+-------------------+
; Source Clock(s)     ; Destination Clock(s) ; Delay Added in ns ;
+---------------------+----------------------+-------------------+
; altera_reserved_tck ; altera_reserved_tck  ; 6.3               ;
+---------------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the TimeQuest Timing Analyzer.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                                   ;
+-------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                                               ; Destination Register                                                                                                                        ; Delay Added in ns ;
+-------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; rrr:inst16|altsyncram:altsyncram_component|altsyncram_5cu3:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[7]       ; rrr:inst16|altsyncram:altsyncram_component|altsyncram_5cu3:auto_generated|altsyncram_1or2:altsyncram1|ram_block3a7~portb_datain_reg0        ; 0.209             ;
; rrr:inst16|altsyncram:altsyncram_component|altsyncram_5cu3:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[6]       ; rrr:inst16|altsyncram:altsyncram_component|altsyncram_5cu3:auto_generated|altsyncram_1or2:altsyncram1|ram_block3a6~portb_datain_reg0        ; 0.209             ;
; rrr:inst16|altsyncram:altsyncram_component|altsyncram_5cu3:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[5]       ; rrr:inst16|altsyncram:altsyncram_component|altsyncram_5cu3:auto_generated|altsyncram_1or2:altsyncram1|ram_block3a5~portb_datain_reg0        ; 0.209             ;
; rrr:inst16|altsyncram:altsyncram_component|altsyncram_5cu3:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[4]       ; rrr:inst16|altsyncram:altsyncram_component|altsyncram_5cu3:auto_generated|altsyncram_1or2:altsyncram1|ram_block3a4~portb_datain_reg0        ; 0.209             ;
; rrr:inst16|altsyncram:altsyncram_component|altsyncram_5cu3:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[3]       ; rrr:inst16|altsyncram:altsyncram_component|altsyncram_5cu3:auto_generated|altsyncram_1or2:altsyncram1|ram_block3a3~portb_datain_reg0        ; 0.209             ;
; rrr:inst16|altsyncram:altsyncram_component|altsyncram_5cu3:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[2]       ; rrr:inst16|altsyncram:altsyncram_component|altsyncram_5cu3:auto_generated|altsyncram_1or2:altsyncram1|ram_block3a2~portb_datain_reg0        ; 0.209             ;
; rrr:inst16|altsyncram:altsyncram_component|altsyncram_5cu3:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[1]       ; rrr:inst16|altsyncram:altsyncram_component|altsyncram_5cu3:auto_generated|altsyncram_1or2:altsyncram1|ram_block3a1~portb_datain_reg0        ; 0.209             ;
; romCode:codeRom|altsyncram:altsyncram_component|altsyncram_43u3:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[14] ; romCode:codeRom|altsyncram:altsyncram_component|altsyncram_43u3:auto_generated|altsyncram_7iu2:altsyncram1|ram_block3a14~portb_datain_reg0  ; 0.209             ;
; romCode:codeRom|altsyncram:altsyncram_component|altsyncram_43u3:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[13] ; romCode:codeRom|altsyncram:altsyncram_component|altsyncram_43u3:auto_generated|altsyncram_7iu2:altsyncram1|ram_block3a13~portb_datain_reg0  ; 0.209             ;
; romCode:codeRom|altsyncram:altsyncram_component|altsyncram_43u3:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[12] ; romCode:codeRom|altsyncram:altsyncram_component|altsyncram_43u3:auto_generated|altsyncram_7iu2:altsyncram1|ram_block3a12~portb_datain_reg0  ; 0.209             ;
; romCode:codeRom|altsyncram:altsyncram_component|altsyncram_43u3:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[11] ; romCode:codeRom|altsyncram:altsyncram_component|altsyncram_43u3:auto_generated|altsyncram_7iu2:altsyncram1|ram_block3a11~portb_datain_reg0  ; 0.209             ;
; romCode:codeRom|altsyncram:altsyncram_component|altsyncram_43u3:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[10] ; romCode:codeRom|altsyncram:altsyncram_component|altsyncram_43u3:auto_generated|altsyncram_7iu2:altsyncram1|ram_block3a10~portb_datain_reg0  ; 0.209             ;
; romCode:codeRom|altsyncram:altsyncram_component|altsyncram_43u3:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[9]  ; romCode:codeRom|altsyncram:altsyncram_component|altsyncram_43u3:auto_generated|altsyncram_7iu2:altsyncram1|ram_block3a9~portb_datain_reg0   ; 0.209             ;
; romCode:codeRom|altsyncram:altsyncram_component|altsyncram_43u3:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[8]  ; romCode:codeRom|altsyncram:altsyncram_component|altsyncram_43u3:auto_generated|altsyncram_7iu2:altsyncram1|ram_block3a8~portb_datain_reg0   ; 0.209             ;
; romCode:codeRom|altsyncram:altsyncram_component|altsyncram_43u3:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[7]  ; romCode:codeRom|altsyncram:altsyncram_component|altsyncram_43u3:auto_generated|altsyncram_7iu2:altsyncram1|ram_block3a7~portb_datain_reg0   ; 0.209             ;
; romCode:codeRom|altsyncram:altsyncram_component|altsyncram_43u3:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[6]  ; romCode:codeRom|altsyncram:altsyncram_component|altsyncram_43u3:auto_generated|altsyncram_7iu2:altsyncram1|ram_block3a6~portb_datain_reg0   ; 0.209             ;
; romCode:codeRom|altsyncram:altsyncram_component|altsyncram_43u3:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[5]  ; romCode:codeRom|altsyncram:altsyncram_component|altsyncram_43u3:auto_generated|altsyncram_7iu2:altsyncram1|ram_block3a5~portb_datain_reg0   ; 0.209             ;
; romCode:codeRom|altsyncram:altsyncram_component|altsyncram_43u3:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[4]  ; romCode:codeRom|altsyncram:altsyncram_component|altsyncram_43u3:auto_generated|altsyncram_7iu2:altsyncram1|ram_block3a4~portb_datain_reg0   ; 0.209             ;
; romCode:codeRom|altsyncram:altsyncram_component|altsyncram_43u3:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[3]  ; romCode:codeRom|altsyncram:altsyncram_component|altsyncram_43u3:auto_generated|altsyncram_7iu2:altsyncram1|ram_block3a3~portb_datain_reg0   ; 0.209             ;
; romCode:codeRom|altsyncram:altsyncram_component|altsyncram_43u3:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[2]  ; romCode:codeRom|altsyncram:altsyncram_component|altsyncram_43u3:auto_generated|altsyncram_7iu2:altsyncram1|ram_block3a2~portb_datain_reg0   ; 0.209             ;
; romCode:codeRom|altsyncram:altsyncram_component|altsyncram_43u3:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[1]  ; romCode:codeRom|altsyncram:altsyncram_component|altsyncram_43u3:auto_generated|altsyncram_7iu2:altsyncram1|ram_block3a1~portb_datain_reg0   ; 0.209             ;
; romCode:codeRom|altsyncram:altsyncram_component|altsyncram_43u3:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[0]  ; romCode:codeRom|altsyncram:altsyncram_component|altsyncram_43u3:auto_generated|altsyncram_7iu2:altsyncram1|ram_block3a0~portb_datain_reg0   ; 0.209             ;
; romCode:codeRom|altsyncram:altsyncram_component|altsyncram_43u3:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[1]  ; romCode:codeRom|altsyncram:altsyncram_component|altsyncram_43u3:auto_generated|altsyncram_7iu2:altsyncram1|ram_block3a14~portb_address_reg0 ; 0.188             ;
; romCode:codeRom|altsyncram:altsyncram_component|altsyncram_43u3:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[4]  ; romCode:codeRom|altsyncram:altsyncram_component|altsyncram_43u3:auto_generated|altsyncram_7iu2:altsyncram1|ram_block3a14~portb_address_reg0 ; 0.188             ;
; romCode:codeRom|altsyncram:altsyncram_component|altsyncram_43u3:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[3]  ; romCode:codeRom|altsyncram:altsyncram_component|altsyncram_43u3:auto_generated|altsyncram_7iu2:altsyncram1|ram_block3a14~portb_address_reg0 ; 0.188             ;
; romCode:codeRom|altsyncram:altsyncram_component|altsyncram_43u3:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[2]  ; romCode:codeRom|altsyncram:altsyncram_component|altsyncram_43u3:auto_generated|altsyncram_7iu2:altsyncram1|ram_block3a14~portb_address_reg0 ; 0.188             ;
; romCode:codeRom|altsyncram:altsyncram_component|altsyncram_43u3:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[6]  ; romCode:codeRom|altsyncram:altsyncram_component|altsyncram_43u3:auto_generated|altsyncram_7iu2:altsyncram1|ram_block3a14~portb_address_reg0 ; 0.186             ;
; romCode:codeRom|altsyncram:altsyncram_component|altsyncram_43u3:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[5]  ; romCode:codeRom|altsyncram:altsyncram_component|altsyncram_43u3:auto_generated|altsyncram_7iu2:altsyncram1|ram_block3a14~portb_address_reg0 ; 0.186             ;
+-------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 28 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info (20030): Parallel compilation is enabled and will use 6 of the 6 processors detected
Info (119006): Selected device EP4CE6E22C8 for design "cpu"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE10E22C8 is compatible
    Info (176445): Device EP4CE15E22C8 is compatible
    Info (176445): Device EP4CE22E22C8 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location 6
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location 8
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location 12
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location 13
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location 101
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (169085): No exact pin location assignment(s) for 9 pins of 19 total pins
    Info (169086): Pin DD4TwoOne not assigned to an exact location on the device
    Info (169086): Pin wrenNOUT not assigned to an exact location on the device
    Info (169086): Pin rdenOUT not assigned to an exact location on the device
    Info (169086): Pin ALUOP[5] not assigned to an exact location on the device
    Info (169086): Pin ALUOP[4] not assigned to an exact location on the device
    Info (169086): Pin ALUOP[3] not assigned to an exact location on the device
    Info (169086): Pin ALUOP[2] not assigned to an exact location on the device
    Info (169086): Pin ALUOP[1] not assigned to an exact location on the device
    Info (169086): Pin ALUOP[0] not assigned to an exact location on the device
Warning (335093): TimeQuest Timing Analyzer is analyzing 8 combinational loops as latches.
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity sld_jtag_hub
        Info (332166): create_clock -name altera_reserved_tck [get_ports {altera_reserved_tck}] -period 10MHz   
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Critical Warning (332012): Synopsys Design Constraints File file not found: 'cpu.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Warning (332060): Node: clock was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: DDreg:DDreg2|ans[2] was determined to be a clock but was found without an associated clock assignment.
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From altera_reserved_tck (Rise) to altera_reserved_tck (Rise) (setup and hold)
    Critical Warning (332169): From altera_reserved_tck (Rise) to altera_reserved_tck (Fall) (setup and hold)
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 1 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):  100.000 altera_reserved_tck
Info (176353): Automatically promoted node inst 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node cyalu:inst21|inst11
        Info (176357): Destination node rgboutPUT:inst11|inst34
Info (176353): Automatically promoted node altera_internal_jtag~TCKUTAP 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node cyalu:inst21|inst11 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node alu_v2:inst1|WideOr0~1 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node rgboutPUT:inst11|inst34 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 9 (unused VREF, 2.5V VCCIO, 0 input, 9 output, 0 bidirectional)
        Info (176212): I/O standards used: 2.5 V.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has undetermined VCCIO pins. 8 total pin(s) used --  7 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  8 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has 2.5V VCCIO pins. 7 total pin(s) used --  4 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has 2.5V VCCIO pins. 2 total pin(s) used --  12 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  13 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  9 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  12 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  12 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:01
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:00
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 3% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 7% of the available device resources in the region that extends from location X11_Y12 to location X22_Y24
Info (170194): Fitter routing operations ending: elapsed time is 00:00:01
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 0.39 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:01
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Info (144001): Generated suppressed messages file D:/Github/asamplecpu/t6/cpu.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 10 warnings
    Info: Peak virtual memory: 5563 megabytes
    Info: Processing ended: Thu Nov 14 05:03:06 2019
    Info: Elapsed time: 00:00:06
    Info: Total CPU time (on all processors): 00:00:07


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in D:/Github/asamplecpu/t6/cpu.fit.smsg.


