# Simulador do Algoritmo de Tomasulo

Simulador did√°tico do **Algoritmo de Tomasulo** com suporte a:
- ‚úÖ Esta√ß√µes de Reserva (Reservation Stations)
- ‚úÖ Execu√ß√£o fora de ordem (Out-of-Order Execution)
- ‚úÖ Especula√ß√£o de desvios condicionais
- ‚úÖ Execu√ß√£o passo a passo
- ‚úÖ Interface gr√°fica intuitiva
- ‚úÖ M√©tricas de desempenho (IPC, ciclos, bolhas, etc.)

## üë• Equipe de Desenvolvimento

- Arthur Clemente Machado
- Arthur Gon√ßalves de Moraes
- Bernardo Ferreira Temponi
- Diego Moreira Rocha
- Luan Barbosa Rosa Carrieiros

## üìã Requisitos

- Python 3.7 ou superior
- Tkinter (geralmente j√° vem com Python)

## üöÄ Como Executar

```bash
python TOMASSULLLERoriGUI.py
```

## üìñ Como Usar

### 1. Configurar Simulador
Na janela principal, configure:
- **Unidades Funcionais**: Quantidade de cada tipo de esta√ß√£o de reserva
  - ADD/SUB: Unidades para adi√ß√£o e subtra√ß√£o
  - LOAD/STORE: Buffers para opera√ß√µes de mem√≥ria
  - MUL/DIV: Unidades para multiplica√ß√£o e divis√£o
  - BRANCH: Unidades para desvios condicionais

- **Lat√™ncias**: N√∫mero de ciclos para cada tipo de opera√ß√£o
  - ADD/SUB: Lat√™ncia de adi√ß√£o/subtra√ß√£o (padr√£o: 2 ciclos)
  - LOAD: Lat√™ncia de leitura de mem√≥ria (padr√£o: 6 ciclos)
  - STORE: Lat√™ncia de escrita em mem√≥ria (padr√£o: 6 ciclos)
  - MUL: Lat√™ncia de multiplica√ß√£o (padr√£o: 3 ciclos)
  - DIV: Lat√™ncia de divis√£o (padr√£o: 3 ciclos)
  - BRANCH: Lat√™ncia de desvio (padr√£o: 4 ciclos)

- Clique em **"Configurar Simulador"** ap√≥s definir os par√¢metros

### 2. Carregar Instru√ß√µes
- Cole ou digite suas instru√ß√µes na √°rea de texto
- Formato: `OP DEST SRC1 SRC2`
- Exemplo: `ADD R1 R2 R3`
- Linhas come√ßando com `#` s√£o coment√°rios e ser√£o ignoradas
- Clique em **"Carregar do Texto"** para processar as instru√ß√µes

### 3. Executar Simula√ß√£o

Dois modos de execu√ß√£o:

- **Pr√≥ximo Ciclo**: Executa um ciclo de clock por vez (ideal para aprendizado)
- **Executar Tudo**: Executa at√© o final automaticamente

### 4. Visualiza√ß√µes Dispon√≠veis

#### üìä Status das Instru√ß√µes
Mostra o pipeline de cada instru√ß√£o com os ciclos de:
- **Issue**: Quando foi despachada
- **Exec Start**: In√≠cio da execu√ß√£o
- **Exec End**: Fim da execu√ß√£o
- **Write Result**: Escrita do resultado no CDB
- **Commit**: Commit final (in-order)
- **Squashed**: Indica se a instru√ß√£o foi descartada (por branch misprediction)

#### üîß Esta√ß√µes de Reserva
Visualiza o estado de todas as Reservation Stations:
- Nome da esta√ß√£o (RS_ADD_1, RS_MULT_1, etc.)
- Busy: Se est√° ocupada
- Op: Opera√ß√£o sendo executada
- Vj, Vk: Valores dos operandos
- Qj, Qk: Tags das esta√ß√µes produzindo operandos (depend√™ncias)

#### üìù Register File
Mostra o estado dos registradores:
- **R0-R10**: Registradores dispon√≠veis
- **Valor**: Valor atual do registrador
- **Produtor**: Tag da RS que produzir√° o pr√≥ximo valor (Register Alias Table)

#### üìà M√©tricas
Apresenta estat√≠sticas de desempenho em tempo real:
- **IPC**: Instructions Per Cycle (quanto maior, melhor!)
- **Ciclos Gastos**: Total de ciclos executados
- **Ciclos Bolha**: Ciclos desperdi√ßados por stalls estruturais

## üí° Instru√ß√µes Suportadas

### Formato Geral
```
OP DEST SRC1 SRC2
```

### Aritm√©ticas
```assembly
ADD R1 R2 R3      # R1 = R2 + R3
SUB R1 R2 R3      # R1 = R2 - R3
MUL R4 R1 R5      # R4 = R1 * R5
DIV R6 R4 R2      # R6 = R4 / R2
```

### Mem√≥ria
```assembly
LD R1 R2 0        # R1 = Mem[R2 + 0]
ST R3 R4 8        # Mem[R4 + 8] = R3
```

### Desvios Condicionais
```assembly
BEQ TARGET_ID R1 R2    # Se R1 == R2, pula para instru√ß√£o TARGET_ID
BNE TARGET_ID R1 R2    # Se R1 != R2, pula para instru√ß√£o TARGET_ID
```
**Nota**: Para branches, DEST √© substitu√≠do pelo ID da instru√ß√£o alvo (baseado em zero)

### Coment√°rios
```assembly
# Isto √© um coment√°rio
ADD R1 R2 R3  # Coment√°rio inline tamb√©m funciona
```

## ‚öôÔ∏è Configura√ß√µes do Simulador

### Unidades Funcionais (Configur√°vel via GUI)
- **ADD/SUB**: Reservation Stations para adi√ß√£o e subtra√ß√£o (padr√£o: 1)
- **LOAD/STORE**: Buffers para opera√ß√µes de mem√≥ria (padr√£o: 1)
- **MUL/DIV**: Reservation Stations para multiplica√ß√£o e divis√£o (padr√£o: 1)
- **BRANCH**: Unidades para desvios condicionais (padr√£o: 1)

### Lat√™ncias (em ciclos, configur√°vel via GUI)
- **ADD/SUB**: 2 ciclos
- **LOAD**: 6 ciclos
- **STORE**: 6 ciclos
- **MUL**: 3 ciclos
- **DIV**: 3 ciclos
- **BRANCH**: 4 ciclos

*Voc√™ pode modificar essas configura√ß√µes diretamente na interface gr√°fica antes de configurar o simulador*

## üéì Conceitos Implementados

### Algoritmo de Tomasulo
- **Renomea√ß√£o din√¢mica de registradores** via Register Alias Table (RAT)
- **Execu√ß√£o fora de ordem** (Out-of-Order Execution)
- **Elimina√ß√£o de hazards WAR e WAW** atrav√©s de tags de Reservation Stations
- **Broadcast de resultados** via Common Data Bus (CDB)
- **Commit in-order** para preservar a sem√¢ntica sequencial do programa

### Esta√ß√µes de Reserva (Reservation Stations)
- Armazenam instru√ß√µes aguardando operandos
- Mant√™m valores (Vj, Vk) ou tags de depend√™ncias (Qj, Qk)
- Executam opera√ß√µes assim que os operandos est√£o dispon√≠veis
- Diferentes tipos: ADD/SUB, LOAD/STORE, MUL/DIV, BRANCH

### Register Alias Table (RAT)
- Mapeia cada registrador para a RS que produzir√° seu pr√≥ximo valor
- Elimina depend√™ncias falsas (WAR e WAW)
- Permite renomea√ß√£o de registradores

### Especula√ß√£o de Desvios
- Branches sempre s√£o tomados nesta implementa√ß√£o
- Instru√ß√µes ap√≥s branches n√£o resolvidos podem executar especulativamente
- Squashing (descarte) de instru√ß√µes quando branch √© resolvido
- Permite explorar paralelismo de instru√ß√µes mesmo com branches

## üìö Para Estudantes

### Experimentos Sugeridos

1. **Analise depend√™ncias**:
   ```assembly
   ADD R1 R2 R3
   MUL R4 R1 R5   # Depende de R1 (Qj aponta para RS_ADD)
   SUB R6 R4 R2   # Depende de R4 (Qj aponta para RS_MULT)
   ```
   Use **Pr√≥ximo Ciclo** para ver como as instru√ß√µes esperam (Qj/Qk) at√© os valores ficarem prontos

2. **Observe paralelismo**:
   ```assembly
   ADD R1 R2 R3
   MUL R4 R5 R6   # Independente! Executa em paralelo com ADD
   ```
   Veja que ambas executam simultaneamente nas suas respectivas RSs

3. **Teste hazards WAW**:
   ```assembly
   ADD R1 R2 R3
   SUB R1 R4 R5   # WAW hazard em R1 - resolvido pela RAT!
   MUL R6 R1 R7   # Pega o valor correto (de SUB, n√£o ADD)
   ```
   A RAT garante que R6 receber√° o valor da SUB

4. **Especula√ß√£o de desvio**:
   ```assembly
   BEQ 5 R1 R2      # ID 0: Se R1 == R2, pula para instru√ß√£o 5
   ADD R3 R4 R5     # ID 1: Executa especulativamente
   MUL R6 R3 R7     # ID 2: Tamb√©m especulativa
   SUB R8 R9 R10    # ID 3
   DIV R1 R2 R3     # ID 4
   ADD R7 R8 R9     # ID 5: Alvo do branch
   ```
   Observe como as instru√ß√µes 1-4 podem ser descartadas se o branch for tomado

## üîç Detalhes de Implementa√ß√£o

### Est√°gios do Pipeline

Cada ciclo executa os seguintes est√°gios em ordem:

1. **Commit**
   - Processa a primeira instru√ß√£o n√£o comitada (in-order)
   - Atualiza Register File com o resultado
   - Libera Reservation Station
   - Resolve branches e faz squashing se necess√°rio

2. **Write Result**
   - Escreve resultado da RS que terminou no CDB
   - Faz broadcast para todas as RSs esperando (atualiza Vj/Vk)
   - Atualiza Register File se for o produtor atual
   - Uma √∫nica RS escreve por ciclo (simplifica√ß√£o)

3. **Execute**
   - Para cada RS ocupada:
     - Se operandos prontos (Qj == Qk == None), executa
     - Decrementa lat√™ncia at√© chegar a zero
     - Marca ciclo de fim de execu√ß√£o

4. **Issue (Despacho)**
   - Pega pr√≥xima instru√ß√£o do Program Counter
   - Verifica se h√° RS livre do tipo apropriado
   - Aloca RS e atribui instru√ß√£o
   - L√™ operandos ou registra depend√™ncias (Qj, Qk)
   - Atualiza Register Alias Table (produtor do registrador destino)
   - Incrementa PC

### Estrutura de Arquivos

```
Tomasulo-Algorithm-Simulator/
‚îú‚îÄ‚îÄ Instruction.py              # Classe Instruction e enum Op
‚îú‚îÄ‚îÄ ReservationStation.py       # Classe ReservationStation
‚îú‚îÄ‚îÄ RegisterFile.py             # Classes RegisterStatus e RegisterFile
‚îú‚îÄ‚îÄ TOMASSULLLERoriSimulator.py # L√≥gica principal do simulador
‚îú‚îÄ‚îÄ TOMASSULLLERoriGUI.py       # Interface gr√°fica (Tkinter)
‚îú‚îÄ‚îÄ README.md                   # Este arquivo
‚îú‚îÄ‚îÄ ARQUITETURA.md              # Documenta√ß√£o detalhada da arquitetura
‚îî‚îÄ‚îÄ exemplos_programas.md       # Exemplos de programas
```

### Estruturas de Dados Principais

**Instruction** (`Instruction.py:15-128`):
```python
- id: ID da instru√ß√£o (baseado em zero)
- op: Opera√ß√£o (ADD, SUB, MUL, DIV, LD, ST, BEQ, BNE)
- dest, src1, src2: Registradores operandos
- issue_cycle, start_exec_cycle, end_exec_cycle: Tracking do pipeline
- write_result_cycle, commit_cycle: Mais tracking
- squashed: Se foi descartada por misprediction
- branch_target_id, branch_taken: Para branches
```

**ReservationStation** (`ReservationStation.py:1-93`):
```python
- name: Nome da esta√ß√£o (ex: "RS_ADD_1")
- busy: Est√° ocupada?
- op: Opera√ß√£o sendo executada
- Vj, Vk: Valores dos operandos
- Qj, Qk: Tags das RSs produzindo operandos (depend√™ncias)
- instruction: Refer√™ncia para a instru√ß√£o
- result: Resultado calculado
```

**RegisterFile** (`RegisterFile.py:19-42`):
```python
- registers: Dicion√°rio de RegisterStatus
  - value: Valor atual do registrador
  - producer_tag: Nome da RS que produzir√° o pr√≥ximo valor (RAT)
```

## üêõ Limita√ß√µes e Simplifica√ß√µes

- **Predi√ß√£o de desvio**: Sempre assume que branches s√£o tomados (simplifica√ß√£o)
- **Mem√≥ria**: Simplificada, sem hierarquia de cache
- **CDB**: Apenas uma RS pode escrever por ciclo (CDB real pode ter m√∫ltiplos barramentos)
- **Exce√ß√µes**: N√£o h√° tratamento de exce√ß√µes (divis√£o por zero, overflow, etc.)
- **Instru√ß√µes imediatas**: Valores imediatos devem ser passados como registradores

## üìÅ Estrutura do Projeto

O projeto segue uma arquitetura modular orientada a objetos:

- **Instruction.py**: Define a classe de instru√ß√µes e o enum de opera√ß√µes
- **ReservationStation.py**: Implementa as esta√ß√µes de reserva
- **RegisterFile.py**: Gerencia registradores e Register Alias Table
- **TOMASSULLLERoriSimulator.py**: Motor de simula√ß√£o do algoritmo de Tomasulo
- **TOMASSULLLERoriGUI.py**: Interface gr√°fica usando Tkinter

Para mais detalhes sobre a arquitetura interna, consulte `ARQUITETURA.md`.

## üìù Licen√ßa

Este projeto √© de c√≥digo aberto para fins educacionais.

## üë®‚Äçüíª Desenvolvimento

Desenvolvido para o curso de Arquitetura de Computadores.

**Tecnologias**:
- Python 3
- Tkinter para GUI
- Paradigma orientado a objetos

---

**Divirta-se aprendendo sobre arquiteturas superescalares!** üöÄ
