Timing Analyzer report for DATA_PATH
Fri Nov 17 22:22:40 2023
Quartus Prime Version 19.1.0 Build 670 09/22/2019 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'CLK'
 13. Slow 1200mV 85C Model Hold: 'CLK'
 14. Slow 1200mV 85C Model Metastability Summary
 15. Slow 1200mV 0C Model Fmax Summary
 16. Slow 1200mV 0C Model Setup Summary
 17. Slow 1200mV 0C Model Hold Summary
 18. Slow 1200mV 0C Model Recovery Summary
 19. Slow 1200mV 0C Model Removal Summary
 20. Slow 1200mV 0C Model Minimum Pulse Width Summary
 21. Slow 1200mV 0C Model Setup: 'CLK'
 22. Slow 1200mV 0C Model Hold: 'CLK'
 23. Slow 1200mV 0C Model Metastability Summary
 24. Fast 1200mV 0C Model Setup Summary
 25. Fast 1200mV 0C Model Hold Summary
 26. Fast 1200mV 0C Model Recovery Summary
 27. Fast 1200mV 0C Model Removal Summary
 28. Fast 1200mV 0C Model Minimum Pulse Width Summary
 29. Fast 1200mV 0C Model Setup: 'CLK'
 30. Fast 1200mV 0C Model Hold: 'CLK'
 31. Fast 1200mV 0C Model Metastability Summary
 32. Multicorner Timing Analysis Summary
 33. Board Trace Model Assignments
 34. Input Transition Times
 35. Signal Integrity Metrics (Slow 1200mv 0c Model)
 36. Signal Integrity Metrics (Slow 1200mv 85c Model)
 37. Signal Integrity Metrics (Fast 1200mv 0c Model)
 38. Setup Transfers
 39. Hold Transfers
 40. Report TCCS
 41. Report RSKM
 42. Unconstrained Paths Summary
 43. Clock Status Summary
 44. Unconstrained Input Ports
 45. Unconstrained Output Ports
 46. Unconstrained Input Ports
 47. Unconstrained Output Ports
 48. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2019  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 19.1.0 Build 670 09/22/2019 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; DATA_PATH                                           ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE115F29C7                                       ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 6           ;
; Maximum allowed            ; 6           ;
;                            ;             ;
; Average used               ; 1.14        ;
; Maximum used               ; 6           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   4.5%      ;
;     Processor 3            ;   2.3%      ;
;     Processors 4-6         ;   2.3%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; CLK        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 106.25 MHz ; 106.25 MHz      ; CLK        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; CLK   ; -8.412 ; -1908.967          ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; CLK   ; 0.796 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; CLK   ; -3.000 ; -1443.485                        ;
+-------+--------+----------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLK'                                                                                                                                  ;
+--------+------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; -8.412 ; registro_n_reset:REG_B|FF_D:\REG:0:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:31:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.301      ; 9.711      ;
; -8.410 ; registro_n_reset:REG_A|FF_D:\REG:0:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:31:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.301      ; 9.709      ;
; -8.376 ; registro_n_reset:REG_A|FF_D:\REG:3:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:31:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.301      ; 9.675      ;
; -8.257 ; registro_n_reset:REG_B|FF_D:\REG:1:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:31:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.301      ; 9.556      ;
; -8.252 ; registro_n_reset:REG_B|FF_D:\REG:0:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:29:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.301      ; 9.551      ;
; -8.238 ; registro_n_reset:REG_A|FF_D:\REG:0:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:29:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.301      ; 9.537      ;
; -8.216 ; registro_n_reset:REG_A|FF_D:\REG:3:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:29:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.301      ; 9.515      ;
; -8.213 ; registro_n_reset:REG_B|FF_D:\REG:3:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:31:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.301      ; 9.512      ;
; -8.208 ; registro_n_reset:REG_A|FF_D:\REG:0:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:30:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.301      ; 9.507      ;
; -8.202 ; registro_n_reset:REG_B|FF_D:\REG:0:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:30:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.301      ; 9.501      ;
; -8.158 ; registro_n_reset:REG_A|FF_D:\REG:3:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:30:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.301      ; 9.457      ;
; -8.131 ; registro_n_reset:REG_A|FF_D:\REG:1:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:31:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.301      ; 9.430      ;
; -8.085 ; registro_n_reset:REG_B|FF_D:\REG:1:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:29:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.301      ; 9.384      ;
; -8.055 ; registro_n_reset:REG_B|FF_D:\REG:1:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:30:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.301      ; 9.354      ;
; -8.053 ; registro_n_reset:REG_B|FF_D:\REG:3:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:29:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.301      ; 9.352      ;
; -7.995 ; registro_n_reset:REG_B|FF_D:\REG:3:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:30:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.301      ; 9.294      ;
; -7.984 ; registro_n_reset:REG_A|FF_D:\REG:2:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:31:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.301      ; 9.283      ;
; -7.959 ; registro_n_reset:REG_A|FF_D:\REG:1:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:29:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.301      ; 9.258      ;
; -7.929 ; registro_n_reset:REG_A|FF_D:\REG:1:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:30:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.301      ; 9.228      ;
; -7.878 ; registro_n_reset:REG_B|FF_D:\REG:0:REG|Q ; FF_D:REG_cout|Q                           ; CLK          ; CLK         ; 1.000        ; 0.301      ; 9.177      ;
; -7.875 ; registro_n_reset:REG_A|FF_D:\REG:0:REG|Q ; FF_D:REG_cout|Q                           ; CLK          ; CLK         ; 1.000        ; 0.301      ; 9.174      ;
; -7.862 ; registro_n_reset:REG_B|FF_D:\REG:0:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:28:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.301      ; 9.161      ;
; -7.862 ; registro_n_reset:REG_B|FF_D:\REG:4:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:31:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.304      ; 9.164      ;
; -7.848 ; registro_n_reset:REG_A|FF_D:\REG:0:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:28:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.301      ; 9.147      ;
; -7.842 ; registro_n_reset:REG_A|FF_D:\REG:3:REG|Q ; FF_D:REG_cout|Q                           ; CLK          ; CLK         ; 1.000        ; 0.301      ; 9.141      ;
; -7.826 ; registro_n_reset:REG_A|FF_D:\REG:3:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:28:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.301      ; 9.125      ;
; -7.812 ; registro_n_reset:REG_A|FF_D:\REG:2:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:29:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.301      ; 9.111      ;
; -7.782 ; registro_n_reset:REG_A|FF_D:\REG:2:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:30:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.301      ; 9.081      ;
; -7.722 ; registro_n_reset:REG_B|FF_D:\REG:1:REG|Q ; FF_D:REG_cout|Q                           ; CLK          ; CLK         ; 1.000        ; 0.301      ; 9.021      ;
; -7.702 ; registro_n_reset:REG_B|FF_D:\REG:5:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:31:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.302      ; 9.002      ;
; -7.691 ; registro_n_reset:REG_B|FF_D:\REG:1:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:28:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.301      ; 8.990      ;
; -7.690 ; registro_n_reset:REG_B|FF_D:\REG:4:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:29:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.304      ; 8.992      ;
; -7.679 ; registro_n_reset:REG_B|FF_D:\REG:3:REG|Q ; FF_D:REG_cout|Q                           ; CLK          ; CLK         ; 1.000        ; 0.301      ; 8.978      ;
; -7.666 ; registro_n_reset:REG_A|FF_D:\REG:0:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:27:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.326      ; 8.990      ;
; -7.663 ; registro_n_reset:REG_B|FF_D:\REG:3:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:28:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.301      ; 8.962      ;
; -7.660 ; registro_n_reset:REG_B|FF_D:\REG:4:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:30:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.304      ; 8.962      ;
; -7.660 ; registro_n_reset:REG_B|FF_D:\REG:0:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:27:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.326      ; 8.984      ;
; -7.607 ; registro_n_reset:REG_A|FF_D:\REG:3:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:27:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.326      ; 8.931      ;
; -7.596 ; registro_n_reset:REG_A|FF_D:\REG:1:REG|Q ; FF_D:REG_cout|Q                           ; CLK          ; CLK         ; 1.000        ; 0.301      ; 8.895      ;
; -7.574 ; registro_n_reset:REG_B|FF_D:\REG:0:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:24:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.083     ; 8.489      ;
; -7.571 ; registro_n_reset:REG_B|FF_D:\REG:0:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:23:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.083     ; 8.486      ;
; -7.565 ; registro_n_reset:REG_A|FF_D:\REG:1:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:28:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.301      ; 8.864      ;
; -7.560 ; registro_n_reset:REG_A|FF_D:\REG:0:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:24:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.083     ; 8.475      ;
; -7.557 ; registro_n_reset:REG_B|FF_D:\REG:9:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:31:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.095     ; 8.460      ;
; -7.557 ; registro_n_reset:REG_A|FF_D:\REG:0:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:23:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.083     ; 8.472      ;
; -7.538 ; registro_n_reset:REG_A|FF_D:\REG:3:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:24:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.083     ; 8.453      ;
; -7.535 ; registro_n_reset:REG_A|FF_D:\REG:3:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:23:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.083     ; 8.450      ;
; -7.530 ; registro_n_reset:REG_B|FF_D:\REG:5:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:29:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.302      ; 8.830      ;
; -7.521 ; registro_n_reset:REG_B|FF_D:\REG:2:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:31:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.301      ; 8.820      ;
; -7.513 ; registro_n_reset:REG_B|FF_D:\REG:1:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:27:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.326      ; 8.837      ;
; -7.502 ; registro_n_reset:REG_B|FF_D:\REG:0:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:26:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.301      ; 8.801      ;
; -7.500 ; registro_n_reset:REG_B|FF_D:\REG:5:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:30:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.302      ; 8.800      ;
; -7.488 ; registro_n_reset:REG_A|FF_D:\REG:0:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:26:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.301      ; 8.787      ;
; -7.473 ; registro_n_reset:REG_A|FF_D:\REG:6:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:31:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.301      ; 8.772      ;
; -7.466 ; registro_n_reset:REG_A|FF_D:\REG:3:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:26:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.301      ; 8.765      ;
; -7.449 ; registro_n_reset:REG_A|FF_D:\REG:2:REG|Q ; FF_D:REG_cout|Q                           ; CLK          ; CLK         ; 1.000        ; 0.301      ; 8.748      ;
; -7.449 ; registro_n_reset:REG_B|FF_D:\REG:3:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:27:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.326      ; 8.773      ;
; -7.446 ; registro_n_reset:REG_B|FF_D:\REG:6:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:31:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.301      ; 8.745      ;
; -7.423 ; registro_n_reset:REG_A|FF_D:\REG:9:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:31:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.095     ; 8.326      ;
; -7.420 ; registro_n_reset:REG_A|FF_D:\REG:2:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:28:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.301      ; 8.719      ;
; -7.402 ; registro_n_reset:REG_B|FF_D:\REG:1:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:24:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.083     ; 8.317      ;
; -7.398 ; registro_n_reset:REG_B|FF_D:\REG:1:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:23:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.083     ; 8.313      ;
; -7.397 ; registro_n_reset:REG_B|FF_D:\REG:9:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:29:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.095     ; 8.300      ;
; -7.387 ; registro_n_reset:REG_A|FF_D:\REG:1:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:27:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.326      ; 8.711      ;
; -7.385 ; registro_n_reset:REG_A|FF_D:\REG:5:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:31:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.302      ; 8.685      ;
; -7.375 ; registro_n_reset:REG_B|FF_D:\REG:3:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:24:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.083     ; 8.290      ;
; -7.372 ; registro_n_reset:REG_B|FF_D:\REG:3:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:23:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.083     ; 8.287      ;
; -7.353 ; registro_n_reset:REG_B|FF_D:\REG:9:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:30:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.095     ; 8.256      ;
; -7.349 ; registro_n_reset:REG_B|FF_D:\REG:2:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:29:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.301      ; 8.648      ;
; -7.327 ; registro_n_reset:REG_B|FF_D:\REG:4:REG|Q ; FF_D:REG_cout|Q                           ; CLK          ; CLK         ; 1.000        ; 0.304      ; 8.629      ;
; -7.327 ; registro_n_reset:REG_B|FF_D:\REG:1:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:26:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.301      ; 8.626      ;
; -7.319 ; registro_n_reset:REG_B|FF_D:\REG:2:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:30:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.301      ; 8.618      ;
; -7.303 ; registro_n_reset:REG_B|FF_D:\REG:3:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:26:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.301      ; 8.602      ;
; -7.301 ; registro_n_reset:REG_A|FF_D:\REG:6:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:29:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.301      ; 8.600      ;
; -7.296 ; registro_n_reset:REG_B|FF_D:\REG:4:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:28:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.304      ; 8.598      ;
; -7.286 ; registro_n_reset:REG_B|FF_D:\REG:6:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:29:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.301      ; 8.585      ;
; -7.276 ; registro_n_reset:REG_A|FF_D:\REG:1:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:24:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.083     ; 8.191      ;
; -7.272 ; registro_n_reset:REG_A|FF_D:\REG:1:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:23:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.083     ; 8.187      ;
; -7.271 ; registro_n_reset:REG_A|FF_D:\REG:6:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:30:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.301      ; 8.570      ;
; -7.251 ; registro_n_reset:REG_A|FF_D:\REG:9:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:29:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.095     ; 8.154      ;
; -7.240 ; registro_n_reset:REG_A|FF_D:\REG:2:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:27:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.326      ; 8.564      ;
; -7.228 ; registro_n_reset:REG_B|FF_D:\REG:6:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:30:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.301      ; 8.527      ;
; -7.221 ; registro_n_reset:REG_A|FF_D:\REG:9:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:30:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.095     ; 8.124      ;
; -7.213 ; registro_n_reset:REG_A|FF_D:\REG:5:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:29:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.302      ; 8.513      ;
; -7.201 ; registro_n_reset:REG_A|FF_D:\REG:1:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:26:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.301      ; 8.500      ;
; -7.183 ; registro_n_reset:REG_A|FF_D:\REG:5:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:30:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.302      ; 8.483      ;
; -7.167 ; registro_n_reset:REG_B|FF_D:\REG:5:REG|Q ; FF_D:REG_cout|Q                           ; CLK          ; CLK         ; 1.000        ; 0.302      ; 8.467      ;
; -7.136 ; registro_n_reset:REG_B|FF_D:\REG:5:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:28:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.302      ; 8.436      ;
; -7.135 ; registro_n_reset:REG_A|FF_D:\REG:4:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:31:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.301      ; 8.434      ;
; -7.132 ; registro_n_reset:REG_A|FF_D:\REG:2:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:24:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.083     ; 8.047      ;
; -7.129 ; registro_n_reset:REG_A|FF_D:\REG:2:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:23:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.083     ; 8.044      ;
; -7.118 ; registro_n_reset:REG_B|FF_D:\REG:4:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:27:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.329      ; 8.445      ;
; -7.115 ; registro_n_reset:REG_B|FF_D:\REG:0:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:25:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.301      ; 8.414      ;
; -7.101 ; registro_n_reset:REG_A|FF_D:\REG:0:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:25:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.301      ; 8.400      ;
; -7.079 ; registro_n_reset:REG_A|FF_D:\REG:3:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:25:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.301      ; 8.378      ;
; -7.060 ; registro_n_reset:REG_A|FF_D:\REG:2:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:26:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.301      ; 8.359      ;
; -7.041 ; registro_n_reset:REG_B|FF_D:\REG:0:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:22:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.079     ; 7.960      ;
; -7.035 ; registro_n_reset:REG_A|FF_D:\REG:0:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:22:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.079     ; 7.954      ;
; -7.023 ; registro_n_reset:REG_B|FF_D:\REG:9:REG|Q ; FF_D:REG_cout|Q                           ; CLK          ; CLK         ; 1.000        ; -0.095     ; 7.926      ;
; -7.007 ; registro_n_reset:REG_B|FF_D:\REG:9:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:28:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.095     ; 7.910      ;
+--------+------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLK'                                                                                                                                                                                                         ;
+-------+------------------------------------------------------------------------------+------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                    ; To Node                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------+------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.796 ; registro_n_reset:REG_B|FF_D:\REG:30:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:30:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.097      ; 1.079      ;
; 0.815 ; registro_n_reset:REG_B|FF_D:\REG:7:REG|Q                                     ; registro_n_reset:REG_C|FF_D:\REG:7:REG|Q                                     ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.082      ;
; 0.815 ; registro_n_reset:REG_C|FF_D:\REG:7:REG|Q                                     ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG27|FF_D_nr:\REG:7:REG|Q  ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.081      ;
; 0.820 ; registro_n_reset:REG_A|FF_D:\REG:17:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:17:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.087      ;
; 0.820 ; registro_n_reset:REG_A|FF_D:\REG:5:REG|Q                                     ; registro_n_reset:REG_C|FF_D:\REG:5:REG|Q                                     ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.087      ;
; 0.822 ; registro_n_reset:REG_A|FF_D:\REG:12:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:12:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.089      ;
; 0.948 ; registro_n_reset:REG_B|FF_D:\REG:12:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:12:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.215      ;
; 0.964 ; registro_n_reset:REG_A|FF_D:\REG:19:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:19:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.231      ;
; 0.983 ; registro_n_reset:REG_B|FF_D:\REG:13:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:13:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.250      ;
; 0.985 ; registro_n_reset:REG_A|FF_D:\REG:26:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:26:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.243      ;
; 1.005 ; registro_n_reset:REG_C|FF_D:\REG:6:REG|Q                                     ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG28|FF_D_nr:\REG:6:REG|Q  ; CLK          ; CLK         ; 0.000        ; 0.084      ; 1.275      ;
; 1.005 ; registro_n_reset:REG_C|FF_D:\REG:6:REG|Q                                     ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG24|FF_D_nr:\REG:6:REG|Q  ; CLK          ; CLK         ; 0.000        ; 0.084      ; 1.275      ;
; 1.009 ; registro_n_reset:REG_C|FF_D:\REG:19:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG23|FF_D_nr:\REG:19:REG|Q ; CLK          ; CLK         ; 0.000        ; 0.083      ; 1.278      ;
; 1.011 ; registro_n_reset:REG_C|FF_D:\REG:19:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG27|FF_D_nr:\REG:19:REG|Q ; CLK          ; CLK         ; 0.000        ; 0.084      ; 1.281      ;
; 1.012 ; registro_n_reset:REG_C|FF_D:\REG:19:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG19|FF_D_nr:\REG:19:REG|Q ; CLK          ; CLK         ; 0.000        ; 0.083      ; 1.281      ;
; 1.014 ; registro_n_reset:REG_C|FF_D:\REG:19:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG31|FF_D_nr:\REG:19:REG|Q ; CLK          ; CLK         ; 0.000        ; 0.084      ; 1.284      ;
; 1.016 ; registro_n_reset:REG_C|FF_D:\REG:10:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG24|FF_D_nr:\REG:10:REG|Q ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.282      ;
; 1.020 ; registro_n_reset:REG_A|FF_D:\REG:18:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:18:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.287      ;
; 1.020 ; registro_n_reset:REG_B|FF_D:\REG:15:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:15:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.286      ;
; 1.023 ; registro_n_reset:REG_C|FF_D:\REG:21:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG31|FF_D_nr:\REG:21:REG|Q ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.290      ;
; 1.023 ; registro_n_reset:REG_C|FF_D:\REG:21:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG27|FF_D_nr:\REG:21:REG|Q ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.290      ;
; 1.027 ; registro_n_reset:REG_C|FF_D:\REG:10:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG15|FF_D_nr:\REG:10:REG|Q ; CLK          ; CLK         ; 0.000        ; 0.078      ; 1.291      ;
; 1.031 ; registro_n_reset:REG_C|FF_D:\REG:8:REG|Q                                     ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG24|FF_D_nr:\REG:8:REG|Q  ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.297      ;
; 1.037 ; registro_n_reset:REG_C|FF_D:\REG:24:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG23|FF_D_nr:\REG:24:REG|Q ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.303      ;
; 1.037 ; registro_n_reset:REG_C|FF_D:\REG:6:REG|Q                                     ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG20|FF_D_nr:\REG:6:REG|Q  ; CLK          ; CLK         ; 0.000        ; 0.084      ; 1.307      ;
; 1.037 ; registro_n_reset:REG_C|FF_D:\REG:6:REG|Q                                     ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG16|FF_D_nr:\REG:6:REG|Q  ; CLK          ; CLK         ; 0.000        ; 0.084      ; 1.307      ;
; 1.038 ; registro_n_reset:REG_C|FF_D:\REG:24:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG31|FF_D_nr:\REG:24:REG|Q ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.304      ;
; 1.039 ; registro_n_reset:REG_C|FF_D:\REG:8:REG|Q                                     ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG20|FF_D_nr:\REG:8:REG|Q  ; CLK          ; CLK         ; 0.000        ; 0.078      ; 1.303      ;
; 1.044 ; registro_n_reset:REG_C|FF_D:\REG:21:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG21|FF_D_nr:\REG:21:REG|Q ; CLK          ; CLK         ; 0.000        ; 0.083      ; 1.313      ;
; 1.044 ; registro_n_reset:REG_C|FF_D:\REG:8:REG|Q                                     ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG16|FF_D_nr:\REG:8:REG|Q  ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.309      ;
; 1.044 ; registro_n_reset:REG_C|FF_D:\REG:8:REG|Q                                     ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG28|FF_D_nr:\REG:8:REG|Q  ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.309      ;
; 1.045 ; registro_n_reset:REG_C|FF_D:\REG:21:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG17|FF_D_nr:\REG:21:REG|Q ; CLK          ; CLK         ; 0.000        ; 0.083      ; 1.314      ;
; 1.048 ; registro_n_reset:REG_C|FF_D:\REG:7:REG|Q                                     ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG31|FF_D_nr:\REG:7:REG|Q  ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.314      ;
; 1.049 ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG23|FF_D_nr:\REG:24:REG|Q ; registro_n_reset:REG_A|FF_D:\REG:24:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.482      ; 1.717      ;
; 1.057 ; registro_n_reset:REG_C|FF_D:\REG:18:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG25|FF_D_nr:\REG:18:REG|Q ; CLK          ; CLK         ; 0.000        ; 0.085      ; 1.328      ;
; 1.058 ; registro_n_reset:REG_C|FF_D:\REG:18:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG29|FF_D_nr:\REG:18:REG|Q ; CLK          ; CLK         ; 0.000        ; 0.085      ; 1.329      ;
; 1.058 ; registro_n_reset:REG_C|FF_D:\REG:17:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG9|FF_D_nr:\REG:17:REG|Q  ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.325      ;
; 1.072 ; registro_n_reset:REG_B|FF_D:\REG:5:REG|Q                                     ; registro_n_reset:REG_C|FF_D:\REG:5:REG|Q                                     ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.339      ;
; 1.080 ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG27|FF_D_nr:\REG:27:REG|Q ; registro_n_reset:REG_A|FF_D:\REG:27:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.347      ;
; 1.097 ; registro_n_reset:REG_A|FF_D:\REG:29:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:29:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.097      ; 1.380      ;
; 1.097 ; registro_n_reset:REG_C|FF_D:\REG:4:REG|Q                                     ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG3|FF_D_nr:\REG:4:REG|Q   ; CLK          ; CLK         ; 0.000        ; 0.075      ; 1.358      ;
; 1.098 ; registro_n_reset:REG_C|FF_D:\REG:4:REG|Q                                     ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG1|FF_D_nr:\REG:4:REG|Q   ; CLK          ; CLK         ; 0.000        ; 0.075      ; 1.359      ;
; 1.100 ; registro_n_reset:REG_C|FF_D:\REG:10:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG2|FF_D_nr:\REG:10:REG|Q  ; CLK          ; CLK         ; 0.000        ; 0.085      ; 1.371      ;
; 1.100 ; registro_n_reset:REG_C|FF_D:\REG:10:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG0|FF_D_nr:\REG:10:REG|Q  ; CLK          ; CLK         ; 0.000        ; 0.085      ; 1.371      ;
; 1.106 ; registro_n_reset:REG_C|FF_D:\REG:24:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG27|FF_D_nr:\REG:24:REG|Q ; CLK          ; CLK         ; 0.000        ; 0.085      ; 1.377      ;
; 1.107 ; registro_n_reset:REG_A|FF_D:\REG:0:REG|Q                                     ; registro_n_reset:REG_C|FF_D:\REG:0:REG|Q                                     ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.374      ;
; 1.108 ; registro_n_reset:REG_C|FF_D:\REG:5:REG|Q                                     ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG18|FF_D_nr:\REG:5:REG|Q  ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.374      ;
; 1.111 ; registro_n_reset:REG_A|FF_D:\REG:30:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:30:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.517      ; 1.814      ;
; 1.121 ; registro_n_reset:REG_C|FF_D:\REG:17:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG8|FF_D_nr:\REG:17:REG|Q  ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.387      ;
; 1.123 ; registro_n_reset:REG_C|FF_D:\REG:4:REG|Q                                     ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG13|FF_D_nr:\REG:4:REG|Q  ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.388      ;
; 1.125 ; registro_n_reset:REG_C|FF_D:\REG:4:REG|Q                                     ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG12|FF_D_nr:\REG:4:REG|Q  ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.390      ;
; 1.128 ; registro_n_reset:REG_C|FF_D:\REG:21:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG19|FF_D_nr:\REG:21:REG|Q ; CLK          ; CLK         ; 0.000        ; 0.090      ; 1.404      ;
; 1.128 ; registro_n_reset:REG_B|FF_D:\REG:19:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:19:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.394      ;
; 1.129 ; registro_n_reset:REG_C|FF_D:\REG:18:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG10|FF_D_nr:\REG:18:REG|Q ; CLK          ; CLK         ; 0.000        ; 0.092      ; 1.407      ;
; 1.130 ; registro_n_reset:REG_C|FF_D:\REG:18:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG8|FF_D_nr:\REG:18:REG|Q  ; CLK          ; CLK         ; 0.000        ; 0.092      ; 1.408      ;
; 1.136 ; registro_n_reset:REG_C|FF_D:\REG:11:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG26|FF_D_nr:\REG:11:REG|Q ; CLK          ; CLK         ; 0.000        ; 0.078      ; 1.400      ;
; 1.136 ; registro_n_reset:REG_C|FF_D:\REG:11:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG30|FF_D_nr:\REG:11:REG|Q ; CLK          ; CLK         ; 0.000        ; 0.078      ; 1.400      ;
; 1.140 ; registro_n_reset:REG_C|FF_D:\REG:2:REG|Q                                     ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG15|FF_D_nr:\REG:2:REG|Q  ; CLK          ; CLK         ; 0.000        ; 0.078      ; 1.404      ;
; 1.146 ; registro_n_reset:REG_C|FF_D:\REG:2:REG|Q                                     ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG11|FF_D_nr:\REG:2:REG|Q  ; CLK          ; CLK         ; 0.000        ; 0.095      ; 1.427      ;
; 1.146 ; registro_n_reset:REG_A|FF_D:\REG:15:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:15:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.412      ;
; 1.147 ; registro_n_reset:REG_C|FF_D:\REG:2:REG|Q                                     ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG9|FF_D_nr:\REG:2:REG|Q   ; CLK          ; CLK         ; 0.000        ; 0.095      ; 1.428      ;
; 1.149 ; registro_n_reset:REG_C|FF_D:\REG:8:REG|Q                                     ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG29|FF_D_nr:\REG:8:REG|Q  ; CLK          ; CLK         ; 0.000        ; 0.078      ; 1.413      ;
; 1.150 ; registro_n_reset:REG_C|FF_D:\REG:8:REG|Q                                     ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG21|FF_D_nr:\REG:8:REG|Q  ; CLK          ; CLK         ; 0.000        ; 0.078      ; 1.414      ;
; 1.150 ; registro_n_reset:REG_C|FF_D:\REG:4:REG|Q                                     ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG11|FF_D_nr:\REG:4:REG|Q  ; CLK          ; CLK         ; 0.000        ; 0.094      ; 1.430      ;
; 1.151 ; registro_n_reset:REG_C|FF_D:\REG:4:REG|Q                                     ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG9|FF_D_nr:\REG:4:REG|Q   ; CLK          ; CLK         ; 0.000        ; 0.094      ; 1.431      ;
; 1.153 ; registro_n_reset:REG_C|FF_D:\REG:21:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG23|FF_D_nr:\REG:21:REG|Q ; CLK          ; CLK         ; 0.000        ; 0.091      ; 1.430      ;
; 1.161 ; registro_n_reset:REG_C|FF_D:\REG:22:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG19|FF_D_nr:\REG:22:REG|Q ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.427      ;
; 1.184 ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG31|FF_D_nr:\REG:24:REG|Q ; registro_n_reset:REG_B|FF_D:\REG:24:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.482      ; 1.852      ;
; 1.184 ; registro_n_reset:REG_B|FF_D:\REG:29:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:29:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.097      ; 1.467      ;
; 1.186 ; registro_n_reset:REG_A|FF_D:\REG:29:REG|Q                                    ; FF_D:REG_cout|Q                                                              ; CLK          ; CLK         ; 0.000        ; 0.098      ; 1.470      ;
; 1.191 ; registro_n_reset:REG_B|FF_D:\REG:0:REG|Q                                     ; registro_n_reset:REG_C|FF_D:\REG:0:REG|Q                                     ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.458      ;
; 1.196 ; registro_n_reset:REG_A|FF_D:\REG:24:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:24:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; -0.303     ; 1.079      ;
; 1.199 ; registro_n_reset:REG_B|FF_D:\REG:26:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:26:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.457      ;
; 1.202 ; registro_n_reset:REG_B|FF_D:\REG:23:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:23:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; -0.303     ; 1.085      ;
; 1.221 ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG27|FF_D_nr:\REG:25:REG|Q ; registro_n_reset:REG_A|FF_D:\REG:25:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.488      ;
; 1.224 ; registro_n_reset:REG_B|FF_D:\REG:29:REG|Q                                    ; FF_D:REG_cout|Q                                                              ; CLK          ; CLK         ; 0.000        ; 0.098      ; 1.508      ;
; 1.238 ; registro_n_reset:REG_C|FF_D:\REG:23:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG24|FF_D_nr:\REG:23:REG|Q ; CLK          ; CLK         ; 0.000        ; 0.084      ; 1.508      ;
; 1.239 ; registro_n_reset:REG_A|FF_D:\REG:31:REG|Q                                    ; FF_D:REG_cout|Q                                                              ; CLK          ; CLK         ; 0.000        ; 0.480      ; 1.905      ;
; 1.240 ; registro_n_reset:REG_C|FF_D:\REG:23:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG28|FF_D_nr:\REG:23:REG|Q ; CLK          ; CLK         ; 0.000        ; 0.084      ; 1.510      ;
; 1.251 ; registro_n_reset:REG_A|FF_D:\REG:27:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:27:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.543      ; 1.980      ;
; 1.251 ; registro_n_reset:REG_C|FF_D:\REG:24:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG20|FF_D_nr:\REG:24:REG|Q ; CLK          ; CLK         ; 0.000        ; 0.085      ; 1.522      ;
; 1.251 ; registro_n_reset:REG_C|FF_D:\REG:24:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG16|FF_D_nr:\REG:24:REG|Q ; CLK          ; CLK         ; 0.000        ; 0.085      ; 1.522      ;
; 1.268 ; registro_n_reset:REG_A|FF_D:\REG:31:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:31:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.480      ; 1.934      ;
; 1.272 ; registro_n_reset:REG_C|FF_D:\REG:23:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG16|FF_D_nr:\REG:23:REG|Q ; CLK          ; CLK         ; 0.000        ; 0.085      ; 1.543      ;
; 1.274 ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG15|FF_D_nr:\REG:10:REG|Q ; registro_n_reset:REG_B|FF_D:\REG:10:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.484      ; 1.944      ;
; 1.274 ; registro_n_reset:REG_B|FF_D:\REG:30:REG|Q                                    ; FF_D:REG_cout|Q                                                              ; CLK          ; CLK         ; 0.000        ; 0.098      ; 1.558      ;
; 1.275 ; registro_n_reset:REG_C|FF_D:\REG:23:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG20|FF_D_nr:\REG:23:REG|Q ; CLK          ; CLK         ; 0.000        ; 0.085      ; 1.546      ;
; 1.280 ; registro_n_reset:REG_C|FF_D:\REG:24:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG28|FF_D_nr:\REG:24:REG|Q ; CLK          ; CLK         ; 0.000        ; 0.084      ; 1.550      ;
; 1.281 ; registro_n_reset:REG_C|FF_D:\REG:24:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG24|FF_D_nr:\REG:24:REG|Q ; CLK          ; CLK         ; 0.000        ; 0.084      ; 1.551      ;
; 1.284 ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG31|FF_D_nr:\REG:24:REG|Q ; registro_n_reset:REG_A|FF_D:\REG:24:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.482      ; 1.952      ;
; 1.285 ; registro_n_reset:REG_A|FF_D:\REG:11:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:11:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.553      ;
; 1.288 ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG31|FF_D_nr:\REG:27:REG|Q ; registro_n_reset:REG_A|FF_D:\REG:27:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.554      ;
; 1.291 ; registro_n_reset:REG_C|FF_D:\REG:12:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG31|FF_D_nr:\REG:12:REG|Q ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.557      ;
; 1.292 ; registro_n_reset:REG_C|FF_D:\REG:12:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG23|FF_D_nr:\REG:12:REG|Q ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.558      ;
; 1.300 ; registro_n_reset:REG_C|FF_D:\REG:17:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG25|FF_D_nr:\REG:17:REG|Q ; CLK          ; CLK         ; 0.000        ; 0.085      ; 1.571      ;
; 1.301 ; registro_n_reset:REG_C|FF_D:\REG:17:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG29|FF_D_nr:\REG:17:REG|Q ; CLK          ; CLK         ; 0.000        ; 0.085      ; 1.572      ;
; 1.301 ; registro_n_reset:REG_B|FF_D:\REG:18:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:18:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.083      ; 1.570      ;
; 1.302 ; registro_n_reset:REG_C|FF_D:\REG:19:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG17|FF_D_nr:\REG:19:REG|Q ; CLK          ; CLK         ; 0.000        ; 0.086      ; 1.574      ;
; 1.302 ; registro_n_reset:REG_C|FF_D:\REG:19:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG21|FF_D_nr:\REG:19:REG|Q ; CLK          ; CLK         ; 0.000        ; 0.086      ; 1.574      ;
; 1.302 ; registro_n_reset:REG_C|FF_D:\REG:15:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG6|FF_D_nr:\REG:15:REG|Q  ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.568      ;
+-------+------------------------------------------------------------------------------+------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 115.01 MHz ; 115.01 MHz      ; CLK        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; CLK   ; -7.695 ; -1670.223         ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; CLK   ; 0.736 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; CLK   ; -3.000 ; -1443.485                       ;
+-------+--------+---------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLK'                                                                                                                                   ;
+--------+------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; -7.695 ; registro_n_reset:REG_A|FF_D:\REG:0:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:31:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.277      ; 8.971      ;
; -7.690 ; registro_n_reset:REG_B|FF_D:\REG:0:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:31:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.277      ; 8.966      ;
; -7.604 ; registro_n_reset:REG_A|FF_D:\REG:3:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:31:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.278      ; 8.881      ;
; -7.559 ; registro_n_reset:REG_B|FF_D:\REG:1:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:31:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.277      ; 8.835      ;
; -7.554 ; registro_n_reset:REG_A|FF_D:\REG:0:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:29:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.276      ; 8.829      ;
; -7.549 ; registro_n_reset:REG_B|FF_D:\REG:0:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:29:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.276      ; 8.824      ;
; -7.519 ; registro_n_reset:REG_A|FF_D:\REG:0:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:30:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.276      ; 8.794      ;
; -7.514 ; registro_n_reset:REG_B|FF_D:\REG:0:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:30:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.276      ; 8.789      ;
; -7.485 ; registro_n_reset:REG_B|FF_D:\REG:3:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:31:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.278      ; 8.762      ;
; -7.463 ; registro_n_reset:REG_A|FF_D:\REG:3:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:29:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.277      ; 8.739      ;
; -7.444 ; registro_n_reset:REG_A|FF_D:\REG:1:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:31:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.277      ; 8.720      ;
; -7.428 ; registro_n_reset:REG_A|FF_D:\REG:3:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:30:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.277      ; 8.704      ;
; -7.418 ; registro_n_reset:REG_B|FF_D:\REG:1:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:29:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.276      ; 8.693      ;
; -7.383 ; registro_n_reset:REG_B|FF_D:\REG:1:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:30:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.276      ; 8.658      ;
; -7.344 ; registro_n_reset:REG_B|FF_D:\REG:3:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:29:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.277      ; 8.620      ;
; -7.309 ; registro_n_reset:REG_B|FF_D:\REG:3:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:30:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.277      ; 8.585      ;
; -7.303 ; registro_n_reset:REG_A|FF_D:\REG:1:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:29:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.276      ; 8.578      ;
; -7.302 ; registro_n_reset:REG_A|FF_D:\REG:2:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:31:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.277      ; 8.578      ;
; -7.268 ; registro_n_reset:REG_A|FF_D:\REG:1:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:30:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.276      ; 8.543      ;
; -7.210 ; registro_n_reset:REG_A|FF_D:\REG:0:REG|Q ; FF_D:REG_cout|Q                           ; CLK          ; CLK         ; 1.000        ; 0.277      ; 8.486      ;
; -7.205 ; registro_n_reset:REG_B|FF_D:\REG:0:REG|Q ; FF_D:REG_cout|Q                           ; CLK          ; CLK         ; 1.000        ; 0.277      ; 8.481      ;
; -7.197 ; registro_n_reset:REG_B|FF_D:\REG:4:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:31:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.280      ; 8.476      ;
; -7.191 ; registro_n_reset:REG_A|FF_D:\REG:0:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:28:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.276      ; 8.466      ;
; -7.186 ; registro_n_reset:REG_B|FF_D:\REG:0:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:28:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.276      ; 8.461      ;
; -7.161 ; registro_n_reset:REG_A|FF_D:\REG:2:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:29:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.276      ; 8.436      ;
; -7.126 ; registro_n_reset:REG_A|FF_D:\REG:2:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:30:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.276      ; 8.401      ;
; -7.119 ; registro_n_reset:REG_A|FF_D:\REG:3:REG|Q ; FF_D:REG_cout|Q                           ; CLK          ; CLK         ; 1.000        ; 0.278      ; 8.396      ;
; -7.100 ; registro_n_reset:REG_A|FF_D:\REG:3:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:28:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.277      ; 8.376      ;
; -7.074 ; registro_n_reset:REG_B|FF_D:\REG:1:REG|Q ; FF_D:REG_cout|Q                           ; CLK          ; CLK         ; 1.000        ; 0.277      ; 8.350      ;
; -7.060 ; registro_n_reset:REG_B|FF_D:\REG:5:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:31:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.280      ; 8.339      ;
; -7.056 ; registro_n_reset:REG_B|FF_D:\REG:4:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:29:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.279      ; 8.334      ;
; -7.055 ; registro_n_reset:REG_B|FF_D:\REG:1:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:28:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.276      ; 8.330      ;
; -7.031 ; registro_n_reset:REG_A|FF_D:\REG:0:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:27:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.300      ; 8.330      ;
; -7.026 ; registro_n_reset:REG_B|FF_D:\REG:0:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:27:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.300      ; 8.325      ;
; -7.021 ; registro_n_reset:REG_B|FF_D:\REG:4:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:30:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.279      ; 8.299      ;
; -7.000 ; registro_n_reset:REG_B|FF_D:\REG:3:REG|Q ; FF_D:REG_cout|Q                           ; CLK          ; CLK         ; 1.000        ; 0.278      ; 8.277      ;
; -6.981 ; registro_n_reset:REG_B|FF_D:\REG:3:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:28:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.277      ; 8.257      ;
; -6.959 ; registro_n_reset:REG_A|FF_D:\REG:1:REG|Q ; FF_D:REG_cout|Q                           ; CLK          ; CLK         ; 1.000        ; 0.277      ; 8.235      ;
; -6.940 ; registro_n_reset:REG_A|FF_D:\REG:1:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:28:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.276      ; 8.215      ;
; -6.940 ; registro_n_reset:REG_A|FF_D:\REG:3:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:27:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.301      ; 8.240      ;
; -6.919 ; registro_n_reset:REG_B|FF_D:\REG:5:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:29:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.279      ; 8.197      ;
; -6.911 ; registro_n_reset:REG_A|FF_D:\REG:0:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:24:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.075     ; 7.835      ;
; -6.907 ; registro_n_reset:REG_A|FF_D:\REG:0:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:23:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.075     ; 7.831      ;
; -6.906 ; registro_n_reset:REG_B|FF_D:\REG:0:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:24:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.075     ; 7.830      ;
; -6.902 ; registro_n_reset:REG_B|FF_D:\REG:0:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:23:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.075     ; 7.826      ;
; -6.897 ; registro_n_reset:REG_B|FF_D:\REG:9:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:31:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.081     ; 7.815      ;
; -6.895 ; registro_n_reset:REG_B|FF_D:\REG:1:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:27:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.300      ; 8.194      ;
; -6.884 ; registro_n_reset:REG_B|FF_D:\REG:5:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:30:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.279      ; 8.162      ;
; -6.860 ; registro_n_reset:REG_B|FF_D:\REG:2:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:31:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.278      ; 8.137      ;
; -6.855 ; registro_n_reset:REG_A|FF_D:\REG:0:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:26:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.276      ; 8.130      ;
; -6.850 ; registro_n_reset:REG_B|FF_D:\REG:0:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:26:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.276      ; 8.125      ;
; -6.831 ; registro_n_reset:REG_A|FF_D:\REG:6:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:31:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.277      ; 8.107      ;
; -6.821 ; registro_n_reset:REG_B|FF_D:\REG:3:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:27:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.301      ; 8.121      ;
; -6.820 ; registro_n_reset:REG_A|FF_D:\REG:3:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:24:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.074     ; 7.745      ;
; -6.817 ; registro_n_reset:REG_A|FF_D:\REG:2:REG|Q ; FF_D:REG_cout|Q                           ; CLK          ; CLK         ; 1.000        ; 0.277      ; 8.093      ;
; -6.816 ; registro_n_reset:REG_A|FF_D:\REG:3:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:23:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.074     ; 7.741      ;
; -6.798 ; registro_n_reset:REG_A|FF_D:\REG:2:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:28:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.276      ; 8.073      ;
; -6.780 ; registro_n_reset:REG_A|FF_D:\REG:1:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:27:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.300      ; 8.079      ;
; -6.777 ; registro_n_reset:REG_A|FF_D:\REG:9:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:31:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.081     ; 7.695      ;
; -6.777 ; registro_n_reset:REG_B|FF_D:\REG:6:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:31:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.278      ; 8.054      ;
; -6.775 ; registro_n_reset:REG_B|FF_D:\REG:1:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:24:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.075     ; 7.699      ;
; -6.771 ; registro_n_reset:REG_B|FF_D:\REG:1:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:23:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.075     ; 7.695      ;
; -6.764 ; registro_n_reset:REG_A|FF_D:\REG:3:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:26:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.277      ; 8.040      ;
; -6.756 ; registro_n_reset:REG_B|FF_D:\REG:9:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:29:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.082     ; 7.673      ;
; -6.753 ; registro_n_reset:REG_A|FF_D:\REG:5:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:31:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.280      ; 8.032      ;
; -6.721 ; registro_n_reset:REG_B|FF_D:\REG:9:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:30:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.082     ; 7.638      ;
; -6.719 ; registro_n_reset:REG_B|FF_D:\REG:2:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:29:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.277      ; 7.995      ;
; -6.719 ; registro_n_reset:REG_B|FF_D:\REG:1:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:26:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.276      ; 7.994      ;
; -6.712 ; registro_n_reset:REG_B|FF_D:\REG:4:REG|Q ; FF_D:REG_cout|Q                           ; CLK          ; CLK         ; 1.000        ; 0.280      ; 7.991      ;
; -6.701 ; registro_n_reset:REG_B|FF_D:\REG:3:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:24:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.074     ; 7.626      ;
; -6.697 ; registro_n_reset:REG_B|FF_D:\REG:3:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:23:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.074     ; 7.622      ;
; -6.693 ; registro_n_reset:REG_B|FF_D:\REG:4:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:28:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.279      ; 7.971      ;
; -6.690 ; registro_n_reset:REG_A|FF_D:\REG:6:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:29:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.276      ; 7.965      ;
; -6.684 ; registro_n_reset:REG_B|FF_D:\REG:2:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:30:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.277      ; 7.960      ;
; -6.660 ; registro_n_reset:REG_A|FF_D:\REG:1:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:24:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.075     ; 7.584      ;
; -6.656 ; registro_n_reset:REG_A|FF_D:\REG:1:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:23:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.075     ; 7.580      ;
; -6.655 ; registro_n_reset:REG_A|FF_D:\REG:6:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:30:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.276      ; 7.930      ;
; -6.645 ; registro_n_reset:REG_B|FF_D:\REG:3:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:26:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.277      ; 7.921      ;
; -6.638 ; registro_n_reset:REG_A|FF_D:\REG:2:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:27:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.300      ; 7.937      ;
; -6.636 ; registro_n_reset:REG_A|FF_D:\REG:9:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:29:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.082     ; 7.553      ;
; -6.636 ; registro_n_reset:REG_B|FF_D:\REG:6:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:29:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.277      ; 7.912      ;
; -6.612 ; registro_n_reset:REG_A|FF_D:\REG:5:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:29:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.279      ; 7.890      ;
; -6.604 ; registro_n_reset:REG_A|FF_D:\REG:1:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:26:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.276      ; 7.879      ;
; -6.601 ; registro_n_reset:REG_A|FF_D:\REG:9:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:30:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.082     ; 7.518      ;
; -6.601 ; registro_n_reset:REG_B|FF_D:\REG:6:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:30:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.277      ; 7.877      ;
; -6.577 ; registro_n_reset:REG_A|FF_D:\REG:5:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:30:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.279      ; 7.855      ;
; -6.575 ; registro_n_reset:REG_B|FF_D:\REG:5:REG|Q ; FF_D:REG_cout|Q                           ; CLK          ; CLK         ; 1.000        ; 0.280      ; 7.854      ;
; -6.556 ; registro_n_reset:REG_B|FF_D:\REG:5:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:28:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.279      ; 7.834      ;
; -6.533 ; registro_n_reset:REG_B|FF_D:\REG:4:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:27:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.303      ; 7.835      ;
; -6.518 ; registro_n_reset:REG_A|FF_D:\REG:2:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:24:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.075     ; 7.442      ;
; -6.514 ; registro_n_reset:REG_A|FF_D:\REG:2:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:23:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.075     ; 7.438      ;
; -6.503 ; registro_n_reset:REG_A|FF_D:\REG:4:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:31:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.278      ; 7.780      ;
; -6.494 ; registro_n_reset:REG_A|FF_D:\REG:0:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:25:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.276      ; 7.769      ;
; -6.489 ; registro_n_reset:REG_B|FF_D:\REG:0:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:25:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.276      ; 7.764      ;
; -6.462 ; registro_n_reset:REG_A|FF_D:\REG:2:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:26:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.276      ; 7.737      ;
; -6.435 ; registro_n_reset:REG_A|FF_D:\REG:0:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:22:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.072     ; 7.362      ;
; -6.430 ; registro_n_reset:REG_B|FF_D:\REG:0:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:22:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.072     ; 7.357      ;
; -6.413 ; registro_n_reset:REG_B|FF_D:\REG:4:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:24:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.072     ; 7.340      ;
; -6.412 ; registro_n_reset:REG_B|FF_D:\REG:9:REG|Q ; FF_D:REG_cout|Q                           ; CLK          ; CLK         ; 1.000        ; -0.081     ; 7.330      ;
; -6.409 ; registro_n_reset:REG_B|FF_D:\REG:4:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:23:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.072     ; 7.336      ;
+--------+------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLK'                                                                                                                                                                                                          ;
+-------+------------------------------------------------------------------------------+------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                    ; To Node                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------+------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.736 ; registro_n_reset:REG_B|FF_D:\REG:30:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:30:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.087      ; 0.994      ;
; 0.753 ; registro_n_reset:REG_B|FF_D:\REG:7:REG|Q                                     ; registro_n_reset:REG_C|FF_D:\REG:7:REG|Q                                     ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.996      ;
; 0.756 ; registro_n_reset:REG_A|FF_D:\REG:17:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:17:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.000      ;
; 0.758 ; registro_n_reset:REG_A|FF_D:\REG:12:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:12:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.002      ;
; 0.758 ; registro_n_reset:REG_A|FF_D:\REG:5:REG|Q                                     ; registro_n_reset:REG_C|FF_D:\REG:5:REG|Q                                     ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.001      ;
; 0.759 ; registro_n_reset:REG_C|FF_D:\REG:7:REG|Q                                     ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG27|FF_D_nr:\REG:7:REG|Q  ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.002      ;
; 0.872 ; registro_n_reset:REG_B|FF_D:\REG:12:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:12:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.116      ;
; 0.881 ; registro_n_reset:REG_A|FF_D:\REG:19:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:19:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.125      ;
; 0.903 ; registro_n_reset:REG_A|FF_D:\REG:26:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:26:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.063      ; 1.137      ;
; 0.903 ; registro_n_reset:REG_B|FF_D:\REG:13:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:13:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.147      ;
; 0.920 ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG23|FF_D_nr:\REG:24:REG|Q ; registro_n_reset:REG_A|FF_D:\REG:24:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.439      ; 1.530      ;
; 0.934 ; registro_n_reset:REG_C|FF_D:\REG:19:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG23|FF_D_nr:\REG:19:REG|Q ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.178      ;
; 0.934 ; registro_n_reset:REG_C|FF_D:\REG:6:REG|Q                                     ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG28|FF_D_nr:\REG:6:REG|Q  ; CLK          ; CLK         ; 0.000        ; 0.075      ; 1.180      ;
; 0.934 ; registro_n_reset:REG_C|FF_D:\REG:6:REG|Q                                     ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG24|FF_D_nr:\REG:6:REG|Q  ; CLK          ; CLK         ; 0.000        ; 0.075      ; 1.180      ;
; 0.935 ; registro_n_reset:REG_B|FF_D:\REG:15:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:15:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.179      ;
; 0.936 ; registro_n_reset:REG_A|FF_D:\REG:18:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:18:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.180      ;
; 0.937 ; registro_n_reset:REG_C|FF_D:\REG:19:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG27|FF_D_nr:\REG:19:REG|Q ; CLK          ; CLK         ; 0.000        ; 0.074      ; 1.182      ;
; 0.937 ; registro_n_reset:REG_C|FF_D:\REG:19:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG19|FF_D_nr:\REG:19:REG|Q ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.181      ;
; 0.940 ; registro_n_reset:REG_C|FF_D:\REG:19:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG31|FF_D_nr:\REG:19:REG|Q ; CLK          ; CLK         ; 0.000        ; 0.074      ; 1.185      ;
; 0.946 ; registro_n_reset:REG_C|FF_D:\REG:8:REG|Q                                     ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG24|FF_D_nr:\REG:8:REG|Q  ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.189      ;
; 0.947 ; registro_n_reset:REG_C|FF_D:\REG:10:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG24|FF_D_nr:\REG:10:REG|Q ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.190      ;
; 0.952 ; registro_n_reset:REG_C|FF_D:\REG:21:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG31|FF_D_nr:\REG:21:REG|Q ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.195      ;
; 0.952 ; registro_n_reset:REG_C|FF_D:\REG:21:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG27|FF_D_nr:\REG:21:REG|Q ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.195      ;
; 0.955 ; registro_n_reset:REG_C|FF_D:\REG:8:REG|Q                                     ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG20|FF_D_nr:\REG:8:REG|Q  ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.197      ;
; 0.959 ; registro_n_reset:REG_C|FF_D:\REG:6:REG|Q                                     ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG20|FF_D_nr:\REG:6:REG|Q  ; CLK          ; CLK         ; 0.000        ; 0.075      ; 1.205      ;
; 0.959 ; registro_n_reset:REG_C|FF_D:\REG:6:REG|Q                                     ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG16|FF_D_nr:\REG:6:REG|Q  ; CLK          ; CLK         ; 0.000        ; 0.075      ; 1.205      ;
; 0.960 ; registro_n_reset:REG_C|FF_D:\REG:10:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG15|FF_D_nr:\REG:10:REG|Q ; CLK          ; CLK         ; 0.000        ; 0.070      ; 1.201      ;
; 0.961 ; registro_n_reset:REG_C|FF_D:\REG:8:REG|Q                                     ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG16|FF_D_nr:\REG:8:REG|Q  ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.203      ;
; 0.961 ; registro_n_reset:REG_C|FF_D:\REG:8:REG|Q                                     ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG28|FF_D_nr:\REG:8:REG|Q  ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.203      ;
; 0.963 ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG27|FF_D_nr:\REG:27:REG|Q ; registro_n_reset:REG_A|FF_D:\REG:27:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.206      ;
; 0.967 ; registro_n_reset:REG_C|FF_D:\REG:7:REG|Q                                     ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG31|FF_D_nr:\REG:7:REG|Q  ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.209      ;
; 0.968 ; registro_n_reset:REG_C|FF_D:\REG:24:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG23|FF_D_nr:\REG:24:REG|Q ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.211      ;
; 0.968 ; registro_n_reset:REG_C|FF_D:\REG:24:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG31|FF_D_nr:\REG:24:REG|Q ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.211      ;
; 0.968 ; registro_n_reset:REG_C|FF_D:\REG:21:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG21|FF_D_nr:\REG:21:REG|Q ; CLK          ; CLK         ; 0.000        ; 0.074      ; 1.213      ;
; 0.969 ; registro_n_reset:REG_C|FF_D:\REG:21:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG17|FF_D_nr:\REG:21:REG|Q ; CLK          ; CLK         ; 0.000        ; 0.074      ; 1.214      ;
; 0.977 ; registro_n_reset:REG_C|FF_D:\REG:18:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG25|FF_D_nr:\REG:18:REG|Q ; CLK          ; CLK         ; 0.000        ; 0.076      ; 1.224      ;
; 0.978 ; registro_n_reset:REG_C|FF_D:\REG:18:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG29|FF_D_nr:\REG:18:REG|Q ; CLK          ; CLK         ; 0.000        ; 0.076      ; 1.225      ;
; 0.985 ; registro_n_reset:REG_B|FF_D:\REG:5:REG|Q                                     ; registro_n_reset:REG_C|FF_D:\REG:5:REG|Q                                     ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.228      ;
; 0.986 ; registro_n_reset:REG_C|FF_D:\REG:17:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG9|FF_D_nr:\REG:17:REG|Q  ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.229      ;
; 1.014 ; registro_n_reset:REG_A|FF_D:\REG:0:REG|Q                                     ; registro_n_reset:REG_C|FF_D:\REG:0:REG|Q                                     ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.257      ;
; 1.020 ; registro_n_reset:REG_A|FF_D:\REG:30:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:30:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.472      ; 1.663      ;
; 1.021 ; registro_n_reset:REG_A|FF_D:\REG:29:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:29:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.087      ; 1.279      ;
; 1.021 ; registro_n_reset:REG_C|FF_D:\REG:10:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG0|FF_D_nr:\REG:10:REG|Q  ; CLK          ; CLK         ; 0.000        ; 0.078      ; 1.270      ;
; 1.022 ; registro_n_reset:REG_C|FF_D:\REG:10:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG2|FF_D_nr:\REG:10:REG|Q  ; CLK          ; CLK         ; 0.000        ; 0.078      ; 1.271      ;
; 1.025 ; registro_n_reset:REG_C|FF_D:\REG:4:REG|Q                                     ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG3|FF_D_nr:\REG:4:REG|Q   ; CLK          ; CLK         ; 0.000        ; 0.066      ; 1.262      ;
; 1.026 ; registro_n_reset:REG_C|FF_D:\REG:4:REG|Q                                     ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG1|FF_D_nr:\REG:4:REG|Q   ; CLK          ; CLK         ; 0.000        ; 0.066      ; 1.263      ;
; 1.028 ; registro_n_reset:REG_C|FF_D:\REG:5:REG|Q                                     ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG18|FF_D_nr:\REG:5:REG|Q  ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.270      ;
; 1.031 ; registro_n_reset:REG_C|FF_D:\REG:24:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG27|FF_D_nr:\REG:24:REG|Q ; CLK          ; CLK         ; 0.000        ; 0.075      ; 1.277      ;
; 1.044 ; registro_n_reset:REG_C|FF_D:\REG:17:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG8|FF_D_nr:\REG:17:REG|Q  ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.286      ;
; 1.047 ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG31|FF_D_nr:\REG:24:REG|Q ; registro_n_reset:REG_B|FF_D:\REG:24:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.439      ; 1.657      ;
; 1.047 ; registro_n_reset:REG_C|FF_D:\REG:4:REG|Q                                     ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG13|FF_D_nr:\REG:4:REG|Q  ; CLK          ; CLK         ; 0.000        ; 0.068      ; 1.286      ;
; 1.047 ; registro_n_reset:REG_B|FF_D:\REG:19:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:19:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.290      ;
; 1.049 ; registro_n_reset:REG_C|FF_D:\REG:4:REG|Q                                     ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG12|FF_D_nr:\REG:4:REG|Q  ; CLK          ; CLK         ; 0.000        ; 0.068      ; 1.288      ;
; 1.049 ; registro_n_reset:REG_A|FF_D:\REG:15:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:15:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.293      ;
; 1.050 ; registro_n_reset:REG_C|FF_D:\REG:18:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG10|FF_D_nr:\REG:18:REG|Q ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.301      ;
; 1.050 ; registro_n_reset:REG_C|FF_D:\REG:18:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG8|FF_D_nr:\REG:18:REG|Q  ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.301      ;
; 1.052 ; registro_n_reset:REG_C|FF_D:\REG:21:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG19|FF_D_nr:\REG:21:REG|Q ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.302      ;
; 1.057 ; registro_n_reset:REG_C|FF_D:\REG:11:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG26|FF_D_nr:\REG:11:REG|Q ; CLK          ; CLK         ; 0.000        ; 0.068      ; 1.296      ;
; 1.058 ; registro_n_reset:REG_C|FF_D:\REG:11:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG30|FF_D_nr:\REG:11:REG|Q ; CLK          ; CLK         ; 0.000        ; 0.068      ; 1.297      ;
; 1.061 ; registro_n_reset:REG_C|FF_D:\REG:8:REG|Q                                     ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG29|FF_D_nr:\REG:8:REG|Q  ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.303      ;
; 1.061 ; registro_n_reset:REG_C|FF_D:\REG:2:REG|Q                                     ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG15|FF_D_nr:\REG:2:REG|Q  ; CLK          ; CLK         ; 0.000        ; 0.066      ; 1.298      ;
; 1.063 ; registro_n_reset:REG_C|FF_D:\REG:8:REG|Q                                     ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG21|FF_D_nr:\REG:8:REG|Q  ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.305      ;
; 1.066 ; registro_n_reset:REG_C|FF_D:\REG:2:REG|Q                                     ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG11|FF_D_nr:\REG:2:REG|Q  ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.318      ;
; 1.067 ; registro_n_reset:REG_C|FF_D:\REG:2:REG|Q                                     ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG9|FF_D_nr:\REG:2:REG|Q   ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.319      ;
; 1.070 ; registro_n_reset:REG_C|FF_D:\REG:4:REG|Q                                     ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG11|FF_D_nr:\REG:4:REG|Q  ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.321      ;
; 1.071 ; registro_n_reset:REG_C|FF_D:\REG:4:REG|Q                                     ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG9|FF_D_nr:\REG:4:REG|Q   ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.322      ;
; 1.074 ; registro_n_reset:REG_C|FF_D:\REG:21:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG23|FF_D_nr:\REG:21:REG|Q ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.324      ;
; 1.079 ; registro_n_reset:REG_C|FF_D:\REG:22:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG19|FF_D_nr:\REG:22:REG|Q ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.322      ;
; 1.084 ; registro_n_reset:REG_A|FF_D:\REG:29:REG|Q                                    ; FF_D:REG_cout|Q                                                              ; CLK          ; CLK         ; 0.000        ; 0.088      ; 1.343      ;
; 1.091 ; registro_n_reset:REG_B|FF_D:\REG:0:REG|Q                                     ; registro_n_reset:REG_C|FF_D:\REG:0:REG|Q                                     ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.334      ;
; 1.100 ; registro_n_reset:REG_B|FF_D:\REG:29:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:29:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.087      ; 1.358      ;
; 1.101 ; registro_n_reset:REG_A|FF_D:\REG:24:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:24:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; -0.278     ; 0.994      ;
; 1.101 ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG27|FF_D_nr:\REG:25:REG|Q ; registro_n_reset:REG_A|FF_D:\REG:25:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.344      ;
; 1.102 ; registro_n_reset:REG_B|FF_D:\REG:29:REG|Q                                    ; FF_D:REG_cout|Q                                                              ; CLK          ; CLK         ; 0.000        ; 0.088      ; 1.361      ;
; 1.107 ; registro_n_reset:REG_B|FF_D:\REG:23:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:23:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; -0.278     ; 1.000      ;
; 1.113 ; registro_n_reset:REG_B|FF_D:\REG:26:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:26:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.063      ; 1.347      ;
; 1.114 ; registro_n_reset:REG_C|FF_D:\REG:23:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG24|FF_D_nr:\REG:23:REG|Q ; CLK          ; CLK         ; 0.000        ; 0.076      ; 1.361      ;
; 1.116 ; registro_n_reset:REG_C|FF_D:\REG:23:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG28|FF_D_nr:\REG:23:REG|Q ; CLK          ; CLK         ; 0.000        ; 0.076      ; 1.363      ;
; 1.120 ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG15|FF_D_nr:\REG:10:REG|Q ; registro_n_reset:REG_B|FF_D:\REG:10:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.440      ; 1.731      ;
; 1.137 ; registro_n_reset:REG_C|FF_D:\REG:24:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG20|FF_D_nr:\REG:24:REG|Q ; CLK          ; CLK         ; 0.000        ; 0.077      ; 1.385      ;
; 1.137 ; registro_n_reset:REG_C|FF_D:\REG:24:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG16|FF_D_nr:\REG:24:REG|Q ; CLK          ; CLK         ; 0.000        ; 0.077      ; 1.385      ;
; 1.149 ; registro_n_reset:REG_C|FF_D:\REG:23:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG16|FF_D_nr:\REG:23:REG|Q ; CLK          ; CLK         ; 0.000        ; 0.077      ; 1.397      ;
; 1.149 ; registro_n_reset:REG_A|FF_D:\REG:31:REG|Q                                    ; FF_D:REG_cout|Q                                                              ; CLK          ; CLK         ; 0.000        ; 0.437      ; 1.757      ;
; 1.152 ; registro_n_reset:REG_C|FF_D:\REG:23:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG20|FF_D_nr:\REG:23:REG|Q ; CLK          ; CLK         ; 0.000        ; 0.077      ; 1.400      ;
; 1.154 ; registro_n_reset:REG_C|FF_D:\REG:24:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG24|FF_D_nr:\REG:24:REG|Q ; CLK          ; CLK         ; 0.000        ; 0.076      ; 1.401      ;
; 1.154 ; registro_n_reset:REG_C|FF_D:\REG:24:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG28|FF_D_nr:\REG:24:REG|Q ; CLK          ; CLK         ; 0.000        ; 0.076      ; 1.401      ;
; 1.161 ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG31|FF_D_nr:\REG:27:REG|Q ; registro_n_reset:REG_A|FF_D:\REG:27:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.403      ;
; 1.162 ; registro_n_reset:REG_A|FF_D:\REG:11:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:11:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.075      ; 1.408      ;
; 1.163 ; registro_n_reset:REG_B|FF_D:\REG:30:REG|Q                                    ; FF_D:REG_cout|Q                                                              ; CLK          ; CLK         ; 0.000        ; 0.088      ; 1.422      ;
; 1.163 ; registro_n_reset:REG_A|FF_D:\REG:27:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:27:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.497      ; 1.831      ;
; 1.166 ; registro_n_reset:REG_C|FF_D:\REG:17:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG25|FF_D_nr:\REG:17:REG|Q ; CLK          ; CLK         ; 0.000        ; 0.076      ; 1.413      ;
; 1.166 ; registro_n_reset:REG_C|FF_D:\REG:17:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG29|FF_D_nr:\REG:17:REG|Q ; CLK          ; CLK         ; 0.000        ; 0.076      ; 1.413      ;
; 1.168 ; registro_n_reset:REG_C|FF_D:\REG:19:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG17|FF_D_nr:\REG:19:REG|Q ; CLK          ; CLK         ; 0.000        ; 0.076      ; 1.415      ;
; 1.168 ; registro_n_reset:REG_C|FF_D:\REG:19:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG21|FF_D_nr:\REG:19:REG|Q ; CLK          ; CLK         ; 0.000        ; 0.076      ; 1.415      ;
; 1.169 ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG27|FF_D_nr:\REG:11:REG|Q ; registro_n_reset:REG_A|FF_D:\REG:11:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.413      ;
; 1.178 ; registro_n_reset:REG_A|FF_D:\REG:31:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:31:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.437      ; 1.786      ;
; 1.183 ; registro_n_reset:REG_B|FF_D:\REG:18:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:18:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.077      ; 1.431      ;
; 1.188 ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG31|FF_D_nr:\REG:24:REG|Q ; registro_n_reset:REG_A|FF_D:\REG:24:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.439      ; 1.798      ;
; 1.199 ; registro_n_reset:REG_C|FF_D:\REG:12:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG23|FF_D_nr:\REG:12:REG|Q ; CLK          ; CLK         ; 0.000        ; 0.070      ; 1.440      ;
; 1.199 ; registro_n_reset:REG_C|FF_D:\REG:12:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG31|FF_D_nr:\REG:12:REG|Q ; CLK          ; CLK         ; 0.000        ; 0.070      ; 1.440      ;
+-------+------------------------------------------------------------------------------+------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; CLK   ; -3.591 ; -462.253          ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; CLK   ; 0.350 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; CLK   ; -3.000 ; -1192.554                       ;
+-------+--------+---------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLK'                                                                                                                                   ;
+--------+------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.591 ; registro_n_reset:REG_B|FF_D:\REG:0:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:31:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.140      ; 4.718      ;
; -3.591 ; registro_n_reset:REG_A|FF_D:\REG:0:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:31:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.140      ; 4.718      ;
; -3.559 ; registro_n_reset:REG_A|FF_D:\REG:3:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:31:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.140      ; 4.686      ;
; -3.514 ; registro_n_reset:REG_B|FF_D:\REG:0:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:29:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.139      ; 4.640      ;
; -3.514 ; registro_n_reset:REG_A|FF_D:\REG:0:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:29:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.139      ; 4.640      ;
; -3.495 ; registro_n_reset:REG_B|FF_D:\REG:0:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:30:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.139      ; 4.621      ;
; -3.495 ; registro_n_reset:REG_A|FF_D:\REG:0:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:30:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.139      ; 4.621      ;
; -3.492 ; registro_n_reset:REG_B|FF_D:\REG:1:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:31:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.140      ; 4.619      ;
; -3.485 ; registro_n_reset:REG_B|FF_D:\REG:3:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:31:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.140      ; 4.612      ;
; -3.482 ; registro_n_reset:REG_A|FF_D:\REG:3:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:29:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.139      ; 4.608      ;
; -3.463 ; registro_n_reset:REG_A|FF_D:\REG:3:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:30:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.139      ; 4.589      ;
; -3.424 ; registro_n_reset:REG_A|FF_D:\REG:1:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:31:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.140      ; 4.551      ;
; -3.415 ; registro_n_reset:REG_B|FF_D:\REG:1:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:29:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.139      ; 4.541      ;
; -3.408 ; registro_n_reset:REG_B|FF_D:\REG:3:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:29:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.139      ; 4.534      ;
; -3.396 ; registro_n_reset:REG_B|FF_D:\REG:1:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:30:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.139      ; 4.522      ;
; -3.389 ; registro_n_reset:REG_B|FF_D:\REG:3:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:30:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.139      ; 4.515      ;
; -3.378 ; registro_n_reset:REG_A|FF_D:\REG:2:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:31:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.140      ; 4.505      ;
; -3.353 ; registro_n_reset:REG_B|FF_D:\REG:0:REG|Q ; FF_D:REG_cout|Q                           ; CLK          ; CLK         ; 1.000        ; 0.140      ; 4.480      ;
; -3.353 ; registro_n_reset:REG_A|FF_D:\REG:0:REG|Q ; FF_D:REG_cout|Q                           ; CLK          ; CLK         ; 1.000        ; 0.140      ; 4.480      ;
; -3.347 ; registro_n_reset:REG_A|FF_D:\REG:1:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:29:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.139      ; 4.473      ;
; -3.328 ; registro_n_reset:REG_A|FF_D:\REG:1:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:30:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.139      ; 4.454      ;
; -3.321 ; registro_n_reset:REG_B|FF_D:\REG:0:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:28:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.139      ; 4.447      ;
; -3.321 ; registro_n_reset:REG_A|FF_D:\REG:3:REG|Q ; FF_D:REG_cout|Q                           ; CLK          ; CLK         ; 1.000        ; 0.140      ; 4.448      ;
; -3.321 ; registro_n_reset:REG_A|FF_D:\REG:0:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:28:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.139      ; 4.447      ;
; -3.318 ; registro_n_reset:REG_B|FF_D:\REG:4:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:31:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.141      ; 4.446      ;
; -3.301 ; registro_n_reset:REG_A|FF_D:\REG:2:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:29:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.139      ; 4.427      ;
; -3.289 ; registro_n_reset:REG_A|FF_D:\REG:3:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:28:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.139      ; 4.415      ;
; -3.282 ; registro_n_reset:REG_A|FF_D:\REG:2:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:30:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.139      ; 4.408      ;
; -3.255 ; registro_n_reset:REG_B|FF_D:\REG:5:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:31:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.142      ; 4.384      ;
; -3.254 ; registro_n_reset:REG_B|FF_D:\REG:1:REG|Q ; FF_D:REG_cout|Q                           ; CLK          ; CLK         ; 1.000        ; 0.140      ; 4.381      ;
; -3.247 ; registro_n_reset:REG_B|FF_D:\REG:3:REG|Q ; FF_D:REG_cout|Q                           ; CLK          ; CLK         ; 1.000        ; 0.140      ; 4.374      ;
; -3.241 ; registro_n_reset:REG_B|FF_D:\REG:0:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:27:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.148      ; 4.376      ;
; -3.241 ; registro_n_reset:REG_B|FF_D:\REG:4:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:29:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.140      ; 4.368      ;
; -3.241 ; registro_n_reset:REG_A|FF_D:\REG:0:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:27:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.148      ; 4.376      ;
; -3.222 ; registro_n_reset:REG_B|FF_D:\REG:4:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:30:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.140      ; 4.349      ;
; -3.222 ; registro_n_reset:REG_B|FF_D:\REG:1:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:28:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.139      ; 4.348      ;
; -3.215 ; registro_n_reset:REG_B|FF_D:\REG:3:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:28:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.139      ; 4.341      ;
; -3.209 ; registro_n_reset:REG_A|FF_D:\REG:3:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:27:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.148      ; 4.344      ;
; -3.203 ; registro_n_reset:REG_B|FF_D:\REG:0:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:24:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.043     ; 4.147      ;
; -3.203 ; registro_n_reset:REG_A|FF_D:\REG:0:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:24:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.043     ; 4.147      ;
; -3.198 ; registro_n_reset:REG_B|FF_D:\REG:0:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:23:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.043     ; 4.142      ;
; -3.198 ; registro_n_reset:REG_B|FF_D:\REG:9:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:31:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.043     ; 4.142      ;
; -3.198 ; registro_n_reset:REG_A|FF_D:\REG:0:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:23:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.043     ; 4.142      ;
; -3.186 ; registro_n_reset:REG_A|FF_D:\REG:1:REG|Q ; FF_D:REG_cout|Q                           ; CLK          ; CLK         ; 1.000        ; 0.140      ; 4.313      ;
; -3.178 ; registro_n_reset:REG_B|FF_D:\REG:5:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:29:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.141      ; 4.306      ;
; -3.171 ; registro_n_reset:REG_A|FF_D:\REG:3:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:24:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.043     ; 4.115      ;
; -3.166 ; registro_n_reset:REG_A|FF_D:\REG:3:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:23:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.043     ; 4.110      ;
; -3.159 ; registro_n_reset:REG_B|FF_D:\REG:5:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:30:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.141      ; 4.287      ;
; -3.154 ; registro_n_reset:REG_A|FF_D:\REG:1:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:28:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.139      ; 4.280      ;
; -3.149 ; registro_n_reset:REG_B|FF_D:\REG:0:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:26:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.139      ; 4.275      ;
; -3.149 ; registro_n_reset:REG_A|FF_D:\REG:0:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:26:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.139      ; 4.275      ;
; -3.142 ; registro_n_reset:REG_B|FF_D:\REG:1:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:27:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.148      ; 4.277      ;
; -3.140 ; registro_n_reset:REG_A|FF_D:\REG:2:REG|Q ; FF_D:REG_cout|Q                           ; CLK          ; CLK         ; 1.000        ; 0.140      ; 4.267      ;
; -3.135 ; registro_n_reset:REG_B|FF_D:\REG:3:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:27:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.148      ; 4.270      ;
; -3.121 ; registro_n_reset:REG_B|FF_D:\REG:9:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:29:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.044     ; 4.064      ;
; -3.120 ; registro_n_reset:REG_A|FF_D:\REG:9:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:31:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.043     ; 4.064      ;
; -3.119 ; registro_n_reset:REG_A|FF_D:\REG:6:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:31:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.140      ; 4.246      ;
; -3.117 ; registro_n_reset:REG_A|FF_D:\REG:3:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:26:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.139      ; 4.243      ;
; -3.113 ; registro_n_reset:REG_B|FF_D:\REG:6:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:31:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.140      ; 4.240      ;
; -3.109 ; registro_n_reset:REG_A|FF_D:\REG:5:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:31:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.142      ; 4.238      ;
; -3.108 ; registro_n_reset:REG_A|FF_D:\REG:2:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:28:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.139      ; 4.234      ;
; -3.105 ; registro_n_reset:REG_B|FF_D:\REG:2:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:31:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.140      ; 4.232      ;
; -3.104 ; registro_n_reset:REG_B|FF_D:\REG:1:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:24:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.043     ; 4.048      ;
; -3.102 ; registro_n_reset:REG_B|FF_D:\REG:9:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:30:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.044     ; 4.045      ;
; -3.099 ; registro_n_reset:REG_B|FF_D:\REG:1:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:23:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.043     ; 4.043      ;
; -3.097 ; registro_n_reset:REG_B|FF_D:\REG:3:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:24:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.043     ; 4.041      ;
; -3.092 ; registro_n_reset:REG_B|FF_D:\REG:3:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:23:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.043     ; 4.036      ;
; -3.080 ; registro_n_reset:REG_B|FF_D:\REG:4:REG|Q ; FF_D:REG_cout|Q                           ; CLK          ; CLK         ; 1.000        ; 0.141      ; 4.208      ;
; -3.074 ; registro_n_reset:REG_A|FF_D:\REG:1:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:27:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.148      ; 4.209      ;
; -3.050 ; registro_n_reset:REG_B|FF_D:\REG:1:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:26:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.139      ; 4.176      ;
; -3.048 ; registro_n_reset:REG_B|FF_D:\REG:4:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:28:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.140      ; 4.175      ;
; -3.043 ; registro_n_reset:REG_A|FF_D:\REG:9:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:29:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.044     ; 3.986      ;
; -3.043 ; registro_n_reset:REG_B|FF_D:\REG:3:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:26:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.139      ; 4.169      ;
; -3.042 ; registro_n_reset:REG_A|FF_D:\REG:6:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:29:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.139      ; 4.168      ;
; -3.036 ; registro_n_reset:REG_A|FF_D:\REG:1:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:24:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.043     ; 3.980      ;
; -3.036 ; registro_n_reset:REG_B|FF_D:\REG:6:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:29:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.139      ; 4.162      ;
; -3.032 ; registro_n_reset:REG_A|FF_D:\REG:5:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:29:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.141      ; 4.160      ;
; -3.031 ; registro_n_reset:REG_A|FF_D:\REG:1:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:23:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.043     ; 3.975      ;
; -3.028 ; registro_n_reset:REG_B|FF_D:\REG:2:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:29:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.139      ; 4.154      ;
; -3.028 ; registro_n_reset:REG_A|FF_D:\REG:2:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:27:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.148      ; 4.163      ;
; -3.024 ; registro_n_reset:REG_A|FF_D:\REG:9:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:30:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.044     ; 3.967      ;
; -3.023 ; registro_n_reset:REG_A|FF_D:\REG:6:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:30:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.139      ; 4.149      ;
; -3.017 ; registro_n_reset:REG_B|FF_D:\REG:5:REG|Q ; FF_D:REG_cout|Q                           ; CLK          ; CLK         ; 1.000        ; 0.142      ; 4.146      ;
; -3.017 ; registro_n_reset:REG_B|FF_D:\REG:6:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:30:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.139      ; 4.143      ;
; -3.013 ; registro_n_reset:REG_A|FF_D:\REG:5:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:30:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.141      ; 4.141      ;
; -3.009 ; registro_n_reset:REG_B|FF_D:\REG:2:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:30:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.139      ; 4.135      ;
; -2.990 ; registro_n_reset:REG_A|FF_D:\REG:2:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:24:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.043     ; 3.934      ;
; -2.985 ; registro_n_reset:REG_B|FF_D:\REG:5:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:28:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.141      ; 4.113      ;
; -2.985 ; registro_n_reset:REG_A|FF_D:\REG:2:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:23:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.043     ; 3.929      ;
; -2.982 ; registro_n_reset:REG_A|FF_D:\REG:1:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:26:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.139      ; 4.108      ;
; -2.968 ; registro_n_reset:REG_B|FF_D:\REG:4:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:27:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.149      ; 4.104      ;
; -2.961 ; registro_n_reset:REG_B|FF_D:\REG:0:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:25:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.139      ; 4.087      ;
; -2.961 ; registro_n_reset:REG_A|FF_D:\REG:0:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:25:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.139      ; 4.087      ;
; -2.960 ; registro_n_reset:REG_B|FF_D:\REG:9:REG|Q ; FF_D:REG_cout|Q                           ; CLK          ; CLK         ; 1.000        ; -0.043     ; 3.904      ;
; -2.955 ; registro_n_reset:REG_B|FF_D:\REG:0:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:22:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.041     ; 3.901      ;
; -2.955 ; registro_n_reset:REG_A|FF_D:\REG:0:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:22:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.041     ; 3.901      ;
; -2.936 ; registro_n_reset:REG_A|FF_D:\REG:2:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:26:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.139      ; 4.062      ;
; -2.930 ; registro_n_reset:REG_B|FF_D:\REG:4:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:24:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.042     ; 3.875      ;
; -2.929 ; registro_n_reset:REG_A|FF_D:\REG:3:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:25:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.139      ; 4.055      ;
; -2.928 ; registro_n_reset:REG_B|FF_D:\REG:9:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:28:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.044     ; 3.871      ;
+--------+------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLK'                                                                                                                                                                                                          ;
+-------+------------------------------------------------------------------------------+------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                    ; To Node                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------+------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.350 ; registro_n_reset:REG_C|FF_D:\REG:7:REG|Q                                     ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG27|FF_D_nr:\REG:7:REG|Q  ; CLK          ; CLK         ; 0.000        ; 0.042      ; 0.476      ;
; 0.353 ; registro_n_reset:REG_B|FF_D:\REG:30:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:30:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.050      ; 0.487      ;
; 0.364 ; registro_n_reset:REG_B|FF_D:\REG:7:REG|Q                                     ; registro_n_reset:REG_C|FF_D:\REG:7:REG|Q                                     ; CLK          ; CLK         ; 0.000        ; 0.042      ; 0.490      ;
; 0.364 ; registro_n_reset:REG_A|FF_D:\REG:5:REG|Q                                     ; registro_n_reset:REG_C|FF_D:\REG:5:REG|Q                                     ; CLK          ; CLK         ; 0.000        ; 0.042      ; 0.490      ;
; 0.365 ; registro_n_reset:REG_A|FF_D:\REG:17:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:17:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.042      ; 0.491      ;
; 0.367 ; registro_n_reset:REG_A|FF_D:\REG:12:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:12:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.042      ; 0.493      ;
; 0.424 ; registro_n_reset:REG_A|FF_D:\REG:19:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:19:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.042      ; 0.550      ;
; 0.430 ; registro_n_reset:REG_B|FF_D:\REG:12:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:12:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.042      ; 0.556      ;
; 0.431 ; registro_n_reset:REG_A|FF_D:\REG:26:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:26:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.556      ;
; 0.435 ; registro_n_reset:REG_B|FF_D:\REG:13:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:13:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.042      ; 0.561      ;
; 0.442 ; registro_n_reset:REG_C|FF_D:\REG:19:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG23|FF_D_nr:\REG:19:REG|Q ; CLK          ; CLK         ; 0.000        ; 0.042      ; 0.568      ;
; 0.443 ; registro_n_reset:REG_C|FF_D:\REG:10:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG24|FF_D_nr:\REG:10:REG|Q ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.568      ;
; 0.445 ; registro_n_reset:REG_C|FF_D:\REG:19:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG19|FF_D_nr:\REG:19:REG|Q ; CLK          ; CLK         ; 0.000        ; 0.042      ; 0.571      ;
; 0.445 ; registro_n_reset:REG_C|FF_D:\REG:6:REG|Q                                     ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG28|FF_D_nr:\REG:6:REG|Q  ; CLK          ; CLK         ; 0.000        ; 0.043      ; 0.572      ;
; 0.445 ; registro_n_reset:REG_C|FF_D:\REG:6:REG|Q                                     ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG24|FF_D_nr:\REG:6:REG|Q  ; CLK          ; CLK         ; 0.000        ; 0.043      ; 0.572      ;
; 0.446 ; registro_n_reset:REG_C|FF_D:\REG:19:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG27|FF_D_nr:\REG:19:REG|Q ; CLK          ; CLK         ; 0.000        ; 0.042      ; 0.572      ;
; 0.447 ; registro_n_reset:REG_C|FF_D:\REG:8:REG|Q                                     ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG24|FF_D_nr:\REG:8:REG|Q  ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.572      ;
; 0.448 ; registro_n_reset:REG_C|FF_D:\REG:19:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG31|FF_D_nr:\REG:19:REG|Q ; CLK          ; CLK         ; 0.000        ; 0.042      ; 0.574      ;
; 0.452 ; registro_n_reset:REG_C|FF_D:\REG:21:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG31|FF_D_nr:\REG:21:REG|Q ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.577      ;
; 0.452 ; registro_n_reset:REG_C|FF_D:\REG:21:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG27|FF_D_nr:\REG:21:REG|Q ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.577      ;
; 0.453 ; registro_n_reset:REG_C|FF_D:\REG:10:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG15|FF_D_nr:\REG:10:REG|Q ; CLK          ; CLK         ; 0.000        ; 0.040      ; 0.577      ;
; 0.453 ; registro_n_reset:REG_C|FF_D:\REG:8:REG|Q                                     ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG20|FF_D_nr:\REG:8:REG|Q  ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.578      ;
; 0.455 ; registro_n_reset:REG_C|FF_D:\REG:8:REG|Q                                     ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG16|FF_D_nr:\REG:8:REG|Q  ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.580      ;
; 0.455 ; registro_n_reset:REG_C|FF_D:\REG:8:REG|Q                                     ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG28|FF_D_nr:\REG:8:REG|Q  ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.580      ;
; 0.455 ; registro_n_reset:REG_C|FF_D:\REG:6:REG|Q                                     ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG20|FF_D_nr:\REG:6:REG|Q  ; CLK          ; CLK         ; 0.000        ; 0.043      ; 0.582      ;
; 0.455 ; registro_n_reset:REG_C|FF_D:\REG:6:REG|Q                                     ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG16|FF_D_nr:\REG:6:REG|Q  ; CLK          ; CLK         ; 0.000        ; 0.043      ; 0.582      ;
; 0.459 ; registro_n_reset:REG_C|FF_D:\REG:7:REG|Q                                     ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG31|FF_D_nr:\REG:7:REG|Q  ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.584      ;
; 0.460 ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG23|FF_D_nr:\REG:24:REG|Q ; registro_n_reset:REG_A|FF_D:\REG:24:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.232      ; 0.776      ;
; 0.461 ; registro_n_reset:REG_C|FF_D:\REG:24:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG23|FF_D_nr:\REG:24:REG|Q ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.586      ;
; 0.461 ; registro_n_reset:REG_C|FF_D:\REG:24:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG31|FF_D_nr:\REG:24:REG|Q ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.586      ;
; 0.461 ; registro_n_reset:REG_C|FF_D:\REG:18:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG25|FF_D_nr:\REG:18:REG|Q ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.589      ;
; 0.461 ; registro_n_reset:REG_B|FF_D:\REG:15:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:15:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.586      ;
; 0.462 ; registro_n_reset:REG_A|FF_D:\REG:18:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:18:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.042      ; 0.588      ;
; 0.462 ; registro_n_reset:REG_C|FF_D:\REG:18:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG29|FF_D_nr:\REG:18:REG|Q ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.590      ;
; 0.463 ; registro_n_reset:REG_C|FF_D:\REG:21:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG21|FF_D_nr:\REG:21:REG|Q ; CLK          ; CLK         ; 0.000        ; 0.043      ; 0.590      ;
; 0.464 ; registro_n_reset:REG_C|FF_D:\REG:21:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG17|FF_D_nr:\REG:21:REG|Q ; CLK          ; CLK         ; 0.000        ; 0.043      ; 0.591      ;
; 0.468 ; registro_n_reset:REG_C|FF_D:\REG:17:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG9|FF_D_nr:\REG:17:REG|Q  ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.593      ;
; 0.486 ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG27|FF_D_nr:\REG:27:REG|Q ; registro_n_reset:REG_A|FF_D:\REG:27:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.611      ;
; 0.489 ; registro_n_reset:REG_B|FF_D:\REG:5:REG|Q                                     ; registro_n_reset:REG_C|FF_D:\REG:5:REG|Q                                     ; CLK          ; CLK         ; 0.000        ; 0.042      ; 0.615      ;
; 0.490 ; registro_n_reset:REG_A|FF_D:\REG:29:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:29:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.050      ; 0.624      ;
; 0.492 ; registro_n_reset:REG_A|FF_D:\REG:0:REG|Q                                     ; registro_n_reset:REG_C|FF_D:\REG:0:REG|Q                                     ; CLK          ; CLK         ; 0.000        ; 0.042      ; 0.618      ;
; 0.495 ; registro_n_reset:REG_C|FF_D:\REG:17:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG8|FF_D_nr:\REG:17:REG|Q  ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.620      ;
; 0.495 ; registro_n_reset:REG_C|FF_D:\REG:10:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG2|FF_D_nr:\REG:10:REG|Q  ; CLK          ; CLK         ; 0.000        ; 0.046      ; 0.625      ;
; 0.495 ; registro_n_reset:REG_C|FF_D:\REG:10:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG0|FF_D_nr:\REG:10:REG|Q  ; CLK          ; CLK         ; 0.000        ; 0.046      ; 0.625      ;
; 0.496 ; registro_n_reset:REG_A|FF_D:\REG:30:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:30:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.255      ; 0.835      ;
; 0.497 ; registro_n_reset:REG_C|FF_D:\REG:5:REG|Q                                     ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG18|FF_D_nr:\REG:5:REG|Q  ; CLK          ; CLK         ; 0.000        ; 0.040      ; 0.621      ;
; 0.500 ; registro_n_reset:REG_B|FF_D:\REG:19:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:19:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.042      ; 0.626      ;
; 0.503 ; registro_n_reset:REG_C|FF_D:\REG:4:REG|Q                                     ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG3|FF_D_nr:\REG:4:REG|Q   ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.623      ;
; 0.504 ; registro_n_reset:REG_C|FF_D:\REG:4:REG|Q                                     ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG1|FF_D_nr:\REG:4:REG|Q   ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.624      ;
; 0.506 ; registro_n_reset:REG_C|FF_D:\REG:21:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG19|FF_D_nr:\REG:21:REG|Q ; CLK          ; CLK         ; 0.000        ; 0.047      ; 0.637      ;
; 0.508 ; registro_n_reset:REG_C|FF_D:\REG:24:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG27|FF_D_nr:\REG:24:REG|Q ; CLK          ; CLK         ; 0.000        ; 0.043      ; 0.635      ;
; 0.514 ; registro_n_reset:REG_C|FF_D:\REG:21:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG23|FF_D_nr:\REG:21:REG|Q ; CLK          ; CLK         ; 0.000        ; 0.047      ; 0.645      ;
; 0.514 ; registro_n_reset:REG_C|FF_D:\REG:18:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG10|FF_D_nr:\REG:18:REG|Q ; CLK          ; CLK         ; 0.000        ; 0.047      ; 0.645      ;
; 0.514 ; registro_n_reset:REG_C|FF_D:\REG:18:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG8|FF_D_nr:\REG:18:REG|Q  ; CLK          ; CLK         ; 0.000        ; 0.047      ; 0.645      ;
; 0.515 ; registro_n_reset:REG_C|FF_D:\REG:8:REG|Q                                     ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG29|FF_D_nr:\REG:8:REG|Q  ; CLK          ; CLK         ; 0.000        ; 0.039      ; 0.638      ;
; 0.516 ; registro_n_reset:REG_C|FF_D:\REG:22:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG19|FF_D_nr:\REG:22:REG|Q ; CLK          ; CLK         ; 0.000        ; 0.042      ; 0.642      ;
; 0.517 ; registro_n_reset:REG_C|FF_D:\REG:8:REG|Q                                     ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG21|FF_D_nr:\REG:8:REG|Q  ; CLK          ; CLK         ; 0.000        ; 0.039      ; 0.640      ;
; 0.517 ; registro_n_reset:REG_C|FF_D:\REG:4:REG|Q                                     ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG13|FF_D_nr:\REG:4:REG|Q  ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.639      ;
; 0.517 ; registro_n_reset:REG_C|FF_D:\REG:2:REG|Q                                     ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG11|FF_D_nr:\REG:2:REG|Q  ; CLK          ; CLK         ; 0.000        ; 0.049      ; 0.650      ;
; 0.518 ; registro_n_reset:REG_C|FF_D:\REG:2:REG|Q                                     ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG9|FF_D_nr:\REG:2:REG|Q   ; CLK          ; CLK         ; 0.000        ; 0.049      ; 0.651      ;
; 0.519 ; registro_n_reset:REG_C|FF_D:\REG:4:REG|Q                                     ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG12|FF_D_nr:\REG:4:REG|Q  ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.641      ;
; 0.520 ; registro_n_reset:REG_C|FF_D:\REG:11:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG26|FF_D_nr:\REG:11:REG|Q ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.641      ;
; 0.521 ; registro_n_reset:REG_C|FF_D:\REG:11:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG30|FF_D_nr:\REG:11:REG|Q ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.642      ;
; 0.522 ; registro_n_reset:REG_A|FF_D:\REG:15:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:15:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.647      ;
; 0.524 ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG31|FF_D_nr:\REG:24:REG|Q ; registro_n_reset:REG_B|FF_D:\REG:24:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.232      ; 0.840      ;
; 0.526 ; registro_n_reset:REG_C|FF_D:\REG:4:REG|Q                                     ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG9|FF_D_nr:\REG:4:REG|Q   ; CLK          ; CLK         ; 0.000        ; 0.049      ; 0.659      ;
; 0.526 ; registro_n_reset:REG_C|FF_D:\REG:4:REG|Q                                     ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG11|FF_D_nr:\REG:4:REG|Q  ; CLK          ; CLK         ; 0.000        ; 0.049      ; 0.659      ;
; 0.527 ; registro_n_reset:REG_C|FF_D:\REG:2:REG|Q                                     ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG15|FF_D_nr:\REG:2:REG|Q  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.647      ;
; 0.530 ; registro_n_reset:REG_A|FF_D:\REG:29:REG|Q                                    ; FF_D:REG_cout|Q                                                              ; CLK          ; CLK         ; 0.000        ; 0.050      ; 0.664      ;
; 0.533 ; registro_n_reset:REG_B|FF_D:\REG:29:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:29:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.050      ; 0.667      ;
; 0.535 ; registro_n_reset:REG_B|FF_D:\REG:0:REG|Q                                     ; registro_n_reset:REG_C|FF_D:\REG:0:REG|Q                                     ; CLK          ; CLK         ; 0.000        ; 0.042      ; 0.661      ;
; 0.537 ; registro_n_reset:REG_B|FF_D:\REG:26:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:26:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.662      ;
; 0.541 ; registro_n_reset:REG_C|FF_D:\REG:23:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG24|FF_D_nr:\REG:23:REG|Q ; CLK          ; CLK         ; 0.000        ; 0.043      ; 0.668      ;
; 0.543 ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG27|FF_D_nr:\REG:25:REG|Q ; registro_n_reset:REG_A|FF_D:\REG:25:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.668      ;
; 0.543 ; registro_n_reset:REG_A|FF_D:\REG:24:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:24:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; -0.140     ; 0.487      ;
; 0.543 ; registro_n_reset:REG_C|FF_D:\REG:23:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG28|FF_D_nr:\REG:23:REG|Q ; CLK          ; CLK         ; 0.000        ; 0.043      ; 0.670      ;
; 0.544 ; registro_n_reset:REG_B|FF_D:\REG:29:REG|Q                                    ; FF_D:REG_cout|Q                                                              ; CLK          ; CLK         ; 0.000        ; 0.050      ; 0.678      ;
; 0.547 ; registro_n_reset:REG_B|FF_D:\REG:23:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:23:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; -0.140     ; 0.491      ;
; 0.554 ; registro_n_reset:REG_C|FF_D:\REG:24:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG20|FF_D_nr:\REG:24:REG|Q ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.682      ;
; 0.554 ; registro_n_reset:REG_C|FF_D:\REG:24:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG16|FF_D_nr:\REG:24:REG|Q ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.682      ;
; 0.558 ; registro_n_reset:REG_C|FF_D:\REG:23:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG16|FF_D_nr:\REG:23:REG|Q ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.686      ;
; 0.560 ; registro_n_reset:REG_A|FF_D:\REG:31:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:31:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.231      ; 0.875      ;
; 0.560 ; registro_n_reset:REG_A|FF_D:\REG:31:REG|Q                                    ; FF_D:REG_cout|Q                                                              ; CLK          ; CLK         ; 0.000        ; 0.231      ; 0.875      ;
; 0.561 ; registro_n_reset:REG_C|FF_D:\REG:24:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG24|FF_D_nr:\REG:24:REG|Q ; CLK          ; CLK         ; 0.000        ; 0.043      ; 0.688      ;
; 0.561 ; registro_n_reset:REG_C|FF_D:\REG:24:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG28|FF_D_nr:\REG:24:REG|Q ; CLK          ; CLK         ; 0.000        ; 0.043      ; 0.688      ;
; 0.561 ; registro_n_reset:REG_C|FF_D:\REG:23:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG20|FF_D_nr:\REG:23:REG|Q ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.689      ;
; 0.563 ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG31|FF_D_nr:\REG:27:REG|Q ; registro_n_reset:REG_A|FF_D:\REG:27:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.688      ;
; 0.565 ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG15|FF_D_nr:\REG:10:REG|Q ; registro_n_reset:REG_B|FF_D:\REG:10:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.233      ; 0.882      ;
; 0.567 ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG31|FF_D_nr:\REG:24:REG|Q ; registro_n_reset:REG_A|FF_D:\REG:24:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.232      ; 0.883      ;
; 0.569 ; registro_n_reset:REG_C|FF_D:\REG:19:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG17|FF_D_nr:\REG:19:REG|Q ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.697      ;
; 0.569 ; registro_n_reset:REG_C|FF_D:\REG:19:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG21|FF_D_nr:\REG:19:REG|Q ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.697      ;
; 0.571 ; registro_n_reset:REG_C|FF_D:\REG:17:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG25|FF_D_nr:\REG:17:REG|Q ; CLK          ; CLK         ; 0.000        ; 0.043      ; 0.698      ;
; 0.571 ; registro_n_reset:REG_B|FF_D:\REG:30:REG|Q                                    ; FF_D:REG_cout|Q                                                              ; CLK          ; CLK         ; 0.000        ; 0.050      ; 0.705      ;
; 0.572 ; registro_n_reset:REG_C|FF_D:\REG:17:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG29|FF_D_nr:\REG:17:REG|Q ; CLK          ; CLK         ; 0.000        ; 0.043      ; 0.699      ;
; 0.573 ; registro_n_reset:REG_A|FF_D:\REG:11:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:11:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.043      ; 0.700      ;
; 0.574 ; registro_n_reset:REG_A|FF_D:\REG:27:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:27:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.264      ; 0.922      ;
; 0.577 ; registro_n_reset:REG_A|FF_D:\REG:0:REG|Q                                     ; registro_n_reset:REG_C|FF_D:\REG:1:REG|Q                                     ; CLK          ; CLK         ; 0.000        ; 0.042      ; 0.703      ;
; 0.584 ; registro_n_reset:REG_C|FF_D:\REG:12:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG23|FF_D_nr:\REG:12:REG|Q ; CLK          ; CLK         ; 0.000        ; 0.040      ; 0.708      ;
; 0.584 ; registro_n_reset:REG_C|FF_D:\REG:12:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG31|FF_D_nr:\REG:12:REG|Q ; CLK          ; CLK         ; 0.000        ; 0.040      ; 0.708      ;
; 0.588 ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG27|FF_D_nr:\REG:11:REG|Q ; registro_n_reset:REG_A|FF_D:\REG:11:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.042      ; 0.714      ;
+-------+------------------------------------------------------------------------------+------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                             ;
+------------------+-----------+-------+----------+---------+---------------------+
; Clock            ; Setup     ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -8.412    ; 0.350 ; N/A      ; N/A     ; -3.000              ;
;  CLK             ; -8.412    ; 0.350 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -1908.967 ; 0.0   ; 0.0      ; 0.0     ; -1443.485           ;
;  CLK             ; -1908.967 ; 0.000 ; N/A      ; N/A     ; -1443.485           ;
+------------------+-----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; REG_cout_out  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; CLK                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RST                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; EN                      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; control_outA[2]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; control_outA[3]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; control_outA[1]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; control_outA[0]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; control_outA[4]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; control_outB[2]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; control_outB[3]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; control_outB[1]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; control_outB[0]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; control_outB[4]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; control_in[4]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; control_in[3]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; control_in[2]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; control_in[1]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; control_in[0]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; S[0]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; S[1]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; REG_cout_out  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; REG_cout_out  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; REG_cout_out  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 4650     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 4650     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 19    ; 19   ;
; Unconstrained Input Port Paths  ; 5698  ; 5698 ;
; Unconstrained Output Ports      ; 1     ; 1    ;
; Unconstrained Output Port Paths ; 1     ; 1    ;
+---------------------------------+-------+------+


+-------------------------------------+
; Clock Status Summary                ;
+--------+-------+------+-------------+
; Target ; Clock ; Type ; Status      ;
+--------+-------+------+-------------+
; CLK    ; CLK   ; Base ; Constrained ;
+--------+-------+------+-------------+


+--------------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                              ;
+-----------------+--------------------------------------------------------------------------------------+
; Input Port      ; Comment                                                                              ;
+-----------------+--------------------------------------------------------------------------------------+
; EN              ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; RST             ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; S[0]            ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; S[1]            ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; control_in[0]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; control_in[1]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; control_in[2]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; control_in[3]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; control_in[4]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; control_outA[0] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; control_outA[1] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; control_outA[2] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; control_outA[3] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; control_outA[4] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; control_outB[0] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; control_outB[1] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; control_outB[2] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; control_outB[3] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; control_outB[4] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-----------------+--------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                           ;
+--------------+---------------------------------------------------------------------------------------+
; Output Port  ; Comment                                                                               ;
+--------------+---------------------------------------------------------------------------------------+
; REG_cout_out ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+--------------+---------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                              ;
+-----------------+--------------------------------------------------------------------------------------+
; Input Port      ; Comment                                                                              ;
+-----------------+--------------------------------------------------------------------------------------+
; EN              ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; RST             ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; S[0]            ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; S[1]            ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; control_in[0]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; control_in[1]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; control_in[2]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; control_in[3]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; control_in[4]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; control_outA[0] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; control_outA[1] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; control_outA[2] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; control_outA[3] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; control_outA[4] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; control_outB[0] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; control_outB[1] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; control_outB[2] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; control_outB[3] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; control_outB[4] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-----------------+--------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                           ;
+--------------+---------------------------------------------------------------------------------------+
; Output Port  ; Comment                                                                               ;
+--------------+---------------------------------------------------------------------------------------+
; REG_cout_out ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+--------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 19.1.0 Build 670 09/22/2019 SJ Lite Edition
    Info: Processing started: Fri Nov 17 22:22:37 2023
Info: Command: quartus_sta DATA_PATH -c DATA_PATH
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 6 of the 6 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'DATA_PATH.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLK CLK
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -8.412
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -8.412           -1908.967 CLK 
Info (332146): Worst-case hold slack is 0.796
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.796               0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000           -1443.485 CLK 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -7.695
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -7.695           -1670.223 CLK 
Info (332146): Worst-case hold slack is 0.736
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.736               0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000           -1443.485 CLK 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -3.591
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.591            -462.253 CLK 
Info (332146): Worst-case hold slack is 0.350
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.350               0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000           -1192.554 CLK 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4888 megabytes
    Info: Processing ended: Fri Nov 17 22:22:40 2023
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:02


