퓨리오사 질문 리스트
=====
논문
---
Chip Placement with Deep Reinforcement Learning

https://arxiv.org/pdf/2004.10746.pdf

질문
---
- netlist란게 정확히 무엇일까?
- macro? SRAMs?
- EDA electronic design automation tool이 있는가? - 최종적인 평가에 필요
- standard cells 배치하는데 쓰는 force directed method를 아는가? 쓸 수 있거나 구현해볼만 한가?
- ppa(power,performance,area)를 평가할 수 있는 방법?
- Harf-perimeter wirelength에 대해 아는가? 써본적이 있는가? (wirelength 근사치 계산... 알고리즘이 있긴 하다.)
- routing congestion이 정확히 무엇이고 계산할 수 있는 방법이 있는가?
- canvas위에서 macro를 배치할 때 canvas를 grid로 근사하는 것은 일반적인건가? 문제는 없는가?
- 입력 데이터에 해당하는 macro feature와 netlist graph, netlist metadata의 구성요소와 구할 수 있는지 여부
-- netlist를 표현한 adjacency matrix형태의 데이터가 있는지? --metadata에 포함되는 routing allocations,total number of wires, macros, and standard cell clusters 등이 있는지?
- accelerator netlist?가 무슨 의미인지(p.7)
- horizontal and vertical routing capacity에 대한 정보를 얻을 수 있는지?
- test해볼 수 있는 이미지 분야의 MNIST같은 데이터셋이 있는지? 평가용으로 언급된 Ariane RISC-V CPU라는 칩이 있는데 쉽게 구할 수 있는지?



