TimeQuest Timing Analyzer report for darkroom_top
Tue Feb 28 11:14:49 2017
Quartus Prime Version 16.1.0 Build 196 10/24/2016 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow 1200mV 85C Model Fmax Summary
  7. Timing Closure Recommendations
  8. Slow 1200mV 85C Model Setup Summary
  9. Slow 1200mV 85C Model Hold Summary
 10. Slow 1200mV 85C Model Recovery Summary
 11. Slow 1200mV 85C Model Removal Summary
 12. Slow 1200mV 85C Model Minimum Pulse Width Summary
 13. Slow 1200mV 85C Model Setup: 'clock_50'
 14. Slow 1200mV 85C Model Setup: 'inst|altpll_component|auto_generated|pll1|clk[0]'
 15. Slow 1200mV 85C Model Hold: 'clock_50'
 16. Slow 1200mV 85C Model Hold: 'inst|altpll_component|auto_generated|pll1|clk[0]'
 17. Slow 1200mV 85C Model Metastability Summary
 18. Slow 1200mV 0C Model Fmax Summary
 19. Slow 1200mV 0C Model Setup Summary
 20. Slow 1200mV 0C Model Hold Summary
 21. Slow 1200mV 0C Model Recovery Summary
 22. Slow 1200mV 0C Model Removal Summary
 23. Slow 1200mV 0C Model Minimum Pulse Width Summary
 24. Slow 1200mV 0C Model Setup: 'clock_50'
 25. Slow 1200mV 0C Model Setup: 'inst|altpll_component|auto_generated|pll1|clk[0]'
 26. Slow 1200mV 0C Model Hold: 'clock_50'
 27. Slow 1200mV 0C Model Hold: 'inst|altpll_component|auto_generated|pll1|clk[0]'
 28. Slow 1200mV 0C Model Metastability Summary
 29. Fast 1200mV 0C Model Setup Summary
 30. Fast 1200mV 0C Model Hold Summary
 31. Fast 1200mV 0C Model Recovery Summary
 32. Fast 1200mV 0C Model Removal Summary
 33. Fast 1200mV 0C Model Minimum Pulse Width Summary
 34. Fast 1200mV 0C Model Setup: 'clock_50'
 35. Fast 1200mV 0C Model Setup: 'inst|altpll_component|auto_generated|pll1|clk[0]'
 36. Fast 1200mV 0C Model Hold: 'clock_50'
 37. Fast 1200mV 0C Model Hold: 'inst|altpll_component|auto_generated|pll1|clk[0]'
 38. Fast 1200mV 0C Model Metastability Summary
 39. Multicorner Timing Analysis Summary
 40. Board Trace Model Assignments
 41. Input Transition Times
 42. Signal Integrity Metrics (Slow 1200mv 0c Model)
 43. Signal Integrity Metrics (Slow 1200mv 85c Model)
 44. Signal Integrity Metrics (Fast 1200mv 0c Model)
 45. Setup Transfers
 46. Hold Transfers
 47. Report TCCS
 48. Report RSKM
 49. Unconstrained Paths Summary
 50. Clock Status Summary
 51. Unconstrained Input Ports
 52. Unconstrained Output Ports
 53. Unconstrained Input Ports
 54. Unconstrained Output Ports
 55. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2016  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Intel and sold by Intel or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+-----------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                           ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 16.1.0 Build 196 10/24/2016 SJ Lite Edition ;
; Timing Analyzer       ; TimeQuest                                           ;
; Revision Name         ; darkroom_top                                        ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE22F17C6                                        ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.42        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ;  14.0%      ;
+----------------------------+-------------+


+-----------------------------------------------------------+
; SDC File List                                             ;
+-----------------------+--------+--------------------------+
; SDC File Path         ; Status ; Read at                  ;
+-----------------------+--------+--------------------------+
; output_files/SDC1.sdc ; OK     ; Tue Feb 28 11:14:47 2017 ;
+-----------------------+--------+--------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                                ;
+--------------------------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+----------------------------------------------------+------------------------------------------------------+
; Clock Name                                       ; Type      ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master   ; Source                                             ; Targets                                              ;
+--------------------------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+----------------------------------------------------+------------------------------------------------------+
; clock_50                                         ; Base      ; 20.000 ; 50.0 MHz  ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;          ;                                                    ; { clock_50 }                                         ;
; inst|altpll_component|auto_generated|pll1|clk[0] ; Generated ; 20.000 ; 50.0 MHz  ; 0.000 ; 10.000 ; 50.00      ; 1         ; 1           ;       ;        ;           ;            ; false    ; clock_50 ; inst|altpll_component|auto_generated|pll1|inclk[0] ; { inst|altpll_component|auto_generated|pll1|clk[0] } ;
+--------------------------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+----------------------------------------------------+------------------------------------------------------+


+----------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                     ;
+------------+-----------------+--------------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                                       ; Note ;
+------------+-----------------+--------------------------------------------------+------+
; 101.54 MHz ; 101.54 MHz      ; clock_50                                         ;      ;
; 234.8 MHz  ; 234.8 MHz       ; inst|altpll_component|auto_generated|pll1|clk[0] ;      ;
+------------+-----------------+--------------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+---------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                                       ;
+--------------------------------------------------+--------+---------------+
; Clock                                            ; Slack  ; End Point TNS ;
+--------------------------------------------------+--------+---------------+
; clock_50                                         ; 10.152 ; 0.000         ;
; inst|altpll_component|auto_generated|pll1|clk[0] ; 15.741 ; 0.000         ;
+--------------------------------------------------+--------+---------------+


+--------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                                       ;
+--------------------------------------------------+-------+---------------+
; Clock                                            ; Slack ; End Point TNS ;
+--------------------------------------------------+-------+---------------+
; clock_50                                         ; 0.358 ; 0.000         ;
; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.360 ; 0.000         ;
+--------------------------------------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+--------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary                        ;
+--------------------------------------------------+-------+---------------+
; Clock                                            ; Slack ; End Point TNS ;
+--------------------------------------------------+-------+---------------+
; clock_50                                         ; 9.684 ; 0.000         ;
; inst|altpll_component|auto_generated|pll1|clk[0] ; 9.747 ; 0.000         ;
+--------------------------------------------------+-------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clock_50'                                                                                                                   ;
+--------+-----------------------------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                     ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; 10.152 ; SpiControl:inst11|numberOfBytesTransmitted[1] ; SpiControl:inst11|byte[4]  ; clock_50     ; clock_50    ; 20.000       ; -0.062     ; 9.781      ;
; 10.348 ; SpiControl:inst11|numberOfBytesTransmitted[0] ; SpiControl:inst11|byte[4]  ; clock_50     ; clock_50    ; 20.000       ; -0.062     ; 9.585      ;
; 10.446 ; SpiControl:inst11|numberOfBytesTransmitted[2] ; SpiControl:inst11|byte[4]  ; clock_50     ; clock_50    ; 20.000       ; -0.062     ; 9.487      ;
; 11.250 ; SpiControl:inst11|numberOfBytesTransmitted[1] ; SpiControl:inst11|byte[6]  ; clock_50     ; clock_50    ; 20.000       ; -0.062     ; 8.683      ;
; 11.418 ; SpiControl:inst11|numberOfBytesTransmitted[0] ; SpiControl:inst11|byte[6]  ; clock_50     ; clock_50    ; 20.000       ; -0.062     ; 8.515      ;
; 11.544 ; SpiControl:inst11|numberOfBytesTransmitted[2] ; SpiControl:inst11|byte[6]  ; clock_50     ; clock_50    ; 20.000       ; -0.062     ; 8.389      ;
; 11.757 ; SpiControl:inst11|numberOfBytesTransmitted[1] ; SpiControl:inst11|byte[2]  ; clock_50     ; clock_50    ; 20.000       ; -0.062     ; 8.176      ;
; 11.918 ; SpiControl:inst11|numberOfBytesTransmitted[0] ; SpiControl:inst11|byte[2]  ; clock_50     ; clock_50    ; 20.000       ; -0.062     ; 8.015      ;
; 11.966 ; SpiControl:inst11|numberOfBytesTransmitted[3] ; SpiControl:inst11|byte[4]  ; clock_50     ; clock_50    ; 20.000       ; -0.062     ; 7.967      ;
; 12.046 ; SpiControl:inst11|numberOfBytesTransmitted[2] ; SpiControl:inst11|byte[2]  ; clock_50     ; clock_50    ; 20.000       ; -0.062     ; 7.887      ;
; 12.588 ; SpiControl:inst11|numberOfBytesTransmitted[4] ; SpiControl:inst11|byte[4]  ; clock_50     ; clock_50    ; 20.000       ; -0.062     ; 7.345      ;
; 12.709 ; SpiControl:inst11|numberOfBytesTransmitted[3] ; SpiControl:inst11|byte[6]  ; clock_50     ; clock_50    ; 20.000       ; -0.062     ; 7.224      ;
; 12.801 ; SpiControl:inst11|numberOfBytesTransmitted[0] ; SpiControl:inst11|byte[5]  ; clock_50     ; clock_50    ; 20.000       ; -0.062     ; 7.132      ;
; 12.827 ; SpiControl:inst11|numberOfBytesTransmitted[1] ; SpiControl:inst11|byte[5]  ; clock_50     ; clock_50    ; 20.000       ; -0.062     ; 7.106      ;
; 12.854 ; SpiControl:inst11|numberOfBytesTransmitted[1] ; SpiControl:inst11|byte[3]  ; clock_50     ; clock_50    ; 20.000       ; -0.062     ; 7.079      ;
; 12.953 ; SpiControl:inst11|numberOfBytesTransmitted[4] ; SpiControl:inst11|byte[6]  ; clock_50     ; clock_50    ; 20.000       ; -0.062     ; 6.980      ;
; 12.955 ; SpiControl:inst11|numberOfBytesTransmitted[1] ; SpiControl:inst11|byte[7]  ; clock_50     ; clock_50    ; 20.000       ; -0.062     ; 6.978      ;
; 13.075 ; SpiControl:inst11|numberOfBytesTransmitted[0] ; SpiControl:inst11|byte[3]  ; clock_50     ; clock_50    ; 20.000       ; -0.062     ; 6.858      ;
; 13.085 ; SpiControl:inst11|numberOfBytesTransmitted[2] ; SpiControl:inst11|byte[3]  ; clock_50     ; clock_50    ; 20.000       ; -0.062     ; 6.848      ;
; 13.121 ; SpiControl:inst11|numberOfBytesTransmitted[2] ; SpiControl:inst11|byte[5]  ; clock_50     ; clock_50    ; 20.000       ; -0.062     ; 6.812      ;
; 13.221 ; SpiControl:inst11|numberOfBytesTransmitted[4] ; SpiControl:inst11|byte[7]  ; clock_50     ; clock_50    ; 20.000       ; -0.062     ; 6.712      ;
; 13.279 ; SpiControl:inst11|numberOfBytesTransmitted[0] ; SpiControl:inst11|byte[7]  ; clock_50     ; clock_50    ; 20.000       ; -0.062     ; 6.654      ;
; 13.323 ; SpiControl:inst11|numberOfBytesTransmitted[3] ; SpiControl:inst11|byte[7]  ; clock_50     ; clock_50    ; 20.000       ; -0.062     ; 6.610      ;
; 13.424 ; SpiControl:inst11|numberOfBytesTransmitted[3] ; SpiControl:inst11|byte[3]  ; clock_50     ; clock_50    ; 20.000       ; -0.062     ; 6.509      ;
; 13.432 ; SpiControl:inst11|numberOfBytesTransmitted[4] ; SpiControl:inst11|byte[3]  ; clock_50     ; clock_50    ; 20.000       ; -0.062     ; 6.501      ;
; 13.478 ; SpiControl:inst11|numberOfBytesTransmitted[2] ; SpiControl:inst11|byte[7]  ; clock_50     ; clock_50    ; 20.000       ; -0.062     ; 6.455      ;
; 13.495 ; SpiControl:inst11|numberOfBytesTransmitted[3] ; SpiControl:inst11|byte[2]  ; clock_50     ; clock_50    ; 20.000       ; -0.062     ; 6.438      ;
; 13.548 ; SpiControl:inst11|numberOfBytesTransmitted[3] ; SpiControl:inst11|byte[5]  ; clock_50     ; clock_50    ; 20.000       ; -0.062     ; 6.385      ;
; 13.556 ; SpiControl:inst11|numberOfBytesTransmitted[4] ; SpiControl:inst11|byte[5]  ; clock_50     ; clock_50    ; 20.000       ; -0.062     ; 6.377      ;
; 13.590 ; SpiControl:inst11|numberOfBytesTransmitted[4] ; SpiControl:inst11|byte[2]  ; clock_50     ; clock_50    ; 20.000       ; -0.062     ; 6.343      ;
; 14.153 ; SpiControl:inst11|numberOfBytesTransmitted[5] ; SpiControl:inst11|byte[3]  ; clock_50     ; clock_50    ; 20.000       ; -0.062     ; 5.780      ;
; 14.257 ; SpiControl:inst11|numberOfBytesTransmitted[4] ; SpiControl:inst11|byte[1]  ; clock_50     ; clock_50    ; 20.000       ; -0.061     ; 5.677      ;
; 14.263 ; SpiControl:inst11|numberOfBytesTransmitted[5] ; SpiControl:inst11|byte[5]  ; clock_50     ; clock_50    ; 20.000       ; -0.062     ; 5.670      ;
; 14.345 ; SpiControl:inst11|numberOfBytesTransmitted[0] ; SpiControl:inst11|byte[1]  ; clock_50     ; clock_50    ; 20.000       ; -0.061     ; 5.589      ;
; 14.509 ; SpiControl:inst11|numberOfBytesTransmitted[1] ; SpiControl:inst11|byte[0]  ; clock_50     ; clock_50    ; 20.000       ; -0.061     ; 5.425      ;
; 14.595 ; SpiControl:inst11|numberOfBytesTransmitted[5] ; SpiControl:inst11|byte[7]  ; clock_50     ; clock_50    ; 20.000       ; -0.062     ; 5.338      ;
; 14.862 ; SpiControl:inst11|numberOfBytesTransmitted[3] ; SpiControl:inst11|byte[1]  ; clock_50     ; clock_50    ; 20.000       ; -0.061     ; 5.072      ;
; 14.879 ; SpiControl:inst11|numberOfBytesTransmitted[2] ; SpiControl:inst11|byte[1]  ; clock_50     ; clock_50    ; 20.000       ; -0.061     ; 5.055      ;
; 14.974 ; SpiControl:inst11|numberOfBytesTransmitted[3] ; SpiControl:inst11|byte[0]  ; clock_50     ; clock_50    ; 20.000       ; -0.061     ; 4.960      ;
; 15.339 ; SpiControl:inst11|numberOfBytesTransmitted[1] ; SpiControl:inst11|byte[1]  ; clock_50     ; clock_50    ; 20.000       ; -0.061     ; 4.595      ;
; 15.353 ; SpiControl:inst11|numberOfBytesTransmitted[2] ; SpiControl:inst11|byte[0]  ; clock_50     ; clock_50    ; 20.000       ; -0.061     ; 4.581      ;
; 15.378 ; SpiControl:inst11|numberOfBytesTransmitted[4] ; SpiControl:inst11|byte[0]  ; clock_50     ; clock_50    ; 20.000       ; -0.061     ; 4.556      ;
; 15.522 ; SpiControl:inst11|numberOfBytesTransmitted[5] ; SpiControl:inst11|byte[6]  ; clock_50     ; clock_50    ; 20.000       ; -0.062     ; 4.411      ;
; 15.788 ; SpiControl:inst11|numberOfBytesTransmitted[5] ; SpiControl:inst11|byte[2]  ; clock_50     ; clock_50    ; 20.000       ; -0.062     ; 4.145      ;
; 16.040 ; SpiControl:inst11|numberOfBytesTransmitted[7] ; SpiControl:inst11|byte[0]  ; clock_50     ; clock_50    ; 20.000       ; -0.061     ; 3.894      ;
; 16.040 ; SpiControl:inst11|numberOfBytesTransmitted[7] ; SpiControl:inst11|byte[1]  ; clock_50     ; clock_50    ; 20.000       ; -0.061     ; 3.894      ;
; 16.043 ; SpiControl:inst11|numberOfBytesTransmitted[7] ; SpiControl:inst11|byte[7]  ; clock_50     ; clock_50    ; 20.000       ; -0.062     ; 3.890      ;
; 16.043 ; SpiControl:inst11|numberOfBytesTransmitted[7] ; SpiControl:inst11|byte[6]  ; clock_50     ; clock_50    ; 20.000       ; -0.062     ; 3.890      ;
; 16.043 ; SpiControl:inst11|numberOfBytesTransmitted[7] ; SpiControl:inst11|byte[5]  ; clock_50     ; clock_50    ; 20.000       ; -0.062     ; 3.890      ;
; 16.043 ; SpiControl:inst11|numberOfBytesTransmitted[7] ; SpiControl:inst11|byte[4]  ; clock_50     ; clock_50    ; 20.000       ; -0.062     ; 3.890      ;
; 16.043 ; SpiControl:inst11|numberOfBytesTransmitted[7] ; SpiControl:inst11|byte[3]  ; clock_50     ; clock_50    ; 20.000       ; -0.062     ; 3.890      ;
; 16.043 ; SpiControl:inst11|numberOfBytesTransmitted[7] ; SpiControl:inst11|byte[2]  ; clock_50     ; clock_50    ; 20.000       ; -0.062     ; 3.890      ;
; 16.056 ; SpiControl:inst11|numberOfBytesTransmitted[5] ; SpiControl:inst11|byte[4]  ; clock_50     ; clock_50    ; 20.000       ; -0.062     ; 3.877      ;
; 16.278 ; SpiControl:inst11|numberOfBytesTransmitted[6] ; SpiControl:inst11|byte[0]  ; clock_50     ; clock_50    ; 20.000       ; -0.061     ; 3.656      ;
; 16.278 ; SpiControl:inst11|numberOfBytesTransmitted[6] ; SpiControl:inst11|byte[1]  ; clock_50     ; clock_50    ; 20.000       ; -0.061     ; 3.656      ;
; 16.281 ; SpiControl:inst11|numberOfBytesTransmitted[6] ; SpiControl:inst11|byte[7]  ; clock_50     ; clock_50    ; 20.000       ; -0.062     ; 3.652      ;
; 16.281 ; SpiControl:inst11|numberOfBytesTransmitted[6] ; SpiControl:inst11|byte[6]  ; clock_50     ; clock_50    ; 20.000       ; -0.062     ; 3.652      ;
; 16.281 ; SpiControl:inst11|numberOfBytesTransmitted[6] ; SpiControl:inst11|byte[5]  ; clock_50     ; clock_50    ; 20.000       ; -0.062     ; 3.652      ;
; 16.281 ; SpiControl:inst11|numberOfBytesTransmitted[6] ; SpiControl:inst11|byte[4]  ; clock_50     ; clock_50    ; 20.000       ; -0.062     ; 3.652      ;
; 16.281 ; SpiControl:inst11|numberOfBytesTransmitted[6] ; SpiControl:inst11|byte[3]  ; clock_50     ; clock_50    ; 20.000       ; -0.062     ; 3.652      ;
; 16.281 ; SpiControl:inst11|numberOfBytesTransmitted[6] ; SpiControl:inst11|byte[2]  ; clock_50     ; clock_50    ; 20.000       ; -0.062     ; 3.652      ;
; 16.313 ; SpiControl:inst11|numberOfBytesTransmitted[5] ; SpiControl:inst11|byte[0]  ; clock_50     ; clock_50    ; 20.000       ; -0.061     ; 3.621      ;
; 16.313 ; SpiControl:inst11|numberOfBytesTransmitted[5] ; SpiControl:inst11|byte[1]  ; clock_50     ; clock_50    ; 20.000       ; -0.061     ; 3.621      ;
; 16.321 ; oneshot:inst17|cur_value                      ; SpiControl:inst11|byte[7]  ; clock_50     ; clock_50    ; 20.000       ; -0.061     ; 3.613      ;
; 16.321 ; oneshot:inst17|cur_value                      ; SpiControl:inst11|byte[6]  ; clock_50     ; clock_50    ; 20.000       ; -0.061     ; 3.613      ;
; 16.321 ; oneshot:inst17|cur_value                      ; SpiControl:inst11|byte[5]  ; clock_50     ; clock_50    ; 20.000       ; -0.061     ; 3.613      ;
; 16.321 ; oneshot:inst17|cur_value                      ; SpiControl:inst11|byte[4]  ; clock_50     ; clock_50    ; 20.000       ; -0.061     ; 3.613      ;
; 16.321 ; oneshot:inst17|cur_value                      ; SpiControl:inst11|byte[3]  ; clock_50     ; clock_50    ; 20.000       ; -0.061     ; 3.613      ;
; 16.321 ; oneshot:inst17|cur_value                      ; SpiControl:inst11|byte[2]  ; clock_50     ; clock_50    ; 20.000       ; -0.061     ; 3.613      ;
; 16.482 ; SpiControl:inst11|numberOfBytesTransmitted[1] ; SpiControl:inst11|wren     ; clock_50     ; clock_50    ; 20.000       ; -0.063     ; 3.450      ;
; 16.488 ; spi_master:inst2|state_reg[2]                 ; spi_master:inst2|sh_reg[7] ; clock_50     ; clock_50    ; 20.000       ; -0.059     ; 3.448      ;
; 16.501 ; spi_master:inst2|state_reg[1]                 ; spi_master:inst2|sh_reg[7] ; clock_50     ; clock_50    ; 20.000       ; -0.059     ; 3.435      ;
; 16.506 ; SpiControl:inst11|numberOfBytesTransmitted[2] ; SpiControl:inst11|wren     ; clock_50     ; clock_50    ; 20.000       ; -0.063     ; 3.426      ;
; 16.519 ; SpiControl:inst11|numberOfBytesTransmitted[4] ; SpiControl:inst11|wren     ; clock_50     ; clock_50    ; 20.000       ; -0.063     ; 3.413      ;
; 16.572 ; SpiControl:inst11|numberOfBytesTransmitted[3] ; SpiControl:inst11|wren     ; clock_50     ; clock_50    ; 20.000       ; -0.063     ; 3.360      ;
; 16.583 ; spi_master:inst2|state_reg[1]                 ; spi_master:inst2|sh_reg[6] ; clock_50     ; clock_50    ; 20.000       ; -0.058     ; 3.354      ;
; 16.583 ; spi_master:inst2|state_reg[1]                 ; spi_master:inst2|sh_reg[5] ; clock_50     ; clock_50    ; 20.000       ; -0.058     ; 3.354      ;
; 16.583 ; spi_master:inst2|state_reg[1]                 ; spi_master:inst2|sh_reg[4] ; clock_50     ; clock_50    ; 20.000       ; -0.058     ; 3.354      ;
; 16.583 ; spi_master:inst2|state_reg[1]                 ; spi_master:inst2|sh_reg[3] ; clock_50     ; clock_50    ; 20.000       ; -0.058     ; 3.354      ;
; 16.583 ; spi_master:inst2|state_reg[1]                 ; spi_master:inst2|sh_reg[2] ; clock_50     ; clock_50    ; 20.000       ; -0.058     ; 3.354      ;
; 16.583 ; spi_master:inst2|state_reg[1]                 ; spi_master:inst2|sh_reg[1] ; clock_50     ; clock_50    ; 20.000       ; -0.058     ; 3.354      ;
; 16.583 ; spi_master:inst2|state_reg[1]                 ; spi_master:inst2|sh_reg[0] ; clock_50     ; clock_50    ; 20.000       ; -0.058     ; 3.354      ;
; 16.586 ; spi_master:inst2|state_reg[2]                 ; spi_master:inst2|sh_reg[6] ; clock_50     ; clock_50    ; 20.000       ; -0.058     ; 3.351      ;
; 16.586 ; spi_master:inst2|state_reg[2]                 ; spi_master:inst2|sh_reg[5] ; clock_50     ; clock_50    ; 20.000       ; -0.058     ; 3.351      ;
; 16.586 ; spi_master:inst2|state_reg[2]                 ; spi_master:inst2|sh_reg[4] ; clock_50     ; clock_50    ; 20.000       ; -0.058     ; 3.351      ;
; 16.586 ; spi_master:inst2|state_reg[2]                 ; spi_master:inst2|sh_reg[3] ; clock_50     ; clock_50    ; 20.000       ; -0.058     ; 3.351      ;
; 16.586 ; spi_master:inst2|state_reg[2]                 ; spi_master:inst2|sh_reg[2] ; clock_50     ; clock_50    ; 20.000       ; -0.058     ; 3.351      ;
; 16.586 ; spi_master:inst2|state_reg[2]                 ; spi_master:inst2|sh_reg[1] ; clock_50     ; clock_50    ; 20.000       ; -0.058     ; 3.351      ;
; 16.586 ; spi_master:inst2|state_reg[2]                 ; spi_master:inst2|sh_reg[0] ; clock_50     ; clock_50    ; 20.000       ; -0.058     ; 3.351      ;
; 16.630 ; spi_master:inst2|state_reg[3]                 ; spi_master:inst2|sh_reg[7] ; clock_50     ; clock_50    ; 20.000       ; -0.059     ; 3.306      ;
; 16.682 ; oneshot:inst17|last_value                     ; SpiControl:inst11|byte[7]  ; clock_50     ; clock_50    ; 20.000       ; -0.061     ; 3.252      ;
; 16.682 ; oneshot:inst17|last_value                     ; SpiControl:inst11|byte[6]  ; clock_50     ; clock_50    ; 20.000       ; -0.061     ; 3.252      ;
; 16.682 ; oneshot:inst17|last_value                     ; SpiControl:inst11|byte[5]  ; clock_50     ; clock_50    ; 20.000       ; -0.061     ; 3.252      ;
; 16.682 ; oneshot:inst17|last_value                     ; SpiControl:inst11|byte[4]  ; clock_50     ; clock_50    ; 20.000       ; -0.061     ; 3.252      ;
; 16.682 ; oneshot:inst17|last_value                     ; SpiControl:inst11|byte[3]  ; clock_50     ; clock_50    ; 20.000       ; -0.061     ; 3.252      ;
; 16.682 ; oneshot:inst17|last_value                     ; SpiControl:inst11|byte[2]  ; clock_50     ; clock_50    ; 20.000       ; -0.061     ; 3.252      ;
; 16.713 ; spi_master:inst2|state_reg[3]                 ; spi_master:inst2|sh_reg[6] ; clock_50     ; clock_50    ; 20.000       ; -0.058     ; 3.224      ;
; 16.713 ; spi_master:inst2|state_reg[3]                 ; spi_master:inst2|sh_reg[5] ; clock_50     ; clock_50    ; 20.000       ; -0.058     ; 3.224      ;
; 16.713 ; spi_master:inst2|state_reg[3]                 ; spi_master:inst2|sh_reg[4] ; clock_50     ; clock_50    ; 20.000       ; -0.058     ; 3.224      ;
; 16.713 ; spi_master:inst2|state_reg[3]                 ; spi_master:inst2|sh_reg[3] ; clock_50     ; clock_50    ; 20.000       ; -0.058     ; 3.224      ;
+--------+-----------------------------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                           ;
+--------+-------------------------+-------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                 ; Launch Clock                                     ; Latch Clock                                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; 15.741 ; counter:inst33|temp[0]  ; counter:inst33|temp[31] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.068     ; 4.186      ;
; 15.825 ; counter:inst33|temp[0]  ; counter:inst33|temp[30] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.068     ; 4.102      ;
; 15.857 ; counter:inst33|temp[0]  ; counter:inst33|temp[29] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.068     ; 4.070      ;
; 15.941 ; counter:inst33|temp[0]  ; counter:inst33|temp[28] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.068     ; 3.986      ;
; 15.973 ; counter:inst33|temp[0]  ; counter:inst33|temp[27] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.068     ; 3.954      ;
; 16.057 ; counter:inst33|temp[0]  ; counter:inst33|temp[26] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.068     ; 3.870      ;
; 16.089 ; counter:inst33|temp[0]  ; counter:inst33|temp[25] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.068     ; 3.838      ;
; 16.173 ; counter:inst33|temp[0]  ; counter:inst33|temp[24] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.068     ; 3.754      ;
; 16.205 ; counter:inst33|temp[0]  ; counter:inst33|temp[23] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.068     ; 3.722      ;
; 16.289 ; counter:inst33|temp[0]  ; counter:inst33|temp[22] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.068     ; 3.638      ;
; 16.321 ; counter:inst33|temp[0]  ; counter:inst33|temp[21] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.068     ; 3.606      ;
; 16.405 ; counter:inst33|temp[0]  ; counter:inst33|temp[20] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.068     ; 3.522      ;
; 16.437 ; counter:inst33|temp[0]  ; counter:inst33|temp[19] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.068     ; 3.490      ;
; 16.521 ; counter:inst33|temp[0]  ; counter:inst33|temp[18] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.068     ; 3.406      ;
; 16.553 ; counter:inst33|temp[0]  ; counter:inst33|temp[17] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.068     ; 3.374      ;
; 16.637 ; counter:inst33|temp[0]  ; counter:inst33|temp[16] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.068     ; 3.290      ;
; 16.669 ; counter:inst33|temp[0]  ; counter:inst33|temp[15] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.068     ; 3.258      ;
; 16.753 ; counter:inst33|temp[0]  ; counter:inst33|temp[14] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.068     ; 3.174      ;
; 16.785 ; counter:inst33|temp[0]  ; counter:inst33|temp[13] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.068     ; 3.142      ;
; 16.792 ; counter:inst33|temp[2]  ; counter:inst33|temp[31] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.062     ; 3.141      ;
; 16.855 ; counter:inst33|temp[1]  ; counter:inst33|temp[31] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.062     ; 3.078      ;
; 16.869 ; counter:inst33|temp[0]  ; counter:inst33|temp[12] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.068     ; 3.058      ;
; 16.891 ; counter:inst33|temp[1]  ; counter:inst33|temp[30] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.062     ; 3.042      ;
; 16.901 ; counter:inst33|temp[0]  ; counter:inst33|temp[11] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.068     ; 3.026      ;
; 16.907 ; counter:inst33|temp[4]  ; counter:inst33|temp[31] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.062     ; 3.026      ;
; 16.908 ; counter:inst33|temp[2]  ; counter:inst33|temp[29] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.062     ; 3.025      ;
; 16.914 ; counter:inst33|temp[2]  ; counter:inst33|temp[30] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.062     ; 3.019      ;
; 16.971 ; counter:inst33|temp[1]  ; counter:inst33|temp[29] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.062     ; 2.962      ;
; 16.985 ; counter:inst33|temp[0]  ; counter:inst33|temp[10] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.068     ; 2.942      ;
; 16.988 ; counter:inst33|temp[3]  ; counter:inst33|temp[31] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.062     ; 2.945      ;
; 17.007 ; counter:inst33|temp[1]  ; counter:inst33|temp[28] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.062     ; 2.926      ;
; 17.017 ; counter:inst33|temp[0]  ; counter:inst33|temp[9]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.068     ; 2.910      ;
; 17.023 ; counter:inst33|temp[4]  ; counter:inst33|temp[29] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.062     ; 2.910      ;
; 17.024 ; counter:inst33|temp[2]  ; counter:inst33|temp[27] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.062     ; 2.909      ;
; 17.025 ; counter:inst33|temp[6]  ; counter:inst33|temp[31] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.062     ; 2.908      ;
; 17.028 ; counter:inst33|temp[3]  ; counter:inst33|temp[30] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.062     ; 2.905      ;
; 17.029 ; counter:inst33|temp[4]  ; counter:inst33|temp[30] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.062     ; 2.904      ;
; 17.030 ; counter:inst33|temp[2]  ; counter:inst33|temp[28] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.062     ; 2.903      ;
; 17.087 ; counter:inst33|temp[1]  ; counter:inst33|temp[27] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.062     ; 2.846      ;
; 17.101 ; counter:inst33|temp[0]  ; counter:inst33|temp[8]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.068     ; 2.826      ;
; 17.102 ; counter:inst33|temp[5]  ; counter:inst33|temp[31] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.062     ; 2.831      ;
; 17.104 ; counter:inst33|temp[3]  ; counter:inst33|temp[29] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.062     ; 2.829      ;
; 17.123 ; counter:inst33|temp[1]  ; counter:inst33|temp[26] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.062     ; 2.810      ;
; 17.133 ; counter:inst33|temp[0]  ; counter:inst33|temp[7]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.068     ; 2.794      ;
; 17.138 ; counter:inst33|temp[8]  ; counter:inst33|temp[31] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.062     ; 2.795      ;
; 17.139 ; counter:inst33|temp[4]  ; counter:inst33|temp[27] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.062     ; 2.794      ;
; 17.140 ; counter:inst33|temp[2]  ; counter:inst33|temp[25] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.062     ; 2.793      ;
; 17.141 ; counter:inst33|temp[6]  ; counter:inst33|temp[29] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.062     ; 2.792      ;
; 17.143 ; counter:inst33|temp[5]  ; counter:inst33|temp[30] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.062     ; 2.790      ;
; 17.144 ; counter:inst33|temp[3]  ; counter:inst33|temp[28] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.062     ; 2.789      ;
; 17.145 ; counter:inst33|temp[4]  ; counter:inst33|temp[28] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.062     ; 2.788      ;
; 17.146 ; counter:inst33|temp[2]  ; counter:inst33|temp[26] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.062     ; 2.787      ;
; 17.147 ; counter:inst33|temp[6]  ; counter:inst33|temp[30] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.062     ; 2.786      ;
; 17.203 ; counter:inst33|temp[1]  ; counter:inst33|temp[25] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.062     ; 2.730      ;
; 17.217 ; counter:inst33|temp[0]  ; counter:inst33|temp[6]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.068     ; 2.710      ;
; 17.218 ; counter:inst33|temp[5]  ; counter:inst33|temp[29] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.062     ; 2.715      ;
; 17.220 ; counter:inst33|temp[3]  ; counter:inst33|temp[27] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.062     ; 2.713      ;
; 17.221 ; counter:inst33|temp[7]  ; counter:inst33|temp[31] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.062     ; 2.712      ;
; 17.239 ; counter:inst33|temp[1]  ; counter:inst33|temp[24] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.062     ; 2.694      ;
; 17.249 ; counter:inst33|temp[0]  ; counter:inst33|temp[5]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.068     ; 2.678      ;
; 17.253 ; counter:inst33|temp[10] ; counter:inst33|temp[31] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.062     ; 2.680      ;
; 17.254 ; counter:inst33|temp[8]  ; counter:inst33|temp[29] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.062     ; 2.679      ;
; 17.255 ; counter:inst33|temp[4]  ; counter:inst33|temp[25] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.062     ; 2.678      ;
; 17.256 ; counter:inst33|temp[7]  ; counter:inst33|temp[30] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.062     ; 2.677      ;
; 17.256 ; counter:inst33|temp[2]  ; counter:inst33|temp[23] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.062     ; 2.677      ;
; 17.257 ; counter:inst33|temp[6]  ; counter:inst33|temp[27] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.062     ; 2.676      ;
; 17.259 ; counter:inst33|temp[5]  ; counter:inst33|temp[28] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.062     ; 2.674      ;
; 17.260 ; counter:inst33|temp[8]  ; counter:inst33|temp[30] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.062     ; 2.673      ;
; 17.260 ; counter:inst33|temp[3]  ; counter:inst33|temp[26] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.062     ; 2.673      ;
; 17.261 ; counter:inst33|temp[4]  ; counter:inst33|temp[26] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.062     ; 2.672      ;
; 17.262 ; counter:inst33|temp[2]  ; counter:inst33|temp[24] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.062     ; 2.671      ;
; 17.263 ; counter:inst33|temp[6]  ; counter:inst33|temp[28] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.062     ; 2.670      ;
; 17.319 ; counter:inst33|temp[1]  ; counter:inst33|temp[23] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.062     ; 2.614      ;
; 17.333 ; counter:inst33|temp[0]  ; counter:inst33|temp[4]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.068     ; 2.594      ;
; 17.334 ; counter:inst33|temp[5]  ; counter:inst33|temp[27] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.062     ; 2.599      ;
; 17.336 ; counter:inst33|temp[3]  ; counter:inst33|temp[25] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.062     ; 2.597      ;
; 17.337 ; counter:inst33|temp[9]  ; counter:inst33|temp[31] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.062     ; 2.596      ;
; 17.337 ; counter:inst33|temp[7]  ; counter:inst33|temp[29] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.062     ; 2.596      ;
; 17.355 ; counter:inst33|temp[1]  ; counter:inst33|temp[22] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.062     ; 2.578      ;
; 17.365 ; counter:inst33|temp[0]  ; counter:inst33|temp[3]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.068     ; 2.562      ;
; 17.369 ; counter:inst33|temp[10] ; counter:inst33|temp[29] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.062     ; 2.564      ;
; 17.370 ; counter:inst33|temp[8]  ; counter:inst33|temp[27] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.062     ; 2.563      ;
; 17.371 ; counter:inst33|temp[12] ; counter:inst33|temp[31] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.062     ; 2.562      ;
; 17.371 ; counter:inst33|temp[4]  ; counter:inst33|temp[23] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.062     ; 2.562      ;
; 17.372 ; counter:inst33|temp[9]  ; counter:inst33|temp[30] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.062     ; 2.561      ;
; 17.372 ; counter:inst33|temp[7]  ; counter:inst33|temp[28] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.062     ; 2.561      ;
; 17.372 ; counter:inst33|temp[2]  ; counter:inst33|temp[21] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.062     ; 2.561      ;
; 17.373 ; counter:inst33|temp[6]  ; counter:inst33|temp[25] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.062     ; 2.560      ;
; 17.375 ; counter:inst33|temp[10] ; counter:inst33|temp[30] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.062     ; 2.558      ;
; 17.375 ; counter:inst33|temp[5]  ; counter:inst33|temp[26] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.062     ; 2.558      ;
; 17.376 ; counter:inst33|temp[8]  ; counter:inst33|temp[28] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.062     ; 2.557      ;
; 17.376 ; counter:inst33|temp[3]  ; counter:inst33|temp[24] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.062     ; 2.557      ;
; 17.377 ; counter:inst33|temp[4]  ; counter:inst33|temp[24] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.062     ; 2.556      ;
; 17.378 ; counter:inst33|temp[2]  ; counter:inst33|temp[22] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.062     ; 2.555      ;
; 17.379 ; counter:inst33|temp[6]  ; counter:inst33|temp[26] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.062     ; 2.554      ;
; 17.435 ; counter:inst33|temp[1]  ; counter:inst33|temp[21] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.062     ; 2.498      ;
; 17.449 ; counter:inst33|temp[0]  ; counter:inst33|temp[2]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.068     ; 2.478      ;
; 17.450 ; counter:inst33|temp[5]  ; counter:inst33|temp[25] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.062     ; 2.483      ;
; 17.451 ; counter:inst33|temp[11] ; counter:inst33|temp[31] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.062     ; 2.482      ;
; 17.452 ; counter:inst33|temp[3]  ; counter:inst33|temp[23] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.062     ; 2.481      ;
+--------+-------------------------+-------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clock_50'                                                                                                                                          ;
+-------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                       ; To Node                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.358 ; spi_master:inst2|ssel_ena_reg                   ; spi_master:inst2|ssel_ena_reg                   ; clock_50     ; clock_50    ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; spi_master:inst2|sck_ena_reg                    ; spi_master:inst2|sck_ena_reg                    ; clock_50     ; clock_50    ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; spi_master:inst2|rx_bit_reg                     ; spi_master:inst2|rx_bit_reg                     ; clock_50     ; clock_50    ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; spi_master:inst2|state_reg[0]                   ; spi_master:inst2|state_reg[0]                   ; clock_50     ; clock_50    ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; spi_master:inst2|state_reg[1]                   ; spi_master:inst2|state_reg[1]                   ; clock_50     ; clock_50    ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; spi_master:inst2|state_reg[3]                   ; spi_master:inst2|state_reg[3]                   ; clock_50     ; clock_50    ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; spi_master:inst2|state_reg[2]                   ; spi_master:inst2|state_reg[2]                   ; clock_50     ; clock_50    ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; spi_master:inst2|wren                           ; spi_master:inst2|wren                           ; clock_50     ; clock_50    ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; spi_master:inst2|core_n_clk                     ; spi_master:inst2|core_n_clk                     ; clock_50     ; clock_50    ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; spi_master:inst2|\spi_2x_ce_gen_proc:clk_cnt[1] ; spi_master:inst2|\spi_2x_ce_gen_proc:clk_cnt[1] ; clock_50     ; clock_50    ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; spi_master:inst2|\spi_2x_ce_gen_proc:clk_cnt[2] ; spi_master:inst2|\spi_2x_ce_gen_proc:clk_cnt[2] ; clock_50     ; clock_50    ; 0.000        ; 0.062      ; 0.577      ;
; 0.361 ; spi_master:inst2|\spi_2x_ce_gen_proc:clk_cnt[0] ; spi_master:inst2|\spi_2x_ce_gen_proc:clk_cnt[0] ; clock_50     ; clock_50    ; 0.000        ; 0.062      ; 0.580      ;
; 0.371 ; spi_master:inst2|core_ce                        ; spi_master:inst2|rx_bit_reg                     ; clock_50     ; clock_50    ; 0.000        ; 0.062      ; 0.590      ;
; 0.373 ; spi_master:inst2|di_reg[5]                      ; spi_master:inst2|sh_reg[5]                      ; clock_50     ; clock_50    ; 0.000        ; 0.062      ; 0.592      ;
; 0.374 ; spi_master:inst2|di_reg[6]                      ; spi_master:inst2|sh_reg[6]                      ; clock_50     ; clock_50    ; 0.000        ; 0.062      ; 0.593      ;
; 0.374 ; spi_master:inst2|sh_reg[3]                      ; spi_master:inst2|sh_reg[4]                      ; clock_50     ; clock_50    ; 0.000        ; 0.062      ; 0.593      ;
; 0.375 ; spi_master:inst2|sh_reg[1]                      ; spi_master:inst2|sh_reg[2]                      ; clock_50     ; clock_50    ; 0.000        ; 0.062      ; 0.594      ;
; 0.375 ; spi_master:inst2|di_reg[0]                      ; spi_master:inst2|sh_reg[0]                      ; clock_50     ; clock_50    ; 0.000        ; 0.062      ; 0.594      ;
; 0.376 ; spi_master:inst2|sh_reg[2]                      ; spi_master:inst2|sh_reg[3]                      ; clock_50     ; clock_50    ; 0.000        ; 0.062      ; 0.595      ;
; 0.376 ; spi_master:inst2|di_req_o_C                     ; spi_master:inst2|di_req_o_D                     ; clock_50     ; clock_50    ; 0.000        ; 0.062      ; 0.595      ;
; 0.378 ; spi_master:inst2|di_req_o_A                     ; spi_master:inst2|di_req_o_reg                   ; clock_50     ; clock_50    ; 0.000        ; 0.062      ; 0.597      ;
; 0.383 ; spi_master:inst2|di_req_o_A                     ; spi_master:inst2|di_req_o_B                     ; clock_50     ; clock_50    ; 0.000        ; 0.062      ; 0.602      ;
; 0.385 ; spi_master:inst2|\spi_2x_ce_gen_proc:clk_cnt[0] ; spi_master:inst2|\spi_2x_ce_gen_proc:clk_cnt[1] ; clock_50     ; clock_50    ; 0.000        ; 0.062      ; 0.604      ;
; 0.386 ; spi_master:inst2|\spi_2x_ce_gen_proc:clk_cnt[0] ; spi_master:inst2|\spi_2x_ce_gen_proc:clk_cnt[2] ; clock_50     ; clock_50    ; 0.000        ; 0.062      ; 0.605      ;
; 0.387 ; spi_master:inst2|spi_2x_ce                      ; spi_master:inst2|core_n_clk                     ; clock_50     ; clock_50    ; 0.000        ; 0.062      ; 0.606      ;
; 0.398 ; spi_master:inst2|state_reg[0]                   ; spi_master:inst2|state_reg[1]                   ; clock_50     ; clock_50    ; 0.000        ; 0.062      ; 0.617      ;
; 0.398 ; spi_master:inst2|state_reg[0]                   ; spi_master:inst2|state_reg[2]                   ; clock_50     ; clock_50    ; 0.000        ; 0.062      ; 0.617      ;
; 0.405 ; spi_master:inst2|core_n_ce                      ; spi_master:inst2|state_reg[3]                   ; clock_50     ; clock_50    ; 0.000        ; 0.062      ; 0.624      ;
; 0.481 ; spi_master:inst2|\spi_2x_ce_gen_proc:clk_cnt[2] ; spi_master:inst2|spi_2x_ce                      ; clock_50     ; clock_50    ; 0.000        ; 0.062      ; 0.700      ;
; 0.488 ; spi_master:inst2|core_n_clk                     ; spi_master:inst2|core_ce                        ; clock_50     ; clock_50    ; 0.000        ; 0.062      ; 0.707      ;
; 0.491 ; spi_master:inst2|core_n_clk                     ; spi_master:inst2|core_n_ce                      ; clock_50     ; clock_50    ; 0.000        ; 0.062      ; 0.710      ;
; 0.497 ; spi_master:inst2|core_n_clk                     ; spi_master:inst2|spi_clk_reg                    ; clock_50     ; clock_50    ; 0.000        ; 0.062      ; 0.716      ;
; 0.523 ; spi_master:inst2|di_req_o_B                     ; spi_master:inst2|di_req_o_C                     ; clock_50     ; clock_50    ; 0.000        ; 0.062      ; 0.742      ;
; 0.536 ; spi_master:inst2|\spi_2x_ce_gen_proc:clk_cnt[1] ; spi_master:inst2|spi_2x_ce                      ; clock_50     ; clock_50    ; 0.000        ; 0.062      ; 0.755      ;
; 0.537 ; spi_master:inst2|\spi_2x_ce_gen_proc:clk_cnt[1] ; spi_master:inst2|\spi_2x_ce_gen_proc:clk_cnt[0] ; clock_50     ; clock_50    ; 0.000        ; 0.062      ; 0.756      ;
; 0.545 ; oneshot:inst17|cur_value                        ; oneshot:inst17|last_value                       ; clock_50     ; clock_50    ; 0.000        ; 0.062      ; 0.764      ;
; 0.551 ; spi_master:inst2|di_reg[3]                      ; spi_master:inst2|sh_reg[3]                      ; clock_50     ; clock_50    ; 0.000        ; 0.062      ; 0.770      ;
; 0.552 ; spi_master:inst2|sh_reg[5]                      ; spi_master:inst2|sh_reg[6]                      ; clock_50     ; clock_50    ; 0.000        ; 0.062      ; 0.771      ;
; 0.553 ; spi_master:inst2|di_reg[1]                      ; spi_master:inst2|sh_reg[1]                      ; clock_50     ; clock_50    ; 0.000        ; 0.062      ; 0.772      ;
; 0.554 ; spi_master:inst2|di_req_o_D                     ; spi_master:inst2|di_req_o_reg                   ; clock_50     ; clock_50    ; 0.000        ; 0.062      ; 0.773      ;
; 0.554 ; spi_master:inst2|sh_reg[0]                      ; spi_master:inst2|sh_reg[1]                      ; clock_50     ; clock_50    ; 0.000        ; 0.062      ; 0.773      ;
; 0.555 ; spi_master:inst2|sh_reg[4]                      ; spi_master:inst2|sh_reg[5]                      ; clock_50     ; clock_50    ; 0.000        ; 0.062      ; 0.774      ;
; 0.555 ; spi_master:inst2|di_reg[2]                      ; spi_master:inst2|sh_reg[2]                      ; clock_50     ; clock_50    ; 0.000        ; 0.062      ; 0.774      ;
; 0.556 ; spi_master:inst2|di_reg[4]                      ; spi_master:inst2|sh_reg[4]                      ; clock_50     ; clock_50    ; 0.000        ; 0.062      ; 0.775      ;
; 0.571 ; spi_master:inst2|\spi_2x_ce_gen_proc:clk_cnt[1] ; spi_master:inst2|\spi_2x_ce_gen_proc:clk_cnt[2] ; clock_50     ; clock_50    ; 0.000        ; 0.062      ; 0.790      ;
; 0.573 ; SpiControl:inst11|numberOfBytesTransmitted[7]   ; SpiControl:inst11|numberOfBytesTransmitted[7]   ; clock_50     ; clock_50    ; 0.000        ; 0.061      ; 0.791      ;
; 0.573 ; spi_master:inst2|spi_2x_ce                      ; spi_master:inst2|core_n_ce                      ; clock_50     ; clock_50    ; 0.000        ; 0.062      ; 0.792      ;
; 0.574 ; SpiControl:inst11|numberOfBytesTransmitted[5]   ; SpiControl:inst11|numberOfBytesTransmitted[5]   ; clock_50     ; clock_50    ; 0.000        ; 0.061      ; 0.792      ;
; 0.576 ; SpiControl:inst11|numberOfBytesTransmitted[6]   ; SpiControl:inst11|numberOfBytesTransmitted[6]   ; clock_50     ; clock_50    ; 0.000        ; 0.061      ; 0.794      ;
; 0.580 ; spi_master:inst2|di_req_o_B                     ; spi_master:inst2|di_req_o_reg                   ; clock_50     ; clock_50    ; 0.000        ; 0.062      ; 0.799      ;
; 0.592 ; SpiControl:inst11|numberOfBytesTransmitted[4]   ; SpiControl:inst11|numberOfBytesTransmitted[4]   ; clock_50     ; clock_50    ; 0.000        ; 0.061      ; 0.810      ;
; 0.594 ; spi_master:inst2|spi_2x_ce                      ; spi_master:inst2|core_ce                        ; clock_50     ; clock_50    ; 0.000        ; 0.062      ; 0.813      ;
; 0.598 ; SpiControl:inst11|numberOfBytesTransmitted[3]   ; SpiControl:inst11|numberOfBytesTransmitted[3]   ; clock_50     ; clock_50    ; 0.000        ; 0.061      ; 0.816      ;
; 0.603 ; spi_master:inst2|state_reg[3]                   ; spi_master:inst2|state_reg[1]                   ; clock_50     ; clock_50    ; 0.000        ; 0.062      ; 0.822      ;
; 0.603 ; spi_master:inst2|state_reg[3]                   ; spi_master:inst2|state_reg[2]                   ; clock_50     ; clock_50    ; 0.000        ; 0.062      ; 0.822      ;
; 0.605 ; spi_master:inst2|\spi_2x_ce_gen_proc:clk_cnt[0] ; spi_master:inst2|spi_2x_ce                      ; clock_50     ; clock_50    ; 0.000        ; 0.062      ; 0.824      ;
; 0.607 ; SpiControl:inst11|numberOfBytesTransmitted[2]   ; SpiControl:inst11|numberOfBytesTransmitted[2]   ; clock_50     ; clock_50    ; 0.000        ; 0.061      ; 0.825      ;
; 0.607 ; SpiControl:inst11|numberOfBytesTransmitted[1]   ; SpiControl:inst11|numberOfBytesTransmitted[1]   ; clock_50     ; clock_50    ; 0.000        ; 0.061      ; 0.825      ;
; 0.611 ; spi_master:inst2|core_n_ce                      ; spi_master:inst2|state_reg[0]                   ; clock_50     ; clock_50    ; 0.000        ; 0.062      ; 0.830      ;
; 0.626 ; SpiControl:inst11|numberOfBytesTransmitted[0]   ; SpiControl:inst11|numberOfBytesTransmitted[0]   ; clock_50     ; clock_50    ; 0.000        ; 0.061      ; 0.844      ;
; 0.635 ; spi_master:inst2|state_reg[2]                   ; spi_master:inst2|state_reg[1]                   ; clock_50     ; clock_50    ; 0.000        ; 0.062      ; 0.854      ;
; 0.644 ; spi_master:inst2|\spi_2x_ce_gen_proc:clk_cnt[2] ; spi_master:inst2|\spi_2x_ce_gen_proc:clk_cnt[0] ; clock_50     ; clock_50    ; 0.000        ; 0.062      ; 0.863      ;
; 0.651 ; SpiControl:inst11|write_ack_prev                ; SpiControl:inst11|wren                          ; clock_50     ; clock_50    ; 0.000        ; 0.062      ; 0.870      ;
; 0.652 ; spi_master:inst2|di_req_o_reg                   ; SpiControl:inst11|wren                          ; clock_50     ; clock_50    ; 0.000        ; 0.062      ; 0.871      ;
; 0.679 ; spi_master:inst2|di_req_reg                     ; spi_master:inst2|di_req_o_A                     ; clock_50     ; clock_50    ; 0.000        ; 0.063      ; 0.899      ;
; 0.716 ; SpiControl:inst11|wren                          ; spi_master:inst2|wren                           ; clock_50     ; clock_50    ; 0.000        ; 0.062      ; 0.935      ;
; 0.744 ; spi_master:inst2|state_reg[1]                   ; spi_master:inst2|state_reg[2]                   ; clock_50     ; clock_50    ; 0.000        ; 0.062      ; 0.963      ;
; 0.762 ; SpiControl:inst11|byte[6]                       ; spi_master:inst2|di_reg[6]                      ; clock_50     ; clock_50    ; 0.000        ; 0.061      ; 0.980      ;
; 0.782 ; SpiControl:inst11|numberOfBytesTransmitted[7]   ; SpiControl:inst11|byte[7]                       ; clock_50     ; clock_50    ; 0.000        ; 0.061      ; 1.000      ;
; 0.783 ; spi_master:inst2|sck_ena_reg                    ; spi_master:inst2|spi_clk_reg                    ; clock_50     ; clock_50    ; 0.000        ; 0.059      ; 0.999      ;
; 0.786 ; SpiControl:inst11|byte[4]                       ; spi_master:inst2|di_reg[4]                      ; clock_50     ; clock_50    ; 0.000        ; 0.061      ; 1.004      ;
; 0.790 ; oneshot:inst17|last_value                       ; SpiControl:inst11|wren                          ; clock_50     ; clock_50    ; 0.000        ; 0.062      ; 1.009      ;
; 0.793 ; SpiControl:inst11|byte[2]                       ; spi_master:inst2|di_reg[2]                      ; clock_50     ; clock_50    ; 0.000        ; 0.061      ; 1.011      ;
; 0.815 ; spi_master:inst2|state_reg[1]                   ; spi_master:inst2|wr_ack_reg                     ; clock_50     ; clock_50    ; 0.000        ; 0.065      ; 1.037      ;
; 0.818 ; spi_master:inst2|state_reg[0]                   ; spi_master:inst2|di_req_reg                     ; clock_50     ; clock_50    ; 0.000        ; 0.065      ; 1.040      ;
; 0.820 ; SpiControl:inst11|byte[3]                       ; spi_master:inst2|di_reg[3]                      ; clock_50     ; clock_50    ; 0.000        ; 0.061      ; 1.038      ;
; 0.848 ; SpiControl:inst11|numberOfBytesTransmitted[5]   ; SpiControl:inst11|numberOfBytesTransmitted[6]   ; clock_50     ; clock_50    ; 0.000        ; 0.061      ; 1.066      ;
; 0.863 ; SpiControl:inst11|numberOfBytesTransmitted[6]   ; SpiControl:inst11|numberOfBytesTransmitted[7]   ; clock_50     ; clock_50    ; 0.000        ; 0.061      ; 1.081      ;
; 0.872 ; SpiControl:inst11|numberOfBytesTransmitted[3]   ; SpiControl:inst11|numberOfBytesTransmitted[4]   ; clock_50     ; clock_50    ; 0.000        ; 0.061      ; 1.090      ;
; 0.876 ; spi_master:inst2|sh_reg[7]                      ; spi_master:inst2|sh_reg[7]                      ; clock_50     ; clock_50    ; 0.000        ; 0.062      ; 1.095      ;
; 0.879 ; SpiControl:inst11|numberOfBytesTransmitted[4]   ; SpiControl:inst11|numberOfBytesTransmitted[5]   ; clock_50     ; clock_50    ; 0.000        ; 0.061      ; 1.097      ;
; 0.881 ; SpiControl:inst11|numberOfBytesTransmitted[4]   ; SpiControl:inst11|numberOfBytesTransmitted[6]   ; clock_50     ; clock_50    ; 0.000        ; 0.061      ; 1.099      ;
; 0.882 ; SpiControl:inst11|numberOfBytesTransmitted[1]   ; SpiControl:inst11|numberOfBytesTransmitted[2]   ; clock_50     ; clock_50    ; 0.000        ; 0.061      ; 1.100      ;
; 0.893 ; SpiControl:inst11|numberOfBytesTransmitted[0]   ; SpiControl:inst11|numberOfBytesTransmitted[1]   ; clock_50     ; clock_50    ; 0.000        ; 0.061      ; 1.111      ;
; 0.895 ; SpiControl:inst11|numberOfBytesTransmitted[2]   ; SpiControl:inst11|numberOfBytesTransmitted[3]   ; clock_50     ; clock_50    ; 0.000        ; 0.061      ; 1.113      ;
; 0.895 ; SpiControl:inst11|numberOfBytesTransmitted[0]   ; SpiControl:inst11|numberOfBytesTransmitted[2]   ; clock_50     ; clock_50    ; 0.000        ; 0.061      ; 1.113      ;
; 0.897 ; SpiControl:inst11|numberOfBytesTransmitted[2]   ; SpiControl:inst11|numberOfBytesTransmitted[4]   ; clock_50     ; clock_50    ; 0.000        ; 0.061      ; 1.115      ;
; 0.898 ; spi_master:inst2|sh_reg[6]                      ; spi_master:inst2|sh_reg[7]                      ; clock_50     ; clock_50    ; 0.000        ; 0.061      ; 1.116      ;
; 0.928 ; spi_master:inst2|wr_ack_reg                     ; SpiControl:inst11|write_ack_prev                ; clock_50     ; clock_50    ; 0.000        ; 0.063      ; 1.148      ;
; 0.958 ; SpiControl:inst11|numberOfBytesTransmitted[5]   ; SpiControl:inst11|numberOfBytesTransmitted[7]   ; clock_50     ; clock_50    ; 0.000        ; 0.061      ; 1.176      ;
; 0.962 ; spi_master:inst2|state_reg[3]                   ; spi_master:inst2|wr_ack_reg                     ; clock_50     ; clock_50    ; 0.000        ; 0.065      ; 1.184      ;
; 0.965 ; spi_master:inst2|wren                           ; spi_master:inst2|ssel_ena_reg                   ; clock_50     ; clock_50    ; 0.000        ; 0.061      ; 1.183      ;
; 0.967 ; spi_master:inst2|state_reg[3]                   ; spi_master:inst2|di_req_reg                     ; clock_50     ; clock_50    ; 0.000        ; 0.065      ; 1.189      ;
; 0.974 ; SpiControl:inst11|numberOfBytesTransmitted[6]   ; SpiControl:inst11|byte[6]                       ; clock_50     ; clock_50    ; 0.000        ; 0.061      ; 1.192      ;
; 0.982 ; SpiControl:inst11|numberOfBytesTransmitted[3]   ; SpiControl:inst11|numberOfBytesTransmitted[5]   ; clock_50     ; clock_50    ; 0.000        ; 0.061      ; 1.200      ;
; 0.984 ; SpiControl:inst11|numberOfBytesTransmitted[3]   ; SpiControl:inst11|numberOfBytesTransmitted[6]   ; clock_50     ; clock_50    ; 0.000        ; 0.061      ; 1.202      ;
; 0.986 ; SpiControl:inst11|byte[5]                       ; spi_master:inst2|di_reg[5]                      ; clock_50     ; clock_50    ; 0.000        ; 0.061      ; 1.204      ;
; 0.990 ; spi_master:inst2|wr_ack_reg                     ; spi_master:inst2|wren                           ; clock_50     ; clock_50    ; 0.000        ; 0.063      ; 1.210      ;
; 0.991 ; SpiControl:inst11|numberOfBytesTransmitted[4]   ; SpiControl:inst11|numberOfBytesTransmitted[7]   ; clock_50     ; clock_50    ; 0.000        ; 0.061      ; 1.209      ;
; 0.992 ; SpiControl:inst11|numberOfBytesTransmitted[1]   ; SpiControl:inst11|numberOfBytesTransmitted[3]   ; clock_50     ; clock_50    ; 0.000        ; 0.061      ; 1.210      ;
+-------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                           ;
+-------+-------------------------+-------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                 ; Launch Clock                                     ; Latch Clock                                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; 0.360 ; counter:inst33|temp[0]  ; counter:inst33|temp[0]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.580      ;
; 0.569 ; counter:inst33|temp[16] ; counter:inst33|temp[16] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.788      ;
; 0.569 ; counter:inst33|temp[13] ; counter:inst33|temp[13] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.788      ;
; 0.569 ; counter:inst33|temp[6]  ; counter:inst33|temp[6]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.788      ;
; 0.569 ; counter:inst33|temp[3]  ; counter:inst33|temp[3]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.788      ;
; 0.570 ; counter:inst33|temp[22] ; counter:inst33|temp[22] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.789      ;
; 0.570 ; counter:inst33|temp[19] ; counter:inst33|temp[19] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.789      ;
; 0.570 ; counter:inst33|temp[18] ; counter:inst33|temp[18] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.789      ;
; 0.570 ; counter:inst33|temp[14] ; counter:inst33|temp[14] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.789      ;
; 0.570 ; counter:inst33|temp[11] ; counter:inst33|temp[11] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.789      ;
; 0.570 ; counter:inst33|temp[5]  ; counter:inst33|temp[5]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.789      ;
; 0.570 ; counter:inst33|temp[2]  ; counter:inst33|temp[2]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.789      ;
; 0.571 ; counter:inst33|temp[31] ; counter:inst33|temp[31] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.790      ;
; 0.571 ; counter:inst33|temp[30] ; counter:inst33|temp[30] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.790      ;
; 0.571 ; counter:inst33|temp[27] ; counter:inst33|temp[27] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.790      ;
; 0.571 ; counter:inst33|temp[21] ; counter:inst33|temp[21] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.790      ;
; 0.571 ; counter:inst33|temp[12] ; counter:inst33|temp[12] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.790      ;
; 0.571 ; counter:inst33|temp[10] ; counter:inst33|temp[10] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.790      ;
; 0.571 ; counter:inst33|temp[8]  ; counter:inst33|temp[8]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.790      ;
; 0.571 ; counter:inst33|temp[4]  ; counter:inst33|temp[4]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.790      ;
; 0.572 ; counter:inst33|temp[28] ; counter:inst33|temp[28] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.791      ;
; 0.572 ; counter:inst33|temp[26] ; counter:inst33|temp[26] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.791      ;
; 0.572 ; counter:inst33|temp[24] ; counter:inst33|temp[24] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.791      ;
; 0.572 ; counter:inst33|temp[20] ; counter:inst33|temp[20] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.791      ;
; 0.573 ; counter:inst33|temp[9]  ; counter:inst33|temp[9]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.792      ;
; 0.573 ; counter:inst33|temp[7]  ; counter:inst33|temp[7]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.792      ;
; 0.574 ; counter:inst33|temp[25] ; counter:inst33|temp[25] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.793      ;
; 0.574 ; counter:inst33|temp[23] ; counter:inst33|temp[23] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.793      ;
; 0.588 ; counter:inst33|temp[15] ; counter:inst33|temp[15] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.807      ;
; 0.589 ; counter:inst33|temp[29] ; counter:inst33|temp[29] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.808      ;
; 0.591 ; counter:inst33|temp[17] ; counter:inst33|temp[17] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.810      ;
; 0.599 ; counter:inst33|temp[1]  ; counter:inst33|temp[1]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.818      ;
; 0.843 ; counter:inst33|temp[16] ; counter:inst33|temp[17] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.062      ;
; 0.844 ; counter:inst33|temp[2]  ; counter:inst33|temp[3]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.063      ;
; 0.844 ; counter:inst33|temp[18] ; counter:inst33|temp[19] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.063      ;
; 0.844 ; counter:inst33|temp[6]  ; counter:inst33|temp[7]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.063      ;
; 0.844 ; counter:inst33|temp[14] ; counter:inst33|temp[15] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.063      ;
; 0.845 ; counter:inst33|temp[12] ; counter:inst33|temp[13] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.064      ;
; 0.845 ; counter:inst33|temp[10] ; counter:inst33|temp[11] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.064      ;
; 0.845 ; counter:inst33|temp[4]  ; counter:inst33|temp[5]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.064      ;
; 0.845 ; counter:inst33|temp[30] ; counter:inst33|temp[31] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.064      ;
; 0.845 ; counter:inst33|temp[8]  ; counter:inst33|temp[9]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.064      ;
; 0.845 ; counter:inst33|temp[22] ; counter:inst33|temp[23] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.064      ;
; 0.846 ; counter:inst33|temp[26] ; counter:inst33|temp[27] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.065      ;
; 0.846 ; counter:inst33|temp[20] ; counter:inst33|temp[21] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.065      ;
; 0.846 ; counter:inst33|temp[24] ; counter:inst33|temp[25] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.065      ;
; 0.846 ; counter:inst33|temp[28] ; counter:inst33|temp[29] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.065      ;
; 0.857 ; counter:inst33|temp[13] ; counter:inst33|temp[14] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.076      ;
; 0.857 ; counter:inst33|temp[3]  ; counter:inst33|temp[4]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.076      ;
; 0.858 ; counter:inst33|temp[5]  ; counter:inst33|temp[6]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.077      ;
; 0.858 ; counter:inst33|temp[11] ; counter:inst33|temp[12] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.077      ;
; 0.858 ; counter:inst33|temp[19] ; counter:inst33|temp[20] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.077      ;
; 0.859 ; counter:inst33|temp[21] ; counter:inst33|temp[22] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.078      ;
; 0.859 ; counter:inst33|temp[27] ; counter:inst33|temp[28] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.078      ;
; 0.859 ; counter:inst33|temp[13] ; counter:inst33|temp[15] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.078      ;
; 0.859 ; counter:inst33|temp[3]  ; counter:inst33|temp[5]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.078      ;
; 0.860 ; counter:inst33|temp[9]  ; counter:inst33|temp[10] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.079      ;
; 0.860 ; counter:inst33|temp[7]  ; counter:inst33|temp[8]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.079      ;
; 0.860 ; counter:inst33|temp[5]  ; counter:inst33|temp[7]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.079      ;
; 0.860 ; counter:inst33|temp[11] ; counter:inst33|temp[13] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.079      ;
; 0.860 ; counter:inst33|temp[19] ; counter:inst33|temp[21] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.079      ;
; 0.861 ; counter:inst33|temp[25] ; counter:inst33|temp[26] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.080      ;
; 0.861 ; counter:inst33|temp[23] ; counter:inst33|temp[24] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.080      ;
; 0.861 ; counter:inst33|temp[21] ; counter:inst33|temp[23] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.080      ;
; 0.861 ; counter:inst33|temp[27] ; counter:inst33|temp[29] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.080      ;
; 0.862 ; counter:inst33|temp[9]  ; counter:inst33|temp[11] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.081      ;
; 0.862 ; counter:inst33|temp[7]  ; counter:inst33|temp[9]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.081      ;
; 0.863 ; counter:inst33|temp[25] ; counter:inst33|temp[27] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.082      ;
; 0.863 ; counter:inst33|temp[23] ; counter:inst33|temp[25] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.082      ;
; 0.876 ; counter:inst33|temp[15] ; counter:inst33|temp[16] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.095      ;
; 0.877 ; counter:inst33|temp[1]  ; counter:inst33|temp[2]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.096      ;
; 0.877 ; counter:inst33|temp[29] ; counter:inst33|temp[30] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.096      ;
; 0.878 ; counter:inst33|temp[17] ; counter:inst33|temp[18] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.097      ;
; 0.878 ; counter:inst33|temp[15] ; counter:inst33|temp[17] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.097      ;
; 0.879 ; counter:inst33|temp[1]  ; counter:inst33|temp[3]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.098      ;
; 0.879 ; counter:inst33|temp[29] ; counter:inst33|temp[31] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.098      ;
; 0.880 ; counter:inst33|temp[17] ; counter:inst33|temp[19] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.099      ;
; 0.953 ; counter:inst33|temp[16] ; counter:inst33|temp[18] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.172      ;
; 0.954 ; counter:inst33|temp[2]  ; counter:inst33|temp[4]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.173      ;
; 0.954 ; counter:inst33|temp[18] ; counter:inst33|temp[20] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.173      ;
; 0.954 ; counter:inst33|temp[6]  ; counter:inst33|temp[8]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.173      ;
; 0.954 ; counter:inst33|temp[14] ; counter:inst33|temp[16] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.173      ;
; 0.955 ; counter:inst33|temp[12] ; counter:inst33|temp[14] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.174      ;
; 0.955 ; counter:inst33|temp[4]  ; counter:inst33|temp[6]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.174      ;
; 0.955 ; counter:inst33|temp[10] ; counter:inst33|temp[12] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.174      ;
; 0.955 ; counter:inst33|temp[8]  ; counter:inst33|temp[10] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.174      ;
; 0.955 ; counter:inst33|temp[22] ; counter:inst33|temp[24] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.174      ;
; 0.955 ; counter:inst33|temp[16] ; counter:inst33|temp[19] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.174      ;
; 0.956 ; counter:inst33|temp[20] ; counter:inst33|temp[22] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.175      ;
; 0.956 ; counter:inst33|temp[26] ; counter:inst33|temp[28] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.175      ;
; 0.956 ; counter:inst33|temp[2]  ; counter:inst33|temp[5]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.175      ;
; 0.956 ; counter:inst33|temp[18] ; counter:inst33|temp[21] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.175      ;
; 0.956 ; counter:inst33|temp[24] ; counter:inst33|temp[26] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.175      ;
; 0.956 ; counter:inst33|temp[6]  ; counter:inst33|temp[9]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.175      ;
; 0.956 ; counter:inst33|temp[28] ; counter:inst33|temp[30] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.175      ;
; 0.956 ; counter:inst33|temp[14] ; counter:inst33|temp[17] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.175      ;
; 0.957 ; counter:inst33|temp[12] ; counter:inst33|temp[15] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.176      ;
; 0.957 ; counter:inst33|temp[4]  ; counter:inst33|temp[7]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.176      ;
; 0.957 ; counter:inst33|temp[10] ; counter:inst33|temp[13] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.176      ;
; 0.957 ; counter:inst33|temp[8]  ; counter:inst33|temp[11] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.176      ;
+-------+-------------------------+-------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
The design MTBF is not calculated because there are no specified synchronizers in the design.
Number of Synchronizer Chains Found: 8
Shortest Synchronizer Chain: 2 Registers
Fraction of Chains for which MTBFs Could Not be Calculated: 1.000
Worst Case Available Settling Time: 36.709 ns




+----------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                      ;
+------------+-----------------+--------------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                                       ; Note ;
+------------+-----------------+--------------------------------------------------+------+
; 113.2 MHz  ; 113.2 MHz       ; clock_50                                         ;      ;
; 267.38 MHz ; 267.38 MHz      ; inst|altpll_component|auto_generated|pll1|clk[0] ;      ;
+------------+-----------------+--------------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                                        ;
+--------------------------------------------------+--------+---------------+
; Clock                                            ; Slack  ; End Point TNS ;
+--------------------------------------------------+--------+---------------+
; clock_50                                         ; 11.166 ; 0.000         ;
; inst|altpll_component|auto_generated|pll1|clk[0] ; 16.260 ; 0.000         ;
+--------------------------------------------------+--------+---------------+


+--------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                                        ;
+--------------------------------------------------+-------+---------------+
; Clock                                            ; Slack ; End Point TNS ;
+--------------------------------------------------+-------+---------------+
; clock_50                                         ; 0.312 ; 0.000         ;
; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.320 ; 0.000         ;
+--------------------------------------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary                         ;
+--------------------------------------------------+-------+---------------+
; Clock                                            ; Slack ; End Point TNS ;
+--------------------------------------------------+-------+---------------+
; clock_50                                         ; 9.701 ; 0.000         ;
; inst|altpll_component|auto_generated|pll1|clk[0] ; 9.743 ; 0.000         ;
+--------------------------------------------------+-------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clock_50'                                                                                                                    ;
+--------+-----------------------------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                     ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; 11.166 ; SpiControl:inst11|numberOfBytesTransmitted[1] ; SpiControl:inst11|byte[4]  ; clock_50     ; clock_50    ; 20.000       ; -0.056     ; 8.773      ;
; 11.283 ; SpiControl:inst11|numberOfBytesTransmitted[0] ; SpiControl:inst11|byte[4]  ; clock_50     ; clock_50    ; 20.000       ; -0.056     ; 8.656      ;
; 11.401 ; SpiControl:inst11|numberOfBytesTransmitted[2] ; SpiControl:inst11|byte[4]  ; clock_50     ; clock_50    ; 20.000       ; -0.056     ; 8.538      ;
; 12.149 ; SpiControl:inst11|numberOfBytesTransmitted[1] ; SpiControl:inst11|byte[6]  ; clock_50     ; clock_50    ; 20.000       ; -0.056     ; 7.790      ;
; 12.349 ; SpiControl:inst11|numberOfBytesTransmitted[0] ; SpiControl:inst11|byte[6]  ; clock_50     ; clock_50    ; 20.000       ; -0.056     ; 7.590      ;
; 12.410 ; SpiControl:inst11|numberOfBytesTransmitted[2] ; SpiControl:inst11|byte[6]  ; clock_50     ; clock_50    ; 20.000       ; -0.056     ; 7.529      ;
; 12.625 ; SpiControl:inst11|numberOfBytesTransmitted[1] ; SpiControl:inst11|byte[2]  ; clock_50     ; clock_50    ; 20.000       ; -0.056     ; 7.314      ;
; 12.721 ; SpiControl:inst11|numberOfBytesTransmitted[3] ; SpiControl:inst11|byte[4]  ; clock_50     ; clock_50    ; 20.000       ; -0.056     ; 7.218      ;
; 12.769 ; SpiControl:inst11|numberOfBytesTransmitted[0] ; SpiControl:inst11|byte[2]  ; clock_50     ; clock_50    ; 20.000       ; -0.056     ; 7.170      ;
; 12.886 ; SpiControl:inst11|numberOfBytesTransmitted[2] ; SpiControl:inst11|byte[2]  ; clock_50     ; clock_50    ; 20.000       ; -0.056     ; 7.053      ;
; 13.399 ; SpiControl:inst11|numberOfBytesTransmitted[4] ; SpiControl:inst11|byte[4]  ; clock_50     ; clock_50    ; 20.000       ; -0.056     ; 6.540      ;
; 13.479 ; SpiControl:inst11|numberOfBytesTransmitted[3] ; SpiControl:inst11|byte[6]  ; clock_50     ; clock_50    ; 20.000       ; -0.056     ; 6.460      ;
; 13.536 ; SpiControl:inst11|numberOfBytesTransmitted[1] ; SpiControl:inst11|byte[5]  ; clock_50     ; clock_50    ; 20.000       ; -0.056     ; 6.403      ;
; 13.586 ; SpiControl:inst11|numberOfBytesTransmitted[0] ; SpiControl:inst11|byte[5]  ; clock_50     ; clock_50    ; 20.000       ; -0.056     ; 6.353      ;
; 13.623 ; SpiControl:inst11|numberOfBytesTransmitted[1] ; SpiControl:inst11|byte[3]  ; clock_50     ; clock_50    ; 20.000       ; -0.056     ; 6.316      ;
; 13.669 ; SpiControl:inst11|numberOfBytesTransmitted[1] ; SpiControl:inst11|byte[7]  ; clock_50     ; clock_50    ; 20.000       ; -0.056     ; 6.270      ;
; 13.700 ; SpiControl:inst11|numberOfBytesTransmitted[4] ; SpiControl:inst11|byte[6]  ; clock_50     ; clock_50    ; 20.000       ; -0.056     ; 6.239      ;
; 13.777 ; SpiControl:inst11|numberOfBytesTransmitted[0] ; SpiControl:inst11|byte[3]  ; clock_50     ; clock_50    ; 20.000       ; -0.056     ; 6.162      ;
; 13.797 ; SpiControl:inst11|numberOfBytesTransmitted[2] ; SpiControl:inst11|byte[5]  ; clock_50     ; clock_50    ; 20.000       ; -0.056     ; 6.142      ;
; 13.798 ; SpiControl:inst11|numberOfBytesTransmitted[2] ; SpiControl:inst11|byte[3]  ; clock_50     ; clock_50    ; 20.000       ; -0.056     ; 6.141      ;
; 13.959 ; SpiControl:inst11|numberOfBytesTransmitted[4] ; SpiControl:inst11|byte[7]  ; clock_50     ; clock_50    ; 20.000       ; -0.056     ; 5.980      ;
; 14.020 ; SpiControl:inst11|numberOfBytesTransmitted[0] ; SpiControl:inst11|byte[7]  ; clock_50     ; clock_50    ; 20.000       ; -0.056     ; 5.919      ;
; 14.036 ; SpiControl:inst11|numberOfBytesTransmitted[3] ; SpiControl:inst11|byte[7]  ; clock_50     ; clock_50    ; 20.000       ; -0.056     ; 5.903      ;
; 14.119 ; SpiControl:inst11|numberOfBytesTransmitted[3] ; SpiControl:inst11|byte[3]  ; clock_50     ; clock_50    ; 20.000       ; -0.056     ; 5.820      ;
; 14.143 ; SpiControl:inst11|numberOfBytesTransmitted[4] ; SpiControl:inst11|byte[3]  ; clock_50     ; clock_50    ; 20.000       ; -0.056     ; 5.796      ;
; 14.163 ; SpiControl:inst11|numberOfBytesTransmitted[2] ; SpiControl:inst11|byte[7]  ; clock_50     ; clock_50    ; 20.000       ; -0.056     ; 5.776      ;
; 14.169 ; SpiControl:inst11|numberOfBytesTransmitted[3] ; SpiControl:inst11|byte[2]  ; clock_50     ; clock_50    ; 20.000       ; -0.056     ; 5.770      ;
; 14.227 ; SpiControl:inst11|numberOfBytesTransmitted[3] ; SpiControl:inst11|byte[5]  ; clock_50     ; clock_50    ; 20.000       ; -0.056     ; 5.712      ;
; 14.249 ; SpiControl:inst11|numberOfBytesTransmitted[4] ; SpiControl:inst11|byte[5]  ; clock_50     ; clock_50    ; 20.000       ; -0.056     ; 5.690      ;
; 14.332 ; SpiControl:inst11|numberOfBytesTransmitted[4] ; SpiControl:inst11|byte[2]  ; clock_50     ; clock_50    ; 20.000       ; -0.056     ; 5.607      ;
; 14.720 ; SpiControl:inst11|numberOfBytesTransmitted[5] ; SpiControl:inst11|byte[3]  ; clock_50     ; clock_50    ; 20.000       ; -0.056     ; 5.219      ;
; 14.803 ; SpiControl:inst11|numberOfBytesTransmitted[5] ; SpiControl:inst11|byte[5]  ; clock_50     ; clock_50    ; 20.000       ; -0.056     ; 5.136      ;
; 14.908 ; SpiControl:inst11|numberOfBytesTransmitted[4] ; SpiControl:inst11|byte[1]  ; clock_50     ; clock_50    ; 20.000       ; -0.055     ; 5.032      ;
; 14.981 ; SpiControl:inst11|numberOfBytesTransmitted[0] ; SpiControl:inst11|byte[1]  ; clock_50     ; clock_50    ; 20.000       ; -0.055     ; 4.959      ;
; 15.101 ; SpiControl:inst11|numberOfBytesTransmitted[1] ; SpiControl:inst11|byte[0]  ; clock_50     ; clock_50    ; 20.000       ; -0.055     ; 4.839      ;
; 15.129 ; SpiControl:inst11|numberOfBytesTransmitted[5] ; SpiControl:inst11|byte[7]  ; clock_50     ; clock_50    ; 20.000       ; -0.056     ; 4.810      ;
; 15.375 ; SpiControl:inst11|numberOfBytesTransmitted[3] ; SpiControl:inst11|byte[1]  ; clock_50     ; clock_50    ; 20.000       ; -0.055     ; 4.565      ;
; 15.385 ; SpiControl:inst11|numberOfBytesTransmitted[2] ; SpiControl:inst11|byte[1]  ; clock_50     ; clock_50    ; 20.000       ; -0.055     ; 4.555      ;
; 15.549 ; SpiControl:inst11|numberOfBytesTransmitted[3] ; SpiControl:inst11|byte[0]  ; clock_50     ; clock_50    ; 20.000       ; -0.055     ; 4.391      ;
; 15.766 ; SpiControl:inst11|numberOfBytesTransmitted[1] ; SpiControl:inst11|byte[1]  ; clock_50     ; clock_50    ; 20.000       ; -0.055     ; 4.174      ;
; 15.792 ; SpiControl:inst11|numberOfBytesTransmitted[2] ; SpiControl:inst11|byte[0]  ; clock_50     ; clock_50    ; 20.000       ; -0.055     ; 4.148      ;
; 15.812 ; SpiControl:inst11|numberOfBytesTransmitted[4] ; SpiControl:inst11|byte[0]  ; clock_50     ; clock_50    ; 20.000       ; -0.055     ; 4.128      ;
; 15.983 ; SpiControl:inst11|numberOfBytesTransmitted[5] ; SpiControl:inst11|byte[6]  ; clock_50     ; clock_50    ; 20.000       ; -0.056     ; 3.956      ;
; 16.223 ; SpiControl:inst11|numberOfBytesTransmitted[5] ; SpiControl:inst11|byte[2]  ; clock_50     ; clock_50    ; 20.000       ; -0.056     ; 3.716      ;
; 16.414 ; SpiControl:inst11|numberOfBytesTransmitted[7] ; SpiControl:inst11|byte[7]  ; clock_50     ; clock_50    ; 20.000       ; -0.056     ; 3.525      ;
; 16.414 ; SpiControl:inst11|numberOfBytesTransmitted[7] ; SpiControl:inst11|byte[6]  ; clock_50     ; clock_50    ; 20.000       ; -0.056     ; 3.525      ;
; 16.414 ; SpiControl:inst11|numberOfBytesTransmitted[7] ; SpiControl:inst11|byte[5]  ; clock_50     ; clock_50    ; 20.000       ; -0.056     ; 3.525      ;
; 16.414 ; SpiControl:inst11|numberOfBytesTransmitted[7] ; SpiControl:inst11|byte[4]  ; clock_50     ; clock_50    ; 20.000       ; -0.056     ; 3.525      ;
; 16.414 ; SpiControl:inst11|numberOfBytesTransmitted[7] ; SpiControl:inst11|byte[3]  ; clock_50     ; clock_50    ; 20.000       ; -0.056     ; 3.525      ;
; 16.414 ; SpiControl:inst11|numberOfBytesTransmitted[7] ; SpiControl:inst11|byte[2]  ; clock_50     ; clock_50    ; 20.000       ; -0.056     ; 3.525      ;
; 16.416 ; SpiControl:inst11|numberOfBytesTransmitted[7] ; SpiControl:inst11|byte[0]  ; clock_50     ; clock_50    ; 20.000       ; -0.055     ; 3.524      ;
; 16.416 ; SpiControl:inst11|numberOfBytesTransmitted[7] ; SpiControl:inst11|byte[1]  ; clock_50     ; clock_50    ; 20.000       ; -0.055     ; 3.524      ;
; 16.478 ; SpiControl:inst11|numberOfBytesTransmitted[5] ; SpiControl:inst11|byte[4]  ; clock_50     ; clock_50    ; 20.000       ; -0.056     ; 3.461      ;
; 16.637 ; SpiControl:inst11|numberOfBytesTransmitted[6] ; SpiControl:inst11|byte[7]  ; clock_50     ; clock_50    ; 20.000       ; -0.056     ; 3.302      ;
; 16.637 ; SpiControl:inst11|numberOfBytesTransmitted[6] ; SpiControl:inst11|byte[6]  ; clock_50     ; clock_50    ; 20.000       ; -0.056     ; 3.302      ;
; 16.637 ; SpiControl:inst11|numberOfBytesTransmitted[6] ; SpiControl:inst11|byte[5]  ; clock_50     ; clock_50    ; 20.000       ; -0.056     ; 3.302      ;
; 16.637 ; SpiControl:inst11|numberOfBytesTransmitted[6] ; SpiControl:inst11|byte[4]  ; clock_50     ; clock_50    ; 20.000       ; -0.056     ; 3.302      ;
; 16.637 ; SpiControl:inst11|numberOfBytesTransmitted[6] ; SpiControl:inst11|byte[3]  ; clock_50     ; clock_50    ; 20.000       ; -0.056     ; 3.302      ;
; 16.637 ; SpiControl:inst11|numberOfBytesTransmitted[6] ; SpiControl:inst11|byte[2]  ; clock_50     ; clock_50    ; 20.000       ; -0.056     ; 3.302      ;
; 16.639 ; SpiControl:inst11|numberOfBytesTransmitted[6] ; SpiControl:inst11|byte[0]  ; clock_50     ; clock_50    ; 20.000       ; -0.055     ; 3.301      ;
; 16.639 ; SpiControl:inst11|numberOfBytesTransmitted[6] ; SpiControl:inst11|byte[1]  ; clock_50     ; clock_50    ; 20.000       ; -0.055     ; 3.301      ;
; 16.655 ; SpiControl:inst11|numberOfBytesTransmitted[5] ; SpiControl:inst11|byte[0]  ; clock_50     ; clock_50    ; 20.000       ; -0.055     ; 3.285      ;
; 16.655 ; SpiControl:inst11|numberOfBytesTransmitted[5] ; SpiControl:inst11|byte[1]  ; clock_50     ; clock_50    ; 20.000       ; -0.055     ; 3.285      ;
; 16.705 ; oneshot:inst17|cur_value                      ; SpiControl:inst11|byte[7]  ; clock_50     ; clock_50    ; 20.000       ; -0.054     ; 3.236      ;
; 16.705 ; oneshot:inst17|cur_value                      ; SpiControl:inst11|byte[6]  ; clock_50     ; clock_50    ; 20.000       ; -0.054     ; 3.236      ;
; 16.705 ; oneshot:inst17|cur_value                      ; SpiControl:inst11|byte[5]  ; clock_50     ; clock_50    ; 20.000       ; -0.054     ; 3.236      ;
; 16.705 ; oneshot:inst17|cur_value                      ; SpiControl:inst11|byte[4]  ; clock_50     ; clock_50    ; 20.000       ; -0.054     ; 3.236      ;
; 16.705 ; oneshot:inst17|cur_value                      ; SpiControl:inst11|byte[3]  ; clock_50     ; clock_50    ; 20.000       ; -0.054     ; 3.236      ;
; 16.705 ; oneshot:inst17|cur_value                      ; SpiControl:inst11|byte[2]  ; clock_50     ; clock_50    ; 20.000       ; -0.054     ; 3.236      ;
; 16.835 ; spi_master:inst2|state_reg[1]                 ; spi_master:inst2|sh_reg[7] ; clock_50     ; clock_50    ; 20.000       ; -0.053     ; 3.107      ;
; 16.838 ; SpiControl:inst11|numberOfBytesTransmitted[1] ; SpiControl:inst11|wren     ; clock_50     ; clock_50    ; 20.000       ; -0.057     ; 3.100      ;
; 16.845 ; spi_master:inst2|state_reg[2]                 ; spi_master:inst2|sh_reg[7] ; clock_50     ; clock_50    ; 20.000       ; -0.053     ; 3.097      ;
; 16.865 ; SpiControl:inst11|numberOfBytesTransmitted[2] ; SpiControl:inst11|wren     ; clock_50     ; clock_50    ; 20.000       ; -0.057     ; 3.073      ;
; 16.881 ; SpiControl:inst11|numberOfBytesTransmitted[4] ; SpiControl:inst11|wren     ; clock_50     ; clock_50    ; 20.000       ; -0.057     ; 3.057      ;
; 16.906 ; spi_master:inst2|state_reg[2]                 ; spi_master:inst2|sh_reg[6] ; clock_50     ; clock_50    ; 20.000       ; -0.052     ; 3.037      ;
; 16.906 ; spi_master:inst2|state_reg[2]                 ; spi_master:inst2|sh_reg[5] ; clock_50     ; clock_50    ; 20.000       ; -0.052     ; 3.037      ;
; 16.906 ; spi_master:inst2|state_reg[2]                 ; spi_master:inst2|sh_reg[4] ; clock_50     ; clock_50    ; 20.000       ; -0.052     ; 3.037      ;
; 16.906 ; spi_master:inst2|state_reg[2]                 ; spi_master:inst2|sh_reg[3] ; clock_50     ; clock_50    ; 20.000       ; -0.052     ; 3.037      ;
; 16.906 ; spi_master:inst2|state_reg[2]                 ; spi_master:inst2|sh_reg[2] ; clock_50     ; clock_50    ; 20.000       ; -0.052     ; 3.037      ;
; 16.906 ; spi_master:inst2|state_reg[2]                 ; spi_master:inst2|sh_reg[1] ; clock_50     ; clock_50    ; 20.000       ; -0.052     ; 3.037      ;
; 16.906 ; spi_master:inst2|state_reg[2]                 ; spi_master:inst2|sh_reg[0] ; clock_50     ; clock_50    ; 20.000       ; -0.052     ; 3.037      ;
; 16.909 ; spi_master:inst2|state_reg[1]                 ; spi_master:inst2|sh_reg[6] ; clock_50     ; clock_50    ; 20.000       ; -0.052     ; 3.034      ;
; 16.909 ; spi_master:inst2|state_reg[1]                 ; spi_master:inst2|sh_reg[5] ; clock_50     ; clock_50    ; 20.000       ; -0.052     ; 3.034      ;
; 16.909 ; spi_master:inst2|state_reg[1]                 ; spi_master:inst2|sh_reg[4] ; clock_50     ; clock_50    ; 20.000       ; -0.052     ; 3.034      ;
; 16.909 ; spi_master:inst2|state_reg[1]                 ; spi_master:inst2|sh_reg[3] ; clock_50     ; clock_50    ; 20.000       ; -0.052     ; 3.034      ;
; 16.909 ; spi_master:inst2|state_reg[1]                 ; spi_master:inst2|sh_reg[2] ; clock_50     ; clock_50    ; 20.000       ; -0.052     ; 3.034      ;
; 16.909 ; spi_master:inst2|state_reg[1]                 ; spi_master:inst2|sh_reg[1] ; clock_50     ; clock_50    ; 20.000       ; -0.052     ; 3.034      ;
; 16.909 ; spi_master:inst2|state_reg[1]                 ; spi_master:inst2|sh_reg[0] ; clock_50     ; clock_50    ; 20.000       ; -0.052     ; 3.034      ;
; 16.917 ; SpiControl:inst11|numberOfBytesTransmitted[3] ; SpiControl:inst11|wren     ; clock_50     ; clock_50    ; 20.000       ; -0.057     ; 3.021      ;
; 16.954 ; spi_master:inst2|state_reg[3]                 ; spi_master:inst2|sh_reg[7] ; clock_50     ; clock_50    ; 20.000       ; -0.053     ; 2.988      ;
; 16.986 ; oneshot:inst17|last_value                     ; SpiControl:inst11|byte[7]  ; clock_50     ; clock_50    ; 20.000       ; -0.054     ; 2.955      ;
; 16.986 ; oneshot:inst17|last_value                     ; SpiControl:inst11|byte[6]  ; clock_50     ; clock_50    ; 20.000       ; -0.054     ; 2.955      ;
; 16.986 ; oneshot:inst17|last_value                     ; SpiControl:inst11|byte[5]  ; clock_50     ; clock_50    ; 20.000       ; -0.054     ; 2.955      ;
; 16.986 ; oneshot:inst17|last_value                     ; SpiControl:inst11|byte[4]  ; clock_50     ; clock_50    ; 20.000       ; -0.054     ; 2.955      ;
; 16.986 ; oneshot:inst17|last_value                     ; SpiControl:inst11|byte[3]  ; clock_50     ; clock_50    ; 20.000       ; -0.054     ; 2.955      ;
; 16.986 ; oneshot:inst17|last_value                     ; SpiControl:inst11|byte[2]  ; clock_50     ; clock_50    ; 20.000       ; -0.054     ; 2.955      ;
; 17.024 ; spi_master:inst2|state_reg[3]                 ; spi_master:inst2|sh_reg[6] ; clock_50     ; clock_50    ; 20.000       ; -0.052     ; 2.919      ;
; 17.024 ; spi_master:inst2|state_reg[3]                 ; spi_master:inst2|sh_reg[5] ; clock_50     ; clock_50    ; 20.000       ; -0.052     ; 2.919      ;
; 17.024 ; spi_master:inst2|state_reg[3]                 ; spi_master:inst2|sh_reg[4] ; clock_50     ; clock_50    ; 20.000       ; -0.052     ; 2.919      ;
; 17.024 ; spi_master:inst2|state_reg[3]                 ; spi_master:inst2|sh_reg[3] ; clock_50     ; clock_50    ; 20.000       ; -0.052     ; 2.919      ;
+--------+-----------------------------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                            ;
+--------+-------------------------+-------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                 ; Launch Clock                                     ; Latch Clock                                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; 16.260 ; counter:inst33|temp[0]  ; counter:inst33|temp[31] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.060     ; 3.675      ;
; 16.286 ; counter:inst33|temp[0]  ; counter:inst33|temp[30] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.060     ; 3.649      ;
; 16.360 ; counter:inst33|temp[0]  ; counter:inst33|temp[29] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.060     ; 3.575      ;
; 16.386 ; counter:inst33|temp[0]  ; counter:inst33|temp[28] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.060     ; 3.549      ;
; 16.460 ; counter:inst33|temp[0]  ; counter:inst33|temp[27] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.060     ; 3.475      ;
; 16.486 ; counter:inst33|temp[0]  ; counter:inst33|temp[26] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.060     ; 3.449      ;
; 16.560 ; counter:inst33|temp[0]  ; counter:inst33|temp[25] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.060     ; 3.375      ;
; 16.586 ; counter:inst33|temp[0]  ; counter:inst33|temp[24] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.060     ; 3.349      ;
; 16.660 ; counter:inst33|temp[0]  ; counter:inst33|temp[23] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.060     ; 3.275      ;
; 16.686 ; counter:inst33|temp[0]  ; counter:inst33|temp[22] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.060     ; 3.249      ;
; 16.760 ; counter:inst33|temp[0]  ; counter:inst33|temp[21] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.060     ; 3.175      ;
; 16.786 ; counter:inst33|temp[0]  ; counter:inst33|temp[20] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.060     ; 3.149      ;
; 16.860 ; counter:inst33|temp[0]  ; counter:inst33|temp[19] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.060     ; 3.075      ;
; 16.886 ; counter:inst33|temp[0]  ; counter:inst33|temp[18] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.060     ; 3.049      ;
; 16.960 ; counter:inst33|temp[0]  ; counter:inst33|temp[17] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.060     ; 2.975      ;
; 16.986 ; counter:inst33|temp[0]  ; counter:inst33|temp[16] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.060     ; 2.949      ;
; 17.060 ; counter:inst33|temp[0]  ; counter:inst33|temp[15] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.060     ; 2.875      ;
; 17.086 ; counter:inst33|temp[0]  ; counter:inst33|temp[14] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.060     ; 2.849      ;
; 17.160 ; counter:inst33|temp[0]  ; counter:inst33|temp[13] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.060     ; 2.775      ;
; 17.186 ; counter:inst33|temp[0]  ; counter:inst33|temp[12] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.060     ; 2.749      ;
; 17.194 ; counter:inst33|temp[2]  ; counter:inst33|temp[31] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.055     ; 2.746      ;
; 17.246 ; counter:inst33|temp[1]  ; counter:inst33|temp[31] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.055     ; 2.694      ;
; 17.260 ; counter:inst33|temp[0]  ; counter:inst33|temp[11] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.060     ; 2.675      ;
; 17.276 ; counter:inst33|temp[1]  ; counter:inst33|temp[30] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.055     ; 2.664      ;
; 17.286 ; counter:inst33|temp[0]  ; counter:inst33|temp[10] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.060     ; 2.649      ;
; 17.293 ; counter:inst33|temp[4]  ; counter:inst33|temp[31] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.055     ; 2.647      ;
; 17.294 ; counter:inst33|temp[2]  ; counter:inst33|temp[29] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.055     ; 2.646      ;
; 17.312 ; counter:inst33|temp[2]  ; counter:inst33|temp[30] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.055     ; 2.628      ;
; 17.346 ; counter:inst33|temp[1]  ; counter:inst33|temp[29] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.055     ; 2.594      ;
; 17.359 ; counter:inst33|temp[3]  ; counter:inst33|temp[31] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.055     ; 2.581      ;
; 17.360 ; counter:inst33|temp[0]  ; counter:inst33|temp[9]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.060     ; 2.575      ;
; 17.376 ; counter:inst33|temp[1]  ; counter:inst33|temp[28] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.055     ; 2.564      ;
; 17.386 ; counter:inst33|temp[0]  ; counter:inst33|temp[8]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.060     ; 2.549      ;
; 17.393 ; counter:inst33|temp[4]  ; counter:inst33|temp[29] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.055     ; 2.547      ;
; 17.394 ; counter:inst33|temp[2]  ; counter:inst33|temp[27] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.055     ; 2.546      ;
; 17.395 ; counter:inst33|temp[6]  ; counter:inst33|temp[31] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.055     ; 2.545      ;
; 17.396 ; counter:inst33|temp[3]  ; counter:inst33|temp[30] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.055     ; 2.544      ;
; 17.411 ; counter:inst33|temp[4]  ; counter:inst33|temp[30] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.055     ; 2.529      ;
; 17.412 ; counter:inst33|temp[2]  ; counter:inst33|temp[28] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.055     ; 2.528      ;
; 17.446 ; counter:inst33|temp[1]  ; counter:inst33|temp[27] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.055     ; 2.494      ;
; 17.457 ; counter:inst33|temp[5]  ; counter:inst33|temp[31] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.055     ; 2.483      ;
; 17.459 ; counter:inst33|temp[3]  ; counter:inst33|temp[29] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.055     ; 2.481      ;
; 17.460 ; counter:inst33|temp[0]  ; counter:inst33|temp[7]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.060     ; 2.475      ;
; 17.476 ; counter:inst33|temp[1]  ; counter:inst33|temp[26] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.055     ; 2.464      ;
; 17.486 ; counter:inst33|temp[0]  ; counter:inst33|temp[6]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.060     ; 2.449      ;
; 17.491 ; counter:inst33|temp[8]  ; counter:inst33|temp[31] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.055     ; 2.449      ;
; 17.493 ; counter:inst33|temp[4]  ; counter:inst33|temp[27] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.055     ; 2.447      ;
; 17.494 ; counter:inst33|temp[2]  ; counter:inst33|temp[25] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.055     ; 2.446      ;
; 17.495 ; counter:inst33|temp[5]  ; counter:inst33|temp[30] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.055     ; 2.445      ;
; 17.495 ; counter:inst33|temp[6]  ; counter:inst33|temp[29] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.055     ; 2.445      ;
; 17.496 ; counter:inst33|temp[3]  ; counter:inst33|temp[28] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.055     ; 2.444      ;
; 17.511 ; counter:inst33|temp[4]  ; counter:inst33|temp[28] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.055     ; 2.429      ;
; 17.512 ; counter:inst33|temp[2]  ; counter:inst33|temp[26] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.055     ; 2.428      ;
; 17.513 ; counter:inst33|temp[6]  ; counter:inst33|temp[30] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.055     ; 2.427      ;
; 17.546 ; counter:inst33|temp[1]  ; counter:inst33|temp[25] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.055     ; 2.394      ;
; 17.557 ; counter:inst33|temp[5]  ; counter:inst33|temp[29] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.055     ; 2.383      ;
; 17.559 ; counter:inst33|temp[3]  ; counter:inst33|temp[27] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.055     ; 2.381      ;
; 17.560 ; counter:inst33|temp[0]  ; counter:inst33|temp[5]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.060     ; 2.375      ;
; 17.561 ; counter:inst33|temp[7]  ; counter:inst33|temp[31] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.055     ; 2.379      ;
; 17.576 ; counter:inst33|temp[1]  ; counter:inst33|temp[24] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.055     ; 2.364      ;
; 17.586 ; counter:inst33|temp[0]  ; counter:inst33|temp[4]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.060     ; 2.349      ;
; 17.591 ; counter:inst33|temp[10] ; counter:inst33|temp[31] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.055     ; 2.349      ;
; 17.591 ; counter:inst33|temp[7]  ; counter:inst33|temp[30] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.055     ; 2.349      ;
; 17.591 ; counter:inst33|temp[8]  ; counter:inst33|temp[29] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.055     ; 2.349      ;
; 17.593 ; counter:inst33|temp[4]  ; counter:inst33|temp[25] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.055     ; 2.347      ;
; 17.594 ; counter:inst33|temp[2]  ; counter:inst33|temp[23] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.055     ; 2.346      ;
; 17.595 ; counter:inst33|temp[5]  ; counter:inst33|temp[28] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.055     ; 2.345      ;
; 17.595 ; counter:inst33|temp[6]  ; counter:inst33|temp[27] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.055     ; 2.345      ;
; 17.596 ; counter:inst33|temp[3]  ; counter:inst33|temp[26] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.055     ; 2.344      ;
; 17.609 ; counter:inst33|temp[8]  ; counter:inst33|temp[30] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.055     ; 2.331      ;
; 17.611 ; counter:inst33|temp[4]  ; counter:inst33|temp[26] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.055     ; 2.329      ;
; 17.612 ; counter:inst33|temp[2]  ; counter:inst33|temp[24] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.055     ; 2.328      ;
; 17.613 ; counter:inst33|temp[6]  ; counter:inst33|temp[28] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.055     ; 2.327      ;
; 17.646 ; counter:inst33|temp[1]  ; counter:inst33|temp[23] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.055     ; 2.294      ;
; 17.657 ; counter:inst33|temp[5]  ; counter:inst33|temp[27] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.055     ; 2.283      ;
; 17.659 ; counter:inst33|temp[3]  ; counter:inst33|temp[25] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.055     ; 2.281      ;
; 17.660 ; counter:inst33|temp[0]  ; counter:inst33|temp[3]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.060     ; 2.275      ;
; 17.661 ; counter:inst33|temp[9]  ; counter:inst33|temp[31] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.055     ; 2.279      ;
; 17.661 ; counter:inst33|temp[7]  ; counter:inst33|temp[29] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.055     ; 2.279      ;
; 17.676 ; counter:inst33|temp[1]  ; counter:inst33|temp[22] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.055     ; 2.264      ;
; 17.686 ; counter:inst33|temp[0]  ; counter:inst33|temp[2]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.060     ; 2.249      ;
; 17.691 ; counter:inst33|temp[10] ; counter:inst33|temp[29] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.055     ; 2.249      ;
; 17.691 ; counter:inst33|temp[7]  ; counter:inst33|temp[28] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.055     ; 2.249      ;
; 17.691 ; counter:inst33|temp[8]  ; counter:inst33|temp[27] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.055     ; 2.249      ;
; 17.692 ; counter:inst33|temp[9]  ; counter:inst33|temp[30] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.055     ; 2.248      ;
; 17.693 ; counter:inst33|temp[12] ; counter:inst33|temp[31] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.055     ; 2.247      ;
; 17.693 ; counter:inst33|temp[4]  ; counter:inst33|temp[23] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.055     ; 2.247      ;
; 17.694 ; counter:inst33|temp[2]  ; counter:inst33|temp[21] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.055     ; 2.246      ;
; 17.695 ; counter:inst33|temp[5]  ; counter:inst33|temp[26] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.055     ; 2.245      ;
; 17.695 ; counter:inst33|temp[6]  ; counter:inst33|temp[25] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.055     ; 2.245      ;
; 17.696 ; counter:inst33|temp[3]  ; counter:inst33|temp[24] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.055     ; 2.244      ;
; 17.709 ; counter:inst33|temp[10] ; counter:inst33|temp[30] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.055     ; 2.231      ;
; 17.709 ; counter:inst33|temp[8]  ; counter:inst33|temp[28] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.055     ; 2.231      ;
; 17.711 ; counter:inst33|temp[4]  ; counter:inst33|temp[24] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.055     ; 2.229      ;
; 17.712 ; counter:inst33|temp[2]  ; counter:inst33|temp[22] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.055     ; 2.228      ;
; 17.713 ; counter:inst33|temp[6]  ; counter:inst33|temp[26] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.055     ; 2.227      ;
; 17.746 ; counter:inst33|temp[1]  ; counter:inst33|temp[21] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.055     ; 2.194      ;
; 17.757 ; counter:inst33|temp[5]  ; counter:inst33|temp[25] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.055     ; 2.183      ;
; 17.758 ; counter:inst33|temp[11] ; counter:inst33|temp[31] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.055     ; 2.182      ;
; 17.759 ; counter:inst33|temp[3]  ; counter:inst33|temp[23] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.055     ; 2.181      ;
+--------+-------------------------+-------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clock_50'                                                                                                                                           ;
+-------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                       ; To Node                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.312 ; spi_master:inst2|ssel_ena_reg                   ; spi_master:inst2|ssel_ena_reg                   ; clock_50     ; clock_50    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; spi_master:inst2|sck_ena_reg                    ; spi_master:inst2|sck_ena_reg                    ; clock_50     ; clock_50    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; spi_master:inst2|rx_bit_reg                     ; spi_master:inst2|rx_bit_reg                     ; clock_50     ; clock_50    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; spi_master:inst2|state_reg[0]                   ; spi_master:inst2|state_reg[0]                   ; clock_50     ; clock_50    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; spi_master:inst2|state_reg[1]                   ; spi_master:inst2|state_reg[1]                   ; clock_50     ; clock_50    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; spi_master:inst2|state_reg[3]                   ; spi_master:inst2|state_reg[3]                   ; clock_50     ; clock_50    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; spi_master:inst2|state_reg[2]                   ; spi_master:inst2|state_reg[2]                   ; clock_50     ; clock_50    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; spi_master:inst2|wren                           ; spi_master:inst2|wren                           ; clock_50     ; clock_50    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; spi_master:inst2|core_n_clk                     ; spi_master:inst2|core_n_clk                     ; clock_50     ; clock_50    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; spi_master:inst2|\spi_2x_ce_gen_proc:clk_cnt[1] ; spi_master:inst2|\spi_2x_ce_gen_proc:clk_cnt[1] ; clock_50     ; clock_50    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; spi_master:inst2|\spi_2x_ce_gen_proc:clk_cnt[2] ; spi_master:inst2|\spi_2x_ce_gen_proc:clk_cnt[2] ; clock_50     ; clock_50    ; 0.000        ; 0.055      ; 0.511      ;
; 0.320 ; spi_master:inst2|\spi_2x_ce_gen_proc:clk_cnt[0] ; spi_master:inst2|\spi_2x_ce_gen_proc:clk_cnt[0] ; clock_50     ; clock_50    ; 0.000        ; 0.055      ; 0.519      ;
; 0.331 ; spi_master:inst2|core_ce                        ; spi_master:inst2|rx_bit_reg                     ; clock_50     ; clock_50    ; 0.000        ; 0.055      ; 0.530      ;
; 0.337 ; spi_master:inst2|di_req_o_A                     ; spi_master:inst2|di_req_o_reg                   ; clock_50     ; clock_50    ; 0.000        ; 0.055      ; 0.536      ;
; 0.339 ; spi_master:inst2|di_reg[6]                      ; spi_master:inst2|sh_reg[6]                      ; clock_50     ; clock_50    ; 0.000        ; 0.055      ; 0.538      ;
; 0.339 ; spi_master:inst2|di_reg[5]                      ; spi_master:inst2|sh_reg[5]                      ; clock_50     ; clock_50    ; 0.000        ; 0.055      ; 0.538      ;
; 0.340 ; spi_master:inst2|sh_reg[3]                      ; spi_master:inst2|sh_reg[4]                      ; clock_50     ; clock_50    ; 0.000        ; 0.055      ; 0.539      ;
; 0.340 ; spi_master:inst2|sh_reg[1]                      ; spi_master:inst2|sh_reg[2]                      ; clock_50     ; clock_50    ; 0.000        ; 0.055      ; 0.539      ;
; 0.341 ; spi_master:inst2|di_reg[0]                      ; spi_master:inst2|sh_reg[0]                      ; clock_50     ; clock_50    ; 0.000        ; 0.055      ; 0.540      ;
; 0.341 ; spi_master:inst2|di_req_o_C                     ; spi_master:inst2|di_req_o_D                     ; clock_50     ; clock_50    ; 0.000        ; 0.055      ; 0.540      ;
; 0.342 ; spi_master:inst2|sh_reg[2]                      ; spi_master:inst2|sh_reg[3]                      ; clock_50     ; clock_50    ; 0.000        ; 0.055      ; 0.541      ;
; 0.342 ; spi_master:inst2|spi_2x_ce                      ; spi_master:inst2|core_n_clk                     ; clock_50     ; clock_50    ; 0.000        ; 0.055      ; 0.541      ;
; 0.344 ; spi_master:inst2|\spi_2x_ce_gen_proc:clk_cnt[0] ; spi_master:inst2|\spi_2x_ce_gen_proc:clk_cnt[1] ; clock_50     ; clock_50    ; 0.000        ; 0.055      ; 0.543      ;
; 0.345 ; spi_master:inst2|\spi_2x_ce_gen_proc:clk_cnt[0] ; spi_master:inst2|\spi_2x_ce_gen_proc:clk_cnt[2] ; clock_50     ; clock_50    ; 0.000        ; 0.055      ; 0.544      ;
; 0.348 ; spi_master:inst2|di_req_o_A                     ; spi_master:inst2|di_req_o_B                     ; clock_50     ; clock_50    ; 0.000        ; 0.055      ; 0.547      ;
; 0.355 ; spi_master:inst2|state_reg[0]                   ; spi_master:inst2|state_reg[1]                   ; clock_50     ; clock_50    ; 0.000        ; 0.055      ; 0.554      ;
; 0.355 ; spi_master:inst2|state_reg[0]                   ; spi_master:inst2|state_reg[2]                   ; clock_50     ; clock_50    ; 0.000        ; 0.055      ; 0.554      ;
; 0.361 ; spi_master:inst2|core_n_ce                      ; spi_master:inst2|state_reg[3]                   ; clock_50     ; clock_50    ; 0.000        ; 0.055      ; 0.560      ;
; 0.428 ; spi_master:inst2|\spi_2x_ce_gen_proc:clk_cnt[2] ; spi_master:inst2|spi_2x_ce                      ; clock_50     ; clock_50    ; 0.000        ; 0.055      ; 0.627      ;
; 0.432 ; spi_master:inst2|core_n_clk                     ; spi_master:inst2|core_ce                        ; clock_50     ; clock_50    ; 0.000        ; 0.055      ; 0.631      ;
; 0.435 ; spi_master:inst2|core_n_clk                     ; spi_master:inst2|core_n_ce                      ; clock_50     ; clock_50    ; 0.000        ; 0.055      ; 0.634      ;
; 0.447 ; spi_master:inst2|core_n_clk                     ; spi_master:inst2|spi_clk_reg                    ; clock_50     ; clock_50    ; 0.000        ; 0.055      ; 0.646      ;
; 0.472 ; spi_master:inst2|di_req_o_B                     ; spi_master:inst2|di_req_o_C                     ; clock_50     ; clock_50    ; 0.000        ; 0.055      ; 0.671      ;
; 0.490 ; spi_master:inst2|\spi_2x_ce_gen_proc:clk_cnt[1] ; spi_master:inst2|spi_2x_ce                      ; clock_50     ; clock_50    ; 0.000        ; 0.055      ; 0.689      ;
; 0.491 ; oneshot:inst17|cur_value                        ; oneshot:inst17|last_value                       ; clock_50     ; clock_50    ; 0.000        ; 0.055      ; 0.690      ;
; 0.491 ; spi_master:inst2|\spi_2x_ce_gen_proc:clk_cnt[1] ; spi_master:inst2|\spi_2x_ce_gen_proc:clk_cnt[0] ; clock_50     ; clock_50    ; 0.000        ; 0.055      ; 0.690      ;
; 0.495 ; spi_master:inst2|di_reg[3]                      ; spi_master:inst2|sh_reg[3]                      ; clock_50     ; clock_50    ; 0.000        ; 0.055      ; 0.694      ;
; 0.496 ; spi_master:inst2|sh_reg[5]                      ; spi_master:inst2|sh_reg[6]                      ; clock_50     ; clock_50    ; 0.000        ; 0.055      ; 0.695      ;
; 0.497 ; spi_master:inst2|di_reg[1]                      ; spi_master:inst2|sh_reg[1]                      ; clock_50     ; clock_50    ; 0.000        ; 0.055      ; 0.696      ;
; 0.498 ; spi_master:inst2|di_req_o_D                     ; spi_master:inst2|di_req_o_reg                   ; clock_50     ; clock_50    ; 0.000        ; 0.055      ; 0.697      ;
; 0.498 ; spi_master:inst2|sh_reg[0]                      ; spi_master:inst2|sh_reg[1]                      ; clock_50     ; clock_50    ; 0.000        ; 0.055      ; 0.697      ;
; 0.499 ; spi_master:inst2|sh_reg[4]                      ; spi_master:inst2|sh_reg[5]                      ; clock_50     ; clock_50    ; 0.000        ; 0.055      ; 0.698      ;
; 0.499 ; spi_master:inst2|di_reg[2]                      ; spi_master:inst2|sh_reg[2]                      ; clock_50     ; clock_50    ; 0.000        ; 0.055      ; 0.698      ;
; 0.501 ; spi_master:inst2|di_reg[4]                      ; spi_master:inst2|sh_reg[4]                      ; clock_50     ; clock_50    ; 0.000        ; 0.055      ; 0.700      ;
; 0.512 ; spi_master:inst2|\spi_2x_ce_gen_proc:clk_cnt[1] ; spi_master:inst2|\spi_2x_ce_gen_proc:clk_cnt[2] ; clock_50     ; clock_50    ; 0.000        ; 0.055      ; 0.711      ;
; 0.513 ; SpiControl:inst11|numberOfBytesTransmitted[7]   ; SpiControl:inst11|numberOfBytesTransmitted[7]   ; clock_50     ; clock_50    ; 0.000        ; 0.055      ; 0.712      ;
; 0.514 ; spi_master:inst2|spi_2x_ce                      ; spi_master:inst2|core_n_ce                      ; clock_50     ; clock_50    ; 0.000        ; 0.055      ; 0.713      ;
; 0.515 ; SpiControl:inst11|numberOfBytesTransmitted[5]   ; SpiControl:inst11|numberOfBytesTransmitted[5]   ; clock_50     ; clock_50    ; 0.000        ; 0.055      ; 0.714      ;
; 0.517 ; SpiControl:inst11|numberOfBytesTransmitted[6]   ; SpiControl:inst11|numberOfBytesTransmitted[6]   ; clock_50     ; clock_50    ; 0.000        ; 0.055      ; 0.716      ;
; 0.519 ; spi_master:inst2|di_req_o_B                     ; spi_master:inst2|di_req_o_reg                   ; clock_50     ; clock_50    ; 0.000        ; 0.055      ; 0.718      ;
; 0.528 ; SpiControl:inst11|numberOfBytesTransmitted[4]   ; SpiControl:inst11|numberOfBytesTransmitted[4]   ; clock_50     ; clock_50    ; 0.000        ; 0.055      ; 0.727      ;
; 0.529 ; spi_master:inst2|spi_2x_ce                      ; spi_master:inst2|core_ce                        ; clock_50     ; clock_50    ; 0.000        ; 0.055      ; 0.728      ;
; 0.534 ; SpiControl:inst11|numberOfBytesTransmitted[3]   ; SpiControl:inst11|numberOfBytesTransmitted[3]   ; clock_50     ; clock_50    ; 0.000        ; 0.055      ; 0.733      ;
; 0.538 ; spi_master:inst2|state_reg[3]                   ; spi_master:inst2|state_reg[1]                   ; clock_50     ; clock_50    ; 0.000        ; 0.055      ; 0.737      ;
; 0.539 ; spi_master:inst2|state_reg[3]                   ; spi_master:inst2|state_reg[2]                   ; clock_50     ; clock_50    ; 0.000        ; 0.055      ; 0.738      ;
; 0.542 ; spi_master:inst2|\spi_2x_ce_gen_proc:clk_cnt[0] ; spi_master:inst2|spi_2x_ce                      ; clock_50     ; clock_50    ; 0.000        ; 0.055      ; 0.741      ;
; 0.545 ; SpiControl:inst11|numberOfBytesTransmitted[2]   ; SpiControl:inst11|numberOfBytesTransmitted[2]   ; clock_50     ; clock_50    ; 0.000        ; 0.055      ; 0.744      ;
; 0.545 ; SpiControl:inst11|numberOfBytesTransmitted[1]   ; SpiControl:inst11|numberOfBytesTransmitted[1]   ; clock_50     ; clock_50    ; 0.000        ; 0.055      ; 0.744      ;
; 0.546 ; spi_master:inst2|core_n_ce                      ; spi_master:inst2|state_reg[0]                   ; clock_50     ; clock_50    ; 0.000        ; 0.055      ; 0.745      ;
; 0.555 ; SpiControl:inst11|numberOfBytesTransmitted[0]   ; SpiControl:inst11|numberOfBytesTransmitted[0]   ; clock_50     ; clock_50    ; 0.000        ; 0.055      ; 0.754      ;
; 0.571 ; spi_master:inst2|state_reg[2]                   ; spi_master:inst2|state_reg[1]                   ; clock_50     ; clock_50    ; 0.000        ; 0.055      ; 0.770      ;
; 0.574 ; spi_master:inst2|\spi_2x_ce_gen_proc:clk_cnt[2] ; spi_master:inst2|\spi_2x_ce_gen_proc:clk_cnt[0] ; clock_50     ; clock_50    ; 0.000        ; 0.055      ; 0.773      ;
; 0.579 ; SpiControl:inst11|write_ack_prev                ; SpiControl:inst11|wren                          ; clock_50     ; clock_50    ; 0.000        ; 0.055      ; 0.778      ;
; 0.581 ; spi_master:inst2|di_req_o_reg                   ; SpiControl:inst11|wren                          ; clock_50     ; clock_50    ; 0.000        ; 0.055      ; 0.780      ;
; 0.618 ; spi_master:inst2|di_req_reg                     ; spi_master:inst2|di_req_o_A                     ; clock_50     ; clock_50    ; 0.000        ; 0.056      ; 0.818      ;
; 0.652 ; SpiControl:inst11|wren                          ; spi_master:inst2|wren                           ; clock_50     ; clock_50    ; 0.000        ; 0.055      ; 0.851      ;
; 0.683 ; spi_master:inst2|state_reg[1]                   ; spi_master:inst2|state_reg[2]                   ; clock_50     ; clock_50    ; 0.000        ; 0.055      ; 0.882      ;
; 0.702 ; SpiControl:inst11|byte[6]                       ; spi_master:inst2|di_reg[6]                      ; clock_50     ; clock_50    ; 0.000        ; 0.054      ; 0.900      ;
; 0.708 ; oneshot:inst17|last_value                       ; SpiControl:inst11|wren                          ; clock_50     ; clock_50    ; 0.000        ; 0.055      ; 0.907      ;
; 0.715 ; SpiControl:inst11|numberOfBytesTransmitted[7]   ; SpiControl:inst11|byte[7]                       ; clock_50     ; clock_50    ; 0.000        ; 0.054      ; 0.913      ;
; 0.723 ; SpiControl:inst11|byte[4]                       ; spi_master:inst2|di_reg[4]                      ; clock_50     ; clock_50    ; 0.000        ; 0.054      ; 0.921      ;
; 0.724 ; spi_master:inst2|sck_ena_reg                    ; spi_master:inst2|spi_clk_reg                    ; clock_50     ; clock_50    ; 0.000        ; 0.053      ; 0.921      ;
; 0.728 ; SpiControl:inst11|byte[2]                       ; spi_master:inst2|di_reg[2]                      ; clock_50     ; clock_50    ; 0.000        ; 0.054      ; 0.926      ;
; 0.749 ; spi_master:inst2|state_reg[1]                   ; spi_master:inst2|wr_ack_reg                     ; clock_50     ; clock_50    ; 0.000        ; 0.057      ; 0.950      ;
; 0.751 ; SpiControl:inst11|byte[3]                       ; spi_master:inst2|di_reg[3]                      ; clock_50     ; clock_50    ; 0.000        ; 0.054      ; 0.949      ;
; 0.758 ; spi_master:inst2|state_reg[0]                   ; spi_master:inst2|di_req_reg                     ; clock_50     ; clock_50    ; 0.000        ; 0.057      ; 0.959      ;
; 0.760 ; SpiControl:inst11|numberOfBytesTransmitted[5]   ; SpiControl:inst11|numberOfBytesTransmitted[6]   ; clock_50     ; clock_50    ; 0.000        ; 0.055      ; 0.959      ;
; 0.766 ; SpiControl:inst11|numberOfBytesTransmitted[6]   ; SpiControl:inst11|numberOfBytesTransmitted[7]   ; clock_50     ; clock_50    ; 0.000        ; 0.055      ; 0.965      ;
; 0.777 ; SpiControl:inst11|numberOfBytesTransmitted[4]   ; SpiControl:inst11|numberOfBytesTransmitted[5]   ; clock_50     ; clock_50    ; 0.000        ; 0.055      ; 0.976      ;
; 0.779 ; SpiControl:inst11|numberOfBytesTransmitted[3]   ; SpiControl:inst11|numberOfBytesTransmitted[4]   ; clock_50     ; clock_50    ; 0.000        ; 0.055      ; 0.978      ;
; 0.784 ; SpiControl:inst11|numberOfBytesTransmitted[4]   ; SpiControl:inst11|numberOfBytesTransmitted[6]   ; clock_50     ; clock_50    ; 0.000        ; 0.055      ; 0.983      ;
; 0.788 ; SpiControl:inst11|numberOfBytesTransmitted[0]   ; SpiControl:inst11|numberOfBytesTransmitted[1]   ; clock_50     ; clock_50    ; 0.000        ; 0.055      ; 0.987      ;
; 0.789 ; SpiControl:inst11|numberOfBytesTransmitted[1]   ; SpiControl:inst11|numberOfBytesTransmitted[2]   ; clock_50     ; clock_50    ; 0.000        ; 0.055      ; 0.988      ;
; 0.793 ; spi_master:inst2|sh_reg[7]                      ; spi_master:inst2|sh_reg[7]                      ; clock_50     ; clock_50    ; 0.000        ; 0.055      ; 0.992      ;
; 0.794 ; SpiControl:inst11|numberOfBytesTransmitted[2]   ; SpiControl:inst11|numberOfBytesTransmitted[3]   ; clock_50     ; clock_50    ; 0.000        ; 0.055      ; 0.993      ;
; 0.795 ; SpiControl:inst11|numberOfBytesTransmitted[0]   ; SpiControl:inst11|numberOfBytesTransmitted[2]   ; clock_50     ; clock_50    ; 0.000        ; 0.055      ; 0.994      ;
; 0.801 ; SpiControl:inst11|numberOfBytesTransmitted[2]   ; SpiControl:inst11|numberOfBytesTransmitted[4]   ; clock_50     ; clock_50    ; 0.000        ; 0.055      ; 1.000      ;
; 0.818 ; spi_master:inst2|sh_reg[6]                      ; spi_master:inst2|sh_reg[7]                      ; clock_50     ; clock_50    ; 0.000        ; 0.054      ; 1.016      ;
; 0.840 ; spi_master:inst2|wr_ack_reg                     ; SpiControl:inst11|write_ack_prev                ; clock_50     ; clock_50    ; 0.000        ; 0.056      ; 1.040      ;
; 0.849 ; SpiControl:inst11|numberOfBytesTransmitted[5]   ; SpiControl:inst11|numberOfBytesTransmitted[7]   ; clock_50     ; clock_50    ; 0.000        ; 0.055      ; 1.048      ;
; 0.868 ; SpiControl:inst11|numberOfBytesTransmitted[3]   ; SpiControl:inst11|numberOfBytesTransmitted[5]   ; clock_50     ; clock_50    ; 0.000        ; 0.055      ; 1.067      ;
; 0.873 ; SpiControl:inst11|numberOfBytesTransmitted[4]   ; SpiControl:inst11|numberOfBytesTransmitted[7]   ; clock_50     ; clock_50    ; 0.000        ; 0.055      ; 1.072      ;
; 0.875 ; SpiControl:inst11|numberOfBytesTransmitted[3]   ; SpiControl:inst11|numberOfBytesTransmitted[6]   ; clock_50     ; clock_50    ; 0.000        ; 0.055      ; 1.074      ;
; 0.877 ; spi_master:inst2|state_reg[3]                   ; spi_master:inst2|wr_ack_reg                     ; clock_50     ; clock_50    ; 0.000        ; 0.057      ; 1.078      ;
; 0.878 ; SpiControl:inst11|numberOfBytesTransmitted[1]   ; SpiControl:inst11|numberOfBytesTransmitted[3]   ; clock_50     ; clock_50    ; 0.000        ; 0.055      ; 1.077      ;
; 0.879 ; spi_master:inst2|state_reg[3]                   ; spi_master:inst2|di_req_reg                     ; clock_50     ; clock_50    ; 0.000        ; 0.057      ; 1.080      ;
; 0.884 ; SpiControl:inst11|numberOfBytesTransmitted[0]   ; SpiControl:inst11|numberOfBytesTransmitted[3]   ; clock_50     ; clock_50    ; 0.000        ; 0.055      ; 1.083      ;
; 0.885 ; spi_master:inst2|wren                           ; spi_master:inst2|ssel_ena_reg                   ; clock_50     ; clock_50    ; 0.000        ; 0.054      ; 1.083      ;
; 0.885 ; SpiControl:inst11|numberOfBytesTransmitted[1]   ; SpiControl:inst11|numberOfBytesTransmitted[4]   ; clock_50     ; clock_50    ; 0.000        ; 0.055      ; 1.084      ;
; 0.886 ; SpiControl:inst11|numberOfBytesTransmitted[6]   ; SpiControl:inst11|byte[6]                       ; clock_50     ; clock_50    ; 0.000        ; 0.054      ; 1.084      ;
+-------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                            ;
+-------+-------------------------+-------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                 ; Launch Clock                                     ; Latch Clock                                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; 0.320 ; counter:inst33|temp[0]  ; counter:inst33|temp[0]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.519      ;
; 0.511 ; counter:inst33|temp[13] ; counter:inst33|temp[13] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.710      ;
; 0.511 ; counter:inst33|temp[6]  ; counter:inst33|temp[6]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.710      ;
; 0.511 ; counter:inst33|temp[3]  ; counter:inst33|temp[3]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.710      ;
; 0.512 ; counter:inst33|temp[22] ; counter:inst33|temp[22] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.711      ;
; 0.512 ; counter:inst33|temp[19] ; counter:inst33|temp[19] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.711      ;
; 0.512 ; counter:inst33|temp[16] ; counter:inst33|temp[16] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.711      ;
; 0.512 ; counter:inst33|temp[14] ; counter:inst33|temp[14] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.711      ;
; 0.512 ; counter:inst33|temp[11] ; counter:inst33|temp[11] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.711      ;
; 0.512 ; counter:inst33|temp[5]  ; counter:inst33|temp[5]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.711      ;
; 0.512 ; counter:inst33|temp[2]  ; counter:inst33|temp[2]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.711      ;
; 0.513 ; counter:inst33|temp[31] ; counter:inst33|temp[31] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.712      ;
; 0.513 ; counter:inst33|temp[27] ; counter:inst33|temp[27] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.712      ;
; 0.513 ; counter:inst33|temp[21] ; counter:inst33|temp[21] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.712      ;
; 0.513 ; counter:inst33|temp[18] ; counter:inst33|temp[18] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.712      ;
; 0.513 ; counter:inst33|temp[12] ; counter:inst33|temp[12] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.712      ;
; 0.513 ; counter:inst33|temp[4]  ; counter:inst33|temp[4]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.712      ;
; 0.514 ; counter:inst33|temp[30] ; counter:inst33|temp[30] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.713      ;
; 0.514 ; counter:inst33|temp[28] ; counter:inst33|temp[28] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.713      ;
; 0.514 ; counter:inst33|temp[20] ; counter:inst33|temp[20] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.713      ;
; 0.514 ; counter:inst33|temp[10] ; counter:inst33|temp[10] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.713      ;
; 0.514 ; counter:inst33|temp[8]  ; counter:inst33|temp[8]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.713      ;
; 0.515 ; counter:inst33|temp[26] ; counter:inst33|temp[26] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.714      ;
; 0.515 ; counter:inst33|temp[24] ; counter:inst33|temp[24] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.714      ;
; 0.516 ; counter:inst33|temp[9]  ; counter:inst33|temp[9]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.715      ;
; 0.516 ; counter:inst33|temp[7]  ; counter:inst33|temp[7]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.715      ;
; 0.517 ; counter:inst33|temp[25] ; counter:inst33|temp[25] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.716      ;
; 0.517 ; counter:inst33|temp[23] ; counter:inst33|temp[23] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.716      ;
; 0.528 ; counter:inst33|temp[15] ; counter:inst33|temp[15] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.727      ;
; 0.529 ; counter:inst33|temp[29] ; counter:inst33|temp[29] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.728      ;
; 0.531 ; counter:inst33|temp[17] ; counter:inst33|temp[17] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.730      ;
; 0.541 ; counter:inst33|temp[1]  ; counter:inst33|temp[1]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.740      ;
; 0.755 ; counter:inst33|temp[6]  ; counter:inst33|temp[7]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.954      ;
; 0.756 ; counter:inst33|temp[22] ; counter:inst33|temp[23] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.955      ;
; 0.757 ; counter:inst33|temp[2]  ; counter:inst33|temp[3]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.956      ;
; 0.757 ; counter:inst33|temp[14] ; counter:inst33|temp[15] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.956      ;
; 0.757 ; counter:inst33|temp[16] ; counter:inst33|temp[17] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.956      ;
; 0.758 ; counter:inst33|temp[12] ; counter:inst33|temp[13] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.957      ;
; 0.758 ; counter:inst33|temp[18] ; counter:inst33|temp[19] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.957      ;
; 0.758 ; counter:inst33|temp[4]  ; counter:inst33|temp[5]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.957      ;
; 0.759 ; counter:inst33|temp[10] ; counter:inst33|temp[11] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.958      ;
; 0.759 ; counter:inst33|temp[30] ; counter:inst33|temp[31] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.958      ;
; 0.759 ; counter:inst33|temp[20] ; counter:inst33|temp[21] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.958      ;
; 0.759 ; counter:inst33|temp[8]  ; counter:inst33|temp[9]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.958      ;
; 0.759 ; counter:inst33|temp[28] ; counter:inst33|temp[29] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.958      ;
; 0.760 ; counter:inst33|temp[26] ; counter:inst33|temp[27] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.959      ;
; 0.760 ; counter:inst33|temp[24] ; counter:inst33|temp[25] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.959      ;
; 0.760 ; counter:inst33|temp[13] ; counter:inst33|temp[14] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.959      ;
; 0.760 ; counter:inst33|temp[3]  ; counter:inst33|temp[4]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.959      ;
; 0.761 ; counter:inst33|temp[5]  ; counter:inst33|temp[6]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.960      ;
; 0.761 ; counter:inst33|temp[11] ; counter:inst33|temp[12] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.960      ;
; 0.761 ; counter:inst33|temp[19] ; counter:inst33|temp[20] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.960      ;
; 0.762 ; counter:inst33|temp[21] ; counter:inst33|temp[22] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.961      ;
; 0.762 ; counter:inst33|temp[27] ; counter:inst33|temp[28] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.961      ;
; 0.765 ; counter:inst33|temp[9]  ; counter:inst33|temp[10] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.964      ;
; 0.765 ; counter:inst33|temp[7]  ; counter:inst33|temp[8]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.964      ;
; 0.766 ; counter:inst33|temp[25] ; counter:inst33|temp[26] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.965      ;
; 0.766 ; counter:inst33|temp[23] ; counter:inst33|temp[24] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.965      ;
; 0.767 ; counter:inst33|temp[13] ; counter:inst33|temp[15] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.966      ;
; 0.767 ; counter:inst33|temp[3]  ; counter:inst33|temp[5]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.966      ;
; 0.768 ; counter:inst33|temp[5]  ; counter:inst33|temp[7]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.967      ;
; 0.768 ; counter:inst33|temp[11] ; counter:inst33|temp[13] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.967      ;
; 0.768 ; counter:inst33|temp[19] ; counter:inst33|temp[21] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.967      ;
; 0.769 ; counter:inst33|temp[21] ; counter:inst33|temp[23] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.968      ;
; 0.769 ; counter:inst33|temp[27] ; counter:inst33|temp[29] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.968      ;
; 0.772 ; counter:inst33|temp[9]  ; counter:inst33|temp[11] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.971      ;
; 0.772 ; counter:inst33|temp[7]  ; counter:inst33|temp[9]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.971      ;
; 0.773 ; counter:inst33|temp[25] ; counter:inst33|temp[27] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.972      ;
; 0.773 ; counter:inst33|temp[23] ; counter:inst33|temp[25] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.972      ;
; 0.777 ; counter:inst33|temp[15] ; counter:inst33|temp[16] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.976      ;
; 0.778 ; counter:inst33|temp[29] ; counter:inst33|temp[30] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.977      ;
; 0.780 ; counter:inst33|temp[1]  ; counter:inst33|temp[2]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.979      ;
; 0.780 ; counter:inst33|temp[17] ; counter:inst33|temp[18] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.979      ;
; 0.784 ; counter:inst33|temp[15] ; counter:inst33|temp[17] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.983      ;
; 0.785 ; counter:inst33|temp[29] ; counter:inst33|temp[31] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.984      ;
; 0.787 ; counter:inst33|temp[1]  ; counter:inst33|temp[3]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.986      ;
; 0.787 ; counter:inst33|temp[17] ; counter:inst33|temp[19] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.986      ;
; 0.844 ; counter:inst33|temp[6]  ; counter:inst33|temp[8]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 1.043      ;
; 0.845 ; counter:inst33|temp[22] ; counter:inst33|temp[24] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 1.044      ;
; 0.846 ; counter:inst33|temp[2]  ; counter:inst33|temp[4]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 1.045      ;
; 0.846 ; counter:inst33|temp[14] ; counter:inst33|temp[16] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 1.045      ;
; 0.846 ; counter:inst33|temp[16] ; counter:inst33|temp[18] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 1.045      ;
; 0.847 ; counter:inst33|temp[12] ; counter:inst33|temp[14] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 1.046      ;
; 0.847 ; counter:inst33|temp[4]  ; counter:inst33|temp[6]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 1.046      ;
; 0.847 ; counter:inst33|temp[18] ; counter:inst33|temp[20] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 1.046      ;
; 0.848 ; counter:inst33|temp[10] ; counter:inst33|temp[12] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 1.047      ;
; 0.848 ; counter:inst33|temp[20] ; counter:inst33|temp[22] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 1.047      ;
; 0.848 ; counter:inst33|temp[8]  ; counter:inst33|temp[10] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 1.047      ;
; 0.848 ; counter:inst33|temp[28] ; counter:inst33|temp[30] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 1.047      ;
; 0.849 ; counter:inst33|temp[26] ; counter:inst33|temp[28] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 1.048      ;
; 0.849 ; counter:inst33|temp[24] ; counter:inst33|temp[26] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 1.048      ;
; 0.851 ; counter:inst33|temp[6]  ; counter:inst33|temp[9]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 1.050      ;
; 0.852 ; counter:inst33|temp[22] ; counter:inst33|temp[25] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 1.051      ;
; 0.853 ; counter:inst33|temp[2]  ; counter:inst33|temp[5]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 1.052      ;
; 0.853 ; counter:inst33|temp[14] ; counter:inst33|temp[17] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 1.052      ;
; 0.853 ; counter:inst33|temp[16] ; counter:inst33|temp[19] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 1.052      ;
; 0.854 ; counter:inst33|temp[12] ; counter:inst33|temp[15] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 1.053      ;
; 0.854 ; counter:inst33|temp[4]  ; counter:inst33|temp[7]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 1.053      ;
; 0.854 ; counter:inst33|temp[18] ; counter:inst33|temp[21] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 1.053      ;
; 0.855 ; counter:inst33|temp[10] ; counter:inst33|temp[13] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 1.054      ;
+-------+-------------------------+-------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
The design MTBF is not calculated because there are no specified synchronizers in the design.
Number of Synchronizer Chains Found: 8
Shortest Synchronizer Chain: 2 Registers
Fraction of Chains for which MTBFs Could Not be Calculated: 1.000
Worst Case Available Settling Time: 37.063 ns




+---------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                                        ;
+--------------------------------------------------+--------+---------------+
; Clock                                            ; Slack  ; End Point TNS ;
+--------------------------------------------------+--------+---------------+
; clock_50                                         ; 14.242 ; 0.000         ;
; inst|altpll_component|auto_generated|pll1|clk[0] ; 17.521 ; 0.000         ;
+--------------------------------------------------+--------+---------------+


+--------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                                        ;
+--------------------------------------------------+-------+---------------+
; Clock                                            ; Slack ; End Point TNS ;
+--------------------------------------------------+-------+---------------+
; clock_50                                         ; 0.187 ; 0.000         ;
; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.193 ; 0.000         ;
+--------------------------------------------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary                         ;
+--------------------------------------------------+-------+---------------+
; Clock                                            ; Slack ; End Point TNS ;
+--------------------------------------------------+-------+---------------+
; clock_50                                         ; 9.445 ; 0.000         ;
; inst|altpll_component|auto_generated|pll1|clk[0] ; 9.782 ; 0.000         ;
+--------------------------------------------------+-------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clock_50'                                                                                                                    ;
+--------+-----------------------------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                     ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; 14.242 ; SpiControl:inst11|numberOfBytesTransmitted[1] ; SpiControl:inst11|byte[4]  ; clock_50     ; clock_50    ; 20.000       ; -0.037     ; 5.708      ;
; 14.304 ; SpiControl:inst11|numberOfBytesTransmitted[0] ; SpiControl:inst11|byte[4]  ; clock_50     ; clock_50    ; 20.000       ; -0.037     ; 5.646      ;
; 14.372 ; SpiControl:inst11|numberOfBytesTransmitted[2] ; SpiControl:inst11|byte[4]  ; clock_50     ; clock_50    ; 20.000       ; -0.037     ; 5.578      ;
; 14.954 ; SpiControl:inst11|numberOfBytesTransmitted[1] ; SpiControl:inst11|byte[6]  ; clock_50     ; clock_50    ; 20.000       ; -0.037     ; 4.996      ;
; 15.058 ; SpiControl:inst11|numberOfBytesTransmitted[0] ; SpiControl:inst11|byte[6]  ; clock_50     ; clock_50    ; 20.000       ; -0.037     ; 4.892      ;
; 15.126 ; SpiControl:inst11|numberOfBytesTransmitted[2] ; SpiControl:inst11|byte[6]  ; clock_50     ; clock_50    ; 20.000       ; -0.037     ; 4.824      ;
; 15.281 ; SpiControl:inst11|numberOfBytesTransmitted[1] ; SpiControl:inst11|byte[2]  ; clock_50     ; clock_50    ; 20.000       ; -0.037     ; 4.669      ;
; 15.343 ; SpiControl:inst11|numberOfBytesTransmitted[3] ; SpiControl:inst11|byte[4]  ; clock_50     ; clock_50    ; 20.000       ; -0.037     ; 4.607      ;
; 15.375 ; SpiControl:inst11|numberOfBytesTransmitted[0] ; SpiControl:inst11|byte[2]  ; clock_50     ; clock_50    ; 20.000       ; -0.037     ; 4.575      ;
; 15.444 ; SpiControl:inst11|numberOfBytesTransmitted[2] ; SpiControl:inst11|byte[2]  ; clock_50     ; clock_50    ; 20.000       ; -0.037     ; 4.506      ;
; 15.663 ; SpiControl:inst11|numberOfBytesTransmitted[4] ; SpiControl:inst11|byte[4]  ; clock_50     ; clock_50    ; 20.000       ; -0.037     ; 4.287      ;
; 15.771 ; SpiControl:inst11|numberOfBytesTransmitted[3] ; SpiControl:inst11|byte[6]  ; clock_50     ; clock_50    ; 20.000       ; -0.037     ; 4.179      ;
; 15.797 ; SpiControl:inst11|numberOfBytesTransmitted[0] ; SpiControl:inst11|byte[5]  ; clock_50     ; clock_50    ; 20.000       ; -0.037     ; 4.153      ;
; 15.829 ; SpiControl:inst11|numberOfBytesTransmitted[1] ; SpiControl:inst11|byte[5]  ; clock_50     ; clock_50    ; 20.000       ; -0.037     ; 4.121      ;
; 15.843 ; SpiControl:inst11|numberOfBytesTransmitted[1] ; SpiControl:inst11|byte[3]  ; clock_50     ; clock_50    ; 20.000       ; -0.037     ; 4.107      ;
; 15.882 ; SpiControl:inst11|numberOfBytesTransmitted[0] ; SpiControl:inst11|byte[3]  ; clock_50     ; clock_50    ; 20.000       ; -0.037     ; 4.068      ;
; 15.899 ; SpiControl:inst11|numberOfBytesTransmitted[4] ; SpiControl:inst11|byte[6]  ; clock_50     ; clock_50    ; 20.000       ; -0.037     ; 4.051      ;
; 15.924 ; SpiControl:inst11|numberOfBytesTransmitted[1] ; SpiControl:inst11|byte[7]  ; clock_50     ; clock_50    ; 20.000       ; -0.037     ; 4.026      ;
; 15.927 ; SpiControl:inst11|numberOfBytesTransmitted[2] ; SpiControl:inst11|byte[3]  ; clock_50     ; clock_50    ; 20.000       ; -0.037     ; 4.023      ;
; 16.008 ; SpiControl:inst11|numberOfBytesTransmitted[2] ; SpiControl:inst11|byte[5]  ; clock_50     ; clock_50    ; 20.000       ; -0.037     ; 3.942      ;
; 16.087 ; SpiControl:inst11|numberOfBytesTransmitted[4] ; SpiControl:inst11|byte[7]  ; clock_50     ; clock_50    ; 20.000       ; -0.037     ; 3.863      ;
; 16.114 ; SpiControl:inst11|numberOfBytesTransmitted[0] ; SpiControl:inst11|byte[7]  ; clock_50     ; clock_50    ; 20.000       ; -0.037     ; 3.836      ;
; 16.145 ; SpiControl:inst11|numberOfBytesTransmitted[3] ; SpiControl:inst11|byte[7]  ; clock_50     ; clock_50    ; 20.000       ; -0.037     ; 3.805      ;
; 16.167 ; SpiControl:inst11|numberOfBytesTransmitted[3] ; SpiControl:inst11|byte[3]  ; clock_50     ; clock_50    ; 20.000       ; -0.037     ; 3.783      ;
; 16.167 ; SpiControl:inst11|numberOfBytesTransmitted[2] ; SpiControl:inst11|byte[7]  ; clock_50     ; clock_50    ; 20.000       ; -0.037     ; 3.783      ;
; 16.171 ; SpiControl:inst11|numberOfBytesTransmitted[4] ; SpiControl:inst11|byte[3]  ; clock_50     ; clock_50    ; 20.000       ; -0.037     ; 3.779      ;
; 16.232 ; SpiControl:inst11|numberOfBytesTransmitted[3] ; SpiControl:inst11|byte[5]  ; clock_50     ; clock_50    ; 20.000       ; -0.037     ; 3.718      ;
; 16.236 ; SpiControl:inst11|numberOfBytesTransmitted[4] ; SpiControl:inst11|byte[5]  ; clock_50     ; clock_50    ; 20.000       ; -0.037     ; 3.714      ;
; 16.284 ; SpiControl:inst11|numberOfBytesTransmitted[3] ; SpiControl:inst11|byte[2]  ; clock_50     ; clock_50    ; 20.000       ; -0.037     ; 3.666      ;
; 16.302 ; SpiControl:inst11|numberOfBytesTransmitted[4] ; SpiControl:inst11|byte[2]  ; clock_50     ; clock_50    ; 20.000       ; -0.037     ; 3.648      ;
; 16.615 ; SpiControl:inst11|numberOfBytesTransmitted[5] ; SpiControl:inst11|byte[3]  ; clock_50     ; clock_50    ; 20.000       ; -0.037     ; 3.335      ;
; 16.652 ; SpiControl:inst11|numberOfBytesTransmitted[4] ; SpiControl:inst11|byte[1]  ; clock_50     ; clock_50    ; 20.000       ; -0.037     ; 3.298      ;
; 16.678 ; SpiControl:inst11|numberOfBytesTransmitted[5] ; SpiControl:inst11|byte[5]  ; clock_50     ; clock_50    ; 20.000       ; -0.037     ; 3.272      ;
; 16.695 ; SpiControl:inst11|numberOfBytesTransmitted[0] ; SpiControl:inst11|byte[1]  ; clock_50     ; clock_50    ; 20.000       ; -0.037     ; 3.255      ;
; 16.817 ; SpiControl:inst11|numberOfBytesTransmitted[1] ; SpiControl:inst11|byte[0]  ; clock_50     ; clock_50    ; 20.000       ; -0.037     ; 3.133      ;
; 16.871 ; SpiControl:inst11|numberOfBytesTransmitted[5] ; SpiControl:inst11|byte[7]  ; clock_50     ; clock_50    ; 20.000       ; -0.037     ; 3.079      ;
; 17.021 ; SpiControl:inst11|numberOfBytesTransmitted[3] ; SpiControl:inst11|byte[1]  ; clock_50     ; clock_50    ; 20.000       ; -0.037     ; 2.929      ;
; 17.028 ; SpiControl:inst11|numberOfBytesTransmitted[2] ; SpiControl:inst11|byte[1]  ; clock_50     ; clock_50    ; 20.000       ; -0.037     ; 2.922      ;
; 17.087 ; SpiControl:inst11|numberOfBytesTransmitted[3] ; SpiControl:inst11|byte[0]  ; clock_50     ; clock_50    ; 20.000       ; -0.037     ; 2.863      ;
; 17.359 ; SpiControl:inst11|numberOfBytesTransmitted[1] ; SpiControl:inst11|byte[1]  ; clock_50     ; clock_50    ; 20.000       ; -0.037     ; 2.591      ;
; 17.384 ; SpiControl:inst11|numberOfBytesTransmitted[2] ; SpiControl:inst11|byte[0]  ; clock_50     ; clock_50    ; 20.000       ; -0.037     ; 2.566      ;
; 17.392 ; SpiControl:inst11|numberOfBytesTransmitted[4] ; SpiControl:inst11|byte[0]  ; clock_50     ; clock_50    ; 20.000       ; -0.037     ; 2.558      ;
; 17.417 ; SpiControl:inst11|numberOfBytesTransmitted[5] ; SpiControl:inst11|byte[6]  ; clock_50     ; clock_50    ; 20.000       ; -0.037     ; 2.533      ;
; 17.571 ; SpiControl:inst11|numberOfBytesTransmitted[5] ; SpiControl:inst11|byte[2]  ; clock_50     ; clock_50    ; 20.000       ; -0.037     ; 2.379      ;
; 17.730 ; SpiControl:inst11|numberOfBytesTransmitted[5] ; SpiControl:inst11|byte[4]  ; clock_50     ; clock_50    ; 20.000       ; -0.037     ; 2.220      ;
; 17.773 ; SpiControl:inst11|numberOfBytesTransmitted[7] ; SpiControl:inst11|byte[0]  ; clock_50     ; clock_50    ; 20.000       ; -0.037     ; 2.177      ;
; 17.773 ; SpiControl:inst11|numberOfBytesTransmitted[7] ; SpiControl:inst11|byte[1]  ; clock_50     ; clock_50    ; 20.000       ; -0.037     ; 2.177      ;
; 17.776 ; SpiControl:inst11|numberOfBytesTransmitted[7] ; SpiControl:inst11|byte[7]  ; clock_50     ; clock_50    ; 20.000       ; -0.037     ; 2.174      ;
; 17.776 ; SpiControl:inst11|numberOfBytesTransmitted[7] ; SpiControl:inst11|byte[6]  ; clock_50     ; clock_50    ; 20.000       ; -0.037     ; 2.174      ;
; 17.776 ; SpiControl:inst11|numberOfBytesTransmitted[7] ; SpiControl:inst11|byte[5]  ; clock_50     ; clock_50    ; 20.000       ; -0.037     ; 2.174      ;
; 17.776 ; SpiControl:inst11|numberOfBytesTransmitted[7] ; SpiControl:inst11|byte[4]  ; clock_50     ; clock_50    ; 20.000       ; -0.037     ; 2.174      ;
; 17.776 ; SpiControl:inst11|numberOfBytesTransmitted[7] ; SpiControl:inst11|byte[3]  ; clock_50     ; clock_50    ; 20.000       ; -0.037     ; 2.174      ;
; 17.776 ; SpiControl:inst11|numberOfBytesTransmitted[7] ; SpiControl:inst11|byte[2]  ; clock_50     ; clock_50    ; 20.000       ; -0.037     ; 2.174      ;
; 17.868 ; oneshot:inst17|cur_value                      ; SpiControl:inst11|byte[7]  ; clock_50     ; clock_50    ; 20.000       ; -0.035     ; 2.084      ;
; 17.868 ; oneshot:inst17|cur_value                      ; SpiControl:inst11|byte[6]  ; clock_50     ; clock_50    ; 20.000       ; -0.035     ; 2.084      ;
; 17.868 ; oneshot:inst17|cur_value                      ; SpiControl:inst11|byte[5]  ; clock_50     ; clock_50    ; 20.000       ; -0.035     ; 2.084      ;
; 17.868 ; oneshot:inst17|cur_value                      ; SpiControl:inst11|byte[4]  ; clock_50     ; clock_50    ; 20.000       ; -0.035     ; 2.084      ;
; 17.868 ; oneshot:inst17|cur_value                      ; SpiControl:inst11|byte[3]  ; clock_50     ; clock_50    ; 20.000       ; -0.035     ; 2.084      ;
; 17.868 ; oneshot:inst17|cur_value                      ; SpiControl:inst11|byte[2]  ; clock_50     ; clock_50    ; 20.000       ; -0.035     ; 2.084      ;
; 17.904 ; SpiControl:inst11|numberOfBytesTransmitted[6] ; SpiControl:inst11|byte[0]  ; clock_50     ; clock_50    ; 20.000       ; -0.037     ; 2.046      ;
; 17.904 ; SpiControl:inst11|numberOfBytesTransmitted[6] ; SpiControl:inst11|byte[1]  ; clock_50     ; clock_50    ; 20.000       ; -0.037     ; 2.046      ;
; 17.907 ; SpiControl:inst11|numberOfBytesTransmitted[6] ; SpiControl:inst11|byte[7]  ; clock_50     ; clock_50    ; 20.000       ; -0.037     ; 2.043      ;
; 17.907 ; SpiControl:inst11|numberOfBytesTransmitted[6] ; SpiControl:inst11|byte[6]  ; clock_50     ; clock_50    ; 20.000       ; -0.037     ; 2.043      ;
; 17.907 ; SpiControl:inst11|numberOfBytesTransmitted[6] ; SpiControl:inst11|byte[5]  ; clock_50     ; clock_50    ; 20.000       ; -0.037     ; 2.043      ;
; 17.907 ; SpiControl:inst11|numberOfBytesTransmitted[6] ; SpiControl:inst11|byte[4]  ; clock_50     ; clock_50    ; 20.000       ; -0.037     ; 2.043      ;
; 17.907 ; SpiControl:inst11|numberOfBytesTransmitted[6] ; SpiControl:inst11|byte[3]  ; clock_50     ; clock_50    ; 20.000       ; -0.037     ; 2.043      ;
; 17.907 ; SpiControl:inst11|numberOfBytesTransmitted[6] ; SpiControl:inst11|byte[2]  ; clock_50     ; clock_50    ; 20.000       ; -0.037     ; 2.043      ;
; 17.928 ; SpiControl:inst11|numberOfBytesTransmitted[5] ; SpiControl:inst11|byte[0]  ; clock_50     ; clock_50    ; 20.000       ; -0.037     ; 2.022      ;
; 17.928 ; SpiControl:inst11|numberOfBytesTransmitted[5] ; SpiControl:inst11|byte[1]  ; clock_50     ; clock_50    ; 20.000       ; -0.037     ; 2.022      ;
; 17.995 ; spi_master:inst2|state_reg[2]                 ; spi_master:inst2|sh_reg[7] ; clock_50     ; clock_50    ; 20.000       ; -0.033     ; 1.959      ;
; 17.996 ; spi_master:inst2|state_reg[1]                 ; spi_master:inst2|sh_reg[7] ; clock_50     ; clock_50    ; 20.000       ; -0.033     ; 1.958      ;
; 18.020 ; SpiControl:inst11|numberOfBytesTransmitted[1] ; SpiControl:inst11|wren     ; clock_50     ; clock_50    ; 20.000       ; -0.038     ; 1.929      ;
; 18.038 ; spi_master:inst2|state_reg[1]                 ; spi_master:inst2|sh_reg[6] ; clock_50     ; clock_50    ; 20.000       ; -0.032     ; 1.917      ;
; 18.038 ; spi_master:inst2|state_reg[1]                 ; spi_master:inst2|sh_reg[5] ; clock_50     ; clock_50    ; 20.000       ; -0.032     ; 1.917      ;
; 18.038 ; spi_master:inst2|state_reg[1]                 ; spi_master:inst2|sh_reg[4] ; clock_50     ; clock_50    ; 20.000       ; -0.032     ; 1.917      ;
; 18.038 ; spi_master:inst2|state_reg[1]                 ; spi_master:inst2|sh_reg[3] ; clock_50     ; clock_50    ; 20.000       ; -0.032     ; 1.917      ;
; 18.038 ; spi_master:inst2|state_reg[1]                 ; spi_master:inst2|sh_reg[2] ; clock_50     ; clock_50    ; 20.000       ; -0.032     ; 1.917      ;
; 18.038 ; spi_master:inst2|state_reg[1]                 ; spi_master:inst2|sh_reg[1] ; clock_50     ; clock_50    ; 20.000       ; -0.032     ; 1.917      ;
; 18.038 ; spi_master:inst2|state_reg[1]                 ; spi_master:inst2|sh_reg[0] ; clock_50     ; clock_50    ; 20.000       ; -0.032     ; 1.917      ;
; 18.045 ; SpiControl:inst11|numberOfBytesTransmitted[2] ; SpiControl:inst11|wren     ; clock_50     ; clock_50    ; 20.000       ; -0.038     ; 1.904      ;
; 18.047 ; spi_master:inst2|state_reg[2]                 ; spi_master:inst2|sh_reg[6] ; clock_50     ; clock_50    ; 20.000       ; -0.032     ; 1.908      ;
; 18.047 ; spi_master:inst2|state_reg[2]                 ; spi_master:inst2|sh_reg[5] ; clock_50     ; clock_50    ; 20.000       ; -0.032     ; 1.908      ;
; 18.047 ; spi_master:inst2|state_reg[2]                 ; spi_master:inst2|sh_reg[4] ; clock_50     ; clock_50    ; 20.000       ; -0.032     ; 1.908      ;
; 18.047 ; spi_master:inst2|state_reg[2]                 ; spi_master:inst2|sh_reg[3] ; clock_50     ; clock_50    ; 20.000       ; -0.032     ; 1.908      ;
; 18.047 ; spi_master:inst2|state_reg[2]                 ; spi_master:inst2|sh_reg[2] ; clock_50     ; clock_50    ; 20.000       ; -0.032     ; 1.908      ;
; 18.047 ; spi_master:inst2|state_reg[2]                 ; spi_master:inst2|sh_reg[1] ; clock_50     ; clock_50    ; 20.000       ; -0.032     ; 1.908      ;
; 18.047 ; spi_master:inst2|state_reg[2]                 ; spi_master:inst2|sh_reg[0] ; clock_50     ; clock_50    ; 20.000       ; -0.032     ; 1.908      ;
; 18.053 ; SpiControl:inst11|numberOfBytesTransmitted[4] ; SpiControl:inst11|wren     ; clock_50     ; clock_50    ; 20.000       ; -0.038     ; 1.896      ;
; 18.064 ; spi_master:inst2|state_reg[3]                 ; spi_master:inst2|sh_reg[7] ; clock_50     ; clock_50    ; 20.000       ; -0.033     ; 1.890      ;
; 18.069 ; SpiControl:inst11|numberOfBytesTransmitted[3] ; SpiControl:inst11|wren     ; clock_50     ; clock_50    ; 20.000       ; -0.038     ; 1.880      ;
; 18.072 ; oneshot:inst17|last_value                     ; SpiControl:inst11|byte[7]  ; clock_50     ; clock_50    ; 20.000       ; -0.035     ; 1.880      ;
; 18.072 ; oneshot:inst17|last_value                     ; SpiControl:inst11|byte[6]  ; clock_50     ; clock_50    ; 20.000       ; -0.035     ; 1.880      ;
; 18.072 ; oneshot:inst17|last_value                     ; SpiControl:inst11|byte[5]  ; clock_50     ; clock_50    ; 20.000       ; -0.035     ; 1.880      ;
; 18.072 ; oneshot:inst17|last_value                     ; SpiControl:inst11|byte[4]  ; clock_50     ; clock_50    ; 20.000       ; -0.035     ; 1.880      ;
; 18.072 ; oneshot:inst17|last_value                     ; SpiControl:inst11|byte[3]  ; clock_50     ; clock_50    ; 20.000       ; -0.035     ; 1.880      ;
; 18.072 ; oneshot:inst17|last_value                     ; SpiControl:inst11|byte[2]  ; clock_50     ; clock_50    ; 20.000       ; -0.035     ; 1.880      ;
; 18.116 ; spi_master:inst2|state_reg[3]                 ; spi_master:inst2|sh_reg[6] ; clock_50     ; clock_50    ; 20.000       ; -0.032     ; 1.839      ;
; 18.116 ; spi_master:inst2|state_reg[3]                 ; spi_master:inst2|sh_reg[5] ; clock_50     ; clock_50    ; 20.000       ; -0.032     ; 1.839      ;
; 18.116 ; spi_master:inst2|state_reg[3]                 ; spi_master:inst2|sh_reg[4] ; clock_50     ; clock_50    ; 20.000       ; -0.032     ; 1.839      ;
; 18.116 ; spi_master:inst2|state_reg[3]                 ; spi_master:inst2|sh_reg[3] ; clock_50     ; clock_50    ; 20.000       ; -0.032     ; 1.839      ;
+--------+-----------------------------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                            ;
+--------+-------------------------+-------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                 ; Launch Clock                                     ; Latch Clock                                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; 17.521 ; counter:inst33|temp[0]  ; counter:inst33|temp[31] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.042     ; 2.424      ;
; 17.585 ; counter:inst33|temp[0]  ; counter:inst33|temp[30] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.042     ; 2.360      ;
; 17.589 ; counter:inst33|temp[0]  ; counter:inst33|temp[29] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.042     ; 2.356      ;
; 17.653 ; counter:inst33|temp[0]  ; counter:inst33|temp[28] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.042     ; 2.292      ;
; 17.657 ; counter:inst33|temp[0]  ; counter:inst33|temp[27] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.042     ; 2.288      ;
; 17.721 ; counter:inst33|temp[0]  ; counter:inst33|temp[26] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.042     ; 2.224      ;
; 17.725 ; counter:inst33|temp[0]  ; counter:inst33|temp[25] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.042     ; 2.220      ;
; 17.789 ; counter:inst33|temp[0]  ; counter:inst33|temp[24] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.042     ; 2.156      ;
; 17.793 ; counter:inst33|temp[0]  ; counter:inst33|temp[23] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.042     ; 2.152      ;
; 17.857 ; counter:inst33|temp[0]  ; counter:inst33|temp[22] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.042     ; 2.088      ;
; 17.861 ; counter:inst33|temp[0]  ; counter:inst33|temp[21] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.042     ; 2.084      ;
; 17.925 ; counter:inst33|temp[0]  ; counter:inst33|temp[20] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.042     ; 2.020      ;
; 17.929 ; counter:inst33|temp[0]  ; counter:inst33|temp[19] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.042     ; 2.016      ;
; 17.993 ; counter:inst33|temp[0]  ; counter:inst33|temp[18] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.042     ; 1.952      ;
; 17.997 ; counter:inst33|temp[0]  ; counter:inst33|temp[17] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.042     ; 1.948      ;
; 18.061 ; counter:inst33|temp[0]  ; counter:inst33|temp[16] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.042     ; 1.884      ;
; 18.065 ; counter:inst33|temp[0]  ; counter:inst33|temp[15] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.042     ; 1.880      ;
; 18.129 ; counter:inst33|temp[0]  ; counter:inst33|temp[14] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.042     ; 1.816      ;
; 18.133 ; counter:inst33|temp[0]  ; counter:inst33|temp[13] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.042     ; 1.812      ;
; 18.163 ; counter:inst33|temp[2]  ; counter:inst33|temp[31] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.037     ; 1.787      ;
; 18.197 ; counter:inst33|temp[0]  ; counter:inst33|temp[12] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.042     ; 1.748      ;
; 18.200 ; counter:inst33|temp[1]  ; counter:inst33|temp[31] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.037     ; 1.750      ;
; 18.201 ; counter:inst33|temp[0]  ; counter:inst33|temp[11] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.042     ; 1.744      ;
; 18.227 ; counter:inst33|temp[2]  ; counter:inst33|temp[30] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.037     ; 1.723      ;
; 18.230 ; counter:inst33|temp[1]  ; counter:inst33|temp[30] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.037     ; 1.720      ;
; 18.231 ; counter:inst33|temp[4]  ; counter:inst33|temp[31] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.037     ; 1.719      ;
; 18.231 ; counter:inst33|temp[2]  ; counter:inst33|temp[29] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.037     ; 1.719      ;
; 18.265 ; counter:inst33|temp[0]  ; counter:inst33|temp[10] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.042     ; 1.680      ;
; 18.268 ; counter:inst33|temp[1]  ; counter:inst33|temp[29] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.037     ; 1.682      ;
; 18.269 ; counter:inst33|temp[0]  ; counter:inst33|temp[9]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.042     ; 1.676      ;
; 18.280 ; counter:inst33|temp[3]  ; counter:inst33|temp[31] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.037     ; 1.670      ;
; 18.295 ; counter:inst33|temp[4]  ; counter:inst33|temp[30] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.037     ; 1.655      ;
; 18.295 ; counter:inst33|temp[2]  ; counter:inst33|temp[28] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.037     ; 1.655      ;
; 18.298 ; counter:inst33|temp[1]  ; counter:inst33|temp[28] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.037     ; 1.652      ;
; 18.299 ; counter:inst33|temp[4]  ; counter:inst33|temp[29] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.037     ; 1.651      ;
; 18.299 ; counter:inst33|temp[2]  ; counter:inst33|temp[27] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.037     ; 1.651      ;
; 18.303 ; counter:inst33|temp[6]  ; counter:inst33|temp[31] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.037     ; 1.647      ;
; 18.309 ; counter:inst33|temp[3]  ; counter:inst33|temp[30] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.037     ; 1.641      ;
; 18.333 ; counter:inst33|temp[0]  ; counter:inst33|temp[8]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.042     ; 1.612      ;
; 18.336 ; counter:inst33|temp[1]  ; counter:inst33|temp[27] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.037     ; 1.614      ;
; 18.337 ; counter:inst33|temp[0]  ; counter:inst33|temp[7]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.042     ; 1.608      ;
; 18.348 ; counter:inst33|temp[5]  ; counter:inst33|temp[31] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.037     ; 1.602      ;
; 18.348 ; counter:inst33|temp[3]  ; counter:inst33|temp[29] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.037     ; 1.602      ;
; 18.363 ; counter:inst33|temp[4]  ; counter:inst33|temp[28] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.037     ; 1.587      ;
; 18.363 ; counter:inst33|temp[2]  ; counter:inst33|temp[26] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.037     ; 1.587      ;
; 18.366 ; counter:inst33|temp[1]  ; counter:inst33|temp[26] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.037     ; 1.584      ;
; 18.367 ; counter:inst33|temp[8]  ; counter:inst33|temp[31] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.037     ; 1.583      ;
; 18.367 ; counter:inst33|temp[6]  ; counter:inst33|temp[30] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.037     ; 1.583      ;
; 18.367 ; counter:inst33|temp[4]  ; counter:inst33|temp[27] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.037     ; 1.583      ;
; 18.367 ; counter:inst33|temp[2]  ; counter:inst33|temp[25] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.037     ; 1.583      ;
; 18.371 ; counter:inst33|temp[6]  ; counter:inst33|temp[29] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.037     ; 1.579      ;
; 18.377 ; counter:inst33|temp[5]  ; counter:inst33|temp[30] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.037     ; 1.573      ;
; 18.377 ; counter:inst33|temp[3]  ; counter:inst33|temp[28] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.037     ; 1.573      ;
; 18.401 ; counter:inst33|temp[0]  ; counter:inst33|temp[6]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.042     ; 1.544      ;
; 18.404 ; counter:inst33|temp[1]  ; counter:inst33|temp[25] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.037     ; 1.546      ;
; 18.405 ; counter:inst33|temp[0]  ; counter:inst33|temp[5]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.042     ; 1.540      ;
; 18.415 ; counter:inst33|temp[7]  ; counter:inst33|temp[31] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.037     ; 1.535      ;
; 18.416 ; counter:inst33|temp[5]  ; counter:inst33|temp[29] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.037     ; 1.534      ;
; 18.416 ; counter:inst33|temp[3]  ; counter:inst33|temp[27] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.037     ; 1.534      ;
; 18.431 ; counter:inst33|temp[8]  ; counter:inst33|temp[30] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.037     ; 1.519      ;
; 18.431 ; counter:inst33|temp[4]  ; counter:inst33|temp[26] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.037     ; 1.519      ;
; 18.431 ; counter:inst33|temp[2]  ; counter:inst33|temp[24] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.037     ; 1.519      ;
; 18.434 ; counter:inst33|temp[1]  ; counter:inst33|temp[24] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.037     ; 1.516      ;
; 18.435 ; counter:inst33|temp[10] ; counter:inst33|temp[31] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.037     ; 1.515      ;
; 18.435 ; counter:inst33|temp[8]  ; counter:inst33|temp[29] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.037     ; 1.515      ;
; 18.435 ; counter:inst33|temp[6]  ; counter:inst33|temp[28] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.037     ; 1.515      ;
; 18.435 ; counter:inst33|temp[4]  ; counter:inst33|temp[25] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.037     ; 1.515      ;
; 18.435 ; counter:inst33|temp[2]  ; counter:inst33|temp[23] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.037     ; 1.515      ;
; 18.439 ; counter:inst33|temp[6]  ; counter:inst33|temp[27] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.037     ; 1.511      ;
; 18.445 ; counter:inst33|temp[7]  ; counter:inst33|temp[30] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.037     ; 1.505      ;
; 18.445 ; counter:inst33|temp[5]  ; counter:inst33|temp[28] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.037     ; 1.505      ;
; 18.445 ; counter:inst33|temp[3]  ; counter:inst33|temp[26] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.037     ; 1.505      ;
; 18.469 ; counter:inst33|temp[0]  ; counter:inst33|temp[4]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.042     ; 1.476      ;
; 18.472 ; counter:inst33|temp[1]  ; counter:inst33|temp[23] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.037     ; 1.478      ;
; 18.473 ; counter:inst33|temp[0]  ; counter:inst33|temp[3]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.042     ; 1.472      ;
; 18.483 ; counter:inst33|temp[9]  ; counter:inst33|temp[31] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.037     ; 1.467      ;
; 18.483 ; counter:inst33|temp[7]  ; counter:inst33|temp[29] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.037     ; 1.467      ;
; 18.484 ; counter:inst33|temp[5]  ; counter:inst33|temp[27] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.037     ; 1.466      ;
; 18.484 ; counter:inst33|temp[3]  ; counter:inst33|temp[25] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.037     ; 1.466      ;
; 18.499 ; counter:inst33|temp[10] ; counter:inst33|temp[30] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.037     ; 1.451      ;
; 18.499 ; counter:inst33|temp[8]  ; counter:inst33|temp[28] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.037     ; 1.451      ;
; 18.499 ; counter:inst33|temp[4]  ; counter:inst33|temp[24] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.037     ; 1.451      ;
; 18.499 ; counter:inst33|temp[2]  ; counter:inst33|temp[22] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.037     ; 1.451      ;
; 18.502 ; counter:inst33|temp[1]  ; counter:inst33|temp[22] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.037     ; 1.448      ;
; 18.503 ; counter:inst33|temp[12] ; counter:inst33|temp[31] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.037     ; 1.447      ;
; 18.503 ; counter:inst33|temp[10] ; counter:inst33|temp[29] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.037     ; 1.447      ;
; 18.503 ; counter:inst33|temp[8]  ; counter:inst33|temp[27] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.037     ; 1.447      ;
; 18.503 ; counter:inst33|temp[6]  ; counter:inst33|temp[26] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.037     ; 1.447      ;
; 18.503 ; counter:inst33|temp[4]  ; counter:inst33|temp[23] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.037     ; 1.447      ;
; 18.503 ; counter:inst33|temp[2]  ; counter:inst33|temp[21] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.037     ; 1.447      ;
; 18.507 ; counter:inst33|temp[6]  ; counter:inst33|temp[25] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.037     ; 1.443      ;
; 18.513 ; counter:inst33|temp[9]  ; counter:inst33|temp[30] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.037     ; 1.437      ;
; 18.513 ; counter:inst33|temp[7]  ; counter:inst33|temp[28] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.037     ; 1.437      ;
; 18.513 ; counter:inst33|temp[5]  ; counter:inst33|temp[26] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.037     ; 1.437      ;
; 18.513 ; counter:inst33|temp[3]  ; counter:inst33|temp[24] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.037     ; 1.437      ;
; 18.537 ; counter:inst33|temp[0]  ; counter:inst33|temp[2]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.042     ; 1.408      ;
; 18.540 ; counter:inst33|temp[1]  ; counter:inst33|temp[21] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.037     ; 1.410      ;
; 18.551 ; counter:inst33|temp[9]  ; counter:inst33|temp[29] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.037     ; 1.399      ;
; 18.551 ; counter:inst33|temp[7]  ; counter:inst33|temp[27] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.037     ; 1.399      ;
; 18.552 ; counter:inst33|temp[11] ; counter:inst33|temp[31] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.037     ; 1.398      ;
+--------+-------------------------+-------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clock_50'                                                                                                                                           ;
+-------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                       ; To Node                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.187 ; spi_master:inst2|ssel_ena_reg                   ; spi_master:inst2|ssel_ena_reg                   ; clock_50     ; clock_50    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; spi_master:inst2|sck_ena_reg                    ; spi_master:inst2|sck_ena_reg                    ; clock_50     ; clock_50    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; spi_master:inst2|rx_bit_reg                     ; spi_master:inst2|rx_bit_reg                     ; clock_50     ; clock_50    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; spi_master:inst2|state_reg[0]                   ; spi_master:inst2|state_reg[0]                   ; clock_50     ; clock_50    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; spi_master:inst2|state_reg[1]                   ; spi_master:inst2|state_reg[1]                   ; clock_50     ; clock_50    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; spi_master:inst2|state_reg[3]                   ; spi_master:inst2|state_reg[3]                   ; clock_50     ; clock_50    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; spi_master:inst2|state_reg[2]                   ; spi_master:inst2|state_reg[2]                   ; clock_50     ; clock_50    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; spi_master:inst2|wren                           ; spi_master:inst2|wren                           ; clock_50     ; clock_50    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; spi_master:inst2|core_n_clk                     ; spi_master:inst2|core_n_clk                     ; clock_50     ; clock_50    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; spi_master:inst2|\spi_2x_ce_gen_proc:clk_cnt[1] ; spi_master:inst2|\spi_2x_ce_gen_proc:clk_cnt[1] ; clock_50     ; clock_50    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; spi_master:inst2|\spi_2x_ce_gen_proc:clk_cnt[2] ; spi_master:inst2|\spi_2x_ce_gen_proc:clk_cnt[2] ; clock_50     ; clock_50    ; 0.000        ; 0.036      ; 0.307      ;
; 0.194 ; spi_master:inst2|di_reg[6]                      ; spi_master:inst2|sh_reg[6]                      ; clock_50     ; clock_50    ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; spi_master:inst2|di_reg[5]                      ; spi_master:inst2|sh_reg[5]                      ; clock_50     ; clock_50    ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; spi_master:inst2|\spi_2x_ce_gen_proc:clk_cnt[0] ; spi_master:inst2|\spi_2x_ce_gen_proc:clk_cnt[0] ; clock_50     ; clock_50    ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; spi_master:inst2|core_ce                        ; spi_master:inst2|rx_bit_reg                     ; clock_50     ; clock_50    ; 0.000        ; 0.036      ; 0.314      ;
; 0.195 ; spi_master:inst2|sh_reg[3]                      ; spi_master:inst2|sh_reg[4]                      ; clock_50     ; clock_50    ; 0.000        ; 0.036      ; 0.315      ;
; 0.196 ; spi_master:inst2|sh_reg[1]                      ; spi_master:inst2|sh_reg[2]                      ; clock_50     ; clock_50    ; 0.000        ; 0.036      ; 0.316      ;
; 0.196 ; spi_master:inst2|di_reg[0]                      ; spi_master:inst2|sh_reg[0]                      ; clock_50     ; clock_50    ; 0.000        ; 0.036      ; 0.316      ;
; 0.197 ; spi_master:inst2|sh_reg[2]                      ; spi_master:inst2|sh_reg[3]                      ; clock_50     ; clock_50    ; 0.000        ; 0.036      ; 0.317      ;
; 0.197 ; spi_master:inst2|di_req_o_C                     ; spi_master:inst2|di_req_o_D                     ; clock_50     ; clock_50    ; 0.000        ; 0.036      ; 0.317      ;
; 0.200 ; spi_master:inst2|di_req_o_A                     ; spi_master:inst2|di_req_o_B                     ; clock_50     ; clock_50    ; 0.000        ; 0.036      ; 0.320      ;
; 0.202 ; spi_master:inst2|di_req_o_A                     ; spi_master:inst2|di_req_o_reg                   ; clock_50     ; clock_50    ; 0.000        ; 0.036      ; 0.322      ;
; 0.203 ; spi_master:inst2|spi_2x_ce                      ; spi_master:inst2|core_n_clk                     ; clock_50     ; clock_50    ; 0.000        ; 0.036      ; 0.323      ;
; 0.203 ; spi_master:inst2|\spi_2x_ce_gen_proc:clk_cnt[0] ; spi_master:inst2|\spi_2x_ce_gen_proc:clk_cnt[1] ; clock_50     ; clock_50    ; 0.000        ; 0.036      ; 0.323      ;
; 0.204 ; spi_master:inst2|\spi_2x_ce_gen_proc:clk_cnt[0] ; spi_master:inst2|\spi_2x_ce_gen_proc:clk_cnt[2] ; clock_50     ; clock_50    ; 0.000        ; 0.036      ; 0.324      ;
; 0.211 ; spi_master:inst2|state_reg[0]                   ; spi_master:inst2|state_reg[1]                   ; clock_50     ; clock_50    ; 0.000        ; 0.036      ; 0.331      ;
; 0.211 ; spi_master:inst2|state_reg[0]                   ; spi_master:inst2|state_reg[2]                   ; clock_50     ; clock_50    ; 0.000        ; 0.036      ; 0.331      ;
; 0.213 ; spi_master:inst2|core_n_ce                      ; spi_master:inst2|state_reg[3]                   ; clock_50     ; clock_50    ; 0.000        ; 0.036      ; 0.333      ;
; 0.257 ; spi_master:inst2|\spi_2x_ce_gen_proc:clk_cnt[2] ; spi_master:inst2|spi_2x_ce                      ; clock_50     ; clock_50    ; 0.000        ; 0.036      ; 0.377      ;
; 0.261 ; spi_master:inst2|core_n_clk                     ; spi_master:inst2|core_ce                        ; clock_50     ; clock_50    ; 0.000        ; 0.036      ; 0.381      ;
; 0.264 ; spi_master:inst2|core_n_clk                     ; spi_master:inst2|core_n_ce                      ; clock_50     ; clock_50    ; 0.000        ; 0.036      ; 0.384      ;
; 0.266 ; spi_master:inst2|core_n_clk                     ; spi_master:inst2|spi_clk_reg                    ; clock_50     ; clock_50    ; 0.000        ; 0.036      ; 0.386      ;
; 0.271 ; spi_master:inst2|di_req_o_B                     ; spi_master:inst2|di_req_o_C                     ; clock_50     ; clock_50    ; 0.000        ; 0.036      ; 0.391      ;
; 0.277 ; spi_master:inst2|\spi_2x_ce_gen_proc:clk_cnt[1] ; spi_master:inst2|spi_2x_ce                      ; clock_50     ; clock_50    ; 0.000        ; 0.036      ; 0.397      ;
; 0.277 ; spi_master:inst2|\spi_2x_ce_gen_proc:clk_cnt[1] ; spi_master:inst2|\spi_2x_ce_gen_proc:clk_cnt[0] ; clock_50     ; clock_50    ; 0.000        ; 0.036      ; 0.397      ;
; 0.286 ; oneshot:inst17|cur_value                        ; oneshot:inst17|last_value                       ; clock_50     ; clock_50    ; 0.000        ; 0.036      ; 0.406      ;
; 0.294 ; spi_master:inst2|sh_reg[5]                      ; spi_master:inst2|sh_reg[6]                      ; clock_50     ; clock_50    ; 0.000        ; 0.036      ; 0.414      ;
; 0.294 ; spi_master:inst2|di_reg[3]                      ; spi_master:inst2|sh_reg[3]                      ; clock_50     ; clock_50    ; 0.000        ; 0.036      ; 0.414      ;
; 0.295 ; spi_master:inst2|di_reg[1]                      ; spi_master:inst2|sh_reg[1]                      ; clock_50     ; clock_50    ; 0.000        ; 0.036      ; 0.415      ;
; 0.295 ; spi_master:inst2|sh_reg[4]                      ; spi_master:inst2|sh_reg[5]                      ; clock_50     ; clock_50    ; 0.000        ; 0.036      ; 0.415      ;
; 0.296 ; spi_master:inst2|di_reg[4]                      ; spi_master:inst2|sh_reg[4]                      ; clock_50     ; clock_50    ; 0.000        ; 0.036      ; 0.416      ;
; 0.296 ; spi_master:inst2|di_req_o_D                     ; spi_master:inst2|di_req_o_reg                   ; clock_50     ; clock_50    ; 0.000        ; 0.036      ; 0.416      ;
; 0.296 ; spi_master:inst2|sh_reg[0]                      ; spi_master:inst2|sh_reg[1]                      ; clock_50     ; clock_50    ; 0.000        ; 0.036      ; 0.416      ;
; 0.298 ; spi_master:inst2|di_reg[2]                      ; spi_master:inst2|sh_reg[2]                      ; clock_50     ; clock_50    ; 0.000        ; 0.036      ; 0.418      ;
; 0.304 ; SpiControl:inst11|numberOfBytesTransmitted[7]   ; SpiControl:inst11|numberOfBytesTransmitted[7]   ; clock_50     ; clock_50    ; 0.000        ; 0.037      ; 0.425      ;
; 0.305 ; spi_master:inst2|\spi_2x_ce_gen_proc:clk_cnt[1] ; spi_master:inst2|\spi_2x_ce_gen_proc:clk_cnt[2] ; clock_50     ; clock_50    ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; spi_master:inst2|spi_2x_ce                      ; spi_master:inst2|core_n_ce                      ; clock_50     ; clock_50    ; 0.000        ; 0.036      ; 0.425      ;
; 0.306 ; SpiControl:inst11|numberOfBytesTransmitted[5]   ; SpiControl:inst11|numberOfBytesTransmitted[5]   ; clock_50     ; clock_50    ; 0.000        ; 0.037      ; 0.427      ;
; 0.307 ; SpiControl:inst11|numberOfBytesTransmitted[6]   ; SpiControl:inst11|numberOfBytesTransmitted[6]   ; clock_50     ; clock_50    ; 0.000        ; 0.037      ; 0.428      ;
; 0.310 ; spi_master:inst2|di_req_o_B                     ; spi_master:inst2|di_req_o_reg                   ; clock_50     ; clock_50    ; 0.000        ; 0.036      ; 0.430      ;
; 0.315 ; SpiControl:inst11|numberOfBytesTransmitted[4]   ; SpiControl:inst11|numberOfBytesTransmitted[4]   ; clock_50     ; clock_50    ; 0.000        ; 0.037      ; 0.436      ;
; 0.316 ; spi_master:inst2|spi_2x_ce                      ; spi_master:inst2|core_ce                        ; clock_50     ; clock_50    ; 0.000        ; 0.036      ; 0.436      ;
; 0.319 ; SpiControl:inst11|numberOfBytesTransmitted[3]   ; SpiControl:inst11|numberOfBytesTransmitted[3]   ; clock_50     ; clock_50    ; 0.000        ; 0.037      ; 0.440      ;
; 0.323 ; spi_master:inst2|state_reg[3]                   ; spi_master:inst2|state_reg[1]                   ; clock_50     ; clock_50    ; 0.000        ; 0.036      ; 0.443      ;
; 0.323 ; spi_master:inst2|state_reg[3]                   ; spi_master:inst2|state_reg[2]                   ; clock_50     ; clock_50    ; 0.000        ; 0.036      ; 0.443      ;
; 0.324 ; spi_master:inst2|\spi_2x_ce_gen_proc:clk_cnt[0] ; spi_master:inst2|spi_2x_ce                      ; clock_50     ; clock_50    ; 0.000        ; 0.036      ; 0.444      ;
; 0.326 ; SpiControl:inst11|numberOfBytesTransmitted[2]   ; SpiControl:inst11|numberOfBytesTransmitted[2]   ; clock_50     ; clock_50    ; 0.000        ; 0.037      ; 0.447      ;
; 0.327 ; spi_master:inst2|core_n_ce                      ; spi_master:inst2|state_reg[0]                   ; clock_50     ; clock_50    ; 0.000        ; 0.036      ; 0.447      ;
; 0.328 ; SpiControl:inst11|numberOfBytesTransmitted[1]   ; SpiControl:inst11|numberOfBytesTransmitted[1]   ; clock_50     ; clock_50    ; 0.000        ; 0.037      ; 0.449      ;
; 0.336 ; SpiControl:inst11|numberOfBytesTransmitted[0]   ; SpiControl:inst11|numberOfBytesTransmitted[0]   ; clock_50     ; clock_50    ; 0.000        ; 0.037      ; 0.457      ;
; 0.339 ; SpiControl:inst11|write_ack_prev                ; SpiControl:inst11|wren                          ; clock_50     ; clock_50    ; 0.000        ; 0.036      ; 0.459      ;
; 0.341 ; spi_master:inst2|state_reg[2]                   ; spi_master:inst2|state_reg[1]                   ; clock_50     ; clock_50    ; 0.000        ; 0.036      ; 0.461      ;
; 0.343 ; spi_master:inst2|\spi_2x_ce_gen_proc:clk_cnt[2] ; spi_master:inst2|\spi_2x_ce_gen_proc:clk_cnt[0] ; clock_50     ; clock_50    ; 0.000        ; 0.036      ; 0.463      ;
; 0.346 ; spi_master:inst2|di_req_reg                     ; spi_master:inst2|di_req_o_A                     ; clock_50     ; clock_50    ; 0.000        ; 0.037      ; 0.467      ;
; 0.351 ; spi_master:inst2|di_req_o_reg                   ; SpiControl:inst11|wren                          ; clock_50     ; clock_50    ; 0.000        ; 0.036      ; 0.471      ;
; 0.378 ; SpiControl:inst11|wren                          ; spi_master:inst2|wren                           ; clock_50     ; clock_50    ; 0.000        ; 0.036      ; 0.498      ;
; 0.394 ; spi_master:inst2|state_reg[1]                   ; spi_master:inst2|state_reg[2]                   ; clock_50     ; clock_50    ; 0.000        ; 0.036      ; 0.514      ;
; 0.407 ; SpiControl:inst11|numberOfBytesTransmitted[7]   ; SpiControl:inst11|byte[7]                       ; clock_50     ; clock_50    ; 0.000        ; 0.036      ; 0.527      ;
; 0.409 ; SpiControl:inst11|byte[6]                       ; spi_master:inst2|di_reg[6]                      ; clock_50     ; clock_50    ; 0.000        ; 0.035      ; 0.528      ;
; 0.415 ; spi_master:inst2|sck_ena_reg                    ; spi_master:inst2|spi_clk_reg                    ; clock_50     ; clock_50    ; 0.000        ; 0.033      ; 0.532      ;
; 0.420 ; SpiControl:inst11|byte[4]                       ; spi_master:inst2|di_reg[4]                      ; clock_50     ; clock_50    ; 0.000        ; 0.035      ; 0.539      ;
; 0.422 ; SpiControl:inst11|byte[2]                       ; spi_master:inst2|di_reg[2]                      ; clock_50     ; clock_50    ; 0.000        ; 0.035      ; 0.541      ;
; 0.423 ; oneshot:inst17|last_value                       ; SpiControl:inst11|wren                          ; clock_50     ; clock_50    ; 0.000        ; 0.036      ; 0.543      ;
; 0.437 ; SpiControl:inst11|byte[3]                       ; spi_master:inst2|di_reg[3]                      ; clock_50     ; clock_50    ; 0.000        ; 0.035      ; 0.556      ;
; 0.440 ; spi_master:inst2|state_reg[0]                   ; spi_master:inst2|di_req_reg                     ; clock_50     ; clock_50    ; 0.000        ; 0.039      ; 0.563      ;
; 0.448 ; spi_master:inst2|state_reg[1]                   ; spi_master:inst2|wr_ack_reg                     ; clock_50     ; clock_50    ; 0.000        ; 0.039      ; 0.571      ;
; 0.455 ; SpiControl:inst11|numberOfBytesTransmitted[5]   ; SpiControl:inst11|numberOfBytesTransmitted[6]   ; clock_50     ; clock_50    ; 0.000        ; 0.037      ; 0.576      ;
; 0.463 ; spi_master:inst2|sh_reg[7]                      ; spi_master:inst2|sh_reg[7]                      ; clock_50     ; clock_50    ; 0.000        ; 0.036      ; 0.583      ;
; 0.465 ; SpiControl:inst11|numberOfBytesTransmitted[6]   ; SpiControl:inst11|numberOfBytesTransmitted[7]   ; clock_50     ; clock_50    ; 0.000        ; 0.037      ; 0.586      ;
; 0.468 ; SpiControl:inst11|numberOfBytesTransmitted[3]   ; SpiControl:inst11|numberOfBytesTransmitted[4]   ; clock_50     ; clock_50    ; 0.000        ; 0.037      ; 0.589      ;
; 0.473 ; SpiControl:inst11|numberOfBytesTransmitted[4]   ; SpiControl:inst11|numberOfBytesTransmitted[5]   ; clock_50     ; clock_50    ; 0.000        ; 0.037      ; 0.594      ;
; 0.474 ; spi_master:inst2|sh_reg[6]                      ; spi_master:inst2|sh_reg[7]                      ; clock_50     ; clock_50    ; 0.000        ; 0.035      ; 0.593      ;
; 0.476 ; SpiControl:inst11|numberOfBytesTransmitted[4]   ; SpiControl:inst11|numberOfBytesTransmitted[6]   ; clock_50     ; clock_50    ; 0.000        ; 0.037      ; 0.597      ;
; 0.477 ; SpiControl:inst11|numberOfBytesTransmitted[1]   ; SpiControl:inst11|numberOfBytesTransmitted[2]   ; clock_50     ; clock_50    ; 0.000        ; 0.037      ; 0.598      ;
; 0.483 ; SpiControl:inst11|numberOfBytesTransmitted[0]   ; SpiControl:inst11|numberOfBytesTransmitted[1]   ; clock_50     ; clock_50    ; 0.000        ; 0.037      ; 0.604      ;
; 0.484 ; SpiControl:inst11|numberOfBytesTransmitted[2]   ; SpiControl:inst11|numberOfBytesTransmitted[3]   ; clock_50     ; clock_50    ; 0.000        ; 0.037      ; 0.605      ;
; 0.486 ; SpiControl:inst11|numberOfBytesTransmitted[0]   ; SpiControl:inst11|numberOfBytesTransmitted[2]   ; clock_50     ; clock_50    ; 0.000        ; 0.037      ; 0.607      ;
; 0.487 ; SpiControl:inst11|numberOfBytesTransmitted[2]   ; SpiControl:inst11|numberOfBytesTransmitted[4]   ; clock_50     ; clock_50    ; 0.000        ; 0.037      ; 0.608      ;
; 0.489 ; spi_master:inst2|wr_ack_reg                     ; SpiControl:inst11|write_ack_prev                ; clock_50     ; clock_50    ; 0.000        ; 0.037      ; 0.610      ;
; 0.511 ; SpiControl:inst11|numberOfBytesTransmitted[6]   ; SpiControl:inst11|byte[6]                       ; clock_50     ; clock_50    ; 0.000        ; 0.036      ; 0.631      ;
; 0.518 ; SpiControl:inst11|numberOfBytesTransmitted[5]   ; SpiControl:inst11|numberOfBytesTransmitted[7]   ; clock_50     ; clock_50    ; 0.000        ; 0.037      ; 0.639      ;
; 0.521 ; spi_master:inst2|wren                           ; spi_master:inst2|ssel_ena_reg                   ; clock_50     ; clock_50    ; 0.000        ; 0.035      ; 0.640      ;
; 0.526 ; spi_master:inst2|state_reg[3]                   ; spi_master:inst2|wr_ack_reg                     ; clock_50     ; clock_50    ; 0.000        ; 0.039      ; 0.649      ;
; 0.529 ; SpiControl:inst11|byte[5]                       ; spi_master:inst2|di_reg[5]                      ; clock_50     ; clock_50    ; 0.000        ; 0.035      ; 0.648      ;
; 0.531 ; spi_master:inst2|state_reg[3]                   ; spi_master:inst2|di_req_reg                     ; clock_50     ; clock_50    ; 0.000        ; 0.039      ; 0.654      ;
; 0.531 ; SpiControl:inst11|numberOfBytesTransmitted[3]   ; SpiControl:inst11|numberOfBytesTransmitted[5]   ; clock_50     ; clock_50    ; 0.000        ; 0.037      ; 0.652      ;
; 0.532 ; SpiControl:inst11|wren                          ; SpiControl:inst11|wren                          ; clock_50     ; clock_50    ; 0.000        ; 0.036      ; 0.652      ;
; 0.533 ; spi_master:inst2|wr_ack_reg                     ; spi_master:inst2|wren                           ; clock_50     ; clock_50    ; 0.000        ; 0.037      ; 0.654      ;
; 0.534 ; SpiControl:inst11|numberOfBytesTransmitted[3]   ; SpiControl:inst11|byte[3]                       ; clock_50     ; clock_50    ; 0.000        ; 0.036      ; 0.654      ;
; 0.534 ; SpiControl:inst11|numberOfBytesTransmitted[3]   ; SpiControl:inst11|numberOfBytesTransmitted[6]   ; clock_50     ; clock_50    ; 0.000        ; 0.037      ; 0.655      ;
+-------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                            ;
+-------+-------------------------+-------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                 ; Launch Clock                                     ; Latch Clock                                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; 0.193 ; counter:inst33|temp[0]  ; counter:inst33|temp[0]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.314      ;
; 0.303 ; counter:inst33|temp[6]  ; counter:inst33|temp[6]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.424      ;
; 0.304 ; counter:inst33|temp[31] ; counter:inst33|temp[31] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; counter:inst33|temp[22] ; counter:inst33|temp[22] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; counter:inst33|temp[16] ; counter:inst33|temp[16] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; counter:inst33|temp[14] ; counter:inst33|temp[14] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; counter:inst33|temp[13] ; counter:inst33|temp[13] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; counter:inst33|temp[8]  ; counter:inst33|temp[8]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; counter:inst33|temp[5]  ; counter:inst33|temp[5]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; counter:inst33|temp[3]  ; counter:inst33|temp[3]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; counter:inst33|temp[2]  ; counter:inst33|temp[2]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.425      ;
; 0.305 ; counter:inst33|temp[30] ; counter:inst33|temp[30] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; counter:inst33|temp[27] ; counter:inst33|temp[27] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; counter:inst33|temp[24] ; counter:inst33|temp[24] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; counter:inst33|temp[21] ; counter:inst33|temp[21] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; counter:inst33|temp[20] ; counter:inst33|temp[20] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; counter:inst33|temp[19] ; counter:inst33|temp[19] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; counter:inst33|temp[18] ; counter:inst33|temp[18] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; counter:inst33|temp[12] ; counter:inst33|temp[12] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; counter:inst33|temp[11] ; counter:inst33|temp[11] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; counter:inst33|temp[10] ; counter:inst33|temp[10] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; counter:inst33|temp[7]  ; counter:inst33|temp[7]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; counter:inst33|temp[4]  ; counter:inst33|temp[4]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.426      ;
; 0.306 ; counter:inst33|temp[28] ; counter:inst33|temp[28] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; counter:inst33|temp[26] ; counter:inst33|temp[26] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; counter:inst33|temp[25] ; counter:inst33|temp[25] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; counter:inst33|temp[23] ; counter:inst33|temp[23] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; counter:inst33|temp[9]  ; counter:inst33|temp[9]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.427      ;
; 0.315 ; counter:inst33|temp[15] ; counter:inst33|temp[15] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.436      ;
; 0.317 ; counter:inst33|temp[29] ; counter:inst33|temp[29] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.438      ;
; 0.317 ; counter:inst33|temp[17] ; counter:inst33|temp[17] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.438      ;
; 0.321 ; counter:inst33|temp[1]  ; counter:inst33|temp[1]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.442      ;
; 0.452 ; counter:inst33|temp[6]  ; counter:inst33|temp[7]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.573      ;
; 0.453 ; counter:inst33|temp[2]  ; counter:inst33|temp[3]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.574      ;
; 0.453 ; counter:inst33|temp[22] ; counter:inst33|temp[23] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.574      ;
; 0.453 ; counter:inst33|temp[8]  ; counter:inst33|temp[9]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.574      ;
; 0.453 ; counter:inst33|temp[14] ; counter:inst33|temp[15] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.574      ;
; 0.453 ; counter:inst33|temp[16] ; counter:inst33|temp[17] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.574      ;
; 0.454 ; counter:inst33|temp[30] ; counter:inst33|temp[31] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.575      ;
; 0.454 ; counter:inst33|temp[12] ; counter:inst33|temp[13] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.575      ;
; 0.454 ; counter:inst33|temp[4]  ; counter:inst33|temp[5]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.575      ;
; 0.454 ; counter:inst33|temp[20] ; counter:inst33|temp[21] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.575      ;
; 0.454 ; counter:inst33|temp[18] ; counter:inst33|temp[19] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.575      ;
; 0.454 ; counter:inst33|temp[10] ; counter:inst33|temp[11] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.575      ;
; 0.454 ; counter:inst33|temp[24] ; counter:inst33|temp[25] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.575      ;
; 0.455 ; counter:inst33|temp[26] ; counter:inst33|temp[27] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.576      ;
; 0.455 ; counter:inst33|temp[28] ; counter:inst33|temp[29] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.576      ;
; 0.462 ; counter:inst33|temp[5]  ; counter:inst33|temp[6]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.583      ;
; 0.462 ; counter:inst33|temp[13] ; counter:inst33|temp[14] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.583      ;
; 0.462 ; counter:inst33|temp[3]  ; counter:inst33|temp[4]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.583      ;
; 0.463 ; counter:inst33|temp[21] ; counter:inst33|temp[22] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.584      ;
; 0.463 ; counter:inst33|temp[7]  ; counter:inst33|temp[8]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.584      ;
; 0.463 ; counter:inst33|temp[19] ; counter:inst33|temp[20] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.584      ;
; 0.463 ; counter:inst33|temp[11] ; counter:inst33|temp[12] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.584      ;
; 0.463 ; counter:inst33|temp[27] ; counter:inst33|temp[28] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.584      ;
; 0.464 ; counter:inst33|temp[23] ; counter:inst33|temp[24] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.585      ;
; 0.464 ; counter:inst33|temp[9]  ; counter:inst33|temp[10] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.585      ;
; 0.464 ; counter:inst33|temp[25] ; counter:inst33|temp[26] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.585      ;
; 0.465 ; counter:inst33|temp[5]  ; counter:inst33|temp[7]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.586      ;
; 0.465 ; counter:inst33|temp[13] ; counter:inst33|temp[15] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.586      ;
; 0.465 ; counter:inst33|temp[3]  ; counter:inst33|temp[5]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.586      ;
; 0.466 ; counter:inst33|temp[21] ; counter:inst33|temp[23] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.587      ;
; 0.466 ; counter:inst33|temp[7]  ; counter:inst33|temp[9]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.587      ;
; 0.466 ; counter:inst33|temp[11] ; counter:inst33|temp[13] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.587      ;
; 0.466 ; counter:inst33|temp[19] ; counter:inst33|temp[21] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.587      ;
; 0.466 ; counter:inst33|temp[27] ; counter:inst33|temp[29] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.587      ;
; 0.467 ; counter:inst33|temp[9]  ; counter:inst33|temp[11] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.588      ;
; 0.467 ; counter:inst33|temp[23] ; counter:inst33|temp[25] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.588      ;
; 0.467 ; counter:inst33|temp[25] ; counter:inst33|temp[27] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.588      ;
; 0.473 ; counter:inst33|temp[15] ; counter:inst33|temp[16] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.594      ;
; 0.474 ; counter:inst33|temp[1]  ; counter:inst33|temp[2]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.595      ;
; 0.475 ; counter:inst33|temp[29] ; counter:inst33|temp[30] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.596      ;
; 0.475 ; counter:inst33|temp[17] ; counter:inst33|temp[18] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.596      ;
; 0.476 ; counter:inst33|temp[15] ; counter:inst33|temp[17] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.597      ;
; 0.477 ; counter:inst33|temp[1]  ; counter:inst33|temp[3]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.598      ;
; 0.478 ; counter:inst33|temp[29] ; counter:inst33|temp[31] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.599      ;
; 0.478 ; counter:inst33|temp[17] ; counter:inst33|temp[19] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.599      ;
; 0.515 ; counter:inst33|temp[6]  ; counter:inst33|temp[8]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.636      ;
; 0.516 ; counter:inst33|temp[2]  ; counter:inst33|temp[4]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.637      ;
; 0.516 ; counter:inst33|temp[22] ; counter:inst33|temp[24] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.637      ;
; 0.516 ; counter:inst33|temp[8]  ; counter:inst33|temp[10] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.637      ;
; 0.516 ; counter:inst33|temp[14] ; counter:inst33|temp[16] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.637      ;
; 0.516 ; counter:inst33|temp[16] ; counter:inst33|temp[18] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.637      ;
; 0.517 ; counter:inst33|temp[4]  ; counter:inst33|temp[6]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.638      ;
; 0.517 ; counter:inst33|temp[12] ; counter:inst33|temp[14] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.638      ;
; 0.517 ; counter:inst33|temp[20] ; counter:inst33|temp[22] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.638      ;
; 0.517 ; counter:inst33|temp[18] ; counter:inst33|temp[20] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.638      ;
; 0.517 ; counter:inst33|temp[10] ; counter:inst33|temp[12] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.638      ;
; 0.517 ; counter:inst33|temp[24] ; counter:inst33|temp[26] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.638      ;
; 0.518 ; counter:inst33|temp[26] ; counter:inst33|temp[28] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.639      ;
; 0.518 ; counter:inst33|temp[6]  ; counter:inst33|temp[9]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.639      ;
; 0.518 ; counter:inst33|temp[28] ; counter:inst33|temp[30] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.639      ;
; 0.519 ; counter:inst33|temp[2]  ; counter:inst33|temp[5]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.640      ;
; 0.519 ; counter:inst33|temp[8]  ; counter:inst33|temp[11] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.640      ;
; 0.519 ; counter:inst33|temp[22] ; counter:inst33|temp[25] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.640      ;
; 0.519 ; counter:inst33|temp[14] ; counter:inst33|temp[17] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.640      ;
; 0.519 ; counter:inst33|temp[16] ; counter:inst33|temp[19] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.640      ;
; 0.520 ; counter:inst33|temp[4]  ; counter:inst33|temp[7]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.641      ;
; 0.520 ; counter:inst33|temp[12] ; counter:inst33|temp[15] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.641      ;
; 0.520 ; counter:inst33|temp[20] ; counter:inst33|temp[23] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.641      ;
+-------+-------------------------+-------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
The design MTBF is not calculated because there are no specified synchronizers in the design.
Number of Synchronizer Chains Found: 8
Shortest Synchronizer Chain: 2 Registers
Fraction of Chains for which MTBFs Could Not be Calculated: 1.000
Worst Case Available Settling Time: 38.096 ns




+---------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                           ;
+---------------------------------------------------+--------+-------+----------+---------+---------------------+
; Clock                                             ; Setup  ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+---------------------------------------------------+--------+-------+----------+---------+---------------------+
; Worst-case Slack                                  ; 10.152 ; 0.187 ; N/A      ; N/A     ; 9.445               ;
;  clock_50                                         ; 10.152 ; 0.187 ; N/A      ; N/A     ; 9.445               ;
;  inst|altpll_component|auto_generated|pll1|clk[0] ; 15.741 ; 0.193 ; N/A      ; N/A     ; 9.743               ;
; Design-wide TNS                                   ; 0.0    ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  clock_50                                         ; 0.000  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
;  inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+---------------------------------------------------+--------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; spi_mosi      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; spi_sclk      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; spi_ss_n      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[1]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[0]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clock_50                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; button0                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; button1                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sensor0_signal          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sensor2_signal          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sensor1_signal          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sensor7_signal          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sensor3_signal          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sensor5_signal          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sensor4_signal          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sensor6_signal          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; spi_miso                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; spi_mosi      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; spi_sclk      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; spi_ss_n      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; LED[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; LED[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.45e-09 V                   ; 2.38 V              ; -0.0609 V           ; 0.148 V                              ; 0.095 V                              ; 2.82e-10 s                  ; 2.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.45e-09 V                  ; 2.38 V             ; -0.0609 V          ; 0.148 V                             ; 0.095 V                             ; 2.82e-10 s                 ; 2.59e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.61e-09 V                   ; 2.38 V              ; -0.00274 V          ; 0.141 V                              ; 0.006 V                              ; 4.7e-10 s                   ; 6.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.61e-09 V                  ; 2.38 V             ; -0.00274 V         ; 0.141 V                             ; 0.006 V                             ; 4.7e-10 s                  ; 6.02e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; spi_mosi      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; spi_sclk      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; spi_ss_n      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; LED[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; LED[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.74e-07 V                   ; 2.36 V              ; -0.0201 V           ; 0.072 V                              ; 0.033 V                              ; 4.04e-10 s                  ; 3.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.74e-07 V                  ; 2.36 V             ; -0.0201 V          ; 0.072 V                             ; 0.033 V                             ; 4.04e-10 s                 ; 3.29e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.45e-07 V                   ; 2.35 V              ; -0.00643 V          ; 0.081 V                              ; 0.031 V                              ; 5.31e-10 s                  ; 7.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.45e-07 V                  ; 2.35 V             ; -0.00643 V         ; 0.081 V                             ; 0.031 V                             ; 5.31e-10 s                 ; 7.59e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; spi_mosi      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; spi_sclk      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; spi_ss_n      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LED[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LED[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                                 ;
+--------------------------------------------------+--------------------------------------------------+----------+----------+----------+----------+
; From Clock                                       ; To Clock                                         ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------------------------+--------------------------------------------------+----------+----------+----------+----------+
; clock_50                                         ; clock_50                                         ; 1454     ; 0        ; 0        ; 0        ;
; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 528      ; 0        ; 0        ; 0        ;
+--------------------------------------------------+--------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                  ;
+--------------------------------------------------+--------------------------------------------------+----------+----------+----------+----------+
; From Clock                                       ; To Clock                                         ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------------------------+--------------------------------------------------+----------+----------+----------+----------+
; clock_50                                         ; clock_50                                         ; 1454     ; 0        ; 0        ; 0        ;
; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 528      ; 0        ; 0        ; 0        ;
+--------------------------------------------------+--------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 8     ; 8    ;
; Unconstrained Input Ports       ; 3     ; 3    ;
; Unconstrained Input Port Paths  ; 24    ; 24   ;
; Unconstrained Output Ports      ; 5     ; 5    ;
; Unconstrained Output Port Paths ; 12    ; 12   ;
+---------------------------------+-------+------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Clock Status Summary                                                                                                            ;
+--------------------------------------------------+--------------------------------------------------+-----------+---------------+
; Target                                           ; Clock                                            ; Type      ; Status        ;
+--------------------------------------------------+--------------------------------------------------+-----------+---------------+
; clock_50                                         ; clock_50                                         ; Base      ; Constrained   ;
; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; Generated ; Constrained   ;
; sensor0_signal                                   ;                                                  ; Base      ; Unconstrained ;
; sensor1_signal                                   ;                                                  ; Base      ; Unconstrained ;
; sensor2_signal                                   ;                                                  ; Base      ; Unconstrained ;
; sensor3_signal                                   ;                                                  ; Base      ; Unconstrained ;
; sensor4_signal                                   ;                                                  ; Base      ; Unconstrained ;
; sensor5_signal                                   ;                                                  ; Base      ; Unconstrained ;
; sensor6_signal                                   ;                                                  ; Base      ; Unconstrained ;
; sensor7_signal                                   ;                                                  ; Base      ; Unconstrained ;
+--------------------------------------------------+--------------------------------------------------+-----------+---------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; button0    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; button1    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; spi_miso   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; LED[0]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LED[1]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; spi_mosi    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; spi_sclk    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; spi_ss_n    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; button0    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; button1    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; spi_miso   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; LED[0]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LED[1]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; spi_mosi    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; spi_sclk    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; spi_ss_n    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus Prime TimeQuest Timing Analyzer
    Info: Version 16.1.0 Build 196 10/24/2016 SJ Lite Edition
    Info: Processing started: Tue Feb 28 11:14:46 2017
Info: Command: quartus_sta darkroom -c darkroom_top
Info: qsta_default_script.tcl version: #1
Info (20032): Parallel compilation is enabled and will use up to 4 processors
Warning (20031): Parallel compilation is enabled for 4 processors, but there are only 2 processors in the system. Runtime may increase due to over usage of the processor space.
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: 'output_files/SDC1.sdc'
Info (332110): Deriving PLL clocks
    Info (332110): create_generated_clock -source {inst|altpll_component|auto_generated|pll1|inclk[0]} -duty_cycle 50.00 -name {inst|altpll_component|auto_generated|pll1|clk[0]} {inst|altpll_component|auto_generated|pll1|clk[0]}
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Warning (332060): Node: sensor1_signal was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register lighthouse:inst7|send_data is being clocked by sensor1_signal
Warning (332060): Node: sensor0_signal was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register lighthouse:inst6|send_data is being clocked by sensor0_signal
Warning (332060): Node: sensor2_signal was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register lighthouse:inst8|send_data is being clocked by sensor2_signal
Warning (332060): Node: sensor3_signal was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register lighthouse:inst9|send_data is being clocked by sensor3_signal
Warning (332060): Node: sensor5_signal was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register lighthouse:inst12|send_data is being clocked by sensor5_signal
Warning (332060): Node: sensor6_signal was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register lighthouse:inst13|send_data is being clocked by sensor6_signal
Warning (332060): Node: sensor4_signal was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register lighthouse:inst10|send_data is being clocked by sensor4_signal
Warning (332060): Node: sensor7_signal was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register lighthouse:inst15|send_data is being clocked by sensor7_signal
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Info (332146): Worst-case setup slack is 10.152
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    10.152               0.000 clock_50 
    Info (332119):    15.741               0.000 inst|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case hold slack is 0.358
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.358               0.000 clock_50 
    Info (332119):     0.360               0.000 inst|altpll_component|auto_generated|pll1|clk[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 9.684
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.684               0.000 clock_50 
    Info (332119):     9.747               0.000 inst|altpll_component|auto_generated|pll1|clk[0] 
Info (332114): Report Metastability: Found 8 synchronizer chains.
    Info (332114): The design MTBF is not calculated because there are no specified synchronizers in the design.
    Info (332114): Number of Synchronizer Chains Found: 8
    Info (332114): Shortest Synchronizer Chain: 2 Registers
    Info (332114): Fraction of Chains for which MTBFs Could Not be Calculated: 1.000
    Info (332114): Worst Case Available Settling Time: 36.709 ns
    Info (332114): 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Warning (332060): Node: sensor1_signal was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register lighthouse:inst7|send_data is being clocked by sensor1_signal
Warning (332060): Node: sensor0_signal was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register lighthouse:inst6|send_data is being clocked by sensor0_signal
Warning (332060): Node: sensor2_signal was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register lighthouse:inst8|send_data is being clocked by sensor2_signal
Warning (332060): Node: sensor3_signal was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register lighthouse:inst9|send_data is being clocked by sensor3_signal
Warning (332060): Node: sensor5_signal was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register lighthouse:inst12|send_data is being clocked by sensor5_signal
Warning (332060): Node: sensor6_signal was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register lighthouse:inst13|send_data is being clocked by sensor6_signal
Warning (332060): Node: sensor4_signal was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register lighthouse:inst10|send_data is being clocked by sensor4_signal
Warning (332060): Node: sensor7_signal was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register lighthouse:inst15|send_data is being clocked by sensor7_signal
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332146): Worst-case setup slack is 11.166
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    11.166               0.000 clock_50 
    Info (332119):    16.260               0.000 inst|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case hold slack is 0.312
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.312               0.000 clock_50 
    Info (332119):     0.320               0.000 inst|altpll_component|auto_generated|pll1|clk[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 9.701
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.701               0.000 clock_50 
    Info (332119):     9.743               0.000 inst|altpll_component|auto_generated|pll1|clk[0] 
Info (332114): Report Metastability: Found 8 synchronizer chains.
    Info (332114): The design MTBF is not calculated because there are no specified synchronizers in the design.
    Info (332114): Number of Synchronizer Chains Found: 8
    Info (332114): Shortest Synchronizer Chain: 2 Registers
    Info (332114): Fraction of Chains for which MTBFs Could Not be Calculated: 1.000
    Info (332114): Worst Case Available Settling Time: 37.063 ns
    Info (332114): 
Info: Analyzing Fast 1200mV 0C Model
Warning (332060): Node: sensor1_signal was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register lighthouse:inst7|send_data is being clocked by sensor1_signal
Warning (332060): Node: sensor0_signal was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register lighthouse:inst6|send_data is being clocked by sensor0_signal
Warning (332060): Node: sensor2_signal was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register lighthouse:inst8|send_data is being clocked by sensor2_signal
Warning (332060): Node: sensor3_signal was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register lighthouse:inst9|send_data is being clocked by sensor3_signal
Warning (332060): Node: sensor5_signal was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register lighthouse:inst12|send_data is being clocked by sensor5_signal
Warning (332060): Node: sensor6_signal was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register lighthouse:inst13|send_data is being clocked by sensor6_signal
Warning (332060): Node: sensor4_signal was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register lighthouse:inst10|send_data is being clocked by sensor4_signal
Warning (332060): Node: sensor7_signal was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register lighthouse:inst15|send_data is being clocked by sensor7_signal
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332146): Worst-case setup slack is 14.242
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    14.242               0.000 clock_50 
    Info (332119):    17.521               0.000 inst|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case hold slack is 0.187
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.187               0.000 clock_50 
    Info (332119):     0.193               0.000 inst|altpll_component|auto_generated|pll1|clk[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 9.445
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.445               0.000 clock_50 
    Info (332119):     9.782               0.000 inst|altpll_component|auto_generated|pll1|clk[0] 
Info (332114): Report Metastability: Found 8 synchronizer chains.
    Info (332114): The design MTBF is not calculated because there are no specified synchronizers in the design.
    Info (332114): Number of Synchronizer Chains Found: 8
    Info (332114): Shortest Synchronizer Chain: 2 Registers
    Info (332114): Fraction of Chains for which MTBFs Could Not be Calculated: 1.000
    Info (332114): Worst Case Available Settling Time: 38.096 ns
    Info (332114): 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime TimeQuest Timing Analyzer was successful. 0 errors, 25 warnings
    Info: Peak virtual memory: 906 megabytes
    Info: Processing ended: Tue Feb 28 11:14:49 2017
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:04


