module top_module( 
    input [99:0] a, b,
    input sel,
    output [99:0] out );
    //用数据流或是行为级描述即可
    assign out = sel ? b : a;

endmodule
