vhdl work "netgen/par/toplevel_timesim.vhd"
vhdl work "TB_FPGA.vhd"
