                              1 ;--------------------------------------------------------
                              2 ; File Created by SDCC : free open source ANSI-C Compiler
                              3 ; Version 2.9.4 #5595 (Oct 23 2013) (Mac OS X ppc)
                              4 ; This file was generated Wed Oct 23 12:26:08 2013
                              5 ;--------------------------------------------------------
                              6 	.module _divulong
                              7 	.optsdcc -mz80
                              8 	
                              9 ;--------------------------------------------------------
                             10 ; Public variables in this module
                             11 ;--------------------------------------------------------
                             12 	.globl __divulong
                             13 ;--------------------------------------------------------
                             14 ; special function registers
                             15 ;--------------------------------------------------------
                             16 ;--------------------------------------------------------
                             17 ;  ram data
                             18 ;--------------------------------------------------------
                             19 	.area _DATA
                             20 ;--------------------------------------------------------
                             21 ; overlayable items in  ram 
                             22 ;--------------------------------------------------------
                             23 	.area _OVERLAY
                             24 ;--------------------------------------------------------
                             25 ; external initialized ram data
                             26 ;--------------------------------------------------------
                             27 ;--------------------------------------------------------
                             28 ; global & static initialisations
                             29 ;--------------------------------------------------------
                             30 	.area _HOME
                             31 	.area _GSINIT
                             32 	.area _GSFINAL
                             33 	.area _GSINIT
                             34 ;--------------------------------------------------------
                             35 ; Home
                             36 ;--------------------------------------------------------
                             37 	.area _HOME
                             38 	.area _HOME
                             39 ;--------------------------------------------------------
                             40 ; code
                             41 ;--------------------------------------------------------
                             42 	.area _CODE
                             43 ;../_divulong.c:327: _divulong (unsigned long x, unsigned long y)
                             44 ;	---------------------------------
                             45 ; Function _divulong
                             46 ; ---------------------------------
   0000                      47 __divulong_start::
   0000                      48 __divulong:
   0000 DD E5                49 	push	ix
   0002 DD 21 00 00          50 	ld	ix,#0
   0006 DD 39                51 	add	ix,sp
   0008 21 FA FF             52 	ld	hl,#-6
   000B 39                   53 	add	hl,sp
   000C F9                   54 	ld	sp,hl
                             55 ;../_divulong.c:329: unsigned long reste = 0L;
   000D AF                   56 	xor	a,a
   000E DD 77 FC             57 	ld	-4 (ix),a
   0011 DD 77 FD             58 	ld	-3 (ix),a
   0014 DD 77 FE             59 	ld	-2 (ix),a
   0017 DD 77 FF             60 	ld	-1 (ix),a
                             61 ;../_divulong.c:333: do
   001A DD 36 FB 20          62 	ld	-5 (ix),#0x20
   001E                      63 00105$:
                             64 ;../_divulong.c:336: c = MSB_SET(x);
   001E DD 7E 07             65 	ld	a,7 (ix)
   0021 CB 07                66 	rlc	a
   0023 E6 01                67 	and	a,#0x01
   0025 DD 77 FA             68 	ld	-6 (ix),a
                             69 ;../_divulong.c:337: x <<= 1;
   0028 3E 01                70 	ld	a,#0x01
   002A F5                   71 	push	af
   002B 33                   72 	inc	sp
   002C DD 6E 06             73 	ld	l,6 (ix)
   002F DD 66 07             74 	ld	h,7 (ix)
   0032 E5                   75 	push	hl
   0033 DD 6E 04             76 	ld	l,4 (ix)
   0036 DD 66 05             77 	ld	h,5 (ix)
   0039 E5                   78 	push	hl
   003A CDr00s00             79 	call	__rlulong_rrx_s
   003D F1                   80 	pop	af
   003E F1                   81 	pop	af
   003F 33                   82 	inc	sp
   0040 44                   83 	ld	b,h
   0041 DD 75 04             84 	ld	4 (ix),l
   0044 DD 70 05             85 	ld	5 (ix),b
   0047 DD 73 06             86 	ld	6 (ix),e
   004A DD 72 07             87 	ld	7 (ix),d
                             88 ;../_divulong.c:338: reste <<= 1;
   004D 3E 01                89 	ld	a,#0x01
   004F F5                   90 	push	af
   0050 33                   91 	inc	sp
   0051 DD 6E FE             92 	ld	l,-2 (ix)
   0054 DD 66 FF             93 	ld	h,-1 (ix)
   0057 E5                   94 	push	hl
   0058 DD 6E FC             95 	ld	l,-4 (ix)
   005B DD 66 FD             96 	ld	h,-3 (ix)
   005E E5                   97 	push	hl
   005F CDr00s00             98 	call	__rlulong_rrx_s
   0062 F1                   99 	pop	af
   0063 F1                  100 	pop	af
   0064 33                  101 	inc	sp
   0065 44                  102 	ld	b,h
   0066 4D                  103 	ld	c,l
   0067 DD 71 FC            104 	ld	-4 (ix),c
   006A DD 70 FD            105 	ld	-3 (ix),b
   006D DD 73 FE            106 	ld	-2 (ix),e
   0070 DD 72 FF            107 	ld	-1 (ix),d
                            108 ;../_divulong.c:339: if (c)
   0073 AF                  109 	xor	a,a
   0074 DD B6 FA            110 	or	a,-6 (ix)
   0077 28 08               111 	jr	Z,00102$
                            112 ;../_divulong.c:340: reste |= 1L;
   0079 DD 7E FC            113 	ld	a,-4 (ix)
   007C F6 01               114 	or	a,#0x01
   007E DD 77 FC            115 	ld	-4 (ix),a
   0081                     116 00102$:
                            117 ;../_divulong.c:342: if (reste >= y)
   0081 DD 7E FC            118 	ld	a,-4 (ix)
   0084 DD 96 08            119 	sub	a,8 (ix)
   0087 DD 7E FD            120 	ld	a,-3 (ix)
   008A DD 9E 09            121 	sbc	a,9 (ix)
   008D DD 7E FE            122 	ld	a,-2 (ix)
   0090 DD 9E 0A            123 	sbc	a,10 (ix)
   0093 DD 7E FF            124 	ld	a,-1 (ix)
   0096 DD 9E 0B            125 	sbc	a,11 (ix)
   0099 38 2C               126 	jr	C,00106$
                            127 ;../_divulong.c:344: reste -= y;
   009B DD 7E FC            128 	ld	a,-4 (ix)
   009E DD 96 08            129 	sub	a,8 (ix)
   00A1 DD 77 FC            130 	ld	-4 (ix),a
   00A4 DD 7E FD            131 	ld	a,-3 (ix)
   00A7 DD 9E 09            132 	sbc	a,9 (ix)
   00AA DD 77 FD            133 	ld	-3 (ix),a
   00AD DD 7E FE            134 	ld	a,-2 (ix)
   00B0 DD 9E 0A            135 	sbc	a,10 (ix)
   00B3 DD 77 FE            136 	ld	-2 (ix),a
   00B6 DD 7E FF            137 	ld	a,-1 (ix)
   00B9 DD 9E 0B            138 	sbc	a,11 (ix)
   00BC DD 77 FF            139 	ld	-1 (ix),a
                            140 ;../_divulong.c:346: x |= 1L;
   00BF DD 7E 04            141 	ld	a,4 (ix)
   00C2 F6 01               142 	or	a,#0x01
   00C4 DD 77 04            143 	ld	4 (ix),a
   00C7                     144 00106$:
                            145 ;../_divulong.c:349: while (--count);
   00C7 DD 35 FB            146 	dec	-5 (ix)
   00CA AF                  147 	xor	a,a
   00CB DD B6 FB            148 	or	a,-5 (ix)
   00CE C2r1Es00            149 	jp	NZ,00105$
                            150 ;../_divulong.c:350: return x;
   00D1 DD 6E 04            151 	ld	l,4 (ix)
   00D4 DD 66 05            152 	ld	h,5 (ix)
   00D7 DD 5E 06            153 	ld	e,6 (ix)
   00DA DD 56 07            154 	ld	d,7 (ix)
   00DD DD F9               155 	ld	sp,ix
   00DF DD E1               156 	pop	ix
   00E1 C9                  157 	ret
   00E2                     158 __divulong_end::
                            159 	.area _CODE
                            160 	.area _CABS
