{
    "component_name": "prefix_sum_logic",
    "parameters": [],
    "inputs": [
        [
            "input",
            "wire",
            "unsigned",
            "1",
            "p_i"
        ],
        [
            "input",
            "wire",
            "unsigned",
            "1",
            "g_i"
        ],
        [
            "input",
            "wire",
            "unsigned",
            "1",
            "p_j"
        ],
        [
            "input",
            "wire",
            "unsigned",
            "1",
            "g_j"
        ]
    ],
    "outputs": [
        [
            "output",
            "wire",
            "unsigned",
            "1",
            "p_kj"
        ],
        [
            "output",
            "wire",
            "unsigned",
            "1",
            "g_kj"
        ]
    ],
    "others": {
        "i": [
            "wire",
            "",
            "g_"
        ],
        "j": [
            "wire",
            "",
            "g_k"
        ]
    },
    "submodules": {}
}