////////////////////////////////////////////////////////////////////////////////////////
//
// 저작권 표기 License V3.3
//
// 본 소스 코드는 아래 사항에 동의할 경우에 사용 가능합니다.
// 아래 사항에 대해 동의하지 않거나 이해하지 못했을 경우 사용을 금합니다.
//
// 본 소스 코드를 :
//		- 사용하였다면 아래 사항을 모두 동의하는 것으로 자동 간주 합니다.
//		- 상업적 또는 비 상업적 이용이 가능합니다.
//		- 본 저작권 표시 주석을 제외한 코드의 내용을 임의로 수정하여 사용하는 것은 허용합니다.
//		- 사용자가 수정한 코드를 사용자의 고객사에게 상호간 전달은 허용합니다.
//		- 그러나 수정하여 다수에게 재배포하는 행위를 금지합니다. 
//		- 사용으로 인해 발생하는 모든 사고에 대해서 어떠한 법적 책임을 지지 않습니다.
//		- 어떤 형태의 기여든지, 그것은 기증으로 받아들입니다.
//
// 본 소스 코드는 프리웨어로 앞으로도 유료로 전환하지 않을 것입니다.
// 사용자 또는 부품의 제조사가 요구하는 업데이트가 있을 경우 후원금을 받아 
// 요구하는 사항을 업데이트 할 예정입니다.
//
// Home Page : http://cafe.naver.com/yssoperatingsystem
// Copyright 2024. 홍윤기 all right reserved.
//
////////////////////////////////////////////////////////////////////////////////////////

#include <drv/mcu.h>

#if defined(STM32G4)

#include <config.h>
#include <yss/instance.h>
#include <targets/st/bitfield.h>

#if HSE_CLOCK_FREQ % 4000000
#error "STM32G474xx의 HSE의 클럭 주파수는 반드시 4MHz의 배수를 사용해야 합니다."
#endif

extern "C"
{
	void __WEAK SystemCoreClockUpdate(void)
	{

	}
}

void __WEAK initializeSystem(void)
{
	using namespace define::clock;

	// Power Controller 클럭 활성화
	clock.enableApb1_1Clock(RCC_APB1ENR1_PWREN_Pos);

	// Power Scale 설정
	clock.setPowerScale(powerScale::SCALE1_MODE);

	// 외부 크리스탈 클럭 활성화
#if defined(HSE_CLOCK_FREQ)
	clock.enableHse(HSE_CLOCK_FREQ);
#endif

	// Main PLL 설정
	clock.enableMainPll(
#if defined(HSE_CLOCK_FREQ)
		pll::src::HSE,					// uint8_t src
		HSE_CLOCK_FREQ / 4000000 - 1,	// uint8_t m
#else
		pll::src::HSI,					// uint8_t src
		16000000 / 4000000 - 1,			// uint8_t m
#endif
		85,								// uint16_t n
		2,								// uint8_t pDiv
		pll::qdiv::DIV2,				// uint8_t qDiv
		pll::rdiv::DIV2					// uint8_t rDiv
	);
	
	// SYSCLK 설정
	clock.setSysclk(
		sysclk::src::PLL,				// uint8_t sysclkSrc
		sysclk::ahbDiv::NO_DIV,	// uint8_t ahbDiv
		sysclk::apbDiv::DIV4,		// uint8_t apb1Div
		sysclk::apbDiv::DIV2		// uint8_t apb2Div
	);

	// FLASH 성능 도구 활성화
	flash.enableDataCache();
	flash.enableInstructionCache();
	flash.enablePrefetch();

	clock.enableAhb2Clock(RCC_AHB2ENR_GPIOAEN_Pos);
	clock.enableAhb2Clock(RCC_AHB2ENR_GPIOBEN_Pos);
	clock.enableAhb2Clock(RCC_AHB2ENR_GPIOCEN_Pos);
	clock.enableAhb2Clock(RCC_AHB2ENR_GPIODEN_Pos);
	clock.enableAhb2Clock(RCC_AHB2ENR_GPIOEEN_Pos);
	clock.enableAhb2Clock(RCC_AHB2ENR_GPIOFEN_Pos);
	clock.enableAhb2Clock(RCC_AHB2ENR_GPIOGEN_Pos);
}

void initializeDma(void)
{
	dmaChannel1.enableClock();
	dmaChannel1.initialize();
	dmaChannel1.enableInterrupt();
	dmaChannel2.initialize();
	dmaChannel2.enableInterrupt();
	dmaChannel3.initialize();
	dmaChannel3.enableInterrupt();
	dmaChannel4.initialize();
	dmaChannel4.enableInterrupt();
	dmaChannel5.initialize();
	dmaChannel5.enableInterrupt();
	dmaChannel6.initialize();
	dmaChannel6.enableInterrupt();
#if defined(STM32G431xx)
	dmaChannel7.enableClock();
#endif
	dmaChannel7.initialize();
	dmaChannel7.enableInterrupt();
	dmaChannel8.initialize();
	dmaChannel8.enableInterrupt();
#if defined(STM32G474xx)
	dmaChannel9.enableClock();
#endif
	dmaChannel9.initialize();
	dmaChannel9.enableInterrupt();
	dmaChannel10.initialize();
	dmaChannel10.enableInterrupt();
	dmaChannel11.initialize();
	dmaChannel11.enableInterrupt();
	dmaChannel12.initialize();
	dmaChannel12.enableInterrupt();
#if defined(STM32G474xx)
	dmaChannel13.initialize();
	dmaChannel13.enableInterrupt();
	dmaChannel14.initialize();
	dmaChannel14.enableInterrupt();
	dmaChannel15.initialize();
	dmaChannel15.enableInterrupt();
	dmaChannel16.initialize();
	dmaChannel16.enableInterrupt();
#endif
}

#endif