 II
中文摘要： 
非揮發型相變化記憶體被視為下一世代記憶體的接班人，現階段相變化記憶體面臨最
大的挑戰就是操作電流過高。這個問題可以從元件結構設計、材料的選擇以及最佳化操作
模式設計等三個方向加以解決。多階資料儲存可以有效提高相變化記憶體單位記憶包的儲
存效率，是提升資料儲存容量的有效方法。多階訊號之儲存可在相變化記憶體經重設電壓
脈衝之後，改變設定電流之振幅、寬度、或施加次數來形成部份結晶之晶胞，也可將相變
化記憶體先經設定電流之後，改變重設電壓之振幅、寬度、或施加次數來形成不同大小之
非晶記錄點，在同一記憶包得到不同電阻值，再使用適當之電壓脈衝非破壞地讀取儲存之
數據。跟相變化薄膜相較，相變化奈米線具有更低的熔點與更高的電阻，預期將可以大幅
的降低元件的 RESET 電流。 
本計畫第一年以有限元件分析法，結合田口式實驗規劃法，對低操作電流多階相變化
記憶體作有系統的分析，並提出最佳化之操作方法。實驗結果發現，若先將相變化記憶體
的記錄區利用Iset完全設定結晶化，接著再改變Vreset之振幅、寬度、或施加次數，寫入不同
大小的非晶點，後續輸入小電壓脈衝來偵測電流值，即可達到多階(ML)資料儲存之目的。
第二年的研究著重於不同元素組成之相變化奈米線的成長與成長機制的觀察，最後再將相
變化奈米線製作成一維奈米相變化記憶體元件量測其操作特性。實驗結果顯示，我們利用
氣相傳輸法(vapor transportation)可以成功的合成出Sb70Te30、Ge-doped Sb70Te30、GeTe以及
Sb-dpoed GeTe等不同組成的相變化奈米線，藉由控制觸媒層的厚度，相變化奈米線的線徑
分佈約為 120~300nm，長度可達數 10μm 以上。透過XRD、TEM、EDS 分析結構與組成，證
實Sb70Te30、Ge-doped Sb70Te30、GeTe以及Sb-dpoed GeTe等不同組成的相變化奈米線均為單
晶結構。另外，在不同組成的相變化奈米線頂端均可以觀察到殘留的金觸媒顆粒，證實相
變化奈米線的成長是藉由氣相-液相-固相(vapor-liquid-solid, VLS)的成長機制。最後，我們
利用聚焦離子束(Focus ion beam, FIB)系統將GeTe以及Sb-dpoed GeTe相變化奈米線製成簡
單之奈米相變化記憶體元件，當施加一個時間為 50 ns，電壓介於 3.5~4.0 V之間的RESET
電壓脈衝，可以成功的將元件電阻由低電阻態轉換為高電阻態，達成RESET的目的。 
 
關鍵詞：多階相變化隨機存取記憶體、硫屬相變化奈米線、氣相傳輸法、氣相-液相-固相 
 IV
successful growth of various single-crystalline phase-change NWs, the GeTe and Sb-dpoed GeTe 
NWs were fabricated into single-nanowire PRAM devices by a focus ion beam (FIB) system. The 
PRAM device could be successfully switched from a low-resistance state to a high-resistance 
state by a 50 ns voltage pulse with a RESET voltage in between 3.5 to 4.0 V. 
 
Keywords: Multi-level Phase-change Random Access Memory (PRAM), chalcogenide 
phase-change nanowires, vapor transportation, vapor-liquid-solid  
 
 1
一、前言 
隨著電腦科技的發展與數位隨身型產品的普及，大眾對消費性電子商品的要求也越來
越高，而影響電子商品主要性能的關鍵之一即為記憶體的好壞。目前在市面上所售的記憶
體可分為兩類：一為揮發性記憶體(Volatile memory)，代表的產品為動態隨機存取記憶體
(DRAM)；另一為非揮發性型記憶體(Non-volatile memory)，代表的產品為快閃記憶體
(Flash)。DRAM 的優點是寫入速度極快，只需數十個奈秒(ns)就可完成寫入資料的動作，
且重複使用的次數無限，因此適合拿來做開機時寫入與暫存資料的記憶體；但因為是揮發
性記憶體，當電源關閉時儲存的資料就會消失，導致每次開機都必須重新寫入而浪費一些
時間。Flash 的優勢在於記憶的容量大，且因具非揮發性故資料不會因電源關閉而消失，
這類的產品應用在隨身碟、數位相機的記憶卡居多；缺點則是寫入的時間需數百微秒(μ
s)，且重覆讀寫次數較低。由於這兩類記憶體皆具明顯的優缺點，因此開發一新型、兼具
DRAM 與 Flash 優勢的記憶體已成為勢在必行的趨勢。目前鐵電式、磁性、及相變化隨機
存取記憶體被視為下一代非揮發性記憶體的候選，其中相變化隨機存取記憶體
(phase-change random access memory，PRAM)因為具有非揮發特性、好的尺寸縮小性、快
速讀寫速率、好的重覆切換性、與 CMOS 製程相容等特性，被廣泛認為是最成熟、最可能取
代所有現存之消費性固態記憶裝置。 
硫屬相變化記錄材料在結晶態與非晶態之間具有很高的動態範圍成為可程控的電阻式
記憶體，此類材料已成功地應用在相變化可覆寫式光碟，如 CD、DVD、BD 中。在光碟的應
用中，不同強度的雷射脈衝被用來施加不同程度的熱量至相變化材料中以切換非晶與結晶
態的反射率，然而 PRAM 卻是利用不同種類的電脈衝作不同程度的功率來切換相變化材料的
電阻率[1]。0 與 1 的二元邏輯可儲存在非晶與結晶的狀態中。PRAM 在設定(SET)操作時，
記錄區必須加熱至相變化材料的結晶溫度以上，相反地，對重設(RESET)操作時，記錄區必
須加熱至超過相變化材料之熔融溫度，並快速冷卻至室溫成為熔融-淬冷之非晶態[2]。此
外，附加的邏輯狀態可以不同的雷射或電脈衝控制儲存成介於硫屬相變化材料的完全非晶
或完全結晶狀態間不同反射率與電阻率。硫屬相變化記錄材料寬廣的動態範圍使得多階資
料可儲存在同一個晶胞內，由此可同時得到更快的儲存速率、更高的容量、及降低生產成
本。Ovonyx 公司在及技術文獻中已揭露利用數個設定電流脈衝來改變重設電流脈衝後，可
 3
數。 
在降低寫入電流的部分，解決的方法包括改變電極與記錄層的接觸面積，或是將記錄
層做成一維奈米結構等。一維相變化材料奈米結構的優勢在於奈米結構的截面積小與電阻
大。由功率P=I2R 可知，在需要相同功率的情況下，電阻越大所需要的工作電流就越小，
達到降低寫入電流的目的。2006 年哈佛大學的Hongkun Park 研究團隊成功合成出GeTe 一
維奈米結構，在對元件施以 4V、500ns 的脈衝電壓後，元件電阻值呈現三個級數的變化[4]。
隨後包括Sb2Te3 [5]、Ge2Sb2Te5 [6]、In2Se3 [7]、GeSb [8]、In3Sb1Te2 [9]等硫屬材料皆
用於一維相變化奈米元件的應用上。碲(Tellurium, Te)是廣泛應用在相變化記憶體的硫屬
材料之一，熔點約 450℃，為了提高相變化記憶體的熱穩定性，通常會添加不同的原子，
與母相形成交鏈(crosslink)提升鍵能，相關的研究包括Te81Ge15Sb2S2 [10]、Te60Ge4Sn11Au25 
[11]、Te88Ge7As5 [12]等，然而因為同時提高材料的結晶活化能，抹除資料所需要的時間將
被拉長。Sb70Te30快速成長型相變化材料具有比Ge2Sb2Te5 成核型相變化材料更低的熔點與更
快的結晶速度，預期將可以有效降低PRAM的RESET電流並且在較快的操作速度下操作。不
過，Sb70Te30快速成長型相變化材料的缺點是結晶溫度過低，導致較差的熱溫定性。因此，
必須藉由摻雜其他元素來提高其結晶溫度。另外，近期科學家也發現，以 1:1 形式存在的
GeTe化合物，因具有共軛熔點(congruent melting)，即使因交鏈使鍵結增強，其結晶態與
非晶態的轉換仍相當快速[13]。Ge-Te的熔點約為 725℃，比Ge2Sb2Te5 合金系統的熔點還
高，代表寫入或抹除資料需較高的操作功率。2004 年E. Morales-Sa´nchez 研究團隊指出
[14]，Ge4Sb1Te5 比其他比例的GST 合金擁有更高的結晶溫度與結晶活化能，意味著此比例
的GST合金具有較佳的熱穩定性。因此在不改變GeTe 為主結構的情況下，我們預期以少量
的銻摻雜碲化鍺一維奈米結構，將具有熱穩定性比GST 合金還高且操作功率比GeTe 低的特
性。 
 
二、研究目的 
PRAM 被視為下一世代記憶體的接班人，不僅具有非揮發性–關閉電源後記憶資料仍可
長時間保存、速度直逼 DRAM 及 SRAM、記憶容量大、可積集度高、環境耐久性高、讀寫
次數多與資料保存時間久等優點。此外 PRAM 所使用的相變化記錄材料在光碟系統的發展
已經相當完整，沒有磁阻記憶體(MRAM)縮小化後的磁區形狀及一致性問題，也沒有鐵電
 5
件[22]。他們發現在 44 mA與 300 ns的重設電流脈衝以及 2 mA與 100 ns的設定電流脈衝下，
PRAM元件的覆寫循環次數超過 105次，而且元件的尺寸縮小也可以大幅的抑制元件的退
化。不過，大的重設電流脈衝仍讓PRAM元件無法符合商業化的要求。1999 年，Wicker以
GeSbTe硫屬合金為記錄材料展現了非揮發性、高密度、與高性能PRAM的可能[23]。 
2000 年，K. Nakayama等人以As15Sb5Te80為記憶材料並將元件記憶胞的尺寸縮小到直
徑為 0.6 μm，發現在 2.2 V的重設電壓脈衝以及 2 V的設定電壓脈衝下，PRAM元件的覆寫
循環次數可達 104次[24]。2001 年，Intel的Stefan Lai和Ovonyx的Tyler Lowery製作了記憶胞
尺寸為 180 nm的PRAM元件[25]，他們的記憶元件重設所需的臨界電壓可以降低到 1.1 V左
右，使用的設定與重設脈衝寬度分別為 50 和 30 ns，覆寫循環次數可高達 1012次，在 120 oC
之條件下，資料保存時間可以超過 10 年，顯然這種低操作功率的PRAM元件將很有潛力應
用於可攜式消費性電子產品上。 
2003 年，Samsung Electronics的研究團隊在GeSbTe相變化記錄層中間加入了一層TiN
加熱層，製作出寫入電流 1.3 mA、脈衝時間低於 50 ns與覆寫循環次數可達 107的PRAM元
件[26]。同年，他們又設計出另一種高密度PRAM元件，將寫入電流進一步降低到 0.7 
mA[27]。另外，K. Nakayama等人也以Se-Sb-Te為記憶材料開發了新的PRAM元件，所需的
設定電壓與脈衝寬度為 2.4 V和 2.0 μs，重設電壓與脈衝寬度為 2.0 V和 0.1 μs，覆寫循環性
為 104次[28]。台灣旺宏公司(Macronix)則利用Sn-doped Ge2Sb2Te5為記憶材料和 180 nm 
CMOS製程製作了PRAM元件，所需的設定電壓與重設電壓分別為 0.073 V和 0.41 V，操作
所需時間可小於 100 ns，覆寫循環次數高於 100 次[29]。除了相變化記憶元件的開發，加拿
大Alberta大學的D. Salamon和B. F. Cockburn、Samsung Electronics的Y. T. Kim等人、以及韓
國Seol大學的D. W. Kang等人以一維(1D)有限元素數值分析法的方式模擬硫屬相變化記憶
元件在外加電流脈衝下的加熱和冷卻行為，並計算其電熱特性之變化，提供元件設計者設
計適當的材料與結構，由他們的結果可知，要降低元件的操作電流除了可以增加相變化材
料與下電極的電阻率來提高焦耳加熱率之外，也可以在相變化記錄層與下電極之間加入一
具有高電阻的電阻加熱層，或在相變化記錄層與上下電極之間或是相變化記錄層中間插入
一層具有低熱傳導係數的吸熱層，大多數的吸熱層也同時被要求具有電阻加熱層的作用，
因此也須具有高電阻率的特性，此外Kang等人亦提出加熱層與吸熱層的電阻必須在 105~106 
μΩcm之間，熱傳導率與比熱則必須與相變化記錄材料一樣低[30-33]，並提出添加非晶碳加
 7
(Numonyx B.V.) 推出支援 10 萬次的耐寫次數的PRAM 90nm 128Mb的產品，時脈頻率最大
值為 66MHz。使用 2.7～3.6V的單一電源工作。2009 年，恆憶公司 (Numonyx B.V.)宣佈與
韓國三星公司合作開發PRAM技術，希望制定出共通規格。2010 年，恆憶公司 (Numonyx 
B.V.) 再推出支援 100 萬次的耐寫次數的PRAM支援並列式NOR介面 90nm的 128Mbit晶片
產品，內核的電源電壓為 2.7～3.6 V。I/O的電源電壓為 1.7～3.6 V。但是，顯然使用純電
壓操作之可重覆性都只剩下純電流操作元件之一半，不過，因為其重覆性已與快閃(Flash)
記憶體相當，故已有初階測試晶片出現，但純電壓操作之散熱性較差，且操作及保護電路
較複雜，因此後續記憶容量不易大幅提升將會成為其最大的缺點。 
降低操作電流除了前文所述的減少電極與記錄層的接觸面積外，減少熱散失亦有同樣
的效果。最常使用的鎢加熱電極由於熱傳導係數高(174W/mK)，產生的熱源容易往周圍擴
散，較難達到集中加熱的效果。在下電極與記錄層之間多鍍上一層熱阻隔層，可有效阻止
熱源不必要的擴散。熱阻隔層的熱傳導係數(Thermal conductivity)不宜過高，且需具良
好的熱穩定性，常見的熱阻隔層材料如 TiO2 [41]、C[42]、Ta2O5[43]等。縮小記錄層的體
積也是一種降低操作電流的方法。一維奈米結構線徑大都不超過 100nm，由電阻公式
R=ρL/A，由於奈米線線長遠大於半徑，可得到一極大的電阻值。又由焦耳公式 P=I2R，可
知在電阻 R 極大的情況下，相同功率所需要的操作電流可大幅降低。此外由於小尺寸效應
的影響，材料在奈米尺度下的熔點將比塊材型式的熔點還低，對於相變化元件非晶化所需
的操作電流亦可有效降低。2006 年賓州大學 Se-Ho Lee 等人以氣相傳輸法合成出 GeTe 一
維奈米結構[44]。對相變化記憶體奈米元件施以 1.4mA、100ns 的脈衝電壓後，元件電阻
值呈約三個級數的變化。該篇論文同時比較不同奈米線線徑對寫入電流的影響，當線徑從
200nm 縮到 28nm 時，操作電流將從 4mA 降到 0.42mA。2007 年，Lee 等人同樣以氣相傳
輸法合成 Ge2Sb2Te5 的奈米線[40]，在奈米線線徑約 100nm 的情況下，所需寫入的電流脈
衝為 0.24mA、100ns。該篇研究同時指出當奈米線線徑從 200nm 縮到 30nm 時，操作電流
從 1.3mA 降到 0.16mA，可知相變化記憶體奈米元件的操作電流會隨著奈米線線徑縮小而降
低。2006 年 Xuhui Sun 的研究團隊在 TEM 下進行臨場加熱量測單根 GeTe 奈米線的熔點，
發現碲化鍺在一維奈米化後熔點降低至 390℃，比塊材型式的 GeTe 熔點降約 46% [46]。
由於硫屬相變化記錄材料在一維奈米化後物化性質的改變，對降低操作電流有一定的幫
助，因此被視為改善相變化記憶體性能方法中相當具有發展潛力的技術。 
 9
現自發性結晶的現象；或因工作時所產生的熱能，使奈米線受熱由非晶態轉換為結晶態，
這些現象都會造成相變化記憶體的紀錄資料損毀，因此如何提升相變化材料奈米線的熱穩
定性將是一重要課題。 
 
四、研究方法 
本計畫第一年以有限元件分析法，結合田口式實驗規劃法，對PRAM作有系統的分析，
提出最佳化之操作方法。接著我們要成長Sb70Te30、Ge-doped Sb70Te30、GeTe以及Sb-dpoed 
GeTe等不同元素組成之相變化奈米線，並製作真實元件。首先我們使用Lindberg SJ-C05 高
真空 1200℃三區段式高溫管狀爐，以不同元素組成及不同基板條件來成長相變化奈米線，
生成數種相變化奈米線作為記錄材料，各奈米線之形貌以場發射電子顯微鏡(FESEM)觀
察、晶體結構及顯微組織以BRUKER D8 Discover低掠角X光繞射儀(GIXRD)分析，並以
JEOL JEM-2100F場發射高解析穿透式電子顯微鏡(FE-TEM)，與其內建之能量分散式光譜儀
(EDS)分析相變化奈米線之微區結構、成長方向、元素組成。後續將各組成之奈米線置於兩
電極中間，再以聚焦離子束機台(Focused Ion Beam, FIB)中鍍白金(Pt)之功能，將奈米線兩
端拉Pt導線至不同種類電極(指叉型與螺旋形)之兩端，即可形成簡單之PRAM元件，之後再
利用自行組裝的電性量測系統來量測其操作特性。 
 
五、結果與討論（含結論與建議） 
本研究前期已探討了設定電流脈衝(Iset)操作、設定電壓脈衝(Vset)操作、重設電流脈衝
(Ireset)操作、重設電壓脈衝(Vreset)操作對記錄材料的密度(Mass Density)、特徵熱(Specific 
Heat)、導熱率(Thermal Conductivity)、電阻率(Electrical Resistivity)、製程線寬(Feature Size)、
熱電效應(Thermal-Electric Coefficients)等多重因子之影響，找出影響相變化隨機存取記憶體
各種操作條件之最大影響因子。表一摘出我們以有限元素分析所得之不同PRAM結構與不
同記錄材料所需的最小操作條件。由表中可發現不同結構、不同記錄材料所構成之各PRAM
記憶晶胞，當設定使用電流脈衝(Iset)而重設使用電壓脈衝(Vreset)操作時，各別所需之振幅值
都很小；此外亦可發現Iset<<Ireset，且Vreset<<Vset，因此，當重設使用Vreset，其振幅大小只會
影響記錄層結晶之區域，而設定使用Iset時，其振幅大小只會影響記錄層之非晶區域，因為
此兩操作條件對各自記錄狀態間並不會互相影響，故不需預先判斷原先之記錄狀態，也不
 11
可知，當非晶記錄點正好完全包覆下電極時，用小電壓讀取之電流密度值將非常小，但隨
著記錄點變小，PRAM元件上方得到的電流密度值會隨之增加，因此，若能在PRAM元件中
寫入不同大小的非晶點，後續輸入小電壓脈衝來偵測電流值，即可達到多數值(ML)儲存之
目的。很明顯的，第二種ML-PRAM之操作方法不需熔融很大的記錄範圍，理論上此操作方
法之各晶胞重複性應可比第一種ML-PRAM來得高。如此即可在提高儲存容量的同時亦提升
記憶胞之操作速度，而且此兩種方法不需一味地追求製程線寬縮小技術之極致，可望再降
低各位元儲存之單位生產成本。若採用Iset與Vreset操作，因為電壓脈衝僅會影響記錄於之結
晶(crystalline)區域，而電流只會影響記錄區之非結晶(amorphous)區域，較有可能取得較多
之SOP，因此將來在相變化記憶體單元中採用MLC技術，除了能大幅提升速度與容量之外，
亦可能會是PRAM成功與否的關鍵。PRAM若要大幅跨越快閃(Flash)記憶體的容量，需有
MLC技術的配合較容易成功，而此法是否順利操控及讀取到不同非晶大小之訊號則仍須製
作實際元件來加以驗證，這也是我們接下來準備要進行的部份。 
為了製作簡易元件來測試我們所提出之操作模式，我們成長了數種相變化奈米線，目
前正在準備最佳化各組成之製程條件。為了選擇適當之溫度區來放置成長相變化奈米線之
元素粉末，我們必須先計算各元素在工作壓力下之飽和溫度。Sb、Te與Ge三個元素之飽和
平衡蒸汽壓(Equilibrium vapor pressure)與溫度之關係如表二至表四所示，各元素之logP與
1/T皆呈線性關係，因此可由表列數值以內插法求得高溫管狀爐所設定之工作壓力估計各元
素應選置之溫度區間。當高溫爐之工作壓力固定為 3E-1 Torr時，Sb與Te之飽和溫度分別為
697 及 463℃，然而Ge之飽和溫度是 1662℃，遠超過管狀高溫爐可用之範圍；但是由二元
相圖中可知，Ge14.5Sb85.5與Ge15Te85兩種合金之共晶溫度分別為 592 及 375℃，可令Ge與Sb
或Te元素形成共晶合金而使熔點(原本Tm,Ge=938℃)大幅下降，預期將Ge與Sb或Te混合應可
大幅降低其飽和溫度，而其中將Ge與Te混合之效果應該會比較好。我們首先探討Si<100>
基板是否有經過拋光對生成奈米線的影響，我們將拋光面與未拋光面鍍上Au輔助層來成長
Sb-Te相變化奈米線，首先將純Sb(99.99%)粉末置於~700℃區域，並將純Te(99.99%)粉末置
於~470℃之區域來成長奈米線，確認我們計算所得之溫度範圍。 
除此之外，由Movchan-Demchishin-Thornton等人所提出之Zone Model中可得知，當基
板之沉積溫度(deposition temperature)介於 0.3Tm及 0.5Tm之間時，將會形成圓柱狀或纖維狀
之結構，此溫度區間較有機會沉積出相變化奈米線，由此可計算出純元素Ge、Sb、與Te分
 13
以拋光Si基板來成長相變化奈米線。 
除了 Sb-Te 相變化奈米線，我們也利用氣相傳輸法成功合成出 GeTe 以及 Sb-dpoed GeTe
相變化奈米線，並製作真實元件，測試其操作特性。圖 11(a)為以 Ge 和 Te 粉末為原料，
原料端溫度為 560℃，基板端溫度為 450℃，所得到的 FE-SEM 產物形貌圖。很清楚的，大
量的碲化鍺一維奈米結構可以成功被合成出來，奈米線的線徑約 100~150 nm、長度達數十
μm 微米。由圖可觀察到合成出的碲化鍺奈米線頂端皆有金觸媒的存在，暗示碲化鍺奈米線
的成長是循著 VLS 法的生成機制。成功合成出碲化鍺一維奈米結構後，我們接著進行銻摻
雜碲化鍺奈米線的合成。為避免摻雜過多的銻，在碲化鍺中形成鍺銻碲合金(Ge-Sb-Te 
alloy)，我們僅加入 10mg 銻粉在 0.3g 的碲與 0.3g 的鍺粉中做為原料。圖 11(b)為以 Ge、
Te 和 Ge 粉末為原料，原料端溫度為 560℃，基板端溫度為 450℃，所得到的 FE-SEM 產物
形貌圖。由圖可發現，加入銻之後所形成的產物仍是以一維奈米結構的形式生成，其線徑
約 100 nm、長度可達數十微米。 
為了確認銻是否成功的摻雜進入碲化鍺且沒有改變主結構，必須進一步以 XRD 與 TEM 
的進行結構與元素分佈的分析。圖 12 為碲化鍺與銻摻雜碲化鍺的 XRD 繞射圖。由結果可
知，不管有無摻雜銻，合成產物所對應的主要的繞射峰均包括 25.01°、25.98°、29.84°、
42.09°、43.35°、53.57°、69.46°以及 71.3°，對照 JCPDs (卡號為 47-1079)資料庫可知
這些繞射峰為碲化鍺的訊號，結構是菱方晶，代表銻摻雜碲化鍺奈米線並不會改變碲化鍺
的結構。為了進一步鑑定奈米線的晶體結構與成長方向，我們將試片放入裝有乙醇的計量
瓶，置於超音波震盪器震盪後滴在銅網上烘乾，進行 TEM 微區結構分析。圖 13(a)與 13(b)
分別為低倍率與高倍率單根碲化鍺奈米線的 TEM 明視野照片與其擇區電子繞射(SAED)圖。
從 TEM 明視野照片可知奈米線的線寬約 120 nm，長度約數個微米。從擇區電子繞射圖，經
由計算後可知此繞射圖的 zone 軸為[111]。圖 13(c)為碲化鍺奈米線 HRTEM 的晶格影像。
使用軟體對影像進行傅利葉轉換後可知晶格平面間距約為 3.04Å，對照 JCPDs 資料庫可知
為碲化鍺(202)的面間距。另外，由圖可觀察到(202)與成長平面夾角為 44.23°，大約等於
碲化鍺的(202)與(220)夾角 44.19°，可確定奈米線是沿著(220)成長[52]。圖 14(a)與 14(b)
分別為鍗摻雜碲化鍺奈米線的 TEM 明視野照片與其擇區電子繞射(SAED)圖以及 HRTEM 的晶
格影像。由明視野圖可知此奈米線線徑約 180nm，經計算可知此繞射圖的 zone 軸為[212]。
經由軟體對影像進行傅利葉轉換可觀察到的平面間距分別為2.948Å 以及3.414 Å，由JCPDs 
 15
端熔點較低的碲會先汽化，經由載流氣體運送至較低溫的下游基板端沉降，如圖 19(a)所
示。當碲原子經由載流氣體運送至基板端將沉降，並與表面的金觸媒形成AuTe2合金，如圖
19(b)所示。金觸媒除了能與原料氣體形成共晶態之外，也可降低反應的自由能利於原料氣
體的吸附。隨著原料端溫度逐漸升高，碲化鍺分子被汽化後亦被運送至下游端沉降在基板
上，並以S-K 成長模式(Stranski-Krastanov growth mode)形成島狀物，即是所謂的潤濕
層(Wetting layer)，如圖 19(c)所示。先前的研究發現即使形成潤施層後，氣體原子仍可
融入並與觸媒形成合金，並且向下析出進行一維奈米結構的成長[54]，如圖 19(d)所示。
隨著持溫時間增加，原料氣體持續由原料端供應，使一維奈米結構長度拉長且產量變多，
如圖 19(e)與 19(f)所示。 
為了量測單根相變化奈米線的電性，本實驗藉由聚焦離子束(FIB)的輔助製作奈米元
件。首先將生成相變化奈米線的基板置於裝有乙醇的玻璃瓶內放入超音波震盪器震盪五分
鐘，之後滴在已做好電極的玻璃基板上，隨後進行微烤去除基板上的水氣。為了避免水氣
蒸發時破壞金電極與玻璃基板的附著性，微烤溫度不宜過高且時間不可太長。在玻璃基板
上金電極之間的距離約為十微米，我們選擇沒有跨到金電極的奈米線利用 FIB 鍍上白金電
極，使相變化奈米線可與金電極形成通路。為了確保白金電極與相變化奈米線接觸的穩定
性，我們將鍍上的電極厚度控制在 200 nm，且在金電極與白金電極的接觸面上再鍍上一小
塊白金予以固定；此外為了能順利使電壓穿過相變化奈米線，在鍍奈米線上的白金電極時
其間距將控制在 2 微米以內。圖 20 為藉由 FIB 接上電極的相變化記憶體元件，奈米線上
的白金電極間距約為 2~3 微米。本實驗藉由 HP81110A 脈衝產生器(pulse generator)以及
Keithley2400 量測相變化記憶體的電性。HP81110A 脈衝產生器可提供電壓範圍為
-20V~20V 與脈衝時間為 1.42ns~1000s 的脈衝電壓。由於初合成(as-synthesized)的碲化
鍺奈米線經由晶體結構鑑定後確認為單晶(single crystal)，因此電性屬低電阻態，在相
變化記憶的工作機制中的定義為“0＂，故我們將對元件施加高電壓、短脈衝，嘗試將結晶
的相變化奈米線非晶化。 
第一組碲化鍺相變化記憶體元件經量測後電阻為 20 kΩ。欲使相變化材料由結晶態轉
換為非晶態，必須加熱到材料的熔點並快速冷卻，因此在固定脈衝時間為 50 ns 的條件下，
我們將從 1 V 開始給予電壓，以 0.5 V 為間隔逐步提升觀察元件電阻的變化。圖 21(a)為
電壓對電阻關係圖。由圖觀察到隨著電壓上升，元件電阻值的變化不大，直到脈衝電壓升
 17
定性。相變化奈米線轉換的過程中需加溫至熔點，而材料在一般大氣下呈熔融態時可能會
與氧結合形成氧化物，當材料形成氧化物後將有相當高的電阻值，此時對元件施加電流將
會產生極大的功率，導致元件損毀，因此適當的封裝奈米元件是有其必要性的。 
 
六、計畫成果自評 
 
1. 研究內容與原計畫相符程度 
原先之計畫打算以傳統半導體製程來製作 PRAM 元件，但因為硫屬(Chalcogenide)相變
化記錄材料尚未規範至某幾個等級之半導體製程中，整體流程上可能會出現半成品無法進
入到下一個製程設備之問題，因此本計畫改以成長相變化奈米線來製作 PRAM 元件，之後
再將奈米線跨接至兩電極之間即可形成簡單之 PRAM 元件。由前期模擬結果所得之結論–
順利操作 PRAM 最主要之影響因子為操作電路之運作方式，並非結構與材料本身，故只要
能製作簡單之 PRAM 元件即可測試先期研究所提出之 3 種操作模式，因此整體而言並不影
響計畫之進行，仍屬與原計畫相符。可惜的是，在相變化奈米線 PRAM 元件的製作與操作
特性的量測結果都不如預期中的順利，這部份將是我們未來研究的重點，也希望國科會能
繼續給予經費上的支持。 
 
2. 達成預期目標情況 
我們已成功長出不同組成之相變化奈米線，並將奈米線跨接在兩電極之間，製作成簡單
之 PRAM 元件。從實驗結果可知，相變化奈米線記憶體元件可成功的進行寫入的動作，不
過，資料抹除卻無法順利的操作。造成資料抹除失敗的原因可能包含提供功率的方式、基
板、電極接觸的方法以及量測環境的影響。後續可以(1)利用適當的操作模式，例如以電壓
脈衝的方式來控制，(2)選擇含有熱氧化層的矽基板，(3)使用探針與金電極接觸，提高量測
的穩定性，(4)在相變化奈米線鍍上一層氧化物做為保護層，或是在真空下進行元件的量測，
來提高元件操作的成功率，再組裝電流/電壓脈衝循環操控系統來驗證我們之前提出的 3 種
操作電路。另外，在這個計畫的支持下，我們已經發表了四篇 IF>2.0 的國際期刊論文，還
有兩篇正在審查當中，論文的發表符合當初的目標。有關成長相變化奈米線之結果也將繼
續整理投稿至學術期刊。 
 19
第二年的研究著重於不同元素組成之相變化奈米線的成長與成長機制的觀察，最後再將相
變化奈米線製作成一維奈米相變化記憶體元件量測其操作特性。實驗結果顯示，我們利用
氣相傳輸法(vapor transportation)可以成功的合成出Sb70Te30、Ge-doped Sb70Te30、GeTe以及
Sb-dpoed GeTe等不同組成的相變化奈米線，藉由控制觸媒層的厚度，相變化奈米線的線徑
分佈約為 120~300nm，長度可達數 10μm 以上。透過XRD、TEM、EDS 分析結構與組成，證
實Sb70Te30、Ge-doped Sb70Te30、GeTe以及Sb-dpoed GeTe等不同組成的相變化奈米線均為單
晶結構。另外，在不同組成的相變化奈米線頂端均可以觀察到殘留的金觸媒顆粒，證實相
變化奈米線的成長是藉由氣相-液相-固相(vapor-liquid-solid, VLS)的成長機制。最後，我們
利用聚焦離子束(Focus ion beam, FIB)系統將GeTe以及Sb-dpoed GeTe相變化奈米線製成簡
單之奈米相變化記憶體元件，當施加一個時間為 50 ns，電壓介於 3.5~4.0 V之間的RESET
電壓脈衝，可以成功的將元件電阻由低電阻態轉換為高電阻態，達成RESET的目的。 
未來我們將自行組裝設定電流脈衝Iset/重設電壓脈衝Vreset操控與循環量測系統，驗證前
期所提出之三種電路模式。測試完成不同記錄材料與不同電極形狀元件之SPRAM、
ML-PRAM-1、及ML-PRAM-2 三種操作模式與覆寫循環測試，在各晶胞中同步存取數位或
多階之訊號。接著再測試各操作模式不同次數之覆寫狀況，進行設定電流脈衝/重設電壓脈
衝覆寫循環量測，操控三種不同模式經過長時間覆寫循環，量測不同長時間循環次數各元
件的輸出電流變化情形，瞭解各操作模式對覆寫循環操控次數的影響。由電壓或電流脈衝
所產生的熱電效應與溫度分佈範圍將可被用來與模擬結果相互驗證與分析。若能順利完成
驗證，相信能增加台灣記憶體廠商的競爭力，並有機會進入輕省筆記的記憶體市場，甚至
取代多種的揮發型記憶體及不同功能之整合型記憶晶片，達到節能減碳省時等多重效應，
再與產業界合作佈局世界專利，並提擬後續的產學合作計畫。 
 21
34. D. H. Kang, D. H. Ahn, M. H. Kwon, H. S. Kwon, K. B. Kim, K. S. Lee, and B. K. Cheong, 
Jpn. J. Appl. Phys. 43 (2004) 5243.  
35. L. P. Shi et al.,”Thermal modeling and simulation of nonvolatile and non-rotating phase 
change memory cell”, IEEE Proc. (2004) 83.  
36. A. L. Lacaita et al.,”Electrothermal and phase-change dynamics in chalcognide-based 
memories”, IEEE Proc.IEDM (2004).  
37. V. Giraud, J. Cluzel, V. Sousa, A. Jacquot, A. Dauscher, B. Lenoir, H. Scherrer, and S. Romer, 
J. Appl. Phys. 98 (2005) 013520.  
38. Y. C. Chen, C. T. Rettner, S. Raoux, G. W. Burr, S. H. Chen, R. M. Shelby, M. Salinga, W. P. 
Risk, T. D. Happ, G. M. McClelland, M. Breitwisch, A. Schrott, J. B. Philipp, M. H. Lee, R. 
Cheek, T. Nirschl, M. Lamorey, C. F. Chen, E. Joseph, S. Zaidi, B. Yee, H. L. Lung, R. 
Bergmann, and C. Lam: IEEE. IEDM. Tech. Dig. (2006) 30.3.  
39. Y. Zhang, S. Kim, J. P. McVittie, H. Jagannathan, J. B. Ratchford, C. E.D. Chidsey, Y. Nishi, 
and H. S. P. Wong: IEEE. Symp. VLSI. Tech. Dig. (2007).  
40. D. S. Chao, C. H. Lien, C. M. Lee, Y. C. Chen, J. T. Yeh, F. Chen, M. J. Chen, P. H. Yen, M. J. 
Kao, and M. J. Tsai: Appl. Phys. Lett. 92 (2008) 062108. 
41. Cheng Xu., Appl. Phys. Lett. 92 (2008) 062103. 
42. Cheolkyu Kim., Appl. Phys. Lett. 92 (2008) 013109. 
43. Y. Matsui et al., “Ta2O5 Interfacial Layer between GST and W Plug enabling Low Power 
Operation of Phase Change Memories”, IEEE (2009). 
44. Se-Ho Lee et al., Appl. Phys. Lett. 89 (2006) 223116. 
45. Se-Ho Lee et al., Nature Nanotechnology, 2 (2007) 626. 
46. Xuhui Sun et al., J. Phys. Chem. C 111 (2007) 2421. 
47. Jin Seok Lee et al., J. AM. CHEM. SOC. 130 (2008) 6252. 
48. Yeonwoong Jung et al., Nano Lett. 8 (2008) 2056. 
49. Stefan Meister et al., Nano Lett. 8 (2008) 4562. 
50. S. Zhao, S. Wang, and H. Ye: J. Phys. Jpn. 70 (2001) 2953.  
51. F. Ercolessi, W. Andreoni, and E. Tosatti: Phys. Rev. Lett. 66 (1991) 911.  
52. Dong Yu et al., J. AM. CHEM. SOC., 128, 8148-8149(2006). 
53. Xuhui Sun et al., J. Phys. Chem. C, 111, 2421-2425(2007). 
54. H. J. Fan et al., Appl. Phys. Lett. 86, 023113 (2005). 
  
 
 
 
圖 1、具有不同半徑大小的非晶記錄點的 PRAM 晶胞  
 
 
 
 
 
 23
 圖 3、具有不同半徑大小的非晶記錄點的 PRAM 晶胞電流密度隨時間變化之情形 
 
  
  
 
圖 4、Si(100)基板未拋光面於 Zone 1~T 區所成長出之纖維狀相變化奈米線(A03) 
(c) 
 
 25
   
(a) (b) 
  
(c) (d) 
圖 7、Si(100)基板拋光面於 Zone 2 區所成長出之圓柱狀奈米線(A04)  
 
 27
    
(a) (b) (c) 
圖 10、Si(100)基板已拋光面所成長出之相變化奈米線之 TEM 照片(A02)  
 
  
 
圖 11、(a) GeTe 與(b) Sb-doped GeTe 奈米線 FE-SEM 產物形貌圖 
 
 
圖 12、碲化鍺與銻摻雜碲化鍺的 XRD 繞射圖 
 
 29
  
 
圖 15、銻摻雜碲化鍺奈米線經由 EDS 分析後所得到的能量散佈光譜圖 
 
 
 
圖 16、單根銻摻雜碲化鍺奈米線的成分分佈(Mapping)影像圖 
 
 31
  
圖 19、碲化鍺一維奈米結構的成長機制示意圖 
 
 
 
圖 20、藉由 FIB 接上電極的相變化記憶體元件 
 
  
 
 
圖 21、(a)第一組與(b)第二組 GeTe 相變化奈米線記憶體元件記憶轉換性質 
 33
13:30~15:30：Sessions number 1 (Nanotubes: Synthesis and Applications), number 
2 (Education, Ethics, Societal Aspects of Nanotechnology), and number 3 
(Nanomaterial – Nanodevices : Preparations, Characterizations and Applications II) 
15:30~16:20：Poster session 
07/29–09:00~09:40：Keynote Lecture 7 - Interface Engineering and Nanojoining by Mustafa 
Yavuz 
09:40~10:20：Keynote Lecture 8 - Nano Education and its Current International 
Status by Noor M. Butt 
10:50~11:30：Keynote Lecture 9 - Nanofluid: A New Heat Transfer Media by S.Gh. 
Etemad 
11:30~12:10：Keynote Lecture 10 - Understanding Nanostructured Materials Based 
on the Electron Work Function by Dong Yang Li 
13:30~15:30：Sessions number 1 (Nanomaterial – Nanodevices : Preparations, 
Characterizations and Applications III), number 2 (Thin Film Technology, Coating, and 
Applications), and number 3 (Nanotechnology) 
15:40~17:40：Sessions number 1 (Nanotechnology and Polymers II), number 2 
(Nanotechnology and Environment II) 
08/07–加拿大多倫多(Toronto)搭乘加拿大航空 AC 01 班機至東京，再轉搭全日空航空 NH 
1083 班機回台北 
08/08 20:00 回到桃園國際機場 
 
二、與會心得 
 
這次在加拿大渥太華(Ottawa)所舉行的 2011 年第二屆奈國際米科技會議–基礎與應用
(2nd International Conference on Nanotechnology: Fundamentals and Applications，ICNFA 2011)
是由加拿大國際科學工程與技術研究院(International ASET)和渥太華大學(university of 
Ottawa)主辦，吸引來自世界各地 400 多位學者與研究人員的參與。會中共有 10 個 Keynote
Lectures、70 個 Oral Presentations 以及 55 個 Posters，分成 Nanomaterial – Nanodevices : 
Preparations, Characterizations and Applications、Health, Drug Delivery, and Tissue 
Engineering、Nanotechnology and Energy、Nanotechnology and Environment、Nanotechnology 
and Polymers、Responsive Nanostructured Materials via Self-Assembly、Nanotubes: Synthesis 
and Applications、Education, Ethics, Societal Aspects of Nanotechnology 以及 Thin Film 
Technology, Coating, and Applications 等八大主題，幾乎涵蓋了奈米科學與奈米技術的所有領
域。所有發表的論文都經過大會嚴格的審查，報告的內容都是最新的研究成果，彼此切磋
交流，獲益良多。 
奈米科技已成為二十一世紀的研究主流，世界各國都投入了大量的經費來發展奈米科
技，期待早日能將奈米科技引入到實際的應用中。從 1990 年代中期到 2010 年，奈米科技
的研究多集中在奈米材料的製備以及如何控制奈米材料的結構，從二維奈米薄膜到零維奈
米量子點，再到一維奈米線和奈米管，不同型態與不同組成的奈米材料相繼被開發出來。
當越來越多的奈米材料被開發出來後，奈米材料的應用逐漸成為研究者的研究重心，新的
元件與系統不斷的被開發出來。這次在加拿大渥太華(Ottawa)所舉行的 2011 年第二屆奈國
際米科技會議–基礎與應用便針對奈米科技的基礎研究與應用規劃了八個不同的主題，讓不
同領域的研究者可以聚在一起分享彼此最新的研究成果。在幾天的議程中，每天都針對不
同領域安排了 2~4 場重要的 Keynote Lectures。每一個演講者在奈米科技都累積了豐碩的研
究成果，他們分別從不同的領域與不同的角度探討現今奈米科技的最新發展與所遇到的挑
戰，演講內容豐富，令人獲益良多。除了演講，大會也安排了兩個梯次的 poster sessions，
論文被接受發表之大會證明文件 
Proceedings of the 2nd International Conference on Nanotechnology: Fundamentals and Applications 
Ottawa, Ontario, Canada, 28-29 July 2011 
Paper No. XXX (The number assigned by the OpenConf System) 
XXX-6 
 
Hydrothermal Synthesis of One-Dimensional Crystalline/Amorphous 
Tungsten Oxide Core/Shell Heterostructures and Their 
Electrochromic Properties 
 
Yung-Chiun Her, Chia-Chun Chang 
Department of Materials Science and Engineering, National Chung Hsing University 
250 Kuo-Kuang Road, Taichung, Taiwan 
ycho@dragon.nchu.edu.tw 
  
I. INTRODUCTION 
Tungsten oxide (WO3) is the most promising electrochromic material that can reversibly switch 
between two optical states (colouration/bleaching) by applying an external voltage. Amorphous WO3 
shows faster switching response but has poor electrochromic stability, as shown by Subrahmanyam and 
Karuppasamy (2007). On the other hand, crystalline WO3 is much more stable but usually has slower 
switching response. It has been reported by Antonaia et al. (2001) that an amorphous/crystalline WO3 
double layer exhibits faster colouration response and higher transmittance after bleaching than the single 
layer, while maintains good stability. The electrochromic properties of one-dimensional (1D) WO3 
nanostructures with large specific surface area can further be enhanced due to the increase in the active 
surface, as shown by Wang et al. (2008). Therefore, 1D nanoscale crystalline/amorphous WO3 core/shell 
heterostructures are expected to be able to further improve the electrochromic properties. In this work, we 
used a two-step hydrothermal method to synthesize 1D nanoscale crystalline/amorphous WO3 core/shell 
heterostructures. The in situ coloration/bleaching switching response and transmittance variation as a 
function of coloration-bleaching cycle for the crystalline/amorphous WO3 core/shell heterostructure based 
device are measured and compared with the crystalline and amorphous WO3 nanostructure based devices.  
 
II. RESULTS AND DISCUSSION 
1D nanoscale crystalline/amorphous WO3 core/shell heterostructures were successfully synthesized 
by a two-step hydrothermal process. The single-crystalline h-WO3 cored nanorods growing along the 
[0001] direction (c-axis) have diameters of ~150-200 nm and lengths of 6-7 m, while the thicknesses of 
the amorphous WO3 shells ranging from 10 to 100 nm were obtained with different synthesis times.  
The in situ coloration/bleaching switching responses of the crystalline/amorphous WO3 core/shell 
heterostructure based device as well as the crystalline WO3 and amorphous WO3 nanorod based devices 
was measured at  = 550 nm by applying a coloration voltage of -3 V for 180 s and a bleaching voltage of 
+1.5 V for 90 s. The results show that the crystalline/amorphous WO3 core/ shell heterostructure based 
device exhibited a highest optical modulation of coloration/bleaching of ~43.2%. The coloration and 
bleaching times were defined as the time to reach 70% of the final change in transmittance. For coloration, 
the response time for the crystalline/amorphous WO3 core /shell heterostructures was found to be 41 s, 
which is slightly longer than 39 s for the amorphous WO3 nanorods but is much shorter than 65 s for the 
crystalline WO3 nanorods. For bleaching, all of them exhibited the same response time of 6 s. The 
transmittance variations as a function of coloration-bleaching cycle for the electrochromic devices were 
obtained from a repetitive potential-step measurement. The results reveal that after 10 cycles, the 
transmittance changes comparing with the initial stage at the colored and bleached states for the 
crystalline/amorphous WO3 core/shell heterostructures were 7.1 and 6.1 %, respectively, while those for 
the crystalline and amorphous WO3 nanorods were 2.7 and 4.2 % and 11.3 and 13.0 %, respectively. 
國科會補助計畫衍生研發成果推廣資料表
日期:2011/10/05
國科會補助計畫
計畫名稱: 低操作電壓/電流、同步時脈以及多階相變化記憶體的開發
計畫主持人: 何永鈞
計畫編號: 98-2221-E-005-033-MY2 學門領域: 其他
無研發成果推廣資料
士後研究人員。 
專任助理 0 0 100%  
其他成果 
(無法以量化表達之成
果如辦理學術活動、獲
得獎項、重要國際合
作、研究成果國際影響
力及其他協助產業技
術發展之具體效益事
項等，請以文字敘述填
列。) 
無 
 成果項目 量化 名稱或內容性質簡述 
測驗工具(含質性與量性) 0  
課程/模組 0  
電腦及網路系統或工具 0  
教材 0  
舉辦之活動/競賽 0  
研討會/工作坊 0  
電子報、網站 0  
科 
教 
處 
計 
畫 
加 
填 
項 
目 計畫成果推廣之參與（閱聽）人數 0  
 
