; ModuleID = '../data/hip_kernels/18004/1/main.cu'
source_filename = "../data/hip_kernels/18004/1/main.cu"
target datalayout = "e-p:64:64-p1:64:64-p2:32:32-p3:32:32-p4:64:64-p5:32:32-p6:32:32-i64:64-v16:16-v24:32-v32:32-v48:64-v96:128-v192:256-v256:256-v512:512-v1024:1024-v2048:2048-n32:64-S32-A5-G1-ni:7"
target triple = "amdgcn-amd-amdhsa"

; Function Attrs: argmemonly mustprogress nofree norecurse nosync nounwind
define protected amdgpu_kernel void @_Z11mult2MatrixPfS_S_(float addrspace(1)* nocapture readonly %0, float addrspace(1)* nocapture readonly %1, float addrspace(1)* nocapture writeonly %2) local_unnamed_addr #0 {
  %4 = tail call i32 @llvm.amdgcn.workgroup.id.y()
  %5 = tail call align 4 dereferenceable(64) i8 addrspace(4)* @llvm.amdgcn.dispatch.ptr()
  %6 = getelementptr i8, i8 addrspace(4)* %5, i64 6
  %7 = bitcast i8 addrspace(4)* %6 to i16 addrspace(4)*
  %8 = load i16, i16 addrspace(4)* %7, align 2, !range !4, !invariant.load !5
  %9 = zext i16 %8 to i32
  %10 = mul i32 %4, %9
  %11 = tail call i32 @llvm.amdgcn.workitem.id.y(), !range !6
  %12 = add i32 %10, %11
  %13 = tail call i32 @llvm.amdgcn.workgroup.id.x()
  %14 = getelementptr i8, i8 addrspace(4)* %5, i64 4
  %15 = bitcast i8 addrspace(4)* %14 to i16 addrspace(4)*
  %16 = load i16, i16 addrspace(4)* %15, align 4, !range !4, !invariant.load !5
  %17 = zext i16 %16 to i32
  %18 = mul i32 %13, %17
  %19 = tail call i32 @llvm.amdgcn.workitem.id.x(), !range !6
  %20 = add i32 %18, %19
  %21 = icmp slt i32 %12, 100
  %22 = icmp slt i32 %20, 100
  %23 = select i1 %21, i1 %22, i1 false
  br i1 %23, label %24, label %1027

24:                                               ; preds = %3
  %25 = mul nsw i32 %12, 100
  %26 = sext i32 %25 to i64
  %27 = getelementptr inbounds float, float addrspace(1)* %0, i64 %26
  %28 = load float, float addrspace(1)* %27, align 4, !tbaa !7, !amdgpu.noclobber !5
  %29 = sext i32 %20 to i64
  %30 = getelementptr inbounds float, float addrspace(1)* %1, i64 %29
  %31 = load float, float addrspace(1)* %30, align 4, !tbaa !7, !amdgpu.noclobber !5
  %32 = fmul contract float %28, %31
  %33 = fadd contract float %32, 0.000000e+00
  %34 = or i32 %25, 1
  %35 = sext i32 %34 to i64
  %36 = getelementptr inbounds float, float addrspace(1)* %0, i64 %35
  %37 = load float, float addrspace(1)* %36, align 4, !tbaa !7, !amdgpu.noclobber !5
  %38 = add nsw i32 %20, 100
  %39 = sext i32 %38 to i64
  %40 = getelementptr inbounds float, float addrspace(1)* %1, i64 %39
  %41 = load float, float addrspace(1)* %40, align 4, !tbaa !7, !amdgpu.noclobber !5
  %42 = fmul contract float %37, %41
  %43 = fadd contract float %33, %42
  %44 = or i32 %25, 2
  %45 = sext i32 %44 to i64
  %46 = getelementptr inbounds float, float addrspace(1)* %0, i64 %45
  %47 = load float, float addrspace(1)* %46, align 4, !tbaa !7, !amdgpu.noclobber !5
  %48 = add nsw i32 %20, 200
  %49 = sext i32 %48 to i64
  %50 = getelementptr inbounds float, float addrspace(1)* %1, i64 %49
  %51 = load float, float addrspace(1)* %50, align 4, !tbaa !7, !amdgpu.noclobber !5
  %52 = fmul contract float %47, %51
  %53 = fadd contract float %43, %52
  %54 = or i32 %25, 3
  %55 = sext i32 %54 to i64
  %56 = getelementptr inbounds float, float addrspace(1)* %0, i64 %55
  %57 = load float, float addrspace(1)* %56, align 4, !tbaa !7, !amdgpu.noclobber !5
  %58 = add nsw i32 %20, 300
  %59 = sext i32 %58 to i64
  %60 = getelementptr inbounds float, float addrspace(1)* %1, i64 %59
  %61 = load float, float addrspace(1)* %60, align 4, !tbaa !7, !amdgpu.noclobber !5
  %62 = fmul contract float %57, %61
  %63 = fadd contract float %53, %62
  %64 = add nsw i32 %25, 4
  %65 = sext i32 %64 to i64
  %66 = getelementptr inbounds float, float addrspace(1)* %0, i64 %65
  %67 = load float, float addrspace(1)* %66, align 4, !tbaa !7, !amdgpu.noclobber !5
  %68 = add nsw i32 %20, 400
  %69 = sext i32 %68 to i64
  %70 = getelementptr inbounds float, float addrspace(1)* %1, i64 %69
  %71 = load float, float addrspace(1)* %70, align 4, !tbaa !7, !amdgpu.noclobber !5
  %72 = fmul contract float %67, %71
  %73 = fadd contract float %63, %72
  %74 = add nsw i32 %25, 5
  %75 = sext i32 %74 to i64
  %76 = getelementptr inbounds float, float addrspace(1)* %0, i64 %75
  %77 = load float, float addrspace(1)* %76, align 4, !tbaa !7, !amdgpu.noclobber !5
  %78 = add nsw i32 %20, 500
  %79 = sext i32 %78 to i64
  %80 = getelementptr inbounds float, float addrspace(1)* %1, i64 %79
  %81 = load float, float addrspace(1)* %80, align 4, !tbaa !7, !amdgpu.noclobber !5
  %82 = fmul contract float %77, %81
  %83 = fadd contract float %73, %82
  %84 = add nsw i32 %25, 6
  %85 = sext i32 %84 to i64
  %86 = getelementptr inbounds float, float addrspace(1)* %0, i64 %85
  %87 = load float, float addrspace(1)* %86, align 4, !tbaa !7, !amdgpu.noclobber !5
  %88 = add nsw i32 %20, 600
  %89 = sext i32 %88 to i64
  %90 = getelementptr inbounds float, float addrspace(1)* %1, i64 %89
  %91 = load float, float addrspace(1)* %90, align 4, !tbaa !7, !amdgpu.noclobber !5
  %92 = fmul contract float %87, %91
  %93 = fadd contract float %83, %92
  %94 = add nsw i32 %25, 7
  %95 = sext i32 %94 to i64
  %96 = getelementptr inbounds float, float addrspace(1)* %0, i64 %95
  %97 = load float, float addrspace(1)* %96, align 4, !tbaa !7, !amdgpu.noclobber !5
  %98 = add nsw i32 %20, 700
  %99 = sext i32 %98 to i64
  %100 = getelementptr inbounds float, float addrspace(1)* %1, i64 %99
  %101 = load float, float addrspace(1)* %100, align 4, !tbaa !7, !amdgpu.noclobber !5
  %102 = fmul contract float %97, %101
  %103 = fadd contract float %93, %102
  %104 = add nsw i32 %25, 8
  %105 = sext i32 %104 to i64
  %106 = getelementptr inbounds float, float addrspace(1)* %0, i64 %105
  %107 = load float, float addrspace(1)* %106, align 4, !tbaa !7, !amdgpu.noclobber !5
  %108 = add nsw i32 %20, 800
  %109 = sext i32 %108 to i64
  %110 = getelementptr inbounds float, float addrspace(1)* %1, i64 %109
  %111 = load float, float addrspace(1)* %110, align 4, !tbaa !7, !amdgpu.noclobber !5
  %112 = fmul contract float %107, %111
  %113 = fadd contract float %103, %112
  %114 = add nsw i32 %25, 9
  %115 = sext i32 %114 to i64
  %116 = getelementptr inbounds float, float addrspace(1)* %0, i64 %115
  %117 = load float, float addrspace(1)* %116, align 4, !tbaa !7, !amdgpu.noclobber !5
  %118 = add nsw i32 %20, 900
  %119 = sext i32 %118 to i64
  %120 = getelementptr inbounds float, float addrspace(1)* %1, i64 %119
  %121 = load float, float addrspace(1)* %120, align 4, !tbaa !7, !amdgpu.noclobber !5
  %122 = fmul contract float %117, %121
  %123 = fadd contract float %113, %122
  %124 = add nsw i32 %25, 10
  %125 = sext i32 %124 to i64
  %126 = getelementptr inbounds float, float addrspace(1)* %0, i64 %125
  %127 = load float, float addrspace(1)* %126, align 4, !tbaa !7, !amdgpu.noclobber !5
  %128 = add nsw i32 %20, 1000
  %129 = sext i32 %128 to i64
  %130 = getelementptr inbounds float, float addrspace(1)* %1, i64 %129
  %131 = load float, float addrspace(1)* %130, align 4, !tbaa !7, !amdgpu.noclobber !5
  %132 = fmul contract float %127, %131
  %133 = fadd contract float %123, %132
  %134 = add nsw i32 %25, 11
  %135 = sext i32 %134 to i64
  %136 = getelementptr inbounds float, float addrspace(1)* %0, i64 %135
  %137 = load float, float addrspace(1)* %136, align 4, !tbaa !7, !amdgpu.noclobber !5
  %138 = add nsw i32 %20, 1100
  %139 = sext i32 %138 to i64
  %140 = getelementptr inbounds float, float addrspace(1)* %1, i64 %139
  %141 = load float, float addrspace(1)* %140, align 4, !tbaa !7, !amdgpu.noclobber !5
  %142 = fmul contract float %137, %141
  %143 = fadd contract float %133, %142
  %144 = add nsw i32 %25, 12
  %145 = sext i32 %144 to i64
  %146 = getelementptr inbounds float, float addrspace(1)* %0, i64 %145
  %147 = load float, float addrspace(1)* %146, align 4, !tbaa !7, !amdgpu.noclobber !5
  %148 = add nsw i32 %20, 1200
  %149 = sext i32 %148 to i64
  %150 = getelementptr inbounds float, float addrspace(1)* %1, i64 %149
  %151 = load float, float addrspace(1)* %150, align 4, !tbaa !7, !amdgpu.noclobber !5
  %152 = fmul contract float %147, %151
  %153 = fadd contract float %143, %152
  %154 = add nsw i32 %25, 13
  %155 = sext i32 %154 to i64
  %156 = getelementptr inbounds float, float addrspace(1)* %0, i64 %155
  %157 = load float, float addrspace(1)* %156, align 4, !tbaa !7, !amdgpu.noclobber !5
  %158 = add nsw i32 %20, 1300
  %159 = sext i32 %158 to i64
  %160 = getelementptr inbounds float, float addrspace(1)* %1, i64 %159
  %161 = load float, float addrspace(1)* %160, align 4, !tbaa !7, !amdgpu.noclobber !5
  %162 = fmul contract float %157, %161
  %163 = fadd contract float %153, %162
  %164 = add nsw i32 %25, 14
  %165 = sext i32 %164 to i64
  %166 = getelementptr inbounds float, float addrspace(1)* %0, i64 %165
  %167 = load float, float addrspace(1)* %166, align 4, !tbaa !7, !amdgpu.noclobber !5
  %168 = add nsw i32 %20, 1400
  %169 = sext i32 %168 to i64
  %170 = getelementptr inbounds float, float addrspace(1)* %1, i64 %169
  %171 = load float, float addrspace(1)* %170, align 4, !tbaa !7, !amdgpu.noclobber !5
  %172 = fmul contract float %167, %171
  %173 = fadd contract float %163, %172
  %174 = add nsw i32 %25, 15
  %175 = sext i32 %174 to i64
  %176 = getelementptr inbounds float, float addrspace(1)* %0, i64 %175
  %177 = load float, float addrspace(1)* %176, align 4, !tbaa !7, !amdgpu.noclobber !5
  %178 = add nsw i32 %20, 1500
  %179 = sext i32 %178 to i64
  %180 = getelementptr inbounds float, float addrspace(1)* %1, i64 %179
  %181 = load float, float addrspace(1)* %180, align 4, !tbaa !7, !amdgpu.noclobber !5
  %182 = fmul contract float %177, %181
  %183 = fadd contract float %173, %182
  %184 = add nsw i32 %25, 16
  %185 = sext i32 %184 to i64
  %186 = getelementptr inbounds float, float addrspace(1)* %0, i64 %185
  %187 = load float, float addrspace(1)* %186, align 4, !tbaa !7, !amdgpu.noclobber !5
  %188 = add nsw i32 %20, 1600
  %189 = sext i32 %188 to i64
  %190 = getelementptr inbounds float, float addrspace(1)* %1, i64 %189
  %191 = load float, float addrspace(1)* %190, align 4, !tbaa !7, !amdgpu.noclobber !5
  %192 = fmul contract float %187, %191
  %193 = fadd contract float %183, %192
  %194 = add nsw i32 %25, 17
  %195 = sext i32 %194 to i64
  %196 = getelementptr inbounds float, float addrspace(1)* %0, i64 %195
  %197 = load float, float addrspace(1)* %196, align 4, !tbaa !7, !amdgpu.noclobber !5
  %198 = add nsw i32 %20, 1700
  %199 = sext i32 %198 to i64
  %200 = getelementptr inbounds float, float addrspace(1)* %1, i64 %199
  %201 = load float, float addrspace(1)* %200, align 4, !tbaa !7, !amdgpu.noclobber !5
  %202 = fmul contract float %197, %201
  %203 = fadd contract float %193, %202
  %204 = add nsw i32 %25, 18
  %205 = sext i32 %204 to i64
  %206 = getelementptr inbounds float, float addrspace(1)* %0, i64 %205
  %207 = load float, float addrspace(1)* %206, align 4, !tbaa !7, !amdgpu.noclobber !5
  %208 = add nsw i32 %20, 1800
  %209 = sext i32 %208 to i64
  %210 = getelementptr inbounds float, float addrspace(1)* %1, i64 %209
  %211 = load float, float addrspace(1)* %210, align 4, !tbaa !7, !amdgpu.noclobber !5
  %212 = fmul contract float %207, %211
  %213 = fadd contract float %203, %212
  %214 = add nsw i32 %25, 19
  %215 = sext i32 %214 to i64
  %216 = getelementptr inbounds float, float addrspace(1)* %0, i64 %215
  %217 = load float, float addrspace(1)* %216, align 4, !tbaa !7, !amdgpu.noclobber !5
  %218 = add nsw i32 %20, 1900
  %219 = sext i32 %218 to i64
  %220 = getelementptr inbounds float, float addrspace(1)* %1, i64 %219
  %221 = load float, float addrspace(1)* %220, align 4, !tbaa !7, !amdgpu.noclobber !5
  %222 = fmul contract float %217, %221
  %223 = fadd contract float %213, %222
  %224 = add nsw i32 %25, 20
  %225 = sext i32 %224 to i64
  %226 = getelementptr inbounds float, float addrspace(1)* %0, i64 %225
  %227 = load float, float addrspace(1)* %226, align 4, !tbaa !7, !amdgpu.noclobber !5
  %228 = add nsw i32 %20, 2000
  %229 = sext i32 %228 to i64
  %230 = getelementptr inbounds float, float addrspace(1)* %1, i64 %229
  %231 = load float, float addrspace(1)* %230, align 4, !tbaa !7, !amdgpu.noclobber !5
  %232 = fmul contract float %227, %231
  %233 = fadd contract float %223, %232
  %234 = add nsw i32 %25, 21
  %235 = sext i32 %234 to i64
  %236 = getelementptr inbounds float, float addrspace(1)* %0, i64 %235
  %237 = load float, float addrspace(1)* %236, align 4, !tbaa !7, !amdgpu.noclobber !5
  %238 = add nsw i32 %20, 2100
  %239 = sext i32 %238 to i64
  %240 = getelementptr inbounds float, float addrspace(1)* %1, i64 %239
  %241 = load float, float addrspace(1)* %240, align 4, !tbaa !7, !amdgpu.noclobber !5
  %242 = fmul contract float %237, %241
  %243 = fadd contract float %233, %242
  %244 = add nsw i32 %25, 22
  %245 = sext i32 %244 to i64
  %246 = getelementptr inbounds float, float addrspace(1)* %0, i64 %245
  %247 = load float, float addrspace(1)* %246, align 4, !tbaa !7, !amdgpu.noclobber !5
  %248 = add nsw i32 %20, 2200
  %249 = sext i32 %248 to i64
  %250 = getelementptr inbounds float, float addrspace(1)* %1, i64 %249
  %251 = load float, float addrspace(1)* %250, align 4, !tbaa !7, !amdgpu.noclobber !5
  %252 = fmul contract float %247, %251
  %253 = fadd contract float %243, %252
  %254 = add nsw i32 %25, 23
  %255 = sext i32 %254 to i64
  %256 = getelementptr inbounds float, float addrspace(1)* %0, i64 %255
  %257 = load float, float addrspace(1)* %256, align 4, !tbaa !7, !amdgpu.noclobber !5
  %258 = add nsw i32 %20, 2300
  %259 = sext i32 %258 to i64
  %260 = getelementptr inbounds float, float addrspace(1)* %1, i64 %259
  %261 = load float, float addrspace(1)* %260, align 4, !tbaa !7, !amdgpu.noclobber !5
  %262 = fmul contract float %257, %261
  %263 = fadd contract float %253, %262
  %264 = add nsw i32 %25, 24
  %265 = sext i32 %264 to i64
  %266 = getelementptr inbounds float, float addrspace(1)* %0, i64 %265
  %267 = load float, float addrspace(1)* %266, align 4, !tbaa !7, !amdgpu.noclobber !5
  %268 = add nsw i32 %20, 2400
  %269 = sext i32 %268 to i64
  %270 = getelementptr inbounds float, float addrspace(1)* %1, i64 %269
  %271 = load float, float addrspace(1)* %270, align 4, !tbaa !7, !amdgpu.noclobber !5
  %272 = fmul contract float %267, %271
  %273 = fadd contract float %263, %272
  %274 = add nsw i32 %25, 25
  %275 = sext i32 %274 to i64
  %276 = getelementptr inbounds float, float addrspace(1)* %0, i64 %275
  %277 = load float, float addrspace(1)* %276, align 4, !tbaa !7, !amdgpu.noclobber !5
  %278 = add nsw i32 %20, 2500
  %279 = sext i32 %278 to i64
  %280 = getelementptr inbounds float, float addrspace(1)* %1, i64 %279
  %281 = load float, float addrspace(1)* %280, align 4, !tbaa !7, !amdgpu.noclobber !5
  %282 = fmul contract float %277, %281
  %283 = fadd contract float %273, %282
  %284 = add nsw i32 %25, 26
  %285 = sext i32 %284 to i64
  %286 = getelementptr inbounds float, float addrspace(1)* %0, i64 %285
  %287 = load float, float addrspace(1)* %286, align 4, !tbaa !7, !amdgpu.noclobber !5
  %288 = add nsw i32 %20, 2600
  %289 = sext i32 %288 to i64
  %290 = getelementptr inbounds float, float addrspace(1)* %1, i64 %289
  %291 = load float, float addrspace(1)* %290, align 4, !tbaa !7, !amdgpu.noclobber !5
  %292 = fmul contract float %287, %291
  %293 = fadd contract float %283, %292
  %294 = add nsw i32 %25, 27
  %295 = sext i32 %294 to i64
  %296 = getelementptr inbounds float, float addrspace(1)* %0, i64 %295
  %297 = load float, float addrspace(1)* %296, align 4, !tbaa !7, !amdgpu.noclobber !5
  %298 = add nsw i32 %20, 2700
  %299 = sext i32 %298 to i64
  %300 = getelementptr inbounds float, float addrspace(1)* %1, i64 %299
  %301 = load float, float addrspace(1)* %300, align 4, !tbaa !7, !amdgpu.noclobber !5
  %302 = fmul contract float %297, %301
  %303 = fadd contract float %293, %302
  %304 = add nsw i32 %25, 28
  %305 = sext i32 %304 to i64
  %306 = getelementptr inbounds float, float addrspace(1)* %0, i64 %305
  %307 = load float, float addrspace(1)* %306, align 4, !tbaa !7, !amdgpu.noclobber !5
  %308 = add nsw i32 %20, 2800
  %309 = sext i32 %308 to i64
  %310 = getelementptr inbounds float, float addrspace(1)* %1, i64 %309
  %311 = load float, float addrspace(1)* %310, align 4, !tbaa !7, !amdgpu.noclobber !5
  %312 = fmul contract float %307, %311
  %313 = fadd contract float %303, %312
  %314 = add nsw i32 %25, 29
  %315 = sext i32 %314 to i64
  %316 = getelementptr inbounds float, float addrspace(1)* %0, i64 %315
  %317 = load float, float addrspace(1)* %316, align 4, !tbaa !7, !amdgpu.noclobber !5
  %318 = add nsw i32 %20, 2900
  %319 = sext i32 %318 to i64
  %320 = getelementptr inbounds float, float addrspace(1)* %1, i64 %319
  %321 = load float, float addrspace(1)* %320, align 4, !tbaa !7, !amdgpu.noclobber !5
  %322 = fmul contract float %317, %321
  %323 = fadd contract float %313, %322
  %324 = add nsw i32 %25, 30
  %325 = sext i32 %324 to i64
  %326 = getelementptr inbounds float, float addrspace(1)* %0, i64 %325
  %327 = load float, float addrspace(1)* %326, align 4, !tbaa !7, !amdgpu.noclobber !5
  %328 = add nsw i32 %20, 3000
  %329 = sext i32 %328 to i64
  %330 = getelementptr inbounds float, float addrspace(1)* %1, i64 %329
  %331 = load float, float addrspace(1)* %330, align 4, !tbaa !7, !amdgpu.noclobber !5
  %332 = fmul contract float %327, %331
  %333 = fadd contract float %323, %332
  %334 = add nsw i32 %25, 31
  %335 = sext i32 %334 to i64
  %336 = getelementptr inbounds float, float addrspace(1)* %0, i64 %335
  %337 = load float, float addrspace(1)* %336, align 4, !tbaa !7, !amdgpu.noclobber !5
  %338 = add nsw i32 %20, 3100
  %339 = sext i32 %338 to i64
  %340 = getelementptr inbounds float, float addrspace(1)* %1, i64 %339
  %341 = load float, float addrspace(1)* %340, align 4, !tbaa !7, !amdgpu.noclobber !5
  %342 = fmul contract float %337, %341
  %343 = fadd contract float %333, %342
  %344 = add nsw i32 %25, 32
  %345 = sext i32 %344 to i64
  %346 = getelementptr inbounds float, float addrspace(1)* %0, i64 %345
  %347 = load float, float addrspace(1)* %346, align 4, !tbaa !7, !amdgpu.noclobber !5
  %348 = add nsw i32 %20, 3200
  %349 = sext i32 %348 to i64
  %350 = getelementptr inbounds float, float addrspace(1)* %1, i64 %349
  %351 = load float, float addrspace(1)* %350, align 4, !tbaa !7, !amdgpu.noclobber !5
  %352 = fmul contract float %347, %351
  %353 = fadd contract float %343, %352
  %354 = add nsw i32 %25, 33
  %355 = sext i32 %354 to i64
  %356 = getelementptr inbounds float, float addrspace(1)* %0, i64 %355
  %357 = load float, float addrspace(1)* %356, align 4, !tbaa !7, !amdgpu.noclobber !5
  %358 = add nsw i32 %20, 3300
  %359 = sext i32 %358 to i64
  %360 = getelementptr inbounds float, float addrspace(1)* %1, i64 %359
  %361 = load float, float addrspace(1)* %360, align 4, !tbaa !7, !amdgpu.noclobber !5
  %362 = fmul contract float %357, %361
  %363 = fadd contract float %353, %362
  %364 = add nsw i32 %25, 34
  %365 = sext i32 %364 to i64
  %366 = getelementptr inbounds float, float addrspace(1)* %0, i64 %365
  %367 = load float, float addrspace(1)* %366, align 4, !tbaa !7, !amdgpu.noclobber !5
  %368 = add nsw i32 %20, 3400
  %369 = sext i32 %368 to i64
  %370 = getelementptr inbounds float, float addrspace(1)* %1, i64 %369
  %371 = load float, float addrspace(1)* %370, align 4, !tbaa !7, !amdgpu.noclobber !5
  %372 = fmul contract float %367, %371
  %373 = fadd contract float %363, %372
  %374 = add nsw i32 %25, 35
  %375 = sext i32 %374 to i64
  %376 = getelementptr inbounds float, float addrspace(1)* %0, i64 %375
  %377 = load float, float addrspace(1)* %376, align 4, !tbaa !7, !amdgpu.noclobber !5
  %378 = add nsw i32 %20, 3500
  %379 = sext i32 %378 to i64
  %380 = getelementptr inbounds float, float addrspace(1)* %1, i64 %379
  %381 = load float, float addrspace(1)* %380, align 4, !tbaa !7, !amdgpu.noclobber !5
  %382 = fmul contract float %377, %381
  %383 = fadd contract float %373, %382
  %384 = add nsw i32 %25, 36
  %385 = sext i32 %384 to i64
  %386 = getelementptr inbounds float, float addrspace(1)* %0, i64 %385
  %387 = load float, float addrspace(1)* %386, align 4, !tbaa !7, !amdgpu.noclobber !5
  %388 = add nsw i32 %20, 3600
  %389 = sext i32 %388 to i64
  %390 = getelementptr inbounds float, float addrspace(1)* %1, i64 %389
  %391 = load float, float addrspace(1)* %390, align 4, !tbaa !7, !amdgpu.noclobber !5
  %392 = fmul contract float %387, %391
  %393 = fadd contract float %383, %392
  %394 = add nsw i32 %25, 37
  %395 = sext i32 %394 to i64
  %396 = getelementptr inbounds float, float addrspace(1)* %0, i64 %395
  %397 = load float, float addrspace(1)* %396, align 4, !tbaa !7, !amdgpu.noclobber !5
  %398 = add nsw i32 %20, 3700
  %399 = sext i32 %398 to i64
  %400 = getelementptr inbounds float, float addrspace(1)* %1, i64 %399
  %401 = load float, float addrspace(1)* %400, align 4, !tbaa !7, !amdgpu.noclobber !5
  %402 = fmul contract float %397, %401
  %403 = fadd contract float %393, %402
  %404 = add nsw i32 %25, 38
  %405 = sext i32 %404 to i64
  %406 = getelementptr inbounds float, float addrspace(1)* %0, i64 %405
  %407 = load float, float addrspace(1)* %406, align 4, !tbaa !7, !amdgpu.noclobber !5
  %408 = add nsw i32 %20, 3800
  %409 = sext i32 %408 to i64
  %410 = getelementptr inbounds float, float addrspace(1)* %1, i64 %409
  %411 = load float, float addrspace(1)* %410, align 4, !tbaa !7, !amdgpu.noclobber !5
  %412 = fmul contract float %407, %411
  %413 = fadd contract float %403, %412
  %414 = add nsw i32 %25, 39
  %415 = sext i32 %414 to i64
  %416 = getelementptr inbounds float, float addrspace(1)* %0, i64 %415
  %417 = load float, float addrspace(1)* %416, align 4, !tbaa !7, !amdgpu.noclobber !5
  %418 = add nsw i32 %20, 3900
  %419 = sext i32 %418 to i64
  %420 = getelementptr inbounds float, float addrspace(1)* %1, i64 %419
  %421 = load float, float addrspace(1)* %420, align 4, !tbaa !7, !amdgpu.noclobber !5
  %422 = fmul contract float %417, %421
  %423 = fadd contract float %413, %422
  %424 = add nsw i32 %25, 40
  %425 = sext i32 %424 to i64
  %426 = getelementptr inbounds float, float addrspace(1)* %0, i64 %425
  %427 = load float, float addrspace(1)* %426, align 4, !tbaa !7, !amdgpu.noclobber !5
  %428 = add nsw i32 %20, 4000
  %429 = sext i32 %428 to i64
  %430 = getelementptr inbounds float, float addrspace(1)* %1, i64 %429
  %431 = load float, float addrspace(1)* %430, align 4, !tbaa !7, !amdgpu.noclobber !5
  %432 = fmul contract float %427, %431
  %433 = fadd contract float %423, %432
  %434 = add nsw i32 %25, 41
  %435 = sext i32 %434 to i64
  %436 = getelementptr inbounds float, float addrspace(1)* %0, i64 %435
  %437 = load float, float addrspace(1)* %436, align 4, !tbaa !7, !amdgpu.noclobber !5
  %438 = add nsw i32 %20, 4100
  %439 = sext i32 %438 to i64
  %440 = getelementptr inbounds float, float addrspace(1)* %1, i64 %439
  %441 = load float, float addrspace(1)* %440, align 4, !tbaa !7, !amdgpu.noclobber !5
  %442 = fmul contract float %437, %441
  %443 = fadd contract float %433, %442
  %444 = add nsw i32 %25, 42
  %445 = sext i32 %444 to i64
  %446 = getelementptr inbounds float, float addrspace(1)* %0, i64 %445
  %447 = load float, float addrspace(1)* %446, align 4, !tbaa !7, !amdgpu.noclobber !5
  %448 = add nsw i32 %20, 4200
  %449 = sext i32 %448 to i64
  %450 = getelementptr inbounds float, float addrspace(1)* %1, i64 %449
  %451 = load float, float addrspace(1)* %450, align 4, !tbaa !7, !amdgpu.noclobber !5
  %452 = fmul contract float %447, %451
  %453 = fadd contract float %443, %452
  %454 = add nsw i32 %25, 43
  %455 = sext i32 %454 to i64
  %456 = getelementptr inbounds float, float addrspace(1)* %0, i64 %455
  %457 = load float, float addrspace(1)* %456, align 4, !tbaa !7, !amdgpu.noclobber !5
  %458 = add nsw i32 %20, 4300
  %459 = sext i32 %458 to i64
  %460 = getelementptr inbounds float, float addrspace(1)* %1, i64 %459
  %461 = load float, float addrspace(1)* %460, align 4, !tbaa !7, !amdgpu.noclobber !5
  %462 = fmul contract float %457, %461
  %463 = fadd contract float %453, %462
  %464 = add nsw i32 %25, 44
  %465 = sext i32 %464 to i64
  %466 = getelementptr inbounds float, float addrspace(1)* %0, i64 %465
  %467 = load float, float addrspace(1)* %466, align 4, !tbaa !7, !amdgpu.noclobber !5
  %468 = add nsw i32 %20, 4400
  %469 = sext i32 %468 to i64
  %470 = getelementptr inbounds float, float addrspace(1)* %1, i64 %469
  %471 = load float, float addrspace(1)* %470, align 4, !tbaa !7, !amdgpu.noclobber !5
  %472 = fmul contract float %467, %471
  %473 = fadd contract float %463, %472
  %474 = add nsw i32 %25, 45
  %475 = sext i32 %474 to i64
  %476 = getelementptr inbounds float, float addrspace(1)* %0, i64 %475
  %477 = load float, float addrspace(1)* %476, align 4, !tbaa !7, !amdgpu.noclobber !5
  %478 = add nsw i32 %20, 4500
  %479 = sext i32 %478 to i64
  %480 = getelementptr inbounds float, float addrspace(1)* %1, i64 %479
  %481 = load float, float addrspace(1)* %480, align 4, !tbaa !7, !amdgpu.noclobber !5
  %482 = fmul contract float %477, %481
  %483 = fadd contract float %473, %482
  %484 = add nsw i32 %25, 46
  %485 = sext i32 %484 to i64
  %486 = getelementptr inbounds float, float addrspace(1)* %0, i64 %485
  %487 = load float, float addrspace(1)* %486, align 4, !tbaa !7, !amdgpu.noclobber !5
  %488 = add nsw i32 %20, 4600
  %489 = sext i32 %488 to i64
  %490 = getelementptr inbounds float, float addrspace(1)* %1, i64 %489
  %491 = load float, float addrspace(1)* %490, align 4, !tbaa !7, !amdgpu.noclobber !5
  %492 = fmul contract float %487, %491
  %493 = fadd contract float %483, %492
  %494 = add nsw i32 %25, 47
  %495 = sext i32 %494 to i64
  %496 = getelementptr inbounds float, float addrspace(1)* %0, i64 %495
  %497 = load float, float addrspace(1)* %496, align 4, !tbaa !7, !amdgpu.noclobber !5
  %498 = add nsw i32 %20, 4700
  %499 = sext i32 %498 to i64
  %500 = getelementptr inbounds float, float addrspace(1)* %1, i64 %499
  %501 = load float, float addrspace(1)* %500, align 4, !tbaa !7, !amdgpu.noclobber !5
  %502 = fmul contract float %497, %501
  %503 = fadd contract float %493, %502
  %504 = add nsw i32 %25, 48
  %505 = sext i32 %504 to i64
  %506 = getelementptr inbounds float, float addrspace(1)* %0, i64 %505
  %507 = load float, float addrspace(1)* %506, align 4, !tbaa !7, !amdgpu.noclobber !5
  %508 = add nsw i32 %20, 4800
  %509 = sext i32 %508 to i64
  %510 = getelementptr inbounds float, float addrspace(1)* %1, i64 %509
  %511 = load float, float addrspace(1)* %510, align 4, !tbaa !7, !amdgpu.noclobber !5
  %512 = fmul contract float %507, %511
  %513 = fadd contract float %503, %512
  %514 = add nsw i32 %25, 49
  %515 = sext i32 %514 to i64
  %516 = getelementptr inbounds float, float addrspace(1)* %0, i64 %515
  %517 = load float, float addrspace(1)* %516, align 4, !tbaa !7, !amdgpu.noclobber !5
  %518 = add nsw i32 %20, 4900
  %519 = sext i32 %518 to i64
  %520 = getelementptr inbounds float, float addrspace(1)* %1, i64 %519
  %521 = load float, float addrspace(1)* %520, align 4, !tbaa !7, !amdgpu.noclobber !5
  %522 = fmul contract float %517, %521
  %523 = fadd contract float %513, %522
  %524 = add nsw i32 %25, 50
  %525 = sext i32 %524 to i64
  %526 = getelementptr inbounds float, float addrspace(1)* %0, i64 %525
  %527 = load float, float addrspace(1)* %526, align 4, !tbaa !7, !amdgpu.noclobber !5
  %528 = add nsw i32 %20, 5000
  %529 = sext i32 %528 to i64
  %530 = getelementptr inbounds float, float addrspace(1)* %1, i64 %529
  %531 = load float, float addrspace(1)* %530, align 4, !tbaa !7, !amdgpu.noclobber !5
  %532 = fmul contract float %527, %531
  %533 = fadd contract float %523, %532
  %534 = add nsw i32 %25, 51
  %535 = sext i32 %534 to i64
  %536 = getelementptr inbounds float, float addrspace(1)* %0, i64 %535
  %537 = load float, float addrspace(1)* %536, align 4, !tbaa !7, !amdgpu.noclobber !5
  %538 = add nsw i32 %20, 5100
  %539 = sext i32 %538 to i64
  %540 = getelementptr inbounds float, float addrspace(1)* %1, i64 %539
  %541 = load float, float addrspace(1)* %540, align 4, !tbaa !7, !amdgpu.noclobber !5
  %542 = fmul contract float %537, %541
  %543 = fadd contract float %533, %542
  %544 = add nsw i32 %25, 52
  %545 = sext i32 %544 to i64
  %546 = getelementptr inbounds float, float addrspace(1)* %0, i64 %545
  %547 = load float, float addrspace(1)* %546, align 4, !tbaa !7, !amdgpu.noclobber !5
  %548 = add nsw i32 %20, 5200
  %549 = sext i32 %548 to i64
  %550 = getelementptr inbounds float, float addrspace(1)* %1, i64 %549
  %551 = load float, float addrspace(1)* %550, align 4, !tbaa !7, !amdgpu.noclobber !5
  %552 = fmul contract float %547, %551
  %553 = fadd contract float %543, %552
  %554 = add nsw i32 %25, 53
  %555 = sext i32 %554 to i64
  %556 = getelementptr inbounds float, float addrspace(1)* %0, i64 %555
  %557 = load float, float addrspace(1)* %556, align 4, !tbaa !7, !amdgpu.noclobber !5
  %558 = add nsw i32 %20, 5300
  %559 = sext i32 %558 to i64
  %560 = getelementptr inbounds float, float addrspace(1)* %1, i64 %559
  %561 = load float, float addrspace(1)* %560, align 4, !tbaa !7, !amdgpu.noclobber !5
  %562 = fmul contract float %557, %561
  %563 = fadd contract float %553, %562
  %564 = add nsw i32 %25, 54
  %565 = sext i32 %564 to i64
  %566 = getelementptr inbounds float, float addrspace(1)* %0, i64 %565
  %567 = load float, float addrspace(1)* %566, align 4, !tbaa !7, !amdgpu.noclobber !5
  %568 = add nsw i32 %20, 5400
  %569 = sext i32 %568 to i64
  %570 = getelementptr inbounds float, float addrspace(1)* %1, i64 %569
  %571 = load float, float addrspace(1)* %570, align 4, !tbaa !7, !amdgpu.noclobber !5
  %572 = fmul contract float %567, %571
  %573 = fadd contract float %563, %572
  %574 = add nsw i32 %25, 55
  %575 = sext i32 %574 to i64
  %576 = getelementptr inbounds float, float addrspace(1)* %0, i64 %575
  %577 = load float, float addrspace(1)* %576, align 4, !tbaa !7, !amdgpu.noclobber !5
  %578 = add nsw i32 %20, 5500
  %579 = sext i32 %578 to i64
  %580 = getelementptr inbounds float, float addrspace(1)* %1, i64 %579
  %581 = load float, float addrspace(1)* %580, align 4, !tbaa !7, !amdgpu.noclobber !5
  %582 = fmul contract float %577, %581
  %583 = fadd contract float %573, %582
  %584 = add nsw i32 %25, 56
  %585 = sext i32 %584 to i64
  %586 = getelementptr inbounds float, float addrspace(1)* %0, i64 %585
  %587 = load float, float addrspace(1)* %586, align 4, !tbaa !7, !amdgpu.noclobber !5
  %588 = add nsw i32 %20, 5600
  %589 = sext i32 %588 to i64
  %590 = getelementptr inbounds float, float addrspace(1)* %1, i64 %589
  %591 = load float, float addrspace(1)* %590, align 4, !tbaa !7, !amdgpu.noclobber !5
  %592 = fmul contract float %587, %591
  %593 = fadd contract float %583, %592
  %594 = add nsw i32 %25, 57
  %595 = sext i32 %594 to i64
  %596 = getelementptr inbounds float, float addrspace(1)* %0, i64 %595
  %597 = load float, float addrspace(1)* %596, align 4, !tbaa !7, !amdgpu.noclobber !5
  %598 = add nsw i32 %20, 5700
  %599 = sext i32 %598 to i64
  %600 = getelementptr inbounds float, float addrspace(1)* %1, i64 %599
  %601 = load float, float addrspace(1)* %600, align 4, !tbaa !7, !amdgpu.noclobber !5
  %602 = fmul contract float %597, %601
  %603 = fadd contract float %593, %602
  %604 = add nsw i32 %25, 58
  %605 = sext i32 %604 to i64
  %606 = getelementptr inbounds float, float addrspace(1)* %0, i64 %605
  %607 = load float, float addrspace(1)* %606, align 4, !tbaa !7, !amdgpu.noclobber !5
  %608 = add nsw i32 %20, 5800
  %609 = sext i32 %608 to i64
  %610 = getelementptr inbounds float, float addrspace(1)* %1, i64 %609
  %611 = load float, float addrspace(1)* %610, align 4, !tbaa !7, !amdgpu.noclobber !5
  %612 = fmul contract float %607, %611
  %613 = fadd contract float %603, %612
  %614 = add nsw i32 %25, 59
  %615 = sext i32 %614 to i64
  %616 = getelementptr inbounds float, float addrspace(1)* %0, i64 %615
  %617 = load float, float addrspace(1)* %616, align 4, !tbaa !7, !amdgpu.noclobber !5
  %618 = add nsw i32 %20, 5900
  %619 = sext i32 %618 to i64
  %620 = getelementptr inbounds float, float addrspace(1)* %1, i64 %619
  %621 = load float, float addrspace(1)* %620, align 4, !tbaa !7, !amdgpu.noclobber !5
  %622 = fmul contract float %617, %621
  %623 = fadd contract float %613, %622
  %624 = add nsw i32 %25, 60
  %625 = sext i32 %624 to i64
  %626 = getelementptr inbounds float, float addrspace(1)* %0, i64 %625
  %627 = load float, float addrspace(1)* %626, align 4, !tbaa !7, !amdgpu.noclobber !5
  %628 = add nsw i32 %20, 6000
  %629 = sext i32 %628 to i64
  %630 = getelementptr inbounds float, float addrspace(1)* %1, i64 %629
  %631 = load float, float addrspace(1)* %630, align 4, !tbaa !7, !amdgpu.noclobber !5
  %632 = fmul contract float %627, %631
  %633 = fadd contract float %623, %632
  %634 = add nsw i32 %25, 61
  %635 = sext i32 %634 to i64
  %636 = getelementptr inbounds float, float addrspace(1)* %0, i64 %635
  %637 = load float, float addrspace(1)* %636, align 4, !tbaa !7, !amdgpu.noclobber !5
  %638 = add nsw i32 %20, 6100
  %639 = sext i32 %638 to i64
  %640 = getelementptr inbounds float, float addrspace(1)* %1, i64 %639
  %641 = load float, float addrspace(1)* %640, align 4, !tbaa !7, !amdgpu.noclobber !5
  %642 = fmul contract float %637, %641
  %643 = fadd contract float %633, %642
  %644 = add nsw i32 %25, 62
  %645 = sext i32 %644 to i64
  %646 = getelementptr inbounds float, float addrspace(1)* %0, i64 %645
  %647 = load float, float addrspace(1)* %646, align 4, !tbaa !7, !amdgpu.noclobber !5
  %648 = add nsw i32 %20, 6200
  %649 = sext i32 %648 to i64
  %650 = getelementptr inbounds float, float addrspace(1)* %1, i64 %649
  %651 = load float, float addrspace(1)* %650, align 4, !tbaa !7, !amdgpu.noclobber !5
  %652 = fmul contract float %647, %651
  %653 = fadd contract float %643, %652
  %654 = add nsw i32 %25, 63
  %655 = sext i32 %654 to i64
  %656 = getelementptr inbounds float, float addrspace(1)* %0, i64 %655
  %657 = load float, float addrspace(1)* %656, align 4, !tbaa !7, !amdgpu.noclobber !5
  %658 = add nsw i32 %20, 6300
  %659 = sext i32 %658 to i64
  %660 = getelementptr inbounds float, float addrspace(1)* %1, i64 %659
  %661 = load float, float addrspace(1)* %660, align 4, !tbaa !7, !amdgpu.noclobber !5
  %662 = fmul contract float %657, %661
  %663 = fadd contract float %653, %662
  %664 = add nsw i32 %25, 64
  %665 = sext i32 %664 to i64
  %666 = getelementptr inbounds float, float addrspace(1)* %0, i64 %665
  %667 = load float, float addrspace(1)* %666, align 4, !tbaa !7, !amdgpu.noclobber !5
  %668 = add nsw i32 %20, 6400
  %669 = sext i32 %668 to i64
  %670 = getelementptr inbounds float, float addrspace(1)* %1, i64 %669
  %671 = load float, float addrspace(1)* %670, align 4, !tbaa !7, !amdgpu.noclobber !5
  %672 = fmul contract float %667, %671
  %673 = fadd contract float %663, %672
  %674 = add nsw i32 %25, 65
  %675 = sext i32 %674 to i64
  %676 = getelementptr inbounds float, float addrspace(1)* %0, i64 %675
  %677 = load float, float addrspace(1)* %676, align 4, !tbaa !7, !amdgpu.noclobber !5
  %678 = add nsw i32 %20, 6500
  %679 = sext i32 %678 to i64
  %680 = getelementptr inbounds float, float addrspace(1)* %1, i64 %679
  %681 = load float, float addrspace(1)* %680, align 4, !tbaa !7, !amdgpu.noclobber !5
  %682 = fmul contract float %677, %681
  %683 = fadd contract float %673, %682
  %684 = add nsw i32 %25, 66
  %685 = sext i32 %684 to i64
  %686 = getelementptr inbounds float, float addrspace(1)* %0, i64 %685
  %687 = load float, float addrspace(1)* %686, align 4, !tbaa !7, !amdgpu.noclobber !5
  %688 = add nsw i32 %20, 6600
  %689 = sext i32 %688 to i64
  %690 = getelementptr inbounds float, float addrspace(1)* %1, i64 %689
  %691 = load float, float addrspace(1)* %690, align 4, !tbaa !7, !amdgpu.noclobber !5
  %692 = fmul contract float %687, %691
  %693 = fadd contract float %683, %692
  %694 = add nsw i32 %25, 67
  %695 = sext i32 %694 to i64
  %696 = getelementptr inbounds float, float addrspace(1)* %0, i64 %695
  %697 = load float, float addrspace(1)* %696, align 4, !tbaa !7, !amdgpu.noclobber !5
  %698 = add nsw i32 %20, 6700
  %699 = sext i32 %698 to i64
  %700 = getelementptr inbounds float, float addrspace(1)* %1, i64 %699
  %701 = load float, float addrspace(1)* %700, align 4, !tbaa !7, !amdgpu.noclobber !5
  %702 = fmul contract float %697, %701
  %703 = fadd contract float %693, %702
  %704 = add nsw i32 %25, 68
  %705 = sext i32 %704 to i64
  %706 = getelementptr inbounds float, float addrspace(1)* %0, i64 %705
  %707 = load float, float addrspace(1)* %706, align 4, !tbaa !7, !amdgpu.noclobber !5
  %708 = add nsw i32 %20, 6800
  %709 = sext i32 %708 to i64
  %710 = getelementptr inbounds float, float addrspace(1)* %1, i64 %709
  %711 = load float, float addrspace(1)* %710, align 4, !tbaa !7, !amdgpu.noclobber !5
  %712 = fmul contract float %707, %711
  %713 = fadd contract float %703, %712
  %714 = add nsw i32 %25, 69
  %715 = sext i32 %714 to i64
  %716 = getelementptr inbounds float, float addrspace(1)* %0, i64 %715
  %717 = load float, float addrspace(1)* %716, align 4, !tbaa !7, !amdgpu.noclobber !5
  %718 = add nsw i32 %20, 6900
  %719 = sext i32 %718 to i64
  %720 = getelementptr inbounds float, float addrspace(1)* %1, i64 %719
  %721 = load float, float addrspace(1)* %720, align 4, !tbaa !7, !amdgpu.noclobber !5
  %722 = fmul contract float %717, %721
  %723 = fadd contract float %713, %722
  %724 = add nsw i32 %25, 70
  %725 = sext i32 %724 to i64
  %726 = getelementptr inbounds float, float addrspace(1)* %0, i64 %725
  %727 = load float, float addrspace(1)* %726, align 4, !tbaa !7, !amdgpu.noclobber !5
  %728 = add nsw i32 %20, 7000
  %729 = sext i32 %728 to i64
  %730 = getelementptr inbounds float, float addrspace(1)* %1, i64 %729
  %731 = load float, float addrspace(1)* %730, align 4, !tbaa !7, !amdgpu.noclobber !5
  %732 = fmul contract float %727, %731
  %733 = fadd contract float %723, %732
  %734 = add nsw i32 %25, 71
  %735 = sext i32 %734 to i64
  %736 = getelementptr inbounds float, float addrspace(1)* %0, i64 %735
  %737 = load float, float addrspace(1)* %736, align 4, !tbaa !7, !amdgpu.noclobber !5
  %738 = add nsw i32 %20, 7100
  %739 = sext i32 %738 to i64
  %740 = getelementptr inbounds float, float addrspace(1)* %1, i64 %739
  %741 = load float, float addrspace(1)* %740, align 4, !tbaa !7, !amdgpu.noclobber !5
  %742 = fmul contract float %737, %741
  %743 = fadd contract float %733, %742
  %744 = add nsw i32 %25, 72
  %745 = sext i32 %744 to i64
  %746 = getelementptr inbounds float, float addrspace(1)* %0, i64 %745
  %747 = load float, float addrspace(1)* %746, align 4, !tbaa !7, !amdgpu.noclobber !5
  %748 = add nsw i32 %20, 7200
  %749 = sext i32 %748 to i64
  %750 = getelementptr inbounds float, float addrspace(1)* %1, i64 %749
  %751 = load float, float addrspace(1)* %750, align 4, !tbaa !7, !amdgpu.noclobber !5
  %752 = fmul contract float %747, %751
  %753 = fadd contract float %743, %752
  %754 = add nsw i32 %25, 73
  %755 = sext i32 %754 to i64
  %756 = getelementptr inbounds float, float addrspace(1)* %0, i64 %755
  %757 = load float, float addrspace(1)* %756, align 4, !tbaa !7, !amdgpu.noclobber !5
  %758 = add nsw i32 %20, 7300
  %759 = sext i32 %758 to i64
  %760 = getelementptr inbounds float, float addrspace(1)* %1, i64 %759
  %761 = load float, float addrspace(1)* %760, align 4, !tbaa !7, !amdgpu.noclobber !5
  %762 = fmul contract float %757, %761
  %763 = fadd contract float %753, %762
  %764 = add nsw i32 %25, 74
  %765 = sext i32 %764 to i64
  %766 = getelementptr inbounds float, float addrspace(1)* %0, i64 %765
  %767 = load float, float addrspace(1)* %766, align 4, !tbaa !7, !amdgpu.noclobber !5
  %768 = add nsw i32 %20, 7400
  %769 = sext i32 %768 to i64
  %770 = getelementptr inbounds float, float addrspace(1)* %1, i64 %769
  %771 = load float, float addrspace(1)* %770, align 4, !tbaa !7, !amdgpu.noclobber !5
  %772 = fmul contract float %767, %771
  %773 = fadd contract float %763, %772
  %774 = add nsw i32 %25, 75
  %775 = sext i32 %774 to i64
  %776 = getelementptr inbounds float, float addrspace(1)* %0, i64 %775
  %777 = load float, float addrspace(1)* %776, align 4, !tbaa !7, !amdgpu.noclobber !5
  %778 = add nsw i32 %20, 7500
  %779 = sext i32 %778 to i64
  %780 = getelementptr inbounds float, float addrspace(1)* %1, i64 %779
  %781 = load float, float addrspace(1)* %780, align 4, !tbaa !7, !amdgpu.noclobber !5
  %782 = fmul contract float %777, %781
  %783 = fadd contract float %773, %782
  %784 = add nsw i32 %25, 76
  %785 = sext i32 %784 to i64
  %786 = getelementptr inbounds float, float addrspace(1)* %0, i64 %785
  %787 = load float, float addrspace(1)* %786, align 4, !tbaa !7, !amdgpu.noclobber !5
  %788 = add nsw i32 %20, 7600
  %789 = sext i32 %788 to i64
  %790 = getelementptr inbounds float, float addrspace(1)* %1, i64 %789
  %791 = load float, float addrspace(1)* %790, align 4, !tbaa !7, !amdgpu.noclobber !5
  %792 = fmul contract float %787, %791
  %793 = fadd contract float %783, %792
  %794 = add nsw i32 %25, 77
  %795 = sext i32 %794 to i64
  %796 = getelementptr inbounds float, float addrspace(1)* %0, i64 %795
  %797 = load float, float addrspace(1)* %796, align 4, !tbaa !7, !amdgpu.noclobber !5
  %798 = add nsw i32 %20, 7700
  %799 = sext i32 %798 to i64
  %800 = getelementptr inbounds float, float addrspace(1)* %1, i64 %799
  %801 = load float, float addrspace(1)* %800, align 4, !tbaa !7, !amdgpu.noclobber !5
  %802 = fmul contract float %797, %801
  %803 = fadd contract float %793, %802
  %804 = add nsw i32 %25, 78
  %805 = sext i32 %804 to i64
  %806 = getelementptr inbounds float, float addrspace(1)* %0, i64 %805
  %807 = load float, float addrspace(1)* %806, align 4, !tbaa !7, !amdgpu.noclobber !5
  %808 = add nsw i32 %20, 7800
  %809 = sext i32 %808 to i64
  %810 = getelementptr inbounds float, float addrspace(1)* %1, i64 %809
  %811 = load float, float addrspace(1)* %810, align 4, !tbaa !7, !amdgpu.noclobber !5
  %812 = fmul contract float %807, %811
  %813 = fadd contract float %803, %812
  %814 = add nsw i32 %25, 79
  %815 = sext i32 %814 to i64
  %816 = getelementptr inbounds float, float addrspace(1)* %0, i64 %815
  %817 = load float, float addrspace(1)* %816, align 4, !tbaa !7, !amdgpu.noclobber !5
  %818 = add nsw i32 %20, 7900
  %819 = sext i32 %818 to i64
  %820 = getelementptr inbounds float, float addrspace(1)* %1, i64 %819
  %821 = load float, float addrspace(1)* %820, align 4, !tbaa !7, !amdgpu.noclobber !5
  %822 = fmul contract float %817, %821
  %823 = fadd contract float %813, %822
  %824 = add nsw i32 %25, 80
  %825 = sext i32 %824 to i64
  %826 = getelementptr inbounds float, float addrspace(1)* %0, i64 %825
  %827 = load float, float addrspace(1)* %826, align 4, !tbaa !7, !amdgpu.noclobber !5
  %828 = add nsw i32 %20, 8000
  %829 = sext i32 %828 to i64
  %830 = getelementptr inbounds float, float addrspace(1)* %1, i64 %829
  %831 = load float, float addrspace(1)* %830, align 4, !tbaa !7, !amdgpu.noclobber !5
  %832 = fmul contract float %827, %831
  %833 = fadd contract float %823, %832
  %834 = add nsw i32 %25, 81
  %835 = sext i32 %834 to i64
  %836 = getelementptr inbounds float, float addrspace(1)* %0, i64 %835
  %837 = load float, float addrspace(1)* %836, align 4, !tbaa !7, !amdgpu.noclobber !5
  %838 = add nsw i32 %20, 8100
  %839 = sext i32 %838 to i64
  %840 = getelementptr inbounds float, float addrspace(1)* %1, i64 %839
  %841 = load float, float addrspace(1)* %840, align 4, !tbaa !7, !amdgpu.noclobber !5
  %842 = fmul contract float %837, %841
  %843 = fadd contract float %833, %842
  %844 = add nsw i32 %25, 82
  %845 = sext i32 %844 to i64
  %846 = getelementptr inbounds float, float addrspace(1)* %0, i64 %845
  %847 = load float, float addrspace(1)* %846, align 4, !tbaa !7, !amdgpu.noclobber !5
  %848 = add nsw i32 %20, 8200
  %849 = sext i32 %848 to i64
  %850 = getelementptr inbounds float, float addrspace(1)* %1, i64 %849
  %851 = load float, float addrspace(1)* %850, align 4, !tbaa !7, !amdgpu.noclobber !5
  %852 = fmul contract float %847, %851
  %853 = fadd contract float %843, %852
  %854 = add nsw i32 %25, 83
  %855 = sext i32 %854 to i64
  %856 = getelementptr inbounds float, float addrspace(1)* %0, i64 %855
  %857 = load float, float addrspace(1)* %856, align 4, !tbaa !7, !amdgpu.noclobber !5
  %858 = add nsw i32 %20, 8300
  %859 = sext i32 %858 to i64
  %860 = getelementptr inbounds float, float addrspace(1)* %1, i64 %859
  %861 = load float, float addrspace(1)* %860, align 4, !tbaa !7, !amdgpu.noclobber !5
  %862 = fmul contract float %857, %861
  %863 = fadd contract float %853, %862
  %864 = add nsw i32 %25, 84
  %865 = sext i32 %864 to i64
  %866 = getelementptr inbounds float, float addrspace(1)* %0, i64 %865
  %867 = load float, float addrspace(1)* %866, align 4, !tbaa !7, !amdgpu.noclobber !5
  %868 = add nsw i32 %20, 8400
  %869 = sext i32 %868 to i64
  %870 = getelementptr inbounds float, float addrspace(1)* %1, i64 %869
  %871 = load float, float addrspace(1)* %870, align 4, !tbaa !7, !amdgpu.noclobber !5
  %872 = fmul contract float %867, %871
  %873 = fadd contract float %863, %872
  %874 = add nsw i32 %25, 85
  %875 = sext i32 %874 to i64
  %876 = getelementptr inbounds float, float addrspace(1)* %0, i64 %875
  %877 = load float, float addrspace(1)* %876, align 4, !tbaa !7, !amdgpu.noclobber !5
  %878 = add nsw i32 %20, 8500
  %879 = sext i32 %878 to i64
  %880 = getelementptr inbounds float, float addrspace(1)* %1, i64 %879
  %881 = load float, float addrspace(1)* %880, align 4, !tbaa !7, !amdgpu.noclobber !5
  %882 = fmul contract float %877, %881
  %883 = fadd contract float %873, %882
  %884 = add nsw i32 %25, 86
  %885 = sext i32 %884 to i64
  %886 = getelementptr inbounds float, float addrspace(1)* %0, i64 %885
  %887 = load float, float addrspace(1)* %886, align 4, !tbaa !7, !amdgpu.noclobber !5
  %888 = add nsw i32 %20, 8600
  %889 = sext i32 %888 to i64
  %890 = getelementptr inbounds float, float addrspace(1)* %1, i64 %889
  %891 = load float, float addrspace(1)* %890, align 4, !tbaa !7, !amdgpu.noclobber !5
  %892 = fmul contract float %887, %891
  %893 = fadd contract float %883, %892
  %894 = add nsw i32 %25, 87
  %895 = sext i32 %894 to i64
  %896 = getelementptr inbounds float, float addrspace(1)* %0, i64 %895
  %897 = load float, float addrspace(1)* %896, align 4, !tbaa !7, !amdgpu.noclobber !5
  %898 = add nsw i32 %20, 8700
  %899 = sext i32 %898 to i64
  %900 = getelementptr inbounds float, float addrspace(1)* %1, i64 %899
  %901 = load float, float addrspace(1)* %900, align 4, !tbaa !7, !amdgpu.noclobber !5
  %902 = fmul contract float %897, %901
  %903 = fadd contract float %893, %902
  %904 = add nsw i32 %25, 88
  %905 = sext i32 %904 to i64
  %906 = getelementptr inbounds float, float addrspace(1)* %0, i64 %905
  %907 = load float, float addrspace(1)* %906, align 4, !tbaa !7, !amdgpu.noclobber !5
  %908 = add nsw i32 %20, 8800
  %909 = sext i32 %908 to i64
  %910 = getelementptr inbounds float, float addrspace(1)* %1, i64 %909
  %911 = load float, float addrspace(1)* %910, align 4, !tbaa !7, !amdgpu.noclobber !5
  %912 = fmul contract float %907, %911
  %913 = fadd contract float %903, %912
  %914 = add nsw i32 %25, 89
  %915 = sext i32 %914 to i64
  %916 = getelementptr inbounds float, float addrspace(1)* %0, i64 %915
  %917 = load float, float addrspace(1)* %916, align 4, !tbaa !7, !amdgpu.noclobber !5
  %918 = add nsw i32 %20, 8900
  %919 = sext i32 %918 to i64
  %920 = getelementptr inbounds float, float addrspace(1)* %1, i64 %919
  %921 = load float, float addrspace(1)* %920, align 4, !tbaa !7, !amdgpu.noclobber !5
  %922 = fmul contract float %917, %921
  %923 = fadd contract float %913, %922
  %924 = add nsw i32 %25, 90
  %925 = sext i32 %924 to i64
  %926 = getelementptr inbounds float, float addrspace(1)* %0, i64 %925
  %927 = load float, float addrspace(1)* %926, align 4, !tbaa !7, !amdgpu.noclobber !5
  %928 = add nsw i32 %20, 9000
  %929 = sext i32 %928 to i64
  %930 = getelementptr inbounds float, float addrspace(1)* %1, i64 %929
  %931 = load float, float addrspace(1)* %930, align 4, !tbaa !7, !amdgpu.noclobber !5
  %932 = fmul contract float %927, %931
  %933 = fadd contract float %923, %932
  %934 = add nsw i32 %25, 91
  %935 = sext i32 %934 to i64
  %936 = getelementptr inbounds float, float addrspace(1)* %0, i64 %935
  %937 = load float, float addrspace(1)* %936, align 4, !tbaa !7, !amdgpu.noclobber !5
  %938 = add nsw i32 %20, 9100
  %939 = sext i32 %938 to i64
  %940 = getelementptr inbounds float, float addrspace(1)* %1, i64 %939
  %941 = load float, float addrspace(1)* %940, align 4, !tbaa !7, !amdgpu.noclobber !5
  %942 = fmul contract float %937, %941
  %943 = fadd contract float %933, %942
  %944 = add nsw i32 %25, 92
  %945 = sext i32 %944 to i64
  %946 = getelementptr inbounds float, float addrspace(1)* %0, i64 %945
  %947 = load float, float addrspace(1)* %946, align 4, !tbaa !7, !amdgpu.noclobber !5
  %948 = add nsw i32 %20, 9200
  %949 = sext i32 %948 to i64
  %950 = getelementptr inbounds float, float addrspace(1)* %1, i64 %949
  %951 = load float, float addrspace(1)* %950, align 4, !tbaa !7, !amdgpu.noclobber !5
  %952 = fmul contract float %947, %951
  %953 = fadd contract float %943, %952
  %954 = add nsw i32 %25, 93
  %955 = sext i32 %954 to i64
  %956 = getelementptr inbounds float, float addrspace(1)* %0, i64 %955
  %957 = load float, float addrspace(1)* %956, align 4, !tbaa !7, !amdgpu.noclobber !5
  %958 = add nsw i32 %20, 9300
  %959 = sext i32 %958 to i64
  %960 = getelementptr inbounds float, float addrspace(1)* %1, i64 %959
  %961 = load float, float addrspace(1)* %960, align 4, !tbaa !7, !amdgpu.noclobber !5
  %962 = fmul contract float %957, %961
  %963 = fadd contract float %953, %962
  %964 = add nsw i32 %25, 94
  %965 = sext i32 %964 to i64
  %966 = getelementptr inbounds float, float addrspace(1)* %0, i64 %965
  %967 = load float, float addrspace(1)* %966, align 4, !tbaa !7, !amdgpu.noclobber !5
  %968 = add nsw i32 %20, 9400
  %969 = sext i32 %968 to i64
  %970 = getelementptr inbounds float, float addrspace(1)* %1, i64 %969
  %971 = load float, float addrspace(1)* %970, align 4, !tbaa !7, !amdgpu.noclobber !5
  %972 = fmul contract float %967, %971
  %973 = fadd contract float %963, %972
  %974 = add nsw i32 %25, 95
  %975 = sext i32 %974 to i64
  %976 = getelementptr inbounds float, float addrspace(1)* %0, i64 %975
  %977 = load float, float addrspace(1)* %976, align 4, !tbaa !7, !amdgpu.noclobber !5
  %978 = add nsw i32 %20, 9500
  %979 = sext i32 %978 to i64
  %980 = getelementptr inbounds float, float addrspace(1)* %1, i64 %979
  %981 = load float, float addrspace(1)* %980, align 4, !tbaa !7, !amdgpu.noclobber !5
  %982 = fmul contract float %977, %981
  %983 = fadd contract float %973, %982
  %984 = add nsw i32 %25, 96
  %985 = sext i32 %984 to i64
  %986 = getelementptr inbounds float, float addrspace(1)* %0, i64 %985
  %987 = load float, float addrspace(1)* %986, align 4, !tbaa !7, !amdgpu.noclobber !5
  %988 = add nsw i32 %20, 9600
  %989 = sext i32 %988 to i64
  %990 = getelementptr inbounds float, float addrspace(1)* %1, i64 %989
  %991 = load float, float addrspace(1)* %990, align 4, !tbaa !7, !amdgpu.noclobber !5
  %992 = fmul contract float %987, %991
  %993 = fadd contract float %983, %992
  %994 = add nsw i32 %25, 97
  %995 = sext i32 %994 to i64
  %996 = getelementptr inbounds float, float addrspace(1)* %0, i64 %995
  %997 = load float, float addrspace(1)* %996, align 4, !tbaa !7, !amdgpu.noclobber !5
  %998 = add nsw i32 %20, 9700
  %999 = sext i32 %998 to i64
  %1000 = getelementptr inbounds float, float addrspace(1)* %1, i64 %999
  %1001 = load float, float addrspace(1)* %1000, align 4, !tbaa !7, !amdgpu.noclobber !5
  %1002 = fmul contract float %997, %1001
  %1003 = fadd contract float %993, %1002
  %1004 = add nsw i32 %25, 98
  %1005 = sext i32 %1004 to i64
  %1006 = getelementptr inbounds float, float addrspace(1)* %0, i64 %1005
  %1007 = load float, float addrspace(1)* %1006, align 4, !tbaa !7, !amdgpu.noclobber !5
  %1008 = add nsw i32 %20, 9800
  %1009 = sext i32 %1008 to i64
  %1010 = getelementptr inbounds float, float addrspace(1)* %1, i64 %1009
  %1011 = load float, float addrspace(1)* %1010, align 4, !tbaa !7, !amdgpu.noclobber !5
  %1012 = fmul contract float %1007, %1011
  %1013 = fadd contract float %1003, %1012
  %1014 = add nsw i32 %25, 99
  %1015 = sext i32 %1014 to i64
  %1016 = getelementptr inbounds float, float addrspace(1)* %0, i64 %1015
  %1017 = load float, float addrspace(1)* %1016, align 4, !tbaa !7, !amdgpu.noclobber !5
  %1018 = add nsw i32 %20, 9900
  %1019 = sext i32 %1018 to i64
  %1020 = getelementptr inbounds float, float addrspace(1)* %1, i64 %1019
  %1021 = load float, float addrspace(1)* %1020, align 4, !tbaa !7, !amdgpu.noclobber !5
  %1022 = fmul contract float %1017, %1021
  %1023 = fadd contract float %1013, %1022
  %1024 = add nsw i32 %25, %20
  %1025 = sext i32 %1024 to i64
  %1026 = getelementptr inbounds float, float addrspace(1)* %2, i64 %1025
  store float %1023, float addrspace(1)* %1026, align 4, !tbaa !7
  br label %1027

1027:                                             ; preds = %24, %3
  ret void
}

; Function Attrs: mustprogress nofree nosync nounwind readnone speculatable willreturn
declare i32 @llvm.amdgcn.workitem.id.x() #1

; Function Attrs: mustprogress nofree nosync nounwind readnone speculatable willreturn
declare i32 @llvm.amdgcn.workitem.id.y() #1

; Function Attrs: mustprogress nofree nosync nounwind readnone speculatable willreturn
declare align 4 i8 addrspace(4)* @llvm.amdgcn.dispatch.ptr() #1

; Function Attrs: mustprogress nofree nosync nounwind readnone speculatable willreturn
declare i32 @llvm.amdgcn.workgroup.id.x() #1

; Function Attrs: mustprogress nofree nosync nounwind readnone speculatable willreturn
declare i32 @llvm.amdgcn.workgroup.id.y() #1

attributes #0 = { argmemonly mustprogress nofree norecurse nosync nounwind "amdgpu-flat-work-group-size"="1,256" "frame-pointer"="none" "min-legal-vector-width"="0" "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="gfx906" "target-features"="+16-bit-insts,+ci-insts,+dl-insts,+dot1-insts,+dot2-insts,+dot7-insts,+dpp,+flat-address-space,+gfx8-insts,+gfx9-insts,+s-memrealtime,+s-memtime-inst,+sramecc" "uniform-work-group-size"="true" }
attributes #1 = { mustprogress nofree nosync nounwind readnone speculatable willreturn }

!llvm.module.flags = !{!0, !1}
!opencl.ocl.version = !{!2}
!llvm.ident = !{!3}

!0 = !{i32 1, !"wchar_size", i32 4}
!1 = !{i32 7, !"PIC Level", i32 1}
!2 = !{i32 2, i32 0}
!3 = !{!"clang version 15.0.0 (http://10.15.3.7/dcutoolkit/driverruntime/llvm-project.git 340750feeda88c9c2ce8ad481b11d9aa7f033d39)"}
!4 = !{i16 1, i16 1025}
!5 = !{}
!6 = !{i32 0, i32 1024}
!7 = !{!8, !8, i64 0}
!8 = !{!"float", !9, i64 0}
!9 = !{!"omnipotent char", !10, i64 0}
!10 = !{!"Simple C++ TBAA"}
