{
  "module_name": "samsung,exynosautov9.h",
  "hash_id": "cbf0d9e55c673e4c94675b7152bf687b2b31762148e7c7eadc338328c579d742",
  "original_prompt": "Ingested from linux-6.6.14/include/dt-bindings/clock/samsung,exynosautov9.h",
  "human_readable_source": " \n \n\n#ifndef _DT_BINDINGS_CLOCK_EXYNOSAUTOV9_H\n#define _DT_BINDINGS_CLOCK_EXYNOSAUTOV9_H\n\n \n#define FOUT_SHARED0_PLL\t\t1\n#define FOUT_SHARED1_PLL\t\t2\n#define FOUT_SHARED2_PLL\t\t3\n#define FOUT_SHARED3_PLL\t\t4\n#define FOUT_SHARED4_PLL\t\t5\n\n \n#define MOUT_SHARED0_PLL\t\t6\n#define MOUT_SHARED1_PLL\t\t7\n#define MOUT_SHARED2_PLL\t\t8\n#define MOUT_SHARED3_PLL\t\t9\n#define MOUT_SHARED4_PLL\t\t10\n#define MOUT_CLKCMU_CMU_BOOST\t\t11\n#define MOUT_CLKCMU_CMU_CMUREF\t\t12\n#define MOUT_CLKCMU_ACC_BUS\t\t13\n#define MOUT_CLKCMU_APM_BUS\t\t14\n#define MOUT_CLKCMU_AUD_CPU\t\t15\n#define MOUT_CLKCMU_AUD_BUS\t\t16\n#define MOUT_CLKCMU_BUSC_BUS\t\t17\n#define MOUT_CLKCMU_BUSMC_BUS\t\t19\n#define MOUT_CLKCMU_CORE_BUS\t\t20\n#define MOUT_CLKCMU_CPUCL0_SWITCH\t21\n#define MOUT_CLKCMU_CPUCL0_CLUSTER\t22\n#define MOUT_CLKCMU_CPUCL1_SWITCH\t24\n#define MOUT_CLKCMU_CPUCL1_CLUSTER\t25\n#define MOUT_CLKCMU_DPTX_BUS\t\t26\n#define MOUT_CLKCMU_DPTX_DPGTC\t\t27\n#define MOUT_CLKCMU_DPUM_BUS\t\t28\n#define MOUT_CLKCMU_DPUS0_BUS\t\t29\n#define MOUT_CLKCMU_DPUS1_BUS\t\t30\n#define MOUT_CLKCMU_FSYS0_BUS\t\t31\n#define MOUT_CLKCMU_FSYS0_PCIE\t\t32\n#define MOUT_CLKCMU_FSYS1_BUS\t\t33\n#define MOUT_CLKCMU_FSYS1_USBDRD\t34\n#define MOUT_CLKCMU_FSYS1_MMC_CARD\t35\n#define MOUT_CLKCMU_FSYS2_BUS\t\t36\n#define MOUT_CLKCMU_FSYS2_UFS_EMBD\t37\n#define MOUT_CLKCMU_FSYS2_ETHERNET\t38\n#define MOUT_CLKCMU_G2D_G2D\t\t39\n#define MOUT_CLKCMU_G2D_MSCL\t\t40\n#define MOUT_CLKCMU_G3D00_SWITCH\t41\n#define MOUT_CLKCMU_G3D01_SWITCH\t42\n#define MOUT_CLKCMU_G3D1_SWITCH\t\t43\n#define MOUT_CLKCMU_ISPB_BUS\t\t44\n#define MOUT_CLKCMU_MFC_MFC\t\t45\n#define MOUT_CLKCMU_MFC_WFD\t\t46\n#define MOUT_CLKCMU_MIF_SWITCH\t\t47\n#define MOUT_CLKCMU_MIF_BUSP\t\t48\n#define MOUT_CLKCMU_NPU_BUS\t\t49\n#define MOUT_CLKCMU_PERIC0_BUS\t\t50\n#define MOUT_CLKCMU_PERIC0_IP\t\t51\n#define MOUT_CLKCMU_PERIC1_BUS\t\t52\n#define MOUT_CLKCMU_PERIC1_IP\t\t53\n#define MOUT_CLKCMU_PERIS_BUS\t\t54\n\n \n#define DOUT_SHARED0_DIV3\t\t101\n#define DOUT_SHARED0_DIV2\t\t102\n#define DOUT_SHARED1_DIV3\t\t103\n#define DOUT_SHARED1_DIV2\t\t104\n#define DOUT_SHARED1_DIV4\t\t105\n#define DOUT_SHARED2_DIV3\t\t106\n#define DOUT_SHARED2_DIV2\t\t107\n#define DOUT_SHARED2_DIV4\t\t108\n#define DOUT_SHARED4_DIV2\t\t109\n#define DOUT_SHARED4_DIV4\t\t110\n#define DOUT_CLKCMU_CMU_BOOST\t\t111\n#define DOUT_CLKCMU_ACC_BUS\t\t112\n#define DOUT_CLKCMU_APM_BUS\t\t113\n#define DOUT_CLKCMU_AUD_CPU\t\t114\n#define DOUT_CLKCMU_AUD_BUS\t\t115\n#define DOUT_CLKCMU_BUSC_BUS\t\t116\n#define DOUT_CLKCMU_BUSMC_BUS\t\t118\n#define DOUT_CLKCMU_CORE_BUS\t\t119\n#define DOUT_CLKCMU_CPUCL0_SWITCH\t120\n#define DOUT_CLKCMU_CPUCL0_CLUSTER\t121\n#define DOUT_CLKCMU_CPUCL1_SWITCH\t123\n#define DOUT_CLKCMU_CPUCL1_CLUSTER\t124\n#define DOUT_CLKCMU_DPTX_BUS\t\t125\n#define DOUT_CLKCMU_DPTX_DPGTC\t\t126\n#define DOUT_CLKCMU_DPUM_BUS\t\t127\n#define DOUT_CLKCMU_DPUS0_BUS\t\t128\n#define DOUT_CLKCMU_DPUS1_BUS\t\t129\n#define DOUT_CLKCMU_FSYS0_BUS\t\t130\n#define DOUT_CLKCMU_FSYS0_PCIE\t\t131\n#define DOUT_CLKCMU_FSYS1_BUS\t\t132\n#define DOUT_CLKCMU_FSYS1_USBDRD\t133\n#define DOUT_CLKCMU_FSYS2_BUS\t\t134\n#define DOUT_CLKCMU_FSYS2_UFS_EMBD\t135\n#define DOUT_CLKCMU_FSYS2_ETHERNET\t136\n#define DOUT_CLKCMU_G2D_G2D\t\t137\n#define DOUT_CLKCMU_G2D_MSCL\t\t138\n#define DOUT_CLKCMU_G3D00_SWITCH\t139\n#define DOUT_CLKCMU_G3D01_SWITCH\t140\n#define DOUT_CLKCMU_G3D1_SWITCH\t\t141\n#define DOUT_CLKCMU_ISPB_BUS\t\t142\n#define DOUT_CLKCMU_MFC_MFC\t\t143\n#define DOUT_CLKCMU_MFC_WFD\t\t144\n#define DOUT_CLKCMU_MIF_SWITCH\t\t145\n#define DOUT_CLKCMU_MIF_BUSP\t\t146\n#define DOUT_CLKCMU_NPU_BUS\t\t147\n#define DOUT_CLKCMU_PERIC0_BUS\t\t148\n#define DOUT_CLKCMU_PERIC0_IP\t\t149\n#define DOUT_CLKCMU_PERIC1_BUS\t\t150\n#define DOUT_CLKCMU_PERIC1_IP\t\t151\n#define DOUT_CLKCMU_PERIS_BUS\t\t152\n\n \n#define GOUT_CLKCMU_CMU_BOOST\t\t201\n#define GOUT_CLKCMU_CPUCL0_BOOST\t202\n#define GOUT_CLKCMU_CPUCL1_BOOST\t203\n#define GOUT_CLKCMU_CORE_BOOST\t\t204\n#define GOUT_CLKCMU_BUSC_BOOST\t\t205\n#define GOUT_CLKCMU_BUSMC_BOOST\t\t206\n#define GOUT_CLKCMU_MIF_BOOST\t\t207\n#define GOUT_CLKCMU_ACC_BUS\t\t208\n#define GOUT_CLKCMU_APM_BUS\t\t209\n#define GOUT_CLKCMU_AUD_CPU\t\t210\n#define GOUT_CLKCMU_AUD_BUS\t\t211\n#define GOUT_CLKCMU_BUSC_BUS\t\t212\n#define GOUT_CLKCMU_BUSMC_BUS\t\t214\n#define GOUT_CLKCMU_CORE_BUS\t\t215\n#define GOUT_CLKCMU_CPUCL0_SWITCH\t216\n#define GOUT_CLKCMU_CPUCL0_CLUSTER\t217\n#define GOUT_CLKCMU_CPUCL1_SWITCH\t219\n#define GOUT_CLKCMU_CPUCL1_CLUSTER\t220\n#define GOUT_CLKCMU_DPTX_BUS\t\t221\n#define GOUT_CLKCMU_DPTX_DPGTC\t\t222\n#define GOUT_CLKCMU_DPUM_BUS\t\t223\n#define GOUT_CLKCMU_DPUS0_BUS\t\t224\n#define GOUT_CLKCMU_DPUS1_BUS\t\t225\n#define GOUT_CLKCMU_FSYS0_BUS\t\t226\n#define GOUT_CLKCMU_FSYS0_PCIE\t\t227\n#define GOUT_CLKCMU_FSYS1_BUS\t\t228\n#define GOUT_CLKCMU_FSYS1_USBDRD\t229\n#define GOUT_CLKCMU_FSYS1_MMC_CARD\t230\n#define GOUT_CLKCMU_FSYS2_BUS\t\t231\n#define GOUT_CLKCMU_FSYS2_UFS_EMBD\t232\n#define GOUT_CLKCMU_FSYS2_ETHERNET\t233\n#define GOUT_CLKCMU_G2D_G2D\t\t234\n#define GOUT_CLKCMU_G2D_MSCL\t\t235\n#define GOUT_CLKCMU_G3D00_SWITCH\t236\n#define GOUT_CLKCMU_G3D01_SWITCH\t237\n#define GOUT_CLKCMU_G3D1_SWITCH\t\t238\n#define GOUT_CLKCMU_ISPB_BUS\t\t239\n#define GOUT_CLKCMU_MFC_MFC\t\t240\n#define GOUT_CLKCMU_MFC_WFD\t\t241\n#define GOUT_CLKCMU_MIF_SWITCH\t\t242\n#define GOUT_CLKCMU_MIF_BUSP\t\t243\n#define GOUT_CLKCMU_NPU_BUS\t\t244\n#define GOUT_CLKCMU_PERIC0_BUS\t\t245\n#define GOUT_CLKCMU_PERIC0_IP\t\t246\n#define GOUT_CLKCMU_PERIC1_BUS\t\t247\n#define GOUT_CLKCMU_PERIC1_IP\t\t248\n#define GOUT_CLKCMU_PERIS_BUS\t\t249\n\n \n#define CLK_MOUT_BUSMC_BUS_USER\t\t1\n#define CLK_DOUT_BUSMC_BUSP\t\t2\n#define CLK_GOUT_BUSMC_PDMA0_PCLK\t3\n#define CLK_GOUT_BUSMC_SPDMA_PCLK\t4\n\n \n#define CLK_MOUT_CORE_BUS_USER\t\t1\n#define CLK_DOUT_CORE_BUSP\t\t2\n#define CLK_GOUT_CORE_CCI_CLK\t\t3\n#define CLK_GOUT_CORE_CCI_PCLK\t\t4\n#define CLK_GOUT_CORE_CMU_CORE_PCLK\t5\n\n \n#define CLK_MOUT_FSYS0_BUS_USER\t\t1\n#define CLK_MOUT_FSYS0_PCIE_USER\t2\n#define CLK_GOUT_FSYS0_BUS_PCLK\t\t3\n\n#define CLK_GOUT_FSYS0_PCIE_GEN3_2L0_X1_REFCLK\t\t4\n#define CLK_GOUT_FSYS0_PCIE_GEN3_2L0_X2_REFCLK\t\t5\n#define CLK_GOUT_FSYS0_PCIE_GEN3_2L0_X1_DBI_ACLK\t6\n#define CLK_GOUT_FSYS0_PCIE_GEN3_2L0_X1_MSTR_ACLK\t7\n#define CLK_GOUT_FSYS0_PCIE_GEN3_2L0_X1_SLV_ACLK\t8\n#define CLK_GOUT_FSYS0_PCIE_GEN3_2L0_X2_DBI_ACLK\t9\n#define CLK_GOUT_FSYS0_PCIE_GEN3_2L0_X2_MSTR_ACLK\t10\n#define CLK_GOUT_FSYS0_PCIE_GEN3_2L0_X2_SLV_ACLK\t11\n#define CLK_GOUT_FSYS0_PCIE_GEN3_2L0_X2_PIPE_CLK\t12\n#define CLK_GOUT_FSYS0_PCIE_GEN3A_2L0_CLK\t\t13\n#define CLK_GOUT_FSYS0_PCIE_GEN3B_2L0_CLK\t\t14\n\n#define CLK_GOUT_FSYS0_PCIE_GEN3_2L1_X1_REFCLK\t\t15\n#define CLK_GOUT_FSYS0_PCIE_GEN3_2L1_X2_REFCLK\t\t16\n#define CLK_GOUT_FSYS0_PCIE_GEN3_2L1_X1_DBI_ACLK\t17\n#define CLK_GOUT_FSYS0_PCIE_GEN3_2L1_X1_MSTR_ACLK\t18\n#define CLK_GOUT_FSYS0_PCIE_GEN3_2L1_X1_SLV_ACLK\t19\n#define CLK_GOUT_FSYS0_PCIE_GEN3_2L1_X2_DBI_ACLK\t20\n#define CLK_GOUT_FSYS0_PCIE_GEN3_2L1_X2_MSTR_ACLK\t21\n#define CLK_GOUT_FSYS0_PCIE_GEN3_2L1_X2_SLV_ACLK\t22\n#define CLK_GOUT_FSYS0_PCIE_GEN3_2L1_X2_PIPE_CLK\t23\n#define CLK_GOUT_FSYS0_PCIE_GEN3A_2L1_CLK\t\t24\n#define CLK_GOUT_FSYS0_PCIE_GEN3B_2L1_CLK\t\t25\n\n#define CLK_GOUT_FSYS0_PCIE_GEN3_4L_X2_REFCLK\t\t26\n#define CLK_GOUT_FSYS0_PCIE_GEN3_4L_X4_REFCLK\t\t27\n#define CLK_GOUT_FSYS0_PCIE_GEN3_4L_X2_DBI_ACLK\t\t28\n#define CLK_GOUT_FSYS0_PCIE_GEN3_4L_X2_MSTR_ACLK\t29\n#define CLK_GOUT_FSYS0_PCIE_GEN3_4L_X2_SLV_ACLK\t\t30\n#define CLK_GOUT_FSYS0_PCIE_GEN3_4L_X4_DBI_ACLK\t\t31\n#define CLK_GOUT_FSYS0_PCIE_GEN3_4L_X4_MSTR_ACLK\t32\n#define CLK_GOUT_FSYS0_PCIE_GEN3_4L_X4_SLV_ACLK\t\t33\n#define CLK_GOUT_FSYS0_PCIE_GEN3_4L_X4_PIPE_CLK\t\t34\n#define CLK_GOUT_FSYS0_PCIE_GEN3A_4L_CLK\t\t35\n#define CLK_GOUT_FSYS0_PCIE_GEN3B_4L_CLK\t\t36\n\n \n#define FOUT_MMC_PLL\t\t\t\t1\n\n#define CLK_MOUT_FSYS1_BUS_USER\t\t\t2\n#define CLK_MOUT_FSYS1_MMC_PLL\t\t\t3\n#define CLK_MOUT_FSYS1_MMC_CARD_USER\t\t4\n#define CLK_MOUT_FSYS1_USBDRD_USER\t\t5\n#define CLK_MOUT_FSYS1_MMC_CARD\t\t\t6\n\n#define CLK_DOUT_FSYS1_MMC_CARD\t\t\t7\n\n#define CLK_GOUT_FSYS1_PCLK\t\t\t8\n#define CLK_GOUT_FSYS1_MMC_CARD_SDCLKIN\t\t9\n#define CLK_GOUT_FSYS1_MMC_CARD_ACLK\t\t10\n#define CLK_GOUT_FSYS1_USB20DRD_0_REFCLK\t11\n#define CLK_GOUT_FSYS1_USB20DRD_1_REFCLK\t12\n#define CLK_GOUT_FSYS1_USB30DRD_0_REFCLK\t13\n#define CLK_GOUT_FSYS1_USB30DRD_1_REFCLK\t14\n#define CLK_GOUT_FSYS1_USB20_0_ACLK\t\t15\n#define CLK_GOUT_FSYS1_USB20_1_ACLK\t\t16\n#define CLK_GOUT_FSYS1_USB30_0_ACLK\t\t17\n#define CLK_GOUT_FSYS1_USB30_1_ACLK\t\t18\n\n \n#define CLK_MOUT_FSYS2_BUS_USER\t\t1\n#define CLK_MOUT_FSYS2_UFS_EMBD_USER\t2\n#define CLK_MOUT_FSYS2_ETHERNET_USER\t3\n#define CLK_GOUT_FSYS2_UFS_EMBD0_ACLK\t4\n#define CLK_GOUT_FSYS2_UFS_EMBD0_UNIPRO\t5\n#define CLK_GOUT_FSYS2_UFS_EMBD1_ACLK\t6\n#define CLK_GOUT_FSYS2_UFS_EMBD1_UNIPRO\t7\n\n \n#define CLK_MOUT_PERIC0_BUS_USER\t1\n#define CLK_MOUT_PERIC0_IP_USER\t\t2\n#define CLK_MOUT_PERIC0_USI00_USI\t3\n#define CLK_MOUT_PERIC0_USI01_USI\t4\n#define CLK_MOUT_PERIC0_USI02_USI\t5\n#define CLK_MOUT_PERIC0_USI03_USI\t6\n#define CLK_MOUT_PERIC0_USI04_USI\t7\n#define CLK_MOUT_PERIC0_USI05_USI\t8\n#define CLK_MOUT_PERIC0_USI_I2C\t\t9\n\n#define CLK_DOUT_PERIC0_USI00_USI\t10\n#define CLK_DOUT_PERIC0_USI01_USI\t11\n#define CLK_DOUT_PERIC0_USI02_USI\t12\n#define CLK_DOUT_PERIC0_USI03_USI\t13\n#define CLK_DOUT_PERIC0_USI04_USI\t14\n#define CLK_DOUT_PERIC0_USI05_USI\t15\n#define CLK_DOUT_PERIC0_USI_I2C\t\t16\n\n#define CLK_GOUT_PERIC0_IPCLK_0\t\t20\n#define CLK_GOUT_PERIC0_IPCLK_1\t\t21\n#define CLK_GOUT_PERIC0_IPCLK_2\t\t22\n#define CLK_GOUT_PERIC0_IPCLK_3\t\t23\n#define CLK_GOUT_PERIC0_IPCLK_4\t\t24\n#define CLK_GOUT_PERIC0_IPCLK_5\t\t25\n#define CLK_GOUT_PERIC0_IPCLK_6\t\t26\n#define CLK_GOUT_PERIC0_IPCLK_7\t\t27\n#define CLK_GOUT_PERIC0_IPCLK_8\t\t28\n#define CLK_GOUT_PERIC0_IPCLK_9\t\t29\n#define CLK_GOUT_PERIC0_IPCLK_10\t30\n#define CLK_GOUT_PERIC0_IPCLK_11\t31\n#define CLK_GOUT_PERIC0_PCLK_0\t\t32\n#define CLK_GOUT_PERIC0_PCLK_1\t\t33\n#define CLK_GOUT_PERIC0_PCLK_2\t\t34\n#define CLK_GOUT_PERIC0_PCLK_3\t\t35\n#define CLK_GOUT_PERIC0_PCLK_4\t\t36\n#define CLK_GOUT_PERIC0_PCLK_5\t\t37\n#define CLK_GOUT_PERIC0_PCLK_6\t\t38\n#define CLK_GOUT_PERIC0_PCLK_7\t\t39\n#define CLK_GOUT_PERIC0_PCLK_8\t\t40\n#define CLK_GOUT_PERIC0_PCLK_9\t\t41\n#define CLK_GOUT_PERIC0_PCLK_10\t\t42\n#define CLK_GOUT_PERIC0_PCLK_11\t\t43\n\n \n#define CLK_MOUT_PERIC1_BUS_USER\t1\n#define CLK_MOUT_PERIC1_IP_USER\t\t2\n#define CLK_MOUT_PERIC1_USI06_USI\t3\n#define CLK_MOUT_PERIC1_USI07_USI\t4\n#define CLK_MOUT_PERIC1_USI08_USI\t5\n#define CLK_MOUT_PERIC1_USI09_USI\t6\n#define CLK_MOUT_PERIC1_USI10_USI\t7\n#define CLK_MOUT_PERIC1_USI11_USI\t8\n#define CLK_MOUT_PERIC1_USI_I2C\t\t9\n\n#define CLK_DOUT_PERIC1_USI06_USI\t10\n#define CLK_DOUT_PERIC1_USI07_USI\t11\n#define CLK_DOUT_PERIC1_USI08_USI\t12\n#define CLK_DOUT_PERIC1_USI09_USI\t13\n#define CLK_DOUT_PERIC1_USI10_USI\t14\n#define CLK_DOUT_PERIC1_USI11_USI\t15\n#define CLK_DOUT_PERIC1_USI_I2C\t\t16\n\n#define CLK_GOUT_PERIC1_IPCLK_0\t\t20\n#define CLK_GOUT_PERIC1_IPCLK_1\t\t21\n#define CLK_GOUT_PERIC1_IPCLK_2\t\t22\n#define CLK_GOUT_PERIC1_IPCLK_3\t\t23\n#define CLK_GOUT_PERIC1_IPCLK_4\t\t24\n#define CLK_GOUT_PERIC1_IPCLK_5\t\t25\n#define CLK_GOUT_PERIC1_IPCLK_6\t\t26\n#define CLK_GOUT_PERIC1_IPCLK_7\t\t27\n#define CLK_GOUT_PERIC1_IPCLK_8\t\t28\n#define CLK_GOUT_PERIC1_IPCLK_9\t\t29\n#define CLK_GOUT_PERIC1_IPCLK_10\t30\n#define CLK_GOUT_PERIC1_IPCLK_11\t31\n#define CLK_GOUT_PERIC1_PCLK_0\t\t32\n#define CLK_GOUT_PERIC1_PCLK_1\t\t33\n#define CLK_GOUT_PERIC1_PCLK_2\t\t34\n#define CLK_GOUT_PERIC1_PCLK_3\t\t35\n#define CLK_GOUT_PERIC1_PCLK_4\t\t36\n#define CLK_GOUT_PERIC1_PCLK_5\t\t37\n#define CLK_GOUT_PERIC1_PCLK_6\t\t38\n#define CLK_GOUT_PERIC1_PCLK_7\t\t39\n#define CLK_GOUT_PERIC1_PCLK_8\t\t40\n#define CLK_GOUT_PERIC1_PCLK_9\t\t41\n#define CLK_GOUT_PERIC1_PCLK_10\t\t42\n#define CLK_GOUT_PERIC1_PCLK_11\t\t43\n\n \n#define CLK_MOUT_PERIS_BUS_USER\t\t1\n#define CLK_GOUT_SYSREG_PERIS_PCLK\t2\n#define CLK_GOUT_WDT_CLUSTER0\t\t3\n#define CLK_GOUT_WDT_CLUSTER1\t\t4\n\n#endif  \n",
  "logic_map": {},
  "failure_modes": [],
  "crash_correlation_map": {}
}