ALU_4bit â€“ 4-bit Arithmetic Logic Unit in Verilog
ğŸ”§ MÃ´ táº£
Dá»± Ã¡n nÃ y hiá»‡n thá»±c má»™t ALU 4-bit Ä‘Æ¡n giáº£n báº±ng ngÃ´n ngá»¯ Verilog, cÃ³ thá»ƒ thá»±c hiá»‡n cÃ¡c phÃ©p toÃ¡n logic vÃ  sá»‘ há»c cÆ¡ báº£n. MÃ´-Ä‘un Ä‘Æ°á»£c thiáº¿t káº¿ theo kiá»ƒu combinational vÃ  cÃ³ kÃ¨m theo testbench Ä‘á»ƒ kiá»ƒm thá»­ báº±ng mÃ´ phá»ng.

âš™ï¸ TÃ­nh nÄƒng
| Opcode | TÃªn phÃ©p toÃ¡n | MiÃªu táº£            |
| ------ | ------------- | ------------------ |
| `000`  | AND           | `A & B`            |
| `001`  | OR            | `A | B`            |
| `010`  | ADD           | `A + B` (cÃ³ carry) |
| `011`  | SUB           | `A - B`            |
| `100`  | XOR           | `A ^ B`            |
| `101`  | NOT           | `~A` (phá»§ Ä‘á»‹nh A)  |
| `110`  | INC           | `A + 1`            |
| `111`  | DEC           | `A - 1`            |


ğŸ“¤ Äáº§u vÃ o
A[3:0]: toÃ¡n háº¡ng 1

B[3:0]: toÃ¡n háº¡ng 2

opcode[2:0]: mÃ£ lá»‡nh Ä‘á»ƒ chá»n phÃ©p toÃ¡n

ğŸ“¥ Äáº§u ra
result[3:0]: káº¿t quáº£ cá»§a phÃ©p toÃ¡n

carry_out: cá» bÃ¡o trÃ n (chá»‰ Ã¡p dá»¥ng khi cá»™ng)

zero_flag: cá» bÃ¡o káº¿t quáº£ báº±ng 0

ğŸ§ª Testbench
Testbench (alu_4bit_tb.v) bao gá»“m cÃ¡c ká»‹ch báº£n kiá»ƒm thá»­ cho tá»«ng opcode, in káº¿t quáº£ mÃ´ phá»ng ra terminal.
