Prova Finale (Progetto di Reti Logiche) A.A. 2020/2021
======================================================

Il progetto di Reti Logiche consiste nella progettazione e realizzazione di un modulo in linguaggio VHDL a partire da una specifica in linguaggio naturale del suo funzionamento.
La struttura della specifica è pensata affinché lo studente utilizzi le conoscenze acquisite nell'esame di Reti Logiche per realizzare un'implementazione che sia funzionalmente  corretta, ma anche sintetizzabile usando strumenti CAD.
Lo scopo della prova è quello di applicare le tecniche di progettazione di circuiti complessi mediante il linguaggio VHDL e gli strumenti di sintesi usati per lo sviluppo di FPGA.

Contenuti
---------
* Nella cartella **code** è presente il codice scritto in linguaggio VHDL del modulo implementato e due Test Bench.
* Nella cartella **doc** è presente la documentazione del progetto.
* Nella cartella **spec** sono presenti le specifiche e le regole di progetto fornite dai docenti.

Sviluppatori
------------
* [Mauro Famà](https://github.com/maurofama99)
* [Elia Fantini](https://github.com/EliaFantini)
