칩 쌓을 때 칩에 구멍 뚫어서 직접 수직 연결하는 기술 속도·소비전력·용량 획기적으로 개선한 고대역폭 메모리 구현 가능 SK하이닉스는 8단 TSV 기술로 16GB 구현한 메모리 개발 단계 삼성전자가 업계 최초로 12단 3D(3차원)-TSV(D램 칩에 미세한 구멍을 뚫어 수직으로 관통하는 전극으로 연결) 기술을 개발했다고 7일 밝혔다. 통상 D램은 칩을 쌓을 때 각 칩을 금선으로 연결하는데, TSV 기술은 아예 칩에 구멍을 뚫어서 칩끼리 바로 연결, 속도를 획기적으로 높인 기술이다. 우측이 칩에 구멍을 뚫어 칩끼리 연결하는 TSV 기술. 삼성전자는 기존에 나와 있는 8단 TSV 기술에서 한 단계 더 나아가 8단 두께로 12단을 구현한 기술을 개발했다. /삼성전자 이 기술을 통해 삼성전자는 기존 8단 적층 고대역폭메모리(HBM) 제품과 같은 두께(720㎛·업계 표준)로 12단까지 적층하는 데 성공했다. 삼성전자 관계자는 "이 기술은 종이(100㎛)의 절반 이하 두께로 가공한 D램 칩 12개를 적층해 수직으로 연결하는 고도의 정밀성이 필요해 반도체 패키징 기술 중 가장 난이도가 높다"며 "금선으로 연결하는 기술과 비교해 칩 간 신호를 주고받는 시간이 짧아져 속도·소비전력을 획기적으로 개선할 수 있다"고 설명했다. 삼성전자는 이 기술을 최신 16기가비트(Gb) D램 칩에 적용하면, 업계 최대 용량인 24기가바이트(GB) HBM을 구현할 수 있다고 밝혔다. 현재 주력으로 양산 중인 8단 8GB 제품보다 3배 늘어난 용량이다. 지난 8월 SK하이닉스는 16Gb 칩 8개를 TSV 기술로 수직 연결해 16GB를 구현한 HBM을 개발했으며 내년부터 본격 양산에 들어간다고 밝힌 바 있다. 삼성전자가 이보다 한발짝 더 나아간 기술을 내놓은 것이다. 이 기술을 적용한 D램 칩 값이 비쌀 것이기 때문에 인공지능이나 자율주행 등 빠른 연산이 필요한 수요처가 타깃이 될 전망이다. 삼성전자는 고객 수요에 맞춰 이 기술을 적용한 고용량 HBM을 양산할 예정이다. 백홍주 삼성전자 부사장은 "인공지능, 자율주행, HPC(High-Performance Computing) 등 다양한 응용처에서 고성능을 구현할 수 있는 최첨단 패키징 기술이 날로 중요해지고 있다"며 "‘12단 3D-TSV 기술’로 초격차 기술 리더십을 이어갈 것"이라고 말했다. [장우정 기자 woo@chosunbiz.com] chosunbiz.com