TimeQuest Timing Analyzer report for LC3_CPU
Fri Oct 09 00:50:06 2015
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'CLOCK_50'
 12. Slow Model Setup: 'Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1'
 13. Slow Model Hold: 'Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1'
 14. Slow Model Hold: 'CLOCK_50'
 15. Slow Model Minimum Pulse Width: 'Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1'
 16. Slow Model Minimum Pulse Width: 'CLOCK_50'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Output Enable Times
 22. Minimum Output Enable Times
 23. Output Disable Times
 24. Minimum Output Disable Times
 25. Fast Model Setup Summary
 26. Fast Model Hold Summary
 27. Fast Model Recovery Summary
 28. Fast Model Removal Summary
 29. Fast Model Minimum Pulse Width Summary
 30. Fast Model Setup: 'CLOCK_50'
 31. Fast Model Setup: 'Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1'
 32. Fast Model Hold: 'Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1'
 33. Fast Model Hold: 'CLOCK_50'
 34. Fast Model Minimum Pulse Width: 'Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1'
 35. Fast Model Minimum Pulse Width: 'CLOCK_50'
 36. Setup Times
 37. Hold Times
 38. Clock to Output Times
 39. Minimum Clock to Output Times
 40. Output Enable Times
 41. Minimum Output Enable Times
 42. Output Disable Times
 43. Minimum Output Disable Times
 44. Multicorner Timing Analysis Summary
 45. Setup Times
 46. Hold Times
 47. Clock to Output Times
 48. Minimum Clock to Output Times
 49. Setup Transfers
 50. Hold Transfers
 51. Report TCCS
 52. Report RSKM
 53. Unconstrained Paths
 54. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; LC3_CPU                                                           ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C20F484C7                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                       ;
+---------------------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------------------------------------------+
; Clock Name                                                    ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                                           ;
+---------------------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------------------------------------------+
; CLOCK_50                                                      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK_50 }                                                      ;
; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 } ;
+---------------------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                                                ;
+------------+-----------------+---------------------------------------------------------------+-------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                                                    ; Note                    ;
+------------+-----------------+---------------------------------------------------------------+-------------------------+
; 64.88 MHz  ; 64.88 MHz       ; CLOCK_50                                                      ;                         ;
; 145.35 MHz ; 98.14 MHz       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; limit due to hold check ;
+------------+-----------------+---------------------------------------------------------------+-------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------------------------------------------------------------+
; Slow Model Setup Summary                                                                ;
+---------------------------------------------------------------+---------+---------------+
; Clock                                                         ; Slack   ; End Point TNS ;
+---------------------------------------------------------------+---------+---------------+
; CLOCK_50                                                      ; -14.412 ; -3256.966     ;
; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -2.940  ; -208.774      ;
+---------------------------------------------------------------+---------+---------------+


+----------------------------------------------------------------------------------------+
; Slow Model Hold Summary                                                                ;
+---------------------------------------------------------------+--------+---------------+
; Clock                                                         ; Slack  ; End Point TNS ;
+---------------------------------------------------------------+--------+---------------+
; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -5.095 ; -393.393      ;
; CLOCK_50                                                      ; -4.844 ; -18.070       ;
+---------------------------------------------------------------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                                                 ;
+---------------------------------------------------------------+--------+---------------+
; Clock                                                         ; Slack  ; End Point TNS ;
+---------------------------------------------------------------+--------+---------------+
; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -2.538 ; -687.636      ;
; CLOCK_50                                                      ; -2.064 ; -359.707      ;
+---------------------------------------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLOCK_50'                                                                                                                                                                                                                                          ;
+---------+----------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                    ; To Node                                                                                                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+----------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -14.412 ; Register:ir|out[3]~_Duplicate_1              ; ConditionCode:cc|Register:ccReg|out[0]                                                                                                 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.034     ; 15.287     ;
; -14.379 ; Register:ir|out[3]~_Duplicate_1              ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~porta_address_reg7 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.072      ; 15.411     ;
; -14.354 ; Register:ir|out[1]~_Duplicate_1              ; ConditionCode:cc|Register:ccReg|out[0]                                                                                                 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.034     ; 15.229     ;
; -14.321 ; Register:ir|out[1]~_Duplicate_1              ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~porta_address_reg7 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.072      ; 15.353     ;
; -14.226 ; Register:ir|out[0]~_Duplicate_1              ; ConditionCode:cc|Register:ccReg|out[0]                                                                                                 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.034     ; 15.101     ;
; -14.193 ; Register:ir|out[0]~_Duplicate_1              ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~porta_address_reg7 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.072      ; 15.225     ;
; -14.155 ; Register:ir|out[3]~_Duplicate_1              ; Register:mdr|out[15]                                                                                                                   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.170     ; 14.896     ;
; -14.148 ; Register:ir|out[3]~_Duplicate_1              ; ConditionCode:cc|Register:ccReg|out[1]                                                                                                 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.034     ; 15.023     ;
; -14.097 ; Register:ir|out[1]~_Duplicate_1              ; Register:mdr|out[15]                                                                                                                   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.170     ; 14.838     ;
; -14.090 ; Register:ir|out[1]~_Duplicate_1              ; ConditionCode:cc|Register:ccReg|out[1]                                                                                                 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.034     ; 14.965     ;
; -14.046 ; Register:ir|out[2]~_Duplicate_1              ; ConditionCode:cc|Register:ccReg|out[0]                                                                                                 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.034     ; 14.921     ;
; -14.032 ; Register:ir|out[3]~_Duplicate_1              ; Register:pc|out[10]                                                                                                                    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.173     ; 14.770     ;
; -14.013 ; Register:ir|out[2]~_Duplicate_1              ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~porta_address_reg7 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.072      ; 15.045     ;
; -14.005 ; Register:ir|out[3]~_Duplicate_1              ; Register:ir|out[11]                                                                                                                    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.177     ; 14.739     ;
; -13.974 ; Register:ir|out[1]~_Duplicate_1              ; Register:pc|out[10]                                                                                                                    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.173     ; 14.712     ;
; -13.969 ; Register:ir|out[0]~_Duplicate_1              ; Register:mdr|out[15]                                                                                                                   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.170     ; 14.710     ;
; -13.962 ; Register:ir|out[0]~_Duplicate_1              ; ConditionCode:cc|Register:ccReg|out[1]                                                                                                 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.034     ; 14.837     ;
; -13.947 ; Register:ir|out[1]~_Duplicate_1              ; Register:ir|out[11]                                                                                                                    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.177     ; 14.681     ;
; -13.911 ; Register:ir|out[3]~_Duplicate_1              ; Register:pc|out[7]                                                                                                                     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.168     ; 14.654     ;
; -13.911 ; Register:ir|out[10]~_Duplicate_1             ; ConditionCode:cc|Register:ccReg|out[0]                                                                                                 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.034     ; 14.786     ;
; -13.910 ; Register:ir|out[3]~_Duplicate_1              ; Register:mdr|out[11]                                                                                                                   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.033     ; 14.786     ;
; -13.907 ; Register:ir|out[6]~_Duplicate_1              ; ConditionCode:cc|Register:ccReg|out[0]                                                                                                 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.034     ; 14.782     ;
; -13.883 ; Register:ir|out[3]~_Duplicate_1              ; Register:mdr|out[7]                                                                                                                    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.166     ; 14.628     ;
; -13.879 ; Register:ir|out[6]~_Duplicate_1              ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~porta_address_reg7 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.072      ; 14.911     ;
; -13.853 ; Register:ir|out[1]~_Duplicate_1              ; Register:pc|out[7]                                                                                                                     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.168     ; 14.596     ;
; -13.852 ; Register:ir|out[1]~_Duplicate_1              ; Register:mdr|out[11]                                                                                                                   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.033     ; 14.728     ;
; -13.846 ; Register:ir|out[0]~_Duplicate_1              ; Register:pc|out[10]                                                                                                                    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.173     ; 14.584     ;
; -13.825 ; Register:ir|out[1]~_Duplicate_1              ; Register:mdr|out[7]                                                                                                                    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.166     ; 14.570     ;
; -13.819 ; Register:ir|out[0]~_Duplicate_1              ; Register:ir|out[11]                                                                                                                    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.177     ; 14.553     ;
; -13.807 ; Register:ir|out[3]~_Duplicate_1              ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~porta_address_reg6 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.072      ; 14.839     ;
; -13.789 ; Register:ir|out[2]~_Duplicate_1              ; Register:mdr|out[15]                                                                                                                   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.170     ; 14.530     ;
; -13.782 ; Register:ir|out[2]~_Duplicate_1              ; ConditionCode:cc|Register:ccReg|out[1]                                                                                                 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.034     ; 14.657     ;
; -13.776 ; Register:ir|out[3]~_Duplicate_1              ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~porta_address_reg5 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.072      ; 14.808     ;
; -13.765 ; Register:ir|out[3]~_Duplicate_1              ; Register:mdr|out[10]                                                                                                                   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.170     ; 14.506     ;
; -13.749 ; Register:ir|out[1]~_Duplicate_1              ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~porta_address_reg6 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.072      ; 14.781     ;
; -13.725 ; Register:ir|out[0]~_Duplicate_1              ; Register:pc|out[7]                                                                                                                     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.168     ; 14.468     ;
; -13.724 ; Register:ir|out[0]~_Duplicate_1              ; Register:mdr|out[11]                                                                                                                   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.033     ; 14.600     ;
; -13.718 ; Register:ir|out[1]~_Duplicate_1              ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~porta_address_reg5 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.072      ; 14.750     ;
; -13.707 ; Register:ir|out[1]~_Duplicate_1              ; Register:mdr|out[10]                                                                                                                   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.170     ; 14.448     ;
; -13.705 ; Register:ir|out[3]~_Duplicate_1              ; RegFile:REG|Register:create_regs[4].r|out[7]                                                                                           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.008     ; 14.735     ;
; -13.697 ; Register:ir|out[0]~_Duplicate_1              ; Register:mdr|out[7]                                                                                                                    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.166     ; 14.442     ;
; -13.695 ; Register:ir|out[3]~_Duplicate_1              ; Register:mar|out[11]                                                                                                                   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.170     ; 14.436     ;
; -13.668 ; Register:ir|out[3]~_Duplicate_1              ; Register:mdr|out[9]                                                                                                                    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.177     ; 14.402     ;
; -13.666 ; Register:ir|out[2]~_Duplicate_1              ; Register:pc|out[10]                                                                                                                    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.173     ; 14.404     ;
; -13.655 ; Register:ir|out[6]~_Duplicate_1              ; Register:mdr|out[15]                                                                                                                   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.170     ; 14.396     ;
; -13.647 ; Register:ir|out[10]~_Duplicate_1             ; ConditionCode:cc|Register:ccReg|out[1]                                                                                                 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.034     ; 14.522     ;
; -13.647 ; Register:ir|out[1]~_Duplicate_1              ; RegFile:REG|Register:create_regs[4].r|out[7]                                                                                           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.008     ; 14.677     ;
; -13.643 ; Register:ir|out[6]~_Duplicate_1              ; ConditionCode:cc|Register:ccReg|out[1]                                                                                                 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.034     ; 14.518     ;
; -13.639 ; Register:ir|out[2]~_Duplicate_1              ; Register:ir|out[11]                                                                                                                    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.177     ; 14.373     ;
; -13.637 ; Register:ir|out[3]~_Duplicate_1              ; Register:pc|out[15]                                                                                                                    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.177     ; 14.371     ;
; -13.637 ; Register:ir|out[1]~_Duplicate_1              ; Register:mar|out[11]                                                                                                                   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.170     ; 14.378     ;
; -13.624 ; Register:ir|out[3]~_Duplicate_1              ; Register:pc|out[11]                                                                                                                    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.200     ; 14.335     ;
; -13.621 ; Register:ir|out[0]~_Duplicate_1              ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~porta_address_reg6 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.072      ; 14.653     ;
; -13.611 ; RegFile:REG|Register:create_regs[6].r|out[2] ; ConditionCode:cc|Register:ccReg|out[0]                                                                                                 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.021     ; 14.499     ;
; -13.610 ; Register:ir|out[1]~_Duplicate_1              ; Register:mdr|out[9]                                                                                                                    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.177     ; 14.344     ;
; -13.593 ; Register:ir|out[3]~_Duplicate_1              ; Register:pc|out[12]                                                                                                                    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 14.459     ;
; -13.590 ; Register:ir|out[0]~_Duplicate_1              ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~porta_address_reg5 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.072      ; 14.622     ;
; -13.579 ; Register:ir|out[0]~_Duplicate_1              ; Register:mdr|out[10]                                                                                                                   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.170     ; 14.320     ;
; -13.579 ; Register:ir|out[1]~_Duplicate_1              ; Register:pc|out[15]                                                                                                                    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.177     ; 14.313     ;
; -13.569 ; Register:ir|out[3]~_Duplicate_1              ; RegFile:REG|Register:create_regs[1].r|out[7]                                                                                           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 14.605     ;
; -13.566 ; Register:ir|out[3]~_Duplicate_1              ; RegFile:REG|Register:create_regs[3].r|out[7]                                                                                           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 14.602     ;
; -13.566 ; Register:ir|out[1]~_Duplicate_1              ; Register:pc|out[11]                                                                                                                    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.200     ; 14.277     ;
; -13.547 ; Register:ir|out[3]~_Duplicate_1              ; Register:ir|out[5]~_Duplicate_1                                                                                                        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 14.585     ;
; -13.545 ; Register:ir|out[2]~_Duplicate_1              ; Register:pc|out[7]                                                                                                                     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.168     ; 14.288     ;
; -13.544 ; Register:ir|out[2]~_Duplicate_1              ; Register:mdr|out[11]                                                                                                                   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.033     ; 14.420     ;
; -13.535 ; Register:ir|out[1]~_Duplicate_1              ; Register:pc|out[12]                                                                                                                    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 14.401     ;
; -13.532 ; Register:ir|out[6]~_Duplicate_1              ; Register:pc|out[10]                                                                                                                    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.173     ; 14.270     ;
; -13.531 ; Register:ir|out[10]~_Duplicate_1             ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~porta_address_reg7 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.072      ; 14.563     ;
; -13.528 ; Register:ir|out[3]~_Duplicate_1              ; RegFile:REG|Register:create_regs[1].r|out[5]                                                                                           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 14.564     ;
; -13.527 ; Register:ir|out[3]~_Duplicate_1              ; RegFile:REG|Register:create_regs[3].r|out[5]                                                                                           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 14.563     ;
; -13.519 ; Register:ir|out[0]~_Duplicate_1              ; RegFile:REG|Register:create_regs[4].r|out[7]                                                                                           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.008     ; 14.549     ;
; -13.517 ; Register:ir|out[2]~_Duplicate_1              ; Register:mdr|out[7]                                                                                                                    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.166     ; 14.262     ;
; -13.511 ; Register:ir|out[1]~_Duplicate_1              ; RegFile:REG|Register:create_regs[1].r|out[7]                                                                                           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 14.547     ;
; -13.509 ; Register:ir|out[0]~_Duplicate_1              ; Register:mar|out[11]                                                                                                                   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.170     ; 14.250     ;
; -13.508 ; Register:ir|out[1]~_Duplicate_1              ; RegFile:REG|Register:create_regs[3].r|out[7]                                                                                           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 14.544     ;
; -13.505 ; Register:ir|out[6]~_Duplicate_1              ; Register:ir|out[11]                                                                                                                    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.177     ; 14.239     ;
; -13.491 ; Register:ir|out[3]~_Duplicate_1              ; Register:pc|out[8]                                                                                                                     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.173     ; 14.229     ;
; -13.491 ; Register:ir|out[3]~_Duplicate_1              ; Register:ir|out[10]                                                                                                                    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 14.357     ;
; -13.489 ; Register:ir|out[1]~_Duplicate_1              ; Register:ir|out[5]~_Duplicate_1                                                                                                        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 14.527     ;
; -13.482 ; Register:ir|out[0]~_Duplicate_1              ; Register:mdr|out[9]                                                                                                                    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.177     ; 14.216     ;
; -13.470 ; Register:ir|out[1]~_Duplicate_1              ; RegFile:REG|Register:create_regs[1].r|out[5]                                                                                           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 14.506     ;
; -13.469 ; Register:ir|out[1]~_Duplicate_1              ; RegFile:REG|Register:create_regs[3].r|out[5]                                                                                           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 14.505     ;
; -13.465 ; Register:ir|out[3]~_Duplicate_1              ; Register:pc|out[9]                                                                                                                     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.173     ; 14.203     ;
; -13.458 ; Register:ir|out[3]~_Duplicate_1              ; RegFile:REG|Register:create_regs[2].r|out[5]                                                                                           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 14.495     ;
; -13.451 ; Register:ir|out[3]~_Duplicate_1              ; Register:mar|out[6]~_Duplicate_1                                                                                                       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.021     ; 14.468     ;
; -13.451 ; Register:ir|out[0]~_Duplicate_1              ; Register:pc|out[15]                                                                                                                    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.177     ; 14.185     ;
; -13.441 ; Register:ir|out[2]~_Duplicate_1              ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~porta_address_reg6 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.072      ; 14.473     ;
; -13.438 ; Register:ir|out[0]~_Duplicate_1              ; Register:pc|out[11]                                                                                                                    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.200     ; 14.149     ;
; -13.433 ; Register:ir|out[1]~_Duplicate_1              ; Register:pc|out[8]                                                                                                                     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.173     ; 14.171     ;
; -13.433 ; Register:ir|out[1]~_Duplicate_1              ; Register:ir|out[10]                                                                                                                    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 14.299     ;
; -13.425 ; RegFile:REG|Register:create_regs[0].r|out[5] ; ConditionCode:cc|Register:ccReg|out[0]                                                                                                 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.031     ; 14.303     ;
; -13.411 ; Register:ir|out[6]~_Duplicate_1              ; Register:pc|out[7]                                                                                                                     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.168     ; 14.154     ;
; -13.410 ; Register:ir|out[6]~_Duplicate_1              ; Register:mdr|out[11]                                                                                                                   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.033     ; 14.286     ;
; -13.410 ; Register:ir|out[2]~_Duplicate_1              ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~porta_address_reg5 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.072      ; 14.442     ;
; -13.407 ; Register:ir|out[0]~_Duplicate_1              ; Register:pc|out[12]                                                                                                                    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 14.273     ;
; -13.407 ; Register:ir|out[1]~_Duplicate_1              ; Register:pc|out[9]                                                                                                                     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.173     ; 14.145     ;
; -13.406 ; Register:ir|out[3]~_Duplicate_1              ; RegFile:REG|Register:create_regs[0].r|out[7]                                                                                           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 14.443     ;
; -13.404 ; Register:ir|out[3]~_Duplicate_1              ; RegFile:REG|Register:create_regs[2].r|out[7]                                                                                           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 14.441     ;
; -13.400 ; Register:ir|out[1]~_Duplicate_1              ; RegFile:REG|Register:create_regs[2].r|out[5]                                                                                           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 14.437     ;
; -13.399 ; Register:ir|out[2]~_Duplicate_1              ; Register:mdr|out[10]                                                                                                                   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.170     ; 14.140     ;
+---------+----------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1'                                                                                                                                                                                                                                                                                                                                                                                 ;
+--------+----------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------+---------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                              ; To Node                                                                                                                                ; Launch Clock                                                  ; Latch Clock                                                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------+---------------------------------------------------------------+--------------+------------+------------+
; -2.940 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg0  ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_memory_reg0  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.500        ; -0.399     ; 3.001      ;
; -2.940 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg1  ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a1~portb_memory_reg0  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.500        ; -0.399     ; 3.001      ;
; -2.940 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg2  ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a2~portb_memory_reg0  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.500        ; -0.399     ; 3.001      ;
; -2.940 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg3  ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a3~portb_memory_reg0  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.500        ; -0.399     ; 3.001      ;
; -2.940 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg4  ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a4~portb_memory_reg0  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.500        ; -0.399     ; 3.001      ;
; -2.940 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg5  ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a5~portb_memory_reg0  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.500        ; -0.399     ; 3.001      ;
; -2.940 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg6  ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a6~portb_memory_reg0  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.500        ; -0.399     ; 3.001      ;
; -2.940 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg7  ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a7~portb_memory_reg0  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.500        ; -0.399     ; 3.001      ;
; -2.940 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg8  ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a8~portb_memory_reg0  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.500        ; -0.399     ; 3.001      ;
; -2.940 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg9  ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a9~portb_memory_reg0  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.500        ; -0.399     ; 3.001      ;
; -2.940 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg10 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a10~portb_memory_reg0 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.500        ; -0.399     ; 3.001      ;
; -2.940 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg11 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a11~portb_memory_reg0 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.500        ; -0.399     ; 3.001      ;
; -2.940 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg12 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a12~portb_memory_reg0 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.500        ; -0.399     ; 3.001      ;
; -2.940 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg13 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a13~portb_memory_reg0 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.500        ; -0.399     ; 3.001      ;
; -2.940 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg14 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a14~portb_memory_reg0 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.500        ; -0.399     ; 3.001      ;
; -2.940 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg15 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a15~portb_memory_reg0 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.500        ; -0.399     ; 3.001      ;
; -2.882 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg0  ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_memory_reg0  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.500        ; -0.341     ; 3.001      ;
; -2.882 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg1  ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a1~portb_memory_reg0  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.500        ; -0.341     ; 3.001      ;
; -2.882 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg2  ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a2~portb_memory_reg0  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.500        ; -0.341     ; 3.001      ;
; -2.882 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg3  ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a3~portb_memory_reg0  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.500        ; -0.341     ; 3.001      ;
; -2.882 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg4  ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a4~portb_memory_reg0  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.500        ; -0.341     ; 3.001      ;
; -2.882 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg5  ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a5~portb_memory_reg0  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.500        ; -0.341     ; 3.001      ;
; -2.882 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg6  ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a6~portb_memory_reg0  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.500        ; -0.341     ; 3.001      ;
; -2.882 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg7  ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a7~portb_memory_reg0  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.500        ; -0.341     ; 3.001      ;
; -2.882 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg8  ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a8~portb_memory_reg0  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.500        ; -0.341     ; 3.001      ;
; -2.882 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg9  ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a9~portb_memory_reg0  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.500        ; -0.341     ; 3.001      ;
; -2.882 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg10 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a10~portb_memory_reg0 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.500        ; -0.341     ; 3.001      ;
; -2.882 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg11 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a11~portb_memory_reg0 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.500        ; -0.341     ; 3.001      ;
; -2.882 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg12 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a12~portb_memory_reg0 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.500        ; -0.341     ; 3.001      ;
; -2.882 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg13 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a13~portb_memory_reg0 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.500        ; -0.341     ; 3.001      ;
; -2.882 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg14 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a14~portb_memory_reg0 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.500        ; -0.341     ; 3.001      ;
; -2.882 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg15 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a15~portb_memory_reg0 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.500        ; -0.341     ; 3.001      ;
; -2.552 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg0  ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_memory_reg0  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 1.000        ; -0.511     ; 3.001      ;
; -2.552 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg1  ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a1~portb_memory_reg0  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 1.000        ; -0.511     ; 3.001      ;
; -2.552 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg2  ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a2~portb_memory_reg0  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 1.000        ; -0.511     ; 3.001      ;
; -2.552 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg3  ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a3~portb_memory_reg0  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 1.000        ; -0.511     ; 3.001      ;
; -2.552 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg4  ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a4~portb_memory_reg0  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 1.000        ; -0.511     ; 3.001      ;
; -2.552 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg5  ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a5~portb_memory_reg0  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 1.000        ; -0.511     ; 3.001      ;
; -2.552 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg6  ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a6~portb_memory_reg0  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 1.000        ; -0.511     ; 3.001      ;
; -2.552 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg7  ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a7~portb_memory_reg0  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 1.000        ; -0.511     ; 3.001      ;
; -2.552 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg8  ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a8~portb_memory_reg0  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 1.000        ; -0.511     ; 3.001      ;
; -2.552 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg9  ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a9~portb_memory_reg0  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 1.000        ; -0.511     ; 3.001      ;
; -2.552 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg10 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a10~portb_memory_reg0 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 1.000        ; -0.511     ; 3.001      ;
; -2.552 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg11 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a11~portb_memory_reg0 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 1.000        ; -0.511     ; 3.001      ;
; -2.552 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg12 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a12~portb_memory_reg0 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 1.000        ; -0.511     ; 3.001      ;
; -2.552 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg13 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a13~portb_memory_reg0 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 1.000        ; -0.511     ; 3.001      ;
; -2.552 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg14 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a14~portb_memory_reg0 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 1.000        ; -0.511     ; 3.001      ;
; -2.552 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg15 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a15~portb_memory_reg0 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 1.000        ; -0.511     ; 3.001      ;
; -2.413 ; Register:mar|out[5]~_Duplicate_1                                                                                                       ; MemoryController:mc|LEDR[3]                                                                                                            ; CLOCK_50                                                      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.500        ; 4.699      ; 7.523      ;
; -2.413 ; Register:mar|out[5]~_Duplicate_1                                                                                                       ; MemoryController:mc|LEDR[5]                                                                                                            ; CLOCK_50                                                      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.500        ; 4.699      ; 7.523      ;
; -2.413 ; Register:mar|out[5]~_Duplicate_1                                                                                                       ; MemoryController:mc|LEDR[6]                                                                                                            ; CLOCK_50                                                      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.500        ; 4.699      ; 7.523      ;
; -2.354 ; Register:mar|out[5]~_Duplicate_1                                                                                                       ; MemoryController:mc|LEDR[9]                                                                                                            ; CLOCK_50                                                      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.500        ; 4.689      ; 7.454      ;
; -2.338 ; Register:mar|out[5]~_Duplicate_1                                                                                                       ; MemoryController:mc|LEDG[5]                                                                                                            ; CLOCK_50                                                      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.500        ; 4.693      ; 7.442      ;
; -2.329 ; Register:mar|out[5]~_Duplicate_1                                                                                                       ; MemoryController:mc|HEX2[6]                                                                                                            ; CLOCK_50                                                      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.500        ; 4.689      ; 7.429      ;
; -2.318 ; Register:mar|out[5]~_Duplicate_1                                                                                                       ; MemoryController:mc|HEX2[4]                                                                                                            ; CLOCK_50                                                      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.500        ; 4.686      ; 7.415      ;
; -2.318 ; Register:mar|out[5]~_Duplicate_1                                                                                                       ; MemoryController:mc|HEX2[5]                                                                                                            ; CLOCK_50                                                      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.500        ; 4.686      ; 7.415      ;
; -2.314 ; Register:mar|out[5]~_Duplicate_1                                                                                                       ; MemoryController:mc|LEDR[4]                                                                                                            ; CLOCK_50                                                      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.500        ; 4.697      ; 7.422      ;
; -2.314 ; Register:mar|out[5]~_Duplicate_1                                                                                                       ; MemoryController:mc|LEDR[7]                                                                                                            ; CLOCK_50                                                      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.500        ; 4.697      ; 7.422      ;
; -2.313 ; Register:mar|out[5]~_Duplicate_1                                                                                                       ; MemoryController:mc|LEDR[2]                                                                                                            ; CLOCK_50                                                      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.500        ; 4.693      ; 7.417      ;
; -2.284 ; Register:mar|out[5]~_Duplicate_1                                                                                                       ; MemoryController:mc|LEDG[4]                                                                                                            ; CLOCK_50                                                      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.500        ; 4.689      ; 7.384      ;
; -2.275 ; Register:mar|out[5]~_Duplicate_1                                                                                                       ; MemoryController:mc|HEX3[3]                                                                                                            ; CLOCK_50                                                      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.500        ; 4.678      ; 7.364      ;
; -2.275 ; Register:mar|out[5]~_Duplicate_1                                                                                                       ; MemoryController:mc|LEDG[3]                                                                                                            ; CLOCK_50                                                      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.500        ; 4.683      ; 7.369      ;
; -2.275 ; Register:mar|out[5]~_Duplicate_1                                                                                                       ; MemoryController:mc|LEDG[6]                                                                                                            ; CLOCK_50                                                      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.500        ; 4.683      ; 7.369      ;
; -2.275 ; Register:mar|out[5]~_Duplicate_1                                                                                                       ; MemoryController:mc|LEDG[7]                                                                                                            ; CLOCK_50                                                      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.500        ; 4.683      ; 7.369      ;
; -2.272 ; Register:mar|out[5]~_Duplicate_1                                                                                                       ; MemoryController:mc|HEX3[4]                                                                                                            ; CLOCK_50                                                      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.500        ; 4.672      ; 7.355      ;
; -2.270 ; Register:mar|out[5]~_Duplicate_1                                                                                                       ; MemoryController:mc|HEX3[6]                                                                                                            ; CLOCK_50                                                      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.500        ; 4.689      ; 7.370      ;
; -2.270 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg0  ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_memory_reg0  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 1.000        ; -0.229     ; 3.001      ;
; -2.270 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg1  ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a1~portb_memory_reg0  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 1.000        ; -0.229     ; 3.001      ;
; -2.270 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg2  ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a2~portb_memory_reg0  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 1.000        ; -0.229     ; 3.001      ;
; -2.270 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg3  ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a3~portb_memory_reg0  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 1.000        ; -0.229     ; 3.001      ;
; -2.270 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg4  ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a4~portb_memory_reg0  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 1.000        ; -0.229     ; 3.001      ;
; -2.270 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg5  ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a5~portb_memory_reg0  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 1.000        ; -0.229     ; 3.001      ;
; -2.270 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg6  ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a6~portb_memory_reg0  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 1.000        ; -0.229     ; 3.001      ;
; -2.270 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg7  ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a7~portb_memory_reg0  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 1.000        ; -0.229     ; 3.001      ;
; -2.270 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg8  ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a8~portb_memory_reg0  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 1.000        ; -0.229     ; 3.001      ;
; -2.270 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg9  ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a9~portb_memory_reg0  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 1.000        ; -0.229     ; 3.001      ;
; -2.270 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg10 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a10~portb_memory_reg0 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 1.000        ; -0.229     ; 3.001      ;
; -2.270 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg11 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a11~portb_memory_reg0 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 1.000        ; -0.229     ; 3.001      ;
; -2.270 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg12 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a12~portb_memory_reg0 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 1.000        ; -0.229     ; 3.001      ;
; -2.270 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg13 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a13~portb_memory_reg0 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 1.000        ; -0.229     ; 3.001      ;
; -2.270 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg14 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a14~portb_memory_reg0 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 1.000        ; -0.229     ; 3.001      ;
; -2.270 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg15 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a15~portb_memory_reg0 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 1.000        ; -0.229     ; 3.001      ;
; -2.268 ; Register:mar|out[5]~_Duplicate_1                                                                                                       ; MemoryController:mc|HEX3[1]                                                                                                            ; CLOCK_50                                                      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.500        ; 4.686      ; 7.365      ;
; -2.268 ; Register:mar|out[5]~_Duplicate_1                                                                                                       ; MemoryController:mc|HEX3[2]                                                                                                            ; CLOCK_50                                                      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.500        ; 4.686      ; 7.365      ;
; -2.260 ; Register:mar|out[5]~_Duplicate_1                                                                                                       ; MemoryController:mc|HEX1[5]                                                                                                            ; CLOCK_50                                                      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.500        ; 4.679      ; 7.350      ;
; -2.260 ; Register:mar|out[5]~_Duplicate_1                                                                                                       ; MemoryController:mc|HEX1[6]                                                                                                            ; CLOCK_50                                                      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.500        ; 4.679      ; 7.350      ;
; -2.260 ; Register:mar|out[5]~_Duplicate_1                                                                                                       ; MemoryController:mc|HEX3[0]                                                                                                            ; CLOCK_50                                                      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.500        ; 4.683      ; 7.354      ;
; -2.259 ; Register:mar|out[5]~_Duplicate_1                                                                                                       ; MemoryController:mc|HEX0[0]                                                                                                            ; CLOCK_50                                                      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.500        ; 4.678      ; 7.348      ;
; -2.259 ; Register:mar|out[5]~_Duplicate_1                                                                                                       ; MemoryController:mc|HEX0[1]                                                                                                            ; CLOCK_50                                                      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.500        ; 4.678      ; 7.348      ;
; -2.253 ; Register:mar|out[5]~_Duplicate_1                                                                                                       ; MemoryController:mc|HEX1[1]                                                                                                            ; CLOCK_50                                                      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.500        ; 4.673      ; 7.337      ;
; -2.253 ; Register:mar|out[5]~_Duplicate_1                                                                                                       ; MemoryController:mc|HEX1[2]                                                                                                            ; CLOCK_50                                                      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.500        ; 4.673      ; 7.337      ;
; -2.253 ; Register:mar|out[5]~_Duplicate_1                                                                                                       ; MemoryController:mc|HEX1[3]                                                                                                            ; CLOCK_50                                                      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.500        ; 4.673      ; 7.337      ;
; -2.253 ; Register:mar|out[5]~_Duplicate_1                                                                                                       ; MemoryController:mc|HEX1[4]                                                                                                            ; CLOCK_50                                                      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.500        ; 4.673      ; 7.337      ;
; -2.245 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~porta_address_reg0 ; MemoryController:mc|data_out[8]                                                                                                        ; CLOCK_50                                                      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.500        ; 4.764      ; 7.418      ;
; -2.245 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~porta_address_reg1 ; MemoryController:mc|data_out[8]                                                                                                        ; CLOCK_50                                                      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.500        ; 4.764      ; 7.418      ;
; -2.245 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~porta_address_reg2 ; MemoryController:mc|data_out[8]                                                                                                        ; CLOCK_50                                                      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.500        ; 4.764      ; 7.418      ;
; -2.245 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~porta_address_reg3 ; MemoryController:mc|data_out[8]                                                                                                        ; CLOCK_50                                                      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.500        ; 4.764      ; 7.418      ;
; -2.245 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~porta_address_reg4 ; MemoryController:mc|data_out[8]                                                                                                        ; CLOCK_50                                                      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.500        ; 4.764      ; 7.418      ;
; -2.245 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~porta_address_reg5 ; MemoryController:mc|data_out[8]                                                                                                        ; CLOCK_50                                                      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.500        ; 4.764      ; 7.418      ;
; -2.245 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~porta_address_reg6 ; MemoryController:mc|data_out[8]                                                                                                        ; CLOCK_50                                                      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.500        ; 4.764      ; 7.418      ;
+--------+----------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------+---------------------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1'                                                                                                                                                                                                                                                                                                         ;
+--------+---------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------+---------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                     ; To Node                                                                                                                                ; Launch Clock                                                  ; Latch Clock                                                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------+---------------------------------------------------------------+--------------+------------+------------+
; -5.095 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|data_out[10]~_Duplicate_1                                                                                          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 8.043      ; 3.511      ;
; -5.095 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|data_out[1]~_Duplicate_1                                                                                           ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 8.042      ; 3.510      ;
; -4.983 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|data_out[10]~_Duplicate_1                                                                                          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 7.931      ; 3.511      ;
; -4.983 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|data_out[1]~_Duplicate_1                                                                                           ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 7.930      ; 3.510      ;
; -4.839 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|data_out[12]~_Duplicate_1                                                                                          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 8.043      ; 3.767      ;
; -4.730 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|data_out[13]~_Duplicate_1                                                                                          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 8.036      ; 3.869      ;
; -4.729 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|data_out[11]~_Duplicate_1                                                                                          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 8.037      ; 3.871      ;
; -4.727 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|data_out[12]~_Duplicate_1                                                                                          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 7.931      ; 3.767      ;
; -4.618 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|data_out[13]~_Duplicate_1                                                                                          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 7.924      ; 3.869      ;
; -4.617 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|data_out[11]~_Duplicate_1                                                                                          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 7.925      ; 3.871      ;
; -4.596 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|data_out[11]                                                                                                       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 7.992      ; 3.786      ;
; -4.595 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|data_out[10]~_Duplicate_1                                                                                          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -0.500       ; 8.043      ; 3.511      ;
; -4.595 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|data_out[1]~_Duplicate_1                                                                                           ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -0.500       ; 8.042      ; 3.510      ;
; -4.484 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|data_out[11]                                                                                                       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 7.880      ; 3.786      ;
; -4.483 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|data_out[10]~_Duplicate_1                                                                                          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -0.500       ; 7.931      ; 3.511      ;
; -4.483 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|data_out[1]~_Duplicate_1                                                                                           ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -0.500       ; 7.930      ; 3.510      ;
; -4.339 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|data_out[12]~_Duplicate_1                                                                                          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -0.500       ; 8.043      ; 3.767      ;
; -4.317 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|data_out[6]                                                                                                        ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 8.006      ; 4.079      ;
; -4.308 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|data_out[7]                                                                                                        ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 7.997      ; 4.079      ;
; -4.308 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|data_out[8]                                                                                                        ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 7.997      ; 4.079      ;
; -4.248 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|data_out[0]                                                                                                        ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 8.004      ; 4.146      ;
; -4.248 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|data_out[1]                                                                                                        ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 8.004      ; 4.146      ;
; -4.230 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|data_out[13]~_Duplicate_1                                                                                          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -0.500       ; 8.036      ; 3.869      ;
; -4.229 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|data_out[11]~_Duplicate_1                                                                                          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -0.500       ; 8.037      ; 3.871      ;
; -4.227 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|data_out[12]~_Duplicate_1                                                                                          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -0.500       ; 7.931      ; 3.767      ;
; -4.205 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|data_out[6]                                                                                                        ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 7.894      ; 4.079      ;
; -4.196 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|data_out[7]                                                                                                        ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 7.885      ; 4.079      ;
; -4.196 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|data_out[8]                                                                                                        ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 7.885      ; 4.079      ;
; -4.190 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|data_out[9]                                                                                                        ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 7.997      ; 4.197      ;
; -4.141 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_we_reg       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 8.148      ; 4.534      ;
; -4.136 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|data_out[0]                                                                                                        ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 7.892      ; 4.146      ;
; -4.136 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|data_out[1]                                                                                                        ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 7.892      ; 4.146      ;
; -4.118 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|data_out[13]~_Duplicate_1                                                                                          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -0.500       ; 7.924      ; 3.869      ;
; -4.117 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|data_out[11]~_Duplicate_1                                                                                          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -0.500       ; 7.925      ; 3.871      ;
; -4.109 ; Register:mdr|out[0]~_Duplicate_1                              ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg0  ; CLOCK_50                                                      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 5.291      ; 1.432      ;
; -4.096 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|data_out[11]                                                                                                       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -0.500       ; 7.992      ; 3.786      ;
; -4.078 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|data_out[2]~_Duplicate_1                                                                                           ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 8.037      ; 4.522      ;
; -4.078 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|data_out[9]                                                                                                        ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 7.885      ; 4.197      ;
; -4.060 ; Register:mar|out[3]~_Duplicate_1                              ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_address_reg3 ; CLOCK_50                                                      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 5.313      ; 1.503      ;
; -4.057 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|data_out[7]~_Duplicate_1                                                                                           ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 8.053      ; 4.559      ;
; -4.048 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|data_out[8]~_Duplicate_1                                                                                           ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 8.053      ; 4.568      ;
; -4.037 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|data_out[2]                                                                                                        ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 7.998      ; 4.351      ;
; -4.035 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|data_out[14]                                                                                                       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 7.995      ; 4.350      ;
; -4.034 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|data_out[5]                                                                                                        ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 7.995      ; 4.351      ;
; -4.032 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|data_out[3]                                                                                                        ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 7.992      ; 4.350      ;
; -4.032 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|data_out[13]                                                                                                       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 7.992      ; 4.350      ;
; -4.029 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_we_reg       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 8.036      ; 4.534      ;
; -3.984 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|data_out[11]                                                                                                       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -0.500       ; 7.880      ; 3.786      ;
; -3.977 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|data_out[6]~_Duplicate_1                                                                                           ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 8.046      ; 4.632      ;
; -3.970 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|data_out[14]~_Duplicate_1                                                                                          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 8.035      ; 4.628      ;
; -3.966 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|data_out[2]~_Duplicate_1                                                                                           ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 7.925      ; 4.522      ;
; -3.964 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|data_out[0]~_Duplicate_1                                                                                           ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 8.044      ; 4.643      ;
; -3.945 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|data_out[7]~_Duplicate_1                                                                                           ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 7.941      ; 4.559      ;
; -3.939 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|data_out[15]                                                                                                       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 7.854      ; 4.289      ;
; -3.936 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|data_out[8]~_Duplicate_1                                                                                           ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 7.941      ; 4.568      ;
; -3.925 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|data_out[2]                                                                                                        ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 7.886      ; 4.351      ;
; -3.923 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|data_out[14]                                                                                                       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 7.883      ; 4.350      ;
; -3.922 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|data_out[4]                                                                                                        ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 7.840      ; 4.292      ;
; -3.922 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|data_out[12]                                                                                                       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 7.840      ; 4.292      ;
; -3.922 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|data_out[5]                                                                                                        ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 7.883      ; 4.351      ;
; -3.920 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|data_out[3]                                                                                                        ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 7.880      ; 4.350      ;
; -3.920 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|data_out[13]                                                                                                       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 7.880      ; 4.350      ;
; -3.880 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|data_out[4]~_Duplicate_1                                                                                           ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 8.019      ; 4.702      ;
; -3.867 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|HEX1[0]                                                                                                            ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 7.839      ; 4.346      ;
; -3.865 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|data_out[6]~_Duplicate_1                                                                                           ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 7.934      ; 4.632      ;
; -3.859 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|HEX0[4]                                                                                                            ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 7.839      ; 4.354      ;
; -3.859 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|HEX0[5]                                                                                                            ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 7.839      ; 4.354      ;
; -3.859 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|HEX0[6]                                                                                                            ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 7.839      ; 4.354      ;
; -3.858 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|data_out[14]~_Duplicate_1                                                                                          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 7.923      ; 4.628      ;
; -3.852 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|data_out[0]~_Duplicate_1                                                                                           ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 7.932      ; 4.643      ;
; -3.827 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|data_out[15]                                                                                                       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 7.742      ; 4.289      ;
; -3.817 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|data_out[6]                                                                                                        ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -0.500       ; 8.006      ; 4.079      ;
; -3.813 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|HEX2[1]                                                                                                            ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 7.858      ; 4.419      ;
; -3.813 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|HEX2[2]                                                                                                            ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 7.858      ; 4.419      ;
; -3.813 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|HEX2[3]                                                                                                            ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 7.858      ; 4.419      ;
; -3.810 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|data_out[4]                                                                                                        ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 7.728      ; 4.292      ;
; -3.810 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|data_out[12]                                                                                                       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 7.728      ; 4.292      ;
; -3.808 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|data_out[7]                                                                                                        ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -0.500       ; 7.997      ; 4.079      ;
; -3.808 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|data_out[8]                                                                                                        ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -0.500       ; 7.997      ; 4.079      ;
; -3.801 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|data_out[3]~_Duplicate_1                                                                                           ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 8.054      ; 4.816      ;
; -3.801 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|LEDG[0]                                                                                                            ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 7.849      ; 4.422      ;
; -3.801 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|LEDG[1]                                                                                                            ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 7.849      ; 4.422      ;
; -3.801 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|LEDG[2]                                                                                                            ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 7.849      ; 4.422      ;
; -3.794 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|data_out[9]~_Duplicate_1                                                                                           ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 8.039      ; 4.808      ;
; -3.784 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|data_out[5]~_Duplicate_1                                                                                           ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 8.055      ; 4.834      ;
; -3.768 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|data_out[4]~_Duplicate_1                                                                                           ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 7.907      ; 4.702      ;
; -3.755 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|LEDR[1]                                                                                                            ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 7.858      ; 4.477      ;
; -3.755 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|LEDR[8]                                                                                                            ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 7.858      ; 4.477      ;
; -3.755 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|HEX1[0]                                                                                                            ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 7.727      ; 4.346      ;
; -3.749 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg15 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 8.130      ; 4.908      ;
; -3.749 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg14 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 8.130      ; 4.908      ;
; -3.749 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg13 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 8.130      ; 4.908      ;
; -3.749 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg12 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 8.130      ; 4.908      ;
; -3.749 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg11 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 8.130      ; 4.908      ;
; -3.749 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg10 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 8.130      ; 4.908      ;
; -3.749 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg9  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 8.130      ; 4.908      ;
; -3.749 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg8  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 8.130      ; 4.908      ;
; -3.749 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg7  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 8.130      ; 4.908      ;
; -3.749 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg6  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 8.130      ; 4.908      ;
; -3.749 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg5  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 8.130      ; 4.908      ;
+--------+---------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------+---------------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLOCK_50'                                                                                                                                                                                                                                   ;
+--------+---------------------------------------------------------------+---------------------------------------------------------------+---------------------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                     ; To Node                                                       ; Launch Clock                                                  ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------+---------------------------------------------------------------+---------------------------------------------------------------+-------------+--------------+------------+------------+
; -4.844 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[1]              ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; CLOCK_50    ; 0.000        ; 9.942      ; 5.472      ;
; -4.344 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[1]              ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; CLOCK_50    ; -0.500       ; 9.942      ; 5.472      ;
; -3.632 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[5]              ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; CLOCK_50    ; 0.000        ; 9.942      ; 6.684      ;
; -3.584 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[4]              ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; CLOCK_50    ; 0.000        ; 9.984      ; 6.774      ;
; -3.206 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[3]              ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; CLOCK_50    ; 0.000        ; 9.942      ; 7.110      ;
; -3.132 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[5]              ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; CLOCK_50    ; -0.500       ; 9.942      ; 6.684      ;
; -3.084 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[4]              ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; CLOCK_50    ; -0.500       ; 9.984      ; 6.774      ;
; -2.706 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[3]              ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; CLOCK_50    ; -0.500       ; 9.942      ; 7.110      ;
; -2.254 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[2]              ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; CLOCK_50    ; 0.000        ; 9.984      ; 8.104      ;
; -2.020 ; Microcontroller:control|Register:stateReg|out[5]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[5]              ; CLOCK_50                                                      ; CLOCK_50    ; 0.000        ; 6.773      ; 4.850      ;
; -1.972 ; Microcontroller:control|Register:stateReg|out[5]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[4]              ; CLOCK_50                                                      ; CLOCK_50    ; 0.000        ; 6.815      ; 4.940      ;
; -1.959 ; Microcontroller:control|Register:stateReg|out[1]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[1]              ; CLOCK_50                                                      ; CLOCK_50    ; 0.000        ; 6.765      ; 4.903      ;
; -1.942 ; Register:ir|out[13]~_Duplicate_1                              ; Microcontroller:control|Register:stateReg|out[4]              ; CLOCK_50                                                      ; CLOCK_50    ; 0.000        ; 7.126      ; 5.281      ;
; -1.938 ; Register:ir|out[13]~_Duplicate_1                              ; Microcontroller:control|Register:stateReg|out[1]              ; CLOCK_50                                                      ; CLOCK_50    ; 0.000        ; 7.084      ; 5.243      ;
; -1.904 ; Microcontroller:control|Register:stateReg|out[5]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[1]              ; CLOCK_50                                                      ; CLOCK_50    ; 0.000        ; 6.773      ; 4.966      ;
; -1.788 ; Register:ir|out[15]~_Duplicate_1                              ; Microcontroller:control|Register:stateReg|out[1]              ; CLOCK_50                                                      ; CLOCK_50    ; 0.000        ; 7.084      ; 5.393      ;
; -1.754 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[2]              ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; CLOCK_50    ; -0.500       ; 9.984      ; 8.104      ;
; -1.745 ; Register:ir|out[14]~_Duplicate_1                              ; Microcontroller:control|Register:stateReg|out[1]              ; CLOCK_50                                                      ; CLOCK_50    ; 0.000        ; 7.084      ; 5.436      ;
; -1.744 ; Register:ir|out[14]~_Duplicate_1                              ; Microcontroller:control|Register:stateReg|out[4]              ; CLOCK_50                                                      ; CLOCK_50    ; 0.000        ; 7.126      ; 5.479      ;
; -1.734 ; Register:ir|out[14]~_Duplicate_1                              ; Microcontroller:control|Register:stateReg|out[3]              ; CLOCK_50                                                      ; CLOCK_50    ; 0.000        ; 7.084      ; 5.447      ;
; -1.729 ; Register:ir|out[15]~_Duplicate_1                              ; Microcontroller:control|Register:stateReg|out[4]              ; CLOCK_50                                                      ; CLOCK_50    ; 0.000        ; 7.126      ; 5.494      ;
; -1.633 ; Register:ir|out[13]~_Duplicate_1                              ; Microcontroller:control|Register:stateReg|out[5]              ; CLOCK_50                                                      ; CLOCK_50    ; 0.000        ; 7.084      ; 5.548      ;
; -1.528 ; Register:ir|out[12]~_Duplicate_1                              ; Microcontroller:control|Register:stateReg|out[4]              ; CLOCK_50                                                      ; CLOCK_50    ; 0.000        ; 7.127      ; 5.696      ;
; -1.528 ; Register:ir|out[12]~_Duplicate_1                              ; Microcontroller:control|Register:stateReg|out[1]              ; CLOCK_50                                                      ; CLOCK_50    ; 0.000        ; 7.085      ; 5.654      ;
; -1.525 ; Microcontroller:control|Register:stateReg|out[5]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[3]              ; CLOCK_50                                                      ; CLOCK_50    ; 0.000        ; 6.773      ; 5.345      ;
; -1.435 ; Register:ir|out[14]~_Duplicate_1                              ; Microcontroller:control|Register:stateReg|out[5]              ; CLOCK_50                                                      ; CLOCK_50    ; 0.000        ; 7.084      ; 5.746      ;
; -1.396 ; Register:ir|out[15]~_Duplicate_1                              ; Microcontroller:control|Register:stateReg|out[5]              ; CLOCK_50                                                      ; CLOCK_50    ; 0.000        ; 7.084      ; 5.785      ;
; -1.332 ; Register:ir|out[13]~_Duplicate_1                              ; Microcontroller:control|Register:stateReg|out[3]              ; CLOCK_50                                                      ; CLOCK_50    ; 0.000        ; 7.084      ; 5.849      ;
; -1.322 ; Microcontroller:control|Register:stateReg|out[4]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[5]              ; CLOCK_50                                                      ; CLOCK_50    ; 0.000        ; 6.773      ; 5.548      ;
; -1.321 ; Microcontroller:control|Register:stateReg|out[4]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[1]              ; CLOCK_50                                                      ; CLOCK_50    ; 0.000        ; 6.773      ; 5.549      ;
; -1.275 ; Register:ir|out[12]~_Duplicate_1                              ; Microcontroller:control|Register:stateReg|out[3]              ; CLOCK_50                                                      ; CLOCK_50    ; 0.000        ; 7.085      ; 5.907      ;
; -1.274 ; Microcontroller:control|Register:stateReg|out[4]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[4]              ; CLOCK_50                                                      ; CLOCK_50    ; 0.000        ; 6.815      ; 5.638      ;
; -1.223 ; Register:ir|out[12]~_Duplicate_1                              ; Microcontroller:control|Register:stateReg|out[5]              ; CLOCK_50                                                      ; CLOCK_50    ; 0.000        ; 7.085      ; 5.959      ;
; -1.044 ; Microcontroller:control|Register:stateReg|out[3]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[3]              ; CLOCK_50                                                      ; CLOCK_50    ; 0.000        ; 6.765      ; 5.818      ;
; -1.008 ; Register:ir|out[15]~_Duplicate_1                              ; Microcontroller:control|Register:stateReg|out[3]              ; CLOCK_50                                                      ; CLOCK_50    ; 0.000        ; 7.084      ; 6.173      ;
; -0.994 ; Microcontroller:control|Register:stateReg|out[2]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[5]              ; CLOCK_50                                                      ; CLOCK_50    ; 0.000        ; 6.765      ; 5.868      ;
; -0.946 ; Microcontroller:control|Register:stateReg|out[2]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[4]              ; CLOCK_50                                                      ; CLOCK_50    ; 0.000        ; 6.807      ; 5.958      ;
; -0.827 ; Microcontroller:control|Register:stateReg|out[4]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[3]              ; CLOCK_50                                                      ; CLOCK_50    ; 0.000        ; 6.773      ; 6.043      ;
; -0.754 ; Microcontroller:control|Register:stateReg|out[3]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[5]              ; CLOCK_50                                                      ; CLOCK_50    ; 0.000        ; 6.765      ; 6.108      ;
; -0.708 ; Microcontroller:control|Register:stateReg|out[3]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[1]              ; CLOCK_50                                                      ; CLOCK_50    ; 0.000        ; 6.765      ; 6.154      ;
; -0.706 ; Microcontroller:control|Register:stateReg|out[3]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[4]              ; CLOCK_50                                                      ; CLOCK_50    ; 0.000        ; 6.807      ; 6.198      ;
; -0.676 ; Microcontroller:control|Register:stateReg|out[1]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[5]              ; CLOCK_50                                                      ; CLOCK_50    ; 0.000        ; 6.765      ; 6.186      ;
; -0.626 ; Microcontroller:control|Register:stateReg|out[3]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[2]              ; CLOCK_50                                                      ; CLOCK_50    ; 0.000        ; 6.807      ; 6.278      ;
; -0.597 ; Microcontroller:control|Register:stateReg|out[2]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[1]              ; CLOCK_50                                                      ; CLOCK_50    ; 0.000        ; 6.765      ; 6.265      ;
; -0.550 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[1]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; CLOCK_50    ; 0.000        ; 3.177      ; 3.190      ;
; -0.506 ; Microcontroller:control|Register:stateReg|out[4]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[2]              ; CLOCK_50                                                      ; CLOCK_50    ; 0.000        ; 6.815      ; 6.406      ;
; -0.502 ; Microcontroller:control|Register:stateReg|out[5]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[2]              ; CLOCK_50                                                      ; CLOCK_50    ; 0.000        ; 6.815      ; 6.410      ;
; -0.499 ; Microcontroller:control|Register:stateReg|out[2]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[3]              ; CLOCK_50                                                      ; CLOCK_50    ; 0.000        ; 6.765      ; 6.363      ;
; -0.248 ; Register:ir|out[10]~_Duplicate_1                              ; Microcontroller:control|Register:stateReg|out[2]              ; CLOCK_50                                                      ; CLOCK_50    ; 0.000        ; 7.127      ; 6.976      ;
; -0.169 ; Register:ir|out[13]~_Duplicate_1                              ; Microcontroller:control|Register:stateReg|out[2]              ; CLOCK_50                                                      ; CLOCK_50    ; 0.000        ; 7.126      ; 7.054      ;
; -0.050 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[1]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; CLOCK_50    ; -0.500       ; 3.177      ; 3.190      ;
; -0.017 ; Microcontroller:control|Register:stateReg|out[1]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[4]              ; CLOCK_50                                                      ; CLOCK_50    ; 0.000        ; 6.807      ; 6.887      ;
; 0.031  ; Register:ir|out[14]~_Duplicate_1                              ; Microcontroller:control|Register:stateReg|out[2]              ; CLOCK_50                                                      ; CLOCK_50    ; 0.000        ; 7.126      ; 7.254      ;
; 0.073  ; Register:ir|out[15]~_Duplicate_1                              ; Microcontroller:control|Register:stateReg|out[2]              ; CLOCK_50                                                      ; CLOCK_50    ; 0.000        ; 7.126      ; 7.296      ;
; 0.186  ; Register:ir|out[11]~_Duplicate_1                              ; Microcontroller:control|Register:stateReg|out[2]              ; CLOCK_50                                                      ; CLOCK_50    ; 0.000        ; 7.127      ; 7.410      ;
; 0.244  ; Register:ir|out[12]~_Duplicate_1                              ; Microcontroller:control|Register:stateReg|out[2]              ; CLOCK_50                                                      ; CLOCK_50    ; 0.000        ; 7.127      ; 7.468      ;
; 0.280  ; Microcontroller:control|Register:stateReg|out[1]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[3]              ; CLOCK_50                                                      ; CLOCK_50    ; 0.000        ; 6.765      ; 7.142      ;
; 0.445  ; Register:mdr|out[6]~_Duplicate_1                              ; Register:mdr|out[6]~_Duplicate_1                              ; CLOCK_50                                                      ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; Register:mdr|out[7]~_Duplicate_1                              ; Register:mdr|out[7]~_Duplicate_1                              ; CLOCK_50                                                      ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; Register:pc|out[9]~_Duplicate_1                               ; Register:pc|out[9]~_Duplicate_1                               ; CLOCK_50                                                      ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; Register:pc|out[11]~_Duplicate_1                              ; Register:pc|out[11]~_Duplicate_1                              ; CLOCK_50                                                      ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; Register:pc|out[13]~_Duplicate_1                              ; Register:pc|out[13]~_Duplicate_1                              ; CLOCK_50                                                      ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; Register:pc|out[15]~_Duplicate_1                              ; Register:pc|out[15]~_Duplicate_1                              ; CLOCK_50                                                      ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; Register:mdr|out[15]~_Duplicate_1                             ; Register:mdr|out[15]~_Duplicate_1                             ; CLOCK_50                                                      ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; Register:mdr|out[14]~_Duplicate_1                             ; Register:mdr|out[14]~_Duplicate_1                             ; CLOCK_50                                                      ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; Register:mdr|out[13]~_Duplicate_1                             ; Register:mdr|out[13]~_Duplicate_1                             ; CLOCK_50                                                      ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; Register:mdr|out[11]~_Duplicate_1                             ; Register:mdr|out[11]~_Duplicate_1                             ; CLOCK_50                                                      ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; Register:mdr|out[10]~_Duplicate_1                             ; Register:mdr|out[10]~_Duplicate_1                             ; CLOCK_50                                                      ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; Register:mdr|out[9]~_Duplicate_1                              ; Register:mdr|out[9]~_Duplicate_1                              ; CLOCK_50                                                      ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; Register:mdr|out[8]~_Duplicate_1                              ; Register:mdr|out[8]~_Duplicate_1                              ; CLOCK_50                                                      ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; Register:mdr|out[5]~_Duplicate_1                              ; Register:mdr|out[5]~_Duplicate_1                              ; CLOCK_50                                                      ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; Register:mdr|out[3]~_Duplicate_1                              ; Register:mdr|out[3]~_Duplicate_1                              ; CLOCK_50                                                      ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; Register:mdr|out[2]~_Duplicate_1                              ; Register:mdr|out[2]~_Duplicate_1                              ; CLOCK_50                                                      ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; Register:mdr|out[1]~_Duplicate_1                              ; Register:mdr|out[1]~_Duplicate_1                              ; CLOCK_50                                                      ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; Register:mdr|out[0]~_Duplicate_1                              ; Register:mdr|out[0]~_Duplicate_1                              ; CLOCK_50                                                      ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; Register:mdr|out[4]~_Duplicate_1                              ; Register:mdr|out[4]~_Duplicate_1                              ; CLOCK_50                                                      ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; Register:pc|out[3]~_Duplicate_1                               ; Register:pc|out[3]~_Duplicate_1                               ; CLOCK_50                                                      ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; Register:pc|out[5]~_Duplicate_1                               ; Register:pc|out[5]~_Duplicate_1                               ; CLOCK_50                                                      ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; ConditionCode:cc|Register:ccReg|out[2]~_Duplicate_1           ; ConditionCode:cc|Register:ccReg|out[2]~_Duplicate_1           ; CLOCK_50                                                      ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.474  ; Microcontroller:control|Register:stateReg|out[1]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[2]              ; CLOCK_50                                                      ; CLOCK_50    ; 0.000        ; 6.807      ; 7.378      ;
; 0.524  ; Microcontroller:control|Register:stateReg|out[2]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[2]              ; CLOCK_50                                                      ; CLOCK_50    ; 0.000        ; 6.807      ; 7.428      ;
; 0.639  ; ConditionCode:cc|Register:ccReg|out[0]~_Duplicate_1           ; Microcontroller:control|Register:stateReg|out[2]              ; CLOCK_50                                                      ; CLOCK_50    ; 0.000        ; 7.122      ; 7.858      ;
; 0.827  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Register:pc|out[10]~_Duplicate_1                              ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; CLOCK_50    ; 0.000        ; 2.854      ; 4.244      ;
; 0.919  ; Register:ir|out[9]~_Duplicate_1                               ; Microcontroller:control|Register:stateReg|out[2]              ; CLOCK_50                                                      ; CLOCK_50    ; 0.000        ; 7.127      ; 8.143      ;
; 0.956  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Register:pc|out[3]~_Duplicate_1                               ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; CLOCK_50    ; 0.000        ; 2.854      ; 4.373      ;
; 0.963  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Register:pc|out[13]~_Duplicate_1                              ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; CLOCK_50    ; 0.000        ; 2.850      ; 4.376      ;
; 1.011  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; ConditionCode:cc|Register:ccReg|out[2]~_Duplicate_1           ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; CLOCK_50    ; 0.000        ; 2.862      ; 4.436      ;
; 1.035  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[4]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; CLOCK_50    ; 0.000        ; 3.169      ; 4.767      ;
; 1.066  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[5]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; CLOCK_50    ; 0.000        ; 3.169      ; 4.798      ;
; 1.121  ; Register:pc|out[10]~_Duplicate_1                              ; Register:pc|out[10]~_Duplicate_1                              ; CLOCK_50                                                      ; CLOCK_50    ; 0.000        ; 0.000      ; 1.407      ;
; 1.186  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[3]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; CLOCK_50    ; 0.000        ; 3.177      ; 4.926      ;
; 1.252  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Register:pc|out[9]~_Duplicate_1                               ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; CLOCK_50    ; 0.000        ; 2.852      ; 4.667      ;
; 1.253  ; Register:mar|out[1]~_Duplicate_1                              ; Register:mar|out[1]~_Duplicate_1                              ; CLOCK_50                                                      ; CLOCK_50    ; 0.000        ; 0.000      ; 1.539      ;
; 1.255  ; Register:mar|out[5]~_Duplicate_1                              ; Register:mar|out[5]~_Duplicate_1                              ; CLOCK_50                                                      ; CLOCK_50    ; 0.000        ; 0.000      ; 1.541      ;
; 1.263  ; Register:pc|out[14]~_Duplicate_1                              ; Register:pc|out[14]~_Duplicate_1                              ; CLOCK_50                                                      ; CLOCK_50    ; 0.000        ; 0.000      ; 1.549      ;
; 1.264  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Register:pc|out[15]~_Duplicate_1                              ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; CLOCK_50    ; 0.000        ; 2.861      ; 4.688      ;
; 1.288  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Register:mar|out[4]~_Duplicate_1                              ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; CLOCK_50    ; 0.000        ; 2.853      ; 4.704      ;
; 1.327  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Register:pc|out[10]~_Duplicate_1                              ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; CLOCK_50    ; -0.500       ; 2.854      ; 4.244      ;
; 1.357  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Register:pc|out[11]~_Duplicate_1                              ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; CLOCK_50    ; 0.000        ; 2.862      ; 4.782      ;
; 1.358  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Register:pc|out[5]~_Duplicate_1                               ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; CLOCK_50    ; 0.000        ; 2.862      ; 4.783      ;
+--------+---------------------------------------------------------------+---------------------------------------------------------------+---------------------------------------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1'                                                                                                                                                                                 ;
+--------+--------------+----------------+------------------+---------------------------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                                         ; Clock Edge ; Target                                                                                                                                 ;
+--------+--------------+----------------+------------------+---------------------------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------------------------+
; -2.538 ; 0.026        ; 2.564          ; High Pulse Width ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_address_reg0 ;
; -2.538 ; 0.026        ; 2.564          ; Low Pulse Width  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_address_reg0 ;
; -2.538 ; 0.026        ; 2.564          ; High Pulse Width ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_address_reg1 ;
; -2.538 ; 0.026        ; 2.564          ; Low Pulse Width  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_address_reg1 ;
; -2.538 ; 0.026        ; 2.564          ; High Pulse Width ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_address_reg2 ;
; -2.538 ; 0.026        ; 2.564          ; Low Pulse Width  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_address_reg2 ;
; -2.538 ; 0.026        ; 2.564          ; High Pulse Width ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_address_reg3 ;
; -2.538 ; 0.026        ; 2.564          ; Low Pulse Width  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_address_reg3 ;
; -2.538 ; 0.026        ; 2.564          ; High Pulse Width ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_address_reg4 ;
; -2.538 ; 0.026        ; 2.564          ; Low Pulse Width  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_address_reg4 ;
; -2.538 ; 0.026        ; 2.564          ; High Pulse Width ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_address_reg5 ;
; -2.538 ; 0.026        ; 2.564          ; Low Pulse Width  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_address_reg5 ;
; -2.538 ; 0.026        ; 2.564          ; High Pulse Width ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_address_reg6 ;
; -2.538 ; 0.026        ; 2.564          ; Low Pulse Width  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_address_reg6 ;
; -2.538 ; 0.026        ; 2.564          ; High Pulse Width ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_address_reg7 ;
; -2.538 ; 0.026        ; 2.564          ; Low Pulse Width  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_address_reg7 ;
; -2.538 ; 0.026        ; 2.564          ; High Pulse Width ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg0  ;
; -2.538 ; 0.026        ; 2.564          ; Low Pulse Width  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg0  ;
; -2.538 ; 0.026        ; 2.564          ; High Pulse Width ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg1  ;
; -2.538 ; 0.026        ; 2.564          ; Low Pulse Width  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg1  ;
; -2.538 ; 0.026        ; 2.564          ; High Pulse Width ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg10 ;
; -2.538 ; 0.026        ; 2.564          ; Low Pulse Width  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg10 ;
; -2.538 ; 0.026        ; 2.564          ; High Pulse Width ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg11 ;
; -2.538 ; 0.026        ; 2.564          ; Low Pulse Width  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg11 ;
; -2.538 ; 0.026        ; 2.564          ; High Pulse Width ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg12 ;
; -2.538 ; 0.026        ; 2.564          ; Low Pulse Width  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg12 ;
; -2.538 ; 0.026        ; 2.564          ; High Pulse Width ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg13 ;
; -2.538 ; 0.026        ; 2.564          ; Low Pulse Width  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg13 ;
; -2.538 ; 0.026        ; 2.564          ; High Pulse Width ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg14 ;
; -2.538 ; 0.026        ; 2.564          ; Low Pulse Width  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg14 ;
; -2.538 ; 0.026        ; 2.564          ; High Pulse Width ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg15 ;
; -2.538 ; 0.026        ; 2.564          ; Low Pulse Width  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg15 ;
; -2.538 ; 0.026        ; 2.564          ; High Pulse Width ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg2  ;
; -2.538 ; 0.026        ; 2.564          ; Low Pulse Width  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg2  ;
; -2.538 ; 0.026        ; 2.564          ; High Pulse Width ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg3  ;
; -2.538 ; 0.026        ; 2.564          ; Low Pulse Width  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg3  ;
; -2.538 ; 0.026        ; 2.564          ; High Pulse Width ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg4  ;
; -2.538 ; 0.026        ; 2.564          ; Low Pulse Width  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg4  ;
; -2.538 ; 0.026        ; 2.564          ; High Pulse Width ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg5  ;
; -2.538 ; 0.026        ; 2.564          ; Low Pulse Width  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg5  ;
; -2.538 ; 0.026        ; 2.564          ; High Pulse Width ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg6  ;
; -2.538 ; 0.026        ; 2.564          ; Low Pulse Width  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg6  ;
; -2.538 ; 0.026        ; 2.564          ; High Pulse Width ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg7  ;
; -2.538 ; 0.026        ; 2.564          ; Low Pulse Width  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg7  ;
; -2.538 ; 0.026        ; 2.564          ; High Pulse Width ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg8  ;
; -2.538 ; 0.026        ; 2.564          ; Low Pulse Width  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg8  ;
; -2.538 ; 0.026        ; 2.564          ; High Pulse Width ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg9  ;
; -2.538 ; 0.026        ; 2.564          ; Low Pulse Width  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg9  ;
; -2.538 ; 0.026        ; 2.564          ; High Pulse Width ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_memory_reg0  ;
; -2.538 ; 0.026        ; 2.564          ; Low Pulse Width  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_memory_reg0  ;
; -2.538 ; 0.026        ; 2.564          ; High Pulse Width ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_we_reg       ;
; -2.538 ; 0.026        ; 2.564          ; Low Pulse Width  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_we_reg       ;
; -2.538 ; 0.026        ; 2.564          ; High Pulse Width ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a10~portb_memory_reg0 ;
; -2.538 ; 0.026        ; 2.564          ; Low Pulse Width  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a10~portb_memory_reg0 ;
; -2.538 ; 0.026        ; 2.564          ; High Pulse Width ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a11~portb_memory_reg0 ;
; -2.538 ; 0.026        ; 2.564          ; Low Pulse Width  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a11~portb_memory_reg0 ;
; -2.538 ; 0.026        ; 2.564          ; High Pulse Width ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a12~portb_memory_reg0 ;
; -2.538 ; 0.026        ; 2.564          ; Low Pulse Width  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a12~portb_memory_reg0 ;
; -2.538 ; 0.026        ; 2.564          ; High Pulse Width ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a13~portb_memory_reg0 ;
; -2.538 ; 0.026        ; 2.564          ; Low Pulse Width  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a13~portb_memory_reg0 ;
; -2.538 ; 0.026        ; 2.564          ; High Pulse Width ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a14~portb_memory_reg0 ;
; -2.538 ; 0.026        ; 2.564          ; Low Pulse Width  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a14~portb_memory_reg0 ;
; -2.538 ; 0.026        ; 2.564          ; High Pulse Width ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a15~portb_memory_reg0 ;
; -2.538 ; 0.026        ; 2.564          ; Low Pulse Width  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a15~portb_memory_reg0 ;
; -2.538 ; 0.026        ; 2.564          ; High Pulse Width ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a1~portb_memory_reg0  ;
; -2.538 ; 0.026        ; 2.564          ; Low Pulse Width  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a1~portb_memory_reg0  ;
; -2.538 ; 0.026        ; 2.564          ; High Pulse Width ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a2~portb_memory_reg0  ;
; -2.538 ; 0.026        ; 2.564          ; Low Pulse Width  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a2~portb_memory_reg0  ;
; -2.538 ; 0.026        ; 2.564          ; High Pulse Width ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a3~portb_memory_reg0  ;
; -2.538 ; 0.026        ; 2.564          ; Low Pulse Width  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a3~portb_memory_reg0  ;
; -2.538 ; 0.026        ; 2.564          ; High Pulse Width ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a4~portb_memory_reg0  ;
; -2.538 ; 0.026        ; 2.564          ; Low Pulse Width  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a4~portb_memory_reg0  ;
; -2.538 ; 0.026        ; 2.564          ; High Pulse Width ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a5~portb_memory_reg0  ;
; -2.538 ; 0.026        ; 2.564          ; Low Pulse Width  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a5~portb_memory_reg0  ;
; -2.538 ; 0.026        ; 2.564          ; High Pulse Width ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a6~portb_memory_reg0  ;
; -2.538 ; 0.026        ; 2.564          ; Low Pulse Width  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a6~portb_memory_reg0  ;
; -2.538 ; 0.026        ; 2.564          ; High Pulse Width ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a7~portb_memory_reg0  ;
; -2.538 ; 0.026        ; 2.564          ; Low Pulse Width  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a7~portb_memory_reg0  ;
; -2.538 ; 0.026        ; 2.564          ; High Pulse Width ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a8~portb_memory_reg0  ;
; -2.538 ; 0.026        ; 2.564          ; Low Pulse Width  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a8~portb_memory_reg0  ;
; -2.538 ; 0.026        ; 2.564          ; High Pulse Width ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a9~portb_memory_reg0  ;
; -2.538 ; 0.026        ; 2.564          ; Low Pulse Width  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a9~portb_memory_reg0  ;
; -2.256 ; 0.308        ; 2.564          ; High Pulse Width ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Fall       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_address_reg0 ;
; -2.256 ; 0.308        ; 2.564          ; Low Pulse Width  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Fall       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_address_reg0 ;
; -2.256 ; 0.308        ; 2.564          ; High Pulse Width ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Fall       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_address_reg1 ;
; -2.256 ; 0.308        ; 2.564          ; Low Pulse Width  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Fall       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_address_reg1 ;
; -2.256 ; 0.308        ; 2.564          ; High Pulse Width ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Fall       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_address_reg2 ;
; -2.256 ; 0.308        ; 2.564          ; Low Pulse Width  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Fall       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_address_reg2 ;
; -2.256 ; 0.308        ; 2.564          ; High Pulse Width ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Fall       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_address_reg3 ;
; -2.256 ; 0.308        ; 2.564          ; Low Pulse Width  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Fall       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_address_reg3 ;
; -2.256 ; 0.308        ; 2.564          ; High Pulse Width ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Fall       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_address_reg4 ;
; -2.256 ; 0.308        ; 2.564          ; Low Pulse Width  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Fall       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_address_reg4 ;
; -2.256 ; 0.308        ; 2.564          ; High Pulse Width ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Fall       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_address_reg5 ;
; -2.256 ; 0.308        ; 2.564          ; Low Pulse Width  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Fall       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_address_reg5 ;
; -2.256 ; 0.308        ; 2.564          ; High Pulse Width ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Fall       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_address_reg6 ;
; -2.256 ; 0.308        ; 2.564          ; Low Pulse Width  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Fall       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_address_reg6 ;
; -2.256 ; 0.308        ; 2.564          ; High Pulse Width ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Fall       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_address_reg7 ;
; -2.256 ; 0.308        ; 2.564          ; Low Pulse Width  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Fall       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_address_reg7 ;
; -2.256 ; 0.308        ; 2.564          ; High Pulse Width ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Fall       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg0  ;
; -2.256 ; 0.308        ; 2.564          ; Low Pulse Width  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Fall       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg0  ;
+--------+--------------+----------------+------------------+---------------------------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLOCK_50'                                                                                                                                                                                 ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                                                                                                                 ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------------------------------------------------------------------------------------------------+
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; CLOCK_50 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~porta_address_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~porta_address_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; CLOCK_50 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~porta_address_reg1 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~porta_address_reg1 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; CLOCK_50 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~porta_address_reg2 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~porta_address_reg2 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; CLOCK_50 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~porta_address_reg3 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~porta_address_reg3 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; CLOCK_50 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~porta_address_reg4 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~porta_address_reg4 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; CLOCK_50 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~porta_address_reg5 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~porta_address_reg5 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; CLOCK_50 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~porta_address_reg6 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~porta_address_reg6 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; CLOCK_50 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~porta_address_reg7 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~porta_address_reg7 ;
; -1.631 ; 1.000        ; 2.631          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                                                                                                                               ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ConditionCode:cc|Register:ccReg|out[0]                                                                                                 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ConditionCode:cc|Register:ccReg|out[0]                                                                                                 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ConditionCode:cc|Register:ccReg|out[0]~_Duplicate_1                                                                                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ConditionCode:cc|Register:ccReg|out[0]~_Duplicate_1                                                                                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ConditionCode:cc|Register:ccReg|out[1]                                                                                                 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ConditionCode:cc|Register:ccReg|out[1]                                                                                                 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ConditionCode:cc|Register:ccReg|out[1]~_Duplicate_1                                                                                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ConditionCode:cc|Register:ccReg|out[1]~_Duplicate_1                                                                                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ConditionCode:cc|Register:ccReg|out[2]                                                                                                 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ConditionCode:cc|Register:ccReg|out[2]                                                                                                 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ConditionCode:cc|Register:ccReg|out[2]~_Duplicate_1                                                                                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ConditionCode:cc|Register:ccReg|out[2]~_Duplicate_1                                                                                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]                                                                                       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]                                                                                       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1                                                                          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1                                                                          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; Microcontroller:control|Register:stateReg|out[1]                                                                                       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Microcontroller:control|Register:stateReg|out[1]                                                                                       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; Microcontroller:control|Register:stateReg|out[1]~_Duplicate_1                                                                          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Microcontroller:control|Register:stateReg|out[1]~_Duplicate_1                                                                          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; Microcontroller:control|Register:stateReg|out[2]                                                                                       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Microcontroller:control|Register:stateReg|out[2]                                                                                       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; Microcontroller:control|Register:stateReg|out[2]~_Duplicate_1                                                                          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Microcontroller:control|Register:stateReg|out[2]~_Duplicate_1                                                                          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; Microcontroller:control|Register:stateReg|out[3]                                                                                       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Microcontroller:control|Register:stateReg|out[3]                                                                                       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; Microcontroller:control|Register:stateReg|out[3]~_Duplicate_1                                                                          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Microcontroller:control|Register:stateReg|out[3]~_Duplicate_1                                                                          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; Microcontroller:control|Register:stateReg|out[4]                                                                                       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Microcontroller:control|Register:stateReg|out[4]                                                                                       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; Microcontroller:control|Register:stateReg|out[4]~_Duplicate_1                                                                          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Microcontroller:control|Register:stateReg|out[4]~_Duplicate_1                                                                          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; Microcontroller:control|Register:stateReg|out[5]                                                                                       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Microcontroller:control|Register:stateReg|out[5]                                                                                       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; Microcontroller:control|Register:stateReg|out[5]~_Duplicate_1                                                                          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Microcontroller:control|Register:stateReg|out[5]~_Duplicate_1                                                                          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; RegFile:REG|Register:create_regs[0].r|out[0]                                                                                           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; RegFile:REG|Register:create_regs[0].r|out[0]                                                                                           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; RegFile:REG|Register:create_regs[0].r|out[10]                                                                                          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; RegFile:REG|Register:create_regs[0].r|out[10]                                                                                          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; RegFile:REG|Register:create_regs[0].r|out[11]                                                                                          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; RegFile:REG|Register:create_regs[0].r|out[11]                                                                                          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; RegFile:REG|Register:create_regs[0].r|out[12]                                                                                          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; RegFile:REG|Register:create_regs[0].r|out[12]                                                                                          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; RegFile:REG|Register:create_regs[0].r|out[13]                                                                                          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; RegFile:REG|Register:create_regs[0].r|out[13]                                                                                          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; RegFile:REG|Register:create_regs[0].r|out[14]                                                                                          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; RegFile:REG|Register:create_regs[0].r|out[14]                                                                                          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; RegFile:REG|Register:create_regs[0].r|out[15]                                                                                          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; RegFile:REG|Register:create_regs[0].r|out[15]                                                                                          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; RegFile:REG|Register:create_regs[0].r|out[1]                                                                                           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; RegFile:REG|Register:create_regs[0].r|out[1]                                                                                           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; RegFile:REG|Register:create_regs[0].r|out[2]                                                                                           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; RegFile:REG|Register:create_regs[0].r|out[2]                                                                                           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; RegFile:REG|Register:create_regs[0].r|out[3]                                                                                           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; RegFile:REG|Register:create_regs[0].r|out[3]                                                                                           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; RegFile:REG|Register:create_regs[0].r|out[4]                                                                                           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; RegFile:REG|Register:create_regs[0].r|out[4]                                                                                           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; RegFile:REG|Register:create_regs[0].r|out[5]                                                                                           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; RegFile:REG|Register:create_regs[0].r|out[5]                                                                                           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; RegFile:REG|Register:create_regs[0].r|out[6]                                                                                           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; RegFile:REG|Register:create_regs[0].r|out[6]                                                                                           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; RegFile:REG|Register:create_regs[0].r|out[7]                                                                                           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; RegFile:REG|Register:create_regs[0].r|out[7]                                                                                           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; RegFile:REG|Register:create_regs[0].r|out[8]                                                                                           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; RegFile:REG|Register:create_regs[0].r|out[8]                                                                                           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; RegFile:REG|Register:create_regs[0].r|out[9]                                                                                           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; RegFile:REG|Register:create_regs[0].r|out[9]                                                                                           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; RegFile:REG|Register:create_regs[1].r|out[0]                                                                                           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; RegFile:REG|Register:create_regs[1].r|out[0]                                                                                           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; RegFile:REG|Register:create_regs[1].r|out[10]                                                                                          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; RegFile:REG|Register:create_regs[1].r|out[10]                                                                                          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; RegFile:REG|Register:create_regs[1].r|out[11]                                                                                          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; RegFile:REG|Register:create_regs[1].r|out[11]                                                                                          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; RegFile:REG|Register:create_regs[1].r|out[12]                                                                                          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; RegFile:REG|Register:create_regs[1].r|out[12]                                                                                          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; RegFile:REG|Register:create_regs[1].r|out[13]                                                                                          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; RegFile:REG|Register:create_regs[1].r|out[13]                                                                                          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; RegFile:REG|Register:create_regs[1].r|out[14]                                                                                          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; RegFile:REG|Register:create_regs[1].r|out[14]                                                                                          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; RegFile:REG|Register:create_regs[1].r|out[15]                                                                                          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; RegFile:REG|Register:create_regs[1].r|out[15]                                                                                          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; RegFile:REG|Register:create_regs[1].r|out[1]                                                                                           ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                                                                              ;
+-----------+---------------------------------------------------------------+--------+--------+------------+---------------------------------------------------------------+
; Data Port ; Clock Port                                                    ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                               ;
+-----------+---------------------------------------------------------------+--------+--------+------------+---------------------------------------------------------------+
; KEY[*]    ; CLOCK_50                                                      ; 8.923  ; 8.923  ; Rise       ; CLOCK_50                                                      ;
;  KEY[0]   ; CLOCK_50                                                      ; 8.923  ; 8.923  ; Rise       ; CLOCK_50                                                      ;
; KEY[*]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 2.653  ; 2.653  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  KEY[0]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 2.135  ; 2.135  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  KEY[1]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 2.653  ; 2.653  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  KEY[2]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 2.039  ; 2.039  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  KEY[3]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 2.085  ; 2.085  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; SW[*]     ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -1.856 ; -1.856 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SW[0]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -2.554 ; -2.554 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SW[1]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -1.856 ; -1.856 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SW[2]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -2.273 ; -2.273 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SW[3]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -3.113 ; -3.113 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SW[4]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -3.109 ; -3.109 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SW[5]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -3.172 ; -3.172 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SW[6]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -3.551 ; -3.551 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SW[7]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -3.282 ; -3.282 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SW[8]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -3.187 ; -3.187 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SW[9]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -2.923 ; -2.923 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; KEY[*]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 2.483  ; 2.483  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  KEY[0]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 1.965  ; 1.965  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  KEY[1]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 2.483  ; 2.483  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  KEY[2]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 1.869  ; 1.869  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  KEY[3]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 1.915  ; 1.915  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; SW[*]     ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -2.026 ; -2.026 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SW[0]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -2.724 ; -2.724 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SW[1]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -2.026 ; -2.026 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SW[2]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -2.443 ; -2.443 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SW[3]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -3.283 ; -3.283 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SW[4]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -3.279 ; -3.279 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SW[5]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -3.342 ; -3.342 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SW[6]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -3.721 ; -3.721 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SW[7]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -3.452 ; -3.452 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SW[8]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -3.357 ; -3.357 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SW[9]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -3.093 ; -3.093 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
+-----------+---------------------------------------------------------------+--------+--------+------------+---------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                                                               ;
+-----------+---------------------------------------------------------------+--------+--------+------------+---------------------------------------------------------------+
; Data Port ; Clock Port                                                    ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                               ;
+-----------+---------------------------------------------------------------+--------+--------+------------+---------------------------------------------------------------+
; KEY[*]    ; CLOCK_50                                                      ; 2.676  ; 2.676  ; Rise       ; CLOCK_50                                                      ;
;  KEY[0]   ; CLOCK_50                                                      ; 2.676  ; 2.676  ; Rise       ; CLOCK_50                                                      ;
; KEY[*]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -0.427 ; -0.427 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  KEY[0]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -0.783 ; -0.783 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  KEY[1]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -1.309 ; -1.309 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  KEY[2]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -0.427 ; -0.427 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  KEY[3]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -1.297 ; -1.297 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; SW[*]     ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.723  ; 4.723  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SW[0]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.906  ; 3.906  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SW[1]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.200  ; 3.200  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SW[2]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.885  ; 3.885  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SW[3]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.901  ; 3.901  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SW[4]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.400  ; 4.400  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SW[5]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.515  ; 4.515  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SW[6]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.723  ; 4.723  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SW[7]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.621  ; 4.621  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SW[8]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.524  ; 4.524  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SW[9]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.242  ; 4.242  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; KEY[*]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -0.539 ; -0.539 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  KEY[0]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -0.895 ; -0.895 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  KEY[1]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -1.421 ; -1.421 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  KEY[2]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -0.539 ; -0.539 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  KEY[3]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -1.409 ; -1.409 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; SW[*]     ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.611  ; 4.611  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SW[0]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.794  ; 3.794  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SW[1]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.088  ; 3.088  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SW[2]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.773  ; 3.773  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SW[3]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.789  ; 3.789  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SW[4]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.288  ; 4.288  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SW[5]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.403  ; 4.403  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SW[6]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.611  ; 4.611  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SW[7]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.509  ; 4.509  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SW[8]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.412  ; 4.412  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SW[9]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.130  ; 4.130  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
+-----------+---------------------------------------------------------------+--------+--------+------------+---------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                                                           ;
+------------------+---------------------------------------------------------------+--------+--------+------------+---------------------------------------------------------------+
; Data Port        ; Clock Port                                                    ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                               ;
+------------------+---------------------------------------------------------------+--------+--------+------------+---------------------------------------------------------------+
; BUS_out[*]       ; CLOCK_50                                                      ; 20.351 ; 20.351 ; Rise       ; CLOCK_50                                                      ;
;  BUS_out[0]      ; CLOCK_50                                                      ; 17.880 ; 17.880 ; Rise       ; CLOCK_50                                                      ;
;  BUS_out[1]      ; CLOCK_50                                                      ; 18.002 ; 18.002 ; Rise       ; CLOCK_50                                                      ;
;  BUS_out[2]      ; CLOCK_50                                                      ; 18.308 ; 18.308 ; Rise       ; CLOCK_50                                                      ;
;  BUS_out[3]      ; CLOCK_50                                                      ; 18.479 ; 18.479 ; Rise       ; CLOCK_50                                                      ;
;  BUS_out[4]      ; CLOCK_50                                                      ; 18.921 ; 18.921 ; Rise       ; CLOCK_50                                                      ;
;  BUS_out[5]      ; CLOCK_50                                                      ; 19.182 ; 19.182 ; Rise       ; CLOCK_50                                                      ;
;  BUS_out[6]      ; CLOCK_50                                                      ; 20.351 ; 20.351 ; Rise       ; CLOCK_50                                                      ;
;  BUS_out[7]      ; CLOCK_50                                                      ; 19.572 ; 19.572 ; Rise       ; CLOCK_50                                                      ;
;  BUS_out[8]      ; CLOCK_50                                                      ; 19.014 ; 19.014 ; Rise       ; CLOCK_50                                                      ;
;  BUS_out[9]      ; CLOCK_50                                                      ; 18.777 ; 18.777 ; Rise       ; CLOCK_50                                                      ;
;  BUS_out[10]     ; CLOCK_50                                                      ; 19.874 ; 19.874 ; Rise       ; CLOCK_50                                                      ;
;  BUS_out[11]     ; CLOCK_50                                                      ; 18.817 ; 18.817 ; Rise       ; CLOCK_50                                                      ;
;  BUS_out[12]     ; CLOCK_50                                                      ; 19.907 ; 19.907 ; Rise       ; CLOCK_50                                                      ;
;  BUS_out[13]     ; CLOCK_50                                                      ; 20.181 ; 20.181 ; Rise       ; CLOCK_50                                                      ;
;  BUS_out[14]     ; CLOCK_50                                                      ; 20.201 ; 20.201 ; Rise       ; CLOCK_50                                                      ;
;  BUS_out[15]     ; CLOCK_50                                                      ; 18.729 ; 18.729 ; Rise       ; CLOCK_50                                                      ;
; CC_out[*]        ; CLOCK_50                                                      ; 6.177  ; 6.177  ; Rise       ; CLOCK_50                                                      ;
;  CC_out[0]       ; CLOCK_50                                                      ; 6.167  ; 6.167  ; Rise       ; CLOCK_50                                                      ;
;  CC_out[1]       ; CLOCK_50                                                      ; 6.177  ; 6.177  ; Rise       ; CLOCK_50                                                      ;
;  CC_out[2]       ; CLOCK_50                                                      ; 5.634  ; 5.634  ; Rise       ; CLOCK_50                                                      ;
; IR_out[*]        ; CLOCK_50                                                      ; 6.197  ; 6.197  ; Rise       ; CLOCK_50                                                      ;
;  IR_out[0]       ; CLOCK_50                                                      ; 6.156  ; 6.156  ; Rise       ; CLOCK_50                                                      ;
;  IR_out[1]       ; CLOCK_50                                                      ; 6.187  ; 6.187  ; Rise       ; CLOCK_50                                                      ;
;  IR_out[2]       ; CLOCK_50                                                      ; 5.609  ; 5.609  ; Rise       ; CLOCK_50                                                      ;
;  IR_out[3]       ; CLOCK_50                                                      ; 6.167  ; 6.167  ; Rise       ; CLOCK_50                                                      ;
;  IR_out[4]       ; CLOCK_50                                                      ; 6.196  ; 6.196  ; Rise       ; CLOCK_50                                                      ;
;  IR_out[5]       ; CLOCK_50                                                      ; 6.187  ; 6.187  ; Rise       ; CLOCK_50                                                      ;
;  IR_out[6]       ; CLOCK_50                                                      ; 6.197  ; 6.197  ; Rise       ; CLOCK_50                                                      ;
;  IR_out[7]       ; CLOCK_50                                                      ; 6.176  ; 6.176  ; Rise       ; CLOCK_50                                                      ;
;  IR_out[8]       ; CLOCK_50                                                      ; 6.162  ; 6.162  ; Rise       ; CLOCK_50                                                      ;
;  IR_out[9]       ; CLOCK_50                                                      ; 6.164  ; 6.164  ; Rise       ; CLOCK_50                                                      ;
;  IR_out[10]      ; CLOCK_50                                                      ; 6.158  ; 6.158  ; Rise       ; CLOCK_50                                                      ;
;  IR_out[11]      ; CLOCK_50                                                      ; 5.605  ; 5.605  ; Rise       ; CLOCK_50                                                      ;
;  IR_out[12]      ; CLOCK_50                                                      ; 6.162  ; 6.162  ; Rise       ; CLOCK_50                                                      ;
;  IR_out[13]      ; CLOCK_50                                                      ; 6.165  ; 6.165  ; Rise       ; CLOCK_50                                                      ;
;  IR_out[14]      ; CLOCK_50                                                      ; 5.622  ; 5.622  ; Rise       ; CLOCK_50                                                      ;
;  IR_out[15]      ; CLOCK_50                                                      ; 6.190  ; 6.190  ; Rise       ; CLOCK_50                                                      ;
; MAR_out[*]       ; CLOCK_50                                                      ; 6.196  ; 6.196  ; Rise       ; CLOCK_50                                                      ;
;  MAR_out[0]      ; CLOCK_50                                                      ; 6.183  ; 6.183  ; Rise       ; CLOCK_50                                                      ;
;  MAR_out[1]      ; CLOCK_50                                                      ; 6.195  ; 6.195  ; Rise       ; CLOCK_50                                                      ;
;  MAR_out[2]      ; CLOCK_50                                                      ; 6.178  ; 6.178  ; Rise       ; CLOCK_50                                                      ;
;  MAR_out[3]      ; CLOCK_50                                                      ; 6.157  ; 6.157  ; Rise       ; CLOCK_50                                                      ;
;  MAR_out[4]      ; CLOCK_50                                                      ; 5.595  ; 5.595  ; Rise       ; CLOCK_50                                                      ;
;  MAR_out[5]      ; CLOCK_50                                                      ; 6.196  ; 6.196  ; Rise       ; CLOCK_50                                                      ;
;  MAR_out[6]      ; CLOCK_50                                                      ; 5.612  ; 5.612  ; Rise       ; CLOCK_50                                                      ;
;  MAR_out[7]      ; CLOCK_50                                                      ; 5.625  ; 5.625  ; Rise       ; CLOCK_50                                                      ;
;  MAR_out[8]      ; CLOCK_50                                                      ; 6.182  ; 6.182  ; Rise       ; CLOCK_50                                                      ;
;  MAR_out[9]      ; CLOCK_50                                                      ; 6.177  ; 6.177  ; Rise       ; CLOCK_50                                                      ;
;  MAR_out[10]     ; CLOCK_50                                                      ; 6.164  ; 6.164  ; Rise       ; CLOCK_50                                                      ;
;  MAR_out[11]     ; CLOCK_50                                                      ; 5.632  ; 5.632  ; Rise       ; CLOCK_50                                                      ;
;  MAR_out[12]     ; CLOCK_50                                                      ; 6.177  ; 6.177  ; Rise       ; CLOCK_50                                                      ;
;  MAR_out[13]     ; CLOCK_50                                                      ; 6.165  ; 6.165  ; Rise       ; CLOCK_50                                                      ;
;  MAR_out[14]     ; CLOCK_50                                                      ; 5.622  ; 5.622  ; Rise       ; CLOCK_50                                                      ;
;  MAR_out[15]     ; CLOCK_50                                                      ; 6.160  ; 6.160  ; Rise       ; CLOCK_50                                                      ;
; MDR_out[*]       ; CLOCK_50                                                      ; 6.198  ; 6.198  ; Rise       ; CLOCK_50                                                      ;
;  MDR_out[0]      ; CLOCK_50                                                      ; 6.188  ; 6.188  ; Rise       ; CLOCK_50                                                      ;
;  MDR_out[1]      ; CLOCK_50                                                      ; 5.604  ; 5.604  ; Rise       ; CLOCK_50                                                      ;
;  MDR_out[2]      ; CLOCK_50                                                      ; 5.600  ; 5.600  ; Rise       ; CLOCK_50                                                      ;
;  MDR_out[3]      ; CLOCK_50                                                      ; 6.191  ; 6.191  ; Rise       ; CLOCK_50                                                      ;
;  MDR_out[4]      ; CLOCK_50                                                      ; 6.198  ; 6.198  ; Rise       ; CLOCK_50                                                      ;
;  MDR_out[5]      ; CLOCK_50                                                      ; 5.606  ; 5.606  ; Rise       ; CLOCK_50                                                      ;
;  MDR_out[6]      ; CLOCK_50                                                      ; 6.186  ; 6.186  ; Rise       ; CLOCK_50                                                      ;
;  MDR_out[7]      ; CLOCK_50                                                      ; 5.606  ; 5.606  ; Rise       ; CLOCK_50                                                      ;
;  MDR_out[8]      ; CLOCK_50                                                      ; 6.184  ; 6.184  ; Rise       ; CLOCK_50                                                      ;
;  MDR_out[9]      ; CLOCK_50                                                      ; 5.625  ; 5.625  ; Rise       ; CLOCK_50                                                      ;
;  MDR_out[10]     ; CLOCK_50                                                      ; 5.632  ; 5.632  ; Rise       ; CLOCK_50                                                      ;
;  MDR_out[11]     ; CLOCK_50                                                      ; 6.198  ; 6.198  ; Rise       ; CLOCK_50                                                      ;
;  MDR_out[12]     ; CLOCK_50                                                      ; 6.198  ; 6.198  ; Rise       ; CLOCK_50                                                      ;
;  MDR_out[13]     ; CLOCK_50                                                      ; 5.625  ; 5.625  ; Rise       ; CLOCK_50                                                      ;
;  MDR_out[14]     ; CLOCK_50                                                      ; 6.191  ; 6.191  ; Rise       ; CLOCK_50                                                      ;
;  MDR_out[15]     ; CLOCK_50                                                      ; 5.622  ; 5.622  ; Rise       ; CLOCK_50                                                      ;
; MEM_EN_out       ; CLOCK_50                                                      ; 14.041 ; 14.041 ; Rise       ; CLOCK_50                                                      ;
; MEM_W_out        ; CLOCK_50                                                      ; 11.409 ; 11.409 ; Rise       ; CLOCK_50                                                      ;
; PC_out[*]        ; CLOCK_50                                                      ; 6.198  ; 6.198  ; Rise       ; CLOCK_50                                                      ;
;  PC_out[0]       ; CLOCK_50                                                      ; 6.166  ; 6.166  ; Rise       ; CLOCK_50                                                      ;
;  PC_out[1]       ; CLOCK_50                                                      ; 5.616  ; 5.616  ; Rise       ; CLOCK_50                                                      ;
;  PC_out[2]       ; CLOCK_50                                                      ; 6.185  ; 6.185  ; Rise       ; CLOCK_50                                                      ;
;  PC_out[3]       ; CLOCK_50                                                      ; 6.182  ; 6.182  ; Rise       ; CLOCK_50                                                      ;
;  PC_out[4]       ; CLOCK_50                                                      ; 5.610  ; 5.610  ; Rise       ; CLOCK_50                                                      ;
;  PC_out[5]       ; CLOCK_50                                                      ; 6.198  ; 6.198  ; Rise       ; CLOCK_50                                                      ;
;  PC_out[6]       ; CLOCK_50                                                      ; 5.634  ; 5.634  ; Rise       ; CLOCK_50                                                      ;
;  PC_out[7]       ; CLOCK_50                                                      ; 5.634  ; 5.634  ; Rise       ; CLOCK_50                                                      ;
;  PC_out[8]       ; CLOCK_50                                                      ; 5.609  ; 5.609  ; Rise       ; CLOCK_50                                                      ;
;  PC_out[9]       ; CLOCK_50                                                      ; 5.609  ; 5.609  ; Rise       ; CLOCK_50                                                      ;
;  PC_out[10]      ; CLOCK_50                                                      ; 5.609  ; 5.609  ; Rise       ; CLOCK_50                                                      ;
;  PC_out[11]      ; CLOCK_50                                                      ; 5.582  ; 5.582  ; Rise       ; CLOCK_50                                                      ;
;  PC_out[12]      ; CLOCK_50                                                      ; 6.168  ; 6.168  ; Rise       ; CLOCK_50                                                      ;
;  PC_out[13]      ; CLOCK_50                                                      ; 5.605  ; 5.605  ; Rise       ; CLOCK_50                                                      ;
;  PC_out[14]      ; CLOCK_50                                                      ; 5.596  ; 5.596  ; Rise       ; CLOCK_50                                                      ;
;  PC_out[15]      ; CLOCK_50                                                      ; 5.595  ; 5.595  ; Rise       ; CLOCK_50                                                      ;
; SIGNALS_out[*]   ; CLOCK_50                                                      ; 14.061 ; 14.061 ; Rise       ; CLOCK_50                                                      ;
;  SIGNALS_out[0]  ; CLOCK_50                                                      ; 14.061 ; 14.061 ; Rise       ; CLOCK_50                                                      ;
;  SIGNALS_out[1]  ; CLOCK_50                                                      ; 11.449 ; 11.449 ; Rise       ; CLOCK_50                                                      ;
;  SIGNALS_out[2]  ; CLOCK_50                                                      ; 11.749 ; 11.749 ; Rise       ; CLOCK_50                                                      ;
;  SIGNALS_out[3]  ; CLOCK_50                                                      ; 12.854 ; 12.854 ; Rise       ; CLOCK_50                                                      ;
;  SIGNALS_out[4]  ; CLOCK_50                                                      ; 12.290 ; 12.290 ; Rise       ; CLOCK_50                                                      ;
;  SIGNALS_out[5]  ; CLOCK_50                                                      ; 12.741 ; 12.741 ; Rise       ; CLOCK_50                                                      ;
;  SIGNALS_out[6]  ; CLOCK_50                                                      ; 12.683 ; 12.683 ; Rise       ; CLOCK_50                                                      ;
;  SIGNALS_out[7]  ; CLOCK_50                                                      ; 12.755 ; 12.755 ; Rise       ; CLOCK_50                                                      ;
;  SIGNALS_out[8]  ; CLOCK_50                                                      ; 12.276 ; 12.276 ; Rise       ; CLOCK_50                                                      ;
;  SIGNALS_out[9]  ; CLOCK_50                                                      ; 12.392 ; 12.392 ; Rise       ; CLOCK_50                                                      ;
;  SIGNALS_out[10] ; CLOCK_50                                                      ; 12.376 ; 12.376 ; Rise       ; CLOCK_50                                                      ;
;  SIGNALS_out[11] ; CLOCK_50                                                      ; 12.293 ; 12.293 ; Rise       ; CLOCK_50                                                      ;
;  SIGNALS_out[12] ; CLOCK_50                                                      ; 12.864 ; 12.864 ; Rise       ; CLOCK_50                                                      ;
;  SIGNALS_out[13] ; CLOCK_50                                                      ; 12.098 ; 12.098 ; Rise       ; CLOCK_50                                                      ;
;  SIGNALS_out[14] ; CLOCK_50                                                      ; 11.309 ; 11.309 ; Rise       ; CLOCK_50                                                      ;
;  SIGNALS_out[15] ; CLOCK_50                                                      ; 11.834 ; 11.834 ; Rise       ; CLOCK_50                                                      ;
;  SIGNALS_out[16] ; CLOCK_50                                                      ; 12.479 ; 12.479 ; Rise       ; CLOCK_50                                                      ;
;  SIGNALS_out[17] ; CLOCK_50                                                      ; 11.533 ; 11.533 ; Rise       ; CLOCK_50                                                      ;
;  SIGNALS_out[18] ; CLOCK_50                                                      ; 11.088 ; 11.088 ; Rise       ; CLOCK_50                                                      ;
;  SIGNALS_out[19] ; CLOCK_50                                                      ; 11.329 ; 11.329 ; Rise       ; CLOCK_50                                                      ;
;  SIGNALS_out[20] ; CLOCK_50                                                      ; 12.036 ; 12.036 ; Rise       ; CLOCK_50                                                      ;
;  SIGNALS_out[21] ; CLOCK_50                                                      ; 11.579 ; 11.579 ; Rise       ; CLOCK_50                                                      ;
;  SIGNALS_out[22] ; CLOCK_50                                                      ; 11.960 ; 11.960 ; Rise       ; CLOCK_50                                                      ;
;  SIGNALS_out[23] ; CLOCK_50                                                      ; 11.793 ; 11.793 ; Rise       ; CLOCK_50                                                      ;
;  SIGNALS_out[24] ; CLOCK_50                                                      ; 13.382 ; 13.382 ; Rise       ; CLOCK_50                                                      ;
;  SIGNALS_out[25] ; CLOCK_50                                                      ; 12.522 ; 12.522 ; Rise       ; CLOCK_50                                                      ;
;  SIGNALS_out[26] ; CLOCK_50                                                      ; 12.576 ; 12.576 ; Rise       ; CLOCK_50                                                      ;
;  SIGNALS_out[27] ; CLOCK_50                                                      ; 12.005 ; 12.005 ; Rise       ; CLOCK_50                                                      ;
; STATE_out[*]     ; CLOCK_50                                                      ; 12.919 ; 12.919 ; Rise       ; CLOCK_50                                                      ;
;  STATE_out[0]    ; CLOCK_50                                                      ; 6.164  ; 6.164  ; Rise       ; CLOCK_50                                                      ;
;  STATE_out[1]    ; CLOCK_50                                                      ; 12.887 ; 12.887 ; Rise       ; CLOCK_50                                                      ;
;  STATE_out[2]    ; CLOCK_50                                                      ; 12.919 ; 12.919 ; Rise       ; CLOCK_50                                                      ;
;  STATE_out[3]    ; CLOCK_50                                                      ; 12.857 ; 12.857 ; Rise       ; CLOCK_50                                                      ;
;  STATE_out[4]    ; CLOCK_50                                                      ; 12.909 ; 12.909 ; Rise       ; CLOCK_50                                                      ;
;  STATE_out[5]    ; CLOCK_50                                                      ; 12.887 ; 12.887 ; Rise       ; CLOCK_50                                                      ;
; BUS_out[*]       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 14.031 ; 14.031 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[0]      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 12.284 ; 12.284 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[1]      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 12.506 ; 12.506 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[2]      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 12.627 ; 12.627 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[3]      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 13.037 ; 13.037 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[4]      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 12.611 ; 12.611 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[5]      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 12.663 ; 12.663 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[6]      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 13.038 ; 13.038 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[7]      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 13.491 ; 13.491 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[8]      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 13.597 ; 13.597 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[9]      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 13.273 ; 13.273 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[10]     ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 13.979 ; 13.979 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[11]     ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 12.368 ; 12.368 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[12]     ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 13.297 ; 13.297 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[13]     ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 14.031 ; 14.031 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[14]     ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 13.959 ; 13.959 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[15]     ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 13.312 ; 13.312 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; HEX0[*]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.798 ; 10.798 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX0[0]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.768 ; 10.768 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX0[1]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.798 ; 10.798 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX0[2]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.792 ; 10.792 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX0[3]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.792 ; 10.792 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX0[4]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.794 ; 10.794 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX0[5]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.794 ; 10.794 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX0[6]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.794 ; 10.794 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; HEX1[*]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.819 ; 10.819 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX1[0]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.804 ; 10.804 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX1[1]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.773 ; 10.773 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX1[2]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.773 ; 10.773 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX1[3]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.783 ; 10.783 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX1[4]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.793 ; 10.793 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX1[5]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.819 ; 10.819 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX1[6]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.819 ; 10.819 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; HEX2[*]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.823 ; 10.823 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX2[0]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.779 ; 10.779 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX2[1]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.783 ; 10.783 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX2[2]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.823 ; 10.823 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX2[3]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.823 ; 10.823 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX2[4]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.806 ; 10.806 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX2[5]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.796 ; 10.796 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX2[6]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.809 ; 10.809 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; HEX3[*]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.816 ; 10.816 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX3[0]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.793 ; 10.793 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX3[1]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.816 ; 10.816 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX3[2]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.816 ; 10.816 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX3[3]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.788 ; 10.788 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX3[4]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.772 ; 10.772 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX3[5]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.799 ; 10.799 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX3[6]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.809 ; 10.809 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; LEDG[*]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.833 ; 10.833 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDG[0]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.804 ; 10.804 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDG[1]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.804 ; 10.804 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDG[2]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.804 ; 10.804 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDG[3]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.813 ; 10.813 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDG[4]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.829 ; 10.829 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDG[5]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.833 ; 10.833 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDG[6]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.833 ; 10.833 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDG[7]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.833 ; 10.833 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; LEDR[*]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.829 ; 10.829 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDR[0]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.812 ; 10.812 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDR[1]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.793 ; 10.793 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDR[2]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.813 ; 10.813 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDR[3]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.829 ; 10.829 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDR[4]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.807 ; 10.807 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDR[5]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.819 ; 10.819 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDR[6]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.819 ; 10.819 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDR[7]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.807 ; 10.807 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDR[8]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.783 ; 10.783 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDR[9]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.779 ; 10.779 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; MEMORY_out[*]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 11.371 ; 11.371 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[0]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 11.368 ; 11.368 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[1]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 11.358 ; 11.358 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[2]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 11.352 ; 11.352 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[3]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 11.346 ; 11.346 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[4]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.795 ; 10.795 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[5]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 11.369 ; 11.369 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[6]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 11.350 ; 11.350 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[7]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 11.351 ; 11.351 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[8]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 11.351 ; 11.351 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[9]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 11.371 ; 11.371 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[10]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.784 ; 10.784 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[11]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 11.356 ; 11.356 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[12]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.765 ; 10.765 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[13]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 11.336 ; 11.336 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[14]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 11.349 ; 11.349 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[15]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.779 ; 10.779 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; MEM_EN_out       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.474 ; 10.362 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; MEM_W_out        ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 7.382  ; 7.382  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; SIGNALS_out[*]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.494 ; 10.382 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[0]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.494 ; 10.382 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[1]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 7.422  ; 7.422  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[2]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 7.679  ; 7.679  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[3]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.454  ; 9.454  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[5]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 8.952  ; 8.952  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[6]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.058  ; 9.058  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[7]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 7.925  ; 7.925  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[8]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.686  ; 9.686  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[9]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 8.783  ; 8.902  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[10] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;        ; 8.590  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[11] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 8.140  ; 8.140  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[12] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.464  ; 9.464  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[13] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 8.070  ; 8.070  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[14] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 7.223  ; 7.223  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[15] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 7.781  ; 7.781  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[16] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 8.365  ;        ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[17] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;        ; 7.747  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[18] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 7.651  ;        ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[20] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;        ; 8.250  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[21] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 8.012  ;        ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[22] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;        ; 8.035  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[23] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 7.349  ; 7.349  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[24] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 8.633  ; 9.596  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[25] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.036  ; 9.036  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[26] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.009  ; 8.288  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[27] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;        ; 8.219  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; BUS_out[*]       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 14.031 ; 14.031 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[0]      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 12.284 ; 12.284 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[1]      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 12.506 ; 12.506 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[2]      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 12.627 ; 12.627 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[3]      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 13.037 ; 13.037 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[4]      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 12.611 ; 12.611 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[5]      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 12.663 ; 12.663 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[6]      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 13.038 ; 13.038 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[7]      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 13.491 ; 13.491 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[8]      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 13.597 ; 13.597 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[9]      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 13.273 ; 13.273 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[10]     ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 13.979 ; 13.979 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[11]     ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 12.368 ; 12.368 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[12]     ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 13.297 ; 13.297 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[13]     ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 14.031 ; 14.031 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[14]     ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 13.959 ; 13.959 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[15]     ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 13.312 ; 13.312 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; HEX0[*]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.686 ; 10.686 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX0[0]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.656 ; 10.656 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX0[1]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.686 ; 10.686 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX0[2]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.680 ; 10.680 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX0[3]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.680 ; 10.680 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX0[4]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.682 ; 10.682 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX0[5]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.682 ; 10.682 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX0[6]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.682 ; 10.682 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; HEX1[*]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.707 ; 10.707 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX1[0]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.692 ; 10.692 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX1[1]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.661 ; 10.661 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX1[2]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.661 ; 10.661 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX1[3]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.671 ; 10.671 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX1[4]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.681 ; 10.681 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX1[5]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.707 ; 10.707 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX1[6]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.707 ; 10.707 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; HEX2[*]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.711 ; 10.711 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX2[0]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.667 ; 10.667 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX2[1]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.671 ; 10.671 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX2[2]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.711 ; 10.711 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX2[3]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.711 ; 10.711 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX2[4]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.694 ; 10.694 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX2[5]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.684 ; 10.684 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX2[6]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.697 ; 10.697 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; HEX3[*]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.704 ; 10.704 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX3[0]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.681 ; 10.681 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX3[1]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.704 ; 10.704 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX3[2]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.704 ; 10.704 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX3[3]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.676 ; 10.676 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX3[4]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.660 ; 10.660 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX3[5]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.687 ; 10.687 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX3[6]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.697 ; 10.697 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; LEDG[*]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.721 ; 10.721 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDG[0]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.692 ; 10.692 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDG[1]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.692 ; 10.692 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDG[2]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.692 ; 10.692 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDG[3]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.701 ; 10.701 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDG[4]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.717 ; 10.717 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDG[5]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.721 ; 10.721 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDG[6]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.721 ; 10.721 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDG[7]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.721 ; 10.721 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; LEDR[*]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.717 ; 10.717 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDR[0]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.700 ; 10.700 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDR[1]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.681 ; 10.681 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDR[2]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.701 ; 10.701 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDR[3]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.717 ; 10.717 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDR[4]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.695 ; 10.695 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDR[5]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.707 ; 10.707 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDR[6]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.707 ; 10.707 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDR[7]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.695 ; 10.695 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDR[8]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.671 ; 10.671 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDR[9]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.667 ; 10.667 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; MEMORY_out[*]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 11.259 ; 11.259 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[0]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 11.256 ; 11.256 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[1]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 11.246 ; 11.246 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[2]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 11.240 ; 11.240 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[3]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 11.234 ; 11.234 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[4]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.683 ; 10.683 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[5]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 11.257 ; 11.257 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[6]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 11.238 ; 11.238 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[7]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 11.239 ; 11.239 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[8]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 11.239 ; 11.239 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[9]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 11.259 ; 11.259 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[10]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.672 ; 10.672 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[11]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 11.244 ; 11.244 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[12]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.653 ; 10.653 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[13]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 11.224 ; 11.224 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[14]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 11.237 ; 11.237 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[15]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.667 ; 10.667 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; MEM_EN_out       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.362 ; 10.474 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; MEM_W_out        ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 7.382  ; 7.382  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; SIGNALS_out[*]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.382 ; 10.494 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[0]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.382 ; 10.494 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[1]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 7.422  ; 7.422  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[2]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 7.679  ; 7.679  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[3]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.454  ; 9.454  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[5]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 8.952  ; 8.952  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[6]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.058  ; 9.058  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[7]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 7.925  ; 7.925  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[8]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.686  ; 9.686  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[9]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 8.902  ; 8.783  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[10] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 8.590  ;        ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[11] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 8.140  ; 8.140  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[12] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.464  ; 9.464  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[13] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 8.070  ; 8.070  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[14] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 7.223  ; 7.223  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[15] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 7.781  ; 7.781  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[16] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;        ; 8.365  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[17] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 7.747  ;        ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[18] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;        ; 7.651  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[20] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 8.250  ;        ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[21] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;        ; 8.012  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[22] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 8.035  ;        ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[23] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 7.349  ; 7.349  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[24] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.596  ; 8.633  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[25] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.036  ; 9.036  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[26] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 8.288  ; 9.009  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[27] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 8.219  ;        ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
+------------------+---------------------------------------------------------------+--------+--------+------------+---------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                                                                   ;
+------------------+---------------------------------------------------------------+--------+--------+------------+---------------------------------------------------------------+
; Data Port        ; Clock Port                                                    ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                               ;
+------------------+---------------------------------------------------------------+--------+--------+------------+---------------------------------------------------------------+
; BUS_out[*]       ; CLOCK_50                                                      ; 9.785  ; 9.785  ; Rise       ; CLOCK_50                                                      ;
;  BUS_out[0]      ; CLOCK_50                                                      ; 11.505 ; 11.505 ; Rise       ; CLOCK_50                                                      ;
;  BUS_out[1]      ; CLOCK_50                                                      ; 12.294 ; 12.294 ; Rise       ; CLOCK_50                                                      ;
;  BUS_out[2]      ; CLOCK_50                                                      ; 10.117 ; 10.117 ; Rise       ; CLOCK_50                                                      ;
;  BUS_out[3]      ; CLOCK_50                                                      ; 11.697 ; 11.697 ; Rise       ; CLOCK_50                                                      ;
;  BUS_out[4]      ; CLOCK_50                                                      ; 10.656 ; 10.656 ; Rise       ; CLOCK_50                                                      ;
;  BUS_out[5]      ; CLOCK_50                                                      ; 11.342 ; 11.342 ; Rise       ; CLOCK_50                                                      ;
;  BUS_out[6]      ; CLOCK_50                                                      ; 11.297 ; 11.297 ; Rise       ; CLOCK_50                                                      ;
;  BUS_out[7]      ; CLOCK_50                                                      ; 11.141 ; 11.141 ; Rise       ; CLOCK_50                                                      ;
;  BUS_out[8]      ; CLOCK_50                                                      ; 10.358 ; 10.358 ; Rise       ; CLOCK_50                                                      ;
;  BUS_out[9]      ; CLOCK_50                                                      ; 11.004 ; 11.004 ; Rise       ; CLOCK_50                                                      ;
;  BUS_out[10]     ; CLOCK_50                                                      ; 10.602 ; 10.602 ; Rise       ; CLOCK_50                                                      ;
;  BUS_out[11]     ; CLOCK_50                                                      ; 9.785  ; 9.785  ; Rise       ; CLOCK_50                                                      ;
;  BUS_out[12]     ; CLOCK_50                                                      ; 10.661 ; 10.661 ; Rise       ; CLOCK_50                                                      ;
;  BUS_out[13]     ; CLOCK_50                                                      ; 11.623 ; 11.623 ; Rise       ; CLOCK_50                                                      ;
;  BUS_out[14]     ; CLOCK_50                                                      ; 11.576 ; 11.576 ; Rise       ; CLOCK_50                                                      ;
;  BUS_out[15]     ; CLOCK_50                                                      ; 10.728 ; 10.728 ; Rise       ; CLOCK_50                                                      ;
; CC_out[*]        ; CLOCK_50                                                      ; 5.634  ; 5.634  ; Rise       ; CLOCK_50                                                      ;
;  CC_out[0]       ; CLOCK_50                                                      ; 6.167  ; 6.167  ; Rise       ; CLOCK_50                                                      ;
;  CC_out[1]       ; CLOCK_50                                                      ; 6.177  ; 6.177  ; Rise       ; CLOCK_50                                                      ;
;  CC_out[2]       ; CLOCK_50                                                      ; 5.634  ; 5.634  ; Rise       ; CLOCK_50                                                      ;
; IR_out[*]        ; CLOCK_50                                                      ; 5.605  ; 5.605  ; Rise       ; CLOCK_50                                                      ;
;  IR_out[0]       ; CLOCK_50                                                      ; 6.156  ; 6.156  ; Rise       ; CLOCK_50                                                      ;
;  IR_out[1]       ; CLOCK_50                                                      ; 6.187  ; 6.187  ; Rise       ; CLOCK_50                                                      ;
;  IR_out[2]       ; CLOCK_50                                                      ; 5.609  ; 5.609  ; Rise       ; CLOCK_50                                                      ;
;  IR_out[3]       ; CLOCK_50                                                      ; 6.167  ; 6.167  ; Rise       ; CLOCK_50                                                      ;
;  IR_out[4]       ; CLOCK_50                                                      ; 6.196  ; 6.196  ; Rise       ; CLOCK_50                                                      ;
;  IR_out[5]       ; CLOCK_50                                                      ; 6.187  ; 6.187  ; Rise       ; CLOCK_50                                                      ;
;  IR_out[6]       ; CLOCK_50                                                      ; 6.197  ; 6.197  ; Rise       ; CLOCK_50                                                      ;
;  IR_out[7]       ; CLOCK_50                                                      ; 6.176  ; 6.176  ; Rise       ; CLOCK_50                                                      ;
;  IR_out[8]       ; CLOCK_50                                                      ; 6.162  ; 6.162  ; Rise       ; CLOCK_50                                                      ;
;  IR_out[9]       ; CLOCK_50                                                      ; 6.164  ; 6.164  ; Rise       ; CLOCK_50                                                      ;
;  IR_out[10]      ; CLOCK_50                                                      ; 6.158  ; 6.158  ; Rise       ; CLOCK_50                                                      ;
;  IR_out[11]      ; CLOCK_50                                                      ; 5.605  ; 5.605  ; Rise       ; CLOCK_50                                                      ;
;  IR_out[12]      ; CLOCK_50                                                      ; 6.162  ; 6.162  ; Rise       ; CLOCK_50                                                      ;
;  IR_out[13]      ; CLOCK_50                                                      ; 6.165  ; 6.165  ; Rise       ; CLOCK_50                                                      ;
;  IR_out[14]      ; CLOCK_50                                                      ; 5.622  ; 5.622  ; Rise       ; CLOCK_50                                                      ;
;  IR_out[15]      ; CLOCK_50                                                      ; 6.190  ; 6.190  ; Rise       ; CLOCK_50                                                      ;
; MAR_out[*]       ; CLOCK_50                                                      ; 5.595  ; 5.595  ; Rise       ; CLOCK_50                                                      ;
;  MAR_out[0]      ; CLOCK_50                                                      ; 6.183  ; 6.183  ; Rise       ; CLOCK_50                                                      ;
;  MAR_out[1]      ; CLOCK_50                                                      ; 6.195  ; 6.195  ; Rise       ; CLOCK_50                                                      ;
;  MAR_out[2]      ; CLOCK_50                                                      ; 6.178  ; 6.178  ; Rise       ; CLOCK_50                                                      ;
;  MAR_out[3]      ; CLOCK_50                                                      ; 6.157  ; 6.157  ; Rise       ; CLOCK_50                                                      ;
;  MAR_out[4]      ; CLOCK_50                                                      ; 5.595  ; 5.595  ; Rise       ; CLOCK_50                                                      ;
;  MAR_out[5]      ; CLOCK_50                                                      ; 6.196  ; 6.196  ; Rise       ; CLOCK_50                                                      ;
;  MAR_out[6]      ; CLOCK_50                                                      ; 5.612  ; 5.612  ; Rise       ; CLOCK_50                                                      ;
;  MAR_out[7]      ; CLOCK_50                                                      ; 5.625  ; 5.625  ; Rise       ; CLOCK_50                                                      ;
;  MAR_out[8]      ; CLOCK_50                                                      ; 6.182  ; 6.182  ; Rise       ; CLOCK_50                                                      ;
;  MAR_out[9]      ; CLOCK_50                                                      ; 6.177  ; 6.177  ; Rise       ; CLOCK_50                                                      ;
;  MAR_out[10]     ; CLOCK_50                                                      ; 6.164  ; 6.164  ; Rise       ; CLOCK_50                                                      ;
;  MAR_out[11]     ; CLOCK_50                                                      ; 5.632  ; 5.632  ; Rise       ; CLOCK_50                                                      ;
;  MAR_out[12]     ; CLOCK_50                                                      ; 6.177  ; 6.177  ; Rise       ; CLOCK_50                                                      ;
;  MAR_out[13]     ; CLOCK_50                                                      ; 6.165  ; 6.165  ; Rise       ; CLOCK_50                                                      ;
;  MAR_out[14]     ; CLOCK_50                                                      ; 5.622  ; 5.622  ; Rise       ; CLOCK_50                                                      ;
;  MAR_out[15]     ; CLOCK_50                                                      ; 6.160  ; 6.160  ; Rise       ; CLOCK_50                                                      ;
; MDR_out[*]       ; CLOCK_50                                                      ; 5.600  ; 5.600  ; Rise       ; CLOCK_50                                                      ;
;  MDR_out[0]      ; CLOCK_50                                                      ; 6.188  ; 6.188  ; Rise       ; CLOCK_50                                                      ;
;  MDR_out[1]      ; CLOCK_50                                                      ; 5.604  ; 5.604  ; Rise       ; CLOCK_50                                                      ;
;  MDR_out[2]      ; CLOCK_50                                                      ; 5.600  ; 5.600  ; Rise       ; CLOCK_50                                                      ;
;  MDR_out[3]      ; CLOCK_50                                                      ; 6.191  ; 6.191  ; Rise       ; CLOCK_50                                                      ;
;  MDR_out[4]      ; CLOCK_50                                                      ; 6.198  ; 6.198  ; Rise       ; CLOCK_50                                                      ;
;  MDR_out[5]      ; CLOCK_50                                                      ; 5.606  ; 5.606  ; Rise       ; CLOCK_50                                                      ;
;  MDR_out[6]      ; CLOCK_50                                                      ; 6.186  ; 6.186  ; Rise       ; CLOCK_50                                                      ;
;  MDR_out[7]      ; CLOCK_50                                                      ; 5.606  ; 5.606  ; Rise       ; CLOCK_50                                                      ;
;  MDR_out[8]      ; CLOCK_50                                                      ; 6.184  ; 6.184  ; Rise       ; CLOCK_50                                                      ;
;  MDR_out[9]      ; CLOCK_50                                                      ; 5.625  ; 5.625  ; Rise       ; CLOCK_50                                                      ;
;  MDR_out[10]     ; CLOCK_50                                                      ; 5.632  ; 5.632  ; Rise       ; CLOCK_50                                                      ;
;  MDR_out[11]     ; CLOCK_50                                                      ; 6.198  ; 6.198  ; Rise       ; CLOCK_50                                                      ;
;  MDR_out[12]     ; CLOCK_50                                                      ; 6.198  ; 6.198  ; Rise       ; CLOCK_50                                                      ;
;  MDR_out[13]     ; CLOCK_50                                                      ; 5.625  ; 5.625  ; Rise       ; CLOCK_50                                                      ;
;  MDR_out[14]     ; CLOCK_50                                                      ; 6.191  ; 6.191  ; Rise       ; CLOCK_50                                                      ;
;  MDR_out[15]     ; CLOCK_50                                                      ; 5.622  ; 5.622  ; Rise       ; CLOCK_50                                                      ;
; MEM_EN_out       ; CLOCK_50                                                      ; 10.769 ; 10.769 ; Rise       ; CLOCK_50                                                      ;
; MEM_W_out        ; CLOCK_50                                                      ; 10.805 ; 10.805 ; Rise       ; CLOCK_50                                                      ;
; PC_out[*]        ; CLOCK_50                                                      ; 5.582  ; 5.582  ; Rise       ; CLOCK_50                                                      ;
;  PC_out[0]       ; CLOCK_50                                                      ; 6.166  ; 6.166  ; Rise       ; CLOCK_50                                                      ;
;  PC_out[1]       ; CLOCK_50                                                      ; 5.616  ; 5.616  ; Rise       ; CLOCK_50                                                      ;
;  PC_out[2]       ; CLOCK_50                                                      ; 6.185  ; 6.185  ; Rise       ; CLOCK_50                                                      ;
;  PC_out[3]       ; CLOCK_50                                                      ; 6.182  ; 6.182  ; Rise       ; CLOCK_50                                                      ;
;  PC_out[4]       ; CLOCK_50                                                      ; 5.610  ; 5.610  ; Rise       ; CLOCK_50                                                      ;
;  PC_out[5]       ; CLOCK_50                                                      ; 6.198  ; 6.198  ; Rise       ; CLOCK_50                                                      ;
;  PC_out[6]       ; CLOCK_50                                                      ; 5.634  ; 5.634  ; Rise       ; CLOCK_50                                                      ;
;  PC_out[7]       ; CLOCK_50                                                      ; 5.634  ; 5.634  ; Rise       ; CLOCK_50                                                      ;
;  PC_out[8]       ; CLOCK_50                                                      ; 5.609  ; 5.609  ; Rise       ; CLOCK_50                                                      ;
;  PC_out[9]       ; CLOCK_50                                                      ; 5.609  ; 5.609  ; Rise       ; CLOCK_50                                                      ;
;  PC_out[10]      ; CLOCK_50                                                      ; 5.609  ; 5.609  ; Rise       ; CLOCK_50                                                      ;
;  PC_out[11]      ; CLOCK_50                                                      ; 5.582  ; 5.582  ; Rise       ; CLOCK_50                                                      ;
;  PC_out[12]      ; CLOCK_50                                                      ; 6.168  ; 6.168  ; Rise       ; CLOCK_50                                                      ;
;  PC_out[13]      ; CLOCK_50                                                      ; 5.605  ; 5.605  ; Rise       ; CLOCK_50                                                      ;
;  PC_out[14]      ; CLOCK_50                                                      ; 5.596  ; 5.596  ; Rise       ; CLOCK_50                                                      ;
;  PC_out[15]      ; CLOCK_50                                                      ; 5.595  ; 5.595  ; Rise       ; CLOCK_50                                                      ;
; SIGNALS_out[*]   ; CLOCK_50                                                      ; 9.624  ; 9.624  ; Rise       ; CLOCK_50                                                      ;
;  SIGNALS_out[0]  ; CLOCK_50                                                      ; 10.789 ; 10.789 ; Rise       ; CLOCK_50                                                      ;
;  SIGNALS_out[1]  ; CLOCK_50                                                      ; 10.845 ; 10.845 ; Rise       ; CLOCK_50                                                      ;
;  SIGNALS_out[2]  ; CLOCK_50                                                      ; 10.925 ; 10.925 ; Rise       ; CLOCK_50                                                      ;
;  SIGNALS_out[3]  ; CLOCK_50                                                      ; 11.790 ; 11.790 ; Rise       ; CLOCK_50                                                      ;
;  SIGNALS_out[4]  ; CLOCK_50                                                      ; 11.451 ; 11.451 ; Rise       ; CLOCK_50                                                      ;
;  SIGNALS_out[5]  ; CLOCK_50                                                      ; 10.895 ; 10.895 ; Rise       ; CLOCK_50                                                      ;
;  SIGNALS_out[6]  ; CLOCK_50                                                      ; 10.533 ; 10.533 ; Rise       ; CLOCK_50                                                      ;
;  SIGNALS_out[7]  ; CLOCK_50                                                      ; 11.049 ; 11.049 ; Rise       ; CLOCK_50                                                      ;
;  SIGNALS_out[8]  ; CLOCK_50                                                      ; 11.341 ; 11.341 ; Rise       ; CLOCK_50                                                      ;
;  SIGNALS_out[9]  ; CLOCK_50                                                      ; 10.754 ; 10.754 ; Rise       ; CLOCK_50                                                      ;
;  SIGNALS_out[10] ; CLOCK_50                                                      ; 10.611 ; 10.611 ; Rise       ; CLOCK_50                                                      ;
;  SIGNALS_out[11] ; CLOCK_50                                                      ; 10.994 ; 10.994 ; Rise       ; CLOCK_50                                                      ;
;  SIGNALS_out[12] ; CLOCK_50                                                      ; 11.800 ; 11.800 ; Rise       ; CLOCK_50                                                      ;
;  SIGNALS_out[13] ; CLOCK_50                                                      ; 10.815 ; 10.815 ; Rise       ; CLOCK_50                                                      ;
;  SIGNALS_out[14] ; CLOCK_50                                                      ; 10.120 ; 10.120 ; Rise       ; CLOCK_50                                                      ;
;  SIGNALS_out[15] ; CLOCK_50                                                      ; 10.343 ; 10.343 ; Rise       ; CLOCK_50                                                      ;
;  SIGNALS_out[16] ; CLOCK_50                                                      ; 10.917 ; 10.917 ; Rise       ; CLOCK_50                                                      ;
;  SIGNALS_out[17] ; CLOCK_50                                                      ; 10.338 ; 10.338 ; Rise       ; CLOCK_50                                                      ;
;  SIGNALS_out[18] ; CLOCK_50                                                      ; 9.841  ; 9.841  ; Rise       ; CLOCK_50                                                      ;
;  SIGNALS_out[19] ; CLOCK_50                                                      ; 10.124 ; 10.124 ; Rise       ; CLOCK_50                                                      ;
;  SIGNALS_out[20] ; CLOCK_50                                                      ; 10.978 ; 10.978 ; Rise       ; CLOCK_50                                                      ;
;  SIGNALS_out[21] ; CLOCK_50                                                      ; 9.624  ; 9.624  ; Rise       ; CLOCK_50                                                      ;
;  SIGNALS_out[22] ; CLOCK_50                                                      ; 10.858 ; 10.858 ; Rise       ; CLOCK_50                                                      ;
;  SIGNALS_out[23] ; CLOCK_50                                                      ; 10.234 ; 10.234 ; Rise       ; CLOCK_50                                                      ;
;  SIGNALS_out[24] ; CLOCK_50                                                      ; 10.203 ; 10.203 ; Rise       ; CLOCK_50                                                      ;
;  SIGNALS_out[25] ; CLOCK_50                                                      ; 11.198 ; 11.198 ; Rise       ; CLOCK_50                                                      ;
;  SIGNALS_out[26] ; CLOCK_50                                                      ; 10.622 ; 10.622 ; Rise       ; CLOCK_50                                                      ;
;  SIGNALS_out[27] ; CLOCK_50                                                      ; 10.949 ; 10.949 ; Rise       ; CLOCK_50                                                      ;
; STATE_out[*]     ; CLOCK_50                                                      ; 6.164  ; 6.164  ; Rise       ; CLOCK_50                                                      ;
;  STATE_out[0]    ; CLOCK_50                                                      ; 6.164  ; 6.164  ; Rise       ; CLOCK_50                                                      ;
;  STATE_out[1]    ; CLOCK_50                                                      ; 12.887 ; 12.887 ; Rise       ; CLOCK_50                                                      ;
;  STATE_out[2]    ; CLOCK_50                                                      ; 12.919 ; 12.919 ; Rise       ; CLOCK_50                                                      ;
;  STATE_out[3]    ; CLOCK_50                                                      ; 12.857 ; 12.857 ; Rise       ; CLOCK_50                                                      ;
;  STATE_out[4]    ; CLOCK_50                                                      ; 12.909 ; 12.909 ; Rise       ; CLOCK_50                                                      ;
;  STATE_out[5]    ; CLOCK_50                                                      ; 12.887 ; 12.887 ; Rise       ; CLOCK_50                                                      ;
; BUS_out[*]       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.067  ; 9.067  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[0]      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.830  ; 9.830  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[1]      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.492 ; 10.492 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[2]      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.342 ; 10.342 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[3]      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.704  ; 9.704  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[4]      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.693 ; 10.693 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[5]      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.245 ; 10.245 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[6]      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.898  ; 9.898  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[7]      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.837  ; 9.837  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[8]      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.415  ; 9.415  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[9]      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.067  ; 9.067  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[10]     ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.822  ; 9.822  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[11]     ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.233  ; 9.233  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[12]     ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.474  ; 9.474  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[13]     ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.122 ; 10.122 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[14]     ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.082 ; 10.082 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[15]     ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.536  ; 9.536  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; HEX0[*]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.294 ; 10.294 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX0[0]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.294 ; 10.294 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX0[1]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.324 ; 10.324 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX0[2]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.318 ; 10.318 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX0[3]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.318 ; 10.318 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX0[4]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.320 ; 10.320 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX0[5]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.320 ; 10.320 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX0[6]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.320 ; 10.320 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; HEX1[*]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.299 ; 10.299 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX1[0]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.330 ; 10.330 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX1[1]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.299 ; 10.299 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX1[2]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.299 ; 10.299 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX1[3]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.309 ; 10.309 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX1[4]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.319 ; 10.319 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX1[5]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.345 ; 10.345 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX1[6]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.345 ; 10.345 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; HEX2[*]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.305 ; 10.305 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX2[0]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.305 ; 10.305 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX2[1]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.309 ; 10.309 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX2[2]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.349 ; 10.349 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX2[3]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.349 ; 10.349 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX2[4]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.332 ; 10.332 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX2[5]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.322 ; 10.322 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX2[6]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.335 ; 10.335 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; HEX3[*]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.298 ; 10.298 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX3[0]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.319 ; 10.319 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX3[1]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.342 ; 10.342 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX3[2]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.342 ; 10.342 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX3[3]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.314 ; 10.314 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX3[4]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.298 ; 10.298 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX3[5]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.325 ; 10.325 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX3[6]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.335 ; 10.335 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; LEDG[*]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.330 ; 10.330 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDG[0]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.330 ; 10.330 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDG[1]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.330 ; 10.330 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDG[2]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.330 ; 10.330 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDG[3]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.339 ; 10.339 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDG[4]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.355 ; 10.355 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDG[5]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.359 ; 10.359 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDG[6]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.359 ; 10.359 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDG[7]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.359 ; 10.359 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; LEDR[*]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.305 ; 10.305 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDR[0]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.338 ; 10.338 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDR[1]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.319 ; 10.319 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDR[2]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.339 ; 10.339 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDR[3]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.355 ; 10.355 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDR[4]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.333 ; 10.333 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDR[5]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.345 ; 10.345 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDR[6]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.345 ; 10.345 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDR[7]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.333 ; 10.333 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDR[8]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.309 ; 10.309 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDR[9]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.305 ; 10.305 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; MEMORY_out[*]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.291 ; 10.291 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[0]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.894 ; 10.894 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[1]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.884 ; 10.884 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[2]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.878 ; 10.878 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[3]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.872 ; 10.872 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[4]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.321 ; 10.321 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[5]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.895 ; 10.895 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[6]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.876 ; 10.876 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[7]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.877 ; 10.877 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[8]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.877 ; 10.877 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[9]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.897 ; 10.897 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[10]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.310 ; 10.310 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[11]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.882 ; 10.882 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[12]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.291 ; 10.291 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[13]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.862 ; 10.862 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[14]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.875 ; 10.875 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[15]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.305 ; 10.305 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; MEM_EN_out       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.000 ; 10.170 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; MEM_W_out        ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 7.382  ; 7.382  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; SIGNALS_out[*]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 7.072  ; 7.072  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[0]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.020 ; 10.190 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[1]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 7.422  ; 7.422  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[2]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 7.679  ; 7.679  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[3]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.111  ; 9.111  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[5]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 8.952  ; 8.952  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[6]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 8.671  ; 8.671  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[7]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 7.925  ; 7.925  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[8]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.686  ; 9.686  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[9]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 8.783  ; 8.357  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[10] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;        ; 8.590  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[11] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 8.140  ; 8.140  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[12] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.121  ; 9.121  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[13] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 8.042  ; 7.574  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[14] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 7.072  ; 7.072  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[15] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 7.765  ; 7.781  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[16] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 8.365  ;        ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[17] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;        ; 7.747  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[18] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 7.651  ;        ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[20] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;        ; 8.250  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[21] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 8.012  ;        ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[22] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;        ; 8.035  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[23] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 7.349  ; 7.349  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[24] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 8.633  ; 8.633  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[25] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.036  ; 9.036  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[26] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 8.288  ; 8.288  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[27] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;        ; 8.219  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; BUS_out[*]       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.067  ; 9.067  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[0]      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.830  ; 9.830  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[1]      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.492 ; 10.492 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[2]      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.342 ; 10.342 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[3]      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.704  ; 9.704  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[4]      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.693 ; 10.693 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[5]      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.245 ; 10.245 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[6]      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.898  ; 9.898  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[7]      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.837  ; 9.837  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[8]      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.415  ; 9.415  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[9]      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.067  ; 9.067  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[10]     ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.822  ; 9.822  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[11]     ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.233  ; 9.233  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[12]     ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.474  ; 9.474  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[13]     ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.122 ; 10.122 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[14]     ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.082 ; 10.082 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[15]     ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.536  ; 9.536  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; HEX0[*]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.464 ; 10.464 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX0[0]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.464 ; 10.464 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX0[1]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.494 ; 10.494 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX0[2]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.488 ; 10.488 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX0[3]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.488 ; 10.488 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX0[4]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.490 ; 10.490 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX0[5]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.490 ; 10.490 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX0[6]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.490 ; 10.490 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; HEX1[*]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.469 ; 10.469 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX1[0]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.500 ; 10.500 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX1[1]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.469 ; 10.469 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX1[2]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.469 ; 10.469 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX1[3]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.479 ; 10.479 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX1[4]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.489 ; 10.489 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX1[5]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.515 ; 10.515 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX1[6]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.515 ; 10.515 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; HEX2[*]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.475 ; 10.475 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX2[0]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.475 ; 10.475 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX2[1]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.479 ; 10.479 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX2[2]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.519 ; 10.519 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX2[3]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.519 ; 10.519 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX2[4]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.502 ; 10.502 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX2[5]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.492 ; 10.492 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX2[6]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.505 ; 10.505 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; HEX3[*]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.468 ; 10.468 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX3[0]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.489 ; 10.489 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX3[1]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.512 ; 10.512 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX3[2]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.512 ; 10.512 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX3[3]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.484 ; 10.484 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX3[4]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.468 ; 10.468 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX3[5]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.495 ; 10.495 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX3[6]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.505 ; 10.505 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; LEDG[*]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.500 ; 10.500 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDG[0]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.500 ; 10.500 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDG[1]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.500 ; 10.500 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDG[2]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.500 ; 10.500 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDG[3]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.509 ; 10.509 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDG[4]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.525 ; 10.525 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDG[5]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.529 ; 10.529 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDG[6]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.529 ; 10.529 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDG[7]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.529 ; 10.529 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; LEDR[*]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.475 ; 10.475 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDR[0]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.508 ; 10.508 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDR[1]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.489 ; 10.489 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDR[2]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.509 ; 10.509 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDR[3]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.525 ; 10.525 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDR[4]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.503 ; 10.503 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDR[5]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.515 ; 10.515 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDR[6]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.515 ; 10.515 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDR[7]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.503 ; 10.503 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDR[8]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.479 ; 10.479 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDR[9]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.475 ; 10.475 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; MEMORY_out[*]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.461 ; 10.461 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[0]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 11.064 ; 11.064 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[1]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 11.054 ; 11.054 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[2]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 11.048 ; 11.048 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[3]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 11.042 ; 11.042 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[4]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.491 ; 10.491 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[5]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 11.065 ; 11.065 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[6]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 11.046 ; 11.046 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[7]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 11.047 ; 11.047 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[8]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 11.047 ; 11.047 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[9]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 11.067 ; 11.067 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[10]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.480 ; 10.480 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[11]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 11.052 ; 11.052 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[12]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.461 ; 10.461 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[13]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 11.032 ; 11.032 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[14]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 11.045 ; 11.045 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[15]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.475 ; 10.475 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; MEM_EN_out       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.170 ; 10.000 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; MEM_W_out        ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 7.382  ; 7.382  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; SIGNALS_out[*]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 7.072  ; 7.072  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[0]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.190 ; 10.020 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[1]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 7.422  ; 7.422  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[2]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 7.679  ; 7.679  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[3]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.111  ; 9.111  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[5]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 8.952  ; 8.952  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[6]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 8.671  ; 8.671  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[7]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 7.925  ; 7.925  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[8]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.686  ; 9.686  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[9]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 8.357  ; 8.783  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[10] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 8.590  ;        ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[11] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 8.140  ; 8.140  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[12] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.121  ; 9.121  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[13] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 7.574  ; 8.042  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[14] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 7.072  ; 7.072  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[15] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 7.781  ; 7.765  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[16] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;        ; 8.365  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[17] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 7.747  ;        ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[18] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;        ; 7.651  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[20] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 8.250  ;        ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[21] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;        ; 8.012  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[22] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 8.035  ;        ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[23] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 7.349  ; 7.349  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[24] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 8.633  ; 8.633  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[25] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.036  ; 9.036  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[26] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 8.288  ; 8.288  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[27] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 8.219  ;        ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
+------------------+---------------------------------------------------------------+--------+--------+------------+---------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Enable Times                                                                                                                                                       ;
+--------------+---------------------------------------------------------------+--------+------+------------+---------------------------------------------------------------+
; Data Port    ; Clock Port                                                    ; Rise   ; Fall ; Clock Edge ; Clock Reference                                               ;
+--------------+---------------------------------------------------------------+--------+------+------------+---------------------------------------------------------------+
; BUS_out[*]   ; CLOCK_50                                                      ; 14.179 ;      ; Rise       ; CLOCK_50                                                      ;
;  BUS_out[0]  ; CLOCK_50                                                      ; 14.179 ;      ; Rise       ; CLOCK_50                                                      ;
;  BUS_out[1]  ; CLOCK_50                                                      ; 14.532 ;      ; Rise       ; CLOCK_50                                                      ;
;  BUS_out[2]  ; CLOCK_50                                                      ; 15.118 ;      ; Rise       ; CLOCK_50                                                      ;
;  BUS_out[3]  ; CLOCK_50                                                      ; 15.121 ;      ; Rise       ; CLOCK_50                                                      ;
;  BUS_out[4]  ; CLOCK_50                                                      ; 14.203 ;      ; Rise       ; CLOCK_50                                                      ;
;  BUS_out[5]  ; CLOCK_50                                                      ; 14.193 ;      ; Rise       ; CLOCK_50                                                      ;
;  BUS_out[6]  ; CLOCK_50                                                      ; 14.683 ;      ; Rise       ; CLOCK_50                                                      ;
;  BUS_out[7]  ; CLOCK_50                                                      ; 14.532 ;      ; Rise       ; CLOCK_50                                                      ;
;  BUS_out[8]  ; CLOCK_50                                                      ; 14.203 ;      ; Rise       ; CLOCK_50                                                      ;
;  BUS_out[9]  ; CLOCK_50                                                      ; 14.193 ;      ; Rise       ; CLOCK_50                                                      ;
;  BUS_out[10] ; CLOCK_50                                                      ; 14.349 ;      ; Rise       ; CLOCK_50                                                      ;
;  BUS_out[11] ; CLOCK_50                                                      ; 14.683 ;      ; Rise       ; CLOCK_50                                                      ;
;  BUS_out[12] ; CLOCK_50                                                      ; 14.318 ;      ; Rise       ; CLOCK_50                                                      ;
;  BUS_out[13] ; CLOCK_50                                                      ; 14.318 ;      ; Rise       ; CLOCK_50                                                      ;
;  BUS_out[14] ; CLOCK_50                                                      ; 14.349 ;      ; Rise       ; CLOCK_50                                                      ;
;  BUS_out[15] ; CLOCK_50                                                      ; 14.696 ;      ; Rise       ; CLOCK_50                                                      ;
; BUS_out[*]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.432 ;      ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[0]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.432 ;      ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[1]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.785 ;      ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[2]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 11.371 ;      ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[3]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 11.374 ;      ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[4]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.456 ;      ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[5]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.446 ;      ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[6]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.936 ;      ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[7]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.785 ;      ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[8]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.456 ;      ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[9]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.446 ;      ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[10] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.602 ;      ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[11] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.936 ;      ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[12] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.571 ;      ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[13] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.571 ;      ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[14] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.602 ;      ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[15] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.949 ;      ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; BUS_out[*]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.432 ;      ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[0]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.432 ;      ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[1]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.785 ;      ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[2]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 11.371 ;      ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[3]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 11.374 ;      ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[4]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.456 ;      ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[5]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.446 ;      ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[6]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.936 ;      ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[7]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.785 ;      ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[8]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.456 ;      ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[9]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.446 ;      ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[10] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.602 ;      ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[11] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.936 ;      ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[12] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.571 ;      ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[13] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.571 ;      ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[14] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.602 ;      ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[15] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.949 ;      ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
+--------------+---------------------------------------------------------------+--------+------+------------+---------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                                                                                                               ;
+--------------+---------------------------------------------------------------+--------+------+------------+---------------------------------------------------------------+
; Data Port    ; Clock Port                                                    ; Rise   ; Fall ; Clock Edge ; Clock Reference                                               ;
+--------------+---------------------------------------------------------------+--------+------+------------+---------------------------------------------------------------+
; BUS_out[*]   ; CLOCK_50                                                      ; 12.333 ;      ; Rise       ; CLOCK_50                                                      ;
;  BUS_out[0]  ; CLOCK_50                                                      ; 12.333 ;      ; Rise       ; CLOCK_50                                                      ;
;  BUS_out[1]  ; CLOCK_50                                                      ; 12.686 ;      ; Rise       ; CLOCK_50                                                      ;
;  BUS_out[2]  ; CLOCK_50                                                      ; 13.272 ;      ; Rise       ; CLOCK_50                                                      ;
;  BUS_out[3]  ; CLOCK_50                                                      ; 13.275 ;      ; Rise       ; CLOCK_50                                                      ;
;  BUS_out[4]  ; CLOCK_50                                                      ; 12.357 ;      ; Rise       ; CLOCK_50                                                      ;
;  BUS_out[5]  ; CLOCK_50                                                      ; 12.347 ;      ; Rise       ; CLOCK_50                                                      ;
;  BUS_out[6]  ; CLOCK_50                                                      ; 12.837 ;      ; Rise       ; CLOCK_50                                                      ;
;  BUS_out[7]  ; CLOCK_50                                                      ; 12.686 ;      ; Rise       ; CLOCK_50                                                      ;
;  BUS_out[8]  ; CLOCK_50                                                      ; 12.357 ;      ; Rise       ; CLOCK_50                                                      ;
;  BUS_out[9]  ; CLOCK_50                                                      ; 12.347 ;      ; Rise       ; CLOCK_50                                                      ;
;  BUS_out[10] ; CLOCK_50                                                      ; 12.503 ;      ; Rise       ; CLOCK_50                                                      ;
;  BUS_out[11] ; CLOCK_50                                                      ; 12.837 ;      ; Rise       ; CLOCK_50                                                      ;
;  BUS_out[12] ; CLOCK_50                                                      ; 12.472 ;      ; Rise       ; CLOCK_50                                                      ;
;  BUS_out[13] ; CLOCK_50                                                      ; 12.472 ;      ; Rise       ; CLOCK_50                                                      ;
;  BUS_out[14] ; CLOCK_50                                                      ; 12.503 ;      ; Rise       ; CLOCK_50                                                      ;
;  BUS_out[15] ; CLOCK_50                                                      ; 12.850 ;      ; Rise       ; CLOCK_50                                                      ;
; BUS_out[*]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.218  ;      ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[0]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.218  ;      ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[1]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.571  ;      ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[2]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.157 ;      ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[3]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.160 ;      ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[4]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.242  ;      ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[5]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.232  ;      ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[6]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.722  ;      ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[7]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.571  ;      ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[8]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.242  ;      ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[9]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.232  ;      ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[10] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.388  ;      ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[11] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.722  ;      ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[12] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.357  ;      ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[13] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.357  ;      ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[14] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.388  ;      ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[15] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.735  ;      ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; BUS_out[*]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.218  ;      ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[0]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.218  ;      ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[1]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.571  ;      ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[2]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.157 ;      ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[3]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.160 ;      ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[4]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.242  ;      ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[5]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.232  ;      ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[6]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.722  ;      ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[7]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.571  ;      ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[8]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.242  ;      ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[9]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.232  ;      ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[10] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.388  ;      ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[11] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.722  ;      ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[12] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.357  ;      ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[13] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.357  ;      ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[14] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.388  ;      ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[15] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.735  ;      ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
+--------------+---------------------------------------------------------------+--------+------+------------+---------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                                                                                                              ;
+--------------+---------------------------------------------------------------+-----------+-----------+------------+---------------------------------------------------------------+
; Data Port    ; Clock Port                                                    ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                                               ;
+--------------+---------------------------------------------------------------+-----------+-----------+------------+---------------------------------------------------------------+
; BUS_out[*]   ; CLOCK_50                                                      ; 14.179    ;           ; Rise       ; CLOCK_50                                                      ;
;  BUS_out[0]  ; CLOCK_50                                                      ; 14.179    ;           ; Rise       ; CLOCK_50                                                      ;
;  BUS_out[1]  ; CLOCK_50                                                      ; 14.532    ;           ; Rise       ; CLOCK_50                                                      ;
;  BUS_out[2]  ; CLOCK_50                                                      ; 15.118    ;           ; Rise       ; CLOCK_50                                                      ;
;  BUS_out[3]  ; CLOCK_50                                                      ; 15.121    ;           ; Rise       ; CLOCK_50                                                      ;
;  BUS_out[4]  ; CLOCK_50                                                      ; 14.203    ;           ; Rise       ; CLOCK_50                                                      ;
;  BUS_out[5]  ; CLOCK_50                                                      ; 14.193    ;           ; Rise       ; CLOCK_50                                                      ;
;  BUS_out[6]  ; CLOCK_50                                                      ; 14.683    ;           ; Rise       ; CLOCK_50                                                      ;
;  BUS_out[7]  ; CLOCK_50                                                      ; 14.532    ;           ; Rise       ; CLOCK_50                                                      ;
;  BUS_out[8]  ; CLOCK_50                                                      ; 14.203    ;           ; Rise       ; CLOCK_50                                                      ;
;  BUS_out[9]  ; CLOCK_50                                                      ; 14.193    ;           ; Rise       ; CLOCK_50                                                      ;
;  BUS_out[10] ; CLOCK_50                                                      ; 14.349    ;           ; Rise       ; CLOCK_50                                                      ;
;  BUS_out[11] ; CLOCK_50                                                      ; 14.683    ;           ; Rise       ; CLOCK_50                                                      ;
;  BUS_out[12] ; CLOCK_50                                                      ; 14.318    ;           ; Rise       ; CLOCK_50                                                      ;
;  BUS_out[13] ; CLOCK_50                                                      ; 14.318    ;           ; Rise       ; CLOCK_50                                                      ;
;  BUS_out[14] ; CLOCK_50                                                      ; 14.349    ;           ; Rise       ; CLOCK_50                                                      ;
;  BUS_out[15] ; CLOCK_50                                                      ; 14.696    ;           ; Rise       ; CLOCK_50                                                      ;
; BUS_out[*]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.432    ;           ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[0]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.432    ;           ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[1]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.785    ;           ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[2]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 11.371    ;           ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[3]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 11.374    ;           ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[4]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.456    ;           ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[5]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.446    ;           ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[6]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.936    ;           ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[7]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.785    ;           ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[8]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.456    ;           ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[9]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.446    ;           ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[10] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.602    ;           ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[11] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.936    ;           ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[12] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.571    ;           ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[13] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.571    ;           ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[14] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.602    ;           ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[15] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.949    ;           ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; BUS_out[*]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.432    ;           ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[0]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.432    ;           ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[1]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.785    ;           ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[2]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 11.371    ;           ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[3]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 11.374    ;           ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[4]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.456    ;           ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[5]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.446    ;           ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[6]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.936    ;           ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[7]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.785    ;           ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[8]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.456    ;           ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[9]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.446    ;           ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[10] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.602    ;           ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[11] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.936    ;           ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[12] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.571    ;           ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[13] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.571    ;           ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[14] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.602    ;           ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[15] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.949    ;           ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
+--------------+---------------------------------------------------------------+-----------+-----------+------------+---------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                                                                                                      ;
+--------------+---------------------------------------------------------------+-----------+-----------+------------+---------------------------------------------------------------+
; Data Port    ; Clock Port                                                    ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                                               ;
+--------------+---------------------------------------------------------------+-----------+-----------+------------+---------------------------------------------------------------+
; BUS_out[*]   ; CLOCK_50                                                      ; 12.333    ;           ; Rise       ; CLOCK_50                                                      ;
;  BUS_out[0]  ; CLOCK_50                                                      ; 12.333    ;           ; Rise       ; CLOCK_50                                                      ;
;  BUS_out[1]  ; CLOCK_50                                                      ; 12.686    ;           ; Rise       ; CLOCK_50                                                      ;
;  BUS_out[2]  ; CLOCK_50                                                      ; 13.272    ;           ; Rise       ; CLOCK_50                                                      ;
;  BUS_out[3]  ; CLOCK_50                                                      ; 13.275    ;           ; Rise       ; CLOCK_50                                                      ;
;  BUS_out[4]  ; CLOCK_50                                                      ; 12.357    ;           ; Rise       ; CLOCK_50                                                      ;
;  BUS_out[5]  ; CLOCK_50                                                      ; 12.347    ;           ; Rise       ; CLOCK_50                                                      ;
;  BUS_out[6]  ; CLOCK_50                                                      ; 12.837    ;           ; Rise       ; CLOCK_50                                                      ;
;  BUS_out[7]  ; CLOCK_50                                                      ; 12.686    ;           ; Rise       ; CLOCK_50                                                      ;
;  BUS_out[8]  ; CLOCK_50                                                      ; 12.357    ;           ; Rise       ; CLOCK_50                                                      ;
;  BUS_out[9]  ; CLOCK_50                                                      ; 12.347    ;           ; Rise       ; CLOCK_50                                                      ;
;  BUS_out[10] ; CLOCK_50                                                      ; 12.503    ;           ; Rise       ; CLOCK_50                                                      ;
;  BUS_out[11] ; CLOCK_50                                                      ; 12.837    ;           ; Rise       ; CLOCK_50                                                      ;
;  BUS_out[12] ; CLOCK_50                                                      ; 12.472    ;           ; Rise       ; CLOCK_50                                                      ;
;  BUS_out[13] ; CLOCK_50                                                      ; 12.472    ;           ; Rise       ; CLOCK_50                                                      ;
;  BUS_out[14] ; CLOCK_50                                                      ; 12.503    ;           ; Rise       ; CLOCK_50                                                      ;
;  BUS_out[15] ; CLOCK_50                                                      ; 12.850    ;           ; Rise       ; CLOCK_50                                                      ;
; BUS_out[*]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.218     ;           ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[0]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.218     ;           ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[1]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.571     ;           ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[2]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.157    ;           ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[3]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.160    ;           ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[4]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.242     ;           ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[5]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.232     ;           ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[6]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.722     ;           ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[7]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.571     ;           ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[8]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.242     ;           ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[9]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.232     ;           ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[10] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.388     ;           ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[11] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.722     ;           ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[12] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.357     ;           ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[13] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.357     ;           ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[14] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.388     ;           ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[15] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.735     ;           ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; BUS_out[*]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.218     ;           ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[0]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.218     ;           ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[1]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.571     ;           ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[2]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.157    ;           ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[3]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.160    ;           ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[4]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.242     ;           ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[5]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.232     ;           ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[6]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.722     ;           ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[7]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.571     ;           ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[8]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.242     ;           ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[9]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.232     ;           ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[10] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.388     ;           ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[11] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.722     ;           ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[12] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.357     ;           ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[13] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.357     ;           ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[14] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.388     ;           ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[15] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.735     ;           ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
+--------------+---------------------------------------------------------------+-----------+-----------+------------+---------------------------------------------------------------+


+----------------------------------------------------------------------------------------+
; Fast Model Setup Summary                                                               ;
+---------------------------------------------------------------+--------+---------------+
; Clock                                                         ; Slack  ; End Point TNS ;
+---------------------------------------------------------------+--------+---------------+
; CLOCK_50                                                      ; -4.919 ; -1062.308     ;
; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -2.083 ; -111.168      ;
+---------------------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------+
; Fast Model Hold Summary                                                                ;
+---------------------------------------------------------------+--------+---------------+
; Clock                                                         ; Slack  ; End Point TNS ;
+---------------------------------------------------------------+--------+---------------+
; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -2.381 ; -187.176      ;
; CLOCK_50                                                      ; -2.248 ; -13.845       ;
+---------------------------------------------------------------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                                                 ;
+---------------------------------------------------------------+--------+---------------+
; Clock                                                         ; Slack  ; End Point TNS ;
+---------------------------------------------------------------+--------+---------------+
; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -2.037 ; -515.966      ;
; CLOCK_50                                                      ; -1.880 ; -297.460      ;
+---------------------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLOCK_50'                                                                                                                                                                                                                                         ;
+--------+----------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                    ; To Node                                                                                                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.919 ; Register:ir|out[3]~_Duplicate_1              ; ConditionCode:cc|Register:ccReg|out[0]                                                                                                 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.049     ; 5.832      ;
; -4.899 ; Register:ir|out[1]~_Duplicate_1              ; ConditionCode:cc|Register:ccReg|out[0]                                                                                                 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.049     ; 5.812      ;
; -4.891 ; Register:ir|out[3]~_Duplicate_1              ; Register:mdr|out[15]                                                                                                                   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.134     ; 5.722      ;
; -4.871 ; Register:ir|out[1]~_Duplicate_1              ; Register:mdr|out[15]                                                                                                                   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.134     ; 5.702      ;
; -4.847 ; Register:ir|out[0]~_Duplicate_1              ; ConditionCode:cc|Register:ccReg|out[0]                                                                                                 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.049     ; 5.760      ;
; -4.833 ; Register:ir|out[3]~_Duplicate_1              ; ConditionCode:cc|Register:ccReg|out[1]                                                                                                 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.049     ; 5.746      ;
; -4.819 ; Register:ir|out[0]~_Duplicate_1              ; Register:mdr|out[15]                                                                                                                   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.134     ; 5.650      ;
; -4.815 ; Register:ir|out[3]~_Duplicate_1              ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~porta_address_reg7 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.060      ; 5.874      ;
; -4.813 ; Register:ir|out[1]~_Duplicate_1              ; ConditionCode:cc|Register:ccReg|out[1]                                                                                                 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.049     ; 5.726      ;
; -4.802 ; Register:ir|out[3]~_Duplicate_1              ; Register:ir|out[11]                                                                                                                    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.140     ; 5.627      ;
; -4.795 ; Register:ir|out[1]~_Duplicate_1              ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~porta_address_reg7 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.060      ; 5.854      ;
; -4.782 ; Register:ir|out[1]~_Duplicate_1              ; Register:ir|out[11]                                                                                                                    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.140     ; 5.607      ;
; -4.780 ; Register:ir|out[2]~_Duplicate_1              ; ConditionCode:cc|Register:ccReg|out[0]                                                                                                 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.049     ; 5.693      ;
; -4.761 ; Register:ir|out[0]~_Duplicate_1              ; ConditionCode:cc|Register:ccReg|out[1]                                                                                                 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.049     ; 5.674      ;
; -4.760 ; Register:ir|out[3]~_Duplicate_1              ; Register:pc|out[10]                                                                                                                    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.137     ; 5.588      ;
; -4.752 ; Register:ir|out[2]~_Duplicate_1              ; Register:mdr|out[15]                                                                                                                   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.134     ; 5.583      ;
; -4.743 ; Register:ir|out[0]~_Duplicate_1              ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~porta_address_reg7 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.060      ; 5.802      ;
; -4.740 ; Register:ir|out[1]~_Duplicate_1              ; Register:pc|out[10]                                                                                                                    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.137     ; 5.568      ;
; -4.731 ; Register:ir|out[3]~_Duplicate_1              ; Register:mdr|out[7]                                                                                                                    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.130     ; 5.566      ;
; -4.730 ; Register:ir|out[0]~_Duplicate_1              ; Register:ir|out[11]                                                                                                                    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.140     ; 5.555      ;
; -4.726 ; Register:ir|out[6]~_Duplicate_1              ; ConditionCode:cc|Register:ccReg|out[0]                                                                                                 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.049     ; 5.639      ;
; -4.711 ; Register:ir|out[1]~_Duplicate_1              ; Register:mdr|out[7]                                                                                                                    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.130     ; 5.546      ;
; -4.705 ; Register:ir|out[3]~_Duplicate_1              ; Register:pc|out[7]                                                                                                                     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.132     ; 5.538      ;
; -4.704 ; Register:ir|out[3]~_Duplicate_1              ; Register:pc|out[15]                                                                                                                    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.142     ; 5.527      ;
; -4.698 ; Register:ir|out[6]~_Duplicate_1              ; Register:mdr|out[15]                                                                                                                   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.134     ; 5.529      ;
; -4.694 ; Register:ir|out[2]~_Duplicate_1              ; ConditionCode:cc|Register:ccReg|out[1]                                                                                                 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.049     ; 5.607      ;
; -4.688 ; Register:ir|out[0]~_Duplicate_1              ; Register:pc|out[10]                                                                                                                    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.137     ; 5.516      ;
; -4.687 ; Register:ir|out[3]~_Duplicate_1              ; Register:mar|out[11]                                                                                                                   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.134     ; 5.518      ;
; -4.685 ; Register:ir|out[1]~_Duplicate_1              ; Register:pc|out[7]                                                                                                                     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.132     ; 5.518      ;
; -4.684 ; Register:ir|out[1]~_Duplicate_1              ; Register:pc|out[15]                                                                                                                    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.142     ; 5.507      ;
; -4.676 ; Register:ir|out[2]~_Duplicate_1              ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~porta_address_reg7 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.060      ; 5.735      ;
; -4.672 ; Register:ir|out[3]~_Duplicate_1              ; Register:mdr|out[11]                                                                                                                   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.048     ; 5.586      ;
; -4.667 ; Register:ir|out[3]~_Duplicate_1              ; Register:mdr|out[9]                                                                                                                    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.142     ; 5.490      ;
; -4.667 ; Register:ir|out[1]~_Duplicate_1              ; Register:mar|out[11]                                                                                                                   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.134     ; 5.498      ;
; -4.663 ; Register:ir|out[2]~_Duplicate_1              ; Register:ir|out[11]                                                                                                                    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.140     ; 5.488      ;
; -4.659 ; Register:ir|out[0]~_Duplicate_1              ; Register:mdr|out[7]                                                                                                                    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.130     ; 5.494      ;
; -4.657 ; Register:ir|out[3]~_Duplicate_1              ; Register:pc|out[11]                                                                                                                    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.161     ; 5.461      ;
; -4.652 ; Register:ir|out[1]~_Duplicate_1              ; Register:mdr|out[11]                                                                                                                   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.048     ; 5.566      ;
; -4.649 ; Register:ir|out[3]~_Duplicate_1              ; Register:mdr|out[10]                                                                                                                   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.134     ; 5.480      ;
; -4.647 ; Register:ir|out[1]~_Duplicate_1              ; Register:mdr|out[9]                                                                                                                    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.142     ; 5.470      ;
; -4.640 ; Register:ir|out[6]~_Duplicate_1              ; ConditionCode:cc|Register:ccReg|out[1]                                                                                                 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.049     ; 5.553      ;
; -4.637 ; Register:ir|out[1]~_Duplicate_1              ; Register:pc|out[11]                                                                                                                    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.161     ; 5.441      ;
; -4.633 ; Register:ir|out[0]~_Duplicate_1              ; Register:pc|out[7]                                                                                                                     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.132     ; 5.466      ;
; -4.632 ; Register:ir|out[0]~_Duplicate_1              ; Register:pc|out[15]                                                                                                                    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.142     ; 5.455      ;
; -4.629 ; Register:ir|out[1]~_Duplicate_1              ; Register:mdr|out[10]                                                                                                                   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.134     ; 5.460      ;
; -4.628 ; Register:ir|out[3]~_Duplicate_1              ; Register:pc|out[8]                                                                                                                     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.137     ; 5.456      ;
; -4.622 ; Register:ir|out[6]~_Duplicate_1              ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~porta_address_reg7 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.060      ; 5.681      ;
; -4.621 ; Register:ir|out[2]~_Duplicate_1              ; Register:pc|out[10]                                                                                                                    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.137     ; 5.449      ;
; -4.615 ; Register:ir|out[0]~_Duplicate_1              ; Register:mar|out[11]                                                                                                                   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.134     ; 5.446      ;
; -4.609 ; Register:ir|out[6]~_Duplicate_1              ; Register:ir|out[11]                                                                                                                    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.140     ; 5.434      ;
; -4.609 ; Register:ir|out[10]~_Duplicate_1             ; ConditionCode:cc|Register:ccReg|out[0]                                                                                                 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.049     ; 5.522      ;
; -4.608 ; Register:ir|out[1]~_Duplicate_1              ; Register:pc|out[8]                                                                                                                     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.137     ; 5.436      ;
; -4.602 ; Register:ir|out[3]~_Duplicate_1              ; RegFile:REG|Register:create_regs[4].r|out[7]                                                                                           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.007     ; 5.627      ;
; -4.600 ; Register:ir|out[0]~_Duplicate_1              ; Register:mdr|out[11]                                                                                                                   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.048     ; 5.514      ;
; -4.595 ; Register:ir|out[0]~_Duplicate_1              ; Register:mdr|out[9]                                                                                                                    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.142     ; 5.418      ;
; -4.592 ; Register:ir|out[2]~_Duplicate_1              ; Register:mdr|out[7]                                                                                                                    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.130     ; 5.427      ;
; -4.585 ; Register:ir|out[0]~_Duplicate_1              ; Register:pc|out[11]                                                                                                                    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.161     ; 5.389      ;
; -4.582 ; Register:ir|out[1]~_Duplicate_1              ; RegFile:REG|Register:create_regs[4].r|out[7]                                                                                           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.007     ; 5.607      ;
; -4.580 ; Register:ir|out[9]~_Duplicate_1              ; ConditionCode:cc|Register:ccReg|out[0]                                                                                                 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.049     ; 5.493      ;
; -4.578 ; Register:ir|out[3]~_Duplicate_1              ; Register:pc|out[9]                                                                                                                     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.137     ; 5.406      ;
; -4.577 ; Register:ir|out[0]~_Duplicate_1              ; Register:mdr|out[10]                                                                                                                   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.134     ; 5.408      ;
; -4.572 ; Register:ir|out[3]~_Duplicate_1              ; Register:pc|out[12]                                                                                                                    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 5.479      ;
; -4.567 ; Register:ir|out[6]~_Duplicate_1              ; Register:pc|out[10]                                                                                                                    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.137     ; 5.395      ;
; -4.566 ; Register:ir|out[2]~_Duplicate_1              ; Register:pc|out[7]                                                                                                                     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.132     ; 5.399      ;
; -4.565 ; Register:ir|out[2]~_Duplicate_1              ; Register:pc|out[15]                                                                                                                    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.142     ; 5.388      ;
; -4.558 ; Register:ir|out[1]~_Duplicate_1              ; Register:pc|out[9]                                                                                                                     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.137     ; 5.386      ;
; -4.557 ; Register:ir|out[3]~_Duplicate_1              ; Register:ir|out[10]                                                                                                                    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 5.464      ;
; -4.557 ; Register:ir|out[10]~_Duplicate_1             ; Register:mdr|out[15]                                                                                                                   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.134     ; 5.388      ;
; -4.556 ; Register:ir|out[0]~_Duplicate_1              ; Register:pc|out[8]                                                                                                                     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.137     ; 5.384      ;
; -4.552 ; Register:ir|out[9]~_Duplicate_1              ; Register:mdr|out[15]                                                                                                                   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.134     ; 5.383      ;
; -4.552 ; Register:ir|out[1]~_Duplicate_1              ; Register:pc|out[12]                                                                                                                    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 5.459      ;
; -4.548 ; Register:ir|out[3]~_Duplicate_1              ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~porta_address_reg6 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.060      ; 5.607      ;
; -4.548 ; RegFile:REG|Register:create_regs[6].r|out[2] ; ConditionCode:cc|Register:ccReg|out[0]                                                                                                 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.034     ; 5.476      ;
; -4.548 ; Register:ir|out[2]~_Duplicate_1              ; Register:mar|out[11]                                                                                                                   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.134     ; 5.379      ;
; -4.538 ; Register:ir|out[6]~_Duplicate_1              ; Register:mdr|out[7]                                                                                                                    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.130     ; 5.373      ;
; -4.537 ; Register:ir|out[1]~_Duplicate_1              ; Register:ir|out[10]                                                                                                                    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 5.444      ;
; -4.533 ; Register:ir|out[2]~_Duplicate_1              ; Register:mdr|out[11]                                                                                                                   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.048     ; 5.447      ;
; -4.530 ; Register:ir|out[0]~_Duplicate_1              ; RegFile:REG|Register:create_regs[4].r|out[7]                                                                                           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.007     ; 5.555      ;
; -4.528 ; Register:ir|out[2]~_Duplicate_1              ; Register:mdr|out[9]                                                                                                                    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.142     ; 5.351      ;
; -4.528 ; Register:ir|out[1]~_Duplicate_1              ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~porta_address_reg6 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.060      ; 5.587      ;
; -4.523 ; Register:ir|out[10]~_Duplicate_1             ; ConditionCode:cc|Register:ccReg|out[1]                                                                                                 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.049     ; 5.436      ;
; -4.522 ; Register:ir|out[3]~_Duplicate_1              ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~porta_address_reg5 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.060      ; 5.581      ;
; -4.519 ; Register:ir|out[3]~_Duplicate_1              ; RegFile:REG|Register:create_regs[1].r|out[7]                                                                                           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 5.550      ;
; -4.518 ; Register:ir|out[2]~_Duplicate_1              ; Register:pc|out[11]                                                                                                                    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.161     ; 5.322      ;
; -4.517 ; Register:ir|out[3]~_Duplicate_1              ; RegFile:REG|Register:create_regs[3].r|out[7]                                                                                           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 5.548      ;
; -4.515 ; RegFile:REG|Register:create_regs[4].r|out[1] ; ConditionCode:cc|Register:ccReg|out[0]                                                                                                 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.046     ; 5.431      ;
; -4.514 ; Register:ir|out[3]~_Duplicate_1              ; Register:ir|out[5]~_Duplicate_1                                                                                                        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 5.546      ;
; -4.512 ; Register:ir|out[6]~_Duplicate_1              ; Register:pc|out[7]                                                                                                                     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.132     ; 5.345      ;
; -4.511 ; Register:ir|out[6]~_Duplicate_1              ; Register:pc|out[15]                                                                                                                    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.142     ; 5.334      ;
; -4.510 ; Register:ir|out[2]~_Duplicate_1              ; Register:mdr|out[10]                                                                                                                   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.134     ; 5.341      ;
; -4.506 ; Register:ir|out[3]~_Duplicate_1              ; RegFile:REG|Register:create_regs[1].r|out[5]                                                                                           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 5.537      ;
; -4.506 ; Register:ir|out[0]~_Duplicate_1              ; Register:pc|out[9]                                                                                                                     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.137     ; 5.334      ;
; -4.504 ; Register:ir|out[3]~_Duplicate_1              ; RegFile:REG|Register:create_regs[3].r|out[5]                                                                                           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 5.535      ;
; -4.502 ; Register:ir|out[1]~_Duplicate_1              ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~porta_address_reg5 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.060      ; 5.561      ;
; -4.500 ; Register:ir|out[0]~_Duplicate_1              ; Register:pc|out[12]                                                                                                                    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 5.407      ;
; -4.499 ; Register:ir|out[1]~_Duplicate_1              ; RegFile:REG|Register:create_regs[1].r|out[7]                                                                                           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 5.530      ;
; -4.497 ; Register:ir|out[1]~_Duplicate_1              ; RegFile:REG|Register:create_regs[3].r|out[7]                                                                                           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 5.528      ;
; -4.495 ; RegFile:REG|Register:create_regs[6].r|out[2] ; Register:mdr|out[15]                                                                                                                   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.119     ; 5.341      ;
; -4.494 ; Register:ir|out[9]~_Duplicate_1              ; ConditionCode:cc|Register:ccReg|out[1]                                                                                                 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.049     ; 5.407      ;
; -4.494 ; Register:ir|out[6]~_Duplicate_1              ; Register:mar|out[11]                                                                                                                   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.134     ; 5.325      ;
+--------+----------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1'                                                                                                                                                                                                                                                                                                                                                                                 ;
+--------+----------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------+---------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                              ; To Node                                                                                                                                ; Launch Clock                                                  ; Latch Clock                                                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------+---------------------------------------------------------------+--------------+------------+------------+
; -2.083 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg0  ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_memory_reg0  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.500        ; -0.144     ; 2.438      ;
; -2.083 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg1  ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a1~portb_memory_reg0  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.500        ; -0.144     ; 2.438      ;
; -2.083 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg2  ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a2~portb_memory_reg0  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.500        ; -0.144     ; 2.438      ;
; -2.083 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg3  ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a3~portb_memory_reg0  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.500        ; -0.144     ; 2.438      ;
; -2.083 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg4  ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a4~portb_memory_reg0  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.500        ; -0.144     ; 2.438      ;
; -2.083 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg5  ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a5~portb_memory_reg0  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.500        ; -0.144     ; 2.438      ;
; -2.083 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg6  ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a6~portb_memory_reg0  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.500        ; -0.144     ; 2.438      ;
; -2.083 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg7  ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a7~portb_memory_reg0  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.500        ; -0.144     ; 2.438      ;
; -2.083 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg8  ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a8~portb_memory_reg0  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.500        ; -0.144     ; 2.438      ;
; -2.083 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg9  ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a9~portb_memory_reg0  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.500        ; -0.144     ; 2.438      ;
; -2.083 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg10 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a10~portb_memory_reg0 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.500        ; -0.144     ; 2.438      ;
; -2.083 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg11 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a11~portb_memory_reg0 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.500        ; -0.144     ; 2.438      ;
; -2.083 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg12 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a12~portb_memory_reg0 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.500        ; -0.144     ; 2.438      ;
; -2.083 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg13 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a13~portb_memory_reg0 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.500        ; -0.144     ; 2.438      ;
; -2.083 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg14 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a14~portb_memory_reg0 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.500        ; -0.144     ; 2.438      ;
; -2.083 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg15 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a15~portb_memory_reg0 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.500        ; -0.144     ; 2.438      ;
; -2.048 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg0  ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_memory_reg0  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.500        ; -0.109     ; 2.438      ;
; -2.048 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg1  ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a1~portb_memory_reg0  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.500        ; -0.109     ; 2.438      ;
; -2.048 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg2  ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a2~portb_memory_reg0  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.500        ; -0.109     ; 2.438      ;
; -2.048 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg3  ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a3~portb_memory_reg0  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.500        ; -0.109     ; 2.438      ;
; -2.048 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg4  ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a4~portb_memory_reg0  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.500        ; -0.109     ; 2.438      ;
; -2.048 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg5  ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a5~portb_memory_reg0  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.500        ; -0.109     ; 2.438      ;
; -2.048 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg6  ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a6~portb_memory_reg0  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.500        ; -0.109     ; 2.438      ;
; -2.048 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg7  ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a7~portb_memory_reg0  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.500        ; -0.109     ; 2.438      ;
; -2.048 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg8  ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a8~portb_memory_reg0  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.500        ; -0.109     ; 2.438      ;
; -2.048 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg9  ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a9~portb_memory_reg0  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.500        ; -0.109     ; 2.438      ;
; -2.048 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg10 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a10~portb_memory_reg0 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.500        ; -0.109     ; 2.438      ;
; -2.048 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg11 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a11~portb_memory_reg0 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.500        ; -0.109     ; 2.438      ;
; -2.048 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg12 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a12~portb_memory_reg0 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.500        ; -0.109     ; 2.438      ;
; -2.048 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg13 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a13~portb_memory_reg0 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.500        ; -0.109     ; 2.438      ;
; -2.048 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg14 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a14~portb_memory_reg0 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.500        ; -0.109     ; 2.438      ;
; -2.048 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg15 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a15~portb_memory_reg0 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.500        ; -0.109     ; 2.438      ;
; -1.614 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg0  ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_memory_reg0  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 1.000        ; -0.175     ; 2.438      ;
; -1.614 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg1  ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a1~portb_memory_reg0  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 1.000        ; -0.175     ; 2.438      ;
; -1.614 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg2  ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a2~portb_memory_reg0  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 1.000        ; -0.175     ; 2.438      ;
; -1.614 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg3  ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a3~portb_memory_reg0  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 1.000        ; -0.175     ; 2.438      ;
; -1.614 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg4  ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a4~portb_memory_reg0  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 1.000        ; -0.175     ; 2.438      ;
; -1.614 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg5  ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a5~portb_memory_reg0  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 1.000        ; -0.175     ; 2.438      ;
; -1.614 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg6  ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a6~portb_memory_reg0  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 1.000        ; -0.175     ; 2.438      ;
; -1.614 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg7  ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a7~portb_memory_reg0  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 1.000        ; -0.175     ; 2.438      ;
; -1.614 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg8  ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a8~portb_memory_reg0  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 1.000        ; -0.175     ; 2.438      ;
; -1.614 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg9  ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a9~portb_memory_reg0  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 1.000        ; -0.175     ; 2.438      ;
; -1.614 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg10 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a10~portb_memory_reg0 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 1.000        ; -0.175     ; 2.438      ;
; -1.614 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg11 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a11~portb_memory_reg0 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 1.000        ; -0.175     ; 2.438      ;
; -1.614 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg12 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a12~portb_memory_reg0 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 1.000        ; -0.175     ; 2.438      ;
; -1.614 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg13 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a13~portb_memory_reg0 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 1.000        ; -0.175     ; 2.438      ;
; -1.614 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg14 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a14~portb_memory_reg0 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 1.000        ; -0.175     ; 2.438      ;
; -1.614 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg15 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a15~portb_memory_reg0 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 1.000        ; -0.175     ; 2.438      ;
; -1.570 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~porta_address_reg0 ; MemoryController:mc|data_out[8]                                                                                                        ; CLOCK_50                                                      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.500        ; 1.565      ; 3.597      ;
; -1.570 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~porta_address_reg1 ; MemoryController:mc|data_out[8]                                                                                                        ; CLOCK_50                                                      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.500        ; 1.565      ; 3.597      ;
; -1.570 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~porta_address_reg2 ; MemoryController:mc|data_out[8]                                                                                                        ; CLOCK_50                                                      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.500        ; 1.565      ; 3.597      ;
; -1.570 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~porta_address_reg3 ; MemoryController:mc|data_out[8]                                                                                                        ; CLOCK_50                                                      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.500        ; 1.565      ; 3.597      ;
; -1.570 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~porta_address_reg4 ; MemoryController:mc|data_out[8]                                                                                                        ; CLOCK_50                                                      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.500        ; 1.565      ; 3.597      ;
; -1.570 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~porta_address_reg5 ; MemoryController:mc|data_out[8]                                                                                                        ; CLOCK_50                                                      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.500        ; 1.565      ; 3.597      ;
; -1.570 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~porta_address_reg6 ; MemoryController:mc|data_out[8]                                                                                                        ; CLOCK_50                                                      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.500        ; 1.565      ; 3.597      ;
; -1.570 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~porta_address_reg7 ; MemoryController:mc|data_out[8]                                                                                                        ; CLOCK_50                                                      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.500        ; 1.565      ; 3.597      ;
; -1.517 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg0  ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_memory_reg0  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 1.000        ; -0.078     ; 2.438      ;
; -1.517 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg1  ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a1~portb_memory_reg0  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 1.000        ; -0.078     ; 2.438      ;
; -1.517 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg2  ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a2~portb_memory_reg0  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 1.000        ; -0.078     ; 2.438      ;
; -1.517 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg3  ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a3~portb_memory_reg0  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 1.000        ; -0.078     ; 2.438      ;
; -1.517 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg4  ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a4~portb_memory_reg0  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 1.000        ; -0.078     ; 2.438      ;
; -1.517 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg5  ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a5~portb_memory_reg0  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 1.000        ; -0.078     ; 2.438      ;
; -1.517 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg6  ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a6~portb_memory_reg0  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 1.000        ; -0.078     ; 2.438      ;
; -1.517 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg7  ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a7~portb_memory_reg0  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 1.000        ; -0.078     ; 2.438      ;
; -1.517 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg8  ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a8~portb_memory_reg0  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 1.000        ; -0.078     ; 2.438      ;
; -1.517 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg9  ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a9~portb_memory_reg0  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 1.000        ; -0.078     ; 2.438      ;
; -1.517 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg10 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a10~portb_memory_reg0 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 1.000        ; -0.078     ; 2.438      ;
; -1.517 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg11 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a11~portb_memory_reg0 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 1.000        ; -0.078     ; 2.438      ;
; -1.517 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg12 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a12~portb_memory_reg0 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 1.000        ; -0.078     ; 2.438      ;
; -1.517 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg13 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a13~portb_memory_reg0 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 1.000        ; -0.078     ; 2.438      ;
; -1.517 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg14 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a14~portb_memory_reg0 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 1.000        ; -0.078     ; 2.438      ;
; -1.517 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg15 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a15~portb_memory_reg0 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 1.000        ; -0.078     ; 2.438      ;
; -1.480 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~porta_address_reg0 ; MemoryController:mc|data_out[7]                                                                                                        ; CLOCK_50                                                      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.500        ; 1.565      ; 3.507      ;
; -1.480 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~porta_address_reg1 ; MemoryController:mc|data_out[7]                                                                                                        ; CLOCK_50                                                      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.500        ; 1.565      ; 3.507      ;
; -1.480 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~porta_address_reg2 ; MemoryController:mc|data_out[7]                                                                                                        ; CLOCK_50                                                      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.500        ; 1.565      ; 3.507      ;
; -1.480 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~porta_address_reg3 ; MemoryController:mc|data_out[7]                                                                                                        ; CLOCK_50                                                      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.500        ; 1.565      ; 3.507      ;
; -1.480 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~porta_address_reg4 ; MemoryController:mc|data_out[7]                                                                                                        ; CLOCK_50                                                      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.500        ; 1.565      ; 3.507      ;
; -1.480 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~porta_address_reg5 ; MemoryController:mc|data_out[7]                                                                                                        ; CLOCK_50                                                      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.500        ; 1.565      ; 3.507      ;
; -1.480 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~porta_address_reg6 ; MemoryController:mc|data_out[7]                                                                                                        ; CLOCK_50                                                      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.500        ; 1.565      ; 3.507      ;
; -1.480 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~porta_address_reg7 ; MemoryController:mc|data_out[7]                                                                                                        ; CLOCK_50                                                      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.500        ; 1.565      ; 3.507      ;
; -1.381 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~porta_address_reg0 ; MemoryController:mc|data_out[2]                                                                                                        ; CLOCK_50                                                      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.500        ; 1.566      ; 3.409      ;
; -1.381 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~porta_address_reg1 ; MemoryController:mc|data_out[2]                                                                                                        ; CLOCK_50                                                      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.500        ; 1.566      ; 3.409      ;
; -1.381 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~porta_address_reg2 ; MemoryController:mc|data_out[2]                                                                                                        ; CLOCK_50                                                      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.500        ; 1.566      ; 3.409      ;
; -1.381 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~porta_address_reg3 ; MemoryController:mc|data_out[2]                                                                                                        ; CLOCK_50                                                      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.500        ; 1.566      ; 3.409      ;
; -1.381 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~porta_address_reg4 ; MemoryController:mc|data_out[2]                                                                                                        ; CLOCK_50                                                      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.500        ; 1.566      ; 3.409      ;
; -1.381 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~porta_address_reg5 ; MemoryController:mc|data_out[2]                                                                                                        ; CLOCK_50                                                      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.500        ; 1.566      ; 3.409      ;
; -1.381 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~porta_address_reg6 ; MemoryController:mc|data_out[2]                                                                                                        ; CLOCK_50                                                      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.500        ; 1.566      ; 3.409      ;
; -1.381 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~porta_address_reg7 ; MemoryController:mc|data_out[2]                                                                                                        ; CLOCK_50                                                      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.500        ; 1.566      ; 3.409      ;
; -1.285 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~porta_address_reg0 ; MemoryController:mc|data_out[1]~_Duplicate_1                                                                                           ; CLOCK_50                                                      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.500        ; 1.624      ; 3.441      ;
; -1.285 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~porta_address_reg1 ; MemoryController:mc|data_out[1]~_Duplicate_1                                                                                           ; CLOCK_50                                                      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.500        ; 1.624      ; 3.441      ;
; -1.285 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~porta_address_reg2 ; MemoryController:mc|data_out[1]~_Duplicate_1                                                                                           ; CLOCK_50                                                      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.500        ; 1.624      ; 3.441      ;
; -1.285 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~porta_address_reg3 ; MemoryController:mc|data_out[1]~_Duplicate_1                                                                                           ; CLOCK_50                                                      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.500        ; 1.624      ; 3.441      ;
; -1.285 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~porta_address_reg4 ; MemoryController:mc|data_out[1]~_Duplicate_1                                                                                           ; CLOCK_50                                                      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.500        ; 1.624      ; 3.441      ;
; -1.285 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~porta_address_reg5 ; MemoryController:mc|data_out[1]~_Duplicate_1                                                                                           ; CLOCK_50                                                      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.500        ; 1.624      ; 3.441      ;
; -1.285 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~porta_address_reg6 ; MemoryController:mc|data_out[1]~_Duplicate_1                                                                                           ; CLOCK_50                                                      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.500        ; 1.624      ; 3.441      ;
; -1.285 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~porta_address_reg7 ; MemoryController:mc|data_out[1]~_Duplicate_1                                                                                           ; CLOCK_50                                                      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.500        ; 1.624      ; 3.441      ;
; -1.222 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~porta_address_reg0 ; MemoryController:mc|data_out[8]~_Duplicate_1                                                                                           ; CLOCK_50                                                      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.500        ; 1.631      ; 3.385      ;
; -1.222 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~porta_address_reg1 ; MemoryController:mc|data_out[8]~_Duplicate_1                                                                                           ; CLOCK_50                                                      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.500        ; 1.631      ; 3.385      ;
; -1.222 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~porta_address_reg2 ; MemoryController:mc|data_out[8]~_Duplicate_1                                                                                           ; CLOCK_50                                                      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.500        ; 1.631      ; 3.385      ;
; -1.222 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~porta_address_reg3 ; MemoryController:mc|data_out[8]~_Duplicate_1                                                                                           ; CLOCK_50                                                      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.500        ; 1.631      ; 3.385      ;
+--------+----------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------+---------------------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1'                                                                                                                                                                                                                                                                                                         ;
+--------+---------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------+---------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                     ; To Node                                                                                                                                ; Launch Clock                                                  ; Latch Clock                                                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------+---------------------------------------------------------------+--------------+------------+------------+
; -2.381 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|data_out[10]~_Duplicate_1                                                                                          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 3.569      ; 1.481      ;
; -2.381 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|data_out[1]~_Duplicate_1                                                                                           ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 3.568      ; 1.480      ;
; -2.350 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|data_out[10]~_Duplicate_1                                                                                          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 3.538      ; 1.481      ;
; -2.350 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|data_out[1]~_Duplicate_1                                                                                           ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 3.537      ; 1.480      ;
; -2.302 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|data_out[12]~_Duplicate_1                                                                                          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 3.569      ; 1.560      ;
; -2.271 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|data_out[12]~_Duplicate_1                                                                                          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 3.538      ; 1.560      ;
; -2.228 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|data_out[13]~_Duplicate_1                                                                                          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 3.563      ; 1.628      ;
; -2.228 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|data_out[11]~_Duplicate_1                                                                                          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 3.564      ; 1.629      ;
; -2.197 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|data_out[13]~_Duplicate_1                                                                                          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 3.532      ; 1.628      ;
; -2.197 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|data_out[11]~_Duplicate_1                                                                                          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 3.533      ; 1.629      ;
; -2.126 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_we_reg       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 3.630      ; 1.783      ;
; -2.095 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_we_reg       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 3.599      ; 1.783      ;
; -2.044 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|data_out[11]                                                                                                       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 3.506      ; 1.666      ;
; -2.027 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|data_out[6]                                                                                                        ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 3.517      ; 1.694      ;
; -2.018 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|data_out[7]                                                                                                        ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 3.509      ; 1.695      ;
; -2.018 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|data_out[8]                                                                                                        ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 3.509      ; 1.695      ;
; -2.013 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|data_out[11]                                                                                                       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 3.475      ; 1.666      ;
; -1.996 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|data_out[6]                                                                                                        ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 3.486      ; 1.694      ;
; -1.987 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|data_out[7]                                                                                                        ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 3.478      ; 1.695      ;
; -1.987 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|data_out[8]                                                                                                        ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 3.478      ; 1.695      ;
; -1.981 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|data_out[0]                                                                                                        ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 3.516      ; 1.739      ;
; -1.981 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|data_out[1]                                                                                                        ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 3.516      ; 1.739      ;
; -1.954 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|data_out[2]~_Duplicate_1                                                                                           ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 3.561      ; 1.900      ;
; -1.950 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|data_out[7]~_Duplicate_1                                                                                           ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 3.576      ; 1.919      ;
; -1.950 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|data_out[0]                                                                                                        ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 3.485      ; 1.739      ;
; -1.950 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|data_out[1]                                                                                                        ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 3.485      ; 1.739      ;
; -1.946 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|data_out[8]~_Duplicate_1                                                                                           ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 3.575      ; 1.922      ;
; -1.940 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|data_out[9]                                                                                                        ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 3.509      ; 1.773      ;
; -1.923 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|data_out[2]~_Duplicate_1                                                                                           ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 3.530      ; 1.900      ;
; -1.919 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|data_out[7]~_Duplicate_1                                                                                           ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 3.545      ; 1.919      ;
; -1.915 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|data_out[8]~_Duplicate_1                                                                                           ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 3.544      ; 1.922      ;
; -1.909 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|data_out[9]                                                                                                        ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 3.478      ; 1.773      ;
; -1.905 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg15 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 3.628      ; 2.002      ;
; -1.905 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg14 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 3.628      ; 2.002      ;
; -1.905 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg13 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 3.628      ; 2.002      ;
; -1.905 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg12 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 3.628      ; 2.002      ;
; -1.905 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg11 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 3.628      ; 2.002      ;
; -1.905 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg10 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 3.628      ; 2.002      ;
; -1.905 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg9  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 3.628      ; 2.002      ;
; -1.905 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg8  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 3.628      ; 2.002      ;
; -1.905 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg7  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 3.628      ; 2.002      ;
; -1.905 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg6  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 3.628      ; 2.002      ;
; -1.905 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg5  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 3.628      ; 2.002      ;
; -1.905 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg4  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 3.628      ; 2.002      ;
; -1.905 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg3  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 3.628      ; 2.002      ;
; -1.905 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg2  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 3.628      ; 2.002      ;
; -1.905 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg1  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 3.628      ; 2.002      ;
; -1.905 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_address_reg7 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 3.630      ; 2.004      ;
; -1.905 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_address_reg6 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 3.630      ; 2.004      ;
; -1.905 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_address_reg5 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 3.630      ; 2.004      ;
; -1.905 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_address_reg4 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 3.630      ; 2.004      ;
; -1.905 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_address_reg3 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 3.630      ; 2.004      ;
; -1.905 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_address_reg2 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 3.630      ; 2.004      ;
; -1.905 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_address_reg1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 3.630      ; 2.004      ;
; -1.905 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_address_reg0 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 3.630      ; 2.004      ;
; -1.905 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg0  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 3.628      ; 2.002      ;
; -1.901 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|data_out[6]~_Duplicate_1                                                                                           ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 3.571      ; 1.963      ;
; -1.891 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|data_out[14]~_Duplicate_1                                                                                          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 3.563      ; 1.965      ;
; -1.881 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|data_out[10]~_Duplicate_1                                                                                          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -0.500       ; 3.569      ; 1.481      ;
; -1.881 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|data_out[1]~_Duplicate_1                                                                                           ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -0.500       ; 3.568      ; 1.480      ;
; -1.874 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg15 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 3.597      ; 2.002      ;
; -1.874 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg14 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 3.597      ; 2.002      ;
; -1.874 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg13 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 3.597      ; 2.002      ;
; -1.874 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg12 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 3.597      ; 2.002      ;
; -1.874 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg11 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 3.597      ; 2.002      ;
; -1.874 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg10 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 3.597      ; 2.002      ;
; -1.874 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg9  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 3.597      ; 2.002      ;
; -1.874 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg8  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 3.597      ; 2.002      ;
; -1.874 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg7  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 3.597      ; 2.002      ;
; -1.874 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg6  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 3.597      ; 2.002      ;
; -1.874 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg5  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 3.597      ; 2.002      ;
; -1.874 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg4  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 3.597      ; 2.002      ;
; -1.874 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg3  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 3.597      ; 2.002      ;
; -1.874 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg2  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 3.597      ; 2.002      ;
; -1.874 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg1  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 3.597      ; 2.002      ;
; -1.874 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_address_reg7 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 3.599      ; 2.004      ;
; -1.874 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_address_reg6 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 3.599      ; 2.004      ;
; -1.874 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_address_reg5 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 3.599      ; 2.004      ;
; -1.874 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_address_reg4 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 3.599      ; 2.004      ;
; -1.874 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_address_reg3 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 3.599      ; 2.004      ;
; -1.874 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_address_reg2 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 3.599      ; 2.004      ;
; -1.874 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_address_reg1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 3.599      ; 2.004      ;
; -1.874 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_address_reg0 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 3.599      ; 2.004      ;
; -1.874 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg0  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 3.597      ; 2.002      ;
; -1.871 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|data_out[0]~_Duplicate_1                                                                                           ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 3.570      ; 1.992      ;
; -1.870 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|data_out[6]~_Duplicate_1                                                                                           ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 3.540      ; 1.963      ;
; -1.860 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|data_out[14]~_Duplicate_1                                                                                          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 3.532      ; 1.965      ;
; -1.850 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|data_out[10]~_Duplicate_1                                                                                          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -0.500       ; 3.538      ; 1.481      ;
; -1.850 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|data_out[1]~_Duplicate_1                                                                                           ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -0.500       ; 3.537      ; 1.480      ;
; -1.848 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|data_out[4]~_Duplicate_1                                                                                           ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 3.546      ; 1.991      ;
; -1.840 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|data_out[2]                                                                                                        ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 3.510      ; 1.874      ;
; -1.840 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|data_out[14]                                                                                                       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 3.508      ; 1.872      ;
; -1.840 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|data_out[0]~_Duplicate_1                                                                                           ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 3.539      ; 1.992      ;
; -1.838 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|data_out[3]                                                                                                        ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 3.506      ; 1.872      ;
; -1.838 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|data_out[5]                                                                                                        ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 3.508      ; 1.874      ;
; -1.838 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|data_out[13]                                                                                                       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 3.506      ; 1.872      ;
; -1.817 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|data_out[4]~_Duplicate_1                                                                                           ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 3.515      ; 1.991      ;
; -1.809 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|data_out[2]                                                                                                        ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 3.479      ; 1.874      ;
; -1.809 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|data_out[14]                                                                                                       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 3.477      ; 1.872      ;
; -1.807 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|data_out[3]                                                                                                        ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 3.475      ; 1.872      ;
+--------+---------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------+---------------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLOCK_50'                                                                                                                                                                                                                                   ;
+--------+---------------------------------------------------------------+---------------------------------------------------------------+---------------------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                     ; To Node                                                       ; Launch Clock                                                  ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------+---------------------------------------------------------------+---------------------------------------------------------------+-------------+--------------+------------+------------+
; -2.248 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[1]              ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; CLOCK_50    ; 0.000        ; 4.184      ; 2.128      ;
; -1.748 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[1]              ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; CLOCK_50    ; -0.500       ; 4.184      ; 2.128      ;
; -1.739 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[4]              ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; CLOCK_50    ; 0.000        ; 4.207      ; 2.660      ;
; -1.689 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[5]              ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; CLOCK_50    ; 0.000        ; 4.184      ; 2.687      ;
; -1.569 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[3]              ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; CLOCK_50    ; 0.000        ; 4.184      ; 2.807      ;
; -1.257 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[2]              ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; CLOCK_50    ; 0.000        ; 4.207      ; 3.142      ;
; -1.239 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[4]              ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; CLOCK_50    ; -0.500       ; 4.207      ; 2.660      ;
; -1.189 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[5]              ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; CLOCK_50    ; -0.500       ; 4.184      ; 2.687      ;
; -1.069 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[3]              ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; CLOCK_50    ; -0.500       ; 4.184      ; 2.807      ;
; -0.794 ; Microcontroller:control|Register:stateReg|out[1]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[1]              ; CLOCK_50                                                      ; CLOCK_50    ; 0.000        ; 2.664      ; 1.921      ;
; -0.769 ; Microcontroller:control|Register:stateReg|out[5]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[1]              ; CLOCK_50                                                      ; CLOCK_50    ; 0.000        ; 2.666      ; 1.948      ;
; -0.757 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[2]              ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; CLOCK_50    ; -0.500       ; 4.207      ; 3.142      ;
; -0.725 ; Microcontroller:control|Register:stateReg|out[5]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[4]              ; CLOCK_50                                                      ; CLOCK_50    ; 0.000        ; 2.689      ; 2.015      ;
; -0.675 ; Microcontroller:control|Register:stateReg|out[5]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[5]              ; CLOCK_50                                                      ; CLOCK_50    ; 0.000        ; 2.666      ; 2.042      ;
; -0.618 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[1]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; CLOCK_50    ; 0.000        ; 1.520      ; 1.195      ;
; -0.563 ; Microcontroller:control|Register:stateReg|out[4]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[1]              ; CLOCK_50                                                      ; CLOCK_50    ; 0.000        ; 2.666      ; 2.154      ;
; -0.521 ; Microcontroller:control|Register:stateReg|out[5]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[3]              ; CLOCK_50                                                      ; CLOCK_50    ; 0.000        ; 2.666      ; 2.196      ;
; -0.509 ; Microcontroller:control|Register:stateReg|out[4]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[4]              ; CLOCK_50                                                      ; CLOCK_50    ; 0.000        ; 2.689      ; 2.231      ;
; -0.460 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Register:pc|out[10]~_Duplicate_1                              ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; CLOCK_50    ; 0.000        ; 1.791      ; 1.624      ;
; -0.459 ; Microcontroller:control|Register:stateReg|out[4]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[5]              ; CLOCK_50                                                      ; CLOCK_50    ; 0.000        ; 2.666      ; 2.258      ;
; -0.428 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Register:pc|out[3]~_Duplicate_1                               ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; CLOCK_50    ; 0.000        ; 1.791      ; 1.656      ;
; -0.395 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Register:pc|out[13]~_Duplicate_1                              ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; CLOCK_50    ; 0.000        ; 1.787      ; 1.685      ;
; -0.390 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; ConditionCode:cc|Register:ccReg|out[2]~_Duplicate_1           ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; CLOCK_50    ; 0.000        ; 1.798      ; 1.701      ;
; -0.381 ; Microcontroller:control|Register:stateReg|out[3]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[3]              ; CLOCK_50                                                      ; CLOCK_50    ; 0.000        ; 2.664      ; 2.334      ;
; -0.378 ; Register:ir|out[13]~_Duplicate_1                              ; Microcontroller:control|Register:stateReg|out[1]              ; CLOCK_50                                                      ; CLOCK_50    ; 0.000        ; 2.389      ; 2.062      ;
; -0.350 ; Register:ir|out[13]~_Duplicate_1                              ; Microcontroller:control|Register:stateReg|out[4]              ; CLOCK_50                                                      ; CLOCK_50    ; 0.000        ; 2.412      ; 2.113      ;
; -0.347 ; Microcontroller:control|Register:stateReg|out[3]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[1]              ; CLOCK_50                                                      ; CLOCK_50    ; 0.000        ; 2.664      ; 2.368      ;
; -0.345 ; Microcontroller:control|Register:stateReg|out[2]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[4]              ; CLOCK_50                                                      ; CLOCK_50    ; 0.000        ; 2.687      ; 2.393      ;
; -0.314 ; Register:ir|out[14]~_Duplicate_1                              ; Microcontroller:control|Register:stateReg|out[1]              ; CLOCK_50                                                      ; CLOCK_50    ; 0.000        ; 2.389      ; 2.126      ;
; -0.306 ; Register:ir|out[14]~_Duplicate_1                              ; Microcontroller:control|Register:stateReg|out[4]              ; CLOCK_50                                                      ; CLOCK_50    ; 0.000        ; 2.412      ; 2.157      ;
; -0.305 ; Microcontroller:control|Register:stateReg|out[4]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[3]              ; CLOCK_50                                                      ; CLOCK_50    ; 0.000        ; 2.666      ; 2.412      ;
; -0.304 ; Register:ir|out[15]~_Duplicate_1                              ; Microcontroller:control|Register:stateReg|out[1]              ; CLOCK_50                                                      ; CLOCK_50    ; 0.000        ; 2.389      ; 2.136      ;
; -0.299 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Register:pc|out[9]~_Duplicate_1                               ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; CLOCK_50    ; 0.000        ; 1.789      ; 1.783      ;
; -0.297 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Register:pc|out[15]~_Duplicate_1                              ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; CLOCK_50    ; 0.000        ; 1.797      ; 1.793      ;
; -0.295 ; Microcontroller:control|Register:stateReg|out[2]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[5]              ; CLOCK_50                                                      ; CLOCK_50    ; 0.000        ; 2.664      ; 2.420      ;
; -0.294 ; Register:ir|out[15]~_Duplicate_1                              ; Microcontroller:control|Register:stateReg|out[4]              ; CLOCK_50                                                      ; CLOCK_50    ; 0.000        ; 2.412      ; 2.169      ;
; -0.285 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Register:mar|out[4]~_Duplicate_1                              ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; CLOCK_50    ; 0.000        ; 1.790      ; 1.798      ;
; -0.279 ; Microcontroller:control|Register:stateReg|out[3]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[2]              ; CLOCK_50                                                      ; CLOCK_50    ; 0.000        ; 2.687      ; 2.459      ;
; -0.279 ; Microcontroller:control|Register:stateReg|out[3]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[4]              ; CLOCK_50                                                      ; CLOCK_50    ; 0.000        ; 2.687      ; 2.459      ;
; -0.264 ; Register:ir|out[14]~_Duplicate_1                              ; Microcontroller:control|Register:stateReg|out[3]              ; CLOCK_50                                                      ; CLOCK_50    ; 0.000        ; 2.389      ; 2.176      ;
; -0.256 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Register:pc|out[11]~_Duplicate_1                              ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; CLOCK_50    ; 0.000        ; 1.798      ; 1.835      ;
; -0.256 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Register:pc|out[5]~_Duplicate_1                               ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; CLOCK_50    ; 0.000        ; 1.798      ; 1.835      ;
; -0.246 ; Microcontroller:control|Register:stateReg|out[4]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[2]              ; CLOCK_50                                                      ; CLOCK_50    ; 0.000        ; 2.689      ; 2.494      ;
; -0.234 ; Microcontroller:control|Register:stateReg|out[2]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[1]              ; CLOCK_50                                                      ; CLOCK_50    ; 0.000        ; 2.664      ; 2.481      ;
; -0.229 ; Microcontroller:control|Register:stateReg|out[3]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[5]              ; CLOCK_50                                                      ; CLOCK_50    ; 0.000        ; 2.664      ; 2.486      ;
; -0.214 ; Register:ir|out[12]~_Duplicate_1                              ; Microcontroller:control|Register:stateReg|out[1]              ; CLOCK_50                                                      ; CLOCK_50    ; 0.000        ; 2.390      ; 2.227      ;
; -0.208 ; Register:ir|out[12]~_Duplicate_1                              ; Microcontroller:control|Register:stateReg|out[4]              ; CLOCK_50                                                      ; CLOCK_50    ; 0.000        ; 2.413      ; 2.256      ;
; -0.208 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Register:mdr|out[14]~_Duplicate_1                             ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; CLOCK_50    ; 0.000        ; 1.797      ; 1.882      ;
; -0.205 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Register:mdr|out[15]~_Duplicate_1                             ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; CLOCK_50    ; 0.000        ; 1.797      ; 1.885      ;
; -0.199 ; Microcontroller:control|Register:stateReg|out[5]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[2]              ; CLOCK_50                                                      ; CLOCK_50    ; 0.000        ; 2.689      ; 2.541      ;
; -0.193 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; RegFile:REG|Register:create_regs[7].r|out[9]                  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; CLOCK_50    ; 0.000        ; 1.786      ; 1.886      ;
; -0.183 ; Register:ir|out[13]~_Duplicate_1                              ; Microcontroller:control|Register:stateReg|out[5]              ; CLOCK_50                                                      ; CLOCK_50    ; 0.000        ; 2.389      ; 2.257      ;
; -0.172 ; Microcontroller:control|Register:stateReg|out[1]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[5]              ; CLOCK_50                                                      ; CLOCK_50    ; 0.000        ; 2.664      ; 2.543      ;
; -0.171 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; CLOCK_50    ; 0.000        ; 1.796      ; 1.918      ;
; -0.149 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; RegFile:REG|Register:create_regs[3].r|out[13]                 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; CLOCK_50    ; 0.000        ; 1.787      ; 1.931      ;
; -0.141 ; Microcontroller:control|Register:stateReg|out[2]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[3]              ; CLOCK_50                                                      ; CLOCK_50    ; 0.000        ; 2.664      ; 2.574      ;
; -0.141 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Register:pc|out[1]~_Duplicate_1                               ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; CLOCK_50    ; 0.000        ; 1.799      ; 1.951      ;
; -0.131 ; Register:ir|out[13]~_Duplicate_1                              ; Microcontroller:control|Register:stateReg|out[3]              ; CLOCK_50                                                      ; CLOCK_50    ; 0.000        ; 2.389      ; 2.309      ;
; -0.118 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[1]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; CLOCK_50    ; -0.500       ; 1.520      ; 1.195      ;
; -0.117 ; Register:ir|out[14]~_Duplicate_1                              ; Microcontroller:control|Register:stateReg|out[5]              ; CLOCK_50                                                      ; CLOCK_50    ; 0.000        ; 2.389      ; 2.323      ;
; -0.105 ; Register:ir|out[15]~_Duplicate_1                              ; Microcontroller:control|Register:stateReg|out[5]              ; CLOCK_50                                                      ; CLOCK_50    ; 0.000        ; 2.389      ; 2.335      ;
; -0.101 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Register:mdr|out[2]~_Duplicate_1                              ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; CLOCK_50    ; 0.000        ; 1.797      ; 1.989      ;
; -0.100 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Register:pc|out[14]~_Duplicate_1                              ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; CLOCK_50    ; 0.000        ; 1.797      ; 1.990      ;
; -0.089 ; Register:ir|out[12]~_Duplicate_1                              ; Microcontroller:control|Register:stateReg|out[3]              ; CLOCK_50                                                      ; CLOCK_50    ; 0.000        ; 2.390      ; 2.352      ;
; -0.087 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Register:mdr|out[9]~_Duplicate_1                              ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; CLOCK_50    ; 0.000        ; 1.796      ; 2.002      ;
; -0.084 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Register:mdr|out[11]~_Duplicate_1                             ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; CLOCK_50    ; 0.000        ; 1.798      ; 2.007      ;
; -0.052 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Register:pc|out[8]~_Duplicate_1                               ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; CLOCK_50    ; 0.000        ; 1.789      ; 2.030      ;
; -0.037 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Register:mdr|out[6]~_Duplicate_1                              ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; CLOCK_50    ; 0.000        ; 1.794      ; 2.050      ;
; -0.036 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Register:mdr|out[3]~_Duplicate_1                              ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; CLOCK_50    ; 0.000        ; 1.794      ; 2.051      ;
; -0.033 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Register:mdr|out[10]~_Duplicate_1                             ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; CLOCK_50    ; 0.000        ; 1.794      ; 2.054      ;
; -0.033 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Register:mdr|out[1]~_Duplicate_1                              ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; CLOCK_50    ; 0.000        ; 1.794      ; 2.054      ;
; -0.022 ; Register:ir|out[12]~_Duplicate_1                              ; Microcontroller:control|Register:stateReg|out[5]              ; CLOCK_50                                                      ; CLOCK_50    ; 0.000        ; 2.390      ; 2.419      ;
; -0.015 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Register:pc|out[7]~_Duplicate_1                               ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; CLOCK_50    ; 0.000        ; 1.798      ; 2.076      ;
; -0.014 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Register:mdr|out[13]~_Duplicate_1                             ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; CLOCK_50    ; 0.000        ; 1.787      ; 2.066      ;
; 0.000  ; Microcontroller:control|Register:stateReg|out[1]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[4]              ; CLOCK_50                                                      ; CLOCK_50    ; 0.000        ; 2.687      ; 2.738      ;
; 0.002  ; Register:ir|out[15]~_Duplicate_1                              ; Microcontroller:control|Register:stateReg|out[3]              ; CLOCK_50                                                      ; CLOCK_50    ; 0.000        ; 2.389      ; 2.442      ;
; 0.003  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Register:pc|out[6]~_Duplicate_1                               ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; CLOCK_50    ; 0.000        ; 1.798      ; 2.094      ;
; 0.014  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; RegFile:REG|Register:create_regs[7].r|out[15]                 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; CLOCK_50    ; 0.000        ; 1.798      ; 2.105      ;
; 0.035  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; RegFile:REG|Register:create_regs[6].r|out[8]                  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; CLOCK_50    ; 0.000        ; 1.786      ; 2.114      ;
; 0.035  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[4]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; CLOCK_50    ; 0.000        ; 1.518      ; 1.846      ;
; 0.040  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Register:pc|out[10]~_Duplicate_1                              ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; CLOCK_50    ; -0.500       ; 1.791      ; 1.624      ;
; 0.048  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[5]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; CLOCK_50    ; 0.000        ; 1.518      ; 1.859      ;
; 0.054  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Register:mdr|out[5]~_Duplicate_1                              ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; CLOCK_50    ; 0.000        ; 1.798      ; 2.145      ;
; 0.054  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Register:mdr|out[4]~_Duplicate_1                              ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; CLOCK_50    ; 0.000        ; 1.798      ; 2.145      ;
; 0.055  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Register:mdr|out[7]~_Duplicate_1                              ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; CLOCK_50    ; 0.000        ; 1.798      ; 2.146      ;
; 0.065  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; RegFile:REG|Register:create_regs[3].r|out[11]                 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; CLOCK_50    ; 0.000        ; 1.792      ; 2.150      ;
; 0.067  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; RegFile:REG|Register:create_regs[1].r|out[11]                 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; CLOCK_50    ; 0.000        ; 1.792      ; 2.152      ;
; 0.072  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Register:pc|out[3]~_Duplicate_1                               ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; CLOCK_50    ; -0.500       ; 1.791      ; 1.656      ;
; 0.088  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; RegFile:REG|Register:create_regs[4].r|out[10]                 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; CLOCK_50    ; 0.000        ; 1.786      ; 2.167      ;
; 0.092  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[3]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; CLOCK_50    ; 0.000        ; 1.520      ; 1.905      ;
; 0.105  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Register:pc|out[13]~_Duplicate_1                              ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; CLOCK_50    ; -0.500       ; 1.787      ; 1.685      ;
; 0.110  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; ConditionCode:cc|Register:ccReg|out[2]~_Duplicate_1           ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; CLOCK_50    ; -0.500       ; 1.798      ; 1.701      ;
; 0.119  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Register:pc|out[4]~_Duplicate_1                               ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; CLOCK_50    ; 0.000        ; 1.798      ; 2.210      ;
; 0.123  ; Microcontroller:control|Register:stateReg|out[1]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[3]              ; CLOCK_50                                                      ; CLOCK_50    ; 0.000        ; 2.664      ; 2.838      ;
; 0.125  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Register:mar|out[7]~_Duplicate_1                              ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; CLOCK_50    ; 0.000        ; 1.793      ; 2.211      ;
; 0.133  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Register:ir|out[14]~_Duplicate_1                              ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; CLOCK_50    ; 0.000        ; 1.795      ; 2.221      ;
; 0.133  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Register:ir|out[15]~_Duplicate_1                              ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; CLOCK_50    ; 0.000        ; 1.795      ; 2.221      ;
; 0.133  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Register:ir|out[13]~_Duplicate_1                              ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; CLOCK_50    ; 0.000        ; 1.795      ; 2.221      ;
; 0.156  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; RegFile:REG|Register:create_regs[2].r|out[3]                  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; CLOCK_50    ; 0.000        ; 1.796      ; 2.245      ;
; 0.162  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; RegFile:REG|Register:create_regs[4].r|out[9]                  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; CLOCK_50    ; 0.000        ; 1.786      ; 2.241      ;
+--------+---------------------------------------------------------------+---------------------------------------------------------------+---------------------------------------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1'                                                                                                                                                                                 ;
+--------+--------------+----------------+------------------+---------------------------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                                         ; Clock Edge ; Target                                                                                                                                 ;
+--------+--------------+----------------+------------------+---------------------------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------------------------+
; -2.037 ; 0.343        ; 2.380          ; High Pulse Width ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_address_reg0 ;
; -2.037 ; 0.343        ; 2.380          ; Low Pulse Width  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_address_reg0 ;
; -2.037 ; 0.343        ; 2.380          ; High Pulse Width ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_address_reg1 ;
; -2.037 ; 0.343        ; 2.380          ; Low Pulse Width  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_address_reg1 ;
; -2.037 ; 0.343        ; 2.380          ; High Pulse Width ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_address_reg2 ;
; -2.037 ; 0.343        ; 2.380          ; Low Pulse Width  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_address_reg2 ;
; -2.037 ; 0.343        ; 2.380          ; High Pulse Width ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_address_reg3 ;
; -2.037 ; 0.343        ; 2.380          ; Low Pulse Width  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_address_reg3 ;
; -2.037 ; 0.343        ; 2.380          ; High Pulse Width ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_address_reg4 ;
; -2.037 ; 0.343        ; 2.380          ; Low Pulse Width  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_address_reg4 ;
; -2.037 ; 0.343        ; 2.380          ; High Pulse Width ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_address_reg5 ;
; -2.037 ; 0.343        ; 2.380          ; Low Pulse Width  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_address_reg5 ;
; -2.037 ; 0.343        ; 2.380          ; High Pulse Width ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_address_reg6 ;
; -2.037 ; 0.343        ; 2.380          ; Low Pulse Width  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_address_reg6 ;
; -2.037 ; 0.343        ; 2.380          ; High Pulse Width ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_address_reg7 ;
; -2.037 ; 0.343        ; 2.380          ; Low Pulse Width  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_address_reg7 ;
; -2.037 ; 0.343        ; 2.380          ; High Pulse Width ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg0  ;
; -2.037 ; 0.343        ; 2.380          ; Low Pulse Width  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg0  ;
; -2.037 ; 0.343        ; 2.380          ; High Pulse Width ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg1  ;
; -2.037 ; 0.343        ; 2.380          ; Low Pulse Width  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg1  ;
; -2.037 ; 0.343        ; 2.380          ; High Pulse Width ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg10 ;
; -2.037 ; 0.343        ; 2.380          ; Low Pulse Width  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg10 ;
; -2.037 ; 0.343        ; 2.380          ; High Pulse Width ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg11 ;
; -2.037 ; 0.343        ; 2.380          ; Low Pulse Width  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg11 ;
; -2.037 ; 0.343        ; 2.380          ; High Pulse Width ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg12 ;
; -2.037 ; 0.343        ; 2.380          ; Low Pulse Width  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg12 ;
; -2.037 ; 0.343        ; 2.380          ; High Pulse Width ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg13 ;
; -2.037 ; 0.343        ; 2.380          ; Low Pulse Width  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg13 ;
; -2.037 ; 0.343        ; 2.380          ; High Pulse Width ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg14 ;
; -2.037 ; 0.343        ; 2.380          ; Low Pulse Width  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg14 ;
; -2.037 ; 0.343        ; 2.380          ; High Pulse Width ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg15 ;
; -2.037 ; 0.343        ; 2.380          ; Low Pulse Width  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg15 ;
; -2.037 ; 0.343        ; 2.380          ; High Pulse Width ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg2  ;
; -2.037 ; 0.343        ; 2.380          ; Low Pulse Width  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg2  ;
; -2.037 ; 0.343        ; 2.380          ; High Pulse Width ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg3  ;
; -2.037 ; 0.343        ; 2.380          ; Low Pulse Width  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg3  ;
; -2.037 ; 0.343        ; 2.380          ; High Pulse Width ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg4  ;
; -2.037 ; 0.343        ; 2.380          ; Low Pulse Width  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg4  ;
; -2.037 ; 0.343        ; 2.380          ; High Pulse Width ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg5  ;
; -2.037 ; 0.343        ; 2.380          ; Low Pulse Width  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg5  ;
; -2.037 ; 0.343        ; 2.380          ; High Pulse Width ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg6  ;
; -2.037 ; 0.343        ; 2.380          ; Low Pulse Width  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg6  ;
; -2.037 ; 0.343        ; 2.380          ; High Pulse Width ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg7  ;
; -2.037 ; 0.343        ; 2.380          ; Low Pulse Width  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg7  ;
; -2.037 ; 0.343        ; 2.380          ; High Pulse Width ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg8  ;
; -2.037 ; 0.343        ; 2.380          ; Low Pulse Width  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg8  ;
; -2.037 ; 0.343        ; 2.380          ; High Pulse Width ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg9  ;
; -2.037 ; 0.343        ; 2.380          ; Low Pulse Width  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg9  ;
; -2.037 ; 0.343        ; 2.380          ; High Pulse Width ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_memory_reg0  ;
; -2.037 ; 0.343        ; 2.380          ; Low Pulse Width  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_memory_reg0  ;
; -2.037 ; 0.343        ; 2.380          ; High Pulse Width ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_we_reg       ;
; -2.037 ; 0.343        ; 2.380          ; Low Pulse Width  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_we_reg       ;
; -2.037 ; 0.343        ; 2.380          ; High Pulse Width ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a10~portb_memory_reg0 ;
; -2.037 ; 0.343        ; 2.380          ; Low Pulse Width  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a10~portb_memory_reg0 ;
; -2.037 ; 0.343        ; 2.380          ; High Pulse Width ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a11~portb_memory_reg0 ;
; -2.037 ; 0.343        ; 2.380          ; Low Pulse Width  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a11~portb_memory_reg0 ;
; -2.037 ; 0.343        ; 2.380          ; High Pulse Width ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a12~portb_memory_reg0 ;
; -2.037 ; 0.343        ; 2.380          ; Low Pulse Width  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a12~portb_memory_reg0 ;
; -2.037 ; 0.343        ; 2.380          ; High Pulse Width ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a13~portb_memory_reg0 ;
; -2.037 ; 0.343        ; 2.380          ; Low Pulse Width  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a13~portb_memory_reg0 ;
; -2.037 ; 0.343        ; 2.380          ; High Pulse Width ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a14~portb_memory_reg0 ;
; -2.037 ; 0.343        ; 2.380          ; Low Pulse Width  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a14~portb_memory_reg0 ;
; -2.037 ; 0.343        ; 2.380          ; High Pulse Width ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a15~portb_memory_reg0 ;
; -2.037 ; 0.343        ; 2.380          ; Low Pulse Width  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a15~portb_memory_reg0 ;
; -2.037 ; 0.343        ; 2.380          ; High Pulse Width ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a1~portb_memory_reg0  ;
; -2.037 ; 0.343        ; 2.380          ; Low Pulse Width  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a1~portb_memory_reg0  ;
; -2.037 ; 0.343        ; 2.380          ; High Pulse Width ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a2~portb_memory_reg0  ;
; -2.037 ; 0.343        ; 2.380          ; Low Pulse Width  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a2~portb_memory_reg0  ;
; -2.037 ; 0.343        ; 2.380          ; High Pulse Width ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a3~portb_memory_reg0  ;
; -2.037 ; 0.343        ; 2.380          ; Low Pulse Width  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a3~portb_memory_reg0  ;
; -2.037 ; 0.343        ; 2.380          ; High Pulse Width ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a4~portb_memory_reg0  ;
; -2.037 ; 0.343        ; 2.380          ; Low Pulse Width  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a4~portb_memory_reg0  ;
; -2.037 ; 0.343        ; 2.380          ; High Pulse Width ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a5~portb_memory_reg0  ;
; -2.037 ; 0.343        ; 2.380          ; Low Pulse Width  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a5~portb_memory_reg0  ;
; -2.037 ; 0.343        ; 2.380          ; High Pulse Width ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a6~portb_memory_reg0  ;
; -2.037 ; 0.343        ; 2.380          ; Low Pulse Width  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a6~portb_memory_reg0  ;
; -2.037 ; 0.343        ; 2.380          ; High Pulse Width ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a7~portb_memory_reg0  ;
; -2.037 ; 0.343        ; 2.380          ; Low Pulse Width  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a7~portb_memory_reg0  ;
; -2.037 ; 0.343        ; 2.380          ; High Pulse Width ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a8~portb_memory_reg0  ;
; -2.037 ; 0.343        ; 2.380          ; Low Pulse Width  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a8~portb_memory_reg0  ;
; -2.037 ; 0.343        ; 2.380          ; High Pulse Width ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a9~portb_memory_reg0  ;
; -2.037 ; 0.343        ; 2.380          ; Low Pulse Width  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a9~portb_memory_reg0  ;
; -1.940 ; 0.440        ; 2.380          ; High Pulse Width ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Fall       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_address_reg0 ;
; -1.940 ; 0.440        ; 2.380          ; Low Pulse Width  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Fall       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_address_reg0 ;
; -1.940 ; 0.440        ; 2.380          ; High Pulse Width ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Fall       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_address_reg1 ;
; -1.940 ; 0.440        ; 2.380          ; Low Pulse Width  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Fall       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_address_reg1 ;
; -1.940 ; 0.440        ; 2.380          ; High Pulse Width ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Fall       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_address_reg2 ;
; -1.940 ; 0.440        ; 2.380          ; Low Pulse Width  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Fall       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_address_reg2 ;
; -1.940 ; 0.440        ; 2.380          ; High Pulse Width ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Fall       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_address_reg3 ;
; -1.940 ; 0.440        ; 2.380          ; Low Pulse Width  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Fall       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_address_reg3 ;
; -1.940 ; 0.440        ; 2.380          ; High Pulse Width ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Fall       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_address_reg4 ;
; -1.940 ; 0.440        ; 2.380          ; Low Pulse Width  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Fall       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_address_reg4 ;
; -1.940 ; 0.440        ; 2.380          ; High Pulse Width ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Fall       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_address_reg5 ;
; -1.940 ; 0.440        ; 2.380          ; Low Pulse Width  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Fall       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_address_reg5 ;
; -1.940 ; 0.440        ; 2.380          ; High Pulse Width ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Fall       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_address_reg6 ;
; -1.940 ; 0.440        ; 2.380          ; Low Pulse Width  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Fall       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_address_reg6 ;
; -1.940 ; 0.440        ; 2.380          ; High Pulse Width ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Fall       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_address_reg7 ;
; -1.940 ; 0.440        ; 2.380          ; Low Pulse Width  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Fall       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_address_reg7 ;
; -1.940 ; 0.440        ; 2.380          ; High Pulse Width ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Fall       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg0  ;
; -1.940 ; 0.440        ; 2.380          ; Low Pulse Width  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Fall       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg0  ;
+--------+--------------+----------------+------------------+---------------------------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLOCK_50'                                                                                                                                                                                 ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                                                                                                                 ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------------------------------------------------------------------------------------------------+
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; CLOCK_50 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~porta_address_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~porta_address_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; CLOCK_50 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~porta_address_reg1 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~porta_address_reg1 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; CLOCK_50 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~porta_address_reg2 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~porta_address_reg2 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; CLOCK_50 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~porta_address_reg3 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~porta_address_reg3 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; CLOCK_50 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~porta_address_reg4 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~porta_address_reg4 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; CLOCK_50 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~porta_address_reg5 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~porta_address_reg5 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; CLOCK_50 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~porta_address_reg6 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~porta_address_reg6 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; CLOCK_50 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~porta_address_reg7 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~porta_address_reg7 ;
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                                                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ConditionCode:cc|Register:ccReg|out[0]                                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ConditionCode:cc|Register:ccReg|out[0]                                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ConditionCode:cc|Register:ccReg|out[0]~_Duplicate_1                                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ConditionCode:cc|Register:ccReg|out[0]~_Duplicate_1                                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ConditionCode:cc|Register:ccReg|out[1]                                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ConditionCode:cc|Register:ccReg|out[1]                                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ConditionCode:cc|Register:ccReg|out[1]~_Duplicate_1                                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ConditionCode:cc|Register:ccReg|out[1]~_Duplicate_1                                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ConditionCode:cc|Register:ccReg|out[2]                                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ConditionCode:cc|Register:ccReg|out[2]                                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ConditionCode:cc|Register:ccReg|out[2]~_Duplicate_1                                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ConditionCode:cc|Register:ccReg|out[2]~_Duplicate_1                                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]                                                                                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]                                                                                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Microcontroller:control|Register:stateReg|out[1]                                                                                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Microcontroller:control|Register:stateReg|out[1]                                                                                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Microcontroller:control|Register:stateReg|out[1]~_Duplicate_1                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Microcontroller:control|Register:stateReg|out[1]~_Duplicate_1                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Microcontroller:control|Register:stateReg|out[2]                                                                                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Microcontroller:control|Register:stateReg|out[2]                                                                                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Microcontroller:control|Register:stateReg|out[2]~_Duplicate_1                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Microcontroller:control|Register:stateReg|out[2]~_Duplicate_1                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Microcontroller:control|Register:stateReg|out[3]                                                                                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Microcontroller:control|Register:stateReg|out[3]                                                                                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Microcontroller:control|Register:stateReg|out[3]~_Duplicate_1                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Microcontroller:control|Register:stateReg|out[3]~_Duplicate_1                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Microcontroller:control|Register:stateReg|out[4]                                                                                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Microcontroller:control|Register:stateReg|out[4]                                                                                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Microcontroller:control|Register:stateReg|out[4]~_Duplicate_1                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Microcontroller:control|Register:stateReg|out[4]~_Duplicate_1                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Microcontroller:control|Register:stateReg|out[5]                                                                                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Microcontroller:control|Register:stateReg|out[5]                                                                                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Microcontroller:control|Register:stateReg|out[5]~_Duplicate_1                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Microcontroller:control|Register:stateReg|out[5]~_Duplicate_1                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; RegFile:REG|Register:create_regs[0].r|out[0]                                                                                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; RegFile:REG|Register:create_regs[0].r|out[0]                                                                                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; RegFile:REG|Register:create_regs[0].r|out[10]                                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; RegFile:REG|Register:create_regs[0].r|out[10]                                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; RegFile:REG|Register:create_regs[0].r|out[11]                                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; RegFile:REG|Register:create_regs[0].r|out[11]                                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; RegFile:REG|Register:create_regs[0].r|out[12]                                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; RegFile:REG|Register:create_regs[0].r|out[12]                                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; RegFile:REG|Register:create_regs[0].r|out[13]                                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; RegFile:REG|Register:create_regs[0].r|out[13]                                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; RegFile:REG|Register:create_regs[0].r|out[14]                                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; RegFile:REG|Register:create_regs[0].r|out[14]                                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; RegFile:REG|Register:create_regs[0].r|out[15]                                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; RegFile:REG|Register:create_regs[0].r|out[15]                                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; RegFile:REG|Register:create_regs[0].r|out[1]                                                                                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; RegFile:REG|Register:create_regs[0].r|out[1]                                                                                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; RegFile:REG|Register:create_regs[0].r|out[2]                                                                                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; RegFile:REG|Register:create_regs[0].r|out[2]                                                                                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; RegFile:REG|Register:create_regs[0].r|out[3]                                                                                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; RegFile:REG|Register:create_regs[0].r|out[3]                                                                                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; RegFile:REG|Register:create_regs[0].r|out[4]                                                                                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; RegFile:REG|Register:create_regs[0].r|out[4]                                                                                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; RegFile:REG|Register:create_regs[0].r|out[5]                                                                                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; RegFile:REG|Register:create_regs[0].r|out[5]                                                                                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; RegFile:REG|Register:create_regs[0].r|out[6]                                                                                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; RegFile:REG|Register:create_regs[0].r|out[6]                                                                                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; RegFile:REG|Register:create_regs[0].r|out[7]                                                                                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; RegFile:REG|Register:create_regs[0].r|out[7]                                                                                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; RegFile:REG|Register:create_regs[0].r|out[8]                                                                                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; RegFile:REG|Register:create_regs[0].r|out[8]                                                                                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; RegFile:REG|Register:create_regs[0].r|out[9]                                                                                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; RegFile:REG|Register:create_regs[0].r|out[9]                                                                                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; RegFile:REG|Register:create_regs[1].r|out[0]                                                                                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; RegFile:REG|Register:create_regs[1].r|out[0]                                                                                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; RegFile:REG|Register:create_regs[1].r|out[10]                                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; RegFile:REG|Register:create_regs[1].r|out[10]                                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; RegFile:REG|Register:create_regs[1].r|out[11]                                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; RegFile:REG|Register:create_regs[1].r|out[11]                                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; RegFile:REG|Register:create_regs[1].r|out[12]                                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; RegFile:REG|Register:create_regs[1].r|out[12]                                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; RegFile:REG|Register:create_regs[1].r|out[13]                                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; RegFile:REG|Register:create_regs[1].r|out[13]                                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; RegFile:REG|Register:create_regs[1].r|out[14]                                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; RegFile:REG|Register:create_regs[1].r|out[14]                                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; RegFile:REG|Register:create_regs[1].r|out[15]                                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; RegFile:REG|Register:create_regs[1].r|out[15]                                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; RegFile:REG|Register:create_regs[1].r|out[1]                                                                                           ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                                                                              ;
+-----------+---------------------------------------------------------------+--------+--------+------------+---------------------------------------------------------------+
; Data Port ; Clock Port                                                    ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                               ;
+-----------+---------------------------------------------------------------+--------+--------+------------+---------------------------------------------------------------+
; KEY[*]    ; CLOCK_50                                                      ; 4.054  ; 4.054  ; Rise       ; CLOCK_50                                                      ;
;  KEY[0]   ; CLOCK_50                                                      ; 4.054  ; 4.054  ; Rise       ; CLOCK_50                                                      ;
; KEY[*]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 1.528  ; 1.528  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  KEY[0]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 1.490  ; 1.490  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  KEY[1]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 1.528  ; 1.528  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  KEY[2]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 1.411  ; 1.411  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  KEY[3]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 1.437  ; 1.437  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; SW[*]     ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -0.976 ; -0.976 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SW[0]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -1.164 ; -1.164 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SW[1]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -0.976 ; -0.976 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SW[2]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -1.023 ; -1.023 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SW[3]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -1.465 ; -1.465 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SW[4]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -1.349 ; -1.349 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SW[5]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -1.459 ; -1.459 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SW[6]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -1.687 ; -1.687 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SW[7]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -1.496 ; -1.496 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SW[8]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -1.462 ; -1.462 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SW[9]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -1.352 ; -1.352 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; KEY[*]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 1.462  ; 1.462  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  KEY[0]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 1.424  ; 1.424  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  KEY[1]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 1.462  ; 1.462  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  KEY[2]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 1.345  ; 1.345  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  KEY[3]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 1.371  ; 1.371  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; SW[*]     ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -1.042 ; -1.042 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SW[0]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -1.230 ; -1.230 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SW[1]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -1.042 ; -1.042 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SW[2]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -1.089 ; -1.089 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SW[3]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -1.531 ; -1.531 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SW[4]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -1.415 ; -1.415 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SW[5]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -1.525 ; -1.525 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SW[6]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -1.753 ; -1.753 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SW[7]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -1.562 ; -1.562 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SW[8]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -1.528 ; -1.528 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SW[9]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -1.418 ; -1.418 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
+-----------+---------------------------------------------------------------+--------+--------+------------+---------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                                                               ;
+-----------+---------------------------------------------------------------+--------+--------+------------+---------------------------------------------------------------+
; Data Port ; Clock Port                                                    ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                               ;
+-----------+---------------------------------------------------------------+--------+--------+------------+---------------------------------------------------------------+
; KEY[*]    ; CLOCK_50                                                      ; 0.232  ; 0.232  ; Rise       ; CLOCK_50                                                      ;
;  KEY[0]   ; CLOCK_50                                                      ; 0.232  ; 0.232  ; Rise       ; CLOCK_50                                                      ;
; KEY[*]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -0.685 ; -0.685 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  KEY[0]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -0.859 ; -0.859 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  KEY[1]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -1.107 ; -1.107 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  KEY[2]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -0.685 ; -0.685 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  KEY[3]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -1.009 ; -1.009 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; SW[*]     ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 2.212  ; 2.212  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SW[0]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 1.795  ; 1.795  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SW[1]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 1.397  ; 1.397  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SW[2]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 1.749  ; 1.749  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SW[3]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 1.893  ; 1.893  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SW[4]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 1.998  ; 1.998  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SW[5]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 2.092  ; 2.092  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SW[6]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 2.212  ; 2.212  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SW[7]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 2.127  ; 2.127  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SW[8]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 2.087  ; 2.087  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SW[9]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 1.965  ; 1.965  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; KEY[*]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -0.716 ; -0.716 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  KEY[0]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -0.890 ; -0.890 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  KEY[1]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -1.138 ; -1.138 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  KEY[2]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -0.716 ; -0.716 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  KEY[3]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -1.040 ; -1.040 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; SW[*]     ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 2.181  ; 2.181  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SW[0]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 1.764  ; 1.764  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SW[1]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 1.366  ; 1.366  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SW[2]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 1.718  ; 1.718  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SW[3]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 1.862  ; 1.862  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SW[4]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 1.967  ; 1.967  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SW[5]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 2.061  ; 2.061  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SW[6]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 2.181  ; 2.181  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SW[7]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 2.096  ; 2.096  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SW[8]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 2.056  ; 2.056  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SW[9]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 1.934  ; 1.934  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
+-----------+---------------------------------------------------------------+--------+--------+------------+---------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                                                         ;
+------------------+---------------------------------------------------------------+-------+-------+------------+---------------------------------------------------------------+
; Data Port        ; Clock Port                                                    ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                               ;
+------------------+---------------------------------------------------------------+-------+-------+------------+---------------------------------------------------------------+
; BUS_out[*]       ; CLOCK_50                                                      ; 8.976 ; 8.976 ; Rise       ; CLOCK_50                                                      ;
;  BUS_out[0]      ; CLOCK_50                                                      ; 8.003 ; 8.003 ; Rise       ; CLOCK_50                                                      ;
;  BUS_out[1]      ; CLOCK_50                                                      ; 8.032 ; 8.032 ; Rise       ; CLOCK_50                                                      ;
;  BUS_out[2]      ; CLOCK_50                                                      ; 8.150 ; 8.150 ; Rise       ; CLOCK_50                                                      ;
;  BUS_out[3]      ; CLOCK_50                                                      ; 8.223 ; 8.223 ; Rise       ; CLOCK_50                                                      ;
;  BUS_out[4]      ; CLOCK_50                                                      ; 8.395 ; 8.395 ; Rise       ; CLOCK_50                                                      ;
;  BUS_out[5]      ; CLOCK_50                                                      ; 8.493 ; 8.493 ; Rise       ; CLOCK_50                                                      ;
;  BUS_out[6]      ; CLOCK_50                                                      ; 8.869 ; 8.869 ; Rise       ; CLOCK_50                                                      ;
;  BUS_out[7]      ; CLOCK_50                                                      ; 8.670 ; 8.670 ; Rise       ; CLOCK_50                                                      ;
;  BUS_out[8]      ; CLOCK_50                                                      ; 8.483 ; 8.483 ; Rise       ; CLOCK_50                                                      ;
;  BUS_out[9]      ; CLOCK_50                                                      ; 8.344 ; 8.344 ; Rise       ; CLOCK_50                                                      ;
;  BUS_out[10]     ; CLOCK_50                                                      ; 8.702 ; 8.702 ; Rise       ; CLOCK_50                                                      ;
;  BUS_out[11]     ; CLOCK_50                                                      ; 8.332 ; 8.332 ; Rise       ; CLOCK_50                                                      ;
;  BUS_out[12]     ; CLOCK_50                                                      ; 8.782 ; 8.782 ; Rise       ; CLOCK_50                                                      ;
;  BUS_out[13]     ; CLOCK_50                                                      ; 8.891 ; 8.891 ; Rise       ; CLOCK_50                                                      ;
;  BUS_out[14]     ; CLOCK_50                                                      ; 8.976 ; 8.976 ; Rise       ; CLOCK_50                                                      ;
;  BUS_out[15]     ; CLOCK_50                                                      ; 8.337 ; 8.337 ; Rise       ; CLOCK_50                                                      ;
; CC_out[*]        ; CLOCK_50                                                      ; 3.501 ; 3.501 ; Rise       ; CLOCK_50                                                      ;
;  CC_out[0]       ; CLOCK_50                                                      ; 3.491 ; 3.491 ; Rise       ; CLOCK_50                                                      ;
;  CC_out[1]       ; CLOCK_50                                                      ; 3.501 ; 3.501 ; Rise       ; CLOCK_50                                                      ;
;  CC_out[2]       ; CLOCK_50                                                      ; 3.248 ; 3.248 ; Rise       ; CLOCK_50                                                      ;
; IR_out[*]        ; CLOCK_50                                                      ; 3.521 ; 3.521 ; Rise       ; CLOCK_50                                                      ;
;  IR_out[0]       ; CLOCK_50                                                      ; 3.480 ; 3.480 ; Rise       ; CLOCK_50                                                      ;
;  IR_out[1]       ; CLOCK_50                                                      ; 3.512 ; 3.512 ; Rise       ; CLOCK_50                                                      ;
;  IR_out[2]       ; CLOCK_50                                                      ; 3.224 ; 3.224 ; Rise       ; CLOCK_50                                                      ;
;  IR_out[3]       ; CLOCK_50                                                      ; 3.491 ; 3.491 ; Rise       ; CLOCK_50                                                      ;
;  IR_out[4]       ; CLOCK_50                                                      ; 3.520 ; 3.520 ; Rise       ; CLOCK_50                                                      ;
;  IR_out[5]       ; CLOCK_50                                                      ; 3.512 ; 3.512 ; Rise       ; CLOCK_50                                                      ;
;  IR_out[6]       ; CLOCK_50                                                      ; 3.521 ; 3.521 ; Rise       ; CLOCK_50                                                      ;
;  IR_out[7]       ; CLOCK_50                                                      ; 3.500 ; 3.500 ; Rise       ; CLOCK_50                                                      ;
;  IR_out[8]       ; CLOCK_50                                                      ; 3.489 ; 3.489 ; Rise       ; CLOCK_50                                                      ;
;  IR_out[9]       ; CLOCK_50                                                      ; 3.489 ; 3.489 ; Rise       ; CLOCK_50                                                      ;
;  IR_out[10]      ; CLOCK_50                                                      ; 3.485 ; 3.485 ; Rise       ; CLOCK_50                                                      ;
;  IR_out[11]      ; CLOCK_50                                                      ; 3.220 ; 3.220 ; Rise       ; CLOCK_50                                                      ;
;  IR_out[12]      ; CLOCK_50                                                      ; 3.489 ; 3.489 ; Rise       ; CLOCK_50                                                      ;
;  IR_out[13]      ; CLOCK_50                                                      ; 3.492 ; 3.492 ; Rise       ; CLOCK_50                                                      ;
;  IR_out[14]      ; CLOCK_50                                                      ; 3.236 ; 3.236 ; Rise       ; CLOCK_50                                                      ;
;  IR_out[15]      ; CLOCK_50                                                      ; 3.517 ; 3.517 ; Rise       ; CLOCK_50                                                      ;
; MAR_out[*]       ; CLOCK_50                                                      ; 3.522 ; 3.522 ; Rise       ; CLOCK_50                                                      ;
;  MAR_out[0]      ; CLOCK_50                                                      ; 3.510 ; 3.510 ; Rise       ; CLOCK_50                                                      ;
;  MAR_out[1]      ; CLOCK_50                                                      ; 3.520 ; 3.520 ; Rise       ; CLOCK_50                                                      ;
;  MAR_out[2]      ; CLOCK_50                                                      ; 3.503 ; 3.503 ; Rise       ; CLOCK_50                                                      ;
;  MAR_out[3]      ; CLOCK_50                                                      ; 3.481 ; 3.481 ; Rise       ; CLOCK_50                                                      ;
;  MAR_out[4]      ; CLOCK_50                                                      ; 3.208 ; 3.208 ; Rise       ; CLOCK_50                                                      ;
;  MAR_out[5]      ; CLOCK_50                                                      ; 3.522 ; 3.522 ; Rise       ; CLOCK_50                                                      ;
;  MAR_out[6]      ; CLOCK_50                                                      ; 3.229 ; 3.229 ; Rise       ; CLOCK_50                                                      ;
;  MAR_out[7]      ; CLOCK_50                                                      ; 3.238 ; 3.238 ; Rise       ; CLOCK_50                                                      ;
;  MAR_out[8]      ; CLOCK_50                                                      ; 3.509 ; 3.509 ; Rise       ; CLOCK_50                                                      ;
;  MAR_out[9]      ; CLOCK_50                                                      ; 3.502 ; 3.502 ; Rise       ; CLOCK_50                                                      ;
;  MAR_out[10]     ; CLOCK_50                                                      ; 3.489 ; 3.489 ; Rise       ; CLOCK_50                                                      ;
;  MAR_out[11]     ; CLOCK_50                                                      ; 3.246 ; 3.246 ; Rise       ; CLOCK_50                                                      ;
;  MAR_out[12]     ; CLOCK_50                                                      ; 3.502 ; 3.502 ; Rise       ; CLOCK_50                                                      ;
;  MAR_out[13]     ; CLOCK_50                                                      ; 3.492 ; 3.492 ; Rise       ; CLOCK_50                                                      ;
;  MAR_out[14]     ; CLOCK_50                                                      ; 3.236 ; 3.236 ; Rise       ; CLOCK_50                                                      ;
;  MAR_out[15]     ; CLOCK_50                                                      ; 3.487 ; 3.487 ; Rise       ; CLOCK_50                                                      ;
; MDR_out[*]       ; CLOCK_50                                                      ; 3.522 ; 3.522 ; Rise       ; CLOCK_50                                                      ;
;  MDR_out[0]      ; CLOCK_50                                                      ; 3.513 ; 3.513 ; Rise       ; CLOCK_50                                                      ;
;  MDR_out[1]      ; CLOCK_50                                                      ; 3.218 ; 3.218 ; Rise       ; CLOCK_50                                                      ;
;  MDR_out[2]      ; CLOCK_50                                                      ; 3.214 ; 3.214 ; Rise       ; CLOCK_50                                                      ;
;  MDR_out[3]      ; CLOCK_50                                                      ; 3.518 ; 3.518 ; Rise       ; CLOCK_50                                                      ;
;  MDR_out[4]      ; CLOCK_50                                                      ; 3.522 ; 3.522 ; Rise       ; CLOCK_50                                                      ;
;  MDR_out[5]      ; CLOCK_50                                                      ; 3.220 ; 3.220 ; Rise       ; CLOCK_50                                                      ;
;  MDR_out[6]      ; CLOCK_50                                                      ; 3.510 ; 3.510 ; Rise       ; CLOCK_50                                                      ;
;  MDR_out[7]      ; CLOCK_50                                                      ; 3.220 ; 3.220 ; Rise       ; CLOCK_50                                                      ;
;  MDR_out[8]      ; CLOCK_50                                                      ; 3.509 ; 3.509 ; Rise       ; CLOCK_50                                                      ;
;  MDR_out[9]      ; CLOCK_50                                                      ; 3.238 ; 3.238 ; Rise       ; CLOCK_50                                                      ;
;  MDR_out[10]     ; CLOCK_50                                                      ; 3.246 ; 3.246 ; Rise       ; CLOCK_50                                                      ;
;  MDR_out[11]     ; CLOCK_50                                                      ; 3.522 ; 3.522 ; Rise       ; CLOCK_50                                                      ;
;  MDR_out[12]     ; CLOCK_50                                                      ; 3.522 ; 3.522 ; Rise       ; CLOCK_50                                                      ;
;  MDR_out[13]     ; CLOCK_50                                                      ; 3.240 ; 3.240 ; Rise       ; CLOCK_50                                                      ;
;  MDR_out[14]     ; CLOCK_50                                                      ; 3.518 ; 3.518 ; Rise       ; CLOCK_50                                                      ;
;  MDR_out[15]     ; CLOCK_50                                                      ; 3.236 ; 3.236 ; Rise       ; CLOCK_50                                                      ;
; MEM_EN_out       ; CLOCK_50                                                      ; 6.249 ; 6.249 ; Rise       ; CLOCK_50                                                      ;
; MEM_W_out        ; CLOCK_50                                                      ; 5.271 ; 5.271 ; Rise       ; CLOCK_50                                                      ;
; PC_out[*]        ; CLOCK_50                                                      ; 3.522 ; 3.522 ; Rise       ; CLOCK_50                                                      ;
;  PC_out[0]       ; CLOCK_50                                                      ; 3.492 ; 3.492 ; Rise       ; CLOCK_50                                                      ;
;  PC_out[1]       ; CLOCK_50                                                      ; 3.230 ; 3.230 ; Rise       ; CLOCK_50                                                      ;
;  PC_out[2]       ; CLOCK_50                                                      ; 3.511 ; 3.511 ; Rise       ; CLOCK_50                                                      ;
;  PC_out[3]       ; CLOCK_50                                                      ; 3.509 ; 3.509 ; Rise       ; CLOCK_50                                                      ;
;  PC_out[4]       ; CLOCK_50                                                      ; 3.225 ; 3.225 ; Rise       ; CLOCK_50                                                      ;
;  PC_out[5]       ; CLOCK_50                                                      ; 3.522 ; 3.522 ; Rise       ; CLOCK_50                                                      ;
;  PC_out[6]       ; CLOCK_50                                                      ; 3.248 ; 3.248 ; Rise       ; CLOCK_50                                                      ;
;  PC_out[7]       ; CLOCK_50                                                      ; 3.248 ; 3.248 ; Rise       ; CLOCK_50                                                      ;
;  PC_out[8]       ; CLOCK_50                                                      ; 3.223 ; 3.223 ; Rise       ; CLOCK_50                                                      ;
;  PC_out[9]       ; CLOCK_50                                                      ; 3.223 ; 3.223 ; Rise       ; CLOCK_50                                                      ;
;  PC_out[10]      ; CLOCK_50                                                      ; 3.223 ; 3.223 ; Rise       ; CLOCK_50                                                      ;
;  PC_out[11]      ; CLOCK_50                                                      ; 3.199 ; 3.199 ; Rise       ; CLOCK_50                                                      ;
;  PC_out[12]      ; CLOCK_50                                                      ; 3.495 ; 3.495 ; Rise       ; CLOCK_50                                                      ;
;  PC_out[13]      ; CLOCK_50                                                      ; 3.220 ; 3.220 ; Rise       ; CLOCK_50                                                      ;
;  PC_out[14]      ; CLOCK_50                                                      ; 3.210 ; 3.210 ; Rise       ; CLOCK_50                                                      ;
;  PC_out[15]      ; CLOCK_50                                                      ; 3.208 ; 3.208 ; Rise       ; CLOCK_50                                                      ;
; SIGNALS_out[*]   ; CLOCK_50                                                      ; 6.269 ; 6.269 ; Rise       ; CLOCK_50                                                      ;
;  SIGNALS_out[0]  ; CLOCK_50                                                      ; 6.269 ; 6.269 ; Rise       ; CLOCK_50                                                      ;
;  SIGNALS_out[1]  ; CLOCK_50                                                      ; 5.311 ; 5.311 ; Rise       ; CLOCK_50                                                      ;
;  SIGNALS_out[2]  ; CLOCK_50                                                      ; 5.431 ; 5.431 ; Rise       ; CLOCK_50                                                      ;
;  SIGNALS_out[3]  ; CLOCK_50                                                      ; 5.761 ; 5.761 ; Rise       ; CLOCK_50                                                      ;
;  SIGNALS_out[4]  ; CLOCK_50                                                      ; 5.628 ; 5.628 ; Rise       ; CLOCK_50                                                      ;
;  SIGNALS_out[5]  ; CLOCK_50                                                      ; 5.750 ; 5.750 ; Rise       ; CLOCK_50                                                      ;
;  SIGNALS_out[6]  ; CLOCK_50                                                      ; 5.693 ; 5.693 ; Rise       ; CLOCK_50                                                      ;
;  SIGNALS_out[7]  ; CLOCK_50                                                      ; 5.675 ; 5.675 ; Rise       ; CLOCK_50                                                      ;
;  SIGNALS_out[8]  ; CLOCK_50                                                      ; 5.580 ; 5.580 ; Rise       ; CLOCK_50                                                      ;
;  SIGNALS_out[9]  ; CLOCK_50                                                      ; 5.625 ; 5.625 ; Rise       ; CLOCK_50                                                      ;
;  SIGNALS_out[10] ; CLOCK_50                                                      ; 5.608 ; 5.608 ; Rise       ; CLOCK_50                                                      ;
;  SIGNALS_out[11] ; CLOCK_50                                                      ; 5.577 ; 5.577 ; Rise       ; CLOCK_50                                                      ;
;  SIGNALS_out[12] ; CLOCK_50                                                      ; 5.771 ; 5.771 ; Rise       ; CLOCK_50                                                      ;
;  SIGNALS_out[13] ; CLOCK_50                                                      ; 5.477 ; 5.477 ; Rise       ; CLOCK_50                                                      ;
;  SIGNALS_out[14] ; CLOCK_50                                                      ; 5.212 ; 5.212 ; Rise       ; CLOCK_50                                                      ;
;  SIGNALS_out[15] ; CLOCK_50                                                      ; 5.442 ; 5.442 ; Rise       ; CLOCK_50                                                      ;
;  SIGNALS_out[16] ; CLOCK_50                                                      ; 5.621 ; 5.621 ; Rise       ; CLOCK_50                                                      ;
;  SIGNALS_out[17] ; CLOCK_50                                                      ; 5.356 ; 5.356 ; Rise       ; CLOCK_50                                                      ;
;  SIGNALS_out[18] ; CLOCK_50                                                      ; 5.114 ; 5.114 ; Rise       ; CLOCK_50                                                      ;
;  SIGNALS_out[19] ; CLOCK_50                                                      ; 5.250 ; 5.250 ; Rise       ; CLOCK_50                                                      ;
;  SIGNALS_out[20] ; CLOCK_50                                                      ; 5.427 ; 5.427 ; Rise       ; CLOCK_50                                                      ;
;  SIGNALS_out[21] ; CLOCK_50                                                      ; 5.332 ; 5.332 ; Rise       ; CLOCK_50                                                      ;
;  SIGNALS_out[22] ; CLOCK_50                                                      ; 5.465 ; 5.465 ; Rise       ; CLOCK_50                                                      ;
;  SIGNALS_out[23] ; CLOCK_50                                                      ; 5.361 ; 5.361 ; Rise       ; CLOCK_50                                                      ;
;  SIGNALS_out[24] ; CLOCK_50                                                      ; 6.011 ; 6.011 ; Rise       ; CLOCK_50                                                      ;
;  SIGNALS_out[25] ; CLOCK_50                                                      ; 5.708 ; 5.708 ; Rise       ; CLOCK_50                                                      ;
;  SIGNALS_out[26] ; CLOCK_50                                                      ; 5.644 ; 5.644 ; Rise       ; CLOCK_50                                                      ;
;  SIGNALS_out[27] ; CLOCK_50                                                      ; 5.410 ; 5.410 ; Rise       ; CLOCK_50                                                      ;
; STATE_out[*]     ; CLOCK_50                                                      ; 5.784 ; 5.784 ; Rise       ; CLOCK_50                                                      ;
;  STATE_out[0]    ; CLOCK_50                                                      ; 3.491 ; 3.491 ; Rise       ; CLOCK_50                                                      ;
;  STATE_out[1]    ; CLOCK_50                                                      ; 5.771 ; 5.771 ; Rise       ; CLOCK_50                                                      ;
;  STATE_out[2]    ; CLOCK_50                                                      ; 5.784 ; 5.784 ; Rise       ; CLOCK_50                                                      ;
;  STATE_out[3]    ; CLOCK_50                                                      ; 5.741 ; 5.741 ; Rise       ; CLOCK_50                                                      ;
;  STATE_out[4]    ; CLOCK_50                                                      ; 5.774 ; 5.774 ; Rise       ; CLOCK_50                                                      ;
;  STATE_out[5]    ; CLOCK_50                                                      ; 5.771 ; 5.771 ; Rise       ; CLOCK_50                                                      ;
; BUS_out[*]       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 5.936 ; 5.936 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[0]      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 5.160 ; 5.160 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[1]      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 5.222 ; 5.222 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[2]      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 5.307 ; 5.307 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[3]      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 5.430 ; 5.430 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[4]      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 5.295 ; 5.295 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[5]      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 5.306 ; 5.306 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[6]      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 5.391 ; 5.391 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[7]      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 5.656 ; 5.656 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[8]      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 5.707 ; 5.707 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[9]      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 5.568 ; 5.568 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[10]     ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 5.813 ; 5.813 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[11]     ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 5.213 ; 5.213 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[12]     ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 5.613 ; 5.613 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[13]     ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 5.906 ; 5.906 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[14]     ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 5.936 ; 5.936 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[15]     ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 5.561 ; 5.561 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; HEX0[*]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 5.002 ; 5.002 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX0[0]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.972 ; 4.972 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX0[1]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 5.002 ; 5.002 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX0[2]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.997 ; 4.997 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX0[3]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.997 ; 4.997 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX0[4]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 5.001 ; 5.001 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX0[5]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 5.001 ; 5.001 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX0[6]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 5.001 ; 5.001 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; HEX1[*]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 5.022 ; 5.022 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX1[0]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 5.011 ; 5.011 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX1[1]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.977 ; 4.977 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX1[2]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.977 ; 4.977 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX1[3]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.987 ; 4.987 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX1[4]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.997 ; 4.997 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX1[5]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 5.022 ; 5.022 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX1[6]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 5.022 ; 5.022 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; HEX2[*]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 5.027 ; 5.027 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX2[0]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.982 ; 4.982 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX2[1]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.987 ; 4.987 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX2[2]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 5.027 ; 5.027 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX2[3]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 5.027 ; 5.027 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX2[4]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 5.010 ; 5.010 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX2[5]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 5.000 ; 5.000 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX2[6]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 5.012 ; 5.012 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; HEX3[*]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 5.020 ; 5.020 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX3[0]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.997 ; 4.997 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX3[1]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 5.020 ; 5.020 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX3[2]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 5.020 ; 5.020 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX3[3]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.992 ; 4.992 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX3[4]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.977 ; 4.977 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX3[5]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 5.002 ; 5.002 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX3[6]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 5.012 ; 5.012 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; LEDG[*]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 5.038 ; 5.038 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDG[0]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 5.012 ; 5.012 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDG[1]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 5.012 ; 5.012 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDG[2]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 5.012 ; 5.012 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDG[3]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 5.018 ; 5.018 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDG[4]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 5.033 ; 5.033 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDG[5]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 5.037 ; 5.037 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDG[6]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 5.038 ; 5.038 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDG[7]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 5.038 ; 5.038 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; LEDR[*]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 5.032 ; 5.032 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDR[0]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 5.016 ; 5.016 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDR[1]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.998 ; 4.998 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDR[2]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 5.017 ; 5.017 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDR[3]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 5.032 ; 5.032 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDR[4]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 5.010 ; 5.010 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDR[5]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 5.022 ; 5.022 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDR[6]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 5.022 ; 5.022 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDR[7]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 5.010 ; 5.010 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDR[8]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.988 ; 4.988 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDR[9]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.983 ; 4.983 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; MEMORY_out[*]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 5.286 ; 5.286 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[0]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 5.283 ; 5.283 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[1]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 5.273 ; 5.273 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[2]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 5.267 ; 5.267 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[3]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 5.263 ; 5.263 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[4]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 5.002 ; 5.002 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[5]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 5.285 ; 5.285 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[6]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 5.264 ; 5.264 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[7]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 5.266 ; 5.266 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[8]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 5.266 ; 5.266 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[9]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 5.286 ; 5.286 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[10]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.988 ; 4.988 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[11]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 5.273 ; 5.273 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[12]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.972 ; 4.972 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[13]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 5.253 ; 5.253 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[14]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 5.265 ; 5.265 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[15]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.983 ; 4.983 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; MEM_EN_out       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.510 ; 4.479 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; MEM_W_out        ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.379 ; 3.379 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; SIGNALS_out[*]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.530 ; 4.499 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[0]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.530 ; 4.499 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[1]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.419 ; 3.419 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[2]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.520 ; 3.520 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[3]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.134 ; 4.134 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[5]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.971 ; 3.971 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[6]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.953 ; 3.953 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[7]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.523 ; 3.523 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[8]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.287 ; 4.287 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[9]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.907 ; 3.932 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[10] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;       ; 3.797 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[11] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.663 ; 3.663 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[12] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.144 ; 4.144 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[13] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.604 ; 3.604 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[14] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.331 ; 3.331 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[15] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.527 ; 3.514 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[16] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.709 ;       ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[17] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;       ; 3.545 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[18] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.465 ;       ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[20] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;       ; 3.616 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[21] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.593 ;       ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[22] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;       ; 3.623 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[23] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.347 ; 3.347 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[24] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.827 ; 4.200 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[25] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.016 ; 4.016 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[26] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.905 ; 3.629 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[27] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;       ; 3.599 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; BUS_out[*]       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 5.936 ; 5.936 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[0]      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 5.160 ; 5.160 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[1]      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 5.222 ; 5.222 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[2]      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 5.307 ; 5.307 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[3]      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 5.430 ; 5.430 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[4]      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 5.295 ; 5.295 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[5]      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 5.306 ; 5.306 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[6]      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 5.391 ; 5.391 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[7]      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 5.656 ; 5.656 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[8]      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 5.707 ; 5.707 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[9]      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 5.568 ; 5.568 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[10]     ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 5.813 ; 5.813 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[11]     ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 5.213 ; 5.213 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[12]     ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 5.613 ; 5.613 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[13]     ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 5.906 ; 5.906 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[14]     ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 5.936 ; 5.936 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[15]     ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 5.561 ; 5.561 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; HEX0[*]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.971 ; 4.971 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX0[0]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.941 ; 4.941 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX0[1]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.971 ; 4.971 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX0[2]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.966 ; 4.966 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX0[3]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.966 ; 4.966 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX0[4]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.970 ; 4.970 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX0[5]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.970 ; 4.970 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX0[6]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.970 ; 4.970 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; HEX1[*]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.991 ; 4.991 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX1[0]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.980 ; 4.980 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX1[1]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.946 ; 4.946 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX1[2]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.946 ; 4.946 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX1[3]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.956 ; 4.956 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX1[4]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.966 ; 4.966 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX1[5]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.991 ; 4.991 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX1[6]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.991 ; 4.991 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; HEX2[*]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.996 ; 4.996 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX2[0]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.951 ; 4.951 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX2[1]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.956 ; 4.956 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX2[2]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.996 ; 4.996 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX2[3]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.996 ; 4.996 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX2[4]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.979 ; 4.979 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX2[5]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.969 ; 4.969 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX2[6]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.981 ; 4.981 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; HEX3[*]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.989 ; 4.989 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX3[0]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.966 ; 4.966 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX3[1]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.989 ; 4.989 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX3[2]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.989 ; 4.989 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX3[3]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.961 ; 4.961 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX3[4]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.946 ; 4.946 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX3[5]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.971 ; 4.971 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX3[6]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.981 ; 4.981 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; LEDG[*]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 5.007 ; 5.007 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDG[0]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.981 ; 4.981 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDG[1]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.981 ; 4.981 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDG[2]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.981 ; 4.981 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDG[3]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.987 ; 4.987 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDG[4]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 5.002 ; 5.002 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDG[5]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 5.006 ; 5.006 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDG[6]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 5.007 ; 5.007 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDG[7]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 5.007 ; 5.007 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; LEDR[*]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 5.001 ; 5.001 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDR[0]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.985 ; 4.985 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDR[1]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.967 ; 4.967 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDR[2]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.986 ; 4.986 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDR[3]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 5.001 ; 5.001 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDR[4]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.979 ; 4.979 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDR[5]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.991 ; 4.991 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDR[6]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.991 ; 4.991 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDR[7]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.979 ; 4.979 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDR[8]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.957 ; 4.957 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDR[9]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.952 ; 4.952 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; MEMORY_out[*]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 5.255 ; 5.255 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[0]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 5.252 ; 5.252 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[1]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 5.242 ; 5.242 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[2]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 5.236 ; 5.236 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[3]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 5.232 ; 5.232 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[4]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.971 ; 4.971 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[5]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 5.254 ; 5.254 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[6]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 5.233 ; 5.233 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[7]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 5.235 ; 5.235 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[8]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 5.235 ; 5.235 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[9]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 5.255 ; 5.255 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[10]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.957 ; 4.957 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[11]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 5.242 ; 5.242 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[12]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.941 ; 4.941 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[13]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 5.222 ; 5.222 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[14]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 5.234 ; 5.234 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[15]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.952 ; 4.952 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; MEM_EN_out       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.479 ; 4.510 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; MEM_W_out        ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.379 ; 3.379 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; SIGNALS_out[*]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.499 ; 4.530 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[0]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.499 ; 4.530 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[1]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.419 ; 3.419 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[2]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.520 ; 3.520 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[3]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.134 ; 4.134 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[5]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.971 ; 3.971 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[6]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.953 ; 3.953 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[7]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.523 ; 3.523 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[8]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.287 ; 4.287 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[9]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.932 ; 3.907 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[10] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.797 ;       ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[11] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.663 ; 3.663 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[12] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.144 ; 4.144 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[13] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.604 ; 3.604 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[14] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.331 ; 3.331 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[15] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.514 ; 3.527 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[16] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;       ; 3.709 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[17] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.545 ;       ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[18] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;       ; 3.465 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[20] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.616 ;       ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[21] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;       ; 3.593 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[22] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.623 ;       ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[23] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.347 ; 3.347 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[24] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.200 ; 3.827 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[25] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.016 ; 4.016 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[26] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.629 ; 3.905 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[27] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.599 ;       ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
+------------------+---------------------------------------------------------------+-------+-------+------------+---------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                                                                 ;
+------------------+---------------------------------------------------------------+-------+-------+------------+---------------------------------------------------------------+
; Data Port        ; Clock Port                                                    ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                               ;
+------------------+---------------------------------------------------------------+-------+-------+------------+---------------------------------------------------------------+
; BUS_out[*]       ; CLOCK_50                                                      ; 4.989 ; 4.989 ; Rise       ; CLOCK_50                                                      ;
;  BUS_out[0]      ; CLOCK_50                                                      ; 5.712 ; 5.712 ; Rise       ; CLOCK_50                                                      ;
;  BUS_out[1]      ; CLOCK_50                                                      ; 5.897 ; 5.897 ; Rise       ; CLOCK_50                                                      ;
;  BUS_out[2]      ; CLOCK_50                                                      ; 5.190 ; 5.190 ; Rise       ; CLOCK_50                                                      ;
;  BUS_out[3]      ; CLOCK_50                                                      ; 5.645 ; 5.645 ; Rise       ; CLOCK_50                                                      ;
;  BUS_out[4]      ; CLOCK_50                                                      ; 5.369 ; 5.369 ; Rise       ; CLOCK_50                                                      ;
;  BUS_out[5]      ; CLOCK_50                                                      ; 5.614 ; 5.614 ; Rise       ; CLOCK_50                                                      ;
;  BUS_out[6]      ; CLOCK_50                                                      ; 5.536 ; 5.536 ; Rise       ; CLOCK_50                                                      ;
;  BUS_out[7]      ; CLOCK_50                                                      ; 5.572 ; 5.572 ; Rise       ; CLOCK_50                                                      ;
;  BUS_out[8]      ; CLOCK_50                                                      ; 5.211 ; 5.211 ; Rise       ; CLOCK_50                                                      ;
;  BUS_out[9]      ; CLOCK_50                                                      ; 5.458 ; 5.458 ; Rise       ; CLOCK_50                                                      ;
;  BUS_out[10]     ; CLOCK_50                                                      ; 5.306 ; 5.306 ; Rise       ; CLOCK_50                                                      ;
;  BUS_out[11]     ; CLOCK_50                                                      ; 5.007 ; 5.007 ; Rise       ; CLOCK_50                                                      ;
;  BUS_out[12]     ; CLOCK_50                                                      ; 5.374 ; 5.374 ; Rise       ; CLOCK_50                                                      ;
;  BUS_out[13]     ; CLOCK_50                                                      ; 5.720 ; 5.720 ; Rise       ; CLOCK_50                                                      ;
;  BUS_out[14]     ; CLOCK_50                                                      ; 5.758 ; 5.758 ; Rise       ; CLOCK_50                                                      ;
;  BUS_out[15]     ; CLOCK_50                                                      ; 4.989 ; 4.989 ; Rise       ; CLOCK_50                                                      ;
; CC_out[*]        ; CLOCK_50                                                      ; 3.248 ; 3.248 ; Rise       ; CLOCK_50                                                      ;
;  CC_out[0]       ; CLOCK_50                                                      ; 3.491 ; 3.491 ; Rise       ; CLOCK_50                                                      ;
;  CC_out[1]       ; CLOCK_50                                                      ; 3.501 ; 3.501 ; Rise       ; CLOCK_50                                                      ;
;  CC_out[2]       ; CLOCK_50                                                      ; 3.248 ; 3.248 ; Rise       ; CLOCK_50                                                      ;
; IR_out[*]        ; CLOCK_50                                                      ; 3.220 ; 3.220 ; Rise       ; CLOCK_50                                                      ;
;  IR_out[0]       ; CLOCK_50                                                      ; 3.480 ; 3.480 ; Rise       ; CLOCK_50                                                      ;
;  IR_out[1]       ; CLOCK_50                                                      ; 3.512 ; 3.512 ; Rise       ; CLOCK_50                                                      ;
;  IR_out[2]       ; CLOCK_50                                                      ; 3.224 ; 3.224 ; Rise       ; CLOCK_50                                                      ;
;  IR_out[3]       ; CLOCK_50                                                      ; 3.491 ; 3.491 ; Rise       ; CLOCK_50                                                      ;
;  IR_out[4]       ; CLOCK_50                                                      ; 3.520 ; 3.520 ; Rise       ; CLOCK_50                                                      ;
;  IR_out[5]       ; CLOCK_50                                                      ; 3.512 ; 3.512 ; Rise       ; CLOCK_50                                                      ;
;  IR_out[6]       ; CLOCK_50                                                      ; 3.521 ; 3.521 ; Rise       ; CLOCK_50                                                      ;
;  IR_out[7]       ; CLOCK_50                                                      ; 3.500 ; 3.500 ; Rise       ; CLOCK_50                                                      ;
;  IR_out[8]       ; CLOCK_50                                                      ; 3.489 ; 3.489 ; Rise       ; CLOCK_50                                                      ;
;  IR_out[9]       ; CLOCK_50                                                      ; 3.489 ; 3.489 ; Rise       ; CLOCK_50                                                      ;
;  IR_out[10]      ; CLOCK_50                                                      ; 3.485 ; 3.485 ; Rise       ; CLOCK_50                                                      ;
;  IR_out[11]      ; CLOCK_50                                                      ; 3.220 ; 3.220 ; Rise       ; CLOCK_50                                                      ;
;  IR_out[12]      ; CLOCK_50                                                      ; 3.489 ; 3.489 ; Rise       ; CLOCK_50                                                      ;
;  IR_out[13]      ; CLOCK_50                                                      ; 3.492 ; 3.492 ; Rise       ; CLOCK_50                                                      ;
;  IR_out[14]      ; CLOCK_50                                                      ; 3.236 ; 3.236 ; Rise       ; CLOCK_50                                                      ;
;  IR_out[15]      ; CLOCK_50                                                      ; 3.517 ; 3.517 ; Rise       ; CLOCK_50                                                      ;
; MAR_out[*]       ; CLOCK_50                                                      ; 3.208 ; 3.208 ; Rise       ; CLOCK_50                                                      ;
;  MAR_out[0]      ; CLOCK_50                                                      ; 3.510 ; 3.510 ; Rise       ; CLOCK_50                                                      ;
;  MAR_out[1]      ; CLOCK_50                                                      ; 3.520 ; 3.520 ; Rise       ; CLOCK_50                                                      ;
;  MAR_out[2]      ; CLOCK_50                                                      ; 3.503 ; 3.503 ; Rise       ; CLOCK_50                                                      ;
;  MAR_out[3]      ; CLOCK_50                                                      ; 3.481 ; 3.481 ; Rise       ; CLOCK_50                                                      ;
;  MAR_out[4]      ; CLOCK_50                                                      ; 3.208 ; 3.208 ; Rise       ; CLOCK_50                                                      ;
;  MAR_out[5]      ; CLOCK_50                                                      ; 3.522 ; 3.522 ; Rise       ; CLOCK_50                                                      ;
;  MAR_out[6]      ; CLOCK_50                                                      ; 3.229 ; 3.229 ; Rise       ; CLOCK_50                                                      ;
;  MAR_out[7]      ; CLOCK_50                                                      ; 3.238 ; 3.238 ; Rise       ; CLOCK_50                                                      ;
;  MAR_out[8]      ; CLOCK_50                                                      ; 3.509 ; 3.509 ; Rise       ; CLOCK_50                                                      ;
;  MAR_out[9]      ; CLOCK_50                                                      ; 3.502 ; 3.502 ; Rise       ; CLOCK_50                                                      ;
;  MAR_out[10]     ; CLOCK_50                                                      ; 3.489 ; 3.489 ; Rise       ; CLOCK_50                                                      ;
;  MAR_out[11]     ; CLOCK_50                                                      ; 3.246 ; 3.246 ; Rise       ; CLOCK_50                                                      ;
;  MAR_out[12]     ; CLOCK_50                                                      ; 3.502 ; 3.502 ; Rise       ; CLOCK_50                                                      ;
;  MAR_out[13]     ; CLOCK_50                                                      ; 3.492 ; 3.492 ; Rise       ; CLOCK_50                                                      ;
;  MAR_out[14]     ; CLOCK_50                                                      ; 3.236 ; 3.236 ; Rise       ; CLOCK_50                                                      ;
;  MAR_out[15]     ; CLOCK_50                                                      ; 3.487 ; 3.487 ; Rise       ; CLOCK_50                                                      ;
; MDR_out[*]       ; CLOCK_50                                                      ; 3.214 ; 3.214 ; Rise       ; CLOCK_50                                                      ;
;  MDR_out[0]      ; CLOCK_50                                                      ; 3.513 ; 3.513 ; Rise       ; CLOCK_50                                                      ;
;  MDR_out[1]      ; CLOCK_50                                                      ; 3.218 ; 3.218 ; Rise       ; CLOCK_50                                                      ;
;  MDR_out[2]      ; CLOCK_50                                                      ; 3.214 ; 3.214 ; Rise       ; CLOCK_50                                                      ;
;  MDR_out[3]      ; CLOCK_50                                                      ; 3.518 ; 3.518 ; Rise       ; CLOCK_50                                                      ;
;  MDR_out[4]      ; CLOCK_50                                                      ; 3.522 ; 3.522 ; Rise       ; CLOCK_50                                                      ;
;  MDR_out[5]      ; CLOCK_50                                                      ; 3.220 ; 3.220 ; Rise       ; CLOCK_50                                                      ;
;  MDR_out[6]      ; CLOCK_50                                                      ; 3.510 ; 3.510 ; Rise       ; CLOCK_50                                                      ;
;  MDR_out[7]      ; CLOCK_50                                                      ; 3.220 ; 3.220 ; Rise       ; CLOCK_50                                                      ;
;  MDR_out[8]      ; CLOCK_50                                                      ; 3.509 ; 3.509 ; Rise       ; CLOCK_50                                                      ;
;  MDR_out[9]      ; CLOCK_50                                                      ; 3.238 ; 3.238 ; Rise       ; CLOCK_50                                                      ;
;  MDR_out[10]     ; CLOCK_50                                                      ; 3.246 ; 3.246 ; Rise       ; CLOCK_50                                                      ;
;  MDR_out[11]     ; CLOCK_50                                                      ; 3.522 ; 3.522 ; Rise       ; CLOCK_50                                                      ;
;  MDR_out[12]     ; CLOCK_50                                                      ; 3.522 ; 3.522 ; Rise       ; CLOCK_50                                                      ;
;  MDR_out[13]     ; CLOCK_50                                                      ; 3.240 ; 3.240 ; Rise       ; CLOCK_50                                                      ;
;  MDR_out[14]     ; CLOCK_50                                                      ; 3.518 ; 3.518 ; Rise       ; CLOCK_50                                                      ;
;  MDR_out[15]     ; CLOCK_50                                                      ; 3.236 ; 3.236 ; Rise       ; CLOCK_50                                                      ;
; MEM_EN_out       ; CLOCK_50                                                      ; 5.071 ; 5.071 ; Rise       ; CLOCK_50                                                      ;
; MEM_W_out        ; CLOCK_50                                                      ; 5.063 ; 5.063 ; Rise       ; CLOCK_50                                                      ;
; PC_out[*]        ; CLOCK_50                                                      ; 3.199 ; 3.199 ; Rise       ; CLOCK_50                                                      ;
;  PC_out[0]       ; CLOCK_50                                                      ; 3.492 ; 3.492 ; Rise       ; CLOCK_50                                                      ;
;  PC_out[1]       ; CLOCK_50                                                      ; 3.230 ; 3.230 ; Rise       ; CLOCK_50                                                      ;
;  PC_out[2]       ; CLOCK_50                                                      ; 3.511 ; 3.511 ; Rise       ; CLOCK_50                                                      ;
;  PC_out[3]       ; CLOCK_50                                                      ; 3.509 ; 3.509 ; Rise       ; CLOCK_50                                                      ;
;  PC_out[4]       ; CLOCK_50                                                      ; 3.225 ; 3.225 ; Rise       ; CLOCK_50                                                      ;
;  PC_out[5]       ; CLOCK_50                                                      ; 3.522 ; 3.522 ; Rise       ; CLOCK_50                                                      ;
;  PC_out[6]       ; CLOCK_50                                                      ; 3.248 ; 3.248 ; Rise       ; CLOCK_50                                                      ;
;  PC_out[7]       ; CLOCK_50                                                      ; 3.248 ; 3.248 ; Rise       ; CLOCK_50                                                      ;
;  PC_out[8]       ; CLOCK_50                                                      ; 3.223 ; 3.223 ; Rise       ; CLOCK_50                                                      ;
;  PC_out[9]       ; CLOCK_50                                                      ; 3.223 ; 3.223 ; Rise       ; CLOCK_50                                                      ;
;  PC_out[10]      ; CLOCK_50                                                      ; 3.223 ; 3.223 ; Rise       ; CLOCK_50                                                      ;
;  PC_out[11]      ; CLOCK_50                                                      ; 3.199 ; 3.199 ; Rise       ; CLOCK_50                                                      ;
;  PC_out[12]      ; CLOCK_50                                                      ; 3.495 ; 3.495 ; Rise       ; CLOCK_50                                                      ;
;  PC_out[13]      ; CLOCK_50                                                      ; 3.220 ; 3.220 ; Rise       ; CLOCK_50                                                      ;
;  PC_out[14]      ; CLOCK_50                                                      ; 3.210 ; 3.210 ; Rise       ; CLOCK_50                                                      ;
;  PC_out[15]      ; CLOCK_50                                                      ; 3.208 ; 3.208 ; Rise       ; CLOCK_50                                                      ;
; SIGNALS_out[*]   ; CLOCK_50                                                      ; 4.607 ; 4.607 ; Rise       ; CLOCK_50                                                      ;
;  SIGNALS_out[0]  ; CLOCK_50                                                      ; 5.091 ; 5.091 ; Rise       ; CLOCK_50                                                      ;
;  SIGNALS_out[1]  ; CLOCK_50                                                      ; 5.103 ; 5.103 ; Rise       ; CLOCK_50                                                      ;
;  SIGNALS_out[2]  ; CLOCK_50                                                      ; 5.110 ; 5.110 ; Rise       ; CLOCK_50                                                      ;
;  SIGNALS_out[3]  ; CLOCK_50                                                      ; 5.381 ; 5.381 ; Rise       ; CLOCK_50                                                      ;
;  SIGNALS_out[4]  ; CLOCK_50                                                      ; 5.348 ; 5.348 ; Rise       ; CLOCK_50                                                      ;
;  SIGNALS_out[5]  ; CLOCK_50                                                      ; 5.073 ; 5.073 ; Rise       ; CLOCK_50                                                      ;
;  SIGNALS_out[6]  ; CLOCK_50                                                      ; 4.926 ; 4.926 ; Rise       ; CLOCK_50                                                      ;
;  SIGNALS_out[7]  ; CLOCK_50                                                      ; 5.087 ; 5.087 ; Rise       ; CLOCK_50                                                      ;
;  SIGNALS_out[8]  ; CLOCK_50                                                      ; 5.270 ; 5.270 ; Rise       ; CLOCK_50                                                      ;
;  SIGNALS_out[9]  ; CLOCK_50                                                      ; 5.027 ; 5.027 ; Rise       ; CLOCK_50                                                      ;
;  SIGNALS_out[10] ; CLOCK_50                                                      ; 4.915 ; 4.915 ; Rise       ; CLOCK_50                                                      ;
;  SIGNALS_out[11] ; CLOCK_50                                                      ; 5.094 ; 5.094 ; Rise       ; CLOCK_50                                                      ;
;  SIGNALS_out[12] ; CLOCK_50                                                      ; 5.391 ; 5.391 ; Rise       ; CLOCK_50                                                      ;
;  SIGNALS_out[13] ; CLOCK_50                                                      ; 5.025 ; 5.025 ; Rise       ; CLOCK_50                                                      ;
;  SIGNALS_out[14] ; CLOCK_50                                                      ; 4.804 ; 4.804 ; Rise       ; CLOCK_50                                                      ;
;  SIGNALS_out[15] ; CLOCK_50                                                      ; 4.873 ; 4.873 ; Rise       ; CLOCK_50                                                      ;
;  SIGNALS_out[16] ; CLOCK_50                                                      ; 5.056 ; 5.056 ; Rise       ; CLOCK_50                                                      ;
;  SIGNALS_out[17] ; CLOCK_50                                                      ; 4.897 ; 4.897 ; Rise       ; CLOCK_50                                                      ;
;  SIGNALS_out[18] ; CLOCK_50                                                      ; 4.653 ; 4.653 ; Rise       ; CLOCK_50                                                      ;
;  SIGNALS_out[19] ; CLOCK_50                                                      ; 4.751 ; 4.751 ; Rise       ; CLOCK_50                                                      ;
;  SIGNALS_out[20] ; CLOCK_50                                                      ; 5.045 ; 5.045 ; Rise       ; CLOCK_50                                                      ;
;  SIGNALS_out[21] ; CLOCK_50                                                      ; 4.607 ; 4.607 ; Rise       ; CLOCK_50                                                      ;
;  SIGNALS_out[22] ; CLOCK_50                                                      ; 5.079 ; 5.079 ; Rise       ; CLOCK_50                                                      ;
;  SIGNALS_out[23] ; CLOCK_50                                                      ; 4.801 ; 4.801 ; Rise       ; CLOCK_50                                                      ;
;  SIGNALS_out[24] ; CLOCK_50                                                      ; 4.805 ; 4.805 ; Rise       ; CLOCK_50                                                      ;
;  SIGNALS_out[25] ; CLOCK_50                                                      ; 5.204 ; 5.204 ; Rise       ; CLOCK_50                                                      ;
;  SIGNALS_out[26] ; CLOCK_50                                                      ; 4.920 ; 4.920 ; Rise       ; CLOCK_50                                                      ;
;  SIGNALS_out[27] ; CLOCK_50                                                      ; 5.029 ; 5.029 ; Rise       ; CLOCK_50                                                      ;
; STATE_out[*]     ; CLOCK_50                                                      ; 3.491 ; 3.491 ; Rise       ; CLOCK_50                                                      ;
;  STATE_out[0]    ; CLOCK_50                                                      ; 3.491 ; 3.491 ; Rise       ; CLOCK_50                                                      ;
;  STATE_out[1]    ; CLOCK_50                                                      ; 5.771 ; 5.771 ; Rise       ; CLOCK_50                                                      ;
;  STATE_out[2]    ; CLOCK_50                                                      ; 5.784 ; 5.784 ; Rise       ; CLOCK_50                                                      ;
;  STATE_out[3]    ; CLOCK_50                                                      ; 5.741 ; 5.741 ; Rise       ; CLOCK_50                                                      ;
;  STATE_out[4]    ; CLOCK_50                                                      ; 5.774 ; 5.774 ; Rise       ; CLOCK_50                                                      ;
;  STATE_out[5]    ; CLOCK_50                                                      ; 5.771 ; 5.771 ; Rise       ; CLOCK_50                                                      ;
; BUS_out[*]       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.965 ; 3.965 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[0]      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.313 ; 4.313 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[1]      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.549 ; 4.549 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[2]      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.513 ; 4.513 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[3]      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.225 ; 4.225 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[4]      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.634 ; 4.634 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[5]      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.438 ; 4.438 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[6]      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.264 ; 4.264 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[7]      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.311 ; 4.311 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[8]      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.137 ; 4.137 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[9]      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.965 ; 3.965 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[10]     ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.252 ; 4.252 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[11]     ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.029 ; 4.029 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[12]     ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.155 ; 4.155 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[13]     ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.376 ; 4.376 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[14]     ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.462 ; 4.462 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[15]     ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.114 ; 4.114 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; HEX0[*]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.815 ; 4.815 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX0[0]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.815 ; 4.815 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX0[1]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.845 ; 4.845 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX0[2]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.840 ; 4.840 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX0[3]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.840 ; 4.840 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX0[4]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.844 ; 4.844 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX0[5]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.844 ; 4.844 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX0[6]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.844 ; 4.844 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; HEX1[*]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.820 ; 4.820 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX1[0]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.854 ; 4.854 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX1[1]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.820 ; 4.820 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX1[2]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.820 ; 4.820 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX1[3]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.830 ; 4.830 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX1[4]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.840 ; 4.840 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX1[5]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.865 ; 4.865 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX1[6]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.865 ; 4.865 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; HEX2[*]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.825 ; 4.825 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX2[0]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.825 ; 4.825 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX2[1]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.830 ; 4.830 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX2[2]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.870 ; 4.870 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX2[3]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.870 ; 4.870 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX2[4]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.853 ; 4.853 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX2[5]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.843 ; 4.843 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX2[6]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.855 ; 4.855 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; HEX3[*]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.820 ; 4.820 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX3[0]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.840 ; 4.840 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX3[1]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.863 ; 4.863 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX3[2]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.863 ; 4.863 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX3[3]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.835 ; 4.835 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX3[4]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.820 ; 4.820 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX3[5]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.845 ; 4.845 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX3[6]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.855 ; 4.855 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; LEDG[*]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.855 ; 4.855 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDG[0]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.855 ; 4.855 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDG[1]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.855 ; 4.855 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDG[2]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.855 ; 4.855 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDG[3]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.861 ; 4.861 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDG[4]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.876 ; 4.876 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDG[5]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.880 ; 4.880 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDG[6]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.881 ; 4.881 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDG[7]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.881 ; 4.881 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; LEDR[*]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.826 ; 4.826 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDR[0]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.859 ; 4.859 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDR[1]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.841 ; 4.841 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDR[2]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.860 ; 4.860 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDR[3]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.875 ; 4.875 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDR[4]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.853 ; 4.853 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDR[5]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.865 ; 4.865 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDR[6]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.865 ; 4.865 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDR[7]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.853 ; 4.853 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDR[8]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.831 ; 4.831 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDR[9]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.826 ; 4.826 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; MEMORY_out[*]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.815 ; 4.815 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[0]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 5.126 ; 5.126 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[1]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 5.116 ; 5.116 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[2]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 5.110 ; 5.110 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[3]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 5.106 ; 5.106 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[4]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.845 ; 4.845 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[5]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 5.128 ; 5.128 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[6]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 5.107 ; 5.107 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[7]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 5.109 ; 5.109 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[8]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 5.109 ; 5.109 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[9]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 5.129 ; 5.129 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[10]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.831 ; 4.831 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[11]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 5.116 ; 5.116 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[12]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.815 ; 4.815 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[13]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 5.096 ; 5.096 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[14]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 5.108 ; 5.108 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[15]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.826 ; 4.826 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; MEM_EN_out       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.353 ; 4.419 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; MEM_W_out        ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.379 ; 3.379 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; SIGNALS_out[*]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.275 ; 3.275 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[0]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.373 ; 4.439 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[1]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.419 ; 3.419 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[2]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.520 ; 3.520 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[3]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.010 ; 4.010 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[5]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.971 ; 3.971 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[6]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.881 ; 3.881 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[7]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.523 ; 3.523 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[8]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.287 ; 4.287 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[9]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.907 ; 3.741 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[10] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;       ; 3.797 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[11] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.663 ; 3.663 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[12] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.020 ; 4.020 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[13] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.580 ; 3.418 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[14] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.275 ; 3.275 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[15] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.514 ; 3.514 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[16] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.709 ;       ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[17] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;       ; 3.545 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[18] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.465 ;       ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[20] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;       ; 3.616 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[21] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.593 ;       ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[22] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;       ; 3.623 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[23] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.347 ; 3.347 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[24] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.827 ; 3.827 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[25] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.016 ; 4.016 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[26] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.629 ; 3.629 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[27] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;       ; 3.599 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; BUS_out[*]       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.965 ; 3.965 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[0]      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.313 ; 4.313 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[1]      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.549 ; 4.549 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[2]      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.513 ; 4.513 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[3]      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.225 ; 4.225 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[4]      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.634 ; 4.634 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[5]      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.438 ; 4.438 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[6]      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.264 ; 4.264 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[7]      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.311 ; 4.311 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[8]      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.137 ; 4.137 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[9]      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.965 ; 3.965 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[10]     ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.252 ; 4.252 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[11]     ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.029 ; 4.029 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[12]     ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.155 ; 4.155 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[13]     ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.376 ; 4.376 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[14]     ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.462 ; 4.462 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[15]     ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.114 ; 4.114 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; HEX0[*]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.881 ; 4.881 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX0[0]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.881 ; 4.881 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX0[1]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.911 ; 4.911 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX0[2]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.906 ; 4.906 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX0[3]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.906 ; 4.906 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX0[4]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.910 ; 4.910 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX0[5]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.910 ; 4.910 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX0[6]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.910 ; 4.910 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; HEX1[*]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.886 ; 4.886 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX1[0]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.920 ; 4.920 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX1[1]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.886 ; 4.886 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX1[2]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.886 ; 4.886 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX1[3]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.896 ; 4.896 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX1[4]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.906 ; 4.906 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX1[5]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.931 ; 4.931 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX1[6]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.931 ; 4.931 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; HEX2[*]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.891 ; 4.891 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX2[0]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.891 ; 4.891 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX2[1]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.896 ; 4.896 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX2[2]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.936 ; 4.936 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX2[3]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.936 ; 4.936 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX2[4]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.919 ; 4.919 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX2[5]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.909 ; 4.909 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX2[6]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.921 ; 4.921 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; HEX3[*]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.886 ; 4.886 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX3[0]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.906 ; 4.906 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX3[1]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.929 ; 4.929 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX3[2]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.929 ; 4.929 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX3[3]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.901 ; 4.901 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX3[4]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.886 ; 4.886 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX3[5]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.911 ; 4.911 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX3[6]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.921 ; 4.921 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; LEDG[*]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.921 ; 4.921 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDG[0]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.921 ; 4.921 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDG[1]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.921 ; 4.921 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDG[2]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.921 ; 4.921 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDG[3]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.927 ; 4.927 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDG[4]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.942 ; 4.942 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDG[5]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.946 ; 4.946 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDG[6]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.947 ; 4.947 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDG[7]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.947 ; 4.947 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; LEDR[*]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.892 ; 4.892 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDR[0]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.925 ; 4.925 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDR[1]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.907 ; 4.907 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDR[2]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.926 ; 4.926 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDR[3]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.941 ; 4.941 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDR[4]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.919 ; 4.919 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDR[5]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.931 ; 4.931 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDR[6]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.931 ; 4.931 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDR[7]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.919 ; 4.919 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDR[8]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.897 ; 4.897 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDR[9]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.892 ; 4.892 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; MEMORY_out[*]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.881 ; 4.881 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[0]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 5.192 ; 5.192 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[1]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 5.182 ; 5.182 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[2]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 5.176 ; 5.176 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[3]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 5.172 ; 5.172 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[4]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.911 ; 4.911 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[5]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 5.194 ; 5.194 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[6]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 5.173 ; 5.173 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[7]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 5.175 ; 5.175 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[8]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 5.175 ; 5.175 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[9]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 5.195 ; 5.195 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[10]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.897 ; 4.897 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[11]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 5.182 ; 5.182 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[12]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.881 ; 4.881 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[13]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 5.162 ; 5.162 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[14]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 5.174 ; 5.174 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[15]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.892 ; 4.892 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; MEM_EN_out       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.419 ; 4.353 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; MEM_W_out        ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.379 ; 3.379 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; SIGNALS_out[*]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.275 ; 3.275 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[0]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.439 ; 4.373 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[1]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.419 ; 3.419 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[2]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.520 ; 3.520 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[3]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.010 ; 4.010 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[5]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.971 ; 3.971 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[6]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.881 ; 3.881 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[7]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.523 ; 3.523 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[8]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.287 ; 4.287 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[9]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.741 ; 3.907 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[10] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.797 ;       ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[11] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.663 ; 3.663 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[12] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.020 ; 4.020 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[13] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.418 ; 3.580 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[14] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.275 ; 3.275 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[15] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.514 ; 3.514 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[16] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;       ; 3.709 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[17] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.545 ;       ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[18] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;       ; 3.465 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[20] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.616 ;       ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[21] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;       ; 3.593 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[22] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.623 ;       ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[23] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.347 ; 3.347 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[24] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.827 ; 3.827 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[25] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.016 ; 4.016 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[26] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.629 ; 3.629 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[27] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.599 ;       ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
+------------------+---------------------------------------------------------------+-------+-------+------------+---------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Enable Times                                                                                                                                                      ;
+--------------+---------------------------------------------------------------+-------+------+------------+---------------------------------------------------------------+
; Data Port    ; Clock Port                                                    ; Rise  ; Fall ; Clock Edge ; Clock Reference                                               ;
+--------------+---------------------------------------------------------------+-------+------+------------+---------------------------------------------------------------+
; BUS_out[*]   ; CLOCK_50                                                      ; 6.247 ;      ; Rise       ; CLOCK_50                                                      ;
;  BUS_out[0]  ; CLOCK_50                                                      ; 6.247 ;      ; Rise       ; CLOCK_50                                                      ;
;  BUS_out[1]  ; CLOCK_50                                                      ; 6.517 ;      ; Rise       ; CLOCK_50                                                      ;
;  BUS_out[2]  ; CLOCK_50                                                      ; 6.728 ;      ; Rise       ; CLOCK_50                                                      ;
;  BUS_out[3]  ; CLOCK_50                                                      ; 6.731 ;      ; Rise       ; CLOCK_50                                                      ;
;  BUS_out[4]  ; CLOCK_50                                                      ; 6.267 ;      ; Rise       ; CLOCK_50                                                      ;
;  BUS_out[5]  ; CLOCK_50                                                      ; 6.257 ;      ; Rise       ; CLOCK_50                                                      ;
;  BUS_out[6]  ; CLOCK_50                                                      ; 6.493 ;      ; Rise       ; CLOCK_50                                                      ;
;  BUS_out[7]  ; CLOCK_50                                                      ; 6.517 ;      ; Rise       ; CLOCK_50                                                      ;
;  BUS_out[8]  ; CLOCK_50                                                      ; 6.267 ;      ; Rise       ; CLOCK_50                                                      ;
;  BUS_out[9]  ; CLOCK_50                                                      ; 6.257 ;      ; Rise       ; CLOCK_50                                                      ;
;  BUS_out[10] ; CLOCK_50                                                      ; 6.369 ;      ; Rise       ; CLOCK_50                                                      ;
;  BUS_out[11] ; CLOCK_50                                                      ; 6.493 ;      ; Rise       ; CLOCK_50                                                      ;
;  BUS_out[12] ; CLOCK_50                                                      ; 6.397 ;      ; Rise       ; CLOCK_50                                                      ;
;  BUS_out[13] ; CLOCK_50                                                      ; 6.397 ;      ; Rise       ; CLOCK_50                                                      ;
;  BUS_out[14] ; CLOCK_50                                                      ; 6.369 ;      ; Rise       ; CLOCK_50                                                      ;
;  BUS_out[15] ; CLOCK_50                                                      ; 6.505 ;      ; Rise       ; CLOCK_50                                                      ;
; BUS_out[*]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.468 ;      ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[0]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.468 ;      ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[1]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.738 ;      ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[2]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.949 ;      ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[3]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.952 ;      ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[4]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.488 ;      ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[5]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.478 ;      ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[6]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.714 ;      ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[7]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.738 ;      ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[8]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.488 ;      ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[9]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.478 ;      ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[10] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.590 ;      ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[11] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.714 ;      ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[12] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.618 ;      ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[13] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.618 ;      ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[14] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.590 ;      ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[15] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.726 ;      ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; BUS_out[*]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.468 ;      ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[0]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.468 ;      ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[1]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.738 ;      ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[2]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.949 ;      ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[3]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.952 ;      ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[4]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.488 ;      ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[5]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.478 ;      ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[6]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.714 ;      ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[7]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.738 ;      ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[8]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.488 ;      ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[9]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.478 ;      ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[10] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.590 ;      ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[11] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.714 ;      ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[12] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.618 ;      ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[13] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.618 ;      ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[14] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.590 ;      ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[15] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.726 ;      ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
+--------------+---------------------------------------------------------------+-------+------+------------+---------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                                                                                                              ;
+--------------+---------------------------------------------------------------+-------+------+------------+---------------------------------------------------------------+
; Data Port    ; Clock Port                                                    ; Rise  ; Fall ; Clock Edge ; Clock Reference                                               ;
+--------------+---------------------------------------------------------------+-------+------+------------+---------------------------------------------------------------+
; BUS_out[*]   ; CLOCK_50                                                      ; 5.570 ;      ; Rise       ; CLOCK_50                                                      ;
;  BUS_out[0]  ; CLOCK_50                                                      ; 5.570 ;      ; Rise       ; CLOCK_50                                                      ;
;  BUS_out[1]  ; CLOCK_50                                                      ; 5.840 ;      ; Rise       ; CLOCK_50                                                      ;
;  BUS_out[2]  ; CLOCK_50                                                      ; 6.051 ;      ; Rise       ; CLOCK_50                                                      ;
;  BUS_out[3]  ; CLOCK_50                                                      ; 6.054 ;      ; Rise       ; CLOCK_50                                                      ;
;  BUS_out[4]  ; CLOCK_50                                                      ; 5.590 ;      ; Rise       ; CLOCK_50                                                      ;
;  BUS_out[5]  ; CLOCK_50                                                      ; 5.580 ;      ; Rise       ; CLOCK_50                                                      ;
;  BUS_out[6]  ; CLOCK_50                                                      ; 5.816 ;      ; Rise       ; CLOCK_50                                                      ;
;  BUS_out[7]  ; CLOCK_50                                                      ; 5.840 ;      ; Rise       ; CLOCK_50                                                      ;
;  BUS_out[8]  ; CLOCK_50                                                      ; 5.590 ;      ; Rise       ; CLOCK_50                                                      ;
;  BUS_out[9]  ; CLOCK_50                                                      ; 5.580 ;      ; Rise       ; CLOCK_50                                                      ;
;  BUS_out[10] ; CLOCK_50                                                      ; 5.692 ;      ; Rise       ; CLOCK_50                                                      ;
;  BUS_out[11] ; CLOCK_50                                                      ; 5.816 ;      ; Rise       ; CLOCK_50                                                      ;
;  BUS_out[12] ; CLOCK_50                                                      ; 5.720 ;      ; Rise       ; CLOCK_50                                                      ;
;  BUS_out[13] ; CLOCK_50                                                      ; 5.720 ;      ; Rise       ; CLOCK_50                                                      ;
;  BUS_out[14] ; CLOCK_50                                                      ; 5.692 ;      ; Rise       ; CLOCK_50                                                      ;
;  BUS_out[15] ; CLOCK_50                                                      ; 5.828 ;      ; Rise       ; CLOCK_50                                                      ;
; BUS_out[*]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.032 ;      ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[0]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.032 ;      ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[1]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.302 ;      ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[2]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.513 ;      ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[3]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.516 ;      ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[4]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.052 ;      ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[5]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.042 ;      ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[6]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.278 ;      ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[7]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.302 ;      ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[8]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.052 ;      ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[9]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.042 ;      ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[10] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.154 ;      ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[11] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.278 ;      ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[12] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.182 ;      ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[13] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.182 ;      ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[14] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.154 ;      ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[15] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.290 ;      ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; BUS_out[*]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.032 ;      ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[0]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.032 ;      ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[1]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.302 ;      ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[2]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.513 ;      ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[3]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.516 ;      ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[4]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.052 ;      ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[5]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.042 ;      ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[6]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.278 ;      ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[7]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.302 ;      ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[8]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.052 ;      ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[9]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.042 ;      ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[10] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.154 ;      ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[11] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.278 ;      ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[12] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.182 ;      ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[13] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.182 ;      ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[14] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.154 ;      ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[15] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.290 ;      ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
+--------------+---------------------------------------------------------------+-------+------+------------+---------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                                                                                                              ;
+--------------+---------------------------------------------------------------+-----------+-----------+------------+---------------------------------------------------------------+
; Data Port    ; Clock Port                                                    ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                                               ;
+--------------+---------------------------------------------------------------+-----------+-----------+------------+---------------------------------------------------------------+
; BUS_out[*]   ; CLOCK_50                                                      ; 6.247     ;           ; Rise       ; CLOCK_50                                                      ;
;  BUS_out[0]  ; CLOCK_50                                                      ; 6.247     ;           ; Rise       ; CLOCK_50                                                      ;
;  BUS_out[1]  ; CLOCK_50                                                      ; 6.517     ;           ; Rise       ; CLOCK_50                                                      ;
;  BUS_out[2]  ; CLOCK_50                                                      ; 6.728     ;           ; Rise       ; CLOCK_50                                                      ;
;  BUS_out[3]  ; CLOCK_50                                                      ; 6.731     ;           ; Rise       ; CLOCK_50                                                      ;
;  BUS_out[4]  ; CLOCK_50                                                      ; 6.267     ;           ; Rise       ; CLOCK_50                                                      ;
;  BUS_out[5]  ; CLOCK_50                                                      ; 6.257     ;           ; Rise       ; CLOCK_50                                                      ;
;  BUS_out[6]  ; CLOCK_50                                                      ; 6.493     ;           ; Rise       ; CLOCK_50                                                      ;
;  BUS_out[7]  ; CLOCK_50                                                      ; 6.517     ;           ; Rise       ; CLOCK_50                                                      ;
;  BUS_out[8]  ; CLOCK_50                                                      ; 6.267     ;           ; Rise       ; CLOCK_50                                                      ;
;  BUS_out[9]  ; CLOCK_50                                                      ; 6.257     ;           ; Rise       ; CLOCK_50                                                      ;
;  BUS_out[10] ; CLOCK_50                                                      ; 6.369     ;           ; Rise       ; CLOCK_50                                                      ;
;  BUS_out[11] ; CLOCK_50                                                      ; 6.493     ;           ; Rise       ; CLOCK_50                                                      ;
;  BUS_out[12] ; CLOCK_50                                                      ; 6.397     ;           ; Rise       ; CLOCK_50                                                      ;
;  BUS_out[13] ; CLOCK_50                                                      ; 6.397     ;           ; Rise       ; CLOCK_50                                                      ;
;  BUS_out[14] ; CLOCK_50                                                      ; 6.369     ;           ; Rise       ; CLOCK_50                                                      ;
;  BUS_out[15] ; CLOCK_50                                                      ; 6.505     ;           ; Rise       ; CLOCK_50                                                      ;
; BUS_out[*]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.468     ;           ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[0]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.468     ;           ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[1]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.738     ;           ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[2]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.949     ;           ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[3]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.952     ;           ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[4]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.488     ;           ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[5]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.478     ;           ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[6]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.714     ;           ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[7]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.738     ;           ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[8]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.488     ;           ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[9]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.478     ;           ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[10] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.590     ;           ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[11] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.714     ;           ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[12] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.618     ;           ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[13] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.618     ;           ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[14] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.590     ;           ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[15] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.726     ;           ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; BUS_out[*]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.468     ;           ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[0]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.468     ;           ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[1]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.738     ;           ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[2]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.949     ;           ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[3]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.952     ;           ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[4]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.488     ;           ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[5]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.478     ;           ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[6]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.714     ;           ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[7]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.738     ;           ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[8]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.488     ;           ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[9]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.478     ;           ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[10] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.590     ;           ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[11] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.714     ;           ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[12] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.618     ;           ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[13] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.618     ;           ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[14] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.590     ;           ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[15] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.726     ;           ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
+--------------+---------------------------------------------------------------+-----------+-----------+------------+---------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                                                                                                      ;
+--------------+---------------------------------------------------------------+-----------+-----------+------------+---------------------------------------------------------------+
; Data Port    ; Clock Port                                                    ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                                               ;
+--------------+---------------------------------------------------------------+-----------+-----------+------------+---------------------------------------------------------------+
; BUS_out[*]   ; CLOCK_50                                                      ; 5.570     ;           ; Rise       ; CLOCK_50                                                      ;
;  BUS_out[0]  ; CLOCK_50                                                      ; 5.570     ;           ; Rise       ; CLOCK_50                                                      ;
;  BUS_out[1]  ; CLOCK_50                                                      ; 5.840     ;           ; Rise       ; CLOCK_50                                                      ;
;  BUS_out[2]  ; CLOCK_50                                                      ; 6.051     ;           ; Rise       ; CLOCK_50                                                      ;
;  BUS_out[3]  ; CLOCK_50                                                      ; 6.054     ;           ; Rise       ; CLOCK_50                                                      ;
;  BUS_out[4]  ; CLOCK_50                                                      ; 5.590     ;           ; Rise       ; CLOCK_50                                                      ;
;  BUS_out[5]  ; CLOCK_50                                                      ; 5.580     ;           ; Rise       ; CLOCK_50                                                      ;
;  BUS_out[6]  ; CLOCK_50                                                      ; 5.816     ;           ; Rise       ; CLOCK_50                                                      ;
;  BUS_out[7]  ; CLOCK_50                                                      ; 5.840     ;           ; Rise       ; CLOCK_50                                                      ;
;  BUS_out[8]  ; CLOCK_50                                                      ; 5.590     ;           ; Rise       ; CLOCK_50                                                      ;
;  BUS_out[9]  ; CLOCK_50                                                      ; 5.580     ;           ; Rise       ; CLOCK_50                                                      ;
;  BUS_out[10] ; CLOCK_50                                                      ; 5.692     ;           ; Rise       ; CLOCK_50                                                      ;
;  BUS_out[11] ; CLOCK_50                                                      ; 5.816     ;           ; Rise       ; CLOCK_50                                                      ;
;  BUS_out[12] ; CLOCK_50                                                      ; 5.720     ;           ; Rise       ; CLOCK_50                                                      ;
;  BUS_out[13] ; CLOCK_50                                                      ; 5.720     ;           ; Rise       ; CLOCK_50                                                      ;
;  BUS_out[14] ; CLOCK_50                                                      ; 5.692     ;           ; Rise       ; CLOCK_50                                                      ;
;  BUS_out[15] ; CLOCK_50                                                      ; 5.828     ;           ; Rise       ; CLOCK_50                                                      ;
; BUS_out[*]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.032     ;           ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[0]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.032     ;           ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[1]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.302     ;           ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[2]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.513     ;           ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[3]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.516     ;           ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[4]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.052     ;           ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[5]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.042     ;           ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[6]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.278     ;           ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[7]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.302     ;           ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[8]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.052     ;           ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[9]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.042     ;           ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[10] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.154     ;           ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[11] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.278     ;           ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[12] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.182     ;           ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[13] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.182     ;           ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[14] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.154     ;           ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[15] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.290     ;           ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; BUS_out[*]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.032     ;           ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[0]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.032     ;           ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[1]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.302     ;           ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[2]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.513     ;           ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[3]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.516     ;           ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[4]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.052     ;           ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[5]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.042     ;           ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[6]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.278     ;           ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[7]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.302     ;           ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[8]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.052     ;           ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[9]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.042     ;           ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[10] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.154     ;           ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[11] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.278     ;           ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[12] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.182     ;           ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[13] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.182     ;           ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[14] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.154     ;           ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[15] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.290     ;           ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
+--------------+---------------------------------------------------------------+-----------+-----------+------------+---------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                                              ;
+----------------------------------------------------------------+-----------+----------+----------+---------+---------------------+
; Clock                                                          ; Setup     ; Hold     ; Recovery ; Removal ; Minimum Pulse Width ;
+----------------------------------------------------------------+-----------+----------+----------+---------+---------------------+
; Worst-case Slack                                               ; -14.412   ; -5.095   ; N/A      ; N/A     ; -2.538              ;
;  CLOCK_50                                                      ; -14.412   ; -4.844   ; N/A      ; N/A     ; -2.064              ;
;  Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -2.940    ; -5.095   ; N/A      ; N/A     ; -2.538              ;
; Design-wide TNS                                                ; -3465.74  ; -411.463 ; 0.0      ; 0.0     ; -1047.343           ;
;  CLOCK_50                                                      ; -3256.966 ; -18.070  ; N/A      ; N/A     ; -359.707            ;
;  Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -208.774  ; -393.393 ; N/A      ; N/A     ; -687.636            ;
+----------------------------------------------------------------+-----------+----------+----------+---------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                                                                              ;
+-----------+---------------------------------------------------------------+--------+--------+------------+---------------------------------------------------------------+
; Data Port ; Clock Port                                                    ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                               ;
+-----------+---------------------------------------------------------------+--------+--------+------------+---------------------------------------------------------------+
; KEY[*]    ; CLOCK_50                                                      ; 8.923  ; 8.923  ; Rise       ; CLOCK_50                                                      ;
;  KEY[0]   ; CLOCK_50                                                      ; 8.923  ; 8.923  ; Rise       ; CLOCK_50                                                      ;
; KEY[*]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 2.653  ; 2.653  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  KEY[0]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 2.135  ; 2.135  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  KEY[1]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 2.653  ; 2.653  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  KEY[2]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 2.039  ; 2.039  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  KEY[3]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 2.085  ; 2.085  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; SW[*]     ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -0.976 ; -0.976 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SW[0]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -1.164 ; -1.164 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SW[1]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -0.976 ; -0.976 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SW[2]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -1.023 ; -1.023 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SW[3]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -1.465 ; -1.465 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SW[4]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -1.349 ; -1.349 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SW[5]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -1.459 ; -1.459 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SW[6]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -1.687 ; -1.687 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SW[7]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -1.496 ; -1.496 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SW[8]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -1.462 ; -1.462 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SW[9]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -1.352 ; -1.352 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; KEY[*]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 2.483  ; 2.483  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  KEY[0]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 1.965  ; 1.965  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  KEY[1]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 2.483  ; 2.483  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  KEY[2]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 1.869  ; 1.869  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  KEY[3]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 1.915  ; 1.915  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; SW[*]     ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -1.042 ; -1.042 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SW[0]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -1.230 ; -1.230 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SW[1]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -1.042 ; -1.042 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SW[2]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -1.089 ; -1.089 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SW[3]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -1.531 ; -1.531 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SW[4]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -1.415 ; -1.415 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SW[5]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -1.525 ; -1.525 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SW[6]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -1.753 ; -1.753 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SW[7]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -1.562 ; -1.562 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SW[8]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -1.528 ; -1.528 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SW[9]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -1.418 ; -1.418 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
+-----------+---------------------------------------------------------------+--------+--------+------------+---------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                                                               ;
+-----------+---------------------------------------------------------------+--------+--------+------------+---------------------------------------------------------------+
; Data Port ; Clock Port                                                    ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                               ;
+-----------+---------------------------------------------------------------+--------+--------+------------+---------------------------------------------------------------+
; KEY[*]    ; CLOCK_50                                                      ; 2.676  ; 2.676  ; Rise       ; CLOCK_50                                                      ;
;  KEY[0]   ; CLOCK_50                                                      ; 2.676  ; 2.676  ; Rise       ; CLOCK_50                                                      ;
; KEY[*]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -0.427 ; -0.427 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  KEY[0]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -0.783 ; -0.783 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  KEY[1]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -1.107 ; -1.107 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  KEY[2]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -0.427 ; -0.427 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  KEY[3]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -1.009 ; -1.009 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; SW[*]     ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.723  ; 4.723  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SW[0]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.906  ; 3.906  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SW[1]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.200  ; 3.200  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SW[2]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.885  ; 3.885  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SW[3]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.901  ; 3.901  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SW[4]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.400  ; 4.400  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SW[5]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.515  ; 4.515  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SW[6]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.723  ; 4.723  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SW[7]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.621  ; 4.621  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SW[8]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.524  ; 4.524  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SW[9]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.242  ; 4.242  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; KEY[*]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -0.539 ; -0.539 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  KEY[0]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -0.890 ; -0.890 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  KEY[1]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -1.138 ; -1.138 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  KEY[2]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -0.539 ; -0.539 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  KEY[3]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -1.040 ; -1.040 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; SW[*]     ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.611  ; 4.611  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SW[0]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.794  ; 3.794  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SW[1]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.088  ; 3.088  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SW[2]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.773  ; 3.773  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SW[3]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.789  ; 3.789  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SW[4]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.288  ; 4.288  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SW[5]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.403  ; 4.403  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SW[6]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.611  ; 4.611  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SW[7]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.509  ; 4.509  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SW[8]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.412  ; 4.412  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SW[9]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.130  ; 4.130  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
+-----------+---------------------------------------------------------------+--------+--------+------------+---------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                                                           ;
+------------------+---------------------------------------------------------------+--------+--------+------------+---------------------------------------------------------------+
; Data Port        ; Clock Port                                                    ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                               ;
+------------------+---------------------------------------------------------------+--------+--------+------------+---------------------------------------------------------------+
; BUS_out[*]       ; CLOCK_50                                                      ; 20.351 ; 20.351 ; Rise       ; CLOCK_50                                                      ;
;  BUS_out[0]      ; CLOCK_50                                                      ; 17.880 ; 17.880 ; Rise       ; CLOCK_50                                                      ;
;  BUS_out[1]      ; CLOCK_50                                                      ; 18.002 ; 18.002 ; Rise       ; CLOCK_50                                                      ;
;  BUS_out[2]      ; CLOCK_50                                                      ; 18.308 ; 18.308 ; Rise       ; CLOCK_50                                                      ;
;  BUS_out[3]      ; CLOCK_50                                                      ; 18.479 ; 18.479 ; Rise       ; CLOCK_50                                                      ;
;  BUS_out[4]      ; CLOCK_50                                                      ; 18.921 ; 18.921 ; Rise       ; CLOCK_50                                                      ;
;  BUS_out[5]      ; CLOCK_50                                                      ; 19.182 ; 19.182 ; Rise       ; CLOCK_50                                                      ;
;  BUS_out[6]      ; CLOCK_50                                                      ; 20.351 ; 20.351 ; Rise       ; CLOCK_50                                                      ;
;  BUS_out[7]      ; CLOCK_50                                                      ; 19.572 ; 19.572 ; Rise       ; CLOCK_50                                                      ;
;  BUS_out[8]      ; CLOCK_50                                                      ; 19.014 ; 19.014 ; Rise       ; CLOCK_50                                                      ;
;  BUS_out[9]      ; CLOCK_50                                                      ; 18.777 ; 18.777 ; Rise       ; CLOCK_50                                                      ;
;  BUS_out[10]     ; CLOCK_50                                                      ; 19.874 ; 19.874 ; Rise       ; CLOCK_50                                                      ;
;  BUS_out[11]     ; CLOCK_50                                                      ; 18.817 ; 18.817 ; Rise       ; CLOCK_50                                                      ;
;  BUS_out[12]     ; CLOCK_50                                                      ; 19.907 ; 19.907 ; Rise       ; CLOCK_50                                                      ;
;  BUS_out[13]     ; CLOCK_50                                                      ; 20.181 ; 20.181 ; Rise       ; CLOCK_50                                                      ;
;  BUS_out[14]     ; CLOCK_50                                                      ; 20.201 ; 20.201 ; Rise       ; CLOCK_50                                                      ;
;  BUS_out[15]     ; CLOCK_50                                                      ; 18.729 ; 18.729 ; Rise       ; CLOCK_50                                                      ;
; CC_out[*]        ; CLOCK_50                                                      ; 6.177  ; 6.177  ; Rise       ; CLOCK_50                                                      ;
;  CC_out[0]       ; CLOCK_50                                                      ; 6.167  ; 6.167  ; Rise       ; CLOCK_50                                                      ;
;  CC_out[1]       ; CLOCK_50                                                      ; 6.177  ; 6.177  ; Rise       ; CLOCK_50                                                      ;
;  CC_out[2]       ; CLOCK_50                                                      ; 5.634  ; 5.634  ; Rise       ; CLOCK_50                                                      ;
; IR_out[*]        ; CLOCK_50                                                      ; 6.197  ; 6.197  ; Rise       ; CLOCK_50                                                      ;
;  IR_out[0]       ; CLOCK_50                                                      ; 6.156  ; 6.156  ; Rise       ; CLOCK_50                                                      ;
;  IR_out[1]       ; CLOCK_50                                                      ; 6.187  ; 6.187  ; Rise       ; CLOCK_50                                                      ;
;  IR_out[2]       ; CLOCK_50                                                      ; 5.609  ; 5.609  ; Rise       ; CLOCK_50                                                      ;
;  IR_out[3]       ; CLOCK_50                                                      ; 6.167  ; 6.167  ; Rise       ; CLOCK_50                                                      ;
;  IR_out[4]       ; CLOCK_50                                                      ; 6.196  ; 6.196  ; Rise       ; CLOCK_50                                                      ;
;  IR_out[5]       ; CLOCK_50                                                      ; 6.187  ; 6.187  ; Rise       ; CLOCK_50                                                      ;
;  IR_out[6]       ; CLOCK_50                                                      ; 6.197  ; 6.197  ; Rise       ; CLOCK_50                                                      ;
;  IR_out[7]       ; CLOCK_50                                                      ; 6.176  ; 6.176  ; Rise       ; CLOCK_50                                                      ;
;  IR_out[8]       ; CLOCK_50                                                      ; 6.162  ; 6.162  ; Rise       ; CLOCK_50                                                      ;
;  IR_out[9]       ; CLOCK_50                                                      ; 6.164  ; 6.164  ; Rise       ; CLOCK_50                                                      ;
;  IR_out[10]      ; CLOCK_50                                                      ; 6.158  ; 6.158  ; Rise       ; CLOCK_50                                                      ;
;  IR_out[11]      ; CLOCK_50                                                      ; 5.605  ; 5.605  ; Rise       ; CLOCK_50                                                      ;
;  IR_out[12]      ; CLOCK_50                                                      ; 6.162  ; 6.162  ; Rise       ; CLOCK_50                                                      ;
;  IR_out[13]      ; CLOCK_50                                                      ; 6.165  ; 6.165  ; Rise       ; CLOCK_50                                                      ;
;  IR_out[14]      ; CLOCK_50                                                      ; 5.622  ; 5.622  ; Rise       ; CLOCK_50                                                      ;
;  IR_out[15]      ; CLOCK_50                                                      ; 6.190  ; 6.190  ; Rise       ; CLOCK_50                                                      ;
; MAR_out[*]       ; CLOCK_50                                                      ; 6.196  ; 6.196  ; Rise       ; CLOCK_50                                                      ;
;  MAR_out[0]      ; CLOCK_50                                                      ; 6.183  ; 6.183  ; Rise       ; CLOCK_50                                                      ;
;  MAR_out[1]      ; CLOCK_50                                                      ; 6.195  ; 6.195  ; Rise       ; CLOCK_50                                                      ;
;  MAR_out[2]      ; CLOCK_50                                                      ; 6.178  ; 6.178  ; Rise       ; CLOCK_50                                                      ;
;  MAR_out[3]      ; CLOCK_50                                                      ; 6.157  ; 6.157  ; Rise       ; CLOCK_50                                                      ;
;  MAR_out[4]      ; CLOCK_50                                                      ; 5.595  ; 5.595  ; Rise       ; CLOCK_50                                                      ;
;  MAR_out[5]      ; CLOCK_50                                                      ; 6.196  ; 6.196  ; Rise       ; CLOCK_50                                                      ;
;  MAR_out[6]      ; CLOCK_50                                                      ; 5.612  ; 5.612  ; Rise       ; CLOCK_50                                                      ;
;  MAR_out[7]      ; CLOCK_50                                                      ; 5.625  ; 5.625  ; Rise       ; CLOCK_50                                                      ;
;  MAR_out[8]      ; CLOCK_50                                                      ; 6.182  ; 6.182  ; Rise       ; CLOCK_50                                                      ;
;  MAR_out[9]      ; CLOCK_50                                                      ; 6.177  ; 6.177  ; Rise       ; CLOCK_50                                                      ;
;  MAR_out[10]     ; CLOCK_50                                                      ; 6.164  ; 6.164  ; Rise       ; CLOCK_50                                                      ;
;  MAR_out[11]     ; CLOCK_50                                                      ; 5.632  ; 5.632  ; Rise       ; CLOCK_50                                                      ;
;  MAR_out[12]     ; CLOCK_50                                                      ; 6.177  ; 6.177  ; Rise       ; CLOCK_50                                                      ;
;  MAR_out[13]     ; CLOCK_50                                                      ; 6.165  ; 6.165  ; Rise       ; CLOCK_50                                                      ;
;  MAR_out[14]     ; CLOCK_50                                                      ; 5.622  ; 5.622  ; Rise       ; CLOCK_50                                                      ;
;  MAR_out[15]     ; CLOCK_50                                                      ; 6.160  ; 6.160  ; Rise       ; CLOCK_50                                                      ;
; MDR_out[*]       ; CLOCK_50                                                      ; 6.198  ; 6.198  ; Rise       ; CLOCK_50                                                      ;
;  MDR_out[0]      ; CLOCK_50                                                      ; 6.188  ; 6.188  ; Rise       ; CLOCK_50                                                      ;
;  MDR_out[1]      ; CLOCK_50                                                      ; 5.604  ; 5.604  ; Rise       ; CLOCK_50                                                      ;
;  MDR_out[2]      ; CLOCK_50                                                      ; 5.600  ; 5.600  ; Rise       ; CLOCK_50                                                      ;
;  MDR_out[3]      ; CLOCK_50                                                      ; 6.191  ; 6.191  ; Rise       ; CLOCK_50                                                      ;
;  MDR_out[4]      ; CLOCK_50                                                      ; 6.198  ; 6.198  ; Rise       ; CLOCK_50                                                      ;
;  MDR_out[5]      ; CLOCK_50                                                      ; 5.606  ; 5.606  ; Rise       ; CLOCK_50                                                      ;
;  MDR_out[6]      ; CLOCK_50                                                      ; 6.186  ; 6.186  ; Rise       ; CLOCK_50                                                      ;
;  MDR_out[7]      ; CLOCK_50                                                      ; 5.606  ; 5.606  ; Rise       ; CLOCK_50                                                      ;
;  MDR_out[8]      ; CLOCK_50                                                      ; 6.184  ; 6.184  ; Rise       ; CLOCK_50                                                      ;
;  MDR_out[9]      ; CLOCK_50                                                      ; 5.625  ; 5.625  ; Rise       ; CLOCK_50                                                      ;
;  MDR_out[10]     ; CLOCK_50                                                      ; 5.632  ; 5.632  ; Rise       ; CLOCK_50                                                      ;
;  MDR_out[11]     ; CLOCK_50                                                      ; 6.198  ; 6.198  ; Rise       ; CLOCK_50                                                      ;
;  MDR_out[12]     ; CLOCK_50                                                      ; 6.198  ; 6.198  ; Rise       ; CLOCK_50                                                      ;
;  MDR_out[13]     ; CLOCK_50                                                      ; 5.625  ; 5.625  ; Rise       ; CLOCK_50                                                      ;
;  MDR_out[14]     ; CLOCK_50                                                      ; 6.191  ; 6.191  ; Rise       ; CLOCK_50                                                      ;
;  MDR_out[15]     ; CLOCK_50                                                      ; 5.622  ; 5.622  ; Rise       ; CLOCK_50                                                      ;
; MEM_EN_out       ; CLOCK_50                                                      ; 14.041 ; 14.041 ; Rise       ; CLOCK_50                                                      ;
; MEM_W_out        ; CLOCK_50                                                      ; 11.409 ; 11.409 ; Rise       ; CLOCK_50                                                      ;
; PC_out[*]        ; CLOCK_50                                                      ; 6.198  ; 6.198  ; Rise       ; CLOCK_50                                                      ;
;  PC_out[0]       ; CLOCK_50                                                      ; 6.166  ; 6.166  ; Rise       ; CLOCK_50                                                      ;
;  PC_out[1]       ; CLOCK_50                                                      ; 5.616  ; 5.616  ; Rise       ; CLOCK_50                                                      ;
;  PC_out[2]       ; CLOCK_50                                                      ; 6.185  ; 6.185  ; Rise       ; CLOCK_50                                                      ;
;  PC_out[3]       ; CLOCK_50                                                      ; 6.182  ; 6.182  ; Rise       ; CLOCK_50                                                      ;
;  PC_out[4]       ; CLOCK_50                                                      ; 5.610  ; 5.610  ; Rise       ; CLOCK_50                                                      ;
;  PC_out[5]       ; CLOCK_50                                                      ; 6.198  ; 6.198  ; Rise       ; CLOCK_50                                                      ;
;  PC_out[6]       ; CLOCK_50                                                      ; 5.634  ; 5.634  ; Rise       ; CLOCK_50                                                      ;
;  PC_out[7]       ; CLOCK_50                                                      ; 5.634  ; 5.634  ; Rise       ; CLOCK_50                                                      ;
;  PC_out[8]       ; CLOCK_50                                                      ; 5.609  ; 5.609  ; Rise       ; CLOCK_50                                                      ;
;  PC_out[9]       ; CLOCK_50                                                      ; 5.609  ; 5.609  ; Rise       ; CLOCK_50                                                      ;
;  PC_out[10]      ; CLOCK_50                                                      ; 5.609  ; 5.609  ; Rise       ; CLOCK_50                                                      ;
;  PC_out[11]      ; CLOCK_50                                                      ; 5.582  ; 5.582  ; Rise       ; CLOCK_50                                                      ;
;  PC_out[12]      ; CLOCK_50                                                      ; 6.168  ; 6.168  ; Rise       ; CLOCK_50                                                      ;
;  PC_out[13]      ; CLOCK_50                                                      ; 5.605  ; 5.605  ; Rise       ; CLOCK_50                                                      ;
;  PC_out[14]      ; CLOCK_50                                                      ; 5.596  ; 5.596  ; Rise       ; CLOCK_50                                                      ;
;  PC_out[15]      ; CLOCK_50                                                      ; 5.595  ; 5.595  ; Rise       ; CLOCK_50                                                      ;
; SIGNALS_out[*]   ; CLOCK_50                                                      ; 14.061 ; 14.061 ; Rise       ; CLOCK_50                                                      ;
;  SIGNALS_out[0]  ; CLOCK_50                                                      ; 14.061 ; 14.061 ; Rise       ; CLOCK_50                                                      ;
;  SIGNALS_out[1]  ; CLOCK_50                                                      ; 11.449 ; 11.449 ; Rise       ; CLOCK_50                                                      ;
;  SIGNALS_out[2]  ; CLOCK_50                                                      ; 11.749 ; 11.749 ; Rise       ; CLOCK_50                                                      ;
;  SIGNALS_out[3]  ; CLOCK_50                                                      ; 12.854 ; 12.854 ; Rise       ; CLOCK_50                                                      ;
;  SIGNALS_out[4]  ; CLOCK_50                                                      ; 12.290 ; 12.290 ; Rise       ; CLOCK_50                                                      ;
;  SIGNALS_out[5]  ; CLOCK_50                                                      ; 12.741 ; 12.741 ; Rise       ; CLOCK_50                                                      ;
;  SIGNALS_out[6]  ; CLOCK_50                                                      ; 12.683 ; 12.683 ; Rise       ; CLOCK_50                                                      ;
;  SIGNALS_out[7]  ; CLOCK_50                                                      ; 12.755 ; 12.755 ; Rise       ; CLOCK_50                                                      ;
;  SIGNALS_out[8]  ; CLOCK_50                                                      ; 12.276 ; 12.276 ; Rise       ; CLOCK_50                                                      ;
;  SIGNALS_out[9]  ; CLOCK_50                                                      ; 12.392 ; 12.392 ; Rise       ; CLOCK_50                                                      ;
;  SIGNALS_out[10] ; CLOCK_50                                                      ; 12.376 ; 12.376 ; Rise       ; CLOCK_50                                                      ;
;  SIGNALS_out[11] ; CLOCK_50                                                      ; 12.293 ; 12.293 ; Rise       ; CLOCK_50                                                      ;
;  SIGNALS_out[12] ; CLOCK_50                                                      ; 12.864 ; 12.864 ; Rise       ; CLOCK_50                                                      ;
;  SIGNALS_out[13] ; CLOCK_50                                                      ; 12.098 ; 12.098 ; Rise       ; CLOCK_50                                                      ;
;  SIGNALS_out[14] ; CLOCK_50                                                      ; 11.309 ; 11.309 ; Rise       ; CLOCK_50                                                      ;
;  SIGNALS_out[15] ; CLOCK_50                                                      ; 11.834 ; 11.834 ; Rise       ; CLOCK_50                                                      ;
;  SIGNALS_out[16] ; CLOCK_50                                                      ; 12.479 ; 12.479 ; Rise       ; CLOCK_50                                                      ;
;  SIGNALS_out[17] ; CLOCK_50                                                      ; 11.533 ; 11.533 ; Rise       ; CLOCK_50                                                      ;
;  SIGNALS_out[18] ; CLOCK_50                                                      ; 11.088 ; 11.088 ; Rise       ; CLOCK_50                                                      ;
;  SIGNALS_out[19] ; CLOCK_50                                                      ; 11.329 ; 11.329 ; Rise       ; CLOCK_50                                                      ;
;  SIGNALS_out[20] ; CLOCK_50                                                      ; 12.036 ; 12.036 ; Rise       ; CLOCK_50                                                      ;
;  SIGNALS_out[21] ; CLOCK_50                                                      ; 11.579 ; 11.579 ; Rise       ; CLOCK_50                                                      ;
;  SIGNALS_out[22] ; CLOCK_50                                                      ; 11.960 ; 11.960 ; Rise       ; CLOCK_50                                                      ;
;  SIGNALS_out[23] ; CLOCK_50                                                      ; 11.793 ; 11.793 ; Rise       ; CLOCK_50                                                      ;
;  SIGNALS_out[24] ; CLOCK_50                                                      ; 13.382 ; 13.382 ; Rise       ; CLOCK_50                                                      ;
;  SIGNALS_out[25] ; CLOCK_50                                                      ; 12.522 ; 12.522 ; Rise       ; CLOCK_50                                                      ;
;  SIGNALS_out[26] ; CLOCK_50                                                      ; 12.576 ; 12.576 ; Rise       ; CLOCK_50                                                      ;
;  SIGNALS_out[27] ; CLOCK_50                                                      ; 12.005 ; 12.005 ; Rise       ; CLOCK_50                                                      ;
; STATE_out[*]     ; CLOCK_50                                                      ; 12.919 ; 12.919 ; Rise       ; CLOCK_50                                                      ;
;  STATE_out[0]    ; CLOCK_50                                                      ; 6.164  ; 6.164  ; Rise       ; CLOCK_50                                                      ;
;  STATE_out[1]    ; CLOCK_50                                                      ; 12.887 ; 12.887 ; Rise       ; CLOCK_50                                                      ;
;  STATE_out[2]    ; CLOCK_50                                                      ; 12.919 ; 12.919 ; Rise       ; CLOCK_50                                                      ;
;  STATE_out[3]    ; CLOCK_50                                                      ; 12.857 ; 12.857 ; Rise       ; CLOCK_50                                                      ;
;  STATE_out[4]    ; CLOCK_50                                                      ; 12.909 ; 12.909 ; Rise       ; CLOCK_50                                                      ;
;  STATE_out[5]    ; CLOCK_50                                                      ; 12.887 ; 12.887 ; Rise       ; CLOCK_50                                                      ;
; BUS_out[*]       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 14.031 ; 14.031 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[0]      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 12.284 ; 12.284 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[1]      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 12.506 ; 12.506 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[2]      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 12.627 ; 12.627 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[3]      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 13.037 ; 13.037 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[4]      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 12.611 ; 12.611 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[5]      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 12.663 ; 12.663 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[6]      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 13.038 ; 13.038 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[7]      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 13.491 ; 13.491 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[8]      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 13.597 ; 13.597 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[9]      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 13.273 ; 13.273 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[10]     ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 13.979 ; 13.979 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[11]     ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 12.368 ; 12.368 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[12]     ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 13.297 ; 13.297 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[13]     ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 14.031 ; 14.031 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[14]     ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 13.959 ; 13.959 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[15]     ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 13.312 ; 13.312 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; HEX0[*]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.798 ; 10.798 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX0[0]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.768 ; 10.768 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX0[1]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.798 ; 10.798 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX0[2]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.792 ; 10.792 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX0[3]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.792 ; 10.792 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX0[4]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.794 ; 10.794 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX0[5]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.794 ; 10.794 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX0[6]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.794 ; 10.794 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; HEX1[*]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.819 ; 10.819 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX1[0]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.804 ; 10.804 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX1[1]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.773 ; 10.773 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX1[2]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.773 ; 10.773 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX1[3]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.783 ; 10.783 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX1[4]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.793 ; 10.793 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX1[5]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.819 ; 10.819 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX1[6]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.819 ; 10.819 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; HEX2[*]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.823 ; 10.823 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX2[0]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.779 ; 10.779 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX2[1]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.783 ; 10.783 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX2[2]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.823 ; 10.823 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX2[3]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.823 ; 10.823 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX2[4]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.806 ; 10.806 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX2[5]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.796 ; 10.796 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX2[6]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.809 ; 10.809 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; HEX3[*]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.816 ; 10.816 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX3[0]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.793 ; 10.793 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX3[1]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.816 ; 10.816 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX3[2]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.816 ; 10.816 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX3[3]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.788 ; 10.788 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX3[4]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.772 ; 10.772 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX3[5]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.799 ; 10.799 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX3[6]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.809 ; 10.809 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; LEDG[*]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.833 ; 10.833 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDG[0]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.804 ; 10.804 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDG[1]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.804 ; 10.804 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDG[2]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.804 ; 10.804 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDG[3]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.813 ; 10.813 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDG[4]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.829 ; 10.829 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDG[5]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.833 ; 10.833 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDG[6]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.833 ; 10.833 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDG[7]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.833 ; 10.833 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; LEDR[*]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.829 ; 10.829 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDR[0]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.812 ; 10.812 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDR[1]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.793 ; 10.793 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDR[2]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.813 ; 10.813 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDR[3]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.829 ; 10.829 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDR[4]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.807 ; 10.807 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDR[5]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.819 ; 10.819 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDR[6]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.819 ; 10.819 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDR[7]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.807 ; 10.807 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDR[8]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.783 ; 10.783 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDR[9]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.779 ; 10.779 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; MEMORY_out[*]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 11.371 ; 11.371 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[0]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 11.368 ; 11.368 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[1]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 11.358 ; 11.358 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[2]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 11.352 ; 11.352 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[3]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 11.346 ; 11.346 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[4]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.795 ; 10.795 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[5]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 11.369 ; 11.369 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[6]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 11.350 ; 11.350 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[7]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 11.351 ; 11.351 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[8]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 11.351 ; 11.351 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[9]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 11.371 ; 11.371 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[10]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.784 ; 10.784 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[11]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 11.356 ; 11.356 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[12]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.765 ; 10.765 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[13]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 11.336 ; 11.336 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[14]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 11.349 ; 11.349 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[15]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.779 ; 10.779 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; MEM_EN_out       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.474 ; 10.362 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; MEM_W_out        ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 7.382  ; 7.382  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; SIGNALS_out[*]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.494 ; 10.382 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[0]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.494 ; 10.382 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[1]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 7.422  ; 7.422  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[2]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 7.679  ; 7.679  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[3]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.454  ; 9.454  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[5]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 8.952  ; 8.952  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[6]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.058  ; 9.058  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[7]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 7.925  ; 7.925  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[8]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.686  ; 9.686  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[9]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 8.783  ; 8.902  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[10] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;        ; 8.590  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[11] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 8.140  ; 8.140  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[12] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.464  ; 9.464  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[13] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 8.070  ; 8.070  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[14] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 7.223  ; 7.223  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[15] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 7.781  ; 7.781  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[16] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 8.365  ;        ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[17] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;        ; 7.747  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[18] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 7.651  ;        ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[20] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;        ; 8.250  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[21] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 8.012  ;        ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[22] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;        ; 8.035  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[23] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 7.349  ; 7.349  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[24] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 8.633  ; 9.596  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[25] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.036  ; 9.036  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[26] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.009  ; 8.288  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[27] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;        ; 8.219  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; BUS_out[*]       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 14.031 ; 14.031 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[0]      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 12.284 ; 12.284 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[1]      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 12.506 ; 12.506 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[2]      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 12.627 ; 12.627 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[3]      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 13.037 ; 13.037 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[4]      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 12.611 ; 12.611 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[5]      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 12.663 ; 12.663 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[6]      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 13.038 ; 13.038 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[7]      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 13.491 ; 13.491 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[8]      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 13.597 ; 13.597 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[9]      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 13.273 ; 13.273 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[10]     ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 13.979 ; 13.979 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[11]     ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 12.368 ; 12.368 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[12]     ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 13.297 ; 13.297 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[13]     ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 14.031 ; 14.031 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[14]     ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 13.959 ; 13.959 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[15]     ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 13.312 ; 13.312 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; HEX0[*]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.686 ; 10.686 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX0[0]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.656 ; 10.656 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX0[1]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.686 ; 10.686 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX0[2]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.680 ; 10.680 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX0[3]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.680 ; 10.680 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX0[4]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.682 ; 10.682 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX0[5]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.682 ; 10.682 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX0[6]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.682 ; 10.682 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; HEX1[*]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.707 ; 10.707 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX1[0]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.692 ; 10.692 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX1[1]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.661 ; 10.661 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX1[2]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.661 ; 10.661 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX1[3]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.671 ; 10.671 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX1[4]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.681 ; 10.681 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX1[5]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.707 ; 10.707 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX1[6]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.707 ; 10.707 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; HEX2[*]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.711 ; 10.711 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX2[0]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.667 ; 10.667 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX2[1]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.671 ; 10.671 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX2[2]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.711 ; 10.711 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX2[3]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.711 ; 10.711 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX2[4]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.694 ; 10.694 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX2[5]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.684 ; 10.684 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX2[6]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.697 ; 10.697 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; HEX3[*]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.704 ; 10.704 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX3[0]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.681 ; 10.681 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX3[1]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.704 ; 10.704 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX3[2]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.704 ; 10.704 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX3[3]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.676 ; 10.676 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX3[4]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.660 ; 10.660 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX3[5]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.687 ; 10.687 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX3[6]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.697 ; 10.697 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; LEDG[*]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.721 ; 10.721 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDG[0]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.692 ; 10.692 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDG[1]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.692 ; 10.692 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDG[2]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.692 ; 10.692 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDG[3]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.701 ; 10.701 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDG[4]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.717 ; 10.717 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDG[5]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.721 ; 10.721 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDG[6]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.721 ; 10.721 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDG[7]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.721 ; 10.721 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; LEDR[*]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.717 ; 10.717 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDR[0]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.700 ; 10.700 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDR[1]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.681 ; 10.681 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDR[2]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.701 ; 10.701 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDR[3]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.717 ; 10.717 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDR[4]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.695 ; 10.695 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDR[5]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.707 ; 10.707 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDR[6]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.707 ; 10.707 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDR[7]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.695 ; 10.695 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDR[8]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.671 ; 10.671 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDR[9]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.667 ; 10.667 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; MEMORY_out[*]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 11.259 ; 11.259 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[0]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 11.256 ; 11.256 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[1]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 11.246 ; 11.246 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[2]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 11.240 ; 11.240 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[3]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 11.234 ; 11.234 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[4]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.683 ; 10.683 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[5]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 11.257 ; 11.257 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[6]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 11.238 ; 11.238 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[7]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 11.239 ; 11.239 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[8]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 11.239 ; 11.239 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[9]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 11.259 ; 11.259 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[10]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.672 ; 10.672 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[11]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 11.244 ; 11.244 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[12]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.653 ; 10.653 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[13]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 11.224 ; 11.224 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[14]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 11.237 ; 11.237 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[15]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.667 ; 10.667 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; MEM_EN_out       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.362 ; 10.474 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; MEM_W_out        ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 7.382  ; 7.382  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; SIGNALS_out[*]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.382 ; 10.494 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[0]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.382 ; 10.494 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[1]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 7.422  ; 7.422  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[2]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 7.679  ; 7.679  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[3]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.454  ; 9.454  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[5]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 8.952  ; 8.952  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[6]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.058  ; 9.058  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[7]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 7.925  ; 7.925  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[8]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.686  ; 9.686  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[9]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 8.902  ; 8.783  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[10] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 8.590  ;        ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[11] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 8.140  ; 8.140  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[12] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.464  ; 9.464  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[13] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 8.070  ; 8.070  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[14] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 7.223  ; 7.223  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[15] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 7.781  ; 7.781  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[16] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;        ; 8.365  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[17] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 7.747  ;        ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[18] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;        ; 7.651  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[20] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 8.250  ;        ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[21] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;        ; 8.012  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[22] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 8.035  ;        ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[23] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 7.349  ; 7.349  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[24] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.596  ; 8.633  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[25] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.036  ; 9.036  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[26] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 8.288  ; 9.009  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[27] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 8.219  ;        ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
+------------------+---------------------------------------------------------------+--------+--------+------------+---------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                                                                 ;
+------------------+---------------------------------------------------------------+-------+-------+------------+---------------------------------------------------------------+
; Data Port        ; Clock Port                                                    ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                               ;
+------------------+---------------------------------------------------------------+-------+-------+------------+---------------------------------------------------------------+
; BUS_out[*]       ; CLOCK_50                                                      ; 4.989 ; 4.989 ; Rise       ; CLOCK_50                                                      ;
;  BUS_out[0]      ; CLOCK_50                                                      ; 5.712 ; 5.712 ; Rise       ; CLOCK_50                                                      ;
;  BUS_out[1]      ; CLOCK_50                                                      ; 5.897 ; 5.897 ; Rise       ; CLOCK_50                                                      ;
;  BUS_out[2]      ; CLOCK_50                                                      ; 5.190 ; 5.190 ; Rise       ; CLOCK_50                                                      ;
;  BUS_out[3]      ; CLOCK_50                                                      ; 5.645 ; 5.645 ; Rise       ; CLOCK_50                                                      ;
;  BUS_out[4]      ; CLOCK_50                                                      ; 5.369 ; 5.369 ; Rise       ; CLOCK_50                                                      ;
;  BUS_out[5]      ; CLOCK_50                                                      ; 5.614 ; 5.614 ; Rise       ; CLOCK_50                                                      ;
;  BUS_out[6]      ; CLOCK_50                                                      ; 5.536 ; 5.536 ; Rise       ; CLOCK_50                                                      ;
;  BUS_out[7]      ; CLOCK_50                                                      ; 5.572 ; 5.572 ; Rise       ; CLOCK_50                                                      ;
;  BUS_out[8]      ; CLOCK_50                                                      ; 5.211 ; 5.211 ; Rise       ; CLOCK_50                                                      ;
;  BUS_out[9]      ; CLOCK_50                                                      ; 5.458 ; 5.458 ; Rise       ; CLOCK_50                                                      ;
;  BUS_out[10]     ; CLOCK_50                                                      ; 5.306 ; 5.306 ; Rise       ; CLOCK_50                                                      ;
;  BUS_out[11]     ; CLOCK_50                                                      ; 5.007 ; 5.007 ; Rise       ; CLOCK_50                                                      ;
;  BUS_out[12]     ; CLOCK_50                                                      ; 5.374 ; 5.374 ; Rise       ; CLOCK_50                                                      ;
;  BUS_out[13]     ; CLOCK_50                                                      ; 5.720 ; 5.720 ; Rise       ; CLOCK_50                                                      ;
;  BUS_out[14]     ; CLOCK_50                                                      ; 5.758 ; 5.758 ; Rise       ; CLOCK_50                                                      ;
;  BUS_out[15]     ; CLOCK_50                                                      ; 4.989 ; 4.989 ; Rise       ; CLOCK_50                                                      ;
; CC_out[*]        ; CLOCK_50                                                      ; 3.248 ; 3.248 ; Rise       ; CLOCK_50                                                      ;
;  CC_out[0]       ; CLOCK_50                                                      ; 3.491 ; 3.491 ; Rise       ; CLOCK_50                                                      ;
;  CC_out[1]       ; CLOCK_50                                                      ; 3.501 ; 3.501 ; Rise       ; CLOCK_50                                                      ;
;  CC_out[2]       ; CLOCK_50                                                      ; 3.248 ; 3.248 ; Rise       ; CLOCK_50                                                      ;
; IR_out[*]        ; CLOCK_50                                                      ; 3.220 ; 3.220 ; Rise       ; CLOCK_50                                                      ;
;  IR_out[0]       ; CLOCK_50                                                      ; 3.480 ; 3.480 ; Rise       ; CLOCK_50                                                      ;
;  IR_out[1]       ; CLOCK_50                                                      ; 3.512 ; 3.512 ; Rise       ; CLOCK_50                                                      ;
;  IR_out[2]       ; CLOCK_50                                                      ; 3.224 ; 3.224 ; Rise       ; CLOCK_50                                                      ;
;  IR_out[3]       ; CLOCK_50                                                      ; 3.491 ; 3.491 ; Rise       ; CLOCK_50                                                      ;
;  IR_out[4]       ; CLOCK_50                                                      ; 3.520 ; 3.520 ; Rise       ; CLOCK_50                                                      ;
;  IR_out[5]       ; CLOCK_50                                                      ; 3.512 ; 3.512 ; Rise       ; CLOCK_50                                                      ;
;  IR_out[6]       ; CLOCK_50                                                      ; 3.521 ; 3.521 ; Rise       ; CLOCK_50                                                      ;
;  IR_out[7]       ; CLOCK_50                                                      ; 3.500 ; 3.500 ; Rise       ; CLOCK_50                                                      ;
;  IR_out[8]       ; CLOCK_50                                                      ; 3.489 ; 3.489 ; Rise       ; CLOCK_50                                                      ;
;  IR_out[9]       ; CLOCK_50                                                      ; 3.489 ; 3.489 ; Rise       ; CLOCK_50                                                      ;
;  IR_out[10]      ; CLOCK_50                                                      ; 3.485 ; 3.485 ; Rise       ; CLOCK_50                                                      ;
;  IR_out[11]      ; CLOCK_50                                                      ; 3.220 ; 3.220 ; Rise       ; CLOCK_50                                                      ;
;  IR_out[12]      ; CLOCK_50                                                      ; 3.489 ; 3.489 ; Rise       ; CLOCK_50                                                      ;
;  IR_out[13]      ; CLOCK_50                                                      ; 3.492 ; 3.492 ; Rise       ; CLOCK_50                                                      ;
;  IR_out[14]      ; CLOCK_50                                                      ; 3.236 ; 3.236 ; Rise       ; CLOCK_50                                                      ;
;  IR_out[15]      ; CLOCK_50                                                      ; 3.517 ; 3.517 ; Rise       ; CLOCK_50                                                      ;
; MAR_out[*]       ; CLOCK_50                                                      ; 3.208 ; 3.208 ; Rise       ; CLOCK_50                                                      ;
;  MAR_out[0]      ; CLOCK_50                                                      ; 3.510 ; 3.510 ; Rise       ; CLOCK_50                                                      ;
;  MAR_out[1]      ; CLOCK_50                                                      ; 3.520 ; 3.520 ; Rise       ; CLOCK_50                                                      ;
;  MAR_out[2]      ; CLOCK_50                                                      ; 3.503 ; 3.503 ; Rise       ; CLOCK_50                                                      ;
;  MAR_out[3]      ; CLOCK_50                                                      ; 3.481 ; 3.481 ; Rise       ; CLOCK_50                                                      ;
;  MAR_out[4]      ; CLOCK_50                                                      ; 3.208 ; 3.208 ; Rise       ; CLOCK_50                                                      ;
;  MAR_out[5]      ; CLOCK_50                                                      ; 3.522 ; 3.522 ; Rise       ; CLOCK_50                                                      ;
;  MAR_out[6]      ; CLOCK_50                                                      ; 3.229 ; 3.229 ; Rise       ; CLOCK_50                                                      ;
;  MAR_out[7]      ; CLOCK_50                                                      ; 3.238 ; 3.238 ; Rise       ; CLOCK_50                                                      ;
;  MAR_out[8]      ; CLOCK_50                                                      ; 3.509 ; 3.509 ; Rise       ; CLOCK_50                                                      ;
;  MAR_out[9]      ; CLOCK_50                                                      ; 3.502 ; 3.502 ; Rise       ; CLOCK_50                                                      ;
;  MAR_out[10]     ; CLOCK_50                                                      ; 3.489 ; 3.489 ; Rise       ; CLOCK_50                                                      ;
;  MAR_out[11]     ; CLOCK_50                                                      ; 3.246 ; 3.246 ; Rise       ; CLOCK_50                                                      ;
;  MAR_out[12]     ; CLOCK_50                                                      ; 3.502 ; 3.502 ; Rise       ; CLOCK_50                                                      ;
;  MAR_out[13]     ; CLOCK_50                                                      ; 3.492 ; 3.492 ; Rise       ; CLOCK_50                                                      ;
;  MAR_out[14]     ; CLOCK_50                                                      ; 3.236 ; 3.236 ; Rise       ; CLOCK_50                                                      ;
;  MAR_out[15]     ; CLOCK_50                                                      ; 3.487 ; 3.487 ; Rise       ; CLOCK_50                                                      ;
; MDR_out[*]       ; CLOCK_50                                                      ; 3.214 ; 3.214 ; Rise       ; CLOCK_50                                                      ;
;  MDR_out[0]      ; CLOCK_50                                                      ; 3.513 ; 3.513 ; Rise       ; CLOCK_50                                                      ;
;  MDR_out[1]      ; CLOCK_50                                                      ; 3.218 ; 3.218 ; Rise       ; CLOCK_50                                                      ;
;  MDR_out[2]      ; CLOCK_50                                                      ; 3.214 ; 3.214 ; Rise       ; CLOCK_50                                                      ;
;  MDR_out[3]      ; CLOCK_50                                                      ; 3.518 ; 3.518 ; Rise       ; CLOCK_50                                                      ;
;  MDR_out[4]      ; CLOCK_50                                                      ; 3.522 ; 3.522 ; Rise       ; CLOCK_50                                                      ;
;  MDR_out[5]      ; CLOCK_50                                                      ; 3.220 ; 3.220 ; Rise       ; CLOCK_50                                                      ;
;  MDR_out[6]      ; CLOCK_50                                                      ; 3.510 ; 3.510 ; Rise       ; CLOCK_50                                                      ;
;  MDR_out[7]      ; CLOCK_50                                                      ; 3.220 ; 3.220 ; Rise       ; CLOCK_50                                                      ;
;  MDR_out[8]      ; CLOCK_50                                                      ; 3.509 ; 3.509 ; Rise       ; CLOCK_50                                                      ;
;  MDR_out[9]      ; CLOCK_50                                                      ; 3.238 ; 3.238 ; Rise       ; CLOCK_50                                                      ;
;  MDR_out[10]     ; CLOCK_50                                                      ; 3.246 ; 3.246 ; Rise       ; CLOCK_50                                                      ;
;  MDR_out[11]     ; CLOCK_50                                                      ; 3.522 ; 3.522 ; Rise       ; CLOCK_50                                                      ;
;  MDR_out[12]     ; CLOCK_50                                                      ; 3.522 ; 3.522 ; Rise       ; CLOCK_50                                                      ;
;  MDR_out[13]     ; CLOCK_50                                                      ; 3.240 ; 3.240 ; Rise       ; CLOCK_50                                                      ;
;  MDR_out[14]     ; CLOCK_50                                                      ; 3.518 ; 3.518 ; Rise       ; CLOCK_50                                                      ;
;  MDR_out[15]     ; CLOCK_50                                                      ; 3.236 ; 3.236 ; Rise       ; CLOCK_50                                                      ;
; MEM_EN_out       ; CLOCK_50                                                      ; 5.071 ; 5.071 ; Rise       ; CLOCK_50                                                      ;
; MEM_W_out        ; CLOCK_50                                                      ; 5.063 ; 5.063 ; Rise       ; CLOCK_50                                                      ;
; PC_out[*]        ; CLOCK_50                                                      ; 3.199 ; 3.199 ; Rise       ; CLOCK_50                                                      ;
;  PC_out[0]       ; CLOCK_50                                                      ; 3.492 ; 3.492 ; Rise       ; CLOCK_50                                                      ;
;  PC_out[1]       ; CLOCK_50                                                      ; 3.230 ; 3.230 ; Rise       ; CLOCK_50                                                      ;
;  PC_out[2]       ; CLOCK_50                                                      ; 3.511 ; 3.511 ; Rise       ; CLOCK_50                                                      ;
;  PC_out[3]       ; CLOCK_50                                                      ; 3.509 ; 3.509 ; Rise       ; CLOCK_50                                                      ;
;  PC_out[4]       ; CLOCK_50                                                      ; 3.225 ; 3.225 ; Rise       ; CLOCK_50                                                      ;
;  PC_out[5]       ; CLOCK_50                                                      ; 3.522 ; 3.522 ; Rise       ; CLOCK_50                                                      ;
;  PC_out[6]       ; CLOCK_50                                                      ; 3.248 ; 3.248 ; Rise       ; CLOCK_50                                                      ;
;  PC_out[7]       ; CLOCK_50                                                      ; 3.248 ; 3.248 ; Rise       ; CLOCK_50                                                      ;
;  PC_out[8]       ; CLOCK_50                                                      ; 3.223 ; 3.223 ; Rise       ; CLOCK_50                                                      ;
;  PC_out[9]       ; CLOCK_50                                                      ; 3.223 ; 3.223 ; Rise       ; CLOCK_50                                                      ;
;  PC_out[10]      ; CLOCK_50                                                      ; 3.223 ; 3.223 ; Rise       ; CLOCK_50                                                      ;
;  PC_out[11]      ; CLOCK_50                                                      ; 3.199 ; 3.199 ; Rise       ; CLOCK_50                                                      ;
;  PC_out[12]      ; CLOCK_50                                                      ; 3.495 ; 3.495 ; Rise       ; CLOCK_50                                                      ;
;  PC_out[13]      ; CLOCK_50                                                      ; 3.220 ; 3.220 ; Rise       ; CLOCK_50                                                      ;
;  PC_out[14]      ; CLOCK_50                                                      ; 3.210 ; 3.210 ; Rise       ; CLOCK_50                                                      ;
;  PC_out[15]      ; CLOCK_50                                                      ; 3.208 ; 3.208 ; Rise       ; CLOCK_50                                                      ;
; SIGNALS_out[*]   ; CLOCK_50                                                      ; 4.607 ; 4.607 ; Rise       ; CLOCK_50                                                      ;
;  SIGNALS_out[0]  ; CLOCK_50                                                      ; 5.091 ; 5.091 ; Rise       ; CLOCK_50                                                      ;
;  SIGNALS_out[1]  ; CLOCK_50                                                      ; 5.103 ; 5.103 ; Rise       ; CLOCK_50                                                      ;
;  SIGNALS_out[2]  ; CLOCK_50                                                      ; 5.110 ; 5.110 ; Rise       ; CLOCK_50                                                      ;
;  SIGNALS_out[3]  ; CLOCK_50                                                      ; 5.381 ; 5.381 ; Rise       ; CLOCK_50                                                      ;
;  SIGNALS_out[4]  ; CLOCK_50                                                      ; 5.348 ; 5.348 ; Rise       ; CLOCK_50                                                      ;
;  SIGNALS_out[5]  ; CLOCK_50                                                      ; 5.073 ; 5.073 ; Rise       ; CLOCK_50                                                      ;
;  SIGNALS_out[6]  ; CLOCK_50                                                      ; 4.926 ; 4.926 ; Rise       ; CLOCK_50                                                      ;
;  SIGNALS_out[7]  ; CLOCK_50                                                      ; 5.087 ; 5.087 ; Rise       ; CLOCK_50                                                      ;
;  SIGNALS_out[8]  ; CLOCK_50                                                      ; 5.270 ; 5.270 ; Rise       ; CLOCK_50                                                      ;
;  SIGNALS_out[9]  ; CLOCK_50                                                      ; 5.027 ; 5.027 ; Rise       ; CLOCK_50                                                      ;
;  SIGNALS_out[10] ; CLOCK_50                                                      ; 4.915 ; 4.915 ; Rise       ; CLOCK_50                                                      ;
;  SIGNALS_out[11] ; CLOCK_50                                                      ; 5.094 ; 5.094 ; Rise       ; CLOCK_50                                                      ;
;  SIGNALS_out[12] ; CLOCK_50                                                      ; 5.391 ; 5.391 ; Rise       ; CLOCK_50                                                      ;
;  SIGNALS_out[13] ; CLOCK_50                                                      ; 5.025 ; 5.025 ; Rise       ; CLOCK_50                                                      ;
;  SIGNALS_out[14] ; CLOCK_50                                                      ; 4.804 ; 4.804 ; Rise       ; CLOCK_50                                                      ;
;  SIGNALS_out[15] ; CLOCK_50                                                      ; 4.873 ; 4.873 ; Rise       ; CLOCK_50                                                      ;
;  SIGNALS_out[16] ; CLOCK_50                                                      ; 5.056 ; 5.056 ; Rise       ; CLOCK_50                                                      ;
;  SIGNALS_out[17] ; CLOCK_50                                                      ; 4.897 ; 4.897 ; Rise       ; CLOCK_50                                                      ;
;  SIGNALS_out[18] ; CLOCK_50                                                      ; 4.653 ; 4.653 ; Rise       ; CLOCK_50                                                      ;
;  SIGNALS_out[19] ; CLOCK_50                                                      ; 4.751 ; 4.751 ; Rise       ; CLOCK_50                                                      ;
;  SIGNALS_out[20] ; CLOCK_50                                                      ; 5.045 ; 5.045 ; Rise       ; CLOCK_50                                                      ;
;  SIGNALS_out[21] ; CLOCK_50                                                      ; 4.607 ; 4.607 ; Rise       ; CLOCK_50                                                      ;
;  SIGNALS_out[22] ; CLOCK_50                                                      ; 5.079 ; 5.079 ; Rise       ; CLOCK_50                                                      ;
;  SIGNALS_out[23] ; CLOCK_50                                                      ; 4.801 ; 4.801 ; Rise       ; CLOCK_50                                                      ;
;  SIGNALS_out[24] ; CLOCK_50                                                      ; 4.805 ; 4.805 ; Rise       ; CLOCK_50                                                      ;
;  SIGNALS_out[25] ; CLOCK_50                                                      ; 5.204 ; 5.204 ; Rise       ; CLOCK_50                                                      ;
;  SIGNALS_out[26] ; CLOCK_50                                                      ; 4.920 ; 4.920 ; Rise       ; CLOCK_50                                                      ;
;  SIGNALS_out[27] ; CLOCK_50                                                      ; 5.029 ; 5.029 ; Rise       ; CLOCK_50                                                      ;
; STATE_out[*]     ; CLOCK_50                                                      ; 3.491 ; 3.491 ; Rise       ; CLOCK_50                                                      ;
;  STATE_out[0]    ; CLOCK_50                                                      ; 3.491 ; 3.491 ; Rise       ; CLOCK_50                                                      ;
;  STATE_out[1]    ; CLOCK_50                                                      ; 5.771 ; 5.771 ; Rise       ; CLOCK_50                                                      ;
;  STATE_out[2]    ; CLOCK_50                                                      ; 5.784 ; 5.784 ; Rise       ; CLOCK_50                                                      ;
;  STATE_out[3]    ; CLOCK_50                                                      ; 5.741 ; 5.741 ; Rise       ; CLOCK_50                                                      ;
;  STATE_out[4]    ; CLOCK_50                                                      ; 5.774 ; 5.774 ; Rise       ; CLOCK_50                                                      ;
;  STATE_out[5]    ; CLOCK_50                                                      ; 5.771 ; 5.771 ; Rise       ; CLOCK_50                                                      ;
; BUS_out[*]       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.965 ; 3.965 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[0]      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.313 ; 4.313 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[1]      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.549 ; 4.549 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[2]      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.513 ; 4.513 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[3]      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.225 ; 4.225 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[4]      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.634 ; 4.634 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[5]      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.438 ; 4.438 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[6]      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.264 ; 4.264 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[7]      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.311 ; 4.311 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[8]      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.137 ; 4.137 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[9]      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.965 ; 3.965 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[10]     ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.252 ; 4.252 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[11]     ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.029 ; 4.029 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[12]     ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.155 ; 4.155 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[13]     ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.376 ; 4.376 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[14]     ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.462 ; 4.462 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[15]     ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.114 ; 4.114 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; HEX0[*]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.815 ; 4.815 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX0[0]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.815 ; 4.815 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX0[1]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.845 ; 4.845 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX0[2]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.840 ; 4.840 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX0[3]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.840 ; 4.840 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX0[4]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.844 ; 4.844 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX0[5]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.844 ; 4.844 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX0[6]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.844 ; 4.844 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; HEX1[*]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.820 ; 4.820 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX1[0]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.854 ; 4.854 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX1[1]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.820 ; 4.820 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX1[2]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.820 ; 4.820 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX1[3]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.830 ; 4.830 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX1[4]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.840 ; 4.840 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX1[5]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.865 ; 4.865 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX1[6]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.865 ; 4.865 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; HEX2[*]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.825 ; 4.825 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX2[0]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.825 ; 4.825 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX2[1]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.830 ; 4.830 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX2[2]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.870 ; 4.870 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX2[3]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.870 ; 4.870 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX2[4]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.853 ; 4.853 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX2[5]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.843 ; 4.843 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX2[6]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.855 ; 4.855 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; HEX3[*]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.820 ; 4.820 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX3[0]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.840 ; 4.840 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX3[1]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.863 ; 4.863 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX3[2]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.863 ; 4.863 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX3[3]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.835 ; 4.835 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX3[4]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.820 ; 4.820 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX3[5]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.845 ; 4.845 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX3[6]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.855 ; 4.855 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; LEDG[*]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.855 ; 4.855 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDG[0]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.855 ; 4.855 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDG[1]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.855 ; 4.855 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDG[2]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.855 ; 4.855 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDG[3]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.861 ; 4.861 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDG[4]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.876 ; 4.876 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDG[5]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.880 ; 4.880 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDG[6]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.881 ; 4.881 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDG[7]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.881 ; 4.881 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; LEDR[*]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.826 ; 4.826 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDR[0]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.859 ; 4.859 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDR[1]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.841 ; 4.841 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDR[2]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.860 ; 4.860 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDR[3]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.875 ; 4.875 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDR[4]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.853 ; 4.853 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDR[5]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.865 ; 4.865 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDR[6]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.865 ; 4.865 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDR[7]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.853 ; 4.853 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDR[8]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.831 ; 4.831 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDR[9]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.826 ; 4.826 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; MEMORY_out[*]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.815 ; 4.815 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[0]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 5.126 ; 5.126 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[1]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 5.116 ; 5.116 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[2]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 5.110 ; 5.110 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[3]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 5.106 ; 5.106 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[4]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.845 ; 4.845 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[5]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 5.128 ; 5.128 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[6]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 5.107 ; 5.107 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[7]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 5.109 ; 5.109 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[8]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 5.109 ; 5.109 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[9]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 5.129 ; 5.129 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[10]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.831 ; 4.831 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[11]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 5.116 ; 5.116 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[12]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.815 ; 4.815 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[13]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 5.096 ; 5.096 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[14]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 5.108 ; 5.108 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[15]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.826 ; 4.826 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; MEM_EN_out       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.353 ; 4.419 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; MEM_W_out        ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.379 ; 3.379 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; SIGNALS_out[*]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.275 ; 3.275 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[0]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.373 ; 4.439 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[1]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.419 ; 3.419 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[2]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.520 ; 3.520 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[3]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.010 ; 4.010 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[5]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.971 ; 3.971 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[6]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.881 ; 3.881 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[7]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.523 ; 3.523 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[8]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.287 ; 4.287 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[9]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.907 ; 3.741 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[10] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;       ; 3.797 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[11] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.663 ; 3.663 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[12] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.020 ; 4.020 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[13] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.580 ; 3.418 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[14] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.275 ; 3.275 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[15] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.514 ; 3.514 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[16] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.709 ;       ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[17] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;       ; 3.545 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[18] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.465 ;       ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[20] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;       ; 3.616 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[21] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.593 ;       ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[22] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;       ; 3.623 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[23] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.347 ; 3.347 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[24] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.827 ; 3.827 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[25] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.016 ; 4.016 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[26] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.629 ; 3.629 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[27] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;       ; 3.599 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; BUS_out[*]       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.965 ; 3.965 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[0]      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.313 ; 4.313 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[1]      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.549 ; 4.549 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[2]      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.513 ; 4.513 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[3]      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.225 ; 4.225 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[4]      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.634 ; 4.634 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[5]      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.438 ; 4.438 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[6]      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.264 ; 4.264 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[7]      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.311 ; 4.311 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[8]      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.137 ; 4.137 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[9]      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.965 ; 3.965 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[10]     ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.252 ; 4.252 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[11]     ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.029 ; 4.029 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[12]     ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.155 ; 4.155 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[13]     ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.376 ; 4.376 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[14]     ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.462 ; 4.462 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[15]     ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.114 ; 4.114 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; HEX0[*]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.881 ; 4.881 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX0[0]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.881 ; 4.881 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX0[1]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.911 ; 4.911 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX0[2]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.906 ; 4.906 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX0[3]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.906 ; 4.906 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX0[4]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.910 ; 4.910 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX0[5]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.910 ; 4.910 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX0[6]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.910 ; 4.910 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; HEX1[*]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.886 ; 4.886 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX1[0]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.920 ; 4.920 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX1[1]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.886 ; 4.886 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX1[2]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.886 ; 4.886 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX1[3]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.896 ; 4.896 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX1[4]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.906 ; 4.906 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX1[5]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.931 ; 4.931 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX1[6]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.931 ; 4.931 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; HEX2[*]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.891 ; 4.891 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX2[0]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.891 ; 4.891 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX2[1]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.896 ; 4.896 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX2[2]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.936 ; 4.936 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX2[3]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.936 ; 4.936 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX2[4]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.919 ; 4.919 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX2[5]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.909 ; 4.909 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX2[6]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.921 ; 4.921 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; HEX3[*]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.886 ; 4.886 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX3[0]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.906 ; 4.906 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX3[1]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.929 ; 4.929 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX3[2]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.929 ; 4.929 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX3[3]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.901 ; 4.901 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX3[4]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.886 ; 4.886 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX3[5]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.911 ; 4.911 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX3[6]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.921 ; 4.921 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; LEDG[*]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.921 ; 4.921 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDG[0]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.921 ; 4.921 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDG[1]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.921 ; 4.921 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDG[2]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.921 ; 4.921 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDG[3]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.927 ; 4.927 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDG[4]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.942 ; 4.942 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDG[5]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.946 ; 4.946 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDG[6]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.947 ; 4.947 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDG[7]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.947 ; 4.947 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; LEDR[*]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.892 ; 4.892 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDR[0]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.925 ; 4.925 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDR[1]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.907 ; 4.907 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDR[2]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.926 ; 4.926 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDR[3]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.941 ; 4.941 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDR[4]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.919 ; 4.919 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDR[5]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.931 ; 4.931 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDR[6]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.931 ; 4.931 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDR[7]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.919 ; 4.919 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDR[8]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.897 ; 4.897 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDR[9]         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.892 ; 4.892 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; MEMORY_out[*]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.881 ; 4.881 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[0]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 5.192 ; 5.192 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[1]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 5.182 ; 5.182 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[2]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 5.176 ; 5.176 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[3]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 5.172 ; 5.172 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[4]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.911 ; 4.911 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[5]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 5.194 ; 5.194 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[6]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 5.173 ; 5.173 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[7]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 5.175 ; 5.175 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[8]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 5.175 ; 5.175 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[9]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 5.195 ; 5.195 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[10]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.897 ; 4.897 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[11]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 5.182 ; 5.182 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[12]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.881 ; 4.881 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[13]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 5.162 ; 5.162 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[14]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 5.174 ; 5.174 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[15]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.892 ; 4.892 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; MEM_EN_out       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.419 ; 4.353 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; MEM_W_out        ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.379 ; 3.379 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; SIGNALS_out[*]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.275 ; 3.275 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[0]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.439 ; 4.373 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[1]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.419 ; 3.419 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[2]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.520 ; 3.520 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[3]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.010 ; 4.010 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[5]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.971 ; 3.971 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[6]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.881 ; 3.881 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[7]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.523 ; 3.523 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[8]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.287 ; 4.287 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[9]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.741 ; 3.907 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[10] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.797 ;       ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[11] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.663 ; 3.663 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[12] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.020 ; 4.020 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[13] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.418 ; 3.580 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[14] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.275 ; 3.275 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[15] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.514 ; 3.514 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[16] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;       ; 3.709 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[17] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.545 ;       ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[18] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;       ; 3.465 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[20] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.616 ;       ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[21] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;       ; 3.593 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[22] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.623 ;       ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[23] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.347 ; 3.347 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[24] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.827 ; 3.827 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[25] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.016 ; 4.016 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[26] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.629 ; 3.629 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[27] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.599 ;       ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
+------------------+---------------------------------------------------------------+-------+-------+------------+---------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                                                           ;
+---------------------------------------------------------------+---------------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                                    ; To Clock                                                      ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------------------------------------+---------------------------------------------------------------+----------+----------+----------+----------+
; CLOCK_50                                                      ; CLOCK_50                                                      ; 621283   ; 0        ; 0        ; 0        ;
; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; CLOCK_50                                                      ; 30642    ; 30642    ; 0        ; 0        ;
; CLOCK_50                                                      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3560     ; 0        ; 3560     ; 0        ;
; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 240      ; 240      ; 240      ; 240      ;
+---------------------------------------------------------------+---------------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                                            ;
+---------------------------------------------------------------+---------------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                                    ; To Clock                                                      ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------------------------------------+---------------------------------------------------------------+----------+----------+----------+----------+
; CLOCK_50                                                      ; CLOCK_50                                                      ; 621283   ; 0        ; 0        ; 0        ;
; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; CLOCK_50                                                      ; 30642    ; 30642    ; 0        ; 0        ;
; CLOCK_50                                                      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3560     ; 0        ; 3560     ; 0        ;
; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 240      ; 240      ; 240      ; 240      ;
+---------------------------------------------------------------+---------------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 14    ; 14   ;
; Unconstrained Input Port Paths  ; 302   ; 302  ;
; Unconstrained Output Ports      ; 181   ; 181  ;
; Unconstrained Output Port Paths ; 1957  ; 1957 ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Fri Oct 09 00:50:04 2015
Info: Command: quartus_sta LC3_CPU -c LC3_CPU
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'LC3_CPU.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLOCK_50 CLOCK_50
    Info (332105): create_clock -period 1.000 -name Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -14.412
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -14.412     -3256.966 CLOCK_50 
    Info (332119):    -2.940      -208.774 Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 
Info (332146): Worst-case hold slack is -5.095
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.095      -393.393 Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 
    Info (332119):    -4.844       -18.070 CLOCK_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.538
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.538      -687.636 Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 
    Info (332119):    -2.064      -359.707 CLOCK_50 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -4.919
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.919     -1062.308 CLOCK_50 
    Info (332119):    -2.083      -111.168 Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 
Info (332146): Worst-case hold slack is -2.381
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.381      -187.176 Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 
    Info (332119):    -2.248       -13.845 CLOCK_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.037
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.037      -515.966 Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 
    Info (332119):    -1.880      -297.460 CLOCK_50 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 419 megabytes
    Info: Processing ended: Fri Oct 09 00:50:06 2015
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


