<?xml version="1.0" encoding="UTF-8"?>
<GenRun Id="synth_1" LaunchPart="xc7z010clg400-1" LaunchTime="1634032191">
  <File Type="PA-TCL" Name="Top.tcl"/>
  <File Type="REPORTS-TCL" Name="Top_reports.tcl"/>
  <File Type="RDS-RDS" Name="Top.vds"/>
  <File Type="RDS-UTIL" Name="Top_utilization_synth.rpt"/>
  <File Type="RDS-UTIL-PB" Name="Top_utilization_synth.pb"/>
  <File Type="RDS-DCP" Name="Top.dcp"/>
  <FileSet Name="sources" Type="DesignSrcs" RelSrcDir="$PSRCDIR/sources_1">
    <Filter Type="Srcs"/>
    <File Path="$PSRCDIR/sources_1/new/VGA_Ctrl.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../VGA_Verilog/VGA_Verilog.srcs/sources_1/new/VGA_Ctrl.v"/>
        <Attr Name="ImportTime" Val="1631682312"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/frame_control.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../VGA_Verilog/VGA_Verilog.srcs/sources_1/new/frame_control.v"/>
        <Attr Name="ImportTime" Val="1631624613"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/Top.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../VGA_Verilog/VGA_Verilog.srcs/sources_1/new/Top.v"/>
        <Attr Name="ImportTime" Val="1631626223"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/Wave_Coe/dds_1024x16b_wave.coe">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../Wave/Wave_Coe/dds_1024x16b_wave.coe"/>
        <Attr Name="ImportTime" Val="1633868290"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/Wave_Coe/dds_512x16b_wave.coe">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../Wave/Wave_Coe/dds_512x16b_wave.coe"/>
        <Attr Name="ImportTime" Val="1633939630"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/Wave_Coe/dds_512x16b_wave_tan.coe">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../Wave/Wave_Coe/dds_512x16b_wave_tan.coe"/>
        <Attr Name="ImportTime" Val="1633944671"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/Wave_Coe/sine_wave.coe">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../Wave/Wave_Coe/sine_wave.coe"/>
        <Attr Name="ImportTime" Val="1633946005"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="DesignMode" Val="RTL"/>
      <Option Name="TopModule" Val="Top"/>
      <Option Name="TopAutoSet" Val="TRUE"/>
    </Config>
  </FileSet>
  <FileSet Name="constrs_in" Type="Constrs" RelSrcDir="$PSRCDIR/constrs_1">
    <Filter Type="Constrs"/>
    <File Path="$PSRCDIR/constrs_1/new/vgademo.xdc">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../VGA_Verilog/VGA_Verilog.srcs/constrs_1/new/vgademo.xdc"/>
        <Attr Name="ImportTime" Val="1631626329"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="ConstrsType" Val="XDC"/>
    </Config>
  </FileSet>
  <FileSet Name="utils" Type="Utils" RelSrcDir="$PSRCDIR/utils_1">
    <Filter Type="Utils"/>
    <Config>
      <Option Name="TopAutoSet" Val="TRUE"/>
    </Config>
  </FileSet>
  <Strategy Version="1" Minor="2">
    <StratHandle Name="Vivado Synthesis Defaults" Flow="Vivado Synthesis 2018"/>
    <Step Id="synth_design"/>
  </Strategy>
  <BlockFileSet Type="BlockSrcs" Name="clk_wiz_0"/>
  <BlockFileSet Type="BlockSrcs" Name="blk_mem_gen_0"/>
</GenRun>
