Fitter Route Stage Report for cxltyp3_memexp_ddr4_top
Mon Aug 28 20:41:15 2023
Quartus Prime Version 22.4.0 Build 94 12/07/2022 SC Pro Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Delay Chain Summary
  3. Routing Usage Summary
  4. Route Messages
  5. Estimated Delay Added for Hold Timing Summary
  6. Estimated Delay Added for Hold Timing Details
  7. Global Router Congestion Hotspot Summary
  8. Global Router Wire Utilization Map
  9. Peak Wire Demand Summary
 10. Peak Wire Demand Details
 11. Peak Total Grid Crossings



----------------
; Legal Notice ;
----------------
Copyright (C) 2022  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                                                               ;
+------------------+----------+---------------------+--------------------+----------------+-----------------------------------+-------------------------------------+
; Name             ; Pin Type ; Input Delay Chain 0 ; Output Delay Chain ; OE Delay Chain ; IO_12_LANE Input Data Delay Chain ; IO_12_LANE Input Strobe Delay Chain ;
+------------------+----------+---------------------+--------------------+----------------+-----------------------------------+-------------------------------------+
; mem_ck[0][0]     ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; mem_ck_n[0][0]   ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; mem_a[0][0]      ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; mem_a[0][1]      ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; mem_a[0][2]      ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; mem_a[0][3]      ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; mem_a[0][4]      ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; mem_a[0][5]      ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; mem_a[0][6]      ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; mem_a[0][7]      ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; mem_a[0][8]      ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; mem_a[0][9]      ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; mem_a[0][10]     ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; mem_a[0][11]     ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; mem_a[0][12]     ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; mem_a[0][13]     ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; mem_a[0][14]     ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; mem_a[0][15]     ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; mem_a[0][16]     ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; mem_act_n[0]     ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; mem_ba[0][0]     ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; mem_ba[0][1]     ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; mem_bg[0][0]     ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; mem_bg[0][1]     ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; mem_cke[0][0]    ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; mem_cke[0][1]    ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; mem_cs_n[0][0]   ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; mem_cs_n[0][1]   ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; mem_odt[0][0]    ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; mem_odt[0][1]    ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; mem_reset_n[0]   ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; mem_reset_n[1]   ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; mem_par[0]       ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; led1             ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; led2             ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; led3             ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; mem_ck[1][0]     ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; mem_ck_n[1][0]   ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; mem_a[1][0]      ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; mem_a[1][1]      ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; mem_a[1][2]      ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; mem_a[1][3]      ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; mem_a[1][4]      ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; mem_a[1][5]      ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; mem_a[1][6]      ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; mem_a[1][7]      ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; mem_a[1][8]      ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; mem_a[1][9]      ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; mem_a[1][10]     ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; mem_a[1][11]     ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; mem_a[1][12]     ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; mem_a[1][13]     ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; mem_a[1][14]     ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; mem_a[1][15]     ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; mem_a[1][16]     ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; mem_act_n[1]     ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; mem_ba[1][0]     ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; mem_ba[1][1]     ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; mem_bg[1][0]     ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; mem_bg[1][1]     ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; mem_cke[1][0]    ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; mem_cke[1][1]    ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; mem_cs_n[1][0]   ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; mem_cs_n[1][1]   ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; mem_odt[1][0]    ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; mem_odt[1][1]    ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; mem_par[1]       ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; cxl_tx_n[0]      ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; cxl_tx_n[1]      ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; cxl_tx_n[2]      ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; cxl_tx_n[3]      ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; cxl_tx_n[4]      ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; cxl_tx_n[5]      ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; cxl_tx_n[6]      ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; cxl_tx_n[7]      ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; cxl_tx_n[8]      ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; cxl_tx_n[9]      ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; cxl_tx_n[10]     ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; cxl_tx_n[11]     ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; cxl_tx_n[12]     ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; cxl_tx_n[13]     ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; cxl_tx_n[14]     ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; cxl_tx_n[15]     ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; cxl_tx_p[0]      ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; cxl_tx_p[1]      ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; cxl_tx_p[2]      ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; cxl_tx_p[3]      ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; cxl_tx_p[4]      ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; cxl_tx_p[5]      ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; cxl_tx_p[6]      ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; cxl_tx_p[7]      ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; cxl_tx_p[8]      ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; cxl_tx_p[9]      ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; cxl_tx_p[10]     ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; cxl_tx_p[11]     ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; cxl_tx_p[12]     ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; cxl_tx_p[13]     ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; cxl_tx_p[14]     ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; cxl_tx_p[15]     ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; mem_dqs[0][0]    ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; 0                                   ;
; mem_dqs[0][1]    ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; 0                                   ;
; mem_dqs[0][2]    ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; 0                                   ;
; mem_dqs[0][3]    ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; 0                                   ;
; mem_dqs[0][4]    ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; 0                                   ;
; mem_dqs[0][5]    ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; 0                                   ;
; mem_dqs[0][6]    ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; 0                                   ;
; mem_dqs[0][7]    ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; 0                                   ;
; mem_dqs[0][8]    ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; 0                                   ;
; mem_dqs_n[0][0]  ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; 0                                   ;
; mem_dqs_n[0][1]  ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; 0                                   ;
; mem_dqs_n[0][2]  ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; 0                                   ;
; mem_dqs_n[0][3]  ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; 0                                   ;
; mem_dqs_n[0][4]  ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; 0                                   ;
; mem_dqs_n[0][5]  ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; 0                                   ;
; mem_dqs_n[0][6]  ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; 0                                   ;
; mem_dqs_n[0][7]  ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; 0                                   ;
; mem_dqs_n[0][8]  ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; 0                                   ;
; mem_dbi_n[0][0]  ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dbi_n[0][1]  ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dbi_n[0][2]  ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dbi_n[0][3]  ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dbi_n[0][4]  ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dbi_n[0][5]  ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dbi_n[0][6]  ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dbi_n[0][7]  ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dbi_n[0][8]  ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[0][0]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[0][1]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[0][2]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[0][3]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[0][4]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[0][5]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[0][6]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[0][7]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[0][8]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[0][9]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[0][10]    ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[0][11]    ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[0][12]    ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[0][13]    ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[0][14]    ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[0][15]    ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[0][16]    ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[0][17]    ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[0][18]    ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[0][19]    ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[0][20]    ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[0][21]    ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[0][22]    ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[0][23]    ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[0][24]    ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[0][25]    ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[0][26]    ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[0][27]    ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[0][28]    ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[0][29]    ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[0][30]    ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[0][31]    ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[0][32]    ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[0][33]    ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[0][34]    ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[0][35]    ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[0][36]    ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[0][37]    ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[0][38]    ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[0][39]    ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[0][40]    ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[0][41]    ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[0][42]    ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[0][43]    ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[0][44]    ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[0][45]    ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[0][46]    ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[0][47]    ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[0][48]    ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[0][49]    ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[0][50]    ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[0][51]    ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[0][52]    ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[0][53]    ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[0][54]    ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[0][55]    ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[0][56]    ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[0][57]    ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[0][58]    ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[0][59]    ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[0][60]    ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[0][61]    ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[0][62]    ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[0][63]    ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[0][64]    ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[0][65]    ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[0][66]    ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[0][67]    ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[0][68]    ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[0][69]    ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[0][70]    ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[0][71]    ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dqs[1][0]    ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; 0                                   ;
; mem_dqs[1][1]    ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; 0                                   ;
; mem_dqs[1][2]    ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; 0                                   ;
; mem_dqs[1][3]    ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; 0                                   ;
; mem_dqs[1][4]    ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; 0                                   ;
; mem_dqs[1][5]    ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; 0                                   ;
; mem_dqs[1][6]    ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; 0                                   ;
; mem_dqs[1][7]    ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; 0                                   ;
; mem_dqs[1][8]    ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; 0                                   ;
; mem_dqs_n[1][0]  ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; 0                                   ;
; mem_dqs_n[1][1]  ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; 0                                   ;
; mem_dqs_n[1][2]  ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; 0                                   ;
; mem_dqs_n[1][3]  ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; 0                                   ;
; mem_dqs_n[1][4]  ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; 0                                   ;
; mem_dqs_n[1][5]  ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; 0                                   ;
; mem_dqs_n[1][6]  ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; 0                                   ;
; mem_dqs_n[1][7]  ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; 0                                   ;
; mem_dqs_n[1][8]  ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; 0                                   ;
; mem_dbi_n[1][0]  ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dbi_n[1][1]  ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dbi_n[1][2]  ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dbi_n[1][3]  ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dbi_n[1][4]  ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dbi_n[1][5]  ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dbi_n[1][6]  ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dbi_n[1][7]  ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dbi_n[1][8]  ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[1][0]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[1][1]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[1][2]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[1][3]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[1][4]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[1][5]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[1][6]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[1][7]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[1][8]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[1][9]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[1][10]    ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[1][11]    ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[1][12]    ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[1][13]    ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[1][14]    ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[1][15]    ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[1][16]    ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[1][17]    ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[1][18]    ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[1][19]    ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[1][20]    ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[1][21]    ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[1][22]    ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[1][23]    ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[1][24]    ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[1][25]    ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[1][26]    ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[1][27]    ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[1][28]    ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[1][29]    ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[1][30]    ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[1][31]    ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[1][32]    ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[1][33]    ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[1][34]    ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[1][35]    ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[1][36]    ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[1][37]    ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[1][38]    ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[1][39]    ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[1][40]    ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[1][41]    ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[1][42]    ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[1][43]    ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[1][44]    ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[1][45]    ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[1][46]    ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[1][47]    ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[1][48]    ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[1][49]    ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[1][50]    ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[1][51]    ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[1][52]    ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[1][53]    ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[1][54]    ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[1][55]    ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[1][56]    ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[1][57]    ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[1][58]    ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[1][59]    ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[1][60]    ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[1][61]    ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[1][62]    ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[1][63]    ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[1][64]    ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[1][65]    ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[1][66]    ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[1][67]    ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[1][68]    ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[1][69]    ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[1][70]    ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[1][71]    ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_oct_rzqin[0] ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; mem_alert_n[0]   ; Input    ; 0                   ; --                 ; --             ; 125                               ; --                                  ;
; mem_alert_n[1]   ; Input    ; 0                   ; --                 ; --             ; 125                               ; --                                  ;
; mem_oct_rzqin[1] ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; refclk4          ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; resetn           ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; refclk0          ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; refclk1          ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; cxl_rx_n[0]      ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; cxl_rx_n[10]     ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; cxl_rx_n[11]     ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; cxl_rx_n[12]     ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; cxl_rx_n[13]     ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; cxl_rx_n[14]     ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; cxl_rx_n[15]     ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; cxl_rx_n[1]      ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; cxl_rx_n[2]      ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; cxl_rx_n[3]      ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; cxl_rx_n[4]      ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; cxl_rx_n[5]      ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; cxl_rx_n[6]      ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; cxl_rx_n[7]      ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; cxl_rx_n[8]      ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; cxl_rx_n[9]      ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; cxl_rx_p[0]      ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; cxl_rx_p[10]     ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; cxl_rx_p[11]     ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; cxl_rx_p[12]     ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; cxl_rx_p[13]     ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; cxl_rx_p[14]     ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; cxl_rx_p[15]     ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; cxl_rx_p[1]      ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; cxl_rx_p[2]      ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; cxl_rx_p[3]      ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; cxl_rx_p[4]      ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; cxl_rx_p[5]      ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; cxl_rx_p[6]      ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; cxl_rx_p[7]      ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; cxl_rx_p[8]      ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; cxl_rx_p[9]      ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; mem_refclk[0]    ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; mem_refclk[1]    ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; refclk4(n)       ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; refclk0(n)       ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; refclk1(n)       ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; mem_refclk[0](n) ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; mem_refclk[1](n) ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
+------------------+----------+---------------------+--------------------+----------------+-----------------------------------+-------------------------------------+


+---------------------------------------------------------------+
; Routing Usage Summary                                         ;
+-----------------------------+---------------------------------+
; Routing Resource Type       ; Usage                           ;
+-----------------------------+---------------------------------+
; Block Input Mux Wrapbacks   ; 825 / 964,320 ( < 1 % )         ;
; Block Input Muxes           ; 1,262,018 / 10,561,600 ( 12 % ) ;
; Block interconnects         ; 960,284 / 12,385,280 ( 8 % )    ;
; C1 interconnects            ; 526,389 / 5,173,760 ( 10 % )    ;
; C4 interconnects            ; 388,795 / 4,933,120 ( 8 % )     ;
; C8 interconnects            ; 44,505 / 493,312 ( 9 % )        ;
; DCM_muxes                   ; 54 / 1,152 ( 5 % )              ;
; DELAY_CHAINs                ; 64 / 32,048 ( < 1 % )           ;
; Direct links                ; 115,730 / 12,385,280 ( < 1 % )  ;
; HIO Buffers                 ; 1,922 / 73,472 ( 3 % )          ;
; Programmable Invert Buffers ; 64 / 560 ( 11 % )               ;
; Programmable Invert Inputs  ; 36,056 / 932,160 ( 4 % )        ;
; Programmable Inverts        ; 36,056 / 932,160 ( 4 % )        ;
; R0 interconnects            ; 637,013 / 8,632,960 ( 7 % )     ;
; R1 interconnects            ; 389,788 / 4,933,120 ( 8 % )     ;
; R12 interconnects           ; 24,590 / 739,968 ( 3 % )        ;
; R2 interconnects            ; 174,655 / 2,473,120 ( 7 % )     ;
; R4 interconnects            ; 156,221 / 2,486,240 ( 6 % )     ;
; R6 interconnects            ; 228,632 / 2,492,800 ( 9 % )     ;
; Redundancy Muxes            ; 3,567 / 145,648 ( 2 % )         ;
; Row Clock Tap-Offs          ; 31,594 / 739,968 ( 4 % )        ;
; Switchbox_clock_muxes       ; 315 / 23,040 ( 1 % )            ;
; VIO Buffers                 ; 1,173 / 22,400 ( 5 % )          ;
; Vertical_seam_tap_muxes     ; 300 / 12,288 ( 2 % )            ;
+-----------------------------+---------------------------------+


+----------------+
; Route Messages ;
+----------------+
Info (20032): Parallel compilation is enabled and will use up to 16 processors
Info: *******************************************************************
Info: Running Quartus Prime Fitter
    Info: Version 22.4.0 Build 94 12/07/2022 SC Pro Edition
    Info: Processing started: Mon Aug 28 17:37:48 2023
    Info: System process ID: 31532
Info: Command: quartus_fit --read_settings_files=on --write_settings_files=off cxltyp3_memexp_ddr4_top -c cxltyp3_memexp_ddr4_top
Info: qfit2_default_script.tcl version: #1
Info: Project  = cxltyp3_memexp_ddr4_top
Info: Revision = cxltyp3_memexp_ddr4_top
Info (22300): Design uses Placement Effort Multiplier = 1.0.
Info (170193): Fitter routing operations beginning
Info (20215): Router estimated peak short interconnect demand : 74% of up directional wire in region X156_Y256 to X167_Y263
    Info (20265): Estimated peak short right directional wire demand : 48% in region X60_Y136 to X71_Y143
    Info (20265): Estimated peak short left directional wire demand : 46% in region X156_Y272 to X167_Y279
    Info (20265): Estimated peak short up directional wire demand : 74% in region X156_Y256 to X167_Y263
    Info (20265): Estimated peak short down directional wire demand : 69% in region X84_Y192 to X95_Y199
Info (20215): Router estimated peak long high speed interconnect demand : 128% of down directional wire in region X0_Y224 to X11_Y231
    Info (20265): Estimated peak long high speed right directional wire demand : 99% in region X108_Y216 to X119_Y223
    Info (20265): Estimated peak long high speed left directional wire demand : 100% in region X84_Y272 to X95_Y279
    Info (20265): Estimated peak long high speed up directional wire demand : 114% in region X0_Y224 to X11_Y231
    Info (20265): Estimated peak long high speed down directional wire demand : 128% in region X0_Y224 to X11_Y231
    Info (20315): Note that the router may use short wires to implement long connections at higher delay
Info (170239): Router is attempting to preserve 0.00 percent of routes from an earlier compilation, a user specified Routing Constraints File, or internal routing requirements.
Info (170236): Routing optimizations have been running for 1 hour(s)
Info (170242): 131979 out of 379013 signals have been routed.
    Info (170238): 423041 interconnect resources are used by multiple signals.
Info (11888): Total time spent on timing analysis during Routing is 134.09 seconds.
Warning (18291): Timing characteristics of device AGIB027R29A1E2VR3 are preliminary
Info (16607): Fitter routing operations ending: elapsed time is 01:42:19


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                                                                                                                                                     ;
+-------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------+-------------------+
; Source Clock(s)                                                                                       ; Destination Clock(s)                                                                                  ; Delay Added in ns ;
+-------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------+-------------------+
; cxl_ip.coreclkout_hip                                                                                 ; cxl_ip.coreclkout_hip                                                                                 ; 321.9             ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif_core_usr_clk ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif_core_usr_clk ; 104.5             ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif_core_usr_clk ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif_core_usr_clk ; 48.6              ;
+-------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                                                                                                                                                    ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                                                                                                   ; Destination Register                                                                                                                                                                                     ; Delay Added in ns ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|rnr_cxl_reset_ctrl_inst|pld_adapter_rx_pld_rst_n_r_ch[6]                   ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_z1578a_MD|inst_quartus|hdpldadapt_rx_chnl_6~aib_fabric_rx_sr_clk_in.reg                                                ; 0.375             ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|hmc.amm.amm.data_if_inst|amm_readdata_0[394]                              ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_ECC_DEC_LATENCY_1.GEN_ECC_DEC_LATENCY_1_chanCount[0].GEN_ECC_DEC_LATENCY_1_alteccCount[5].altecc_dec_latency1_inst|altecc_0|output_pipeline0c[34] ; 0.369             ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|hmc.amm.amm.data_if_inst|amm_readdata_0[333]                              ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_ECC_DEC_LATENCY_1.GEN_ECC_DEC_LATENCY_1_chanCount[0].GEN_ECC_DEC_LATENCY_1_alteccCount[4].altecc_dec_latency1_inst|altecc_0|output_pipeline0c[45] ; 0.363             ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|hmc.amm.amm.data_if_inst|amm_readdata_0[181]                              ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_ECC_DEC_LATENCY_1.GEN_ECC_DEC_LATENCY_1_chanCount[0].GEN_ECC_DEC_LATENCY_1_alteccCount[2].altecc_dec_latency1_inst|altecc_0|output_pipeline0c[37] ; 0.362             ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|hmc.amm.amm.data_if_inst|amm_readdata_0[393]                              ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_ECC_DEC_LATENCY_1.GEN_ECC_DEC_LATENCY_1_chanCount[0].GEN_ECC_DEC_LATENCY_1_alteccCount[5].altecc_dec_latency1_inst|altecc_0|output_pipeline0c[33] ; 0.354             ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|hmc.amm.amm.data_if_inst|amm_readdata_0[392]                              ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_ECC_DEC_LATENCY_1.GEN_ECC_DEC_LATENCY_1_chanCount[0].GEN_ECC_DEC_LATENCY_1_alteccCount[5].altecc_dec_latency1_inst|altecc_0|output_pipeline0c[32] ; 0.354             ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|hmc.amm.amm.data_if_inst|amm_readdata_0[473]                              ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_ECC_DEC_LATENCY_1.GEN_ECC_DEC_LATENCY_1_chanCount[0].GEN_ECC_DEC_LATENCY_1_alteccCount[6].altecc_dec_latency1_inst|altecc_0|output_pipeline0c[41] ; 0.353             ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|hmc.amm.amm.data_if_inst|amm_readdata_0[331]                              ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_ECC_DEC_LATENCY_1.GEN_ECC_DEC_LATENCY_1_chanCount[0].GEN_ECC_DEC_LATENCY_1_alteccCount[4].altecc_dec_latency1_inst|altecc_0|output_pipeline0c[43] ; 0.352             ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|hmc.amm.amm.data_if_inst|amm_readdata_0[236]                              ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_ECC_DEC_LATENCY_1.GEN_ECC_DEC_LATENCY_1_chanCount[1].GEN_ECC_DEC_LATENCY_1_alteccCount[3].altecc_dec_latency1_inst|altecc_0|output_pipeline0c[20] ; 0.351             ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|hmc.amm.amm.data_if_inst|amm_readdata_0[399]                              ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_ECC_DEC_LATENCY_1.GEN_ECC_DEC_LATENCY_1_chanCount[0].GEN_ECC_DEC_LATENCY_1_alteccCount[5].altecc_dec_latency1_inst|altecc_0|output_pipeline0c[39] ; 0.349             ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|hmc.amm.amm.data_if_inst|amm_readdata_0[183]                              ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_ECC_DEC_LATENCY_1.GEN_ECC_DEC_LATENCY_1_chanCount[0].GEN_ECC_DEC_LATENCY_1_alteccCount[2].altecc_dec_latency1_inst|altecc_0|output_pipeline0c[39] ; 0.349             ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|hmc.amm.amm.data_if_inst|amm_readdata_0[239]                              ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_ECC_DEC_LATENCY_1.GEN_ECC_DEC_LATENCY_1_chanCount[1].GEN_ECC_DEC_LATENCY_1_alteccCount[3].altecc_dec_latency1_inst|altecc_0|output_pipeline0c[23] ; 0.347             ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|hmc.amm.amm.data_if_inst|amm_readdata_0[320]                              ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_ECC_DEC_LATENCY_1.GEN_ECC_DEC_LATENCY_1_chanCount[0].GEN_ECC_DEC_LATENCY_1_alteccCount[4].altecc_dec_latency1_inst|altecc_0|output_pipeline0c[32] ; 0.346             ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|hmc.amm.amm.data_if_inst|amm_readdata_0[113]                              ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_ECC_DEC_LATENCY_1.GEN_ECC_DEC_LATENCY_1_chanCount[0].GEN_ECC_DEC_LATENCY_1_alteccCount[1].altecc_dec_latency1_inst|altecc_0|output_pipeline0c[41] ; 0.343             ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|hmc.amm.amm.data_if_inst|amm_readdata_0[119]                              ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_ECC_DEC_LATENCY_1.GEN_ECC_DEC_LATENCY_1_chanCount[0].GEN_ECC_DEC_LATENCY_1_alteccCount[1].altecc_dec_latency1_inst|altecc_0|output_pipeline0c[47] ; 0.342             ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|hmc.amm.amm.data_if_inst|amm_readdata_0[241]                              ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_ECC_DEC_LATENCY_1.GEN_ECC_DEC_LATENCY_1_chanCount[1].GEN_ECC_DEC_LATENCY_1_alteccCount[3].altecc_dec_latency1_inst|altecc_0|output_pipeline0c[25] ; 0.341             ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|hmc.amm.amm.data_if_inst|amm_readdata_0[254]                              ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_ECC_DEC_LATENCY_1.GEN_ECC_DEC_LATENCY_1_chanCount[1].GEN_ECC_DEC_LATENCY_1_alteccCount[3].altecc_dec_latency1_inst|altecc_0|output_pipeline0c[38] ; 0.340             ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|hmc.amm.amm.data_if_inst|amm_readdata_0[234]                              ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_ECC_DEC_LATENCY_1.GEN_ECC_DEC_LATENCY_1_chanCount[1].GEN_ECC_DEC_LATENCY_1_alteccCount[3].altecc_dec_latency1_inst|altecc_0|output_pipeline0c[18] ; 0.338             ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|hmc.amm.amm.data_if_inst|amm_readdata_0[253]                              ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_ECC_DEC_LATENCY_1.GEN_ECC_DEC_LATENCY_1_chanCount[1].GEN_ECC_DEC_LATENCY_1_alteccCount[3].altecc_dec_latency1_inst|altecc_0|output_pipeline0c[37] ; 0.338             ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|hmc.amm.amm.data_if_inst|amm_readdata_0[323]                              ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_ECC_DEC_LATENCY_1.GEN_ECC_DEC_LATENCY_1_chanCount[0].GEN_ECC_DEC_LATENCY_1_alteccCount[4].altecc_dec_latency1_inst|altecc_0|output_pipeline0c[35] ; 0.336             ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|hmc.amm.amm.data_if_inst|amm_readdata_0[321]                              ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_ECC_DEC_LATENCY_1.GEN_ECC_DEC_LATENCY_1_chanCount[0].GEN_ECC_DEC_LATENCY_1_alteccCount[4].altecc_dec_latency1_inst|altecc_0|output_pipeline0c[33] ; 0.334             ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|hmc.amm.amm.data_if_inst|amm_readdata_0[117]                              ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_ECC_DEC_LATENCY_1.GEN_ECC_DEC_LATENCY_1_chanCount[0].GEN_ECC_DEC_LATENCY_1_alteccCount[1].altecc_dec_latency1_inst|altecc_0|output_pipeline0c[45] ; 0.332             ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|hmc.amm.amm.data_if_inst|amm_readdata_0[235]                              ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_ECC_DEC_LATENCY_1.GEN_ECC_DEC_LATENCY_1_chanCount[1].GEN_ECC_DEC_LATENCY_1_alteccCount[3].altecc_dec_latency1_inst|altecc_0|output_pipeline0c[19] ; 0.330             ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|hmc.amm.amm.data_if_inst|amm_readdata_0[327]                              ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_ECC_DEC_LATENCY_1.GEN_ECC_DEC_LATENCY_1_chanCount[0].GEN_ECC_DEC_LATENCY_1_alteccCount[4].altecc_dec_latency1_inst|altecc_0|output_pipeline0c[39] ; 0.330             ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|hmc.amm.amm.data_if_inst|amm_readdata_0[176]                              ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_ECC_DEC_LATENCY_1.GEN_ECC_DEC_LATENCY_1_chanCount[0].GEN_ECC_DEC_LATENCY_1_alteccCount[2].altecc_dec_latency1_inst|altecc_0|output_pipeline0c[32] ; 0.330             ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|hmc.amm.amm.data_if_inst|amm_readdata_0[278]                              ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_ECC_DEC_LATENCY_1.GEN_ECC_DEC_LATENCY_1_chanCount[1].GEN_ECC_DEC_LATENCY_1_alteccCount[3].altecc_dec_latency1_inst|altecc_0|output_pipeline0c[62] ; 0.329             ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|hmc.amm.amm.data_if_inst|amm_readdata_0[261]                              ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_ECC_DEC_LATENCY_1.GEN_ECC_DEC_LATENCY_1_chanCount[1].GEN_ECC_DEC_LATENCY_1_alteccCount[3].altecc_dec_latency1_inst|altecc_0|output_pipeline0c[45] ; 0.328             ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|hmc.amm.amm.data_if_inst|amm_readdata_0[260]                              ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_ECC_DEC_LATENCY_1.GEN_ECC_DEC_LATENCY_1_chanCount[1].GEN_ECC_DEC_LATENCY_1_alteccCount[3].altecc_dec_latency1_inst|altecc_0|output_pipeline0c[44] ; 0.328             ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|hmc.amm.amm.data_if_inst|amm_readdata_0[272]                              ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_ECC_DEC_LATENCY_1.GEN_ECC_DEC_LATENCY_1_chanCount[1].GEN_ECC_DEC_LATENCY_1_alteccCount[3].altecc_dec_latency1_inst|altecc_0|output_pipeline0c[56] ; 0.327             ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|hmc.amm.amm.data_if_inst|amm_readdata_0[325]                              ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_ECC_DEC_LATENCY_1.GEN_ECC_DEC_LATENCY_1_chanCount[0].GEN_ECC_DEC_LATENCY_1_alteccCount[4].altecc_dec_latency1_inst|altecc_0|output_pipeline0c[37] ; 0.327             ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|hmc.amm.amm.data_if_inst|amm_readdata_0[250]                              ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_ECC_DEC_LATENCY_1.GEN_ECC_DEC_LATENCY_1_chanCount[0].GEN_ECC_DEC_LATENCY_1_alteccCount[3].altecc_dec_latency1_inst|altecc_0|output_pipeline0c[34] ; 0.326             ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|hmc.amm.amm.data_if_inst|amm_readdata_0[248]                              ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_ECC_DEC_LATENCY_1.GEN_ECC_DEC_LATENCY_1_chanCount[1].GEN_ECC_DEC_LATENCY_1_alteccCount[3].altecc_dec_latency1_inst|altecc_0|output_pipeline0c[32] ; 0.323             ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|hmc.amm.amm.data_if_inst|amm_readdata_0[256]                              ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_ECC_DEC_LATENCY_1.GEN_ECC_DEC_LATENCY_1_chanCount[1].GEN_ECC_DEC_LATENCY_1_alteccCount[3].altecc_dec_latency1_inst|altecc_0|output_pipeline0c[40] ; 0.322             ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|hmc.amm.amm.data_if_inst|amm_readdata_0[275]                              ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_ECC_DEC_LATENCY_1.GEN_ECC_DEC_LATENCY_1_chanCount[1].GEN_ECC_DEC_LATENCY_1_alteccCount[3].altecc_dec_latency1_inst|altecc_0|output_pipeline0c[59] ; 0.322             ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|hmc.amm.amm.data_if_inst|amm_readdata_0[264]                              ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_ECC_DEC_LATENCY_1.GEN_ECC_DEC_LATENCY_1_chanCount[1].GEN_ECC_DEC_LATENCY_1_alteccCount[3].altecc_dec_latency1_inst|altecc_0|output_pipeline0c[48] ; 0.318             ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|hmc.amm.amm.data_if_inst|amm_readdata_0[251]                              ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_ECC_DEC_LATENCY_1.GEN_ECC_DEC_LATENCY_1_chanCount[0].GEN_ECC_DEC_LATENCY_1_alteccCount[3].altecc_dec_latency1_inst|altecc_0|output_pipeline0c[35] ; 0.317             ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|rnr_cxl_reset_ctrl_inst|pld_adapter_rx_pld_rst_n_r_ch[13]                  ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_z1578a_MD|inst_quartus|hdpldadapt_rx_chnl_13~aib_fabric_rx_sr_clk_in.reg                                               ; 0.315             ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|hmc.amm.amm.data_if_inst|amm_readdata_0[467]                              ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_ECC_DEC_LATENCY_1.GEN_ECC_DEC_LATENCY_1_chanCount[0].GEN_ECC_DEC_LATENCY_1_alteccCount[6].altecc_dec_latency1_inst|altecc_0|output_pipeline0c[35] ; 0.314             ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|hmc.amm.amm.data_if_inst|amm_readdata_0[115]                              ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_ECC_DEC_LATENCY_1.GEN_ECC_DEC_LATENCY_1_chanCount[0].GEN_ECC_DEC_LATENCY_1_alteccCount[1].altecc_dec_latency1_inst|altecc_0|output_pipeline0c[43] ; 0.312             ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|hmc.amm.amm.data_if_inst|amm_readdata_0[466]                              ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_ECC_DEC_LATENCY_1.GEN_ECC_DEC_LATENCY_1_chanCount[0].GEN_ECC_DEC_LATENCY_1_alteccCount[6].altecc_dec_latency1_inst|altecc_0|output_pipeline0c[34] ; 0.311             ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|hmc.amm.amm.data_if_inst|amm_readdata_0[247]                              ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_ECC_DEC_LATENCY_1.GEN_ECC_DEC_LATENCY_1_chanCount[1].GEN_ECC_DEC_LATENCY_1_alteccCount[3].altecc_dec_latency1_inst|altecc_0|output_pipeline0c[31] ; 0.310             ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|hmc.amm.amm.data_if_inst|amm_readdata_0[228]                              ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_ECC_DEC_LATENCY_1.GEN_ECC_DEC_LATENCY_1_chanCount[1].GEN_ECC_DEC_LATENCY_1_alteccCount[3].altecc_dec_latency1_inst|altecc_0|output_pipeline0c[12] ; 0.310             ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|hmc.amm.amm.data_if_inst|amm_readdata_0[249]                              ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_ECC_DEC_LATENCY_1.GEN_ECC_DEC_LATENCY_1_chanCount[1].GEN_ECC_DEC_LATENCY_1_alteccCount[3].altecc_dec_latency1_inst|altecc_0|output_pipeline0c[33] ; 0.310             ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|hmc.amm.amm.data_if_inst|amm_readdata_0[268]                              ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_ECC_DEC_LATENCY_1.GEN_ECC_DEC_LATENCY_1_chanCount[1].GEN_ECC_DEC_LATENCY_1_alteccCount[3].altecc_dec_latency1_inst|altecc_0|output_pipeline0c[52] ; 0.310             ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|hmc.amm.amm.data_if_inst|amm_readdata_0[468]                              ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_ECC_DEC_LATENCY_1.GEN_ECC_DEC_LATENCY_1_chanCount[0].GEN_ECC_DEC_LATENCY_1_alteccCount[6].altecc_dec_latency1_inst|altecc_0|output_pipeline0c[36] ; 0.310             ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|hmc.amm.amm.data_if_inst|amm_readdata_0[53]                               ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_ECC_DEC_LATENCY_1.GEN_ECC_DEC_LATENCY_1_chanCount[0].GEN_ECC_DEC_LATENCY_1_alteccCount[0].altecc_dec_latency1_inst|altecc_0|output_pipeline0c[53] ; 0.309             ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|hmc.amm.amm.data_if_inst|amm_readdata_0[246]                              ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_ECC_DEC_LATENCY_1.GEN_ECC_DEC_LATENCY_1_chanCount[1].GEN_ECC_DEC_LATENCY_1_alteccCount[3].altecc_dec_latency1_inst|altecc_0|output_pipeline0c[30] ; 0.308             ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|hmc.amm.amm.data_if_inst|amm_readdata_0[238]                              ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_ECC_DEC_LATENCY_1.GEN_ECC_DEC_LATENCY_1_chanCount[1].GEN_ECC_DEC_LATENCY_1_alteccCount[3].altecc_dec_latency1_inst|altecc_0|output_pipeline0c[22] ; 0.307             ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|hmc.amm.amm.data_if_inst|amm_readdata_0[263]                              ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_ECC_DEC_LATENCY_1.GEN_ECC_DEC_LATENCY_1_chanCount[1].GEN_ECC_DEC_LATENCY_1_alteccCount[3].altecc_dec_latency1_inst|altecc_0|output_pipeline0c[47] ; 0.306             ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|hmc.amm.amm.data_if_inst|amm_readdata_0[326]                              ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_ECC_DEC_LATENCY_1.GEN_ECC_DEC_LATENCY_1_chanCount[0].GEN_ECC_DEC_LATENCY_1_alteccCount[4].altecc_dec_latency1_inst|altecc_0|output_pipeline0c[38] ; 0.306             ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|hmc.amm.amm.data_if_inst|amm_readdata_0[230]                              ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_ECC_DEC_LATENCY_1.GEN_ECC_DEC_LATENCY_1_chanCount[1].GEN_ECC_DEC_LATENCY_1_alteccCount[3].altecc_dec_latency1_inst|altecc_0|output_pipeline0c[14] ; 0.305             ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|hmc.amm.amm.data_if_inst|amm_readdata_0[250]                              ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_ECC_DEC_LATENCY_1.GEN_ECC_DEC_LATENCY_1_chanCount[1].GEN_ECC_DEC_LATENCY_1_alteccCount[3].altecc_dec_latency1_inst|altecc_0|output_pipeline0c[34] ; 0.304             ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|hmc.amm.amm.data_if_inst|amm_readdata_0[110]                              ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_ECC_DEC_LATENCY_1.GEN_ECC_DEC_LATENCY_1_chanCount[0].GEN_ECC_DEC_LATENCY_1_alteccCount[1].altecc_dec_latency1_inst|altecc_0|output_pipeline0c[38] ; 0.304             ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|hmc.amm.amm.data_if_inst|amm_readdata_0[542]                              ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_ECC_DEC_LATENCY_1.GEN_ECC_DEC_LATENCY_1_chanCount[0].GEN_ECC_DEC_LATENCY_1_alteccCount[7].altecc_dec_latency1_inst|altecc_0|output_pipeline0c[38] ; 0.303             ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|hmc.amm.amm.data_if_inst|amm_readdata_0[237]                              ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_ECC_DEC_LATENCY_1.GEN_ECC_DEC_LATENCY_1_chanCount[1].GEN_ECC_DEC_LATENCY_1_alteccCount[3].altecc_dec_latency1_inst|altecc_0|output_pipeline0c[21] ; 0.301             ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|hmc.amm.amm.data_if_inst|amm_readdata_0[322]                              ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_ECC_DEC_LATENCY_1.GEN_ECC_DEC_LATENCY_1_chanCount[0].GEN_ECC_DEC_LATENCY_1_alteccCount[4].altecc_dec_latency1_inst|altecc_0|output_pipeline0c[34] ; 0.301             ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|hmc.amm.amm.data_if_inst|amm_readdata_0[218]                              ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_ECC_DEC_LATENCY_1.GEN_ECC_DEC_LATENCY_1_chanCount[1].GEN_ECC_DEC_LATENCY_1_alteccCount[3].altecc_dec_latency1_inst|altecc_0|output_pipeline0c[2]  ; 0.300             ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|hmc.amm.amm.data_if_inst|amm_readdata_0[255]                              ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_ECC_DEC_LATENCY_1.GEN_ECC_DEC_LATENCY_1_chanCount[1].GEN_ECC_DEC_LATENCY_1_alteccCount[3].altecc_dec_latency1_inst|altecc_0|output_pipeline0c[39] ; 0.298             ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|hmc.amm.amm.data_if_inst|amm_readdata_0[273]                              ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_ECC_DEC_LATENCY_1.GEN_ECC_DEC_LATENCY_1_chanCount[1].GEN_ECC_DEC_LATENCY_1_alteccCount[3].altecc_dec_latency1_inst|altecc_0|output_pipeline0c[57] ; 0.298             ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|hmc.amm.amm.data_if_inst|amm_readdata_0[111]                              ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_ECC_DEC_LATENCY_1.GEN_ECC_DEC_LATENCY_1_chanCount[0].GEN_ECC_DEC_LATENCY_1_alteccCount[1].altecc_dec_latency1_inst|altecc_0|output_pipeline0c[39] ; 0.296             ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|rnr_cxl_reset_ctrl_inst|pld_adapter_rx_pld_rst_n_r_ch[17]                  ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_z1578a_MD|inst_quartus|hdpldadapt_rx_chnl_17~aib_fabric_rx_transfer_clk.reg                                            ; 0.291             ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|hmc.amm.amm.data_if_inst|amm_readdata_0[104]                              ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_ECC_DEC_LATENCY_1.GEN_ECC_DEC_LATENCY_1_chanCount[0].GEN_ECC_DEC_LATENCY_1_alteccCount[1].altecc_dec_latency1_inst|altecc_0|output_pipeline0c[32] ; 0.291             ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_top_inst|cxl_io_rx_avst_parser_inst2|pf1_bar_1_reg[1] ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_top_inst|cxl_io_rx_avst_parser_inst2|pf1_bar01_e[33]                         ; 0.290             ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|hmc.amm.amm.data_if_inst|amm_readdata_0[229]                              ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_ECC_DEC_LATENCY_1.GEN_ECC_DEC_LATENCY_1_chanCount[1].GEN_ECC_DEC_LATENCY_1_alteccCount[3].altecc_dec_latency1_inst|altecc_0|output_pipeline0c[13] ; 0.290             ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|hmc.amm.amm.data_if_inst|amm_readdata_0[60]                               ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_ECC_DEC_LATENCY_1.GEN_ECC_DEC_LATENCY_1_chanCount[0].GEN_ECC_DEC_LATENCY_1_alteccCount[0].altecc_dec_latency1_inst|altecc_0|output_pipeline0c[60] ; 0.290             ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|rnr_cxl_reset_ctrl_inst|pld_adapter_rx_pld_rst_n_r_ch[4]                   ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_z1578a_MD|inst_quartus|hdpldadapt_rx_chnl_4~pld_rx_clk1_dcm.reg                                                        ; 0.289             ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|hmc.amm.amm.data_if_inst|amm_readdata_0[243]                              ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_ECC_DEC_LATENCY_1.GEN_ECC_DEC_LATENCY_1_chanCount[1].GEN_ECC_DEC_LATENCY_1_alteccCount[3].altecc_dec_latency1_inst|altecc_0|output_pipeline0c[27] ; 0.288             ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|hmc.amm.amm.data_if_inst|amm_readdata_0[252]                              ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_ECC_DEC_LATENCY_1.GEN_ECC_DEC_LATENCY_1_chanCount[1].GEN_ECC_DEC_LATENCY_1_alteccCount[3].altecc_dec_latency1_inst|altecc_0|output_pipeline0c[36] ; 0.286             ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|hmc.amm.amm.data_if_inst|amm_readdata_0[362]                              ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_ECC_DEC_LATENCY_1.GEN_ECC_DEC_LATENCY_1_chanCount[0].GEN_ECC_DEC_LATENCY_1_alteccCount[5].altecc_dec_latency1_inst|altecc_0|output_pipeline0c[2]  ; 0.281             ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|hmc.amm.amm.data_if_inst|amm_readdata_0[267]                              ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_ECC_DEC_LATENCY_1.GEN_ECC_DEC_LATENCY_1_chanCount[1].GEN_ECC_DEC_LATENCY_1_alteccCount[3].altecc_dec_latency1_inst|altecc_0|output_pipeline0c[51] ; 0.280             ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|rnr_cxl_reset_ctrl_inst|pld_adapter_rx_pld_rst_n_r_ch[3]                   ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_z1578a_MD|inst_quartus|hdpldadapt_rx_chnl_3~pld_rx_clk1_dcm.reg                                                        ; 0.279             ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|hmc.amm.amm.data_if_inst|amm_readdata_0[277]                              ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_ECC_DEC_LATENCY_1.GEN_ECC_DEC_LATENCY_1_chanCount[1].GEN_ECC_DEC_LATENCY_1_alteccCount[3].altecc_dec_latency1_inst|altecc_0|output_pipeline0c[61] ; 0.279             ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|hmc.amm.amm.data_if_inst|amm_readdata_0[366]                              ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_ECC_DEC_LATENCY_1.GEN_ECC_DEC_LATENCY_1_chanCount[0].GEN_ECC_DEC_LATENCY_1_alteccCount[5].altecc_dec_latency1_inst|altecc_0|output_pipeline0c[6]  ; 0.279             ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|hmc.amm.amm.data_if_inst|amm_readdata_0[262]                              ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_ECC_DEC_LATENCY_1.GEN_ECC_DEC_LATENCY_1_chanCount[1].GEN_ECC_DEC_LATENCY_1_alteccCount[3].altecc_dec_latency1_inst|altecc_0|output_pipeline0c[46] ; 0.278             ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|hmc.amm.amm.data_if_inst|amm_readdata_0[367]                              ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_ECC_DEC_LATENCY_1.GEN_ECC_DEC_LATENCY_1_chanCount[0].GEN_ECC_DEC_LATENCY_1_alteccCount[5].altecc_dec_latency1_inst|altecc_0|output_pipeline0c[7]  ; 0.277             ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|rnr_cxl_reset_ctrl_inst|pld_adapter_rx_pld_rst_n_r_ch[2]                   ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_z1578a_MD|inst_quartus|hdpldadapt_rx_chnl_2~pld_rx_clk1_dcm.reg                                                        ; 0.275             ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|rnr_cxl_reset_ctrl_inst|pld_adapter_rx_pld_rst_n_r_ch[5]                   ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_z1578a_MD|inst_quartus|hdpldadapt_rx_chnl_5~aib_fabric_rx_sr_clk_in.reg                                                ; 0.275             ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|hmc.amm.amm.data_if_inst|amm_readdata_0[470]                              ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_ECC_DEC_LATENCY_1.GEN_ECC_DEC_LATENCY_1_chanCount[0].GEN_ECC_DEC_LATENCY_1_alteccCount[6].altecc_dec_latency1_inst|altecc_0|output_pipeline0c[38] ; 0.272             ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|hmc.amm.amm.data_if_inst|amm_readdata_0[361]                              ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_ECC_DEC_LATENCY_1.GEN_ECC_DEC_LATENCY_1_chanCount[0].GEN_ECC_DEC_LATENCY_1_alteccCount[5].altecc_dec_latency1_inst|altecc_0|output_pipeline0c[1]  ; 0.271             ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|hmc.amm.amm.data_if_inst|amm_readdata_0[398]                              ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_ECC_DEC_LATENCY_1.GEN_ECC_DEC_LATENCY_1_chanCount[0].GEN_ECC_DEC_LATENCY_1_alteccCount[5].altecc_dec_latency1_inst|altecc_0|output_pipeline0c[38] ; 0.270             ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|hmc.amm.amm.data_if_inst|amm_readdata_0[56]                               ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_ECC_DEC_LATENCY_1.GEN_ECC_DEC_LATENCY_1_chanCount[1].GEN_ECC_DEC_LATENCY_1_alteccCount[0].altecc_dec_latency1_inst|altecc_0|output_pipeline0c[56] ; 0.269             ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|hmc.amm.amm.data_if_inst|amm_readdata_0[59]                               ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_ECC_DEC_LATENCY_1.GEN_ECC_DEC_LATENCY_1_chanCount[1].GEN_ECC_DEC_LATENCY_1_alteccCount[0].altecc_dec_latency1_inst|altecc_0|output_pipeline0c[59] ; 0.265             ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|hmc.amm.amm.data_if_inst|amm_readdata_0[397]                              ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_ECC_DEC_LATENCY_1.GEN_ECC_DEC_LATENCY_1_chanCount[0].GEN_ECC_DEC_LATENCY_1_alteccCount[5].altecc_dec_latency1_inst|altecc_0|output_pipeline0c[37] ; 0.265             ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|hmc.amm.amm.data_if_inst|amm_readdata_0[57]                               ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_ECC_DEC_LATENCY_1.GEN_ECC_DEC_LATENCY_1_chanCount[1].GEN_ECC_DEC_LATENCY_1_alteccCount[0].altecc_dec_latency1_inst|altecc_0|output_pipeline0c[57] ; 0.264             ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|hmc.amm.amm.data_if_inst|amm_readdata_0[204]                              ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_ECC_DEC_LATENCY_1.GEN_ECC_DEC_LATENCY_1_chanCount[1].GEN_ECC_DEC_LATENCY_1_alteccCount[2].altecc_dec_latency1_inst|altecc_0|output_pipeline0c[60] ; 0.262             ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|hmc.amm.amm.data_if_inst|amm_readdata_0[109]                              ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_ECC_DEC_LATENCY_1.GEN_ECC_DEC_LATENCY_1_chanCount[0].GEN_ECC_DEC_LATENCY_1_alteccCount[1].altecc_dec_latency1_inst|altecc_0|output_pipeline0c[37] ; 0.262             ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|hmc.amm.amm.data_if_inst|amm_readdata_0[201]                              ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_ECC_DEC_LATENCY_1.GEN_ECC_DEC_LATENCY_1_chanCount[1].GEN_ECC_DEC_LATENCY_1_alteccCount[2].altecc_dec_latency1_inst|altecc_0|output_pipeline0c[57] ; 0.261             ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|hmc.amm.amm.data_if_inst|amm_readdata_0[290]                              ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_ECC_DEC_LATENCY_1.GEN_ECC_DEC_LATENCY_1_chanCount[0].GEN_ECC_DEC_LATENCY_1_alteccCount[4].altecc_dec_latency1_inst|altecc_0|output_pipeline0c[2]  ; 0.261             ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|hmc.amm.amm.data_if_inst|amm_readdata_0[203]                              ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_ECC_DEC_LATENCY_1.GEN_ECC_DEC_LATENCY_1_chanCount[1].GEN_ECC_DEC_LATENCY_1_alteccCount[2].altecc_dec_latency1_inst|altecc_0|output_pipeline0c[59] ; 0.259             ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|hmc.amm.amm.data_if_inst|amm_readdata_0[365]                              ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_ECC_DEC_LATENCY_1.GEN_ECC_DEC_LATENCY_1_chanCount[0].GEN_ECC_DEC_LATENCY_1_alteccCount[5].altecc_dec_latency1_inst|altecc_0|output_pipeline0c[5]  ; 0.259             ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|hmc.amm.amm.data_if_inst|amm_readdata_0[207]                              ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_ECC_DEC_LATENCY_1.GEN_ECC_DEC_LATENCY_1_chanCount[1].GEN_ECC_DEC_LATENCY_1_alteccCount[2].altecc_dec_latency1_inst|altecc_0|output_pipeline0c[63] ; 0.258             ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|hmc.amm.amm.data_if_inst|amm_readdata_0[205]                              ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_ECC_DEC_LATENCY_1.GEN_ECC_DEC_LATENCY_1_chanCount[1].GEN_ECC_DEC_LATENCY_1_alteccCount[2].altecc_dec_latency1_inst|altecc_0|output_pipeline0c[61] ; 0.257             ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|hmc.amm.amm.data_if_inst|amm_readdata_0[133]                              ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_ECC_DEC_LATENCY_1.GEN_ECC_DEC_LATENCY_1_chanCount[1].GEN_ECC_DEC_LATENCY_1_alteccCount[1].altecc_dec_latency1_inst|altecc_0|output_pipeline0c[61] ; 0.257             ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|hmc.amm.amm.data_if_inst|amm_readdata_0[405]                              ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_ECC_DEC_LATENCY_1.GEN_ECC_DEC_LATENCY_1_chanCount[0].GEN_ECC_DEC_LATENCY_1_alteccCount[5].altecc_dec_latency1_inst|altecc_0|output_pipeline0c[45] ; 0.257             ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|hmc.amm.amm.data_if_inst|amm_readdata_0[488]                              ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_ECC_DEC_LATENCY_1.GEN_ECC_DEC_LATENCY_1_chanCount[1].GEN_ECC_DEC_LATENCY_1_alteccCount[6].altecc_dec_latency1_inst|altecc_0|output_pipeline0c[56] ; 0.256             ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|hmc.amm.amm.data_if_inst|amm_readdata_0[276]                              ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_ECC_DEC_LATENCY_1.GEN_ECC_DEC_LATENCY_1_chanCount[1].GEN_ECC_DEC_LATENCY_1_alteccCount[3].altecc_dec_latency1_inst|altecc_0|output_pipeline0c[60] ; 0.256             ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|hmc.amm.amm.data_if_inst|amm_readdata_0[435]                              ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_ECC_DEC_LATENCY_1.GEN_ECC_DEC_LATENCY_1_chanCount[0].GEN_ECC_DEC_LATENCY_1_alteccCount[6].altecc_dec_latency1_inst|altecc_0|output_pipeline0c[3]  ; 0.256             ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|hmc.amm.amm.data_if_inst|amm_readdata_0[200]                              ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_ECC_DEC_LATENCY_1.GEN_ECC_DEC_LATENCY_1_chanCount[1].GEN_ECC_DEC_LATENCY_1_alteccCount[2].altecc_dec_latency1_inst|altecc_0|output_pipeline0c[56] ; 0.255             ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|hmc.amm.amm.data_if_inst|amm_readdata_0[61]                               ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_ECC_DEC_LATENCY_1.GEN_ECC_DEC_LATENCY_1_chanCount[1].GEN_ECC_DEC_LATENCY_1_alteccCount[0].altecc_dec_latency1_inst|altecc_0|output_pipeline0c[61] ; 0.255             ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|hmc.amm.amm.data_if_inst|amm_readdata_0[564]                              ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_ECC_DEC_LATENCY_1.GEN_ECC_DEC_LATENCY_1_chanCount[1].GEN_ECC_DEC_LATENCY_1_alteccCount[7].altecc_dec_latency1_inst|altecc_0|output_pipeline0c[60] ; 0.254             ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


--------------------------------------------
; Global Router Congestion Hotspot Summary ;
--------------------------------------------
No congestion hotspots found where global router short wire usage exceeded 100%.
If the design is hard to route, use other techniques to analyze congestion. Refer to the Estimated Delay Added for Hold Timing section in the Fitter report and routing utilization in the Chip Planner.


--------------------------------------
; Global Router Wire Utilization Map ;
--------------------------------------
This report is unavailable in plain text report export.


+-------------------------------------------------------------------------------+
; Peak Wire Demand Summary                                                      ;
+-----------------+-----------+-----------------------------------+-------------+
; Wire            ; Direction ; Grid [(Xmin, Ymin), (Xmax, Ymax)] ; Peak Demand ;
+-----------------+-----------+-----------------------------------+-------------+
; short           ; right     ; [(60, 136), (71, 143)]            ; 48.854 %    ;
; short           ; left      ; [(156, 272), (167, 279)]          ; 46.607 %    ;
; short           ; up        ; [(156, 256), (167, 263)]          ; 74.167 %    ;
; short           ; down      ; [(84, 192), (95, 199)]            ; 69.306 %    ;
; long high speed ; right     ; [(108, 216), (119, 223)]          ; 99.653 %    ;
; long high speed ; left      ; [(84, 272), (95, 279)]            ; 100.000 %   ;
; long high speed ; up        ; [(0, 224), (11, 231)]             ; 100.000 %   ;
; long high speed ; down      ; [(0, 224), (11, 231)]             ; 100.000 %   ;
+-----------------+-----------+-----------------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Peak Wire Demand Details                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+-----------------+-----------+-----------------------------------+-------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Wire            ; Direction ; Grid [(Xmin, Ymin), (Xmax, Ymax)] ; Peak Demand ; Net Names                                                                                                                                                                                                                                                                                                                                                      ;
+-----------------+-----------+-----------------------------------+-------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; short           ; right     ; [(60, 136), (71, 143)]            ; 48.854 %    ;    High Routing Fan-Out                                                                                                                                                                                                                                                                                                                                        ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|M2SDATAFifo|usenb_fifo.GenFifo[0].fifo|fifo_w_ptr[0]                                                                                                                                                     ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|M2SDATAFifo|usenb_fifo.GenFifo[0].fifo|fifo_w_ptr[1]                                                                                                                                                     ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|M2SDATAFifo|usenb_fifo.GenFifo[0].fifo|fifo_w_ptr[2]                                                                                                                                                     ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|M2SDATAFifo|usenb_fifo.GenFifo[0].fifo|fifo_w_ptr[3]                                                                                                                                                     ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|M2SDATAFifo|usenb_fifo.GenFifo[0].fifo|fifo_w_ptr[4]                                                                                                                                                     ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|M2SDATAFifo|usenb_fifo.GenFifo[0].fifo|fifo_w_ptr[5]                                                                                                                                                     ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|M2SDATAFifo|usenb_fifo.GenFifo[0].fifo|fifo_w_ptr[6]                                                                                                                                                     ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_z1578a_MD|inst_quartus|s0_7_1__core_periphery__data_to_core[31]                                                                                                                                                                                                              ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|M2SDATAFifo|fifo_dout_mux_In[0]~169_ERTM                                                                                                                                                                 ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|M2SDATAFifo|fifo_dout_mux_Q[3]                                                                                                                                                                           ;
; short           ; right     ; [(60, 136), (71, 143)]            ; 48.854 %    ;    Long Distance                                                                                                                                                                                                                                                                                                                                               ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_z1578a_MD|inst_quartus|s0_7_1__core_periphery__data_to_core[31]                                                                                                                                                                                                              ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_z1578a_MD|inst_quartus|s0_7_1__core_periphery__data_to_core[9]                                                                                                                                                                                                               ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|M2SDATAFifo|fifo_dout_mux_Q[55]                                                                                                                                                                          ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|M2SDATAFifo|fifo_dout_mux_Q[33]                                                                                                                                                                          ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|M2SDATAFifo|fifo_dout_mux_Q[35]                                                                                                                                                                          ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|M2SDATAFifo|fifo_dout_mux_Q[59]                                                                                                                                                                          ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|M2SDATAFifo|fifo_dout_mux_Q[34]                                                                                                                                                                          ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|M2SDATAFifo|fifo_dout_mux_Q[29]                                                                                                                                                                          ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|M2SDATAFifo|fifo_dout_mux_Q[3]                                                                                                                                                                           ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|M2SDATAFifo|fifo_dout_mux_Q[26]                                                                                                                                                                          ;
; short           ; left      ; [(156, 272), (167, 279)]          ; 46.607 %    ;    High Routing Fan-Out                                                                                                                                                                                                                                                                                                                                        ;
;     --          ;           ;                                   ;             ; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.bam_cpl|cpl_addr_reg4[3]~SynDup_3                                                                                                                                                                                                                                                                  ;
;     --          ;           ;                                   ;             ; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.bam_cpl|cpl_addr_reg4[3]~SynDup                                                                                                                                                                                                                                                                    ;
;     --          ;           ;                                   ;             ; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.bam_cpl|cpl_addr_reg4[3]~SynDup_7                                                                                                                                                                                                                                                                  ;
;     --          ;           ;                                   ;             ; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.bam_cpl|cpl_addr_reg4[2]~SynDup                                                                                                                                                                                                                                                                    ;
;     --          ;           ;                                   ;             ; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.bam_cpl|cpl_addr_reg4[2]~SynDup_8                                                                                                                                                                                                                                                                  ;
;     --          ;           ;                                   ;             ; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.bam_cpl|cpl_addr_reg4[2]~SynDup_2                                                                                                                                                                                                                                                                  ;
;     --          ;           ;                                   ;             ; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.bam_cpl|cpl_addr_reg4[2]~SynDup_9                                                                                                                                                                                                                                                                  ;
;     --          ;           ;                                   ;             ; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.bam_cpl|cpl_addr_reg4[3]~SynDup_2                                                                                                                                                                                                                                                                  ;
;     --          ;           ;                                   ;             ; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.bam_cpl|cpl_addr_reg4[2]~SynDup_7                                                                                                                                                                                                                                                                  ;
;     --          ;           ;                                   ;             ; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.bam_cpl|cpl_addr_reg4[2]~SynDup_6                                                                                                                                                                                                                                                                  ;
; short           ; left      ; [(156, 272), (167, 279)]          ; 46.607 %    ;    Long Distance                                                                                                                                                                                                                                                                                                                                               ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|din_hdr_endian_f[12]                                                                                                            ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|din_hdr_endian_f[15]                                                                                                            ;
;     --          ;           ;                                   ;             ; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.bam_cpl|cpl_addr_reg4[3]~SynDup                                                                                                                                                                                                                                                                    ;
;     --          ;           ;                                   ;             ; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.pio|bam_sch_intf|tx_data_reg1[68]                                                                                                                                                                                                                                                                  ;
;     --          ;           ;                                   ;             ; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.pio|bam_sch_intf|tx_data_reg1[69]                                                                                                                                                                                                                                                                  ;
;     --          ;           ;                                   ;             ; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.pio|bam_sch_intf|tx_data_reg1[70]                                                                                                                                                                                                                                                                  ;
;     --          ;           ;                                   ;             ; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.bam_cpl|cpl_addr_reg4[2]~SynDup_6                                                                                                                                                                                                                                                                  ;
;     --          ;           ;                                   ;             ; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.bam_cpl|cpl_addr_reg4[2]~SynDup_7                                                                                                                                                                                                                                                                  ;
;     --          ;           ;                                   ;             ; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.bam_cpl|cpl_addr_reg4[2]~SynDup_9                                                                                                                                                                                                                                                                  ;
;     --          ;           ;                                   ;             ; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.bam_cpl|cpl_addr_reg4[3]~SynDup_7                                                                                                                                                                                                                                                                  ;
; short           ; up        ; [(156, 256), (167, 263)]          ; 74.167 %    ;    High Routing Fan-Out                                                                                                                                                                                                                                                                                                                                        ;
;     --          ;           ;                                   ;             ; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.pio|bam_avmm_intf|rd_data_valid_reg~_Duplicate_2                                                                                                                                                                                                                                                   ;
;     --          ;           ;                                   ;             ; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.pio|bam_avmm_intf|cplram_rdaddr_cntr[8]~_Duplicate_18                                                                                                                                                                                                                                              ;
;     --          ;           ;                                   ;             ; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.pio|bam_avmm_intf|cplram_rdaddr_cntr[7]~_Duplicate_16                                                                                                                                                                                                                                              ;
;     --          ;           ;                                   ;             ; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.pio|bam_avmm_intf|cplram_rdaddr_cntr[6]~_Duplicate_14                                                                                                                                                                                                                                              ;
;     --          ;           ;                                   ;             ; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.pio|bam_avmm_intf|cplram_rdaddr_cntr[5]~_Duplicate_12                                                                                                                                                                                                                                              ;
;     --          ;           ;                                   ;             ; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.pio|bam_avmm_intf|cplram_rdaddr_cntr[4]~_Duplicate_10                                                                                                                                                                                                                                              ;
;     --          ;           ;                                   ;             ; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.pio|bam_avmm_intf|cplram_rdaddr_cntr[3]~_Duplicate_8                                                                                                                                                                                                                                               ;
;     --          ;           ;                                   ;             ; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.pio|bam_avmm_intf|cplram_rdaddr_cntr[2]~_Duplicate_6                                                                                                                                                                                                                                               ;
;     --          ;           ;                                   ;             ; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.pio|bam_avmm_intf|cplram_rdaddr_cntr[1]~_Duplicate_4                                                                                                                                                                                                                                               ;
;     --          ;           ;                                   ;             ; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.pio|bam_avmm_intf|cplram_rdaddr_cntr[0]~_Duplicate_2                                                                                                                                                                                                                                               ;
; short           ; up        ; [(156, 256), (167, 263)]          ; 74.167 %    ;    Long Distance                                                                                                                                                                                                                                                                                                                                               ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_68_wirecell                                                                                                                                           ;
;     --          ;           ;                                   ;             ; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.bam_cpl|cmd_reg[28]                                                                                                                                                                                                                                                                                ;
;     --          ;           ;                                   ;             ; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.pio|bam_avmm_intf|read_data_reg[8]                                                                                                                                                                                                                                                                 ;
;     --          ;           ;                                   ;             ; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.pio|bam_avmm_intf|read_data_reg[647]                                                                                                                                                                                                                                                               ;
;     --          ;           ;                                   ;             ; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.pio|bam_avmm_intf|read_data_reg[391]                                                                                                                                                                                                                                                               ;
;     --          ;           ;                                   ;             ; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.pio|bam_avmm_intf|read_data_reg[519]                                                                                                                                                                                                                                                               ;
;     --          ;           ;                                   ;             ; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.pio|bam_avmm_intf|read_data_reg[359]                                                                                                                                                                                                                                                               ;
;     --          ;           ;                                   ;             ; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.pio|bam_avmm_intf|read_data_reg[551]                                                                                                                                                                                                                                                               ;
;     --          ;           ;                                   ;             ; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.pio|bam_avmm_intf|read_data_reg[549]                                                                                                                                                                                                                                                               ;
;     --          ;           ;                                   ;             ; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.bam_cpl|cpl_data_reg3[1001]                                                                                                                                                                                                                                                                        ;
; short           ; down      ; [(84, 192), (95, 199)]            ; 69.306 %    ;    High Routing Fan-Out                                                                                                                                                                                                                                                                                                                                        ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|crd_type_rx_data_fifos[1].rx_data_fifos_s3_s2|s0_data_fifo|dcfifo_component|auto_generated|rdptr_g1p|q[0]~SynDup_wirecell ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|crd_type_rx_data_fifos[1].rx_data_fifos_s3_s2|s1_data_fifo|dcfifo_component|auto_generated|rtl~3                          ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|fifo_data_wr_en_s3_i[2]~SynDup                                                                                            ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|crd_type_rx_data_fifos[2].rx_data_fifos_s3_s2|s1_data_fifo|dcfifo_component|auto_generated|rdptr_g1p|q[1]~SynDup          ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|crd_type_rx_data_fifos[2].rx_data_fifos_s3_s2|s1_data_fifo|dcfifo_component|auto_generated|rdptr_g1p|q[2]~SynDup          ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|crd_type_rx_data_fifos[2].rx_data_fifos_s3_s2|s1_data_fifo|dcfifo_component|auto_generated|rdptr_g1p|q[3]~SynDup          ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|crd_type_rx_data_fifos[2].rx_data_fifos_s3_s2|s1_data_fifo|dcfifo_component|auto_generated|rdptr_g1p|q[4]~SynDup          ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|crd_type_rx_data_fifos[2].rx_data_fifos_s3_s2|s1_data_fifo|dcfifo_component|auto_generated|rdptr_g1p|q[5]~SynDup          ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|crd_type_rx_data_fifos[2].rx_data_fifos_s3_s2|s1_data_fifo|dcfifo_component|auto_generated|rdptr_g1p|q[6]~SynDup          ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|crd_type_rx_data_fifos[2].rx_data_fifos_s3_s2|s1_data_fifo|dcfifo_component|auto_generated|rdptr_g1p|q[7]~SynDup          ;
; short           ; down      ; [(84, 192), (95, 199)]            ; 69.306 %    ;    Long Distance                                                                                                                                                                                                                                                                                                                                               ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|curr_data_cycle[1]~SynDup                                                                                                 ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|curr_data_cycle[1]~SynDup_2                                                                                               ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|curr_data_cycle[0]~SynDup_2                                                                                               ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|fifo_sel_crd_type_s2[0]~1                                                                                                 ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|curr_data_cycle[0]~SynDup                                                                                                 ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|fifo_sel_crd_type[0]~SynDup_17                                                                                            ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|s0_hdr_fifo|dcfifo_component|auto_generated|fifo_altera_syncram|altera_syncram_impl1|q_b[192]                             ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|curr_data_cycle[1]~SynDup_3                                                                                               ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|curr_data_cycle[0]~SynDup_3                                                                                               ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|s0_hdr_fifo|dcfifo_component|auto_generated|fifo_altera_syncram|altera_syncram_impl1|q_b[193]                             ;
; long high speed ; right     ; [(108, 216), (119, 223)]          ; 99.653 %    ;    High Routing Fan-Out                                                                                                                                                                                                                                                                                                                                        ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_top_inst|cxl_io_rx_avst_parser_inst2|parse_trg~SynDup_6RTMUX                                                                                                                                                                       ;
;     --          ;           ;                                   ;             ; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.avst_interface|reserved_status_slot_reg[1]~SynDup_4                                                                                                                                                                                                                                                ;
;     --          ;           ;                                   ;             ; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.avst_interface|hold_sop_reg~0                                                                                                                                                                                                                                                                      ;
;     --          ;           ;                                   ;             ; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.avst_interface|hold_sop_reg~1                                                                                                                                                                                                                                                                      ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_top_inst|cxl_io_rx_avst_parser_inst3|rx_st_passthrough_o~SynDup_3RTMUX                                                                                                                                                             ;
;     --          ;           ;                                   ;             ; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.avst_interface|hold_header_reg[0]~3                                                                                                                                                                                                                                                                ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|pld_rst_n_cp1~SynDup_2                                                                                                                                                                             ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_rst_ctrl_inst|warm_reset~SynDup_18_wirecell                                                                                                                                                                                                                                   ;
;     --          ;           ;                                   ;             ; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.avst_interface|pio_rx_st0_payload_reg[125]                                                                                                                                                                                                                                                         ;
;     --          ;           ;                                   ;             ; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.avst_interface|pio_rx_st0_payload_reg[189]                                                                                                                                                                                                                                                         ;
; long high speed ; right     ; [(108, 216), (119, 223)]          ; 99.653 %    ;    Long Distance                                                                                                                                                                                                                                                                                                                                               ;
;     --          ;           ;                                   ;             ; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.avst_interface|reserved_status_slot_reg[1]~SynDup_4                                                                                                                                                                                                                                                ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_top_inst|cxl_io_rx_avst_parser_inst2|rx_st_data_o[99]                                                                                                                                                                              ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_top_inst|cxl_io_rx_avst_parser_inst2|rx_st_data_o[154]                                                                                                                                                                             ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_top_inst|cxl_io_rx_avst_parser_inst2|rx_st_data_o[90]                                                                                                                                                                              ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_top_inst|cxl_io_rx_avst_parser_inst2|rx_st_data_o[122]                                                                                                                                                                             ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_top_inst|cxl_io_rx_avst_parser_inst2|rx_st_data_o[121]                                                                                                                                                                             ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_top_inst|cxl_io_rx_avst_parser_inst2|rx_st_data_o[186]                                                                                                                                                                             ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_top_inst|cxl_io_rx_avst_parser_inst2|rx_st_data_o[25]                                                                                                                                                                              ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_top_inst|cxl_io_rx_avst_parser_inst2|rx_st_data_o[26]                                                                                                                                                                              ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_top_inst|cxl_io_rx_avst_parser_inst2|rx_st_data_o[91]                                                                                                                                                                              ;
; long high speed ; left      ; [(84, 272), (95, 279)]            ; 100.000 %   ;    High Routing Fan-Out                                                                                                                                                                                                                                                                                                                                        ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|u_rnr_cxl_ehp_pack_lut|u_data_fifo|wr_ptr[4]~_Duplicate_10                                                                                                                                           ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|u_rnr_cxl_ehp_pack_lut|u_data_fifo|wr_ptr[3]~_Duplicate_8                                                                                                                                            ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|u_rnr_cxl_ehp_pack_lut|u_data_fifo|wr_ptr[2]~_Duplicate_6                                                                                                                                            ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|u_rnr_cxl_ehp_pack_lut|u_data_fifo|wr_ptr[1]~_Duplicate_4                                                                                                                                            ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|u_rnr_cxl_ehp_pack_lut|u_data_fifo|wr_ptr[0]~_Duplicate_2                                                                                                                                            ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|u_rnr_cxl_ehp_pack_lut|u_hdr_fifo|wr_ptr[4]                                                                                                                                                          ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|u_rnr_cxl_ehp_pack_lut|u_hdr_fifo|wr_ptr[0]                                                                                                                                                          ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|u_rnr_cxl_ehp_pack_lut|u_hdr_fifo|wr_ptr[1]                                                                                                                                                          ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|u_rnr_cxl_ehp_pack_lut|u_hdr_fifo|wr_ptr[2]                                                                                                                                                          ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|u_rnr_cxl_ehp_pack_lut|u_hdr_fifo|wr_ptr[3]                                                                                                                                                          ;
; long high speed ; left      ; [(84, 272), (95, 279)]            ; 100.000 %   ;    Long Distance                                                                                                                                                                                                                                                                                                                                               ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|u_rnr_cxl_ehp_pack_lut|data_in_p1.data[0][81]                                                                                                                                                        ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|u_rnr_cxl_ehp_pack_lut|data_in_p1.data[0][82]                                                                                                                                                        ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|u_rnr_cxl_ehp_pack_lut|data_in_p1.data[0][80]                                                                                                                                                        ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|u_rnr_cxl_ehp_pack_lut|data_in_p1.data[0][79]                                                                                                                                                        ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|u_rnr_cxl_ehp_pack_lut|data_in_p1.data[0][83]                                                                                                                                                        ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|u_rnr_cxl_ehp_pack_lut|data_in_p1.data[0][78]                                                                                                                                                        ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|u_rnr_cxl_ehp_pack_lut|data_in_p1.data[0][76]                                                                                                                                                        ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|u_rnr_cxl_ehp_pack_lut|metadata_in_p1.prefix[0][13]                                                                                                                                                  ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|u_rnr_cxl_ehp_pack_lut|hdr_in_p1.hdr[0][85]                                                                                                                                                          ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|u_rnr_cxl_ehp_pack_lut|data_in_p1.data[1][82]                                                                                                                                                        ;
; long high speed ; up        ; [(0, 224), (11, 231)]             ; 100.000 %   ;    High Routing Fan-Out                                                                                                                                                                                                                                                                                                                                        ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_tx_wrapper|o_aib_9_tx_data_reg[58]~ERTM0                                                                                                                                                                    ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_tx_wrapper|o_aib_9_tx_data_reg[63]~ERTM0                                                                                                                                                                    ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_tx_wrapper|o_aib_9_tx_data_reg[65]~ERTM0                                                                                                                                                                    ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_tx_wrapper|o_aib_9_tx_data_reg[71]~ERTM0                                                                                                                                                                    ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_tx_wrapper|o_aib_9_tx_data[77]                                                                                                                                                                              ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|cxl_memexp_sip_aibsw_if_top_inst|cxl_memexp_sip_aibsw_if_ingress_inst|H2D_Req_CrdRtn_o~ERTM                                                                                                                                                                      ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|cxl_memexp_sip_aibsw_if_top_inst|cxl_memexp_sip_aibsw_if_ingress_inst|H2D_Data1_CrdRtn_o~ERTM                                                                                                                                                                    ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|cxl_memexp_sip_aibsw_if_top_inst|cxl_memexp_sip_aibsw_if_ingress_inst|H2D_Data0_CrdRtn_o~ERTM                                                                                                                                                                    ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|cxl_memexp_sip_aibsw_if_top_inst|cxl_memexp_sip_aibsw_if_ingress_inst|M2S_Req_CrdRtn_o~ERTM                                                                                                                                                                      ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|cxl_memexp_sip_aibsw_if_top_inst|cxl_memexp_sip_aibsw_if_ingress_inst|M2S_RwD1_CrdRtn_o~ERTM                                                                                                                                                                     ;
; long high speed ; up        ; [(0, 224), (11, 231)]             ; 100.000 %   ;    Long Distance                                                                                                                                                                                                                                                                                                                                               ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_tx_wrapper|u_rnr_cxl_memcache_tx_wrapper|d2h_data_frame1_fifo_inst|INT_MEMORY_RAM.buff_inst|auto_generated|altera_syncram_impl1|q_b[433]                                                                    ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_tx_wrapper|u_rnr_cxl_memcache_tx_wrapper|d2h_data_frame1_fifo_inst|INT_MEMORY_RAM.buff_inst|auto_generated|altera_syncram_impl1|q_b[434]                                                                    ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_tx_wrapper|u_rnr_cxl_memcache_tx_wrapper|d2h_data_frame1_fifo_inst|INT_MEMORY_RAM.buff_inst|auto_generated|altera_syncram_impl1|q_b[436]                                                                    ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_tx_wrapper|u_rnr_cxl_memcache_tx_wrapper|d2h_data_frame1_fifo_inst|INT_MEMORY_RAM.buff_inst|auto_generated|altera_syncram_impl1|q_b[437]                                                                    ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_tx_wrapper|u_rnr_cxl_memcache_tx_wrapper|d2h_data_frame1_fifo_inst|INT_MEMORY_RAM.buff_inst|auto_generated|altera_syncram_impl1|q_b[443]                                                                    ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|cxl_memexp_sip_aibsw_if_top_inst|cxl_memexp_sip_aibsw_if_ingress_inst|H2D_Req_CrdRtn_o~ERTM                                                                                                                                                                      ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|cxl_memexp_sip_aibsw_if_top_inst|cxl_memexp_sip_aibsw_if_ingress_inst|H2D_Data1_CrdRtn_o~ERTM                                                                                                                                                                    ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|cxl_memexp_sip_aibsw_if_top_inst|cxl_memexp_sip_aibsw_if_ingress_inst|H2D_Data0_CrdRtn_o~ERTM                                                                                                                                                                    ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|cxl_memexp_sip_aibsw_if_top_inst|cxl_memexp_sip_aibsw_if_ingress_inst|M2S_Req_CrdRtn_o~ERTM                                                                                                                                                                      ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|cxl_memexp_sip_aibsw_if_top_inst|cxl_memexp_sip_aibsw_if_ingress_inst|M2S_RwD1_CrdRtn_o~ERTM                                                                                                                                                                     ;
; long high speed ; down      ; [(0, 224), (11, 231)]             ; 100.000 %   ;    High Routing Fan-Out                                                                                                                                                                                                                                                                                                                                        ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|u_rnr__full_ehp2aib|frame0_sopeop_ff.st_data_parity[1]~ERTM0                                                                                                                                         ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|u_rnr__full_ehp2aib|frame0_sopeop_ff.st_data_parity[9]~ERTM0                                                                                                                                         ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_z1578a_MD|inst_quartus|s0_120_1__core_periphery__data_to_core[57]                                                                                                                                                                                                            ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_tx_wrapper|u_rnr_cxl_memcache_tx_wrapper|d2h_data_frame0_fifo_inst|INT_MEMORY_RAM.buff_inst|auto_generated|altera_syncram_impl1|q_b[231]                                                                    ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_z1578a_MD|inst_quartus|s0_121_1__core_periphery__data_to_core[105]                                                                                                                                                                                                           ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_z1578a_MD|inst_quartus|s0_120_1__core_periphery__data_to_core[33]                                                                                                                                                                                                            ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_z1578a_MD|inst_quartus|s0_120_1__core_periphery__data_to_core[36]                                                                                                                                                                                                            ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_z1578a_MD|inst_quartus|s0_120_1__core_periphery__data_to_core[84]                                                                                                                                                                                                            ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_z1578a_MD|inst_quartus|s0_120_1__core_periphery__data_to_core[86]                                                                                                                                                                                                            ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_z1578a_MD|inst_quartus|s0_120_1__core_periphery__data_to_core[105]                                                                                                                                                                                                           ;
; long high speed ; down      ; [(0, 224), (11, 231)]             ; 100.000 %   ;    Long Distance                                                                                                                                                                                                                                                                                                                                               ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_tx_wrapper|u_rnr_cxl_memcache_tx_wrapper|d2h_data_frame0_fifo_inst|INT_MEMORY_RAM.buff_inst|auto_generated|altera_syncram_impl1|q_b[231]                                                                    ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|u_rnr__full_ehp2aib|frame0_sopeop_ff.st_data_parity[1]~ERTM0                                                                                                                                         ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|u_rnr__full_ehp2aib|frame0_sopeop_ff.st_data_parity[9]~ERTM0                                                                                                                                         ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_z1578a_MD|inst_quartus|s0_121_1__core_periphery__data_to_core[105]                                                                                                                                                                                                           ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_z1578a_MD|inst_quartus|s0_120_1__core_periphery__data_to_core[74]                                                                                                                                                                                                            ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_z1578a_MD|inst_quartus|s0_120_1__core_periphery__data_to_core[102]                                                                                                                                                                                                           ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_z1578a_MD|inst_quartus|s0_120_1__core_periphery__data_to_core[69]                                                                                                                                                                                                            ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_z1578a_MD|inst_quartus|s0_120_1__core_periphery__data_to_core[93]                                                                                                                                                                                                            ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_z1578a_MD|inst_quartus|s0_120_1__core_periphery__data_to_core[63]                                                                                                                                                                                                            ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_z1578a_MD|inst_quartus|s0_120_1__core_periphery__data_to_core[58]                                                                                                                                                                                                            ;
+-----------------+-----------+-----------------------------------+-------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Peak Total Grid Crossings                                                                                                                                                                                                                              ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+
; Net Name                                                                                                                                                                                                                        ; Total Grid Crossings ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+
; ~GND                                                                                                                                                                                                                            ; 190                  ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|perst_and_pwrgd                           ; 96                   ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~SynDup_188          ; 83                   ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~SynDup_56           ; 82                   ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~SynDup_161          ; 82                   ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~SynDup_131          ; 81                   ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|i5450                         ; 81                   ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~SynDup_164          ; 81                   ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~SynDup_47           ; 80                   ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~SynDup_14           ; 79                   ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~SynDup_143          ; 79                   ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~SynDup_140          ; 79                   ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~SynDup_128          ; 79                   ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~SynDup_8            ; 78                   ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~SynDup_104          ; 78                   ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~SynDup_92           ; 78                   ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~SynDup_173          ; 78                   ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~SynDup_193          ; 78                   ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~SynDup_219          ; 78                   ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~SynDup_146          ; 78                   ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~SynDup_158          ; 78                   ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~SynDup_71           ; 78                   ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~SynDup_77           ; 77                   ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~SynDup_53           ; 77                   ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~SynDup_68           ; 77                   ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~SynDup_32           ; 77                   ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~SynDup_204          ; 77                   ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~SynDup_149          ; 77                   ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|lookup_entry_tag[5]~SynDup_18 ; 77                   ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~SynDup_170          ; 76                   ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~SynDup_152          ; 76                   ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~SynDup_80           ; 76                   ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~SynDup_107          ; 76                   ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~SynDup_167          ; 76                   ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~SynDup_192          ; 76                   ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~SynDup_101          ; 76                   ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~SynDup_20           ; 76                   ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~SynDup_233          ; 76                   ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~SynDup_62           ; 76                   ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~SynDup_26           ; 76                   ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~SynDup_240          ; 76                   ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~SynDup_44           ; 76                   ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~SynDup_59           ; 76                   ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~SynDup_232          ; 75                   ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~SynDup_98           ; 75                   ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~SynDup_35           ; 75                   ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~SynDup_182          ; 75                   ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~SynDup_17           ; 75                   ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~SynDup_110          ; 75                   ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~SynDup_50           ; 75                   ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+


