<?xml version="1.0" encoding="UTF-8"?>
<GenRun Id="synth_1" LaunchPart="xc7a100tcsg324-1" LaunchTime="1525513194">
  <File Type="PA-TCL" Name="Board_Nexys4DDR.tcl"/>
  <File Type="REPORTS-TCL" Name="Board_Nexys4DDR_reports.tcl"/>
  <File Type="RDS-RDS" Name="Board_Nexys4DDR.vds"/>
  <File Type="RDS-DCP" Name="Board_Nexys4DDR.dcp"/>
  <File Type="RDS-UTIL-PB" Name="Board_Nexys4DDR_utilization_synth.pb"/>
  <File Type="RDS-UTIL" Name="Board_Nexys4DDR_utilization_synth.rpt"/>
  <FileSet Name="sources" Type="DesignSrcs" RelSrcDir="$PSRCDIR/sources_1">
    <Filter Type="Srcs"/>
    <File Path="$PSRCDIR/sources_1/imports/J1Sc/src/main/vhdl/arch/Nexys4DDR/PLL.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../src/main/vhdl/arch/Nexys4DDR/PLL.vhd"/>
        <Attr Name="ImportTime" Val="1514110635"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/J1Sc/gen/src/vhdl/J1Nexys4X.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../gen/src/vhdl/J1Nexys4X.vhd"/>
        <Attr Name="ImportTime" Val="1521724658"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/J1Sc/src/main/vhdl/arch/Nexys4DDR/Board_Nexys4DDR.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../src/main/vhdl/arch/Nexys4DDR/Board_Nexys4DDR.vhd"/>
        <Attr Name="ImportTime" Val="1514110635"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="DesignMode" Val="RTL"/>
      <Option Name="TopModule" Val="Board_Nexys4DDR"/>
      <Option Name="TopAutoSet" Val="TRUE"/>
    </Config>
  </FileSet>
  <FileSet Name="constrs_in" Type="Constrs" RelSrcDir="$PSRCDIR/constrs_1">
    <Filter Type="Constrs"/>
    <File Path="$PSRCDIR/constrs_1/imports/nexys4ddr/Clocks.xdc">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../src/main/xilinx/nexys4ddr/Clocks.xdc"/>
        <Attr Name="ImportTime" Val="1514110635"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/constrs_1/imports/nexys4ddr/Debug.xdc">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../src/main/xilinx/nexys4ddr/Debug.xdc"/>
        <Attr Name="ImportTime" Val="1514110635"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/constrs_1/imports/nexys4ddr/Pins.xdc">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../src/main/xilinx/nexys4ddr/Pins.xdc"/>
        <Attr Name="ImportTime" Val="1514110635"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="ConstrsType" Val="XDC"/>
    </Config>
  </FileSet>
  <Strategy Version="1" Minor="2">
    <StratHandle Name="Vivado Synthesis Defaults" Flow="Vivado Synthesis 2018"/>
    <Step Id="synth_design"/>
  </Strategy>
</GenRun>
