<?xml version="1.0" encoding="UTF-8"?>
<efxpt:design_db name="Ti60_Demo" device_def="Ti60F100S3F2" location="E:\3_1\FPGA\TRY\12_Ti60F100_SC130GS_850nm_HDMI_720P" version="2023.2.307" db_version="20232999" last_change_date="Wed Sep 25 22:15:40 2024" xmlns:efxpt="http://www.efinixinc.com/peri_design_db" xmlns:xsi="http://www.w3.org/2001/XMLSchema-instance" xsi:schemaLocation="http://www.efinixinc.com/peri_design_db peri_design_db.xsd ">
    <efxpt:device_info>
        <efxpt:iobank_info>
            <efxpt:iobank name="1A_4B" iostd="1.8 V LVCMOS" is_dyn_voltage="false" mode_sel_name="1A_4B_MODE_SEL"/>
            <efxpt:iobank name="1B" iostd="1.2 V LVCMOS" is_dyn_voltage="false" mode_sel_name="1B_MODE_SEL"/>
            <efxpt:iobank name="2A_2B" iostd="1.8 V LVCMOS" is_dyn_voltage="false" mode_sel_name="2A_2B_MODE_SEL"/>
            <efxpt:iobank name="3A" iostd="1.2 V LVCMOS" is_dyn_voltage="false" mode_sel_name="3A_MODE_SEL"/>
            <efxpt:iobank name="3B_4A" iostd="1.2 V LVCMOS" is_dyn_voltage="false" mode_sel_name="3B_4A_MODE_SEL"/>
            <efxpt:iobank name="BL" iostd="1.8 V LVCMOS" is_dyn_voltage="false" mode_sel_name="BL_MODE_SEL"/>
        </efxpt:iobank_info>
        <efxpt:ctrl_info>
            <efxpt:ctrl name="cfg" ctrl_def="CONFIG_CTRL0" clock_name="" is_clk_invert="false" cbsel_bus_name="cfg_CBSEL" config_ctrl_name="cfg_CONFIG" ena_capture_name="cfg_ENA" error_status_name="cfg_ERROR" um_signal_status_name="cfg_USR_STATUS" is_remote_update_enable="false" is_user_mode_enable="false"/>
        </efxpt:ctrl_info>
        <efxpt:seu_info>
            <efxpt:seu name="seu" block_def="CONFIG_SEU0" mode="auto" ena_detect="false" wait_interval="0">
                <efxpt:gen_pin>
                    <efxpt:pin name="seu_START" type_name="START" is_bus="false"/>
                    <efxpt:pin name="seu_RST" type_name="RST" is_bus="false"/>
                    <efxpt:pin name="seu_INJECT_ERROR" type_name="INJECT_ERROR" is_bus="false"/>
                    <efxpt:pin name="seu_CONFIG" type_name="CONFIG" is_bus="false"/>
                    <efxpt:pin name="seu_ERROR" type_name="ERROR" is_bus="false"/>
                    <efxpt:pin name="seu_DONE" type_name="DONE" is_bus="false"/>
                </efxpt:gen_pin>
            </efxpt:seu>
        </efxpt:seu_info>
        <efxpt:clkmux_info>
            <efxpt:clkmux name="CLKMUX_B" block_def="CLKMUX_B" is_mux_bot0_dyn="false" is_mux_bot7_dyn="false">
                <efxpt:gen_pin>
                    <efxpt:pin name="" type_name="ROUTE0" is_bus="false"/>
                    <efxpt:pin name="" type_name="DYN_MUX_SEL_7" is_bus="true"/>
                    <efxpt:pin name="" type_name="DYN_MUX_OUT_7" is_bus="false"/>
                    <efxpt:pin name="" type_name="ROUTE1" is_bus="false" is_clk="true" is_clk_invert="false"/>
                    <efxpt:pin name="" type_name="ROUTE2" is_bus="false" is_clk="true" is_clk_invert="false"/>
                    <efxpt:pin name="" type_name="ROUTE3" is_bus="false" is_clk="true" is_clk_invert="false"/>
                    <efxpt:pin name="" type_name="DYN_MUX_OUT_0" is_bus="false"/>
                    <efxpt:pin name="" type_name="DYN_MUX_SEL_0" is_bus="true"/>
                </efxpt:gen_pin>
            </efxpt:clkmux>
            <efxpt:clkmux name="CLKMUX_L" block_def="CLKMUX_L" is_mux_bot0_dyn="false" is_mux_bot7_dyn="false">
                <efxpt:gen_pin>
                    <efxpt:pin name="" type_name="ROUTE0" is_bus="false"/>
                    <efxpt:pin name="" type_name="DYN_MUX_SEL_7" is_bus="true"/>
                    <efxpt:pin name="" type_name="DYN_MUX_OUT_7" is_bus="false"/>
                    <efxpt:pin name="" type_name="ROUTE1" is_bus="false" is_clk="true" is_clk_invert="false"/>
                    <efxpt:pin name="" type_name="ROUTE2" is_bus="false" is_clk="true" is_clk_invert="false"/>
                    <efxpt:pin name="" type_name="ROUTE3" is_bus="false" is_clk="true" is_clk_invert="false"/>
                    <efxpt:pin name="" type_name="DYN_MUX_OUT_0" is_bus="false"/>
                    <efxpt:pin name="" type_name="DYN_MUX_SEL_0" is_bus="true"/>
                </efxpt:gen_pin>
            </efxpt:clkmux>
            <efxpt:clkmux name="CLKMUX_R" block_def="CLKMUX_R" is_mux_bot0_dyn="false" is_mux_bot7_dyn="false">
                <efxpt:gen_pin>
                    <efxpt:pin name="" type_name="ROUTE0" is_bus="false"/>
                    <efxpt:pin name="" type_name="DYN_MUX_SEL_7" is_bus="true"/>
                    <efxpt:pin name="" type_name="DYN_MUX_OUT_7" is_bus="false"/>
                    <efxpt:pin name="" type_name="ROUTE1" is_bus="false" is_clk="true" is_clk_invert="false"/>
                    <efxpt:pin name="" type_name="ROUTE2" is_bus="false" is_clk="true" is_clk_invert="false"/>
                    <efxpt:pin name="" type_name="ROUTE3" is_bus="false" is_clk="true" is_clk_invert="false"/>
                    <efxpt:pin name="" type_name="DYN_MUX_OUT_0" is_bus="false"/>
                    <efxpt:pin name="" type_name="DYN_MUX_SEL_0" is_bus="true"/>
                </efxpt:gen_pin>
            </efxpt:clkmux>
            <efxpt:clkmux name="CLKMUX_T" block_def="CLKMUX_T" is_mux_bot0_dyn="false" is_mux_bot7_dyn="false">
                <efxpt:gen_pin>
                    <efxpt:pin name="" type_name="ROUTE0" is_bus="false"/>
                    <efxpt:pin name="" type_name="DYN_MUX_SEL_7" is_bus="true"/>
                    <efxpt:pin name="" type_name="DYN_MUX_OUT_7" is_bus="false"/>
                    <efxpt:pin name="" type_name="ROUTE1" is_bus="false" is_clk="true" is_clk_invert="false"/>
                    <efxpt:pin name="" type_name="ROUTE2" is_bus="false" is_clk="true" is_clk_invert="false"/>
                    <efxpt:pin name="" type_name="ROUTE3" is_bus="false" is_clk="true" is_clk_invert="false"/>
                    <efxpt:pin name="" type_name="DYN_MUX_OUT_0" is_bus="false"/>
                    <efxpt:pin name="" type_name="DYN_MUX_SEL_0" is_bus="true"/>
                </efxpt:gen_pin>
            </efxpt:clkmux>
        </efxpt:clkmux_info>
        <efxpt:ext_flash_ctrl_info>
            <efxpt:ext_flash_ctrl ena_ext_flash_ctrl="false"/>
        </efxpt:ext_flash_ctrl_info>
    </efxpt:device_info>
    <efxpt:gpio_info>
        <efxpt:comp_gpio name="clk_27m" gpio_def="GPIOL_P_18" mode="input" bus_name="" io_standard="1.2 V LVCMOS">
            <efxpt:input_config name="clk_27m" name_ddio_lo="" conn_type="pll_clkin" is_register="false" clock_name="" is_clock_inverted="false" pull_option="none" is_schmitt_trigger="false" ddio_type="none" is_bus_hold="false" delay="0" is_serial="false" is_dyn_delay="false" fastclk_name="" pullup_ena_name="clk_27m_PULL_UP_ENA" dyn_delay_en_name="clk_27m_DLY_ENA" dyn_delay_reset_name="clk_27m_DLY_RST" dyn_delay_ctrl_name="clk_27m_DLY_CTRL" clkmux_buf_name=""/>
        </efxpt:comp_gpio>
        <efxpt:comp_gpio name="csi2_sda_io" gpio_def="GPIOL_N_15" mode="inout" bus_name="" io_standard="1.2 V LVCMOS">
            <efxpt:input_config name="csi2_sda_i" name_ddio_lo="" conn_type="normal" is_register="false" clock_name="" is_clock_inverted="false" pull_option="none" is_schmitt_trigger="false" ddio_type="none" is_bus_hold="false" delay="0" is_serial="false" is_dyn_delay="false" fastclk_name="" pullup_ena_name="csi2_sda_io_PULL_UP_ENA" dyn_delay_en_name="csi2_sda_io_DLY_ENA" dyn_delay_reset_name="csi2_sda_io_DLY_RST" dyn_delay_ctrl_name="csi2_sda_io_DLY_CTRL" clkmux_buf_name=""/>
            <efxpt:output_config name="csi2_sda_o" name_ddio_lo="" register_option="none" clock_name="" is_clock_inverted="false" is_slew_rate="false" tied_option="none" ddio_type="none" delay="0" is_serial="false" drive_strength="2" fastclk_name=""/>
            <efxpt:output_enable_config name="csi2_sda_oe" is_register="false" clock_name="" is_clock_inverted="false" name_oen="csi2_sda_io_OEN"/>
        </efxpt:comp_gpio>
        <efxpt:comp_gpio name="csi_trig_io" gpio_def="GPIOT_P_01" mode="inout" bus_name="" io_standard="1.8 V LVCMOS">
            <efxpt:input_config name="csi_trig_i" name_ddio_lo="" conn_type="normal" is_register="false" clock_name="" is_clock_inverted="false" pull_option="none" is_schmitt_trigger="false" ddio_type="none" is_bus_hold="false" delay="0" is_serial="false" is_dyn_delay="false" fastclk_name="" pullup_ena_name="csi_trig_io_PULL_UP_ENA" dyn_delay_en_name="csi_trig_io_DLY_ENA" dyn_delay_reset_name="csi_trig_io_DLY_RST" dyn_delay_ctrl_name="csi_trig_io_DLY_CTRL" clkmux_buf_name=""/>
            <efxpt:output_config name="csi_trig_o" name_ddio_lo="" register_option="none" clock_name="" is_clock_inverted="false" is_slew_rate="false" tied_option="none" ddio_type="none" delay="0" is_serial="false" drive_strength="4" fastclk_name=""/>
            <efxpt:output_enable_config name="csi_trig_oe" is_register="false" clock_name="" is_clock_inverted="false" name_oen="csi_trig_io_OEN"/>
        </efxpt:comp_gpio>
        <efxpt:comp_gpio name="csi_tx_scl_io" gpio_def="GPIOL_N_17" mode="inout" bus_name="" io_standard="1.2 V LVCMOS">
            <efxpt:input_config name="csi_tx_scl_i" name_ddio_lo="" conn_type="normal" is_register="false" clock_name="" is_clock_inverted="false" pull_option="none" is_schmitt_trigger="false" ddio_type="none" is_bus_hold="false" delay="0" is_serial="false" is_dyn_delay="false" fastclk_name="" pullup_ena_name="csi_tx_scl_io_PULL_UP_ENA" dyn_delay_en_name="csi_tx_scl_io_DLY_ENA" dyn_delay_reset_name="csi_tx_scl_io_DLY_RST" dyn_delay_ctrl_name="csi_tx_scl_io_DLY_CTRL" clkmux_buf_name=""/>
            <efxpt:output_config name="csi_tx_scl_o" name_ddio_lo="" register_option="none" clock_name="" is_clock_inverted="false" is_slew_rate="false" tied_option="none" ddio_type="none" delay="0" is_serial="false" drive_strength="2" fastclk_name=""/>
            <efxpt:output_enable_config name="csi_tx_scl_oe" is_register="false" clock_name="" is_clock_inverted="false" name_oen="csi_tx_scl_io_OEN"/>
        </efxpt:comp_gpio>
        <efxpt:comp_gpio name="csi_tx_sda_io" gpio_def="GPIOL_P_17" mode="inout" bus_name="" io_standard="1.2 V LVCMOS">
            <efxpt:input_config name="csi_tx_sda_i" name_ddio_lo="" conn_type="normal" is_register="false" clock_name="" is_clock_inverted="false" pull_option="none" is_schmitt_trigger="false" ddio_type="none" is_bus_hold="false" delay="0" is_serial="false" is_dyn_delay="false" fastclk_name="" pullup_ena_name="csi_tx_sda_io_PULL_UP_ENA" dyn_delay_en_name="csi_tx_sda_io_DLY_ENA" dyn_delay_reset_name="csi_tx_sda_io_DLY_RST" dyn_delay_ctrl_name="csi_tx_sda_io_DLY_CTRL" clkmux_buf_name=""/>
            <efxpt:output_config name="csi_tx_sda_o" name_ddio_lo="" register_option="none" clock_name="" is_clock_inverted="false" is_slew_rate="false" tied_option="none" ddio_type="none" delay="0" is_serial="false" drive_strength="2" fastclk_name=""/>
            <efxpt:output_enable_config name="csi_tx_sda_oe" is_register="false" clock_name="" is_clock_inverted="false" name_oen="csi_tx_sda_io_OEN"/>
        </efxpt:comp_gpio>
        <efxpt:comp_gpio name="dsi_pwm_o" gpio_def="GPIOL_P_15" mode="output" bus_name="" io_standard="1.2 V LVCMOS">
            <efxpt:output_config name="dsi_pwm_o" name_ddio_lo="" register_option="none" clock_name="" is_clock_inverted="false" is_slew_rate="false" tied_option="none" ddio_type="none" delay="0" is_serial="false" drive_strength="2" fastclk_name=""/>
        </efxpt:comp_gpio>
        <efxpt:comp_gpio name="led_o" gpio_def="GPIOL_N_18" mode="output" bus_name="" io_standard="1.2 V LVCMOS">
            <efxpt:output_config name="led_o" name_ddio_lo="" register_option="none" clock_name="" is_clock_inverted="false" is_slew_rate="false" tied_option="none" ddio_type="none" delay="0" is_serial="false" drive_strength="2" fastclk_name=""/>
        </efxpt:comp_gpio>
        <efxpt:comp_gpio name="uart_rx_i" gpio_def="GPIOR_N_19" mode="input" bus_name="" io_standard="1.2 V LVCMOS">
            <efxpt:input_config name="uart_rx_i" name_ddio_lo="" conn_type="normal" is_register="false" clock_name="" is_clock_inverted="false" pull_option="weak pullup" is_schmitt_trigger="false" ddio_type="none" is_bus_hold="false" delay="0" is_serial="false" is_dyn_delay="false" fastclk_name="" pullup_ena_name="uart_rx_i_PULL_UP_ENA" dyn_delay_en_name="uart_rx_i_DLY_ENA" dyn_delay_reset_name="uart_rx_i_DLY_RST" dyn_delay_ctrl_name="uart_rx_i_DLY_CTRL" clkmux_buf_name=""/>
        </efxpt:comp_gpio>
        <efxpt:comp_gpio name="uart_tx_o" gpio_def="GPIOR_P_19" mode="output" bus_name="" io_standard="1.2 V LVCMOS">
            <efxpt:output_config name="uart_tx_o" name_ddio_lo="" register_option="none" clock_name="" is_clock_inverted="false" is_slew_rate="false" tied_option="none" ddio_type="none" delay="0" is_serial="false" drive_strength="2" fastclk_name=""/>
        </efxpt:comp_gpio>
        <efxpt:global_unused_config state="input with weak pullup"/>
    </efxpt:gpio_info>
    <efxpt:pll_info>
        <efxpt:pll name="hbram_pll" pll_def="PLL_TR0" ref_clock_name="sys_clk_i" ref_clock_freq="123.7500" multiplier="2" pre_divider="1" post_divider="4" reset_name="hbramClk_pll_rstn_o" locked_name="hbramClk_pll_lock" is_ipfrz="false" is_bypass_lock="true">
            <efxpt:adv_prop ref_clock_mode="core" ref_clock1_name="" ext_ref_clock_id="2" clksel_name="" feedback_clock_name="hbramClk" feedback_mode="core"/>
            <efxpt:gen_pin>
                <efxpt:pin name="hbramClk_shift_ena" type_name="SHIFT_ENA" is_bus="false"/>
                <efxpt:pin name="" type_name="DESKEWED" is_bus="false"/>
                <efxpt:pin name="hbramClk_shift" type_name="SHIFT" is_bus="false"/>
                <efxpt:pin name="hbramClk_shift_sel" type_name="SHIFT_SEL" is_bus="false"/>
            </efxpt:gen_pin>
            <efxpt:comp_output_clock name="hbramClk" number="0" out_divider="4" is_dyn_phase="false" phase_setting="0" is_inverted="false">
                <efxpt:gen_pin/>
            </efxpt:comp_output_clock>
            <efxpt:comp_output_clock name="hbramClk90" number="1" out_divider="4" is_dyn_phase="false" phase_setting="2" is_inverted="false">
                <efxpt:gen_pin/>
            </efxpt:comp_output_clock>
            <efxpt:comp_output_clock name="hbramClk_Cal" number="2" out_divider="4" is_dyn_phase="true" phase_setting="0" is_inverted="false">
                <efxpt:gen_pin/>
            </efxpt:comp_output_clock>
            <efxpt:comp_prop/>
        </efxpt:pll>
        <efxpt:pll name="hdmi_pll" pll_def="PLL_TL0" ref_clock_name="" ref_clock_freq="27.0000" multiplier="1" pre_divider="1" post_divider="1" reset_name="hdmi_pll_rstn_o" locked_name="hdmi_pll_lock" is_ipfrz="false" is_bypass_lock="true">
            <efxpt:adv_prop ref_clock_mode="external" ref_clock1_name="" ext_ref_clock_id="2" clksel_name="" feedback_clock_name="sensor_xclk_i" feedback_mode="core"/>
            <efxpt:gen_pin>
                <efxpt:pin name="" type_name="SHIFT_ENA" is_bus="false"/>
                <efxpt:pin name="" type_name="DESKEWED" is_bus="false"/>
                <efxpt:pin name="" type_name="SHIFT" is_bus="true"/>
                <efxpt:pin name="" type_name="SHIFT_SEL" is_bus="true"/>
            </efxpt:gen_pin>
            <efxpt:comp_output_clock name="hdmi_pixel_10x" number="0" out_divider="4" is_dyn_phase="false" phase_setting="3" is_inverted="false">
                <efxpt:gen_pin/>
            </efxpt:comp_output_clock>
            <efxpt:comp_output_clock name="hdmi_pixel" number="1" out_divider="40" is_dyn_phase="false" phase_setting="0" is_inverted="false">
                <efxpt:gen_pin/>
            </efxpt:comp_output_clock>
            <efxpt:comp_output_clock name="sensor_xclk_i" number="2" out_divider="110" is_dyn_phase="false" phase_setting="0" is_inverted="false">
                <efxpt:gen_pin/>
            </efxpt:comp_output_clock>
            <efxpt:comp_output_clock name="sys_clk_i" number="3" out_divider="30" is_dyn_phase="false" phase_setting="0" is_inverted="false">
                <efxpt:gen_pin/>
            </efxpt:comp_output_clock>
            <efxpt:comp_prop/>
        </efxpt:pll>
        <efxpt:pll name="dsi_pll" pll_def="PLL_BR0" ref_clock_name="sys_clk_i" ref_clock_freq="123.7500" multiplier="1" pre_divider="4" post_divider="1" reset_name="dsi_pll_rstn_o" locked_name="dsi_pll_lock" is_ipfrz="false" is_bypass_lock="true">
            <efxpt:adv_prop ref_clock_mode="core" ref_clock1_name="" ext_ref_clock_id="2" clksel_name="" feedback_clock_name="dsi_fb_i" feedback_mode="core"/>
            <efxpt:gen_pin>
                <efxpt:pin name="" type_name="SHIFT_ENA" is_bus="false"/>
                <efxpt:pin name="" type_name="DESKEWED" is_bus="false"/>
                <efxpt:pin name="" type_name="SHIFT" is_bus="true"/>
                <efxpt:pin name="" type_name="SHIFT_SEL" is_bus="true"/>
            </efxpt:gen_pin>
            <efxpt:comp_output_clock name="dsi_serclk_i" number="0" out_divider="4" is_dyn_phase="false" phase_setting="1" is_inverted="false">
                <efxpt:gen_pin/>
            </efxpt:comp_output_clock>
            <efxpt:comp_output_clock name="dsi_txcclk_i" number="1" out_divider="4" is_dyn_phase="false" phase_setting="3" is_inverted="false">
                <efxpt:gen_pin/>
            </efxpt:comp_output_clock>
            <efxpt:comp_output_clock name="dsi_byteclk_i" number="2" out_divider="16" is_dyn_phase="false" phase_setting="0" is_inverted="false">
                <efxpt:gen_pin/>
            </efxpt:comp_output_clock>
            <efxpt:comp_output_clock name="dsi_fb_i" number="3" out_divider="97" is_dyn_phase="false" phase_setting="0" is_inverted="false">
                <efxpt:gen_pin/>
            </efxpt:comp_output_clock>
            <efxpt:comp_prop/>
        </efxpt:pll>
    </efxpt:pll_info>
    <efxpt:osc_info/>
    <efxpt:lvds_info>
        <efxpt:lvds name="hdmi_txc" lvds_def="GPIOL_PN_06" ops_type="tx">
            <efxpt:adv_ltx_info pll_instance="" fast_clock_name="hdmi_pixel_10x" slow_clock_name="hdmi_pixel" reset_name="hdmi_txc_rst_o" out_bname="hdmi_txc_o" oe_name="hdmi_txc_oe" delay="0" is_half_rate="false" is_serial="true" serial_width="10" mode="out" diff_type="lvds" vod="typical" pre_emphasis="medium low">
                <efxpt:gen_pin>
                    <efxpt:pin name="hdmi_txc_o" type_name="OUT" is_bus="true"/>
                    <efxpt:pin name="hdmi_txc_oe" type_name="OE" is_bus="false"/>
                    <efxpt:pin name="hdmi_txc_rst_o" type_name="OUTRST" is_bus="false"/>
                    <efxpt:pin name="hdmi_pixel_10x" type_name="OUTFASTCLK" is_bus="false" is_clk="true" is_clk_invert="false"/>
                    <efxpt:pin name="hdmi_pixel" type_name="OUTSLOWCLK" is_bus="false" is_clk="true" is_clk_invert="false"/>
                </efxpt:gen_pin>
            </efxpt:adv_ltx_info>
        </efxpt:lvds>
        <efxpt:lvds name="hdmi_txd0" lvds_def="GPIOL_PN_05" ops_type="tx">
            <efxpt:adv_ltx_info pll_instance="" fast_clock_name="hdmi_pixel_10x" slow_clock_name="hdmi_pixel" reset_name="hdmi_txd0_rst_o" out_bname="hdmi_txd0_o" oe_name="hdmi_txd0_oe" delay="0" is_half_rate="false" is_serial="true" serial_width="10" mode="out" diff_type="lvds" vod="typical" pre_emphasis="medium low">
                <efxpt:gen_pin>
                    <efxpt:pin name="hdmi_txd0_o" type_name="OUT" is_bus="true"/>
                    <efxpt:pin name="hdmi_txd0_oe" type_name="OE" is_bus="false"/>
                    <efxpt:pin name="hdmi_txd0_rst_o" type_name="OUTRST" is_bus="false"/>
                    <efxpt:pin name="hdmi_pixel_10x" type_name="OUTFASTCLK" is_bus="false" is_clk="true" is_clk_invert="false"/>
                    <efxpt:pin name="hdmi_pixel" type_name="OUTSLOWCLK" is_bus="false" is_clk="true" is_clk_invert="false"/>
                </efxpt:gen_pin>
            </efxpt:adv_ltx_info>
        </efxpt:lvds>
        <efxpt:lvds name="hdmi_txd1" lvds_def="GPIOL_PN_07" ops_type="tx">
            <efxpt:adv_ltx_info pll_instance="" fast_clock_name="hdmi_pixel_10x" slow_clock_name="hdmi_pixel" reset_name="hdmi_txd1_rst_o" out_bname="hdmi_txd1_o" oe_name="hdmi_txd1_oe" delay="0" is_half_rate="false" is_serial="true" serial_width="10" mode="out" diff_type="lvds" vod="typical" pre_emphasis="medium low">
                <efxpt:gen_pin>
                    <efxpt:pin name="hdmi_txd1_o" type_name="OUT" is_bus="true"/>
                    <efxpt:pin name="hdmi_txd1_oe" type_name="OE" is_bus="false"/>
                    <efxpt:pin name="hdmi_txd1_rst_o" type_name="OUTRST" is_bus="false"/>
                    <efxpt:pin name="hdmi_pixel_10x" type_name="OUTFASTCLK" is_bus="false" is_clk="true" is_clk_invert="false"/>
                    <efxpt:pin name="hdmi_pixel" type_name="OUTSLOWCLK" is_bus="false" is_clk="true" is_clk_invert="false"/>
                </efxpt:gen_pin>
            </efxpt:adv_ltx_info>
        </efxpt:lvds>
        <efxpt:lvds name="hdmi_txd2" lvds_def="GPIOL_PN_08" ops_type="tx">
            <efxpt:adv_ltx_info pll_instance="" fast_clock_name="hdmi_pixel_10x" slow_clock_name="hdmi_pixel" reset_name="hdmi_txd2_rst_o" out_bname="hdmi_txd2_o" oe_name="hdmi_txd2_oe" delay="0" is_half_rate="false" is_serial="true" serial_width="10" mode="out" diff_type="lvds" vod="typical" pre_emphasis="medium low">
                <efxpt:gen_pin>
                    <efxpt:pin name="hdmi_txd2_o" type_name="OUT" is_bus="true"/>
                    <efxpt:pin name="hdmi_txd2_oe" type_name="OE" is_bus="false"/>
                    <efxpt:pin name="hdmi_txd2_rst_o" type_name="OUTRST" is_bus="false"/>
                    <efxpt:pin name="hdmi_pixel_10x" type_name="OUTFASTCLK" is_bus="false" is_clk="true" is_clk_invert="false"/>
                    <efxpt:pin name="hdmi_pixel" type_name="OUTSLOWCLK" is_bus="false" is_clk="true" is_clk_invert="false"/>
                </efxpt:gen_pin>
            </efxpt:adv_ltx_info>
        </efxpt:lvds>
    </efxpt:lvds_info>
    <efxpt:jtag_info/>
    <efxpt:mipi_dphy_info>
        <efxpt:mipi_dphy name="csi_rxc" block_def="GPIOR_PN_10" ops_type="rx">
            <efxpt:rx_info mode="clock lane" is_reversible="false" delay="0" delay_mode="static" is_fifo="false" conn_type="gclk" clkmux_buf_name="">
                <efxpt:gen_pin>
                    <efxpt:pin name="csi_rxc_HS_IN" type_name="HS_IN" is_bus="true"/>
                    <efxpt:pin name="csi_rxc_lp_p_i" type_name="LP_P_IN" is_bus="false"/>
                    <efxpt:pin name="csi_rxc_lp_n_i" type_name="LP_N_IN" is_bus="false"/>
                    <efxpt:pin name="csi_rxc_LP_N_OUT" type_name="LP_N_OUT" is_bus="false"/>
                    <efxpt:pin name="csi_rxc_LP_P_OUT" type_name="LP_P_OUT" is_bus="false"/>
                    <efxpt:pin name="csi_rxc_LP_P_OE" type_name="LP_P_OE" is_bus="false"/>
                    <efxpt:pin name="csi_rxc_LP_N_OE" type_name="LP_N_OE" is_bus="false"/>
                    <efxpt:pin name="csi_rxc_FIFO_EMPTY" type_name="FIFO_EMPTY" is_bus="false"/>
                    <efxpt:pin name="csi_rxc_RST" type_name="RST" is_bus="false"/>
                    <efxpt:pin name="csi_rxc_FIFO_RD" type_name="FIFO_RD" is_bus="false"/>
                    <efxpt:pin name="csi_rxc_hs_term_en_o" type_name="HS_TERM" is_bus="false"/>
                    <efxpt:pin name="csi_rxc_hs_en_o" type_name="HS_ENA" is_bus="false"/>
                    <efxpt:pin name="csi_rxc_DLY_RST" type_name="DLY_RST" is_bus="false"/>
                    <efxpt:pin name="csi_rxc_DLY_INC" type_name="DLY_INC" is_bus="false"/>
                    <efxpt:pin name="csi_rxc_DLY_ENA" type_name="DLY_ENA" is_bus="false"/>
                    <efxpt:pin name="csi_rxc_i" type_name="CLKOUT" is_bus="false"/>
                </efxpt:gen_pin>
            </efxpt:rx_info>
        </efxpt:mipi_dphy>
        <efxpt:mipi_dphy name="csi_rxd0" block_def="GPIOR_PN_12" ops_type="rx">
            <efxpt:rx_info mode="data lane" is_reversible="false" delay="17" delay_mode="static" is_fifo="false" conn_type="gclk" clkmux_buf_name="">
                <efxpt:gen_pin>
                    <efxpt:pin name="csi_rxd0_hs_i" type_name="HS_IN" is_bus="true"/>
                    <efxpt:pin name="csi_rxd0_lp_p_i" type_name="LP_P_IN" is_bus="false"/>
                    <efxpt:pin name="csi_rxd0_lp_n_i" type_name="LP_N_IN" is_bus="false"/>
                    <efxpt:pin name="csi_rxd0_LP_N_OUT" type_name="LP_N_OUT" is_bus="false"/>
                    <efxpt:pin name="csi_rxd0_LP_P_OUT" type_name="LP_P_OUT" is_bus="false"/>
                    <efxpt:pin name="csi_rxd0_LP_P_OE" type_name="LP_P_OE" is_bus="false"/>
                    <efxpt:pin name="csi_rxd0_LP_N_OE" type_name="LP_N_OE" is_bus="false"/>
                    <efxpt:pin name="csi_rxd0_fifo_empty_i" type_name="FIFO_EMPTY" is_bus="false"/>
                    <efxpt:pin name="csi_rxd0_rst_o" type_name="RST" is_bus="false"/>
                    <efxpt:pin name="csi_rxd0_fifo_rd_o" type_name="FIFO_RD" is_bus="false"/>
                    <efxpt:pin name="csi_rxd0_hs_term_en_o" type_name="HS_TERM" is_bus="false"/>
                    <efxpt:pin name="csi_rxd0_hs_en_o" type_name="HS_ENA" is_bus="false"/>
                    <efxpt:pin name="csi_rxd0_DLY_RST" type_name="DLY_RST" is_bus="false"/>
                    <efxpt:pin name="csi_rxd0_DLY_INC" type_name="DLY_INC" is_bus="false"/>
                    <efxpt:pin name="csi_rxd0_DLY_ENA" type_name="DLY_ENA" is_bus="false"/>
                    <efxpt:pin name="csi_rxd0_CLKOUT" type_name="CLKOUT" is_bus="false"/>
                </efxpt:gen_pin>
            </efxpt:rx_info>
        </efxpt:mipi_dphy>
        <efxpt:mipi_dphy name="csi_rxd1" block_def="GPIOR_PN_14" ops_type="rx">
            <efxpt:rx_info mode="data lane" is_reversible="false" delay="17" delay_mode="static" is_fifo="false" conn_type="gclk" clkmux_buf_name="">
                <efxpt:gen_pin>
                    <efxpt:pin name="csi_rxd1_hs_i" type_name="HS_IN" is_bus="true"/>
                    <efxpt:pin name="csi_rxd1_lp_p_i" type_name="LP_P_IN" is_bus="false"/>
                    <efxpt:pin name="csi_rxd1_lp_n_i" type_name="LP_N_IN" is_bus="false"/>
                    <efxpt:pin name="csi_rxd1_LP_N_OUT" type_name="LP_N_OUT" is_bus="false"/>
                    <efxpt:pin name="csi_rxd1_LP_P_OUT" type_name="LP_P_OUT" is_bus="false"/>
                    <efxpt:pin name="csi_rxd1_LP_P_OE" type_name="LP_P_OE" is_bus="false"/>
                    <efxpt:pin name="csi_rxd1_LP_N_OE" type_name="LP_N_OE" is_bus="false"/>
                    <efxpt:pin name="csi_rxd1_fifo_empty_i" type_name="FIFO_EMPTY" is_bus="false"/>
                    <efxpt:pin name="csi_rxd1_rst_o" type_name="RST" is_bus="false"/>
                    <efxpt:pin name="csi_rxd1_fifo_rd_o" type_name="FIFO_RD" is_bus="false"/>
                    <efxpt:pin name="csi_rxd1_hs_term_en_o" type_name="HS_TERM" is_bus="false"/>
                    <efxpt:pin name="csi_rxd1_hs_en_o" type_name="HS_ENA" is_bus="false"/>
                    <efxpt:pin name="csi_rxd1_DLY_RST" type_name="DLY_RST" is_bus="false"/>
                    <efxpt:pin name="csi_rxd1_DLY_INC" type_name="DLY_INC" is_bus="false"/>
                    <efxpt:pin name="csi_rxd1_DLY_ENA" type_name="DLY_ENA" is_bus="false"/>
                    <efxpt:pin name="csi_rxd1_CLKOUT" type_name="CLKOUT" is_bus="false"/>
                </efxpt:gen_pin>
            </efxpt:rx_info>
        </efxpt:mipi_dphy>
        <efxpt:mipi_dphy name="csi_rxd2" block_def="GPIOR_PN_13" ops_type="rx">
            <efxpt:rx_info mode="data lane" is_reversible="false" delay="17" delay_mode="static" is_fifo="false" conn_type="gclk" clkmux_buf_name="">
                <efxpt:gen_pin>
                    <efxpt:pin name="csi_rxd2_hs_i" type_name="HS_IN" is_bus="true"/>
                    <efxpt:pin name="csi_rxd2_lp_p_i" type_name="LP_P_IN" is_bus="false"/>
                    <efxpt:pin name="csi_rxd2_lp_n_i" type_name="LP_N_IN" is_bus="false"/>
                    <efxpt:pin name="csi_rxd2_LP_N_OUT" type_name="LP_N_OUT" is_bus="false"/>
                    <efxpt:pin name="csi_rxd2_LP_P_OUT" type_name="LP_P_OUT" is_bus="false"/>
                    <efxpt:pin name="csi_rxd2_LP_P_OE" type_name="LP_P_OE" is_bus="false"/>
                    <efxpt:pin name="csi_rxd2_LP_N_OE" type_name="LP_N_OE" is_bus="false"/>
                    <efxpt:pin name="csi_rxd2_fifo_empty_i" type_name="FIFO_EMPTY" is_bus="false"/>
                    <efxpt:pin name="csi_rxd2_rst_o" type_name="RST" is_bus="false"/>
                    <efxpt:pin name="csi_rxd2_fifo_rd_o" type_name="FIFO_RD" is_bus="false"/>
                    <efxpt:pin name="csi_rxd2_hs_term_en_o" type_name="HS_TERM" is_bus="false"/>
                    <efxpt:pin name="csi_rxd2_hs_en_o" type_name="HS_ENA" is_bus="false"/>
                    <efxpt:pin name="csi_rxd2_DLY_RST" type_name="DLY_RST" is_bus="false"/>
                    <efxpt:pin name="csi_rxd2_DLY_INC" type_name="DLY_INC" is_bus="false"/>
                    <efxpt:pin name="csi_rxd2_DLY_ENA" type_name="DLY_ENA" is_bus="false"/>
                    <efxpt:pin name="csi_rxd2_CLKOUT" type_name="CLKOUT" is_bus="false"/>
                </efxpt:gen_pin>
            </efxpt:rx_info>
        </efxpt:mipi_dphy>
        <efxpt:mipi_dphy name="csi_rxd3" block_def="GPIOR_PN_11" ops_type="rx">
            <efxpt:rx_info mode="data lane" is_reversible="false" delay="17" delay_mode="static" is_fifo="false" conn_type="gclk" clkmux_buf_name="">
                <efxpt:gen_pin>
                    <efxpt:pin name="csi_rxd3_hs_i" type_name="HS_IN" is_bus="true"/>
                    <efxpt:pin name="csi_rxd3_lp_p_i" type_name="LP_P_IN" is_bus="false"/>
                    <efxpt:pin name="csi_rxd3_lp_n_i" type_name="LP_N_IN" is_bus="false"/>
                    <efxpt:pin name="csi_rxd3_LP_N_OUT" type_name="LP_N_OUT" is_bus="false"/>
                    <efxpt:pin name="csi_rxd3_LP_P_OUT" type_name="LP_P_OUT" is_bus="false"/>
                    <efxpt:pin name="csi_rxd3_LP_P_OE" type_name="LP_P_OE" is_bus="false"/>
                    <efxpt:pin name="csi_rxd3_LP_N_OE" type_name="LP_N_OE" is_bus="false"/>
                    <efxpt:pin name="csi_rxd3_fifo_empty_i" type_name="FIFO_EMPTY" is_bus="false"/>
                    <efxpt:pin name="csi_rxd3_rst_o" type_name="RST" is_bus="false"/>
                    <efxpt:pin name="csi_rxd3_fifo_rd_o" type_name="FIFO_RD" is_bus="false"/>
                    <efxpt:pin name="csi_rxd3_hs_term_en_o" type_name="HS_TERM" is_bus="false"/>
                    <efxpt:pin name="csi_rxd3_hs_en_o" type_name="HS_ENA" is_bus="false"/>
                    <efxpt:pin name="csi_rxd3_DLY_RST" type_name="DLY_RST" is_bus="false"/>
                    <efxpt:pin name="csi_rxd3_DLY_INC" type_name="DLY_INC" is_bus="false"/>
                    <efxpt:pin name="csi_rxd3_DLY_ENA" type_name="DLY_ENA" is_bus="false"/>
                    <efxpt:pin name="csi_rxd3_CLKOUT" type_name="CLKOUT" is_bus="false"/>
                </efxpt:gen_pin>
            </efxpt:rx_info>
        </efxpt:mipi_dphy>
        <efxpt:mipi_dphy name="csi_txc" block_def="GPIOR_PN_06" ops_type="tx">
            <efxpt:tx_info mode="clock lane" is_reversible="false" delay="0">
                <efxpt:gen_pin>
                    <efxpt:pin name="csi_txc_hs_o" type_name="HS_OUT" is_bus="true"/>
                    <efxpt:pin name="csi_txc_lp_n_o" type_name="LP_N_OUT" is_bus="false"/>
                    <efxpt:pin name="csi_txc_lp_p_o" type_name="LP_P_OUT" is_bus="false"/>
                    <efxpt:pin name="csi_txc_LP_P_IN" type_name="LP_P_IN" is_bus="false"/>
                    <efxpt:pin name="csi_txc_LP_N_IN" type_name="LP_N_IN" is_bus="false"/>
                    <efxpt:pin name="csi_txc_rst_o" type_name="RST" is_bus="false"/>
                    <efxpt:pin name="csi_txc_hs_oe" type_name="HS_OE" is_bus="false"/>
                    <efxpt:pin name="csi_txc_lp_p_oe" type_name="LP_P_OE" is_bus="false"/>
                    <efxpt:pin name="csi_txc_lp_n_oe" type_name="LP_N_OE" is_bus="false"/>
                    <efxpt:pin name="dsi_txcclk_i" type_name="FASTCLK" is_bus="false" is_clk="true" is_clk_invert="false"/>
                    <efxpt:pin name="dsi_byteclk_i" type_name="SLOWCLK" is_bus="false" is_clk="true" is_clk_invert="false"/>
                </efxpt:gen_pin>
            </efxpt:tx_info>
        </efxpt:mipi_dphy>
        <efxpt:mipi_dphy name="csi_txd0" block_def="GPIOR_PN_09" ops_type="tx">
            <efxpt:tx_info mode="data lane" is_reversible="true" delay="0">
                <efxpt:gen_pin>
                    <efxpt:pin name="csi_txd0_hs_o" type_name="HS_OUT" is_bus="true"/>
                    <efxpt:pin name="csi_txd0_lp_n_o" type_name="LP_N_OUT" is_bus="false"/>
                    <efxpt:pin name="csi_txd0_lp_p_o" type_name="LP_P_OUT" is_bus="false"/>
                    <efxpt:pin name="csi_txd0_lp_p_i" type_name="LP_P_IN" is_bus="false"/>
                    <efxpt:pin name="csi_txd0_lp_n_i" type_name="LP_N_IN" is_bus="false"/>
                    <efxpt:pin name="csi_txd0_rst_o" type_name="RST" is_bus="false"/>
                    <efxpt:pin name="csi_txd0_hs_oe" type_name="HS_OE" is_bus="false"/>
                    <efxpt:pin name="csi_txd0_lp_p_oe" type_name="LP_P_OE" is_bus="false"/>
                    <efxpt:pin name="csi_txd0_lp_n_oe" type_name="LP_N_OE" is_bus="false"/>
                    <efxpt:pin name="dsi_serclk_i" type_name="FASTCLK" is_bus="false" is_clk="true" is_clk_invert="false"/>
                    <efxpt:pin name="dsi_byteclk_i" type_name="SLOWCLK" is_bus="false" is_clk="true" is_clk_invert="false"/>
                </efxpt:gen_pin>
            </efxpt:tx_info>
        </efxpt:mipi_dphy>
        <efxpt:mipi_dphy name="csi_txd1" block_def="GPIOR_PN_08" ops_type="tx">
            <efxpt:tx_info mode="data lane" is_reversible="true" delay="0">
                <efxpt:gen_pin>
                    <efxpt:pin name="csi_txd1_hs_o" type_name="HS_OUT" is_bus="true"/>
                    <efxpt:pin name="csi_txd1_lp_n_o" type_name="LP_N_OUT" is_bus="false"/>
                    <efxpt:pin name="csi_txd1_lp_p_o" type_name="LP_P_OUT" is_bus="false"/>
                    <efxpt:pin name="csi_txd1_lp_p_i" type_name="LP_P_IN" is_bus="false"/>
                    <efxpt:pin name="csi_txd1_lp_n_i" type_name="LP_N_IN" is_bus="false"/>
                    <efxpt:pin name="csi_txd1_rst_o" type_name="RST" is_bus="false"/>
                    <efxpt:pin name="csi_txd1_hs_oe" type_name="HS_OE" is_bus="false"/>
                    <efxpt:pin name="csi_txd1_lp_p_oe" type_name="LP_P_OE" is_bus="false"/>
                    <efxpt:pin name="csi_txd1_lp_n_oe" type_name="LP_N_OE" is_bus="false"/>
                    <efxpt:pin name="dsi_serclk_i" type_name="FASTCLK" is_bus="false" is_clk="true" is_clk_invert="false"/>
                    <efxpt:pin name="dsi_byteclk_i" type_name="SLOWCLK" is_bus="false" is_clk="true" is_clk_invert="false"/>
                </efxpt:gen_pin>
            </efxpt:tx_info>
        </efxpt:mipi_dphy>
        <efxpt:mipi_dphy name="csi_txd2" block_def="GPIOR_PN_07" ops_type="tx">
            <efxpt:tx_info mode="data lane" is_reversible="true" delay="0">
                <efxpt:gen_pin>
                    <efxpt:pin name="csi_txd2_hs_o" type_name="HS_OUT" is_bus="true"/>
                    <efxpt:pin name="csi_txd2_lp_n_o" type_name="LP_N_OUT" is_bus="false"/>
                    <efxpt:pin name="csi_txd2_lp_p_o" type_name="LP_P_OUT" is_bus="false"/>
                    <efxpt:pin name="csi_txd2_lp_p_i" type_name="LP_P_IN" is_bus="false"/>
                    <efxpt:pin name="csi_txd2_lp_n_i" type_name="LP_N_IN" is_bus="false"/>
                    <efxpt:pin name="csi_txd2_rst_o" type_name="RST" is_bus="false"/>
                    <efxpt:pin name="csi_txd2_hs_oe" type_name="HS_OE" is_bus="false"/>
                    <efxpt:pin name="csi_txd2_lp_p_oe" type_name="LP_P_OE" is_bus="false"/>
                    <efxpt:pin name="csi_txd2_lp_n_oe" type_name="LP_N_OE" is_bus="false"/>
                    <efxpt:pin name="dsi_serclk_i" type_name="FASTCLK" is_bus="false" is_clk="true" is_clk_invert="false"/>
                    <efxpt:pin name="dsi_byteclk_i" type_name="SLOWCLK" is_bus="false" is_clk="true" is_clk_invert="false"/>
                </efxpt:gen_pin>
            </efxpt:tx_info>
        </efxpt:mipi_dphy>
        <efxpt:mipi_dphy name="csi_txd3" block_def="GPIOR_PN_05" ops_type="tx">
            <efxpt:tx_info mode="data lane" is_reversible="true" delay="0">
                <efxpt:gen_pin>
                    <efxpt:pin name="csi_txd3_hs_o" type_name="HS_OUT" is_bus="true"/>
                    <efxpt:pin name="csi_txd3_lp_n_o" type_name="LP_N_OUT" is_bus="false"/>
                    <efxpt:pin name="csi_txd3_lp_p_o" type_name="LP_P_OUT" is_bus="false"/>
                    <efxpt:pin name="csi_txd3_lp_p_i" type_name="LP_P_IN" is_bus="false"/>
                    <efxpt:pin name="csi_txd3_lp_n_i" type_name="LP_N_IN" is_bus="false"/>
                    <efxpt:pin name="csi_txd3_rst_o" type_name="RST" is_bus="false"/>
                    <efxpt:pin name="csi_txd3_hs_oe" type_name="HS_OE" is_bus="false"/>
                    <efxpt:pin name="csi_txd3_lp_p_oe" type_name="LP_P_OE" is_bus="false"/>
                    <efxpt:pin name="csi_txd3_lp_n_oe" type_name="LP_N_OE" is_bus="false"/>
                    <efxpt:pin name="dsi_serclk_i" type_name="FASTCLK" is_bus="false" is_clk="true" is_clk_invert="false"/>
                    <efxpt:pin name="dsi_byteclk_i" type_name="SLOWCLK" is_bus="false" is_clk="true" is_clk_invert="false"/>
                </efxpt:gen_pin>
            </efxpt:tx_info>
        </efxpt:mipi_dphy>
        <efxpt:mipi_dphy name="csi2_rxc" block_def="GPIOR_PN_02" ops_type="rx">
            <efxpt:rx_info mode="clock lane" is_reversible="false" delay="0" delay_mode="static" is_fifo="false" conn_type="gclk" clkmux_buf_name="">
                <efxpt:gen_pin>
                    <efxpt:pin name="csi2_rxc_HS_IN" type_name="HS_IN" is_bus="true"/>
                    <efxpt:pin name="csi2_rxc_lp_p_i" type_name="LP_P_IN" is_bus="false"/>
                    <efxpt:pin name="csi2_rxc_lp_n_i" type_name="LP_N_IN" is_bus="false"/>
                    <efxpt:pin name="csi2_rxc_LP_N_OUT" type_name="LP_N_OUT" is_bus="false"/>
                    <efxpt:pin name="csi2_rxc_LP_P_OUT" type_name="LP_P_OUT" is_bus="false"/>
                    <efxpt:pin name="csi2_rxc_LP_P_OE" type_name="LP_P_OE" is_bus="false"/>
                    <efxpt:pin name="csi2_rxc_LP_N_OE" type_name="LP_N_OE" is_bus="false"/>
                    <efxpt:pin name="csi2_rxc_FIFO_EMPTY" type_name="FIFO_EMPTY" is_bus="false"/>
                    <efxpt:pin name="csi2_rxc_RST" type_name="RST" is_bus="false"/>
                    <efxpt:pin name="csi2_rxc_FIFO_RD" type_name="FIFO_RD" is_bus="false"/>
                    <efxpt:pin name="csi2_rxc_hs_term_en_o" type_name="HS_TERM" is_bus="false"/>
                    <efxpt:pin name="csi2_rxc_hs_en_o" type_name="HS_ENA" is_bus="false"/>
                    <efxpt:pin name="csi2_rxc_DLY_RST" type_name="DLY_RST" is_bus="false"/>
                    <efxpt:pin name="csi2_rxc_DLY_INC" type_name="DLY_INC" is_bus="false"/>
                    <efxpt:pin name="csi2_rxc_DLY_ENA" type_name="DLY_ENA" is_bus="false"/>
                    <efxpt:pin name="csi2_rxc_i" type_name="CLKOUT" is_bus="false"/>
                </efxpt:gen_pin>
            </efxpt:rx_info>
        </efxpt:mipi_dphy>
        <efxpt:mipi_dphy name="csi2_rxd0" block_def="GPIOR_PN_03" ops_type="rx">
            <efxpt:rx_info mode="data lane" is_reversible="false" delay="17" delay_mode="static" is_fifo="false" conn_type="gclk" clkmux_buf_name="">
                <efxpt:gen_pin>
                    <efxpt:pin name="csi2_rxd0_hs_i" type_name="HS_IN" is_bus="true"/>
                    <efxpt:pin name="csi2_rxd0_lp_p_i" type_name="LP_P_IN" is_bus="false"/>
                    <efxpt:pin name="csi2_rxd0_lp_n_i" type_name="LP_N_IN" is_bus="false"/>
                    <efxpt:pin name="csi2_rxd0_LP_N_OUT" type_name="LP_N_OUT" is_bus="false"/>
                    <efxpt:pin name="csi2_rxd0_LP_P_OUT" type_name="LP_P_OUT" is_bus="false"/>
                    <efxpt:pin name="csi2_rxd0_LP_P_OE" type_name="LP_P_OE" is_bus="false"/>
                    <efxpt:pin name="csi2_rxd0_LP_N_OE" type_name="LP_N_OE" is_bus="false"/>
                    <efxpt:pin name="csi2_rxd0_fifo_empty_i" type_name="FIFO_EMPTY" is_bus="false"/>
                    <efxpt:pin name="csi2_rxd0_rst_o" type_name="RST" is_bus="false"/>
                    <efxpt:pin name="csi2_rxd0_fifo_rd_o" type_name="FIFO_RD" is_bus="false"/>
                    <efxpt:pin name="csi2_rxd0_hs_term_en_o" type_name="HS_TERM" is_bus="false"/>
                    <efxpt:pin name="csi2_rxd0_hs_en_o" type_name="HS_ENA" is_bus="false"/>
                    <efxpt:pin name="csi2_rxd0_DLY_RST" type_name="DLY_RST" is_bus="false"/>
                    <efxpt:pin name="csi2_rxd0_DLY_INC" type_name="DLY_INC" is_bus="false"/>
                    <efxpt:pin name="csi2_rxd0_DLY_ENA" type_name="DLY_ENA" is_bus="false"/>
                    <efxpt:pin name="csi2_rxd0_CLKOUT" type_name="CLKOUT" is_bus="false"/>
                </efxpt:gen_pin>
            </efxpt:rx_info>
        </efxpt:mipi_dphy>
        <efxpt:mipi_dphy name="csi2_rxd1" block_def="GPIOR_PN_00" ops_type="rx">
            <efxpt:rx_info mode="data lane" is_reversible="false" delay="17" delay_mode="static" is_fifo="false" conn_type="gclk" clkmux_buf_name="">
                <efxpt:gen_pin>
                    <efxpt:pin name="csi2_rxd1_hs_i" type_name="HS_IN" is_bus="true"/>
                    <efxpt:pin name="csi2_rxd1_lp_p_i" type_name="LP_P_IN" is_bus="false"/>
                    <efxpt:pin name="csi2_rxd1_lp_n_i" type_name="LP_N_IN" is_bus="false"/>
                    <efxpt:pin name="csi2_rxd1_LP_N_OUT" type_name="LP_N_OUT" is_bus="false"/>
                    <efxpt:pin name="csi2_rxd1_LP_P_OUT" type_name="LP_P_OUT" is_bus="false"/>
                    <efxpt:pin name="csi2_rxd1_LP_P_OE" type_name="LP_P_OE" is_bus="false"/>
                    <efxpt:pin name="csi2_rxd1_LP_N_OE" type_name="LP_N_OE" is_bus="false"/>
                    <efxpt:pin name="csi2_rxd1_fifo_empty_i" type_name="FIFO_EMPTY" is_bus="false"/>
                    <efxpt:pin name="csi2_rxd1_rst_o" type_name="RST" is_bus="false"/>
                    <efxpt:pin name="csi2_rxd1_fifo_rd_o" type_name="FIFO_RD" is_bus="false"/>
                    <efxpt:pin name="csi2_rxd1_hs_term_en_o" type_name="HS_TERM" is_bus="false"/>
                    <efxpt:pin name="csi2_rxd1_hs_en_o" type_name="HS_ENA" is_bus="false"/>
                    <efxpt:pin name="csi2_rxd1_DLY_RST" type_name="DLY_RST" is_bus="false"/>
                    <efxpt:pin name="csi2_rxd1_DLY_INC" type_name="DLY_INC" is_bus="false"/>
                    <efxpt:pin name="csi2_rxd1_DLY_ENA" type_name="DLY_ENA" is_bus="false"/>
                    <efxpt:pin name="csi2_rxd1_CLKOUT" type_name="CLKOUT" is_bus="false"/>
                </efxpt:gen_pin>
            </efxpt:rx_info>
        </efxpt:mipi_dphy>
        <efxpt:mipi_dphy name="csi2_rxd2" block_def="GPIOR_PN_01" ops_type="rx">
            <efxpt:rx_info mode="data lane" is_reversible="false" delay="17" delay_mode="static" is_fifo="false" conn_type="gclk" clkmux_buf_name="">
                <efxpt:gen_pin>
                    <efxpt:pin name="csi2_rxd2_hs_i" type_name="HS_IN" is_bus="true"/>
                    <efxpt:pin name="csi2_rxd2_lp_p_i" type_name="LP_P_IN" is_bus="false"/>
                    <efxpt:pin name="csi2_rxd2_lp_n_i" type_name="LP_N_IN" is_bus="false"/>
                    <efxpt:pin name="csi2_rxd2_LP_N_OUT" type_name="LP_N_OUT" is_bus="false"/>
                    <efxpt:pin name="csi2_rxd2_LP_P_OUT" type_name="LP_P_OUT" is_bus="false"/>
                    <efxpt:pin name="csi2_rxd2_LP_P_OE" type_name="LP_P_OE" is_bus="false"/>
                    <efxpt:pin name="csi2_rxd2_LP_N_OE" type_name="LP_N_OE" is_bus="false"/>
                    <efxpt:pin name="csi2_rxd2_fifo_empty_i" type_name="FIFO_EMPTY" is_bus="false"/>
                    <efxpt:pin name="csi2_rxd2_rst_o" type_name="RST" is_bus="false"/>
                    <efxpt:pin name="csi2_rxd2_fifo_rd_o" type_name="FIFO_RD" is_bus="false"/>
                    <efxpt:pin name="csi2_rxd2_hs_term_en_o" type_name="HS_TERM" is_bus="false"/>
                    <efxpt:pin name="csi2_rxd2_hs_en_o" type_name="HS_ENA" is_bus="false"/>
                    <efxpt:pin name="csi2_rxd2_DLY_RST" type_name="DLY_RST" is_bus="false"/>
                    <efxpt:pin name="csi2_rxd2_DLY_INC" type_name="DLY_INC" is_bus="false"/>
                    <efxpt:pin name="csi2_rxd2_DLY_ENA" type_name="DLY_ENA" is_bus="false"/>
                    <efxpt:pin name="csi2_rxd2_CLKOUT" type_name="CLKOUT" is_bus="false"/>
                </efxpt:gen_pin>
            </efxpt:rx_info>
        </efxpt:mipi_dphy>
        <efxpt:mipi_dphy name="csi2_rxd3" block_def="GPIOR_PN_04" ops_type="rx">
            <efxpt:rx_info mode="data lane" is_reversible="false" delay="17" delay_mode="static" is_fifo="false" conn_type="gclk" clkmux_buf_name="">
                <efxpt:gen_pin>
                    <efxpt:pin name="csi2_rxd3_hs_i" type_name="HS_IN" is_bus="true"/>
                    <efxpt:pin name="csi2_rxd3_lp_p_i" type_name="LP_P_IN" is_bus="false"/>
                    <efxpt:pin name="csi2_rxd3_lp_n_i" type_name="LP_N_IN" is_bus="false"/>
                    <efxpt:pin name="csi2_rxd3_LP_N_OUT" type_name="LP_N_OUT" is_bus="false"/>
                    <efxpt:pin name="csi2_rxd3_LP_P_OUT" type_name="LP_P_OUT" is_bus="false"/>
                    <efxpt:pin name="csi2_rxd3_LP_P_OE" type_name="LP_P_OE" is_bus="false"/>
                    <efxpt:pin name="csi2_rxd3_LP_N_OE" type_name="LP_N_OE" is_bus="false"/>
                    <efxpt:pin name="csi2_rxd3_fifo_empty_i" type_name="FIFO_EMPTY" is_bus="false"/>
                    <efxpt:pin name="csi2_rxd3_rst_o" type_name="RST" is_bus="false"/>
                    <efxpt:pin name="csi2_rxd3_fifo_rd_o" type_name="FIFO_RD" is_bus="false"/>
                    <efxpt:pin name="csi2_rxd3_hs_term_en_o" type_name="HS_TERM" is_bus="false"/>
                    <efxpt:pin name="csi2_rxd3_hs_en_o" type_name="HS_ENA" is_bus="false"/>
                    <efxpt:pin name="csi2_rxd3_DLY_RST" type_name="DLY_RST" is_bus="false"/>
                    <efxpt:pin name="csi2_rxd3_DLY_INC" type_name="DLY_INC" is_bus="false"/>
                    <efxpt:pin name="csi2_rxd3_DLY_ENA" type_name="DLY_ENA" is_bus="false"/>
                    <efxpt:pin name="csi2_rxd3_CLKOUT" type_name="CLKOUT" is_bus="false"/>
                </efxpt:gen_pin>
            </efxpt:rx_info>
        </efxpt:mipi_dphy>
        <efxpt:mipi_dphy name="dsi_txc" block_def="GPIOL_PN_12" ops_type="tx">
            <efxpt:tx_info mode="clock lane" is_reversible="false" delay="0">
                <efxpt:gen_pin>
                    <efxpt:pin name="dsi_txc_hs_o" type_name="HS_OUT" is_bus="true"/>
                    <efxpt:pin name="dsi_txc_lp_n_o" type_name="LP_N_OUT" is_bus="false"/>
                    <efxpt:pin name="dsi_txc_lp_p_o" type_name="LP_P_OUT" is_bus="false"/>
                    <efxpt:pin name="dsi_txc_LP_P_IN" type_name="LP_P_IN" is_bus="false"/>
                    <efxpt:pin name="dsi_txc_LP_N_IN" type_name="LP_N_IN" is_bus="false"/>
                    <efxpt:pin name="dsi_txc_rst_o" type_name="RST" is_bus="false"/>
                    <efxpt:pin name="dsi_txc_hs_oe" type_name="HS_OE" is_bus="false"/>
                    <efxpt:pin name="dsi_txc_lp_p_oe" type_name="LP_P_OE" is_bus="false"/>
                    <efxpt:pin name="dsi_txc_lp_n_oe" type_name="LP_N_OE" is_bus="false"/>
                    <efxpt:pin name="dsi_txcclk_i" type_name="FASTCLK" is_bus="false" is_clk="true" is_clk_invert="false"/>
                    <efxpt:pin name="dsi_byteclk_i" type_name="SLOWCLK" is_bus="false" is_clk="true" is_clk_invert="false"/>
                </efxpt:gen_pin>
            </efxpt:tx_info>
        </efxpt:mipi_dphy>
        <efxpt:mipi_dphy name="dsi_txd0" block_def="GPIOL_PN_13" ops_type="tx">
            <efxpt:tx_info mode="data lane" is_reversible="true" delay="0">
                <efxpt:gen_pin>
                    <efxpt:pin name="dsi_txd0_hs_o" type_name="HS_OUT" is_bus="true"/>
                    <efxpt:pin name="dsi_txd0_lp_n_o" type_name="LP_N_OUT" is_bus="false"/>
                    <efxpt:pin name="dsi_txd0_lp_p_o" type_name="LP_P_OUT" is_bus="false"/>
                    <efxpt:pin name="dsi_txd0_lp_p_i" type_name="LP_P_IN" is_bus="false"/>
                    <efxpt:pin name="dsi_txd0_lp_n_i" type_name="LP_N_IN" is_bus="false"/>
                    <efxpt:pin name="dsi_txd0_rst_o" type_name="RST" is_bus="false"/>
                    <efxpt:pin name="dsi_txd0_hs_oe" type_name="HS_OE" is_bus="false"/>
                    <efxpt:pin name="dsi_txd0_lp_p_oe" type_name="LP_P_OE" is_bus="false"/>
                    <efxpt:pin name="dsi_txd0_lp_n_oe" type_name="LP_N_OE" is_bus="false"/>
                    <efxpt:pin name="dsi_serclk_i" type_name="FASTCLK" is_bus="false" is_clk="true" is_clk_invert="false"/>
                    <efxpt:pin name="dsi_byteclk_i" type_name="SLOWCLK" is_bus="false" is_clk="true" is_clk_invert="false"/>
                </efxpt:gen_pin>
            </efxpt:tx_info>
        </efxpt:mipi_dphy>
        <efxpt:mipi_dphy name="dsi_txd1" block_def="GPIOL_PN_09" ops_type="tx">
            <efxpt:tx_info mode="data lane" is_reversible="true" delay="0">
                <efxpt:gen_pin>
                    <efxpt:pin name="dsi_txd1_hs_o" type_name="HS_OUT" is_bus="true"/>
                    <efxpt:pin name="dsi_txd1_lp_n_o" type_name="LP_N_OUT" is_bus="false"/>
                    <efxpt:pin name="dsi_txd1_lp_p_o" type_name="LP_P_OUT" is_bus="false"/>
                    <efxpt:pin name="dsi_txd1_lp_p_i" type_name="LP_P_IN" is_bus="false"/>
                    <efxpt:pin name="dsi_txd1_lp_n_i" type_name="LP_N_IN" is_bus="false"/>
                    <efxpt:pin name="dsi_txd1_rst_o" type_name="RST" is_bus="false"/>
                    <efxpt:pin name="dsi_txd1_hs_oe" type_name="HS_OE" is_bus="false"/>
                    <efxpt:pin name="dsi_txd1_lp_p_oe" type_name="LP_P_OE" is_bus="false"/>
                    <efxpt:pin name="dsi_txd1_lp_n_oe" type_name="LP_N_OE" is_bus="false"/>
                    <efxpt:pin name="dsi_serclk_i" type_name="FASTCLK" is_bus="false" is_clk="true" is_clk_invert="false"/>
                    <efxpt:pin name="dsi_byteclk_i" type_name="SLOWCLK" is_bus="false" is_clk="true" is_clk_invert="false"/>
                </efxpt:gen_pin>
            </efxpt:tx_info>
        </efxpt:mipi_dphy>
        <efxpt:mipi_dphy name="dsi_txd2" block_def="GPIOL_PN_10" ops_type="tx">
            <efxpt:tx_info mode="data lane" is_reversible="true" delay="0">
                <efxpt:gen_pin>
                    <efxpt:pin name="dsi_txd2_hs_o" type_name="HS_OUT" is_bus="true"/>
                    <efxpt:pin name="dsi_txd2_lp_n_o" type_name="LP_N_OUT" is_bus="false"/>
                    <efxpt:pin name="dsi_txd2_lp_p_o" type_name="LP_P_OUT" is_bus="false"/>
                    <efxpt:pin name="dsi_txd2_lp_p_i" type_name="LP_P_IN" is_bus="false"/>
                    <efxpt:pin name="dsi_txd2_lp_n_i" type_name="LP_N_IN" is_bus="false"/>
                    <efxpt:pin name="dsi_txd2_rst_o" type_name="RST" is_bus="false"/>
                    <efxpt:pin name="dsi_txd2_hs_oe" type_name="HS_OE" is_bus="false"/>
                    <efxpt:pin name="dsi_txd2_lp_p_oe" type_name="LP_P_OE" is_bus="false"/>
                    <efxpt:pin name="dsi_txd2_lp_n_oe" type_name="LP_N_OE" is_bus="false"/>
                    <efxpt:pin name="dsi_serclk_i" type_name="FASTCLK" is_bus="false" is_clk="true" is_clk_invert="false"/>
                    <efxpt:pin name="dsi_byteclk_i" type_name="SLOWCLK" is_bus="false" is_clk="true" is_clk_invert="false"/>
                </efxpt:gen_pin>
            </efxpt:tx_info>
        </efxpt:mipi_dphy>
        <efxpt:mipi_dphy name="dsi_txd3" block_def="GPIOL_PN_11" ops_type="tx">
            <efxpt:tx_info mode="data lane" is_reversible="true" delay="0">
                <efxpt:gen_pin>
                    <efxpt:pin name="dsi_txd3_hs_o" type_name="HS_OUT" is_bus="true"/>
                    <efxpt:pin name="dsi_txd3_lp_n_o" type_name="LP_N_OUT" is_bus="false"/>
                    <efxpt:pin name="dsi_txd3_lp_p_o" type_name="LP_P_OUT" is_bus="false"/>
                    <efxpt:pin name="dsi_txd3_lp_p_i" type_name="LP_P_IN" is_bus="false"/>
                    <efxpt:pin name="dsi_txd3_lp_n_i" type_name="LP_N_IN" is_bus="false"/>
                    <efxpt:pin name="dsi_txd3_rst_o" type_name="RST" is_bus="false"/>
                    <efxpt:pin name="dsi_txd3_hs_oe" type_name="HS_OE" is_bus="false"/>
                    <efxpt:pin name="dsi_txd3_lp_p_oe" type_name="LP_P_OE" is_bus="false"/>
                    <efxpt:pin name="dsi_txd3_lp_n_oe" type_name="LP_N_OE" is_bus="false"/>
                    <efxpt:pin name="dsi_serclk_i" type_name="FASTCLK" is_bus="false" is_clk="true" is_clk_invert="false"/>
                    <efxpt:pin name="dsi_byteclk_i" type_name="SLOWCLK" is_bus="false" is_clk="true" is_clk_invert="false"/>
                </efxpt:gen_pin>
            </efxpt:tx_info>
        </efxpt:mipi_dphy>
    </efxpt:mipi_dphy_info>
    <efxpt:spi_flash_info>
        <efxpt:spi_flash name="spi" block_def="SPI_FLASH0" ena_oe="false" reg_en="false" clk_name="" mult_ctrl_en="true" rw_width="x4">
            <efxpt:gen_pin>
                <efxpt:pin name="spi_sck_o" type_name="SCLK_OUT" is_bus="false"/>
                <efxpt:pin name="spi_sck_oe" type_name="SCLK_OE" is_bus="false"/>
                <efxpt:pin name="spi_mosi_d0_i" type_name="MOSI_IN" is_bus="false"/>
                <efxpt:pin name="spi_mosi_d0_o" type_name="MOSI_OUT" is_bus="false"/>
                <efxpt:pin name="spi_mosi_d0_oe" type_name="MOSI_OE" is_bus="false"/>
                <efxpt:pin name="spi_miso_d1_i" type_name="MISO_IN" is_bus="false"/>
                <efxpt:pin name="spi_miso_d1_o" type_name="MISO_OUT" is_bus="false"/>
                <efxpt:pin name="spi_miso_d1_oe" type_name="MISO_OE" is_bus="false"/>
                <efxpt:pin name="spi_wpn_d2_i" type_name="WP_N_IN" is_bus="false"/>
                <efxpt:pin name="spi_wpn_d2_o" type_name="WP_N_OUT" is_bus="false"/>
                <efxpt:pin name="spi_wpn_d2_oe" type_name="WP_N_OE" is_bus="false"/>
                <efxpt:pin name="spi_holdn_d3_i" type_name="HOLD_N_IN" is_bus="false"/>
                <efxpt:pin name="spi_holdn_d3_o" type_name="HOLD_N_OUT" is_bus="false"/>
                <efxpt:pin name="spi_holdn_d3_oe" type_name="HOLD_N_OE" is_bus="false"/>
                <efxpt:pin name="spi_cs_o" type_name="CS_N_OUT" is_bus="false"/>
                <efxpt:pin name="spi_cs_oe" type_name="CS_N_OE" is_bus="false"/>
            </efxpt:gen_pin>
        </efxpt:spi_flash>
    </efxpt:spi_flash_info>
    <efxpt:hyper_ram_info>
        <efxpt:hyper_ram name="hbram" block_def="HYPER_RAM0">
            <efxpt:gen_pin>
                <efxpt:pin name="hbramClk" type_name="CLK" is_bus="false" is_clk="true" is_clk_invert="false"/>
                <efxpt:pin name="hbramClk90" type_name="CLK90" is_bus="false" is_clk="true" is_clk_invert="false"/>
                <efxpt:pin name="hbramClk_Cal" type_name="CLKCAL" is_bus="false" is_clk="true" is_clk_invert="false"/>
                <efxpt:pin name="hbram_RST_N" type_name="RST_N" is_bus="false"/>
                <efxpt:pin name="hbram_CS_N" type_name="CS_N" is_bus="false"/>
                <efxpt:pin name="hbram_CK_P_HI" type_name="CK_P_HI" is_bus="false"/>
                <efxpt:pin name="hbram_CK_P_LO" type_name="CK_P_LO" is_bus="false"/>
                <efxpt:pin name="hbram_CK_N_HI" type_name="CK_N_HI" is_bus="false"/>
                <efxpt:pin name="hbram_CK_N_LO" type_name="CK_N_LO" is_bus="false"/>
                <efxpt:pin name="hbram_RWDS_OUT_HI" type_name="RWDS_OUT_HI" is_bus="true"/>
                <efxpt:pin name="hbram_RWDS_OUT_LO" type_name="RWDS_OUT_LO" is_bus="true"/>
                <efxpt:pin name="hbram_RWDS_OE" type_name="RWDS_OE" is_bus="true"/>
                <efxpt:pin name="hbram_RWDS_IN_HI" type_name="RWDS_IN_HI" is_bus="true"/>
                <efxpt:pin name="hbram_RWDS_IN_LO" type_name="RWDS_IN_LO" is_bus="true"/>
                <efxpt:pin name="hbram_DQ_OUT_HI" type_name="DQ_OUT_HI" is_bus="true"/>
                <efxpt:pin name="hbram_DQ_OUT_LO" type_name="DQ_OUT_LO" is_bus="true"/>
                <efxpt:pin name="hbram_DQ_OE" type_name="DQ_OE" is_bus="true"/>
                <efxpt:pin name="hbram_DQ_IN_HI" type_name="DQ_IN_HI" is_bus="true"/>
                <efxpt:pin name="hbram_DQ_IN_LO" type_name="DQ_IN_LO" is_bus="true"/>
            </efxpt:gen_pin>
        </efxpt:hyper_ram>
    </efxpt:hyper_ram_info>
</efxpt:design_db>
