`timescale 1ns / 1ps
//////////////////////////////////////////////////////////////////////////////////
// Company: 
// Engineer: 
// 
// Create Date: 2022/11/11 15:47:56
// Design Name: 
// Module Name: tb_regfile
// Project Name: 
// Target Devices: 
// Tool Versions: 
// Description: 
// 
// Dependencies: 
// 
// Revision:
// Revision 0.01 - File Created
// Additional Comments:
// 
//////////////////////////////////////////////////////////////////////////////////


module tb_regfile();
    
    reg [4:0] t_rs1_addr;
    reg [4:0] t_rs2_addr;
    reg [4:0] t_rd_addr;
    reg [31:0] t_rd_data_in;
    reg t_we;
    reg t_clk;
    reg [31:0] t_rs1_data;
    reg [31:0] t_rs2_data;
    
    



endmodule
