/*
 * Copyright (c) 2023 - 2024 Intel Corporation
 *
 * SPDX-License-Identifier: BSD-3-Clause
 */

#ifndef _SEDI_SOC_REGS_H_
#define _SEDI_SOC_REGS_H_

#include "sedi_reg_defs.h"

/****** uart *****/

/* UART register base addresses. */
SEDI_IREG_BASE_DEFINE(UART, 0, 0x08100000);
SEDI_IREG_BASE_DEFINE(UART, 1, 0x08102000);
SEDI_IREG_BASE_DEFINE(UART, 2, 0x08104000);

#define SEDI_UART_SFT_RST_REG (0x0430004C)
#define SEDI_UART_SFT_RST_MASK (0x7)


/****** dma *****/

SEDI_IREG_BASE_DEFINE(DMA, 0, 0x10100000);

/****** i2c *****/

SEDI_IREG_BASE_DEFINE(I2C, 0, 0x0000);
SEDI_IREG_BASE_DEFINE(I2C, 1, 0x2000);
SEDI_IREG_BASE_DEFINE(I2C, 2, 0x4000);

/****** GPIO *****/

SEDI_IREG_BASE_DEFINE(GPIO, 0, 0x00100000);

/****** WDT *****/

SEDI_REG_BASE_DEFINE(WDT, 0x4900000);

/****** PMU *****/
SEDI_REG_BASE_DEFINE(PMU, 0x04200000);

/****** CCU *****/

SEDI_REG_BASE_DEFINE(CCU, 0x04300000);

/****** HPET *****/
SEDI_REG_BASE_DEFINE(HPET, 0x04700000);

/****** IPC *****/
SEDI_IREG_BASE_DEFINE(IPC, HOST, 0x4100000);
SEDI_IREG_BASE_DEFINE(IPC, CSME, 0x4110000);
SEDI_IREG_BASE_DEFINE(IPC, PMC, 0x4111000);
#define IPC_MIA_RST_REG 0x44

/****** MISC *****/
SEDI_REG_BASE_DEFINE(MISC, 0x04400000);

/****** APIC *****/
#define SEDI_IOAPIC_BASE 0xFEC00000
#define SEDI_LAPIC_BASE 0xFEE00000

#define SEDI_CPU_EFLAGS_IF BIT(9)

#define SEDI_LAPIC_SPUR (SEDI_LAPIC_BASE + 0x00F0)
#define SEDI_LAPIC_IRR (SEDI_LAPIC_BASE + 0x0200)

#define SEDI_LAPIC_SPUR_RESET 0xFF
#define SEDI_LAPIC_ENABLE 0x100

#define SEDI_LAPIC_IRR_INST_OFF 0x10
#define SEDI_LAPIC_IRR_COUNT 8

#define SEDI_IOAPIC_IDX (SEDI_IOAPIC_BASE + 0x0000)
#define SEDI_IOAPIC_WDW (SEDI_IOAPIC_BASE + 0x0010)
#define SEDI_IOAPIC_EOI (SEDI_IOAPIC_BASE + 0x0040)

#define SEDI_IOAPIC_IOREDTBL 0x10
#define SEDI_IOAPIC_REDTBL_MASK 0x00010000
#define SEDI_IOAPIC_REDTBL_DELMOD_FIXED 0x00000000
#define SEDI_IOAPIC_REDTBL_DESTMOD_PHYS 0x00000000
#define SEDI_IOAPIC_REDTBL_INTPOL_HIGH 0x00000000
#define SEDI_IOAPIC_REDTBL_INTPOL_LOW 0x00002000
#define SEDI_IOAPIC_REDTBL_TRIGGER_EDGE 0x00000000
#define SEDI_IOAPIC_REDTBL_TRIGGER_LEVEL 0x00008000
#define SEDI_IOAPIC_REDTBL_RIRR 0x00004000

/****** SPI *****/

SEDI_IREG_BASE_DEFINE(SPI, 0, 0x8000000);
SEDI_IREG_BASE_DEFINE(SPI, 1, 0x8002000);

/**SPI physical addr for DMA transfer**/
#define SEDI_SPI_0_REG_DMA 0x8000000
#define SEDI_SPI_1_REG_DMA 0x8002000

#endif /* _SEDI_SOC_REGS_H_ */
