Flow report for alu
Mon Dec 04 19:02:39 2023
Quartus Prime Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Flow Summary
  3. Flow Settings
  4. Flow Non-Default Global Settings
  5. Flow Elapsed Time
  6. Flow OS Summary
  7. Flow Log
  8. Flow Messages
  9. Flow Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+----------------------------------------------------------------------------------+
; Flow Summary                                                                     ;
+------------------------------------+---------------------------------------------+
; Flow Status                        ; Successful - Mon Dec 04 19:02:39 2023       ;
; Quartus Prime Version              ; 20.1.1 Build 720 11/11/2020 SJ Lite Edition ;
; Revision Name                      ; alu                                         ;
; Top-level Entity Name              ; Top                                         ;
; Family                             ; Cyclone IV E                                ;
; Device                             ; EP4CE115F29C7                               ;
; Timing Models                      ; Final                                       ;
; Total logic elements               ; 5,916 / 114,480 ( 5 % )                     ;
;     Total combinational functions  ; 3,862 / 114,480 ( 3 % )                     ;
;     Dedicated logic registers      ; 4,232 / 114,480 ( 4 % )                     ;
; Total registers                    ; 4232                                        ;
; Total pins                         ; 76 / 529 ( 14 % )                           ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 0 / 3,981,312 ( 0 % )                       ;
; Embedded Multiplier 9-bit elements ; 6 / 532 ( 1 % )                             ;
; Total PLLs                         ; 0 / 4 ( 0 % )                               ;
+------------------------------------+---------------------------------------------+


+-----------------------------------------+
; Flow Settings                           ;
+-------------------+---------------------+
; Option            ; Setting             ;
+-------------------+---------------------+
; Start date & time ; 12/04/2023 18:56:07 ;
; Main task         ; Compilation         ;
; Revision Name     ; alu                 ;
+-------------------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Flow Non-Default Global Settings                                                                                                                                       ;
+--------------------------------------+----------------------------------------+--------------------------------------+-------------+-----------------------------------+
; Assignment Name                      ; Value                                  ; Default Value                        ; Entity Name ; Section Id                        ;
+--------------------------------------+----------------------------------------+--------------------------------------+-------------+-----------------------------------+
; COMPILER_SIGNATURE_ID                ; 10995770589190.170169636711180         ; --                                   ; --          ; --                                ;
; EDA_DESIGN_INSTANCE_NAME             ; NA                                     ; --                                   ; --          ; alu_rom_tb                        ;
; EDA_DESIGN_INSTANCE_NAME             ; NA                                     ; --                                   ; --          ; control_unit_tb                   ;
; EDA_DESIGN_INSTANCE_NAME             ; NA                                     ; --                                   ; --          ; mux_2_tb                          ;
; EDA_DESIGN_INSTANCE_NAME             ; NA                                     ; --                                   ; --          ; mem_tb                            ;
; EDA_DESIGN_INSTANCE_NAME             ; NA                                     ; --                                   ; --          ; sign_zero_tb                      ;
; EDA_DESIGN_INSTANCE_NAME             ; NA                                     ; --                                   ; --          ; bus_tb                            ;
; EDA_DESIGN_INSTANCE_NAME             ; NA                                     ; --                                   ; --          ; adder_tb                          ;
; EDA_DESIGN_INSTANCE_NAME             ; NA                                     ; --                                   ; --          ; mux_3_tb                          ;
; EDA_DESIGN_INSTANCE_NAME             ; NA                                     ; --                                   ; --          ; decoder_tb                        ;
; EDA_DESIGN_INSTANCE_NAME             ; NA                                     ; --                                   ; --          ; shifter_tb                        ;
; EDA_DESIGN_INSTANCE_NAME             ; NA                                     ; --                                   ; --          ; sign_extend_tb                    ;
; EDA_DESIGN_INSTANCE_NAME             ; NA                                     ; --                                   ; --          ; Imem_tb                           ;
; EDA_DESIGN_INSTANCE_NAME             ; NA                                     ; --                                   ; --          ; main_rom_tb                       ;
; EDA_DESIGN_INSTANCE_NAME             ; NA                                     ; --                                   ; --          ; reg_tb                            ;
; EDA_DESIGN_INSTANCE_NAME             ; NA                                     ; --                                   ; --          ; pc_tb                             ;
; EDA_DESIGN_INSTANCE_NAME             ; NA                                     ; --                                   ; --          ; Regfile_tb                        ;
; EDA_DESIGN_INSTANCE_NAME             ; NA                                     ; --                                   ; --          ; alu_tb                            ;
; EDA_DESIGN_INSTANCE_NAME             ; NA                                     ; --                                   ; --          ; top_tb                            ;
; EDA_DESIGN_INSTANCE_NAME             ; NA                                     ; --                                   ; --          ; tb_bin2bcd                        ;
; EDA_GENERATE_FUNCTIONAL_NETLIST      ; Off                                    ; --                                   ; --          ; eda_board_design_timing           ;
; EDA_GENERATE_FUNCTIONAL_NETLIST      ; Off                                    ; --                                   ; --          ; eda_board_design_boundary_scan    ;
; EDA_GENERATE_FUNCTIONAL_NETLIST      ; Off                                    ; --                                   ; --          ; eda_board_design_signal_integrity ;
; EDA_GENERATE_FUNCTIONAL_NETLIST      ; Off                                    ; --                                   ; --          ; eda_board_design_symbol           ;
; EDA_NATIVELINK_SIMULATION_TEST_BENCH ; tb_bin2bcd                             ; --                                   ; --          ; eda_simulation                    ;
; EDA_OUTPUT_DATA_FORMAT               ; Systemverilog Hdl                      ; --                                   ; --          ; eda_simulation                    ;
; EDA_SIMULATION_TOOL                  ; ModelSim-Altera (SystemVerilog)        ; <None>                               ; --          ; --                                ;
; EDA_TEST_BENCH_ENABLE_STATUS         ; TEST_BENCH_MODE                        ; --                                   ; --          ; eda_simulation                    ;
; EDA_TEST_BENCH_FILE                  ; alu_rom_tb.sv                          ; --                                   ; --          ; alu_rom_tb                        ;
; EDA_TEST_BENCH_FILE                  ; control_unit_tb.sv                     ; --                                   ; --          ; control_unit_tb                   ;
; EDA_TEST_BENCH_FILE                  ; mux_2_tb.sv                            ; --                                   ; --          ; mux_2_tb                          ;
; EDA_TEST_BENCH_FILE                  ; mem_tb.sv                              ; --                                   ; --          ; mem_tb                            ;
; EDA_TEST_BENCH_FILE                  ; sign_zero_tb.sv                        ; --                                   ; --          ; sign_zero_tb                      ;
; EDA_TEST_BENCH_FILE                  ; bus_tb.sv                              ; --                                   ; --          ; bus_tb                            ;
; EDA_TEST_BENCH_FILE                  ; adder_tb.sv                            ; --                                   ; --          ; adder_tb                          ;
; EDA_TEST_BENCH_FILE                  ; mux_3_tb.sv                            ; --                                   ; --          ; mux_3_tb                          ;
; EDA_TEST_BENCH_FILE                  ; decoder_tb.sv                          ; --                                   ; --          ; decoder_tb                        ;
; EDA_TEST_BENCH_FILE                  ; shifter_tb.sv                          ; --                                   ; --          ; shifter_tb                        ;
; EDA_TEST_BENCH_FILE                  ; sign_extend_tb.sv                      ; --                                   ; --          ; sign_extend_tb                    ;
; EDA_TEST_BENCH_FILE                  ; Imem_tb.sv                             ; --                                   ; --          ; Imem_tb                           ;
; EDA_TEST_BENCH_FILE                  ; main_rom_tb.sv                         ; --                                   ; --          ; main_rom_tb                       ;
; EDA_TEST_BENCH_FILE                  ; reg_tb.sv                              ; --                                   ; --          ; reg_tb                            ;
; EDA_TEST_BENCH_FILE                  ; pc_tb.sv                               ; --                                   ; --          ; pc_tb                             ;
; EDA_TEST_BENCH_FILE                  ; Regfile_tb.sv                          ; --                                   ; --          ; Regfile_tb                        ;
; EDA_TEST_BENCH_FILE                  ; alu_tb.sv                              ; --                                   ; --          ; alu_tb                            ;
; EDA_TEST_BENCH_FILE                  ; top_tb.sv                              ; --                                   ; --          ; top_tb                            ;
; EDA_TEST_BENCH_FILE                  ; tb_bin2bcd.sv                          ; --                                   ; --          ; tb_bin2bcd                        ;
; EDA_TEST_BENCH_MODULE_NAME           ; alu_rom_tb                             ; --                                   ; --          ; alu_rom_tb                        ;
; EDA_TEST_BENCH_MODULE_NAME           ; control_unit_tb                        ; --                                   ; --          ; control_unit_tb                   ;
; EDA_TEST_BENCH_MODULE_NAME           ; mux_2_tb                               ; --                                   ; --          ; mux_2_tb                          ;
; EDA_TEST_BENCH_MODULE_NAME           ; mem_tb                                 ; --                                   ; --          ; mem_tb                            ;
; EDA_TEST_BENCH_MODULE_NAME           ; sign_zero_tb                           ; --                                   ; --          ; sign_zero_tb                      ;
; EDA_TEST_BENCH_MODULE_NAME           ; bus_tb                                 ; --                                   ; --          ; bus_tb                            ;
; EDA_TEST_BENCH_MODULE_NAME           ; adder_tb                               ; --                                   ; --          ; adder_tb                          ;
; EDA_TEST_BENCH_MODULE_NAME           ; mux_3_tb                               ; --                                   ; --          ; mux_3_tb                          ;
; EDA_TEST_BENCH_MODULE_NAME           ; decoder_tb                             ; --                                   ; --          ; decoder_tb                        ;
; EDA_TEST_BENCH_MODULE_NAME           ; shifter_tb                             ; --                                   ; --          ; shifter_tb                        ;
; EDA_TEST_BENCH_MODULE_NAME           ; sign_extend_tb                         ; --                                   ; --          ; sign_extend_tb                    ;
; EDA_TEST_BENCH_MODULE_NAME           ; Imem_tb                                ; --                                   ; --          ; Imem_tb                           ;
; EDA_TEST_BENCH_MODULE_NAME           ; main_rom_tb                            ; --                                   ; --          ; main_rom_tb                       ;
; EDA_TEST_BENCH_MODULE_NAME           ; reg_tb                                 ; --                                   ; --          ; reg_tb                            ;
; EDA_TEST_BENCH_MODULE_NAME           ; pc_tb                                  ; --                                   ; --          ; pc_tb                             ;
; EDA_TEST_BENCH_MODULE_NAME           ; Regfile_tb                             ; --                                   ; --          ; Regfile_tb                        ;
; EDA_TEST_BENCH_MODULE_NAME           ; alu_tb                                 ; --                                   ; --          ; alu_tb                            ;
; EDA_TEST_BENCH_MODULE_NAME           ; top_tb                                 ; --                                   ; --          ; top_tb                            ;
; EDA_TEST_BENCH_MODULE_NAME           ; tb_bin2bcd                             ; --                                   ; --          ; tb_bin2bcd                        ;
; EDA_TEST_BENCH_NAME                  ; alu_tb                                 ; --                                   ; --          ; eda_simulation                    ;
; EDA_TEST_BENCH_NAME                  ; mem_tb                                 ; --                                   ; --          ; eda_simulation                    ;
; EDA_TEST_BENCH_NAME                  ; sign_extend_tb                         ; --                                   ; --          ; eda_simulation                    ;
; EDA_TEST_BENCH_NAME                  ; Regfile_tb                             ; --                                   ; --          ; eda_simulation                    ;
; EDA_TEST_BENCH_NAME                  ; reg_tb                                 ; --                                   ; --          ; eda_simulation                    ;
; EDA_TEST_BENCH_NAME                  ; pc_tb                                  ; --                                   ; --          ; eda_simulation                    ;
; EDA_TEST_BENCH_NAME                  ; mux_3_tb                               ; --                                   ; --          ; eda_simulation                    ;
; EDA_TEST_BENCH_NAME                  ; mux_2_tb                               ; --                                   ; --          ; eda_simulation                    ;
; EDA_TEST_BENCH_NAME                  ; Imem_tb                                ; --                                   ; --          ; eda_simulation                    ;
; EDA_TEST_BENCH_NAME                  ; adder_tb                               ; --                                   ; --          ; eda_simulation                    ;
; EDA_TEST_BENCH_NAME                  ; main_rom_tb                            ; --                                   ; --          ; eda_simulation                    ;
; EDA_TEST_BENCH_NAME                  ; alu_rom_tb                             ; --                                   ; --          ; eda_simulation                    ;
; EDA_TEST_BENCH_NAME                  ; control_unit_tb                        ; --                                   ; --          ; eda_simulation                    ;
; EDA_TEST_BENCH_NAME                  ; top_tb                                 ; --                                   ; --          ; eda_simulation                    ;
; EDA_TEST_BENCH_NAME                  ; shifter_tb                             ; --                                   ; --          ; eda_simulation                    ;
; EDA_TEST_BENCH_NAME                  ; decoder_tb                             ; --                                   ; --          ; eda_simulation                    ;
; EDA_TEST_BENCH_NAME                  ; bus_tb                                 ; --                                   ; --          ; eda_simulation                    ;
; EDA_TEST_BENCH_NAME                  ; sign_zero_tb                           ; --                                   ; --          ; eda_simulation                    ;
; EDA_TEST_BENCH_NAME                  ; tb_bin2bcd                             ; --                                   ; --          ; eda_simulation                    ;
; EDA_TIME_SCALE                       ; 1 ps                                   ; --                                   ; --          ; eda_simulation                    ;
; MAX_CORE_JUNCTION_TEMP               ; 85                                     ; --                                   ; --          ; --                                ;
; MIN_CORE_JUNCTION_TEMP               ; 0                                      ; --                                   ; --          ; --                                ;
; PARTITION_COLOR                      ; -- (Not supported for targeted family) ; --                                   ; Top         ; Top                               ;
; PARTITION_FITTER_PRESERVATION_LEVEL  ; -- (Not supported for targeted family) ; --                                   ; Top         ; Top                               ;
; PARTITION_NETLIST_TYPE               ; -- (Not supported for targeted family) ; --                                   ; Top         ; Top                               ;
; POWER_BOARD_THERMAL_MODEL            ; None (CONSERVATIVE)                    ; --                                   ; --          ; --                                ;
; POWER_PRESET_COOLING_SOLUTION        ; 23 MM HEAT SINK WITH 200 LFPM AIRFLOW  ; --                                   ; --          ; --                                ;
; PROJECT_IP_REGENERATION_POLICY       ; ALWAYS_REGENERATE_IP                   ; SKIP_REGENERATING_IP_IF_HDL_MODIFIED ; --          ; --                                ;
; TOP_LEVEL_ENTITY                     ; Top                                    ; alu                                  ; --          ; --                                ;
; VERILOG_INPUT_VERSION                ; SystemVerilog_2005                     ; Verilog_2001                         ; --          ; --                                ;
; VERILOG_SHOW_LMF_MAPPING_MESSAGES    ; Off                                    ; --                                   ; --          ; --                                ;
+--------------------------------------+----------------------------------------+--------------------------------------+-------------+-----------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Flow Elapsed Time                                                                                                        ;
+----------------------+--------------+-------------------------+---------------------+------------------------------------+
; Module Name          ; Elapsed Time ; Average Processors Used ; Peak Virtual Memory ; Total CPU Time (on all processors) ;
+----------------------+--------------+-------------------------+---------------------+------------------------------------+
; Analysis & Synthesis ; 00:00:17     ; 1.0                     ; 4817 MB             ; 00:00:16                           ;
; Fitter               ; 00:05:54     ; 1.0                     ; 5788 MB             ; 00:03:25                           ;
; Assembler            ; 00:00:04     ; 1.0                     ; 4709 MB             ; 00:00:02                           ;
; Timing Analyzer      ; 00:00:07     ; 1.3                     ; 4959 MB             ; 00:00:03                           ;
; EDA Netlist Writer   ; 00:00:01     ; 1.0                     ; 4677 MB             ; 00:00:01                           ;
; Total                ; 00:06:23     ; --                      ; --                  ; 00:03:47                           ;
+----------------------+--------------+-------------------------+---------------------+------------------------------------+


+------------------------------------------------------------------------------------+
; Flow OS Summary                                                                    ;
+----------------------+------------------+------------+------------+----------------+
; Module Name          ; Machine Hostname ; OS Name    ; OS Version ; Processor type ;
+----------------------+------------------+------------+------------+----------------+
; Analysis & Synthesis ; LAPTOP-BRF7F8QT  ; Windows 10 ; 10.0       ; x86_64         ;
; Fitter               ; LAPTOP-BRF7F8QT  ; Windows 10 ; 10.0       ; x86_64         ;
; Assembler            ; LAPTOP-BRF7F8QT  ; Windows 10 ; 10.0       ; x86_64         ;
; Timing Analyzer      ; LAPTOP-BRF7F8QT  ; Windows 10 ; 10.0       ; x86_64         ;
; EDA Netlist Writer   ; LAPTOP-BRF7F8QT  ; Windows 10 ; 10.0       ; x86_64         ;
+----------------------+------------------+------------+------------+----------------+


------------
; Flow Log ;
------------
quartus_map --read_settings_files=on --write_settings_files=off RiscVprocessor -c alu
quartus_fit --read_settings_files=off --write_settings_files=off RiscVprocessor -c alu
quartus_asm --read_settings_files=off --write_settings_files=off RiscVprocessor -c alu
quartus_sta RiscVprocessor -c alu
quartus_eda --read_settings_files=off --write_settings_files=off RiscVprocessor -c alu



