Fitter report for Ethernet_10g
Sun Sep 30 18:43:21 2018
Quartus Prime Version 17.1.0 Build 590 10/25/2017 SJ Standard Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Ignored Assignments
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. Receiver Channel
 18. Transmitter Channel
 19. Transmitter PLL
 20. Optimized GXB Elements
 21. I/O Assignment Warnings
 22. PLL Usage Summary
 23. Fitter Resource Utilization by Entity
 24. Delay Chain Summary
 25. Pad To Core Delay Chain Fanout
 26. Control Signals
 27. Global & Other Fast Signals
 28. Non-Global High Fan-Out Signals
 29. Fitter RAM Summary
 30. Routing Usage Summary
 31. Fitter HSLP Summary
 32. I/O Rules Summary
 33. I/O Rules Details
 34. I/O Rules Matrix
 35. Fitter Device Options
 36. Operating Settings and Conditions
 37. Estimated Delay Added for Hold Timing Summary
 38. Estimated Delay Added for Hold Timing Details
 39. Fitter Messages
 40. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2017  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+-----------------------------------------------------------------------------------+
; Fitter Summary                                                                    ;
+---------------------------------+-------------------------------------------------+
; Fitter Status                   ; Successful - Sun Sep 30 18:43:21 2018           ;
; Quartus Prime Version           ; 17.1.0 Build 590 10/25/2017 SJ Standard Edition ;
; Revision Name                   ; Ethernet_10g                                    ;
; Top-level Entity Name           ; Ethernet_10g                                    ;
; Family                          ; Stratix V                                       ;
; Device                          ; 5SGXEA7N2F45C2                                  ;
; Timing Models                   ; Final                                           ;
; Logic utilization (in ALMs)     ; 1,769 / 234,720 ( < 1 % )                       ;
; Total registers                 ; 3409                                            ;
; Total pins                      ; 12 / 1,064 ( 1 % )                              ;
; Total virtual pins              ; 0                                               ;
; Total block memory bits         ; 16,582 / 52,428,800 ( < 1 % )                   ;
; Total RAM Blocks                ; 4 / 2,560 ( < 1 % )                             ;
; Total DSP Blocks                ; 0 / 256 ( 0 % )                                 ;
; Total HSSI STD RX PCSs          ; 0 / 48 ( 0 % )                                  ;
; Total HSSI 10G RX PCSs          ; 1 / 48 ( 2 % )                                  ;
; Total HSSI GEN3 RX PCSs         ; 0 / 48 ( 0 % )                                  ;
; Total HSSI PMA RX Deserializers ; 1 / 48 ( 2 % )                                  ;
; Total HSSI STD TX PCSs          ; 0 / 48 ( 0 % )                                  ;
; Total HSSI 10G TX PCSs          ; 1 / 48 ( 2 % )                                  ;
; Total HSSI GEN3 TX PCSs         ; 0 / 48 ( 0 % )                                  ;
; Total HSSI PMA TX Serializers   ; 1 / 48 ( 2 % )                                  ;
; Total HSSI PIPE GEN1_2s         ; 0 / 48 ( 0 % )                                  ;
; Total HSSI GEN3s                ; 0 / 48 ( 0 % )                                  ;
; Total PLLs                      ; 4 / 92 ( 4 % )                                  ;
; Total DLLs                      ; 0 / 4 ( 0 % )                                   ;
+---------------------------------+-------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                          ;
+----------------------------------------------------------------------------+---------------------+---------------------------------------+
; Option                                                                     ; Setting             ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------+---------------------------------------+
; Device                                                                     ; 5SGXEA7N2F45C2      ;                                       ;
; Maximum processors allowed for parallel compilation                        ; 4                   ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                   ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                  ;                                       ;
; Reserve all unused pins                                                    ; As input tri-stated ; As input tri-stated with weak pull-up ;
; Use smart compilation                                                      ; Off                 ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                  ; On                                    ;
; Enable compact report table                                                ; Off                 ; Off                                   ;
; Router Timing Optimization Level                                           ; Normal              ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                 ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                 ; 1.0                                   ;
; Device initialization clock source                                         ; INIT_INTOSC         ; INIT_INTOSC                           ;
; Optimize Hold Timing                                                       ; All Paths           ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                  ; On                                    ;
; Auto RAM to MLAB Conversion                                                ; On                  ; On                                    ;
; Equivalent RAM and MLAB Power Up                                           ; Auto                ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                           ; Care                ; Care                                  ;
; Programmable Power Technology Optimization                                 ; Automatic           ; Automatic                             ;
; Programmable Power Maximum High-Speed Fraction of Used LAB Tiles           ; 1.0                 ; 1.0                                   ;
; Power Optimization During Fitting                                          ; Normal compilation  ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                 ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation  ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                 ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                             ; Off                 ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal              ; Normal                                ;
; Final Placement Optimizations                                              ; Automatically       ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically       ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                   ; 1                                     ;
; Periphery to Core Placement and Routing Optimization                       ; Off                 ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                 ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                 ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                ; Auto                                  ;
; Auto Delay Chains                                                          ; On                  ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                 ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                 ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                 ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                 ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                 ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                 ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                 ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit            ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal              ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                ; Auto                                  ;
; Auto Global Clock                                                          ; On                  ; On                                    ;
; Auto Global Register Control Signals                                       ; On                  ; On                                    ;
; Synchronizer Identification                                                ; Auto                ; Auto                                  ;
; Enable Beneficial Skew Optimization                                        ; On                  ; On                                    ;
; Optimize Design for Metastability                                          ; On                  ; On                                    ;
; Active Serial clock source                                                 ; FREQ_100MHz         ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                 ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                 ; Off                                   ;
; MLAB Implementation In 16-Bit Deep Mode                                    ; Off                 ; Off                                   ;
; Advanced Physical Optimization                                             ; On                  ; On                                    ;
+----------------------------------------------------------------------------+---------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.09        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   4.0%      ;
;     Processor 3            ;   2.6%      ;
;     Processor 4            ;   2.3%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+--------------+----------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                                                                                                                                                                                                                                                                                                                                   ; Action          ; Operation                                         ; Reason                     ; Node Port    ; Node Port Name ; Destination Node                                                                                                                                                                                                                                                                                                                                                                      ; Destination Port ; Destination Port Name ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+--------------+----------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gbaser_phy:Eth_10gbaser_phy_inst|altera_xcvr_10gbaser:eth_10gbaser_phy_inst|sv_xcvr_10gbaser_nr:xv_xcvr_10gbaser_nr_inst|sv_xcvr_10gbaser_native:ch[0].sv_xcvr_10gbaser_native_inst|in_pld_10g_rx_pld_clk~CLKENA0                                                                                                                                      ; Created         ; Placement                                         ; Fitter Periphery Placement ;              ;                ;                                                                                                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; pll:pll_inst|pll_0002:pll_inst|altera_pll:altera_pll_i|outclk_wire[0]~CLKENA0                                                                                                                                                                                                                                                                                                                                          ; Created         ; Placement                                         ; Fitter Periphery Placement ;              ;                ;                                                                                                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; pll:pll_inst|pll_0002:pll_inst|altera_pll:altera_pll_i|outclk_wire[1]~CLKENA0                                                                                                                                                                                                                                                                                                                                          ; Created         ; Placement                                         ; Fitter Periphery Placement ;              ;                ;                                                                                                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; pll_ref_clk_sig~input~FITTER_INSERTED                                                                                                                                                                                                                                                                                                                                                                                  ; Created         ; Placement                                         ; Fitter Periphery Placement ;              ;                ;                                                                                                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gbaser_phy:Eth_10gbaser_phy_inst|altera_xcvr_10gbaser:eth_10gbaser_phy_inst|sv_xcvr_10gbaser_nr:xv_xcvr_10gbaser_nr_inst|sv_xcvr_10gbaser_native:ch[0].sv_xcvr_10gbaser_native_inst|sv_xcvr_native:native_inst|sv_pma:inst_sv_pma|sv_tx_pma:tx_pma.sv_tx_pma_inst|sv_tx_pma_ch:tx_pma_insts[0].sv_tx_pma_ch_inst|tx_pma_ch.tx_pma_buf.nonuserfrompmaux ; Merged          ; Placement                                         ; Fitter Periphery Placement ; NONUSERTOIO  ;                ; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gbaser_phy:Eth_10gbaser_phy_inst|altera_xcvr_10gbaser:eth_10gbaser_phy_inst|sv_xcvr_10gbaser_nr:xv_xcvr_10gbaser_nr_inst|sv_xcvr_10gbaser_native:ch[0].sv_xcvr_10gbaser_native_inst|sv_xcvr_native:native_inst|sv_pma:inst_sv_pma|sv_rx_pma:rx_pma.sv_rx_pma_inst|rx_pmas[0].rx_pma.nonuserfrompmaux                  ; NONUSERTOIO      ;                       ;
; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gbaser_phy:Eth_10gbaser_phy_inst|altera_xcvr_10gbaser:eth_10gbaser_phy_inst|sv_xcvr_10gbaser_nr:xv_xcvr_10gbaser_nr_inst|sv_xcvr_10gbaser_native:ch[0].sv_xcvr_10gbaser_native_inst|sv_xcvr_plls:altera_pll_5G|pll[0].avmm.avmm_readdata[0]                                                                                                            ; Merged          ; Placement                                         ; Fitter Periphery Placement ; AVMMREADDATA ;                ; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gbaser_phy:Eth_10gbaser_phy_inst|altera_xcvr_10gbaser:eth_10gbaser_phy_inst|sv_xcvr_10gbaser_nr:xv_xcvr_10gbaser_nr_inst|sv_xcvr_10gbaser_native:ch[0].sv_xcvr_10gbaser_native_inst|sv_xcvr_native:native_inst|sv_xcvr_avmm:inst_sv_xcvr_avmm|avmm_interface_insts[0].avmm_readdata[0]                                ; AVMMREADDATA     ;                       ;
; pll:pll_inst|pll_0002:pll_inst|altera_pll:altera_pll_i|outclk_wire[1]                                                                                                                                                                                                                                                                                                                                                  ; Merged          ; Placement                                         ; Fitter Periphery Placement ; DIVCLK       ;                ; pll:pll_inst|pll_0002:pll_inst|altera_pll:altera_pll_i|outclk_wire[0]                                                                                                                                                                                                                                                                                                                 ; DIVCLK           ;                       ;
; pll:pll_inst|pll_0002:pll_inst|altera_pll:altera_pll_i|outclk_wire[1]~CLKENA0                                                                                                                                                                                                                                                                                                                                          ; Merged          ; Placement                                         ; Fitter Periphery Placement ; OUTCLK       ;                ; pll:pll_inst|pll_0002:pll_inst|altera_pll:altera_pll_i|outclk_wire[0]~CLKENA0                                                                                                                                                                                                                                                                                                         ; OUTCLK           ;                       ;
; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_avalon_dc_fifo:rxtx_dc_fifo_link_fault_status|out_payload[0]                                                                                                                                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_avalon_dc_fifo:rxtx_dc_fifo_link_fault_status|altsyncram:mem_rtl_0|altsyncram_qtm1:auto_generated|ram_block1a0                                                                                                                                            ; PORTBDATAOUT     ;                       ;
; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_avalon_dc_fifo:rxtx_dc_fifo_link_fault_status|out_payload[1]                                                                                                                                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_avalon_dc_fifo:rxtx_dc_fifo_link_fault_status|altsyncram:mem_rtl_0|altsyncram_qtm1:auto_generated|ram_block1a1                                                                                                                                            ; PORTBDATAOUT     ;                       ;
; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_avalon_dc_fifo:rxtx_dc_fifo_pauselen|out_payload[0]                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_avalon_dc_fifo:rxtx_dc_fifo_pauselen|altsyncram:mem_rtl_0|altsyncram_41n1:auto_generated|ram_block1a0                                                                                                                                                     ; PORTBDATAOUT     ;                       ;
; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_avalon_dc_fifo:rxtx_dc_fifo_pauselen|out_payload[1]                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_avalon_dc_fifo:rxtx_dc_fifo_pauselen|altsyncram:mem_rtl_0|altsyncram_41n1:auto_generated|ram_block1a1                                                                                                                                                     ; PORTBDATAOUT     ;                       ;
; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_avalon_dc_fifo:rxtx_dc_fifo_pauselen|out_payload[2]                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_avalon_dc_fifo:rxtx_dc_fifo_pauselen|altsyncram:mem_rtl_0|altsyncram_41n1:auto_generated|ram_block1a2                                                                                                                                                     ; PORTBDATAOUT     ;                       ;
; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_avalon_dc_fifo:rxtx_dc_fifo_pauselen|out_payload[3]                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_avalon_dc_fifo:rxtx_dc_fifo_pauselen|altsyncram:mem_rtl_0|altsyncram_41n1:auto_generated|ram_block1a3                                                                                                                                                     ; PORTBDATAOUT     ;                       ;
; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_avalon_dc_fifo:rxtx_dc_fifo_pauselen|out_payload[4]                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_avalon_dc_fifo:rxtx_dc_fifo_pauselen|altsyncram:mem_rtl_0|altsyncram_41n1:auto_generated|ram_block1a4                                                                                                                                                     ; PORTBDATAOUT     ;                       ;
; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_avalon_dc_fifo:rxtx_dc_fifo_pauselen|out_payload[5]                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_avalon_dc_fifo:rxtx_dc_fifo_pauselen|altsyncram:mem_rtl_0|altsyncram_41n1:auto_generated|ram_block1a5                                                                                                                                                     ; PORTBDATAOUT     ;                       ;
; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_avalon_dc_fifo:rxtx_dc_fifo_pauselen|out_payload[6]                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_avalon_dc_fifo:rxtx_dc_fifo_pauselen|altsyncram:mem_rtl_0|altsyncram_41n1:auto_generated|ram_block1a6                                                                                                                                                     ; PORTBDATAOUT     ;                       ;
; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_avalon_dc_fifo:rxtx_dc_fifo_pauselen|out_payload[7]                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_avalon_dc_fifo:rxtx_dc_fifo_pauselen|altsyncram:mem_rtl_0|altsyncram_41n1:auto_generated|ram_block1a7                                                                                                                                                     ; PORTBDATAOUT     ;                       ;
; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_avalon_dc_fifo:rxtx_dc_fifo_pauselen|out_payload[8]                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_avalon_dc_fifo:rxtx_dc_fifo_pauselen|altsyncram:mem_rtl_0|altsyncram_41n1:auto_generated|ram_block1a8                                                                                                                                                     ; PORTBDATAOUT     ;                       ;
; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_avalon_dc_fifo:rxtx_dc_fifo_pauselen|out_payload[9]                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_avalon_dc_fifo:rxtx_dc_fifo_pauselen|altsyncram:mem_rtl_0|altsyncram_41n1:auto_generated|ram_block1a9                                                                                                                                                     ; PORTBDATAOUT     ;                       ;
; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_avalon_dc_fifo:rxtx_dc_fifo_pauselen|out_payload[10]                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_avalon_dc_fifo:rxtx_dc_fifo_pauselen|altsyncram:mem_rtl_0|altsyncram_41n1:auto_generated|ram_block1a10                                                                                                                                                    ; PORTBDATAOUT     ;                       ;
; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_avalon_dc_fifo:rxtx_dc_fifo_pauselen|out_payload[11]                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_avalon_dc_fifo:rxtx_dc_fifo_pauselen|altsyncram:mem_rtl_0|altsyncram_41n1:auto_generated|ram_block1a11                                                                                                                                                    ; PORTBDATAOUT     ;                       ;
; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_avalon_dc_fifo:rxtx_dc_fifo_pauselen|out_payload[12]                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_avalon_dc_fifo:rxtx_dc_fifo_pauselen|altsyncram:mem_rtl_0|altsyncram_41n1:auto_generated|ram_block1a12                                                                                                                                                    ; PORTBDATAOUT     ;                       ;
; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_avalon_dc_fifo:rxtx_dc_fifo_pauselen|out_payload[13]                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_avalon_dc_fifo:rxtx_dc_fifo_pauselen|altsyncram:mem_rtl_0|altsyncram_41n1:auto_generated|ram_block1a13                                                                                                                                                    ; PORTBDATAOUT     ;                       ;
; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_avalon_dc_fifo:rxtx_dc_fifo_pauselen|out_payload[14]                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_avalon_dc_fifo:rxtx_dc_fifo_pauselen|altsyncram:mem_rtl_0|altsyncram_41n1:auto_generated|ram_block1a14                                                                                                                                                    ; PORTBDATAOUT     ;                       ;
; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_avalon_dc_fifo:rxtx_dc_fifo_pauselen|out_payload[15]                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_avalon_dc_fifo:rxtx_dc_fifo_pauselen|altsyncram:mem_rtl_0|altsyncram_41n1:auto_generated|ram_block1a15                                                                                                                                                    ; PORTBDATAOUT     ;                       ;
; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gbaser_phy:Eth_10gbaser_phy_inst|altera_xcvr_10gbaser:eth_10gbaser_phy_inst|sv_xcvr_10gbaser_nr:xv_xcvr_10gbaser_nr_inst|altera_xcvr_reset_control:gen_embedded_reset.reset_controller|alt_xcvr_reset_counter:g_pll.counter_pll_powerdown|count[1]                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gbaser_phy:Eth_10gbaser_phy_inst|altera_xcvr_10gbaser:eth_10gbaser_phy_inst|sv_xcvr_10gbaser_nr:xv_xcvr_10gbaser_nr_inst|altera_xcvr_reset_control:gen_embedded_reset.reset_controller|alt_xcvr_reset_counter:g_pll.counter_pll_powerdown|count[1]~DUPLICATE                                                          ;                  ;                       ;
; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gbaser_phy:Eth_10gbaser_phy_inst|altera_xcvr_10gbaser:eth_10gbaser_phy_inst|sv_xcvr_10gbaser_nr:xv_xcvr_10gbaser_nr_inst|altera_xcvr_reset_control:gen_embedded_reset.reset_controller|alt_xcvr_reset_counter:g_rx.g_rx[0].g_rx.counter_rx_analogreset|count[0]                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gbaser_phy:Eth_10gbaser_phy_inst|altera_xcvr_10gbaser:eth_10gbaser_phy_inst|sv_xcvr_10gbaser_nr:xv_xcvr_10gbaser_nr_inst|altera_xcvr_reset_control:gen_embedded_reset.reset_controller|alt_xcvr_reset_counter:g_rx.g_rx[0].g_rx.counter_rx_analogreset|count[0]~DUPLICATE                                             ;                  ;                       ;
; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_address_inserter:tx_eth_address_inserter|pline_data_new[19]                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_address_inserter:tx_eth_address_inserter|pline_data_new[19]~DUPLICATE                                                                                                                                                                                 ;                  ;                       ;
; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_address_inserter:tx_eth_address_inserter|pline_data_new[34]                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_address_inserter:tx_eth_address_inserter|pline_data_new[34]~DUPLICATE                                                                                                                                                                                 ;                  ;                       ;
; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_address_inserter:tx_eth_address_inserter|pline_data_new[43]                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_address_inserter:tx_eth_address_inserter|pline_data_new[43]~DUPLICATE                                                                                                                                                                                 ;                  ;                       ;
; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_address_inserter:tx_eth_address_inserter|pline_data_new[49]                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_address_inserter:tx_eth_address_inserter|pline_data_new[49]~DUPLICATE                                                                                                                                                                                 ;                  ;                       ;
; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_address_inserter:tx_eth_address_inserter|pline_data_new[54]                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_address_inserter:tx_eth_address_inserter|pline_data_new[54]~DUPLICATE                                                                                                                                                                                 ;                  ;                       ;
; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_address_inserter:tx_eth_address_inserter|pline_data_new[56]                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_address_inserter:tx_eth_address_inserter|pline_data_new[56]~DUPLICATE                                                                                                                                                                                 ;                  ;                       ;
; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_crc:rx_eth_crc_checker|add_extra_backpressure                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_crc:rx_eth_crc_checker|add_extra_backpressure~DUPLICATE                                                                                                                                                                                               ;                  ;                       ;
; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_crc:rx_eth_crc_checker|crc32:my_crc32|crc0[1]                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_crc:rx_eth_crc_checker|crc32:my_crc32|crc0[1]~DUPLICATE                                                                                                                                                                                               ;                  ;                       ;
; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_crc:rx_eth_crc_checker|crc32:my_crc32|crc0[8]                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_crc:rx_eth_crc_checker|crc32:my_crc32|crc0[8]~DUPLICATE                                                                                                                                                                                               ;                  ;                       ;
; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_crc:rx_eth_crc_checker|crc32:my_crc32|crc0[15]                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_crc:rx_eth_crc_checker|crc32:my_crc32|crc0[15]~DUPLICATE                                                                                                                                                                                              ;                  ;                       ;
; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_crc:rx_eth_crc_checker|crc32:my_crc32|crc0[16]                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_crc:rx_eth_crc_checker|crc32:my_crc32|crc0[16]~DUPLICATE                                                                                                                                                                                              ;                  ;                       ;
; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_crc:rx_eth_crc_checker|crc32:my_crc32|crc0[21]                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_crc:rx_eth_crc_checker|crc32:my_crc32|crc0[21]~DUPLICATE                                                                                                                                                                                              ;                  ;                       ;
; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_crc:rx_eth_crc_checker|crc32:my_crc32|crc0[22]                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_crc:rx_eth_crc_checker|crc32:my_crc32|crc0[22]~DUPLICATE                                                                                                                                                                                              ;                  ;                       ;
; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_crc:rx_eth_crc_checker|crc32:my_crc32|crc0[24]                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_crc:rx_eth_crc_checker|crc32:my_crc32|crc0[24]~DUPLICATE                                                                                                                                                                                              ;                  ;                       ;
; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_crc:rx_eth_crc_checker|crc32:my_crc32|crc0[27]                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_crc:rx_eth_crc_checker|crc32:my_crc32|crc0[27]~DUPLICATE                                                                                                                                                                                              ;                  ;                       ;
; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_crc:rx_eth_crc_checker|crc32:my_crc32|crc0[30]                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_crc:rx_eth_crc_checker|crc32:my_crc32|crc0[30]~DUPLICATE                                                                                                                                                                                              ;                  ;                       ;
; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_crc:rx_eth_crc_checker|pline_error_new_0[0]                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_crc:rx_eth_crc_checker|pline_error_new_0[0]~DUPLICATE                                                                                                                                                                                                 ;                  ;                       ;
; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_crc:tx_eth_crc_inserter|crc32:my_crc32|crc0[0]                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_crc:tx_eth_crc_inserter|crc32:my_crc32|crc0[0]~DUPLICATE                                                                                                                                                                                              ;                  ;                       ;
; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_crc:tx_eth_crc_inserter|crc32:my_crc32|crc0[1]                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_crc:tx_eth_crc_inserter|crc32:my_crc32|crc0[1]~DUPLICATE                                                                                                                                                                                              ;                  ;                       ;
; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_crc:tx_eth_crc_inserter|crc32:my_crc32|crc0[2]                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_crc:tx_eth_crc_inserter|crc32:my_crc32|crc0[2]~DUPLICATE                                                                                                                                                                                              ;                  ;                       ;
; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_crc:tx_eth_crc_inserter|crc32:my_crc32|crc0[8]                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_crc:tx_eth_crc_inserter|crc32:my_crc32|crc0[8]~DUPLICATE                                                                                                                                                                                              ;                  ;                       ;
; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_crc:tx_eth_crc_inserter|crc32:my_crc32|crc0[9]                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_crc:tx_eth_crc_inserter|crc32:my_crc32|crc0[9]~DUPLICATE                                                                                                                                                                                              ;                  ;                       ;
; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_crc:tx_eth_crc_inserter|crc32:my_crc32|crc0[12]                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_crc:tx_eth_crc_inserter|crc32:my_crc32|crc0[12]~DUPLICATE                                                                                                                                                                                             ;                  ;                       ;
; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_crc:tx_eth_crc_inserter|crc32:my_crc32|crc0[13]                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_crc:tx_eth_crc_inserter|crc32:my_crc32|crc0[13]~DUPLICATE                                                                                                                                                                                             ;                  ;                       ;
; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_crc:tx_eth_crc_inserter|crc32:my_crc32|crc0[14]                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_crc:tx_eth_crc_inserter|crc32:my_crc32|crc0[14]~DUPLICATE                                                                                                                                                                                             ;                  ;                       ;
; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_crc:tx_eth_crc_inserter|crc32:my_crc32|crc0[15]                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_crc:tx_eth_crc_inserter|crc32:my_crc32|crc0[15]~DUPLICATE                                                                                                                                                                                             ;                  ;                       ;
; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_crc:tx_eth_crc_inserter|crc32:my_crc32|crc0[16]                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_crc:tx_eth_crc_inserter|crc32:my_crc32|crc0[16]~DUPLICATE                                                                                                                                                                                             ;                  ;                       ;
; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_crc:tx_eth_crc_inserter|crc32:my_crc32|crc0[17]                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_crc:tx_eth_crc_inserter|crc32:my_crc32|crc0[17]~DUPLICATE                                                                                                                                                                                             ;                  ;                       ;
; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_crc:tx_eth_crc_inserter|crc32:my_crc32|crc0[18]                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_crc:tx_eth_crc_inserter|crc32:my_crc32|crc0[18]~DUPLICATE                                                                                                                                                                                             ;                  ;                       ;
; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_crc:tx_eth_crc_inserter|crc32:my_crc32|crc0[20]                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_crc:tx_eth_crc_inserter|crc32:my_crc32|crc0[20]~DUPLICATE                                                                                                                                                                                             ;                  ;                       ;
; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_crc:tx_eth_crc_inserter|crc32:my_crc32|crc0[26]                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_crc:tx_eth_crc_inserter|crc32:my_crc32|crc0[26]~DUPLICATE                                                                                                                                                                                             ;                  ;                       ;
; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_crc:tx_eth_crc_inserter|crc32:my_crc32|crc0[28]                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_crc:tx_eth_crc_inserter|crc32:my_crc32|crc0[28]~DUPLICATE                                                                                                                                                                                             ;                  ;                       ;
; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_crc:tx_eth_crc_inserter|crc32:my_crc32|crc0[29]                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_crc:tx_eth_crc_inserter|crc32:my_crc32|crc0[29]~DUPLICATE                                                                                                                                                                                             ;                  ;                       ;
; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_crc:tx_eth_crc_inserter|crc32:my_crc32|crc1[31]                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_crc:tx_eth_crc_inserter|crc32:my_crc32|crc1[31]~DUPLICATE                                                                                                                                                                                             ;                  ;                       ;
; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_crc:tx_eth_crc_inserter|eop_extra_pline                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_crc:tx_eth_crc_inserter|eop_extra_pline~DUPLICATE                                                                                                                                                                                                     ;                  ;                       ;
; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_crc:tx_eth_crc_inserter|pline_sop_final                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_crc:tx_eth_crc_inserter|pline_sop_final~DUPLICATE                                                                                                                                                                                                     ;                  ;                       ;
; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_frame_decoder:rx_eth_frame_decoder|altera_eth_frame_decoder_pipeline_stage:ST_PLINE_STAGE[0].U_PLINE|altera_eth_frame_decoder_pipeline_base:core|data1[12]                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_frame_decoder:rx_eth_frame_decoder|altera_eth_frame_decoder_pipeline_stage:ST_PLINE_STAGE[0].U_PLINE|altera_eth_frame_decoder_pipeline_base:core|data1[12]~DUPLICATE                                                                                  ;                  ;                       ;
; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_frame_decoder:rx_eth_frame_decoder|altera_eth_frame_decoder_pipeline_stage:ST_PLINE_STAGE[0].U_PLINE|altera_eth_frame_decoder_pipeline_base:core|data1[13]                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_frame_decoder:rx_eth_frame_decoder|altera_eth_frame_decoder_pipeline_stage:ST_PLINE_STAGE[0].U_PLINE|altera_eth_frame_decoder_pipeline_base:core|data1[13]~DUPLICATE                                                                                  ;                  ;                       ;
; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_frame_decoder:rx_eth_frame_decoder|altera_eth_frame_decoder_pipeline_stage:ST_PLINE_STAGE[1].U_PLINE|altera_eth_frame_decoder_pipeline_base:core|altshift_taps:data1_rtl_0|shift_taps_nq31:auto_generated|cntr_qif:cntr1|counter_reg_bit[0]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_frame_decoder:rx_eth_frame_decoder|altera_eth_frame_decoder_pipeline_stage:ST_PLINE_STAGE[1].U_PLINE|altera_eth_frame_decoder_pipeline_base:core|altshift_taps:data1_rtl_0|shift_taps_nq31:auto_generated|cntr_qif:cntr1|counter_reg_bit[0]~DUPLICATE ;                  ;                       ;
; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_frame_decoder:rx_eth_frame_decoder|altera_eth_frame_decoder_pipeline_stage:ST_PLINE_STAGE[1].U_PLINE|altera_eth_frame_decoder_pipeline_base:core|data1[25]                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_frame_decoder:rx_eth_frame_decoder|altera_eth_frame_decoder_pipeline_stage:ST_PLINE_STAGE[1].U_PLINE|altera_eth_frame_decoder_pipeline_base:core|data1[25]~DUPLICATE                                                                                  ;                  ;                       ;
; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_frame_decoder:rx_eth_frame_decoder|altera_eth_frame_decoder_pipeline_stage:ST_PLINE_STAGE[1].U_PLINE|altera_eth_frame_decoder_pipeline_base:core|data1[32]                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_frame_decoder:rx_eth_frame_decoder|altera_eth_frame_decoder_pipeline_stage:ST_PLINE_STAGE[1].U_PLINE|altera_eth_frame_decoder_pipeline_base:core|data1[32]~DUPLICATE                                                                                  ;                  ;                       ;
; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_frame_decoder:rx_eth_frame_decoder|altera_eth_frame_decoder_pipeline_stage:ST_PLINE_STAGE[1].U_PLINE|altera_eth_frame_decoder_pipeline_base:core|data1[56]                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_frame_decoder:rx_eth_frame_decoder|altera_eth_frame_decoder_pipeline_stage:ST_PLINE_STAGE[1].U_PLINE|altera_eth_frame_decoder_pipeline_base:core|data1[56]~DUPLICATE                                                                                  ;                  ;                       ;
; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_frame_decoder:rx_eth_frame_decoder|altera_eth_frame_decoder_pipeline_stage:ST_PLINE_STAGE[1].U_PLINE|altera_eth_frame_decoder_pipeline_base:core|data1[62]                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_frame_decoder:rx_eth_frame_decoder|altera_eth_frame_decoder_pipeline_stage:ST_PLINE_STAGE[1].U_PLINE|altera_eth_frame_decoder_pipeline_base:core|data1[62]~DUPLICATE                                                                                  ;                  ;                       ;
; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_frame_decoder:rx_eth_frame_decoder|altera_eth_frame_decoder_pipeline_stage:ST_PLINE_STAGE[1].U_PLINE|altera_eth_frame_decoder_pipeline_base:core|data1[64]                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_frame_decoder:rx_eth_frame_decoder|altera_eth_frame_decoder_pipeline_stage:ST_PLINE_STAGE[1].U_PLINE|altera_eth_frame_decoder_pipeline_base:core|data1[64]~DUPLICATE                                                                                  ;                  ;                       ;
; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_frame_decoder:rx_eth_frame_decoder|altera_eth_frame_decoder_pipeline_stage:ST_PLINE_STAGE[1].U_PLINE|altera_eth_frame_decoder_pipeline_base:core|data1[65]                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_frame_decoder:rx_eth_frame_decoder|altera_eth_frame_decoder_pipeline_stage:ST_PLINE_STAGE[1].U_PLINE|altera_eth_frame_decoder_pipeline_base:core|data1[65]~DUPLICATE                                                                                  ;                  ;                       ;
; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_frame_decoder:rx_eth_frame_decoder|altera_eth_frame_decoder_pipeline_stage:ST_PLINE_STAGE[1].U_PLINE|altera_eth_frame_decoder_pipeline_base:core|data1[67]                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_frame_decoder:rx_eth_frame_decoder|altera_eth_frame_decoder_pipeline_stage:ST_PLINE_STAGE[1].U_PLINE|altera_eth_frame_decoder_pipeline_base:core|data1[67]~DUPLICATE                                                                                  ;                  ;                       ;
; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_frame_decoder:rx_eth_frame_decoder|altera_eth_frame_decoder_pipeline_stage:U_PLINE_P2|altera_eth_frame_decoder_pipeline_base:core|data1[71]                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_frame_decoder:rx_eth_frame_decoder|altera_eth_frame_decoder_pipeline_stage:U_PLINE_P2|altera_eth_frame_decoder_pipeline_base:core|data1[71]~DUPLICATE                                                                                                 ;                  ;                       ;
; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_frame_decoder:rx_eth_frame_decoder|count_pkt_len_p1[0]                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_frame_decoder:rx_eth_frame_decoder|count_pkt_len_p1[0]~DUPLICATE                                                                                                                                                                                      ;                  ;                       ;
; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_frame_decoder:rx_eth_frame_decoder|ctrl_pkt_p1                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_frame_decoder:rx_eth_frame_decoder|ctrl_pkt_p1~DUPLICATE                                                                                                                                                                                              ;                  ;                       ;
; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_lane_decoder:rx_eth_lane_decoder|byte4_pipeline[36]                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_lane_decoder:rx_eth_lane_decoder|byte4_pipeline[36]~DUPLICATE                                                                                                                                                                                         ;                  ;                       ;
; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_lane_decoder:rx_eth_lane_decoder|byte5_pipeline[52]                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_lane_decoder:rx_eth_lane_decoder|byte5_pipeline[52]~DUPLICATE                                                                                                                                                                                         ;                  ;                       ;
; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_lane_decoder:rx_eth_lane_decoder|byte6_pipeline[58]                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_lane_decoder:rx_eth_lane_decoder|byte6_pipeline[58]~DUPLICATE                                                                                                                                                                                         ;                  ;                       ;
; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_lane_decoder:rx_eth_lane_decoder|data_packet[8]                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_lane_decoder:rx_eth_lane_decoder|data_packet[8]~DUPLICATE                                                                                                                                                                                             ;                  ;                       ;
; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_lane_decoder:rx_eth_lane_decoder|data_packet[16]                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_lane_decoder:rx_eth_lane_decoder|data_packet[16]~DUPLICATE                                                                                                                                                                                            ;                  ;                       ;
; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_lane_decoder:rx_eth_lane_decoder|data_packet[22]                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_lane_decoder:rx_eth_lane_decoder|data_packet[22]~DUPLICATE                                                                                                                                                                                            ;                  ;                       ;
; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_lane_decoder:rx_eth_lane_decoder|data_packet[23]                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_lane_decoder:rx_eth_lane_decoder|data_packet[23]~DUPLICATE                                                                                                                                                                                            ;                  ;                       ;
; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_lane_decoder:rx_eth_lane_decoder|data_packet[26]                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_lane_decoder:rx_eth_lane_decoder|data_packet[26]~DUPLICATE                                                                                                                                                                                            ;                  ;                       ;
; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_lane_decoder:rx_eth_lane_decoder|data_packet[46]                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_lane_decoder:rx_eth_lane_decoder|data_packet[46]~DUPLICATE                                                                                                                                                                                            ;                  ;                       ;
; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_lane_decoder:rx_eth_lane_decoder|data_packet[47]                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_lane_decoder:rx_eth_lane_decoder|data_packet[47]~DUPLICATE                                                                                                                                                                                            ;                  ;                       ;
; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_lane_decoder:rx_eth_lane_decoder|data_packet[58]                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_lane_decoder:rx_eth_lane_decoder|data_packet[58]~DUPLICATE                                                                                                                                                                                            ;                  ;                       ;
; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_lane_decoder:rx_eth_lane_decoder|data_packet[61]                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_lane_decoder:rx_eth_lane_decoder|data_packet[61]~DUPLICATE                                                                                                                                                                                            ;                  ;                       ;
; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_lane_decoder:rx_eth_lane_decoder|data_packet_pipeline3[10]                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_lane_decoder:rx_eth_lane_decoder|data_packet_pipeline3[10]~DUPLICATE                                                                                                                                                                                  ;                  ;                       ;
; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_lane_decoder:rx_eth_lane_decoder|data_packet_pipeline3[11]                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_lane_decoder:rx_eth_lane_decoder|data_packet_pipeline3[11]~DUPLICATE                                                                                                                                                                                  ;                  ;                       ;
; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_lane_decoder:rx_eth_lane_decoder|data_packet_pipeline3[13]                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_lane_decoder:rx_eth_lane_decoder|data_packet_pipeline3[13]~DUPLICATE                                                                                                                                                                                  ;                  ;                       ;
; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_lane_decoder:rx_eth_lane_decoder|data_packet_pipeline3[17]                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_lane_decoder:rx_eth_lane_decoder|data_packet_pipeline3[17]~DUPLICATE                                                                                                                                                                                  ;                  ;                       ;
; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_lane_decoder:rx_eth_lane_decoder|data_packet_pipeline3[31]                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_lane_decoder:rx_eth_lane_decoder|data_packet_pipeline3[31]~DUPLICATE                                                                                                                                                                                  ;                  ;                       ;
; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_lane_decoder:rx_eth_lane_decoder|data_packet_pipeline3[33]                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_lane_decoder:rx_eth_lane_decoder|data_packet_pipeline3[33]~DUPLICATE                                                                                                                                                                                  ;                  ;                       ;
; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_lane_decoder:rx_eth_lane_decoder|data_packet_pipeline3[34]                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_lane_decoder:rx_eth_lane_decoder|data_packet_pipeline3[34]~DUPLICATE                                                                                                                                                                                  ;                  ;                       ;
; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_lane_decoder:rx_eth_lane_decoder|data_packet_pipeline3[53]                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_lane_decoder:rx_eth_lane_decoder|data_packet_pipeline3[53]~DUPLICATE                                                                                                                                                                                  ;                  ;                       ;
; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_lane_decoder:rx_eth_lane_decoder|data_packet_pipeline3[63]                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_lane_decoder:rx_eth_lane_decoder|data_packet_pipeline3[63]~DUPLICATE                                                                                                                                                                                  ;                  ;                       ;
; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_lane_decoder:rx_eth_lane_decoder|xgmii_eop                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_lane_decoder:rx_eth_lane_decoder|xgmii_eop~DUPLICATE                                                                                                                                                                                                  ;                  ;                       ;
; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_link_fault_detection:rx_eth_link_fault_detection|fault_sequence_reg[1]                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_link_fault_detection:rx_eth_link_fault_detection|fault_sequence_reg[1]~DUPLICATE                                                                                                                                                                      ;                  ;                       ;
; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_link_fault_detection:rx_eth_link_fault_detection|link_fault_seq_type_lsb[0]                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_link_fault_detection:rx_eth_link_fault_detection|link_fault_seq_type_lsb[0]~DUPLICATE                                                                                                                                                                 ;                  ;                       ;
; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_link_fault_detection:rx_eth_link_fault_detection|seq_cnt_reg[1]                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_link_fault_detection:rx_eth_link_fault_detection|seq_cnt_reg[1]~DUPLICATE                                                                                                                                                                             ;                  ;                       ;
; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_packet_formatter:tx_eth_packet_formatter|data_src_data_reg[57]                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_packet_formatter:tx_eth_packet_formatter|data_src_data_reg[57]~DUPLICATE                                                                                                                                                                              ;                  ;                       ;
; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_packet_formatter:tx_eth_packet_formatter|eof_insert_ena_next_cycle                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_packet_formatter:tx_eth_packet_formatter|eof_insert_ena_next_cycle~DUPLICATE                                                                                                                                                                          ;                  ;                       ;
; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_packet_overflow_control:rx_eth_packet_overflow_control|over_reg                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_packet_overflow_control:rx_eth_packet_overflow_control|over_reg~DUPLICATE                                                                                                                                                                             ;                  ;                       ;
; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_pad_inserter:tx_eth_pad_inserter|internal_sink_ready                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_pad_inserter:tx_eth_pad_inserter|internal_sink_ready~DUPLICATE                                                                                                                                                                                        ;                  ;                       ;
; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_xgmii_termination:tx_eth_xgmii_termination|remainder_reg2.0100                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_xgmii_termination:tx_eth_xgmii_termination|remainder_reg2.0100~DUPLICATE                                                                                                                                                                              ;                  ;                       ;
; Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_receive_from_10gmac:Eth_10g_receive_from_10gmac_inst|i[0]                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_receive_from_10gmac:Eth_10g_receive_from_10gmac_inst|i[0]~DUPLICATE                                                                                                                                                                                                                                                         ;                  ;                       ;
; Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_receive_from_10gmac:Eth_10g_receive_from_10gmac_inst|i[1]                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_receive_from_10gmac:Eth_10g_receive_from_10gmac_inst|i[1]~DUPLICATE                                                                                                                                                                                                                                                         ;                  ;                       ;
; Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_receive_from_10gmac:Eth_10g_receive_from_10gmac_inst|r_data[21]                                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_receive_from_10gmac:Eth_10g_receive_from_10gmac_inst|r_data[21]~DUPLICATE                                                                                                                                                                                                                                                   ;                  ;                       ;
; Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_receive_from_10gmac:Eth_10g_receive_from_10gmac_inst|r_data[37]                                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_receive_from_10gmac:Eth_10g_receive_from_10gmac_inst|r_data[37]~DUPLICATE                                                                                                                                                                                                                                                   ;                  ;                       ;
; Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_receive_from_10gmac:Eth_10g_receive_from_10gmac_inst|r_data[50]                                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_receive_from_10gmac:Eth_10g_receive_from_10gmac_inst|r_data[50]~DUPLICATE                                                                                                                                                                                                                                                   ;                  ;                       ;
; Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_receive_from_10gmac:Eth_10g_receive_from_10gmac_inst|state.idle                                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_receive_from_10gmac:Eth_10g_receive_from_10gmac_inst|state.idle~DUPLICATE                                                                                                                                                                                                                                                   ;                  ;                       ;
; Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_receive_from_10gmac:Eth_10g_receive_from_10gmac_inst|state.rx_mac                                                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_receive_from_10gmac:Eth_10g_receive_from_10gmac_inst|state.rx_mac~DUPLICATE                                                                                                                                                                                                                                                 ;                  ;                       ;
; Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_receive_from_10gmac:Eth_10g_receive_from_10gmac_inst|state.rx_udp                                                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_receive_from_10gmac:Eth_10g_receive_from_10gmac_inst|state.rx_udp~DUPLICATE                                                                                                                                                                                                                                                 ;                  ;                       ;
; Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|arp_send_to_10gmac:arp_send_to_10gmac_inst|avalon_st_tx_empty[2]                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|arp_send_to_10gmac:arp_send_to_10gmac_inst|avalon_st_tx_empty[2]~DUPLICATE                                                                                                                                                                                                       ;                  ;                       ;
; Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|r_arp_op                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|r_arp_op~DUPLICATE                                                                                                                                                                                                                                                               ;                  ;                       ;
; Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|r_mac_dst_addr[2]                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|r_mac_dst_addr[2]~DUPLICATE                                                                                                                                                                                                                                                      ;                  ;                       ;
; Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|r_mac_dst_addr[6]                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|r_mac_dst_addr[6]~DUPLICATE                                                                                                                                                                                                                                                      ;                  ;                       ;
; Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|r_mac_dst_addr[18]                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|r_mac_dst_addr[18]~DUPLICATE                                                                                                                                                                                                                                                     ;                  ;                       ;
; Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|r_mac_dst_addr[28]                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|r_mac_dst_addr[28]~DUPLICATE                                                                                                                                                                                                                                                     ;                  ;                       ;
; Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|r_mac_dst_addr[47]                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|r_mac_dst_addr[47]~DUPLICATE                                                                                                                                                                                                                                                     ;                  ;                       ;
; Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|udp_send_to_10gmac:udp_send_to_10gmac_inst|avalon_st_tx_data[48]                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|udp_send_to_10gmac:udp_send_to_10gmac_inst|avalon_st_tx_data[48]~DUPLICATE                                                                                                                                                                                                       ;                  ;                       ;
; Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|udp_send_to_10gmac:udp_send_to_10gmac_inst|i[0]                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|udp_send_to_10gmac:udp_send_to_10gmac_inst|i[0]~DUPLICATE                                                                                                                                                                                                                        ;                  ;                       ;
; Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|udp_send_to_10gmac:udp_send_to_10gmac_inst|tx_data_counter[4]                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|udp_send_to_10gmac:udp_send_to_10gmac_inst|tx_data_counter[4]~DUPLICATE                                                                                                                                                                                                          ;                  ;                       ;
; Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|udp_send_to_10gmac:udp_send_to_10gmac_inst|tx_data_counter[5]                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|udp_send_to_10gmac:udp_send_to_10gmac_inst|tx_data_counter[5]~DUPLICATE                                                                                                                                                                                                          ;                  ;                       ;
; Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|udp_send_to_10gmac:udp_send_to_10gmac_inst|tx_data_counter[10]                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|udp_send_to_10gmac:udp_send_to_10gmac_inst|tx_data_counter[10]~DUPLICATE                                                                                                                                                                                                         ;                  ;                       ;
; Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|udp_send_to_10gmac:udp_send_to_10gmac_inst|tx_data_counter[11]                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|udp_send_to_10gmac:udp_send_to_10gmac_inst|tx_data_counter[11]~DUPLICATE                                                                                                                                                                                                         ;                  ;                       ;
; Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|udp_send_to_10gmac:udp_send_to_10gmac_inst|tx_data_counter[13]                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|udp_send_to_10gmac:udp_send_to_10gmac_inst|tx_data_counter[13]~DUPLICATE                                                                                                                                                                                                         ;                  ;                       ;
; Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|arp_state                                                                                                                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|arp_state~DUPLICATE                                                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; SPI_LMK04906_Config:SPI_LMK04906_Config_inst|delay_cnt[2]                                                                                                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; SPI_LMK04906_Config:SPI_LMK04906_Config_inst|delay_cnt[2]~DUPLICATE                                                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; SPI_LMK04906_Config:SPI_LMK04906_Config_inst|delay_cnt[3]                                                                                                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; SPI_LMK04906_Config:SPI_LMK04906_Config_inst|delay_cnt[3]~DUPLICATE                                                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; SPI_LMK04906_Config:SPI_LMK04906_Config_inst|delay_cnt[4]                                                                                                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; SPI_LMK04906_Config:SPI_LMK04906_Config_inst|delay_cnt[4]~DUPLICATE                                                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; SPI_LMK04906_Config:SPI_LMK04906_Config_inst|delay_cnt[5]                                                                                                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; SPI_LMK04906_Config:SPI_LMK04906_Config_inst|delay_cnt[5]~DUPLICATE                                                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; SPI_LMK04906_Config:SPI_LMK04906_Config_inst|delay_cnt[7]                                                                                                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; SPI_LMK04906_Config:SPI_LMK04906_Config_inst|delay_cnt[7]~DUPLICATE                                                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; SPI_LMK04906_Config:SPI_LMK04906_Config_inst|delay_cnt[8]                                                                                                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; SPI_LMK04906_Config:SPI_LMK04906_Config_inst|delay_cnt[8]~DUPLICATE                                                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; SPI_LMK04906_Config:SPI_LMK04906_Config_inst|delay_cnt[10]                                                                                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; SPI_LMK04906_Config:SPI_LMK04906_Config_inst|delay_cnt[10]~DUPLICATE                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; SPI_LMK04906_Config:SPI_LMK04906_Config_inst|delay_cnt[11]                                                                                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; SPI_LMK04906_Config:SPI_LMK04906_Config_inst|delay_cnt[11]~DUPLICATE                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; SPI_LMK04906_Config:SPI_LMK04906_Config_inst|delay_cnt[14]                                                                                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; SPI_LMK04906_Config:SPI_LMK04906_Config_inst|delay_cnt[14]~DUPLICATE                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; SPI_LMK04906_Config:SPI_LMK04906_Config_inst|delay_cnt[16]                                                                                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; SPI_LMK04906_Config:SPI_LMK04906_Config_inst|delay_cnt[16]~DUPLICATE                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; SPI_LMK04906_Config:SPI_LMK04906_Config_inst|delay_cnt[18]                                                                                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; SPI_LMK04906_Config:SPI_LMK04906_Config_inst|delay_cnt[18]~DUPLICATE                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; SPI_LMK04906_Config:SPI_LMK04906_Config_inst|delay_cnt[20]                                                                                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; SPI_LMK04906_Config:SPI_LMK04906_Config_inst|delay_cnt[20]~DUPLICATE                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; SPI_LMK04906_Config:SPI_LMK04906_Config_inst|delay_cnt[21]                                                                                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; SPI_LMK04906_Config:SPI_LMK04906_Config_inst|delay_cnt[21]~DUPLICATE                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; SPI_LMK04906_Config:SPI_LMK04906_Config_inst|delay_cnt[22]                                                                                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; SPI_LMK04906_Config:SPI_LMK04906_Config_inst|delay_cnt[22]~DUPLICATE                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; SPI_LMK04906_Config:SPI_LMK04906_Config_inst|delay_cnt[23]                                                                                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; SPI_LMK04906_Config:SPI_LMK04906_Config_inst|delay_cnt[23]~DUPLICATE                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; SPI_LMK04906_Config:SPI_LMK04906_Config_inst|delay_cnt[24]                                                                                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; SPI_LMK04906_Config:SPI_LMK04906_Config_inst|delay_cnt[24]~DUPLICATE                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; SPI_LMK04906_Config:SPI_LMK04906_Config_inst|delay_cnt[25]                                                                                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; SPI_LMK04906_Config:SPI_LMK04906_Config_inst|delay_cnt[25]~DUPLICATE                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; SPI_LMK04906_Config:SPI_LMK04906_Config_inst|delay_cnt[26]                                                                                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; SPI_LMK04906_Config:SPI_LMK04906_Config_inst|delay_cnt[26]~DUPLICATE                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; SPI_LMK04906_Config:SPI_LMK04906_Config_inst|delay_cnt[27]                                                                                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; SPI_LMK04906_Config:SPI_LMK04906_Config_inst|delay_cnt[27]~DUPLICATE                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; SPI_LMK04906_Config:SPI_LMK04906_Config_inst|delay_cnt[28]                                                                                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; SPI_LMK04906_Config:SPI_LMK04906_Config_inst|delay_cnt[28]~DUPLICATE                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; SPI_LMK04906_Config:SPI_LMK04906_Config_inst|delay_cnt[29]                                                                                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; SPI_LMK04906_Config:SPI_LMK04906_Config_inst|delay_cnt[29]~DUPLICATE                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; SPI_LMK04906_Config:SPI_LMK04906_Config_inst|delay_cnt[30]                                                                                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; SPI_LMK04906_Config:SPI_LMK04906_Config_inst|delay_cnt[30]~DUPLICATE                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; SPI_LMK04906_Config:SPI_LMK04906_Config_inst|lut_index[0]                                                                                                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; SPI_LMK04906_Config:SPI_LMK04906_Config_inst|lut_index[0]~DUPLICATE                                                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; SPI_LMK04906_Config:SPI_LMK04906_Config_inst|mSetup_ST.0001                                                                                                                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; SPI_LMK04906_Config:SPI_LMK04906_Config_inst|mSetup_ST.0001~DUPLICATE                                                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; SPI_LMK04906_Config:SPI_LMK04906_Config_inst|tick[1]                                                                                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; SPI_LMK04906_Config:SPI_LMK04906_Config_inst|tick[1]~DUPLICATE                                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; SPI_LMK04906_Config:SPI_LMK04906_Config_inst|tick[2]                                                                                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; SPI_LMK04906_Config:SPI_LMK04906_Config_inst|tick[2]~DUPLICATE                                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; SPI_LMK04906_Config:SPI_LMK04906_Config_inst|tick[3]                                                                                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; SPI_LMK04906_Config:SPI_LMK04906_Config_inst|tick[3]~DUPLICATE                                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; SPI_LMK04906_Config:SPI_LMK04906_Config_inst|tick[4]                                                                                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; SPI_LMK04906_Config:SPI_LMK04906_Config_inst|tick[4]~DUPLICATE                                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; tx_fifo:tx_fifo_inst|dcfifo:dcfifo_component|dcfifo_tbv1:auto_generated|a_graycounter_ddc:wrptr_g1p|counter8a0                                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; tx_fifo:tx_fifo_inst|dcfifo:dcfifo_component|dcfifo_tbv1:auto_generated|a_graycounter_ddc:wrptr_g1p|counter8a0~DUPLICATE                                                                                                                                                                                                                                                              ;                  ;                       ;
; tx_fifo:tx_fifo_inst|dcfifo:dcfifo_component|dcfifo_tbv1:auto_generated|a_graycounter_ddc:wrptr_g1p|counter8a1                                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; tx_fifo:tx_fifo_inst|dcfifo:dcfifo_component|dcfifo_tbv1:auto_generated|a_graycounter_ddc:wrptr_g1p|counter8a1~DUPLICATE                                                                                                                                                                                                                                                              ;                  ;                       ;
; tx_fifo:tx_fifo_inst|dcfifo:dcfifo_component|dcfifo_tbv1:auto_generated|a_graycounter_ddc:wrptr_g1p|counter8a2                                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; tx_fifo:tx_fifo_inst|dcfifo:dcfifo_component|dcfifo_tbv1:auto_generated|a_graycounter_ddc:wrptr_g1p|counter8a2~DUPLICATE                                                                                                                                                                                                                                                              ;                  ;                       ;
; tx_fifo:tx_fifo_inst|dcfifo:dcfifo_component|dcfifo_tbv1:auto_generated|a_graycounter_ddc:wrptr_g1p|counter8a3                                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; tx_fifo:tx_fifo_inst|dcfifo:dcfifo_component|dcfifo_tbv1:auto_generated|a_graycounter_ddc:wrptr_g1p|counter8a3~DUPLICATE                                                                                                                                                                                                                                                              ;                  ;                       ;
; tx_fifo:tx_fifo_inst|dcfifo:dcfifo_component|dcfifo_tbv1:auto_generated|a_graycounter_ddc:wrptr_g1p|counter8a4                                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; tx_fifo:tx_fifo_inst|dcfifo:dcfifo_component|dcfifo_tbv1:auto_generated|a_graycounter_ddc:wrptr_g1p|counter8a4~DUPLICATE                                                                                                                                                                                                                                                              ;                  ;                       ;
; tx_fifo:tx_fifo_inst|dcfifo:dcfifo_component|dcfifo_tbv1:auto_generated|a_graycounter_ddc:wrptr_g1p|parity9                                                                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; tx_fifo:tx_fifo_inst|dcfifo:dcfifo_component|dcfifo_tbv1:auto_generated|a_graycounter_ddc:wrptr_g1p|parity9~DUPLICATE                                                                                                                                                                                                                                                                 ;                  ;                       ;
; tx_fifo:tx_fifo_inst|dcfifo:dcfifo_component|dcfifo_tbv1:auto_generated|a_graycounter_hv6:rdptr_g1p|counter5a0                                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; tx_fifo:tx_fifo_inst|dcfifo:dcfifo_component|dcfifo_tbv1:auto_generated|a_graycounter_hv6:rdptr_g1p|counter5a0~DUPLICATE                                                                                                                                                                                                                                                              ;                  ;                       ;
; tx_fifo:tx_fifo_inst|dcfifo:dcfifo_component|dcfifo_tbv1:auto_generated|a_graycounter_hv6:rdptr_g1p|counter5a4                                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; tx_fifo:tx_fifo_inst|dcfifo:dcfifo_component|dcfifo_tbv1:auto_generated|a_graycounter_hv6:rdptr_g1p|counter5a4~DUPLICATE                                                                                                                                                                                                                                                              ;                  ;                       ;
; tx_fifo:tx_fifo_inst|dcfifo:dcfifo_component|dcfifo_tbv1:auto_generated|a_graycounter_hv6:rdptr_g1p|counter5a7                                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; tx_fifo:tx_fifo_inst|dcfifo:dcfifo_component|dcfifo_tbv1:auto_generated|a_graycounter_hv6:rdptr_g1p|counter5a7~DUPLICATE                                                                                                                                                                                                                                                              ;                  ;                       ;
; tx_fifo:tx_fifo_inst|dcfifo:dcfifo_component|dcfifo_tbv1:auto_generated|rdptr_g[2]                                                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; tx_fifo:tx_fifo_inst|dcfifo:dcfifo_component|dcfifo_tbv1:auto_generated|rdptr_g[2]~DUPLICATE                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; tx_fifo:tx_fifo_inst|dcfifo:dcfifo_component|dcfifo_tbv1:auto_generated|wrptr_g[7]                                                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; tx_fifo:tx_fifo_inst|dcfifo:dcfifo_component|dcfifo_tbv1:auto_generated|wrptr_g[7]~DUPLICATE                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_avalon_dc_fifo:rxtx_dc_fifo_link_fault_status|altsyncram:mem_rtl_0|altsyncram_qtm1:auto_generated|ram_block1a0~portb_address_reg0FITTER_CREATED_FF                                                                                                                                         ; Created         ; Placement                                         ; Location assignment        ; Q            ;                ;                                                                                                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_avalon_dc_fifo:rxtx_dc_fifo_link_fault_status|altsyncram:mem_rtl_0|altsyncram_qtm1:auto_generated|ram_block1a0~portb_address_reg1FITTER_CREATED_FF                                                                                                                                         ; Created         ; Placement                                         ; Location assignment        ; Q            ;                ;                                                                                                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_avalon_dc_fifo:rxtx_dc_fifo_link_fault_status|altsyncram:mem_rtl_0|altsyncram_qtm1:auto_generated|ram_block1a0~portb_address_reg2FITTER_CREATED_FF                                                                                                                                         ; Created         ; Placement                                         ; Location assignment        ; Q            ;                ;                                                                                                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_avalon_dc_fifo:rxtx_dc_fifo_link_fault_status|altsyncram:mem_rtl_0|altsyncram_qtm1:auto_generated|ram_block1a0~portb_address_reg3FITTER_CREATED_FF                                                                                                                                         ; Created         ; Placement                                         ; Location assignment        ; Q            ;                ;                                                                                                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_avalon_dc_fifo:rxtx_dc_fifo_pauselen|altsyncram:mem_rtl_0|altsyncram_41n1:auto_generated|ram_block1a0~portb_address_reg0FITTER_CREATED_FF                                                                                                                                                  ; Created         ; Placement                                         ; Location assignment        ; Q            ;                ;                                                                                                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_avalon_dc_fifo:rxtx_dc_fifo_pauselen|altsyncram:mem_rtl_0|altsyncram_41n1:auto_generated|ram_block1a0~portb_address_reg1FITTER_CREATED_FF                                                                                                                                                  ; Created         ; Placement                                         ; Location assignment        ; Q            ;                ;                                                                                                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_avalon_dc_fifo:rxtx_dc_fifo_pauselen|altsyncram:mem_rtl_0|altsyncram_41n1:auto_generated|ram_block1a0~portb_address_reg2FITTER_CREATED_FF                                                                                                                                                  ; Created         ; Placement                                         ; Location assignment        ; Q            ;                ;                                                                                                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_avalon_dc_fifo:rxtx_dc_fifo_pauselen|altsyncram:mem_rtl_0|altsyncram_41n1:auto_generated|ram_block1a0~portb_address_reg3FITTER_CREATED_FF                                                                                                                                                  ; Created         ; Placement                                         ; Location assignment        ; Q            ;                ;                                                                                                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_frame_decoder:rx_eth_frame_decoder|altera_eth_frame_decoder_pipeline_stage:ST_PLINE_STAGE[1].U_PLINE|altera_eth_frame_decoder_pipeline_base:core|altshift_taps:data1_rtl_0|shift_taps_nq31:auto_generated|altsyncram_9tg1:altsyncram4|ram_block7a0~portb_address_reg0FITTER_CREATED_FF ; Created         ; Placement                                         ; Location assignment        ; Q            ;                ;                                                                                                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_frame_decoder:rx_eth_frame_decoder|altera_eth_frame_decoder_pipeline_stage:ST_PLINE_STAGE[1].U_PLINE|altera_eth_frame_decoder_pipeline_base:core|altshift_taps:data1_rtl_0|shift_taps_nq31:auto_generated|altsyncram_9tg1:altsyncram4|ram_block7a0~portb_address_reg1FITTER_CREATED_FF ; Created         ; Placement                                         ; Location assignment        ; Q            ;                ;                                                                                                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_pause_beat_conversion:tx_eth_pause_beat_conversion|lpm_mult:mutiplyer00|multcore:mult_core|altshift_taps:romout_rtl_0|shift_taps_6c81:auto_generated|altsyncram_9tg1:altsyncram4|ram_block7a0~portb_address_reg0FITTER_CREATED_FF                                                      ; Created         ; Placement                                         ; Location assignment        ; Q            ;                ;                                                                                                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_pause_beat_conversion:tx_eth_pause_beat_conversion|lpm_mult:mutiplyer00|multcore:mult_core|altshift_taps:romout_rtl_0|shift_taps_6c81:auto_generated|altsyncram_9tg1:altsyncram4|ram_block7a0~portb_address_reg1FITTER_CREATED_FF                                                      ; Created         ; Placement                                         ; Location assignment        ; Q            ;                ;                                                                                                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+--------------+----------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                                                                                                                                   ;
+--------------------------------------------------+---------------------------+--------------+------------------------------------------------------------+---------------+----------------------------+
; Name                                             ; Ignored Entity            ; Ignored From ; Ignored To                                                 ; Ignored Value ; Ignored Source             ;
+--------------------------------------------------+---------------------------+--------------+------------------------------------------------------------+---------------+----------------------------+
; Merge TX PLL driven by registers with same clear ; altera_xcvr_reset_control ;              ; alt_xcvr_reset_counter:g_pll.counter_pll_powerdown|r_reset ; ON            ; Compiler or HDL Assignment ;
+--------------------------------------------------+---------------------------+--------------+------------------------------------------------------------+---------------+----------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                                       ;
+--------------------------------------+---------------------+----------------------------+--------------------------+
; Type                                 ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+--------------------------------------+---------------------+----------------------------+--------------------------+
; Placement (by node)                  ;                     ;                            ;                          ;
;     -- Requested                     ; 0.00 % ( 0 / 6286 ) ; 0.00 % ( 0 / 6286 )        ; 0.00 % ( 0 / 6286 )      ;
;     -- Achieved                      ; 0.00 % ( 0 / 6286 ) ; 0.00 % ( 0 / 6286 )        ; 0.00 % ( 0 / 6286 )      ;
;                                      ;                     ;                            ;                          ;
; Routing (by net)                     ;                     ;                            ;                          ;
;     -- Requested                     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved                      ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;                                      ;                     ;                            ;                          ;
; Number of Tiles locked to High-Speed ; 0                   ;                            ;                          ;
+--------------------------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 6239 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 47 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in D:/FPGA/Ethernet/V2.8/Ethernet_10g/output_files/Ethernet_10g.pin.


+--------------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                                    ;
+------------------------------------------------------------------+-----------------------+-------+
; Resource                                                         ; Usage                 ; %     ;
+------------------------------------------------------------------+-----------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)           ; 1,769 / 234,720       ; < 1 % ;
; ALMs needed [=A-B+C]                                             ; 1,769                 ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]                  ; 2,288 / 234,720       ; < 1 % ;
;         [a] ALMs used for LUT logic and registers                ; 863                   ;       ;
;         [b] ALMs used for LUT logic                              ; 656                   ;       ;
;         [c] ALMs used for registers                              ; 729                   ;       ;
;         [d] ALMs used for memory (up to half of total ALMs)      ; 40                    ;       ;
;     [B] Estimate of ALMs recoverable by dense packing            ; 522 / 234,720         ; < 1 % ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]                  ; 3 / 234,720           ; < 1 % ;
;         [a] Due to location constrained logic                    ; 0                     ;       ;
;         [b] Due to LAB-wide signal conflicts                     ; 1                     ;       ;
;         [c] Due to LAB input limits                              ; 2                     ;       ;
;         [d] Due to virtual I/Os                                  ; 0                     ;       ;
;                                                                  ;                       ;       ;
; Difficulty packing design                                        ; Low                   ;       ;
;                                                                  ;                       ;       ;
; Total LABs:  partially or completely used                        ; 281 / 23,472          ; 1 %   ;
;     -- Logic LABs                                                ; 277                   ;       ;
;     -- Memory LABs (up to half of total LABs)                    ; 4                     ;       ;
;                                                                  ;                       ;       ;
; Combinational ALUT usage for logic                               ; 2,789                 ;       ;
;     -- 7 input functions                                         ; 15                    ;       ;
;     -- 6 input functions                                         ; 401                   ;       ;
;     -- 5 input functions                                         ; 579                   ;       ;
;     -- 4 input functions                                         ; 525                   ;       ;
;     -- <=3 input functions                                       ; 1,269                 ;       ;
; Combinational ALUT usage for route-throughs                      ; 825                   ;       ;
; Memory ALUT usage                                                ; 50                    ;       ;
;     -- 64-address deep                                           ; 0                     ;       ;
;     -- 32-address deep                                           ; 0                     ;       ;
;     -- 16-address deep                                           ; 50                    ;       ;
;                                                                  ;                       ;       ;
;                                                                  ;                       ;       ;
; Dedicated logic registers                                        ; 3,409                 ;       ;
;     -- By type:                                                  ;                       ;       ;
;         -- Primary logic registers                               ; 3,184 / 469,440       ; < 1 % ;
;         -- Secondary logic registers                             ; 225 / 469,440         ; < 1 % ;
;     -- By function:                                              ;                       ;       ;
;         -- Design implementation registers                       ; 3,266                 ;       ;
;         -- Routing optimization registers                        ; 143                   ;       ;
;                                                                  ;                       ;       ;
; Virtual pins                                                     ; 0                     ;       ;
; I/O pins                                                         ; 12 / 1,064            ; 1 %   ;
;     -- Clock pins                                                ; 2 / 40                ; 5 %   ;
;     -- Dedicated input pins                                      ; 2 / 109               ; 2 %   ;
;                                                                  ;                       ;       ;
; M20K blocks                                                      ; 4 / 2,560             ; < 1 % ;
; Total MLAB memory bits                                           ; 384                   ;       ;
; Total block memory bits                                          ; 16,582 / 52,428,800   ; < 1 % ;
; Total block memory implementation bits                           ; 81,920 / 52,428,800   ; < 1 % ;
;                                                                  ;                       ;       ;
; Total DSP Blocks                                                 ; 0 / 256               ; 0 %   ;
;                                                                  ;                       ;       ;
; Fractional PLLs                                                  ; 2 / 28                ; 7 %   ;
; Global signals                                                   ; 3                     ;       ;
;     -- Global clocks                                             ; 2 / 16                ; 13 %  ;
;     -- Quadrant clocks                                           ; 0 / 92                ; 0 %   ;
;     -- Horizontal periphery clocks and Vertical periphery clocks ; 0 / 306               ; 0 %   ;
; SERDES transmitters                                              ; 0 / 210               ; 0 %   ;
; SERDES receivers                                                 ; 0 / 210               ; 0 %   ;
; JTAGs                                                            ; 0 / 1                 ; 0 %   ;
; ASMI blocks                                                      ; 0 / 1                 ; 0 %   ;
; CRC blocks                                                       ; 0 / 1                 ; 0 %   ;
; Remote update blocks                                             ; 0 / 1                 ; 0 %   ;
; Oscillator blocks                                                ; 0 / 1                 ; 0 %   ;
; Standard RX PCSs                                                 ; 0 / 48                ; 0 %   ;
; 10G RX PCSs                                                      ; 1 / 48                ; 2 %   ;
; HSSI PMA RX Deserializers                                        ; 1 / 48                ; 2 %   ;
; Standard TX PCSs                                                 ; 0 / 48                ; 0 %   ;
; 10G TX PCSs                                                      ; 1 / 48                ; 2 %   ;
; HSSI PMA TX Serializers                                          ; 1 / 48                ; 2 %   ;
; CHANNEL PLLs                                                     ; 2 / 48                ; 4 %   ;
; HSSI ATX PLL                                                     ; 0 / 16                ; 0 %   ;
; Impedance control blocks                                         ; 0 / 4                 ; 0 %   ;
; Average interconnect usage (total/H/V)                           ; 0.2% / 0.2% / 0.2%    ;       ;
; Peak interconnect usage (total/H/V)                              ; 18.7% / 19.0% / 18.0% ;       ;
;                                                                  ;                       ;       ;
; Programmable power technology high-speed tiles                   ; 36 / 14,556           ; < 1 % ;
; Programmable power technology low-power tiles                    ; 14,520 / 14,556       ; 100 % ;
;     -- low-power tiles that are used by the design               ; 287 / 14,520          ; 2 %   ;
;     -- unused tiles (low-power)                                  ; 14,233 / 14,520       ; 98 %  ;
;                                                                  ;                       ;       ;
; Programmable power technology high-speed LAB tiles               ; 32 / 11,736           ; < 1 % ;
; Programmable power technology low-power LAB tiles                ; 11,704 / 11,736       ; 100 % ;
;     -- low-power LAB tiles that are used by the design           ; 287 / 11,704          ; 2 %   ;
;     -- unused LAB tiles (low-power)                              ; 11,417 / 11,704       ; 98 %  ;
;                                                                  ;                       ;       ;
; Maximum fan-out                                                  ; 3363                  ;       ;
; Highest non-global fan-out                                       ; 1325                  ;       ;
; Total fan-out                                                    ; 24932                 ;       ;
; Average fan-out                                                  ; 3.50                  ;       ;
+------------------------------------------------------------------+-----------------------+-------+


+------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                            ;
+-------------------------------------------------------------+-------------------------+--------------------------------+
; Statistic                                                   ; Top                     ; hard_block:auto_generated_inst ;
+-------------------------------------------------------------+-------------------------+--------------------------------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 1769 / 234720 ( < 1 % ) ; 0 / 234720 ( 0 % )             ;
; ALMs needed [=A-B+C]                                        ; 1769                    ; 0                              ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 2288 / 234720 ( < 1 % ) ; 0 / 234720 ( 0 % )             ;
;         [a] ALMs used for LUT logic and registers           ; 863                     ; 0                              ;
;         [b] ALMs used for LUT logic                         ; 656                     ; 0                              ;
;         [c] ALMs used for registers                         ; 729                     ; 0                              ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 40                      ; 0                              ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 522 / 234720 ( < 1 % )  ; 0 / 234720 ( 0 % )             ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 3 / 234720 ( < 1 % )    ; 0 / 234720 ( 0 % )             ;
;         [a] Due to location constrained logic               ; 0                       ; 0                              ;
;         [b] Due to LAB-wide signal conflicts                ; 1                       ; 0                              ;
;         [c] Due to LAB input limits                         ; 2                       ; 0                              ;
;         [d] Due to virtual I/Os                             ; 0                       ; 0                              ;
;                                                             ;                         ;                                ;
; Difficulty packing design                                   ; Low                     ; Low                            ;
;                                                             ;                         ;                                ;
; Total LABs:  partially or completely used                   ; 281 / 23472 ( 1 % )     ; 0 / 23472 ( 0 % )              ;
;     -- Logic LABs                                           ; 277                     ; 0                              ;
;     -- Memory LABs (up to half of total LABs)               ; 4                       ; 0                              ;
;                                                             ;                         ;                                ;
; Combinational ALUT usage for logic                          ; 2839                    ; 0                              ;
;     -- 7 input functions                                    ; 15                      ; 0                              ;
;     -- 6 input functions                                    ; 401                     ; 0                              ;
;     -- 5 input functions                                    ; 579                     ; 0                              ;
;     -- 4 input functions                                    ; 525                     ; 0                              ;
;     -- <=3 input functions                                  ; 1269                    ; 0                              ;
; Combinational ALUT usage for route-throughs                 ; 825                     ; 0                              ;
; Memory ALUT usage                                           ; 50                      ; 0                              ;
;     -- 64-address deep                                      ; 0                       ; 0                              ;
;     -- 32-address deep                                      ; 0                       ; 0                              ;
;     -- 16-address deep                                      ; 50                      ; 0                              ;
;                                                             ;                         ;                                ;
; Dedicated logic registers                                   ; 0                       ; 0                              ;
;     -- By type:                                             ;                         ;                                ;
;         -- Primary logic registers                          ; 3184 / 469440 ( < 1 % ) ; 0 / 469440 ( 0 % )             ;
;         -- Secondary logic registers                        ; 225 / 469440 ( < 1 % )  ; 0 / 469440 ( 0 % )             ;
;     -- By function:                                         ;                         ;                                ;
;         -- Design implementation registers                  ; 3266                    ; 0                              ;
;         -- Routing optimization registers                   ; 143                     ; 0                              ;
;                                                             ;                         ;                                ;
;                                                             ;                         ;                                ;
; Virtual pins                                                ; 0                       ; 0                              ;
; I/O pins                                                    ; 3                       ; 9                              ;
; I/O registers                                               ; 0                       ; 0                              ;
; Total block memory bits                                     ; 16582                   ; 0                              ;
; Total block memory implementation bits                      ; 81920                   ; 0                              ;
; M20K block                                                  ; 4 / 2560 ( < 1 % )      ; 0 / 2560 ( 0 % )               ;
; Clock enable block                                          ; 0 / 414 ( 0 % )         ; 2 / 414 ( < 1 % )              ;
; 10G RX PCS                                                  ; 0 / 48 ( 0 % )          ; 1 / 48 ( 2 % )                 ;
; 10G TX PCS                                                  ; 0 / 48 ( 0 % )          ; 1 / 48 ( 2 % )                 ;
; HSSI AVMM INTERFACE3                                        ; 0 / 16 ( 0 % )          ; 1 / 16 ( 6 % )                 ;
; CHANNEL PLL                                                 ; 0 / 48 ( 0 % )          ; 2 / 48 ( 4 % )                 ;
; Fractional PLL                                              ; 0 / 28 ( 0 % )          ; 2 / 28 ( 7 % )                 ;
; HSSI Common PCS PMA Interface                               ; 0 / 48 ( 0 % )          ; 1 / 48 ( 2 % )                 ;
; HSSI Common PLD PCS Interface                               ; 0 / 48 ( 0 % )          ; 1 / 48 ( 2 % )                 ;
; HSSI PMA Aux. block                                         ; 0 / 4 ( 0 % )           ; 1 / 4 ( 25 % )                 ;
; HSSI PMA CDR REFCLK Select Mux                              ; 0 / 48 ( 0 % )          ; 2 / 48 ( 4 % )                 ;
; HSSI PMA RX Buffer                                          ; 0 / 48 ( 0 % )          ; 1 / 48 ( 2 % )                 ;
; HSSI PMA RX Deserializer                                    ; 0 / 48 ( 0 % )          ; 1 / 48 ( 2 % )                 ;
; HSSI PMA TX Buffer                                          ; 0 / 48 ( 0 % )          ; 1 / 48 ( 2 % )                 ;
; Clock Divider                                               ; 0 / 48 ( 0 % )          ; 1 / 48 ( 2 % )                 ;
; HSSI PMA TX Serializer                                      ; 0 / 48 ( 0 % )          ; 1 / 48 ( 2 % )                 ;
; HSSI refclk divider                                         ; 0 / 64 ( 0 % )          ; 1 / 64 ( 1 % )                 ;
; HSSI RX PCS PMA Interface                                   ; 0 / 48 ( 0 % )          ; 1 / 48 ( 2 % )                 ;
; HSSI RX PLD PCS Interface                                   ; 0 / 48 ( 0 % )          ; 1 / 48 ( 2 % )                 ;
; HSSI TX PCS PMA Interface                                   ; 0 / 48 ( 0 % )          ; 1 / 48 ( 2 % )                 ;
; HSSI TX PLD PCS Interface                                   ; 0 / 48 ( 0 % )          ; 1 / 48 ( 2 % )                 ;
; PLL Output Counter                                          ; 0 / 252 ( 0 % )         ; 2 / 252 ( < 1 % )              ;
; PLL Reconfiguration Block                                   ; 0 / 28 ( 0 % )          ; 2 / 28 ( 7 % )                 ;
; PLL Reference Clock Select Block                            ; 0 / 28 ( 0 % )          ; 2 / 28 ( 7 % )                 ;
;                                                             ;                         ;                                ;
; Connections                                                 ;                         ;                                ;
;     -- Input Connections                                    ; 4288                    ; 130                            ;
;     -- Registered Input Connections                         ; 4098                    ; 0                              ;
;     -- Output Connections                                   ; 130                     ; 4288                           ;
;     -- Registered Output Connections                        ; 48                      ; 0                              ;
;                                                             ;                         ;                                ;
; Internal Connections                                        ;                         ;                                ;
;     -- Total Connections                                    ; 24998                   ; 6151                           ;
;     -- Registered Connections                               ; 16167                   ; 0                              ;
;                                                             ;                         ;                                ;
; External Connections                                        ;                         ;                                ;
;     -- Top                                                  ; 0                       ; 4418                           ;
;     -- hard_block:auto_generated_inst                       ; 4418                    ; 0                              ;
;                                                             ;                         ;                                ;
; Partition Interface                                         ;                         ;                                ;
;     -- Input Ports                                          ; 4                       ; 175                            ;
;     -- Output Ports                                         ; 5                       ; 81                             ;
;     -- Bidir Ports                                          ; 0                       ; 0                              ;
;                                                             ;                         ;                                ;
; Registered Ports                                            ;                         ;                                ;
;     -- Registered Input Ports                               ; 0                       ; 0                              ;
;     -- Registered Output Ports                              ; 0                       ; 0                              ;
;                                                             ;                         ;                                ;
; Port Connectivity                                           ;                         ;                                ;
;     -- Input Ports driven by GND                            ; 0                       ; 91                             ;
;     -- Output Ports driven by GND                           ; 0                       ; 0                              ;
;     -- Input Ports driven by VCC                            ; 0                       ; 0                              ;
;     -- Output Ports driven by VCC                           ; 0                       ; 0                              ;
;     -- Input Ports with no Source                           ; 0                       ; 0                              ;
;     -- Output Ports with no Source                          ; 0                       ; 0                              ;
;     -- Input Ports with no Fanout                           ; 0                       ; 98                             ;
;     -- Output Ports with no Fanout                          ; 0                       ; 0                              ;
+-------------------------------------------------------------+-------------------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                       ;
+-------------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+----------+--------------+--------------+-------------------------+---------------------------+----------------------+-----------+
; Name                    ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination             ; Termination Control Block ; Location assigned by ; Slew Rate ;
+-------------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+----------+--------------+--------------+-------------------------+---------------------------+----------------------+-----------+
; OSC_50_B3B              ; AW35  ; 3B       ; 4            ; 0            ; 0            ; 3                     ; 0                  ; no     ; no             ; no       ; Off          ; 1.5 V        ; Off                     ; --                        ; User                 ; no        ;
; pll_ref_clk_sig         ; AD39  ; B1L      ; 0            ; 65           ; 55           ; 1                     ; 0                  ; no     ; no             ; no       ; Off          ; LVDS         ; AC Coupling 100 Ohm OCT ; --                        ; User                 ; no        ;
; pll_ref_clk_sig(n)      ; AD40  ; B1L      ; 0            ; 65           ; 53           ; 0                     ; 0                  ; no     ; no             ; no       ; Off          ; LVDS         ; AC Coupling 100 Ohm OCT ; --                        ; User                 ; no        ;
; rst_n                   ; AT9   ; 4A       ; 210          ; 7            ; 47           ; 729                   ; 0                  ; no     ; no             ; no       ; Off          ; 1.5 V        ; Off                     ; --                        ; User                 ; no        ;
; rx_serial_data_0_sig    ; AP43  ; B1L      ; 0            ; 48           ; 39           ; 1                     ; 0                  ; no     ; no             ; no       ; Off          ; 1.4-V PCML   ; OCT 100 Ohms            ; --                        ; User                 ; no        ;
; rx_serial_data_0_sig(n) ; AP44  ; B1L      ; 0            ; 48           ; 37           ; 0                     ; 0                  ; no     ; no             ; no       ; Off          ; 1.4-V PCML   ; OCT 100 Ohms            ; --                        ; User                 ; no        ;
+-------------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+----------+--------------+--------------+-------------------------+---------------------------+----------------------+-----------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+-------------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name                    ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Slew Rate ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+-------------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; LMK04906_CLK            ; AT24  ; 3E       ; 92           ; 0            ; 128          ; no              ; no                     ; 1         ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LMK04906_DATAIN         ; BD25  ; 3E       ; 94           ; 0            ; 84           ; no              ; no                     ; 1         ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LMK04906_LE             ; AT33  ; 3B       ; 9            ; 0            ; 28           ; no              ; no                     ; 1         ; no         ; no            ; no       ; Off          ; 1.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; sample_clk              ; AU36  ; 3A       ; 0            ; 9            ; 47           ; no              ; no                     ; 1         ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; tx_serial_data_0_sig    ; AL41  ; B1L      ; 0            ; 45           ; 39           ; no              ; no                     ; no        ; no         ; no            ; no       ; Off          ; 1.4-V PCML   ; Default          ; OCT 100 Ohms                      ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; tx_serial_data_0_sig(n) ; AL42  ; B1L      ; 0            ; 45           ; 37           ; no              ; no                     ; no        ; no         ; no            ; no       ; Off          ; 1.4-V PCML   ; Default          ; OCT 100 Ohms                      ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
+-------------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+---------------------------------------------------------------------------+
; I/O Bank Usage                                                            ;
+----------+-----------------+---------------+--------------+---------------+
; I/O Bank ; Usage           ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+-----------------+---------------+--------------+---------------+
; B3L      ; 0 / 28 ( 0 % )  ; --            ; --           ; --            ;
; B2L      ; 0 / 28 ( 0 % )  ; --            ; --           ; --            ;
; B1L      ; 6 / 28 ( 21 % ) ; --            ; --           ; --            ;
; B0L      ; 0 / 28 ( 0 % )  ; --            ; --           ; --            ;
; 3A       ; 2 / 36 ( 6 % )  ; 2.5V          ; --           ; 2.5V          ;
; 3B       ; 2 / 48 ( 4 % )  ; 1.5V          ; --           ; 2.5V          ;
; 3C       ; 0 / 48 ( 0 % )  ; 2.5V          ; --           ; 2.5V          ;
; 3D       ; 0 / 48 ( 0 % )  ; 2.5V          ; --           ; 2.5V          ;
; 3E       ; 2 / 36 ( 6 % )  ; 2.5V          ; --           ; 2.5V          ;
; 4E       ; 0 / 36 ( 0 % )  ; 2.5V          ; --           ; 2.5V          ;
; 4D       ; 0 / 48 ( 0 % )  ; 2.5V          ; --           ; 2.5V          ;
; 4C       ; 0 / 48 ( 0 % )  ; 2.5V          ; --           ; 2.5V          ;
; 4B       ; 0 / 48 ( 0 % )  ; 2.5V          ; --           ; 2.5V          ;
; 4A       ; 1 / 24 ( 4 % )  ; 1.5V          ; --           ; 2.5V          ;
; B0R      ; 0 / 28 ( 0 % )  ; --            ; --           ; --            ;
; B1R      ; 0 / 28 ( 0 % )  ; --            ; --           ; --            ;
; B2R      ; 0 / 28 ( 0 % )  ; --            ; --           ; --            ;
; B3R      ; 0 / 28 ( 0 % )  ; --            ; --           ; --            ;
; 7A       ; 0 / 24 ( 0 % )  ; 2.5V          ; --           ; 2.5V          ;
; 7B       ; 0 / 48 ( 0 % )  ; 2.5V          ; --           ; 2.5V          ;
; 7C       ; 0 / 48 ( 0 % )  ; 2.5V          ; --           ; 2.5V          ;
; 7D       ; 0 / 48 ( 0 % )  ; 2.5V          ; --           ; 2.5V          ;
; 7E       ; 0 / 36 ( 0 % )  ; 2.5V          ; --           ; 2.5V          ;
; 8E       ; 0 / 36 ( 0 % )  ; 2.5V          ; --           ; 2.5V          ;
; 8D       ; 0 / 48 ( 0 % )  ; 2.5V          ; --           ; 2.5V          ;
; 8C       ; 0 / 48 ( 0 % )  ; 2.5V          ; --           ; 2.5V          ;
; 8B       ; 0 / 48 ( 0 % )  ; 2.5V          ; --           ; 2.5V          ;
; 8A       ; 0 / 36 ( 0 % )  ; 2.5V          ; --           ; 2.5V          ;
+----------+-----------------+---------------+--------------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                 ;
+----------+------------+--------------------+---------------------------------+--------+--------------+----------------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank           ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage        ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+--------------------+---------------------------------+--------+--------------+----------------+--------------+-----------------+----------+--------------+
; A2       ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; A3       ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; A4       ;            ;                    ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; A5       ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; A6       ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; A7       ; 706        ; 7A                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; A8       ; 704        ; 7A                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; A9       ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; A10      ; 754        ; 7B                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; A11      ; 752        ; 7B                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; A12      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; A13      ; 798        ; 7C                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; A14      ; 802        ; 7C                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; A15      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; A16      ; 826        ; 7D                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; A17      ; 834        ; 7D                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; A18      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; A19      ; 838        ; 7D                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; A20      ; 882        ; 7E                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; A21      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; A22      ; 886        ; 7E                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; A23      ; 890        ; 8E                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; A24      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; A25      ; 888        ; 8E                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; A26      ; 926        ; 8D                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; A27      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; A28      ; 930        ; 8D                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; A29      ; 929        ; 8D                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; A30      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; A31      ; 984        ; 8C                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; A32      ; 983        ; 8C                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; A33      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; A34      ; 1020       ; 8B                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; A35      ; 1019       ; 8B                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; A36      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; A37      ; 1068       ; 8A                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; A38      ; 1072       ; 8A                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; A39      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; A40      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; A41      ;            ;                    ; RREF                            ;        ;              ;                ; --           ;                 ; --       ; --           ;
; A42      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; A43      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AA1      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AA2      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AA3      ; 607        ; B1R                ; GXB_NC                          ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AA4      ; 606        ; B1R                ; GXB_NC                          ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AA5      ;            ;                    ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AA6      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AA7      ;            ;                    ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AA8      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AA9      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AA10     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AA11     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AA12     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AA13     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AA14     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AA15     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AA16     ;            ;                    ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AA17     ;            ;                    ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AA18     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AA19     ;            ; --                 ; VCC                             ; power  ;              ; 0.9V           ; --           ;                 ; --       ; --           ;
; AA20     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AA21     ;            ; --                 ; VCC                             ; power  ;              ; 0.9V           ; --           ;                 ; --       ; --           ;
; AA22     ;            ; --                 ; VCC                             ; power  ;              ; 0.9V           ; --           ;                 ; --       ; --           ;
; AA23     ;            ; --                 ; VCC                             ; power  ;              ; 0.9V           ; --           ;                 ; --       ; --           ;
; AA24     ;            ; --                 ; VCC                             ; power  ;              ; 0.9V           ; --           ;                 ; --       ; --           ;
; AA25     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AA26     ;            ; --                 ; VCC                             ; power  ;              ; 0.9V           ; --           ;                 ; --       ; --           ;
; AA27     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AA28     ;            ;                    ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AA29     ;            ; --                 ; VCCHSSI_L                       ; power  ;              ; 0.9V           ; --           ;                 ; --       ; --           ;
; AA30     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AA31     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AA32     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AA33     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AA34     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AA35     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AA36     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AA37     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AA38     ;            ; --                 ; VCCT_GXBL2                      ; power  ;              ; 1.0V           ; --           ;                 ; --       ; --           ;
; AA39     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AA40     ;            ; --                 ; VCCH_GXBL2                      ; power  ;              ; 1.5V           ; --           ;                 ; --       ; --           ;
; AA41     ; 59         ; B1L                ; GXB_NC                          ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AA42     ; 58         ; B1L                ; GXB_NC                          ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AA43     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AA44     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AB1      ; 613        ; B2R                ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AB2      ; 612        ; B2R                ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AB3      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AB4      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AB5      ; 610        ; B2R                ; GXB_GND*                        ;        ;              ;                ; Row I/O      ;                 ; --       ; --           ;
; AB6      ; 611        ; B2R                ; GXB_GND*                        ;        ;              ;                ; Row I/O      ;                 ; --       ; --           ;
; AB7      ;            ;                    ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AB8      ;            ; --                 ; VCCA_FPLL                       ; power  ;              ; 2.5V           ; --           ;                 ; --       ; --           ;
; AB9      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AB10     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AB11     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AB12     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AB13     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AB14     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AB15     ;            ;                    ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AB16     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AB17     ;            ;                    ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AB18     ;            ;                    ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AB19     ;            ; --                 ; VCC                             ; power  ;              ; 0.9V           ; --           ;                 ; --       ; --           ;
; AB20     ;            ; --                 ; VCC                             ; power  ;              ; 0.9V           ; --           ;                 ; --       ; --           ;
; AB21     ;            ; --                 ; VCC                             ; power  ;              ; 0.9V           ; --           ;                 ; --       ; --           ;
; AB22     ;            ; --                 ; VCC                             ; power  ;              ; 0.9V           ; --           ;                 ; --       ; --           ;
; AB23     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AB24     ;            ; --                 ; VCC                             ; power  ;              ; 0.9V           ; --           ;                 ; --       ; --           ;
; AB25     ;            ; --                 ; VCC                             ; power  ;              ; 0.9V           ; --           ;                 ; --       ; --           ;
; AB26     ;            ; --                 ; VCC                             ; power  ;              ; 0.9V           ; --           ;                 ; --       ; --           ;
; AB27     ;            ;                    ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AB28     ;            ;                    ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AB29     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AB30     ;            ; --                 ; VCCHSSI_L                       ; power  ;              ; 0.9V           ; --           ;                 ; --       ; --           ;
; AB31     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AB32     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AB33     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AB34     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AB35     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AB36     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AB37     ;            ; --                 ; VCCA_FPLL                       ; power  ;              ; 2.5V           ; --           ;                 ; --       ; --           ;
; AB38     ;            ; --                 ; VCCT_GXBL2                      ; power  ;              ; 1.0V           ; --           ;                 ; --       ; --           ;
; AB39     ; 54         ; B2L                ; GXB_GND*                        ;        ;              ;                ; Row I/O      ;                 ; --       ; --           ;
; AB40     ; 55         ; B2L                ; GXB_GND*                        ;        ;              ;                ; Row I/O      ;                 ; --       ; --           ;
; AB41     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AB42     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AB43     ; 53         ; B2L                ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AB44     ; 52         ; B2L                ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AC1      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AC2      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AC3      ; 603        ; B1R                ; GXB_NC                          ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AC4      ; 602        ; B1R                ; GXB_NC                          ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AC5      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AC6      ;            ;                    ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AC7      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AC8      ;            ; --                 ; VCCD_FPLL                       ; power  ;              ; 1.5V           ; --           ;                 ; --       ; --           ;
; AC9      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AC10     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AC11     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AC12     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AC13     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AC14     ;            ;                    ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AC15     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AC16     ;            ;                    ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AC17     ;            ;                    ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AC18     ;            ;                    ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AC19     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AC20     ;            ; --                 ; VCC                             ; power  ;              ; 0.9V           ; --           ;                 ; --       ; --           ;
; AC21     ;            ; --                 ; VCC                             ; power  ;              ; 0.9V           ; --           ;                 ; --       ; --           ;
; AC22     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AC23     ;            ;                    ; DNU                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AC24     ;            ; --                 ; VCC                             ; power  ;              ; 0.9V           ; --           ;                 ; --       ; --           ;
; AC25     ;            ; --                 ; VCC                             ; power  ;              ; 0.9V           ; --           ;                 ; --       ; --           ;
; AC26     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AC27     ;            ;                    ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AC28     ;            ;                    ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AC29     ;            ; --                 ; VCCHSSI_L                       ; power  ;              ; 0.9V           ; --           ;                 ; --       ; --           ;
; AC30     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AC31     ;            ; --                 ; VCCHSSI_L                       ; power  ;              ; 0.9V           ; --           ;                 ; --       ; --           ;
; AC32     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AC33     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AC34     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AC35     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AC36     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AC37     ;            ; --                 ; VCCD_FPLL                       ; power  ;              ; 1.5V           ; --           ;                 ; --       ; --           ;
; AC38     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AC39     ;            ; --                 ; VCCR_GXBL2                      ; power  ;              ; 1.0V           ; --           ;                 ; --       ; --           ;
; AC40     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AC41     ; 63         ; B1L                ; GXB_NC                          ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AC42     ; 62         ; B1L                ; GXB_NC                          ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AC43     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AC44     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AD1      ; 605        ; B1R                ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AD2      ; 604        ; B1R                ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AD3      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AD4      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AD5      ; 608        ; B1R                ; GXB_GND*                        ;        ;              ;                ; Row I/O      ;                 ; --       ; --           ;
; AD6      ; 609        ; B1R                ; GXB_GND*                        ;        ;              ;                ; Row I/O      ;                 ; --       ; --           ;
; AD7      ;            ;                    ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AD8      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AD9      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AD10     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AD11     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AD12     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AD13     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AD14     ; 475        ; 4B                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AD15     ;            ;                    ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AD16     ;            ;                    ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AD17     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AD18     ;            ;                    ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AD19     ;            ; --                 ; VCC                             ; power  ;              ; 0.9V           ; --           ;                 ; --       ; --           ;
; AD20     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AD21     ;            ; --                 ; VCC                             ; power  ;              ; 0.9V           ; --           ;                 ; --       ; --           ;
; AD22     ;            ; --                 ; VCC                             ; power  ;              ; 0.9V           ; --           ;                 ; --       ; --           ;
; AD23     ;            ; --                 ; VCC                             ; power  ;              ; 0.9V           ; --           ;                 ; --       ; --           ;
; AD24     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AD25     ;            ; --                 ; VCC                             ; power  ;              ; 0.9V           ; --           ;                 ; --       ; --           ;
; AD26     ;            ; --                 ; VCC                             ; power  ;              ; 0.9V           ; --           ;                 ; --       ; --           ;
; AD27     ;            ;                    ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AD28     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AD29     ;            ; --                 ; VCCHSSI_L                       ; power  ;              ; 0.9V           ; --           ;                 ; --       ; --           ;
; AD30     ;            ; --                 ; VCCHSSI_L                       ; power  ;              ; 0.9V           ; --           ;                 ; --       ; --           ;
; AD31     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AD32     ; 203        ; 3B                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AD33     ; 201        ; 3B                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AD34     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AD35     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AD36     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AD37     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AD38     ;            ; --                 ; VCCT_GXBL1                      ; power  ;              ; 1.0V           ; --           ;                 ; --       ; --           ;
; AD39     ; 56         ; B1L                ; pll_ref_clk_sig                 ; input  ; LVDS         ;                ; Row I/O      ; Y               ; no       ; Off          ;
; AD40     ; 57         ; B1L                ; pll_ref_clk_sig(n)              ; input  ; LVDS         ;                ; Row I/O      ; Y               ; no       ; Off          ;
; AD41     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AD42     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AD43     ; 61         ; B1L                ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AD44     ; 60         ; B1L                ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AE1      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AE2      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AE3      ; 599        ; B1R                ; GXB_NC                          ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AE4      ; 598        ; B1R                ; GXB_NC                          ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AE5      ;            ;                    ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AE6      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AE7      ;            ;                    ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AE8      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AE9      ; 481        ; 4B                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AE10     ; 480        ; 4B                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AE11     ; 473        ; 4B                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AE12     ; 472        ; 4B                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AE13     ; 477        ; 4B                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AE14     ; 474        ; 4B                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AE15     ; 425        ; 4C                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AE16     ; 424        ; 4C                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AE17     ; 427        ; 4C                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AE18     ; 426        ; 4C                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AE19     ;            ; --                 ; VCC                             ; power  ;              ; 0.9V           ; --           ;                 ; --       ; --           ;
; AE20     ;            ; --                 ; VCC                             ; power  ;              ; 0.9V           ; --           ;                 ; --       ; --           ;
; AE21     ;            ; --                 ; VCC                             ; power  ;              ; 0.9V           ; --           ;                 ; --       ; --           ;
; AE22     ;            ; --                 ; VCC                             ; power  ;              ; 0.9V           ; --           ;                 ; --       ; --           ;
; AE23     ;            ; --                 ; VCC                             ; power  ;              ; 0.9V           ; --           ;                 ; --       ; --           ;
; AE24     ;            ; --                 ; VCC                             ; power  ;              ; 0.9V           ; --           ;                 ; --       ; --           ;
; AE25     ;            ; --                 ; VCC                             ; power  ;              ; 0.9V           ; --           ;                 ; --       ; --           ;
; AE26     ;            ; --                 ; VCC                             ; power  ;              ; 0.9V           ; --           ;                 ; --       ; --           ;
; AE27     ; 251        ; 3C                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AE28     ; 250        ; 3C                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AE29     ; 205        ; 3B                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AE30     ; 204        ; 3B                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AE31     ; 207        ; 3B                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AE32     ; 202        ; 3B                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AE33     ; 200        ; 3B                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AE34     ; 197        ; 3B                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AE35     ; 159        ; 3A                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AE36     ; 158        ; 3A                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AE37     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AE38     ;            ; --                 ; VCCT_GXBL1                      ; power  ;              ; 1.0V           ; --           ;                 ; --       ; --           ;
; AE39     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AE40     ;            ; --                 ; VCCH_GXBL1                      ; power  ;              ; 1.5V           ; --           ;                 ; --       ; --           ;
; AE41     ; 67         ; B1L                ; GXB_NC                          ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AE42     ; 66         ; B1L                ; GXB_NC                          ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AE43     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AE44     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AF1      ; 601        ; B1R                ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AF2      ; 600        ; B1R                ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AF3      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AF4      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AF5      ;            ;                    ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AF6      ; 582        ; B1R                ; GXB_GND*                        ;        ;              ;                ; Row I/O      ;                 ; --       ; --           ;
; AF7      ; 583        ; B1R                ; GXB_GND*                        ;        ;              ;                ; Row I/O      ;                 ; --       ; --           ;
; AF8      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AF9      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AF10     ; 483        ; 4B                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AF11     ; 482        ; 4B                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AF12     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AF13     ; 479        ; 4B                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AF14     ; 476        ; 4B                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AF15     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AF16     ; 429        ; 4C                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AF17     ; 430        ; 4C                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AF18     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AF19     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AF20     ;            ; --                 ; VCC                             ; power  ;              ; 0.9V           ; --           ;                 ; --       ; --           ;
; AF21     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AF22     ;            ; --                 ; VCC                             ; power  ;              ; 0.9V           ; --           ;                 ; --       ; --           ;
; AF23     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AF24     ;            ; --                 ; VCC                             ; power  ;              ; 0.9V           ; --           ;                 ; --       ; --           ;
; AF25     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AF26     ;            ; --                 ; VCC                             ; power  ;              ; 0.9V           ; --           ;                 ; --       ; --           ;
; AF27     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AF28     ; 249        ; 3C                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AF29     ; 248        ; 3C                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AF30     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AF31     ; 206        ; 3B                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AF32     ; 199        ; 3B                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AF33     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AF34     ; 196        ; 3B                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AF35     ; 155        ; 3A                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AF36     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AF37     ;            ;                    ; DNU                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AF38     ; 82         ; B1L                ; GXB_GND*                        ;        ;              ;                ; Row I/O      ;                 ; --       ; --           ;
; AF39     ; 83         ; B1L                ; GXB_GND*                        ;        ;              ;                ; Row I/O      ;                 ; --       ; --           ;
; AF40     ;            ; --                 ; VCCA_GXBL1                      ; power  ;              ; 3.0V           ; --           ;                 ; --       ; --           ;
; AF41     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AF42     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AF43     ; 65         ; B1L                ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AF44     ; 64         ; B1L                ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AG1      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AG2      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AG3      ; 595        ; B1R                ; GXB_NC                          ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AG4      ; 594        ; B1R                ; GXB_NC                          ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AG5      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AG6      ;            ;                    ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AG7      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AG8      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AG9      ; 501        ; 4B                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AG10     ; 499        ; 4B                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AG11     ; 498        ; 4B                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AG12     ; 503        ; 4B                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AG13     ; 478        ; 4B                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AG14     ; 435        ; 4C                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AG15     ; 428        ; 4C                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AG16     ; 431        ; 4C                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AG17     ; 389        ; 4D                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AG18     ; 388        ; 4D                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AG19     ; 351        ; 4E                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AG20     ; 350        ; 4E                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AG21     ; 347        ; 4E                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AG22     ;            ; --                 ; VCCA_FPLL                       ; power  ;              ; 2.5V           ; --           ;                 ; --       ; --           ;
; AG23     ;            ; --                 ; VCCD_FPLL                       ; power  ;              ; 1.5V           ; --           ;                 ; --       ; --           ;
; AG24     ;            ; --                 ; VCCPT                           ; power  ;              ; 1.5V           ; --           ;                 ; --       ; --           ;
; AG25     ; 253        ; 3C                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AG26     ; 252        ; 3C                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AG27     ; 255        ; 3C                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AG28     ; 254        ; 3C                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AG29     ; 245        ; 3C                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AG30     ; 244        ; 3C                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AG31     ;            ; --                 ; VCCPT                           ; power  ;              ; 1.5V           ; --           ;                 ; --       ; --           ;
; AG32     ; 198        ; 3B                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AG33     ; 188        ; 3B                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AG34     ; 154        ; 3A                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AG35     ; 118        ; 3A                 ; ^nCSO                           ;        ;              ;                ; Weak Pull Up ;                 ; --       ; On           ;
; AG36     ; 123        ; 3A                 ; ^DCLK                           ; bidir  ;              ;                ; Weak Pull Up ;                 ; --       ; On           ;
; AG37     ; 113        ; 3A                 ; #TRST                           ; input  ;              ;                ; --           ;                 ; --       ; --           ;
; AG38     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AG39     ;            ; --                 ; VCCR_GXBL1                      ; power  ;              ; 1.0V           ; --           ;                 ; --       ; --           ;
; AG40     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AG41     ; 71         ; B1L                ; GXB_NC                          ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AG42     ; 70         ; B1L                ; GXB_NC                          ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AG43     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AG44     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AH1      ; 597        ; B1R                ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AH2      ; 596        ; B1R                ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AH3      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AH4      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AH5      ; 580        ; B0R                ; GXB_GND*                        ;        ;              ;                ; Row I/O      ;                 ; --       ; --           ;
; AH6      ; 581        ; B0R                ; GXB_GND*                        ;        ;              ;                ; Row I/O      ;                 ; --       ; --           ;
; AH7      ;            ;                    ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AH8      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AH9      ; 547        ; 4A                 ; ^CONF_DONE                      ; bidir  ;              ;                ; --           ;                 ; --       ; --           ;
; AH10     ; 500        ; 4B                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AH11     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AH12     ; 502        ; 4B                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AH13     ; 467        ; 4C                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AH14     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AH15     ; 434        ; 4C                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AH16     ;            ; --                 ; VCCPT                           ; power  ;              ; 1.5V           ; --           ;                 ; --       ; --           ;
; AH17     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AH18     ; 395        ; 4D                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AH19     ; 394        ; 4D                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AH20     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AH21     ; 346        ; 4E                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AH22     ; 319        ; 3E                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AH23     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AH24     ; 289        ; 3D                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AH25     ; 288        ; 3D                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AH26     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AH27     ; 283        ; 3D                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AH28     ; 281        ; 3D                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AH29     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AH30     ; 219        ; 3C                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AH31     ; 217        ; 3C                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AH32     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AH33     ; 189        ; 3B                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AH34     ; 157        ; 3A                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AH35     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AH36     ; 122        ; 3A                 ; ^AS_DATA0, ASDO                 ;        ;              ;                ; Weak Pull Up ;                 ; --       ; On           ;
; AH37     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AH38     ;            ; --                 ; VCCT_GXBL0                      ; power  ;              ; 1.0V           ; --           ;                 ; --       ; --           ;
; AH39     ; 84         ; B0L                ; GXB_GND*                        ;        ;              ;                ; Row I/O      ;                 ; --       ; --           ;
; AH40     ; 85         ; B0L                ; GXB_GND*                        ;        ;              ;                ; Row I/O      ;                 ; --       ; --           ;
; AH41     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AH42     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AH43     ; 69         ; B1L                ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AH44     ; 68         ; B1L                ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AJ1      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AJ2      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AJ3      ; 591        ; B1R                ; GXB_NC                          ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AJ4      ; 590        ; B1R                ; GXB_NC                          ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AJ5      ;            ;                    ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AJ6      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AJ7      ;            ;                    ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AJ8      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AJ9      ; 552        ; 4A                 ; ^MSEL3                          ; input  ;              ;                ; --           ;                 ; --       ; --           ;
; AJ10     ; 497        ; 4B                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AJ11     ; 496        ; 4B                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AJ12     ; 507        ; 4B                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AJ13     ; 466        ; 4C                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AJ14     ; 433        ; 4C                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AJ15     ; 391        ; 4D                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AJ16     ; 390        ; 4D                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AJ17     ; 393        ; 4D                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AJ18     ; 399        ; 4D                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AJ19     ; 349        ; 4E                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AJ20     ; 348        ; 4E                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AJ21     ; 342        ; 4E                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AJ22     ; 318        ; 3E                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AJ23     ; 317        ; 3E                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AJ24     ; 291        ; 3D                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AJ25     ; 287        ; 3D                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AJ26     ; 286        ; 3D                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AJ27     ; 282        ; 3D                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AJ28     ; 280        ; 3D                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AJ29     ; 247        ; 3C                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AJ30     ; 218        ; 3C                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AJ31     ; 216        ; 3C                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AJ32     ; 193        ; 3B                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AJ33     ; 186        ; 3B                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AJ34     ; 156        ; 3A                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AJ35     ; 120        ; 3A                 ; ^AS_DATA2                       ;        ;              ;                ; Weak Pull Up ;                 ; --       ; On           ;
; AJ36     ; 121        ; 3A                 ; ^AS_DATA1                       ;        ;              ;                ; Weak Pull Up ;                 ; --       ; On           ;
; AJ37     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AJ38     ;            ; --                 ; VCCT_GXBL0                      ; power  ;              ; 1.0V           ; --           ;                 ; --       ; --           ;
; AJ39     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AJ40     ;            ; --                 ; VCCH_GXBL0                      ; power  ;              ; 1.5V           ; --           ;                 ; --       ; --           ;
; AJ41     ; 75         ; B1L                ; GXB_NC                          ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AJ42     ; 74         ; B1L                ; GXB_NC                          ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AJ43     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AJ44     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AK1      ; 593        ; B1R                ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AK2      ; 592        ; B1R                ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AK3      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AK4      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AK5      ;            ;                    ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AK6      ; 554        ; B0R                ; GXB_GND*                        ;        ;              ;                ; Row I/O      ;                 ; --       ; --           ;
; AK7      ; 555        ; B0R                ; GXB_GND*                        ;        ;              ;                ; Row I/O      ;                 ; --       ; --           ;
; AK8      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AK9      ; 533        ; 4A                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AK10     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AK11     ;            ; --                 ; VCC_AUX                         ; power  ;              ; 2.5V           ; --           ;                 ; --       ; --           ;
; AK12     ; 506        ; 4B                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AK13     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AK14     ; 469        ; 4C                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AK15     ; 432        ; 4C                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AK16     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AK17     ; 392        ; 4D                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AK18     ; 398        ; 4D                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AK19     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AK20     ; 343        ; 4E                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AK21     ; 321        ; 3E                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AK22     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AK23     ; 316        ; 3E                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AK24     ; 290        ; 3D                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AK25     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AK26     ; 285        ; 3D                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AK27     ; 261        ; 3D                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AK28     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AK29     ; 246        ; 3C                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AK30     ; 227        ; 3C                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AK31     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AK32     ; 192        ; 3B                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AK33     ; 187        ; 3B                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AK34     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AK35     ; 153        ; 3A                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AK36     ; 119        ; 3A                 ; ^AS_DATA3                       ;        ;              ;                ; Weak Pull Up ;                 ; --       ; On           ;
; AK37     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AK38     ; 110        ; B0L                ; GXB_GND*                        ;        ;              ;                ; Row I/O      ;                 ; --       ; --           ;
; AK39     ; 111        ; B0L                ; GXB_GND*                        ;        ;              ;                ; Row I/O      ;                 ; --       ; --           ;
; AK40     ;            ; --                 ; VCCA_GXBL0                      ; power  ;              ; 3.0V           ; --           ;                 ; --       ; --           ;
; AK41     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AK42     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AK43     ; 73         ; B1L                ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AK44     ; 72         ; B1L                ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AL1      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AL2      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AL3      ; 587        ; B1R                ; GXB_NC                          ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AL4      ; 586        ; B1R                ; GXB_NC                          ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AL5      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AL6      ;            ;                    ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AL7      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AL8      ; 546        ; 4A                 ; ^nSTATUS                        ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AL9      ; 532        ; 4A                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AL10     ;            ; --                 ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V ; --           ;                 ; --       ; --           ;
; AL11     ; 505        ; 4B                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AL12     ; 504        ; 4B                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AL13     ;            ; --                 ; VCCBAT                          ; power  ;              ; 3.0V           ; --           ;                 ; --       ; --           ;
; AL14     ; 468        ; 4C                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AL15     ; 459        ; 4C                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AL16     ; 458        ; 4C                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AL17     ; 397        ; 4D                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AL18     ; 377        ; 4D                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AL19     ; 376        ; 4D                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AL20     ; 345        ; 4E                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AL21     ; 320        ; 3E                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AL22     ;            ; --                 ; VCC_AUX                         ; power  ;              ; 2.5V           ; --           ;                 ; --       ; --           ;
; AL23     ; 325        ; 3E                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AL24     ; 324        ; 3E                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AL25     ; 297        ; 3D                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AL26     ; 284        ; 3D                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AL27     ; 260        ; 3D                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AL28     ; 257        ; 3D                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AL29     ; 226        ; 3C                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AL30     ; 215        ; 3C                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AL31     ; 214        ; 3C                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AL32     ;            ; --                 ; VCC_AUX                         ; power  ;              ; 2.5V           ; --           ;                 ; --       ; --           ;
; AL33     ;            ; --                 ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V ; --           ;                 ; --       ; --           ;
; AL34     ; 115        ; 3A                 ; #TCK                            ; input  ;              ;                ; --           ;                 ; --       ; --           ;
; AL35     ; 152        ; 3A                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AL36     ; 117        ; 3A                 ; #TDO                            ; output ;              ;                ; --           ;                 ; --       ; --           ;
; AL37     ; 114        ; 3A                 ; #TMS                            ; input  ;              ;                ; --           ;                 ; --       ; --           ;
; AL38     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AL39     ;            ; --                 ; VCCR_GXBL0                      ; power  ;              ; 1.0V           ; --           ;                 ; --       ; --           ;
; AL40     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AL41     ; 79         ; B1L                ; tx_serial_data_0_sig            ; output ; 1.4-V PCML   ;                ; --           ; Y               ; no       ; Off          ;
; AL42     ; 78         ; B1L                ; tx_serial_data_0_sig(n)         ; output ; 1.4-V PCML   ;                ; --           ; Y               ; no       ; Off          ;
; AL43     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AL44     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AM1      ; 589        ; B1R                ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AM2      ; 588        ; B1R                ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AM3      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AM4      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AM5      ; 549        ; 4A                 ; ^MSEL0                          ; input  ;              ;                ; --           ;                 ; --       ; --           ;
; AM6      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AM7      ; 551        ; 4A                 ; ^MSEL2                          ; input  ;              ;                ; --           ;                 ; --       ; --           ;
; AM8      ; 550        ; 4A                 ; ^MSEL1                          ; input  ;              ;                ; --           ;                 ; --       ; --           ;
; AM9      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AM10     ;            ; --                 ; VCCA_FPLL                       ; power  ;              ; 2.5V           ; --           ;                 ; --       ; --           ;
; AM11     ; 537        ; 4A                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AM12     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AM13     ; 509        ; 4B                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AM14     ; 471        ; 4C                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AM15     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AM16     ; 456        ; 4C                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AM17     ; 396        ; 4D                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AM18     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AM19     ; 379        ; 4D                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AM20     ; 344        ; 4E                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AM21     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AM22     ; 341        ; 4E                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AM23     ; 327        ; 3E                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AM24     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AM25     ; 296        ; 3D                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AM26     ; 293        ; 3D                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AM27     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AM28     ; 256        ; 3D                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AM29     ; 229        ; 3C                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AM30     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AM31     ; 191        ; 3B                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AM32     ; 190        ; 3B                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AM33     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AM34     ;            ; --                 ; VCCA_FPLL                       ; power  ;              ; 2.5V           ; --           ;                 ; --       ; --           ;
; AM35     ;            ; --                 ; VCCD_FPLL                       ; power  ;              ; 1.5V           ; --           ;                 ; --       ; --           ;
; AM36     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AM37     ; 116        ; 3A                 ; #TDI                            ; input  ;              ;                ; --           ;                 ; --       ; --           ;
; AM38     ; 112        ; 3A                 ; ^nCONFIG                        ; input  ;              ;                ; --           ;                 ; --       ; --           ;
; AM39     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AM40     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AM41     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AM42     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AM43     ; 77         ; B1L                ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AM44     ; 76         ; B1L                ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AN1      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AN2      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AN3      ; 579        ; B0R                ; GXB_NC                          ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AN4      ; 578        ; B0R                ; GXB_NC                          ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AN5      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AN6      ; 544        ; 4A                 ; ^GND                            ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AN7      ; 548        ; 4A                 ; ^nIO_PULLUP                     ; input  ;              ;                ; --           ;                 ; --       ; --           ;
; AN8      ; 553        ; 4A                 ; ^MSEL4                          ; input  ;              ;                ; --           ;                 ; --       ; --           ;
; AN9      ;            ; 4A                 ; VREFB4AN0                       ; power  ;              ;                ; --           ;                 ; --       ; --           ;
; AN10     ;            ; --                 ; VCCD_FPLL                       ; power  ;              ; 1.5V           ; --           ;                 ; --       ; --           ;
; AN11     ; 536        ; 4A                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AN12     ; 508        ; 4B                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AN13     ;            ; 4B                 ; VREFB4BN0                       ; power  ;              ;                ; --           ;                 ; --       ; --           ;
; AN14     ; 470        ; 4C                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AN15     ; 457        ; 4C                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AN16     ;            ; 4C                 ; VREFB4CN0                       ; power  ;              ;                ; --           ;                 ; --       ; --           ;
; AN17     ; 419        ; 4D                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AN18     ;            ; 4D                 ; VREFB4DN0                       ; power  ;              ;                ; --           ;                 ; --       ; --           ;
; AN19     ; 381        ; 4D                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AN20     ; 378        ; 4D                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AN21     ;            ; 4E                 ; VREFB4EN0                       ; power  ;              ;                ; --           ;                 ; --       ; --           ;
; AN22     ; 340        ; 4E                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AN23     ; 326        ; 3E                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AN24     ;            ; 3E                 ; VREFB3EN0                       ; power  ;              ;                ; --           ;                 ; --       ; --           ;
; AN25     ; 292        ; 3D                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AN26     ;            ; 3D                 ; VREFB3DN0                       ; power  ;              ;                ; --           ;                 ; --       ; --           ;
; AN27     ; 259        ; 3D                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AN28     ; 228        ; 3C                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AN29     ;            ; 3C                 ; VREFB3CN0                       ; power  ;              ;                ; --           ;                 ; --       ; --           ;
; AN30     ; 209        ; 3C                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AN31     ; 195        ; 3B                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AN32     ;            ; 3B                 ; VREFB3BN0                       ; power  ;              ;                ; --           ;                 ; --       ; --           ;
; AN33     ; 184        ; 3B                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AN34     ; 149        ; 3A                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AN35     ;            ; 3A                 ; VREFB3AN0                       ; power  ;              ;                ; --           ;                 ; --       ; --           ;
; AN36     ; 151        ; 3A                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AN37     ; 141        ; 3A                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AN38     ; 140        ; 3A                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AN39     ; 138        ; 3A                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AN40     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AN41     ; 87         ; B0L                ; GXB_NC                          ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AN42     ; 86         ; B0L                ; GXB_NC                          ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AN43     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AN44     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AP1      ; 585        ; B1R                ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AP2      ; 584        ; B1R                ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AP3      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AP4      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AP5      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AP6      ; 545        ; 4A                 ; ^nCE                            ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AP7      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AP8      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AP9      ; 541        ; 4A                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AP10     ; 539        ; 4A                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AP11     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AP12     ; 511        ; 4B                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AP13     ; 510        ; 4B                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AP14     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AP15     ; 455        ; 4C                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AP16     ; 418        ; 4D                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AP17     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AP18     ; 383        ; 4D                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AP19     ; 380        ; 4D                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AP20     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AP21     ; 353        ; 4E                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AP22     ;            ;                    ; DNU                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AP23     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AP24     ; 307        ; 3E                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AP25     ; 295        ; 3D                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AP26     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AP27     ; 258        ; 3D                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AP28     ; 231        ; 3C                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AP29     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AP30     ; 208        ; 3C                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AP31     ; 194        ; 3B                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AP32     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AP33     ; 185        ; 3B                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AP34     ; 148        ; 3A                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AP35     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AP36     ; 150        ; 3A                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AP37     ; 137        ; 3A                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AP38     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AP39     ; 139        ; 3A                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AP40     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AP41     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AP42     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AP43     ; 81         ; B1L                ; rx_serial_data_0_sig            ; input  ; 1.4-V PCML   ;                ; --           ; Y               ; no       ; Off          ;
; AP44     ; 80         ; B1L                ; rx_serial_data_0_sig(n)         ; input  ; 1.4-V PCML   ;                ; --           ; Y               ; no       ; Off          ;
; AR1      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AR2      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AR3      ; 575        ; B0R                ; GXB_NC                          ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AR4      ; 574        ; B0R                ; GXB_NC                          ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AR5      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AR6      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AR7      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AR8      ; 543        ; 4A                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AR9      ; 540        ; 4A                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AR10     ; 538        ; 4A                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AR11     ; 535        ; 4A                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AR12     ; 513        ; 4B                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AR13     ; 512        ; 4B                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AR14     ; 460        ; 4C                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AR15     ; 461        ; 4C                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AR16     ; 454        ; 4C                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AR17     ; 421        ; 4D                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AR18     ; 423        ; 4D                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AR19     ; 382        ; 4D                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AR20     ; 367        ; 4E                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AR21     ; 352        ; 4E                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AR22     ; 355        ; 4E                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AR23     ; 323        ; 3E                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AR24     ; 331        ; 3E                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AR25     ; 306        ; 3E                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AR26     ; 294        ; 3D                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AR27     ; 263        ; 3D                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AR28     ; 262        ; 3D                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AR29     ; 230        ; 3C                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AR30     ; 213        ; 3C                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AR31     ; 175        ; 3B                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AR32     ; 174        ; 3B                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AR33     ; 160        ; 3B                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AR34     ; 161        ; 3B                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AR35     ; 143        ; 3A                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AR36     ; 142        ; 3A                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AR37     ; 136        ; 3A                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AR38     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AR39     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AR40     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AR41     ; 91         ; B0L                ; GXB_NC                          ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AR42     ; 90         ; B0L                ; GXB_NC                          ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AR43     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AR44     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AT1      ; 577        ; B0R                ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AT2      ; 576        ; B0R                ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AT3      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AT4      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AT5      ; 567        ; B0R                ; GXB_NC                          ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AT6      ; 566        ; B0R                ; GXB_NC                          ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AT7      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AT8      ; 542        ; 4A                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AT9      ; 531        ; 4A                 ; rst_n                           ; input  ; 1.5 V        ;                ; Column I/O   ; Y               ; no       ; Off          ;
; AT10     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AT11     ; 534        ; 4A                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AT12     ; 519        ; 4B                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AT13     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AT14     ; 465        ; 4C                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AT15     ; 451        ; 4C                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AT16     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AT17     ; 420        ; 4D                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AT18     ; 422        ; 4D                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AT19     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AT20     ; 366        ; 4E                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AT21     ; 354        ; 4E                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AT22     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AT23     ; 322        ; 3E                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AT24     ; 330        ; 3E                 ; LMK04906_CLK                    ; output ; 2.5 V        ;                ; Column I/O   ; Y               ; no       ; Off          ;
; AT25     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AT26     ; 299        ; 3D                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AT27     ; 301        ; 3D                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AT28     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AT29     ; 223        ; 3C                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AT30     ; 212        ; 3C                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AT31     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AT32     ; 211        ; 3C                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AT33     ; 177        ; 3B                 ; LMK04906_LE                     ; output ; 1.5 V        ;                ; Column I/O   ; Y               ; no       ; Off          ;
; AT34     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AT35     ; 145        ; 3A                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AT36     ; 144        ; 3A                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AT37     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AT38     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AT39     ; 99         ; B0L                ; GXB_NC                          ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AT40     ; 98         ; B0L                ; GXB_NC                          ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AT41     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AT42     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AT43     ; 89         ; B0L                ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AT44     ; 88         ; B0L                ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AU1      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AU2      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AU3      ; 571        ; B0R                ; GXB_NC                          ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AU4      ; 570        ; B0R                ; GXB_NC                          ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AU5      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AU6      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AU7      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AU8      ; 530        ; 4A                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AU9      ; 517        ; 4B                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AU10     ; 515        ; 4B                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AU11     ; 518        ; 4B                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AU12     ; 463        ; 4C                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AU13     ; 464        ; 4C                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AU14     ; 449        ; 4C                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AU15     ; 450        ; 4C                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AU16     ; 417        ; 4D                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AU17     ; 413        ; 4D                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AU18     ; 387        ; 4D                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AU19     ; 386        ; 4D                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AU20     ; 365        ; 4E                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AU21     ; 357        ; 4E                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AU22     ; 356        ; 4E                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AU23     ; 329        ; 3E                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AU24     ; 305        ; 3E                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AU25     ; 304        ; 3E                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AU26     ; 298        ; 3D                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AU27     ; 300        ; 3D                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AU28     ; 265        ; 3D                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AU29     ; 267        ; 3D                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AU30     ; 222        ; 3C                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AU31     ; 221        ; 3C                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AU32     ; 210        ; 3C                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AU33     ; 176        ; 3B                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AU34     ; 163        ; 3B                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AU35     ; 162        ; 3B                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AU36     ; 147        ; 3A                 ; sample_clk                      ; output ; 2.5 V        ;                ; Column I/O   ; Y               ; no       ; Off          ;
; AU37     ; 146        ; 3A                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AU38     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AU39     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AU40     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AU41     ; 95         ; B0L                ; GXB_NC                          ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AU42     ; 94         ; B0L                ; GXB_NC                          ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AU43     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AU44     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AV1      ; 573        ; B0R                ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AV2      ; 572        ; B0R                ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AV3      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AV4      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AV5      ; 563        ; B0R                ; GXB_NC                          ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AV6      ; 562        ; B0R                ; GXB_NC                          ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AV7      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AV8      ; 529        ; 4A                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AV9      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AV10     ; 516        ; 4B                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AV11     ; 514        ; 4B                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AV12     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AV13     ; 462        ; 4C                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AV14     ; 448        ; 4C                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AV15     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AV16     ; 416        ; 4D                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AV17     ; 412        ; 4D                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AV18     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AV19     ; 385        ; 4D                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AV20     ; 364        ; 4E                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AV21     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AV22     ; 359        ; 4E                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AV23     ; 328        ; 3E                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AV24     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AV25     ; 309        ; 3E                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AV26     ; 303        ; 3D                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AV27     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AV28     ; 264        ; 3D                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AV29     ; 266        ; 3D                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AV30     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AV31     ; 220        ; 3C                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AV32     ; 225        ; 3C                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AV33     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AV34     ; 173        ; 3B                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AV35     ; 165        ; 3B                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AV36     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AV37     ; 125        ; 3A                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AV38     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AV39     ; 103        ; B0L                ; GXB_NC                          ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AV40     ; 102        ; B0L                ; GXB_NC                          ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AV41     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AV42     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AV43     ; 93         ; B0L                ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AV44     ; 92         ; B0L                ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AW1      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AW2      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AW3      ; 565        ; B0R                ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AW4      ; 564        ; B0R                ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AW5      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AW6      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AW7      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AW8      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AW9      ; 528        ; 4A                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AW10     ; 493        ; 4B                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AW11     ; 489        ; 4B                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AW12     ;            ; 4A, 4B, 4C, 4D, 4E ; VCCPD4                          ; power  ;              ; 2.5V           ; --           ;                 ; --       ; --           ;
; AW13     ; 453        ; 4C                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AW14     ; 452        ; 4C                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AW15     ;            ; 4A, 4B, 4C, 4D, 4E ; VCCPD4                          ; power  ;              ; 2.5V           ; --           ;                 ; --       ; --           ;
; AW16     ; 415        ; 4D                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AW17     ; 414        ; 4D                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AW18     ;            ; 4A, 4B, 4C, 4D, 4E ; VCCPD4                          ; power  ;              ; 2.5V           ; --           ;                 ; --       ; --           ;
; AW19     ; 384        ; 4D                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AW20     ; 369        ; 4E                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AW21     ; 368        ; 4E                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AW22     ; 358        ; 4E                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AW23     ; 333        ; 3E                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AW24     ; 308        ; 3E                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AW25     ;            ; 3C, 3D, 3E         ; VCCPD3CD                        ; power  ;              ; 2.5V           ; --           ;                 ; --       ; --           ;
; AW26     ; 302        ; 3D                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AW27     ; 277        ; 3D                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AW28     ;            ; 3C, 3D, 3E         ; VCCPD3CD                        ; power  ;              ; 2.5V           ; --           ;                 ; --       ; --           ;
; AW29     ; 268        ; 3D                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AW30     ; 233        ; 3C                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AW31     ;            ; 3A, 3B             ; VCCPD3AB                        ; power  ;              ; 2.5V           ; --           ;                 ; --       ; --           ;
; AW32     ; 224        ; 3C                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AW33     ; 172        ; 3B                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AW34     ;            ; 3A, 3B             ; VCCPD3AB                        ; power  ;              ; 2.5V           ; --           ;                 ; --       ; --           ;
; AW35     ; 167        ; 3B                 ; OSC_50_B3B                      ; input  ; 1.5 V        ;                ; Column I/O   ; Y               ; no       ; Off          ;
; AW36     ; 164        ; 3B                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AW37     ; 124        ; 3A                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AW38     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AW39     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AW40     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AW41     ; 101        ; B0L                ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AW42     ; 100        ; B0L                ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AW43     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AW44     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AY1      ; 569        ; B0R                ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AY2      ; 568        ; B0R                ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AY3      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AY4      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AY5      ; 559        ; B0R                ; GXB_NC                          ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AY6      ; 558        ; B0R                ; GXB_NC                          ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AY7      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AY8      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AY9      ; 527        ; 4A                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AY10     ; 492        ; 4B                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AY11     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AY12     ; 488        ; 4B                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AY13     ; 445        ; 4C                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AY14     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AY15     ; 439        ; 4C                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AY16     ; 409        ; 4D                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AY17     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AY18     ; 407        ; 4D                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AY19     ; 401        ; 4D                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AY20     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AY21     ; 361        ; 4E                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AY22     ; 363        ; 4E                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AY23     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AY24     ; 332        ; 3E                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AY25     ; 315        ; 3E                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AY26     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AY27     ; 276        ; 3D                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AY28     ; 269        ; 3D                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AY29     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AY30     ; 239        ; 3C                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AY31     ; 232        ; 3C                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AY32     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AY33     ; 179        ; 3B                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AY34     ; 171        ; 3B                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AY35     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AY36     ; 166        ; 3B                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AY37     ; 127        ; 3A                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; AY38     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AY39     ; 107        ; B0L                ; GXB_NC                          ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AY40     ; 106        ; B0L                ; GXB_NC                          ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AY41     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AY42     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AY43     ; 97         ; B0L                ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AY44     ; 96         ; B0L                ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; B1       ; 657        ; B3R                ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; B2       ; 656        ; B3R                ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; B3       ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; B4       ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; B5       ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; B6       ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; B7       ; 705        ; 7A                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; B8       ; 703        ; 7A                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; B9       ;            ; 7A                 ; VCCIO7A                         ; power  ;              ; 2.5V           ; --           ;                 ; --       ; --           ;
; B10      ; 753        ; 7B                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; B11      ; 751        ; 7B                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; B12      ;            ; 7B                 ; VCCIO7B                         ; power  ;              ; 2.5V           ; --           ;                 ; --       ; --           ;
; B13      ; 797        ; 7C                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; B14      ; 801        ; 7C                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; B15      ;            ; 7C                 ; VCCIO7C                         ; power  ;              ; 2.5V           ; --           ;                 ; --       ; --           ;
; B16      ; 825        ; 7D                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; B17      ; 833        ; 7D                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; B18      ;            ; 7D                 ; VCCIO7D                         ; power  ;              ; 2.5V           ; --           ;                 ; --       ; --           ;
; B19      ; 837        ; 7D                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; B20      ; 881        ; 7E                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; B21      ;            ; 7E                 ; VCCIO7E                         ; power  ;              ; 2.5V           ; --           ;                 ; --       ; --           ;
; B22      ; 885        ; 7E                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; B23      ; 889        ; 8E                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; B24      ;            ; 8E                 ; VCCIO8E                         ; power  ;              ; 2.5V           ; --           ;                 ; --       ; --           ;
; B25      ; 887        ; 8E                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; B26      ; 925        ; 8D                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; B27      ;            ; 8D                 ; VCCIO8D                         ; power  ;              ; 2.5V           ; --           ;                 ; --       ; --           ;
; B28      ; 934        ; 8D                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; B29      ; 986        ; 8C                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; B30      ;            ; 8C                 ; VCCIO8C                         ; power  ;              ; 2.5V           ; --           ;                 ; --       ; --           ;
; B31      ; 988        ; 8C                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; B32      ; 1022       ; 8B                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; B33      ;            ; 8B                 ; VCCIO8B                         ; power  ;              ; 2.5V           ; --           ;                 ; --       ; --           ;
; B34      ; 1024       ; 8B                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; B35      ; 1028       ; 8B                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; B36      ;            ; 8A                 ; VCCIO8A                         ; power  ;              ; 2.5V           ; --           ;                 ; --       ; --           ;
; B37      ; 1067       ; 8A                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; B38      ; 1070       ; 8A                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; B39      ; 1071       ; 8A                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; B40      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; B41      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; B42      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; B43      ; 9          ; B3L                ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; B44      ; 8          ; B3L                ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; BA1      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; BA2      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; BA3      ; 561        ; B0R                ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; BA4      ; 560        ; B0R                ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; BA5      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; BA6      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; BA7      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; BA8      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; BA9      ; 526        ; 4A                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; BA10     ; 495        ; 4B                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; BA11     ;            ; 4B                 ; VCCIO4B                         ; power  ;              ; 2.5V           ; --           ;                 ; --       ; --           ;
; BA12     ; 485        ; 4B                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; BA13     ; 444        ; 4C                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; BA14     ;            ; 4C                 ; VCCIO4C                         ; power  ;              ; 2.5V           ; --           ;                 ; --       ; --           ;
; BA15     ; 438        ; 4C                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; BA16     ; 408        ; 4D                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; BA17     ;            ; 4D                 ; VCCIO4D                         ; power  ;              ; 2.5V           ; --           ;                 ; --       ; --           ;
; BA18     ; 406        ; 4D                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; BA19     ; 400        ; 4D                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; BA20     ;            ; 4E                 ; VCCIO4E                         ; power  ;              ; 2.5V           ; --           ;                 ; --       ; --           ;
; BA21     ; 360        ; 4E                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; BA22     ; 362        ; 4E                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; BA23     ;            ; 3E                 ; VCCIO3E                         ; power  ;              ; 2.5V           ; --           ;                 ; --       ; --           ;
; BA24     ; 314        ; 3E                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; BA25     ; 311        ; 3E                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; BA26     ;            ; 3D                 ; VCCIO3D                         ; power  ;              ; 2.5V           ; --           ;                 ; --       ; --           ;
; BA27     ; 279        ; 3D                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; BA28     ; 273        ; 3D                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; BA29     ; 238        ; 3C                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; BA30     ; 243        ; 3C                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; BA31     ; 235        ; 3C                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; BA32     ;            ; 3C                 ; VCCIO3C                         ; power  ;              ; 2.5V           ; --           ;                 ; --       ; --           ;
; BA33     ; 178        ; 3B                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; BA34     ; 170        ; 3B                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; BA35     ;            ; 3B                 ; VCCIO3B                         ; power  ;              ; 1.5V           ; --           ;                 ; --       ; --           ;
; BA36     ; 126        ; 3A                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; BA37     ;            ; 3A                 ; VCCIO3A                         ; power  ;              ; 2.5V           ; --           ;                 ; --       ; --           ;
; BA38     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; BA39     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; BA40     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; BA41     ; 105        ; B0L                ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; BA42     ; 104        ; B0L                ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; BA43     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; BA44     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; BB1      ; 557        ; B0R                ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; BB2      ; 556        ; B0R                ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; BB3      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; BB4      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; BB5      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; BB6      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; BB7      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; BB8      ; 525        ; 4A                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; BB9      ; 524        ; 4A                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; BB10     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; BB11     ; 494        ; 4B                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; BB12     ; 484        ; 4B                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; BB13     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; BB14     ; 441        ; 4C                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; BB15     ; 440        ; 4C                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; BB16     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; BB17     ; 410        ; 4D                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; BB18     ; 411        ; 4D                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; BB19     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; BB20     ; 375        ; 4E                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; BB21     ; 374        ; 4E                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; BB22     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; BB23     ; 337        ; 3E                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; BB24     ; 336        ; 3E                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; BB25     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; BB26     ; 310        ; 3E                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; BB27     ; 278        ; 3D                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; BB28     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; BB29     ; 272        ; 3D                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; BB30     ; 242        ; 3C                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; BB31     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; BB32     ; 234        ; 3C                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; BB33     ; 183        ; 3B                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; BB34     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; BB35     ; 169        ; 3B                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; BB36     ; 129        ; 3A                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; BB37     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; BB38     ; 131        ; 3A                 ; ~ALTERA_DATA0~ / RESERVED_INPUT ; input  ; 1.8 V        ;                ; Column I/O   ; N               ; no       ; Off          ;
; BB39     ; 130        ; 3A                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; BB40     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; BB41     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; BB42     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; BB43     ; 109        ; B0L                ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; BB44     ; 108        ; B0L                ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; BC1      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; BC2      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; BC3      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; BC4      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; BC5      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; BC6      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; BC7      ; 521        ; 4A                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; BC8      ; 523        ; 4A                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; BC9      ;            ; 4A                 ; VCCIO4A                         ; power  ;              ; 1.5V           ; --           ;                 ; --       ; --           ;
; BC10     ; 491        ; 4B                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; BC11     ; 487        ; 4B                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; BC12     ;            ; 4B                 ; VCCIO4B                         ; power  ;              ; 2.5V           ; --           ;                 ; --       ; --           ;
; BC13     ; 447        ; 4C                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; BC14     ; 443        ; 4C                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; BC15     ;            ; 4C                 ; VCCIO4C                         ; power  ;              ; 2.5V           ; --           ;                 ; --       ; --           ;
; BC16     ; 437        ; 4C                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; BC17     ; 405        ; 4D                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; BC18     ;            ; 4D                 ; VCCIO4D                         ; power  ;              ; 2.5V           ; --           ;                 ; --       ; --           ;
; BC19     ; 403        ; 4D                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; BC20     ; 373        ; 4E                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; BC21     ;            ; 4E                 ; VCCIO4E                         ; power  ;              ; 2.5V           ; --           ;                 ; --       ; --           ;
; BC22     ; 371        ; 4E                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; BC23     ; 339        ; 3E                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; BC24     ;            ; 3E                 ; VCCIO3E                         ; power  ;              ; 2.5V           ; --           ;                 ; --       ; --           ;
; BC25     ; 335        ; 3E                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; BC26     ; 313        ; 3E                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; BC27     ;            ; 3D                 ; VCCIO3D                         ; power  ;              ; 2.5V           ; --           ;                 ; --       ; --           ;
; BC28     ; 275        ; 3D                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; BC29     ; 271        ; 3D                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; BC30     ;            ; 3C                 ; VCCIO3C                         ; power  ;              ; 2.5V           ; --           ;                 ; --       ; --           ;
; BC31     ; 241        ; 3C                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; BC32     ; 237        ; 3C                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; BC33     ;            ; 3B                 ; VCCIO3B                         ; power  ;              ; 1.5V           ; --           ;                 ; --       ; --           ;
; BC34     ; 182        ; 3B                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; BC35     ; 168        ; 3B                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; BC36     ;            ; 3A                 ; VCCIO3A                         ; power  ;              ; 2.5V           ; --           ;                 ; --       ; --           ;
; BC37     ; 128        ; 3A                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; BC38     ; 135        ; 3A                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; BC39     ; 133        ; 3A                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; BC40     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; BC41     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; BC42     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; BC43     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; BC44     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; BD2      ;            ;                    ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; BD3      ;            ;                    ; DNU                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; BD4      ;            ;                    ; DNU                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; BD5      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; BD6      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; BD7      ; 520        ; 4A                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; BD8      ; 522        ; 4A                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; BD9      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; BD10     ; 490        ; 4B                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; BD11     ; 486        ; 4B                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; BD12     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; BD13     ; 446        ; 4C                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; BD14     ; 442        ; 4C                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; BD15     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; BD16     ; 436        ; 4C                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; BD17     ; 404        ; 4D                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; BD18     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; BD19     ; 402        ; 4D                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; BD20     ; 372        ; 4E                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; BD21     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; BD22     ; 370        ; 4E                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; BD23     ; 338        ; 3E                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; BD24     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; BD25     ; 334        ; 3E                 ; LMK04906_DATAIN                 ; output ; 2.5 V        ;                ; Column I/O   ; Y               ; no       ; Off          ;
; BD26     ; 312        ; 3E                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; BD27     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; BD28     ; 274        ; 3D                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; BD29     ; 270        ; 3D                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; BD30     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; BD31     ; 240        ; 3C                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; BD32     ; 236        ; 3C                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; BD33     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; BD34     ; 181        ; 3B                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; BD35     ; 180        ; 3B                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; BD36     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; BD37     ; 134        ; 3A                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; BD38     ; 132        ; 3A                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; BD39     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; BD40     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; BD41     ;            ;                    ; DNU                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; BD42     ;            ;                    ; DNU                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; BD43     ;            ;                    ; RREF                            ;        ;              ;                ; --           ;                 ; --       ; --           ;
; C1       ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; C2       ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; C3       ; 661        ; B3R                ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; C4       ; 660        ; B3R                ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; C5       ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; C6       ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; C7       ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; C8       ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; C9       ; 702        ; 7A                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; C10      ; 750        ; 7B                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; C11      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; C12      ; 748        ; 7B                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; C13      ; 794        ; 7C                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; C14      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; C15      ; 800        ; 7C                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; C16      ; 799        ; 7C                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; C17      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; C18      ; 836        ; 7D                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; C19      ; 835        ; 7D                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; C20      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; C21      ; 884        ; 7E                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; C22      ; 883        ; 7E                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; C23      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; C24      ; 892        ; 8E                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; C25      ; 891        ; 8E                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; C26      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; C27      ; 924        ; 8D                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; C28      ; 933        ; 8D                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; C29      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; C30      ; 985        ; 8C                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; C31      ; 987        ; 8C                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; C32      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; C33      ; 1021       ; 8B                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; C34      ; 1023       ; 8B                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; C35      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; C36      ; 1027       ; 8B                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; C37      ; 1069       ; 8A                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; C38      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; C39      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; C40      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; C41      ; 5          ; B3L                ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; C42      ; 4          ; B3L                ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; C43      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; C44      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; D1       ; 653        ; B3R                ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; D2       ; 652        ; B3R                ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; D3       ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; D4       ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; D5       ; 663        ; B3R                ; GXB_NC                          ;        ;              ;                ; --           ;                 ; --       ; --           ;
; D6       ; 662        ; B3R                ; GXB_NC                          ;        ;              ;                ; --           ;                 ; --       ; --           ;
; D7       ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; D8       ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; D9       ; 700        ; 7A                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; D10      ; 701        ; 7A                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; D11      ; 749        ; 7B                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; D12      ; 747        ; 7B                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; D13      ;            ; 7B                 ; VCCIO7B                         ; power  ;              ; 2.5V           ; --           ;                 ; --       ; --           ;
; D14      ; 793        ; 7C                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; D15      ; 796        ; 7C                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; D16      ;            ; 7C                 ; VCCIO7C                         ; power  ;              ; 2.5V           ; --           ;                 ; --       ; --           ;
; D17      ; 824        ; 7D                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; D18      ; 830        ; 7D                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; D19      ;            ; 7D                 ; VCCIO7D                         ; power  ;              ; 2.5V           ; --           ;                 ; --       ; --           ;
; D20      ; 880        ; 7E                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; D21      ; 879        ; 7E                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; D22      ;            ; 7E                 ; VCCIO7E                         ; power  ;              ; 2.5V           ; --           ;                 ; --       ; --           ;
; D23      ; 894        ; 8E                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; D24      ; 898        ; 8E                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; D25      ;            ; 8E                 ; VCCIO8E                         ; power  ;              ; 2.5V           ; --           ;                 ; --       ; --           ;
; D26      ; 922        ; 8E                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; D27      ; 923        ; 8D                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; D28      ;            ; 8D                 ; VCCIO8D                         ; power  ;              ; 2.5V           ; --           ;                 ; --       ; --           ;
; D29      ; 932        ; 8D                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; D30      ; 990        ; 8C                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; D31      ;            ; 8C                 ; VCCIO8C                         ; power  ;              ; 2.5V           ; --           ;                 ; --       ; --           ;
; D32      ; 992        ; 8C                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; D33      ; 1026       ; 8B                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; D34      ;            ; 8B                 ; VCCIO8B                         ; power  ;              ; 2.5V           ; --           ;                 ; --       ; --           ;
; D35      ; 1030       ; 8B                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; D36      ; 1029       ; 8B                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; D37      ; 1074       ; 8A                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; D38      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; D39      ; 3          ; B3L                ; GXB_NC                          ;        ;              ;                ; --           ;                 ; --       ; --           ;
; D40      ; 2          ; B3L                ; GXB_NC                          ;        ;              ;                ; --           ;                 ; --       ; --           ;
; D41      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; D42      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; D43      ; 13         ; B3L                ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; D44      ; 12         ; B3L                ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; E1       ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; E2       ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; E3       ; 655        ; B3R                ; GXB_NC                          ;        ;              ;                ; --           ;                 ; --       ; --           ;
; E4       ; 654        ; B3R                ; GXB_NC                          ;        ;              ;                ; --           ;                 ; --       ; --           ;
; E5       ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; E6       ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; E7       ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; E8       ; 699        ; 7A                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; E9       ; 698        ; 7A                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; E10      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; E11      ; 746        ; 7B                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; E12      ; 745        ; 7B                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; E13      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; E14      ; 792        ; 7C                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; E15      ; 795        ; 7C                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; E16      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; E17      ; 823        ; 7D                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; E18      ; 829        ; 7D                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; E19      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; E20      ; 878        ; 7E                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; E21      ; 877        ; 7E                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; E22      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; E23      ; 893        ; 8E                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; E24      ; 897        ; 8E                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; E25      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; E26      ; 921        ; 8E                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; E27      ; 928        ; 8D                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; E28      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; E29      ; 931        ; 8D                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; E30      ; 989        ; 8C                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; E31      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; E32      ; 991        ; 8C                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; E33      ; 1025       ; 8B                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; E34      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; E35      ; 1044       ; 8B                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; E36      ; 1073       ; 8A                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; E37      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; E38      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; E39      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; E40      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; E41      ; 11         ; B3L                ; GXB_NC                          ;        ;              ;                ; --           ;                 ; --       ; --           ;
; E42      ; 10         ; B3L                ; GXB_NC                          ;        ;              ;                ; --           ;                 ; --       ; --           ;
; E43      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; E44      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; F1       ; 649        ; B3R                ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; F2       ; 648        ; B3R                ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; F3       ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; F4       ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; F5       ; 659        ; B3R                ; GXB_NC                          ;        ;              ;                ; --           ;                 ; --       ; --           ;
; F6       ; 658        ; B3R                ; GXB_NC                          ;        ;              ;                ; --           ;                 ; --       ; --           ;
; F7       ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; F8       ; 696        ; 7A                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; F9       ; 697        ; 7A                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; F10      ; 728        ; 7B                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; F11      ; 744        ; 7B                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; F12      ;            ; 7A, 7B, 7C, 7D, 7E ; VCCPD7                          ; power  ;              ; 2.5V           ; --           ;                 ; --       ; --           ;
; F13      ; 762        ; 7C                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; F14      ; 791        ; 7C                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; F15      ;            ; 7A, 7B, 7C, 7D, 7E ; VCCPD7                          ; power  ;              ; 2.5V           ; --           ;                 ; --       ; --           ;
; F16      ; 816        ; 7D                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; F17      ; 822        ; 7D                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; F18      ;            ; 7A, 7B, 7C, 7D, 7E ; VCCPD7                          ; power  ;              ; 2.5V           ; --           ;                 ; --       ; --           ;
; F19      ; 832        ; 7D                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; F20      ; 870        ; 7E                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; F21      ; 876        ; 7E                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; F22      ; 875        ; 7E                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; F23      ; 896        ; 8E                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; F24      ; 918        ; 8E                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; F25      ; 917        ; 8E                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; F26      ; 927        ; 8D                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; F27      ;            ; 8A, 8B, 8C, 8D, 8E ; VCCPD8                          ; power  ;              ; 2.5V           ; --           ;                 ; --       ; --           ;
; F28      ; 938        ; 8D                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; F29      ; 937        ; 8D                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; F30      ;            ; 8A, 8B, 8C, 8D, 8E ; VCCPD8                          ; power  ;              ; 2.5V           ; --           ;                 ; --       ; --           ;
; F31      ; 994        ; 8C                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; F32      ; 996        ; 8C                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; F33      ;            ; 8A, 8B, 8C, 8D, 8E ; VCCPD8                          ; power  ;              ; 2.5V           ; --           ;                 ; --       ; --           ;
; F34      ; 1046       ; 8B                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; F35      ; 1043       ; 8B                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; F36      ; 1078       ; 8A                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; F37      ;            ; 8A                 ; VCCIO8A                         ; power  ;              ; 2.5V           ; --           ;                 ; --       ; --           ;
; F38      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; F39      ; 7          ; B3L                ; GXB_NC                          ;        ;              ;                ; --           ;                 ; --       ; --           ;
; F40      ; 6          ; B3L                ; GXB_NC                          ;        ;              ;                ; --           ;                 ; --       ; --           ;
; F41      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; F42      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; F43      ; 17         ; B3L                ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; F44      ; 16         ; B3L                ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; G1       ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; G2       ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; G3       ; 651        ; B3R                ; GXB_NC                          ;        ;              ;                ; --           ;                 ; --       ; --           ;
; G4       ; 650        ; B3R                ; GXB_NC                          ;        ;              ;                ; --           ;                 ; --       ; --           ;
; G5       ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; G6       ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; G7       ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; G8       ; 695        ; 7A                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; G9       ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; G10      ; 727        ; 7B                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; G11      ; 743        ; 7B                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; G12      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; G13      ; 761        ; 7C                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; G14      ; 764        ; 7C                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; G15      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; G16      ; 815        ; 7D                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; G17      ; 821        ; 7D                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; G18      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; G19      ; 831        ; 7D                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; G20      ; 869        ; 7E                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; G21      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; G22      ; 872        ; 7E                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; G23      ; 895        ; 8E                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; G24      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; G25      ; 920        ; 8E                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; G26      ; 940        ; 8D                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; G27      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; G28      ; 936        ; 8D                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; G29      ; 935        ; 8D                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; G30      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; G31      ; 993        ; 8C                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; G32      ; 995        ; 8C                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; G33      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; G34      ; 1045       ; 8B                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; G35      ; 1048       ; 8B                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; G36      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; G37      ; 1077       ; 8A                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; G38      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; G39      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; G40      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; G41      ; 15         ; B3L                ; GXB_NC                          ;        ;              ;                ; --           ;                 ; --       ; --           ;
; G42      ; 14         ; B3L                ; GXB_NC                          ;        ;              ;                ; --           ;                 ; --       ; --           ;
; G43      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; G44      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; H1       ; 645        ; B3R                ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; H2       ; 644        ; B3R                ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; H3       ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; H4       ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; H5       ; 647        ; B3R                ; GXB_NC                          ;        ;              ;                ; --           ;                 ; --       ; --           ;
; H6       ; 646        ; B3R                ; GXB_NC                          ;        ;              ;                ; --           ;                 ; --       ; --           ;
; H7       ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; H8       ; 684        ; 7A                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; H9       ; 683        ; 7A                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; H10      ; 720        ; 7B                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; H11      ; 726        ; 7B                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; H12      ; 725        ; 7B                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; H13      ; 756        ; 7C                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; H14      ; 755        ; 7C                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; H15      ; 763        ; 7C                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; H16      ; 818        ; 7D                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; H17      ; 817        ; 7D                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; H18      ; 820        ; 7D                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; H19      ; 828        ; 7D                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; H20      ; 868        ; 7E                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; H21      ; 867        ; 7E                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; H22      ; 871        ; 7E                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; H23      ; 912        ; 8E                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; H24      ; 911        ; 8E                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; H25      ; 919        ; 8E                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; H26      ; 944        ; 8D                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; H27      ; 939        ; 8D                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; H28      ; 942        ; 8D                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; H29      ; 941        ; 8D                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; H30      ; 1000       ; 8C                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; H31      ; 998        ; 8C                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; H32      ; 997        ; 8C                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; H33      ; 1052       ; 8B                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; H34      ; 1051       ; 8B                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; H35      ; 1047       ; 8B                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; H36      ; 1092       ; 8A                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; H37      ; 1076       ; 8A                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; H38      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; H39      ; 19         ; B3L                ; GXB_NC                          ;        ;              ;                ; --           ;                 ; --       ; --           ;
; H40      ; 18         ; B3L                ; GXB_NC                          ;        ;              ;                ; --           ;                 ; --       ; --           ;
; H41      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; H42      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; H43      ; 21         ; B3L                ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; H44      ; 20         ; B3L                ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; J1       ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; J2       ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; J3       ; 635        ; B2R                ; GXB_NC                          ;        ;              ;                ; --           ;                 ; --       ; --           ;
; J4       ; 634        ; B2R                ; GXB_NC                          ;        ;              ;                ; --           ;                 ; --       ; --           ;
; J5       ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; J6       ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; J7       ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; J8       ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; J9       ; 686        ; 7A                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; J10      ; 719        ; 7B                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; J11      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; J12      ; 730        ; 7B                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; J13      ; 758        ; 7C                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; J14      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; J15      ; 788        ; 7C                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; J16      ; 766        ; 7C                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; J17      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; J18      ; 819        ; 7D                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; J19      ; 827        ; 7D                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; J20      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; J21      ; 864        ; 7E                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; J22      ; 874        ; 7E                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; J23      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; J24      ; 914        ; 8E                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; J25      ; 913        ; 8E                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; J26      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; J27      ; 943        ; 8D                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; J28      ; 946        ; 8D                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; J29      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; J30      ; 999        ; 8C                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; J31      ; 1050       ; 8B                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; J32      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; J33      ; 1054       ; 8B                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; J34      ; 1053       ; 8B                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; J35      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; J36      ; 1091       ; 8A                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; J37      ; 1075       ; 8A                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; J38      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; J39      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; J40      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; J41      ; 31         ; B2L                ; GXB_NC                          ;        ;              ;                ; --           ;                 ; --       ; --           ;
; J42      ; 30         ; B2L                ; GXB_NC                          ;        ;              ;                ; --           ;                 ; --       ; --           ;
; J43      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; J44      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; K1       ; 641        ; B3R                ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; K2       ; 640        ; B3R                ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; K3       ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; K4       ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; K5       ; 643        ; B3R                ; GXB_NC                          ;        ;              ;                ; --           ;                 ; --       ; --           ;
; K6       ; 642        ; B3R                ; GXB_NC                          ;        ;              ;                ; --           ;                 ; --       ; --           ;
; K7       ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; K8       ; 685        ; 7A                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; K9       ; 690        ; 7A                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; K10      ; 689        ; 7A                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; K11      ; 723        ; 7B                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; K12      ; 729        ; 7B                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; K13      ; 757        ; 7C                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; K14      ; 760        ; 7C                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; K15      ; 787        ; 7C                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; K16      ; 765        ; 7C                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; K17      ; 814        ; 7D                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; K18      ; 813        ; 7D                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; K19      ; 850        ; 7D                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; K20      ; 866        ; 7E                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; K21      ; 863        ; 7E                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; K22      ; 873        ; 7E                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; K23      ;            ;                    ; DNU                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; K24      ; 908        ; 8E                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; K25      ; 916        ; 8E                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; K26      ; 915        ; 8E                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; K27      ; 964        ; 8D                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; K28      ; 945        ; 8D                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; K29      ; 1004       ; 8C                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; K30      ; 1003       ; 8C                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; K31      ; 1049       ; 8B                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; K32      ; 1064       ; 8B                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; K33      ;            ; 8A                 ; VREFB8AN0                       ; power  ;              ;                ; --           ;                 ; --       ; --           ;
; K34      ; 1094       ; 8A                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; K35      ; 1093       ; 8A                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; K36      ; 1096       ; 8A                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; K37      ; 1095       ; 8A                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; K38      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; K39      ; 23         ; B3L                ; GXB_NC                          ;        ;              ;                ; --           ;                 ; --       ; --           ;
; K40      ; 22         ; B3L                ; GXB_NC                          ;        ;              ;                ; --           ;                 ; --       ; --           ;
; K41      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; K42      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; K43      ; 25         ; B3L                ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; K44      ; 24         ; B3L                ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; L1       ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; L2       ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; L3       ; 631        ; B2R                ; GXB_NC                          ;        ;              ;                ; --           ;                 ; --       ; --           ;
; L4       ; 630        ; B2R                ; GXB_NC                          ;        ;              ;                ; --           ;                 ; --       ; --           ;
; L5       ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; L6       ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; L7       ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; L8       ; 688        ; 7A                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; L9       ; 692        ; 7A                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; L10      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; L11      ; 724        ; 7B                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; L12      ; 718        ; 7B                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; L13      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; L14      ; 790        ; 7C                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; L15      ; 759        ; 7C                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; L16      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; L17      ; 812        ; 7D                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; L18      ; 811        ; 7D                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; L19      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; L20      ; 849        ; 7D                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; L21      ; 865        ; 7E                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; L22      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; L23      ; 907        ; 8E                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; L24      ; 910        ; 8E                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; L25      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; L26      ; 960        ; 8D                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; L27      ; 963        ; 8D                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; L28      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; L29      ; 1002       ; 8C                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; L30      ; 1001       ; 8C                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; L31      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; L32      ; 1063       ; 8B                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; L33      ; 1066       ; 8B                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; L34      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; L35      ; 1100       ; 8A                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; L36      ; 1099       ; 8A                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; L37      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; L38      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; L39      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; L40      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; L41      ; 35         ; B2L                ; GXB_NC                          ;        ;              ;                ; --           ;                 ; --       ; --           ;
; L42      ; 34         ; B2L                ; GXB_NC                          ;        ;              ;                ; --           ;                 ; --       ; --           ;
; L43      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; L44      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; M1       ; 633        ; B2R                ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; M2       ; 632        ; B2R                ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; M3       ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; M4       ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; M5       ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; M6       ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; M7       ; 682        ; 7A                 ; ^GND                            ;        ;              ;                ; --           ;                 ; --       ; --           ;
; M8       ; 687        ; 7A                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; M9       ; 691        ; 7A                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; M10      ;            ; 7A                 ; VREFB7AN0                       ; power  ;              ;                ; --           ;                 ; --       ; --           ;
; M11      ; 722        ; 7B                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; M12      ; 717        ; 7B                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; M13      ;            ; 7B                 ; VREFB7BN0                       ; power  ;              ;                ; --           ;                 ; --       ; --           ;
; M14      ; 789        ; 7C                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; M15      ; 786        ; 7C                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; M16      ;            ; 7C                 ; VREFB7CN0                       ; power  ;              ;                ; --           ;                 ; --       ; --           ;
; M17      ; 810        ; 7D                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; M18      ; 809        ; 7D                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; M19      ;            ; 7D                 ; VREFB7DN0                       ; power  ;              ;                ; --           ;                 ; --       ; --           ;
; M20      ; 848        ; 7D                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; M21      ;            ; 7E                 ; VREFB7EN0                       ; power  ;              ;                ; --           ;                 ; --       ; --           ;
; M22      ; 860        ; 7E                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; M23      ; 909        ; 8E                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; M24      ;            ; 8E                 ; VREFB8EN0                       ; power  ;              ;                ; --           ;                 ; --       ; --           ;
; M25      ; 948        ; 8D                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; M26      ;            ; 8D                 ; VREFB8DN0                       ; power  ;              ;                ; --           ;                 ; --       ; --           ;
; M27      ; 959        ; 8D                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; M28      ; 962        ; 8D                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; M29      ;            ; 8C                 ; VREFB8CN0                       ; power  ;              ;                ; --           ;                 ; --       ; --           ;
; M30      ; 1006       ; 8C                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; M31      ; 1038       ; 8B                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; M32      ;            ; 8B                 ; VREFB8BN0                       ; power  ;              ;                ; --           ;                 ; --       ; --           ;
; M33      ; 1040       ; 8B                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; M34      ; 1065       ; 8B                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; M35      ;            ; --                 ; VCCD_FPLL                       ; power  ;              ; 1.5V           ; --           ;                 ; --       ; --           ;
; M36      ; 1098       ; 8A                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; M37      ; 1097       ; 8A                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; M38      ; 1102       ; 8A                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; M39      ; 1101       ; 8A                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; M40      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; M41      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; M42      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; M43      ; 33         ; B2L                ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; M44      ; 32         ; B2L                ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; N1       ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; N2       ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; N3       ; 627        ; B2R                ; GXB_NC                          ;        ;              ;                ; --           ;                 ; --       ; --           ;
; N4       ; 626        ; B2R                ; GXB_NC                          ;        ;              ;                ; --           ;                 ; --       ; --           ;
; N5       ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; N6       ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; N7       ;            ;                    ; DNU                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; N8       ; 694        ; 7A                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; N9       ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; N10      ;            ; --                 ; VCCD_FPLL                       ; power  ;              ; 1.5V           ; --           ;                 ; --       ; --           ;
; N11      ; 721        ; 7B                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; N12      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; N13      ; 732        ; 7B                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; N14      ; 736        ; 7B                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; N15      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; N16      ; 785        ; 7C                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; N17      ; 803        ; 7D                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; N18      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; N19      ; 847        ; 7D                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; N20      ; 846        ; 7D                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; N21      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; N22      ; 859        ; 7E                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; N23      ; 906        ; 8E                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; N24      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; N25      ; 947        ; 8D                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; N26      ; 968        ; 8D                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; N27      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; N28      ; 961        ; 8D                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; N29      ; 1005       ; 8C                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; N30      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; N31      ; 1037       ; 8B                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; N32      ; 1039       ; 8B                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; N33      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; N34      ;            ; --                 ; VCC_AUX                         ; power  ;              ; 2.5V           ; --           ;                 ; --       ; --           ;
; N35      ;            ; --                 ; VCCA_FPLL                       ; power  ;              ; 2.5V           ; --           ;                 ; --       ; --           ;
; N36      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; N37      ; 1090       ; 8A                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; N38      ; 1089       ; 8A                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; N39      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; N40      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; N41      ; 39         ; B2L                ; GXB_NC                          ;        ;              ;                ; --           ;                 ; --       ; --           ;
; N42      ; 38         ; B2L                ; GXB_NC                          ;        ;              ;                ; --           ;                 ; --       ; --           ;
; N43      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; N44      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; P1       ; 629        ; B2R                ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; P2       ; 628        ; B2R                ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; P3       ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; P4       ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; P5       ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; P6       ;            ;                    ; TEMPDIODEp                      ;        ;              ;                ; --           ;                 ; --       ; --           ;
; P7       ;            ;                    ; TEMPDIODEn                      ;        ;              ;                ; --           ;                 ; --       ; --           ;
; P8       ; 693        ; 7A                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; P9       ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; P10      ;            ; --                 ; VCCA_FPLL                       ; power  ;              ; 2.5V           ; --           ;                 ; --       ; --           ;
; P11      ;            ; --                 ; VCC_AUX                         ; power  ;              ; 2.5V           ; --           ;                 ; --       ; --           ;
; P12      ; 713        ; 7B                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; P13      ; 731        ; 7B                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; P14      ; 735        ; 7B                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; P15      ; 776        ; 7C                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; P16      ; 780        ; 7C                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; P17      ; 804        ; 7D                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; P18      ; 808        ; 7D                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; P19      ; 807        ; 7D                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; P20      ; 845        ; 7D                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; P21      ; 858        ; 7E                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; P22      ;            ; --                 ; VCC_AUX                         ; power  ;              ; 2.5V           ; --           ;                 ; --       ; --           ;
; P23      ; 905        ; 8E                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; P24      ; 904        ; 8E                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; P25      ; 952        ; 8D                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; P26      ; 967        ; 8D                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; P27      ; 966        ; 8D                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; P28      ; 969        ; 8D                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; P29      ; 970        ; 8D                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; P30      ; 1010       ; 8C                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; P31      ; 1009       ; 8C                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; P32      ; 1042       ; 8B                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; P33      ; 1041       ; 8B                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; P34      ; 1062       ; 8B                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; P35      ; 1088       ; 8A                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; P36      ; 1087       ; 8A                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; P37      ; 1084       ; 8A                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; P38      ; 1086       ; 8A                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; P39      ; 1085       ; 8A                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; P40      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; P41      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; P42      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; P43      ; 37         ; B2L                ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; P44      ; 36         ; B2L                ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; R1       ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; R2       ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; R3       ; 623        ; B2R                ; GXB_NC                          ;        ;              ;                ; --           ;                 ; --       ; --           ;
; R4       ; 622        ; B2R                ; GXB_NC                          ;        ;              ;                ; --           ;                 ; --       ; --           ;
; R5       ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; R6       ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; R7       ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; R8       ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; R9       ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; R10      ; 710        ; 7B                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; R11      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; R12      ; 714        ; 7B                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; R13      ; 734        ; 7B                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; R14      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; R15      ; 775        ; 7C                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; R16      ; 779        ; 7C                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; R17      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; R18      ; 806        ; 7D                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; R19      ; 805        ; 7D                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; R20      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; R21      ; 857        ; 7E                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; R22      ; 862        ; 7E                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; R23      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; R24      ; 903        ; 8E                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; R25      ; 951        ; 8D                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; R26      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; R27      ; 965        ; 8D                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; R28      ; 980        ; 8C                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; R29      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; R30      ; 1012       ; 8C                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; R31      ; 1018       ; 8C                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; R32      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; R33      ; 1061       ; 8B                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; R34      ; 1058       ; 8B                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; R35      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; R36      ; 1083       ; 8A                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; R37      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; R38      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; R39      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; R40      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; R41      ; 43         ; B2L                ; GXB_NC                          ;        ;              ;                ; --           ;                 ; --       ; --           ;
; R42      ; 42         ; B2L                ; GXB_NC                          ;        ;              ;                ; --           ;                 ; --       ; --           ;
; R43      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; R44      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; T1       ; 625        ; B2R                ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; T2       ; 624        ; B2R                ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; T3       ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; T4       ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; T5       ;            ;                    ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; T6       ; 664        ; B3R                ; GXB_GND*                        ;        ;              ;                ; Row I/O      ;                 ; --       ; --           ;
; T7       ; 665        ; B3R                ; GXB_GND*                        ;        ;              ;                ; Row I/O      ;                 ; --       ; --           ;
; T8       ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; T9       ; 712        ; 7B                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; T10      ; 709        ; 7B                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; T11      ; 716        ; 7B                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; T12      ; 715        ; 7B                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; T13      ; 733        ; 7B                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; T14      ; 738        ; 7B                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; T15      ; 774        ; 7C                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; T16      ; 782        ; 7C                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; T17      ; 781        ; 7C                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; T18      ; 840        ; 7D                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; T19      ; 844        ; 7D                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; T20      ; 843        ; 7D                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; T21      ; 854        ; 7E                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; T22      ; 861        ; 7E                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; T23      ; 902        ; 8E                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; T24      ; 900        ; 8E                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; T25      ; 950        ; 8D                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; T26      ; 949        ; 8D                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; T27      ; 957        ; 8D                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; T28      ; 979        ; 8C                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; T29      ; 1008       ; 8C                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; T30      ; 1011       ; 8C                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; T31      ; 1017       ; 8C                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; T32      ; 1036       ; 8B                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; T33      ; 1035       ; 8B                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; T34      ; 1057       ; 8B                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; T35      ; 1060       ; 8B                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; T36      ; 1080       ; 8A                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; T37      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; T38      ; 0          ; B3L                ; GXB_GND*                        ;        ;              ;                ; Row I/O      ;                 ; --       ; --           ;
; T39      ; 1          ; B3L                ; GXB_GND*                        ;        ;              ;                ; Row I/O      ;                 ; --       ; --           ;
; T40      ;            ; --                 ; VCCA_GXBL3                      ; power  ;              ; 3.0V           ; --           ;                 ; --       ; --           ;
; T41      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; T42      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; T43      ; 41         ; B2L                ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; T44      ; 40         ; B2L                ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; U1       ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; U2       ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; U3       ; 619        ; B2R                ; GXB_NC                          ;        ;              ;                ; --           ;                 ; --       ; --           ;
; U4       ; 618        ; B2R                ; GXB_NC                          ;        ;              ;                ; --           ;                 ; --       ; --           ;
; U5       ;            ;                    ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; U6       ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; U7       ;            ;                    ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; U8       ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; U9       ; 711        ; 7B                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; U10      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; U11      ; 742        ; 7B                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; U12      ; 741        ; 7B                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; U13      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; U14      ; 737        ; 7B                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; U15      ; 773        ; 7C                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; U16      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; U17      ; 784        ; 7C                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; U18      ; 839        ; 7D                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; U19      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; U20      ; 852        ; 7E                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; U21      ; 853        ; 7E                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; U22      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; U23      ; 901        ; 8E                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; U24      ; 899        ; 8E                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; U25      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; U26      ; 956        ; 8D                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; U27      ; 958        ; 8D                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; U28      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; U29      ; 982        ; 8C                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; U30      ; 1007       ; 8C                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; U31      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; U32      ; 1032       ; 8B                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; U33      ; 1031       ; 8B                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; U34      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; U35      ; 1059       ; 8B                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; U36      ; 1079       ; 8A                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; U37      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; U38      ;            ; --                 ; VCCT_GXBL3                      ; power  ;              ; 1.0V           ; --           ;                 ; --       ; --           ;
; U39      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; U40      ;            ; --                 ; VCCH_GXBL3                      ; power  ;              ; 1.5V           ; --           ;                 ; --       ; --           ;
; U41      ; 47         ; B2L                ; GXB_NC                          ;        ;              ;                ; --           ;                 ; --       ; --           ;
; U42      ; 46         ; B2L                ; GXB_NC                          ;        ;              ;                ; --           ;                 ; --       ; --           ;
; U43      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; U44      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; V1       ; 621        ; B2R                ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; V2       ; 620        ; B2R                ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; V3       ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; V4       ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; V5       ; 638        ; B3R                ; GXB_GND*                        ;        ;              ;                ; Row I/O      ;                 ; --       ; --           ;
; V6       ; 639        ; B3R                ; GXB_GND*                        ;        ;              ;                ; Row I/O      ;                 ; --       ; --           ;
; V7       ;            ;                    ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; V8       ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; V9       ; 708        ; 7B                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; V10      ; 707        ; 7B                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; V11      ; 740        ; 7B                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; V12      ; 739        ; 7B                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; V13      ; 770        ; 7C                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; V14      ;            ; --                 ; VCCPT                           ; power  ;              ; 1.5V           ; --           ;                 ; --       ; --           ;
; V15      ; 778        ; 7C                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; V16      ; 777        ; 7C                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; V17      ; 783        ; 7C                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; V18      ; 842        ; 7D                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; V19      ; 851        ; 7E                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; V20      ; 856        ; 7E                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; V21      ; 855        ; 7E                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; V22      ;            ; --                 ; VCCPT                           ; power  ;              ; 1.5V           ; --           ;                 ; --       ; --           ;
; V23      ;            ; --                 ; VCCA_FPLL                       ; power  ;              ; 2.5V           ; --           ;                 ; --       ; --           ;
; V24      ;            ; --                 ; VCCD_FPLL                       ; power  ;              ; 1.5V           ; --           ;                 ; --       ; --           ;
; V25      ; 955        ; 8D                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; V26      ; 954        ; 8D                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; V27      ; 953        ; 8D                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; V28      ; 974        ; 8C                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; V29      ; 981        ; 8C                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; V30      ; 978        ; 8C                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; V31      ; 1016       ; 8C                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; V32      ;            ; --                 ; VCCPT                           ; power  ;              ; 1.5V           ; --           ;                 ; --       ; --           ;
; V33      ; 1034       ; 8B                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; V34      ; 1033       ; 8B                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; V35      ; 1056       ; 8B                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; V36      ; 1082       ; 8A                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; V37      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; V38      ;            ; --                 ; VCCT_GXBL3                      ; power  ;              ; 1.0V           ; --           ;                 ; --       ; --           ;
; V39      ; 26         ; B3L                ; GXB_GND*                        ;        ;              ;                ; Row I/O      ;                 ; --       ; --           ;
; V40      ; 27         ; B3L                ; GXB_GND*                        ;        ;              ;                ; Row I/O      ;                 ; --       ; --           ;
; V41      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; V42      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; V43      ; 45         ; B2L                ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; V44      ; 44         ; B2L                ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; W1       ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; W2       ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; W3       ; 615        ; B2R                ; GXB_NC                          ;        ;              ;                ; --           ;                 ; --       ; --           ;
; W4       ; 614        ; B2R                ; GXB_NC                          ;        ;              ;                ; --           ;                 ; --       ; --           ;
; W5       ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; W6       ;            ;                    ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; W7       ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; W8       ;            ; --                 ; VCCD_FPLL                       ; power  ;              ; 1.5V           ; --           ;                 ; --       ; --           ;
; W9       ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; W10      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; W11      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; W12      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; W13      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; W14      ; 769        ; 7C                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; W15      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; W16      ; 772        ; 7C                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; W17      ; 768        ; 7C                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; W18      ; 841        ; 7D                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; W19      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; W20      ;            ; --                 ; VCC                             ; power  ;              ; 0.9V           ; --           ;                 ; --       ; --           ;
; W21      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; W22      ;            ; --                 ; VCC                             ; power  ;              ; 0.9V           ; --           ;                 ; --       ; --           ;
; W23      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; W24      ;            ; --                 ; VCC                             ; power  ;              ; 0.9V           ; --           ;                 ; --       ; --           ;
; W25      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; W26      ;            ; --                 ; VCC                             ; power  ;              ; 0.9V           ; --           ;                 ; --       ; --           ;
; W27      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; W28      ; 973        ; 8C                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; W29      ; 977        ; 8C                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; W30      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; W31      ; 1014       ; 8C                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; W32      ; 1015       ; 8C                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; W33      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; W34      ; 1055       ; 8B                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; W35      ; 1081       ; 8A                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; W36      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; W37      ;            ; --                 ; VCCD_FPLL                       ; power  ;              ; 1.5V           ; --           ;                 ; --       ; --           ;
; W38      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; W39      ;            ; --                 ; VCCR_GXBL3                      ; power  ;              ; 1.0V           ; --           ;                 ; --       ; --           ;
; W40      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; W41      ; 51         ; B2L                ; GXB_NC                          ;        ;              ;                ; --           ;                 ; --       ; --           ;
; W42      ; 50         ; B2L                ; GXB_NC                          ;        ;              ;                ; --           ;                 ; --       ; --           ;
; W43      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; W44      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; Y1       ; 617        ; B2R                ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; Y2       ; 616        ; B2R                ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; Y3       ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; Y4       ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; Y5       ;            ;                    ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; Y6       ; 636        ; B2R                ; GXB_GND*                        ;        ;              ;                ; Row I/O      ;                 ; --       ; --           ;
; Y7       ; 637        ; B2R                ; GXB_GND*                        ;        ;              ;                ; Row I/O      ;                 ; --       ; --           ;
; Y8       ;            ; --                 ; VCCA_FPLL                       ; power  ;              ; 2.5V           ; --           ;                 ; --       ; --           ;
; Y9       ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; Y10      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; Y11      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; Y12      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; Y13      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; Y14      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; Y15      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; Y16      ; 771        ; 7C                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; Y17      ; 767        ; 7C                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; Y18      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; Y19      ;            ; --                 ; VCC                             ; power  ;              ; 0.9V           ; --           ;                 ; --       ; --           ;
; Y20      ;            ; --                 ; VCC                             ; power  ;              ; 0.9V           ; --           ;                 ; --       ; --           ;
; Y21      ;            ; --                 ; VCC                             ; power  ;              ; 0.9V           ; --           ;                 ; --       ; --           ;
; Y22      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; Y23      ;            ; --                 ; VCC                             ; power  ;              ; 0.9V           ; --           ;                 ; --       ; --           ;
; Y24      ;            ; --                 ; VCC                             ; power  ;              ; 0.9V           ; --           ;                 ; --       ; --           ;
; Y25      ;            ; --                 ; VCC                             ; power  ;              ; 0.9V           ; --           ;                 ; --       ; --           ;
; Y26      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; Y27      ; 972        ; 8C                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; Y28      ; 971        ; 8C                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; Y29      ; 976        ; 8C                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; Y30      ; 975        ; 8C                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; Y31      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; Y32      ; 1013       ; 8C                 ; RESERVED_INPUT                  ;        ;              ;                ; Column I/O   ;                 ; no       ; Off          ;
; Y33      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; Y34      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; Y35      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; Y36      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; Y37      ;            ; --                 ; VCCA_FPLL                       ; power  ;              ; 2.5V           ; --           ;                 ; --       ; --           ;
; Y38      ; 28         ; B2L                ; GXB_GND*                        ;        ;              ;                ; Row I/O      ;                 ; --       ; --           ;
; Y39      ; 29         ; B2L                ; GXB_GND*                        ;        ;              ;                ; Row I/O      ;                 ; --       ; --           ;
; Y40      ;            ; --                 ; VCCA_GXBL2                      ; power  ;              ; 3.0V           ; --           ;                 ; --       ; --           ;
; Y41      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; Y42      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; Y43      ; 49         ; B2L                ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; Y44      ; 48         ; B2L                ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
+----------+------------+--------------------+---------------------------------+--------+--------------+----------------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Receiver Channel                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+-----------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Name                                                                                                      ;                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+-----------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; rx_serial_data_0_sig~input                                                                                ;                                                                                                                                                                                                                                                                                                                                                                                                                 ;
;     -- Receiver Channel Location                                                                          ; IOIBUF_X0_Y48_N40                                                                                                                                                                                                                                                                                                                                                                                               ;
;     -- Receiver Deserializer                                                                              ;                                                                                                                                                                                                                                                                                                                                                                                                                 ;
;         -- Name                                                                                           ; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gbaser_phy:Eth_10gbaser_phy_inst|altera_xcvr_10gbaser:eth_10gbaser_phy_inst|sv_xcvr_10gbaser_nr:xv_xcvr_10gbaser_nr_inst|sv_xcvr_10gbaser_native:ch[0].sv_xcvr_10gbaser_native_inst|sv_xcvr_native:native_inst|sv_pma:inst_sv_pma|sv_rx_pma:rx_pma.sv_rx_pma_inst|rx_pmas[0].rx_pma.rx_pma_deser                                                ;
;         -- Receiver Deserializer Location                                                                 ; HSSIPMARXDESER_X0_Y48_N35                                                                                                                                                                                                                                                                                                                                                                                       ;
;         -- Mode                                                                                           ; 40                                                                                                                                                                                                                                                                                                                                                                                                              ;
;         -- Data Rate                                                                                      ; 10312.5 Mbps                                                                                                                                                                                                                                                                                                                                                                                                    ;
;         -- Auto Negotiation                                                                               ; Off                                                                                                                                                                                                                                                                                                                                                                                                             ;
;         -- Enable Bit Slip                                                                                ; True                                                                                                                                                                                                                                                                                                                                                                                                            ;
;         -- Signal Detect Clock Enable                                                                     ; On                                                                                                                                                                                                                                                                                                                                                                                                              ;
;     -- Receiver Buffer                                                                                    ;                                                                                                                                                                                                                                                                                                                                                                                                                 ;
;         -- Name                                                                                           ; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gbaser_phy:Eth_10gbaser_phy_inst|altera_xcvr_10gbaser:eth_10gbaser_phy_inst|sv_xcvr_10gbaser_nr:xv_xcvr_10gbaser_nr_inst|sv_xcvr_10gbaser_native:ch[0].sv_xcvr_10gbaser_native_inst|sv_xcvr_native:native_inst|sv_pma:inst_sv_pma|sv_rx_pma:rx_pma.sv_rx_pma_inst|rx_pmas[0].rx_pma.rx_pma_buf                                                  ;
;         -- Receiver Buffer Location                                                                       ; HSSIPMARXBUF_X0_Y48_N36                                                                                                                                                                                                                                                                                                                                                                                         ;
;         -- DC Gain                                                                                        ; 1                                                                                                                                                                                                                                                                                                                                                                                                               ;
;         -- AC Gain                                                                                        ; 1                                                                                                                                                                                                                                                                                                                                                                                                               ;
;         -- Termination                                                                                    ; 100 Ohms                                                                                                                                                                                                                                                                                                                                                                                                        ;
;         -- Equalization Bandwidth Selection                                                               ; bw_full_12p5                                                                                                                                                                                                                                                                                                                                                                                                    ;
;         -- Serial Loopback                                                                                ; lpbkp_dis                                                                                                                                                                                                                                                                                                                                                                                                       ;
;         -- VCCELA Supply Voltage                                                                          ; vccela_1p0v                                                                                                                                                                                                                                                                                                                                                                                                     ;
;     -- Receiver Interface                                                                                 ;                                                                                                                                                                                                                                                                                                                                                                                                                 ;
;         -- Receiver Data Source                                                                           ; PCS                                                                                                                                                                                                                                                                                                                                                                                                             ;
;     -- HSSI Common PCS PMA Interface PPM Detector                                                         ;                                                                                                                                                                                                                                                                                                                                                                                                                 ;
;         -- Name                                                                                           ; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gbaser_phy:Eth_10gbaser_phy_inst|altera_xcvr_10gbaser:eth_10gbaser_phy_inst|sv_xcvr_10gbaser_nr:xv_xcvr_10gbaser_nr_inst|sv_xcvr_10gbaser_native:ch[0].sv_xcvr_10gbaser_native_inst|sv_xcvr_native:native_inst|sv_pcs:inst_sv_pcs|sv_pcs_ch:ch[0].inst_sv_pcs_ch|sv_hssi_common_pcs_pma_interface_rbc:inst_sv_hssi_common_pcs_pma_interface|wys ;
;         -- HSSI Common PCS PMA Interface Location                                                         ; HSSICOMMONPCSPMAINTERFACE_X0_Y47_N77                                                                                                                                                                                                                                                                                                                                                                            ;
;         -- PPM Threshold (+/-) for freqlock (hd_smrt_com_pcs_pma_if_ppmsel)                               ; ppmsel_1000                                                                                                                                                                                                                                                                                                                                                                                                     ;
;         -- Enable early detection of PPM violation after lock (hd_smrt_com_pcs_pma_if_ppm_deassert_early) ; deassert_early_dis                                                                                                                                                                                                                                                                                                                                                                                              ;
;         -- Automatic Speed Negotiation (hd_smrt_com_pcs_pma_if_auto_speed_ena)                            ; dis_auto_speed_ena                                                                                                                                                                                                                                                                                                                                                                                              ;
;         -- PPM Counter Limit (hd_smrt_com_pcs_pma_if_ppm_gen1_2_cnt)                                      ; cnt_32k                                                                                                                                                                                                                                                                                                                                                                                                         ;
;         -- PPM Detector Start cycle after eidle exit (hd_smrt_com_pcs_pma_if_ppm_post_eidle_delay)        ; cnt_200_cycles                                                                                                                                                                                                                                                                                                                                                                                                  ;
;     -- Receiver 10G PCS                                                                                   ;                                                                                                                                                                                                                                                                                                                                                                                                                 ;
;         -- Name                                                                                           ; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gbaser_phy:Eth_10gbaser_phy_inst|altera_xcvr_10gbaser:eth_10gbaser_phy_inst|sv_xcvr_10gbaser_nr:xv_xcvr_10gbaser_nr_inst|sv_xcvr_10gbaser_native:ch[0].sv_xcvr_10gbaser_native_inst|sv_xcvr_native:native_inst|sv_pcs:inst_sv_pcs|sv_pcs_ch:ch[0].inst_sv_pcs_ch|sv_hssi_10g_rx_pcs_rbc:inst_sv_hssi_10g_rx_pcs|wys                             ;
;         -- Receiver 10G PCS Location                                                                      ; HSSI10GRXPCS_X0_Y48_N76                                                                                                                                                                                                                                                                                                                                                                                         ;
;         -- Protocol                                                                                       ; teng_baser_mode                                                                                                                                                                                                                                                                                                                                                                                                 ;
;         -- Gearbox Input Data Width                                                                       ; width_40                                                                                                                                                                                                                                                                                                                                                                                                        ;
;         -- Gearbox Output Data Width                                                                      ; width_66                                                                                                                                                                                                                                                                                                                                                                                                        ;
;         -- Loopback Mode                                                                                  ; lpbk_dis                                                                                                                                                                                                                                                                                                                                                                                                        ;
;         -- Descrm Bypass Mode                                                                             ; descrm_bypass_dis                                                                                                                                                                                                                                                                                                                                                                                               ;
;         -- Descrm Mode                                                                                    ; async                                                                                                                                                                                                                                                                                                                                                                                                           ;
;         -- Frmsync Bypass Mode                                                                            ; frmsync_bypass_en                                                                                                                                                                                                                                                                                                                                                                                               ;
;         -- Frmsync Mfrm Length                                                                            ; mfrm_user_length                                                                                                                                                                                                                                                                                                                                                                                                ;
;         -- Dec 64b66b Rxsm Bypass Mode                                                                    ; dec_64b66b_rxsm_bypass_dis                                                                                                                                                                                                                                                                                                                                                                                      ;
;         -- Receiver SM Bypass Mode                                                                        ; rx_sm_bypass_dis                                                                                                                                                                                                                                                                                                                                                                                                ;
;         -- CRCCHK Bypass Mode                                                                             ; crcchk_bypass_en                                                                                                                                                                                                                                                                                                                                                                                                ;
;         -- Receiver FIFO Mode                                                                             ; clk_comp_10g                                                                                                                                                                                                                                                                                                                                                                                                    ;
;         -- Master Clock                                                                                   ; master_rx_pma_clk                                                                                                                                                                                                                                                                                                                                                                                               ;
;         -- Read Clock                                                                                     ; rd_rx_pld_clk                                                                                                                                                                                                                                                                                                                                                                                                   ;
;     -- Receiver PLL                                                                                       ;                                                                                                                                                                                                                                                                                                                                                                                                                 ;
;         -- Name                                                                                           ; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gbaser_phy:Eth_10gbaser_phy_inst|altera_xcvr_10gbaser:eth_10gbaser_phy_inst|sv_xcvr_10gbaser_nr:xv_xcvr_10gbaser_nr_inst|sv_xcvr_10gbaser_native:ch[0].sv_xcvr_10gbaser_native_inst|sv_xcvr_native:native_inst|sv_pma:inst_sv_pma|sv_rx_pma:rx_pma.sv_rx_pma_inst|rx_pmas[0].rx_pma.rx_cdr                                                      ;
;         -- PLL Location                                                                                   ; CHANNELPLL_X0_Y47_N34                                                                                                                                                                                                                                                                                                                                                                                           ;
;         -- PLL Type                                                                                       ; CDR PLL                                                                                                                                                                                                                                                                                                                                                                                                         ;
;         -- PLL Bandwidth Type                                                                             ; Auto (Medium)                                                                                                                                                                                                                                                                                                                                                                                                   ;
;         -- PLL Bandwidth Range                                                                            ; 2 to 4 MHz                                                                                                                                                                                                                                                                                                                                                                                                      ;
;         -- Reference Clock Frequency                                                                      ; 644.53125 MHz                                                                                                                                                                                                                                                                                                                                                                                                   ;
;         -- Output Clock Frequency                                                                         ; 5156.25 MHz                                                                                                                                                                                                                                                                                                                                                                                                     ;
;         -- L Counter PD Clock Disable                                                                     ; Off                                                                                                                                                                                                                                                                                                                                                                                                             ;
;         -- M Counter                                                                                      ; 16                                                                                                                                                                                                                                                                                                                                                                                                              ;
;         -- PCIE Frequency Control                                                                         ; pcie_100mhz                                                                                                                                                                                                                                                                                                                                                                                                     ;
;         -- PD L Counter                                                                                   ; 1                                                                                                                                                                                                                                                                                                                                                                                                               ;
;         -- PFD L Counter                                                                                  ; 1                                                                                                                                                                                                                                                                                                                                                                                                               ;
;         -- Powerdown                                                                                      ; Off                                                                                                                                                                                                                                                                                                                                                                                                             ;
;         -- Reference Clock Divider                                                                        ; 2                                                                                                                                                                                                                                                                                                                                                                                                               ;
;         -- Reverse Serial Loopback                                                                        ; Off                                                                                                                                                                                                                                                                                                                                                                                                             ;
;         -- Reference Clock Selection                                                                      ; ref_iqclk1                                                                                                                                                                                                                                                                                                                                                                                                      ;
;                                                                                                           ;                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+-----------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Transmitter Channel                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Name                                                                                                                                                                                                                                                                                                                                                                                                         ;                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; tx_serial_data_0_sig~output                                                                                                                                                                                                                                                                                                                                                                                  ;                                                                                                                                                                                                                                                                                                                                                                                                                  ;
;     -- Transmitter Channel Location                                                                                                                                                                                                                                                                                                                                                                          ; IOOBUF_X0_Y45_N40                                                                                                                                                                                                                                                                                                                                                                                                ;
;     -- Transmitter Serializer                                                                                                                                                                                                                                                                                                                                                                                ;                                                                                                                                                                                                                                                                                                                                                                                                                  ;
;         -- Name                                                                                                                                                                                                                                                                                                                                                                                              ; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gbaser_phy:Eth_10gbaser_phy_inst|altera_xcvr_10gbaser:eth_10gbaser_phy_inst|sv_xcvr_10gbaser_nr:xv_xcvr_10gbaser_nr_inst|sv_xcvr_10gbaser_native:ch[0].sv_xcvr_10gbaser_native_inst|sv_xcvr_native:native_inst|sv_pma:inst_sv_pma|sv_tx_pma:tx_pma.sv_tx_pma_inst|sv_tx_pma_ch:tx_pma_insts[0].sv_tx_pma_ch_inst|tx_pma_ch.tx_pma_ser            ;
;         -- Transmitter Serializer Location                                                                                                                                                                                                                                                                                                                                                                   ; HSSIPMATXSER_X0_Y45_N35                                                                                                                                                                                                                                                                                                                                                                                          ;
;         -- Serializer Loopback                                                                                                                                                                                                                                                                                                                                                                               ; Off                                                                                                                                                                                                                                                                                                                                                                                                              ;
;         -- Pre Tap Enable                                                                                                                                                                                                                                                                                                                                                                                    ; On                                                                                                                                                                                                                                                                                                                                                                                                               ;
;         -- Post Tap 1 Enable                                                                                                                                                                                                                                                                                                                                                                                 ; On                                                                                                                                                                                                                                                                                                                                                                                                               ;
;         -- Post Tap 2 Enable                                                                                                                                                                                                                                                                                                                                                                                 ; On                                                                                                                                                                                                                                                                                                                                                                                                               ;
;         -- Auto Negotiation                                                                                                                                                                                                                                                                                                                                                                                  ; Off                                                                                                                                                                                                                                                                                                                                                                                                              ;
;         -- Mode                                                                                                                                                                                                                                                                                                                                                                                              ; 40                                                                                                                                                                                                                                                                                                                                                                                                               ;
;     -- Clock Divider                                                                                                                                                                                                                                                                                                                                                                                         ;                                                                                                                                                                                                                                                                                                                                                                                                                  ;
;         -- Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gbaser_phy:Eth_10gbaser_phy_inst|altera_xcvr_10gbaser:eth_10gbaser_phy_inst|sv_xcvr_10gbaser_nr:xv_xcvr_10gbaser_nr_inst|sv_xcvr_10gbaser_native:ch[0].sv_xcvr_10gbaser_native_inst|sv_xcvr_native:native_inst|sv_pma:inst_sv_pma|sv_tx_pma:tx_pma.sv_tx_pma_inst|sv_tx_pma_ch:tx_pma_insts[0].sv_tx_pma_ch_inst|tx_pma_ch.tx_cgb ;                                                                                                                                                                                                                                                                                                                                                                                                                  ;
;             -- Location                                                                                                                                                                                                                                                                                                                                                                                      ; HSSIPMATXCGB_X0_Y45_N34                                                                                                                                                                                                                                                                                                                                                                                          ;
;             -- Clock Divider Type                                                                                                                                                                                                                                                                                                                                                                            ; Local                                                                                                                                                                                                                                                                                                                                                                                                            ;
;             -- Auto Negotiation                                                                                                                                                                                                                                                                                                                                                                              ; Off                                                                                                                                                                                                                                                                                                                                                                                                              ;
;             -- Mode                                                                                                                                                                                                                                                                                                                                                                                          ; 40                                                                                                                                                                                                                                                                                                                                                                                                               ;
;             -- x1 Clock Source                                                                                                                                                                                                                                                                                                                                                                               ; ch1_txpll_b                                                                                                                                                                                                                                                                                                                                                                                                      ;
;             -- x1 Div M Selection                                                                                                                                                                                                                                                                                                                                                                            ; 1                                                                                                                                                                                                                                                                                                                                                                                                                ;
;             -- xN Clock Source                                                                                                                                                                                                                                                                                                                                                                               ; cgb_x1_m_div                                                                                                                                                                                                                                                                                                                                                                                                     ;
;             -- Data Rate                                                                                                                                                                                                                                                                                                                                                                                     ; 10312.5 Mbps                                                                                                                                                                                                                                                                                                                                                                                                     ;
;     -- Transmitter Buffer                                                                                                                                                                                                                                                                                                                                                                                    ;                                                                                                                                                                                                                                                                                                                                                                                                                  ;
;         -- Name                                                                                                                                                                                                                                                                                                                                                                                              ; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gbaser_phy:Eth_10gbaser_phy_inst|altera_xcvr_10gbaser:eth_10gbaser_phy_inst|sv_xcvr_10gbaser_nr:xv_xcvr_10gbaser_nr_inst|sv_xcvr_10gbaser_native:ch[0].sv_xcvr_10gbaser_native_inst|sv_xcvr_native:native_inst|sv_pma:inst_sv_pma|sv_tx_pma:tx_pma.sv_tx_pma_inst|sv_tx_pma_ch:tx_pma_insts[0].sv_tx_pma_ch_inst|tx_pma_ch.tx_pma_buf.tx_pma_buf ;
;         -- Transmitter Buffer Location                                                                                                                                                                                                                                                                                                                                                                       ; HSSIPMATXBUF_X0_Y45_N36                                                                                                                                                                                                                                                                                                                                                                                          ;
;         -- Pre-emphasis Switching Control Pre Tap                                                                                                                                                                                                                                                                                                                                                            ; 0                                                                                                                                                                                                                                                                                                                                                                                                                ;
;         -- VOD Switching Control Main Tap                                                                                                                                                                                                                                                                                                                                                                    ; 50                                                                                                                                                                                                                                                                                                                                                                                                               ;
;         -- Pre-emphasis Switching Control First Posttap                                                                                                                                                                                                                                                                                                                                                      ; 0                                                                                                                                                                                                                                                                                                                                                                                                                ;
;         -- Pre-emphasis Switching Control Second Posttap                                                                                                                                                                                                                                                                                                                                                     ; 0                                                                                                                                                                                                                                                                                                                                                                                                                ;
;         -- Termination                                                                                                                                                                                                                                                                                                                                                                                       ; 100 Ohms                                                                                                                                                                                                                                                                                                                                                                                                         ;
;         -- Slew Rate Control                                                                                                                                                                                                                                                                                                                                                                                 ; 5                                                                                                                                                                                                                                                                                                                                                                                                                ;
;         -- Sig Inv Pre Tap                                                                                                                                                                                                                                                                                                                                                                                   ; Off                                                                                                                                                                                                                                                                                                                                                                                                              ;
;         -- Sig Inv Second Tap                                                                                                                                                                                                                                                                                                                                                                                ; Off                                                                                                                                                                                                                                                                                                                                                                                                              ;
;         -- RX Det                                                                                                                                                                                                                                                                                                                                                                                            ; 0                                                                                                                                                                                                                                                                                                                                                                                                                ;
;         -- RX Det Output                                                                                                                                                                                                                                                                                                                                                                                     ; rx_det_pcie_out                                                                                                                                                                                                                                                                                                                                                                                                  ;
;     -- Transmitter PMA Interface                                                                                                                                                                                                                                                                                                                                                                             ;                                                                                                                                                                                                                                                                                                                                                                                                                  ;
;         -- Transmitter Data Source                                                                                                                                                                                                                                                                                                                                                                           ; PCS                                                                                                                                                                                                                                                                                                                                                                                                              ;
;     -- Transmitter 10G PCS                                                                                                                                                                                                                                                                                                                                                                                   ;                                                                                                                                                                                                                                                                                                                                                                                                                  ;
;         -- Name                                                                                                                                                                                                                                                                                                                                                                                              ; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gbaser_phy:Eth_10gbaser_phy_inst|altera_xcvr_10gbaser:eth_10gbaser_phy_inst|sv_xcvr_10gbaser_nr:xv_xcvr_10gbaser_nr_inst|sv_xcvr_10gbaser_native:ch[0].sv_xcvr_10gbaser_native_inst|sv_xcvr_native:native_inst|sv_pcs:inst_sv_pcs|sv_pcs_ch:ch[0].inst_sv_pcs_ch|sv_hssi_10g_tx_pcs_rbc:inst_sv_hssi_10g_tx_pcs|wys                              ;
;         -- Transmitter 10G PCS Location                                                                                                                                                                                                                                                                                                                                                                      ; HSSI10GTXPCS_X0_Y45_N76                                                                                                                                                                                                                                                                                                                                                                                          ;
;         -- Protocol                                                                                                                                                                                                                                                                                                                                                                                          ; teng_baser_mode                                                                                                                                                                                                                                                                                                                                                                                                  ;
;         -- Control Plane Bonding                                                                                                                                                                                                                                                                                                                                                                             ; individual                                                                                                                                                                                                                                                                                                                                                                                                       ;
;         -- Write Clock                                                                                                                                                                                                                                                                                                                                                                                       ; wr_tx_pld_clk                                                                                                                                                                                                                                                                                                                                                                                                    ;
;         -- Gearbox Input Data Width                                                                                                                                                                                                                                                                                                                                                                          ; width_66                                                                                                                                                                                                                                                                                                                                                                                                         ;
;         -- Gearbox Output Data Width                                                                                                                                                                                                                                                                                                                                                                         ; width_40                                                                                                                                                                                                                                                                                                                                                                                                         ;
;         -- Transmitter FIFO Mode                                                                                                                                                                                                                                                                                                                                                                             ; phase_comp                                                                                                                                                                                                                                                                                                                                                                                                       ;
;         -- Frmgen Bypass Mode                                                                                                                                                                                                                                                                                                                                                                                ; frmgen_bypass_en                                                                                                                                                                                                                                                                                                                                                                                                 ;
;         -- Frmgen Mfrm Length                                                                                                                                                                                                                                                                                                                                                                                ; mfrm_user_length                                                                                                                                                                                                                                                                                                                                                                                                 ;
;         -- CRCGEN Bypass Mode                                                                                                                                                                                                                                                                                                                                                                                ; crcgen_bypass_en                                                                                                                                                                                                                                                                                                                                                                                                 ;
;         -- Enc 64b66b Txsm Bypass Mode                                                                                                                                                                                                                                                                                                                                                                       ; enc_64b66b_txsm_bypass_dis                                                                                                                                                                                                                                                                                                                                                                                       ;
;         -- Scrm Bbypass Mode                                                                                                                                                                                                                                                                                                                                                                                 ; scrm_bypass_dis                                                                                                                                                                                                                                                                                                                                                                                                  ;
;         -- Scrm Seed Mode                                                                                                                                                                                                                                                                                                                                                                                    ; scram_seed_user_setting                                                                                                                                                                                                                                                                                                                                                                                          ;
;         -- Scrm Mode                                                                                                                                                                                                                                                                                                                                                                                         ; async                                                                                                                                                                                                                                                                                                                                                                                                            ;
;     -- Transmitter PLL                                                                                                                                                                                                                                                                                                                                                                                       ;                                                                                                                                                                                                                                                                                                                                                                                                                  ;
;         -- Name                                                                                                                                                                                                                                                                                                                                                                                              ; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gbaser_phy:Eth_10gbaser_phy_inst|altera_xcvr_10gbaser:eth_10gbaser_phy_inst|sv_xcvr_10gbaser_nr:xv_xcvr_10gbaser_nr_inst|sv_xcvr_10gbaser_native:ch[0].sv_xcvr_10gbaser_native_inst|sv_xcvr_plls:altera_pll_5G|pll[0].pll.cmu_pll.tx_pll                                                                                                         ;
;         -- PLL Location                                                                                                                                                                                                                                                                                                                                                                                      ; CHANNELPLL_X0_Y51_N34                                                                                                                                                                                                                                                                                                                                                                                            ;
;         -- PLL Type                                                                                                                                                                                                                                                                                                                                                                                          ; CMU PLL                                                                                                                                                                                                                                                                                                                                                                                                          ;
;         -- PLL Bandwidth Type                                                                                                                                                                                                                                                                                                                                                                                ; Auto (Medium)                                                                                                                                                                                                                                                                                                                                                                                                    ;
;         -- PLL Bandwidth Range                                                                                                                                                                                                                                                                                                                                                                               ; 2 to 4 MHz                                                                                                                                                                                                                                                                                                                                                                                                       ;
;                                                                                                                                                                                                                                                                                                                                                                                                              ;                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Transmitter PLL                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------+
; Name                                                                                                                                                                                                                                                                                                                                                                                                         ;                         ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------+
; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gbaser_phy:Eth_10gbaser_phy_inst|altera_xcvr_10gbaser:eth_10gbaser_phy_inst|sv_xcvr_10gbaser_nr:xv_xcvr_10gbaser_nr_inst|sv_xcvr_10gbaser_native:ch[0].sv_xcvr_10gbaser_native_inst|sv_xcvr_plls:altera_pll_5G|pll[0].pll.cmu_pll.tx_pll                                                                                                     ;                         ;
;     -- PLL Type                                                                                                                                                                                                                                                                                                                                                                                              ; CMU PLL                 ;
;     -- PLL Location                                                                                                                                                                                                                                                                                                                                                                                          ; CHANNELPLL_X0_Y51_N34   ;
;     -- PLL Bandwidth                                                                                                                                                                                                                                                                                                                                                                                         ; Auto (Medium)           ;
;     -- Reference Clock Frequency                                                                                                                                                                                                                                                                                                                                                                             ; 644.53125 MHz           ;
;     -- Reference Clock Sourced by                                                                                                                                                                                                                                                                                                                                                                            ; Dedicated Pin           ;
;     -- Output Clock Frequency                                                                                                                                                                                                                                                                                                                                                                                ; 5156.25 MHz             ;
;     -- L counter PD Clock Disable                                                                                                                                                                                                                                                                                                                                                                            ; On                      ;
;     -- M Counter                                                                                                                                                                                                                                                                                                                                                                                             ; 8                       ;
;     -- PCIE Frequency Control                                                                                                                                                                                                                                                                                                                                                                                ; pcie_100mhz             ;
;     -- PD L Counter                                                                                                                                                                                                                                                                                                                                                                                          ; 1                       ;
;     -- PFD L Counter                                                                                                                                                                                                                                                                                                                                                                                         ; 1                       ;
;     -- PFD Feedback Source                                                                                                                                                                                                                                                                                                                                                                                   ; vcoclk                  ;
;     -- Powerdown                                                                                                                                                                                                                                                                                                                                                                                             ; Off                     ;
;     -- Reference Clock Divider                                                                                                                                                                                                                                                                                                                                                                               ; 1                       ;
;     -- Reverse Serial Loopback                                                                                                                                                                                                                                                                                                                                                                               ; Off                     ;
;     -- Reference Clock Select Source                                                                                                                                                                                                                                                                                                                                                                         ; ref_iqclk1              ;
;     -- Clock Divider                                                                                                                                                                                                                                                                                                                                                                                         ;                         ;
;         -- Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gbaser_phy:Eth_10gbaser_phy_inst|altera_xcvr_10gbaser:eth_10gbaser_phy_inst|sv_xcvr_10gbaser_nr:xv_xcvr_10gbaser_nr_inst|sv_xcvr_10gbaser_native:ch[0].sv_xcvr_10gbaser_native_inst|sv_xcvr_native:native_inst|sv_pma:inst_sv_pma|sv_tx_pma:tx_pma.sv_tx_pma_inst|sv_tx_pma_ch:tx_pma_insts[0].sv_tx_pma_ch_inst|tx_pma_ch.tx_cgb ;                         ;
;             -- Location                                                                                                                                                                                                                                                                                                                                                                                      ; HSSIPMATXCGB_X0_Y45_N34 ;
;             -- Clock Divider Type                                                                                                                                                                                                                                                                                                                                                                            ; Local                   ;
;             -- Auto Negotiation                                                                                                                                                                                                                                                                                                                                                                              ; Off                     ;
;             -- Mode                                                                                                                                                                                                                                                                                                                                                                                          ; 40                      ;
;             -- x1 Clock Source                                                                                                                                                                                                                                                                                                                                                                               ; ch1_txpll_b             ;
;             -- x1 Div M Selection                                                                                                                                                                                                                                                                                                                                                                            ; 1                       ;
;             -- xN Clock Source                                                                                                                                                                                                                                                                                                                                                                               ; cgb_x1_m_div            ;
;             -- Data Rate                                                                                                                                                                                                                                                                                                                                                                                     ; 10312.5 Mbps            ;
;                                                                                                                                                                                                                                                                                                                                                                                                              ;                         ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Optimized GXB Elements                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Preserved Component                                                                                                                                                                                                                                                                                                                                                      ; Removed Component                                                                                                                                                                                                                                                                                                                                                                                                ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Output Counters                                                                                                                                                                                                                                                                                                                                                      ;                                                                                                                                                                                                                                                                                                                                                                                                                  ;
;  pll:pll_inst|pll_0002:pll_inst|altera_pll:altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER                                                                                                                                                                                                                                                                               ;                                                                                                                                                                                                                                                                                                                                                                                                                  ;
;   --                                                                                                                                                                                                                                                                                                                                                                     ; pll:pll_inst|pll_0002:pll_inst|altera_pll:altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER                                                                                                                                                                                                                                                                                                                        ;
; Clock enable blocks                                                                                                                                                                                                                                                                                                                                                      ;                                                                                                                                                                                                                                                                                                                                                                                                                  ;
;  pll:pll_inst|pll_0002:pll_inst|altera_pll:altera_pll_i|outclk_wire[0]~CLKENA0                                                                                                                                                                                                                                                                                           ;                                                                                                                                                                                                                                                                                                                                                                                                                  ;
;   --                                                                                                                                                                                                                                                                                                                                                                     ; pll:pll_inst|pll_0002:pll_inst|altera_pll:altera_pll_i|outclk_wire[1]~CLKENA0                                                                                                                                                                                                                                                                                                                                    ;
; HSSI PMA Aux. blocks                                                                                                                                                                                                                                                                                                                                                     ;                                                                                                                                                                                                                                                                                                                                                                                                                  ;
;  Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gbaser_phy:Eth_10gbaser_phy_inst|altera_xcvr_10gbaser:eth_10gbaser_phy_inst|sv_xcvr_10gbaser_nr:xv_xcvr_10gbaser_nr_inst|sv_xcvr_10gbaser_native:ch[0].sv_xcvr_10gbaser_native_inst|sv_xcvr_native:native_inst|sv_pma:inst_sv_pma|sv_rx_pma:rx_pma.sv_rx_pma_inst|rx_pmas[0].rx_pma.rx_pma_aux          ;                                                                                                                                                                                                                                                                                                                                                                                                                  ;
;   --                                                                                                                                                                                                                                                                                                                                                                     ; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gbaser_phy:Eth_10gbaser_phy_inst|altera_xcvr_10gbaser:eth_10gbaser_phy_inst|sv_xcvr_10gbaser_nr:xv_xcvr_10gbaser_nr_inst|sv_xcvr_10gbaser_native:ch[0].sv_xcvr_10gbaser_native_inst|sv_xcvr_native:native_inst|sv_pma:inst_sv_pma|sv_tx_pma:tx_pma.sv_tx_pma_inst|sv_tx_pma_ch:tx_pma_insts[0].sv_tx_pma_ch_inst|tx_pma_ch.tx_pma_buf.tx_pma_aux ;
; HSSI AVMM INTERFACE3s                                                                                                                                                                                                                                                                                                                                                    ;                                                                                                                                                                                                                                                                                                                                                                                                                  ;
;  Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gbaser_phy:Eth_10gbaser_phy_inst|altera_xcvr_10gbaser:eth_10gbaser_phy_inst|sv_xcvr_10gbaser_nr:xv_xcvr_10gbaser_nr_inst|sv_xcvr_10gbaser_native:ch[0].sv_xcvr_10gbaser_native_inst|sv_xcvr_native:native_inst|sv_xcvr_avmm:inst_sv_xcvr_avmm|avmm_interface_insts[0].stratixv_hssi_avmm_interface_inst ;                                                                                                                                                                                                                                                                                                                                                                                                                  ;
;   --                                                                                                                                                                                                                                                                                                                                                                     ; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gbaser_phy:Eth_10gbaser_phy_inst|altera_xcvr_10gbaser:eth_10gbaser_phy_inst|sv_xcvr_10gbaser_nr:xv_xcvr_10gbaser_nr_inst|sv_xcvr_10gbaser_native:ch[0].sv_xcvr_10gbaser_native_inst|sv_xcvr_plls:altera_pll_5G|pll[0].avmm.stratixv_hssi_avmm_interface_inst                                                                                     ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------+
; I/O Assignment Warnings                                ;
+-----------------+--------------------------------------+
; Pin Name        ; Reason                               ;
+-----------------+--------------------------------------+
; LMK04906_CLK    ; Missing drive strength and slew rate ;
; LMK04906_DATAIN ; Missing drive strength and slew rate ;
; LMK04906_LE     ; Missing drive strength and slew rate ;
; sample_clk      ; Missing drive strength and slew rate ;
+-----------------+--------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage Summary                                                                                                                                                                                                                                                                                                                     ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+
;                                                                                                                                                                                                                                                                                                          ;                            ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+
; pll:pll_inst|pll_0002:pll_inst|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL                                                                                                                                                                                                                    ;                            ;
;     -- PLL Type                                                                                                                                                                                                                                                                                          ; Integer PLL                ;
;     -- PLL Location                                                                                                                                                                                                                                                                                      ; FRACTIONALPLL_X0_Y29_N0    ;
;     -- PLL Feedback clock type                                                                                                                                                                                                                                                                           ; none                       ;
;     -- PLL Bandwidth                                                                                                                                                                                                                                                                                     ; Auto                       ;
;         -- PLL Bandwidth Range                                                                                                                                                                                                                                                                           ; 2100000 to 1400000 Hz      ;
;     -- Reference Clock Frequency                                                                                                                                                                                                                                                                         ; 50.0 MHz                   ;
;     -- Reference Clock Sourced by                                                                                                                                                                                                                                                                        ; Dedicated Pin              ;
;     -- PLL VCO Frequency                                                                                                                                                                                                                                                                                 ; 300.0 MHz                  ;
;     -- PLL Operation Mode                                                                                                                                                                                                                                                                                ; Direct                     ;
;     -- PLL Freq Min Lock                                                                                                                                                                                                                                                                                 ; 50.000000 MHz              ;
;     -- PLL Freq Max Lock                                                                                                                                                                                                                                                                                 ; 133.333333 MHz             ;
;     -- PLL Enable                                                                                                                                                                                                                                                                                        ; On                         ;
;     -- PLL Fractional Division                                                                                                                                                                                                                                                                           ; N/A                        ;
;     -- M Counter                                                                                                                                                                                                                                                                                         ; 12                         ;
;     -- N Counter                                                                                                                                                                                                                                                                                         ; 2                          ;
;     -- PLL Refclk Select                                                                                                                                                                                                                                                                                 ;                            ;
;             -- PLL Refclk Select Location                                                                                                                                                                                                                                                                ; PLLREFCLKSELECT_X0_Y35_N0  ;
;             -- PLL Reference Clock Input 0 source                                                                                                                                                                                                                                                        ; clk_0                      ;
;             -- PLL Reference Clock Input 1 source                                                                                                                                                                                                                                                        ; ref_clk1                   ;
;             -- ADJPLLIN source                                                                                                                                                                                                                                                                           ; N/A                        ;
;             -- CORECLKIN source                                                                                                                                                                                                                                                                          ; N/A                        ;
;             -- IQTXRXCLKIN source                                                                                                                                                                                                                                                                        ; N/A                        ;
;             -- PLLIQCLKIN source                                                                                                                                                                                                                                                                         ; N/A                        ;
;             -- RXIQCLKIN source                                                                                                                                                                                                                                                                          ; N/A                        ;
;             -- CLKIN(0) source                                                                                                                                                                                                                                                                           ; OSC_50_B3B~input           ;
;             -- CLKIN(1) source                                                                                                                                                                                                                                                                           ; N/A                        ;
;             -- CLKIN(2) source                                                                                                                                                                                                                                                                           ; N/A                        ;
;             -- CLKIN(3) source                                                                                                                                                                                                                                                                           ; N/A                        ;
;     -- PLL Output Counter                                                                                                                                                                                                                                                                                ;                            ;
;         -- pll:pll_inst|pll_0002:pll_inst|altera_pll:altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER                                                                                                                                                                                                     ;                            ;
;             -- Output Clock Frequency                                                                                                                                                                                                                                                                    ; 100.0 MHz                  ;
;             -- Output Clock Location                                                                                                                                                                                                                                                                     ; PLLOUTPUTCOUNTER_X0_Y29_N1 ;
;             -- C Counter Odd Divider Even Duty Enable                                                                                                                                                                                                                                                    ; On                         ;
;             -- Duty Cycle                                                                                                                                                                                                                                                                                ; 50.0000                    ;
;             -- Phase Shift                                                                                                                                                                                                                                                                               ; 0.000000 degrees           ;
;             -- C Counter                                                                                                                                                                                                                                                                                 ; 3                          ;
;             -- C Counter PH Mux PRST                                                                                                                                                                                                                                                                     ; 0                          ;
;             -- C Counter PRST                                                                                                                                                                                                                                                                            ; 1                          ;
;                                                                                                                                                                                                                                                                                                          ;                            ;
; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gbaser_phy:Eth_10gbaser_phy_inst|altera_xcvr_10gbaser:eth_10gbaser_phy_inst|sv_xcvr_10gbaser_nr:xv_xcvr_10gbaser_nr_inst|sv_xcvr_10gbaser_native:ch[0].sv_xcvr_10gbaser_native_inst|g_fpll.altera_pll_156M~FRACTIONAL_PLL                ;                            ;
;     -- PLL Type                                                                                                                                                                                                                                                                                          ; Integer PLL                ;
;     -- PLL Location                                                                                                                                                                                                                                                                                      ; FRACTIONALPLL_X0_Y53_N0    ;
;     -- PLL Feedback clock type                                                                                                                                                                                                                                                                           ; Global Clock               ;
;     -- PLL Bandwidth                                                                                                                                                                                                                                                                                     ; Auto                       ;
;         -- PLL Bandwidth Range                                                                                                                                                                                                                                                                           ; 1200000 to 600000 Hz       ;
;     -- Reference Clock Frequency                                                                                                                                                                                                                                                                         ; 644.53125 MHz              ;
;     -- Reference Clock Sourced by                                                                                                                                                                                                                                                                        ; Dedicated Pin              ;
;     -- PLL VCO Frequency                                                                                                                                                                                                                                                                                 ; 312.5 MHz                  ;
;     -- PLL Operation Mode                                                                                                                                                                                                                                                                                ; Normal                     ;
;     -- PLL Freq Min Lock                                                                                                                                                                                                                                                                                 ; 618.750000 MHz             ;
;     -- PLL Freq Max Lock                                                                                                                                                                                                                                                                                 ; 1650.000000 MHz            ;
;     -- PLL Enable                                                                                                                                                                                                                                                                                        ; On                         ;
;     -- PLL Fractional Division                                                                                                                                                                                                                                                                           ; N/A                        ;
;     -- M Counter                                                                                                                                                                                                                                                                                         ; 32                         ;
;     -- N Counter                                                                                                                                                                                                                                                                                         ; 66                         ;
;     -- PLL Refclk Select                                                                                                                                                                                                                                                                                 ;                            ;
;             -- PLL Refclk Select Location                                                                                                                                                                                                                                                                ; PLLREFCLKSELECT_X0_Y59_N0  ;
;             -- PLL Reference Clock Input 0 source                                                                                                                                                                                                                                                        ; ref_clk1                   ;
;             -- PLL Reference Clock Input 1 source                                                                                                                                                                                                                                                        ; ref_clk1                   ;
;             -- ADJPLLIN source                                                                                                                                                                                                                                                                           ; N/A                        ;
;             -- CORECLKIN source                                                                                                                                                                                                                                                                          ; N/A                        ;
;             -- IQTXRXCLKIN source                                                                                                                                                                                                                                                                        ; N/A                        ;
;             -- PLLIQCLKIN source                                                                                                                                                                                                                                                                         ; N/A                        ;
;             -- RXIQCLKIN source                                                                                                                                                                                                                                                                          ; N/A                        ;
;             -- CLKIN(0) source                                                                                                                                                                                                                                                                           ; N/A                        ;
;             -- CLKIN(1) source                                                                                                                                                                                                                                                                           ; N/A                        ;
;             -- CLKIN(2) source                                                                                                                                                                                                                                                                           ; N/A                        ;
;             -- CLKIN(3) source                                                                                                                                                                                                                                                                           ; N/A                        ;
;     -- PLL Output Counter                                                                                                                                                                                                                                                                                ;                            ;
;         -- Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gbaser_phy:Eth_10gbaser_phy_inst|altera_xcvr_10gbaser:eth_10gbaser_phy_inst|sv_xcvr_10gbaser_nr:xv_xcvr_10gbaser_nr_inst|sv_xcvr_10gbaser_native:ch[0].sv_xcvr_10gbaser_native_inst|g_fpll.altera_pll_156M~PLL_OUTPUT_COUNTER ;                            ;
;             -- Output Clock Frequency                                                                                                                                                                                                                                                                    ; 156.25 MHz                 ;
;             -- Output Clock Location                                                                                                                                                                                                                                                                     ; PLLOUTPUTCOUNTER_X0_Y55_N1 ;
;             -- C Counter Odd Divider Even Duty Enable                                                                                                                                                                                                                                                    ; Off                        ;
;             -- Duty Cycle                                                                                                                                                                                                                                                                                ; 50.0000                    ;
;             -- Phase Shift                                                                                                                                                                                                                                                                               ; 0.000000 degrees           ;
;             -- C Counter                                                                                                                                                                                                                                                                                 ; 2                          ;
;             -- C Counter PH Mux PRST                                                                                                                                                                                                                                                                     ; 0                          ;
;             -- C Counter PRST                                                                                                                                                                                                                                                                            ; 1                          ;
;                                                                                                                                                                                                                                                                                                          ;                            ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+------------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------+------------------+
; Compilation Hierarchy Node                                                                                 ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M20Ks ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                                                                                                                       ; Entity Name                                                  ; Library Name     ;
+------------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------+------------------+
; |Ethernet_10g                                                                                              ; 1769.0 (0.5)         ; 2288.0 (0.5)                     ; 521.0 (0.0)                                       ; 2.0 (0.0)                        ; 40.0 (0.0)           ; 2789 (1)            ; 3409 (0)                  ; 0 (0)         ; 16582             ; 4     ; 0          ; 12   ; 0            ; |Ethernet_10g                                                                                                                                                                                                                                                                                                                                                                                                             ; Ethernet_10g                                                 ; work             ;
;    |Eth_10g_top:Eth_10g_top_inst|                                                                          ; 1567.9 (0.0)         ; 2037.6 (0.0)                     ; 471.7 (0.0)                                       ; 2.0 (0.0)                        ; 40.0 (0.0)           ; 2472 (0)            ; 3108 (0)                  ; 0 (0)         ; 198               ; 2     ; 0          ; 0    ; 0            ; |Ethernet_10g|Eth_10g_top:Eth_10g_top_inst                                                                                                                                                                                                                                                                                                                                                                                ; Eth_10g_top                                                  ; work             ;
;       |Eth_10g_mac:Eth_10g_mac_inst|                                                                       ; 1247.6 (0.0)         ; 1641.7 (0.0)                     ; 395.1 (0.0)                                       ; 1.0 (0.0)                        ; 40.0 (0.0)           ; 1888 (0)            ; 2522 (0)                  ; 0 (0)         ; 198               ; 2     ; 0          ; 0    ; 0            ; |Ethernet_10g|Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst                                                                                                                                                                                                                                                                                                                                                   ; Eth_10g_mac                                                  ; work             ;
;          |Eth_10gbaser_phy:Eth_10gbaser_phy_inst|                                                          ; 22.0 (0.0)           ; 25.3 (0.0)                       ; 3.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 42 (0)              ; 46 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Ethernet_10g|Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gbaser_phy:Eth_10gbaser_phy_inst                                                                                                                                                                                                                                                                                                            ; Eth_10gbaser_phy                                             ; Eth_10gbaser_phy ;
;             |altera_xcvr_10gbaser:eth_10gbaser_phy_inst|                                                   ; 22.0 (0.0)           ; 25.3 (0.0)                       ; 3.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 42 (0)              ; 46 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Ethernet_10g|Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gbaser_phy:Eth_10gbaser_phy_inst|altera_xcvr_10gbaser:eth_10gbaser_phy_inst                                                                                                                                                                                                                                                                 ; altera_xcvr_10gbaser                                         ; Eth_10gbaser_phy ;
;                |sv_xcvr_10gbaser_nr:xv_xcvr_10gbaser_nr_inst|                                              ; 22.0 (0.0)           ; 25.3 (0.0)                       ; 3.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 42 (0)              ; 46 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Ethernet_10g|Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gbaser_phy:Eth_10gbaser_phy_inst|altera_xcvr_10gbaser:eth_10gbaser_phy_inst|sv_xcvr_10gbaser_nr:xv_xcvr_10gbaser_nr_inst                                                                                                                                                                                                                    ; sv_xcvr_10gbaser_nr                                          ; Eth_10gbaser_phy ;
;                   |altera_xcvr_reset_control:gen_embedded_reset.reset_controller|                          ; 21.7 (1.0)           ; 25.0 (1.0)                       ; 3.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 41 (2)              ; 46 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Ethernet_10g|Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gbaser_phy:Eth_10gbaser_phy_inst|altera_xcvr_10gbaser:eth_10gbaser_phy_inst|sv_xcvr_10gbaser_nr:xv_xcvr_10gbaser_nr_inst|altera_xcvr_reset_control:gen_embedded_reset.reset_controller                                                                                                                                                      ; altera_xcvr_reset_control                                    ; Eth_10gbaser_phy ;
;                      |alt_xcvr_reset_counter:g_pll.counter_pll_powerdown|                                  ; 4.8 (4.8)            ; 5.8 (5.8)                        ; 0.9 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Ethernet_10g|Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gbaser_phy:Eth_10gbaser_phy_inst|altera_xcvr_10gbaser:eth_10gbaser_phy_inst|sv_xcvr_10gbaser_nr:xv_xcvr_10gbaser_nr_inst|altera_xcvr_reset_control:gen_embedded_reset.reset_controller|alt_xcvr_reset_counter:g_pll.counter_pll_powerdown                                                                                                   ; alt_xcvr_reset_counter                                       ; Eth_10gbaser_phy ;
;                      |alt_xcvr_reset_counter:g_rx.g_rx[0].g_rx.counter_rx_analogreset|                     ; 2.0 (2.0)            ; 2.3 (2.3)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Ethernet_10g|Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gbaser_phy:Eth_10gbaser_phy_inst|altera_xcvr_10gbaser:eth_10gbaser_phy_inst|sv_xcvr_10gbaser_nr:xv_xcvr_10gbaser_nr_inst|altera_xcvr_reset_control:gen_embedded_reset.reset_controller|alt_xcvr_reset_counter:g_rx.g_rx[0].g_rx.counter_rx_analogreset                                                                                      ; alt_xcvr_reset_counter                                       ; Eth_10gbaser_phy ;
;                      |alt_xcvr_reset_counter:g_rx.g_rx[0].g_rx.counter_rx_digitalreset|                    ; 7.4 (7.4)            ; 7.4 (7.4)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (15)             ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Ethernet_10g|Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gbaser_phy:Eth_10gbaser_phy_inst|altera_xcvr_10gbaser:eth_10gbaser_phy_inst|sv_xcvr_10gbaser_nr:xv_xcvr_10gbaser_nr_inst|altera_xcvr_reset_control:gen_embedded_reset.reset_controller|alt_xcvr_reset_counter:g_rx.g_rx[0].g_rx.counter_rx_digitalreset                                                                                     ; alt_xcvr_reset_counter                                       ; Eth_10gbaser_phy ;
;                      |alt_xcvr_reset_counter:g_rx.g_rx[0].g_rx.counter_rx_ready|                           ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Ethernet_10g|Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gbaser_phy:Eth_10gbaser_phy_inst|altera_xcvr_10gbaser:eth_10gbaser_phy_inst|sv_xcvr_10gbaser_nr:xv_xcvr_10gbaser_nr_inst|altera_xcvr_reset_control:gen_embedded_reset.reset_controller|alt_xcvr_reset_counter:g_rx.g_rx[0].g_rx.counter_rx_ready                                                                                            ; alt_xcvr_reset_counter                                       ; Eth_10gbaser_phy ;
;                      |alt_xcvr_reset_counter:g_tx.g_tx[0].g_tx.counter_tx_digitalreset|                    ; 2.6 (2.6)            ; 3.1 (3.1)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Ethernet_10g|Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gbaser_phy:Eth_10gbaser_phy_inst|altera_xcvr_10gbaser:eth_10gbaser_phy_inst|sv_xcvr_10gbaser_nr:xv_xcvr_10gbaser_nr_inst|altera_xcvr_reset_control:gen_embedded_reset.reset_controller|alt_xcvr_reset_counter:g_tx.g_tx[0].g_tx.counter_tx_digitalreset                                                                                     ; alt_xcvr_reset_counter                                       ; Eth_10gbaser_phy ;
;                      |alt_xcvr_reset_counter:g_tx.g_tx[0].g_tx.counter_tx_ready|                           ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Ethernet_10g|Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gbaser_phy:Eth_10gbaser_phy_inst|altera_xcvr_10gbaser:eth_10gbaser_phy_inst|sv_xcvr_10gbaser_nr:xv_xcvr_10gbaser_nr_inst|altera_xcvr_reset_control:gen_embedded_reset.reset_controller|alt_xcvr_reset_counter:g_tx.g_tx[0].g_tx.counter_tx_ready                                                                                            ; alt_xcvr_reset_counter                                       ; Eth_10gbaser_phy ;
;                      |alt_xcvr_resync:g_rx.g_rx[0].g_rx.resync_rx_cal_busy|                                ; 0.3 (0.3)            ; 0.8 (0.8)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Ethernet_10g|Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gbaser_phy:Eth_10gbaser_phy_inst|altera_xcvr_10gbaser:eth_10gbaser_phy_inst|sv_xcvr_10gbaser_nr:xv_xcvr_10gbaser_nr_inst|altera_xcvr_reset_control:gen_embedded_reset.reset_controller|alt_xcvr_resync:g_rx.g_rx[0].g_rx.resync_rx_cal_busy                                                                                                 ; alt_xcvr_resync                                              ; Eth_10gbaser_phy ;
;                      |alt_xcvr_resync:g_tx.g_tx[0].g_tx.resync_tx_cal_busy|                                ; 0.4 (0.4)            ; 1.7 (1.7)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Ethernet_10g|Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gbaser_phy:Eth_10gbaser_phy_inst|altera_xcvr_10gbaser:eth_10gbaser_phy_inst|sv_xcvr_10gbaser_nr:xv_xcvr_10gbaser_nr_inst|altera_xcvr_reset_control:gen_embedded_reset.reset_controller|alt_xcvr_resync:g_tx.g_tx[0].g_tx.resync_tx_cal_busy                                                                                                 ; alt_xcvr_resync                                              ; Eth_10gbaser_phy ;
;                   |sv_xcvr_10gbaser_native:ch[0].sv_xcvr_10gbaser_native_inst|                             ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Ethernet_10g|Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gbaser_phy:Eth_10gbaser_phy_inst|altera_xcvr_10gbaser:eth_10gbaser_phy_inst|sv_xcvr_10gbaser_nr:xv_xcvr_10gbaser_nr_inst|sv_xcvr_10gbaser_native:ch[0].sv_xcvr_10gbaser_native_inst                                                                                                                                                         ; sv_xcvr_10gbaser_native                                      ; Eth_10gbaser_phy ;
;                      |sv_xcvr_native:native_inst|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Ethernet_10g|Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gbaser_phy:Eth_10gbaser_phy_inst|altera_xcvr_10gbaser:eth_10gbaser_phy_inst|sv_xcvr_10gbaser_nr:xv_xcvr_10gbaser_nr_inst|sv_xcvr_10gbaser_native:ch[0].sv_xcvr_10gbaser_native_inst|sv_xcvr_native:native_inst                                                                                                                              ; sv_xcvr_native                                               ; Eth_10gbaser_phy ;
;                         |sv_pcs:inst_sv_pcs|                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Ethernet_10g|Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gbaser_phy:Eth_10gbaser_phy_inst|altera_xcvr_10gbaser:eth_10gbaser_phy_inst|sv_xcvr_10gbaser_nr:xv_xcvr_10gbaser_nr_inst|sv_xcvr_10gbaser_native:ch[0].sv_xcvr_10gbaser_native_inst|sv_xcvr_native:native_inst|sv_pcs:inst_sv_pcs                                                                                                           ; sv_pcs                                                       ; Eth_10gbaser_phy ;
;                            |sv_pcs_ch:ch[0].inst_sv_pcs_ch|                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Ethernet_10g|Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gbaser_phy:Eth_10gbaser_phy_inst|altera_xcvr_10gbaser:eth_10gbaser_phy_inst|sv_xcvr_10gbaser_nr:xv_xcvr_10gbaser_nr_inst|sv_xcvr_10gbaser_native:ch[0].sv_xcvr_10gbaser_native_inst|sv_xcvr_native:native_inst|sv_pcs:inst_sv_pcs|sv_pcs_ch:ch[0].inst_sv_pcs_ch                                                                            ; sv_pcs_ch                                                    ; Eth_10gbaser_phy ;
;                               |sv_hssi_10g_rx_pcs_rbc:inst_sv_hssi_10g_rx_pcs|                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Ethernet_10g|Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gbaser_phy:Eth_10gbaser_phy_inst|altera_xcvr_10gbaser:eth_10gbaser_phy_inst|sv_xcvr_10gbaser_nr:xv_xcvr_10gbaser_nr_inst|sv_xcvr_10gbaser_native:ch[0].sv_xcvr_10gbaser_native_inst|sv_xcvr_native:native_inst|sv_pcs:inst_sv_pcs|sv_pcs_ch:ch[0].inst_sv_pcs_ch|sv_hssi_10g_rx_pcs_rbc:inst_sv_hssi_10g_rx_pcs                             ; sv_hssi_10g_rx_pcs_rbc                                       ; Eth_10gbaser_phy ;
;                               |sv_hssi_10g_tx_pcs_rbc:inst_sv_hssi_10g_tx_pcs|                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Ethernet_10g|Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gbaser_phy:Eth_10gbaser_phy_inst|altera_xcvr_10gbaser:eth_10gbaser_phy_inst|sv_xcvr_10gbaser_nr:xv_xcvr_10gbaser_nr_inst|sv_xcvr_10gbaser_native:ch[0].sv_xcvr_10gbaser_native_inst|sv_xcvr_native:native_inst|sv_pcs:inst_sv_pcs|sv_pcs_ch:ch[0].inst_sv_pcs_ch|sv_hssi_10g_tx_pcs_rbc:inst_sv_hssi_10g_tx_pcs                             ; sv_hssi_10g_tx_pcs_rbc                                       ; Eth_10gbaser_phy ;
;                               |sv_hssi_common_pcs_pma_interface_rbc:inst_sv_hssi_common_pcs_pma_interface| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Ethernet_10g|Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gbaser_phy:Eth_10gbaser_phy_inst|altera_xcvr_10gbaser:eth_10gbaser_phy_inst|sv_xcvr_10gbaser_nr:xv_xcvr_10gbaser_nr_inst|sv_xcvr_10gbaser_native:ch[0].sv_xcvr_10gbaser_native_inst|sv_xcvr_native:native_inst|sv_pcs:inst_sv_pcs|sv_pcs_ch:ch[0].inst_sv_pcs_ch|sv_hssi_common_pcs_pma_interface_rbc:inst_sv_hssi_common_pcs_pma_interface ; sv_hssi_common_pcs_pma_interface_rbc                         ; Eth_10gbaser_phy ;
;                               |sv_hssi_common_pld_pcs_interface_rbc:inst_sv_hssi_common_pld_pcs_interface| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Ethernet_10g|Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gbaser_phy:Eth_10gbaser_phy_inst|altera_xcvr_10gbaser:eth_10gbaser_phy_inst|sv_xcvr_10gbaser_nr:xv_xcvr_10gbaser_nr_inst|sv_xcvr_10gbaser_native:ch[0].sv_xcvr_10gbaser_native_inst|sv_xcvr_native:native_inst|sv_pcs:inst_sv_pcs|sv_pcs_ch:ch[0].inst_sv_pcs_ch|sv_hssi_common_pld_pcs_interface_rbc:inst_sv_hssi_common_pld_pcs_interface ; sv_hssi_common_pld_pcs_interface_rbc                         ; Eth_10gbaser_phy ;
;                               |sv_hssi_rx_pcs_pma_interface_rbc:inst_sv_hssi_rx_pcs_pma_interface|         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Ethernet_10g|Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gbaser_phy:Eth_10gbaser_phy_inst|altera_xcvr_10gbaser:eth_10gbaser_phy_inst|sv_xcvr_10gbaser_nr:xv_xcvr_10gbaser_nr_inst|sv_xcvr_10gbaser_native:ch[0].sv_xcvr_10gbaser_native_inst|sv_xcvr_native:native_inst|sv_pcs:inst_sv_pcs|sv_pcs_ch:ch[0].inst_sv_pcs_ch|sv_hssi_rx_pcs_pma_interface_rbc:inst_sv_hssi_rx_pcs_pma_interface         ; sv_hssi_rx_pcs_pma_interface_rbc                             ; Eth_10gbaser_phy ;
;                               |sv_hssi_rx_pld_pcs_interface_rbc:inst_sv_hssi_rx_pld_pcs_interface|         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Ethernet_10g|Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gbaser_phy:Eth_10gbaser_phy_inst|altera_xcvr_10gbaser:eth_10gbaser_phy_inst|sv_xcvr_10gbaser_nr:xv_xcvr_10gbaser_nr_inst|sv_xcvr_10gbaser_native:ch[0].sv_xcvr_10gbaser_native_inst|sv_xcvr_native:native_inst|sv_pcs:inst_sv_pcs|sv_pcs_ch:ch[0].inst_sv_pcs_ch|sv_hssi_rx_pld_pcs_interface_rbc:inst_sv_hssi_rx_pld_pcs_interface         ; sv_hssi_rx_pld_pcs_interface_rbc                             ; Eth_10gbaser_phy ;
;                               |sv_hssi_tx_pcs_pma_interface_rbc:inst_sv_hssi_tx_pcs_pma_interface|         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Ethernet_10g|Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gbaser_phy:Eth_10gbaser_phy_inst|altera_xcvr_10gbaser:eth_10gbaser_phy_inst|sv_xcvr_10gbaser_nr:xv_xcvr_10gbaser_nr_inst|sv_xcvr_10gbaser_native:ch[0].sv_xcvr_10gbaser_native_inst|sv_xcvr_native:native_inst|sv_pcs:inst_sv_pcs|sv_pcs_ch:ch[0].inst_sv_pcs_ch|sv_hssi_tx_pcs_pma_interface_rbc:inst_sv_hssi_tx_pcs_pma_interface         ; sv_hssi_tx_pcs_pma_interface_rbc                             ; Eth_10gbaser_phy ;
;                               |sv_hssi_tx_pld_pcs_interface_rbc:inst_sv_hssi_tx_pld_pcs_interface|         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Ethernet_10g|Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gbaser_phy:Eth_10gbaser_phy_inst|altera_xcvr_10gbaser:eth_10gbaser_phy_inst|sv_xcvr_10gbaser_nr:xv_xcvr_10gbaser_nr_inst|sv_xcvr_10gbaser_native:ch[0].sv_xcvr_10gbaser_native_inst|sv_xcvr_native:native_inst|sv_pcs:inst_sv_pcs|sv_pcs_ch:ch[0].inst_sv_pcs_ch|sv_hssi_tx_pld_pcs_interface_rbc:inst_sv_hssi_tx_pld_pcs_interface         ; sv_hssi_tx_pld_pcs_interface_rbc                             ; Eth_10gbaser_phy ;
;                         |sv_pma:inst_sv_pma|                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Ethernet_10g|Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gbaser_phy:Eth_10gbaser_phy_inst|altera_xcvr_10gbaser:eth_10gbaser_phy_inst|sv_xcvr_10gbaser_nr:xv_xcvr_10gbaser_nr_inst|sv_xcvr_10gbaser_native:ch[0].sv_xcvr_10gbaser_native_inst|sv_xcvr_native:native_inst|sv_pma:inst_sv_pma                                                                                                           ; sv_pma                                                       ; Eth_10gbaser_phy ;
;                            |sv_rx_pma:rx_pma.sv_rx_pma_inst|                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Ethernet_10g|Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gbaser_phy:Eth_10gbaser_phy_inst|altera_xcvr_10gbaser:eth_10gbaser_phy_inst|sv_xcvr_10gbaser_nr:xv_xcvr_10gbaser_nr_inst|sv_xcvr_10gbaser_native:ch[0].sv_xcvr_10gbaser_native_inst|sv_xcvr_native:native_inst|sv_pma:inst_sv_pma|sv_rx_pma:rx_pma.sv_rx_pma_inst                                                                           ; sv_rx_pma                                                    ; Eth_10gbaser_phy ;
;                            |sv_tx_pma:tx_pma.sv_tx_pma_inst|                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Ethernet_10g|Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gbaser_phy:Eth_10gbaser_phy_inst|altera_xcvr_10gbaser:eth_10gbaser_phy_inst|sv_xcvr_10gbaser_nr:xv_xcvr_10gbaser_nr_inst|sv_xcvr_10gbaser_native:ch[0].sv_xcvr_10gbaser_native_inst|sv_xcvr_native:native_inst|sv_pma:inst_sv_pma|sv_tx_pma:tx_pma.sv_tx_pma_inst                                                                           ; sv_tx_pma                                                    ; Eth_10gbaser_phy ;
;                               |sv_tx_pma_ch:tx_pma_insts[0].sv_tx_pma_ch_inst|                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Ethernet_10g|Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gbaser_phy:Eth_10gbaser_phy_inst|altera_xcvr_10gbaser:eth_10gbaser_phy_inst|sv_xcvr_10gbaser_nr:xv_xcvr_10gbaser_nr_inst|sv_xcvr_10gbaser_native:ch[0].sv_xcvr_10gbaser_native_inst|sv_xcvr_native:native_inst|sv_pma:inst_sv_pma|sv_tx_pma:tx_pma.sv_tx_pma_inst|sv_tx_pma_ch:tx_pma_insts[0].sv_tx_pma_ch_inst                            ; sv_tx_pma_ch                                                 ; Eth_10gbaser_phy ;
;                         |sv_xcvr_avmm:inst_sv_xcvr_avmm|                                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Ethernet_10g|Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gbaser_phy:Eth_10gbaser_phy_inst|altera_xcvr_10gbaser:eth_10gbaser_phy_inst|sv_xcvr_10gbaser_nr:xv_xcvr_10gbaser_nr_inst|sv_xcvr_10gbaser_native:ch[0].sv_xcvr_10gbaser_native_inst|sv_xcvr_native:native_inst|sv_xcvr_avmm:inst_sv_xcvr_avmm                                                                                               ; sv_xcvr_avmm                                                 ; Eth_10gbaser_phy ;
;                      |sv_xcvr_plls:altera_pll_5G|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Ethernet_10g|Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gbaser_phy:Eth_10gbaser_phy_inst|altera_xcvr_10gbaser:eth_10gbaser_phy_inst|sv_xcvr_10gbaser_nr:xv_xcvr_10gbaser_nr_inst|sv_xcvr_10gbaser_native:ch[0].sv_xcvr_10gbaser_native_inst|sv_xcvr_plls:altera_pll_5G                                                                                                                              ; sv_xcvr_plls                                                 ; Eth_10gbaser_phy ;
;          |Eth_10gmac:Eth_10gmac_inst|                                                                      ; 1225.6 (0.0)         ; 1616.3 (0.0)                     ; 391.7 (0.0)                                       ; 1.0 (0.0)                        ; 40.0 (0.0)           ; 1846 (0)            ; 2476 (0)                  ; 0 (0)         ; 198               ; 2     ; 0          ; 0    ; 0            ; |Ethernet_10g|Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst                                                                                                                                                                                                                                                                                                                        ; Eth_10gmac                                                   ; Eth_10gmac       ;
;             |Eth_10gmac_0002:eth_10gmac_inst|                                                              ; 1225.6 (0.0)         ; 1616.3 (0.0)                     ; 391.7 (0.0)                                       ; 1.0 (0.0)                        ; 40.0 (0.0)           ; 1846 (0)            ; 2476 (0)                  ; 0 (0)         ; 198               ; 2     ; 0          ; 0    ; 0            ; |Ethernet_10g|Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst                                                                                                                                                                                                                                                                                        ; Eth_10gmac_0002                                              ; Eth_10gmac       ;
;                |Eth_10gmac_tx_st_mux_flow_control_user_frame:tx_st_mux_flow_control_user_frame|            ; 1.7 (0.0)            ; 27.8 (0.0)                       ; 26.1 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 69 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Ethernet_10g|Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|Eth_10gmac_tx_st_mux_flow_control_user_frame:tx_st_mux_flow_control_user_frame                                                                                                                                                                                                         ; Eth_10gmac_tx_st_mux_flow_control_user_frame                 ; Eth_10gmac       ;
;                   |Eth_10gmac_tx_st_mux_flow_control_user_frame_1stage_pipeline:outpipe|                   ; 1.7 (1.7)            ; 27.8 (27.8)                      ; 26.1 (26.1)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 69 (69)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Ethernet_10g|Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|Eth_10gmac_tx_st_mux_flow_control_user_frame:tx_st_mux_flow_control_user_frame|Eth_10gmac_tx_st_mux_flow_control_user_frame_1stage_pipeline:outpipe                                                                                                                                    ; Eth_10gmac_tx_st_mux_flow_control_user_frame_1stage_pipeline ; Eth_10gmac       ;
;                |altera_avalon_dc_fifo:rxtx_dc_fifo_link_fault_status|                                      ; 24.0 (22.8)          ; 35.0 (25.7)                      ; 11.0 (3.0)                                        ; 0.0 (0.0)                        ; 10.0 (10.0)          ; 24 (24)             ; 46 (22)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Ethernet_10g|Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_avalon_dc_fifo:rxtx_dc_fifo_link_fault_status                                                                                                                                                                                                                                   ; altera_avalon_dc_fifo                                        ; Eth_10gmac       ;
;                   |altera_dcfifo_synchronizer_bundle:read_crosser|                                         ; 0.2 (0.0)            ; 3.9 (0.0)                        ; 3.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 10 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Ethernet_10g|Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_avalon_dc_fifo:rxtx_dc_fifo_link_fault_status|altera_dcfifo_synchronizer_bundle:read_crosser                                                                                                                                                                                    ; altera_dcfifo_synchronizer_bundle                            ; Eth_10gmac       ;
;                      |altera_std_synchronizer_nocut:sync[0].u|                                             ; -0.3 (-0.3)          ; 0.8 (0.8)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Ethernet_10g|Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_avalon_dc_fifo:rxtx_dc_fifo_link_fault_status|altera_dcfifo_synchronizer_bundle:read_crosser|altera_std_synchronizer_nocut:sync[0].u                                                                                                                                            ; altera_std_synchronizer_nocut                                ; Eth_10gmac       ;
;                      |altera_std_synchronizer_nocut:sync[1].u|                                             ; 0.3 (0.3)            ; 0.8 (0.8)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Ethernet_10g|Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_avalon_dc_fifo:rxtx_dc_fifo_link_fault_status|altera_dcfifo_synchronizer_bundle:read_crosser|altera_std_synchronizer_nocut:sync[1].u                                                                                                                                            ; altera_std_synchronizer_nocut                                ; Eth_10gmac       ;
;                      |altera_std_synchronizer_nocut:sync[2].u|                                             ; -0.2 (-0.2)          ; 0.8 (0.8)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Ethernet_10g|Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_avalon_dc_fifo:rxtx_dc_fifo_link_fault_status|altera_dcfifo_synchronizer_bundle:read_crosser|altera_std_synchronizer_nocut:sync[2].u                                                                                                                                            ; altera_std_synchronizer_nocut                                ; Eth_10gmac       ;
;                      |altera_std_synchronizer_nocut:sync[3].u|                                             ; 0.3 (0.3)            ; 1.0 (1.0)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Ethernet_10g|Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_avalon_dc_fifo:rxtx_dc_fifo_link_fault_status|altera_dcfifo_synchronizer_bundle:read_crosser|altera_std_synchronizer_nocut:sync[3].u                                                                                                                                            ; altera_std_synchronizer_nocut                                ; Eth_10gmac       ;
;                      |altera_std_synchronizer_nocut:sync[4].u|                                             ; 0.1 (0.1)            ; 0.6 (0.6)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Ethernet_10g|Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_avalon_dc_fifo:rxtx_dc_fifo_link_fault_status|altera_dcfifo_synchronizer_bundle:read_crosser|altera_std_synchronizer_nocut:sync[4].u                                                                                                                                            ; altera_std_synchronizer_nocut                                ; Eth_10gmac       ;
;                   |altera_dcfifo_synchronizer_bundle:write_crosser|                                        ; 1.0 (0.0)            ; 3.3 (0.0)                        ; 2.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 10 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Ethernet_10g|Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_avalon_dc_fifo:rxtx_dc_fifo_link_fault_status|altera_dcfifo_synchronizer_bundle:write_crosser                                                                                                                                                                                   ; altera_dcfifo_synchronizer_bundle                            ; Eth_10gmac       ;
;                      |altera_std_synchronizer_nocut:sync[0].u|                                             ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Ethernet_10g|Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_avalon_dc_fifo:rxtx_dc_fifo_link_fault_status|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer_nocut:sync[0].u                                                                                                                                           ; altera_std_synchronizer_nocut                                ; Eth_10gmac       ;
;                      |altera_std_synchronizer_nocut:sync[1].u|                                             ; 0.3 (0.3)            ; 0.6 (0.6)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Ethernet_10g|Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_avalon_dc_fifo:rxtx_dc_fifo_link_fault_status|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer_nocut:sync[1].u                                                                                                                                           ; altera_std_synchronizer_nocut                                ; Eth_10gmac       ;
;                      |altera_std_synchronizer_nocut:sync[2].u|                                             ; 0.3 (0.3)            ; 0.6 (0.6)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Ethernet_10g|Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_avalon_dc_fifo:rxtx_dc_fifo_link_fault_status|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer_nocut:sync[2].u                                                                                                                                           ; altera_std_synchronizer_nocut                                ; Eth_10gmac       ;
;                      |altera_std_synchronizer_nocut:sync[3].u|                                             ; 0.0 (0.0)            ; 0.8 (0.8)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Ethernet_10g|Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_avalon_dc_fifo:rxtx_dc_fifo_link_fault_status|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer_nocut:sync[3].u                                                                                                                                           ; altera_std_synchronizer_nocut                                ; Eth_10gmac       ;
;                      |altera_std_synchronizer_nocut:sync[4].u|                                             ; 0.3 (0.3)            ; 0.8 (0.8)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Ethernet_10g|Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_avalon_dc_fifo:rxtx_dc_fifo_link_fault_status|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer_nocut:sync[4].u                                                                                                                                           ; altera_std_synchronizer_nocut                                ; Eth_10gmac       ;
;                   |altsyncram:mem_rtl_0|                                                                   ; 0.0 (0.0)            ; 2.0 (0.0)                        ; 2.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 4 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Ethernet_10g|Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_avalon_dc_fifo:rxtx_dc_fifo_link_fault_status|altsyncram:mem_rtl_0                                                                                                                                                                                                              ; altsyncram                                                   ; work             ;
;                      |altsyncram_qtm1:auto_generated|                                                      ; 0.0 (0.0)            ; 2.0 (2.0)                        ; 2.0 (2.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Ethernet_10g|Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_avalon_dc_fifo:rxtx_dc_fifo_link_fault_status|altsyncram:mem_rtl_0|altsyncram_qtm1:auto_generated                                                                                                                                                                               ; altsyncram_qtm1                                              ; work             ;
;                |altera_avalon_dc_fifo:rxtx_dc_fifo_pauselen|                                               ; 25.3 (23.8)          ; 35.5 (25.6)                      ; 10.2 (1.8)                                        ; 0.0 (0.0)                        ; 10.0 (10.0)          ; 27 (27)             ; 47 (23)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Ethernet_10g|Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_avalon_dc_fifo:rxtx_dc_fifo_pauselen                                                                                                                                                                                                                                            ; altera_avalon_dc_fifo                                        ; Eth_10gmac       ;
;                   |altera_dcfifo_synchronizer_bundle:read_crosser|                                         ; 1.1 (0.0)            ; 3.8 (0.0)                        ; 2.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 10 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Ethernet_10g|Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_avalon_dc_fifo:rxtx_dc_fifo_pauselen|altera_dcfifo_synchronizer_bundle:read_crosser                                                                                                                                                                                             ; altera_dcfifo_synchronizer_bundle                            ; Eth_10gmac       ;
;                      |altera_std_synchronizer_nocut:sync[0].u|                                             ; 0.1 (0.1)            ; 0.6 (0.6)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Ethernet_10g|Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_avalon_dc_fifo:rxtx_dc_fifo_pauselen|altera_dcfifo_synchronizer_bundle:read_crosser|altera_std_synchronizer_nocut:sync[0].u                                                                                                                                                     ; altera_std_synchronizer_nocut                                ; Eth_10gmac       ;
;                      |altera_std_synchronizer_nocut:sync[1].u|                                             ; 0.3 (0.3)            ; 0.8 (0.8)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Ethernet_10g|Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_avalon_dc_fifo:rxtx_dc_fifo_pauselen|altera_dcfifo_synchronizer_bundle:read_crosser|altera_std_synchronizer_nocut:sync[1].u                                                                                                                                                     ; altera_std_synchronizer_nocut                                ; Eth_10gmac       ;
;                      |altera_std_synchronizer_nocut:sync[2].u|                                             ; 0.3 (0.3)            ; 0.8 (0.8)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Ethernet_10g|Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_avalon_dc_fifo:rxtx_dc_fifo_pauselen|altera_dcfifo_synchronizer_bundle:read_crosser|altera_std_synchronizer_nocut:sync[2].u                                                                                                                                                     ; altera_std_synchronizer_nocut                                ; Eth_10gmac       ;
;                      |altera_std_synchronizer_nocut:sync[3].u|                                             ; 0.3 (0.3)            ; 0.8 (0.8)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Ethernet_10g|Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_avalon_dc_fifo:rxtx_dc_fifo_pauselen|altera_dcfifo_synchronizer_bundle:read_crosser|altera_std_synchronizer_nocut:sync[3].u                                                                                                                                                     ; altera_std_synchronizer_nocut                                ; Eth_10gmac       ;
;                      |altera_std_synchronizer_nocut:sync[4].u|                                             ; 0.3 (0.3)            ; 0.8 (0.8)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Ethernet_10g|Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_avalon_dc_fifo:rxtx_dc_fifo_pauselen|altera_dcfifo_synchronizer_bundle:read_crosser|altera_std_synchronizer_nocut:sync[4].u                                                                                                                                                     ; altera_std_synchronizer_nocut                                ; Eth_10gmac       ;
;                   |altera_dcfifo_synchronizer_bundle:write_crosser|                                        ; 0.5 (0.0)            ; 4.1 (0.0)                        ; 3.6 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 10 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Ethernet_10g|Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_avalon_dc_fifo:rxtx_dc_fifo_pauselen|altera_dcfifo_synchronizer_bundle:write_crosser                                                                                                                                                                                            ; altera_dcfifo_synchronizer_bundle                            ; Eth_10gmac       ;
;                      |altera_std_synchronizer_nocut:sync[0].u|                                             ; -0.3 (-0.3)          ; 1.0 (1.0)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Ethernet_10g|Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_avalon_dc_fifo:rxtx_dc_fifo_pauselen|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer_nocut:sync[0].u                                                                                                                                                    ; altera_std_synchronizer_nocut                                ; Eth_10gmac       ;
;                      |altera_std_synchronizer_nocut:sync[1].u|                                             ; 0.3 (0.3)            ; 0.8 (0.8)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Ethernet_10g|Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_avalon_dc_fifo:rxtx_dc_fifo_pauselen|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer_nocut:sync[1].u                                                                                                                                                    ; altera_std_synchronizer_nocut                                ; Eth_10gmac       ;
;                      |altera_std_synchronizer_nocut:sync[2].u|                                             ; 0.3 (0.3)            ; 0.8 (0.8)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Ethernet_10g|Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_avalon_dc_fifo:rxtx_dc_fifo_pauselen|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer_nocut:sync[2].u                                                                                                                                                    ; altera_std_synchronizer_nocut                                ; Eth_10gmac       ;
;                      |altera_std_synchronizer_nocut:sync[3].u|                                             ; 0.3 (0.3)            ; 0.8 (0.8)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Ethernet_10g|Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_avalon_dc_fifo:rxtx_dc_fifo_pauselen|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer_nocut:sync[3].u                                                                                                                                                    ; altera_std_synchronizer_nocut                                ; Eth_10gmac       ;
;                      |altera_std_synchronizer_nocut:sync[4].u|                                             ; 0.0 (0.0)            ; 0.8 (0.8)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Ethernet_10g|Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_avalon_dc_fifo:rxtx_dc_fifo_pauselen|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer_nocut:sync[4].u                                                                                                                                                    ; altera_std_synchronizer_nocut                                ; Eth_10gmac       ;
;                   |altsyncram:mem_rtl_0|                                                                   ; 0.0 (0.0)            ; 2.0 (0.0)                        ; 2.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 4 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Ethernet_10g|Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_avalon_dc_fifo:rxtx_dc_fifo_pauselen|altsyncram:mem_rtl_0                                                                                                                                                                                                                       ; altsyncram                                                   ; work             ;
;                      |altsyncram_41n1:auto_generated|                                                      ; 0.0 (0.0)            ; 2.0 (2.0)                        ; 2.0 (2.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Ethernet_10g|Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_avalon_dc_fifo:rxtx_dc_fifo_pauselen|altsyncram:mem_rtl_0|altsyncram_41n1:auto_generated                                                                                                                                                                                        ; altsyncram_41n1                                              ; work             ;
;                |altera_avalon_st_pipeline_stage:tx_st_pipeline_stage_rs|                                   ; 54.4 (0.0)           ; 55.3 (0.0)                       ; 0.9 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 138 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Ethernet_10g|Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_avalon_st_pipeline_stage:tx_st_pipeline_stage_rs                                                                                                                                                                                                                                ; altera_avalon_st_pipeline_stage                              ; Eth_10gmac       ;
;                   |altera_avalon_st_pipeline_base:core|                                                    ; 54.4 (54.4)          ; 55.3 (55.3)                      ; 0.9 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 138 (138)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Ethernet_10g|Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_avalon_st_pipeline_stage:tx_st_pipeline_stage_rs|altera_avalon_st_pipeline_base:core                                                                                                                                                                                            ; altera_avalon_st_pipeline_base                               ; Eth_10gmac       ;
;                |altera_eth_address_inserter:tx_eth_address_inserter|                                       ; 13.3 (13.3)          ; 26.9 (26.9)                      ; 13.7 (13.7)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 75 (75)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Ethernet_10g|Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_address_inserter:tx_eth_address_inserter                                                                                                                                                                                                                                    ; altera_eth_address_inserter                                  ; Eth_10gmac       ;
;                |altera_eth_crc:rx_eth_crc_checker|                                                         ; 165.5 (4.7)          ; 173.5 (7.0)                      ; 8.9 (2.3)                                         ; 0.9 (0.0)                        ; 0.0 (0.0)            ; 303 (12)            ; 142 (17)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Ethernet_10g|Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_crc:rx_eth_crc_checker                                                                                                                                                                                                                                                      ; altera_eth_crc                                               ; Eth_10gmac       ;
;                   |crc32:my_crc32|                                                                         ; 160.8 (109.9)        ; 166.5 (115.4)                    ; 6.7 (6.5)                                         ; 0.9 (0.9)                        ; 0.0 (0.0)            ; 291 (178)           ; 125 (125)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Ethernet_10g|Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_crc:rx_eth_crc_checker|crc32:my_crc32                                                                                                                                                                                                                                       ; crc32                                                        ; Eth_10gmac       ;
;                      |gf_mult32_kc:gf_mult32|                                                              ; 48.2 (48.2)          ; 48.2 (48.2)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 105 (105)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Ethernet_10g|Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_crc:rx_eth_crc_checker|crc32:my_crc32|gf_mult32_kc:gf_mult32                                                                                                                                                                                                                ; gf_mult32_kc                                                 ; Eth_10gmac       ;
;                      |gf_mult32_kc:gf_mult64|                                                              ; 2.7 (2.7)            ; 2.9 (2.9)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Ethernet_10g|Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_crc:rx_eth_crc_checker|crc32:my_crc32|gf_mult32_kc:gf_mult64                                                                                                                                                                                                                ; gf_mult32_kc                                                 ; Eth_10gmac       ;
;                |altera_eth_crc:tx_eth_crc_inserter|                                                        ; 220.3 (61.9)         ; 288.0 (123.5)                    ; 67.7 (61.6)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 439 (135)           ; 371 (216)                 ; 0 (0)         ; 198               ; 2     ; 0          ; 0    ; 0            ; |Ethernet_10g|Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_crc:tx_eth_crc_inserter                                                                                                                                                                                                                                                     ; altera_eth_crc                                               ; Eth_10gmac       ;
;                   |altshift_taps:pline_valid_1_rtl_0|                                                      ; 5.5 (0.0)            ; 6.5 (0.0)                        ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (0)              ; 6 (0)                     ; 0 (0)         ; 198               ; 2     ; 0          ; 0    ; 0            ; |Ethernet_10g|Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_crc:tx_eth_crc_inserter|altshift_taps:pline_valid_1_rtl_0                                                                                                                                                                                                                   ; altshift_taps                                                ; work             ;
;                      |shift_taps_9c41:auto_generated|                                                      ; 5.5 (1.0)            ; 6.5 (2.0)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (3)              ; 6 (3)                     ; 0 (0)         ; 198               ; 2     ; 0          ; 0    ; 0            ; |Ethernet_10g|Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_crc:tx_eth_crc_inserter|altshift_taps:pline_valid_1_rtl_0|shift_taps_9c41:auto_generated                                                                                                                                                                                    ; shift_taps_9c41                                              ; work             ;
;                         |altsyncram_jtg1:altsyncram4|                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 198               ; 2     ; 0          ; 0    ; 0            ; |Ethernet_10g|Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_crc:tx_eth_crc_inserter|altshift_taps:pline_valid_1_rtl_0|shift_taps_9c41:auto_generated|altsyncram_jtg1:altsyncram4                                                                                                                                                        ; altsyncram_jtg1                                              ; work             ;
;                         |cntr_d2h:cntr5|                                                                   ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Ethernet_10g|Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_crc:tx_eth_crc_inserter|altshift_taps:pline_valid_1_rtl_0|shift_taps_9c41:auto_generated|cntr_d2h:cntr5                                                                                                                                                                     ; cntr_d2h                                                     ; work             ;
;                         |cntr_qif:cntr1|                                                                   ; 2.5 (2.5)            ; 2.5 (2.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Ethernet_10g|Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_crc:tx_eth_crc_inserter|altshift_taps:pline_valid_1_rtl_0|shift_taps_9c41:auto_generated|cntr_qif:cntr1                                                                                                                                                                     ; cntr_qif                                                     ; work             ;
;                   |crc32:my_crc32|                                                                         ; 153.0 (83.3)         ; 158.0 (85.5)                     ; 5.0 (2.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 292 (123)           ; 149 (149)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Ethernet_10g|Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_crc:tx_eth_crc_inserter|crc32:my_crc32                                                                                                                                                                                                                                      ; crc32                                                        ; Eth_10gmac       ;
;                      |gf_mult32_kc:gf_mult32|                                                              ; 25.4 (25.4)          ; 29.3 (29.3)                      ; 3.9 (3.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 77 (77)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Ethernet_10g|Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_crc:tx_eth_crc_inserter|crc32:my_crc32|gf_mult32_kc:gf_mult32                                                                                                                                                                                                               ; gf_mult32_kc                                                 ; Eth_10gmac       ;
;                      |gf_mult32_kc:gf_mult32_24|                                                           ; 31.3 (31.3)          ; 31.3 (31.3)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 62 (62)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Ethernet_10g|Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_crc:tx_eth_crc_inserter|crc32:my_crc32|gf_mult32_kc:gf_mult32_24                                                                                                                                                                                                            ; gf_mult32_kc                                                 ; Eth_10gmac       ;
;                      |gf_mult32_kc:gf_mult32_8|                                                            ; 10.3 (10.3)          ; 10.3 (10.3)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 25 (25)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Ethernet_10g|Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_crc:tx_eth_crc_inserter|crc32:my_crc32|gf_mult32_kc:gf_mult32_8                                                                                                                                                                                                             ; gf_mult32_kc                                                 ; Eth_10gmac       ;
;                      |gf_mult32_kc:gf_mult64|                                                              ; 1.6 (1.6)            ; 1.6 (1.6)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Ethernet_10g|Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_crc:tx_eth_crc_inserter|crc32:my_crc32|gf_mult32_kc:gf_mult64                                                                                                                                                                                                               ; gf_mult32_kc                                                 ; Eth_10gmac       ;
;                |altera_eth_crc_pad_rem:rx_eth_crc_pad_rem|                                                 ; 9.4 (0.0)            ; 67.1 (0.0)                       ; 57.7 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (0)               ; 150 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Ethernet_10g|Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_crc_pad_rem:rx_eth_crc_pad_rem                                                                                                                                                                                                                                              ; altera_eth_crc_pad_rem                                       ; Eth_10gmac       ;
;                   |altera_eth_crc_rem:crc_stripper|                                                        ; 6.2 (3.0)            ; 35.6 (4.0)                       ; 29.5 (1.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (8)               ; 78 (6)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Ethernet_10g|Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_crc_pad_rem:rx_eth_crc_pad_rem|altera_eth_crc_rem:crc_stripper                                                                                                                                                                                                              ; altera_eth_crc_rem                                           ; Eth_10gmac       ;
;                      |altera_eth_crc_pad_rem_pipeline_stage:U_PLINE|                                       ; 3.2 (0.0)            ; 31.6 (0.0)                       ; 28.4 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 72 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Ethernet_10g|Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_crc_pad_rem:rx_eth_crc_pad_rem|altera_eth_crc_rem:crc_stripper|altera_eth_crc_pad_rem_pipeline_stage:U_PLINE                                                                                                                                                                ; altera_eth_crc_pad_rem_pipeline_stage                        ; Eth_10gmac       ;
;                         |altera_eth_crc_pad_rem_pipeline_base:core|                                        ; 3.2 (3.2)            ; 31.6 (31.6)                      ; 28.4 (28.4)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 72 (72)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Ethernet_10g|Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_crc_pad_rem:rx_eth_crc_pad_rem|altera_eth_crc_rem:crc_stripper|altera_eth_crc_pad_rem_pipeline_stage:U_PLINE|altera_eth_crc_pad_rem_pipeline_base:core                                                                                                                      ; altera_eth_crc_pad_rem_pipeline_base                         ; Eth_10gmac       ;
;                   |altera_packet_stripper:packet_stripper|                                                 ; 3.3 (0.0)            ; 31.5 (0.0)                       ; 28.2 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 72 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Ethernet_10g|Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_crc_pad_rem:rx_eth_crc_pad_rem|altera_packet_stripper:packet_stripper                                                                                                                                                                                                       ; altera_packet_stripper                                       ; Eth_10gmac       ;
;                      |altera_eth_crc_pad_rem_pipeline_stage:U_PLINE|                                       ; 3.3 (0.0)            ; 31.5 (0.0)                       ; 28.2 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 72 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Ethernet_10g|Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_crc_pad_rem:rx_eth_crc_pad_rem|altera_packet_stripper:packet_stripper|altera_eth_crc_pad_rem_pipeline_stage:U_PLINE                                                                                                                                                         ; altera_eth_crc_pad_rem_pipeline_stage                        ; Eth_10gmac       ;
;                         |altera_eth_crc_pad_rem_pipeline_base:core|                                        ; 3.3 (3.3)            ; 31.5 (31.5)                      ; 28.2 (28.2)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 72 (72)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Ethernet_10g|Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_crc_pad_rem:rx_eth_crc_pad_rem|altera_packet_stripper:packet_stripper|altera_eth_crc_pad_rem_pipeline_stage:U_PLINE|altera_eth_crc_pad_rem_pipeline_base:core                                                                                                               ; altera_eth_crc_pad_rem_pipeline_base                         ; Eth_10gmac       ;
;                |altera_eth_frame_decoder:rx_eth_frame_decoder|                                             ; 129.9 (91.8)         ; 213.9 (104.3)                    ; 84.1 (12.5)                                       ; 0.1 (0.0)                        ; 10.0 (0.0)           ; 195 (183)           ; 335 (82)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Ethernet_10g|Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_frame_decoder:rx_eth_frame_decoder                                                                                                                                                                                                                                          ; altera_eth_frame_decoder                                     ; Eth_10gmac       ;
;                   |altera_eth_frame_decoder_pipeline_stage:ST_PLINE_STAGE[0].U_PLINE|                      ; 7.5 (0.0)            ; 25.8 (0.0)                       ; 18.3 (0.0)                                        ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 73 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Ethernet_10g|Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_frame_decoder:rx_eth_frame_decoder|altera_eth_frame_decoder_pipeline_stage:ST_PLINE_STAGE[0].U_PLINE                                                                                                                                                                        ; altera_eth_frame_decoder_pipeline_stage                      ; Eth_10gmac       ;
;                      |altera_eth_frame_decoder_pipeline_base:core|                                         ; 7.5 (7.5)            ; 25.8 (25.8)                      ; 18.3 (18.3)                                       ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 73 (73)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Ethernet_10g|Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_frame_decoder:rx_eth_frame_decoder|altera_eth_frame_decoder_pipeline_stage:ST_PLINE_STAGE[0].U_PLINE|altera_eth_frame_decoder_pipeline_base:core                                                                                                                            ; altera_eth_frame_decoder_pipeline_base                       ; Eth_10gmac       ;
;                   |altera_eth_frame_decoder_pipeline_stage:ST_PLINE_STAGE[1].U_PLINE|                      ; 24.6 (0.0)           ; 37.5 (0.0)                       ; 12.9 (0.0)                                        ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 11 (0)              ; 71 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Ethernet_10g|Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_frame_decoder:rx_eth_frame_decoder|altera_eth_frame_decoder_pipeline_stage:ST_PLINE_STAGE[1].U_PLINE                                                                                                                                                                        ; altera_eth_frame_decoder_pipeline_stage                      ; Eth_10gmac       ;
;                      |altera_eth_frame_decoder_pipeline_base:core|                                         ; 24.6 (8.9)           ; 37.5 (21.1)                      ; 12.9 (12.2)                                       ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 11 (0)              ; 71 (62)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Ethernet_10g|Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_frame_decoder:rx_eth_frame_decoder|altera_eth_frame_decoder_pipeline_stage:ST_PLINE_STAGE[1].U_PLINE|altera_eth_frame_decoder_pipeline_base:core                                                                                                                            ; altera_eth_frame_decoder_pipeline_base                       ; Eth_10gmac       ;
;                         |altshift_taps:data1_rtl_0|                                                        ; 15.7 (0.0)           ; 16.3 (0.0)                       ; 0.7 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 11 (0)              ; 9 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Ethernet_10g|Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_frame_decoder:rx_eth_frame_decoder|altera_eth_frame_decoder_pipeline_stage:ST_PLINE_STAGE[1].U_PLINE|altera_eth_frame_decoder_pipeline_base:core|altshift_taps:data1_rtl_0                                                                                                  ; altshift_taps                                                ; work             ;
;                            |shift_taps_nq31:auto_generated|                                                ; 15.7 (1.3)           ; 16.3 (1.8)                       ; 0.7 (0.5)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 11 (3)              ; 9 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Ethernet_10g|Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_frame_decoder:rx_eth_frame_decoder|altera_eth_frame_decoder_pipeline_stage:ST_PLINE_STAGE[1].U_PLINE|altera_eth_frame_decoder_pipeline_base:core|altshift_taps:data1_rtl_0|shift_taps_nq31:auto_generated                                                                   ; shift_taps_nq31                                              ; work             ;
;                               |altsyncram_9tg1:altsyncram4|                                                ; 10.3 (10.3)          ; 10.8 (10.8)                      ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 10.0 (10.0)          ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Ethernet_10g|Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_frame_decoder:rx_eth_frame_decoder|altera_eth_frame_decoder_pipeline_stage:ST_PLINE_STAGE[1].U_PLINE|altera_eth_frame_decoder_pipeline_base:core|altshift_taps:data1_rtl_0|shift_taps_nq31:auto_generated|altsyncram_9tg1:altsyncram4                                       ; altsyncram_9tg1                                              ; work             ;
;                               |cntr_d2h:cntr5|                                                             ; 1.7 (1.7)            ; 1.7 (1.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Ethernet_10g|Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_frame_decoder:rx_eth_frame_decoder|altera_eth_frame_decoder_pipeline_stage:ST_PLINE_STAGE[1].U_PLINE|altera_eth_frame_decoder_pipeline_base:core|altshift_taps:data1_rtl_0|shift_taps_nq31:auto_generated|cntr_d2h:cntr5                                                    ; cntr_d2h                                                     ; work             ;
;                               |cntr_qif:cntr1|                                                             ; 2.2 (2.2)            ; 2.2 (2.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Ethernet_10g|Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_frame_decoder:rx_eth_frame_decoder|altera_eth_frame_decoder_pipeline_stage:ST_PLINE_STAGE[1].U_PLINE|altera_eth_frame_decoder_pipeline_base:core|altshift_taps:data1_rtl_0|shift_taps_nq31:auto_generated|cntr_qif:cntr1                                                    ; cntr_qif                                                     ; work             ;
;                   |altera_eth_frame_decoder_pipeline_stage:U_PLINE_P1|                                     ; 2.3 (0.0)            ; 22.4 (0.0)                       ; 20.1 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 53 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Ethernet_10g|Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_frame_decoder:rx_eth_frame_decoder|altera_eth_frame_decoder_pipeline_stage:U_PLINE_P1                                                                                                                                                                                       ; altera_eth_frame_decoder_pipeline_stage                      ; Eth_10gmac       ;
;                      |altera_eth_frame_decoder_pipeline_base:core|                                         ; 2.3 (2.3)            ; 22.4 (22.4)                      ; 20.1 (20.1)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 53 (53)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Ethernet_10g|Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_frame_decoder:rx_eth_frame_decoder|altera_eth_frame_decoder_pipeline_stage:U_PLINE_P1|altera_eth_frame_decoder_pipeline_base:core                                                                                                                                           ; altera_eth_frame_decoder_pipeline_base                       ; Eth_10gmac       ;
;                   |altera_eth_frame_decoder_pipeline_stage:U_PLINE_P2|                                     ; 3.6 (0.0)            ; 23.9 (0.0)                       ; 20.3 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 56 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Ethernet_10g|Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_frame_decoder:rx_eth_frame_decoder|altera_eth_frame_decoder_pipeline_stage:U_PLINE_P2                                                                                                                                                                                       ; altera_eth_frame_decoder_pipeline_stage                      ; Eth_10gmac       ;
;                      |altera_eth_frame_decoder_pipeline_base:core|                                         ; 3.6 (3.6)            ; 23.9 (23.9)                      ; 20.3 (20.3)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 56 (56)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Ethernet_10g|Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_frame_decoder:rx_eth_frame_decoder|altera_eth_frame_decoder_pipeline_stage:U_PLINE_P2|altera_eth_frame_decoder_pipeline_base:core                                                                                                                                           ; altera_eth_frame_decoder_pipeline_base                       ; Eth_10gmac       ;
;                |altera_eth_lane_decoder:rx_eth_lane_decoder|                                               ; 156.8 (156.8)        ; 221.8 (221.8)                    ; 65.0 (65.0)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 186 (186)           ; 430 (430)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Ethernet_10g|Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_lane_decoder:rx_eth_lane_decoder                                                                                                                                                                                                                                            ; altera_eth_lane_decoder                                      ; Eth_10gmac       ;
;                |altera_eth_link_fault_detection:rx_eth_link_fault_detection|                               ; 31.7 (31.7)          ; 31.8 (31.8)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 53 (53)             ; 41 (41)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Ethernet_10g|Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_link_fault_detection:rx_eth_link_fault_detection                                                                                                                                                                                                                            ; altera_eth_link_fault_detection                              ; Eth_10gmac       ;
;                |altera_eth_link_fault_generation:tx_eth_link_fault_generation|                             ; 57.7 (57.7)          ; 57.9 (57.9)                      ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 85 (85)             ; 68 (68)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Ethernet_10g|Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_link_fault_generation:tx_eth_link_fault_generation                                                                                                                                                                                                                          ; altera_eth_link_fault_generation                             ; Eth_10gmac       ;
;                |altera_eth_packet_formatter:tx_eth_packet_formatter|                                       ; 41.8 (41.8)          ; 43.8 (43.8)                      ; 1.9 (1.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 36 (36)             ; 75 (75)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Ethernet_10g|Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_packet_formatter:tx_eth_packet_formatter                                                                                                                                                                                                                                    ; altera_eth_packet_formatter                                  ; Eth_10gmac       ;
;                |altera_eth_packet_overflow_control:rx_eth_packet_overflow_control|                         ; 4.0 (4.0)            ; 4.5 (4.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Ethernet_10g|Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_packet_overflow_control:rx_eth_packet_overflow_control                                                                                                                                                                                                                      ; altera_eth_packet_overflow_control                           ; Eth_10gmac       ;
;                |altera_eth_packet_underflow_control:tx_eth_packet_underflow_control|                       ; 4.2 (4.2)            ; 4.2 (4.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Ethernet_10g|Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_packet_underflow_control:tx_eth_packet_underflow_control                                                                                                                                                                                                                    ; altera_eth_packet_underflow_control                          ; Eth_10gmac       ;
;                |altera_eth_pad_inserter:tx_eth_pad_inserter|                                               ; 46.3 (46.3)          ; 47.2 (47.2)                      ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (24)             ; 78 (78)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Ethernet_10g|Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_pad_inserter:tx_eth_pad_inserter                                                                                                                                                                                                                                            ; altera_eth_pad_inserter                                      ; Eth_10gmac       ;
;                |altera_eth_pause_beat_conversion:tx_eth_pause_beat_conversion|                             ; 167.1 (48.9)         ; 203.3 (55.9)                     ; 36.2 (7.0)                                        ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 295 (101)           ; 308 (35)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Ethernet_10g|Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_pause_beat_conversion:tx_eth_pause_beat_conversion                                                                                                                                                                                                                          ; altera_eth_pause_beat_conversion                             ; Eth_10gmac       ;
;                   |altera_std_synchronizer:select_synchronizer|                                            ; 1.2 (1.2)            ; 1.3 (1.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Ethernet_10g|Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_pause_beat_conversion:tx_eth_pause_beat_conversion|altera_std_synchronizer:select_synchronizer                                                                                                                                                                              ; altera_std_synchronizer                                      ; work             ;
;                   |altera_std_synchronizer:select_synchronizer2|                                           ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Ethernet_10g|Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_pause_beat_conversion:tx_eth_pause_beat_conversion|altera_std_synchronizer:select_synchronizer2                                                                                                                                                                             ; altera_std_synchronizer                                      ; work             ;
;                   |lpm_mult:mutiplyer00|                                                                   ; 15.7 (0.0)           ; 16.5 (0.0)                       ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 11 (0)              ; 8 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Ethernet_10g|Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_pause_beat_conversion:tx_eth_pause_beat_conversion|lpm_mult:mutiplyer00                                                                                                                                                                                                     ; lpm_mult                                                     ; work             ;
;                      |multcore:mult_core|                                                                  ; 15.7 (0.0)           ; 16.5 (0.0)                       ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 11 (0)              ; 8 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Ethernet_10g|Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_pause_beat_conversion:tx_eth_pause_beat_conversion|lpm_mult:mutiplyer00|multcore:mult_core                                                                                                                                                                                  ; multcore                                                     ; work             ;
;                         |altshift_taps:romout_rtl_0|                                                       ; 15.7 (0.0)           ; 16.5 (0.0)                       ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 11 (0)              ; 8 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Ethernet_10g|Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_pause_beat_conversion:tx_eth_pause_beat_conversion|lpm_mult:mutiplyer00|multcore:mult_core|altshift_taps:romout_rtl_0                                                                                                                                                       ; altshift_taps                                                ; work             ;
;                            |shift_taps_6c81:auto_generated|                                                ; 15.7 (1.3)           ; 16.5 (1.8)                       ; 0.8 (0.5)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 11 (3)              ; 8 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Ethernet_10g|Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_pause_beat_conversion:tx_eth_pause_beat_conversion|lpm_mult:mutiplyer00|multcore:mult_core|altshift_taps:romout_rtl_0|shift_taps_6c81:auto_generated                                                                                                                        ; shift_taps_6c81                                              ; work             ;
;                               |altsyncram_9tg1:altsyncram4|                                                ; 10.3 (10.3)          ; 10.8 (10.8)                      ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 10.0 (10.0)          ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Ethernet_10g|Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_pause_beat_conversion:tx_eth_pause_beat_conversion|lpm_mult:mutiplyer00|multcore:mult_core|altshift_taps:romout_rtl_0|shift_taps_6c81:auto_generated|altsyncram_9tg1:altsyncram4                                                                                            ; altsyncram_9tg1                                              ; work             ;
;                               |cntr_d2h:cntr5|                                                             ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Ethernet_10g|Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_pause_beat_conversion:tx_eth_pause_beat_conversion|lpm_mult:mutiplyer00|multcore:mult_core|altshift_taps:romout_rtl_0|shift_taps_6c81:auto_generated|cntr_d2h:cntr5                                                                                                         ; cntr_d2h                                                     ; work             ;
;                               |cntr_qif:cntr1|                                                             ; 2.5 (2.5)            ; 2.5 (2.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Ethernet_10g|Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_pause_beat_conversion:tx_eth_pause_beat_conversion|lpm_mult:mutiplyer00|multcore:mult_core|altshift_taps:romout_rtl_0|shift_taps_6c81:auto_generated|cntr_qif:cntr1                                                                                                         ; cntr_qif                                                     ; work             ;
;                   |lpm_mult:mutiplyer01|                                                                   ; 26.6 (0.0)           ; 36.1 (0.0)                       ; 9.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 45 (0)              ; 73 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Ethernet_10g|Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_pause_beat_conversion:tx_eth_pause_beat_conversion|lpm_mult:mutiplyer01                                                                                                                                                                                                     ; lpm_mult                                                     ; work             ;
;                      |altshift:external_latency_ffs|                                                       ; 5.2 (5.2)            ; 7.2 (7.2)                        ; 2.0 (2.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 21 (21)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Ethernet_10g|Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_pause_beat_conversion:tx_eth_pause_beat_conversion|lpm_mult:mutiplyer01|altshift:external_latency_ffs                                                                                                                                                                       ; altshift                                                     ; work             ;
;                      |multcore:mult_core|                                                                  ; 21.4 (9.7)           ; 28.9 (14.1)                      ; 7.5 (4.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 45 (16)             ; 52 (28)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Ethernet_10g|Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_pause_beat_conversion:tx_eth_pause_beat_conversion|lpm_mult:mutiplyer01|multcore:mult_core                                                                                                                                                                                  ; multcore                                                     ; work             ;
;                         |mpar_add:padder|                                                                  ; 11.7 (0.0)           ; 14.8 (0.0)                       ; 3.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 29 (0)              ; 24 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Ethernet_10g|Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_pause_beat_conversion:tx_eth_pause_beat_conversion|lpm_mult:mutiplyer01|multcore:mult_core|mpar_add:padder                                                                                                                                                                  ; mpar_add                                                     ; work             ;
;                            |lpm_add_sub:adder[0]|                                                          ; 4.5 (0.0)            ; 5.8 (0.0)                        ; 1.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (0)               ; 12 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Ethernet_10g|Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_pause_beat_conversion:tx_eth_pause_beat_conversion|lpm_mult:mutiplyer01|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                                                                                                             ; lpm_add_sub                                                  ; work             ;
;                               |add_sub_n9i:auto_generated|                                                 ; 4.5 (4.5)            ; 5.8 (5.8)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Ethernet_10g|Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_pause_beat_conversion:tx_eth_pause_beat_conversion|lpm_mult:mutiplyer01|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_n9i:auto_generated                                                                                                                  ; add_sub_n9i                                                  ; work             ;
;                            |lpm_add_sub:adder[1]|                                                          ; 3.8 (0.0)            ; 5.7 (0.0)                        ; 1.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (0)               ; 12 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Ethernet_10g|Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_pause_beat_conversion:tx_eth_pause_beat_conversion|lpm_mult:mutiplyer01|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                                                                                                             ; lpm_add_sub                                                  ; work             ;
;                               |add_sub_n9i:auto_generated|                                                 ; 3.8 (3.8)            ; 5.7 (5.7)                        ; 1.8 (1.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Ethernet_10g|Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_pause_beat_conversion:tx_eth_pause_beat_conversion|lpm_mult:mutiplyer01|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_n9i:auto_generated                                                                                                                  ; add_sub_n9i                                                  ; work             ;
;                            |mpar_add:sub_par_add|                                                          ; 3.3 (0.0)            ; 3.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Ethernet_10g|Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_pause_beat_conversion:tx_eth_pause_beat_conversion|lpm_mult:mutiplyer01|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                                                                                                             ; mpar_add                                                     ; work             ;
;                               |lpm_add_sub:adder[0]|                                                       ; 3.3 (0.0)            ; 3.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Ethernet_10g|Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_pause_beat_conversion:tx_eth_pause_beat_conversion|lpm_mult:mutiplyer01|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                                                                                                                        ; lpm_add_sub                                                  ; work             ;
;                                  |add_sub_cah:auto_generated|                                              ; 3.3 (3.3)            ; 3.3 (3.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (13)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Ethernet_10g|Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_pause_beat_conversion:tx_eth_pause_beat_conversion|lpm_mult:mutiplyer01|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_cah:auto_generated                                                                                             ; add_sub_cah                                                  ; work             ;
;                   |lpm_mult:mutiplyer10|                                                                   ; 32.2 (0.0)           ; 44.0 (0.0)                       ; 11.8 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 59 (0)              ; 87 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Ethernet_10g|Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_pause_beat_conversion:tx_eth_pause_beat_conversion|lpm_mult:mutiplyer10                                                                                                                                                                                                     ; lpm_mult                                                     ; work             ;
;                      |altshift:external_latency_ffs|                                                       ; 6.0 (6.0)            ; 7.6 (7.6)                        ; 1.6 (1.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 23 (23)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Ethernet_10g|Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_pause_beat_conversion:tx_eth_pause_beat_conversion|lpm_mult:mutiplyer10|altshift:external_latency_ffs                                                                                                                                                                       ; altshift                                                     ; work             ;
;                      |multcore:mult_core|                                                                  ; 26.2 (12.2)          ; 36.4 (18.6)                      ; 10.2 (6.4)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 59 (24)             ; 64 (36)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Ethernet_10g|Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_pause_beat_conversion:tx_eth_pause_beat_conversion|lpm_mult:mutiplyer10|multcore:mult_core                                                                                                                                                                                  ; multcore                                                     ; work             ;
;                         |mpar_add:padder|                                                                  ; 14.1 (0.0)           ; 17.8 (0.0)                       ; 3.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 35 (0)              ; 28 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Ethernet_10g|Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_pause_beat_conversion:tx_eth_pause_beat_conversion|lpm_mult:mutiplyer10|multcore:mult_core|mpar_add:padder                                                                                                                                                                  ; mpar_add                                                     ; work             ;
;                            |lpm_add_sub:adder[0]|                                                          ; 5.6 (0.0)            ; 6.8 (0.0)                        ; 1.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (0)              ; 14 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Ethernet_10g|Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_pause_beat_conversion:tx_eth_pause_beat_conversion|lpm_mult:mutiplyer10|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                                                                                                             ; lpm_add_sub                                                  ; work             ;
;                               |add_sub_n9i:auto_generated|                                                 ; 5.6 (5.6)            ; 6.8 (6.8)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Ethernet_10g|Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_pause_beat_conversion:tx_eth_pause_beat_conversion|lpm_mult:mutiplyer10|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_n9i:auto_generated                                                                                                                  ; add_sub_n9i                                                  ; work             ;
;                            |lpm_add_sub:adder[1]|                                                          ; 4.7 (0.0)            ; 7.2 (0.0)                        ; 2.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (0)              ; 14 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Ethernet_10g|Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_pause_beat_conversion:tx_eth_pause_beat_conversion|lpm_mult:mutiplyer10|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                                                                                                             ; lpm_add_sub                                                  ; work             ;
;                               |add_sub_n9i:auto_generated|                                                 ; 4.7 (4.7)            ; 7.2 (7.2)                        ; 2.5 (2.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Ethernet_10g|Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_pause_beat_conversion:tx_eth_pause_beat_conversion|lpm_mult:mutiplyer10|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_n9i:auto_generated                                                                                                                  ; add_sub_n9i                                                  ; work             ;
;                            |mpar_add:sub_par_add|                                                          ; 3.8 (0.0)            ; 3.8 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Ethernet_10g|Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_pause_beat_conversion:tx_eth_pause_beat_conversion|lpm_mult:mutiplyer10|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                                                                                                             ; mpar_add                                                     ; work             ;
;                               |lpm_add_sub:adder[0]|                                                       ; 3.8 (0.0)            ; 3.8 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Ethernet_10g|Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_pause_beat_conversion:tx_eth_pause_beat_conversion|lpm_mult:mutiplyer10|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                                                                                                                        ; lpm_add_sub                                                  ; work             ;
;                                  |add_sub_cah:auto_generated|                                              ; 3.8 (3.8)            ; 3.8 (3.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (15)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Ethernet_10g|Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_pause_beat_conversion:tx_eth_pause_beat_conversion|lpm_mult:mutiplyer10|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_cah:auto_generated                                                                                             ; add_sub_cah                                                  ; work             ;
;                   |lpm_mult:mutiplyer11|                                                                   ; 41.7 (0.0)           ; 48.8 (0.0)                       ; 7.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 77 (0)              ; 101 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Ethernet_10g|Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_pause_beat_conversion:tx_eth_pause_beat_conversion|lpm_mult:mutiplyer11                                                                                                                                                                                                     ; lpm_mult                                                     ; work             ;
;                      |altshift:external_latency_ffs|                                                       ; 6.3 (6.3)            ; 6.3 (6.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 25 (25)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Ethernet_10g|Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_pause_beat_conversion:tx_eth_pause_beat_conversion|lpm_mult:mutiplyer11|altshift:external_latency_ffs                                                                                                                                                                       ; altshift                                                     ; work             ;
;                      |multcore:mult_core|                                                                  ; 35.3 (18.3)          ; 42.5 (22.8)                      ; 7.2 (4.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 77 (36)             ; 76 (44)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Ethernet_10g|Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_pause_beat_conversion:tx_eth_pause_beat_conversion|lpm_mult:mutiplyer11|multcore:mult_core                                                                                                                                                                                  ; multcore                                                     ; work             ;
;                         |mpar_add:padder|                                                                  ; 17.0 (0.0)           ; 19.8 (0.0)                       ; 2.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 41 (0)              ; 32 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Ethernet_10g|Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_pause_beat_conversion:tx_eth_pause_beat_conversion|lpm_mult:mutiplyer11|multcore:mult_core|mpar_add:padder                                                                                                                                                                  ; mpar_add                                                     ; work             ;
;                            |lpm_add_sub:adder[0]|                                                          ; 7.0 (0.0)            ; 7.8 (0.0)                        ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (0)              ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Ethernet_10g|Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_pause_beat_conversion:tx_eth_pause_beat_conversion|lpm_mult:mutiplyer11|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                                                                                                             ; lpm_add_sub                                                  ; work             ;
;                               |add_sub_n9i:auto_generated|                                                 ; 7.0 (7.0)            ; 7.8 (7.8)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (12)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Ethernet_10g|Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_pause_beat_conversion:tx_eth_pause_beat_conversion|lpm_mult:mutiplyer11|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_n9i:auto_generated                                                                                                                  ; add_sub_n9i                                                  ; work             ;
;                            |lpm_add_sub:adder[1]|                                                          ; 5.7 (0.0)            ; 7.6 (0.0)                        ; 1.9 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (0)              ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Ethernet_10g|Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_pause_beat_conversion:tx_eth_pause_beat_conversion|lpm_mult:mutiplyer11|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                                                                                                             ; lpm_add_sub                                                  ; work             ;
;                               |add_sub_n9i:auto_generated|                                                 ; 5.7 (5.7)            ; 7.6 (7.6)                        ; 1.9 (1.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (12)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Ethernet_10g|Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_pause_beat_conversion:tx_eth_pause_beat_conversion|lpm_mult:mutiplyer11|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_n9i:auto_generated                                                                                                                  ; add_sub_n9i                                                  ; work             ;
;                            |mpar_add:sub_par_add|                                                          ; 4.3 (0.0)            ; 4.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Ethernet_10g|Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_pause_beat_conversion:tx_eth_pause_beat_conversion|lpm_mult:mutiplyer11|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                                                                                                             ; mpar_add                                                     ; work             ;
;                               |lpm_add_sub:adder[0]|                                                       ; 4.3 (0.0)            ; 4.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Ethernet_10g|Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_pause_beat_conversion:tx_eth_pause_beat_conversion|lpm_mult:mutiplyer11|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                                                                                                                        ; lpm_add_sub                                                  ; work             ;
;                                  |add_sub_cah:auto_generated|                                              ; 4.3 (4.3)            ; 4.3 (4.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Ethernet_10g|Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_pause_beat_conversion:tx_eth_pause_beat_conversion|lpm_mult:mutiplyer11|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_cah:auto_generated                                                                                             ; add_sub_cah                                                  ; work             ;
;                |altera_eth_pkt_backpressure_control:tx_eth_pkt_backpressure_control|                       ; 23.6 (23.6)          ; 26.2 (26.2)                      ; 2.6 (2.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 45 (45)             ; 35 (35)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Ethernet_10g|Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_pkt_backpressure_control:tx_eth_pkt_backpressure_control                                                                                                                                                                                                                    ; altera_eth_pkt_backpressure_control                          ; Eth_10gmac       ;
;                |altera_eth_xgmii_termination:tx_eth_xgmii_termination|                                     ; 47.8 (47.8)          ; 49.9 (49.9)                      ; 2.2 (2.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 101 (101)           ; 55 (55)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Ethernet_10g|Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_xgmii_termination:tx_eth_xgmii_termination                                                                                                                                                                                                                                  ; altera_eth_xgmii_termination                                 ; Eth_10gmac       ;
;                |altera_reset_controller:rst_controller_001|                                                ; 0.7 (0.0)            ; 1.5 (0.0)                        ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Ethernet_10g|Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_reset_controller:rst_controller_001                                                                                                                                                                                                                                             ; altera_reset_controller                                      ; Eth_10gmac       ;
;                   |altera_reset_synchronizer:alt_rst_sync_uq1|                                             ; 0.7 (0.7)            ; 1.5 (1.5)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Ethernet_10g|Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                  ; altera_reset_synchronizer                                    ; Eth_10gmac       ;
;                |altera_reset_controller:rst_controller_002|                                                ; 0.0 (0.0)            ; 1.5 (0.0)                        ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Ethernet_10g|Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_reset_controller:rst_controller_002                                                                                                                                                                                                                                             ; altera_reset_controller                                      ; Eth_10gmac       ;
;                   |altera_reset_synchronizer:alt_rst_sync_uq1|                                             ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Ethernet_10g|Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                  ; altera_reset_synchronizer                                    ; Eth_10gmac       ;
;       |Eth_top:Eth_top_inst|                                                                               ; 320.3 (2.7)          ; 395.9 (26.2)                     ; 76.6 (23.5)                                       ; 1.0 (0.0)                        ; 0.0 (0.0)            ; 584 (8)             ; 586 (52)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Ethernet_10g|Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst                                                                                                                                                                                                                                                                                                                                                           ; Eth_top                                                      ; work             ;
;          |Eth_10g_receive_from_10gmac:Eth_10g_receive_from_10gmac_inst|                                    ; 72.4 (72.4)          ; 100.4 (100.4)                    ; 28.0 (28.0)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 123 (123)           ; 167 (167)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Ethernet_10g|Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_receive_from_10gmac:Eth_10g_receive_from_10gmac_inst                                                                                                                                                                                                                                                                                              ; Eth_10g_receive_from_10gmac                                  ; work             ;
;          |Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|                                              ; 245.2 (27.1)         ; 269.3 (27.7)                     ; 25.1 (0.7)                                        ; 1.0 (0.1)                        ; 0.0 (0.0)            ; 453 (54)            ; 367 (58)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Ethernet_10g|Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst                                                                                                                                                                                                                                                                                                        ; Eth_10g_send_to_10gmac                                       ; work             ;
;             |arp_send_to_10gmac:arp_send_to_10gmac_inst|                                                   ; 59.3 (59.3)          ; 60.2 (60.2)                      ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 113 (113)           ; 112 (112)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Ethernet_10g|Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|arp_send_to_10gmac:arp_send_to_10gmac_inst                                                                                                                                                                                                                                                             ; arp_send_to_10gmac                                           ; work             ;
;             |udp_send_to_10gmac:udp_send_to_10gmac_inst|                                                   ; 158.9 (158.9)        ; 181.4 (181.4)                    ; 23.4 (23.4)                                       ; 0.9 (0.9)                        ; 0.0 (0.0)            ; 286 (286)           ; 197 (197)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Ethernet_10g|Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|udp_send_to_10gmac:udp_send_to_10gmac_inst                                                                                                                                                                                                                                                             ; udp_send_to_10gmac                                           ; work             ;
;    |SPI_LMK04906_Config:SPI_LMK04906_Config_inst|                                                          ; 152.0 (152.0)        ; 159.0 (159.0)                    ; 7.0 (7.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 240 (240)           ; 110 (110)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Ethernet_10g|SPI_LMK04906_Config:SPI_LMK04906_Config_inst                                                                                                                                                                                                                                                                                                                                                                ; SPI_LMK04906_Config                                          ; work             ;
;    |pll:pll_inst|                                                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Ethernet_10g|pll:pll_inst                                                                                                                                                                                                                                                                                                                                                                                                ; pll                                                          ; pll              ;
;       |pll_0002:pll_inst|                                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Ethernet_10g|pll:pll_inst|pll_0002:pll_inst                                                                                                                                                                                                                                                                                                                                                                              ; pll_0002                                                     ; pll              ;
;          |altera_pll:altera_pll_i|                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Ethernet_10g|pll:pll_inst|pll_0002:pll_inst|altera_pll:altera_pll_i                                                                                                                                                                                                                                                                                                                                                      ; altera_pll                                                   ; work             ;
;    |tx_fifo:tx_fifo_inst|                                                                                  ; 27.4 (0.0)           ; 46.6 (0.0)                       ; 19.2 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 43 (0)              ; 100 (0)                   ; 0 (0)         ; 16384             ; 2     ; 0          ; 0    ; 0            ; |Ethernet_10g|tx_fifo:tx_fifo_inst                                                                                                                                                                                                                                                                                                                                                                                        ; tx_fifo                                                      ; work             ;
;       |dcfifo:dcfifo_component|                                                                            ; 27.4 (0.0)           ; 46.6 (0.0)                       ; 19.2 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 43 (0)              ; 100 (0)                   ; 0 (0)         ; 16384             ; 2     ; 0          ; 0    ; 0            ; |Ethernet_10g|tx_fifo:tx_fifo_inst|dcfifo:dcfifo_component                                                                                                                                                                                                                                                                                                                                                                ; dcfifo                                                       ; work             ;
;          |dcfifo_tbv1:auto_generated|                                                                      ; 27.4 (2.5)           ; 46.6 (12.7)                      ; 19.2 (10.2)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 43 (6)              ; 100 (29)                  ; 0 (0)         ; 16384             ; 2     ; 0          ; 0    ; 0            ; |Ethernet_10g|tx_fifo:tx_fifo_inst|dcfifo:dcfifo_component|dcfifo_tbv1:auto_generated                                                                                                                                                                                                                                                                                                                                     ; dcfifo_tbv1                                                  ; work             ;
;             |a_graycounter_ddc:wrptr_g1p|                                                                  ; 7.7 (7.7)            ; 8.0 (8.0)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (13)             ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Ethernet_10g|tx_fifo:tx_fifo_inst|dcfifo:dcfifo_component|dcfifo_tbv1:auto_generated|a_graycounter_ddc:wrptr_g1p                                                                                                                                                                                                                                                                                                         ; a_graycounter_ddc                                            ; work             ;
;             |a_graycounter_hv6:rdptr_g1p|                                                                  ; 9.3 (9.3)            ; 9.7 (9.7)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Ethernet_10g|tx_fifo:tx_fifo_inst|dcfifo:dcfifo_component|dcfifo_tbv1:auto_generated|a_graycounter_hv6:rdptr_g1p                                                                                                                                                                                                                                                                                                         ; a_graycounter_hv6                                            ; work             ;
;             |alt_synch_pipe_0ol:rs_dgwp|                                                                   ; 2.8 (0.0)            ; 5.7 (0.0)                        ; 2.9 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 18 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Ethernet_10g|tx_fifo:tx_fifo_inst|dcfifo:dcfifo_component|dcfifo_tbv1:auto_generated|alt_synch_pipe_0ol:rs_dgwp                                                                                                                                                                                                                                                                                                          ; alt_synch_pipe_0ol                                           ; work             ;
;                |dffpipe_hd9:dffpipe15|                                                                     ; 2.8 (2.8)            ; 5.7 (5.7)                        ; 2.9 (2.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Ethernet_10g|tx_fifo:tx_fifo_inst|dcfifo:dcfifo_component|dcfifo_tbv1:auto_generated|alt_synch_pipe_0ol:rs_dgwp|dffpipe_hd9:dffpipe15                                                                                                                                                                                                                                                                                    ; dffpipe_hd9                                                  ; work             ;
;             |alt_synch_pipe_1ol:ws_dgrp|                                                                   ; 1.8 (0.0)            ; 6.3 (0.0)                        ; 4.6 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 18 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Ethernet_10g|tx_fifo:tx_fifo_inst|dcfifo:dcfifo_component|dcfifo_tbv1:auto_generated|alt_synch_pipe_1ol:ws_dgrp                                                                                                                                                                                                                                                                                                          ; alt_synch_pipe_1ol                                           ; work             ;
;                |dffpipe_id9:dffpipe18|                                                                     ; 1.8 (1.8)            ; 6.3 (6.3)                        ; 4.6 (4.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Ethernet_10g|tx_fifo:tx_fifo_inst|dcfifo:dcfifo_component|dcfifo_tbv1:auto_generated|alt_synch_pipe_1ol:ws_dgrp|dffpipe_id9:dffpipe18                                                                                                                                                                                                                                                                                    ; dffpipe_id9                                                  ; work             ;
;             |altsyncram_4kh1:fifo_ram|                                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 16384             ; 2     ; 0          ; 0    ; 0            ; |Ethernet_10g|tx_fifo:tx_fifo_inst|dcfifo:dcfifo_component|dcfifo_tbv1:auto_generated|altsyncram_4kh1:fifo_ram                                                                                                                                                                                                                                                                                                            ; altsyncram_4kh1                                              ; work             ;
;             |cmpr_306:rdempty_eq_comp|                                                                     ; 1.8 (1.8)            ; 1.8 (1.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Ethernet_10g|tx_fifo:tx_fifo_inst|dcfifo:dcfifo_component|dcfifo_tbv1:auto_generated|cmpr_306:rdempty_eq_comp                                                                                                                                                                                                                                                                                                            ; cmpr_306                                                     ; work             ;
;             |cmpr_306:wrfull_eq_comp|                                                                      ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Ethernet_10g|tx_fifo:tx_fifo_inst|dcfifo:dcfifo_component|dcfifo_tbv1:auto_generated|cmpr_306:wrfull_eq_comp                                                                                                                                                                                                                                                                                                             ; cmpr_306                                                     ; work             ;
;             |dffpipe_3dc:rdaclr|                                                                           ; 0.1 (0.1)            ; 1.0 (1.0)                        ; 0.9 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Ethernet_10g|tx_fifo:tx_fifo_inst|dcfifo:dcfifo_component|dcfifo_tbv1:auto_generated|dffpipe_3dc:rdaclr                                                                                                                                                                                                                                                                                                                  ; dffpipe_3dc                                                  ; work             ;
;    |tx_src:tx_src_inst|                                                                                    ; 21.2 (21.2)          ; 44.4 (44.4)                      ; 23.2 (23.2)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 33 (33)             ; 91 (91)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Ethernet_10g|tx_src:tx_src_inst                                                                                                                                                                                                                                                                                                                                                                                          ; tx_src                                                       ; work             ;
+------------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------+------------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                                                                    ;
+-------------------------+----------+----+------+------+------+---------------+----+------------+-------------+------+------+-------+--------+--------+-----------------+
; Name                    ; Pin Type ; D1 ; D2   ; D3_0 ; D3_1 ; T4 (DDIO_MUX) ; D4 ; T8_0 (DQS) ; T8_1 (NDQS) ; D5   ; D6   ; D6 OE ; D5 OCT ; D6 OCT ; T11 (Postamble) ;
+-------------------------+----------+----+------+------+------+---------------+----+------------+-------------+------+------+-------+--------+--------+-----------------+
; LMK04906_CLK            ; Output   ; -- ; --   ; --   ; --   ; --            ; -- ; --         ; --          ; (0)  ; (0)  ; (31)  ; --     ; --     ; --              ;
; LMK04906_DATAIN         ; Output   ; -- ; --   ; --   ; --   ; --            ; -- ; --         ; --          ; (0)  ; (0)  ; (31)  ; --     ; --     ; --              ;
; LMK04906_LE             ; Output   ; -- ; --   ; --   ; --   ; --            ; -- ; --         ; --          ; (0)  ; (0)  ; (31)  ; --     ; --     ; --              ;
; sample_clk              ; Output   ; -- ; --   ; --   ; --   ; --            ; -- ; --         ; --          ; (0)  ; (0)  ; (31)  ; --     ; --     ; --              ;
; tx_serial_data_0_sig    ; Output   ; -- ; --   ; --   ; --   ; --            ; -- ; --         ; --          ; (0)  ; (0)  ; (31)  ; --     ; --     ; --              ;
; OSC_50_B3B              ; Input    ; -- ; (0)  ; (0)  ; (0)  ; --            ; -- ; --         ; --          ; --   ; --   ; --    ; --     ; --     ; --              ;
; rst_n                   ; Input    ; -- ; (0)  ; --   ; (0)  ; --            ; -- ; --         ; --          ; --   ; --   ; --    ; --     ; --     ; --              ;
; pll_ref_clk_sig         ; Input    ; -- ; (0)  ; (0)  ; --   ; --            ; -- ; --         ; --          ; --   ; --   ; --    ; --     ; --     ; --              ;
; rx_serial_data_0_sig    ; Input    ; -- ; (0)  ; (0)  ; --   ; --            ; -- ; --         ; --          ; --   ; --   ; --    ; --     ; --     ; --              ;
; tx_serial_data_0_sig(n) ; Output   ; -- ; --   ; --   ; --   ; --            ; -- ; --         ; --          ; (0)  ; (0)  ; (0)   ; --     ; --     ; --              ;
; pll_ref_clk_sig(n)      ; Input    ; -- ; (0)  ; (0)  ; --   ; --            ; -- ; --         ; --          ; --   ; --   ; --    ; --     ; --     ; --              ;
; rx_serial_data_0_sig(n) ; Input    ; -- ; (0)  ; (0)  ; --   ; --            ; -- ; --         ; --          ; --   ; --   ; --    ; --     ; --     ; --              ;
+-------------------------+----------+----+------+------+------+---------------+----+------------+-------------+------+------+-------+--------+--------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                                                                                                                                                                                                                                 ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                                                                                                                                                                                                                                              ; Pad To Core Index ; Setting ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; OSC_50_B3B                                                                                                                                                                                                                                                                                                                                       ;                   ;         ;
;      - SPI_LMK04906_Config:SPI_LMK04906_Config_inst|clk_cnt[0]                                                                                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - SPI_LMK04906_Config:SPI_LMK04906_Config_inst|clk_cnt[1]                                                                                                                                                                                                                                                                                   ; 0                 ; 0       ;
; rst_n                                                                                                                                                                                                                                                                                                                                            ;                   ;         ;
;      - SPI_LMK04906_Config:SPI_LMK04906_Config_inst|clk_cnt[0]                                                                                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - SPI_LMK04906_Config:SPI_LMK04906_Config_inst|clk_cnt[1]                                                                                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - SPI_LMK04906_Config:SPI_LMK04906_Config_inst|tick[0]                                                                                                                                                                                                                                                                                      ; 1                 ; 0       ;
;      - SPI_LMK04906_Config:SPI_LMK04906_Config_inst|tick[1]                                                                                                                                                                                                                                                                                      ; 1                 ; 0       ;
;      - SPI_LMK04906_Config:SPI_LMK04906_Config_inst|tick[2]                                                                                                                                                                                                                                                                                      ; 1                 ; 0       ;
;      - SPI_LMK04906_Config:SPI_LMK04906_Config_inst|tick[3]                                                                                                                                                                                                                                                                                      ; 1                 ; 0       ;
;      - SPI_LMK04906_Config:SPI_LMK04906_Config_inst|tick[4]                                                                                                                                                                                                                                                                                      ; 1                 ; 0       ;
;      - SPI_LMK04906_Config:SPI_LMK04906_Config_inst|tick[5]                                                                                                                                                                                                                                                                                      ; 1                 ; 0       ;
;      - SPI_LMK04906_Config:SPI_LMK04906_Config_inst|reg_data[22]                                                                                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - SPI_LMK04906_Config:SPI_LMK04906_Config_inst|reg_data[21]                                                                                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - SPI_LMK04906_Config:SPI_LMK04906_Config_inst|reg_data[20]                                                                                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - SPI_LMK04906_Config:SPI_LMK04906_Config_inst|reg_data[19]                                                                                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - SPI_LMK04906_Config:SPI_LMK04906_Config_inst|reg_data[18]                                                                                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - SPI_LMK04906_Config:SPI_LMK04906_Config_inst|reg_data[17]                                                                                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - SPI_LMK04906_Config:SPI_LMK04906_Config_inst|reg_data[16]                                                                                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - SPI_LMK04906_Config:SPI_LMK04906_Config_inst|reg_data[15]                                                                                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - SPI_LMK04906_Config:SPI_LMK04906_Config_inst|reg_data[14]                                                                                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - SPI_LMK04906_Config:SPI_LMK04906_Config_inst|reg_data[13]                                                                                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - SPI_LMK04906_Config:SPI_LMK04906_Config_inst|reg_data[12]                                                                                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - SPI_LMK04906_Config:SPI_LMK04906_Config_inst|reg_data[11]                                                                                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - SPI_LMK04906_Config:SPI_LMK04906_Config_inst|reg_data[10]                                                                                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - SPI_LMK04906_Config:SPI_LMK04906_Config_inst|reg_data[9]                                                                                                                                                                                                                                                                                  ; 1                 ; 0       ;
;      - SPI_LMK04906_Config:SPI_LMK04906_Config_inst|reg_data[8]                                                                                                                                                                                                                                                                                  ; 1                 ; 0       ;
;      - SPI_LMK04906_Config:SPI_LMK04906_Config_inst|reg_data[7]                                                                                                                                                                                                                                                                                  ; 1                 ; 0       ;
;      - SPI_LMK04906_Config:SPI_LMK04906_Config_inst|reg_data[6]                                                                                                                                                                                                                                                                                  ; 1                 ; 0       ;
;      - SPI_LMK04906_Config:SPI_LMK04906_Config_inst|reg_data[5]                                                                                                                                                                                                                                                                                  ; 1                 ; 0       ;
;      - SPI_LMK04906_Config:SPI_LMK04906_Config_inst|reg_data[4]                                                                                                                                                                                                                                                                                  ; 1                 ; 0       ;
;      - SPI_LMK04906_Config:SPI_LMK04906_Config_inst|reg_data[29]                                                                                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - SPI_LMK04906_Config:SPI_LMK04906_Config_inst|reg_data[3]                                                                                                                                                                                                                                                                                  ; 1                 ; 0       ;
;      - SPI_LMK04906_Config:SPI_LMK04906_Config_inst|reg_data[31]                                                                                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - SPI_LMK04906_Config:SPI_LMK04906_Config_inst|reg_data[23]                                                                                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - SPI_LMK04906_Config:SPI_LMK04906_Config_inst|reg_data[24]                                                                                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - SPI_LMK04906_Config:SPI_LMK04906_Config_inst|reg_data[25]                                                                                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - SPI_LMK04906_Config:SPI_LMK04906_Config_inst|reg_data[1]                                                                                                                                                                                                                                                                                  ; 1                 ; 0       ;
;      - SPI_LMK04906_Config:SPI_LMK04906_Config_inst|reg_data[26]                                                                                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - SPI_LMK04906_Config:SPI_LMK04906_Config_inst|reg_data[30]                                                                                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - SPI_LMK04906_Config:SPI_LMK04906_Config_inst|reg_data[28]                                                                                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - SPI_LMK04906_Config:SPI_LMK04906_Config_inst|reg_data[2]                                                                                                                                                                                                                                                                                  ; 1                 ; 0       ;
;      - SPI_LMK04906_Config:SPI_LMK04906_Config_inst|reg_data[27]                                                                                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gbaser_phy:Eth_10gbaser_phy_inst|altera_xcvr_10gbaser:eth_10gbaser_phy_inst|sv_xcvr_10gbaser_nr:xv_xcvr_10gbaser_nr_inst|altera_xcvr_reset_control:gen_embedded_reset.reset_controller|alt_xcvr_reset_counter:g_rx.g_rx[0].g_rx.counter_rx_digitalreset|count[5]          ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gbaser_phy:Eth_10gbaser_phy_inst|altera_xcvr_10gbaser:eth_10gbaser_phy_inst|sv_xcvr_10gbaser_nr:xv_xcvr_10gbaser_nr_inst|altera_xcvr_reset_control:gen_embedded_reset.reset_controller|alt_xcvr_reset_counter:g_rx.g_rx[0].g_rx.counter_rx_digitalreset|count[6]          ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gbaser_phy:Eth_10gbaser_phy_inst|altera_xcvr_10gbaser:eth_10gbaser_phy_inst|sv_xcvr_10gbaser_nr:xv_xcvr_10gbaser_nr_inst|altera_xcvr_reset_control:gen_embedded_reset.reset_controller|alt_xcvr_reset_counter:g_rx.g_rx[0].g_rx.counter_rx_digitalreset|count[7]          ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gbaser_phy:Eth_10gbaser_phy_inst|altera_xcvr_10gbaser:eth_10gbaser_phy_inst|sv_xcvr_10gbaser_nr:xv_xcvr_10gbaser_nr_inst|altera_xcvr_reset_control:gen_embedded_reset.reset_controller|alt_xcvr_reset_counter:g_rx.g_rx[0].g_rx.counter_rx_digitalreset|count[9]          ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gbaser_phy:Eth_10gbaser_phy_inst|altera_xcvr_10gbaser:eth_10gbaser_phy_inst|sv_xcvr_10gbaser_nr:xv_xcvr_10gbaser_nr_inst|altera_xcvr_reset_control:gen_embedded_reset.reset_controller|alt_xcvr_reset_counter:g_rx.g_rx[0].g_rx.counter_rx_digitalreset|count[8]          ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gbaser_phy:Eth_10gbaser_phy_inst|altera_xcvr_10gbaser:eth_10gbaser_phy_inst|sv_xcvr_10gbaser_nr:xv_xcvr_10gbaser_nr_inst|altera_xcvr_reset_control:gen_embedded_reset.reset_controller|alt_xcvr_reset_counter:g_rx.g_rx[0].g_rx.counter_rx_digitalreset|count[0]          ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gbaser_phy:Eth_10gbaser_phy_inst|altera_xcvr_10gbaser:eth_10gbaser_phy_inst|sv_xcvr_10gbaser_nr:xv_xcvr_10gbaser_nr_inst|altera_xcvr_reset_control:gen_embedded_reset.reset_controller|alt_xcvr_reset_counter:g_rx.g_rx[0].g_rx.counter_rx_digitalreset|count[1]          ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gbaser_phy:Eth_10gbaser_phy_inst|altera_xcvr_10gbaser:eth_10gbaser_phy_inst|sv_xcvr_10gbaser_nr:xv_xcvr_10gbaser_nr_inst|altera_xcvr_reset_control:gen_embedded_reset.reset_controller|alt_xcvr_reset_counter:g_rx.g_rx[0].g_rx.counter_rx_digitalreset|count[2]          ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gbaser_phy:Eth_10gbaser_phy_inst|altera_xcvr_10gbaser:eth_10gbaser_phy_inst|sv_xcvr_10gbaser_nr:xv_xcvr_10gbaser_nr_inst|altera_xcvr_reset_control:gen_embedded_reset.reset_controller|alt_xcvr_reset_counter:g_rx.g_rx[0].g_rx.counter_rx_digitalreset|count[3]          ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gbaser_phy:Eth_10gbaser_phy_inst|altera_xcvr_10gbaser:eth_10gbaser_phy_inst|sv_xcvr_10gbaser_nr:xv_xcvr_10gbaser_nr_inst|altera_xcvr_reset_control:gen_embedded_reset.reset_controller|alt_xcvr_reset_counter:g_rx.g_rx[0].g_rx.counter_rx_digitalreset|count[4]          ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|udp_send_to_10gmac:udp_send_to_10gmac_inst|avalon_st_tx_data[28]                                                                                                                                                                     ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|udp_send_to_10gmac:udp_send_to_10gmac_inst|avalon_st_tx_data[16]                                                                                                                                                                     ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|udp_send_to_10gmac:udp_send_to_10gmac_inst|avalon_st_tx_data[26]                                                                                                                                                                     ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|udp_send_to_10gmac:udp_send_to_10gmac_inst|avalon_st_tx_data[20]                                                                                                                                                                     ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|udp_send_to_10gmac:udp_send_to_10gmac_inst|avalon_st_tx_data[21]                                                                                                                                                                     ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|udp_send_to_10gmac:udp_send_to_10gmac_inst|avalon_st_tx_data[22]                                                                                                                                                                     ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|udp_send_to_10gmac:udp_send_to_10gmac_inst|avalon_st_tx_data[23]                                                                                                                                                                     ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|udp_send_to_10gmac:udp_send_to_10gmac_inst|avalon_st_tx_data[24]                                                                                                                                                                     ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|udp_send_to_10gmac:udp_send_to_10gmac_inst|avalon_st_tx_data[19]                                                                                                                                                                     ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|udp_send_to_10gmac:udp_send_to_10gmac_inst|avalon_st_tx_data[29]                                                                                                                                                                     ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|udp_send_to_10gmac:udp_send_to_10gmac_inst|avalon_st_tx_data[30]                                                                                                                                                                     ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|udp_send_to_10gmac:udp_send_to_10gmac_inst|avalon_st_tx_data[31]                                                                                                                                                                     ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|udp_send_to_10gmac:udp_send_to_10gmac_inst|avalon_st_tx_data[25]                                                                                                                                                                     ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|arp_send_to_10gmac:arp_send_to_10gmac_inst|avalon_st_tx_data[10]                                                                                                                                                                     ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|udp_send_to_10gmac:udp_send_to_10gmac_inst|avalon_st_tx_data[2]                                                                                                                                                                      ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|arp_send_to_10gmac:arp_send_to_10gmac_inst|avalon_st_tx_data[0]                                                                                                                                                                      ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|udp_send_to_10gmac:udp_send_to_10gmac_inst|avalon_st_tx_data[0]                                                                                                                                                                      ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gbaser_phy:Eth_10gbaser_phy_inst|altera_xcvr_10gbaser:eth_10gbaser_phy_inst|sv_xcvr_10gbaser_nr:xv_xcvr_10gbaser_nr_inst|altera_xcvr_reset_control:gen_embedded_reset.reset_controller|alt_xcvr_reset_counter:g_rx.g_rx[0].g_rx.counter_rx_digitalreset|r_reset           ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gbaser_phy:Eth_10gbaser_phy_inst|altera_xcvr_10gbaser:eth_10gbaser_phy_inst|sv_xcvr_10gbaser_nr:xv_xcvr_10gbaser_nr_inst|altera_xcvr_reset_control:gen_embedded_reset.reset_controller|alt_xcvr_reset_counter:g_rx.g_rx[0].g_rx.counter_rx_analogreset|r_reset            ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|udp_send_to_10gmac:udp_send_to_10gmac_inst|avalon_st_tx_data[61]                                                                                                                                                                     ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|udp_send_to_10gmac:udp_send_to_10gmac_inst|avalon_st_tx_data[60]                                                                                                                                                                     ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|udp_send_to_10gmac:udp_send_to_10gmac_inst|avalon_st_tx_data[55]                                                                                                                                                                     ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|udp_send_to_10gmac:udp_send_to_10gmac_inst|avalon_st_tx_data[54]                                                                                                                                                                     ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|udp_send_to_10gmac:udp_send_to_10gmac_inst|avalon_st_tx_data[53]                                                                                                                                                                     ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|udp_send_to_10gmac:udp_send_to_10gmac_inst|avalon_st_tx_data[51]                                                                                                                                                                     ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|udp_send_to_10gmac:udp_send_to_10gmac_inst|avalon_st_tx_data[47]                                                                                                                                                                     ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|udp_send_to_10gmac:udp_send_to_10gmac_inst|avalon_st_tx_data[46]                                                                                                                                                                     ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|udp_send_to_10gmac:udp_send_to_10gmac_inst|avalon_st_tx_data[45]                                                                                                                                                                     ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|udp_send_to_10gmac:udp_send_to_10gmac_inst|avalon_st_tx_data[44]                                                                                                                                                                     ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|udp_send_to_10gmac:udp_send_to_10gmac_inst|avalon_st_tx_data[43]                                                                                                                                                                     ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|udp_send_to_10gmac:udp_send_to_10gmac_inst|avalon_st_tx_data[42]                                                                                                                                                                     ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|udp_send_to_10gmac:udp_send_to_10gmac_inst|avalon_st_tx_data[41]                                                                                                                                                                     ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|udp_send_to_10gmac:udp_send_to_10gmac_inst|avalon_st_tx_data[38]                                                                                                                                                                     ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|udp_send_to_10gmac:udp_send_to_10gmac_inst|avalon_st_tx_data[37]                                                                                                                                                                     ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|udp_send_to_10gmac:udp_send_to_10gmac_inst|avalon_st_tx_data[35]                                                                                                                                                                     ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|udp_send_to_10gmac:udp_send_to_10gmac_inst|avalon_st_tx_data[17]                                                                                                                                                                     ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|arp_send_to_10gmac:arp_send_to_10gmac_inst|avalon_st_tx_data[14]                                                                                                                                                                     ; 1                 ; 0       ;
;      - SPI_LMK04906_Config:SPI_LMK04906_Config_inst|spi_go                                                                                                                                                                                                                                                                                       ; 1                 ; 0       ;
;      - SPI_LMK04906_Config:SPI_LMK04906_Config_inst|lut_index[1]                                                                                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - SPI_LMK04906_Config:SPI_LMK04906_Config_inst|lut_index[2]                                                                                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - SPI_LMK04906_Config:SPI_LMK04906_Config_inst|lut_index[0]                                                                                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - SPI_LMK04906_Config:SPI_LMK04906_Config_inst|lut_index[4]                                                                                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - SPI_LMK04906_Config:SPI_LMK04906_Config_inst|lut_index[3]                                                                                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gbaser_phy:Eth_10gbaser_phy_inst|altera_xcvr_10gbaser:eth_10gbaser_phy_inst|sv_xcvr_10gbaser_nr:xv_xcvr_10gbaser_nr_inst|altera_xcvr_reset_control:gen_embedded_reset.reset_controller|alt_xcvr_reset_counter:g_pll.counter_pll_powerdown|r_reset                         ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gbaser_phy:Eth_10gbaser_phy_inst|altera_xcvr_10gbaser:eth_10gbaser_phy_inst|sv_xcvr_10gbaser_nr:xv_xcvr_10gbaser_nr_inst|altera_xcvr_reset_control:gen_embedded_reset.reset_controller|alt_xcvr_resync:g_rx.g_rx[0].g_rx.resync_rx_cal_busy|resync_chains[1].sync_r[1]    ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gbaser_phy:Eth_10gbaser_phy_inst|altera_xcvr_10gbaser:eth_10gbaser_phy_inst|sv_xcvr_10gbaser_nr:xv_xcvr_10gbaser_nr_inst|altera_xcvr_reset_control:gen_embedded_reset.reset_controller|alt_xcvr_reset_counter:g_rx.g_rx[0].g_rx.counter_rx_analogreset|r_reset_stat       ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gbaser_phy:Eth_10gbaser_phy_inst|altera_xcvr_10gbaser:eth_10gbaser_phy_inst|sv_xcvr_10gbaser_nr:xv_xcvr_10gbaser_nr_inst|altera_xcvr_reset_control:gen_embedded_reset.reset_controller|alt_xcvr_reset_counter:g_rx.g_rx[0].g_rx.counter_rx_analogreset|count[2]           ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gbaser_phy:Eth_10gbaser_phy_inst|altera_xcvr_10gbaser:eth_10gbaser_phy_inst|sv_xcvr_10gbaser_nr:xv_xcvr_10gbaser_nr_inst|altera_xcvr_reset_control:gen_embedded_reset.reset_controller|alt_xcvr_reset_counter:g_rx.g_rx[0].g_rx.counter_rx_analogreset|count[1]           ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gbaser_phy:Eth_10gbaser_phy_inst|altera_xcvr_10gbaser:eth_10gbaser_phy_inst|sv_xcvr_10gbaser_nr:xv_xcvr_10gbaser_nr_inst|altera_xcvr_reset_control:gen_embedded_reset.reset_controller|alt_xcvr_reset_counter:g_rx.g_rx[0].g_rx.counter_rx_analogreset|count[0]           ; 1                 ; 0       ;
;      - SPI_LMK04906_Config:SPI_LMK04906_Config_inst|mSetup_ST.0000                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SPI_LMK04906_Config:SPI_LMK04906_Config_inst|mSetup_ST.0010                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SPI_LMK04906_Config:SPI_LMK04906_Config_inst|mSetup_ST.0011                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gbaser_phy:Eth_10gbaser_phy_inst|altera_xcvr_10gbaser:eth_10gbaser_phy_inst|sv_xcvr_10gbaser_nr:xv_xcvr_10gbaser_nr_inst|altera_xcvr_reset_control:gen_embedded_reset.reset_controller|alt_xcvr_reset_counter:g_tx.g_tx[0].g_tx.counter_tx_digitalreset|r_reset           ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gbaser_phy:Eth_10gbaser_phy_inst|altera_xcvr_10gbaser:eth_10gbaser_phy_inst|sv_xcvr_10gbaser_nr:xv_xcvr_10gbaser_nr_inst|altera_xcvr_reset_control:gen_embedded_reset.reset_controller|alt_xcvr_reset_counter:g_pll.counter_pll_powerdown|count[3]                        ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gbaser_phy:Eth_10gbaser_phy_inst|altera_xcvr_10gbaser:eth_10gbaser_phy_inst|sv_xcvr_10gbaser_nr:xv_xcvr_10gbaser_nr_inst|altera_xcvr_reset_control:gen_embedded_reset.reset_controller|alt_xcvr_reset_counter:g_pll.counter_pll_powerdown|count[2]                        ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gbaser_phy:Eth_10gbaser_phy_inst|altera_xcvr_10gbaser:eth_10gbaser_phy_inst|sv_xcvr_10gbaser_nr:xv_xcvr_10gbaser_nr_inst|altera_xcvr_reset_control:gen_embedded_reset.reset_controller|alt_xcvr_reset_counter:g_pll.counter_pll_powerdown|count[1]                        ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gbaser_phy:Eth_10gbaser_phy_inst|altera_xcvr_10gbaser:eth_10gbaser_phy_inst|sv_xcvr_10gbaser_nr:xv_xcvr_10gbaser_nr_inst|altera_xcvr_reset_control:gen_embedded_reset.reset_controller|alt_xcvr_reset_counter:g_pll.counter_pll_powerdown|count[0]                        ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gbaser_phy:Eth_10gbaser_phy_inst|altera_xcvr_10gbaser:eth_10gbaser_phy_inst|sv_xcvr_10gbaser_nr:xv_xcvr_10gbaser_nr_inst|altera_xcvr_reset_control:gen_embedded_reset.reset_controller|alt_xcvr_reset_counter:g_pll.counter_pll_powerdown|count[7]                        ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gbaser_phy:Eth_10gbaser_phy_inst|altera_xcvr_10gbaser:eth_10gbaser_phy_inst|sv_xcvr_10gbaser_nr:xv_xcvr_10gbaser_nr_inst|altera_xcvr_reset_control:gen_embedded_reset.reset_controller|alt_xcvr_reset_counter:g_pll.counter_pll_powerdown|count[6]                        ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gbaser_phy:Eth_10gbaser_phy_inst|altera_xcvr_10gbaser:eth_10gbaser_phy_inst|sv_xcvr_10gbaser_nr:xv_xcvr_10gbaser_nr_inst|altera_xcvr_reset_control:gen_embedded_reset.reset_controller|alt_xcvr_reset_counter:g_pll.counter_pll_powerdown|count[5]                        ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gbaser_phy:Eth_10gbaser_phy_inst|altera_xcvr_10gbaser:eth_10gbaser_phy_inst|sv_xcvr_10gbaser_nr:xv_xcvr_10gbaser_nr_inst|altera_xcvr_reset_control:gen_embedded_reset.reset_controller|alt_xcvr_reset_counter:g_pll.counter_pll_powerdown|count[4]                        ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gbaser_phy:Eth_10gbaser_phy_inst|altera_xcvr_10gbaser:eth_10gbaser_phy_inst|sv_xcvr_10gbaser_nr:xv_xcvr_10gbaser_nr_inst|altera_xcvr_reset_control:gen_embedded_reset.reset_controller|alt_xcvr_resync:g_rx.g_rx[0].g_rx.resync_rx_cal_busy|resync_chains[1].sync_r[0]    ; 1                 ; 0       ;
;      - SPI_LMK04906_Config:SPI_LMK04906_Config_inst|mSetup_ST.0001                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SPI_LMK04906_Config:SPI_LMK04906_Config_inst|delay_cnt[7]                                                                                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - SPI_LMK04906_Config:SPI_LMK04906_Config_inst|delay_cnt[6]                                                                                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - SPI_LMK04906_Config:SPI_LMK04906_Config_inst|delay_cnt[5]                                                                                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - SPI_LMK04906_Config:SPI_LMK04906_Config_inst|delay_cnt[4]                                                                                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - SPI_LMK04906_Config:SPI_LMK04906_Config_inst|delay_cnt[1]                                                                                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - SPI_LMK04906_Config:SPI_LMK04906_Config_inst|delay_cnt[0]                                                                                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - SPI_LMK04906_Config:SPI_LMK04906_Config_inst|delay_cnt[3]                                                                                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - SPI_LMK04906_Config:SPI_LMK04906_Config_inst|delay_cnt[2]                                                                                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - SPI_LMK04906_Config:SPI_LMK04906_Config_inst|delay_cnt[14]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SPI_LMK04906_Config:SPI_LMK04906_Config_inst|delay_cnt[13]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SPI_LMK04906_Config:SPI_LMK04906_Config_inst|delay_cnt[12]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SPI_LMK04906_Config:SPI_LMK04906_Config_inst|delay_cnt[11]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SPI_LMK04906_Config:SPI_LMK04906_Config_inst|delay_cnt[9]                                                                                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - SPI_LMK04906_Config:SPI_LMK04906_Config_inst|delay_cnt[10]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SPI_LMK04906_Config:SPI_LMK04906_Config_inst|delay_cnt[8]                                                                                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - SPI_LMK04906_Config:SPI_LMK04906_Config_inst|delay_cnt[21]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SPI_LMK04906_Config:SPI_LMK04906_Config_inst|delay_cnt[20]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SPI_LMK04906_Config:SPI_LMK04906_Config_inst|delay_cnt[19]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SPI_LMK04906_Config:SPI_LMK04906_Config_inst|delay_cnt[18]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SPI_LMK04906_Config:SPI_LMK04906_Config_inst|delay_cnt[17]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SPI_LMK04906_Config:SPI_LMK04906_Config_inst|delay_cnt[16]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SPI_LMK04906_Config:SPI_LMK04906_Config_inst|delay_cnt[15]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SPI_LMK04906_Config:SPI_LMK04906_Config_inst|delay_cnt[28]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SPI_LMK04906_Config:SPI_LMK04906_Config_inst|delay_cnt[27]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SPI_LMK04906_Config:SPI_LMK04906_Config_inst|delay_cnt[26]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SPI_LMK04906_Config:SPI_LMK04906_Config_inst|delay_cnt[25]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SPI_LMK04906_Config:SPI_LMK04906_Config_inst|delay_cnt[24]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SPI_LMK04906_Config:SPI_LMK04906_Config_inst|delay_cnt[23]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SPI_LMK04906_Config:SPI_LMK04906_Config_inst|delay_cnt[22]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SPI_LMK04906_Config:SPI_LMK04906_Config_inst|delay_cnt[31]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SPI_LMK04906_Config:SPI_LMK04906_Config_inst|delay_cnt[30]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SPI_LMK04906_Config:SPI_LMK04906_Config_inst|delay_cnt[29]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gbaser_phy:Eth_10gbaser_phy_inst|altera_xcvr_10gbaser:eth_10gbaser_phy_inst|sv_xcvr_10gbaser_nr:xv_xcvr_10gbaser_nr_inst|altera_xcvr_reset_control:gen_embedded_reset.reset_controller|alt_xcvr_reset_counter:g_tx.g_tx[0].g_tx.counter_tx_digitalreset|count[1]          ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gbaser_phy:Eth_10gbaser_phy_inst|altera_xcvr_10gbaser:eth_10gbaser_phy_inst|sv_xcvr_10gbaser_nr:xv_xcvr_10gbaser_nr_inst|altera_xcvr_reset_control:gen_embedded_reset.reset_controller|alt_xcvr_reset_counter:g_tx.g_tx[0].g_tx.counter_tx_digitalreset|count[0]          ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gbaser_phy:Eth_10gbaser_phy_inst|altera_xcvr_10gbaser:eth_10gbaser_phy_inst|sv_xcvr_10gbaser_nr:xv_xcvr_10gbaser_nr_inst|altera_xcvr_reset_control:gen_embedded_reset.reset_controller|g_tx.g_tx[0].g_tx.pll_locked_latch                                                 ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gbaser_phy:Eth_10gbaser_phy_inst|altera_xcvr_10gbaser:eth_10gbaser_phy_inst|sv_xcvr_10gbaser_nr:xv_xcvr_10gbaser_nr_inst|altera_xcvr_reset_control:gen_embedded_reset.reset_controller|alt_xcvr_reset_counter:g_pll.counter_pll_powerdown|r_reset_stat                    ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gbaser_phy:Eth_10gbaser_phy_inst|altera_xcvr_10gbaser:eth_10gbaser_phy_inst|sv_xcvr_10gbaser_nr:xv_xcvr_10gbaser_nr_inst|altera_xcvr_reset_control:gen_embedded_reset.reset_controller|alt_xcvr_resync:g_tx.g_tx[0].g_tx.resync_tx_cal_busy|resync_chains[0].sync_r[1]    ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gbaser_phy:Eth_10gbaser_phy_inst|altera_xcvr_10gbaser:eth_10gbaser_phy_inst|sv_xcvr_10gbaser_nr:xv_xcvr_10gbaser_nr_inst|altera_xcvr_reset_control:gen_embedded_reset.reset_controller|alt_xcvr_resync:g_tx.g_tx[0].g_tx.resync_tx_cal_busy|resync_chains[1].sync_r[1]    ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gbaser_phy:Eth_10gbaser_phy_inst|altera_xcvr_10gbaser:eth_10gbaser_phy_inst|sv_xcvr_10gbaser_nr:xv_xcvr_10gbaser_nr_inst|altera_xcvr_reset_control:gen_embedded_reset.reset_controller|alt_xcvr_resync:g_tx.g_tx[0].g_tx.resync_tx_cal_busy|resync_chains[0].sync_r[0]    ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gbaser_phy:Eth_10gbaser_phy_inst|altera_xcvr_10gbaser:eth_10gbaser_phy_inst|sv_xcvr_10gbaser_nr:xv_xcvr_10gbaser_nr_inst|altera_xcvr_reset_control:gen_embedded_reset.reset_controller|alt_xcvr_resync:g_tx.g_tx[0].g_tx.resync_tx_cal_busy|resync_chains[1].sync_r[0]    ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gbaser_phy:Eth_10gbaser_phy_inst|altera_xcvr_10gbaser:eth_10gbaser_phy_inst|sv_xcvr_10gbaser_nr:xv_xcvr_10gbaser_nr_inst|altera_xcvr_reset_control:gen_embedded_reset.reset_controller|alt_xcvr_reset_counter:g_tx.g_tx[0].g_tx.counter_tx_ready|r_reset                  ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gbaser_phy:Eth_10gbaser_phy_inst|altera_xcvr_10gbaser:eth_10gbaser_phy_inst|sv_xcvr_10gbaser_nr:xv_xcvr_10gbaser_nr_inst|altera_xcvr_reset_control:gen_embedded_reset.reset_controller|alt_xcvr_reset_counter:g_tx.g_tx[0].g_tx.counter_tx_ready|count[1]                 ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gbaser_phy:Eth_10gbaser_phy_inst|altera_xcvr_10gbaser:eth_10gbaser_phy_inst|sv_xcvr_10gbaser_nr:xv_xcvr_10gbaser_nr_inst|altera_xcvr_reset_control:gen_embedded_reset.reset_controller|alt_xcvr_reset_counter:g_tx.g_tx[0].g_tx.counter_tx_digitalreset|r_reset_stat      ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gbaser_phy:Eth_10gbaser_phy_inst|altera_xcvr_10gbaser:eth_10gbaser_phy_inst|sv_xcvr_10gbaser_nr:xv_xcvr_10gbaser_nr_inst|altera_xcvr_reset_control:gen_embedded_reset.reset_controller|alt_xcvr_reset_counter:g_tx.g_tx[0].g_tx.counter_tx_ready|count[0]                 ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gbaser_phy:Eth_10gbaser_phy_inst|altera_xcvr_10gbaser:eth_10gbaser_phy_inst|sv_xcvr_10gbaser_nr:xv_xcvr_10gbaser_nr_inst|altera_xcvr_reset_control:gen_embedded_reset.reset_controller|alt_xcvr_reset_counter:g_rx.g_rx[0].g_rx.counter_rx_ready|r_reset                  ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gbaser_phy:Eth_10gbaser_phy_inst|altera_xcvr_10gbaser:eth_10gbaser_phy_inst|sv_xcvr_10gbaser_nr:xv_xcvr_10gbaser_nr_inst|altera_xcvr_reset_control:gen_embedded_reset.reset_controller|alt_xcvr_reset_counter:g_rx.g_rx[0].g_rx.counter_rx_ready|count[1]                 ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gbaser_phy:Eth_10gbaser_phy_inst|altera_xcvr_10gbaser:eth_10gbaser_phy_inst|sv_xcvr_10gbaser_nr:xv_xcvr_10gbaser_nr_inst|altera_xcvr_reset_control:gen_embedded_reset.reset_controller|alt_xcvr_reset_counter:g_rx.g_rx[0].g_rx.counter_rx_digitalreset|r_reset_stat      ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gbaser_phy:Eth_10gbaser_phy_inst|altera_xcvr_10gbaser:eth_10gbaser_phy_inst|sv_xcvr_10gbaser_nr:xv_xcvr_10gbaser_nr_inst|altera_xcvr_reset_control:gen_embedded_reset.reset_controller|alt_xcvr_reset_counter:g_rx.g_rx[0].g_rx.counter_rx_ready|count[0]                 ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|udp_send_to_10gmac:udp_send_to_10gmac_inst|avalon_st_tx_valid                                                                                                                                                                        ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|r_ip_src_addr[31]                                                                                                                                                                                                                    ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|r_mac_type[2]                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|arp_send_to_10gmac:arp_send_to_10gmac_inst|avalon_st_tx_startofpacket                                                                                                                                                                ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|udp_send_to_10gmac:udp_send_to_10gmac_inst|avalon_st_tx_endofpacket                                                                                                                                                                  ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|arp_send_to_10gmac:arp_send_to_10gmac_inst|avalon_st_tx_empty[2]                                                                                                                                                                     ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|udp_send_to_10gmac:udp_send_to_10gmac_inst|avalon_st_tx_startofpacket                                                                                                                                                                ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|arp_send_to_10gmac:arp_send_to_10gmac_inst|avalon_st_tx_data[56]                                                                                                                                                                     ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|udp_send_to_10gmac:udp_send_to_10gmac_inst|avalon_st_tx_data[56]                                                                                                                                                                     ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|udp_send_to_10gmac:udp_send_to_10gmac_inst|i[0]                                                                                                                                                                                      ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|udp_send_to_10gmac:udp_send_to_10gmac_inst|i[1]                                                                                                                                                                                      ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|udp_send_to_10gmac:udp_send_to_10gmac_inst|i[2]                                                                                                                                                                                      ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|udp_send_to_10gmac:udp_send_to_10gmac_inst|tx_state.send_head                                                                                                                                                                        ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|udp_send_to_10gmac:udp_send_to_10gmac_inst|tx_state.send_data                                                                                                                                                                        ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|udp_send_to_10gmac:udp_send_to_10gmac_inst|tx_state.ready                                                                                                                                                                            ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|r_tx_start                                                                                                                                                                                                                                                                              ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|r_tx_start                                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|mac_type[2]                                                                                                                                                                                                                                                                             ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|arp_send_to_10gmac:arp_send_to_10gmac_inst|tx_state[3]                                                                                                                                                                               ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|arp_send_to_10gmac:arp_send_to_10gmac_inst|tx_state[2]                                                                                                                                                                               ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|arp_send_to_10gmac:arp_send_to_10gmac_inst|tx_state[1]                                                                                                                                                                               ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|arp_send_to_10gmac:arp_send_to_10gmac_inst|tx_state[0]                                                                                                                                                                               ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|udp_send_to_10gmac:udp_send_to_10gmac_inst|tx_data_counter[4]                                                                                                                                                                        ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|udp_send_to_10gmac:udp_send_to_10gmac_inst|tx_data_counter[10]                                                                                                                                                                       ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|udp_send_to_10gmac:udp_send_to_10gmac_inst|tx_data_counter[15]                                                                                                                                                                       ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|udp_send_to_10gmac:udp_send_to_10gmac_inst|tx_data_counter[14]                                                                                                                                                                       ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|udp_send_to_10gmac:udp_send_to_10gmac_inst|tx_data_counter[13]                                                                                                                                                                       ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|udp_send_to_10gmac:udp_send_to_10gmac_inst|tx_data_counter[12]                                                                                                                                                                       ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|udp_send_to_10gmac:udp_send_to_10gmac_inst|tx_data_counter[11]                                                                                                                                                                       ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|udp_send_to_10gmac:udp_send_to_10gmac_inst|tx_data_counter[9]                                                                                                                                                                        ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|udp_send_to_10gmac:udp_send_to_10gmac_inst|tx_data_counter[8]                                                                                                                                                                        ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|udp_send_to_10gmac:udp_send_to_10gmac_inst|tx_data_counter[7]                                                                                                                                                                        ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|udp_send_to_10gmac:udp_send_to_10gmac_inst|tx_data_counter[6]                                                                                                                                                                        ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|udp_send_to_10gmac:udp_send_to_10gmac_inst|tx_data_counter[5]                                                                                                                                                                        ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|arp_send_to_10gmac:arp_send_to_10gmac_inst|avalon_st_tx_data[57]                                                                                                                                                                     ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|udp_send_to_10gmac:udp_send_to_10gmac_inst|avalon_st_tx_data[57]                                                                                                                                                                     ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|arp_send_to_10gmac:arp_send_to_10gmac_inst|avalon_st_tx_data[58]                                                                                                                                                                     ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|udp_send_to_10gmac:udp_send_to_10gmac_inst|avalon_st_tx_data[58]                                                                                                                                                                     ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|arp_send_to_10gmac:arp_send_to_10gmac_inst|avalon_st_tx_data[59]                                                                                                                                                                     ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|udp_send_to_10gmac:udp_send_to_10gmac_inst|avalon_st_tx_data[59]                                                                                                                                                                     ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|arp_send_to_10gmac:arp_send_to_10gmac_inst|avalon_st_tx_data[60]                                                                                                                                                                     ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|arp_send_to_10gmac:arp_send_to_10gmac_inst|avalon_st_tx_data[61]                                                                                                                                                                     ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|arp_send_to_10gmac:arp_send_to_10gmac_inst|avalon_st_tx_data[62]                                                                                                                                                                     ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|udp_send_to_10gmac:udp_send_to_10gmac_inst|avalon_st_tx_data[62]                                                                                                                                                                     ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|arp_send_to_10gmac:arp_send_to_10gmac_inst|avalon_st_tx_data[63]                                                                                                                                                                     ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|udp_send_to_10gmac:udp_send_to_10gmac_inst|avalon_st_tx_data[63]                                                                                                                                                                     ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|arp_send_to_10gmac:arp_send_to_10gmac_inst|avalon_st_tx_data[48]                                                                                                                                                                     ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|udp_send_to_10gmac:udp_send_to_10gmac_inst|avalon_st_tx_data[48]                                                                                                                                                                     ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|arp_send_to_10gmac:arp_send_to_10gmac_inst|avalon_st_tx_data[49]                                                                                                                                                                     ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|udp_send_to_10gmac:udp_send_to_10gmac_inst|avalon_st_tx_data[49]                                                                                                                                                                     ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|arp_send_to_10gmac:arp_send_to_10gmac_inst|avalon_st_tx_data[50]                                                                                                                                                                     ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|udp_send_to_10gmac:udp_send_to_10gmac_inst|avalon_st_tx_data[50]                                                                                                                                                                     ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|arp_send_to_10gmac:arp_send_to_10gmac_inst|avalon_st_tx_data[51]                                                                                                                                                                     ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|arp_send_to_10gmac:arp_send_to_10gmac_inst|avalon_st_tx_data[52]                                                                                                                                                                     ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|udp_send_to_10gmac:udp_send_to_10gmac_inst|avalon_st_tx_data[52]                                                                                                                                                                     ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|arp_send_to_10gmac:arp_send_to_10gmac_inst|avalon_st_tx_data[53]                                                                                                                                                                     ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|arp_send_to_10gmac:arp_send_to_10gmac_inst|avalon_st_tx_data[54]                                                                                                                                                                     ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|arp_send_to_10gmac:arp_send_to_10gmac_inst|avalon_st_tx_data[55]                                                                                                                                                                     ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|arp_send_to_10gmac:arp_send_to_10gmac_inst|avalon_st_tx_data[40]                                                                                                                                                                     ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|udp_send_to_10gmac:udp_send_to_10gmac_inst|avalon_st_tx_data[40]                                                                                                                                                                     ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|arp_send_to_10gmac:arp_send_to_10gmac_inst|avalon_st_tx_data[41]                                                                                                                                                                     ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|arp_send_to_10gmac:arp_send_to_10gmac_inst|avalon_st_tx_data[42]                                                                                                                                                                     ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|arp_send_to_10gmac:arp_send_to_10gmac_inst|avalon_st_tx_data[43]                                                                                                                                                                     ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|arp_send_to_10gmac:arp_send_to_10gmac_inst|avalon_st_tx_data[44]                                                                                                                                                                     ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|arp_send_to_10gmac:arp_send_to_10gmac_inst|avalon_st_tx_data[45]                                                                                                                                                                     ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|arp_send_to_10gmac:arp_send_to_10gmac_inst|avalon_st_tx_data[46]                                                                                                                                                                     ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|arp_send_to_10gmac:arp_send_to_10gmac_inst|avalon_st_tx_data[47]                                                                                                                                                                     ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|arp_send_to_10gmac:arp_send_to_10gmac_inst|avalon_st_tx_data[32]                                                                                                                                                                     ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|udp_send_to_10gmac:udp_send_to_10gmac_inst|avalon_st_tx_data[32]                                                                                                                                                                     ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|arp_send_to_10gmac:arp_send_to_10gmac_inst|avalon_st_tx_data[33]                                                                                                                                                                     ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|udp_send_to_10gmac:udp_send_to_10gmac_inst|avalon_st_tx_data[33]                                                                                                                                                                     ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|arp_send_to_10gmac:arp_send_to_10gmac_inst|avalon_st_tx_data[34]                                                                                                                                                                     ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|udp_send_to_10gmac:udp_send_to_10gmac_inst|avalon_st_tx_data[34]                                                                                                                                                                     ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|arp_send_to_10gmac:arp_send_to_10gmac_inst|avalon_st_tx_data[35]                                                                                                                                                                     ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|arp_send_to_10gmac:arp_send_to_10gmac_inst|avalon_st_tx_data[36]                                                                                                                                                                     ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|udp_send_to_10gmac:udp_send_to_10gmac_inst|avalon_st_tx_data[36]                                                                                                                                                                     ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|arp_send_to_10gmac:arp_send_to_10gmac_inst|avalon_st_tx_data[37]                                                                                                                                                                     ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|arp_send_to_10gmac:arp_send_to_10gmac_inst|avalon_st_tx_data[38]                                                                                                                                                                     ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|arp_send_to_10gmac:arp_send_to_10gmac_inst|avalon_st_tx_data[39]                                                                                                                                                                     ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|udp_send_to_10gmac:udp_send_to_10gmac_inst|avalon_st_tx_data[39]                                                                                                                                                                     ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|arp_send_to_10gmac:arp_send_to_10gmac_inst|avalon_st_tx_data[24]                                                                                                                                                                     ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|arp_send_to_10gmac:arp_send_to_10gmac_inst|avalon_st_tx_data[25]                                                                                                                                                                     ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|arp_send_to_10gmac:arp_send_to_10gmac_inst|avalon_st_tx_data[26]                                                                                                                                                                     ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|arp_send_to_10gmac:arp_send_to_10gmac_inst|avalon_st_tx_data[27]                                                                                                                                                                     ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|udp_send_to_10gmac:udp_send_to_10gmac_inst|avalon_st_tx_data[27]                                                                                                                                                                     ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|arp_send_to_10gmac:arp_send_to_10gmac_inst|avalon_st_tx_data[28]                                                                                                                                                                     ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|arp_send_to_10gmac:arp_send_to_10gmac_inst|avalon_st_tx_data[29]                                                                                                                                                                     ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|arp_send_to_10gmac:arp_send_to_10gmac_inst|avalon_st_tx_data[30]                                                                                                                                                                     ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|arp_send_to_10gmac:arp_send_to_10gmac_inst|avalon_st_tx_data[31]                                                                                                                                                                     ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|arp_send_to_10gmac:arp_send_to_10gmac_inst|avalon_st_tx_data[16]                                                                                                                                                                     ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|arp_send_to_10gmac:arp_send_to_10gmac_inst|avalon_st_tx_data[17]                                                                                                                                                                     ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|arp_send_to_10gmac:arp_send_to_10gmac_inst|avalon_st_tx_data[18]                                                                                                                                                                     ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|udp_send_to_10gmac:udp_send_to_10gmac_inst|avalon_st_tx_data[18]                                                                                                                                                                     ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|arp_send_to_10gmac:arp_send_to_10gmac_inst|avalon_st_tx_data[19]                                                                                                                                                                     ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|arp_send_to_10gmac:arp_send_to_10gmac_inst|avalon_st_tx_data[20]                                                                                                                                                                     ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|arp_send_to_10gmac:arp_send_to_10gmac_inst|avalon_st_tx_data[21]                                                                                                                                                                     ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|arp_send_to_10gmac:arp_send_to_10gmac_inst|avalon_st_tx_data[22]                                                                                                                                                                     ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|arp_send_to_10gmac:arp_send_to_10gmac_inst|avalon_st_tx_data[23]                                                                                                                                                                     ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|udp_send_to_10gmac:udp_send_to_10gmac_inst|avalon_st_tx_data[8]                                                                                                                                                                      ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|udp_send_to_10gmac:udp_send_to_10gmac_inst|avalon_st_tx_data[9]                                                                                                                                                                      ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|udp_send_to_10gmac:udp_send_to_10gmac_inst|avalon_st_tx_data[10]                                                                                                                                                                     ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|udp_send_to_10gmac:udp_send_to_10gmac_inst|avalon_st_tx_data[11]                                                                                                                                                                     ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|udp_send_to_10gmac:udp_send_to_10gmac_inst|avalon_st_tx_data[12]                                                                                                                                                                     ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|udp_send_to_10gmac:udp_send_to_10gmac_inst|avalon_st_tx_data[13]                                                                                                                                                                     ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|udp_send_to_10gmac:udp_send_to_10gmac_inst|avalon_st_tx_data[14]                                                                                                                                                                     ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|udp_send_to_10gmac:udp_send_to_10gmac_inst|avalon_st_tx_data[15]                                                                                                                                                                     ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|arp_send_to_10gmac:arp_send_to_10gmac_inst|avalon_st_tx_data[1]                                                                                                                                                                      ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|udp_send_to_10gmac:udp_send_to_10gmac_inst|avalon_st_tx_data[1]                                                                                                                                                                      ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|arp_send_to_10gmac:arp_send_to_10gmac_inst|avalon_st_tx_data[3]                                                                                                                                                                      ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|udp_send_to_10gmac:udp_send_to_10gmac_inst|avalon_st_tx_data[3]                                                                                                                                                                      ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|udp_send_to_10gmac:udp_send_to_10gmac_inst|avalon_st_tx_data[4]                                                                                                                                                                      ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|udp_send_to_10gmac:udp_send_to_10gmac_inst|avalon_st_tx_data[5]                                                                                                                                                                      ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|udp_send_to_10gmac:udp_send_to_10gmac_inst|avalon_st_tx_data[6]                                                                                                                                                                      ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|udp_send_to_10gmac:udp_send_to_10gmac_inst|avalon_st_tx_data[7]                                                                                                                                                                      ; 1                 ; 0       ;
;      - tx_src:tx_src_inst|tx_start                                                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|arp_state                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|udp_send_to_10gmac:udp_send_to_10gmac_inst|tx_idle                                                                                                                                                                                   ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|arp_send_to_10gmac:arp_send_to_10gmac_inst|tx_idle                                                                                                                                                                                   ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|r_mac_dst_addr[40]                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|r_arp_op                                                                                                                                                                                                                             ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|arp_send_to_10gmac:arp_send_to_10gmac_inst|arp_frame[0][7]~1                                                                                                                                                                         ; 1                 ; 0       ;
;      - tx_src:tx_src_inst|wrreq_sig                                                                                                                                                                                                                                                                                                              ; 1                 ; 0       ;
;      - tx_fifo:tx_fifo_inst|dcfifo:dcfifo_component|dcfifo_tbv1:auto_generated|wrptr_g[2]                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - tx_fifo:tx_fifo_inst|dcfifo:dcfifo_component|dcfifo_tbv1:auto_generated|alt_synch_pipe_1ol:ws_dgrp|dffpipe_id9:dffpipe18|dffe20a[2]                                                                                                                                                                                                       ; 1                 ; 0       ;
;      - tx_fifo:tx_fifo_inst|dcfifo:dcfifo_component|dcfifo_tbv1:auto_generated|wrptr_g[3]                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - tx_fifo:tx_fifo_inst|dcfifo:dcfifo_component|dcfifo_tbv1:auto_generated|alt_synch_pipe_1ol:ws_dgrp|dffpipe_id9:dffpipe18|dffe20a[3]                                                                                                                                                                                                       ; 1                 ; 0       ;
;      - tx_fifo:tx_fifo_inst|dcfifo:dcfifo_component|dcfifo_tbv1:auto_generated|wrptr_g[0]                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - tx_fifo:tx_fifo_inst|dcfifo:dcfifo_component|dcfifo_tbv1:auto_generated|alt_synch_pipe_1ol:ws_dgrp|dffpipe_id9:dffpipe18|dffe20a[0]                                                                                                                                                                                                       ; 1                 ; 0       ;
;      - tx_fifo:tx_fifo_inst|dcfifo:dcfifo_component|dcfifo_tbv1:auto_generated|wrptr_g[1]                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - tx_fifo:tx_fifo_inst|dcfifo:dcfifo_component|dcfifo_tbv1:auto_generated|alt_synch_pipe_1ol:ws_dgrp|dffpipe_id9:dffpipe18|dffe20a[1]                                                                                                                                                                                                       ; 1                 ; 0       ;
;      - tx_fifo:tx_fifo_inst|dcfifo:dcfifo_component|dcfifo_tbv1:auto_generated|wrptr_g[8]                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - tx_fifo:tx_fifo_inst|dcfifo:dcfifo_component|dcfifo_tbv1:auto_generated|alt_synch_pipe_1ol:ws_dgrp|dffpipe_id9:dffpipe18|dffe20a[8]                                                                                                                                                                                                       ; 1                 ; 0       ;
;      - tx_fifo:tx_fifo_inst|dcfifo:dcfifo_component|dcfifo_tbv1:auto_generated|wrptr_g[6]                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - tx_fifo:tx_fifo_inst|dcfifo:dcfifo_component|dcfifo_tbv1:auto_generated|alt_synch_pipe_1ol:ws_dgrp|dffpipe_id9:dffpipe18|dffe20a[6]                                                                                                                                                                                                       ; 1                 ; 0       ;
;      - tx_fifo:tx_fifo_inst|dcfifo:dcfifo_component|dcfifo_tbv1:auto_generated|wrptr_g[7]                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - tx_fifo:tx_fifo_inst|dcfifo:dcfifo_component|dcfifo_tbv1:auto_generated|alt_synch_pipe_1ol:ws_dgrp|dffpipe_id9:dffpipe18|dffe20a[7]                                                                                                                                                                                                       ; 1                 ; 0       ;
;      - tx_fifo:tx_fifo_inst|dcfifo:dcfifo_component|dcfifo_tbv1:auto_generated|wrptr_g[4]                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - tx_fifo:tx_fifo_inst|dcfifo:dcfifo_component|dcfifo_tbv1:auto_generated|alt_synch_pipe_1ol:ws_dgrp|dffpipe_id9:dffpipe18|dffe20a[4]                                                                                                                                                                                                       ; 1                 ; 0       ;
;      - tx_fifo:tx_fifo_inst|dcfifo:dcfifo_component|dcfifo_tbv1:auto_generated|wrptr_g[5]                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - tx_fifo:tx_fifo_inst|dcfifo:dcfifo_component|dcfifo_tbv1:auto_generated|alt_synch_pipe_1ol:ws_dgrp|dffpipe_id9:dffpipe18|dffe20a[5]                                                                                                                                                                                                       ; 1                 ; 0       ;
;      - tx_fifo:tx_fifo_inst|dcfifo:dcfifo_component|dcfifo_tbv1:auto_generated|dffpipe_3dc:rdaclr|dffe13a[0]                                                                                                                                                                                                                                     ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|udp_send_to_10gmac:udp_send_to_10gmac_inst|rd_req_en                                                                                                                                                                                 ; 1                 ; 0       ;
;      - tx_src:tx_src_inst|data_sig[56]                                                                                                                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|udp_send_to_10gmac:udp_send_to_10gmac_inst|ip_header[2][0]~1                                                                                                                                                                         ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|udp_send_to_10gmac:udp_send_to_10gmac_inst|tx_state.idle                                                                                                                                                                             ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|udp_send_to_10gmac:udp_send_to_10gmac_inst|ip_total_length[3]~1                                                                                                                                                                      ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|udp_send_to_10gmac:udp_send_to_10gmac_inst|ip_check[18]~1                                                                                                                                                                            ; 1                 ; 0       ;
;      - tx_src:tx_src_inst|cnt[6]                                                                                                                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - tx_src:tx_src_inst|cnt[0]                                                                                                                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - tx_src:tx_src_inst|cnt[11]                                                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - tx_src:tx_src_inst|cnt[10]                                                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - tx_src:tx_src_inst|cnt[9]                                                                                                                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - tx_src:tx_src_inst|cnt[8]                                                                                                                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - tx_src:tx_src_inst|cnt[7]                                                                                                                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - tx_src:tx_src_inst|cnt[5]                                                                                                                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - tx_src:tx_src_inst|cnt[4]                                                                                                                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - tx_src:tx_src_inst|cnt[3]                                                                                                                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - tx_src:tx_src_inst|cnt[2]                                                                                                                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - tx_src:tx_src_inst|cnt[1]                                                                                                                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - tx_src:tx_src_inst|cnt[18]                                                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - tx_src:tx_src_inst|cnt[13]                                                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - tx_src:tx_src_inst|cnt[12]                                                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - tx_src:tx_src_inst|cnt[23]                                                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - tx_src:tx_src_inst|cnt[22]                                                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - tx_src:tx_src_inst|cnt[21]                                                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - tx_src:tx_src_inst|cnt[20]                                                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - tx_src:tx_src_inst|cnt[19]                                                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - tx_src:tx_src_inst|cnt[17]                                                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - tx_src:tx_src_inst|cnt[16]                                                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - tx_src:tx_src_inst|cnt[15]                                                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - tx_src:tx_src_inst|cnt[14]                                                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_receive_from_10gmac:Eth_10g_receive_from_10gmac_inst|arp_op                                                                                                                                                                                                                     ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|r_mac_dst_addr[41]                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - tx_src:tx_src_inst|data_sig[57]                                                                                                                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|r_mac_dst_addr[42]                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - tx_src:tx_src_inst|data_sig[58]                                                                                                                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|r_mac_dst_addr[43]                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - tx_src:tx_src_inst|data_sig[59]                                                                                                                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|r_mac_dst_addr[44]                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - tx_src:tx_src_inst|data_sig[60]                                                                                                                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|r_mac_dst_addr[45]                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - tx_src:tx_src_inst|data_sig[61]                                                                                                                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|r_mac_dst_addr[46]                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - tx_src:tx_src_inst|data_sig[62]                                                                                                                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|r_mac_dst_addr[47]                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - tx_src:tx_src_inst|data_sig[63]                                                                                                                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|r_mac_dst_addr[32]                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - tx_src:tx_src_inst|data_sig[48]                                                                                                                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|udp_send_to_10gmac:udp_send_to_10gmac_inst|ip_header[1][16]~2                                                                                                                                                                        ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|r_mac_dst_addr[33]                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - tx_src:tx_src_inst|data_sig[49]                                                                                                                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|r_mac_dst_addr[34]                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - tx_src:tx_src_inst|data_sig[50]                                                                                                                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|r_mac_dst_addr[35]                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - tx_src:tx_src_inst|data_sig[51]                                                                                                                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|r_mac_dst_addr[36]                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - tx_src:tx_src_inst|data_sig[52]                                                                                                                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|r_mac_dst_addr[37]                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - tx_src:tx_src_inst|data_sig[53]                                                                                                                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|r_mac_dst_addr[38]                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - tx_src:tx_src_inst|data_sig[54]                                                                                                                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|r_mac_dst_addr[39]                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - tx_src:tx_src_inst|data_sig[55]                                                                                                                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|r_mac_dst_addr[24]                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - tx_src:tx_src_inst|data_sig[40]                                                                                                                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|r_mac_dst_addr[25]                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - tx_src:tx_src_inst|data_sig[41]                                                                                                                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|r_mac_dst_addr[26]                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - tx_src:tx_src_inst|data_sig[42]                                                                                                                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|r_mac_dst_addr[27]                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - tx_src:tx_src_inst|data_sig[43]                                                                                                                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|r_mac_dst_addr[28]                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - tx_src:tx_src_inst|data_sig[44]                                                                                                                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|r_mac_dst_addr[29]                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - tx_src:tx_src_inst|data_sig[45]                                                                                                                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|r_mac_dst_addr[30]                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - tx_src:tx_src_inst|data_sig[46]                                                                                                                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|r_mac_dst_addr[31]                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - tx_src:tx_src_inst|data_sig[47]                                                                                                                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|r_mac_dst_addr[16]                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - tx_src:tx_src_inst|data_sig[32]                                                                                                                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|r_mac_dst_addr[17]                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - tx_src:tx_src_inst|data_sig[33]                                                                                                                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|r_mac_dst_addr[18]                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - tx_src:tx_src_inst|data_sig[34]                                                                                                                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|r_mac_dst_addr[19]                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - tx_src:tx_src_inst|data_sig[35]                                                                                                                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|r_mac_dst_addr[20]                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - tx_src:tx_src_inst|data_sig[36]                                                                                                                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|r_mac_dst_addr[21]                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - tx_src:tx_src_inst|data_sig[37]                                                                                                                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|r_mac_dst_addr[22]                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - tx_src:tx_src_inst|data_sig[38]                                                                                                                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|r_mac_dst_addr[23]                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - tx_src:tx_src_inst|data_sig[39]                                                                                                                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|r_mac_dst_addr[8]                                                                                                                                                                                                                    ; 1                 ; 0       ;
;      - tx_src:tx_src_inst|data_sig[24]                                                                                                                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|r_mac_dst_addr[9]                                                                                                                                                                                                                    ; 1                 ; 0       ;
;      - tx_src:tx_src_inst|data_sig[25]                                                                                                                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|r_mac_dst_addr[10]                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - tx_src:tx_src_inst|data_sig[26]                                                                                                                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|r_mac_dst_addr[11]                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - tx_src:tx_src_inst|data_sig[27]                                                                                                                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|r_mac_dst_addr[12]                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - tx_src:tx_src_inst|data_sig[28]                                                                                                                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|r_mac_dst_addr[13]                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - tx_src:tx_src_inst|data_sig[29]                                                                                                                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|r_mac_dst_addr[14]                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - tx_src:tx_src_inst|data_sig[30]                                                                                                                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|r_mac_dst_addr[15]                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - tx_src:tx_src_inst|data_sig[31]                                                                                                                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|r_mac_dst_addr[0]                                                                                                                                                                                                                    ; 1                 ; 0       ;
;      - tx_src:tx_src_inst|data_sig[16]                                                                                                                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|r_mac_dst_addr[1]                                                                                                                                                                                                                    ; 1                 ; 0       ;
;      - tx_src:tx_src_inst|data_sig[17]                                                                                                                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|r_mac_dst_addr[2]                                                                                                                                                                                                                    ; 1                 ; 0       ;
;      - tx_src:tx_src_inst|data_sig[18]                                                                                                                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|r_mac_dst_addr[3]                                                                                                                                                                                                                    ; 1                 ; 0       ;
;      - tx_src:tx_src_inst|data_sig[19]                                                                                                                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|r_mac_dst_addr[4]                                                                                                                                                                                                                    ; 1                 ; 0       ;
;      - tx_src:tx_src_inst|data_sig[20]                                                                                                                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|r_mac_dst_addr[5]                                                                                                                                                                                                                    ; 1                 ; 0       ;
;      - tx_src:tx_src_inst|data_sig[21]                                                                                                                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|r_mac_dst_addr[6]                                                                                                                                                                                                                    ; 1                 ; 0       ;
;      - tx_src:tx_src_inst|data_sig[22]                                                                                                                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|r_mac_dst_addr[7]                                                                                                                                                                                                                    ; 1                 ; 0       ;
;      - tx_src:tx_src_inst|data_sig[23]                                                                                                                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - tx_src:tx_src_inst|data_sig[8]                                                                                                                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - tx_src:tx_src_inst|data_sig[9]                                                                                                                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - tx_src:tx_src_inst|data_sig[10]                                                                                                                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - tx_src:tx_src_inst|data_sig[11]                                                                                                                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - tx_src:tx_src_inst|data_sig[12]                                                                                                                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - tx_src:tx_src_inst|data_sig[13]                                                                                                                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - tx_src:tx_src_inst|data_sig[14]                                                                                                                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - tx_src:tx_src_inst|data_sig[15]                                                                                                                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - tx_src:tx_src_inst|data_sig[0]                                                                                                                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - tx_src:tx_src_inst|data_sig[1]                                                                                                                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - tx_src:tx_src_inst|data_sig[2]                                                                                                                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - tx_src:tx_src_inst|data_sig[3]                                                                                                                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - tx_src:tx_src_inst|data_sig[4]                                                                                                                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - tx_src:tx_src_inst|data_sig[5]                                                                                                                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - tx_src:tx_src_inst|data_sig[6]                                                                                                                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - tx_src:tx_src_inst|data_sig[7]                                                                                                                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|mac_dst_addr[40]                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_receive_from_10gmac:Eth_10g_receive_from_10gmac_inst|wr_req                                                                                                                                                                                                                     ; 1                 ; 0       ;
;      - tx_fifo:tx_fifo_inst|dcfifo:dcfifo_component|dcfifo_tbv1:auto_generated|a_graycounter_ddc:wrptr_g1p|counter8a2                                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - tx_fifo:tx_fifo_inst|dcfifo:dcfifo_component|dcfifo_tbv1:auto_generated|alt_synch_pipe_1ol:ws_dgrp|dffpipe_id9:dffpipe18|dffe19a[2]                                                                                                                                                                                                       ; 1                 ; 0       ;
;      - tx_fifo:tx_fifo_inst|dcfifo:dcfifo_component|dcfifo_tbv1:auto_generated|a_graycounter_ddc:wrptr_g1p|counter8a3                                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - tx_fifo:tx_fifo_inst|dcfifo:dcfifo_component|dcfifo_tbv1:auto_generated|alt_synch_pipe_1ol:ws_dgrp|dffpipe_id9:dffpipe18|dffe19a[3]                                                                                                                                                                                                       ; 1                 ; 0       ;
;      - tx_fifo:tx_fifo_inst|dcfifo:dcfifo_component|dcfifo_tbv1:auto_generated|a_graycounter_ddc:wrptr_g1p|counter8a0                                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - tx_fifo:tx_fifo_inst|dcfifo:dcfifo_component|dcfifo_tbv1:auto_generated|alt_synch_pipe_1ol:ws_dgrp|dffpipe_id9:dffpipe18|dffe19a[0]                                                                                                                                                                                                       ; 1                 ; 0       ;
;      - tx_fifo:tx_fifo_inst|dcfifo:dcfifo_component|dcfifo_tbv1:auto_generated|a_graycounter_ddc:wrptr_g1p|counter8a1                                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - tx_fifo:tx_fifo_inst|dcfifo:dcfifo_component|dcfifo_tbv1:auto_generated|alt_synch_pipe_1ol:ws_dgrp|dffpipe_id9:dffpipe18|dffe19a[1]                                                                                                                                                                                                       ; 1                 ; 0       ;
;      - tx_fifo:tx_fifo_inst|dcfifo:dcfifo_component|dcfifo_tbv1:auto_generated|a_graycounter_ddc:wrptr_g1p|counter8a8                                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - tx_fifo:tx_fifo_inst|dcfifo:dcfifo_component|dcfifo_tbv1:auto_generated|alt_synch_pipe_1ol:ws_dgrp|dffpipe_id9:dffpipe18|dffe19a[8]                                                                                                                                                                                                       ; 1                 ; 0       ;
;      - tx_fifo:tx_fifo_inst|dcfifo:dcfifo_component|dcfifo_tbv1:auto_generated|a_graycounter_ddc:wrptr_g1p|counter8a6                                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - tx_fifo:tx_fifo_inst|dcfifo:dcfifo_component|dcfifo_tbv1:auto_generated|alt_synch_pipe_1ol:ws_dgrp|dffpipe_id9:dffpipe18|dffe19a[6]                                                                                                                                                                                                       ; 1                 ; 0       ;
;      - tx_fifo:tx_fifo_inst|dcfifo:dcfifo_component|dcfifo_tbv1:auto_generated|a_graycounter_ddc:wrptr_g1p|counter8a7                                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - tx_fifo:tx_fifo_inst|dcfifo:dcfifo_component|dcfifo_tbv1:auto_generated|alt_synch_pipe_1ol:ws_dgrp|dffpipe_id9:dffpipe18|dffe19a[7]                                                                                                                                                                                                       ; 1                 ; 0       ;
;      - tx_fifo:tx_fifo_inst|dcfifo:dcfifo_component|dcfifo_tbv1:auto_generated|a_graycounter_ddc:wrptr_g1p|counter8a4                                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - tx_fifo:tx_fifo_inst|dcfifo:dcfifo_component|dcfifo_tbv1:auto_generated|alt_synch_pipe_1ol:ws_dgrp|dffpipe_id9:dffpipe18|dffe19a[4]                                                                                                                                                                                                       ; 1                 ; 0       ;
;      - tx_fifo:tx_fifo_inst|dcfifo:dcfifo_component|dcfifo_tbv1:auto_generated|a_graycounter_ddc:wrptr_g1p|counter8a5                                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - tx_fifo:tx_fifo_inst|dcfifo:dcfifo_component|dcfifo_tbv1:auto_generated|alt_synch_pipe_1ol:ws_dgrp|dffpipe_id9:dffpipe18|dffe19a[5]                                                                                                                                                                                                       ; 1                 ; 0       ;
;      - tx_fifo:tx_fifo_inst|dcfifo:dcfifo_component|dcfifo_tbv1:auto_generated|dffpipe_3dc:rdaclr|dffe12a[0]                                                                                                                                                                                                                                     ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|udp_send_to_10gmac:udp_send_to_10gmac_inst|tx_data_counter[3]                                                                                                                                                                        ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_receive_from_10gmac:Eth_10g_receive_from_10gmac_inst|r_data[56]                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_receive_from_10gmac:Eth_10g_receive_from_10gmac_inst|mac_type[0]                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_receive_from_10gmac:Eth_10g_receive_from_10gmac_inst|mac_type[4]                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_receive_from_10gmac:Eth_10g_receive_from_10gmac_inst|mac_type[3]                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_receive_from_10gmac:Eth_10g_receive_from_10gmac_inst|mac_type[11]                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_receive_from_10gmac:Eth_10g_receive_from_10gmac_inst|mac_type[12]                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_receive_from_10gmac:Eth_10g_receive_from_10gmac_inst|mac_type[13]                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_receive_from_10gmac:Eth_10g_receive_from_10gmac_inst|mac_type[14]                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_receive_from_10gmac:Eth_10g_receive_from_10gmac_inst|rx_receive                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_receive_from_10gmac:Eth_10g_receive_from_10gmac_inst|mac_type[15]                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_receive_from_10gmac:Eth_10g_receive_from_10gmac_inst|mac_type[5]                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_receive_from_10gmac:Eth_10g_receive_from_10gmac_inst|mac_type[6]                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_receive_from_10gmac:Eth_10g_receive_from_10gmac_inst|mac_type[7]                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_receive_from_10gmac:Eth_10g_receive_from_10gmac_inst|mac_type[8]                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_receive_from_10gmac:Eth_10g_receive_from_10gmac_inst|mac_type[10]                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_receive_from_10gmac:Eth_10g_receive_from_10gmac_inst|mac_type[9]                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_receive_from_10gmac:Eth_10g_receive_from_10gmac_inst|mac_type[2]                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_receive_from_10gmac:Eth_10g_receive_from_10gmac_inst|mac_type[1]                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - tx_src:tx_src_inst|r_start                                                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_receive_from_10gmac:Eth_10g_receive_from_10gmac_inst|avalon_st_rx_ready                                                                                                                                                                                                         ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_receive_from_10gmac:Eth_10g_receive_from_10gmac_inst|state.idle                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_receive_from_10gmac:Eth_10g_receive_from_10gmac_inst|state.rx_wait                                                                                                                                                                                                              ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_receive_from_10gmac:Eth_10g_receive_from_10gmac_inst|r_arp_op                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|mac_dst_addr[41]                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_receive_from_10gmac:Eth_10g_receive_from_10gmac_inst|r_data[57]                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|mac_dst_addr[42]                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_receive_from_10gmac:Eth_10g_receive_from_10gmac_inst|r_data[58]                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|mac_dst_addr[43]                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_receive_from_10gmac:Eth_10g_receive_from_10gmac_inst|r_data[59]                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|mac_dst_addr[44]                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_receive_from_10gmac:Eth_10g_receive_from_10gmac_inst|r_data[60]                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|mac_dst_addr[45]                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_receive_from_10gmac:Eth_10g_receive_from_10gmac_inst|r_data[61]                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|mac_dst_addr[46]                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_receive_from_10gmac:Eth_10g_receive_from_10gmac_inst|r_data[62]                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|mac_dst_addr[47]                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_receive_from_10gmac:Eth_10g_receive_from_10gmac_inst|r_data[63]                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|mac_dst_addr[32]                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_receive_from_10gmac:Eth_10g_receive_from_10gmac_inst|r_data[48]                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|mac_dst_addr[33]                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_receive_from_10gmac:Eth_10g_receive_from_10gmac_inst|r_data[49]                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|mac_dst_addr[34]                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_receive_from_10gmac:Eth_10g_receive_from_10gmac_inst|r_data[50]                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|mac_dst_addr[35]                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_receive_from_10gmac:Eth_10g_receive_from_10gmac_inst|r_data[51]                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|mac_dst_addr[36]                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_receive_from_10gmac:Eth_10g_receive_from_10gmac_inst|r_data[52]                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|mac_dst_addr[37]                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_receive_from_10gmac:Eth_10g_receive_from_10gmac_inst|r_data[53]                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|mac_dst_addr[38]                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_receive_from_10gmac:Eth_10g_receive_from_10gmac_inst|r_data[54]                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|mac_dst_addr[39]                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_receive_from_10gmac:Eth_10g_receive_from_10gmac_inst|r_data[55]                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|mac_dst_addr[24]                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_receive_from_10gmac:Eth_10g_receive_from_10gmac_inst|r_data[40]                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|mac_dst_addr[25]                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_receive_from_10gmac:Eth_10g_receive_from_10gmac_inst|r_data[41]                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|mac_dst_addr[26]                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_receive_from_10gmac:Eth_10g_receive_from_10gmac_inst|r_data[42]                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|mac_dst_addr[27]                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_receive_from_10gmac:Eth_10g_receive_from_10gmac_inst|r_data[43]                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|mac_dst_addr[28]                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_receive_from_10gmac:Eth_10g_receive_from_10gmac_inst|r_data[44]                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|mac_dst_addr[29]                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_receive_from_10gmac:Eth_10g_receive_from_10gmac_inst|r_data[45]                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|mac_dst_addr[30]                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_receive_from_10gmac:Eth_10g_receive_from_10gmac_inst|r_data[46]                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|mac_dst_addr[31]                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_receive_from_10gmac:Eth_10g_receive_from_10gmac_inst|r_data[47]                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|mac_dst_addr[16]                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_receive_from_10gmac:Eth_10g_receive_from_10gmac_inst|r_data[32]                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|mac_dst_addr[17]                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_receive_from_10gmac:Eth_10g_receive_from_10gmac_inst|r_data[33]                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|mac_dst_addr[18]                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_receive_from_10gmac:Eth_10g_receive_from_10gmac_inst|r_data[34]                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|mac_dst_addr[19]                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_receive_from_10gmac:Eth_10g_receive_from_10gmac_inst|r_data[35]                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|mac_dst_addr[20]                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_receive_from_10gmac:Eth_10g_receive_from_10gmac_inst|r_data[36]                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|mac_dst_addr[21]                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_receive_from_10gmac:Eth_10g_receive_from_10gmac_inst|r_data[37]                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|mac_dst_addr[22]                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_receive_from_10gmac:Eth_10g_receive_from_10gmac_inst|r_data[38]                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|mac_dst_addr[23]                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_receive_from_10gmac:Eth_10g_receive_from_10gmac_inst|r_data[39]                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|mac_dst_addr[8]                                                                                                                                                                                                                                                                         ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_receive_from_10gmac:Eth_10g_receive_from_10gmac_inst|r_data[24]                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|mac_dst_addr[9]                                                                                                                                                                                                                                                                         ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_receive_from_10gmac:Eth_10g_receive_from_10gmac_inst|r_data[25]                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|mac_dst_addr[10]                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_receive_from_10gmac:Eth_10g_receive_from_10gmac_inst|r_data[26]                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|mac_dst_addr[11]                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_receive_from_10gmac:Eth_10g_receive_from_10gmac_inst|r_data[27]                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|mac_dst_addr[12]                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_receive_from_10gmac:Eth_10g_receive_from_10gmac_inst|r_data[28]                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|mac_dst_addr[13]                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_receive_from_10gmac:Eth_10g_receive_from_10gmac_inst|r_data[29]                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|mac_dst_addr[14]                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_receive_from_10gmac:Eth_10g_receive_from_10gmac_inst|r_data[30]                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|mac_dst_addr[15]                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_receive_from_10gmac:Eth_10g_receive_from_10gmac_inst|r_data[31]                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|mac_dst_addr[0]                                                                                                                                                                                                                                                                         ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_receive_from_10gmac:Eth_10g_receive_from_10gmac_inst|r_data[16]                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|mac_dst_addr[1]                                                                                                                                                                                                                                                                         ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_receive_from_10gmac:Eth_10g_receive_from_10gmac_inst|r_data[17]                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|mac_dst_addr[2]                                                                                                                                                                                                                                                                         ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_receive_from_10gmac:Eth_10g_receive_from_10gmac_inst|r_data[18]                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|mac_dst_addr[3]                                                                                                                                                                                                                                                                         ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_receive_from_10gmac:Eth_10g_receive_from_10gmac_inst|r_data[19]                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|mac_dst_addr[4]                                                                                                                                                                                                                                                                         ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_receive_from_10gmac:Eth_10g_receive_from_10gmac_inst|r_data[20]                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|mac_dst_addr[5]                                                                                                                                                                                                                                                                         ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_receive_from_10gmac:Eth_10g_receive_from_10gmac_inst|r_data[21]                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|mac_dst_addr[6]                                                                                                                                                                                                                                                                         ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_receive_from_10gmac:Eth_10g_receive_from_10gmac_inst|r_data[22]                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|mac_dst_addr[7]                                                                                                                                                                                                                                                                         ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_receive_from_10gmac:Eth_10g_receive_from_10gmac_inst|r_data[23]                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_receive_from_10gmac:Eth_10g_receive_from_10gmac_inst|r_data[8]                                                                                                                                                                                                                  ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_receive_from_10gmac:Eth_10g_receive_from_10gmac_inst|r_data[9]                                                                                                                                                                                                                  ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_receive_from_10gmac:Eth_10g_receive_from_10gmac_inst|r_data[10]                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_receive_from_10gmac:Eth_10g_receive_from_10gmac_inst|r_data[11]                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_receive_from_10gmac:Eth_10g_receive_from_10gmac_inst|r_data[12]                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_receive_from_10gmac:Eth_10g_receive_from_10gmac_inst|r_data[13]                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_receive_from_10gmac:Eth_10g_receive_from_10gmac_inst|r_data[14]                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_receive_from_10gmac:Eth_10g_receive_from_10gmac_inst|r_data[15]                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_receive_from_10gmac:Eth_10g_receive_from_10gmac_inst|r_data[0]                                                                                                                                                                                                                  ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_receive_from_10gmac:Eth_10g_receive_from_10gmac_inst|r_data[1]                                                                                                                                                                                                                  ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_receive_from_10gmac:Eth_10g_receive_from_10gmac_inst|r_data[2]                                                                                                                                                                                                                  ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_receive_from_10gmac:Eth_10g_receive_from_10gmac_inst|r_data[3]                                                                                                                                                                                                                  ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_receive_from_10gmac:Eth_10g_receive_from_10gmac_inst|r_data[4]                                                                                                                                                                                                                  ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_receive_from_10gmac:Eth_10g_receive_from_10gmac_inst|r_data[5]                                                                                                                                                                                                                  ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_receive_from_10gmac:Eth_10g_receive_from_10gmac_inst|r_data[6]                                                                                                                                                                                                                  ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_receive_from_10gmac:Eth_10g_receive_from_10gmac_inst|r_data[7]                                                                                                                                                                                                                  ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_receive_from_10gmac:Eth_10g_receive_from_10gmac_inst|mac_dst_addr[40]                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_receive_from_10gmac:Eth_10g_receive_from_10gmac_inst|state.rx_data                                                                                                                                                                                                              ; 1                 ; 0       ;
;      - tx_fifo:tx_fifo_inst|dcfifo:dcfifo_component|dcfifo_tbv1:auto_generated|a_graycounter_ddc:wrptr_g1p|parity9                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - tx_fifo:tx_fifo_inst|dcfifo:dcfifo_component|dcfifo_tbv1:auto_generated|delayed_wrptr_g[3]                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - tx_fifo:tx_fifo_inst|dcfifo:dcfifo_component|dcfifo_tbv1:auto_generated|delayed_wrptr_g[0]                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - tx_fifo:tx_fifo_inst|dcfifo:dcfifo_component|dcfifo_tbv1:auto_generated|delayed_wrptr_g[1]                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - tx_fifo:tx_fifo_inst|dcfifo:dcfifo_component|dcfifo_tbv1:auto_generated|delayed_wrptr_g[8]                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - tx_fifo:tx_fifo_inst|dcfifo:dcfifo_component|dcfifo_tbv1:auto_generated|delayed_wrptr_g[6]                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - tx_fifo:tx_fifo_inst|dcfifo:dcfifo_component|dcfifo_tbv1:auto_generated|delayed_wrptr_g[7]                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - tx_fifo:tx_fifo_inst|dcfifo:dcfifo_component|dcfifo_tbv1:auto_generated|delayed_wrptr_g[4]                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - tx_fifo:tx_fifo_inst|dcfifo:dcfifo_component|dcfifo_tbv1:auto_generated|delayed_wrptr_g[5]                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - tx_fifo:tx_fifo_inst|dcfifo:dcfifo_component|dcfifo_tbv1:auto_generated|delayed_wrptr_g[2]                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_receive_from_10gmac:Eth_10g_receive_from_10gmac_inst|state.rx_mac                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_receive_from_10gmac:Eth_10g_receive_from_10gmac_inst|i[1]                                                                                                                                                                                                                       ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_receive_from_10gmac:Eth_10g_receive_from_10gmac_inst|i[0]                                                                                                                                                                                                                       ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_receive_from_10gmac:Eth_10g_receive_from_10gmac_inst|state.rx_udp                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_receive_from_10gmac:Eth_10g_receive_from_10gmac_inst|state.rx_arp                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_receive_from_10gmac:Eth_10g_receive_from_10gmac_inst|state.rx_arp_ans                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_receive_from_10gmac:Eth_10g_receive_from_10gmac_inst|state.rx_arp_req                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_receive_from_10gmac:Eth_10g_receive_from_10gmac_inst|mac_dst_addr[41]                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_receive_from_10gmac:Eth_10g_receive_from_10gmac_inst|mac_dst_addr[42]                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_receive_from_10gmac:Eth_10g_receive_from_10gmac_inst|mac_dst_addr[43]                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_receive_from_10gmac:Eth_10g_receive_from_10gmac_inst|mac_dst_addr[44]                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_receive_from_10gmac:Eth_10g_receive_from_10gmac_inst|mac_dst_addr[45]                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_receive_from_10gmac:Eth_10g_receive_from_10gmac_inst|mac_dst_addr[46]                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_receive_from_10gmac:Eth_10g_receive_from_10gmac_inst|mac_dst_addr[47]                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_receive_from_10gmac:Eth_10g_receive_from_10gmac_inst|mac_dst_addr[32]                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_receive_from_10gmac:Eth_10g_receive_from_10gmac_inst|mac_dst_addr[33]                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_receive_from_10gmac:Eth_10g_receive_from_10gmac_inst|mac_dst_addr[34]                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_receive_from_10gmac:Eth_10g_receive_from_10gmac_inst|mac_dst_addr[35]                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_receive_from_10gmac:Eth_10g_receive_from_10gmac_inst|mac_dst_addr[36]                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_receive_from_10gmac:Eth_10g_receive_from_10gmac_inst|mac_dst_addr[37]                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_receive_from_10gmac:Eth_10g_receive_from_10gmac_inst|mac_dst_addr[38]                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_receive_from_10gmac:Eth_10g_receive_from_10gmac_inst|mac_dst_addr[39]                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_receive_from_10gmac:Eth_10g_receive_from_10gmac_inst|mac_dst_addr[24]                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_receive_from_10gmac:Eth_10g_receive_from_10gmac_inst|mac_dst_addr[25]                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_receive_from_10gmac:Eth_10g_receive_from_10gmac_inst|mac_dst_addr[26]                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_receive_from_10gmac:Eth_10g_receive_from_10gmac_inst|mac_dst_addr[27]                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_receive_from_10gmac:Eth_10g_receive_from_10gmac_inst|mac_dst_addr[28]                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_receive_from_10gmac:Eth_10g_receive_from_10gmac_inst|mac_dst_addr[29]                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_receive_from_10gmac:Eth_10g_receive_from_10gmac_inst|mac_dst_addr[30]                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_receive_from_10gmac:Eth_10g_receive_from_10gmac_inst|mac_dst_addr[31]                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_receive_from_10gmac:Eth_10g_receive_from_10gmac_inst|mac_dst_addr[16]                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_receive_from_10gmac:Eth_10g_receive_from_10gmac_inst|mac_dst_addr[17]                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_receive_from_10gmac:Eth_10g_receive_from_10gmac_inst|mac_dst_addr[18]                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_receive_from_10gmac:Eth_10g_receive_from_10gmac_inst|mac_dst_addr[19]                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_receive_from_10gmac:Eth_10g_receive_from_10gmac_inst|mac_dst_addr[20]                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_receive_from_10gmac:Eth_10g_receive_from_10gmac_inst|mac_dst_addr[21]                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_receive_from_10gmac:Eth_10g_receive_from_10gmac_inst|mac_dst_addr[22]                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_receive_from_10gmac:Eth_10g_receive_from_10gmac_inst|mac_dst_addr[23]                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_receive_from_10gmac:Eth_10g_receive_from_10gmac_inst|mac_dst_addr[8]                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_receive_from_10gmac:Eth_10g_receive_from_10gmac_inst|mac_dst_addr[9]                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_receive_from_10gmac:Eth_10g_receive_from_10gmac_inst|mac_dst_addr[10]                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_receive_from_10gmac:Eth_10g_receive_from_10gmac_inst|mac_dst_addr[11]                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_receive_from_10gmac:Eth_10g_receive_from_10gmac_inst|mac_dst_addr[12]                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_receive_from_10gmac:Eth_10g_receive_from_10gmac_inst|mac_dst_addr[13]                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_receive_from_10gmac:Eth_10g_receive_from_10gmac_inst|mac_dst_addr[14]                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_receive_from_10gmac:Eth_10g_receive_from_10gmac_inst|mac_dst_addr[15]                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_receive_from_10gmac:Eth_10g_receive_from_10gmac_inst|mac_dst_addr[0]                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_receive_from_10gmac:Eth_10g_receive_from_10gmac_inst|mac_dst_addr[1]                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_receive_from_10gmac:Eth_10g_receive_from_10gmac_inst|mac_dst_addr[2]                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_receive_from_10gmac:Eth_10g_receive_from_10gmac_inst|mac_dst_addr[3]                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_receive_from_10gmac:Eth_10g_receive_from_10gmac_inst|mac_dst_addr[4]                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_receive_from_10gmac:Eth_10g_receive_from_10gmac_inst|mac_dst_addr[5]                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_receive_from_10gmac:Eth_10g_receive_from_10gmac_inst|mac_dst_addr[6]                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_receive_from_10gmac:Eth_10g_receive_from_10gmac_inst|mac_dst_addr[7]                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - tx_fifo:tx_fifo_inst|dcfifo:dcfifo_component|dcfifo_tbv1:auto_generated|a_graycounter_ddc:wrptr_g1p|sub_parity10a[1]                                                                                                                                                                                                                      ; 1                 ; 0       ;
;      - tx_fifo:tx_fifo_inst|dcfifo:dcfifo_component|dcfifo_tbv1:auto_generated|a_graycounter_ddc:wrptr_g1p|sub_parity10a[0]                                                                                                                                                                                                                      ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_receive_from_10gmac:Eth_10g_receive_from_10gmac_inst|r_mac_src_addr[15]~0                                                                                                                                                                                                       ; 1                 ; 0       ;
;      - SPI_LMK04906_Config:SPI_LMK04906_Config_inst|reg_data[0]                                                                                                                                                                                                                                                                                  ; 1                 ; 0       ;
;      - pll:pll_inst|pll_0002:pll_inst|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL                                                                                                                                                                                                                                                     ; 1                 ; 0       ;
;      - SPI_LMK04906_Config:SPI_LMK04906_Config_inst|tick[1]~DUPLICATE                                                                                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - SPI_LMK04906_Config:SPI_LMK04906_Config_inst|tick[2]~DUPLICATE                                                                                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - SPI_LMK04906_Config:SPI_LMK04906_Config_inst|tick[4]~DUPLICATE                                                                                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - SPI_LMK04906_Config:SPI_LMK04906_Config_inst|tick[3]~DUPLICATE                                                                                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - SPI_LMK04906_Config:SPI_LMK04906_Config_inst|lut_index[0]~DUPLICATE                                                                                                                                                                                                                                                                       ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gbaser_phy:Eth_10gbaser_phy_inst|altera_xcvr_10gbaser:eth_10gbaser_phy_inst|sv_xcvr_10gbaser_nr:xv_xcvr_10gbaser_nr_inst|altera_xcvr_reset_control:gen_embedded_reset.reset_controller|alt_xcvr_reset_counter:g_rx.g_rx[0].g_rx.counter_rx_analogreset|count[0]~DUPLICATE ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gbaser_phy:Eth_10gbaser_phy_inst|altera_xcvr_10gbaser:eth_10gbaser_phy_inst|sv_xcvr_10gbaser_nr:xv_xcvr_10gbaser_nr_inst|altera_xcvr_reset_control:gen_embedded_reset.reset_controller|alt_xcvr_reset_counter:g_pll.counter_pll_powerdown|count[1]~DUPLICATE              ; 1                 ; 0       ;
;      - SPI_LMK04906_Config:SPI_LMK04906_Config_inst|mSetup_ST.0001~DUPLICATE                                                                                                                                                                                                                                                                     ; 1                 ; 0       ;
;      - SPI_LMK04906_Config:SPI_LMK04906_Config_inst|delay_cnt[7]~DUPLICATE                                                                                                                                                                                                                                                                       ; 1                 ; 0       ;
;      - SPI_LMK04906_Config:SPI_LMK04906_Config_inst|delay_cnt[5]~DUPLICATE                                                                                                                                                                                                                                                                       ; 1                 ; 0       ;
;      - SPI_LMK04906_Config:SPI_LMK04906_Config_inst|delay_cnt[4]~DUPLICATE                                                                                                                                                                                                                                                                       ; 1                 ; 0       ;
;      - SPI_LMK04906_Config:SPI_LMK04906_Config_inst|delay_cnt[3]~DUPLICATE                                                                                                                                                                                                                                                                       ; 1                 ; 0       ;
;      - SPI_LMK04906_Config:SPI_LMK04906_Config_inst|delay_cnt[2]~DUPLICATE                                                                                                                                                                                                                                                                       ; 1                 ; 0       ;
;      - SPI_LMK04906_Config:SPI_LMK04906_Config_inst|delay_cnt[14]~DUPLICATE                                                                                                                                                                                                                                                                      ; 1                 ; 0       ;
;      - SPI_LMK04906_Config:SPI_LMK04906_Config_inst|delay_cnt[11]~DUPLICATE                                                                                                                                                                                                                                                                      ; 1                 ; 0       ;
;      - SPI_LMK04906_Config:SPI_LMK04906_Config_inst|delay_cnt[10]~DUPLICATE                                                                                                                                                                                                                                                                      ; 1                 ; 0       ;
;      - SPI_LMK04906_Config:SPI_LMK04906_Config_inst|delay_cnt[8]~DUPLICATE                                                                                                                                                                                                                                                                       ; 1                 ; 0       ;
;      - SPI_LMK04906_Config:SPI_LMK04906_Config_inst|delay_cnt[21]~DUPLICATE                                                                                                                                                                                                                                                                      ; 1                 ; 0       ;
;      - SPI_LMK04906_Config:SPI_LMK04906_Config_inst|delay_cnt[20]~DUPLICATE                                                                                                                                                                                                                                                                      ; 1                 ; 0       ;
;      - SPI_LMK04906_Config:SPI_LMK04906_Config_inst|delay_cnt[18]~DUPLICATE                                                                                                                                                                                                                                                                      ; 1                 ; 0       ;
;      - SPI_LMK04906_Config:SPI_LMK04906_Config_inst|delay_cnt[16]~DUPLICATE                                                                                                                                                                                                                                                                      ; 1                 ; 0       ;
;      - SPI_LMK04906_Config:SPI_LMK04906_Config_inst|delay_cnt[28]~DUPLICATE                                                                                                                                                                                                                                                                      ; 1                 ; 0       ;
;      - SPI_LMK04906_Config:SPI_LMK04906_Config_inst|delay_cnt[27]~DUPLICATE                                                                                                                                                                                                                                                                      ; 1                 ; 0       ;
;      - SPI_LMK04906_Config:SPI_LMK04906_Config_inst|delay_cnt[26]~DUPLICATE                                                                                                                                                                                                                                                                      ; 1                 ; 0       ;
;      - SPI_LMK04906_Config:SPI_LMK04906_Config_inst|delay_cnt[25]~DUPLICATE                                                                                                                                                                                                                                                                      ; 1                 ; 0       ;
;      - SPI_LMK04906_Config:SPI_LMK04906_Config_inst|delay_cnt[24]~DUPLICATE                                                                                                                                                                                                                                                                      ; 1                 ; 0       ;
;      - SPI_LMK04906_Config:SPI_LMK04906_Config_inst|delay_cnt[23]~DUPLICATE                                                                                                                                                                                                                                                                      ; 1                 ; 0       ;
;      - SPI_LMK04906_Config:SPI_LMK04906_Config_inst|delay_cnt[22]~DUPLICATE                                                                                                                                                                                                                                                                      ; 1                 ; 0       ;
;      - SPI_LMK04906_Config:SPI_LMK04906_Config_inst|delay_cnt[30]~DUPLICATE                                                                                                                                                                                                                                                                      ; 1                 ; 0       ;
;      - SPI_LMK04906_Config:SPI_LMK04906_Config_inst|delay_cnt[29]~DUPLICATE                                                                                                                                                                                                                                                                      ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|arp_send_to_10gmac:arp_send_to_10gmac_inst|avalon_st_tx_empty[2]~DUPLICATE                                                                                                                                                           ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|udp_send_to_10gmac:udp_send_to_10gmac_inst|i[0]~DUPLICATE                                                                                                                                                                            ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|udp_send_to_10gmac:udp_send_to_10gmac_inst|tx_data_counter[4]~DUPLICATE                                                                                                                                                              ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|udp_send_to_10gmac:udp_send_to_10gmac_inst|tx_data_counter[10]~DUPLICATE                                                                                                                                                             ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|udp_send_to_10gmac:udp_send_to_10gmac_inst|tx_data_counter[13]~DUPLICATE                                                                                                                                                             ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|udp_send_to_10gmac:udp_send_to_10gmac_inst|tx_data_counter[11]~DUPLICATE                                                                                                                                                             ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|udp_send_to_10gmac:udp_send_to_10gmac_inst|tx_data_counter[5]~DUPLICATE                                                                                                                                                              ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|udp_send_to_10gmac:udp_send_to_10gmac_inst|avalon_st_tx_data[48]~DUPLICATE                                                                                                                                                           ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|arp_state~DUPLICATE                                                                                                                                                                                                                                                                     ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|r_arp_op~DUPLICATE                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - tx_fifo:tx_fifo_inst|dcfifo:dcfifo_component|dcfifo_tbv1:auto_generated|wrptr_g[7]~DUPLICATE                                                                                                                                                                                                                                              ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|r_mac_dst_addr[47]~DUPLICATE                                                                                                                                                                                                         ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|r_mac_dst_addr[28]~DUPLICATE                                                                                                                                                                                                         ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|r_mac_dst_addr[18]~DUPLICATE                                                                                                                                                                                                         ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|r_mac_dst_addr[2]~DUPLICATE                                                                                                                                                                                                          ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|r_mac_dst_addr[6]~DUPLICATE                                                                                                                                                                                                          ; 1                 ; 0       ;
;      - tx_fifo:tx_fifo_inst|dcfifo:dcfifo_component|dcfifo_tbv1:auto_generated|a_graycounter_ddc:wrptr_g1p|counter8a2~DUPLICATE                                                                                                                                                                                                                  ; 1                 ; 0       ;
;      - tx_fifo:tx_fifo_inst|dcfifo:dcfifo_component|dcfifo_tbv1:auto_generated|a_graycounter_ddc:wrptr_g1p|counter8a3~DUPLICATE                                                                                                                                                                                                                  ; 1                 ; 0       ;
;      - tx_fifo:tx_fifo_inst|dcfifo:dcfifo_component|dcfifo_tbv1:auto_generated|a_graycounter_ddc:wrptr_g1p|counter8a0~DUPLICATE                                                                                                                                                                                                                  ; 1                 ; 0       ;
;      - tx_fifo:tx_fifo_inst|dcfifo:dcfifo_component|dcfifo_tbv1:auto_generated|a_graycounter_ddc:wrptr_g1p|counter8a1~DUPLICATE                                                                                                                                                                                                                  ; 1                 ; 0       ;
;      - tx_fifo:tx_fifo_inst|dcfifo:dcfifo_component|dcfifo_tbv1:auto_generated|a_graycounter_ddc:wrptr_g1p|counter8a4~DUPLICATE                                                                                                                                                                                                                  ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_receive_from_10gmac:Eth_10g_receive_from_10gmac_inst|state.idle~DUPLICATE                                                                                                                                                                                                       ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_receive_from_10gmac:Eth_10g_receive_from_10gmac_inst|r_data[50]~DUPLICATE                                                                                                                                                                                                       ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_receive_from_10gmac:Eth_10g_receive_from_10gmac_inst|r_data[37]~DUPLICATE                                                                                                                                                                                                       ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_receive_from_10gmac:Eth_10g_receive_from_10gmac_inst|r_data[21]~DUPLICATE                                                                                                                                                                                                       ; 1                 ; 0       ;
;      - tx_fifo:tx_fifo_inst|dcfifo:dcfifo_component|dcfifo_tbv1:auto_generated|a_graycounter_ddc:wrptr_g1p|parity9~DUPLICATE                                                                                                                                                                                                                     ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_receive_from_10gmac:Eth_10g_receive_from_10gmac_inst|state.rx_mac~DUPLICATE                                                                                                                                                                                                     ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_receive_from_10gmac:Eth_10g_receive_from_10gmac_inst|i[1]~DUPLICATE                                                                                                                                                                                                             ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_receive_from_10gmac:Eth_10g_receive_from_10gmac_inst|i[0]~DUPLICATE                                                                                                                                                                                                             ; 1                 ; 0       ;
;      - Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_receive_from_10gmac:Eth_10g_receive_from_10gmac_inst|state.rx_udp~DUPLICATE                                                                                                                                                                                                     ; 1                 ; 0       ;
; pll_ref_clk_sig                                                                                                                                                                                                                                                                                                                                  ;                   ;         ;
; rx_serial_data_0_sig                                                                                                                                                                                                                                                                                                                             ;                   ;         ;
; pll_ref_clk_sig(n)                                                                                                                                                                                                                                                                                                                               ;                   ;         ;
; rx_serial_data_0_sig(n)                                                                                                                                                                                                                                                                                                                          ;                   ;         ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                                                                                                                                          ; Location                   ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gbaser_phy:Eth_10gbaser_phy_inst|altera_xcvr_10gbaser:eth_10gbaser_phy_inst|sv_xcvr_10gbaser_nr:xv_xcvr_10gbaser_nr_inst|altera_xcvr_reset_control:gen_embedded_reset.reset_controller|alt_xcvr_reset_counter:g_pll.counter_pll_powerdown|Equal0~1                                                            ; LABCELL_X2_Y45_N24         ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gbaser_phy:Eth_10gbaser_phy_inst|altera_xcvr_10gbaser:eth_10gbaser_phy_inst|sv_xcvr_10gbaser_nr:xv_xcvr_10gbaser_nr_inst|altera_xcvr_reset_control:gen_embedded_reset.reset_controller|alt_xcvr_reset_counter:g_rx.g_rx[0].g_rx.counter_rx_digitalreset|reset_cond~2                                          ; MLABCELL_X1_Y38_N18        ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gbaser_phy:Eth_10gbaser_phy_inst|altera_xcvr_10gbaser:eth_10gbaser_phy_inst|sv_xcvr_10gbaser_nr:xv_xcvr_10gbaser_nr_inst|altera_xcvr_reset_control:gen_embedded_reset.reset_controller|alt_xcvr_reset_counter:g_rx.g_rx[0].g_rx.counter_rx_ready|r_reset                                                      ; FF_X22_Y38_N50             ; 3       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gbaser_phy:Eth_10gbaser_phy_inst|altera_xcvr_10gbaser:eth_10gbaser_phy_inst|sv_xcvr_10gbaser_nr:xv_xcvr_10gbaser_nr_inst|altera_xcvr_reset_control:gen_embedded_reset.reset_controller|alt_xcvr_reset_counter:g_tx.g_tx[0].g_tx.counter_tx_ready|r_reset                                                      ; FF_X16_Y45_N25             ; 3       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gbaser_phy:Eth_10gbaser_phy_inst|altera_xcvr_10gbaser:eth_10gbaser_phy_inst|sv_xcvr_10gbaser_nr:xv_xcvr_10gbaser_nr_inst|altera_xcvr_reset_control:gen_embedded_reset.reset_controller|comb~0                                                                                                                 ; MLABCELL_X1_Y38_N3         ; 10      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gbaser_phy:Eth_10gbaser_phy_inst|altera_xcvr_10gbaser:eth_10gbaser_phy_inst|sv_xcvr_10gbaser_nr:xv_xcvr_10gbaser_nr_inst|sv_xcvr_10gbaser_native:ch[0].sv_xcvr_10gbaser_native_inst|in_pld_10g_rx_pld_clk                                                                                                     ; PLLOUTPUTCOUNTER_X0_Y55_N1 ; 3309    ; Clock                      ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_avalon_dc_fifo:rxtx_dc_fifo_link_fault_status|full                                                                                                                                                                                                ; FF_X8_Y40_N41              ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_avalon_dc_fifo:rxtx_dc_fifo_pauselen|next_in_wr_ptr~0                                                                                                                                                                                             ; LABCELL_X22_Y35_N6         ; 23      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_avalon_st_pipeline_stage:tx_st_pipeline_stage_rs|altera_avalon_st_pipeline_base:core|full0                                                                                                                                                        ; FF_X9_Y44_N2               ; 234     ; Clock enable, Sync. load   ; no     ; --                   ; --               ; --                        ;
; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_avalon_st_pipeline_stage:tx_st_pipeline_stage_rs|altera_avalon_st_pipeline_base:core|full1                                                                                                                                                        ; FF_X7_Y44_N20              ; 27      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_avalon_st_pipeline_stage:tx_st_pipeline_stage_rs|altera_avalon_st_pipeline_base:core|full1~0                                                                                                                                                      ; MLABCELL_X6_Y43_N42        ; 69      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_crc:rx_eth_crc_checker|crc32:my_crc32|always1~0                                                                                                                                                                                               ; LABCELL_X12_Y36_N6         ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_crc:rx_eth_crc_checker|enable_crc~0                                                                                                                                                                                                           ; LABCELL_X18_Y34_N30        ; 122     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_crc:rx_eth_crc_checker|pline_eop_0                                                                                                                                                                                                            ; LABCELL_X12_Y36_N21        ; 35      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_crc:rx_eth_crc_checker|pline_sop_0                                                                                                                                                                                                            ; MLABCELL_X19_Y36_N9        ; 38      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_crc:tx_eth_crc_inserter|altshift_taps:pline_valid_1_rtl_0|shift_taps_9c41:auto_generated|cntr_d2h:cntr5|counter_reg_bit0~0                                                                                                                    ; MLABCELL_X8_Y44_N9         ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_crc:tx_eth_crc_inserter|altshift_taps:pline_valid_1_rtl_0|shift_taps_9c41:auto_generated|dffe6                                                                                                                                                ; FF_X8_Y44_N13              ; 2       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_crc:tx_eth_crc_inserter|crc32:my_crc32|mty1[2]                                                                                                                                                                                                ; FF_X14_Y45_N26             ; 66      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_crc:tx_eth_crc_inserter|data_sink_ready~0                                                                                                                                                                                                     ; MLABCELL_X13_Y44_N42       ; 77      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_crc:tx_eth_crc_inserter|enable_crc~0                                                                                                                                                                                                          ; MLABCELL_X13_Y44_N21       ; 148     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_crc:tx_eth_crc_inserter|packet_empty_value[2]                                                                                                                                                                                                 ; FF_X14_Y45_N23             ; 68      ; Sync. clear, Sync. load    ; no     ; --                   ; --               ; --                        ;
; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_crc:tx_eth_crc_inserter|pline_eop_0                                                                                                                                                                                                           ; MLABCELL_X13_Y44_N15       ; 36      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_crc:tx_eth_crc_inserter|pline_eop_3                                                                                                                                                                                                           ; FF_X13_Y44_N50             ; 103     ; Clock enable, Sync. clear  ; no     ; --                   ; --               ; --                        ;
; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_crc:tx_eth_crc_inserter|pline_sop_0                                                                                                                                                                                                           ; LABCELL_X14_Y45_N54        ; 42      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_crc_pad_rem:rx_eth_crc_pad_rem|altera_eth_crc_rem:crc_stripper|altera_eth_crc_pad_rem_pipeline_stage:U_PLINE|altera_eth_crc_pad_rem_pipeline_base:core|in_ready                                                                               ; LABCELL_X20_Y35_N6         ; 72      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_frame_decoder:rx_eth_frame_decoder|altera_eth_frame_decoder_pipeline_stage:ST_PLINE_STAGE[1].U_PLINE|altera_eth_frame_decoder_pipeline_base:core|altshift_taps:data1_rtl_0|shift_taps_nq31:auto_generated|cntr_d2h:cntr5|counter_comb_bita0~1 ; LABCELL_X22_Y36_N3         ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_frame_decoder:rx_eth_frame_decoder|altera_eth_frame_decoder_pipeline_stage:ST_PLINE_STAGE[1].U_PLINE|altera_eth_frame_decoder_pipeline_base:core|altshift_taps:data1_rtl_0|shift_taps_nq31:auto_generated|dffe6                               ; FF_X22_Y35_N58             ; 16      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_frame_decoder:rx_eth_frame_decoder|always23~0                                                                                                                                                                                                 ; LABCELL_X20_Y35_N57        ; 17      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_frame_decoder:rx_eth_frame_decoder|count_pkt_len_p1[2]~2                                                                                                                                                                                      ; LABCELL_X22_Y36_N33        ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_frame_decoder:rx_eth_frame_decoder|count_pkt_len_p1~0                                                                                                                                                                                         ; LABCELL_X22_Y35_N24        ; 56      ; Clock enable, Sync. clear  ; no     ; --                   ; --               ; --                        ;
; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_lane_decoder:rx_eth_lane_decoder|crc_error_6~0                                                                                                                                                                                                ; LABCELL_X9_Y37_N21         ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_lane_decoder:rx_eth_lane_decoder|data_packet[31]~0                                                                                                                                                                                            ; LABCELL_X4_Y41_N21         ; 81      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_lane_decoder:rx_eth_lane_decoder|empty~24                                                                                                                                                                                                     ; LABCELL_X9_Y37_N18         ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_lane_decoder:rx_eth_lane_decoder|header_done_lane_0                                                                                                                                                                                           ; FF_X4_Y41_N5               ; 83      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_lane_decoder:rx_eth_lane_decoder|header_invalid_status                                                                                                                                                                                        ; FF_X7_Y41_N8               ; 67      ; Sync. clear, Sync. load    ; no     ; --                   ; --               ; --                        ;
; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_link_fault_detection:rx_eth_link_fault_detection|WideOr4                                                                                                                                                                                      ; MLABCELL_X3_Y38_N39        ; 10      ; Clock enable, Sync. load   ; no     ; --                   ; --               ; --                        ;
; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_link_fault_detection:rx_eth_link_fault_detection|link_fault_reg[0]~1                                                                                                                                                                          ; MLABCELL_X6_Y41_N54        ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_link_fault_generation:tx_eth_link_fault_generation|Selector13~0                                                                                                                                                                               ; MLABCELL_X3_Y44_N9         ; 23      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_link_fault_generation:tx_eth_link_fault_generation|Selector29~0                                                                                                                                                                               ; MLABCELL_X3_Y44_N12        ; 23      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_packet_formatter:tx_eth_packet_formatter|always2~0                                                                                                                                                                                            ; MLABCELL_X6_Y43_N18        ; 71      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_packet_formatter:tx_eth_packet_formatter|data_src_data_reg[23]~16                                                                                                                                                                             ; MLABCELL_X6_Y43_N48        ; 18      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_packet_formatter:tx_eth_packet_formatter|data_src_data_reg[48]~4                                                                                                                                                                              ; MLABCELL_X3_Y46_N9         ; 24      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_packet_formatter:tx_eth_packet_formatter|data_src_data_reg[61]~1                                                                                                                                                                              ; MLABCELL_X6_Y43_N36        ; 9       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_packet_formatter:tx_eth_packet_formatter|eof_insert_ena~0                                                                                                                                                                                     ; MLABCELL_X6_Y43_N54        ; 39      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_packet_overflow_control:rx_eth_packet_overflow_control|data_src_valid~0                                                                                                                                                                       ; MLABCELL_X15_Y39_N24       ; 22      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_pad_inserter:tx_eth_pad_inserter|always12~0                                                                                                                                                                                                   ; MLABCELL_X25_Y43_N54       ; 35      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_pad_inserter:tx_eth_pad_inserter|data_sink_ready~0                                                                                                                                                                                            ; MLABCELL_X25_Y43_N57       ; 34      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_pad_inserter:tx_eth_pad_inserter|internal_sink_data[30]~0                                                                                                                                                                                     ; LABCELL_X24_Y43_N3         ; 32      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_pause_beat_conversion:tx_eth_pause_beat_conversion|altera_std_synchronizer:select_synchronizer2|dreg[0]                                                                                                                                       ; FF_X26_Y45_N23             ; 31      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_pause_beat_conversion:tx_eth_pause_beat_conversion|lpm_mult:mutiplyer00|multcore:mult_core|altshift_taps:romout_rtl_0|shift_taps_6c81:auto_generated|cntr_d2h:cntr5|counter_comb_bita0~1                                                      ; MLABCELL_X21_Y44_N3        ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_pause_beat_conversion:tx_eth_pause_beat_conversion|lpm_mult:mutiplyer00|multcore:mult_core|altshift_taps:romout_rtl_0|shift_taps_6c81:auto_generated|dffe6                                                                                    ; FF_X21_Y44_N7              ; 16      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_pause_beat_conversion:tx_eth_pause_beat_conversion|pause_quanta_sink_valid_pline4                                                                                                                                                             ; FF_X21_Y44_N53             ; 33      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_pkt_backpressure_control:tx_eth_pkt_backpressure_control|data_sink_ready~0                                                                                                                                                                    ; MLABCELL_X13_Y44_N3        ; 101     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_pkt_backpressure_control:tx_eth_pkt_backpressure_control|intermediate_ready~0                                                                                                                                                                 ; MLABCELL_X21_Y44_N15       ; 69      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_pkt_backpressure_control:tx_eth_pkt_backpressure_control|timer[12]~0                                                                                                                                                                          ; MLABCELL_X21_Y44_N12       ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_xgmii_termination:tx_eth_xgmii_termination|ready_internal~2                                                                                                                                                                                   ; MLABCELL_X6_Y43_N12        ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_xgmii_termination:tx_eth_xgmii_termination|xgmii_src_data[19]~1                                                                                                                                                                               ; LABCELL_X7_Y42_N12         ; 34      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_xgmii_termination:tx_eth_xgmii_termination|xgmii_src_data~3                                                                                                                                                                                   ; LABCELL_X7_Y42_N54         ; 34      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                            ; FF_X16_Y45_N17             ; 1325    ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                            ; FF_X22_Y38_N14             ; 1138    ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_receive_from_10gmac:Eth_10g_receive_from_10gmac_inst|mac_dst_addr[47]~1                                                                                                                                                                                                                                             ; MLABCELL_X15_Y38_N6        ; 48      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_receive_from_10gmac:Eth_10g_receive_from_10gmac_inst|mac_type[15]~0                                                                                                                                                                                                                                                 ; LABCELL_X14_Y39_N3         ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_receive_from_10gmac:Eth_10g_receive_from_10gmac_inst|r_mac_src_addr[15]~0                                                                                                                                                                                                                                           ; MLABCELL_X15_Y39_N48       ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|Equal1~0                                                                                                                                                                                                                                                                 ; MLABCELL_X17_Y42_N12       ; 68      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|arp_send_to_10gmac:arp_send_to_10gmac_inst|arp_frame[0][7]~1                                                                                                                                                                                                             ; MLABCELL_X19_Y43_N30       ; 51      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|arp_send_to_10gmac:arp_send_to_10gmac_inst|avalon_st_tx_data[63]~0                                                                                                                                                                                                       ; MLABCELL_X19_Y44_N42       ; 53      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|arp_send_to_10gmac:arp_send_to_10gmac_inst|tx_state[0]                                                                                                                                                                                                                   ; FF_X19_Y43_N8              ; 45      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|arp_send_to_10gmac:arp_send_to_10gmac_inst|tx_state[3]                                                                                                                                                                                                                   ; FF_X19_Y43_N29             ; 62      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|tx_start_pos                                                                                                                                                                                                                                                             ; MLABCELL_X21_Y38_N57       ; 57      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|udp_send_to_10gmac:udp_send_to_10gmac_inst|avalon_st_tx_data[28]~10                                                                                                                                                                                                      ; MLABCELL_X17_Y42_N48       ; 13      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|udp_send_to_10gmac:udp_send_to_10gmac_inst|avalon_st_tx_data[63]~1                                                                                                                                                                                                       ; MLABCELL_X17_Y42_N54       ; 55      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|udp_send_to_10gmac:udp_send_to_10gmac_inst|i[1]                                                                                                                                                                                                                          ; FF_X24_Y41_N50             ; 92      ; Sync. clear, Sync. load    ; no     ; --                   ; --               ; --                        ;
; Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|udp_send_to_10gmac:udp_send_to_10gmac_inst|ip_check[18]~1                                                                                                                                                                                                                ; LABCELL_X24_Y41_N33        ; 19      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|udp_send_to_10gmac:udp_send_to_10gmac_inst|ip_header[1][16]~2                                                                                                                                                                                                            ; LABCELL_X18_Y41_N36        ; 17      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|udp_send_to_10gmac:udp_send_to_10gmac_inst|ip_header[2][0]~1                                                                                                                                                                                                             ; LABCELL_X24_Y41_N42        ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|udp_send_to_10gmac:udp_send_to_10gmac_inst|ip_total_length[3]~1                                                                                                                                                                                                          ; MLABCELL_X17_Y42_N57       ; 49      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|udp_send_to_10gmac:udp_send_to_10gmac_inst|tx_data_counter[10]~0                                                                                                                                                                                                         ; MLABCELL_X25_Y43_N9        ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|udp_send_to_10gmac:udp_send_to_10gmac_inst|tx_state.send_data                                                                                                                                                                                                            ; FF_X26_Y39_N53             ; 77      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|Eth_10g_send_to_10gmac:Eth_10g_send_to_10gmac_inst|udp_send_to_10gmac:udp_send_to_10gmac_inst|tx_state~16                                                                                                                                                                                                                   ; MLABCELL_X25_Y41_N48       ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Eth_10g_top:Eth_10g_top_inst|Eth_top:Eth_top_inst|always1~3                                                                                                                                                                                                                                                                                                                   ; MLABCELL_X15_Y38_N48       ; 48      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; OSC_50_B3B                                                                                                                                                                                                                                                                                                                                                                    ; PIN_AW35                   ; 3       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; SPI_LMK04906_Config:SPI_LMK04906_Config_inst|Equal1~0                                                                                                                                                                                                                                                                                                                         ; LABCELL_X26_Y13_N48        ; 32      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SPI_LMK04906_Config:SPI_LMK04906_Config_inst|LessThan5~0                                                                                                                                                                                                                                                                                                                      ; LABCELL_X24_Y16_N27        ; 60      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SPI_LMK04906_Config:SPI_LMK04906_Config_inst|clk_cnt[1]                                                                                                                                                                                                                                                                                                                       ; FF_X26_Y15_N38             ; 110     ; Clock                      ; no     ; --                   ; --               ; --                        ;
; pll:pll_inst|pll_0002:pll_inst|altera_pll:altera_pll_i|outclk_wire[0]                                                                                                                                                                                                                                                                                                         ; PLLOUTPUTCOUNTER_X0_Y29_N1 ; 47      ; Clock                      ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; rst_n                                                                                                                                                                                                                                                                                                                                                                         ; PIN_AT9                    ; 729     ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; tx_fifo:tx_fifo_inst|dcfifo:dcfifo_component|dcfifo_tbv1:auto_generated|dffpipe_3dc:rdaclr|dffe13a[0]                                                                                                                                                                                                                                                                         ; FF_X15_Y37_N53             ; 46      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; tx_fifo:tx_fifo_inst|dcfifo:dcfifo_component|dcfifo_tbv1:auto_generated|valid_rdreq~1                                                                                                                                                                                                                                                                                         ; MLABCELL_X11_Y39_N15       ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; tx_fifo:tx_fifo_inst|dcfifo:dcfifo_component|dcfifo_tbv1:auto_generated|valid_wrreq~0                                                                                                                                                                                                                                                                                         ; LABCELL_X9_Y39_N18         ; 21      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; tx_src:tx_src_inst|cnt~0                                                                                                                                                                                                                                                                                                                                                      ; MLABCELL_X15_Y38_N54       ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                                                                                                                                                                            ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+---------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                                      ; Location                   ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+---------+----------------------+------------------+---------------------------+
; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gbaser_phy:Eth_10gbaser_phy_inst|altera_xcvr_10gbaser:eth_10gbaser_phy_inst|sv_xcvr_10gbaser_nr:xv_xcvr_10gbaser_nr_inst|sv_xcvr_10gbaser_native:ch[0].sv_xcvr_10gbaser_native_inst|fboutclk1             ; FRACTIONALPLL_X0_Y53_N0    ; 1       ; Global Clock         ; --               ; --                        ;
; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gbaser_phy:Eth_10gbaser_phy_inst|altera_xcvr_10gbaser:eth_10gbaser_phy_inst|sv_xcvr_10gbaser_nr:xv_xcvr_10gbaser_nr_inst|sv_xcvr_10gbaser_native:ch[0].sv_xcvr_10gbaser_native_inst|in_pld_10g_rx_pld_clk ; PLLOUTPUTCOUNTER_X0_Y55_N1 ; 3309    ; Global Clock         ; GCLK2            ; --                        ;
; pll:pll_inst|pll_0002:pll_inst|altera_pll:altera_pll_i|outclk_wire[0]                                                                                                                                                                                                     ; PLLOUTPUTCOUNTER_X0_Y29_N1 ; 47      ; Global Clock         ; GCLK4            ; --                        ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+---------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                                                                                                              ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                                                                                                               ; Fan-Out ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; 1325    ;
; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; 1138    ;
; rst_n~input                                                                                                                                                                                                                                        ; 729     ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+------+----------------------------------+----------------------+-----------------+-----------------+----------+------------------------+-----------------------------+
; Name                                                                                                                                                                                                                                                                                                                                                                             ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M20K blocks ; MLABs ; MIF  ; Location                         ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs               ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+------+----------------------------------+----------------------+-----------------+-----------------+----------+------------------------+-----------------------------+
; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_avalon_dc_fifo:rxtx_dc_fifo_link_fault_status|altsyncram:mem_rtl_0|altsyncram_qtm1:auto_generated|ALTSYNCRAM                                                                                                                                         ; AUTO ; Simple Dual Port ; Single Clock ; 16           ; 2            ; 16           ; 2            ; yes                    ; no                      ; no                     ; yes                     ; 32    ; 16                          ; 2                           ; 16                          ; 2                           ; 32                  ; 0           ; 1     ; None ; LAB_X8_Y42_N0                    ;                      ;                 ;                 ;          ;                        ;                             ;
; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_avalon_dc_fifo:rxtx_dc_fifo_pauselen|altsyncram:mem_rtl_0|altsyncram_41n1:auto_generated|ALTSYNCRAM                                                                                                                                                  ; AUTO ; Simple Dual Port ; Single Clock ; 16           ; 16           ; 16           ; 16           ; yes                    ; no                      ; no                     ; yes                     ; 256   ; 16                          ; 16                          ; 16                          ; 16                          ; 256                 ; 0           ; 1     ; None ; LAB_X23_Y42_N0                   ;                      ;                 ;                 ;          ;                        ;                             ;
; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_crc:tx_eth_crc_inserter|altshift_taps:pline_valid_1_rtl_0|shift_taps_9c41:auto_generated|altsyncram_jtg1:altsyncram4|ALTSYNCRAM                                                                                                                  ; AUTO ; Simple Dual Port ; Single Clock ; 3            ; 66           ; 3            ; 66           ; yes                    ; no                      ; yes                    ; yes                     ; 198   ; 3                           ; 66                          ; 3                           ; 66                          ; 198                 ; 2           ; 0     ; None ; M20K_X10_Y46_N0, M20K_X10_Y45_N0 ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes                         ;
; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_frame_decoder:rx_eth_frame_decoder|altera_eth_frame_decoder_pipeline_stage:ST_PLINE_STAGE[1].U_PLINE|altera_eth_frame_decoder_pipeline_base:core|altshift_taps:data1_rtl_0|shift_taps_nq31:auto_generated|altsyncram_9tg1:altsyncram4|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 3            ; 16           ; 3            ; 16           ; yes                    ; no                      ; no                     ; yes                     ; 48    ; 3                           ; 16                          ; 3                           ; 16                          ; 48                  ; 0           ; 1     ; None ; LAB_X19_Y35_N0                   ;                      ;                 ;                 ;          ;                        ;                             ;
; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_pause_beat_conversion:tx_eth_pause_beat_conversion|lpm_mult:mutiplyer00|multcore:mult_core|altshift_taps:romout_rtl_0|shift_taps_6c81:auto_generated|altsyncram_9tg1:altsyncram4|ALTSYNCRAM                                                      ; AUTO ; Simple Dual Port ; Single Clock ; 3            ; 16           ; 3            ; 16           ; yes                    ; no                      ; no                     ; yes                     ; 48    ; 3                           ; 16                          ; 3                           ; 16                          ; 48                  ; 0           ; 1     ; None ; LAB_X23_Y45_N0                   ;                      ;                 ;                 ;          ;                        ;                             ;
; tx_fifo:tx_fifo_inst|dcfifo:dcfifo_component|dcfifo_tbv1:auto_generated|altsyncram_4kh1:fifo_ram|ALTSYNCRAM                                                                                                                                                                                                                                                                      ; AUTO ; Simple Dual Port ; Single Clock ; 256          ; 64           ; 256          ; 64           ; yes                    ; no                      ; yes                    ; yes                     ; 16384 ; 256                         ; 64                          ; 256                         ; 64                          ; 16384               ; 2           ; 0     ; None ; M20K_X10_Y39_N0, M20K_X10_Y40_N0 ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Port Usage ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+------+----------------------------------+----------------------+-----------------+-----------------+----------+------------------------+-----------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+------------------------------------------------------------+
; Routing Usage Summary                                      ;
+------------------------------+-----------------------------+
; Routing Resource Type        ; Usage                       ;
+------------------------------+-----------------------------+
; Block interconnects          ; 7,009 / 1,596,384 ( < 1 % ) ;
; C14 interconnects            ; 10 / 58,984 ( < 1 % )       ;
; C4 interconnects             ; 2,723 / 986,112 ( < 1 % )   ;
; DQS bus muxes                ; 0 / 140 ( 0 % )             ;
; DQS-18 I/O buses             ; 0 / 32 ( 0 % )              ;
; DQS-36 I/O buses             ; 0 / 12 ( 0 % )              ;
; DQS-4 I/O buses              ; 0 / 140 ( 0 % )             ;
; DQS-9 I/O buses              ; 0 / 70 ( 0 % )              ;
; Direct links                 ; 1,200 / 1,596,384 ( < 1 % ) ;
; Global clocks                ; 2 / 16 ( 13 % )             ;
; Horizontal periphery clocks  ; 0 / 528 ( 0 % )             ;
; Local interconnects          ; 1,283 / 469,600 ( < 1 % )   ;
; NDQS bus muxes               ; 0 / 140 ( 0 % )             ;
; NDQS-18 I/O buses            ; 0 / 32 ( 0 % )              ;
; NDQS-36 I/O buses            ; 0 / 12 ( 0 % )              ;
; NDQS-4 I/O buses             ; 0 / 140 ( 0 % )             ;
; NDQS-9 I/O buses             ; 0 / 70 ( 0 % )              ;
; Quadrant clocks              ; 0 / 92 ( 0 % )              ;
; R24 interconnects            ; 26 / 59,904 ( < 1 % )       ;
; R24/C14 interconnect drivers ; 12 / 106,364 ( < 1 % )      ;
; R3 interconnects             ; 2,454 / 974,124 ( < 1 % )   ;
; R6 interconnects             ; 2,699 / 1,047,672 ( < 1 % ) ;
; Spine clocks                 ; 4 / 528 ( < 1 % )           ;
; Vertical periphery clocks    ; 0 / 864 ( 0 % )             ;
; Wire stub REs                ; 0 / 612 ( 0 % )             ;
+------------------------------+-----------------------------+


+----------------------------------------------------------------------------------+
; Fitter HSLP Summary                                                              ;
+--------------------------------------------------------+-----------------+-------+
; Resource                                               ; Usage           ; %     ;
+--------------------------------------------------------+-----------------+-------+
;                                                        ;                 ;       ;
; Programmable power technology high-speed tiles         ; 36 / 14,556     ; < 1 % ;
; Programmable power technology low-power tiles          ; 14,520 / 14,556 ; 100 % ;
;     -- low-power tiles that are used by the design     ; 287 / 14,520    ; 2 %   ;
;     -- unused tiles (low-power)                        ; 14,233 / 14,520 ; 98 %  ;
;                                                        ;                 ;       ;
; Programmable power technology high-speed LAB tiles     ; 32 / 11,736     ; < 1 % ;
; Programmable power technology low-power LAB tiles      ; 11,704 / 11,736 ; 100 % ;
;     -- low-power LAB tiles that are used by the design ; 287 / 11,704    ; 2 %   ;
;     -- unused LAB tiles (low-power)                    ; 11,417 / 11,704 ; 98 %  ;
;                                                        ;                 ;       ;
+--------------------------------------------------------+-----------------+-------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 10    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 18    ;
+----------------------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                    ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area                   ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; No Global Signal assignments found.                                      ; I/O                    ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                    ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                    ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O                    ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                    ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                    ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                    ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No PCI I/O assignments found.                                            ; I/O                    ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; No Current Strength assignments found.                                   ; I/O                    ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No PCI I/O assignments found.                                            ; I/O                    ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                    ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                    ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; No open drain assignments found.                                         ; I/O                    ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Current Strength assignments found.                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                    ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O                    ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O                    ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O                    ;                   ;
; Pass         ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; 0 such failures found.                                                   ; I/O                    ;                   ;
; ----         ; ----      ; Disclaimer                        ; LVDS rules are checked but not reported.                                           ; None     ; ----                                                                     ; Differential Signaling ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                            ; None     ; ----                                                                     ; On Chip Termination    ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------------------------+-------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+-------------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Pin/Rules               ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000034    ;
+-------------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Total Pass              ; 12        ; 0            ; 12        ; 0            ; 0            ; 12        ; 12        ; 0            ; 12        ; 12        ; 0            ; 8            ; 0            ; 0            ; 0            ; 0            ; 8            ; 0            ; 0            ; 0            ; 0            ; 8            ; 0            ; 0            ; 0            ; 0            ; 0            ; 10           ;
; Total Unchecked         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Inapplicable      ; 0         ; 12           ; 0         ; 12           ; 12           ; 0         ; 0         ; 12           ; 0         ; 0         ; 12           ; 4            ; 12           ; 12           ; 12           ; 12           ; 4            ; 12           ; 12           ; 12           ; 12           ; 4            ; 12           ; 12           ; 12           ; 12           ; 12           ; 2            ;
; Total Fail              ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; LMK04906_CLK            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; LMK04906_DATAIN         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; LMK04906_LE             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; sample_clk              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; tx_serial_data_0_sig    ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; OSC_50_B3B              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rst_n                   ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pll_ref_clk_sig         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; rx_serial_data_0_sig    ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; tx_serial_data_0_sig(n) ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; pll_ref_clk_sig(n)      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; rx_serial_data_0_sig(n) ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
+-------------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Passive Serial              ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable CvP_CONFDONE pin                                          ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on CvP_CONFDONE pin                            ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Enable internal scrubbing                                        ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration via Protocol                                       ; Off                         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[7..1]                                                       ; Unreserved                  ;
; Data[0]                                                          ; As input tri-stated         ;
; Data[31..16]                                                     ; Unreserved                  ;
; Data[15..8]                                                      ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 0.90 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                                                                                                                                                                                                                                                                                                                               ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Clock(s)                                                                                                                                                                            ; Destination Clock(s)                                                                                                                                                                       ; Delay Added in ns ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gbaser_phy_inst|eth_10gbaser_phy_inst|xv_xcvr_10gbaser_nr_inst|ch[0].sv_xcvr_10gbaser_native_inst|g_fpll.altera_pll_156M~PLL_OUTPUT_COUNTER|divclk ; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gbaser_phy_inst|eth_10gbaser_phy_inst|xv_xcvr_10gbaser_nr_inst|ch[0].sv_xcvr_10gbaser_native_inst|g_fpll.altera_pll_156M~PLL_OUTPUT_COUNTER|divclk ; 322.0             ;
; SPI_LMK04906_Config:SPI_LMK04906_Config_inst|clk_cnt[1]                                                                                                                                    ; SPI_LMK04906_Config:SPI_LMK04906_Config_inst|clk_cnt[1]                                                                                                                                    ; 113.2             ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the TimeQuest Timing Analyzer.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                                                                                                                                                                                                            ; Destination Register                                                                                                                                                                                                                                                                                                                                                                                                           ; Delay Added in ns ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; SPI_LMK04906_Config:SPI_LMK04906_Config_inst|clk_cnt[1]                                                                                                                                                                                                                                    ; SPI_LMK04906_Config:SPI_LMK04906_Config_inst|clk_cnt[1]                                                                                                                                                                                                                                                                                                                                                                        ; 3.205             ;
; SPI_LMK04906_Config:SPI_LMK04906_Config_inst|clk_cnt[0]                                                                                                                                                                                                                                    ; SPI_LMK04906_Config:SPI_LMK04906_Config_inst|clk_cnt[1]                                                                                                                                                                                                                                                                                                                                                                        ; 1.602             ;
; SPI_LMK04906_Config:SPI_LMK04906_Config_inst|lut_index[2]                                                                                                                                                                                                                                  ; SPI_LMK04906_Config:SPI_LMK04906_Config_inst|delay_cnt[27]                                                                                                                                                                                                                                                                                                                                                                     ; 0.875             ;
; SPI_LMK04906_Config:SPI_LMK04906_Config_inst|lut_index[1]                                                                                                                                                                                                                                  ; SPI_LMK04906_Config:SPI_LMK04906_Config_inst|delay_cnt[27]                                                                                                                                                                                                                                                                                                                                                                     ; 0.873             ;
; SPI_LMK04906_Config:SPI_LMK04906_Config_inst|lut_index[4]                                                                                                                                                                                                                                  ; SPI_LMK04906_Config:SPI_LMK04906_Config_inst|delay_cnt[27]                                                                                                                                                                                                                                                                                                                                                                     ; 0.866             ;
; SPI_LMK04906_Config:SPI_LMK04906_Config_inst|lut_index[0]                                                                                                                                                                                                                                  ; SPI_LMK04906_Config:SPI_LMK04906_Config_inst|delay_cnt[27]                                                                                                                                                                                                                                                                                                                                                                     ; 0.852             ;
; SPI_LMK04906_Config:SPI_LMK04906_Config_inst|lut_index[3]                                                                                                                                                                                                                                  ; SPI_LMK04906_Config:SPI_LMK04906_Config_inst|delay_cnt[27]                                                                                                                                                                                                                                                                                                                                                                     ; 0.837             ;
; SPI_LMK04906_Config:SPI_LMK04906_Config_inst|mSetup_ST.0001                                                                                                                                                                                                                                ; SPI_LMK04906_Config:SPI_LMK04906_Config_inst|mSetup_ST.0011                                                                                                                                                                                                                                                                                                                                                                    ; 0.680             ;
; SPI_LMK04906_Config:SPI_LMK04906_Config_inst|reg_data[18]                                                                                                                                                                                                                                  ; SPI_LMK04906_Config:SPI_LMK04906_Config_inst|reg_data[19]                                                                                                                                                                                                                                                                                                                                                                      ; 0.668             ;
; SPI_LMK04906_Config:SPI_LMK04906_Config_inst|reg_data[22]                                                                                                                                                                                                                                  ; SPI_LMK04906_Config:SPI_LMK04906_Config_inst|reg_data[23]                                                                                                                                                                                                                                                                                                                                                                      ; 0.666             ;
; SPI_LMK04906_Config:SPI_LMK04906_Config_inst|reg_data[14]                                                                                                                                                                                                                                  ; SPI_LMK04906_Config:SPI_LMK04906_Config_inst|reg_data[15]                                                                                                                                                                                                                                                                                                                                                                      ; 0.608             ;
; SPI_LMK04906_Config:SPI_LMK04906_Config_inst|reg_data[7]                                                                                                                                                                                                                                   ; SPI_LMK04906_Config:SPI_LMK04906_Config_inst|reg_data[8]                                                                                                                                                                                                                                                                                                                                                                       ; 0.608             ;
; SPI_LMK04906_Config:SPI_LMK04906_Config_inst|reg_data[28]                                                                                                                                                                                                                                  ; SPI_LMK04906_Config:SPI_LMK04906_Config_inst|reg_data[29]                                                                                                                                                                                                                                                                                                                                                                      ; 0.601             ;
; SPI_LMK04906_Config:SPI_LMK04906_Config_inst|reg_data[23]                                                                                                                                                                                                                                  ; SPI_LMK04906_Config:SPI_LMK04906_Config_inst|reg_data[24]                                                                                                                                                                                                                                                                                                                                                                      ; 0.597             ;
; SPI_LMK04906_Config:SPI_LMK04906_Config_inst|reg_data[9]                                                                                                                                                                                                                                   ; SPI_LMK04906_Config:SPI_LMK04906_Config_inst|reg_data[10]                                                                                                                                                                                                                                                                                                                                                                      ; 0.593             ;
; SPI_LMK04906_Config:SPI_LMK04906_Config_inst|reg_data[27]                                                                                                                                                                                                                                  ; SPI_LMK04906_Config:SPI_LMK04906_Config_inst|reg_data[28]                                                                                                                                                                                                                                                                                                                                                                      ; 0.569             ;
; SPI_LMK04906_Config:SPI_LMK04906_Config_inst|reg_data[0]                                                                                                                                                                                                                                   ; SPI_LMK04906_Config:SPI_LMK04906_Config_inst|reg_data[1]                                                                                                                                                                                                                                                                                                                                                                       ; 0.567             ;
; SPI_LMK04906_Config:SPI_LMK04906_Config_inst|reg_data[1]                                                                                                                                                                                                                                   ; SPI_LMK04906_Config:SPI_LMK04906_Config_inst|reg_data[2]                                                                                                                                                                                                                                                                                                                                                                       ; 0.565             ;
; SPI_LMK04906_Config:SPI_LMK04906_Config_inst|reg_data[2]                                                                                                                                                                                                                                   ; SPI_LMK04906_Config:SPI_LMK04906_Config_inst|reg_data[3]                                                                                                                                                                                                                                                                                                                                                                       ; 0.565             ;
; SPI_LMK04906_Config:SPI_LMK04906_Config_inst|reg_data[3]                                                                                                                                                                                                                                   ; SPI_LMK04906_Config:SPI_LMK04906_Config_inst|reg_data[4]                                                                                                                                                                                                                                                                                                                                                                       ; 0.561             ;
; SPI_LMK04906_Config:SPI_LMK04906_Config_inst|reg_data[17]                                                                                                                                                                                                                                  ; SPI_LMK04906_Config:SPI_LMK04906_Config_inst|reg_data[18]                                                                                                                                                                                                                                                                                                                                                                      ; 0.549             ;
; SPI_LMK04906_Config:SPI_LMK04906_Config_inst|reg_data[24]                                                                                                                                                                                                                                  ; SPI_LMK04906_Config:SPI_LMK04906_Config_inst|reg_data[25]                                                                                                                                                                                                                                                                                                                                                                      ; 0.549             ;
; SPI_LMK04906_Config:SPI_LMK04906_Config_inst|reg_data[10]                                                                                                                                                                                                                                  ; SPI_LMK04906_Config:SPI_LMK04906_Config_inst|reg_data[11]                                                                                                                                                                                                                                                                                                                                                                      ; 0.549             ;
; SPI_LMK04906_Config:SPI_LMK04906_Config_inst|reg_data[25]                                                                                                                                                                                                                                  ; SPI_LMK04906_Config:SPI_LMK04906_Config_inst|reg_data[26]                                                                                                                                                                                                                                                                                                                                                                      ; 0.548             ;
; SPI_LMK04906_Config:SPI_LMK04906_Config_inst|reg_data[5]                                                                                                                                                                                                                                   ; SPI_LMK04906_Config:SPI_LMK04906_Config_inst|reg_data[6]                                                                                                                                                                                                                                                                                                                                                                       ; 0.546             ;
; SPI_LMK04906_Config:SPI_LMK04906_Config_inst|reg_data[6]                                                                                                                                                                                                                                   ; SPI_LMK04906_Config:SPI_LMK04906_Config_inst|reg_data[7]                                                                                                                                                                                                                                                                                                                                                                       ; 0.545             ;
; SPI_LMK04906_Config:SPI_LMK04906_Config_inst|reg_data[12]                                                                                                                                                                                                                                  ; SPI_LMK04906_Config:SPI_LMK04906_Config_inst|reg_data[13]                                                                                                                                                                                                                                                                                                                                                                      ; 0.545             ;
; SPI_LMK04906_Config:SPI_LMK04906_Config_inst|reg_data[13]                                                                                                                                                                                                                                  ; SPI_LMK04906_Config:SPI_LMK04906_Config_inst|reg_data[14]                                                                                                                                                                                                                                                                                                                                                                      ; 0.545             ;
; SPI_LMK04906_Config:SPI_LMK04906_Config_inst|reg_data[20]                                                                                                                                                                                                                                  ; SPI_LMK04906_Config:SPI_LMK04906_Config_inst|reg_data[21]                                                                                                                                                                                                                                                                                                                                                                      ; 0.545             ;
; SPI_LMK04906_Config:SPI_LMK04906_Config_inst|reg_data[21]                                                                                                                                                                                                                                  ; SPI_LMK04906_Config:SPI_LMK04906_Config_inst|reg_data[22]                                                                                                                                                                                                                                                                                                                                                                      ; 0.545             ;
; SPI_LMK04906_Config:SPI_LMK04906_Config_inst|reg_data[11]                                                                                                                                                                                                                                  ; SPI_LMK04906_Config:SPI_LMK04906_Config_inst|reg_data[12]                                                                                                                                                                                                                                                                                                                                                                      ; 0.544             ;
; SPI_LMK04906_Config:SPI_LMK04906_Config_inst|delay_cnt[10]                                                                                                                                                                                                                                 ; SPI_LMK04906_Config:SPI_LMK04906_Config_inst|delay_cnt[10]                                                                                                                                                                                                                                                                                                                                                                     ; 0.530             ;
; SPI_LMK04906_Config:SPI_LMK04906_Config_inst|spi_go                                                                                                                                                                                                                                        ; SPI_LMK04906_Config:SPI_LMK04906_Config_inst|tick[4]                                                                                                                                                                                                                                                                                                                                                                           ; 0.511             ;
; SPI_LMK04906_Config:SPI_LMK04906_Config_inst|reg_data[16]                                                                                                                                                                                                                                  ; SPI_LMK04906_Config:SPI_LMK04906_Config_inst|reg_data[17]                                                                                                                                                                                                                                                                                                                                                                      ; 0.505             ;
; SPI_LMK04906_Config:SPI_LMK04906_Config_inst|mSetup_ST.0010                                                                                                                                                                                                                                ; SPI_LMK04906_Config:SPI_LMK04906_Config_inst|mSetup_ST.0011                                                                                                                                                                                                                                                                                                                                                                    ; 0.503             ;
; SPI_LMK04906_Config:SPI_LMK04906_Config_inst|delay_cnt[3]                                                                                                                                                                                                                                  ; SPI_LMK04906_Config:SPI_LMK04906_Config_inst|delay_cnt[3]                                                                                                                                                                                                                                                                                                                                                                      ; 0.501             ;
; SPI_LMK04906_Config:SPI_LMK04906_Config_inst|tick[2]                                                                                                                                                                                                                                       ; SPI_LMK04906_Config:SPI_LMK04906_Config_inst|tick[4]                                                                                                                                                                                                                                                                                                                                                                           ; 0.489             ;
; SPI_LMK04906_Config:SPI_LMK04906_Config_inst|tick[1]                                                                                                                                                                                                                                       ; SPI_LMK04906_Config:SPI_LMK04906_Config_inst|tick[4]                                                                                                                                                                                                                                                                                                                                                                           ; 0.488             ;
; SPI_LMK04906_Config:SPI_LMK04906_Config_inst|delay_cnt[12]                                                                                                                                                                                                                                 ; SPI_LMK04906_Config:SPI_LMK04906_Config_inst|delay_cnt[12]                                                                                                                                                                                                                                                                                                                                                                     ; 0.485             ;
; SPI_LMK04906_Config:SPI_LMK04906_Config_inst|delay_cnt[17]                                                                                                                                                                                                                                 ; SPI_LMK04906_Config:SPI_LMK04906_Config_inst|delay_cnt[17]                                                                                                                                                                                                                                                                                                                                                                     ; 0.480             ;
; SPI_LMK04906_Config:SPI_LMK04906_Config_inst|delay_cnt[14]                                                                                                                                                                                                                                 ; SPI_LMK04906_Config:SPI_LMK04906_Config_inst|delay_cnt[14]                                                                                                                                                                                                                                                                                                                                                                     ; 0.479             ;
; SPI_LMK04906_Config:SPI_LMK04906_Config_inst|delay_cnt[22]                                                                                                                                                                                                                                 ; SPI_LMK04906_Config:SPI_LMK04906_Config_inst|delay_cnt[22]                                                                                                                                                                                                                                                                                                                                                                     ; 0.479             ;
; SPI_LMK04906_Config:SPI_LMK04906_Config_inst|reg_data[19]                                                                                                                                                                                                                                  ; SPI_LMK04906_Config:SPI_LMK04906_Config_inst|reg_data[20]                                                                                                                                                                                                                                                                                                                                                                      ; 0.477             ;
; SPI_LMK04906_Config:SPI_LMK04906_Config_inst|delay_cnt[27]                                                                                                                                                                                                                                 ; SPI_LMK04906_Config:SPI_LMK04906_Config_inst|delay_cnt[27]                                                                                                                                                                                                                                                                                                                                                                     ; 0.464             ;
; SPI_LMK04906_Config:SPI_LMK04906_Config_inst|delay_cnt[23]                                                                                                                                                                                                                                 ; SPI_LMK04906_Config:SPI_LMK04906_Config_inst|delay_cnt[23]                                                                                                                                                                                                                                                                                                                                                                     ; 0.460             ;
; SPI_LMK04906_Config:SPI_LMK04906_Config_inst|tick[3]                                                                                                                                                                                                                                       ; SPI_LMK04906_Config:SPI_LMK04906_Config_inst|tick[4]                                                                                                                                                                                                                                                                                                                                                                           ; 0.459             ;
; SPI_LMK04906_Config:SPI_LMK04906_Config_inst|tick[0]                                                                                                                                                                                                                                       ; SPI_LMK04906_Config:SPI_LMK04906_Config_inst|tick[4]                                                                                                                                                                                                                                                                                                                                                                           ; 0.459             ;
; SPI_LMK04906_Config:SPI_LMK04906_Config_inst|delay_cnt[25]                                                                                                                                                                                                                                 ; SPI_LMK04906_Config:SPI_LMK04906_Config_inst|delay_cnt[25]                                                                                                                                                                                                                                                                                                                                                                     ; 0.456             ;
; SPI_LMK04906_Config:SPI_LMK04906_Config_inst|delay_cnt[28]                                                                                                                                                                                                                                 ; SPI_LMK04906_Config:SPI_LMK04906_Config_inst|delay_cnt[28]                                                                                                                                                                                                                                                                                                                                                                     ; 0.454             ;
; SPI_LMK04906_Config:SPI_LMK04906_Config_inst|reg_data[4]                                                                                                                                                                                                                                   ; SPI_LMK04906_Config:SPI_LMK04906_Config_inst|reg_data[5]                                                                                                                                                                                                                                                                                                                                                                       ; 0.453             ;
; SPI_LMK04906_Config:SPI_LMK04906_Config_inst|delay_cnt[13]                                                                                                                                                                                                                                 ; SPI_LMK04906_Config:SPI_LMK04906_Config_inst|delay_cnt[13]                                                                                                                                                                                                                                                                                                                                                                     ; 0.452             ;
; SPI_LMK04906_Config:SPI_LMK04906_Config_inst|delay_cnt[30]                                                                                                                                                                                                                                 ; SPI_LMK04906_Config:SPI_LMK04906_Config_inst|delay_cnt[30]                                                                                                                                                                                                                                                                                                                                                                     ; 0.449             ;
; SPI_LMK04906_Config:SPI_LMK04906_Config_inst|delay_cnt[16]                                                                                                                                                                                                                                 ; SPI_LMK04906_Config:SPI_LMK04906_Config_inst|delay_cnt[16]                                                                                                                                                                                                                                                                                                                                                                     ; 0.445             ;
; SPI_LMK04906_Config:SPI_LMK04906_Config_inst|delay_cnt[31]                                                                                                                                                                                                                                 ; SPI_LMK04906_Config:SPI_LMK04906_Config_inst|delay_cnt[31]                                                                                                                                                                                                                                                                                                                                                                     ; 0.444             ;
; SPI_LMK04906_Config:SPI_LMK04906_Config_inst|delay_cnt[18]                                                                                                                                                                                                                                 ; SPI_LMK04906_Config:SPI_LMK04906_Config_inst|delay_cnt[18]                                                                                                                                                                                                                                                                                                                                                                     ; 0.442             ;
; SPI_LMK04906_Config:SPI_LMK04906_Config_inst|delay_cnt[21]                                                                                                                                                                                                                                 ; SPI_LMK04906_Config:SPI_LMK04906_Config_inst|delay_cnt[21]                                                                                                                                                                                                                                                                                                                                                                     ; 0.439             ;
; SPI_LMK04906_Config:SPI_LMK04906_Config_inst|reg_data[15]                                                                                                                                                                                                                                  ; SPI_LMK04906_Config:SPI_LMK04906_Config_inst|reg_data[16]                                                                                                                                                                                                                                                                                                                                                                      ; 0.436             ;
; SPI_LMK04906_Config:SPI_LMK04906_Config_inst|delay_cnt[26]                                                                                                                                                                                                                                 ; SPI_LMK04906_Config:SPI_LMK04906_Config_inst|delay_cnt[26]                                                                                                                                                                                                                                                                                                                                                                     ; 0.435             ;
; SPI_LMK04906_Config:SPI_LMK04906_Config_inst|reg_data[8]                                                                                                                                                                                                                                   ; SPI_LMK04906_Config:SPI_LMK04906_Config_inst|reg_data[9]                                                                                                                                                                                                                                                                                                                                                                       ; 0.435             ;
; SPI_LMK04906_Config:SPI_LMK04906_Config_inst|delay_cnt[24]                                                                                                                                                                                                                                 ; SPI_LMK04906_Config:SPI_LMK04906_Config_inst|delay_cnt[24]                                                                                                                                                                                                                                                                                                                                                                     ; 0.431             ;
; SPI_LMK04906_Config:SPI_LMK04906_Config_inst|delay_cnt[5]                                                                                                                                                                                                                                  ; SPI_LMK04906_Config:SPI_LMK04906_Config_inst|delay_cnt[5]                                                                                                                                                                                                                                                                                                                                                                      ; 0.425             ;
; SPI_LMK04906_Config:SPI_LMK04906_Config_inst|delay_cnt[9]                                                                                                                                                                                                                                  ; SPI_LMK04906_Config:SPI_LMK04906_Config_inst|delay_cnt[9]                                                                                                                                                                                                                                                                                                                                                                      ; 0.416             ;
; SPI_LMK04906_Config:SPI_LMK04906_Config_inst|tick[4]                                                                                                                                                                                                                                       ; SPI_LMK04906_Config:SPI_LMK04906_Config_inst|mSetup_ST.0011                                                                                                                                                                                                                                                                                                                                                                    ; 0.412             ;
; SPI_LMK04906_Config:SPI_LMK04906_Config_inst|delay_cnt[20]                                                                                                                                                                                                                                 ; SPI_LMK04906_Config:SPI_LMK04906_Config_inst|delay_cnt[20]                                                                                                                                                                                                                                                                                                                                                                     ; 0.402             ;
; SPI_LMK04906_Config:SPI_LMK04906_Config_inst|tick[5]                                                                                                                                                                                                                                       ; SPI_LMK04906_Config:SPI_LMK04906_Config_inst|mSetup_ST.0011                                                                                                                                                                                                                                                                                                                                                                    ; 0.400             ;
; SPI_LMK04906_Config:SPI_LMK04906_Config_inst|delay_cnt[0]                                                                                                                                                                                                                                  ; SPI_LMK04906_Config:SPI_LMK04906_Config_inst|delay_cnt[0]                                                                                                                                                                                                                                                                                                                                                                      ; 0.398             ;
; SPI_LMK04906_Config:SPI_LMK04906_Config_inst|delay_cnt[11]                                                                                                                                                                                                                                 ; SPI_LMK04906_Config:SPI_LMK04906_Config_inst|delay_cnt[10]                                                                                                                                                                                                                                                                                                                                                                     ; 0.397             ;
; SPI_LMK04906_Config:SPI_LMK04906_Config_inst|delay_cnt[8]                                                                                                                                                                                                                                  ; SPI_LMK04906_Config:SPI_LMK04906_Config_inst|delay_cnt[8]                                                                                                                                                                                                                                                                                                                                                                      ; 0.382             ;
; SPI_LMK04906_Config:SPI_LMK04906_Config_inst|reg_data[29]                                                                                                                                                                                                                                  ; SPI_LMK04906_Config:SPI_LMK04906_Config_inst|reg_data[30]                                                                                                                                                                                                                                                                                                                                                                      ; 0.376             ;
; SPI_LMK04906_Config:SPI_LMK04906_Config_inst|delay_cnt[15]                                                                                                                                                                                                                                 ; SPI_LMK04906_Config:SPI_LMK04906_Config_inst|delay_cnt[15]                                                                                                                                                                                                                                                                                                                                                                     ; 0.370             ;
; SPI_LMK04906_Config:SPI_LMK04906_Config_inst|reg_data[30]                                                                                                                                                                                                                                  ; SPI_LMK04906_Config:SPI_LMK04906_Config_inst|reg_data[31]                                                                                                                                                                                                                                                                                                                                                                      ; 0.336             ;
; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_frame_decoder:rx_eth_frame_decoder|altera_eth_frame_decoder_pipeline_stage:ST_PLINE_STAGE[0].U_PLINE|altera_eth_frame_decoder_pipeline_base:core|data1[8]  ; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_frame_decoder:rx_eth_frame_decoder|altera_eth_frame_decoder_pipeline_stage:ST_PLINE_STAGE[1].U_PLINE|altera_eth_frame_decoder_pipeline_base:core|altshift_taps:data1_rtl_0|shift_taps_nq31:auto_generated|altsyncram_9tg1:altsyncram4|ram_block7a7~FITTER_CREATED_MLAB_CELL0porta_datain_reg0  ; 0.328             ;
; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_frame_decoder:rx_eth_frame_decoder|altera_eth_frame_decoder_pipeline_stage:ST_PLINE_STAGE[0].U_PLINE|altera_eth_frame_decoder_pipeline_base:core|data1[0]  ; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_frame_decoder:rx_eth_frame_decoder|altera_eth_frame_decoder_pipeline_stage:ST_PLINE_STAGE[1].U_PLINE|altera_eth_frame_decoder_pipeline_base:core|altshift_taps:data1_rtl_0|shift_taps_nq31:auto_generated|altsyncram_9tg1:altsyncram4|ram_block7a15~FITTER_CREATED_MLAB_CELL0porta_datain_reg0 ; 0.328             ;
; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_frame_decoder:rx_eth_frame_decoder|altera_eth_frame_decoder_pipeline_stage:ST_PLINE_STAGE[0].U_PLINE|altera_eth_frame_decoder_pipeline_base:core|data1[2]  ; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_frame_decoder:rx_eth_frame_decoder|altera_eth_frame_decoder_pipeline_stage:ST_PLINE_STAGE[1].U_PLINE|altera_eth_frame_decoder_pipeline_base:core|altshift_taps:data1_rtl_0|shift_taps_nq31:auto_generated|altsyncram_9tg1:altsyncram4|ram_block7a13~FITTER_CREATED_MLAB_CELL0porta_datain_reg0 ; 0.326             ;
; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_frame_decoder:rx_eth_frame_decoder|altera_eth_frame_decoder_pipeline_stage:ST_PLINE_STAGE[0].U_PLINE|altera_eth_frame_decoder_pipeline_base:core|data1[6]  ; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_frame_decoder:rx_eth_frame_decoder|altera_eth_frame_decoder_pipeline_stage:ST_PLINE_STAGE[1].U_PLINE|altera_eth_frame_decoder_pipeline_base:core|altshift_taps:data1_rtl_0|shift_taps_nq31:auto_generated|altsyncram_9tg1:altsyncram4|ram_block7a9~FITTER_CREATED_MLAB_CELL0porta_datain_reg0  ; 0.326             ;
; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_frame_decoder:rx_eth_frame_decoder|altera_eth_frame_decoder_pipeline_stage:ST_PLINE_STAGE[0].U_PLINE|altera_eth_frame_decoder_pipeline_base:core|data1[4]  ; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_frame_decoder:rx_eth_frame_decoder|altera_eth_frame_decoder_pipeline_stage:ST_PLINE_STAGE[1].U_PLINE|altera_eth_frame_decoder_pipeline_base:core|altshift_taps:data1_rtl_0|shift_taps_nq31:auto_generated|altsyncram_9tg1:altsyncram4|ram_block7a11~FITTER_CREATED_MLAB_CELL0porta_datain_reg0 ; 0.326             ;
; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_frame_decoder:rx_eth_frame_decoder|altera_eth_frame_decoder_pipeline_stage:ST_PLINE_STAGE[0].U_PLINE|altera_eth_frame_decoder_pipeline_base:core|data1[3]  ; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_frame_decoder:rx_eth_frame_decoder|altera_eth_frame_decoder_pipeline_stage:ST_PLINE_STAGE[1].U_PLINE|altera_eth_frame_decoder_pipeline_base:core|altshift_taps:data1_rtl_0|shift_taps_nq31:auto_generated|altsyncram_9tg1:altsyncram4|ram_block7a12~FITTER_CREATED_MLAB_CELL0porta_datain_reg0 ; 0.324             ;
; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_frame_decoder:rx_eth_frame_decoder|altera_eth_frame_decoder_pipeline_stage:ST_PLINE_STAGE[0].U_PLINE|altera_eth_frame_decoder_pipeline_base:core|data1[5]  ; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_frame_decoder:rx_eth_frame_decoder|altera_eth_frame_decoder_pipeline_stage:ST_PLINE_STAGE[1].U_PLINE|altera_eth_frame_decoder_pipeline_base:core|altshift_taps:data1_rtl_0|shift_taps_nq31:auto_generated|altsyncram_9tg1:altsyncram4|ram_block7a10~FITTER_CREATED_MLAB_CELL0porta_datain_reg0 ; 0.322             ;
; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_frame_decoder:rx_eth_frame_decoder|altera_eth_frame_decoder_pipeline_stage:ST_PLINE_STAGE[0].U_PLINE|altera_eth_frame_decoder_pipeline_base:core|data1[9]  ; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_frame_decoder:rx_eth_frame_decoder|altera_eth_frame_decoder_pipeline_stage:ST_PLINE_STAGE[1].U_PLINE|altera_eth_frame_decoder_pipeline_base:core|altshift_taps:data1_rtl_0|shift_taps_nq31:auto_generated|altsyncram_9tg1:altsyncram4|ram_block7a6~FITTER_CREATED_MLAB_CELL0porta_datain_reg0  ; 0.319             ;
; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_frame_decoder:rx_eth_frame_decoder|altera_eth_frame_decoder_pipeline_stage:ST_PLINE_STAGE[0].U_PLINE|altera_eth_frame_decoder_pipeline_base:core|data1[7]  ; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_frame_decoder:rx_eth_frame_decoder|altera_eth_frame_decoder_pipeline_stage:ST_PLINE_STAGE[1].U_PLINE|altera_eth_frame_decoder_pipeline_base:core|altshift_taps:data1_rtl_0|shift_taps_nq31:auto_generated|altsyncram_9tg1:altsyncram4|ram_block7a8~FITTER_CREATED_MLAB_CELL0porta_datain_reg0  ; 0.317             ;
; SPI_LMK04906_Config:SPI_LMK04906_Config_inst|mSetup_ST.0000                                                                                                                                                                                                                                ; SPI_LMK04906_Config:SPI_LMK04906_Config_inst|mSetup_ST.0001                                                                                                                                                                                                                                                                                                                                                                    ; 0.317             ;
; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_avalon_dc_fifo:rxtx_dc_fifo_link_fault_status|in_wr_ptr[0]                                                                                                     ; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_avalon_dc_fifo:rxtx_dc_fifo_link_fault_status|full                                                                                                                                                                                                                                                 ; 0.296             ;
; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_avalon_dc_fifo:rxtx_dc_fifo_link_fault_status|full                                                                                                             ; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_avalon_dc_fifo:rxtx_dc_fifo_link_fault_status|full                                                                                                                                                                                                                                                 ; 0.289             ;
; SPI_LMK04906_Config:SPI_LMK04906_Config_inst|delay_cnt[4]                                                                                                                                                                                                                                  ; SPI_LMK04906_Config:SPI_LMK04906_Config_inst|delay_cnt[10]                                                                                                                                                                                                                                                                                                                                                                     ; 0.282             ;
; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_avalon_dc_fifo:rxtx_dc_fifo_link_fault_status|empty                                                                                                            ; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_avalon_dc_fifo:rxtx_dc_fifo_link_fault_status|empty                                                                                                                                                                                                                                                ; 0.282             ;
; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_avalon_dc_fifo:rxtx_dc_fifo_link_fault_status|out_rd_ptr[2]                                                                                                    ; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_avalon_dc_fifo:rxtx_dc_fifo_link_fault_status|empty                                                                                                                                                                                                                                                ; 0.280             ;
; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_avalon_dc_fifo:rxtx_dc_fifo_link_fault_status|out_rd_ptr[1]                                                                                                    ; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_avalon_dc_fifo:rxtx_dc_fifo_link_fault_status|empty                                                                                                                                                                                                                                                ; 0.279             ;
; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_crc:tx_eth_crc_inserter|pline_eop_final                                                                                                                    ; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_avalon_st_pipeline_stage:tx_st_pipeline_stage_rs|altera_avalon_st_pipeline_base:core|data0[24]                                                                                                                                                                                                     ; 0.274             ;
; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_lane_decoder:rx_eth_lane_decoder|xgmii_eop                                                                                                                 ; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_lane_decoder:rx_eth_lane_decoder|crc_error_7[0]                                                                                                                                                                                                                                                ; 0.273             ;
; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_avalon_dc_fifo:rxtx_dc_fifo_link_fault_status|out_rd_ptr[0]                                                                                                    ; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_avalon_dc_fifo:rxtx_dc_fifo_link_fault_status|empty                                                                                                                                                                                                                                                ; 0.273             ;
; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_avalon_dc_fifo:rxtx_dc_fifo_pauselen|empty                                                                                                                     ; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_avalon_dc_fifo:rxtx_dc_fifo_pauselen|altsyncram:mem_rtl_0|altsyncram_41n1:auto_generated|ram_block1a0~portb_address_reg3FITTER_CREATED_FF                                                                                                                                                          ; 0.271             ;
; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_avalon_dc_fifo:rxtx_dc_fifo_pauselen|out_rd_ptr[1]                                                                                                             ; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_avalon_dc_fifo:rxtx_dc_fifo_pauselen|altsyncram:mem_rtl_0|altsyncram_41n1:auto_generated|ram_block1a0~portb_address_reg3FITTER_CREATED_FF                                                                                                                                                          ; 0.260             ;
; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_avalon_dc_fifo:rxtx_dc_fifo_pauselen|out_rd_ptr[0]                                                                                                             ; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_avalon_dc_fifo:rxtx_dc_fifo_pauselen|altsyncram:mem_rtl_0|altsyncram_41n1:auto_generated|ram_block1a0~portb_address_reg3FITTER_CREATED_FF                                                                                                                                                          ; 0.260             ;
; SPI_LMK04906_Config:SPI_LMK04906_Config_inst|delay_cnt[19]                                                                                                                                                                                                                                 ; SPI_LMK04906_Config:SPI_LMK04906_Config_inst|delay_cnt[19]                                                                                                                                                                                                                                                                                                                                                                     ; 0.256             ;
; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_avalon_dc_fifo:rxtx_dc_fifo_link_fault_status|out_rd_ptr[3]                                                                                                    ; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_avalon_dc_fifo:rxtx_dc_fifo_link_fault_status|empty                                                                                                                                                                                                                                                ; 0.253             ;
; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_avalon_dc_fifo:rxtx_dc_fifo_pauselen|out_rd_ptr[2]                                                                                                             ; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_avalon_dc_fifo:rxtx_dc_fifo_pauselen|altsyncram:mem_rtl_0|altsyncram_41n1:auto_generated|ram_block1a0~portb_address_reg3FITTER_CREATED_FF                                                                                                                                                          ; 0.249             ;
; SPI_LMK04906_Config:SPI_LMK04906_Config_inst|reg_data[26]                                                                                                                                                                                                                                  ; SPI_LMK04906_Config:SPI_LMK04906_Config_inst|reg_data[27]                                                                                                                                                                                                                                                                                                                                                                      ; 0.248             ;
; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_frame_decoder:rx_eth_frame_decoder|altera_eth_frame_decoder_pipeline_stage:ST_PLINE_STAGE[0].U_PLINE|altera_eth_frame_decoder_pipeline_base:core|data1[14] ; Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gmac:Eth_10gmac_inst|Eth_10gmac_0002:eth_10gmac_inst|altera_eth_frame_decoder:rx_eth_frame_decoder|altera_eth_frame_decoder_pipeline_stage:ST_PLINE_STAGE[1].U_PLINE|altera_eth_frame_decoder_pipeline_base:core|altshift_taps:data1_rtl_0|shift_taps_nq31:auto_generated|altsyncram_9tg1:altsyncram4|ram_block7a1~FITTER_CREATED_MLAB_CELL0porta_datain_reg0  ; 0.240             ;
; SPI_LMK04906_Config:SPI_LMK04906_Config_inst|delay_cnt[1]                                                                                                                                                                                                                                  ; SPI_LMK04906_Config:SPI_LMK04906_Config_inst|delay_cnt[1]                                                                                                                                                                                                                                                                                                                                                                      ; 0.236             ;
; SPI_LMK04906_Config:SPI_LMK04906_Config_inst|mSetup_ST.0011                                                                                                                                                                                                                                ; SPI_LMK04906_Config:SPI_LMK04906_Config_inst|delay_cnt[10]                                                                                                                                                                                                                                                                                                                                                                     ; 0.234             ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info (20032): Parallel compilation is enabled and will use up to 4 processors
Warning (20031): Parallel compilation is enabled for 4 processors, but there are only 2 processors in the system. Runtime may increase due to over usage of the processor space.
Info (119006): Selected device 5SGXEA7N2F45C2 for design "Ethernet_10g"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (21300): LOCKED port on the PLL is not properly connected on instance "pll:pll_inst|pll_0002:pll_inst|altera_pll:altera_pll_i|general[0].gpll". The LOCKED port on the PLL should be connected when the FBOUTCLK port is connected. Although it is unnecessary to connect the LOCKED signal, any logic driven off of an output clock of the PLL will not know when the PLL is locked and ready.
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info (169124): Fitter converted 1 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location BB38
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (184043): Fitter was unable to find Transceiver Reconfiguration Controllers associated with the following 2 transceiver PHY IP component blocks
    Info (184044): Avalon Memory Map block Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gbaser_phy:Eth_10gbaser_phy_inst|altera_xcvr_10gbaser:eth_10gbaser_phy_inst|sv_xcvr_10gbaser_nr:xv_xcvr_10gbaser_nr_inst|sv_xcvr_10gbaser_native:ch[0].sv_xcvr_10gbaser_native_inst|sv_xcvr_native:native_inst|sv_xcvr_avmm:inst_sv_xcvr_avmm|avmm_interface_insts[0].stratixv_hssi_avmm_interface_inst
    Info (184044): Avalon Memory Map block Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gbaser_phy:Eth_10gbaser_phy_inst|altera_xcvr_10gbaser:eth_10gbaser_phy_inst|sv_xcvr_10gbaser_nr:xv_xcvr_10gbaser_nr_inst|sv_xcvr_10gbaser_native:ch[0].sv_xcvr_10gbaser_native_inst|sv_xcvr_plls:altera_pll_5G|pll[0].avmm.stratixv_hssi_avmm_interface_inst
Info (184025): 3 differential I/O pins do not have complementary pins. As a result, the Fitter automatically creates the complementary pins.
    Info (184026): differential I/O pin "tx_serial_data_0_sig" does not have a complementary pin. As a result, the Fitter automatically creates the complementary pin "tx_serial_data_0_sig(n)". File: D:/FPGA/Ethernet/V2.8/Ethernet_10g/Ethernet_10g.v Line: 24
    Info (184026): differential I/O pin "pll_ref_clk_sig" does not have a complementary pin. As a result, the Fitter automatically creates the complementary pin "pll_ref_clk_sig(n)". File: D:/FPGA/Ethernet/V2.8/Ethernet_10g/Ethernet_10g.v Line: 26
    Info (184026): differential I/O pin "rx_serial_data_0_sig" does not have a complementary pin. As a result, the Fitter automatically creates the complementary pin "rx_serial_data_0_sig(n)". File: D:/FPGA/Ethernet/V2.8/Ethernet_10g/Ethernet_10g.v Line: 23
Info (184020): Starting Fitter periphery placement operations
Warning (177007): PLL(s) placed in location FRACTIONALPLL_X0_Y53_N0 do not have a PLL clock to compensate specified - the Fitter will attempt to compensate all PLL clocks
    Info (177008): PLL Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gbaser_phy:Eth_10gbaser_phy_inst|altera_xcvr_10gbaser:eth_10gbaser_phy_inst|sv_xcvr_10gbaser_nr:xv_xcvr_10gbaser_nr_inst|sv_xcvr_10gbaser_native:ch[0].sv_xcvr_10gbaser_native_inst|g_fpll.altera_pll_156M~FRACTIONAL_PLL
Info (11178): Promoted 2 clocks (2 global)
    Info (11162): pll:pll_inst|pll_0002:pll_inst|altera_pll:altera_pll_i|outclk_wire[0]~CLKENA0 with 45 fanout uses global clock CLKCTRL_G4
    Info (11162): Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gbaser_phy:Eth_10gbaser_phy_inst|altera_xcvr_10gbaser:eth_10gbaser_phy_inst|sv_xcvr_10gbaser_nr:xv_xcvr_10gbaser_nr_inst|sv_xcvr_10gbaser_native:ch[0].sv_xcvr_10gbaser_native_inst|in_pld_10g_rx_pld_clk~CLKENA0 with 3490 fanout uses global clock CLKCTRL_G2
Info (184021): Fitter periphery placement operations ending: elapsed time is 00:00:00
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity alt_xcvr_csr_common
        Info (332166): set regs [get_registers -nowarn *alt_xcvr_csr_common*csr_pll_locked*[2]*]; if {[llength [query_collection -report -all $regs]] > 0} {set_false_path -to $regs}
        Info (332166): set regs [get_registers -nowarn *alt_xcvr_csr_common*csr_rx_is_locked*[2]*]; if {[llength [query_collection -report -all $regs]] > 0} {set_false_path -to $regs}
        Info (332166): set regs [get_registers -nowarn *alt_xcvr_csr_common*csr_rx_signaldetect*[2]*]; if {[llength [query_collection -report -all $regs]] > 0} {set_false_path -to $regs}
        Info (332166): set regs [get_registers -nowarn *alt_xcvr_csr_common*csr_pll_locked*[2]*]; if {[llength [query_collection -report -all $regs]] > 0} {set_false_path -to $regs}
        Info (332166): set regs [get_registers -nowarn *alt_xcvr_csr_common*csr_rx_is_locked*[2]*]; if {[llength [query_collection -report -all $regs]] > 0} {set_false_path -to $regs}
        Info (332166): set regs [get_registers -nowarn *alt_xcvr_csr_common*csr_rx_signaldetect*[2]*]; if {[llength [query_collection -report -all $regs]] > 0} {set_false_path -to $regs}
    Info (332165): Entity alt_xcvr_resync
        Info (332166): set regs [get_registers -nowarn *alt_xcvr_resync*sync_r[0]]; if {[llength [query_collection -report -all $regs]] > 0} {set_false_path -to $regs}
    Info (332165): Entity altera_std_synchronizer
        Info (332166): set_false_path -to [get_keepers {*altera_std_synchronizer:*|din_s1}]
    Info (332165): Entity csr_indexed_read_only_reg
        Info (332166): set regs [get_registers -nowarn *csr_indexed_read_only_reg*sreg[3]*]; if {[llength [query_collection -report -all $regs]] > 0} {set_false_path -to $regs}
        Info (332166): set regs [get_registers -nowarn *csr_indexed_read_only_reg*sreg[1]*]; if {[llength [query_collection -report -all $regs]] > 0} {set_false_path -to $regs}
        Info (332166): set regs [get_registers -nowarn *csr_indexed_read_only_reg*sreg[3]*]; if {[llength [query_collection -report -all $regs]] > 0} {set_false_path -to $regs}
        Info (332166): set regs [get_registers -nowarn *csr_indexed_read_only_reg*sreg[3]*]; if {[llength [query_collection -report -all $regs]] > 0} {set_false_path -to $regs}
        Info (332166): set regs [get_registers -nowarn *csr_indexed_read_only_reg*sreg[3]*]; if {[llength [query_collection -report -all $regs]] > 0} {set_false_path -to $regs}
        Info (332166): set regs [get_registers -nowarn *csr_indexed_read_only_reg*sreg[3]*]; if {[llength [query_collection -report -all $regs]] > 0} {set_false_path -to $regs}
        Info (332166): set regs [get_registers -nowarn *csr_indexed_read_only_reg*sreg[3]*]; if {[llength [query_collection -report -all $regs]] > 0} {set_false_path -to $regs}
        Info (332166): set regs [get_registers -nowarn *csr_indexed_read_only_reg*sreg[3]*]; if {[llength [query_collection -report -all $regs]] > 0} {set_false_path -to $regs}
        Info (332166): set regs [get_registers -nowarn *csr_indexed_read_only_reg*sreg[3]*]; if {[llength [query_collection -report -all $regs]] > 0} {set_false_path -to $regs}
        Info (332166): set regs [get_registers -nowarn *csr_indexed_read_only_reg*sreg[3]*]; if {[llength [query_collection -report -all $regs]] > 0} {set_false_path -to $regs}
        Info (332166): set regs [get_registers -nowarn *csr_indexed_read_only_reg*sreg[3]*]; if {[llength [query_collection -report -all $regs]] > 0} {set_false_path -to $regs}
        Info (332166): set regs [get_registers -nowarn *csr_indexed_read_only_reg*sreg[3]*]; if {[llength [query_collection -report -all $regs]] > 0} {set_false_path -to $regs}
        Info (332166): set regs [get_registers -nowarn *csr_indexed_read_only_reg*sreg[3]*]; if {[llength [query_collection -report -all $regs]] > 0} {set_false_path -to $regs}
        Info (332166): set regs [get_registers -nowarn *csr_indexed_read_only_reg*sreg[3]*]; if {[llength [query_collection -report -all $regs]] > 0} {set_false_path -to $regs}
        Info (332166): set regs [get_registers -nowarn *csr_indexed_read_only_reg*sreg[3]*]; if {[llength [query_collection -report -all $regs]] > 0} {set_false_path -to $regs}
        Info (332166): set regs [get_registers -nowarn *csr_indexed_read_only_reg*sreg[3]*]; if {[llength [query_collection -report -all $regs]] > 0} {set_false_path -to $regs}
        Info (332166): set regs [get_registers -nowarn *csr_indexed_read_only_reg*sreg[3]*]; if {[llength [query_collection -report -all $regs]] > 0} {set_false_path -to $regs}
        Info (332166): set regs [get_registers -nowarn *csr_indexed_read_only_reg*sreg[3]*]; if {[llength [query_collection -report -all $regs]] > 0} {set_false_path -to $regs}
        Info (332166): set regs [get_registers -nowarn *csr_indexed_read_only_reg*sreg[3]*]; if {[llength [query_collection -report -all $regs]] > 0} {set_false_path -to $regs}
        Info (332166): set regs [get_registers -nowarn *csr_indexed_read_only_reg*sreg[3]*]; if {[llength [query_collection -report -all $regs]] > 0} {set_false_path -to $regs}
        Info (332166): set regs [get_registers -nowarn *csr_indexed_read_only_reg*sreg[3]*]; if {[llength [query_collection -report -all $regs]] > 0} {set_false_path -to $regs}
        Info (332166): set regs [get_registers -nowarn *csr_indexed_read_only_reg*sreg[3]*]; if {[llength [query_collection -report -all $regs]] > 0} {set_false_path -to $regs}
        Info (332166): set regs [get_registers -nowarn *csr_indexed_read_only_reg*sreg[3]*]; if {[llength [query_collection -report -all $regs]] > 0} {set_false_path -to $regs}
        Info (332166): set regs [get_registers -nowarn *csr_indexed_read_only_reg*sreg[3]*]; if {[llength [query_collection -report -all $regs]] > 0} {set_false_path -to $regs}
        Info (332166): set regs [get_registers -nowarn *csr_indexed_read_only_reg*sreg[3]*]; if {[llength [query_collection -report -all $regs]] > 0} {set_false_path -to $regs}
    Info (332165): Entity csr_pcs10gbaser
        Info (332166): set regs [get_registers -nowarn *csr_pcs10gbaser*altshift_taps*porta_datain_reg*]; if {[llength [query_collection -report -all $regs]] > 0} {set_false_path -to $regs}
        Info (332166): set regs [get_registers -nowarn *csr_pcs10gbaser*sync_rclr_*_cnt[3]*]; if {[llength [query_collection -report -all $regs]] > 0} {set_false_path -to $regs}
        Info (332166): set regs [get_registers -nowarn *csr_pcs10gbaser*sync_rclr_*_cnt[3]*]; if {[llength [query_collection -report -all $regs]] > 0} {set_false_path -to $regs}
        Info (332166): set regs [get_registers -nowarn *csr_pcs10gbaser*sync_rclr_*_cnt[3]*]; if {[llength [query_collection -report -all $regs]] > 0} {set_false_path -to $regs}
        Info (332166): set regs [get_registers -nowarn *csr_pcs10gbaser*sync_rclr_*_cnt[3]*]; if {[llength [query_collection -report -all $regs]] > 0} {set_false_path -to $regs}
        Info (332166): set regs [get_registers -nowarn *csr_pcs10gbaser*sync_rclr_*_cnt[3]*]; if {[llength [query_collection -report -all $regs]] > 0} {set_false_path -to $regs}
        Info (332166): set regs [get_registers -nowarn *csr_pcs10gbaser*sync_rclr_*_cnt[3]*]; if {[llength [query_collection -report -all $regs]] > 0} {set_false_path -to $regs}
    Info (332165): Entity dcfifo_tbv1
        Info (332166): set_false_path -from *rdptr_g* -to *ws_dgrp|dffpipe_id9:dffpipe18|dffe19a* 
        Info (332166): set_false_path -from *delayed_wrptr_g* -to *rs_dgwp|dffpipe_hd9:dffpipe15|dffe16a* 
Info (332104): Reading SDC File: 'ipcore/Eth_10gmac/Eth_10gmac/altera_reset_controller.sdc'
Info (332104): Reading SDC File: 'ipcore/Eth_10gmac/Eth_10gmac/altera_avalon_st_handshake_clock_crosser.sdc'
Warning (332174): Ignored filter at altera_avalon_st_handshake_clock_crosser.sdc(32): *altera_avalon_st_clock_crosser:*|in_data_buffer* could not be matched with a register File: D:/FPGA/Ethernet/V2.8/Ethernet_10g/ipcore/Eth_10gmac/Eth_10gmac/altera_avalon_st_handshake_clock_crosser.sdc Line: 32
Warning (332174): Ignored filter at altera_avalon_st_handshake_clock_crosser.sdc(32): *altera_avalon_st_clock_crosser:*|out_data_buffer* could not be matched with a register File: D:/FPGA/Ethernet/V2.8/Ethernet_10g/ipcore/Eth_10gmac/Eth_10gmac/altera_avalon_st_handshake_clock_crosser.sdc Line: 32
Warning (332049): Ignored set_max_delay at altera_avalon_st_handshake_clock_crosser.sdc(32): Argument <from> is an empty collection File: D:/FPGA/Ethernet/V2.8/Ethernet_10g/ipcore/Eth_10gmac/Eth_10gmac/altera_avalon_st_handshake_clock_crosser.sdc Line: 32
    Info (332050): set_max_delay -from [get_registers *${crosser_entity}*|in_data_buffer* ] -to [get_registers *${crosser_entity}*|out_data_buffer* ] 100 File: D:/FPGA/Ethernet/V2.8/Ethernet_10g/ipcore/Eth_10gmac/Eth_10gmac/altera_avalon_st_handshake_clock_crosser.sdc Line: 32
Warning (332049): Ignored set_max_delay at altera_avalon_st_handshake_clock_crosser.sdc(32): Argument <to> is an empty collection File: D:/FPGA/Ethernet/V2.8/Ethernet_10g/ipcore/Eth_10gmac/Eth_10gmac/altera_avalon_st_handshake_clock_crosser.sdc Line: 32
Warning (332049): Ignored set_min_delay at altera_avalon_st_handshake_clock_crosser.sdc(33): Argument <from> is an empty collection File: D:/FPGA/Ethernet/V2.8/Ethernet_10g/ipcore/Eth_10gmac/Eth_10gmac/altera_avalon_st_handshake_clock_crosser.sdc Line: 33
    Info (332050): set_min_delay -from [get_registers *${crosser_entity}*|in_data_buffer* ] -to [get_registers *${crosser_entity}*|out_data_buffer* ] -100 File: D:/FPGA/Ethernet/V2.8/Ethernet_10g/ipcore/Eth_10gmac/Eth_10gmac/altera_avalon_st_handshake_clock_crosser.sdc Line: 33
Warning (332049): Ignored set_min_delay at altera_avalon_st_handshake_clock_crosser.sdc(33): Argument <to> is an empty collection File: D:/FPGA/Ethernet/V2.8/Ethernet_10g/ipcore/Eth_10gmac/Eth_10gmac/altera_avalon_st_handshake_clock_crosser.sdc Line: 33
Warning (332174): Ignored filter at altera_avalon_st_handshake_clock_crosser.sdc(36): *altera_avalon_st_clock_crosser:*|altera_std_synchronizer_nocut:*|din_s1 could not be matched with a register File: D:/FPGA/Ethernet/V2.8/Ethernet_10g/ipcore/Eth_10gmac/Eth_10gmac/altera_avalon_st_handshake_clock_crosser.sdc Line: 36
Warning (332049): Ignored set_max_delay at altera_avalon_st_handshake_clock_crosser.sdc(36): Argument <to> is an empty collection File: D:/FPGA/Ethernet/V2.8/Ethernet_10g/ipcore/Eth_10gmac/Eth_10gmac/altera_avalon_st_handshake_clock_crosser.sdc Line: 36
    Info (332050): set_max_delay -from [get_registers * ] -to [get_registers *${sync_entity}*|din_s1 ] 100 File: D:/FPGA/Ethernet/V2.8/Ethernet_10g/ipcore/Eth_10gmac/Eth_10gmac/altera_avalon_st_handshake_clock_crosser.sdc Line: 36
Warning (332049): Ignored set_min_delay at altera_avalon_st_handshake_clock_crosser.sdc(37): Argument <to> is an empty collection File: D:/FPGA/Ethernet/V2.8/Ethernet_10g/ipcore/Eth_10gmac/Eth_10gmac/altera_avalon_st_handshake_clock_crosser.sdc Line: 37
    Info (332050): set_min_delay -from [get_registers * ] -to [get_registers *${sync_entity}*|din_s1 ] -100 File: D:/FPGA/Ethernet/V2.8/Ethernet_10g/ipcore/Eth_10gmac/Eth_10gmac/altera_avalon_st_handshake_clock_crosser.sdc Line: 37
Warning (332049): Ignored set_net_delay at altera_avalon_st_handshake_clock_crosser.sdc(43): argument -from with value [get_registers {*altera_avalon_st_clock_crosser:*|in_data_buffer*}] contains zero elements File: D:/FPGA/Ethernet/V2.8/Ethernet_10g/ipcore/Eth_10gmac/Eth_10gmac/altera_avalon_st_handshake_clock_crosser.sdc Line: 43
    Info (332050): set_net_delay -from [get_registers *${crosser_entity}*|in_data_buffer* ] -to [get_registers *${crosser_entity}*|out_data_buffer* ] -max 2 File: D:/FPGA/Ethernet/V2.8/Ethernet_10g/ipcore/Eth_10gmac/Eth_10gmac/altera_avalon_st_handshake_clock_crosser.sdc Line: 43
Warning (332049): Ignored set_net_delay at altera_avalon_st_handshake_clock_crosser.sdc(44): argument -to with value [get_registers {*altera_avalon_st_clock_crosser:*|altera_std_synchronizer_nocut:*|din_s1}] contains zero elements File: D:/FPGA/Ethernet/V2.8/Ethernet_10g/ipcore/Eth_10gmac/Eth_10gmac/altera_avalon_st_handshake_clock_crosser.sdc Line: 44
    Info (332050): set_net_delay -from [get_registers * ] -to [get_registers *${sync_entity}*|din_s1 ] -max 2 File: D:/FPGA/Ethernet/V2.8/Ethernet_10g/ipcore/Eth_10gmac/Eth_10gmac/altera_avalon_st_handshake_clock_crosser.sdc Line: 44
Info (332104): Reading SDC File: 'ipcore/Eth_10gmac/Eth_10gmac/altera_avalon_dc_fifo.sdc'
Info (332104): Reading SDC File: 'ipcore/Eth_10gbaser_phy/Eth_10gbaser_phy/alt_10gbaser_phy.sdc'
Info (332144): No user constrained generated clocks found in the design
Info (332144): No user constrained base clocks found in the design
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): From: Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gbaser_phy:Eth_10gbaser_phy_inst|altera_xcvr_10gbaser:eth_10gbaser_phy_inst|sv_xcvr_10gbaser_nr:xv_xcvr_10gbaser_nr_inst|sv_xcvr_10gbaser_native:ch[0].sv_xcvr_10gbaser_native_inst|sv_xcvr_native:native_inst|sv_pma:inst_sv_pma|sv_rx_pma:rx_pma.sv_rx_pma_inst|rx_pmas[0].rx_pma.rx_pma_deser~BURIED_INTCLK0  to: Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gbaser_phy:Eth_10gbaser_phy_inst|altera_xcvr_10gbaser:eth_10gbaser_phy_inst|sv_xcvr_10gbaser_nr:xv_xcvr_10gbaser_nr_inst|sv_xcvr_10gbaser_native:ch[0].sv_xcvr_10gbaser_native_inst|sv_xcvr_native:native_inst|sv_pma:inst_sv_pma|sv_rx_pma:rx_pma.sv_rx_pma_inst|rx_pmas[0].rx_pma.rx_pma_deser~BURIED_SYNC_DATA120
    Info (332098): From: Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gbaser_phy:Eth_10gbaser_phy_inst|altera_xcvr_10gbaser:eth_10gbaser_phy_inst|sv_xcvr_10gbaser_nr:xv_xcvr_10gbaser_nr_inst|sv_xcvr_10gbaser_native:ch[0].sv_xcvr_10gbaser_native_inst|sv_xcvr_native:native_inst|sv_pma:inst_sv_pma|sv_tx_pma:tx_pma.sv_tx_pma_inst|sv_tx_pma_ch:tx_pma_insts[0].sv_tx_pma_ch_inst|tx_pma_ch.tx_pma_ser~BURIED_INTCLK0  to: Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gbaser_phy:Eth_10gbaser_phy_inst|altera_xcvr_10gbaser:eth_10gbaser_phy_inst|sv_xcvr_10gbaser_nr:xv_xcvr_10gbaser_nr_inst|sv_xcvr_10gbaser_native:ch[0].sv_xcvr_10gbaser_native_inst|sv_xcvr_native:native_inst|sv_pma:inst_sv_pma|sv_tx_pma:tx_pma.sv_tx_pma_inst|sv_tx_pma_ch:tx_pma_insts[0].sv_tx_pma_ch_inst|tx_pma_ch.tx_pma_ser~BURIED_SYNC_DATA75
    Info (332098): From: Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gbaser_phy_inst|eth_10gbaser_phy_inst|xv_xcvr_10gbaser_nr_inst|ch[0].sv_xcvr_10gbaser_native_inst|g_fpll.altera_pll_156M~FRACTIONAL_PLL|refclkin  to: Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gbaser_phy:Eth_10gbaser_phy_inst|altera_xcvr_10gbaser:eth_10gbaser_phy_inst|sv_xcvr_10gbaser_nr:xv_xcvr_10gbaser_nr_inst|sv_xcvr_10gbaser_native:ch[0].sv_xcvr_10gbaser_native_inst|g_fpll.altera_pll_156M~FRACTIONAL_PLLFBCLKID
    Info (332098): Cell: Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gbaser_phy_inst|eth_10gbaser_phy_inst|xv_xcvr_10gbaser_nr_inst|ch[0].sv_xcvr_10gbaser_native_inst|g_fpll.altera_pll_156M~PLL_REFCLK_SELECT  from: refiqclk[1]  to: clkout
    Info (332098): From: Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gbaser_phy_inst|eth_10gbaser_phy_inst|xv_xcvr_10gbaser_nr_inst|ch[0].sv_xcvr_10gbaser_native_inst|native_inst|inst_sv_pcs|ch[0].inst_sv_pcs_ch|inst_sv_hssi_10g_rx_pcs|wys|rxpldclk  to: Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gbaser_phy:Eth_10gbaser_phy_inst|altera_xcvr_10gbaser:eth_10gbaser_phy_inst|sv_xcvr_10gbaser_nr:xv_xcvr_10gbaser_nr_inst|sv_xcvr_10gbaser_native:ch[0].sv_xcvr_10gbaser_native_inst|sv_xcvr_native:native_inst|sv_pcs:inst_sv_pcs|sv_pcs_ch:ch[0].inst_sv_pcs_ch|sv_hssi_10g_rx_pcs_rbc:inst_sv_hssi_10g_rx_pcs|syncdatain
    Info (332098): From: Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gbaser_phy_inst|eth_10gbaser_phy_inst|xv_xcvr_10gbaser_nr_inst|ch[0].sv_xcvr_10gbaser_native_inst|native_inst|inst_sv_pcs|ch[0].inst_sv_pcs_ch|inst_sv_hssi_10g_rx_pcs|wys|rxpmaclk  to: Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gbaser_phy:Eth_10gbaser_phy_inst|altera_xcvr_10gbaser:eth_10gbaser_phy_inst|sv_xcvr_10gbaser_nr:xv_xcvr_10gbaser_nr_inst|sv_xcvr_10gbaser_native:ch[0].sv_xcvr_10gbaser_native_inst|sv_xcvr_native:native_inst|sv_pcs:inst_sv_pcs|sv_pcs_ch:ch[0].inst_sv_pcs_ch|sv_hssi_10g_rx_pcs_rbc:inst_sv_hssi_10g_rx_pcs|wys~SYNC_DATA_REG32
    Info (332098): From: Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gbaser_phy_inst|eth_10gbaser_phy_inst|xv_xcvr_10gbaser_nr_inst|ch[0].sv_xcvr_10gbaser_native_inst|native_inst|inst_sv_pcs|ch[0].inst_sv_pcs_ch|inst_sv_hssi_10g_tx_pcs|wys|txpldclk  to: Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gbaser_phy:Eth_10gbaser_phy_inst|altera_xcvr_10gbaser:eth_10gbaser_phy_inst|sv_xcvr_10gbaser_nr:xv_xcvr_10gbaser_nr_inst|sv_xcvr_10gbaser_native:ch[0].sv_xcvr_10gbaser_native_inst|sv_xcvr_native:native_inst|sv_pcs:inst_sv_pcs|sv_pcs_ch:ch[0].inst_sv_pcs_ch|sv_hssi_10g_tx_pcs_rbc:inst_sv_hssi_10g_tx_pcs|syncdatain
    Info (332098): From: Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gbaser_phy_inst|eth_10gbaser_phy_inst|xv_xcvr_10gbaser_nr_inst|ch[0].sv_xcvr_10gbaser_native_inst|native_inst|inst_sv_pcs|ch[0].inst_sv_pcs_ch|inst_sv_hssi_10g_tx_pcs|wys|txpmaclk  to: Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gbaser_phy:Eth_10gbaser_phy_inst|altera_xcvr_10gbaser:eth_10gbaser_phy_inst|sv_xcvr_10gbaser_nr:xv_xcvr_10gbaser_nr_inst|sv_xcvr_10gbaser_native:ch[0].sv_xcvr_10gbaser_native_inst|sv_xcvr_native:native_inst|sv_pcs:inst_sv_pcs|sv_pcs_ch:ch[0].inst_sv_pcs_ch|sv_hssi_10g_tx_pcs_rbc:inst_sv_hssi_10g_tx_pcs|wys~SYNC_DATA_REG7
    Info (332098): Cell: Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gbaser_phy_inst|eth_10gbaser_phy_inst|xv_xcvr_10gbaser_nr_inst|ch[0].sv_xcvr_10gbaser_native_inst|native_inst|inst_sv_pma|rx_pma.sv_rx_pma_inst|rx_pmas[0].rx_pma.rx_pma_deser  from: clk90b  to: clk33pcs
    Info (332098): From: Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gbaser_phy_inst|eth_10gbaser_phy_inst|xv_xcvr_10gbaser_nr_inst|ch[0].sv_xcvr_10gbaser_native_inst|native_inst|inst_sv_pma|tx_pma.sv_tx_pma_inst|tx_pma_insts[0].sv_tx_pma_ch_inst|tx_pma_ch.tx_pma_ser|pclk[1]  to: Eth_10g_top:Eth_10g_top_inst|Eth_10g_mac:Eth_10g_mac_inst|Eth_10gbaser_phy:Eth_10gbaser_phy_inst|altera_xcvr_10gbaser:eth_10gbaser_phy_inst|sv_xcvr_10gbaser_nr:xv_xcvr_10gbaser_nr_inst|sv_xcvr_10gbaser_native:ch[0].sv_xcvr_10gbaser_native_inst|sv_xcvr_native:native_inst|sv_pma:inst_sv_pma|sv_tx_pma:tx_pma.sv_tx_pma_inst|sv_tx_pma_ch:tx_pma_insts[0].sv_tx_pma_ch_inst|tx_pma_ch.tx_pma_ser~BURIED_INTCLK0
    Info (332098): From: pll_inst|pll_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|refclkin  to: pll:pll_inst|pll_0002:pll_inst|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLLFBCLKID
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 21 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):    1.551 Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gbaser_phy_inst|eth_10gbaser_phy_inst|xv_xcvr_10gbaser_nr_inst|ch[0].sv_xcvr_10gbaser_native_inst|altera_pll_5G|pll[0].pll.cmu_pll.pll_mux.pll_refclk_select_mux|clkout
    Info (332111):    0.193 Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gbaser_phy_inst|eth_10gbaser_phy_inst|xv_xcvr_10gbaser_nr_inst|ch[0].sv_xcvr_10gbaser_native_inst|altera_pll_5G|pll[0].pll.cmu_pll.tx_pll|clkcdr
    Info (332111):    3.198 Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gbaser_phy_inst|eth_10gbaser_phy_inst|xv_xcvr_10gbaser_nr_inst|ch[0].sv_xcvr_10gbaser_native_inst|g_fpll.altera_pll_156M~FRACTIONAL_PLL|vcoph[0]
    Info (332111):    6.397 Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gbaser_phy_inst|eth_10gbaser_phy_inst|xv_xcvr_10gbaser_nr_inst|ch[0].sv_xcvr_10gbaser_native_inst|g_fpll.altera_pll_156M~PLL_OUTPUT_COUNTER|divclk
    Info (332111):    3.860 Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gbaser_phy_inst|eth_10gbaser_phy_inst|xv_xcvr_10gbaser_nr_inst|ch[0].sv_xcvr_10gbaser_native_inst|native_inst|inst_sv_pcs|ch[0].inst_sv_pcs_ch|inst_sv_hssi_10g_rx_pcs|wys|rxclkout
    Info (332111):    3.877 Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gbaser_phy_inst|eth_10gbaser_phy_inst|xv_xcvr_10gbaser_nr_inst|ch[0].sv_xcvr_10gbaser_native_inst|native_inst|inst_sv_pcs|ch[0].inst_sv_pcs_ch|inst_sv_hssi_10g_tx_pcs|wys|txclkout
    Info (332111):    1.551 Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gbaser_phy_inst|eth_10gbaser_phy_inst|xv_xcvr_10gbaser_nr_inst|ch[0].sv_xcvr_10gbaser_native_inst|native_inst|inst_sv_pma|rx_pma.sv_rx_pma_inst|rx_pmas[0].rx_pma.cdr_clkmux_nopcie.cdr_refclk_mux0|clkout
    Info (332111):    0.193 Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gbaser_phy_inst|eth_10gbaser_phy_inst|xv_xcvr_10gbaser_nr_inst|ch[0].sv_xcvr_10gbaser_native_inst|native_inst|inst_sv_pma|rx_pma.sv_rx_pma_inst|rx_pmas[0].rx_pma.rx_cdr|clk90bdes
    Info (332111):    6.369 Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gbaser_phy_inst|eth_10gbaser_phy_inst|xv_xcvr_10gbaser_nr_inst|ch[0].sv_xcvr_10gbaser_native_inst|native_inst|inst_sv_pma|rx_pma.sv_rx_pma_inst|rx_pmas[0].rx_pma.rx_pma_deser|clk33pcs
    Info (332111):    3.860 Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gbaser_phy_inst|eth_10gbaser_phy_inst|xv_xcvr_10gbaser_nr_inst|ch[0].sv_xcvr_10gbaser_native_inst|native_inst|inst_sv_pma|rx_pma.sv_rx_pma_inst|rx_pmas[0].rx_pma.rx_pma_deser|clk90b
    Info (332111):    0.969 Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gbaser_phy_inst|eth_10gbaser_phy_inst|xv_xcvr_10gbaser_nr_inst|ch[0].sv_xcvr_10gbaser_native_inst|native_inst|inst_sv_pma|tx_pma.sv_tx_pma_inst|tx_pma_insts[0].sv_tx_pma_ch_inst|tx_pma_ch.tx_cgb|cpulse
    Info (332111):    0.193 Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gbaser_phy_inst|eth_10gbaser_phy_inst|xv_xcvr_10gbaser_nr_inst|ch[0].sv_xcvr_10gbaser_native_inst|native_inst|inst_sv_pma|tx_pma.sv_tx_pma_inst|tx_pma_insts[0].sv_tx_pma_ch_inst|tx_pma_ch.tx_cgb|hfclkp
    Info (332111):    0.969 Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gbaser_phy_inst|eth_10gbaser_phy_inst|xv_xcvr_10gbaser_nr_inst|ch[0].sv_xcvr_10gbaser_native_inst|native_inst|inst_sv_pma|tx_pma.sv_tx_pma_inst|tx_pma_insts[0].sv_tx_pma_ch_inst|tx_pma_ch.tx_cgb|lfclkp
    Info (332111):    1.938 Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gbaser_phy_inst|eth_10gbaser_phy_inst|xv_xcvr_10gbaser_nr_inst|ch[0].sv_xcvr_10gbaser_native_inst|native_inst|inst_sv_pma|tx_pma.sv_tx_pma_inst|tx_pma_insts[0].sv_tx_pma_ch_inst|tx_pma_ch.tx_cgb|pclk[0]
    Info (332111):    3.877 Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gbaser_phy_inst|eth_10gbaser_phy_inst|xv_xcvr_10gbaser_nr_inst|ch[0].sv_xcvr_10gbaser_native_inst|native_inst|inst_sv_pma|tx_pma.sv_tx_pma_inst|tx_pma_insts[0].sv_tx_pma_ch_inst|tx_pma_ch.tx_cgb|pclk[1]
    Info (332111):    7.755 Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gbaser_phy_inst|eth_10gbaser_phy_inst|xv_xcvr_10gbaser_nr_inst|ch[0].sv_xcvr_10gbaser_native_inst|native_inst|inst_sv_pma|tx_pma.sv_tx_pma_inst|tx_pma_insts[0].sv_tx_pma_ch_inst|tx_pma_ch.tx_cgb|pclk[2]
    Info (332111):   20.000   OSC_50_B3B
    Info (332111):    3.333 pll_inst|pll_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0]
    Info (332111):   10.000 pll_inst|pll_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk
    Info (332111):    1.551 pll_ref_clk_sig
    Info (332111):    1.000 SPI_LMK04906_Config:SPI_LMK04906_Config_inst|clk_cnt[1]
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176218): Packed 18 registers into blocks of type Block RAM
Info (11798): Fitter preparation operations ending: elapsed time is 00:00:45
Info (170189): Fitter placement preparation operations beginning
Info (14951): The Fitter is using Advanced Physical Optimization.
Warning (170052): Fitter has implemented the following 50 RAMs using MLAB locations, which can behave differently during power up than dedicated RAM locations
    Info (170241): For more information about RAMs, refer to the Fitter RAM Summary report.
Info (170056): Fitter has implemented the following 50 RAMs using MLAB locations, which will have the same paused read capabilities as dedicated RAM locations
    Info (170241): For more information about RAMs, refer to the Fitter RAM Summary report.
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:37
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:19
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 0% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 16% of the available device resources in the region that extends from location X11_Y35 to location X22_Y46
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:24
Info (11888): Total time spent on timing analysis during the Fitter is 27.54 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11801): Fitter post-fit operations ending: elapsed time is 00:00:10
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Info (144001): Generated suppressed messages file D:/FPGA/Ethernet/V2.8/Ethernet_10g/output_files/Ethernet_10g.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 18 warnings
    Info: Peak virtual memory: 9088 megabytes
    Info: Processing ended: Sun Sep 30 18:43:26 2018
    Info: Elapsed time: 00:04:32
    Info: Total CPU time (on all processors): 00:07:18


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in D:/FPGA/Ethernet/V2.8/Ethernet_10g/output_files/Ethernet_10g.fit.smsg.


