Timing Analyzer report for week12HW
Tue Dec 12 17:49:30 2023
Quartus Prime Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'dac_controller:uut4|delay_flag'
 13. Slow 1200mV 85C Model Setup: 'clk'
 14. Slow 1200mV 85C Model Setup: 'uut5|altpll_component|auto_generated|pll1|clk[0]'
 15. Slow 1200mV 85C Model Hold: 'uut5|altpll_component|auto_generated|pll1|clk[0]'
 16. Slow 1200mV 85C Model Hold: 'dac_controller:uut4|delay_flag'
 17. Slow 1200mV 85C Model Hold: 'clk'
 18. Slow 1200mV 85C Model Metastability Summary
 19. Slow 1200mV 0C Model Fmax Summary
 20. Slow 1200mV 0C Model Setup Summary
 21. Slow 1200mV 0C Model Hold Summary
 22. Slow 1200mV 0C Model Recovery Summary
 23. Slow 1200mV 0C Model Removal Summary
 24. Slow 1200mV 0C Model Minimum Pulse Width Summary
 25. Slow 1200mV 0C Model Setup: 'dac_controller:uut4|delay_flag'
 26. Slow 1200mV 0C Model Setup: 'clk'
 27. Slow 1200mV 0C Model Setup: 'uut5|altpll_component|auto_generated|pll1|clk[0]'
 28. Slow 1200mV 0C Model Hold: 'uut5|altpll_component|auto_generated|pll1|clk[0]'
 29. Slow 1200mV 0C Model Hold: 'dac_controller:uut4|delay_flag'
 30. Slow 1200mV 0C Model Hold: 'clk'
 31. Slow 1200mV 0C Model Metastability Summary
 32. Fast 1200mV 0C Model Setup Summary
 33. Fast 1200mV 0C Model Hold Summary
 34. Fast 1200mV 0C Model Recovery Summary
 35. Fast 1200mV 0C Model Removal Summary
 36. Fast 1200mV 0C Model Minimum Pulse Width Summary
 37. Fast 1200mV 0C Model Setup: 'dac_controller:uut4|delay_flag'
 38. Fast 1200mV 0C Model Setup: 'clk'
 39. Fast 1200mV 0C Model Setup: 'uut5|altpll_component|auto_generated|pll1|clk[0]'
 40. Fast 1200mV 0C Model Hold: 'dac_controller:uut4|delay_flag'
 41. Fast 1200mV 0C Model Hold: 'uut5|altpll_component|auto_generated|pll1|clk[0]'
 42. Fast 1200mV 0C Model Hold: 'clk'
 43. Fast 1200mV 0C Model Metastability Summary
 44. Multicorner Timing Analysis Summary
 45. Board Trace Model Assignments
 46. Input Transition Times
 47. Signal Integrity Metrics (Slow 1200mv 0c Model)
 48. Signal Integrity Metrics (Slow 1200mv 85c Model)
 49. Signal Integrity Metrics (Fast 1200mv 0c Model)
 50. Setup Transfers
 51. Hold Transfers
 52. Report TCCS
 53. Report RSKM
 54. Unconstrained Paths Summary
 55. Clock Status Summary
 56. Unconstrained Input Ports
 57. Unconstrained Output Ports
 58. Unconstrained Input Ports
 59. Unconstrained Output Ports
 60. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition ;
; Timing Analyzer       ; Timing Analyzer                                     ;
; Revision Name         ; week12HW                                            ;
; Device Family         ; Cyclone 10 LP                                       ;
; Device Name           ; 10CL006YE144C8G                                     ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 16          ;
; Maximum allowed            ; 16          ;
;                            ;             ;
; Average used               ; 1.27        ;
; Maximum used               ; 16          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-16        ;   1.8%      ;
+----------------------------+-------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                                ;
+--------------------------------------------------+-----------+---------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+----------------------------------------------------+------------------------------------------------------+
; Clock Name                                       ; Type      ; Period  ; Frequency  ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source                                             ; Targets                                              ;
+--------------------------------------------------+-----------+---------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+----------------------------------------------------+------------------------------------------------------+
; clk                                              ; Base      ; 40.000  ; 25.0 MHz   ; 0.000 ; 20.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                                    ; { clk }                                              ;
; dac_controller:uut4|delay_flag                   ; Base      ; 1.000   ; 1000.0 MHz ; 0.000 ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                                    ; { dac_controller:uut4|delay_flag }                   ;
; uut5|altpll_component|auto_generated|pll1|clk[0] ; Generated ; 152.577 ; 6.55 MHz   ; 0.000 ; 76.288 ; 50.00      ; 370       ; 97          ;       ;        ;           ;            ; false    ; clk    ; uut5|altpll_component|auto_generated|pll1|inclk[0] ; { uut5|altpll_component|auto_generated|pll1|clk[0] } ;
+--------------------------------------------------+-----------+---------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+----------------------------------------------------+------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                                                  ;
+------------+-----------------+--------------------------------------------------+---------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                                       ; Note                                              ;
+------------+-----------------+--------------------------------------------------+---------------------------------------------------+
; 102.82 MHz ; 102.82 MHz      ; dac_controller:uut4|delay_flag                   ;                                                   ;
; 254.91 MHz ; 225.02 MHz      ; uut5|altpll_component|auto_generated|pll1|clk[0] ; limit due to minimum port rate restriction (tmin) ;
+------------+-----------------+--------------------------------------------------+---------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+---------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                                       ;
+--------------------------------------------------+--------+---------------+
; Clock                                            ; Slack  ; End Point TNS ;
+--------------------------------------------------+--------+---------------+
; dac_controller:uut4|delay_flag                   ; -8.242 ; -103.693      ;
; clk                                              ; -2.846 ; -5.270        ;
; uut5|altpll_component|auto_generated|pll1|clk[0] ; -0.892 ; -0.892        ;
+--------------------------------------------------+--------+---------------+


+--------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                                       ;
+--------------------------------------------------+-------+---------------+
; Clock                                            ; Slack ; End Point TNS ;
+--------------------------------------------------+-------+---------------+
; uut5|altpll_component|auto_generated|pll1|clk[0] ; 0.030 ; 0.000         ;
; dac_controller:uut4|delay_flag                   ; 0.245 ; 0.000         ;
; clk                                              ; 2.719 ; 0.000         ;
+--------------------------------------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary                         ;
+--------------------------------------------------+--------+---------------+
; Clock                                            ; Slack  ; End Point TNS ;
+--------------------------------------------------+--------+---------------+
; dac_controller:uut4|delay_flag                   ; -3.444 ; -51.498       ;
; clk                                              ; 19.619 ; 0.000         ;
; uut5|altpll_component|auto_generated|pll1|clk[0] ; 75.937 ; 0.000         ;
+--------------------------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'dac_controller:uut4|delay_flag'                                                                                                                                                                                                                              ;
+--------+--------------------------------------------------------------------------------------------------------------------+---------------------------------+--------------------------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                          ; To Node                         ; Launch Clock                                     ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------------------------------+---------------------------------+--------------------------------------------------+--------------------------------+--------------+------------+------------+
; -8.242 ; rom_array_sync:uut2|altsyncram:altsyncram_component|altsyncram_fhc1:auto_generated|ram_block1a0~porta_address_reg0 ; dac_controller:uut4|sdata_dac   ; clk                                              ; dac_controller:uut4|delay_flag ; 0.500        ; 1.395      ; 10.128     ;
; -7.979 ; dac_controller:uut4|dac_cntL[1]                                                                                    ; dac_controller:uut4|sdata_dac   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.082     ; 8.898      ;
; -7.794 ; dac_controller:uut4|dac_cntL[3]                                                                                    ; dac_controller:uut4|sdata_dac   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.082     ; 8.713      ;
; -7.789 ; dac_controller:uut4|dac_cntR[1]                                                                                    ; dac_controller:uut4|sdata_dac   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.081     ; 8.709      ;
; -7.718 ; dac_controller:uut4|dac_cntL[2]                                                                                    ; dac_controller:uut4|sdata_dac   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.090     ; 8.629      ;
; -7.693 ; dac_controller:uut4|dac_cntL[0]                                                                                    ; dac_controller:uut4|sdata_dac   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.090     ; 8.604      ;
; -7.612 ; dac_controller:uut4|dac_cntL[4]                                                                                    ; dac_controller:uut4|sdata_dac   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.082     ; 8.531      ;
; -7.337 ; rom_array_sync:uut3|altsyncram:altsyncram_component|altsyncram_fhc1:auto_generated|ram_block1a0~porta_address_reg0 ; dac_controller:uut4|sdata_dac   ; clk                                              ; dac_controller:uut4|delay_flag ; 0.500        ; 1.396      ; 9.224      ;
; -7.240 ; dac_controller:uut4|dac_cntR[0]                                                                                    ; dac_controller:uut4|sdata_dac   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.081     ; 8.160      ;
; -7.170 ; dac_controller:uut4|dac_cntL[5]                                                                                    ; dac_controller:uut4|sdata_dac   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.090     ; 8.081      ;
; -7.099 ; dac_controller:uut4|dac_cntR[2]                                                                                    ; dac_controller:uut4|sdata_dac   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.081     ; 8.019      ;
; -7.050 ; dac_controller:uut4|dac_cntR[3]                                                                                    ; dac_controller:uut4|sdata_dac   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.081     ; 7.970      ;
; -6.975 ; dac_controller:uut4|dac_cntR[5]                                                                                    ; dac_controller:uut4|sdata_dac   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.081     ; 7.895      ;
; -6.615 ; dac_controller:uut4|dac_cntR[4]                                                                                    ; dac_controller:uut4|sdata_dac   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.080     ; 7.536      ;
; -6.065 ; dac_controller:uut4|dac_cntL[1]                                                                                    ; dac_controller:uut4|dac_cntL[1] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.081     ; 6.985      ;
; -6.064 ; dac_controller:uut4|dac_cntL[1]                                                                                    ; dac_controller:uut4|dac_cntL[4] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.081     ; 6.984      ;
; -6.062 ; dac_controller:uut4|dac_cntL[1]                                                                                    ; dac_controller:uut4|dac_cntL[3] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.081     ; 6.982      ;
; -5.903 ; dac_controller:uut4|dac_cntL[5]                                                                                    ; dac_controller:uut4|dac_cntL[1] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.089     ; 6.815      ;
; -5.902 ; dac_controller:uut4|dac_cntL[5]                                                                                    ; dac_controller:uut4|dac_cntL[4] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.089     ; 6.814      ;
; -5.900 ; dac_controller:uut4|dac_cntL[5]                                                                                    ; dac_controller:uut4|dac_cntL[3] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.089     ; 6.812      ;
; -5.857 ; dac_controller:uut4|dac_cntL[2]                                                                                    ; dac_controller:uut4|dac_cntL[1] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.089     ; 6.769      ;
; -5.856 ; dac_controller:uut4|dac_cntL[2]                                                                                    ; dac_controller:uut4|dac_cntL[4] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.089     ; 6.768      ;
; -5.854 ; dac_controller:uut4|dac_cntL[2]                                                                                    ; dac_controller:uut4|dac_cntL[3] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.089     ; 6.766      ;
; -5.822 ; dac_controller:uut4|dac_cntL[0]                                                                                    ; dac_controller:uut4|dac_cntL[1] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.089     ; 6.734      ;
; -5.821 ; dac_controller:uut4|dac_cntL[0]                                                                                    ; dac_controller:uut4|dac_cntL[4] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.089     ; 6.733      ;
; -5.819 ; dac_controller:uut4|dac_cntL[0]                                                                                    ; dac_controller:uut4|dac_cntL[3] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.089     ; 6.731      ;
; -5.780 ; dac_controller:uut4|dac_cntR[3]                                                                                    ; dac_controller:uut4|dac_cntR[0] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.081     ; 6.700      ;
; -5.780 ; dac_controller:uut4|dac_cntR[3]                                                                                    ; dac_controller:uut4|dac_cntR[2] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.081     ; 6.700      ;
; -5.780 ; dac_controller:uut4|dac_cntR[3]                                                                                    ; dac_controller:uut4|dac_cntR[5] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.081     ; 6.700      ;
; -5.755 ; dac_controller:uut4|dac_cntR[5]                                                                                    ; dac_controller:uut4|dac_cntR[2] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.081     ; 6.675      ;
; -5.755 ; dac_controller:uut4|dac_cntR[5]                                                                                    ; dac_controller:uut4|dac_cntR[5] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.081     ; 6.675      ;
; -5.755 ; dac_controller:uut4|dac_cntR[5]                                                                                    ; dac_controller:uut4|dac_cntR[0] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.081     ; 6.675      ;
; -5.690 ; dac_controller:uut4|dac_cntR[1]                                                                                    ; dac_controller:uut4|dac_cntR[5] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.081     ; 6.610      ;
; -5.690 ; dac_controller:uut4|dac_cntR[1]                                                                                    ; dac_controller:uut4|dac_cntR[2] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.081     ; 6.610      ;
; -5.690 ; dac_controller:uut4|dac_cntR[1]                                                                                    ; dac_controller:uut4|dac_cntR[0] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.081     ; 6.610      ;
; -5.634 ; dac_controller:uut4|dac_flagL                                                                                      ; dac_controller:uut4|sdata_dac   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.080     ; 6.555      ;
; -5.614 ; dac_controller:uut4|dac_cntR[3]                                                                                    ; dac_controller:uut4|dac_cntR[3] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.081     ; 6.534      ;
; -5.614 ; dac_controller:uut4|dac_cntR[3]                                                                                    ; dac_controller:uut4|dac_cntR[1] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.081     ; 6.534      ;
; -5.589 ; dac_controller:uut4|dac_cntR[5]                                                                                    ; dac_controller:uut4|dac_cntR[3] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.081     ; 6.509      ;
; -5.589 ; dac_controller:uut4|dac_cntR[5]                                                                                    ; dac_controller:uut4|dac_cntR[1] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.081     ; 6.509      ;
; -5.532 ; dac_controller:uut4|dac_cntL[3]                                                                                    ; dac_controller:uut4|dac_cntL[1] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.081     ; 6.452      ;
; -5.531 ; dac_controller:uut4|dac_cntL[3]                                                                                    ; dac_controller:uut4|dac_cntL[4] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.081     ; 6.451      ;
; -5.529 ; dac_controller:uut4|dac_cntL[3]                                                                                    ; dac_controller:uut4|dac_cntL[3] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.081     ; 6.449      ;
; -5.524 ; dac_controller:uut4|dac_cntR[1]                                                                                    ; dac_controller:uut4|dac_cntR[1] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.081     ; 6.444      ;
; -5.524 ; dac_controller:uut4|dac_cntR[1]                                                                                    ; dac_controller:uut4|dac_cntR[3] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.081     ; 6.444      ;
; -5.520 ; dac_controller:uut4|dac_cntL[4]                                                                                    ; dac_controller:uut4|dac_cntL[1] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.081     ; 6.440      ;
; -5.519 ; dac_controller:uut4|dac_cntL[4]                                                                                    ; dac_controller:uut4|dac_cntL[4] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.081     ; 6.439      ;
; -5.517 ; dac_controller:uut4|dac_cntL[4]                                                                                    ; dac_controller:uut4|dac_cntL[3] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.081     ; 6.437      ;
; -5.510 ; dac_controller:uut4|dac_cntL[1]                                                                                    ; dac_controller:uut4|dac_cntL[2] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.073     ; 6.438      ;
; -5.510 ; dac_controller:uut4|dac_cntL[1]                                                                                    ; dac_controller:uut4|dac_cntL[5] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.073     ; 6.438      ;
; -5.510 ; dac_controller:uut4|dac_cntL[5]                                                                                    ; dac_controller:uut4|dac_flagL   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.091     ; 6.420      ;
; -5.510 ; dac_controller:uut4|dac_cntL[5]                                                                                    ; dac_controller:uut4|dac_flagR   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.091     ; 6.420      ;
; -5.510 ; dac_controller:uut4|dac_cntL[1]                                                                                    ; dac_controller:uut4|dac_cntL[0] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.073     ; 6.438      ;
; -5.412 ; dac_controller:uut4|dac_cntR[3]                                                                                    ; dac_controller:uut4|dac_cntR[4] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.082     ; 6.331      ;
; -5.408 ; dac_controller:uut4|dac_cntR[2]                                                                                    ; dac_controller:uut4|dac_cntR[2] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.081     ; 6.328      ;
; -5.408 ; dac_controller:uut4|dac_cntR[2]                                                                                    ; dac_controller:uut4|dac_cntR[0] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.081     ; 6.328      ;
; -5.408 ; dac_controller:uut4|dac_cntR[2]                                                                                    ; dac_controller:uut4|dac_cntR[5] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.081     ; 6.328      ;
; -5.387 ; dac_controller:uut4|dac_cntR[5]                                                                                    ; dac_controller:uut4|dac_cntR[4] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.082     ; 6.306      ;
; -5.355 ; dac_controller:uut4|dac_cntL[2]                                                                                    ; dac_controller:uut4|dac_flagL   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.091     ; 6.265      ;
; -5.355 ; dac_controller:uut4|dac_cntL[2]                                                                                    ; dac_controller:uut4|dac_flagR   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.091     ; 6.265      ;
; -5.348 ; dac_controller:uut4|dac_cntL[5]                                                                                    ; dac_controller:uut4|dac_cntL[0] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.081     ; 6.268      ;
; -5.348 ; dac_controller:uut4|dac_cntL[5]                                                                                    ; dac_controller:uut4|dac_cntL[5] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.081     ; 6.268      ;
; -5.348 ; dac_controller:uut4|dac_cntL[5]                                                                                    ; dac_controller:uut4|dac_cntL[2] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.081     ; 6.268      ;
; -5.332 ; dac_controller:uut4|dac_cntR[4]                                                                                    ; dac_controller:uut4|dac_cntR[5] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.080     ; 6.253      ;
; -5.332 ; dac_controller:uut4|dac_cntR[4]                                                                                    ; dac_controller:uut4|dac_cntR[2] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.080     ; 6.253      ;
; -5.332 ; dac_controller:uut4|dac_cntR[4]                                                                                    ; dac_controller:uut4|dac_cntR[0] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.080     ; 6.253      ;
; -5.322 ; dac_controller:uut4|dac_cntR[1]                                                                                    ; dac_controller:uut4|dac_cntR[4] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.082     ; 6.241      ;
; -5.302 ; dac_controller:uut4|dac_cntL[2]                                                                                    ; dac_controller:uut4|dac_cntL[0] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.081     ; 6.222      ;
; -5.302 ; dac_controller:uut4|dac_cntL[2]                                                                                    ; dac_controller:uut4|dac_cntL[5] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.081     ; 6.222      ;
; -5.302 ; dac_controller:uut4|dac_cntL[2]                                                                                    ; dac_controller:uut4|dac_cntL[2] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.081     ; 6.222      ;
; -5.267 ; dac_controller:uut4|dac_cntL[0]                                                                                    ; dac_controller:uut4|dac_cntL[0] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.081     ; 6.187      ;
; -5.267 ; dac_controller:uut4|dac_cntL[0]                                                                                    ; dac_controller:uut4|dac_cntL[5] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.081     ; 6.187      ;
; -5.267 ; dac_controller:uut4|dac_cntL[0]                                                                                    ; dac_controller:uut4|dac_cntL[2] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.081     ; 6.187      ;
; -5.242 ; dac_controller:uut4|dac_cntR[2]                                                                                    ; dac_controller:uut4|dac_cntR[1] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.081     ; 6.162      ;
; -5.242 ; dac_controller:uut4|dac_cntR[2]                                                                                    ; dac_controller:uut4|dac_cntR[3] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.081     ; 6.162      ;
; -5.203 ; dac_controller:uut4|dac_cntR[3]                                                                                    ; dac_controller:uut4|dac_flagR   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.082     ; 6.122      ;
; -5.203 ; dac_controller:uut4|dac_cntR[3]                                                                                    ; dac_controller:uut4|dac_flagL   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.082     ; 6.122      ;
; -5.178 ; dac_controller:uut4|dac_cntR[5]                                                                                    ; dac_controller:uut4|dac_flagR   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.082     ; 6.097      ;
; -5.178 ; dac_controller:uut4|dac_cntR[5]                                                                                    ; dac_controller:uut4|dac_flagL   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.082     ; 6.097      ;
; -5.176 ; dac_controller:uut4|dac_cntR[4]                                                                                    ; dac_controller:uut4|dac_cntR[1] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.080     ; 6.097      ;
; -5.176 ; dac_controller:uut4|dac_cntR[4]                                                                                    ; dac_controller:uut4|dac_cntR[3] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.080     ; 6.097      ;
; -5.173 ; dac_controller:uut4|dac_cntR[0]                                                                                    ; dac_controller:uut4|dac_cntR[0] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.081     ; 6.093      ;
; -5.173 ; dac_controller:uut4|dac_cntR[0]                                                                                    ; dac_controller:uut4|dac_cntR[2] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.081     ; 6.093      ;
; -5.173 ; dac_controller:uut4|dac_cntR[0]                                                                                    ; dac_controller:uut4|dac_cntR[5] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.081     ; 6.093      ;
; -5.158 ; dac_controller:uut4|dac_flagL                                                                                      ; dac_controller:uut4|dac_cntL[1] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.079     ; 6.080      ;
; -5.157 ; dac_controller:uut4|dac_flagL                                                                                      ; dac_controller:uut4|dac_cntL[4] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.079     ; 6.079      ;
; -5.155 ; dac_controller:uut4|dac_flagL                                                                                      ; dac_controller:uut4|dac_cntL[3] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.079     ; 6.077      ;
; -5.139 ; dac_controller:uut4|dac_cntL[3]                                                                                    ; dac_controller:uut4|dac_flagR   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.083     ; 6.057      ;
; -5.139 ; dac_controller:uut4|dac_cntL[3]                                                                                    ; dac_controller:uut4|dac_flagL   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.083     ; 6.057      ;
; -5.127 ; dac_controller:uut4|dac_cntL[4]                                                                                    ; dac_controller:uut4|dac_flagR   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.083     ; 6.045      ;
; -5.127 ; dac_controller:uut4|dac_cntL[4]                                                                                    ; dac_controller:uut4|dac_flagL   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.083     ; 6.045      ;
; -5.105 ; dac_controller:uut4|dac_cntL[0]                                                                                    ; dac_controller:uut4|dac_flagR   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.091     ; 6.015      ;
; -5.105 ; dac_controller:uut4|dac_cntL[0]                                                                                    ; dac_controller:uut4|dac_flagL   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.091     ; 6.015      ;
; -5.091 ; dac_controller:uut4|lrck_dac_cnt[8]                                                                                ; dac_controller:uut4|sdata_dac   ; uut5|altpll_component|auto_generated|pll1|clk[0] ; dac_controller:uut4|delay_flag ; 0.001        ; 3.997      ; 9.010      ;
; -5.088 ; dac_controller:uut4|dac_flagR                                                                                      ; dac_controller:uut4|sdata_dac   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.080     ; 6.009      ;
; -5.040 ; dac_controller:uut4|dac_cntR[2]                                                                                    ; dac_controller:uut4|dac_cntR[4] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.082     ; 5.959      ;
; -5.007 ; dac_controller:uut4|dac_cntR[0]                                                                                    ; dac_controller:uut4|dac_cntR[3] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.081     ; 5.927      ;
; -5.007 ; dac_controller:uut4|dac_cntR[0]                                                                                    ; dac_controller:uut4|dac_cntR[1] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.081     ; 5.927      ;
; -5.003 ; dac_controller:uut4|dac_cntR[1]                                                                                    ; dac_controller:uut4|dac_flagR   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.082     ; 5.922      ;
; -5.003 ; dac_controller:uut4|dac_cntR[1]                                                                                    ; dac_controller:uut4|dac_flagL   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.082     ; 5.922      ;
+--------+--------------------------------------------------------------------------------------------------------------------+---------------------------------+--------------------------------------------------+--------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                                                                                                                  ;
+--------+-------------------------------+--------------------------------------------------------------------------------------------------------------------+--------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                                                                                                            ; Launch Clock                   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+--------------------------------------------------------------------------------------------------------------------+--------------------------------+-------------+--------------+------------+------------+
; -2.846 ; rom_data_tri:uut1|addr_chR[7] ; rom_array_sync:uut3|altsyncram:altsyncram_component|altsyncram_fhc1:auto_generated|ram_block1a0~porta_address_reg0 ; dac_controller:uut4|delay_flag ; clk         ; 0.500        ; -2.078     ; 1.306      ;
; -2.838 ; rom_data_tri:uut1|addr_chR[6] ; rom_array_sync:uut3|altsyncram:altsyncram_component|altsyncram_fhc1:auto_generated|ram_block1a0~porta_address_reg0 ; dac_controller:uut4|delay_flag ; clk         ; 0.500        ; -2.078     ; 1.298      ;
; -2.811 ; rom_data_tri:uut1|addr_chR[4] ; rom_array_sync:uut3|altsyncram:altsyncram_component|altsyncram_fhc1:auto_generated|ram_block1a0~porta_address_reg0 ; dac_controller:uut4|delay_flag ; clk         ; 0.500        ; -2.078     ; 1.271      ;
; -2.774 ; rom_data_tri:uut1|addr_chR[5] ; rom_array_sync:uut3|altsyncram:altsyncram_component|altsyncram_fhc1:auto_generated|ram_block1a0~porta_address_reg0 ; dac_controller:uut4|delay_flag ; clk         ; 0.500        ; -2.078     ; 1.234      ;
; -2.771 ; rom_data_tri:uut1|addr_chR[1] ; rom_array_sync:uut3|altsyncram:altsyncram_component|altsyncram_fhc1:auto_generated|ram_block1a0~porta_address_reg0 ; dac_controller:uut4|delay_flag ; clk         ; 0.500        ; -2.078     ; 1.231      ;
; -2.762 ; rom_data_tri:uut1|addr_chR[2] ; rom_array_sync:uut3|altsyncram:altsyncram_component|altsyncram_fhc1:auto_generated|ram_block1a0~porta_address_reg0 ; dac_controller:uut4|delay_flag ; clk         ; 0.500        ; -2.078     ; 1.222      ;
; -2.757 ; rom_data_tri:uut1|addr_chR[3] ; rom_array_sync:uut3|altsyncram:altsyncram_component|altsyncram_fhc1:auto_generated|ram_block1a0~porta_address_reg0 ; dac_controller:uut4|delay_flag ; clk         ; 0.500        ; -2.078     ; 1.217      ;
; -2.424 ; rom_data_tri:uut1|addr_chL[7] ; rom_array_sync:uut2|altsyncram:altsyncram_component|altsyncram_fhc1:auto_generated|ram_block1a0~porta_address_reg0 ; dac_controller:uut4|delay_flag ; clk         ; 1.000        ; -2.173     ; 1.289      ;
; -2.421 ; rom_data_tri:uut1|addr_chL[0] ; rom_array_sync:uut2|altsyncram:altsyncram_component|altsyncram_fhc1:auto_generated|ram_block1a0~porta_address_reg0 ; dac_controller:uut4|delay_flag ; clk         ; 1.000        ; -2.173     ; 1.286      ;
; -2.415 ; rom_data_tri:uut1|addr_chL[4] ; rom_array_sync:uut2|altsyncram:altsyncram_component|altsyncram_fhc1:auto_generated|ram_block1a0~porta_address_reg0 ; dac_controller:uut4|delay_flag ; clk         ; 1.000        ; -2.173     ; 1.280      ;
; -2.412 ; rom_data_tri:uut1|addr_chL[2] ; rom_array_sync:uut2|altsyncram:altsyncram_component|altsyncram_fhc1:auto_generated|ram_block1a0~porta_address_reg0 ; dac_controller:uut4|delay_flag ; clk         ; 1.000        ; -2.173     ; 1.277      ;
; -2.405 ; rom_data_tri:uut1|addr_chL[6] ; rom_array_sync:uut2|altsyncram:altsyncram_component|altsyncram_fhc1:auto_generated|ram_block1a0~porta_address_reg0 ; dac_controller:uut4|delay_flag ; clk         ; 1.000        ; -2.173     ; 1.270      ;
; -2.397 ; rom_data_tri:uut1|addr_chL[1] ; rom_array_sync:uut2|altsyncram:altsyncram_component|altsyncram_fhc1:auto_generated|ram_block1a0~porta_address_reg0 ; dac_controller:uut4|delay_flag ; clk         ; 1.000        ; -2.173     ; 1.262      ;
; -2.364 ; rom_data_tri:uut1|addr_chL[3] ; rom_array_sync:uut2|altsyncram:altsyncram_component|altsyncram_fhc1:auto_generated|ram_block1a0~porta_address_reg0 ; dac_controller:uut4|delay_flag ; clk         ; 1.000        ; -2.173     ; 1.229      ;
; -2.362 ; rom_data_tri:uut1|addr_chL[5] ; rom_array_sync:uut2|altsyncram:altsyncram_component|altsyncram_fhc1:auto_generated|ram_block1a0~porta_address_reg0 ; dac_controller:uut4|delay_flag ; clk         ; 1.000        ; -2.173     ; 1.227      ;
+--------+-------------------------------+--------------------------------------------------------------------------------------------------------------------+--------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'uut5|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                    ;
+---------+-------------------------------------+-------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; Slack   ; From Node                           ; To Node                             ; Launch Clock                                     ; Latch Clock                                      ; Relationship ; Clock Skew ; Data Delay ;
+---------+-------------------------------------+-------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; -0.892  ; dac_controller:uut4|delay_flag      ; dac_controller:uut4|delay_flag      ; dac_controller:uut4|delay_flag                   ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -0.283     ; 0.822      ;
; -0.888  ; dac_controller:uut4|delay_flag      ; dac_controller:uut4|delay_flag      ; dac_controller:uut4|delay_flag                   ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -0.283     ; 0.818      ;
; 148.654 ; dac_controller:uut4|lrck_dac_cnt[0] ; dac_controller:uut4|lrck_dac_cnt[8] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 152.577      ; -0.578     ; 3.346      ;
; 149.160 ; dac_controller:uut4|lrck_dac_cnt[1] ; dac_controller:uut4|lrck_dac_cnt[8] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 152.577      ; -0.081     ; 3.337      ;
; 149.271 ; dac_controller:uut4|lrck_dac_cnt[2] ; dac_controller:uut4|lrck_dac_cnt[8] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 152.577      ; -0.081     ; 3.226      ;
; 149.306 ; dac_controller:uut4|lrck_dac_cnt[3] ; dac_controller:uut4|lrck_dac_cnt[8] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 152.577      ; -0.081     ; 3.191      ;
; 149.419 ; dac_controller:uut4|lrck_dac_cnt[4] ; dac_controller:uut4|lrck_dac_cnt[8] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 152.577      ; -0.081     ; 3.078      ;
; 149.451 ; dac_controller:uut4|lrck_dac_cnt[5] ; dac_controller:uut4|lrck_dac_cnt[8] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 152.577      ; -0.081     ; 3.046      ;
; 149.564 ; dac_controller:uut4|lrck_dac_cnt[6] ; dac_controller:uut4|lrck_dac_cnt[8] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 152.577      ; -0.081     ; 2.933      ;
; 149.600 ; dac_controller:uut4|lrck_dac_cnt[7] ; dac_controller:uut4|lrck_dac_cnt[8] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 152.577      ; -0.081     ; 2.897      ;
; 149.808 ; dac_controller:uut4|delay_cnt[3]    ; dac_controller:uut4|delay_flag      ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 152.577      ; -0.082     ; 2.688      ;
; 149.839 ; dac_controller:uut4|lrck_dac_cnt[0] ; dac_controller:uut4|lrck_dac_cnt[7] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 152.577      ; -0.578     ; 2.161      ;
; 149.873 ; dac_controller:uut4|lrck_dac_cnt[0] ; dac_controller:uut4|lrck_dac_cnt[6] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 152.577      ; -0.578     ; 2.127      ;
; 149.898 ; dac_controller:uut4|sclk_dac_cnt[0] ; dac_controller:uut4|sclk_dac_cnt[2] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 152.577      ; -0.082     ; 2.598      ;
; 149.905 ; dac_controller:uut4|delay_cnt[3]    ; dac_controller:uut4|delay_cnt[4]    ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 152.577      ; -0.082     ; 2.591      ;
; 149.905 ; dac_controller:uut4|delay_cnt[3]    ; dac_controller:uut4|delay_cnt[1]    ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 152.577      ; -0.082     ; 2.591      ;
; 149.905 ; dac_controller:uut4|delay_cnt[3]    ; dac_controller:uut4|delay_cnt[3]    ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 152.577      ; -0.082     ; 2.591      ;
; 149.905 ; dac_controller:uut4|delay_cnt[3]    ; dac_controller:uut4|delay_cnt[2]    ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 152.577      ; -0.082     ; 2.591      ;
; 149.905 ; dac_controller:uut4|delay_cnt[3]    ; dac_controller:uut4|delay_cnt[0]    ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 152.577      ; -0.082     ; 2.591      ;
; 149.913 ; dac_controller:uut4|delay_cnt[0]    ; dac_controller:uut4|delay_flag      ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 152.577      ; -0.082     ; 2.583      ;
; 149.985 ; dac_controller:uut4|lrck_dac_cnt[0] ; dac_controller:uut4|lrck_dac_cnt[5] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 152.577      ; -0.578     ; 2.015      ;
; 150.010 ; dac_controller:uut4|delay_cnt[0]    ; dac_controller:uut4|delay_cnt[2]    ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 152.577      ; -0.082     ; 2.486      ;
; 150.010 ; dac_controller:uut4|delay_cnt[0]    ; dac_controller:uut4|delay_cnt[0]    ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 152.577      ; -0.082     ; 2.486      ;
; 150.010 ; dac_controller:uut4|delay_cnt[0]    ; dac_controller:uut4|delay_cnt[4]    ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 152.577      ; -0.082     ; 2.486      ;
; 150.010 ; dac_controller:uut4|delay_cnt[0]    ; dac_controller:uut4|delay_cnt[1]    ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 152.577      ; -0.082     ; 2.486      ;
; 150.010 ; dac_controller:uut4|delay_cnt[0]    ; dac_controller:uut4|delay_cnt[3]    ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 152.577      ; -0.082     ; 2.486      ;
; 150.019 ; dac_controller:uut4|lrck_dac_cnt[0] ; dac_controller:uut4|lrck_dac_cnt[4] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 152.577      ; -0.578     ; 1.981      ;
; 150.064 ; dac_controller:uut4|lrck_dac_cnt[8] ; dac_controller:uut4|lrck_dac_cnt[8] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 152.577      ; -0.081     ; 2.433      ;
; 150.131 ; dac_controller:uut4|lrck_dac_cnt[0] ; dac_controller:uut4|lrck_dac_cnt[3] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 152.577      ; -0.578     ; 1.869      ;
; 150.137 ; dac_controller:uut4|delay_cnt[2]    ; dac_controller:uut4|delay_flag      ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 152.577      ; -0.082     ; 2.359      ;
; 150.165 ; dac_controller:uut4|lrck_dac_cnt[0] ; dac_controller:uut4|lrck_dac_cnt[2] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 152.577      ; -0.578     ; 1.835      ;
; 150.185 ; dac_controller:uut4|delay_cnt[2]    ; dac_controller:uut4|delay_cnt[0]    ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 152.577      ; -0.082     ; 2.311      ;
; 150.185 ; dac_controller:uut4|delay_cnt[2]    ; dac_controller:uut4|delay_cnt[2]    ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 152.577      ; -0.082     ; 2.311      ;
; 150.185 ; dac_controller:uut4|delay_cnt[2]    ; dac_controller:uut4|delay_cnt[3]    ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 152.577      ; -0.082     ; 2.311      ;
; 150.185 ; dac_controller:uut4|delay_cnt[2]    ; dac_controller:uut4|delay_cnt[1]    ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 152.577      ; -0.082     ; 2.311      ;
; 150.185 ; dac_controller:uut4|delay_cnt[2]    ; dac_controller:uut4|delay_cnt[4]    ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 152.577      ; -0.082     ; 2.311      ;
; 150.266 ; dac_controller:uut4|lrck_dac_cnt[2] ; dac_controller:uut4|lrck_dac_cnt[7] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 152.577      ; -0.081     ; 2.231      ;
; 150.291 ; dac_controller:uut4|delay_cnt[1]    ; dac_controller:uut4|delay_flag      ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 152.577      ; -0.082     ; 2.205      ;
; 150.364 ; dac_controller:uut4|lrck_dac_cnt[1] ; dac_controller:uut4|lrck_dac_cnt[7] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 152.577      ; -0.081     ; 2.133      ;
; 150.369 ; dac_controller:uut4|delay_cnt[1]    ; dac_controller:uut4|delay_cnt[0]    ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 152.577      ; -0.082     ; 2.127      ;
; 150.369 ; dac_controller:uut4|delay_cnt[1]    ; dac_controller:uut4|delay_cnt[2]    ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 152.577      ; -0.082     ; 2.127      ;
; 150.369 ; dac_controller:uut4|delay_cnt[1]    ; dac_controller:uut4|delay_cnt[3]    ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 152.577      ; -0.082     ; 2.127      ;
; 150.369 ; dac_controller:uut4|delay_cnt[1]    ; dac_controller:uut4|delay_cnt[1]    ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 152.577      ; -0.082     ; 2.127      ;
; 150.369 ; dac_controller:uut4|delay_cnt[1]    ; dac_controller:uut4|delay_cnt[4]    ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 152.577      ; -0.082     ; 2.127      ;
; 150.379 ; dac_controller:uut4|lrck_dac_cnt[1] ; dac_controller:uut4|lrck_dac_cnt[6] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 152.577      ; -0.081     ; 2.118      ;
; 150.385 ; dac_controller:uut4|lrck_dac_cnt[0] ; dac_controller:uut4|lrck_dac_cnt[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 152.577      ; -0.101     ; 2.092      ;
; 150.412 ; dac_controller:uut4|lrck_dac_cnt[2] ; dac_controller:uut4|lrck_dac_cnt[5] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 152.577      ; -0.081     ; 2.085      ;
; 150.414 ; dac_controller:uut4|lrck_dac_cnt[4] ; dac_controller:uut4|lrck_dac_cnt[7] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 152.577      ; -0.081     ; 2.083      ;
; 150.442 ; dac_controller:uut4|lrck_dac_cnt[2] ; dac_controller:uut4|lrck_dac_cnt[6] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 152.577      ; -0.081     ; 2.055      ;
; 150.459 ; dac_controller:uut4|sclk_dac_cnt[2] ; dac_controller:uut4|sclk_dac_cnt[2] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 152.577      ; -0.081     ; 2.038      ;
; 150.478 ; dac_controller:uut4|sclk_dac_cnt[1] ; dac_controller:uut4|sclk_dac_cnt[2] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 152.577      ; -0.081     ; 2.019      ;
; 150.509 ; dac_controller:uut4|lrck_dac_cnt[3] ; dac_controller:uut4|lrck_dac_cnt[7] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 152.577      ; -0.081     ; 1.988      ;
; 150.510 ; dac_controller:uut4|lrck_dac_cnt[1] ; dac_controller:uut4|lrck_dac_cnt[5] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 152.577      ; -0.081     ; 1.987      ;
; 150.525 ; dac_controller:uut4|lrck_dac_cnt[1] ; dac_controller:uut4|lrck_dac_cnt[4] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 152.577      ; -0.081     ; 1.972      ;
; 150.525 ; dac_controller:uut4|lrck_dac_cnt[3] ; dac_controller:uut4|lrck_dac_cnt[6] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 152.577      ; -0.081     ; 1.972      ;
; 150.558 ; dac_controller:uut4|lrck_dac_cnt[2] ; dac_controller:uut4|lrck_dac_cnt[3] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 152.577      ; -0.081     ; 1.939      ;
; 150.559 ; dac_controller:uut4|lrck_dac_cnt[6] ; dac_controller:uut4|lrck_dac_cnt[7] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 152.577      ; -0.081     ; 1.938      ;
; 150.560 ; dac_controller:uut4|lrck_dac_cnt[4] ; dac_controller:uut4|lrck_dac_cnt[5] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 152.577      ; -0.081     ; 1.937      ;
; 150.580 ; dac_controller:uut4|delay_cnt[4]    ; dac_controller:uut4|delay_cnt[0]    ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 152.577      ; -0.082     ; 1.916      ;
; 150.580 ; dac_controller:uut4|delay_cnt[4]    ; dac_controller:uut4|delay_cnt[1]    ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 152.577      ; -0.082     ; 1.916      ;
; 150.580 ; dac_controller:uut4|delay_cnt[4]    ; dac_controller:uut4|delay_cnt[3]    ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 152.577      ; -0.082     ; 1.916      ;
; 150.580 ; dac_controller:uut4|delay_cnt[4]    ; dac_controller:uut4|delay_cnt[2]    ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 152.577      ; -0.082     ; 1.916      ;
; 150.580 ; dac_controller:uut4|delay_cnt[4]    ; dac_controller:uut4|delay_cnt[4]    ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 152.577      ; -0.082     ; 1.916      ;
; 150.588 ; dac_controller:uut4|lrck_dac_cnt[2] ; dac_controller:uut4|lrck_dac_cnt[4] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 152.577      ; -0.081     ; 1.909      ;
; 150.590 ; dac_controller:uut4|lrck_dac_cnt[4] ; dac_controller:uut4|lrck_dac_cnt[6] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 152.577      ; -0.081     ; 1.907      ;
; 150.654 ; dac_controller:uut4|lrck_dac_cnt[5] ; dac_controller:uut4|lrck_dac_cnt[7] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 152.577      ; -0.081     ; 1.843      ;
; 150.655 ; dac_controller:uut4|lrck_dac_cnt[3] ; dac_controller:uut4|lrck_dac_cnt[5] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 152.577      ; -0.081     ; 1.842      ;
; 150.656 ; dac_controller:uut4|lrck_dac_cnt[1] ; dac_controller:uut4|lrck_dac_cnt[3] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 152.577      ; -0.081     ; 1.841      ;
; 150.670 ; dac_controller:uut4|lrck_dac_cnt[5] ; dac_controller:uut4|lrck_dac_cnt[6] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 152.577      ; -0.081     ; 1.827      ;
; 150.671 ; dac_controller:uut4|lrck_dac_cnt[3] ; dac_controller:uut4|lrck_dac_cnt[4] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 152.577      ; -0.081     ; 1.826      ;
; 150.671 ; dac_controller:uut4|lrck_dac_cnt[1] ; dac_controller:uut4|lrck_dac_cnt[2] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 152.577      ; -0.081     ; 1.826      ;
; 150.714 ; dac_controller:uut4|sclk_dac_cnt[0] ; dac_controller:uut4|sclk_dac_cnt[1] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 152.577      ; -0.082     ; 1.782      ;
; 150.715 ; dac_controller:uut4|lrck_dac_cnt[0] ; dac_controller:uut4|lrck_dac_cnt[1] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 152.577      ; -0.578     ; 1.285      ;
; 151.044 ; dac_controller:uut4|delay_cnt[4]    ; dac_controller:uut4|delay_flag      ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 152.577      ; -0.082     ; 1.452      ;
; 151.230 ; dac_controller:uut4|lrck_dac_cnt[7] ; dac_controller:uut4|lrck_dac_cnt[7] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 152.577      ; -0.081     ; 1.267      ;
; 151.239 ; dac_controller:uut4|lrck_dac_cnt[5] ; dac_controller:uut4|lrck_dac_cnt[5] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 152.577      ; -0.081     ; 1.258      ;
; 151.240 ; dac_controller:uut4|lrck_dac_cnt[3] ; dac_controller:uut4|lrck_dac_cnt[3] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 152.577      ; -0.081     ; 1.257      ;
; 151.241 ; dac_controller:uut4|lrck_dac_cnt[1] ; dac_controller:uut4|lrck_dac_cnt[1] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 152.577      ; -0.081     ; 1.256      ;
; 151.257 ; dac_controller:uut4|lrck_dac_cnt[6] ; dac_controller:uut4|lrck_dac_cnt[6] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 152.577      ; -0.081     ; 1.240      ;
; 151.257 ; dac_controller:uut4|lrck_dac_cnt[2] ; dac_controller:uut4|lrck_dac_cnt[2] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 152.577      ; -0.081     ; 1.240      ;
; 151.258 ; dac_controller:uut4|lrck_dac_cnt[4] ; dac_controller:uut4|lrck_dac_cnt[4] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 152.577      ; -0.081     ; 1.239      ;
; 151.638 ; dac_controller:uut4|sclk_dac_cnt[0] ; dac_controller:uut4|sclk_dac_cnt[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 152.577      ; -0.082     ; 0.858      ;
; 151.639 ; dac_controller:uut4|sclk_dac_cnt[1] ; dac_controller:uut4|sclk_dac_cnt[1] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 152.577      ; -0.081     ; 0.858      ;
+---------+-------------------------------------+-------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'uut5|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                   ;
+-------+-------------------------------------+-------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                           ; To Node                             ; Launch Clock                                     ; Latch Clock                                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------+-------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; 0.030 ; dac_controller:uut4|delay_flag      ; dac_controller:uut4|delay_flag      ; dac_controller:uut4|delay_flag                   ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.143      ; 0.746      ;
; 0.048 ; dac_controller:uut4|delay_flag      ; dac_controller:uut4|delay_flag      ; dac_controller:uut4|delay_flag                   ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.143      ; 0.764      ;
; 0.453 ; dac_controller:uut4|sclk_dac_cnt[1] ; dac_controller:uut4|sclk_dac_cnt[1] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.464 ; dac_controller:uut4|sclk_dac_cnt[0] ; dac_controller:uut4|sclk_dac_cnt[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.758      ;
; 0.736 ; dac_controller:uut4|lrck_dac_cnt[4] ; dac_controller:uut4|lrck_dac_cnt[4] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.029      ;
; 0.737 ; dac_controller:uut4|lrck_dac_cnt[6] ; dac_controller:uut4|lrck_dac_cnt[6] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.030      ;
; 0.737 ; dac_controller:uut4|lrck_dac_cnt[2] ; dac_controller:uut4|lrck_dac_cnt[2] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.030      ;
; 0.739 ; dac_controller:uut4|lrck_dac_cnt[3] ; dac_controller:uut4|lrck_dac_cnt[3] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.032      ;
; 0.739 ; dac_controller:uut4|lrck_dac_cnt[7] ; dac_controller:uut4|lrck_dac_cnt[7] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.032      ;
; 0.740 ; dac_controller:uut4|lrck_dac_cnt[5] ; dac_controller:uut4|lrck_dac_cnt[5] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.033      ;
; 0.746 ; dac_controller:uut4|delay_cnt[2]    ; dac_controller:uut4|delay_cnt[2]    ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.040      ;
; 0.746 ; dac_controller:uut4|delay_cnt[1]    ; dac_controller:uut4|delay_cnt[1]    ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.040      ;
; 0.756 ; dac_controller:uut4|lrck_dac_cnt[1] ; dac_controller:uut4|lrck_dac_cnt[1] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.049      ;
; 0.771 ; dac_controller:uut4|delay_cnt[0]    ; dac_controller:uut4|delay_cnt[0]    ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.065      ;
; 0.773 ; dac_controller:uut4|delay_cnt[4]    ; dac_controller:uut4|delay_cnt[4]    ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.067      ;
; 0.947 ; dac_controller:uut4|delay_cnt[3]    ; dac_controller:uut4|delay_cnt[3]    ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.241      ;
; 1.055 ; dac_controller:uut4|delay_cnt[4]    ; dac_controller:uut4|delay_flag      ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.348      ;
; 1.091 ; dac_controller:uut4|lrck_dac_cnt[2] ; dac_controller:uut4|lrck_dac_cnt[3] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.384      ;
; 1.091 ; dac_controller:uut4|lrck_dac_cnt[4] ; dac_controller:uut4|lrck_dac_cnt[5] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.384      ;
; 1.092 ; dac_controller:uut4|lrck_dac_cnt[6] ; dac_controller:uut4|lrck_dac_cnt[7] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.385      ;
; 1.099 ; dac_controller:uut4|lrck_dac_cnt[1] ; dac_controller:uut4|lrck_dac_cnt[2] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.392      ;
; 1.100 ; dac_controller:uut4|lrck_dac_cnt[3] ; dac_controller:uut4|lrck_dac_cnt[4] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.393      ;
; 1.100 ; dac_controller:uut4|delay_cnt[1]    ; dac_controller:uut4|delay_cnt[2]    ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.394      ;
; 1.101 ; dac_controller:uut4|lrck_dac_cnt[5] ; dac_controller:uut4|lrck_dac_cnt[6] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.394      ;
; 1.107 ; dac_controller:uut4|delay_cnt[2]    ; dac_controller:uut4|delay_cnt[3]    ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.401      ;
; 1.108 ; dac_controller:uut4|lrck_dac_cnt[1] ; dac_controller:uut4|lrck_dac_cnt[3] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.401      ;
; 1.109 ; dac_controller:uut4|lrck_dac_cnt[3] ; dac_controller:uut4|lrck_dac_cnt[5] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.402      ;
; 1.109 ; dac_controller:uut4|delay_cnt[0]    ; dac_controller:uut4|delay_cnt[1]    ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.403      ;
; 1.110 ; dac_controller:uut4|lrck_dac_cnt[5] ; dac_controller:uut4|lrck_dac_cnt[7] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.403      ;
; 1.116 ; dac_controller:uut4|delay_cnt[2]    ; dac_controller:uut4|delay_cnt[4]    ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.410      ;
; 1.118 ; dac_controller:uut4|delay_cnt[0]    ; dac_controller:uut4|delay_cnt[2]    ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.412      ;
; 1.222 ; dac_controller:uut4|lrck_dac_cnt[2] ; dac_controller:uut4|lrck_dac_cnt[4] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.515      ;
; 1.222 ; dac_controller:uut4|lrck_dac_cnt[4] ; dac_controller:uut4|lrck_dac_cnt[6] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.515      ;
; 1.231 ; dac_controller:uut4|lrck_dac_cnt[4] ; dac_controller:uut4|lrck_dac_cnt[7] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.524      ;
; 1.231 ; dac_controller:uut4|lrck_dac_cnt[2] ; dac_controller:uut4|lrck_dac_cnt[5] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.524      ;
; 1.231 ; dac_controller:uut4|delay_cnt[1]    ; dac_controller:uut4|delay_cnt[3]    ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.525      ;
; 1.239 ; dac_controller:uut4|lrck_dac_cnt[1] ; dac_controller:uut4|lrck_dac_cnt[4] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.532      ;
; 1.240 ; dac_controller:uut4|lrck_dac_cnt[3] ; dac_controller:uut4|lrck_dac_cnt[6] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.533      ;
; 1.240 ; dac_controller:uut4|delay_cnt[1]    ; dac_controller:uut4|delay_cnt[4]    ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.534      ;
; 1.245 ; dac_controller:uut4|lrck_dac_cnt[0] ; dac_controller:uut4|lrck_dac_cnt[1] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.396     ; 1.061      ;
; 1.248 ; dac_controller:uut4|lrck_dac_cnt[1] ; dac_controller:uut4|lrck_dac_cnt[5] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.541      ;
; 1.249 ; dac_controller:uut4|lrck_dac_cnt[3] ; dac_controller:uut4|lrck_dac_cnt[7] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.542      ;
; 1.249 ; dac_controller:uut4|delay_cnt[0]    ; dac_controller:uut4|delay_cnt[3]    ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.543      ;
; 1.258 ; dac_controller:uut4|delay_cnt[0]    ; dac_controller:uut4|delay_cnt[4]    ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.552      ;
; 1.302 ; dac_controller:uut4|delay_cnt[3]    ; dac_controller:uut4|delay_cnt[4]    ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.596      ;
; 1.309 ; dac_controller:uut4|sclk_dac_cnt[0] ; dac_controller:uut4|sclk_dac_cnt[1] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.602      ;
; 1.362 ; dac_controller:uut4|lrck_dac_cnt[2] ; dac_controller:uut4|lrck_dac_cnt[6] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.655      ;
; 1.371 ; dac_controller:uut4|lrck_dac_cnt[2] ; dac_controller:uut4|lrck_dac_cnt[7] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.664      ;
; 1.379 ; dac_controller:uut4|lrck_dac_cnt[1] ; dac_controller:uut4|lrck_dac_cnt[6] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.672      ;
; 1.388 ; dac_controller:uut4|lrck_dac_cnt[1] ; dac_controller:uut4|lrck_dac_cnt[7] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.681      ;
; 1.481 ; dac_controller:uut4|delay_cnt[4]    ; dac_controller:uut4|delay_cnt[0]    ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.775      ;
; 1.481 ; dac_controller:uut4|delay_cnt[4]    ; dac_controller:uut4|delay_cnt[2]    ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.775      ;
; 1.481 ; dac_controller:uut4|delay_cnt[4]    ; dac_controller:uut4|delay_cnt[1]    ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.775      ;
; 1.481 ; dac_controller:uut4|delay_cnt[4]    ; dac_controller:uut4|delay_cnt[3]    ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.775      ;
; 1.517 ; dac_controller:uut4|lrck_dac_cnt[0] ; dac_controller:uut4|lrck_dac_cnt[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.101      ; 1.830      ;
; 1.538 ; dac_controller:uut4|sclk_dac_cnt[1] ; dac_controller:uut4|sclk_dac_cnt[2] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.831      ;
; 1.550 ; dac_controller:uut4|sclk_dac_cnt[2] ; dac_controller:uut4|sclk_dac_cnt[2] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.843      ;
; 1.587 ; dac_controller:uut4|lrck_dac_cnt[0] ; dac_controller:uut4|lrck_dac_cnt[2] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.396     ; 1.403      ;
; 1.596 ; dac_controller:uut4|lrck_dac_cnt[0] ; dac_controller:uut4|lrck_dac_cnt[3] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.396     ; 1.412      ;
; 1.727 ; dac_controller:uut4|lrck_dac_cnt[0] ; dac_controller:uut4|lrck_dac_cnt[4] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.396     ; 1.543      ;
; 1.736 ; dac_controller:uut4|lrck_dac_cnt[0] ; dac_controller:uut4|lrck_dac_cnt[5] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.396     ; 1.552      ;
; 1.740 ; dac_controller:uut4|delay_cnt[1]    ; dac_controller:uut4|delay_cnt[0]    ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 2.034      ;
; 1.754 ; dac_controller:uut4|delay_cnt[1]    ; dac_controller:uut4|delay_flag      ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 2.047      ;
; 1.867 ; dac_controller:uut4|lrck_dac_cnt[0] ; dac_controller:uut4|lrck_dac_cnt[6] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.396     ; 1.683      ;
; 1.876 ; dac_controller:uut4|lrck_dac_cnt[0] ; dac_controller:uut4|lrck_dac_cnt[7] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.396     ; 1.692      ;
; 1.880 ; dac_controller:uut4|delay_cnt[2]    ; dac_controller:uut4|delay_cnt[1]    ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 2.174      ;
; 1.880 ; dac_controller:uut4|delay_cnt[2]    ; dac_controller:uut4|delay_cnt[0]    ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 2.174      ;
; 1.914 ; dac_controller:uut4|lrck_dac_cnt[8] ; dac_controller:uut4|lrck_dac_cnt[8] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 2.207      ;
; 1.930 ; dac_controller:uut4|delay_cnt[2]    ; dac_controller:uut4|delay_flag      ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 2.223      ;
; 2.002 ; dac_controller:uut4|delay_cnt[0]    ; dac_controller:uut4|delay_flag      ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 2.295      ;
; 2.066 ; dac_controller:uut4|lrck_dac_cnt[7] ; dac_controller:uut4|lrck_dac_cnt[8] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 2.359      ;
; 2.070 ; dac_controller:uut4|sclk_dac_cnt[0] ; dac_controller:uut4|sclk_dac_cnt[2] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 2.363      ;
; 2.173 ; dac_controller:uut4|delay_cnt[3]    ; dac_controller:uut4|delay_flag      ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 2.466      ;
; 2.176 ; dac_controller:uut4|delay_cnt[3]    ; dac_controller:uut4|delay_cnt[2]    ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 2.470      ;
; 2.176 ; dac_controller:uut4|delay_cnt[3]    ; dac_controller:uut4|delay_cnt[0]    ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 2.470      ;
; 2.176 ; dac_controller:uut4|delay_cnt[3]    ; dac_controller:uut4|delay_cnt[1]    ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 2.470      ;
; 2.189 ; dac_controller:uut4|lrck_dac_cnt[6] ; dac_controller:uut4|lrck_dac_cnt[8] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 2.482      ;
; 2.207 ; dac_controller:uut4|lrck_dac_cnt[5] ; dac_controller:uut4|lrck_dac_cnt[8] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 2.500      ;
; 2.328 ; dac_controller:uut4|lrck_dac_cnt[4] ; dac_controller:uut4|lrck_dac_cnt[8] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 2.621      ;
; 2.346 ; dac_controller:uut4|lrck_dac_cnt[3] ; dac_controller:uut4|lrck_dac_cnt[8] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 2.639      ;
; 2.468 ; dac_controller:uut4|lrck_dac_cnt[2] ; dac_controller:uut4|lrck_dac_cnt[8] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 2.761      ;
; 2.485 ; dac_controller:uut4|lrck_dac_cnt[1] ; dac_controller:uut4|lrck_dac_cnt[8] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 2.778      ;
; 2.973 ; dac_controller:uut4|lrck_dac_cnt[0] ; dac_controller:uut4|lrck_dac_cnt[8] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.396     ; 2.789      ;
+-------+-------------------------------------+-------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'dac_controller:uut4|delay_flag'                                                                                                                                               ;
+-------+-------------------------------------+---------------------------------+--------------------------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                           ; To Node                         ; Launch Clock                                     ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------+---------------------------------+--------------------------------------------------+--------------------------------+--------------+------------+------------+
; 0.245 ; dac_controller:uut4|lrck_dac_cnt[8] ; dac_controller:uut4|sdata_dac   ; uut5|altpll_component|auto_generated|pll1|clk[0] ; dac_controller:uut4|delay_flag ; 0.000        ; 4.620      ; 5.147      ;
; 0.453 ; dac_controller:uut4|dac_cntL[1]     ; dac_controller:uut4|dac_cntL[1] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; dac_controller:uut4|dac_cntL[4]     ; dac_controller:uut4|dac_cntL[4] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; dac_controller:uut4|dac_cntR[3]     ; dac_controller:uut4|dac_cntR[3] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; dac_controller:uut4|dac_cntL[3]     ; dac_controller:uut4|dac_cntL[3] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; dac_controller:uut4|dac_cntR[4]     ; dac_controller:uut4|dac_cntR[4] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; dac_controller:uut4|dac_cntR[1]     ; dac_controller:uut4|dac_cntR[1] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.081      ; 0.746      ;
; 0.509 ; rom_data_tri:uut1|addr_chL[7]       ; rom_data_tri:uut1|addr_chL[7]   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.081      ; 0.802      ;
; 0.510 ; rom_data_tri:uut1|addr_chR[7]       ; rom_data_tri:uut1|addr_chR[7]   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.080      ; 0.802      ;
; 0.517 ; dac_controller:uut4|dac_cntL[5]     ; dac_controller:uut4|dac_cntL[5] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.081      ; 0.810      ;
; 0.762 ; rom_data_tri:uut1|addr_chL[1]       ; rom_data_tri:uut1|addr_chL[1]   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.081      ; 1.055      ;
; 0.764 ; rom_data_tri:uut1|addr_chR[6]       ; rom_data_tri:uut1|addr_chR[6]   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.080      ; 1.056      ;
; 0.764 ; rom_data_tri:uut1|addr_chL[5]       ; rom_data_tri:uut1|addr_chL[5]   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; rom_data_tri:uut1|addr_chL[3]       ; rom_data_tri:uut1|addr_chL[3]   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.081      ; 1.057      ;
; 0.765 ; rom_data_tri:uut1|addr_chR[4]       ; rom_data_tri:uut1|addr_chR[4]   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.080      ; 1.057      ;
; 0.765 ; rom_data_tri:uut1|addr_chR[2]       ; rom_data_tri:uut1|addr_chR[2]   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.080      ; 1.057      ;
; 0.765 ; rom_data_tri:uut1|addr_chL[6]       ; rom_data_tri:uut1|addr_chL[6]   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.081      ; 1.058      ;
; 0.766 ; rom_data_tri:uut1|addr_chL[4]       ; rom_data_tri:uut1|addr_chL[4]   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.081      ; 1.059      ;
; 0.766 ; rom_data_tri:uut1|addr_chL[2]       ; rom_data_tri:uut1|addr_chL[2]   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.081      ; 1.059      ;
; 0.767 ; rom_data_tri:uut1|addr_chR[3]       ; rom_data_tri:uut1|addr_chR[3]   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.080      ; 1.059      ;
; 0.767 ; rom_data_tri:uut1|addr_chR[5]       ; rom_data_tri:uut1|addr_chR[5]   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.080      ; 1.059      ;
; 0.767 ; dac_controller:uut4|dac_cntR[5]     ; dac_controller:uut4|dac_cntR[5] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.081      ; 1.060      ;
; 0.781 ; rom_data_tri:uut1|addr_chL[0]       ; rom_data_tri:uut1|addr_chL[0]   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.081      ; 1.074      ;
; 0.782 ; rom_data_tri:uut1|addr_chR[1]       ; rom_data_tri:uut1|addr_chR[1]   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.080      ; 1.074      ;
; 0.794 ; dac_controller:uut4|dac_cntL[0]     ; dac_controller:uut4|dac_cntL[0] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.081      ; 1.087      ;
; 0.795 ; dac_controller:uut4|dac_cntL[2]     ; dac_controller:uut4|dac_cntL[2] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.081      ; 1.088      ;
; 0.812 ; dac_controller:uut4|dac_cntR[2]     ; dac_controller:uut4|dac_cntR[2] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.081      ; 1.105      ;
; 0.840 ; dac_controller:uut4|dac_cntR[0]     ; dac_controller:uut4|dac_cntR[0] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.081      ; 1.133      ;
; 1.117 ; rom_data_tri:uut1|addr_chL[1]       ; rom_data_tri:uut1|addr_chL[2]   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.081      ; 1.410      ;
; 1.118 ; rom_data_tri:uut1|addr_chL[5]       ; rom_data_tri:uut1|addr_chL[6]   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.081      ; 1.411      ;
; 1.118 ; rom_data_tri:uut1|addr_chL[3]       ; rom_data_tri:uut1|addr_chL[4]   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.081      ; 1.411      ;
; 1.119 ; rom_data_tri:uut1|addr_chR[6]       ; rom_data_tri:uut1|addr_chR[7]   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.080      ; 1.411      ;
; 1.119 ; rom_data_tri:uut1|addr_chR[2]       ; rom_data_tri:uut1|addr_chR[3]   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.080      ; 1.411      ;
; 1.119 ; rom_data_tri:uut1|addr_chR[4]       ; rom_data_tri:uut1|addr_chR[5]   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.080      ; 1.411      ;
; 1.125 ; rom_data_tri:uut1|addr_chL[0]       ; rom_data_tri:uut1|addr_chL[1]   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.081      ; 1.418      ;
; 1.126 ; rom_data_tri:uut1|addr_chL[6]       ; rom_data_tri:uut1|addr_chL[7]   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.081      ; 1.419      ;
; 1.126 ; rom_data_tri:uut1|addr_chR[1]       ; rom_data_tri:uut1|addr_chR[2]   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.080      ; 1.418      ;
; 1.127 ; rom_data_tri:uut1|addr_chL[4]       ; rom_data_tri:uut1|addr_chL[5]   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.081      ; 1.420      ;
; 1.127 ; rom_data_tri:uut1|addr_chL[2]       ; rom_data_tri:uut1|addr_chL[3]   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.081      ; 1.420      ;
; 1.128 ; rom_data_tri:uut1|addr_chR[5]       ; rom_data_tri:uut1|addr_chR[6]   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.080      ; 1.420      ;
; 1.128 ; rom_data_tri:uut1|addr_chR[3]       ; rom_data_tri:uut1|addr_chR[4]   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.080      ; 1.420      ;
; 1.134 ; rom_data_tri:uut1|addr_chL[0]       ; rom_data_tri:uut1|addr_chL[2]   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.081      ; 1.427      ;
; 1.135 ; rom_data_tri:uut1|addr_chR[1]       ; rom_data_tri:uut1|addr_chR[3]   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.080      ; 1.427      ;
; 1.136 ; rom_data_tri:uut1|addr_chL[4]       ; rom_data_tri:uut1|addr_chL[6]   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.081      ; 1.429      ;
; 1.136 ; rom_data_tri:uut1|addr_chL[2]       ; rom_data_tri:uut1|addr_chL[4]   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.081      ; 1.429      ;
; 1.137 ; rom_data_tri:uut1|addr_chR[3]       ; rom_data_tri:uut1|addr_chR[5]   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.080      ; 1.429      ;
; 1.137 ; rom_data_tri:uut1|addr_chR[5]       ; rom_data_tri:uut1|addr_chR[7]   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.080      ; 1.429      ;
; 1.141 ; dac_controller:uut4|dac_cntL[0]     ; dac_controller:uut4|dac_cntL[2] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.081      ; 1.434      ;
; 1.151 ; dac_controller:uut4|dac_cntR[1]     ; dac_controller:uut4|dac_cntR[2] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.081      ; 1.444      ;
; 1.187 ; dac_controller:uut4|dac_cntR[0]     ; dac_controller:uut4|dac_cntR[2] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.081      ; 1.480      ;
; 1.248 ; rom_data_tri:uut1|addr_chL[1]       ; rom_data_tri:uut1|addr_chL[3]   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.081      ; 1.541      ;
; 1.249 ; rom_data_tri:uut1|addr_chL[5]       ; rom_data_tri:uut1|addr_chL[7]   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.081      ; 1.542      ;
; 1.249 ; rom_data_tri:uut1|addr_chL[3]       ; rom_data_tri:uut1|addr_chL[5]   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.081      ; 1.542      ;
; 1.250 ; rom_data_tri:uut1|addr_chR[4]       ; rom_data_tri:uut1|addr_chR[6]   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.080      ; 1.542      ;
; 1.250 ; rom_data_tri:uut1|addr_chR[2]       ; rom_data_tri:uut1|addr_chR[4]   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.080      ; 1.542      ;
; 1.257 ; rom_data_tri:uut1|addr_chL[1]       ; rom_data_tri:uut1|addr_chL[4]   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.081      ; 1.550      ;
; 1.258 ; rom_data_tri:uut1|addr_chL[3]       ; rom_data_tri:uut1|addr_chL[6]   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.081      ; 1.551      ;
; 1.259 ; rom_data_tri:uut1|addr_chR[2]       ; rom_data_tri:uut1|addr_chR[5]   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.080      ; 1.551      ;
; 1.259 ; rom_data_tri:uut1|addr_chR[4]       ; rom_data_tri:uut1|addr_chR[7]   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.080      ; 1.551      ;
; 1.265 ; rom_data_tri:uut1|addr_chL[0]       ; rom_data_tri:uut1|addr_chL[3]   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.081      ; 1.558      ;
; 1.266 ; rom_data_tri:uut1|addr_chR[1]       ; rom_data_tri:uut1|addr_chR[4]   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.080      ; 1.558      ;
; 1.267 ; rom_data_tri:uut1|addr_chL[2]       ; rom_data_tri:uut1|addr_chL[5]   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.081      ; 1.560      ;
; 1.267 ; rom_data_tri:uut1|addr_chL[4]       ; rom_data_tri:uut1|addr_chL[7]   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.081      ; 1.560      ;
; 1.268 ; rom_data_tri:uut1|addr_chR[3]       ; rom_data_tri:uut1|addr_chR[6]   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.080      ; 1.560      ;
; 1.274 ; rom_data_tri:uut1|addr_chL[0]       ; rom_data_tri:uut1|addr_chL[4]   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.081      ; 1.567      ;
; 1.275 ; rom_data_tri:uut1|addr_chR[1]       ; rom_data_tri:uut1|addr_chR[5]   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.080      ; 1.567      ;
; 1.276 ; rom_data_tri:uut1|addr_chL[2]       ; rom_data_tri:uut1|addr_chL[6]   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.081      ; 1.569      ;
; 1.277 ; rom_data_tri:uut1|addr_chR[3]       ; rom_data_tri:uut1|addr_chR[7]   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.080      ; 1.569      ;
; 1.288 ; dac_controller:uut4|dac_cntR[3]     ; dac_controller:uut4|dac_cntR[5] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.081      ; 1.581      ;
; 1.296 ; dac_controller:uut4|dac_cntL[2]     ; dac_controller:uut4|dac_cntL[5] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.081      ; 1.589      ;
; 1.313 ; dac_controller:uut4|dac_cntR[2]     ; dac_controller:uut4|dac_cntR[5] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.081      ; 1.606      ;
; 1.345 ; dac_controller:uut4|dac_cntR[4]     ; dac_controller:uut4|dac_cntR[5] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.082      ; 1.639      ;
; 1.388 ; rom_data_tri:uut1|addr_chL[1]       ; rom_data_tri:uut1|addr_chL[5]   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.081      ; 1.681      ;
; 1.389 ; rom_data_tri:uut1|addr_chL[3]       ; rom_data_tri:uut1|addr_chL[7]   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.081      ; 1.682      ;
; 1.390 ; rom_data_tri:uut1|addr_chR[2]       ; rom_data_tri:uut1|addr_chR[6]   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.080      ; 1.682      ;
; 1.397 ; rom_data_tri:uut1|addr_chL[1]       ; rom_data_tri:uut1|addr_chL[6]   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.081      ; 1.690      ;
; 1.399 ; rom_data_tri:uut1|addr_chR[2]       ; rom_data_tri:uut1|addr_chR[7]   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.080      ; 1.691      ;
; 1.405 ; rom_data_tri:uut1|addr_chL[0]       ; rom_data_tri:uut1|addr_chL[5]   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.081      ; 1.698      ;
; 1.406 ; rom_data_tri:uut1|addr_chR[1]       ; rom_data_tri:uut1|addr_chR[6]   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.080      ; 1.698      ;
; 1.407 ; rom_data_tri:uut1|addr_chL[2]       ; rom_data_tri:uut1|addr_chL[7]   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.081      ; 1.700      ;
; 1.412 ; dac_controller:uut4|dac_cntL[0]     ; dac_controller:uut4|dac_cntL[5] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.081      ; 1.705      ;
; 1.414 ; rom_data_tri:uut1|addr_chL[0]       ; rom_data_tri:uut1|addr_chL[6]   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.081      ; 1.707      ;
; 1.415 ; rom_data_tri:uut1|addr_chR[1]       ; rom_data_tri:uut1|addr_chR[7]   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.080      ; 1.707      ;
; 1.422 ; dac_controller:uut4|dac_cntR[1]     ; dac_controller:uut4|dac_cntR[5] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.081      ; 1.715      ;
; 1.458 ; dac_controller:uut4|dac_cntR[0]     ; dac_controller:uut4|dac_cntR[5] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.081      ; 1.751      ;
; 1.528 ; rom_data_tri:uut1|addr_chL[1]       ; rom_data_tri:uut1|addr_chL[7]   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.081      ; 1.821      ;
; 1.545 ; rom_data_tri:uut1|addr_chL[0]       ; rom_data_tri:uut1|addr_chL[7]   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.081      ; 1.838      ;
; 1.554 ; dac_controller:uut4|dac_cntR[2]     ; dac_controller:uut4|dac_cntR[3] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.081      ; 1.847      ;
; 1.560 ; dac_controller:uut4|dac_cntR[0]     ; dac_controller:uut4|dac_cntR[1] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.081      ; 1.853      ;
; 1.588 ; dac_controller:uut4|dac_cntL[1]     ; dac_controller:uut4|dac_cntL[3] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.081      ; 1.881      ;
; 1.588 ; dac_controller:uut4|dac_cntL[1]     ; dac_controller:uut4|dac_cntL[4] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.081      ; 1.881      ;
; 1.629 ; dac_controller:uut4|dac_cntR[0]     ; dac_controller:uut4|dac_cntR[4] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.080      ; 1.921      ;
; 1.655 ; dac_controller:uut4|dac_cntL[4]     ; dac_controller:uut4|dac_cntL[5] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.089      ; 1.956      ;
; 1.663 ; dac_controller:uut4|dac_cntR[1]     ; dac_controller:uut4|dac_cntR[3] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.081      ; 1.956      ;
; 1.699 ; dac_controller:uut4|dac_cntR[0]     ; dac_controller:uut4|dac_cntR[3] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.081      ; 1.992      ;
; 0.689 ; dac_controller:uut4|delay_flag      ; dac_controller:uut4|sdata_dac   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 4.337      ; 5.499      ;
; 1.774 ; dac_controller:uut4|dac_cntL[1]     ; dac_controller:uut4|dac_cntL[2] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.089      ; 2.075      ;
; 1.778 ; dac_controller:uut4|dac_cntL[3]     ; dac_controller:uut4|dac_cntL[5] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.089      ; 2.079      ;
; 1.895 ; dac_controller:uut4|dac_cntR[2]     ; dac_controller:uut4|dac_cntR[4] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.080      ; 2.187      ;
; 1.959 ; dac_controller:uut4|dac_cntL[0]     ; dac_controller:uut4|dac_cntL[1] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.073      ; 2.244      ;
+-------+-------------------------------------+---------------------------------+--------------------------------------------------+--------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                                                                                                  ;
+-------+-------------------------------+--------------------------------------------------------------------------------------------------------------------+--------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                                                                                                            ; Launch Clock                   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+--------------------------------------------------------------------------------------------------------------------+--------------------------------+-------------+--------------+------------+------------+
; 2.719 ; rom_data_tri:uut1|addr_chL[5] ; rom_array_sync:uut2|altsyncram:altsyncram_component|altsyncram_fhc1:auto_generated|ram_block1a0~porta_address_reg0 ; dac_controller:uut4|delay_flag ; clk         ; 0.000        ; -1.827     ; 1.176      ;
; 2.722 ; rom_data_tri:uut1|addr_chL[3] ; rom_array_sync:uut2|altsyncram:altsyncram_component|altsyncram_fhc1:auto_generated|ram_block1a0~porta_address_reg0 ; dac_controller:uut4|delay_flag ; clk         ; 0.000        ; -1.827     ; 1.179      ;
; 2.742 ; rom_data_tri:uut1|addr_chL[1] ; rom_array_sync:uut2|altsyncram:altsyncram_component|altsyncram_fhc1:auto_generated|ram_block1a0~porta_address_reg0 ; dac_controller:uut4|delay_flag ; clk         ; 0.000        ; -1.827     ; 1.199      ;
; 2.755 ; rom_data_tri:uut1|addr_chL[6] ; rom_array_sync:uut2|altsyncram:altsyncram_component|altsyncram_fhc1:auto_generated|ram_block1a0~porta_address_reg0 ; dac_controller:uut4|delay_flag ; clk         ; 0.000        ; -1.827     ; 1.212      ;
; 2.759 ; rom_data_tri:uut1|addr_chL[2] ; rom_array_sync:uut2|altsyncram:altsyncram_component|altsyncram_fhc1:auto_generated|ram_block1a0~porta_address_reg0 ; dac_controller:uut4|delay_flag ; clk         ; 0.000        ; -1.827     ; 1.216      ;
; 2.766 ; rom_data_tri:uut1|addr_chL[4] ; rom_array_sync:uut2|altsyncram:altsyncram_component|altsyncram_fhc1:auto_generated|ram_block1a0~porta_address_reg0 ; dac_controller:uut4|delay_flag ; clk         ; 0.000        ; -1.827     ; 1.223      ;
; 2.778 ; rom_data_tri:uut1|addr_chL[0] ; rom_array_sync:uut2|altsyncram:altsyncram_component|altsyncram_fhc1:auto_generated|ram_block1a0~porta_address_reg0 ; dac_controller:uut4|delay_flag ; clk         ; 0.000        ; -1.827     ; 1.235      ;
; 2.781 ; rom_data_tri:uut1|addr_chL[7] ; rom_array_sync:uut2|altsyncram:altsyncram_component|altsyncram_fhc1:auto_generated|ram_block1a0~porta_address_reg0 ; dac_controller:uut4|delay_flag ; clk         ; 0.000        ; -1.827     ; 1.238      ;
; 3.097 ; rom_data_tri:uut1|addr_chR[2] ; rom_array_sync:uut3|altsyncram:altsyncram_component|altsyncram_fhc1:auto_generated|ram_block1a0~porta_address_reg0 ; dac_controller:uut4|delay_flag ; clk         ; -0.500       ; -1.715     ; 1.166      ;
; 3.098 ; rom_data_tri:uut1|addr_chR[3] ; rom_array_sync:uut3|altsyncram:altsyncram_component|altsyncram_fhc1:auto_generated|ram_block1a0~porta_address_reg0 ; dac_controller:uut4|delay_flag ; clk         ; -0.500       ; -1.715     ; 1.167      ;
; 3.108 ; rom_data_tri:uut1|addr_chR[1] ; rom_array_sync:uut3|altsyncram:altsyncram_component|altsyncram_fhc1:auto_generated|ram_block1a0~porta_address_reg0 ; dac_controller:uut4|delay_flag ; clk         ; -0.500       ; -1.715     ; 1.177      ;
; 3.116 ; rom_data_tri:uut1|addr_chR[5] ; rom_array_sync:uut3|altsyncram:altsyncram_component|altsyncram_fhc1:auto_generated|ram_block1a0~porta_address_reg0 ; dac_controller:uut4|delay_flag ; clk         ; -0.500       ; -1.715     ; 1.185      ;
; 3.144 ; rom_data_tri:uut1|addr_chR[4] ; rom_array_sync:uut3|altsyncram:altsyncram_component|altsyncram_fhc1:auto_generated|ram_block1a0~porta_address_reg0 ; dac_controller:uut4|delay_flag ; clk         ; -0.500       ; -1.715     ; 1.213      ;
; 3.172 ; rom_data_tri:uut1|addr_chR[6] ; rom_array_sync:uut3|altsyncram:altsyncram_component|altsyncram_fhc1:auto_generated|ram_block1a0~porta_address_reg0 ; dac_controller:uut4|delay_flag ; clk         ; -0.500       ; -1.715     ; 1.241      ;
; 3.177 ; rom_data_tri:uut1|addr_chR[7] ; rom_array_sync:uut3|altsyncram:altsyncram_component|altsyncram_fhc1:auto_generated|ram_block1a0~porta_address_reg0 ; dac_controller:uut4|delay_flag ; clk         ; -0.500       ; -1.715     ; 1.246      ;
+-------+-------------------------------+--------------------------------------------------------------------------------------------------------------------+--------------------------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                                                   ;
+------------+-----------------+--------------------------------------------------+---------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                                       ; Note                                              ;
+------------+-----------------+--------------------------------------------------+---------------------------------------------------+
; 105.78 MHz ; 105.78 MHz      ; dac_controller:uut4|delay_flag                   ;                                                   ;
; 275.79 MHz ; 225.02 MHz      ; uut5|altpll_component|auto_generated|pll1|clk[0] ; limit due to minimum port rate restriction (tmin) ;
+------------+-----------------+--------------------------------------------------+---------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                                        ;
+--------------------------------------------------+--------+---------------+
; Clock                                            ; Slack  ; End Point TNS ;
+--------------------------------------------------+--------+---------------+
; dac_controller:uut4|delay_flag                   ; -7.676 ; -94.961       ;
; clk                                              ; -2.538 ; -4.815        ;
; uut5|altpll_component|auto_generated|pll1|clk[0] ; -0.686 ; -0.686        ;
+--------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                                         ;
+--------------------------------------------------+--------+---------------+
; Clock                                            ; Slack  ; End Point TNS ;
+--------------------------------------------------+--------+---------------+
; uut5|altpll_component|auto_generated|pll1|clk[0] ; -0.107 ; -0.107        ;
; dac_controller:uut4|delay_flag                   ; 0.178  ; 0.000         ;
; clk                                              ; 2.582  ; 0.000         ;
+--------------------------------------------------+--------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+---------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary                          ;
+--------------------------------------------------+--------+---------------+
; Clock                                            ; Slack  ; End Point TNS ;
+--------------------------------------------------+--------+---------------+
; dac_controller:uut4|delay_flag                   ; -3.444 ; -53.345       ;
; clk                                              ; 19.630 ; 0.000         ;
; uut5|altpll_component|auto_generated|pll1|clk[0] ; 75.919 ; 0.000         ;
+--------------------------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'dac_controller:uut4|delay_flag'                                                                                                                                                                                                                               ;
+--------+--------------------------------------------------------------------------------------------------------------------+---------------------------------+--------------------------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                          ; To Node                         ; Launch Clock                                     ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------------------------------+---------------------------------+--------------------------------------------------+--------------------------------+--------------+------------+------------+
; -7.676 ; rom_array_sync:uut2|altsyncram:altsyncram_component|altsyncram_fhc1:auto_generated|ram_block1a0~porta_address_reg0 ; dac_controller:uut4|sdata_dac   ; clk                                              ; dac_controller:uut4|delay_flag ; 0.500        ; 1.349      ; 9.517      ;
; -7.464 ; dac_controller:uut4|dac_cntL[1]                                                                                    ; dac_controller:uut4|sdata_dac   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.073     ; 8.393      ;
; -7.312 ; dac_controller:uut4|dac_cntL[3]                                                                                    ; dac_controller:uut4|sdata_dac   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.073     ; 8.241      ;
; -7.289 ; dac_controller:uut4|dac_cntR[1]                                                                                    ; dac_controller:uut4|sdata_dac   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.072     ; 8.219      ;
; -7.189 ; dac_controller:uut4|dac_cntL[2]                                                                                    ; dac_controller:uut4|sdata_dac   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.080     ; 8.111      ;
; -7.165 ; dac_controller:uut4|dac_cntL[0]                                                                                    ; dac_controller:uut4|sdata_dac   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.080     ; 8.087      ;
; -7.134 ; dac_controller:uut4|dac_cntL[4]                                                                                    ; dac_controller:uut4|sdata_dac   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.073     ; 8.063      ;
; -6.805 ; rom_array_sync:uut3|altsyncram:altsyncram_component|altsyncram_fhc1:auto_generated|ram_block1a0~porta_address_reg0 ; dac_controller:uut4|sdata_dac   ; clk                                              ; dac_controller:uut4|delay_flag ; 0.500        ; 1.350      ; 8.647      ;
; -6.774 ; dac_controller:uut4|dac_cntR[0]                                                                                    ; dac_controller:uut4|sdata_dac   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.072     ; 7.704      ;
; -6.691 ; dac_controller:uut4|dac_cntL[5]                                                                                    ; dac_controller:uut4|sdata_dac   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.080     ; 7.613      ;
; -6.641 ; dac_controller:uut4|dac_cntR[2]                                                                                    ; dac_controller:uut4|sdata_dac   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.072     ; 7.571      ;
; -6.618 ; dac_controller:uut4|dac_cntR[3]                                                                                    ; dac_controller:uut4|sdata_dac   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.072     ; 7.548      ;
; -6.547 ; dac_controller:uut4|dac_cntR[5]                                                                                    ; dac_controller:uut4|sdata_dac   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.072     ; 7.477      ;
; -6.190 ; dac_controller:uut4|dac_cntR[4]                                                                                    ; dac_controller:uut4|sdata_dac   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.071     ; 7.121      ;
; -5.686 ; dac_controller:uut4|dac_cntL[1]                                                                                    ; dac_controller:uut4|dac_cntL[4] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.072     ; 6.616      ;
; -5.686 ; dac_controller:uut4|dac_cntL[1]                                                                                    ; dac_controller:uut4|dac_cntL[1] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.072     ; 6.616      ;
; -5.682 ; dac_controller:uut4|dac_cntL[1]                                                                                    ; dac_controller:uut4|dac_cntL[3] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.072     ; 6.612      ;
; -5.536 ; dac_controller:uut4|dac_cntL[5]                                                                                    ; dac_controller:uut4|dac_cntL[1] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.079     ; 6.459      ;
; -5.536 ; dac_controller:uut4|dac_cntL[5]                                                                                    ; dac_controller:uut4|dac_cntL[4] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.079     ; 6.459      ;
; -5.532 ; dac_controller:uut4|dac_cntL[5]                                                                                    ; dac_controller:uut4|dac_cntL[3] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.079     ; 6.455      ;
; -5.497 ; dac_controller:uut4|dac_cntL[2]                                                                                    ; dac_controller:uut4|dac_cntL[1] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.079     ; 6.420      ;
; -5.497 ; dac_controller:uut4|dac_cntL[2]                                                                                    ; dac_controller:uut4|dac_cntL[4] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.079     ; 6.420      ;
; -5.493 ; dac_controller:uut4|dac_cntL[2]                                                                                    ; dac_controller:uut4|dac_cntL[3] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.079     ; 6.416      ;
; -5.466 ; dac_controller:uut4|dac_cntL[0]                                                                                    ; dac_controller:uut4|dac_cntL[1] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.079     ; 6.389      ;
; -5.466 ; dac_controller:uut4|dac_cntL[0]                                                                                    ; dac_controller:uut4|dac_cntL[4] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.079     ; 6.389      ;
; -5.462 ; dac_controller:uut4|dac_cntL[0]                                                                                    ; dac_controller:uut4|dac_cntL[3] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.079     ; 6.385      ;
; -5.430 ; dac_controller:uut4|dac_cntR[3]                                                                                    ; dac_controller:uut4|dac_cntR[2] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.072     ; 6.360      ;
; -5.430 ; dac_controller:uut4|dac_cntR[3]                                                                                    ; dac_controller:uut4|dac_cntR[5] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.072     ; 6.360      ;
; -5.430 ; dac_controller:uut4|dac_cntR[3]                                                                                    ; dac_controller:uut4|dac_cntR[0] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.072     ; 6.360      ;
; -5.340 ; dac_controller:uut4|dac_cntR[5]                                                                                    ; dac_controller:uut4|dac_cntR[2] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.072     ; 6.270      ;
; -5.340 ; dac_controller:uut4|dac_cntR[5]                                                                                    ; dac_controller:uut4|dac_cntR[0] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.072     ; 6.270      ;
; -5.340 ; dac_controller:uut4|dac_cntR[5]                                                                                    ; dac_controller:uut4|dac_cntR[5] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.072     ; 6.270      ;
; -5.289 ; dac_controller:uut4|dac_flagL                                                                                      ; dac_controller:uut4|sdata_dac   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.071     ; 6.220      ;
; -5.271 ; dac_controller:uut4|dac_cntR[3]                                                                                    ; dac_controller:uut4|dac_cntR[1] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.072     ; 6.201      ;
; -5.270 ; dac_controller:uut4|dac_cntR[3]                                                                                    ; dac_controller:uut4|dac_cntR[3] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.072     ; 6.200      ;
; -5.267 ; dac_controller:uut4|dac_cntR[1]                                                                                    ; dac_controller:uut4|dac_cntR[0] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.072     ; 6.197      ;
; -5.267 ; dac_controller:uut4|dac_cntR[1]                                                                                    ; dac_controller:uut4|dac_cntR[5] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.072     ; 6.197      ;
; -5.267 ; dac_controller:uut4|dac_cntR[1]                                                                                    ; dac_controller:uut4|dac_cntR[2] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.072     ; 6.197      ;
; -5.223 ; dac_controller:uut4|dac_cntL[3]                                                                                    ; dac_controller:uut4|dac_cntL[1] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.072     ; 6.153      ;
; -5.223 ; dac_controller:uut4|dac_cntL[3]                                                                                    ; dac_controller:uut4|dac_cntL[4] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.072     ; 6.153      ;
; -5.219 ; dac_controller:uut4|dac_cntL[3]                                                                                    ; dac_controller:uut4|dac_cntL[3] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.072     ; 6.149      ;
; -5.211 ; dac_controller:uut4|dac_cntL[4]                                                                                    ; dac_controller:uut4|dac_cntL[1] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.072     ; 6.141      ;
; -5.211 ; dac_controller:uut4|dac_cntL[4]                                                                                    ; dac_controller:uut4|dac_cntL[4] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.072     ; 6.141      ;
; -5.207 ; dac_controller:uut4|dac_cntL[4]                                                                                    ; dac_controller:uut4|dac_cntL[3] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.072     ; 6.137      ;
; -5.181 ; dac_controller:uut4|dac_cntR[5]                                                                                    ; dac_controller:uut4|dac_cntR[1] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.072     ; 6.111      ;
; -5.180 ; dac_controller:uut4|dac_cntR[5]                                                                                    ; dac_controller:uut4|dac_cntR[3] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.072     ; 6.110      ;
; -5.124 ; dac_controller:uut4|dac_cntL[1]                                                                                    ; dac_controller:uut4|dac_cntL[2] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.066     ; 6.060      ;
; -5.124 ; dac_controller:uut4|dac_cntL[1]                                                                                    ; dac_controller:uut4|dac_cntL[5] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.066     ; 6.060      ;
; -5.124 ; dac_controller:uut4|dac_cntL[1]                                                                                    ; dac_controller:uut4|dac_cntL[0] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.066     ; 6.060      ;
; -5.119 ; dac_controller:uut4|dac_cntL[5]                                                                                    ; dac_controller:uut4|dac_flagL   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.081     ; 6.040      ;
; -5.119 ; dac_controller:uut4|dac_cntL[5]                                                                                    ; dac_controller:uut4|dac_flagR   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.081     ; 6.040      ;
; -5.109 ; dac_controller:uut4|dac_cntR[3]                                                                                    ; dac_controller:uut4|dac_cntR[4] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.073     ; 6.038      ;
; -5.108 ; dac_controller:uut4|dac_cntR[1]                                                                                    ; dac_controller:uut4|dac_cntR[1] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.072     ; 6.038      ;
; -5.107 ; dac_controller:uut4|dac_cntR[1]                                                                                    ; dac_controller:uut4|dac_cntR[3] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.072     ; 6.037      ;
; -5.031 ; dac_controller:uut4|dac_cntR[2]                                                                                    ; dac_controller:uut4|dac_cntR[0] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.072     ; 5.961      ;
; -5.031 ; dac_controller:uut4|dac_cntR[2]                                                                                    ; dac_controller:uut4|dac_cntR[5] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.072     ; 5.961      ;
; -5.031 ; dac_controller:uut4|dac_cntR[2]                                                                                    ; dac_controller:uut4|dac_cntR[2] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.072     ; 5.961      ;
; -5.030 ; dac_controller:uut4|lrck_dac_cnt[8]                                                                                ; dac_controller:uut4|sdata_dac   ; uut5|altpll_component|auto_generated|pll1|clk[0] ; dac_controller:uut4|delay_flag ; 0.001        ; 3.613      ; 8.566      ;
; -5.019 ; dac_controller:uut4|dac_cntR[5]                                                                                    ; dac_controller:uut4|dac_cntR[4] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.073     ; 5.948      ;
; -4.979 ; dac_controller:uut4|dac_cntR[4]                                                                                    ; dac_controller:uut4|dac_cntR[0] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.071     ; 5.910      ;
; -4.979 ; dac_controller:uut4|dac_cntR[4]                                                                                    ; dac_controller:uut4|dac_cntR[2] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.071     ; 5.910      ;
; -4.979 ; dac_controller:uut4|dac_cntR[4]                                                                                    ; dac_controller:uut4|dac_cntR[5] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.071     ; 5.910      ;
; -4.977 ; dac_controller:uut4|dac_cntL[2]                                                                                    ; dac_controller:uut4|dac_flagL   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.081     ; 5.898      ;
; -4.977 ; dac_controller:uut4|dac_cntL[2]                                                                                    ; dac_controller:uut4|dac_flagR   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.081     ; 5.898      ;
; -4.974 ; dac_controller:uut4|dac_cntL[5]                                                                                    ; dac_controller:uut4|dac_cntL[5] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.073     ; 5.903      ;
; -4.974 ; dac_controller:uut4|dac_cntL[5]                                                                                    ; dac_controller:uut4|dac_cntL[0] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.073     ; 5.903      ;
; -4.974 ; dac_controller:uut4|dac_cntL[5]                                                                                    ; dac_controller:uut4|dac_cntL[2] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.073     ; 5.903      ;
; -4.946 ; dac_controller:uut4|dac_cntR[1]                                                                                    ; dac_controller:uut4|dac_cntR[4] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.073     ; 5.875      ;
; -4.935 ; dac_controller:uut4|dac_cntL[2]                                                                                    ; dac_controller:uut4|dac_cntL[0] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.073     ; 5.864      ;
; -4.935 ; dac_controller:uut4|dac_cntL[2]                                                                                    ; dac_controller:uut4|dac_cntL[5] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.073     ; 5.864      ;
; -4.935 ; dac_controller:uut4|dac_cntL[2]                                                                                    ; dac_controller:uut4|dac_cntL[2] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.073     ; 5.864      ;
; -4.904 ; dac_controller:uut4|dac_cntL[0]                                                                                    ; dac_controller:uut4|dac_cntL[0] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.073     ; 5.833      ;
; -4.904 ; dac_controller:uut4|dac_cntL[0]                                                                                    ; dac_controller:uut4|dac_cntL[5] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.073     ; 5.833      ;
; -4.904 ; dac_controller:uut4|dac_cntL[0]                                                                                    ; dac_controller:uut4|dac_cntL[2] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.073     ; 5.833      ;
; -4.872 ; dac_controller:uut4|dac_cntR[2]                                                                                    ; dac_controller:uut4|dac_cntR[1] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.072     ; 5.802      ;
; -4.871 ; dac_controller:uut4|dac_cntR[2]                                                                                    ; dac_controller:uut4|dac_cntR[3] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.072     ; 5.801      ;
; -4.866 ; dac_controller:uut4|dac_cntR[3]                                                                                    ; dac_controller:uut4|dac_flagR   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.073     ; 5.795      ;
; -4.866 ; dac_controller:uut4|dac_cntR[3]                                                                                    ; dac_controller:uut4|dac_flagL   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.073     ; 5.795      ;
; -4.820 ; dac_controller:uut4|dac_cntR[4]                                                                                    ; dac_controller:uut4|dac_cntR[1] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.071     ; 5.751      ;
; -4.819 ; dac_controller:uut4|dac_cntR[4]                                                                                    ; dac_controller:uut4|dac_cntR[3] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.071     ; 5.750      ;
; -4.817 ; dac_controller:uut4|dac_cntR[0]                                                                                    ; dac_controller:uut4|dac_cntR[5] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.072     ; 5.747      ;
; -4.817 ; dac_controller:uut4|dac_cntR[0]                                                                                    ; dac_controller:uut4|dac_cntR[2] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.072     ; 5.747      ;
; -4.817 ; dac_controller:uut4|dac_cntR[0]                                                                                    ; dac_controller:uut4|dac_cntR[0] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.072     ; 5.747      ;
; -4.806 ; dac_controller:uut4|dac_cntL[3]                                                                                    ; dac_controller:uut4|dac_flagR   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.074     ; 5.734      ;
; -4.806 ; dac_controller:uut4|dac_cntL[3]                                                                                    ; dac_controller:uut4|dac_flagL   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.074     ; 5.734      ;
; -4.794 ; dac_controller:uut4|dac_cntL[4]                                                                                    ; dac_controller:uut4|dac_flagR   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.074     ; 5.722      ;
; -4.794 ; dac_controller:uut4|dac_cntL[4]                                                                                    ; dac_controller:uut4|dac_flagL   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.074     ; 5.722      ;
; -4.794 ; dac_controller:uut4|dac_flagL                                                                                      ; dac_controller:uut4|dac_cntL[1] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.070     ; 5.726      ;
; -4.794 ; dac_controller:uut4|dac_flagL                                                                                      ; dac_controller:uut4|dac_cntL[4] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.070     ; 5.726      ;
; -4.792 ; dac_controller:uut4|dac_cntL[0]                                                                                    ; dac_controller:uut4|dac_flagR   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.081     ; 5.713      ;
; -4.792 ; dac_controller:uut4|dac_cntL[0]                                                                                    ; dac_controller:uut4|dac_flagL   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.081     ; 5.713      ;
; -4.790 ; dac_controller:uut4|dac_flagL                                                                                      ; dac_controller:uut4|dac_cntL[3] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.070     ; 5.722      ;
; -4.776 ; dac_controller:uut4|dac_cntR[5]                                                                                    ; dac_controller:uut4|dac_flagR   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.073     ; 5.705      ;
; -4.776 ; dac_controller:uut4|dac_cntR[5]                                                                                    ; dac_controller:uut4|dac_flagL   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.073     ; 5.705      ;
; -4.761 ; dac_controller:uut4|dac_flagR                                                                                      ; dac_controller:uut4|sdata_dac   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.071     ; 5.692      ;
; -4.710 ; dac_controller:uut4|dac_cntR[2]                                                                                    ; dac_controller:uut4|dac_cntR[4] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.073     ; 5.639      ;
; -4.661 ; dac_controller:uut4|dac_cntL[3]                                                                                    ; dac_controller:uut4|dac_cntL[2] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.066     ; 5.597      ;
; -4.661 ; dac_controller:uut4|dac_cntL[3]                                                                                    ; dac_controller:uut4|dac_cntL[0] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.066     ; 5.597      ;
; -4.661 ; dac_controller:uut4|dac_cntL[3]                                                                                    ; dac_controller:uut4|dac_cntL[5] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.066     ; 5.597      ;
; -4.658 ; dac_controller:uut4|dac_cntR[0]                                                                                    ; dac_controller:uut4|dac_cntR[1] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.072     ; 5.588      ;
+--------+--------------------------------------------------------------------------------------------------------------------+---------------------------------+--------------------------------------------------+--------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                                                                                                                   ;
+--------+-------------------------------+--------------------------------------------------------------------------------------------------------------------+--------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                                                                                                            ; Launch Clock                   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+--------------------------------------------------------------------------------------------------------------------+--------------------------------+-------------+--------------+------------+------------+
; -2.538 ; rom_data_tri:uut1|addr_chR[7] ; rom_array_sync:uut3|altsyncram:altsyncram_component|altsyncram_fhc1:auto_generated|ram_block1a0~porta_address_reg0 ; dac_controller:uut4|delay_flag ; clk         ; 0.500        ; -1.821     ; 1.246      ;
; -2.517 ; rom_data_tri:uut1|addr_chR[6] ; rom_array_sync:uut3|altsyncram:altsyncram_component|altsyncram_fhc1:auto_generated|ram_block1a0~porta_address_reg0 ; dac_controller:uut4|delay_flag ; clk         ; 0.500        ; -1.821     ; 1.225      ;
; -2.503 ; rom_data_tri:uut1|addr_chR[4] ; rom_array_sync:uut3|altsyncram:altsyncram_component|altsyncram_fhc1:auto_generated|ram_block1a0~porta_address_reg0 ; dac_controller:uut4|delay_flag ; clk         ; 0.500        ; -1.821     ; 1.211      ;
; -2.462 ; rom_data_tri:uut1|addr_chR[5] ; rom_array_sync:uut3|altsyncram:altsyncram_component|altsyncram_fhc1:auto_generated|ram_block1a0~porta_address_reg0 ; dac_controller:uut4|delay_flag ; clk         ; 0.500        ; -1.821     ; 1.170      ;
; -2.461 ; rom_data_tri:uut1|addr_chR[1] ; rom_array_sync:uut3|altsyncram:altsyncram_component|altsyncram_fhc1:auto_generated|ram_block1a0~porta_address_reg0 ; dac_controller:uut4|delay_flag ; clk         ; 0.500        ; -1.821     ; 1.169      ;
; -2.453 ; rom_data_tri:uut1|addr_chR[2] ; rom_array_sync:uut3|altsyncram:altsyncram_component|altsyncram_fhc1:auto_generated|ram_block1a0~porta_address_reg0 ; dac_controller:uut4|delay_flag ; clk         ; 0.500        ; -1.821     ; 1.161      ;
; -2.449 ; rom_data_tri:uut1|addr_chR[3] ; rom_array_sync:uut3|altsyncram:altsyncram_component|altsyncram_fhc1:auto_generated|ram_block1a0~porta_address_reg0 ; dac_controller:uut4|delay_flag ; clk         ; 0.500        ; -1.821     ; 1.157      ;
; -2.277 ; rom_data_tri:uut1|addr_chL[4] ; rom_array_sync:uut2|altsyncram:altsyncram_component|altsyncram_fhc1:auto_generated|ram_block1a0~porta_address_reg0 ; dac_controller:uut4|delay_flag ; clk         ; 1.000        ; -2.088     ; 1.218      ;
; -2.276 ; rom_data_tri:uut1|addr_chL[7] ; rom_array_sync:uut2|altsyncram:altsyncram_component|altsyncram_fhc1:auto_generated|ram_block1a0~porta_address_reg0 ; dac_controller:uut4|delay_flag ; clk         ; 1.000        ; -2.088     ; 1.217      ;
; -2.275 ; rom_data_tri:uut1|addr_chL[2] ; rom_array_sync:uut2|altsyncram:altsyncram_component|altsyncram_fhc1:auto_generated|ram_block1a0~porta_address_reg0 ; dac_controller:uut4|delay_flag ; clk         ; 1.000        ; -2.088     ; 1.216      ;
; -2.275 ; rom_data_tri:uut1|addr_chL[0] ; rom_array_sync:uut2|altsyncram:altsyncram_component|altsyncram_fhc1:auto_generated|ram_block1a0~porta_address_reg0 ; dac_controller:uut4|delay_flag ; clk         ; 1.000        ; -2.088     ; 1.216      ;
; -2.268 ; rom_data_tri:uut1|addr_chL[6] ; rom_array_sync:uut2|altsyncram:altsyncram_component|altsyncram_fhc1:auto_generated|ram_block1a0~porta_address_reg0 ; dac_controller:uut4|delay_flag ; clk         ; 1.000        ; -2.088     ; 1.209      ;
; -2.262 ; rom_data_tri:uut1|addr_chL[1] ; rom_array_sync:uut2|altsyncram:altsyncram_component|altsyncram_fhc1:auto_generated|ram_block1a0~porta_address_reg0 ; dac_controller:uut4|delay_flag ; clk         ; 1.000        ; -2.088     ; 1.203      ;
; -2.227 ; rom_data_tri:uut1|addr_chL[3] ; rom_array_sync:uut2|altsyncram:altsyncram_component|altsyncram_fhc1:auto_generated|ram_block1a0~porta_address_reg0 ; dac_controller:uut4|delay_flag ; clk         ; 1.000        ; -2.088     ; 1.168      ;
; -2.224 ; rom_data_tri:uut1|addr_chL[5] ; rom_array_sync:uut2|altsyncram:altsyncram_component|altsyncram_fhc1:auto_generated|ram_block1a0~porta_address_reg0 ; dac_controller:uut4|delay_flag ; clk         ; 1.000        ; -2.088     ; 1.165      ;
+--------+-------------------------------+--------------------------------------------------------------------------------------------------------------------+--------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'uut5|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                     ;
+---------+-------------------------------------+-------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; Slack   ; From Node                           ; To Node                             ; Launch Clock                                     ; Latch Clock                                      ; Relationship ; Clock Skew ; Data Delay ;
+---------+-------------------------------------+-------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; -0.686  ; dac_controller:uut4|delay_flag      ; dac_controller:uut4|delay_flag      ; dac_controller:uut4|delay_flag                   ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -0.134     ; 0.745      ;
; -0.673  ; dac_controller:uut4|delay_flag      ; dac_controller:uut4|delay_flag      ; dac_controller:uut4|delay_flag                   ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -0.134     ; 0.732      ;
; 148.951 ; dac_controller:uut4|lrck_dac_cnt[0] ; dac_controller:uut4|lrck_dac_cnt[8] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 152.577      ; -0.540     ; 3.088      ;
; 149.428 ; dac_controller:uut4|lrck_dac_cnt[1] ; dac_controller:uut4|lrck_dac_cnt[8] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 152.577      ; -0.073     ; 3.078      ;
; 149.548 ; dac_controller:uut4|lrck_dac_cnt[2] ; dac_controller:uut4|lrck_dac_cnt[8] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 152.577      ; -0.073     ; 2.958      ;
; 149.553 ; dac_controller:uut4|lrck_dac_cnt[3] ; dac_controller:uut4|lrck_dac_cnt[8] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 152.577      ; -0.073     ; 2.953      ;
; 149.677 ; dac_controller:uut4|lrck_dac_cnt[4] ; dac_controller:uut4|lrck_dac_cnt[8] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 152.577      ; -0.073     ; 2.829      ;
; 149.678 ; dac_controller:uut4|lrck_dac_cnt[5] ; dac_controller:uut4|lrck_dac_cnt[8] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 152.577      ; -0.073     ; 2.828      ;
; 149.802 ; dac_controller:uut4|lrck_dac_cnt[6] ; dac_controller:uut4|lrck_dac_cnt[8] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 152.577      ; -0.073     ; 2.704      ;
; 149.808 ; dac_controller:uut4|lrck_dac_cnt[7] ; dac_controller:uut4|lrck_dac_cnt[8] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 152.577      ; -0.073     ; 2.698      ;
; 149.935 ; dac_controller:uut4|delay_cnt[3]    ; dac_controller:uut4|delay_flag      ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 152.577      ; -0.074     ; 2.570      ;
; 150.016 ; dac_controller:uut4|sclk_dac_cnt[0] ; dac_controller:uut4|sclk_dac_cnt[2] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 152.577      ; -0.074     ; 2.489      ;
; 150.055 ; dac_controller:uut4|delay_cnt[3]    ; dac_controller:uut4|delay_cnt[1]    ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 152.577      ; -0.073     ; 2.451      ;
; 150.055 ; dac_controller:uut4|delay_cnt[3]    ; dac_controller:uut4|delay_cnt[4]    ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 152.577      ; -0.073     ; 2.451      ;
; 150.055 ; dac_controller:uut4|delay_cnt[3]    ; dac_controller:uut4|delay_cnt[3]    ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 152.577      ; -0.073     ; 2.451      ;
; 150.055 ; dac_controller:uut4|delay_cnt[3]    ; dac_controller:uut4|delay_cnt[2]    ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 152.577      ; -0.073     ; 2.451      ;
; 150.055 ; dac_controller:uut4|delay_cnt[3]    ; dac_controller:uut4|delay_cnt[0]    ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 152.577      ; -0.073     ; 2.451      ;
; 150.090 ; dac_controller:uut4|delay_cnt[0]    ; dac_controller:uut4|delay_flag      ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 152.577      ; -0.074     ; 2.415      ;
; 150.105 ; dac_controller:uut4|lrck_dac_cnt[0] ; dac_controller:uut4|lrck_dac_cnt[7] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 152.577      ; -0.540     ; 1.934      ;
; 150.110 ; dac_controller:uut4|lrck_dac_cnt[0] ; dac_controller:uut4|lrck_dac_cnt[6] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 152.577      ; -0.540     ; 1.929      ;
; 150.170 ; dac_controller:uut4|lrck_dac_cnt[8] ; dac_controller:uut4|lrck_dac_cnt[8] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 152.577      ; -0.073     ; 2.336      ;
; 150.210 ; dac_controller:uut4|delay_cnt[0]    ; dac_controller:uut4|delay_cnt[1]    ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 152.577      ; -0.073     ; 2.296      ;
; 150.210 ; dac_controller:uut4|delay_cnt[0]    ; dac_controller:uut4|delay_cnt[0]    ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 152.577      ; -0.073     ; 2.296      ;
; 150.210 ; dac_controller:uut4|delay_cnt[0]    ; dac_controller:uut4|delay_cnt[3]    ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 152.577      ; -0.073     ; 2.296      ;
; 150.210 ; dac_controller:uut4|delay_cnt[0]    ; dac_controller:uut4|delay_cnt[2]    ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 152.577      ; -0.073     ; 2.296      ;
; 150.210 ; dac_controller:uut4|delay_cnt[0]    ; dac_controller:uut4|delay_cnt[4]    ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 152.577      ; -0.073     ; 2.296      ;
; 150.231 ; dac_controller:uut4|lrck_dac_cnt[0] ; dac_controller:uut4|lrck_dac_cnt[5] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 152.577      ; -0.540     ; 1.808      ;
; 150.236 ; dac_controller:uut4|lrck_dac_cnt[0] ; dac_controller:uut4|lrck_dac_cnt[4] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 152.577      ; -0.540     ; 1.803      ;
; 150.273 ; dac_controller:uut4|delay_cnt[2]    ; dac_controller:uut4|delay_flag      ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 152.577      ; -0.074     ; 2.232      ;
; 150.357 ; dac_controller:uut4|lrck_dac_cnt[0] ; dac_controller:uut4|lrck_dac_cnt[3] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 152.577      ; -0.540     ; 1.682      ;
; 150.362 ; dac_controller:uut4|lrck_dac_cnt[0] ; dac_controller:uut4|lrck_dac_cnt[2] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 152.577      ; -0.540     ; 1.677      ;
; 150.388 ; dac_controller:uut4|delay_cnt[2]    ; dac_controller:uut4|delay_cnt[1]    ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 152.577      ; -0.073     ; 2.118      ;
; 150.388 ; dac_controller:uut4|delay_cnt[2]    ; dac_controller:uut4|delay_cnt[4]    ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 152.577      ; -0.073     ; 2.118      ;
; 150.388 ; dac_controller:uut4|delay_cnt[2]    ; dac_controller:uut4|delay_cnt[0]    ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 152.577      ; -0.073     ; 2.118      ;
; 150.388 ; dac_controller:uut4|delay_cnt[2]    ; dac_controller:uut4|delay_cnt[2]    ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 152.577      ; -0.073     ; 2.118      ;
; 150.388 ; dac_controller:uut4|delay_cnt[2]    ; dac_controller:uut4|delay_cnt[3]    ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 152.577      ; -0.073     ; 2.118      ;
; 150.406 ; dac_controller:uut4|delay_cnt[1]    ; dac_controller:uut4|delay_flag      ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 152.577      ; -0.074     ; 2.099      ;
; 150.508 ; dac_controller:uut4|lrck_dac_cnt[2] ; dac_controller:uut4|lrck_dac_cnt[7] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 152.577      ; -0.073     ; 1.998      ;
; 150.526 ; dac_controller:uut4|delay_cnt[1]    ; dac_controller:uut4|delay_cnt[1]    ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 152.577      ; -0.073     ; 1.980      ;
; 150.526 ; dac_controller:uut4|delay_cnt[1]    ; dac_controller:uut4|delay_cnt[4]    ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 152.577      ; -0.073     ; 1.980      ;
; 150.526 ; dac_controller:uut4|delay_cnt[1]    ; dac_controller:uut4|delay_cnt[0]    ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 152.577      ; -0.073     ; 1.980      ;
; 150.526 ; dac_controller:uut4|delay_cnt[1]    ; dac_controller:uut4|delay_cnt[2]    ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 152.577      ; -0.073     ; 1.980      ;
; 150.526 ; dac_controller:uut4|delay_cnt[1]    ; dac_controller:uut4|delay_cnt[3]    ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 152.577      ; -0.073     ; 1.980      ;
; 150.562 ; dac_controller:uut4|lrck_dac_cnt[0] ; dac_controller:uut4|lrck_dac_cnt[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 152.577      ; -0.092     ; 1.925      ;
; 150.587 ; dac_controller:uut4|lrck_dac_cnt[1] ; dac_controller:uut4|lrck_dac_cnt[6] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 152.577      ; -0.073     ; 1.919      ;
; 150.599 ; dac_controller:uut4|lrck_dac_cnt[1] ; dac_controller:uut4|lrck_dac_cnt[7] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 152.577      ; -0.073     ; 1.907      ;
; 150.630 ; dac_controller:uut4|sclk_dac_cnt[2] ; dac_controller:uut4|sclk_dac_cnt[2] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 152.577      ; -0.073     ; 1.876      ;
; 150.634 ; dac_controller:uut4|lrck_dac_cnt[2] ; dac_controller:uut4|lrck_dac_cnt[5] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 152.577      ; -0.073     ; 1.872      ;
; 150.637 ; dac_controller:uut4|lrck_dac_cnt[4] ; dac_controller:uut4|lrck_dac_cnt[7] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 152.577      ; -0.073     ; 1.869      ;
; 150.643 ; dac_controller:uut4|sclk_dac_cnt[1] ; dac_controller:uut4|sclk_dac_cnt[2] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 152.577      ; -0.073     ; 1.863      ;
; 150.673 ; dac_controller:uut4|lrck_dac_cnt[2] ; dac_controller:uut4|lrck_dac_cnt[6] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 152.577      ; -0.073     ; 1.833      ;
; 150.712 ; dac_controller:uut4|lrck_dac_cnt[3] ; dac_controller:uut4|lrck_dac_cnt[6] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 152.577      ; -0.073     ; 1.794      ;
; 150.713 ; dac_controller:uut4|lrck_dac_cnt[1] ; dac_controller:uut4|lrck_dac_cnt[4] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 152.577      ; -0.073     ; 1.793      ;
; 150.724 ; dac_controller:uut4|lrck_dac_cnt[3] ; dac_controller:uut4|lrck_dac_cnt[7] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 152.577      ; -0.073     ; 1.782      ;
; 150.725 ; dac_controller:uut4|lrck_dac_cnt[1] ; dac_controller:uut4|lrck_dac_cnt[5] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 152.577      ; -0.073     ; 1.781      ;
; 150.745 ; dac_controller:uut4|delay_cnt[4]    ; dac_controller:uut4|delay_cnt[1]    ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 152.577      ; -0.073     ; 1.761      ;
; 150.745 ; dac_controller:uut4|delay_cnt[4]    ; dac_controller:uut4|delay_cnt[4]    ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 152.577      ; -0.073     ; 1.761      ;
; 150.745 ; dac_controller:uut4|delay_cnt[4]    ; dac_controller:uut4|delay_cnt[0]    ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 152.577      ; -0.073     ; 1.761      ;
; 150.745 ; dac_controller:uut4|delay_cnt[4]    ; dac_controller:uut4|delay_cnt[2]    ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 152.577      ; -0.073     ; 1.761      ;
; 150.745 ; dac_controller:uut4|delay_cnt[4]    ; dac_controller:uut4|delay_cnt[3]    ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 152.577      ; -0.073     ; 1.761      ;
; 150.760 ; dac_controller:uut4|lrck_dac_cnt[2] ; dac_controller:uut4|lrck_dac_cnt[3] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 152.577      ; -0.073     ; 1.746      ;
; 150.762 ; dac_controller:uut4|lrck_dac_cnt[6] ; dac_controller:uut4|lrck_dac_cnt[7] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 152.577      ; -0.073     ; 1.744      ;
; 150.763 ; dac_controller:uut4|lrck_dac_cnt[4] ; dac_controller:uut4|lrck_dac_cnt[5] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 152.577      ; -0.073     ; 1.743      ;
; 150.794 ; dac_controller:uut4|sclk_dac_cnt[0] ; dac_controller:uut4|sclk_dac_cnt[1] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 152.577      ; -0.074     ; 1.711      ;
; 150.799 ; dac_controller:uut4|lrck_dac_cnt[2] ; dac_controller:uut4|lrck_dac_cnt[4] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 152.577      ; -0.073     ; 1.707      ;
; 150.802 ; dac_controller:uut4|lrck_dac_cnt[4] ; dac_controller:uut4|lrck_dac_cnt[6] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 152.577      ; -0.073     ; 1.704      ;
; 150.837 ; dac_controller:uut4|lrck_dac_cnt[5] ; dac_controller:uut4|lrck_dac_cnt[6] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 152.577      ; -0.073     ; 1.669      ;
; 150.838 ; dac_controller:uut4|lrck_dac_cnt[3] ; dac_controller:uut4|lrck_dac_cnt[4] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 152.577      ; -0.073     ; 1.668      ;
; 150.839 ; dac_controller:uut4|lrck_dac_cnt[1] ; dac_controller:uut4|lrck_dac_cnt[2] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 152.577      ; -0.073     ; 1.667      ;
; 150.849 ; dac_controller:uut4|lrck_dac_cnt[5] ; dac_controller:uut4|lrck_dac_cnt[7] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 152.577      ; -0.073     ; 1.657      ;
; 150.850 ; dac_controller:uut4|lrck_dac_cnt[3] ; dac_controller:uut4|lrck_dac_cnt[5] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 152.577      ; -0.073     ; 1.656      ;
; 150.851 ; dac_controller:uut4|lrck_dac_cnt[1] ; dac_controller:uut4|lrck_dac_cnt[3] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 152.577      ; -0.073     ; 1.655      ;
; 150.877 ; dac_controller:uut4|lrck_dac_cnt[0] ; dac_controller:uut4|lrck_dac_cnt[1] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 152.577      ; -0.540     ; 1.162      ;
; 151.126 ; dac_controller:uut4|delay_cnt[4]    ; dac_controller:uut4|delay_flag      ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 152.577      ; -0.074     ; 1.379      ;
; 151.361 ; dac_controller:uut4|lrck_dac_cnt[7] ; dac_controller:uut4|lrck_dac_cnt[7] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 152.577      ; -0.073     ; 1.145      ;
; 151.369 ; dac_controller:uut4|lrck_dac_cnt[5] ; dac_controller:uut4|lrck_dac_cnt[5] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 152.577      ; -0.073     ; 1.137      ;
; 151.370 ; dac_controller:uut4|lrck_dac_cnt[3] ; dac_controller:uut4|lrck_dac_cnt[3] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 152.577      ; -0.073     ; 1.136      ;
; 151.371 ; dac_controller:uut4|lrck_dac_cnt[1] ; dac_controller:uut4|lrck_dac_cnt[1] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 152.577      ; -0.073     ; 1.135      ;
; 151.383 ; dac_controller:uut4|lrck_dac_cnt[2] ; dac_controller:uut4|lrck_dac_cnt[2] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 152.577      ; -0.073     ; 1.123      ;
; 151.383 ; dac_controller:uut4|lrck_dac_cnt[6] ; dac_controller:uut4|lrck_dac_cnt[6] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 152.577      ; -0.073     ; 1.123      ;
; 151.384 ; dac_controller:uut4|lrck_dac_cnt[4] ; dac_controller:uut4|lrck_dac_cnt[4] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 152.577      ; -0.073     ; 1.122      ;
; 151.736 ; dac_controller:uut4|sclk_dac_cnt[1] ; dac_controller:uut4|sclk_dac_cnt[1] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 152.577      ; -0.073     ; 0.770      ;
; 151.736 ; dac_controller:uut4|sclk_dac_cnt[0] ; dac_controller:uut4|sclk_dac_cnt[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 152.577      ; -0.073     ; 0.770      ;
+---------+-------------------------------------+-------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'uut5|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                     ;
+--------+-------------------------------------+-------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                             ; Launch Clock                                     ; Latch Clock                                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+-------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; -0.107 ; dac_controller:uut4|delay_flag      ; dac_controller:uut4|delay_flag      ; dac_controller:uut4|delay_flag                   ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.241      ; 0.669      ;
; -0.083 ; dac_controller:uut4|delay_flag      ; dac_controller:uut4|delay_flag      ; dac_controller:uut4|delay_flag                   ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.241      ; 0.693      ;
; 0.401  ; dac_controller:uut4|sclk_dac_cnt[1] ; dac_controller:uut4|sclk_dac_cnt[1] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.416  ; dac_controller:uut4|sclk_dac_cnt[0] ; dac_controller:uut4|sclk_dac_cnt[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.684      ;
; 0.683  ; dac_controller:uut4|lrck_dac_cnt[4] ; dac_controller:uut4|lrck_dac_cnt[4] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.951      ;
; 0.684  ; dac_controller:uut4|lrck_dac_cnt[6] ; dac_controller:uut4|lrck_dac_cnt[6] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.952      ;
; 0.685  ; dac_controller:uut4|lrck_dac_cnt[2] ; dac_controller:uut4|lrck_dac_cnt[2] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.953      ;
; 0.686  ; dac_controller:uut4|lrck_dac_cnt[7] ; dac_controller:uut4|lrck_dac_cnt[7] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.954      ;
; 0.689  ; dac_controller:uut4|lrck_dac_cnt[5] ; dac_controller:uut4|lrck_dac_cnt[5] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.957      ;
; 0.689  ; dac_controller:uut4|lrck_dac_cnt[3] ; dac_controller:uut4|lrck_dac_cnt[3] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.957      ;
; 0.694  ; dac_controller:uut4|delay_cnt[2]    ; dac_controller:uut4|delay_cnt[2]    ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.962      ;
; 0.694  ; dac_controller:uut4|delay_cnt[1]    ; dac_controller:uut4|delay_cnt[1]    ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.962      ;
; 0.707  ; dac_controller:uut4|lrck_dac_cnt[1] ; dac_controller:uut4|lrck_dac_cnt[1] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.975      ;
; 0.718  ; dac_controller:uut4|delay_cnt[4]    ; dac_controller:uut4|delay_cnt[4]    ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.986      ;
; 0.723  ; dac_controller:uut4|delay_cnt[0]    ; dac_controller:uut4|delay_cnt[0]    ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.991      ;
; 0.866  ; dac_controller:uut4|delay_cnt[3]    ; dac_controller:uut4|delay_cnt[3]    ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.134      ;
; 0.941  ; dac_controller:uut4|delay_cnt[4]    ; dac_controller:uut4|delay_flag      ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.208      ;
; 1.005  ; dac_controller:uut4|lrck_dac_cnt[1] ; dac_controller:uut4|lrck_dac_cnt[2] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.273      ;
; 1.005  ; dac_controller:uut4|lrck_dac_cnt[4] ; dac_controller:uut4|lrck_dac_cnt[5] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.273      ;
; 1.006  ; dac_controller:uut4|lrck_dac_cnt[5] ; dac_controller:uut4|lrck_dac_cnt[6] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.274      ;
; 1.006  ; dac_controller:uut4|lrck_dac_cnt[6] ; dac_controller:uut4|lrck_dac_cnt[7] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.274      ;
; 1.006  ; dac_controller:uut4|lrck_dac_cnt[3] ; dac_controller:uut4|lrck_dac_cnt[4] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.274      ;
; 1.009  ; dac_controller:uut4|lrck_dac_cnt[2] ; dac_controller:uut4|lrck_dac_cnt[3] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.277      ;
; 1.013  ; dac_controller:uut4|delay_cnt[2]    ; dac_controller:uut4|delay_cnt[3]    ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.281      ;
; 1.018  ; dac_controller:uut4|delay_cnt[0]    ; dac_controller:uut4|delay_cnt[1]    ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.286      ;
; 1.018  ; dac_controller:uut4|delay_cnt[1]    ; dac_controller:uut4|delay_cnt[2]    ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.286      ;
; 1.022  ; dac_controller:uut4|lrck_dac_cnt[1] ; dac_controller:uut4|lrck_dac_cnt[3] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.290      ;
; 1.023  ; dac_controller:uut4|lrck_dac_cnt[5] ; dac_controller:uut4|lrck_dac_cnt[7] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.291      ;
; 1.023  ; dac_controller:uut4|lrck_dac_cnt[3] ; dac_controller:uut4|lrck_dac_cnt[5] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.291      ;
; 1.028  ; dac_controller:uut4|delay_cnt[2]    ; dac_controller:uut4|delay_cnt[4]    ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.296      ;
; 1.033  ; dac_controller:uut4|delay_cnt[0]    ; dac_controller:uut4|delay_cnt[2]    ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.301      ;
; 1.098  ; dac_controller:uut4|lrck_dac_cnt[4] ; dac_controller:uut4|lrck_dac_cnt[6] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.366      ;
; 1.103  ; dac_controller:uut4|lrck_dac_cnt[2] ; dac_controller:uut4|lrck_dac_cnt[4] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.371      ;
; 1.115  ; dac_controller:uut4|delay_cnt[1]    ; dac_controller:uut4|delay_cnt[3]    ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.383      ;
; 1.127  ; dac_controller:uut4|lrck_dac_cnt[4] ; dac_controller:uut4|lrck_dac_cnt[7] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.395      ;
; 1.127  ; dac_controller:uut4|lrck_dac_cnt[1] ; dac_controller:uut4|lrck_dac_cnt[4] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.395      ;
; 1.128  ; dac_controller:uut4|lrck_dac_cnt[3] ; dac_controller:uut4|lrck_dac_cnt[6] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.396      ;
; 1.131  ; dac_controller:uut4|lrck_dac_cnt[2] ; dac_controller:uut4|lrck_dac_cnt[5] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.399      ;
; 1.140  ; dac_controller:uut4|delay_cnt[0]    ; dac_controller:uut4|delay_cnt[3]    ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.408      ;
; 1.140  ; dac_controller:uut4|delay_cnt[1]    ; dac_controller:uut4|delay_cnt[4]    ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.408      ;
; 1.144  ; dac_controller:uut4|lrck_dac_cnt[1] ; dac_controller:uut4|lrck_dac_cnt[5] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.412      ;
; 1.145  ; dac_controller:uut4|lrck_dac_cnt[3] ; dac_controller:uut4|lrck_dac_cnt[7] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.413      ;
; 1.155  ; dac_controller:uut4|delay_cnt[0]    ; dac_controller:uut4|delay_cnt[4]    ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.423      ;
; 1.159  ; dac_controller:uut4|sclk_dac_cnt[0] ; dac_controller:uut4|sclk_dac_cnt[1] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.426      ;
; 1.169  ; dac_controller:uut4|lrck_dac_cnt[0] ; dac_controller:uut4|lrck_dac_cnt[1] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.375     ; 0.989      ;
; 1.223  ; dac_controller:uut4|delay_cnt[3]    ; dac_controller:uut4|delay_cnt[4]    ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.491      ;
; 1.225  ; dac_controller:uut4|lrck_dac_cnt[2] ; dac_controller:uut4|lrck_dac_cnt[6] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.493      ;
; 1.249  ; dac_controller:uut4|lrck_dac_cnt[1] ; dac_controller:uut4|lrck_dac_cnt[6] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.517      ;
; 1.253  ; dac_controller:uut4|lrck_dac_cnt[2] ; dac_controller:uut4|lrck_dac_cnt[7] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.521      ;
; 1.266  ; dac_controller:uut4|lrck_dac_cnt[1] ; dac_controller:uut4|lrck_dac_cnt[7] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.534      ;
; 1.391  ; dac_controller:uut4|delay_cnt[4]    ; dac_controller:uut4|delay_cnt[3]    ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.659      ;
; 1.391  ; dac_controller:uut4|delay_cnt[4]    ; dac_controller:uut4|delay_cnt[2]    ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.659      ;
; 1.391  ; dac_controller:uut4|delay_cnt[4]    ; dac_controller:uut4|delay_cnt[1]    ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.659      ;
; 1.391  ; dac_controller:uut4|delay_cnt[4]    ; dac_controller:uut4|delay_cnt[0]    ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.659      ;
; 1.404  ; dac_controller:uut4|lrck_dac_cnt[0] ; dac_controller:uut4|lrck_dac_cnt[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.092      ; 1.691      ;
; 1.414  ; dac_controller:uut4|sclk_dac_cnt[1] ; dac_controller:uut4|sclk_dac_cnt[2] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.682      ;
; 1.418  ; dac_controller:uut4|sclk_dac_cnt[2] ; dac_controller:uut4|sclk_dac_cnt[2] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.686      ;
; 1.465  ; dac_controller:uut4|lrck_dac_cnt[0] ; dac_controller:uut4|lrck_dac_cnt[2] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.375     ; 1.285      ;
; 1.480  ; dac_controller:uut4|lrck_dac_cnt[0] ; dac_controller:uut4|lrck_dac_cnt[3] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.375     ; 1.300      ;
; 1.563  ; dac_controller:uut4|delay_cnt[1]    ; dac_controller:uut4|delay_flag      ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.830      ;
; 1.587  ; dac_controller:uut4|lrck_dac_cnt[0] ; dac_controller:uut4|lrck_dac_cnt[4] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.375     ; 1.407      ;
; 1.602  ; dac_controller:uut4|lrck_dac_cnt[0] ; dac_controller:uut4|lrck_dac_cnt[5] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.375     ; 1.422      ;
; 1.607  ; dac_controller:uut4|delay_cnt[1]    ; dac_controller:uut4|delay_cnt[0]    ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.875      ;
; 1.707  ; dac_controller:uut4|lrck_dac_cnt[8] ; dac_controller:uut4|lrck_dac_cnt[8] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.975      ;
; 1.709  ; dac_controller:uut4|lrck_dac_cnt[0] ; dac_controller:uut4|lrck_dac_cnt[6] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.375     ; 1.529      ;
; 1.724  ; dac_controller:uut4|lrck_dac_cnt[0] ; dac_controller:uut4|lrck_dac_cnt[7] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.375     ; 1.544      ;
; 1.728  ; dac_controller:uut4|delay_cnt[2]    ; dac_controller:uut4|delay_flag      ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.995      ;
; 1.771  ; dac_controller:uut4|delay_cnt[2]    ; dac_controller:uut4|delay_cnt[1]    ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 2.039      ;
; 1.771  ; dac_controller:uut4|delay_cnt[2]    ; dac_controller:uut4|delay_cnt[0]    ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 2.039      ;
; 1.814  ; dac_controller:uut4|delay_cnt[0]    ; dac_controller:uut4|delay_flag      ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 2.081      ;
; 1.854  ; dac_controller:uut4|sclk_dac_cnt[0] ; dac_controller:uut4|sclk_dac_cnt[2] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 2.121      ;
; 1.876  ; dac_controller:uut4|lrck_dac_cnt[7] ; dac_controller:uut4|lrck_dac_cnt[8] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 2.144      ;
; 1.933  ; dac_controller:uut4|delay_cnt[3]    ; dac_controller:uut4|delay_flag      ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 2.200      ;
; 1.977  ; dac_controller:uut4|delay_cnt[3]    ; dac_controller:uut4|delay_cnt[1]    ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 2.245      ;
; 1.977  ; dac_controller:uut4|delay_cnt[3]    ; dac_controller:uut4|delay_cnt[0]    ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 2.245      ;
; 1.977  ; dac_controller:uut4|delay_cnt[3]    ; dac_controller:uut4|delay_cnt[2]    ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 2.245      ;
; 1.984  ; dac_controller:uut4|lrck_dac_cnt[6] ; dac_controller:uut4|lrck_dac_cnt[8] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 2.252      ;
; 2.001  ; dac_controller:uut4|lrck_dac_cnt[5] ; dac_controller:uut4|lrck_dac_cnt[8] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 2.269      ;
; 2.105  ; dac_controller:uut4|lrck_dac_cnt[4] ; dac_controller:uut4|lrck_dac_cnt[8] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 2.373      ;
; 2.123  ; dac_controller:uut4|lrck_dac_cnt[3] ; dac_controller:uut4|lrck_dac_cnt[8] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 2.391      ;
; 2.231  ; dac_controller:uut4|lrck_dac_cnt[2] ; dac_controller:uut4|lrck_dac_cnt[8] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 2.499      ;
; 2.244  ; dac_controller:uut4|lrck_dac_cnt[1] ; dac_controller:uut4|lrck_dac_cnt[8] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 2.512      ;
; 2.702  ; dac_controller:uut4|lrck_dac_cnt[0] ; dac_controller:uut4|lrck_dac_cnt[8] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.375     ; 2.522      ;
+--------+-------------------------------------+-------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'dac_controller:uut4|delay_flag'                                                                                                                                                ;
+-------+-------------------------------------+---------------------------------+--------------------------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                           ; To Node                         ; Launch Clock                                     ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------+---------------------------------+--------------------------------------------------+--------------------------------+--------------+------------+------------+
; 0.178 ; dac_controller:uut4|lrck_dac_cnt[8] ; dac_controller:uut4|sdata_dac   ; uut5|altpll_component|auto_generated|pll1|clk[0] ; dac_controller:uut4|delay_flag ; 0.000        ; 4.168      ; 4.611      ;
; 0.402 ; dac_controller:uut4|dac_cntL[1]     ; dac_controller:uut4|dac_cntL[1] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; dac_controller:uut4|dac_cntL[4]     ; dac_controller:uut4|dac_cntL[4] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; dac_controller:uut4|dac_cntR[3]     ; dac_controller:uut4|dac_cntR[3] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; dac_controller:uut4|dac_cntL[3]     ; dac_controller:uut4|dac_cntL[3] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; dac_controller:uut4|dac_cntR[4]     ; dac_controller:uut4|dac_cntR[4] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; dac_controller:uut4|dac_cntR[1]     ; dac_controller:uut4|dac_cntR[1] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.072      ; 0.669      ;
; 0.470 ; rom_data_tri:uut1|addr_chL[7]       ; rom_data_tri:uut1|addr_chL[7]   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.072      ; 0.737      ;
; 0.473 ; rom_data_tri:uut1|addr_chR[7]       ; rom_data_tri:uut1|addr_chR[7]   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.069      ; 0.737      ;
; 0.478 ; dac_controller:uut4|dac_cntL[5]     ; dac_controller:uut4|dac_cntL[5] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.073      ; 0.746      ;
; 0.707 ; rom_data_tri:uut1|addr_chL[1]       ; rom_data_tri:uut1|addr_chL[1]   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.072      ; 0.974      ;
; 0.709 ; rom_data_tri:uut1|addr_chL[6]       ; rom_data_tri:uut1|addr_chL[6]   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.072      ; 0.976      ;
; 0.710 ; rom_data_tri:uut1|addr_chR[6]       ; rom_data_tri:uut1|addr_chR[6]   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.069      ; 0.974      ;
; 0.710 ; rom_data_tri:uut1|addr_chL[5]       ; rom_data_tri:uut1|addr_chL[5]   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.072      ; 0.977      ;
; 0.710 ; rom_data_tri:uut1|addr_chL[3]       ; rom_data_tri:uut1|addr_chL[3]   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.072      ; 0.977      ;
; 0.712 ; dac_controller:uut4|dac_cntR[5]     ; dac_controller:uut4|dac_cntR[5] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.072      ; 0.979      ;
; 0.713 ; rom_data_tri:uut1|addr_chL[4]       ; rom_data_tri:uut1|addr_chL[4]   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.072      ; 0.980      ;
; 0.713 ; rom_data_tri:uut1|addr_chR[4]       ; rom_data_tri:uut1|addr_chR[4]   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.069      ; 0.977      ;
; 0.713 ; rom_data_tri:uut1|addr_chR[2]       ; rom_data_tri:uut1|addr_chR[2]   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.069      ; 0.977      ;
; 0.713 ; rom_data_tri:uut1|addr_chL[2]       ; rom_data_tri:uut1|addr_chL[2]   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.072      ; 0.980      ;
; 0.716 ; rom_data_tri:uut1|addr_chR[3]       ; rom_data_tri:uut1|addr_chR[3]   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.069      ; 0.980      ;
; 0.716 ; rom_data_tri:uut1|addr_chR[5]       ; rom_data_tri:uut1|addr_chR[5]   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.069      ; 0.980      ;
; 0.729 ; rom_data_tri:uut1|addr_chL[0]       ; rom_data_tri:uut1|addr_chL[0]   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.072      ; 0.996      ;
; 0.733 ; rom_data_tri:uut1|addr_chR[1]       ; rom_data_tri:uut1|addr_chR[1]   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.069      ; 0.997      ;
; 0.738 ; dac_controller:uut4|dac_cntL[2]     ; dac_controller:uut4|dac_cntL[2] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.073      ; 1.006      ;
; 0.742 ; dac_controller:uut4|dac_cntL[0]     ; dac_controller:uut4|dac_cntL[0] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.073      ; 1.010      ;
; 0.757 ; dac_controller:uut4|dac_cntR[2]     ; dac_controller:uut4|dac_cntR[2] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.072      ; 1.024      ;
; 0.787 ; dac_controller:uut4|dac_cntR[0]     ; dac_controller:uut4|dac_cntR[0] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.072      ; 1.054      ;
; 1.027 ; rom_data_tri:uut1|addr_chL[0]       ; rom_data_tri:uut1|addr_chL[1]   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.072      ; 1.294      ;
; 1.028 ; rom_data_tri:uut1|addr_chL[6]       ; rom_data_tri:uut1|addr_chL[7]   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.072      ; 1.295      ;
; 1.029 ; rom_data_tri:uut1|addr_chL[1]       ; rom_data_tri:uut1|addr_chL[2]   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.072      ; 1.296      ;
; 1.031 ; rom_data_tri:uut1|addr_chR[1]       ; rom_data_tri:uut1|addr_chR[2]   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.069      ; 1.295      ;
; 1.031 ; rom_data_tri:uut1|addr_chL[2]       ; rom_data_tri:uut1|addr_chL[3]   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.072      ; 1.298      ;
; 1.031 ; rom_data_tri:uut1|addr_chL[4]       ; rom_data_tri:uut1|addr_chL[5]   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.072      ; 1.298      ;
; 1.032 ; rom_data_tri:uut1|addr_chR[6]       ; rom_data_tri:uut1|addr_chR[7]   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.069      ; 1.296      ;
; 1.034 ; rom_data_tri:uut1|addr_chL[3]       ; rom_data_tri:uut1|addr_chL[4]   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.072      ; 1.301      ;
; 1.034 ; rom_data_tri:uut1|addr_chR[5]       ; rom_data_tri:uut1|addr_chR[6]   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.069      ; 1.298      ;
; 1.034 ; rom_data_tri:uut1|addr_chR[3]       ; rom_data_tri:uut1|addr_chR[4]   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.069      ; 1.298      ;
; 1.034 ; rom_data_tri:uut1|addr_chL[5]       ; rom_data_tri:uut1|addr_chL[6]   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.072      ; 1.301      ;
; 1.037 ; rom_data_tri:uut1|addr_chR[2]       ; rom_data_tri:uut1|addr_chR[3]   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.069      ; 1.301      ;
; 1.037 ; rom_data_tri:uut1|addr_chR[4]       ; rom_data_tri:uut1|addr_chR[5]   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.069      ; 1.301      ;
; 1.042 ; rom_data_tri:uut1|addr_chL[0]       ; rom_data_tri:uut1|addr_chL[2]   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.072      ; 1.309      ;
; 1.046 ; rom_data_tri:uut1|addr_chR[1]       ; rom_data_tri:uut1|addr_chR[3]   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.069      ; 1.310      ;
; 1.047 ; rom_data_tri:uut1|addr_chL[2]       ; rom_data_tri:uut1|addr_chL[4]   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.072      ; 1.314      ;
; 1.047 ; rom_data_tri:uut1|addr_chL[4]       ; rom_data_tri:uut1|addr_chL[6]   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.072      ; 1.314      ;
; 1.050 ; rom_data_tri:uut1|addr_chR[5]       ; rom_data_tri:uut1|addr_chR[7]   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.069      ; 1.314      ;
; 1.050 ; rom_data_tri:uut1|addr_chR[3]       ; rom_data_tri:uut1|addr_chR[5]   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.069      ; 1.314      ;
; 1.052 ; dac_controller:uut4|dac_cntL[0]     ; dac_controller:uut4|dac_cntL[2] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.073      ; 1.320      ;
; 1.065 ; dac_controller:uut4|dac_cntR[1]     ; dac_controller:uut4|dac_cntR[2] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.072      ; 1.332      ;
; 1.097 ; dac_controller:uut4|dac_cntR[0]     ; dac_controller:uut4|dac_cntR[2] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.072      ; 1.364      ;
; 1.122 ; rom_data_tri:uut1|addr_chL[1]       ; rom_data_tri:uut1|addr_chL[3]   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.072      ; 1.389      ;
; 1.129 ; rom_data_tri:uut1|addr_chL[3]       ; rom_data_tri:uut1|addr_chL[5]   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.072      ; 1.396      ;
; 1.129 ; rom_data_tri:uut1|addr_chL[5]       ; rom_data_tri:uut1|addr_chL[7]   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.072      ; 1.396      ;
; 1.132 ; rom_data_tri:uut1|addr_chR[4]       ; rom_data_tri:uut1|addr_chR[6]   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.069      ; 1.396      ;
; 1.132 ; rom_data_tri:uut1|addr_chR[2]       ; rom_data_tri:uut1|addr_chR[4]   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.069      ; 1.396      ;
; 1.149 ; rom_data_tri:uut1|addr_chL[0]       ; rom_data_tri:uut1|addr_chL[3]   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.072      ; 1.416      ;
; 1.151 ; rom_data_tri:uut1|addr_chL[1]       ; rom_data_tri:uut1|addr_chL[4]   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.072      ; 1.418      ;
; 1.153 ; rom_data_tri:uut1|addr_chL[2]       ; rom_data_tri:uut1|addr_chL[5]   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.072      ; 1.420      ;
; 1.153 ; rom_data_tri:uut1|addr_chL[4]       ; rom_data_tri:uut1|addr_chL[7]   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.072      ; 1.420      ;
; 1.153 ; rom_data_tri:uut1|addr_chR[1]       ; rom_data_tri:uut1|addr_chR[4]   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.069      ; 1.417      ;
; 1.156 ; rom_data_tri:uut1|addr_chL[3]       ; rom_data_tri:uut1|addr_chL[6]   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.072      ; 1.423      ;
; 1.156 ; rom_data_tri:uut1|addr_chR[3]       ; rom_data_tri:uut1|addr_chR[6]   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.069      ; 1.420      ;
; 1.159 ; rom_data_tri:uut1|addr_chR[2]       ; rom_data_tri:uut1|addr_chR[5]   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.069      ; 1.423      ;
; 1.159 ; rom_data_tri:uut1|addr_chR[4]       ; rom_data_tri:uut1|addr_chR[7]   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.069      ; 1.423      ;
; 1.164 ; rom_data_tri:uut1|addr_chL[0]       ; rom_data_tri:uut1|addr_chL[4]   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.072      ; 1.431      ;
; 1.168 ; rom_data_tri:uut1|addr_chR[1]       ; rom_data_tri:uut1|addr_chR[5]   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.069      ; 1.432      ;
; 1.169 ; rom_data_tri:uut1|addr_chL[2]       ; rom_data_tri:uut1|addr_chL[6]   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.072      ; 1.436      ;
; 1.172 ; rom_data_tri:uut1|addr_chR[3]       ; rom_data_tri:uut1|addr_chR[7]   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.069      ; 1.436      ;
; 1.172 ; dac_controller:uut4|dac_cntR[3]     ; dac_controller:uut4|dac_cntR[5] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.072      ; 1.439      ;
; 1.179 ; dac_controller:uut4|dac_cntL[2]     ; dac_controller:uut4|dac_cntL[5] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.073      ; 1.447      ;
; 1.198 ; dac_controller:uut4|dac_cntR[2]     ; dac_controller:uut4|dac_cntR[5] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.072      ; 1.465      ;
; 1.202 ; dac_controller:uut4|dac_cntR[4]     ; dac_controller:uut4|dac_cntR[5] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.073      ; 1.470      ;
; 1.244 ; rom_data_tri:uut1|addr_chL[1]       ; rom_data_tri:uut1|addr_chL[5]   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.072      ; 1.511      ;
; 1.251 ; rom_data_tri:uut1|addr_chL[3]       ; rom_data_tri:uut1|addr_chL[7]   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.072      ; 1.518      ;
; 1.254 ; rom_data_tri:uut1|addr_chR[2]       ; rom_data_tri:uut1|addr_chR[6]   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.069      ; 1.518      ;
; 1.271 ; rom_data_tri:uut1|addr_chL[0]       ; rom_data_tri:uut1|addr_chL[5]   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.072      ; 1.538      ;
; 1.273 ; rom_data_tri:uut1|addr_chL[1]       ; rom_data_tri:uut1|addr_chL[6]   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.072      ; 1.540      ;
; 1.275 ; rom_data_tri:uut1|addr_chL[2]       ; rom_data_tri:uut1|addr_chL[7]   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.072      ; 1.542      ;
; 1.275 ; rom_data_tri:uut1|addr_chR[1]       ; rom_data_tri:uut1|addr_chR[6]   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.069      ; 1.539      ;
; 1.281 ; rom_data_tri:uut1|addr_chR[2]       ; rom_data_tri:uut1|addr_chR[7]   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.069      ; 1.545      ;
; 1.281 ; dac_controller:uut4|dac_cntL[0]     ; dac_controller:uut4|dac_cntL[5] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.073      ; 1.549      ;
; 1.286 ; rom_data_tri:uut1|addr_chL[0]       ; rom_data_tri:uut1|addr_chL[6]   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.072      ; 1.553      ;
; 1.290 ; rom_data_tri:uut1|addr_chR[1]       ; rom_data_tri:uut1|addr_chR[7]   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.069      ; 1.554      ;
; 1.294 ; dac_controller:uut4|dac_cntR[1]     ; dac_controller:uut4|dac_cntR[5] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.072      ; 1.561      ;
; 1.326 ; dac_controller:uut4|dac_cntR[0]     ; dac_controller:uut4|dac_cntR[5] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.072      ; 1.593      ;
; 1.366 ; rom_data_tri:uut1|addr_chL[1]       ; rom_data_tri:uut1|addr_chL[7]   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.072      ; 1.633      ;
; 1.393 ; rom_data_tri:uut1|addr_chL[0]       ; rom_data_tri:uut1|addr_chL[7]   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.072      ; 1.660      ;
; 1.419 ; dac_controller:uut4|dac_cntR[2]     ; dac_controller:uut4|dac_cntR[3] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.072      ; 1.686      ;
; 1.426 ; dac_controller:uut4|dac_cntR[0]     ; dac_controller:uut4|dac_cntR[1] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.072      ; 1.693      ;
; 0.445 ; dac_controller:uut4|delay_flag      ; dac_controller:uut4|sdata_dac   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 4.034      ; 4.914      ;
; 1.450 ; dac_controller:uut4|dac_cntL[1]     ; dac_controller:uut4|dac_cntL[3] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.072      ; 1.717      ;
; 1.451 ; dac_controller:uut4|dac_cntL[1]     ; dac_controller:uut4|dac_cntL[4] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.072      ; 1.718      ;
; 1.482 ; dac_controller:uut4|dac_cntL[4]     ; dac_controller:uut4|dac_cntL[5] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.079      ; 1.756      ;
; 1.515 ; dac_controller:uut4|dac_cntR[1]     ; dac_controller:uut4|dac_cntR[3] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.072      ; 1.782      ;
; 1.521 ; dac_controller:uut4|dac_cntR[0]     ; dac_controller:uut4|dac_cntR[4] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.071      ; 1.787      ;
; 1.547 ; dac_controller:uut4|dac_cntR[0]     ; dac_controller:uut4|dac_cntR[3] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.072      ; 1.814      ;
; 1.594 ; dac_controller:uut4|dac_cntL[3]     ; dac_controller:uut4|dac_cntL[5] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.079      ; 1.868      ;
; 1.615 ; dac_controller:uut4|dac_cntL[1]     ; dac_controller:uut4|dac_cntL[2] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.079      ; 1.889      ;
; 1.737 ; dac_controller:uut4|dac_cntR[2]     ; dac_controller:uut4|dac_cntR[4] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.071      ; 2.003      ;
; 1.752 ; dac_controller:uut4|dac_cntL[1]     ; dac_controller:uut4|dac_cntL[5] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.079      ; 2.026      ;
+-------+-------------------------------------+---------------------------------+--------------------------------------------------+--------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                                                   ;
+-------+-------------------------------+--------------------------------------------------------------------------------------------------------------------+--------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                                                                                                            ; Launch Clock                   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+--------------------------------------------------------------------------------------------------------------------+--------------------------------+-------------+--------------+------------+------------+
; 2.582 ; rom_data_tri:uut1|addr_chL[5] ; rom_array_sync:uut2|altsyncram:altsyncram_component|altsyncram_fhc1:auto_generated|ram_block1a0~porta_address_reg0 ; dac_controller:uut4|delay_flag ; clk         ; 0.000        ; -1.768     ; 1.074      ;
; 2.585 ; rom_data_tri:uut1|addr_chL[3] ; rom_array_sync:uut2|altsyncram:altsyncram_component|altsyncram_fhc1:auto_generated|ram_block1a0~porta_address_reg0 ; dac_controller:uut4|delay_flag ; clk         ; 0.000        ; -1.768     ; 1.077      ;
; 2.604 ; rom_data_tri:uut1|addr_chL[1] ; rom_array_sync:uut2|altsyncram:altsyncram_component|altsyncram_fhc1:auto_generated|ram_block1a0~porta_address_reg0 ; dac_controller:uut4|delay_flag ; clk         ; 0.000        ; -1.768     ; 1.096      ;
; 2.615 ; rom_data_tri:uut1|addr_chL[6] ; rom_array_sync:uut2|altsyncram:altsyncram_component|altsyncram_fhc1:auto_generated|ram_block1a0~porta_address_reg0 ; dac_controller:uut4|delay_flag ; clk         ; 0.000        ; -1.768     ; 1.107      ;
; 2.618 ; rom_data_tri:uut1|addr_chL[2] ; rom_array_sync:uut2|altsyncram:altsyncram_component|altsyncram_fhc1:auto_generated|ram_block1a0~porta_address_reg0 ; dac_controller:uut4|delay_flag ; clk         ; 0.000        ; -1.768     ; 1.110      ;
; 2.625 ; rom_data_tri:uut1|addr_chL[4] ; rom_array_sync:uut2|altsyncram:altsyncram_component|altsyncram_fhc1:auto_generated|ram_block1a0~porta_address_reg0 ; dac_controller:uut4|delay_flag ; clk         ; 0.000        ; -1.768     ; 1.117      ;
; 2.634 ; rom_data_tri:uut1|addr_chL[7] ; rom_array_sync:uut2|altsyncram:altsyncram_component|altsyncram_fhc1:auto_generated|ram_block1a0~porta_address_reg0 ; dac_controller:uut4|delay_flag ; clk         ; 0.000        ; -1.768     ; 1.126      ;
; 2.636 ; rom_data_tri:uut1|addr_chL[0] ; rom_array_sync:uut2|altsyncram:altsyncram_component|altsyncram_fhc1:auto_generated|ram_block1a0~porta_address_reg0 ; dac_controller:uut4|delay_flag ; clk         ; 0.000        ; -1.768     ; 1.128      ;
; 2.804 ; rom_data_tri:uut1|addr_chR[3] ; rom_array_sync:uut3|altsyncram:altsyncram_component|altsyncram_fhc1:auto_generated|ram_block1a0~porta_address_reg0 ; dac_controller:uut4|delay_flag ; clk         ; -0.500       ; -1.498     ; 1.066      ;
; 2.805 ; rom_data_tri:uut1|addr_chR[2] ; rom_array_sync:uut3|altsyncram:altsyncram_component|altsyncram_fhc1:auto_generated|ram_block1a0~porta_address_reg0 ; dac_controller:uut4|delay_flag ; clk         ; -0.500       ; -1.498     ; 1.067      ;
; 2.814 ; rom_data_tri:uut1|addr_chR[1] ; rom_array_sync:uut3|altsyncram:altsyncram_component|altsyncram_fhc1:auto_generated|ram_block1a0~porta_address_reg0 ; dac_controller:uut4|delay_flag ; clk         ; -0.500       ; -1.498     ; 1.076      ;
; 2.820 ; rom_data_tri:uut1|addr_chR[5] ; rom_array_sync:uut3|altsyncram:altsyncram_component|altsyncram_fhc1:auto_generated|ram_block1a0~porta_address_reg0 ; dac_controller:uut4|delay_flag ; clk         ; -0.500       ; -1.498     ; 1.082      ;
; 2.846 ; rom_data_tri:uut1|addr_chR[4] ; rom_array_sync:uut3|altsyncram:altsyncram_component|altsyncram_fhc1:auto_generated|ram_block1a0~porta_address_reg0 ; dac_controller:uut4|delay_flag ; clk         ; -0.500       ; -1.498     ; 1.108      ;
; 2.870 ; rom_data_tri:uut1|addr_chR[6] ; rom_array_sync:uut3|altsyncram:altsyncram_component|altsyncram_fhc1:auto_generated|ram_block1a0~porta_address_reg0 ; dac_controller:uut4|delay_flag ; clk         ; -0.500       ; -1.498     ; 1.132      ;
; 2.876 ; rom_data_tri:uut1|addr_chR[7] ; rom_array_sync:uut3|altsyncram:altsyncram_component|altsyncram_fhc1:auto_generated|ram_block1a0~porta_address_reg0 ; dac_controller:uut4|delay_flag ; clk         ; -0.500       ; -1.498     ; 1.138      ;
+-------+-------------------------------+--------------------------------------------------------------------------------------------------------------------+--------------------------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                                        ;
+--------------------------------------------------+--------+---------------+
; Clock                                            ; Slack  ; End Point TNS ;
+--------------------------------------------------+--------+---------------+
; dac_controller:uut4|delay_flag                   ; -3.252 ; -32.236       ;
; clk                                              ; -1.159 ; -1.619        ;
; uut5|altpll_component|auto_generated|pll1|clk[0] ; -0.545 ; -0.545        ;
+--------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                                         ;
+--------------------------------------------------+--------+---------------+
; Clock                                            ; Slack  ; End Point TNS ;
+--------------------------------------------------+--------+---------------+
; dac_controller:uut4|delay_flag                   ; -0.051 ; -0.051        ;
; uut5|altpll_component|auto_generated|pll1|clk[0] ; 0.051  ; 0.000         ;
; clk                                              ; 1.051  ; 0.000         ;
+--------------------------------------------------+--------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+---------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary                          ;
+--------------------------------------------------+--------+---------------+
; Clock                                            ; Slack  ; End Point TNS ;
+--------------------------------------------------+--------+---------------+
; dac_controller:uut4|delay_flag                   ; -3.000 ; -36.000       ;
; clk                                              ; 19.346 ; 0.000         ;
; uut5|altpll_component|auto_generated|pll1|clk[0] ; 76.041 ; 0.000         ;
+--------------------------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'dac_controller:uut4|delay_flag'                                                                                                                                                                                                                               ;
+--------+--------------------------------------------------------------------------------------------------------------------+---------------------------------+--------------------------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                          ; To Node                         ; Launch Clock                                     ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------------------------------+---------------------------------+--------------------------------------------------+--------------------------------+--------------+------------+------------+
; -3.252 ; dac_controller:uut4|dac_cntL[1]                                                                                    ; dac_controller:uut4|sdata_dac   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.038     ; 4.201      ;
; -3.231 ; rom_array_sync:uut2|altsyncram:altsyncram_component|altsyncram_fhc1:auto_generated|ram_block1a0~porta_address_reg0 ; dac_controller:uut4|sdata_dac   ; clk                                              ; dac_controller:uut4|delay_flag ; 0.500        ; 0.531      ; 4.239      ;
; -3.162 ; dac_controller:uut4|dac_cntL[3]                                                                                    ; dac_controller:uut4|sdata_dac   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.038     ; 4.111      ;
; -3.121 ; dac_controller:uut4|dac_cntL[2]                                                                                    ; dac_controller:uut4|sdata_dac   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.046     ; 4.062      ;
; -3.118 ; dac_controller:uut4|dac_cntR[1]                                                                                    ; dac_controller:uut4|sdata_dac   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.037     ; 4.068      ;
; -3.103 ; dac_controller:uut4|dac_cntL[0]                                                                                    ; dac_controller:uut4|sdata_dac   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.046     ; 4.044      ;
; -3.078 ; dac_controller:uut4|dac_cntL[4]                                                                                    ; dac_controller:uut4|sdata_dac   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.038     ; 4.027      ;
; -2.896 ; dac_controller:uut4|dac_cntL[5]                                                                                    ; dac_controller:uut4|sdata_dac   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.046     ; 3.837      ;
; -2.863 ; dac_controller:uut4|dac_cntR[0]                                                                                    ; dac_controller:uut4|sdata_dac   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.037     ; 3.813      ;
; -2.815 ; dac_controller:uut4|dac_cntR[2]                                                                                    ; dac_controller:uut4|sdata_dac   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.037     ; 3.765      ;
; -2.797 ; dac_controller:uut4|dac_cntR[3]                                                                                    ; dac_controller:uut4|sdata_dac   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.037     ; 3.747      ;
; -2.775 ; dac_controller:uut4|dac_cntR[5]                                                                                    ; dac_controller:uut4|sdata_dac   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.037     ; 3.725      ;
; -2.762 ; rom_array_sync:uut3|altsyncram:altsyncram_component|altsyncram_fhc1:auto_generated|ram_block1a0~porta_address_reg0 ; dac_controller:uut4|sdata_dac   ; clk                                              ; dac_controller:uut4|delay_flag ; 0.500        ; 0.532      ; 3.771      ;
; -2.622 ; dac_controller:uut4|dac_cntR[4]                                                                                    ; dac_controller:uut4|sdata_dac   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.035     ; 3.574      ;
; -2.448 ; dac_controller:uut4|lrck_dac_cnt[8]                                                                                ; dac_controller:uut4|sdata_dac   ; uut5|altpll_component|auto_generated|pll1|clk[0] ; dac_controller:uut4|delay_flag ; 0.001        ; 1.827      ; 4.183      ;
; -2.210 ; dac_controller:uut4|dac_cntR[3]                                                                                    ; dac_controller:uut4|dac_cntR[2] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.036     ; 3.161      ;
; -2.210 ; dac_controller:uut4|dac_cntR[3]                                                                                    ; dac_controller:uut4|dac_cntR[0] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.036     ; 3.161      ;
; -2.210 ; dac_controller:uut4|dac_cntR[3]                                                                                    ; dac_controller:uut4|dac_cntR[5] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.036     ; 3.161      ;
; -2.201 ; dac_controller:uut4|lrck_dac_cnt[8]                                                                                ; dac_controller:uut4|dac_cntR[2] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; dac_controller:uut4|delay_flag ; 0.001        ; 1.828      ; 3.937      ;
; -2.201 ; dac_controller:uut4|lrck_dac_cnt[8]                                                                                ; dac_controller:uut4|dac_cntR[5] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; dac_controller:uut4|delay_flag ; 0.001        ; 1.828      ; 3.937      ;
; -2.201 ; dac_controller:uut4|lrck_dac_cnt[8]                                                                                ; dac_controller:uut4|dac_cntR[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; dac_controller:uut4|delay_flag ; 0.001        ; 1.828      ; 3.937      ;
; -2.195 ; dac_controller:uut4|dac_flagL                                                                                      ; dac_controller:uut4|sdata_dac   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.035     ; 3.147      ;
; -2.152 ; dac_controller:uut4|dac_cntR[3]                                                                                    ; dac_controller:uut4|dac_cntR[3] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.036     ; 3.103      ;
; -2.152 ; dac_controller:uut4|dac_cntR[3]                                                                                    ; dac_controller:uut4|dac_cntR[1] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.036     ; 3.103      ;
; -2.149 ; dac_controller:uut4|dac_cntR[5]                                                                                    ; dac_controller:uut4|dac_cntR[5] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.036     ; 3.100      ;
; -2.149 ; dac_controller:uut4|dac_cntR[5]                                                                                    ; dac_controller:uut4|dac_cntR[2] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.036     ; 3.100      ;
; -2.149 ; dac_controller:uut4|dac_cntR[5]                                                                                    ; dac_controller:uut4|dac_cntR[0] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.036     ; 3.100      ;
; -2.143 ; dac_controller:uut4|lrck_dac_cnt[8]                                                                                ; dac_controller:uut4|dac_cntR[3] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; dac_controller:uut4|delay_flag ; 0.001        ; 1.828      ; 3.879      ;
; -2.143 ; dac_controller:uut4|lrck_dac_cnt[8]                                                                                ; dac_controller:uut4|dac_cntR[1] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; dac_controller:uut4|delay_flag ; 0.001        ; 1.828      ; 3.879      ;
; -2.131 ; dac_controller:uut4|lrck_dac_cnt[8]                                                                                ; dac_controller:uut4|dac_flagR   ; uut5|altpll_component|auto_generated|pll1|clk[0] ; dac_controller:uut4|delay_flag ; 0.001        ; 1.826      ; 3.865      ;
; -2.100 ; dac_controller:uut4|dac_cntL[1]                                                                                    ; dac_controller:uut4|dac_cntL[1] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.036     ; 3.051      ;
; -2.100 ; dac_controller:uut4|dac_cntL[1]                                                                                    ; dac_controller:uut4|dac_cntL[4] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.036     ; 3.051      ;
; -2.096 ; dac_controller:uut4|dac_cntL[1]                                                                                    ; dac_controller:uut4|dac_cntL[3] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.036     ; 3.047      ;
; -2.091 ; dac_controller:uut4|dac_cntR[5]                                                                                    ; dac_controller:uut4|dac_cntR[1] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.036     ; 3.042      ;
; -2.091 ; dac_controller:uut4|dac_cntR[5]                                                                                    ; dac_controller:uut4|dac_cntR[3] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.036     ; 3.042      ;
; -2.078 ; dac_controller:uut4|dac_cntR[1]                                                                                    ; dac_controller:uut4|dac_cntR[5] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.036     ; 3.029      ;
; -2.078 ; dac_controller:uut4|dac_cntR[1]                                                                                    ; dac_controller:uut4|dac_cntR[0] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.036     ; 3.029      ;
; -2.078 ; dac_controller:uut4|dac_cntR[1]                                                                                    ; dac_controller:uut4|dac_cntR[2] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.036     ; 3.029      ;
; -2.076 ; dac_controller:uut4|dac_cntL[5]                                                                                    ; dac_controller:uut4|dac_cntL[1] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.044     ; 3.019      ;
; -2.076 ; dac_controller:uut4|dac_cntL[5]                                                                                    ; dac_controller:uut4|dac_cntL[4] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.044     ; 3.019      ;
; -2.072 ; dac_controller:uut4|dac_cntL[5]                                                                                    ; dac_controller:uut4|dac_cntL[3] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.044     ; 3.015      ;
; -2.055 ; dac_controller:uut4|dac_cntR[3]                                                                                    ; dac_controller:uut4|dac_cntR[4] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.038     ; 3.004      ;
; -2.046 ; dac_controller:uut4|lrck_dac_cnt[8]                                                                                ; dac_controller:uut4|dac_cntR[4] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; dac_controller:uut4|delay_flag ; 0.001        ; 1.826      ; 3.780      ;
; -2.037 ; dac_controller:uut4|dac_cntR[4]                                                                                    ; dac_controller:uut4|dac_cntR[0] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.034     ; 2.990      ;
; -2.037 ; dac_controller:uut4|dac_cntR[4]                                                                                    ; dac_controller:uut4|dac_cntR[5] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.034     ; 2.990      ;
; -2.037 ; dac_controller:uut4|dac_cntR[4]                                                                                    ; dac_controller:uut4|dac_cntR[2] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.034     ; 2.990      ;
; -2.020 ; dac_controller:uut4|dac_cntR[1]                                                                                    ; dac_controller:uut4|dac_cntR[1] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.036     ; 2.971      ;
; -2.020 ; dac_controller:uut4|dac_cntR[1]                                                                                    ; dac_controller:uut4|dac_cntR[3] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.036     ; 2.971      ;
; -2.010 ; dac_controller:uut4|dac_cntL[2]                                                                                    ; dac_controller:uut4|dac_cntL[4] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.044     ; 2.953      ;
; -2.010 ; dac_controller:uut4|dac_cntL[2]                                                                                    ; dac_controller:uut4|dac_cntL[1] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.044     ; 2.953      ;
; -2.006 ; dac_controller:uut4|dac_cntL[2]                                                                                    ; dac_controller:uut4|dac_cntL[3] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.044     ; 2.949      ;
; -1.999 ; dac_controller:uut4|dac_cntR[2]                                                                                    ; dac_controller:uut4|dac_cntR[0] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.036     ; 2.950      ;
; -1.999 ; dac_controller:uut4|dac_cntR[2]                                                                                    ; dac_controller:uut4|dac_cntR[5] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.036     ; 2.950      ;
; -1.999 ; dac_controller:uut4|dac_cntR[2]                                                                                    ; dac_controller:uut4|dac_cntR[2] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.036     ; 2.950      ;
; -1.994 ; dac_controller:uut4|dac_cntR[5]                                                                                    ; dac_controller:uut4|dac_cntR[4] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.038     ; 2.943      ;
; -1.994 ; dac_controller:uut4|dac_cntL[3]                                                                                    ; dac_controller:uut4|dac_cntL[4] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.036     ; 2.945      ;
; -1.994 ; dac_controller:uut4|dac_cntL[3]                                                                                    ; dac_controller:uut4|dac_cntL[1] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.036     ; 2.945      ;
; -1.990 ; dac_controller:uut4|dac_cntL[3]                                                                                    ; dac_controller:uut4|dac_cntL[3] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.036     ; 2.941      ;
; -1.987 ; dac_controller:uut4|dac_cntL[0]                                                                                    ; dac_controller:uut4|dac_cntL[4] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.044     ; 2.930      ;
; -1.987 ; dac_controller:uut4|dac_cntL[0]                                                                                    ; dac_controller:uut4|dac_cntL[1] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.044     ; 2.930      ;
; -1.986 ; dac_controller:uut4|dac_cntL[4]                                                                                    ; dac_controller:uut4|dac_cntL[4] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.036     ; 2.937      ;
; -1.986 ; dac_controller:uut4|dac_cntL[4]                                                                                    ; dac_controller:uut4|dac_cntL[1] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.036     ; 2.937      ;
; -1.983 ; dac_controller:uut4|dac_cntL[0]                                                                                    ; dac_controller:uut4|dac_cntL[3] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.044     ; 2.926      ;
; -1.982 ; dac_controller:uut4|dac_cntL[4]                                                                                    ; dac_controller:uut4|dac_cntL[3] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.036     ; 2.933      ;
; -1.979 ; dac_controller:uut4|dac_cntR[4]                                                                                    ; dac_controller:uut4|dac_cntR[1] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.034     ; 2.932      ;
; -1.979 ; dac_controller:uut4|dac_cntR[4]                                                                                    ; dac_controller:uut4|dac_cntR[3] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.034     ; 2.932      ;
; -1.968 ; dac_controller:uut4|dac_cntL[5]                                                                                    ; dac_controller:uut4|dac_flagL   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.047     ; 2.908      ;
; -1.968 ; dac_controller:uut4|dac_cntL[5]                                                                                    ; dac_controller:uut4|dac_flagR   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.047     ; 2.908      ;
; -1.941 ; dac_controller:uut4|dac_cntR[2]                                                                                    ; dac_controller:uut4|dac_cntR[1] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.036     ; 2.892      ;
; -1.941 ; dac_controller:uut4|dac_cntR[2]                                                                                    ; dac_controller:uut4|dac_cntR[3] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.036     ; 2.892      ;
; -1.940 ; dac_controller:uut4|dac_cntR[0]                                                                                    ; dac_controller:uut4|dac_cntR[5] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.036     ; 2.891      ;
; -1.940 ; dac_controller:uut4|dac_cntR[0]                                                                                    ; dac_controller:uut4|dac_cntR[0] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.036     ; 2.891      ;
; -1.940 ; dac_controller:uut4|dac_cntR[0]                                                                                    ; dac_controller:uut4|dac_cntR[2] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.036     ; 2.891      ;
; -1.923 ; dac_controller:uut4|dac_cntR[1]                                                                                    ; dac_controller:uut4|dac_cntR[4] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.038     ; 2.872      ;
; -1.903 ; dac_controller:uut4|dac_cntR[3]                                                                                    ; dac_controller:uut4|dac_flagR   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.038     ; 2.852      ;
; -1.903 ; dac_controller:uut4|dac_cntR[3]                                                                                    ; dac_controller:uut4|dac_flagL   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.038     ; 2.852      ;
; -1.902 ; dac_controller:uut4|dac_cntL[2]                                                                                    ; dac_controller:uut4|dac_flagR   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.047     ; 2.842      ;
; -1.902 ; dac_controller:uut4|dac_cntL[2]                                                                                    ; dac_controller:uut4|dac_flagL   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.047     ; 2.842      ;
; -1.893 ; dac_controller:uut4|lrck_dac_cnt[8]                                                                                ; dac_controller:uut4|dac_flagL   ; uut5|altpll_component|auto_generated|pll1|clk[0] ; dac_controller:uut4|delay_flag ; 0.001        ; 1.826      ; 3.627      ;
; -1.886 ; dac_controller:uut4|dac_cntL[3]                                                                                    ; dac_controller:uut4|dac_flagR   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.039     ; 2.834      ;
; -1.886 ; dac_controller:uut4|dac_cntL[3]                                                                                    ; dac_controller:uut4|dac_flagL   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.039     ; 2.834      ;
; -1.882 ; dac_controller:uut4|dac_cntR[4]                                                                                    ; dac_controller:uut4|dac_cntR[4] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.036     ; 2.833      ;
; -1.882 ; dac_controller:uut4|dac_cntR[0]                                                                                    ; dac_controller:uut4|dac_cntR[1] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.036     ; 2.833      ;
; -1.882 ; dac_controller:uut4|dac_cntR[0]                                                                                    ; dac_controller:uut4|dac_cntR[3] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.036     ; 2.833      ;
; -1.879 ; dac_controller:uut4|dac_flagR                                                                                      ; dac_controller:uut4|sdata_dac   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.035     ; 2.831      ;
; -1.878 ; dac_controller:uut4|dac_cntL[4]                                                                                    ; dac_controller:uut4|dac_flagR   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.039     ; 2.826      ;
; -1.878 ; dac_controller:uut4|dac_cntL[4]                                                                                    ; dac_controller:uut4|dac_flagL   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.039     ; 2.826      ;
; -1.863 ; dac_controller:uut4|dac_cntL[0]                                                                                    ; dac_controller:uut4|dac_flagR   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.047     ; 2.803      ;
; -1.863 ; dac_controller:uut4|dac_cntL[0]                                                                                    ; dac_controller:uut4|dac_flagL   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.047     ; 2.803      ;
; -1.846 ; dac_controller:uut4|dac_cntL[1]                                                                                    ; dac_controller:uut4|dac_cntL[2] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.028     ; 2.805      ;
; -1.846 ; dac_controller:uut4|dac_cntL[1]                                                                                    ; dac_controller:uut4|dac_cntL[0] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.028     ; 2.805      ;
; -1.846 ; dac_controller:uut4|dac_cntL[1]                                                                                    ; dac_controller:uut4|dac_cntL[5] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.028     ; 2.805      ;
; -1.844 ; dac_controller:uut4|dac_cntR[2]                                                                                    ; dac_controller:uut4|dac_cntR[4] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.038     ; 2.793      ;
; -1.842 ; dac_controller:uut4|dac_cntR[5]                                                                                    ; dac_controller:uut4|dac_flagR   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.038     ; 2.791      ;
; -1.842 ; dac_controller:uut4|dac_cntR[5]                                                                                    ; dac_controller:uut4|dac_flagL   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.038     ; 2.791      ;
; -1.832 ; dac_controller:uut4|lrck_dac_cnt[8]                                                                                ; dac_controller:uut4|dac_cntL[1] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; dac_controller:uut4|delay_flag ; 0.001        ; 1.829      ; 3.569      ;
; -1.832 ; dac_controller:uut4|lrck_dac_cnt[8]                                                                                ; dac_controller:uut4|dac_cntL[4] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; dac_controller:uut4|delay_flag ; 0.001        ; 1.829      ; 3.569      ;
; -1.828 ; dac_controller:uut4|lrck_dac_cnt[8]                                                                                ; dac_controller:uut4|dac_cntL[3] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; dac_controller:uut4|delay_flag ; 0.001        ; 1.829      ; 3.565      ;
; -1.822 ; dac_controller:uut4|dac_cntL[5]                                                                                    ; dac_controller:uut4|dac_cntL[5] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.036     ; 2.773      ;
; -1.822 ; dac_controller:uut4|dac_cntL[5]                                                                                    ; dac_controller:uut4|dac_cntL[2] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 1.000        ; -0.036     ; 2.773      ;
+--------+--------------------------------------------------------------------------------------------------------------------+---------------------------------+--------------------------------------------------+--------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                                                                                                                   ;
+--------+-------------------------------+--------------------------------------------------------------------------------------------------------------------+--------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                                                                                                            ; Launch Clock                   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+--------------------------------------------------------------------------------------------------------------------+--------------------------------+-------------+--------------+------------+------------+
; -1.159 ; rom_data_tri:uut1|addr_chR[7] ; rom_array_sync:uut3|altsyncram:altsyncram_component|altsyncram_fhc1:auto_generated|ram_block1a0~porta_address_reg0 ; dac_controller:uut4|delay_flag ; clk         ; 0.500        ; -1.055     ; 0.603      ;
; -1.158 ; rom_data_tri:uut1|addr_chR[6] ; rom_array_sync:uut3|altsyncram:altsyncram_component|altsyncram_fhc1:auto_generated|ram_block1a0~porta_address_reg0 ; dac_controller:uut4|delay_flag ; clk         ; 0.500        ; -1.055     ; 0.602      ;
; -1.143 ; rom_data_tri:uut1|addr_chR[4] ; rom_array_sync:uut3|altsyncram:altsyncram_component|altsyncram_fhc1:auto_generated|ram_block1a0~porta_address_reg0 ; dac_controller:uut4|delay_flag ; clk         ; 0.500        ; -1.055     ; 0.587      ;
; -1.128 ; rom_data_tri:uut1|addr_chR[5] ; rom_array_sync:uut3|altsyncram:altsyncram_component|altsyncram_fhc1:auto_generated|ram_block1a0~porta_address_reg0 ; dac_controller:uut4|delay_flag ; clk         ; 0.500        ; -1.055     ; 0.572      ;
; -1.125 ; rom_data_tri:uut1|addr_chR[1] ; rom_array_sync:uut3|altsyncram:altsyncram_component|altsyncram_fhc1:auto_generated|ram_block1a0~porta_address_reg0 ; dac_controller:uut4|delay_flag ; clk         ; 0.500        ; -1.055     ; 0.569      ;
; -1.119 ; rom_data_tri:uut1|addr_chR[2] ; rom_array_sync:uut3|altsyncram:altsyncram_component|altsyncram_fhc1:auto_generated|ram_block1a0~porta_address_reg0 ; dac_controller:uut4|delay_flag ; clk         ; 0.500        ; -1.055     ; 0.563      ;
; -1.118 ; rom_data_tri:uut1|addr_chR[3] ; rom_array_sync:uut3|altsyncram:altsyncram_component|altsyncram_fhc1:auto_generated|ram_block1a0~porta_address_reg0 ; dac_controller:uut4|delay_flag ; clk         ; 0.500        ; -1.055     ; 0.562      ;
; -0.460 ; rom_data_tri:uut1|addr_chL[7] ; rom_array_sync:uut2|altsyncram:altsyncram_component|altsyncram_fhc1:auto_generated|ram_block1a0~porta_address_reg0 ; dac_controller:uut4|delay_flag ; clk         ; 1.000        ; -0.860     ; 0.599      ;
; -0.459 ; rom_data_tri:uut1|addr_chL[0] ; rom_array_sync:uut2|altsyncram:altsyncram_component|altsyncram_fhc1:auto_generated|ram_block1a0~porta_address_reg0 ; dac_controller:uut4|delay_flag ; clk         ; 1.000        ; -0.860     ; 0.598      ;
; -0.453 ; rom_data_tri:uut1|addr_chL[4] ; rom_array_sync:uut2|altsyncram:altsyncram_component|altsyncram_fhc1:auto_generated|ram_block1a0~porta_address_reg0 ; dac_controller:uut4|delay_flag ; clk         ; 1.000        ; -0.860     ; 0.592      ;
; -0.450 ; rom_data_tri:uut1|addr_chL[2] ; rom_array_sync:uut2|altsyncram:altsyncram_component|altsyncram_fhc1:auto_generated|ram_block1a0~porta_address_reg0 ; dac_controller:uut4|delay_flag ; clk         ; 1.000        ; -0.860     ; 0.589      ;
; -0.448 ; rom_data_tri:uut1|addr_chL[6] ; rom_array_sync:uut2|altsyncram:altsyncram_component|altsyncram_fhc1:auto_generated|ram_block1a0~porta_address_reg0 ; dac_controller:uut4|delay_flag ; clk         ; 1.000        ; -0.860     ; 0.587      ;
; -0.439 ; rom_data_tri:uut1|addr_chL[1] ; rom_array_sync:uut2|altsyncram:altsyncram_component|altsyncram_fhc1:auto_generated|ram_block1a0~porta_address_reg0 ; dac_controller:uut4|delay_flag ; clk         ; 1.000        ; -0.860     ; 0.578      ;
; -0.430 ; rom_data_tri:uut1|addr_chL[3] ; rom_array_sync:uut2|altsyncram:altsyncram_component|altsyncram_fhc1:auto_generated|ram_block1a0~porta_address_reg0 ; dac_controller:uut4|delay_flag ; clk         ; 1.000        ; -0.860     ; 0.569      ;
; -0.428 ; rom_data_tri:uut1|addr_chL[5] ; rom_array_sync:uut2|altsyncram:altsyncram_component|altsyncram_fhc1:auto_generated|ram_block1a0~porta_address_reg0 ; dac_controller:uut4|delay_flag ; clk         ; 1.000        ; -0.860     ; 0.567      ;
+--------+-------------------------------+--------------------------------------------------------------------------------------------------------------------+--------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'uut5|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                     ;
+---------+-------------------------------------+-------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; Slack   ; From Node                           ; To Node                             ; Launch Clock                                     ; Latch Clock                                      ; Relationship ; Clock Skew ; Data Delay ;
+---------+-------------------------------------+-------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; -0.545  ; dac_controller:uut4|delay_flag      ; dac_controller:uut4|delay_flag      ; dac_controller:uut4|delay_flag                   ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -0.238     ; 0.350      ;
; -0.527  ; dac_controller:uut4|delay_flag      ; dac_controller:uut4|delay_flag      ; dac_controller:uut4|delay_flag                   ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -0.238     ; 0.332      ;
; 150.951 ; dac_controller:uut4|lrck_dac_cnt[0] ; dac_controller:uut4|lrck_dac_cnt[8] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 152.577      ; -0.237     ; 1.376      ;
; 151.147 ; dac_controller:uut4|lrck_dac_cnt[2] ; dac_controller:uut4|lrck_dac_cnt[8] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 152.577      ; -0.036     ; 1.381      ;
; 151.161 ; dac_controller:uut4|lrck_dac_cnt[1] ; dac_controller:uut4|lrck_dac_cnt[8] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 152.577      ; -0.036     ; 1.367      ;
; 151.218 ; dac_controller:uut4|lrck_dac_cnt[4] ; dac_controller:uut4|lrck_dac_cnt[8] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 152.577      ; -0.036     ; 1.310      ;
; 151.228 ; dac_controller:uut4|lrck_dac_cnt[3] ; dac_controller:uut4|lrck_dac_cnt[8] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 152.577      ; -0.036     ; 1.300      ;
; 151.286 ; dac_controller:uut4|lrck_dac_cnt[6] ; dac_controller:uut4|lrck_dac_cnt[8] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 152.577      ; -0.036     ; 1.242      ;
; 151.296 ; dac_controller:uut4|lrck_dac_cnt[5] ; dac_controller:uut4|lrck_dac_cnt[8] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 152.577      ; -0.036     ; 1.232      ;
; 151.351 ; dac_controller:uut4|delay_cnt[3]    ; dac_controller:uut4|delay_flag      ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 152.577      ; -0.037     ; 1.176      ;
; 151.364 ; dac_controller:uut4|lrck_dac_cnt[7] ; dac_controller:uut4|lrck_dac_cnt[8] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 152.577      ; -0.036     ; 1.164      ;
; 151.404 ; dac_controller:uut4|lrck_dac_cnt[0] ; dac_controller:uut4|lrck_dac_cnt[7] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 152.577      ; -0.237     ; 0.923      ;
; 151.437 ; dac_controller:uut4|lrck_dac_cnt[0] ; dac_controller:uut4|lrck_dac_cnt[6] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 152.577      ; -0.237     ; 0.890      ;
; 151.439 ; dac_controller:uut4|sclk_dac_cnt[0] ; dac_controller:uut4|sclk_dac_cnt[2] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 152.577      ; -0.037     ; 1.088      ;
; 151.451 ; dac_controller:uut4|delay_cnt[3]    ; dac_controller:uut4|delay_cnt[4]    ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 152.577      ; -0.037     ; 1.076      ;
; 151.451 ; dac_controller:uut4|delay_cnt[3]    ; dac_controller:uut4|delay_cnt[1]    ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 152.577      ; -0.037     ; 1.076      ;
; 151.451 ; dac_controller:uut4|delay_cnt[3]    ; dac_controller:uut4|delay_cnt[3]    ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 152.577      ; -0.037     ; 1.076      ;
; 151.451 ; dac_controller:uut4|delay_cnt[3]    ; dac_controller:uut4|delay_cnt[2]    ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 152.577      ; -0.037     ; 1.076      ;
; 151.451 ; dac_controller:uut4|delay_cnt[3]    ; dac_controller:uut4|delay_cnt[0]    ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 152.577      ; -0.037     ; 1.076      ;
; 151.459 ; dac_controller:uut4|delay_cnt[0]    ; dac_controller:uut4|delay_flag      ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 152.577      ; -0.037     ; 1.068      ;
; 151.472 ; dac_controller:uut4|lrck_dac_cnt[0] ; dac_controller:uut4|lrck_dac_cnt[5] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 152.577      ; -0.237     ; 0.855      ;
; 151.477 ; dac_controller:uut4|delay_cnt[2]    ; dac_controller:uut4|delay_flag      ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 152.577      ; -0.037     ; 1.050      ;
; 151.505 ; dac_controller:uut4|lrck_dac_cnt[0] ; dac_controller:uut4|lrck_dac_cnt[4] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 152.577      ; -0.237     ; 0.822      ;
; 151.513 ; dac_controller:uut4|delay_cnt[0]    ; dac_controller:uut4|delay_cnt[0]    ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 152.577      ; -0.037     ; 1.014      ;
; 151.513 ; dac_controller:uut4|delay_cnt[0]    ; dac_controller:uut4|delay_cnt[2]    ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 152.577      ; -0.037     ; 1.014      ;
; 151.513 ; dac_controller:uut4|delay_cnt[0]    ; dac_controller:uut4|delay_cnt[4]    ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 152.577      ; -0.037     ; 1.014      ;
; 151.513 ; dac_controller:uut4|delay_cnt[0]    ; dac_controller:uut4|delay_cnt[1]    ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 152.577      ; -0.037     ; 1.014      ;
; 151.513 ; dac_controller:uut4|delay_cnt[0]    ; dac_controller:uut4|delay_cnt[3]    ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 152.577      ; -0.037     ; 1.014      ;
; 151.530 ; dac_controller:uut4|lrck_dac_cnt[8] ; dac_controller:uut4|lrck_dac_cnt[8] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 152.577      ; -0.036     ; 0.998      ;
; 151.540 ; dac_controller:uut4|lrck_dac_cnt[0] ; dac_controller:uut4|lrck_dac_cnt[3] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 152.577      ; -0.237     ; 0.787      ;
; 151.551 ; dac_controller:uut4|delay_cnt[1]    ; dac_controller:uut4|delay_flag      ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 152.577      ; -0.037     ; 0.976      ;
; 151.569 ; dac_controller:uut4|lrck_dac_cnt[2] ; dac_controller:uut4|lrck_dac_cnt[7] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 152.577      ; -0.036     ; 0.959      ;
; 151.573 ; dac_controller:uut4|lrck_dac_cnt[0] ; dac_controller:uut4|lrck_dac_cnt[2] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 152.577      ; -0.237     ; 0.754      ;
; 151.577 ; dac_controller:uut4|delay_cnt[2]    ; dac_controller:uut4|delay_cnt[0]    ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 152.577      ; -0.037     ; 0.950      ;
; 151.577 ; dac_controller:uut4|delay_cnt[2]    ; dac_controller:uut4|delay_cnt[2]    ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 152.577      ; -0.037     ; 0.950      ;
; 151.577 ; dac_controller:uut4|delay_cnt[2]    ; dac_controller:uut4|delay_cnt[1]    ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 152.577      ; -0.037     ; 0.950      ;
; 151.577 ; dac_controller:uut4|delay_cnt[2]    ; dac_controller:uut4|delay_cnt[4]    ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 152.577      ; -0.037     ; 0.950      ;
; 151.577 ; dac_controller:uut4|delay_cnt[2]    ; dac_controller:uut4|delay_cnt[3]    ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 152.577      ; -0.037     ; 0.950      ;
; 151.617 ; dac_controller:uut4|lrck_dac_cnt[1] ; dac_controller:uut4|lrck_dac_cnt[7] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 152.577      ; -0.036     ; 0.911      ;
; 151.629 ; dac_controller:uut4|delay_cnt[1]    ; dac_controller:uut4|delay_cnt[4]    ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 152.577      ; -0.037     ; 0.898      ;
; 151.633 ; dac_controller:uut4|lrck_dac_cnt[2] ; dac_controller:uut4|lrck_dac_cnt[6] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 152.577      ; -0.036     ; 0.895      ;
; 151.637 ; dac_controller:uut4|lrck_dac_cnt[2] ; dac_controller:uut4|lrck_dac_cnt[5] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 152.577      ; -0.036     ; 0.891      ;
; 151.640 ; dac_controller:uut4|lrck_dac_cnt[4] ; dac_controller:uut4|lrck_dac_cnt[7] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 152.577      ; -0.036     ; 0.888      ;
; 151.647 ; dac_controller:uut4|lrck_dac_cnt[1] ; dac_controller:uut4|lrck_dac_cnt[6] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 152.577      ; -0.036     ; 0.881      ;
; 151.651 ; dac_controller:uut4|delay_cnt[1]    ; dac_controller:uut4|delay_cnt[0]    ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 152.577      ; -0.037     ; 0.876      ;
; 151.651 ; dac_controller:uut4|delay_cnt[1]    ; dac_controller:uut4|delay_cnt[2]    ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 152.577      ; -0.037     ; 0.876      ;
; 151.651 ; dac_controller:uut4|delay_cnt[1]    ; dac_controller:uut4|delay_cnt[3]    ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 152.577      ; -0.037     ; 0.876      ;
; 151.651 ; dac_controller:uut4|delay_cnt[1]    ; dac_controller:uut4|delay_cnt[1]    ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 152.577      ; -0.037     ; 0.876      ;
; 151.666 ; dac_controller:uut4|sclk_dac_cnt[2] ; dac_controller:uut4|sclk_dac_cnt[2] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 152.577      ; -0.036     ; 0.862      ;
; 151.674 ; dac_controller:uut4|lrck_dac_cnt[0] ; dac_controller:uut4|lrck_dac_cnt[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 152.577      ; -0.044     ; 0.846      ;
; 151.684 ; dac_controller:uut4|lrck_dac_cnt[3] ; dac_controller:uut4|lrck_dac_cnt[7] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 152.577      ; -0.036     ; 0.844      ;
; 151.685 ; dac_controller:uut4|lrck_dac_cnt[1] ; dac_controller:uut4|lrck_dac_cnt[5] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 152.577      ; -0.036     ; 0.843      ;
; 151.701 ; dac_controller:uut4|lrck_dac_cnt[2] ; dac_controller:uut4|lrck_dac_cnt[4] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 152.577      ; -0.036     ; 0.827      ;
; 151.704 ; dac_controller:uut4|lrck_dac_cnt[4] ; dac_controller:uut4|lrck_dac_cnt[6] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 152.577      ; -0.036     ; 0.824      ;
; 151.705 ; dac_controller:uut4|lrck_dac_cnt[2] ; dac_controller:uut4|lrck_dac_cnt[3] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 152.577      ; -0.036     ; 0.823      ;
; 151.708 ; dac_controller:uut4|lrck_dac_cnt[4] ; dac_controller:uut4|lrck_dac_cnt[5] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 152.577      ; -0.036     ; 0.820      ;
; 151.708 ; dac_controller:uut4|lrck_dac_cnt[6] ; dac_controller:uut4|lrck_dac_cnt[7] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 152.577      ; -0.036     ; 0.820      ;
; 151.714 ; dac_controller:uut4|lrck_dac_cnt[3] ; dac_controller:uut4|lrck_dac_cnt[6] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 152.577      ; -0.036     ; 0.814      ;
; 151.715 ; dac_controller:uut4|lrck_dac_cnt[1] ; dac_controller:uut4|lrck_dac_cnt[4] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 152.577      ; -0.036     ; 0.813      ;
; 151.716 ; dac_controller:uut4|sclk_dac_cnt[1] ; dac_controller:uut4|sclk_dac_cnt[2] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 152.577      ; -0.036     ; 0.812      ;
; 151.749 ; dac_controller:uut4|delay_cnt[4]    ; dac_controller:uut4|delay_cnt[2]    ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 152.577      ; -0.037     ; 0.778      ;
; 151.749 ; dac_controller:uut4|delay_cnt[4]    ; dac_controller:uut4|delay_cnt[4]    ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 152.577      ; -0.037     ; 0.778      ;
; 151.749 ; dac_controller:uut4|delay_cnt[4]    ; dac_controller:uut4|delay_cnt[3]    ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 152.577      ; -0.037     ; 0.778      ;
; 151.749 ; dac_controller:uut4|delay_cnt[4]    ; dac_controller:uut4|delay_cnt[0]    ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 152.577      ; -0.037     ; 0.778      ;
; 151.749 ; dac_controller:uut4|delay_cnt[4]    ; dac_controller:uut4|delay_cnt[1]    ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 152.577      ; -0.037     ; 0.778      ;
; 151.752 ; dac_controller:uut4|lrck_dac_cnt[3] ; dac_controller:uut4|lrck_dac_cnt[5] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 152.577      ; -0.036     ; 0.776      ;
; 151.752 ; dac_controller:uut4|lrck_dac_cnt[5] ; dac_controller:uut4|lrck_dac_cnt[7] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 152.577      ; -0.036     ; 0.776      ;
; 151.753 ; dac_controller:uut4|lrck_dac_cnt[1] ; dac_controller:uut4|lrck_dac_cnt[3] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 152.577      ; -0.036     ; 0.775      ;
; 151.755 ; dac_controller:uut4|sclk_dac_cnt[0] ; dac_controller:uut4|sclk_dac_cnt[1] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 152.577      ; -0.037     ; 0.772      ;
; 151.775 ; dac_controller:uut4|lrck_dac_cnt[0] ; dac_controller:uut4|lrck_dac_cnt[1] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 152.577      ; -0.237     ; 0.552      ;
; 151.782 ; dac_controller:uut4|lrck_dac_cnt[3] ; dac_controller:uut4|lrck_dac_cnt[4] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 152.577      ; -0.036     ; 0.746      ;
; 151.782 ; dac_controller:uut4|lrck_dac_cnt[5] ; dac_controller:uut4|lrck_dac_cnt[6] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 152.577      ; -0.036     ; 0.746      ;
; 151.783 ; dac_controller:uut4|lrck_dac_cnt[1] ; dac_controller:uut4|lrck_dac_cnt[2] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 152.577      ; -0.036     ; 0.745      ;
; 151.886 ; dac_controller:uut4|delay_cnt[4]    ; dac_controller:uut4|delay_flag      ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 152.577      ; -0.037     ; 0.641      ;
; 151.988 ; dac_controller:uut4|lrck_dac_cnt[3] ; dac_controller:uut4|lrck_dac_cnt[3] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 152.577      ; -0.036     ; 0.540      ;
; 151.988 ; dac_controller:uut4|lrck_dac_cnt[7] ; dac_controller:uut4|lrck_dac_cnt[7] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 152.577      ; -0.036     ; 0.540      ;
; 151.988 ; dac_controller:uut4|lrck_dac_cnt[5] ; dac_controller:uut4|lrck_dac_cnt[5] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 152.577      ; -0.036     ; 0.540      ;
; 151.989 ; dac_controller:uut4|lrck_dac_cnt[1] ; dac_controller:uut4|lrck_dac_cnt[1] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 152.577      ; -0.036     ; 0.539      ;
; 151.998 ; dac_controller:uut4|lrck_dac_cnt[2] ; dac_controller:uut4|lrck_dac_cnt[2] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 152.577      ; -0.036     ; 0.530      ;
; 152.000 ; dac_controller:uut4|lrck_dac_cnt[4] ; dac_controller:uut4|lrck_dac_cnt[4] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 152.577      ; -0.036     ; 0.528      ;
; 152.000 ; dac_controller:uut4|lrck_dac_cnt[6] ; dac_controller:uut4|lrck_dac_cnt[6] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 152.577      ; -0.036     ; 0.528      ;
; 152.168 ; dac_controller:uut4|sclk_dac_cnt[0] ; dac_controller:uut4|sclk_dac_cnt[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 152.577      ; -0.037     ; 0.359      ;
; 152.169 ; dac_controller:uut4|sclk_dac_cnt[1] ; dac_controller:uut4|sclk_dac_cnt[1] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 152.577      ; -0.036     ; 0.359      ;
+---------+-------------------------------------+-------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'dac_controller:uut4|delay_flag'                                                                                                                                                 ;
+--------+-------------------------------------+---------------------------------+--------------------------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                         ; Launch Clock                                     ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+---------------------------------+--------------------------------------------------+--------------------------------+--------------+------------+------------+
; -0.051 ; dac_controller:uut4|lrck_dac_cnt[8] ; dac_controller:uut4|sdata_dac   ; uut5|altpll_component|auto_generated|pll1|clk[0] ; dac_controller:uut4|delay_flag ; 0.000        ; 2.119      ; 2.222      ;
; 0.187  ; dac_controller:uut4|dac_cntL[1]     ; dac_controller:uut4|dac_cntL[1] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; dac_controller:uut4|dac_cntL[4]     ; dac_controller:uut4|dac_cntL[4] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; dac_controller:uut4|dac_cntR[3]     ; dac_controller:uut4|dac_cntR[3] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; dac_controller:uut4|dac_cntL[3]     ; dac_controller:uut4|dac_cntL[3] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; dac_controller:uut4|dac_cntR[4]     ; dac_controller:uut4|dac_cntR[4] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; dac_controller:uut4|dac_cntR[1]     ; dac_controller:uut4|dac_cntR[1] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.036      ; 0.307      ;
; 0.202  ; rom_data_tri:uut1|addr_chR[7]       ; rom_data_tri:uut1|addr_chR[7]   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.039      ; 0.325      ;
; 0.205  ; rom_data_tri:uut1|addr_chL[7]       ; rom_data_tri:uut1|addr_chL[7]   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.036      ; 0.325      ;
; 0.210  ; dac_controller:uut4|dac_cntL[5]     ; dac_controller:uut4|dac_cntL[5] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.036      ; 0.330      ;
; 0.302  ; rom_data_tri:uut1|addr_chR[6]       ; rom_data_tri:uut1|addr_chR[6]   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.039      ; 0.425      ;
; 0.303  ; rom_data_tri:uut1|addr_chR[2]       ; rom_data_tri:uut1|addr_chR[2]   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.039      ; 0.426      ;
; 0.304  ; rom_data_tri:uut1|addr_chR[3]       ; rom_data_tri:uut1|addr_chR[3]   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.039      ; 0.427      ;
; 0.304  ; rom_data_tri:uut1|addr_chR[4]       ; rom_data_tri:uut1|addr_chR[4]   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.039      ; 0.427      ;
; 0.305  ; rom_data_tri:uut1|addr_chL[1]       ; rom_data_tri:uut1|addr_chL[1]   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.036      ; 0.425      ;
; 0.305  ; rom_data_tri:uut1|addr_chR[5]       ; rom_data_tri:uut1|addr_chR[5]   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.039      ; 0.428      ;
; 0.306  ; dac_controller:uut4|dac_cntR[5]     ; dac_controller:uut4|dac_cntR[5] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.036      ; 0.426      ;
; 0.306  ; rom_data_tri:uut1|addr_chL[3]       ; rom_data_tri:uut1|addr_chL[3]   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.036      ; 0.426      ;
; 0.306  ; rom_data_tri:uut1|addr_chL[6]       ; rom_data_tri:uut1|addr_chL[6]   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.036      ; 0.426      ;
; 0.307  ; rom_data_tri:uut1|addr_chL[5]       ; rom_data_tri:uut1|addr_chL[5]   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.036      ; 0.427      ;
; 0.307  ; rom_data_tri:uut1|addr_chL[2]       ; rom_data_tri:uut1|addr_chL[2]   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.036      ; 0.427      ;
; 0.308  ; rom_data_tri:uut1|addr_chL[4]       ; rom_data_tri:uut1|addr_chL[4]   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.036      ; 0.428      ;
; 0.312  ; rom_data_tri:uut1|addr_chR[1]       ; rom_data_tri:uut1|addr_chR[1]   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.039      ; 0.435      ;
; 0.315  ; rom_data_tri:uut1|addr_chL[0]       ; rom_data_tri:uut1|addr_chL[0]   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.036      ; 0.435      ;
; 0.322  ; dac_controller:uut4|dac_cntL[0]     ; dac_controller:uut4|dac_cntL[0] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.036      ; 0.442      ;
; 0.323  ; dac_controller:uut4|dac_cntL[2]     ; dac_controller:uut4|dac_cntL[2] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.036      ; 0.443      ;
; 0.333  ; dac_controller:uut4|dac_cntR[2]     ; dac_controller:uut4|dac_cntR[2] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.036      ; 0.453      ;
; 0.347  ; dac_controller:uut4|dac_cntR[0]     ; dac_controller:uut4|dac_cntR[0] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.036      ; 0.467      ;
; 0.451  ; rom_data_tri:uut1|addr_chR[6]       ; rom_data_tri:uut1|addr_chR[7]   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.039      ; 0.574      ;
; 0.452  ; rom_data_tri:uut1|addr_chR[2]       ; rom_data_tri:uut1|addr_chR[3]   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.039      ; 0.575      ;
; 0.453  ; rom_data_tri:uut1|addr_chR[4]       ; rom_data_tri:uut1|addr_chR[5]   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.039      ; 0.576      ;
; 0.454  ; rom_data_tri:uut1|addr_chL[1]       ; rom_data_tri:uut1|addr_chL[2]   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.036      ; 0.574      ;
; 0.455  ; rom_data_tri:uut1|addr_chL[3]       ; rom_data_tri:uut1|addr_chL[4]   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.036      ; 0.575      ;
; 0.456  ; rom_data_tri:uut1|addr_chL[5]       ; rom_data_tri:uut1|addr_chL[6]   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.036      ; 0.576      ;
; 0.461  ; rom_data_tri:uut1|addr_chR[1]       ; rom_data_tri:uut1|addr_chR[2]   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.039      ; 0.584      ;
; 0.462  ; rom_data_tri:uut1|addr_chR[3]       ; rom_data_tri:uut1|addr_chR[4]   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.039      ; 0.585      ;
; 0.463  ; rom_data_tri:uut1|addr_chR[5]       ; rom_data_tri:uut1|addr_chR[6]   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.039      ; 0.586      ;
; 0.464  ; rom_data_tri:uut1|addr_chR[1]       ; rom_data_tri:uut1|addr_chR[3]   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.039      ; 0.587      ;
; 0.464  ; rom_data_tri:uut1|addr_chL[6]       ; rom_data_tri:uut1|addr_chL[7]   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.036      ; 0.584      ;
; 0.464  ; rom_data_tri:uut1|addr_chL[0]       ; rom_data_tri:uut1|addr_chL[1]   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.036      ; 0.584      ;
; 0.465  ; rom_data_tri:uut1|addr_chR[3]       ; rom_data_tri:uut1|addr_chR[5]   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.039      ; 0.588      ;
; 0.465  ; rom_data_tri:uut1|addr_chL[2]       ; rom_data_tri:uut1|addr_chL[3]   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.036      ; 0.585      ;
; 0.466  ; rom_data_tri:uut1|addr_chR[5]       ; rom_data_tri:uut1|addr_chR[7]   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.039      ; 0.589      ;
; 0.466  ; rom_data_tri:uut1|addr_chL[4]       ; rom_data_tri:uut1|addr_chL[5]   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.036      ; 0.586      ;
; 0.467  ; rom_data_tri:uut1|addr_chL[0]       ; rom_data_tri:uut1|addr_chL[2]   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.036      ; 0.587      ;
; 0.468  ; rom_data_tri:uut1|addr_chL[2]       ; rom_data_tri:uut1|addr_chL[4]   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.036      ; 0.588      ;
; 0.469  ; rom_data_tri:uut1|addr_chL[4]       ; rom_data_tri:uut1|addr_chL[6]   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.036      ; 0.589      ;
; 0.472  ; dac_controller:uut4|dac_cntL[0]     ; dac_controller:uut4|dac_cntL[2] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.036      ; 0.592      ;
; 0.478  ; dac_controller:uut4|dac_cntR[1]     ; dac_controller:uut4|dac_cntR[2] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.036      ; 0.598      ;
; 0.497  ; dac_controller:uut4|dac_cntR[0]     ; dac_controller:uut4|dac_cntR[2] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.036      ; 0.617      ;
; 0.515  ; rom_data_tri:uut1|addr_chR[2]       ; rom_data_tri:uut1|addr_chR[4]   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.039      ; 0.638      ;
; 0.516  ; rom_data_tri:uut1|addr_chR[4]       ; rom_data_tri:uut1|addr_chR[6]   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.039      ; 0.639      ;
; 0.517  ; rom_data_tri:uut1|addr_chL[1]       ; rom_data_tri:uut1|addr_chL[3]   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.036      ; 0.637      ;
; 0.518  ; rom_data_tri:uut1|addr_chR[2]       ; rom_data_tri:uut1|addr_chR[5]   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.039      ; 0.641      ;
; 0.518  ; rom_data_tri:uut1|addr_chL[3]       ; rom_data_tri:uut1|addr_chL[5]   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.036      ; 0.638      ;
; 0.519  ; rom_data_tri:uut1|addr_chR[4]       ; rom_data_tri:uut1|addr_chR[7]   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.039      ; 0.642      ;
; 0.519  ; rom_data_tri:uut1|addr_chL[5]       ; rom_data_tri:uut1|addr_chL[7]   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.036      ; 0.639      ;
; 0.520  ; rom_data_tri:uut1|addr_chL[1]       ; rom_data_tri:uut1|addr_chL[4]   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.036      ; 0.640      ;
; 0.521  ; rom_data_tri:uut1|addr_chL[3]       ; rom_data_tri:uut1|addr_chL[6]   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.036      ; 0.641      ;
; 0.527  ; rom_data_tri:uut1|addr_chR[1]       ; rom_data_tri:uut1|addr_chR[4]   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.039      ; 0.650      ;
; 0.528  ; rom_data_tri:uut1|addr_chR[3]       ; rom_data_tri:uut1|addr_chR[6]   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.039      ; 0.651      ;
; 0.530  ; rom_data_tri:uut1|addr_chR[1]       ; rom_data_tri:uut1|addr_chR[5]   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.039      ; 0.653      ;
; 0.530  ; rom_data_tri:uut1|addr_chL[0]       ; rom_data_tri:uut1|addr_chL[3]   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.036      ; 0.650      ;
; 0.531  ; rom_data_tri:uut1|addr_chR[3]       ; rom_data_tri:uut1|addr_chR[7]   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.039      ; 0.654      ;
; 0.531  ; rom_data_tri:uut1|addr_chL[2]       ; rom_data_tri:uut1|addr_chL[5]   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.036      ; 0.651      ;
; 0.532  ; rom_data_tri:uut1|addr_chL[4]       ; rom_data_tri:uut1|addr_chL[7]   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.036      ; 0.652      ;
; 0.533  ; rom_data_tri:uut1|addr_chL[0]       ; rom_data_tri:uut1|addr_chL[4]   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.036      ; 0.653      ;
; 0.534  ; rom_data_tri:uut1|addr_chL[2]       ; rom_data_tri:uut1|addr_chL[6]   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.036      ; 0.654      ;
; 0.541  ; dac_controller:uut4|dac_cntR[3]     ; dac_controller:uut4|dac_cntR[5] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.036      ; 0.661      ;
; 0.547  ; dac_controller:uut4|dac_cntL[2]     ; dac_controller:uut4|dac_cntL[5] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.036      ; 0.667      ;
; 0.550  ; dac_controller:uut4|dac_cntR[4]     ; dac_controller:uut4|dac_cntR[5] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.038      ; 0.672      ;
; 0.557  ; dac_controller:uut4|dac_cntR[2]     ; dac_controller:uut4|dac_cntR[5] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.036      ; 0.677      ;
; 0.581  ; rom_data_tri:uut1|addr_chR[2]       ; rom_data_tri:uut1|addr_chR[6]   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.039      ; 0.704      ;
; 0.583  ; rom_data_tri:uut1|addr_chL[1]       ; rom_data_tri:uut1|addr_chL[5]   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.036      ; 0.703      ;
; 0.584  ; rom_data_tri:uut1|addr_chR[2]       ; rom_data_tri:uut1|addr_chR[7]   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.039      ; 0.707      ;
; 0.584  ; rom_data_tri:uut1|addr_chL[3]       ; rom_data_tri:uut1|addr_chL[7]   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.036      ; 0.704      ;
; 0.586  ; rom_data_tri:uut1|addr_chL[1]       ; rom_data_tri:uut1|addr_chL[6]   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.036      ; 0.706      ;
; 0.593  ; rom_data_tri:uut1|addr_chR[1]       ; rom_data_tri:uut1|addr_chR[6]   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.039      ; 0.716      ;
; 0.596  ; rom_data_tri:uut1|addr_chR[1]       ; rom_data_tri:uut1|addr_chR[7]   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.039      ; 0.719      ;
; 0.596  ; rom_data_tri:uut1|addr_chL[0]       ; rom_data_tri:uut1|addr_chL[5]   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.036      ; 0.716      ;
; 0.597  ; rom_data_tri:uut1|addr_chL[2]       ; rom_data_tri:uut1|addr_chL[7]   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.036      ; 0.717      ;
; 0.599  ; rom_data_tri:uut1|addr_chL[0]       ; rom_data_tri:uut1|addr_chL[6]   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.036      ; 0.719      ;
; 0.601  ; dac_controller:uut4|dac_cntL[0]     ; dac_controller:uut4|dac_cntL[5] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.036      ; 0.721      ;
; 0.607  ; dac_controller:uut4|dac_cntR[1]     ; dac_controller:uut4|dac_cntR[5] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.036      ; 0.727      ;
; 0.626  ; dac_controller:uut4|dac_cntR[0]     ; dac_controller:uut4|dac_cntR[5] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.036      ; 0.746      ;
; 0.645  ; dac_controller:uut4|dac_cntR[2]     ; dac_controller:uut4|dac_cntR[3] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.036      ; 0.765      ;
; 0.649  ; rom_data_tri:uut1|addr_chL[1]       ; rom_data_tri:uut1|addr_chL[7]   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.036      ; 0.769      ;
; 0.649  ; dac_controller:uut4|dac_cntR[0]     ; dac_controller:uut4|dac_cntR[1] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.036      ; 0.769      ;
; 0.655  ; dac_controller:uut4|dac_cntR[0]     ; dac_controller:uut4|dac_cntR[4] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.034      ; 0.773      ;
; 0.662  ; rom_data_tri:uut1|addr_chL[0]       ; rom_data_tri:uut1|addr_chL[7]   ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.036      ; 0.782      ;
; 0.670  ; dac_controller:uut4|dac_cntL[1]     ; dac_controller:uut4|dac_cntL[4] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.036      ; 0.790      ;
; 0.671  ; dac_controller:uut4|dac_cntL[1]     ; dac_controller:uut4|dac_cntL[3] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.036      ; 0.791      ;
; 0.691  ; dac_controller:uut4|dac_cntL[4]     ; dac_controller:uut4|dac_cntL[5] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.044      ; 0.819      ;
; 0.695  ; dac_controller:uut4|dac_cntR[1]     ; dac_controller:uut4|dac_cntR[3] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.036      ; 0.815      ;
; 0.709  ; dac_controller:uut4|dac_cntL[1]     ; dac_controller:uut4|dac_cntL[2] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.044      ; 0.837      ;
; 0.714  ; dac_controller:uut4|dac_cntR[0]     ; dac_controller:uut4|dac_cntR[3] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.036      ; 0.834      ;
; 0.755  ; dac_controller:uut4|dac_cntL[3]     ; dac_controller:uut4|dac_cntL[5] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.044      ; 0.883      ;
; 0.799  ; dac_controller:uut4|dac_cntR[2]     ; dac_controller:uut4|dac_cntR[4] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.034      ; 0.917      ;
; 0.799  ; dac_controller:uut4|dac_cntL[0]     ; dac_controller:uut4|dac_cntL[3] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.028      ; 0.911      ;
; 0.799  ; dac_controller:uut4|dac_cntL[0]     ; dac_controller:uut4|dac_cntL[4] ; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag ; 0.000        ; 0.028      ; 0.911      ;
+--------+-------------------------------------+---------------------------------+--------------------------------------------------+--------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'uut5|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                    ;
+-------+-------------------------------------+-------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                           ; To Node                             ; Launch Clock                                     ; Latch Clock                                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------+-------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; 0.051 ; dac_controller:uut4|delay_flag      ; dac_controller:uut4|delay_flag      ; dac_controller:uut4|delay_flag                   ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.033     ; 0.307      ;
; 0.059 ; dac_controller:uut4|delay_flag      ; dac_controller:uut4|delay_flag      ; dac_controller:uut4|delay_flag                   ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.033     ; 0.315      ;
; 0.187 ; dac_controller:uut4|sclk_dac_cnt[1] ; dac_controller:uut4|sclk_dac_cnt[1] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.193 ; dac_controller:uut4|sclk_dac_cnt[0] ; dac_controller:uut4|sclk_dac_cnt[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.314      ;
; 0.293 ; dac_controller:uut4|lrck_dac_cnt[4] ; dac_controller:uut4|lrck_dac_cnt[4] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.413      ;
; 0.294 ; dac_controller:uut4|lrck_dac_cnt[6] ; dac_controller:uut4|lrck_dac_cnt[6] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.414      ;
; 0.294 ; dac_controller:uut4|lrck_dac_cnt[2] ; dac_controller:uut4|lrck_dac_cnt[2] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.414      ;
; 0.295 ; dac_controller:uut4|lrck_dac_cnt[3] ; dac_controller:uut4|lrck_dac_cnt[3] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.415      ;
; 0.295 ; dac_controller:uut4|lrck_dac_cnt[7] ; dac_controller:uut4|lrck_dac_cnt[7] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.415      ;
; 0.296 ; dac_controller:uut4|lrck_dac_cnt[5] ; dac_controller:uut4|lrck_dac_cnt[5] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.416      ;
; 0.299 ; dac_controller:uut4|lrck_dac_cnt[1] ; dac_controller:uut4|lrck_dac_cnt[1] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.419      ;
; 0.299 ; dac_controller:uut4|delay_cnt[2]    ; dac_controller:uut4|delay_cnt[2]    ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.420      ;
; 0.299 ; dac_controller:uut4|delay_cnt[1]    ; dac_controller:uut4|delay_cnt[1]    ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.420      ;
; 0.310 ; dac_controller:uut4|delay_cnt[4]    ; dac_controller:uut4|delay_cnt[4]    ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.431      ;
; 0.311 ; dac_controller:uut4|delay_cnt[0]    ; dac_controller:uut4|delay_cnt[0]    ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.432      ;
; 0.366 ; dac_controller:uut4|delay_cnt[3]    ; dac_controller:uut4|delay_cnt[3]    ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.487      ;
; 0.421 ; dac_controller:uut4|delay_cnt[4]    ; dac_controller:uut4|delay_flag      ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.541      ;
; 0.442 ; dac_controller:uut4|lrck_dac_cnt[4] ; dac_controller:uut4|lrck_dac_cnt[5] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.562      ;
; 0.443 ; dac_controller:uut4|lrck_dac_cnt[2] ; dac_controller:uut4|lrck_dac_cnt[3] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.563      ;
; 0.443 ; dac_controller:uut4|lrck_dac_cnt[6] ; dac_controller:uut4|lrck_dac_cnt[7] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.563      ;
; 0.448 ; dac_controller:uut4|delay_cnt[1]    ; dac_controller:uut4|delay_cnt[2]    ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.569      ;
; 0.452 ; dac_controller:uut4|lrck_dac_cnt[1] ; dac_controller:uut4|lrck_dac_cnt[2] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.572      ;
; 0.453 ; dac_controller:uut4|lrck_dac_cnt[3] ; dac_controller:uut4|lrck_dac_cnt[4] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.573      ;
; 0.454 ; dac_controller:uut4|lrck_dac_cnt[5] ; dac_controller:uut4|lrck_dac_cnt[6] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.574      ;
; 0.455 ; dac_controller:uut4|lrck_dac_cnt[1] ; dac_controller:uut4|lrck_dac_cnt[3] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.575      ;
; 0.456 ; dac_controller:uut4|lrck_dac_cnt[3] ; dac_controller:uut4|lrck_dac_cnt[5] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.576      ;
; 0.457 ; dac_controller:uut4|lrck_dac_cnt[5] ; dac_controller:uut4|lrck_dac_cnt[7] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.577      ;
; 0.457 ; dac_controller:uut4|delay_cnt[2]    ; dac_controller:uut4|delay_cnt[3]    ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.578      ;
; 0.458 ; dac_controller:uut4|delay_cnt[0]    ; dac_controller:uut4|delay_cnt[1]    ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.579      ;
; 0.460 ; dac_controller:uut4|delay_cnt[2]    ; dac_controller:uut4|delay_cnt[4]    ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.581      ;
; 0.461 ; dac_controller:uut4|delay_cnt[0]    ; dac_controller:uut4|delay_cnt[2]    ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.582      ;
; 0.502 ; dac_controller:uut4|lrck_dac_cnt[0] ; dac_controller:uut4|lrck_dac_cnt[1] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.157     ; 0.429      ;
; 0.505 ; dac_controller:uut4|lrck_dac_cnt[4] ; dac_controller:uut4|lrck_dac_cnt[6] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.625      ;
; 0.506 ; dac_controller:uut4|lrck_dac_cnt[2] ; dac_controller:uut4|lrck_dac_cnt[4] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.626      ;
; 0.508 ; dac_controller:uut4|lrck_dac_cnt[4] ; dac_controller:uut4|lrck_dac_cnt[7] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.628      ;
; 0.509 ; dac_controller:uut4|lrck_dac_cnt[2] ; dac_controller:uut4|lrck_dac_cnt[5] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.629      ;
; 0.511 ; dac_controller:uut4|delay_cnt[1]    ; dac_controller:uut4|delay_cnt[3]    ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.632      ;
; 0.514 ; dac_controller:uut4|delay_cnt[1]    ; dac_controller:uut4|delay_cnt[4]    ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.635      ;
; 0.515 ; dac_controller:uut4|delay_cnt[3]    ; dac_controller:uut4|delay_cnt[4]    ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.636      ;
; 0.518 ; dac_controller:uut4|lrck_dac_cnt[1] ; dac_controller:uut4|lrck_dac_cnt[4] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.638      ;
; 0.519 ; dac_controller:uut4|lrck_dac_cnt[3] ; dac_controller:uut4|lrck_dac_cnt[6] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.639      ;
; 0.521 ; dac_controller:uut4|lrck_dac_cnt[1] ; dac_controller:uut4|lrck_dac_cnt[5] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.641      ;
; 0.522 ; dac_controller:uut4|lrck_dac_cnt[3] ; dac_controller:uut4|lrck_dac_cnt[7] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.642      ;
; 0.524 ; dac_controller:uut4|delay_cnt[0]    ; dac_controller:uut4|delay_cnt[3]    ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.645      ;
; 0.527 ; dac_controller:uut4|delay_cnt[0]    ; dac_controller:uut4|delay_cnt[4]    ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.648      ;
; 0.530 ; dac_controller:uut4|sclk_dac_cnt[0] ; dac_controller:uut4|sclk_dac_cnt[1] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.650      ;
; 0.572 ; dac_controller:uut4|lrck_dac_cnt[2] ; dac_controller:uut4|lrck_dac_cnt[6] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.692      ;
; 0.575 ; dac_controller:uut4|lrck_dac_cnt[2] ; dac_controller:uut4|lrck_dac_cnt[7] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.695      ;
; 0.583 ; dac_controller:uut4|delay_cnt[4]    ; dac_controller:uut4|delay_cnt[0]    ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.704      ;
; 0.583 ; dac_controller:uut4|delay_cnt[4]    ; dac_controller:uut4|delay_cnt[3]    ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.704      ;
; 0.583 ; dac_controller:uut4|delay_cnt[4]    ; dac_controller:uut4|delay_cnt[2]    ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.704      ;
; 0.583 ; dac_controller:uut4|delay_cnt[4]    ; dac_controller:uut4|delay_cnt[1]    ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.704      ;
; 0.584 ; dac_controller:uut4|lrck_dac_cnt[1] ; dac_controller:uut4|lrck_dac_cnt[6] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.704      ;
; 0.587 ; dac_controller:uut4|lrck_dac_cnt[1] ; dac_controller:uut4|lrck_dac_cnt[7] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.707      ;
; 0.596 ; dac_controller:uut4|sclk_dac_cnt[1] ; dac_controller:uut4|sclk_dac_cnt[2] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.716      ;
; 0.601 ; dac_controller:uut4|sclk_dac_cnt[2] ; dac_controller:uut4|sclk_dac_cnt[2] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.721      ;
; 0.620 ; dac_controller:uut4|lrck_dac_cnt[0] ; dac_controller:uut4|lrck_dac_cnt[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.044      ; 0.748      ;
; 0.654 ; dac_controller:uut4|lrck_dac_cnt[0] ; dac_controller:uut4|lrck_dac_cnt[2] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.157     ; 0.581      ;
; 0.657 ; dac_controller:uut4|lrck_dac_cnt[0] ; dac_controller:uut4|lrck_dac_cnt[3] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.157     ; 0.584      ;
; 0.677 ; dac_controller:uut4|delay_cnt[1]    ; dac_controller:uut4|delay_cnt[0]    ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.798      ;
; 0.697 ; dac_controller:uut4|delay_cnt[1]    ; dac_controller:uut4|delay_flag      ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.817      ;
; 0.720 ; dac_controller:uut4|lrck_dac_cnt[0] ; dac_controller:uut4|lrck_dac_cnt[4] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.157     ; 0.647      ;
; 0.723 ; dac_controller:uut4|lrck_dac_cnt[0] ; dac_controller:uut4|lrck_dac_cnt[5] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.157     ; 0.650      ;
; 0.737 ; dac_controller:uut4|delay_cnt[2]    ; dac_controller:uut4|delay_cnt[1]    ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.858      ;
; 0.737 ; dac_controller:uut4|delay_cnt[2]    ; dac_controller:uut4|delay_cnt[0]    ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.858      ;
; 0.757 ; dac_controller:uut4|delay_cnt[2]    ; dac_controller:uut4|delay_flag      ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.877      ;
; 0.762 ; dac_controller:uut4|lrck_dac_cnt[8] ; dac_controller:uut4|lrck_dac_cnt[8] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.882      ;
; 0.786 ; dac_controller:uut4|lrck_dac_cnt[0] ; dac_controller:uut4|lrck_dac_cnt[6] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.157     ; 0.713      ;
; 0.789 ; dac_controller:uut4|lrck_dac_cnt[0] ; dac_controller:uut4|lrck_dac_cnt[7] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.157     ; 0.716      ;
; 0.825 ; dac_controller:uut4|sclk_dac_cnt[0] ; dac_controller:uut4|sclk_dac_cnt[2] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.945      ;
; 0.840 ; dac_controller:uut4|lrck_dac_cnt[7] ; dac_controller:uut4|lrck_dac_cnt[8] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.960      ;
; 0.855 ; dac_controller:uut4|delay_cnt[3]    ; dac_controller:uut4|delay_cnt[0]    ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.976      ;
; 0.855 ; dac_controller:uut4|delay_cnt[3]    ; dac_controller:uut4|delay_cnt[2]    ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.976      ;
; 0.855 ; dac_controller:uut4|delay_cnt[3]    ; dac_controller:uut4|delay_cnt[1]    ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.976      ;
; 0.875 ; dac_controller:uut4|delay_cnt[3]    ; dac_controller:uut4|delay_flag      ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.995      ;
; 0.877 ; dac_controller:uut4|delay_cnt[0]    ; dac_controller:uut4|delay_flag      ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.997      ;
; 0.893 ; dac_controller:uut4|lrck_dac_cnt[6] ; dac_controller:uut4|lrck_dac_cnt[8] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 1.013      ;
; 0.907 ; dac_controller:uut4|lrck_dac_cnt[5] ; dac_controller:uut4|lrck_dac_cnt[8] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 1.027      ;
; 0.958 ; dac_controller:uut4|lrck_dac_cnt[4] ; dac_controller:uut4|lrck_dac_cnt[8] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 1.078      ;
; 0.972 ; dac_controller:uut4|lrck_dac_cnt[3] ; dac_controller:uut4|lrck_dac_cnt[8] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 1.092      ;
; 1.025 ; dac_controller:uut4|lrck_dac_cnt[2] ; dac_controller:uut4|lrck_dac_cnt[8] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 1.145      ;
; 1.037 ; dac_controller:uut4|lrck_dac_cnt[1] ; dac_controller:uut4|lrck_dac_cnt[8] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 1.157      ;
; 1.239 ; dac_controller:uut4|lrck_dac_cnt[0] ; dac_controller:uut4|lrck_dac_cnt[8] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.157     ; 1.166      ;
+-------+-------------------------------------+-------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                                                   ;
+-------+-------------------------------+--------------------------------------------------------------------------------------------------------------------+--------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                                                                                                            ; Launch Clock                   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+--------------------------------------------------------------------------------------------------------------------+--------------------------------+-------------+--------------+------------+------------+
; 1.051 ; rom_data_tri:uut1|addr_chL[5] ; rom_array_sync:uut2|altsyncram:altsyncram_component|altsyncram_fhc1:auto_generated|ram_block1a0~porta_address_reg0 ; dac_controller:uut4|delay_flag ; clk         ; 0.000        ; -0.701     ; 0.484      ;
; 1.053 ; rom_data_tri:uut1|addr_chL[3] ; rom_array_sync:uut2|altsyncram:altsyncram_component|altsyncram_fhc1:auto_generated|ram_block1a0~porta_address_reg0 ; dac_controller:uut4|delay_flag ; clk         ; 0.000        ; -0.701     ; 0.486      ;
; 1.058 ; rom_data_tri:uut1|addr_chL[1] ; rom_array_sync:uut2|altsyncram:altsyncram_component|altsyncram_fhc1:auto_generated|ram_block1a0~porta_address_reg0 ; dac_controller:uut4|delay_flag ; clk         ; 0.000        ; -0.701     ; 0.491      ;
; 1.065 ; rom_data_tri:uut1|addr_chL[6] ; rom_array_sync:uut2|altsyncram:altsyncram_component|altsyncram_fhc1:auto_generated|ram_block1a0~porta_address_reg0 ; dac_controller:uut4|delay_flag ; clk         ; 0.000        ; -0.701     ; 0.498      ;
; 1.067 ; rom_data_tri:uut1|addr_chL[2] ; rom_array_sync:uut2|altsyncram:altsyncram_component|altsyncram_fhc1:auto_generated|ram_block1a0~porta_address_reg0 ; dac_controller:uut4|delay_flag ; clk         ; 0.000        ; -0.701     ; 0.500      ;
; 1.069 ; rom_data_tri:uut1|addr_chL[4] ; rom_array_sync:uut2|altsyncram:altsyncram_component|altsyncram_fhc1:auto_generated|ram_block1a0~porta_address_reg0 ; dac_controller:uut4|delay_flag ; clk         ; 0.000        ; -0.701     ; 0.502      ;
; 1.074 ; rom_data_tri:uut1|addr_chL[0] ; rom_array_sync:uut2|altsyncram:altsyncram_component|altsyncram_fhc1:auto_generated|ram_block1a0~porta_address_reg0 ; dac_controller:uut4|delay_flag ; clk         ; 0.000        ; -0.701     ; 0.507      ;
; 1.075 ; rom_data_tri:uut1|addr_chL[7] ; rom_array_sync:uut2|altsyncram:altsyncram_component|altsyncram_fhc1:auto_generated|ram_block1a0~porta_address_reg0 ; dac_controller:uut4|delay_flag ; clk         ; 0.000        ; -0.701     ; 0.508      ;
; 1.719 ; rom_data_tri:uut1|addr_chR[3] ; rom_array_sync:uut3|altsyncram:altsyncram_component|altsyncram_fhc1:auto_generated|ram_block1a0~porta_address_reg0 ; dac_controller:uut4|delay_flag ; clk         ; -0.500       ; -0.875     ; 0.478      ;
; 1.720 ; rom_data_tri:uut1|addr_chR[2] ; rom_array_sync:uut3|altsyncram:altsyncram_component|altsyncram_fhc1:auto_generated|ram_block1a0~porta_address_reg0 ; dac_controller:uut4|delay_flag ; clk         ; -0.500       ; -0.875     ; 0.479      ;
; 1.726 ; rom_data_tri:uut1|addr_chR[1] ; rom_array_sync:uut3|altsyncram:altsyncram_component|altsyncram_fhc1:auto_generated|ram_block1a0~porta_address_reg0 ; dac_controller:uut4|delay_flag ; clk         ; -0.500       ; -0.875     ; 0.485      ;
; 1.729 ; rom_data_tri:uut1|addr_chR[5] ; rom_array_sync:uut3|altsyncram:altsyncram_component|altsyncram_fhc1:auto_generated|ram_block1a0~porta_address_reg0 ; dac_controller:uut4|delay_flag ; clk         ; -0.500       ; -0.875     ; 0.488      ;
; 1.740 ; rom_data_tri:uut1|addr_chR[4] ; rom_array_sync:uut3|altsyncram:altsyncram_component|altsyncram_fhc1:auto_generated|ram_block1a0~porta_address_reg0 ; dac_controller:uut4|delay_flag ; clk         ; -0.500       ; -0.875     ; 0.499      ;
; 1.750 ; rom_data_tri:uut1|addr_chR[7] ; rom_array_sync:uut3|altsyncram:altsyncram_component|altsyncram_fhc1:auto_generated|ram_block1a0~porta_address_reg0 ; dac_controller:uut4|delay_flag ; clk         ; -0.500       ; -0.875     ; 0.509      ;
; 1.753 ; rom_data_tri:uut1|addr_chR[6] ; rom_array_sync:uut3|altsyncram:altsyncram_component|altsyncram_fhc1:auto_generated|ram_block1a0~porta_address_reg0 ; dac_controller:uut4|delay_flag ; clk         ; -0.500       ; -0.875     ; 0.512      ;
+-------+-------------------------------+--------------------------------------------------------------------------------------------------------------------+--------------------------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                              ;
+---------------------------------------------------+----------+--------+----------+---------+---------------------+
; Clock                                             ; Setup    ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+---------------------------------------------------+----------+--------+----------+---------+---------------------+
; Worst-case Slack                                  ; -8.242   ; -0.107 ; N/A      ; N/A     ; -3.444              ;
;  clk                                              ; -2.846   ; 1.051  ; N/A      ; N/A     ; 19.346              ;
;  dac_controller:uut4|delay_flag                   ; -8.242   ; -0.051 ; N/A      ; N/A     ; -3.444              ;
;  uut5|altpll_component|auto_generated|pll1|clk[0] ; -0.892   ; -0.107 ; N/A      ; N/A     ; 75.919              ;
; Design-wide TNS                                   ; -109.855 ; -0.107 ; 0.0      ; 0.0     ; -53.345             ;
;  clk                                              ; -5.270   ; 0.000  ; N/A      ; N/A     ; 0.000               ;
;  dac_controller:uut4|delay_flag                   ; -103.693 ; -0.051 ; N/A      ; N/A     ; -53.345             ;
;  uut5|altpll_component|auto_generated|pll1|clk[0] ; -0.892   ; -0.107 ; N/A      ; N/A     ; 0.000               ;
+---------------------------------------------------+----------+--------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; lrck_dac      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sclk_dac      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mclk_dac      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdata_dac     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rst                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; lrck_dac      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; sclk_dac      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; mclk_dac      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.33 V              ; -0.00421 V          ; 0.165 V                              ; 0.078 V                              ; 3.11e-09 s                  ; 2.85e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.33 V             ; -0.00421 V         ; 0.165 V                             ; 0.078 V                             ; 3.11e-09 s                 ; 2.85e-09 s                 ; Yes                       ; Yes                       ;
; sdata_dac     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.37 V              ; -0.0346 V           ; 0.198 V                              ; 0.094 V                              ; 3.14e-10 s                  ; 2.92e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.37 V             ; -0.0346 V          ; 0.198 V                             ; 0.094 V                             ; 3.14e-10 s                 ; 2.92e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.57e-09 V                   ; 2.37 V              ; -0.00683 V          ; 0.171 V                              ; 0.018 V                              ; 4.97e-10 s                  ; 6.66e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.57e-09 V                  ; 2.37 V             ; -0.00683 V         ; 0.171 V                             ; 0.018 V                             ; 4.97e-10 s                 ; 6.66e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; lrck_dac      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; sclk_dac      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; mclk_dac      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.33 V              ; -0.0022 V           ; 0.088 V                              ; 0.056 V                              ; 3.76e-09 s                  ; 3.48e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.33 V             ; -0.0022 V          ; 0.088 V                             ; 0.056 V                             ; 3.76e-09 s                 ; 3.48e-09 s                 ; Yes                       ; Yes                       ;
; sdata_dac     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.55e-07 V                   ; 2.35 V              ; -0.00221 V          ; 0.097 V                              ; 0.005 V                              ; 4.49e-10 s                  ; 3.85e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.55e-07 V                  ; 2.35 V             ; -0.00221 V         ; 0.097 V                             ; 0.005 V                             ; 4.49e-10 s                 ; 3.85e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.54e-07 V                   ; 2.34 V              ; -0.00774 V          ; 0.109 V                              ; 0.026 V                              ; 6.58e-10 s                  ; 8.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.54e-07 V                  ; 2.34 V             ; -0.00774 V         ; 0.109 V                             ; 0.026 V                             ; 6.58e-10 s                 ; 8.24e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; lrck_dac      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; sclk_dac      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; mclk_dac      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; sdata_dac     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                                 ;
+--------------------------------------------------+--------------------------------------------------+----------+----------+----------+----------+
; From Clock                                       ; To Clock                                         ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------------------------+--------------------------------------------------+----------+----------+----------+----------+
; dac_controller:uut4|delay_flag                   ; clk                                              ; 8        ; 7        ; 0        ; 0        ;
; clk                                              ; dac_controller:uut4|delay_flag                   ; 0        ; 0        ; 51       ; 0        ;
; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag                   ; 36       ; 0        ; 27       ; 469      ;
; uut5|altpll_component|auto_generated|pll1|clk[0] ; dac_controller:uut4|delay_flag                   ; 0        ; 0        ; 27       ; 0        ;
; dac_controller:uut4|delay_flag                   ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 1        ; 1        ; 0        ; 0        ;
; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 96       ; 0        ; 0        ; 0        ;
+--------------------------------------------------+--------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                  ;
+--------------------------------------------------+--------------------------------------------------+----------+----------+----------+----------+
; From Clock                                       ; To Clock                                         ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------------------------+--------------------------------------------------+----------+----------+----------+----------+
; dac_controller:uut4|delay_flag                   ; clk                                              ; 8        ; 7        ; 0        ; 0        ;
; clk                                              ; dac_controller:uut4|delay_flag                   ; 0        ; 0        ; 51       ; 0        ;
; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag                   ; 36       ; 0        ; 27       ; 469      ;
; uut5|altpll_component|auto_generated|pll1|clk[0] ; dac_controller:uut4|delay_flag                   ; 0        ; 0        ; 27       ; 0        ;
; dac_controller:uut4|delay_flag                   ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 1        ; 1        ; 0        ; 0        ;
; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; 96       ; 0        ; 0        ; 0        ;
+--------------------------------------------------+--------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 48    ; 48   ;
; Unconstrained Output Ports      ; 4     ; 4    ;
; Unconstrained Output Port Paths ; 6     ; 6    ;
+---------------------------------+-------+------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Clock Status Summary                                                                                                          ;
+--------------------------------------------------+--------------------------------------------------+-----------+-------------+
; Target                                           ; Clock                                            ; Type      ; Status      ;
+--------------------------------------------------+--------------------------------------------------+-----------+-------------+
; clk                                              ; clk                                              ; Base      ; Constrained ;
; dac_controller:uut4|delay_flag                   ; dac_controller:uut4|delay_flag                   ; Base      ; Constrained ;
; uut5|altpll_component|auto_generated|pll1|clk[0] ; uut5|altpll_component|auto_generated|pll1|clk[0] ; Generated ; Constrained ;
+--------------------------------------------------+--------------------------------------------------+-----------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; rst        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; lrck_dac    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; mclk_dac    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sclk_dac    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sdata_dac   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; rst        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; lrck_dac    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; mclk_dac    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sclk_dac    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sdata_dac   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition
    Info: Processing started: Tue Dec 12 17:49:28 2023
Info: Command: quartus_sta week12HW -c week12HW
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 16 of the 16 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'week12HW.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained generated clocks found in the design. Calling "derive_pll_clocks -create_base_clocks"
Info (332110): Deriving PLL clocks
    Info (332110): create_clock -period 40.000 -waveform {0.000 20.000} -name clk clk
    Info (332110): create_generated_clock -source {uut5|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 370 -multiply_by 97 -duty_cycle 50.00 -name {uut5|altpll_component|auto_generated|pll1|clk[0]} {uut5|altpll_component|auto_generated|pll1|clk[0]}
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name dac_controller:uut4|delay_flag dac_controller:uut4|delay_flag
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -8.242
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -8.242            -103.693 dac_controller:uut4|delay_flag 
    Info (332119):    -2.846              -5.270 clk 
    Info (332119):    -0.892              -0.892 uut5|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case hold slack is 0.030
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.030               0.000 uut5|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     0.245               0.000 dac_controller:uut4|delay_flag 
    Info (332119):     2.719               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.444
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.444             -51.498 dac_controller:uut4|delay_flag 
    Info (332119):    19.619               0.000 clk 
    Info (332119):    75.937               0.000 uut5|altpll_component|auto_generated|pll1|clk[0] 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -7.676
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -7.676             -94.961 dac_controller:uut4|delay_flag 
    Info (332119):    -2.538              -4.815 clk 
    Info (332119):    -0.686              -0.686 uut5|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case hold slack is -0.107
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.107              -0.107 uut5|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     0.178               0.000 dac_controller:uut4|delay_flag 
    Info (332119):     2.582               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.444
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.444             -53.345 dac_controller:uut4|delay_flag 
    Info (332119):    19.630               0.000 clk 
    Info (332119):    75.919               0.000 uut5|altpll_component|auto_generated|pll1|clk[0] 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -3.252
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.252             -32.236 dac_controller:uut4|delay_flag 
    Info (332119):    -1.159              -1.619 clk 
    Info (332119):    -0.545              -0.545 uut5|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case hold slack is -0.051
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.051              -0.051 dac_controller:uut4|delay_flag 
    Info (332119):     0.051               0.000 uut5|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     1.051               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -36.000 dac_controller:uut4|delay_flag 
    Info (332119):    19.346               0.000 clk 
    Info (332119):    76.041               0.000 uut5|altpll_component|auto_generated|pll1|clk[0] 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4911 megabytes
    Info: Processing ended: Tue Dec 12 17:49:30 2023
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


