module top_module(
    input clk,
    input reset,
    output reg [31:0] q);

    always @(posedge clk or posedge reset) begin
        if (reset)
            q <= 32'b1;
        else begin
            q[0] <= q[31] ^ q[21] ^ q[1] ^ q[0];
            q[1] <= q[0] ^ q[31] ^ q[21] ^ q[1];
            q[2] <= q[1] ^ q[0] ^ q[31] ^ q[21] ^ q[2];
            q[3] <= q[2] ^ q[1] ^ q[0] ^ q[31] ^ q[3];
            q[4] <= q[3] ^ q[2] ^ q[1] ^ q[0] ^ q[4];
            q[5] <= q[4] ^ q[3] ^ q[2] ^ q[1] ^ q[5];
            q[6] <= q[5] ^ q[4] ^ q[3] ^ q[2] ^ q[6];
            q[7] <= q[6] ^ q[5] ^ q[4] ^ q[3] ^ q[7];
            q[8] <= q[7] ^ q[6] ^ q[5] ^ q[4] ^ q[8];
            q[9] <= q[8] ^ q[7] ^ q[6] ^ q[5] ^ q[9];
            q[10] <= q[9] ^ q[8] ^ q[7] ^ q[6] ^ q[10];
            q[11] <= q[10] ^ q[9] ^ q[8] ^ q[7] ^ q[11];
            q[12] <= q[11] ^ q[10] ^ q[9] ^ q[8] ^ q[12];
            q[13] <= q[12] ^ q[11] ^ q[10] ^ q[9] ^ q[13];
            q[14] <= q[13] ^ q[12] ^ q[11] ^ q[10] ^ q[14];
            q[15] <= q[14] ^ q[13] ^ q[12] ^ q[11] ^ q[15];
            q[16] <= q[15] ^ q[14] ^ q[13] ^ q[12] ^ q[16];
            q[17] <= q[16] ^ q[15] ^ q[14] ^ q[13] ^ q[17];
            q[18] <= q[17] ^ q[16] ^ q[15] ^ q[14] ^ q[18];
            q[19] <= q[18] ^ q[17] ^ q[16] ^ q[15] ^ q[19];
            q[20] <= q[19] ^ q[18] ^ q[17] ^ q[16] ^ q[20];
            q[21] <= q[20] ^ q[19] ^ q[18] ^ q[17] ^ q[21];
            q[22] <= q[21] ^ q[20] ^ q[19] ^ q[18] ^ q[22];
            q[23] <= q[22] ^ q[21] ^ q[20] ^ q[19] ^ q[23];
            q[24] <= q[23] ^ q[22] ^ q[21] ^ q[20] ^ q[24];
            q[25] <= q[24] ^ q[23] ^ q[22] ^ q[21] ^ q[25];
            q[26] <= q[25] ^ q[24] ^ q[23] ^ q[22] ^ q[26];
            q[27] <= q[26] ^ q[25] ^ q[24] ^ q[23] ^ q[27];
            q[28] <= q[27] ^ q[26] ^ q[25] ^ q[24] ^ q[28];
            q[29] <= q[28] ^ q[27] ^ q[26] ^ q[25] ^ q[29];
            q[30] <= q[29] ^ q[28] ^ q[27] ^ q[26] ^ q[30];
            q[31] <= q[30] ^ q[29] ^ q[28] ^ q[27] ^ q[31];
        end
    end

endmodule
