TOPLEVEL_LANG ?= verilog

SIM_ARGS += --ieee-asserts=disable
