TimeQuest Timing Analyzer report for lab4
Sat Apr 05 20:47:35 2014
Quartus II Version 11.0 Build 208 07/03/2011 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'var_clk:clockGenerator|var_clock'
 12. Slow Model Setup: 'CLK50'
 13. Slow Model Hold: 'CLK50'
 14. Slow Model Hold: 'var_clk:clockGenerator|var_clock'
 15. Slow Model Minimum Pulse Width: 'CLK50'
 16. Slow Model Minimum Pulse Width: 'var_clk:clockGenerator|var_clock'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Fast Model Setup Summary
 22. Fast Model Hold Summary
 23. Fast Model Recovery Summary
 24. Fast Model Removal Summary
 25. Fast Model Minimum Pulse Width Summary
 26. Fast Model Setup: 'var_clk:clockGenerator|var_clock'
 27. Fast Model Setup: 'CLK50'
 28. Fast Model Hold: 'CLK50'
 29. Fast Model Hold: 'var_clk:clockGenerator|var_clock'
 30. Fast Model Minimum Pulse Width: 'CLK50'
 31. Fast Model Minimum Pulse Width: 'var_clk:clockGenerator|var_clock'
 32. Setup Times
 33. Hold Times
 34. Clock to Output Times
 35. Minimum Clock to Output Times
 36. Multicorner Timing Analysis Summary
 37. Setup Times
 38. Hold Times
 39. Clock to Output Times
 40. Minimum Clock to Output Times
 41. Setup Transfers
 42. Hold Transfers
 43. Report TCCS
 44. Report RSKM
 45. Unconstrained Paths
 46. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                    ;
+--------------------+-----------------------------------------------------------------+
; Quartus II Version ; Version 11.0 Build 208 07/03/2011 Service Pack 1 SJ Web Edition ;
; Revision Name      ; lab4                                                            ;
; Device Family      ; Cyclone II                                                      ;
; Device Name        ; EP2C35F672C6                                                    ;
; Timing Models      ; Final                                                           ;
; Delay Model        ; Combined                                                        ;
; Rise/Fall Delays   ; Unavailable                                                     ;
+--------------------+-----------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                             ;
+----------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------------+
; Clock Name                       ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                              ;
+----------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------------+
; CLK50                            ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK50 }                            ;
; var_clk:clockGenerator|var_clock ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { var_clk:clockGenerator|var_clock } ;
+----------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------------+


+------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                ;
+------------+-----------------+----------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                       ; Note ;
+------------+-----------------+----------------------------------+------+
; 242.48 MHz ; 242.48 MHz      ; var_clk:clockGenerator|var_clock ;      ;
; 292.74 MHz ; 292.74 MHz      ; CLK50                            ;      ;
+------------+-----------------+----------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------------------------------+
; Slow Model Setup Summary                                  ;
+----------------------------------+--------+---------------+
; Clock                            ; Slack  ; End Point TNS ;
+----------------------------------+--------+---------------+
; var_clk:clockGenerator|var_clock ; -3.124 ; -50.978       ;
; CLK50                            ; -2.416 ; -60.574       ;
+----------------------------------+--------+---------------+


+----------------------------------------------------------+
; Slow Model Hold Summary                                  ;
+----------------------------------+-------+---------------+
; Clock                            ; Slack ; End Point TNS ;
+----------------------------------+-------+---------------+
; CLK50                            ; 0.391 ; 0.000         ;
; var_clk:clockGenerator|var_clock ; 0.391 ; 0.000         ;
+----------------------------------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+-----------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                    ;
+----------------------------------+--------+---------------+
; Clock                            ; Slack  ; End Point TNS ;
+----------------------------------+--------+---------------+
; CLK50                            ; -1.380 ; -33.380       ;
; var_clk:clockGenerator|var_clock ; -0.500 ; -29.000       ;
+----------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'var_clk:clockGenerator|var_clock'                                                                                                                              ;
+--------+-----------------------------+-----------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                     ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+-----------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; -3.124 ; STATE[1]~reg0               ; STATE[2]~reg0               ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.000      ; 4.160      ;
; -2.954 ; SCORE_A[2]~reg0             ; STATE[3]~reg0               ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; -0.013     ; 3.977      ;
; -2.937 ; STATE[3]~reg0               ; STATE[2]~reg0               ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.000      ; 3.973      ;
; -2.915 ; STATE[2]~reg0               ; STATE[2]~reg0               ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.000      ; 3.951      ;
; -2.907 ; STATE[0]~reg0               ; STATE[2]~reg0               ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.000      ; 3.943      ;
; -2.905 ; countdown:counting|COUNT[8] ; STATE[2]~reg0               ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; -0.002     ; 3.939      ;
; -2.873 ; SCORE_A[0]~reg0             ; STATE[2]~reg0               ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; -0.013     ; 3.896      ;
; -2.872 ; SCORE_A[1]~reg0             ; STATE[2]~reg0               ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; -0.013     ; 3.895      ;
; -2.859 ; countdown:counting|COUNT[7] ; STATE[2]~reg0               ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; -0.002     ; 3.893      ;
; -2.838 ; SCORE_A[0]~reg0             ; STATE[3]~reg0               ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; -0.013     ; 3.861      ;
; -2.837 ; SCORE_A[1]~reg0             ; STATE[3]~reg0               ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; -0.013     ; 3.860      ;
; -2.829 ; SCORE_A[2]~reg0             ; STATE[2]~reg0               ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; -0.013     ; 3.852      ;
; -2.815 ; STATE[1]~reg0               ; STATE[0]~reg0               ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.000      ; 3.851      ;
; -2.798 ; countdown:counting|TEN[0]   ; STATE[2]~reg0               ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; -0.003     ; 3.831      ;
; -2.796 ; STATE[0]~reg0               ; STATE[0]~reg0               ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.000      ; 3.832      ;
; -2.760 ; countdown:counting|TEN[2]   ; STATE[2]~reg0               ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; -0.003     ; 3.793      ;
; -2.759 ; countdown:counting|COUNT[6] ; STATE[2]~reg0               ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.004      ; 3.799      ;
; -2.756 ; SCORE_B[0]~reg0             ; STATE[0]~reg0               ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; -0.005     ; 3.787      ;
; -2.701 ; SCORE_A[2]~reg0             ; STATE[0]~reg0               ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; -0.013     ; 3.724      ;
; -2.695 ; SCORE_B[0]~reg0             ; STATE[1]~reg0               ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; -0.005     ; 3.726      ;
; -2.664 ; SCORE_B[1]~reg0             ; STATE[0]~reg0               ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; -0.005     ; 3.695      ;
; -2.653 ; countdown:counting|COUNT[4] ; STATE[2]~reg0               ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.004      ; 3.693      ;
; -2.644 ; countdown:counting|TEN[3]   ; STATE[2]~reg0               ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; -0.003     ; 3.677      ;
; -2.639 ; countdown:counting|COUNT[9] ; STATE[2]~reg0               ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; -0.002     ; 3.673      ;
; -2.613 ; SCORE_A[3]~reg0             ; STATE[2]~reg0               ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; -0.013     ; 3.636      ;
; -2.612 ; countdown:counting|COUNT[3] ; STATE[2]~reg0               ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.000      ; 3.648      ;
; -2.603 ; SCORE_B[1]~reg0             ; STATE[1]~reg0               ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; -0.005     ; 3.634      ;
; -2.585 ; SCORE_A[0]~reg0             ; STATE[0]~reg0               ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; -0.013     ; 3.608      ;
; -2.584 ; SCORE_A[1]~reg0             ; STATE[0]~reg0               ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; -0.013     ; 3.607      ;
; -2.578 ; SCORE_A[3]~reg0             ; STATE[3]~reg0               ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; -0.013     ; 3.601      ;
; -2.565 ; countdown:counting|COUNT[2] ; STATE[2]~reg0               ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.000      ; 3.601      ;
; -2.538 ; SCORE_B[0]~reg0             ; STATE[3]~reg0               ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; -0.005     ; 3.569      ;
; -2.515 ; countdown:counting|COUNT[5] ; STATE[2]~reg0               ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.004      ; 3.555      ;
; -2.490 ; countdown:counting|TEN[1]   ; STATE[2]~reg0               ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; -0.003     ; 3.523      ;
; -2.490 ; SCORE_B[2]~reg0             ; STATE[0]~reg0               ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; -0.005     ; 3.521      ;
; -2.467 ; SCORE_A[2]~reg0             ; STATE[1]~reg0               ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; -0.013     ; 3.490      ;
; -2.465 ; STATE[2]~reg0               ; STATE[1]~reg0               ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.000      ; 3.501      ;
; -2.460 ; STATE[1]~reg0               ; SCORE_A[3]~reg0             ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.013      ; 3.509      ;
; -2.460 ; STATE[1]~reg0               ; SCORE_A[2]~reg0             ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.013      ; 3.509      ;
; -2.460 ; STATE[1]~reg0               ; SCORE_A[0]~reg0             ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.013      ; 3.509      ;
; -2.460 ; STATE[1]~reg0               ; SCORE_A[1]~reg0             ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.013      ; 3.509      ;
; -2.455 ; SCORE_B[3]~reg0             ; STATE[0]~reg0               ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; -0.005     ; 3.486      ;
; -2.445 ; SCORE_B[1]~reg0             ; STATE[3]~reg0               ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; -0.005     ; 3.476      ;
; -2.443 ; STATE[1]~reg0               ; STATE[1]~reg0               ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.000      ; 3.479      ;
; -2.434 ; countdown:counting|COUNT[1] ; STATE[2]~reg0               ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; -0.002     ; 3.468      ;
; -2.429 ; SCORE_B[2]~reg0             ; STATE[1]~reg0               ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; -0.005     ; 3.460      ;
; -2.394 ; SCORE_B[3]~reg0             ; STATE[1]~reg0               ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; -0.005     ; 3.425      ;
; -2.349 ; STATE[0]~reg0               ; SCORE_A[3]~reg0             ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.013      ; 3.398      ;
; -2.349 ; STATE[0]~reg0               ; SCORE_A[2]~reg0             ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.013      ; 3.398      ;
; -2.349 ; STATE[0]~reg0               ; SCORE_A[0]~reg0             ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.013      ; 3.398      ;
; -2.349 ; STATE[0]~reg0               ; SCORE_A[1]~reg0             ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.013      ; 3.398      ;
; -2.330 ; STATE[1]~reg0               ; STATE[3]~reg0               ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.000      ; 3.366      ;
; -2.325 ; SCORE_A[3]~reg0             ; STATE[0]~reg0               ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; -0.013     ; 3.348      ;
; -2.318 ; SCORE_A[0]~reg0             ; STATE[1]~reg0               ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; -0.013     ; 3.341      ;
; -2.310 ; STATE[3]~reg0               ; SCORE_A[3]~reg0             ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.013      ; 3.359      ;
; -2.310 ; STATE[3]~reg0               ; SCORE_A[2]~reg0             ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.013      ; 3.359      ;
; -2.310 ; STATE[3]~reg0               ; SCORE_A[0]~reg0             ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.013      ; 3.359      ;
; -2.310 ; STATE[3]~reg0               ; SCORE_A[1]~reg0             ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.013      ; 3.359      ;
; -2.302 ; SCORE_B[2]~reg0             ; STATE[3]~reg0               ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; -0.005     ; 3.333      ;
; -2.297 ; STATE[0]~reg0               ; STATE[3]~reg0               ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.000      ; 3.333      ;
; -2.283 ; SCORE_B[0]~reg0             ; STATE[2]~reg0               ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; -0.005     ; 3.314      ;
; -2.273 ; STATE[0]~reg0               ; SCORE_B[3]~reg0             ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.005      ; 3.314      ;
; -2.272 ; STATE[3]~reg0               ; SCORE_B[3]~reg0             ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.005      ; 3.313      ;
; -2.269 ; STATE[2]~reg0               ; SCORE_A[3]~reg0             ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.013      ; 3.318      ;
; -2.269 ; STATE[2]~reg0               ; SCORE_A[2]~reg0             ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.013      ; 3.318      ;
; -2.269 ; STATE[2]~reg0               ; SCORE_A[0]~reg0             ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.013      ; 3.318      ;
; -2.269 ; STATE[2]~reg0               ; SCORE_A[1]~reg0             ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.013      ; 3.318      ;
; -2.263 ; STATE[1]~reg0               ; SCORE_B[3]~reg0             ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.005      ; 3.304      ;
; -2.234 ; SCORE_A[1]~reg0             ; STATE[1]~reg0               ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; -0.013     ; 3.257      ;
; -2.231 ; SCORE_B[3]~reg0             ; STATE[3]~reg0               ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; -0.005     ; 3.262      ;
; -2.231 ; STATE[2]~reg0               ; SCORE_B[3]~reg0             ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.005      ; 3.272      ;
; -2.202 ; STATE[0]~reg0               ; SCORE_B[2]~reg0             ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.005      ; 3.243      ;
; -2.201 ; STATE[3]~reg0               ; SCORE_B[2]~reg0             ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.005      ; 3.242      ;
; -2.196 ; countdown:counting|COUNT[0] ; STATE[2]~reg0               ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; -0.002     ; 3.230      ;
; -2.192 ; STATE[1]~reg0               ; SCORE_B[2]~reg0             ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.005      ; 3.233      ;
; -2.190 ; SCORE_B[1]~reg0             ; STATE[2]~reg0               ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; -0.005     ; 3.221      ;
; -2.160 ; STATE[2]~reg0               ; STATE[3]~reg0               ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.000      ; 3.196      ;
; -2.160 ; STATE[2]~reg0               ; SCORE_B[2]~reg0             ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.005      ; 3.201      ;
; -2.157 ; STATE[2]~reg0               ; STATE[0]~reg0               ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.000      ; 3.193      ;
; -2.047 ; SCORE_B[2]~reg0             ; STATE[2]~reg0               ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; -0.005     ; 3.078      ;
; -2.043 ; STATE[0]~reg0               ; SCORE_B[1]~reg0             ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.005      ; 3.084      ;
; -2.042 ; STATE[3]~reg0               ; SCORE_B[1]~reg0             ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.005      ; 3.083      ;
; -2.033 ; STATE[1]~reg0               ; SCORE_B[1]~reg0             ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.005      ; 3.074      ;
; -2.001 ; STATE[2]~reg0               ; SCORE_B[1]~reg0             ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.005      ; 3.042      ;
; -1.976 ; SCORE_B[3]~reg0             ; STATE[2]~reg0               ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; -0.005     ; 3.007      ;
; -1.934 ; SCORE_A[3]~reg0             ; STATE[1]~reg0               ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; -0.013     ; 2.957      ;
; -1.810 ; countdown:counting|COUNT[4] ; countdown:counting|COUNT[6] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.000      ; 2.846      ;
; -1.767 ; STATE[3]~reg0               ; countdown:counting|TEN[3]   ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.003      ; 2.806      ;
; -1.756 ; STATE[0]~reg0               ; STATE[1]~reg0               ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.000      ; 2.792      ;
; -1.752 ; countdown:counting|COUNT[4] ; countdown:counting|COUNT[9] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.006      ; 2.794      ;
; -1.750 ; countdown:counting|COUNT[4] ; countdown:counting|COUNT[5] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.000      ; 2.786      ;
; -1.731 ; STATE[0]~reg0               ; countdown:counting|TEN[3]   ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.003      ; 2.770      ;
; -1.700 ; countdown:counting|COUNT[2] ; countdown:counting|COUNT[6] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; -0.004     ; 2.732      ;
; -1.660 ; STATE[0]~reg0               ; SCORE_B[0]~reg0             ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.005      ; 2.701      ;
; -1.659 ; STATE[3]~reg0               ; SCORE_B[0]~reg0             ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.005      ; 2.700      ;
; -1.657 ; STATE[3]~reg0               ; STATE[3]~reg0               ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.000      ; 2.693      ;
; -1.655 ; STATE[3]~reg0               ; STATE[0]~reg0               ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.000      ; 2.691      ;
; -1.653 ; countdown:counting|COUNT[0] ; countdown:counting|COUNT[6] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; -0.006     ; 2.683      ;
; -1.650 ; STATE[1]~reg0               ; SCORE_B[0]~reg0             ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.005      ; 2.691      ;
; -1.642 ; countdown:counting|COUNT[2] ; countdown:counting|COUNT[9] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.002      ; 2.680      ;
+--------+-----------------------------+-----------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLK50'                                                                                                                                                                   ;
+--------+-------------------------------------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                             ; To Node                                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.416 ; var_clk:clockGenerator|pclock:counter_1MHz|count[1]   ; var_clk:clockGenerator|pclock:counter_1kHz|count[1]  ; CLK50        ; CLK50       ; 1.000        ; 0.003      ; 3.455      ;
; -2.416 ; var_clk:clockGenerator|pclock:counter_1MHz|count[1]   ; var_clk:clockGenerator|pclock:counter_1kHz|count[2]  ; CLK50        ; CLK50       ; 1.000        ; 0.003      ; 3.455      ;
; -2.416 ; var_clk:clockGenerator|pclock:counter_1MHz|count[1]   ; var_clk:clockGenerator|pclock:counter_1kHz|count[0]  ; CLK50        ; CLK50       ; 1.000        ; 0.003      ; 3.455      ;
; -2.416 ; var_clk:clockGenerator|pclock:counter_1MHz|count[1]   ; var_clk:clockGenerator|pclock:counter_1kHz|count[3]  ; CLK50        ; CLK50       ; 1.000        ; 0.003      ; 3.455      ;
; -2.415 ; var_clk:clockGenerator|pclock:counter_10MHz|count[1]  ; var_clk:clockGenerator|pclock:counter_1kHz|count[1]  ; CLK50        ; CLK50       ; 1.000        ; 0.004      ; 3.455      ;
; -2.415 ; var_clk:clockGenerator|pclock:counter_10MHz|count[1]  ; var_clk:clockGenerator|pclock:counter_1kHz|count[2]  ; CLK50        ; CLK50       ; 1.000        ; 0.004      ; 3.455      ;
; -2.415 ; var_clk:clockGenerator|pclock:counter_10MHz|count[1]  ; var_clk:clockGenerator|pclock:counter_1kHz|count[0]  ; CLK50        ; CLK50       ; 1.000        ; 0.004      ; 3.455      ;
; -2.415 ; var_clk:clockGenerator|pclock:counter_10MHz|count[1]  ; var_clk:clockGenerator|pclock:counter_1kHz|count[3]  ; CLK50        ; CLK50       ; 1.000        ; 0.004      ; 3.455      ;
; -2.403 ; var_clk:clockGenerator|pclock:counter_10kHz|count[0]  ; var_clk:clockGenerator|pclock:counter_10Hz|count[1]  ; CLK50        ; CLK50       ; 1.000        ; 0.001      ; 3.440      ;
; -2.403 ; var_clk:clockGenerator|pclock:counter_10kHz|count[0]  ; var_clk:clockGenerator|pclock:counter_10Hz|count[2]  ; CLK50        ; CLK50       ; 1.000        ; 0.001      ; 3.440      ;
; -2.403 ; var_clk:clockGenerator|pclock:counter_10kHz|count[0]  ; var_clk:clockGenerator|pclock:counter_10Hz|count[0]  ; CLK50        ; CLK50       ; 1.000        ; 0.001      ; 3.440      ;
; -2.403 ; var_clk:clockGenerator|pclock:counter_10kHz|count[0]  ; var_clk:clockGenerator|pclock:counter_10Hz|count[3]  ; CLK50        ; CLK50       ; 1.000        ; 0.001      ; 3.440      ;
; -2.393 ; var_clk:clockGenerator|pclock:counter_10kHz|count[0]  ; var_clk:clockGenerator|pclock:counter_100Hz|count[1] ; CLK50        ; CLK50       ; 1.000        ; 0.008      ; 3.437      ;
; -2.393 ; var_clk:clockGenerator|pclock:counter_10kHz|count[0]  ; var_clk:clockGenerator|pclock:counter_100Hz|count[2] ; CLK50        ; CLK50       ; 1.000        ; 0.008      ; 3.437      ;
; -2.393 ; var_clk:clockGenerator|pclock:counter_10kHz|count[0]  ; var_clk:clockGenerator|pclock:counter_100Hz|count[3] ; CLK50        ; CLK50       ; 1.000        ; 0.008      ; 3.437      ;
; -2.393 ; var_clk:clockGenerator|pclock:counter_10kHz|count[0]  ; var_clk:clockGenerator|pclock:counter_100Hz|count[0] ; CLK50        ; CLK50       ; 1.000        ; 0.008      ; 3.437      ;
; -2.363 ; var_clk:clockGenerator|pclock:counter_1MHz|count[1]   ; var_clk:clockGenerator|pclock:counter_1Hz|count[2]   ; CLK50        ; CLK50       ; 1.000        ; 0.000      ; 3.399      ;
; -2.363 ; var_clk:clockGenerator|pclock:counter_1MHz|count[1]   ; var_clk:clockGenerator|pclock:counter_1Hz|count[1]   ; CLK50        ; CLK50       ; 1.000        ; 0.000      ; 3.399      ;
; -2.363 ; var_clk:clockGenerator|pclock:counter_1MHz|count[1]   ; var_clk:clockGenerator|pclock:counter_1Hz|count[0]   ; CLK50        ; CLK50       ; 1.000        ; 0.000      ; 3.399      ;
; -2.363 ; var_clk:clockGenerator|pclock:counter_1MHz|count[1]   ; var_clk:clockGenerator|pclock:counter_1Hz|count[3]   ; CLK50        ; CLK50       ; 1.000        ; 0.000      ; 3.399      ;
; -2.362 ; var_clk:clockGenerator|pclock:counter_10MHz|count[1]  ; var_clk:clockGenerator|pclock:counter_1Hz|count[2]   ; CLK50        ; CLK50       ; 1.000        ; 0.001      ; 3.399      ;
; -2.362 ; var_clk:clockGenerator|pclock:counter_10MHz|count[1]  ; var_clk:clockGenerator|pclock:counter_1Hz|count[1]   ; CLK50        ; CLK50       ; 1.000        ; 0.001      ; 3.399      ;
; -2.362 ; var_clk:clockGenerator|pclock:counter_10MHz|count[1]  ; var_clk:clockGenerator|pclock:counter_1Hz|count[0]   ; CLK50        ; CLK50       ; 1.000        ; 0.001      ; 3.399      ;
; -2.362 ; var_clk:clockGenerator|pclock:counter_10MHz|count[1]  ; var_clk:clockGenerator|pclock:counter_1Hz|count[3]   ; CLK50        ; CLK50       ; 1.000        ; 0.001      ; 3.399      ;
; -2.356 ; var_clk:clockGenerator|pclock:counter_1MHz|count[1]   ; var_clk:clockGenerator|pclock:counter_10Hz|count[1]  ; CLK50        ; CLK50       ; 1.000        ; -0.003     ; 3.389      ;
; -2.356 ; var_clk:clockGenerator|pclock:counter_1MHz|count[1]   ; var_clk:clockGenerator|pclock:counter_10Hz|count[2]  ; CLK50        ; CLK50       ; 1.000        ; -0.003     ; 3.389      ;
; -2.356 ; var_clk:clockGenerator|pclock:counter_1MHz|count[1]   ; var_clk:clockGenerator|pclock:counter_10Hz|count[0]  ; CLK50        ; CLK50       ; 1.000        ; -0.003     ; 3.389      ;
; -2.356 ; var_clk:clockGenerator|pclock:counter_1MHz|count[1]   ; var_clk:clockGenerator|pclock:counter_10Hz|count[3]  ; CLK50        ; CLK50       ; 1.000        ; -0.003     ; 3.389      ;
; -2.355 ; var_clk:clockGenerator|pclock:counter_10MHz|count[1]  ; var_clk:clockGenerator|pclock:counter_10Hz|count[1]  ; CLK50        ; CLK50       ; 1.000        ; -0.002     ; 3.389      ;
; -2.355 ; var_clk:clockGenerator|pclock:counter_10MHz|count[1]  ; var_clk:clockGenerator|pclock:counter_10Hz|count[2]  ; CLK50        ; CLK50       ; 1.000        ; -0.002     ; 3.389      ;
; -2.355 ; var_clk:clockGenerator|pclock:counter_10MHz|count[1]  ; var_clk:clockGenerator|pclock:counter_10Hz|count[0]  ; CLK50        ; CLK50       ; 1.000        ; -0.002     ; 3.389      ;
; -2.355 ; var_clk:clockGenerator|pclock:counter_10MHz|count[1]  ; var_clk:clockGenerator|pclock:counter_10Hz|count[3]  ; CLK50        ; CLK50       ; 1.000        ; -0.002     ; 3.389      ;
; -2.354 ; var_clk:clockGenerator|pclock:counter_100Hz|count[1]  ; var_clk:clockGenerator|pclock:counter_10Hz|count[1]  ; CLK50        ; CLK50       ; 1.000        ; -0.007     ; 3.383      ;
; -2.354 ; var_clk:clockGenerator|pclock:counter_100Hz|count[1]  ; var_clk:clockGenerator|pclock:counter_10Hz|count[2]  ; CLK50        ; CLK50       ; 1.000        ; -0.007     ; 3.383      ;
; -2.354 ; var_clk:clockGenerator|pclock:counter_100Hz|count[1]  ; var_clk:clockGenerator|pclock:counter_10Hz|count[0]  ; CLK50        ; CLK50       ; 1.000        ; -0.007     ; 3.383      ;
; -2.354 ; var_clk:clockGenerator|pclock:counter_100Hz|count[1]  ; var_clk:clockGenerator|pclock:counter_10Hz|count[3]  ; CLK50        ; CLK50       ; 1.000        ; -0.007     ; 3.383      ;
; -2.352 ; var_clk:clockGenerator|pclock:counter_100Hz|count[3]  ; var_clk:clockGenerator|pclock:counter_10Hz|count[1]  ; CLK50        ; CLK50       ; 1.000        ; -0.007     ; 3.381      ;
; -2.352 ; var_clk:clockGenerator|pclock:counter_100Hz|count[3]  ; var_clk:clockGenerator|pclock:counter_10Hz|count[2]  ; CLK50        ; CLK50       ; 1.000        ; -0.007     ; 3.381      ;
; -2.352 ; var_clk:clockGenerator|pclock:counter_100Hz|count[3]  ; var_clk:clockGenerator|pclock:counter_10Hz|count[0]  ; CLK50        ; CLK50       ; 1.000        ; -0.007     ; 3.381      ;
; -2.352 ; var_clk:clockGenerator|pclock:counter_100Hz|count[3]  ; var_clk:clockGenerator|pclock:counter_10Hz|count[3]  ; CLK50        ; CLK50       ; 1.000        ; -0.007     ; 3.381      ;
; -2.346 ; var_clk:clockGenerator|pclock:counter_1MHz|count[1]   ; var_clk:clockGenerator|pclock:counter_100Hz|count[1] ; CLK50        ; CLK50       ; 1.000        ; 0.004      ; 3.386      ;
; -2.346 ; var_clk:clockGenerator|pclock:counter_1MHz|count[1]   ; var_clk:clockGenerator|pclock:counter_100Hz|count[2] ; CLK50        ; CLK50       ; 1.000        ; 0.004      ; 3.386      ;
; -2.346 ; var_clk:clockGenerator|pclock:counter_1MHz|count[1]   ; var_clk:clockGenerator|pclock:counter_100Hz|count[3] ; CLK50        ; CLK50       ; 1.000        ; 0.004      ; 3.386      ;
; -2.346 ; var_clk:clockGenerator|pclock:counter_1MHz|count[1]   ; var_clk:clockGenerator|pclock:counter_100Hz|count[0] ; CLK50        ; CLK50       ; 1.000        ; 0.004      ; 3.386      ;
; -2.345 ; var_clk:clockGenerator|pclock:counter_10kHz|count[0]  ; var_clk:clockGenerator|pclock:counter_1kHz|count[1]  ; CLK50        ; CLK50       ; 1.000        ; 0.007      ; 3.388      ;
; -2.345 ; var_clk:clockGenerator|pclock:counter_10kHz|count[0]  ; var_clk:clockGenerator|pclock:counter_1kHz|count[2]  ; CLK50        ; CLK50       ; 1.000        ; 0.007      ; 3.388      ;
; -2.345 ; var_clk:clockGenerator|pclock:counter_10kHz|count[0]  ; var_clk:clockGenerator|pclock:counter_1kHz|count[0]  ; CLK50        ; CLK50       ; 1.000        ; 0.007      ; 3.388      ;
; -2.345 ; var_clk:clockGenerator|pclock:counter_10kHz|count[0]  ; var_clk:clockGenerator|pclock:counter_1kHz|count[3]  ; CLK50        ; CLK50       ; 1.000        ; 0.007      ; 3.388      ;
; -2.345 ; var_clk:clockGenerator|pclock:counter_10MHz|count[1]  ; var_clk:clockGenerator|pclock:counter_100Hz|count[1] ; CLK50        ; CLK50       ; 1.000        ; 0.005      ; 3.386      ;
; -2.345 ; var_clk:clockGenerator|pclock:counter_10MHz|count[1]  ; var_clk:clockGenerator|pclock:counter_100Hz|count[2] ; CLK50        ; CLK50       ; 1.000        ; 0.005      ; 3.386      ;
; -2.345 ; var_clk:clockGenerator|pclock:counter_10MHz|count[1]  ; var_clk:clockGenerator|pclock:counter_100Hz|count[3] ; CLK50        ; CLK50       ; 1.000        ; 0.005      ; 3.386      ;
; -2.345 ; var_clk:clockGenerator|pclock:counter_10MHz|count[1]  ; var_clk:clockGenerator|pclock:counter_100Hz|count[0] ; CLK50        ; CLK50       ; 1.000        ; 0.005      ; 3.386      ;
; -2.326 ; var_clk:clockGenerator|pclock:counter_100kHz|count[1] ; var_clk:clockGenerator|pclock:counter_1kHz|count[1]  ; CLK50        ; CLK50       ; 1.000        ; 0.001      ; 3.363      ;
; -2.326 ; var_clk:clockGenerator|pclock:counter_100kHz|count[1] ; var_clk:clockGenerator|pclock:counter_1kHz|count[2]  ; CLK50        ; CLK50       ; 1.000        ; 0.001      ; 3.363      ;
; -2.326 ; var_clk:clockGenerator|pclock:counter_100kHz|count[1] ; var_clk:clockGenerator|pclock:counter_1kHz|count[0]  ; CLK50        ; CLK50       ; 1.000        ; 0.001      ; 3.363      ;
; -2.326 ; var_clk:clockGenerator|pclock:counter_100kHz|count[1] ; var_clk:clockGenerator|pclock:counter_1kHz|count[3]  ; CLK50        ; CLK50       ; 1.000        ; 0.001      ; 3.363      ;
; -2.321 ; var_clk:clockGenerator|pclock:counter_10kHz|count[2]  ; var_clk:clockGenerator|pclock:counter_10Hz|count[1]  ; CLK50        ; CLK50       ; 1.000        ; 0.001      ; 3.358      ;
; -2.321 ; var_clk:clockGenerator|pclock:counter_10kHz|count[2]  ; var_clk:clockGenerator|pclock:counter_10Hz|count[2]  ; CLK50        ; CLK50       ; 1.000        ; 0.001      ; 3.358      ;
; -2.321 ; var_clk:clockGenerator|pclock:counter_10kHz|count[2]  ; var_clk:clockGenerator|pclock:counter_10Hz|count[0]  ; CLK50        ; CLK50       ; 1.000        ; 0.001      ; 3.358      ;
; -2.321 ; var_clk:clockGenerator|pclock:counter_10kHz|count[2]  ; var_clk:clockGenerator|pclock:counter_10Hz|count[3]  ; CLK50        ; CLK50       ; 1.000        ; 0.001      ; 3.358      ;
; -2.318 ; var_clk:clockGenerator|pclock:counter_10MHz|count[2]  ; var_clk:clockGenerator|pclock:counter_1kHz|count[1]  ; CLK50        ; CLK50       ; 1.000        ; 0.004      ; 3.358      ;
; -2.318 ; var_clk:clockGenerator|pclock:counter_10MHz|count[2]  ; var_clk:clockGenerator|pclock:counter_1kHz|count[2]  ; CLK50        ; CLK50       ; 1.000        ; 0.004      ; 3.358      ;
; -2.318 ; var_clk:clockGenerator|pclock:counter_10MHz|count[2]  ; var_clk:clockGenerator|pclock:counter_1kHz|count[0]  ; CLK50        ; CLK50       ; 1.000        ; 0.004      ; 3.358      ;
; -2.318 ; var_clk:clockGenerator|pclock:counter_10MHz|count[2]  ; var_clk:clockGenerator|pclock:counter_1kHz|count[3]  ; CLK50        ; CLK50       ; 1.000        ; 0.004      ; 3.358      ;
; -2.311 ; var_clk:clockGenerator|pclock:counter_10kHz|count[2]  ; var_clk:clockGenerator|pclock:counter_100Hz|count[1] ; CLK50        ; CLK50       ; 1.000        ; 0.008      ; 3.355      ;
; -2.311 ; var_clk:clockGenerator|pclock:counter_10kHz|count[2]  ; var_clk:clockGenerator|pclock:counter_100Hz|count[2] ; CLK50        ; CLK50       ; 1.000        ; 0.008      ; 3.355      ;
; -2.311 ; var_clk:clockGenerator|pclock:counter_10kHz|count[2]  ; var_clk:clockGenerator|pclock:counter_100Hz|count[3] ; CLK50        ; CLK50       ; 1.000        ; 0.008      ; 3.355      ;
; -2.311 ; var_clk:clockGenerator|pclock:counter_10kHz|count[2]  ; var_clk:clockGenerator|pclock:counter_100Hz|count[0] ; CLK50        ; CLK50       ; 1.000        ; 0.008      ; 3.355      ;
; -2.292 ; var_clk:clockGenerator|pclock:counter_10kHz|count[0]  ; var_clk:clockGenerator|pclock:counter_1Hz|count[2]   ; CLK50        ; CLK50       ; 1.000        ; 0.004      ; 3.332      ;
; -2.292 ; var_clk:clockGenerator|pclock:counter_10kHz|count[0]  ; var_clk:clockGenerator|pclock:counter_1Hz|count[1]   ; CLK50        ; CLK50       ; 1.000        ; 0.004      ; 3.332      ;
; -2.292 ; var_clk:clockGenerator|pclock:counter_10kHz|count[0]  ; var_clk:clockGenerator|pclock:counter_1Hz|count[0]   ; CLK50        ; CLK50       ; 1.000        ; 0.004      ; 3.332      ;
; -2.292 ; var_clk:clockGenerator|pclock:counter_10kHz|count[0]  ; var_clk:clockGenerator|pclock:counter_1Hz|count[3]   ; CLK50        ; CLK50       ; 1.000        ; 0.004      ; 3.332      ;
; -2.288 ; var_clk:clockGenerator|pclock:counter_1MHz|count[3]   ; var_clk:clockGenerator|pclock:counter_1kHz|count[1]  ; CLK50        ; CLK50       ; 1.000        ; 0.003      ; 3.327      ;
; -2.288 ; var_clk:clockGenerator|pclock:counter_1MHz|count[3]   ; var_clk:clockGenerator|pclock:counter_1kHz|count[2]  ; CLK50        ; CLK50       ; 1.000        ; 0.003      ; 3.327      ;
; -2.288 ; var_clk:clockGenerator|pclock:counter_1MHz|count[3]   ; var_clk:clockGenerator|pclock:counter_1kHz|count[0]  ; CLK50        ; CLK50       ; 1.000        ; 0.003      ; 3.327      ;
; -2.288 ; var_clk:clockGenerator|pclock:counter_1MHz|count[3]   ; var_clk:clockGenerator|pclock:counter_1kHz|count[3]  ; CLK50        ; CLK50       ; 1.000        ; 0.003      ; 3.327      ;
; -2.278 ; var_clk:clockGenerator|pclock:counter_100kHz|count[0] ; var_clk:clockGenerator|pclock:counter_1kHz|count[1]  ; CLK50        ; CLK50       ; 1.000        ; 0.001      ; 3.315      ;
; -2.278 ; var_clk:clockGenerator|pclock:counter_100kHz|count[0] ; var_clk:clockGenerator|pclock:counter_1kHz|count[2]  ; CLK50        ; CLK50       ; 1.000        ; 0.001      ; 3.315      ;
; -2.278 ; var_clk:clockGenerator|pclock:counter_100kHz|count[0] ; var_clk:clockGenerator|pclock:counter_1kHz|count[0]  ; CLK50        ; CLK50       ; 1.000        ; 0.001      ; 3.315      ;
; -2.278 ; var_clk:clockGenerator|pclock:counter_100kHz|count[0] ; var_clk:clockGenerator|pclock:counter_1kHz|count[3]  ; CLK50        ; CLK50       ; 1.000        ; 0.001      ; 3.315      ;
; -2.273 ; var_clk:clockGenerator|pclock:counter_100kHz|count[1] ; var_clk:clockGenerator|pclock:counter_1Hz|count[2]   ; CLK50        ; CLK50       ; 1.000        ; -0.002     ; 3.307      ;
; -2.273 ; var_clk:clockGenerator|pclock:counter_100kHz|count[1] ; var_clk:clockGenerator|pclock:counter_1Hz|count[1]   ; CLK50        ; CLK50       ; 1.000        ; -0.002     ; 3.307      ;
; -2.273 ; var_clk:clockGenerator|pclock:counter_100kHz|count[1] ; var_clk:clockGenerator|pclock:counter_1Hz|count[0]   ; CLK50        ; CLK50       ; 1.000        ; -0.002     ; 3.307      ;
; -2.273 ; var_clk:clockGenerator|pclock:counter_100kHz|count[1] ; var_clk:clockGenerator|pclock:counter_1Hz|count[3]   ; CLK50        ; CLK50       ; 1.000        ; -0.002     ; 3.307      ;
; -2.266 ; var_clk:clockGenerator|pclock:counter_100kHz|count[1] ; var_clk:clockGenerator|pclock:counter_10Hz|count[1]  ; CLK50        ; CLK50       ; 1.000        ; -0.005     ; 3.297      ;
; -2.266 ; var_clk:clockGenerator|pclock:counter_100kHz|count[1] ; var_clk:clockGenerator|pclock:counter_10Hz|count[2]  ; CLK50        ; CLK50       ; 1.000        ; -0.005     ; 3.297      ;
; -2.266 ; var_clk:clockGenerator|pclock:counter_100kHz|count[1] ; var_clk:clockGenerator|pclock:counter_10Hz|count[0]  ; CLK50        ; CLK50       ; 1.000        ; -0.005     ; 3.297      ;
; -2.266 ; var_clk:clockGenerator|pclock:counter_100kHz|count[1] ; var_clk:clockGenerator|pclock:counter_10Hz|count[3]  ; CLK50        ; CLK50       ; 1.000        ; -0.005     ; 3.297      ;
; -2.265 ; var_clk:clockGenerator|pclock:counter_10MHz|count[2]  ; var_clk:clockGenerator|pclock:counter_1Hz|count[2]   ; CLK50        ; CLK50       ; 1.000        ; 0.001      ; 3.302      ;
; -2.265 ; var_clk:clockGenerator|pclock:counter_10MHz|count[2]  ; var_clk:clockGenerator|pclock:counter_1Hz|count[1]   ; CLK50        ; CLK50       ; 1.000        ; 0.001      ; 3.302      ;
; -2.265 ; var_clk:clockGenerator|pclock:counter_10MHz|count[2]  ; var_clk:clockGenerator|pclock:counter_1Hz|count[0]   ; CLK50        ; CLK50       ; 1.000        ; 0.001      ; 3.302      ;
; -2.265 ; var_clk:clockGenerator|pclock:counter_10MHz|count[2]  ; var_clk:clockGenerator|pclock:counter_1Hz|count[3]   ; CLK50        ; CLK50       ; 1.000        ; 0.001      ; 3.302      ;
; -2.263 ; var_clk:clockGenerator|pclock:counter_10kHz|count[2]  ; var_clk:clockGenerator|pclock:counter_1kHz|count[1]  ; CLK50        ; CLK50       ; 1.000        ; 0.007      ; 3.306      ;
; -2.263 ; var_clk:clockGenerator|pclock:counter_10kHz|count[2]  ; var_clk:clockGenerator|pclock:counter_1kHz|count[2]  ; CLK50        ; CLK50       ; 1.000        ; 0.007      ; 3.306      ;
; -2.263 ; var_clk:clockGenerator|pclock:counter_10kHz|count[2]  ; var_clk:clockGenerator|pclock:counter_1kHz|count[0]  ; CLK50        ; CLK50       ; 1.000        ; 0.007      ; 3.306      ;
; -2.263 ; var_clk:clockGenerator|pclock:counter_10kHz|count[2]  ; var_clk:clockGenerator|pclock:counter_1kHz|count[3]  ; CLK50        ; CLK50       ; 1.000        ; 0.007      ; 3.306      ;
; -2.258 ; var_clk:clockGenerator|pclock:counter_10MHz|count[2]  ; var_clk:clockGenerator|pclock:counter_10Hz|count[1]  ; CLK50        ; CLK50       ; 1.000        ; -0.002     ; 3.292      ;
; -2.258 ; var_clk:clockGenerator|pclock:counter_10MHz|count[2]  ; var_clk:clockGenerator|pclock:counter_10Hz|count[2]  ; CLK50        ; CLK50       ; 1.000        ; -0.002     ; 3.292      ;
; -2.258 ; var_clk:clockGenerator|pclock:counter_10MHz|count[2]  ; var_clk:clockGenerator|pclock:counter_10Hz|count[0]  ; CLK50        ; CLK50       ; 1.000        ; -0.002     ; 3.292      ;
; -2.258 ; var_clk:clockGenerator|pclock:counter_10MHz|count[2]  ; var_clk:clockGenerator|pclock:counter_10Hz|count[3]  ; CLK50        ; CLK50       ; 1.000        ; -0.002     ; 3.292      ;
+--------+-------------------------------------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLK50'                                                                                                                                                                    ;
+-------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                             ; To Node                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; var_clk:clockGenerator|pclock:counter_100kHz|count[3] ; var_clk:clockGenerator|pclock:counter_100kHz|count[3] ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; var_clk:clockGenerator|pclock:counter_100kHz|count[2] ; var_clk:clockGenerator|pclock:counter_100kHz|count[2] ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; var_clk:clockGenerator|pclock:counter_100kHz|count[1] ; var_clk:clockGenerator|pclock:counter_100kHz|count[1] ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; var_clk:clockGenerator|pclock:counter_100kHz|count[0] ; var_clk:clockGenerator|pclock:counter_100kHz|count[0] ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; var_clk:clockGenerator|pclock:counter_10MHz|count[2]  ; var_clk:clockGenerator|pclock:counter_10MHz|count[2]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; var_clk:clockGenerator|pclock:counter_10MHz|count[0]  ; var_clk:clockGenerator|pclock:counter_10MHz|count[0]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; var_clk:clockGenerator|pclock:counter_10MHz|count[1]  ; var_clk:clockGenerator|pclock:counter_10MHz|count[1]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; var_clk:clockGenerator|pclock:counter_1kHz|count[1]   ; var_clk:clockGenerator|pclock:counter_1kHz|count[1]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; var_clk:clockGenerator|pclock:counter_1kHz|count[2]   ; var_clk:clockGenerator|pclock:counter_1kHz|count[2]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; var_clk:clockGenerator|pclock:counter_1kHz|count[0]   ; var_clk:clockGenerator|pclock:counter_1kHz|count[0]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; var_clk:clockGenerator|pclock:counter_1kHz|count[3]   ; var_clk:clockGenerator|pclock:counter_1kHz|count[3]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; var_clk:clockGenerator|pclock:counter_100Hz|count[1]  ; var_clk:clockGenerator|pclock:counter_100Hz|count[1]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; var_clk:clockGenerator|pclock:counter_100Hz|count[2]  ; var_clk:clockGenerator|pclock:counter_100Hz|count[2]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; var_clk:clockGenerator|pclock:counter_100Hz|count[3]  ; var_clk:clockGenerator|pclock:counter_100Hz|count[3]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; var_clk:clockGenerator|pclock:counter_100Hz|count[0]  ; var_clk:clockGenerator|pclock:counter_100Hz|count[0]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; var_clk:clockGenerator|pclock:counter_10kHz|count[1]  ; var_clk:clockGenerator|pclock:counter_10kHz|count[1]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; var_clk:clockGenerator|pclock:counter_10kHz|count[0]  ; var_clk:clockGenerator|pclock:counter_10kHz|count[0]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; var_clk:clockGenerator|pclock:counter_10kHz|count[2]  ; var_clk:clockGenerator|pclock:counter_10kHz|count[2]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; var_clk:clockGenerator|pclock:counter_10kHz|count[3]  ; var_clk:clockGenerator|pclock:counter_10kHz|count[3]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; var_clk:clockGenerator|pclock:counter_1MHz|count[0]   ; var_clk:clockGenerator|pclock:counter_1MHz|count[0]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; var_clk:clockGenerator|pclock:counter_1MHz|count[2]   ; var_clk:clockGenerator|pclock:counter_1MHz|count[2]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; var_clk:clockGenerator|pclock:counter_1MHz|count[1]   ; var_clk:clockGenerator|pclock:counter_1MHz|count[1]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; var_clk:clockGenerator|pclock:counter_1MHz|count[3]   ; var_clk:clockGenerator|pclock:counter_1MHz|count[3]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; var_clk:clockGenerator|pclock:counter_1Hz|count[2]    ; var_clk:clockGenerator|pclock:counter_1Hz|count[2]    ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; var_clk:clockGenerator|pclock:counter_1Hz|count[1]    ; var_clk:clockGenerator|pclock:counter_1Hz|count[1]    ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; var_clk:clockGenerator|pclock:counter_1Hz|count[0]    ; var_clk:clockGenerator|pclock:counter_1Hz|count[0]    ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; var_clk:clockGenerator|pclock:counter_1Hz|count[3]    ; var_clk:clockGenerator|pclock:counter_1Hz|count[3]    ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; var_clk:clockGenerator|pclock:counter_10Hz|count[1]   ; var_clk:clockGenerator|pclock:counter_10Hz|count[1]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; var_clk:clockGenerator|pclock:counter_10Hz|count[2]   ; var_clk:clockGenerator|pclock:counter_10Hz|count[2]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; var_clk:clockGenerator|pclock:counter_10Hz|count[0]   ; var_clk:clockGenerator|pclock:counter_10Hz|count[0]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; var_clk:clockGenerator|pclock:counter_10Hz|count[3]   ; var_clk:clockGenerator|pclock:counter_10Hz|count[3]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.657      ;
; 0.530 ; var_clk:clockGenerator|pclock:counter_10MHz|count[1]  ; var_clk:clockGenerator|pclock:counter_10MHz|count[2]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.796      ;
; 0.530 ; var_clk:clockGenerator|pclock:counter_10kHz|count[0]  ; var_clk:clockGenerator|pclock:counter_10kHz|count[2]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.796      ;
; 0.535 ; var_clk:clockGenerator|pclock:counter_10Hz|count[2]   ; var_clk:clockGenerator|pclock:counter_10Hz|count[3]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.801      ;
; 0.540 ; var_clk:clockGenerator|pclock:counter_1Hz|count[3]    ; var_clk:clockGenerator|pclock:counter_1Hz|count[1]    ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.806      ;
; 0.540 ; var_clk:clockGenerator|pclock:counter_1Hz|count[3]    ; var_clk:clockGenerator|pclock:counter_1Hz|count[0]    ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.806      ;
; 0.540 ; var_clk:clockGenerator|pclock:counter_10Hz|count[3]   ; var_clk:clockGenerator|pclock:counter_10Hz|count[2]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.806      ;
; 0.541 ; var_clk:clockGenerator|pclock:counter_100Hz|count[2]  ; var_clk:clockGenerator|pclock:counter_100Hz|count[3]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.807      ;
; 0.543 ; var_clk:clockGenerator|pclock:counter_100kHz|count[2] ; var_clk:clockGenerator|pclock:counter_100kHz|count[0] ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.809      ;
; 0.545 ; var_clk:clockGenerator|pclock:counter_1kHz|count[3]   ; var_clk:clockGenerator|pclock:counter_1kHz|count[0]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.811      ;
; 0.545 ; var_clk:clockGenerator|pclock:counter_10Hz|count[3]   ; var_clk:clockGenerator|pclock:counter_10Hz|count[1]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.811      ;
; 0.545 ; var_clk:clockGenerator|pclock:counter_10Hz|count[3]   ; var_clk:clockGenerator|pclock:counter_10Hz|count[0]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.811      ;
; 0.548 ; var_clk:clockGenerator|pclock:counter_1kHz|count[3]   ; var_clk:clockGenerator|pclock:counter_1kHz|count[1]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.814      ;
; 0.553 ; var_clk:clockGenerator|pclock:counter_1Hz|count[1]    ; var_clk:clockGenerator|pclock:counter_1Hz|count[3]    ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.819      ;
; 0.559 ; var_clk:clockGenerator|pclock:counter_1Hz|count[1]    ; var_clk:clockGenerator|pclock:counter_1Hz|count[2]    ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.825      ;
; 0.692 ; var_clk:clockGenerator|pclock:counter_1kHz|count[0]   ; var_clk:clockGenerator|pclock:counter_1kHz|count[2]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.958      ;
; 0.700 ; var_clk:clockGenerator|pclock:counter_100kHz|count[0] ; var_clk:clockGenerator|pclock:counter_100kHz|count[1] ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.966      ;
; 0.701 ; var_clk:clockGenerator|pclock:counter_100kHz|count[0] ; var_clk:clockGenerator|pclock:counter_100kHz|count[3] ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.967      ;
; 0.701 ; var_clk:clockGenerator|pclock:counter_100kHz|count[0] ; var_clk:clockGenerator|pclock:counter_100kHz|count[2] ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.967      ;
; 0.714 ; var_clk:clockGenerator|pclock:counter_1MHz|count[3]   ; var_clk:clockGenerator|pclock:counter_1MHz|count[0]   ; CLK50        ; CLK50       ; 0.000        ; 0.002      ; 0.982      ;
; 0.720 ; var_clk:clockGenerator|pclock:counter_1kHz|count[1]   ; var_clk:clockGenerator|pclock:counter_1kHz|count[3]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.986      ;
; 0.726 ; var_clk:clockGenerator|pclock:counter_100Hz|count[3]  ; var_clk:clockGenerator|pclock:counter_100Hz|count[0]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.992      ;
; 0.729 ; var_clk:clockGenerator|pclock:counter_100Hz|count[3]  ; var_clk:clockGenerator|pclock:counter_100Hz|count[1]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.995      ;
; 0.729 ; var_clk:clockGenerator|pclock:counter_100Hz|count[3]  ; var_clk:clockGenerator|pclock:counter_100Hz|count[2]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.995      ;
; 0.736 ; var_clk:clockGenerator|pclock:counter_10kHz|count[3]  ; var_clk:clockGenerator|pclock:counter_10kHz|count[1]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 1.002      ;
; 0.782 ; var_clk:clockGenerator|pclock:counter_100kHz|count[2] ; var_clk:clockGenerator|pclock:counter_100kHz|count[3] ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 1.048      ;
; 0.784 ; var_clk:clockGenerator|pclock:counter_1Hz|count[0]    ; var_clk:clockGenerator|pclock:counter_1Hz|count[3]    ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 1.050      ;
; 0.791 ; var_clk:clockGenerator|pclock:counter_10MHz|count[0]  ; var_clk:clockGenerator|pclock:counter_10MHz|count[2]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 1.057      ;
; 0.791 ; var_clk:clockGenerator|pclock:counter_10Hz|count[0]   ; var_clk:clockGenerator|pclock:counter_10Hz|count[3]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 1.057      ;
; 0.797 ; var_clk:clockGenerator|pclock:counter_100Hz|count[0]  ; var_clk:clockGenerator|pclock:counter_100Hz|count[3]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 1.063      ;
; 0.811 ; var_clk:clockGenerator|pclock:counter_10MHz|count[2]  ; var_clk:clockGenerator|pclock:counter_10MHz|count[1]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 1.077      ;
; 0.811 ; var_clk:clockGenerator|pclock:counter_1Hz|count[3]    ; var_clk:clockGenerator|pclock:counter_1Hz|count[2]    ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 1.077      ;
; 0.812 ; var_clk:clockGenerator|pclock:counter_10MHz|count[2]  ; var_clk:clockGenerator|pclock:counter_10MHz|count[0]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 1.078      ;
; 0.814 ; var_clk:clockGenerator|pclock:counter_10Hz|count[2]   ; var_clk:clockGenerator|pclock:counter_10Hz|count[0]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 1.080      ;
; 0.815 ; var_clk:clockGenerator|pclock:counter_100kHz|count[1] ; var_clk:clockGenerator|pclock:counter_100kHz|count[2] ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 1.081      ;
; 0.815 ; var_clk:clockGenerator|pclock:counter_100Hz|count[2]  ; var_clk:clockGenerator|pclock:counter_100Hz|count[0]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 1.081      ;
; 0.816 ; var_clk:clockGenerator|pclock:counter_1Hz|count[0]    ; var_clk:clockGenerator|pclock:counter_1Hz|count[2]    ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 1.082      ;
; 0.816 ; var_clk:clockGenerator|pclock:counter_1Hz|count[0]    ; var_clk:clockGenerator|pclock:counter_1Hz|count[1]    ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 1.082      ;
; 0.817 ; var_clk:clockGenerator|pclock:counter_10MHz|count[0]  ; var_clk:clockGenerator|pclock:counter_10MHz|count[1]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 1.083      ;
; 0.818 ; var_clk:clockGenerator|pclock:counter_100kHz|count[1] ; var_clk:clockGenerator|pclock:counter_100kHz|count[0] ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 1.084      ;
; 0.820 ; var_clk:clockGenerator|pclock:counter_10Hz|count[0]   ; var_clk:clockGenerator|pclock:counter_10Hz|count[1]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 1.086      ;
; 0.821 ; var_clk:clockGenerator|pclock:counter_1MHz|count[3]   ; var_clk:clockGenerator|pclock:counter_1MHz|count[1]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 1.087      ;
; 0.823 ; var_clk:clockGenerator|pclock:counter_10Hz|count[0]   ; var_clk:clockGenerator|pclock:counter_10Hz|count[2]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 1.089      ;
; 0.823 ; var_clk:clockGenerator|pclock:counter_10Hz|count[1]   ; var_clk:clockGenerator|pclock:counter_10Hz|count[3]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 1.089      ;
; 0.824 ; var_clk:clockGenerator|pclock:counter_1MHz|count[3]   ; var_clk:clockGenerator|pclock:counter_1MHz|count[2]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 1.090      ;
; 0.826 ; var_clk:clockGenerator|pclock:counter_100Hz|count[1]  ; var_clk:clockGenerator|pclock:counter_100Hz|count[3]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 1.092      ;
; 0.826 ; var_clk:clockGenerator|pclock:counter_1Hz|count[1]    ; var_clk:clockGenerator|pclock:counter_1Hz|count[0]    ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 1.092      ;
; 0.827 ; var_clk:clockGenerator|pclock:counter_1Hz|count[2]    ; var_clk:clockGenerator|pclock:counter_1Hz|count[3]    ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 1.093      ;
; 0.832 ; var_clk:clockGenerator|pclock:counter_100Hz|count[0]  ; var_clk:clockGenerator|pclock:counter_100Hz|count[1]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 1.098      ;
; 0.832 ; var_clk:clockGenerator|pclock:counter_100Hz|count[0]  ; var_clk:clockGenerator|pclock:counter_100Hz|count[2]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 1.098      ;
; 0.848 ; var_clk:clockGenerator|pclock:counter_1kHz|count[1]   ; var_clk:clockGenerator|pclock:counter_1kHz|count[0]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 1.114      ;
; 0.851 ; var_clk:clockGenerator|pclock:counter_100Hz|count[1]  ; var_clk:clockGenerator|pclock:counter_100Hz|count[2]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 1.117      ;
; 0.853 ; var_clk:clockGenerator|pclock:counter_10Hz|count[1]   ; var_clk:clockGenerator|pclock:counter_10Hz|count[0]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 1.119      ;
; 0.855 ; var_clk:clockGenerator|pclock:counter_10Hz|count[1]   ; var_clk:clockGenerator|pclock:counter_10Hz|count[2]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 1.121      ;
; 0.857 ; var_clk:clockGenerator|pclock:counter_100Hz|count[1]  ; var_clk:clockGenerator|pclock:counter_100Hz|count[0]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 1.123      ;
; 0.859 ; var_clk:clockGenerator|pclock:counter_1Hz|count[2]    ; var_clk:clockGenerator|pclock:counter_1Hz|count[0]    ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 1.125      ;
; 0.952 ; var_clk:clockGenerator|pclock:counter_1MHz|count[0]   ; var_clk:clockGenerator|pclock:counter_1MHz|count[2]   ; CLK50        ; CLK50       ; 0.000        ; -0.002     ; 1.216      ;
; 0.953 ; var_clk:clockGenerator|pclock:counter_1MHz|count[0]   ; var_clk:clockGenerator|pclock:counter_1MHz|count[1]   ; CLK50        ; CLK50       ; 0.000        ; -0.002     ; 1.217      ;
; 0.953 ; var_clk:clockGenerator|pclock:counter_1MHz|count[0]   ; var_clk:clockGenerator|pclock:counter_1MHz|count[3]   ; CLK50        ; CLK50       ; 0.000        ; -0.002     ; 1.217      ;
; 0.964 ; var_clk:clockGenerator|pclock:counter_1kHz|count[2]   ; var_clk:clockGenerator|pclock:counter_1kHz|count[3]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 1.230      ;
; 0.967 ; var_clk:clockGenerator|pclock:counter_10kHz|count[0]  ; var_clk:clockGenerator|pclock:counter_10kHz|count[3]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 1.233      ;
; 0.969 ; var_clk:clockGenerator|pclock:counter_1kHz|count[0]   ; var_clk:clockGenerator|pclock:counter_1kHz|count[3]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 1.235      ;
; 0.972 ; var_clk:clockGenerator|pclock:counter_10kHz|count[3]  ; var_clk:clockGenerator|pclock:counter_10kHz|count[2]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 1.238      ;
; 0.973 ; var_clk:clockGenerator|pclock:counter_1kHz|count[3]   ; var_clk:clockGenerator|pclock:counter_1kHz|count[2]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 1.239      ;
; 0.974 ; var_clk:clockGenerator|pclock:counter_10kHz|count[1]  ; var_clk:clockGenerator|pclock:counter_10kHz|count[0]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 1.240      ;
; 0.974 ; var_clk:clockGenerator|pclock:counter_10kHz|count[1]  ; var_clk:clockGenerator|pclock:counter_10kHz|count[3]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 1.240      ;
; 0.987 ; var_clk:clockGenerator|pclock:counter_100kHz|count[1] ; var_clk:clockGenerator|pclock:counter_100kHz|count[3] ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 1.253      ;
; 0.988 ; var_clk:clockGenerator|pclock:counter_1kHz|count[1]   ; var_clk:clockGenerator|pclock:counter_1kHz|count[2]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 1.254      ;
; 0.995 ; var_clk:clockGenerator|pclock:counter_1kHz|count[2]   ; var_clk:clockGenerator|pclock:counter_1kHz|count[0]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 1.261      ;
; 0.999 ; var_clk:clockGenerator|pclock:counter_10kHz|count[0]  ; var_clk:clockGenerator|pclock:counter_10kHz|count[1]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 1.265      ;
+-------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'var_clk:clockGenerator|var_clock'                                                                                                                                                        ;
+-------+------------------------------------------+------------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                                  ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+------------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; 0.391 ; SCORE_A[3]~reg0                          ; SCORE_A[3]~reg0                          ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; SCORE_A[0]~reg0                          ; SCORE_A[0]~reg0                          ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; SCORE_A[1]~reg0                          ; SCORE_A[1]~reg0                          ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; countdown:counting|COUNT[0]              ; countdown:counting|COUNT[0]              ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; address_generator:address_gen|Address[2] ; address_generator:address_gen|Address[2] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; address_generator:address_gen|Address[0] ; address_generator:address_gen|Address[0] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; address_generator:address_gen|Address[1] ; address_generator:address_gen|Address[1] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 0.657      ;
; 0.577 ; address_generator:address_gen|Address[1] ; address_generator:address_gen|Address[2] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 0.843      ;
; 0.589 ; SCORE_B[3]~reg0                          ; SCORE_B[3]~reg0                          ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 0.855      ;
; 0.802 ; countdown:counting|TEN[2]                ; countdown:counting|TEN[2]                ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 1.068      ;
; 0.838 ; countdown:counting|TEN[0]                ; countdown:counting|TEN[0]                ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; countdown:counting|TEN[1]                ; countdown:counting|TEN[1]                ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 1.104      ;
; 0.862 ; countdown:counting|TEN[3]                ; countdown:counting|TEN[3]                ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 1.128      ;
; 0.886 ; STATE[3]~reg0                            ; STATE[0]~reg0                            ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 1.152      ;
; 0.886 ; STATE[3]~reg0                            ; STATE[1]~reg0                            ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 1.152      ;
; 0.896 ; SCORE_B[0]~reg0                          ; SCORE_B[0]~reg0                          ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 1.162      ;
; 0.899 ; address_generator:address_gen|Address[0] ; address_generator:address_gen|Address[2] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 1.165      ;
; 0.906 ; address_generator:address_gen|Address[0] ; address_generator:address_gen|Address[1] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 1.172      ;
; 1.003 ; STATE[1]~reg0                            ; countdown:counting|COUNT[2]              ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 1.269      ;
; 1.045 ; SCORE_B[1]~reg0                          ; SCORE_B[1]~reg0                          ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 1.311      ;
; 1.056 ; SCORE_A[0]~reg0                          ; SCORE_A[1]~reg0                          ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 1.322      ;
; 1.134 ; address_generator:address_gen|Address[1] ; countdown:counting|COUNT[1]              ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; -0.001     ; 1.399      ;
; 1.135 ; STATE[0]~reg0                            ; countdown:counting|COUNT[2]              ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 1.401      ;
; 1.155 ; address_generator:address_gen|Address[1] ; countdown:counting|COUNT[9]              ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; -0.001     ; 1.420      ;
; 1.162 ; address_generator:address_gen|Address[1] ; countdown:counting|COUNT[7]              ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; -0.001     ; 1.427      ;
; 1.167 ; STATE[3]~reg0                            ; countdown:counting|COUNT[0]              ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.002      ; 1.435      ;
; 1.200 ; countdown:counting|COUNT[8]              ; countdown:counting|COUNT[8]              ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 1.466      ;
; 1.224 ; countdown:counting|TEN[1]                ; countdown:counting|TEN[2]                ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 1.490      ;
; 1.224 ; countdown:counting|TEN[0]                ; countdown:counting|TEN[1]                ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 1.490      ;
; 1.236 ; STATE[2]~reg0                            ; STATE[2]~reg0                            ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 1.502      ;
; 1.251 ; SCORE_A[2]~reg0                          ; SCORE_A[2]~reg0                          ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 1.517      ;
; 1.262 ; address_generator:address_gen|Address[0] ; countdown:counting|COUNT[5]              ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; -0.007     ; 1.521      ;
; 1.269 ; STATE[2]~reg0                            ; countdown:counting|COUNT[2]              ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 1.535      ;
; 1.274 ; STATE[3]~reg0                            ; countdown:counting|COUNT[3]              ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 1.540      ;
; 1.277 ; countdown:counting|TEN[2]                ; countdown:counting|TEN[3]                ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 1.543      ;
; 1.283 ; SCORE_B[0]~reg0                          ; SCORE_B[1]~reg0                          ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 1.549      ;
; 1.286 ; address_generator:address_gen|Address[0] ; countdown:counting|COUNT[1]              ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; -0.001     ; 1.551      ;
; 1.291 ; STATE[3]~reg0                            ; countdown:counting|COUNT[2]              ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 1.557      ;
; 1.293 ; STATE[3]~reg0                            ; STATE[2]~reg0                            ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 1.559      ;
; 1.295 ; countdown:counting|TEN[0]                ; countdown:counting|TEN[2]                ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 1.561      ;
; 1.298 ; SCORE_B[2]~reg0                          ; SCORE_B[2]~reg0                          ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 1.564      ;
; 1.302 ; countdown:counting|COUNT[1]              ; countdown:counting|COUNT[1]              ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 1.568      ;
; 1.302 ; countdown:counting|COUNT[7]              ; countdown:counting|COUNT[7]              ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 1.568      ;
; 1.311 ; STATE[1]~reg0                            ; countdown:counting|COUNT[3]              ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 1.577      ;
; 1.316 ; STATE[3]~reg0                            ; countdown:counting|COUNT[6]              ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; -0.004     ; 1.578      ;
; 1.317 ; STATE[3]~reg0                            ; countdown:counting|COUNT[5]              ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; -0.004     ; 1.579      ;
; 1.319 ; STATE[3]~reg0                            ; countdown:counting|COUNT[4]              ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; -0.004     ; 1.581      ;
; 1.321 ; address_generator:address_gen|Address[0] ; countdown:counting|COUNT[9]              ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; -0.001     ; 1.586      ;
; 1.323 ; address_generator:address_gen|Address[0] ; countdown:counting|COUNT[7]              ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; -0.001     ; 1.588      ;
; 1.331 ; countdown:counting|COUNT[9]              ; countdown:counting|COUNT[9]              ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 1.597      ;
; 1.383 ; countdown:counting|TEN[1]                ; countdown:counting|TEN[3]                ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 1.649      ;
; 1.390 ; address_generator:address_gen|Address[1] ; countdown:counting|COUNT[3]              ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; -0.003     ; 1.653      ;
; 1.403 ; address_generator:address_gen|Address[2] ; countdown:counting|COUNT[1]              ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; -0.001     ; 1.668      ;
; 1.416 ; STATE[2]~reg0                            ; countdown:counting|COUNT[0]              ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.002      ; 1.684      ;
; 1.420 ; STATE[1]~reg0                            ; countdown:counting|COUNT[6]              ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; -0.004     ; 1.682      ;
; 1.424 ; STATE[1]~reg0                            ; countdown:counting|COUNT[5]              ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; -0.004     ; 1.686      ;
; 1.429 ; STATE[1]~reg0                            ; countdown:counting|COUNT[4]              ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; -0.004     ; 1.691      ;
; 1.431 ; address_generator:address_gen|Address[1] ; countdown:counting|COUNT[8]              ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; -0.001     ; 1.696      ;
; 1.437 ; address_generator:address_gen|Address[2] ; countdown:counting|COUNT[9]              ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; -0.001     ; 1.702      ;
; 1.438 ; address_generator:address_gen|Address[2] ; countdown:counting|COUNT[7]              ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; -0.001     ; 1.703      ;
; 1.442 ; SCORE_B[0]~reg0                          ; SCORE_B[2]~reg0                          ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 1.708      ;
; 1.443 ; SCORE_A[1]~reg0                          ; SCORE_A[3]~reg0                          ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 1.709      ;
; 1.443 ; STATE[0]~reg0                            ; countdown:counting|COUNT[3]              ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 1.709      ;
; 1.444 ; STATE[3]~reg0                            ; countdown:counting|COUNT[8]              ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.002      ; 1.712      ;
; 1.453 ; STATE[0]~reg0                            ; countdown:counting|COUNT[0]              ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.002      ; 1.721      ;
; 1.454 ; countdown:counting|TEN[0]                ; countdown:counting|TEN[3]                ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 1.720      ;
; 1.473 ; STATE[3]~reg0                            ; countdown:counting|COUNT[9]              ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.002      ; 1.741      ;
; 1.474 ; STATE[3]~reg0                            ; countdown:counting|COUNT[1]              ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.002      ; 1.742      ;
; 1.474 ; STATE[3]~reg0                            ; countdown:counting|COUNT[7]              ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.002      ; 1.742      ;
; 1.513 ; SCORE_B[0]~reg0                          ; SCORE_B[3]~reg0                          ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 1.779      ;
; 1.521 ; SCORE_B[1]~reg0                          ; SCORE_B[2]~reg0                          ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 1.787      ;
; 1.523 ; STATE[2]~reg0                            ; countdown:counting|COUNT[3]              ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 1.789      ;
; 1.527 ; SCORE_A[0]~reg0                          ; SCORE_A[3]~reg0                          ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 1.793      ;
; 1.535 ; STATE[1]~reg0                            ; countdown:counting|COUNT[8]              ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.002      ; 1.803      ;
; 1.548 ; address_generator:address_gen|Address[0] ; countdown:counting|COUNT[3]              ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; -0.003     ; 1.811      ;
; 1.552 ; STATE[0]~reg0                            ; countdown:counting|COUNT[6]              ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; -0.004     ; 1.814      ;
; 1.556 ; STATE[0]~reg0                            ; countdown:counting|COUNT[5]              ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; -0.004     ; 1.818      ;
; 1.561 ; STATE[0]~reg0                            ; countdown:counting|COUNT[4]              ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; -0.004     ; 1.823      ;
; 1.565 ; STATE[2]~reg0                            ; countdown:counting|COUNT[6]              ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; -0.004     ; 1.827      ;
; 1.566 ; STATE[2]~reg0                            ; countdown:counting|COUNT[5]              ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; -0.004     ; 1.828      ;
; 1.568 ; STATE[2]~reg0                            ; countdown:counting|COUNT[4]              ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; -0.004     ; 1.830      ;
; 1.576 ; address_generator:address_gen|Address[0] ; countdown:counting|COUNT[8]              ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; -0.001     ; 1.841      ;
; 1.579 ; SCORE_A[1]~reg0                          ; SCORE_A[2]~reg0                          ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 1.845      ;
; 1.583 ; countdown:counting|COUNT[7]              ; countdown:counting|COUNT[8]              ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 1.849      ;
; 1.592 ; SCORE_B[1]~reg0                          ; SCORE_B[3]~reg0                          ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 1.858      ;
; 1.596 ; STATE[1]~reg0                            ; countdown:counting|TEN[0]                ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.003      ; 1.865      ;
; 1.598 ; SCORE_A[0]~reg0                          ; SCORE_A[2]~reg0                          ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 1.864      ;
; 1.634 ; STATE[1]~reg0                            ; countdown:counting|COUNT[9]              ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.002      ; 1.902      ;
; 1.635 ; STATE[1]~reg0                            ; countdown:counting|COUNT[1]              ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.002      ; 1.903      ;
; 1.635 ; STATE[1]~reg0                            ; countdown:counting|COUNT[7]              ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.002      ; 1.903      ;
; 1.645 ; STATE[1]~reg0                            ; STATE[2]~reg0                            ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 1.911      ;
; 1.665 ; address_generator:address_gen|Address[1] ; countdown:counting|COUNT[6]              ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; -0.007     ; 1.924      ;
; 1.665 ; address_generator:address_gen|Address[2] ; countdown:counting|COUNT[3]              ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; -0.003     ; 1.928      ;
; 1.667 ; STATE[0]~reg0                            ; countdown:counting|COUNT[8]              ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.002      ; 1.935      ;
; 1.670 ; STATE[1]~reg0                            ; countdown:counting|COUNT[0]              ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.002      ; 1.938      ;
; 1.676 ; SCORE_A[2]~reg0                          ; SCORE_A[3]~reg0                          ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 1.942      ;
; 1.678 ; STATE[0]~reg0                            ; STATE[2]~reg0                            ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 1.944      ;
; 1.681 ; countdown:counting|COUNT[3]              ; countdown:counting|COUNT[3]              ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 1.947      ;
; 1.684 ; SCORE_B[2]~reg0                          ; SCORE_B[3]~reg0                          ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 1.950      ;
; 1.692 ; address_generator:address_gen|Address[1] ; countdown:counting|COUNT[4]              ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; -0.007     ; 1.951      ;
+-------+------------------------------------------+------------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLK50'                                                                                                ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLK50 ; Rise       ; CLK50                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_100Hz|count[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_100Hz|count[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_100Hz|count[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_100Hz|count[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_100Hz|count[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_100Hz|count[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_100Hz|count[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_100Hz|count[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_100kHz|count[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_100kHz|count[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_100kHz|count[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_100kHz|count[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_100kHz|count[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_100kHz|count[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_100kHz|count[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_100kHz|count[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_10Hz|count[0]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_10Hz|count[0]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_10Hz|count[1]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_10Hz|count[1]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_10Hz|count[2]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_10Hz|count[2]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_10Hz|count[3]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_10Hz|count[3]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_10MHz|count[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_10MHz|count[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_10MHz|count[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_10MHz|count[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_10MHz|count[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_10MHz|count[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_10kHz|count[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_10kHz|count[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_10kHz|count[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_10kHz|count[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_10kHz|count[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_10kHz|count[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_10kHz|count[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_10kHz|count[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_1Hz|count[0]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_1Hz|count[0]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_1Hz|count[1]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_1Hz|count[1]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_1Hz|count[2]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_1Hz|count[2]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_1Hz|count[3]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_1Hz|count[3]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_1MHz|count[0]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_1MHz|count[0]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_1MHz|count[1]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_1MHz|count[1]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_1MHz|count[2]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_1MHz|count[2]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_1MHz|count[3]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_1MHz|count[3]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_1kHz|count[0]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_1kHz|count[0]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_1kHz|count[1]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_1kHz|count[1]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_1kHz|count[2]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_1kHz|count[2]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_1kHz|count[3]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_1kHz|count[3]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK50 ; Rise       ; var_clk:clockGenerator|var_clock                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK50 ; Rise       ; var_clk:clockGenerator|var_clock                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK50 ; Rise       ; CLK50|combout                                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK50 ; Rise       ; CLK50|combout                                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK50 ; Rise       ; CLK50~clkctrl|inclk[0]                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK50 ; Rise       ; CLK50~clkctrl|inclk[0]                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK50 ; Rise       ; CLK50~clkctrl|outclk                                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK50 ; Rise       ; CLK50~clkctrl|outclk                                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK50 ; Rise       ; clockGenerator|counter_100Hz|count[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK50 ; Rise       ; clockGenerator|counter_100Hz|count[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK50 ; Rise       ; clockGenerator|counter_100Hz|count[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK50 ; Rise       ; clockGenerator|counter_100Hz|count[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK50 ; Rise       ; clockGenerator|counter_100Hz|count[2]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK50 ; Rise       ; clockGenerator|counter_100Hz|count[2]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK50 ; Rise       ; clockGenerator|counter_100Hz|count[3]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK50 ; Rise       ; clockGenerator|counter_100Hz|count[3]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK50 ; Rise       ; clockGenerator|counter_100kHz|count[0]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK50 ; Rise       ; clockGenerator|counter_100kHz|count[0]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK50 ; Rise       ; clockGenerator|counter_100kHz|count[1]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK50 ; Rise       ; clockGenerator|counter_100kHz|count[1]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK50 ; Rise       ; clockGenerator|counter_100kHz|count[2]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK50 ; Rise       ; clockGenerator|counter_100kHz|count[2]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK50 ; Rise       ; clockGenerator|counter_100kHz|count[3]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK50 ; Rise       ; clockGenerator|counter_100kHz|count[3]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK50 ; Rise       ; clockGenerator|counter_10Hz|count[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK50 ; Rise       ; clockGenerator|counter_10Hz|count[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK50 ; Rise       ; clockGenerator|counter_10Hz|count[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK50 ; Rise       ; clockGenerator|counter_10Hz|count[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK50 ; Rise       ; clockGenerator|counter_10Hz|count[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK50 ; Rise       ; clockGenerator|counter_10Hz|count[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK50 ; Rise       ; clockGenerator|counter_10Hz|count[3]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK50 ; Rise       ; clockGenerator|counter_10Hz|count[3]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK50 ; Rise       ; clockGenerator|counter_10MHz|count[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK50 ; Rise       ; clockGenerator|counter_10MHz|count[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK50 ; Rise       ; clockGenerator|counter_10MHz|count[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK50 ; Rise       ; clockGenerator|counter_10MHz|count[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK50 ; Rise       ; clockGenerator|counter_10MHz|count[2]|clk             ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'var_clk:clockGenerator|var_clock'                                                                                    ;
+--------+--------------+----------------+------------------+----------------------------------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                            ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+----------------------------------+------------+-------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; SCORE_A[0]~reg0                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; SCORE_A[0]~reg0                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; SCORE_A[1]~reg0                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; SCORE_A[1]~reg0                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; SCORE_A[2]~reg0                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; SCORE_A[2]~reg0                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; SCORE_A[3]~reg0                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; SCORE_A[3]~reg0                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; SCORE_B[0]~reg0                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; SCORE_B[0]~reg0                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; SCORE_B[1]~reg0                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; SCORE_B[1]~reg0                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; SCORE_B[2]~reg0                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; SCORE_B[2]~reg0                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; SCORE_B[3]~reg0                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; SCORE_B[3]~reg0                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; STATE[0]~reg0                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; STATE[0]~reg0                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; STATE[1]~reg0                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; STATE[1]~reg0                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; STATE[2]~reg0                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; STATE[2]~reg0                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; STATE[3]~reg0                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; STATE[3]~reg0                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; address_generator:address_gen|Address[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; address_generator:address_gen|Address[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; address_generator:address_gen|Address[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; address_generator:address_gen|Address[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; address_generator:address_gen|Address[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; address_generator:address_gen|Address[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; countdown:counting|COUNT[0]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; countdown:counting|COUNT[0]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; countdown:counting|COUNT[1]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; countdown:counting|COUNT[1]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; countdown:counting|COUNT[2]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; countdown:counting|COUNT[2]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; countdown:counting|COUNT[3]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; countdown:counting|COUNT[3]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; countdown:counting|COUNT[4]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; countdown:counting|COUNT[4]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; countdown:counting|COUNT[5]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; countdown:counting|COUNT[5]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; countdown:counting|COUNT[6]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; countdown:counting|COUNT[6]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; countdown:counting|COUNT[7]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; countdown:counting|COUNT[7]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; countdown:counting|COUNT[8]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; countdown:counting|COUNT[8]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; countdown:counting|COUNT[9]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; countdown:counting|COUNT[9]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; countdown:counting|TEN[0]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; countdown:counting|TEN[0]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; countdown:counting|TEN[1]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; countdown:counting|TEN[1]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; countdown:counting|TEN[2]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; countdown:counting|TEN[2]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; countdown:counting|TEN[3]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; countdown:counting|TEN[3]                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; SCORE_A[0]~reg0|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; SCORE_A[0]~reg0|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; SCORE_A[1]~reg0|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; SCORE_A[1]~reg0|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; SCORE_A[2]~reg0|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; SCORE_A[2]~reg0|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; SCORE_A[3]~reg0|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; SCORE_A[3]~reg0|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; SCORE_B[0]~reg0|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; SCORE_B[0]~reg0|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; SCORE_B[1]~reg0|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; SCORE_B[1]~reg0|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; SCORE_B[2]~reg0|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; SCORE_B[2]~reg0|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; SCORE_B[3]~reg0|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; SCORE_B[3]~reg0|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; STATE[0]~reg0|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; STATE[0]~reg0|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; STATE[1]~reg0|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; STATE[1]~reg0|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; STATE[2]~reg0|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; STATE[2]~reg0|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; STATE[3]~reg0|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; STATE[3]~reg0|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; address_gen|Address[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; address_gen|Address[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; address_gen|Address[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; address_gen|Address[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; address_gen|Address[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; address_gen|Address[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; clockGenerator|var_clock|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; clockGenerator|var_clock|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; clockGenerator|var_clock~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; clockGenerator|var_clock~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; clockGenerator|var_clock~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; clockGenerator|var_clock~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; counting|COUNT[0]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; counting|COUNT[0]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; counting|COUNT[1]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; counting|COUNT[1]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; counting|COUNT[2]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; counting|COUNT[2]|clk                     ;
+--------+--------------+----------------+------------------+----------------------------------+------------+-------------------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                    ;
+-------------+----------------------------------+-------+-------+------------+----------------------------------+
; Data Port   ; Clock Port                       ; Rise  ; Fall  ; Clock Edge ; Clock Reference                  ;
+-------------+----------------------------------+-------+-------+------------+----------------------------------+
; CLK_SEL[*]  ; CLK50                            ; 1.536 ; 1.536 ; Rise       ; CLK50                            ;
;  CLK_SEL[0] ; CLK50                            ; 1.308 ; 1.308 ; Rise       ; CLK50                            ;
;  CLK_SEL[1] ; CLK50                            ; 1.536 ; 1.536 ; Rise       ; CLK50                            ;
;  CLK_SEL[2] ; CLK50                            ; 0.410 ; 0.410 ; Rise       ; CLK50                            ;
; NEXT        ; var_clk:clockGenerator|var_clock ; 7.407 ; 7.407 ; Rise       ; var_clk:clockGenerator|var_clock ;
; PLAYER_A    ; var_clk:clockGenerator|var_clock ; 8.298 ; 8.298 ; Rise       ; var_clk:clockGenerator|var_clock ;
; PLAYER_B    ; var_clk:clockGenerator|var_clock ; 7.449 ; 7.449 ; Rise       ; var_clk:clockGenerator|var_clock ;
; RESET       ; var_clk:clockGenerator|var_clock ; 2.033 ; 2.033 ; Rise       ; var_clk:clockGenerator|var_clock ;
+-------------+----------------------------------+-------+-------+------------+----------------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                       ;
+-------------+----------------------------------+--------+--------+------------+----------------------------------+
; Data Port   ; Clock Port                       ; Rise   ; Fall   ; Clock Edge ; Clock Reference                  ;
+-------------+----------------------------------+--------+--------+------------+----------------------------------+
; CLK_SEL[*]  ; CLK50                            ; -0.180 ; -0.180 ; Rise       ; CLK50                            ;
;  CLK_SEL[0] ; CLK50                            ; -0.539 ; -0.539 ; Rise       ; CLK50                            ;
;  CLK_SEL[1] ; CLK50                            ; -0.769 ; -0.769 ; Rise       ; CLK50                            ;
;  CLK_SEL[2] ; CLK50                            ; -0.180 ; -0.180 ; Rise       ; CLK50                            ;
; NEXT        ; var_clk:clockGenerator|var_clock ; -5.444 ; -5.444 ; Rise       ; var_clk:clockGenerator|var_clock ;
; PLAYER_A    ; var_clk:clockGenerator|var_clock ; -5.441 ; -5.441 ; Rise       ; var_clk:clockGenerator|var_clock ;
; PLAYER_B    ; var_clk:clockGenerator|var_clock ; -5.860 ; -5.860 ; Rise       ; var_clk:clockGenerator|var_clock ;
; RESET       ; var_clk:clockGenerator|var_clock ; -0.478 ; -0.478 ; Rise       ; var_clk:clockGenerator|var_clock ;
+-------------+----------------------------------+--------+--------+------------+----------------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                  ;
+-------------------+----------------------------------+--------+--------+------------+----------------------------------+
; Data Port         ; Clock Port                       ; Rise   ; Fall   ; Clock Edge ; Clock Reference                  ;
+-------------------+----------------------------------+--------+--------+------------+----------------------------------+
; ADDRESS[*]        ; var_clk:clockGenerator|var_clock ; 7.067  ; 7.067  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  ADDRESS[0]       ; var_clk:clockGenerator|var_clock ; 7.067  ; 7.067  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  ADDRESS[1]       ; var_clk:clockGenerator|var_clock ; 6.930  ; 6.930  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  ADDRESS[2]       ; var_clk:clockGenerator|var_clock ; 7.038  ; 7.038  ; Rise       ; var_clk:clockGenerator|var_clock ;
; A_INC             ; var_clk:clockGenerator|var_clock ; 7.995  ; 7.995  ; Rise       ; var_clk:clockGenerator|var_clock ;
; B_INC             ; var_clk:clockGenerator|var_clock ; 8.209  ; 8.209  ; Rise       ; var_clk:clockGenerator|var_clock ;
; CLK               ; var_clk:clockGenerator|var_clock ; 4.141  ;        ; Rise       ; var_clk:clockGenerator|var_clock ;
; DATA[*]           ; var_clk:clockGenerator|var_clock ; 7.783  ; 7.783  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DATA[1]          ; var_clk:clockGenerator|var_clock ; 7.783  ; 7.783  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DATA[2]          ; var_clk:clockGenerator|var_clock ; 7.475  ; 7.475  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DATA[3]          ; var_clk:clockGenerator|var_clock ; 7.480  ; 7.480  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DATA[4]          ; var_clk:clockGenerator|var_clock ; 7.740  ; 7.740  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DATA[5]          ; var_clk:clockGenerator|var_clock ; 7.067  ; 7.067  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DATA[6]          ; var_clk:clockGenerator|var_clock ; 7.761  ; 7.761  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DATA[7]          ; var_clk:clockGenerator|var_clock ; 7.484  ; 7.484  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DATA[8]          ; var_clk:clockGenerator|var_clock ; 7.749  ; 7.749  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DATA[9]          ; var_clk:clockGenerator|var_clock ; 7.733  ; 7.733  ; Rise       ; var_clk:clockGenerator|var_clock ;
; FALSE_START       ; var_clk:clockGenerator|var_clock ; 10.976 ; 10.976 ; Rise       ; var_clk:clockGenerator|var_clock ;
; HEX0[*]           ; var_clk:clockGenerator|var_clock ; 12.387 ; 12.387 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX0[0]          ; var_clk:clockGenerator|var_clock ; 10.540 ; 10.540 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX0[1]          ; var_clk:clockGenerator|var_clock ; 10.987 ; 10.987 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX0[2]          ; var_clk:clockGenerator|var_clock ; 12.387 ; 12.387 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX0[3]          ; var_clk:clockGenerator|var_clock ; 11.724 ; 11.724 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX0[4]          ; var_clk:clockGenerator|var_clock ; 10.655 ; 10.655 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX0[5]          ; var_clk:clockGenerator|var_clock ; 11.945 ; 11.945 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX0[6]          ; var_clk:clockGenerator|var_clock ; 10.809 ; 10.809 ; Rise       ; var_clk:clockGenerator|var_clock ;
; HEX3[*]           ; var_clk:clockGenerator|var_clock ; 13.141 ; 13.141 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX3[0]          ; var_clk:clockGenerator|var_clock ; 11.539 ; 11.539 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX3[1]          ; var_clk:clockGenerator|var_clock ; 12.902 ; 12.902 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX3[3]          ; var_clk:clockGenerator|var_clock ; 12.943 ; 12.943 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX3[4]          ; var_clk:clockGenerator|var_clock ; 12.895 ; 12.895 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX3[5]          ; var_clk:clockGenerator|var_clock ; 13.141 ; 13.141 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX3[6]          ; var_clk:clockGenerator|var_clock ; 11.702 ; 11.702 ; Rise       ; var_clk:clockGenerator|var_clock ;
; HEX4[*]           ; var_clk:clockGenerator|var_clock ; 8.704  ; 8.704  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX4[0]          ; var_clk:clockGenerator|var_clock ; 8.661  ; 8.661  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX4[1]          ; var_clk:clockGenerator|var_clock ; 8.683  ; 8.683  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX4[2]          ; var_clk:clockGenerator|var_clock ; 8.704  ; 8.704  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX4[3]          ; var_clk:clockGenerator|var_clock ; 8.374  ; 8.374  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX4[4]          ; var_clk:clockGenerator|var_clock ; 8.393  ; 8.393  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX4[5]          ; var_clk:clockGenerator|var_clock ; 8.400  ; 8.400  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX4[6]          ; var_clk:clockGenerator|var_clock ; 8.381  ; 8.381  ; Rise       ; var_clk:clockGenerator|var_clock ;
; HEX6[*]           ; var_clk:clockGenerator|var_clock ; 9.067  ; 9.067  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX6[0]          ; var_clk:clockGenerator|var_clock ; 8.648  ; 8.648  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX6[1]          ; var_clk:clockGenerator|var_clock ; 8.650  ; 8.650  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX6[2]          ; var_clk:clockGenerator|var_clock ; 9.067  ; 9.067  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX6[3]          ; var_clk:clockGenerator|var_clock ; 8.405  ; 8.405  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX6[4]          ; var_clk:clockGenerator|var_clock ; 8.388  ; 8.388  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX6[5]          ; var_clk:clockGenerator|var_clock ; 8.894  ; 8.894  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX6[6]          ; var_clk:clockGenerator|var_clock ; 7.728  ; 7.728  ; Rise       ; var_clk:clockGenerator|var_clock ;
; LEDARRAYGREEN[*]  ; var_clk:clockGenerator|var_clock ; 11.666 ; 11.666 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYGREEN[0] ; var_clk:clockGenerator|var_clock ; 11.647 ; 11.647 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYGREEN[1] ; var_clk:clockGenerator|var_clock ; 11.647 ; 11.647 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYGREEN[2] ; var_clk:clockGenerator|var_clock ; 11.627 ; 11.627 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYGREEN[3] ; var_clk:clockGenerator|var_clock ; 11.627 ; 11.627 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYGREEN[4] ; var_clk:clockGenerator|var_clock ; 11.666 ; 11.666 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYGREEN[5] ; var_clk:clockGenerator|var_clock ; 11.656 ; 11.656 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYGREEN[6] ; var_clk:clockGenerator|var_clock ; 11.646 ; 11.646 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYGREEN[7] ; var_clk:clockGenerator|var_clock ; 11.596 ; 11.596 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYGREEN[8] ; var_clk:clockGenerator|var_clock ; 11.129 ; 11.129 ; Rise       ; var_clk:clockGenerator|var_clock ;
; LEDARRAYRED[*]    ; var_clk:clockGenerator|var_clock ; 13.686 ; 13.686 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYRED[0]   ; var_clk:clockGenerator|var_clock ; 13.657 ; 13.657 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYRED[1]   ; var_clk:clockGenerator|var_clock ; 13.657 ; 13.657 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYRED[2]   ; var_clk:clockGenerator|var_clock ; 13.628 ; 13.628 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYRED[3]   ; var_clk:clockGenerator|var_clock ; 13.628 ; 13.628 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYRED[4]   ; var_clk:clockGenerator|var_clock ; 13.208 ; 13.208 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYRED[5]   ; var_clk:clockGenerator|var_clock ; 13.208 ; 13.208 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYRED[6]   ; var_clk:clockGenerator|var_clock ; 13.198 ; 13.198 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYRED[7]   ; var_clk:clockGenerator|var_clock ; 13.198 ; 13.198 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYRED[8]   ; var_clk:clockGenerator|var_clock ; 13.295 ; 13.295 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYRED[9]   ; var_clk:clockGenerator|var_clock ; 13.305 ; 13.305 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYRED[10]  ; var_clk:clockGenerator|var_clock ; 13.323 ; 13.323 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYRED[11]  ; var_clk:clockGenerator|var_clock ; 13.323 ; 13.323 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYRED[12]  ; var_clk:clockGenerator|var_clock ; 13.333 ; 13.333 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYRED[13]  ; var_clk:clockGenerator|var_clock ; 13.333 ; 13.333 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYRED[14]  ; var_clk:clockGenerator|var_clock ; 13.686 ; 13.686 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYRED[15]  ; var_clk:clockGenerator|var_clock ; 13.686 ; 13.686 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYRED[16]  ; var_clk:clockGenerator|var_clock ; 13.601 ; 13.601 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYRED[17]  ; var_clk:clockGenerator|var_clock ; 13.601 ; 13.601 ; Rise       ; var_clk:clockGenerator|var_clock ;
; LOAD_MUX          ; var_clk:clockGenerator|var_clock ; 7.463  ; 7.463  ; Rise       ; var_clk:clockGenerator|var_clock ;
; SCORE_A[*]        ; var_clk:clockGenerator|var_clock ; 7.579  ; 7.579  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  SCORE_A[0]       ; var_clk:clockGenerator|var_clock ; 6.575  ; 6.575  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  SCORE_A[1]       ; var_clk:clockGenerator|var_clock ; 7.579  ; 7.579  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  SCORE_A[2]       ; var_clk:clockGenerator|var_clock ; 7.018  ; 7.018  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  SCORE_A[3]       ; var_clk:clockGenerator|var_clock ; 6.550  ; 6.550  ; Rise       ; var_clk:clockGenerator|var_clock ;
; SCORE_B[*]        ; var_clk:clockGenerator|var_clock ; 6.913  ; 6.913  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  SCORE_B[0]       ; var_clk:clockGenerator|var_clock ; 6.542  ; 6.542  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  SCORE_B[1]       ; var_clk:clockGenerator|var_clock ; 6.553  ; 6.553  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  SCORE_B[2]       ; var_clk:clockGenerator|var_clock ; 6.913  ; 6.913  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  SCORE_B[3]       ; var_clk:clockGenerator|var_clock ; 6.545  ; 6.545  ; Rise       ; var_clk:clockGenerator|var_clock ;
; SIGNAL            ; var_clk:clockGenerator|var_clock ; 11.121 ; 11.121 ; Rise       ; var_clk:clockGenerator|var_clock ;
; STATE[*]          ; var_clk:clockGenerator|var_clock ; 7.611  ; 7.611  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  STATE[0]         ; var_clk:clockGenerator|var_clock ; 7.611  ; 7.611  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  STATE[1]         ; var_clk:clockGenerator|var_clock ; 7.077  ; 7.077  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  STATE[2]         ; var_clk:clockGenerator|var_clock ; 7.601  ; 7.601  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  STATE[3]         ; var_clk:clockGenerator|var_clock ; 7.046  ; 7.046  ; Rise       ; var_clk:clockGenerator|var_clock ;
; WINNER[*]         ; var_clk:clockGenerator|var_clock ; 12.395 ; 12.395 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  WINNER[0]        ; var_clk:clockGenerator|var_clock ; 11.590 ; 11.590 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  WINNER[1]        ; var_clk:clockGenerator|var_clock ; 12.385 ; 12.385 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  WINNER[3]        ; var_clk:clockGenerator|var_clock ; 12.395 ; 12.395 ; Rise       ; var_clk:clockGenerator|var_clock ;
; CLK               ; var_clk:clockGenerator|var_clock ;        ; 4.141  ; Fall       ; var_clk:clockGenerator|var_clock ;
+-------------------+----------------------------------+--------+--------+------------+----------------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                          ;
+-------------------+----------------------------------+--------+--------+------------+----------------------------------+
; Data Port         ; Clock Port                       ; Rise   ; Fall   ; Clock Edge ; Clock Reference                  ;
+-------------------+----------------------------------+--------+--------+------------+----------------------------------+
; ADDRESS[*]        ; var_clk:clockGenerator|var_clock ; 6.930  ; 6.930  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  ADDRESS[0]       ; var_clk:clockGenerator|var_clock ; 7.067  ; 7.067  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  ADDRESS[1]       ; var_clk:clockGenerator|var_clock ; 6.930  ; 6.930  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  ADDRESS[2]       ; var_clk:clockGenerator|var_clock ; 7.038  ; 7.038  ; Rise       ; var_clk:clockGenerator|var_clock ;
; A_INC             ; var_clk:clockGenerator|var_clock ; 7.785  ; 7.785  ; Rise       ; var_clk:clockGenerator|var_clock ;
; B_INC             ; var_clk:clockGenerator|var_clock ; 8.167  ; 8.167  ; Rise       ; var_clk:clockGenerator|var_clock ;
; CLK               ; var_clk:clockGenerator|var_clock ; 4.141  ;        ; Rise       ; var_clk:clockGenerator|var_clock ;
; DATA[*]           ; var_clk:clockGenerator|var_clock ; 7.067  ; 7.067  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DATA[1]          ; var_clk:clockGenerator|var_clock ; 7.514  ; 7.514  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DATA[2]          ; var_clk:clockGenerator|var_clock ; 7.368  ; 7.368  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DATA[3]          ; var_clk:clockGenerator|var_clock ; 7.205  ; 7.205  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DATA[4]          ; var_clk:clockGenerator|var_clock ; 7.507  ; 7.507  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DATA[5]          ; var_clk:clockGenerator|var_clock ; 7.067  ; 7.067  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DATA[6]          ; var_clk:clockGenerator|var_clock ; 7.496  ; 7.496  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DATA[7]          ; var_clk:clockGenerator|var_clock ; 7.208  ; 7.208  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DATA[8]          ; var_clk:clockGenerator|var_clock ; 7.485  ; 7.485  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DATA[9]          ; var_clk:clockGenerator|var_clock ; 7.451  ; 7.451  ; Rise       ; var_clk:clockGenerator|var_clock ;
; FALSE_START       ; var_clk:clockGenerator|var_clock ; 10.082 ; 10.082 ; Rise       ; var_clk:clockGenerator|var_clock ;
; HEX0[*]           ; var_clk:clockGenerator|var_clock ; 9.648  ; 9.648  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX0[0]          ; var_clk:clockGenerator|var_clock ; 9.648  ; 9.648  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX0[1]          ; var_clk:clockGenerator|var_clock ; 10.090 ; 10.090 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX0[2]          ; var_clk:clockGenerator|var_clock ; 11.494 ; 11.494 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX0[3]          ; var_clk:clockGenerator|var_clock ; 10.827 ; 10.827 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX0[4]          ; var_clk:clockGenerator|var_clock ; 10.095 ; 10.095 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX0[5]          ; var_clk:clockGenerator|var_clock ; 11.388 ; 11.388 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX0[6]          ; var_clk:clockGenerator|var_clock ; 10.251 ; 10.251 ; Rise       ; var_clk:clockGenerator|var_clock ;
; HEX3[*]           ; var_clk:clockGenerator|var_clock ; 10.645 ; 10.645 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX3[0]          ; var_clk:clockGenerator|var_clock ; 10.645 ; 10.645 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX3[1]          ; var_clk:clockGenerator|var_clock ; 10.822 ; 10.822 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX3[3]          ; var_clk:clockGenerator|var_clock ; 10.836 ; 10.836 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX3[4]          ; var_clk:clockGenerator|var_clock ; 10.842 ; 10.842 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX3[5]          ; var_clk:clockGenerator|var_clock ; 11.088 ; 11.088 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX3[6]          ; var_clk:clockGenerator|var_clock ; 10.805 ; 10.805 ; Rise       ; var_clk:clockGenerator|var_clock ;
; HEX4[*]           ; var_clk:clockGenerator|var_clock ; 7.981  ; 7.981  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX4[0]          ; var_clk:clockGenerator|var_clock ; 8.268  ; 8.268  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX4[1]          ; var_clk:clockGenerator|var_clock ; 8.296  ; 8.296  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX4[2]          ; var_clk:clockGenerator|var_clock ; 8.311  ; 8.311  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX4[3]          ; var_clk:clockGenerator|var_clock ; 7.981  ; 7.981  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX4[4]          ; var_clk:clockGenerator|var_clock ; 7.999  ; 7.999  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX4[5]          ; var_clk:clockGenerator|var_clock ; 8.008  ; 8.008  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX4[6]          ; var_clk:clockGenerator|var_clock ; 7.998  ; 7.998  ; Rise       ; var_clk:clockGenerator|var_clock ;
; HEX6[*]           ; var_clk:clockGenerator|var_clock ; 7.411  ; 7.411  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX6[0]          ; var_clk:clockGenerator|var_clock ; 7.757  ; 7.757  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX6[1]          ; var_clk:clockGenerator|var_clock ; 7.761  ; 7.761  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX6[2]          ; var_clk:clockGenerator|var_clock ; 8.182  ; 8.182  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX6[3]          ; var_clk:clockGenerator|var_clock ; 7.522  ; 7.522  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX6[4]          ; var_clk:clockGenerator|var_clock ; 7.505  ; 7.505  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX6[5]          ; var_clk:clockGenerator|var_clock ; 8.010  ; 8.010  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX6[6]          ; var_clk:clockGenerator|var_clock ; 7.411  ; 7.411  ; Rise       ; var_clk:clockGenerator|var_clock ;
; LEDARRAYGREEN[*]  ; var_clk:clockGenerator|var_clock ; 10.236 ; 10.236 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYGREEN[0] ; var_clk:clockGenerator|var_clock ; 10.754 ; 10.754 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYGREEN[1] ; var_clk:clockGenerator|var_clock ; 10.754 ; 10.754 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYGREEN[2] ; var_clk:clockGenerator|var_clock ; 10.734 ; 10.734 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYGREEN[3] ; var_clk:clockGenerator|var_clock ; 10.734 ; 10.734 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYGREEN[4] ; var_clk:clockGenerator|var_clock ; 10.773 ; 10.773 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYGREEN[5] ; var_clk:clockGenerator|var_clock ; 10.763 ; 10.763 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYGREEN[6] ; var_clk:clockGenerator|var_clock ; 10.753 ; 10.753 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYGREEN[7] ; var_clk:clockGenerator|var_clock ; 10.703 ; 10.703 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYGREEN[8] ; var_clk:clockGenerator|var_clock ; 10.236 ; 10.236 ; Rise       ; var_clk:clockGenerator|var_clock ;
; LEDARRAYRED[*]    ; var_clk:clockGenerator|var_clock ; 12.304 ; 12.304 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYRED[0]   ; var_clk:clockGenerator|var_clock ; 12.763 ; 12.763 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYRED[1]   ; var_clk:clockGenerator|var_clock ; 12.763 ; 12.763 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYRED[2]   ; var_clk:clockGenerator|var_clock ; 12.734 ; 12.734 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYRED[3]   ; var_clk:clockGenerator|var_clock ; 12.734 ; 12.734 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYRED[4]   ; var_clk:clockGenerator|var_clock ; 12.314 ; 12.314 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYRED[5]   ; var_clk:clockGenerator|var_clock ; 12.314 ; 12.314 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYRED[6]   ; var_clk:clockGenerator|var_clock ; 12.304 ; 12.304 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYRED[7]   ; var_clk:clockGenerator|var_clock ; 12.304 ; 12.304 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYRED[8]   ; var_clk:clockGenerator|var_clock ; 12.401 ; 12.401 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYRED[9]   ; var_clk:clockGenerator|var_clock ; 12.411 ; 12.411 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYRED[10]  ; var_clk:clockGenerator|var_clock ; 12.429 ; 12.429 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYRED[11]  ; var_clk:clockGenerator|var_clock ; 12.429 ; 12.429 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYRED[12]  ; var_clk:clockGenerator|var_clock ; 12.439 ; 12.439 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYRED[13]  ; var_clk:clockGenerator|var_clock ; 12.439 ; 12.439 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYRED[14]  ; var_clk:clockGenerator|var_clock ; 12.792 ; 12.792 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYRED[15]  ; var_clk:clockGenerator|var_clock ; 12.792 ; 12.792 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYRED[16]  ; var_clk:clockGenerator|var_clock ; 12.707 ; 12.707 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYRED[17]  ; var_clk:clockGenerator|var_clock ; 12.707 ; 12.707 ; Rise       ; var_clk:clockGenerator|var_clock ;
; LOAD_MUX          ; var_clk:clockGenerator|var_clock ; 7.175  ; 7.175  ; Rise       ; var_clk:clockGenerator|var_clock ;
; SCORE_A[*]        ; var_clk:clockGenerator|var_clock ; 6.550  ; 6.550  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  SCORE_A[0]       ; var_clk:clockGenerator|var_clock ; 6.575  ; 6.575  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  SCORE_A[1]       ; var_clk:clockGenerator|var_clock ; 7.579  ; 7.579  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  SCORE_A[2]       ; var_clk:clockGenerator|var_clock ; 7.018  ; 7.018  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  SCORE_A[3]       ; var_clk:clockGenerator|var_clock ; 6.550  ; 6.550  ; Rise       ; var_clk:clockGenerator|var_clock ;
; SCORE_B[*]        ; var_clk:clockGenerator|var_clock ; 6.542  ; 6.542  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  SCORE_B[0]       ; var_clk:clockGenerator|var_clock ; 6.542  ; 6.542  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  SCORE_B[1]       ; var_clk:clockGenerator|var_clock ; 6.553  ; 6.553  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  SCORE_B[2]       ; var_clk:clockGenerator|var_clock ; 6.913  ; 6.913  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  SCORE_B[3]       ; var_clk:clockGenerator|var_clock ; 6.545  ; 6.545  ; Rise       ; var_clk:clockGenerator|var_clock ;
; SIGNAL            ; var_clk:clockGenerator|var_clock ; 10.228 ; 10.228 ; Rise       ; var_clk:clockGenerator|var_clock ;
; STATE[*]          ; var_clk:clockGenerator|var_clock ; 7.046  ; 7.046  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  STATE[0]         ; var_clk:clockGenerator|var_clock ; 7.611  ; 7.611  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  STATE[1]         ; var_clk:clockGenerator|var_clock ; 7.077  ; 7.077  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  STATE[2]         ; var_clk:clockGenerator|var_clock ; 7.601  ; 7.601  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  STATE[3]         ; var_clk:clockGenerator|var_clock ; 7.046  ; 7.046  ; Rise       ; var_clk:clockGenerator|var_clock ;
; WINNER[*]         ; var_clk:clockGenerator|var_clock ; 10.696 ; 10.696 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  WINNER[0]        ; var_clk:clockGenerator|var_clock ; 10.696 ; 10.696 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  WINNER[1]        ; var_clk:clockGenerator|var_clock ; 11.488 ; 11.488 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  WINNER[3]        ; var_clk:clockGenerator|var_clock ; 11.498 ; 11.498 ; Rise       ; var_clk:clockGenerator|var_clock ;
; CLK               ; var_clk:clockGenerator|var_clock ;        ; 4.141  ; Fall       ; var_clk:clockGenerator|var_clock ;
+-------------------+----------------------------------+--------+--------+------------+----------------------------------+


+-----------------------------------------------------------+
; Fast Model Setup Summary                                  ;
+----------------------------------+--------+---------------+
; Clock                            ; Slack  ; End Point TNS ;
+----------------------------------+--------+---------------+
; var_clk:clockGenerator|var_clock ; -0.794 ; -8.507        ;
; CLK50                            ; -0.638 ; -14.003       ;
+----------------------------------+--------+---------------+


+----------------------------------------------------------+
; Fast Model Hold Summary                                  ;
+----------------------------------+-------+---------------+
; Clock                            ; Slack ; End Point TNS ;
+----------------------------------+-------+---------------+
; CLK50                            ; 0.215 ; 0.000         ;
; var_clk:clockGenerator|var_clock ; 0.215 ; 0.000         ;
+----------------------------------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+-----------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                    ;
+----------------------------------+--------+---------------+
; Clock                            ; Slack  ; End Point TNS ;
+----------------------------------+--------+---------------+
; CLK50                            ; -1.380 ; -33.380       ;
; var_clk:clockGenerator|var_clock ; -0.500 ; -29.000       ;
+----------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'var_clk:clockGenerator|var_clock'                                                                                                                              ;
+--------+-----------------------------+-----------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                     ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+-----------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; -0.794 ; STATE[1]~reg0               ; STATE[2]~reg0               ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.000      ; 1.826      ;
; -0.740 ; STATE[3]~reg0               ; STATE[2]~reg0               ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.000      ; 1.772      ;
; -0.736 ; SCORE_A[1]~reg0             ; STATE[2]~reg0               ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; -0.015     ; 1.753      ;
; -0.733 ; SCORE_A[2]~reg0             ; STATE[3]~reg0               ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; -0.015     ; 1.750      ;
; -0.730 ; countdown:counting|COUNT[8] ; STATE[2]~reg0               ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; -0.002     ; 1.760      ;
; -0.730 ; SCORE_A[1]~reg0             ; STATE[3]~reg0               ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; -0.015     ; 1.747      ;
; -0.727 ; SCORE_A[0]~reg0             ; STATE[2]~reg0               ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; -0.015     ; 1.744      ;
; -0.721 ; SCORE_A[0]~reg0             ; STATE[3]~reg0               ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; -0.015     ; 1.738      ;
; -0.716 ; STATE[2]~reg0               ; STATE[2]~reg0               ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.000      ; 1.748      ;
; -0.715 ; countdown:counting|COUNT[7] ; STATE[2]~reg0               ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; -0.002     ; 1.745      ;
; -0.703 ; STATE[0]~reg0               ; STATE[2]~reg0               ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.000      ; 1.735      ;
; -0.695 ; STATE[1]~reg0               ; STATE[0]~reg0               ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.000      ; 1.727      ;
; -0.691 ; STATE[0]~reg0               ; STATE[0]~reg0               ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.000      ; 1.723      ;
; -0.684 ; SCORE_A[2]~reg0             ; STATE[2]~reg0               ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; -0.015     ; 1.701      ;
; -0.668 ; SCORE_B[0]~reg0             ; STATE[0]~reg0               ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; -0.007     ; 1.693      ;
; -0.653 ; countdown:counting|TEN[0]   ; STATE[2]~reg0               ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; -0.004     ; 1.681      ;
; -0.649 ; SCORE_B[0]~reg0             ; STATE[1]~reg0               ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; -0.007     ; 1.674      ;
; -0.643 ; SCORE_A[2]~reg0             ; STATE[0]~reg0               ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; -0.015     ; 1.660      ;
; -0.640 ; countdown:counting|COUNT[6] ; STATE[2]~reg0               ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.001      ; 1.673      ;
; -0.640 ; SCORE_A[1]~reg0             ; STATE[0]~reg0               ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; -0.015     ; 1.657      ;
; -0.638 ; countdown:counting|TEN[2]   ; STATE[2]~reg0               ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; -0.004     ; 1.666      ;
; -0.631 ; SCORE_A[0]~reg0             ; STATE[0]~reg0               ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; -0.015     ; 1.648      ;
; -0.628 ; STATE[1]~reg0               ; SCORE_A[3]~reg0             ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.015      ; 1.675      ;
; -0.628 ; STATE[1]~reg0               ; SCORE_A[2]~reg0             ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.015      ; 1.675      ;
; -0.628 ; STATE[1]~reg0               ; SCORE_A[0]~reg0             ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.015      ; 1.675      ;
; -0.628 ; STATE[1]~reg0               ; SCORE_A[1]~reg0             ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.015      ; 1.675      ;
; -0.624 ; SCORE_B[1]~reg0             ; STATE[0]~reg0               ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; -0.007     ; 1.649      ;
; -0.614 ; countdown:counting|TEN[3]   ; STATE[2]~reg0               ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; -0.004     ; 1.642      ;
; -0.605 ; SCORE_B[1]~reg0             ; STATE[1]~reg0               ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; -0.007     ; 1.630      ;
; -0.597 ; STATE[0]~reg0               ; SCORE_A[3]~reg0             ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.015      ; 1.644      ;
; -0.597 ; STATE[0]~reg0               ; SCORE_A[2]~reg0             ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.015      ; 1.644      ;
; -0.597 ; STATE[0]~reg0               ; SCORE_A[0]~reg0             ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.015      ; 1.644      ;
; -0.597 ; STATE[0]~reg0               ; SCORE_A[1]~reg0             ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.015      ; 1.644      ;
; -0.595 ; countdown:counting|COUNT[9] ; STATE[2]~reg0               ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; -0.002     ; 1.625      ;
; -0.593 ; SCORE_A[3]~reg0             ; STATE[2]~reg0               ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; -0.015     ; 1.610      ;
; -0.587 ; countdown:counting|COUNT[3] ; STATE[2]~reg0               ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.000      ; 1.619      ;
; -0.587 ; SCORE_A[3]~reg0             ; STATE[3]~reg0               ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; -0.015     ; 1.604      ;
; -0.585 ; countdown:counting|COUNT[4] ; STATE[2]~reg0               ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.001      ; 1.618      ;
; -0.571 ; countdown:counting|COUNT[2] ; STATE[2]~reg0               ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.000      ; 1.603      ;
; -0.563 ; SCORE_B[0]~reg0             ; STATE[3]~reg0               ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; -0.007     ; 1.588      ;
; -0.558 ; SCORE_B[2]~reg0             ; STATE[0]~reg0               ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; -0.007     ; 1.583      ;
; -0.546 ; STATE[3]~reg0               ; SCORE_A[3]~reg0             ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.015      ; 1.593      ;
; -0.546 ; STATE[3]~reg0               ; SCORE_A[2]~reg0             ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.015      ; 1.593      ;
; -0.546 ; STATE[3]~reg0               ; SCORE_A[0]~reg0             ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.015      ; 1.593      ;
; -0.546 ; STATE[3]~reg0               ; SCORE_A[1]~reg0             ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.015      ; 1.593      ;
; -0.544 ; SCORE_B[3]~reg0             ; STATE[0]~reg0               ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; -0.007     ; 1.569      ;
; -0.539 ; SCORE_B[2]~reg0             ; STATE[1]~reg0               ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; -0.007     ; 1.564      ;
; -0.538 ; SCORE_A[2]~reg0             ; STATE[1]~reg0               ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; -0.015     ; 1.555      ;
; -0.536 ; STATE[2]~reg0               ; STATE[1]~reg0               ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.000      ; 1.568      ;
; -0.535 ; STATE[2]~reg0               ; SCORE_A[3]~reg0             ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.015      ; 1.582      ;
; -0.535 ; STATE[2]~reg0               ; SCORE_A[2]~reg0             ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.015      ; 1.582      ;
; -0.535 ; STATE[2]~reg0               ; SCORE_A[0]~reg0             ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.015      ; 1.582      ;
; -0.535 ; STATE[2]~reg0               ; SCORE_A[1]~reg0             ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.015      ; 1.582      ;
; -0.534 ; STATE[1]~reg0               ; STATE[1]~reg0               ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.000      ; 1.566      ;
; -0.529 ; countdown:counting|COUNT[1] ; STATE[2]~reg0               ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; -0.002     ; 1.559      ;
; -0.526 ; countdown:counting|COUNT[5] ; STATE[2]~reg0               ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.001      ; 1.559      ;
; -0.525 ; SCORE_B[3]~reg0             ; STATE[1]~reg0               ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; -0.007     ; 1.550      ;
; -0.523 ; countdown:counting|TEN[1]   ; STATE[2]~reg0               ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; -0.004     ; 1.551      ;
; -0.518 ; SCORE_B[1]~reg0             ; STATE[3]~reg0               ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; -0.007     ; 1.543      ;
; -0.497 ; SCORE_A[3]~reg0             ; STATE[0]~reg0               ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; -0.015     ; 1.514      ;
; -0.493 ; STATE[0]~reg0               ; SCORE_B[3]~reg0             ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.007      ; 1.532      ;
; -0.486 ; STATE[1]~reg0               ; STATE[3]~reg0               ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.000      ; 1.518      ;
; -0.480 ; STATE[1]~reg0               ; SCORE_B[3]~reg0             ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.007      ; 1.519      ;
; -0.478 ; SCORE_A[0]~reg0             ; STATE[1]~reg0               ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; -0.015     ; 1.495      ;
; -0.474 ; STATE[0]~reg0               ; STATE[3]~reg0               ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.000      ; 1.506      ;
; -0.463 ; STATE[3]~reg0               ; SCORE_B[3]~reg0             ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.007      ; 1.502      ;
; -0.458 ; STATE[0]~reg0               ; SCORE_B[2]~reg0             ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.007      ; 1.497      ;
; -0.452 ; SCORE_B[3]~reg0             ; STATE[3]~reg0               ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; -0.007     ; 1.477      ;
; -0.452 ; STATE[2]~reg0               ; SCORE_B[3]~reg0             ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.007      ; 1.491      ;
; -0.450 ; SCORE_B[2]~reg0             ; STATE[3]~reg0               ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; -0.007     ; 1.475      ;
; -0.450 ; SCORE_A[1]~reg0             ; STATE[1]~reg0               ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; -0.015     ; 1.467      ;
; -0.445 ; STATE[1]~reg0               ; SCORE_B[2]~reg0             ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.007      ; 1.484      ;
; -0.439 ; SCORE_B[0]~reg0             ; STATE[2]~reg0               ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; -0.007     ; 1.464      ;
; -0.428 ; STATE[2]~reg0               ; STATE[3]~reg0               ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.000      ; 1.460      ;
; -0.428 ; STATE[2]~reg0               ; STATE[0]~reg0               ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.000      ; 1.460      ;
; -0.428 ; STATE[3]~reg0               ; SCORE_B[2]~reg0             ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.007      ; 1.467      ;
; -0.417 ; STATE[2]~reg0               ; SCORE_B[2]~reg0             ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.007      ; 1.456      ;
; -0.404 ; countdown:counting|COUNT[0] ; STATE[2]~reg0               ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; -0.002     ; 1.434      ;
; -0.394 ; SCORE_B[1]~reg0             ; STATE[2]~reg0               ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; -0.007     ; 1.419      ;
; -0.364 ; STATE[0]~reg0               ; SCORE_B[1]~reg0             ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.007      ; 1.403      ;
; -0.351 ; STATE[1]~reg0               ; SCORE_B[1]~reg0             ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.007      ; 1.390      ;
; -0.334 ; STATE[3]~reg0               ; SCORE_B[1]~reg0             ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.007      ; 1.373      ;
; -0.328 ; SCORE_B[3]~reg0             ; STATE[2]~reg0               ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; -0.007     ; 1.353      ;
; -0.326 ; SCORE_B[2]~reg0             ; STATE[2]~reg0               ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; -0.007     ; 1.351      ;
; -0.323 ; STATE[2]~reg0               ; SCORE_B[1]~reg0             ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.007      ; 1.362      ;
; -0.307 ; SCORE_A[3]~reg0             ; STATE[1]~reg0               ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; -0.015     ; 1.324      ;
; -0.256 ; STATE[0]~reg0               ; SCORE_B[0]~reg0             ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.007      ; 1.295      ;
; -0.243 ; STATE[0]~reg0               ; STATE[1]~reg0               ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.000      ; 1.275      ;
; -0.239 ; countdown:counting|COUNT[4] ; countdown:counting|COUNT[6] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.000      ; 1.271      ;
; -0.219 ; STATE[3]~reg0               ; countdown:counting|TEN[3]   ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.004      ; 1.255      ;
; -0.217 ; countdown:counting|COUNT[4] ; countdown:counting|COUNT[9] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.003      ; 1.252      ;
; -0.216 ; STATE[1]~reg0               ; SCORE_B[0]~reg0             ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.007      ; 1.255      ;
; -0.211 ; STATE[0]~reg0               ; countdown:counting|TEN[3]   ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.004      ; 1.247      ;
; -0.210 ; countdown:counting|COUNT[4] ; countdown:counting|COUNT[5] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.000      ; 1.242      ;
; -0.204 ; countdown:counting|COUNT[2] ; countdown:counting|COUNT[6] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; -0.001     ; 1.235      ;
; -0.199 ; STATE[3]~reg0               ; SCORE_B[0]~reg0             ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.007      ; 1.238      ;
; -0.192 ; countdown:counting|COUNT[0] ; countdown:counting|COUNT[6] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; -0.003     ; 1.221      ;
; -0.189 ; STATE[3]~reg0               ; STATE[3]~reg0               ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.000      ; 1.221      ;
; -0.189 ; STATE[3]~reg0               ; STATE[0]~reg0               ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.000      ; 1.221      ;
; -0.188 ; STATE[2]~reg0               ; SCORE_B[0]~reg0             ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.007      ; 1.227      ;
+--------+-----------------------------+-----------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLK50'                                                                                                                                                                   ;
+--------+-------------------------------------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                             ; To Node                                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.638 ; var_clk:clockGenerator|pclock:counter_10MHz|count[1]  ; var_clk:clockGenerator|pclock:counter_1kHz|count[1]  ; CLK50        ; CLK50       ; 1.000        ; 0.004      ; 1.674      ;
; -0.638 ; var_clk:clockGenerator|pclock:counter_10MHz|count[1]  ; var_clk:clockGenerator|pclock:counter_1kHz|count[2]  ; CLK50        ; CLK50       ; 1.000        ; 0.004      ; 1.674      ;
; -0.638 ; var_clk:clockGenerator|pclock:counter_10MHz|count[1]  ; var_clk:clockGenerator|pclock:counter_1kHz|count[0]  ; CLK50        ; CLK50       ; 1.000        ; 0.004      ; 1.674      ;
; -0.638 ; var_clk:clockGenerator|pclock:counter_10MHz|count[1]  ; var_clk:clockGenerator|pclock:counter_1kHz|count[3]  ; CLK50        ; CLK50       ; 1.000        ; 0.004      ; 1.674      ;
; -0.630 ; var_clk:clockGenerator|pclock:counter_1MHz|count[1]   ; var_clk:clockGenerator|pclock:counter_1kHz|count[1]  ; CLK50        ; CLK50       ; 1.000        ; 0.002      ; 1.664      ;
; -0.630 ; var_clk:clockGenerator|pclock:counter_1MHz|count[1]   ; var_clk:clockGenerator|pclock:counter_1kHz|count[2]  ; CLK50        ; CLK50       ; 1.000        ; 0.002      ; 1.664      ;
; -0.630 ; var_clk:clockGenerator|pclock:counter_1MHz|count[1]   ; var_clk:clockGenerator|pclock:counter_1kHz|count[0]  ; CLK50        ; CLK50       ; 1.000        ; 0.002      ; 1.664      ;
; -0.630 ; var_clk:clockGenerator|pclock:counter_1MHz|count[1]   ; var_clk:clockGenerator|pclock:counter_1kHz|count[3]  ; CLK50        ; CLK50       ; 1.000        ; 0.002      ; 1.664      ;
; -0.615 ; var_clk:clockGenerator|pclock:counter_10MHz|count[1]  ; var_clk:clockGenerator|pclock:counter_10Hz|count[1]  ; CLK50        ; CLK50       ; 1.000        ; -0.002     ; 1.645      ;
; -0.615 ; var_clk:clockGenerator|pclock:counter_10MHz|count[1]  ; var_clk:clockGenerator|pclock:counter_10Hz|count[2]  ; CLK50        ; CLK50       ; 1.000        ; -0.002     ; 1.645      ;
; -0.615 ; var_clk:clockGenerator|pclock:counter_10MHz|count[1]  ; var_clk:clockGenerator|pclock:counter_10Hz|count[0]  ; CLK50        ; CLK50       ; 1.000        ; -0.002     ; 1.645      ;
; -0.615 ; var_clk:clockGenerator|pclock:counter_10MHz|count[1]  ; var_clk:clockGenerator|pclock:counter_10Hz|count[3]  ; CLK50        ; CLK50       ; 1.000        ; -0.002     ; 1.645      ;
; -0.614 ; var_clk:clockGenerator|pclock:counter_100Hz|count[1]  ; var_clk:clockGenerator|pclock:counter_10Hz|count[1]  ; CLK50        ; CLK50       ; 1.000        ; -0.006     ; 1.640      ;
; -0.614 ; var_clk:clockGenerator|pclock:counter_10kHz|count[0]  ; var_clk:clockGenerator|pclock:counter_10Hz|count[1]  ; CLK50        ; CLK50       ; 1.000        ; 0.001      ; 1.647      ;
; -0.614 ; var_clk:clockGenerator|pclock:counter_100Hz|count[1]  ; var_clk:clockGenerator|pclock:counter_10Hz|count[2]  ; CLK50        ; CLK50       ; 1.000        ; -0.006     ; 1.640      ;
; -0.614 ; var_clk:clockGenerator|pclock:counter_10kHz|count[0]  ; var_clk:clockGenerator|pclock:counter_10Hz|count[2]  ; CLK50        ; CLK50       ; 1.000        ; 0.001      ; 1.647      ;
; -0.614 ; var_clk:clockGenerator|pclock:counter_100Hz|count[1]  ; var_clk:clockGenerator|pclock:counter_10Hz|count[0]  ; CLK50        ; CLK50       ; 1.000        ; -0.006     ; 1.640      ;
; -0.614 ; var_clk:clockGenerator|pclock:counter_10kHz|count[0]  ; var_clk:clockGenerator|pclock:counter_10Hz|count[0]  ; CLK50        ; CLK50       ; 1.000        ; 0.001      ; 1.647      ;
; -0.614 ; var_clk:clockGenerator|pclock:counter_100Hz|count[1]  ; var_clk:clockGenerator|pclock:counter_10Hz|count[3]  ; CLK50        ; CLK50       ; 1.000        ; -0.006     ; 1.640      ;
; -0.614 ; var_clk:clockGenerator|pclock:counter_10kHz|count[0]  ; var_clk:clockGenerator|pclock:counter_10Hz|count[3]  ; CLK50        ; CLK50       ; 1.000        ; 0.001      ; 1.647      ;
; -0.610 ; var_clk:clockGenerator|pclock:counter_10MHz|count[1]  ; var_clk:clockGenerator|pclock:counter_100Hz|count[1] ; CLK50        ; CLK50       ; 1.000        ; 0.004      ; 1.646      ;
; -0.610 ; var_clk:clockGenerator|pclock:counter_10MHz|count[1]  ; var_clk:clockGenerator|pclock:counter_100Hz|count[2] ; CLK50        ; CLK50       ; 1.000        ; 0.004      ; 1.646      ;
; -0.610 ; var_clk:clockGenerator|pclock:counter_10MHz|count[1]  ; var_clk:clockGenerator|pclock:counter_100Hz|count[3] ; CLK50        ; CLK50       ; 1.000        ; 0.004      ; 1.646      ;
; -0.610 ; var_clk:clockGenerator|pclock:counter_10MHz|count[1]  ; var_clk:clockGenerator|pclock:counter_100Hz|count[0] ; CLK50        ; CLK50       ; 1.000        ; 0.004      ; 1.646      ;
; -0.608 ; var_clk:clockGenerator|pclock:counter_10MHz|count[1]  ; var_clk:clockGenerator|pclock:counter_1Hz|count[2]   ; CLK50        ; CLK50       ; 1.000        ; 0.002      ; 1.642      ;
; -0.608 ; var_clk:clockGenerator|pclock:counter_10MHz|count[1]  ; var_clk:clockGenerator|pclock:counter_1Hz|count[1]   ; CLK50        ; CLK50       ; 1.000        ; 0.002      ; 1.642      ;
; -0.608 ; var_clk:clockGenerator|pclock:counter_10MHz|count[1]  ; var_clk:clockGenerator|pclock:counter_1Hz|count[0]   ; CLK50        ; CLK50       ; 1.000        ; 0.002      ; 1.642      ;
; -0.608 ; var_clk:clockGenerator|pclock:counter_10MHz|count[1]  ; var_clk:clockGenerator|pclock:counter_1Hz|count[3]   ; CLK50        ; CLK50       ; 1.000        ; 0.002      ; 1.642      ;
; -0.608 ; var_clk:clockGenerator|pclock:counter_10kHz|count[0]  ; var_clk:clockGenerator|pclock:counter_100Hz|count[1] ; CLK50        ; CLK50       ; 1.000        ; 0.007      ; 1.647      ;
; -0.608 ; var_clk:clockGenerator|pclock:counter_10kHz|count[0]  ; var_clk:clockGenerator|pclock:counter_100Hz|count[2] ; CLK50        ; CLK50       ; 1.000        ; 0.007      ; 1.647      ;
; -0.608 ; var_clk:clockGenerator|pclock:counter_10kHz|count[0]  ; var_clk:clockGenerator|pclock:counter_100Hz|count[3] ; CLK50        ; CLK50       ; 1.000        ; 0.007      ; 1.647      ;
; -0.608 ; var_clk:clockGenerator|pclock:counter_10kHz|count[0]  ; var_clk:clockGenerator|pclock:counter_100Hz|count[0] ; CLK50        ; CLK50       ; 1.000        ; 0.007      ; 1.647      ;
; -0.607 ; var_clk:clockGenerator|pclock:counter_1MHz|count[1]   ; var_clk:clockGenerator|pclock:counter_10Hz|count[1]  ; CLK50        ; CLK50       ; 1.000        ; -0.004     ; 1.635      ;
; -0.607 ; var_clk:clockGenerator|pclock:counter_1MHz|count[1]   ; var_clk:clockGenerator|pclock:counter_10Hz|count[2]  ; CLK50        ; CLK50       ; 1.000        ; -0.004     ; 1.635      ;
; -0.607 ; var_clk:clockGenerator|pclock:counter_1MHz|count[1]   ; var_clk:clockGenerator|pclock:counter_10Hz|count[0]  ; CLK50        ; CLK50       ; 1.000        ; -0.004     ; 1.635      ;
; -0.607 ; var_clk:clockGenerator|pclock:counter_1MHz|count[1]   ; var_clk:clockGenerator|pclock:counter_10Hz|count[3]  ; CLK50        ; CLK50       ; 1.000        ; -0.004     ; 1.635      ;
; -0.602 ; var_clk:clockGenerator|pclock:counter_1MHz|count[1]   ; var_clk:clockGenerator|pclock:counter_100Hz|count[1] ; CLK50        ; CLK50       ; 1.000        ; 0.002      ; 1.636      ;
; -0.602 ; var_clk:clockGenerator|pclock:counter_1MHz|count[1]   ; var_clk:clockGenerator|pclock:counter_100Hz|count[2] ; CLK50        ; CLK50       ; 1.000        ; 0.002      ; 1.636      ;
; -0.602 ; var_clk:clockGenerator|pclock:counter_1MHz|count[1]   ; var_clk:clockGenerator|pclock:counter_100Hz|count[3] ; CLK50        ; CLK50       ; 1.000        ; 0.002      ; 1.636      ;
; -0.602 ; var_clk:clockGenerator|pclock:counter_1MHz|count[1]   ; var_clk:clockGenerator|pclock:counter_100Hz|count[0] ; CLK50        ; CLK50       ; 1.000        ; 0.002      ; 1.636      ;
; -0.600 ; var_clk:clockGenerator|pclock:counter_1MHz|count[1]   ; var_clk:clockGenerator|pclock:counter_1Hz|count[2]   ; CLK50        ; CLK50       ; 1.000        ; 0.000      ; 1.632      ;
; -0.600 ; var_clk:clockGenerator|pclock:counter_1MHz|count[1]   ; var_clk:clockGenerator|pclock:counter_1Hz|count[1]   ; CLK50        ; CLK50       ; 1.000        ; 0.000      ; 1.632      ;
; -0.600 ; var_clk:clockGenerator|pclock:counter_1MHz|count[1]   ; var_clk:clockGenerator|pclock:counter_1Hz|count[0]   ; CLK50        ; CLK50       ; 1.000        ; 0.000      ; 1.632      ;
; -0.600 ; var_clk:clockGenerator|pclock:counter_1MHz|count[1]   ; var_clk:clockGenerator|pclock:counter_1Hz|count[3]   ; CLK50        ; CLK50       ; 1.000        ; 0.000      ; 1.632      ;
; -0.597 ; var_clk:clockGenerator|pclock:counter_10kHz|count[2]  ; var_clk:clockGenerator|pclock:counter_10Hz|count[1]  ; CLK50        ; CLK50       ; 1.000        ; 0.001      ; 1.630      ;
; -0.597 ; var_clk:clockGenerator|pclock:counter_10kHz|count[2]  ; var_clk:clockGenerator|pclock:counter_10Hz|count[2]  ; CLK50        ; CLK50       ; 1.000        ; 0.001      ; 1.630      ;
; -0.597 ; var_clk:clockGenerator|pclock:counter_10kHz|count[2]  ; var_clk:clockGenerator|pclock:counter_10Hz|count[0]  ; CLK50        ; CLK50       ; 1.000        ; 0.001      ; 1.630      ;
; -0.597 ; var_clk:clockGenerator|pclock:counter_10kHz|count[2]  ; var_clk:clockGenerator|pclock:counter_10Hz|count[3]  ; CLK50        ; CLK50       ; 1.000        ; 0.001      ; 1.630      ;
; -0.595 ; var_clk:clockGenerator|pclock:counter_100Hz|count[3]  ; var_clk:clockGenerator|pclock:counter_10Hz|count[1]  ; CLK50        ; CLK50       ; 1.000        ; -0.006     ; 1.621      ;
; -0.595 ; var_clk:clockGenerator|pclock:counter_100Hz|count[3]  ; var_clk:clockGenerator|pclock:counter_10Hz|count[2]  ; CLK50        ; CLK50       ; 1.000        ; -0.006     ; 1.621      ;
; -0.595 ; var_clk:clockGenerator|pclock:counter_100Hz|count[3]  ; var_clk:clockGenerator|pclock:counter_10Hz|count[0]  ; CLK50        ; CLK50       ; 1.000        ; -0.006     ; 1.621      ;
; -0.595 ; var_clk:clockGenerator|pclock:counter_100Hz|count[3]  ; var_clk:clockGenerator|pclock:counter_10Hz|count[3]  ; CLK50        ; CLK50       ; 1.000        ; -0.006     ; 1.621      ;
; -0.591 ; var_clk:clockGenerator|pclock:counter_10kHz|count[2]  ; var_clk:clockGenerator|pclock:counter_100Hz|count[1] ; CLK50        ; CLK50       ; 1.000        ; 0.007      ; 1.630      ;
; -0.591 ; var_clk:clockGenerator|pclock:counter_10kHz|count[2]  ; var_clk:clockGenerator|pclock:counter_100Hz|count[2] ; CLK50        ; CLK50       ; 1.000        ; 0.007      ; 1.630      ;
; -0.591 ; var_clk:clockGenerator|pclock:counter_10kHz|count[2]  ; var_clk:clockGenerator|pclock:counter_100Hz|count[3] ; CLK50        ; CLK50       ; 1.000        ; 0.007      ; 1.630      ;
; -0.591 ; var_clk:clockGenerator|pclock:counter_10kHz|count[2]  ; var_clk:clockGenerator|pclock:counter_100Hz|count[0] ; CLK50        ; CLK50       ; 1.000        ; 0.007      ; 1.630      ;
; -0.590 ; var_clk:clockGenerator|pclock:counter_10kHz|count[0]  ; var_clk:clockGenerator|pclock:counter_1kHz|count[1]  ; CLK50        ; CLK50       ; 1.000        ; 0.007      ; 1.629      ;
; -0.590 ; var_clk:clockGenerator|pclock:counter_10kHz|count[0]  ; var_clk:clockGenerator|pclock:counter_1kHz|count[2]  ; CLK50        ; CLK50       ; 1.000        ; 0.007      ; 1.629      ;
; -0.590 ; var_clk:clockGenerator|pclock:counter_10kHz|count[0]  ; var_clk:clockGenerator|pclock:counter_1kHz|count[0]  ; CLK50        ; CLK50       ; 1.000        ; 0.007      ; 1.629      ;
; -0.590 ; var_clk:clockGenerator|pclock:counter_10kHz|count[0]  ; var_clk:clockGenerator|pclock:counter_1kHz|count[3]  ; CLK50        ; CLK50       ; 1.000        ; 0.007      ; 1.629      ;
; -0.589 ; var_clk:clockGenerator|pclock:counter_10MHz|count[2]  ; var_clk:clockGenerator|pclock:counter_1kHz|count[1]  ; CLK50        ; CLK50       ; 1.000        ; 0.004      ; 1.625      ;
; -0.589 ; var_clk:clockGenerator|pclock:counter_10MHz|count[2]  ; var_clk:clockGenerator|pclock:counter_1kHz|count[2]  ; CLK50        ; CLK50       ; 1.000        ; 0.004      ; 1.625      ;
; -0.589 ; var_clk:clockGenerator|pclock:counter_10MHz|count[2]  ; var_clk:clockGenerator|pclock:counter_1kHz|count[0]  ; CLK50        ; CLK50       ; 1.000        ; 0.004      ; 1.625      ;
; -0.589 ; var_clk:clockGenerator|pclock:counter_10MHz|count[2]  ; var_clk:clockGenerator|pclock:counter_1kHz|count[3]  ; CLK50        ; CLK50       ; 1.000        ; 0.004      ; 1.625      ;
; -0.577 ; var_clk:clockGenerator|pclock:counter_1MHz|count[3]   ; var_clk:clockGenerator|pclock:counter_1kHz|count[1]  ; CLK50        ; CLK50       ; 1.000        ; 0.002      ; 1.611      ;
; -0.577 ; var_clk:clockGenerator|pclock:counter_1MHz|count[3]   ; var_clk:clockGenerator|pclock:counter_1kHz|count[2]  ; CLK50        ; CLK50       ; 1.000        ; 0.002      ; 1.611      ;
; -0.577 ; var_clk:clockGenerator|pclock:counter_1MHz|count[3]   ; var_clk:clockGenerator|pclock:counter_1kHz|count[0]  ; CLK50        ; CLK50       ; 1.000        ; 0.002      ; 1.611      ;
; -0.577 ; var_clk:clockGenerator|pclock:counter_1MHz|count[3]   ; var_clk:clockGenerator|pclock:counter_1kHz|count[3]  ; CLK50        ; CLK50       ; 1.000        ; 0.002      ; 1.611      ;
; -0.576 ; var_clk:clockGenerator|pclock:counter_100kHz|count[1] ; var_clk:clockGenerator|pclock:counter_1kHz|count[1]  ; CLK50        ; CLK50       ; 1.000        ; 0.001      ; 1.609      ;
; -0.576 ; var_clk:clockGenerator|pclock:counter_100kHz|count[1] ; var_clk:clockGenerator|pclock:counter_1kHz|count[2]  ; CLK50        ; CLK50       ; 1.000        ; 0.001      ; 1.609      ;
; -0.576 ; var_clk:clockGenerator|pclock:counter_100kHz|count[1] ; var_clk:clockGenerator|pclock:counter_1kHz|count[0]  ; CLK50        ; CLK50       ; 1.000        ; 0.001      ; 1.609      ;
; -0.576 ; var_clk:clockGenerator|pclock:counter_100kHz|count[1] ; var_clk:clockGenerator|pclock:counter_1kHz|count[3]  ; CLK50        ; CLK50       ; 1.000        ; 0.001      ; 1.609      ;
; -0.573 ; var_clk:clockGenerator|pclock:counter_10kHz|count[2]  ; var_clk:clockGenerator|pclock:counter_1kHz|count[1]  ; CLK50        ; CLK50       ; 1.000        ; 0.007      ; 1.612      ;
; -0.573 ; var_clk:clockGenerator|pclock:counter_10kHz|count[2]  ; var_clk:clockGenerator|pclock:counter_1kHz|count[2]  ; CLK50        ; CLK50       ; 1.000        ; 0.007      ; 1.612      ;
; -0.573 ; var_clk:clockGenerator|pclock:counter_10kHz|count[2]  ; var_clk:clockGenerator|pclock:counter_1kHz|count[0]  ; CLK50        ; CLK50       ; 1.000        ; 0.007      ; 1.612      ;
; -0.573 ; var_clk:clockGenerator|pclock:counter_10kHz|count[2]  ; var_clk:clockGenerator|pclock:counter_1kHz|count[3]  ; CLK50        ; CLK50       ; 1.000        ; 0.007      ; 1.612      ;
; -0.566 ; var_clk:clockGenerator|pclock:counter_1kHz|count[2]   ; var_clk:clockGenerator|pclock:counter_10Hz|count[1]  ; CLK50        ; CLK50       ; 1.000        ; -0.006     ; 1.592      ;
; -0.566 ; var_clk:clockGenerator|pclock:counter_10MHz|count[2]  ; var_clk:clockGenerator|pclock:counter_10Hz|count[1]  ; CLK50        ; CLK50       ; 1.000        ; -0.002     ; 1.596      ;
; -0.566 ; var_clk:clockGenerator|pclock:counter_1kHz|count[2]   ; var_clk:clockGenerator|pclock:counter_10Hz|count[2]  ; CLK50        ; CLK50       ; 1.000        ; -0.006     ; 1.592      ;
; -0.566 ; var_clk:clockGenerator|pclock:counter_10MHz|count[2]  ; var_clk:clockGenerator|pclock:counter_10Hz|count[2]  ; CLK50        ; CLK50       ; 1.000        ; -0.002     ; 1.596      ;
; -0.566 ; var_clk:clockGenerator|pclock:counter_1kHz|count[2]   ; var_clk:clockGenerator|pclock:counter_10Hz|count[0]  ; CLK50        ; CLK50       ; 1.000        ; -0.006     ; 1.592      ;
; -0.566 ; var_clk:clockGenerator|pclock:counter_10MHz|count[2]  ; var_clk:clockGenerator|pclock:counter_10Hz|count[0]  ; CLK50        ; CLK50       ; 1.000        ; -0.002     ; 1.596      ;
; -0.566 ; var_clk:clockGenerator|pclock:counter_1kHz|count[2]   ; var_clk:clockGenerator|pclock:counter_10Hz|count[3]  ; CLK50        ; CLK50       ; 1.000        ; -0.006     ; 1.592      ;
; -0.566 ; var_clk:clockGenerator|pclock:counter_10MHz|count[2]  ; var_clk:clockGenerator|pclock:counter_10Hz|count[3]  ; CLK50        ; CLK50       ; 1.000        ; -0.002     ; 1.596      ;
; -0.565 ; var_clk:clockGenerator|pclock:counter_1kHz|count[0]   ; var_clk:clockGenerator|pclock:counter_10Hz|count[1]  ; CLK50        ; CLK50       ; 1.000        ; -0.006     ; 1.591      ;
; -0.565 ; var_clk:clockGenerator|pclock:counter_1kHz|count[0]   ; var_clk:clockGenerator|pclock:counter_10Hz|count[2]  ; CLK50        ; CLK50       ; 1.000        ; -0.006     ; 1.591      ;
; -0.565 ; var_clk:clockGenerator|pclock:counter_1kHz|count[0]   ; var_clk:clockGenerator|pclock:counter_10Hz|count[0]  ; CLK50        ; CLK50       ; 1.000        ; -0.006     ; 1.591      ;
; -0.565 ; var_clk:clockGenerator|pclock:counter_1kHz|count[0]   ; var_clk:clockGenerator|pclock:counter_10Hz|count[3]  ; CLK50        ; CLK50       ; 1.000        ; -0.006     ; 1.591      ;
; -0.561 ; var_clk:clockGenerator|pclock:counter_10MHz|count[2]  ; var_clk:clockGenerator|pclock:counter_100Hz|count[1] ; CLK50        ; CLK50       ; 1.000        ; 0.004      ; 1.597      ;
; -0.561 ; var_clk:clockGenerator|pclock:counter_10MHz|count[2]  ; var_clk:clockGenerator|pclock:counter_100Hz|count[2] ; CLK50        ; CLK50       ; 1.000        ; 0.004      ; 1.597      ;
; -0.561 ; var_clk:clockGenerator|pclock:counter_10MHz|count[2]  ; var_clk:clockGenerator|pclock:counter_100Hz|count[3] ; CLK50        ; CLK50       ; 1.000        ; 0.004      ; 1.597      ;
; -0.561 ; var_clk:clockGenerator|pclock:counter_10MHz|count[2]  ; var_clk:clockGenerator|pclock:counter_100Hz|count[0] ; CLK50        ; CLK50       ; 1.000        ; 0.004      ; 1.597      ;
; -0.560 ; var_clk:clockGenerator|pclock:counter_10kHz|count[0]  ; var_clk:clockGenerator|pclock:counter_1Hz|count[2]   ; CLK50        ; CLK50       ; 1.000        ; 0.005      ; 1.597      ;
; -0.560 ; var_clk:clockGenerator|pclock:counter_10kHz|count[0]  ; var_clk:clockGenerator|pclock:counter_1Hz|count[1]   ; CLK50        ; CLK50       ; 1.000        ; 0.005      ; 1.597      ;
; -0.560 ; var_clk:clockGenerator|pclock:counter_10kHz|count[0]  ; var_clk:clockGenerator|pclock:counter_1Hz|count[0]   ; CLK50        ; CLK50       ; 1.000        ; 0.005      ; 1.597      ;
; -0.560 ; var_clk:clockGenerator|pclock:counter_10kHz|count[0]  ; var_clk:clockGenerator|pclock:counter_1Hz|count[3]   ; CLK50        ; CLK50       ; 1.000        ; 0.005      ; 1.597      ;
; -0.559 ; var_clk:clockGenerator|pclock:counter_10MHz|count[2]  ; var_clk:clockGenerator|pclock:counter_1Hz|count[2]   ; CLK50        ; CLK50       ; 1.000        ; 0.002      ; 1.593      ;
; -0.559 ; var_clk:clockGenerator|pclock:counter_10MHz|count[2]  ; var_clk:clockGenerator|pclock:counter_1Hz|count[1]   ; CLK50        ; CLK50       ; 1.000        ; 0.002      ; 1.593      ;
; -0.559 ; var_clk:clockGenerator|pclock:counter_10MHz|count[2]  ; var_clk:clockGenerator|pclock:counter_1Hz|count[0]   ; CLK50        ; CLK50       ; 1.000        ; 0.002      ; 1.593      ;
; -0.559 ; var_clk:clockGenerator|pclock:counter_10MHz|count[2]  ; var_clk:clockGenerator|pclock:counter_1Hz|count[3]   ; CLK50        ; CLK50       ; 1.000        ; 0.002      ; 1.593      ;
+--------+-------------------------------------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLK50'                                                                                                                                                                    ;
+-------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                             ; To Node                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; var_clk:clockGenerator|pclock:counter_100kHz|count[3] ; var_clk:clockGenerator|pclock:counter_100kHz|count[3] ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; var_clk:clockGenerator|pclock:counter_100kHz|count[2] ; var_clk:clockGenerator|pclock:counter_100kHz|count[2] ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; var_clk:clockGenerator|pclock:counter_100kHz|count[1] ; var_clk:clockGenerator|pclock:counter_100kHz|count[1] ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; var_clk:clockGenerator|pclock:counter_100kHz|count[0] ; var_clk:clockGenerator|pclock:counter_100kHz|count[0] ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; var_clk:clockGenerator|pclock:counter_10MHz|count[2]  ; var_clk:clockGenerator|pclock:counter_10MHz|count[2]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; var_clk:clockGenerator|pclock:counter_10MHz|count[0]  ; var_clk:clockGenerator|pclock:counter_10MHz|count[0]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; var_clk:clockGenerator|pclock:counter_10MHz|count[1]  ; var_clk:clockGenerator|pclock:counter_10MHz|count[1]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; var_clk:clockGenerator|pclock:counter_1kHz|count[1]   ; var_clk:clockGenerator|pclock:counter_1kHz|count[1]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; var_clk:clockGenerator|pclock:counter_1kHz|count[2]   ; var_clk:clockGenerator|pclock:counter_1kHz|count[2]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; var_clk:clockGenerator|pclock:counter_1kHz|count[0]   ; var_clk:clockGenerator|pclock:counter_1kHz|count[0]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; var_clk:clockGenerator|pclock:counter_1kHz|count[3]   ; var_clk:clockGenerator|pclock:counter_1kHz|count[3]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; var_clk:clockGenerator|pclock:counter_100Hz|count[1]  ; var_clk:clockGenerator|pclock:counter_100Hz|count[1]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; var_clk:clockGenerator|pclock:counter_100Hz|count[2]  ; var_clk:clockGenerator|pclock:counter_100Hz|count[2]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; var_clk:clockGenerator|pclock:counter_100Hz|count[3]  ; var_clk:clockGenerator|pclock:counter_100Hz|count[3]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; var_clk:clockGenerator|pclock:counter_100Hz|count[0]  ; var_clk:clockGenerator|pclock:counter_100Hz|count[0]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; var_clk:clockGenerator|pclock:counter_10kHz|count[1]  ; var_clk:clockGenerator|pclock:counter_10kHz|count[1]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; var_clk:clockGenerator|pclock:counter_10kHz|count[0]  ; var_clk:clockGenerator|pclock:counter_10kHz|count[0]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; var_clk:clockGenerator|pclock:counter_10kHz|count[2]  ; var_clk:clockGenerator|pclock:counter_10kHz|count[2]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; var_clk:clockGenerator|pclock:counter_10kHz|count[3]  ; var_clk:clockGenerator|pclock:counter_10kHz|count[3]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; var_clk:clockGenerator|pclock:counter_1MHz|count[0]   ; var_clk:clockGenerator|pclock:counter_1MHz|count[0]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; var_clk:clockGenerator|pclock:counter_1MHz|count[2]   ; var_clk:clockGenerator|pclock:counter_1MHz|count[2]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; var_clk:clockGenerator|pclock:counter_1MHz|count[1]   ; var_clk:clockGenerator|pclock:counter_1MHz|count[1]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; var_clk:clockGenerator|pclock:counter_1MHz|count[3]   ; var_clk:clockGenerator|pclock:counter_1MHz|count[3]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; var_clk:clockGenerator|pclock:counter_1Hz|count[2]    ; var_clk:clockGenerator|pclock:counter_1Hz|count[2]    ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; var_clk:clockGenerator|pclock:counter_1Hz|count[1]    ; var_clk:clockGenerator|pclock:counter_1Hz|count[1]    ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; var_clk:clockGenerator|pclock:counter_1Hz|count[0]    ; var_clk:clockGenerator|pclock:counter_1Hz|count[0]    ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; var_clk:clockGenerator|pclock:counter_1Hz|count[3]    ; var_clk:clockGenerator|pclock:counter_1Hz|count[3]    ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; var_clk:clockGenerator|pclock:counter_10Hz|count[1]   ; var_clk:clockGenerator|pclock:counter_10Hz|count[1]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; var_clk:clockGenerator|pclock:counter_10Hz|count[2]   ; var_clk:clockGenerator|pclock:counter_10Hz|count[2]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; var_clk:clockGenerator|pclock:counter_10Hz|count[0]   ; var_clk:clockGenerator|pclock:counter_10Hz|count[0]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; var_clk:clockGenerator|pclock:counter_10Hz|count[3]   ; var_clk:clockGenerator|pclock:counter_10Hz|count[3]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.367      ;
; 0.242 ; var_clk:clockGenerator|pclock:counter_10kHz|count[0]  ; var_clk:clockGenerator|pclock:counter_10kHz|count[2]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.394      ;
; 0.243 ; var_clk:clockGenerator|pclock:counter_10MHz|count[1]  ; var_clk:clockGenerator|pclock:counter_10MHz|count[2]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.395      ;
; 0.246 ; var_clk:clockGenerator|pclock:counter_10Hz|count[2]   ; var_clk:clockGenerator|pclock:counter_10Hz|count[3]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.398      ;
; 0.250 ; var_clk:clockGenerator|pclock:counter_1Hz|count[3]    ; var_clk:clockGenerator|pclock:counter_1Hz|count[0]    ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.402      ;
; 0.250 ; var_clk:clockGenerator|pclock:counter_10Hz|count[3]   ; var_clk:clockGenerator|pclock:counter_10Hz|count[2]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.402      ;
; 0.251 ; var_clk:clockGenerator|pclock:counter_100kHz|count[2] ; var_clk:clockGenerator|pclock:counter_100kHz|count[0] ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.403      ;
; 0.251 ; var_clk:clockGenerator|pclock:counter_1Hz|count[3]    ; var_clk:clockGenerator|pclock:counter_1Hz|count[1]    ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.403      ;
; 0.253 ; var_clk:clockGenerator|pclock:counter_1kHz|count[3]   ; var_clk:clockGenerator|pclock:counter_1kHz|count[0]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.405      ;
; 0.253 ; var_clk:clockGenerator|pclock:counter_100Hz|count[2]  ; var_clk:clockGenerator|pclock:counter_100Hz|count[3]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.405      ;
; 0.255 ; var_clk:clockGenerator|pclock:counter_10Hz|count[3]   ; var_clk:clockGenerator|pclock:counter_10Hz|count[1]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.407      ;
; 0.255 ; var_clk:clockGenerator|pclock:counter_10Hz|count[3]   ; var_clk:clockGenerator|pclock:counter_10Hz|count[0]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.407      ;
; 0.256 ; var_clk:clockGenerator|pclock:counter_1kHz|count[3]   ; var_clk:clockGenerator|pclock:counter_1kHz|count[1]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.408      ;
; 0.258 ; var_clk:clockGenerator|pclock:counter_1Hz|count[1]    ; var_clk:clockGenerator|pclock:counter_1Hz|count[3]    ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.410      ;
; 0.263 ; var_clk:clockGenerator|pclock:counter_1Hz|count[1]    ; var_clk:clockGenerator|pclock:counter_1Hz|count[2]    ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.415      ;
; 0.323 ; var_clk:clockGenerator|pclock:counter_1MHz|count[3]   ; var_clk:clockGenerator|pclock:counter_1MHz|count[0]   ; CLK50        ; CLK50       ; 0.000        ; 0.001      ; 0.476      ;
; 0.324 ; var_clk:clockGenerator|pclock:counter_1kHz|count[0]   ; var_clk:clockGenerator|pclock:counter_1kHz|count[2]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.476      ;
; 0.329 ; var_clk:clockGenerator|pclock:counter_1kHz|count[1]   ; var_clk:clockGenerator|pclock:counter_1kHz|count[3]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.481      ;
; 0.332 ; var_clk:clockGenerator|pclock:counter_100kHz|count[0] ; var_clk:clockGenerator|pclock:counter_100kHz|count[1] ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.484      ;
; 0.332 ; var_clk:clockGenerator|pclock:counter_100Hz|count[3]  ; var_clk:clockGenerator|pclock:counter_100Hz|count[0]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.484      ;
; 0.333 ; var_clk:clockGenerator|pclock:counter_100kHz|count[0] ; var_clk:clockGenerator|pclock:counter_100kHz|count[3] ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.485      ;
; 0.333 ; var_clk:clockGenerator|pclock:counter_100kHz|count[0] ; var_clk:clockGenerator|pclock:counter_100kHz|count[2] ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.485      ;
; 0.335 ; var_clk:clockGenerator|pclock:counter_100Hz|count[3]  ; var_clk:clockGenerator|pclock:counter_100Hz|count[1]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.487      ;
; 0.335 ; var_clk:clockGenerator|pclock:counter_100Hz|count[3]  ; var_clk:clockGenerator|pclock:counter_100Hz|count[2]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.487      ;
; 0.337 ; var_clk:clockGenerator|pclock:counter_10kHz|count[3]  ; var_clk:clockGenerator|pclock:counter_10kHz|count[1]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.489      ;
; 0.367 ; var_clk:clockGenerator|pclock:counter_100kHz|count[1] ; var_clk:clockGenerator|pclock:counter_100kHz|count[2] ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.519      ;
; 0.369 ; var_clk:clockGenerator|pclock:counter_100kHz|count[1] ; var_clk:clockGenerator|pclock:counter_100kHz|count[0] ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; var_clk:clockGenerator|pclock:counter_10Hz|count[2]   ; var_clk:clockGenerator|pclock:counter_10Hz|count[0]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.521      ;
; 0.370 ; var_clk:clockGenerator|pclock:counter_100kHz|count[2] ; var_clk:clockGenerator|pclock:counter_100kHz|count[3] ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.522      ;
; 0.370 ; var_clk:clockGenerator|pclock:counter_100Hz|count[2]  ; var_clk:clockGenerator|pclock:counter_100Hz|count[0]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.522      ;
; 0.371 ; var_clk:clockGenerator|pclock:counter_10MHz|count[0]  ; var_clk:clockGenerator|pclock:counter_10MHz|count[1]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.523      ;
; 0.374 ; var_clk:clockGenerator|pclock:counter_1Hz|count[0]    ; var_clk:clockGenerator|pclock:counter_1Hz|count[2]    ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.526      ;
; 0.374 ; var_clk:clockGenerator|pclock:counter_1Hz|count[0]    ; var_clk:clockGenerator|pclock:counter_1Hz|count[1]    ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.526      ;
; 0.374 ; var_clk:clockGenerator|pclock:counter_1Hz|count[0]    ; var_clk:clockGenerator|pclock:counter_1Hz|count[3]    ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.526      ;
; 0.376 ; var_clk:clockGenerator|pclock:counter_1Hz|count[1]    ; var_clk:clockGenerator|pclock:counter_1Hz|count[0]    ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.528      ;
; 0.377 ; var_clk:clockGenerator|pclock:counter_10Hz|count[0]   ; var_clk:clockGenerator|pclock:counter_10Hz|count[1]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.529      ;
; 0.378 ; var_clk:clockGenerator|pclock:counter_10MHz|count[0]  ; var_clk:clockGenerator|pclock:counter_10MHz|count[2]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.530      ;
; 0.379 ; var_clk:clockGenerator|pclock:counter_1kHz|count[1]   ; var_clk:clockGenerator|pclock:counter_1kHz|count[0]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.531      ;
; 0.379 ; var_clk:clockGenerator|pclock:counter_100Hz|count[0]  ; var_clk:clockGenerator|pclock:counter_100Hz|count[3]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.531      ;
; 0.379 ; var_clk:clockGenerator|pclock:counter_10Hz|count[0]   ; var_clk:clockGenerator|pclock:counter_10Hz|count[2]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.531      ;
; 0.379 ; var_clk:clockGenerator|pclock:counter_10Hz|count[0]   ; var_clk:clockGenerator|pclock:counter_10Hz|count[3]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.531      ;
; 0.380 ; var_clk:clockGenerator|pclock:counter_10MHz|count[2]  ; var_clk:clockGenerator|pclock:counter_10MHz|count[1]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.532      ;
; 0.381 ; var_clk:clockGenerator|pclock:counter_10Hz|count[1]   ; var_clk:clockGenerator|pclock:counter_10Hz|count[0]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.533      ;
; 0.382 ; var_clk:clockGenerator|pclock:counter_10MHz|count[2]  ; var_clk:clockGenerator|pclock:counter_10MHz|count[0]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.534      ;
; 0.382 ; var_clk:clockGenerator|pclock:counter_100Hz|count[0]  ; var_clk:clockGenerator|pclock:counter_100Hz|count[1]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.534      ;
; 0.382 ; var_clk:clockGenerator|pclock:counter_100Hz|count[0]  ; var_clk:clockGenerator|pclock:counter_100Hz|count[2]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.534      ;
; 0.384 ; var_clk:clockGenerator|pclock:counter_1Hz|count[3]    ; var_clk:clockGenerator|pclock:counter_1Hz|count[2]    ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.536      ;
; 0.385 ; var_clk:clockGenerator|pclock:counter_1MHz|count[3]   ; var_clk:clockGenerator|pclock:counter_1MHz|count[1]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.537      ;
; 0.386 ; var_clk:clockGenerator|pclock:counter_100Hz|count[1]  ; var_clk:clockGenerator|pclock:counter_100Hz|count[0]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.538      ;
; 0.387 ; var_clk:clockGenerator|pclock:counter_100Hz|count[1]  ; var_clk:clockGenerator|pclock:counter_100Hz|count[2]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.539      ;
; 0.388 ; var_clk:clockGenerator|pclock:counter_1MHz|count[3]   ; var_clk:clockGenerator|pclock:counter_1MHz|count[2]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.540      ;
; 0.388 ; var_clk:clockGenerator|pclock:counter_1Hz|count[2]    ; var_clk:clockGenerator|pclock:counter_1Hz|count[0]    ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.540      ;
; 0.391 ; var_clk:clockGenerator|pclock:counter_10Hz|count[1]   ; var_clk:clockGenerator|pclock:counter_10Hz|count[2]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.543      ;
; 0.391 ; var_clk:clockGenerator|pclock:counter_10Hz|count[1]   ; var_clk:clockGenerator|pclock:counter_10Hz|count[3]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.543      ;
; 0.394 ; var_clk:clockGenerator|pclock:counter_100Hz|count[1]  ; var_clk:clockGenerator|pclock:counter_100Hz|count[3]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.546      ;
; 0.395 ; var_clk:clockGenerator|pclock:counter_1Hz|count[2]    ; var_clk:clockGenerator|pclock:counter_1Hz|count[3]    ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.547      ;
; 0.431 ; var_clk:clockGenerator|pclock:counter_1MHz|count[0]   ; var_clk:clockGenerator|pclock:counter_1MHz|count[1]   ; CLK50        ; CLK50       ; 0.000        ; -0.001     ; 0.582      ;
; 0.431 ; var_clk:clockGenerator|pclock:counter_1MHz|count[0]   ; var_clk:clockGenerator|pclock:counter_1MHz|count[3]   ; CLK50        ; CLK50       ; 0.000        ; -0.001     ; 0.582      ;
; 0.432 ; var_clk:clockGenerator|pclock:counter_1MHz|count[0]   ; var_clk:clockGenerator|pclock:counter_1MHz|count[2]   ; CLK50        ; CLK50       ; 0.000        ; -0.001     ; 0.583      ;
; 0.446 ; var_clk:clockGenerator|pclock:counter_1kHz|count[1]   ; var_clk:clockGenerator|pclock:counter_1kHz|count[2]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.598      ;
; 0.448 ; var_clk:clockGenerator|pclock:counter_1kHz|count[2]   ; var_clk:clockGenerator|pclock:counter_1kHz|count[0]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.600      ;
; 0.449 ; var_clk:clockGenerator|pclock:counter_1kHz|count[3]   ; var_clk:clockGenerator|pclock:counter_1kHz|count[2]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.601      ;
; 0.450 ; var_clk:clockGenerator|pclock:counter_1MHz|count[2]   ; var_clk:clockGenerator|pclock:counter_1MHz|count[0]   ; CLK50        ; CLK50       ; 0.000        ; 0.001      ; 0.603      ;
; 0.452 ; var_clk:clockGenerator|pclock:counter_1kHz|count[2]   ; var_clk:clockGenerator|pclock:counter_1kHz|count[3]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.604      ;
; 0.454 ; var_clk:clockGenerator|pclock:counter_10kHz|count[0]  ; var_clk:clockGenerator|pclock:counter_10kHz|count[1]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.606      ;
; 0.455 ; var_clk:clockGenerator|pclock:counter_10kHz|count[0]  ; var_clk:clockGenerator|pclock:counter_10kHz|count[3]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.607      ;
; 0.456 ; var_clk:clockGenerator|pclock:counter_10kHz|count[1]  ; var_clk:clockGenerator|pclock:counter_10kHz|count[0]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.608      ;
; 0.456 ; var_clk:clockGenerator|pclock:counter_10kHz|count[1]  ; var_clk:clockGenerator|pclock:counter_10kHz|count[3]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.608      ;
; 0.457 ; var_clk:clockGenerator|pclock:counter_100kHz|count[1] ; var_clk:clockGenerator|pclock:counter_100kHz|count[3] ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.609      ;
; 0.457 ; var_clk:clockGenerator|pclock:counter_10kHz|count[3]  ; var_clk:clockGenerator|pclock:counter_10kHz|count[0]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.609      ;
+-------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'var_clk:clockGenerator|var_clock'                                                                                                                                                        ;
+-------+------------------------------------------+------------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                                  ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+------------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; 0.215 ; SCORE_A[3]~reg0                          ; SCORE_A[3]~reg0                          ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SCORE_A[0]~reg0                          ; SCORE_A[0]~reg0                          ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SCORE_A[1]~reg0                          ; SCORE_A[1]~reg0                          ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; countdown:counting|COUNT[0]              ; countdown:counting|COUNT[0]              ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; address_generator:address_gen|Address[2] ; address_generator:address_gen|Address[2] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; address_generator:address_gen|Address[0] ; address_generator:address_gen|Address[0] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; address_generator:address_gen|Address[1] ; address_generator:address_gen|Address[1] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 0.367      ;
; 0.274 ; SCORE_B[3]~reg0                          ; SCORE_B[3]~reg0                          ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 0.426      ;
; 0.274 ; address_generator:address_gen|Address[1] ; address_generator:address_gen|Address[2] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 0.426      ;
; 0.360 ; countdown:counting|TEN[2]                ; countdown:counting|TEN[2]                ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 0.512      ;
; 0.373 ; countdown:counting|TEN[0]                ; countdown:counting|TEN[0]                ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 0.525      ;
; 0.374 ; countdown:counting|TEN[1]                ; countdown:counting|TEN[1]                ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 0.526      ;
; 0.388 ; countdown:counting|TEN[3]                ; countdown:counting|TEN[3]                ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 0.540      ;
; 0.400 ; STATE[3]~reg0                            ; STATE[1]~reg0                            ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 0.552      ;
; 0.401 ; STATE[3]~reg0                            ; STATE[0]~reg0                            ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 0.553      ;
; 0.403 ; SCORE_B[0]~reg0                          ; SCORE_B[0]~reg0                          ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 0.555      ;
; 0.411 ; address_generator:address_gen|Address[0] ; address_generator:address_gen|Address[2] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 0.563      ;
; 0.418 ; address_generator:address_gen|Address[0] ; address_generator:address_gen|Address[1] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 0.570      ;
; 0.449 ; STATE[1]~reg0                            ; countdown:counting|COUNT[2]              ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 0.601      ;
; 0.481 ; SCORE_B[1]~reg0                          ; SCORE_B[1]~reg0                          ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 0.633      ;
; 0.488 ; SCORE_A[0]~reg0                          ; SCORE_A[1]~reg0                          ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 0.640      ;
; 0.513 ; countdown:counting|TEN[0]                ; countdown:counting|TEN[1]                ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 0.665      ;
; 0.514 ; address_generator:address_gen|Address[1] ; countdown:counting|COUNT[9]              ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; -0.002     ; 0.664      ;
; 0.514 ; countdown:counting|TEN[1]                ; countdown:counting|TEN[2]                ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 0.666      ;
; 0.519 ; address_generator:address_gen|Address[1] ; countdown:counting|COUNT[1]              ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; -0.002     ; 0.669      ;
; 0.520 ; address_generator:address_gen|Address[1] ; countdown:counting|COUNT[7]              ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; -0.002     ; 0.670      ;
; 0.524 ; countdown:counting|COUNT[8]              ; countdown:counting|COUNT[8]              ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 0.676      ;
; 0.527 ; STATE[0]~reg0                            ; countdown:counting|COUNT[2]              ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 0.679      ;
; 0.528 ; STATE[3]~reg0                            ; countdown:counting|COUNT[0]              ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.002      ; 0.682      ;
; 0.543 ; SCORE_B[0]~reg0                          ; SCORE_B[1]~reg0                          ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 0.695      ;
; 0.545 ; STATE[2]~reg0                            ; STATE[2]~reg0                            ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 0.697      ;
; 0.548 ; countdown:counting|TEN[0]                ; countdown:counting|TEN[2]                ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 0.700      ;
; 0.553 ; countdown:counting|TEN[2]                ; countdown:counting|TEN[3]                ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 0.705      ;
; 0.563 ; STATE[3]~reg0                            ; countdown:counting|COUNT[3]              ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 0.715      ;
; 0.566 ; address_generator:address_gen|Address[0] ; countdown:counting|COUNT[5]              ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; -0.005     ; 0.713      ;
; 0.571 ; STATE[2]~reg0                            ; countdown:counting|COUNT[2]              ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 0.723      ;
; 0.572 ; STATE[3]~reg0                            ; STATE[2]~reg0                            ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 0.724      ;
; 0.574 ; SCORE_A[2]~reg0                          ; SCORE_A[2]~reg0                          ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 0.726      ;
; 0.574 ; countdown:counting|COUNT[1]              ; countdown:counting|COUNT[1]              ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 0.726      ;
; 0.575 ; countdown:counting|COUNT[7]              ; countdown:counting|COUNT[7]              ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 0.727      ;
; 0.576 ; countdown:counting|COUNT[9]              ; countdown:counting|COUNT[9]              ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 0.728      ;
; 0.578 ; STATE[1]~reg0                            ; countdown:counting|COUNT[3]              ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 0.730      ;
; 0.580 ; address_generator:address_gen|Address[0] ; countdown:counting|COUNT[1]              ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; -0.002     ; 0.730      ;
; 0.585 ; SCORE_B[2]~reg0                          ; SCORE_B[2]~reg0                          ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 0.737      ;
; 0.588 ; STATE[3]~reg0                            ; countdown:counting|COUNT[6]              ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; -0.001     ; 0.739      ;
; 0.589 ; STATE[3]~reg0                            ; countdown:counting|COUNT[5]              ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; -0.001     ; 0.740      ;
; 0.590 ; STATE[3]~reg0                            ; countdown:counting|COUNT[4]              ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; -0.001     ; 0.741      ;
; 0.591 ; address_generator:address_gen|Address[0] ; countdown:counting|COUNT[7]              ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; -0.002     ; 0.741      ;
; 0.592 ; address_generator:address_gen|Address[0] ; countdown:counting|COUNT[9]              ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; -0.002     ; 0.742      ;
; 0.595 ; STATE[3]~reg0                            ; countdown:counting|COUNT[2]              ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 0.747      ;
; 0.608 ; countdown:counting|TEN[1]                ; countdown:counting|TEN[3]                ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 0.760      ;
; 0.628 ; address_generator:address_gen|Address[2] ; countdown:counting|COUNT[1]              ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; -0.002     ; 0.778      ;
; 0.634 ; STATE[2]~reg0                            ; countdown:counting|COUNT[0]              ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.002      ; 0.788      ;
; 0.637 ; SCORE_B[0]~reg0                          ; SCORE_B[2]~reg0                          ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 0.789      ;
; 0.639 ; address_generator:address_gen|Address[2] ; countdown:counting|COUNT[7]              ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; -0.002     ; 0.789      ;
; 0.641 ; address_generator:address_gen|Address[2] ; countdown:counting|COUNT[9]              ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; -0.002     ; 0.791      ;
; 0.642 ; countdown:counting|TEN[0]                ; countdown:counting|TEN[3]                ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 0.794      ;
; 0.643 ; address_generator:address_gen|Address[1] ; countdown:counting|COUNT[8]              ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; -0.002     ; 0.793      ;
; 0.643 ; address_generator:address_gen|Address[1] ; countdown:counting|COUNT[3]              ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; -0.004     ; 0.791      ;
; 0.646 ; SCORE_A[1]~reg0                          ; SCORE_A[3]~reg0                          ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 0.798      ;
; 0.647 ; STATE[0]~reg0                            ; countdown:counting|COUNT[0]              ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.002      ; 0.801      ;
; 0.649 ; STATE[1]~reg0                            ; countdown:counting|COUNT[6]              ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; -0.001     ; 0.800      ;
; 0.650 ; STATE[1]~reg0                            ; countdown:counting|COUNT[5]              ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; -0.001     ; 0.801      ;
; 0.651 ; STATE[1]~reg0                            ; countdown:counting|COUNT[4]              ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; -0.001     ; 0.802      ;
; 0.656 ; STATE[3]~reg0                            ; countdown:counting|COUNT[9]              ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.002      ; 0.810      ;
; 0.656 ; STATE[3]~reg0                            ; countdown:counting|COUNT[1]              ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.002      ; 0.810      ;
; 0.656 ; STATE[3]~reg0                            ; countdown:counting|COUNT[8]              ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.002      ; 0.810      ;
; 0.656 ; STATE[0]~reg0                            ; countdown:counting|COUNT[3]              ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 0.808      ;
; 0.662 ; countdown:counting|COUNT[7]              ; countdown:counting|COUNT[8]              ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 0.814      ;
; 0.663 ; STATE[3]~reg0                            ; countdown:counting|COUNT[7]              ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.002      ; 0.817      ;
; 0.669 ; STATE[2]~reg0                            ; countdown:counting|COUNT[3]              ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 0.821      ;
; 0.671 ; STATE[1]~reg0                            ; countdown:counting|COUNT[8]              ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.002      ; 0.825      ;
; 0.672 ; SCORE_B[0]~reg0                          ; SCORE_B[3]~reg0                          ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 0.824      ;
; 0.675 ; SCORE_B[1]~reg0                          ; SCORE_B[2]~reg0                          ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 0.827      ;
; 0.691 ; address_generator:address_gen|Address[0] ; countdown:counting|COUNT[3]              ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; -0.004     ; 0.839      ;
; 0.694 ; STATE[2]~reg0                            ; countdown:counting|COUNT[6]              ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; -0.001     ; 0.845      ;
; 0.695 ; STATE[2]~reg0                            ; countdown:counting|COUNT[5]              ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; -0.001     ; 0.846      ;
; 0.696 ; STATE[2]~reg0                            ; countdown:counting|COUNT[4]              ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; -0.001     ; 0.847      ;
; 0.696 ; SCORE_A[0]~reg0                          ; SCORE_A[3]~reg0                          ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 0.848      ;
; 0.698 ; address_generator:address_gen|Address[0] ; countdown:counting|COUNT[8]              ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; -0.002     ; 0.848      ;
; 0.707 ; SCORE_A[1]~reg0                          ; SCORE_A[2]~reg0                          ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 0.859      ;
; 0.707 ; STATE[0]~reg0                            ; countdown:counting|COUNT[6]              ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; -0.001     ; 0.858      ;
; 0.708 ; STATE[0]~reg0                            ; countdown:counting|COUNT[5]              ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; -0.001     ; 0.859      ;
; 0.709 ; countdown:counting|COUNT[0]              ; countdown:counting|COUNT[1]              ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 0.861      ;
; 0.709 ; STATE[0]~reg0                            ; countdown:counting|COUNT[4]              ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; -0.001     ; 0.860      ;
; 0.710 ; SCORE_B[1]~reg0                          ; SCORE_B[3]~reg0                          ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 0.862      ;
; 0.712 ; countdown:counting|COUNT[8]              ; countdown:counting|COUNT[9]              ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 0.864      ;
; 0.721 ; STATE[1]~reg0                            ; countdown:counting|TEN[0]                ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.004      ; 0.877      ;
; 0.722 ; STATE[1]~reg0                            ; STATE[2]~reg0                            ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 0.874      ;
; 0.725 ; SCORE_B[2]~reg0                          ; SCORE_B[3]~reg0                          ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 0.877      ;
; 0.737 ; SCORE_A[0]~reg0                          ; SCORE_A[2]~reg0                          ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 0.889      ;
; 0.738 ; STATE[1]~reg0                            ; countdown:counting|COUNT[9]              ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.002      ; 0.892      ;
; 0.738 ; STATE[1]~reg0                            ; countdown:counting|COUNT[0]              ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.002      ; 0.892      ;
; 0.739 ; STATE[1]~reg0                            ; countdown:counting|COUNT[1]              ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.002      ; 0.893      ;
; 0.739 ; address_generator:address_gen|Address[2] ; countdown:counting|COUNT[3]              ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; -0.004     ; 0.887      ;
; 0.739 ; STATE[0]~reg0                            ; STATE[2]~reg0                            ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 0.891      ;
; 0.743 ; STATE[1]~reg0                            ; countdown:counting|COUNT[7]              ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.002      ; 0.897      ;
; 0.743 ; countdown:counting|COUNT[3]              ; countdown:counting|COUNT[3]              ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 0.895      ;
; 0.746 ; countdown:counting|COUNT[2]              ; countdown:counting|COUNT[2]              ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 0.898      ;
; 0.747 ; countdown:counting|COUNT[7]              ; countdown:counting|COUNT[9]              ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 0.899      ;
+-------+------------------------------------------+------------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLK50'                                                                                                ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLK50 ; Rise       ; CLK50                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_100Hz|count[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_100Hz|count[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_100Hz|count[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_100Hz|count[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_100Hz|count[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_100Hz|count[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_100Hz|count[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_100Hz|count[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_100kHz|count[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_100kHz|count[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_100kHz|count[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_100kHz|count[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_100kHz|count[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_100kHz|count[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_100kHz|count[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_100kHz|count[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_10Hz|count[0]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_10Hz|count[0]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_10Hz|count[1]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_10Hz|count[1]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_10Hz|count[2]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_10Hz|count[2]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_10Hz|count[3]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_10Hz|count[3]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_10MHz|count[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_10MHz|count[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_10MHz|count[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_10MHz|count[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_10MHz|count[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_10MHz|count[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_10kHz|count[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_10kHz|count[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_10kHz|count[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_10kHz|count[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_10kHz|count[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_10kHz|count[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_10kHz|count[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_10kHz|count[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_1Hz|count[0]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_1Hz|count[0]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_1Hz|count[1]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_1Hz|count[1]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_1Hz|count[2]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_1Hz|count[2]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_1Hz|count[3]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_1Hz|count[3]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_1MHz|count[0]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_1MHz|count[0]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_1MHz|count[1]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_1MHz|count[1]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_1MHz|count[2]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_1MHz|count[2]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_1MHz|count[3]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_1MHz|count[3]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_1kHz|count[0]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_1kHz|count[0]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_1kHz|count[1]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_1kHz|count[1]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_1kHz|count[2]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_1kHz|count[2]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_1kHz|count[3]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_1kHz|count[3]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK50 ; Rise       ; var_clk:clockGenerator|var_clock                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK50 ; Rise       ; var_clk:clockGenerator|var_clock                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK50 ; Rise       ; CLK50|combout                                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK50 ; Rise       ; CLK50|combout                                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK50 ; Rise       ; CLK50~clkctrl|inclk[0]                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK50 ; Rise       ; CLK50~clkctrl|inclk[0]                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK50 ; Rise       ; CLK50~clkctrl|outclk                                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK50 ; Rise       ; CLK50~clkctrl|outclk                                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK50 ; Rise       ; clockGenerator|counter_100Hz|count[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK50 ; Rise       ; clockGenerator|counter_100Hz|count[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK50 ; Rise       ; clockGenerator|counter_100Hz|count[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK50 ; Rise       ; clockGenerator|counter_100Hz|count[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK50 ; Rise       ; clockGenerator|counter_100Hz|count[2]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK50 ; Rise       ; clockGenerator|counter_100Hz|count[2]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK50 ; Rise       ; clockGenerator|counter_100Hz|count[3]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK50 ; Rise       ; clockGenerator|counter_100Hz|count[3]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK50 ; Rise       ; clockGenerator|counter_100kHz|count[0]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK50 ; Rise       ; clockGenerator|counter_100kHz|count[0]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK50 ; Rise       ; clockGenerator|counter_100kHz|count[1]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK50 ; Rise       ; clockGenerator|counter_100kHz|count[1]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK50 ; Rise       ; clockGenerator|counter_100kHz|count[2]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK50 ; Rise       ; clockGenerator|counter_100kHz|count[2]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK50 ; Rise       ; clockGenerator|counter_100kHz|count[3]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK50 ; Rise       ; clockGenerator|counter_100kHz|count[3]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK50 ; Rise       ; clockGenerator|counter_10Hz|count[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK50 ; Rise       ; clockGenerator|counter_10Hz|count[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK50 ; Rise       ; clockGenerator|counter_10Hz|count[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK50 ; Rise       ; clockGenerator|counter_10Hz|count[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK50 ; Rise       ; clockGenerator|counter_10Hz|count[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK50 ; Rise       ; clockGenerator|counter_10Hz|count[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK50 ; Rise       ; clockGenerator|counter_10Hz|count[3]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK50 ; Rise       ; clockGenerator|counter_10Hz|count[3]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK50 ; Rise       ; clockGenerator|counter_10MHz|count[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK50 ; Rise       ; clockGenerator|counter_10MHz|count[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK50 ; Rise       ; clockGenerator|counter_10MHz|count[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK50 ; Rise       ; clockGenerator|counter_10MHz|count[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK50 ; Rise       ; clockGenerator|counter_10MHz|count[2]|clk             ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'var_clk:clockGenerator|var_clock'                                                                                    ;
+--------+--------------+----------------+------------------+----------------------------------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                            ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+----------------------------------+------------+-------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; SCORE_A[0]~reg0                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; SCORE_A[0]~reg0                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; SCORE_A[1]~reg0                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; SCORE_A[1]~reg0                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; SCORE_A[2]~reg0                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; SCORE_A[2]~reg0                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; SCORE_A[3]~reg0                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; SCORE_A[3]~reg0                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; SCORE_B[0]~reg0                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; SCORE_B[0]~reg0                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; SCORE_B[1]~reg0                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; SCORE_B[1]~reg0                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; SCORE_B[2]~reg0                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; SCORE_B[2]~reg0                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; SCORE_B[3]~reg0                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; SCORE_B[3]~reg0                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; STATE[0]~reg0                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; STATE[0]~reg0                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; STATE[1]~reg0                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; STATE[1]~reg0                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; STATE[2]~reg0                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; STATE[2]~reg0                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; STATE[3]~reg0                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; STATE[3]~reg0                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; address_generator:address_gen|Address[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; address_generator:address_gen|Address[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; address_generator:address_gen|Address[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; address_generator:address_gen|Address[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; address_generator:address_gen|Address[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; address_generator:address_gen|Address[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; countdown:counting|COUNT[0]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; countdown:counting|COUNT[0]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; countdown:counting|COUNT[1]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; countdown:counting|COUNT[1]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; countdown:counting|COUNT[2]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; countdown:counting|COUNT[2]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; countdown:counting|COUNT[3]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; countdown:counting|COUNT[3]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; countdown:counting|COUNT[4]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; countdown:counting|COUNT[4]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; countdown:counting|COUNT[5]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; countdown:counting|COUNT[5]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; countdown:counting|COUNT[6]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; countdown:counting|COUNT[6]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; countdown:counting|COUNT[7]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; countdown:counting|COUNT[7]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; countdown:counting|COUNT[8]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; countdown:counting|COUNT[8]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; countdown:counting|COUNT[9]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; countdown:counting|COUNT[9]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; countdown:counting|TEN[0]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; countdown:counting|TEN[0]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; countdown:counting|TEN[1]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; countdown:counting|TEN[1]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; countdown:counting|TEN[2]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; countdown:counting|TEN[2]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; countdown:counting|TEN[3]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; countdown:counting|TEN[3]                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; SCORE_A[0]~reg0|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; SCORE_A[0]~reg0|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; SCORE_A[1]~reg0|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; SCORE_A[1]~reg0|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; SCORE_A[2]~reg0|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; SCORE_A[2]~reg0|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; SCORE_A[3]~reg0|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; SCORE_A[3]~reg0|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; SCORE_B[0]~reg0|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; SCORE_B[0]~reg0|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; SCORE_B[1]~reg0|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; SCORE_B[1]~reg0|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; SCORE_B[2]~reg0|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; SCORE_B[2]~reg0|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; SCORE_B[3]~reg0|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; SCORE_B[3]~reg0|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; STATE[0]~reg0|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; STATE[0]~reg0|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; STATE[1]~reg0|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; STATE[1]~reg0|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; STATE[2]~reg0|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; STATE[2]~reg0|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; STATE[3]~reg0|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; STATE[3]~reg0|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; address_gen|Address[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; address_gen|Address[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; address_gen|Address[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; address_gen|Address[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; address_gen|Address[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; address_gen|Address[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; clockGenerator|var_clock|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; clockGenerator|var_clock|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; clockGenerator|var_clock~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; clockGenerator|var_clock~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; clockGenerator|var_clock~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; clockGenerator|var_clock~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; counting|COUNT[0]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; counting|COUNT[0]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; counting|COUNT[1]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; counting|COUNT[1]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; counting|COUNT[2]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; counting|COUNT[2]|clk                     ;
+--------+--------------+----------------+------------------+----------------------------------+------------+-------------------------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                      ;
+-------------+----------------------------------+--------+--------+------------+----------------------------------+
; Data Port   ; Clock Port                       ; Rise   ; Fall   ; Clock Edge ; Clock Reference                  ;
+-------------+----------------------------------+--------+--------+------------+----------------------------------+
; CLK_SEL[*]  ; CLK50                            ; 0.381  ; 0.381  ; Rise       ; CLK50                            ;
;  CLK_SEL[0] ; CLK50                            ; 0.296  ; 0.296  ; Rise       ; CLK50                            ;
;  CLK_SEL[1] ; CLK50                            ; 0.381  ; 0.381  ; Rise       ; CLK50                            ;
;  CLK_SEL[2] ; CLK50                            ; -0.077 ; -0.077 ; Rise       ; CLK50                            ;
; NEXT        ; var_clk:clockGenerator|var_clock ; 3.788  ; 3.788  ; Rise       ; var_clk:clockGenerator|var_clock ;
; PLAYER_A    ; var_clk:clockGenerator|var_clock ; 4.242  ; 4.242  ; Rise       ; var_clk:clockGenerator|var_clock ;
; PLAYER_B    ; var_clk:clockGenerator|var_clock ; 3.789  ; 3.789  ; Rise       ; var_clk:clockGenerator|var_clock ;
; RESET       ; var_clk:clockGenerator|var_clock ; 0.829  ; 0.829  ; Rise       ; var_clk:clockGenerator|var_clock ;
+-------------+----------------------------------+--------+--------+------------+----------------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                       ;
+-------------+----------------------------------+--------+--------+------------+----------------------------------+
; Data Port   ; Clock Port                       ; Rise   ; Fall   ; Clock Edge ; Clock Reference                  ;
+-------------+----------------------------------+--------+--------+------------+----------------------------------+
; CLK_SEL[*]  ; CLK50                            ; 0.197  ; 0.197  ; Rise       ; CLK50                            ;
;  CLK_SEL[0] ; CLK50                            ; 0.056  ; 0.056  ; Rise       ; CLK50                            ;
;  CLK_SEL[1] ; CLK50                            ; -0.039 ; -0.039 ; Rise       ; CLK50                            ;
;  CLK_SEL[2] ; CLK50                            ; 0.197  ; 0.197  ; Rise       ; CLK50                            ;
; NEXT        ; var_clk:clockGenerator|var_clock ; -2.931 ; -2.931 ; Rise       ; var_clk:clockGenerator|var_clock ;
; PLAYER_A    ; var_clk:clockGenerator|var_clock ; -2.977 ; -2.977 ; Rise       ; var_clk:clockGenerator|var_clock ;
; PLAYER_B    ; var_clk:clockGenerator|var_clock ; -3.071 ; -3.071 ; Rise       ; var_clk:clockGenerator|var_clock ;
; RESET       ; var_clk:clockGenerator|var_clock ; -0.062 ; -0.062 ; Rise       ; var_clk:clockGenerator|var_clock ;
+-------------+----------------------------------+--------+--------+------------+----------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                ;
+-------------------+----------------------------------+-------+-------+------------+----------------------------------+
; Data Port         ; Clock Port                       ; Rise  ; Fall  ; Clock Edge ; Clock Reference                  ;
+-------------------+----------------------------------+-------+-------+------------+----------------------------------+
; ADDRESS[*]        ; var_clk:clockGenerator|var_clock ; 3.878 ; 3.878 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  ADDRESS[0]       ; var_clk:clockGenerator|var_clock ; 3.878 ; 3.878 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  ADDRESS[1]       ; var_clk:clockGenerator|var_clock ; 3.800 ; 3.800 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  ADDRESS[2]       ; var_clk:clockGenerator|var_clock ; 3.863 ; 3.863 ; Rise       ; var_clk:clockGenerator|var_clock ;
; A_INC             ; var_clk:clockGenerator|var_clock ; 4.287 ; 4.287 ; Rise       ; var_clk:clockGenerator|var_clock ;
; B_INC             ; var_clk:clockGenerator|var_clock ; 4.390 ; 4.390 ; Rise       ; var_clk:clockGenerator|var_clock ;
; CLK               ; var_clk:clockGenerator|var_clock ; 2.165 ;       ; Rise       ; var_clk:clockGenerator|var_clock ;
; DATA[*]           ; var_clk:clockGenerator|var_clock ; 4.183 ; 4.183 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DATA[1]          ; var_clk:clockGenerator|var_clock ; 4.172 ; 4.172 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DATA[2]          ; var_clk:clockGenerator|var_clock ; 4.046 ; 4.046 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DATA[3]          ; var_clk:clockGenerator|var_clock ; 4.044 ; 4.044 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DATA[4]          ; var_clk:clockGenerator|var_clock ; 4.183 ; 4.183 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DATA[5]          ; var_clk:clockGenerator|var_clock ; 3.878 ; 3.878 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DATA[6]          ; var_clk:clockGenerator|var_clock ; 4.177 ; 4.177 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DATA[7]          ; var_clk:clockGenerator|var_clock ; 4.053 ; 4.053 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DATA[8]          ; var_clk:clockGenerator|var_clock ; 4.167 ; 4.167 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DATA[9]          ; var_clk:clockGenerator|var_clock ; 4.150 ; 4.150 ; Rise       ; var_clk:clockGenerator|var_clock ;
; FALSE_START       ; var_clk:clockGenerator|var_clock ; 5.727 ; 5.727 ; Rise       ; var_clk:clockGenerator|var_clock ;
; HEX0[*]           ; var_clk:clockGenerator|var_clock ; 6.533 ; 6.533 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX0[0]          ; var_clk:clockGenerator|var_clock ; 5.617 ; 5.617 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX0[1]          ; var_clk:clockGenerator|var_clock ; 5.773 ; 5.773 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX0[2]          ; var_clk:clockGenerator|var_clock ; 6.533 ; 6.533 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX0[3]          ; var_clk:clockGenerator|var_clock ; 6.120 ; 6.120 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX0[4]          ; var_clk:clockGenerator|var_clock ; 5.653 ; 5.653 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX0[5]          ; var_clk:clockGenerator|var_clock ; 6.147 ; 6.147 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX0[6]          ; var_clk:clockGenerator|var_clock ; 5.705 ; 5.705 ; Rise       ; var_clk:clockGenerator|var_clock ;
; HEX3[*]           ; var_clk:clockGenerator|var_clock ; 6.708 ; 6.708 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX3[0]          ; var_clk:clockGenerator|var_clock ; 6.011 ; 6.011 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX3[1]          ; var_clk:clockGenerator|var_clock ; 6.613 ; 6.613 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX3[3]          ; var_clk:clockGenerator|var_clock ; 6.613 ; 6.613 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX3[4]          ; var_clk:clockGenerator|var_clock ; 6.613 ; 6.613 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX3[5]          ; var_clk:clockGenerator|var_clock ; 6.708 ; 6.708 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX3[6]          ; var_clk:clockGenerator|var_clock ; 6.064 ; 6.064 ; Rise       ; var_clk:clockGenerator|var_clock ;
; HEX4[*]           ; var_clk:clockGenerator|var_clock ; 4.654 ; 4.654 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX4[0]          ; var_clk:clockGenerator|var_clock ; 4.628 ; 4.628 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX4[1]          ; var_clk:clockGenerator|var_clock ; 4.640 ; 4.640 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX4[2]          ; var_clk:clockGenerator|var_clock ; 4.654 ; 4.654 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX4[3]          ; var_clk:clockGenerator|var_clock ; 4.497 ; 4.497 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX4[4]          ; var_clk:clockGenerator|var_clock ; 4.514 ; 4.514 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX4[5]          ; var_clk:clockGenerator|var_clock ; 4.518 ; 4.518 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX4[6]          ; var_clk:clockGenerator|var_clock ; 4.503 ; 4.503 ; Rise       ; var_clk:clockGenerator|var_clock ;
; HEX6[*]           ; var_clk:clockGenerator|var_clock ; 4.819 ; 4.819 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX6[0]          ; var_clk:clockGenerator|var_clock ; 4.622 ; 4.622 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX6[1]          ; var_clk:clockGenerator|var_clock ; 4.621 ; 4.621 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX6[2]          ; var_clk:clockGenerator|var_clock ; 4.819 ; 4.819 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX6[3]          ; var_clk:clockGenerator|var_clock ; 4.470 ; 4.470 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX6[4]          ; var_clk:clockGenerator|var_clock ; 4.464 ; 4.464 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX6[5]          ; var_clk:clockGenerator|var_clock ; 4.692 ; 4.692 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX6[6]          ; var_clk:clockGenerator|var_clock ; 4.139 ; 4.139 ; Rise       ; var_clk:clockGenerator|var_clock ;
; LEDARRAYGREEN[*]  ; var_clk:clockGenerator|var_clock ; 6.196 ; 6.196 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYGREEN[0] ; var_clk:clockGenerator|var_clock ; 6.176 ; 6.176 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYGREEN[1] ; var_clk:clockGenerator|var_clock ; 6.176 ; 6.176 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYGREEN[2] ; var_clk:clockGenerator|var_clock ; 6.156 ; 6.156 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYGREEN[3] ; var_clk:clockGenerator|var_clock ; 6.156 ; 6.156 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYGREEN[4] ; var_clk:clockGenerator|var_clock ; 6.196 ; 6.196 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYGREEN[5] ; var_clk:clockGenerator|var_clock ; 6.186 ; 6.186 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYGREEN[6] ; var_clk:clockGenerator|var_clock ; 6.176 ; 6.176 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYGREEN[7] ; var_clk:clockGenerator|var_clock ; 6.126 ; 6.126 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYGREEN[8] ; var_clk:clockGenerator|var_clock ; 5.870 ; 5.870 ; Rise       ; var_clk:clockGenerator|var_clock ;
; LEDARRAYRED[*]    ; var_clk:clockGenerator|var_clock ; 7.147 ; 7.147 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYRED[0]   ; var_clk:clockGenerator|var_clock ; 7.127 ; 7.127 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYRED[1]   ; var_clk:clockGenerator|var_clock ; 7.127 ; 7.127 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYRED[2]   ; var_clk:clockGenerator|var_clock ; 7.098 ; 7.098 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYRED[3]   ; var_clk:clockGenerator|var_clock ; 7.098 ; 7.098 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYRED[4]   ; var_clk:clockGenerator|var_clock ; 6.929 ; 6.929 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYRED[5]   ; var_clk:clockGenerator|var_clock ; 6.929 ; 6.929 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYRED[6]   ; var_clk:clockGenerator|var_clock ; 6.919 ; 6.919 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYRED[7]   ; var_clk:clockGenerator|var_clock ; 6.919 ; 6.919 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYRED[8]   ; var_clk:clockGenerator|var_clock ; 6.928 ; 6.928 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYRED[9]   ; var_clk:clockGenerator|var_clock ; 6.938 ; 6.938 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYRED[10]  ; var_clk:clockGenerator|var_clock ; 6.949 ; 6.949 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYRED[11]  ; var_clk:clockGenerator|var_clock ; 6.949 ; 6.949 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYRED[12]  ; var_clk:clockGenerator|var_clock ; 6.959 ; 6.959 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYRED[13]  ; var_clk:clockGenerator|var_clock ; 6.959 ; 6.959 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYRED[14]  ; var_clk:clockGenerator|var_clock ; 7.147 ; 7.147 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYRED[15]  ; var_clk:clockGenerator|var_clock ; 7.147 ; 7.147 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYRED[16]  ; var_clk:clockGenerator|var_clock ; 7.091 ; 7.091 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYRED[17]  ; var_clk:clockGenerator|var_clock ; 7.091 ; 7.091 ; Rise       ; var_clk:clockGenerator|var_clock ;
; LOAD_MUX          ; var_clk:clockGenerator|var_clock ; 4.053 ; 4.053 ; Rise       ; var_clk:clockGenerator|var_clock ;
; SCORE_A[*]        ; var_clk:clockGenerator|var_clock ; 4.162 ; 4.162 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  SCORE_A[0]       ; var_clk:clockGenerator|var_clock ; 3.650 ; 3.650 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  SCORE_A[1]       ; var_clk:clockGenerator|var_clock ; 4.162 ; 4.162 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  SCORE_A[2]       ; var_clk:clockGenerator|var_clock ; 3.851 ; 3.851 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  SCORE_A[3]       ; var_clk:clockGenerator|var_clock ; 3.630 ; 3.630 ; Rise       ; var_clk:clockGenerator|var_clock ;
; SCORE_B[*]        ; var_clk:clockGenerator|var_clock ; 3.825 ; 3.825 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  SCORE_B[0]       ; var_clk:clockGenerator|var_clock ; 3.635 ; 3.635 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  SCORE_B[1]       ; var_clk:clockGenerator|var_clock ; 3.631 ; 3.631 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  SCORE_B[2]       ; var_clk:clockGenerator|var_clock ; 3.825 ; 3.825 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  SCORE_B[3]       ; var_clk:clockGenerator|var_clock ; 3.636 ; 3.636 ; Rise       ; var_clk:clockGenerator|var_clock ;
; SIGNAL            ; var_clk:clockGenerator|var_clock ; 5.866 ; 5.866 ; Rise       ; var_clk:clockGenerator|var_clock ;
; STATE[*]          ; var_clk:clockGenerator|var_clock ; 4.134 ; 4.134 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  STATE[0]         ; var_clk:clockGenerator|var_clock ; 4.125 ; 4.125 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  STATE[1]         ; var_clk:clockGenerator|var_clock ; 3.885 ; 3.885 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  STATE[2]         ; var_clk:clockGenerator|var_clock ; 4.134 ; 4.134 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  STATE[3]         ; var_clk:clockGenerator|var_clock ; 3.855 ; 3.855 ; Rise       ; var_clk:clockGenerator|var_clock ;
; WINNER[*]         ; var_clk:clockGenerator|var_clock ; 6.425 ; 6.425 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  WINNER[0]        ; var_clk:clockGenerator|var_clock ; 6.048 ; 6.048 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  WINNER[1]        ; var_clk:clockGenerator|var_clock ; 6.415 ; 6.415 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  WINNER[3]        ; var_clk:clockGenerator|var_clock ; 6.425 ; 6.425 ; Rise       ; var_clk:clockGenerator|var_clock ;
; CLK               ; var_clk:clockGenerator|var_clock ;       ; 2.165 ; Fall       ; var_clk:clockGenerator|var_clock ;
+-------------------+----------------------------------+-------+-------+------------+----------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                        ;
+-------------------+----------------------------------+-------+-------+------------+----------------------------------+
; Data Port         ; Clock Port                       ; Rise  ; Fall  ; Clock Edge ; Clock Reference                  ;
+-------------------+----------------------------------+-------+-------+------------+----------------------------------+
; ADDRESS[*]        ; var_clk:clockGenerator|var_clock ; 3.800 ; 3.800 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  ADDRESS[0]       ; var_clk:clockGenerator|var_clock ; 3.878 ; 3.878 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  ADDRESS[1]       ; var_clk:clockGenerator|var_clock ; 3.800 ; 3.800 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  ADDRESS[2]       ; var_clk:clockGenerator|var_clock ; 3.863 ; 3.863 ; Rise       ; var_clk:clockGenerator|var_clock ;
; A_INC             ; var_clk:clockGenerator|var_clock ; 4.195 ; 4.195 ; Rise       ; var_clk:clockGenerator|var_clock ;
; B_INC             ; var_clk:clockGenerator|var_clock ; 4.349 ; 4.349 ; Rise       ; var_clk:clockGenerator|var_clock ;
; CLK               ; var_clk:clockGenerator|var_clock ; 2.165 ;       ; Rise       ; var_clk:clockGenerator|var_clock ;
; DATA[*]           ; var_clk:clockGenerator|var_clock ; 3.878 ; 3.878 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DATA[1]          ; var_clk:clockGenerator|var_clock ; 4.063 ; 4.063 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DATA[2]          ; var_clk:clockGenerator|var_clock ; 3.994 ; 3.994 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DATA[3]          ; var_clk:clockGenerator|var_clock ; 3.948 ; 3.948 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DATA[4]          ; var_clk:clockGenerator|var_clock ; 4.077 ; 4.077 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DATA[5]          ; var_clk:clockGenerator|var_clock ; 3.878 ; 3.878 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DATA[6]          ; var_clk:clockGenerator|var_clock ; 4.066 ; 4.066 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DATA[7]          ; var_clk:clockGenerator|var_clock ; 3.934 ; 3.934 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DATA[8]          ; var_clk:clockGenerator|var_clock ; 4.061 ; 4.061 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DATA[9]          ; var_clk:clockGenerator|var_clock ; 4.023 ; 4.023 ; Rise       ; var_clk:clockGenerator|var_clock ;
; FALSE_START       ; var_clk:clockGenerator|var_clock ; 5.348 ; 5.348 ; Rise       ; var_clk:clockGenerator|var_clock ;
; HEX0[*]           ; var_clk:clockGenerator|var_clock ; 5.243 ; 5.243 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX0[0]          ; var_clk:clockGenerator|var_clock ; 5.243 ; 5.243 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX0[1]          ; var_clk:clockGenerator|var_clock ; 5.394 ; 5.394 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX0[2]          ; var_clk:clockGenerator|var_clock ; 6.158 ; 6.158 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX0[3]          ; var_clk:clockGenerator|var_clock ; 5.741 ; 5.741 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX0[4]          ; var_clk:clockGenerator|var_clock ; 5.409 ; 5.409 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX0[5]          ; var_clk:clockGenerator|var_clock ; 5.909 ; 5.909 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX0[6]          ; var_clk:clockGenerator|var_clock ; 5.466 ; 5.466 ; Rise       ; var_clk:clockGenerator|var_clock ;
; HEX3[*]           ; var_clk:clockGenerator|var_clock ; 5.636 ; 5.636 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX3[0]          ; var_clk:clockGenerator|var_clock ; 5.636 ; 5.636 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX3[1]          ; var_clk:clockGenerator|var_clock ; 5.723 ; 5.723 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX3[3]          ; var_clk:clockGenerator|var_clock ; 5.729 ; 5.729 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX3[4]          ; var_clk:clockGenerator|var_clock ; 5.730 ; 5.730 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX3[5]          ; var_clk:clockGenerator|var_clock ; 5.825 ; 5.825 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX3[6]          ; var_clk:clockGenerator|var_clock ; 5.686 ; 5.686 ; Rise       ; var_clk:clockGenerator|var_clock ;
; HEX4[*]           ; var_clk:clockGenerator|var_clock ; 4.335 ; 4.335 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX4[0]          ; var_clk:clockGenerator|var_clock ; 4.465 ; 4.465 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX4[1]          ; var_clk:clockGenerator|var_clock ; 4.485 ; 4.485 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX4[2]          ; var_clk:clockGenerator|var_clock ; 4.491 ; 4.491 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX4[3]          ; var_clk:clockGenerator|var_clock ; 4.335 ; 4.335 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX4[4]          ; var_clk:clockGenerator|var_clock ; 4.351 ; 4.351 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX4[5]          ; var_clk:clockGenerator|var_clock ; 4.356 ; 4.356 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX4[6]          ; var_clk:clockGenerator|var_clock ; 4.352 ; 4.352 ; Rise       ; var_clk:clockGenerator|var_clock ;
; HEX6[*]           ; var_clk:clockGenerator|var_clock ; 4.008 ; 4.008 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX6[0]          ; var_clk:clockGenerator|var_clock ; 4.224 ; 4.224 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX6[1]          ; var_clk:clockGenerator|var_clock ; 4.225 ; 4.225 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX6[2]          ; var_clk:clockGenerator|var_clock ; 4.425 ; 4.425 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX6[3]          ; var_clk:clockGenerator|var_clock ; 4.082 ; 4.082 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX6[4]          ; var_clk:clockGenerator|var_clock ; 4.075 ; 4.075 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX6[5]          ; var_clk:clockGenerator|var_clock ; 4.303 ; 4.303 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX6[6]          ; var_clk:clockGenerator|var_clock ; 4.008 ; 4.008 ; Rise       ; var_clk:clockGenerator|var_clock ;
; LEDARRAYGREEN[*]  ; var_clk:clockGenerator|var_clock ; 5.495 ; 5.495 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYGREEN[0] ; var_clk:clockGenerator|var_clock ; 5.801 ; 5.801 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYGREEN[1] ; var_clk:clockGenerator|var_clock ; 5.801 ; 5.801 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYGREEN[2] ; var_clk:clockGenerator|var_clock ; 5.781 ; 5.781 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYGREEN[3] ; var_clk:clockGenerator|var_clock ; 5.781 ; 5.781 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYGREEN[4] ; var_clk:clockGenerator|var_clock ; 5.821 ; 5.821 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYGREEN[5] ; var_clk:clockGenerator|var_clock ; 5.811 ; 5.811 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYGREEN[6] ; var_clk:clockGenerator|var_clock ; 5.801 ; 5.801 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYGREEN[7] ; var_clk:clockGenerator|var_clock ; 5.751 ; 5.751 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYGREEN[8] ; var_clk:clockGenerator|var_clock ; 5.495 ; 5.495 ; Rise       ; var_clk:clockGenerator|var_clock ;
; LEDARRAYRED[*]    ; var_clk:clockGenerator|var_clock ; 6.540 ; 6.540 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYRED[0]   ; var_clk:clockGenerator|var_clock ; 6.748 ; 6.748 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYRED[1]   ; var_clk:clockGenerator|var_clock ; 6.748 ; 6.748 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYRED[2]   ; var_clk:clockGenerator|var_clock ; 6.719 ; 6.719 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYRED[3]   ; var_clk:clockGenerator|var_clock ; 6.719 ; 6.719 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYRED[4]   ; var_clk:clockGenerator|var_clock ; 6.550 ; 6.550 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYRED[5]   ; var_clk:clockGenerator|var_clock ; 6.550 ; 6.550 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYRED[6]   ; var_clk:clockGenerator|var_clock ; 6.540 ; 6.540 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYRED[7]   ; var_clk:clockGenerator|var_clock ; 6.540 ; 6.540 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYRED[8]   ; var_clk:clockGenerator|var_clock ; 6.549 ; 6.549 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYRED[9]   ; var_clk:clockGenerator|var_clock ; 6.559 ; 6.559 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYRED[10]  ; var_clk:clockGenerator|var_clock ; 6.570 ; 6.570 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYRED[11]  ; var_clk:clockGenerator|var_clock ; 6.570 ; 6.570 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYRED[12]  ; var_clk:clockGenerator|var_clock ; 6.580 ; 6.580 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYRED[13]  ; var_clk:clockGenerator|var_clock ; 6.580 ; 6.580 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYRED[14]  ; var_clk:clockGenerator|var_clock ; 6.768 ; 6.768 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYRED[15]  ; var_clk:clockGenerator|var_clock ; 6.768 ; 6.768 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYRED[16]  ; var_clk:clockGenerator|var_clock ; 6.712 ; 6.712 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYRED[17]  ; var_clk:clockGenerator|var_clock ; 6.712 ; 6.712 ; Rise       ; var_clk:clockGenerator|var_clock ;
; LOAD_MUX          ; var_clk:clockGenerator|var_clock ; 3.907 ; 3.907 ; Rise       ; var_clk:clockGenerator|var_clock ;
; SCORE_A[*]        ; var_clk:clockGenerator|var_clock ; 3.630 ; 3.630 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  SCORE_A[0]       ; var_clk:clockGenerator|var_clock ; 3.650 ; 3.650 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  SCORE_A[1]       ; var_clk:clockGenerator|var_clock ; 4.162 ; 4.162 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  SCORE_A[2]       ; var_clk:clockGenerator|var_clock ; 3.851 ; 3.851 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  SCORE_A[3]       ; var_clk:clockGenerator|var_clock ; 3.630 ; 3.630 ; Rise       ; var_clk:clockGenerator|var_clock ;
; SCORE_B[*]        ; var_clk:clockGenerator|var_clock ; 3.631 ; 3.631 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  SCORE_B[0]       ; var_clk:clockGenerator|var_clock ; 3.635 ; 3.635 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  SCORE_B[1]       ; var_clk:clockGenerator|var_clock ; 3.631 ; 3.631 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  SCORE_B[2]       ; var_clk:clockGenerator|var_clock ; 3.825 ; 3.825 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  SCORE_B[3]       ; var_clk:clockGenerator|var_clock ; 3.636 ; 3.636 ; Rise       ; var_clk:clockGenerator|var_clock ;
; SIGNAL            ; var_clk:clockGenerator|var_clock ; 5.491 ; 5.491 ; Rise       ; var_clk:clockGenerator|var_clock ;
; STATE[*]          ; var_clk:clockGenerator|var_clock ; 3.855 ; 3.855 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  STATE[0]         ; var_clk:clockGenerator|var_clock ; 4.125 ; 4.125 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  STATE[1]         ; var_clk:clockGenerator|var_clock ; 3.885 ; 3.885 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  STATE[2]         ; var_clk:clockGenerator|var_clock ; 4.134 ; 4.134 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  STATE[3]         ; var_clk:clockGenerator|var_clock ; 3.855 ; 3.855 ; Rise       ; var_clk:clockGenerator|var_clock ;
; WINNER[*]         ; var_clk:clockGenerator|var_clock ; 5.673 ; 5.673 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  WINNER[0]        ; var_clk:clockGenerator|var_clock ; 5.673 ; 5.673 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  WINNER[1]        ; var_clk:clockGenerator|var_clock ; 6.037 ; 6.037 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  WINNER[3]        ; var_clk:clockGenerator|var_clock ; 6.047 ; 6.047 ; Rise       ; var_clk:clockGenerator|var_clock ;
; CLK               ; var_clk:clockGenerator|var_clock ;       ; 2.165 ; Fall       ; var_clk:clockGenerator|var_clock ;
+-------------------+----------------------------------+-------+-------+------------+----------------------------------+


+-------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                             ;
+-----------------------------------+----------+-------+----------+---------+---------------------+
; Clock                             ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+-----------------------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack                  ; -3.124   ; 0.215 ; N/A      ; N/A     ; -1.380              ;
;  CLK50                            ; -2.416   ; 0.215 ; N/A      ; N/A     ; -1.380              ;
;  var_clk:clockGenerator|var_clock ; -3.124   ; 0.215 ; N/A      ; N/A     ; -0.500              ;
; Design-wide TNS                   ; -111.552 ; 0.0   ; 0.0      ; 0.0     ; -62.38              ;
;  CLK50                            ; -60.574  ; 0.000 ; N/A      ; N/A     ; -33.380             ;
;  var_clk:clockGenerator|var_clock ; -50.978  ; 0.000 ; N/A      ; N/A     ; -29.000             ;
+-----------------------------------+----------+-------+----------+---------+---------------------+


+----------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                    ;
+-------------+----------------------------------+-------+-------+------------+----------------------------------+
; Data Port   ; Clock Port                       ; Rise  ; Fall  ; Clock Edge ; Clock Reference                  ;
+-------------+----------------------------------+-------+-------+------------+----------------------------------+
; CLK_SEL[*]  ; CLK50                            ; 1.536 ; 1.536 ; Rise       ; CLK50                            ;
;  CLK_SEL[0] ; CLK50                            ; 1.308 ; 1.308 ; Rise       ; CLK50                            ;
;  CLK_SEL[1] ; CLK50                            ; 1.536 ; 1.536 ; Rise       ; CLK50                            ;
;  CLK_SEL[2] ; CLK50                            ; 0.410 ; 0.410 ; Rise       ; CLK50                            ;
; NEXT        ; var_clk:clockGenerator|var_clock ; 7.407 ; 7.407 ; Rise       ; var_clk:clockGenerator|var_clock ;
; PLAYER_A    ; var_clk:clockGenerator|var_clock ; 8.298 ; 8.298 ; Rise       ; var_clk:clockGenerator|var_clock ;
; PLAYER_B    ; var_clk:clockGenerator|var_clock ; 7.449 ; 7.449 ; Rise       ; var_clk:clockGenerator|var_clock ;
; RESET       ; var_clk:clockGenerator|var_clock ; 2.033 ; 2.033 ; Rise       ; var_clk:clockGenerator|var_clock ;
+-------------+----------------------------------+-------+-------+------------+----------------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                       ;
+-------------+----------------------------------+--------+--------+------------+----------------------------------+
; Data Port   ; Clock Port                       ; Rise   ; Fall   ; Clock Edge ; Clock Reference                  ;
+-------------+----------------------------------+--------+--------+------------+----------------------------------+
; CLK_SEL[*]  ; CLK50                            ; 0.197  ; 0.197  ; Rise       ; CLK50                            ;
;  CLK_SEL[0] ; CLK50                            ; 0.056  ; 0.056  ; Rise       ; CLK50                            ;
;  CLK_SEL[1] ; CLK50                            ; -0.039 ; -0.039 ; Rise       ; CLK50                            ;
;  CLK_SEL[2] ; CLK50                            ; 0.197  ; 0.197  ; Rise       ; CLK50                            ;
; NEXT        ; var_clk:clockGenerator|var_clock ; -2.931 ; -2.931 ; Rise       ; var_clk:clockGenerator|var_clock ;
; PLAYER_A    ; var_clk:clockGenerator|var_clock ; -2.977 ; -2.977 ; Rise       ; var_clk:clockGenerator|var_clock ;
; PLAYER_B    ; var_clk:clockGenerator|var_clock ; -3.071 ; -3.071 ; Rise       ; var_clk:clockGenerator|var_clock ;
; RESET       ; var_clk:clockGenerator|var_clock ; -0.062 ; -0.062 ; Rise       ; var_clk:clockGenerator|var_clock ;
+-------------+----------------------------------+--------+--------+------------+----------------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                  ;
+-------------------+----------------------------------+--------+--------+------------+----------------------------------+
; Data Port         ; Clock Port                       ; Rise   ; Fall   ; Clock Edge ; Clock Reference                  ;
+-------------------+----------------------------------+--------+--------+------------+----------------------------------+
; ADDRESS[*]        ; var_clk:clockGenerator|var_clock ; 7.067  ; 7.067  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  ADDRESS[0]       ; var_clk:clockGenerator|var_clock ; 7.067  ; 7.067  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  ADDRESS[1]       ; var_clk:clockGenerator|var_clock ; 6.930  ; 6.930  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  ADDRESS[2]       ; var_clk:clockGenerator|var_clock ; 7.038  ; 7.038  ; Rise       ; var_clk:clockGenerator|var_clock ;
; A_INC             ; var_clk:clockGenerator|var_clock ; 7.995  ; 7.995  ; Rise       ; var_clk:clockGenerator|var_clock ;
; B_INC             ; var_clk:clockGenerator|var_clock ; 8.209  ; 8.209  ; Rise       ; var_clk:clockGenerator|var_clock ;
; CLK               ; var_clk:clockGenerator|var_clock ; 4.141  ;        ; Rise       ; var_clk:clockGenerator|var_clock ;
; DATA[*]           ; var_clk:clockGenerator|var_clock ; 7.783  ; 7.783  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DATA[1]          ; var_clk:clockGenerator|var_clock ; 7.783  ; 7.783  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DATA[2]          ; var_clk:clockGenerator|var_clock ; 7.475  ; 7.475  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DATA[3]          ; var_clk:clockGenerator|var_clock ; 7.480  ; 7.480  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DATA[4]          ; var_clk:clockGenerator|var_clock ; 7.740  ; 7.740  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DATA[5]          ; var_clk:clockGenerator|var_clock ; 7.067  ; 7.067  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DATA[6]          ; var_clk:clockGenerator|var_clock ; 7.761  ; 7.761  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DATA[7]          ; var_clk:clockGenerator|var_clock ; 7.484  ; 7.484  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DATA[8]          ; var_clk:clockGenerator|var_clock ; 7.749  ; 7.749  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DATA[9]          ; var_clk:clockGenerator|var_clock ; 7.733  ; 7.733  ; Rise       ; var_clk:clockGenerator|var_clock ;
; FALSE_START       ; var_clk:clockGenerator|var_clock ; 10.976 ; 10.976 ; Rise       ; var_clk:clockGenerator|var_clock ;
; HEX0[*]           ; var_clk:clockGenerator|var_clock ; 12.387 ; 12.387 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX0[0]          ; var_clk:clockGenerator|var_clock ; 10.540 ; 10.540 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX0[1]          ; var_clk:clockGenerator|var_clock ; 10.987 ; 10.987 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX0[2]          ; var_clk:clockGenerator|var_clock ; 12.387 ; 12.387 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX0[3]          ; var_clk:clockGenerator|var_clock ; 11.724 ; 11.724 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX0[4]          ; var_clk:clockGenerator|var_clock ; 10.655 ; 10.655 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX0[5]          ; var_clk:clockGenerator|var_clock ; 11.945 ; 11.945 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX0[6]          ; var_clk:clockGenerator|var_clock ; 10.809 ; 10.809 ; Rise       ; var_clk:clockGenerator|var_clock ;
; HEX3[*]           ; var_clk:clockGenerator|var_clock ; 13.141 ; 13.141 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX3[0]          ; var_clk:clockGenerator|var_clock ; 11.539 ; 11.539 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX3[1]          ; var_clk:clockGenerator|var_clock ; 12.902 ; 12.902 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX3[3]          ; var_clk:clockGenerator|var_clock ; 12.943 ; 12.943 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX3[4]          ; var_clk:clockGenerator|var_clock ; 12.895 ; 12.895 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX3[5]          ; var_clk:clockGenerator|var_clock ; 13.141 ; 13.141 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX3[6]          ; var_clk:clockGenerator|var_clock ; 11.702 ; 11.702 ; Rise       ; var_clk:clockGenerator|var_clock ;
; HEX4[*]           ; var_clk:clockGenerator|var_clock ; 8.704  ; 8.704  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX4[0]          ; var_clk:clockGenerator|var_clock ; 8.661  ; 8.661  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX4[1]          ; var_clk:clockGenerator|var_clock ; 8.683  ; 8.683  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX4[2]          ; var_clk:clockGenerator|var_clock ; 8.704  ; 8.704  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX4[3]          ; var_clk:clockGenerator|var_clock ; 8.374  ; 8.374  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX4[4]          ; var_clk:clockGenerator|var_clock ; 8.393  ; 8.393  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX4[5]          ; var_clk:clockGenerator|var_clock ; 8.400  ; 8.400  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX4[6]          ; var_clk:clockGenerator|var_clock ; 8.381  ; 8.381  ; Rise       ; var_clk:clockGenerator|var_clock ;
; HEX6[*]           ; var_clk:clockGenerator|var_clock ; 9.067  ; 9.067  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX6[0]          ; var_clk:clockGenerator|var_clock ; 8.648  ; 8.648  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX6[1]          ; var_clk:clockGenerator|var_clock ; 8.650  ; 8.650  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX6[2]          ; var_clk:clockGenerator|var_clock ; 9.067  ; 9.067  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX6[3]          ; var_clk:clockGenerator|var_clock ; 8.405  ; 8.405  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX6[4]          ; var_clk:clockGenerator|var_clock ; 8.388  ; 8.388  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX6[5]          ; var_clk:clockGenerator|var_clock ; 8.894  ; 8.894  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX6[6]          ; var_clk:clockGenerator|var_clock ; 7.728  ; 7.728  ; Rise       ; var_clk:clockGenerator|var_clock ;
; LEDARRAYGREEN[*]  ; var_clk:clockGenerator|var_clock ; 11.666 ; 11.666 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYGREEN[0] ; var_clk:clockGenerator|var_clock ; 11.647 ; 11.647 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYGREEN[1] ; var_clk:clockGenerator|var_clock ; 11.647 ; 11.647 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYGREEN[2] ; var_clk:clockGenerator|var_clock ; 11.627 ; 11.627 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYGREEN[3] ; var_clk:clockGenerator|var_clock ; 11.627 ; 11.627 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYGREEN[4] ; var_clk:clockGenerator|var_clock ; 11.666 ; 11.666 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYGREEN[5] ; var_clk:clockGenerator|var_clock ; 11.656 ; 11.656 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYGREEN[6] ; var_clk:clockGenerator|var_clock ; 11.646 ; 11.646 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYGREEN[7] ; var_clk:clockGenerator|var_clock ; 11.596 ; 11.596 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYGREEN[8] ; var_clk:clockGenerator|var_clock ; 11.129 ; 11.129 ; Rise       ; var_clk:clockGenerator|var_clock ;
; LEDARRAYRED[*]    ; var_clk:clockGenerator|var_clock ; 13.686 ; 13.686 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYRED[0]   ; var_clk:clockGenerator|var_clock ; 13.657 ; 13.657 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYRED[1]   ; var_clk:clockGenerator|var_clock ; 13.657 ; 13.657 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYRED[2]   ; var_clk:clockGenerator|var_clock ; 13.628 ; 13.628 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYRED[3]   ; var_clk:clockGenerator|var_clock ; 13.628 ; 13.628 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYRED[4]   ; var_clk:clockGenerator|var_clock ; 13.208 ; 13.208 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYRED[5]   ; var_clk:clockGenerator|var_clock ; 13.208 ; 13.208 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYRED[6]   ; var_clk:clockGenerator|var_clock ; 13.198 ; 13.198 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYRED[7]   ; var_clk:clockGenerator|var_clock ; 13.198 ; 13.198 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYRED[8]   ; var_clk:clockGenerator|var_clock ; 13.295 ; 13.295 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYRED[9]   ; var_clk:clockGenerator|var_clock ; 13.305 ; 13.305 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYRED[10]  ; var_clk:clockGenerator|var_clock ; 13.323 ; 13.323 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYRED[11]  ; var_clk:clockGenerator|var_clock ; 13.323 ; 13.323 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYRED[12]  ; var_clk:clockGenerator|var_clock ; 13.333 ; 13.333 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYRED[13]  ; var_clk:clockGenerator|var_clock ; 13.333 ; 13.333 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYRED[14]  ; var_clk:clockGenerator|var_clock ; 13.686 ; 13.686 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYRED[15]  ; var_clk:clockGenerator|var_clock ; 13.686 ; 13.686 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYRED[16]  ; var_clk:clockGenerator|var_clock ; 13.601 ; 13.601 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYRED[17]  ; var_clk:clockGenerator|var_clock ; 13.601 ; 13.601 ; Rise       ; var_clk:clockGenerator|var_clock ;
; LOAD_MUX          ; var_clk:clockGenerator|var_clock ; 7.463  ; 7.463  ; Rise       ; var_clk:clockGenerator|var_clock ;
; SCORE_A[*]        ; var_clk:clockGenerator|var_clock ; 7.579  ; 7.579  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  SCORE_A[0]       ; var_clk:clockGenerator|var_clock ; 6.575  ; 6.575  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  SCORE_A[1]       ; var_clk:clockGenerator|var_clock ; 7.579  ; 7.579  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  SCORE_A[2]       ; var_clk:clockGenerator|var_clock ; 7.018  ; 7.018  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  SCORE_A[3]       ; var_clk:clockGenerator|var_clock ; 6.550  ; 6.550  ; Rise       ; var_clk:clockGenerator|var_clock ;
; SCORE_B[*]        ; var_clk:clockGenerator|var_clock ; 6.913  ; 6.913  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  SCORE_B[0]       ; var_clk:clockGenerator|var_clock ; 6.542  ; 6.542  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  SCORE_B[1]       ; var_clk:clockGenerator|var_clock ; 6.553  ; 6.553  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  SCORE_B[2]       ; var_clk:clockGenerator|var_clock ; 6.913  ; 6.913  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  SCORE_B[3]       ; var_clk:clockGenerator|var_clock ; 6.545  ; 6.545  ; Rise       ; var_clk:clockGenerator|var_clock ;
; SIGNAL            ; var_clk:clockGenerator|var_clock ; 11.121 ; 11.121 ; Rise       ; var_clk:clockGenerator|var_clock ;
; STATE[*]          ; var_clk:clockGenerator|var_clock ; 7.611  ; 7.611  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  STATE[0]         ; var_clk:clockGenerator|var_clock ; 7.611  ; 7.611  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  STATE[1]         ; var_clk:clockGenerator|var_clock ; 7.077  ; 7.077  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  STATE[2]         ; var_clk:clockGenerator|var_clock ; 7.601  ; 7.601  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  STATE[3]         ; var_clk:clockGenerator|var_clock ; 7.046  ; 7.046  ; Rise       ; var_clk:clockGenerator|var_clock ;
; WINNER[*]         ; var_clk:clockGenerator|var_clock ; 12.395 ; 12.395 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  WINNER[0]        ; var_clk:clockGenerator|var_clock ; 11.590 ; 11.590 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  WINNER[1]        ; var_clk:clockGenerator|var_clock ; 12.385 ; 12.385 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  WINNER[3]        ; var_clk:clockGenerator|var_clock ; 12.395 ; 12.395 ; Rise       ; var_clk:clockGenerator|var_clock ;
; CLK               ; var_clk:clockGenerator|var_clock ;        ; 4.141  ; Fall       ; var_clk:clockGenerator|var_clock ;
+-------------------+----------------------------------+--------+--------+------------+----------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                        ;
+-------------------+----------------------------------+-------+-------+------------+----------------------------------+
; Data Port         ; Clock Port                       ; Rise  ; Fall  ; Clock Edge ; Clock Reference                  ;
+-------------------+----------------------------------+-------+-------+------------+----------------------------------+
; ADDRESS[*]        ; var_clk:clockGenerator|var_clock ; 3.800 ; 3.800 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  ADDRESS[0]       ; var_clk:clockGenerator|var_clock ; 3.878 ; 3.878 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  ADDRESS[1]       ; var_clk:clockGenerator|var_clock ; 3.800 ; 3.800 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  ADDRESS[2]       ; var_clk:clockGenerator|var_clock ; 3.863 ; 3.863 ; Rise       ; var_clk:clockGenerator|var_clock ;
; A_INC             ; var_clk:clockGenerator|var_clock ; 4.195 ; 4.195 ; Rise       ; var_clk:clockGenerator|var_clock ;
; B_INC             ; var_clk:clockGenerator|var_clock ; 4.349 ; 4.349 ; Rise       ; var_clk:clockGenerator|var_clock ;
; CLK               ; var_clk:clockGenerator|var_clock ; 2.165 ;       ; Rise       ; var_clk:clockGenerator|var_clock ;
; DATA[*]           ; var_clk:clockGenerator|var_clock ; 3.878 ; 3.878 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DATA[1]          ; var_clk:clockGenerator|var_clock ; 4.063 ; 4.063 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DATA[2]          ; var_clk:clockGenerator|var_clock ; 3.994 ; 3.994 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DATA[3]          ; var_clk:clockGenerator|var_clock ; 3.948 ; 3.948 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DATA[4]          ; var_clk:clockGenerator|var_clock ; 4.077 ; 4.077 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DATA[5]          ; var_clk:clockGenerator|var_clock ; 3.878 ; 3.878 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DATA[6]          ; var_clk:clockGenerator|var_clock ; 4.066 ; 4.066 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DATA[7]          ; var_clk:clockGenerator|var_clock ; 3.934 ; 3.934 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DATA[8]          ; var_clk:clockGenerator|var_clock ; 4.061 ; 4.061 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DATA[9]          ; var_clk:clockGenerator|var_clock ; 4.023 ; 4.023 ; Rise       ; var_clk:clockGenerator|var_clock ;
; FALSE_START       ; var_clk:clockGenerator|var_clock ; 5.348 ; 5.348 ; Rise       ; var_clk:clockGenerator|var_clock ;
; HEX0[*]           ; var_clk:clockGenerator|var_clock ; 5.243 ; 5.243 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX0[0]          ; var_clk:clockGenerator|var_clock ; 5.243 ; 5.243 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX0[1]          ; var_clk:clockGenerator|var_clock ; 5.394 ; 5.394 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX0[2]          ; var_clk:clockGenerator|var_clock ; 6.158 ; 6.158 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX0[3]          ; var_clk:clockGenerator|var_clock ; 5.741 ; 5.741 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX0[4]          ; var_clk:clockGenerator|var_clock ; 5.409 ; 5.409 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX0[5]          ; var_clk:clockGenerator|var_clock ; 5.909 ; 5.909 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX0[6]          ; var_clk:clockGenerator|var_clock ; 5.466 ; 5.466 ; Rise       ; var_clk:clockGenerator|var_clock ;
; HEX3[*]           ; var_clk:clockGenerator|var_clock ; 5.636 ; 5.636 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX3[0]          ; var_clk:clockGenerator|var_clock ; 5.636 ; 5.636 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX3[1]          ; var_clk:clockGenerator|var_clock ; 5.723 ; 5.723 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX3[3]          ; var_clk:clockGenerator|var_clock ; 5.729 ; 5.729 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX3[4]          ; var_clk:clockGenerator|var_clock ; 5.730 ; 5.730 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX3[5]          ; var_clk:clockGenerator|var_clock ; 5.825 ; 5.825 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX3[6]          ; var_clk:clockGenerator|var_clock ; 5.686 ; 5.686 ; Rise       ; var_clk:clockGenerator|var_clock ;
; HEX4[*]           ; var_clk:clockGenerator|var_clock ; 4.335 ; 4.335 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX4[0]          ; var_clk:clockGenerator|var_clock ; 4.465 ; 4.465 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX4[1]          ; var_clk:clockGenerator|var_clock ; 4.485 ; 4.485 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX4[2]          ; var_clk:clockGenerator|var_clock ; 4.491 ; 4.491 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX4[3]          ; var_clk:clockGenerator|var_clock ; 4.335 ; 4.335 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX4[4]          ; var_clk:clockGenerator|var_clock ; 4.351 ; 4.351 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX4[5]          ; var_clk:clockGenerator|var_clock ; 4.356 ; 4.356 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX4[6]          ; var_clk:clockGenerator|var_clock ; 4.352 ; 4.352 ; Rise       ; var_clk:clockGenerator|var_clock ;
; HEX6[*]           ; var_clk:clockGenerator|var_clock ; 4.008 ; 4.008 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX6[0]          ; var_clk:clockGenerator|var_clock ; 4.224 ; 4.224 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX6[1]          ; var_clk:clockGenerator|var_clock ; 4.225 ; 4.225 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX6[2]          ; var_clk:clockGenerator|var_clock ; 4.425 ; 4.425 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX6[3]          ; var_clk:clockGenerator|var_clock ; 4.082 ; 4.082 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX6[4]          ; var_clk:clockGenerator|var_clock ; 4.075 ; 4.075 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX6[5]          ; var_clk:clockGenerator|var_clock ; 4.303 ; 4.303 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX6[6]          ; var_clk:clockGenerator|var_clock ; 4.008 ; 4.008 ; Rise       ; var_clk:clockGenerator|var_clock ;
; LEDARRAYGREEN[*]  ; var_clk:clockGenerator|var_clock ; 5.495 ; 5.495 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYGREEN[0] ; var_clk:clockGenerator|var_clock ; 5.801 ; 5.801 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYGREEN[1] ; var_clk:clockGenerator|var_clock ; 5.801 ; 5.801 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYGREEN[2] ; var_clk:clockGenerator|var_clock ; 5.781 ; 5.781 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYGREEN[3] ; var_clk:clockGenerator|var_clock ; 5.781 ; 5.781 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYGREEN[4] ; var_clk:clockGenerator|var_clock ; 5.821 ; 5.821 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYGREEN[5] ; var_clk:clockGenerator|var_clock ; 5.811 ; 5.811 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYGREEN[6] ; var_clk:clockGenerator|var_clock ; 5.801 ; 5.801 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYGREEN[7] ; var_clk:clockGenerator|var_clock ; 5.751 ; 5.751 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYGREEN[8] ; var_clk:clockGenerator|var_clock ; 5.495 ; 5.495 ; Rise       ; var_clk:clockGenerator|var_clock ;
; LEDARRAYRED[*]    ; var_clk:clockGenerator|var_clock ; 6.540 ; 6.540 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYRED[0]   ; var_clk:clockGenerator|var_clock ; 6.748 ; 6.748 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYRED[1]   ; var_clk:clockGenerator|var_clock ; 6.748 ; 6.748 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYRED[2]   ; var_clk:clockGenerator|var_clock ; 6.719 ; 6.719 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYRED[3]   ; var_clk:clockGenerator|var_clock ; 6.719 ; 6.719 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYRED[4]   ; var_clk:clockGenerator|var_clock ; 6.550 ; 6.550 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYRED[5]   ; var_clk:clockGenerator|var_clock ; 6.550 ; 6.550 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYRED[6]   ; var_clk:clockGenerator|var_clock ; 6.540 ; 6.540 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYRED[7]   ; var_clk:clockGenerator|var_clock ; 6.540 ; 6.540 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYRED[8]   ; var_clk:clockGenerator|var_clock ; 6.549 ; 6.549 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYRED[9]   ; var_clk:clockGenerator|var_clock ; 6.559 ; 6.559 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYRED[10]  ; var_clk:clockGenerator|var_clock ; 6.570 ; 6.570 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYRED[11]  ; var_clk:clockGenerator|var_clock ; 6.570 ; 6.570 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYRED[12]  ; var_clk:clockGenerator|var_clock ; 6.580 ; 6.580 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYRED[13]  ; var_clk:clockGenerator|var_clock ; 6.580 ; 6.580 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYRED[14]  ; var_clk:clockGenerator|var_clock ; 6.768 ; 6.768 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYRED[15]  ; var_clk:clockGenerator|var_clock ; 6.768 ; 6.768 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYRED[16]  ; var_clk:clockGenerator|var_clock ; 6.712 ; 6.712 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYRED[17]  ; var_clk:clockGenerator|var_clock ; 6.712 ; 6.712 ; Rise       ; var_clk:clockGenerator|var_clock ;
; LOAD_MUX          ; var_clk:clockGenerator|var_clock ; 3.907 ; 3.907 ; Rise       ; var_clk:clockGenerator|var_clock ;
; SCORE_A[*]        ; var_clk:clockGenerator|var_clock ; 3.630 ; 3.630 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  SCORE_A[0]       ; var_clk:clockGenerator|var_clock ; 3.650 ; 3.650 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  SCORE_A[1]       ; var_clk:clockGenerator|var_clock ; 4.162 ; 4.162 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  SCORE_A[2]       ; var_clk:clockGenerator|var_clock ; 3.851 ; 3.851 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  SCORE_A[3]       ; var_clk:clockGenerator|var_clock ; 3.630 ; 3.630 ; Rise       ; var_clk:clockGenerator|var_clock ;
; SCORE_B[*]        ; var_clk:clockGenerator|var_clock ; 3.631 ; 3.631 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  SCORE_B[0]       ; var_clk:clockGenerator|var_clock ; 3.635 ; 3.635 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  SCORE_B[1]       ; var_clk:clockGenerator|var_clock ; 3.631 ; 3.631 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  SCORE_B[2]       ; var_clk:clockGenerator|var_clock ; 3.825 ; 3.825 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  SCORE_B[3]       ; var_clk:clockGenerator|var_clock ; 3.636 ; 3.636 ; Rise       ; var_clk:clockGenerator|var_clock ;
; SIGNAL            ; var_clk:clockGenerator|var_clock ; 5.491 ; 5.491 ; Rise       ; var_clk:clockGenerator|var_clock ;
; STATE[*]          ; var_clk:clockGenerator|var_clock ; 3.855 ; 3.855 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  STATE[0]         ; var_clk:clockGenerator|var_clock ; 4.125 ; 4.125 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  STATE[1]         ; var_clk:clockGenerator|var_clock ; 3.885 ; 3.885 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  STATE[2]         ; var_clk:clockGenerator|var_clock ; 4.134 ; 4.134 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  STATE[3]         ; var_clk:clockGenerator|var_clock ; 3.855 ; 3.855 ; Rise       ; var_clk:clockGenerator|var_clock ;
; WINNER[*]         ; var_clk:clockGenerator|var_clock ; 5.673 ; 5.673 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  WINNER[0]        ; var_clk:clockGenerator|var_clock ; 5.673 ; 5.673 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  WINNER[1]        ; var_clk:clockGenerator|var_clock ; 6.037 ; 6.037 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  WINNER[3]        ; var_clk:clockGenerator|var_clock ; 6.047 ; 6.047 ; Rise       ; var_clk:clockGenerator|var_clock ;
; CLK               ; var_clk:clockGenerator|var_clock ;       ; 2.165 ; Fall       ; var_clk:clockGenerator|var_clock ;
+-------------------+----------------------------------+-------+-------+------------+----------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                 ;
+----------------------------------+----------------------------------+----------+----------+----------+----------+
; From Clock                       ; To Clock                         ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------+----------------------------------+----------+----------+----------+----------+
; CLK50                            ; CLK50                            ; 564      ; 0        ; 0        ; 0        ;
; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 475      ; 0        ; 0        ; 0        ;
+----------------------------------+----------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                  ;
+----------------------------------+----------------------------------+----------+----------+----------+----------+
; From Clock                       ; To Clock                         ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------+----------------------------------+----------+----------+----------+----------+
; CLK50                            ; CLK50                            ; 564      ; 0        ; 0        ; 0        ;
; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 475      ; 0        ; 0        ; 0        ;
+----------------------------------+----------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 7     ; 7    ;
; Unconstrained Input Port Paths  ; 43    ; 43   ;
; Unconstrained Output Ports      ; 87    ; 87   ;
; Unconstrained Output Port Paths ; 287   ; 287  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II TimeQuest Timing Analyzer
    Info: Version 11.0 Build 208 07/03/2011 Service Pack 1 SJ Web Edition
    Info: Processing started: Sat Apr 05 20:47:34 2014
Info: Command: quartus_sta lab4 -c lab4
Info: qsta_default_script.tcl version: #1
Warning: Parallel compilation is not licensed and has been disabled
Info: Low junction temperature is 0 degrees C
Info: High junction temperature is 85 degrees C
Critical Warning: Synopsys Design Constraints File file not found: 'lab4.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info: No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info: Deriving Clocks
    Info: create_clock -period 1.000 -name var_clk:clockGenerator|var_clock var_clk:clockGenerator|var_clock
    Info: create_clock -period 1.000 -name CLK50 CLK50
Info: Analyzing Slow Model
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -3.124
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.124       -50.978 var_clk:clockGenerator|var_clock 
    Info:    -2.416       -60.574 CLK50 
Info: Worst-case hold slack is 0.391
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.391         0.000 CLK50 
    Info:     0.391         0.000 var_clk:clockGenerator|var_clock 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is -1.380
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -1.380       -33.380 CLK50 
    Info:    -0.500       -29.000 var_clk:clockGenerator|var_clock 
Info: The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info: Started post-fitting delay annotation
Warning: Found 118 output pins without output pin load capacitance assignment
    Info: Pin "SIGNAL" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SCORE_A[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SCORE_A[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SCORE_A[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SCORE_A[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SCORE_B[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SCORE_B[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SCORE_B[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SCORE_B[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "A_INC" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "B_INC" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "WINNER[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "WINNER[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "WINNER[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "WINNER[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "STATE[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "STATE[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "STATE[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "STATE[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FALSE_START" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ADDRESS[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ADDRESS[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ADDRESS[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DATA[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DATA[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DATA[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DATA[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DATA[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DATA[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DATA[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DATA[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DATA[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DATA[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "CLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDARRAYRED[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDARRAYRED[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDARRAYRED[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDARRAYRED[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDARRAYRED[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDARRAYRED[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDARRAYRED[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDARRAYRED[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDARRAYRED[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDARRAYRED[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDARRAYRED[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDARRAYRED[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDARRAYRED[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDARRAYRED[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDARRAYRED[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDARRAYRED[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDARRAYRED[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDARRAYRED[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDARRAYGREEN[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDARRAYGREEN[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDARRAYGREEN[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDARRAYGREEN[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDARRAYGREEN[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDARRAYGREEN[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDARRAYGREEN[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDARRAYGREEN[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDARRAYGREEN[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX7[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX7[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX7[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX7[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX7[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX7[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX7[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX6[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX6[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX6[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX6[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX6[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX6[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX6[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX5[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX5[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX5[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX5[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX5[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX5[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX5[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX4[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX4[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX4[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX4[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX4[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX4[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX4[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX3[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX3[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX3[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX3[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX3[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX3[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX3[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX2[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX2[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX2[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX2[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX2[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX2[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX2[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX1[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX1[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX1[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX1[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX1[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX1[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX1[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX0[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX0[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX0[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX0[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX0[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX0[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX0[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LOAD_MUX" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info: Delay annotation completed successfully
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -0.794
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -0.794        -8.507 var_clk:clockGenerator|var_clock 
    Info:    -0.638       -14.003 CLK50 
Info: Worst-case hold slack is 0.215
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.215         0.000 CLK50 
    Info:     0.215         0.000 var_clk:clockGenerator|var_clock 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is -1.380
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -1.380       -33.380 CLK50 
    Info:    -0.500       -29.000 var_clk:clockGenerator|var_clock 
Info: The selected device family is not supported by the report_metastability command.
Info: Design is not fully constrained for setup requirements
Info: Design is not fully constrained for hold requirements
Info: Quartus II TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 263 megabytes
    Info: Processing ended: Sat Apr 05 20:47:35 2014
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


