````markdown
# LSP Zkou≈°ka - 25. ledna 2016

> **CVUT FEL (ƒåVUT) - ƒåesk√© vysok√© uƒçen√≠ technick√© v Praze | Czech Technical University in Prague**
>
> üá®üá≥ [‰∏≠ÊñáÁâà](2016-01-25_Exam_CN.md) | üá¨üáß [English](2016-01-25_Exam_EN.md) | üá®üáø [ƒåe≈°tina](2016-01-25_Exam_CZ.md)

> üß† **AI-generovan√© ≈ôe≈°en√≠** - Referenƒçn√≠ anal√Ωza n√≠≈æe

---

## √öloha 5: Kreslen√≠ RS klopn√©ho obvodu ‚≠êƒåasto testov√°no

**Zad√°n√≠**: Nakreslete RS klopn√Ω obvod pouze pomoc√≠ hradel NOR a nakreslete RS klopn√Ω obvod pouze pomoc√≠ hradel NAND.

### RS klopn√Ω obvod typu NOR

```
S ‚îÄ‚îÄ‚îÄ‚îÄ‚î¨‚îÄ‚îÄ‚îÄ‚îÄ[>NOR]‚îÄ‚îÄ‚îÄ‚îÄ‚î¨‚îÄ‚îÄ‚îÄ‚îÄ Q
      ‚îÇ       ‚Üë      ‚îÇ
      ‚îÇ       ‚îÇ      ‚îÇ
      ‚îÇ    ‚îå‚îÄ‚îÄ‚î¥‚îÄ‚îÄ‚îê   ‚îÇ
      ‚îÇ    ‚îÇ     ‚îÇ   ‚îÇ
      ‚îÇ    ‚îî‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îº‚îÄ‚îÄ‚îÄ‚îò
      ‚îÇ          ‚îÇ
R ‚îÄ‚îÄ‚îÄ‚îÄ‚î¨‚îÄ‚îÄ‚îÄ‚îÄ[>NOR]‚îÄ‚îÄ‚îÄ‚îÄ‚î¨‚îÄ‚îÄ‚îÄ‚îÄ QÃÑ
      ‚îÇ       ‚Üë      ‚îÇ
      ‚îÇ       ‚îÇ      ‚îÇ
      ‚îî‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚î¥‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îò
```

**Charakteristiky**: 
- S=1, R=0 ‚Üí Q=1 (Nastaven√≠)
- S=0, R=1 ‚Üí Q=0 (Reset)
- S=0, R=0 ‚Üí Uchov√°n√≠
- S=1, R=1 ‚Üí Zak√°zan√Ω stav

### RS klopn√Ω obvod typu NAND

```
SÃÑ ‚îÄ‚îÄ‚îÄ‚îÄ‚î¨‚îÄ‚îÄ‚îÄ‚îÄ[>NAND]‚îÄ‚îÄ‚îÄ‚î¨‚îÄ‚îÄ‚îÄ‚îÄ Q
      ‚îÇ       ‚Üë      ‚îÇ
      ‚îÇ       ‚îÇ      ‚îÇ
      ‚îÇ    ‚îå‚îÄ‚îÄ‚î¥‚îÄ‚îÄ‚îê   ‚îÇ
      ‚îÇ    ‚îÇ     ‚îÇ   ‚îÇ
      ‚îÇ    ‚îî‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îº‚îÄ‚îÄ‚îÄ‚îò
      ‚îÇ          ‚îÇ
RÃÑ ‚îÄ‚îÄ‚îÄ‚îÄ‚î¨‚îÄ‚îÄ‚îÄ‚îÄ[>NAND]‚îÄ‚îÄ‚îÄ‚î¨‚îÄ‚îÄ‚îÄ‚îÄ QÃÑ
      ‚îÇ       ‚Üë      ‚îÇ
      ‚îÇ       ‚îÇ      ‚îÇ
      ‚îî‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚î¥‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îò
```

**Charakteristiky** (aktivn√≠ v n√≠zk√© √∫rovni):
- SÃÑ=0, RÃÑ=1 ‚Üí Q=1 (Nastaven√≠)
- SÃÑ=1, RÃÑ=0 ‚Üí Q=0 (Reset)
- SÃÑ=1, RÃÑ=1 ‚Üí Uchov√°n√≠
- SÃÑ=0, RÃÑ=0 ‚Üí Zak√°zan√Ω stav

---

## √öloha 7: N√°vrh obvodu pro ≈ô√≠zen√≠ motoru

**Zad√°n√≠**: Student p≈ôi≈°el ke zkou≈°ce jen to zkusit. Dopl≈àte jeho nedokonƒçen√Ω obvod - stisknut√≠m tlaƒç√≠tka se motor spust√≠, dal≈°√≠m stisknut√≠m se zastav√≠. Po zapnut√≠ nap√°jen√≠ mus√≠ b√Ωt motor v re≈æimu zastaven√≠.

**N√°povƒõda**: Pro dokonƒçen√≠ obvodu je t≈ôeba p≈ôidat 7 dal≈°√≠ch souƒç√°stek.

### Souƒç√°sti obvodu
- VCC = 5V
- GND = 0V
- Rel√©
- Baterie 24V
- Tlaƒç√≠tko
- D klopn√Ω obvod (DFF)
- Motor

### N√°vrhov√Ω p≈ô√≠stup
1. Pou≈æijte D klopn√Ω obvod pro implementaci funkce T klopn√©ho obvodu (p≈ôep√≠n√°n√≠ stavu p≈ôi ka≈æd√©m stisknut√≠ tlaƒç√≠tka)
2. P≈ôiveƒète QÃÑ zpƒõt na vstup D
3. P≈ôipojte tlaƒç√≠tko k CLK (spou≈°tƒõno n√°bƒõ≈ænou hranou)
4. P≈ôipojte CLRN k VCC pro zaji≈°tƒõn√≠ resetu p≈ôi zapnut√≠
5. V√Ωstup Q ≈ô√≠d√≠ rel√©

### Souƒç√°stky k p≈ôid√°n√≠
1. Vodiƒç z QÃÑ do D
2. P≈ôipojen√≠ VCC k PRN
3. Obvod pro odskakov√°n√≠ tlaƒç√≠tka
4. Budiƒç rel√©
5. Ochrann√° dioda atd.

---

## √öloha 8: Anal√Ωza VHDL k√≥du

**Zad√°n√≠**: Analyzujte ≈°patnƒõ naform√°tovan√Ω VHDL k√≥d, nakreslete odpov√≠daj√≠c√≠ sch√©ma logick√©ho obvodu a uveƒète n√°zev popisuj√≠c√≠ jeho funkci.

```vhdl
library IEEE; use IEEE.STD_LOGIC_1164.all;
entity test20140214 is port (a, b, c, d : in std_logic; e : out std_logic); end;
architecture rtl of test20140214 is begin
process(a, b) variable z:std_logic_vector(0 to 3); begin
if b = '0' then z:=(others=>'0'); elsif rising_edge(a) then
if c='1' then z:=d & z(0 to 2); else z:=z(3) & z(0 to 2); end if; end if; e<=z(3); end process; end rtl;
```

### Naform√°tovan√Ω k√≥d

```vhdl
library IEEE; 
use IEEE.STD_LOGIC_1164.all;

entity test20140214 is 
    port (
        a, b, c, d : in std_logic; 
        e : out std_logic
    ); 
end;

architecture rtl of test20140214 is 
begin
    process(a, b) 
        variable z: std_logic_vector(0 to 3); 
    begin
        if b = '0' then 
            z := (others => '0');        -- Asynchronn√≠ nulov√°n√≠
        elsif rising_edge(a) then        -- Spou≈°tƒõno n√°bƒõ≈ænou hranou
            if c = '1' then 
                z := d & z(0 to 2);      -- Re≈æim 1: S√©riov√Ω vstup
            else 
                z := z(3) & z(0 to 2);   -- Re≈æim 2: Kruhov√Ω posun
            end if; 
        end if; 
        e <= z(3);                       -- V√Ωstup MSB
    end process; 
end rtl;
```

### Popis sch√©matu obvodu

**N√°zev obvodu**: 4bitov√Ω ≈ôiditeln√Ω dvoure≈æimov√Ω posuvn√Ω registr

```
         ‚îå‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îê
    d ‚îÄ‚îÄ‚îÄ‚î§ MUX ‚îú‚îÄ‚îÄ‚îÄ‚Üí [DFF] ‚Üí [DFF] ‚Üí [DFF] ‚Üí [DFF] ‚îÄ‚îÄ‚îÄ‚Üí e
         ‚îÇ  ‚îÇ  ‚îÇ       z(0)   z(1)   z(2)   z(3)
    c ‚îÄ‚îÄ‚îÄ‚î§ sel ‚îÇ                              ‚îÇ
         ‚îî‚îÄ‚îÄ‚î¨‚îÄ‚îÄ‚îò                              ‚îÇ
            ‚îî‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îò
                    (kruhov√° zpƒõtn√° vazba)
    
    a ‚îÄ‚îÄ‚îÄ CLK (v≈°echny DFF)
    b ‚îÄ‚îÄ‚îÄ CLRN (v≈°echny DFF)
```

### Funkƒçn√≠ popis

| Sign√°l | Funkce |
|--------|--------|
| a | Hodinov√Ω sign√°l (n√°bƒõ≈æn√° hrana) |
| b | Asynchronn√≠ nulov√°n√≠ (b='0' nuluje) |
| c | V√Ωbƒõr re≈æimu |
| d | S√©riov√Ω datov√Ω vstup |
| e | V√Ωstup (z(3)) |

| Hodnota c | Re≈æim |
|-----------|-------|
| '1' | S√©riov√Ω vstup: d ‚Üí z(0) ‚Üí z(1) ‚Üí z(2) ‚Üí z(3) |
| '0' | Kruhov√Ω posun: z(3) ‚Üí z(0) ‚Üí z(1) ‚Üí z(2) ‚Üí z(3) |

---

## Shrnut√≠ znalost√≠

| Typ √∫lohy | Kl√≠ƒçov√© body |
|-----------|--------------|
| RS klopn√Ω obvod | Implementace hradly NOR/NAND, porozumƒõn√≠ logice nastaven√≠/resetu |
| ≈ò√≠zen√≠ motoru | Aplikace D klopn√©ho obvodu, n√°vrh T klopn√©ho obvodu |
| Anal√Ωza VHDL | Form√°tov√°n√≠ k√≥du, porozumƒõn√≠ posuvn√©mu registru |

````
