<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:10:49.1049</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2023.01.17</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2023-0006783</applicationNumber><claimCount>10</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>이미지 센서</inventionTitle><inventionTitleEng>IMAGE SENSOR</inventionTitleEng><openDate>2024.07.25</openDate><openNumber>10-2024-0114836</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate> </originalExaminationRequestDate><originalExaminationRequestFlag>N</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10F 39/12</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/528</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/48</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H01L 25/065</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 본 발명의 일 실시예는, 복수의 픽셀들이 배열된 픽셀부를 갖는 제1 반도체 기판과, 상기 제1 반도체 기판 상에 배치되며, 제1 배선층을 갖는 제1 배선 구조물과, 상기 제1 배선 구조물의 일 면에 노출되며, 상기 제1 배선층에 연결된 제1 본딩 패드를 포함하는 제1 반도체 칩; 제2 반도체 기판과, 상기 제2 반도체 기판의 제1 면에 배치되어 상기 제1 배선 구조물의 상기 일 면과 접하는 일 면을 가지며, 제2 배선층을 갖는 제2 배선 구조물과, 상기 제2 배선 구조물의 상기 일 면에 노출되며 상기 제1 본딩 패드와 본딩되는 제2 상부 본딩 패드와, 상기 제2 배선층에 연결되며, 상기 제2 반도체 기판의 제2 면으로 연장된 비아 구조물을 포함하는 제2 반도체 칩; 상기 제2 반도체 기판의 제2 면에 배치된 본딩 절연층과, 상기 본딩 절연층에 매립되어 상기 본딩 절연층의 일면에 노출되며, 상기 비아 구조물과 연결된 제2 하부 본딩 패드를 포함하는 본딩층; 및 로직 소자들이 형성된 일 면을 갖는 제3 반도체 기판과, 상기 제3 반도체 기판의 상기 일 면 상에 배치되어 상기 본딩 절연층의 일 면과 접하는 일 면을 가지며, 제3 배선층을 갖는 제3 배선 구조물과, 상기 제3 배선 구조물의 일 면에 노출되어 상기 제2 하부 본딩 패드와 본딩되며 상기 제3 배선층에 연결된 제3 본딩 패드를 갖는 제3 반도체 칩;을 포함하는 이미지 센서를 제공한다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 복수의 픽셀들이 배열된 픽셀부를 갖는 제1 반도체 기판과, 상기 제1 반도체 기판 상에 배치되며, 제1 배선층을 갖는 제1 배선 구조물과, 상기 제1 배선 구조물의 일 면에 노출되며, 상기 제1 배선층에 연결된 제1 본딩 패드를 포함하는 제1 반도체 칩; 픽셀 신호 생성 회로의 적어도 일부 트랜지스터들이 배치된 제1 면과 상기 제1 면과 반대되는 제2 면을 갖는 제2 반도체 기판과, 상기 제2 반도체 기판의 제1 면에 배치되어 상기 제1 배선 구조물의 상기 일 면과 접하는 일 면을 가지며, 제2 배선층을 갖는 제2 배선 구조물과, 상기 제2 배선 구조물의 상기 일 면에 노출되며 상기 제1 본딩 패드와 본딩되는 제2 상부 본딩 패드와, 상기 제2 배선층에 연결되며, 상기 제2 반도체 기판의 제2 면으로 연장된 비아 구조물을 포함하는 제2 반도체 칩;상기 제2 반도체 기판의 제2 면에 배치된 본딩 절연층과, 상기 본딩 절연층에 매립되어 상기 본딩 절연층의 일면에 노출되며, 상기 비아 구조물과 연결된 제2 하부 본딩 패드를 포함하는 본딩층; 및로직 소자들이 형성된 일 면을 갖는 제3 반도체 기판과, 상기 제3 반도체 기판의 상기 일 면 상에 배치되어 상기 본딩 절연층의 일 면과 접하는 일 면을 가지며, 제3 배선층을 갖는 제3 배선 구조물과, 상기 제3 배선 구조물의 일 면에 노출되어 상기 제2 하부 본딩 패드와 본딩되며 상기 제3 배선층에 연결된 제3 본딩 패드를 갖는 제3 반도체 칩;을 포함하는 이미지 센서.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서,상기 제2 반도체 기판은 2㎛〜5㎛의 두께를 갖는 이미지 센서.</claim></claimInfo><claimInfo><claim>3. 제1항에 있어서,상기 비아 구조물은 상기 제2 배선층 및 상기 제2 하부 본딩 패드를 연결하는 비아 플러그와, 상기 비아 플러그의 측면을 둘러싸는 절연성 라이너를 포함하는 이미지 센서.</claim></claimInfo><claimInfo><claim>4. 제1항에 있어서,상기 비아 구조물은 상기 제2 배선층에서 상기 제2 하부 본딩 패드로 향할수록 작아지는 폭을 갖는 이미지 센서.</claim></claimInfo><claimInfo><claim>5. 제1항에 있어서,상기 제2 반도체 기판은 상기 제2 면에 리세스된 부분을 가지며, 상기 비아 구조물은 상기 제2 반도체 기판의 상기 리세스된 부분을 관통하며, 상기 본딩 절연층은 상기 제2 반도체 기판의 상기 제2 면에 배치되어 상기 리세스된 부분의 표면으로 연장되는 이미지 센서. </claim></claimInfo><claimInfo><claim>6. 제1항에 있어서,상기 제2 반도체 기판의 제2 면은 평탄한 표면을 가지며, 상기 비아 구조물은 상기 제2 반도체 기판을 관통하여 상기 제2 면으로부터 돌출된 부분을 가지며, 상기 본딩층은 상기 제2 반도체 기판과 상기 본딩 절연층 사이에 배치되며 상기 비아 구조물의 돌출된 부분을 둘러싸는 에칭 스톱층을 더 포함하는 이미지 센서.</claim></claimInfo><claimInfo><claim>7. 제1항에 있어서,상기 제1 배선 구조물은 상기 제1 본딩 패드가 매립되며, 상기 제1 본딩 패드의 노출된 영역과 실질적으로 평탄한 일 표면을 갖는 제1 본딩 절연막을 포함하고, 상기 제2 배선 구조물은 상기 제2 상부 본딩 패드가 매립되며, 상기 제2 상부 본딩 패드의 노출된 영역과 실질적으로 평탄한 일 표면을 갖는 제2 본딩 절연막을 포함하며, 상기 제1 본딩 절연막의 상기 일 표면은 상기 제2 본딩 절연막의 상기 일 표면과 본딩되는 이미지 센서. </claim></claimInfo><claimInfo><claim>8. 제1항에 있어서,상기 제2 하부 본딩 패드의 노출된 영역은 상기 본딩 절연층의 상기 일면과 실질적으로 평탄한 표면을 가지고, 상기 제3 배선 구조물은 상기 제3 본딩 패드가 매립되며 상기 제3 본딩 패드의 노출된 영역과 실질적으로 평탄한 일 표면을 갖는 제3 본딩 절연막을 포함하며,  상기 본딩 절연층의 상기 일 표면은 상기 제3 본딩 절연막의 상기 일 표면과 본딩되는 이미지 센서. </claim></claimInfo><claimInfo><claim>9. 제1항에 있어서,상기 제2 반도체 칩은 상기 제1 배선 구조물 내에 배치되며 상기 제1 배선층에 연결된 커패시터 구조물을 포함하는 이미지 센서.</claim></claimInfo><claimInfo><claim>10. 복수의 픽셀들이 배열된 제1 영역과, 상기 제1 영역의 주위에 제2 영역을 갖는 제1 반도체 기판과, 상기 제1 반도체 기판의 하면에 배치되며, 제1 배선층을 갖는 제1 배선 구조물과, 상기 제1 배선 구조물의 하면에 노출되며, 상기 제1 배선층에 연결된 제1 본딩 패드를 포함하는 제1 반도체 칩; 픽셀 신호 생성 회로의 트랜지스터들이 배치된 상면을 갖는 제2 반도체 기판과, 상기 제2 반도체 기판의 상면에 배치되어 상기 제1 배선 구조물과 접하며, 제2 배선층을 갖는 제2 배선 구조물과, 상기 제2 배선 구조물의 상면에 노출되며 상기 제1 본딩 패드와 본딩되는 제2 상부 본딩 패드와, 상기 제2 배선층에 연결되며, 상기 제2 반도체 기판의 상기 제2 영역과 중첩된 영역을 관통하며 상기 제2 반도체 기판의 하면으로부터 돌출된 부분을 갖는 비아 구조물을 포함하는 제2 반도체 칩;상기 제2 반도체 기판의 하면에 배치되며 상기 비아 구조물의 노출된 부분을 둘러싸는 에칭 스톱층과, 상기 에칭 스톱층 상에 배치된 본딩 절연층과, 상기 본딩 절연층에 매립되어 상기 본딩 절연층의 하면에 노출되며, 상기 비아 구조물과 연결된 제2 하부 본딩 패드를 포함하는 본딩층; 및로직 소자들이 형성된 상면을 갖는 제3 반도체 기판과, 상기 제3 반도체 기판의 상면에 배치되어 상기 본딩 절연층과 접하며, 제3 배선층을 갖는 제3 배선 구조물과, 상기 제3 배선 구조물의 상면에 노출되어 상기 제2 하부 본딩 패드와 본딩되며 상기 제3 배선층에 연결된 제3 본딩 패드를 갖는 제3 반도체 칩;을 포함하는 이미지 센서.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>경기도 수원시 영통구...</address><code>119981042713</code><country>대한민국</country><engName>SAMSUNG ELECTRONICS CO., LTD.</engName><name>삼성전자주식회사</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>경기도 수원시 영통구...</address><code> </code><country> </country><engName>CHOI, Min Jun</engName><name>최민준</name></inventorInfo><inventorInfo><address>경기도 수원시 영통구...</address><code> </code><country> </country><engName>KWAK, Ji Hyun</engName><name>곽지현</name></inventorInfo><inventorInfo><address>경기도 수원시 영통구...</address><code> </code><country> </country><engName>KIM, Hyo Eun</engName><name>김효은</name></inventorInfo><inventorInfo><address>경기도 수원시 영통구...</address><code> </code><country> </country><engName>LEE, Su Rim</engName><name>이수림</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울 강남구 언주로 **길 **, 대림아크로텔 *층(도곡동)</address><code>920031000651</code><country>대한민국</country><engName>C&amp;amp;S Patent and Law Office</engName><name>특허법인씨엔에스(유)</name></agentInfo></agentInfoArray><priorityInfoArray/><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2023.01.17</receiptDate><receiptNumber>1-1-2023-0063564-25</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020230006783.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93e19e4e999db58526fdb9973e821656b3029781cbd54eb0cfc6b4774260b83b99d1da30e109dca5d1dbf36f107a2a1210069af635ae42cf1a</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf0f7a0e1625b9ea43a37664efb2460dba57ad1f55aa1f28e7972120b5e4165a09564de41eca350ac05b96120ab37b1f83478065a202199040</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>