TimeQuest Timing Analyzer report for plusToo_top
Sun Oct 09 16:24:47 2011
Quartus II Version 11.0 Build 157 04/27/2011 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow Model Fmax Summary
  7. Slow Model Setup Summary
  8. Slow Model Hold Summary
  9. Slow Model Recovery Summary
 10. Slow Model Removal Summary
 11. Slow Model Minimum Pulse Width Summary
 12. Slow Model Setup: 'clock325MHz:cs0|altpll:altpll_component|_clk0'
 13. Slow Model Setup: 'dataController_top:dc0|clkPhase[1]'
 14. Slow Model Hold: 'clock325MHz:cs0|altpll:altpll_component|_clk0'
 15. Slow Model Hold: 'dataController_top:dc0|clkPhase[1]'
 16. Slow Model Recovery: 'dataController_top:dc0|clkPhase[1]'
 17. Slow Model Removal: 'dataController_top:dc0|clkPhase[1]'
 18. Slow Model Minimum Pulse Width: 'clk50'
 19. Slow Model Minimum Pulse Width: 'clock325MHz:cs0|altpll:altpll_component|_clk0'
 20. Slow Model Minimum Pulse Width: 'dataController_top:dc0|clkPhase[1]'
 21. Slow Model Minimum Pulse Width: 'altera_reserved_tck'
 22. Setup Times
 23. Hold Times
 24. Clock to Output Times
 25. Minimum Clock to Output Times
 26. Output Enable Times
 27. Minimum Output Enable Times
 28. Output Disable Times
 29. Minimum Output Disable Times
 30. Fast Model Setup Summary
 31. Fast Model Hold Summary
 32. Fast Model Recovery Summary
 33. Fast Model Removal Summary
 34. Fast Model Minimum Pulse Width Summary
 35. Fast Model Setup: 'clock325MHz:cs0|altpll:altpll_component|_clk0'
 36. Fast Model Setup: 'dataController_top:dc0|clkPhase[1]'
 37. Fast Model Hold: 'clock325MHz:cs0|altpll:altpll_component|_clk0'
 38. Fast Model Hold: 'dataController_top:dc0|clkPhase[1]'
 39. Fast Model Recovery: 'dataController_top:dc0|clkPhase[1]'
 40. Fast Model Removal: 'dataController_top:dc0|clkPhase[1]'
 41. Fast Model Minimum Pulse Width: 'clk50'
 42. Fast Model Minimum Pulse Width: 'clock325MHz:cs0|altpll:altpll_component|_clk0'
 43. Fast Model Minimum Pulse Width: 'dataController_top:dc0|clkPhase[1]'
 44. Fast Model Minimum Pulse Width: 'altera_reserved_tck'
 45. Setup Times
 46. Hold Times
 47. Clock to Output Times
 48. Minimum Clock to Output Times
 49. Output Enable Times
 50. Minimum Output Enable Times
 51. Output Disable Times
 52. Minimum Output Disable Times
 53. Multicorner Timing Analysis Summary
 54. Setup Times
 55. Hold Times
 56. Clock to Output Times
 57. Minimum Clock to Output Times
 58. Setup Transfers
 59. Hold Transfers
 60. Recovery Transfers
 61. Removal Transfers
 62. Report TCCS
 63. Report RSKM
 64. Unconstrained Paths
 65. TimeQuest Timing Analyzer Messages
 66. TimeQuest Timing Analyzer Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                     ;
+--------------------+--------------------------------------------------+
; Quartus II Version ; Version 11.0 Build 157 04/27/2011 SJ Web Edition ;
; Revision Name      ; plusToo_top                                      ;
; Device Family      ; Cyclone II                                       ;
; Device Name        ; EP2C20F484C7                                     ;
; Timing Models      ; Final                                            ;
; Delay Model        ; Combined                                         ;
; Rise/Fall Delays   ; Unavailable                                      ;
+--------------------+--------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-----------------------------------------------------+
; SDC File List                                       ;
+-----------------+--------+--------------------------+
; SDC File Path   ; Status ; Read at                  ;
+-----------------+--------+--------------------------+
; plusToo_top.sdc ; OK     ; Sun Oct 09 16:24:40 2011 ;
+-----------------+--------+--------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                             ;
+-----------------------------------------------+-----------+---------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+-----------------------------------+----------------------------------------+
; Clock Name                                    ; Type      ; Period  ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source                            ; Targets                                ;
+-----------------------------------------------+-----------+---------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+-----------------------------------+----------------------------------------+
; altera_reserved_tck                           ; Base      ; 100.000 ; 10.0 MHz  ; 0.000 ; 50.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                   ; { altera_reserved_tck }                ;
; clk50                                         ; Base      ; 20.000  ; 50.0 MHz  ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                   ; { clk50 }                              ;
; clock325MHz:cs0|altpll:altpll_component|_clk0 ; Generated ; 30.769  ; 32.5 MHz  ; 0.000 ; 15.384 ; 50.00      ; 20        ; 13          ;       ;        ;           ;            ; false    ; clk50  ; cs0|altpll_component|pll|inclk[0] ; { cs0|altpll_component|pll|clk[0] }    ;
; dataController_top:dc0|clkPhase[1]            ; Base      ; 123.076 ; 8.13 MHz  ; 0.000 ; 61.538 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                   ; { dataController_top:dc0|clkPhase[1] } ;
+-----------------------------------------------+-----------+---------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+-----------------------------------+----------------------------------------+


+------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                            ;
+-----------+-----------------+-----------------------------------------------+------+
; Fmax      ; Restricted Fmax ; Clock Name                                    ; Note ;
+-----------+-----------------+-----------------------------------------------+------+
; 13.45 MHz ; 13.45 MHz       ; dataController_top:dc0|clkPhase[1]            ;      ;
; 200.2 MHz ; 200.2 MHz       ; clock325MHz:cs0|altpll:altpll_component|_clk0 ;      ;
+-----------+-----------------+-----------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------------------------------------------+
; Slow Model Setup Summary                                               ;
+-----------------------------------------------+--------+---------------+
; Clock                                         ; Slack  ; End Point TNS ;
+-----------------------------------------------+--------+---------------+
; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 6.537  ; 0.000         ;
; dataController_top:dc0|clkPhase[1]            ; 24.374 ; 0.000         ;
+-----------------------------------------------+--------+---------------+


+-----------------------------------------------------------------------+
; Slow Model Hold Summary                                               ;
+-----------------------------------------------+-------+---------------+
; Clock                                         ; Slack ; End Point TNS ;
+-----------------------------------------------+-------+---------------+
; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 0.065 ; 0.000         ;
; dataController_top:dc0|clkPhase[1]            ; 0.445 ; 0.000         ;
+-----------------------------------------------+-------+---------------+


+-------------------------------------------------------------+
; Slow Model Recovery Summary                                 ;
+------------------------------------+--------+---------------+
; Clock                              ; Slack  ; End Point TNS ;
+------------------------------------+--------+---------------+
; dataController_top:dc0|clkPhase[1] ; 48.995 ; 0.000         ;
+------------------------------------+--------+---------------+


+------------------------------------------------------------+
; Slow Model Removal Summary                                 ;
+------------------------------------+-------+---------------+
; Clock                              ; Slack ; End Point TNS ;
+------------------------------------+-------+---------------+
; dataController_top:dc0|clkPhase[1] ; 4.138 ; 0.000         ;
+------------------------------------+-------+---------------+


+------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                                 ;
+-----------------------------------------------+--------+---------------+
; Clock                                         ; Slack  ; End Point TNS ;
+-----------------------------------------------+--------+---------------+
; clk50                                         ; 10.000 ; 0.000         ;
; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 14.273 ; 0.000         ;
; dataController_top:dc0|clkPhase[1]            ; 58.974 ; 0.000         ;
; altera_reserved_tck                           ; 97.531 ; 0.000         ;
+-----------------------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clock325MHz:cs0|altpll:altpll_component|_clk0'                                                                                                                                                                                     ;
+-------+------------------------------------------------------+----------------------------------------------------------+------------------------------------+-----------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                            ; To Node                                                  ; Launch Clock                       ; Latch Clock                                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------+----------------------------------------------------------+------------------------------------+-----------------------------------------------+--------------+------------+------------+
; 6.537 ; TG68:m68k|TG68_fast:TG68_fast_inst|opcode[5]         ; dataController_top:dc0|videoShifter:vs|shiftRegister[11] ; dataController_top:dc0|clkPhase[1] ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 30.769       ; -2.379     ; 21.891     ;
; 6.551 ; TG68:m68k|TG68_fast:TG68_fast_inst|opcode[3]         ; dataController_top:dc0|videoShifter:vs|shiftRegister[11] ; dataController_top:dc0|clkPhase[1] ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 30.769       ; -2.379     ; 21.877     ;
; 6.553 ; TG68:m68k|TG68_fast:TG68_fast_inst|opcode[7]         ; dataController_top:dc0|videoShifter:vs|shiftRegister[11] ; dataController_top:dc0|clkPhase[1] ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 30.769       ; -2.379     ; 21.875     ;
; 6.582 ; TG68:m68k|TG68_fast:TG68_fast_inst|opcode[2]         ; dataController_top:dc0|videoShifter:vs|shiftRegister[11] ; dataController_top:dc0|clkPhase[1] ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 30.769       ; -2.393     ; 21.832     ;
; 6.692 ; TG68:m68k|TG68_fast:TG68_fast_inst|opcode[8]         ; dataController_top:dc0|videoShifter:vs|shiftRegister[11] ; dataController_top:dc0|clkPhase[1] ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 30.769       ; -2.379     ; 21.736     ;
; 6.696 ; TG68:m68k|TG68_fast:TG68_fast_inst|opcode[9]         ; dataController_top:dc0|videoShifter:vs|shiftRegister[11] ; dataController_top:dc0|clkPhase[1] ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 30.769       ; -2.379     ; 21.732     ;
; 6.724 ; TG68:m68k|TG68_fast:TG68_fast_inst|opcode[6]         ; dataController_top:dc0|videoShifter:vs|shiftRegister[11] ; dataController_top:dc0|clkPhase[1] ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 30.769       ; -2.379     ; 21.704     ;
; 6.753 ; TG68:m68k|TG68_fast:TG68_fast_inst|opcode[4]         ; dataController_top:dc0|videoShifter:vs|shiftRegister[11] ; dataController_top:dc0|clkPhase[1] ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 30.769       ; -2.379     ; 21.675     ;
; 6.858 ; TG68:m68k|TG68_fast:TG68_fast_inst|opcode[1]         ; dataController_top:dc0|videoShifter:vs|shiftRegister[11] ; dataController_top:dc0|clkPhase[1] ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 30.769       ; -2.379     ; 21.570     ;
; 6.898 ; TG68:m68k|TG68_fast:TG68_fast_inst|opcode[12]        ; dataController_top:dc0|videoShifter:vs|shiftRegister[11] ; dataController_top:dc0|clkPhase[1] ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 30.769       ; -2.389     ; 21.520     ;
; 6.931 ; TG68:m68k|TG68_fast:TG68_fast_inst|opcode[5]         ; dataController_top:dc0|videoShifter:vs|shiftRegister[12] ; dataController_top:dc0|clkPhase[1] ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 30.769       ; -2.379     ; 21.497     ;
; 6.939 ; TG68:m68k|TG68_fast:TG68_fast_inst|opcode[14]        ; dataController_top:dc0|videoShifter:vs|shiftRegister[11] ; dataController_top:dc0|clkPhase[1] ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 30.769       ; -2.389     ; 21.479     ;
; 6.945 ; TG68:m68k|TG68_fast:TG68_fast_inst|opcode[3]         ; dataController_top:dc0|videoShifter:vs|shiftRegister[12] ; dataController_top:dc0|clkPhase[1] ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 30.769       ; -2.379     ; 21.483     ;
; 6.947 ; TG68:m68k|TG68_fast:TG68_fast_inst|opcode[7]         ; dataController_top:dc0|videoShifter:vs|shiftRegister[12] ; dataController_top:dc0|clkPhase[1] ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 30.769       ; -2.379     ; 21.481     ;
; 6.976 ; TG68:m68k|TG68_fast:TG68_fast_inst|opcode[2]         ; dataController_top:dc0|videoShifter:vs|shiftRegister[12] ; dataController_top:dc0|clkPhase[1] ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 30.769       ; -2.393     ; 21.438     ;
; 7.086 ; TG68:m68k|TG68_fast:TG68_fast_inst|opcode[8]         ; dataController_top:dc0|videoShifter:vs|shiftRegister[12] ; dataController_top:dc0|clkPhase[1] ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 30.769       ; -2.379     ; 21.342     ;
; 7.090 ; TG68:m68k|TG68_fast:TG68_fast_inst|opcode[9]         ; dataController_top:dc0|videoShifter:vs|shiftRegister[12] ; dataController_top:dc0|clkPhase[1] ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 30.769       ; -2.379     ; 21.338     ;
; 7.118 ; TG68:m68k|TG68_fast:TG68_fast_inst|opcode[6]         ; dataController_top:dc0|videoShifter:vs|shiftRegister[12] ; dataController_top:dc0|clkPhase[1] ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 30.769       ; -2.379     ; 21.310     ;
; 7.147 ; TG68:m68k|TG68_fast:TG68_fast_inst|opcode[4]         ; dataController_top:dc0|videoShifter:vs|shiftRegister[12] ; dataController_top:dc0|clkPhase[1] ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 30.769       ; -2.379     ; 21.281     ;
; 7.202 ; TG68:m68k|TG68_fast:TG68_fast_inst|opcode[5]         ; dataController_top:dc0|videoShifter:vs|shiftRegister[13] ; dataController_top:dc0|clkPhase[1] ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 30.769       ; -2.378     ; 21.227     ;
; 7.204 ; TG68:m68k|TG68_fast:TG68_fast_inst|opcode[0]         ; dataController_top:dc0|videoShifter:vs|shiftRegister[11] ; dataController_top:dc0|clkPhase[1] ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 30.769       ; -2.394     ; 21.209     ;
; 7.216 ; TG68:m68k|TG68_fast:TG68_fast_inst|opcode[3]         ; dataController_top:dc0|videoShifter:vs|shiftRegister[13] ; dataController_top:dc0|clkPhase[1] ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 30.769       ; -2.378     ; 21.213     ;
; 7.218 ; TG68:m68k|TG68_fast:TG68_fast_inst|opcode[7]         ; dataController_top:dc0|videoShifter:vs|shiftRegister[13] ; dataController_top:dc0|clkPhase[1] ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 30.769       ; -2.378     ; 21.211     ;
; 7.234 ; TG68:m68k|TG68_fast:TG68_fast_inst|opcode[5]         ; dataController_top:dc0|videoShifter:vs|shiftRegister[14] ; dataController_top:dc0|clkPhase[1] ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 30.769       ; -2.378     ; 21.195     ;
; 7.241 ; TG68:m68k|TG68_fast:TG68_fast_inst|opcode[10]        ; dataController_top:dc0|videoShifter:vs|shiftRegister[11] ; dataController_top:dc0|clkPhase[1] ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 30.769       ; -2.379     ; 21.187     ;
; 7.247 ; TG68:m68k|TG68_fast:TG68_fast_inst|opcode[2]         ; dataController_top:dc0|videoShifter:vs|shiftRegister[13] ; dataController_top:dc0|clkPhase[1] ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 30.769       ; -2.392     ; 21.168     ;
; 7.248 ; TG68:m68k|TG68_fast:TG68_fast_inst|opcode[3]         ; dataController_top:dc0|videoShifter:vs|shiftRegister[14] ; dataController_top:dc0|clkPhase[1] ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 30.769       ; -2.378     ; 21.181     ;
; 7.250 ; TG68:m68k|TG68_fast:TG68_fast_inst|opcode[7]         ; dataController_top:dc0|videoShifter:vs|shiftRegister[14] ; dataController_top:dc0|clkPhase[1] ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 30.769       ; -2.378     ; 21.179     ;
; 7.252 ; TG68:m68k|TG68_fast:TG68_fast_inst|opcode[1]         ; dataController_top:dc0|videoShifter:vs|shiftRegister[12] ; dataController_top:dc0|clkPhase[1] ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 30.769       ; -2.379     ; 21.176     ;
; 7.279 ; TG68:m68k|TG68_fast:TG68_fast_inst|opcode[2]         ; dataController_top:dc0|videoShifter:vs|shiftRegister[14] ; dataController_top:dc0|clkPhase[1] ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 30.769       ; -2.392     ; 21.136     ;
; 7.284 ; TG68:m68k|TG68_fast:TG68_fast_inst|Flags[1]          ; dataController_top:dc0|videoShifter:vs|shiftRegister[11] ; dataController_top:dc0|clkPhase[1] ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 30.769       ; -2.395     ; 21.128     ;
; 7.292 ; TG68:m68k|TG68_fast:TG68_fast_inst|opcode[12]        ; dataController_top:dc0|videoShifter:vs|shiftRegister[12] ; dataController_top:dc0|clkPhase[1] ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 30.769       ; -2.389     ; 21.126     ;
; 7.333 ; TG68:m68k|TG68_fast:TG68_fast_inst|opcode[14]        ; dataController_top:dc0|videoShifter:vs|shiftRegister[12] ; dataController_top:dc0|clkPhase[1] ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 30.769       ; -2.389     ; 21.085     ;
; 7.357 ; TG68:m68k|TG68_fast:TG68_fast_inst|opcode[8]         ; dataController_top:dc0|videoShifter:vs|shiftRegister[13] ; dataController_top:dc0|clkPhase[1] ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 30.769       ; -2.378     ; 21.072     ;
; 7.361 ; TG68:m68k|TG68_fast:TG68_fast_inst|opcode[9]         ; dataController_top:dc0|videoShifter:vs|shiftRegister[13] ; dataController_top:dc0|clkPhase[1] ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 30.769       ; -2.378     ; 21.068     ;
; 7.389 ; TG68:m68k|TG68_fast:TG68_fast_inst|opcode[6]         ; dataController_top:dc0|videoShifter:vs|shiftRegister[13] ; dataController_top:dc0|clkPhase[1] ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 30.769       ; -2.378     ; 21.040     ;
; 7.389 ; TG68:m68k|TG68_fast:TG68_fast_inst|opcode[8]         ; dataController_top:dc0|videoShifter:vs|shiftRegister[14] ; dataController_top:dc0|clkPhase[1] ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 30.769       ; -2.378     ; 21.040     ;
; 7.393 ; TG68:m68k|TG68_fast:TG68_fast_inst|opcode[9]         ; dataController_top:dc0|videoShifter:vs|shiftRegister[14] ; dataController_top:dc0|clkPhase[1] ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 30.769       ; -2.378     ; 21.036     ;
; 7.411 ; TG68:m68k|TG68_fast:TG68_fast_inst|opcode[5]         ; dataController_top:dc0|videoShifter:vs|shiftRegister[9]  ; dataController_top:dc0|clkPhase[1] ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 30.769       ; -2.379     ; 21.017     ;
; 7.418 ; TG68:m68k|TG68_fast:TG68_fast_inst|opcode[4]         ; dataController_top:dc0|videoShifter:vs|shiftRegister[13] ; dataController_top:dc0|clkPhase[1] ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 30.769       ; -2.378     ; 21.011     ;
; 7.421 ; TG68:m68k|TG68_fast:TG68_fast_inst|opcode[6]         ; dataController_top:dc0|videoShifter:vs|shiftRegister[14] ; dataController_top:dc0|clkPhase[1] ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 30.769       ; -2.378     ; 21.008     ;
; 7.425 ; TG68:m68k|TG68_fast:TG68_fast_inst|opcode[3]         ; dataController_top:dc0|videoShifter:vs|shiftRegister[9]  ; dataController_top:dc0|clkPhase[1] ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 30.769       ; -2.379     ; 21.003     ;
; 7.427 ; TG68:m68k|TG68_fast:TG68_fast_inst|opcode[7]         ; dataController_top:dc0|videoShifter:vs|shiftRegister[9]  ; dataController_top:dc0|clkPhase[1] ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 30.769       ; -2.379     ; 21.001     ;
; 7.450 ; TG68:m68k|TG68_fast:TG68_fast_inst|opcode[4]         ; dataController_top:dc0|videoShifter:vs|shiftRegister[14] ; dataController_top:dc0|clkPhase[1] ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 30.769       ; -2.378     ; 20.979     ;
; 7.456 ; TG68:m68k|TG68_fast:TG68_fast_inst|opcode[2]         ; dataController_top:dc0|videoShifter:vs|shiftRegister[9]  ; dataController_top:dc0|clkPhase[1] ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 30.769       ; -2.393     ; 20.958     ;
; 7.461 ; TG68:m68k|TG68_fast:TG68_fast_inst|opcode[15]        ; dataController_top:dc0|videoShifter:vs|shiftRegister[11] ; dataController_top:dc0|clkPhase[1] ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 30.769       ; -2.389     ; 20.957     ;
; 7.494 ; TG68:m68k|TG68_fast:TG68_fast_inst|opcode[5]         ; dataController_top:dc0|videoShifter:vs|shiftRegister[10] ; dataController_top:dc0|clkPhase[1] ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 30.769       ; -2.379     ; 20.934     ;
; 7.508 ; TG68:m68k|TG68_fast:TG68_fast_inst|opcode[3]         ; dataController_top:dc0|videoShifter:vs|shiftRegister[10] ; dataController_top:dc0|clkPhase[1] ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 30.769       ; -2.379     ; 20.920     ;
; 7.510 ; TG68:m68k|TG68_fast:TG68_fast_inst|opcode[7]         ; dataController_top:dc0|videoShifter:vs|shiftRegister[10] ; dataController_top:dc0|clkPhase[1] ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 30.769       ; -2.379     ; 20.918     ;
; 7.515 ; TG68:m68k|TG68_fast:TG68_fast_inst|opcode[11]        ; dataController_top:dc0|videoShifter:vs|shiftRegister[11] ; dataController_top:dc0|clkPhase[1] ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 30.769       ; -2.379     ; 20.913     ;
; 7.523 ; TG68:m68k|TG68_fast:TG68_fast_inst|opcode[1]         ; dataController_top:dc0|videoShifter:vs|shiftRegister[13] ; dataController_top:dc0|clkPhase[1] ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 30.769       ; -2.378     ; 20.906     ;
; 7.539 ; TG68:m68k|TG68_fast:TG68_fast_inst|opcode[2]         ; dataController_top:dc0|videoShifter:vs|shiftRegister[10] ; dataController_top:dc0|clkPhase[1] ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 30.769       ; -2.393     ; 20.875     ;
; 7.555 ; TG68:m68k|TG68_fast:TG68_fast_inst|opcode[1]         ; dataController_top:dc0|videoShifter:vs|shiftRegister[14] ; dataController_top:dc0|clkPhase[1] ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 30.769       ; -2.378     ; 20.874     ;
; 7.563 ; TG68:m68k|TG68_fast:TG68_fast_inst|opcode[12]        ; dataController_top:dc0|videoShifter:vs|shiftRegister[13] ; dataController_top:dc0|clkPhase[1] ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 30.769       ; -2.388     ; 20.856     ;
; 7.566 ; TG68:m68k|TG68_fast:TG68_fast_inst|opcode[8]         ; dataController_top:dc0|videoShifter:vs|shiftRegister[9]  ; dataController_top:dc0|clkPhase[1] ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 30.769       ; -2.379     ; 20.862     ;
; 7.570 ; TG68:m68k|TG68_fast:TG68_fast_inst|opcode[9]         ; dataController_top:dc0|videoShifter:vs|shiftRegister[9]  ; dataController_top:dc0|clkPhase[1] ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 30.769       ; -2.379     ; 20.858     ;
; 7.595 ; TG68:m68k|TG68_fast:TG68_fast_inst|opcode[12]        ; dataController_top:dc0|videoShifter:vs|shiftRegister[14] ; dataController_top:dc0|clkPhase[1] ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 30.769       ; -2.388     ; 20.824     ;
; 7.598 ; TG68:m68k|TG68_fast:TG68_fast_inst|opcode[0]         ; dataController_top:dc0|videoShifter:vs|shiftRegister[12] ; dataController_top:dc0|clkPhase[1] ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 30.769       ; -2.394     ; 20.815     ;
; 7.598 ; TG68:m68k|TG68_fast:TG68_fast_inst|opcode[6]         ; dataController_top:dc0|videoShifter:vs|shiftRegister[9]  ; dataController_top:dc0|clkPhase[1] ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 30.769       ; -2.379     ; 20.830     ;
; 7.604 ; TG68:m68k|TG68_fast:TG68_fast_inst|opcode[14]        ; dataController_top:dc0|videoShifter:vs|shiftRegister[13] ; dataController_top:dc0|clkPhase[1] ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 30.769       ; -2.388     ; 20.815     ;
; 7.615 ; TG68:m68k|TG68_fast:TG68_fast_inst|opcode[13]        ; dataController_top:dc0|videoShifter:vs|shiftRegister[11] ; dataController_top:dc0|clkPhase[1] ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 30.769       ; -2.389     ; 20.803     ;
; 7.627 ; TG68:m68k|TG68_fast:TG68_fast_inst|opcode[4]         ; dataController_top:dc0|videoShifter:vs|shiftRegister[9]  ; dataController_top:dc0|clkPhase[1] ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 30.769       ; -2.379     ; 20.801     ;
; 7.635 ; TG68:m68k|TG68_fast:TG68_fast_inst|opcode[10]        ; dataController_top:dc0|videoShifter:vs|shiftRegister[12] ; dataController_top:dc0|clkPhase[1] ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 30.769       ; -2.379     ; 20.793     ;
; 7.636 ; TG68:m68k|TG68_fast:TG68_fast_inst|opcode[14]        ; dataController_top:dc0|videoShifter:vs|shiftRegister[14] ; dataController_top:dc0|clkPhase[1] ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 30.769       ; -2.388     ; 20.783     ;
; 7.649 ; TG68:m68k|TG68_fast:TG68_fast_inst|opcode[8]         ; dataController_top:dc0|videoShifter:vs|shiftRegister[10] ; dataController_top:dc0|clkPhase[1] ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 30.769       ; -2.379     ; 20.779     ;
; 7.653 ; TG68:m68k|TG68_fast:TG68_fast_inst|opcode[9]         ; dataController_top:dc0|videoShifter:vs|shiftRegister[10] ; dataController_top:dc0|clkPhase[1] ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 30.769       ; -2.379     ; 20.775     ;
; 7.678 ; TG68:m68k|TG68_fast:TG68_fast_inst|Flags[1]          ; dataController_top:dc0|videoShifter:vs|shiftRegister[12] ; dataController_top:dc0|clkPhase[1] ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 30.769       ; -2.395     ; 20.734     ;
; 7.681 ; TG68:m68k|TG68_fast:TG68_fast_inst|opcode[6]         ; dataController_top:dc0|videoShifter:vs|shiftRegister[10] ; dataController_top:dc0|clkPhase[1] ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 30.769       ; -2.379     ; 20.747     ;
; 7.710 ; TG68:m68k|TG68_fast:TG68_fast_inst|opcode[4]         ; dataController_top:dc0|videoShifter:vs|shiftRegister[10] ; dataController_top:dc0|clkPhase[1] ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 30.769       ; -2.379     ; 20.718     ;
; 7.732 ; TG68:m68k|TG68_fast:TG68_fast_inst|opcode[1]         ; dataController_top:dc0|videoShifter:vs|shiftRegister[9]  ; dataController_top:dc0|clkPhase[1] ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 30.769       ; -2.379     ; 20.696     ;
; 7.772 ; TG68:m68k|TG68_fast:TG68_fast_inst|opcode[12]        ; dataController_top:dc0|videoShifter:vs|shiftRegister[9]  ; dataController_top:dc0|clkPhase[1] ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 30.769       ; -2.389     ; 20.646     ;
; 7.797 ; TG68:m68k|TG68_fast:TG68_fast_inst|opcode[5]         ; dataController_top:dc0|videoShifter:vs|shiftRegister[4]  ; dataController_top:dc0|clkPhase[1] ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 30.769       ; -2.388     ; 20.622     ;
; 7.811 ; TG68:m68k|TG68_fast:TG68_fast_inst|opcode[3]         ; dataController_top:dc0|videoShifter:vs|shiftRegister[4]  ; dataController_top:dc0|clkPhase[1] ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 30.769       ; -2.388     ; 20.608     ;
; 7.813 ; TG68:m68k|TG68_fast:TG68_fast_inst|opcode[14]        ; dataController_top:dc0|videoShifter:vs|shiftRegister[9]  ; dataController_top:dc0|clkPhase[1] ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 30.769       ; -2.389     ; 20.605     ;
; 7.813 ; TG68:m68k|TG68_fast:TG68_fast_inst|opcode[7]         ; dataController_top:dc0|videoShifter:vs|shiftRegister[4]  ; dataController_top:dc0|clkPhase[1] ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 30.769       ; -2.388     ; 20.606     ;
; 7.815 ; TG68:m68k|TG68_fast:TG68_fast_inst|opcode[1]         ; dataController_top:dc0|videoShifter:vs|shiftRegister[10] ; dataController_top:dc0|clkPhase[1] ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 30.769       ; -2.379     ; 20.613     ;
; 7.832 ; TG68:m68k|TG68_fast:TG68_fast_inst|opcode[5]         ; dataController_top:dc0|videoShifter:vs|shiftRegister[3]  ; dataController_top:dc0|clkPhase[1] ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 30.769       ; -2.378     ; 20.597     ;
; 7.842 ; TG68:m68k|TG68_fast:TG68_fast_inst|opcode[2]         ; dataController_top:dc0|videoShifter:vs|shiftRegister[4]  ; dataController_top:dc0|clkPhase[1] ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 30.769       ; -2.402     ; 20.563     ;
; 7.846 ; TG68:m68k|TG68_fast:TG68_fast_inst|opcode[3]         ; dataController_top:dc0|videoShifter:vs|shiftRegister[3]  ; dataController_top:dc0|clkPhase[1] ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 30.769       ; -2.378     ; 20.583     ;
; 7.848 ; TG68:m68k|TG68_fast:TG68_fast_inst|opcode[7]         ; dataController_top:dc0|videoShifter:vs|shiftRegister[3]  ; dataController_top:dc0|clkPhase[1] ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 30.769       ; -2.378     ; 20.581     ;
; 7.855 ; TG68:m68k|TG68_fast:TG68_fast_inst|opcode[15]        ; dataController_top:dc0|videoShifter:vs|shiftRegister[12] ; dataController_top:dc0|clkPhase[1] ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 30.769       ; -2.389     ; 20.563     ;
; 7.855 ; TG68:m68k|TG68_fast:TG68_fast_inst|opcode[12]        ; dataController_top:dc0|videoShifter:vs|shiftRegister[10] ; dataController_top:dc0|clkPhase[1] ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 30.769       ; -2.389     ; 20.563     ;
; 7.869 ; TG68:m68k|TG68_fast:TG68_fast_inst|opcode[0]         ; dataController_top:dc0|videoShifter:vs|shiftRegister[13] ; dataController_top:dc0|clkPhase[1] ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 30.769       ; -2.393     ; 20.545     ;
; 7.877 ; TG68:m68k|TG68_fast:TG68_fast_inst|opcode[2]         ; dataController_top:dc0|videoShifter:vs|shiftRegister[3]  ; dataController_top:dc0|clkPhase[1] ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 30.769       ; -2.392     ; 20.538     ;
; 7.882 ; TG68:m68k|TG68_fast:TG68_fast_inst|SVmode            ; dataController_top:dc0|videoShifter:vs|shiftRegister[11] ; dataController_top:dc0|clkPhase[1] ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 30.769       ; -2.379     ; 20.546     ;
; 7.892 ; TG68:m68k|TG68_fast:TG68_fast_inst|micro_state.trap2 ; dataController_top:dc0|videoShifter:vs|shiftRegister[11] ; dataController_top:dc0|clkPhase[1] ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 30.769       ; -2.389     ; 20.526     ;
; 7.896 ; TG68:m68k|TG68_fast:TG68_fast_inst|opcode[14]        ; dataController_top:dc0|videoShifter:vs|shiftRegister[10] ; dataController_top:dc0|clkPhase[1] ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 30.769       ; -2.389     ; 20.522     ;
; 7.901 ; TG68:m68k|TG68_fast:TG68_fast_inst|opcode[0]         ; dataController_top:dc0|videoShifter:vs|shiftRegister[14] ; dataController_top:dc0|clkPhase[1] ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 30.769       ; -2.393     ; 20.513     ;
; 7.906 ; TG68:m68k|TG68_fast:TG68_fast_inst|opcode[10]        ; dataController_top:dc0|videoShifter:vs|shiftRegister[13] ; dataController_top:dc0|clkPhase[1] ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 30.769       ; -2.378     ; 20.523     ;
; 7.909 ; TG68:m68k|TG68_fast:TG68_fast_inst|opcode[11]        ; dataController_top:dc0|videoShifter:vs|shiftRegister[12] ; dataController_top:dc0|clkPhase[1] ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 30.769       ; -2.379     ; 20.519     ;
; 7.938 ; TG68:m68k|TG68_fast:TG68_fast_inst|opcode[10]        ; dataController_top:dc0|videoShifter:vs|shiftRegister[14] ; dataController_top:dc0|clkPhase[1] ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 30.769       ; -2.378     ; 20.491     ;
; 7.949 ; TG68:m68k|TG68_fast:TG68_fast_inst|Flags[1]          ; dataController_top:dc0|videoShifter:vs|shiftRegister[13] ; dataController_top:dc0|clkPhase[1] ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 30.769       ; -2.394     ; 20.464     ;
; 7.952 ; TG68:m68k|TG68_fast:TG68_fast_inst|opcode[8]         ; dataController_top:dc0|videoShifter:vs|shiftRegister[4]  ; dataController_top:dc0|clkPhase[1] ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 30.769       ; -2.388     ; 20.467     ;
; 7.956 ; TG68:m68k|TG68_fast:TG68_fast_inst|opcode[9]         ; dataController_top:dc0|videoShifter:vs|shiftRegister[4]  ; dataController_top:dc0|clkPhase[1] ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 30.769       ; -2.388     ; 20.463     ;
; 7.981 ; TG68:m68k|TG68_fast:TG68_fast_inst|Flags[1]          ; dataController_top:dc0|videoShifter:vs|shiftRegister[14] ; dataController_top:dc0|clkPhase[1] ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 30.769       ; -2.394     ; 20.432     ;
; 7.984 ; TG68:m68k|TG68_fast:TG68_fast_inst|opcode[6]         ; dataController_top:dc0|videoShifter:vs|shiftRegister[4]  ; dataController_top:dc0|clkPhase[1] ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 30.769       ; -2.388     ; 20.435     ;
; 7.987 ; TG68:m68k|TG68_fast:TG68_fast_inst|opcode[8]         ; dataController_top:dc0|videoShifter:vs|shiftRegister[3]  ; dataController_top:dc0|clkPhase[1] ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 30.769       ; -2.378     ; 20.442     ;
; 7.991 ; TG68:m68k|TG68_fast:TG68_fast_inst|opcode[9]         ; dataController_top:dc0|videoShifter:vs|shiftRegister[3]  ; dataController_top:dc0|clkPhase[1] ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 30.769       ; -2.378     ; 20.438     ;
; 8.009 ; TG68:m68k|TG68_fast:TG68_fast_inst|opcode[13]        ; dataController_top:dc0|videoShifter:vs|shiftRegister[12] ; dataController_top:dc0|clkPhase[1] ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 30.769       ; -2.389     ; 20.409     ;
; 8.013 ; TG68:m68k|TG68_fast:TG68_fast_inst|opcode[4]         ; dataController_top:dc0|videoShifter:vs|shiftRegister[4]  ; dataController_top:dc0|clkPhase[1] ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 30.769       ; -2.388     ; 20.406     ;
+-------+------------------------------------------------------+----------------------------------------------------------+------------------------------------+-----------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'dataController_top:dc0|clkPhase[1]'                                                                                                                                                                                                                                                                                                                                      ;
+--------+--------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                      ; To Node                                                                                                                        ; Launch Clock                       ; Latch Clock                        ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; 24.374 ; addrController_top:ac0|busCycle[1]                                                                                             ; TG68:m68k|TG68_fast:TG68_fast_inst|data_write_tmp[11]                                                                          ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; -0.001     ; 37.201     ;
; 24.419 ; addrController_top:ac0|busCycle[0]                                                                                             ; TG68:m68k|TG68_fast:TG68_fast_inst|data_write_tmp[11]                                                                          ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; -0.001     ; 37.156     ;
; 24.528 ; addrController_top:ac0|videoTimer:vt|xpos[7]                                                                                   ; TG68:m68k|TG68_fast:TG68_fast_inst|data_write_tmp[11]                                                                          ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; -0.001     ; 37.047     ;
; 25.145 ; addrController_top:ac0|videoTimer:vt|xpos[2]                                                                                   ; TG68:m68k|TG68_fast:TG68_fast_inst|data_write_tmp[11]                                                                          ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; -0.001     ; 36.430     ;
; 25.350 ; dataController_top:dc0|iwm:i|floppy:floppyInt|driveTrack[5]                                                                    ; TG68:m68k|TG68_fast:TG68_fast_inst|Flags[2]                                                                                    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; 0.003      ; 36.229     ;
; 25.511 ; dataController_top:dc0|iwm:i|floppy:floppyInt|driveTrack[4]                                                                    ; TG68:m68k|TG68_fast:TG68_fast_inst|Flags[2]                                                                                    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; 0.003      ; 36.068     ;
; 25.708 ; dataController_top:dc0|iwm:i|floppy:floppyInt|driveTrack[6]                                                                    ; TG68:m68k|TG68_fast:TG68_fast_inst|Flags[2]                                                                                    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; 0.003      ; 35.871     ;
; 25.775 ; dataController_top:dc0|iwm:i|floppy:floppyInt|diskImageHeadOffset[5]                                                           ; TG68:m68k|TG68_fast:TG68_fast_inst|data_write_tmp[11]                                                                          ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; -0.012     ; 35.789     ;
; 25.907 ; dataController_top:dc0|iwm:i|floppy:floppyInt|diskImageHeadOffset[1]                                                           ; TG68:m68k|TG68_fast:TG68_fast_inst|data_write_tmp[11]                                                                          ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; -0.012     ; 35.657     ;
; 26.202 ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_low_rtl_1|altsyncram_skd1:auto_generated|ram_block1a0~portb_address_reg0 ; TG68:m68k|TG68_fast:TG68_fast_inst|Flags[1]                                                                                    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; -0.118     ; 35.256     ;
; 26.202 ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_low_rtl_1|altsyncram_skd1:auto_generated|ram_block1a0~portb_address_reg1 ; TG68:m68k|TG68_fast:TG68_fast_inst|Flags[1]                                                                                    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; -0.118     ; 35.256     ;
; 26.202 ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_low_rtl_1|altsyncram_skd1:auto_generated|ram_block1a0~portb_address_reg2 ; TG68:m68k|TG68_fast:TG68_fast_inst|Flags[1]                                                                                    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; -0.118     ; 35.256     ;
; 26.202 ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_low_rtl_1|altsyncram_skd1:auto_generated|ram_block1a0~portb_address_reg3 ; TG68:m68k|TG68_fast:TG68_fast_inst|Flags[1]                                                                                    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; -0.118     ; 35.256     ;
; 26.202 ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_low_rtl_1|altsyncram_skd1:auto_generated|ram_block1a0~portb_address_reg4 ; TG68:m68k|TG68_fast:TG68_fast_inst|Flags[1]                                                                                    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; -0.118     ; 35.256     ;
; 26.330 ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_low_rtl_1|altsyncram_skd1:auto_generated|ram_block1a0~portb_address_reg0 ; TG68:m68k|TG68_fast:TG68_fast_inst|Flags[2]                                                                                    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; -0.115     ; 35.131     ;
; 26.330 ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_low_rtl_1|altsyncram_skd1:auto_generated|ram_block1a0~portb_address_reg1 ; TG68:m68k|TG68_fast:TG68_fast_inst|Flags[2]                                                                                    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; -0.115     ; 35.131     ;
; 26.330 ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_low_rtl_1|altsyncram_skd1:auto_generated|ram_block1a0~portb_address_reg2 ; TG68:m68k|TG68_fast:TG68_fast_inst|Flags[2]                                                                                    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; -0.115     ; 35.131     ;
; 26.330 ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_low_rtl_1|altsyncram_skd1:auto_generated|ram_block1a0~portb_address_reg3 ; TG68:m68k|TG68_fast:TG68_fast_inst|Flags[2]                                                                                    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; -0.115     ; 35.131     ;
; 26.330 ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_low_rtl_1|altsyncram_skd1:auto_generated|ram_block1a0~portb_address_reg4 ; TG68:m68k|TG68_fast:TG68_fast_inst|Flags[2]                                                                                    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; -0.115     ; 35.131     ;
; 26.389 ; addrController_top:ac0|videoTimer:vt|xpos[6]                                                                                   ; TG68:m68k|TG68_fast:TG68_fast_inst|data_write_tmp[11]                                                                          ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; -0.001     ; 35.186     ;
; 26.474 ; dataController_top:dc0|iwm:i|floppy:floppyInt|diskImageTrackBase[11]                                                           ; TG68:m68k|TG68_fast:TG68_fast_inst|Flags[2]                                                                                    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; 0.000      ; 35.102     ;
; 26.513 ; dataController_top:dc0|iwm:i|floppy:floppyInt|driveSide                                                                        ; TG68:m68k|TG68_fast:TG68_fast_inst|Flags[2]                                                                                    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; -0.001     ; 35.062     ;
; 26.592 ; dataController_top:dc0|iwm:i|floppy:floppyInt|diskImageTrackBase[12]                                                           ; TG68:m68k|TG68_fast:TG68_fast_inst|Flags[2]                                                                                    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; 0.000      ; 34.984     ;
; 26.615 ; dataController_top:dc0|iwm:i|floppy:floppyInt|diskImageTrackBase[13]                                                           ; TG68:m68k|TG68_fast:TG68_fast_inst|Flags[2]                                                                                    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; 0.000      ; 34.961     ;
; 26.708 ; dataController_top:dc0|iwm:i|floppy:floppyInt|diskImageHeadOffset[3]                                                           ; TG68:m68k|TG68_fast:TG68_fast_inst|data_write_tmp[11]                                                                          ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; -0.012     ; 34.856     ;
; 26.742 ; addrController_top:ac0|videoTimer:vt|xpos[4]                                                                                   ; TG68:m68k|TG68_fast:TG68_fast_inst|data_write_tmp[11]                                                                          ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; -0.001     ; 34.833     ;
; 26.742 ; addrController_top:ac0|videoTimer:vt|ypos[1]                                                                                   ; TG68:m68k|TG68_fast:TG68_fast_inst|Flags[2]                                                                                    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; 0.012      ; 34.846     ;
; 26.796 ; dataController_top:dc0|iwm:i|floppy:floppyInt|diskImageTrackBase[14]                                                           ; TG68:m68k|TG68_fast:TG68_fast_inst|Flags[2]                                                                                    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; 0.000      ; 34.780     ;
; 26.797 ; addrController_top:ac0|videoTimer:vt|ypos[2]                                                                                   ; TG68:m68k|TG68_fast:TG68_fast_inst|Flags[2]                                                                                    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; 0.012      ; 34.791     ;
; 26.983 ; addrController_top:ac0|videoTimer:vt|ypos[5]                                                                                   ; TG68:m68k|TG68_fast:TG68_fast_inst|Flags[2]                                                                                    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; 0.012      ; 34.605     ;
; 27.019 ; addrController_top:ac0|busCycle[1]                                                                                             ; TG68:m68k|TG68_fast:TG68_fast_inst|data_write_tmp[12]                                                                          ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; 0.006      ; 34.563     ;
; 27.064 ; addrController_top:ac0|busCycle[0]                                                                                             ; TG68:m68k|TG68_fast:TG68_fast_inst|data_write_tmp[12]                                                                          ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; 0.006      ; 34.518     ;
; 27.076 ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_low_rtl_1|altsyncram_skd1:auto_generated|ram_block1a0~portb_address_reg0 ; TG68:m68k|TG68_fast:TG68_fast_inst|Flags[3]                                                                                    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; -0.115     ; 34.385     ;
; 27.076 ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_low_rtl_1|altsyncram_skd1:auto_generated|ram_block1a0~portb_address_reg1 ; TG68:m68k|TG68_fast:TG68_fast_inst|Flags[3]                                                                                    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; -0.115     ; 34.385     ;
; 27.076 ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_low_rtl_1|altsyncram_skd1:auto_generated|ram_block1a0~portb_address_reg2 ; TG68:m68k|TG68_fast:TG68_fast_inst|Flags[3]                                                                                    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; -0.115     ; 34.385     ;
; 27.076 ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_low_rtl_1|altsyncram_skd1:auto_generated|ram_block1a0~portb_address_reg3 ; TG68:m68k|TG68_fast:TG68_fast_inst|Flags[3]                                                                                    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; -0.115     ; 34.385     ;
; 27.076 ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_low_rtl_1|altsyncram_skd1:auto_generated|ram_block1a0~portb_address_reg4 ; TG68:m68k|TG68_fast:TG68_fast_inst|Flags[3]                                                                                    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; -0.115     ; 34.385     ;
; 27.173 ; addrController_top:ac0|videoTimer:vt|xpos[7]                                                                                   ; TG68:m68k|TG68_fast:TG68_fast_inst|data_write_tmp[12]                                                                          ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; 0.006      ; 34.409     ;
; 27.186 ; addrController_top:ac0|videoTimer:vt|ypos[3]                                                                                   ; TG68:m68k|TG68_fast:TG68_fast_inst|Flags[2]                                                                                    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; 0.012      ; 34.402     ;
; 27.199 ; addrController_top:ac0|busCycle[1]                                                                                             ; TG68:m68k|TG68_fast:TG68_fast_inst|Flags[2]                                                                                    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; 0.012      ; 34.389     ;
; 27.200 ; addrController_top:ac0|videoTimer:vt|ypos[4]                                                                                   ; TG68:m68k|TG68_fast:TG68_fast_inst|Flags[2]                                                                                    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; 0.012      ; 34.388     ;
; 27.244 ; addrController_top:ac0|busCycle[0]                                                                                             ; TG68:m68k|TG68_fast:TG68_fast_inst|Flags[2]                                                                                    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; 0.012      ; 34.344     ;
; 27.270 ; dataController_top:dc0|iwm:i|floppy:floppyInt|diskImageTrackBase[15]                                                           ; TG68:m68k|TG68_fast:TG68_fast_inst|Flags[2]                                                                                    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; 0.000      ; 34.306     ;
; 27.298 ; addrController_top:ac0|videoTimer:vt|xpos[3]                                                                                   ; TG68:m68k|TG68_fast:TG68_fast_inst|data_write_tmp[11]                                                                          ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; -0.001     ; 34.277     ;
; 27.343 ; addrController_top:ac0|busCycle[1]                                                                                             ; TG68:m68k|TG68_fast:TG68_fast_inst|data_write_tmp[9]                                                                           ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; 0.011      ; 34.244     ;
; 27.353 ; addrController_top:ac0|videoTimer:vt|xpos[7]                                                                                   ; TG68:m68k|TG68_fast:TG68_fast_inst|Flags[2]                                                                                    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; 0.012      ; 34.235     ;
; 27.378 ; addrController_top:ac0|videoTimer:vt|ypos[8]                                                                                   ; TG68:m68k|TG68_fast:TG68_fast_inst|Flags[2]                                                                                    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; 0.012      ; 34.210     ;
; 27.388 ; addrController_top:ac0|busCycle[0]                                                                                             ; TG68:m68k|TG68_fast:TG68_fast_inst|data_write_tmp[9]                                                                           ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; 0.011      ; 34.199     ;
; 27.451 ; addrController_top:ac0|videoTimer:vt|ypos[6]                                                                                   ; TG68:m68k|TG68_fast:TG68_fast_inst|Flags[2]                                                                                    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; 0.012      ; 34.137     ;
; 27.494 ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_low_rtl_1|altsyncram_skd1:auto_generated|ram_block1a0~portb_address_reg0 ; TG68:m68k|TG68_fast:TG68_fast_inst|data_write_tmp[15]                                                                          ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; -0.116     ; 33.966     ;
; 27.494 ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_low_rtl_1|altsyncram_skd1:auto_generated|ram_block1a0~portb_address_reg1 ; TG68:m68k|TG68_fast:TG68_fast_inst|data_write_tmp[15]                                                                          ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; -0.116     ; 33.966     ;
; 27.494 ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_low_rtl_1|altsyncram_skd1:auto_generated|ram_block1a0~portb_address_reg2 ; TG68:m68k|TG68_fast:TG68_fast_inst|data_write_tmp[15]                                                                          ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; -0.116     ; 33.966     ;
; 27.494 ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_low_rtl_1|altsyncram_skd1:auto_generated|ram_block1a0~portb_address_reg3 ; TG68:m68k|TG68_fast:TG68_fast_inst|data_write_tmp[15]                                                                          ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; -0.116     ; 33.966     ;
; 27.494 ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_low_rtl_1|altsyncram_skd1:auto_generated|ram_block1a0~portb_address_reg4 ; TG68:m68k|TG68_fast:TG68_fast_inst|data_write_tmp[15]                                                                          ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; -0.116     ; 33.966     ;
; 27.497 ; addrController_top:ac0|videoTimer:vt|xpos[7]                                                                                   ; TG68:m68k|TG68_fast:TG68_fast_inst|data_write_tmp[9]                                                                           ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; 0.011      ; 34.090     ;
; 27.573 ; addrController_top:ac0|videoTimer:vt|ypos[7]                                                                                   ; TG68:m68k|TG68_fast:TG68_fast_inst|Flags[2]                                                                                    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; 0.012      ; 34.015     ;
; 27.701 ; dataController_top:dc0|iwm:i|floppy:floppyInt|diskImageHeadOffset[2]                                                           ; TG68:m68k|TG68_fast:TG68_fast_inst|data_write_tmp[11]                                                                          ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; -0.012     ; 33.863     ;
; 27.730 ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_low_rtl_1|altsyncram_skd1:auto_generated|ram_block1a0~portb_address_reg0 ; TG68:m68k|TG68_fast:TG68_fast_inst|data_write_tmp[11]                                                                          ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; -0.128     ; 33.718     ;
; 27.730 ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_low_rtl_1|altsyncram_skd1:auto_generated|ram_block1a0~portb_address_reg1 ; TG68:m68k|TG68_fast:TG68_fast_inst|data_write_tmp[11]                                                                          ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; -0.128     ; 33.718     ;
; 27.730 ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_low_rtl_1|altsyncram_skd1:auto_generated|ram_block1a0~portb_address_reg2 ; TG68:m68k|TG68_fast:TG68_fast_inst|data_write_tmp[11]                                                                          ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; -0.128     ; 33.718     ;
; 27.730 ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_low_rtl_1|altsyncram_skd1:auto_generated|ram_block1a0~portb_address_reg3 ; TG68:m68k|TG68_fast:TG68_fast_inst|data_write_tmp[11]                                                                          ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; -0.128     ; 33.718     ;
; 27.730 ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_low_rtl_1|altsyncram_skd1:auto_generated|ram_block1a0~portb_address_reg4 ; TG68:m68k|TG68_fast:TG68_fast_inst|data_write_tmp[11]                                                                          ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; -0.128     ; 33.718     ;
; 27.755 ; addrController_top:ac0|videoTimer:vt|ypos[9]                                                                                   ; TG68:m68k|TG68_fast:TG68_fast_inst|Flags[2]                                                                                    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; 0.012      ; 33.833     ;
; 27.790 ; addrController_top:ac0|videoTimer:vt|xpos[2]                                                                                   ; TG68:m68k|TG68_fast:TG68_fast_inst|data_write_tmp[12]                                                                          ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; 0.006      ; 33.792     ;
; 27.925 ; dataController_top:dc0|iwm:i|floppy:floppyInt|diskImageHeadOffset[4]                                                           ; TG68:m68k|TG68_fast:TG68_fast_inst|data_write_tmp[11]                                                                          ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; -0.012     ; 33.639     ;
; 27.970 ; addrController_top:ac0|videoTimer:vt|xpos[2]                                                                                   ; TG68:m68k|TG68_fast:TG68_fast_inst|Flags[2]                                                                                    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; 0.012      ; 33.618     ;
; 27.996 ; dataController_top:dc0|iwm:i|floppy:floppyInt|diskImageTrackBase[16]                                                           ; TG68:m68k|TG68_fast:TG68_fast_inst|Flags[2]                                                                                    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; 0.000      ; 33.580     ;
; 28.114 ; addrController_top:ac0|videoTimer:vt|xpos[2]                                                                                   ; TG68:m68k|TG68_fast:TG68_fast_inst|data_write_tmp[9]                                                                           ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; 0.011      ; 33.473     ;
; 28.164 ; addrController_top:ac0|busCycle[1]                                                                                             ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_low_rtl_1|altsyncram_skd1:auto_generated|ram_block1a0~porta_datain_reg12 ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; 0.090      ; 33.424     ;
; 28.172 ; dataController_top:dc0|iwm:i|floppy:floppyInt|driveTrack[5]                                                                    ; TG68:m68k|TG68_fast:TG68_fast_inst|Flags[1]                                                                                    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; 0.000      ; 33.404     ;
; 28.209 ; dataController_top:dc0|iwm:i|floppy:floppyInt|diskImageHeadOffset[5]                                                           ; TG68:m68k|TG68_fast:TG68_fast_inst|data_write_tmp[9]                                                                           ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; 0.000      ; 33.367     ;
; 28.209 ; addrController_top:ac0|busCycle[0]                                                                                             ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_low_rtl_1|altsyncram_skd1:auto_generated|ram_block1a0~porta_datain_reg12 ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; 0.090      ; 33.379     ;
; 28.227 ; addrController_top:ac0|videoTimer:vt|xpos[5]                                                                                   ; TG68:m68k|TG68_fast:TG68_fast_inst|data_write_tmp[11]                                                                          ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; -0.001     ; 33.348     ;
; 28.309 ; addrController_top:ac0|busCycle[1]                                                                                             ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_low_rtl_0|altsyncram_skd1:auto_generated|ram_block1a0~porta_datain_reg11 ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; 0.086      ; 33.275     ;
; 28.318 ; dataController_top:dc0|iwm:i|floppy:floppyInt|diskImageHeadOffset[12]                                                          ; TG68:m68k|TG68_fast:TG68_fast_inst|Flags[2]                                                                                    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; 0.001      ; 33.259     ;
; 28.318 ; addrController_top:ac0|videoTimer:vt|xpos[7]                                                                                   ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_low_rtl_1|altsyncram_skd1:auto_generated|ram_block1a0~porta_datain_reg12 ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; 0.090      ; 33.270     ;
; 28.333 ; dataController_top:dc0|iwm:i|floppy:floppyInt|driveTrack[4]                                                                    ; TG68:m68k|TG68_fast:TG68_fast_inst|Flags[1]                                                                                    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; 0.000      ; 33.243     ;
; 28.354 ; addrController_top:ac0|busCycle[0]                                                                                             ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_low_rtl_0|altsyncram_skd1:auto_generated|ram_block1a0~porta_datain_reg11 ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; 0.086      ; 33.230     ;
; 28.420 ; dataController_top:dc0|iwm:i|floppy:floppyInt|diskImageHeadOffset[5]                                                           ; TG68:m68k|TG68_fast:TG68_fast_inst|data_write_tmp[12]                                                                          ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; -0.005     ; 33.151     ;
; 28.463 ; addrController_top:ac0|videoTimer:vt|xpos[7]                                                                                   ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_low_rtl_0|altsyncram_skd1:auto_generated|ram_block1a0~porta_datain_reg11 ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; 0.086      ; 33.121     ;
; 28.530 ; dataController_top:dc0|iwm:i|floppy:floppyInt|driveTrack[6]                                                                    ; TG68:m68k|TG68_fast:TG68_fast_inst|Flags[1]                                                                                    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; 0.000      ; 33.046     ;
; 28.552 ; dataController_top:dc0|iwm:i|floppy:floppyInt|diskImageHeadOffset[1]                                                           ; TG68:m68k|TG68_fast:TG68_fast_inst|data_write_tmp[12]                                                                          ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; -0.005     ; 33.019     ;
; 28.576 ; dataController_top:dc0|iwm:i|floppy:floppyInt|driveTrack[5]                                                                    ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_low_rtl_1|altsyncram_skd1:auto_generated|ram_block1a0~porta_datain_reg0  ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; 0.081      ; 33.003     ;
; 28.589 ; dataController_top:dc0|iwm:i|floppy:floppyInt|driveTrack[5]                                                                    ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_low_rtl_0|altsyncram_skd1:auto_generated|ram_block1a0~porta_datain_reg0  ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; 0.077      ; 32.986     ;
; 28.600 ; dataController_top:dc0|iwm:i|floppy:floppyInt|diskImageHeadOffset[5]                                                           ; TG68:m68k|TG68_fast:TG68_fast_inst|Flags[2]                                                                                    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; 0.001      ; 32.977     ;
; 28.605 ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_low_rtl_1|altsyncram_skd1:auto_generated|ram_block1a0~portb_address_reg0 ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_low_rtl_1|altsyncram_skd1:auto_generated|ram_block1a0~porta_datain_reg15 ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; -0.037     ; 32.856     ;
; 28.605 ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_low_rtl_1|altsyncram_skd1:auto_generated|ram_block1a0~portb_address_reg1 ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_low_rtl_1|altsyncram_skd1:auto_generated|ram_block1a0~porta_datain_reg15 ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; -0.037     ; 32.856     ;
; 28.605 ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_low_rtl_1|altsyncram_skd1:auto_generated|ram_block1a0~portb_address_reg2 ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_low_rtl_1|altsyncram_skd1:auto_generated|ram_block1a0~porta_datain_reg15 ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; -0.037     ; 32.856     ;
; 28.605 ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_low_rtl_1|altsyncram_skd1:auto_generated|ram_block1a0~portb_address_reg3 ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_low_rtl_1|altsyncram_skd1:auto_generated|ram_block1a0~porta_datain_reg15 ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; -0.037     ; 32.856     ;
; 28.605 ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_low_rtl_1|altsyncram_skd1:auto_generated|ram_block1a0~portb_address_reg4 ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_low_rtl_1|altsyncram_skd1:auto_generated|ram_block1a0~porta_datain_reg15 ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; -0.037     ; 32.856     ;
; 28.635 ; addrController_top:ac0|busCycle[1]                                                                                             ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_low_rtl_1|altsyncram_skd1:auto_generated|ram_block1a0~porta_datain_reg11 ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; 0.090      ; 32.953     ;
; 28.654 ; addrController_top:ac0|busCycle[1]                                                                                             ; TG68:m68k|TG68_fast:TG68_fast_inst|data_write_tmp[14]                                                                          ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; 0.008      ; 32.930     ;
; 28.680 ; addrController_top:ac0|busCycle[0]                                                                                             ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_low_rtl_1|altsyncram_skd1:auto_generated|ram_block1a0~porta_datain_reg11 ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; 0.090      ; 32.908     ;
; 28.699 ; addrController_top:ac0|busCycle[0]                                                                                             ; TG68:m68k|TG68_fast:TG68_fast_inst|data_write_tmp[14]                                                                          ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; 0.008      ; 32.885     ;
; 28.702 ; dataController_top:dc0|iwm:i|floppy:floppyInt|driveTrack[5]                                                                    ; TG68:m68k|TG68_fast:TG68_fast_inst|data_write_tmp[0]                                                                           ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; 0.000      ; 32.874     ;
; 28.718 ; addrController_top:ac0|busCycle[1]                                                                                             ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_low_rtl_0|altsyncram_skd1:auto_generated|ram_block1a0~porta_datain_reg14 ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; 0.086      ; 32.866     ;
; 28.722 ; addrController_top:ac0|busCycle[1]                                                                                             ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_low_rtl_1|altsyncram_skd1:auto_generated|ram_block1a0~porta_datain_reg14 ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; 0.090      ; 32.866     ;
; 28.731 ; dataController_top:dc0|iwm:i|floppy:floppyInt|diskImageHeadOffset[10]                                                          ; TG68:m68k|TG68_fast:TG68_fast_inst|Flags[2]                                                                                    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; -0.001     ; 32.844     ;
; 28.732 ; dataController_top:dc0|iwm:i|floppy:floppyInt|diskImageHeadOffset[1]                                                           ; TG68:m68k|TG68_fast:TG68_fast_inst|Flags[2]                                                                                    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; 0.001      ; 32.845     ;
; 28.737 ; dataController_top:dc0|iwm:i|floppy:floppyInt|driveTrack[4]                                                                    ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_low_rtl_1|altsyncram_skd1:auto_generated|ram_block1a0~porta_datain_reg0  ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; 0.081      ; 32.842     ;
+--------+--------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clock325MHz:cs0|altpll:altpll_component|_clk0'                                                                                                                                                                                                     ;
+-------+----------------------------------------------------------+----------------------------------------------------------+-----------------------------------------------+-----------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                ; To Node                                                  ; Launch Clock                                  ; Latch Clock                                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------+----------------------------------------------------------+-----------------------------------------------+-----------------------------------------------+--------------+------------+------------+
; 0.065 ; dataController_top:dc0|clkPhase[1]                       ; dataController_top:dc0|clkPhase[1]                       ; dataController_top:dc0|clkPhase[1]            ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 0.000        ; 0.103      ; 0.731      ;
; 0.065 ; dataController_top:dc0|clkPhase[1]                       ; dataController_top:dc0|clkPhase[1]                       ; dataController_top:dc0|clkPhase[1]            ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 0.000        ; 0.103      ; 0.731      ;
; 0.445 ; dataController_top:dc0|clkPhase[0]                       ; dataController_top:dc0|clkPhase[0]                       ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.731      ;
; 0.620 ; dataController_top:dc0|clkPhase[0]                       ; dataController_top:dc0|clkPhase[1]                       ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.906      ;
; 0.965 ; dataController_top:dc0|videoShifter:vs|shiftRegister[7]  ; dataController_top:dc0|videoShifter:vs|shiftRegister[8]  ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.251      ;
; 0.975 ; dataController_top:dc0|videoShifter:vs|shiftRegister[5]  ; dataController_top:dc0|videoShifter:vs|shiftRegister[6]  ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.261      ;
; 1.011 ; dataController_top:dc0|videoShifter:vs|shiftRegister[2]  ; dataController_top:dc0|videoShifter:vs|shiftRegister[3]  ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.297      ;
; 1.262 ; dataController_top:dc0|videoShifter:vs|shiftRegister[14] ; dataController_top:dc0|videoShifter:vs|shiftRegister[15] ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 0.000        ; -0.018     ; 1.530      ;
; 1.265 ; dataController_top:dc0|videoShifter:vs|shiftRegister[12] ; dataController_top:dc0|videoShifter:vs|shiftRegister[13] ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 0.000        ; 0.001      ; 1.552      ;
; 1.268 ; dataController_top:dc0|videoShifter:vs|shiftRegister[11] ; dataController_top:dc0|videoShifter:vs|shiftRegister[12] ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.554      ;
; 1.291 ; dataController_top:dc0|videoShifter:vs|shiftRegister[13] ; dataController_top:dc0|videoShifter:vs|shiftRegister[14] ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.577      ;
; 1.293 ; dataController_top:dc0|videoShifter:vs|shiftRegister[10] ; dataController_top:dc0|videoShifter:vs|shiftRegister[11] ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.579      ;
; 1.344 ; dataController_top:dc0|videoShifter:vs|shiftRegister[1]  ; dataController_top:dc0|videoShifter:vs|shiftRegister[2]  ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 0.000        ; 0.009      ; 1.639      ;
; 1.452 ; dataController_top:dc0|videoShifter:vs|shiftRegister[6]  ; dataController_top:dc0|videoShifter:vs|shiftRegister[7]  ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 0.000        ; -0.008     ; 1.730      ;
; 1.735 ; dataController_top:dc0|videoShifter:vs|shiftRegister[8]  ; dataController_top:dc0|videoShifter:vs|shiftRegister[9]  ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 0.000        ; 0.006      ; 2.027      ;
; 1.834 ; dataController_top:dc0|videoShifter:vs|shiftRegister[4]  ; dataController_top:dc0|videoShifter:vs|shiftRegister[5]  ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 0.000        ; 0.011      ; 2.131      ;
; 1.902 ; dataController_top:dc0|videoShifter:vs|shiftRegister[3]  ; dataController_top:dc0|videoShifter:vs|shiftRegister[4]  ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 0.000        ; -0.010     ; 2.178      ;
; 2.206 ; dataController_top:dc0|videoShifter:vs|shiftRegister[0]  ; dataController_top:dc0|videoShifter:vs|shiftRegister[1]  ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 0.000        ; 0.009      ; 2.501      ;
; 2.299 ; dataController_top:dc0|videoShifter:vs|shiftRegister[9]  ; dataController_top:dc0|videoShifter:vs|shiftRegister[10] ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 2.585      ;
; 3.228 ; dataController_top:dc0|clkPhase[1]                       ; dataController_top:dc0|videoShifter:vs|shiftRegister[7]  ; dataController_top:dc0|clkPhase[1]            ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 0.000        ; 0.094      ; 3.885      ;
; 3.228 ; dataController_top:dc0|clkPhase[1]                       ; dataController_top:dc0|videoShifter:vs|shiftRegister[7]  ; dataController_top:dc0|clkPhase[1]            ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 0.000        ; 0.094      ; 3.885      ;
; 3.258 ; dataController_top:dc0|clkPhase[1]                       ; dataController_top:dc0|videoShifter:vs|shiftRegister[8]  ; dataController_top:dc0|clkPhase[1]            ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 0.000        ; 0.094      ; 3.915      ;
; 3.258 ; dataController_top:dc0|clkPhase[1]                       ; dataController_top:dc0|videoShifter:vs|shiftRegister[8]  ; dataController_top:dc0|clkPhase[1]            ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 0.000        ; 0.094      ; 3.915      ;
; 3.455 ; dataController_top:dc0|clkPhase[0]                       ; dataController_top:dc0|videoShifter:vs|shiftRegister[7]  ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 0.000        ; -0.009     ; 3.732      ;
; 3.485 ; dataController_top:dc0|clkPhase[0]                       ; dataController_top:dc0|videoShifter:vs|shiftRegister[8]  ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 0.000        ; -0.009     ; 3.762      ;
; 3.652 ; dataController_top:dc0|clkPhase[1]                       ; dataController_top:dc0|videoShifter:vs|shiftRegister[0]  ; dataController_top:dc0|clkPhase[1]            ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 0.000        ; 0.083      ; 4.298      ;
; 3.652 ; dataController_top:dc0|clkPhase[1]                       ; dataController_top:dc0|videoShifter:vs|shiftRegister[0]  ; dataController_top:dc0|clkPhase[1]            ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 0.000        ; 0.083      ; 4.298      ;
; 3.857 ; dataController_top:dc0|clkPhase[1]                       ; dataController_top:dc0|videoShifter:vs|shiftRegister[3]  ; dataController_top:dc0|clkPhase[1]            ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 0.000        ; 0.101      ; 4.521      ;
; 3.857 ; dataController_top:dc0|clkPhase[1]                       ; dataController_top:dc0|videoShifter:vs|shiftRegister[3]  ; dataController_top:dc0|clkPhase[1]            ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 0.000        ; 0.101      ; 4.521      ;
; 3.879 ; dataController_top:dc0|clkPhase[0]                       ; dataController_top:dc0|videoShifter:vs|shiftRegister[0]  ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 0.000        ; -0.020     ; 4.145      ;
; 3.892 ; dataController_top:dc0|clkPhase[1]                       ; dataController_top:dc0|videoShifter:vs|shiftRegister[15] ; dataController_top:dc0|clkPhase[1]            ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 0.000        ; 0.083      ; 4.538      ;
; 3.892 ; dataController_top:dc0|clkPhase[1]                       ; dataController_top:dc0|videoShifter:vs|shiftRegister[15] ; dataController_top:dc0|clkPhase[1]            ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 0.000        ; 0.083      ; 4.538      ;
; 4.084 ; dataController_top:dc0|clkPhase[0]                       ; dataController_top:dc0|videoShifter:vs|shiftRegister[3]  ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 0.000        ; -0.002     ; 4.368      ;
; 4.096 ; dataController_top:dc0|clkPhase[1]                       ; dataController_top:dc0|videoShifter:vs|shiftRegister[2]  ; dataController_top:dc0|clkPhase[1]            ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 0.000        ; 0.101      ; 4.760      ;
; 4.096 ; dataController_top:dc0|clkPhase[1]                       ; dataController_top:dc0|videoShifter:vs|shiftRegister[2]  ; dataController_top:dc0|clkPhase[1]            ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 0.000        ; 0.101      ; 4.760      ;
; 4.119 ; dataController_top:dc0|clkPhase[0]                       ; dataController_top:dc0|videoShifter:vs|shiftRegister[15] ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 0.000        ; -0.020     ; 4.385      ;
; 4.129 ; dataController_top:dc0|clkPhase[1]                       ; dataController_top:dc0|videoShifter:vs|shiftRegister[6]  ; dataController_top:dc0|clkPhase[1]            ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 0.000        ; 0.102      ; 4.794      ;
; 4.129 ; dataController_top:dc0|clkPhase[1]                       ; dataController_top:dc0|videoShifter:vs|shiftRegister[6]  ; dataController_top:dc0|clkPhase[1]            ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 0.000        ; 0.102      ; 4.794      ;
; 4.131 ; dataController_top:dc0|clkPhase[1]                       ; dataController_top:dc0|videoShifter:vs|shiftRegister[5]  ; dataController_top:dc0|clkPhase[1]            ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 0.000        ; 0.102      ; 4.796      ;
; 4.131 ; dataController_top:dc0|clkPhase[1]                       ; dataController_top:dc0|videoShifter:vs|shiftRegister[5]  ; dataController_top:dc0|clkPhase[1]            ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 0.000        ; 0.102      ; 4.796      ;
; 4.184 ; dataController_top:dc0|clkPhase[1]                       ; dataController_top:dc0|videoShifter:vs|shiftRegister[14] ; dataController_top:dc0|clkPhase[1]            ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 0.000        ; 0.101      ; 4.848      ;
; 4.184 ; dataController_top:dc0|clkPhase[1]                       ; dataController_top:dc0|videoShifter:vs|shiftRegister[13] ; dataController_top:dc0|clkPhase[1]            ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 0.000        ; 0.101      ; 4.848      ;
; 4.184 ; dataController_top:dc0|clkPhase[1]                       ; dataController_top:dc0|videoShifter:vs|shiftRegister[14] ; dataController_top:dc0|clkPhase[1]            ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 0.000        ; 0.101      ; 4.848      ;
; 4.184 ; dataController_top:dc0|clkPhase[1]                       ; dataController_top:dc0|videoShifter:vs|shiftRegister[13] ; dataController_top:dc0|clkPhase[1]            ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 0.000        ; 0.101      ; 4.848      ;
; 4.199 ; dataController_top:dc0|clkPhase[1]                       ; dataController_top:dc0|videoShifter:vs|shiftRegister[1]  ; dataController_top:dc0|clkPhase[1]            ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 0.000        ; 0.092      ; 4.854      ;
; 4.199 ; dataController_top:dc0|clkPhase[1]                       ; dataController_top:dc0|videoShifter:vs|shiftRegister[1]  ; dataController_top:dc0|clkPhase[1]            ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 0.000        ; 0.092      ; 4.854      ;
; 4.207 ; dataController_top:dc0|clkPhase[1]                       ; dataController_top:dc0|videoShifter:vs|shiftRegister[12] ; dataController_top:dc0|clkPhase[1]            ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 0.000        ; 0.100      ; 4.870      ;
; 4.207 ; dataController_top:dc0|clkPhase[1]                       ; dataController_top:dc0|videoShifter:vs|shiftRegister[11] ; dataController_top:dc0|clkPhase[1]            ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 0.000        ; 0.100      ; 4.870      ;
; 4.207 ; dataController_top:dc0|clkPhase[1]                       ; dataController_top:dc0|videoShifter:vs|shiftRegister[10] ; dataController_top:dc0|clkPhase[1]            ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 0.000        ; 0.100      ; 4.870      ;
; 4.207 ; dataController_top:dc0|clkPhase[1]                       ; dataController_top:dc0|videoShifter:vs|shiftRegister[9]  ; dataController_top:dc0|clkPhase[1]            ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 0.000        ; 0.100      ; 4.870      ;
; 4.207 ; dataController_top:dc0|clkPhase[1]                       ; dataController_top:dc0|videoShifter:vs|shiftRegister[12] ; dataController_top:dc0|clkPhase[1]            ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 0.000        ; 0.100      ; 4.870      ;
; 4.207 ; dataController_top:dc0|clkPhase[1]                       ; dataController_top:dc0|videoShifter:vs|shiftRegister[11] ; dataController_top:dc0|clkPhase[1]            ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 0.000        ; 0.100      ; 4.870      ;
; 4.207 ; dataController_top:dc0|clkPhase[1]                       ; dataController_top:dc0|videoShifter:vs|shiftRegister[10] ; dataController_top:dc0|clkPhase[1]            ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 0.000        ; 0.100      ; 4.870      ;
; 4.207 ; dataController_top:dc0|clkPhase[1]                       ; dataController_top:dc0|videoShifter:vs|shiftRegister[9]  ; dataController_top:dc0|clkPhase[1]            ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 0.000        ; 0.100      ; 4.870      ;
; 4.323 ; dataController_top:dc0|clkPhase[0]                       ; dataController_top:dc0|videoShifter:vs|shiftRegister[2]  ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 0.000        ; -0.002     ; 4.607      ;
; 4.356 ; dataController_top:dc0|clkPhase[0]                       ; dataController_top:dc0|videoShifter:vs|shiftRegister[6]  ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 0.000        ; -0.001     ; 4.641      ;
; 4.358 ; dataController_top:dc0|clkPhase[0]                       ; dataController_top:dc0|videoShifter:vs|shiftRegister[5]  ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 0.000        ; -0.001     ; 4.643      ;
; 4.411 ; dataController_top:dc0|clkPhase[0]                       ; dataController_top:dc0|videoShifter:vs|shiftRegister[14] ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 0.000        ; -0.002     ; 4.695      ;
; 4.411 ; dataController_top:dc0|clkPhase[0]                       ; dataController_top:dc0|videoShifter:vs|shiftRegister[13] ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 0.000        ; -0.002     ; 4.695      ;
; 4.426 ; dataController_top:dc0|clkPhase[0]                       ; dataController_top:dc0|videoShifter:vs|shiftRegister[1]  ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 0.000        ; -0.011     ; 4.701      ;
; 4.434 ; dataController_top:dc0|clkPhase[0]                       ; dataController_top:dc0|videoShifter:vs|shiftRegister[12] ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 0.000        ; -0.003     ; 4.717      ;
; 4.434 ; dataController_top:dc0|clkPhase[0]                       ; dataController_top:dc0|videoShifter:vs|shiftRegister[11] ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 0.000        ; -0.003     ; 4.717      ;
; 4.434 ; dataController_top:dc0|clkPhase[0]                       ; dataController_top:dc0|videoShifter:vs|shiftRegister[10] ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 0.000        ; -0.003     ; 4.717      ;
; 4.434 ; dataController_top:dc0|clkPhase[0]                       ; dataController_top:dc0|videoShifter:vs|shiftRegister[9]  ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 0.000        ; -0.003     ; 4.717      ;
; 4.520 ; dataController_top:dc0|clkPhase[1]                       ; dataController_top:dc0|videoShifter:vs|shiftRegister[4]  ; dataController_top:dc0|clkPhase[1]            ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 0.000        ; 0.091      ; 5.174      ;
; 4.520 ; dataController_top:dc0|clkPhase[1]                       ; dataController_top:dc0|videoShifter:vs|shiftRegister[4]  ; dataController_top:dc0|clkPhase[1]            ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 0.000        ; 0.091      ; 5.174      ;
; 4.684 ; romAdapter:rom|word[8]                                   ; dataController_top:dc0|videoShifter:vs|shiftRegister[8]  ; dataController_top:dc0|clkPhase[1]            ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 0.000        ; -2.407     ; 2.563      ;
; 4.747 ; dataController_top:dc0|clkPhase[0]                       ; dataController_top:dc0|videoShifter:vs|shiftRegister[4]  ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 0.000        ; -0.012     ; 5.021      ;
; 4.819 ; romAdapter:rom|word[7]                                   ; dataController_top:dc0|videoShifter:vs|shiftRegister[7]  ; dataController_top:dc0|clkPhase[1]            ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 0.000        ; -2.407     ; 2.698      ;
; 5.242 ; romAdapter:rom|word[0]                                   ; dataController_top:dc0|videoShifter:vs|shiftRegister[0]  ; dataController_top:dc0|clkPhase[1]            ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 0.000        ; -2.418     ; 3.110      ;
; 5.279 ; romAdapter:rom|word[2]                                   ; dataController_top:dc0|videoShifter:vs|shiftRegister[2]  ; dataController_top:dc0|clkPhase[1]            ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 0.000        ; -2.401     ; 3.164      ;
; 5.377 ; romAdapter:rom|word[6]                                   ; dataController_top:dc0|videoShifter:vs|shiftRegister[6]  ; dataController_top:dc0|clkPhase[1]            ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 0.000        ; -2.399     ; 3.264      ;
; 5.443 ; romAdapter:rom|word[14]                                  ; dataController_top:dc0|videoShifter:vs|shiftRegister[14] ; dataController_top:dc0|clkPhase[1]            ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 0.000        ; -2.400     ; 3.329      ;
; 5.506 ; romAdapter:rom|word[5]                                   ; dataController_top:dc0|videoShifter:vs|shiftRegister[5]  ; dataController_top:dc0|clkPhase[1]            ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 0.000        ; -2.400     ; 3.392      ;
; 5.610 ; romAdapter:rom|word[4]                                   ; dataController_top:dc0|videoShifter:vs|shiftRegister[4]  ; dataController_top:dc0|clkPhase[1]            ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 0.000        ; -2.405     ; 3.491      ;
; 5.614 ; romAdapter:rom|word[3]                                   ; dataController_top:dc0|videoShifter:vs|shiftRegister[3]  ; dataController_top:dc0|clkPhase[1]            ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 0.000        ; -2.395     ; 3.505      ;
; 5.802 ; romAdapter:rom|word[1]                                   ; dataController_top:dc0|videoShifter:vs|shiftRegister[1]  ; dataController_top:dc0|clkPhase[1]            ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 0.000        ; -2.409     ; 3.679      ;
; 5.834 ; romAdapter:rom|hiByte                                    ; dataController_top:dc0|videoShifter:vs|shiftRegister[8]  ; dataController_top:dc0|clkPhase[1]            ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 0.000        ; -2.408     ; 3.712      ;
; 5.839 ; addrController_top:ac0|busCycle[1]                       ; dataController_top:dc0|videoShifter:vs|shiftRegister[8]  ; dataController_top:dc0|clkPhase[1]            ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 0.000        ; -2.392     ; 3.733      ;
; 5.871 ; romAdapter:rom|hiByte                                    ; dataController_top:dc0|videoShifter:vs|shiftRegister[2]  ; dataController_top:dc0|clkPhase[1]            ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 0.000        ; -2.401     ; 3.756      ;
; 5.952 ; addrController_top:ac0|busCycle[1]                       ; dataController_top:dc0|videoShifter:vs|shiftRegister[7]  ; dataController_top:dc0|clkPhase[1]            ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 0.000        ; -2.392     ; 3.846      ;
; 6.026 ; romAdapter:rom|word[11]                                  ; dataController_top:dc0|videoShifter:vs|shiftRegister[11] ; dataController_top:dc0|clkPhase[1]            ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 0.000        ; -2.396     ; 3.916      ;
; 6.039 ; romAdapter:rom|word[12]                                  ; dataController_top:dc0|videoShifter:vs|shiftRegister[12] ; dataController_top:dc0|clkPhase[1]            ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 0.000        ; -2.396     ; 3.929      ;
; 6.078 ; addrController_top:ac0|videoTimer:vt|xpos[7]             ; dataController_top:dc0|videoShifter:vs|shiftRegister[7]  ; dataController_top:dc0|clkPhase[1]            ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 0.000        ; -2.392     ; 3.972      ;
; 6.096 ; romAdapter:rom|hiByte                                    ; dataController_top:dc0|videoShifter:vs|shiftRegister[5]  ; dataController_top:dc0|clkPhase[1]            ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 0.000        ; -2.400     ; 3.982      ;
; 6.105 ; debugPanel:dp|previousAddr[23]                           ; dataController_top:dc0|videoShifter:vs|shiftRegister[14] ; dataController_top:dc0|clkPhase[1]            ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 0.000        ; -2.392     ; 3.999      ;
; 6.108 ; addrController_top:ac0|videoTimer:vt|xpos[7]             ; dataController_top:dc0|videoShifter:vs|shiftRegister[8]  ; dataController_top:dc0|clkPhase[1]            ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 0.000        ; -2.392     ; 4.002      ;
; 6.127 ; addrController_top:ac0|busCycle[1]                       ; dataController_top:dc0|videoShifter:vs|shiftRegister[9]  ; dataController_top:dc0|clkPhase[1]            ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 0.000        ; -2.386     ; 4.027      ;
; 6.128 ; addrController_top:ac0|busCycle[1]                       ; dataController_top:dc0|videoShifter:vs|shiftRegister[11] ; dataController_top:dc0|clkPhase[1]            ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 0.000        ; -2.386     ; 4.028      ;
; 6.132 ; addrController_top:ac0|busCycle[1]                       ; dataController_top:dc0|videoShifter:vs|shiftRegister[10] ; dataController_top:dc0|clkPhase[1]            ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 0.000        ; -2.386     ; 4.032      ;
; 6.163 ; debugPanel:dp|previousAddr[23]                           ; dataController_top:dc0|videoShifter:vs|shiftRegister[13] ; dataController_top:dc0|clkPhase[1]            ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 0.000        ; -2.392     ; 4.057      ;
; 6.209 ; debugPanel:dp|breakpointAddr[18]                         ; dataController_top:dc0|videoShifter:vs|shiftRegister[1]  ; dataController_top:dc0|clkPhase[1]            ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 0.000        ; -2.401     ; 4.094      ;
; 6.253 ; addrController_top:ac0|videoTimer:vt|xpos[7]             ; dataController_top:dc0|videoShifter:vs|shiftRegister[9]  ; dataController_top:dc0|clkPhase[1]            ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 0.000        ; -2.386     ; 4.153      ;
; 6.254 ; addrController_top:ac0|videoTimer:vt|xpos[7]             ; dataController_top:dc0|videoShifter:vs|shiftRegister[11] ; dataController_top:dc0|clkPhase[1]            ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 0.000        ; -2.386     ; 4.154      ;
; 6.258 ; addrController_top:ac0|videoTimer:vt|xpos[7]             ; dataController_top:dc0|videoShifter:vs|shiftRegister[10] ; dataController_top:dc0|clkPhase[1]            ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 0.000        ; -2.386     ; 4.158      ;
; 6.289 ; debugPanel:dp|previousAddr[23]                           ; dataController_top:dc0|videoShifter:vs|shiftRegister[12] ; dataController_top:dc0|clkPhase[1]            ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 0.000        ; -2.393     ; 4.182      ;
; 6.338 ; debugPanel:dp|previousAddr[19]                           ; dataController_top:dc0|videoShifter:vs|shiftRegister[5]  ; dataController_top:dc0|clkPhase[1]            ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 0.000        ; -2.391     ; 4.233      ;
; 6.343 ; romAdapter:rom|word[13]                                  ; dataController_top:dc0|videoShifter:vs|shiftRegister[13] ; dataController_top:dc0|clkPhase[1]            ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 0.000        ; -2.395     ; 4.234      ;
; 6.348 ; romAdapter:rom|word[15]                                  ; dataController_top:dc0|videoShifter:vs|shiftRegister[15] ; dataController_top:dc0|clkPhase[1]            ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 0.000        ; -2.418     ; 4.216      ;
; 6.362 ; debugPanel:dp|previousAddr[21]                           ; dataController_top:dc0|videoShifter:vs|shiftRegister[11] ; dataController_top:dc0|clkPhase[1]            ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 0.000        ; -2.393     ; 4.255      ;
+-------+----------------------------------------------------------+----------------------------------------------------------+-----------------------------------------------+-----------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'dataController_top:dc0|clkPhase[1]'                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+-------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                                                         ; To Node                                                                                                                                                                           ; Launch Clock                       ; Latch Clock                        ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; 0.445 ; dataController_top:dc0|iwm:i|ca1                                                                                                                                                  ; dataController_top:dc0|iwm:i|ca1                                                                                                                                                  ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; dataController_top:dc0|iwm:i|ca0                                                                                                                                                  ; dataController_top:dc0|iwm:i|ca0                                                                                                                                                  ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; dataController_top:dc0|iwm:i|ca2                                                                                                                                                  ; dataController_top:dc0|iwm:i|ca2                                                                                                                                                  ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; dataController_top:dc0|iwm:i|lstrb                                                                                                                                                ; dataController_top:dc0|iwm:i|lstrb                                                                                                                                                ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; dataController_top:dc0|iwm:i|diskEnableInt                                                                                                                                        ; dataController_top:dc0|iwm:i|diskEnableInt                                                                                                                                        ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; dataController_top:dc0|iwm:i|selectExternalDrive                                                                                                                                  ; dataController_top:dc0|iwm:i|selectExternalDrive                                                                                                                                  ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; dataController_top:dc0|resetDelay[0]                                                                                                                                              ; dataController_top:dc0|resetDelay[0]                                                                                                                                              ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; addrController_top:ac0|busCycle[0]                                                                                                                                                ; addrController_top:ac0|busCycle[0]                                                                                                                                                ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; addrController_top:ac0|busCycle[1]                                                                                                                                                ; addrController_top:ac0|busCycle[1]                                                                                                                                                ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; TG68:m68k|S_state[0]                                                                                                                                                              ; TG68:m68k|S_state[0]                                                                                                                                                              ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; TG68:m68k|S_state[1]                                                                                                                                                              ; TG68:m68k|S_state[1]                                                                                                                                                              ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; dataController_top:dc0|via:v|viaIER[1]                                                                                                                                            ; dataController_top:dc0|via:v|viaIER[1]                                                                                                                                            ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; dataController_top:dc0|via:v|viaIER[4]                                                                                                                                            ; dataController_top:dc0|via:v|viaIER[4]                                                                                                                                            ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; dataController_top:dc0|via:v|viaIER[3]                                                                                                                                            ; dataController_top:dc0|via:v|viaIER[3]                                                                                                                                            ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; dataController_top:dc0|via:v|viaIER[2]                                                                                                                                            ; dataController_top:dc0|via:v|viaIER[2]                                                                                                                                            ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; dataController_top:dc0|via:v|viaIFR[1]                                                                                                                                            ; dataController_top:dc0|via:v|viaIFR[1]                                                                                                                                            ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; dataController_top:dc0|via:v|clkDiv[3]                                                                                                                                            ; dataController_top:dc0|via:v|clkDiv[3]                                                                                                                                            ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; dataController_top:dc0|via:v|clkDiv[1]                                                                                                                                            ; dataController_top:dc0|via:v|clkDiv[1]                                                                                                                                            ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; dataController_top:dc0|via:v|clkDiv[2]                                                                                                                                            ; dataController_top:dc0|via:v|clkDiv[2]                                                                                                                                            ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; dataController_top:dc0|iwm:i|readDataLatch[7]                                                                                                                                     ; dataController_top:dc0|iwm:i|readDataLatch[7]                                                                                                                                     ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; dataController_top:dc0|scc:s|ex_irq_ip_a                                                                                                                                          ; dataController_top:dc0|scc:s|ex_irq_ip_a                                                                                                                                          ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; dataController_top:dc0|ps2_mouse:mouse|x1                                                                                                                                         ; dataController_top:dc0|ps2_mouse:mouse|x1                                                                                                                                         ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; dataController_top:dc0|iwm:i|q7                                                                                                                                                   ; dataController_top:dc0|iwm:i|q7                                                                                                                                                   ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; dataController_top:dc0|iwm:i|q6                                                                                                                                                   ; dataController_top:dc0|iwm:i|q6                                                                                                                                                   ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; dataController_top:dc0|iwm:i|diskEnableExt                                                                                                                                        ; dataController_top:dc0|iwm:i|diskEnableExt                                                                                                                                        ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; dataController_top:dc0|scc:s|dcd_latch_a                                                                                                                                          ; dataController_top:dc0|scc:s|dcd_latch_a                                                                                                                                          ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; dataController_top:dc0|ps2_mouse:mouse|state[1]                                                                                                                                   ; dataController_top:dc0|ps2_mouse:mouse|state[1]                                                                                                                                   ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; dataController_top:dc0|ps2_mouse:mouse|state[0]                                                                                                                                   ; dataController_top:dc0|ps2_mouse:mouse|state[0]                                                                                                                                   ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; dataController_top:dc0|scc:s|ex_irq_ip_b                                                                                                                                          ; dataController_top:dc0|scc:s|ex_irq_ip_b                                                                                                                                          ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; dataController_top:dc0|via:v|viaIER[6]                                                                                                                                            ; dataController_top:dc0|via:v|viaIER[6]                                                                                                                                            ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; dataController_top:dc0|via:v|viaIFR[0]                                                                                                                                            ; dataController_top:dc0|via:v|viaIFR[0]                                                                                                                                            ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; dataController_top:dc0|via:v|viaIER[5]                                                                                                                                            ; dataController_top:dc0|via:v|viaIER[5]                                                                                                                                            ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; dataController_top:dc0|via:v|viaIER[0]                                                                                                                                            ; dataController_top:dc0|via:v|viaIER[0]                                                                                                                                            ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; dataController_top:dc0|iwm:i|readLatchClearTimer[0]                                                                                                                               ; dataController_top:dc0|iwm:i|readLatchClearTimer[0]                                                                                                                               ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; dataController_top:dc0|scc:s|dcd_latch_b                                                                                                                                          ; dataController_top:dc0|scc:s|dcd_latch_b                                                                                                                                          ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; dataController_top:dc0|ps2_mouse:mouse|y1                                                                                                                                         ; dataController_top:dc0|ps2_mouse:mouse|y1                                                                                                                                         ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; dataController_top:dc0|ps2_mouse:mouse|ps2:ps20|clksync                                                                                                                           ; dataController_top:dc0|ps2_mouse:mouse|ps2:ps20|clksync                                                                                                                           ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; dataController_top:dc0|ps2_mouse:mouse|ps2:ps20|state.ps2_state_ring                                                                                                              ; dataController_top:dc0|ps2_mouse:mouse|ps2:ps20|state.ps2_state_ring                                                                                                              ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; dataController_top:dc0|ps2_mouse:mouse|ps2:ps20|state.ps2_state_recv                                                                                                              ; dataController_top:dc0|ps2_mouse:mouse|ps2:ps20|state.ps2_state_recv                                                                                                              ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; dataController_top:dc0|ps2_mouse:mouse|ps2:ps20|shiftcnt[3]                                                                                                                       ; dataController_top:dc0|ps2_mouse:mouse|ps2:ps20|shiftcnt[3]                                                                                                                       ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; dataController_top:dc0|via:v|viaIFR[5]                                                                                                                                            ; dataController_top:dc0|via:v|viaIFR[5]                                                                                                                                            ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; dataController_top:dc0|scc:s|wr1_a[0]                                                                                                                                             ; dataController_top:dc0|scc:s|wr1_a[0]                                                                                                                                             ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; dataController_top:dc0|iwm:i|floppy:floppyInt|driveSide                                                                                                                           ; dataController_top:dc0|iwm:i|floppy:floppyInt|driveSide                                                                                                                           ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; dataController_top:dc0|iwm:i|readLatchClearTimer[1]                                                                                                                               ; dataController_top:dc0|iwm:i|readLatchClearTimer[1]                                                                                                                               ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; dataController_top:dc0|scc:s|latch_open_a                                                                                                                                         ; dataController_top:dc0|scc:s|latch_open_a                                                                                                                                         ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; dataController_top:dc0|ps2_mouse:mouse|ps2:ps20|shiftcnt[0]                                                                                                                       ; dataController_top:dc0|ps2_mouse:mouse|ps2:ps20|shiftcnt[0]                                                                                                                       ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; dataController_top:dc0|ps2_mouse:mouse|ps2:ps20|shiftcnt[2]                                                                                                                       ; dataController_top:dc0|ps2_mouse:mouse|ps2:ps20|shiftcnt[2]                                                                                                                       ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; dataController_top:dc0|ps2_mouse:mouse|ps2:ps20|shiftcnt[1]                                                                                                                       ; dataController_top:dc0|ps2_mouse:mouse|ps2:ps20|shiftcnt[1]                                                                                                                       ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; dataController_top:dc0|via:v|viaB0DDR                                                                                                                                             ; dataController_top:dc0|via:v|viaB0DDR                                                                                                                                             ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; dataController_top:dc0|iwm:i|floppy:floppyInt|driveRegs[7]                                                                                                                        ; dataController_top:dc0|iwm:i|floppy:floppyInt|driveRegs[7]                                                                                                                        ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; dataController_top:dc0|iwm:i|floppy:floppyExt|driveRegs[7]                                                                                                                        ; dataController_top:dc0|iwm:i|floppy:floppyExt|driveRegs[7]                                                                                                                        ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; dataController_top:dc0|iwm:i|floppy:floppyInt|diskImageData[7]                                                                                                                    ; dataController_top:dc0|iwm:i|floppy:floppyInt|diskImageData[7]                                                                                                                    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; dataController_top:dc0|iwm:i|floppy:floppyInt|diskImageData[0]                                                                                                                    ; dataController_top:dc0|iwm:i|floppy:floppyInt|diskImageData[0]                                                                                                                    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; dataController_top:dc0|ps2_mouse:mouse|clkdiv[0]                                                                                                                                  ; dataController_top:dc0|ps2_mouse:mouse|clkdiv[0]                                                                                                                                  ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; dataController_top:dc0|scc:s|wr1_b[0]                                                                                                                                             ; dataController_top:dc0|scc:s|wr1_b[0]                                                                                                                                             ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; dataController_top:dc0|scc:s|latch_open_b                                                                                                                                         ; dataController_top:dc0|scc:s|latch_open_b                                                                                                                                         ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; dataController_top:dc0|ps2_mouse:mouse|ps2:ps20|state.ps2_state_idle                                                                                                              ; dataController_top:dc0|ps2_mouse:mouse|ps2:ps20|state.ps2_state_idle                                                                                                              ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; dataController_top:dc0|iwm:i|floppy:floppyExt|driveRegs[1]                                                                                                                        ; dataController_top:dc0|iwm:i|floppy:floppyExt|driveRegs[1]                                                                                                                        ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; dataController_top:dc0|iwm:i|floppy:floppyInt|driveRegs[0]                                                                                                                        ; dataController_top:dc0|iwm:i|floppy:floppyInt|driveRegs[0]                                                                                                                        ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; dataController_top:dc0|via:v|vblankCount[4]                                                                                                                                       ; dataController_top:dc0|via:v|vblankCount[4]                                                                                                                                       ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; dataController_top:dc0|via:v|vblankCount[5]                                                                                                                                       ; dataController_top:dc0|via:v|vblankCount[5]                                                                                                                                       ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; dataController_top:dc0|iwm:i|floppy:floppyInt|driveRegs[4]                                                                                                                        ; dataController_top:dc0|iwm:i|floppy:floppyInt|driveRegs[4]                                                                                                                        ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; dataController_top:dc0|iwm:i|floppy:floppyInt|driveRegs[1]                                                                                                                        ; dataController_top:dc0|iwm:i|floppy:floppyInt|driveRegs[1]                                                                                                                        ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; dataController_top:dc0|iwm:i|floppy:floppyExt|driveRegs[4]                                                                                                                        ; dataController_top:dc0|iwm:i|floppy:floppyExt|driveRegs[4]                                                                                                                        ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; dataController_top:dc0|iwm:i|floppy:floppyExt|driveRegs[0]                                                                                                                        ; dataController_top:dc0|iwm:i|floppy:floppyExt|driveRegs[0]                                                                                                                        ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; dataController_top:dc0|via:v|viaTimer2Armed                                                                                                                                       ; dataController_top:dc0|via:v|viaTimer2Armed                                                                                                                                       ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; dataController_top:dc0|ps2_mouse:mouse|ps2:ps20|state.ps2_state_send                                                                                                              ; dataController_top:dc0|ps2_mouse:mouse|ps2:ps20|state.ps2_state_send                                                                                                              ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; dataController_top:dc0|ps2_mouse:mouse|ps2:ps20|datsync                                                                                                                           ; dataController_top:dc0|ps2_mouse:mouse|ps2:ps20|datsync                                                                                                                           ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|is_buffer_wrapped_once_sig                                        ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|is_buffer_wrapped_once_sig                                        ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:done                                              ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:done                                              ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:base_address[0]                                   ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:base_address[0]                                   ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|last_level_delayed ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|last_level_delayed ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:is_buffer_wrapped                                 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:is_buffer_wrapped                                 ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|trigger_out_mode_ff                                                                                          ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|trigger_out_mode_ff                                                                                          ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; TG68:m68k|TG68_fast:TG68_fast_inst|longread                                                                                                                                       ; TG68:m68k|TG68_fast:TG68_fast_inst|longread                                                                                                                                       ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; TG68:m68k|TG68_fast:TG68_fast_inst|stop                                                                                                                                           ; TG68:m68k|TG68_fast:TG68_fast_inst|stop                                                                                                                                           ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; TG68:m68k|TG68_fast:TG68_fast_inst|movem_addr                                                                                                                                     ; TG68:m68k|TG68_fast:TG68_fast_inst|movem_addr                                                                                                                                     ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; TG68:m68k|TG68_fast:TG68_fast_inst|Z_error                                                                                                                                        ; TG68:m68k|TG68_fast:TG68_fast_inst|Z_error                                                                                                                                        ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; TG68:m68k|TG68_fast:TG68_fast_inst|exec_write_back                                                                                                                                ; TG68:m68k|TG68_fast:TG68_fast_inst|exec_write_back                                                                                                                                ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; TG68:m68k|TG68_fast:TG68_fast_inst|set_store_in_tmp                                                                                                                               ; TG68:m68k|TG68_fast:TG68_fast_inst|set_store_in_tmp                                                                                                                               ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; TG68:m68k|TG68_fast:TG68_fast_inst|nextpass                                                                                                                                       ; TG68:m68k|TG68_fast:TG68_fast_inst|nextpass                                                                                                                                       ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; TG68:m68k|TG68_fast:TG68_fast_inst|use_direct_data                                                                                                                                ; TG68:m68k|TG68_fast:TG68_fast_inst|use_direct_data                                                                                                                                ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; romAdapter:rom|hiByte                                                                                                                                                             ; romAdapter:rom|hiByte                                                                                                                                                             ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; romAdapter:rom|word[10]                                                                                                                                                           ; romAdapter:rom|word[10]                                                                                                                                                           ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; TG68:m68k|TG68_fast:TG68_fast_inst|trap_interrupt                                                                                                                                 ; TG68:m68k|TG68_fast:TG68_fast_inst|trap_interrupt                                                                                                                                 ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; romAdapter:rom|word[9]                                                                                                                                                            ; romAdapter:rom|word[9]                                                                                                                                                            ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; romAdapter:rom|word[12]                                                                                                                                                           ; romAdapter:rom|word[12]                                                                                                                                                           ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; TG68:m68k|TG68_fast:TG68_fast_inst|maskzero                                                                                                                                       ; TG68:m68k|TG68_fast:TG68_fast_inst|maskzero                                                                                                                                       ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; romAdapter:rom|word[15]                                                                                                                                                           ; romAdapter:rom|word[15]                                                                                                                                                           ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; romAdapter:rom|word[11]                                                                                                                                                           ; romAdapter:rom|word[11]                                                                                                                                                           ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; romAdapter:rom|word[4]                                                                                                                                                            ; romAdapter:rom|word[4]                                                                                                                                                            ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; romAdapter:rom|word[6]                                                                                                                                                            ; romAdapter:rom|word[6]                                                                                                                                                            ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; romAdapter:rom|word[8]                                                                                                                                                            ; romAdapter:rom|word[8]                                                                                                                                                            ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; romAdapter:rom|word[14]                                                                                                                                                           ; romAdapter:rom|word[14]                                                                                                                                                           ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; romAdapter:rom|word[2]                                                                                                                                                            ; romAdapter:rom|word[2]                                                                                                                                                            ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; romAdapter:rom|word[5]                                                                                                                                                            ; romAdapter:rom|word[5]                                                                                                                                                            ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; romAdapter:rom|word[13]                                                                                                                                                           ; romAdapter:rom|word[13]                                                                                                                                                           ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; romAdapter:rom|word[3]                                                                                                                                                            ; romAdapter:rom|word[3]                                                                                                                                                            ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; romAdapter:rom|word[1]                                                                                                                                                            ; romAdapter:rom|word[1]                                                                                                                                                            ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.611 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[1][12]                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[2][12]                                                                                  ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.000      ; 0.897      ;
+-------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'dataController_top:dc0|clkPhase[1]'                                                                                                                                                              ;
+--------+------------------------------------------------+-------------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                      ; To Node                                   ; Launch Clock                       ; Latch Clock                        ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------+-------------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; 48.995 ; TG68:m68k|TG68_fast:TG68_fast_inst|memaddr[20] ; dataController_top:dc0|scc:s|ex_irq_ip_a  ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; -0.008     ; 12.573     ;
; 48.995 ; TG68:m68k|TG68_fast:TG68_fast_inst|memaddr[20] ; dataController_top:dc0|scc:s|dcd_latch_a  ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; -0.008     ; 12.573     ;
; 48.995 ; TG68:m68k|TG68_fast:TG68_fast_inst|memaddr[20] ; dataController_top:dc0|scc:s|wr15_a[3]    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; -0.008     ; 12.573     ;
; 48.995 ; TG68:m68k|TG68_fast:TG68_fast_inst|memaddr[20] ; dataController_top:dc0|scc:s|latch_open_a ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; -0.008     ; 12.573     ;
; 49.147 ; TG68:m68k|TG68_fast:TG68_fast_inst|memaddr[23] ; dataController_top:dc0|scc:s|ex_irq_ip_a  ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; 0.002      ; 12.431     ;
; 49.147 ; TG68:m68k|TG68_fast:TG68_fast_inst|memaddr[23] ; dataController_top:dc0|scc:s|dcd_latch_a  ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; 0.002      ; 12.431     ;
; 49.147 ; TG68:m68k|TG68_fast:TG68_fast_inst|memaddr[23] ; dataController_top:dc0|scc:s|wr15_a[3]    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; 0.002      ; 12.431     ;
; 49.147 ; TG68:m68k|TG68_fast:TG68_fast_inst|memaddr[23] ; dataController_top:dc0|scc:s|latch_open_a ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; 0.002      ; 12.431     ;
; 49.386 ; TG68:m68k|TG68_fast:TG68_fast_inst|memaddr[20] ; dataController_top:dc0|scc:s|ex_irq_ip_b  ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; 0.018      ; 12.208     ;
; 49.386 ; TG68:m68k|TG68_fast:TG68_fast_inst|memaddr[20] ; dataController_top:dc0|scc:s|dcd_latch_b  ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; 0.018      ; 12.208     ;
; 49.386 ; TG68:m68k|TG68_fast:TG68_fast_inst|memaddr[20] ; dataController_top:dc0|scc:s|latch_open_b ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; 0.018      ; 12.208     ;
; 49.439 ; TG68:m68k|TG68_fast:TG68_fast_inst|memaddr[20] ; dataController_top:dc0|scc:s|wr15_b[3]    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; 0.018      ; 12.155     ;
; 49.439 ; TG68:m68k|TG68_fast:TG68_fast_inst|memaddr[20] ; dataController_top:dc0|scc:s|wr15_b[1]    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; 0.018      ; 12.155     ;
; 49.439 ; TG68:m68k|TG68_fast:TG68_fast_inst|memaddr[20] ; dataController_top:dc0|scc:s|wr15_a[1]    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; 0.018      ; 12.155     ;
; 49.439 ; TG68:m68k|TG68_fast:TG68_fast_inst|memaddr[20] ; dataController_top:dc0|scc:s|wr15_b[7]    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; 0.018      ; 12.155     ;
; 49.439 ; TG68:m68k|TG68_fast:TG68_fast_inst|memaddr[20] ; dataController_top:dc0|scc:s|wr15_a[4]    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; 0.018      ; 12.155     ;
; 49.439 ; TG68:m68k|TG68_fast:TG68_fast_inst|memaddr[20] ; dataController_top:dc0|scc:s|wr15_b[4]    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; 0.018      ; 12.155     ;
; 49.439 ; TG68:m68k|TG68_fast:TG68_fast_inst|memaddr[20] ; dataController_top:dc0|scc:s|wr15_a[7]    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; 0.018      ; 12.155     ;
; 49.439 ; TG68:m68k|TG68_fast:TG68_fast_inst|memaddr[20] ; dataController_top:dc0|scc:s|wr15_b[5]    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; 0.018      ; 12.155     ;
; 49.439 ; TG68:m68k|TG68_fast:TG68_fast_inst|memaddr[20] ; dataController_top:dc0|scc:s|wr15_a[5]    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; 0.018      ; 12.155     ;
; 49.439 ; TG68:m68k|TG68_fast:TG68_fast_inst|memaddr[20] ; dataController_top:dc0|scc:s|wr15_a[6]    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; 0.018      ; 12.155     ;
; 49.439 ; TG68:m68k|TG68_fast:TG68_fast_inst|memaddr[20] ; dataController_top:dc0|scc:s|wr15_b[6]    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; 0.018      ; 12.155     ;
; 49.538 ; TG68:m68k|TG68_fast:TG68_fast_inst|memaddr[23] ; dataController_top:dc0|scc:s|ex_irq_ip_b  ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; 0.028      ; 12.066     ;
; 49.538 ; TG68:m68k|TG68_fast:TG68_fast_inst|memaddr[23] ; dataController_top:dc0|scc:s|dcd_latch_b  ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; 0.028      ; 12.066     ;
; 49.538 ; TG68:m68k|TG68_fast:TG68_fast_inst|memaddr[23] ; dataController_top:dc0|scc:s|latch_open_b ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; 0.028      ; 12.066     ;
; 49.591 ; TG68:m68k|TG68_fast:TG68_fast_inst|memaddr[23] ; dataController_top:dc0|scc:s|wr15_b[3]    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; 0.028      ; 12.013     ;
; 49.591 ; TG68:m68k|TG68_fast:TG68_fast_inst|memaddr[23] ; dataController_top:dc0|scc:s|wr15_b[1]    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; 0.028      ; 12.013     ;
; 49.591 ; TG68:m68k|TG68_fast:TG68_fast_inst|memaddr[23] ; dataController_top:dc0|scc:s|wr15_a[1]    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; 0.028      ; 12.013     ;
; 49.591 ; TG68:m68k|TG68_fast:TG68_fast_inst|memaddr[23] ; dataController_top:dc0|scc:s|wr15_b[7]    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; 0.028      ; 12.013     ;
; 49.591 ; TG68:m68k|TG68_fast:TG68_fast_inst|memaddr[23] ; dataController_top:dc0|scc:s|wr15_a[4]    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; 0.028      ; 12.013     ;
; 49.591 ; TG68:m68k|TG68_fast:TG68_fast_inst|memaddr[23] ; dataController_top:dc0|scc:s|wr15_b[4]    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; 0.028      ; 12.013     ;
; 49.591 ; TG68:m68k|TG68_fast:TG68_fast_inst|memaddr[23] ; dataController_top:dc0|scc:s|wr15_a[7]    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; 0.028      ; 12.013     ;
; 49.591 ; TG68:m68k|TG68_fast:TG68_fast_inst|memaddr[23] ; dataController_top:dc0|scc:s|wr15_b[5]    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; 0.028      ; 12.013     ;
; 49.591 ; TG68:m68k|TG68_fast:TG68_fast_inst|memaddr[23] ; dataController_top:dc0|scc:s|wr15_a[5]    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; 0.028      ; 12.013     ;
; 49.591 ; TG68:m68k|TG68_fast:TG68_fast_inst|memaddr[23] ; dataController_top:dc0|scc:s|wr15_a[6]    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; 0.028      ; 12.013     ;
; 49.591 ; TG68:m68k|TG68_fast:TG68_fast_inst|memaddr[23] ; dataController_top:dc0|scc:s|wr15_b[6]    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; 0.028      ; 12.013     ;
; 49.885 ; TG68:m68k|TG68_fast:TG68_fast_inst|TG68_PC[23] ; dataController_top:dc0|scc:s|ex_irq_ip_a  ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; -0.002     ; 11.689     ;
; 49.885 ; TG68:m68k|TG68_fast:TG68_fast_inst|TG68_PC[23] ; dataController_top:dc0|scc:s|dcd_latch_a  ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; -0.002     ; 11.689     ;
; 49.885 ; TG68:m68k|TG68_fast:TG68_fast_inst|TG68_PC[23] ; dataController_top:dc0|scc:s|wr15_a[3]    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; -0.002     ; 11.689     ;
; 49.885 ; TG68:m68k|TG68_fast:TG68_fast_inst|TG68_PC[23] ; dataController_top:dc0|scc:s|latch_open_a ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; -0.002     ; 11.689     ;
; 50.022 ; TG68:m68k|TG68_fast:TG68_fast_inst|TG68_PC[20] ; dataController_top:dc0|scc:s|ex_irq_ip_a  ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; -0.007     ; 11.547     ;
; 50.022 ; TG68:m68k|TG68_fast:TG68_fast_inst|TG68_PC[20] ; dataController_top:dc0|scc:s|dcd_latch_a  ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; -0.007     ; 11.547     ;
; 50.022 ; TG68:m68k|TG68_fast:TG68_fast_inst|TG68_PC[20] ; dataController_top:dc0|scc:s|wr15_a[3]    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; -0.007     ; 11.547     ;
; 50.022 ; TG68:m68k|TG68_fast:TG68_fast_inst|TG68_PC[20] ; dataController_top:dc0|scc:s|latch_open_a ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; -0.007     ; 11.547     ;
; 50.276 ; TG68:m68k|TG68_fast:TG68_fast_inst|TG68_PC[23] ; dataController_top:dc0|scc:s|ex_irq_ip_b  ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; 0.024      ; 11.324     ;
; 50.276 ; TG68:m68k|TG68_fast:TG68_fast_inst|TG68_PC[23] ; dataController_top:dc0|scc:s|dcd_latch_b  ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; 0.024      ; 11.324     ;
; 50.276 ; TG68:m68k|TG68_fast:TG68_fast_inst|TG68_PC[23] ; dataController_top:dc0|scc:s|latch_open_b ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; 0.024      ; 11.324     ;
; 50.329 ; TG68:m68k|TG68_fast:TG68_fast_inst|memaddr[20] ; dataController_top:dc0|scc:s|rindex[3]    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; 0.004      ; 11.251     ;
; 50.329 ; TG68:m68k|TG68_fast:TG68_fast_inst|memaddr[20] ; dataController_top:dc0|scc:s|rindex[1]    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; 0.004      ; 11.251     ;
; 50.329 ; TG68:m68k|TG68_fast:TG68_fast_inst|memaddr[20] ; dataController_top:dc0|scc:s|rindex[2]    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; 0.004      ; 11.251     ;
; 50.329 ; TG68:m68k|TG68_fast:TG68_fast_inst|memaddr[20] ; dataController_top:dc0|scc:s|rindex[0]    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; 0.004      ; 11.251     ;
; 50.329 ; TG68:m68k|TG68_fast:TG68_fast_inst|TG68_PC[23] ; dataController_top:dc0|scc:s|wr15_b[3]    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; 0.024      ; 11.271     ;
; 50.329 ; TG68:m68k|TG68_fast:TG68_fast_inst|TG68_PC[23] ; dataController_top:dc0|scc:s|wr15_b[1]    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; 0.024      ; 11.271     ;
; 50.329 ; TG68:m68k|TG68_fast:TG68_fast_inst|TG68_PC[23] ; dataController_top:dc0|scc:s|wr15_a[1]    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; 0.024      ; 11.271     ;
; 50.329 ; TG68:m68k|TG68_fast:TG68_fast_inst|TG68_PC[23] ; dataController_top:dc0|scc:s|wr15_b[7]    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; 0.024      ; 11.271     ;
; 50.329 ; TG68:m68k|TG68_fast:TG68_fast_inst|TG68_PC[23] ; dataController_top:dc0|scc:s|wr15_a[4]    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; 0.024      ; 11.271     ;
; 50.329 ; TG68:m68k|TG68_fast:TG68_fast_inst|TG68_PC[23] ; dataController_top:dc0|scc:s|wr15_b[4]    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; 0.024      ; 11.271     ;
; 50.329 ; TG68:m68k|TG68_fast:TG68_fast_inst|TG68_PC[23] ; dataController_top:dc0|scc:s|wr15_a[7]    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; 0.024      ; 11.271     ;
; 50.329 ; TG68:m68k|TG68_fast:TG68_fast_inst|TG68_PC[23] ; dataController_top:dc0|scc:s|wr15_b[5]    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; 0.024      ; 11.271     ;
; 50.329 ; TG68:m68k|TG68_fast:TG68_fast_inst|TG68_PC[23] ; dataController_top:dc0|scc:s|wr15_a[5]    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; 0.024      ; 11.271     ;
; 50.329 ; TG68:m68k|TG68_fast:TG68_fast_inst|TG68_PC[23] ; dataController_top:dc0|scc:s|wr15_a[6]    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; 0.024      ; 11.271     ;
; 50.329 ; TG68:m68k|TG68_fast:TG68_fast_inst|TG68_PC[23] ; dataController_top:dc0|scc:s|wr15_b[6]    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; 0.024      ; 11.271     ;
; 50.413 ; TG68:m68k|TG68_fast:TG68_fast_inst|TG68_PC[20] ; dataController_top:dc0|scc:s|ex_irq_ip_b  ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; 0.019      ; 11.182     ;
; 50.413 ; TG68:m68k|TG68_fast:TG68_fast_inst|TG68_PC[20] ; dataController_top:dc0|scc:s|dcd_latch_b  ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; 0.019      ; 11.182     ;
; 50.413 ; TG68:m68k|TG68_fast:TG68_fast_inst|TG68_PC[20] ; dataController_top:dc0|scc:s|latch_open_b ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; 0.019      ; 11.182     ;
; 50.466 ; TG68:m68k|TG68_fast:TG68_fast_inst|TG68_PC[20] ; dataController_top:dc0|scc:s|wr15_b[3]    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; 0.019      ; 11.129     ;
; 50.466 ; TG68:m68k|TG68_fast:TG68_fast_inst|TG68_PC[20] ; dataController_top:dc0|scc:s|wr15_b[1]    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; 0.019      ; 11.129     ;
; 50.466 ; TG68:m68k|TG68_fast:TG68_fast_inst|TG68_PC[20] ; dataController_top:dc0|scc:s|wr15_a[1]    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; 0.019      ; 11.129     ;
; 50.466 ; TG68:m68k|TG68_fast:TG68_fast_inst|TG68_PC[20] ; dataController_top:dc0|scc:s|wr15_b[7]    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; 0.019      ; 11.129     ;
; 50.466 ; TG68:m68k|TG68_fast:TG68_fast_inst|TG68_PC[20] ; dataController_top:dc0|scc:s|wr15_a[4]    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; 0.019      ; 11.129     ;
; 50.466 ; TG68:m68k|TG68_fast:TG68_fast_inst|TG68_PC[20] ; dataController_top:dc0|scc:s|wr15_b[4]    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; 0.019      ; 11.129     ;
; 50.466 ; TG68:m68k|TG68_fast:TG68_fast_inst|TG68_PC[20] ; dataController_top:dc0|scc:s|wr15_a[7]    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; 0.019      ; 11.129     ;
; 50.466 ; TG68:m68k|TG68_fast:TG68_fast_inst|TG68_PC[20] ; dataController_top:dc0|scc:s|wr15_b[5]    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; 0.019      ; 11.129     ;
; 50.466 ; TG68:m68k|TG68_fast:TG68_fast_inst|TG68_PC[20] ; dataController_top:dc0|scc:s|wr15_a[5]    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; 0.019      ; 11.129     ;
; 50.466 ; TG68:m68k|TG68_fast:TG68_fast_inst|TG68_PC[20] ; dataController_top:dc0|scc:s|wr15_a[6]    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; 0.019      ; 11.129     ;
; 50.466 ; TG68:m68k|TG68_fast:TG68_fast_inst|TG68_PC[20] ; dataController_top:dc0|scc:s|wr15_b[6]    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; 0.019      ; 11.129     ;
; 50.481 ; TG68:m68k|TG68_fast:TG68_fast_inst|memaddr[23] ; dataController_top:dc0|scc:s|rindex[3]    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; 0.014      ; 11.109     ;
; 50.481 ; TG68:m68k|TG68_fast:TG68_fast_inst|memaddr[23] ; dataController_top:dc0|scc:s|rindex[1]    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; 0.014      ; 11.109     ;
; 50.481 ; TG68:m68k|TG68_fast:TG68_fast_inst|memaddr[23] ; dataController_top:dc0|scc:s|rindex[2]    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; 0.014      ; 11.109     ;
; 50.481 ; TG68:m68k|TG68_fast:TG68_fast_inst|memaddr[23] ; dataController_top:dc0|scc:s|rindex[0]    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; 0.014      ; 11.109     ;
; 51.194 ; TG68:m68k|TG68_fast:TG68_fast_inst|state[0]    ; dataController_top:dc0|scc:s|ex_irq_ip_a  ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; 0.001      ; 10.383     ;
; 51.194 ; TG68:m68k|TG68_fast:TG68_fast_inst|state[0]    ; dataController_top:dc0|scc:s|dcd_latch_a  ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; 0.001      ; 10.383     ;
; 51.194 ; TG68:m68k|TG68_fast:TG68_fast_inst|state[0]    ; dataController_top:dc0|scc:s|wr15_a[3]    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; 0.001      ; 10.383     ;
; 51.194 ; TG68:m68k|TG68_fast:TG68_fast_inst|state[0]    ; dataController_top:dc0|scc:s|latch_open_a ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; 0.001      ; 10.383     ;
; 51.219 ; TG68:m68k|TG68_fast:TG68_fast_inst|TG68_PC[23] ; dataController_top:dc0|scc:s|rindex[3]    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; 0.010      ; 10.367     ;
; 51.219 ; TG68:m68k|TG68_fast:TG68_fast_inst|TG68_PC[23] ; dataController_top:dc0|scc:s|rindex[1]    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; 0.010      ; 10.367     ;
; 51.219 ; TG68:m68k|TG68_fast:TG68_fast_inst|TG68_PC[23] ; dataController_top:dc0|scc:s|rindex[2]    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; 0.010      ; 10.367     ;
; 51.219 ; TG68:m68k|TG68_fast:TG68_fast_inst|TG68_PC[23] ; dataController_top:dc0|scc:s|rindex[0]    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; 0.010      ; 10.367     ;
; 51.356 ; TG68:m68k|TG68_fast:TG68_fast_inst|TG68_PC[20] ; dataController_top:dc0|scc:s|rindex[3]    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; 0.005      ; 10.225     ;
; 51.356 ; TG68:m68k|TG68_fast:TG68_fast_inst|TG68_PC[20] ; dataController_top:dc0|scc:s|rindex[1]    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; 0.005      ; 10.225     ;
; 51.356 ; TG68:m68k|TG68_fast:TG68_fast_inst|TG68_PC[20] ; dataController_top:dc0|scc:s|rindex[2]    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; 0.005      ; 10.225     ;
; 51.356 ; TG68:m68k|TG68_fast:TG68_fast_inst|TG68_PC[20] ; dataController_top:dc0|scc:s|rindex[0]    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; 0.005      ; 10.225     ;
; 51.399 ; TG68:m68k|TG68_fast:TG68_fast_inst|state[1]    ; dataController_top:dc0|scc:s|ex_irq_ip_a  ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; 0.001      ; 10.178     ;
; 51.399 ; TG68:m68k|TG68_fast:TG68_fast_inst|state[1]    ; dataController_top:dc0|scc:s|dcd_latch_a  ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; 0.001      ; 10.178     ;
; 51.399 ; TG68:m68k|TG68_fast:TG68_fast_inst|state[1]    ; dataController_top:dc0|scc:s|wr15_a[3]    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; 0.001      ; 10.178     ;
; 51.399 ; TG68:m68k|TG68_fast:TG68_fast_inst|state[1]    ; dataController_top:dc0|scc:s|latch_open_a ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; 0.001      ; 10.178     ;
; 51.526 ; TG68:m68k|TG68_fast:TG68_fast_inst|memaddr[22] ; dataController_top:dc0|scc:s|ex_irq_ip_a  ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; -0.004     ; 10.046     ;
; 51.526 ; TG68:m68k|TG68_fast:TG68_fast_inst|memaddr[22] ; dataController_top:dc0|scc:s|dcd_latch_a  ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; -0.004     ; 10.046     ;
; 51.526 ; TG68:m68k|TG68_fast:TG68_fast_inst|memaddr[22] ; dataController_top:dc0|scc:s|wr15_a[3]    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; -0.004     ; 10.046     ;
; 51.526 ; TG68:m68k|TG68_fast:TG68_fast_inst|memaddr[22] ; dataController_top:dc0|scc:s|latch_open_a ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; -0.004     ; 10.046     ;
+--------+------------------------------------------------+-------------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'dataController_top:dc0|clkPhase[1]'                                                                                                                                                             ;
+-------+----------------------------------------+--------------------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                          ; Launch Clock                       ; Latch Clock                        ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+--------------------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; 4.138 ; dataController_top:dc0|scc:s|rindex[2] ; dataController_top:dc0|scc:s|rindex[3]           ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.000      ; 4.424      ;
; 4.138 ; dataController_top:dc0|scc:s|rindex[2] ; dataController_top:dc0|scc:s|rindex[1]           ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.000      ; 4.424      ;
; 4.138 ; dataController_top:dc0|scc:s|rindex[2] ; dataController_top:dc0|scc:s|rindex[2]           ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.000      ; 4.424      ;
; 4.138 ; dataController_top:dc0|scc:s|rindex[2] ; dataController_top:dc0|scc:s|rindex[0]           ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.000      ; 4.424      ;
; 4.288 ; dataController_top:dc0|scc:s|rindex[0] ; dataController_top:dc0|scc:s|rindex[3]           ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.000      ; 4.574      ;
; 4.288 ; dataController_top:dc0|scc:s|rindex[0] ; dataController_top:dc0|scc:s|rindex[1]           ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.000      ; 4.574      ;
; 4.288 ; dataController_top:dc0|scc:s|rindex[0] ; dataController_top:dc0|scc:s|rindex[2]           ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.000      ; 4.574      ;
; 4.288 ; dataController_top:dc0|scc:s|rindex[0] ; dataController_top:dc0|scc:s|rindex[0]           ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.000      ; 4.574      ;
; 4.473 ; dataController_top:dc0|scc:s|rindex[3] ; dataController_top:dc0|scc:s|rindex[3]           ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.000      ; 4.759      ;
; 4.473 ; dataController_top:dc0|scc:s|rindex[3] ; dataController_top:dc0|scc:s|rindex[1]           ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.000      ; 4.759      ;
; 4.473 ; dataController_top:dc0|scc:s|rindex[3] ; dataController_top:dc0|scc:s|rindex[2]           ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.000      ; 4.759      ;
; 4.473 ; dataController_top:dc0|scc:s|rindex[3] ; dataController_top:dc0|scc:s|rindex[0]           ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.000      ; 4.759      ;
; 4.639 ; dataController_top:dc0|scc:s|rindex[1] ; dataController_top:dc0|scc:s|rindex[3]           ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.000      ; 4.925      ;
; 4.639 ; dataController_top:dc0|scc:s|rindex[1] ; dataController_top:dc0|scc:s|rindex[1]           ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.000      ; 4.925      ;
; 4.639 ; dataController_top:dc0|scc:s|rindex[1] ; dataController_top:dc0|scc:s|rindex[2]           ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.000      ; 4.925      ;
; 4.639 ; dataController_top:dc0|scc:s|rindex[1] ; dataController_top:dc0|scc:s|rindex[0]           ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.000      ; 4.925      ;
; 5.028 ; dataController_top:dc0|scc:s|rindex[2] ; dataController_top:dc0|scc:s|wr15_b[3]           ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.014      ; 5.328      ;
; 5.028 ; dataController_top:dc0|scc:s|rindex[2] ; dataController_top:dc0|scc:s|wr15_b[1]           ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.014      ; 5.328      ;
; 5.028 ; dataController_top:dc0|scc:s|rindex[2] ; dataController_top:dc0|scc:s|wr15_a[1]           ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.014      ; 5.328      ;
; 5.028 ; dataController_top:dc0|scc:s|rindex[2] ; dataController_top:dc0|scc:s|wr15_b[7]           ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.014      ; 5.328      ;
; 5.028 ; dataController_top:dc0|scc:s|rindex[2] ; dataController_top:dc0|scc:s|wr15_a[4]           ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.014      ; 5.328      ;
; 5.028 ; dataController_top:dc0|scc:s|rindex[2] ; dataController_top:dc0|scc:s|wr15_b[4]           ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.014      ; 5.328      ;
; 5.028 ; dataController_top:dc0|scc:s|rindex[2] ; dataController_top:dc0|scc:s|wr15_a[7]           ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.014      ; 5.328      ;
; 5.028 ; dataController_top:dc0|scc:s|rindex[2] ; dataController_top:dc0|scc:s|wr15_b[5]           ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.014      ; 5.328      ;
; 5.028 ; dataController_top:dc0|scc:s|rindex[2] ; dataController_top:dc0|scc:s|wr15_a[5]           ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.014      ; 5.328      ;
; 5.028 ; dataController_top:dc0|scc:s|rindex[2] ; dataController_top:dc0|scc:s|wr15_a[6]           ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.014      ; 5.328      ;
; 5.028 ; dataController_top:dc0|scc:s|rindex[2] ; dataController_top:dc0|scc:s|wr15_b[6]           ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.014      ; 5.328      ;
; 5.081 ; dataController_top:dc0|scc:s|rindex[2] ; dataController_top:dc0|scc:s|ex_irq_ip_b         ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.014      ; 5.381      ;
; 5.081 ; dataController_top:dc0|scc:s|rindex[2] ; dataController_top:dc0|scc:s|dcd_latch_b         ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.014      ; 5.381      ;
; 5.081 ; dataController_top:dc0|scc:s|rindex[2] ; dataController_top:dc0|scc:s|latch_open_b        ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.014      ; 5.381      ;
; 5.178 ; dataController_top:dc0|scc:s|rindex[0] ; dataController_top:dc0|scc:s|wr15_b[3]           ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.014      ; 5.478      ;
; 5.178 ; dataController_top:dc0|scc:s|rindex[0] ; dataController_top:dc0|scc:s|wr15_b[1]           ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.014      ; 5.478      ;
; 5.178 ; dataController_top:dc0|scc:s|rindex[0] ; dataController_top:dc0|scc:s|wr15_a[1]           ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.014      ; 5.478      ;
; 5.178 ; dataController_top:dc0|scc:s|rindex[0] ; dataController_top:dc0|scc:s|wr15_b[7]           ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.014      ; 5.478      ;
; 5.178 ; dataController_top:dc0|scc:s|rindex[0] ; dataController_top:dc0|scc:s|wr15_a[4]           ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.014      ; 5.478      ;
; 5.178 ; dataController_top:dc0|scc:s|rindex[0] ; dataController_top:dc0|scc:s|wr15_b[4]           ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.014      ; 5.478      ;
; 5.178 ; dataController_top:dc0|scc:s|rindex[0] ; dataController_top:dc0|scc:s|wr15_a[7]           ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.014      ; 5.478      ;
; 5.178 ; dataController_top:dc0|scc:s|rindex[0] ; dataController_top:dc0|scc:s|wr15_b[5]           ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.014      ; 5.478      ;
; 5.178 ; dataController_top:dc0|scc:s|rindex[0] ; dataController_top:dc0|scc:s|wr15_a[5]           ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.014      ; 5.478      ;
; 5.178 ; dataController_top:dc0|scc:s|rindex[0] ; dataController_top:dc0|scc:s|wr15_a[6]           ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.014      ; 5.478      ;
; 5.178 ; dataController_top:dc0|scc:s|rindex[0] ; dataController_top:dc0|scc:s|wr15_b[6]           ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.014      ; 5.478      ;
; 5.231 ; dataController_top:dc0|scc:s|rindex[0] ; dataController_top:dc0|scc:s|ex_irq_ip_b         ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.014      ; 5.531      ;
; 5.231 ; dataController_top:dc0|scc:s|rindex[0] ; dataController_top:dc0|scc:s|dcd_latch_b         ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.014      ; 5.531      ;
; 5.231 ; dataController_top:dc0|scc:s|rindex[0] ; dataController_top:dc0|scc:s|latch_open_b        ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.014      ; 5.531      ;
; 5.363 ; dataController_top:dc0|scc:s|rindex[3] ; dataController_top:dc0|scc:s|wr15_b[3]           ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.014      ; 5.663      ;
; 5.363 ; dataController_top:dc0|scc:s|rindex[3] ; dataController_top:dc0|scc:s|wr15_b[1]           ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.014      ; 5.663      ;
; 5.363 ; dataController_top:dc0|scc:s|rindex[3] ; dataController_top:dc0|scc:s|wr15_a[1]           ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.014      ; 5.663      ;
; 5.363 ; dataController_top:dc0|scc:s|rindex[3] ; dataController_top:dc0|scc:s|wr15_b[7]           ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.014      ; 5.663      ;
; 5.363 ; dataController_top:dc0|scc:s|rindex[3] ; dataController_top:dc0|scc:s|wr15_a[4]           ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.014      ; 5.663      ;
; 5.363 ; dataController_top:dc0|scc:s|rindex[3] ; dataController_top:dc0|scc:s|wr15_b[4]           ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.014      ; 5.663      ;
; 5.363 ; dataController_top:dc0|scc:s|rindex[3] ; dataController_top:dc0|scc:s|wr15_a[7]           ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.014      ; 5.663      ;
; 5.363 ; dataController_top:dc0|scc:s|rindex[3] ; dataController_top:dc0|scc:s|wr15_b[5]           ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.014      ; 5.663      ;
; 5.363 ; dataController_top:dc0|scc:s|rindex[3] ; dataController_top:dc0|scc:s|wr15_a[5]           ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.014      ; 5.663      ;
; 5.363 ; dataController_top:dc0|scc:s|rindex[3] ; dataController_top:dc0|scc:s|wr15_a[6]           ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.014      ; 5.663      ;
; 5.363 ; dataController_top:dc0|scc:s|rindex[3] ; dataController_top:dc0|scc:s|wr15_b[6]           ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.014      ; 5.663      ;
; 5.416 ; dataController_top:dc0|scc:s|rindex[3] ; dataController_top:dc0|scc:s|ex_irq_ip_b         ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.014      ; 5.716      ;
; 5.416 ; dataController_top:dc0|scc:s|rindex[3] ; dataController_top:dc0|scc:s|dcd_latch_b         ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.014      ; 5.716      ;
; 5.416 ; dataController_top:dc0|scc:s|rindex[3] ; dataController_top:dc0|scc:s|latch_open_b        ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.014      ; 5.716      ;
; 5.472 ; dataController_top:dc0|scc:s|rindex[2] ; dataController_top:dc0|scc:s|ex_irq_ip_a         ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; -0.012     ; 5.746      ;
; 5.472 ; dataController_top:dc0|scc:s|rindex[2] ; dataController_top:dc0|scc:s|dcd_latch_a         ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; -0.012     ; 5.746      ;
; 5.472 ; dataController_top:dc0|scc:s|rindex[2] ; dataController_top:dc0|scc:s|wr15_a[3]           ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; -0.012     ; 5.746      ;
; 5.472 ; dataController_top:dc0|scc:s|rindex[2] ; dataController_top:dc0|scc:s|latch_open_a        ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; -0.012     ; 5.746      ;
; 5.483 ; TG68:m68k|rw_s                         ; dataController_top:dc0|scc:s|rindex[3]           ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.023      ; 5.792      ;
; 5.483 ; TG68:m68k|rw_s                         ; dataController_top:dc0|scc:s|rindex[1]           ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.023      ; 5.792      ;
; 5.483 ; TG68:m68k|rw_s                         ; dataController_top:dc0|scc:s|rindex[2]           ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.023      ; 5.792      ;
; 5.483 ; TG68:m68k|rw_s                         ; dataController_top:dc0|scc:s|rindex[0]           ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.023      ; 5.792      ;
; 5.529 ; dataController_top:dc0|scc:s|rindex[1] ; dataController_top:dc0|scc:s|wr15_b[3]           ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.014      ; 5.829      ;
; 5.529 ; dataController_top:dc0|scc:s|rindex[1] ; dataController_top:dc0|scc:s|wr15_b[1]           ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.014      ; 5.829      ;
; 5.529 ; dataController_top:dc0|scc:s|rindex[1] ; dataController_top:dc0|scc:s|wr15_a[1]           ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.014      ; 5.829      ;
; 5.529 ; dataController_top:dc0|scc:s|rindex[1] ; dataController_top:dc0|scc:s|wr15_b[7]           ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.014      ; 5.829      ;
; 5.529 ; dataController_top:dc0|scc:s|rindex[1] ; dataController_top:dc0|scc:s|wr15_a[4]           ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.014      ; 5.829      ;
; 5.529 ; dataController_top:dc0|scc:s|rindex[1] ; dataController_top:dc0|scc:s|wr15_b[4]           ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.014      ; 5.829      ;
; 5.529 ; dataController_top:dc0|scc:s|rindex[1] ; dataController_top:dc0|scc:s|wr15_a[7]           ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.014      ; 5.829      ;
; 5.529 ; dataController_top:dc0|scc:s|rindex[1] ; dataController_top:dc0|scc:s|wr15_b[5]           ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.014      ; 5.829      ;
; 5.529 ; dataController_top:dc0|scc:s|rindex[1] ; dataController_top:dc0|scc:s|wr15_a[5]           ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.014      ; 5.829      ;
; 5.529 ; dataController_top:dc0|scc:s|rindex[1] ; dataController_top:dc0|scc:s|wr15_a[6]           ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.014      ; 5.829      ;
; 5.529 ; dataController_top:dc0|scc:s|rindex[1] ; dataController_top:dc0|scc:s|wr15_b[6]           ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.014      ; 5.829      ;
; 5.582 ; dataController_top:dc0|scc:s|rindex[1] ; dataController_top:dc0|scc:s|ex_irq_ip_b         ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.014      ; 5.882      ;
; 5.582 ; dataController_top:dc0|scc:s|rindex[1] ; dataController_top:dc0|scc:s|dcd_latch_b         ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.014      ; 5.882      ;
; 5.582 ; dataController_top:dc0|scc:s|rindex[1] ; dataController_top:dc0|scc:s|latch_open_b        ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.014      ; 5.882      ;
; 5.622 ; dataController_top:dc0|scc:s|rindex[0] ; dataController_top:dc0|scc:s|ex_irq_ip_a         ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; -0.012     ; 5.896      ;
; 5.622 ; dataController_top:dc0|scc:s|rindex[0] ; dataController_top:dc0|scc:s|dcd_latch_a         ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; -0.012     ; 5.896      ;
; 5.622 ; dataController_top:dc0|scc:s|rindex[0] ; dataController_top:dc0|scc:s|wr15_a[3]           ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; -0.012     ; 5.896      ;
; 5.622 ; dataController_top:dc0|scc:s|rindex[0] ; dataController_top:dc0|scc:s|latch_open_a        ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; -0.012     ; 5.896      ;
; 5.654 ; dataController_top:dc0|resetDelay[10]  ; dataController_top:dc0|iwm:i|ca1                 ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; -0.011     ; 5.929      ;
; 5.654 ; dataController_top:dc0|resetDelay[10]  ; dataController_top:dc0|iwm:i|ca0                 ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; -0.011     ; 5.929      ;
; 5.654 ; dataController_top:dc0|resetDelay[10]  ; dataController_top:dc0|iwm:i|ca2                 ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; -0.003     ; 5.937      ;
; 5.654 ; dataController_top:dc0|resetDelay[10]  ; dataController_top:dc0|iwm:i|lstrb               ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; -0.009     ; 5.931      ;
; 5.654 ; dataController_top:dc0|resetDelay[10]  ; dataController_top:dc0|iwm:i|diskEnableInt       ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; -0.005     ; 5.935      ;
; 5.654 ; dataController_top:dc0|resetDelay[10]  ; dataController_top:dc0|via:v|viaADataOut[5]      ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; -0.018     ; 5.922      ;
; 5.654 ; dataController_top:dc0|resetDelay[10]  ; dataController_top:dc0|iwm:i|selectExternalDrive ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; -0.011     ; 5.929      ;
; 5.654 ; dataController_top:dc0|resetDelay[10]  ; TG68:m68k|lds_s                                  ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; -0.013     ; 5.927      ;
; 5.654 ; dataController_top:dc0|resetDelay[10]  ; TG68:m68k|rw_s                                   ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; -0.023     ; 5.917      ;
; 5.654 ; dataController_top:dc0|resetDelay[10]  ; TG68:m68k|as_s                                   ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; -0.023     ; 5.917      ;
; 5.654 ; dataController_top:dc0|resetDelay[10]  ; TG68:m68k|uds_s                                  ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; -0.013     ; 5.927      ;
; 5.654 ; dataController_top:dc0|resetDelay[10]  ; TG68:m68k|S_state[0]                             ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; -0.023     ; 5.917      ;
; 5.654 ; dataController_top:dc0|resetDelay[10]  ; TG68:m68k|S_state[1]                             ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; -0.023     ; 5.917      ;
; 5.654 ; dataController_top:dc0|resetDelay[10]  ; dataController_top:dc0|via:v|viaTimer2Count[1]   ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; -0.013     ; 5.927      ;
; 5.654 ; dataController_top:dc0|resetDelay[10]  ; dataController_top:dc0|via:v|viaTimer2Count[9]   ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; -0.013     ; 5.927      ;
; 5.654 ; dataController_top:dc0|resetDelay[10]  ; dataController_top:dc0|via:v|viaADataOut[1]      ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; -0.018     ; 5.922      ;
+-------+----------------------------------------+--------------------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk50'                                                                            ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                            ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------+
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clk50 ; Rise       ; clk50|combout                     ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clk50 ; Rise       ; clk50|combout                     ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clk50 ; Rise       ; cs0|altpll_component|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clk50 ; Rise       ; cs0|altpll_component|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clk50 ; Rise       ; cs0|altpll_component|pll|inclk[0] ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clk50 ; Rise       ; cs0|altpll_component|pll|inclk[0] ;
; 17.369 ; 20.000       ; 2.631          ; Port Rate        ; clk50 ; Rise       ; clk50                             ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clock325MHz:cs0|altpll:altpll_component|_clk0'                                                                                                   ;
+--------+--------------+----------------+------------------+-----------------------------------------------+------------+----------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                         ; Clock Edge ; Target                                                   ;
+--------+--------------+----------------+------------------+-----------------------------------------------+------------+----------------------------------------------------------+
; 14.273 ; 15.384       ; 1.111          ; High Pulse Width ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; Rise       ; dataController_top:dc0|clkPhase[0]                       ;
; 14.273 ; 15.384       ; 1.111          ; High Pulse Width ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; Rise       ; dataController_top:dc0|clkPhase[1]                       ;
; 14.273 ; 15.384       ; 1.111          ; High Pulse Width ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; Rise       ; dataController_top:dc0|videoShifter:vs|shiftRegister[0]  ;
; 14.273 ; 15.384       ; 1.111          ; High Pulse Width ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; Rise       ; dataController_top:dc0|videoShifter:vs|shiftRegister[10] ;
; 14.273 ; 15.384       ; 1.111          ; High Pulse Width ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; Rise       ; dataController_top:dc0|videoShifter:vs|shiftRegister[11] ;
; 14.273 ; 15.384       ; 1.111          ; High Pulse Width ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; Rise       ; dataController_top:dc0|videoShifter:vs|shiftRegister[12] ;
; 14.273 ; 15.384       ; 1.111          ; High Pulse Width ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; Rise       ; dataController_top:dc0|videoShifter:vs|shiftRegister[13] ;
; 14.273 ; 15.384       ; 1.111          ; High Pulse Width ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; Rise       ; dataController_top:dc0|videoShifter:vs|shiftRegister[14] ;
; 14.273 ; 15.384       ; 1.111          ; High Pulse Width ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; Rise       ; dataController_top:dc0|videoShifter:vs|shiftRegister[15] ;
; 14.273 ; 15.384       ; 1.111          ; High Pulse Width ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; Rise       ; dataController_top:dc0|videoShifter:vs|shiftRegister[1]  ;
; 14.273 ; 15.384       ; 1.111          ; High Pulse Width ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; Rise       ; dataController_top:dc0|videoShifter:vs|shiftRegister[2]  ;
; 14.273 ; 15.384       ; 1.111          ; High Pulse Width ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; Rise       ; dataController_top:dc0|videoShifter:vs|shiftRegister[3]  ;
; 14.273 ; 15.384       ; 1.111          ; High Pulse Width ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; Rise       ; dataController_top:dc0|videoShifter:vs|shiftRegister[4]  ;
; 14.273 ; 15.384       ; 1.111          ; High Pulse Width ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; Rise       ; dataController_top:dc0|videoShifter:vs|shiftRegister[5]  ;
; 14.273 ; 15.384       ; 1.111          ; High Pulse Width ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; Rise       ; dataController_top:dc0|videoShifter:vs|shiftRegister[6]  ;
; 14.273 ; 15.384       ; 1.111          ; High Pulse Width ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; Rise       ; dataController_top:dc0|videoShifter:vs|shiftRegister[7]  ;
; 14.273 ; 15.384       ; 1.111          ; High Pulse Width ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; Rise       ; dataController_top:dc0|videoShifter:vs|shiftRegister[8]  ;
; 14.273 ; 15.384       ; 1.111          ; High Pulse Width ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; Rise       ; dataController_top:dc0|videoShifter:vs|shiftRegister[9]  ;
; 14.274 ; 15.385       ; 1.111          ; Low Pulse Width  ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; Rise       ; dataController_top:dc0|clkPhase[0]                       ;
; 14.274 ; 15.385       ; 1.111          ; Low Pulse Width  ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; Rise       ; dataController_top:dc0|clkPhase[1]                       ;
; 14.274 ; 15.385       ; 1.111          ; Low Pulse Width  ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; Rise       ; dataController_top:dc0|videoShifter:vs|shiftRegister[0]  ;
; 14.274 ; 15.385       ; 1.111          ; Low Pulse Width  ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; Rise       ; dataController_top:dc0|videoShifter:vs|shiftRegister[10] ;
; 14.274 ; 15.385       ; 1.111          ; Low Pulse Width  ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; Rise       ; dataController_top:dc0|videoShifter:vs|shiftRegister[11] ;
; 14.274 ; 15.385       ; 1.111          ; Low Pulse Width  ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; Rise       ; dataController_top:dc0|videoShifter:vs|shiftRegister[12] ;
; 14.274 ; 15.385       ; 1.111          ; Low Pulse Width  ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; Rise       ; dataController_top:dc0|videoShifter:vs|shiftRegister[13] ;
; 14.274 ; 15.385       ; 1.111          ; Low Pulse Width  ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; Rise       ; dataController_top:dc0|videoShifter:vs|shiftRegister[14] ;
; 14.274 ; 15.385       ; 1.111          ; Low Pulse Width  ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; Rise       ; dataController_top:dc0|videoShifter:vs|shiftRegister[15] ;
; 14.274 ; 15.385       ; 1.111          ; Low Pulse Width  ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; Rise       ; dataController_top:dc0|videoShifter:vs|shiftRegister[1]  ;
; 14.274 ; 15.385       ; 1.111          ; Low Pulse Width  ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; Rise       ; dataController_top:dc0|videoShifter:vs|shiftRegister[2]  ;
; 14.274 ; 15.385       ; 1.111          ; Low Pulse Width  ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; Rise       ; dataController_top:dc0|videoShifter:vs|shiftRegister[3]  ;
; 14.274 ; 15.385       ; 1.111          ; Low Pulse Width  ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; Rise       ; dataController_top:dc0|videoShifter:vs|shiftRegister[4]  ;
; 14.274 ; 15.385       ; 1.111          ; Low Pulse Width  ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; Rise       ; dataController_top:dc0|videoShifter:vs|shiftRegister[5]  ;
; 14.274 ; 15.385       ; 1.111          ; Low Pulse Width  ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; Rise       ; dataController_top:dc0|videoShifter:vs|shiftRegister[6]  ;
; 14.274 ; 15.385       ; 1.111          ; Low Pulse Width  ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; Rise       ; dataController_top:dc0|videoShifter:vs|shiftRegister[7]  ;
; 14.274 ; 15.385       ; 1.111          ; Low Pulse Width  ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; Rise       ; dataController_top:dc0|videoShifter:vs|shiftRegister[8]  ;
; 14.274 ; 15.385       ; 1.111          ; Low Pulse Width  ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; Rise       ; dataController_top:dc0|videoShifter:vs|shiftRegister[9]  ;
; 15.384 ; 15.384       ; 0.000          ; High Pulse Width ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; Rise       ; cs0|altpll_component|_clk0~clkctrl|inclk[0]              ;
; 15.384 ; 15.384       ; 0.000          ; High Pulse Width ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; Rise       ; cs0|altpll_component|_clk0~clkctrl|outclk                ;
; 15.384 ; 15.384       ; 0.000          ; High Pulse Width ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; Rise       ; dc0|clkPhase[0]|clk                                      ;
; 15.384 ; 15.384       ; 0.000          ; High Pulse Width ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; Rise       ; dc0|clkPhase[1]|clk                                      ;
; 15.384 ; 15.384       ; 0.000          ; High Pulse Width ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; Rise       ; dc0|vs|shiftRegister[0]|clk                              ;
; 15.384 ; 15.384       ; 0.000          ; High Pulse Width ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; Rise       ; dc0|vs|shiftRegister[10]|clk                             ;
; 15.384 ; 15.384       ; 0.000          ; High Pulse Width ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; Rise       ; dc0|vs|shiftRegister[11]|clk                             ;
; 15.384 ; 15.384       ; 0.000          ; High Pulse Width ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; Rise       ; dc0|vs|shiftRegister[12]|clk                             ;
; 15.384 ; 15.384       ; 0.000          ; High Pulse Width ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; Rise       ; dc0|vs|shiftRegister[13]|clk                             ;
; 15.384 ; 15.384       ; 0.000          ; High Pulse Width ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; Rise       ; dc0|vs|shiftRegister[14]|clk                             ;
; 15.384 ; 15.384       ; 0.000          ; High Pulse Width ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; Rise       ; dc0|vs|shiftRegister[15]|clk                             ;
; 15.384 ; 15.384       ; 0.000          ; High Pulse Width ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; Rise       ; dc0|vs|shiftRegister[1]|clk                              ;
; 15.384 ; 15.384       ; 0.000          ; High Pulse Width ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; Rise       ; dc0|vs|shiftRegister[2]|clk                              ;
; 15.384 ; 15.384       ; 0.000          ; High Pulse Width ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; Rise       ; dc0|vs|shiftRegister[3]|clk                              ;
; 15.384 ; 15.384       ; 0.000          ; High Pulse Width ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; Rise       ; dc0|vs|shiftRegister[4]|clk                              ;
; 15.384 ; 15.384       ; 0.000          ; High Pulse Width ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; Rise       ; dc0|vs|shiftRegister[5]|clk                              ;
; 15.384 ; 15.384       ; 0.000          ; High Pulse Width ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; Rise       ; dc0|vs|shiftRegister[6]|clk                              ;
; 15.384 ; 15.384       ; 0.000          ; High Pulse Width ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; Rise       ; dc0|vs|shiftRegister[7]|clk                              ;
; 15.384 ; 15.384       ; 0.000          ; High Pulse Width ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; Rise       ; dc0|vs|shiftRegister[8]|clk                              ;
; 15.384 ; 15.384       ; 0.000          ; High Pulse Width ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; Rise       ; dc0|vs|shiftRegister[9]|clk                              ;
; 15.385 ; 15.385       ; 0.000          ; Low Pulse Width  ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; Rise       ; cs0|altpll_component|_clk0~clkctrl|inclk[0]              ;
; 15.385 ; 15.385       ; 0.000          ; Low Pulse Width  ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; Rise       ; cs0|altpll_component|_clk0~clkctrl|outclk                ;
; 15.385 ; 15.385       ; 0.000          ; Low Pulse Width  ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; Rise       ; dc0|clkPhase[0]|clk                                      ;
; 15.385 ; 15.385       ; 0.000          ; Low Pulse Width  ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; Rise       ; dc0|clkPhase[1]|clk                                      ;
; 15.385 ; 15.385       ; 0.000          ; Low Pulse Width  ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; Rise       ; dc0|vs|shiftRegister[0]|clk                              ;
; 15.385 ; 15.385       ; 0.000          ; Low Pulse Width  ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; Rise       ; dc0|vs|shiftRegister[10]|clk                             ;
; 15.385 ; 15.385       ; 0.000          ; Low Pulse Width  ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; Rise       ; dc0|vs|shiftRegister[11]|clk                             ;
; 15.385 ; 15.385       ; 0.000          ; Low Pulse Width  ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; Rise       ; dc0|vs|shiftRegister[12]|clk                             ;
; 15.385 ; 15.385       ; 0.000          ; Low Pulse Width  ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; Rise       ; dc0|vs|shiftRegister[13]|clk                             ;
; 15.385 ; 15.385       ; 0.000          ; Low Pulse Width  ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; Rise       ; dc0|vs|shiftRegister[14]|clk                             ;
; 15.385 ; 15.385       ; 0.000          ; Low Pulse Width  ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; Rise       ; dc0|vs|shiftRegister[15]|clk                             ;
; 15.385 ; 15.385       ; 0.000          ; Low Pulse Width  ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; Rise       ; dc0|vs|shiftRegister[1]|clk                              ;
; 15.385 ; 15.385       ; 0.000          ; Low Pulse Width  ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; Rise       ; dc0|vs|shiftRegister[2]|clk                              ;
; 15.385 ; 15.385       ; 0.000          ; Low Pulse Width  ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; Rise       ; dc0|vs|shiftRegister[3]|clk                              ;
; 15.385 ; 15.385       ; 0.000          ; Low Pulse Width  ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; Rise       ; dc0|vs|shiftRegister[4]|clk                              ;
; 15.385 ; 15.385       ; 0.000          ; Low Pulse Width  ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; Rise       ; dc0|vs|shiftRegister[5]|clk                              ;
; 15.385 ; 15.385       ; 0.000          ; Low Pulse Width  ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; Rise       ; dc0|vs|shiftRegister[6]|clk                              ;
; 15.385 ; 15.385       ; 0.000          ; Low Pulse Width  ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; Rise       ; dc0|vs|shiftRegister[7]|clk                              ;
; 15.385 ; 15.385       ; 0.000          ; Low Pulse Width  ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; Rise       ; dc0|vs|shiftRegister[8]|clk                              ;
; 15.385 ; 15.385       ; 0.000          ; Low Pulse Width  ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; Rise       ; dc0|vs|shiftRegister[9]|clk                              ;
+--------+--------------+----------------+------------------+-----------------------------------------------+------------+----------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'dataController_top:dc0|clkPhase[1]'                                                                                                                                                                          ;
+--------+--------------+----------------+------------------+------------------------------------+------------+---------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                              ; Clock Edge ; Target                                                                                                                          ;
+--------+--------------+----------------+------------------+------------------------------------+------------+---------------------------------------------------------------------------------------------------------------------------------+
; 58.974 ; 61.538       ; 2.564          ; High Pulse Width ; dataController_top:dc0|clkPhase[1] ; Fall       ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_high_rtl_0|altsyncram_skd1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 58.974 ; 61.538       ; 2.564          ; Low Pulse Width  ; dataController_top:dc0|clkPhase[1] ; Fall       ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_high_rtl_0|altsyncram_skd1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 58.974 ; 61.538       ; 2.564          ; High Pulse Width ; dataController_top:dc0|clkPhase[1] ; Fall       ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_high_rtl_0|altsyncram_skd1:auto_generated|ram_block1a0~porta_address_reg1 ;
; 58.974 ; 61.538       ; 2.564          ; Low Pulse Width  ; dataController_top:dc0|clkPhase[1] ; Fall       ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_high_rtl_0|altsyncram_skd1:auto_generated|ram_block1a0~porta_address_reg1 ;
; 58.974 ; 61.538       ; 2.564          ; High Pulse Width ; dataController_top:dc0|clkPhase[1] ; Fall       ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_high_rtl_0|altsyncram_skd1:auto_generated|ram_block1a0~porta_address_reg2 ;
; 58.974 ; 61.538       ; 2.564          ; Low Pulse Width  ; dataController_top:dc0|clkPhase[1] ; Fall       ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_high_rtl_0|altsyncram_skd1:auto_generated|ram_block1a0~porta_address_reg2 ;
; 58.974 ; 61.538       ; 2.564          ; High Pulse Width ; dataController_top:dc0|clkPhase[1] ; Fall       ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_high_rtl_0|altsyncram_skd1:auto_generated|ram_block1a0~porta_address_reg3 ;
; 58.974 ; 61.538       ; 2.564          ; Low Pulse Width  ; dataController_top:dc0|clkPhase[1] ; Fall       ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_high_rtl_0|altsyncram_skd1:auto_generated|ram_block1a0~porta_address_reg3 ;
; 58.974 ; 61.538       ; 2.564          ; High Pulse Width ; dataController_top:dc0|clkPhase[1] ; Fall       ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_high_rtl_0|altsyncram_skd1:auto_generated|ram_block1a0~porta_address_reg4 ;
; 58.974 ; 61.538       ; 2.564          ; Low Pulse Width  ; dataController_top:dc0|clkPhase[1] ; Fall       ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_high_rtl_0|altsyncram_skd1:auto_generated|ram_block1a0~porta_address_reg4 ;
; 58.974 ; 61.538       ; 2.564          ; High Pulse Width ; dataController_top:dc0|clkPhase[1] ; Fall       ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_high_rtl_0|altsyncram_skd1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 58.974 ; 61.538       ; 2.564          ; Low Pulse Width  ; dataController_top:dc0|clkPhase[1] ; Fall       ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_high_rtl_0|altsyncram_skd1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 58.974 ; 61.538       ; 2.564          ; High Pulse Width ; dataController_top:dc0|clkPhase[1] ; Fall       ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_high_rtl_0|altsyncram_skd1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; 58.974 ; 61.538       ; 2.564          ; Low Pulse Width  ; dataController_top:dc0|clkPhase[1] ; Fall       ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_high_rtl_0|altsyncram_skd1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; 58.974 ; 61.538       ; 2.564          ; High Pulse Width ; dataController_top:dc0|clkPhase[1] ; Fall       ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_high_rtl_0|altsyncram_skd1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; 58.974 ; 61.538       ; 2.564          ; Low Pulse Width  ; dataController_top:dc0|clkPhase[1] ; Fall       ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_high_rtl_0|altsyncram_skd1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; 58.974 ; 61.538       ; 2.564          ; High Pulse Width ; dataController_top:dc0|clkPhase[1] ; Fall       ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_high_rtl_0|altsyncram_skd1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; 58.974 ; 61.538       ; 2.564          ; Low Pulse Width  ; dataController_top:dc0|clkPhase[1] ; Fall       ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_high_rtl_0|altsyncram_skd1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; 58.974 ; 61.538       ; 2.564          ; High Pulse Width ; dataController_top:dc0|clkPhase[1] ; Fall       ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_high_rtl_0|altsyncram_skd1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; 58.974 ; 61.538       ; 2.564          ; Low Pulse Width  ; dataController_top:dc0|clkPhase[1] ; Fall       ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_high_rtl_0|altsyncram_skd1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; 58.974 ; 61.538       ; 2.564          ; High Pulse Width ; dataController_top:dc0|clkPhase[1] ; Fall       ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_high_rtl_0|altsyncram_skd1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; 58.974 ; 61.538       ; 2.564          ; Low Pulse Width  ; dataController_top:dc0|clkPhase[1] ; Fall       ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_high_rtl_0|altsyncram_skd1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; 58.974 ; 61.538       ; 2.564          ; High Pulse Width ; dataController_top:dc0|clkPhase[1] ; Fall       ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_high_rtl_0|altsyncram_skd1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; 58.974 ; 61.538       ; 2.564          ; Low Pulse Width  ; dataController_top:dc0|clkPhase[1] ; Fall       ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_high_rtl_0|altsyncram_skd1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; 58.974 ; 61.538       ; 2.564          ; High Pulse Width ; dataController_top:dc0|clkPhase[1] ; Fall       ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_high_rtl_0|altsyncram_skd1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; 58.974 ; 61.538       ; 2.564          ; Low Pulse Width  ; dataController_top:dc0|clkPhase[1] ; Fall       ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_high_rtl_0|altsyncram_skd1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; 58.974 ; 61.538       ; 2.564          ; High Pulse Width ; dataController_top:dc0|clkPhase[1] ; Fall       ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_high_rtl_0|altsyncram_skd1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; 58.974 ; 61.538       ; 2.564          ; Low Pulse Width  ; dataController_top:dc0|clkPhase[1] ; Fall       ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_high_rtl_0|altsyncram_skd1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; 58.974 ; 61.538       ; 2.564          ; High Pulse Width ; dataController_top:dc0|clkPhase[1] ; Fall       ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_high_rtl_0|altsyncram_skd1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; 58.974 ; 61.538       ; 2.564          ; Low Pulse Width  ; dataController_top:dc0|clkPhase[1] ; Fall       ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_high_rtl_0|altsyncram_skd1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; 58.974 ; 61.538       ; 2.564          ; High Pulse Width ; dataController_top:dc0|clkPhase[1] ; Fall       ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_high_rtl_0|altsyncram_skd1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; 58.974 ; 61.538       ; 2.564          ; Low Pulse Width  ; dataController_top:dc0|clkPhase[1] ; Fall       ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_high_rtl_0|altsyncram_skd1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; 58.974 ; 61.538       ; 2.564          ; High Pulse Width ; dataController_top:dc0|clkPhase[1] ; Fall       ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_high_rtl_0|altsyncram_skd1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; 58.974 ; 61.538       ; 2.564          ; Low Pulse Width  ; dataController_top:dc0|clkPhase[1] ; Fall       ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_high_rtl_0|altsyncram_skd1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; 58.974 ; 61.538       ; 2.564          ; High Pulse Width ; dataController_top:dc0|clkPhase[1] ; Fall       ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_high_rtl_0|altsyncram_skd1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; 58.974 ; 61.538       ; 2.564          ; Low Pulse Width  ; dataController_top:dc0|clkPhase[1] ; Fall       ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_high_rtl_0|altsyncram_skd1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; 58.974 ; 61.538       ; 2.564          ; High Pulse Width ; dataController_top:dc0|clkPhase[1] ; Fall       ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_high_rtl_0|altsyncram_skd1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; 58.974 ; 61.538       ; 2.564          ; Low Pulse Width  ; dataController_top:dc0|clkPhase[1] ; Fall       ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_high_rtl_0|altsyncram_skd1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; 58.974 ; 61.538       ; 2.564          ; High Pulse Width ; dataController_top:dc0|clkPhase[1] ; Fall       ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_high_rtl_0|altsyncram_skd1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; 58.974 ; 61.538       ; 2.564          ; Low Pulse Width  ; dataController_top:dc0|clkPhase[1] ; Fall       ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_high_rtl_0|altsyncram_skd1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; 58.974 ; 61.538       ; 2.564          ; High Pulse Width ; dataController_top:dc0|clkPhase[1] ; Fall       ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_high_rtl_0|altsyncram_skd1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; 58.974 ; 61.538       ; 2.564          ; Low Pulse Width  ; dataController_top:dc0|clkPhase[1] ; Fall       ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_high_rtl_0|altsyncram_skd1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; 58.974 ; 61.538       ; 2.564          ; High Pulse Width ; dataController_top:dc0|clkPhase[1] ; Fall       ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_high_rtl_0|altsyncram_skd1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; 58.974 ; 61.538       ; 2.564          ; Low Pulse Width  ; dataController_top:dc0|clkPhase[1] ; Fall       ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_high_rtl_0|altsyncram_skd1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; 58.974 ; 61.538       ; 2.564          ; High Pulse Width ; dataController_top:dc0|clkPhase[1] ; Fall       ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_high_rtl_0|altsyncram_skd1:auto_generated|ram_block1a0~porta_we_reg       ;
; 58.974 ; 61.538       ; 2.564          ; Low Pulse Width  ; dataController_top:dc0|clkPhase[1] ; Fall       ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_high_rtl_0|altsyncram_skd1:auto_generated|ram_block1a0~porta_we_reg       ;
; 58.974 ; 61.538       ; 2.564          ; High Pulse Width ; dataController_top:dc0|clkPhase[1] ; Rise       ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_high_rtl_0|altsyncram_skd1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 58.974 ; 61.538       ; 2.564          ; Low Pulse Width  ; dataController_top:dc0|clkPhase[1] ; Rise       ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_high_rtl_0|altsyncram_skd1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 58.974 ; 61.538       ; 2.564          ; High Pulse Width ; dataController_top:dc0|clkPhase[1] ; Rise       ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_high_rtl_0|altsyncram_skd1:auto_generated|ram_block1a0~portb_address_reg1 ;
; 58.974 ; 61.538       ; 2.564          ; Low Pulse Width  ; dataController_top:dc0|clkPhase[1] ; Rise       ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_high_rtl_0|altsyncram_skd1:auto_generated|ram_block1a0~portb_address_reg1 ;
; 58.974 ; 61.538       ; 2.564          ; High Pulse Width ; dataController_top:dc0|clkPhase[1] ; Rise       ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_high_rtl_0|altsyncram_skd1:auto_generated|ram_block1a0~portb_address_reg2 ;
; 58.974 ; 61.538       ; 2.564          ; Low Pulse Width  ; dataController_top:dc0|clkPhase[1] ; Rise       ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_high_rtl_0|altsyncram_skd1:auto_generated|ram_block1a0~portb_address_reg2 ;
; 58.974 ; 61.538       ; 2.564          ; High Pulse Width ; dataController_top:dc0|clkPhase[1] ; Rise       ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_high_rtl_0|altsyncram_skd1:auto_generated|ram_block1a0~portb_address_reg3 ;
; 58.974 ; 61.538       ; 2.564          ; Low Pulse Width  ; dataController_top:dc0|clkPhase[1] ; Rise       ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_high_rtl_0|altsyncram_skd1:auto_generated|ram_block1a0~portb_address_reg3 ;
; 58.974 ; 61.538       ; 2.564          ; High Pulse Width ; dataController_top:dc0|clkPhase[1] ; Rise       ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_high_rtl_0|altsyncram_skd1:auto_generated|ram_block1a0~portb_address_reg4 ;
; 58.974 ; 61.538       ; 2.564          ; Low Pulse Width  ; dataController_top:dc0|clkPhase[1] ; Rise       ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_high_rtl_0|altsyncram_skd1:auto_generated|ram_block1a0~portb_address_reg4 ;
; 58.974 ; 61.538       ; 2.564          ; High Pulse Width ; dataController_top:dc0|clkPhase[1] ; Fall       ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_high_rtl_0|altsyncram_skd1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; 58.974 ; 61.538       ; 2.564          ; Low Pulse Width  ; dataController_top:dc0|clkPhase[1] ; Fall       ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_high_rtl_0|altsyncram_skd1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; 58.974 ; 61.538       ; 2.564          ; High Pulse Width ; dataController_top:dc0|clkPhase[1] ; Fall       ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_high_rtl_0|altsyncram_skd1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; 58.974 ; 61.538       ; 2.564          ; Low Pulse Width  ; dataController_top:dc0|clkPhase[1] ; Fall       ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_high_rtl_0|altsyncram_skd1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; 58.974 ; 61.538       ; 2.564          ; High Pulse Width ; dataController_top:dc0|clkPhase[1] ; Fall       ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_high_rtl_0|altsyncram_skd1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; 58.974 ; 61.538       ; 2.564          ; Low Pulse Width  ; dataController_top:dc0|clkPhase[1] ; Fall       ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_high_rtl_0|altsyncram_skd1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; 58.974 ; 61.538       ; 2.564          ; High Pulse Width ; dataController_top:dc0|clkPhase[1] ; Fall       ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_high_rtl_0|altsyncram_skd1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; 58.974 ; 61.538       ; 2.564          ; Low Pulse Width  ; dataController_top:dc0|clkPhase[1] ; Fall       ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_high_rtl_0|altsyncram_skd1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; 58.974 ; 61.538       ; 2.564          ; High Pulse Width ; dataController_top:dc0|clkPhase[1] ; Fall       ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_high_rtl_0|altsyncram_skd1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; 58.974 ; 61.538       ; 2.564          ; Low Pulse Width  ; dataController_top:dc0|clkPhase[1] ; Fall       ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_high_rtl_0|altsyncram_skd1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; 58.974 ; 61.538       ; 2.564          ; High Pulse Width ; dataController_top:dc0|clkPhase[1] ; Fall       ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_high_rtl_0|altsyncram_skd1:auto_generated|ram_block1a15~porta_memory_reg0 ;
; 58.974 ; 61.538       ; 2.564          ; Low Pulse Width  ; dataController_top:dc0|clkPhase[1] ; Fall       ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_high_rtl_0|altsyncram_skd1:auto_generated|ram_block1a15~porta_memory_reg0 ;
; 58.974 ; 61.538       ; 2.564          ; High Pulse Width ; dataController_top:dc0|clkPhase[1] ; Fall       ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_high_rtl_0|altsyncram_skd1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; 58.974 ; 61.538       ; 2.564          ; Low Pulse Width  ; dataController_top:dc0|clkPhase[1] ; Fall       ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_high_rtl_0|altsyncram_skd1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; 58.974 ; 61.538       ; 2.564          ; High Pulse Width ; dataController_top:dc0|clkPhase[1] ; Fall       ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_high_rtl_0|altsyncram_skd1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; 58.974 ; 61.538       ; 2.564          ; Low Pulse Width  ; dataController_top:dc0|clkPhase[1] ; Fall       ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_high_rtl_0|altsyncram_skd1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; 58.974 ; 61.538       ; 2.564          ; High Pulse Width ; dataController_top:dc0|clkPhase[1] ; Fall       ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_high_rtl_0|altsyncram_skd1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; 58.974 ; 61.538       ; 2.564          ; Low Pulse Width  ; dataController_top:dc0|clkPhase[1] ; Fall       ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_high_rtl_0|altsyncram_skd1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; 58.974 ; 61.538       ; 2.564          ; High Pulse Width ; dataController_top:dc0|clkPhase[1] ; Fall       ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_high_rtl_0|altsyncram_skd1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; 58.974 ; 61.538       ; 2.564          ; Low Pulse Width  ; dataController_top:dc0|clkPhase[1] ; Fall       ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_high_rtl_0|altsyncram_skd1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; 58.974 ; 61.538       ; 2.564          ; High Pulse Width ; dataController_top:dc0|clkPhase[1] ; Fall       ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_high_rtl_0|altsyncram_skd1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; 58.974 ; 61.538       ; 2.564          ; Low Pulse Width  ; dataController_top:dc0|clkPhase[1] ; Fall       ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_high_rtl_0|altsyncram_skd1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; 58.974 ; 61.538       ; 2.564          ; High Pulse Width ; dataController_top:dc0|clkPhase[1] ; Fall       ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_high_rtl_0|altsyncram_skd1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; 58.974 ; 61.538       ; 2.564          ; Low Pulse Width  ; dataController_top:dc0|clkPhase[1] ; Fall       ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_high_rtl_0|altsyncram_skd1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; 58.974 ; 61.538       ; 2.564          ; High Pulse Width ; dataController_top:dc0|clkPhase[1] ; Fall       ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_high_rtl_0|altsyncram_skd1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; 58.974 ; 61.538       ; 2.564          ; Low Pulse Width  ; dataController_top:dc0|clkPhase[1] ; Fall       ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_high_rtl_0|altsyncram_skd1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; 58.974 ; 61.538       ; 2.564          ; High Pulse Width ; dataController_top:dc0|clkPhase[1] ; Fall       ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_high_rtl_0|altsyncram_skd1:auto_generated|ram_block1a8~porta_memory_reg0  ;
; 58.974 ; 61.538       ; 2.564          ; Low Pulse Width  ; dataController_top:dc0|clkPhase[1] ; Fall       ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_high_rtl_0|altsyncram_skd1:auto_generated|ram_block1a8~porta_memory_reg0  ;
; 58.974 ; 61.538       ; 2.564          ; High Pulse Width ; dataController_top:dc0|clkPhase[1] ; Fall       ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_high_rtl_0|altsyncram_skd1:auto_generated|ram_block1a9~porta_memory_reg0  ;
; 58.974 ; 61.538       ; 2.564          ; Low Pulse Width  ; dataController_top:dc0|clkPhase[1] ; Fall       ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_high_rtl_0|altsyncram_skd1:auto_generated|ram_block1a9~porta_memory_reg0  ;
; 58.974 ; 61.538       ; 2.564          ; High Pulse Width ; dataController_top:dc0|clkPhase[1] ; Fall       ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_high_rtl_1|altsyncram_skd1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 58.974 ; 61.538       ; 2.564          ; Low Pulse Width  ; dataController_top:dc0|clkPhase[1] ; Fall       ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_high_rtl_1|altsyncram_skd1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 58.974 ; 61.538       ; 2.564          ; High Pulse Width ; dataController_top:dc0|clkPhase[1] ; Fall       ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_high_rtl_1|altsyncram_skd1:auto_generated|ram_block1a0~porta_address_reg1 ;
; 58.974 ; 61.538       ; 2.564          ; Low Pulse Width  ; dataController_top:dc0|clkPhase[1] ; Fall       ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_high_rtl_1|altsyncram_skd1:auto_generated|ram_block1a0~porta_address_reg1 ;
; 58.974 ; 61.538       ; 2.564          ; High Pulse Width ; dataController_top:dc0|clkPhase[1] ; Fall       ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_high_rtl_1|altsyncram_skd1:auto_generated|ram_block1a0~porta_address_reg2 ;
; 58.974 ; 61.538       ; 2.564          ; Low Pulse Width  ; dataController_top:dc0|clkPhase[1] ; Fall       ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_high_rtl_1|altsyncram_skd1:auto_generated|ram_block1a0~porta_address_reg2 ;
; 58.974 ; 61.538       ; 2.564          ; High Pulse Width ; dataController_top:dc0|clkPhase[1] ; Fall       ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_high_rtl_1|altsyncram_skd1:auto_generated|ram_block1a0~porta_address_reg3 ;
; 58.974 ; 61.538       ; 2.564          ; Low Pulse Width  ; dataController_top:dc0|clkPhase[1] ; Fall       ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_high_rtl_1|altsyncram_skd1:auto_generated|ram_block1a0~porta_address_reg3 ;
; 58.974 ; 61.538       ; 2.564          ; High Pulse Width ; dataController_top:dc0|clkPhase[1] ; Fall       ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_high_rtl_1|altsyncram_skd1:auto_generated|ram_block1a0~porta_address_reg4 ;
; 58.974 ; 61.538       ; 2.564          ; Low Pulse Width  ; dataController_top:dc0|clkPhase[1] ; Fall       ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_high_rtl_1|altsyncram_skd1:auto_generated|ram_block1a0~porta_address_reg4 ;
; 58.974 ; 61.538       ; 2.564          ; High Pulse Width ; dataController_top:dc0|clkPhase[1] ; Fall       ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_high_rtl_1|altsyncram_skd1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 58.974 ; 61.538       ; 2.564          ; Low Pulse Width  ; dataController_top:dc0|clkPhase[1] ; Fall       ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_high_rtl_1|altsyncram_skd1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 58.974 ; 61.538       ; 2.564          ; High Pulse Width ; dataController_top:dc0|clkPhase[1] ; Fall       ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_high_rtl_1|altsyncram_skd1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; 58.974 ; 61.538       ; 2.564          ; Low Pulse Width  ; dataController_top:dc0|clkPhase[1] ; Fall       ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_high_rtl_1|altsyncram_skd1:auto_generated|ram_block1a0~porta_datain_reg1  ;
+--------+--------------+----------------+------------------+------------------------------------+------------+---------------------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'altera_reserved_tck'                                                       ;
+--------+--------------+----------------+-----------+---------------------+------------+---------------------+
; Slack  ; Actual Width ; Required Width ; Type      ; Clock               ; Clock Edge ; Target              ;
+--------+--------------+----------------+-----------+---------------------+------------+---------------------+
; 97.531 ; 100.000      ; 2.469          ; Port Rate ; altera_reserved_tck ; Rise       ; altera_reserved_tck ;
+--------+--------------+----------------+-----------+---------------------+------------+---------------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                                       ;
+---------------+------------------------------------+--------+--------+------------+-----------------------------------------------+
; Data Port     ; Clock Port                         ; Rise   ; Fall   ; Clock Edge ; Clock Reference                               ;
+---------------+------------------------------------+--------+--------+------------+-----------------------------------------------+
; flashData[*]  ; clk50                              ; 11.487 ; 11.487 ; Rise       ; clock325MHz:cs0|altpll:altpll_component|_clk0 ;
;  flashData[0] ; clk50                              ; 9.899  ; 9.899  ; Rise       ; clock325MHz:cs0|altpll:altpll_component|_clk0 ;
;  flashData[1] ; clk50                              ; 10.939 ; 10.939 ; Rise       ; clock325MHz:cs0|altpll:altpll_component|_clk0 ;
;  flashData[2] ; clk50                              ; 10.859 ; 10.859 ; Rise       ; clock325MHz:cs0|altpll:altpll_component|_clk0 ;
;  flashData[3] ; clk50                              ; 10.411 ; 10.411 ; Rise       ; clock325MHz:cs0|altpll:altpll_component|_clk0 ;
;  flashData[4] ; clk50                              ; 10.698 ; 10.698 ; Rise       ; clock325MHz:cs0|altpll:altpll_component|_clk0 ;
;  flashData[5] ; clk50                              ; 10.967 ; 10.967 ; Rise       ; clock325MHz:cs0|altpll:altpll_component|_clk0 ;
;  flashData[6] ; clk50                              ; 10.578 ; 10.578 ; Rise       ; clock325MHz:cs0|altpll:altpll_component|_clk0 ;
;  flashData[7] ; clk50                              ; 11.487 ; 11.487 ; Rise       ; clock325MHz:cs0|altpll:altpll_component|_clk0 ;
; sramData[*]   ; clk50                              ; 9.435  ; 9.435  ; Rise       ; clock325MHz:cs0|altpll:altpll_component|_clk0 ;
;  sramData[0]  ; clk50                              ; 8.064  ; 8.064  ; Rise       ; clock325MHz:cs0|altpll:altpll_component|_clk0 ;
;  sramData[1]  ; clk50                              ; 9.435  ; 9.435  ; Rise       ; clock325MHz:cs0|altpll:altpll_component|_clk0 ;
;  sramData[2]  ; clk50                              ; 8.351  ; 8.351  ; Rise       ; clock325MHz:cs0|altpll:altpll_component|_clk0 ;
;  sramData[3]  ; clk50                              ; 8.440  ; 8.440  ; Rise       ; clock325MHz:cs0|altpll:altpll_component|_clk0 ;
;  sramData[4]  ; clk50                              ; 8.225  ; 8.225  ; Rise       ; clock325MHz:cs0|altpll:altpll_component|_clk0 ;
;  sramData[5]  ; clk50                              ; 8.506  ; 8.506  ; Rise       ; clock325MHz:cs0|altpll:altpll_component|_clk0 ;
;  sramData[6]  ; clk50                              ; 8.125  ; 8.125  ; Rise       ; clock325MHz:cs0|altpll:altpll_component|_clk0 ;
;  sramData[7]  ; clk50                              ; 7.760  ; 7.760  ; Rise       ; clock325MHz:cs0|altpll:altpll_component|_clk0 ;
;  sramData[8]  ; clk50                              ; 7.998  ; 7.998  ; Rise       ; clock325MHz:cs0|altpll:altpll_component|_clk0 ;
;  sramData[9]  ; clk50                              ; 8.987  ; 8.987  ; Rise       ; clock325MHz:cs0|altpll:altpll_component|_clk0 ;
;  sramData[10] ; clk50                              ; 9.244  ; 9.244  ; Rise       ; clock325MHz:cs0|altpll:altpll_component|_clk0 ;
;  sramData[11] ; clk50                              ; 8.611  ; 8.611  ; Rise       ; clock325MHz:cs0|altpll:altpll_component|_clk0 ;
;  sramData[12] ; clk50                              ; 8.468  ; 8.468  ; Rise       ; clock325MHz:cs0|altpll:altpll_component|_clk0 ;
;  sramData[13] ; clk50                              ; 8.895  ; 8.895  ; Rise       ; clock325MHz:cs0|altpll:altpll_component|_clk0 ;
;  sramData[14] ; clk50                              ; 8.771  ; 8.771  ; Rise       ; clock325MHz:cs0|altpll:altpll_component|_clk0 ;
;  sramData[15] ; clk50                              ; 8.749  ; 8.749  ; Rise       ; clock325MHz:cs0|altpll:altpll_component|_clk0 ;
; flashData[*]  ; dataController_top:dc0|clkPhase[1] ; 15.669 ; 15.669 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  flashData[0] ; dataController_top:dc0|clkPhase[1] ; 12.608 ; 12.608 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  flashData[1] ; dataController_top:dc0|clkPhase[1] ; 15.577 ; 15.577 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  flashData[2] ; dataController_top:dc0|clkPhase[1] ; 14.796 ; 14.796 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  flashData[3] ; dataController_top:dc0|clkPhase[1] ; 15.139 ; 15.139 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  flashData[4] ; dataController_top:dc0|clkPhase[1] ; 14.052 ; 14.052 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  flashData[5] ; dataController_top:dc0|clkPhase[1] ; 11.956 ; 11.956 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  flashData[6] ; dataController_top:dc0|clkPhase[1] ; 12.214 ; 12.214 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  flashData[7] ; dataController_top:dc0|clkPhase[1] ; 15.669 ; 15.669 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
; key[*]        ; dataController_top:dc0|clkPhase[1] ; 8.386  ; 8.386  ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  key[0]       ; dataController_top:dc0|clkPhase[1] ; 5.621  ; 5.621  ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  key[1]       ; dataController_top:dc0|clkPhase[1] ; 8.386  ; 8.386  ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  key[2]       ; dataController_top:dc0|clkPhase[1] ; 7.739  ; 7.739  ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
; mouseClk      ; dataController_top:dc0|clkPhase[1] ; 4.866  ; 4.866  ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
; mouseData     ; dataController_top:dc0|clkPhase[1] ; 4.939  ; 4.939  ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
; sramData[*]   ; dataController_top:dc0|clkPhase[1] ; 13.625 ; 13.625 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[0]  ; dataController_top:dc0|clkPhase[1] ; 8.701  ; 8.701  ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[1]  ; dataController_top:dc0|clkPhase[1] ; 11.285 ; 11.285 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[2]  ; dataController_top:dc0|clkPhase[1] ; 8.575  ; 8.575  ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[3]  ; dataController_top:dc0|clkPhase[1] ; 8.894  ; 8.894  ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[4]  ; dataController_top:dc0|clkPhase[1] ; 7.670  ; 7.670  ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[5]  ; dataController_top:dc0|clkPhase[1] ; 9.700  ; 9.700  ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[6]  ; dataController_top:dc0|clkPhase[1] ; 9.000  ; 9.000  ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[7]  ; dataController_top:dc0|clkPhase[1] ; 9.726  ; 9.726  ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[8]  ; dataController_top:dc0|clkPhase[1] ; 11.265 ; 11.265 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[9]  ; dataController_top:dc0|clkPhase[1] ; 13.625 ; 13.625 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[10] ; dataController_top:dc0|clkPhase[1] ; 13.181 ; 13.181 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[11] ; dataController_top:dc0|clkPhase[1] ; 13.339 ; 13.339 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[12] ; dataController_top:dc0|clkPhase[1] ; 11.822 ; 11.822 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[13] ; dataController_top:dc0|clkPhase[1] ; 9.884  ; 9.884  ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[14] ; dataController_top:dc0|clkPhase[1] ; 10.407 ; 10.407 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[15] ; dataController_top:dc0|clkPhase[1] ; 12.931 ; 12.931 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
; sw[*]         ; dataController_top:dc0|clkPhase[1] ; 6.601  ; 6.601  ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  sw[0]        ; dataController_top:dc0|clkPhase[1] ; 6.601  ; 6.601  ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
; flashData[*]  ; dataController_top:dc0|clkPhase[1] ; 32.153 ; 32.153 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  flashData[0] ; dataController_top:dc0|clkPhase[1] ; 32.153 ; 32.153 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  flashData[1] ; dataController_top:dc0|clkPhase[1] ; 25.618 ; 25.618 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  flashData[2] ; dataController_top:dc0|clkPhase[1] ; 23.282 ; 23.282 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  flashData[3] ; dataController_top:dc0|clkPhase[1] ; 27.189 ; 27.189 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  flashData[4] ; dataController_top:dc0|clkPhase[1] ; 25.225 ; 25.225 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  flashData[5] ; dataController_top:dc0|clkPhase[1] ; 23.641 ; 23.641 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  flashData[6] ; dataController_top:dc0|clkPhase[1] ; 24.092 ; 24.092 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  flashData[7] ; dataController_top:dc0|clkPhase[1] ; 29.988 ; 29.988 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
; key[*]        ; dataController_top:dc0|clkPhase[1] ; 6.929  ; 6.929  ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  key[1]       ; dataController_top:dc0|clkPhase[1] ; 6.929  ; 6.929  ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  key[2]       ; dataController_top:dc0|clkPhase[1] ; 6.849  ; 6.849  ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  key[3]       ; dataController_top:dc0|clkPhase[1] ; 6.915  ; 6.915  ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
; sramData[*]   ; dataController_top:dc0|clkPhase[1] ; 30.810 ; 30.810 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[0]  ; dataController_top:dc0|clkPhase[1] ; 28.394 ; 28.394 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[1]  ; dataController_top:dc0|clkPhase[1] ; 18.623 ; 18.623 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[2]  ; dataController_top:dc0|clkPhase[1] ; 18.560 ; 18.560 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[3]  ; dataController_top:dc0|clkPhase[1] ; 18.549 ; 18.549 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[4]  ; dataController_top:dc0|clkPhase[1] ; 18.662 ; 18.662 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[5]  ; dataController_top:dc0|clkPhase[1] ; 20.617 ; 20.617 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[6]  ; dataController_top:dc0|clkPhase[1] ; 18.275 ; 18.275 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[7]  ; dataController_top:dc0|clkPhase[1] ; 25.722 ; 25.722 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[8]  ; dataController_top:dc0|clkPhase[1] ; 30.810 ; 30.810 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[9]  ; dataController_top:dc0|clkPhase[1] ; 23.666 ; 23.666 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[10] ; dataController_top:dc0|clkPhase[1] ; 21.667 ; 21.667 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[11] ; dataController_top:dc0|clkPhase[1] ; 25.389 ; 25.389 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[12] ; dataController_top:dc0|clkPhase[1] ; 22.995 ; 22.995 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[13] ; dataController_top:dc0|clkPhase[1] ; 21.569 ; 21.569 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[14] ; dataController_top:dc0|clkPhase[1] ; 22.285 ; 22.285 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[15] ; dataController_top:dc0|clkPhase[1] ; 27.250 ; 27.250 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
; sw[*]         ; dataController_top:dc0|clkPhase[1] ; 6.488  ; 6.488  ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sw[0]        ; dataController_top:dc0|clkPhase[1] ; 6.488  ; 6.488  ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sw[2]        ; dataController_top:dc0|clkPhase[1] ; 2.039  ; 2.039  ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sw[3]        ; dataController_top:dc0|clkPhase[1] ; 0.785  ; 0.785  ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sw[4]        ; dataController_top:dc0|clkPhase[1] ; 0.408  ; 0.408  ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sw[5]        ; dataController_top:dc0|clkPhase[1] ; 1.157  ; 1.157  ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sw[6]        ; dataController_top:dc0|clkPhase[1] ; 0.841  ; 0.841  ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sw[7]        ; dataController_top:dc0|clkPhase[1] ; 1.015  ; 1.015  ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sw[8]        ; dataController_top:dc0|clkPhase[1] ; 0.826  ; 0.826  ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sw[9]        ; dataController_top:dc0|clkPhase[1] ; 0.746  ; 0.746  ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
+---------------+------------------------------------+--------+--------+------------+-----------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                          ;
+---------------+------------------------------------+---------+---------+------------+-----------------------------------------------+
; Data Port     ; Clock Port                         ; Rise    ; Fall    ; Clock Edge ; Clock Reference                               ;
+---------------+------------------------------------+---------+---------+------------+-----------------------------------------------+
; flashData[*]  ; clk50                              ; -7.550  ; -7.550  ; Rise       ; clock325MHz:cs0|altpll:altpll_component|_clk0 ;
;  flashData[0] ; clk50                              ; -9.093  ; -9.093  ; Rise       ; clock325MHz:cs0|altpll:altpll_component|_clk0 ;
;  flashData[1] ; clk50                              ; -7.550  ; -7.550  ; Rise       ; clock325MHz:cs0|altpll:altpll_component|_clk0 ;
;  flashData[2] ; clk50                              ; -7.651  ; -7.651  ; Rise       ; clock325MHz:cs0|altpll:altpll_component|_clk0 ;
;  flashData[3] ; clk50                              ; -7.734  ; -7.734  ; Rise       ; clock325MHz:cs0|altpll:altpll_component|_clk0 ;
;  flashData[4] ; clk50                              ; -8.350  ; -8.350  ; Rise       ; clock325MHz:cs0|altpll:altpll_component|_clk0 ;
;  flashData[5] ; clk50                              ; -7.789  ; -7.789  ; Rise       ; clock325MHz:cs0|altpll:altpll_component|_clk0 ;
;  flashData[6] ; clk50                              ; -7.805  ; -7.805  ; Rise       ; clock325MHz:cs0|altpll:altpll_component|_clk0 ;
;  flashData[7] ; clk50                              ; -9.709  ; -9.709  ; Rise       ; clock325MHz:cs0|altpll:altpll_component|_clk0 ;
; sramData[*]   ; clk50                              ; -7.512  ; -7.512  ; Rise       ; clock325MHz:cs0|altpll:altpll_component|_clk0 ;
;  sramData[0]  ; clk50                              ; -7.816  ; -7.816  ; Rise       ; clock325MHz:cs0|altpll:altpll_component|_clk0 ;
;  sramData[1]  ; clk50                              ; -9.187  ; -9.187  ; Rise       ; clock325MHz:cs0|altpll:altpll_component|_clk0 ;
;  sramData[2]  ; clk50                              ; -8.103  ; -8.103  ; Rise       ; clock325MHz:cs0|altpll:altpll_component|_clk0 ;
;  sramData[3]  ; clk50                              ; -8.192  ; -8.192  ; Rise       ; clock325MHz:cs0|altpll:altpll_component|_clk0 ;
;  sramData[4]  ; clk50                              ; -7.977  ; -7.977  ; Rise       ; clock325MHz:cs0|altpll:altpll_component|_clk0 ;
;  sramData[5]  ; clk50                              ; -8.258  ; -8.258  ; Rise       ; clock325MHz:cs0|altpll:altpll_component|_clk0 ;
;  sramData[6]  ; clk50                              ; -7.877  ; -7.877  ; Rise       ; clock325MHz:cs0|altpll:altpll_component|_clk0 ;
;  sramData[7]  ; clk50                              ; -7.512  ; -7.512  ; Rise       ; clock325MHz:cs0|altpll:altpll_component|_clk0 ;
;  sramData[8]  ; clk50                              ; -7.750  ; -7.750  ; Rise       ; clock325MHz:cs0|altpll:altpll_component|_clk0 ;
;  sramData[9]  ; clk50                              ; -8.739  ; -8.739  ; Rise       ; clock325MHz:cs0|altpll:altpll_component|_clk0 ;
;  sramData[10] ; clk50                              ; -8.996  ; -8.996  ; Rise       ; clock325MHz:cs0|altpll:altpll_component|_clk0 ;
;  sramData[11] ; clk50                              ; -8.363  ; -8.363  ; Rise       ; clock325MHz:cs0|altpll:altpll_component|_clk0 ;
;  sramData[12] ; clk50                              ; -8.220  ; -8.220  ; Rise       ; clock325MHz:cs0|altpll:altpll_component|_clk0 ;
;  sramData[13] ; clk50                              ; -8.647  ; -8.647  ; Rise       ; clock325MHz:cs0|altpll:altpll_component|_clk0 ;
;  sramData[14] ; clk50                              ; -8.523  ; -8.523  ; Rise       ; clock325MHz:cs0|altpll:altpll_component|_clk0 ;
;  sramData[15] ; clk50                              ; -8.501  ; -8.501  ; Rise       ; clock325MHz:cs0|altpll:altpll_component|_clk0 ;
; flashData[*]  ; dataController_top:dc0|clkPhase[1] ; -6.045  ; -6.045  ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  flashData[0] ; dataController_top:dc0|clkPhase[1] ; -8.237  ; -8.237  ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  flashData[1] ; dataController_top:dc0|clkPhase[1] ; -6.190  ; -6.190  ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  flashData[2] ; dataController_top:dc0|clkPhase[1] ; -6.045  ; -6.045  ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  flashData[3] ; dataController_top:dc0|clkPhase[1] ; -6.121  ; -6.121  ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  flashData[4] ; dataController_top:dc0|clkPhase[1] ; -6.166  ; -6.166  ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  flashData[5] ; dataController_top:dc0|clkPhase[1] ; -6.343  ; -6.343  ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  flashData[6] ; dataController_top:dc0|clkPhase[1] ; -6.798  ; -6.798  ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  flashData[7] ; dataController_top:dc0|clkPhase[1] ; -8.574  ; -8.574  ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
; key[*]        ; dataController_top:dc0|clkPhase[1] ; -4.392  ; -4.392  ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  key[0]       ; dataController_top:dc0|clkPhase[1] ; -4.392  ; -4.392  ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  key[1]       ; dataController_top:dc0|clkPhase[1] ; -5.304  ; -5.304  ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  key[2]       ; dataController_top:dc0|clkPhase[1] ; -4.850  ; -4.850  ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
; mouseClk      ; dataController_top:dc0|clkPhase[1] ; -4.618  ; -4.618  ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
; mouseData     ; dataController_top:dc0|clkPhase[1] ; -4.691  ; -4.691  ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
; sramData[*]   ; dataController_top:dc0|clkPhase[1] ; -5.793  ; -5.793  ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[0]  ; dataController_top:dc0|clkPhase[1] ; -6.402  ; -6.402  ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[1]  ; dataController_top:dc0|clkPhase[1] ; -7.827  ; -7.827  ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[2]  ; dataController_top:dc0|clkPhase[1] ; -6.497  ; -6.497  ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[3]  ; dataController_top:dc0|clkPhase[1] ; -6.579  ; -6.579  ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[4]  ; dataController_top:dc0|clkPhase[1] ; -5.793  ; -5.793  ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[5]  ; dataController_top:dc0|clkPhase[1] ; -6.812  ; -6.812  ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[6]  ; dataController_top:dc0|clkPhase[1] ; -6.870  ; -6.870  ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[7]  ; dataController_top:dc0|clkPhase[1] ; -6.377  ; -6.377  ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[8]  ; dataController_top:dc0|clkPhase[1] ; -11.017 ; -11.017 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[9]  ; dataController_top:dc0|clkPhase[1] ; -13.377 ; -13.377 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[10] ; dataController_top:dc0|clkPhase[1] ; -12.933 ; -12.933 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[11] ; dataController_top:dc0|clkPhase[1] ; -13.091 ; -13.091 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[12] ; dataController_top:dc0|clkPhase[1] ; -11.574 ; -11.574 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[13] ; dataController_top:dc0|clkPhase[1] ; -9.636  ; -9.636  ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[14] ; dataController_top:dc0|clkPhase[1] ; -10.159 ; -10.159 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[15] ; dataController_top:dc0|clkPhase[1] ; -12.683 ; -12.683 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
; sw[*]         ; dataController_top:dc0|clkPhase[1] ; -1.176  ; -1.176  ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  sw[0]        ; dataController_top:dc0|clkPhase[1] ; -1.176  ; -1.176  ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
; flashData[*]  ; dataController_top:dc0|clkPhase[1] ; -4.502  ; -4.502  ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  flashData[0] ; dataController_top:dc0|clkPhase[1] ; -4.653  ; -4.653  ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  flashData[1] ; dataController_top:dc0|clkPhase[1] ; -4.607  ; -4.607  ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  flashData[2] ; dataController_top:dc0|clkPhase[1] ; -4.502  ; -4.502  ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  flashData[3] ; dataController_top:dc0|clkPhase[1] ; -4.581  ; -4.581  ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  flashData[4] ; dataController_top:dc0|clkPhase[1] ; -4.853  ; -4.853  ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  flashData[5] ; dataController_top:dc0|clkPhase[1] ; -4.516  ; -4.516  ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  flashData[6] ; dataController_top:dc0|clkPhase[1] ; -5.330  ; -5.330  ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  flashData[7] ; dataController_top:dc0|clkPhase[1] ; -5.135  ; -5.135  ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
; key[*]        ; dataController_top:dc0|clkPhase[1] ; -5.659  ; -5.659  ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  key[1]       ; dataController_top:dc0|clkPhase[1] ; -5.659  ; -5.659  ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  key[2]       ; dataController_top:dc0|clkPhase[1] ; -5.703  ; -5.703  ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  key[3]       ; dataController_top:dc0|clkPhase[1] ; -5.828  ; -5.828  ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
; sramData[*]   ; dataController_top:dc0|clkPhase[1] ; -7.241  ; -7.241  ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[0]  ; dataController_top:dc0|clkPhase[1] ; -7.241  ; -7.241  ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[1]  ; dataController_top:dc0|clkPhase[1] ; -11.962 ; -11.962 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[2]  ; dataController_top:dc0|clkPhase[1] ; -8.117  ; -8.117  ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[3]  ; dataController_top:dc0|clkPhase[1] ; -8.472  ; -8.472  ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[4]  ; dataController_top:dc0|clkPhase[1] ; -7.279  ; -7.279  ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[5]  ; dataController_top:dc0|clkPhase[1] ; -9.895  ; -9.895  ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[6]  ; dataController_top:dc0|clkPhase[1] ; -9.091  ; -9.091  ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[7]  ; dataController_top:dc0|clkPhase[1] ; -8.076  ; -8.076  ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[8]  ; dataController_top:dc0|clkPhase[1] ; -9.256  ; -9.256  ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[9]  ; dataController_top:dc0|clkPhase[1] ; -10.351 ; -10.351 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[10] ; dataController_top:dc0|clkPhase[1] ; -10.990 ; -10.990 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[11] ; dataController_top:dc0|clkPhase[1] ; -10.164 ; -10.164 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[12] ; dataController_top:dc0|clkPhase[1] ; -9.077  ; -9.077  ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[13] ; dataController_top:dc0|clkPhase[1] ; -9.363  ; -9.363  ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[14] ; dataController_top:dc0|clkPhase[1] ; -8.965  ; -8.965  ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[15] ; dataController_top:dc0|clkPhase[1] ; -9.833  ; -9.833  ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
; sw[*]         ; dataController_top:dc0|clkPhase[1] ; 0.204   ; 0.204   ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sw[0]        ; dataController_top:dc0|clkPhase[1] ; -1.588  ; -1.588  ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sw[2]        ; dataController_top:dc0|clkPhase[1] ; -0.867  ; -0.867  ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sw[3]        ; dataController_top:dc0|clkPhase[1] ; -0.356  ; -0.356  ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sw[4]        ; dataController_top:dc0|clkPhase[1] ; 0.204   ; 0.204   ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sw[5]        ; dataController_top:dc0|clkPhase[1] ; -0.027  ; -0.027  ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sw[6]        ; dataController_top:dc0|clkPhase[1] ; 0.002   ; 0.002   ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sw[7]        ; dataController_top:dc0|clkPhase[1] ; -0.437  ; -0.437  ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sw[8]        ; dataController_top:dc0|clkPhase[1] ; -0.232  ; -0.232  ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sw[9]        ; dataController_top:dc0|clkPhase[1] ; -0.111  ; -0.111  ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
+---------------+------------------------------------+---------+---------+------------+-----------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                              ;
+----------------+------------------------------------+--------+--------+------------+-----------------------------------------------+
; Data Port      ; Clock Port                         ; Rise   ; Fall   ; Clock Edge ; Clock Reference                               ;
+----------------+------------------------------------+--------+--------+------------+-----------------------------------------------+
; blue[*]        ; clk50                              ; 7.684  ; 7.684  ; Rise       ; clock325MHz:cs0|altpll:altpll_component|_clk0 ;
;  blue[0]       ; clk50                              ; 7.114  ; 7.114  ; Rise       ; clock325MHz:cs0|altpll:altpll_component|_clk0 ;
;  blue[1]       ; clk50                              ; 7.667  ; 7.667  ; Rise       ; clock325MHz:cs0|altpll:altpll_component|_clk0 ;
;  blue[2]       ; clk50                              ; 7.684  ; 7.684  ; Rise       ; clock325MHz:cs0|altpll:altpll_component|_clk0 ;
;  blue[3]       ; clk50                              ; 7.644  ; 7.644  ; Rise       ; clock325MHz:cs0|altpll:altpll_component|_clk0 ;
; green[*]       ; clk50                              ; 5.954  ; 5.954  ; Rise       ; clock325MHz:cs0|altpll:altpll_component|_clk0 ;
;  green[0]      ; clk50                              ; 5.943  ; 5.943  ; Rise       ; clock325MHz:cs0|altpll:altpll_component|_clk0 ;
;  green[1]      ; clk50                              ; 5.954  ; 5.954  ; Rise       ; clock325MHz:cs0|altpll:altpll_component|_clk0 ;
;  green[2]      ; clk50                              ; 5.663  ; 5.663  ; Rise       ; clock325MHz:cs0|altpll:altpll_component|_clk0 ;
;  green[3]      ; clk50                              ; 5.943  ; 5.943  ; Rise       ; clock325MHz:cs0|altpll:altpll_component|_clk0 ;
; red[*]         ; clk50                              ; 7.084  ; 7.084  ; Rise       ; clock325MHz:cs0|altpll:altpll_component|_clk0 ;
;  red[0]        ; clk50                              ; 7.084  ; 7.084  ; Rise       ; clock325MHz:cs0|altpll:altpll_component|_clk0 ;
;  red[1]        ; clk50                              ; 7.060  ; 7.060  ; Rise       ; clock325MHz:cs0|altpll:altpll_component|_clk0 ;
;  red[2]        ; clk50                              ; 6.533  ; 6.533  ; Rise       ; clock325MHz:cs0|altpll:altpll_component|_clk0 ;
;  red[3]        ; clk50                              ; 6.503  ; 6.503  ; Rise       ; clock325MHz:cs0|altpll:altpll_component|_clk0 ;
; _flashCE       ; dataController_top:dc0|clkPhase[1] ; 13.627 ; 13.627 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
; _flashOE       ; dataController_top:dc0|clkPhase[1] ; 13.988 ; 13.988 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
; _sramCE        ; dataController_top:dc0|clkPhase[1] ; 13.304 ; 13.304 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
; _sramLDS       ; dataController_top:dc0|clkPhase[1] ; 11.315 ; 11.315 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
; _sramOE        ; dataController_top:dc0|clkPhase[1] ; 13.400 ; 13.400 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
; _sramUDS       ; dataController_top:dc0|clkPhase[1] ; 11.694 ; 11.694 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
; _sramWE        ; dataController_top:dc0|clkPhase[1] ; 10.985 ; 10.985 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
; blue[*]        ; dataController_top:dc0|clkPhase[1] ; 14.469 ; 14.469 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  blue[0]       ; dataController_top:dc0|clkPhase[1] ; 13.899 ; 13.899 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  blue[1]       ; dataController_top:dc0|clkPhase[1] ; 14.452 ; 14.452 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  blue[2]       ; dataController_top:dc0|clkPhase[1] ; 14.469 ; 14.469 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  blue[3]       ; dataController_top:dc0|clkPhase[1] ; 14.429 ; 14.429 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
; flashAddr[*]   ; dataController_top:dc0|clkPhase[1] ; 16.474 ; 16.474 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  flashAddr[0]  ; dataController_top:dc0|clkPhase[1] ; 10.768 ; 10.768 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  flashAddr[1]  ; dataController_top:dc0|clkPhase[1] ; 11.828 ; 11.828 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  flashAddr[2]  ; dataController_top:dc0|clkPhase[1] ; 12.587 ; 12.587 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  flashAddr[3]  ; dataController_top:dc0|clkPhase[1] ; 12.184 ; 12.184 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  flashAddr[4]  ; dataController_top:dc0|clkPhase[1] ; 11.117 ; 11.117 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  flashAddr[5]  ; dataController_top:dc0|clkPhase[1] ; 12.407 ; 12.407 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  flashAddr[6]  ; dataController_top:dc0|clkPhase[1] ; 13.697 ; 13.697 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  flashAddr[7]  ; dataController_top:dc0|clkPhase[1] ; 12.960 ; 12.960 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  flashAddr[8]  ; dataController_top:dc0|clkPhase[1] ; 12.928 ; 12.928 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  flashAddr[9]  ; dataController_top:dc0|clkPhase[1] ; 12.528 ; 12.528 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  flashAddr[10] ; dataController_top:dc0|clkPhase[1] ; 12.933 ; 12.933 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  flashAddr[11] ; dataController_top:dc0|clkPhase[1] ; 13.161 ; 13.161 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  flashAddr[12] ; dataController_top:dc0|clkPhase[1] ; 14.317 ; 14.317 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  flashAddr[13] ; dataController_top:dc0|clkPhase[1] ; 14.792 ; 14.792 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  flashAddr[14] ; dataController_top:dc0|clkPhase[1] ; 14.688 ; 14.688 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  flashAddr[15] ; dataController_top:dc0|clkPhase[1] ; 14.408 ; 14.408 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  flashAddr[16] ; dataController_top:dc0|clkPhase[1] ; 14.944 ; 14.944 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  flashAddr[17] ; dataController_top:dc0|clkPhase[1] ; 16.474 ; 16.474 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  flashAddr[18] ; dataController_top:dc0|clkPhase[1] ; 15.963 ; 15.963 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  flashAddr[19] ; dataController_top:dc0|clkPhase[1] ; 14.610 ; 14.610 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  flashAddr[20] ; dataController_top:dc0|clkPhase[1] ; 15.604 ; 15.604 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  flashAddr[21] ; dataController_top:dc0|clkPhase[1] ; 15.768 ; 15.768 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
; hex0[*]        ; dataController_top:dc0|clkPhase[1] ; 10.321 ; 10.321 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  hex0[0]       ; dataController_top:dc0|clkPhase[1] ; 8.716  ; 8.716  ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  hex0[1]       ; dataController_top:dc0|clkPhase[1] ; 10.321 ; 10.321 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  hex0[2]       ; dataController_top:dc0|clkPhase[1] ; 9.415  ; 9.415  ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  hex0[3]       ; dataController_top:dc0|clkPhase[1] ; 10.259 ; 10.259 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  hex0[4]       ; dataController_top:dc0|clkPhase[1] ; 9.813  ; 9.813  ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  hex0[5]       ; dataController_top:dc0|clkPhase[1] ; 9.321  ; 9.321  ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  hex0[6]       ; dataController_top:dc0|clkPhase[1] ; 9.170  ; 9.170  ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
; hex1[*]        ; dataController_top:dc0|clkPhase[1] ; 10.935 ; 10.935 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  hex1[0]       ; dataController_top:dc0|clkPhase[1] ; 10.697 ; 10.697 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  hex1[1]       ; dataController_top:dc0|clkPhase[1] ; 10.664 ; 10.664 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  hex1[2]       ; dataController_top:dc0|clkPhase[1] ; 10.670 ; 10.670 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  hex1[3]       ; dataController_top:dc0|clkPhase[1] ; 10.886 ; 10.886 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  hex1[4]       ; dataController_top:dc0|clkPhase[1] ; 10.686 ; 10.686 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  hex1[5]       ; dataController_top:dc0|clkPhase[1] ; 10.537 ; 10.537 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  hex1[6]       ; dataController_top:dc0|clkPhase[1] ; 10.935 ; 10.935 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
; hsync          ; dataController_top:dc0|clkPhase[1] ; 8.019  ; 8.019  ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
; ledg[*]        ; dataController_top:dc0|clkPhase[1] ; 11.203 ; 11.203 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  ledg[2]       ; dataController_top:dc0|clkPhase[1] ; 11.203 ; 11.203 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  ledg[3]       ; dataController_top:dc0|clkPhase[1] ; 10.910 ; 10.910 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  ledg[4]       ; dataController_top:dc0|clkPhase[1] ; 9.980  ; 9.980  ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  ledg[5]       ; dataController_top:dc0|clkPhase[1] ; 9.447  ; 9.447  ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
; mouseClk       ; dataController_top:dc0|clkPhase[1] ; 8.313  ; 8.313  ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
; mouseData      ; dataController_top:dc0|clkPhase[1] ; 9.320  ; 9.320  ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
; red[*]         ; dataController_top:dc0|clkPhase[1] ; 13.869 ; 13.869 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  red[0]        ; dataController_top:dc0|clkPhase[1] ; 13.869 ; 13.869 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  red[1]        ; dataController_top:dc0|clkPhase[1] ; 13.845 ; 13.845 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  red[2]        ; dataController_top:dc0|clkPhase[1] ; 13.318 ; 13.318 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  red[3]        ; dataController_top:dc0|clkPhase[1] ; 13.288 ; 13.288 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
; sramAddr[*]    ; dataController_top:dc0|clkPhase[1] ; 15.449 ; 15.449 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  sramAddr[0]   ; dataController_top:dc0|clkPhase[1] ; 12.530 ; 12.530 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  sramAddr[1]   ; dataController_top:dc0|clkPhase[1] ; 12.349 ; 12.349 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  sramAddr[2]   ; dataController_top:dc0|clkPhase[1] ; 12.104 ; 12.104 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  sramAddr[3]   ; dataController_top:dc0|clkPhase[1] ; 11.314 ; 11.314 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  sramAddr[4]   ; dataController_top:dc0|clkPhase[1] ; 12.102 ; 12.102 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  sramAddr[5]   ; dataController_top:dc0|clkPhase[1] ; 12.045 ; 12.045 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  sramAddr[6]   ; dataController_top:dc0|clkPhase[1] ; 11.852 ; 11.852 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  sramAddr[7]   ; dataController_top:dc0|clkPhase[1] ; 11.787 ; 11.787 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  sramAddr[8]   ; dataController_top:dc0|clkPhase[1] ; 11.420 ; 11.420 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  sramAddr[9]   ; dataController_top:dc0|clkPhase[1] ; 11.552 ; 11.552 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  sramAddr[10]  ; dataController_top:dc0|clkPhase[1] ; 12.287 ; 12.287 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  sramAddr[11]  ; dataController_top:dc0|clkPhase[1] ; 13.190 ; 13.190 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  sramAddr[12]  ; dataController_top:dc0|clkPhase[1] ; 13.913 ; 13.913 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  sramAddr[13]  ; dataController_top:dc0|clkPhase[1] ; 14.350 ; 14.350 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  sramAddr[14]  ; dataController_top:dc0|clkPhase[1] ; 13.961 ; 13.961 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  sramAddr[15]  ; dataController_top:dc0|clkPhase[1] ; 15.243 ; 15.243 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  sramAddr[16]  ; dataController_top:dc0|clkPhase[1] ; 15.036 ; 15.036 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  sramAddr[17]  ; dataController_top:dc0|clkPhase[1] ; 15.449 ; 15.449 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
; vsync          ; dataController_top:dc0|clkPhase[1] ; 8.275  ; 8.275  ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
; _flashCE       ; dataController_top:dc0|clkPhase[1] ; 15.559 ; 15.559 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
; _flashOE       ; dataController_top:dc0|clkPhase[1] ; 15.920 ; 15.920 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
; _sramCE        ; dataController_top:dc0|clkPhase[1] ; 16.133 ; 16.133 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
; _sramLDS       ; dataController_top:dc0|clkPhase[1] ; 11.937 ; 11.937 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
; _sramOE        ; dataController_top:dc0|clkPhase[1] ; 16.229 ; 16.229 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
; _sramUDS       ; dataController_top:dc0|clkPhase[1] ; 11.724 ; 11.724 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
; _sramWE        ; dataController_top:dc0|clkPhase[1] ; 14.088 ; 14.088 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
; flashAddr[*]   ; dataController_top:dc0|clkPhase[1] ; 16.429 ; 16.429 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  flashAddr[0]  ; dataController_top:dc0|clkPhase[1] ; 8.872  ; 8.872  ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  flashAddr[1]  ; dataController_top:dc0|clkPhase[1] ; 13.230 ; 13.230 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  flashAddr[2]  ; dataController_top:dc0|clkPhase[1] ; 13.114 ; 13.114 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  flashAddr[3]  ; dataController_top:dc0|clkPhase[1] ; 13.643 ; 13.643 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  flashAddr[4]  ; dataController_top:dc0|clkPhase[1] ; 13.132 ; 13.132 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  flashAddr[5]  ; dataController_top:dc0|clkPhase[1] ; 12.396 ; 12.396 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  flashAddr[6]  ; dataController_top:dc0|clkPhase[1] ; 13.562 ; 13.562 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  flashAddr[7]  ; dataController_top:dc0|clkPhase[1] ; 13.821 ; 13.821 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  flashAddr[8]  ; dataController_top:dc0|clkPhase[1] ; 14.026 ; 14.026 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  flashAddr[9]  ; dataController_top:dc0|clkPhase[1] ; 14.218 ; 14.218 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  flashAddr[10] ; dataController_top:dc0|clkPhase[1] ; 12.284 ; 12.284 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  flashAddr[11] ; dataController_top:dc0|clkPhase[1] ; 13.645 ; 13.645 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  flashAddr[12] ; dataController_top:dc0|clkPhase[1] ; 13.823 ; 13.823 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  flashAddr[13] ; dataController_top:dc0|clkPhase[1] ; 13.095 ; 13.095 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  flashAddr[14] ; dataController_top:dc0|clkPhase[1] ; 12.982 ; 12.982 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  flashAddr[15] ; dataController_top:dc0|clkPhase[1] ; 13.179 ; 13.179 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  flashAddr[16] ; dataController_top:dc0|clkPhase[1] ; 13.272 ; 13.272 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  flashAddr[17] ; dataController_top:dc0|clkPhase[1] ; 16.429 ; 16.429 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  flashAddr[18] ; dataController_top:dc0|clkPhase[1] ; 15.877 ; 15.877 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  flashAddr[19] ; dataController_top:dc0|clkPhase[1] ; 15.624 ; 15.624 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  flashAddr[20] ; dataController_top:dc0|clkPhase[1] ; 14.438 ; 14.438 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  flashAddr[21] ; dataController_top:dc0|clkPhase[1] ; 14.758 ; 14.758 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
; sramAddr[*]    ; dataController_top:dc0|clkPhase[1] ; 15.363 ; 15.363 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramAddr[0]   ; dataController_top:dc0|clkPhase[1] ; 13.932 ; 13.932 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramAddr[1]   ; dataController_top:dc0|clkPhase[1] ; 12.876 ; 12.876 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramAddr[2]   ; dataController_top:dc0|clkPhase[1] ; 13.563 ; 13.563 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramAddr[3]   ; dataController_top:dc0|clkPhase[1] ; 13.329 ; 13.329 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramAddr[4]   ; dataController_top:dc0|clkPhase[1] ; 12.091 ; 12.091 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramAddr[5]   ; dataController_top:dc0|clkPhase[1] ; 11.910 ; 11.910 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramAddr[6]   ; dataController_top:dc0|clkPhase[1] ; 12.713 ; 12.713 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramAddr[7]   ; dataController_top:dc0|clkPhase[1] ; 12.885 ; 12.885 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramAddr[8]   ; dataController_top:dc0|clkPhase[1] ; 13.110 ; 13.110 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramAddr[9]   ; dataController_top:dc0|clkPhase[1] ; 10.903 ; 10.903 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramAddr[10]  ; dataController_top:dc0|clkPhase[1] ; 12.771 ; 12.771 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramAddr[11]  ; dataController_top:dc0|clkPhase[1] ; 12.696 ; 12.696 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramAddr[12]  ; dataController_top:dc0|clkPhase[1] ; 12.216 ; 12.216 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramAddr[13]  ; dataController_top:dc0|clkPhase[1] ; 12.644 ; 12.644 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramAddr[14]  ; dataController_top:dc0|clkPhase[1] ; 12.732 ; 12.732 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramAddr[15]  ; dataController_top:dc0|clkPhase[1] ; 13.571 ; 13.571 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramAddr[16]  ; dataController_top:dc0|clkPhase[1] ; 14.991 ; 14.991 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramAddr[17]  ; dataController_top:dc0|clkPhase[1] ; 15.363 ; 15.363 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
; sramData[*]    ; dataController_top:dc0|clkPhase[1] ; 21.663 ; 21.663 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[0]   ; dataController_top:dc0|clkPhase[1] ; 18.214 ; 18.214 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[1]   ; dataController_top:dc0|clkPhase[1] ; 18.744 ; 18.744 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[2]   ; dataController_top:dc0|clkPhase[1] ; 17.776 ; 17.776 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[3]   ; dataController_top:dc0|clkPhase[1] ; 19.311 ; 19.311 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[4]   ; dataController_top:dc0|clkPhase[1] ; 21.663 ; 21.663 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[5]   ; dataController_top:dc0|clkPhase[1] ; 18.654 ; 18.654 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[6]   ; dataController_top:dc0|clkPhase[1] ; 17.823 ; 17.823 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[7]   ; dataController_top:dc0|clkPhase[1] ; 17.779 ; 17.779 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[8]   ; dataController_top:dc0|clkPhase[1] ; 12.577 ; 12.577 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[9]   ; dataController_top:dc0|clkPhase[1] ; 12.203 ; 12.203 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[10]  ; dataController_top:dc0|clkPhase[1] ; 11.529 ; 11.529 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[11]  ; dataController_top:dc0|clkPhase[1] ; 13.206 ; 13.206 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[12]  ; dataController_top:dc0|clkPhase[1] ; 11.285 ; 11.285 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[13]  ; dataController_top:dc0|clkPhase[1] ; 12.026 ; 12.026 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[14]  ; dataController_top:dc0|clkPhase[1] ; 11.864 ; 11.864 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[15]  ; dataController_top:dc0|clkPhase[1] ; 11.371 ; 11.371 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
+----------------+------------------------------------+--------+--------+------------+-----------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                      ;
+----------------+------------------------------------+--------+--------+------------+-----------------------------------------------+
; Data Port      ; Clock Port                         ; Rise   ; Fall   ; Clock Edge ; Clock Reference                               ;
+----------------+------------------------------------+--------+--------+------------+-----------------------------------------------+
; blue[*]        ; clk50                              ; 7.114  ; 7.114  ; Rise       ; clock325MHz:cs0|altpll:altpll_component|_clk0 ;
;  blue[0]       ; clk50                              ; 7.114  ; 7.114  ; Rise       ; clock325MHz:cs0|altpll:altpll_component|_clk0 ;
;  blue[1]       ; clk50                              ; 7.667  ; 7.667  ; Rise       ; clock325MHz:cs0|altpll:altpll_component|_clk0 ;
;  blue[2]       ; clk50                              ; 7.684  ; 7.684  ; Rise       ; clock325MHz:cs0|altpll:altpll_component|_clk0 ;
;  blue[3]       ; clk50                              ; 7.644  ; 7.644  ; Rise       ; clock325MHz:cs0|altpll:altpll_component|_clk0 ;
; green[*]       ; clk50                              ; 5.663  ; 5.663  ; Rise       ; clock325MHz:cs0|altpll:altpll_component|_clk0 ;
;  green[0]      ; clk50                              ; 5.943  ; 5.943  ; Rise       ; clock325MHz:cs0|altpll:altpll_component|_clk0 ;
;  green[1]      ; clk50                              ; 5.954  ; 5.954  ; Rise       ; clock325MHz:cs0|altpll:altpll_component|_clk0 ;
;  green[2]      ; clk50                              ; 5.663  ; 5.663  ; Rise       ; clock325MHz:cs0|altpll:altpll_component|_clk0 ;
;  green[3]      ; clk50                              ; 5.943  ; 5.943  ; Rise       ; clock325MHz:cs0|altpll:altpll_component|_clk0 ;
; red[*]         ; clk50                              ; 6.503  ; 6.503  ; Rise       ; clock325MHz:cs0|altpll:altpll_component|_clk0 ;
;  red[0]        ; clk50                              ; 7.084  ; 7.084  ; Rise       ; clock325MHz:cs0|altpll:altpll_component|_clk0 ;
;  red[1]        ; clk50                              ; 7.060  ; 7.060  ; Rise       ; clock325MHz:cs0|altpll:altpll_component|_clk0 ;
;  red[2]        ; clk50                              ; 6.533  ; 6.533  ; Rise       ; clock325MHz:cs0|altpll:altpll_component|_clk0 ;
;  red[3]        ; clk50                              ; 6.503  ; 6.503  ; Rise       ; clock325MHz:cs0|altpll:altpll_component|_clk0 ;
; _flashCE       ; dataController_top:dc0|clkPhase[1] ; 10.038 ; 10.038 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
; _flashOE       ; dataController_top:dc0|clkPhase[1] ; 11.066 ; 11.066 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
; _sramCE        ; dataController_top:dc0|clkPhase[1] ; 9.296  ; 9.296  ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
; _sramLDS       ; dataController_top:dc0|clkPhase[1] ; 9.625  ; 9.625  ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
; _sramOE        ; dataController_top:dc0|clkPhase[1] ; 11.072 ; 11.072 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
; _sramUDS       ; dataController_top:dc0|clkPhase[1] ; 10.362 ; 10.362 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
; _sramWE        ; dataController_top:dc0|clkPhase[1] ; 9.789  ; 9.789  ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
; blue[*]        ; dataController_top:dc0|clkPhase[1] ; 11.635 ; 11.635 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  blue[0]       ; dataController_top:dc0|clkPhase[1] ; 11.635 ; 11.635 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  blue[1]       ; dataController_top:dc0|clkPhase[1] ; 12.188 ; 12.188 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  blue[2]       ; dataController_top:dc0|clkPhase[1] ; 12.205 ; 12.205 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  blue[3]       ; dataController_top:dc0|clkPhase[1] ; 12.165 ; 12.165 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
; flashAddr[*]   ; dataController_top:dc0|clkPhase[1] ; 9.660  ; 9.660  ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  flashAddr[0]  ; dataController_top:dc0|clkPhase[1] ; 10.569 ; 10.569 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  flashAddr[1]  ; dataController_top:dc0|clkPhase[1] ; 10.295 ; 10.295 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  flashAddr[2]  ; dataController_top:dc0|clkPhase[1] ; 10.801 ; 10.801 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  flashAddr[3]  ; dataController_top:dc0|clkPhase[1] ; 11.094 ; 11.094 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  flashAddr[4]  ; dataController_top:dc0|clkPhase[1] ; 9.914  ; 9.914  ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  flashAddr[5]  ; dataController_top:dc0|clkPhase[1] ; 11.348 ; 11.348 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  flashAddr[6]  ; dataController_top:dc0|clkPhase[1] ; 10.969 ; 10.969 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  flashAddr[7]  ; dataController_top:dc0|clkPhase[1] ; 10.699 ; 10.699 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  flashAddr[8]  ; dataController_top:dc0|clkPhase[1] ; 10.802 ; 10.802 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  flashAddr[9]  ; dataController_top:dc0|clkPhase[1] ; 10.017 ; 10.017 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  flashAddr[10] ; dataController_top:dc0|clkPhase[1] ; 10.369 ; 10.369 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  flashAddr[11] ; dataController_top:dc0|clkPhase[1] ; 10.418 ; 10.418 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  flashAddr[12] ; dataController_top:dc0|clkPhase[1] ; 10.908 ; 10.908 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  flashAddr[13] ; dataController_top:dc0|clkPhase[1] ; 10.001 ; 10.001 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  flashAddr[14] ; dataController_top:dc0|clkPhase[1] ; 9.738  ; 9.738  ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  flashAddr[15] ; dataController_top:dc0|clkPhase[1] ; 9.758  ; 9.758  ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  flashAddr[16] ; dataController_top:dc0|clkPhase[1] ; 9.660  ; 9.660  ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  flashAddr[17] ; dataController_top:dc0|clkPhase[1] ; 11.683 ; 11.683 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  flashAddr[18] ; dataController_top:dc0|clkPhase[1] ; 11.131 ; 11.131 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  flashAddr[19] ; dataController_top:dc0|clkPhase[1] ; 10.746 ; 10.746 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  flashAddr[20] ; dataController_top:dc0|clkPhase[1] ; 9.786  ; 9.786  ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  flashAddr[21] ; dataController_top:dc0|clkPhase[1] ; 10.100 ; 10.100 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
; hex0[*]        ; dataController_top:dc0|clkPhase[1] ; 8.087  ; 8.087  ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  hex0[0]       ; dataController_top:dc0|clkPhase[1] ; 8.087  ; 8.087  ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  hex0[1]       ; dataController_top:dc0|clkPhase[1] ; 9.689  ; 9.689  ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  hex0[2]       ; dataController_top:dc0|clkPhase[1] ; 8.804  ; 8.804  ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  hex0[3]       ; dataController_top:dc0|clkPhase[1] ; 9.616  ; 9.616  ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  hex0[4]       ; dataController_top:dc0|clkPhase[1] ; 9.169  ; 9.169  ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  hex0[5]       ; dataController_top:dc0|clkPhase[1] ; 8.678  ; 8.678  ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  hex0[6]       ; dataController_top:dc0|clkPhase[1] ; 8.312  ; 8.312  ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
; hex1[*]        ; dataController_top:dc0|clkPhase[1] ; 9.406  ; 9.406  ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  hex1[0]       ; dataController_top:dc0|clkPhase[1] ; 9.438  ; 9.438  ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  hex1[1]       ; dataController_top:dc0|clkPhase[1] ; 9.406  ; 9.406  ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  hex1[2]       ; dataController_top:dc0|clkPhase[1] ; 9.443  ; 9.443  ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  hex1[3]       ; dataController_top:dc0|clkPhase[1] ; 9.628  ; 9.628  ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  hex1[4]       ; dataController_top:dc0|clkPhase[1] ; 9.426  ; 9.426  ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  hex1[5]       ; dataController_top:dc0|clkPhase[1] ; 9.854  ; 9.854  ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  hex1[6]       ; dataController_top:dc0|clkPhase[1] ; 9.465  ; 9.465  ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
; hsync          ; dataController_top:dc0|clkPhase[1] ; 8.019  ; 8.019  ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
; ledg[*]        ; dataController_top:dc0|clkPhase[1] ; 9.100  ; 9.100  ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  ledg[2]       ; dataController_top:dc0|clkPhase[1] ; 9.393  ; 9.393  ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  ledg[3]       ; dataController_top:dc0|clkPhase[1] ; 9.100  ; 9.100  ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  ledg[4]       ; dataController_top:dc0|clkPhase[1] ; 9.740  ; 9.740  ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  ledg[5]       ; dataController_top:dc0|clkPhase[1] ; 9.207  ; 9.207  ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
; mouseClk       ; dataController_top:dc0|clkPhase[1] ; 8.313  ; 8.313  ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
; mouseData      ; dataController_top:dc0|clkPhase[1] ; 8.935  ; 8.935  ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
; red[*]         ; dataController_top:dc0|clkPhase[1] ; 11.024 ; 11.024 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  red[0]        ; dataController_top:dc0|clkPhase[1] ; 11.605 ; 11.605 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  red[1]        ; dataController_top:dc0|clkPhase[1] ; 11.581 ; 11.581 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  red[2]        ; dataController_top:dc0|clkPhase[1] ; 11.054 ; 11.054 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  red[3]        ; dataController_top:dc0|clkPhase[1] ; 11.024 ; 11.024 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
; sramAddr[*]    ; dataController_top:dc0|clkPhase[1] ; 8.909  ; 8.909  ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  sramAddr[0]   ; dataController_top:dc0|clkPhase[1] ; 10.997 ; 10.997 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  sramAddr[1]   ; dataController_top:dc0|clkPhase[1] ; 10.563 ; 10.563 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  sramAddr[2]   ; dataController_top:dc0|clkPhase[1] ; 11.014 ; 11.014 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  sramAddr[3]   ; dataController_top:dc0|clkPhase[1] ; 10.111 ; 10.111 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  sramAddr[4]   ; dataController_top:dc0|clkPhase[1] ; 11.043 ; 11.043 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  sramAddr[5]   ; dataController_top:dc0|clkPhase[1] ; 9.317  ; 9.317  ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  sramAddr[6]   ; dataController_top:dc0|clkPhase[1] ; 9.591  ; 9.591  ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  sramAddr[7]   ; dataController_top:dc0|clkPhase[1] ; 9.661  ; 9.661  ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  sramAddr[8]   ; dataController_top:dc0|clkPhase[1] ; 8.909  ; 8.909  ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  sramAddr[9]   ; dataController_top:dc0|clkPhase[1] ; 8.988  ; 8.988  ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  sramAddr[10]  ; dataController_top:dc0|clkPhase[1] ; 9.544  ; 9.544  ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  sramAddr[11]  ; dataController_top:dc0|clkPhase[1] ; 9.781  ; 9.781  ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  sramAddr[12]  ; dataController_top:dc0|clkPhase[1] ; 9.122  ; 9.122  ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  sramAddr[13]  ; dataController_top:dc0|clkPhase[1] ; 9.400  ; 9.400  ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  sramAddr[14]  ; dataController_top:dc0|clkPhase[1] ; 9.311  ; 9.311  ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  sramAddr[15]  ; dataController_top:dc0|clkPhase[1] ; 9.959  ; 9.959  ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  sramAddr[16]  ; dataController_top:dc0|clkPhase[1] ; 10.245 ; 10.245 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  sramAddr[17]  ; dataController_top:dc0|clkPhase[1] ; 10.617 ; 10.617 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
; vsync          ; dataController_top:dc0|clkPhase[1] ; 8.275  ; 8.275  ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
; _flashCE       ; dataController_top:dc0|clkPhase[1] ; 11.970 ; 11.970 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
; _flashOE       ; dataController_top:dc0|clkPhase[1] ; 10.387 ; 10.387 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
; _sramCE        ; dataController_top:dc0|clkPhase[1] ; 11.377 ; 11.377 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
; _sramLDS       ; dataController_top:dc0|clkPhase[1] ; 11.200 ; 11.200 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
; _sramOE        ; dataController_top:dc0|clkPhase[1] ; 10.555 ; 10.555 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
; _sramUDS       ; dataController_top:dc0|clkPhase[1] ; 11.230 ; 11.230 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
; _sramWE        ; dataController_top:dc0|clkPhase[1] ; 8.836  ; 8.836  ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
; flashAddr[*]   ; dataController_top:dc0|clkPhase[1] ; 8.872  ; 8.872  ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  flashAddr[0]  ; dataController_top:dc0|clkPhase[1] ; 8.872  ; 8.872  ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  flashAddr[1]  ; dataController_top:dc0|clkPhase[1] ; 11.932 ; 11.932 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  flashAddr[2]  ; dataController_top:dc0|clkPhase[1] ; 12.675 ; 12.675 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  flashAddr[3]  ; dataController_top:dc0|clkPhase[1] ; 12.957 ; 12.957 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  flashAddr[4]  ; dataController_top:dc0|clkPhase[1] ; 11.747 ; 11.747 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  flashAddr[5]  ; dataController_top:dc0|clkPhase[1] ; 12.052 ; 12.052 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  flashAddr[6]  ; dataController_top:dc0|clkPhase[1] ; 12.529 ; 12.529 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  flashAddr[7]  ; dataController_top:dc0|clkPhase[1] ; 13.120 ; 13.120 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  flashAddr[8]  ; dataController_top:dc0|clkPhase[1] ; 12.862 ; 12.862 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  flashAddr[9]  ; dataController_top:dc0|clkPhase[1] ; 12.417 ; 12.417 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  flashAddr[10] ; dataController_top:dc0|clkPhase[1] ; 11.710 ; 11.710 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  flashAddr[11] ; dataController_top:dc0|clkPhase[1] ; 12.183 ; 12.183 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  flashAddr[12] ; dataController_top:dc0|clkPhase[1] ; 12.291 ; 12.291 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  flashAddr[13] ; dataController_top:dc0|clkPhase[1] ; 11.420 ; 11.420 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  flashAddr[14] ; dataController_top:dc0|clkPhase[1] ; 11.950 ; 11.950 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  flashAddr[15] ; dataController_top:dc0|clkPhase[1] ; 12.379 ; 12.379 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  flashAddr[16] ; dataController_top:dc0|clkPhase[1] ; 11.736 ; 11.736 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  flashAddr[17] ; dataController_top:dc0|clkPhase[1] ; 12.840 ; 12.840 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  flashAddr[18] ; dataController_top:dc0|clkPhase[1] ; 12.288 ; 12.288 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  flashAddr[19] ; dataController_top:dc0|clkPhase[1] ; 11.875 ; 11.875 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  flashAddr[20] ; dataController_top:dc0|clkPhase[1] ; 10.238 ; 10.238 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  flashAddr[21] ; dataController_top:dc0|clkPhase[1] ; 11.317 ; 11.317 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
; sramAddr[*]    ; dataController_top:dc0|clkPhase[1] ; 10.329 ; 10.329 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramAddr[0]   ; dataController_top:dc0|clkPhase[1] ; 12.634 ; 12.634 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramAddr[1]   ; dataController_top:dc0|clkPhase[1] ; 12.437 ; 12.437 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramAddr[2]   ; dataController_top:dc0|clkPhase[1] ; 12.877 ; 12.877 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramAddr[3]   ; dataController_top:dc0|clkPhase[1] ; 11.944 ; 11.944 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramAddr[4]   ; dataController_top:dc0|clkPhase[1] ; 11.747 ; 11.747 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramAddr[5]   ; dataController_top:dc0|clkPhase[1] ; 10.877 ; 10.877 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramAddr[6]   ; dataController_top:dc0|clkPhase[1] ; 12.012 ; 12.012 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramAddr[7]   ; dataController_top:dc0|clkPhase[1] ; 11.721 ; 11.721 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramAddr[8]   ; dataController_top:dc0|clkPhase[1] ; 11.309 ; 11.309 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramAddr[9]   ; dataController_top:dc0|clkPhase[1] ; 10.329 ; 10.329 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramAddr[10]  ; dataController_top:dc0|clkPhase[1] ; 11.309 ; 11.309 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramAddr[11]  ; dataController_top:dc0|clkPhase[1] ; 11.164 ; 11.164 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramAddr[12]  ; dataController_top:dc0|clkPhase[1] ; 10.541 ; 10.541 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramAddr[13]  ; dataController_top:dc0|clkPhase[1] ; 11.612 ; 11.612 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramAddr[14]  ; dataController_top:dc0|clkPhase[1] ; 11.932 ; 11.932 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramAddr[15]  ; dataController_top:dc0|clkPhase[1] ; 12.035 ; 12.035 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramAddr[16]  ; dataController_top:dc0|clkPhase[1] ; 11.402 ; 11.402 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramAddr[17]  ; dataController_top:dc0|clkPhase[1] ; 11.774 ; 11.774 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
; sramData[*]    ; dataController_top:dc0|clkPhase[1] ; 9.472  ; 9.472  ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[0]   ; dataController_top:dc0|clkPhase[1] ; 9.991  ; 9.991  ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[1]   ; dataController_top:dc0|clkPhase[1] ; 10.224 ; 10.224 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[2]   ; dataController_top:dc0|clkPhase[1] ; 9.958  ; 9.958  ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[3]   ; dataController_top:dc0|clkPhase[1] ; 10.566 ; 10.566 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[4]   ; dataController_top:dc0|clkPhase[1] ; 10.407 ; 10.407 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[5]   ; dataController_top:dc0|clkPhase[1] ; 9.877  ; 9.877  ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[6]   ; dataController_top:dc0|clkPhase[1] ; 9.472  ; 9.472  ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[7]   ; dataController_top:dc0|clkPhase[1] ; 9.812  ; 9.812  ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[8]   ; dataController_top:dc0|clkPhase[1] ; 10.319 ; 10.319 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[9]   ; dataController_top:dc0|clkPhase[1] ; 9.970  ; 9.970  ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[10]  ; dataController_top:dc0|clkPhase[1] ; 10.105 ; 10.105 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[11]  ; dataController_top:dc0|clkPhase[1] ; 10.717 ; 10.717 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[12]  ; dataController_top:dc0|clkPhase[1] ; 10.866 ; 10.866 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[13]  ; dataController_top:dc0|clkPhase[1] ; 11.433 ; 11.433 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[14]  ; dataController_top:dc0|clkPhase[1] ; 10.598 ; 10.598 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[15]  ; dataController_top:dc0|clkPhase[1] ; 10.772 ; 10.772 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
+----------------+------------------------------------+--------+--------+------------+-----------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Output Enable Times                                                                                                  ;
+---------------+------------------------------------+--------+------+------------+------------------------------------+
; Data Port     ; Clock Port                         ; Rise   ; Fall ; Clock Edge ; Clock Reference                    ;
+---------------+------------------------------------+--------+------+------------+------------------------------------+
; sramData[*]   ; dataController_top:dc0|clkPhase[1] ; 10.692 ;      ; Rise       ; dataController_top:dc0|clkPhase[1] ;
;  sramData[0]  ; dataController_top:dc0|clkPhase[1] ; 11.633 ;      ; Rise       ; dataController_top:dc0|clkPhase[1] ;
;  sramData[1]  ; dataController_top:dc0|clkPhase[1] ; 11.643 ;      ; Rise       ; dataController_top:dc0|clkPhase[1] ;
;  sramData[2]  ; dataController_top:dc0|clkPhase[1] ; 11.356 ;      ; Rise       ; dataController_top:dc0|clkPhase[1] ;
;  sramData[3]  ; dataController_top:dc0|clkPhase[1] ; 11.366 ;      ; Rise       ; dataController_top:dc0|clkPhase[1] ;
;  sramData[4]  ; dataController_top:dc0|clkPhase[1] ; 11.019 ;      ; Rise       ; dataController_top:dc0|clkPhase[1] ;
;  sramData[5]  ; dataController_top:dc0|clkPhase[1] ; 11.032 ;      ; Rise       ; dataController_top:dc0|clkPhase[1] ;
;  sramData[6]  ; dataController_top:dc0|clkPhase[1] ; 10.692 ;      ; Rise       ; dataController_top:dc0|clkPhase[1] ;
;  sramData[7]  ; dataController_top:dc0|clkPhase[1] ; 11.000 ;      ; Rise       ; dataController_top:dc0|clkPhase[1] ;
;  sramData[8]  ; dataController_top:dc0|clkPhase[1] ; 11.336 ;      ; Rise       ; dataController_top:dc0|clkPhase[1] ;
;  sramData[9]  ; dataController_top:dc0|clkPhase[1] ; 11.336 ;      ; Rise       ; dataController_top:dc0|clkPhase[1] ;
;  sramData[10] ; dataController_top:dc0|clkPhase[1] ; 11.616 ;      ; Rise       ; dataController_top:dc0|clkPhase[1] ;
;  sramData[11] ; dataController_top:dc0|clkPhase[1] ; 11.322 ;      ; Rise       ; dataController_top:dc0|clkPhase[1] ;
;  sramData[12] ; dataController_top:dc0|clkPhase[1] ; 11.342 ;      ; Rise       ; dataController_top:dc0|clkPhase[1] ;
;  sramData[13] ; dataController_top:dc0|clkPhase[1] ; 11.626 ;      ; Rise       ; dataController_top:dc0|clkPhase[1] ;
;  sramData[14] ; dataController_top:dc0|clkPhase[1] ; 11.626 ;      ; Rise       ; dataController_top:dc0|clkPhase[1] ;
;  sramData[15] ; dataController_top:dc0|clkPhase[1] ; 11.874 ;      ; Rise       ; dataController_top:dc0|clkPhase[1] ;
; sramData[*]   ; dataController_top:dc0|clkPhase[1] ; 9.904  ;      ; Fall       ; dataController_top:dc0|clkPhase[1] ;
;  sramData[0]  ; dataController_top:dc0|clkPhase[1] ; 10.845 ;      ; Fall       ; dataController_top:dc0|clkPhase[1] ;
;  sramData[1]  ; dataController_top:dc0|clkPhase[1] ; 10.855 ;      ; Fall       ; dataController_top:dc0|clkPhase[1] ;
;  sramData[2]  ; dataController_top:dc0|clkPhase[1] ; 10.568 ;      ; Fall       ; dataController_top:dc0|clkPhase[1] ;
;  sramData[3]  ; dataController_top:dc0|clkPhase[1] ; 10.578 ;      ; Fall       ; dataController_top:dc0|clkPhase[1] ;
;  sramData[4]  ; dataController_top:dc0|clkPhase[1] ; 10.231 ;      ; Fall       ; dataController_top:dc0|clkPhase[1] ;
;  sramData[5]  ; dataController_top:dc0|clkPhase[1] ; 10.244 ;      ; Fall       ; dataController_top:dc0|clkPhase[1] ;
;  sramData[6]  ; dataController_top:dc0|clkPhase[1] ; 9.904  ;      ; Fall       ; dataController_top:dc0|clkPhase[1] ;
;  sramData[7]  ; dataController_top:dc0|clkPhase[1] ; 10.212 ;      ; Fall       ; dataController_top:dc0|clkPhase[1] ;
;  sramData[8]  ; dataController_top:dc0|clkPhase[1] ; 10.548 ;      ; Fall       ; dataController_top:dc0|clkPhase[1] ;
;  sramData[9]  ; dataController_top:dc0|clkPhase[1] ; 10.548 ;      ; Fall       ; dataController_top:dc0|clkPhase[1] ;
;  sramData[10] ; dataController_top:dc0|clkPhase[1] ; 10.828 ;      ; Fall       ; dataController_top:dc0|clkPhase[1] ;
;  sramData[11] ; dataController_top:dc0|clkPhase[1] ; 10.534 ;      ; Fall       ; dataController_top:dc0|clkPhase[1] ;
;  sramData[12] ; dataController_top:dc0|clkPhase[1] ; 10.554 ;      ; Fall       ; dataController_top:dc0|clkPhase[1] ;
;  sramData[13] ; dataController_top:dc0|clkPhase[1] ; 10.838 ;      ; Fall       ; dataController_top:dc0|clkPhase[1] ;
;  sramData[14] ; dataController_top:dc0|clkPhase[1] ; 10.838 ;      ; Fall       ; dataController_top:dc0|clkPhase[1] ;
;  sramData[15] ; dataController_top:dc0|clkPhase[1] ; 11.086 ;      ; Fall       ; dataController_top:dc0|clkPhase[1] ;
+---------------+------------------------------------+--------+------+------------+------------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                                                          ;
+---------------+------------------------------------+--------+------+------------+------------------------------------+
; Data Port     ; Clock Port                         ; Rise   ; Fall ; Clock Edge ; Clock Reference                    ;
+---------------+------------------------------------+--------+------+------------+------------------------------------+
; sramData[*]   ; dataController_top:dc0|clkPhase[1] ; 8.280  ;      ; Rise       ; dataController_top:dc0|clkPhase[1] ;
;  sramData[0]  ; dataController_top:dc0|clkPhase[1] ; 9.221  ;      ; Rise       ; dataController_top:dc0|clkPhase[1] ;
;  sramData[1]  ; dataController_top:dc0|clkPhase[1] ; 9.231  ;      ; Rise       ; dataController_top:dc0|clkPhase[1] ;
;  sramData[2]  ; dataController_top:dc0|clkPhase[1] ; 8.944  ;      ; Rise       ; dataController_top:dc0|clkPhase[1] ;
;  sramData[3]  ; dataController_top:dc0|clkPhase[1] ; 8.954  ;      ; Rise       ; dataController_top:dc0|clkPhase[1] ;
;  sramData[4]  ; dataController_top:dc0|clkPhase[1] ; 8.607  ;      ; Rise       ; dataController_top:dc0|clkPhase[1] ;
;  sramData[5]  ; dataController_top:dc0|clkPhase[1] ; 8.620  ;      ; Rise       ; dataController_top:dc0|clkPhase[1] ;
;  sramData[6]  ; dataController_top:dc0|clkPhase[1] ; 8.280  ;      ; Rise       ; dataController_top:dc0|clkPhase[1] ;
;  sramData[7]  ; dataController_top:dc0|clkPhase[1] ; 8.588  ;      ; Rise       ; dataController_top:dc0|clkPhase[1] ;
;  sramData[8]  ; dataController_top:dc0|clkPhase[1] ; 8.924  ;      ; Rise       ; dataController_top:dc0|clkPhase[1] ;
;  sramData[9]  ; dataController_top:dc0|clkPhase[1] ; 8.924  ;      ; Rise       ; dataController_top:dc0|clkPhase[1] ;
;  sramData[10] ; dataController_top:dc0|clkPhase[1] ; 9.204  ;      ; Rise       ; dataController_top:dc0|clkPhase[1] ;
;  sramData[11] ; dataController_top:dc0|clkPhase[1] ; 8.910  ;      ; Rise       ; dataController_top:dc0|clkPhase[1] ;
;  sramData[12] ; dataController_top:dc0|clkPhase[1] ; 8.930  ;      ; Rise       ; dataController_top:dc0|clkPhase[1] ;
;  sramData[13] ; dataController_top:dc0|clkPhase[1] ; 9.214  ;      ; Rise       ; dataController_top:dc0|clkPhase[1] ;
;  sramData[14] ; dataController_top:dc0|clkPhase[1] ; 9.214  ;      ; Rise       ; dataController_top:dc0|clkPhase[1] ;
;  sramData[15] ; dataController_top:dc0|clkPhase[1] ; 9.462  ;      ; Rise       ; dataController_top:dc0|clkPhase[1] ;
; sramData[*]   ; dataController_top:dc0|clkPhase[1] ; 9.674  ;      ; Fall       ; dataController_top:dc0|clkPhase[1] ;
;  sramData[0]  ; dataController_top:dc0|clkPhase[1] ; 10.615 ;      ; Fall       ; dataController_top:dc0|clkPhase[1] ;
;  sramData[1]  ; dataController_top:dc0|clkPhase[1] ; 10.625 ;      ; Fall       ; dataController_top:dc0|clkPhase[1] ;
;  sramData[2]  ; dataController_top:dc0|clkPhase[1] ; 10.338 ;      ; Fall       ; dataController_top:dc0|clkPhase[1] ;
;  sramData[3]  ; dataController_top:dc0|clkPhase[1] ; 10.348 ;      ; Fall       ; dataController_top:dc0|clkPhase[1] ;
;  sramData[4]  ; dataController_top:dc0|clkPhase[1] ; 10.001 ;      ; Fall       ; dataController_top:dc0|clkPhase[1] ;
;  sramData[5]  ; dataController_top:dc0|clkPhase[1] ; 10.014 ;      ; Fall       ; dataController_top:dc0|clkPhase[1] ;
;  sramData[6]  ; dataController_top:dc0|clkPhase[1] ; 9.674  ;      ; Fall       ; dataController_top:dc0|clkPhase[1] ;
;  sramData[7]  ; dataController_top:dc0|clkPhase[1] ; 9.982  ;      ; Fall       ; dataController_top:dc0|clkPhase[1] ;
;  sramData[8]  ; dataController_top:dc0|clkPhase[1] ; 10.318 ;      ; Fall       ; dataController_top:dc0|clkPhase[1] ;
;  sramData[9]  ; dataController_top:dc0|clkPhase[1] ; 10.318 ;      ; Fall       ; dataController_top:dc0|clkPhase[1] ;
;  sramData[10] ; dataController_top:dc0|clkPhase[1] ; 10.598 ;      ; Fall       ; dataController_top:dc0|clkPhase[1] ;
;  sramData[11] ; dataController_top:dc0|clkPhase[1] ; 10.304 ;      ; Fall       ; dataController_top:dc0|clkPhase[1] ;
;  sramData[12] ; dataController_top:dc0|clkPhase[1] ; 10.324 ;      ; Fall       ; dataController_top:dc0|clkPhase[1] ;
;  sramData[13] ; dataController_top:dc0|clkPhase[1] ; 10.608 ;      ; Fall       ; dataController_top:dc0|clkPhase[1] ;
;  sramData[14] ; dataController_top:dc0|clkPhase[1] ; 10.608 ;      ; Fall       ; dataController_top:dc0|clkPhase[1] ;
;  sramData[15] ; dataController_top:dc0|clkPhase[1] ; 10.856 ;      ; Fall       ; dataController_top:dc0|clkPhase[1] ;
+---------------+------------------------------------+--------+------+------------+------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                                                         ;
+---------------+------------------------------------+-----------+-----------+------------+------------------------------------+
; Data Port     ; Clock Port                         ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                    ;
+---------------+------------------------------------+-----------+-----------+------------+------------------------------------+
; sramData[*]   ; dataController_top:dc0|clkPhase[1] ; 10.692    ;           ; Rise       ; dataController_top:dc0|clkPhase[1] ;
;  sramData[0]  ; dataController_top:dc0|clkPhase[1] ; 11.633    ;           ; Rise       ; dataController_top:dc0|clkPhase[1] ;
;  sramData[1]  ; dataController_top:dc0|clkPhase[1] ; 11.643    ;           ; Rise       ; dataController_top:dc0|clkPhase[1] ;
;  sramData[2]  ; dataController_top:dc0|clkPhase[1] ; 11.356    ;           ; Rise       ; dataController_top:dc0|clkPhase[1] ;
;  sramData[3]  ; dataController_top:dc0|clkPhase[1] ; 11.366    ;           ; Rise       ; dataController_top:dc0|clkPhase[1] ;
;  sramData[4]  ; dataController_top:dc0|clkPhase[1] ; 11.019    ;           ; Rise       ; dataController_top:dc0|clkPhase[1] ;
;  sramData[5]  ; dataController_top:dc0|clkPhase[1] ; 11.032    ;           ; Rise       ; dataController_top:dc0|clkPhase[1] ;
;  sramData[6]  ; dataController_top:dc0|clkPhase[1] ; 10.692    ;           ; Rise       ; dataController_top:dc0|clkPhase[1] ;
;  sramData[7]  ; dataController_top:dc0|clkPhase[1] ; 11.000    ;           ; Rise       ; dataController_top:dc0|clkPhase[1] ;
;  sramData[8]  ; dataController_top:dc0|clkPhase[1] ; 11.336    ;           ; Rise       ; dataController_top:dc0|clkPhase[1] ;
;  sramData[9]  ; dataController_top:dc0|clkPhase[1] ; 11.336    ;           ; Rise       ; dataController_top:dc0|clkPhase[1] ;
;  sramData[10] ; dataController_top:dc0|clkPhase[1] ; 11.616    ;           ; Rise       ; dataController_top:dc0|clkPhase[1] ;
;  sramData[11] ; dataController_top:dc0|clkPhase[1] ; 11.322    ;           ; Rise       ; dataController_top:dc0|clkPhase[1] ;
;  sramData[12] ; dataController_top:dc0|clkPhase[1] ; 11.342    ;           ; Rise       ; dataController_top:dc0|clkPhase[1] ;
;  sramData[13] ; dataController_top:dc0|clkPhase[1] ; 11.626    ;           ; Rise       ; dataController_top:dc0|clkPhase[1] ;
;  sramData[14] ; dataController_top:dc0|clkPhase[1] ; 11.626    ;           ; Rise       ; dataController_top:dc0|clkPhase[1] ;
;  sramData[15] ; dataController_top:dc0|clkPhase[1] ; 11.874    ;           ; Rise       ; dataController_top:dc0|clkPhase[1] ;
; sramData[*]   ; dataController_top:dc0|clkPhase[1] ; 9.904     ;           ; Fall       ; dataController_top:dc0|clkPhase[1] ;
;  sramData[0]  ; dataController_top:dc0|clkPhase[1] ; 10.845    ;           ; Fall       ; dataController_top:dc0|clkPhase[1] ;
;  sramData[1]  ; dataController_top:dc0|clkPhase[1] ; 10.855    ;           ; Fall       ; dataController_top:dc0|clkPhase[1] ;
;  sramData[2]  ; dataController_top:dc0|clkPhase[1] ; 10.568    ;           ; Fall       ; dataController_top:dc0|clkPhase[1] ;
;  sramData[3]  ; dataController_top:dc0|clkPhase[1] ; 10.578    ;           ; Fall       ; dataController_top:dc0|clkPhase[1] ;
;  sramData[4]  ; dataController_top:dc0|clkPhase[1] ; 10.231    ;           ; Fall       ; dataController_top:dc0|clkPhase[1] ;
;  sramData[5]  ; dataController_top:dc0|clkPhase[1] ; 10.244    ;           ; Fall       ; dataController_top:dc0|clkPhase[1] ;
;  sramData[6]  ; dataController_top:dc0|clkPhase[1] ; 9.904     ;           ; Fall       ; dataController_top:dc0|clkPhase[1] ;
;  sramData[7]  ; dataController_top:dc0|clkPhase[1] ; 10.212    ;           ; Fall       ; dataController_top:dc0|clkPhase[1] ;
;  sramData[8]  ; dataController_top:dc0|clkPhase[1] ; 10.548    ;           ; Fall       ; dataController_top:dc0|clkPhase[1] ;
;  sramData[9]  ; dataController_top:dc0|clkPhase[1] ; 10.548    ;           ; Fall       ; dataController_top:dc0|clkPhase[1] ;
;  sramData[10] ; dataController_top:dc0|clkPhase[1] ; 10.828    ;           ; Fall       ; dataController_top:dc0|clkPhase[1] ;
;  sramData[11] ; dataController_top:dc0|clkPhase[1] ; 10.534    ;           ; Fall       ; dataController_top:dc0|clkPhase[1] ;
;  sramData[12] ; dataController_top:dc0|clkPhase[1] ; 10.554    ;           ; Fall       ; dataController_top:dc0|clkPhase[1] ;
;  sramData[13] ; dataController_top:dc0|clkPhase[1] ; 10.838    ;           ; Fall       ; dataController_top:dc0|clkPhase[1] ;
;  sramData[14] ; dataController_top:dc0|clkPhase[1] ; 10.838    ;           ; Fall       ; dataController_top:dc0|clkPhase[1] ;
;  sramData[15] ; dataController_top:dc0|clkPhase[1] ; 11.086    ;           ; Fall       ; dataController_top:dc0|clkPhase[1] ;
+---------------+------------------------------------+-----------+-----------+------------+------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                                                 ;
+---------------+------------------------------------+-----------+-----------+------------+------------------------------------+
; Data Port     ; Clock Port                         ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                    ;
+---------------+------------------------------------+-----------+-----------+------------+------------------------------------+
; sramData[*]   ; dataController_top:dc0|clkPhase[1] ; 8.280     ;           ; Rise       ; dataController_top:dc0|clkPhase[1] ;
;  sramData[0]  ; dataController_top:dc0|clkPhase[1] ; 9.221     ;           ; Rise       ; dataController_top:dc0|clkPhase[1] ;
;  sramData[1]  ; dataController_top:dc0|clkPhase[1] ; 9.231     ;           ; Rise       ; dataController_top:dc0|clkPhase[1] ;
;  sramData[2]  ; dataController_top:dc0|clkPhase[1] ; 8.944     ;           ; Rise       ; dataController_top:dc0|clkPhase[1] ;
;  sramData[3]  ; dataController_top:dc0|clkPhase[1] ; 8.954     ;           ; Rise       ; dataController_top:dc0|clkPhase[1] ;
;  sramData[4]  ; dataController_top:dc0|clkPhase[1] ; 8.607     ;           ; Rise       ; dataController_top:dc0|clkPhase[1] ;
;  sramData[5]  ; dataController_top:dc0|clkPhase[1] ; 8.620     ;           ; Rise       ; dataController_top:dc0|clkPhase[1] ;
;  sramData[6]  ; dataController_top:dc0|clkPhase[1] ; 8.280     ;           ; Rise       ; dataController_top:dc0|clkPhase[1] ;
;  sramData[7]  ; dataController_top:dc0|clkPhase[1] ; 8.588     ;           ; Rise       ; dataController_top:dc0|clkPhase[1] ;
;  sramData[8]  ; dataController_top:dc0|clkPhase[1] ; 8.924     ;           ; Rise       ; dataController_top:dc0|clkPhase[1] ;
;  sramData[9]  ; dataController_top:dc0|clkPhase[1] ; 8.924     ;           ; Rise       ; dataController_top:dc0|clkPhase[1] ;
;  sramData[10] ; dataController_top:dc0|clkPhase[1] ; 9.204     ;           ; Rise       ; dataController_top:dc0|clkPhase[1] ;
;  sramData[11] ; dataController_top:dc0|clkPhase[1] ; 8.910     ;           ; Rise       ; dataController_top:dc0|clkPhase[1] ;
;  sramData[12] ; dataController_top:dc0|clkPhase[1] ; 8.930     ;           ; Rise       ; dataController_top:dc0|clkPhase[1] ;
;  sramData[13] ; dataController_top:dc0|clkPhase[1] ; 9.214     ;           ; Rise       ; dataController_top:dc0|clkPhase[1] ;
;  sramData[14] ; dataController_top:dc0|clkPhase[1] ; 9.214     ;           ; Rise       ; dataController_top:dc0|clkPhase[1] ;
;  sramData[15] ; dataController_top:dc0|clkPhase[1] ; 9.462     ;           ; Rise       ; dataController_top:dc0|clkPhase[1] ;
; sramData[*]   ; dataController_top:dc0|clkPhase[1] ; 9.674     ;           ; Fall       ; dataController_top:dc0|clkPhase[1] ;
;  sramData[0]  ; dataController_top:dc0|clkPhase[1] ; 10.615    ;           ; Fall       ; dataController_top:dc0|clkPhase[1] ;
;  sramData[1]  ; dataController_top:dc0|clkPhase[1] ; 10.625    ;           ; Fall       ; dataController_top:dc0|clkPhase[1] ;
;  sramData[2]  ; dataController_top:dc0|clkPhase[1] ; 10.338    ;           ; Fall       ; dataController_top:dc0|clkPhase[1] ;
;  sramData[3]  ; dataController_top:dc0|clkPhase[1] ; 10.348    ;           ; Fall       ; dataController_top:dc0|clkPhase[1] ;
;  sramData[4]  ; dataController_top:dc0|clkPhase[1] ; 10.001    ;           ; Fall       ; dataController_top:dc0|clkPhase[1] ;
;  sramData[5]  ; dataController_top:dc0|clkPhase[1] ; 10.014    ;           ; Fall       ; dataController_top:dc0|clkPhase[1] ;
;  sramData[6]  ; dataController_top:dc0|clkPhase[1] ; 9.674     ;           ; Fall       ; dataController_top:dc0|clkPhase[1] ;
;  sramData[7]  ; dataController_top:dc0|clkPhase[1] ; 9.982     ;           ; Fall       ; dataController_top:dc0|clkPhase[1] ;
;  sramData[8]  ; dataController_top:dc0|clkPhase[1] ; 10.318    ;           ; Fall       ; dataController_top:dc0|clkPhase[1] ;
;  sramData[9]  ; dataController_top:dc0|clkPhase[1] ; 10.318    ;           ; Fall       ; dataController_top:dc0|clkPhase[1] ;
;  sramData[10] ; dataController_top:dc0|clkPhase[1] ; 10.598    ;           ; Fall       ; dataController_top:dc0|clkPhase[1] ;
;  sramData[11] ; dataController_top:dc0|clkPhase[1] ; 10.304    ;           ; Fall       ; dataController_top:dc0|clkPhase[1] ;
;  sramData[12] ; dataController_top:dc0|clkPhase[1] ; 10.324    ;           ; Fall       ; dataController_top:dc0|clkPhase[1] ;
;  sramData[13] ; dataController_top:dc0|clkPhase[1] ; 10.608    ;           ; Fall       ; dataController_top:dc0|clkPhase[1] ;
;  sramData[14] ; dataController_top:dc0|clkPhase[1] ; 10.608    ;           ; Fall       ; dataController_top:dc0|clkPhase[1] ;
;  sramData[15] ; dataController_top:dc0|clkPhase[1] ; 10.856    ;           ; Fall       ; dataController_top:dc0|clkPhase[1] ;
+---------------+------------------------------------+-----------+-----------+------------+------------------------------------+


+------------------------------------------------------------------------+
; Fast Model Setup Summary                                               ;
+-----------------------------------------------+--------+---------------+
; Clock                                         ; Slack  ; End Point TNS ;
+-----------------------------------------------+--------+---------------+
; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 20.929 ; 0.000         ;
; dataController_top:dc0|clkPhase[1]            ; 47.505 ; 0.000         ;
+-----------------------------------------------+--------+---------------+


+-----------------------------------------------------------------------+
; Fast Model Hold Summary                                               ;
+-----------------------------------------------+-------+---------------+
; Clock                                         ; Slack ; End Point TNS ;
+-----------------------------------------------+-------+---------------+
; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 0.215 ; 0.000         ;
; dataController_top:dc0|clkPhase[1]            ; 0.215 ; 0.000         ;
+-----------------------------------------------+-------+---------------+


+-------------------------------------------------------------+
; Fast Model Recovery Summary                                 ;
+------------------------------------+--------+---------------+
; Clock                              ; Slack  ; End Point TNS ;
+------------------------------------+--------+---------------+
; dataController_top:dc0|clkPhase[1] ; 56.579 ; 0.000         ;
+------------------------------------+--------+---------------+


+------------------------------------------------------------+
; Fast Model Removal Summary                                 ;
+------------------------------------+-------+---------------+
; Clock                              ; Slack ; End Point TNS ;
+------------------------------------+-------+---------------+
; dataController_top:dc0|clkPhase[1] ; 1.692 ; 0.000         ;
+------------------------------------+-------+---------------+


+------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                                 ;
+-----------------------------------------------+--------+---------------+
; Clock                                         ; Slack  ; End Point TNS ;
+-----------------------------------------------+--------+---------------+
; clk50                                         ; 10.000 ; 0.000         ;
; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 14.384 ; 0.000         ;
; dataController_top:dc0|clkPhase[1]            ; 59.158 ; 0.000         ;
; altera_reserved_tck                           ; 97.778 ; 0.000         ;
+-----------------------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clock325MHz:cs0|altpll:altpll_component|_clk0'                                                                                                                                                                                      ;
+--------+------------------------------------------------------+----------------------------------------------------------+------------------------------------+-----------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                            ; To Node                                                  ; Launch Clock                       ; Latch Clock                                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------+----------------------------------------------------------+------------------------------------+-----------------------------------------------+--------------+------------+------------+
; 20.929 ; TG68:m68k|TG68_fast:TG68_fast_inst|opcode[2]         ; dataController_top:dc0|videoShifter:vs|shiftRegister[11] ; dataController_top:dc0|clkPhase[1] ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 30.769       ; -1.805     ; 8.067      ;
; 20.972 ; TG68:m68k|TG68_fast:TG68_fast_inst|opcode[5]         ; dataController_top:dc0|videoShifter:vs|shiftRegister[11] ; dataController_top:dc0|clkPhase[1] ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 30.769       ; -1.794     ; 8.035      ;
; 20.986 ; TG68:m68k|TG68_fast:TG68_fast_inst|opcode[3]         ; dataController_top:dc0|videoShifter:vs|shiftRegister[11] ; dataController_top:dc0|clkPhase[1] ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 30.769       ; -1.794     ; 8.021      ;
; 20.998 ; TG68:m68k|TG68_fast:TG68_fast_inst|opcode[7]         ; dataController_top:dc0|videoShifter:vs|shiftRegister[11] ; dataController_top:dc0|clkPhase[1] ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 30.769       ; -1.794     ; 8.009      ;
; 21.015 ; TG68:m68k|TG68_fast:TG68_fast_inst|opcode[9]         ; dataController_top:dc0|videoShifter:vs|shiftRegister[11] ; dataController_top:dc0|clkPhase[1] ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 30.769       ; -1.795     ; 7.991      ;
; 21.029 ; TG68:m68k|TG68_fast:TG68_fast_inst|opcode[8]         ; dataController_top:dc0|videoShifter:vs|shiftRegister[11] ; dataController_top:dc0|clkPhase[1] ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 30.769       ; -1.794     ; 7.978      ;
; 21.044 ; TG68:m68k|TG68_fast:TG68_fast_inst|opcode[2]         ; dataController_top:dc0|videoShifter:vs|shiftRegister[12] ; dataController_top:dc0|clkPhase[1] ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 30.769       ; -1.805     ; 7.952      ;
; 21.052 ; TG68:m68k|TG68_fast:TG68_fast_inst|opcode[6]         ; dataController_top:dc0|videoShifter:vs|shiftRegister[11] ; dataController_top:dc0|clkPhase[1] ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 30.769       ; -1.794     ; 7.955      ;
; 21.067 ; TG68:m68k|TG68_fast:TG68_fast_inst|opcode[4]         ; dataController_top:dc0|videoShifter:vs|shiftRegister[11] ; dataController_top:dc0|clkPhase[1] ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 30.769       ; -1.794     ; 7.940      ;
; 21.073 ; TG68:m68k|TG68_fast:TG68_fast_inst|opcode[14]        ; dataController_top:dc0|videoShifter:vs|shiftRegister[11] ; dataController_top:dc0|clkPhase[1] ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 30.769       ; -1.802     ; 7.926      ;
; 21.084 ; TG68:m68k|TG68_fast:TG68_fast_inst|opcode[1]         ; dataController_top:dc0|videoShifter:vs|shiftRegister[11] ; dataController_top:dc0|clkPhase[1] ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 30.769       ; -1.795     ; 7.922      ;
; 21.087 ; TG68:m68k|TG68_fast:TG68_fast_inst|opcode[5]         ; dataController_top:dc0|videoShifter:vs|shiftRegister[12] ; dataController_top:dc0|clkPhase[1] ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 30.769       ; -1.794     ; 7.920      ;
; 21.101 ; TG68:m68k|TG68_fast:TG68_fast_inst|opcode[3]         ; dataController_top:dc0|videoShifter:vs|shiftRegister[12] ; dataController_top:dc0|clkPhase[1] ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 30.769       ; -1.794     ; 7.906      ;
; 21.107 ; TG68:m68k|TG68_fast:TG68_fast_inst|opcode[12]        ; dataController_top:dc0|videoShifter:vs|shiftRegister[11] ; dataController_top:dc0|clkPhase[1] ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 30.769       ; -1.802     ; 7.892      ;
; 21.113 ; TG68:m68k|TG68_fast:TG68_fast_inst|opcode[7]         ; dataController_top:dc0|videoShifter:vs|shiftRegister[12] ; dataController_top:dc0|clkPhase[1] ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 30.769       ; -1.794     ; 7.894      ;
; 21.130 ; TG68:m68k|TG68_fast:TG68_fast_inst|opcode[9]         ; dataController_top:dc0|videoShifter:vs|shiftRegister[12] ; dataController_top:dc0|clkPhase[1] ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 30.769       ; -1.795     ; 7.876      ;
; 21.144 ; TG68:m68k|TG68_fast:TG68_fast_inst|opcode[8]         ; dataController_top:dc0|videoShifter:vs|shiftRegister[12] ; dataController_top:dc0|clkPhase[1] ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 30.769       ; -1.794     ; 7.863      ;
; 21.147 ; TG68:m68k|TG68_fast:TG68_fast_inst|opcode[2]         ; dataController_top:dc0|videoShifter:vs|shiftRegister[13] ; dataController_top:dc0|clkPhase[1] ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 30.769       ; -1.805     ; 7.849      ;
; 21.153 ; TG68:m68k|TG68_fast:TG68_fast_inst|opcode[2]         ; dataController_top:dc0|videoShifter:vs|shiftRegister[14] ; dataController_top:dc0|clkPhase[1] ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 30.769       ; -1.805     ; 7.843      ;
; 21.167 ; TG68:m68k|TG68_fast:TG68_fast_inst|opcode[6]         ; dataController_top:dc0|videoShifter:vs|shiftRegister[12] ; dataController_top:dc0|clkPhase[1] ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 30.769       ; -1.794     ; 7.840      ;
; 21.182 ; TG68:m68k|TG68_fast:TG68_fast_inst|opcode[4]         ; dataController_top:dc0|videoShifter:vs|shiftRegister[12] ; dataController_top:dc0|clkPhase[1] ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 30.769       ; -1.794     ; 7.825      ;
; 21.188 ; TG68:m68k|TG68_fast:TG68_fast_inst|opcode[14]        ; dataController_top:dc0|videoShifter:vs|shiftRegister[12] ; dataController_top:dc0|clkPhase[1] ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 30.769       ; -1.802     ; 7.811      ;
; 21.189 ; TG68:m68k|TG68_fast:TG68_fast_inst|opcode[0]         ; dataController_top:dc0|videoShifter:vs|shiftRegister[11] ; dataController_top:dc0|clkPhase[1] ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 30.769       ; -1.806     ; 7.806      ;
; 21.190 ; TG68:m68k|TG68_fast:TG68_fast_inst|opcode[5]         ; dataController_top:dc0|videoShifter:vs|shiftRegister[13] ; dataController_top:dc0|clkPhase[1] ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 30.769       ; -1.794     ; 7.817      ;
; 21.196 ; TG68:m68k|TG68_fast:TG68_fast_inst|Flags[1]          ; dataController_top:dc0|videoShifter:vs|shiftRegister[11] ; dataController_top:dc0|clkPhase[1] ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 30.769       ; -1.808     ; 7.797      ;
; 21.196 ; TG68:m68k|TG68_fast:TG68_fast_inst|opcode[5]         ; dataController_top:dc0|videoShifter:vs|shiftRegister[14] ; dataController_top:dc0|clkPhase[1] ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 30.769       ; -1.794     ; 7.811      ;
; 21.199 ; TG68:m68k|TG68_fast:TG68_fast_inst|opcode[1]         ; dataController_top:dc0|videoShifter:vs|shiftRegister[12] ; dataController_top:dc0|clkPhase[1] ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 30.769       ; -1.795     ; 7.807      ;
; 21.204 ; TG68:m68k|TG68_fast:TG68_fast_inst|opcode[3]         ; dataController_top:dc0|videoShifter:vs|shiftRegister[13] ; dataController_top:dc0|clkPhase[1] ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 30.769       ; -1.794     ; 7.803      ;
; 21.210 ; TG68:m68k|TG68_fast:TG68_fast_inst|opcode[3]         ; dataController_top:dc0|videoShifter:vs|shiftRegister[14] ; dataController_top:dc0|clkPhase[1] ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 30.769       ; -1.794     ; 7.797      ;
; 21.216 ; TG68:m68k|TG68_fast:TG68_fast_inst|opcode[7]         ; dataController_top:dc0|videoShifter:vs|shiftRegister[13] ; dataController_top:dc0|clkPhase[1] ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 30.769       ; -1.794     ; 7.791      ;
; 21.218 ; TG68:m68k|TG68_fast:TG68_fast_inst|opcode[10]        ; dataController_top:dc0|videoShifter:vs|shiftRegister[11] ; dataController_top:dc0|clkPhase[1] ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 30.769       ; -1.795     ; 7.788      ;
; 21.222 ; TG68:m68k|TG68_fast:TG68_fast_inst|opcode[12]        ; dataController_top:dc0|videoShifter:vs|shiftRegister[12] ; dataController_top:dc0|clkPhase[1] ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 30.769       ; -1.802     ; 7.777      ;
; 21.222 ; TG68:m68k|TG68_fast:TG68_fast_inst|opcode[7]         ; dataController_top:dc0|videoShifter:vs|shiftRegister[14] ; dataController_top:dc0|clkPhase[1] ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 30.769       ; -1.794     ; 7.785      ;
; 21.233 ; TG68:m68k|TG68_fast:TG68_fast_inst|opcode[9]         ; dataController_top:dc0|videoShifter:vs|shiftRegister[13] ; dataController_top:dc0|clkPhase[1] ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 30.769       ; -1.795     ; 7.773      ;
; 21.237 ; TG68:m68k|TG68_fast:TG68_fast_inst|opcode[2]         ; dataController_top:dc0|videoShifter:vs|shiftRegister[9]  ; dataController_top:dc0|clkPhase[1] ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 30.769       ; -1.805     ; 7.759      ;
; 21.239 ; TG68:m68k|TG68_fast:TG68_fast_inst|opcode[9]         ; dataController_top:dc0|videoShifter:vs|shiftRegister[14] ; dataController_top:dc0|clkPhase[1] ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 30.769       ; -1.795     ; 7.767      ;
; 21.247 ; TG68:m68k|TG68_fast:TG68_fast_inst|opcode[8]         ; dataController_top:dc0|videoShifter:vs|shiftRegister[13] ; dataController_top:dc0|clkPhase[1] ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 30.769       ; -1.794     ; 7.760      ;
; 21.253 ; TG68:m68k|TG68_fast:TG68_fast_inst|opcode[8]         ; dataController_top:dc0|videoShifter:vs|shiftRegister[14] ; dataController_top:dc0|clkPhase[1] ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 30.769       ; -1.794     ; 7.754      ;
; 21.257 ; TG68:m68k|TG68_fast:TG68_fast_inst|opcode[2]         ; dataController_top:dc0|videoShifter:vs|shiftRegister[10] ; dataController_top:dc0|clkPhase[1] ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 30.769       ; -1.805     ; 7.739      ;
; 21.270 ; TG68:m68k|TG68_fast:TG68_fast_inst|opcode[6]         ; dataController_top:dc0|videoShifter:vs|shiftRegister[13] ; dataController_top:dc0|clkPhase[1] ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 30.769       ; -1.794     ; 7.737      ;
; 21.276 ; TG68:m68k|TG68_fast:TG68_fast_inst|opcode[6]         ; dataController_top:dc0|videoShifter:vs|shiftRegister[14] ; dataController_top:dc0|clkPhase[1] ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 30.769       ; -1.794     ; 7.731      ;
; 21.280 ; TG68:m68k|TG68_fast:TG68_fast_inst|opcode[5]         ; dataController_top:dc0|videoShifter:vs|shiftRegister[9]  ; dataController_top:dc0|clkPhase[1] ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 30.769       ; -1.794     ; 7.727      ;
; 21.285 ; TG68:m68k|TG68_fast:TG68_fast_inst|opcode[4]         ; dataController_top:dc0|videoShifter:vs|shiftRegister[13] ; dataController_top:dc0|clkPhase[1] ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 30.769       ; -1.794     ; 7.722      ;
; 21.291 ; TG68:m68k|TG68_fast:TG68_fast_inst|opcode[14]        ; dataController_top:dc0|videoShifter:vs|shiftRegister[13] ; dataController_top:dc0|clkPhase[1] ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 30.769       ; -1.802     ; 7.708      ;
; 21.291 ; TG68:m68k|TG68_fast:TG68_fast_inst|opcode[4]         ; dataController_top:dc0|videoShifter:vs|shiftRegister[14] ; dataController_top:dc0|clkPhase[1] ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 30.769       ; -1.794     ; 7.716      ;
; 21.294 ; TG68:m68k|TG68_fast:TG68_fast_inst|opcode[3]         ; dataController_top:dc0|videoShifter:vs|shiftRegister[9]  ; dataController_top:dc0|clkPhase[1] ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 30.769       ; -1.794     ; 7.713      ;
; 21.296 ; TG68:m68k|TG68_fast:TG68_fast_inst|micro_state.trap2 ; dataController_top:dc0|videoShifter:vs|shiftRegister[11] ; dataController_top:dc0|clkPhase[1] ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 30.769       ; -1.801     ; 7.704      ;
; 21.297 ; TG68:m68k|TG68_fast:TG68_fast_inst|opcode[14]        ; dataController_top:dc0|videoShifter:vs|shiftRegister[14] ; dataController_top:dc0|clkPhase[1] ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 30.769       ; -1.802     ; 7.702      ;
; 21.300 ; TG68:m68k|TG68_fast:TG68_fast_inst|opcode[11]        ; dataController_top:dc0|videoShifter:vs|shiftRegister[11] ; dataController_top:dc0|clkPhase[1] ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 30.769       ; -1.795     ; 7.706      ;
; 21.300 ; TG68:m68k|TG68_fast:TG68_fast_inst|opcode[5]         ; dataController_top:dc0|videoShifter:vs|shiftRegister[10] ; dataController_top:dc0|clkPhase[1] ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 30.769       ; -1.794     ; 7.707      ;
; 21.302 ; TG68:m68k|TG68_fast:TG68_fast_inst|opcode[1]         ; dataController_top:dc0|videoShifter:vs|shiftRegister[13] ; dataController_top:dc0|clkPhase[1] ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 30.769       ; -1.795     ; 7.704      ;
; 21.304 ; TG68:m68k|TG68_fast:TG68_fast_inst|opcode[0]         ; dataController_top:dc0|videoShifter:vs|shiftRegister[12] ; dataController_top:dc0|clkPhase[1] ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 30.769       ; -1.806     ; 7.691      ;
; 21.305 ; TG68:m68k|TG68_fast:TG68_fast_inst|opcode[15]        ; dataController_top:dc0|videoShifter:vs|shiftRegister[11] ; dataController_top:dc0|clkPhase[1] ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 30.769       ; -1.802     ; 7.694      ;
; 21.306 ; TG68:m68k|TG68_fast:TG68_fast_inst|opcode[7]         ; dataController_top:dc0|videoShifter:vs|shiftRegister[9]  ; dataController_top:dc0|clkPhase[1] ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 30.769       ; -1.794     ; 7.701      ;
; 21.308 ; TG68:m68k|TG68_fast:TG68_fast_inst|opcode[1]         ; dataController_top:dc0|videoShifter:vs|shiftRegister[14] ; dataController_top:dc0|clkPhase[1] ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 30.769       ; -1.795     ; 7.698      ;
; 21.311 ; TG68:m68k|TG68_fast:TG68_fast_inst|Flags[1]          ; dataController_top:dc0|videoShifter:vs|shiftRegister[12] ; dataController_top:dc0|clkPhase[1] ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 30.769       ; -1.808     ; 7.682      ;
; 21.314 ; TG68:m68k|TG68_fast:TG68_fast_inst|opcode[3]         ; dataController_top:dc0|videoShifter:vs|shiftRegister[10] ; dataController_top:dc0|clkPhase[1] ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 30.769       ; -1.794     ; 7.693      ;
; 21.323 ; TG68:m68k|TG68_fast:TG68_fast_inst|opcode[9]         ; dataController_top:dc0|videoShifter:vs|shiftRegister[9]  ; dataController_top:dc0|clkPhase[1] ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 30.769       ; -1.795     ; 7.683      ;
; 21.325 ; TG68:m68k|TG68_fast:TG68_fast_inst|opcode[12]        ; dataController_top:dc0|videoShifter:vs|shiftRegister[13] ; dataController_top:dc0|clkPhase[1] ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 30.769       ; -1.802     ; 7.674      ;
; 21.326 ; TG68:m68k|TG68_fast:TG68_fast_inst|opcode[7]         ; dataController_top:dc0|videoShifter:vs|shiftRegister[10] ; dataController_top:dc0|clkPhase[1] ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 30.769       ; -1.794     ; 7.681      ;
; 21.331 ; TG68:m68k|TG68_fast:TG68_fast_inst|opcode[12]        ; dataController_top:dc0|videoShifter:vs|shiftRegister[14] ; dataController_top:dc0|clkPhase[1] ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 30.769       ; -1.802     ; 7.668      ;
; 21.333 ; TG68:m68k|TG68_fast:TG68_fast_inst|opcode[10]        ; dataController_top:dc0|videoShifter:vs|shiftRegister[12] ; dataController_top:dc0|clkPhase[1] ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 30.769       ; -1.795     ; 7.673      ;
; 21.337 ; TG68:m68k|TG68_fast:TG68_fast_inst|opcode[8]         ; dataController_top:dc0|videoShifter:vs|shiftRegister[9]  ; dataController_top:dc0|clkPhase[1] ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 30.769       ; -1.794     ; 7.670      ;
; 21.343 ; TG68:m68k|TG68_fast:TG68_fast_inst|opcode[9]         ; dataController_top:dc0|videoShifter:vs|shiftRegister[10] ; dataController_top:dc0|clkPhase[1] ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 30.769       ; -1.795     ; 7.663      ;
; 21.345 ; TG68:m68k|TG68_fast:TG68_fast_inst|micro_state.int3  ; dataController_top:dc0|videoShifter:vs|shiftRegister[11] ; dataController_top:dc0|clkPhase[1] ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 30.769       ; -1.806     ; 7.650      ;
; 21.357 ; TG68:m68k|TG68_fast:TG68_fast_inst|opcode[8]         ; dataController_top:dc0|videoShifter:vs|shiftRegister[10] ; dataController_top:dc0|clkPhase[1] ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 30.769       ; -1.794     ; 7.650      ;
; 21.360 ; TG68:m68k|TG68_fast:TG68_fast_inst|opcode[6]         ; dataController_top:dc0|videoShifter:vs|shiftRegister[9]  ; dataController_top:dc0|clkPhase[1] ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 30.769       ; -1.794     ; 7.647      ;
; 21.373 ; TG68:m68k|TG68_fast:TG68_fast_inst|opcode[2]         ; dataController_top:dc0|videoShifter:vs|shiftRegister[4]  ; dataController_top:dc0|clkPhase[1] ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 30.769       ; -1.810     ; 7.618      ;
; 21.375 ; TG68:m68k|TG68_fast:TG68_fast_inst|opcode[4]         ; dataController_top:dc0|videoShifter:vs|shiftRegister[9]  ; dataController_top:dc0|clkPhase[1] ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 30.769       ; -1.794     ; 7.632      ;
; 21.380 ; TG68:m68k|TG68_fast:TG68_fast_inst|opcode[6]         ; dataController_top:dc0|videoShifter:vs|shiftRegister[10] ; dataController_top:dc0|clkPhase[1] ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 30.769       ; -1.794     ; 7.627      ;
; 21.381 ; TG68:m68k|TG68_fast:TG68_fast_inst|opcode[14]        ; dataController_top:dc0|videoShifter:vs|shiftRegister[9]  ; dataController_top:dc0|clkPhase[1] ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 30.769       ; -1.802     ; 7.618      ;
; 21.390 ; TG68:m68k|TG68_fast:TG68_fast_inst|opcode[13]        ; dataController_top:dc0|videoShifter:vs|shiftRegister[11] ; dataController_top:dc0|clkPhase[1] ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 30.769       ; -1.802     ; 7.609      ;
; 21.392 ; TG68:m68k|TG68_fast:TG68_fast_inst|opcode[1]         ; dataController_top:dc0|videoShifter:vs|shiftRegister[9]  ; dataController_top:dc0|clkPhase[1] ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 30.769       ; -1.795     ; 7.614      ;
; 21.395 ; TG68:m68k|TG68_fast:TG68_fast_inst|opcode[4]         ; dataController_top:dc0|videoShifter:vs|shiftRegister[10] ; dataController_top:dc0|clkPhase[1] ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 30.769       ; -1.794     ; 7.612      ;
; 21.401 ; TG68:m68k|TG68_fast:TG68_fast_inst|opcode[14]        ; dataController_top:dc0|videoShifter:vs|shiftRegister[10] ; dataController_top:dc0|clkPhase[1] ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 30.769       ; -1.802     ; 7.598      ;
; 21.407 ; TG68:m68k|TG68_fast:TG68_fast_inst|opcode[0]         ; dataController_top:dc0|videoShifter:vs|shiftRegister[13] ; dataController_top:dc0|clkPhase[1] ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 30.769       ; -1.806     ; 7.588      ;
; 21.411 ; TG68:m68k|TG68_fast:TG68_fast_inst|micro_state.trap2 ; dataController_top:dc0|videoShifter:vs|shiftRegister[12] ; dataController_top:dc0|clkPhase[1] ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 30.769       ; -1.801     ; 7.589      ;
; 21.412 ; TG68:m68k|TG68_fast:TG68_fast_inst|opcode[1]         ; dataController_top:dc0|videoShifter:vs|shiftRegister[10] ; dataController_top:dc0|clkPhase[1] ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 30.769       ; -1.795     ; 7.594      ;
; 21.413 ; TG68:m68k|TG68_fast:TG68_fast_inst|opcode[0]         ; dataController_top:dc0|videoShifter:vs|shiftRegister[14] ; dataController_top:dc0|clkPhase[1] ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 30.769       ; -1.806     ; 7.582      ;
; 21.414 ; TG68:m68k|TG68_fast:TG68_fast_inst|Flags[1]          ; dataController_top:dc0|videoShifter:vs|shiftRegister[13] ; dataController_top:dc0|clkPhase[1] ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 30.769       ; -1.808     ; 7.579      ;
; 21.415 ; TG68:m68k|TG68_fast:TG68_fast_inst|opcode[11]        ; dataController_top:dc0|videoShifter:vs|shiftRegister[12] ; dataController_top:dc0|clkPhase[1] ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 30.769       ; -1.795     ; 7.591      ;
; 21.415 ; TG68:m68k|TG68_fast:TG68_fast_inst|opcode[12]        ; dataController_top:dc0|videoShifter:vs|shiftRegister[9]  ; dataController_top:dc0|clkPhase[1] ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 30.769       ; -1.802     ; 7.584      ;
; 21.416 ; TG68:m68k|TG68_fast:TG68_fast_inst|opcode[5]         ; dataController_top:dc0|videoShifter:vs|shiftRegister[4]  ; dataController_top:dc0|clkPhase[1] ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 30.769       ; -1.799     ; 7.586      ;
; 21.420 ; TG68:m68k|TG68_fast:TG68_fast_inst|opcode[15]        ; dataController_top:dc0|videoShifter:vs|shiftRegister[12] ; dataController_top:dc0|clkPhase[1] ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 30.769       ; -1.802     ; 7.579      ;
; 21.420 ; TG68:m68k|TG68_fast:TG68_fast_inst|Flags[1]          ; dataController_top:dc0|videoShifter:vs|shiftRegister[14] ; dataController_top:dc0|clkPhase[1] ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 30.769       ; -1.808     ; 7.573      ;
; 21.427 ; TG68:m68k|TG68_fast:TG68_fast_inst|opcode[2]         ; dataController_top:dc0|videoShifter:vs|shiftRegister[3]  ; dataController_top:dc0|clkPhase[1] ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 30.769       ; -1.801     ; 7.573      ;
; 21.430 ; TG68:m68k|TG68_fast:TG68_fast_inst|opcode[3]         ; dataController_top:dc0|videoShifter:vs|shiftRegister[4]  ; dataController_top:dc0|clkPhase[1] ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 30.769       ; -1.799     ; 7.572      ;
; 21.435 ; TG68:m68k|TG68_fast:TG68_fast_inst|opcode[12]        ; dataController_top:dc0|videoShifter:vs|shiftRegister[10] ; dataController_top:dc0|clkPhase[1] ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 30.769       ; -1.802     ; 7.564      ;
; 21.436 ; TG68:m68k|TG68_fast:TG68_fast_inst|opcode[10]        ; dataController_top:dc0|videoShifter:vs|shiftRegister[13] ; dataController_top:dc0|clkPhase[1] ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 30.769       ; -1.795     ; 7.570      ;
; 21.442 ; TG68:m68k|TG68_fast:TG68_fast_inst|opcode[10]        ; dataController_top:dc0|videoShifter:vs|shiftRegister[14] ; dataController_top:dc0|clkPhase[1] ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 30.769       ; -1.795     ; 7.564      ;
; 21.442 ; TG68:m68k|TG68_fast:TG68_fast_inst|opcode[7]         ; dataController_top:dc0|videoShifter:vs|shiftRegister[4]  ; dataController_top:dc0|clkPhase[1] ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 30.769       ; -1.799     ; 7.560      ;
; 21.459 ; TG68:m68k|TG68_fast:TG68_fast_inst|opcode[9]         ; dataController_top:dc0|videoShifter:vs|shiftRegister[4]  ; dataController_top:dc0|clkPhase[1] ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 30.769       ; -1.800     ; 7.542      ;
; 21.460 ; TG68:m68k|TG68_fast:TG68_fast_inst|micro_state.int3  ; dataController_top:dc0|videoShifter:vs|shiftRegister[12] ; dataController_top:dc0|clkPhase[1] ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 30.769       ; -1.806     ; 7.535      ;
; 21.470 ; TG68:m68k|TG68_fast:TG68_fast_inst|opcode[5]         ; dataController_top:dc0|videoShifter:vs|shiftRegister[3]  ; dataController_top:dc0|clkPhase[1] ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 30.769       ; -1.790     ; 7.541      ;
; 21.473 ; TG68:m68k|TG68_fast:TG68_fast_inst|opcode[8]         ; dataController_top:dc0|videoShifter:vs|shiftRegister[4]  ; dataController_top:dc0|clkPhase[1] ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 30.769       ; -1.799     ; 7.529      ;
; 21.476 ; TG68:m68k|TG68_fast:TG68_fast_inst|SVmode            ; dataController_top:dc0|videoShifter:vs|shiftRegister[11] ; dataController_top:dc0|clkPhase[1] ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 30.769       ; -1.795     ; 7.530      ;
; 21.484 ; TG68:m68k|TG68_fast:TG68_fast_inst|opcode[3]         ; dataController_top:dc0|videoShifter:vs|shiftRegister[3]  ; dataController_top:dc0|clkPhase[1] ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 30.769       ; -1.790     ; 7.527      ;
; 21.496 ; TG68:m68k|TG68_fast:TG68_fast_inst|opcode[6]         ; dataController_top:dc0|videoShifter:vs|shiftRegister[4]  ; dataController_top:dc0|clkPhase[1] ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 30.769       ; -1.799     ; 7.506      ;
; 21.496 ; TG68:m68k|TG68_fast:TG68_fast_inst|opcode[7]         ; dataController_top:dc0|videoShifter:vs|shiftRegister[3]  ; dataController_top:dc0|clkPhase[1] ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 30.769       ; -1.790     ; 7.515      ;
; 21.497 ; TG68:m68k|TG68_fast:TG68_fast_inst|opcode[0]         ; dataController_top:dc0|videoShifter:vs|shiftRegister[9]  ; dataController_top:dc0|clkPhase[1] ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 30.769       ; -1.806     ; 7.498      ;
+--------+------------------------------------------------------+----------------------------------------------------------+------------------------------------+-----------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'dataController_top:dc0|clkPhase[1]'                                                                                                                                                                                                                                                                                                                                       ;
+--------+---------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                       ; To Node                                                                                                                        ; Launch Clock                       ; Latch Clock                        ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; 47.505 ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_low_rtl_1|altsyncram_skd1:auto_generated|ram_block1a0~portb_address_reg0  ; TG68:m68k|TG68_fast:TG68_fast_inst|Flags[2]                                                                                    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; -0.070     ; 13.995     ;
; 47.505 ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_low_rtl_1|altsyncram_skd1:auto_generated|ram_block1a0~portb_address_reg1  ; TG68:m68k|TG68_fast:TG68_fast_inst|Flags[2]                                                                                    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; -0.070     ; 13.995     ;
; 47.505 ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_low_rtl_1|altsyncram_skd1:auto_generated|ram_block1a0~portb_address_reg2  ; TG68:m68k|TG68_fast:TG68_fast_inst|Flags[2]                                                                                    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; -0.070     ; 13.995     ;
; 47.505 ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_low_rtl_1|altsyncram_skd1:auto_generated|ram_block1a0~portb_address_reg3  ; TG68:m68k|TG68_fast:TG68_fast_inst|Flags[2]                                                                                    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; -0.070     ; 13.995     ;
; 47.505 ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_low_rtl_1|altsyncram_skd1:auto_generated|ram_block1a0~portb_address_reg4  ; TG68:m68k|TG68_fast:TG68_fast_inst|Flags[2]                                                                                    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; -0.070     ; 13.995     ;
; 47.632 ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_low_rtl_1|altsyncram_skd1:auto_generated|ram_block1a0~portb_address_reg0  ; TG68:m68k|TG68_fast:TG68_fast_inst|Flags[1]                                                                                    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; -0.072     ; 13.866     ;
; 47.632 ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_low_rtl_1|altsyncram_skd1:auto_generated|ram_block1a0~portb_address_reg1  ; TG68:m68k|TG68_fast:TG68_fast_inst|Flags[1]                                                                                    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; -0.072     ; 13.866     ;
; 47.632 ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_low_rtl_1|altsyncram_skd1:auto_generated|ram_block1a0~portb_address_reg2  ; TG68:m68k|TG68_fast:TG68_fast_inst|Flags[1]                                                                                    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; -0.072     ; 13.866     ;
; 47.632 ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_low_rtl_1|altsyncram_skd1:auto_generated|ram_block1a0~portb_address_reg3  ; TG68:m68k|TG68_fast:TG68_fast_inst|Flags[1]                                                                                    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; -0.072     ; 13.866     ;
; 47.632 ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_low_rtl_1|altsyncram_skd1:auto_generated|ram_block1a0~portb_address_reg4  ; TG68:m68k|TG68_fast:TG68_fast_inst|Flags[1]                                                                                    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; -0.072     ; 13.866     ;
; 47.765 ; addrController_top:ac0|busCycle[1]                                                                                              ; TG68:m68k|TG68_fast:TG68_fast_inst|data_write_tmp[11]                                                                          ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; -0.002     ; 13.803     ;
; 47.791 ; addrController_top:ac0|busCycle[0]                                                                                              ; TG68:m68k|TG68_fast:TG68_fast_inst|data_write_tmp[11]                                                                          ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; -0.002     ; 13.777     ;
; 47.820 ; addrController_top:ac0|videoTimer:vt|xpos[7]                                                                                    ; TG68:m68k|TG68_fast:TG68_fast_inst|data_write_tmp[11]                                                                          ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; -0.002     ; 13.748     ;
; 47.832 ; dataController_top:dc0|iwm:i|floppy:floppyInt|driveTrack[5]                                                                     ; TG68:m68k|TG68_fast:TG68_fast_inst|Flags[2]                                                                                    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; 0.005      ; 13.743     ;
; 47.905 ; dataController_top:dc0|iwm:i|floppy:floppyInt|driveTrack[4]                                                                     ; TG68:m68k|TG68_fast:TG68_fast_inst|Flags[2]                                                                                    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; 0.005      ; 13.670     ;
; 47.949 ; dataController_top:dc0|iwm:i|floppy:floppyInt|driveTrack[6]                                                                     ; TG68:m68k|TG68_fast:TG68_fast_inst|Flags[2]                                                                                    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; 0.005      ; 13.626     ;
; 47.975 ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_low_rtl_1|altsyncram_skd1:auto_generated|ram_block1a0~portb_address_reg0  ; TG68:m68k|TG68_fast:TG68_fast_inst|Flags[3]                                                                                    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; -0.070     ; 13.525     ;
; 47.975 ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_low_rtl_1|altsyncram_skd1:auto_generated|ram_block1a0~portb_address_reg1  ; TG68:m68k|TG68_fast:TG68_fast_inst|Flags[3]                                                                                    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; -0.070     ; 13.525     ;
; 47.975 ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_low_rtl_1|altsyncram_skd1:auto_generated|ram_block1a0~portb_address_reg2  ; TG68:m68k|TG68_fast:TG68_fast_inst|Flags[3]                                                                                    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; -0.070     ; 13.525     ;
; 47.975 ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_low_rtl_1|altsyncram_skd1:auto_generated|ram_block1a0~portb_address_reg3  ; TG68:m68k|TG68_fast:TG68_fast_inst|Flags[3]                                                                                    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; -0.070     ; 13.525     ;
; 47.975 ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_low_rtl_1|altsyncram_skd1:auto_generated|ram_block1a0~portb_address_reg4  ; TG68:m68k|TG68_fast:TG68_fast_inst|Flags[3]                                                                                    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; -0.070     ; 13.525     ;
; 48.103 ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_low_rtl_1|altsyncram_skd1:auto_generated|ram_block1a0~portb_address_reg0  ; TG68:m68k|TG68_fast:TG68_fast_inst|data_write_tmp[15]                                                                          ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; -0.071     ; 13.396     ;
; 48.103 ; addrController_top:ac0|videoTimer:vt|xpos[2]                                                                                    ; TG68:m68k|TG68_fast:TG68_fast_inst|data_write_tmp[11]                                                                          ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; -0.002     ; 13.465     ;
; 48.103 ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_low_rtl_1|altsyncram_skd1:auto_generated|ram_block1a0~portb_address_reg1  ; TG68:m68k|TG68_fast:TG68_fast_inst|data_write_tmp[15]                                                                          ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; -0.071     ; 13.396     ;
; 48.103 ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_low_rtl_1|altsyncram_skd1:auto_generated|ram_block1a0~portb_address_reg2  ; TG68:m68k|TG68_fast:TG68_fast_inst|data_write_tmp[15]                                                                          ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; -0.071     ; 13.396     ;
; 48.103 ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_low_rtl_1|altsyncram_skd1:auto_generated|ram_block1a0~portb_address_reg3  ; TG68:m68k|TG68_fast:TG68_fast_inst|data_write_tmp[15]                                                                          ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; -0.071     ; 13.396     ;
; 48.103 ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_low_rtl_1|altsyncram_skd1:auto_generated|ram_block1a0~portb_address_reg4  ; TG68:m68k|TG68_fast:TG68_fast_inst|data_write_tmp[15]                                                                          ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; -0.071     ; 13.396     ;
; 48.180 ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_low_rtl_1|altsyncram_skd1:auto_generated|ram_block1a0~portb_address_reg0  ; TG68:m68k|TG68_fast:TG68_fast_inst|data_write_tmp[11]                                                                          ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; -0.082     ; 13.308     ;
; 48.180 ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_low_rtl_1|altsyncram_skd1:auto_generated|ram_block1a0~portb_address_reg1  ; TG68:m68k|TG68_fast:TG68_fast_inst|data_write_tmp[11]                                                                          ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; -0.082     ; 13.308     ;
; 48.180 ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_low_rtl_1|altsyncram_skd1:auto_generated|ram_block1a0~portb_address_reg2  ; TG68:m68k|TG68_fast:TG68_fast_inst|data_write_tmp[11]                                                                          ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; -0.082     ; 13.308     ;
; 48.180 ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_low_rtl_1|altsyncram_skd1:auto_generated|ram_block1a0~portb_address_reg3  ; TG68:m68k|TG68_fast:TG68_fast_inst|data_write_tmp[11]                                                                          ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; -0.082     ; 13.308     ;
; 48.180 ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_low_rtl_1|altsyncram_skd1:auto_generated|ram_block1a0~portb_address_reg4  ; TG68:m68k|TG68_fast:TG68_fast_inst|data_write_tmp[11]                                                                          ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; -0.082     ; 13.308     ;
; 48.251 ; dataController_top:dc0|iwm:i|floppy:floppyInt|diskImageTrackBase[11]                                                            ; TG68:m68k|TG68_fast:TG68_fast_inst|Flags[2]                                                                                    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; 0.002      ; 13.321     ;
; 48.265 ; dataController_top:dc0|iwm:i|floppy:floppyInt|driveSide                                                                         ; TG68:m68k|TG68_fast:TG68_fast_inst|Flags[2]                                                                                    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; 0.001      ; 13.306     ;
; 48.288 ; dataController_top:dc0|iwm:i|floppy:floppyInt|diskImageHeadOffset[5]                                                            ; TG68:m68k|TG68_fast:TG68_fast_inst|data_write_tmp[11]                                                                          ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; -0.008     ; 13.274     ;
; 48.298 ; dataController_top:dc0|iwm:i|floppy:floppyInt|diskImageTrackBase[12]                                                            ; TG68:m68k|TG68_fast:TG68_fast_inst|Flags[2]                                                                                    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; 0.002      ; 13.274     ;
; 48.322 ; dataController_top:dc0|iwm:i|floppy:floppyInt|diskImageTrackBase[13]                                                            ; TG68:m68k|TG68_fast:TG68_fast_inst|Flags[2]                                                                                    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; 0.002      ; 13.250     ;
; 48.330 ; addrController_top:ac0|videoTimer:vt|ypos[1]                                                                                    ; TG68:m68k|TG68_fast:TG68_fast_inst|Flags[2]                                                                                    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; 0.010      ; 13.250     ;
; 48.344 ; dataController_top:dc0|iwm:i|floppy:floppyInt|diskImageHeadOffset[1]                                                            ; TG68:m68k|TG68_fast:TG68_fast_inst|data_write_tmp[11]                                                                          ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; -0.008     ; 13.218     ;
; 48.358 ; addrController_top:ac0|videoTimer:vt|ypos[2]                                                                                    ; TG68:m68k|TG68_fast:TG68_fast_inst|Flags[2]                                                                                    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; 0.010      ; 13.222     ;
; 48.408 ; dataController_top:dc0|iwm:i|floppy:floppyInt|diskImageTrackBase[14]                                                            ; TG68:m68k|TG68_fast:TG68_fast_inst|Flags[2]                                                                                    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; 0.002      ; 13.164     ;
; 48.451 ; addrController_top:ac0|videoTimer:vt|ypos[5]                                                                                    ; TG68:m68k|TG68_fast:TG68_fast_inst|Flags[2]                                                                                    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; 0.010      ; 13.129     ;
; 48.493 ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_low_rtl_1|altsyncram_skd1:auto_generated|ram_block1a0~portb_address_reg0  ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_low_rtl_1|altsyncram_skd1:auto_generated|ram_block1a0~porta_datain_reg15 ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; -0.005     ; 13.039     ;
; 48.493 ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_low_rtl_1|altsyncram_skd1:auto_generated|ram_block1a0~portb_address_reg1  ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_low_rtl_1|altsyncram_skd1:auto_generated|ram_block1a0~porta_datain_reg15 ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; -0.005     ; 13.039     ;
; 48.493 ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_low_rtl_1|altsyncram_skd1:auto_generated|ram_block1a0~portb_address_reg2  ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_low_rtl_1|altsyncram_skd1:auto_generated|ram_block1a0~porta_datain_reg15 ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; -0.005     ; 13.039     ;
; 48.493 ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_low_rtl_1|altsyncram_skd1:auto_generated|ram_block1a0~portb_address_reg3  ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_low_rtl_1|altsyncram_skd1:auto_generated|ram_block1a0~porta_datain_reg15 ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; -0.005     ; 13.039     ;
; 48.493 ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_low_rtl_1|altsyncram_skd1:auto_generated|ram_block1a0~portb_address_reg4  ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_low_rtl_1|altsyncram_skd1:auto_generated|ram_block1a0~porta_datain_reg15 ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; -0.005     ; 13.039     ;
; 48.509 ; addrController_top:ac0|videoTimer:vt|ypos[3]                                                                                    ; TG68:m68k|TG68_fast:TG68_fast_inst|Flags[2]                                                                                    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; 0.011      ; 13.072     ;
; 48.517 ; addrController_top:ac0|videoTimer:vt|ypos[4]                                                                                    ; TG68:m68k|TG68_fast:TG68_fast_inst|Flags[2]                                                                                    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; 0.011      ; 13.064     ;
; 48.529 ; addrController_top:ac0|videoTimer:vt|xpos[6]                                                                                    ; TG68:m68k|TG68_fast:TG68_fast_inst|data_write_tmp[11]                                                                          ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; -0.002     ; 13.039     ;
; 48.560 ; dataController_top:dc0|iwm:i|floppy:floppyInt|diskImageTrackBase[15]                                                            ; TG68:m68k|TG68_fast:TG68_fast_inst|Flags[2]                                                                                    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; 0.002      ; 13.012     ;
; 48.614 ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_low_rtl_1|altsyncram_skd1:auto_generated|ram_block1a0~portb_address_reg0  ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_low_rtl_0|altsyncram_skd1:auto_generated|ram_block1a0~porta_datain_reg15 ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; -0.007     ; 12.916     ;
; 48.614 ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_low_rtl_1|altsyncram_skd1:auto_generated|ram_block1a0~portb_address_reg1  ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_low_rtl_0|altsyncram_skd1:auto_generated|ram_block1a0~porta_datain_reg15 ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; -0.007     ; 12.916     ;
; 48.614 ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_low_rtl_1|altsyncram_skd1:auto_generated|ram_block1a0~portb_address_reg2  ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_low_rtl_0|altsyncram_skd1:auto_generated|ram_block1a0~porta_datain_reg15 ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; -0.007     ; 12.916     ;
; 48.614 ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_low_rtl_1|altsyncram_skd1:auto_generated|ram_block1a0~portb_address_reg3  ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_low_rtl_0|altsyncram_skd1:auto_generated|ram_block1a0~porta_datain_reg15 ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; -0.007     ; 12.916     ;
; 48.614 ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_low_rtl_1|altsyncram_skd1:auto_generated|ram_block1a0~portb_address_reg4  ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_low_rtl_0|altsyncram_skd1:auto_generated|ram_block1a0~porta_datain_reg15 ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; -0.007     ; 12.916     ;
; 48.621 ; addrController_top:ac0|videoTimer:vt|ypos[8]                                                                                    ; TG68:m68k|TG68_fast:TG68_fast_inst|Flags[2]                                                                                    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; 0.010      ; 12.959     ;
; 48.641 ; dataController_top:dc0|iwm:i|floppy:floppyInt|diskImageHeadOffset[3]                                                            ; TG68:m68k|TG68_fast:TG68_fast_inst|data_write_tmp[11]                                                                          ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; -0.008     ; 12.921     ;
; 48.648 ; addrController_top:ac0|videoTimer:vt|ypos[6]                                                                                    ; TG68:m68k|TG68_fast:TG68_fast_inst|Flags[2]                                                                                    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; 0.011      ; 12.933     ;
; 48.667 ; addrController_top:ac0|videoTimer:vt|xpos[4]                                                                                    ; TG68:m68k|TG68_fast:TG68_fast_inst|data_write_tmp[11]                                                                          ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; -0.002     ; 12.901     ;
; 48.669 ; addrController_top:ac0|busCycle[1]                                                                                              ; TG68:m68k|TG68_fast:TG68_fast_inst|data_write_tmp[12]                                                                          ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; 0.005      ; 12.906     ;
; 48.695 ; addrController_top:ac0|busCycle[0]                                                                                              ; TG68:m68k|TG68_fast:TG68_fast_inst|data_write_tmp[12]                                                                          ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; 0.005      ; 12.880     ;
; 48.697 ; addrController_top:ac0|videoTimer:vt|ypos[7]                                                                                    ; TG68:m68k|TG68_fast:TG68_fast_inst|Flags[2]                                                                                    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; 0.011      ; 12.884     ;
; 48.724 ; addrController_top:ac0|videoTimer:vt|xpos[7]                                                                                    ; TG68:m68k|TG68_fast:TG68_fast_inst|data_write_tmp[12]                                                                          ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; 0.005      ; 12.851     ;
; 48.742 ; addrController_top:ac0|videoTimer:vt|ypos[9]                                                                                    ; TG68:m68k|TG68_fast:TG68_fast_inst|Flags[2]                                                                                    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; 0.010      ; 12.838     ;
; 48.766 ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_low_rtl_1|altsyncram_skd1:auto_generated|ram_block1a0~portb_address_reg0  ; TG68:m68k|TG68_fast:TG68_fast_inst|data_write_tmp[13]                                                                          ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; -0.071     ; 12.733     ;
; 48.766 ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_low_rtl_1|altsyncram_skd1:auto_generated|ram_block1a0~portb_address_reg1  ; TG68:m68k|TG68_fast:TG68_fast_inst|data_write_tmp[13]                                                                          ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; -0.071     ; 12.733     ;
; 48.766 ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_low_rtl_1|altsyncram_skd1:auto_generated|ram_block1a0~portb_address_reg2  ; TG68:m68k|TG68_fast:TG68_fast_inst|data_write_tmp[13]                                                                          ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; -0.071     ; 12.733     ;
; 48.766 ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_low_rtl_1|altsyncram_skd1:auto_generated|ram_block1a0~portb_address_reg3  ; TG68:m68k|TG68_fast:TG68_fast_inst|data_write_tmp[13]                                                                          ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; -0.071     ; 12.733     ;
; 48.766 ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_low_rtl_1|altsyncram_skd1:auto_generated|ram_block1a0~portb_address_reg4  ; TG68:m68k|TG68_fast:TG68_fast_inst|data_write_tmp[13]                                                                          ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; -0.071     ; 12.733     ;
; 48.796 ; addrController_top:ac0|busCycle[1]                                                                                              ; TG68:m68k|TG68_fast:TG68_fast_inst|Flags[2]                                                                                    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; 0.010      ; 12.784     ;
; 48.811 ; dataController_top:dc0|iwm:i|floppy:floppyInt|diskImageTrackBase[16]                                                            ; TG68:m68k|TG68_fast:TG68_fast_inst|Flags[2]                                                                                    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; 0.002      ; 12.761     ;
; 48.822 ; addrController_top:ac0|busCycle[0]                                                                                              ; TG68:m68k|TG68_fast:TG68_fast_inst|Flags[2]                                                                                    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; 0.010      ; 12.758     ;
; 48.834 ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_low_rtl_1|altsyncram_skd1:auto_generated|ram_block1a0~portb_address_reg0  ; TG68:m68k|TG68_fast:TG68_fast_inst|data_write_tmp[12]                                                                          ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; -0.075     ; 12.661     ;
; 48.834 ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_low_rtl_1|altsyncram_skd1:auto_generated|ram_block1a0~portb_address_reg1  ; TG68:m68k|TG68_fast:TG68_fast_inst|data_write_tmp[12]                                                                          ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; -0.075     ; 12.661     ;
; 48.834 ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_low_rtl_1|altsyncram_skd1:auto_generated|ram_block1a0~portb_address_reg2  ; TG68:m68k|TG68_fast:TG68_fast_inst|data_write_tmp[12]                                                                          ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; -0.075     ; 12.661     ;
; 48.834 ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_low_rtl_1|altsyncram_skd1:auto_generated|ram_block1a0~portb_address_reg3  ; TG68:m68k|TG68_fast:TG68_fast_inst|data_write_tmp[12]                                                                          ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; -0.075     ; 12.661     ;
; 48.834 ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_low_rtl_1|altsyncram_skd1:auto_generated|ram_block1a0~portb_address_reg4  ; TG68:m68k|TG68_fast:TG68_fast_inst|data_write_tmp[12]                                                                          ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; -0.075     ; 12.661     ;
; 48.851 ; addrController_top:ac0|videoTimer:vt|xpos[7]                                                                                    ; TG68:m68k|TG68_fast:TG68_fast_inst|Flags[2]                                                                                    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; 0.010      ; 12.729     ;
; 48.893 ; addrController_top:ac0|videoTimer:vt|xpos[3]                                                                                    ; TG68:m68k|TG68_fast:TG68_fast_inst|data_write_tmp[11]                                                                          ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; -0.002     ; 12.675     ;
; 48.905 ; dataController_top:dc0|iwm:i|floppy:floppyInt|diskImageHeadOffset[12]                                                           ; TG68:m68k|TG68_fast:TG68_fast_inst|Flags[2]                                                                                    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; 0.004      ; 12.669     ;
; 48.932 ; addrController_top:ac0|busCycle[1]                                                                                              ; TG68:m68k|TG68_fast:TG68_fast_inst|data_write_tmp[9]                                                                           ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; 0.009      ; 12.647     ;
; 48.958 ; addrController_top:ac0|busCycle[0]                                                                                              ; TG68:m68k|TG68_fast:TG68_fast_inst|data_write_tmp[9]                                                                           ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; 0.009      ; 12.621     ;
; 48.987 ; addrController_top:ac0|videoTimer:vt|xpos[7]                                                                                    ; TG68:m68k|TG68_fast:TG68_fast_inst|data_write_tmp[9]                                                                           ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; 0.009      ; 12.592     ;
; 49.004 ; dataController_top:dc0|iwm:i|floppy:floppyInt|diskImageHeadOffset[2]                                                            ; TG68:m68k|TG68_fast:TG68_fast_inst|data_write_tmp[11]                                                                          ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; -0.008     ; 12.558     ;
; 49.007 ; addrController_top:ac0|videoTimer:vt|xpos[2]                                                                                    ; TG68:m68k|TG68_fast:TG68_fast_inst|data_write_tmp[12]                                                                          ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; 0.005      ; 12.568     ;
; 49.028 ; dataController_top:dc0|iwm:i|floppy:floppyInt|driveTrack[5]                                                                     ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_low_rtl_1|altsyncram_skd1:auto_generated|ram_block1a0~porta_datain_reg0  ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; 0.070      ; 12.579     ;
; 49.041 ; dataController_top:dc0|iwm:i|floppy:floppyInt|driveTrack[5]                                                                     ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_low_rtl_0|altsyncram_skd1:auto_generated|ram_block1a0~porta_datain_reg0  ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; 0.068      ; 12.564     ;
; 49.047 ; dataController_top:dc0|iwm:i|floppy:floppyInt|diskImageHeadOffset[10]                                                           ; TG68:m68k|TG68_fast:TG68_fast_inst|Flags[2]                                                                                    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; 0.001      ; 12.524     ;
; 49.051 ; dataController_top:dc0|iwm:i|floppy:floppyInt|driveTrack[5]                                                                     ; TG68:m68k|TG68_fast:TG68_fast_inst|data_write_tmp[0]                                                                           ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; 0.003      ; 12.522     ;
; 49.065 ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_high_rtl_0|altsyncram_skd1:auto_generated|ram_block1a0~portb_address_reg0 ; TG68:m68k|TG68_fast:TG68_fast_inst|Flags[2]                                                                                    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; -0.063     ; 12.442     ;
; 49.065 ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_high_rtl_0|altsyncram_skd1:auto_generated|ram_block1a0~portb_address_reg1 ; TG68:m68k|TG68_fast:TG68_fast_inst|Flags[2]                                                                                    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; -0.063     ; 12.442     ;
; 49.065 ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_high_rtl_0|altsyncram_skd1:auto_generated|ram_block1a0~portb_address_reg2 ; TG68:m68k|TG68_fast:TG68_fast_inst|Flags[2]                                                                                    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; -0.063     ; 12.442     ;
; 49.065 ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_high_rtl_0|altsyncram_skd1:auto_generated|ram_block1a0~portb_address_reg3 ; TG68:m68k|TG68_fast:TG68_fast_inst|Flags[2]                                                                                    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; -0.063     ; 12.442     ;
; 49.065 ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_high_rtl_0|altsyncram_skd1:auto_generated|ram_block1a0~portb_address_reg4 ; TG68:m68k|TG68_fast:TG68_fast_inst|Flags[2]                                                                                    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; -0.063     ; 12.442     ;
; 49.078 ; dataController_top:dc0|iwm:i|floppy:floppyInt|diskImageHeadOffset[11]                                                           ; TG68:m68k|TG68_fast:TG68_fast_inst|Flags[2]                                                                                    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; 0.001      ; 12.493     ;
; 49.082 ; dataController_top:dc0|iwm:i|floppy:floppyInt|diskImageHeadOffset[4]                                                            ; TG68:m68k|TG68_fast:TG68_fast_inst|data_write_tmp[11]                                                                          ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; -0.008     ; 12.480     ;
; 49.101 ; dataController_top:dc0|iwm:i|floppy:floppyInt|driveTrack[4]                                                                     ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_low_rtl_1|altsyncram_skd1:auto_generated|ram_block1a0~porta_datain_reg0  ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; 0.070      ; 12.506     ;
; 49.114 ; dataController_top:dc0|iwm:i|floppy:floppyInt|driveTrack[4]                                                                     ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_low_rtl_0|altsyncram_skd1:auto_generated|ram_block1a0~porta_datain_reg0  ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; 0.068      ; 12.491     ;
; 49.117 ; addrController_top:ac0|busCycle[1]                                                                                              ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_low_rtl_1|altsyncram_skd1:auto_generated|ram_block1a0~porta_datain_reg12 ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; 0.075      ; 12.495     ;
+--------+---------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clock325MHz:cs0|altpll:altpll_component|_clk0'                                                                                                                                                                                                     ;
+-------+----------------------------------------------------------+----------------------------------------------------------+-----------------------------------------------+-----------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                ; To Node                                                  ; Launch Clock                                  ; Latch Clock                                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------+----------------------------------------------------------+-----------------------------------------------+-----------------------------------------------+--------------+------------+------------+
; 0.215 ; dataController_top:dc0|clkPhase[0]                       ; dataController_top:dc0|clkPhase[0]                       ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.240 ; dataController_top:dc0|clkPhase[0]                       ; dataController_top:dc0|clkPhase[1]                       ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.392      ;
; 0.340 ; dataController_top:dc0|clkPhase[1]                       ; dataController_top:dc0|clkPhase[1]                       ; dataController_top:dc0|clkPhase[1]            ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 0.000        ; -0.266     ; 0.367      ;
; 0.340 ; dataController_top:dc0|clkPhase[1]                       ; dataController_top:dc0|clkPhase[1]                       ; dataController_top:dc0|clkPhase[1]            ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 0.000        ; -0.266     ; 0.367      ;
; 0.357 ; dataController_top:dc0|videoShifter:vs|shiftRegister[7]  ; dataController_top:dc0|videoShifter:vs|shiftRegister[8]  ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.509      ;
; 0.363 ; dataController_top:dc0|videoShifter:vs|shiftRegister[5]  ; dataController_top:dc0|videoShifter:vs|shiftRegister[6]  ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.515      ;
; 0.369 ; dataController_top:dc0|videoShifter:vs|shiftRegister[2]  ; dataController_top:dc0|videoShifter:vs|shiftRegister[3]  ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.521      ;
; 0.467 ; dataController_top:dc0|videoShifter:vs|shiftRegister[14] ; dataController_top:dc0|videoShifter:vs|shiftRegister[15] ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 0.000        ; -0.013     ; 0.606      ;
; 0.504 ; dataController_top:dc0|videoShifter:vs|shiftRegister[1]  ; dataController_top:dc0|videoShifter:vs|shiftRegister[2]  ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 0.000        ; 0.009      ; 0.665      ;
; 0.506 ; dataController_top:dc0|videoShifter:vs|shiftRegister[11] ; dataController_top:dc0|videoShifter:vs|shiftRegister[12] ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.658      ;
; 0.511 ; dataController_top:dc0|videoShifter:vs|shiftRegister[12] ; dataController_top:dc0|videoShifter:vs|shiftRegister[13] ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.663      ;
; 0.520 ; dataController_top:dc0|videoShifter:vs|shiftRegister[13] ; dataController_top:dc0|videoShifter:vs|shiftRegister[14] ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.672      ;
; 0.520 ; dataController_top:dc0|videoShifter:vs|shiftRegister[10] ; dataController_top:dc0|videoShifter:vs|shiftRegister[11] ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.672      ;
; 0.561 ; dataController_top:dc0|videoShifter:vs|shiftRegister[6]  ; dataController_top:dc0|videoShifter:vs|shiftRegister[7]  ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 0.000        ; -0.009     ; 0.704      ;
; 0.713 ; dataController_top:dc0|videoShifter:vs|shiftRegister[4]  ; dataController_top:dc0|videoShifter:vs|shiftRegister[5]  ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 0.000        ; 0.011      ; 0.876      ;
; 0.728 ; dataController_top:dc0|videoShifter:vs|shiftRegister[3]  ; dataController_top:dc0|videoShifter:vs|shiftRegister[4]  ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 0.000        ; -0.009     ; 0.871      ;
; 0.750 ; dataController_top:dc0|videoShifter:vs|shiftRegister[8]  ; dataController_top:dc0|videoShifter:vs|shiftRegister[9]  ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 0.000        ; 0.003      ; 0.905      ;
; 0.829 ; dataController_top:dc0|videoShifter:vs|shiftRegister[0]  ; dataController_top:dc0|videoShifter:vs|shiftRegister[1]  ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 0.000        ; 0.008      ; 0.989      ;
; 0.912 ; dataController_top:dc0|videoShifter:vs|shiftRegister[9]  ; dataController_top:dc0|videoShifter:vs|shiftRegister[10] ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.064      ;
; 1.321 ; dataController_top:dc0|clkPhase[0]                       ; dataController_top:dc0|videoShifter:vs|shiftRegister[8]  ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 0.000        ; -0.007     ; 1.466      ;
; 1.322 ; dataController_top:dc0|clkPhase[0]                       ; dataController_top:dc0|videoShifter:vs|shiftRegister[7]  ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 0.000        ; -0.007     ; 1.467      ;
; 1.494 ; dataController_top:dc0|clkPhase[1]                       ; dataController_top:dc0|videoShifter:vs|shiftRegister[8]  ; dataController_top:dc0|clkPhase[1]            ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 0.000        ; -0.273     ; 1.514      ;
; 1.494 ; dataController_top:dc0|clkPhase[1]                       ; dataController_top:dc0|videoShifter:vs|shiftRegister[8]  ; dataController_top:dc0|clkPhase[1]            ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 0.000        ; -0.273     ; 1.514      ;
; 1.495 ; dataController_top:dc0|clkPhase[1]                       ; dataController_top:dc0|videoShifter:vs|shiftRegister[7]  ; dataController_top:dc0|clkPhase[1]            ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 0.000        ; -0.273     ; 1.515      ;
; 1.495 ; dataController_top:dc0|clkPhase[1]                       ; dataController_top:dc0|videoShifter:vs|shiftRegister[7]  ; dataController_top:dc0|clkPhase[1]            ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 0.000        ; -0.273     ; 1.515      ;
; 1.538 ; dataController_top:dc0|clkPhase[0]                       ; dataController_top:dc0|videoShifter:vs|shiftRegister[0]  ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 0.000        ; -0.017     ; 1.673      ;
; 1.559 ; dataController_top:dc0|clkPhase[0]                       ; dataController_top:dc0|videoShifter:vs|shiftRegister[3]  ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.711      ;
; 1.603 ; dataController_top:dc0|clkPhase[0]                       ; dataController_top:dc0|videoShifter:vs|shiftRegister[15] ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 0.000        ; -0.017     ; 1.738      ;
; 1.639 ; dataController_top:dc0|clkPhase[0]                       ; dataController_top:dc0|videoShifter:vs|shiftRegister[2]  ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.791      ;
; 1.659 ; dataController_top:dc0|clkPhase[0]                       ; dataController_top:dc0|videoShifter:vs|shiftRegister[6]  ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 0.000        ; 0.002      ; 1.813      ;
; 1.662 ; dataController_top:dc0|clkPhase[0]                       ; dataController_top:dc0|videoShifter:vs|shiftRegister[5]  ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 0.000        ; 0.002      ; 1.816      ;
; 1.711 ; dataController_top:dc0|clkPhase[1]                       ; dataController_top:dc0|videoShifter:vs|shiftRegister[0]  ; dataController_top:dc0|clkPhase[1]            ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 0.000        ; -0.283     ; 1.721      ;
; 1.711 ; dataController_top:dc0|clkPhase[1]                       ; dataController_top:dc0|videoShifter:vs|shiftRegister[0]  ; dataController_top:dc0|clkPhase[1]            ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 0.000        ; -0.283     ; 1.721      ;
; 1.718 ; dataController_top:dc0|clkPhase[0]                       ; dataController_top:dc0|videoShifter:vs|shiftRegister[1]  ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 0.000        ; -0.009     ; 1.861      ;
; 1.732 ; dataController_top:dc0|clkPhase[1]                       ; dataController_top:dc0|videoShifter:vs|shiftRegister[3]  ; dataController_top:dc0|clkPhase[1]            ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 0.000        ; -0.266     ; 1.759      ;
; 1.732 ; dataController_top:dc0|clkPhase[1]                       ; dataController_top:dc0|videoShifter:vs|shiftRegister[3]  ; dataController_top:dc0|clkPhase[1]            ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 0.000        ; -0.266     ; 1.759      ;
; 1.766 ; dataController_top:dc0|clkPhase[0]                       ; dataController_top:dc0|videoShifter:vs|shiftRegister[14] ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 0.000        ; -0.004     ; 1.914      ;
; 1.766 ; dataController_top:dc0|clkPhase[0]                       ; dataController_top:dc0|videoShifter:vs|shiftRegister[13] ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 0.000        ; -0.004     ; 1.914      ;
; 1.776 ; dataController_top:dc0|clkPhase[1]                       ; dataController_top:dc0|videoShifter:vs|shiftRegister[15] ; dataController_top:dc0|clkPhase[1]            ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 0.000        ; -0.283     ; 1.786      ;
; 1.776 ; dataController_top:dc0|clkPhase[1]                       ; dataController_top:dc0|videoShifter:vs|shiftRegister[15] ; dataController_top:dc0|clkPhase[1]            ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 0.000        ; -0.283     ; 1.786      ;
; 1.780 ; dataController_top:dc0|clkPhase[0]                       ; dataController_top:dc0|videoShifter:vs|shiftRegister[12] ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 0.000        ; -0.004     ; 1.928      ;
; 1.780 ; dataController_top:dc0|clkPhase[0]                       ; dataController_top:dc0|videoShifter:vs|shiftRegister[11] ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 0.000        ; -0.004     ; 1.928      ;
; 1.780 ; dataController_top:dc0|clkPhase[0]                       ; dataController_top:dc0|videoShifter:vs|shiftRegister[10] ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 0.000        ; -0.004     ; 1.928      ;
; 1.780 ; dataController_top:dc0|clkPhase[0]                       ; dataController_top:dc0|videoShifter:vs|shiftRegister[9]  ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 0.000        ; -0.004     ; 1.928      ;
; 1.812 ; dataController_top:dc0|clkPhase[1]                       ; dataController_top:dc0|videoShifter:vs|shiftRegister[2]  ; dataController_top:dc0|clkPhase[1]            ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 0.000        ; -0.266     ; 1.839      ;
; 1.812 ; dataController_top:dc0|clkPhase[1]                       ; dataController_top:dc0|videoShifter:vs|shiftRegister[2]  ; dataController_top:dc0|clkPhase[1]            ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 0.000        ; -0.266     ; 1.839      ;
; 1.832 ; dataController_top:dc0|clkPhase[1]                       ; dataController_top:dc0|videoShifter:vs|shiftRegister[6]  ; dataController_top:dc0|clkPhase[1]            ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 0.000        ; -0.264     ; 1.861      ;
; 1.832 ; dataController_top:dc0|clkPhase[1]                       ; dataController_top:dc0|videoShifter:vs|shiftRegister[6]  ; dataController_top:dc0|clkPhase[1]            ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 0.000        ; -0.264     ; 1.861      ;
; 1.835 ; dataController_top:dc0|clkPhase[1]                       ; dataController_top:dc0|videoShifter:vs|shiftRegister[5]  ; dataController_top:dc0|clkPhase[1]            ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 0.000        ; -0.264     ; 1.864      ;
; 1.835 ; dataController_top:dc0|clkPhase[1]                       ; dataController_top:dc0|videoShifter:vs|shiftRegister[5]  ; dataController_top:dc0|clkPhase[1]            ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 0.000        ; -0.264     ; 1.864      ;
; 1.841 ; dataController_top:dc0|clkPhase[0]                       ; dataController_top:dc0|videoShifter:vs|shiftRegister[4]  ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 0.000        ; -0.009     ; 1.984      ;
; 1.891 ; dataController_top:dc0|clkPhase[1]                       ; dataController_top:dc0|videoShifter:vs|shiftRegister[1]  ; dataController_top:dc0|clkPhase[1]            ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 0.000        ; -0.275     ; 1.909      ;
; 1.891 ; dataController_top:dc0|clkPhase[1]                       ; dataController_top:dc0|videoShifter:vs|shiftRegister[1]  ; dataController_top:dc0|clkPhase[1]            ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 0.000        ; -0.275     ; 1.909      ;
; 1.939 ; dataController_top:dc0|clkPhase[1]                       ; dataController_top:dc0|videoShifter:vs|shiftRegister[14] ; dataController_top:dc0|clkPhase[1]            ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 0.000        ; -0.270     ; 1.962      ;
; 1.939 ; dataController_top:dc0|clkPhase[1]                       ; dataController_top:dc0|videoShifter:vs|shiftRegister[13] ; dataController_top:dc0|clkPhase[1]            ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 0.000        ; -0.270     ; 1.962      ;
; 1.939 ; dataController_top:dc0|clkPhase[1]                       ; dataController_top:dc0|videoShifter:vs|shiftRegister[14] ; dataController_top:dc0|clkPhase[1]            ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 0.000        ; -0.270     ; 1.962      ;
; 1.939 ; dataController_top:dc0|clkPhase[1]                       ; dataController_top:dc0|videoShifter:vs|shiftRegister[13] ; dataController_top:dc0|clkPhase[1]            ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 0.000        ; -0.270     ; 1.962      ;
; 1.953 ; dataController_top:dc0|clkPhase[1]                       ; dataController_top:dc0|videoShifter:vs|shiftRegister[12] ; dataController_top:dc0|clkPhase[1]            ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 0.000        ; -0.270     ; 1.976      ;
; 1.953 ; dataController_top:dc0|clkPhase[1]                       ; dataController_top:dc0|videoShifter:vs|shiftRegister[11] ; dataController_top:dc0|clkPhase[1]            ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 0.000        ; -0.270     ; 1.976      ;
; 1.953 ; dataController_top:dc0|clkPhase[1]                       ; dataController_top:dc0|videoShifter:vs|shiftRegister[10] ; dataController_top:dc0|clkPhase[1]            ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 0.000        ; -0.270     ; 1.976      ;
; 1.953 ; dataController_top:dc0|clkPhase[1]                       ; dataController_top:dc0|videoShifter:vs|shiftRegister[9]  ; dataController_top:dc0|clkPhase[1]            ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 0.000        ; -0.270     ; 1.976      ;
; 1.953 ; dataController_top:dc0|clkPhase[1]                       ; dataController_top:dc0|videoShifter:vs|shiftRegister[12] ; dataController_top:dc0|clkPhase[1]            ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 0.000        ; -0.270     ; 1.976      ;
; 1.953 ; dataController_top:dc0|clkPhase[1]                       ; dataController_top:dc0|videoShifter:vs|shiftRegister[11] ; dataController_top:dc0|clkPhase[1]            ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 0.000        ; -0.270     ; 1.976      ;
; 1.953 ; dataController_top:dc0|clkPhase[1]                       ; dataController_top:dc0|videoShifter:vs|shiftRegister[10] ; dataController_top:dc0|clkPhase[1]            ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 0.000        ; -0.270     ; 1.976      ;
; 1.953 ; dataController_top:dc0|clkPhase[1]                       ; dataController_top:dc0|videoShifter:vs|shiftRegister[9]  ; dataController_top:dc0|clkPhase[1]            ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 0.000        ; -0.270     ; 1.976      ;
; 2.014 ; dataController_top:dc0|clkPhase[1]                       ; dataController_top:dc0|videoShifter:vs|shiftRegister[4]  ; dataController_top:dc0|clkPhase[1]            ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 0.000        ; -0.275     ; 2.032      ;
; 2.014 ; dataController_top:dc0|clkPhase[1]                       ; dataController_top:dc0|videoShifter:vs|shiftRegister[4]  ; dataController_top:dc0|clkPhase[1]            ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 0.000        ; -0.275     ; 2.032      ;
; 2.688 ; romAdapter:rom|word[8]                                   ; dataController_top:dc0|videoShifter:vs|shiftRegister[8]  ; dataController_top:dc0|clkPhase[1]            ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 0.000        ; -1.816     ; 1.024      ;
; 2.742 ; romAdapter:rom|word[7]                                   ; dataController_top:dc0|videoShifter:vs|shiftRegister[7]  ; dataController_top:dc0|clkPhase[1]            ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 0.000        ; -1.816     ; 1.078      ;
; 2.863 ; romAdapter:rom|word[2]                                   ; dataController_top:dc0|videoShifter:vs|shiftRegister[2]  ; dataController_top:dc0|clkPhase[1]            ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 0.000        ; -1.810     ; 1.205      ;
; 2.915 ; romAdapter:rom|word[6]                                   ; dataController_top:dc0|videoShifter:vs|shiftRegister[6]  ; dataController_top:dc0|clkPhase[1]            ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 0.000        ; -1.807     ; 1.260      ;
; 2.943 ; romAdapter:rom|word[0]                                   ; dataController_top:dc0|videoShifter:vs|shiftRegister[0]  ; dataController_top:dc0|clkPhase[1]            ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 0.000        ; -1.826     ; 1.269      ;
; 2.964 ; romAdapter:rom|word[5]                                   ; dataController_top:dc0|videoShifter:vs|shiftRegister[5]  ; dataController_top:dc0|clkPhase[1]            ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 0.000        ; -1.808     ; 1.308      ;
; 2.974 ; romAdapter:rom|word[14]                                  ; dataController_top:dc0|videoShifter:vs|shiftRegister[14] ; dataController_top:dc0|clkPhase[1]            ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 0.000        ; -1.813     ; 1.313      ;
; 3.027 ; romAdapter:rom|word[3]                                   ; dataController_top:dc0|videoShifter:vs|shiftRegister[3]  ; dataController_top:dc0|clkPhase[1]            ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 0.000        ; -1.804     ; 1.375      ;
; 3.033 ; romAdapter:rom|hiByte                                    ; dataController_top:dc0|videoShifter:vs|shiftRegister[2]  ; dataController_top:dc0|clkPhase[1]            ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 0.000        ; -1.810     ; 1.375      ;
; 3.038 ; romAdapter:rom|word[4]                                   ; dataController_top:dc0|videoShifter:vs|shiftRegister[4]  ; dataController_top:dc0|clkPhase[1]            ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 0.000        ; -1.813     ; 1.377      ;
; 3.069 ; romAdapter:rom|hiByte                                    ; dataController_top:dc0|videoShifter:vs|shiftRegister[8]  ; dataController_top:dc0|clkPhase[1]            ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 0.000        ; -1.817     ; 1.404      ;
; 3.078 ; romAdapter:rom|word[1]                                   ; dataController_top:dc0|videoShifter:vs|shiftRegister[1]  ; dataController_top:dc0|clkPhase[1]            ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 0.000        ; -1.818     ; 1.412      ;
; 3.103 ; addrController_top:ac0|busCycle[1]                       ; dataController_top:dc0|videoShifter:vs|shiftRegister[8]  ; dataController_top:dc0|clkPhase[1]            ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 0.000        ; -1.803     ; 1.452      ;
; 3.126 ; addrController_top:ac0|busCycle[1]                       ; dataController_top:dc0|videoShifter:vs|shiftRegister[7]  ; dataController_top:dc0|clkPhase[1]            ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 0.000        ; -1.803     ; 1.475      ;
; 3.132 ; romAdapter:rom|hiByte                                    ; dataController_top:dc0|videoShifter:vs|shiftRegister[5]  ; dataController_top:dc0|clkPhase[1]            ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 0.000        ; -1.808     ; 1.476      ;
; 3.170 ; addrController_top:ac0|videoTimer:vt|xpos[7]             ; dataController_top:dc0|videoShifter:vs|shiftRegister[8]  ; dataController_top:dc0|clkPhase[1]            ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 0.000        ; -1.803     ; 1.519      ;
; 3.171 ; addrController_top:ac0|videoTimer:vt|xpos[7]             ; dataController_top:dc0|videoShifter:vs|shiftRegister[7]  ; dataController_top:dc0|clkPhase[1]            ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 0.000        ; -1.803     ; 1.520      ;
; 3.172 ; romAdapter:rom|word[12]                                  ; dataController_top:dc0|videoShifter:vs|shiftRegister[12] ; dataController_top:dc0|clkPhase[1]            ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 0.000        ; -1.808     ; 1.516      ;
; 3.188 ; addrController_top:ac0|busCycle[1]                       ; dataController_top:dc0|videoShifter:vs|shiftRegister[9]  ; dataController_top:dc0|clkPhase[1]            ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 0.000        ; -1.800     ; 1.540      ;
; 3.191 ; addrController_top:ac0|busCycle[1]                       ; dataController_top:dc0|videoShifter:vs|shiftRegister[11] ; dataController_top:dc0|clkPhase[1]            ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 0.000        ; -1.800     ; 1.543      ;
; 3.191 ; romAdapter:rom|word[11]                                  ; dataController_top:dc0|videoShifter:vs|shiftRegister[11] ; dataController_top:dc0|clkPhase[1]            ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 0.000        ; -1.808     ; 1.535      ;
; 3.194 ; debugPanel:dp|previousAddr[23]                           ; dataController_top:dc0|videoShifter:vs|shiftRegister[14] ; dataController_top:dc0|clkPhase[1]            ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 0.000        ; -1.803     ; 1.543      ;
; 3.195 ; addrController_top:ac0|busCycle[1]                       ; dataController_top:dc0|videoShifter:vs|shiftRegister[10] ; dataController_top:dc0|clkPhase[1]            ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 0.000        ; -1.800     ; 1.547      ;
; 3.200 ; debugPanel:dp|breakpointAddr[18]                         ; dataController_top:dc0|videoShifter:vs|shiftRegister[1]  ; dataController_top:dc0|clkPhase[1]            ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 0.000        ; -1.812     ; 1.540      ;
; 3.233 ; addrController_top:ac0|videoTimer:vt|xpos[7]             ; dataController_top:dc0|videoShifter:vs|shiftRegister[9]  ; dataController_top:dc0|clkPhase[1]            ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 0.000        ; -1.800     ; 1.585      ;
; 3.236 ; addrController_top:ac0|videoTimer:vt|xpos[7]             ; dataController_top:dc0|videoShifter:vs|shiftRegister[11] ; dataController_top:dc0|clkPhase[1]            ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 0.000        ; -1.800     ; 1.588      ;
; 3.236 ; debugPanel:dp|previousAddr[23]                           ; dataController_top:dc0|videoShifter:vs|shiftRegister[13] ; dataController_top:dc0|clkPhase[1]            ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 0.000        ; -1.803     ; 1.585      ;
; 3.240 ; addrController_top:ac0|videoTimer:vt|xpos[7]             ; dataController_top:dc0|videoShifter:vs|shiftRegister[10] ; dataController_top:dc0|clkPhase[1]            ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 0.000        ; -1.800     ; 1.592      ;
; 3.257 ; debugPanel:dp|previousAddr[18]                           ; dataController_top:dc0|videoShifter:vs|shiftRegister[1]  ; dataController_top:dc0|clkPhase[1]            ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 0.000        ; -1.812     ; 1.597      ;
; 3.267 ; debugPanel:dp|previousAddr[19]                           ; dataController_top:dc0|videoShifter:vs|shiftRegister[5]  ; dataController_top:dc0|clkPhase[1]            ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 0.000        ; -1.801     ; 1.618      ;
; 3.271 ; debugPanel:dp|previousAddr[23]                           ; dataController_top:dc0|videoShifter:vs|shiftRegister[12] ; dataController_top:dc0|clkPhase[1]            ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 0.000        ; -1.803     ; 1.620      ;
; 3.280 ; addrController_top:ac0|busCycle[1]                       ; dataController_top:dc0|videoShifter:vs|shiftRegister[13] ; dataController_top:dc0|clkPhase[1]            ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 0.000        ; -1.800     ; 1.632      ;
; 3.284 ; addrController_top:ac0|busCycle[1]                       ; dataController_top:dc0|videoShifter:vs|shiftRegister[14] ; dataController_top:dc0|clkPhase[1]            ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 0.000        ; -1.800     ; 1.636      ;
+-------+----------------------------------------------------------+----------------------------------------------------------+-----------------------------------------------+-----------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'dataController_top:dc0|clkPhase[1]'                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+-------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                                                         ; To Node                                                                                                                                                                           ; Launch Clock                       ; Latch Clock                        ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; 0.215 ; dataController_top:dc0|iwm:i|ca1                                                                                                                                                  ; dataController_top:dc0|iwm:i|ca1                                                                                                                                                  ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; dataController_top:dc0|iwm:i|ca0                                                                                                                                                  ; dataController_top:dc0|iwm:i|ca0                                                                                                                                                  ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; dataController_top:dc0|iwm:i|ca2                                                                                                                                                  ; dataController_top:dc0|iwm:i|ca2                                                                                                                                                  ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; dataController_top:dc0|iwm:i|lstrb                                                                                                                                                ; dataController_top:dc0|iwm:i|lstrb                                                                                                                                                ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; dataController_top:dc0|iwm:i|diskEnableInt                                                                                                                                        ; dataController_top:dc0|iwm:i|diskEnableInt                                                                                                                                        ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; dataController_top:dc0|iwm:i|selectExternalDrive                                                                                                                                  ; dataController_top:dc0|iwm:i|selectExternalDrive                                                                                                                                  ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; dataController_top:dc0|resetDelay[0]                                                                                                                                              ; dataController_top:dc0|resetDelay[0]                                                                                                                                              ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; addrController_top:ac0|busCycle[0]                                                                                                                                                ; addrController_top:ac0|busCycle[0]                                                                                                                                                ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; addrController_top:ac0|busCycle[1]                                                                                                                                                ; addrController_top:ac0|busCycle[1]                                                                                                                                                ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; TG68:m68k|S_state[0]                                                                                                                                                              ; TG68:m68k|S_state[0]                                                                                                                                                              ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; TG68:m68k|S_state[1]                                                                                                                                                              ; TG68:m68k|S_state[1]                                                                                                                                                              ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; dataController_top:dc0|via:v|viaIER[1]                                                                                                                                            ; dataController_top:dc0|via:v|viaIER[1]                                                                                                                                            ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; dataController_top:dc0|via:v|viaIER[4]                                                                                                                                            ; dataController_top:dc0|via:v|viaIER[4]                                                                                                                                            ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; dataController_top:dc0|via:v|viaIER[3]                                                                                                                                            ; dataController_top:dc0|via:v|viaIER[3]                                                                                                                                            ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; dataController_top:dc0|via:v|viaIER[2]                                                                                                                                            ; dataController_top:dc0|via:v|viaIER[2]                                                                                                                                            ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; dataController_top:dc0|via:v|viaIFR[1]                                                                                                                                            ; dataController_top:dc0|via:v|viaIFR[1]                                                                                                                                            ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; dataController_top:dc0|via:v|clkDiv[3]                                                                                                                                            ; dataController_top:dc0|via:v|clkDiv[3]                                                                                                                                            ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; dataController_top:dc0|via:v|clkDiv[1]                                                                                                                                            ; dataController_top:dc0|via:v|clkDiv[1]                                                                                                                                            ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; dataController_top:dc0|via:v|clkDiv[2]                                                                                                                                            ; dataController_top:dc0|via:v|clkDiv[2]                                                                                                                                            ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; dataController_top:dc0|iwm:i|readDataLatch[7]                                                                                                                                     ; dataController_top:dc0|iwm:i|readDataLatch[7]                                                                                                                                     ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; dataController_top:dc0|scc:s|ex_irq_ip_a                                                                                                                                          ; dataController_top:dc0|scc:s|ex_irq_ip_a                                                                                                                                          ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; dataController_top:dc0|ps2_mouse:mouse|x1                                                                                                                                         ; dataController_top:dc0|ps2_mouse:mouse|x1                                                                                                                                         ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; dataController_top:dc0|iwm:i|q7                                                                                                                                                   ; dataController_top:dc0|iwm:i|q7                                                                                                                                                   ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; dataController_top:dc0|iwm:i|q6                                                                                                                                                   ; dataController_top:dc0|iwm:i|q6                                                                                                                                                   ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; dataController_top:dc0|iwm:i|diskEnableExt                                                                                                                                        ; dataController_top:dc0|iwm:i|diskEnableExt                                                                                                                                        ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; dataController_top:dc0|scc:s|dcd_latch_a                                                                                                                                          ; dataController_top:dc0|scc:s|dcd_latch_a                                                                                                                                          ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; dataController_top:dc0|ps2_mouse:mouse|state[1]                                                                                                                                   ; dataController_top:dc0|ps2_mouse:mouse|state[1]                                                                                                                                   ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; dataController_top:dc0|ps2_mouse:mouse|state[0]                                                                                                                                   ; dataController_top:dc0|ps2_mouse:mouse|state[0]                                                                                                                                   ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; dataController_top:dc0|scc:s|ex_irq_ip_b                                                                                                                                          ; dataController_top:dc0|scc:s|ex_irq_ip_b                                                                                                                                          ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; dataController_top:dc0|via:v|viaIER[6]                                                                                                                                            ; dataController_top:dc0|via:v|viaIER[6]                                                                                                                                            ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; dataController_top:dc0|via:v|viaIFR[0]                                                                                                                                            ; dataController_top:dc0|via:v|viaIFR[0]                                                                                                                                            ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; dataController_top:dc0|via:v|viaIER[5]                                                                                                                                            ; dataController_top:dc0|via:v|viaIER[5]                                                                                                                                            ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; dataController_top:dc0|via:v|viaIER[0]                                                                                                                                            ; dataController_top:dc0|via:v|viaIER[0]                                                                                                                                            ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; dataController_top:dc0|iwm:i|readLatchClearTimer[0]                                                                                                                               ; dataController_top:dc0|iwm:i|readLatchClearTimer[0]                                                                                                                               ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; dataController_top:dc0|scc:s|dcd_latch_b                                                                                                                                          ; dataController_top:dc0|scc:s|dcd_latch_b                                                                                                                                          ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; dataController_top:dc0|ps2_mouse:mouse|y1                                                                                                                                         ; dataController_top:dc0|ps2_mouse:mouse|y1                                                                                                                                         ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; dataController_top:dc0|ps2_mouse:mouse|ps2:ps20|clksync                                                                                                                           ; dataController_top:dc0|ps2_mouse:mouse|ps2:ps20|clksync                                                                                                                           ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; dataController_top:dc0|ps2_mouse:mouse|ps2:ps20|state.ps2_state_ring                                                                                                              ; dataController_top:dc0|ps2_mouse:mouse|ps2:ps20|state.ps2_state_ring                                                                                                              ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; dataController_top:dc0|ps2_mouse:mouse|ps2:ps20|state.ps2_state_recv                                                                                                              ; dataController_top:dc0|ps2_mouse:mouse|ps2:ps20|state.ps2_state_recv                                                                                                              ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; dataController_top:dc0|ps2_mouse:mouse|ps2:ps20|shiftcnt[3]                                                                                                                       ; dataController_top:dc0|ps2_mouse:mouse|ps2:ps20|shiftcnt[3]                                                                                                                       ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; dataController_top:dc0|via:v|viaIFR[5]                                                                                                                                            ; dataController_top:dc0|via:v|viaIFR[5]                                                                                                                                            ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; dataController_top:dc0|scc:s|wr1_a[0]                                                                                                                                             ; dataController_top:dc0|scc:s|wr1_a[0]                                                                                                                                             ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; dataController_top:dc0|iwm:i|floppy:floppyInt|driveSide                                                                                                                           ; dataController_top:dc0|iwm:i|floppy:floppyInt|driveSide                                                                                                                           ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; dataController_top:dc0|iwm:i|readLatchClearTimer[1]                                                                                                                               ; dataController_top:dc0|iwm:i|readLatchClearTimer[1]                                                                                                                               ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; dataController_top:dc0|scc:s|latch_open_a                                                                                                                                         ; dataController_top:dc0|scc:s|latch_open_a                                                                                                                                         ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; dataController_top:dc0|ps2_mouse:mouse|ps2:ps20|shiftcnt[0]                                                                                                                       ; dataController_top:dc0|ps2_mouse:mouse|ps2:ps20|shiftcnt[0]                                                                                                                       ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; dataController_top:dc0|ps2_mouse:mouse|ps2:ps20|shiftcnt[2]                                                                                                                       ; dataController_top:dc0|ps2_mouse:mouse|ps2:ps20|shiftcnt[2]                                                                                                                       ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; dataController_top:dc0|ps2_mouse:mouse|ps2:ps20|shiftcnt[1]                                                                                                                       ; dataController_top:dc0|ps2_mouse:mouse|ps2:ps20|shiftcnt[1]                                                                                                                       ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; dataController_top:dc0|via:v|viaB0DDR                                                                                                                                             ; dataController_top:dc0|via:v|viaB0DDR                                                                                                                                             ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; dataController_top:dc0|iwm:i|floppy:floppyInt|driveRegs[7]                                                                                                                        ; dataController_top:dc0|iwm:i|floppy:floppyInt|driveRegs[7]                                                                                                                        ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; dataController_top:dc0|iwm:i|floppy:floppyExt|driveRegs[7]                                                                                                                        ; dataController_top:dc0|iwm:i|floppy:floppyExt|driveRegs[7]                                                                                                                        ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; dataController_top:dc0|iwm:i|floppy:floppyInt|diskImageData[7]                                                                                                                    ; dataController_top:dc0|iwm:i|floppy:floppyInt|diskImageData[7]                                                                                                                    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; dataController_top:dc0|iwm:i|floppy:floppyInt|diskImageData[0]                                                                                                                    ; dataController_top:dc0|iwm:i|floppy:floppyInt|diskImageData[0]                                                                                                                    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; dataController_top:dc0|ps2_mouse:mouse|clkdiv[0]                                                                                                                                  ; dataController_top:dc0|ps2_mouse:mouse|clkdiv[0]                                                                                                                                  ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; dataController_top:dc0|scc:s|wr1_b[0]                                                                                                                                             ; dataController_top:dc0|scc:s|wr1_b[0]                                                                                                                                             ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; dataController_top:dc0|scc:s|latch_open_b                                                                                                                                         ; dataController_top:dc0|scc:s|latch_open_b                                                                                                                                         ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; dataController_top:dc0|ps2_mouse:mouse|ps2:ps20|state.ps2_state_idle                                                                                                              ; dataController_top:dc0|ps2_mouse:mouse|ps2:ps20|state.ps2_state_idle                                                                                                              ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; dataController_top:dc0|iwm:i|floppy:floppyExt|driveRegs[1]                                                                                                                        ; dataController_top:dc0|iwm:i|floppy:floppyExt|driveRegs[1]                                                                                                                        ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; dataController_top:dc0|iwm:i|floppy:floppyInt|driveRegs[0]                                                                                                                        ; dataController_top:dc0|iwm:i|floppy:floppyInt|driveRegs[0]                                                                                                                        ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; dataController_top:dc0|via:v|vblankCount[4]                                                                                                                                       ; dataController_top:dc0|via:v|vblankCount[4]                                                                                                                                       ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; dataController_top:dc0|via:v|vblankCount[5]                                                                                                                                       ; dataController_top:dc0|via:v|vblankCount[5]                                                                                                                                       ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; dataController_top:dc0|iwm:i|floppy:floppyInt|driveRegs[4]                                                                                                                        ; dataController_top:dc0|iwm:i|floppy:floppyInt|driveRegs[4]                                                                                                                        ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; dataController_top:dc0|iwm:i|floppy:floppyInt|driveRegs[1]                                                                                                                        ; dataController_top:dc0|iwm:i|floppy:floppyInt|driveRegs[1]                                                                                                                        ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; dataController_top:dc0|iwm:i|floppy:floppyExt|driveRegs[4]                                                                                                                        ; dataController_top:dc0|iwm:i|floppy:floppyExt|driveRegs[4]                                                                                                                        ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; dataController_top:dc0|iwm:i|floppy:floppyExt|driveRegs[0]                                                                                                                        ; dataController_top:dc0|iwm:i|floppy:floppyExt|driveRegs[0]                                                                                                                        ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; dataController_top:dc0|via:v|viaTimer2Armed                                                                                                                                       ; dataController_top:dc0|via:v|viaTimer2Armed                                                                                                                                       ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; dataController_top:dc0|ps2_mouse:mouse|ps2:ps20|state.ps2_state_send                                                                                                              ; dataController_top:dc0|ps2_mouse:mouse|ps2:ps20|state.ps2_state_send                                                                                                              ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; dataController_top:dc0|ps2_mouse:mouse|ps2:ps20|datsync                                                                                                                           ; dataController_top:dc0|ps2_mouse:mouse|ps2:ps20|datsync                                                                                                                           ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|is_buffer_wrapped_once_sig                                        ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|is_buffer_wrapped_once_sig                                        ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:done                                              ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:done                                              ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:base_address[0]                                   ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:base_address[0]                                   ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|last_level_delayed ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|last_level_delayed ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:is_buffer_wrapped                                 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:is_buffer_wrapped                                 ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|trigger_out_mode_ff                                                                                          ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|trigger_out_mode_ff                                                                                          ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; TG68:m68k|TG68_fast:TG68_fast_inst|longread                                                                                                                                       ; TG68:m68k|TG68_fast:TG68_fast_inst|longread                                                                                                                                       ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; TG68:m68k|TG68_fast:TG68_fast_inst|stop                                                                                                                                           ; TG68:m68k|TG68_fast:TG68_fast_inst|stop                                                                                                                                           ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; TG68:m68k|TG68_fast:TG68_fast_inst|movem_addr                                                                                                                                     ; TG68:m68k|TG68_fast:TG68_fast_inst|movem_addr                                                                                                                                     ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; TG68:m68k|TG68_fast:TG68_fast_inst|Z_error                                                                                                                                        ; TG68:m68k|TG68_fast:TG68_fast_inst|Z_error                                                                                                                                        ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; TG68:m68k|TG68_fast:TG68_fast_inst|exec_write_back                                                                                                                                ; TG68:m68k|TG68_fast:TG68_fast_inst|exec_write_back                                                                                                                                ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; TG68:m68k|TG68_fast:TG68_fast_inst|set_store_in_tmp                                                                                                                               ; TG68:m68k|TG68_fast:TG68_fast_inst|set_store_in_tmp                                                                                                                               ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; TG68:m68k|TG68_fast:TG68_fast_inst|nextpass                                                                                                                                       ; TG68:m68k|TG68_fast:TG68_fast_inst|nextpass                                                                                                                                       ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; TG68:m68k|TG68_fast:TG68_fast_inst|use_direct_data                                                                                                                                ; TG68:m68k|TG68_fast:TG68_fast_inst|use_direct_data                                                                                                                                ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; romAdapter:rom|hiByte                                                                                                                                                             ; romAdapter:rom|hiByte                                                                                                                                                             ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; romAdapter:rom|word[10]                                                                                                                                                           ; romAdapter:rom|word[10]                                                                                                                                                           ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; TG68:m68k|TG68_fast:TG68_fast_inst|trap_interrupt                                                                                                                                 ; TG68:m68k|TG68_fast:TG68_fast_inst|trap_interrupt                                                                                                                                 ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; romAdapter:rom|word[9]                                                                                                                                                            ; romAdapter:rom|word[9]                                                                                                                                                            ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; romAdapter:rom|word[12]                                                                                                                                                           ; romAdapter:rom|word[12]                                                                                                                                                           ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; TG68:m68k|TG68_fast:TG68_fast_inst|maskzero                                                                                                                                       ; TG68:m68k|TG68_fast:TG68_fast_inst|maskzero                                                                                                                                       ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; romAdapter:rom|word[15]                                                                                                                                                           ; romAdapter:rom|word[15]                                                                                                                                                           ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; romAdapter:rom|word[11]                                                                                                                                                           ; romAdapter:rom|word[11]                                                                                                                                                           ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; romAdapter:rom|word[4]                                                                                                                                                            ; romAdapter:rom|word[4]                                                                                                                                                            ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; romAdapter:rom|word[6]                                                                                                                                                            ; romAdapter:rom|word[6]                                                                                                                                                            ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; romAdapter:rom|word[8]                                                                                                                                                            ; romAdapter:rom|word[8]                                                                                                                                                            ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; romAdapter:rom|word[14]                                                                                                                                                           ; romAdapter:rom|word[14]                                                                                                                                                           ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; romAdapter:rom|word[2]                                                                                                                                                            ; romAdapter:rom|word[2]                                                                                                                                                            ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; romAdapter:rom|word[5]                                                                                                                                                            ; romAdapter:rom|word[5]                                                                                                                                                            ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; romAdapter:rom|word[13]                                                                                                                                                           ; romAdapter:rom|word[13]                                                                                                                                                           ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; romAdapter:rom|word[3]                                                                                                                                                            ; romAdapter:rom|word[3]                                                                                                                                                            ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; romAdapter:rom|word[1]                                                                                                                                                            ; romAdapter:rom|word[1]                                                                                                                                                            ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.235 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[1][12]                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[2][12]                                                                                  ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.000      ; 0.387      ;
+-------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'dataController_top:dc0|clkPhase[1]'                                                                                                                                                              ;
+--------+------------------------------------------------+-------------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                      ; To Node                                   ; Launch Clock                       ; Latch Clock                        ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------+-------------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; 56.579 ; TG68:m68k|TG68_fast:TG68_fast_inst|memaddr[20] ; dataController_top:dc0|scc:s|ex_irq_ip_a  ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; -0.009     ; 4.982      ;
; 56.579 ; TG68:m68k|TG68_fast:TG68_fast_inst|memaddr[20] ; dataController_top:dc0|scc:s|dcd_latch_a  ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; -0.009     ; 4.982      ;
; 56.579 ; TG68:m68k|TG68_fast:TG68_fast_inst|memaddr[20] ; dataController_top:dc0|scc:s|wr15_a[3]    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; -0.009     ; 4.982      ;
; 56.579 ; TG68:m68k|TG68_fast:TG68_fast_inst|memaddr[20] ; dataController_top:dc0|scc:s|latch_open_a ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; -0.009     ; 4.982      ;
; 56.668 ; TG68:m68k|TG68_fast:TG68_fast_inst|memaddr[23] ; dataController_top:dc0|scc:s|ex_irq_ip_a  ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; 0.001      ; 4.903      ;
; 56.668 ; TG68:m68k|TG68_fast:TG68_fast_inst|memaddr[23] ; dataController_top:dc0|scc:s|dcd_latch_a  ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; 0.001      ; 4.903      ;
; 56.668 ; TG68:m68k|TG68_fast:TG68_fast_inst|memaddr[23] ; dataController_top:dc0|scc:s|wr15_a[3]    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; 0.001      ; 4.903      ;
; 56.668 ; TG68:m68k|TG68_fast:TG68_fast_inst|memaddr[23] ; dataController_top:dc0|scc:s|latch_open_a ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; 0.001      ; 4.903      ;
; 56.752 ; TG68:m68k|TG68_fast:TG68_fast_inst|memaddr[20] ; dataController_top:dc0|scc:s|ex_irq_ip_b  ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; 0.014      ; 4.832      ;
; 56.752 ; TG68:m68k|TG68_fast:TG68_fast_inst|memaddr[20] ; dataController_top:dc0|scc:s|dcd_latch_b  ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; 0.014      ; 4.832      ;
; 56.752 ; TG68:m68k|TG68_fast:TG68_fast_inst|memaddr[20] ; dataController_top:dc0|scc:s|latch_open_b ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; 0.014      ; 4.832      ;
; 56.763 ; TG68:m68k|TG68_fast:TG68_fast_inst|memaddr[20] ; dataController_top:dc0|scc:s|wr15_b[3]    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; 0.013      ; 4.820      ;
; 56.763 ; TG68:m68k|TG68_fast:TG68_fast_inst|memaddr[20] ; dataController_top:dc0|scc:s|wr15_b[1]    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; 0.013      ; 4.820      ;
; 56.763 ; TG68:m68k|TG68_fast:TG68_fast_inst|memaddr[20] ; dataController_top:dc0|scc:s|wr15_a[1]    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; 0.013      ; 4.820      ;
; 56.763 ; TG68:m68k|TG68_fast:TG68_fast_inst|memaddr[20] ; dataController_top:dc0|scc:s|wr15_b[7]    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; 0.013      ; 4.820      ;
; 56.763 ; TG68:m68k|TG68_fast:TG68_fast_inst|memaddr[20] ; dataController_top:dc0|scc:s|wr15_a[4]    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; 0.013      ; 4.820      ;
; 56.763 ; TG68:m68k|TG68_fast:TG68_fast_inst|memaddr[20] ; dataController_top:dc0|scc:s|wr15_b[4]    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; 0.013      ; 4.820      ;
; 56.763 ; TG68:m68k|TG68_fast:TG68_fast_inst|memaddr[20] ; dataController_top:dc0|scc:s|wr15_a[7]    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; 0.013      ; 4.820      ;
; 56.763 ; TG68:m68k|TG68_fast:TG68_fast_inst|memaddr[20] ; dataController_top:dc0|scc:s|wr15_b[5]    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; 0.013      ; 4.820      ;
; 56.763 ; TG68:m68k|TG68_fast:TG68_fast_inst|memaddr[20] ; dataController_top:dc0|scc:s|wr15_a[5]    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; 0.013      ; 4.820      ;
; 56.763 ; TG68:m68k|TG68_fast:TG68_fast_inst|memaddr[20] ; dataController_top:dc0|scc:s|wr15_a[6]    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; 0.013      ; 4.820      ;
; 56.763 ; TG68:m68k|TG68_fast:TG68_fast_inst|memaddr[20] ; dataController_top:dc0|scc:s|wr15_b[6]    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; 0.013      ; 4.820      ;
; 56.841 ; TG68:m68k|TG68_fast:TG68_fast_inst|memaddr[23] ; dataController_top:dc0|scc:s|ex_irq_ip_b  ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; 0.024      ; 4.753      ;
; 56.841 ; TG68:m68k|TG68_fast:TG68_fast_inst|memaddr[23] ; dataController_top:dc0|scc:s|dcd_latch_b  ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; 0.024      ; 4.753      ;
; 56.841 ; TG68:m68k|TG68_fast:TG68_fast_inst|memaddr[23] ; dataController_top:dc0|scc:s|latch_open_b ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; 0.024      ; 4.753      ;
; 56.852 ; TG68:m68k|TG68_fast:TG68_fast_inst|memaddr[23] ; dataController_top:dc0|scc:s|wr15_b[3]    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; 0.023      ; 4.741      ;
; 56.852 ; TG68:m68k|TG68_fast:TG68_fast_inst|memaddr[23] ; dataController_top:dc0|scc:s|wr15_b[1]    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; 0.023      ; 4.741      ;
; 56.852 ; TG68:m68k|TG68_fast:TG68_fast_inst|memaddr[23] ; dataController_top:dc0|scc:s|wr15_a[1]    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; 0.023      ; 4.741      ;
; 56.852 ; TG68:m68k|TG68_fast:TG68_fast_inst|memaddr[23] ; dataController_top:dc0|scc:s|wr15_b[7]    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; 0.023      ; 4.741      ;
; 56.852 ; TG68:m68k|TG68_fast:TG68_fast_inst|memaddr[23] ; dataController_top:dc0|scc:s|wr15_a[4]    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; 0.023      ; 4.741      ;
; 56.852 ; TG68:m68k|TG68_fast:TG68_fast_inst|memaddr[23] ; dataController_top:dc0|scc:s|wr15_b[4]    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; 0.023      ; 4.741      ;
; 56.852 ; TG68:m68k|TG68_fast:TG68_fast_inst|memaddr[23] ; dataController_top:dc0|scc:s|wr15_a[7]    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; 0.023      ; 4.741      ;
; 56.852 ; TG68:m68k|TG68_fast:TG68_fast_inst|memaddr[23] ; dataController_top:dc0|scc:s|wr15_b[5]    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; 0.023      ; 4.741      ;
; 56.852 ; TG68:m68k|TG68_fast:TG68_fast_inst|memaddr[23] ; dataController_top:dc0|scc:s|wr15_a[5]    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; 0.023      ; 4.741      ;
; 56.852 ; TG68:m68k|TG68_fast:TG68_fast_inst|memaddr[23] ; dataController_top:dc0|scc:s|wr15_a[6]    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; 0.023      ; 4.741      ;
; 56.852 ; TG68:m68k|TG68_fast:TG68_fast_inst|memaddr[23] ; dataController_top:dc0|scc:s|wr15_b[6]    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; 0.023      ; 4.741      ;
; 56.934 ; TG68:m68k|TG68_fast:TG68_fast_inst|TG68_PC[23] ; dataController_top:dc0|scc:s|ex_irq_ip_a  ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; -0.002     ; 4.634      ;
; 56.934 ; TG68:m68k|TG68_fast:TG68_fast_inst|TG68_PC[23] ; dataController_top:dc0|scc:s|dcd_latch_a  ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; -0.002     ; 4.634      ;
; 56.934 ; TG68:m68k|TG68_fast:TG68_fast_inst|TG68_PC[23] ; dataController_top:dc0|scc:s|wr15_a[3]    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; -0.002     ; 4.634      ;
; 56.934 ; TG68:m68k|TG68_fast:TG68_fast_inst|TG68_PC[23] ; dataController_top:dc0|scc:s|latch_open_a ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; -0.002     ; 4.634      ;
; 56.961 ; TG68:m68k|TG68_fast:TG68_fast_inst|TG68_PC[20] ; dataController_top:dc0|scc:s|ex_irq_ip_a  ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; -0.008     ; 4.601      ;
; 56.961 ; TG68:m68k|TG68_fast:TG68_fast_inst|TG68_PC[20] ; dataController_top:dc0|scc:s|dcd_latch_a  ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; -0.008     ; 4.601      ;
; 56.961 ; TG68:m68k|TG68_fast:TG68_fast_inst|TG68_PC[20] ; dataController_top:dc0|scc:s|wr15_a[3]    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; -0.008     ; 4.601      ;
; 56.961 ; TG68:m68k|TG68_fast:TG68_fast_inst|TG68_PC[20] ; dataController_top:dc0|scc:s|latch_open_a ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; -0.008     ; 4.601      ;
; 57.107 ; TG68:m68k|TG68_fast:TG68_fast_inst|TG68_PC[23] ; dataController_top:dc0|scc:s|ex_irq_ip_b  ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; 0.021      ; 4.484      ;
; 57.107 ; TG68:m68k|TG68_fast:TG68_fast_inst|TG68_PC[23] ; dataController_top:dc0|scc:s|dcd_latch_b  ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; 0.021      ; 4.484      ;
; 57.107 ; TG68:m68k|TG68_fast:TG68_fast_inst|TG68_PC[23] ; dataController_top:dc0|scc:s|latch_open_b ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; 0.021      ; 4.484      ;
; 57.115 ; TG68:m68k|TG68_fast:TG68_fast_inst|memaddr[20] ; dataController_top:dc0|scc:s|rindex[3]    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; 0.003      ; 4.458      ;
; 57.115 ; TG68:m68k|TG68_fast:TG68_fast_inst|memaddr[20] ; dataController_top:dc0|scc:s|rindex[1]    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; 0.003      ; 4.458      ;
; 57.115 ; TG68:m68k|TG68_fast:TG68_fast_inst|memaddr[20] ; dataController_top:dc0|scc:s|rindex[2]    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; 0.003      ; 4.458      ;
; 57.115 ; TG68:m68k|TG68_fast:TG68_fast_inst|memaddr[20] ; dataController_top:dc0|scc:s|rindex[0]    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; 0.003      ; 4.458      ;
; 57.118 ; TG68:m68k|TG68_fast:TG68_fast_inst|TG68_PC[23] ; dataController_top:dc0|scc:s|wr15_b[3]    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; 0.020      ; 4.472      ;
; 57.118 ; TG68:m68k|TG68_fast:TG68_fast_inst|TG68_PC[23] ; dataController_top:dc0|scc:s|wr15_b[1]    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; 0.020      ; 4.472      ;
; 57.118 ; TG68:m68k|TG68_fast:TG68_fast_inst|TG68_PC[23] ; dataController_top:dc0|scc:s|wr15_a[1]    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; 0.020      ; 4.472      ;
; 57.118 ; TG68:m68k|TG68_fast:TG68_fast_inst|TG68_PC[23] ; dataController_top:dc0|scc:s|wr15_b[7]    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; 0.020      ; 4.472      ;
; 57.118 ; TG68:m68k|TG68_fast:TG68_fast_inst|TG68_PC[23] ; dataController_top:dc0|scc:s|wr15_a[4]    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; 0.020      ; 4.472      ;
; 57.118 ; TG68:m68k|TG68_fast:TG68_fast_inst|TG68_PC[23] ; dataController_top:dc0|scc:s|wr15_b[4]    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; 0.020      ; 4.472      ;
; 57.118 ; TG68:m68k|TG68_fast:TG68_fast_inst|TG68_PC[23] ; dataController_top:dc0|scc:s|wr15_a[7]    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; 0.020      ; 4.472      ;
; 57.118 ; TG68:m68k|TG68_fast:TG68_fast_inst|TG68_PC[23] ; dataController_top:dc0|scc:s|wr15_b[5]    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; 0.020      ; 4.472      ;
; 57.118 ; TG68:m68k|TG68_fast:TG68_fast_inst|TG68_PC[23] ; dataController_top:dc0|scc:s|wr15_a[5]    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; 0.020      ; 4.472      ;
; 57.118 ; TG68:m68k|TG68_fast:TG68_fast_inst|TG68_PC[23] ; dataController_top:dc0|scc:s|wr15_a[6]    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; 0.020      ; 4.472      ;
; 57.118 ; TG68:m68k|TG68_fast:TG68_fast_inst|TG68_PC[23] ; dataController_top:dc0|scc:s|wr15_b[6]    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; 0.020      ; 4.472      ;
; 57.134 ; TG68:m68k|TG68_fast:TG68_fast_inst|TG68_PC[20] ; dataController_top:dc0|scc:s|ex_irq_ip_b  ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; 0.015      ; 4.451      ;
; 57.134 ; TG68:m68k|TG68_fast:TG68_fast_inst|TG68_PC[20] ; dataController_top:dc0|scc:s|dcd_latch_b  ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; 0.015      ; 4.451      ;
; 57.134 ; TG68:m68k|TG68_fast:TG68_fast_inst|TG68_PC[20] ; dataController_top:dc0|scc:s|latch_open_b ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; 0.015      ; 4.451      ;
; 57.145 ; TG68:m68k|TG68_fast:TG68_fast_inst|TG68_PC[20] ; dataController_top:dc0|scc:s|wr15_b[3]    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; 0.014      ; 4.439      ;
; 57.145 ; TG68:m68k|TG68_fast:TG68_fast_inst|TG68_PC[20] ; dataController_top:dc0|scc:s|wr15_b[1]    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; 0.014      ; 4.439      ;
; 57.145 ; TG68:m68k|TG68_fast:TG68_fast_inst|TG68_PC[20] ; dataController_top:dc0|scc:s|wr15_a[1]    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; 0.014      ; 4.439      ;
; 57.145 ; TG68:m68k|TG68_fast:TG68_fast_inst|TG68_PC[20] ; dataController_top:dc0|scc:s|wr15_b[7]    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; 0.014      ; 4.439      ;
; 57.145 ; TG68:m68k|TG68_fast:TG68_fast_inst|TG68_PC[20] ; dataController_top:dc0|scc:s|wr15_a[4]    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; 0.014      ; 4.439      ;
; 57.145 ; TG68:m68k|TG68_fast:TG68_fast_inst|TG68_PC[20] ; dataController_top:dc0|scc:s|wr15_b[4]    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; 0.014      ; 4.439      ;
; 57.145 ; TG68:m68k|TG68_fast:TG68_fast_inst|TG68_PC[20] ; dataController_top:dc0|scc:s|wr15_a[7]    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; 0.014      ; 4.439      ;
; 57.145 ; TG68:m68k|TG68_fast:TG68_fast_inst|TG68_PC[20] ; dataController_top:dc0|scc:s|wr15_b[5]    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; 0.014      ; 4.439      ;
; 57.145 ; TG68:m68k|TG68_fast:TG68_fast_inst|TG68_PC[20] ; dataController_top:dc0|scc:s|wr15_a[5]    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; 0.014      ; 4.439      ;
; 57.145 ; TG68:m68k|TG68_fast:TG68_fast_inst|TG68_PC[20] ; dataController_top:dc0|scc:s|wr15_a[6]    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; 0.014      ; 4.439      ;
; 57.145 ; TG68:m68k|TG68_fast:TG68_fast_inst|TG68_PC[20] ; dataController_top:dc0|scc:s|wr15_b[6]    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; 0.014      ; 4.439      ;
; 57.204 ; TG68:m68k|TG68_fast:TG68_fast_inst|memaddr[23] ; dataController_top:dc0|scc:s|rindex[3]    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; 0.013      ; 4.379      ;
; 57.204 ; TG68:m68k|TG68_fast:TG68_fast_inst|memaddr[23] ; dataController_top:dc0|scc:s|rindex[1]    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; 0.013      ; 4.379      ;
; 57.204 ; TG68:m68k|TG68_fast:TG68_fast_inst|memaddr[23] ; dataController_top:dc0|scc:s|rindex[2]    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; 0.013      ; 4.379      ;
; 57.204 ; TG68:m68k|TG68_fast:TG68_fast_inst|memaddr[23] ; dataController_top:dc0|scc:s|rindex[0]    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; 0.013      ; 4.379      ;
; 57.438 ; TG68:m68k|TG68_fast:TG68_fast_inst|state[0]    ; dataController_top:dc0|scc:s|ex_irq_ip_a  ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; -0.001     ; 4.131      ;
; 57.438 ; TG68:m68k|TG68_fast:TG68_fast_inst|state[0]    ; dataController_top:dc0|scc:s|dcd_latch_a  ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; -0.001     ; 4.131      ;
; 57.438 ; TG68:m68k|TG68_fast:TG68_fast_inst|state[0]    ; dataController_top:dc0|scc:s|wr15_a[3]    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; -0.001     ; 4.131      ;
; 57.438 ; TG68:m68k|TG68_fast:TG68_fast_inst|state[0]    ; dataController_top:dc0|scc:s|latch_open_a ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; -0.001     ; 4.131      ;
; 57.470 ; TG68:m68k|TG68_fast:TG68_fast_inst|TG68_PC[23] ; dataController_top:dc0|scc:s|rindex[3]    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; 0.010      ; 4.110      ;
; 57.470 ; TG68:m68k|TG68_fast:TG68_fast_inst|TG68_PC[23] ; dataController_top:dc0|scc:s|rindex[1]    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; 0.010      ; 4.110      ;
; 57.470 ; TG68:m68k|TG68_fast:TG68_fast_inst|TG68_PC[23] ; dataController_top:dc0|scc:s|rindex[2]    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; 0.010      ; 4.110      ;
; 57.470 ; TG68:m68k|TG68_fast:TG68_fast_inst|TG68_PC[23] ; dataController_top:dc0|scc:s|rindex[0]    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; 0.010      ; 4.110      ;
; 57.497 ; TG68:m68k|TG68_fast:TG68_fast_inst|TG68_PC[20] ; dataController_top:dc0|scc:s|rindex[3]    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; 0.004      ; 4.077      ;
; 57.497 ; TG68:m68k|TG68_fast:TG68_fast_inst|TG68_PC[20] ; dataController_top:dc0|scc:s|rindex[1]    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; 0.004      ; 4.077      ;
; 57.497 ; TG68:m68k|TG68_fast:TG68_fast_inst|TG68_PC[20] ; dataController_top:dc0|scc:s|rindex[2]    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; 0.004      ; 4.077      ;
; 57.497 ; TG68:m68k|TG68_fast:TG68_fast_inst|TG68_PC[20] ; dataController_top:dc0|scc:s|rindex[0]    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; 0.004      ; 4.077      ;
; 57.511 ; TG68:m68k|TG68_fast:TG68_fast_inst|state[1]    ; dataController_top:dc0|scc:s|ex_irq_ip_a  ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; -0.001     ; 4.058      ;
; 57.511 ; TG68:m68k|TG68_fast:TG68_fast_inst|state[1]    ; dataController_top:dc0|scc:s|dcd_latch_a  ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; -0.001     ; 4.058      ;
; 57.511 ; TG68:m68k|TG68_fast:TG68_fast_inst|state[1]    ; dataController_top:dc0|scc:s|wr15_a[3]    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; -0.001     ; 4.058      ;
; 57.511 ; TG68:m68k|TG68_fast:TG68_fast_inst|state[1]    ; dataController_top:dc0|scc:s|latch_open_a ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; -0.001     ; 4.058      ;
; 57.535 ; TG68:m68k|TG68_fast:TG68_fast_inst|memaddr[22] ; dataController_top:dc0|scc:s|ex_irq_ip_a  ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; -0.004     ; 4.031      ;
; 57.535 ; TG68:m68k|TG68_fast:TG68_fast_inst|memaddr[22] ; dataController_top:dc0|scc:s|dcd_latch_a  ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; -0.004     ; 4.031      ;
; 57.535 ; TG68:m68k|TG68_fast:TG68_fast_inst|memaddr[22] ; dataController_top:dc0|scc:s|wr15_a[3]    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; -0.004     ; 4.031      ;
; 57.535 ; TG68:m68k|TG68_fast:TG68_fast_inst|memaddr[22] ; dataController_top:dc0|scc:s|latch_open_a ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 61.538       ; -0.004     ; 4.031      ;
+--------+------------------------------------------------+-------------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'dataController_top:dc0|clkPhase[1]'                                                                                                                                                      ;
+-------+----------------------------------------+-------------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                   ; Launch Clock                       ; Latch Clock                        ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+-------------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; 1.692 ; dataController_top:dc0|scc:s|rindex[2] ; dataController_top:dc0|scc:s|rindex[3]    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.000      ; 1.844      ;
; 1.692 ; dataController_top:dc0|scc:s|rindex[2] ; dataController_top:dc0|scc:s|rindex[1]    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.000      ; 1.844      ;
; 1.692 ; dataController_top:dc0|scc:s|rindex[2] ; dataController_top:dc0|scc:s|rindex[2]    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.000      ; 1.844      ;
; 1.692 ; dataController_top:dc0|scc:s|rindex[2] ; dataController_top:dc0|scc:s|rindex[0]    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.000      ; 1.844      ;
; 1.703 ; dataController_top:dc0|clkPhase[1]     ; dataController_top:dc0|scc:s|rindex[3]    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 1.539      ; 3.535      ;
; 1.703 ; dataController_top:dc0|clkPhase[1]     ; dataController_top:dc0|scc:s|rindex[1]    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 1.539      ; 3.535      ;
; 1.703 ; dataController_top:dc0|clkPhase[1]     ; dataController_top:dc0|scc:s|rindex[2]    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 1.539      ; 3.535      ;
; 1.703 ; dataController_top:dc0|clkPhase[1]     ; dataController_top:dc0|scc:s|rindex[0]    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 1.539      ; 3.535      ;
; 1.775 ; dataController_top:dc0|scc:s|rindex[0] ; dataController_top:dc0|scc:s|rindex[3]    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.000      ; 1.927      ;
; 1.775 ; dataController_top:dc0|scc:s|rindex[0] ; dataController_top:dc0|scc:s|rindex[1]    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.000      ; 1.927      ;
; 1.775 ; dataController_top:dc0|scc:s|rindex[0] ; dataController_top:dc0|scc:s|rindex[2]    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.000      ; 1.927      ;
; 1.775 ; dataController_top:dc0|scc:s|rindex[0] ; dataController_top:dc0|scc:s|rindex[0]    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.000      ; 1.927      ;
; 1.806 ; dataController_top:dc0|scc:s|rindex[3] ; dataController_top:dc0|scc:s|rindex[3]    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.000      ; 1.958      ;
; 1.806 ; dataController_top:dc0|scc:s|rindex[3] ; dataController_top:dc0|scc:s|rindex[1]    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.000      ; 1.958      ;
; 1.806 ; dataController_top:dc0|scc:s|rindex[3] ; dataController_top:dc0|scc:s|rindex[2]    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.000      ; 1.958      ;
; 1.806 ; dataController_top:dc0|scc:s|rindex[3] ; dataController_top:dc0|scc:s|rindex[0]    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.000      ; 1.958      ;
; 1.917 ; dataController_top:dc0|scc:s|rindex[1] ; dataController_top:dc0|scc:s|rindex[3]    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.000      ; 2.069      ;
; 1.917 ; dataController_top:dc0|scc:s|rindex[1] ; dataController_top:dc0|scc:s|rindex[1]    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.000      ; 2.069      ;
; 1.917 ; dataController_top:dc0|scc:s|rindex[1] ; dataController_top:dc0|scc:s|rindex[2]    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.000      ; 2.069      ;
; 1.917 ; dataController_top:dc0|scc:s|rindex[1] ; dataController_top:dc0|scc:s|rindex[0]    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.000      ; 2.069      ;
; 2.044 ; dataController_top:dc0|scc:s|rindex[2] ; dataController_top:dc0|scc:s|wr15_b[3]    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.010      ; 2.206      ;
; 2.044 ; dataController_top:dc0|scc:s|rindex[2] ; dataController_top:dc0|scc:s|wr15_b[1]    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.010      ; 2.206      ;
; 2.044 ; dataController_top:dc0|scc:s|rindex[2] ; dataController_top:dc0|scc:s|wr15_a[1]    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.010      ; 2.206      ;
; 2.044 ; dataController_top:dc0|scc:s|rindex[2] ; dataController_top:dc0|scc:s|wr15_b[7]    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.010      ; 2.206      ;
; 2.044 ; dataController_top:dc0|scc:s|rindex[2] ; dataController_top:dc0|scc:s|wr15_a[4]    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.010      ; 2.206      ;
; 2.044 ; dataController_top:dc0|scc:s|rindex[2] ; dataController_top:dc0|scc:s|wr15_b[4]    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.010      ; 2.206      ;
; 2.044 ; dataController_top:dc0|scc:s|rindex[2] ; dataController_top:dc0|scc:s|wr15_a[7]    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.010      ; 2.206      ;
; 2.044 ; dataController_top:dc0|scc:s|rindex[2] ; dataController_top:dc0|scc:s|wr15_b[5]    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.010      ; 2.206      ;
; 2.044 ; dataController_top:dc0|scc:s|rindex[2] ; dataController_top:dc0|scc:s|wr15_a[5]    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.010      ; 2.206      ;
; 2.044 ; dataController_top:dc0|scc:s|rindex[2] ; dataController_top:dc0|scc:s|wr15_a[6]    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.010      ; 2.206      ;
; 2.044 ; dataController_top:dc0|scc:s|rindex[2] ; dataController_top:dc0|scc:s|wr15_b[6]    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.010      ; 2.206      ;
; 2.055 ; dataController_top:dc0|scc:s|rindex[2] ; dataController_top:dc0|scc:s|ex_irq_ip_b  ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.011      ; 2.218      ;
; 2.055 ; dataController_top:dc0|scc:s|rindex[2] ; dataController_top:dc0|scc:s|dcd_latch_b  ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.011      ; 2.218      ;
; 2.055 ; dataController_top:dc0|scc:s|rindex[2] ; dataController_top:dc0|scc:s|latch_open_b ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.011      ; 2.218      ;
; 2.055 ; dataController_top:dc0|clkPhase[1]     ; dataController_top:dc0|scc:s|wr15_b[3]    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 1.549      ; 3.897      ;
; 2.055 ; dataController_top:dc0|clkPhase[1]     ; dataController_top:dc0|scc:s|wr15_b[1]    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 1.549      ; 3.897      ;
; 2.055 ; dataController_top:dc0|clkPhase[1]     ; dataController_top:dc0|scc:s|wr15_a[1]    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 1.549      ; 3.897      ;
; 2.055 ; dataController_top:dc0|clkPhase[1]     ; dataController_top:dc0|scc:s|wr15_b[7]    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 1.549      ; 3.897      ;
; 2.055 ; dataController_top:dc0|clkPhase[1]     ; dataController_top:dc0|scc:s|wr15_a[4]    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 1.549      ; 3.897      ;
; 2.055 ; dataController_top:dc0|clkPhase[1]     ; dataController_top:dc0|scc:s|wr15_b[4]    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 1.549      ; 3.897      ;
; 2.055 ; dataController_top:dc0|clkPhase[1]     ; dataController_top:dc0|scc:s|wr15_a[7]    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 1.549      ; 3.897      ;
; 2.055 ; dataController_top:dc0|clkPhase[1]     ; dataController_top:dc0|scc:s|wr15_b[5]    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 1.549      ; 3.897      ;
; 2.055 ; dataController_top:dc0|clkPhase[1]     ; dataController_top:dc0|scc:s|wr15_a[5]    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 1.549      ; 3.897      ;
; 2.055 ; dataController_top:dc0|clkPhase[1]     ; dataController_top:dc0|scc:s|wr15_a[6]    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 1.549      ; 3.897      ;
; 2.055 ; dataController_top:dc0|clkPhase[1]     ; dataController_top:dc0|scc:s|wr15_b[6]    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 1.549      ; 3.897      ;
; 2.066 ; dataController_top:dc0|clkPhase[1]     ; dataController_top:dc0|scc:s|ex_irq_ip_b  ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 1.550      ; 3.909      ;
; 2.066 ; dataController_top:dc0|clkPhase[1]     ; dataController_top:dc0|scc:s|dcd_latch_b  ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 1.550      ; 3.909      ;
; 2.066 ; dataController_top:dc0|clkPhase[1]     ; dataController_top:dc0|scc:s|latch_open_b ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 1.550      ; 3.909      ;
; 2.127 ; dataController_top:dc0|scc:s|rindex[0] ; dataController_top:dc0|scc:s|wr15_b[3]    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.010      ; 2.289      ;
; 2.127 ; dataController_top:dc0|scc:s|rindex[0] ; dataController_top:dc0|scc:s|wr15_b[1]    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.010      ; 2.289      ;
; 2.127 ; dataController_top:dc0|scc:s|rindex[0] ; dataController_top:dc0|scc:s|wr15_a[1]    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.010      ; 2.289      ;
; 2.127 ; dataController_top:dc0|scc:s|rindex[0] ; dataController_top:dc0|scc:s|wr15_b[7]    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.010      ; 2.289      ;
; 2.127 ; dataController_top:dc0|scc:s|rindex[0] ; dataController_top:dc0|scc:s|wr15_a[4]    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.010      ; 2.289      ;
; 2.127 ; dataController_top:dc0|scc:s|rindex[0] ; dataController_top:dc0|scc:s|wr15_b[4]    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.010      ; 2.289      ;
; 2.127 ; dataController_top:dc0|scc:s|rindex[0] ; dataController_top:dc0|scc:s|wr15_a[7]    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.010      ; 2.289      ;
; 2.127 ; dataController_top:dc0|scc:s|rindex[0] ; dataController_top:dc0|scc:s|wr15_b[5]    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.010      ; 2.289      ;
; 2.127 ; dataController_top:dc0|scc:s|rindex[0] ; dataController_top:dc0|scc:s|wr15_a[5]    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.010      ; 2.289      ;
; 2.127 ; dataController_top:dc0|scc:s|rindex[0] ; dataController_top:dc0|scc:s|wr15_a[6]    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.010      ; 2.289      ;
; 2.127 ; dataController_top:dc0|scc:s|rindex[0] ; dataController_top:dc0|scc:s|wr15_b[6]    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.010      ; 2.289      ;
; 2.138 ; dataController_top:dc0|scc:s|rindex[0] ; dataController_top:dc0|scc:s|ex_irq_ip_b  ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.011      ; 2.301      ;
; 2.138 ; dataController_top:dc0|scc:s|rindex[0] ; dataController_top:dc0|scc:s|dcd_latch_b  ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.011      ; 2.301      ;
; 2.138 ; dataController_top:dc0|scc:s|rindex[0] ; dataController_top:dc0|scc:s|latch_open_b ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.011      ; 2.301      ;
; 2.158 ; dataController_top:dc0|scc:s|rindex[3] ; dataController_top:dc0|scc:s|wr15_b[3]    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.010      ; 2.320      ;
; 2.158 ; dataController_top:dc0|scc:s|rindex[3] ; dataController_top:dc0|scc:s|wr15_b[1]    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.010      ; 2.320      ;
; 2.158 ; dataController_top:dc0|scc:s|rindex[3] ; dataController_top:dc0|scc:s|wr15_a[1]    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.010      ; 2.320      ;
; 2.158 ; dataController_top:dc0|scc:s|rindex[3] ; dataController_top:dc0|scc:s|wr15_b[7]    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.010      ; 2.320      ;
; 2.158 ; dataController_top:dc0|scc:s|rindex[3] ; dataController_top:dc0|scc:s|wr15_a[4]    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.010      ; 2.320      ;
; 2.158 ; dataController_top:dc0|scc:s|rindex[3] ; dataController_top:dc0|scc:s|wr15_b[4]    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.010      ; 2.320      ;
; 2.158 ; dataController_top:dc0|scc:s|rindex[3] ; dataController_top:dc0|scc:s|wr15_a[7]    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.010      ; 2.320      ;
; 2.158 ; dataController_top:dc0|scc:s|rindex[3] ; dataController_top:dc0|scc:s|wr15_b[5]    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.010      ; 2.320      ;
; 2.158 ; dataController_top:dc0|scc:s|rindex[3] ; dataController_top:dc0|scc:s|wr15_a[5]    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.010      ; 2.320      ;
; 2.158 ; dataController_top:dc0|scc:s|rindex[3] ; dataController_top:dc0|scc:s|wr15_a[6]    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.010      ; 2.320      ;
; 2.158 ; dataController_top:dc0|scc:s|rindex[3] ; dataController_top:dc0|scc:s|wr15_b[6]    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.010      ; 2.320      ;
; 2.169 ; dataController_top:dc0|scc:s|rindex[3] ; dataController_top:dc0|scc:s|ex_irq_ip_b  ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.011      ; 2.332      ;
; 2.169 ; dataController_top:dc0|scc:s|rindex[3] ; dataController_top:dc0|scc:s|dcd_latch_b  ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.011      ; 2.332      ;
; 2.169 ; dataController_top:dc0|scc:s|rindex[3] ; dataController_top:dc0|scc:s|latch_open_b ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.011      ; 2.332      ;
; 2.210 ; TG68:m68k|rw_s                         ; dataController_top:dc0|scc:s|rindex[3]    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.019      ; 2.381      ;
; 2.210 ; TG68:m68k|rw_s                         ; dataController_top:dc0|scc:s|rindex[1]    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.019      ; 2.381      ;
; 2.210 ; TG68:m68k|rw_s                         ; dataController_top:dc0|scc:s|rindex[2]    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.019      ; 2.381      ;
; 2.210 ; TG68:m68k|rw_s                         ; dataController_top:dc0|scc:s|rindex[0]    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.019      ; 2.381      ;
; 2.228 ; dataController_top:dc0|scc:s|rindex[2] ; dataController_top:dc0|scc:s|ex_irq_ip_a  ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; -0.012     ; 2.368      ;
; 2.228 ; dataController_top:dc0|scc:s|rindex[2] ; dataController_top:dc0|scc:s|dcd_latch_a  ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; -0.012     ; 2.368      ;
; 2.228 ; dataController_top:dc0|scc:s|rindex[2] ; dataController_top:dc0|scc:s|wr15_a[3]    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; -0.012     ; 2.368      ;
; 2.228 ; dataController_top:dc0|scc:s|rindex[2] ; dataController_top:dc0|scc:s|latch_open_a ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; -0.012     ; 2.368      ;
; 2.239 ; dataController_top:dc0|clkPhase[1]     ; dataController_top:dc0|scc:s|ex_irq_ip_a  ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 1.527      ; 4.059      ;
; 2.239 ; dataController_top:dc0|clkPhase[1]     ; dataController_top:dc0|scc:s|dcd_latch_a  ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 1.527      ; 4.059      ;
; 2.239 ; dataController_top:dc0|clkPhase[1]     ; dataController_top:dc0|scc:s|wr15_a[3]    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 1.527      ; 4.059      ;
; 2.239 ; dataController_top:dc0|clkPhase[1]     ; dataController_top:dc0|scc:s|latch_open_a ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 1.527      ; 4.059      ;
; 2.269 ; dataController_top:dc0|scc:s|rindex[1] ; dataController_top:dc0|scc:s|wr15_b[3]    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.010      ; 2.431      ;
; 2.269 ; dataController_top:dc0|scc:s|rindex[1] ; dataController_top:dc0|scc:s|wr15_b[1]    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.010      ; 2.431      ;
; 2.269 ; dataController_top:dc0|scc:s|rindex[1] ; dataController_top:dc0|scc:s|wr15_a[1]    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.010      ; 2.431      ;
; 2.269 ; dataController_top:dc0|scc:s|rindex[1] ; dataController_top:dc0|scc:s|wr15_b[7]    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.010      ; 2.431      ;
; 2.269 ; dataController_top:dc0|scc:s|rindex[1] ; dataController_top:dc0|scc:s|wr15_a[4]    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.010      ; 2.431      ;
; 2.269 ; dataController_top:dc0|scc:s|rindex[1] ; dataController_top:dc0|scc:s|wr15_b[4]    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.010      ; 2.431      ;
; 2.269 ; dataController_top:dc0|scc:s|rindex[1] ; dataController_top:dc0|scc:s|wr15_a[7]    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.010      ; 2.431      ;
; 2.269 ; dataController_top:dc0|scc:s|rindex[1] ; dataController_top:dc0|scc:s|wr15_b[5]    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.010      ; 2.431      ;
; 2.269 ; dataController_top:dc0|scc:s|rindex[1] ; dataController_top:dc0|scc:s|wr15_a[5]    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.010      ; 2.431      ;
; 2.269 ; dataController_top:dc0|scc:s|rindex[1] ; dataController_top:dc0|scc:s|wr15_a[6]    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.010      ; 2.431      ;
; 2.269 ; dataController_top:dc0|scc:s|rindex[1] ; dataController_top:dc0|scc:s|wr15_b[6]    ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.010      ; 2.431      ;
; 2.280 ; dataController_top:dc0|scc:s|rindex[1] ; dataController_top:dc0|scc:s|ex_irq_ip_b  ; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 0.000        ; 0.011      ; 2.443      ;
+-------+----------------------------------------+-------------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk50'                                                                            ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                            ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------+
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clk50 ; Rise       ; clk50|combout                     ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clk50 ; Rise       ; clk50|combout                     ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clk50 ; Rise       ; cs0|altpll_component|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clk50 ; Rise       ; cs0|altpll_component|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clk50 ; Rise       ; cs0|altpll_component|pll|inclk[0] ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clk50 ; Rise       ; cs0|altpll_component|pll|inclk[0] ;
; 17.620 ; 20.000       ; 2.380          ; Port Rate        ; clk50 ; Rise       ; clk50                             ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clock325MHz:cs0|altpll:altpll_component|_clk0'                                                                                                   ;
+--------+--------------+----------------+------------------+-----------------------------------------------+------------+----------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                         ; Clock Edge ; Target                                                   ;
+--------+--------------+----------------+------------------+-----------------------------------------------+------------+----------------------------------------------------------+
; 14.384 ; 15.384       ; 1.000          ; High Pulse Width ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; Rise       ; dataController_top:dc0|clkPhase[0]                       ;
; 14.384 ; 15.384       ; 1.000          ; High Pulse Width ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; Rise       ; dataController_top:dc0|clkPhase[1]                       ;
; 14.384 ; 15.384       ; 1.000          ; High Pulse Width ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; Rise       ; dataController_top:dc0|videoShifter:vs|shiftRegister[0]  ;
; 14.384 ; 15.384       ; 1.000          ; High Pulse Width ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; Rise       ; dataController_top:dc0|videoShifter:vs|shiftRegister[10] ;
; 14.384 ; 15.384       ; 1.000          ; High Pulse Width ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; Rise       ; dataController_top:dc0|videoShifter:vs|shiftRegister[11] ;
; 14.384 ; 15.384       ; 1.000          ; High Pulse Width ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; Rise       ; dataController_top:dc0|videoShifter:vs|shiftRegister[12] ;
; 14.384 ; 15.384       ; 1.000          ; High Pulse Width ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; Rise       ; dataController_top:dc0|videoShifter:vs|shiftRegister[13] ;
; 14.384 ; 15.384       ; 1.000          ; High Pulse Width ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; Rise       ; dataController_top:dc0|videoShifter:vs|shiftRegister[14] ;
; 14.384 ; 15.384       ; 1.000          ; High Pulse Width ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; Rise       ; dataController_top:dc0|videoShifter:vs|shiftRegister[15] ;
; 14.384 ; 15.384       ; 1.000          ; High Pulse Width ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; Rise       ; dataController_top:dc0|videoShifter:vs|shiftRegister[1]  ;
; 14.384 ; 15.384       ; 1.000          ; High Pulse Width ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; Rise       ; dataController_top:dc0|videoShifter:vs|shiftRegister[2]  ;
; 14.384 ; 15.384       ; 1.000          ; High Pulse Width ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; Rise       ; dataController_top:dc0|videoShifter:vs|shiftRegister[3]  ;
; 14.384 ; 15.384       ; 1.000          ; High Pulse Width ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; Rise       ; dataController_top:dc0|videoShifter:vs|shiftRegister[4]  ;
; 14.384 ; 15.384       ; 1.000          ; High Pulse Width ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; Rise       ; dataController_top:dc0|videoShifter:vs|shiftRegister[5]  ;
; 14.384 ; 15.384       ; 1.000          ; High Pulse Width ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; Rise       ; dataController_top:dc0|videoShifter:vs|shiftRegister[6]  ;
; 14.384 ; 15.384       ; 1.000          ; High Pulse Width ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; Rise       ; dataController_top:dc0|videoShifter:vs|shiftRegister[7]  ;
; 14.384 ; 15.384       ; 1.000          ; High Pulse Width ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; Rise       ; dataController_top:dc0|videoShifter:vs|shiftRegister[8]  ;
; 14.384 ; 15.384       ; 1.000          ; High Pulse Width ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; Rise       ; dataController_top:dc0|videoShifter:vs|shiftRegister[9]  ;
; 14.385 ; 15.385       ; 1.000          ; Low Pulse Width  ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; Rise       ; dataController_top:dc0|clkPhase[0]                       ;
; 14.385 ; 15.385       ; 1.000          ; Low Pulse Width  ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; Rise       ; dataController_top:dc0|clkPhase[1]                       ;
; 14.385 ; 15.385       ; 1.000          ; Low Pulse Width  ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; Rise       ; dataController_top:dc0|videoShifter:vs|shiftRegister[0]  ;
; 14.385 ; 15.385       ; 1.000          ; Low Pulse Width  ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; Rise       ; dataController_top:dc0|videoShifter:vs|shiftRegister[10] ;
; 14.385 ; 15.385       ; 1.000          ; Low Pulse Width  ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; Rise       ; dataController_top:dc0|videoShifter:vs|shiftRegister[11] ;
; 14.385 ; 15.385       ; 1.000          ; Low Pulse Width  ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; Rise       ; dataController_top:dc0|videoShifter:vs|shiftRegister[12] ;
; 14.385 ; 15.385       ; 1.000          ; Low Pulse Width  ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; Rise       ; dataController_top:dc0|videoShifter:vs|shiftRegister[13] ;
; 14.385 ; 15.385       ; 1.000          ; Low Pulse Width  ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; Rise       ; dataController_top:dc0|videoShifter:vs|shiftRegister[14] ;
; 14.385 ; 15.385       ; 1.000          ; Low Pulse Width  ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; Rise       ; dataController_top:dc0|videoShifter:vs|shiftRegister[15] ;
; 14.385 ; 15.385       ; 1.000          ; Low Pulse Width  ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; Rise       ; dataController_top:dc0|videoShifter:vs|shiftRegister[1]  ;
; 14.385 ; 15.385       ; 1.000          ; Low Pulse Width  ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; Rise       ; dataController_top:dc0|videoShifter:vs|shiftRegister[2]  ;
; 14.385 ; 15.385       ; 1.000          ; Low Pulse Width  ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; Rise       ; dataController_top:dc0|videoShifter:vs|shiftRegister[3]  ;
; 14.385 ; 15.385       ; 1.000          ; Low Pulse Width  ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; Rise       ; dataController_top:dc0|videoShifter:vs|shiftRegister[4]  ;
; 14.385 ; 15.385       ; 1.000          ; Low Pulse Width  ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; Rise       ; dataController_top:dc0|videoShifter:vs|shiftRegister[5]  ;
; 14.385 ; 15.385       ; 1.000          ; Low Pulse Width  ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; Rise       ; dataController_top:dc0|videoShifter:vs|shiftRegister[6]  ;
; 14.385 ; 15.385       ; 1.000          ; Low Pulse Width  ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; Rise       ; dataController_top:dc0|videoShifter:vs|shiftRegister[7]  ;
; 14.385 ; 15.385       ; 1.000          ; Low Pulse Width  ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; Rise       ; dataController_top:dc0|videoShifter:vs|shiftRegister[8]  ;
; 14.385 ; 15.385       ; 1.000          ; Low Pulse Width  ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; Rise       ; dataController_top:dc0|videoShifter:vs|shiftRegister[9]  ;
; 15.384 ; 15.384       ; 0.000          ; High Pulse Width ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; Rise       ; cs0|altpll_component|_clk0~clkctrl|inclk[0]              ;
; 15.384 ; 15.384       ; 0.000          ; High Pulse Width ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; Rise       ; cs0|altpll_component|_clk0~clkctrl|outclk                ;
; 15.384 ; 15.384       ; 0.000          ; High Pulse Width ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; Rise       ; dc0|clkPhase[0]|clk                                      ;
; 15.384 ; 15.384       ; 0.000          ; High Pulse Width ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; Rise       ; dc0|clkPhase[1]|clk                                      ;
; 15.384 ; 15.384       ; 0.000          ; High Pulse Width ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; Rise       ; dc0|vs|shiftRegister[0]|clk                              ;
; 15.384 ; 15.384       ; 0.000          ; High Pulse Width ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; Rise       ; dc0|vs|shiftRegister[10]|clk                             ;
; 15.384 ; 15.384       ; 0.000          ; High Pulse Width ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; Rise       ; dc0|vs|shiftRegister[11]|clk                             ;
; 15.384 ; 15.384       ; 0.000          ; High Pulse Width ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; Rise       ; dc0|vs|shiftRegister[12]|clk                             ;
; 15.384 ; 15.384       ; 0.000          ; High Pulse Width ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; Rise       ; dc0|vs|shiftRegister[13]|clk                             ;
; 15.384 ; 15.384       ; 0.000          ; High Pulse Width ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; Rise       ; dc0|vs|shiftRegister[14]|clk                             ;
; 15.384 ; 15.384       ; 0.000          ; High Pulse Width ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; Rise       ; dc0|vs|shiftRegister[15]|clk                             ;
; 15.384 ; 15.384       ; 0.000          ; High Pulse Width ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; Rise       ; dc0|vs|shiftRegister[1]|clk                              ;
; 15.384 ; 15.384       ; 0.000          ; High Pulse Width ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; Rise       ; dc0|vs|shiftRegister[2]|clk                              ;
; 15.384 ; 15.384       ; 0.000          ; High Pulse Width ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; Rise       ; dc0|vs|shiftRegister[3]|clk                              ;
; 15.384 ; 15.384       ; 0.000          ; High Pulse Width ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; Rise       ; dc0|vs|shiftRegister[4]|clk                              ;
; 15.384 ; 15.384       ; 0.000          ; High Pulse Width ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; Rise       ; dc0|vs|shiftRegister[5]|clk                              ;
; 15.384 ; 15.384       ; 0.000          ; High Pulse Width ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; Rise       ; dc0|vs|shiftRegister[6]|clk                              ;
; 15.384 ; 15.384       ; 0.000          ; High Pulse Width ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; Rise       ; dc0|vs|shiftRegister[7]|clk                              ;
; 15.384 ; 15.384       ; 0.000          ; High Pulse Width ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; Rise       ; dc0|vs|shiftRegister[8]|clk                              ;
; 15.384 ; 15.384       ; 0.000          ; High Pulse Width ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; Rise       ; dc0|vs|shiftRegister[9]|clk                              ;
; 15.385 ; 15.385       ; 0.000          ; Low Pulse Width  ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; Rise       ; cs0|altpll_component|_clk0~clkctrl|inclk[0]              ;
; 15.385 ; 15.385       ; 0.000          ; Low Pulse Width  ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; Rise       ; cs0|altpll_component|_clk0~clkctrl|outclk                ;
; 15.385 ; 15.385       ; 0.000          ; Low Pulse Width  ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; Rise       ; dc0|clkPhase[0]|clk                                      ;
; 15.385 ; 15.385       ; 0.000          ; Low Pulse Width  ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; Rise       ; dc0|clkPhase[1]|clk                                      ;
; 15.385 ; 15.385       ; 0.000          ; Low Pulse Width  ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; Rise       ; dc0|vs|shiftRegister[0]|clk                              ;
; 15.385 ; 15.385       ; 0.000          ; Low Pulse Width  ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; Rise       ; dc0|vs|shiftRegister[10]|clk                             ;
; 15.385 ; 15.385       ; 0.000          ; Low Pulse Width  ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; Rise       ; dc0|vs|shiftRegister[11]|clk                             ;
; 15.385 ; 15.385       ; 0.000          ; Low Pulse Width  ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; Rise       ; dc0|vs|shiftRegister[12]|clk                             ;
; 15.385 ; 15.385       ; 0.000          ; Low Pulse Width  ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; Rise       ; dc0|vs|shiftRegister[13]|clk                             ;
; 15.385 ; 15.385       ; 0.000          ; Low Pulse Width  ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; Rise       ; dc0|vs|shiftRegister[14]|clk                             ;
; 15.385 ; 15.385       ; 0.000          ; Low Pulse Width  ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; Rise       ; dc0|vs|shiftRegister[15]|clk                             ;
; 15.385 ; 15.385       ; 0.000          ; Low Pulse Width  ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; Rise       ; dc0|vs|shiftRegister[1]|clk                              ;
; 15.385 ; 15.385       ; 0.000          ; Low Pulse Width  ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; Rise       ; dc0|vs|shiftRegister[2]|clk                              ;
; 15.385 ; 15.385       ; 0.000          ; Low Pulse Width  ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; Rise       ; dc0|vs|shiftRegister[3]|clk                              ;
; 15.385 ; 15.385       ; 0.000          ; Low Pulse Width  ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; Rise       ; dc0|vs|shiftRegister[4]|clk                              ;
; 15.385 ; 15.385       ; 0.000          ; Low Pulse Width  ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; Rise       ; dc0|vs|shiftRegister[5]|clk                              ;
; 15.385 ; 15.385       ; 0.000          ; Low Pulse Width  ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; Rise       ; dc0|vs|shiftRegister[6]|clk                              ;
; 15.385 ; 15.385       ; 0.000          ; Low Pulse Width  ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; Rise       ; dc0|vs|shiftRegister[7]|clk                              ;
; 15.385 ; 15.385       ; 0.000          ; Low Pulse Width  ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; Rise       ; dc0|vs|shiftRegister[8]|clk                              ;
; 15.385 ; 15.385       ; 0.000          ; Low Pulse Width  ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; Rise       ; dc0|vs|shiftRegister[9]|clk                              ;
+--------+--------------+----------------+------------------+-----------------------------------------------+------------+----------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'dataController_top:dc0|clkPhase[1]'                                                                                                                                                                          ;
+--------+--------------+----------------+------------------+------------------------------------+------------+---------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                              ; Clock Edge ; Target                                                                                                                          ;
+--------+--------------+----------------+------------------+------------------------------------+------------+---------------------------------------------------------------------------------------------------------------------------------+
; 59.158 ; 61.538       ; 2.380          ; High Pulse Width ; dataController_top:dc0|clkPhase[1] ; Fall       ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_high_rtl_0|altsyncram_skd1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 59.158 ; 61.538       ; 2.380          ; Low Pulse Width  ; dataController_top:dc0|clkPhase[1] ; Fall       ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_high_rtl_0|altsyncram_skd1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 59.158 ; 61.538       ; 2.380          ; High Pulse Width ; dataController_top:dc0|clkPhase[1] ; Fall       ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_high_rtl_0|altsyncram_skd1:auto_generated|ram_block1a0~porta_address_reg1 ;
; 59.158 ; 61.538       ; 2.380          ; Low Pulse Width  ; dataController_top:dc0|clkPhase[1] ; Fall       ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_high_rtl_0|altsyncram_skd1:auto_generated|ram_block1a0~porta_address_reg1 ;
; 59.158 ; 61.538       ; 2.380          ; High Pulse Width ; dataController_top:dc0|clkPhase[1] ; Fall       ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_high_rtl_0|altsyncram_skd1:auto_generated|ram_block1a0~porta_address_reg2 ;
; 59.158 ; 61.538       ; 2.380          ; Low Pulse Width  ; dataController_top:dc0|clkPhase[1] ; Fall       ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_high_rtl_0|altsyncram_skd1:auto_generated|ram_block1a0~porta_address_reg2 ;
; 59.158 ; 61.538       ; 2.380          ; High Pulse Width ; dataController_top:dc0|clkPhase[1] ; Fall       ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_high_rtl_0|altsyncram_skd1:auto_generated|ram_block1a0~porta_address_reg3 ;
; 59.158 ; 61.538       ; 2.380          ; Low Pulse Width  ; dataController_top:dc0|clkPhase[1] ; Fall       ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_high_rtl_0|altsyncram_skd1:auto_generated|ram_block1a0~porta_address_reg3 ;
; 59.158 ; 61.538       ; 2.380          ; High Pulse Width ; dataController_top:dc0|clkPhase[1] ; Fall       ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_high_rtl_0|altsyncram_skd1:auto_generated|ram_block1a0~porta_address_reg4 ;
; 59.158 ; 61.538       ; 2.380          ; Low Pulse Width  ; dataController_top:dc0|clkPhase[1] ; Fall       ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_high_rtl_0|altsyncram_skd1:auto_generated|ram_block1a0~porta_address_reg4 ;
; 59.158 ; 61.538       ; 2.380          ; High Pulse Width ; dataController_top:dc0|clkPhase[1] ; Fall       ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_high_rtl_0|altsyncram_skd1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 59.158 ; 61.538       ; 2.380          ; Low Pulse Width  ; dataController_top:dc0|clkPhase[1] ; Fall       ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_high_rtl_0|altsyncram_skd1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 59.158 ; 61.538       ; 2.380          ; High Pulse Width ; dataController_top:dc0|clkPhase[1] ; Fall       ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_high_rtl_0|altsyncram_skd1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; 59.158 ; 61.538       ; 2.380          ; Low Pulse Width  ; dataController_top:dc0|clkPhase[1] ; Fall       ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_high_rtl_0|altsyncram_skd1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; 59.158 ; 61.538       ; 2.380          ; High Pulse Width ; dataController_top:dc0|clkPhase[1] ; Fall       ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_high_rtl_0|altsyncram_skd1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; 59.158 ; 61.538       ; 2.380          ; Low Pulse Width  ; dataController_top:dc0|clkPhase[1] ; Fall       ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_high_rtl_0|altsyncram_skd1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; 59.158 ; 61.538       ; 2.380          ; High Pulse Width ; dataController_top:dc0|clkPhase[1] ; Fall       ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_high_rtl_0|altsyncram_skd1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; 59.158 ; 61.538       ; 2.380          ; Low Pulse Width  ; dataController_top:dc0|clkPhase[1] ; Fall       ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_high_rtl_0|altsyncram_skd1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; 59.158 ; 61.538       ; 2.380          ; High Pulse Width ; dataController_top:dc0|clkPhase[1] ; Fall       ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_high_rtl_0|altsyncram_skd1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; 59.158 ; 61.538       ; 2.380          ; Low Pulse Width  ; dataController_top:dc0|clkPhase[1] ; Fall       ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_high_rtl_0|altsyncram_skd1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; 59.158 ; 61.538       ; 2.380          ; High Pulse Width ; dataController_top:dc0|clkPhase[1] ; Fall       ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_high_rtl_0|altsyncram_skd1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; 59.158 ; 61.538       ; 2.380          ; Low Pulse Width  ; dataController_top:dc0|clkPhase[1] ; Fall       ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_high_rtl_0|altsyncram_skd1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; 59.158 ; 61.538       ; 2.380          ; High Pulse Width ; dataController_top:dc0|clkPhase[1] ; Fall       ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_high_rtl_0|altsyncram_skd1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; 59.158 ; 61.538       ; 2.380          ; Low Pulse Width  ; dataController_top:dc0|clkPhase[1] ; Fall       ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_high_rtl_0|altsyncram_skd1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; 59.158 ; 61.538       ; 2.380          ; High Pulse Width ; dataController_top:dc0|clkPhase[1] ; Fall       ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_high_rtl_0|altsyncram_skd1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; 59.158 ; 61.538       ; 2.380          ; Low Pulse Width  ; dataController_top:dc0|clkPhase[1] ; Fall       ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_high_rtl_0|altsyncram_skd1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; 59.158 ; 61.538       ; 2.380          ; High Pulse Width ; dataController_top:dc0|clkPhase[1] ; Fall       ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_high_rtl_0|altsyncram_skd1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; 59.158 ; 61.538       ; 2.380          ; Low Pulse Width  ; dataController_top:dc0|clkPhase[1] ; Fall       ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_high_rtl_0|altsyncram_skd1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; 59.158 ; 61.538       ; 2.380          ; High Pulse Width ; dataController_top:dc0|clkPhase[1] ; Fall       ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_high_rtl_0|altsyncram_skd1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; 59.158 ; 61.538       ; 2.380          ; Low Pulse Width  ; dataController_top:dc0|clkPhase[1] ; Fall       ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_high_rtl_0|altsyncram_skd1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; 59.158 ; 61.538       ; 2.380          ; High Pulse Width ; dataController_top:dc0|clkPhase[1] ; Fall       ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_high_rtl_0|altsyncram_skd1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; 59.158 ; 61.538       ; 2.380          ; Low Pulse Width  ; dataController_top:dc0|clkPhase[1] ; Fall       ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_high_rtl_0|altsyncram_skd1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; 59.158 ; 61.538       ; 2.380          ; High Pulse Width ; dataController_top:dc0|clkPhase[1] ; Fall       ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_high_rtl_0|altsyncram_skd1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; 59.158 ; 61.538       ; 2.380          ; Low Pulse Width  ; dataController_top:dc0|clkPhase[1] ; Fall       ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_high_rtl_0|altsyncram_skd1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; 59.158 ; 61.538       ; 2.380          ; High Pulse Width ; dataController_top:dc0|clkPhase[1] ; Fall       ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_high_rtl_0|altsyncram_skd1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; 59.158 ; 61.538       ; 2.380          ; Low Pulse Width  ; dataController_top:dc0|clkPhase[1] ; Fall       ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_high_rtl_0|altsyncram_skd1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; 59.158 ; 61.538       ; 2.380          ; High Pulse Width ; dataController_top:dc0|clkPhase[1] ; Fall       ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_high_rtl_0|altsyncram_skd1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; 59.158 ; 61.538       ; 2.380          ; Low Pulse Width  ; dataController_top:dc0|clkPhase[1] ; Fall       ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_high_rtl_0|altsyncram_skd1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; 59.158 ; 61.538       ; 2.380          ; High Pulse Width ; dataController_top:dc0|clkPhase[1] ; Fall       ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_high_rtl_0|altsyncram_skd1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; 59.158 ; 61.538       ; 2.380          ; Low Pulse Width  ; dataController_top:dc0|clkPhase[1] ; Fall       ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_high_rtl_0|altsyncram_skd1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; 59.158 ; 61.538       ; 2.380          ; High Pulse Width ; dataController_top:dc0|clkPhase[1] ; Fall       ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_high_rtl_0|altsyncram_skd1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; 59.158 ; 61.538       ; 2.380          ; Low Pulse Width  ; dataController_top:dc0|clkPhase[1] ; Fall       ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_high_rtl_0|altsyncram_skd1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; 59.158 ; 61.538       ; 2.380          ; High Pulse Width ; dataController_top:dc0|clkPhase[1] ; Fall       ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_high_rtl_0|altsyncram_skd1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; 59.158 ; 61.538       ; 2.380          ; Low Pulse Width  ; dataController_top:dc0|clkPhase[1] ; Fall       ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_high_rtl_0|altsyncram_skd1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; 59.158 ; 61.538       ; 2.380          ; High Pulse Width ; dataController_top:dc0|clkPhase[1] ; Fall       ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_high_rtl_0|altsyncram_skd1:auto_generated|ram_block1a0~porta_we_reg       ;
; 59.158 ; 61.538       ; 2.380          ; Low Pulse Width  ; dataController_top:dc0|clkPhase[1] ; Fall       ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_high_rtl_0|altsyncram_skd1:auto_generated|ram_block1a0~porta_we_reg       ;
; 59.158 ; 61.538       ; 2.380          ; High Pulse Width ; dataController_top:dc0|clkPhase[1] ; Rise       ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_high_rtl_0|altsyncram_skd1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 59.158 ; 61.538       ; 2.380          ; Low Pulse Width  ; dataController_top:dc0|clkPhase[1] ; Rise       ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_high_rtl_0|altsyncram_skd1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 59.158 ; 61.538       ; 2.380          ; High Pulse Width ; dataController_top:dc0|clkPhase[1] ; Rise       ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_high_rtl_0|altsyncram_skd1:auto_generated|ram_block1a0~portb_address_reg1 ;
; 59.158 ; 61.538       ; 2.380          ; Low Pulse Width  ; dataController_top:dc0|clkPhase[1] ; Rise       ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_high_rtl_0|altsyncram_skd1:auto_generated|ram_block1a0~portb_address_reg1 ;
; 59.158 ; 61.538       ; 2.380          ; High Pulse Width ; dataController_top:dc0|clkPhase[1] ; Rise       ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_high_rtl_0|altsyncram_skd1:auto_generated|ram_block1a0~portb_address_reg2 ;
; 59.158 ; 61.538       ; 2.380          ; Low Pulse Width  ; dataController_top:dc0|clkPhase[1] ; Rise       ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_high_rtl_0|altsyncram_skd1:auto_generated|ram_block1a0~portb_address_reg2 ;
; 59.158 ; 61.538       ; 2.380          ; High Pulse Width ; dataController_top:dc0|clkPhase[1] ; Rise       ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_high_rtl_0|altsyncram_skd1:auto_generated|ram_block1a0~portb_address_reg3 ;
; 59.158 ; 61.538       ; 2.380          ; Low Pulse Width  ; dataController_top:dc0|clkPhase[1] ; Rise       ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_high_rtl_0|altsyncram_skd1:auto_generated|ram_block1a0~portb_address_reg3 ;
; 59.158 ; 61.538       ; 2.380          ; High Pulse Width ; dataController_top:dc0|clkPhase[1] ; Rise       ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_high_rtl_0|altsyncram_skd1:auto_generated|ram_block1a0~portb_address_reg4 ;
; 59.158 ; 61.538       ; 2.380          ; Low Pulse Width  ; dataController_top:dc0|clkPhase[1] ; Rise       ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_high_rtl_0|altsyncram_skd1:auto_generated|ram_block1a0~portb_address_reg4 ;
; 59.158 ; 61.538       ; 2.380          ; High Pulse Width ; dataController_top:dc0|clkPhase[1] ; Fall       ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_high_rtl_0|altsyncram_skd1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; 59.158 ; 61.538       ; 2.380          ; Low Pulse Width  ; dataController_top:dc0|clkPhase[1] ; Fall       ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_high_rtl_0|altsyncram_skd1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; 59.158 ; 61.538       ; 2.380          ; High Pulse Width ; dataController_top:dc0|clkPhase[1] ; Fall       ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_high_rtl_0|altsyncram_skd1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; 59.158 ; 61.538       ; 2.380          ; Low Pulse Width  ; dataController_top:dc0|clkPhase[1] ; Fall       ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_high_rtl_0|altsyncram_skd1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; 59.158 ; 61.538       ; 2.380          ; High Pulse Width ; dataController_top:dc0|clkPhase[1] ; Fall       ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_high_rtl_0|altsyncram_skd1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; 59.158 ; 61.538       ; 2.380          ; Low Pulse Width  ; dataController_top:dc0|clkPhase[1] ; Fall       ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_high_rtl_0|altsyncram_skd1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; 59.158 ; 61.538       ; 2.380          ; High Pulse Width ; dataController_top:dc0|clkPhase[1] ; Fall       ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_high_rtl_0|altsyncram_skd1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; 59.158 ; 61.538       ; 2.380          ; Low Pulse Width  ; dataController_top:dc0|clkPhase[1] ; Fall       ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_high_rtl_0|altsyncram_skd1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; 59.158 ; 61.538       ; 2.380          ; High Pulse Width ; dataController_top:dc0|clkPhase[1] ; Fall       ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_high_rtl_0|altsyncram_skd1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; 59.158 ; 61.538       ; 2.380          ; Low Pulse Width  ; dataController_top:dc0|clkPhase[1] ; Fall       ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_high_rtl_0|altsyncram_skd1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; 59.158 ; 61.538       ; 2.380          ; High Pulse Width ; dataController_top:dc0|clkPhase[1] ; Fall       ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_high_rtl_0|altsyncram_skd1:auto_generated|ram_block1a15~porta_memory_reg0 ;
; 59.158 ; 61.538       ; 2.380          ; Low Pulse Width  ; dataController_top:dc0|clkPhase[1] ; Fall       ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_high_rtl_0|altsyncram_skd1:auto_generated|ram_block1a15~porta_memory_reg0 ;
; 59.158 ; 61.538       ; 2.380          ; High Pulse Width ; dataController_top:dc0|clkPhase[1] ; Fall       ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_high_rtl_0|altsyncram_skd1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; 59.158 ; 61.538       ; 2.380          ; Low Pulse Width  ; dataController_top:dc0|clkPhase[1] ; Fall       ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_high_rtl_0|altsyncram_skd1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; 59.158 ; 61.538       ; 2.380          ; High Pulse Width ; dataController_top:dc0|clkPhase[1] ; Fall       ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_high_rtl_0|altsyncram_skd1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; 59.158 ; 61.538       ; 2.380          ; Low Pulse Width  ; dataController_top:dc0|clkPhase[1] ; Fall       ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_high_rtl_0|altsyncram_skd1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; 59.158 ; 61.538       ; 2.380          ; High Pulse Width ; dataController_top:dc0|clkPhase[1] ; Fall       ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_high_rtl_0|altsyncram_skd1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; 59.158 ; 61.538       ; 2.380          ; Low Pulse Width  ; dataController_top:dc0|clkPhase[1] ; Fall       ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_high_rtl_0|altsyncram_skd1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; 59.158 ; 61.538       ; 2.380          ; High Pulse Width ; dataController_top:dc0|clkPhase[1] ; Fall       ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_high_rtl_0|altsyncram_skd1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; 59.158 ; 61.538       ; 2.380          ; Low Pulse Width  ; dataController_top:dc0|clkPhase[1] ; Fall       ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_high_rtl_0|altsyncram_skd1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; 59.158 ; 61.538       ; 2.380          ; High Pulse Width ; dataController_top:dc0|clkPhase[1] ; Fall       ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_high_rtl_0|altsyncram_skd1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; 59.158 ; 61.538       ; 2.380          ; Low Pulse Width  ; dataController_top:dc0|clkPhase[1] ; Fall       ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_high_rtl_0|altsyncram_skd1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; 59.158 ; 61.538       ; 2.380          ; High Pulse Width ; dataController_top:dc0|clkPhase[1] ; Fall       ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_high_rtl_0|altsyncram_skd1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; 59.158 ; 61.538       ; 2.380          ; Low Pulse Width  ; dataController_top:dc0|clkPhase[1] ; Fall       ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_high_rtl_0|altsyncram_skd1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; 59.158 ; 61.538       ; 2.380          ; High Pulse Width ; dataController_top:dc0|clkPhase[1] ; Fall       ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_high_rtl_0|altsyncram_skd1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; 59.158 ; 61.538       ; 2.380          ; Low Pulse Width  ; dataController_top:dc0|clkPhase[1] ; Fall       ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_high_rtl_0|altsyncram_skd1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; 59.158 ; 61.538       ; 2.380          ; High Pulse Width ; dataController_top:dc0|clkPhase[1] ; Fall       ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_high_rtl_0|altsyncram_skd1:auto_generated|ram_block1a8~porta_memory_reg0  ;
; 59.158 ; 61.538       ; 2.380          ; Low Pulse Width  ; dataController_top:dc0|clkPhase[1] ; Fall       ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_high_rtl_0|altsyncram_skd1:auto_generated|ram_block1a8~porta_memory_reg0  ;
; 59.158 ; 61.538       ; 2.380          ; High Pulse Width ; dataController_top:dc0|clkPhase[1] ; Fall       ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_high_rtl_0|altsyncram_skd1:auto_generated|ram_block1a9~porta_memory_reg0  ;
; 59.158 ; 61.538       ; 2.380          ; Low Pulse Width  ; dataController_top:dc0|clkPhase[1] ; Fall       ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_high_rtl_0|altsyncram_skd1:auto_generated|ram_block1a9~porta_memory_reg0  ;
; 59.158 ; 61.538       ; 2.380          ; High Pulse Width ; dataController_top:dc0|clkPhase[1] ; Fall       ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_high_rtl_1|altsyncram_skd1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 59.158 ; 61.538       ; 2.380          ; Low Pulse Width  ; dataController_top:dc0|clkPhase[1] ; Fall       ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_high_rtl_1|altsyncram_skd1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 59.158 ; 61.538       ; 2.380          ; High Pulse Width ; dataController_top:dc0|clkPhase[1] ; Fall       ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_high_rtl_1|altsyncram_skd1:auto_generated|ram_block1a0~porta_address_reg1 ;
; 59.158 ; 61.538       ; 2.380          ; Low Pulse Width  ; dataController_top:dc0|clkPhase[1] ; Fall       ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_high_rtl_1|altsyncram_skd1:auto_generated|ram_block1a0~porta_address_reg1 ;
; 59.158 ; 61.538       ; 2.380          ; High Pulse Width ; dataController_top:dc0|clkPhase[1] ; Fall       ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_high_rtl_1|altsyncram_skd1:auto_generated|ram_block1a0~porta_address_reg2 ;
; 59.158 ; 61.538       ; 2.380          ; Low Pulse Width  ; dataController_top:dc0|clkPhase[1] ; Fall       ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_high_rtl_1|altsyncram_skd1:auto_generated|ram_block1a0~porta_address_reg2 ;
; 59.158 ; 61.538       ; 2.380          ; High Pulse Width ; dataController_top:dc0|clkPhase[1] ; Fall       ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_high_rtl_1|altsyncram_skd1:auto_generated|ram_block1a0~porta_address_reg3 ;
; 59.158 ; 61.538       ; 2.380          ; Low Pulse Width  ; dataController_top:dc0|clkPhase[1] ; Fall       ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_high_rtl_1|altsyncram_skd1:auto_generated|ram_block1a0~porta_address_reg3 ;
; 59.158 ; 61.538       ; 2.380          ; High Pulse Width ; dataController_top:dc0|clkPhase[1] ; Fall       ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_high_rtl_1|altsyncram_skd1:auto_generated|ram_block1a0~porta_address_reg4 ;
; 59.158 ; 61.538       ; 2.380          ; Low Pulse Width  ; dataController_top:dc0|clkPhase[1] ; Fall       ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_high_rtl_1|altsyncram_skd1:auto_generated|ram_block1a0~porta_address_reg4 ;
; 59.158 ; 61.538       ; 2.380          ; High Pulse Width ; dataController_top:dc0|clkPhase[1] ; Fall       ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_high_rtl_1|altsyncram_skd1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 59.158 ; 61.538       ; 2.380          ; Low Pulse Width  ; dataController_top:dc0|clkPhase[1] ; Fall       ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_high_rtl_1|altsyncram_skd1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 59.158 ; 61.538       ; 2.380          ; High Pulse Width ; dataController_top:dc0|clkPhase[1] ; Fall       ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_high_rtl_1|altsyncram_skd1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; 59.158 ; 61.538       ; 2.380          ; Low Pulse Width  ; dataController_top:dc0|clkPhase[1] ; Fall       ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_high_rtl_1|altsyncram_skd1:auto_generated|ram_block1a0~porta_datain_reg1  ;
+--------+--------------+----------------+------------------+------------------------------------+------------+---------------------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'altera_reserved_tck'                                                       ;
+--------+--------------+----------------+-----------+---------------------+------------+---------------------+
; Slack  ; Actual Width ; Required Width ; Type      ; Clock               ; Clock Edge ; Target              ;
+--------+--------------+----------------+-----------+---------------------+------------+---------------------+
; 97.778 ; 100.000      ; 2.222          ; Port Rate ; altera_reserved_tck ; Rise       ; altera_reserved_tck ;
+--------+--------------+----------------+-----------+---------------------+------------+---------------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                                       ;
+---------------+------------------------------------+--------+--------+------------+-----------------------------------------------+
; Data Port     ; Clock Port                         ; Rise   ; Fall   ; Clock Edge ; Clock Reference                               ;
+---------------+------------------------------------+--------+--------+------------+-----------------------------------------------+
; flashData[*]  ; clk50                              ; 5.673  ; 5.673  ; Rise       ; clock325MHz:cs0|altpll:altpll_component|_clk0 ;
;  flashData[0] ; clk50                              ; 5.090  ; 5.090  ; Rise       ; clock325MHz:cs0|altpll:altpll_component|_clk0 ;
;  flashData[1] ; clk50                              ; 5.440  ; 5.440  ; Rise       ; clock325MHz:cs0|altpll:altpll_component|_clk0 ;
;  flashData[2] ; clk50                              ; 5.386  ; 5.386  ; Rise       ; clock325MHz:cs0|altpll:altpll_component|_clk0 ;
;  flashData[3] ; clk50                              ; 5.287  ; 5.287  ; Rise       ; clock325MHz:cs0|altpll:altpll_component|_clk0 ;
;  flashData[4] ; clk50                              ; 5.377  ; 5.377  ; Rise       ; clock325MHz:cs0|altpll:altpll_component|_clk0 ;
;  flashData[5] ; clk50                              ; 5.453  ; 5.453  ; Rise       ; clock325MHz:cs0|altpll:altpll_component|_clk0 ;
;  flashData[6] ; clk50                              ; 5.363  ; 5.363  ; Rise       ; clock325MHz:cs0|altpll:altpll_component|_clk0 ;
;  flashData[7] ; clk50                              ; 5.673  ; 5.673  ; Rise       ; clock325MHz:cs0|altpll:altpll_component|_clk0 ;
; sramData[*]   ; clk50                              ; 4.865  ; 4.865  ; Rise       ; clock325MHz:cs0|altpll:altpll_component|_clk0 ;
;  sramData[0]  ; clk50                              ; 4.359  ; 4.359  ; Rise       ; clock325MHz:cs0|altpll:altpll_component|_clk0 ;
;  sramData[1]  ; clk50                              ; 4.865  ; 4.865  ; Rise       ; clock325MHz:cs0|altpll:altpll_component|_clk0 ;
;  sramData[2]  ; clk50                              ; 4.429  ; 4.429  ; Rise       ; clock325MHz:cs0|altpll:altpll_component|_clk0 ;
;  sramData[3]  ; clk50                              ; 4.512  ; 4.512  ; Rise       ; clock325MHz:cs0|altpll:altpll_component|_clk0 ;
;  sramData[4]  ; clk50                              ; 4.397  ; 4.397  ; Rise       ; clock325MHz:cs0|altpll:altpll_component|_clk0 ;
;  sramData[5]  ; clk50                              ; 4.453  ; 4.453  ; Rise       ; clock325MHz:cs0|altpll:altpll_component|_clk0 ;
;  sramData[6]  ; clk50                              ; 4.313  ; 4.313  ; Rise       ; clock325MHz:cs0|altpll:altpll_component|_clk0 ;
;  sramData[7]  ; clk50                              ; 4.218  ; 4.218  ; Rise       ; clock325MHz:cs0|altpll:altpll_component|_clk0 ;
;  sramData[8]  ; clk50                              ; 4.299  ; 4.299  ; Rise       ; clock325MHz:cs0|altpll:altpll_component|_clk0 ;
;  sramData[9]  ; clk50                              ; 4.679  ; 4.679  ; Rise       ; clock325MHz:cs0|altpll:altpll_component|_clk0 ;
;  sramData[10] ; clk50                              ; 4.789  ; 4.789  ; Rise       ; clock325MHz:cs0|altpll:altpll_component|_clk0 ;
;  sramData[11] ; clk50                              ; 4.528  ; 4.528  ; Rise       ; clock325MHz:cs0|altpll:altpll_component|_clk0 ;
;  sramData[12] ; clk50                              ; 4.475  ; 4.475  ; Rise       ; clock325MHz:cs0|altpll:altpll_component|_clk0 ;
;  sramData[13] ; clk50                              ; 4.616  ; 4.616  ; Rise       ; clock325MHz:cs0|altpll:altpll_component|_clk0 ;
;  sramData[14] ; clk50                              ; 4.593  ; 4.593  ; Rise       ; clock325MHz:cs0|altpll:altpll_component|_clk0 ;
;  sramData[15] ; clk50                              ; 4.606  ; 4.606  ; Rise       ; clock325MHz:cs0|altpll:altpll_component|_clk0 ;
; flashData[*]  ; dataController_top:dc0|clkPhase[1] ; 6.481  ; 6.481  ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  flashData[0] ; dataController_top:dc0|clkPhase[1] ; 5.298  ; 5.298  ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  flashData[1] ; dataController_top:dc0|clkPhase[1] ; 6.382  ; 6.382  ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  flashData[2] ; dataController_top:dc0|clkPhase[1] ; 5.976  ; 5.976  ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  flashData[3] ; dataController_top:dc0|clkPhase[1] ; 6.392  ; 6.392  ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  flashData[4] ; dataController_top:dc0|clkPhase[1] ; 5.769  ; 5.769  ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  flashData[5] ; dataController_top:dc0|clkPhase[1] ; 4.892  ; 4.892  ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  flashData[6] ; dataController_top:dc0|clkPhase[1] ; 5.057  ; 5.057  ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  flashData[7] ; dataController_top:dc0|clkPhase[1] ; 6.481  ; 6.481  ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
; key[*]        ; dataController_top:dc0|clkPhase[1] ; 3.678  ; 3.678  ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  key[0]       ; dataController_top:dc0|clkPhase[1] ; 2.581  ; 2.581  ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  key[1]       ; dataController_top:dc0|clkPhase[1] ; 3.678  ; 3.678  ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  key[2]       ; dataController_top:dc0|clkPhase[1] ; 3.467  ; 3.467  ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
; mouseClk      ; dataController_top:dc0|clkPhase[1] ; 2.315  ; 2.315  ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
; mouseData     ; dataController_top:dc0|clkPhase[1] ; 2.358  ; 2.358  ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
; sramData[*]   ; dataController_top:dc0|clkPhase[1] ; 5.633  ; 5.633  ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[0]  ; dataController_top:dc0|clkPhase[1] ; 3.663  ; 3.663  ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[1]  ; dataController_top:dc0|clkPhase[1] ; 4.647  ; 4.647  ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[2]  ; dataController_top:dc0|clkPhase[1] ; 3.629  ; 3.629  ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[3]  ; dataController_top:dc0|clkPhase[1] ; 3.801  ; 3.801  ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[4]  ; dataController_top:dc0|clkPhase[1] ; 3.279  ; 3.279  ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[5]  ; dataController_top:dc0|clkPhase[1] ; 3.995  ; 3.995  ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[6]  ; dataController_top:dc0|clkPhase[1] ; 3.760  ; 3.760  ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[7]  ; dataController_top:dc0|clkPhase[1] ; 4.136  ; 4.136  ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[8]  ; dataController_top:dc0|clkPhase[1] ; 4.762  ; 4.762  ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[9]  ; dataController_top:dc0|clkPhase[1] ; 5.621  ; 5.621  ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[10] ; dataController_top:dc0|clkPhase[1] ; 5.379  ; 5.379  ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[11] ; dataController_top:dc0|clkPhase[1] ; 5.633  ; 5.633  ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[12] ; dataController_top:dc0|clkPhase[1] ; 4.867  ; 4.867  ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[13] ; dataController_top:dc0|clkPhase[1] ; 4.055  ; 4.055  ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[14] ; dataController_top:dc0|clkPhase[1] ; 4.287  ; 4.287  ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[15] ; dataController_top:dc0|clkPhase[1] ; 5.414  ; 5.414  ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
; sw[*]         ; dataController_top:dc0|clkPhase[1] ; 2.204  ; 2.204  ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  sw[0]        ; dataController_top:dc0|clkPhase[1] ; 2.204  ; 2.204  ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
; flashData[*]  ; dataController_top:dc0|clkPhase[1] ; 12.645 ; 12.645 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  flashData[0] ; dataController_top:dc0|clkPhase[1] ; 12.645 ; 12.645 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  flashData[1] ; dataController_top:dc0|clkPhase[1] ; 9.979  ; 9.979  ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  flashData[2] ; dataController_top:dc0|clkPhase[1] ; 9.092  ; 9.092  ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  flashData[3] ; dataController_top:dc0|clkPhase[1] ; 10.582 ; 10.582 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  flashData[4] ; dataController_top:dc0|clkPhase[1] ; 9.883  ; 9.883  ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  flashData[5] ; dataController_top:dc0|clkPhase[1] ; 9.241  ; 9.241  ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  flashData[6] ; dataController_top:dc0|clkPhase[1] ; 9.503  ; 9.503  ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  flashData[7] ; dataController_top:dc0|clkPhase[1] ; 11.640 ; 11.640 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
; key[*]        ; dataController_top:dc0|clkPhase[1] ; 3.237  ; 3.237  ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  key[1]       ; dataController_top:dc0|clkPhase[1] ; 3.237  ; 3.237  ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  key[2]       ; dataController_top:dc0|clkPhase[1] ; 3.171  ; 3.171  ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  key[3]       ; dataController_top:dc0|clkPhase[1] ; 3.198  ; 3.198  ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
; sramData[*]   ; dataController_top:dc0|clkPhase[1] ; 12.109 ; 12.109 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[0]  ; dataController_top:dc0|clkPhase[1] ; 10.997 ; 10.997 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[1]  ; dataController_top:dc0|clkPhase[1] ; 7.356  ; 7.356  ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[2]  ; dataController_top:dc0|clkPhase[1] ; 7.263  ; 7.263  ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[3]  ; dataController_top:dc0|clkPhase[1] ; 7.298  ; 7.298  ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[4]  ; dataController_top:dc0|clkPhase[1] ; 7.243  ; 7.243  ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[5]  ; dataController_top:dc0|clkPhase[1] ; 8.062  ; 8.062  ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[6]  ; dataController_top:dc0|clkPhase[1] ; 7.122  ; 7.122  ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[7]  ; dataController_top:dc0|clkPhase[1] ; 10.006 ; 10.006 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[8]  ; dataController_top:dc0|clkPhase[1] ; 12.109 ; 12.109 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[9]  ; dataController_top:dc0|clkPhase[1] ; 9.218  ; 9.218  ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[10] ; dataController_top:dc0|clkPhase[1] ; 8.495  ; 8.495  ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[11] ; dataController_top:dc0|clkPhase[1] ; 9.823  ; 9.823  ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[12] ; dataController_top:dc0|clkPhase[1] ; 8.981  ; 8.981  ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[13] ; dataController_top:dc0|clkPhase[1] ; 8.404  ; 8.404  ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[14] ; dataController_top:dc0|clkPhase[1] ; 8.733  ; 8.733  ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[15] ; dataController_top:dc0|clkPhase[1] ; 10.573 ; 10.573 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
; sw[*]         ; dataController_top:dc0|clkPhase[1] ; 2.137  ; 2.137  ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sw[0]        ; dataController_top:dc0|clkPhase[1] ; 2.137  ; 2.137  ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sw[2]        ; dataController_top:dc0|clkPhase[1] ; 0.458  ; 0.458  ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sw[3]        ; dataController_top:dc0|clkPhase[1] ; -0.109 ; -0.109 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sw[4]        ; dataController_top:dc0|clkPhase[1] ; -0.275 ; -0.275 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sw[5]        ; dataController_top:dc0|clkPhase[1] ; 0.031  ; 0.031  ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sw[6]        ; dataController_top:dc0|clkPhase[1] ; -0.006 ; -0.006 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sw[7]        ; dataController_top:dc0|clkPhase[1] ; 0.019  ; 0.019  ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sw[8]        ; dataController_top:dc0|clkPhase[1] ; -0.038 ; -0.038 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sw[9]        ; dataController_top:dc0|clkPhase[1] ; -0.041 ; -0.041 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
+---------------+------------------------------------+--------+--------+------------+-----------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                        ;
+---------------+------------------------------------+--------+--------+------------+-----------------------------------------------+
; Data Port     ; Clock Port                         ; Rise   ; Fall   ; Clock Edge ; Clock Reference                               ;
+---------------+------------------------------------+--------+--------+------------+-----------------------------------------------+
; flashData[*]  ; clk50                              ; -4.193 ; -4.193 ; Rise       ; clock325MHz:cs0|altpll:altpll_component|_clk0 ;
;  flashData[0] ; clk50                              ; -4.715 ; -4.715 ; Rise       ; clock325MHz:cs0|altpll:altpll_component|_clk0 ;
;  flashData[1] ; clk50                              ; -4.193 ; -4.193 ; Rise       ; clock325MHz:cs0|altpll:altpll_component|_clk0 ;
;  flashData[2] ; clk50                              ; -4.199 ; -4.199 ; Rise       ; clock325MHz:cs0|altpll:altpll_component|_clk0 ;
;  flashData[3] ; clk50                              ; -4.257 ; -4.257 ; Rise       ; clock325MHz:cs0|altpll:altpll_component|_clk0 ;
;  flashData[4] ; clk50                              ; -4.478 ; -4.478 ; Rise       ; clock325MHz:cs0|altpll:altpll_component|_clk0 ;
;  flashData[5] ; clk50                              ; -4.245 ; -4.245 ; Rise       ; clock325MHz:cs0|altpll:altpll_component|_clk0 ;
;  flashData[6] ; clk50                              ; -4.270 ; -4.270 ; Rise       ; clock325MHz:cs0|altpll:altpll_component|_clk0 ;
;  flashData[7] ; clk50                              ; -4.993 ; -4.993 ; Rise       ; clock325MHz:cs0|altpll:altpll_component|_clk0 ;
; sramData[*]   ; clk50                              ; -4.098 ; -4.098 ; Rise       ; clock325MHz:cs0|altpll:altpll_component|_clk0 ;
;  sramData[0]  ; clk50                              ; -4.239 ; -4.239 ; Rise       ; clock325MHz:cs0|altpll:altpll_component|_clk0 ;
;  sramData[1]  ; clk50                              ; -4.745 ; -4.745 ; Rise       ; clock325MHz:cs0|altpll:altpll_component|_clk0 ;
;  sramData[2]  ; clk50                              ; -4.309 ; -4.309 ; Rise       ; clock325MHz:cs0|altpll:altpll_component|_clk0 ;
;  sramData[3]  ; clk50                              ; -4.392 ; -4.392 ; Rise       ; clock325MHz:cs0|altpll:altpll_component|_clk0 ;
;  sramData[4]  ; clk50                              ; -4.277 ; -4.277 ; Rise       ; clock325MHz:cs0|altpll:altpll_component|_clk0 ;
;  sramData[5]  ; clk50                              ; -4.333 ; -4.333 ; Rise       ; clock325MHz:cs0|altpll:altpll_component|_clk0 ;
;  sramData[6]  ; clk50                              ; -4.193 ; -4.193 ; Rise       ; clock325MHz:cs0|altpll:altpll_component|_clk0 ;
;  sramData[7]  ; clk50                              ; -4.098 ; -4.098 ; Rise       ; clock325MHz:cs0|altpll:altpll_component|_clk0 ;
;  sramData[8]  ; clk50                              ; -4.179 ; -4.179 ; Rise       ; clock325MHz:cs0|altpll:altpll_component|_clk0 ;
;  sramData[9]  ; clk50                              ; -4.559 ; -4.559 ; Rise       ; clock325MHz:cs0|altpll:altpll_component|_clk0 ;
;  sramData[10] ; clk50                              ; -4.669 ; -4.669 ; Rise       ; clock325MHz:cs0|altpll:altpll_component|_clk0 ;
;  sramData[11] ; clk50                              ; -4.408 ; -4.408 ; Rise       ; clock325MHz:cs0|altpll:altpll_component|_clk0 ;
;  sramData[12] ; clk50                              ; -4.355 ; -4.355 ; Rise       ; clock325MHz:cs0|altpll:altpll_component|_clk0 ;
;  sramData[13] ; clk50                              ; -4.496 ; -4.496 ; Rise       ; clock325MHz:cs0|altpll:altpll_component|_clk0 ;
;  sramData[14] ; clk50                              ; -4.473 ; -4.473 ; Rise       ; clock325MHz:cs0|altpll:altpll_component|_clk0 ;
;  sramData[15] ; clk50                              ; -4.486 ; -4.486 ; Rise       ; clock325MHz:cs0|altpll:altpll_component|_clk0 ;
; flashData[*]  ; dataController_top:dc0|clkPhase[1] ; -2.714 ; -2.714 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  flashData[0] ; dataController_top:dc0|clkPhase[1] ; -3.493 ; -3.493 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  flashData[1] ; dataController_top:dc0|clkPhase[1] ; -2.800 ; -2.800 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  flashData[2] ; dataController_top:dc0|clkPhase[1] ; -2.714 ; -2.714 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  flashData[3] ; dataController_top:dc0|clkPhase[1] ; -2.768 ; -2.768 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  flashData[4] ; dataController_top:dc0|clkPhase[1] ; -2.754 ; -2.754 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  flashData[5] ; dataController_top:dc0|clkPhase[1] ; -2.856 ; -2.856 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  flashData[6] ; dataController_top:dc0|clkPhase[1] ; -3.013 ; -3.013 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  flashData[7] ; dataController_top:dc0|clkPhase[1] ; -3.715 ; -3.715 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
; key[*]        ; dataController_top:dc0|clkPhase[1] ; -2.081 ; -2.081 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  key[0]       ; dataController_top:dc0|clkPhase[1] ; -2.081 ; -2.081 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  key[1]       ; dataController_top:dc0|clkPhase[1] ; -2.496 ; -2.496 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  key[2]       ; dataController_top:dc0|clkPhase[1] ; -2.301 ; -2.301 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
; mouseClk      ; dataController_top:dc0|clkPhase[1] ; -2.195 ; -2.195 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
; mouseData     ; dataController_top:dc0|clkPhase[1] ; -2.238 ; -2.238 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
; sramData[*]   ; dataController_top:dc0|clkPhase[1] ; -2.553 ; -2.553 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[0]  ; dataController_top:dc0|clkPhase[1] ; -2.762 ; -2.762 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[1]  ; dataController_top:dc0|clkPhase[1] ; -3.352 ; -3.352 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[2]  ; dataController_top:dc0|clkPhase[1] ; -2.824 ; -2.824 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[3]  ; dataController_top:dc0|clkPhase[1] ; -2.903 ; -2.903 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[4]  ; dataController_top:dc0|clkPhase[1] ; -2.553 ; -2.553 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[5]  ; dataController_top:dc0|clkPhase[1] ; -2.944 ; -2.944 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[6]  ; dataController_top:dc0|clkPhase[1] ; -2.936 ; -2.936 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[7]  ; dataController_top:dc0|clkPhase[1] ; -2.820 ; -2.820 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[8]  ; dataController_top:dc0|clkPhase[1] ; -4.642 ; -4.642 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[9]  ; dataController_top:dc0|clkPhase[1] ; -5.501 ; -5.501 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[10] ; dataController_top:dc0|clkPhase[1] ; -5.259 ; -5.259 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[11] ; dataController_top:dc0|clkPhase[1] ; -5.513 ; -5.513 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[12] ; dataController_top:dc0|clkPhase[1] ; -4.747 ; -4.747 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[13] ; dataController_top:dc0|clkPhase[1] ; -3.935 ; -3.935 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[14] ; dataController_top:dc0|clkPhase[1] ; -4.167 ; -4.167 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[15] ; dataController_top:dc0|clkPhase[1] ; -5.294 ; -5.294 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
; sw[*]         ; dataController_top:dc0|clkPhase[1] ; -0.067 ; -0.067 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  sw[0]        ; dataController_top:dc0|clkPhase[1] ; -0.067 ; -0.067 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
; flashData[*]  ; dataController_top:dc0|clkPhase[1] ; -2.123 ; -2.123 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  flashData[0] ; dataController_top:dc0|clkPhase[1] ; -2.209 ; -2.209 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  flashData[1] ; dataController_top:dc0|clkPhase[1] ; -2.177 ; -2.177 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  flashData[2] ; dataController_top:dc0|clkPhase[1] ; -2.123 ; -2.123 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  flashData[3] ; dataController_top:dc0|clkPhase[1] ; -2.191 ; -2.191 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  flashData[4] ; dataController_top:dc0|clkPhase[1] ; -2.297 ; -2.297 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  flashData[5] ; dataController_top:dc0|clkPhase[1] ; -2.137 ; -2.137 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  flashData[6] ; dataController_top:dc0|clkPhase[1] ; -2.483 ; -2.483 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  flashData[7] ; dataController_top:dc0|clkPhase[1] ; -2.433 ; -2.433 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
; key[*]        ; dataController_top:dc0|clkPhase[1] ; -2.714 ; -2.714 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  key[1]       ; dataController_top:dc0|clkPhase[1] ; -2.714 ; -2.714 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  key[2]       ; dataController_top:dc0|clkPhase[1] ; -2.740 ; -2.740 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  key[3]       ; dataController_top:dc0|clkPhase[1] ; -2.771 ; -2.771 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
; sramData[*]   ; dataController_top:dc0|clkPhase[1] ; -3.062 ; -3.062 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[0]  ; dataController_top:dc0|clkPhase[1] ; -3.062 ; -3.062 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[1]  ; dataController_top:dc0|clkPhase[1] ; -4.908 ; -4.908 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[2]  ; dataController_top:dc0|clkPhase[1] ; -3.452 ; -3.452 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[3]  ; dataController_top:dc0|clkPhase[1] ; -3.709 ; -3.709 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[4]  ; dataController_top:dc0|clkPhase[1] ; -3.135 ; -3.135 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[5]  ; dataController_top:dc0|clkPhase[1] ; -4.067 ; -4.067 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[6]  ; dataController_top:dc0|clkPhase[1] ; -3.757 ; -3.757 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[7]  ; dataController_top:dc0|clkPhase[1] ; -3.484 ; -3.484 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[8]  ; dataController_top:dc0|clkPhase[1] ; -3.957 ; -3.957 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[9]  ; dataController_top:dc0|clkPhase[1] ; -4.267 ; -4.267 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[10] ; dataController_top:dc0|clkPhase[1] ; -4.525 ; -4.525 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[11] ; dataController_top:dc0|clkPhase[1] ; -4.248 ; -4.248 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[12] ; dataController_top:dc0|clkPhase[1] ; -3.809 ; -3.809 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[13] ; dataController_top:dc0|clkPhase[1] ; -3.838 ; -3.838 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[14] ; dataController_top:dc0|clkPhase[1] ; -3.691 ; -3.691 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[15] ; dataController_top:dc0|clkPhase[1] ; -4.116 ; -4.116 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
; sw[*]         ; dataController_top:dc0|clkPhase[1] ; 0.506  ; 0.506  ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sw[0]        ; dataController_top:dc0|clkPhase[1] ; -0.278 ; -0.278 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sw[2]        ; dataController_top:dc0|clkPhase[1] ; -0.010 ; -0.010 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sw[3]        ; dataController_top:dc0|clkPhase[1] ; 0.266  ; 0.266  ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sw[4]        ; dataController_top:dc0|clkPhase[1] ; 0.506  ; 0.506  ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sw[5]        ; dataController_top:dc0|clkPhase[1] ; 0.438  ; 0.438  ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sw[6]        ; dataController_top:dc0|clkPhase[1] ; 0.404  ; 0.404  ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sw[7]        ; dataController_top:dc0|clkPhase[1] ; 0.228  ; 0.228  ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sw[8]        ; dataController_top:dc0|clkPhase[1] ; 0.288  ; 0.288  ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sw[9]        ; dataController_top:dc0|clkPhase[1] ; 0.324  ; 0.324  ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
+---------------+------------------------------------+--------+--------+------------+-----------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                            ;
+----------------+------------------------------------+-------+-------+------------+-----------------------------------------------+
; Data Port      ; Clock Port                         ; Rise  ; Fall  ; Clock Edge ; Clock Reference                               ;
+----------------+------------------------------------+-------+-------+------------+-----------------------------------------------+
; blue[*]        ; clk50                              ; 3.113 ; 3.113 ; Rise       ; clock325MHz:cs0|altpll:altpll_component|_clk0 ;
;  blue[0]       ; clk50                              ; 2.895 ; 2.895 ; Rise       ; clock325MHz:cs0|altpll:altpll_component|_clk0 ;
;  blue[1]       ; clk50                              ; 3.095 ; 3.095 ; Rise       ; clock325MHz:cs0|altpll:altpll_component|_clk0 ;
;  blue[2]       ; clk50                              ; 3.113 ; 3.113 ; Rise       ; clock325MHz:cs0|altpll:altpll_component|_clk0 ;
;  blue[3]       ; clk50                              ; 3.073 ; 3.073 ; Rise       ; clock325MHz:cs0|altpll:altpll_component|_clk0 ;
; green[*]       ; clk50                              ; 2.470 ; 2.470 ; Rise       ; clock325MHz:cs0|altpll:altpll_component|_clk0 ;
;  green[0]      ; clk50                              ; 2.466 ; 2.466 ; Rise       ; clock325MHz:cs0|altpll:altpll_component|_clk0 ;
;  green[1]      ; clk50                              ; 2.470 ; 2.470 ; Rise       ; clock325MHz:cs0|altpll:altpll_component|_clk0 ;
;  green[2]      ; clk50                              ; 2.364 ; 2.364 ; Rise       ; clock325MHz:cs0|altpll:altpll_component|_clk0 ;
;  green[3]      ; clk50                              ; 2.466 ; 2.466 ; Rise       ; clock325MHz:cs0|altpll:altpll_component|_clk0 ;
; red[*]         ; clk50                              ; 2.868 ; 2.868 ; Rise       ; clock325MHz:cs0|altpll:altpll_component|_clk0 ;
;  red[0]        ; clk50                              ; 2.868 ; 2.868 ; Rise       ; clock325MHz:cs0|altpll:altpll_component|_clk0 ;
;  red[1]        ; clk50                              ; 2.856 ; 2.856 ; Rise       ; clock325MHz:cs0|altpll:altpll_component|_clk0 ;
;  red[2]        ; clk50                              ; 2.687 ; 2.687 ; Rise       ; clock325MHz:cs0|altpll:altpll_component|_clk0 ;
;  red[3]        ; clk50                              ; 2.657 ; 2.657 ; Rise       ; clock325MHz:cs0|altpll:altpll_component|_clk0 ;
; _flashCE       ; dataController_top:dc0|clkPhase[1] ; 6.174 ; 6.174 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
; _flashOE       ; dataController_top:dc0|clkPhase[1] ; 6.307 ; 6.307 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
; _sramCE        ; dataController_top:dc0|clkPhase[1] ; 6.108 ; 6.108 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
; _sramLDS       ; dataController_top:dc0|clkPhase[1] ; 5.406 ; 5.406 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
; _sramOE        ; dataController_top:dc0|clkPhase[1] ; 6.085 ; 6.085 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
; _sramUDS       ; dataController_top:dc0|clkPhase[1] ; 5.509 ; 5.509 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
; _sramWE        ; dataController_top:dc0|clkPhase[1] ; 5.222 ; 5.222 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
; blue[*]        ; dataController_top:dc0|clkPhase[1] ; 6.503 ; 6.503 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  blue[0]       ; dataController_top:dc0|clkPhase[1] ; 6.285 ; 6.285 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  blue[1]       ; dataController_top:dc0|clkPhase[1] ; 6.485 ; 6.485 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  blue[2]       ; dataController_top:dc0|clkPhase[1] ; 6.503 ; 6.503 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  blue[3]       ; dataController_top:dc0|clkPhase[1] ; 6.463 ; 6.463 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
; flashAddr[*]   ; dataController_top:dc0|clkPhase[1] ; 7.233 ; 7.233 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  flashAddr[0]  ; dataController_top:dc0|clkPhase[1] ; 5.182 ; 5.182 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  flashAddr[1]  ; dataController_top:dc0|clkPhase[1] ; 5.602 ; 5.602 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  flashAddr[2]  ; dataController_top:dc0|clkPhase[1] ; 5.796 ; 5.796 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  flashAddr[3]  ; dataController_top:dc0|clkPhase[1] ; 5.786 ; 5.786 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  flashAddr[4]  ; dataController_top:dc0|clkPhase[1] ; 5.300 ; 5.300 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  flashAddr[5]  ; dataController_top:dc0|clkPhase[1] ; 5.772 ; 5.772 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  flashAddr[6]  ; dataController_top:dc0|clkPhase[1] ; 6.184 ; 6.184 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  flashAddr[7]  ; dataController_top:dc0|clkPhase[1] ; 5.846 ; 5.846 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  flashAddr[8]  ; dataController_top:dc0|clkPhase[1] ; 5.885 ; 5.885 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  flashAddr[9]  ; dataController_top:dc0|clkPhase[1] ; 5.722 ; 5.722 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  flashAddr[10] ; dataController_top:dc0|clkPhase[1] ; 5.907 ; 5.907 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  flashAddr[11] ; dataController_top:dc0|clkPhase[1] ; 5.953 ; 5.953 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  flashAddr[12] ; dataController_top:dc0|clkPhase[1] ; 6.379 ; 6.379 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  flashAddr[13] ; dataController_top:dc0|clkPhase[1] ; 6.543 ; 6.543 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  flashAddr[14] ; dataController_top:dc0|clkPhase[1] ; 6.555 ; 6.555 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  flashAddr[15] ; dataController_top:dc0|clkPhase[1] ; 6.412 ; 6.412 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  flashAddr[16] ; dataController_top:dc0|clkPhase[1] ; 6.627 ; 6.627 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  flashAddr[17] ; dataController_top:dc0|clkPhase[1] ; 7.233 ; 7.233 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  flashAddr[18] ; dataController_top:dc0|clkPhase[1] ; 7.085 ; 7.085 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  flashAddr[19] ; dataController_top:dc0|clkPhase[1] ; 6.583 ; 6.583 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  flashAddr[20] ; dataController_top:dc0|clkPhase[1] ; 6.901 ; 6.901 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  flashAddr[21] ; dataController_top:dc0|clkPhase[1] ; 7.043 ; 7.043 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
; hex0[*]        ; dataController_top:dc0|clkPhase[1] ; 5.057 ; 5.057 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  hex0[0]       ; dataController_top:dc0|clkPhase[1] ; 4.348 ; 4.348 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  hex0[1]       ; dataController_top:dc0|clkPhase[1] ; 5.057 ; 5.057 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  hex0[2]       ; dataController_top:dc0|clkPhase[1] ; 4.610 ; 4.610 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  hex0[3]       ; dataController_top:dc0|clkPhase[1] ; 4.943 ; 4.943 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  hex0[4]       ; dataController_top:dc0|clkPhase[1] ; 4.724 ; 4.724 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  hex0[5]       ; dataController_top:dc0|clkPhase[1] ; 4.607 ; 4.607 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  hex0[6]       ; dataController_top:dc0|clkPhase[1] ; 4.521 ; 4.521 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
; hex1[*]        ; dataController_top:dc0|clkPhase[1] ; 5.174 ; 5.174 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  hex1[0]       ; dataController_top:dc0|clkPhase[1] ; 5.067 ; 5.067 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  hex1[1]       ; dataController_top:dc0|clkPhase[1] ; 5.030 ; 5.030 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  hex1[2]       ; dataController_top:dc0|clkPhase[1] ; 5.055 ; 5.055 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  hex1[3]       ; dataController_top:dc0|clkPhase[1] ; 5.174 ; 5.174 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  hex1[4]       ; dataController_top:dc0|clkPhase[1] ; 5.055 ; 5.055 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  hex1[5]       ; dataController_top:dc0|clkPhase[1] ; 5.034 ; 5.034 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  hex1[6]       ; dataController_top:dc0|clkPhase[1] ; 5.165 ; 5.165 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
; hsync          ; dataController_top:dc0|clkPhase[1] ; 4.150 ; 4.150 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
; ledg[*]        ; dataController_top:dc0|clkPhase[1] ; 5.359 ; 5.359 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  ledg[2]       ; dataController_top:dc0|clkPhase[1] ; 5.359 ; 5.359 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  ledg[3]       ; dataController_top:dc0|clkPhase[1] ; 5.261 ; 5.261 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  ledg[4]       ; dataController_top:dc0|clkPhase[1] ; 4.772 ; 4.772 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  ledg[5]       ; dataController_top:dc0|clkPhase[1] ; 4.591 ; 4.591 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
; mouseClk       ; dataController_top:dc0|clkPhase[1] ; 4.311 ; 4.311 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
; mouseData      ; dataController_top:dc0|clkPhase[1] ; 4.589 ; 4.589 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
; red[*]         ; dataController_top:dc0|clkPhase[1] ; 6.258 ; 6.258 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  red[0]        ; dataController_top:dc0|clkPhase[1] ; 6.258 ; 6.258 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  red[1]        ; dataController_top:dc0|clkPhase[1] ; 6.246 ; 6.246 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  red[2]        ; dataController_top:dc0|clkPhase[1] ; 6.077 ; 6.077 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  red[3]        ; dataController_top:dc0|clkPhase[1] ; 6.047 ; 6.047 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
; sramAddr[*]    ; dataController_top:dc0|clkPhase[1] ; 6.867 ; 6.867 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  sramAddr[0]   ; dataController_top:dc0|clkPhase[1] ; 5.867 ; 5.867 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  sramAddr[1]   ; dataController_top:dc0|clkPhase[1] ; 5.728 ; 5.728 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  sramAddr[2]   ; dataController_top:dc0|clkPhase[1] ; 5.743 ; 5.743 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  sramAddr[3]   ; dataController_top:dc0|clkPhase[1] ; 5.366 ; 5.366 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  sramAddr[4]   ; dataController_top:dc0|clkPhase[1] ; 5.724 ; 5.724 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  sramAddr[5]   ; dataController_top:dc0|clkPhase[1] ; 5.577 ; 5.577 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  sramAddr[6]   ; dataController_top:dc0|clkPhase[1] ; 5.440 ; 5.440 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  sramAddr[7]   ; dataController_top:dc0|clkPhase[1] ; 5.451 ; 5.451 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  sramAddr[8]   ; dataController_top:dc0|clkPhase[1] ; 5.312 ; 5.312 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  sramAddr[9]   ; dataController_top:dc0|clkPhase[1] ; 5.409 ; 5.409 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  sramAddr[10]  ; dataController_top:dc0|clkPhase[1] ; 5.614 ; 5.614 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  sramAddr[11]  ; dataController_top:dc0|clkPhase[1] ; 5.946 ; 5.946 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  sramAddr[12]  ; dataController_top:dc0|clkPhase[1] ; 6.202 ; 6.202 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  sramAddr[13]  ; dataController_top:dc0|clkPhase[1] ; 6.363 ; 6.363 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  sramAddr[14]  ; dataController_top:dc0|clkPhase[1] ; 6.281 ; 6.281 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  sramAddr[15]  ; dataController_top:dc0|clkPhase[1] ; 6.742 ; 6.742 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  sramAddr[16]  ; dataController_top:dc0|clkPhase[1] ; 6.728 ; 6.728 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  sramAddr[17]  ; dataController_top:dc0|clkPhase[1] ; 6.867 ; 6.867 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
; vsync          ; dataController_top:dc0|clkPhase[1] ; 4.225 ; 4.225 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
; _flashCE       ; dataController_top:dc0|clkPhase[1] ; 7.029 ; 7.029 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
; _flashOE       ; dataController_top:dc0|clkPhase[1] ; 7.162 ; 7.162 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
; _sramCE        ; dataController_top:dc0|clkPhase[1] ; 7.287 ; 7.287 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
; _sramLDS       ; dataController_top:dc0|clkPhase[1] ; 5.622 ; 5.622 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
; _sramOE        ; dataController_top:dc0|clkPhase[1] ; 7.264 ; 7.264 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
; _sramUDS       ; dataController_top:dc0|clkPhase[1] ; 5.511 ; 5.511 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
; _sramWE        ; dataController_top:dc0|clkPhase[1] ; 6.509 ; 6.509 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
; flashAddr[*]   ; dataController_top:dc0|clkPhase[1] ; 7.371 ; 7.371 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  flashAddr[0]  ; dataController_top:dc0|clkPhase[1] ; 4.443 ; 4.443 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  flashAddr[1]  ; dataController_top:dc0|clkPhase[1] ; 6.099 ; 6.099 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  flashAddr[2]  ; dataController_top:dc0|clkPhase[1] ; 6.011 ; 6.011 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  flashAddr[3]  ; dataController_top:dc0|clkPhase[1] ; 6.312 ; 6.312 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  flashAddr[4]  ; dataController_top:dc0|clkPhase[1] ; 6.125 ; 6.125 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  flashAddr[5]  ; dataController_top:dc0|clkPhase[1] ; 5.756 ; 5.756 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  flashAddr[6]  ; dataController_top:dc0|clkPhase[1] ; 6.163 ; 6.163 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  flashAddr[7]  ; dataController_top:dc0|clkPhase[1] ; 6.247 ; 6.247 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  flashAddr[8]  ; dataController_top:dc0|clkPhase[1] ; 6.374 ; 6.374 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  flashAddr[9]  ; dataController_top:dc0|clkPhase[1] ; 6.411 ; 6.411 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  flashAddr[10] ; dataController_top:dc0|clkPhase[1] ; 5.657 ; 5.657 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  flashAddr[11] ; dataController_top:dc0|clkPhase[1] ; 6.177 ; 6.177 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  flashAddr[12] ; dataController_top:dc0|clkPhase[1] ; 6.290 ; 6.290 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  flashAddr[13] ; dataController_top:dc0|clkPhase[1] ; 6.064 ; 6.064 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  flashAddr[14] ; dataController_top:dc0|clkPhase[1] ; 6.001 ; 6.001 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  flashAddr[15] ; dataController_top:dc0|clkPhase[1] ; 6.028 ; 6.028 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  flashAddr[16] ; dataController_top:dc0|clkPhase[1] ; 6.022 ; 6.022 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  flashAddr[17] ; dataController_top:dc0|clkPhase[1] ; 7.371 ; 7.371 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  flashAddr[18] ; dataController_top:dc0|clkPhase[1] ; 7.202 ; 7.202 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  flashAddr[19] ; dataController_top:dc0|clkPhase[1] ; 7.095 ; 7.095 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  flashAddr[20] ; dataController_top:dc0|clkPhase[1] ; 6.605 ; 6.605 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  flashAddr[21] ; dataController_top:dc0|clkPhase[1] ; 6.794 ; 6.794 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
; sramAddr[*]    ; dataController_top:dc0|clkPhase[1] ; 6.984 ; 6.984 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramAddr[0]   ; dataController_top:dc0|clkPhase[1] ; 6.364 ; 6.364 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramAddr[1]   ; dataController_top:dc0|clkPhase[1] ; 5.943 ; 5.943 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramAddr[2]   ; dataController_top:dc0|clkPhase[1] ; 6.269 ; 6.269 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramAddr[3]   ; dataController_top:dc0|clkPhase[1] ; 6.191 ; 6.191 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramAddr[4]   ; dataController_top:dc0|clkPhase[1] ; 5.708 ; 5.708 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramAddr[5]   ; dataController_top:dc0|clkPhase[1] ; 5.556 ; 5.556 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramAddr[6]   ; dataController_top:dc0|clkPhase[1] ; 5.841 ; 5.841 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramAddr[7]   ; dataController_top:dc0|clkPhase[1] ; 5.940 ; 5.940 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramAddr[8]   ; dataController_top:dc0|clkPhase[1] ; 6.001 ; 6.001 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramAddr[9]   ; dataController_top:dc0|clkPhase[1] ; 5.159 ; 5.159 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramAddr[10]  ; dataController_top:dc0|clkPhase[1] ; 5.838 ; 5.838 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramAddr[11]  ; dataController_top:dc0|clkPhase[1] ; 5.857 ; 5.857 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramAddr[12]  ; dataController_top:dc0|clkPhase[1] ; 5.723 ; 5.723 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramAddr[13]  ; dataController_top:dc0|clkPhase[1] ; 5.809 ; 5.809 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramAddr[14]  ; dataController_top:dc0|clkPhase[1] ; 5.897 ; 5.897 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramAddr[15]  ; dataController_top:dc0|clkPhase[1] ; 6.137 ; 6.137 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramAddr[16]  ; dataController_top:dc0|clkPhase[1] ; 6.866 ; 6.866 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramAddr[17]  ; dataController_top:dc0|clkPhase[1] ; 6.984 ; 6.984 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
; sramData[*]    ; dataController_top:dc0|clkPhase[1] ; 9.273 ; 9.273 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[0]   ; dataController_top:dc0|clkPhase[1] ; 7.899 ; 7.899 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[1]   ; dataController_top:dc0|clkPhase[1] ; 8.106 ; 8.106 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[2]   ; dataController_top:dc0|clkPhase[1] ; 7.669 ; 7.669 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[3]   ; dataController_top:dc0|clkPhase[1] ; 8.326 ; 8.326 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[4]   ; dataController_top:dc0|clkPhase[1] ; 9.273 ; 9.273 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[5]   ; dataController_top:dc0|clkPhase[1] ; 8.075 ; 8.075 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[6]   ; dataController_top:dc0|clkPhase[1] ; 7.713 ; 7.713 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[7]   ; dataController_top:dc0|clkPhase[1] ; 7.709 ; 7.709 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[8]   ; dataController_top:dc0|clkPhase[1] ; 5.891 ; 5.891 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[9]   ; dataController_top:dc0|clkPhase[1] ; 5.732 ; 5.732 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[10]  ; dataController_top:dc0|clkPhase[1] ; 5.506 ; 5.506 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[11]  ; dataController_top:dc0|clkPhase[1] ; 6.176 ; 6.176 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[12]  ; dataController_top:dc0|clkPhase[1] ; 5.389 ; 5.389 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[13]  ; dataController_top:dc0|clkPhase[1] ; 5.674 ; 5.674 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[14]  ; dataController_top:dc0|clkPhase[1] ; 5.565 ; 5.565 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[15]  ; dataController_top:dc0|clkPhase[1] ; 5.354 ; 5.354 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
+----------------+------------------------------------+-------+-------+------------+-----------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                    ;
+----------------+------------------------------------+-------+-------+------------+-----------------------------------------------+
; Data Port      ; Clock Port                         ; Rise  ; Fall  ; Clock Edge ; Clock Reference                               ;
+----------------+------------------------------------+-------+-------+------------+-----------------------------------------------+
; blue[*]        ; clk50                              ; 2.895 ; 2.895 ; Rise       ; clock325MHz:cs0|altpll:altpll_component|_clk0 ;
;  blue[0]       ; clk50                              ; 2.895 ; 2.895 ; Rise       ; clock325MHz:cs0|altpll:altpll_component|_clk0 ;
;  blue[1]       ; clk50                              ; 3.095 ; 3.095 ; Rise       ; clock325MHz:cs0|altpll:altpll_component|_clk0 ;
;  blue[2]       ; clk50                              ; 3.113 ; 3.113 ; Rise       ; clock325MHz:cs0|altpll:altpll_component|_clk0 ;
;  blue[3]       ; clk50                              ; 3.073 ; 3.073 ; Rise       ; clock325MHz:cs0|altpll:altpll_component|_clk0 ;
; green[*]       ; clk50                              ; 2.364 ; 2.364 ; Rise       ; clock325MHz:cs0|altpll:altpll_component|_clk0 ;
;  green[0]      ; clk50                              ; 2.466 ; 2.466 ; Rise       ; clock325MHz:cs0|altpll:altpll_component|_clk0 ;
;  green[1]      ; clk50                              ; 2.470 ; 2.470 ; Rise       ; clock325MHz:cs0|altpll:altpll_component|_clk0 ;
;  green[2]      ; clk50                              ; 2.364 ; 2.364 ; Rise       ; clock325MHz:cs0|altpll:altpll_component|_clk0 ;
;  green[3]      ; clk50                              ; 2.466 ; 2.466 ; Rise       ; clock325MHz:cs0|altpll:altpll_component|_clk0 ;
; red[*]         ; clk50                              ; 2.657 ; 2.657 ; Rise       ; clock325MHz:cs0|altpll:altpll_component|_clk0 ;
;  red[0]        ; clk50                              ; 2.868 ; 2.868 ; Rise       ; clock325MHz:cs0|altpll:altpll_component|_clk0 ;
;  red[1]        ; clk50                              ; 2.856 ; 2.856 ; Rise       ; clock325MHz:cs0|altpll:altpll_component|_clk0 ;
;  red[2]        ; clk50                              ; 2.687 ; 2.687 ; Rise       ; clock325MHz:cs0|altpll:altpll_component|_clk0 ;
;  red[3]        ; clk50                              ; 2.657 ; 2.657 ; Rise       ; clock325MHz:cs0|altpll:altpll_component|_clk0 ;
; _flashCE       ; dataController_top:dc0|clkPhase[1] ; 4.834 ; 4.834 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
; _flashOE       ; dataController_top:dc0|clkPhase[1] ; 5.239 ; 5.239 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
; _sramCE        ; dataController_top:dc0|clkPhase[1] ; 4.617 ; 4.617 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
; _sramLDS       ; dataController_top:dc0|clkPhase[1] ; 4.740 ; 4.740 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
; _sramOE        ; dataController_top:dc0|clkPhase[1] ; 5.195 ; 5.195 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
; _sramUDS       ; dataController_top:dc0|clkPhase[1] ; 5.019 ; 5.019 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
; _sramWE        ; dataController_top:dc0|clkPhase[1] ; 4.756 ; 4.756 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
; blue[*]        ; dataController_top:dc0|clkPhase[1] ; 5.476 ; 5.476 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  blue[0]       ; dataController_top:dc0|clkPhase[1] ; 5.476 ; 5.476 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  blue[1]       ; dataController_top:dc0|clkPhase[1] ; 5.676 ; 5.676 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  blue[2]       ; dataController_top:dc0|clkPhase[1] ; 5.694 ; 5.694 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  blue[3]       ; dataController_top:dc0|clkPhase[1] ; 5.654 ; 5.654 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
; flashAddr[*]   ; dataController_top:dc0|clkPhase[1] ; 4.719 ; 4.719 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  flashAddr[0]  ; dataController_top:dc0|clkPhase[1] ; 5.095 ; 5.095 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  flashAddr[1]  ; dataController_top:dc0|clkPhase[1] ; 5.023 ; 5.023 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  flashAddr[2]  ; dataController_top:dc0|clkPhase[1] ; 5.178 ; 5.178 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  flashAddr[3]  ; dataController_top:dc0|clkPhase[1] ; 5.347 ; 5.347 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  flashAddr[4]  ; dataController_top:dc0|clkPhase[1] ; 4.827 ; 4.827 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  flashAddr[5]  ; dataController_top:dc0|clkPhase[1] ; 5.350 ; 5.350 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  flashAddr[6]  ; dataController_top:dc0|clkPhase[1] ; 5.202 ; 5.202 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  flashAddr[7]  ; dataController_top:dc0|clkPhase[1] ; 5.100 ; 5.100 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  flashAddr[8]  ; dataController_top:dc0|clkPhase[1] ; 5.176 ; 5.176 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  flashAddr[9]  ; dataController_top:dc0|clkPhase[1] ; 4.839 ; 4.839 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  flashAddr[10] ; dataController_top:dc0|clkPhase[1] ; 4.931 ; 4.931 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  flashAddr[11] ; dataController_top:dc0|clkPhase[1] ; 4.970 ; 4.970 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  flashAddr[12] ; dataController_top:dc0|clkPhase[1] ; 5.225 ; 5.225 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  flashAddr[13] ; dataController_top:dc0|clkPhase[1] ; 4.862 ; 4.862 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  flashAddr[14] ; dataController_top:dc0|clkPhase[1] ; 4.816 ; 4.816 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  flashAddr[15] ; dataController_top:dc0|clkPhase[1] ; 4.780 ; 4.780 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  flashAddr[16] ; dataController_top:dc0|clkPhase[1] ; 4.719 ; 4.719 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  flashAddr[17] ; dataController_top:dc0|clkPhase[1] ; 5.494 ; 5.494 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  flashAddr[18] ; dataController_top:dc0|clkPhase[1] ; 5.324 ; 5.324 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  flashAddr[19] ; dataController_top:dc0|clkPhase[1] ; 5.230 ; 5.230 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  flashAddr[20] ; dataController_top:dc0|clkPhase[1] ; 4.738 ; 4.738 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  flashAddr[21] ; dataController_top:dc0|clkPhase[1] ; 4.923 ; 4.923 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
; hex0[*]        ; dataController_top:dc0|clkPhase[1] ; 4.132 ; 4.132 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  hex0[0]       ; dataController_top:dc0|clkPhase[1] ; 4.132 ; 4.132 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  hex0[1]       ; dataController_top:dc0|clkPhase[1] ; 4.841 ; 4.841 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  hex0[2]       ; dataController_top:dc0|clkPhase[1] ; 4.376 ; 4.376 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  hex0[3]       ; dataController_top:dc0|clkPhase[1] ; 4.716 ; 4.716 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  hex0[4]       ; dataController_top:dc0|clkPhase[1] ; 4.497 ; 4.497 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  hex0[5]       ; dataController_top:dc0|clkPhase[1] ; 4.373 ; 4.373 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  hex0[6]       ; dataController_top:dc0|clkPhase[1] ; 4.250 ; 4.250 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
; hex1[*]        ; dataController_top:dc0|clkPhase[1] ; 4.569 ; 4.569 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  hex1[0]       ; dataController_top:dc0|clkPhase[1] ; 4.598 ; 4.598 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  hex1[1]       ; dataController_top:dc0|clkPhase[1] ; 4.569 ; 4.569 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  hex1[2]       ; dataController_top:dc0|clkPhase[1] ; 4.594 ; 4.594 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  hex1[3]       ; dataController_top:dc0|clkPhase[1] ; 4.713 ; 4.713 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  hex1[4]       ; dataController_top:dc0|clkPhase[1] ; 4.586 ; 4.586 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  hex1[5]       ; dataController_top:dc0|clkPhase[1] ; 4.792 ; 4.792 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  hex1[6]       ; dataController_top:dc0|clkPhase[1] ; 4.664 ; 4.664 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
; hsync          ; dataController_top:dc0|clkPhase[1] ; 4.150 ; 4.150 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
; ledg[*]        ; dataController_top:dc0|clkPhase[1] ; 4.488 ; 4.488 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  ledg[2]       ; dataController_top:dc0|clkPhase[1] ; 4.593 ; 4.593 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  ledg[3]       ; dataController_top:dc0|clkPhase[1] ; 4.495 ; 4.495 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  ledg[4]       ; dataController_top:dc0|clkPhase[1] ; 4.669 ; 4.669 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  ledg[5]       ; dataController_top:dc0|clkPhase[1] ; 4.488 ; 4.488 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
; mouseClk       ; dataController_top:dc0|clkPhase[1] ; 4.311 ; 4.311 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
; mouseData      ; dataController_top:dc0|clkPhase[1] ; 4.448 ; 4.448 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
; red[*]         ; dataController_top:dc0|clkPhase[1] ; 5.238 ; 5.238 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  red[0]        ; dataController_top:dc0|clkPhase[1] ; 5.449 ; 5.449 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  red[1]        ; dataController_top:dc0|clkPhase[1] ; 5.437 ; 5.437 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  red[2]        ; dataController_top:dc0|clkPhase[1] ; 5.268 ; 5.268 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  red[3]        ; dataController_top:dc0|clkPhase[1] ; 5.238 ; 5.238 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
; sramAddr[*]    ; dataController_top:dc0|clkPhase[1] ; 4.429 ; 4.429 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  sramAddr[0]   ; dataController_top:dc0|clkPhase[1] ; 5.288 ; 5.288 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  sramAddr[1]   ; dataController_top:dc0|clkPhase[1] ; 5.110 ; 5.110 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  sramAddr[2]   ; dataController_top:dc0|clkPhase[1] ; 5.304 ; 5.304 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  sramAddr[3]   ; dataController_top:dc0|clkPhase[1] ; 4.893 ; 4.893 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  sramAddr[4]   ; dataController_top:dc0|clkPhase[1] ; 5.302 ; 5.302 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  sramAddr[5]   ; dataController_top:dc0|clkPhase[1] ; 4.595 ; 4.595 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  sramAddr[6]   ; dataController_top:dc0|clkPhase[1] ; 4.694 ; 4.694 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  sramAddr[7]   ; dataController_top:dc0|clkPhase[1] ; 4.742 ; 4.742 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  sramAddr[8]   ; dataController_top:dc0|clkPhase[1] ; 4.429 ; 4.429 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  sramAddr[9]   ; dataController_top:dc0|clkPhase[1] ; 4.433 ; 4.433 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  sramAddr[10]  ; dataController_top:dc0|clkPhase[1] ; 4.631 ; 4.631 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  sramAddr[11]  ; dataController_top:dc0|clkPhase[1] ; 4.792 ; 4.792 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  sramAddr[12]  ; dataController_top:dc0|clkPhase[1] ; 4.521 ; 4.521 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  sramAddr[13]  ; dataController_top:dc0|clkPhase[1] ; 4.624 ; 4.624 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  sramAddr[14]  ; dataController_top:dc0|clkPhase[1] ; 4.649 ; 4.649 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  sramAddr[15]  ; dataController_top:dc0|clkPhase[1] ; 4.834 ; 4.834 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  sramAddr[16]  ; dataController_top:dc0|clkPhase[1] ; 4.989 ; 4.989 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  sramAddr[17]  ; dataController_top:dc0|clkPhase[1] ; 5.106 ; 5.106 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
; vsync          ; dataController_top:dc0|clkPhase[1] ; 4.225 ; 4.225 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
; _flashCE       ; dataController_top:dc0|clkPhase[1] ; 5.560 ; 5.560 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
; _flashOE       ; dataController_top:dc0|clkPhase[1] ; 4.968 ; 4.968 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
; _sramCE        ; dataController_top:dc0|clkPhase[1] ; 5.386 ; 5.386 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
; _sramLDS       ; dataController_top:dc0|clkPhase[1] ; 5.344 ; 5.344 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
; _sramOE        ; dataController_top:dc0|clkPhase[1] ; 5.025 ; 5.025 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
; _sramUDS       ; dataController_top:dc0|clkPhase[1] ; 5.351 ; 5.351 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
; _sramWE        ; dataController_top:dc0|clkPhase[1] ; 4.384 ; 4.384 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
; flashAddr[*]   ; dataController_top:dc0|clkPhase[1] ; 4.443 ; 4.443 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  flashAddr[0]  ; dataController_top:dc0|clkPhase[1] ; 4.443 ; 4.443 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  flashAddr[1]  ; dataController_top:dc0|clkPhase[1] ; 5.593 ; 5.593 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  flashAddr[2]  ; dataController_top:dc0|clkPhase[1] ; 5.843 ; 5.843 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  flashAddr[3]  ; dataController_top:dc0|clkPhase[1] ; 6.061 ; 6.061 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  flashAddr[4]  ; dataController_top:dc0|clkPhase[1] ; 5.523 ; 5.523 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  flashAddr[5]  ; dataController_top:dc0|clkPhase[1] ; 5.606 ; 5.606 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  flashAddr[6]  ; dataController_top:dc0|clkPhase[1] ; 5.791 ; 5.791 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  flashAddr[7]  ; dataController_top:dc0|clkPhase[1] ; 5.992 ; 5.992 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  flashAddr[8]  ; dataController_top:dc0|clkPhase[1] ; 5.918 ; 5.918 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  flashAddr[9]  ; dataController_top:dc0|clkPhase[1] ; 5.719 ; 5.719 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  flashAddr[10] ; dataController_top:dc0|clkPhase[1] ; 5.440 ; 5.440 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  flashAddr[11] ; dataController_top:dc0|clkPhase[1] ; 5.634 ; 5.634 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  flashAddr[12] ; dataController_top:dc0|clkPhase[1] ; 5.707 ; 5.707 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  flashAddr[13] ; dataController_top:dc0|clkPhase[1] ; 5.362 ; 5.362 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  flashAddr[14] ; dataController_top:dc0|clkPhase[1] ; 5.614 ; 5.614 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  flashAddr[15] ; dataController_top:dc0|clkPhase[1] ; 5.723 ; 5.723 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  flashAddr[16] ; dataController_top:dc0|clkPhase[1] ; 5.429 ; 5.429 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  flashAddr[17] ; dataController_top:dc0|clkPhase[1] ; 5.902 ; 5.902 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  flashAddr[18] ; dataController_top:dc0|clkPhase[1] ; 5.733 ; 5.733 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  flashAddr[19] ; dataController_top:dc0|clkPhase[1] ; 5.597 ; 5.597 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  flashAddr[20] ; dataController_top:dc0|clkPhase[1] ; 4.907 ; 4.907 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  flashAddr[21] ; dataController_top:dc0|clkPhase[1] ; 5.346 ; 5.346 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
; sramAddr[*]    ; dataController_top:dc0|clkPhase[1] ; 4.942 ; 4.942 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramAddr[0]   ; dataController_top:dc0|clkPhase[1] ; 5.858 ; 5.858 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramAddr[1]   ; dataController_top:dc0|clkPhase[1] ; 5.775 ; 5.775 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramAddr[2]   ; dataController_top:dc0|clkPhase[1] ; 6.018 ; 6.018 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramAddr[3]   ; dataController_top:dc0|clkPhase[1] ; 5.589 ; 5.589 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramAddr[4]   ; dataController_top:dc0|clkPhase[1] ; 5.558 ; 5.558 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramAddr[5]   ; dataController_top:dc0|clkPhase[1] ; 5.184 ; 5.184 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramAddr[6]   ; dataController_top:dc0|clkPhase[1] ; 5.586 ; 5.586 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramAddr[7]   ; dataController_top:dc0|clkPhase[1] ; 5.484 ; 5.484 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramAddr[8]   ; dataController_top:dc0|clkPhase[1] ; 5.309 ; 5.309 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramAddr[9]   ; dataController_top:dc0|clkPhase[1] ; 4.942 ; 4.942 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramAddr[10]  ; dataController_top:dc0|clkPhase[1] ; 5.295 ; 5.295 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramAddr[11]  ; dataController_top:dc0|clkPhase[1] ; 5.274 ; 5.274 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramAddr[12]  ; dataController_top:dc0|clkPhase[1] ; 5.021 ; 5.021 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramAddr[13]  ; dataController_top:dc0|clkPhase[1] ; 5.422 ; 5.422 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramAddr[14]  ; dataController_top:dc0|clkPhase[1] ; 5.592 ; 5.592 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramAddr[15]  ; dataController_top:dc0|clkPhase[1] ; 5.544 ; 5.544 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramAddr[16]  ; dataController_top:dc0|clkPhase[1] ; 5.397 ; 5.397 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramAddr[17]  ; dataController_top:dc0|clkPhase[1] ; 5.515 ; 5.515 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
; sramData[*]    ; dataController_top:dc0|clkPhase[1] ; 4.649 ; 4.649 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[0]   ; dataController_top:dc0|clkPhase[1] ; 4.881 ; 4.881 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[1]   ; dataController_top:dc0|clkPhase[1] ; 4.976 ; 4.976 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[2]   ; dataController_top:dc0|clkPhase[1] ; 4.840 ; 4.840 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[3]   ; dataController_top:dc0|clkPhase[1] ; 5.112 ; 5.112 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[4]   ; dataController_top:dc0|clkPhase[1] ; 5.032 ; 5.032 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[5]   ; dataController_top:dc0|clkPhase[1] ; 4.876 ; 4.876 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[6]   ; dataController_top:dc0|clkPhase[1] ; 4.649 ; 4.649 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[7]   ; dataController_top:dc0|clkPhase[1] ; 4.784 ; 4.784 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[8]   ; dataController_top:dc0|clkPhase[1] ; 5.027 ; 5.027 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[9]   ; dataController_top:dc0|clkPhase[1] ; 4.881 ; 4.881 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[10]  ; dataController_top:dc0|clkPhase[1] ; 4.885 ; 4.885 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[11]  ; dataController_top:dc0|clkPhase[1] ; 5.183 ; 5.183 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[12]  ; dataController_top:dc0|clkPhase[1] ; 5.245 ; 5.245 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[13]  ; dataController_top:dc0|clkPhase[1] ; 5.434 ; 5.434 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[14]  ; dataController_top:dc0|clkPhase[1] ; 5.079 ; 5.079 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[15]  ; dataController_top:dc0|clkPhase[1] ; 5.120 ; 5.120 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
+----------------+------------------------------------+-------+-------+------------+-----------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Output Enable Times                                                                                                 ;
+---------------+------------------------------------+-------+------+------------+------------------------------------+
; Data Port     ; Clock Port                         ; Rise  ; Fall ; Clock Edge ; Clock Reference                    ;
+---------------+------------------------------------+-------+------+------------+------------------------------------+
; sramData[*]   ; dataController_top:dc0|clkPhase[1] ; 5.084 ;      ; Rise       ; dataController_top:dc0|clkPhase[1] ;
;  sramData[0]  ; dataController_top:dc0|clkPhase[1] ; 5.465 ;      ; Rise       ; dataController_top:dc0|clkPhase[1] ;
;  sramData[1]  ; dataController_top:dc0|clkPhase[1] ; 5.475 ;      ; Rise       ; dataController_top:dc0|clkPhase[1] ;
;  sramData[2]  ; dataController_top:dc0|clkPhase[1] ; 5.364 ;      ; Rise       ; dataController_top:dc0|clkPhase[1] ;
;  sramData[3]  ; dataController_top:dc0|clkPhase[1] ; 5.374 ;      ; Rise       ; dataController_top:dc0|clkPhase[1] ;
;  sramData[4]  ; dataController_top:dc0|clkPhase[1] ; 5.225 ;      ; Rise       ; dataController_top:dc0|clkPhase[1] ;
;  sramData[5]  ; dataController_top:dc0|clkPhase[1] ; 5.235 ;      ; Rise       ; dataController_top:dc0|clkPhase[1] ;
;  sramData[6]  ; dataController_top:dc0|clkPhase[1] ; 5.084 ;      ; Rise       ; dataController_top:dc0|clkPhase[1] ;
;  sramData[7]  ; dataController_top:dc0|clkPhase[1] ; 5.208 ;      ; Rise       ; dataController_top:dc0|clkPhase[1] ;
;  sramData[8]  ; dataController_top:dc0|clkPhase[1] ; 5.344 ;      ; Rise       ; dataController_top:dc0|clkPhase[1] ;
;  sramData[9]  ; dataController_top:dc0|clkPhase[1] ; 5.344 ;      ; Rise       ; dataController_top:dc0|clkPhase[1] ;
;  sramData[10] ; dataController_top:dc0|clkPhase[1] ; 5.443 ;      ; Rise       ; dataController_top:dc0|clkPhase[1] ;
;  sramData[11] ; dataController_top:dc0|clkPhase[1] ; 5.330 ;      ; Rise       ; dataController_top:dc0|clkPhase[1] ;
;  sramData[12] ; dataController_top:dc0|clkPhase[1] ; 5.350 ;      ; Rise       ; dataController_top:dc0|clkPhase[1] ;
;  sramData[13] ; dataController_top:dc0|clkPhase[1] ; 5.453 ;      ; Rise       ; dataController_top:dc0|clkPhase[1] ;
;  sramData[14] ; dataController_top:dc0|clkPhase[1] ; 5.453 ;      ; Rise       ; dataController_top:dc0|clkPhase[1] ;
;  sramData[15] ; dataController_top:dc0|clkPhase[1] ; 5.535 ;      ; Rise       ; dataController_top:dc0|clkPhase[1] ;
; sramData[*]   ; dataController_top:dc0|clkPhase[1] ; 4.808 ;      ; Fall       ; dataController_top:dc0|clkPhase[1] ;
;  sramData[0]  ; dataController_top:dc0|clkPhase[1] ; 5.189 ;      ; Fall       ; dataController_top:dc0|clkPhase[1] ;
;  sramData[1]  ; dataController_top:dc0|clkPhase[1] ; 5.199 ;      ; Fall       ; dataController_top:dc0|clkPhase[1] ;
;  sramData[2]  ; dataController_top:dc0|clkPhase[1] ; 5.088 ;      ; Fall       ; dataController_top:dc0|clkPhase[1] ;
;  sramData[3]  ; dataController_top:dc0|clkPhase[1] ; 5.098 ;      ; Fall       ; dataController_top:dc0|clkPhase[1] ;
;  sramData[4]  ; dataController_top:dc0|clkPhase[1] ; 4.949 ;      ; Fall       ; dataController_top:dc0|clkPhase[1] ;
;  sramData[5]  ; dataController_top:dc0|clkPhase[1] ; 4.959 ;      ; Fall       ; dataController_top:dc0|clkPhase[1] ;
;  sramData[6]  ; dataController_top:dc0|clkPhase[1] ; 4.808 ;      ; Fall       ; dataController_top:dc0|clkPhase[1] ;
;  sramData[7]  ; dataController_top:dc0|clkPhase[1] ; 4.932 ;      ; Fall       ; dataController_top:dc0|clkPhase[1] ;
;  sramData[8]  ; dataController_top:dc0|clkPhase[1] ; 5.068 ;      ; Fall       ; dataController_top:dc0|clkPhase[1] ;
;  sramData[9]  ; dataController_top:dc0|clkPhase[1] ; 5.068 ;      ; Fall       ; dataController_top:dc0|clkPhase[1] ;
;  sramData[10] ; dataController_top:dc0|clkPhase[1] ; 5.167 ;      ; Fall       ; dataController_top:dc0|clkPhase[1] ;
;  sramData[11] ; dataController_top:dc0|clkPhase[1] ; 5.054 ;      ; Fall       ; dataController_top:dc0|clkPhase[1] ;
;  sramData[12] ; dataController_top:dc0|clkPhase[1] ; 5.074 ;      ; Fall       ; dataController_top:dc0|clkPhase[1] ;
;  sramData[13] ; dataController_top:dc0|clkPhase[1] ; 5.177 ;      ; Fall       ; dataController_top:dc0|clkPhase[1] ;
;  sramData[14] ; dataController_top:dc0|clkPhase[1] ; 5.177 ;      ; Fall       ; dataController_top:dc0|clkPhase[1] ;
;  sramData[15] ; dataController_top:dc0|clkPhase[1] ; 5.259 ;      ; Fall       ; dataController_top:dc0|clkPhase[1] ;
+---------------+------------------------------------+-------+------+------------+------------------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                                                         ;
+---------------+------------------------------------+-------+------+------------+------------------------------------+
; Data Port     ; Clock Port                         ; Rise  ; Fall ; Clock Edge ; Clock Reference                    ;
+---------------+------------------------------------+-------+------+------------+------------------------------------+
; sramData[*]   ; dataController_top:dc0|clkPhase[1] ; 4.176 ;      ; Rise       ; dataController_top:dc0|clkPhase[1] ;
;  sramData[0]  ; dataController_top:dc0|clkPhase[1] ; 4.557 ;      ; Rise       ; dataController_top:dc0|clkPhase[1] ;
;  sramData[1]  ; dataController_top:dc0|clkPhase[1] ; 4.567 ;      ; Rise       ; dataController_top:dc0|clkPhase[1] ;
;  sramData[2]  ; dataController_top:dc0|clkPhase[1] ; 4.456 ;      ; Rise       ; dataController_top:dc0|clkPhase[1] ;
;  sramData[3]  ; dataController_top:dc0|clkPhase[1] ; 4.466 ;      ; Rise       ; dataController_top:dc0|clkPhase[1] ;
;  sramData[4]  ; dataController_top:dc0|clkPhase[1] ; 4.317 ;      ; Rise       ; dataController_top:dc0|clkPhase[1] ;
;  sramData[5]  ; dataController_top:dc0|clkPhase[1] ; 4.327 ;      ; Rise       ; dataController_top:dc0|clkPhase[1] ;
;  sramData[6]  ; dataController_top:dc0|clkPhase[1] ; 4.176 ;      ; Rise       ; dataController_top:dc0|clkPhase[1] ;
;  sramData[7]  ; dataController_top:dc0|clkPhase[1] ; 4.300 ;      ; Rise       ; dataController_top:dc0|clkPhase[1] ;
;  sramData[8]  ; dataController_top:dc0|clkPhase[1] ; 4.436 ;      ; Rise       ; dataController_top:dc0|clkPhase[1] ;
;  sramData[9]  ; dataController_top:dc0|clkPhase[1] ; 4.436 ;      ; Rise       ; dataController_top:dc0|clkPhase[1] ;
;  sramData[10] ; dataController_top:dc0|clkPhase[1] ; 4.535 ;      ; Rise       ; dataController_top:dc0|clkPhase[1] ;
;  sramData[11] ; dataController_top:dc0|clkPhase[1] ; 4.422 ;      ; Rise       ; dataController_top:dc0|clkPhase[1] ;
;  sramData[12] ; dataController_top:dc0|clkPhase[1] ; 4.442 ;      ; Rise       ; dataController_top:dc0|clkPhase[1] ;
;  sramData[13] ; dataController_top:dc0|clkPhase[1] ; 4.545 ;      ; Rise       ; dataController_top:dc0|clkPhase[1] ;
;  sramData[14] ; dataController_top:dc0|clkPhase[1] ; 4.545 ;      ; Rise       ; dataController_top:dc0|clkPhase[1] ;
;  sramData[15] ; dataController_top:dc0|clkPhase[1] ; 4.627 ;      ; Rise       ; dataController_top:dc0|clkPhase[1] ;
; sramData[*]   ; dataController_top:dc0|clkPhase[1] ; 4.718 ;      ; Fall       ; dataController_top:dc0|clkPhase[1] ;
;  sramData[0]  ; dataController_top:dc0|clkPhase[1] ; 5.099 ;      ; Fall       ; dataController_top:dc0|clkPhase[1] ;
;  sramData[1]  ; dataController_top:dc0|clkPhase[1] ; 5.109 ;      ; Fall       ; dataController_top:dc0|clkPhase[1] ;
;  sramData[2]  ; dataController_top:dc0|clkPhase[1] ; 4.998 ;      ; Fall       ; dataController_top:dc0|clkPhase[1] ;
;  sramData[3]  ; dataController_top:dc0|clkPhase[1] ; 5.008 ;      ; Fall       ; dataController_top:dc0|clkPhase[1] ;
;  sramData[4]  ; dataController_top:dc0|clkPhase[1] ; 4.859 ;      ; Fall       ; dataController_top:dc0|clkPhase[1] ;
;  sramData[5]  ; dataController_top:dc0|clkPhase[1] ; 4.869 ;      ; Fall       ; dataController_top:dc0|clkPhase[1] ;
;  sramData[6]  ; dataController_top:dc0|clkPhase[1] ; 4.718 ;      ; Fall       ; dataController_top:dc0|clkPhase[1] ;
;  sramData[7]  ; dataController_top:dc0|clkPhase[1] ; 4.842 ;      ; Fall       ; dataController_top:dc0|clkPhase[1] ;
;  sramData[8]  ; dataController_top:dc0|clkPhase[1] ; 4.978 ;      ; Fall       ; dataController_top:dc0|clkPhase[1] ;
;  sramData[9]  ; dataController_top:dc0|clkPhase[1] ; 4.978 ;      ; Fall       ; dataController_top:dc0|clkPhase[1] ;
;  sramData[10] ; dataController_top:dc0|clkPhase[1] ; 5.077 ;      ; Fall       ; dataController_top:dc0|clkPhase[1] ;
;  sramData[11] ; dataController_top:dc0|clkPhase[1] ; 4.964 ;      ; Fall       ; dataController_top:dc0|clkPhase[1] ;
;  sramData[12] ; dataController_top:dc0|clkPhase[1] ; 4.984 ;      ; Fall       ; dataController_top:dc0|clkPhase[1] ;
;  sramData[13] ; dataController_top:dc0|clkPhase[1] ; 5.087 ;      ; Fall       ; dataController_top:dc0|clkPhase[1] ;
;  sramData[14] ; dataController_top:dc0|clkPhase[1] ; 5.087 ;      ; Fall       ; dataController_top:dc0|clkPhase[1] ;
;  sramData[15] ; dataController_top:dc0|clkPhase[1] ; 5.169 ;      ; Fall       ; dataController_top:dc0|clkPhase[1] ;
+---------------+------------------------------------+-------+------+------------+------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                                                         ;
+---------------+------------------------------------+-----------+-----------+------------+------------------------------------+
; Data Port     ; Clock Port                         ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                    ;
+---------------+------------------------------------+-----------+-----------+------------+------------------------------------+
; sramData[*]   ; dataController_top:dc0|clkPhase[1] ; 5.084     ;           ; Rise       ; dataController_top:dc0|clkPhase[1] ;
;  sramData[0]  ; dataController_top:dc0|clkPhase[1] ; 5.465     ;           ; Rise       ; dataController_top:dc0|clkPhase[1] ;
;  sramData[1]  ; dataController_top:dc0|clkPhase[1] ; 5.475     ;           ; Rise       ; dataController_top:dc0|clkPhase[1] ;
;  sramData[2]  ; dataController_top:dc0|clkPhase[1] ; 5.364     ;           ; Rise       ; dataController_top:dc0|clkPhase[1] ;
;  sramData[3]  ; dataController_top:dc0|clkPhase[1] ; 5.374     ;           ; Rise       ; dataController_top:dc0|clkPhase[1] ;
;  sramData[4]  ; dataController_top:dc0|clkPhase[1] ; 5.225     ;           ; Rise       ; dataController_top:dc0|clkPhase[1] ;
;  sramData[5]  ; dataController_top:dc0|clkPhase[1] ; 5.235     ;           ; Rise       ; dataController_top:dc0|clkPhase[1] ;
;  sramData[6]  ; dataController_top:dc0|clkPhase[1] ; 5.084     ;           ; Rise       ; dataController_top:dc0|clkPhase[1] ;
;  sramData[7]  ; dataController_top:dc0|clkPhase[1] ; 5.208     ;           ; Rise       ; dataController_top:dc0|clkPhase[1] ;
;  sramData[8]  ; dataController_top:dc0|clkPhase[1] ; 5.344     ;           ; Rise       ; dataController_top:dc0|clkPhase[1] ;
;  sramData[9]  ; dataController_top:dc0|clkPhase[1] ; 5.344     ;           ; Rise       ; dataController_top:dc0|clkPhase[1] ;
;  sramData[10] ; dataController_top:dc0|clkPhase[1] ; 5.443     ;           ; Rise       ; dataController_top:dc0|clkPhase[1] ;
;  sramData[11] ; dataController_top:dc0|clkPhase[1] ; 5.330     ;           ; Rise       ; dataController_top:dc0|clkPhase[1] ;
;  sramData[12] ; dataController_top:dc0|clkPhase[1] ; 5.350     ;           ; Rise       ; dataController_top:dc0|clkPhase[1] ;
;  sramData[13] ; dataController_top:dc0|clkPhase[1] ; 5.453     ;           ; Rise       ; dataController_top:dc0|clkPhase[1] ;
;  sramData[14] ; dataController_top:dc0|clkPhase[1] ; 5.453     ;           ; Rise       ; dataController_top:dc0|clkPhase[1] ;
;  sramData[15] ; dataController_top:dc0|clkPhase[1] ; 5.535     ;           ; Rise       ; dataController_top:dc0|clkPhase[1] ;
; sramData[*]   ; dataController_top:dc0|clkPhase[1] ; 4.808     ;           ; Fall       ; dataController_top:dc0|clkPhase[1] ;
;  sramData[0]  ; dataController_top:dc0|clkPhase[1] ; 5.189     ;           ; Fall       ; dataController_top:dc0|clkPhase[1] ;
;  sramData[1]  ; dataController_top:dc0|clkPhase[1] ; 5.199     ;           ; Fall       ; dataController_top:dc0|clkPhase[1] ;
;  sramData[2]  ; dataController_top:dc0|clkPhase[1] ; 5.088     ;           ; Fall       ; dataController_top:dc0|clkPhase[1] ;
;  sramData[3]  ; dataController_top:dc0|clkPhase[1] ; 5.098     ;           ; Fall       ; dataController_top:dc0|clkPhase[1] ;
;  sramData[4]  ; dataController_top:dc0|clkPhase[1] ; 4.949     ;           ; Fall       ; dataController_top:dc0|clkPhase[1] ;
;  sramData[5]  ; dataController_top:dc0|clkPhase[1] ; 4.959     ;           ; Fall       ; dataController_top:dc0|clkPhase[1] ;
;  sramData[6]  ; dataController_top:dc0|clkPhase[1] ; 4.808     ;           ; Fall       ; dataController_top:dc0|clkPhase[1] ;
;  sramData[7]  ; dataController_top:dc0|clkPhase[1] ; 4.932     ;           ; Fall       ; dataController_top:dc0|clkPhase[1] ;
;  sramData[8]  ; dataController_top:dc0|clkPhase[1] ; 5.068     ;           ; Fall       ; dataController_top:dc0|clkPhase[1] ;
;  sramData[9]  ; dataController_top:dc0|clkPhase[1] ; 5.068     ;           ; Fall       ; dataController_top:dc0|clkPhase[1] ;
;  sramData[10] ; dataController_top:dc0|clkPhase[1] ; 5.167     ;           ; Fall       ; dataController_top:dc0|clkPhase[1] ;
;  sramData[11] ; dataController_top:dc0|clkPhase[1] ; 5.054     ;           ; Fall       ; dataController_top:dc0|clkPhase[1] ;
;  sramData[12] ; dataController_top:dc0|clkPhase[1] ; 5.074     ;           ; Fall       ; dataController_top:dc0|clkPhase[1] ;
;  sramData[13] ; dataController_top:dc0|clkPhase[1] ; 5.177     ;           ; Fall       ; dataController_top:dc0|clkPhase[1] ;
;  sramData[14] ; dataController_top:dc0|clkPhase[1] ; 5.177     ;           ; Fall       ; dataController_top:dc0|clkPhase[1] ;
;  sramData[15] ; dataController_top:dc0|clkPhase[1] ; 5.259     ;           ; Fall       ; dataController_top:dc0|clkPhase[1] ;
+---------------+------------------------------------+-----------+-----------+------------+------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                                                 ;
+---------------+------------------------------------+-----------+-----------+------------+------------------------------------+
; Data Port     ; Clock Port                         ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                    ;
+---------------+------------------------------------+-----------+-----------+------------+------------------------------------+
; sramData[*]   ; dataController_top:dc0|clkPhase[1] ; 4.176     ;           ; Rise       ; dataController_top:dc0|clkPhase[1] ;
;  sramData[0]  ; dataController_top:dc0|clkPhase[1] ; 4.557     ;           ; Rise       ; dataController_top:dc0|clkPhase[1] ;
;  sramData[1]  ; dataController_top:dc0|clkPhase[1] ; 4.567     ;           ; Rise       ; dataController_top:dc0|clkPhase[1] ;
;  sramData[2]  ; dataController_top:dc0|clkPhase[1] ; 4.456     ;           ; Rise       ; dataController_top:dc0|clkPhase[1] ;
;  sramData[3]  ; dataController_top:dc0|clkPhase[1] ; 4.466     ;           ; Rise       ; dataController_top:dc0|clkPhase[1] ;
;  sramData[4]  ; dataController_top:dc0|clkPhase[1] ; 4.317     ;           ; Rise       ; dataController_top:dc0|clkPhase[1] ;
;  sramData[5]  ; dataController_top:dc0|clkPhase[1] ; 4.327     ;           ; Rise       ; dataController_top:dc0|clkPhase[1] ;
;  sramData[6]  ; dataController_top:dc0|clkPhase[1] ; 4.176     ;           ; Rise       ; dataController_top:dc0|clkPhase[1] ;
;  sramData[7]  ; dataController_top:dc0|clkPhase[1] ; 4.300     ;           ; Rise       ; dataController_top:dc0|clkPhase[1] ;
;  sramData[8]  ; dataController_top:dc0|clkPhase[1] ; 4.436     ;           ; Rise       ; dataController_top:dc0|clkPhase[1] ;
;  sramData[9]  ; dataController_top:dc0|clkPhase[1] ; 4.436     ;           ; Rise       ; dataController_top:dc0|clkPhase[1] ;
;  sramData[10] ; dataController_top:dc0|clkPhase[1] ; 4.535     ;           ; Rise       ; dataController_top:dc0|clkPhase[1] ;
;  sramData[11] ; dataController_top:dc0|clkPhase[1] ; 4.422     ;           ; Rise       ; dataController_top:dc0|clkPhase[1] ;
;  sramData[12] ; dataController_top:dc0|clkPhase[1] ; 4.442     ;           ; Rise       ; dataController_top:dc0|clkPhase[1] ;
;  sramData[13] ; dataController_top:dc0|clkPhase[1] ; 4.545     ;           ; Rise       ; dataController_top:dc0|clkPhase[1] ;
;  sramData[14] ; dataController_top:dc0|clkPhase[1] ; 4.545     ;           ; Rise       ; dataController_top:dc0|clkPhase[1] ;
;  sramData[15] ; dataController_top:dc0|clkPhase[1] ; 4.627     ;           ; Rise       ; dataController_top:dc0|clkPhase[1] ;
; sramData[*]   ; dataController_top:dc0|clkPhase[1] ; 4.718     ;           ; Fall       ; dataController_top:dc0|clkPhase[1] ;
;  sramData[0]  ; dataController_top:dc0|clkPhase[1] ; 5.099     ;           ; Fall       ; dataController_top:dc0|clkPhase[1] ;
;  sramData[1]  ; dataController_top:dc0|clkPhase[1] ; 5.109     ;           ; Fall       ; dataController_top:dc0|clkPhase[1] ;
;  sramData[2]  ; dataController_top:dc0|clkPhase[1] ; 4.998     ;           ; Fall       ; dataController_top:dc0|clkPhase[1] ;
;  sramData[3]  ; dataController_top:dc0|clkPhase[1] ; 5.008     ;           ; Fall       ; dataController_top:dc0|clkPhase[1] ;
;  sramData[4]  ; dataController_top:dc0|clkPhase[1] ; 4.859     ;           ; Fall       ; dataController_top:dc0|clkPhase[1] ;
;  sramData[5]  ; dataController_top:dc0|clkPhase[1] ; 4.869     ;           ; Fall       ; dataController_top:dc0|clkPhase[1] ;
;  sramData[6]  ; dataController_top:dc0|clkPhase[1] ; 4.718     ;           ; Fall       ; dataController_top:dc0|clkPhase[1] ;
;  sramData[7]  ; dataController_top:dc0|clkPhase[1] ; 4.842     ;           ; Fall       ; dataController_top:dc0|clkPhase[1] ;
;  sramData[8]  ; dataController_top:dc0|clkPhase[1] ; 4.978     ;           ; Fall       ; dataController_top:dc0|clkPhase[1] ;
;  sramData[9]  ; dataController_top:dc0|clkPhase[1] ; 4.978     ;           ; Fall       ; dataController_top:dc0|clkPhase[1] ;
;  sramData[10] ; dataController_top:dc0|clkPhase[1] ; 5.077     ;           ; Fall       ; dataController_top:dc0|clkPhase[1] ;
;  sramData[11] ; dataController_top:dc0|clkPhase[1] ; 4.964     ;           ; Fall       ; dataController_top:dc0|clkPhase[1] ;
;  sramData[12] ; dataController_top:dc0|clkPhase[1] ; 4.984     ;           ; Fall       ; dataController_top:dc0|clkPhase[1] ;
;  sramData[13] ; dataController_top:dc0|clkPhase[1] ; 5.087     ;           ; Fall       ; dataController_top:dc0|clkPhase[1] ;
;  sramData[14] ; dataController_top:dc0|clkPhase[1] ; 5.087     ;           ; Fall       ; dataController_top:dc0|clkPhase[1] ;
;  sramData[15] ; dataController_top:dc0|clkPhase[1] ; 5.169     ;           ; Fall       ; dataController_top:dc0|clkPhase[1] ;
+---------------+------------------------------------+-----------+-----------+------------+------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                        ;
+------------------------------------------------+--------+-------+----------+---------+---------------------+
; Clock                                          ; Setup  ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------------------------------------+--------+-------+----------+---------+---------------------+
; Worst-case Slack                               ; 6.537  ; 0.065 ; 48.995   ; 1.692   ; 10.000              ;
;  altera_reserved_tck                           ; N/A    ; N/A   ; N/A      ; N/A     ; 97.531              ;
;  clk50                                         ; N/A    ; N/A   ; N/A      ; N/A     ; 10.000              ;
;  clock325MHz:cs0|altpll:altpll_component|_clk0 ; 6.537  ; 0.065 ; N/A      ; N/A     ; 14.273              ;
;  dataController_top:dc0|clkPhase[1]            ; 24.374 ; 0.215 ; 48.995   ; 1.692   ; 58.974              ;
; Design-wide TNS                                ; 0.0    ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  altera_reserved_tck                           ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  clk50                                         ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  clock325MHz:cs0|altpll:altpll_component|_clk0 ; 0.000  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
;  dataController_top:dc0|clkPhase[1]            ; 0.000  ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
+------------------------------------------------+--------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                                       ;
+---------------+------------------------------------+--------+--------+------------+-----------------------------------------------+
; Data Port     ; Clock Port                         ; Rise   ; Fall   ; Clock Edge ; Clock Reference                               ;
+---------------+------------------------------------+--------+--------+------------+-----------------------------------------------+
; flashData[*]  ; clk50                              ; 11.487 ; 11.487 ; Rise       ; clock325MHz:cs0|altpll:altpll_component|_clk0 ;
;  flashData[0] ; clk50                              ; 9.899  ; 9.899  ; Rise       ; clock325MHz:cs0|altpll:altpll_component|_clk0 ;
;  flashData[1] ; clk50                              ; 10.939 ; 10.939 ; Rise       ; clock325MHz:cs0|altpll:altpll_component|_clk0 ;
;  flashData[2] ; clk50                              ; 10.859 ; 10.859 ; Rise       ; clock325MHz:cs0|altpll:altpll_component|_clk0 ;
;  flashData[3] ; clk50                              ; 10.411 ; 10.411 ; Rise       ; clock325MHz:cs0|altpll:altpll_component|_clk0 ;
;  flashData[4] ; clk50                              ; 10.698 ; 10.698 ; Rise       ; clock325MHz:cs0|altpll:altpll_component|_clk0 ;
;  flashData[5] ; clk50                              ; 10.967 ; 10.967 ; Rise       ; clock325MHz:cs0|altpll:altpll_component|_clk0 ;
;  flashData[6] ; clk50                              ; 10.578 ; 10.578 ; Rise       ; clock325MHz:cs0|altpll:altpll_component|_clk0 ;
;  flashData[7] ; clk50                              ; 11.487 ; 11.487 ; Rise       ; clock325MHz:cs0|altpll:altpll_component|_clk0 ;
; sramData[*]   ; clk50                              ; 9.435  ; 9.435  ; Rise       ; clock325MHz:cs0|altpll:altpll_component|_clk0 ;
;  sramData[0]  ; clk50                              ; 8.064  ; 8.064  ; Rise       ; clock325MHz:cs0|altpll:altpll_component|_clk0 ;
;  sramData[1]  ; clk50                              ; 9.435  ; 9.435  ; Rise       ; clock325MHz:cs0|altpll:altpll_component|_clk0 ;
;  sramData[2]  ; clk50                              ; 8.351  ; 8.351  ; Rise       ; clock325MHz:cs0|altpll:altpll_component|_clk0 ;
;  sramData[3]  ; clk50                              ; 8.440  ; 8.440  ; Rise       ; clock325MHz:cs0|altpll:altpll_component|_clk0 ;
;  sramData[4]  ; clk50                              ; 8.225  ; 8.225  ; Rise       ; clock325MHz:cs0|altpll:altpll_component|_clk0 ;
;  sramData[5]  ; clk50                              ; 8.506  ; 8.506  ; Rise       ; clock325MHz:cs0|altpll:altpll_component|_clk0 ;
;  sramData[6]  ; clk50                              ; 8.125  ; 8.125  ; Rise       ; clock325MHz:cs0|altpll:altpll_component|_clk0 ;
;  sramData[7]  ; clk50                              ; 7.760  ; 7.760  ; Rise       ; clock325MHz:cs0|altpll:altpll_component|_clk0 ;
;  sramData[8]  ; clk50                              ; 7.998  ; 7.998  ; Rise       ; clock325MHz:cs0|altpll:altpll_component|_clk0 ;
;  sramData[9]  ; clk50                              ; 8.987  ; 8.987  ; Rise       ; clock325MHz:cs0|altpll:altpll_component|_clk0 ;
;  sramData[10] ; clk50                              ; 9.244  ; 9.244  ; Rise       ; clock325MHz:cs0|altpll:altpll_component|_clk0 ;
;  sramData[11] ; clk50                              ; 8.611  ; 8.611  ; Rise       ; clock325MHz:cs0|altpll:altpll_component|_clk0 ;
;  sramData[12] ; clk50                              ; 8.468  ; 8.468  ; Rise       ; clock325MHz:cs0|altpll:altpll_component|_clk0 ;
;  sramData[13] ; clk50                              ; 8.895  ; 8.895  ; Rise       ; clock325MHz:cs0|altpll:altpll_component|_clk0 ;
;  sramData[14] ; clk50                              ; 8.771  ; 8.771  ; Rise       ; clock325MHz:cs0|altpll:altpll_component|_clk0 ;
;  sramData[15] ; clk50                              ; 8.749  ; 8.749  ; Rise       ; clock325MHz:cs0|altpll:altpll_component|_clk0 ;
; flashData[*]  ; dataController_top:dc0|clkPhase[1] ; 15.669 ; 15.669 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  flashData[0] ; dataController_top:dc0|clkPhase[1] ; 12.608 ; 12.608 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  flashData[1] ; dataController_top:dc0|clkPhase[1] ; 15.577 ; 15.577 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  flashData[2] ; dataController_top:dc0|clkPhase[1] ; 14.796 ; 14.796 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  flashData[3] ; dataController_top:dc0|clkPhase[1] ; 15.139 ; 15.139 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  flashData[4] ; dataController_top:dc0|clkPhase[1] ; 14.052 ; 14.052 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  flashData[5] ; dataController_top:dc0|clkPhase[1] ; 11.956 ; 11.956 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  flashData[6] ; dataController_top:dc0|clkPhase[1] ; 12.214 ; 12.214 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  flashData[7] ; dataController_top:dc0|clkPhase[1] ; 15.669 ; 15.669 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
; key[*]        ; dataController_top:dc0|clkPhase[1] ; 8.386  ; 8.386  ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  key[0]       ; dataController_top:dc0|clkPhase[1] ; 5.621  ; 5.621  ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  key[1]       ; dataController_top:dc0|clkPhase[1] ; 8.386  ; 8.386  ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  key[2]       ; dataController_top:dc0|clkPhase[1] ; 7.739  ; 7.739  ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
; mouseClk      ; dataController_top:dc0|clkPhase[1] ; 4.866  ; 4.866  ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
; mouseData     ; dataController_top:dc0|clkPhase[1] ; 4.939  ; 4.939  ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
; sramData[*]   ; dataController_top:dc0|clkPhase[1] ; 13.625 ; 13.625 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[0]  ; dataController_top:dc0|clkPhase[1] ; 8.701  ; 8.701  ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[1]  ; dataController_top:dc0|clkPhase[1] ; 11.285 ; 11.285 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[2]  ; dataController_top:dc0|clkPhase[1] ; 8.575  ; 8.575  ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[3]  ; dataController_top:dc0|clkPhase[1] ; 8.894  ; 8.894  ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[4]  ; dataController_top:dc0|clkPhase[1] ; 7.670  ; 7.670  ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[5]  ; dataController_top:dc0|clkPhase[1] ; 9.700  ; 9.700  ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[6]  ; dataController_top:dc0|clkPhase[1] ; 9.000  ; 9.000  ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[7]  ; dataController_top:dc0|clkPhase[1] ; 9.726  ; 9.726  ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[8]  ; dataController_top:dc0|clkPhase[1] ; 11.265 ; 11.265 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[9]  ; dataController_top:dc0|clkPhase[1] ; 13.625 ; 13.625 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[10] ; dataController_top:dc0|clkPhase[1] ; 13.181 ; 13.181 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[11] ; dataController_top:dc0|clkPhase[1] ; 13.339 ; 13.339 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[12] ; dataController_top:dc0|clkPhase[1] ; 11.822 ; 11.822 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[13] ; dataController_top:dc0|clkPhase[1] ; 9.884  ; 9.884  ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[14] ; dataController_top:dc0|clkPhase[1] ; 10.407 ; 10.407 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[15] ; dataController_top:dc0|clkPhase[1] ; 12.931 ; 12.931 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
; sw[*]         ; dataController_top:dc0|clkPhase[1] ; 6.601  ; 6.601  ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  sw[0]        ; dataController_top:dc0|clkPhase[1] ; 6.601  ; 6.601  ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
; flashData[*]  ; dataController_top:dc0|clkPhase[1] ; 32.153 ; 32.153 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  flashData[0] ; dataController_top:dc0|clkPhase[1] ; 32.153 ; 32.153 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  flashData[1] ; dataController_top:dc0|clkPhase[1] ; 25.618 ; 25.618 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  flashData[2] ; dataController_top:dc0|clkPhase[1] ; 23.282 ; 23.282 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  flashData[3] ; dataController_top:dc0|clkPhase[1] ; 27.189 ; 27.189 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  flashData[4] ; dataController_top:dc0|clkPhase[1] ; 25.225 ; 25.225 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  flashData[5] ; dataController_top:dc0|clkPhase[1] ; 23.641 ; 23.641 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  flashData[6] ; dataController_top:dc0|clkPhase[1] ; 24.092 ; 24.092 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  flashData[7] ; dataController_top:dc0|clkPhase[1] ; 29.988 ; 29.988 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
; key[*]        ; dataController_top:dc0|clkPhase[1] ; 6.929  ; 6.929  ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  key[1]       ; dataController_top:dc0|clkPhase[1] ; 6.929  ; 6.929  ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  key[2]       ; dataController_top:dc0|clkPhase[1] ; 6.849  ; 6.849  ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  key[3]       ; dataController_top:dc0|clkPhase[1] ; 6.915  ; 6.915  ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
; sramData[*]   ; dataController_top:dc0|clkPhase[1] ; 30.810 ; 30.810 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[0]  ; dataController_top:dc0|clkPhase[1] ; 28.394 ; 28.394 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[1]  ; dataController_top:dc0|clkPhase[1] ; 18.623 ; 18.623 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[2]  ; dataController_top:dc0|clkPhase[1] ; 18.560 ; 18.560 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[3]  ; dataController_top:dc0|clkPhase[1] ; 18.549 ; 18.549 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[4]  ; dataController_top:dc0|clkPhase[1] ; 18.662 ; 18.662 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[5]  ; dataController_top:dc0|clkPhase[1] ; 20.617 ; 20.617 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[6]  ; dataController_top:dc0|clkPhase[1] ; 18.275 ; 18.275 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[7]  ; dataController_top:dc0|clkPhase[1] ; 25.722 ; 25.722 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[8]  ; dataController_top:dc0|clkPhase[1] ; 30.810 ; 30.810 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[9]  ; dataController_top:dc0|clkPhase[1] ; 23.666 ; 23.666 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[10] ; dataController_top:dc0|clkPhase[1] ; 21.667 ; 21.667 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[11] ; dataController_top:dc0|clkPhase[1] ; 25.389 ; 25.389 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[12] ; dataController_top:dc0|clkPhase[1] ; 22.995 ; 22.995 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[13] ; dataController_top:dc0|clkPhase[1] ; 21.569 ; 21.569 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[14] ; dataController_top:dc0|clkPhase[1] ; 22.285 ; 22.285 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[15] ; dataController_top:dc0|clkPhase[1] ; 27.250 ; 27.250 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
; sw[*]         ; dataController_top:dc0|clkPhase[1] ; 6.488  ; 6.488  ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sw[0]        ; dataController_top:dc0|clkPhase[1] ; 6.488  ; 6.488  ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sw[2]        ; dataController_top:dc0|clkPhase[1] ; 2.039  ; 2.039  ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sw[3]        ; dataController_top:dc0|clkPhase[1] ; 0.785  ; 0.785  ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sw[4]        ; dataController_top:dc0|clkPhase[1] ; 0.408  ; 0.408  ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sw[5]        ; dataController_top:dc0|clkPhase[1] ; 1.157  ; 1.157  ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sw[6]        ; dataController_top:dc0|clkPhase[1] ; 0.841  ; 0.841  ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sw[7]        ; dataController_top:dc0|clkPhase[1] ; 1.015  ; 1.015  ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sw[8]        ; dataController_top:dc0|clkPhase[1] ; 0.826  ; 0.826  ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sw[9]        ; dataController_top:dc0|clkPhase[1] ; 0.746  ; 0.746  ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
+---------------+------------------------------------+--------+--------+------------+-----------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                        ;
+---------------+------------------------------------+--------+--------+------------+-----------------------------------------------+
; Data Port     ; Clock Port                         ; Rise   ; Fall   ; Clock Edge ; Clock Reference                               ;
+---------------+------------------------------------+--------+--------+------------+-----------------------------------------------+
; flashData[*]  ; clk50                              ; -4.193 ; -4.193 ; Rise       ; clock325MHz:cs0|altpll:altpll_component|_clk0 ;
;  flashData[0] ; clk50                              ; -4.715 ; -4.715 ; Rise       ; clock325MHz:cs0|altpll:altpll_component|_clk0 ;
;  flashData[1] ; clk50                              ; -4.193 ; -4.193 ; Rise       ; clock325MHz:cs0|altpll:altpll_component|_clk0 ;
;  flashData[2] ; clk50                              ; -4.199 ; -4.199 ; Rise       ; clock325MHz:cs0|altpll:altpll_component|_clk0 ;
;  flashData[3] ; clk50                              ; -4.257 ; -4.257 ; Rise       ; clock325MHz:cs0|altpll:altpll_component|_clk0 ;
;  flashData[4] ; clk50                              ; -4.478 ; -4.478 ; Rise       ; clock325MHz:cs0|altpll:altpll_component|_clk0 ;
;  flashData[5] ; clk50                              ; -4.245 ; -4.245 ; Rise       ; clock325MHz:cs0|altpll:altpll_component|_clk0 ;
;  flashData[6] ; clk50                              ; -4.270 ; -4.270 ; Rise       ; clock325MHz:cs0|altpll:altpll_component|_clk0 ;
;  flashData[7] ; clk50                              ; -4.993 ; -4.993 ; Rise       ; clock325MHz:cs0|altpll:altpll_component|_clk0 ;
; sramData[*]   ; clk50                              ; -4.098 ; -4.098 ; Rise       ; clock325MHz:cs0|altpll:altpll_component|_clk0 ;
;  sramData[0]  ; clk50                              ; -4.239 ; -4.239 ; Rise       ; clock325MHz:cs0|altpll:altpll_component|_clk0 ;
;  sramData[1]  ; clk50                              ; -4.745 ; -4.745 ; Rise       ; clock325MHz:cs0|altpll:altpll_component|_clk0 ;
;  sramData[2]  ; clk50                              ; -4.309 ; -4.309 ; Rise       ; clock325MHz:cs0|altpll:altpll_component|_clk0 ;
;  sramData[3]  ; clk50                              ; -4.392 ; -4.392 ; Rise       ; clock325MHz:cs0|altpll:altpll_component|_clk0 ;
;  sramData[4]  ; clk50                              ; -4.277 ; -4.277 ; Rise       ; clock325MHz:cs0|altpll:altpll_component|_clk0 ;
;  sramData[5]  ; clk50                              ; -4.333 ; -4.333 ; Rise       ; clock325MHz:cs0|altpll:altpll_component|_clk0 ;
;  sramData[6]  ; clk50                              ; -4.193 ; -4.193 ; Rise       ; clock325MHz:cs0|altpll:altpll_component|_clk0 ;
;  sramData[7]  ; clk50                              ; -4.098 ; -4.098 ; Rise       ; clock325MHz:cs0|altpll:altpll_component|_clk0 ;
;  sramData[8]  ; clk50                              ; -4.179 ; -4.179 ; Rise       ; clock325MHz:cs0|altpll:altpll_component|_clk0 ;
;  sramData[9]  ; clk50                              ; -4.559 ; -4.559 ; Rise       ; clock325MHz:cs0|altpll:altpll_component|_clk0 ;
;  sramData[10] ; clk50                              ; -4.669 ; -4.669 ; Rise       ; clock325MHz:cs0|altpll:altpll_component|_clk0 ;
;  sramData[11] ; clk50                              ; -4.408 ; -4.408 ; Rise       ; clock325MHz:cs0|altpll:altpll_component|_clk0 ;
;  sramData[12] ; clk50                              ; -4.355 ; -4.355 ; Rise       ; clock325MHz:cs0|altpll:altpll_component|_clk0 ;
;  sramData[13] ; clk50                              ; -4.496 ; -4.496 ; Rise       ; clock325MHz:cs0|altpll:altpll_component|_clk0 ;
;  sramData[14] ; clk50                              ; -4.473 ; -4.473 ; Rise       ; clock325MHz:cs0|altpll:altpll_component|_clk0 ;
;  sramData[15] ; clk50                              ; -4.486 ; -4.486 ; Rise       ; clock325MHz:cs0|altpll:altpll_component|_clk0 ;
; flashData[*]  ; dataController_top:dc0|clkPhase[1] ; -2.714 ; -2.714 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  flashData[0] ; dataController_top:dc0|clkPhase[1] ; -3.493 ; -3.493 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  flashData[1] ; dataController_top:dc0|clkPhase[1] ; -2.800 ; -2.800 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  flashData[2] ; dataController_top:dc0|clkPhase[1] ; -2.714 ; -2.714 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  flashData[3] ; dataController_top:dc0|clkPhase[1] ; -2.768 ; -2.768 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  flashData[4] ; dataController_top:dc0|clkPhase[1] ; -2.754 ; -2.754 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  flashData[5] ; dataController_top:dc0|clkPhase[1] ; -2.856 ; -2.856 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  flashData[6] ; dataController_top:dc0|clkPhase[1] ; -3.013 ; -3.013 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  flashData[7] ; dataController_top:dc0|clkPhase[1] ; -3.715 ; -3.715 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
; key[*]        ; dataController_top:dc0|clkPhase[1] ; -2.081 ; -2.081 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  key[0]       ; dataController_top:dc0|clkPhase[1] ; -2.081 ; -2.081 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  key[1]       ; dataController_top:dc0|clkPhase[1] ; -2.496 ; -2.496 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  key[2]       ; dataController_top:dc0|clkPhase[1] ; -2.301 ; -2.301 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
; mouseClk      ; dataController_top:dc0|clkPhase[1] ; -2.195 ; -2.195 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
; mouseData     ; dataController_top:dc0|clkPhase[1] ; -2.238 ; -2.238 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
; sramData[*]   ; dataController_top:dc0|clkPhase[1] ; -2.553 ; -2.553 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[0]  ; dataController_top:dc0|clkPhase[1] ; -2.762 ; -2.762 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[1]  ; dataController_top:dc0|clkPhase[1] ; -3.352 ; -3.352 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[2]  ; dataController_top:dc0|clkPhase[1] ; -2.824 ; -2.824 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[3]  ; dataController_top:dc0|clkPhase[1] ; -2.903 ; -2.903 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[4]  ; dataController_top:dc0|clkPhase[1] ; -2.553 ; -2.553 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[5]  ; dataController_top:dc0|clkPhase[1] ; -2.944 ; -2.944 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[6]  ; dataController_top:dc0|clkPhase[1] ; -2.936 ; -2.936 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[7]  ; dataController_top:dc0|clkPhase[1] ; -2.820 ; -2.820 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[8]  ; dataController_top:dc0|clkPhase[1] ; -4.642 ; -4.642 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[9]  ; dataController_top:dc0|clkPhase[1] ; -5.501 ; -5.501 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[10] ; dataController_top:dc0|clkPhase[1] ; -5.259 ; -5.259 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[11] ; dataController_top:dc0|clkPhase[1] ; -5.513 ; -5.513 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[12] ; dataController_top:dc0|clkPhase[1] ; -4.747 ; -4.747 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[13] ; dataController_top:dc0|clkPhase[1] ; -3.935 ; -3.935 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[14] ; dataController_top:dc0|clkPhase[1] ; -4.167 ; -4.167 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[15] ; dataController_top:dc0|clkPhase[1] ; -5.294 ; -5.294 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
; sw[*]         ; dataController_top:dc0|clkPhase[1] ; -0.067 ; -0.067 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  sw[0]        ; dataController_top:dc0|clkPhase[1] ; -0.067 ; -0.067 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
; flashData[*]  ; dataController_top:dc0|clkPhase[1] ; -2.123 ; -2.123 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  flashData[0] ; dataController_top:dc0|clkPhase[1] ; -2.209 ; -2.209 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  flashData[1] ; dataController_top:dc0|clkPhase[1] ; -2.177 ; -2.177 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  flashData[2] ; dataController_top:dc0|clkPhase[1] ; -2.123 ; -2.123 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  flashData[3] ; dataController_top:dc0|clkPhase[1] ; -2.191 ; -2.191 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  flashData[4] ; dataController_top:dc0|clkPhase[1] ; -2.297 ; -2.297 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  flashData[5] ; dataController_top:dc0|clkPhase[1] ; -2.137 ; -2.137 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  flashData[6] ; dataController_top:dc0|clkPhase[1] ; -2.483 ; -2.483 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  flashData[7] ; dataController_top:dc0|clkPhase[1] ; -2.433 ; -2.433 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
; key[*]        ; dataController_top:dc0|clkPhase[1] ; -2.714 ; -2.714 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  key[1]       ; dataController_top:dc0|clkPhase[1] ; -2.714 ; -2.714 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  key[2]       ; dataController_top:dc0|clkPhase[1] ; -2.740 ; -2.740 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  key[3]       ; dataController_top:dc0|clkPhase[1] ; -2.771 ; -2.771 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
; sramData[*]   ; dataController_top:dc0|clkPhase[1] ; -3.062 ; -3.062 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[0]  ; dataController_top:dc0|clkPhase[1] ; -3.062 ; -3.062 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[1]  ; dataController_top:dc0|clkPhase[1] ; -4.908 ; -4.908 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[2]  ; dataController_top:dc0|clkPhase[1] ; -3.452 ; -3.452 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[3]  ; dataController_top:dc0|clkPhase[1] ; -3.709 ; -3.709 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[4]  ; dataController_top:dc0|clkPhase[1] ; -3.135 ; -3.135 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[5]  ; dataController_top:dc0|clkPhase[1] ; -4.067 ; -4.067 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[6]  ; dataController_top:dc0|clkPhase[1] ; -3.757 ; -3.757 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[7]  ; dataController_top:dc0|clkPhase[1] ; -3.484 ; -3.484 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[8]  ; dataController_top:dc0|clkPhase[1] ; -3.957 ; -3.957 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[9]  ; dataController_top:dc0|clkPhase[1] ; -4.267 ; -4.267 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[10] ; dataController_top:dc0|clkPhase[1] ; -4.525 ; -4.525 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[11] ; dataController_top:dc0|clkPhase[1] ; -4.248 ; -4.248 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[12] ; dataController_top:dc0|clkPhase[1] ; -3.809 ; -3.809 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[13] ; dataController_top:dc0|clkPhase[1] ; -3.838 ; -3.838 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[14] ; dataController_top:dc0|clkPhase[1] ; -3.691 ; -3.691 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[15] ; dataController_top:dc0|clkPhase[1] ; -4.116 ; -4.116 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
; sw[*]         ; dataController_top:dc0|clkPhase[1] ; 0.506  ; 0.506  ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sw[0]        ; dataController_top:dc0|clkPhase[1] ; -0.278 ; -0.278 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sw[2]        ; dataController_top:dc0|clkPhase[1] ; -0.010 ; -0.010 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sw[3]        ; dataController_top:dc0|clkPhase[1] ; 0.266  ; 0.266  ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sw[4]        ; dataController_top:dc0|clkPhase[1] ; 0.506  ; 0.506  ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sw[5]        ; dataController_top:dc0|clkPhase[1] ; 0.438  ; 0.438  ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sw[6]        ; dataController_top:dc0|clkPhase[1] ; 0.404  ; 0.404  ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sw[7]        ; dataController_top:dc0|clkPhase[1] ; 0.228  ; 0.228  ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sw[8]        ; dataController_top:dc0|clkPhase[1] ; 0.288  ; 0.288  ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sw[9]        ; dataController_top:dc0|clkPhase[1] ; 0.324  ; 0.324  ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
+---------------+------------------------------------+--------+--------+------------+-----------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                              ;
+----------------+------------------------------------+--------+--------+------------+-----------------------------------------------+
; Data Port      ; Clock Port                         ; Rise   ; Fall   ; Clock Edge ; Clock Reference                               ;
+----------------+------------------------------------+--------+--------+------------+-----------------------------------------------+
; blue[*]        ; clk50                              ; 7.684  ; 7.684  ; Rise       ; clock325MHz:cs0|altpll:altpll_component|_clk0 ;
;  blue[0]       ; clk50                              ; 7.114  ; 7.114  ; Rise       ; clock325MHz:cs0|altpll:altpll_component|_clk0 ;
;  blue[1]       ; clk50                              ; 7.667  ; 7.667  ; Rise       ; clock325MHz:cs0|altpll:altpll_component|_clk0 ;
;  blue[2]       ; clk50                              ; 7.684  ; 7.684  ; Rise       ; clock325MHz:cs0|altpll:altpll_component|_clk0 ;
;  blue[3]       ; clk50                              ; 7.644  ; 7.644  ; Rise       ; clock325MHz:cs0|altpll:altpll_component|_clk0 ;
; green[*]       ; clk50                              ; 5.954  ; 5.954  ; Rise       ; clock325MHz:cs0|altpll:altpll_component|_clk0 ;
;  green[0]      ; clk50                              ; 5.943  ; 5.943  ; Rise       ; clock325MHz:cs0|altpll:altpll_component|_clk0 ;
;  green[1]      ; clk50                              ; 5.954  ; 5.954  ; Rise       ; clock325MHz:cs0|altpll:altpll_component|_clk0 ;
;  green[2]      ; clk50                              ; 5.663  ; 5.663  ; Rise       ; clock325MHz:cs0|altpll:altpll_component|_clk0 ;
;  green[3]      ; clk50                              ; 5.943  ; 5.943  ; Rise       ; clock325MHz:cs0|altpll:altpll_component|_clk0 ;
; red[*]         ; clk50                              ; 7.084  ; 7.084  ; Rise       ; clock325MHz:cs0|altpll:altpll_component|_clk0 ;
;  red[0]        ; clk50                              ; 7.084  ; 7.084  ; Rise       ; clock325MHz:cs0|altpll:altpll_component|_clk0 ;
;  red[1]        ; clk50                              ; 7.060  ; 7.060  ; Rise       ; clock325MHz:cs0|altpll:altpll_component|_clk0 ;
;  red[2]        ; clk50                              ; 6.533  ; 6.533  ; Rise       ; clock325MHz:cs0|altpll:altpll_component|_clk0 ;
;  red[3]        ; clk50                              ; 6.503  ; 6.503  ; Rise       ; clock325MHz:cs0|altpll:altpll_component|_clk0 ;
; _flashCE       ; dataController_top:dc0|clkPhase[1] ; 13.627 ; 13.627 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
; _flashOE       ; dataController_top:dc0|clkPhase[1] ; 13.988 ; 13.988 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
; _sramCE        ; dataController_top:dc0|clkPhase[1] ; 13.304 ; 13.304 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
; _sramLDS       ; dataController_top:dc0|clkPhase[1] ; 11.315 ; 11.315 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
; _sramOE        ; dataController_top:dc0|clkPhase[1] ; 13.400 ; 13.400 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
; _sramUDS       ; dataController_top:dc0|clkPhase[1] ; 11.694 ; 11.694 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
; _sramWE        ; dataController_top:dc0|clkPhase[1] ; 10.985 ; 10.985 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
; blue[*]        ; dataController_top:dc0|clkPhase[1] ; 14.469 ; 14.469 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  blue[0]       ; dataController_top:dc0|clkPhase[1] ; 13.899 ; 13.899 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  blue[1]       ; dataController_top:dc0|clkPhase[1] ; 14.452 ; 14.452 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  blue[2]       ; dataController_top:dc0|clkPhase[1] ; 14.469 ; 14.469 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  blue[3]       ; dataController_top:dc0|clkPhase[1] ; 14.429 ; 14.429 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
; flashAddr[*]   ; dataController_top:dc0|clkPhase[1] ; 16.474 ; 16.474 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  flashAddr[0]  ; dataController_top:dc0|clkPhase[1] ; 10.768 ; 10.768 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  flashAddr[1]  ; dataController_top:dc0|clkPhase[1] ; 11.828 ; 11.828 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  flashAddr[2]  ; dataController_top:dc0|clkPhase[1] ; 12.587 ; 12.587 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  flashAddr[3]  ; dataController_top:dc0|clkPhase[1] ; 12.184 ; 12.184 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  flashAddr[4]  ; dataController_top:dc0|clkPhase[1] ; 11.117 ; 11.117 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  flashAddr[5]  ; dataController_top:dc0|clkPhase[1] ; 12.407 ; 12.407 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  flashAddr[6]  ; dataController_top:dc0|clkPhase[1] ; 13.697 ; 13.697 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  flashAddr[7]  ; dataController_top:dc0|clkPhase[1] ; 12.960 ; 12.960 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  flashAddr[8]  ; dataController_top:dc0|clkPhase[1] ; 12.928 ; 12.928 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  flashAddr[9]  ; dataController_top:dc0|clkPhase[1] ; 12.528 ; 12.528 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  flashAddr[10] ; dataController_top:dc0|clkPhase[1] ; 12.933 ; 12.933 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  flashAddr[11] ; dataController_top:dc0|clkPhase[1] ; 13.161 ; 13.161 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  flashAddr[12] ; dataController_top:dc0|clkPhase[1] ; 14.317 ; 14.317 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  flashAddr[13] ; dataController_top:dc0|clkPhase[1] ; 14.792 ; 14.792 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  flashAddr[14] ; dataController_top:dc0|clkPhase[1] ; 14.688 ; 14.688 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  flashAddr[15] ; dataController_top:dc0|clkPhase[1] ; 14.408 ; 14.408 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  flashAddr[16] ; dataController_top:dc0|clkPhase[1] ; 14.944 ; 14.944 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  flashAddr[17] ; dataController_top:dc0|clkPhase[1] ; 16.474 ; 16.474 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  flashAddr[18] ; dataController_top:dc0|clkPhase[1] ; 15.963 ; 15.963 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  flashAddr[19] ; dataController_top:dc0|clkPhase[1] ; 14.610 ; 14.610 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  flashAddr[20] ; dataController_top:dc0|clkPhase[1] ; 15.604 ; 15.604 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  flashAddr[21] ; dataController_top:dc0|clkPhase[1] ; 15.768 ; 15.768 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
; hex0[*]        ; dataController_top:dc0|clkPhase[1] ; 10.321 ; 10.321 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  hex0[0]       ; dataController_top:dc0|clkPhase[1] ; 8.716  ; 8.716  ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  hex0[1]       ; dataController_top:dc0|clkPhase[1] ; 10.321 ; 10.321 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  hex0[2]       ; dataController_top:dc0|clkPhase[1] ; 9.415  ; 9.415  ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  hex0[3]       ; dataController_top:dc0|clkPhase[1] ; 10.259 ; 10.259 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  hex0[4]       ; dataController_top:dc0|clkPhase[1] ; 9.813  ; 9.813  ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  hex0[5]       ; dataController_top:dc0|clkPhase[1] ; 9.321  ; 9.321  ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  hex0[6]       ; dataController_top:dc0|clkPhase[1] ; 9.170  ; 9.170  ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
; hex1[*]        ; dataController_top:dc0|clkPhase[1] ; 10.935 ; 10.935 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  hex1[0]       ; dataController_top:dc0|clkPhase[1] ; 10.697 ; 10.697 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  hex1[1]       ; dataController_top:dc0|clkPhase[1] ; 10.664 ; 10.664 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  hex1[2]       ; dataController_top:dc0|clkPhase[1] ; 10.670 ; 10.670 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  hex1[3]       ; dataController_top:dc0|clkPhase[1] ; 10.886 ; 10.886 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  hex1[4]       ; dataController_top:dc0|clkPhase[1] ; 10.686 ; 10.686 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  hex1[5]       ; dataController_top:dc0|clkPhase[1] ; 10.537 ; 10.537 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  hex1[6]       ; dataController_top:dc0|clkPhase[1] ; 10.935 ; 10.935 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
; hsync          ; dataController_top:dc0|clkPhase[1] ; 8.019  ; 8.019  ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
; ledg[*]        ; dataController_top:dc0|clkPhase[1] ; 11.203 ; 11.203 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  ledg[2]       ; dataController_top:dc0|clkPhase[1] ; 11.203 ; 11.203 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  ledg[3]       ; dataController_top:dc0|clkPhase[1] ; 10.910 ; 10.910 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  ledg[4]       ; dataController_top:dc0|clkPhase[1] ; 9.980  ; 9.980  ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  ledg[5]       ; dataController_top:dc0|clkPhase[1] ; 9.447  ; 9.447  ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
; mouseClk       ; dataController_top:dc0|clkPhase[1] ; 8.313  ; 8.313  ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
; mouseData      ; dataController_top:dc0|clkPhase[1] ; 9.320  ; 9.320  ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
; red[*]         ; dataController_top:dc0|clkPhase[1] ; 13.869 ; 13.869 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  red[0]        ; dataController_top:dc0|clkPhase[1] ; 13.869 ; 13.869 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  red[1]        ; dataController_top:dc0|clkPhase[1] ; 13.845 ; 13.845 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  red[2]        ; dataController_top:dc0|clkPhase[1] ; 13.318 ; 13.318 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  red[3]        ; dataController_top:dc0|clkPhase[1] ; 13.288 ; 13.288 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
; sramAddr[*]    ; dataController_top:dc0|clkPhase[1] ; 15.449 ; 15.449 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  sramAddr[0]   ; dataController_top:dc0|clkPhase[1] ; 12.530 ; 12.530 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  sramAddr[1]   ; dataController_top:dc0|clkPhase[1] ; 12.349 ; 12.349 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  sramAddr[2]   ; dataController_top:dc0|clkPhase[1] ; 12.104 ; 12.104 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  sramAddr[3]   ; dataController_top:dc0|clkPhase[1] ; 11.314 ; 11.314 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  sramAddr[4]   ; dataController_top:dc0|clkPhase[1] ; 12.102 ; 12.102 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  sramAddr[5]   ; dataController_top:dc0|clkPhase[1] ; 12.045 ; 12.045 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  sramAddr[6]   ; dataController_top:dc0|clkPhase[1] ; 11.852 ; 11.852 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  sramAddr[7]   ; dataController_top:dc0|clkPhase[1] ; 11.787 ; 11.787 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  sramAddr[8]   ; dataController_top:dc0|clkPhase[1] ; 11.420 ; 11.420 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  sramAddr[9]   ; dataController_top:dc0|clkPhase[1] ; 11.552 ; 11.552 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  sramAddr[10]  ; dataController_top:dc0|clkPhase[1] ; 12.287 ; 12.287 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  sramAddr[11]  ; dataController_top:dc0|clkPhase[1] ; 13.190 ; 13.190 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  sramAddr[12]  ; dataController_top:dc0|clkPhase[1] ; 13.913 ; 13.913 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  sramAddr[13]  ; dataController_top:dc0|clkPhase[1] ; 14.350 ; 14.350 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  sramAddr[14]  ; dataController_top:dc0|clkPhase[1] ; 13.961 ; 13.961 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  sramAddr[15]  ; dataController_top:dc0|clkPhase[1] ; 15.243 ; 15.243 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  sramAddr[16]  ; dataController_top:dc0|clkPhase[1] ; 15.036 ; 15.036 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  sramAddr[17]  ; dataController_top:dc0|clkPhase[1] ; 15.449 ; 15.449 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
; vsync          ; dataController_top:dc0|clkPhase[1] ; 8.275  ; 8.275  ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
; _flashCE       ; dataController_top:dc0|clkPhase[1] ; 15.559 ; 15.559 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
; _flashOE       ; dataController_top:dc0|clkPhase[1] ; 15.920 ; 15.920 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
; _sramCE        ; dataController_top:dc0|clkPhase[1] ; 16.133 ; 16.133 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
; _sramLDS       ; dataController_top:dc0|clkPhase[1] ; 11.937 ; 11.937 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
; _sramOE        ; dataController_top:dc0|clkPhase[1] ; 16.229 ; 16.229 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
; _sramUDS       ; dataController_top:dc0|clkPhase[1] ; 11.724 ; 11.724 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
; _sramWE        ; dataController_top:dc0|clkPhase[1] ; 14.088 ; 14.088 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
; flashAddr[*]   ; dataController_top:dc0|clkPhase[1] ; 16.429 ; 16.429 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  flashAddr[0]  ; dataController_top:dc0|clkPhase[1] ; 8.872  ; 8.872  ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  flashAddr[1]  ; dataController_top:dc0|clkPhase[1] ; 13.230 ; 13.230 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  flashAddr[2]  ; dataController_top:dc0|clkPhase[1] ; 13.114 ; 13.114 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  flashAddr[3]  ; dataController_top:dc0|clkPhase[1] ; 13.643 ; 13.643 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  flashAddr[4]  ; dataController_top:dc0|clkPhase[1] ; 13.132 ; 13.132 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  flashAddr[5]  ; dataController_top:dc0|clkPhase[1] ; 12.396 ; 12.396 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  flashAddr[6]  ; dataController_top:dc0|clkPhase[1] ; 13.562 ; 13.562 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  flashAddr[7]  ; dataController_top:dc0|clkPhase[1] ; 13.821 ; 13.821 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  flashAddr[8]  ; dataController_top:dc0|clkPhase[1] ; 14.026 ; 14.026 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  flashAddr[9]  ; dataController_top:dc0|clkPhase[1] ; 14.218 ; 14.218 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  flashAddr[10] ; dataController_top:dc0|clkPhase[1] ; 12.284 ; 12.284 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  flashAddr[11] ; dataController_top:dc0|clkPhase[1] ; 13.645 ; 13.645 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  flashAddr[12] ; dataController_top:dc0|clkPhase[1] ; 13.823 ; 13.823 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  flashAddr[13] ; dataController_top:dc0|clkPhase[1] ; 13.095 ; 13.095 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  flashAddr[14] ; dataController_top:dc0|clkPhase[1] ; 12.982 ; 12.982 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  flashAddr[15] ; dataController_top:dc0|clkPhase[1] ; 13.179 ; 13.179 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  flashAddr[16] ; dataController_top:dc0|clkPhase[1] ; 13.272 ; 13.272 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  flashAddr[17] ; dataController_top:dc0|clkPhase[1] ; 16.429 ; 16.429 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  flashAddr[18] ; dataController_top:dc0|clkPhase[1] ; 15.877 ; 15.877 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  flashAddr[19] ; dataController_top:dc0|clkPhase[1] ; 15.624 ; 15.624 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  flashAddr[20] ; dataController_top:dc0|clkPhase[1] ; 14.438 ; 14.438 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  flashAddr[21] ; dataController_top:dc0|clkPhase[1] ; 14.758 ; 14.758 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
; sramAddr[*]    ; dataController_top:dc0|clkPhase[1] ; 15.363 ; 15.363 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramAddr[0]   ; dataController_top:dc0|clkPhase[1] ; 13.932 ; 13.932 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramAddr[1]   ; dataController_top:dc0|clkPhase[1] ; 12.876 ; 12.876 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramAddr[2]   ; dataController_top:dc0|clkPhase[1] ; 13.563 ; 13.563 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramAddr[3]   ; dataController_top:dc0|clkPhase[1] ; 13.329 ; 13.329 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramAddr[4]   ; dataController_top:dc0|clkPhase[1] ; 12.091 ; 12.091 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramAddr[5]   ; dataController_top:dc0|clkPhase[1] ; 11.910 ; 11.910 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramAddr[6]   ; dataController_top:dc0|clkPhase[1] ; 12.713 ; 12.713 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramAddr[7]   ; dataController_top:dc0|clkPhase[1] ; 12.885 ; 12.885 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramAddr[8]   ; dataController_top:dc0|clkPhase[1] ; 13.110 ; 13.110 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramAddr[9]   ; dataController_top:dc0|clkPhase[1] ; 10.903 ; 10.903 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramAddr[10]  ; dataController_top:dc0|clkPhase[1] ; 12.771 ; 12.771 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramAddr[11]  ; dataController_top:dc0|clkPhase[1] ; 12.696 ; 12.696 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramAddr[12]  ; dataController_top:dc0|clkPhase[1] ; 12.216 ; 12.216 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramAddr[13]  ; dataController_top:dc0|clkPhase[1] ; 12.644 ; 12.644 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramAddr[14]  ; dataController_top:dc0|clkPhase[1] ; 12.732 ; 12.732 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramAddr[15]  ; dataController_top:dc0|clkPhase[1] ; 13.571 ; 13.571 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramAddr[16]  ; dataController_top:dc0|clkPhase[1] ; 14.991 ; 14.991 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramAddr[17]  ; dataController_top:dc0|clkPhase[1] ; 15.363 ; 15.363 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
; sramData[*]    ; dataController_top:dc0|clkPhase[1] ; 21.663 ; 21.663 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[0]   ; dataController_top:dc0|clkPhase[1] ; 18.214 ; 18.214 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[1]   ; dataController_top:dc0|clkPhase[1] ; 18.744 ; 18.744 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[2]   ; dataController_top:dc0|clkPhase[1] ; 17.776 ; 17.776 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[3]   ; dataController_top:dc0|clkPhase[1] ; 19.311 ; 19.311 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[4]   ; dataController_top:dc0|clkPhase[1] ; 21.663 ; 21.663 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[5]   ; dataController_top:dc0|clkPhase[1] ; 18.654 ; 18.654 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[6]   ; dataController_top:dc0|clkPhase[1] ; 17.823 ; 17.823 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[7]   ; dataController_top:dc0|clkPhase[1] ; 17.779 ; 17.779 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[8]   ; dataController_top:dc0|clkPhase[1] ; 12.577 ; 12.577 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[9]   ; dataController_top:dc0|clkPhase[1] ; 12.203 ; 12.203 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[10]  ; dataController_top:dc0|clkPhase[1] ; 11.529 ; 11.529 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[11]  ; dataController_top:dc0|clkPhase[1] ; 13.206 ; 13.206 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[12]  ; dataController_top:dc0|clkPhase[1] ; 11.285 ; 11.285 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[13]  ; dataController_top:dc0|clkPhase[1] ; 12.026 ; 12.026 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[14]  ; dataController_top:dc0|clkPhase[1] ; 11.864 ; 11.864 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[15]  ; dataController_top:dc0|clkPhase[1] ; 11.371 ; 11.371 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
+----------------+------------------------------------+--------+--------+------------+-----------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                    ;
+----------------+------------------------------------+-------+-------+------------+-----------------------------------------------+
; Data Port      ; Clock Port                         ; Rise  ; Fall  ; Clock Edge ; Clock Reference                               ;
+----------------+------------------------------------+-------+-------+------------+-----------------------------------------------+
; blue[*]        ; clk50                              ; 2.895 ; 2.895 ; Rise       ; clock325MHz:cs0|altpll:altpll_component|_clk0 ;
;  blue[0]       ; clk50                              ; 2.895 ; 2.895 ; Rise       ; clock325MHz:cs0|altpll:altpll_component|_clk0 ;
;  blue[1]       ; clk50                              ; 3.095 ; 3.095 ; Rise       ; clock325MHz:cs0|altpll:altpll_component|_clk0 ;
;  blue[2]       ; clk50                              ; 3.113 ; 3.113 ; Rise       ; clock325MHz:cs0|altpll:altpll_component|_clk0 ;
;  blue[3]       ; clk50                              ; 3.073 ; 3.073 ; Rise       ; clock325MHz:cs0|altpll:altpll_component|_clk0 ;
; green[*]       ; clk50                              ; 2.364 ; 2.364 ; Rise       ; clock325MHz:cs0|altpll:altpll_component|_clk0 ;
;  green[0]      ; clk50                              ; 2.466 ; 2.466 ; Rise       ; clock325MHz:cs0|altpll:altpll_component|_clk0 ;
;  green[1]      ; clk50                              ; 2.470 ; 2.470 ; Rise       ; clock325MHz:cs0|altpll:altpll_component|_clk0 ;
;  green[2]      ; clk50                              ; 2.364 ; 2.364 ; Rise       ; clock325MHz:cs0|altpll:altpll_component|_clk0 ;
;  green[3]      ; clk50                              ; 2.466 ; 2.466 ; Rise       ; clock325MHz:cs0|altpll:altpll_component|_clk0 ;
; red[*]         ; clk50                              ; 2.657 ; 2.657 ; Rise       ; clock325MHz:cs0|altpll:altpll_component|_clk0 ;
;  red[0]        ; clk50                              ; 2.868 ; 2.868 ; Rise       ; clock325MHz:cs0|altpll:altpll_component|_clk0 ;
;  red[1]        ; clk50                              ; 2.856 ; 2.856 ; Rise       ; clock325MHz:cs0|altpll:altpll_component|_clk0 ;
;  red[2]        ; clk50                              ; 2.687 ; 2.687 ; Rise       ; clock325MHz:cs0|altpll:altpll_component|_clk0 ;
;  red[3]        ; clk50                              ; 2.657 ; 2.657 ; Rise       ; clock325MHz:cs0|altpll:altpll_component|_clk0 ;
; _flashCE       ; dataController_top:dc0|clkPhase[1] ; 4.834 ; 4.834 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
; _flashOE       ; dataController_top:dc0|clkPhase[1] ; 5.239 ; 5.239 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
; _sramCE        ; dataController_top:dc0|clkPhase[1] ; 4.617 ; 4.617 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
; _sramLDS       ; dataController_top:dc0|clkPhase[1] ; 4.740 ; 4.740 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
; _sramOE        ; dataController_top:dc0|clkPhase[1] ; 5.195 ; 5.195 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
; _sramUDS       ; dataController_top:dc0|clkPhase[1] ; 5.019 ; 5.019 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
; _sramWE        ; dataController_top:dc0|clkPhase[1] ; 4.756 ; 4.756 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
; blue[*]        ; dataController_top:dc0|clkPhase[1] ; 5.476 ; 5.476 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  blue[0]       ; dataController_top:dc0|clkPhase[1] ; 5.476 ; 5.476 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  blue[1]       ; dataController_top:dc0|clkPhase[1] ; 5.676 ; 5.676 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  blue[2]       ; dataController_top:dc0|clkPhase[1] ; 5.694 ; 5.694 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  blue[3]       ; dataController_top:dc0|clkPhase[1] ; 5.654 ; 5.654 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
; flashAddr[*]   ; dataController_top:dc0|clkPhase[1] ; 4.719 ; 4.719 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  flashAddr[0]  ; dataController_top:dc0|clkPhase[1] ; 5.095 ; 5.095 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  flashAddr[1]  ; dataController_top:dc0|clkPhase[1] ; 5.023 ; 5.023 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  flashAddr[2]  ; dataController_top:dc0|clkPhase[1] ; 5.178 ; 5.178 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  flashAddr[3]  ; dataController_top:dc0|clkPhase[1] ; 5.347 ; 5.347 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  flashAddr[4]  ; dataController_top:dc0|clkPhase[1] ; 4.827 ; 4.827 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  flashAddr[5]  ; dataController_top:dc0|clkPhase[1] ; 5.350 ; 5.350 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  flashAddr[6]  ; dataController_top:dc0|clkPhase[1] ; 5.202 ; 5.202 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  flashAddr[7]  ; dataController_top:dc0|clkPhase[1] ; 5.100 ; 5.100 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  flashAddr[8]  ; dataController_top:dc0|clkPhase[1] ; 5.176 ; 5.176 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  flashAddr[9]  ; dataController_top:dc0|clkPhase[1] ; 4.839 ; 4.839 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  flashAddr[10] ; dataController_top:dc0|clkPhase[1] ; 4.931 ; 4.931 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  flashAddr[11] ; dataController_top:dc0|clkPhase[1] ; 4.970 ; 4.970 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  flashAddr[12] ; dataController_top:dc0|clkPhase[1] ; 5.225 ; 5.225 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  flashAddr[13] ; dataController_top:dc0|clkPhase[1] ; 4.862 ; 4.862 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  flashAddr[14] ; dataController_top:dc0|clkPhase[1] ; 4.816 ; 4.816 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  flashAddr[15] ; dataController_top:dc0|clkPhase[1] ; 4.780 ; 4.780 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  flashAddr[16] ; dataController_top:dc0|clkPhase[1] ; 4.719 ; 4.719 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  flashAddr[17] ; dataController_top:dc0|clkPhase[1] ; 5.494 ; 5.494 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  flashAddr[18] ; dataController_top:dc0|clkPhase[1] ; 5.324 ; 5.324 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  flashAddr[19] ; dataController_top:dc0|clkPhase[1] ; 5.230 ; 5.230 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  flashAddr[20] ; dataController_top:dc0|clkPhase[1] ; 4.738 ; 4.738 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  flashAddr[21] ; dataController_top:dc0|clkPhase[1] ; 4.923 ; 4.923 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
; hex0[*]        ; dataController_top:dc0|clkPhase[1] ; 4.132 ; 4.132 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  hex0[0]       ; dataController_top:dc0|clkPhase[1] ; 4.132 ; 4.132 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  hex0[1]       ; dataController_top:dc0|clkPhase[1] ; 4.841 ; 4.841 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  hex0[2]       ; dataController_top:dc0|clkPhase[1] ; 4.376 ; 4.376 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  hex0[3]       ; dataController_top:dc0|clkPhase[1] ; 4.716 ; 4.716 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  hex0[4]       ; dataController_top:dc0|clkPhase[1] ; 4.497 ; 4.497 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  hex0[5]       ; dataController_top:dc0|clkPhase[1] ; 4.373 ; 4.373 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  hex0[6]       ; dataController_top:dc0|clkPhase[1] ; 4.250 ; 4.250 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
; hex1[*]        ; dataController_top:dc0|clkPhase[1] ; 4.569 ; 4.569 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  hex1[0]       ; dataController_top:dc0|clkPhase[1] ; 4.598 ; 4.598 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  hex1[1]       ; dataController_top:dc0|clkPhase[1] ; 4.569 ; 4.569 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  hex1[2]       ; dataController_top:dc0|clkPhase[1] ; 4.594 ; 4.594 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  hex1[3]       ; dataController_top:dc0|clkPhase[1] ; 4.713 ; 4.713 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  hex1[4]       ; dataController_top:dc0|clkPhase[1] ; 4.586 ; 4.586 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  hex1[5]       ; dataController_top:dc0|clkPhase[1] ; 4.792 ; 4.792 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  hex1[6]       ; dataController_top:dc0|clkPhase[1] ; 4.664 ; 4.664 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
; hsync          ; dataController_top:dc0|clkPhase[1] ; 4.150 ; 4.150 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
; ledg[*]        ; dataController_top:dc0|clkPhase[1] ; 4.488 ; 4.488 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  ledg[2]       ; dataController_top:dc0|clkPhase[1] ; 4.593 ; 4.593 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  ledg[3]       ; dataController_top:dc0|clkPhase[1] ; 4.495 ; 4.495 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  ledg[4]       ; dataController_top:dc0|clkPhase[1] ; 4.669 ; 4.669 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  ledg[5]       ; dataController_top:dc0|clkPhase[1] ; 4.488 ; 4.488 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
; mouseClk       ; dataController_top:dc0|clkPhase[1] ; 4.311 ; 4.311 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
; mouseData      ; dataController_top:dc0|clkPhase[1] ; 4.448 ; 4.448 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
; red[*]         ; dataController_top:dc0|clkPhase[1] ; 5.238 ; 5.238 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  red[0]        ; dataController_top:dc0|clkPhase[1] ; 5.449 ; 5.449 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  red[1]        ; dataController_top:dc0|clkPhase[1] ; 5.437 ; 5.437 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  red[2]        ; dataController_top:dc0|clkPhase[1] ; 5.268 ; 5.268 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  red[3]        ; dataController_top:dc0|clkPhase[1] ; 5.238 ; 5.238 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
; sramAddr[*]    ; dataController_top:dc0|clkPhase[1] ; 4.429 ; 4.429 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  sramAddr[0]   ; dataController_top:dc0|clkPhase[1] ; 5.288 ; 5.288 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  sramAddr[1]   ; dataController_top:dc0|clkPhase[1] ; 5.110 ; 5.110 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  sramAddr[2]   ; dataController_top:dc0|clkPhase[1] ; 5.304 ; 5.304 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  sramAddr[3]   ; dataController_top:dc0|clkPhase[1] ; 4.893 ; 4.893 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  sramAddr[4]   ; dataController_top:dc0|clkPhase[1] ; 5.302 ; 5.302 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  sramAddr[5]   ; dataController_top:dc0|clkPhase[1] ; 4.595 ; 4.595 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  sramAddr[6]   ; dataController_top:dc0|clkPhase[1] ; 4.694 ; 4.694 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  sramAddr[7]   ; dataController_top:dc0|clkPhase[1] ; 4.742 ; 4.742 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  sramAddr[8]   ; dataController_top:dc0|clkPhase[1] ; 4.429 ; 4.429 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  sramAddr[9]   ; dataController_top:dc0|clkPhase[1] ; 4.433 ; 4.433 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  sramAddr[10]  ; dataController_top:dc0|clkPhase[1] ; 4.631 ; 4.631 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  sramAddr[11]  ; dataController_top:dc0|clkPhase[1] ; 4.792 ; 4.792 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  sramAddr[12]  ; dataController_top:dc0|clkPhase[1] ; 4.521 ; 4.521 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  sramAddr[13]  ; dataController_top:dc0|clkPhase[1] ; 4.624 ; 4.624 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  sramAddr[14]  ; dataController_top:dc0|clkPhase[1] ; 4.649 ; 4.649 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  sramAddr[15]  ; dataController_top:dc0|clkPhase[1] ; 4.834 ; 4.834 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  sramAddr[16]  ; dataController_top:dc0|clkPhase[1] ; 4.989 ; 4.989 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
;  sramAddr[17]  ; dataController_top:dc0|clkPhase[1] ; 5.106 ; 5.106 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
; vsync          ; dataController_top:dc0|clkPhase[1] ; 4.225 ; 4.225 ; Rise       ; dataController_top:dc0|clkPhase[1]            ;
; _flashCE       ; dataController_top:dc0|clkPhase[1] ; 5.560 ; 5.560 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
; _flashOE       ; dataController_top:dc0|clkPhase[1] ; 4.968 ; 4.968 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
; _sramCE        ; dataController_top:dc0|clkPhase[1] ; 5.386 ; 5.386 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
; _sramLDS       ; dataController_top:dc0|clkPhase[1] ; 5.344 ; 5.344 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
; _sramOE        ; dataController_top:dc0|clkPhase[1] ; 5.025 ; 5.025 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
; _sramUDS       ; dataController_top:dc0|clkPhase[1] ; 5.351 ; 5.351 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
; _sramWE        ; dataController_top:dc0|clkPhase[1] ; 4.384 ; 4.384 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
; flashAddr[*]   ; dataController_top:dc0|clkPhase[1] ; 4.443 ; 4.443 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  flashAddr[0]  ; dataController_top:dc0|clkPhase[1] ; 4.443 ; 4.443 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  flashAddr[1]  ; dataController_top:dc0|clkPhase[1] ; 5.593 ; 5.593 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  flashAddr[2]  ; dataController_top:dc0|clkPhase[1] ; 5.843 ; 5.843 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  flashAddr[3]  ; dataController_top:dc0|clkPhase[1] ; 6.061 ; 6.061 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  flashAddr[4]  ; dataController_top:dc0|clkPhase[1] ; 5.523 ; 5.523 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  flashAddr[5]  ; dataController_top:dc0|clkPhase[1] ; 5.606 ; 5.606 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  flashAddr[6]  ; dataController_top:dc0|clkPhase[1] ; 5.791 ; 5.791 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  flashAddr[7]  ; dataController_top:dc0|clkPhase[1] ; 5.992 ; 5.992 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  flashAddr[8]  ; dataController_top:dc0|clkPhase[1] ; 5.918 ; 5.918 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  flashAddr[9]  ; dataController_top:dc0|clkPhase[1] ; 5.719 ; 5.719 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  flashAddr[10] ; dataController_top:dc0|clkPhase[1] ; 5.440 ; 5.440 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  flashAddr[11] ; dataController_top:dc0|clkPhase[1] ; 5.634 ; 5.634 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  flashAddr[12] ; dataController_top:dc0|clkPhase[1] ; 5.707 ; 5.707 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  flashAddr[13] ; dataController_top:dc0|clkPhase[1] ; 5.362 ; 5.362 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  flashAddr[14] ; dataController_top:dc0|clkPhase[1] ; 5.614 ; 5.614 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  flashAddr[15] ; dataController_top:dc0|clkPhase[1] ; 5.723 ; 5.723 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  flashAddr[16] ; dataController_top:dc0|clkPhase[1] ; 5.429 ; 5.429 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  flashAddr[17] ; dataController_top:dc0|clkPhase[1] ; 5.902 ; 5.902 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  flashAddr[18] ; dataController_top:dc0|clkPhase[1] ; 5.733 ; 5.733 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  flashAddr[19] ; dataController_top:dc0|clkPhase[1] ; 5.597 ; 5.597 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  flashAddr[20] ; dataController_top:dc0|clkPhase[1] ; 4.907 ; 4.907 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  flashAddr[21] ; dataController_top:dc0|clkPhase[1] ; 5.346 ; 5.346 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
; sramAddr[*]    ; dataController_top:dc0|clkPhase[1] ; 4.942 ; 4.942 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramAddr[0]   ; dataController_top:dc0|clkPhase[1] ; 5.858 ; 5.858 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramAddr[1]   ; dataController_top:dc0|clkPhase[1] ; 5.775 ; 5.775 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramAddr[2]   ; dataController_top:dc0|clkPhase[1] ; 6.018 ; 6.018 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramAddr[3]   ; dataController_top:dc0|clkPhase[1] ; 5.589 ; 5.589 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramAddr[4]   ; dataController_top:dc0|clkPhase[1] ; 5.558 ; 5.558 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramAddr[5]   ; dataController_top:dc0|clkPhase[1] ; 5.184 ; 5.184 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramAddr[6]   ; dataController_top:dc0|clkPhase[1] ; 5.586 ; 5.586 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramAddr[7]   ; dataController_top:dc0|clkPhase[1] ; 5.484 ; 5.484 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramAddr[8]   ; dataController_top:dc0|clkPhase[1] ; 5.309 ; 5.309 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramAddr[9]   ; dataController_top:dc0|clkPhase[1] ; 4.942 ; 4.942 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramAddr[10]  ; dataController_top:dc0|clkPhase[1] ; 5.295 ; 5.295 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramAddr[11]  ; dataController_top:dc0|clkPhase[1] ; 5.274 ; 5.274 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramAddr[12]  ; dataController_top:dc0|clkPhase[1] ; 5.021 ; 5.021 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramAddr[13]  ; dataController_top:dc0|clkPhase[1] ; 5.422 ; 5.422 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramAddr[14]  ; dataController_top:dc0|clkPhase[1] ; 5.592 ; 5.592 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramAddr[15]  ; dataController_top:dc0|clkPhase[1] ; 5.544 ; 5.544 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramAddr[16]  ; dataController_top:dc0|clkPhase[1] ; 5.397 ; 5.397 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramAddr[17]  ; dataController_top:dc0|clkPhase[1] ; 5.515 ; 5.515 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
; sramData[*]    ; dataController_top:dc0|clkPhase[1] ; 4.649 ; 4.649 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[0]   ; dataController_top:dc0|clkPhase[1] ; 4.881 ; 4.881 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[1]   ; dataController_top:dc0|clkPhase[1] ; 4.976 ; 4.976 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[2]   ; dataController_top:dc0|clkPhase[1] ; 4.840 ; 4.840 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[3]   ; dataController_top:dc0|clkPhase[1] ; 5.112 ; 5.112 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[4]   ; dataController_top:dc0|clkPhase[1] ; 5.032 ; 5.032 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[5]   ; dataController_top:dc0|clkPhase[1] ; 4.876 ; 4.876 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[6]   ; dataController_top:dc0|clkPhase[1] ; 4.649 ; 4.649 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[7]   ; dataController_top:dc0|clkPhase[1] ; 4.784 ; 4.784 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[8]   ; dataController_top:dc0|clkPhase[1] ; 5.027 ; 5.027 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[9]   ; dataController_top:dc0|clkPhase[1] ; 4.881 ; 4.881 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[10]  ; dataController_top:dc0|clkPhase[1] ; 4.885 ; 4.885 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[11]  ; dataController_top:dc0|clkPhase[1] ; 5.183 ; 5.183 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[12]  ; dataController_top:dc0|clkPhase[1] ; 5.245 ; 5.245 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[13]  ; dataController_top:dc0|clkPhase[1] ; 5.434 ; 5.434 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[14]  ; dataController_top:dc0|clkPhase[1] ; 5.079 ; 5.079 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
;  sramData[15]  ; dataController_top:dc0|clkPhase[1] ; 5.120 ; 5.120 ; Fall       ; dataController_top:dc0|clkPhase[1]            ;
+----------------+------------------------------------+-------+-------+------------+-----------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                            ;
+-----------------------------------------------+-----------------------------------------------+----------+----------+----------+-----------+
; From Clock                                    ; To Clock                                      ; RR Paths ; FR Paths ; RF Paths ; FF Paths  ;
+-----------------------------------------------+-----------------------------------------------+----------+----------+----------+-----------+
; clock325MHz:cs0|altpll:altpll_component|_clk0 ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 33       ; 0        ; 0        ; 0         ;
; dataController_top:dc0|clkPhase[1]            ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 93074    ; 193428   ; 0        ; 0         ;
; dataController_top:dc0|clkPhase[1]            ; dataController_top:dc0|clkPhase[1]            ; 280185   ; 728828   ; 4447454  ; 136500830 ;
+-----------------------------------------------+-----------------------------------------------+----------+----------+----------+-----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                             ;
+-----------------------------------------------+-----------------------------------------------+----------+----------+----------+-----------+
; From Clock                                    ; To Clock                                      ; RR Paths ; FR Paths ; RF Paths ; FF Paths  ;
+-----------------------------------------------+-----------------------------------------------+----------+----------+----------+-----------+
; clock325MHz:cs0|altpll:altpll_component|_clk0 ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 33       ; 0        ; 0        ; 0         ;
; dataController_top:dc0|clkPhase[1]            ; clock325MHz:cs0|altpll:altpll_component|_clk0 ; 93074    ; 193428   ; 0        ; 0         ;
; dataController_top:dc0|clkPhase[1]            ; dataController_top:dc0|clkPhase[1]            ; 280185   ; 728828   ; 4447454  ; 136500830 ;
+-----------------------------------------------+-----------------------------------------------+----------+----------+----------+-----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------+
; Recovery Transfers                                                                                                  ;
+------------------------------------+------------------------------------+----------+----------+----------+----------+
; From Clock                         ; To Clock                           ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------------+------------------------------------+----------+----------+----------+----------+
; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 7984     ; 880      ; 3540     ; 0        ;
+------------------------------------+------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------+
; Removal Transfers                                                                                                   ;
+------------------------------------+------------------------------------+----------+----------+----------+----------+
; From Clock                         ; To Clock                           ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------------+------------------------------------+----------+----------+----------+----------+
; dataController_top:dc0|clkPhase[1] ; dataController_top:dc0|clkPhase[1] ; 7984     ; 880      ; 3540     ; 0        ;
+------------------------------------+------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 39    ; 39   ;
; Unconstrained Input Port Paths  ; 1107  ; 1107 ;
; Unconstrained Output Ports      ; 97    ; 97   ;
; Unconstrained Output Port Paths ; 1512  ; 1512 ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II TimeQuest Timing Analyzer
    Info: Version 11.0 Build 157 04/27/2011 SJ Web Edition
    Info: Processing started: Sun Oct 09 16:24:38 2011
Info: Command: quartus_sta PlusToo -c plusToo_top
Info: qsta_default_script.tcl version: #1
Info: Low junction temperature is 0 degrees C
Info: High junction temperature is 85 degrees C
Info: Evaluating HDL-embedded SDC commands
    Info: Entity sld_hub
        Info: create_clock -period 10MHz -name altera_reserved_tck [get_ports {altera_reserved_tck}]
        Info: set_clock_groups -asynchronous -group {altera_reserved_tck}
Info: Reading SDC File: 'plusToo_top.sdc'
Warning: Overwriting existing clock: altera_reserved_tck
Info: Analyzing Slow Model
Info: Worst-case setup slack is 6.537
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     6.537         0.000 clock325MHz:cs0|altpll:altpll_component|_clk0 
    Info:    24.374         0.000 dataController_top:dc0|clkPhase[1] 
Info: Worst-case hold slack is 0.065
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.065         0.000 clock325MHz:cs0|altpll:altpll_component|_clk0 
    Info:     0.445         0.000 dataController_top:dc0|clkPhase[1] 
Info: Worst-case recovery slack is 48.995
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    48.995         0.000 dataController_top:dc0|clkPhase[1] 
Info: Worst-case removal slack is 4.138
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     4.138         0.000 dataController_top:dc0|clkPhase[1] 
Info: Worst-case minimum pulse width slack is 10.000
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    10.000         0.000 clk50 
    Info:    14.273         0.000 clock325MHz:cs0|altpll:altpll_component|_clk0 
    Info:    58.974         0.000 dataController_top:dc0|clkPhase[1] 
    Info:    97.531         0.000 altera_reserved_tck 
Info: The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info: Started post-fitting delay annotation
Warning: Found 126 output pins without output pin load capacitance assignment
    Info: Pin "sramData[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "sramData[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "sramData[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "sramData[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "sramData[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "sramData[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "sramData[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "sramData[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "sramData[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "sramData[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "sramData[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "sramData[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "sramData[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "sramData[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "sramData[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "sramData[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "mouseClk" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "mouseData" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "hsync" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "vsync" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "red[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "red[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "red[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "red[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "green[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "green[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "green[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "green[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "blue[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "blue[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "blue[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "blue[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "hex0[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "hex0[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "hex0[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "hex0[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "hex0[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "hex0[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "hex0[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "hex1[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "hex1[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "hex1[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "hex1[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "hex1[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "hex1[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "hex1[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "hex2[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "hex2[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "hex2[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "hex2[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "hex2[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "hex2[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "hex2[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "hex3[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "hex3[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "hex3[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "hex3[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "hex3[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "hex3[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "hex3[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ledg[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ledg[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ledg[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ledg[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ledg[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ledg[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ledg[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ledg[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ledr[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ledr[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ledr[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ledr[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ledr[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ledr[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ledr[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ledr[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ledr[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ledr[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "flashAddr[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "flashAddr[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "flashAddr[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "flashAddr[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "flashAddr[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "flashAddr[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "flashAddr[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "flashAddr[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "flashAddr[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "flashAddr[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "flashAddr[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "flashAddr[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "flashAddr[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "flashAddr[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "flashAddr[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "flashAddr[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "flashAddr[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "flashAddr[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "flashAddr[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "flashAddr[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "flashAddr[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "flashAddr[21]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "_flashCE" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "_flashOE" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "_flashWE" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "sramAddr[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "sramAddr[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "sramAddr[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "sramAddr[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "sramAddr[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "sramAddr[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "sramAddr[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "sramAddr[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "sramAddr[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "sramAddr[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "sramAddr[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "sramAddr[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "sramAddr[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "sramAddr[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "sramAddr[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "sramAddr[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "sramAddr[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "sramAddr[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "_sramCE" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "_sramOE" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "_sramWE" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "_sramUDS" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "_sramLDS" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info: Delay annotation completed successfully
Info: Worst-case setup slack is 20.929
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    20.929         0.000 clock325MHz:cs0|altpll:altpll_component|_clk0 
    Info:    47.505         0.000 dataController_top:dc0|clkPhase[1] 
Info: Worst-case hold slack is 0.215
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.215         0.000 clock325MHz:cs0|altpll:altpll_component|_clk0 
    Info:     0.215         0.000 dataController_top:dc0|clkPhase[1] 
Info: Worst-case recovery slack is 56.579
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    56.579         0.000 dataController_top:dc0|clkPhase[1] 
Info: Worst-case removal slack is 1.692
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     1.692         0.000 dataController_top:dc0|clkPhase[1] 
Info: Worst-case minimum pulse width slack is 10.000
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    10.000         0.000 clk50 
    Info:    14.384         0.000 clock325MHz:cs0|altpll:altpll_component|_clk0 
    Info:    59.158         0.000 dataController_top:dc0|clkPhase[1] 
    Info:    97.778         0.000 altera_reserved_tck 
Info: The selected device family is not supported by the report_metastability command.
Info: Design is not fully constrained for setup requirements
Info: Design is not fully constrained for hold requirements
Info: Generated suppressed messages file C:/Users/steve/Documents/PlusToo/Altera Verilog/plusToo_top.sta.smsg
Info: Quartus II TimeQuest Timing Analyzer was successful. 0 errors, 2 warnings
    Info: Peak virtual memory: 304 megabytes
    Info: Processing ended: Sun Oct 09 16:24:47 2011
    Info: Elapsed time: 00:00:09
    Info: Total CPU time (on all processors): 00:00:08


+-----------------------------------------------+
; TimeQuest Timing Analyzer Suppressed Messages ;
+-----------------------------------------------+
The suppressed messages can be found in C:/Users/steve/Documents/PlusToo/Altera Verilog/plusToo_top.sta.smsg.


