# Kürprojekt, Enticklung eines eigenen ICs
## Sascha Binkert, Timo Winklbauer und Mathias Schoppe

## Ordnerstruktur
VHDL: Enthält den ursprünglichen VHDL Code, welcher für die Abgabe bei Tiny-Tapeout in Verilog übersetzt wurde 

FPGA: Enthält den für den Test auf dem FPGA konvertierten VHDL Code

tt04-reaction-game-main: Enthält das Repository für die Abgabe bei Tiny-Tapeout

## Weitere Dateien
Hardwarebeschreibung_Pseudocode.txt: Enthält den ursprünglichen Algorithmus in Hardwarebeschreibungssprache
full_state_transition_diagram.png: Zustandsübergangsdiagramm für die Algorithmus Entity

## Links zu den Github-Repositories
https://github.com/matzeschoppe/hwsys-kurprojekt

https://github.com/OSDungen/tt04-reaction-game