
test_main.elf:     ファイル形式 elf32-v850-rh850


セクション .vector の逆アセンブル:

00000000 <__reset>:
   0:	80 07 d0 07 	jr	7d0 <_start>
	...
  10:	80 07 e0 07 	jr	7f0 <_default_int_handler>
	...
  20:	80 07 d0 07 	jr	7f0 <_default_int_handler>
	...
  40:	80 07 b0 07 	jr	7f0 <_default_int_handler>
	...
  50:	80 07 a0 07 	jr	7f0 <_default_int_handler>
	...
  60:	80 07 90 07 	jr	7f0 <_default_int_handler>
	...
  80:	80 07 70 07 	jr	7f0 <_default_int_handler>
	...
  90:	80 07 60 07 	jr	7f0 <_default_int_handler>
	...
  a0:	80 07 50 07 	jr	7f0 <_default_int_handler>
	...
  b0:	80 07 40 07 	jr	7f0 <_default_int_handler>
	...
  c0:	80 07 30 07 	jr	7f0 <_default_int_handler>
	...
  d0:	80 07 20 07 	jr	7f0 <_default_int_handler>
	...
  e0:	80 07 10 07 	jr	7f0 <_default_int_handler>
	...
  f0:	80 07 00 07 	jr	7f0 <_default_int_handler>
	...
 100:	80 07 f0 06 	jr	7f0 <_default_int_handler>
	...
 110:	80 07 e0 06 	jr	7f0 <_default_int_handler>
	...
 120:	80 07 d0 06 	jr	7f0 <_default_int_handler>
	...
 130:	80 07 c0 06 	jr	7f0 <_default_int_handler>
	...
 140:	80 07 b0 06 	jr	7f0 <_default_int_handler>
	...
 150:	80 07 a0 06 	jr	7f0 <_default_int_handler>
	...
 160:	80 07 90 06 	jr	7f0 <_default_int_handler>
	...
 170:	80 07 80 06 	jr	7f0 <_default_int_handler>
	...
 180:	80 07 70 06 	jr	7f0 <_default_int_handler>
	...
 190:	80 07 60 06 	jr	7f0 <_default_int_handler>
	...
 1a0:	80 07 50 06 	jr	7f0 <_default_int_handler>
	...
 1b0:	80 07 40 06 	jr	7f0 <_default_int_handler>
	...
 1c0:	80 07 30 06 	jr	7f0 <_default_int_handler>
	...
 1d0:	80 07 20 06 	jr	7f0 <_default_int_handler>
	...
 1e0:	80 07 10 06 	jr	7f0 <_default_int_handler>
	...
 1f0:	80 07 00 06 	jr	7f0 <_default_int_handler>
	...
 200:	80 07 f0 05 	jr	7f0 <_default_int_handler>
	...
 210:	80 07 e0 05 	jr	7f0 <_default_int_handler>
	...
 220:	80 07 d0 05 	jr	7f0 <_default_int_handler>
	...
 230:	80 07 c0 05 	jr	7f0 <_default_int_handler>
	...
 240:	80 07 b0 05 	jr	7f0 <_default_int_handler>
	...
 250:	80 07 a0 05 	jr	7f0 <_default_int_handler>
	...
 260:	80 07 90 05 	jr	7f0 <_default_int_handler>
	...
 270:	80 07 80 05 	jr	7f0 <_default_int_handler>
	...
 280:	80 07 70 05 	jr	7f0 <_default_int_handler>
	...
 290:	80 07 60 05 	jr	7f0 <_default_int_handler>
	...
 2a0:	80 07 50 05 	jr	7f0 <_default_int_handler>
	...
 2b0:	80 07 40 05 	jr	7f0 <_default_int_handler>
	...
 2c0:	80 07 30 05 	jr	7f0 <_default_int_handler>
	...
 2d0:	80 07 20 05 	jr	7f0 <_default_int_handler>
	...
 2e0:	80 07 10 05 	jr	7f0 <_default_int_handler>
	...
 2f0:	80 07 00 05 	jr	7f0 <_default_int_handler>
	...
 300:	80 07 f0 04 	jr	7f0 <_default_int_handler>
	...
 310:	80 07 e0 04 	jr	7f0 <_default_int_handler>
	...
 320:	80 07 d0 04 	jr	7f0 <_default_int_handler>
	...
 330:	80 07 c0 04 	jr	7f0 <_default_int_handler>
	...
 340:	80 07 b0 04 	jr	7f0 <_default_int_handler>
	...
 350:	80 07 a0 04 	jr	7f0 <_default_int_handler>
	...
 360:	80 07 90 04 	jr	7f0 <_default_int_handler>
	...
 370:	80 07 80 04 	jr	7f0 <_default_int_handler>
	...
 380:	80 07 70 04 	jr	7f0 <_default_int_handler>
	...
 390:	80 07 60 04 	jr	7f0 <_default_int_handler>
	...
 3a0:	80 07 50 04 	jr	7f0 <_default_int_handler>
	...
 3b0:	80 07 40 04 	jr	7f0 <_default_int_handler>
	...
 3c0:	80 07 30 04 	jr	7f0 <_default_int_handler>
	...
 3d0:	80 07 20 04 	jr	7f0 <_default_int_handler>
	...
 3e0:	80 07 10 04 	jr	7f0 <_default_int_handler>
	...
 3f0:	80 07 00 04 	jr	7f0 <_default_int_handler>
	...
 400:	80 07 f0 03 	jr	7f0 <_default_int_handler>
	...
 410:	80 07 e0 03 	jr	7f0 <_default_int_handler>
	...
 420:	80 07 d0 03 	jr	7f0 <_default_int_handler>
	...
 430:	80 07 c0 03 	jr	7f0 <_default_int_handler>
	...
 440:	80 07 b0 03 	jr	7f0 <_default_int_handler>
	...
 450:	80 07 a0 03 	jr	7f0 <_default_int_handler>
	...
 460:	80 07 90 03 	jr	7f0 <_default_int_handler>
	...
 470:	80 07 80 03 	jr	7f0 <_default_int_handler>
	...
 480:	80 07 70 03 	jr	7f0 <_default_int_handler>
	...
 490:	80 07 60 03 	jr	7f0 <_default_int_handler>
	...
 4a0:	80 07 50 03 	jr	7f0 <_default_int_handler>
	...
 4b0:	80 07 40 03 	jr	7f0 <_default_int_handler>
	...
 4c0:	80 07 30 03 	jr	7f0 <_default_int_handler>
	...
 4d0:	80 07 20 03 	jr	7f0 <_default_int_handler>
	...
 4e0:	80 07 10 03 	jr	7f0 <_default_int_handler>
	...
 4f0:	80 07 00 03 	jr	7f0 <_default_int_handler>
	...
 500:	80 07 f0 02 	jr	7f0 <_default_int_handler>
	...
 510:	80 07 e0 02 	jr	7f0 <_default_int_handler>
	...
 520:	80 07 d0 02 	jr	7f0 <_default_int_handler>
	...
 530:	80 07 c0 02 	jr	7f0 <_default_int_handler>
	...
 540:	80 07 b0 02 	jr	7f0 <_default_int_handler>
	...
 550:	80 07 a0 02 	jr	7f0 <_default_int_handler>
	...
 560:	80 07 90 02 	jr	7f0 <_default_int_handler>
	...
 570:	80 07 80 02 	jr	7f0 <_default_int_handler>
	...
 580:	80 07 70 02 	jr	7f0 <_default_int_handler>
	...
 590:	80 07 60 02 	jr	7f0 <_default_int_handler>
	...
 5a0:	80 07 50 02 	jr	7f0 <_default_int_handler>
	...
 5b0:	80 07 40 02 	jr	7f0 <_default_int_handler>
	...
 5c0:	80 07 30 02 	jr	7f0 <_default_int_handler>
	...
 5d0:	80 07 20 02 	jr	7f0 <_default_int_handler>
	...
 5e0:	80 07 10 02 	jr	7f0 <_default_int_handler>
	...
 5f0:	80 07 00 02 	jr	7f0 <_default_int_handler>
	...
 600:	80 07 f0 01 	jr	7f0 <_default_int_handler>
	...
 610:	80 07 e0 01 	jr	7f0 <_default_int_handler>
	...
 620:	80 07 d0 01 	jr	7f0 <_default_int_handler>
	...
 630:	80 07 c0 01 	jr	7f0 <_default_int_handler>
	...
 640:	80 07 b0 01 	jr	7f0 <_default_int_handler>
	...
 650:	80 07 a0 01 	jr	7f0 <_default_int_handler>
	...
 660:	80 07 90 01 	jr	7f0 <_default_int_handler>
	...
 670:	80 07 80 01 	jr	7f0 <_default_int_handler>
	...
 680:	80 07 70 01 	jr	7f0 <_default_int_handler>
	...
 690:	80 07 60 01 	jr	7f0 <_default_int_handler>
	...
 6a0:	80 07 50 01 	jr	7f0 <_default_int_handler>
	...
 6b0:	80 07 40 01 	jr	7f0 <_default_int_handler>
	...
 6c0:	80 07 30 01 	jr	7f0 <_default_int_handler>
	...
 6d0:	80 07 20 01 	jr	7f0 <_default_int_handler>
	...
 6e0:	80 07 10 01 	jr	7f0 <_default_int_handler>
	...
 6f0:	80 07 00 01 	jr	7f0 <_default_int_handler>
	...
 700:	80 07 f0 00 	jr	7f0 <_default_int_handler>
	...
 710:	80 07 e0 00 	jr	7f0 <_default_int_handler>
	...
 720:	80 07 d0 00 	jr	7f0 <_default_int_handler>
	...
 730:	80 07 c0 00 	jr	7f0 <_default_int_handler>
	...
 740:	80 07 b0 00 	jr	7f0 <_default_int_handler>
	...
 750:	80 07 a0 00 	jr	7f0 <_default_int_handler>
	...
 760:	80 07 90 00 	jr	7f0 <_default_int_handler>
	...
 770:	80 07 80 00 	jr	7f0 <_default_int_handler>
	...
 780:	80 07 70 00 	jr	7f0 <_default_int_handler>
	...
 790:	80 07 60 00 	jr	7f0 <_default_int_handler>
	...
 7a0:	80 07 50 00 	jr	7f0 <_default_int_handler>
	...
 7b0:	80 07 40 00 	jr	7f0 <_default_int_handler>
	...
 7c0:	80 07 30 00 	jr	7f0 <_default_int_handler>
	...

セクション .text の逆アセンブル:

000007d0 <_start>:
 7d0:	e0 07 60 01 	di	
 7d4:	40 1e ff 05 	movhi	1535, r0, sp
 7d8:	23 1e 04 70 	movea	28676, sp, sp
 7dc:	03 1e 00 04 	addi	1024, sp, sp
 7e0:	80 ff c6 00 	jarl	8a6 <_bss_clear>, lp
 7e4:	80 ff 0a 01 	jarl	8ee <_data_init>, lp
 7e8:	e0 87 60 01 	ei	
 7ec:	b5 45       	br	872 <_main>
	...

000007f0 <_default_int_handler>:
 7f0:	85 05       	br	7f0 <_default_int_handler>
	...

00000800 <_training>:
 800:	09 9e 00 04 	addi	1024, r9, r19
 804:	f5 35       	br	872 <_main>
	...

00000810 <_test_print>:
 810:	54 1a       	add	-12, sp
 812:	63 ef 09 00 	st.w	r29, 8[sp]
 816:	03 e8       	mov	sp, r29
 818:	7d 37 01 00 	st.w	r6, 0[r29]
 81c:	7d 07 05 00 	st.w	r0, 4[r29]
 820:	c5 15       	br	848 <_test_print+0x38>
 822:	20 56 07 fa 	movea	-1529, r0, r10
 826:	3d 5f 05 00 	ld.w	4[r29], r11
 82a:	3d 67 01 00 	ld.w	0[r29], r12
 82e:	cc 59       	add	r12, r11
 830:	0b 5f 00 00 	ld.b	0[r11], r11
 834:	d8 5a       	shl	24, r11
 836:	b8 5a       	sar	24, r11
 838:	8b 00       	zxb	r11
 83a:	4a 5f 00 00 	st.b	r11, 0[r10]
 83e:	3d 57 05 00 	ld.w	4[r29], r10
 842:	41 52       	add	1, r10
 844:	7d 57 05 00 	st.w	r10, 4[r29]
 848:	3d 57 05 00 	ld.w	4[r29], r10
 84c:	3d 5f 01 00 	ld.w	0[r29], r11
 850:	cb 51       	add	r11, r10
 852:	0a 57 00 00 	ld.b	0[r10], r10
 856:	d8 52       	shl	24, r10
 858:	b8 52       	sar	24, r10
 85a:	60 52       	cmp	0, r10
 85c:	ba e5       	bne	822 <_test_print+0x12>
 85e:	20 56 07 fa 	movea	-1529, r0, r10
 862:	0a 5a       	mov	10, r11
 864:	4a 5f 00 00 	st.b	r11, 0[r10]
 868:	1d 18       	mov	r29, sp
 86a:	23 ef 09 00 	ld.w	8[sp], r29
 86e:	4c 1a       	add	12, sp
 870:	7f 00       	jmp	[lp]

00000872 <_main>:
 872:	58 1a       	add	-8, sp
 874:	63 ff 05 00 	st.w	lp, 4[sp]
 878:	63 ef 01 00 	st.w	r29, 0[sp]
 87c:	03 e8       	mov	sp, r29
 87e:	2a 06 00 70 	mov	0x5ff7000, r10
 882:	ff 05 
 884:	2a 57 01 00 	ld.w	0[r10], r10
 888:	20 5e e7 03 	movea	999, r0, r11
 88c:	6a 5f 01 00 	st.w	r11, 0[r10]
 890:	26 06 60 0a 	mov	0xa60, r6
 894:	00 00 
 896:	2a 06 10 08 	mov	0x810, r10
 89a:	00 00 
 89c:	80 ff 04 00 	jarl	8a0 <_main+0x2e>, lp
 8a0:	44 fa       	add	4, lp
 8a2:	6a 00       	jmp	[r10]
 8a4:	85 05       	br	8a4 <_main+0x32>

000008a6 <_bss_clear>:
 8a6:	54 1a       	add	-12, sp
 8a8:	63 ef 09 00 	st.w	r29, 8[sp]
 8ac:	03 e8       	mov	sp, r29
 8ae:	2a 06 04 74 	mov	0x5ff7404, r10
 8b2:	ff 05 
 8b4:	7d 57 05 00 	st.w	r10, 4[r29]
 8b8:	2a 06 08 74 	mov	0x5ff7408, r10
 8bc:	ff 05 
 8be:	7d 57 01 00 	st.w	r10, 0[r29]
 8c2:	a5 0d       	br	8d6 <_bss_clear+0x30>
 8c4:	3d 57 05 00 	ld.w	4[r29], r10
 8c8:	4a 07 00 00 	st.b	r0, 0[r10]
 8cc:	3d 57 05 00 	ld.w	4[r29], r10
 8d0:	41 52       	add	1, r10
 8d2:	7d 57 05 00 	st.w	r10, 4[r29]
 8d6:	3d 5f 05 00 	ld.w	4[r29], r11
 8da:	3d 57 01 00 	ld.w	0[r29], r10
 8de:	ea 59       	cmp	r10, r11
 8e0:	a1 f5       	bl	8c4 <_bss_clear+0x1e>
 8e2:	00 00       	nop	
 8e4:	1d 18       	mov	r29, sp
 8e6:	23 ef 09 00 	ld.w	8[sp], r29
 8ea:	4c 1a       	add	12, sp
 8ec:	7f 00       	jmp	[lp]

000008ee <_data_init>:
 8ee:	50 1a       	add	-16, sp
 8f0:	63 ef 0d 00 	st.w	r29, 12[sp]
 8f4:	03 e8       	mov	sp, r29
 8f6:	2a 06 a0 0a 	mov	0xaa0, r10
 8fa:	00 00 
 8fc:	7d 57 09 00 	st.w	r10, 8[r29]
 900:	2a 06 a4 0a 	mov	0xaa4, r10
 904:	00 00 
 906:	7d 57 01 00 	st.w	r10, 0[r29]
 90a:	2a 06 00 70 	mov	0x5ff7000, r10
 90e:	ff 05 
 910:	7d 57 05 00 	st.w	r10, 4[r29]
 914:	b5 15       	br	93a <_data_init+0x4c>
 916:	3d 57 09 00 	ld.w	8[r29], r10
 91a:	8a 5f 01 00 	ld.bu	0[r10], r11
 91e:	3d 57 05 00 	ld.w	4[r29], r10
 922:	4a 5f 00 00 	st.b	r11, 0[r10]
 926:	3d 57 05 00 	ld.w	4[r29], r10
 92a:	41 52       	add	1, r10
 92c:	7d 57 05 00 	st.w	r10, 4[r29]
 930:	3d 57 09 00 	ld.w	8[r29], r10
 934:	41 52       	add	1, r10
 936:	7d 57 09 00 	st.w	r10, 8[r29]
 93a:	3d 5f 09 00 	ld.w	8[r29], r11
 93e:	3d 57 01 00 	ld.w	0[r29], r10
 942:	ea 59       	cmp	r10, r11
 944:	91 ed       	bl	916 <_data_init+0x28>
 946:	1d 18       	mov	r29, sp
 948:	23 ef 0d 00 	ld.w	12[sp], r29
 94c:	03 1e 10 00 	addi	16, sp, sp
 950:	7f 00       	jmp	[lp]

00000952 <_test_print>:
 952:	54 1a       	add	-12, sp
 954:	63 ef 09 00 	st.w	r29, 8[sp]
 958:	03 e8       	mov	sp, r29
 95a:	7d 37 01 00 	st.w	r6, 0[r29]
 95e:	7d 07 05 00 	st.w	r0, 4[r29]
 962:	c5 15       	br	98a <_test_print+0x38>
 964:	20 56 07 fa 	movea	-1529, r0, r10
 968:	3d 5f 05 00 	ld.w	4[r29], r11
 96c:	3d 67 01 00 	ld.w	0[r29], r12
 970:	cc 59       	add	r12, r11
 972:	0b 5f 00 00 	ld.b	0[r11], r11
 976:	d8 5a       	shl	24, r11
 978:	b8 5a       	sar	24, r11
 97a:	8b 00       	zxb	r11
 97c:	4a 5f 00 00 	st.b	r11, 0[r10]
 980:	3d 57 05 00 	ld.w	4[r29], r10
 984:	41 52       	add	1, r10
 986:	7d 57 05 00 	st.w	r10, 4[r29]
 98a:	3d 57 05 00 	ld.w	4[r29], r10
 98e:	3d 5f 01 00 	ld.w	0[r29], r11
 992:	cb 51       	add	r11, r10
 994:	0a 57 00 00 	ld.b	0[r10], r10
 998:	d8 52       	shl	24, r10
 99a:	b8 52       	sar	24, r10
 99c:	60 52       	cmp	0, r10
 99e:	ba e5       	bne	964 <_test_print+0x12>
 9a0:	20 56 07 fa 	movea	-1529, r0, r10
 9a4:	0a 5a       	mov	10, r11
 9a6:	4a 5f 00 00 	st.b	r11, 0[r10]
 9aa:	1d 18       	mov	r29, sp
 9ac:	23 ef 09 00 	ld.w	8[sp], r29
 9b0:	4c 1a       	add	12, sp
 9b2:	7f 00       	jmp	[lp]

000009b4 <_test_suite>:
 9b4:	58 1a       	add	-8, sp
 9b6:	63 ff 05 00 	st.w	lp, 4[sp]
 9ba:	63 ef 01 00 	st.w	r29, 0[sp]
 9be:	03 e8       	mov	sp, r29
 9c0:	2a 06 10 0a 	mov	0xa10, r10
 9c4:	00 00 
 9c6:	80 ff 04 00 	jarl	9ca <_test_suite+0x16>, lp
 9ca:	44 fa       	add	4, lp
 9cc:	6a 00       	jmp	[r10]
 9ce:	60 52       	cmp	0, r10
 9d0:	ca 0d       	bne	9e8 <_test_suite+0x34>
 9d2:	26 06 6f 0a 	mov	0xa6f, r6
 9d6:	00 00 
 9d8:	2a 06 52 09 	mov	0x952, r10
 9dc:	00 00 
 9de:	80 ff 04 00 	jarl	9e2 <_test_suite+0x2e>, lp
 9e2:	44 fa       	add	4, lp
 9e4:	6a 00       	jmp	[r10]
 9e6:	b5 0d       	br	9fc <_test_suite+0x48>
 9e8:	26 06 87 0a 	mov	0xa87, r6
 9ec:	00 00 
 9ee:	2a 06 52 09 	mov	0x952, r10
 9f2:	00 00 
 9f4:	80 ff 04 00 	jarl	9f8 <_test_suite+0x44>, lp
 9f8:	44 fa       	add	4, lp
 9fa:	6a 00       	jmp	[r10]
 9fc:	00 00       	nop	
 9fe:	1d 18       	mov	r29, sp
 a00:	23 ff 05 00 	ld.w	4[sp], lp
 a04:	23 ef 01 00 	ld.w	0[sp], r29
 a08:	48 1a       	add	8, sp
 a0a:	7f 00       	jmp	[lp]
 a0c:	00 00       	nop	
	...

00000a10 <_do_test_add1_1>:
 a10:	03 1e ec ff 	addi	-20, sp, sp
 a14:	63 a7 01 00 	st.w	r20, 0[sp]
 a18:	63 af 05 00 	st.w	r21, 4[sp]
 a1c:	63 b7 09 00 	st.w	r22, 8[sp]
 a20:	63 bf 0d 00 	st.w	r23, 12[sp]
 a24:	63 c7 11 00 	st.w	r24, 16[sp]
 a28:	1f 52       	mov	-1, r10
 a2a:	00 a2       	mov	0, r20
 a2c:	00 aa       	mov	0, r21
 a2e:	00 b2       	mov	0, r22
 a30:	01 c2       	mov	1, r24
 a32:	e0 2f 20 00 	ldsr	r0, psw/vmtid
 a36:	d4 a9       	add	r20, r21
 a38:	e5 bf 40 00 	stsr	psw/vmtid, r23
 a3c:	f5 b1       	cmp	r21, r22
 a3e:	ca 05       	bne	a46 <add1_0_test_fail>
 a40:	f7 c1       	cmp	r23, r24
 a42:	aa 05       	bne	a46 <add1_0_test_fail>
 a44:	00 50       	mov	r0, r10

00000a46 <add1_0_test_fail>:
 a46:	23 a7 01 00 	ld.w	0[sp], r20
 a4a:	23 af 05 00 	ld.w	4[sp], r21
 a4e:	23 b7 09 00 	ld.w	8[sp], r22
 a52:	23 bf 0d 00 	ld.w	12[sp], r23
 a56:	23 c7 11 00 	ld.w	16[sp], r24
 a5a:	03 1e 14 00 	addi	20, sp, sp
 a5e:	7f 00       	jmp	[lp]
