# 89、面试的时候如何从内存屏障、硬件层面的原理来震慑面试官
volatile、synchronized

 

原子性这块，直接把底层的一些东西喷出来

 

硬件层面的原理 -> MESI协议在硬件层面运行的原理 -> 这套原理为何会导致可见性和有序性的问题 -> 各种内存屏障是如何在硬件层面解决可见性和有序性的问题 -> volatile和synchroized是如何加各种内存屏障来分别保证可见性和有序性的

 

行业里对并发这块知识掌握到这个层面的人，不多

 

很多人写并发的书，如果你把我们的课看完了，有并发的书，你去看看，XX并发实战，书里的内容很浅，你的水平可能已经超过部分写并发书籍的作者了

 

是个面试官，主要不是技术特别牛的，一般的人多会被你给震慑到，从硬件层面开始画图
