TimeQuest Timing Analyzer report for uarec
Tue Apr 11 11:43:17 2017
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'rec_control_logic:L2|state[0]'
 13. Slow 1200mV 85C Model Setup: 'clk'
 14. Slow 1200mV 85C Model Hold: 'rec_control_logic:L2|state[0]'
 15. Slow 1200mV 85C Model Hold: 'clk'
 16. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 17. Slow 1200mV 85C Model Minimum Pulse Width: 'rec_control_logic:L2|state[0]'
 18. Setup Times
 19. Hold Times
 20. Clock to Output Times
 21. Minimum Clock to Output Times
 22. Propagation Delay
 23. Minimum Propagation Delay
 24. Slow 1200mV 85C Model Metastability Report
 25. Slow 1200mV 0C Model Fmax Summary
 26. Slow 1200mV 0C Model Setup Summary
 27. Slow 1200mV 0C Model Hold Summary
 28. Slow 1200mV 0C Model Recovery Summary
 29. Slow 1200mV 0C Model Removal Summary
 30. Slow 1200mV 0C Model Minimum Pulse Width Summary
 31. Slow 1200mV 0C Model Setup: 'rec_control_logic:L2|state[0]'
 32. Slow 1200mV 0C Model Setup: 'clk'
 33. Slow 1200mV 0C Model Hold: 'rec_control_logic:L2|state[0]'
 34. Slow 1200mV 0C Model Hold: 'clk'
 35. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 36. Slow 1200mV 0C Model Minimum Pulse Width: 'rec_control_logic:L2|state[0]'
 37. Setup Times
 38. Hold Times
 39. Clock to Output Times
 40. Minimum Clock to Output Times
 41. Propagation Delay
 42. Minimum Propagation Delay
 43. Slow 1200mV 0C Model Metastability Report
 44. Fast 1200mV 0C Model Setup Summary
 45. Fast 1200mV 0C Model Hold Summary
 46. Fast 1200mV 0C Model Recovery Summary
 47. Fast 1200mV 0C Model Removal Summary
 48. Fast 1200mV 0C Model Minimum Pulse Width Summary
 49. Fast 1200mV 0C Model Setup: 'rec_control_logic:L2|state[0]'
 50. Fast 1200mV 0C Model Setup: 'clk'
 51. Fast 1200mV 0C Model Hold: 'rec_control_logic:L2|state[0]'
 52. Fast 1200mV 0C Model Hold: 'clk'
 53. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 54. Fast 1200mV 0C Model Minimum Pulse Width: 'rec_control_logic:L2|state[0]'
 55. Setup Times
 56. Hold Times
 57. Clock to Output Times
 58. Minimum Clock to Output Times
 59. Propagation Delay
 60. Minimum Propagation Delay
 61. Fast 1200mV 0C Model Metastability Report
 62. Multicorner Timing Analysis Summary
 63. Setup Times
 64. Hold Times
 65. Clock to Output Times
 66. Minimum Clock to Output Times
 67. Propagation Delay
 68. Minimum Propagation Delay
 69. Board Trace Model Assignments
 70. Input Transition Times
 71. Signal Integrity Metrics (Slow 1200mv 0c Model)
 72. Signal Integrity Metrics (Slow 1200mv 85c Model)
 73. Signal Integrity Metrics (Fast 1200mv 0c Model)
 74. Setup Transfers
 75. Hold Transfers
 76. Report TCCS
 77. Report RSKM
 78. Unconstrained Paths
 79. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; uarec                                              ;
; Device Family      ; Cyclone IV GX                                      ;
; Device Name        ; EP4CGX15BF14C6                                     ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                       ;
+-------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------------------+
; Clock Name                    ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                           ;
+-------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------------------+
; clk                           ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }                           ;
; rec_control_logic:L2|state[0] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { rec_control_logic:L2|state[0] } ;
+-------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                                           ;
+------------+-----------------+-------------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                    ; Note                                                          ;
+------------+-----------------+-------------------------------+---------------------------------------------------------------+
; 355.49 MHz ; 250.0 MHz       ; clk                           ; limit due to minimum period restriction (max I/O toggle rate) ;
; 618.81 MHz ; 618.81 MHz      ; rec_control_logic:L2|state[0] ;                                                               ;
+------------+-----------------+-------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+--------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                    ;
+-------------------------------+--------+---------------+
; Clock                         ; Slack  ; End Point TNS ;
+-------------------------------+--------+---------------+
; rec_control_logic:L2|state[0] ; -1.993 ; -6.572        ;
; clk                           ; -1.813 ; -36.935       ;
+-------------------------------+--------+---------------+


+--------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                     ;
+-------------------------------+--------+---------------+
; Clock                         ; Slack  ; End Point TNS ;
+-------------------------------+--------+---------------+
; rec_control_logic:L2|state[0] ; -0.898 ; -2.986        ;
; clk                           ; 0.121  ; 0.000         ;
+-------------------------------+--------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+--------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary      ;
+-------------------------------+--------+---------------+
; Clock                         ; Slack  ; End Point TNS ;
+-------------------------------+--------+---------------+
; clk                           ; -3.000 ; -29.000       ;
; rec_control_logic:L2|state[0] ; 0.444  ; 0.000         ;
+-------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'rec_control_logic:L2|state[0]'                                                                                                                         ;
+--------+-------------------------------+------------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                            ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+------------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; -1.993 ; rec_control_logic:L2|state[1] ; rec_control_logic:L2|next_state[1] ; clk                           ; rec_control_logic:L2|state[0] ; 1.000        ; 0.507      ; 2.324      ;
; -1.982 ; rec_control_logic:L2|state[2] ; rec_control_logic:L2|next_state[1] ; clk                           ; rec_control_logic:L2|state[0] ; 1.000        ; 0.507      ; 2.313      ;
; -1.828 ; rec_control_logic:L2|state[3] ; rec_control_logic:L2|next_state[1] ; clk                           ; rec_control_logic:L2|state[0] ; 1.000        ; 0.507      ; 2.159      ;
; -1.680 ; rec_control_logic:L2|state[1] ; rec_control_logic:L2|next_state[0] ; clk                           ; rec_control_logic:L2|state[0] ; 1.000        ; 0.388      ; 2.349      ;
; -1.568 ; cycle_count_16:L1|f           ; rec_control_logic:L2|next_state[3] ; clk                           ; rec_control_logic:L2|state[0] ; 1.000        ; 0.700      ; 2.234      ;
; -1.522 ; cycle_count_16:L1|f           ; rec_control_logic:L2|next_state[1] ; clk                           ; rec_control_logic:L2|state[0] ; 1.000        ; 0.818      ; 2.164      ;
; -1.493 ; rec_control_logic:L2|state[3] ; rec_control_logic:L2|next_state[0] ; clk                           ; rec_control_logic:L2|state[0] ; 1.000        ; 0.388      ; 2.162      ;
; -1.474 ; rec_control_logic:L2|state[1] ; rec_control_logic:L2|next_state[3] ; clk                           ; rec_control_logic:L2|state[0] ; 1.000        ; 0.389      ; 1.829      ;
; -1.367 ; rec_control_logic:L2|state[2] ; rec_control_logic:L2|next_state[0] ; clk                           ; rec_control_logic:L2|state[0] ; 1.000        ; 0.388      ; 2.036      ;
; -1.331 ; cycle_count_16:L1|f           ; rec_control_logic:L2|next_state[2] ; clk                           ; rec_control_logic:L2|state[0] ; 1.000        ; 0.700      ; 2.299      ;
; -1.320 ; cycle_count_16:L1|h           ; rec_control_logic:L2|next_state[1] ; clk                           ; rec_control_logic:L2|state[0] ; 1.000        ; 0.818      ; 1.962      ;
; -1.281 ; cycle_count_16:L1|h           ; rec_control_logic:L2|next_state[0] ; clk                           ; rec_control_logic:L2|state[0] ; 1.000        ; 0.699      ; 2.261      ;
; -1.276 ; rec_control_logic:L2|state[3] ; rec_control_logic:L2|next_state[3] ; clk                           ; rec_control_logic:L2|state[0] ; 1.000        ; 0.389      ; 1.631      ;
; -1.239 ; rec_control_logic:L2|state[1] ; rec_control_logic:L2|next_state[2] ; clk                           ; rec_control_logic:L2|state[0] ; 1.000        ; 0.389      ; 1.896      ;
; -0.897 ; rec_control_logic:L2|state[2] ; rec_control_logic:L2|next_state[3] ; clk                           ; rec_control_logic:L2|state[0] ; 1.000        ; 0.389      ; 1.252      ;
; -0.896 ; rec_control_logic:L2|state[2] ; rec_control_logic:L2|next_state[2] ; clk                           ; rec_control_logic:L2|state[0] ; 1.000        ; 0.389      ; 1.553      ;
; -0.857 ; cycle_count_16:L1|f           ; rec_control_logic:L2|next_state[0] ; clk                           ; rec_control_logic:L2|state[0] ; 1.000        ; 0.699      ; 1.837      ;
; -0.714 ; rec_control_logic:L2|state[3] ; rec_control_logic:L2|next_state[2] ; clk                           ; rec_control_logic:L2|state[0] ; 1.000        ; 0.389      ; 1.371      ;
; -0.308 ; rec_control_logic:L2|state[0] ; rec_control_logic:L2|next_state[1] ; rec_control_logic:L2|state[0] ; rec_control_logic:L2|state[0] ; 0.500        ; 3.168      ; 3.009      ;
; -0.197 ; rec_control_logic:L2|state[0] ; rec_control_logic:L2|next_state[3] ; rec_control_logic:L2|state[0] ; rec_control_logic:L2|state[0] ; 0.500        ; 3.050      ; 2.922      ;
; 0.046  ; rec_control_logic:L2|state[0] ; rec_control_logic:L2|next_state[2] ; rec_control_logic:L2|state[0] ; rec_control_logic:L2|state[0] ; 0.500        ; 3.050      ; 2.981      ;
; 0.093  ; rec_control_logic:L2|state[0] ; rec_control_logic:L2|next_state[0] ; rec_control_logic:L2|state[0] ; rec_control_logic:L2|state[0] ; 0.500        ; 3.049      ; 2.946      ;
; 0.307  ; rec_control_logic:L2|state[0] ; rec_control_logic:L2|next_state[1] ; rec_control_logic:L2|state[0] ; rec_control_logic:L2|state[0] ; 1.000        ; 3.168      ; 2.894      ;
; 0.358  ; rec_control_logic:L2|state[0] ; rec_control_logic:L2|next_state[3] ; rec_control_logic:L2|state[0] ; rec_control_logic:L2|state[0] ; 1.000        ; 3.050      ; 2.867      ;
; 0.613  ; rec_control_logic:L2|state[0] ; rec_control_logic:L2|next_state[2] ; rec_control_logic:L2|state[0] ; rec_control_logic:L2|state[0] ; 1.000        ; 3.050      ; 2.914      ;
; 0.686  ; rec_control_logic:L2|state[0] ; rec_control_logic:L2|next_state[0] ; rec_control_logic:L2|state[0] ; rec_control_logic:L2|state[0] ; 1.000        ; 3.049      ; 2.853      ;
+--------+-------------------------------+------------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                    ;
+--------+---------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.813 ; rec_control_logic:L2|state[1]   ; cycle_count_16:L1|\cnt:count[3]      ; clk          ; clk         ; 1.000        ; -0.401     ; 2.407      ;
; -1.812 ; rec_control_logic:L2|state[1]   ; cycle_count_16:L1|\cnt:count[0]      ; clk          ; clk         ; 1.000        ; -0.401     ; 2.406      ;
; -1.807 ; rec_control_logic:L2|state[1]   ; cycle_count_16:L1|\cnt:count[2]      ; clk          ; clk         ; 1.000        ; -0.401     ; 2.401      ;
; -1.807 ; rec_control_logic:L2|state[1]   ; cycle_count_16:L1|\cnt:count[1]      ; clk          ; clk         ; 1.000        ; -0.401     ; 2.401      ;
; -1.748 ; rec_control_logic:L2|state[1]   ; cycle_count_16:L1|\cnt:count[4]      ; clk          ; clk         ; 1.000        ; -0.401     ; 2.342      ;
; -1.730 ; rec_control_logic:L2|state[1]   ; cycle_count_16:L1|f                  ; clk          ; clk         ; 1.000        ; -0.401     ; 2.324      ;
; -1.709 ; rec_control_logic:L2|state[1]   ; cycle_count_16:L1|h                  ; clk          ; clk         ; 1.000        ; -0.401     ; 2.303      ;
; -1.704 ; rec_control_logic:L2|state[1]   ; shift_reg_8_en:L3|dout[0]            ; clk          ; clk         ; 1.000        ; -0.400     ; 2.299      ;
; -1.704 ; rec_control_logic:L2|state[1]   ; shift_reg_8_en:L3|\shift:loc_dout[1] ; clk          ; clk         ; 1.000        ; -0.400     ; 2.299      ;
; -1.704 ; rec_control_logic:L2|state[1]   ; shift_reg_8_en:L3|\shift:loc_dout[2] ; clk          ; clk         ; 1.000        ; -0.400     ; 2.299      ;
; -1.704 ; rec_control_logic:L2|state[1]   ; shift_reg_8_en:L3|\shift:loc_dout[3] ; clk          ; clk         ; 1.000        ; -0.400     ; 2.299      ;
; -1.704 ; rec_control_logic:L2|state[1]   ; shift_reg_8_en:L3|\shift:loc_dout[4] ; clk          ; clk         ; 1.000        ; -0.400     ; 2.299      ;
; -1.704 ; rec_control_logic:L2|state[1]   ; shift_reg_8_en:L3|\shift:loc_dout[5] ; clk          ; clk         ; 1.000        ; -0.400     ; 2.299      ;
; -1.704 ; rec_control_logic:L2|state[1]   ; shift_reg_8_en:L3|dout[1]            ; clk          ; clk         ; 1.000        ; -0.400     ; 2.299      ;
; -1.704 ; rec_control_logic:L2|state[1]   ; shift_reg_8_en:L3|dout[2]            ; clk          ; clk         ; 1.000        ; -0.400     ; 2.299      ;
; -1.704 ; rec_control_logic:L2|state[1]   ; shift_reg_8_en:L3|dout[3]            ; clk          ; clk         ; 1.000        ; -0.400     ; 2.299      ;
; -1.704 ; rec_control_logic:L2|state[1]   ; shift_reg_8_en:L3|dout[4]            ; clk          ; clk         ; 1.000        ; -0.400     ; 2.299      ;
; -1.704 ; rec_control_logic:L2|state[1]   ; shift_reg_8_en:L3|dout[5]            ; clk          ; clk         ; 1.000        ; -0.400     ; 2.299      ;
; -1.626 ; rec_control_logic:L2|state[3]   ; cycle_count_16:L1|\cnt:count[3]      ; clk          ; clk         ; 1.000        ; -0.401     ; 2.220      ;
; -1.625 ; rec_control_logic:L2|state[3]   ; cycle_count_16:L1|\cnt:count[0]      ; clk          ; clk         ; 1.000        ; -0.401     ; 2.219      ;
; -1.620 ; rec_control_logic:L2|state[3]   ; cycle_count_16:L1|\cnt:count[2]      ; clk          ; clk         ; 1.000        ; -0.401     ; 2.214      ;
; -1.620 ; rec_control_logic:L2|state[3]   ; cycle_count_16:L1|\cnt:count[1]      ; clk          ; clk         ; 1.000        ; -0.401     ; 2.214      ;
; -1.561 ; rec_control_logic:L2|state[3]   ; cycle_count_16:L1|\cnt:count[4]      ; clk          ; clk         ; 1.000        ; -0.401     ; 2.155      ;
; -1.543 ; rec_control_logic:L2|state[3]   ; cycle_count_16:L1|f                  ; clk          ; clk         ; 1.000        ; -0.401     ; 2.137      ;
; -1.528 ; rec_control_logic:L2|state[2]   ; cycle_count_16:L1|\cnt:count[3]      ; clk          ; clk         ; 1.000        ; -0.401     ; 2.122      ;
; -1.527 ; rec_control_logic:L2|state[2]   ; cycle_count_16:L1|\cnt:count[0]      ; clk          ; clk         ; 1.000        ; -0.401     ; 2.121      ;
; -1.522 ; rec_control_logic:L2|state[2]   ; cycle_count_16:L1|\cnt:count[2]      ; clk          ; clk         ; 1.000        ; -0.401     ; 2.116      ;
; -1.522 ; rec_control_logic:L2|state[2]   ; cycle_count_16:L1|\cnt:count[1]      ; clk          ; clk         ; 1.000        ; -0.401     ; 2.116      ;
; -1.522 ; rec_control_logic:L2|state[3]   ; cycle_count_16:L1|h                  ; clk          ; clk         ; 1.000        ; -0.401     ; 2.116      ;
; -1.517 ; rec_control_logic:L2|state[3]   ; shift_reg_8_en:L3|dout[0]            ; clk          ; clk         ; 1.000        ; -0.400     ; 2.112      ;
; -1.517 ; rec_control_logic:L2|state[3]   ; shift_reg_8_en:L3|\shift:loc_dout[1] ; clk          ; clk         ; 1.000        ; -0.400     ; 2.112      ;
; -1.517 ; rec_control_logic:L2|state[3]   ; shift_reg_8_en:L3|\shift:loc_dout[2] ; clk          ; clk         ; 1.000        ; -0.400     ; 2.112      ;
; -1.517 ; rec_control_logic:L2|state[3]   ; shift_reg_8_en:L3|\shift:loc_dout[3] ; clk          ; clk         ; 1.000        ; -0.400     ; 2.112      ;
; -1.517 ; rec_control_logic:L2|state[3]   ; shift_reg_8_en:L3|\shift:loc_dout[4] ; clk          ; clk         ; 1.000        ; -0.400     ; 2.112      ;
; -1.517 ; rec_control_logic:L2|state[3]   ; shift_reg_8_en:L3|\shift:loc_dout[5] ; clk          ; clk         ; 1.000        ; -0.400     ; 2.112      ;
; -1.517 ; rec_control_logic:L2|state[3]   ; shift_reg_8_en:L3|dout[1]            ; clk          ; clk         ; 1.000        ; -0.400     ; 2.112      ;
; -1.517 ; rec_control_logic:L2|state[3]   ; shift_reg_8_en:L3|dout[2]            ; clk          ; clk         ; 1.000        ; -0.400     ; 2.112      ;
; -1.517 ; rec_control_logic:L2|state[3]   ; shift_reg_8_en:L3|dout[3]            ; clk          ; clk         ; 1.000        ; -0.400     ; 2.112      ;
; -1.517 ; rec_control_logic:L2|state[3]   ; shift_reg_8_en:L3|dout[4]            ; clk          ; clk         ; 1.000        ; -0.400     ; 2.112      ;
; -1.517 ; rec_control_logic:L2|state[3]   ; shift_reg_8_en:L3|dout[5]            ; clk          ; clk         ; 1.000        ; -0.400     ; 2.112      ;
; -1.514 ; cycle_count_16:L1|\cnt:count[0] ; cycle_count_16:L1|f                  ; clk          ; clk         ; 1.000        ; -0.064     ; 2.445      ;
; -1.463 ; rec_control_logic:L2|state[2]   ; cycle_count_16:L1|\cnt:count[4]      ; clk          ; clk         ; 1.000        ; -0.401     ; 2.057      ;
; -1.445 ; rec_control_logic:L2|state[2]   ; cycle_count_16:L1|f                  ; clk          ; clk         ; 1.000        ; -0.401     ; 2.039      ;
; -1.415 ; rec_control_logic:L2|state[2]   ; cycle_count_16:L1|h                  ; clk          ; clk         ; 1.000        ; -0.401     ; 2.009      ;
; -1.407 ; rec_control_logic:L2|state[2]   ; shift_reg_8_en:L3|dout[0]            ; clk          ; clk         ; 1.000        ; -0.400     ; 2.002      ;
; -1.407 ; rec_control_logic:L2|state[2]   ; shift_reg_8_en:L3|\shift:loc_dout[1] ; clk          ; clk         ; 1.000        ; -0.400     ; 2.002      ;
; -1.407 ; rec_control_logic:L2|state[2]   ; shift_reg_8_en:L3|\shift:loc_dout[2] ; clk          ; clk         ; 1.000        ; -0.400     ; 2.002      ;
; -1.407 ; rec_control_logic:L2|state[2]   ; shift_reg_8_en:L3|\shift:loc_dout[3] ; clk          ; clk         ; 1.000        ; -0.400     ; 2.002      ;
; -1.407 ; rec_control_logic:L2|state[2]   ; shift_reg_8_en:L3|\shift:loc_dout[4] ; clk          ; clk         ; 1.000        ; -0.400     ; 2.002      ;
; -1.407 ; rec_control_logic:L2|state[2]   ; shift_reg_8_en:L3|\shift:loc_dout[5] ; clk          ; clk         ; 1.000        ; -0.400     ; 2.002      ;
; -1.407 ; rec_control_logic:L2|state[2]   ; shift_reg_8_en:L3|dout[1]            ; clk          ; clk         ; 1.000        ; -0.400     ; 2.002      ;
; -1.407 ; rec_control_logic:L2|state[2]   ; shift_reg_8_en:L3|dout[2]            ; clk          ; clk         ; 1.000        ; -0.400     ; 2.002      ;
; -1.407 ; rec_control_logic:L2|state[2]   ; shift_reg_8_en:L3|dout[3]            ; clk          ; clk         ; 1.000        ; -0.400     ; 2.002      ;
; -1.407 ; rec_control_logic:L2|state[2]   ; shift_reg_8_en:L3|dout[4]            ; clk          ; clk         ; 1.000        ; -0.400     ; 2.002      ;
; -1.407 ; rec_control_logic:L2|state[2]   ; shift_reg_8_en:L3|dout[5]            ; clk          ; clk         ; 1.000        ; -0.400     ; 2.002      ;
; -1.366 ; cycle_count_16:L1|\cnt:count[0] ; cycle_count_16:L1|h                  ; clk          ; clk         ; 1.000        ; -0.064     ; 2.297      ;
; -1.347 ; cycle_count_16:L1|\cnt:count[1] ; cycle_count_16:L1|h                  ; clk          ; clk         ; 1.000        ; -0.064     ; 2.278      ;
; -1.341 ; cycle_count_16:L1|\cnt:count[1] ; cycle_count_16:L1|f                  ; clk          ; clk         ; 1.000        ; -0.064     ; 2.272      ;
; -1.336 ; cycle_count_16:L1|f             ; cycle_count_16:L1|\cnt:count[3]      ; clk          ; clk         ; 1.000        ; -0.064     ; 2.267      ;
; -1.335 ; cycle_count_16:L1|f             ; cycle_count_16:L1|\cnt:count[0]      ; clk          ; clk         ; 1.000        ; -0.064     ; 2.266      ;
; -1.330 ; cycle_count_16:L1|f             ; cycle_count_16:L1|\cnt:count[1]      ; clk          ; clk         ; 1.000        ; -0.064     ; 2.261      ;
; -1.330 ; cycle_count_16:L1|f             ; cycle_count_16:L1|\cnt:count[2]      ; clk          ; clk         ; 1.000        ; -0.064     ; 2.261      ;
; -1.320 ; rec_control_logic:L2|state[1]   ; shift_reg_8_en:L3|\shift:loc_dout[6] ; clk          ; clk         ; 1.000        ; -0.057     ; 2.258      ;
; -1.320 ; rec_control_logic:L2|state[1]   ; shift_reg_8_en:L3|\shift:loc_dout[7] ; clk          ; clk         ; 1.000        ; -0.057     ; 2.258      ;
; -1.320 ; rec_control_logic:L2|state[1]   ; shift_reg_8_en:L3|dout[6]            ; clk          ; clk         ; 1.000        ; -0.057     ; 2.258      ;
; -1.320 ; rec_control_logic:L2|state[1]   ; shift_reg_8_en:L3|dout[7]            ; clk          ; clk         ; 1.000        ; -0.057     ; 2.258      ;
; -1.271 ; cycle_count_16:L1|f             ; cycle_count_16:L1|\cnt:count[4]      ; clk          ; clk         ; 1.000        ; -0.064     ; 2.202      ;
; -1.271 ; cycle_count_16:L1|h             ; cycle_count_16:L1|\cnt:count[3]      ; clk          ; clk         ; 1.000        ; -0.064     ; 2.202      ;
; -1.270 ; cycle_count_16:L1|h             ; cycle_count_16:L1|\cnt:count[0]      ; clk          ; clk         ; 1.000        ; -0.064     ; 2.201      ;
; -1.265 ; cycle_count_16:L1|h             ; cycle_count_16:L1|\cnt:count[1]      ; clk          ; clk         ; 1.000        ; -0.064     ; 2.196      ;
; -1.265 ; cycle_count_16:L1|h             ; cycle_count_16:L1|\cnt:count[2]      ; clk          ; clk         ; 1.000        ; -0.064     ; 2.196      ;
; -1.253 ; cycle_count_16:L1|f             ; cycle_count_16:L1|f                  ; clk          ; clk         ; 1.000        ; -0.064     ; 2.184      ;
; -1.248 ; cycle_count_16:L1|\cnt:count[2] ; cycle_count_16:L1|h                  ; clk          ; clk         ; 1.000        ; -0.064     ; 2.179      ;
; -1.220 ; cycle_count_16:L1|\cnt:count[3] ; cycle_count_16:L1|f                  ; clk          ; clk         ; 1.000        ; -0.064     ; 2.151      ;
; -1.219 ; cycle_count_16:L1|\cnt:count[2] ; cycle_count_16:L1|f                  ; clk          ; clk         ; 1.000        ; -0.064     ; 2.150      ;
; -1.207 ; cycle_count_16:L1|f             ; cycle_count_16:L1|h                  ; clk          ; clk         ; 1.000        ; -0.064     ; 2.138      ;
; -1.206 ; cycle_count_16:L1|h             ; cycle_count_16:L1|\cnt:count[4]      ; clk          ; clk         ; 1.000        ; -0.064     ; 2.137      ;
; -1.188 ; cycle_count_16:L1|h             ; cycle_count_16:L1|f                  ; clk          ; clk         ; 1.000        ; -0.064     ; 2.119      ;
; -1.142 ; cycle_count_16:L1|\cnt:count[3] ; cycle_count_16:L1|h                  ; clk          ; clk         ; 1.000        ; -0.064     ; 2.073      ;
; -1.142 ; cycle_count_16:L1|h             ; cycle_count_16:L1|h                  ; clk          ; clk         ; 1.000        ; -0.064     ; 2.073      ;
; -1.133 ; rec_control_logic:L2|state[3]   ; shift_reg_8_en:L3|\shift:loc_dout[6] ; clk          ; clk         ; 1.000        ; -0.057     ; 2.071      ;
; -1.133 ; rec_control_logic:L2|state[3]   ; shift_reg_8_en:L3|\shift:loc_dout[7] ; clk          ; clk         ; 1.000        ; -0.057     ; 2.071      ;
; -1.133 ; rec_control_logic:L2|state[3]   ; shift_reg_8_en:L3|dout[6]            ; clk          ; clk         ; 1.000        ; -0.057     ; 2.071      ;
; -1.133 ; rec_control_logic:L2|state[3]   ; shift_reg_8_en:L3|dout[7]            ; clk          ; clk         ; 1.000        ; -0.057     ; 2.071      ;
; -1.052 ; cycle_count_16:L1|f             ; shift_reg_8_en:L3|dout[0]            ; clk          ; clk         ; 1.000        ; -0.063     ; 1.984      ;
; -1.052 ; cycle_count_16:L1|f             ; shift_reg_8_en:L3|dout[1]            ; clk          ; clk         ; 1.000        ; -0.063     ; 1.984      ;
; -1.052 ; cycle_count_16:L1|f             ; shift_reg_8_en:L3|\shift:loc_dout[1] ; clk          ; clk         ; 1.000        ; -0.063     ; 1.984      ;
; -1.052 ; cycle_count_16:L1|f             ; shift_reg_8_en:L3|dout[2]            ; clk          ; clk         ; 1.000        ; -0.063     ; 1.984      ;
; -1.052 ; cycle_count_16:L1|f             ; shift_reg_8_en:L3|\shift:loc_dout[2] ; clk          ; clk         ; 1.000        ; -0.063     ; 1.984      ;
; -1.052 ; cycle_count_16:L1|f             ; shift_reg_8_en:L3|dout[3]            ; clk          ; clk         ; 1.000        ; -0.063     ; 1.984      ;
; -1.052 ; cycle_count_16:L1|f             ; shift_reg_8_en:L3|\shift:loc_dout[3] ; clk          ; clk         ; 1.000        ; -0.063     ; 1.984      ;
; -1.052 ; cycle_count_16:L1|f             ; shift_reg_8_en:L3|dout[4]            ; clk          ; clk         ; 1.000        ; -0.063     ; 1.984      ;
; -1.052 ; cycle_count_16:L1|f             ; shift_reg_8_en:L3|\shift:loc_dout[4] ; clk          ; clk         ; 1.000        ; -0.063     ; 1.984      ;
; -1.052 ; cycle_count_16:L1|f             ; shift_reg_8_en:L3|dout[5]            ; clk          ; clk         ; 1.000        ; -0.063     ; 1.984      ;
; -1.052 ; cycle_count_16:L1|f             ; shift_reg_8_en:L3|\shift:loc_dout[5] ; clk          ; clk         ; 1.000        ; -0.063     ; 1.984      ;
; -1.051 ; cycle_count_16:L1|\cnt:count[0] ; cycle_count_16:L1|\cnt:count[3]      ; clk          ; clk         ; 1.000        ; -0.064     ; 1.982      ;
; -1.044 ; cycle_count_16:L1|\cnt:count[1] ; cycle_count_16:L1|\cnt:count[3]      ; clk          ; clk         ; 1.000        ; -0.064     ; 1.975      ;
; -1.036 ; rec_control_logic:L2|state[2]   ; shift_reg_8_en:L3|\shift:loc_dout[6] ; clk          ; clk         ; 1.000        ; -0.057     ; 1.974      ;
; -1.036 ; rec_control_logic:L2|state[2]   ; shift_reg_8_en:L3|\shift:loc_dout[7] ; clk          ; clk         ; 1.000        ; -0.057     ; 1.974      ;
; -1.036 ; rec_control_logic:L2|state[2]   ; shift_reg_8_en:L3|dout[6]            ; clk          ; clk         ; 1.000        ; -0.057     ; 1.974      ;
+--------+---------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'rec_control_logic:L2|state[0]'                                                                                                                          ;
+--------+-------------------------------+------------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                            ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+------------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; -0.898 ; rec_control_logic:L2|state[0] ; rec_control_logic:L2|next_state[1] ; rec_control_logic:L2|state[0] ; rec_control_logic:L2|state[0] ; 0.000        ; 3.300      ; 2.601      ;
; -0.794 ; rec_control_logic:L2|state[0] ; rec_control_logic:L2|next_state[0] ; rec_control_logic:L2|state[0] ; rec_control_logic:L2|state[0] ; 0.000        ; 3.177      ; 2.582      ;
; -0.650 ; rec_control_logic:L2|state[0] ; rec_control_logic:L2|next_state[3] ; rec_control_logic:L2|state[0] ; rec_control_logic:L2|state[0] ; 0.000        ; 3.178      ; 2.727      ;
; -0.644 ; rec_control_logic:L2|state[0] ; rec_control_logic:L2|next_state[2] ; rec_control_logic:L2|state[0] ; rec_control_logic:L2|state[0] ; 0.000        ; 3.178      ; 2.733      ;
; -0.286 ; rec_control_logic:L2|state[0] ; rec_control_logic:L2|next_state[1] ; rec_control_logic:L2|state[0] ; rec_control_logic:L2|state[0] ; -0.500       ; 3.300      ; 2.733      ;
; -0.274 ; rec_control_logic:L2|state[0] ; rec_control_logic:L2|next_state[0] ; rec_control_logic:L2|state[0] ; rec_control_logic:L2|state[0] ; -0.500       ; 3.177      ; 2.622      ;
; -0.126 ; rec_control_logic:L2|state[0] ; rec_control_logic:L2|next_state[2] ; rec_control_logic:L2|state[0] ; rec_control_logic:L2|state[0] ; -0.500       ; 3.178      ; 2.771      ;
; -0.119 ; rec_control_logic:L2|state[0] ; rec_control_logic:L2|next_state[3] ; rec_control_logic:L2|state[0] ; rec_control_logic:L2|state[0] ; -0.500       ; 3.178      ; 2.778      ;
; 0.301  ; rec_control_logic:L2|state[1] ; rec_control_logic:L2|next_state[1] ; clk                           ; rec_control_logic:L2|state[0] ; 0.000        ; 0.741      ; 1.072      ;
; 0.485  ; rec_control_logic:L2|state[2] ; rec_control_logic:L2|next_state[3] ; clk                           ; rec_control_logic:L2|state[0] ; 0.000        ; 0.619      ; 1.134      ;
; 0.576  ; rec_control_logic:L2|state[3] ; rec_control_logic:L2|next_state[2] ; clk                           ; rec_control_logic:L2|state[0] ; 0.000        ; 0.619      ; 1.225      ;
; 0.603  ; cycle_count_16:L1|f           ; rec_control_logic:L2|next_state[1] ; clk                           ; rec_control_logic:L2|state[0] ; 0.000        ; 1.040      ; 1.673      ;
; 0.675  ; cycle_count_16:L1|h           ; rec_control_logic:L2|next_state[1] ; clk                           ; rec_control_logic:L2|state[0] ; 0.000        ; 1.040      ; 1.745      ;
; 0.695  ; rec_control_logic:L2|state[2] ; rec_control_logic:L2|next_state[2] ; clk                           ; rec_control_logic:L2|state[0] ; 0.000        ; 0.619      ; 1.344      ;
; 0.779  ; cycle_count_16:L1|f           ; rec_control_logic:L2|next_state[0] ; clk                           ; rec_control_logic:L2|state[0] ; 0.000        ; 0.917      ; 1.726      ;
; 0.814  ; rec_control_logic:L2|state[3] ; rec_control_logic:L2|next_state[3] ; clk                           ; rec_control_logic:L2|state[0] ; 0.000        ; 0.619      ; 1.463      ;
; 0.913  ; rec_control_logic:L2|state[2] ; rec_control_logic:L2|next_state[0] ; clk                           ; rec_control_logic:L2|state[0] ; 0.000        ; 0.618      ; 1.561      ;
; 1.000  ; rec_control_logic:L2|state[2] ; rec_control_logic:L2|next_state[1] ; clk                           ; rec_control_logic:L2|state[0] ; 0.000        ; 0.741      ; 1.771      ;
; 1.013  ; rec_control_logic:L2|state[1] ; rec_control_logic:L2|next_state[3] ; clk                           ; rec_control_logic:L2|state[0] ; 0.000        ; 0.619      ; 1.662      ;
; 1.014  ; rec_control_logic:L2|state[3] ; rec_control_logic:L2|next_state[0] ; clk                           ; rec_control_logic:L2|state[0] ; 0.000        ; 0.618      ; 1.662      ;
; 1.019  ; rec_control_logic:L2|state[1] ; rec_control_logic:L2|next_state[2] ; clk                           ; rec_control_logic:L2|state[0] ; 0.000        ; 0.619      ; 1.668      ;
; 1.061  ; cycle_count_16:L1|h           ; rec_control_logic:L2|next_state[0] ; clk                           ; rec_control_logic:L2|state[0] ; 0.000        ; 0.917      ; 2.008      ;
; 1.093  ; rec_control_logic:L2|state[3] ; rec_control_logic:L2|next_state[1] ; clk                           ; rec_control_logic:L2|state[0] ; 0.000        ; 0.741      ; 1.864      ;
; 1.142  ; cycle_count_16:L1|f           ; rec_control_logic:L2|next_state[3] ; clk                           ; rec_control_logic:L2|state[0] ; 0.000        ; 0.918      ; 2.090      ;
; 1.148  ; cycle_count_16:L1|f           ; rec_control_logic:L2|next_state[2] ; clk                           ; rec_control_logic:L2|state[0] ; 0.000        ; 0.918      ; 2.096      ;
; 1.154  ; rec_control_logic:L2|state[1] ; rec_control_logic:L2|next_state[0] ; clk                           ; rec_control_logic:L2|state[0] ; 0.000        ; 0.618      ; 1.802      ;
+--------+-------------------------------+------------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                          ;
+-------+--------------------------------------+--------------------------------------+-------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                              ; Launch Clock                  ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+--------------------------------------+-------------------------------+-------------+--------------+------------+------------+
; 0.121 ; rec_control_logic:L2|state[0]        ; cycle_count_16:L1|h                  ; rec_control_logic:L2|state[0] ; clk         ; 0.000        ; 2.350      ; 2.857      ;
; 0.154 ; rec_control_logic:L2|state[0]        ; cycle_count_16:L1|\cnt:count[2]      ; rec_control_logic:L2|state[0] ; clk         ; 0.000        ; 2.350      ; 2.890      ;
; 0.154 ; rec_control_logic:L2|state[0]        ; cycle_count_16:L1|\cnt:count[1]      ; rec_control_logic:L2|state[0] ; clk         ; 0.000        ; 2.350      ; 2.890      ;
; 0.159 ; rec_control_logic:L2|state[0]        ; cycle_count_16:L1|\cnt:count[0]      ; rec_control_logic:L2|state[0] ; clk         ; 0.000        ; 2.350      ; 2.895      ;
; 0.160 ; rec_control_logic:L2|state[0]        ; cycle_count_16:L1|\cnt:count[3]      ; rec_control_logic:L2|state[0] ; clk         ; 0.000        ; 2.350      ; 2.896      ;
; 0.162 ; rec_control_logic:L2|state[0]        ; cycle_count_16:L1|\cnt:count[4]      ; rec_control_logic:L2|state[0] ; clk         ; 0.000        ; 2.350      ; 2.898      ;
; 0.168 ; rec_control_logic:L2|state[0]        ; cycle_count_16:L1|f                  ; rec_control_logic:L2|state[0] ; clk         ; 0.000        ; 2.350      ; 2.904      ;
; 0.261 ; rec_control_logic:L2|next_state[3]   ; rec_control_logic:L2|state[3]        ; rec_control_logic:L2|state[0] ; clk         ; 0.000        ; -0.389     ; 0.059      ;
; 0.261 ; rec_control_logic:L2|next_state[2]   ; rec_control_logic:L2|state[2]        ; rec_control_logic:L2|state[0] ; clk         ; 0.000        ; -0.389     ; 0.059      ;
; 0.356 ; cycle_count_16:L1|\cnt:count[4]      ; cycle_count_16:L1|\cnt:count[4]      ; clk                           ; clk         ; 0.000        ; 0.064      ; 0.577      ;
; 0.375 ; shift_reg_8_en:L3|\shift:loc_dout[2] ; shift_reg_8_en:L3|dout[1]            ; clk                           ; clk         ; 0.000        ; 0.064      ; 0.596      ;
; 0.376 ; shift_reg_8_en:L3|\shift:loc_dout[3] ; shift_reg_8_en:L3|dout[2]            ; clk                           ; clk         ; 0.000        ; 0.064      ; 0.597      ;
; 0.377 ; shift_reg_8_en:L3|\shift:loc_dout[2] ; shift_reg_8_en:L3|\shift:loc_dout[1] ; clk                           ; clk         ; 0.000        ; 0.064      ; 0.598      ;
; 0.377 ; shift_reg_8_en:L3|\shift:loc_dout[4] ; shift_reg_8_en:L3|dout[3]            ; clk                           ; clk         ; 0.000        ; 0.064      ; 0.598      ;
; 0.377 ; shift_reg_8_en:L3|\shift:loc_dout[4] ; shift_reg_8_en:L3|\shift:loc_dout[3] ; clk                           ; clk         ; 0.000        ; 0.064      ; 0.598      ;
; 0.378 ; shift_reg_8_en:L3|\shift:loc_dout[3] ; shift_reg_8_en:L3|\shift:loc_dout[2] ; clk                           ; clk         ; 0.000        ; 0.064      ; 0.599      ;
; 0.379 ; rec_control_logic:L2|next_state[1]   ; rec_control_logic:L2|state[1]        ; rec_control_logic:L2|state[0] ; clk         ; 0.000        ; -0.507     ; 0.059      ;
; 0.470 ; shift_reg_8_en:L3|\shift:loc_dout[7] ; shift_reg_8_en:L3|\shift:loc_dout[6] ; clk                           ; clk         ; 0.000        ; 0.079      ; 0.706      ;
; 0.472 ; shift_reg_8_en:L3|\shift:loc_dout[7] ; shift_reg_8_en:L3|dout[6]            ; clk                           ; clk         ; 0.000        ; 0.079      ; 0.708      ;
; 0.485 ; shift_reg_8_en:L3|\shift:loc_dout[5] ; shift_reg_8_en:L3|dout[4]            ; clk                           ; clk         ; 0.000        ; 0.064      ; 0.706      ;
; 0.487 ; shift_reg_8_en:L3|\shift:loc_dout[5] ; shift_reg_8_en:L3|\shift:loc_dout[4] ; clk                           ; clk         ; 0.000        ; 0.064      ; 0.708      ;
; 0.518 ; shift_reg_8_en:L3|\shift:loc_dout[1] ; shift_reg_8_en:L3|dout[0]            ; clk                           ; clk         ; 0.000        ; 0.064      ; 0.739      ;
; 0.654 ; rec_control_logic:L2|state[0]        ; cycle_count_16:L1|\cnt:count[3]      ; rec_control_logic:L2|state[0] ; clk         ; -0.500       ; 2.350      ; 2.890      ;
; 0.665 ; rec_control_logic:L2|state[0]        ; cycle_count_16:L1|\cnt:count[2]      ; rec_control_logic:L2|state[0] ; clk         ; -0.500       ; 2.350      ; 2.901      ;
; 0.665 ; rec_control_logic:L2|state[0]        ; cycle_count_16:L1|\cnt:count[1]      ; rec_control_logic:L2|state[0] ; clk         ; -0.500       ; 2.350      ; 2.901      ;
; 0.666 ; rec_control_logic:L2|state[0]        ; cycle_count_16:L1|h                  ; rec_control_logic:L2|state[0] ; clk         ; -0.500       ; 2.350      ; 2.902      ;
; 0.668 ; rec_control_logic:L2|state[0]        ; cycle_count_16:L1|\cnt:count[0]      ; rec_control_logic:L2|state[0] ; clk         ; -0.500       ; 2.350      ; 2.904      ;
; 0.669 ; rec_control_logic:L2|state[0]        ; cycle_count_16:L1|\cnt:count[4]      ; rec_control_logic:L2|state[0] ; clk         ; -0.500       ; 2.350      ; 2.905      ;
; 0.673 ; rec_control_logic:L2|state[0]        ; cycle_count_16:L1|f                  ; rec_control_logic:L2|state[0] ; clk         ; -0.500       ; 2.350      ; 2.909      ;
; 0.720 ; shift_reg_8_en:L3|\shift:loc_dout[6] ; shift_reg_8_en:L3|dout[5]            ; clk                           ; clk         ; 0.000        ; -0.279     ; 0.598      ;
; 0.720 ; shift_reg_8_en:L3|\shift:loc_dout[6] ; shift_reg_8_en:L3|\shift:loc_dout[5] ; clk                           ; clk         ; 0.000        ; -0.279     ; 0.598      ;
; 0.737 ; cycle_count_16:L1|\cnt:count[2]      ; cycle_count_16:L1|\cnt:count[3]      ; clk                           ; clk         ; 0.000        ; 0.064      ; 0.958      ;
; 0.827 ; cycle_count_16:L1|\cnt:count[4]      ; cycle_count_16:L1|\cnt:count[1]      ; clk                           ; clk         ; 0.000        ; 0.064      ; 1.048      ;
; 0.828 ; cycle_count_16:L1|\cnt:count[4]      ; cycle_count_16:L1|\cnt:count[2]      ; clk                           ; clk         ; 0.000        ; 0.064      ; 1.049      ;
; 0.831 ; cycle_count_16:L1|\cnt:count[4]      ; cycle_count_16:L1|\cnt:count[0]      ; clk                           ; clk         ; 0.000        ; 0.064      ; 1.052      ;
; 0.852 ; cycle_count_16:L1|\cnt:count[3]      ; cycle_count_16:L1|\cnt:count[3]      ; clk                           ; clk         ; 0.000        ; 0.064      ; 1.073      ;
; 0.858 ; cycle_count_16:L1|\cnt:count[2]      ; cycle_count_16:L1|\cnt:count[2]      ; clk                           ; clk         ; 0.000        ; 0.064      ; 1.079      ;
; 0.863 ; cycle_count_16:L1|\cnt:count[1]      ; cycle_count_16:L1|\cnt:count[1]      ; clk                           ; clk         ; 0.000        ; 0.064      ; 1.084      ;
; 0.883 ; cycle_count_16:L1|\cnt:count[0]      ; cycle_count_16:L1|\cnt:count[0]      ; clk                           ; clk         ; 0.000        ; 0.064      ; 1.104      ;
; 0.926 ; cycle_count_16:L1|\cnt:count[2]      ; cycle_count_16:L1|\cnt:count[4]      ; clk                           ; clk         ; 0.000        ; 0.064      ; 1.147      ;
; 0.926 ; cycle_count_16:L1|\cnt:count[2]      ; cycle_count_16:L1|\cnt:count[1]      ; clk                           ; clk         ; 0.000        ; 0.064      ; 1.147      ;
; 0.932 ; cycle_count_16:L1|\cnt:count[2]      ; cycle_count_16:L1|\cnt:count[0]      ; clk                           ; clk         ; 0.000        ; 0.064      ; 1.153      ;
; 0.958 ; cycle_count_16:L1|\cnt:count[4]      ; cycle_count_16:L1|\cnt:count[3]      ; clk                           ; clk         ; 0.000        ; 0.064      ; 1.179      ;
; 0.982 ; cycle_count_16:L1|\cnt:count[1]      ; cycle_count_16:L1|\cnt:count[3]      ; clk                           ; clk         ; 0.000        ; 0.064      ; 1.203      ;
; 0.989 ; cycle_count_16:L1|\cnt:count[0]      ; cycle_count_16:L1|\cnt:count[3]      ; clk                           ; clk         ; 0.000        ; 0.064      ; 1.210      ;
; 1.015 ; rec_control_logic:L2|next_state[0]   ; rec_control_logic:L2|state[0]        ; rec_control_logic:L2|state[0] ; clk         ; 0.000        ; -0.698     ; 0.504      ;
; 1.032 ; cycle_count_16:L1|\cnt:count[4]      ; cycle_count_16:L1|h                  ; clk                           ; clk         ; 0.000        ; 0.064      ; 1.253      ;
; 1.041 ; cycle_count_16:L1|\cnt:count[3]      ; cycle_count_16:L1|\cnt:count[4]      ; clk                           ; clk         ; 0.000        ; 0.064      ; 1.262      ;
; 1.041 ; cycle_count_16:L1|\cnt:count[3]      ; cycle_count_16:L1|\cnt:count[1]      ; clk                           ; clk         ; 0.000        ; 0.064      ; 1.262      ;
; 1.042 ; cycle_count_16:L1|\cnt:count[3]      ; cycle_count_16:L1|\cnt:count[2]      ; clk                           ; clk         ; 0.000        ; 0.064      ; 1.263      ;
; 1.047 ; cycle_count_16:L1|\cnt:count[3]      ; cycle_count_16:L1|\cnt:count[0]      ; clk                           ; clk         ; 0.000        ; 0.064      ; 1.268      ;
; 1.134 ; cycle_count_16:L1|\cnt:count[1]      ; cycle_count_16:L1|\cnt:count[2]      ; clk                           ; clk         ; 0.000        ; 0.064      ; 1.355      ;
; 1.150 ; cycle_count_16:L1|\cnt:count[0]      ; cycle_count_16:L1|\cnt:count[1]      ; clk                           ; clk         ; 0.000        ; 0.064      ; 1.371      ;
; 1.150 ; cycle_count_16:L1|\cnt:count[0]      ; cycle_count_16:L1|\cnt:count[2]      ; clk                           ; clk         ; 0.000        ; 0.064      ; 1.371      ;
; 1.171 ; cycle_count_16:L1|\cnt:count[1]      ; cycle_count_16:L1|\cnt:count[4]      ; clk                           ; clk         ; 0.000        ; 0.064      ; 1.392      ;
; 1.177 ; cycle_count_16:L1|\cnt:count[1]      ; cycle_count_16:L1|\cnt:count[0]      ; clk                           ; clk         ; 0.000        ; 0.064      ; 1.398      ;
; 1.178 ; cycle_count_16:L1|\cnt:count[0]      ; cycle_count_16:L1|\cnt:count[4]      ; clk                           ; clk         ; 0.000        ; 0.064      ; 1.399      ;
; 1.232 ; cycle_count_16:L1|\cnt:count[2]      ; cycle_count_16:L1|f                  ; clk                           ; clk         ; 0.000        ; 0.064      ; 1.453      ;
; 1.273 ; cycle_count_16:L1|\cnt:count[4]      ; cycle_count_16:L1|f                  ; clk                           ; clk         ; 0.000        ; 0.064      ; 1.494      ;
; 1.280 ; cycle_count_16:L1|\cnt:count[3]      ; cycle_count_16:L1|f                  ; clk                           ; clk         ; 0.000        ; 0.064      ; 1.501      ;
; 1.296 ; cycle_count_16:L1|\cnt:count[3]      ; cycle_count_16:L1|h                  ; clk                           ; clk         ; 0.000        ; 0.064      ; 1.517      ;
; 1.313 ; cycle_count_16:L1|\cnt:count[2]      ; cycle_count_16:L1|h                  ; clk                           ; clk         ; 0.000        ; 0.064      ; 1.534      ;
; 1.347 ; cycle_count_16:L1|f                  ; shift_reg_8_en:L3|dout[6]            ; clk                           ; clk         ; 0.000        ; 0.423      ; 1.927      ;
; 1.347 ; cycle_count_16:L1|f                  ; shift_reg_8_en:L3|\shift:loc_dout[6] ; clk                           ; clk         ; 0.000        ; 0.423      ; 1.927      ;
; 1.347 ; cycle_count_16:L1|f                  ; shift_reg_8_en:L3|\shift:loc_dout[7] ; clk                           ; clk         ; 0.000        ; 0.423      ; 1.927      ;
; 1.347 ; cycle_count_16:L1|f                  ; shift_reg_8_en:L3|dout[7]            ; clk                           ; clk         ; 0.000        ; 0.423      ; 1.927      ;
; 1.395 ; cycle_count_16:L1|\cnt:count[0]      ; cycle_count_16:L1|f                  ; clk                           ; clk         ; 0.000        ; 0.064      ; 1.616      ;
; 1.410 ; cycle_count_16:L1|\cnt:count[1]      ; cycle_count_16:L1|h                  ; clk                           ; clk         ; 0.000        ; 0.064      ; 1.631      ;
; 1.426 ; cycle_count_16:L1|\cnt:count[0]      ; cycle_count_16:L1|h                  ; clk                           ; clk         ; 0.000        ; 0.064      ; 1.647      ;
; 1.477 ; cycle_count_16:L1|\cnt:count[1]      ; cycle_count_16:L1|f                  ; clk                           ; clk         ; 0.000        ; 0.064      ; 1.698      ;
; 1.607 ; rec_control_logic:L2|state[2]        ; shift_reg_8_en:L3|\shift:loc_dout[6] ; clk                           ; clk         ; 0.000        ; 0.150      ; 1.914      ;
; 1.607 ; rec_control_logic:L2|state[2]        ; shift_reg_8_en:L3|\shift:loc_dout[7] ; clk                           ; clk         ; 0.000        ; 0.150      ; 1.914      ;
; 1.607 ; rec_control_logic:L2|state[2]        ; shift_reg_8_en:L3|dout[6]            ; clk                           ; clk         ; 0.000        ; 0.150      ; 1.914      ;
; 1.607 ; rec_control_logic:L2|state[2]        ; shift_reg_8_en:L3|dout[7]            ; clk                           ; clk         ; 0.000        ; 0.150      ; 1.914      ;
; 1.686 ; cycle_count_16:L1|h                  ; cycle_count_16:L1|\cnt:count[3]      ; clk                           ; clk         ; 0.000        ; 0.064      ; 1.907      ;
; 1.697 ; cycle_count_16:L1|h                  ; cycle_count_16:L1|\cnt:count[1]      ; clk                           ; clk         ; 0.000        ; 0.064      ; 1.918      ;
; 1.697 ; cycle_count_16:L1|h                  ; cycle_count_16:L1|\cnt:count[2]      ; clk                           ; clk         ; 0.000        ; 0.064      ; 1.918      ;
; 1.698 ; cycle_count_16:L1|h                  ; cycle_count_16:L1|h                  ; clk                           ; clk         ; 0.000        ; 0.064      ; 1.919      ;
; 1.700 ; cycle_count_16:L1|h                  ; cycle_count_16:L1|\cnt:count[0]      ; clk                           ; clk         ; 0.000        ; 0.064      ; 1.921      ;
; 1.701 ; cycle_count_16:L1|h                  ; cycle_count_16:L1|\cnt:count[4]      ; clk                           ; clk         ; 0.000        ; 0.064      ; 1.922      ;
; 1.705 ; cycle_count_16:L1|h                  ; cycle_count_16:L1|f                  ; clk                           ; clk         ; 0.000        ; 0.064      ; 1.926      ;
; 1.706 ; rec_control_logic:L2|state[3]        ; shift_reg_8_en:L3|\shift:loc_dout[6] ; clk                           ; clk         ; 0.000        ; 0.150      ; 2.013      ;
; 1.706 ; rec_control_logic:L2|state[3]        ; shift_reg_8_en:L3|\shift:loc_dout[7] ; clk                           ; clk         ; 0.000        ; 0.150      ; 2.013      ;
; 1.706 ; rec_control_logic:L2|state[3]        ; shift_reg_8_en:L3|dout[6]            ; clk                           ; clk         ; 0.000        ; 0.150      ; 2.013      ;
; 1.706 ; rec_control_logic:L2|state[3]        ; shift_reg_8_en:L3|dout[7]            ; clk                           ; clk         ; 0.000        ; 0.150      ; 2.013      ;
; 1.728 ; cycle_count_16:L1|f                  ; cycle_count_16:L1|\cnt:count[3]      ; clk                           ; clk         ; 0.000        ; 0.064      ; 1.949      ;
; 1.731 ; cycle_count_16:L1|f                  ; shift_reg_8_en:L3|dout[0]            ; clk                           ; clk         ; 0.000        ; 0.065      ; 1.953      ;
; 1.731 ; cycle_count_16:L1|f                  ; shift_reg_8_en:L3|dout[1]            ; clk                           ; clk         ; 0.000        ; 0.065      ; 1.953      ;
; 1.731 ; cycle_count_16:L1|f                  ; shift_reg_8_en:L3|\shift:loc_dout[1] ; clk                           ; clk         ; 0.000        ; 0.065      ; 1.953      ;
; 1.731 ; cycle_count_16:L1|f                  ; shift_reg_8_en:L3|dout[2]            ; clk                           ; clk         ; 0.000        ; 0.065      ; 1.953      ;
; 1.731 ; cycle_count_16:L1|f                  ; shift_reg_8_en:L3|\shift:loc_dout[2] ; clk                           ; clk         ; 0.000        ; 0.065      ; 1.953      ;
; 1.731 ; cycle_count_16:L1|f                  ; shift_reg_8_en:L3|dout[3]            ; clk                           ; clk         ; 0.000        ; 0.065      ; 1.953      ;
; 1.731 ; cycle_count_16:L1|f                  ; shift_reg_8_en:L3|\shift:loc_dout[3] ; clk                           ; clk         ; 0.000        ; 0.065      ; 1.953      ;
; 1.731 ; cycle_count_16:L1|f                  ; shift_reg_8_en:L3|dout[4]            ; clk                           ; clk         ; 0.000        ; 0.065      ; 1.953      ;
; 1.731 ; cycle_count_16:L1|f                  ; shift_reg_8_en:L3|\shift:loc_dout[4] ; clk                           ; clk         ; 0.000        ; 0.065      ; 1.953      ;
; 1.731 ; cycle_count_16:L1|f                  ; shift_reg_8_en:L3|dout[5]            ; clk                           ; clk         ; 0.000        ; 0.065      ; 1.953      ;
; 1.731 ; cycle_count_16:L1|f                  ; shift_reg_8_en:L3|\shift:loc_dout[5] ; clk                           ; clk         ; 0.000        ; 0.065      ; 1.953      ;
; 1.739 ; cycle_count_16:L1|f                  ; cycle_count_16:L1|\cnt:count[1]      ; clk                           ; clk         ; 0.000        ; 0.064      ; 1.960      ;
; 1.739 ; cycle_count_16:L1|f                  ; cycle_count_16:L1|\cnt:count[2]      ; clk                           ; clk         ; 0.000        ; 0.064      ; 1.960      ;
; 1.740 ; cycle_count_16:L1|f                  ; cycle_count_16:L1|h                  ; clk                           ; clk         ; 0.000        ; 0.064      ; 1.961      ;
+-------+--------------------------------------+--------------------------------------+-------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                                      ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                               ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; cycle_count_16:L1|\cnt:count[0]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; cycle_count_16:L1|\cnt:count[1]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; cycle_count_16:L1|\cnt:count[2]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; cycle_count_16:L1|\cnt:count[3]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; cycle_count_16:L1|\cnt:count[4]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; cycle_count_16:L1|f                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; cycle_count_16:L1|h                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; rec_control_logic:L2|state[0]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; rec_control_logic:L2|state[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; rec_control_logic:L2|state[2]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; rec_control_logic:L2|state[3]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; shift_reg_8_en:L3|\shift:loc_dout[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; shift_reg_8_en:L3|\shift:loc_dout[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; shift_reg_8_en:L3|\shift:loc_dout[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; shift_reg_8_en:L3|\shift:loc_dout[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; shift_reg_8_en:L3|\shift:loc_dout[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; shift_reg_8_en:L3|\shift:loc_dout[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; shift_reg_8_en:L3|\shift:loc_dout[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; shift_reg_8_en:L3|dout[0]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; shift_reg_8_en:L3|dout[1]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; shift_reg_8_en:L3|dout[2]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; shift_reg_8_en:L3|dout[3]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; shift_reg_8_en:L3|dout[4]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; shift_reg_8_en:L3|dout[5]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; shift_reg_8_en:L3|dout[6]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; shift_reg_8_en:L3|dout[7]            ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; shift_reg_8_en:L3|\shift:loc_dout[6] ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; shift_reg_8_en:L3|\shift:loc_dout[7] ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; shift_reg_8_en:L3|dout[6]            ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; shift_reg_8_en:L3|dout[7]            ;
; 0.210  ; 0.394        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; cycle_count_16:L1|\cnt:count[0]      ;
; 0.210  ; 0.394        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; cycle_count_16:L1|\cnt:count[1]      ;
; 0.210  ; 0.394        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; cycle_count_16:L1|\cnt:count[2]      ;
; 0.210  ; 0.394        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; cycle_count_16:L1|\cnt:count[3]      ;
; 0.210  ; 0.394        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; cycle_count_16:L1|\cnt:count[4]      ;
; 0.210  ; 0.394        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; cycle_count_16:L1|f                  ;
; 0.210  ; 0.394        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; cycle_count_16:L1|h                  ;
; 0.210  ; 0.394        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; rec_control_logic:L2|state[0]        ;
; 0.210  ; 0.394        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; shift_reg_8_en:L3|\shift:loc_dout[1] ;
; 0.210  ; 0.394        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; shift_reg_8_en:L3|\shift:loc_dout[2] ;
; 0.210  ; 0.394        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; shift_reg_8_en:L3|\shift:loc_dout[3] ;
; 0.210  ; 0.394        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; shift_reg_8_en:L3|\shift:loc_dout[4] ;
; 0.210  ; 0.394        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; shift_reg_8_en:L3|\shift:loc_dout[5] ;
; 0.210  ; 0.394        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; shift_reg_8_en:L3|dout[0]            ;
; 0.210  ; 0.394        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; shift_reg_8_en:L3|dout[1]            ;
; 0.210  ; 0.394        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; shift_reg_8_en:L3|dout[2]            ;
; 0.210  ; 0.394        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; shift_reg_8_en:L3|dout[3]            ;
; 0.210  ; 0.394        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; shift_reg_8_en:L3|dout[4]            ;
; 0.210  ; 0.394        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; shift_reg_8_en:L3|dout[5]            ;
; 0.248  ; 0.432        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; rec_control_logic:L2|state[1]        ;
; 0.248  ; 0.432        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; rec_control_logic:L2|state[2]        ;
; 0.248  ; 0.432        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; rec_control_logic:L2|state[3]        ;
; 0.326  ; 0.326        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                          ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]            ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk              ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; L3|\shift:loc_dout[6]|clk            ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; L3|\shift:loc_dout[7]|clk            ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; L3|dout[6]|clk                       ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; L3|dout[7]|clk                       ;
; 0.352  ; 0.568        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; rec_control_logic:L2|state[1]        ;
; 0.352  ; 0.568        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; rec_control_logic:L2|state[2]        ;
; 0.352  ; 0.568        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; rec_control_logic:L2|state[3]        ;
; 0.370  ; 0.370        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; L1|\cnt:count[0]|clk                 ;
; 0.370  ; 0.370        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; L1|\cnt:count[1]|clk                 ;
; 0.370  ; 0.370        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; L1|\cnt:count[2]|clk                 ;
; 0.370  ; 0.370        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; L1|\cnt:count[3]|clk                 ;
; 0.370  ; 0.370        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; L1|\cnt:count[4]|clk                 ;
; 0.370  ; 0.370        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; L1|f|clk                             ;
; 0.370  ; 0.370        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; L1|h|clk                             ;
; 0.370  ; 0.370        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; L2|state[0]|clk                      ;
; 0.370  ; 0.370        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; L3|\shift:loc_dout[1]|clk            ;
; 0.370  ; 0.370        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; L3|\shift:loc_dout[2]|clk            ;
; 0.370  ; 0.370        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; L3|\shift:loc_dout[3]|clk            ;
; 0.370  ; 0.370        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; L3|\shift:loc_dout[4]|clk            ;
; 0.370  ; 0.370        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; L3|\shift:loc_dout[5]|clk            ;
; 0.370  ; 0.370        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; L3|dout[0]|clk                       ;
; 0.370  ; 0.370        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; L3|dout[1]|clk                       ;
; 0.370  ; 0.370        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; L3|dout[2]|clk                       ;
; 0.370  ; 0.370        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; L3|dout[3]|clk                       ;
; 0.370  ; 0.370        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; L3|dout[4]|clk                       ;
; 0.370  ; 0.370        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; L3|dout[5]|clk                       ;
; 0.390  ; 0.606        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; cycle_count_16:L1|\cnt:count[0]      ;
; 0.390  ; 0.606        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; cycle_count_16:L1|\cnt:count[1]      ;
; 0.390  ; 0.606        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; cycle_count_16:L1|\cnt:count[2]      ;
; 0.390  ; 0.606        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; cycle_count_16:L1|\cnt:count[3]      ;
; 0.390  ; 0.606        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; cycle_count_16:L1|\cnt:count[4]      ;
; 0.390  ; 0.606        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; cycle_count_16:L1|f                  ;
; 0.390  ; 0.606        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; cycle_count_16:L1|h                  ;
; 0.390  ; 0.606        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; rec_control_logic:L2|state[0]        ;
; 0.390  ; 0.606        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; shift_reg_8_en:L3|\shift:loc_dout[1] ;
; 0.390  ; 0.606        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; shift_reg_8_en:L3|\shift:loc_dout[2] ;
; 0.390  ; 0.606        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; shift_reg_8_en:L3|\shift:loc_dout[3] ;
; 0.390  ; 0.606        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; shift_reg_8_en:L3|\shift:loc_dout[4] ;
; 0.390  ; 0.606        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; shift_reg_8_en:L3|\shift:loc_dout[5] ;
; 0.390  ; 0.606        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; shift_reg_8_en:L3|dout[0]            ;
; 0.390  ; 0.606        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; shift_reg_8_en:L3|dout[1]            ;
; 0.390  ; 0.606        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; shift_reg_8_en:L3|dout[2]            ;
; 0.390  ; 0.606        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; shift_reg_8_en:L3|dout[3]            ;
; 0.390  ; 0.606        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; shift_reg_8_en:L3|dout[4]            ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'rec_control_logic:L2|state[0]'                                                                 ;
+-------+--------------+----------------+------------------+-------------------------------+------------+------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                         ; Clock Edge ; Target                             ;
+-------+--------------+----------------+------------------+-------------------------------+------------+------------------------------------+
; 0.444 ; 0.444        ; 0.000          ; Low Pulse Width  ; rec_control_logic:L2|state[0] ; Rise       ; L2|Mux4~0|datad                    ;
; 0.464 ; 0.464        ; 0.000          ; Low Pulse Width  ; rec_control_logic:L2|state[0] ; Rise       ; L2|Mux4~0|combout                  ;
; 0.471 ; 0.471        ; 0.000          ; Low Pulse Width  ; rec_control_logic:L2|state[0] ; Rise       ; L2|Mux4~0clkctrl|inclk[0]          ;
; 0.471 ; 0.471        ; 0.000          ; Low Pulse Width  ; rec_control_logic:L2|state[0] ; Rise       ; L2|Mux4~0clkctrl|outclk            ;
; 0.482 ; 0.482        ; 0.000          ; Low Pulse Width  ; rec_control_logic:L2|state[0] ; Rise       ; rec_control_logic:L2|next_state[0] ;
; 0.482 ; 0.482        ; 0.000          ; Low Pulse Width  ; rec_control_logic:L2|state[0] ; Rise       ; rec_control_logic:L2|next_state[2] ;
; 0.482 ; 0.482        ; 0.000          ; Low Pulse Width  ; rec_control_logic:L2|state[0] ; Rise       ; rec_control_logic:L2|next_state[3] ;
; 0.488 ; 0.488        ; 0.000          ; Low Pulse Width  ; rec_control_logic:L2|state[0] ; Rise       ; L2|next_state[1]|datac             ;
; 0.491 ; 0.491        ; 0.000          ; Low Pulse Width  ; rec_control_logic:L2|state[0] ; Rise       ; L2|next_state[0]|datad             ;
; 0.491 ; 0.491        ; 0.000          ; Low Pulse Width  ; rec_control_logic:L2|state[0] ; Rise       ; L2|next_state[2]|datad             ;
; 0.491 ; 0.491        ; 0.000          ; Low Pulse Width  ; rec_control_logic:L2|state[0] ; Rise       ; L2|next_state[3]|datad             ;
; 0.498 ; 0.498        ; 0.000          ; Low Pulse Width  ; rec_control_logic:L2|state[0] ; Rise       ; rec_control_logic:L2|next_state[1] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; rec_control_logic:L2|state[0] ; Rise       ; L2|state[0]|q                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; rec_control_logic:L2|state[0] ; Rise       ; L2|state[0]|q                      ;
; 0.502 ; 0.502        ; 0.000          ; High Pulse Width ; rec_control_logic:L2|state[0] ; Rise       ; rec_control_logic:L2|next_state[1] ;
; 0.509 ; 0.509        ; 0.000          ; High Pulse Width ; rec_control_logic:L2|state[0] ; Rise       ; L2|next_state[0]|datad             ;
; 0.509 ; 0.509        ; 0.000          ; High Pulse Width ; rec_control_logic:L2|state[0] ; Rise       ; L2|next_state[2]|datad             ;
; 0.509 ; 0.509        ; 0.000          ; High Pulse Width ; rec_control_logic:L2|state[0] ; Rise       ; L2|next_state[3]|datad             ;
; 0.512 ; 0.512        ; 0.000          ; High Pulse Width ; rec_control_logic:L2|state[0] ; Rise       ; L2|next_state[1]|datac             ;
; 0.518 ; 0.518        ; 0.000          ; High Pulse Width ; rec_control_logic:L2|state[0] ; Rise       ; rec_control_logic:L2|next_state[0] ;
; 0.518 ; 0.518        ; 0.000          ; High Pulse Width ; rec_control_logic:L2|state[0] ; Rise       ; rec_control_logic:L2|next_state[2] ;
; 0.518 ; 0.518        ; 0.000          ; High Pulse Width ; rec_control_logic:L2|state[0] ; Rise       ; rec_control_logic:L2|next_state[3] ;
; 0.528 ; 0.528        ; 0.000          ; High Pulse Width ; rec_control_logic:L2|state[0] ; Rise       ; L2|Mux4~0clkctrl|inclk[0]          ;
; 0.528 ; 0.528        ; 0.000          ; High Pulse Width ; rec_control_logic:L2|state[0] ; Rise       ; L2|Mux4~0clkctrl|outclk            ;
; 0.535 ; 0.535        ; 0.000          ; High Pulse Width ; rec_control_logic:L2|state[0] ; Rise       ; L2|Mux4~0|combout                  ;
; 0.555 ; 0.555        ; 0.000          ; High Pulse Width ; rec_control_logic:L2|state[0] ; Rise       ; L2|Mux4~0|datad                    ;
+-------+--------------+----------------+------------------+-------------------------------+------------+------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                            ;
+-----------+-------------------------------+-------+-------+------------+-------------------------------+
; Data Port ; Clock Port                    ; Rise  ; Fall  ; Clock Edge ; Clock Reference               ;
+-----------+-------------------------------+-------+-------+------------+-------------------------------+
; en        ; clk                           ; 3.823 ; 4.414 ; Rise       ; clk                           ;
; ser_in    ; clk                           ; 3.475 ; 3.843 ; Rise       ; clk                           ;
; en        ; rec_control_logic:L2|state[0] ; 3.690 ; 4.122 ; Rise       ; rec_control_logic:L2|state[0] ;
; ser_in    ; rec_control_logic:L2|state[0] ; 3.368 ; 3.873 ; Rise       ; rec_control_logic:L2|state[0] ;
+-----------+-------------------------------+-------+-------+------------+-------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                               ;
+-----------+-------------------------------+--------+--------+------------+-------------------------------+
; Data Port ; Clock Port                    ; Rise   ; Fall   ; Clock Edge ; Clock Reference               ;
+-----------+-------------------------------+--------+--------+------------+-------------------------------+
; en        ; clk                           ; -1.846 ; -2.280 ; Rise       ; clk                           ;
; ser_in    ; clk                           ; -1.113 ; -1.541 ; Rise       ; clk                           ;
; en        ; rec_control_logic:L2|state[0] ; -1.199 ; -1.635 ; Rise       ; rec_control_logic:L2|state[0] ;
; ser_in    ; rec_control_logic:L2|state[0] ; -1.816 ; -2.247 ; Rise       ; rec_control_logic:L2|state[0] ;
+-----------+-------------------------------+--------+--------+------------+-------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                  ;
+-----------+-------------------------------+-------+-------+------------+-------------------------------+
; Data Port ; Clock Port                    ; Rise  ; Fall  ; Clock Edge ; Clock Reference               ;
+-----------+-------------------------------+-------+-------+------------+-------------------------------+
; dout[*]   ; clk                           ; 7.168 ; 7.144 ; Rise       ; clk                           ;
;  dout[0]  ; clk                           ; 7.168 ; 7.144 ; Rise       ; clk                           ;
;  dout[1]  ; clk                           ; 6.182 ; 6.107 ; Rise       ; clk                           ;
;  dout[2]  ; clk                           ; 6.319 ; 6.269 ; Rise       ; clk                           ;
;  dout[3]  ; clk                           ; 5.977 ; 5.900 ; Rise       ; clk                           ;
;  dout[4]  ; clk                           ; 6.080 ; 5.998 ; Rise       ; clk                           ;
;  dout[5]  ; clk                           ; 6.007 ; 5.932 ; Rise       ; clk                           ;
;  dout[6]  ; clk                           ; 6.517 ; 6.429 ; Rise       ; clk                           ;
;  dout[7]  ; clk                           ; 7.037 ; 7.016 ; Rise       ; clk                           ;
; en_out    ; clk                           ; 7.203 ; 7.292 ; Rise       ; clk                           ;
; en_out    ; rec_control_logic:L2|state[0] ;       ; 4.889 ; Rise       ; rec_control_logic:L2|state[0] ;
; en_out    ; rec_control_logic:L2|state[0] ; 4.823 ;       ; Fall       ; rec_control_logic:L2|state[0] ;
+-----------+-------------------------------+-------+-------+------------+-------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                          ;
+-----------+-------------------------------+-------+-------+------------+-------------------------------+
; Data Port ; Clock Port                    ; Rise  ; Fall  ; Clock Edge ; Clock Reference               ;
+-----------+-------------------------------+-------+-------+------------+-------------------------------+
; dout[*]   ; clk                           ; 5.788 ; 5.710 ; Rise       ; clk                           ;
;  dout[0]  ; clk                           ; 6.961 ; 6.936 ; Rise       ; clk                           ;
;  dout[1]  ; clk                           ; 5.975 ; 5.899 ; Rise       ; clk                           ;
;  dout[2]  ; clk                           ; 6.113 ; 6.062 ; Rise       ; clk                           ;
;  dout[3]  ; clk                           ; 5.788 ; 5.710 ; Rise       ; clk                           ;
;  dout[4]  ; clk                           ; 5.882 ; 5.800 ; Rise       ; clk                           ;
;  dout[5]  ; clk                           ; 5.817 ; 5.741 ; Rise       ; clk                           ;
;  dout[6]  ; clk                           ; 6.305 ; 6.216 ; Rise       ; clk                           ;
;  dout[7]  ; clk                           ; 6.834 ; 6.812 ; Rise       ; clk                           ;
; en_out    ; clk                           ; 6.588 ; 6.750 ; Rise       ; clk                           ;
; en_out    ; rec_control_logic:L2|state[0] ;       ; 4.731 ; Rise       ; rec_control_logic:L2|state[0] ;
; en_out    ; rec_control_logic:L2|state[0] ; 4.662 ;       ; Fall       ; rec_control_logic:L2|state[0] ;
+-----------+-------------------------------+-------+-------+------------+-------------------------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; en         ; en_out      ; 8.227 ;    ;    ; 8.765 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; en         ; en_out      ; 7.943 ;    ;    ; 8.472 ;
+------------+-------------+-------+----+----+-------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                                            ;
+------------+-----------------+-------------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                    ; Note                                                          ;
+------------+-----------------+-------------------------------+---------------------------------------------------------------+
; 391.54 MHz ; 250.0 MHz       ; clk                           ; limit due to minimum period restriction (max I/O toggle rate) ;
; 712.25 MHz ; 661.38 MHz      ; rec_control_logic:L2|state[0] ; limit due to hold check                                       ;
+------------+-----------------+-------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                     ;
+-------------------------------+--------+---------------+
; Clock                         ; Slack  ; End Point TNS ;
+-------------------------------+--------+---------------+
; rec_control_logic:L2|state[0] ; -1.714 ; -5.540        ;
; clk                           ; -1.554 ; -31.591       ;
+-------------------------------+--------+---------------+


+--------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                      ;
+-------------------------------+--------+---------------+
; Clock                         ; Slack  ; End Point TNS ;
+-------------------------------+--------+---------------+
; rec_control_logic:L2|state[0] ; -0.799 ; -2.659        ;
; clk                           ; 0.112  ; 0.000         ;
+-------------------------------+--------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary       ;
+-------------------------------+--------+---------------+
; Clock                         ; Slack  ; End Point TNS ;
+-------------------------------+--------+---------------+
; clk                           ; -3.000 ; -29.000       ;
; rec_control_logic:L2|state[0] ; 0.452  ; 0.000         ;
+-------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'rec_control_logic:L2|state[0]'                                                                                                                          ;
+--------+-------------------------------+------------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                            ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+------------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; -1.714 ; rec_control_logic:L2|state[1] ; rec_control_logic:L2|next_state[1] ; clk                           ; rec_control_logic:L2|state[0] ; 1.000        ; 0.440      ; 2.080      ;
; -1.699 ; rec_control_logic:L2|state[2] ; rec_control_logic:L2|next_state[1] ; clk                           ; rec_control_logic:L2|state[0] ; 1.000        ; 0.440      ; 2.065      ;
; -1.569 ; rec_control_logic:L2|state[3] ; rec_control_logic:L2|next_state[1] ; clk                           ; rec_control_logic:L2|state[0] ; 1.000        ; 0.440      ; 1.935      ;
; -1.424 ; rec_control_logic:L2|state[1] ; rec_control_logic:L2|next_state[0] ; clk                           ; rec_control_logic:L2|state[0] ; 1.000        ; 0.333      ; 2.112      ;
; -1.325 ; cycle_count_16:L1|f           ; rec_control_logic:L2|next_state[3] ; clk                           ; rec_control_logic:L2|state[0] ; 1.000        ; 0.641      ; 2.023      ;
; -1.293 ; cycle_count_16:L1|f           ; rec_control_logic:L2|next_state[1] ; clk                           ; rec_control_logic:L2|state[0] ; 1.000        ; 0.747      ; 1.966      ;
; -1.271 ; rec_control_logic:L2|state[1] ; rec_control_logic:L2|next_state[3] ; clk                           ; rec_control_logic:L2|state[0] ; 1.000        ; 0.334      ; 1.662      ;
; -1.262 ; rec_control_logic:L2|state[3] ; rec_control_logic:L2|next_state[0] ; clk                           ; rec_control_logic:L2|state[0] ; 1.000        ; 0.333      ; 1.950      ;
; -1.146 ; rec_control_logic:L2|state[2] ; rec_control_logic:L2|next_state[0] ; clk                           ; rec_control_logic:L2|state[0] ; 1.000        ; 0.333      ; 1.834      ;
; -1.080 ; cycle_count_16:L1|h           ; rec_control_logic:L2|next_state[1] ; clk                           ; rec_control_logic:L2|state[0] ; 1.000        ; 0.746      ; 1.752      ;
; -1.077 ; cycle_count_16:L1|f           ; rec_control_logic:L2|next_state[2] ; clk                           ; rec_control_logic:L2|state[0] ; 1.000        ; 0.641      ; 2.055      ;
; -1.063 ; rec_control_logic:L2|state[3] ; rec_control_logic:L2|next_state[3] ; clk                           ; rec_control_logic:L2|state[0] ; 1.000        ; 0.334      ; 1.454      ;
; -1.027 ; cycle_count_16:L1|h           ; rec_control_logic:L2|next_state[0] ; clk                           ; rec_control_logic:L2|state[0] ; 1.000        ; 0.639      ; 2.021      ;
; -1.024 ; rec_control_logic:L2|state[1] ; rec_control_logic:L2|next_state[2] ; clk                           ; rec_control_logic:L2|state[0] ; 1.000        ; 0.334      ; 1.695      ;
; -0.744 ; rec_control_logic:L2|state[2] ; rec_control_logic:L2|next_state[3] ; clk                           ; rec_control_logic:L2|state[0] ; 1.000        ; 0.334      ; 1.135      ;
; -0.710 ; rec_control_logic:L2|state[2] ; rec_control_logic:L2|next_state[2] ; clk                           ; rec_control_logic:L2|state[0] ; 1.000        ; 0.334      ; 1.381      ;
; -0.657 ; cycle_count_16:L1|f           ; rec_control_logic:L2|next_state[0] ; clk                           ; rec_control_logic:L2|state[0] ; 1.000        ; 0.640      ; 1.652      ;
; -0.546 ; rec_control_logic:L2|state[3] ; rec_control_logic:L2|next_state[2] ; clk                           ; rec_control_logic:L2|state[0] ; 1.000        ; 0.334      ; 1.217      ;
; -0.202 ; rec_control_logic:L2|state[0] ; rec_control_logic:L2|next_state[1] ; rec_control_logic:L2|state[0] ; rec_control_logic:L2|state[0] ; 0.500        ; 2.870      ; 2.688      ;
; -0.119 ; rec_control_logic:L2|state[0] ; rec_control_logic:L2|next_state[3] ; rec_control_logic:L2|state[0] ; rec_control_logic:L2|state[0] ; 0.500        ; 2.764      ; 2.630      ;
; 0.128  ; rec_control_logic:L2|state[0] ; rec_control_logic:L2|next_state[2] ; rec_control_logic:L2|state[0] ; rec_control_logic:L2|state[0] ; 0.500        ; 2.764      ; 2.663      ;
; 0.170  ; rec_control_logic:L2|state[0] ; rec_control_logic:L2|next_state[0] ; rec_control_logic:L2|state[0] ; rec_control_logic:L2|state[0] ; 0.500        ; 2.763      ; 2.638      ;
; 0.341  ; rec_control_logic:L2|state[0] ; rec_control_logic:L2|next_state[1] ; rec_control_logic:L2|state[0] ; rec_control_logic:L2|state[0] ; 1.000        ; 2.870      ; 2.645      ;
; 0.416  ; rec_control_logic:L2|state[0] ; rec_control_logic:L2|next_state[3] ; rec_control_logic:L2|state[0] ; rec_control_logic:L2|state[0] ; 1.000        ; 2.764      ; 2.595      ;
; 0.653  ; rec_control_logic:L2|state[0] ; rec_control_logic:L2|next_state[2] ; rec_control_logic:L2|state[0] ; rec_control_logic:L2|state[0] ; 1.000        ; 2.764      ; 2.638      ;
; 0.714  ; rec_control_logic:L2|state[0] ; rec_control_logic:L2|next_state[0] ; rec_control_logic:L2|state[0] ; rec_control_logic:L2|state[0] ; 1.000        ; 2.763      ; 2.594      ;
+--------+-------------------------------+------------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                     ;
+--------+---------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.554 ; rec_control_logic:L2|state[1]   ; cycle_count_16:L1|\cnt:count[3]      ; clk          ; clk         ; 1.000        ; -0.387     ; 2.162      ;
; -1.553 ; rec_control_logic:L2|state[1]   ; cycle_count_16:L1|\cnt:count[0]      ; clk          ; clk         ; 1.000        ; -0.387     ; 2.161      ;
; -1.549 ; rec_control_logic:L2|state[1]   ; cycle_count_16:L1|\cnt:count[2]      ; clk          ; clk         ; 1.000        ; -0.387     ; 2.157      ;
; -1.548 ; rec_control_logic:L2|state[1]   ; cycle_count_16:L1|\cnt:count[1]      ; clk          ; clk         ; 1.000        ; -0.387     ; 2.156      ;
; -1.501 ; rec_control_logic:L2|state[1]   ; cycle_count_16:L1|\cnt:count[4]      ; clk          ; clk         ; 1.000        ; -0.387     ; 2.109      ;
; -1.486 ; rec_control_logic:L2|state[1]   ; cycle_count_16:L1|f                  ; clk          ; clk         ; 1.000        ; -0.387     ; 2.094      ;
; -1.473 ; rec_control_logic:L2|state[1]   ; cycle_count_16:L1|h                  ; clk          ; clk         ; 1.000        ; -0.386     ; 2.082      ;
; -1.463 ; rec_control_logic:L2|state[1]   ; shift_reg_8_en:L3|dout[0]            ; clk          ; clk         ; 1.000        ; -0.386     ; 2.072      ;
; -1.463 ; rec_control_logic:L2|state[1]   ; shift_reg_8_en:L3|\shift:loc_dout[1] ; clk          ; clk         ; 1.000        ; -0.386     ; 2.072      ;
; -1.463 ; rec_control_logic:L2|state[1]   ; shift_reg_8_en:L3|\shift:loc_dout[2] ; clk          ; clk         ; 1.000        ; -0.386     ; 2.072      ;
; -1.463 ; rec_control_logic:L2|state[1]   ; shift_reg_8_en:L3|\shift:loc_dout[3] ; clk          ; clk         ; 1.000        ; -0.386     ; 2.072      ;
; -1.463 ; rec_control_logic:L2|state[1]   ; shift_reg_8_en:L3|\shift:loc_dout[4] ; clk          ; clk         ; 1.000        ; -0.386     ; 2.072      ;
; -1.463 ; rec_control_logic:L2|state[1]   ; shift_reg_8_en:L3|\shift:loc_dout[5] ; clk          ; clk         ; 1.000        ; -0.386     ; 2.072      ;
; -1.463 ; rec_control_logic:L2|state[1]   ; shift_reg_8_en:L3|dout[1]            ; clk          ; clk         ; 1.000        ; -0.386     ; 2.072      ;
; -1.463 ; rec_control_logic:L2|state[1]   ; shift_reg_8_en:L3|dout[2]            ; clk          ; clk         ; 1.000        ; -0.386     ; 2.072      ;
; -1.463 ; rec_control_logic:L2|state[1]   ; shift_reg_8_en:L3|dout[3]            ; clk          ; clk         ; 1.000        ; -0.386     ; 2.072      ;
; -1.463 ; rec_control_logic:L2|state[1]   ; shift_reg_8_en:L3|dout[4]            ; clk          ; clk         ; 1.000        ; -0.386     ; 2.072      ;
; -1.463 ; rec_control_logic:L2|state[1]   ; shift_reg_8_en:L3|dout[5]            ; clk          ; clk         ; 1.000        ; -0.386     ; 2.072      ;
; -1.384 ; rec_control_logic:L2|state[3]   ; cycle_count_16:L1|\cnt:count[3]      ; clk          ; clk         ; 1.000        ; -0.387     ; 1.992      ;
; -1.383 ; rec_control_logic:L2|state[3]   ; cycle_count_16:L1|\cnt:count[0]      ; clk          ; clk         ; 1.000        ; -0.387     ; 1.991      ;
; -1.379 ; rec_control_logic:L2|state[3]   ; cycle_count_16:L1|\cnt:count[2]      ; clk          ; clk         ; 1.000        ; -0.387     ; 1.987      ;
; -1.378 ; rec_control_logic:L2|state[3]   ; cycle_count_16:L1|\cnt:count[1]      ; clk          ; clk         ; 1.000        ; -0.387     ; 1.986      ;
; -1.331 ; rec_control_logic:L2|state[3]   ; cycle_count_16:L1|\cnt:count[4]      ; clk          ; clk         ; 1.000        ; -0.387     ; 1.939      ;
; -1.316 ; rec_control_logic:L2|state[3]   ; cycle_count_16:L1|f                  ; clk          ; clk         ; 1.000        ; -0.387     ; 1.924      ;
; -1.303 ; rec_control_logic:L2|state[3]   ; cycle_count_16:L1|h                  ; clk          ; clk         ; 1.000        ; -0.386     ; 1.912      ;
; -1.302 ; rec_control_logic:L2|state[2]   ; cycle_count_16:L1|\cnt:count[3]      ; clk          ; clk         ; 1.000        ; -0.387     ; 1.910      ;
; -1.301 ; rec_control_logic:L2|state[2]   ; cycle_count_16:L1|\cnt:count[0]      ; clk          ; clk         ; 1.000        ; -0.387     ; 1.909      ;
; -1.297 ; rec_control_logic:L2|state[2]   ; cycle_count_16:L1|\cnt:count[2]      ; clk          ; clk         ; 1.000        ; -0.387     ; 1.905      ;
; -1.296 ; rec_control_logic:L2|state[2]   ; cycle_count_16:L1|\cnt:count[1]      ; clk          ; clk         ; 1.000        ; -0.387     ; 1.904      ;
; -1.293 ; rec_control_logic:L2|state[3]   ; shift_reg_8_en:L3|dout[0]            ; clk          ; clk         ; 1.000        ; -0.386     ; 1.902      ;
; -1.293 ; rec_control_logic:L2|state[3]   ; shift_reg_8_en:L3|\shift:loc_dout[1] ; clk          ; clk         ; 1.000        ; -0.386     ; 1.902      ;
; -1.293 ; rec_control_logic:L2|state[3]   ; shift_reg_8_en:L3|\shift:loc_dout[2] ; clk          ; clk         ; 1.000        ; -0.386     ; 1.902      ;
; -1.293 ; rec_control_logic:L2|state[3]   ; shift_reg_8_en:L3|\shift:loc_dout[3] ; clk          ; clk         ; 1.000        ; -0.386     ; 1.902      ;
; -1.293 ; rec_control_logic:L2|state[3]   ; shift_reg_8_en:L3|\shift:loc_dout[4] ; clk          ; clk         ; 1.000        ; -0.386     ; 1.902      ;
; -1.293 ; rec_control_logic:L2|state[3]   ; shift_reg_8_en:L3|\shift:loc_dout[5] ; clk          ; clk         ; 1.000        ; -0.386     ; 1.902      ;
; -1.293 ; rec_control_logic:L2|state[3]   ; shift_reg_8_en:L3|dout[1]            ; clk          ; clk         ; 1.000        ; -0.386     ; 1.902      ;
; -1.293 ; rec_control_logic:L2|state[3]   ; shift_reg_8_en:L3|dout[2]            ; clk          ; clk         ; 1.000        ; -0.386     ; 1.902      ;
; -1.293 ; rec_control_logic:L2|state[3]   ; shift_reg_8_en:L3|dout[3]            ; clk          ; clk         ; 1.000        ; -0.386     ; 1.902      ;
; -1.293 ; rec_control_logic:L2|state[3]   ; shift_reg_8_en:L3|dout[4]            ; clk          ; clk         ; 1.000        ; -0.386     ; 1.902      ;
; -1.293 ; rec_control_logic:L2|state[3]   ; shift_reg_8_en:L3|dout[5]            ; clk          ; clk         ; 1.000        ; -0.386     ; 1.902      ;
; -1.249 ; rec_control_logic:L2|state[2]   ; cycle_count_16:L1|\cnt:count[4]      ; clk          ; clk         ; 1.000        ; -0.387     ; 1.857      ;
; -1.246 ; cycle_count_16:L1|\cnt:count[0] ; cycle_count_16:L1|f                  ; clk          ; clk         ; 1.000        ; -0.057     ; 2.184      ;
; -1.234 ; rec_control_logic:L2|state[2]   ; cycle_count_16:L1|f                  ; clk          ; clk         ; 1.000        ; -0.387     ; 1.842      ;
; -1.221 ; rec_control_logic:L2|state[2]   ; cycle_count_16:L1|h                  ; clk          ; clk         ; 1.000        ; -0.386     ; 1.830      ;
; -1.211 ; rec_control_logic:L2|state[2]   ; shift_reg_8_en:L3|dout[0]            ; clk          ; clk         ; 1.000        ; -0.386     ; 1.820      ;
; -1.211 ; rec_control_logic:L2|state[2]   ; shift_reg_8_en:L3|\shift:loc_dout[1] ; clk          ; clk         ; 1.000        ; -0.386     ; 1.820      ;
; -1.211 ; rec_control_logic:L2|state[2]   ; shift_reg_8_en:L3|\shift:loc_dout[2] ; clk          ; clk         ; 1.000        ; -0.386     ; 1.820      ;
; -1.211 ; rec_control_logic:L2|state[2]   ; shift_reg_8_en:L3|\shift:loc_dout[3] ; clk          ; clk         ; 1.000        ; -0.386     ; 1.820      ;
; -1.211 ; rec_control_logic:L2|state[2]   ; shift_reg_8_en:L3|\shift:loc_dout[4] ; clk          ; clk         ; 1.000        ; -0.386     ; 1.820      ;
; -1.211 ; rec_control_logic:L2|state[2]   ; shift_reg_8_en:L3|\shift:loc_dout[5] ; clk          ; clk         ; 1.000        ; -0.386     ; 1.820      ;
; -1.211 ; rec_control_logic:L2|state[2]   ; shift_reg_8_en:L3|dout[1]            ; clk          ; clk         ; 1.000        ; -0.386     ; 1.820      ;
; -1.211 ; rec_control_logic:L2|state[2]   ; shift_reg_8_en:L3|dout[2]            ; clk          ; clk         ; 1.000        ; -0.386     ; 1.820      ;
; -1.211 ; rec_control_logic:L2|state[2]   ; shift_reg_8_en:L3|dout[3]            ; clk          ; clk         ; 1.000        ; -0.386     ; 1.820      ;
; -1.211 ; rec_control_logic:L2|state[2]   ; shift_reg_8_en:L3|dout[4]            ; clk          ; clk         ; 1.000        ; -0.386     ; 1.820      ;
; -1.211 ; rec_control_logic:L2|state[2]   ; shift_reg_8_en:L3|dout[5]            ; clk          ; clk         ; 1.000        ; -0.386     ; 1.820      ;
; -1.122 ; rec_control_logic:L2|state[1]   ; shift_reg_8_en:L3|\shift:loc_dout[6] ; clk          ; clk         ; 1.000        ; -0.071     ; 2.046      ;
; -1.122 ; rec_control_logic:L2|state[1]   ; shift_reg_8_en:L3|\shift:loc_dout[7] ; clk          ; clk         ; 1.000        ; -0.071     ; 2.046      ;
; -1.122 ; rec_control_logic:L2|state[1]   ; shift_reg_8_en:L3|dout[6]            ; clk          ; clk         ; 1.000        ; -0.071     ; 2.046      ;
; -1.122 ; rec_control_logic:L2|state[1]   ; shift_reg_8_en:L3|dout[7]            ; clk          ; clk         ; 1.000        ; -0.071     ; 2.046      ;
; -1.119 ; cycle_count_16:L1|\cnt:count[0] ; cycle_count_16:L1|h                  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.058      ;
; -1.090 ; cycle_count_16:L1|f             ; cycle_count_16:L1|\cnt:count[3]      ; clk          ; clk         ; 1.000        ; -0.057     ; 2.028      ;
; -1.089 ; cycle_count_16:L1|f             ; cycle_count_16:L1|\cnt:count[0]      ; clk          ; clk         ; 1.000        ; -0.057     ; 2.027      ;
; -1.085 ; cycle_count_16:L1|f             ; cycle_count_16:L1|\cnt:count[2]      ; clk          ; clk         ; 1.000        ; -0.057     ; 2.023      ;
; -1.084 ; cycle_count_16:L1|f             ; cycle_count_16:L1|\cnt:count[1]      ; clk          ; clk         ; 1.000        ; -0.057     ; 2.022      ;
; -1.079 ; cycle_count_16:L1|\cnt:count[1] ; cycle_count_16:L1|f                  ; clk          ; clk         ; 1.000        ; -0.057     ; 2.017      ;
; -1.070 ; cycle_count_16:L1|\cnt:count[1] ; cycle_count_16:L1|h                  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.009      ;
; -1.037 ; cycle_count_16:L1|f             ; cycle_count_16:L1|\cnt:count[4]      ; clk          ; clk         ; 1.000        ; -0.057     ; 1.975      ;
; -1.022 ; cycle_count_16:L1|f             ; cycle_count_16:L1|f                  ; clk          ; clk         ; 1.000        ; -0.057     ; 1.960      ;
; -1.020 ; cycle_count_16:L1|h             ; cycle_count_16:L1|\cnt:count[3]      ; clk          ; clk         ; 1.000        ; -0.058     ; 1.957      ;
; -1.019 ; cycle_count_16:L1|h             ; cycle_count_16:L1|\cnt:count[0]      ; clk          ; clk         ; 1.000        ; -0.058     ; 1.956      ;
; -1.018 ; cycle_count_16:L1|\cnt:count[2] ; cycle_count_16:L1|h                  ; clk          ; clk         ; 1.000        ; -0.056     ; 1.957      ;
; -1.015 ; cycle_count_16:L1|h             ; cycle_count_16:L1|\cnt:count[2]      ; clk          ; clk         ; 1.000        ; -0.058     ; 1.952      ;
; -1.014 ; cycle_count_16:L1|h             ; cycle_count_16:L1|\cnt:count[1]      ; clk          ; clk         ; 1.000        ; -0.058     ; 1.951      ;
; -0.987 ; cycle_count_16:L1|f             ; cycle_count_16:L1|h                  ; clk          ; clk         ; 1.000        ; -0.056     ; 1.926      ;
; -0.979 ; cycle_count_16:L1|\cnt:count[2] ; cycle_count_16:L1|f                  ; clk          ; clk         ; 1.000        ; -0.057     ; 1.917      ;
; -0.974 ; cycle_count_16:L1|\cnt:count[3] ; cycle_count_16:L1|f                  ; clk          ; clk         ; 1.000        ; -0.057     ; 1.912      ;
; -0.967 ; cycle_count_16:L1|h             ; cycle_count_16:L1|\cnt:count[4]      ; clk          ; clk         ; 1.000        ; -0.058     ; 1.904      ;
; -0.952 ; cycle_count_16:L1|h             ; cycle_count_16:L1|f                  ; clk          ; clk         ; 1.000        ; -0.058     ; 1.889      ;
; -0.952 ; rec_control_logic:L2|state[3]   ; shift_reg_8_en:L3|\shift:loc_dout[6] ; clk          ; clk         ; 1.000        ; -0.071     ; 1.876      ;
; -0.952 ; rec_control_logic:L2|state[3]   ; shift_reg_8_en:L3|\shift:loc_dout[7] ; clk          ; clk         ; 1.000        ; -0.071     ; 1.876      ;
; -0.952 ; rec_control_logic:L2|state[3]   ; shift_reg_8_en:L3|dout[6]            ; clk          ; clk         ; 1.000        ; -0.071     ; 1.876      ;
; -0.952 ; rec_control_logic:L2|state[3]   ; shift_reg_8_en:L3|dout[7]            ; clk          ; clk         ; 1.000        ; -0.071     ; 1.876      ;
; -0.917 ; cycle_count_16:L1|h             ; cycle_count_16:L1|h                  ; clk          ; clk         ; 1.000        ; -0.057     ; 1.855      ;
; -0.913 ; cycle_count_16:L1|\cnt:count[3] ; cycle_count_16:L1|h                  ; clk          ; clk         ; 1.000        ; -0.056     ; 1.852      ;
; -0.870 ; rec_control_logic:L2|state[2]   ; shift_reg_8_en:L3|\shift:loc_dout[6] ; clk          ; clk         ; 1.000        ; -0.071     ; 1.794      ;
; -0.870 ; rec_control_logic:L2|state[2]   ; shift_reg_8_en:L3|\shift:loc_dout[7] ; clk          ; clk         ; 1.000        ; -0.071     ; 1.794      ;
; -0.870 ; rec_control_logic:L2|state[2]   ; shift_reg_8_en:L3|dout[6]            ; clk          ; clk         ; 1.000        ; -0.071     ; 1.794      ;
; -0.870 ; rec_control_logic:L2|state[2]   ; shift_reg_8_en:L3|dout[7]            ; clk          ; clk         ; 1.000        ; -0.071     ; 1.794      ;
; -0.840 ; cycle_count_16:L1|f             ; shift_reg_8_en:L3|dout[0]            ; clk          ; clk         ; 1.000        ; -0.056     ; 1.779      ;
; -0.840 ; cycle_count_16:L1|f             ; shift_reg_8_en:L3|dout[1]            ; clk          ; clk         ; 1.000        ; -0.056     ; 1.779      ;
; -0.840 ; cycle_count_16:L1|f             ; shift_reg_8_en:L3|\shift:loc_dout[1] ; clk          ; clk         ; 1.000        ; -0.056     ; 1.779      ;
; -0.840 ; cycle_count_16:L1|f             ; shift_reg_8_en:L3|dout[2]            ; clk          ; clk         ; 1.000        ; -0.056     ; 1.779      ;
; -0.840 ; cycle_count_16:L1|f             ; shift_reg_8_en:L3|\shift:loc_dout[2] ; clk          ; clk         ; 1.000        ; -0.056     ; 1.779      ;
; -0.840 ; cycle_count_16:L1|f             ; shift_reg_8_en:L3|dout[3]            ; clk          ; clk         ; 1.000        ; -0.056     ; 1.779      ;
; -0.840 ; cycle_count_16:L1|f             ; shift_reg_8_en:L3|\shift:loc_dout[3] ; clk          ; clk         ; 1.000        ; -0.056     ; 1.779      ;
; -0.840 ; cycle_count_16:L1|f             ; shift_reg_8_en:L3|dout[4]            ; clk          ; clk         ; 1.000        ; -0.056     ; 1.779      ;
; -0.840 ; cycle_count_16:L1|f             ; shift_reg_8_en:L3|\shift:loc_dout[4] ; clk          ; clk         ; 1.000        ; -0.056     ; 1.779      ;
; -0.840 ; cycle_count_16:L1|f             ; shift_reg_8_en:L3|dout[5]            ; clk          ; clk         ; 1.000        ; -0.056     ; 1.779      ;
; -0.840 ; cycle_count_16:L1|f             ; shift_reg_8_en:L3|\shift:loc_dout[5] ; clk          ; clk         ; 1.000        ; -0.056     ; 1.779      ;
; -0.820 ; cycle_count_16:L1|\cnt:count[0] ; cycle_count_16:L1|\cnt:count[3]      ; clk          ; clk         ; 1.000        ; -0.057     ; 1.758      ;
+--------+---------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'rec_control_logic:L2|state[0]'                                                                                                                           ;
+--------+-------------------------------+------------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                            ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+------------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; -0.799 ; rec_control_logic:L2|state[0] ; rec_control_logic:L2|next_state[1] ; rec_control_logic:L2|state[0] ; rec_control_logic:L2|state[0] ; 0.000        ; 2.990      ; 2.371      ;
; -0.698 ; rec_control_logic:L2|state[0] ; rec_control_logic:L2|next_state[0] ; rec_control_logic:L2|state[0] ; rec_control_logic:L2|state[0] ; 0.000        ; 2.879      ; 2.361      ;
; -0.585 ; rec_control_logic:L2|state[0] ; rec_control_logic:L2|next_state[2] ; rec_control_logic:L2|state[0] ; rec_control_logic:L2|state[0] ; 0.000        ; 2.880      ; 2.475      ;
; -0.577 ; rec_control_logic:L2|state[0] ; rec_control_logic:L2|next_state[3] ; rec_control_logic:L2|state[0] ; rec_control_logic:L2|state[0] ; 0.000        ; 2.880      ; 2.483      ;
; -0.256 ; rec_control_logic:L2|state[0] ; rec_control_logic:L2|next_state[1] ; rec_control_logic:L2|state[0] ; rec_control_logic:L2|state[0] ; -0.500       ; 2.990      ; 2.434      ;
; -0.223 ; rec_control_logic:L2|state[0] ; rec_control_logic:L2|next_state[0] ; rec_control_logic:L2|state[0] ; rec_control_logic:L2|state[0] ; -0.500       ; 2.879      ; 2.356      ;
; -0.088 ; rec_control_logic:L2|state[0] ; rec_control_logic:L2|next_state[2] ; rec_control_logic:L2|state[0] ; rec_control_logic:L2|state[0] ; -0.500       ; 2.880      ; 2.492      ;
; -0.083 ; rec_control_logic:L2|state[0] ; rec_control_logic:L2|next_state[3] ; rec_control_logic:L2|state[0] ; rec_control_logic:L2|state[0] ; -0.500       ; 2.880      ; 2.497      ;
; 0.292  ; rec_control_logic:L2|state[1] ; rec_control_logic:L2|next_state[1] ; clk                           ; rec_control_logic:L2|state[0] ; 0.000        ; 0.652      ; 0.974      ;
; 0.455  ; rec_control_logic:L2|state[2] ; rec_control_logic:L2|next_state[3] ; clk                           ; rec_control_logic:L2|state[0] ; 0.000        ; 0.542      ; 1.027      ;
; 0.544  ; cycle_count_16:L1|f           ; rec_control_logic:L2|next_state[1] ; clk                           ; rec_control_logic:L2|state[0] ; 0.000        ; 0.947      ; 1.521      ;
; 0.547  ; rec_control_logic:L2|state[3] ; rec_control_logic:L2|next_state[2] ; clk                           ; rec_control_logic:L2|state[0] ; 0.000        ; 0.542      ; 1.119      ;
; 0.608  ; cycle_count_16:L1|h           ; rec_control_logic:L2|next_state[1] ; clk                           ; rec_control_logic:L2|state[0] ; 0.000        ; 0.946      ; 1.584      ;
; 0.648  ; rec_control_logic:L2|state[2] ; rec_control_logic:L2|next_state[2] ; clk                           ; rec_control_logic:L2|state[0] ; 0.000        ; 0.542      ; 1.220      ;
; 0.709  ; cycle_count_16:L1|f           ; rec_control_logic:L2|next_state[0] ; clk                           ; rec_control_logic:L2|state[0] ; 0.000        ; 0.836      ; 1.575      ;
; 0.754  ; rec_control_logic:L2|state[3] ; rec_control_logic:L2|next_state[3] ; clk                           ; rec_control_logic:L2|state[0] ; 0.000        ; 0.542      ; 1.326      ;
; 0.840  ; rec_control_logic:L2|state[2] ; rec_control_logic:L2|next_state[0] ; clk                           ; rec_control_logic:L2|state[0] ; 0.000        ; 0.541      ; 1.411      ;
; 0.911  ; rec_control_logic:L2|state[2] ; rec_control_logic:L2|next_state[1] ; clk                           ; rec_control_logic:L2|state[0] ; 0.000        ; 0.652      ; 1.593      ;
; 0.923  ; rec_control_logic:L2|state[1] ; rec_control_logic:L2|next_state[2] ; clk                           ; rec_control_logic:L2|state[0] ; 0.000        ; 0.542      ; 1.495      ;
; 0.931  ; rec_control_logic:L2|state[1] ; rec_control_logic:L2|next_state[3] ; clk                           ; rec_control_logic:L2|state[0] ; 0.000        ; 0.542      ; 1.503      ;
; 0.931  ; rec_control_logic:L2|state[3] ; rec_control_logic:L2|next_state[0] ; clk                           ; rec_control_logic:L2|state[0] ; 0.000        ; 0.541      ; 1.502      ;
; 0.960  ; cycle_count_16:L1|h           ; rec_control_logic:L2|next_state[0] ; clk                           ; rec_control_logic:L2|state[0] ; 0.000        ; 0.835      ; 1.825      ;
; 0.998  ; rec_control_logic:L2|state[3] ; rec_control_logic:L2|next_state[1] ; clk                           ; rec_control_logic:L2|state[0] ; 0.000        ; 0.652      ; 1.680      ;
; 1.026  ; cycle_count_16:L1|f           ; rec_control_logic:L2|next_state[2] ; clk                           ; rec_control_logic:L2|state[0] ; 0.000        ; 0.837      ; 1.893      ;
; 1.034  ; cycle_count_16:L1|f           ; rec_control_logic:L2|next_state[3] ; clk                           ; rec_control_logic:L2|state[0] ; 0.000        ; 0.837      ; 1.901      ;
; 1.055  ; rec_control_logic:L2|state[1] ; rec_control_logic:L2|next_state[0] ; clk                           ; rec_control_logic:L2|state[0] ; 0.000        ; 0.541      ; 1.626      ;
+--------+-------------------------------+------------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                           ;
+-------+--------------------------------------+--------------------------------------+-------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                              ; Launch Clock                  ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+--------------------------------------+-------------------------------+-------------+--------------+------------+------------+
; 0.112 ; rec_control_logic:L2|state[0]        ; cycle_count_16:L1|h                  ; rec_control_logic:L2|state[0] ; clk         ; 0.000        ; 2.124      ; 2.590      ;
; 0.130 ; rec_control_logic:L2|state[0]        ; cycle_count_16:L1|\cnt:count[2]      ; rec_control_logic:L2|state[0] ; clk         ; 0.000        ; 2.123      ; 2.607      ;
; 0.130 ; rec_control_logic:L2|state[0]        ; cycle_count_16:L1|\cnt:count[1]      ; rec_control_logic:L2|state[0] ; clk         ; 0.000        ; 2.123      ; 2.607      ;
; 0.134 ; rec_control_logic:L2|state[0]        ; cycle_count_16:L1|\cnt:count[0]      ; rec_control_logic:L2|state[0] ; clk         ; 0.000        ; 2.123      ; 2.611      ;
; 0.135 ; rec_control_logic:L2|state[0]        ; cycle_count_16:L1|\cnt:count[3]      ; rec_control_logic:L2|state[0] ; clk         ; 0.000        ; 2.123      ; 2.612      ;
; 0.143 ; rec_control_logic:L2|state[0]        ; cycle_count_16:L1|\cnt:count[4]      ; rec_control_logic:L2|state[0] ; clk         ; 0.000        ; 2.123      ; 2.620      ;
; 0.148 ; rec_control_logic:L2|state[0]        ; cycle_count_16:L1|f                  ; rec_control_logic:L2|state[0] ; clk         ; 0.000        ; 2.123      ; 2.625      ;
; 0.213 ; rec_control_logic:L2|next_state[3]   ; rec_control_logic:L2|state[3]        ; rec_control_logic:L2|state[0] ; clk         ; 0.000        ; -0.334     ; 0.053      ;
; 0.213 ; rec_control_logic:L2|next_state[2]   ; rec_control_logic:L2|state[2]        ; rec_control_logic:L2|state[0] ; clk         ; 0.000        ; -0.334     ; 0.053      ;
; 0.310 ; cycle_count_16:L1|\cnt:count[4]      ; cycle_count_16:L1|\cnt:count[4]      ; clk                           ; clk         ; 0.000        ; 0.057      ; 0.511      ;
; 0.319 ; rec_control_logic:L2|next_state[1]   ; rec_control_logic:L2|state[1]        ; rec_control_logic:L2|state[0] ; clk         ; 0.000        ; -0.440     ; 0.053      ;
; 0.338 ; shift_reg_8_en:L3|\shift:loc_dout[2] ; shift_reg_8_en:L3|dout[1]            ; clk                           ; clk         ; 0.000        ; 0.058      ; 0.540      ;
; 0.340 ; shift_reg_8_en:L3|\shift:loc_dout[3] ; shift_reg_8_en:L3|dout[2]            ; clk                           ; clk         ; 0.000        ; 0.058      ; 0.542      ;
; 0.340 ; shift_reg_8_en:L3|\shift:loc_dout[4] ; shift_reg_8_en:L3|dout[3]            ; clk                           ; clk         ; 0.000        ; 0.058      ; 0.542      ;
; 0.341 ; shift_reg_8_en:L3|\shift:loc_dout[2] ; shift_reg_8_en:L3|\shift:loc_dout[1] ; clk                           ; clk         ; 0.000        ; 0.058      ; 0.543      ;
; 0.341 ; shift_reg_8_en:L3|\shift:loc_dout[3] ; shift_reg_8_en:L3|\shift:loc_dout[2] ; clk                           ; clk         ; 0.000        ; 0.058      ; 0.543      ;
; 0.341 ; shift_reg_8_en:L3|\shift:loc_dout[4] ; shift_reg_8_en:L3|\shift:loc_dout[3] ; clk                           ; clk         ; 0.000        ; 0.058      ; 0.543      ;
; 0.426 ; shift_reg_8_en:L3|\shift:loc_dout[7] ; shift_reg_8_en:L3|\shift:loc_dout[6] ; clk                           ; clk         ; 0.000        ; 0.070      ; 0.640      ;
; 0.428 ; shift_reg_8_en:L3|\shift:loc_dout[7] ; shift_reg_8_en:L3|dout[6]            ; clk                           ; clk         ; 0.000        ; 0.070      ; 0.642      ;
; 0.438 ; shift_reg_8_en:L3|\shift:loc_dout[5] ; shift_reg_8_en:L3|dout[4]            ; clk                           ; clk         ; 0.000        ; 0.058      ; 0.640      ;
; 0.439 ; shift_reg_8_en:L3|\shift:loc_dout[5] ; shift_reg_8_en:L3|\shift:loc_dout[4] ; clk                           ; clk         ; 0.000        ; 0.058      ; 0.641      ;
; 0.468 ; shift_reg_8_en:L3|\shift:loc_dout[1] ; shift_reg_8_en:L3|dout[0]            ; clk                           ; clk         ; 0.000        ; 0.058      ; 0.670      ;
; 0.631 ; rec_control_logic:L2|state[0]        ; cycle_count_16:L1|\cnt:count[3]      ; rec_control_logic:L2|state[0] ; clk         ; -0.500       ; 2.123      ; 2.608      ;
; 0.642 ; rec_control_logic:L2|state[0]        ; cycle_count_16:L1|\cnt:count[2]      ; rec_control_logic:L2|state[0] ; clk         ; -0.500       ; 2.123      ; 2.619      ;
; 0.642 ; rec_control_logic:L2|state[0]        ; cycle_count_16:L1|h                  ; rec_control_logic:L2|state[0] ; clk         ; -0.500       ; 2.124      ; 2.620      ;
; 0.642 ; rec_control_logic:L2|state[0]        ; cycle_count_16:L1|\cnt:count[1]      ; rec_control_logic:L2|state[0] ; clk         ; -0.500       ; 2.123      ; 2.619      ;
; 0.643 ; rec_control_logic:L2|state[0]        ; cycle_count_16:L1|\cnt:count[4]      ; rec_control_logic:L2|state[0] ; clk         ; -0.500       ; 2.123      ; 2.620      ;
; 0.646 ; rec_control_logic:L2|state[0]        ; cycle_count_16:L1|\cnt:count[0]      ; rec_control_logic:L2|state[0] ; clk         ; -0.500       ; 2.123      ; 2.623      ;
; 0.647 ; rec_control_logic:L2|state[0]        ; cycle_count_16:L1|f                  ; rec_control_logic:L2|state[0] ; clk         ; -0.500       ; 2.123      ; 2.624      ;
; 0.655 ; shift_reg_8_en:L3|\shift:loc_dout[6] ; shift_reg_8_en:L3|dout[5]            ; clk                           ; clk         ; 0.000        ; -0.257     ; 0.542      ;
; 0.655 ; shift_reg_8_en:L3|\shift:loc_dout[6] ; shift_reg_8_en:L3|\shift:loc_dout[5] ; clk                           ; clk         ; 0.000        ; -0.257     ; 0.542      ;
; 0.671 ; cycle_count_16:L1|\cnt:count[2]      ; cycle_count_16:L1|\cnt:count[3]      ; clk                           ; clk         ; 0.000        ; 0.057      ; 0.872      ;
; 0.763 ; cycle_count_16:L1|\cnt:count[4]      ; cycle_count_16:L1|\cnt:count[1]      ; clk                           ; clk         ; 0.000        ; 0.057      ; 0.964      ;
; 0.764 ; cycle_count_16:L1|\cnt:count[4]      ; cycle_count_16:L1|\cnt:count[2]      ; clk                           ; clk         ; 0.000        ; 0.057      ; 0.965      ;
; 0.767 ; cycle_count_16:L1|\cnt:count[4]      ; cycle_count_16:L1|\cnt:count[0]      ; clk                           ; clk         ; 0.000        ; 0.057      ; 0.968      ;
; 0.775 ; cycle_count_16:L1|\cnt:count[3]      ; cycle_count_16:L1|\cnt:count[3]      ; clk                           ; clk         ; 0.000        ; 0.057      ; 0.976      ;
; 0.778 ; cycle_count_16:L1|\cnt:count[2]      ; cycle_count_16:L1|\cnt:count[2]      ; clk                           ; clk         ; 0.000        ; 0.057      ; 0.979      ;
; 0.782 ; cycle_count_16:L1|\cnt:count[1]      ; cycle_count_16:L1|\cnt:count[1]      ; clk                           ; clk         ; 0.000        ; 0.057      ; 0.983      ;
; 0.793 ; cycle_count_16:L1|\cnt:count[0]      ; cycle_count_16:L1|\cnt:count[0]      ; clk                           ; clk         ; 0.000        ; 0.057      ; 0.994      ;
; 0.841 ; cycle_count_16:L1|\cnt:count[2]      ; cycle_count_16:L1|\cnt:count[4]      ; clk                           ; clk         ; 0.000        ; 0.057      ; 1.042      ;
; 0.842 ; cycle_count_16:L1|\cnt:count[2]      ; cycle_count_16:L1|\cnt:count[1]      ; clk                           ; clk         ; 0.000        ; 0.057      ; 1.043      ;
; 0.848 ; cycle_count_16:L1|\cnt:count[2]      ; cycle_count_16:L1|\cnt:count[0]      ; clk                           ; clk         ; 0.000        ; 0.057      ; 1.049      ;
; 0.882 ; cycle_count_16:L1|\cnt:count[4]      ; cycle_count_16:L1|\cnt:count[3]      ; clk                           ; clk         ; 0.000        ; 0.057      ; 1.083      ;
; 0.891 ; cycle_count_16:L1|\cnt:count[1]      ; cycle_count_16:L1|\cnt:count[3]      ; clk                           ; clk         ; 0.000        ; 0.057      ; 1.092      ;
; 0.899 ; cycle_count_16:L1|\cnt:count[0]      ; cycle_count_16:L1|\cnt:count[3]      ; clk                           ; clk         ; 0.000        ; 0.057      ; 1.100      ;
; 0.923 ; rec_control_logic:L2|next_state[0]   ; rec_control_logic:L2|state[0]        ; rec_control_logic:L2|state[0] ; clk         ; 0.000        ; -0.639     ; 0.458      ;
; 0.939 ; cycle_count_16:L1|\cnt:count[4]      ; cycle_count_16:L1|h                  ; clk                           ; clk         ; 0.000        ; 0.058      ; 1.141      ;
; 0.945 ; cycle_count_16:L1|\cnt:count[3]      ; cycle_count_16:L1|\cnt:count[4]      ; clk                           ; clk         ; 0.000        ; 0.057      ; 1.146      ;
; 0.946 ; cycle_count_16:L1|\cnt:count[3]      ; cycle_count_16:L1|\cnt:count[1]      ; clk                           ; clk         ; 0.000        ; 0.057      ; 1.147      ;
; 0.947 ; cycle_count_16:L1|\cnt:count[3]      ; cycle_count_16:L1|\cnt:count[2]      ; clk                           ; clk         ; 0.000        ; 0.057      ; 1.148      ;
; 0.952 ; cycle_count_16:L1|\cnt:count[3]      ; cycle_count_16:L1|\cnt:count[0]      ; clk                           ; clk         ; 0.000        ; 0.057      ; 1.153      ;
; 1.024 ; cycle_count_16:L1|\cnt:count[1]      ; cycle_count_16:L1|\cnt:count[2]      ; clk                           ; clk         ; 0.000        ; 0.057      ; 1.225      ;
; 1.029 ; cycle_count_16:L1|\cnt:count[0]      ; cycle_count_16:L1|\cnt:count[1]      ; clk                           ; clk         ; 0.000        ; 0.057      ; 1.230      ;
; 1.036 ; cycle_count_16:L1|\cnt:count[0]      ; cycle_count_16:L1|\cnt:count[2]      ; clk                           ; clk         ; 0.000        ; 0.057      ; 1.237      ;
; 1.061 ; cycle_count_16:L1|\cnt:count[1]      ; cycle_count_16:L1|\cnt:count[4]      ; clk                           ; clk         ; 0.000        ; 0.057      ; 1.262      ;
; 1.068 ; cycle_count_16:L1|\cnt:count[1]      ; cycle_count_16:L1|\cnt:count[0]      ; clk                           ; clk         ; 0.000        ; 0.057      ; 1.269      ;
; 1.069 ; cycle_count_16:L1|\cnt:count[0]      ; cycle_count_16:L1|\cnt:count[4]      ; clk                           ; clk         ; 0.000        ; 0.057      ; 1.270      ;
; 1.110 ; cycle_count_16:L1|\cnt:count[2]      ; cycle_count_16:L1|f                  ; clk                           ; clk         ; 0.000        ; 0.057      ; 1.311      ;
; 1.148 ; cycle_count_16:L1|\cnt:count[3]      ; cycle_count_16:L1|f                  ; clk                           ; clk         ; 0.000        ; 0.057      ; 1.349      ;
; 1.156 ; cycle_count_16:L1|\cnt:count[4]      ; cycle_count_16:L1|f                  ; clk                           ; clk         ; 0.000        ; 0.057      ; 1.357      ;
; 1.170 ; cycle_count_16:L1|\cnt:count[3]      ; cycle_count_16:L1|h                  ; clk                           ; clk         ; 0.000        ; 0.058      ; 1.372      ;
; 1.185 ; cycle_count_16:L1|\cnt:count[2]      ; cycle_count_16:L1|h                  ; clk                           ; clk         ; 0.000        ; 0.058      ; 1.387      ;
; 1.225 ; cycle_count_16:L1|f                  ; shift_reg_8_en:L3|dout[6]            ; clk                           ; clk         ; 0.000        ; 0.386      ; 1.755      ;
; 1.225 ; cycle_count_16:L1|f                  ; shift_reg_8_en:L3|\shift:loc_dout[6] ; clk                           ; clk         ; 0.000        ; 0.386      ; 1.755      ;
; 1.225 ; cycle_count_16:L1|f                  ; shift_reg_8_en:L3|\shift:loc_dout[7] ; clk                           ; clk         ; 0.000        ; 0.386      ; 1.755      ;
; 1.225 ; cycle_count_16:L1|f                  ; shift_reg_8_en:L3|dout[7]            ; clk                           ; clk         ; 0.000        ; 0.386      ; 1.755      ;
; 1.252 ; cycle_count_16:L1|\cnt:count[0]      ; cycle_count_16:L1|f                  ; clk                           ; clk         ; 0.000        ; 0.057      ; 1.453      ;
; 1.270 ; cycle_count_16:L1|\cnt:count[1]      ; cycle_count_16:L1|h                  ; clk                           ; clk         ; 0.000        ; 0.058      ; 1.472      ;
; 1.282 ; cycle_count_16:L1|\cnt:count[0]      ; cycle_count_16:L1|h                  ; clk                           ; clk         ; 0.000        ; 0.058      ; 1.484      ;
; 1.330 ; cycle_count_16:L1|\cnt:count[1]      ; cycle_count_16:L1|f                  ; clk                           ; clk         ; 0.000        ; 0.057      ; 1.531      ;
; 1.469 ; rec_control_logic:L2|state[2]        ; shift_reg_8_en:L3|\shift:loc_dout[6] ; clk                           ; clk         ; 0.000        ; 0.114      ; 1.727      ;
; 1.469 ; rec_control_logic:L2|state[2]        ; shift_reg_8_en:L3|\shift:loc_dout[7] ; clk                           ; clk         ; 0.000        ; 0.114      ; 1.727      ;
; 1.469 ; rec_control_logic:L2|state[2]        ; shift_reg_8_en:L3|dout[6]            ; clk                           ; clk         ; 0.000        ; 0.114      ; 1.727      ;
; 1.469 ; rec_control_logic:L2|state[2]        ; shift_reg_8_en:L3|dout[7]            ; clk                           ; clk         ; 0.000        ; 0.114      ; 1.727      ;
; 1.537 ; cycle_count_16:L1|h                  ; cycle_count_16:L1|\cnt:count[3]      ; clk                           ; clk         ; 0.000        ; 0.056      ; 1.737      ;
; 1.548 ; cycle_count_16:L1|h                  ; cycle_count_16:L1|\cnt:count[1]      ; clk                           ; clk         ; 0.000        ; 0.056      ; 1.748      ;
; 1.548 ; cycle_count_16:L1|h                  ; cycle_count_16:L1|\cnt:count[2]      ; clk                           ; clk         ; 0.000        ; 0.056      ; 1.748      ;
; 1.548 ; cycle_count_16:L1|h                  ; cycle_count_16:L1|h                  ; clk                           ; clk         ; 0.000        ; 0.057      ; 1.749      ;
; 1.549 ; cycle_count_16:L1|h                  ; cycle_count_16:L1|\cnt:count[4]      ; clk                           ; clk         ; 0.000        ; 0.056      ; 1.749      ;
; 1.552 ; cycle_count_16:L1|h                  ; cycle_count_16:L1|\cnt:count[0]      ; clk                           ; clk         ; 0.000        ; 0.056      ; 1.752      ;
; 1.553 ; cycle_count_16:L1|h                  ; cycle_count_16:L1|f                  ; clk                           ; clk         ; 0.000        ; 0.056      ; 1.753      ;
; 1.556 ; rec_control_logic:L2|state[3]        ; shift_reg_8_en:L3|\shift:loc_dout[6] ; clk                           ; clk         ; 0.000        ; 0.114      ; 1.814      ;
; 1.556 ; rec_control_logic:L2|state[3]        ; shift_reg_8_en:L3|\shift:loc_dout[7] ; clk                           ; clk         ; 0.000        ; 0.114      ; 1.814      ;
; 1.556 ; rec_control_logic:L2|state[3]        ; shift_reg_8_en:L3|dout[6]            ; clk                           ; clk         ; 0.000        ; 0.114      ; 1.814      ;
; 1.556 ; rec_control_logic:L2|state[3]        ; shift_reg_8_en:L3|dout[7]            ; clk                           ; clk         ; 0.000        ; 0.114      ; 1.814      ;
; 1.563 ; cycle_count_16:L1|f                  ; cycle_count_16:L1|\cnt:count[3]      ; clk                           ; clk         ; 0.000        ; 0.057      ; 1.764      ;
; 1.574 ; cycle_count_16:L1|f                  ; cycle_count_16:L1|\cnt:count[1]      ; clk                           ; clk         ; 0.000        ; 0.057      ; 1.775      ;
; 1.574 ; cycle_count_16:L1|f                  ; cycle_count_16:L1|\cnt:count[2]      ; clk                           ; clk         ; 0.000        ; 0.057      ; 1.775      ;
; 1.574 ; cycle_count_16:L1|f                  ; cycle_count_16:L1|h                  ; clk                           ; clk         ; 0.000        ; 0.058      ; 1.776      ;
; 1.575 ; cycle_count_16:L1|f                  ; cycle_count_16:L1|\cnt:count[4]      ; clk                           ; clk         ; 0.000        ; 0.057      ; 1.776      ;
; 1.577 ; cycle_count_16:L1|f                  ; shift_reg_8_en:L3|dout[0]            ; clk                           ; clk         ; 0.000        ; 0.059      ; 1.780      ;
; 1.577 ; cycle_count_16:L1|f                  ; shift_reg_8_en:L3|dout[1]            ; clk                           ; clk         ; 0.000        ; 0.059      ; 1.780      ;
; 1.577 ; cycle_count_16:L1|f                  ; shift_reg_8_en:L3|\shift:loc_dout[1] ; clk                           ; clk         ; 0.000        ; 0.059      ; 1.780      ;
; 1.577 ; cycle_count_16:L1|f                  ; shift_reg_8_en:L3|dout[2]            ; clk                           ; clk         ; 0.000        ; 0.059      ; 1.780      ;
; 1.577 ; cycle_count_16:L1|f                  ; shift_reg_8_en:L3|\shift:loc_dout[2] ; clk                           ; clk         ; 0.000        ; 0.059      ; 1.780      ;
; 1.577 ; cycle_count_16:L1|f                  ; shift_reg_8_en:L3|dout[3]            ; clk                           ; clk         ; 0.000        ; 0.059      ; 1.780      ;
; 1.577 ; cycle_count_16:L1|f                  ; shift_reg_8_en:L3|\shift:loc_dout[3] ; clk                           ; clk         ; 0.000        ; 0.059      ; 1.780      ;
; 1.577 ; cycle_count_16:L1|f                  ; shift_reg_8_en:L3|dout[4]            ; clk                           ; clk         ; 0.000        ; 0.059      ; 1.780      ;
; 1.577 ; cycle_count_16:L1|f                  ; shift_reg_8_en:L3|\shift:loc_dout[4] ; clk                           ; clk         ; 0.000        ; 0.059      ; 1.780      ;
; 1.577 ; cycle_count_16:L1|f                  ; shift_reg_8_en:L3|dout[5]            ; clk                           ; clk         ; 0.000        ; 0.059      ; 1.780      ;
+-------+--------------------------------------+--------------------------------------+-------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                       ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                               ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; cycle_count_16:L1|\cnt:count[0]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; cycle_count_16:L1|\cnt:count[1]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; cycle_count_16:L1|\cnt:count[2]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; cycle_count_16:L1|\cnt:count[3]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; cycle_count_16:L1|\cnt:count[4]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; cycle_count_16:L1|f                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; cycle_count_16:L1|h                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; rec_control_logic:L2|state[0]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; rec_control_logic:L2|state[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; rec_control_logic:L2|state[2]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; rec_control_logic:L2|state[3]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; shift_reg_8_en:L3|\shift:loc_dout[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; shift_reg_8_en:L3|\shift:loc_dout[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; shift_reg_8_en:L3|\shift:loc_dout[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; shift_reg_8_en:L3|\shift:loc_dout[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; shift_reg_8_en:L3|\shift:loc_dout[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; shift_reg_8_en:L3|\shift:loc_dout[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; shift_reg_8_en:L3|\shift:loc_dout[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; shift_reg_8_en:L3|dout[0]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; shift_reg_8_en:L3|dout[1]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; shift_reg_8_en:L3|dout[2]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; shift_reg_8_en:L3|dout[3]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; shift_reg_8_en:L3|dout[4]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; shift_reg_8_en:L3|dout[5]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; shift_reg_8_en:L3|dout[6]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; shift_reg_8_en:L3|dout[7]            ;
; 0.202  ; 0.386        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; shift_reg_8_en:L3|\shift:loc_dout[6] ;
; 0.202  ; 0.386        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; shift_reg_8_en:L3|\shift:loc_dout[7] ;
; 0.202  ; 0.386        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; shift_reg_8_en:L3|dout[6]            ;
; 0.202  ; 0.386        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; shift_reg_8_en:L3|dout[7]            ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; cycle_count_16:L1|\cnt:count[0]      ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; cycle_count_16:L1|\cnt:count[1]      ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; cycle_count_16:L1|\cnt:count[2]      ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; cycle_count_16:L1|\cnt:count[3]      ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; cycle_count_16:L1|\cnt:count[4]      ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; cycle_count_16:L1|f                  ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; rec_control_logic:L2|state[0]        ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; shift_reg_8_en:L3|\shift:loc_dout[1] ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; shift_reg_8_en:L3|\shift:loc_dout[2] ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; shift_reg_8_en:L3|\shift:loc_dout[3] ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; shift_reg_8_en:L3|\shift:loc_dout[4] ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; shift_reg_8_en:L3|\shift:loc_dout[5] ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; shift_reg_8_en:L3|dout[0]            ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; shift_reg_8_en:L3|dout[1]            ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; shift_reg_8_en:L3|dout[2]            ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; shift_reg_8_en:L3|dout[3]            ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; shift_reg_8_en:L3|dout[4]            ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; shift_reg_8_en:L3|dout[5]            ;
; 0.215  ; 0.399        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; cycle_count_16:L1|h                  ;
; 0.227  ; 0.411        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; rec_control_logic:L2|state[1]        ;
; 0.227  ; 0.411        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; rec_control_logic:L2|state[2]        ;
; 0.227  ; 0.411        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; rec_control_logic:L2|state[3]        ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                          ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]            ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk              ;
; 0.362  ; 0.362        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; L3|\shift:loc_dout[6]|clk            ;
; 0.362  ; 0.362        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; L3|\shift:loc_dout[7]|clk            ;
; 0.362  ; 0.362        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; L3|dout[6]|clk                       ;
; 0.362  ; 0.362        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; L3|dout[7]|clk                       ;
; 0.371  ; 0.587        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; rec_control_logic:L2|state[1]        ;
; 0.371  ; 0.587        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; rec_control_logic:L2|state[2]        ;
; 0.371  ; 0.587        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; rec_control_logic:L2|state[3]        ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; L1|\cnt:count[0]|clk                 ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; L1|\cnt:count[1]|clk                 ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; L1|\cnt:count[2]|clk                 ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; L1|\cnt:count[3]|clk                 ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; L1|\cnt:count[4]|clk                 ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; L1|f|clk                             ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; L2|state[0]|clk                      ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; L3|\shift:loc_dout[1]|clk            ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; L3|\shift:loc_dout[2]|clk            ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; L3|\shift:loc_dout[3]|clk            ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; L3|\shift:loc_dout[4]|clk            ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; L3|\shift:loc_dout[5]|clk            ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; L3|dout[0]|clk                       ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; L3|dout[1]|clk                       ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; L3|dout[2]|clk                       ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; L3|dout[3]|clk                       ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; L3|dout[4]|clk                       ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; L3|dout[5]|clk                       ;
; 0.375  ; 0.375        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; L1|h|clk                             ;
; 0.384  ; 0.600        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; cycle_count_16:L1|h                  ;
; 0.384  ; 0.600        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; shift_reg_8_en:L3|\shift:loc_dout[1] ;
; 0.384  ; 0.600        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; shift_reg_8_en:L3|\shift:loc_dout[2] ;
; 0.384  ; 0.600        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; shift_reg_8_en:L3|\shift:loc_dout[3] ;
; 0.384  ; 0.600        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; shift_reg_8_en:L3|\shift:loc_dout[4] ;
; 0.384  ; 0.600        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; shift_reg_8_en:L3|\shift:loc_dout[5] ;
; 0.384  ; 0.600        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; shift_reg_8_en:L3|dout[0]            ;
; 0.384  ; 0.600        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; shift_reg_8_en:L3|dout[1]            ;
; 0.384  ; 0.600        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; shift_reg_8_en:L3|dout[2]            ;
; 0.384  ; 0.600        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; shift_reg_8_en:L3|dout[3]            ;
; 0.384  ; 0.600        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; shift_reg_8_en:L3|dout[4]            ;
; 0.384  ; 0.600        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; shift_reg_8_en:L3|dout[5]            ;
; 0.385  ; 0.601        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; cycle_count_16:L1|\cnt:count[0]      ;
; 0.385  ; 0.601        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; cycle_count_16:L1|\cnt:count[1]      ;
; 0.385  ; 0.601        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; cycle_count_16:L1|\cnt:count[2]      ;
; 0.385  ; 0.601        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; cycle_count_16:L1|\cnt:count[3]      ;
; 0.385  ; 0.601        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; cycle_count_16:L1|\cnt:count[4]      ;
; 0.385  ; 0.601        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; cycle_count_16:L1|f                  ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'rec_control_logic:L2|state[0]'                                                                  ;
+-------+--------------+----------------+------------------+-------------------------------+------------+------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                         ; Clock Edge ; Target                             ;
+-------+--------------+----------------+------------------+-------------------------------+------------+------------------------------------+
; 0.452 ; 0.452        ; 0.000          ; High Pulse Width ; rec_control_logic:L2|state[0] ; Rise       ; rec_control_logic:L2|next_state[1] ;
; 0.456 ; 0.456        ; 0.000          ; Low Pulse Width  ; rec_control_logic:L2|state[0] ; Rise       ; L2|Mux4~0|datad                    ;
; 0.456 ; 0.456        ; 0.000          ; High Pulse Width ; rec_control_logic:L2|state[0] ; Rise       ; L2|next_state[0]|datad             ;
; 0.456 ; 0.456        ; 0.000          ; High Pulse Width ; rec_control_logic:L2|state[0] ; Rise       ; L2|next_state[2]|datad             ;
; 0.456 ; 0.456        ; 0.000          ; High Pulse Width ; rec_control_logic:L2|state[0] ; Rise       ; L2|next_state[3]|datad             ;
; 0.457 ; 0.457        ; 0.000          ; High Pulse Width ; rec_control_logic:L2|state[0] ; Rise       ; L2|next_state[1]|datac             ;
; 0.466 ; 0.466        ; 0.000          ; High Pulse Width ; rec_control_logic:L2|state[0] ; Rise       ; rec_control_logic:L2|next_state[0] ;
; 0.466 ; 0.466        ; 0.000          ; High Pulse Width ; rec_control_logic:L2|state[0] ; Rise       ; rec_control_logic:L2|next_state[2] ;
; 0.466 ; 0.466        ; 0.000          ; High Pulse Width ; rec_control_logic:L2|state[0] ; Rise       ; rec_control_logic:L2|next_state[3] ;
; 0.480 ; 0.480        ; 0.000          ; Low Pulse Width  ; rec_control_logic:L2|state[0] ; Rise       ; L2|Mux4~0|combout                  ;
; 0.481 ; 0.481        ; 0.000          ; High Pulse Width ; rec_control_logic:L2|state[0] ; Rise       ; L2|Mux4~0clkctrl|inclk[0]          ;
; 0.481 ; 0.481        ; 0.000          ; High Pulse Width ; rec_control_logic:L2|state[0] ; Rise       ; L2|Mux4~0clkctrl|outclk            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; rec_control_logic:L2|state[0] ; Rise       ; L2|state[0]|q                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; rec_control_logic:L2|state[0] ; Rise       ; L2|state[0]|q                      ;
; 0.518 ; 0.518        ; 0.000          ; Low Pulse Width  ; rec_control_logic:L2|state[0] ; Rise       ; L2|Mux4~0clkctrl|inclk[0]          ;
; 0.518 ; 0.518        ; 0.000          ; Low Pulse Width  ; rec_control_logic:L2|state[0] ; Rise       ; L2|Mux4~0clkctrl|outclk            ;
; 0.520 ; 0.520        ; 0.000          ; High Pulse Width ; rec_control_logic:L2|state[0] ; Rise       ; L2|Mux4~0|combout                  ;
; 0.532 ; 0.532        ; 0.000          ; Low Pulse Width  ; rec_control_logic:L2|state[0] ; Rise       ; rec_control_logic:L2|next_state[0] ;
; 0.532 ; 0.532        ; 0.000          ; Low Pulse Width  ; rec_control_logic:L2|state[0] ; Rise       ; rec_control_logic:L2|next_state[2] ;
; 0.532 ; 0.532        ; 0.000          ; Low Pulse Width  ; rec_control_logic:L2|state[0] ; Rise       ; rec_control_logic:L2|next_state[3] ;
; 0.542 ; 0.542        ; 0.000          ; High Pulse Width ; rec_control_logic:L2|state[0] ; Rise       ; L2|Mux4~0|datad                    ;
; 0.542 ; 0.542        ; 0.000          ; Low Pulse Width  ; rec_control_logic:L2|state[0] ; Rise       ; L2|next_state[0]|datad             ;
; 0.542 ; 0.542        ; 0.000          ; Low Pulse Width  ; rec_control_logic:L2|state[0] ; Rise       ; L2|next_state[1]|datac             ;
; 0.542 ; 0.542        ; 0.000          ; Low Pulse Width  ; rec_control_logic:L2|state[0] ; Rise       ; L2|next_state[2]|datad             ;
; 0.542 ; 0.542        ; 0.000          ; Low Pulse Width  ; rec_control_logic:L2|state[0] ; Rise       ; L2|next_state[3]|datad             ;
; 0.545 ; 0.545        ; 0.000          ; Low Pulse Width  ; rec_control_logic:L2|state[0] ; Rise       ; rec_control_logic:L2|next_state[1] ;
+-------+--------------+----------------+------------------+-------------------------------+------------+------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                            ;
+-----------+-------------------------------+-------+-------+------------+-------------------------------+
; Data Port ; Clock Port                    ; Rise  ; Fall  ; Clock Edge ; Clock Reference               ;
+-----------+-------------------------------+-------+-------+------------+-------------------------------+
; en        ; clk                           ; 3.394 ; 3.809 ; Rise       ; clk                           ;
; ser_in    ; clk                           ; 3.016 ; 3.357 ; Rise       ; clk                           ;
; en        ; rec_control_logic:L2|state[0] ; 3.232 ; 3.611 ; Rise       ; rec_control_logic:L2|state[0] ;
; ser_in    ; rec_control_logic:L2|state[0] ; 2.953 ; 3.336 ; Rise       ; rec_control_logic:L2|state[0] ;
+-----------+-------------------------------+-------+-------+------------+-------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                               ;
+-----------+-------------------------------+--------+--------+------------+-------------------------------+
; Data Port ; Clock Port                    ; Rise   ; Fall   ; Clock Edge ; Clock Reference               ;
+-----------+-------------------------------+--------+--------+------------+-------------------------------+
; en        ; clk                           ; -1.583 ; -1.937 ; Rise       ; clk                           ;
; ser_in    ; clk                           ; -0.916 ; -1.251 ; Rise       ; clk                           ;
; en        ; rec_control_logic:L2|state[0] ; -1.004 ; -1.325 ; Rise       ; rec_control_logic:L2|state[0] ;
; ser_in    ; rec_control_logic:L2|state[0] ; -1.522 ; -1.890 ; Rise       ; rec_control_logic:L2|state[0] ;
+-----------+-------------------------------+--------+--------+------------+-------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                  ;
+-----------+-------------------------------+-------+-------+------------+-------------------------------+
; Data Port ; Clock Port                    ; Rise  ; Fall  ; Clock Edge ; Clock Reference               ;
+-----------+-------------------------------+-------+-------+------------+-------------------------------+
; dout[*]   ; clk                           ; 6.397 ; 6.340 ; Rise       ; clk                           ;
;  dout[0]  ; clk                           ; 6.397 ; 6.340 ; Rise       ; clk                           ;
;  dout[1]  ; clk                           ; 5.528 ; 5.451 ; Rise       ; clk                           ;
;  dout[2]  ; clk                           ; 5.679 ; 5.583 ; Rise       ; clk                           ;
;  dout[3]  ; clk                           ; 5.366 ; 5.262 ; Rise       ; clk                           ;
;  dout[4]  ; clk                           ; 5.438 ; 5.350 ; Rise       ; clk                           ;
;  dout[5]  ; clk                           ; 5.393 ; 5.288 ; Rise       ; clk                           ;
;  dout[6]  ; clk                           ; 5.861 ; 5.736 ; Rise       ; clk                           ;
;  dout[7]  ; clk                           ; 6.267 ; 6.233 ; Rise       ; clk                           ;
; en_out    ; clk                           ; 6.448 ; 6.577 ; Rise       ; clk                           ;
; en_out    ; rec_control_logic:L2|state[0] ;       ; 4.405 ; Rise       ; rec_control_logic:L2|state[0] ;
; en_out    ; rec_control_logic:L2|state[0] ; 4.265 ;       ; Fall       ; rec_control_logic:L2|state[0] ;
+-----------+-------------------------------+-------+-------+------------+-------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                          ;
+-----------+-------------------------------+-------+-------+------------+-------------------------------+
; Data Port ; Clock Port                    ; Rise  ; Fall  ; Clock Edge ; Clock Reference               ;
+-----------+-------------------------------+-------+-------+------------+-------------------------------+
; dout[*]   ; clk                           ; 5.194 ; 5.089 ; Rise       ; clk                           ;
;  dout[0]  ; clk                           ; 6.207 ; 6.152 ; Rise       ; clk                           ;
;  dout[1]  ; clk                           ; 5.342 ; 5.266 ; Rise       ; clk                           ;
;  dout[2]  ; clk                           ; 5.494 ; 5.399 ; Rise       ; clk                           ;
;  dout[3]  ; clk                           ; 5.194 ; 5.089 ; Rise       ; clk                           ;
;  dout[4]  ; clk                           ; 5.257 ; 5.170 ; Rise       ; clk                           ;
;  dout[5]  ; clk                           ; 5.220 ; 5.115 ; Rise       ; clk                           ;
;  dout[6]  ; clk                           ; 5.668 ; 5.544 ; Rise       ; clk                           ;
;  dout[7]  ; clk                           ; 6.084 ; 6.049 ; Rise       ; clk                           ;
; en_out    ; clk                           ; 5.910 ; 6.072 ; Rise       ; clk                           ;
; en_out    ; rec_control_logic:L2|state[0] ;       ; 4.258 ; Rise       ; rec_control_logic:L2|state[0] ;
; en_out    ; rec_control_logic:L2|state[0] ; 4.119 ;       ; Fall       ; rec_control_logic:L2|state[0] ;
+-----------+-------------------------------+-------+-------+------------+-------------------------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; en         ; en_out      ; 7.259 ;    ;    ; 7.753 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; en         ; en_out      ; 7.006 ;    ;    ; 7.494 ;
+------------+-------------+-------+----+----+-------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                     ;
+-------------------------------+--------+---------------+
; Clock                         ; Slack  ; End Point TNS ;
+-------------------------------+--------+---------------+
; rec_control_logic:L2|state[0] ; -0.787 ; -2.201        ;
; clk                           ; -0.660 ; -12.403       ;
+-------------------------------+--------+---------------+


+--------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                      ;
+-------------------------------+--------+---------------+
; Clock                         ; Slack  ; End Point TNS ;
+-------------------------------+--------+---------------+
; rec_control_logic:L2|state[0] ; -0.554 ; -1.859        ;
; clk                           ; -0.017 ; -0.017        ;
+-------------------------------+--------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary       ;
+-------------------------------+--------+---------------+
; Clock                         ; Slack  ; End Point TNS ;
+-------------------------------+--------+---------------+
; clk                           ; -3.000 ; -29.836       ;
; rec_control_logic:L2|state[0] ; 0.383  ; 0.000         ;
+-------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'rec_control_logic:L2|state[0]'                                                                                                                          ;
+--------+-------------------------------+------------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                            ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+------------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; -0.787 ; rec_control_logic:L2|state[1] ; rec_control_logic:L2|next_state[1] ; clk                           ; rec_control_logic:L2|state[0] ; 1.000        ; 0.180      ; 1.292      ;
; -0.775 ; rec_control_logic:L2|state[2] ; rec_control_logic:L2|next_state[1] ; clk                           ; rec_control_logic:L2|state[0] ; 1.000        ; 0.180      ; 1.280      ;
; -0.691 ; rec_control_logic:L2|state[3] ; rec_control_logic:L2|next_state[1] ; clk                           ; rec_control_logic:L2|state[0] ; 1.000        ; 0.180      ; 1.196      ;
; -0.596 ; rec_control_logic:L2|state[1] ; rec_control_logic:L2|next_state[0] ; clk                           ; rec_control_logic:L2|state[0] ; 1.000        ; 0.121      ; 1.302      ;
; -0.489 ; rec_control_logic:L2|state[3] ; rec_control_logic:L2|next_state[0] ; clk                           ; rec_control_logic:L2|state[0] ; 1.000        ; 0.121      ; 1.195      ;
; -0.470 ; rec_control_logic:L2|state[1] ; rec_control_logic:L2|next_state[3] ; clk                           ; rec_control_logic:L2|state[0] ; 1.000        ; 0.122      ; 0.993      ;
; -0.460 ; cycle_count_16:L1|f           ; rec_control_logic:L2|next_state[3] ; clk                           ; rec_control_logic:L2|state[0] ; 1.000        ; 0.363      ; 1.224      ;
; -0.419 ; rec_control_logic:L2|state[2] ; rec_control_logic:L2|next_state[0] ; clk                           ; rec_control_logic:L2|state[0] ; 1.000        ; 0.121      ; 1.125      ;
; -0.417 ; cycle_count_16:L1|f           ; rec_control_logic:L2|next_state[1] ; clk                           ; rec_control_logic:L2|state[0] ; 1.000        ; 0.421      ; 1.163      ;
; -0.383 ; rec_control_logic:L2|state[3] ; rec_control_logic:L2|next_state[3] ; clk                           ; rec_control_logic:L2|state[0] ; 1.000        ; 0.122      ; 0.906      ;
; -0.348 ; rec_control_logic:L2|state[1] ; rec_control_logic:L2|next_state[2] ; clk                           ; rec_control_logic:L2|state[0] ; 1.000        ; 0.122      ; 1.048      ;
; -0.338 ; cycle_count_16:L1|f           ; rec_control_logic:L2|next_state[2] ; clk                           ; rec_control_logic:L2|state[0] ; 1.000        ; 0.363      ; 1.279      ;
; -0.336 ; cycle_count_16:L1|h           ; rec_control_logic:L2|next_state[1] ; clk                           ; rec_control_logic:L2|state[0] ; 1.000        ; 0.421      ; 1.082      ;
; -0.311 ; cycle_count_16:L1|h           ; rec_control_logic:L2|next_state[0] ; clk                           ; rec_control_logic:L2|state[0] ; 1.000        ; 0.362      ; 1.258      ;
; -0.168 ; rec_control_logic:L2|state[2] ; rec_control_logic:L2|next_state[3] ; clk                           ; rec_control_logic:L2|state[0] ; 1.000        ; 0.122      ; 0.691      ;
; -0.166 ; rec_control_logic:L2|state[2] ; rec_control_logic:L2|next_state[2] ; clk                           ; rec_control_logic:L2|state[0] ; 1.000        ; 0.122      ; 0.866      ;
; -0.082 ; cycle_count_16:L1|f           ; rec_control_logic:L2|next_state[0] ; clk                           ; rec_control_logic:L2|state[0] ; 1.000        ; 0.362      ; 1.029      ;
; -0.068 ; rec_control_logic:L2|state[3] ; rec_control_logic:L2|next_state[2] ; clk                           ; rec_control_logic:L2|state[0] ; 1.000        ; 0.122      ; 0.768      ;
; 0.002  ; rec_control_logic:L2|state[0] ; rec_control_logic:L2|next_state[1] ; rec_control_logic:L2|state[0] ; rec_control_logic:L2|state[0] ; 0.500        ; 1.772      ; 1.710      ;
; 0.076  ; rec_control_logic:L2|state[0] ; rec_control_logic:L2|next_state[3] ; rec_control_logic:L2|state[0] ; rec_control_logic:L2|state[0] ; 0.500        ; 1.714      ; 1.654      ;
; 0.198  ; rec_control_logic:L2|state[0] ; rec_control_logic:L2|next_state[2] ; rec_control_logic:L2|state[0] ; rec_control_logic:L2|state[0] ; 0.500        ; 1.714      ; 1.709      ;
; 0.249  ; rec_control_logic:L2|state[0] ; rec_control_logic:L2|next_state[0] ; rec_control_logic:L2|state[0] ; rec_control_logic:L2|state[0] ; 0.500        ; 1.713      ; 1.664      ;
; 0.650  ; rec_control_logic:L2|state[0] ; rec_control_logic:L2|next_state[1] ; rec_control_logic:L2|state[0] ; rec_control_logic:L2|state[0] ; 1.000        ; 1.772      ; 1.562      ;
; 0.667  ; rec_control_logic:L2|state[0] ; rec_control_logic:L2|next_state[3] ; rec_control_logic:L2|state[0] ; rec_control_logic:L2|state[0] ; 1.000        ; 1.714      ; 1.563      ;
; 0.802  ; rec_control_logic:L2|state[0] ; rec_control_logic:L2|next_state[2] ; rec_control_logic:L2|state[0] ; rec_control_logic:L2|state[0] ; 1.000        ; 1.714      ; 1.605      ;
; 0.846  ; rec_control_logic:L2|state[0] ; rec_control_logic:L2|next_state[0] ; rec_control_logic:L2|state[0] ; rec_control_logic:L2|state[0] ; 1.000        ; 1.713      ; 1.567      ;
+--------+-------------------------------+------------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                     ;
+--------+---------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.660 ; rec_control_logic:L2|state[1]   ; cycle_count_16:L1|\cnt:count[3]      ; clk          ; clk         ; 1.000        ; -0.294     ; 1.353      ;
; -0.659 ; rec_control_logic:L2|state[1]   ; cycle_count_16:L1|\cnt:count[0]      ; clk          ; clk         ; 1.000        ; -0.294     ; 1.352      ;
; -0.655 ; rec_control_logic:L2|state[1]   ; cycle_count_16:L1|\cnt:count[2]      ; clk          ; clk         ; 1.000        ; -0.294     ; 1.348      ;
; -0.655 ; rec_control_logic:L2|state[1]   ; cycle_count_16:L1|\cnt:count[1]      ; clk          ; clk         ; 1.000        ; -0.294     ; 1.348      ;
; -0.623 ; rec_control_logic:L2|state[1]   ; cycle_count_16:L1|\cnt:count[4]      ; clk          ; clk         ; 1.000        ; -0.294     ; 1.316      ;
; -0.615 ; rec_control_logic:L2|state[1]   ; cycle_count_16:L1|f                  ; clk          ; clk         ; 1.000        ; -0.294     ; 1.308      ;
; -0.587 ; rec_control_logic:L2|state[1]   ; shift_reg_8_en:L3|dout[0]            ; clk          ; clk         ; 1.000        ; -0.293     ; 1.281      ;
; -0.587 ; rec_control_logic:L2|state[1]   ; shift_reg_8_en:L3|\shift:loc_dout[1] ; clk          ; clk         ; 1.000        ; -0.293     ; 1.281      ;
; -0.587 ; rec_control_logic:L2|state[1]   ; shift_reg_8_en:L3|\shift:loc_dout[2] ; clk          ; clk         ; 1.000        ; -0.293     ; 1.281      ;
; -0.587 ; rec_control_logic:L2|state[1]   ; shift_reg_8_en:L3|\shift:loc_dout[3] ; clk          ; clk         ; 1.000        ; -0.293     ; 1.281      ;
; -0.587 ; rec_control_logic:L2|state[1]   ; shift_reg_8_en:L3|\shift:loc_dout[4] ; clk          ; clk         ; 1.000        ; -0.293     ; 1.281      ;
; -0.587 ; rec_control_logic:L2|state[1]   ; shift_reg_8_en:L3|\shift:loc_dout[5] ; clk          ; clk         ; 1.000        ; -0.293     ; 1.281      ;
; -0.587 ; rec_control_logic:L2|state[1]   ; shift_reg_8_en:L3|dout[1]            ; clk          ; clk         ; 1.000        ; -0.293     ; 1.281      ;
; -0.587 ; rec_control_logic:L2|state[1]   ; shift_reg_8_en:L3|dout[2]            ; clk          ; clk         ; 1.000        ; -0.293     ; 1.281      ;
; -0.587 ; rec_control_logic:L2|state[1]   ; shift_reg_8_en:L3|dout[3]            ; clk          ; clk         ; 1.000        ; -0.293     ; 1.281      ;
; -0.587 ; rec_control_logic:L2|state[1]   ; shift_reg_8_en:L3|dout[4]            ; clk          ; clk         ; 1.000        ; -0.293     ; 1.281      ;
; -0.587 ; rec_control_logic:L2|state[1]   ; shift_reg_8_en:L3|dout[5]            ; clk          ; clk         ; 1.000        ; -0.293     ; 1.281      ;
; -0.579 ; rec_control_logic:L2|state[1]   ; cycle_count_16:L1|h                  ; clk          ; clk         ; 1.000        ; -0.294     ; 1.272      ;
; -0.553 ; rec_control_logic:L2|state[3]   ; cycle_count_16:L1|\cnt:count[3]      ; clk          ; clk         ; 1.000        ; -0.294     ; 1.246      ;
; -0.552 ; rec_control_logic:L2|state[3]   ; cycle_count_16:L1|\cnt:count[0]      ; clk          ; clk         ; 1.000        ; -0.294     ; 1.245      ;
; -0.548 ; rec_control_logic:L2|state[3]   ; cycle_count_16:L1|\cnt:count[2]      ; clk          ; clk         ; 1.000        ; -0.294     ; 1.241      ;
; -0.548 ; rec_control_logic:L2|state[3]   ; cycle_count_16:L1|\cnt:count[1]      ; clk          ; clk         ; 1.000        ; -0.294     ; 1.241      ;
; -0.516 ; rec_control_logic:L2|state[3]   ; cycle_count_16:L1|\cnt:count[4]      ; clk          ; clk         ; 1.000        ; -0.294     ; 1.209      ;
; -0.508 ; rec_control_logic:L2|state[3]   ; cycle_count_16:L1|f                  ; clk          ; clk         ; 1.000        ; -0.294     ; 1.201      ;
; -0.483 ; rec_control_logic:L2|state[2]   ; cycle_count_16:L1|\cnt:count[3]      ; clk          ; clk         ; 1.000        ; -0.294     ; 1.176      ;
; -0.482 ; rec_control_logic:L2|state[2]   ; cycle_count_16:L1|\cnt:count[0]      ; clk          ; clk         ; 1.000        ; -0.294     ; 1.175      ;
; -0.480 ; rec_control_logic:L2|state[3]   ; shift_reg_8_en:L3|dout[0]            ; clk          ; clk         ; 1.000        ; -0.293     ; 1.174      ;
; -0.480 ; rec_control_logic:L2|state[3]   ; shift_reg_8_en:L3|\shift:loc_dout[1] ; clk          ; clk         ; 1.000        ; -0.293     ; 1.174      ;
; -0.480 ; rec_control_logic:L2|state[3]   ; shift_reg_8_en:L3|\shift:loc_dout[2] ; clk          ; clk         ; 1.000        ; -0.293     ; 1.174      ;
; -0.480 ; rec_control_logic:L2|state[3]   ; shift_reg_8_en:L3|\shift:loc_dout[3] ; clk          ; clk         ; 1.000        ; -0.293     ; 1.174      ;
; -0.480 ; rec_control_logic:L2|state[3]   ; shift_reg_8_en:L3|\shift:loc_dout[4] ; clk          ; clk         ; 1.000        ; -0.293     ; 1.174      ;
; -0.480 ; rec_control_logic:L2|state[3]   ; shift_reg_8_en:L3|\shift:loc_dout[5] ; clk          ; clk         ; 1.000        ; -0.293     ; 1.174      ;
; -0.480 ; rec_control_logic:L2|state[3]   ; shift_reg_8_en:L3|dout[1]            ; clk          ; clk         ; 1.000        ; -0.293     ; 1.174      ;
; -0.480 ; rec_control_logic:L2|state[3]   ; shift_reg_8_en:L3|dout[2]            ; clk          ; clk         ; 1.000        ; -0.293     ; 1.174      ;
; -0.480 ; rec_control_logic:L2|state[3]   ; shift_reg_8_en:L3|dout[3]            ; clk          ; clk         ; 1.000        ; -0.293     ; 1.174      ;
; -0.480 ; rec_control_logic:L2|state[3]   ; shift_reg_8_en:L3|dout[4]            ; clk          ; clk         ; 1.000        ; -0.293     ; 1.174      ;
; -0.480 ; rec_control_logic:L2|state[3]   ; shift_reg_8_en:L3|dout[5]            ; clk          ; clk         ; 1.000        ; -0.293     ; 1.174      ;
; -0.478 ; rec_control_logic:L2|state[2]   ; cycle_count_16:L1|\cnt:count[2]      ; clk          ; clk         ; 1.000        ; -0.294     ; 1.171      ;
; -0.478 ; rec_control_logic:L2|state[2]   ; cycle_count_16:L1|\cnt:count[1]      ; clk          ; clk         ; 1.000        ; -0.294     ; 1.171      ;
; -0.472 ; rec_control_logic:L2|state[3]   ; cycle_count_16:L1|h                  ; clk          ; clk         ; 1.000        ; -0.294     ; 1.165      ;
; -0.446 ; rec_control_logic:L2|state[2]   ; cycle_count_16:L1|\cnt:count[4]      ; clk          ; clk         ; 1.000        ; -0.294     ; 1.139      ;
; -0.438 ; rec_control_logic:L2|state[2]   ; cycle_count_16:L1|f                  ; clk          ; clk         ; 1.000        ; -0.294     ; 1.131      ;
; -0.410 ; rec_control_logic:L2|state[2]   ; shift_reg_8_en:L3|dout[0]            ; clk          ; clk         ; 1.000        ; -0.293     ; 1.104      ;
; -0.410 ; rec_control_logic:L2|state[2]   ; shift_reg_8_en:L3|\shift:loc_dout[1] ; clk          ; clk         ; 1.000        ; -0.293     ; 1.104      ;
; -0.410 ; rec_control_logic:L2|state[2]   ; shift_reg_8_en:L3|\shift:loc_dout[2] ; clk          ; clk         ; 1.000        ; -0.293     ; 1.104      ;
; -0.410 ; rec_control_logic:L2|state[2]   ; shift_reg_8_en:L3|\shift:loc_dout[3] ; clk          ; clk         ; 1.000        ; -0.293     ; 1.104      ;
; -0.410 ; rec_control_logic:L2|state[2]   ; shift_reg_8_en:L3|\shift:loc_dout[4] ; clk          ; clk         ; 1.000        ; -0.293     ; 1.104      ;
; -0.410 ; rec_control_logic:L2|state[2]   ; shift_reg_8_en:L3|\shift:loc_dout[5] ; clk          ; clk         ; 1.000        ; -0.293     ; 1.104      ;
; -0.410 ; rec_control_logic:L2|state[2]   ; shift_reg_8_en:L3|dout[1]            ; clk          ; clk         ; 1.000        ; -0.293     ; 1.104      ;
; -0.410 ; rec_control_logic:L2|state[2]   ; shift_reg_8_en:L3|dout[2]            ; clk          ; clk         ; 1.000        ; -0.293     ; 1.104      ;
; -0.410 ; rec_control_logic:L2|state[2]   ; shift_reg_8_en:L3|dout[3]            ; clk          ; clk         ; 1.000        ; -0.293     ; 1.104      ;
; -0.410 ; rec_control_logic:L2|state[2]   ; shift_reg_8_en:L3|dout[4]            ; clk          ; clk         ; 1.000        ; -0.293     ; 1.104      ;
; -0.410 ; rec_control_logic:L2|state[2]   ; shift_reg_8_en:L3|dout[5]            ; clk          ; clk         ; 1.000        ; -0.293     ; 1.104      ;
; -0.402 ; rec_control_logic:L2|state[2]   ; cycle_count_16:L1|h                  ; clk          ; clk         ; 1.000        ; -0.294     ; 1.095      ;
; -0.379 ; cycle_count_16:L1|\cnt:count[0] ; cycle_count_16:L1|f                  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.329      ;
; -0.375 ; rec_control_logic:L2|state[1]   ; shift_reg_8_en:L3|\shift:loc_dout[6] ; clk          ; clk         ; 1.000        ; -0.106     ; 1.256      ;
; -0.375 ; rec_control_logic:L2|state[1]   ; shift_reg_8_en:L3|\shift:loc_dout[7] ; clk          ; clk         ; 1.000        ; -0.106     ; 1.256      ;
; -0.375 ; rec_control_logic:L2|state[1]   ; shift_reg_8_en:L3|dout[6]            ; clk          ; clk         ; 1.000        ; -0.106     ; 1.256      ;
; -0.375 ; rec_control_logic:L2|state[1]   ; shift_reg_8_en:L3|dout[7]            ; clk          ; clk         ; 1.000        ; -0.106     ; 1.256      ;
; -0.326 ; cycle_count_16:L1|\cnt:count[1] ; cycle_count_16:L1|h                  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.276      ;
; -0.316 ; cycle_count_16:L1|\cnt:count[0] ; cycle_count_16:L1|h                  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.266      ;
; -0.305 ; cycle_count_16:L1|\cnt:count[1] ; cycle_count_16:L1|f                  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.255      ;
; -0.294 ; cycle_count_16:L1|f             ; cycle_count_16:L1|\cnt:count[3]      ; clk          ; clk         ; 1.000        ; -0.037     ; 1.244      ;
; -0.293 ; cycle_count_16:L1|f             ; cycle_count_16:L1|\cnt:count[0]      ; clk          ; clk         ; 1.000        ; -0.037     ; 1.243      ;
; -0.289 ; cycle_count_16:L1|f             ; cycle_count_16:L1|\cnt:count[1]      ; clk          ; clk         ; 1.000        ; -0.037     ; 1.239      ;
; -0.289 ; cycle_count_16:L1|f             ; cycle_count_16:L1|\cnt:count[2]      ; clk          ; clk         ; 1.000        ; -0.037     ; 1.239      ;
; -0.278 ; cycle_count_16:L1|h             ; cycle_count_16:L1|\cnt:count[3]      ; clk          ; clk         ; 1.000        ; -0.037     ; 1.228      ;
; -0.277 ; cycle_count_16:L1|h             ; cycle_count_16:L1|\cnt:count[0]      ; clk          ; clk         ; 1.000        ; -0.037     ; 1.227      ;
; -0.273 ; cycle_count_16:L1|h             ; cycle_count_16:L1|\cnt:count[1]      ; clk          ; clk         ; 1.000        ; -0.037     ; 1.223      ;
; -0.273 ; cycle_count_16:L1|h             ; cycle_count_16:L1|\cnt:count[2]      ; clk          ; clk         ; 1.000        ; -0.037     ; 1.223      ;
; -0.268 ; rec_control_logic:L2|state[3]   ; shift_reg_8_en:L3|\shift:loc_dout[6] ; clk          ; clk         ; 1.000        ; -0.106     ; 1.149      ;
; -0.268 ; rec_control_logic:L2|state[3]   ; shift_reg_8_en:L3|\shift:loc_dout[7] ; clk          ; clk         ; 1.000        ; -0.106     ; 1.149      ;
; -0.268 ; rec_control_logic:L2|state[3]   ; shift_reg_8_en:L3|dout[6]            ; clk          ; clk         ; 1.000        ; -0.106     ; 1.149      ;
; -0.268 ; rec_control_logic:L2|state[3]   ; shift_reg_8_en:L3|dout[7]            ; clk          ; clk         ; 1.000        ; -0.106     ; 1.149      ;
; -0.257 ; cycle_count_16:L1|f             ; cycle_count_16:L1|\cnt:count[4]      ; clk          ; clk         ; 1.000        ; -0.037     ; 1.207      ;
; -0.249 ; cycle_count_16:L1|f             ; cycle_count_16:L1|f                  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.199      ;
; -0.246 ; cycle_count_16:L1|\cnt:count[2] ; cycle_count_16:L1|h                  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.196      ;
; -0.241 ; cycle_count_16:L1|h             ; cycle_count_16:L1|\cnt:count[4]      ; clk          ; clk         ; 1.000        ; -0.037     ; 1.191      ;
; -0.233 ; cycle_count_16:L1|\cnt:count[3] ; cycle_count_16:L1|f                  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.183      ;
; -0.233 ; cycle_count_16:L1|h             ; cycle_count_16:L1|f                  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.183      ;
; -0.221 ; cycle_count_16:L1|\cnt:count[2] ; cycle_count_16:L1|f                  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.171      ;
; -0.213 ; cycle_count_16:L1|f             ; cycle_count_16:L1|h                  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.163      ;
; -0.204 ; cycle_count_16:L1|\cnt:count[3] ; cycle_count_16:L1|h                  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.154      ;
; -0.198 ; rec_control_logic:L2|state[2]   ; shift_reg_8_en:L3|\shift:loc_dout[6] ; clk          ; clk         ; 1.000        ; -0.106     ; 1.079      ;
; -0.198 ; rec_control_logic:L2|state[2]   ; shift_reg_8_en:L3|\shift:loc_dout[7] ; clk          ; clk         ; 1.000        ; -0.106     ; 1.079      ;
; -0.198 ; rec_control_logic:L2|state[2]   ; shift_reg_8_en:L3|dout[6]            ; clk          ; clk         ; 1.000        ; -0.106     ; 1.079      ;
; -0.198 ; rec_control_logic:L2|state[2]   ; shift_reg_8_en:L3|dout[7]            ; clk          ; clk         ; 1.000        ; -0.106     ; 1.079      ;
; -0.197 ; cycle_count_16:L1|h             ; cycle_count_16:L1|h                  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.147      ;
; -0.161 ; cycle_count_16:L1|f             ; shift_reg_8_en:L3|dout[0]            ; clk          ; clk         ; 1.000        ; -0.036     ; 1.112      ;
; -0.161 ; cycle_count_16:L1|f             ; shift_reg_8_en:L3|dout[1]            ; clk          ; clk         ; 1.000        ; -0.036     ; 1.112      ;
; -0.161 ; cycle_count_16:L1|f             ; shift_reg_8_en:L3|\shift:loc_dout[1] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.112      ;
; -0.161 ; cycle_count_16:L1|f             ; shift_reg_8_en:L3|dout[2]            ; clk          ; clk         ; 1.000        ; -0.036     ; 1.112      ;
; -0.161 ; cycle_count_16:L1|f             ; shift_reg_8_en:L3|\shift:loc_dout[2] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.112      ;
; -0.161 ; cycle_count_16:L1|f             ; shift_reg_8_en:L3|dout[3]            ; clk          ; clk         ; 1.000        ; -0.036     ; 1.112      ;
; -0.161 ; cycle_count_16:L1|f             ; shift_reg_8_en:L3|\shift:loc_dout[3] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.112      ;
; -0.161 ; cycle_count_16:L1|f             ; shift_reg_8_en:L3|dout[4]            ; clk          ; clk         ; 1.000        ; -0.036     ; 1.112      ;
; -0.161 ; cycle_count_16:L1|f             ; shift_reg_8_en:L3|\shift:loc_dout[4] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.112      ;
; -0.161 ; cycle_count_16:L1|f             ; shift_reg_8_en:L3|dout[5]            ; clk          ; clk         ; 1.000        ; -0.036     ; 1.112      ;
; -0.161 ; cycle_count_16:L1|f             ; shift_reg_8_en:L3|\shift:loc_dout[5] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.112      ;
; -0.146 ; cycle_count_16:L1|\cnt:count[1] ; cycle_count_16:L1|\cnt:count[3]      ; clk          ; clk         ; 1.000        ; -0.037     ; 1.096      ;
+--------+---------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'rec_control_logic:L2|state[0]'                                                                                                                           ;
+--------+-------------------------------+------------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                            ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+------------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; -0.554 ; rec_control_logic:L2|state[0] ; rec_control_logic:L2|next_state[1] ; rec_control_logic:L2|state[0] ; rec_control_logic:L2|state[0] ; 0.000        ; 1.846      ; 1.397      ;
; -0.505 ; rec_control_logic:L2|state[0] ; rec_control_logic:L2|next_state[0] ; rec_control_logic:L2|state[0] ; rec_control_logic:L2|state[0] ; 0.000        ; 1.784      ; 1.384      ;
; -0.413 ; rec_control_logic:L2|state[0] ; rec_control_logic:L2|next_state[3] ; rec_control_logic:L2|state[0] ; rec_control_logic:L2|state[0] ; 0.000        ; 1.785      ; 1.477      ;
; -0.387 ; rec_control_logic:L2|state[0] ; rec_control_logic:L2|next_state[2] ; rec_control_logic:L2|state[0] ; rec_control_logic:L2|state[0] ; 0.000        ; 1.785      ; 1.503      ;
; 0.074  ; rec_control_logic:L2|state[0] ; rec_control_logic:L2|next_state[1] ; rec_control_logic:L2|state[0] ; rec_control_logic:L2|state[0] ; -0.500       ; 1.846      ; 1.545      ;
; 0.106  ; rec_control_logic:L2|state[0] ; rec_control_logic:L2|next_state[0] ; rec_control_logic:L2|state[0] ; rec_control_logic:L2|state[0] ; -0.500       ; 1.784      ; 1.515      ;
; 0.133  ; rec_control_logic:L2|state[0] ; rec_control_logic:L2|next_state[3] ; rec_control_logic:L2|state[0] ; rec_control_logic:L2|state[0] ; -0.500       ; 1.785      ; 1.543      ;
; 0.163  ; rec_control_logic:L2|state[0] ; rec_control_logic:L2|next_state[2] ; rec_control_logic:L2|state[0] ; rec_control_logic:L2|state[0] ; -0.500       ; 1.785      ; 1.573      ;
; 0.230  ; rec_control_logic:L2|state[1] ; rec_control_logic:L2|next_state[1] ; clk                           ; rec_control_logic:L2|state[0] ; 0.000        ; 0.317      ; 0.577      ;
; 0.310  ; cycle_count_16:L1|f           ; rec_control_logic:L2|next_state[1] ; clk                           ; rec_control_logic:L2|state[0] ; 0.000        ; 0.548      ; 0.888      ;
; 0.313  ; rec_control_logic:L2|state[2] ; rec_control_logic:L2|next_state[3] ; clk                           ; rec_control_logic:L2|state[0] ; 0.000        ; 0.256      ; 0.599      ;
; 0.347  ; cycle_count_16:L1|h           ; rec_control_logic:L2|next_state[1] ; clk                           ; rec_control_logic:L2|state[0] ; 0.000        ; 0.548      ; 0.925      ;
; 0.363  ; rec_control_logic:L2|state[3] ; rec_control_logic:L2|next_state[2] ; clk                           ; rec_control_logic:L2|state[0] ; 0.000        ; 0.256      ; 0.649      ;
; 0.387  ; cycle_count_16:L1|f           ; rec_control_logic:L2|next_state[0] ; clk                           ; rec_control_logic:L2|state[0] ; 0.000        ; 0.486      ; 0.903      ;
; 0.443  ; rec_control_logic:L2|state[2] ; rec_control_logic:L2|next_state[2] ; clk                           ; rec_control_logic:L2|state[0] ; 0.000        ; 0.256      ; 0.729      ;
; 0.492  ; rec_control_logic:L2|state[3] ; rec_control_logic:L2|next_state[3] ; clk                           ; rec_control_logic:L2|state[0] ; 0.000        ; 0.256      ; 0.778      ;
; 0.543  ; cycle_count_16:L1|h           ; rec_control_logic:L2|next_state[0] ; clk                           ; rec_control_logic:L2|state[0] ; 0.000        ; 0.486      ; 1.059      ;
; 0.553  ; rec_control_logic:L2|state[2] ; rec_control_logic:L2|next_state[0] ; clk                           ; rec_control_logic:L2|state[0] ; 0.000        ; 0.255      ; 0.838      ;
; 0.600  ; cycle_count_16:L1|f           ; rec_control_logic:L2|next_state[3] ; clk                           ; rec_control_logic:L2|state[0] ; 0.000        ; 0.487      ; 1.117      ;
; 0.603  ; rec_control_logic:L2|state[2] ; rec_control_logic:L2|next_state[1] ; clk                           ; rec_control_logic:L2|state[0] ; 0.000        ; 0.317      ; 0.950      ;
; 0.609  ; rec_control_logic:L2|state[3] ; rec_control_logic:L2|next_state[0] ; clk                           ; rec_control_logic:L2|state[0] ; 0.000        ; 0.255      ; 0.894      ;
; 0.616  ; rec_control_logic:L2|state[1] ; rec_control_logic:L2|next_state[3] ; clk                           ; rec_control_logic:L2|state[0] ; 0.000        ; 0.256      ; 0.902      ;
; 0.626  ; cycle_count_16:L1|f           ; rec_control_logic:L2|next_state[2] ; clk                           ; rec_control_logic:L2|state[0] ; 0.000        ; 0.487      ; 1.143      ;
; 0.642  ; rec_control_logic:L2|state[1] ; rec_control_logic:L2|next_state[2] ; clk                           ; rec_control_logic:L2|state[0] ; 0.000        ; 0.256      ; 0.928      ;
; 0.650  ; rec_control_logic:L2|state[3] ; rec_control_logic:L2|next_state[1] ; clk                           ; rec_control_logic:L2|state[0] ; 0.000        ; 0.317      ; 0.997      ;
; 0.693  ; rec_control_logic:L2|state[1] ; rec_control_logic:L2|next_state[0] ; clk                           ; rec_control_logic:L2|state[0] ; 0.000        ; 0.255      ; 0.978      ;
+--------+-------------------------------+------------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                            ;
+--------+--------------------------------------+--------------------------------------+-------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                              ; Launch Clock                  ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+--------------------------------------+-------------------------------+-------------+--------------+------------+------------+
; -0.017 ; rec_control_logic:L2|state[0]        ; cycle_count_16:L1|h                  ; rec_control_logic:L2|state[0] ; clk         ; 0.000        ; 1.351      ; 1.553      ;
; 0.007  ; rec_control_logic:L2|state[0]        ; cycle_count_16:L1|\cnt:count[1]      ; rec_control_logic:L2|state[0] ; clk         ; 0.000        ; 1.351      ; 1.577      ;
; 0.008  ; rec_control_logic:L2|state[0]        ; cycle_count_16:L1|\cnt:count[2]      ; rec_control_logic:L2|state[0] ; clk         ; 0.000        ; 1.351      ; 1.578      ;
; 0.012  ; rec_control_logic:L2|state[0]        ; cycle_count_16:L1|\cnt:count[0]      ; rec_control_logic:L2|state[0] ; clk         ; 0.000        ; 1.351      ; 1.582      ;
; 0.013  ; rec_control_logic:L2|state[0]        ; cycle_count_16:L1|\cnt:count[3]      ; rec_control_logic:L2|state[0] ; clk         ; 0.000        ; 1.351      ; 1.583      ;
; 0.014  ; rec_control_logic:L2|state[0]        ; cycle_count_16:L1|\cnt:count[4]      ; rec_control_logic:L2|state[0] ; clk         ; 0.000        ; 1.351      ; 1.584      ;
; 0.019  ; rec_control_logic:L2|state[0]        ; cycle_count_16:L1|f                  ; rec_control_logic:L2|state[0] ; clk         ; 0.000        ; 1.351      ; 1.589      ;
; 0.039  ; rec_control_logic:L2|next_state[3]   ; rec_control_logic:L2|state[3]        ; rec_control_logic:L2|state[0] ; clk         ; 0.000        ; -0.122     ; 0.031      ;
; 0.039  ; rec_control_logic:L2|next_state[2]   ; rec_control_logic:L2|state[2]        ; rec_control_logic:L2|state[0] ; clk         ; 0.000        ; -0.122     ; 0.031      ;
; 0.097  ; rec_control_logic:L2|next_state[1]   ; rec_control_logic:L2|state[1]        ; rec_control_logic:L2|state[0] ; clk         ; 0.000        ; -0.180     ; 0.031      ;
; 0.186  ; cycle_count_16:L1|\cnt:count[4]      ; cycle_count_16:L1|\cnt:count[4]      ; clk                           ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.195  ; shift_reg_8_en:L3|\shift:loc_dout[2] ; shift_reg_8_en:L3|dout[1]            ; clk                           ; clk         ; 0.000        ; 0.037      ; 0.316      ;
; 0.196  ; shift_reg_8_en:L3|\shift:loc_dout[3] ; shift_reg_8_en:L3|dout[2]            ; clk                           ; clk         ; 0.000        ; 0.037      ; 0.317      ;
; 0.196  ; shift_reg_8_en:L3|\shift:loc_dout[4] ; shift_reg_8_en:L3|dout[3]            ; clk                           ; clk         ; 0.000        ; 0.037      ; 0.317      ;
; 0.196  ; shift_reg_8_en:L3|\shift:loc_dout[4] ; shift_reg_8_en:L3|\shift:loc_dout[3] ; clk                           ; clk         ; 0.000        ; 0.037      ; 0.317      ;
; 0.197  ; shift_reg_8_en:L3|\shift:loc_dout[3] ; shift_reg_8_en:L3|\shift:loc_dout[2] ; clk                           ; clk         ; 0.000        ; 0.037      ; 0.318      ;
; 0.198  ; shift_reg_8_en:L3|\shift:loc_dout[2] ; shift_reg_8_en:L3|\shift:loc_dout[1] ; clk                           ; clk         ; 0.000        ; 0.037      ; 0.319      ;
; 0.250  ; shift_reg_8_en:L3|\shift:loc_dout[7] ; shift_reg_8_en:L3|\shift:loc_dout[6] ; clk                           ; clk         ; 0.000        ; 0.045      ; 0.379      ;
; 0.252  ; shift_reg_8_en:L3|\shift:loc_dout[7] ; shift_reg_8_en:L3|dout[6]            ; clk                           ; clk         ; 0.000        ; 0.045      ; 0.381      ;
; 0.258  ; shift_reg_8_en:L3|\shift:loc_dout[5] ; shift_reg_8_en:L3|dout[4]            ; clk                           ; clk         ; 0.000        ; 0.037      ; 0.379      ;
; 0.259  ; shift_reg_8_en:L3|\shift:loc_dout[5] ; shift_reg_8_en:L3|\shift:loc_dout[4] ; clk                           ; clk         ; 0.000        ; 0.037      ; 0.380      ;
; 0.269  ; shift_reg_8_en:L3|\shift:loc_dout[1] ; shift_reg_8_en:L3|dout[0]            ; clk                           ; clk         ; 0.000        ; 0.037      ; 0.390      ;
; 0.383  ; shift_reg_8_en:L3|\shift:loc_dout[6] ; shift_reg_8_en:L3|dout[5]            ; clk                           ; clk         ; 0.000        ; -0.150     ; 0.317      ;
; 0.383  ; shift_reg_8_en:L3|\shift:loc_dout[6] ; shift_reg_8_en:L3|\shift:loc_dout[5] ; clk                           ; clk         ; 0.000        ; -0.150     ; 0.317      ;
; 0.391  ; cycle_count_16:L1|\cnt:count[2]      ; cycle_count_16:L1|\cnt:count[3]      ; clk                           ; clk         ; 0.000        ; 0.037      ; 0.512      ;
; 0.435  ; cycle_count_16:L1|\cnt:count[4]      ; cycle_count_16:L1|\cnt:count[1]      ; clk                           ; clk         ; 0.000        ; 0.037      ; 0.556      ;
; 0.436  ; cycle_count_16:L1|\cnt:count[4]      ; cycle_count_16:L1|\cnt:count[2]      ; clk                           ; clk         ; 0.000        ; 0.037      ; 0.557      ;
; 0.439  ; cycle_count_16:L1|\cnt:count[4]      ; cycle_count_16:L1|\cnt:count[0]      ; clk                           ; clk         ; 0.000        ; 0.037      ; 0.560      ;
; 0.456  ; cycle_count_16:L1|\cnt:count[3]      ; cycle_count_16:L1|\cnt:count[3]      ; clk                           ; clk         ; 0.000        ; 0.037      ; 0.577      ;
; 0.457  ; cycle_count_16:L1|\cnt:count[2]      ; cycle_count_16:L1|\cnt:count[2]      ; clk                           ; clk         ; 0.000        ; 0.037      ; 0.578      ;
; 0.459  ; cycle_count_16:L1|\cnt:count[1]      ; cycle_count_16:L1|\cnt:count[1]      ; clk                           ; clk         ; 0.000        ; 0.037      ; 0.580      ;
; 0.480  ; cycle_count_16:L1|\cnt:count[0]      ; cycle_count_16:L1|\cnt:count[0]      ; clk                           ; clk         ; 0.000        ; 0.037      ; 0.601      ;
; 0.497  ; cycle_count_16:L1|\cnt:count[2]      ; cycle_count_16:L1|\cnt:count[4]      ; clk                           ; clk         ; 0.000        ; 0.037      ; 0.618      ;
; 0.497  ; cycle_count_16:L1|\cnt:count[2]      ; cycle_count_16:L1|\cnt:count[1]      ; clk                           ; clk         ; 0.000        ; 0.037      ; 0.618      ;
; 0.503  ; cycle_count_16:L1|\cnt:count[2]      ; cycle_count_16:L1|\cnt:count[0]      ; clk                           ; clk         ; 0.000        ; 0.037      ; 0.624      ;
; 0.509  ; rec_control_logic:L2|next_state[0]   ; rec_control_logic:L2|state[0]        ; rec_control_logic:L2|state[0] ; clk         ; 0.000        ; -0.361     ; 0.262      ;
; 0.512  ; cycle_count_16:L1|\cnt:count[4]      ; cycle_count_16:L1|\cnt:count[3]      ; clk                           ; clk         ; 0.000        ; 0.037      ; 0.633      ;
; 0.529  ; cycle_count_16:L1|\cnt:count[1]      ; cycle_count_16:L1|\cnt:count[3]      ; clk                           ; clk         ; 0.000        ; 0.037      ; 0.650      ;
; 0.535  ; cycle_count_16:L1|\cnt:count[0]      ; cycle_count_16:L1|\cnt:count[3]      ; clk                           ; clk         ; 0.000        ; 0.037      ; 0.656      ;
; 0.544  ; cycle_count_16:L1|\cnt:count[4]      ; cycle_count_16:L1|h                  ; clk                           ; clk         ; 0.000        ; 0.037      ; 0.665      ;
; 0.552  ; rec_control_logic:L2|state[0]        ; cycle_count_16:L1|h                  ; rec_control_logic:L2|state[0] ; clk         ; -0.500       ; 1.351      ; 1.622      ;
; 0.559  ; rec_control_logic:L2|state[0]        ; cycle_count_16:L1|\cnt:count[3]      ; rec_control_logic:L2|state[0] ; clk         ; -0.500       ; 1.351      ; 1.629      ;
; 0.561  ; rec_control_logic:L2|state[0]        ; cycle_count_16:L1|\cnt:count[2]      ; rec_control_logic:L2|state[0] ; clk         ; -0.500       ; 1.351      ; 1.631      ;
; 0.561  ; rec_control_logic:L2|state[0]        ; cycle_count_16:L1|\cnt:count[1]      ; rec_control_logic:L2|state[0] ; clk         ; -0.500       ; 1.351      ; 1.631      ;
; 0.562  ; cycle_count_16:L1|\cnt:count[3]      ; cycle_count_16:L1|\cnt:count[4]      ; clk                           ; clk         ; 0.000        ; 0.037      ; 0.683      ;
; 0.562  ; cycle_count_16:L1|\cnt:count[3]      ; cycle_count_16:L1|\cnt:count[1]      ; clk                           ; clk         ; 0.000        ; 0.037      ; 0.683      ;
; 0.563  ; rec_control_logic:L2|state[0]        ; cycle_count_16:L1|\cnt:count[4]      ; rec_control_logic:L2|state[0] ; clk         ; -0.500       ; 1.351      ; 1.633      ;
; 0.564  ; cycle_count_16:L1|\cnt:count[3]      ; cycle_count_16:L1|\cnt:count[2]      ; clk                           ; clk         ; 0.000        ; 0.037      ; 0.685      ;
; 0.565  ; rec_control_logic:L2|state[0]        ; cycle_count_16:L1|\cnt:count[0]      ; rec_control_logic:L2|state[0] ; clk         ; -0.500       ; 1.351      ; 1.635      ;
; 0.568  ; cycle_count_16:L1|\cnt:count[3]      ; cycle_count_16:L1|\cnt:count[0]      ; clk                           ; clk         ; 0.000        ; 0.037      ; 0.689      ;
; 0.568  ; rec_control_logic:L2|state[0]        ; cycle_count_16:L1|f                  ; rec_control_logic:L2|state[0] ; clk         ; -0.500       ; 1.351      ; 1.638      ;
; 0.607  ; cycle_count_16:L1|\cnt:count[1]      ; cycle_count_16:L1|\cnt:count[2]      ; clk                           ; clk         ; 0.000        ; 0.037      ; 0.728      ;
; 0.618  ; cycle_count_16:L1|\cnt:count[0]      ; cycle_count_16:L1|\cnt:count[1]      ; clk                           ; clk         ; 0.000        ; 0.037      ; 0.739      ;
; 0.621  ; cycle_count_16:L1|\cnt:count[0]      ; cycle_count_16:L1|\cnt:count[2]      ; clk                           ; clk         ; 0.000        ; 0.037      ; 0.742      ;
; 0.635  ; cycle_count_16:L1|\cnt:count[1]      ; cycle_count_16:L1|\cnt:count[4]      ; clk                           ; clk         ; 0.000        ; 0.037      ; 0.756      ;
; 0.641  ; cycle_count_16:L1|\cnt:count[0]      ; cycle_count_16:L1|\cnt:count[4]      ; clk                           ; clk         ; 0.000        ; 0.037      ; 0.762      ;
; 0.641  ; cycle_count_16:L1|\cnt:count[1]      ; cycle_count_16:L1|\cnt:count[0]      ; clk                           ; clk         ; 0.000        ; 0.037      ; 0.762      ;
; 0.669  ; cycle_count_16:L1|\cnt:count[2]      ; cycle_count_16:L1|f                  ; clk                           ; clk         ; 0.000        ; 0.037      ; 0.790      ;
; 0.677  ; cycle_count_16:L1|\cnt:count[4]      ; cycle_count_16:L1|f                  ; clk                           ; clk         ; 0.000        ; 0.037      ; 0.798      ;
; 0.695  ; cycle_count_16:L1|\cnt:count[3]      ; cycle_count_16:L1|h                  ; clk                           ; clk         ; 0.000        ; 0.037      ; 0.816      ;
; 0.700  ; cycle_count_16:L1|\cnt:count[3]      ; cycle_count_16:L1|f                  ; clk                           ; clk         ; 0.000        ; 0.037      ; 0.821      ;
; 0.708  ; cycle_count_16:L1|\cnt:count[2]      ; cycle_count_16:L1|h                  ; clk                           ; clk         ; 0.000        ; 0.037      ; 0.829      ;
; 0.719  ; cycle_count_16:L1|f                  ; shift_reg_8_en:L3|dout[6]            ; clk                           ; clk         ; 0.000        ; 0.233      ; 1.036      ;
; 0.719  ; cycle_count_16:L1|f                  ; shift_reg_8_en:L3|\shift:loc_dout[6] ; clk                           ; clk         ; 0.000        ; 0.233      ; 1.036      ;
; 0.719  ; cycle_count_16:L1|f                  ; shift_reg_8_en:L3|\shift:loc_dout[7] ; clk                           ; clk         ; 0.000        ; 0.233      ; 1.036      ;
; 0.719  ; cycle_count_16:L1|f                  ; shift_reg_8_en:L3|dout[7]            ; clk                           ; clk         ; 0.000        ; 0.233      ; 1.036      ;
; 0.752  ; cycle_count_16:L1|\cnt:count[0]      ; cycle_count_16:L1|f                  ; clk                           ; clk         ; 0.000        ; 0.037      ; 0.873      ;
; 0.762  ; cycle_count_16:L1|\cnt:count[1]      ; cycle_count_16:L1|h                  ; clk                           ; clk         ; 0.000        ; 0.037      ; 0.883      ;
; 0.776  ; cycle_count_16:L1|\cnt:count[0]      ; cycle_count_16:L1|h                  ; clk                           ; clk         ; 0.000        ; 0.037      ; 0.897      ;
; 0.807  ; cycle_count_16:L1|\cnt:count[1]      ; cycle_count_16:L1|f                  ; clk                           ; clk         ; 0.000        ; 0.037      ; 0.928      ;
; 0.904  ; cycle_count_16:L1|h                  ; cycle_count_16:L1|h                  ; clk                           ; clk         ; 0.000        ; 0.037      ; 1.025      ;
; 0.911  ; cycle_count_16:L1|h                  ; cycle_count_16:L1|\cnt:count[3]      ; clk                           ; clk         ; 0.000        ; 0.037      ; 1.032      ;
; 0.913  ; cycle_count_16:L1|h                  ; cycle_count_16:L1|\cnt:count[1]      ; clk                           ; clk         ; 0.000        ; 0.037      ; 1.034      ;
; 0.913  ; cycle_count_16:L1|h                  ; cycle_count_16:L1|\cnt:count[2]      ; clk                           ; clk         ; 0.000        ; 0.037      ; 1.034      ;
; 0.915  ; cycle_count_16:L1|h                  ; cycle_count_16:L1|\cnt:count[4]      ; clk                           ; clk         ; 0.000        ; 0.037      ; 1.036      ;
; 0.917  ; cycle_count_16:L1|h                  ; cycle_count_16:L1|\cnt:count[0]      ; clk                           ; clk         ; 0.000        ; 0.037      ; 1.038      ;
; 0.920  ; cycle_count_16:L1|h                  ; cycle_count_16:L1|f                  ; clk                           ; clk         ; 0.000        ; 0.037      ; 1.041      ;
; 0.928  ; cycle_count_16:L1|f                  ; shift_reg_8_en:L3|dout[0]            ; clk                           ; clk         ; 0.000        ; 0.038      ; 1.050      ;
; 0.928  ; cycle_count_16:L1|f                  ; shift_reg_8_en:L3|dout[1]            ; clk                           ; clk         ; 0.000        ; 0.038      ; 1.050      ;
; 0.928  ; cycle_count_16:L1|f                  ; shift_reg_8_en:L3|\shift:loc_dout[1] ; clk                           ; clk         ; 0.000        ; 0.038      ; 1.050      ;
; 0.928  ; cycle_count_16:L1|f                  ; shift_reg_8_en:L3|dout[2]            ; clk                           ; clk         ; 0.000        ; 0.038      ; 1.050      ;
; 0.928  ; cycle_count_16:L1|f                  ; shift_reg_8_en:L3|\shift:loc_dout[2] ; clk                           ; clk         ; 0.000        ; 0.038      ; 1.050      ;
; 0.928  ; cycle_count_16:L1|f                  ; shift_reg_8_en:L3|dout[3]            ; clk                           ; clk         ; 0.000        ; 0.038      ; 1.050      ;
; 0.928  ; cycle_count_16:L1|f                  ; shift_reg_8_en:L3|\shift:loc_dout[3] ; clk                           ; clk         ; 0.000        ; 0.038      ; 1.050      ;
; 0.928  ; cycle_count_16:L1|f                  ; shift_reg_8_en:L3|dout[4]            ; clk                           ; clk         ; 0.000        ; 0.038      ; 1.050      ;
; 0.928  ; cycle_count_16:L1|f                  ; shift_reg_8_en:L3|\shift:loc_dout[4] ; clk                           ; clk         ; 0.000        ; 0.038      ; 1.050      ;
; 0.928  ; cycle_count_16:L1|f                  ; shift_reg_8_en:L3|dout[5]            ; clk                           ; clk         ; 0.000        ; 0.038      ; 1.050      ;
; 0.928  ; cycle_count_16:L1|f                  ; shift_reg_8_en:L3|\shift:loc_dout[5] ; clk                           ; clk         ; 0.000        ; 0.038      ; 1.050      ;
; 0.937  ; rec_control_logic:L2|state[2]        ; shift_reg_8_en:L3|\shift:loc_dout[6] ; clk                           ; clk         ; 0.000        ; 0.018      ; 1.039      ;
; 0.937  ; rec_control_logic:L2|state[2]        ; shift_reg_8_en:L3|\shift:loc_dout[7] ; clk                           ; clk         ; 0.000        ; 0.018      ; 1.039      ;
; 0.937  ; rec_control_logic:L2|state[2]        ; shift_reg_8_en:L3|dout[6]            ; clk                           ; clk         ; 0.000        ; 0.018      ; 1.039      ;
; 0.937  ; rec_control_logic:L2|state[2]        ; shift_reg_8_en:L3|dout[7]            ; clk                           ; clk         ; 0.000        ; 0.018      ; 1.039      ;
; 0.946  ; cycle_count_16:L1|f                  ; cycle_count_16:L1|h                  ; clk                           ; clk         ; 0.000        ; 0.037      ; 1.067      ;
; 0.953  ; cycle_count_16:L1|f                  ; cycle_count_16:L1|\cnt:count[3]      ; clk                           ; clk         ; 0.000        ; 0.037      ; 1.074      ;
; 0.955  ; cycle_count_16:L1|f                  ; cycle_count_16:L1|\cnt:count[1]      ; clk                           ; clk         ; 0.000        ; 0.037      ; 1.076      ;
; 0.955  ; cycle_count_16:L1|f                  ; cycle_count_16:L1|\cnt:count[2]      ; clk                           ; clk         ; 0.000        ; 0.037      ; 1.076      ;
; 0.957  ; cycle_count_16:L1|f                  ; cycle_count_16:L1|\cnt:count[4]      ; clk                           ; clk         ; 0.000        ; 0.037      ; 1.078      ;
; 0.959  ; cycle_count_16:L1|f                  ; cycle_count_16:L1|\cnt:count[0]      ; clk                           ; clk         ; 0.000        ; 0.037      ; 1.080      ;
; 0.962  ; cycle_count_16:L1|f                  ; cycle_count_16:L1|f                  ; clk                           ; clk         ; 0.000        ; 0.037      ; 1.083      ;
; 0.993  ; rec_control_logic:L2|state[3]        ; shift_reg_8_en:L3|\shift:loc_dout[6] ; clk                           ; clk         ; 0.000        ; 0.018      ; 1.095      ;
+--------+--------------------------------------+--------------------------------------+-------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                       ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                               ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; cycle_count_16:L1|\cnt:count[0]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; cycle_count_16:L1|\cnt:count[1]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; cycle_count_16:L1|\cnt:count[2]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; cycle_count_16:L1|\cnt:count[3]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; cycle_count_16:L1|\cnt:count[4]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; cycle_count_16:L1|f                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; cycle_count_16:L1|h                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; rec_control_logic:L2|state[0]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; rec_control_logic:L2|state[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; rec_control_logic:L2|state[2]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; rec_control_logic:L2|state[3]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; shift_reg_8_en:L3|\shift:loc_dout[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; shift_reg_8_en:L3|\shift:loc_dout[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; shift_reg_8_en:L3|\shift:loc_dout[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; shift_reg_8_en:L3|\shift:loc_dout[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; shift_reg_8_en:L3|\shift:loc_dout[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; shift_reg_8_en:L3|\shift:loc_dout[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; shift_reg_8_en:L3|\shift:loc_dout[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; shift_reg_8_en:L3|dout[0]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; shift_reg_8_en:L3|dout[1]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; shift_reg_8_en:L3|dout[2]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; shift_reg_8_en:L3|dout[3]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; shift_reg_8_en:L3|dout[4]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; shift_reg_8_en:L3|dout[5]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; shift_reg_8_en:L3|dout[6]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; shift_reg_8_en:L3|dout[7]            ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; shift_reg_8_en:L3|\shift:loc_dout[6] ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; shift_reg_8_en:L3|\shift:loc_dout[7] ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; shift_reg_8_en:L3|dout[6]            ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; shift_reg_8_en:L3|dout[7]            ;
; -0.031 ; 0.153        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; cycle_count_16:L1|\cnt:count[0]      ;
; -0.031 ; 0.153        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; cycle_count_16:L1|\cnt:count[1]      ;
; -0.031 ; 0.153        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; cycle_count_16:L1|\cnt:count[2]      ;
; -0.031 ; 0.153        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; cycle_count_16:L1|\cnt:count[3]      ;
; -0.031 ; 0.153        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; cycle_count_16:L1|\cnt:count[4]      ;
; -0.031 ; 0.153        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; cycle_count_16:L1|f                  ;
; -0.031 ; 0.153        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; cycle_count_16:L1|h                  ;
; -0.031 ; 0.153        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; shift_reg_8_en:L3|\shift:loc_dout[1] ;
; -0.031 ; 0.153        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; shift_reg_8_en:L3|\shift:loc_dout[2] ;
; -0.031 ; 0.153        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; shift_reg_8_en:L3|\shift:loc_dout[3] ;
; -0.031 ; 0.153        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; shift_reg_8_en:L3|\shift:loc_dout[4] ;
; -0.031 ; 0.153        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; shift_reg_8_en:L3|\shift:loc_dout[5] ;
; -0.031 ; 0.153        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; shift_reg_8_en:L3|dout[0]            ;
; -0.031 ; 0.153        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; shift_reg_8_en:L3|dout[1]            ;
; -0.031 ; 0.153        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; shift_reg_8_en:L3|dout[2]            ;
; -0.031 ; 0.153        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; shift_reg_8_en:L3|dout[3]            ;
; -0.031 ; 0.153        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; shift_reg_8_en:L3|dout[4]            ;
; -0.031 ; 0.153        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; shift_reg_8_en:L3|dout[5]            ;
; -0.030 ; 0.154        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; rec_control_logic:L2|state[0]        ;
; 0.056  ; 0.240        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; rec_control_logic:L2|state[1]        ;
; 0.056  ; 0.240        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; rec_control_logic:L2|state[2]        ;
; 0.056  ; 0.240        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; rec_control_logic:L2|state[3]        ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; L3|\shift:loc_dout[6]|clk            ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; L3|\shift:loc_dout[7]|clk            ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; L3|dout[6]|clk                       ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; L3|dout[7]|clk                       ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                          ;
; 0.139  ; 0.139        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]            ;
; 0.139  ; 0.139        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk              ;
; 0.149  ; 0.149        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; L1|\cnt:count[0]|clk                 ;
; 0.149  ; 0.149        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; L1|\cnt:count[1]|clk                 ;
; 0.149  ; 0.149        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; L1|\cnt:count[2]|clk                 ;
; 0.149  ; 0.149        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; L1|\cnt:count[3]|clk                 ;
; 0.149  ; 0.149        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; L1|\cnt:count[4]|clk                 ;
; 0.149  ; 0.149        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; L1|f|clk                             ;
; 0.149  ; 0.149        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; L1|h|clk                             ;
; 0.149  ; 0.149        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; L2|state[0]|clk                      ;
; 0.149  ; 0.149        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; L3|\shift:loc_dout[1]|clk            ;
; 0.149  ; 0.149        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; L3|\shift:loc_dout[2]|clk            ;
; 0.149  ; 0.149        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; L3|\shift:loc_dout[3]|clk            ;
; 0.149  ; 0.149        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; L3|\shift:loc_dout[4]|clk            ;
; 0.149  ; 0.149        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; L3|\shift:loc_dout[5]|clk            ;
; 0.149  ; 0.149        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; L3|dout[0]|clk                       ;
; 0.149  ; 0.149        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; L3|dout[1]|clk                       ;
; 0.149  ; 0.149        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; L3|dout[2]|clk                       ;
; 0.149  ; 0.149        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; L3|dout[3]|clk                       ;
; 0.149  ; 0.149        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; L3|dout[4]|clk                       ;
; 0.149  ; 0.149        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; L3|dout[5]|clk                       ;
; 0.234  ; 0.234        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; L2|state[1]|clk                      ;
; 0.234  ; 0.234        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; L2|state[2]|clk                      ;
; 0.234  ; 0.234        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; L2|state[3]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i                          ;
; 0.542  ; 0.758        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; rec_control_logic:L2|state[1]        ;
; 0.542  ; 0.758        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; rec_control_logic:L2|state[2]        ;
; 0.542  ; 0.758        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; rec_control_logic:L2|state[3]        ;
; 0.629  ; 0.845        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; cycle_count_16:L1|\cnt:count[0]      ;
; 0.629  ; 0.845        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; cycle_count_16:L1|\cnt:count[1]      ;
; 0.629  ; 0.845        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; cycle_count_16:L1|\cnt:count[2]      ;
; 0.629  ; 0.845        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; cycle_count_16:L1|\cnt:count[3]      ;
; 0.629  ; 0.845        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; cycle_count_16:L1|\cnt:count[4]      ;
; 0.629  ; 0.845        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; cycle_count_16:L1|f                  ;
; 0.629  ; 0.845        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; cycle_count_16:L1|h                  ;
; 0.629  ; 0.845        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; rec_control_logic:L2|state[0]        ;
; 0.629  ; 0.845        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; shift_reg_8_en:L3|\shift:loc_dout[1] ;
; 0.629  ; 0.845        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; shift_reg_8_en:L3|\shift:loc_dout[2] ;
; 0.629  ; 0.845        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; shift_reg_8_en:L3|\shift:loc_dout[3] ;
; 0.629  ; 0.845        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; shift_reg_8_en:L3|\shift:loc_dout[4] ;
; 0.629  ; 0.845        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; shift_reg_8_en:L3|\shift:loc_dout[5] ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'rec_control_logic:L2|state[0]'                                                                  ;
+-------+--------------+----------------+------------------+-------------------------------+------------+------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                         ; Clock Edge ; Target                             ;
+-------+--------------+----------------+------------------+-------------------------------+------------+------------------------------------+
; 0.383 ; 0.383        ; 0.000          ; Low Pulse Width  ; rec_control_logic:L2|state[0] ; Rise       ; rec_control_logic:L2|next_state[0] ;
; 0.383 ; 0.383        ; 0.000          ; Low Pulse Width  ; rec_control_logic:L2|state[0] ; Rise       ; rec_control_logic:L2|next_state[2] ;
; 0.383 ; 0.383        ; 0.000          ; Low Pulse Width  ; rec_control_logic:L2|state[0] ; Rise       ; rec_control_logic:L2|next_state[3] ;
; 0.384 ; 0.384        ; 0.000          ; Low Pulse Width  ; rec_control_logic:L2|state[0] ; Rise       ; L2|next_state[1]|datac             ;
; 0.389 ; 0.389        ; 0.000          ; Low Pulse Width  ; rec_control_logic:L2|state[0] ; Rise       ; L2|next_state[0]|datad             ;
; 0.389 ; 0.389        ; 0.000          ; Low Pulse Width  ; rec_control_logic:L2|state[0] ; Rise       ; L2|next_state[2]|datad             ;
; 0.389 ; 0.389        ; 0.000          ; Low Pulse Width  ; rec_control_logic:L2|state[0] ; Rise       ; L2|next_state[3]|datad             ;
; 0.390 ; 0.390        ; 0.000          ; Low Pulse Width  ; rec_control_logic:L2|state[0] ; Rise       ; rec_control_logic:L2|next_state[1] ;
; 0.404 ; 0.404        ; 0.000          ; Low Pulse Width  ; rec_control_logic:L2|state[0] ; Rise       ; L2|Mux4~0clkctrl|inclk[0]          ;
; 0.404 ; 0.404        ; 0.000          ; Low Pulse Width  ; rec_control_logic:L2|state[0] ; Rise       ; L2|Mux4~0clkctrl|outclk            ;
; 0.454 ; 0.454        ; 0.000          ; Low Pulse Width  ; rec_control_logic:L2|state[0] ; Rise       ; L2|Mux4~0|datad                    ;
; 0.459 ; 0.459        ; 0.000          ; Low Pulse Width  ; rec_control_logic:L2|state[0] ; Rise       ; L2|Mux4~0|combout                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; rec_control_logic:L2|state[0] ; Rise       ; L2|state[0]|q                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; rec_control_logic:L2|state[0] ; Rise       ; L2|state[0]|q                      ;
; 0.540 ; 0.540        ; 0.000          ; High Pulse Width ; rec_control_logic:L2|state[0] ; Rise       ; L2|Mux4~0|combout                  ;
; 0.544 ; 0.544        ; 0.000          ; High Pulse Width ; rec_control_logic:L2|state[0] ; Rise       ; L2|Mux4~0|datad                    ;
; 0.593 ; 0.593        ; 0.000          ; High Pulse Width ; rec_control_logic:L2|state[0] ; Rise       ; L2|Mux4~0clkctrl|inclk[0]          ;
; 0.593 ; 0.593        ; 0.000          ; High Pulse Width ; rec_control_logic:L2|state[0] ; Rise       ; L2|Mux4~0clkctrl|outclk            ;
; 0.606 ; 0.606        ; 0.000          ; High Pulse Width ; rec_control_logic:L2|state[0] ; Rise       ; rec_control_logic:L2|next_state[1] ;
; 0.608 ; 0.608        ; 0.000          ; High Pulse Width ; rec_control_logic:L2|state[0] ; Rise       ; L2|next_state[0]|datad             ;
; 0.608 ; 0.608        ; 0.000          ; High Pulse Width ; rec_control_logic:L2|state[0] ; Rise       ; L2|next_state[2]|datad             ;
; 0.608 ; 0.608        ; 0.000          ; High Pulse Width ; rec_control_logic:L2|state[0] ; Rise       ; L2|next_state[3]|datad             ;
; 0.612 ; 0.612        ; 0.000          ; High Pulse Width ; rec_control_logic:L2|state[0] ; Rise       ; L2|next_state[1]|datac             ;
; 0.613 ; 0.613        ; 0.000          ; High Pulse Width ; rec_control_logic:L2|state[0] ; Rise       ; rec_control_logic:L2|next_state[0] ;
; 0.613 ; 0.613        ; 0.000          ; High Pulse Width ; rec_control_logic:L2|state[0] ; Rise       ; rec_control_logic:L2|next_state[2] ;
; 0.613 ; 0.613        ; 0.000          ; High Pulse Width ; rec_control_logic:L2|state[0] ; Rise       ; rec_control_logic:L2|next_state[3] ;
+-------+--------------+----------------+------------------+-------------------------------+------------+------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                            ;
+-----------+-------------------------------+-------+-------+------------+-------------------------------+
; Data Port ; Clock Port                    ; Rise  ; Fall  ; Clock Edge ; Clock Reference               ;
+-----------+-------------------------------+-------+-------+------------+-------------------------------+
; en        ; clk                           ; 2.120 ; 2.858 ; Rise       ; clk                           ;
; ser_in    ; clk                           ; 1.956 ; 2.449 ; Rise       ; clk                           ;
; en        ; rec_control_logic:L2|state[0] ; 2.117 ; 2.667 ; Rise       ; rec_control_logic:L2|state[0] ;
; ser_in    ; rec_control_logic:L2|state[0] ; 1.908 ; 2.523 ; Rise       ; rec_control_logic:L2|state[0] ;
+-----------+-------------------------------+-------+-------+------------+-------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                               ;
+-----------+-------------------------------+--------+--------+------------+-------------------------------+
; Data Port ; Clock Port                    ; Rise   ; Fall   ; Clock Edge ; Clock Reference               ;
+-----------+-------------------------------+--------+--------+------------+-------------------------------+
; en        ; clk                           ; -1.036 ; -1.609 ; Rise       ; clk                           ;
; ser_in    ; clk                           ; -0.613 ; -1.196 ; Rise       ; clk                           ;
; en        ; rec_control_logic:L2|state[0] ; -0.688 ; -1.294 ; Rise       ; rec_control_logic:L2|state[0] ;
; ser_in    ; rec_control_logic:L2|state[0] ; -1.038 ; -1.585 ; Rise       ; rec_control_logic:L2|state[0] ;
+-----------+-------------------------------+--------+--------+------------+-------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                  ;
+-----------+-------------------------------+-------+-------+------------+-------------------------------+
; Data Port ; Clock Port                    ; Rise  ; Fall  ; Clock Edge ; Clock Reference               ;
+-----------+-------------------------------+-------+-------+------------+-------------------------------+
; dout[*]   ; clk                           ; 4.300 ; 4.379 ; Rise       ; clk                           ;
;  dout[0]  ; clk                           ; 4.300 ; 4.379 ; Rise       ; clk                           ;
;  dout[1]  ; clk                           ; 3.601 ; 3.648 ; Rise       ; clk                           ;
;  dout[2]  ; clk                           ; 3.751 ; 3.767 ; Rise       ; clk                           ;
;  dout[3]  ; clk                           ; 3.500 ; 3.547 ; Rise       ; clk                           ;
;  dout[4]  ; clk                           ; 3.541 ; 3.579 ; Rise       ; clk                           ;
;  dout[5]  ; clk                           ; 3.515 ; 3.564 ; Rise       ; clk                           ;
;  dout[6]  ; clk                           ; 3.772 ; 3.828 ; Rise       ; clk                           ;
;  dout[7]  ; clk                           ; 4.220 ; 4.265 ; Rise       ; clk                           ;
; en_out    ; clk                           ; 4.324 ; 4.260 ; Rise       ; clk                           ;
; en_out    ; rec_control_logic:L2|state[0] ;       ; 2.811 ; Rise       ; rec_control_logic:L2|state[0] ;
; en_out    ; rec_control_logic:L2|state[0] ; 2.942 ;       ; Fall       ; rec_control_logic:L2|state[0] ;
+-----------+-------------------------------+-------+-------+------------+-------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                          ;
+-----------+-------------------------------+-------+-------+------------+-------------------------------+
; Data Port ; Clock Port                    ; Rise  ; Fall  ; Clock Edge ; Clock Reference               ;
+-----------+-------------------------------+-------+-------+------------+-------------------------------+
; dout[*]   ; clk                           ; 3.387 ; 3.431 ; Rise       ; clk                           ;
;  dout[0]  ; clk                           ; 4.177 ; 4.252 ; Rise       ; clk                           ;
;  dout[1]  ; clk                           ; 3.478 ; 3.522 ; Rise       ; clk                           ;
;  dout[2]  ; clk                           ; 3.629 ; 3.642 ; Rise       ; clk                           ;
;  dout[3]  ; clk                           ; 3.387 ; 3.431 ; Rise       ; clk                           ;
;  dout[4]  ; clk                           ; 3.423 ; 3.459 ; Rise       ; clk                           ;
;  dout[5]  ; clk                           ; 3.401 ; 3.448 ; Rise       ; clk                           ;
;  dout[6]  ; clk                           ; 3.646 ; 3.699 ; Rise       ; clk                           ;
;  dout[7]  ; clk                           ; 4.099 ; 4.142 ; Rise       ; clk                           ;
; en_out    ; clk                           ; 3.949 ; 3.971 ; Rise       ; clk                           ;
; en_out    ; rec_control_logic:L2|state[0] ;       ; 2.719 ; Rise       ; rec_control_logic:L2|state[0] ;
; en_out    ; rec_control_logic:L2|state[0] ; 2.844 ;       ; Fall       ; rec_control_logic:L2|state[0] ;
+-----------+-------------------------------+-------+-------+------------+-------------------------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; en         ; en_out      ; 4.861 ;    ;    ; 5.391 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; en         ; en_out      ; 4.691 ;    ;    ; 5.216 ;
+------------+-------------+-------+----+----+-------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                          ;
+--------------------------------+---------+--------+----------+---------+---------------------+
; Clock                          ; Setup   ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+--------------------------------+---------+--------+----------+---------+---------------------+
; Worst-case Slack               ; -1.993  ; -0.898 ; N/A      ; N/A     ; -3.000              ;
;  clk                           ; -1.813  ; -0.017 ; N/A      ; N/A     ; -3.000              ;
;  rec_control_logic:L2|state[0] ; -1.993  ; -0.898 ; N/A      ; N/A     ; 0.383               ;
; Design-wide TNS                ; -43.507 ; -2.986 ; 0.0      ; 0.0     ; -29.836             ;
;  clk                           ; -36.935 ; -0.017 ; N/A      ; N/A     ; -29.836             ;
;  rec_control_logic:L2|state[0] ; -6.572  ; -2.986 ; N/A      ; N/A     ; 0.000               ;
+--------------------------------+---------+--------+----------+---------+---------------------+


+--------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                            ;
+-----------+-------------------------------+-------+-------+------------+-------------------------------+
; Data Port ; Clock Port                    ; Rise  ; Fall  ; Clock Edge ; Clock Reference               ;
+-----------+-------------------------------+-------+-------+------------+-------------------------------+
; en        ; clk                           ; 3.823 ; 4.414 ; Rise       ; clk                           ;
; ser_in    ; clk                           ; 3.475 ; 3.843 ; Rise       ; clk                           ;
; en        ; rec_control_logic:L2|state[0] ; 3.690 ; 4.122 ; Rise       ; rec_control_logic:L2|state[0] ;
; ser_in    ; rec_control_logic:L2|state[0] ; 3.368 ; 3.873 ; Rise       ; rec_control_logic:L2|state[0] ;
+-----------+-------------------------------+-------+-------+------------+-------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                               ;
+-----------+-------------------------------+--------+--------+------------+-------------------------------+
; Data Port ; Clock Port                    ; Rise   ; Fall   ; Clock Edge ; Clock Reference               ;
+-----------+-------------------------------+--------+--------+------------+-------------------------------+
; en        ; clk                           ; -1.036 ; -1.609 ; Rise       ; clk                           ;
; ser_in    ; clk                           ; -0.613 ; -1.196 ; Rise       ; clk                           ;
; en        ; rec_control_logic:L2|state[0] ; -0.688 ; -1.294 ; Rise       ; rec_control_logic:L2|state[0] ;
; ser_in    ; rec_control_logic:L2|state[0] ; -1.038 ; -1.585 ; Rise       ; rec_control_logic:L2|state[0] ;
+-----------+-------------------------------+--------+--------+------------+-------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                  ;
+-----------+-------------------------------+-------+-------+------------+-------------------------------+
; Data Port ; Clock Port                    ; Rise  ; Fall  ; Clock Edge ; Clock Reference               ;
+-----------+-------------------------------+-------+-------+------------+-------------------------------+
; dout[*]   ; clk                           ; 7.168 ; 7.144 ; Rise       ; clk                           ;
;  dout[0]  ; clk                           ; 7.168 ; 7.144 ; Rise       ; clk                           ;
;  dout[1]  ; clk                           ; 6.182 ; 6.107 ; Rise       ; clk                           ;
;  dout[2]  ; clk                           ; 6.319 ; 6.269 ; Rise       ; clk                           ;
;  dout[3]  ; clk                           ; 5.977 ; 5.900 ; Rise       ; clk                           ;
;  dout[4]  ; clk                           ; 6.080 ; 5.998 ; Rise       ; clk                           ;
;  dout[5]  ; clk                           ; 6.007 ; 5.932 ; Rise       ; clk                           ;
;  dout[6]  ; clk                           ; 6.517 ; 6.429 ; Rise       ; clk                           ;
;  dout[7]  ; clk                           ; 7.037 ; 7.016 ; Rise       ; clk                           ;
; en_out    ; clk                           ; 7.203 ; 7.292 ; Rise       ; clk                           ;
; en_out    ; rec_control_logic:L2|state[0] ;       ; 4.889 ; Rise       ; rec_control_logic:L2|state[0] ;
; en_out    ; rec_control_logic:L2|state[0] ; 4.823 ;       ; Fall       ; rec_control_logic:L2|state[0] ;
+-----------+-------------------------------+-------+-------+------------+-------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                          ;
+-----------+-------------------------------+-------+-------+------------+-------------------------------+
; Data Port ; Clock Port                    ; Rise  ; Fall  ; Clock Edge ; Clock Reference               ;
+-----------+-------------------------------+-------+-------+------------+-------------------------------+
; dout[*]   ; clk                           ; 3.387 ; 3.431 ; Rise       ; clk                           ;
;  dout[0]  ; clk                           ; 4.177 ; 4.252 ; Rise       ; clk                           ;
;  dout[1]  ; clk                           ; 3.478 ; 3.522 ; Rise       ; clk                           ;
;  dout[2]  ; clk                           ; 3.629 ; 3.642 ; Rise       ; clk                           ;
;  dout[3]  ; clk                           ; 3.387 ; 3.431 ; Rise       ; clk                           ;
;  dout[4]  ; clk                           ; 3.423 ; 3.459 ; Rise       ; clk                           ;
;  dout[5]  ; clk                           ; 3.401 ; 3.448 ; Rise       ; clk                           ;
;  dout[6]  ; clk                           ; 3.646 ; 3.699 ; Rise       ; clk                           ;
;  dout[7]  ; clk                           ; 4.099 ; 4.142 ; Rise       ; clk                           ;
; en_out    ; clk                           ; 3.949 ; 3.971 ; Rise       ; clk                           ;
; en_out    ; rec_control_logic:L2|state[0] ;       ; 2.719 ; Rise       ; rec_control_logic:L2|state[0] ;
; en_out    ; rec_control_logic:L2|state[0] ; 2.844 ;       ; Fall       ; rec_control_logic:L2|state[0] ;
+-----------+-------------------------------+-------+-------+------------+-------------------------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; en         ; en_out      ; 8.227 ;    ;    ; 8.765 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; en         ; en_out      ; 4.691 ;    ;    ; 5.216 ;
+------------+-------------+-------+----+----+-------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; dout[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dout[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dout[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dout[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dout[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dout[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dout[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dout[7]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; en_out        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+-------------------------------------------------------------------+
; Input Transition Times                                            ;
+----------------+--------------+-----------------+-----------------+
; Pin            ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+----------------+--------------+-----------------+-----------------+
; en             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ser_in         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO~  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_NCSO~  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+----------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; dout[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.34 V              ; -0.00668 V          ; 0.218 V                              ; 0.076 V                              ; 1.92e-09 s                  ; 1.81e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.34 V             ; -0.00668 V         ; 0.218 V                             ; 0.076 V                             ; 1.92e-09 s                 ; 1.81e-09 s                 ; No                        ; Yes                       ;
; dout[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.4 V               ; -0.00557 V          ; 0.238 V                              ; 0.014 V                              ; 2.9e-10 s                   ; 3.48e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.4 V              ; -0.00557 V         ; 0.238 V                             ; 0.014 V                             ; 2.9e-10 s                  ; 3.48e-10 s                 ; No                        ; Yes                       ;
; dout[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; dout[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; dout[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00339 V          ; 0.206 V                              ; 0.007 V                              ; 2.77e-10 s                  ; 3.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00339 V         ; 0.206 V                             ; 0.007 V                             ; 2.77e-10 s                 ; 3.24e-10 s                 ; Yes                       ; Yes                       ;
; dout[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; dout[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; dout[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.34 V              ; -0.00668 V          ; 0.218 V                              ; 0.076 V                              ; 1.92e-09 s                  ; 1.81e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.34 V             ; -0.00668 V         ; 0.218 V                             ; 0.076 V                             ; 1.92e-09 s                 ; 1.81e-09 s                 ; No                        ; Yes                       ;
; en_out        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.76e-09 V                   ; 2.4 V               ; -0.034 V            ; 0.102 V                              ; 0.065 V                              ; 2.49e-10 s                  ; 3.49e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.76e-09 V                  ; 2.4 V              ; -0.034 V           ; 0.102 V                             ; 0.065 V                             ; 2.49e-10 s                 ; 3.49e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.94e-09 V                   ; 2.39 V              ; -0.0344 V           ; 0.156 V                              ; 0.089 V                              ; 2.68e-10 s                  ; 2.6e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.94e-09 V                  ; 2.39 V             ; -0.0344 V          ; 0.156 V                             ; 0.089 V                             ; 2.68e-10 s                 ; 2.6e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; dout[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.33 V              ; -0.00286 V          ; 0.193 V                              ; 0.042 V                              ; 2.32e-09 s                  ; 2.21e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.33 V             ; -0.00286 V         ; 0.193 V                             ; 0.042 V                             ; 2.32e-09 s                 ; 2.21e-09 s                 ; Yes                       ; Yes                       ;
; dout[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.36 V              ; -0.00623 V          ; 0.121 V                              ; 0.03 V                               ; 4.4e-10 s                   ; 4.28e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.36 V             ; -0.00623 V         ; 0.121 V                             ; 0.03 V                              ; 4.4e-10 s                  ; 4.28e-10 s                 ; Yes                       ; Yes                       ;
; dout[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; dout[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; dout[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.37 V              ; -0.00606 V          ; 0.107 V                              ; 0.021 V                              ; 4.26e-10 s                  ; 4.03e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.37 V             ; -0.00606 V         ; 0.107 V                             ; 0.021 V                             ; 4.26e-10 s                 ; 4.03e-10 s                 ; Yes                       ; Yes                       ;
; dout[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; dout[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; dout[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.33 V              ; -0.00286 V          ; 0.193 V                              ; 0.042 V                              ; 2.32e-09 s                  ; 2.21e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.33 V             ; -0.00286 V         ; 0.193 V                             ; 0.042 V                             ; 2.32e-09 s                 ; 2.21e-09 s                 ; Yes                       ; Yes                       ;
; en_out        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.93e-07 V                   ; 2.37 V              ; -0.0278 V           ; 0.106 V                              ; 0.115 V                              ; 2.69e-10 s                  ; 4.05e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.93e-07 V                  ; 2.37 V             ; -0.0278 V          ; 0.106 V                             ; 0.115 V                             ; 2.69e-10 s                 ; 4.05e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.76e-07 V                   ; 2.36 V              ; -0.00439 V          ; 0.088 V                              ; 0.007 V                              ; 4.05e-10 s                  ; 3.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.76e-07 V                  ; 2.36 V             ; -0.00439 V         ; 0.088 V                             ; 0.007 V                             ; 4.05e-10 s                 ; 3.35e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; dout[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.65 V              ; -0.0115 V           ; 0.219 V                              ; 0.115 V                              ; 1.64e-09 s                  ; 1.57e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.65 V             ; -0.0115 V          ; 0.219 V                             ; 0.115 V                             ; 1.64e-09 s                 ; 1.57e-09 s                 ; No                        ; Yes                       ;
; dout[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.72 V              ; -0.0199 V           ; 0.186 V                              ; 0.027 V                              ; 2.63e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.72 V             ; -0.0199 V          ; 0.186 V                             ; 0.027 V                             ; 2.63e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; dout[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; dout[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; dout[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.73 V              ; -0.0205 V           ; 0.17 V                               ; 0.027 V                              ; 2.58e-10 s                  ; 2.57e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.73 V             ; -0.0205 V          ; 0.17 V                              ; 0.027 V                             ; 2.58e-10 s                 ; 2.57e-10 s                 ; Yes                       ; Yes                       ;
; dout[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; dout[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; dout[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.65 V              ; -0.0115 V           ; 0.219 V                              ; 0.115 V                              ; 1.64e-09 s                  ; 1.57e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.65 V             ; -0.0115 V          ; 0.219 V                             ; 0.115 V                             ; 1.64e-09 s                 ; 1.57e-09 s                 ; No                        ; Yes                       ;
; en_out        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.06e-08 V                   ; 2.86 V              ; -0.0341 V           ; 0.364 V                              ; 0.046 V                              ; 1.17e-10 s                  ; 2.6e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 3.06e-08 V                  ; 2.86 V             ; -0.0341 V          ; 0.364 V                             ; 0.046 V                             ; 1.17e-10 s                 ; 2.6e-10 s                  ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.81e-08 V                   ; 2.72 V              ; -0.0542 V           ; 0.144 V                              ; 0.087 V                              ; 2.55e-10 s                  ; 2.14e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.81e-08 V                  ; 2.72 V             ; -0.0542 V          ; 0.144 V                             ; 0.087 V                             ; 2.55e-10 s                 ; 2.14e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                           ;
+-------------------------------+-------------------------------+----------+----------+----------+----------+
; From Clock                    ; To Clock                      ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------------+-------------------------------+----------+----------+----------+----------+
; clk                           ; clk                           ; 206      ; 0        ; 0        ; 0        ;
; rec_control_logic:L2|state[0] ; clk                           ; 11       ; 7        ; 0        ; 0        ;
; clk                           ; rec_control_logic:L2|state[0] ; 33       ; 0        ; 0        ; 0        ;
; rec_control_logic:L2|state[0] ; rec_control_logic:L2|state[0] ; 8        ; 8        ; 0        ; 0        ;
+-------------------------------+-------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                            ;
+-------------------------------+-------------------------------+----------+----------+----------+----------+
; From Clock                    ; To Clock                      ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------------+-------------------------------+----------+----------+----------+----------+
; clk                           ; clk                           ; 206      ; 0        ; 0        ; 0        ;
; rec_control_logic:L2|state[0] ; clk                           ; 11       ; 7        ; 0        ; 0        ;
; clk                           ; rec_control_logic:L2|state[0] ; 33       ; 0        ; 0        ; 0        ;
; rec_control_logic:L2|state[0] ; rec_control_logic:L2|state[0] ; 8        ; 8        ; 0        ; 0        ;
+-------------------------------+-------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 38    ; 38   ;
; Unconstrained Output Ports      ; 9     ; 9    ;
; Unconstrained Output Port Paths ; 14    ; 14   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Tue Apr 11 11:43:15 2017
Info: Command: quartus_sta uarec -c uarec
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '85'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '0'.
Warning (335093): TimeQuest Timing Analyzer is analyzing 4 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'uarec.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name rec_control_logic:L2|state[0] rec_control_logic:L2|state[0]
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.993
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.993              -6.572 rec_control_logic:L2|state[0] 
    Info (332119):    -1.813             -36.935 clk 
Info (332146): Worst-case hold slack is -0.898
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.898              -2.986 rec_control_logic:L2|state[0] 
    Info (332119):     0.121               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -29.000 clk 
    Info (332119):     0.444               0.000 rec_control_logic:L2|state[0] 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.714
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.714              -5.540 rec_control_logic:L2|state[0] 
    Info (332119):    -1.554             -31.591 clk 
Info (332146): Worst-case hold slack is -0.799
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.799              -2.659 rec_control_logic:L2|state[0] 
    Info (332119):     0.112               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -29.000 clk 
    Info (332119):     0.452               0.000 rec_control_logic:L2|state[0] 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.787
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.787              -2.201 rec_control_logic:L2|state[0] 
    Info (332119):    -0.660             -12.403 clk 
Info (332146): Worst-case hold slack is -0.554
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.554              -1.859 rec_control_logic:L2|state[0] 
    Info (332119):    -0.017              -0.017 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -29.836 clk 
    Info (332119):     0.383               0.000 rec_control_logic:L2|state[0] 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 538 megabytes
    Info: Processing ended: Tue Apr 11 11:43:17 2017
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


